 
****************************************
Report : port
        -verbose
Design : priority_fsm
Version: U-2022.12-SP7-3
Date   : Sat Feb 22 17:36:14 2025
****************************************


                       Pin      Wire     Max     Max     Connection
Port           Dir     Load     Load     Trans   Cap     Class      Attrs
--------------------------------------------------------------------------------
ch_sel_i[0]    in      0.0000   0.0000   --      --      --         
ch_sel_i[1]    in      0.0000   0.0000   --      --      --         
ch_sel_i[2]    in      0.0000   0.0000   --      --      --         
ch_sel_i[3]    in      0.0000   0.0000   --      --      --         
ch_sel_i[4]    in      0.0000   0.0000   --      --      --         
ch_sel_i[5]    in      0.0000   0.0000   --      --      --         
ch_sel_i[6]    in      0.0000   0.0000   --      --      --         
ch_sel_i[7]    in      0.0000   0.0000   --      --      --         
ch_sel_i[8]    in      0.0000   0.0000   --      --      --         
ch_sel_i[9]    in      0.0000   0.0000   --      --      --         
ch_sel_i[10]   in      0.0000   0.0000   --      --      --         
ch_sel_i[11]   in      0.0000   0.0000   --      --      --         
ch_sel_i[12]   in      0.0000   0.0000   --      --      --         
ch_sel_i[13]   in      0.0000   0.0000   --      --      --         
ch_sel_i[14]   in      0.0000   0.0000   --      --      --         
ch_sel_i[15]   in      0.0000   0.0000   --      --      --         
clk_i          in      0.0000   0.0000   --      --      --         
en_i           in      0.0000   0.0000   --      --      --         
resetn_i       in      0.0000   0.0000   --      --      --         
ch_sel_o[0]    out     0.0000   0.0000   --      --      --         
ch_sel_o[1]    out     0.0000   0.0000   --      --      --         
ch_sel_o[2]    out     0.0000   0.0000   --      --      --         
ch_sel_o[3]    out     0.0000   0.0000   --      --      --         
ch_sel_o[4]    out     0.0000   0.0000   --      --      --         
ch_sel_o[5]    out     0.0000   0.0000   --      --      --         
ch_sel_o[6]    out     0.0000   0.0000   --      --      --         
ch_sel_o[7]    out     0.0000   0.0000   --      --      --         
ch_sel_o[8]    out     0.0000   0.0000   --      --      --         
ch_sel_o[9]    out     0.0000   0.0000   --      --      --         
ch_sel_o[10]   out     0.0000   0.0000   --      --      --         
ch_sel_o[11]   out     0.0000   0.0000   --      --      --         
ch_sel_o[12]   out     0.0000   0.0000   --      --      --         
ch_sel_o[13]   out     0.0000   0.0000   --      --      --         
ch_sel_o[14]   out     0.0000   0.0000   --      --      --         
ch_sel_o[15]   out     0.0000   0.0000   --      --      --         


              External  Max             Min                Min       Min
              Number    Wireload        Wireload           Pin       Wire
Port          Points    Model           Model              Load      Load
--------------------------------------------------------------------------------
ch_sel_i[0]        1      --              --              --        -- 
ch_sel_i[1]        1      --              --              --        -- 
ch_sel_i[2]        1      --              --              --        -- 
ch_sel_i[3]        1      --              --              --        -- 
ch_sel_i[4]        1      --              --              --        -- 
ch_sel_i[5]        1      --              --              --        -- 
ch_sel_i[6]        1      --              --              --        -- 
ch_sel_i[7]        1      --              --              --        -- 
ch_sel_i[8]        1      --              --              --        -- 
ch_sel_i[9]        1      --              --              --        -- 
ch_sel_i[10]       1      --              --              --        -- 
ch_sel_i[11]       1      --              --              --        -- 
ch_sel_i[12]       1      --              --              --        -- 
ch_sel_i[13]       1      --              --              --        -- 
ch_sel_i[14]       1      --              --              --        -- 
ch_sel_i[15]       1      --              --              --        -- 
clk_i              1      --              --              --        -- 
en_i               1      --              --              --        -- 
resetn_i           1      --              --              --        -- 
ch_sel_o[0]        1      --              --              --        -- 
ch_sel_o[1]        1      --              --              --        -- 
ch_sel_o[2]        1      --              --              --        -- 
ch_sel_o[3]        1      --              --              --        -- 
ch_sel_o[4]        1      --              --              --        -- 
ch_sel_o[5]        1      --              --              --        -- 
ch_sel_o[6]        1      --              --              --        -- 
ch_sel_o[7]        1      --              --              --        -- 
ch_sel_o[8]        1      --              --              --        -- 
ch_sel_o[9]        1      --              --              --        -- 
ch_sel_o[10]       1      --              --              --        -- 
ch_sel_o[11]       1      --              --              --        -- 
ch_sel_o[12]       1      --              --              --        -- 
ch_sel_o[13]       1      --              --              --        -- 
ch_sel_o[14]       1      --              --              --        -- 
ch_sel_o[15]       1      --              --              --        -- 

                    Input Delay
                  Min             Max       Related   Max
Input Port    Rise    Fall    Rise    Fall   Clock  Fanout
--------------------------------------------------------------------------------
ch_sel_i[0]   --      --      --      --      --      -- 
ch_sel_i[1]   --      --      --      --      --      -- 
ch_sel_i[2]   --      --      --      --      --      -- 
ch_sel_i[3]   --      --      --      --      --      -- 
ch_sel_i[4]   --      --      --      --      --      -- 
ch_sel_i[5]   --      --      --      --      --      -- 
ch_sel_i[6]   --      --      --      --      --      -- 
ch_sel_i[7]   --      --      --      --      --      -- 
ch_sel_i[8]   --      --      --      --      --      -- 
ch_sel_i[9]   --      --      --      --      --      -- 
ch_sel_i[10]
              --      --      --      --      --      -- 
ch_sel_i[11]
              --      --      --      --      --      -- 
ch_sel_i[12]
              --      --      --      --      --      -- 
ch_sel_i[13]
              --      --      --      --      --      -- 
ch_sel_i[14]
              --      --      --      --      --      -- 
ch_sel_i[15]
              --      --      --      --      --      -- 
clk_i         --      --      --      --      --      -- 
en_i          --      --      --      --      --      -- 
resetn_i      --      --      --      --      --      -- 


               Max Drive      Min Drive      Resistance    Min    Min       Cell
Input Port    Rise    Fall   Rise    Fall   Max     Min    Cap    Fanout    Deg
--------------------------------------------------------------------------------
ch_sel_i[0]   --      --     --      --     --      --     --     --        -- 
ch_sel_i[1]   --      --     --      --     --      --     --     --        -- 
ch_sel_i[2]   --      --     --      --     --      --     --     --        -- 
ch_sel_i[3]   --      --     --      --     --      --     --     --        -- 
ch_sel_i[4]   --      --     --      --     --      --     --     --        -- 
ch_sel_i[5]   --      --     --      --     --      --     --     --        -- 
ch_sel_i[6]   --      --     --      --     --      --     --     --        -- 
ch_sel_i[7]   --      --     --      --     --      --     --     --        -- 
ch_sel_i[8]   --      --     --      --     --      --     --     --        -- 
ch_sel_i[9]   --      --     --      --     --      --     --     --        -- 
ch_sel_i[10]
              --      --     --      --     --      --     --     --        -- 
ch_sel_i[11]
              --      --     --      --     --      --     --     --        -- 
ch_sel_i[12]
              --      --     --      --     --      --     --     --        -- 
ch_sel_i[13]
              --      --     --      --     --      --     --     --        -- 
ch_sel_i[14]
              --      --     --      --     --      --     --     --        -- 
ch_sel_i[15]
              --      --     --      --     --      --     --     --        -- 
clk_i         --      --     --      --     --      --     --     --        -- 
en_i          --      --     --      --     --      --     --     --        -- 
resetn_i      --      --     --      --     --      --     --     --        -- 


               Max Tran        Min Tran
Input Port    Rise    Fall    Rise    Fall
--------------------------------------------------------------------------------
ch_sel_i[0]   --      --      --      -- 
ch_sel_i[1]   --      --      --      -- 
ch_sel_i[2]   --      --      --      -- 
ch_sel_i[3]   --      --      --      -- 
ch_sel_i[4]   --      --      --      -- 
ch_sel_i[5]   --      --      --      -- 
ch_sel_i[6]   --      --      --      -- 
ch_sel_i[7]   --      --      --      -- 
ch_sel_i[8]   --      --      --      -- 
ch_sel_i[9]   --      --      --      -- 
ch_sel_i[10]
              --      --      --      -- 
ch_sel_i[11]
              --      --      --      -- 
ch_sel_i[12]
              --      --      --      -- 
ch_sel_i[13]
              --      --      --      -- 
ch_sel_i[14]
              --      --      --      -- 
ch_sel_i[15]
              --      --      --      -- 
clk_i         --      --      --      -- 
en_i          --      --      --      -- 
resetn_i      --      --      --      -- 


                    Output Delay
                  Min             Max      Related  Fanout
Output Port   Rise    Fall    Rise    Fall  Clock     Load
--------------------------------------------------------------------------------
ch_sel_o[0]   --      --      --      --      --      0.00
ch_sel_o[1]   --      --      --      --      --      0.00
ch_sel_o[2]   --      --      --      --      --      0.00
ch_sel_o[3]   --      --      --      --      --      0.00
ch_sel_o[4]   --      --      --      --      --      0.00
ch_sel_o[5]   --      --      --      --      --      0.00
ch_sel_o[6]   --      --      --      --      --      0.00
ch_sel_o[7]   --      --      --      --      --      0.00
ch_sel_o[8]   --      --      --      --      --      0.00
ch_sel_o[9]   --      --      --      --      --      0.00
ch_sel_o[10]
              --      --      --      --      --      0.00
ch_sel_o[11]
              --      --      --      --      --      0.00
ch_sel_o[12]
              --      --      --      --      --      0.00
ch_sel_o[13]
              --      --      --      --      --      0.00
ch_sel_o[14]
              --      --      --      --      --      0.00
ch_sel_o[15]
              --      --      --      --      --      0.00

1
