"Projeto FPGA" 



Por que este projeto?

Este projeto foi desenvolvido com o objetivo de **explorar o uso de FPGA na comunica√ß√£o com sensores digitais via I¬≤C**, criando *cores reutiliz√°veis* e *medi√ß√£o a laser* em Verilog para integra√ß√£o com diferentes aplica√ß√µes.  
A ideia √© disponibilizar blocos prontos (cores) que podem ser utilizados em outros projetos, facilitando a prototipagem e o aprendizado.

- **TCS34725** ‚Üí usado para leitura de cores (RGB + luminosidade).  
- **VL53L0X** ‚Üí usado para medi√ß√£o de dist√¢ncia por Time-of-Flight (laser).  

Onde pode ser usado?

Esses m√≥dulos podem ser aplicados em diversos cen√°rios, como:

- üü¢ **Rob√≥tica** ‚Üí para identifica√ß√£o de cores e obst√°culos.  
- üî¥ **Automa√ß√£o industrial** ‚Üí sistemas de inspe√ß√£o de qualidade e medi√ß√£o sem contato.  
- üîµ **Dispositivos embarcados** ‚Üí integra√ß√£o com microcontroladores ou FPGA para coleta de dados ambientais.  
- üü° **Projetos educacionais** ‚Üí aprendizado de protocolos de comunica√ß√£o e design digital em FPGA.  

O uso desses sensores em FPGA traz vantagens como **baixo tempo de resposta**, **processamento paralelo** e **maior controle sobre a comunica√ß√£o**, quando comparado a microcontroladores tradicionais.


Este reposit√≥rio cont√©m os m√≥dulos (cores) em Verilog para comunica√ß√£o com sensores via I¬≤C:

* TCS34725 ‚Üí Sensor de cores RGB + luminosidade
* VL53L0X ‚Üí Sensor de dist√¢ncia por Time-of-Flight (laser)
* Tecnologias Utilizadas
* FPGA Lattice ECP5
* Yosys / nextpnr / OSS CAD Suite
* Verilog HDL
* UART para debug
* I¬≤C Master implementado em Verilog

==============================================================================================================================
Sintentize o projeto:

yosys -p "read_verilog top.v i2c_master.v tcs34725_reader.v vl53l0x_reader.v uart_tx_8n1.v; synth_ecp5 -top top -json top.json"

nextpnr-ecp5 --json top.json --lpf top.lpf --textcfg top.config --45k --package CABGA381

ecppack top.config top.bit

===============================================================================================================================
Gravar Bistream na FPGA:

openFPGALoader  -b colorlight-i9 --unprotect-flash -f top_color.bin

==============================================================================================================================

Poss√≠veis Causas de N√£o Funcionamento

Se o projeto n√£o funcionar como esperado, verifique:

 Conex√£o f√≠sica dos sensores

 SDA / SCL invertidos

 Resistores pull-up ausentes (4.7k‚Äì10k t√≠picos)

 Alimenta√ß√£o incorreta

 VL53L0X e TCS34725 operam em 3.3V

 Clock I¬≤C incompat√≠vel

 Alguns sensores n√£o suportam frequ√™ncias altas (>400kHz)

 Problemas no reset do core

 Reset ass√≠ncrono n√£o aplicado corretamente

 Erros na compila√ß√£o/s√≠ntese

 M√≥dulos n√£o inclu√≠dos no yosys

 Warnings ignorados podem virar falhas na FPGA

 UART sem resposta

 Baud rate errado

 Porta serial incorreta no PC

============================================================================================================================

Autor

Manoel Severino de Moraes