Fitter report for glue_riscv_32k
Tue Nov 19 21:53:38 2019
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. I/O Assignment Warnings
 19. PLL Usage Summary
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Routing Usage Summary
 28. I/O Rules Summary
 29. I/O Rules Details
 30. I/O Rules Matrix
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Estimated Delay Added for Hold Timing Summary
 34. Estimated Delay Added for Hold Timing Details
 35. Fitter Messages
 36. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Tue Nov 19 21:53:38 2019       ;
; Quartus Prime Version           ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                   ; glue_riscv_32k                              ;
; Top-level Entity Name           ; glue                                        ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEBA6U23I7                                ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 2,178 / 41,910 ( 5 % )                      ;
; Total registers                 ; 3637                                        ;
; Total pins                      ; 66 / 314 ( 21 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 270,336 / 5,662,720 ( 5 % )                 ;
; Total RAM Blocks                ; 33 / 553 ( 6 % )                            ;
; Total DSP Blocks                ; 0 / 112 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 1 / 6 ( 17 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSEBA6U23I7                          ;                                       ;
; Maximum processors allowed for parallel compilation                ; 2                                     ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.10        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  10.3%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                ;
+----------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                 ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                               ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------+------------------+-----------------------+
; pll_50m:clock|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0         ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                ;                  ;                       ;
; pll_50m:clock|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0         ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                ;                  ;                       ;
; clk_50m~inputCLKENA0                                                 ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                ;                  ;                       ;
; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|BYTE[1]    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|BYTE[1]~DUPLICATE    ;                  ;                       ;
; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|CNT[4]     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|CNT[4]~DUPLICATE     ;                  ;                       ;
; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|CNT[7]     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|CNT[7]~DUPLICATE     ;                  ;                       ;
; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|END_OK     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|END_OK~DUPLICATE     ;                  ;                       ;
; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|SDAO       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|SDAO~DUPLICATE       ;                  ;                       ;
; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|ST[1]      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|ST[1]~DUPLICATE      ;                  ;                       ;
; I2C_HDMI_Config:I2C|mI2C_CLK_DIV[3]                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_HDMI_Config:I2C|mI2C_CLK_DIV[3]~DUPLICATE                                  ;                  ;                       ;
; I2C_HDMI_Config:I2C|mI2C_CLK_DIV[6]                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_HDMI_Config:I2C|mI2C_CLK_DIV[6]~DUPLICATE                                  ;                  ;                       ;
; I2C_HDMI_Config:I2C|mI2C_CLK_DIV[8]                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_HDMI_Config:I2C|mI2C_CLK_DIV[8]~DUPLICATE                                  ;                  ;                       ;
; I2C_HDMI_Config:I2C|mI2C_CLK_DIV[15]                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_HDMI_Config:I2C|mI2C_CLK_DIV[15]~DUPLICATE                                 ;                  ;                       ;
; I2C_HDMI_Config:I2C|mSetup_ST.0010                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; I2C_HDMI_Config:I2C|mSetup_ST.0010~DUPLICATE                                   ;                  ;                       ;
; glue_bram:glue_bram|R_simple_out[2]                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|R_simple_out[2]~DUPLICATE                                  ;                  ;                       ;
; glue_bram:glue_bram|R_simple_out[3]                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|R_simple_out[3]~DUPLICATE                                  ;                  ;                       ;
; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[0][2]                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[0][2]~DUPLICATE                 ;                  ;                       ;
; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[0][3]                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[0][3]~DUPLICATE                 ;                  ;                       ;
; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[0][5]                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[0][5]~DUPLICATE                 ;                  ;                       ;
; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[0][10]                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[0][10]~DUPLICATE                ;                  ;                       ;
; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[0][11]                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[0][11]~DUPLICATE                ;                  ;                       ;
; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[0][13]                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[0][13]~DUPLICATE                ;                  ;                       ;
; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[0][15]                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[0][15]~DUPLICATE                ;                  ;                       ;
; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[0][28]                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[0][28]~DUPLICATE                ;                  ;                       ;
; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[0][29]                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[0][29]~DUPLICATE                ;                  ;                       ;
; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R_edge_sync_shift[2][0] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R_edge_sync_shift[2][0]~DUPLICATE ;                  ;                       ;
; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R_edge_sync_shift[2][1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R_edge_sync_shift[2][1]~DUPLICATE ;                  ;                       ;
; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R_edge_sync_shift[7][0] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R_edge_sync_shift[7][0]~DUPLICATE ;                  ;                       ;
; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R_edge_sync_shift[7][1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R_edge_sync_shift[7][1]~DUPLICATE ;                  ;                       ;
; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R_edge_sync_shift[9][1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R_edge_sync_shift[9][1]~DUPLICATE ;                  ;                       ;
; glue_bram:glue_bram|pipeline:pipeline|EX_MEM_EIP                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|pipeline:pipeline|EX_MEM_EIP~DUPLICATE                     ;                  ;                       ;
; glue_bram:glue_bram|pipeline:pipeline|EX_MEM_addsub_data[0]          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|pipeline:pipeline|EX_MEM_addsub_data[0]~DUPLICATE          ;                  ;                       ;
; glue_bram:glue_bram|pipeline:pipeline|EX_MEM_addsub_data[1]          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|pipeline:pipeline|EX_MEM_addsub_data[1]~DUPLICATE          ;                  ;                       ;
; glue_bram:glue_bram|pipeline:pipeline|EX_MEM_addsub_data[3]          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|pipeline:pipeline|EX_MEM_addsub_data[3]~DUPLICATE          ;                  ;                       ;
; glue_bram:glue_bram|pipeline:pipeline|EX_MEM_addsub_data[8]          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|pipeline:pipeline|EX_MEM_addsub_data[8]~DUPLICATE          ;                  ;                       ;
; glue_bram:glue_bram|pipeline:pipeline|EX_MEM_addsub_data[10]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|pipeline:pipeline|EX_MEM_addsub_data[10]~DUPLICATE         ;                  ;                       ;
; glue_bram:glue_bram|pipeline:pipeline|EX_MEM_addsub_data[11]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|pipeline:pipeline|EX_MEM_addsub_data[11]~DUPLICATE         ;                  ;                       ;
; glue_bram:glue_bram|pipeline:pipeline|EX_MEM_addsub_data[12]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|pipeline:pipeline|EX_MEM_addsub_data[12]~DUPLICATE         ;                  ;                       ;
; glue_bram:glue_bram|pipeline:pipeline|EX_MEM_addsub_data[13]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|pipeline:pipeline|EX_MEM_addsub_data[13]~DUPLICATE         ;                  ;                       ;
; glue_bram:glue_bram|pipeline:pipeline|EX_MEM_addsub_data[14]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|pipeline:pipeline|EX_MEM_addsub_data[14]~DUPLICATE         ;                  ;                       ;
; glue_bram:glue_bram|pipeline:pipeline|EX_MEM_logic_cycle             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|pipeline:pipeline|EX_MEM_logic_cycle~DUPLICATE             ;                  ;                       ;
; glue_bram:glue_bram|pipeline:pipeline|EX_MEM_logic_data[3]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|pipeline:pipeline|EX_MEM_logic_data[3]~DUPLICATE           ;                  ;                       ;
; glue_bram:glue_bram|pipeline:pipeline|EX_MEM_logic_data[7]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|pipeline:pipeline|EX_MEM_logic_data[7]~DUPLICATE           ;                  ;                       ;
; glue_bram:glue_bram|pipeline:pipeline|EX_MEM_logic_data[8]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|pipeline:pipeline|EX_MEM_logic_data[8]~DUPLICATE           ;                  ;                       ;
; glue_bram:glue_bram|pipeline:pipeline|EX_MEM_logic_data[15]          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|pipeline:pipeline|EX_MEM_logic_data[15]~DUPLICATE          ;                  ;                       ;
; glue_bram:glue_bram|pipeline:pipeline|EX_MEM_mem_byte_sel[0]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|pipeline:pipeline|EX_MEM_mem_byte_sel[0]~DUPLICATE         ;                  ;                       ;
; glue_bram:glue_bram|pipeline:pipeline|EX_MEM_mem_byte_sel[2]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|pipeline:pipeline|EX_MEM_mem_byte_sel[2]~DUPLICATE         ;                  ;                       ;
; glue_bram:glue_bram|pipeline:pipeline|EX_MEM_mem_cycle               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|pipeline:pipeline|EX_MEM_mem_cycle~DUPLICATE               ;                  ;                       ;
; glue_bram:glue_bram|pipeline:pipeline|EX_MEM_mem_write               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|pipeline:pipeline|EX_MEM_mem_write~DUPLICATE               ;                  ;                       ;
; glue_bram:glue_bram|pipeline:pipeline|EX_MEM_shamt_1_2_4[1]          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|pipeline:pipeline|EX_MEM_shamt_1_2_4[1]~DUPLICATE          ;                  ;                       ;
; glue_bram:glue_bram|pipeline:pipeline|EX_MEM_writeback_addr[2]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|pipeline:pipeline|EX_MEM_writeback_addr[2]~DUPLICATE       ;                  ;                       ;
; glue_bram:glue_bram|pipeline:pipeline|ID_EX_alu_op2[0]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|pipeline:pipeline|ID_EX_alu_op2[0]~DUPLICATE               ;                  ;                       ;
; glue_bram:glue_bram|pipeline:pipeline|ID_EX_fwd_ex_alu_op2           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|pipeline:pipeline|ID_EX_fwd_ex_alu_op2~DUPLICATE           ;                  ;                       ;
; glue_bram:glue_bram|pipeline:pipeline|ID_EX_fwd_ex_reg1              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|pipeline:pipeline|ID_EX_fwd_ex_reg1~DUPLICATE              ;                  ;                       ;
; glue_bram:glue_bram|pipeline:pipeline|ID_EX_fwd_mem_alu_op2          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|pipeline:pipeline|ID_EX_fwd_mem_alu_op2~DUPLICATE          ;                  ;                       ;
; glue_bram:glue_bram|pipeline:pipeline|ID_EX_fwd_mem_reg1             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|pipeline:pipeline|ID_EX_fwd_mem_reg1~DUPLICATE             ;                  ;                       ;
; glue_bram:glue_bram|pipeline:pipeline|ID_EX_op_major[0]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|pipeline:pipeline|ID_EX_op_major[0]~DUPLICATE              ;                  ;                       ;
; glue_bram:glue_bram|pipeline:pipeline|ID_EX_shift_funct[0]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|pipeline:pipeline|ID_EX_shift_funct[0]~DUPLICATE           ;                  ;                       ;
; glue_bram:glue_bram|pipeline:pipeline|IF_ID_EPC[2]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|pipeline:pipeline|IF_ID_EPC[2]~DUPLICATE                   ;                  ;                       ;
; glue_bram:glue_bram|pipeline:pipeline|IF_ID_PC[8]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|pipeline:pipeline|IF_ID_PC[8]~DUPLICATE                    ;                  ;                       ;
; glue_bram:glue_bram|pipeline:pipeline|IF_ID_PC[11]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|pipeline:pipeline|IF_ID_PC[11]~DUPLICATE                   ;                  ;                       ;
; glue_bram:glue_bram|pipeline:pipeline|IF_ID_PC[12]                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|pipeline:pipeline|IF_ID_PC[12]~DUPLICATE                   ;                  ;                       ;
; glue_bram:glue_bram|pipeline:pipeline|IF_ID_instruction[2]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|pipeline:pipeline|IF_ID_instruction[2]~DUPLICATE           ;                  ;                       ;
; glue_bram:glue_bram|pipeline:pipeline|IF_ID_instruction[5]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|pipeline:pipeline|IF_ID_instruction[5]~DUPLICATE           ;                  ;                       ;
; glue_bram:glue_bram|pipeline:pipeline|IF_ID_instruction[7]           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|pipeline:pipeline|IF_ID_instruction[7]~DUPLICATE           ;                  ;                       ;
; glue_bram:glue_bram|pipeline:pipeline|IF_ID_instruction[14]          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|pipeline:pipeline|IF_ID_instruction[14]~DUPLICATE          ;                  ;                       ;
; glue_bram:glue_bram|pipeline:pipeline|IF_ID_instruction[15]          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|pipeline:pipeline|IF_ID_instruction[15]~DUPLICATE          ;                  ;                       ;
; glue_bram:glue_bram|pipeline:pipeline|IF_ID_instruction[20]          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|pipeline:pipeline|IF_ID_instruction[20]~DUPLICATE          ;                  ;                       ;
; glue_bram:glue_bram|pipeline:pipeline|IF_ID_instruction[21]          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|pipeline:pipeline|IF_ID_instruction[21]~DUPLICATE          ;                  ;                       ;
; glue_bram:glue_bram|pipeline:pipeline|IF_ID_instruction[22]          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|pipeline:pipeline|IF_ID_instruction[22]~DUPLICATE          ;                  ;                       ;
; glue_bram:glue_bram|pipeline:pipeline|IF_ID_instruction[24]          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|pipeline:pipeline|IF_ID_instruction[24]~DUPLICATE          ;                  ;                       ;
; glue_bram:glue_bram|pipeline:pipeline|IF_ID_instruction[25]          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|pipeline:pipeline|IF_ID_instruction[25]~DUPLICATE          ;                  ;                       ;
; glue_bram:glue_bram|pipeline:pipeline|MEM_WB_ex_data[0]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|pipeline:pipeline|MEM_WB_ex_data[0]~DUPLICATE              ;                  ;                       ;
; glue_bram:glue_bram|pipeline:pipeline|MEM_WB_ex_data[6]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|pipeline:pipeline|MEM_WB_ex_data[6]~DUPLICATE              ;                  ;                       ;
; glue_bram:glue_bram|pipeline:pipeline|MEM_WB_ex_data[15]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|pipeline:pipeline|MEM_WB_ex_data[15]~DUPLICATE             ;                  ;                       ;
; glue_bram:glue_bram|pipeline:pipeline|MEM_WB_ex_data[18]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|pipeline:pipeline|MEM_WB_ex_data[18]~DUPLICATE             ;                  ;                       ;
; glue_bram:glue_bram|pipeline:pipeline|MEM_WB_mem_cycle               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|pipeline:pipeline|MEM_WB_mem_cycle~DUPLICATE               ;                  ;                       ;
; glue_bram:glue_bram|pipeline:pipeline|MEM_WB_mem_data[0]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|pipeline:pipeline|MEM_WB_mem_data[0]~DUPLICATE             ;                  ;                       ;
; glue_bram:glue_bram|pipeline:pipeline|MEM_WB_mem_data[6]             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|pipeline:pipeline|MEM_WB_mem_data[6]~DUPLICATE             ;                  ;                       ;
; glue_bram:glue_bram|pipeline:pipeline|MEM_WB_mem_data[11]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|pipeline:pipeline|MEM_WB_mem_data[11]~DUPLICATE            ;                  ;                       ;
; glue_bram:glue_bram|pipeline:pipeline|MEM_WB_writeback_addr[3]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|pipeline:pipeline|MEM_WB_writeback_addr[3]~DUPLICATE       ;                  ;                       ;
; glue_bram:glue_bram|pipeline:pipeline|R_cop0_count[2]                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|pipeline:pipeline|R_cop0_count[2]~DUPLICATE                ;                  ;                       ;
; glue_bram:glue_bram|pipeline:pipeline|R_cop0_count[5]                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|pipeline:pipeline|R_cop0_count[5]~DUPLICATE                ;                  ;                       ;
; glue_bram:glue_bram|pipeline:pipeline|R_cop0_count[7]                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|pipeline:pipeline|R_cop0_count[7]~DUPLICATE                ;                  ;                       ;
; glue_bram:glue_bram|pipeline:pipeline|R_cop0_count[12]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|pipeline:pipeline|R_cop0_count[12]~DUPLICATE               ;                  ;                       ;
; glue_bram:glue_bram|pipeline:pipeline|R_cop0_count[15]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|pipeline:pipeline|R_cop0_count[15]~DUPLICATE               ;                  ;                       ;
; glue_bram:glue_bram|pipeline:pipeline|R_cop0_count[17]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|pipeline:pipeline|R_cop0_count[17]~DUPLICATE               ;                  ;                       ;
; glue_bram:glue_bram|pipeline:pipeline|R_cop0_count[20]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|pipeline:pipeline|R_cop0_count[20]~DUPLICATE               ;                  ;                       ;
; glue_bram:glue_bram|pipeline:pipeline|R_cop0_count[21]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|pipeline:pipeline|R_cop0_count[21]~DUPLICATE               ;                  ;                       ;
; glue_bram:glue_bram|pipeline:pipeline|R_cop0_count[22]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|pipeline:pipeline|R_cop0_count[22]~DUPLICATE               ;                  ;                       ;
; glue_bram:glue_bram|pipeline:pipeline|R_cop0_count[25]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|pipeline:pipeline|R_cop0_count[25]~DUPLICATE               ;                  ;                       ;
; glue_bram:glue_bram|pipeline:pipeline|R_cop0_count[28]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|pipeline:pipeline|R_cop0_count[28]~DUPLICATE               ;                  ;                       ;
; glue_bram:glue_bram|pipeline:pipeline|R_cop0_count[30]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|pipeline:pipeline|R_cop0_count[30]~DUPLICATE               ;                  ;                       ;
; glue_bram:glue_bram|sio:\G_sio:0:sio_instance|rx_des[2]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|sio:\G_sio:0:sio_instance|rx_des[2]~DUPLICATE              ;                  ;                       ;
; glue_bram:glue_bram|sio:\G_sio:0:sio_instance|rx_des[4]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|sio:\G_sio:0:sio_instance|rx_des[4]~DUPLICATE              ;                  ;                       ;
; glue_bram:glue_bram|sio:\G_sio:0:sio_instance|rx_des[6]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|sio:\G_sio:0:sio_instance|rx_des[6]~DUPLICATE              ;                  ;                       ;
; glue_bram:glue_bram|sio:\G_sio:0:sio_instance|rx_phase[2]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|sio:\G_sio:0:sio_instance|rx_phase[2]~DUPLICATE            ;                  ;                       ;
; glue_bram:glue_bram|sio:\G_sio:0:sio_instance|tx_phase[0]            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|sio:\G_sio:0:sio_instance|tx_phase[0]~DUPLICATE            ;                  ;                       ;
; glue_bram:glue_bram|timer:\G_timer:timer|R[1][0]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|timer:\G_timer:timer|R[1][0]~DUPLICATE                     ;                  ;                       ;
; glue_bram:glue_bram|timer:\G_timer:timer|R[1][2]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|timer:\G_timer:timer|R[1][2]~DUPLICATE                     ;                  ;                       ;
; glue_bram:glue_bram|timer:\G_timer:timer|R[1][5]                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|timer:\G_timer:timer|R[1][5]~DUPLICATE                     ;                  ;                       ;
; glue_bram:glue_bram|timer:\G_timer:timer|R[1][10]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|timer:\G_timer:timer|R[1][10]~DUPLICATE                    ;                  ;                       ;
; glue_bram:glue_bram|timer:\G_timer:timer|R[1][11]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|timer:\G_timer:timer|R[1][11]~DUPLICATE                    ;                  ;                       ;
; glue_bram:glue_bram|timer:\G_timer:timer|R_counter[10]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|timer:\G_timer:timer|R_counter[10]~DUPLICATE               ;                  ;                       ;
; glue_bram:glue_bram|timer:\G_timer:timer|R_counter[11]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|timer:\G_timer:timer|R_counter[11]~DUPLICATE               ;                  ;                       ;
; glue_bram:glue_bram|timer:\G_timer:timer|R_counter[12]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|timer:\G_timer:timer|R_counter[12]~DUPLICATE               ;                  ;                       ;
; glue_bram:glue_bram|timer:\G_timer:timer|R_counter[13]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|timer:\G_timer:timer|R_counter[13]~DUPLICATE               ;                  ;                       ;
; glue_bram:glue_bram|timer:\G_timer:timer|R_counter[14]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|timer:\G_timer:timer|R_counter[14]~DUPLICATE               ;                  ;                       ;
; glue_bram:glue_bram|timer:\G_timer:timer|R_counter[15]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|timer:\G_timer:timer|R_counter[15]~DUPLICATE               ;                  ;                       ;
; glue_bram:glue_bram|timer:\G_timer:timer|R_counter[16]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|timer:\G_timer:timer|R_counter[16]~DUPLICATE               ;                  ;                       ;
; glue_bram:glue_bram|timer:\G_timer:timer|R_counter[17]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|timer:\G_timer:timer|R_counter[17]~DUPLICATE               ;                  ;                       ;
; glue_bram:glue_bram|timer:\G_timer:timer|R_counter[18]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|timer:\G_timer:timer|R_counter[18]~DUPLICATE               ;                  ;                       ;
; glue_bram:glue_bram|timer:\G_timer:timer|R_counter[19]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|timer:\G_timer:timer|R_counter[19]~DUPLICATE               ;                  ;                       ;
; glue_bram:glue_bram|timer:\G_timer:timer|R_counter[20]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|timer:\G_timer:timer|R_counter[20]~DUPLICATE               ;                  ;                       ;
; glue_bram:glue_bram|timer:\G_timer:timer|R_counter[21]               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|timer:\G_timer:timer|R_counter[21]~DUPLICATE               ;                  ;                       ;
; glue_bram:glue_bram|timer:\G_timer:timer|R_ocp_sync_shift[0][0]      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|timer:\G_timer:timer|R_ocp_sync_shift[0][0]~DUPLICATE      ;                  ;                       ;
; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[1][9]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[1][9]~DUPLICATE                  ;                  ;                       ;
; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[3][0]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[3][0]~DUPLICATE                  ;                  ;                       ;
; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[3][6]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[3][6]~DUPLICATE                  ;                  ;                       ;
; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[5][0]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[5][0]~DUPLICATE                  ;                  ;                       ;
; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[5][3]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[5][3]~DUPLICATE                  ;                  ;                       ;
; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[6][1]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[6][1]~DUPLICATE                  ;                  ;                       ;
; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[6][3]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[6][3]~DUPLICATE                  ;                  ;                       ;
; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[6][4]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[6][4]~DUPLICATE                  ;                  ;                       ;
; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[7][0]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[7][0]~DUPLICATE                  ;                  ;                       ;
; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[7][1]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[7][1]~DUPLICATE                  ;                  ;                       ;
; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[7][2]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[7][2]~DUPLICATE                  ;                  ;                       ;
; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[10][8]                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[10][8]~DUPLICATE                 ;                  ;                       ;
; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[10][9]                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[10][9]~DUPLICATE                 ;                  ;                       ;
; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[11][1]                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[11][1]~DUPLICATE                 ;                  ;                       ;
; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[12][0]                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[12][0]~DUPLICATE                 ;                  ;                       ;
; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[12][8]                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[12][8]~DUPLICATE                 ;                  ;                       ;
; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[13][3]                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[13][3]~DUPLICATE                 ;                  ;                       ;
; glue_bram:glue_bram|timer:\G_timer:timer|Rx[0][1]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|timer:\G_timer:timer|Rx[0][1]~DUPLICATE                    ;                  ;                       ;
; glue_bram:glue_bram|timer:\G_timer:timer|Rx[0][3]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|timer:\G_timer:timer|Rx[0][3]~DUPLICATE                    ;                  ;                       ;
; glue_bram:glue_bram|timer:\G_timer:timer|Rx[0][5]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|timer:\G_timer:timer|Rx[0][5]~DUPLICATE                    ;                  ;                       ;
; glue_bram:glue_bram|timer:\G_timer:timer|Rx[0][6]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|timer:\G_timer:timer|Rx[0][6]~DUPLICATE                    ;                  ;                       ;
; glue_bram:glue_bram|timer:\G_timer:timer|Rx[2][7]                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; glue_bram:glue_bram|timer:\G_timer:timer|Rx[2][7]~DUPLICATE                    ;                  ;                       ;
; vgaHdmi:video|pixelH[0]                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vgaHdmi:video|pixelH[0]~DUPLICATE                                              ;                  ;                       ;
; vgaHdmi:video|pixelH[7]                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vgaHdmi:video|pixelH[7]~DUPLICATE                                              ;                  ;                       ;
; vgaHdmi:video|pixelV[1]                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vgaHdmi:video|pixelV[1]~DUPLICATE                                              ;                  ;                       ;
; vgaHdmi:video|pixelV[3]                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vgaHdmi:video|pixelV[3]~DUPLICATE                                              ;                  ;                       ;
; vgaHdmi:video|pixelV[6]                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vgaHdmi:video|pixelV[6]~DUPLICATE                                              ;                  ;                       ;
+----------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                   ;
+--------------+----------------+--------------+---------------------+---------------------------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To          ; Ignored Value                   ; Ignored Source ;
+--------------+----------------+--------------+---------------------+---------------------------------+----------------+
; Location     ;                ;              ; ADC_CONVST          ; PIN_U9                          ; QSF Assignment ;
; Location     ;                ;              ; ADC_SCK             ; PIN_V10                         ; QSF Assignment ;
; Location     ;                ;              ; ADC_SDI             ; PIN_AC4                         ; QSF Assignment ;
; Location     ;                ;              ; ADC_SDO             ; PIN_AD4                         ; QSF Assignment ;
; Location     ;                ;              ; ARDUINO_RESET_N     ; PIN_AH7                         ; QSF Assignment ;
; Location     ;                ;              ; FPGA_CLK2_50        ; PIN_Y13                         ; QSF Assignment ;
; Location     ;                ;              ; FPGA_CLK3_50        ; PIN_E11                         ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[10]          ; PIN_AD5                         ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[11]          ; PIN_AG14                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[12]          ; PIN_AE23                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[13]          ; PIN_AE6                         ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[14]          ; PIN_AD23                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[15]          ; PIN_AE24                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[16]          ; PIN_D12                         ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[17]          ; PIN_AD20                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[18]          ; PIN_C12                         ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[19]          ; PIN_AD17                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[20]          ; PIN_AC23                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[21]          ; PIN_AC22                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[22]          ; PIN_Y19                         ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[23]          ; PIN_AB23                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[24]          ; PIN_AA19                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[25]          ; PIN_W11                         ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[26]          ; PIN_AA18                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[27]          ; PIN_W14                         ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[28]          ; PIN_Y18                         ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[29]          ; PIN_Y17                         ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[30]          ; PIN_AB25                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[31]          ; PIN_AB26                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[32]          ; PIN_Y11                         ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[33]          ; PIN_AA26                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[34]          ; PIN_AA13                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[35]          ; PIN_AA11                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[4]           ; PIN_D8                          ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[5]           ; PIN_AH13                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[6]           ; PIN_AF7                         ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[7]           ; PIN_AH14                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[8]           ; PIN_AF4                         ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[9]           ; PIN_AH3                         ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[0]           ; PIN_Y15                         ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[10]          ; PIN_AG25                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[11]          ; PIN_AH26                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[12]          ; PIN_AH24                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[13]          ; PIN_AF25                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[14]          ; PIN_AG23                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[15]          ; PIN_AF23                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[16]          ; PIN_AG24                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[17]          ; PIN_AH22                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[18]          ; PIN_AH21                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[19]          ; PIN_AG21                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[1]           ; PIN_AC24                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[20]          ; PIN_AH23                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[21]          ; PIN_AA20                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[22]          ; PIN_AF22                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[23]          ; PIN_AE22                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[24]          ; PIN_AG20                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[25]          ; PIN_AF21                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[26]          ; PIN_AG19                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[27]          ; PIN_AH19                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[28]          ; PIN_AG18                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[29]          ; PIN_AH18                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[2]           ; PIN_AA15                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[30]          ; PIN_AF18                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[31]          ; PIN_AF20                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[32]          ; PIN_AG15                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[33]          ; PIN_AE20                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[34]          ; PIN_AE19                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[35]          ; PIN_AE17                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[3]           ; PIN_AD26                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[4]           ; PIN_AG28                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[5]           ; PIN_AF28                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[6]           ; PIN_AE25                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[7]           ; PIN_AF27                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[8]           ; PIN_AG26                        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[9]           ; PIN_AH27                        ; QSF Assignment ;
; Location     ;                ;              ; HDMI_I2S            ; PIN_T13                         ; QSF Assignment ;
; Location     ;                ;              ; HDMI_LRCLK          ; PIN_T11                         ; QSF Assignment ;
; Location     ;                ;              ; HDMI_MCLK           ; PIN_U11                         ; QSF Assignment ;
; Location     ;                ;              ; HDMI_SCLK           ; PIN_T12                         ; QSF Assignment ;
; I/O Standard ; glue           ;              ; ADC_CONVST          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; ADC_SCK             ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; ADC_SDI             ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; ADC_SDO             ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; ARDUINO_RESET_N     ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; FPGA_CLK2_50        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; FPGA_CLK3_50        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_0[10]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_0[11]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_0[12]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_0[13]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_0[14]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_0[15]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_0[16]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_0[17]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_0[18]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_0[19]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_0[20]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_0[21]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_0[22]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_0[23]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_0[24]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_0[25]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_0[26]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_0[27]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_0[28]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_0[29]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_0[30]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_0[31]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_0[32]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_0[33]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_0[34]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_0[35]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_0[4]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_0[5]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_0[6]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_0[7]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_0[8]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_0[9]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_1[0]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_1[10]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_1[11]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_1[12]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_1[13]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_1[14]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_1[15]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_1[16]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_1[17]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_1[18]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_1[19]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_1[1]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_1[20]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_1[21]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_1[22]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_1[23]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_1[24]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_1[25]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_1[26]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_1[27]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_1[28]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_1[29]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_1[2]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_1[30]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_1[31]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_1[32]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_1[33]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_1[34]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_1[35]          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_1[3]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_1[4]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_1[5]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_1[6]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_1[7]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_1[8]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; GPIO_1[9]           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HDMI_I2S            ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HDMI_LRCLK          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HDMI_MCLK           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HDMI_SCLK           ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_CONV_USB_N      ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_ADDR[0]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_ADDR[10]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_ADDR[11]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_ADDR[12]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_ADDR[13]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_ADDR[14]   ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_ADDR[1]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_ADDR[2]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_ADDR[3]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_ADDR[4]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_ADDR[5]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_ADDR[6]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_ADDR[7]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_ADDR[8]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_ADDR[9]    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_BA[0]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_BA[1]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_BA[2]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_CAS_N      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_CKE        ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_CK_N       ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_CK_P       ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_CS_N       ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_DM[0]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_DM[1]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_DM[2]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_DM[3]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_DQS_N[0]   ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_DQS_N[1]   ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_DQS_N[2]   ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_DQS_N[3]   ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_DQS_P[0]   ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_DQS_P[1]   ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_DQS_P[2]   ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_DQS_P[3]   ; DIFFERENTIAL 1.5-V SSTL CLASS I ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_DQ[0]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_DQ[10]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_DQ[11]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_DQ[12]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_DQ[13]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_DQ[14]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_DQ[15]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_DQ[16]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_DQ[17]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_DQ[18]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_DQ[19]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_DQ[1]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_DQ[20]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_DQ[21]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_DQ[22]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_DQ[23]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_DQ[24]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_DQ[25]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_DQ[26]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_DQ[27]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_DQ[28]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_DQ[29]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_DQ[2]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_DQ[30]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_DQ[31]     ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_DQ[3]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_DQ[4]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_DQ[5]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_DQ[6]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_DQ[7]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_DQ[8]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_DQ[9]      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_ODT        ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_RAS_N      ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_RESET_N    ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_RZQ        ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_DDR3_WE_N       ; SSTL-15 CLASS I                 ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_ENET_GTX_CLK    ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_ENET_INT_N      ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_ENET_MDC        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_ENET_MDIO       ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_ENET_RX_CLK     ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_ENET_RX_DATA[0] ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_ENET_RX_DATA[1] ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_ENET_RX_DATA[2] ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_ENET_RX_DATA[3] ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_ENET_RX_DV      ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_ENET_TX_DATA[0] ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_ENET_TX_DATA[1] ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_ENET_TX_DATA[2] ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_ENET_TX_DATA[3] ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_ENET_TX_EN      ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_GSENSOR_INT     ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_I2C0_SCLK       ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_I2C0_SDAT       ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_I2C1_SCLK       ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_I2C1_SDAT       ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_KEY             ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_LED             ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_LTC_GPIO        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_SD_CLK          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_SD_CMD          ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_SD_DATA[0]      ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_SD_DATA[1]      ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_SD_DATA[2]      ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_SD_DATA[3]      ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_SPIM_CLK        ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_SPIM_MISO       ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_SPIM_MOSI       ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_SPIM_SS         ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_UART_RX         ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_UART_TX         ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_USB_CLKOUT      ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_USB_DATA[0]     ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_USB_DATA[1]     ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_USB_DATA[2]     ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_USB_DATA[3]     ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_USB_DATA[4]     ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_USB_DATA[5]     ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_USB_DATA[6]     ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_USB_DATA[7]     ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_USB_DIR         ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_USB_NXT         ; 3.3-V LVTTL                     ; QSF Assignment ;
; I/O Standard ; glue           ;              ; HPS_USB_STP         ; 3.3-V LVTTL                     ; QSF Assignment ;
+--------------+----------------+--------------+---------------------+---------------------------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 6278 ) ; 0.00 % ( 0 / 6278 )        ; 0.00 % ( 0 / 6278 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 6278 ) ; 0.00 % ( 0 / 6278 )        ; 0.00 % ( 0 / 6278 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 6268 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Dan/Documents/f32c/rtl/proj/altera/de10-nano/bram/glue_riscv_32k.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2,178 / 41,910        ; 5 %   ;
; ALMs needed [=A-B+C]                                        ; 2,178                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2,605 / 41,910        ; 6 %   ;
;         [a] ALMs used for LUT logic and registers           ; 728                   ;       ;
;         [b] ALMs used for LUT logic                         ; 1,065                 ;       ;
;         [c] ALMs used for registers                         ; 812                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 458 / 41,910          ; 1 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 31 / 41,910           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 11                    ;       ;
;         [c] Due to LAB input limits                         ; 20                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 376 / 4,191           ; 9 %   ;
;     -- Logic LABs                                           ; 376                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 2,582                 ;       ;
;     -- 7 input functions                                    ; 540                   ;       ;
;     -- 6 input functions                                    ; 405                   ;       ;
;     -- 5 input functions                                    ; 637                   ;       ;
;     -- 4 input functions                                    ; 228                   ;       ;
;     -- <=3 input functions                                  ; 772                   ;       ;
; Combinational ALUT usage for route-throughs                 ; 1,141                 ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 3,637                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 3,079 / 83,820        ; 4 %   ;
;         -- Secondary logic registers                        ; 558 / 83,820          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 3,497                 ;       ;
;         -- Routing optimization registers                   ; 140                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 66 / 314              ; 21 %  ;
;     -- Clock pins                                           ; 5 / 8                 ; 63 %  ;
;     -- Dedicated input pins                                 ; 0 / 21                ; 0 %   ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 33 / 553              ; 6 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 270,336 / 5,662,720   ; 5 %   ;
; Total block memory implementation bits                      ; 337,920 / 5,662,720   ; 6 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 112               ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 1 / 6                 ; 17 %  ;
; Global signals                                              ; 4                     ;       ;
;     -- Global clocks                                        ; 3 / 16                ; 19 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 1                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 2.6% / 2.7% / 2.2%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 30.6% / 31.7% / 27.3% ;       ;
; Maximum fan-out                                             ; 3550                  ;       ;
; Highest non-global fan-out                                  ; 514                   ;       ;
; Total fan-out                                               ; 25552                 ;       ;
; Average fan-out                                             ; 3.38                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2178 / 41910 ( 5 % )  ; 0 / 41910 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 2178                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2605 / 41910 ( 6 % )  ; 0 / 41910 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 728                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 1065                  ; 0                              ;
;         [c] ALMs used for registers                         ; 812                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 458 / 41910 ( 1 % )   ; 0 / 41910 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 31 / 41910 ( < 1 % )  ; 0 / 41910 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 11                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 20                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 376 / 4191 ( 9 % )    ; 0 / 4191 ( 0 % )               ;
;     -- Logic LABs                                           ; 376                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 2582                  ; 0                              ;
;     -- 7 input functions                                    ; 540                   ; 0                              ;
;     -- 6 input functions                                    ; 405                   ; 0                              ;
;     -- 5 input functions                                    ; 637                   ; 0                              ;
;     -- 4 input functions                                    ; 228                   ; 0                              ;
;     -- <=3 input functions                                  ; 772                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 1141                  ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 3079 / 83820 ( 4 % )  ; 0 / 83820 ( 0 % )              ;
;         -- Secondary logic registers                        ; 558 / 83820 ( < 1 % ) ; 0 / 83820 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 3497                  ; 0                              ;
;         -- Routing optimization registers                   ; 140                   ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 65                    ; 1                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 270336                ; 0                              ;
; Total block memory implementation bits                      ; 337920                ; 0                              ;
; M10K block                                                  ; 33 / 553 ( 5 % )      ; 0 / 553 ( 0 % )                ;
; Clock enable block                                          ; 0 / 116 ( 0 % )       ; 3 / 116 ( 2 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )        ; 2 / 54 ( 3 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )         ; 1 / 6 ( 16 % )                 ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 3648                  ; 0                              ;
;     -- Registered Input Connections                         ; 3596                  ; 0                              ;
;     -- Output Connections                                   ; 19                    ; 3629                           ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 26514                 ; 3676                           ;
;     -- Registered Connections                               ; 12012                 ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 38                    ; 3629                           ;
;     -- hard_block:auto_generated_inst                       ; 3629                  ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 9                     ; 1                              ;
;     -- Output Ports                                         ; 38                    ; 4                              ;
;     -- Bidir Ports                                          ; 19                    ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                 ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; HDMI_TX_INT ; AF11  ; 3B       ; 34           ; 0            ; 40           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; btn_left    ; AH16  ; 4A       ; 64           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; btn_right   ; AH17  ; 4A       ; 64           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; clk_50m     ; V11   ; 3B       ; 32           ; 0            ; 0            ; 23                    ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ; no        ;
; rs232_rxd   ; V12   ; 3B       ; 40           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; sw[0]       ; Y24   ; 5B       ; 89           ; 25           ; 3            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; sw[1]       ; W24   ; 5B       ; 89           ; 25           ; 20           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; sw[2]       ; W21   ; 5B       ; 89           ; 23           ; 3            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; sw[3]       ; W20   ; 5B       ; 89           ; 23           ; 20           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; HDMI_I2C_SCL  ; U10   ; 3A       ; 6            ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_CLK   ; AG5   ; 3B       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_DE    ; AD19  ; 4A       ; 66           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[0]  ; AD12  ; 3B       ; 38           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[10] ; AE9   ; 3B       ; 26           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[11] ; AB4   ; 3A       ; 4            ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[12] ; AE7   ; 3B       ; 28           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[13] ; AF6   ; 3B       ; 32           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[14] ; AF8   ; 3B       ; 28           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[15] ; AF5   ; 3B       ; 32           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[16] ; AE4   ; 3B       ; 26           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[17] ; AH2   ; 3B       ; 36           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[18] ; AH4   ; 3B       ; 38           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[19] ; AH5   ; 3B       ; 40           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[1]  ; AE12  ; 3B       ; 38           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[20] ; AH6   ; 3B       ; 40           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[21] ; AG6   ; 3B       ; 34           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[22] ; AF9   ; 3B       ; 30           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[23] ; AE8   ; 3B       ; 30           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[2]  ; W8    ; 3A       ; 2            ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[3]  ; Y8    ; 3A       ; 2            ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[4]  ; AD11  ; 3B       ; 30           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[5]  ; AD10  ; 3B       ; 26           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[6]  ; AE11  ; 3B       ; 30           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[7]  ; Y5    ; 3A       ; 2            ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[8]  ; AF10  ; 3B       ; 34           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_D[9]  ; Y4    ; 3A       ; 2            ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_HS    ; T8    ; 3A       ; 4            ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HDMI_TX_VS    ; V13   ; 4A       ; 60           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[0]        ; W15   ; 5A       ; 89           ; 8            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[1]        ; AA24  ; 5A       ; 89           ; 9            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[2]        ; V16   ; 5A       ; 89           ; 9            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[3]        ; V15   ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[4]        ; AF26  ; 5A       ; 89           ; 4            ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[5]        ; AE26  ; 5A       ; 89           ; 4            ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[6]        ; Y16   ; 5A       ; 89           ; 8            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[7]        ; AA23  ; 5A       ; 89           ; 9            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; rs232_txd     ; E8    ; 8A       ; 38           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------------------------------------------------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                                                       ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------------------------------------------------------------+
; HDMI_I2C_SDA ; AA4   ; 3A       ; 4            ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|SDAO (inverted) ;
; gpioa[16]    ; AG13  ; 4A       ; 50           ; 0            ; 40           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[1][16] (inverted)          ;
; gpioa[17]    ; AF13  ; 4A       ; 50           ; 0            ; 57           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[1][17] (inverted)          ;
; gpioa[18]    ; AG10  ; 4A       ; 54           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[1][18] (inverted)          ;
; gpioa[19]    ; AG9   ; 4A       ; 52           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[1][19] (inverted)          ;
; gpioa[20]    ; U14   ; 4A       ; 52           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[1][20] (inverted)          ;
; gpioa[21]    ; U13   ; 4A       ; 52           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[1][21] (inverted)          ;
; gpioa[22]    ; AG8   ; 4A       ; 50           ; 0            ; 74           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[1][22] (inverted)          ;
; gpioa[23]    ; AH8   ; 4A       ; 52           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[1][23] (inverted)          ;
; gpioa[24]    ; AF17  ; 4A       ; 58           ; 0            ; 40           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[1][24] (inverted)          ;
; gpioa[25]    ; AE15  ; 4A       ; 54           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[1][25] (inverted)          ;
; gpioa[26]    ; AF15  ; 4A       ; 54           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[1][26] (inverted)          ;
; gpioa[27]    ; AG16  ; 4A       ; 58           ; 0            ; 57           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[1][27] (inverted)          ;
; gpioa[28]    ; AH11  ; 4A       ; 56           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[1][28] (inverted)          ;
; gpioa[29]    ; AH12  ; 4A       ; 58           ; 0            ; 74           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[1][29] (inverted)          ;
; gpioa[30]    ; AH9   ; 4A       ; 54           ; 0            ; 51           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[1][30] (inverted)          ;
; gpioa[31]    ; AG11  ; 4A       ; 56           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[1][31] (inverted)          ;
; gpioa[32]    ; W12   ; 3B       ; 40           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                         ;
; gpioa[33]    ; D11   ; 8A       ; 32           ; 81           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                         ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; 3A       ; 8 / 16 ( 50 % )  ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 24 / 32 ( 75 % ) ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 20 / 68 ( 29 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 8 / 16 ( 50 % )  ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 4 / 7 ( 57 % )   ; 3.3V          ; --           ; 3.3V          ;
; 6B       ; 0 / 44 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 2 / 6 ( 33 % )   ; 3.3V          ; --           ; 3.3V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A4       ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A11      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A23      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A24      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A25      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A26      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A27      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ; 59         ; 3A             ; HDMI_I2C_SDA                    ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA5      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA6      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA8      ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA11     ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA12     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA13     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA15     ; 160        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 170        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 213        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA21     ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA23     ; 226        ; 5A             ; led[7]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA24     ; 224        ; 5A             ; led[1]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA26     ; 255        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA28     ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 57         ; 3A             ; HDMI_TX_D[11]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB5      ; 46         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB23     ; 222        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB25     ; 259        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 253        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB28     ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC5      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC6      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC7      ; 44         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC8      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC21     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 202        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ; 220        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC25     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC26     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD5      ; 67         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AD8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD9      ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD10     ; 103        ; 3B             ; HDMI_TX_D[5]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 111        ; 3B             ; HDMI_TX_D[4]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 125        ; 3B             ; HDMI_TX_D[0]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD15     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD17     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD19     ; 165        ; 4A             ; HDMI_TX_DE                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD20     ; 173        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD23     ; 186        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD24     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AD25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD26     ; 218        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD28     ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ; 102        ; 3B             ; HDMI_TX_D[16]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE5      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AE6      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE7      ; 107        ; 3B             ; HDMI_TX_D[12]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE8      ; 110        ; 3B             ; HDMI_TX_D[23]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE9      ; 101        ; 3B             ; HDMI_TX_D[10]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE11     ; 109        ; 3B             ; HDMI_TX_D[6]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 127        ; 3B             ; HDMI_TX_D[1]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE14     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE15     ; 141        ; 4A             ; gpioa[25]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE17     ; 157        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE19     ; 167        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ; 175        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE22     ; 184        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ; 216        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE26     ; 214        ; 5A             ; led[5]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE27     ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 100        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 115        ; 3B             ; HDMI_TX_D[15]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF6      ; 113        ; 3B             ; HDMI_TX_D[13]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF7      ; 118        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF8      ; 105        ; 3B             ; HDMI_TX_D[14]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF9      ; 108        ; 3B             ; HDMI_TX_D[22]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 117        ; 3B             ; HDMI_TX_D[8]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 119        ; 3B             ; HDMI_TX_INT                     ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF12     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 133        ; 4A             ; gpioa[17]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF14     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF15     ; 143        ; 4A             ; gpioa[26]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF16     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF17     ; 151        ; 4A             ; gpioa[24]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF18     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF20     ; 179        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 181        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ; 183        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF25     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 212        ; 5A             ; led[4]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF27     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF28     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG4      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG5      ; 126        ; 3B             ; HDMI_TX_CLK                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG6      ; 116        ; 3B             ; HDMI_TX_D[21]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG8      ; 134        ; 4A             ; gpioa[22]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG9      ; 139        ; 4A             ; gpioa[19]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG10     ; 142        ; 4A             ; gpioa[18]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG11     ; 147        ; 4A             ; gpioa[31]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG12     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG13     ; 135        ; 4A             ; gpioa[16]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG14     ; 155        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG15     ; 158        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 149        ; 4A             ; gpioa[27]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG18     ; 171        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ; 174        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG20     ; 177        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 182        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG23     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ; 195        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG25     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG28     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH2      ; 121        ; 3B             ; HDMI_TX_D[17]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH3      ; 123        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 124        ; 3B             ; HDMI_TX_D[18]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH5      ; 129        ; 3B             ; HDMI_TX_D[19]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH6      ; 131        ; 3B             ; HDMI_TX_D[20]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH7      ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 137        ; 4A             ; gpioa[23]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH9      ; 140        ; 4A             ; gpioa[30]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH11     ; 145        ; 4A             ; gpioa[28]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH12     ; 150        ; 4A             ; gpioa[29]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH13     ; 153        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 156        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH16     ; 161        ; 4A             ; btn_left                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH17     ; 163        ; 4A             ; btn_right                       ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH18     ; 169        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 172        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH21     ; 185        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH22     ; 188        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 190        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH26     ; 201        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH27     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B6       ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B8       ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B10      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B11      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B14      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B16      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B23      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B24      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B26      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C12      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C21      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C23      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C24      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C25      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C26      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C28      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D7       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; D8       ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D9       ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ; 476        ; 8A             ; gpioa[33]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D12      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D17      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D23      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D25      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D26      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D27      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E6       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E8       ; 463        ; 8A             ; rs232_txd                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E11      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E13      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E14      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E15      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E18      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E25      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E26      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E28      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F5       ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F23      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F25      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F26      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F28      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G5       ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G23      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G25      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H9       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H16      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H19      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H23      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H25      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H28      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J8       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J10      ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J12      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J16      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J17      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J20      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J21      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K10      ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K18      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K19      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K26      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L21      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L25      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L28      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P26      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R21      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R24      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R26      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T8       ; 56         ; 3A             ; HDMI_TX_HS                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ; 106        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T12      ; 120        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 122        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T16      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T17      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T24      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T28      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U8       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ; 58         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U10      ; 62         ; 3A             ; HDMI_I2C_SCL                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U11      ; 104        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U13      ; 136        ; 4A             ; gpioa[21]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U14      ; 138        ; 4A             ; gpioa[20]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U15      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U16      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U21      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ; 114        ; 3B             ; clk_50m                         ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V12      ; 130        ; 3B             ; rs232_rxd                       ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V13      ; 152        ; 4A             ; HDMI_TX_VS                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ; 227        ; 5A             ; led[3]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V16      ; 225        ; 5A             ; led[2]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V17      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V18      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V19      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V20      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V24      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V25      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V27      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 54         ; 3A             ; HDMI_TX_D[2]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W9       ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W10      ; 48         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W11      ; 112        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W12      ; 128        ; 3B             ; gpioa[32]                       ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W13      ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W14      ; 154        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W15      ; 223        ; 5A             ; led[0]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W17      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W20      ; 254        ; 5B             ; sw[3]                           ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 252        ; 5B             ; sw[2]                           ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W24      ; 258        ; 5B             ; sw[1]                           ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W25      ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W26      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 53         ; 3A             ; HDMI_TX_D[9]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y5       ; 55         ; 3A             ; HDMI_TX_D[7]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y8       ; 52         ; 3A             ; HDMI_TX_D[3]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y9       ; 42         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; Y10      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; Y11      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ; 146        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 221        ; 5A             ; led[6]                          ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y17      ; 217        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y18      ; 219        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y19      ; 215        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y24      ; 256        ; 5B             ; sw[0]                           ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------+
; I/O Assignment Warnings                              ;
+---------------+--------------------------------------+
; Pin Name      ; Reason                               ;
+---------------+--------------------------------------+
; rs232_txd     ; Missing drive strength and slew rate ;
; led[0]        ; Missing drive strength and slew rate ;
; led[1]        ; Missing drive strength and slew rate ;
; led[2]        ; Missing drive strength and slew rate ;
; led[3]        ; Missing drive strength and slew rate ;
; led[4]        ; Missing drive strength and slew rate ;
; led[5]        ; Missing drive strength and slew rate ;
; led[6]        ; Missing drive strength and slew rate ;
; led[7]        ; Missing drive strength and slew rate ;
; HDMI_TX_D[0]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[1]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[2]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[3]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[4]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[5]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[6]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[7]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[8]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[9]  ; Missing drive strength and slew rate ;
; HDMI_TX_D[10] ; Missing drive strength and slew rate ;
; HDMI_TX_D[11] ; Missing drive strength and slew rate ;
; HDMI_TX_D[12] ; Missing drive strength and slew rate ;
; HDMI_TX_D[13] ; Missing drive strength and slew rate ;
; HDMI_TX_D[14] ; Missing drive strength and slew rate ;
; HDMI_TX_D[15] ; Missing drive strength and slew rate ;
; HDMI_TX_D[16] ; Missing drive strength and slew rate ;
; HDMI_TX_D[17] ; Missing drive strength and slew rate ;
; HDMI_TX_D[18] ; Missing drive strength and slew rate ;
; HDMI_TX_D[19] ; Missing drive strength and slew rate ;
; HDMI_TX_D[20] ; Missing drive strength and slew rate ;
; HDMI_TX_D[21] ; Missing drive strength and slew rate ;
; HDMI_TX_D[22] ; Missing drive strength and slew rate ;
; HDMI_TX_D[23] ; Missing drive strength and slew rate ;
; HDMI_TX_VS    ; Missing drive strength and slew rate ;
; HDMI_TX_HS    ; Missing drive strength and slew rate ;
; HDMI_TX_DE    ; Missing drive strength and slew rate ;
; HDMI_TX_CLK   ; Missing drive strength and slew rate ;
; HDMI_I2C_SCL  ; Missing drive strength and slew rate ;
; gpioa[32]     ; Missing drive strength and slew rate ;
; gpioa[33]     ; Missing drive strength and slew rate ;
; gpioa[16]     ; Missing drive strength and slew rate ;
; gpioa[17]     ; Missing drive strength and slew rate ;
; gpioa[18]     ; Missing drive strength and slew rate ;
; gpioa[19]     ; Missing drive strength and slew rate ;
; gpioa[20]     ; Missing drive strength and slew rate ;
; gpioa[21]     ; Missing drive strength and slew rate ;
; gpioa[22]     ; Missing drive strength and slew rate ;
; gpioa[23]     ; Missing drive strength and slew rate ;
; gpioa[24]     ; Missing drive strength and slew rate ;
; gpioa[25]     ; Missing drive strength and slew rate ;
; gpioa[26]     ; Missing drive strength and slew rate ;
; gpioa[27]     ; Missing drive strength and slew rate ;
; gpioa[28]     ; Missing drive strength and slew rate ;
; gpioa[29]     ; Missing drive strength and slew rate ;
; gpioa[30]     ; Missing drive strength and slew rate ;
; gpioa[31]     ; Missing drive strength and slew rate ;
; HDMI_I2C_SDA  ; Missing drive strength and slew rate ;
+---------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                ;
+-------------------------------------------------------------------------------------+----------------------------+
;                                                                                     ;                            ;
+-------------------------------------------------------------------------------------+----------------------------+
; pll_50m:clock|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                            ;
;     -- PLL Type                                                                     ; Integer PLL                ;
;     -- PLL Location                                                                 ; FRACTIONALPLL_X0_Y15_N0    ;
;     -- PLL Feedback clock type                                                      ; Global Clock               ;
;     -- PLL Bandwidth                                                                ; Auto                       ;
;         -- PLL Bandwidth Range                                                      ; 2100000 to 1400000 Hz      ;
;     -- Reference Clock Frequency                                                    ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                   ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                            ; 300.0 MHz                  ;
;     -- PLL Operation Mode                                                           ; Normal                     ;
;     -- PLL Freq Min Lock                                                            ; 50.000000 MHz              ;
;     -- PLL Freq Max Lock                                                            ; 133.333333 MHz             ;
;     -- PLL Enable                                                                   ; On                         ;
;     -- PLL Fractional Division                                                      ; N/A                        ;
;     -- M Counter                                                                    ; 12                         ;
;     -- N Counter                                                                    ; 2                          ;
;     -- PLL Refclk Select                                                            ;                            ;
;             -- PLL Refclk Select Location                                           ; PLLREFCLKSELECT_X0_Y21_N0  ;
;             -- PLL Reference Clock Input 0 source                                   ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                   ; ref_clk1                   ;
;             -- ADJPLLIN source                                                      ; N/A                        ;
;             -- CORECLKIN source                                                     ; N/A                        ;
;             -- IQTXRXCLKIN source                                                   ; N/A                        ;
;             -- PLLIQCLKIN source                                                    ; N/A                        ;
;             -- RXIQCLKIN source                                                     ; N/A                        ;
;             -- CLKIN(0) source                                                      ; clk_50m~input              ;
;             -- CLKIN(1) source                                                      ; N/A                        ;
;             -- CLKIN(2) source                                                      ; N/A                        ;
;             -- CLKIN(3) source                                                      ; N/A                        ;
;     -- PLL Output Counter                                                           ;                            ;
;         -- pll_50m:clock|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                               ; 100.0 MHz                  ;
;             -- Output Clock Location                                                ; PLLOUTPUTCOUNTER_X0_Y20_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                               ; On                         ;
;             -- Duty Cycle                                                           ; 50.0000                    ;
;             -- Phase Shift                                                          ; 0.000000 degrees           ;
;             -- C Counter                                                            ; 3                          ;
;             -- C Counter PH Mux PRST                                                ; 0                          ;
;             -- C Counter PRST                                                       ; 1                          ;
;         -- pll_50m:clock|altera_pll:altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                               ; 25.0 MHz                   ;
;             -- Output Clock Location                                                ; PLLOUTPUTCOUNTER_X0_Y21_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                               ; Off                        ;
;             -- Duty Cycle                                                           ; 50.0000                    ;
;             -- Phase Shift                                                          ; 0.000000 degrees           ;
;             -- C Counter                                                            ; 12                         ;
;             -- C Counter PH Mux PRST                                                ; 0                          ;
;             -- C Counter PRST                                                       ; 1                          ;
;                                                                                     ;                            ;
+-------------------------------------------------------------------------------------+----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; Compilation Hierarchy Node                               ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                 ; Entity Name         ; Library Name ;
+----------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; |glue                                                    ; 2178.0 (0.5)         ; 2604.5 (0.5)                     ; 457.5 (0.0)                                       ; 31.0 (0.0)                       ; 0.0 (0.0)            ; 2582 (1)            ; 3637 (0)                  ; 0 (0)         ; 270336            ; 33    ; 0          ; 66   ; 0            ; |glue                                                                                                               ; glue                ; work         ;
;    |I2C_HDMI_Config:I2C|                                 ; 59.5 (27.3)          ; 63.5 (29.8)                      ; 4.0 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 96 (50)             ; 81 (47)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |glue|I2C_HDMI_Config:I2C                                                                                           ; I2C_HDMI_Config     ; work         ;
;       |I2C_Controller:u0|                                ; 32.3 (0.0)           ; 33.7 (0.0)                       ; 1.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (0)              ; 34 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |glue|I2C_HDMI_Config:I2C|I2C_Controller:u0                                                                         ; I2C_Controller      ; work         ;
;          |I2C_WRITE_WDATA:wrd|                           ; 32.3 (32.3)          ; 33.7 (33.7)                      ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (46)             ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |glue|I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd                                                     ; I2C_WRITE_WDATA     ; work         ;
;    |glue_bram:glue_bram|                                 ; 2023.0 (94.9)        ; 2442.8 (114.3)                   ; 450.8 (19.3)                                      ; 31.0 (0.0)                       ; 0.0 (0.0)            ; 2304 (159)          ; 3517 (40)                 ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |glue|glue_bram:glue_bram                                                                                           ; glue_bram           ; work         ;
;       |bram:bram|                                        ; 3.1 (3.1)            ; 2.8 (2.8)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 262144            ; 32    ; 0          ; 0    ; 0            ; |glue|glue_bram:glue_bram|bram:bram                                                                                 ; bram                ; work         ;
;          |altsyncram:bram_0_rtl_0|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |glue|glue_bram:glue_bram|bram:bram|altsyncram:bram_0_rtl_0                                                         ; altsyncram          ; work         ;
;             |altsyncram_8912:auto_generated|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |glue|glue_bram:glue_bram|bram:bram|altsyncram:bram_0_rtl_0|altsyncram_8912:auto_generated                          ; altsyncram_8912     ; work         ;
;          |altsyncram:bram_1_rtl_0|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |glue|glue_bram:glue_bram|bram:bram|altsyncram:bram_1_rtl_0                                                         ; altsyncram          ; work         ;
;             |altsyncram_9912:auto_generated|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |glue|glue_bram:glue_bram|bram:bram|altsyncram:bram_1_rtl_0|altsyncram_9912:auto_generated                          ; altsyncram_9912     ; work         ;
;          |altsyncram:bram_2_rtl_0|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |glue|glue_bram:glue_bram|bram:bram|altsyncram:bram_2_rtl_0                                                         ; altsyncram          ; work         ;
;             |altsyncram_a912:auto_generated|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |glue|glue_bram:glue_bram|bram:bram|altsyncram:bram_2_rtl_0|altsyncram_a912:auto_generated                          ; altsyncram_a912     ; work         ;
;          |altsyncram:bram_3_rtl_0|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |glue|glue_bram:glue_bram|bram:bram|altsyncram:bram_3_rtl_0                                                         ; altsyncram          ; work         ;
;             |altsyncram_b912:auto_generated|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 65536             ; 8     ; 0          ; 0    ; 0            ; |glue|glue_bram:glue_bram|bram:bram|altsyncram:bram_3_rtl_0|altsyncram_b912:auto_generated                          ; altsyncram_b912     ; work         ;
;       |gpio:\G_gpio:0:gpio_inst|                         ; 207.0 (207.0)        ; 229.3 (229.3)                    ; 22.8 (22.8)                                       ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 255 (255)           ; 270 (270)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |glue|glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst                                                                  ; gpio                ; work         ;
;       |pipeline:pipeline|                                ; 1464.7 (458.8)       ; 1744.4 (502.7)                   ; 308.9 (53.6)                                      ; 29.2 (9.7)                       ; 0.0 (0.0)            ; 1523 (691)          ; 2590 (542)                ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |glue|glue_bram:glue_bram|pipeline:pipeline                                                                         ; pipeline            ; work         ;
;          |alu:alu|                                       ; 11.6 (11.6)          ; 10.7 (10.7)                      ; 1.8 (1.8)                                         ; 2.8 (2.8)                        ; 0.0 (0.0)            ; 35 (35)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |glue|glue_bram:glue_bram|pipeline:pipeline|alu:alu                                                                 ; alu                 ; work         ;
;          |idecode_rv32:\G_idecode_rv32:idecode|          ; 21.8 (21.8)          ; 22.4 (22.4)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |glue|glue_bram:glue_bram|pipeline:pipeline|idecode_rv32:\G_idecode_rv32:idecode                                    ; idecode_rv32        ; work         ;
;          |loadalign:\G_pipelined_load_aligner:loadalign| ; 0.3 (0.3)            ; 0.7 (0.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |glue|glue_bram:glue_bram|pipeline:pipeline|loadalign:\G_pipelined_load_aligner:loadalign                           ; loadalign           ; work         ;
;          |reg1w2r:regfile|                               ; 906.2 (906.2)        ; 1135.6 (1135.6)                  ; 245.6 (245.6)                                     ; 16.2 (16.2)                      ; 0.0 (0.0)            ; 617 (617)           ; 2048 (2048)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |glue|glue_bram:glue_bram|pipeline:pipeline|reg1w2r:regfile                                                         ; reg1w2r             ; work         ;
;          |shift:shift|                                   ; 66.0 (66.0)          ; 72.4 (72.4)                      ; 6.9 (6.9)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 130 (130)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |glue|glue_bram:glue_bram|pipeline:pipeline|shift:shift                                                             ; shift               ; work         ;
;       |sio:\G_sio:0:sio_instance|                        ; 52.5 (52.5)          ; 65.1 (65.1)                      ; 12.7 (12.7)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 102 (102)           ; 107 (107)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |glue|glue_bram:glue_bram|sio:\G_sio:0:sio_instance                                                                 ; sio                 ; work         ;
;       |timer:\G_timer:timer|                             ; 199.7 (199.7)        ; 286.9 (286.9)                    ; 88.2 (88.2)                                       ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 260 (260)           ; 510 (510)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |glue|glue_bram:glue_bram|timer:\G_timer:timer                                                                      ; timer               ; work         ;
;    |pll_50m:clock|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |glue|pll_50m:clock                                                                                                 ; pll_50m             ; work         ;
;       |altera_pll:altera_pll_i|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |glue|pll_50m:clock|altera_pll:altera_pll_i                                                                         ; altera_pll          ; work         ;
;    |vgaHdmi:video|                                       ; 95.0 (32.8)          ; 97.7 (36.5)                      ; 2.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 181 (53)            ; 39 (39)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |glue|vgaHdmi:video                                                                                                 ; vgaHdmi             ; work         ;
;       |altsyncram:mem_rtl_0|                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |glue|vgaHdmi:video|altsyncram:mem_rtl_0                                                                            ; altsyncram          ; work         ;
;          |altsyncram_6cj1:auto_generated|                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |glue|vgaHdmi:video|altsyncram:mem_rtl_0|altsyncram_6cj1:auto_generated                                             ; altsyncram_6cj1     ; work         ;
;       |lpm_divide:Div0|                                  ; 30.7 (0.0)           ; 30.7 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 66 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |glue|vgaHdmi:video|lpm_divide:Div0                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_dbm:auto_generated|                 ; 30.7 (0.0)           ; 30.7 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 66 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |glue|vgaHdmi:video|lpm_divide:Div0|lpm_divide_dbm:auto_generated                                                   ; lpm_divide_dbm      ; work         ;
;             |sign_div_unsign_jlh:divider|                ; 30.7 (0.0)           ; 30.7 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 66 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |glue|vgaHdmi:video|lpm_divide:Div0|lpm_divide_dbm:auto_generated|sign_div_unsign_jlh:divider                       ; sign_div_unsign_jlh ; work         ;
;                |alt_u_div_cve:divider|                   ; 30.7 (30.7)          ; 30.7 (30.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 66 (66)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |glue|vgaHdmi:video|lpm_divide:Div0|lpm_divide_dbm:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_cve:divider ; alt_u_div_cve       ; work         ;
;       |lpm_divide:Div1|                                  ; 30.5 (0.0)           ; 30.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |glue|vgaHdmi:video|lpm_divide:Div1                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_dbm:auto_generated|                 ; 30.5 (0.0)           ; 30.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |glue|vgaHdmi:video|lpm_divide:Div1|lpm_divide_dbm:auto_generated                                                   ; lpm_divide_dbm      ; work         ;
;             |sign_div_unsign_jlh:divider|                ; 30.5 (0.0)           ; 30.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |glue|vgaHdmi:video|lpm_divide:Div1|lpm_divide_dbm:auto_generated|sign_div_unsign_jlh:divider                       ; sign_div_unsign_jlh ; work         ;
;                |alt_u_div_cve:divider|                   ; 30.5 (30.5)          ; 30.5 (30.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (62)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |glue|vgaHdmi:video|lpm_divide:Div1|lpm_divide_dbm:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_cve:divider ; alt_u_div_cve       ; work         ;
+----------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                          ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name          ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; rs232_txd     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[0]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[1]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[2]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[3]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[4]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[5]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[6]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[7]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[10] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[11] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[12] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[13] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[14] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[15] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[16] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[17] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[18] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[19] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[20] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[21] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[22] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_D[23] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_VS    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_HS    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_DE    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_TX_CLK   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_I2C_SCL  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpioa[32]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpioa[33]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpioa[16]     ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpioa[17]     ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpioa[18]     ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpioa[19]     ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpioa[20]     ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpioa[21]     ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpioa[22]     ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpioa[23]     ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpioa[24]     ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpioa[25]     ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpioa[26]     ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpioa[27]     ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpioa[28]     ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpioa[29]     ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpioa[30]     ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpioa[31]     ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HDMI_I2C_SDA  ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; clk_50m       ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sw[0]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; btn_right     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sw[1]         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sw[2]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sw[3]         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; btn_left      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HDMI_TX_INT   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rs232_rxd     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                    ;
+-------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                 ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------+-------------------+---------+
; gpioa[32]                                                                           ;                   ;         ;
; gpioa[33]                                                                           ;                   ;         ;
; gpioa[16]                                                                           ;                   ;         ;
;      - glue_bram:glue_bram|final_to_cpu_d[16]~37                                    ; 1                 ; 0       ;
;      - glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R_edge_sync_shift[16][1]        ; 1                 ; 0       ;
; gpioa[17]                                                                           ;                   ;         ;
;      - glue_bram:glue_bram|final_to_cpu_d[17]~73                                    ; 0                 ; 0       ;
;      - glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R_edge_sync_shift[17][1]        ; 0                 ; 0       ;
; gpioa[18]                                                                           ;                   ;         ;
;      - glue_bram:glue_bram|final_to_cpu_d[18]~95                                    ; 1                 ; 0       ;
;      - glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R_edge_sync_shift[18][1]~feeder ; 1                 ; 0       ;
; gpioa[19]                                                                           ;                   ;         ;
;      - glue_bram:glue_bram|final_to_cpu_d[19]~107                                   ; 1                 ; 0       ;
;      - glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R_edge_sync_shift[19][1]        ; 1                 ; 0       ;
; gpioa[20]                                                                           ;                   ;         ;
;      - glue_bram:glue_bram|final_to_cpu_d[20]~112                                   ; 1                 ; 0       ;
;      - glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R_edge_sync_shift[20][1]~feeder ; 1                 ; 0       ;
; gpioa[21]                                                                           ;                   ;         ;
;      - glue_bram:glue_bram|final_to_cpu_d[21]~124                                   ; 1                 ; 0       ;
;      - glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R_edge_sync_shift[21][1]~feeder ; 1                 ; 0       ;
; gpioa[22]                                                                           ;                   ;         ;
;      - glue_bram:glue_bram|final_to_cpu_d[22]~51                                    ; 0                 ; 0       ;
;      - glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R_edge_sync_shift[22][1]        ; 0                 ; 0       ;
; gpioa[23]                                                                           ;                   ;         ;
;      - glue_bram:glue_bram|final_to_cpu_d[23]~138                                   ; 0                 ; 0       ;
;      - glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R_edge_sync_shift[23][1]~feeder ; 0                 ; 0       ;
; gpioa[24]                                                                           ;                   ;         ;
;      - glue_bram:glue_bram|final_to_cpu_d[24]~40                                    ; 0                 ; 0       ;
;      - glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R_edge_sync_shift[24][1]        ; 0                 ; 0       ;
; gpioa[25]                                                                           ;                   ;         ;
;      - glue_bram:glue_bram|final_to_cpu_d[25]~76                                    ; 0                 ; 0       ;
;      - glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R_edge_sync_shift[25][1]        ; 0                 ; 0       ;
; gpioa[26]                                                                           ;                   ;         ;
;      - glue_bram:glue_bram|final_to_cpu_d[26]~98                                    ; 0                 ; 0       ;
;      - glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R_edge_sync_shift[26][1]        ; 0                 ; 0       ;
; gpioa[27]                                                                           ;                   ;         ;
;      - glue_bram:glue_bram|final_to_cpu_d[27]~110                                   ; 0                 ; 0       ;
;      - glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R_edge_sync_shift[27][1]        ; 0                 ; 0       ;
; gpioa[28]                                                                           ;                   ;         ;
;      - glue_bram:glue_bram|final_to_cpu_d[28]~113                                   ; 1                 ; 0       ;
;      - glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R_edge_sync_shift[28][1]        ; 1                 ; 0       ;
; gpioa[29]                                                                           ;                   ;         ;
;      - glue_bram:glue_bram|final_to_cpu_d[29]~125                                   ; 0                 ; 0       ;
;      - glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R_edge_sync_shift[29][1]        ; 0                 ; 0       ;
; gpioa[30]                                                                           ;                   ;         ;
;      - glue_bram:glue_bram|final_to_cpu_d[30]~52                                    ; 1                 ; 0       ;
;      - glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R_edge_sync_shift[30][1]        ; 1                 ; 0       ;
; gpioa[31]                                                                           ;                   ;         ;
;      - glue_bram:glue_bram|final_to_cpu_d[31]~50                                    ; 1                 ; 0       ;
;      - glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R_edge_sync_shift[31][1]~feeder ; 1                 ; 0       ;
; HDMI_I2C_SDA                                                                        ;                   ;         ;
;      - I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|ACK_OK~0           ; 0                 ; 0       ;
; clk_50m                                                                             ;                   ;         ;
;      - I2C_HDMI_Config:I2C|mI2C_CTRL_CLK                                            ; 1                 ; 0       ;
; sw[0]                                                                               ;                   ;         ;
;      - glue_bram:glue_bram|R_simple_in[16]                                          ; 1                 ; 0       ;
; btn_right                                                                           ;                   ;         ;
;      - glue_bram:glue_bram|R_simple_in[14]                                          ; 0                 ; 0       ;
; sw[1]                                                                               ;                   ;         ;
;      - glue_bram:glue_bram|R_simple_in[17]                                          ; 0                 ; 0       ;
; sw[2]                                                                               ;                   ;         ;
;      - glue_bram:glue_bram|R_simple_in[18]                                          ; 1                 ; 0       ;
; sw[3]                                                                               ;                   ;         ;
;      - glue_bram:glue_bram|R_simple_in[19]                                          ; 0                 ; 0       ;
; btn_left                                                                            ;                   ;         ;
;      - glue_bram:glue_bram|R_simple_in[15]                                          ; 1                 ; 0       ;
; HDMI_TX_INT                                                                         ;                   ;         ;
;      - I2C_HDMI_Config:I2C|LUT_INDEX[4]~0                                           ; 1                 ; 0       ;
;      - I2C_HDMI_Config:I2C|LUT_INDEX[3]~1                                           ; 1                 ; 0       ;
;      - I2C_HDMI_Config:I2C|LUT_INDEX[0]~2                                           ; 1                 ; 0       ;
;      - I2C_HDMI_Config:I2C|LUT_INDEX[2]~3                                           ; 1                 ; 0       ;
;      - I2C_HDMI_Config:I2C|LUT_INDEX[1]~4                                           ; 1                 ; 0       ;
; rs232_rxd                                                                           ;                   ;         ;
;      - glue_bram:glue_bram|sio:\G_sio:0:sio_instance|R_rxd~feeder                   ; 1                 ; 0       ;
+-------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                    ;
+------------------------------------------------------------------------------------+----------------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                               ; Location                   ; Fan-Out ; Usage                                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------+----------------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[3]~2                   ; MLABCELL_X8_Y4_N57         ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|CNT[3]~0                 ; MLABCELL_X8_Y4_N39         ; 10      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|CNT[3]~3                 ; MLABCELL_X8_Y4_N9          ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|ST[4]                    ; FF_X8_Y4_N26               ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; I2C_HDMI_Config:I2C|LUT_INDEX[3]                                                   ; FF_X9_Y3_N26               ; 20      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; I2C_HDMI_Config:I2C|LessThan0~4                                                    ; LABCELL_X7_Y5_N48          ; 20      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; I2C_HDMI_Config:I2C|LessThan1~0                                                    ; LABCELL_X9_Y3_N12          ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; I2C_HDMI_Config:I2C|mI2C_CTRL_CLK                                                  ; FF_X9_Y4_N53               ; 61      ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; I2C_HDMI_Config:I2C|mI2C_DATA[7]~0                                                 ; LABCELL_X9_Y3_N3           ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; clk_50m                                                                            ; PIN_V11                    ; 21      ; Clock                                   ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; clk_50m                                                                            ; PIN_V11                    ; 3       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|R_simple_out[0]~0                                              ; MLABCELL_X39_Y6_N54        ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|R_simple_out[16]                                               ; FF_X45_Y6_N47              ; 12      ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|R_simple_out[17]                                               ; FF_X25_Y6_N32              ; 12      ; Clock enable, Sync. clear, Write enable ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|R_simple_out[17]~1                                             ; LABCELL_X43_Y6_N6          ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|R_simple_out[24]~3                                             ; LABCELL_X46_Y6_N54         ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|R_simple_out[8]~2                                              ; LABCELL_X43_Y6_N9          ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|bram:bram|process_0~0                                          ; MLABCELL_X47_Y6_N42        ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|bram:bram|process_1~0                                          ; MLABCELL_X47_Y6_N21        ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|bram:bram|process_2~0                                          ; LABCELL_X46_Y6_N36         ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|bram:bram|process_3~0                                          ; MLABCELL_X47_Y6_N27        ; 8       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[0][17]~2                            ; LABCELL_X30_Y7_N0          ; 128     ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[0][1]~4                             ; LABCELL_X31_Y10_N21        ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[0][8]~22                            ; LABCELL_X27_Y8_N39         ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[1][16]                              ; FF_X43_Y4_N49              ; 2       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[1][16]~0                            ; LABCELL_X40_Y4_N3          ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[1][17]                              ; FF_X37_Y4_N49              ; 2       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[1][18]                              ; FF_X40_Y4_N13              ; 2       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[1][19]                              ; FF_X37_Y4_N55              ; 2       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[1][1]~9                             ; LABCELL_X31_Y10_N36        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[1][20]                              ; FF_X37_Y4_N1               ; 2       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[1][21]                              ; FF_X43_Y4_N55              ; 2       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[1][22]                              ; FF_X43_Y4_N1               ; 2       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[1][23]                              ; FF_X40_Y4_N7               ; 2       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[1][24]                              ; FF_X47_Y2_N14              ; 2       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[1][24]~1                            ; LABCELL_X45_Y2_N6          ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[1][25]                              ; FF_X47_Y2_N1               ; 2       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[1][26]                              ; FF_X43_Y2_N31              ; 2       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[1][27]                              ; FF_X43_Y2_N25              ; 2       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[1][28]                              ; FF_X47_Y2_N25              ; 2       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[1][29]                              ; FF_X47_Y2_N31              ; 2       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[1][30]                              ; FF_X47_Y2_N44              ; 2       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[1][31]                              ; FF_X43_Y2_N8               ; 2       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[1][8]~27                            ; MLABCELL_X28_Y7_N51        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[2][19]~39                           ; LABCELL_X40_Y4_N48         ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[2][25]~47                           ; LABCELL_X45_Y2_N27         ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[2][7]~13                            ; LABCELL_X30_Y10_N15        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[2][8]~31                            ; MLABCELL_X28_Y7_N9         ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[3][16]~37                           ; LABCELL_X40_Y4_N54         ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[3][1]~11                            ; LABCELL_X31_Y10_N42        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[3][24]~45                           ; LABCELL_X45_Y2_N9          ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[3][8]~29                            ; MLABCELL_X28_Y7_N33        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[4][14]~26                           ; LABCELL_X29_Y7_N30         ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[4][16]~35                           ; LABCELL_X40_Y2_N15         ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[4][25]~43                           ; LABCELL_X45_Y2_N21         ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[4][5]~8                             ; LABCELL_X30_Y10_N12        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[5][16]~36                           ; LABCELL_X40_Y4_N57         ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[5][1]~10                            ; LABCELL_X31_Y10_N39        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[5][24]~44                           ; LABCELL_X48_Y2_N15         ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[5][8]~28                            ; MLABCELL_X28_Y7_N27        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|process_2~0                           ; LABCELL_X40_Y4_N0          ; 37      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|process_3~0                           ; LABCELL_X45_Y2_N24         ; 39      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|pipeline:pipeline|EX_MEM_EIP~0                                 ; LABCELL_X50_Y7_N54         ; 141     ; Clock enable, Sync. load                ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|pipeline:pipeline|EX_MEM_branch_target[0]~0                    ; LABCELL_X51_Y7_N42         ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|pipeline:pipeline|EX_MEM_logic_data[27]~5                      ; MLABCELL_X47_Y9_N3         ; 16      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|pipeline:pipeline|EX_MEM_logic_data[6]~3                       ; MLABCELL_X47_Y6_N24        ; 21      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|pipeline:pipeline|EX_MEM_mem_data_out[3]~0                     ; LABCELL_X46_Y4_N33         ; 17      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|pipeline:pipeline|ID_EX_cancel_next~0                          ; LABCELL_X50_Y8_N18         ; 77      ; Clock enable, Sync. clear, Sync. load   ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|pipeline:pipeline|ID_EX_jump_register                          ; FF_X51_Y7_N50              ; 15      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|pipeline:pipeline|ID_EX_read_alt                               ; FF_X51_Y7_N38              ; 34      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|pipeline:pipeline|ID_reg1_eff_data~2                           ; LABCELL_X56_Y10_N6         ; 32      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|pipeline:pipeline|IF_ID_instruction[19]~1                      ; LABCELL_X51_Y9_N21         ; 42      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|pipeline:pipeline|IF_ID_instruction[6]                         ; FF_X50_Y9_N26              ; 15      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|pipeline:pipeline|MEM_WB_mem_data[29]~20                       ; LABCELL_X43_Y6_N36         ; 8       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|pipeline:pipeline|R_reset                                      ; FF_X43_Y5_N44              ; 25      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|pipeline:pipeline|idecode_rv32:\G_idecode_rv32:idecode|Mux61~1 ; LABCELL_X48_Y5_N42         ; 32      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|pipeline:pipeline|process_1~1                                  ; LABCELL_X48_Y8_N27         ; 39      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|pipeline:pipeline|reg1w2r:regfile|R2~2119                      ; LABCELL_X53_Y10_N15        ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|pipeline:pipeline|reg1w2r:regfile|R2~2122                      ; MLABCELL_X59_Y11_N3        ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|pipeline:pipeline|reg1w2r:regfile|R2~2125                      ; LABCELL_X61_Y16_N48        ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|pipeline:pipeline|reg1w2r:regfile|R2~2128                      ; LABCELL_X57_Y12_N27        ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|pipeline:pipeline|reg1w2r:regfile|R2~2130                      ; LABCELL_X64_Y12_N27        ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|pipeline:pipeline|reg1w2r:regfile|R2~2131                      ; LABCELL_X62_Y15_N0         ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|pipeline:pipeline|reg1w2r:regfile|R2~2132                      ; LABCELL_X64_Y12_N18        ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|pipeline:pipeline|reg1w2r:regfile|R2~2133                      ; LABCELL_X64_Y12_N9         ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|pipeline:pipeline|reg1w2r:regfile|R2~2134                      ; LABCELL_X53_Y10_N48        ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|pipeline:pipeline|reg1w2r:regfile|R2~2135                      ; LABCELL_X53_Y11_N57        ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|pipeline:pipeline|reg1w2r:regfile|R2~2136                      ; LABCELL_X53_Y10_N45        ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|pipeline:pipeline|reg1w2r:regfile|R2~2137                      ; LABCELL_X64_Y12_N24        ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|pipeline:pipeline|reg1w2r:regfile|R2~2138                      ; LABCELL_X64_Y12_N48        ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|pipeline:pipeline|reg1w2r:regfile|R2~2139                      ; LABCELL_X64_Y12_N54        ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|pipeline:pipeline|reg1w2r:regfile|R2~2140                      ; LABCELL_X64_Y12_N21        ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|pipeline:pipeline|reg1w2r:regfile|R2~2141                      ; LABCELL_X64_Y12_N3         ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|pipeline:pipeline|reg1w2r:regfile|R2~2143                      ; LABCELL_X53_Y10_N21        ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|pipeline:pipeline|reg1w2r:regfile|R2~2144                      ; MLABCELL_X59_Y11_N39       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|pipeline:pipeline|reg1w2r:regfile|R2~2145                      ; MLABCELL_X59_Y11_N6        ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|pipeline:pipeline|reg1w2r:regfile|R2~2146                      ; LABCELL_X64_Y12_N30        ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|pipeline:pipeline|reg1w2r:regfile|R2~2147                      ; LABCELL_X64_Y12_N51        ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|pipeline:pipeline|reg1w2r:regfile|R2~2148                      ; LABCELL_X62_Y15_N57        ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|pipeline:pipeline|reg1w2r:regfile|R2~2149                      ; LABCELL_X64_Y12_N33        ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|pipeline:pipeline|reg1w2r:regfile|R2~2150                      ; LABCELL_X64_Y12_N39        ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|pipeline:pipeline|reg1w2r:regfile|R2~2151                      ; LABCELL_X53_Y10_N6         ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|pipeline:pipeline|reg1w2r:regfile|R2~2152                      ; MLABCELL_X59_Y11_N51       ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|pipeline:pipeline|reg1w2r:regfile|R2~2153                      ; LABCELL_X53_Y10_N3         ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|pipeline:pipeline|reg1w2r:regfile|R2~2154                      ; LABCELL_X64_Y12_N45        ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|pipeline:pipeline|reg1w2r:regfile|R2~2155                      ; LABCELL_X55_Y11_N45        ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|pipeline:pipeline|reg1w2r:regfile|R2~2156                      ; LABCELL_X66_Y12_N3         ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|pipeline:pipeline|reg1w2r:regfile|R2~2157                      ; LABCELL_X64_Y12_N57        ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|pipeline:pipeline|reg1w2r:regfile|R2~2158                      ; LABCELL_X64_Y12_N0         ; 64      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|pipeline:pipeline|shift:shift|sel16[1]~0                       ; LABCELL_X46_Y4_N12         ; 24      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|sio:\G_sio:0:sio_instance|R_baudgen[16]                        ; FF_X40_Y3_N50              ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|sio:\G_sio:0:sio_instance|R_baudrate[3]~1                      ; LABCELL_X42_Y3_N12         ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|sio:\G_sio:0:sio_instance|R_baudrate~0                         ; LABCELL_X37_Y2_N9          ; 17      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|sio:\G_sio:0:sio_instance|R_rxd                                ; FF_X37_Y2_N5               ; 31      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|sio:\G_sio:0:sio_instance|rx_break_tickcnt[21]~3               ; LABCELL_X37_Y2_N15         ; 24      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|sio:\G_sio:0:sio_instance|rx_break_tickcnt~1                   ; LABCELL_X37_Y2_N18         ; 25      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|sio:\G_sio:0:sio_instance|rx_byte[1]~0                         ; MLABCELL_X39_Y5_N33        ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|sio:\G_sio:0:sio_instance|rx_des[1]~1                          ; LABCELL_X33_Y5_N3          ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|sio:\G_sio:0:sio_instance|tx_ser~2                             ; LABCELL_X42_Y3_N45         ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|timer:\G_timer:timer|R[10][11]~20                              ; LABCELL_X33_Y8_N42         ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|timer:\G_timer:timer|R[11][11]~19                              ; LABCELL_X37_Y6_N3          ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|timer:\G_timer:timer|R[1][2]~5                                 ; LABCELL_X36_Y11_N6         ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|timer:\G_timer:timer|R[2][11]~22                               ; MLABCELL_X39_Y11_N21       ; 22      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|timer:\G_timer:timer|R[3][11]~21                               ; LABCELL_X37_Y7_N21         ; 23      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|timer:\G_timer:timer|R[4][11]~1                                ; LABCELL_X37_Y7_N33         ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|timer:\G_timer:timer|R[5][11]~0                                ; MLABCELL_X34_Y5_N18        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|timer:\G_timer:timer|R[6][11]~3                                ; MLABCELL_X34_Y7_N21        ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|timer:\G_timer:timer|R[7][11]~2                                ; LABCELL_X37_Y9_N57         ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|timer:\G_timer:timer|R[8][11]~18                               ; LABCELL_X35_Y6_N51         ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|timer:\G_timer:timer|R[9][11]~17                               ; LABCELL_X33_Y8_N30         ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|timer:\G_timer:timer|R_ctrl_ext[0]~0                           ; LABCELL_X42_Y6_N21         ; 14      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|timer:\G_timer:timer|R_icp_hit[0]~3                            ; LABCELL_X36_Y8_N24         ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|timer:\G_timer:timer|R_icp_hit[1]~1                            ; LABCELL_X35_Y8_N0          ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[0][11]~7                             ; LABCELL_X37_Y7_N27         ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[0][7]~9                              ; LABCELL_X37_Y7_N30         ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[10][1]~20                            ; LABCELL_X37_Y7_N12         ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[10][8]~32                            ; LABCELL_X36_Y8_N27         ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[11][1]~25                            ; LABCELL_X37_Y7_N15         ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[11][8]~34                            ; LABCELL_X31_Y9_N48         ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[12][1]~17                            ; MLABCELL_X34_Y8_N48        ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[12][8]~29                            ; MLABCELL_X34_Y8_N39        ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[13][1]~23                            ; MLABCELL_X34_Y6_N39        ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[13][8]~30                            ; MLABCELL_X34_Y8_N45        ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[14][4]~4                             ; MLABCELL_X34_Y8_N33        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[14][8]~35                            ; MLABCELL_X34_Y8_N42        ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[15][1]~2                             ; LABCELL_X37_Y7_N39         ; 14      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[15][8]~1                             ; LABCELL_X42_Y6_N3          ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[1][1]~21                             ; MLABCELL_X34_Y7_N9         ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[1][8]~27                             ; LABCELL_X29_Y9_N30         ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[2][1]~18                             ; MLABCELL_X39_Y9_N48        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[2][8]~26                             ; LABCELL_X29_Y9_N24         ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[3][1]~24                             ; LABCELL_X37_Y7_N0          ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[3][8]~28                             ; LABCELL_X29_Y9_N36         ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[4][11]~10                            ; MLABCELL_X34_Y8_N21        ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[4][7]~11                             ; MLABCELL_X34_Y8_N27        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[5][11]~6                             ; MLABCELL_X34_Y8_N18        ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[5][7]~8                              ; MLABCELL_X34_Y7_N51        ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[6][11]~14                            ; MLABCELL_X34_Y8_N36        ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[6][7]~15                             ; MLABCELL_X34_Y8_N6         ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[7][11]~12                            ; MLABCELL_X34_Y8_N57        ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[7][7]~13                             ; MLABCELL_X34_Y8_N54        ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[8][1]~16                             ; LABCELL_X37_Y7_N3          ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[8][8]~31                             ; LABCELL_X37_Y7_N24         ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[9][1]~22                             ; LABCELL_X36_Y10_N21        ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|timer:\G_timer:timer|Rtmp[9][8]~33                             ; MLABCELL_X34_Y8_N15        ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|timer:\G_timer:timer|Rx[0][5]~1                                ; LABCELL_X36_Y11_N39        ; 14      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|timer:\G_timer:timer|process_0~0                               ; MLABCELL_X47_Y6_N9         ; 34      ; Clock enable, Sync. load                ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|timer:\G_timer:timer|process_0~1                               ; LABCELL_X40_Y9_N6          ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|timer:\G_timer:timer|process_1~0                               ; LABCELL_X40_Y8_N0          ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|timer:\G_timer:timer|process_1~1                               ; LABCELL_X37_Y7_N45         ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; glue_bram:glue_bram|timer:\G_timer:timer|process_2~0                               ; LABCELL_X37_Y7_N36         ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pll_50m:clock|altera_pll:altera_pll_i|locked_wire[0]                               ; FRACTIONALPLL_X0_Y15_N0    ; 29      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; pll_50m:clock|altera_pll:altera_pll_i|outclk_wire[0]                               ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 3550    ; Clock                                   ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; pll_50m:clock|altera_pll:altera_pll_i|outclk_wire[1]                               ; PLLOUTPUTCOUNTER_X0_Y21_N1 ; 28      ; Clock                                   ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; vgaHdmi:video|LessThan3~1                                                          ; LABCELL_X31_Y5_N18         ; 13      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; vgaHdmi:video|LessThan4~1                                                          ; LABCELL_X29_Y5_N54         ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; vgaHdmi:video|always2~0                                                            ; LABCELL_X31_Y5_N48         ; 13      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------+----------------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                         ;
+--------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                   ; Location                   ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; clk_50m                                                ; PIN_V11                    ; 21      ; Global Clock         ; GCLK7            ; --                        ;
; pll_50m:clock|altera_pll:altera_pll_i|fboutclk_wire[0] ; FRACTIONALPLL_X0_Y15_N0    ; 1       ; Global Clock         ; --               ; --                        ;
; pll_50m:clock|altera_pll:altera_pll_i|outclk_wire[0]   ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 3550    ; Global Clock         ; GCLK0            ; --                        ;
; pll_50m:clock|altera_pll:altera_pll_i|outclk_wire[1]   ; PLLOUTPUTCOUNTER_X0_Y21_N1 ; 28      ; Global Clock         ; GCLK5            ; --                        ;
+--------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+------+--------------------------+
; Name ; Fan-Out                  ;
+------+--------------------------+
; ~GND ; 514                      ;
+------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+----------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; Name                                                                                            ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                                          ; Location                                                                                                                           ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs         ;
+-------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+----------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; glue_bram:glue_bram|bram:bram|altsyncram:bram_0_rtl_0|altsyncram_8912:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Single Clock ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8           ; 0     ; db/glue_riscv_32k.ram0_bram_ca943d73.hdl.mif ; M10K_X49_Y11_N0, M10K_X41_Y10_N0, M10K_X41_Y12_N0, M10K_X38_Y9_N0, M10K_X41_Y7_N0, M10K_X41_Y9_N0, M10K_X38_Y5_N0, M10K_X41_Y2_N0  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
; glue_bram:glue_bram|bram:bram|altsyncram:bram_1_rtl_0|altsyncram_9912:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Single Clock ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8           ; 0     ; db/glue_riscv_32k.ram1_bram_ca943d73.hdl.mif ; M10K_X41_Y3_N0, M10K_X49_Y12_N0, M10K_X38_Y10_N0, M10K_X38_Y4_N0, M10K_X49_Y10_N0, M10K_X41_Y8_N0, M10K_X41_Y11_N0, M10K_X38_Y8_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
; glue_bram:glue_bram|bram:bram|altsyncram:bram_2_rtl_0|altsyncram_a912:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Single Clock ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8           ; 0     ; db/glue_riscv_32k.ram2_bram_ca943d73.hdl.mif ; M10K_X49_Y6_N0, M10K_X38_Y7_N0, M10K_X58_Y9_N0, M10K_X49_Y8_N0, M10K_X38_Y6_N0, M10K_X41_Y5_N0, M10K_X49_Y9_N0, M10K_X41_Y6_N0     ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
; glue_bram:glue_bram|bram:bram|altsyncram:bram_3_rtl_0|altsyncram_b912:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Single Clock ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 8           ; 0     ; db/glue_riscv_32k.ram3_bram_ca943d73.hdl.mif ; M10K_X58_Y6_N0, M10K_X49_Y4_N0, M10K_X49_Y5_N0, M10K_X49_Y7_N0, M10K_X49_Y3_N0, M10K_X41_Y4_N0, M10K_X49_Y2_N0, M10K_X58_Y7_N0     ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
; vgaHdmi:video|altsyncram:mem_rtl_0|altsyncram_6cj1:auto_generated|ALTSYNCRAM                    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1           ; 0     ; None                                         ; M10K_X26_Y6_N0                                                                                                                     ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
+-------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+----------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------+
; Routing Usage Summary                                                 ;
+---------------------------------------------+-------------------------+
; Routing Resource Type                       ; Usage                   ;
+---------------------------------------------+-------------------------+
; Block interconnects                         ; 9,686 / 289,320 ( 3 % ) ;
; C12 interconnects                           ; 74 / 13,420 ( < 1 % )   ;
; C2 interconnects                            ; 3,047 / 119,108 ( 3 % ) ;
; C4 interconnects                            ; 1,552 / 56,300 ( 3 % )  ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )          ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )          ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )          ;
; Direct links                                ; 753 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 3 / 16 ( 19 % )         ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )           ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )           ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )           ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )           ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )           ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )          ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )          ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )          ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )          ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )          ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )         ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )         ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )          ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )          ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )         ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )          ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )           ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )           ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )          ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )          ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )         ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )         ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )          ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )          ;
; Local interconnects                         ; 1,938 / 84,580 ( 2 % )  ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )          ;
; R14 interconnects                           ; 290 / 12,676 ( 2 % )    ;
; R14/C12 interconnect drivers                ; 308 / 20,720 ( 1 % )    ;
; R3 interconnects                            ; 3,805 / 130,992 ( 3 % ) ;
; R6 interconnects                            ; 6,441 / 266,960 ( 2 % ) ;
; Spine clocks                                ; 7 / 360 ( 2 % )         ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )      ;
+---------------------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 7     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 66        ; 0            ; 66        ; 0            ; 0            ; 66        ; 66        ; 0            ; 66        ; 66        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 3            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 66           ; 0         ; 66           ; 66           ; 0         ; 0         ; 66           ; 0         ; 0         ; 66           ; 66           ; 66           ; 66           ; 66           ; 66           ; 66           ; 66           ; 66           ; 66           ; 63           ; 66           ; 66           ; 66           ; 66           ; 66           ; 66           ; 66           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; rs232_txd          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[7]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[8]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[9]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[10]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[11]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[12]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[13]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[14]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[15]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[16]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[17]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[18]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[19]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[20]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[21]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[22]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_D[23]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_VS         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_HS         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_DE         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_CLK        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_I2C_SCL       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; gpioa[32]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; gpioa[33]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; gpioa[16]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; gpioa[17]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; gpioa[18]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; gpioa[19]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; gpioa[20]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; gpioa[21]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; gpioa[22]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; gpioa[23]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; gpioa[24]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; gpioa[25]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; gpioa[26]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; gpioa[27]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; gpioa[28]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; gpioa[29]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; gpioa[30]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; gpioa[31]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_I2C_SDA       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk_50m            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sw[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; btn_right          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sw[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sw[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sw[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; btn_left           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HDMI_TX_INT        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rs232_rxd          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                   ;
+--------------------------------------------------------------+--------------------------------------------------------------+-------------------+
; Source Clock(s)                                              ; Destination Clock(s)                                         ; Delay Added in ns ;
+--------------------------------------------------------------+--------------------------------------------------------------+-------------------+
; clock|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; clock|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 143.2             ;
; I2C_HDMI_Config:I2C|mI2C_CTRL_CLK                            ; I2C_HDMI_Config:I2C|mI2C_CTRL_CLK                            ; 127.2             ;
; clock|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; glue_bram:glue_bram|R_simple_out[16]                         ; 37.5              ;
; glue_bram:glue_bram|R_simple_out[16]                         ; glue_bram:glue_bram|R_simple_out[16]                         ; 11.2              ;
+--------------------------------------------------------------+--------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                             ;
+-------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                   ; Destination Register                                                                              ; Delay Added in ns ;
+-------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+-------------------+
; I2C_HDMI_Config:I2C|mI2C_CTRL_CLK                                 ; I2C_HDMI_Config:I2C|mI2C_CTRL_CLK                                                                 ; 5.723             ;
; glue_bram:glue_bram|R_simple_out[16]                              ; glue_bram:glue_bram|pipeline:pipeline|MEM_WB_mem_data[16]                                         ; 4.970             ;
; I2C_HDMI_Config:I2C|mI2C_CLK_DIV[15]                              ; I2C_HDMI_Config:I2C|mI2C_CTRL_CLK                                                                 ; 2.870             ;
; I2C_HDMI_Config:I2C|mI2C_CLK_DIV[14]                              ; I2C_HDMI_Config:I2C|mI2C_CTRL_CLK                                                                 ; 2.870             ;
; I2C_HDMI_Config:I2C|mI2C_CLK_DIV[13]                              ; I2C_HDMI_Config:I2C|mI2C_CTRL_CLK                                                                 ; 2.870             ;
; I2C_HDMI_Config:I2C|mI2C_CLK_DIV[11]                              ; I2C_HDMI_Config:I2C|mI2C_CTRL_CLK                                                                 ; 2.870             ;
; I2C_HDMI_Config:I2C|mI2C_CLK_DIV[9]                               ; I2C_HDMI_Config:I2C|mI2C_CTRL_CLK                                                                 ; 2.870             ;
; I2C_HDMI_Config:I2C|mI2C_CLK_DIV[8]                               ; I2C_HDMI_Config:I2C|mI2C_CTRL_CLK                                                                 ; 2.870             ;
; I2C_HDMI_Config:I2C|mI2C_CLK_DIV[7]                               ; I2C_HDMI_Config:I2C|mI2C_CTRL_CLK                                                                 ; 2.870             ;
; I2C_HDMI_Config:I2C|mI2C_CLK_DIV[6]                               ; I2C_HDMI_Config:I2C|mI2C_CTRL_CLK                                                                 ; 2.870             ;
; I2C_HDMI_Config:I2C|mI2C_CLK_DIV[5]                               ; I2C_HDMI_Config:I2C|mI2C_CTRL_CLK                                                                 ; 2.870             ;
; I2C_HDMI_Config:I2C|mI2C_CLK_DIV[4]                               ; I2C_HDMI_Config:I2C|mI2C_CTRL_CLK                                                                 ; 2.870             ;
; I2C_HDMI_Config:I2C|mI2C_CLK_DIV[3]                               ; I2C_HDMI_Config:I2C|mI2C_CTRL_CLK                                                                 ; 2.870             ;
; I2C_HDMI_Config:I2C|mI2C_CLK_DIV[2]                               ; I2C_HDMI_Config:I2C|mI2C_CTRL_CLK                                                                 ; 2.870             ;
; I2C_HDMI_Config:I2C|mI2C_CLK_DIV[10]                              ; I2C_HDMI_Config:I2C|mI2C_CTRL_CLK                                                                 ; 2.870             ;
; I2C_HDMI_Config:I2C|mI2C_CLK_DIV[12]                              ; I2C_HDMI_Config:I2C|mI2C_CTRL_CLK                                                                 ; 2.870             ;
; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[0][16]             ; glue_bram:glue_bram|pipeline:pipeline|MEM_WB_mem_data[16]                                         ; 2.485             ;
; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[4][16]             ; glue_bram:glue_bram|pipeline:pipeline|MEM_WB_mem_data[16]                                         ; 2.485             ;
; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[1][16]             ; glue_bram:glue_bram|pipeline:pipeline|MEM_WB_mem_data[16]                                         ; 2.485             ;
; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[5][16]             ; glue_bram:glue_bram|pipeline:pipeline|MEM_WB_mem_data[16]                                         ; 2.485             ;
; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[3][16]             ; glue_bram:glue_bram|pipeline:pipeline|MEM_WB_mem_data[16]                                         ; 2.485             ;
; glue_bram:glue_bram|gpio:\G_gpio:0:gpio_inst|R[2][16]             ; glue_bram:glue_bram|pipeline:pipeline|MEM_WB_mem_data[16]                                         ; 2.485             ;
; glue_bram:glue_bram|R_simple_in[16]                               ; glue_bram:glue_bram|pipeline:pipeline|MEM_WB_mem_data[16]                                         ; 2.485             ;
; glue_bram:glue_bram|pipeline:pipeline|EX_MEM_addsub_data[8]       ; glue_bram:glue_bram|pipeline:pipeline|MEM_WB_mem_data[16]                                         ; 2.485             ;
; glue_bram:glue_bram|pipeline:pipeline|EX_MEM_addsub_data[6]       ; glue_bram:glue_bram|pipeline:pipeline|MEM_WB_mem_data[16]                                         ; 2.485             ;
; glue_bram:glue_bram|pipeline:pipeline|EX_MEM_addsub_data[4]       ; glue_bram:glue_bram|pipeline:pipeline|MEM_WB_mem_data[16]                                         ; 2.485             ;
; glue_bram:glue_bram|pipeline:pipeline|EX_MEM_addsub_data[9]       ; glue_bram:glue_bram|pipeline:pipeline|MEM_WB_mem_data[16]                                         ; 2.485             ;
; glue_bram:glue_bram|pipeline:pipeline|EX_MEM_addsub_data[7]       ; glue_bram:glue_bram|pipeline:pipeline|MEM_WB_mem_data[16]                                         ; 2.485             ;
; glue_bram:glue_bram|pipeline:pipeline|EX_MEM_addsub_data[2]       ; glue_bram:glue_bram|pipeline:pipeline|MEM_WB_mem_data[16]                                         ; 2.485             ;
; glue_bram:glue_bram|pipeline:pipeline|EX_MEM_addsub_data[3]       ; glue_bram:glue_bram|pipeline:pipeline|MEM_WB_mem_data[16]                                         ; 2.485             ;
; glue_bram:glue_bram|pipeline:pipeline|EX_MEM_addsub_data[5]       ; glue_bram:glue_bram|pipeline:pipeline|MEM_WB_mem_data[16]                                         ; 2.485             ;
; glue_bram:glue_bram|pipeline:pipeline|EX_MEM_addsub_data[10]      ; glue_bram:glue_bram|pipeline:pipeline|MEM_WB_mem_data[16]                                         ; 2.485             ;
; glue_bram:glue_bram|R_simple_out[8]                               ; vgaHdmi:video|altsyncram:mem_rtl_0|altsyncram_6cj1:auto_generated|ram_block1a0~porta_datain_reg0  ; 2.180             ;
; glue_bram:glue_bram|R_simple_out[12]                              ; vgaHdmi:video|altsyncram:mem_rtl_0|altsyncram_6cj1:auto_generated|ram_block1a4~porta_datain_reg0  ; 1.995             ;
; glue_bram:glue_bram|R_simple_out[11]                              ; vgaHdmi:video|altsyncram:mem_rtl_0|altsyncram_6cj1:auto_generated|ram_block1a3~porta_datain_reg0  ; 1.992             ;
; glue_bram:glue_bram|R_simple_out[14]                              ; vgaHdmi:video|altsyncram:mem_rtl_0|altsyncram_6cj1:auto_generated|ram_block1a6~porta_datain_reg0  ; 1.992             ;
; glue_bram:glue_bram|R_simple_out[10]                              ; vgaHdmi:video|altsyncram:mem_rtl_0|altsyncram_6cj1:auto_generated|ram_block1a2~porta_datain_reg0  ; 1.986             ;
; glue_bram:glue_bram|R_simple_out[9]                               ; vgaHdmi:video|altsyncram:mem_rtl_0|altsyncram_6cj1:auto_generated|ram_block1a1~porta_datain_reg0  ; 1.981             ;
; glue_bram:glue_bram|R_simple_out[15]                              ; vgaHdmi:video|altsyncram:mem_rtl_0|altsyncram_6cj1:auto_generated|ram_block1a7~porta_datain_reg0  ; 1.974             ;
; glue_bram:glue_bram|R_simple_out[13]                              ; vgaHdmi:video|altsyncram:mem_rtl_0|altsyncram_6cj1:auto_generated|ram_block1a5~porta_datain_reg0  ; 1.974             ;
; glue_bram:glue_bram|R_simple_out[17]                              ; vgaHdmi:video|altsyncram:mem_rtl_0|altsyncram_6cj1:auto_generated|ram_block1a6~porta_we_reg       ; 1.829             ;
; vgaHdmi:video|waddr[8]                                            ; vgaHdmi:video|altsyncram:mem_rtl_0|altsyncram_6cj1:auto_generated|ram_block1a6~porta_address_reg0 ; 1.237             ;
; vgaHdmi:video|waddr[7]                                            ; vgaHdmi:video|altsyncram:mem_rtl_0|altsyncram_6cj1:auto_generated|ram_block1a6~porta_address_reg0 ; 1.237             ;
; vgaHdmi:video|waddr[2]                                            ; vgaHdmi:video|altsyncram:mem_rtl_0|altsyncram_6cj1:auto_generated|ram_block1a6~porta_address_reg0 ; 1.237             ;
; vgaHdmi:video|waddr[9]                                            ; vgaHdmi:video|altsyncram:mem_rtl_0|altsyncram_6cj1:auto_generated|ram_block1a6~porta_address_reg0 ; 1.237             ;
; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|BYTE[0] ; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[5]                                    ; 1.188             ;
; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|BYTE[1] ; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[5]                                    ; 1.170             ;
; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|ST[1]   ; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[4]                                    ; 1.165             ;
; I2C_HDMI_Config:I2C|LUT_INDEX[0]                                  ; I2C_HDMI_Config:I2C|LUT_INDEX[1]                                                                  ; 1.156             ;
; I2C_HDMI_Config:I2C|LUT_INDEX[2]                                  ; I2C_HDMI_Config:I2C|mI2C_DATA[9]                                                                  ; 1.155             ;
; I2C_HDMI_Config:I2C|mSetup_ST.0001                                ; I2C_HDMI_Config:I2C|mSetup_ST.0000                                                                ; 1.146             ;
; I2C_HDMI_Config:I2C|mSetup_ST.0010                                ; I2C_HDMI_Config:I2C|LUT_INDEX[1]                                                                  ; 1.146             ;
; I2C_HDMI_Config:I2C|LUT_INDEX[3]                                  ; I2C_HDMI_Config:I2C|mI2C_DATA[9]                                                                  ; 1.126             ;
; I2C_HDMI_Config:I2C|LUT_INDEX[4]                                  ; I2C_HDMI_Config:I2C|mI2C_DATA[9]                                                                  ; 1.123             ;
; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[3]    ; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[4]                                    ; 1.111             ;
; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[4]    ; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[5]                                    ; 1.084             ;
; I2C_HDMI_Config:I2C|LUT_INDEX[1]                                  ; I2C_HDMI_Config:I2C|mI2C_DATA[9]                                                                  ; 1.077             ;
; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[5]    ; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[6]                                    ; 1.070             ;
; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|CNT[0]  ; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[0]                                    ; 1.065             ;
; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|CNT[3]  ; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[0]                                    ; 1.043             ;
; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|CNT[1]  ; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[0]                                    ; 1.001             ;
; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|ACK_OK  ; I2C_HDMI_Config:I2C|mSetup_ST.0010                                                                ; 0.991             ;
; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|CNT[2]  ; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[0]                                    ; 0.984             ;
; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|END_OK  ; I2C_HDMI_Config:I2C|mSetup_ST.0010                                                                ; 0.978             ;
; vgaHdmi:video|waddr[6]                                            ; vgaHdmi:video|altsyncram:mem_rtl_0|altsyncram_6cj1:auto_generated|ram_block1a6~porta_address_reg0 ; 0.973             ;
; vgaHdmi:video|waddr[5]                                            ; vgaHdmi:video|altsyncram:mem_rtl_0|altsyncram_6cj1:auto_generated|ram_block1a6~porta_address_reg0 ; 0.973             ;
; vgaHdmi:video|waddr[4]                                            ; vgaHdmi:video|altsyncram:mem_rtl_0|altsyncram_6cj1:auto_generated|ram_block1a6~porta_address_reg0 ; 0.973             ;
; vgaHdmi:video|waddr[3]                                            ; vgaHdmi:video|altsyncram:mem_rtl_0|altsyncram_6cj1:auto_generated|ram_block1a6~porta_address_reg0 ; 0.973             ;
; vgaHdmi:video|waddr[1]                                            ; vgaHdmi:video|altsyncram:mem_rtl_0|altsyncram_6cj1:auto_generated|ram_block1a6~porta_address_reg0 ; 0.973             ;
; vgaHdmi:video|waddr[0]                                            ; vgaHdmi:video|altsyncram:mem_rtl_0|altsyncram_6cj1:auto_generated|ram_block1a6~porta_address_reg0 ; 0.973             ;
; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|CNT[4]  ; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[0]                                    ; 0.972             ;
; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|CNT[7]  ; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[0]                                    ; 0.948             ;
; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|CNT[5]  ; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[0]                                    ; 0.933             ;
; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|ST[2]   ; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[4]                                    ; 0.904             ;
; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[0]    ; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[1]                                    ; 0.868             ;
; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[2]    ; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[3]                                    ; 0.831             ;
; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[7]    ; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[8]                                    ; 0.816             ;
; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|CNT[6]  ; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[0]                                    ; 0.772             ;
; glue_bram:glue_bram|pipeline:pipeline|ID_EX_fwd_mem_alu_op2       ; glue_bram:glue_bram|pipeline:pipeline|EX_MEM_logic_data[4]                                        ; 0.756             ;
; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|ST[0]   ; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|BYTE[1]                                 ; 0.717             ;
; glue_bram:glue_bram|pipeline:pipeline|ID_EX_alu_op2[4]            ; glue_bram:glue_bram|pipeline:pipeline|EX_MEM_logic_data[4]                                        ; 0.703             ;
; glue_bram:glue_bram|pipeline:pipeline|MEM_WB_mem_cycle            ; glue_bram:glue_bram|pipeline:pipeline|EX_MEM_logic_data[4]                                        ; 0.695             ;
; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|ST[3]   ; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|BYTE[1]                                 ; 0.690             ;
; glue_bram:glue_bram|sio:\G_sio:0:sio_instance|R_rxd               ; glue_bram:glue_bram|sio:\G_sio:0:sio_instance|rx_break_tickcnt[9]                                 ; 0.687             ;
; glue_bram:glue_bram|pipeline:pipeline|MEM_WB_ex_data[4]           ; glue_bram:glue_bram|pipeline:pipeline|EX_MEM_logic_data[4]                                        ; 0.673             ;
; I2C_HDMI_Config:I2C|mI2C_DATA[3]                                  ; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[4]                                    ; 0.646             ;
; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|ST[4]   ; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|SDAO                                    ; 0.643             ;
; I2C_HDMI_Config:I2C|mI2C_DATA[8]                                  ; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[1]                                    ; 0.634             ;
; I2C_HDMI_Config:I2C|mI2C_DATA[0]                                  ; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[1]                                    ; 0.634             ;
; glue_bram:glue_bram|pipeline:pipeline|MEM_WB_ex_data[0]           ; glue_bram:glue_bram|pipeline:pipeline|EX_MEM_addsub_data[2]                                       ; 0.622             ;
; I2C_HDMI_Config:I2C|mSetup_ST.0000                                ; I2C_HDMI_Config:I2C|mSetup_ST.0001                                                                ; 0.615             ;
; glue_bram:glue_bram|pipeline:pipeline|ID_EX_alu_op2[0]            ; glue_bram:glue_bram|pipeline:pipeline|EX_MEM_addsub_data[2]                                       ; 0.579             ;
; I2C_HDMI_Config:I2C|mI2C_DATA[11]                                 ; I2C_HDMI_Config:I2C|I2C_Controller:u0|I2C_WRITE_WDATA:wrd|A[4]                                    ; 0.576             ;
; glue_bram:glue_bram|pipeline:pipeline|R_cop0_count[1]             ; glue_bram:glue_bram|pipeline:pipeline|R_cop0_count[30]                                            ; 0.564             ;
; glue_bram:glue_bram|sio:\G_sio:0:sio_instance|R_baudgen[7]        ; glue_bram:glue_bram|sio:\G_sio:0:sio_instance|R_baudgen[15]                                       ; 0.563             ;
; glue_bram:glue_bram|sio:\G_sio:0:sio_instance|R_baudgen[12]       ; glue_bram:glue_bram|sio:\G_sio:0:sio_instance|R_baudgen[15]                                       ; 0.558             ;
; glue_bram:glue_bram|sio:\G_sio:0:sio_instance|R_baudgen[9]        ; glue_bram:glue_bram|sio:\G_sio:0:sio_instance|R_baudgen[15]                                       ; 0.558             ;
; glue_bram:glue_bram|sio:\G_sio:0:sio_instance|R_baudgen[0]        ; glue_bram:glue_bram|sio:\G_sio:0:sio_instance|R_baudgen[15]                                       ; 0.558             ;
; glue_bram:glue_bram|sio:\G_sio:0:sio_instance|R_baudgen[15]       ; glue_bram:glue_bram|sio:\G_sio:0:sio_instance|R_baudgen[15]                                       ; 0.557             ;
; glue_bram:glue_bram|sio:\G_sio:0:sio_instance|R_baudgen[1]        ; glue_bram:glue_bram|sio:\G_sio:0:sio_instance|R_baudgen[15]                                       ; 0.557             ;
+-------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20032): Parallel compilation is enabled and will use up to 2 processors
Info (119006): Selected device 5CSEBA6U23I7 for design "glue_riscv_32k"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning: RST port on the PLL is not properly connected on instance pll_50m:clock|altera_pll:altera_pll_i|general[0].gpll. The reset port on the PLL should be connected. If the PLL loses lock for any reason, you might need to manually reset the PLL in order to re-establish lock to the reference clock. File: c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/altera_pll.v Line: 748
    Info: Must be connected
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Warning (177007): PLL(s) placed in location FRACTIONALPLL_X0_Y15_N0 do not have a PLL clock to compensate specified - the Fitter will attempt to compensate all PLL clocks
    Info (177008): PLL pll_50m:clock|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL
Info (11178): Promoted 2 clocks (2 global)
    Info (11162): pll_50m:clock|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 3433 fanout uses global clock CLKCTRL_G0
    Info (11162): pll_50m:clock|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0 with 23 fanout uses global clock CLKCTRL_G5
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): clk_50m~inputCLKENA0 with 17 fanout uses global clock CLKCTRL_G7
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Critical Warning (332012): Synopsys Design Constraints File file not found: 'glue.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: clock|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: clock|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: clock|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
    Info (332098): Cell: clock|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "ADC_CONVST" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_SCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_SDI" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_SDO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ARDUINO_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FPGA_CLK2_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FPGA_CLK3_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_I2S" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_LRCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_MCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HDMI_SCLK" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:20
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:35
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:15
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 26% of the available device resources in the region that extends from location X45_Y0 to location X55_Y10
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:27
Info (11888): Total time spent on timing analysis during the Fitter is 15.70 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:30
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 2 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin gpioa[32] has a permanently disabled output enable File: C:/Users/Dan/Documents/f32c/rtl/altera/de10nano/top_bram_riscv_32k.vhd Line: 57
    Info (169065): Pin gpioa[33] has a permanently disabled output enable File: C:/Users/Dan/Documents/f32c/rtl/altera/de10nano/top_bram_riscv_32k.vhd Line: 57
Info (144001): Generated suppressed messages file C:/Users/Dan/Documents/f32c/rtl/proj/altera/de10-nano/bram/glue_riscv_32k.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 87 warnings
    Info: Peak virtual memory: 2176 megabytes
    Info: Processing ended: Tue Nov 19 21:53:41 2019
    Info: Elapsed time: 00:03:12
    Info: Total CPU time (on all processors): 00:05:37


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Dan/Documents/f32c/rtl/proj/altera/de10-nano/bram/glue_riscv_32k.fit.smsg.


