module Complemento(
	input clk,
	input [15:0] data_in,
	output reg complemento_a_2
);

always @(posedge clk)
	if(data_in[15] == 1)
		complemento_a_2 <= -data_in;
	else
		complemento_a_2 <= complemento_a_2;
	
end

endmodule