TimeQuest Timing Analyzer report for QUSBEVB_REVA_EP2C20_Template
Mon Jun 04 14:12:57 2012
Quartus II 32-bit Version 11.1 Build 173 11/01/2011 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'inst1|altpll_component|pll|clk[1]'
 12. Slow Model Hold: 'inst1|altpll_component|pll|clk[1]'
 13. Slow Model Minimum Pulse Width: 'inst1|altpll_component|pll|clk[1]'
 14. Slow Model Minimum Pulse Width: 'ifclk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'inst1|altpll_component|pll|clk[1]'
 27. Fast Model Hold: 'inst1|altpll_component|pll|clk[1]'
 28. Fast Model Minimum Pulse Width: 'inst1|altpll_component|pll|clk[1]'
 29. Fast Model Minimum Pulse Width: 'ifclk'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Propagation Delay
 35. Minimum Propagation Delay
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Progagation Delay
 42. Minimum Progagation Delay
 43. Setup Transfers
 44. Hold Transfers
 45. Report TCCS
 46. Report RSKM
 47. Unconstrained Paths
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 173 11/01/2011 SJ Web Edition ;
; Revision Name      ; QUSBEVB_REVA_EP2C20_Template                     ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C20F256C7                                     ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                 ;
+-----------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-------------------------------------+---------------------------------------+
; Clock Name                        ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                              ; Targets                               ;
+-----------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-------------------------------------+---------------------------------------+
; ifclk                             ; Base      ; 20.833 ; 48.0 MHz  ; 0.000 ; 10.416 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                     ; { ifclk }                             ;
; inst1|altpll_component|pll|clk[0] ; Generated ; 66.665 ; 15.0 MHz  ; 0.000 ; 33.332 ; 50.00      ; 16        ; 5           ;       ;        ;           ;            ; false    ; ifclk  ; inst1|altpll_component|pll|inclk[0] ; { inst1|altpll_component|pll|clk[0] } ;
; inst1|altpll_component|pll|clk[1] ; Generated ; 19.999 ; 50.0 MHz  ; 0.000 ; 9.999  ; 50.00      ; 24        ; 25          ;       ;        ;           ;            ; false    ; ifclk  ; inst1|altpll_component|pll|inclk[0] ; { inst1|altpll_component|pll|clk[1] } ;
+-----------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-------------------------------------+---------------------------------------+


+-------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                 ;
+------------+-----------------+-----------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                        ; Note ;
+------------+-----------------+-----------------------------------+------+
; 267.59 MHz ; 267.59 MHz      ; inst1|altpll_component|pll|clk[1] ;      ;
+------------+-----------------+-----------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------+
; Slow Model Setup Summary                                   ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; inst1|altpll_component|pll|clk[1] ; 16.262 ; 0.000         ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Slow Model Hold Summary                                   ;
+-----------------------------------+-------+---------------+
; Clock                             ; Slack ; End Point TNS ;
+-----------------------------------+-------+---------------+
; inst1|altpll_component|pll|clk[1] ; 0.445 ; 0.000         ;
+-----------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                     ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; inst1|altpll_component|pll|clk[1] ; 8.888  ; 0.000         ;
; ifclk                             ; 10.416 ; 0.000         ;
+-----------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'inst1|altpll_component|pll|clk[1]'                                                                                                                                             ;
+--------+------------------------------------+------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 16.262 ; control_disparo:inst|EA[0]~1       ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; -0.019     ; 3.756      ;
; 16.262 ; control_disparo:inst|EA[0]~1       ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; -0.019     ; 3.756      ;
; 16.262 ; control_disparo:inst|EA[0]~1       ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; -0.019     ; 3.756      ;
; 16.262 ; control_disparo:inst|EA[0]~1       ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; -0.019     ; 3.756      ;
; 16.262 ; control_disparo:inst|EA[0]~1       ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; -0.019     ; 3.756      ;
; 16.262 ; control_disparo:inst|EA[0]~1       ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; -0.019     ; 3.756      ;
; 16.262 ; control_disparo:inst|EA[0]~1       ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; -0.019     ; 3.756      ;
; 16.262 ; control_disparo:inst|EA[0]~1       ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; -0.019     ; 3.756      ;
; 16.262 ; control_disparo:inst|EA[0]~1       ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; -0.019     ; 3.756      ;
; 16.373 ; control_disparo:inst|EA[0]~1       ; control_disparo:inst|EA[0]~1       ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.664      ;
; 16.374 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.663      ;
; 16.374 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.663      ;
; 16.374 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.663      ;
; 16.374 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.663      ;
; 16.374 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.663      ;
; 16.374 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.663      ;
; 16.374 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.663      ;
; 16.374 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.663      ;
; 16.374 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.663      ;
; 16.408 ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.629      ;
; 16.408 ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.629      ;
; 16.408 ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.629      ;
; 16.408 ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.629      ;
; 16.408 ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.629      ;
; 16.408 ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.629      ;
; 16.408 ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.629      ;
; 16.408 ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.629      ;
; 16.408 ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.629      ;
; 16.523 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.514      ;
; 16.523 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.514      ;
; 16.523 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.514      ;
; 16.523 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.514      ;
; 16.523 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.514      ;
; 16.523 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.514      ;
; 16.523 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.514      ;
; 16.523 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.514      ;
; 16.523 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.514      ;
; 16.611 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; -0.019     ; 3.407      ;
; 16.611 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; -0.019     ; 3.407      ;
; 16.611 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; -0.019     ; 3.407      ;
; 16.611 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; -0.019     ; 3.407      ;
; 16.611 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; -0.019     ; 3.407      ;
; 16.611 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; -0.019     ; 3.407      ;
; 16.611 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; -0.019     ; 3.407      ;
; 16.611 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; -0.019     ; 3.407      ;
; 16.611 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; -0.019     ; 3.407      ;
; 16.624 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.413      ;
; 16.624 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.413      ;
; 16.624 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.413      ;
; 16.624 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.413      ;
; 16.624 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.413      ;
; 16.624 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.413      ;
; 16.624 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.413      ;
; 16.624 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.413      ;
; 16.624 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.413      ;
; 16.663 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.374      ;
; 16.663 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.374      ;
; 16.663 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.374      ;
; 16.663 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.374      ;
; 16.663 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.374      ;
; 16.663 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.374      ;
; 16.663 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.374      ;
; 16.663 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.374      ;
; 16.663 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.374      ;
; 16.684 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.353      ;
; 16.684 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.353      ;
; 16.684 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.353      ;
; 16.684 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.353      ;
; 16.684 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.353      ;
; 16.684 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.353      ;
; 16.684 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.353      ;
; 16.684 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.353      ;
; 16.684 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.353      ;
; 16.730 ; control_disparo:inst|EA[0]~0       ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.307      ;
; 16.730 ; control_disparo:inst|EA[0]~0       ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.307      ;
; 16.730 ; control_disparo:inst|EA[0]~0       ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.307      ;
; 16.730 ; control_disparo:inst|EA[0]~0       ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.307      ;
; 16.730 ; control_disparo:inst|EA[0]~0       ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.307      ;
; 16.730 ; control_disparo:inst|EA[0]~0       ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.307      ;
; 16.730 ; control_disparo:inst|EA[0]~0       ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.307      ;
; 16.730 ; control_disparo:inst|EA[0]~0       ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.307      ;
; 16.730 ; control_disparo:inst|EA[0]~0       ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.307      ;
; 16.841 ; control_disparo:inst|EA[0]~0       ; control_disparo:inst|EA[0]~1       ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.019      ; 3.215      ;
; 16.861 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.176      ;
; 16.861 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.176      ;
; 16.861 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.176      ;
; 16.861 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.176      ;
; 16.861 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.176      ;
; 16.861 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.176      ;
; 16.861 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.176      ;
; 16.861 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.176      ;
; 16.861 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 3.176      ;
; 16.911 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|EA[0]~1       ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.019      ; 3.145      ;
; 16.935 ; control_disparo:inst|EA[1]         ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; -0.019     ; 3.083      ;
; 16.935 ; control_disparo:inst|EA[1]         ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; -0.019     ; 3.083      ;
; 16.935 ; control_disparo:inst|EA[1]         ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; -0.019     ; 3.083      ;
; 16.935 ; control_disparo:inst|EA[1]         ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; -0.019     ; 3.083      ;
; 16.935 ; control_disparo:inst|EA[1]         ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; -0.019     ; 3.083      ;
; 16.935 ; control_disparo:inst|EA[1]         ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; -0.019     ; 3.083      ;
; 16.935 ; control_disparo:inst|EA[1]         ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; -0.019     ; 3.083      ;
+--------+------------------------------------+------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'inst1|altpll_component|pll|clk[1]'                                                                                                                                             ;
+-------+------------------------------------+------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.445 ; control_disparo:inst|EA[1]         ; control_disparo:inst|EA[1]         ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.628 ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.914      ;
; 0.640 ; control_disparo:inst|EA[2]         ; control_disparo:inst|EA[0]~1       ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.926      ;
; 0.957 ; control_disparo:inst|EA[1]         ; control_disparo:inst|EA[0]~1       ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.243      ;
; 0.975 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.261      ;
; 0.992 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.278      ;
; 0.992 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.278      ;
; 1.021 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.307      ;
; 1.022 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.308      ;
; 1.026 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.312      ;
; 1.027 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.313      ;
; 1.027 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.313      ;
; 1.258 ; control_disparo:inst|EA[0]~1       ; control_disparo:inst|EA[1]         ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.544      ;
; 1.336 ; control_disparo:inst|EA[0]~0       ; control_disparo:inst|EA[1]         ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.019      ; 1.641      ;
; 1.407 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.693      ;
; 1.408 ; control_disparo:inst|EA[0]~0       ; control_disparo:inst|EA[0]~0       ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.694      ;
; 1.424 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.710      ;
; 1.454 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.740      ;
; 1.455 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.741      ;
; 1.456 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.742      ;
; 1.460 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.746      ;
; 1.460 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.746      ;
; 1.470 ; control_disparo:inst|EA[1]         ; control_disparo:inst|EA[2]         ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.756      ;
; 1.487 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.773      ;
; 1.504 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.790      ;
; 1.525 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.811      ;
; 1.534 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.820      ;
; 1.536 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.822      ;
; 1.540 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.826      ;
; 1.584 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.870      ;
; 1.605 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.891      ;
; 1.614 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.900      ;
; 1.616 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.902      ;
; 1.634 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.920      ;
; 1.635 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -0.019     ; 1.902      ;
; 1.635 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -0.019     ; 1.902      ;
; 1.635 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -0.019     ; 1.902      ;
; 1.635 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -0.019     ; 1.902      ;
; 1.635 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -0.019     ; 1.902      ;
; 1.635 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -0.019     ; 1.902      ;
; 1.635 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -0.019     ; 1.902      ;
; 1.635 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -0.019     ; 1.902      ;
; 1.635 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -0.019     ; 1.902      ;
; 1.685 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.971      ;
; 1.696 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.982      ;
; 1.707 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|EA[1]         ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.019      ; 2.012      ;
; 1.714 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.000      ;
; 1.714 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.000      ;
; 1.716 ; control_disparo:inst|EA[2]         ; control_disparo:inst|EA[2]         ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.002      ;
; 1.740 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|EA[1]         ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.019      ; 2.045      ;
; 1.758 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.044      ;
; 1.765 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.051      ;
; 1.771 ; control_disparo:inst|EA[1]         ; control_disparo:inst|EA[0]~0       ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -0.019     ; 2.038      ;
; 1.794 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.080      ;
; 1.794 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.080      ;
; 1.833 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|EA[2]         ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.019      ; 2.138      ;
; 1.838 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.124      ;
; 1.848 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|EA[0]~0       ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.134      ;
; 1.854 ; control_disparo:inst|EA[0]~0       ; control_disparo:inst|EA[2]         ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.019      ; 2.159      ;
; 1.868 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|EA[1]         ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.019      ; 2.173      ;
; 1.870 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.156      ;
; 1.874 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.160      ;
; 1.874 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.160      ;
; 1.876 ; control_disparo:inst|EA[0]~1       ; control_disparo:inst|EA[0]~0       ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -0.019     ; 2.143      ;
; 1.894 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|EA[1]         ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.019      ; 2.199      ;
; 1.918 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.204      ;
; 1.950 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.236      ;
; 1.954 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.240      ;
; 1.983 ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|EA[1]         ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.019      ; 2.288      ;
; 1.987 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|EA[2]         ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.019      ; 2.292      ;
; 1.998 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.284      ;
; 2.017 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|EA[1]         ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.019      ; 2.322      ;
; 2.017 ; control_disparo:inst|EA[2]         ; control_disparo:inst|EA[0]~0       ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -0.019     ; 2.284      ;
; 2.028 ; control_disparo:inst|EA[1]         ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -0.019     ; 2.295      ;
; 2.028 ; control_disparo:inst|EA[1]         ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -0.019     ; 2.295      ;
; 2.028 ; control_disparo:inst|EA[1]         ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -0.019     ; 2.295      ;
; 2.028 ; control_disparo:inst|EA[1]         ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -0.019     ; 2.295      ;
; 2.028 ; control_disparo:inst|EA[1]         ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -0.019     ; 2.295      ;
; 2.028 ; control_disparo:inst|EA[1]         ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -0.019     ; 2.295      ;
; 2.028 ; control_disparo:inst|EA[1]         ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -0.019     ; 2.295      ;
; 2.028 ; control_disparo:inst|EA[1]         ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -0.019     ; 2.295      ;
; 2.028 ; control_disparo:inst|EA[1]         ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -0.019     ; 2.295      ;
; 2.030 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.316      ;
; 2.041 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|EA[0]~0       ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.327      ;
; 2.092 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|EA[1]         ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.019      ; 2.397      ;
; 2.110 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.396      ;
; 2.131 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|EA[1]         ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.019      ; 2.436      ;
; 2.164 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|EA[2]         ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.019      ; 2.469      ;
; 2.185 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|EA[2]         ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.019      ; 2.490      ;
; 2.197 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|EA[0]~0       ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.483      ;
; 2.224 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|EA[2]         ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.019      ; 2.529      ;
; 2.226 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|EA[0]~0       ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.512      ;
; 2.318 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|EA[0]~1       ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.019      ; 2.623      ;
; 2.322 ; control_disparo:inst|EA[0]~1       ; control_disparo:inst|EA[2]         ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.608      ;
; 2.325 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|EA[2]         ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.019      ; 2.630      ;
; 2.342 ; control_disparo:inst|EA[0]~0       ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.628      ;
; 2.342 ; control_disparo:inst|EA[0]~0       ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.628      ;
; 2.342 ; control_disparo:inst|EA[0]~0       ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.628      ;
; 2.342 ; control_disparo:inst|EA[0]~0       ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.628      ;
; 2.342 ; control_disparo:inst|EA[0]~0       ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.628      ;
+-------+------------------------------------+------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'inst1|altpll_component|pll|clk[1]'                                                                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; 8.888  ; 9.999        ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; control_disparo:inst|EA[0]~0                  ;
; 8.888  ; 9.999        ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; control_disparo:inst|EA[0]~1                  ;
; 8.888  ; 9.999        ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; control_disparo:inst|EA[1]                    ;
; 8.888  ; 9.999        ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; control_disparo:inst|EA[2]                    ;
; 8.888  ; 9.999        ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; control_disparo:inst|cuenta_180[0]            ;
; 8.888  ; 9.999        ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; control_disparo:inst|cuenta_180[1]            ;
; 8.888  ; 9.999        ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; control_disparo:inst|cuenta_180[2]            ;
; 8.888  ; 9.999        ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; control_disparo:inst|cuenta_180[3]            ;
; 8.888  ; 9.999        ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; control_disparo:inst|cuenta_180[4]            ;
; 8.888  ; 9.999        ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; control_disparo:inst|cuenta_180[5]            ;
; 8.888  ; 9.999        ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; control_disparo:inst|cuenta_180[6]            ;
; 8.888  ; 9.999        ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; control_disparo:inst|cuenta_180[7]            ;
; 8.888  ; 9.999        ; 1.111          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; control_disparo:inst|cuenta_180[8]            ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; control_disparo:inst|EA[0]~0                  ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; control_disparo:inst|EA[0]~1                  ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; control_disparo:inst|EA[1]                    ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; control_disparo:inst|EA[2]                    ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; control_disparo:inst|cuenta_180[0]            ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; control_disparo:inst|cuenta_180[1]            ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; control_disparo:inst|cuenta_180[2]            ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; control_disparo:inst|cuenta_180[3]            ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; control_disparo:inst|cuenta_180[4]            ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; control_disparo:inst|cuenta_180[5]            ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; control_disparo:inst|cuenta_180[6]            ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; control_disparo:inst|cuenta_180[7]            ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; control_disparo:inst|cuenta_180[8]            ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst1|altpll_component|_clk1~clkctrl|outclk   ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst|EA[0]~0|clk                              ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst|EA[0]~1|clk                              ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst|EA[1]|clk                                ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst|EA[2]|clk                                ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst|cuenta_180[0]|clk                        ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst|cuenta_180[1]|clk                        ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst|cuenta_180[2]|clk                        ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst|cuenta_180[3]|clk                        ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst|cuenta_180[4]|clk                        ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst|cuenta_180[5]|clk                        ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst|cuenta_180[6]|clk                        ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst|cuenta_180[7]|clk                        ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst|cuenta_180[8]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst1|altpll_component|_clk1~clkctrl|outclk   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst|EA[0]~0|clk                              ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst|EA[0]~1|clk                              ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst|EA[1]|clk                                ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst|EA[2]|clk                                ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst|cuenta_180[0]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst|cuenta_180[1]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst|cuenta_180[2]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst|cuenta_180[3]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst|cuenta_180[4]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst|cuenta_180[5]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst|cuenta_180[6]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst|cuenta_180[7]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst|cuenta_180[8]|clk                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'ifclk'                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; ifclk ; Rise       ; ifclk|combout                       ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; ifclk ; Rise       ; inst1|altpll_component|pll|clk[0]   ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; ifclk ; Rise       ; inst1|altpll_component|pll|clk[1]   ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; ifclk ; Rise       ; inst1|altpll_component|pll|inclk[0] ;
; 10.417 ; 10.417       ; 0.000          ; Low Pulse Width  ; ifclk ; Rise       ; ifclk|combout                       ;
; 10.417 ; 10.417       ; 0.000          ; Low Pulse Width  ; ifclk ; Rise       ; inst1|altpll_component|pll|clk[0]   ;
; 10.417 ; 10.417       ; 0.000          ; Low Pulse Width  ; ifclk ; Rise       ; inst1|altpll_component|pll|clk[1]   ;
; 10.417 ; 10.417       ; 0.000          ; Low Pulse Width  ; ifclk ; Rise       ; inst1|altpll_component|pll|inclk[0] ;
; 18.202 ; 20.833       ; 2.631          ; Port Rate        ; ifclk ; Rise       ; ifclk                               ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------------+
; Setup Times                                                                             ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; IO_E1     ; ifclk      ; 6.988 ; 6.988 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; IO_E3     ; ifclk      ; 8.050 ; 8.050 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
+-----------+------------+-------+-------+------------+-----------------------------------+


+-------------------------------------------------------------------------------------------+
; Hold Times                                                                                ;
+-----------+------------+--------+--------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+-----------+------------+--------+--------+------------+-----------------------------------+
; IO_E1     ; ifclk      ; -6.740 ; -6.740 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; IO_E3     ; ifclk      ; -5.996 ; -5.996 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
+-----------+------------+--------+--------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; pa4       ; ifclk      ; 2.886 ;       ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; pa4       ; ifclk      ;       ; 2.886 ; Fall       ; inst1|altpll_component|pll|clk[0] ;
; IO_C1     ; ifclk      ; 6.876 ; 6.876 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; IO_D2     ; ifclk      ; 6.512 ; 6.512 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; IO_G15    ; ifclk      ; 7.645 ; 7.645 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; IO_J12    ; ifclk      ; 6.673 ; 6.673 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; IO_G15    ; ifclk      ;       ; 6.696 ; Fall       ; inst1|altpll_component|pll|clk[1] ;
+-----------+------------+-------+-------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; pa4       ; ifclk      ; 2.886 ;       ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; pa4       ; ifclk      ;       ; 2.886 ; Fall       ; inst1|altpll_component|pll|clk[0] ;
; IO_C1     ; ifclk      ; 5.760 ; 5.760 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; IO_D2     ; ifclk      ; 4.599 ; 4.599 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; IO_G15    ; ifclk      ; 6.696 ; 7.392 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; IO_J12    ; ifclk      ; 6.517 ; 6.517 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; IO_G15    ; ifclk      ;       ; 6.696 ; Fall       ; inst1|altpll_component|pll|clk[1] ;
+-----------+------------+-------+-------+------------+-----------------------------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; IO_E3      ; IO_C1       ; 10.286 ;    ;    ; 10.286 ;
+------------+-------------+--------+----+----+--------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; IO_E3      ; IO_C1       ; 10.286 ;    ;    ; 10.286 ;
+------------+-------------+--------+----+----+--------+


+------------------------------------------------------------+
; Fast Model Setup Summary                                   ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; inst1|altpll_component|pll|clk[1] ; 18.541 ; 0.000         ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Fast Model Hold Summary                                   ;
+-----------------------------------+-------+---------------+
; Clock                             ; Slack ; End Point TNS ;
+-----------------------------------+-------+---------------+
; inst1|altpll_component|pll|clk[1] ; 0.215 ; 0.000         ;
+-----------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                     ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; inst1|altpll_component|pll|clk[1] ; 8.999  ; 0.000         ;
; ifclk                             ; 10.416 ; 0.000         ;
+-----------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'inst1|altpll_component|pll|clk[1]'                                                                                                                                             ;
+--------+------------------------------------+------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 18.541 ; control_disparo:inst|EA[0]~1       ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; -0.009     ; 1.481      ;
; 18.541 ; control_disparo:inst|EA[0]~1       ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; -0.009     ; 1.481      ;
; 18.541 ; control_disparo:inst|EA[0]~1       ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; -0.009     ; 1.481      ;
; 18.541 ; control_disparo:inst|EA[0]~1       ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; -0.009     ; 1.481      ;
; 18.541 ; control_disparo:inst|EA[0]~1       ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; -0.009     ; 1.481      ;
; 18.541 ; control_disparo:inst|EA[0]~1       ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; -0.009     ; 1.481      ;
; 18.541 ; control_disparo:inst|EA[0]~1       ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; -0.009     ; 1.481      ;
; 18.541 ; control_disparo:inst|EA[0]~1       ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; -0.009     ; 1.481      ;
; 18.541 ; control_disparo:inst|EA[0]~1       ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; -0.009     ; 1.481      ;
; 18.549 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.482      ;
; 18.549 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.482      ;
; 18.549 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.482      ;
; 18.549 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.482      ;
; 18.549 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.482      ;
; 18.549 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.482      ;
; 18.549 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.482      ;
; 18.549 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.482      ;
; 18.549 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.482      ;
; 18.569 ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.462      ;
; 18.569 ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.462      ;
; 18.569 ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.462      ;
; 18.569 ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.462      ;
; 18.569 ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.462      ;
; 18.569 ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.462      ;
; 18.569 ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.462      ;
; 18.569 ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.462      ;
; 18.569 ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.462      ;
; 18.633 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.398      ;
; 18.633 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.398      ;
; 18.633 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.398      ;
; 18.633 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.398      ;
; 18.633 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.398      ;
; 18.633 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.398      ;
; 18.633 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.398      ;
; 18.633 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.398      ;
; 18.633 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.398      ;
; 18.663 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; -0.009     ; 1.359      ;
; 18.663 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; -0.009     ; 1.359      ;
; 18.663 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; -0.009     ; 1.359      ;
; 18.663 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; -0.009     ; 1.359      ;
; 18.663 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; -0.009     ; 1.359      ;
; 18.663 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; -0.009     ; 1.359      ;
; 18.663 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; -0.009     ; 1.359      ;
; 18.663 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; -0.009     ; 1.359      ;
; 18.663 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; -0.009     ; 1.359      ;
; 18.675 ; control_disparo:inst|EA[0]~1       ; control_disparo:inst|EA[0]~1       ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.356      ;
; 18.676 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.355      ;
; 18.676 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.355      ;
; 18.676 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.355      ;
; 18.676 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.355      ;
; 18.676 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.355      ;
; 18.676 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.355      ;
; 18.676 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.355      ;
; 18.676 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.355      ;
; 18.676 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.355      ;
; 18.685 ; control_disparo:inst|EA[0]~0       ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.346      ;
; 18.685 ; control_disparo:inst|EA[0]~0       ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.346      ;
; 18.685 ; control_disparo:inst|EA[0]~0       ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.346      ;
; 18.685 ; control_disparo:inst|EA[0]~0       ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.346      ;
; 18.685 ; control_disparo:inst|EA[0]~0       ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.346      ;
; 18.685 ; control_disparo:inst|EA[0]~0       ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.346      ;
; 18.685 ; control_disparo:inst|EA[0]~0       ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.346      ;
; 18.685 ; control_disparo:inst|EA[0]~0       ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.346      ;
; 18.685 ; control_disparo:inst|EA[0]~0       ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.346      ;
; 18.685 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.346      ;
; 18.685 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.346      ;
; 18.685 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.346      ;
; 18.685 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.346      ;
; 18.685 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.346      ;
; 18.685 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.346      ;
; 18.685 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.346      ;
; 18.685 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.346      ;
; 18.685 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.346      ;
; 18.691 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.340      ;
; 18.691 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.340      ;
; 18.691 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.340      ;
; 18.691 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.340      ;
; 18.691 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.340      ;
; 18.691 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.340      ;
; 18.691 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.340      ;
; 18.691 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.340      ;
; 18.691 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.340      ;
; 18.752 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.279      ;
; 18.752 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.279      ;
; 18.752 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.279      ;
; 18.752 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.279      ;
; 18.752 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.279      ;
; 18.752 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.279      ;
; 18.752 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.279      ;
; 18.752 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.279      ;
; 18.752 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; 0.000      ; 1.279      ;
; 18.780 ; control_disparo:inst|EA[1]         ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; -0.009     ; 1.242      ;
; 18.780 ; control_disparo:inst|EA[1]         ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; -0.009     ; 1.242      ;
; 18.780 ; control_disparo:inst|EA[1]         ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; -0.009     ; 1.242      ;
; 18.780 ; control_disparo:inst|EA[1]         ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; -0.009     ; 1.242      ;
; 18.780 ; control_disparo:inst|EA[1]         ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; -0.009     ; 1.242      ;
; 18.780 ; control_disparo:inst|EA[1]         ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; -0.009     ; 1.242      ;
; 18.780 ; control_disparo:inst|EA[1]         ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; -0.009     ; 1.242      ;
; 18.780 ; control_disparo:inst|EA[1]         ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; -0.009     ; 1.242      ;
; 18.780 ; control_disparo:inst|EA[1]         ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 19.999       ; -0.009     ; 1.242      ;
+--------+------------------------------------+------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'inst1|altpll_component|pll|clk[1]'                                                                                                                                             ;
+-------+------------------------------------+------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.215 ; control_disparo:inst|EA[1]         ; control_disparo:inst|EA[1]         ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.244 ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.396      ;
; 0.250 ; control_disparo:inst|EA[2]         ; control_disparo:inst|EA[0]~1       ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.402      ;
; 0.361 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.513      ;
; 0.369 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.522      ;
; 0.375 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.530      ;
; 0.395 ; control_disparo:inst|EA[1]         ; control_disparo:inst|EA[0]~1       ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.547      ;
; 0.463 ; control_disparo:inst|EA[0]~1       ; control_disparo:inst|EA[1]         ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.615      ;
; 0.496 ; control_disparo:inst|EA[0]~0       ; control_disparo:inst|EA[1]         ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 0.657      ;
; 0.499 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.651      ;
; 0.508 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.660      ;
; 0.515 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.667      ;
; 0.516 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.668      ;
; 0.517 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.670      ;
; 0.534 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.686      ;
; 0.536 ; control_disparo:inst|EA[1]         ; control_disparo:inst|EA[2]         ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.688      ;
; 0.538 ; control_disparo:inst|EA[0]~0       ; control_disparo:inst|EA[0]~0       ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.690      ;
; 0.543 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.695      ;
; 0.550 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.702      ;
; 0.551 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.703      ;
; 0.553 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.705      ;
; 0.562 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.714      ;
; 0.578 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.730      ;
; 0.585 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.737      ;
; 0.586 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.738      ;
; 0.597 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.749      ;
; 0.612 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.764      ;
; 0.620 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.772      ;
; 0.629 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|EA[1]         ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 0.790      ;
; 0.632 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.784      ;
; 0.633 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|EA[1]         ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 0.794      ;
; 0.647 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.799      ;
; 0.647 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.799      ;
; 0.649 ; control_disparo:inst|EA[1]         ; control_disparo:inst|EA[0]~0       ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 0.792      ;
; 0.651 ; control_disparo:inst|EA[2]         ; control_disparo:inst|EA[2]         ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.803      ;
; 0.667 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.819      ;
; 0.672 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.824      ;
; 0.676 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|EA[2]         ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 0.837      ;
; 0.677 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|EA[0]~0       ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.829      ;
; 0.682 ; control_disparo:inst|EA[0]~1       ; control_disparo:inst|EA[0]~0       ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 0.825      ;
; 0.682 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.834      ;
; 0.682 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.834      ;
; 0.684 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 0.827      ;
; 0.684 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 0.827      ;
; 0.684 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 0.827      ;
; 0.684 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 0.827      ;
; 0.684 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 0.827      ;
; 0.684 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 0.827      ;
; 0.684 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 0.827      ;
; 0.684 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 0.827      ;
; 0.684 ; control_disparo:inst|EA[2]         ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 0.827      ;
; 0.687 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|EA[1]         ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 0.848      ;
; 0.687 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|EA[1]         ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 0.848      ;
; 0.689 ; control_disparo:inst|EA[0]~0       ; control_disparo:inst|EA[2]         ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 0.850      ;
; 0.707 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.859      ;
; 0.714 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.866      ;
; 0.717 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.869      ;
; 0.717 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.869      ;
; 0.730 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|EA[2]         ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 0.891      ;
; 0.741 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|EA[0]~0       ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.893      ;
; 0.742 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.894      ;
; 0.749 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.901      ;
; 0.751 ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|EA[1]         ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 0.912      ;
; 0.752 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.904      ;
; 0.754 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|EA[1]         ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 0.915      ;
; 0.763 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|EA[1]         ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 0.924      ;
; 0.764 ; control_disparo:inst|EA[2]         ; control_disparo:inst|EA[0]~0       ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 0.907      ;
; 0.771 ; control_disparo:inst|cuenta_180[5] ; control_disparo:inst|EA[1]         ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 0.932      ;
; 0.777 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.929      ;
; 0.784 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.936      ;
; 0.791 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|EA[2]         ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 0.952      ;
; 0.793 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|EA[0]~0       ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.945      ;
; 0.797 ; control_disparo:inst|cuenta_180[4] ; control_disparo:inst|EA[2]         ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 0.958      ;
; 0.806 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|EA[2]         ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 0.967      ;
; 0.815 ; control_disparo:inst|EA[1]         ; control_disparo:inst|cuenta_180[5] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 0.958      ;
; 0.815 ; control_disparo:inst|EA[1]         ; control_disparo:inst|cuenta_180[4] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 0.958      ;
; 0.815 ; control_disparo:inst|EA[1]         ; control_disparo:inst|cuenta_180[3] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 0.958      ;
; 0.815 ; control_disparo:inst|EA[1]         ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 0.958      ;
; 0.815 ; control_disparo:inst|EA[1]         ; control_disparo:inst|cuenta_180[7] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 0.958      ;
; 0.815 ; control_disparo:inst|EA[1]         ; control_disparo:inst|cuenta_180[6] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 0.958      ;
; 0.815 ; control_disparo:inst|EA[1]         ; control_disparo:inst|cuenta_180[2] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 0.958      ;
; 0.815 ; control_disparo:inst|EA[1]         ; control_disparo:inst|cuenta_180[1] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 0.958      ;
; 0.815 ; control_disparo:inst|EA[1]         ; control_disparo:inst|cuenta_180[0] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 0.958      ;
; 0.816 ; control_disparo:inst|cuenta_180[6] ; control_disparo:inst|EA[0]~0       ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.968      ;
; 0.819 ; control_disparo:inst|cuenta_180[0] ; control_disparo:inst|cuenta_180[8] ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.971      ;
; 0.833 ; control_disparo:inst|EA[0]~1       ; control_disparo:inst|EA[2]         ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.985      ;
; 0.840 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|EA[0]~1       ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 1.001      ;
; 0.849 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|EA[2]         ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 1.010      ;
; 0.866 ; control_disparo:inst|cuenta_180[2] ; control_disparo:inst|EA[0]~0       ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.018      ;
; 0.874 ; control_disparo:inst|cuenta_180[7] ; control_disparo:inst|EA[0]~0       ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.026      ;
; 0.894 ; control_disparo:inst|cuenta_180[1] ; control_disparo:inst|EA[0]~1       ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 1.055      ;
; 0.913 ; control_disparo:inst|cuenta_180[3] ; control_disparo:inst|EA[0]~0       ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.065      ;
; 0.913 ; control_disparo:inst|cuenta_180[8] ; control_disparo:inst|EA[2]         ; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 0.000        ; 0.009      ; 1.074      ;
+-------+------------------------------------+------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'inst1|altpll_component|pll|clk[1]'                                                                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; 8.999  ; 9.999        ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; control_disparo:inst|EA[0]~0                  ;
; 8.999  ; 9.999        ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; control_disparo:inst|EA[0]~1                  ;
; 8.999  ; 9.999        ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; control_disparo:inst|EA[1]                    ;
; 8.999  ; 9.999        ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; control_disparo:inst|EA[2]                    ;
; 8.999  ; 9.999        ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; control_disparo:inst|cuenta_180[0]            ;
; 8.999  ; 9.999        ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; control_disparo:inst|cuenta_180[1]            ;
; 8.999  ; 9.999        ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; control_disparo:inst|cuenta_180[2]            ;
; 8.999  ; 9.999        ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; control_disparo:inst|cuenta_180[3]            ;
; 8.999  ; 9.999        ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; control_disparo:inst|cuenta_180[4]            ;
; 8.999  ; 9.999        ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; control_disparo:inst|cuenta_180[5]            ;
; 8.999  ; 9.999        ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; control_disparo:inst|cuenta_180[6]            ;
; 8.999  ; 9.999        ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; control_disparo:inst|cuenta_180[7]            ;
; 8.999  ; 9.999        ; 1.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; control_disparo:inst|cuenta_180[8]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; control_disparo:inst|EA[0]~0                  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; control_disparo:inst|EA[0]~1                  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; control_disparo:inst|EA[1]                    ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; control_disparo:inst|EA[2]                    ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; control_disparo:inst|cuenta_180[0]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; control_disparo:inst|cuenta_180[1]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; control_disparo:inst|cuenta_180[2]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; control_disparo:inst|cuenta_180[3]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; control_disparo:inst|cuenta_180[4]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; control_disparo:inst|cuenta_180[5]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; control_disparo:inst|cuenta_180[6]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; control_disparo:inst|cuenta_180[7]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; control_disparo:inst|cuenta_180[8]            ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst1|altpll_component|_clk1~clkctrl|outclk   ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst|EA[0]~0|clk                              ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst|EA[0]~1|clk                              ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst|EA[1]|clk                                ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst|EA[2]|clk                                ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst|cuenta_180[0]|clk                        ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst|cuenta_180[1]|clk                        ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst|cuenta_180[2]|clk                        ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst|cuenta_180[3]|clk                        ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst|cuenta_180[4]|clk                        ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst|cuenta_180[5]|clk                        ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst|cuenta_180[6]|clk                        ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst|cuenta_180[7]|clk                        ;
; 9.999  ; 9.999        ; 0.000          ; High Pulse Width ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst|cuenta_180[8]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst1|altpll_component|_clk1~clkctrl|outclk   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst|EA[0]~0|clk                              ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst|EA[0]~1|clk                              ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst|EA[1]|clk                                ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst|EA[2]|clk                                ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst|cuenta_180[0]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst|cuenta_180[1]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst|cuenta_180[2]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst|cuenta_180[3]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst|cuenta_180[4]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst|cuenta_180[5]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst|cuenta_180[6]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst|cuenta_180[7]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; inst1|altpll_component|pll|clk[1] ; Rise       ; inst|cuenta_180[8]|clk                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'ifclk'                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; ifclk ; Rise       ; ifclk|combout                       ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; ifclk ; Rise       ; inst1|altpll_component|pll|clk[0]   ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; ifclk ; Rise       ; inst1|altpll_component|pll|clk[1]   ;
; 10.416 ; 10.416       ; 0.000          ; High Pulse Width ; ifclk ; Rise       ; inst1|altpll_component|pll|inclk[0] ;
; 10.417 ; 10.417       ; 0.000          ; Low Pulse Width  ; ifclk ; Rise       ; ifclk|combout                       ;
; 10.417 ; 10.417       ; 0.000          ; Low Pulse Width  ; ifclk ; Rise       ; inst1|altpll_component|pll|clk[0]   ;
; 10.417 ; 10.417       ; 0.000          ; Low Pulse Width  ; ifclk ; Rise       ; inst1|altpll_component|pll|clk[1]   ;
; 10.417 ; 10.417       ; 0.000          ; Low Pulse Width  ; ifclk ; Rise       ; inst1|altpll_component|pll|inclk[0] ;
; 18.453 ; 20.833       ; 2.380          ; Port Rate        ; ifclk ; Rise       ; ifclk                               ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------------+
; Setup Times                                                                             ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; IO_E1     ; ifclk      ; 3.965 ; 3.965 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; IO_E3     ; ifclk      ; 4.402 ; 4.402 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
+-----------+------------+-------+-------+------------+-----------------------------------+


+-------------------------------------------------------------------------------------------+
; Hold Times                                                                                ;
+-----------+------------+--------+--------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+-----------+------------+--------+--------+------------+-----------------------------------+
; IO_E1     ; ifclk      ; -3.845 ; -3.845 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; IO_E3     ; ifclk      ; -3.544 ; -3.544 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
+-----------+------------+--------+--------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; pa4       ; ifclk      ; 1.098 ;       ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; pa4       ; ifclk      ;       ; 1.098 ; Fall       ; inst1|altpll_component|pll|clk[0] ;
; IO_C1     ; ifclk      ; 2.625 ; 2.625 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; IO_D2     ; ifclk      ; 2.465 ; 2.465 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; IO_G15    ; ifclk      ; 3.176 ; 3.176 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; IO_J12    ; ifclk      ; 2.664 ; 2.664 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; IO_G15    ; ifclk      ;       ; 2.682 ; Fall       ; inst1|altpll_component|pll|clk[1] ;
+-----------+------------+-------+-------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; pa4       ; ifclk      ; 1.098 ;       ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; pa4       ; ifclk      ;       ; 1.098 ; Fall       ; inst1|altpll_component|pll|clk[0] ;
; IO_C1     ; ifclk      ; 2.220 ; 2.220 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; IO_D2     ; ifclk      ; 1.797 ; 1.797 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; IO_G15    ; ifclk      ; 2.682 ; 3.081 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; IO_J12    ; ifclk      ; 2.620 ; 2.620 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; IO_G15    ; ifclk      ;       ; 2.682 ; Fall       ; inst1|altpll_component|pll|clk[1] ;
+-----------+------------+-------+-------+------------+-----------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; IO_E3      ; IO_C1       ; 5.228 ;    ;    ; 5.228 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; IO_E3      ; IO_C1       ; 5.228 ;    ;    ; 5.228 ;
+------------+-------------+-------+----+----+-------+


+------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                            ;
+------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                              ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                   ; 16.262 ; 0.215 ; N/A      ; N/A     ; 8.888               ;
;  ifclk                             ; N/A    ; N/A   ; N/A      ; N/A     ; 10.416              ;
;  inst1|altpll_component|pll|clk[1] ; 16.262 ; 0.215 ; N/A      ; N/A     ; 8.888               ;
; Design-wide TNS                    ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  ifclk                             ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  inst1|altpll_component|pll|clk[1] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------+
; Setup Times                                                                             ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; IO_E1     ; ifclk      ; 6.988 ; 6.988 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; IO_E3     ; ifclk      ; 8.050 ; 8.050 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
+-----------+------------+-------+-------+------------+-----------------------------------+


+-------------------------------------------------------------------------------------------+
; Hold Times                                                                                ;
+-----------+------------+--------+--------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                   ;
+-----------+------------+--------+--------+------------+-----------------------------------+
; IO_E1     ; ifclk      ; -3.845 ; -3.845 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; IO_E3     ; ifclk      ; -3.544 ; -3.544 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
+-----------+------------+--------+--------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; pa4       ; ifclk      ; 2.886 ;       ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; pa4       ; ifclk      ;       ; 2.886 ; Fall       ; inst1|altpll_component|pll|clk[0] ;
; IO_C1     ; ifclk      ; 6.876 ; 6.876 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; IO_D2     ; ifclk      ; 6.512 ; 6.512 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; IO_G15    ; ifclk      ; 7.645 ; 7.645 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; IO_J12    ; ifclk      ; 6.673 ; 6.673 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; IO_G15    ; ifclk      ;       ; 6.696 ; Fall       ; inst1|altpll_component|pll|clk[1] ;
+-----------+------------+-------+-------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; pa4       ; ifclk      ; 1.098 ;       ; Rise       ; inst1|altpll_component|pll|clk[0] ;
; pa4       ; ifclk      ;       ; 1.098 ; Fall       ; inst1|altpll_component|pll|clk[0] ;
; IO_C1     ; ifclk      ; 2.220 ; 2.220 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; IO_D2     ; ifclk      ; 1.797 ; 1.797 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; IO_G15    ; ifclk      ; 2.682 ; 3.081 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; IO_J12    ; ifclk      ; 2.620 ; 2.620 ; Rise       ; inst1|altpll_component|pll|clk[1] ;
; IO_G15    ; ifclk      ;       ; 2.682 ; Fall       ; inst1|altpll_component|pll|clk[1] ;
+-----------+------------+-------+-------+------------+-----------------------------------+


+------------------------------------------------------+
; Progagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; IO_E3      ; IO_C1       ; 10.286 ;    ;    ; 10.286 ;
+------------+-------------+--------+----+----+--------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; IO_E3      ; IO_C1       ; 5.228 ;    ;    ; 5.228 ;
+------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 242      ; 0        ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; inst1|altpll_component|pll|clk[1] ; inst1|altpll_component|pll|clk[1] ; 242      ; 0        ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 14    ; 14   ;
; Unconstrained Output Ports      ; 5     ; 5    ;
; Unconstrained Output Port Paths ; 32    ; 32   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 173 11/01/2011 SJ Web Edition
    Info: Processing started: Mon Jun 04 14:12:53 2012
Info: Command: quartus_sta CSN_fpga_detect_pico -c QUSBEVB_REVA_EP2C20_Template
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'QUSBEVB_REVA_EP2C20_Template.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL Clocks
    Info (332110): create_clock -period 20.833 -waveform {0.000 10.416} -name ifclk ifclk
    Info (332110): create_generated_clock -source {inst1|altpll_component|pll|inclk[0]} -divide_by 16 -multiply_by 5 -duty_cycle 50.00 -name {inst1|altpll_component|pll|clk[0]} {inst1|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {inst1|altpll_component|pll|inclk[0]} -divide_by 24 -multiply_by 25 -duty_cycle 50.00 -name {inst1|altpll_component|pll|clk[1]} {inst1|altpll_component|pll|clk[1]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 16.262
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    16.262         0.000 inst1|altpll_component|pll|clk[1] 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 inst1|altpll_component|pll|clk[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 8.888
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     8.888         0.000 inst1|altpll_component|pll|clk[1] 
    Info (332119):    10.416         0.000 ifclk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 5 output pins without output pin load capacitance assignment
    Info (306007): Pin "IO_D2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IO_C1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pa4" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IO_G15" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IO_J12" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (332146): Worst-case setup slack is 18.541
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    18.541         0.000 inst1|altpll_component|pll|clk[1] 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 inst1|altpll_component|pll|clk[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 8.999
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     8.999         0.000 inst1|altpll_component|pll|clk[1] 
    Info (332119):    10.416         0.000 ifclk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 232 megabytes
    Info: Processing ended: Mon Jun 04 14:12:57 2012
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


