Fitter report for ProCam
Mon Apr 06 23:44:42 2015
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. Fitter DSP Block Usage Summary
 29. DSP Block Details
 30. Routing Usage Summary
 31. LAB Logic Elements
 32. LAB-wide Signals
 33. LAB Signals Sourced
 34. LAB Signals Sourced Out
 35. LAB Distinct Inputs
 36. I/O Rules Summary
 37. I/O Rules Details
 38. I/O Rules Matrix
 39. Fitter Device Options
 40. Operating Settings and Conditions
 41. Estimated Delay Added for Hold Timing Summary
 42. Estimated Delay Added for Hold Timing Details
 43. Fitter Messages
 44. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Mon Apr 06 23:44:42 2015       ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name                      ; ProCam                                      ;
; Top-level Entity Name              ; ProCam                                      ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE115F29C7                               ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 7,951 / 114,480 ( 7 % )                     ;
;     Total combinational functions  ; 7,087 / 114,480 ( 6 % )                     ;
;     Dedicated logic registers      ; 3,470 / 114,480 ( 3 % )                     ;
; Total registers                    ; 3470                                        ;
; Total pins                         ; 305 / 529 ( 58 % )                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 81,270 / 3,981,312 ( 2 % )                  ;
; Embedded Multiplier 9-bit elements ; 19 / 532 ( 4 % )                            ;
; Total PLLs                         ; 2 / 4 ( 50 % )                              ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE115F29C7                         ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                           ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.43        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  14.3%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------+
; I/O Assignment Warnings                              ;
+---------------+--------------------------------------+
; Pin Name      ; Reason                               ;
+---------------+--------------------------------------+
; LEDG[0]       ; Missing drive strength and slew rate ;
; LEDG[1]       ; Missing drive strength and slew rate ;
; LEDG[2]       ; Missing drive strength and slew rate ;
; LEDG[3]       ; Missing drive strength and slew rate ;
; LEDG[4]       ; Missing drive strength and slew rate ;
; LEDG[5]       ; Missing drive strength and slew rate ;
; LEDG[6]       ; Missing drive strength and slew rate ;
; LEDG[7]       ; Missing drive strength and slew rate ;
; LEDG[8]       ; Missing drive strength and slew rate ;
; LEDR[0]       ; Missing drive strength and slew rate ;
; LEDR[1]       ; Missing drive strength and slew rate ;
; LEDR[2]       ; Missing drive strength and slew rate ;
; LEDR[3]       ; Missing drive strength and slew rate ;
; LEDR[4]       ; Missing drive strength and slew rate ;
; LEDR[5]       ; Missing drive strength and slew rate ;
; LEDR[6]       ; Missing drive strength and slew rate ;
; LEDR[7]       ; Missing drive strength and slew rate ;
; LEDR[8]       ; Missing drive strength and slew rate ;
; LEDR[9]       ; Missing drive strength and slew rate ;
; LEDR[10]      ; Missing drive strength and slew rate ;
; LEDR[11]      ; Missing drive strength and slew rate ;
; LEDR[12]      ; Missing drive strength and slew rate ;
; LEDR[13]      ; Missing drive strength and slew rate ;
; LEDR[14]      ; Missing drive strength and slew rate ;
; LEDR[15]      ; Missing drive strength and slew rate ;
; LEDR[16]      ; Missing drive strength and slew rate ;
; LEDR[17]      ; Missing drive strength and slew rate ;
; HEX0[0]       ; Missing drive strength and slew rate ;
; HEX0[1]       ; Missing drive strength and slew rate ;
; HEX0[2]       ; Missing drive strength and slew rate ;
; HEX0[3]       ; Missing drive strength and slew rate ;
; HEX0[4]       ; Missing drive strength and slew rate ;
; HEX0[5]       ; Missing drive strength and slew rate ;
; HEX0[6]       ; Missing drive strength and slew rate ;
; HEX1[0]       ; Missing drive strength and slew rate ;
; HEX1[1]       ; Missing drive strength and slew rate ;
; HEX1[2]       ; Missing drive strength and slew rate ;
; HEX1[3]       ; Missing drive strength and slew rate ;
; HEX1[4]       ; Missing drive strength and slew rate ;
; HEX1[5]       ; Missing drive strength and slew rate ;
; HEX1[6]       ; Missing drive strength and slew rate ;
; HEX2[0]       ; Missing drive strength and slew rate ;
; HEX2[1]       ; Missing drive strength and slew rate ;
; HEX2[2]       ; Missing drive strength and slew rate ;
; HEX2[3]       ; Missing drive strength and slew rate ;
; HEX2[4]       ; Missing drive strength and slew rate ;
; HEX2[5]       ; Missing drive strength and slew rate ;
; HEX2[6]       ; Missing drive strength and slew rate ;
; HEX3[0]       ; Missing drive strength and slew rate ;
; HEX3[1]       ; Missing drive strength and slew rate ;
; HEX3[2]       ; Missing drive strength               ;
; HEX3[3]       ; Missing drive strength               ;
; HEX3[4]       ; Missing drive strength               ;
; HEX3[5]       ; Missing drive strength               ;
; HEX3[6]       ; Missing drive strength               ;
; HEX4[0]       ; Missing drive strength               ;
; HEX4[1]       ; Missing drive strength               ;
; HEX4[2]       ; Missing drive strength               ;
; HEX4[3]       ; Missing drive strength               ;
; HEX4[4]       ; Missing drive strength               ;
; HEX4[5]       ; Missing drive strength               ;
; HEX4[6]       ; Missing drive strength               ;
; HEX5[0]       ; Missing drive strength               ;
; HEX5[1]       ; Missing drive strength               ;
; HEX5[2]       ; Missing drive strength               ;
; HEX5[3]       ; Missing drive strength               ;
; HEX5[4]       ; Missing drive strength               ;
; HEX5[5]       ; Missing drive strength               ;
; HEX5[6]       ; Missing drive strength               ;
; HEX6[0]       ; Missing drive strength               ;
; HEX6[1]       ; Missing drive strength               ;
; HEX6[2]       ; Missing drive strength               ;
; HEX6[3]       ; Missing drive strength               ;
; HEX6[4]       ; Missing drive strength               ;
; HEX6[5]       ; Missing drive strength               ;
; HEX6[6]       ; Missing drive strength               ;
; HEX7[0]       ; Missing drive strength               ;
; HEX7[1]       ; Missing drive strength               ;
; HEX7[2]       ; Missing drive strength               ;
; HEX7[3]       ; Missing drive strength               ;
; HEX7[4]       ; Missing drive strength               ;
; HEX7[5]       ; Missing drive strength               ;
; HEX7[6]       ; Missing drive strength               ;
; LCD_BLON      ; Missing drive strength               ;
; LCD_EN        ; Missing drive strength               ;
; LCD_ON        ; Missing drive strength               ;
; LCD_RS        ; Missing drive strength               ;
; LCD_RW        ; Missing drive strength               ;
; VGA_B[0]      ; Missing drive strength               ;
; VGA_B[1]      ; Missing drive strength               ;
; VGA_B[2]      ; Missing drive strength               ;
; VGA_B[3]      ; Missing drive strength               ;
; VGA_B[4]      ; Missing drive strength               ;
; VGA_B[5]      ; Missing drive strength               ;
; VGA_B[6]      ; Missing drive strength               ;
; VGA_B[7]      ; Missing drive strength               ;
; VGA_BLANK_N   ; Missing drive strength               ;
; VGA_CLK       ; Missing drive strength               ;
; VGA_G[0]      ; Missing drive strength               ;
; VGA_G[1]      ; Missing drive strength               ;
; VGA_G[2]      ; Missing drive strength               ;
; VGA_G[3]      ; Missing drive strength               ;
; VGA_G[4]      ; Missing drive strength               ;
; VGA_G[5]      ; Missing drive strength               ;
; VGA_G[6]      ; Missing drive strength               ;
; VGA_G[7]      ; Missing drive strength               ;
; VGA_HS        ; Missing drive strength               ;
; VGA_R[0]      ; Missing drive strength               ;
; VGA_R[1]      ; Missing drive strength               ;
; VGA_R[2]      ; Missing drive strength               ;
; VGA_R[3]      ; Missing drive strength               ;
; VGA_R[4]      ; Missing drive strength               ;
; VGA_R[5]      ; Missing drive strength               ;
; VGA_R[6]      ; Missing drive strength               ;
; VGA_R[7]      ; Missing drive strength               ;
; VGA_SYNC_N    ; Missing drive strength               ;
; VGA_VS        ; Missing drive strength               ;
; DRAM_ADDR[0]  ; Missing drive strength               ;
; DRAM_ADDR[1]  ; Missing drive strength               ;
; DRAM_ADDR[2]  ; Missing drive strength               ;
; DRAM_ADDR[3]  ; Missing drive strength               ;
; DRAM_ADDR[4]  ; Missing drive strength               ;
; DRAM_ADDR[5]  ; Missing drive strength               ;
; DRAM_ADDR[6]  ; Missing drive strength               ;
; DRAM_ADDR[7]  ; Missing drive strength               ;
; DRAM_ADDR[8]  ; Missing drive strength               ;
; DRAM_ADDR[9]  ; Missing drive strength               ;
; DRAM_ADDR[10] ; Missing drive strength               ;
; DRAM_ADDR[11] ; Missing drive strength               ;
; DRAM_ADDR[12] ; Missing drive strength               ;
; DRAM_BA[0]    ; Missing drive strength               ;
; DRAM_BA[1]    ; Missing drive strength               ;
; DRAM_CAS_N    ; Missing drive strength               ;
; DRAM_CKE      ; Missing drive strength               ;
; DRAM_CLK      ; Missing drive strength               ;
; DRAM_CS_N     ; Missing drive strength               ;
; DRAM_DQM[0]   ; Missing drive strength               ;
; DRAM_DQM[1]   ; Missing drive strength               ;
; DRAM_DQM[2]   ; Missing drive strength               ;
; DRAM_DQM[3]   ; Missing drive strength               ;
; DRAM_RAS_N    ; Missing drive strength               ;
; DRAM_WE_N     ; Missing drive strength               ;
; SRAM_ADDR[0]  ; Missing drive strength               ;
; SRAM_ADDR[1]  ; Missing drive strength               ;
; SRAM_ADDR[2]  ; Missing drive strength               ;
; SRAM_ADDR[3]  ; Missing drive strength               ;
; SRAM_ADDR[4]  ; Missing drive strength               ;
; SRAM_ADDR[5]  ; Missing drive strength               ;
; SRAM_ADDR[6]  ; Missing drive strength               ;
; SRAM_ADDR[7]  ; Missing drive strength               ;
; SRAM_ADDR[8]  ; Missing drive strength               ;
; SRAM_ADDR[9]  ; Missing drive strength               ;
; SRAM_ADDR[10] ; Missing drive strength               ;
; SRAM_ADDR[11] ; Missing drive strength               ;
; SRAM_ADDR[12] ; Missing drive strength               ;
; SRAM_ADDR[13] ; Missing drive strength               ;
; SRAM_ADDR[14] ; Missing drive strength               ;
; SRAM_ADDR[15] ; Missing drive strength               ;
; SRAM_ADDR[16] ; Missing drive strength               ;
; SRAM_ADDR[17] ; Missing drive strength               ;
; SRAM_ADDR[18] ; Missing drive strength               ;
; SRAM_ADDR[19] ; Missing drive strength               ;
; SRAM_CE_N     ; Missing drive strength               ;
; SRAM_LB_N     ; Missing drive strength               ;
; SRAM_OE_N     ; Missing drive strength               ;
; SRAM_UB_N     ; Missing drive strength               ;
; SRAM_WE_N     ; Missing drive strength               ;
; D5M_RESET_N   ; Missing drive strength               ;
; D5M_SCLK      ; Missing drive strength               ;
; D5M_TRIGGER   ; Missing drive strength               ;
; D5M_XCLKIN    ; Missing drive strength               ;
; LA_PIN[0]     ; Missing drive strength and slew rate ;
; LA_PIN[1]     ; Missing drive strength and slew rate ;
; LA_PIN[2]     ; Missing drive strength and slew rate ;
; LA_PIN[3]     ; Missing drive strength and slew rate ;
; LA_PIN[4]     ; Missing drive strength and slew rate ;
; LA_PIN[5]     ; Missing drive strength and slew rate ;
; LA_PIN[6]     ; Missing drive strength and slew rate ;
; LA_PIN[7]     ; Missing drive strength and slew rate ;
; LA_PIN[8]     ; Missing drive strength and slew rate ;
; LA_PIN[9]     ; Missing drive strength and slew rate ;
; LA_PIN[10]    ; Missing drive strength and slew rate ;
; LA_PIN[11]    ; Missing drive strength and slew rate ;
; LA_PIN[12]    ; Missing drive strength and slew rate ;
; LA_PIN[13]    ; Missing drive strength and slew rate ;
; LA_PIN[14]    ; Missing drive strength and slew rate ;
; LA_PIN[15]    ; Missing drive strength and slew rate ;
; LA_PIN[16]    ; Missing drive strength and slew rate ;
; LA_PIN[17]    ; Missing drive strength and slew rate ;
; LA_PIN[18]    ; Missing drive strength and slew rate ;
; LA_PIN[19]    ; Missing drive strength and slew rate ;
; LA_PIN[20]    ; Missing drive strength and slew rate ;
; LA_PIN[21]    ; Missing drive strength and slew rate ;
; LA_PIN[22]    ; Missing drive strength and slew rate ;
; LA_PIN[23]    ; Missing drive strength and slew rate ;
; LA_PIN[24]    ; Missing drive strength and slew rate ;
; LA_PIN[25]    ; Missing drive strength and slew rate ;
; LA_PIN[26]    ; Missing drive strength and slew rate ;
; LA_PIN[27]    ; Missing drive strength and slew rate ;
; LA_PIN[28]    ; Missing drive strength and slew rate ;
; LA_PIN[29]    ; Missing drive strength and slew rate ;
; LA_PIN[30]    ; Missing drive strength and slew rate ;
; LA_PIN[31]    ; Missing drive strength and slew rate ;
; LA_PIN[32]    ; Missing drive strength and slew rate ;
; LA_PIN[33]    ; Missing drive strength and slew rate ;
; LA_PIN[34]    ; Missing drive strength and slew rate ;
; LA_PIN[35]    ; Missing drive strength and slew rate ;
; LCD_DATA[0]   ; Missing drive strength               ;
; LCD_DATA[1]   ; Missing drive strength               ;
; LCD_DATA[2]   ; Missing drive strength               ;
; LCD_DATA[3]   ; Missing drive strength               ;
; LCD_DATA[4]   ; Missing drive strength               ;
; LCD_DATA[5]   ; Missing drive strength               ;
; LCD_DATA[6]   ; Missing drive strength               ;
; LCD_DATA[7]   ; Missing drive strength               ;
; DRAM_DQ[0]    ; Missing drive strength               ;
; DRAM_DQ[1]    ; Missing drive strength               ;
; DRAM_DQ[2]    ; Missing drive strength               ;
; DRAM_DQ[3]    ; Missing drive strength               ;
; DRAM_DQ[4]    ; Missing drive strength               ;
; DRAM_DQ[5]    ; Missing drive strength               ;
; DRAM_DQ[6]    ; Missing drive strength               ;
; DRAM_DQ[7]    ; Missing drive strength               ;
; DRAM_DQ[8]    ; Missing drive strength               ;
; DRAM_DQ[9]    ; Missing drive strength               ;
; DRAM_DQ[10]   ; Missing drive strength               ;
; DRAM_DQ[11]   ; Missing drive strength               ;
; DRAM_DQ[12]   ; Missing drive strength               ;
; DRAM_DQ[13]   ; Missing drive strength               ;
; DRAM_DQ[14]   ; Missing drive strength               ;
; DRAM_DQ[15]   ; Missing drive strength               ;
; DRAM_DQ[16]   ; Missing drive strength               ;
; DRAM_DQ[17]   ; Missing drive strength               ;
; DRAM_DQ[18]   ; Missing drive strength               ;
; DRAM_DQ[19]   ; Missing drive strength               ;
; DRAM_DQ[20]   ; Missing drive strength               ;
; DRAM_DQ[21]   ; Missing drive strength               ;
; DRAM_DQ[22]   ; Missing drive strength               ;
; DRAM_DQ[23]   ; Missing drive strength               ;
; DRAM_DQ[24]   ; Missing drive strength               ;
; DRAM_DQ[25]   ; Missing drive strength               ;
; DRAM_DQ[26]   ; Missing drive strength               ;
; DRAM_DQ[27]   ; Missing drive strength               ;
; DRAM_DQ[28]   ; Missing drive strength               ;
; DRAM_DQ[29]   ; Missing drive strength               ;
; DRAM_DQ[30]   ; Missing drive strength               ;
; DRAM_DQ[31]   ; Missing drive strength               ;
; SRAM_DQ[0]    ; Missing drive strength               ;
; SRAM_DQ[1]    ; Missing drive strength               ;
; SRAM_DQ[2]    ; Missing drive strength               ;
; SRAM_DQ[3]    ; Missing drive strength               ;
; SRAM_DQ[4]    ; Missing drive strength               ;
; SRAM_DQ[5]    ; Missing drive strength               ;
; SRAM_DQ[6]    ; Missing drive strength               ;
; SRAM_DQ[7]    ; Missing drive strength               ;
; SRAM_DQ[8]    ; Missing drive strength               ;
; SRAM_DQ[9]    ; Missing drive strength               ;
; SRAM_DQ[10]   ; Missing drive strength               ;
; SRAM_DQ[11]   ; Missing drive strength               ;
; SRAM_DQ[12]   ; Missing drive strength               ;
; SRAM_DQ[13]   ; Missing drive strength               ;
; SRAM_DQ[14]   ; Missing drive strength               ;
; SRAM_DQ[15]   ; Missing drive strength               ;
; D5M_SDATA     ; Missing drive strength               ;
+---------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                 ;
+--------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------+------------------+-----------------------+
; Node                           ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                         ; Destination Port ; Destination Port Name ;
+--------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------+------------------+-----------------------+
; ALT:alt|FDs2[0]                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult3|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ALT:alt|FDs2[0]                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|FDs2[0]~_Duplicate_1                             ; Q                ;                       ;
; ALT:alt|FDs2[0]~_Duplicate_1   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult3|mult_7dt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; ALT:alt|FDs2[0]~_Duplicate_1   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|FDs2[0]~_Duplicate_2                             ; Q                ;                       ;
; ALT:alt|FDs2[2]                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult3|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ALT:alt|FDs2[2]                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|FDs2[2]~_Duplicate_1                             ; Q                ;                       ;
; ALT:alt|FDs2[2]~_Duplicate_1   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult3|mult_7dt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; ALT:alt|FDs2[2]~_Duplicate_1   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|FDs2[2]~_Duplicate_2                             ; Q                ;                       ;
; ALT:alt|FDs2[3]                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult3|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ALT:alt|FDs2[3]                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|FDs2[3]~_Duplicate_1                             ; Q                ;                       ;
; ALT:alt|FDs2[3]~_Duplicate_1   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult3|mult_7dt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; ALT:alt|FDs2[3]~_Duplicate_1   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|FDs2[3]~_Duplicate_2                             ; Q                ;                       ;
; ALT:alt|FDs2[4]                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult3|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ALT:alt|FDs2[4]                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|FDs2[4]~_Duplicate_1                             ; Q                ;                       ;
; ALT:alt|FDs2[4]~_Duplicate_1   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult3|mult_7dt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; ALT:alt|FDs2[4]~_Duplicate_1   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|FDs2[4]~_Duplicate_2                             ; Q                ;                       ;
; ALT:alt|FDs2[5]                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult3|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ALT:alt|FDs2[5]                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|FDs2[5]~_Duplicate_1                             ; Q                ;                       ;
; ALT:alt|FDs2[5]~_Duplicate_1   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult3|mult_7dt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; ALT:alt|FDs2[5]~_Duplicate_1   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|FDs2[5]~_Duplicate_2                             ; Q                ;                       ;
; ALT:alt|FDs2[6]                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult3|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ALT:alt|FDs2[6]                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|FDs2[6]~_Duplicate_1                             ; Q                ;                       ;
; ALT:alt|FDs2[6]~_Duplicate_1   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult3|mult_7dt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; ALT:alt|FDs2[6]~_Duplicate_1   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|FDs2[6]~_Duplicate_2                             ; Q                ;                       ;
; ALT:alt|FDs2[7]                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult3|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ALT:alt|FDs2[7]                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|FDs2[7]~_Duplicate_1                             ; Q                ;                       ;
; ALT:alt|FDs2[7]~_Duplicate_1   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult3|mult_7dt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; ALT:alt|FDs2[7]~_Duplicate_1   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|FDs2[7]~_Duplicate_2                             ; Q                ;                       ;
; ALT:alt|FDs2[8]                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult3|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ALT:alt|FDs2[8]                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|FDs2[8]~_Duplicate_1                             ; Q                ;                       ;
; ALT:alt|FDs2[8]~_Duplicate_1   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult3|mult_7dt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; ALT:alt|FDs2[8]~_Duplicate_1   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|FDs2[8]~_Duplicate_2                             ; Q                ;                       ;
; ALT:alt|FDs2[9]                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult3|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ALT:alt|FDs2[9]                ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|FDs2[9]~_Duplicate_1                             ; Q                ;                       ;
; ALT:alt|FDs2[9]~_Duplicate_1   ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult3|mult_7dt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; ALT:alt|FDs2[9]~_Duplicate_1   ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|FDs2[9]~_Duplicate_2                             ; Q                ;                       ;
; ALT:alt|FDs2[10]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult3|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ALT:alt|FDs2[10]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|FDs2[10]~_Duplicate_1                            ; Q                ;                       ;
; ALT:alt|FDs2[10]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult3|mult_7dt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; ALT:alt|FDs2[10]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|FDs2[10]~_Duplicate_2                            ; Q                ;                       ;
; ALT:alt|FDs2[11]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult3|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ALT:alt|FDs2[11]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|FDs2[11]~_Duplicate_1                            ; Q                ;                       ;
; ALT:alt|FDs2[11]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult3|mult_7dt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; ALT:alt|FDs2[11]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|FDs2[11]~_Duplicate_2                            ; Q                ;                       ;
; ALT:alt|FDs2[12]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult3|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ALT:alt|FDs2[12]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|FDs2[12]~_Duplicate_1                            ; Q                ;                       ;
; ALT:alt|FDs2[12]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult3|mult_7dt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; ALT:alt|FDs2[12]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|FDs2[12]~_Duplicate_2                            ; Q                ;                       ;
; ALT:alt|FDs2[13]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult3|mult_7dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ALT:alt|FDs2[13]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|FDs2[13]~_Duplicate_1                            ; Q                ;                       ;
; ALT:alt|FDs2[13]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult3|mult_7dt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; ALT:alt|FDs2[13]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|FDs2[13]~_Duplicate_2                            ; Q                ;                       ;
; ALT:alt|FDs2_B[4]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult2|mult_2at:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; ALT:alt|FDs2_B[5]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult2|mult_2at:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; ALT:alt|FDs2_B[6]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult2|mult_2at:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; ALT:alt|FDs2_B[7]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult2|mult_2at:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; ALT:alt|FDs2_B[8]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult2|mult_2at:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; ALT:alt|FDs2_B[9]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult2|mult_2at:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; ALT:alt|FDs2_B[10]             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult2|mult_2at:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; ALT:alt|FDs2_B[11]             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult2|mult_2at:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; ALT:alt|FDs2_G[2]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult1|mult_2at:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; ALT:alt|FDs2_G[3]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult1|mult_2at:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; ALT:alt|FDs2_G[4]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult1|mult_2at:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; ALT:alt|FDs2_G[5]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult1|mult_2at:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; ALT:alt|FDs2_G[6]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult1|mult_2at:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; ALT:alt|FDs2_G[7]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult1|mult_2at:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; ALT:alt|FDs2_G[8]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult1|mult_2at:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; ALT:alt|FDs2_G[9]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult1|mult_2at:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; ALT:alt|FDs2_G[10]             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult1|mult_2at:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; ALT:alt|FDs2_G[11]             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult1|mult_2at:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; ALT:alt|FDs2_R[4]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult0|mult_2at:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; ALT:alt|FDs2_R[5]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult0|mult_2at:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; ALT:alt|FDs2_R[6]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult0|mult_2at:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; ALT:alt|FDs2_R[7]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult0|mult_2at:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; ALT:alt|FDs2_R[8]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult0|mult_2at:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; ALT:alt|FDs2_R[9]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult0|mult_2at:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; ALT:alt|FDs2_R[10]             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult0|mult_2at:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; ALT:alt|FDs2_R[11]             ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult0|mult_2at:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; ALT:alt|MFDs2[0]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult5 ; DATAB            ;                       ;
; ALT:alt|MFDs2[0]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|MFDs2[0]~_Duplicate_1                            ; Q                ;                       ;
; ALT:alt|MFDs2[0]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult3 ; DATAA            ;                       ;
; ALT:alt|MFDs2[0]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|MFDs2[0]~_Duplicate_2                            ; Q                ;                       ;
; ALT:alt|MFDs2[0]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ALT:alt|MFDs2[0]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|MFDs2[0]~_Duplicate_3                            ; Q                ;                       ;
; ALT:alt|MFDs2[0]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; ALT:alt|MFDs2[0]~_Duplicate_3  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|MFDs2[0]~_Duplicate_4                            ; Q                ;                       ;
; ALT:alt|MFDs2[1]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult5 ; DATAB            ;                       ;
; ALT:alt|MFDs2[1]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|MFDs2[1]~_Duplicate_1                            ; Q                ;                       ;
; ALT:alt|MFDs2[1]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult3 ; DATAA            ;                       ;
; ALT:alt|MFDs2[1]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|MFDs2[1]~_Duplicate_2                            ; Q                ;                       ;
; ALT:alt|MFDs2[1]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ALT:alt|MFDs2[1]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|MFDs2[1]~_Duplicate_3                            ; Q                ;                       ;
; ALT:alt|MFDs2[1]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; ALT:alt|MFDs2[1]~_Duplicate_3  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|MFDs2[1]~_Duplicate_4                            ; Q                ;                       ;
; ALT:alt|MFDs2[2]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult5 ; DATAB            ;                       ;
; ALT:alt|MFDs2[2]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|MFDs2[2]~_Duplicate_1                            ; Q                ;                       ;
; ALT:alt|MFDs2[2]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult3 ; DATAA            ;                       ;
; ALT:alt|MFDs2[2]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|MFDs2[2]~_Duplicate_2                            ; Q                ;                       ;
; ALT:alt|MFDs2[2]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ALT:alt|MFDs2[2]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|MFDs2[2]~_Duplicate_3                            ; Q                ;                       ;
; ALT:alt|MFDs2[2]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; ALT:alt|MFDs2[2]~_Duplicate_3  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|MFDs2[2]~_Duplicate_4                            ; Q                ;                       ;
; ALT:alt|MFDs2[3]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult5 ; DATAB            ;                       ;
; ALT:alt|MFDs2[3]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|MFDs2[3]~_Duplicate_1                            ; Q                ;                       ;
; ALT:alt|MFDs2[3]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult3 ; DATAA            ;                       ;
; ALT:alt|MFDs2[3]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|MFDs2[3]~_Duplicate_2                            ; Q                ;                       ;
; ALT:alt|MFDs2[3]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ALT:alt|MFDs2[3]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|MFDs2[3]~_Duplicate_3                            ; Q                ;                       ;
; ALT:alt|MFDs2[3]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; ALT:alt|MFDs2[3]~_Duplicate_3  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|MFDs2[3]~_Duplicate_4                            ; Q                ;                       ;
; ALT:alt|MFDs2[4]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult5 ; DATAB            ;                       ;
; ALT:alt|MFDs2[4]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|MFDs2[4]~_Duplicate_1                            ; Q                ;                       ;
; ALT:alt|MFDs2[4]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult3 ; DATAA            ;                       ;
; ALT:alt|MFDs2[4]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|MFDs2[4]~_Duplicate_2                            ; Q                ;                       ;
; ALT:alt|MFDs2[4]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ALT:alt|MFDs2[4]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|MFDs2[4]~_Duplicate_3                            ; Q                ;                       ;
; ALT:alt|MFDs2[4]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; ALT:alt|MFDs2[4]~_Duplicate_3  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|MFDs2[4]~_Duplicate_4                            ; Q                ;                       ;
; ALT:alt|MFDs2[5]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult5 ; DATAB            ;                       ;
; ALT:alt|MFDs2[5]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|MFDs2[5]~_Duplicate_1                            ; Q                ;                       ;
; ALT:alt|MFDs2[5]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult3 ; DATAA            ;                       ;
; ALT:alt|MFDs2[5]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|MFDs2[5]~_Duplicate_2                            ; Q                ;                       ;
; ALT:alt|MFDs2[5]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ALT:alt|MFDs2[5]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|MFDs2[5]~_Duplicate_3                            ; Q                ;                       ;
; ALT:alt|MFDs2[5]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; ALT:alt|MFDs2[5]~_Duplicate_3  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|MFDs2[5]~_Duplicate_4                            ; Q                ;                       ;
; ALT:alt|MFDs2[6]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult5 ; DATAB            ;                       ;
; ALT:alt|MFDs2[6]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|MFDs2[6]~_Duplicate_1                            ; Q                ;                       ;
; ALT:alt|MFDs2[6]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult3 ; DATAA            ;                       ;
; ALT:alt|MFDs2[6]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|MFDs2[6]~_Duplicate_2                            ; Q                ;                       ;
; ALT:alt|MFDs2[6]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ALT:alt|MFDs2[6]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|MFDs2[6]~_Duplicate_3                            ; Q                ;                       ;
; ALT:alt|MFDs2[6]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; ALT:alt|MFDs2[6]~_Duplicate_3  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|MFDs2[6]~_Duplicate_4                            ; Q                ;                       ;
; ALT:alt|MFDs2[7]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult5 ; DATAB            ;                       ;
; ALT:alt|MFDs2[7]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|MFDs2[7]~_Duplicate_1                            ; Q                ;                       ;
; ALT:alt|MFDs2[7]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult3 ; DATAA            ;                       ;
; ALT:alt|MFDs2[7]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|MFDs2[7]~_Duplicate_2                            ; Q                ;                       ;
; ALT:alt|MFDs2[7]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ALT:alt|MFDs2[7]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|MFDs2[7]~_Duplicate_3                            ; Q                ;                       ;
; ALT:alt|MFDs2[7]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; ALT:alt|MFDs2[7]~_Duplicate_3  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|MFDs2[7]~_Duplicate_4                            ; Q                ;                       ;
; ALT:alt|MFDs2[8]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult5 ; DATAB            ;                       ;
; ALT:alt|MFDs2[8]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|MFDs2[8]~_Duplicate_1                            ; Q                ;                       ;
; ALT:alt|MFDs2[8]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult3 ; DATAA            ;                       ;
; ALT:alt|MFDs2[8]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|MFDs2[8]~_Duplicate_2                            ; Q                ;                       ;
; ALT:alt|MFDs2[8]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ALT:alt|MFDs2[8]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|MFDs2[8]~_Duplicate_3                            ; Q                ;                       ;
; ALT:alt|MFDs2[8]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; ALT:alt|MFDs2[8]~_Duplicate_3  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|MFDs2[8]~_Duplicate_4                            ; Q                ;                       ;
; ALT:alt|MFDs2[9]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult5 ; DATAB            ;                       ;
; ALT:alt|MFDs2[9]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|MFDs2[9]~_Duplicate_1                            ; Q                ;                       ;
; ALT:alt|MFDs2[9]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult3 ; DATAA            ;                       ;
; ALT:alt|MFDs2[9]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|MFDs2[9]~_Duplicate_2                            ; Q                ;                       ;
; ALT:alt|MFDs2[9]~_Duplicate_2  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ALT:alt|MFDs2[9]~_Duplicate_2  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|MFDs2[9]~_Duplicate_3                            ; Q                ;                       ;
; ALT:alt|MFDs2[9]~_Duplicate_3  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; ALT:alt|MFDs2[9]~_Duplicate_3  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|MFDs2[9]~_Duplicate_4                            ; Q                ;                       ;
; ALT:alt|MFDs2[10]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult5 ; DATAB            ;                       ;
; ALT:alt|MFDs2[10]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|MFDs2[10]~_Duplicate_1                           ; Q                ;                       ;
; ALT:alt|MFDs2[10]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult3 ; DATAA            ;                       ;
; ALT:alt|MFDs2[10]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|MFDs2[10]~_Duplicate_2                           ; Q                ;                       ;
; ALT:alt|MFDs2[10]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ALT:alt|MFDs2[10]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|MFDs2[10]~_Duplicate_3                           ; Q                ;                       ;
; ALT:alt|MFDs2[10]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; ALT:alt|MFDs2[10]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|MFDs2[10]~_Duplicate_4                           ; Q                ;                       ;
; ALT:alt|MFDs2[11]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult5 ; DATAB            ;                       ;
; ALT:alt|MFDs2[11]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|MFDs2[11]~_Duplicate_1                           ; Q                ;                       ;
; ALT:alt|MFDs2[11]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult3 ; DATAA            ;                       ;
; ALT:alt|MFDs2[11]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|MFDs2[11]~_Duplicate_2                           ; Q                ;                       ;
; ALT:alt|MFDs2[11]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ALT:alt|MFDs2[11]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|MFDs2[11]~_Duplicate_3                           ; Q                ;                       ;
; ALT:alt|MFDs2[11]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; ALT:alt|MFDs2[11]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|MFDs2[11]~_Duplicate_4                           ; Q                ;                       ;
; ALT:alt|MFDs2[12]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult5 ; DATAB            ;                       ;
; ALT:alt|MFDs2[12]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|MFDs2[12]~_Duplicate_1                           ; Q                ;                       ;
; ALT:alt|MFDs2[12]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult3 ; DATAA            ;                       ;
; ALT:alt|MFDs2[12]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|MFDs2[12]~_Duplicate_2                           ; Q                ;                       ;
; ALT:alt|MFDs2[12]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ALT:alt|MFDs2[12]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|MFDs2[12]~_Duplicate_3                           ; Q                ;                       ;
; ALT:alt|MFDs2[12]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; ALT:alt|MFDs2[12]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|MFDs2[12]~_Duplicate_4                           ; Q                ;                       ;
; ALT:alt|MFDs2[13]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult5 ; DATAB            ;                       ;
; ALT:alt|MFDs2[13]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|MFDs2[13]~_Duplicate_1                           ; Q                ;                       ;
; ALT:alt|MFDs2[13]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult3 ; DATAA            ;                       ;
; ALT:alt|MFDs2[13]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|MFDs2[13]~_Duplicate_2                           ; Q                ;                       ;
; ALT:alt|MFDs2[13]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ALT:alt|MFDs2[13]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|MFDs2[13]~_Duplicate_3                           ; Q                ;                       ;
; ALT:alt|MFDs2[13]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; ALT:alt|MFDs2[13]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|MFDs2[13]~_Duplicate_4                           ; Q                ;                       ;
; ALT:alt|MFDs2[14]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult5 ; DATAB            ;                       ;
; ALT:alt|MFDs2[14]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|MFDs2[14]~_Duplicate_1                           ; Q                ;                       ;
; ALT:alt|MFDs2[14]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult3 ; DATAA            ;                       ;
; ALT:alt|MFDs2[14]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|MFDs2[14]~_Duplicate_2                           ; Q                ;                       ;
; ALT:alt|MFDs2[14]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ALT:alt|MFDs2[14]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|MFDs2[14]~_Duplicate_3                           ; Q                ;                       ;
; ALT:alt|MFDs2[14]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult1 ; DATAB            ;                       ;
; ALT:alt|MFDs2[14]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ALT:alt|MFDs2[14]~_Duplicate_4                           ; Q                ;                       ;
+--------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 11490 ) ; 0.00 % ( 0 / 11490 )       ; 0.00 % ( 0 / 11490 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 11490 ) ; 0.00 % ( 0 / 11490 )       ; 0.00 % ( 0 / 11490 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 11475 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 15 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/NTU/Desktop/ProCam_Project/ProCam/ProCam.pin.


+---------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                             ;
+---------------------------------------------+-----------------------------+
; Resource                                    ; Usage                       ;
+---------------------------------------------+-----------------------------+
; Total logic elements                        ; 7,951 / 114,480 ( 7 % )     ;
;     -- Combinational with no register       ; 4481                        ;
;     -- Register only                        ; 864                         ;
;     -- Combinational with a register        ; 2606                        ;
;                                             ;                             ;
; Logic element usage by number of LUT inputs ;                             ;
;     -- 4 input functions                    ; 2071                        ;
;     -- 3 input functions                    ; 1762                        ;
;     -- <=2 input functions                  ; 3254                        ;
;     -- Register only                        ; 864                         ;
;                                             ;                             ;
; Logic elements by mode                      ;                             ;
;     -- normal mode                          ; 5236                        ;
;     -- arithmetic mode                      ; 1851                        ;
;                                             ;                             ;
; Total registers*                            ; 3,470 / 117,053 ( 3 % )     ;
;     -- Dedicated logic registers            ; 3,470 / 114,480 ( 3 % )     ;
;     -- I/O registers                        ; 0 / 2,573 ( 0 % )           ;
;                                             ;                             ;
; Total LABs:  partially or completely used   ; 648 / 7,155 ( 9 % )         ;
; Virtual pins                                ; 0                           ;
; I/O pins                                    ; 305 / 529 ( 58 % )          ;
;     -- Clock pins                           ; 3 / 7 ( 43 % )              ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )               ;
;                                             ;                             ;
; Global signals                              ; 13                          ;
; M9Ks                                        ; 15 / 432 ( 3 % )            ;
; Total block memory bits                     ; 81,270 / 3,981,312 ( 2 % )  ;
; Total block memory implementation bits      ; 138,240 / 3,981,312 ( 3 % ) ;
; Embedded Multiplier 9-bit elements          ; 19 / 532 ( 4 % )            ;
; PLLs                                        ; 2 / 4 ( 50 % )              ;
; Global clocks                               ; 13 / 20 ( 65 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )               ;
; CRC blocks                                  ; 0 / 1 ( 0 % )               ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )               ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )               ;
; Average interconnect usage (total/H/V)      ; 2% / 2% / 2%                ;
; Peak interconnect usage (total/H/V)         ; 13% / 12% / 15%             ;
; Maximum fan-out                             ; 2398                        ;
; Highest non-global fan-out                  ; 263                         ;
; Total fan-out                               ; 31785                       ;
; Average fan-out                             ; 2.65                        ;
+---------------------------------------------+-----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 7951 / 114480 ( 7 % ) ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register       ; 4481                  ; 0                              ;
;     -- Register only                        ; 864                   ; 0                              ;
;     -- Combinational with a register        ; 2606                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 2071                  ; 0                              ;
;     -- 3 input functions                    ; 1762                  ; 0                              ;
;     -- <=2 input functions                  ; 3254                  ; 0                              ;
;     -- Register only                        ; 864                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 5236                  ; 0                              ;
;     -- arithmetic mode                      ; 1851                  ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 3470                  ; 0                              ;
;     -- Dedicated logic registers            ; 3470 / 114480 ( 3 % ) ; 0 / 114480 ( 0 % )             ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 647 / 7155 ( 9 % )    ; 0 / 7155 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 305                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 19 / 532 ( 4 % )      ; 0 / 532 ( 0 % )                ;
; Total memory bits                           ; 81270                 ; 0                              ;
; Total RAM block bits                        ; 138240                ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 2 / 4 ( 50 % )                 ;
; M9K                                         ; 15 / 432 ( 3 % )      ; 0 / 432 ( 0 % )                ;
; Clock control block                         ; 8 / 24 ( 33 % )       ; 5 / 24 ( 20 % )                ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 3094                  ; 2                              ;
;     -- Registered Input Connections         ; 3031                  ; 0                              ;
;     -- Output Connections                   ; 59                    ; 3037                           ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 32333                 ; 3050                           ;
;     -- Registered Connections               ; 12621                 ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 114                   ; 3039                           ;
;     -- hard_block:auto_generated_inst       ; 3039                  ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 41                    ; 2                              ;
;     -- Output Ports                         ; 207                   ; 5                              ;
;     -- Bidir Ports                          ; 57                    ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                       ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLOCK2_50   ; AG14  ; 3        ; 58           ; 0            ; 21           ; 98                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CLOCK3_50   ; AG15  ; 4        ; 58           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CLOCK_50    ; Y2    ; 2        ; 0            ; 36           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; D5M_D[0]    ; AF15  ; 4        ; 60           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; D5M_D[10]   ; Y17   ; 4        ; 96           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; D5M_D[11]   ; AC15  ; 4        ; 60           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; D5M_D[1]    ; AD19  ; 4        ; 94           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; D5M_D[2]    ; AF16  ; 4        ; 65           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; D5M_D[3]    ; AC19  ; 4        ; 94           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; D5M_D[4]    ; AE15  ; 4        ; 60           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; D5M_D[5]    ; AD15  ; 4        ; 60           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; D5M_D[6]    ; AE16  ; 4        ; 65           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; D5M_D[7]    ; AD21  ; 4        ; 102          ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; D5M_D[8]    ; Y16   ; 4        ; 96           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; D5M_D[9]    ; AC21  ; 4        ; 102          ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; D5M_FVAL    ; AG25  ; 4        ; 91           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; D5M_LVAL    ; AD22  ; 4        ; 111          ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; D5M_PIXLCLK ; AB22  ; 4        ; 107          ; 0            ; 0            ; 214                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; D5M_STROBE  ; AF22  ; 4        ; 96           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; KEY[0]      ; M23   ; 6        ; 115          ; 40           ; 7            ; 263                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; KEY[1]      ; M21   ; 6        ; 115          ; 53           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; KEY[2]      ; N21   ; 6        ; 115          ; 42           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; KEY[3]      ; R24   ; 5        ; 115          ; 35           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[0]       ; AB28  ; 5        ; 115          ; 17           ; 0            ; 27                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[10]      ; AC24  ; 5        ; 115          ; 4            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[11]      ; AB24  ; 5        ; 115          ; 5            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[12]      ; AB23  ; 5        ; 115          ; 7            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[13]      ; AA24  ; 5        ; 115          ; 9            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[14]      ; AA23  ; 5        ; 115          ; 10           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[15]      ; AA22  ; 5        ; 115          ; 6            ; 14           ; 18                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[16]      ; Y24   ; 5        ; 115          ; 13           ; 0            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[17]      ; Y23   ; 5        ; 115          ; 14           ; 7            ; 17                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[1]       ; AC28  ; 5        ; 115          ; 14           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[2]       ; AC27  ; 5        ; 115          ; 15           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[3]       ; AD27  ; 5        ; 115          ; 13           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[4]       ; AB27  ; 5        ; 115          ; 18           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[5]       ; AC26  ; 5        ; 115          ; 11           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[6]       ; AD26  ; 5        ; 115          ; 10           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[7]       ; AB26  ; 5        ; 115          ; 15           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[8]       ; AC25  ; 5        ; 115          ; 4            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[9]       ; AB25  ; 5        ; 115          ; 16           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; D5M_RESET_N   ; AC22  ; 4        ; 109          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; D5M_SCLK      ; AH25  ; 4        ; 91           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; D5M_TRIGGER   ; AF21  ; 4        ; 87           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; D5M_XCLKIN    ; AF25  ; 4        ; 83           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[0]  ; R6    ; 2        ; 0            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10] ; R5    ; 2        ; 0            ; 32           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11] ; AA5   ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12] ; Y7    ; 2        ; 0            ; 11           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]  ; V8    ; 2        ; 0            ; 15           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]  ; U8    ; 2        ; 0            ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]  ; P1    ; 1        ; 0            ; 42           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]  ; V5    ; 2        ; 0            ; 15           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]  ; W8    ; 2        ; 0            ; 11           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]  ; W7    ; 2        ; 0            ; 12           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]  ; AA7   ; 2        ; 0            ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]  ; Y5    ; 2        ; 0            ; 12           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]  ; Y6    ; 2        ; 0            ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[0]    ; U7    ; 2        ; 0            ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[1]    ; R4    ; 2        ; 0            ; 33           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CAS_N    ; V7    ; 2        ; 0            ; 14           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CKE      ; AA6   ; 2        ; 0            ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CLK      ; AE5   ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CS_N     ; T4    ; 2        ; 0            ; 33           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[0]   ; U2    ; 2        ; 0            ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[1]   ; W4    ; 2        ; 0            ; 14           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[2]   ; K8    ; 1        ; 0            ; 48           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[3]   ; N8    ; 1        ; 0            ; 42           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_RAS_N    ; U6    ; 2        ; 0            ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_WE_N     ; V6    ; 2        ; 0            ; 16           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[0]       ; G18   ; 7        ; 69           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[1]       ; F22   ; 7        ; 107          ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[2]       ; E17   ; 7        ; 67           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[3]       ; L26   ; 6        ; 115          ; 50           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[4]       ; L25   ; 6        ; 115          ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[5]       ; J22   ; 6        ; 115          ; 67           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[6]       ; H22   ; 6        ; 115          ; 69           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[0]       ; M24   ; 6        ; 115          ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[1]       ; Y22   ; 5        ; 115          ; 30           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[2]       ; W21   ; 5        ; 115          ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[3]       ; W22   ; 5        ; 115          ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[4]       ; W25   ; 5        ; 115          ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[5]       ; U23   ; 5        ; 115          ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[6]       ; U24   ; 5        ; 115          ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[0]       ; AA25  ; 5        ; 115          ; 17           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[1]       ; AA26  ; 5        ; 115          ; 16           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[2]       ; Y25   ; 5        ; 115          ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[3]       ; W26   ; 5        ; 115          ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[4]       ; Y26   ; 5        ; 115          ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[5]       ; W27   ; 5        ; 115          ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[6]       ; W28   ; 5        ; 115          ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[0]       ; V21   ; 5        ; 115          ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[1]       ; U21   ; 5        ; 115          ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[2]       ; AB20  ; 4        ; 100          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[3]       ; AA21  ; 4        ; 111          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[4]       ; AD24  ; 4        ; 105          ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[5]       ; AF23  ; 4        ; 105          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[6]       ; Y19   ; 4        ; 105          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[0]       ; AB19  ; 4        ; 98           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[1]       ; AA19  ; 4        ; 107          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[2]       ; AG21  ; 4        ; 74           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[3]       ; AH21  ; 4        ; 74           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[4]       ; AE19  ; 4        ; 83           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[5]       ; AF19  ; 4        ; 83           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[6]       ; AE18  ; 4        ; 79           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[0]       ; AD18  ; 4        ; 85           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[1]       ; AC18  ; 4        ; 87           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[2]       ; AB18  ; 4        ; 98           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[3]       ; AH19  ; 4        ; 72           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[4]       ; AG19  ; 4        ; 72           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[5]       ; AF18  ; 4        ; 79           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[6]       ; AH18  ; 4        ; 69           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[0]       ; AA17  ; 4        ; 89           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[1]       ; AB16  ; 4        ; 65           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[2]       ; AA16  ; 4        ; 65           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[3]       ; AB17  ; 4        ; 89           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[4]       ; AB15  ; 4        ; 67           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[5]       ; AA15  ; 4        ; 67           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[6]       ; AC17  ; 4        ; 74           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[0]       ; AD17  ; 4        ; 74           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[1]       ; AE17  ; 4        ; 67           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[2]       ; AG17  ; 4        ; 62           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[3]       ; AH17  ; 4        ; 62           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[4]       ; AF17  ; 4        ; 67           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[5]       ; AG18  ; 4        ; 69           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[6]       ; AA14  ; 3        ; 54           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LA_PIN[0]     ; T22   ; 5        ; 115          ; 32           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LA_PIN[10]    ; L22   ; 6        ; 115          ; 62           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LA_PIN[11]    ; L21   ; 6        ; 115          ; 62           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LA_PIN[12]    ; U26   ; 5        ; 115          ; 27           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LA_PIN[13]    ; U25   ; 5        ; 115          ; 27           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LA_PIN[14]    ; T26   ; 5        ; 115          ; 31           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LA_PIN[15]    ; T25   ; 5        ; 115          ; 31           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LA_PIN[16]    ; J26   ; 6        ; 115          ; 51           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LA_PIN[17]    ; P27   ; 6        ; 115          ; 44           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LA_PIN[18]    ; M26   ; 6        ; 115          ; 46           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LA_PIN[19]    ; M25   ; 6        ; 115          ; 47           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LA_PIN[1]     ; T21   ; 5        ; 115          ; 32           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LA_PIN[20]    ; L24   ; 6        ; 115          ; 48           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LA_PIN[21]    ; L23   ; 6        ; 115          ; 49           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LA_PIN[22]    ; K26   ; 6        ; 115          ; 55           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LA_PIN[23]    ; K25   ; 6        ; 115          ; 55           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LA_PIN[24]    ; H26   ; 6        ; 115          ; 58           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LA_PIN[25]    ; H25   ; 6        ; 115          ; 58           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LA_PIN[26]    ; G26   ; 6        ; 115          ; 66           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LA_PIN[27]    ; G25   ; 6        ; 115          ; 66           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LA_PIN[28]    ; E26   ; 6        ; 115          ; 59           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LA_PIN[29]    ; F26   ; 6        ; 115          ; 59           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LA_PIN[2]     ; R23   ; 5        ; 115          ; 35           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LA_PIN[30]    ; C27   ; 6        ; 115          ; 61           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LA_PIN[31]    ; D26   ; 6        ; 115          ; 62           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LA_PIN[32]    ; F25   ; 6        ; 115          ; 68           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LA_PIN[33]    ; F24   ; 6        ; 115          ; 68           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LA_PIN[34]    ; E28   ; 6        ; 115          ; 57           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LA_PIN[35]    ; D27   ; 6        ; 115          ; 61           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LA_PIN[3]     ; R22   ; 5        ; 115          ; 36           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LA_PIN[4]     ; R21   ; 5        ; 115          ; 36           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LA_PIN[5]     ; P21   ; 5        ; 115          ; 36           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LA_PIN[6]     ; P26   ; 6        ; 115          ; 40           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LA_PIN[7]     ; P25   ; 6        ; 115          ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LA_PIN[8]     ; N26   ; 6        ; 115          ; 44           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LA_PIN[9]     ; N25   ; 6        ; 115          ; 45           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_BLON      ; AA13  ; 3        ; 52           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LCD_EN        ; F5    ; 1        ; 0            ; 65           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LCD_ON        ; AE13  ; 3        ; 42           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LCD_RS        ; E10   ; 8        ; 18           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LCD_RW        ; Y15   ; 3        ; 56           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDG[0]       ; E21   ; 7        ; 107          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[1]       ; E22   ; 7        ; 111          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[2]       ; E25   ; 7        ; 83           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[3]       ; E24   ; 7        ; 85           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[4]       ; H21   ; 7        ; 72           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[5]       ; G20   ; 7        ; 74           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[6]       ; G22   ; 7        ; 72           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[7]       ; G21   ; 7        ; 74           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[8]       ; F17   ; 7        ; 67           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[0]       ; G19   ; 7        ; 69           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[10]      ; J15   ; 7        ; 60           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[11]      ; H16   ; 7        ; 65           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[12]      ; J16   ; 7        ; 65           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[13]      ; H17   ; 7        ; 67           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[14]      ; F15   ; 7        ; 58           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[15]      ; G15   ; 7        ; 65           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[16]      ; G16   ; 7        ; 67           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[17]      ; H15   ; 7        ; 60           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[1]       ; F19   ; 7        ; 94           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[2]       ; E19   ; 7        ; 94           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[3]       ; F21   ; 7        ; 107          ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[4]       ; F18   ; 7        ; 87           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[5]       ; E18   ; 7        ; 87           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[6]       ; J19   ; 7        ; 72           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[7]       ; H19   ; 7        ; 72           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[8]       ; J17   ; 7        ; 69           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[9]       ; G17   ; 7        ; 83           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[0]  ; AB7   ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[10] ; AF2   ; 2        ; 0            ; 6            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[11] ; AD3   ; 2        ; 0            ; 22           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[12] ; AB4   ; 2        ; 0            ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[13] ; AC3   ; 2        ; 0            ; 23           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[14] ; AA4   ; 2        ; 0            ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[15] ; AB11  ; 3        ; 27           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[16] ; AC11  ; 3        ; 49           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[17] ; AB9   ; 3        ; 11           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[18] ; AB8   ; 3        ; 11           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[19] ; T8    ; 2        ; 0            ; 20           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[1]  ; AD7   ; 3        ; 3            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[2]  ; AE7   ; 3        ; 20           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[3]  ; AC7   ; 3        ; 9            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[4]  ; AB6   ; 2        ; 0            ; 4            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[5]  ; AE6   ; 3        ; 1            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[6]  ; AB5   ; 2        ; 0            ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[7]  ; AC5   ; 2        ; 0            ; 5            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[8]  ; AF5   ; 3        ; 5            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[9]  ; T7    ; 2        ; 0            ; 31           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_CE_N     ; AF8   ; 3        ; 23           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_LB_N     ; AD4   ; 3        ; 1            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_OE_N     ; AD5   ; 3        ; 1            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_UB_N     ; AC4   ; 2        ; 0            ; 4            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_WE_N     ; AE8   ; 3        ; 23           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_BLANK_N   ; F11   ; 8        ; 31           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[0]      ; B10   ; 8        ; 38           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[1]      ; A10   ; 8        ; 38           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[2]      ; C11   ; 8        ; 23           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[3]      ; B11   ; 8        ; 42           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[4]      ; A11   ; 8        ; 42           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[5]      ; C12   ; 8        ; 52           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[6]      ; D11   ; 8        ; 23           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[7]      ; D12   ; 8        ; 52           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_CLK       ; A12   ; 8        ; 47           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[0]      ; G8    ; 8        ; 11           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[1]      ; G11   ; 8        ; 25           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[2]      ; F8    ; 8        ; 11           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[3]      ; H12   ; 8        ; 25           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[4]      ; C8    ; 8        ; 16           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[5]      ; B8    ; 8        ; 16           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[6]      ; F10   ; 8        ; 20           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[7]      ; C9    ; 8        ; 23           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_HS        ; G13   ; 8        ; 38           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[0]      ; E12   ; 8        ; 33           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[1]      ; E11   ; 8        ; 31           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[2]      ; D10   ; 8        ; 35           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[3]      ; F12   ; 8        ; 33           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[4]      ; G10   ; 8        ; 20           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[5]      ; J12   ; 8        ; 40           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[6]      ; H8    ; 8        ; 11           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[7]      ; H10   ; 8        ; 20           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_SYNC_N    ; C10   ; 8        ; 35           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_VS        ; C13   ; 8        ; 54           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+--------------------------------------------------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                                         ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+--------------------------------------------------------------+---------------------+
; D5M_SDATA   ; AD25  ; 4        ; 100          ; 0            ; 21           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; I2C_CCD_Config:u8|I2C_Controller:u0|SDO                      ; -                   ;
; DRAM_DQ[0]  ; W3    ; 2        ; 0            ; 13           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted)             ; -                   ;
; DRAM_DQ[10] ; AB1   ; 2        ; 0            ; 27           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted)             ; -                   ;
; DRAM_DQ[11] ; AA3   ; 2        ; 0            ; 19           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted)             ; -                   ;
; DRAM_DQ[12] ; AB2   ; 2        ; 0            ; 27           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted)             ; -                   ;
; DRAM_DQ[13] ; AC1   ; 2        ; 0            ; 23           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted)             ; -                   ;
; DRAM_DQ[14] ; AB3   ; 2        ; 0            ; 21           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted)             ; -                   ;
; DRAM_DQ[15] ; AC2   ; 2        ; 0            ; 24           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted)             ; -                   ;
; DRAM_DQ[16] ; M8    ; 1        ; 0            ; 45           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted)             ; -                   ;
; DRAM_DQ[17] ; L8    ; 1        ; 0            ; 48           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted)             ; -                   ;
; DRAM_DQ[18] ; P2    ; 1        ; 0            ; 43           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted)             ; -                   ;
; DRAM_DQ[19] ; N3    ; 1        ; 0            ; 46           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted)             ; -                   ;
; DRAM_DQ[1]  ; W2    ; 2        ; 0            ; 26           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted)             ; -                   ;
; DRAM_DQ[20] ; N4    ; 1        ; 0            ; 46           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted)             ; -                   ;
; DRAM_DQ[21] ; M4    ; 1        ; 0            ; 52           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted)             ; -                   ;
; DRAM_DQ[22] ; M7    ; 1        ; 0            ; 45           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted)             ; -                   ;
; DRAM_DQ[23] ; L7    ; 1        ; 0            ; 47           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted)             ; -                   ;
; DRAM_DQ[24] ; U5    ; 2        ; 0            ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted)             ; -                   ;
; DRAM_DQ[25] ; R7    ; 2        ; 0            ; 35           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted)             ; -                   ;
; DRAM_DQ[26] ; R1    ; 2        ; 0            ; 35           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted)             ; -                   ;
; DRAM_DQ[27] ; R2    ; 2        ; 0            ; 35           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted)             ; -                   ;
; DRAM_DQ[28] ; R3    ; 2        ; 0            ; 34           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted)             ; -                   ;
; DRAM_DQ[29] ; T3    ; 2        ; 0            ; 32           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted)             ; -                   ;
; DRAM_DQ[2]  ; V4    ; 2        ; 0            ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted)             ; -                   ;
; DRAM_DQ[30] ; U4    ; 2        ; 0            ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted)             ; -                   ;
; DRAM_DQ[31] ; U1    ; 2        ; 0            ; 30           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted)             ; -                   ;
; DRAM_DQ[3]  ; W1    ; 2        ; 0            ; 25           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted)             ; -                   ;
; DRAM_DQ[4]  ; V3    ; 2        ; 0            ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted)             ; -                   ;
; DRAM_DQ[5]  ; V2    ; 2        ; 0            ; 28           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted)             ; -                   ;
; DRAM_DQ[6]  ; V1    ; 2        ; 0            ; 28           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted)             ; -                   ;
; DRAM_DQ[7]  ; U3    ; 2        ; 0            ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted)             ; -                   ;
; DRAM_DQ[8]  ; Y3    ; 2        ; 0            ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted)             ; -                   ;
; DRAM_DQ[9]  ; Y4    ; 2        ; 0            ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; Sdram_Control:u7|command:u_command|OE (inverted)             ; -                   ;
; LCD_DATA[0] ; B3    ; 8        ; 5            ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; Fitter               ; 0 pF ; -                                                            ; -                   ;
; LCD_DATA[1] ; AC8   ; 3        ; 18           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; Fitter               ; 0 pF ; -                                                            ; -                   ;
; LCD_DATA[2] ; B7    ; 8        ; 29           ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; Fitter               ; 0 pF ; -                                                            ; -                   ;
; LCD_DATA[3] ; J7    ; 1        ; 0            ; 49           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; Fitter               ; 0 pF ; -                                                            ; -                   ;
; LCD_DATA[4] ; D13   ; 8        ; 54           ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; Fitter               ; 0 pF ; -                                                            ; -                   ;
; LCD_DATA[5] ; K2    ; 1        ; 0            ; 55           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; Fitter               ; 0 pF ; -                                                            ; -                   ;
; LCD_DATA[6] ; AH12  ; 3        ; 54           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; Fitter               ; 0 pF ; -                                                            ; -                   ;
; LCD_DATA[7] ; C3    ; 8        ; 1            ; 73           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; Fitter               ; 0 pF ; -                                                            ; -                   ;
; SRAM_DQ[0]  ; AH3   ; 3        ; 5            ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SRAM_Controller:sram_controller|oFIFO_ReadRequest (inverted) ; -                   ;
; SRAM_DQ[10] ; AE2   ; 2        ; 0            ; 17           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SRAM_Controller:sram_controller|oFIFO_ReadRequest (inverted) ; -                   ;
; SRAM_DQ[11] ; AE1   ; 2        ; 0            ; 16           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SRAM_Controller:sram_controller|oFIFO_ReadRequest (inverted) ; -                   ;
; SRAM_DQ[12] ; AE3   ; 2        ; 0            ; 7            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SRAM_Controller:sram_controller|oFIFO_ReadRequest (inverted) ; -                   ;
; SRAM_DQ[13] ; AE4   ; 3        ; 3            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SRAM_Controller:sram_controller|oFIFO_ReadRequest (inverted) ; -                   ;
; SRAM_DQ[14] ; AF3   ; 3        ; 7            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SRAM_Controller:sram_controller|oFIFO_ReadRequest (inverted) ; -                   ;
; SRAM_DQ[15] ; AG3   ; 3        ; 3            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SRAM_Controller:sram_controller|oFIFO_ReadRequest (inverted) ; -                   ;
; SRAM_DQ[1]  ; AF4   ; 3        ; 1            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SRAM_Controller:sram_controller|oFIFO_ReadRequest (inverted) ; -                   ;
; SRAM_DQ[2]  ; AG4   ; 3        ; 9            ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SRAM_Controller:sram_controller|oFIFO_ReadRequest (inverted) ; -                   ;
; SRAM_DQ[3]  ; AH4   ; 3        ; 9            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SRAM_Controller:sram_controller|oFIFO_ReadRequest (inverted) ; -                   ;
; SRAM_DQ[4]  ; AF6   ; 3        ; 7            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SRAM_Controller:sram_controller|oFIFO_ReadRequest (inverted) ; -                   ;
; SRAM_DQ[5]  ; AG6   ; 3        ; 11           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SRAM_Controller:sram_controller|oFIFO_ReadRequest (inverted) ; -                   ;
; SRAM_DQ[6]  ; AH6   ; 3        ; 11           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SRAM_Controller:sram_controller|oFIFO_ReadRequest (inverted) ; -                   ;
; SRAM_DQ[7]  ; AF7   ; 3        ; 20           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SRAM_Controller:sram_controller|oFIFO_ReadRequest (inverted) ; -                   ;
; SRAM_DQ[8]  ; AD1   ; 2        ; 0            ; 21           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SRAM_Controller:sram_controller|oFIFO_ReadRequest (inverted) ; -                   ;
; SRAM_DQ[9]  ; AD2   ; 2        ; 0            ; 22           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; SRAM_Controller:sram_controller|oFIFO_ReadRequest (inverted) ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+--------------------------------------------------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; R8       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; T22      ; DIFFIO_R29n, DEV_OE                      ; Use as regular IO        ; LA_PIN[0]               ; Dual Purpose Pin          ;
; T21      ; DIFFIO_R29p, DEV_CLRn                    ; Use as regular IO        ; LA_PIN[1]               ; Dual Purpose Pin          ;
; P24      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P26      ; DIFFIO_R24n, INIT_DONE                   ; Use as regular IO        ; LA_PIN[6]               ; Dual Purpose Pin          ;
; P25      ; DIFFIO_R24p, CRC_ERROR                   ; Use as regular IO        ; LA_PIN[7]               ; Dual Purpose Pin          ;
; P27      ; DIFFIO_R23p, CLKUSR                      ; Use as regular IO        ; LA_PIN[17]              ; Dual Purpose Pin          ;
; E28      ; DIFFIO_R12n, PADD23                      ; Use as regular IO        ; LA_PIN[34]              ; Dual Purpose Pin          ;
; D27      ; DIFFIO_R9p, PADD21                       ; Use as regular IO        ; LA_PIN[35]              ; Dual Purpose Pin          ;
; C27      ; DIFFIO_R8n, PADD20, DQS2R/CQ3R,CDPCLK5   ; Use as regular IO        ; LA_PIN[30]              ; Dual Purpose Pin          ;
; C12      ; DIFFIO_T29n, PADD16                      ; Use as regular IO        ; VGA_B[5]                ; Dual Purpose Pin          ;
; D12      ; DIFFIO_T29p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; VGA_B[7]                ; Dual Purpose Pin          ;
; A11      ; DIFFIO_T25n, DATA2                       ; Use as regular IO        ; VGA_B[4]                ; Dual Purpose Pin          ;
; B11      ; DIFFIO_T25p, DATA3                       ; Use as regular IO        ; VGA_B[3]                ; Dual Purpose Pin          ;
; A10      ; DIFFIO_T23n, PADD18                      ; Use as regular IO        ; VGA_B[1]                ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T23p, DATA4                       ; Use as regular IO        ; VGA_B[0]                ; Dual Purpose Pin          ;
; G13      ; DIFFIO_T22n, PADD19                      ; Use as regular IO        ; VGA_HS                  ; Dual Purpose Pin          ;
; E12      ; DIFFIO_T20n, DATA14, DQS3T/CQ3T#,DPCLK11 ; Use as regular IO        ; VGA_R[0]                ; Dual Purpose Pin          ;
; F12      ; DIFFIO_T20p, DATA13                      ; Use as regular IO        ; VGA_R[3]                ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T18p, DATA5                       ; Use as regular IO        ; LCD_DATA[2]             ; Dual Purpose Pin          ;
; C11      ; DIFFIO_T15n, DATA7                       ; Use as regular IO        ; VGA_B[2]                ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 18 / 56 ( 32 % ) ; 3.3V          ; --           ;
; 2        ; 62 / 63 ( 98 % ) ; 3.3V          ; --           ;
; 3        ; 33 / 73 ( 45 % ) ; 3.3V          ; --           ;
; 4        ; 54 / 71 ( 76 % ) ; 3.3V          ; --           ;
; 5        ; 44 / 65 ( 68 % ) ; 2.5V          ; --           ;
; 6        ; 34 / 58 ( 59 % ) ; 2.5V          ; --           ;
; 7        ; 30 / 72 ( 42 % ) ; 2.5V          ; --           ;
; 8        ; 34 / 71 ( 48 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 517        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; VGA_B[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 487        ; 8        ; VGA_B[4]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 482        ; 8        ; VGA_CLK                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; DRAM_DQ[11]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 101        ; 2        ; SRAM_ADDR[14]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA5      ; 119        ; 2        ; DRAM_ADDR[11]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 118        ; 2        ; DRAM_CKE                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 120        ; 2        ; DRAM_ADDR[7]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 190        ; 3        ; LCD_BLON                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA14     ; 191        ; 3        ; HEX7[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 213        ; 4        ; HEX6[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 211        ; 4        ; HEX6[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 241        ; 4        ; HEX6[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; HEX4[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; HEX3[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA22     ; 275        ; 5        ; SW[15]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA23     ; 280        ; 5        ; SW[14]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 279        ; 5        ; SW[13]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 294        ; 5        ; HEX2[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 293        ; 5        ; HEX2[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; DRAM_DQ[10]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 85         ; 2        ; DRAM_DQ[12]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 99         ; 2        ; DRAM_DQ[14]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 121        ; 2        ; SRAM_ADDR[12]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB5      ; 127        ; 2        ; SRAM_ADDR[6]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB6      ; 126        ; 2        ; SRAM_ADDR[4]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB7      ; 152        ; 3        ; SRAM_ADDR[0]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 148        ; 3        ; SRAM_ADDR[18]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 147        ; 3        ; SRAM_ADDR[17]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 164        ; 3        ; SRAM_ADDR[15]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 181        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB14     ; 192        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 214        ; 4        ; HEX6[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 212        ; 4        ; HEX6[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 242        ; 4        ; HEX6[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 254        ; 4        ; HEX5[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 253        ; 4        ; HEX4[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 257        ; 4        ; HEX3[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ; 265        ; 4        ; D5M_PIXLCLK                                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB23     ; 276        ; 5        ; SW[12]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 274        ; 5        ; SW[11]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 292        ; 5        ; SW[9]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 291        ; 5        ; SW[7]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB27     ; 296        ; 5        ; SW[4]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB28     ; 295        ; 5        ; SW[0]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 94         ; 2        ; DRAM_DQ[13]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 93         ; 2        ; DRAM_DQ[15]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 95         ; 2        ; SRAM_ADDR[13]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC4      ; 125        ; 2        ; SRAM_UB_N                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC5      ; 124        ; 2        ; SRAM_ADDR[7]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; SRAM_ADDR[3]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC8      ; 153        ; 3        ; LCD_DATA[1]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 185        ; 3        ; SRAM_ADDR[16]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC12     ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC15     ; 203        ; 4        ; D5M_D[11]                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; HEX6[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC18     ; 240        ; 4        ; HEX5[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC19     ; 247        ; 4        ; D5M_D[3]                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; D5M_D[9]                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC22     ; 267        ; 4        ; D5M_RESET_N                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; SW[10]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC25     ; 272        ; 5        ; SW[8]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 282        ; 5        ; SW[5]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC27     ; 290        ; 5        ; SW[2]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC28     ; 289        ; 5        ; SW[1]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ; 98         ; 2        ; SRAM_DQ[8]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD2      ; 97         ; 2        ; SRAM_DQ[9]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD3      ; 96         ; 2        ; SRAM_ADDR[11]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD4      ; 130        ; 3        ; SRAM_LB_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD5      ; 128        ; 3        ; SRAM_OE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; SRAM_ADDR[1]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD15     ; 204        ; 4        ; D5M_D[5]                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; HEX7[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD18     ; 237        ; 4        ; HEX5[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD19     ; 248        ; 4        ; D5M_D[1]                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; D5M_D[7]                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 268        ; 4        ; D5M_LVAL                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; HEX3[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD25     ; 255        ; 4        ; D5M_SDATA                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD26     ; 281        ; 5        ; SW[6]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD27     ; 286        ; 5        ; SW[3]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 106        ; 2        ; SRAM_DQ[11]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE2      ; 105        ; 2        ; SRAM_DQ[10]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE3      ; 122        ; 2        ; SRAM_DQ[12]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE4      ; 132        ; 3        ; SRAM_DQ[13]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE5      ; 135        ; 3        ; DRAM_CLK                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE6      ; 129        ; 3        ; SRAM_ADDR[5]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE7      ; 158        ; 3        ; SRAM_ADDR[2]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE8      ; 161        ; 3        ; SRAM_WE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 177        ; 3        ; LCD_ON                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE14     ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 205        ; 4        ; D5M_D[4]                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE16     ; 209        ; 4        ; D5M_D[6]                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE17     ; 215        ; 4        ; HEX7[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE18     ; 225        ; 4        ; HEX4[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE19     ; 231        ; 4        ; HEX4[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 238        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 251        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; SRAM_ADDR[10]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF3      ; 138        ; 3        ; SRAM_DQ[14]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF4      ; 131        ; 3        ; SRAM_DQ[1]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF5      ; 136        ; 3        ; SRAM_ADDR[8]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF6      ; 139        ; 3        ; SRAM_DQ[4]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF7      ; 159        ; 3        ; SRAM_DQ[7]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF8      ; 162        ; 3        ; SRAM_CE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 206        ; 4        ; D5M_D[0]                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF16     ; 210        ; 4        ; D5M_D[2]                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF17     ; 216        ; 4        ; HEX7[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF18     ; 226        ; 4        ; HEX5[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF19     ; 232        ; 4        ; HEX4[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF20     ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 239        ; 4        ; D5M_TRIGGER                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF22     ; 252        ; 4        ; D5M_STROBE                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ; 262        ; 4        ; HEX3[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 234        ; 4        ; D5M_XCLKIN                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF26     ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; SRAM_DQ[15]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG4      ; 141        ; 3        ; SRAM_DQ[2]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; SRAM_DQ[5]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 193        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; CLOCK2_50                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG15     ; 201        ; 4        ; CLOCK3_50                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; HEX7[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG18     ; 217        ; 4        ; HEX7[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG19     ; 219        ; 4        ; HEX5[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; HEX4[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG22     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; D5M_FVAL                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG26     ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; SRAM_DQ[0]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH4      ; 142        ; 3        ; SRAM_DQ[3]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; SRAM_DQ[6]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 194        ; 3        ; LCD_DATA[6]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; HEX7[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH18     ; 218        ; 4        ; HEX5[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH19     ; 220        ; 4        ; HEX5[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; HEX4[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH22     ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 230        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; D5M_SCLK                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH26     ; 271        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; LCD_DATA[0]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 502        ; 8        ; LCD_DATA[2]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 518        ; 8        ; VGA_G[5]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; VGA_B[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 488        ; 8        ; VGA_B[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 543        ; 8        ; LCD_DATA[7]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 519        ; 8        ; VGA_G[4]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 510        ; 8        ; VGA_G[7]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 495        ; 8        ; VGA_SYNC_N                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 508        ; 8        ; VGA_B[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 478        ; 8        ; VGA_B[5]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 474        ; 8        ; VGA_VS                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 382        ; 6        ; LA_PIN[30]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 520        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 496        ; 8        ; VGA_R[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 509        ; 8        ; VGA_B[6]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 479        ; 8        ; VGA_B[7]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 475        ; 8        ; LCD_DATA[4]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D14      ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; LA_PIN[31]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D27      ; 381        ; 6        ; LA_PIN[35]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D28      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; LCD_RS                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ; 499        ; 8        ; VGA_R[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 497        ; 8        ; VGA_R[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 467        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; HEX0[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E18      ; 427        ; 7        ; LEDR[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E19      ; 421        ; 7        ; LEDR[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; LEDG[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E22      ; 403        ; 7        ; LEDG[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; LEDG[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E25      ; 434        ; 7        ; LEDG[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E26      ; 378        ; 6        ; LA_PIN[28]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E27      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 374        ; 6        ; LA_PIN[34]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; LCD_EN                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 527        ; 8        ; VGA_G[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; VGA_G[6]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 500        ; 8        ; VGA_BLANK_N                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 498        ; 8        ; VGA_R[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 466        ; 7        ; LEDR[14]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; LEDG[8]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F18      ; 428        ; 7        ; LEDR[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F19      ; 420        ; 7        ; LEDR[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; LEDR[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F22      ; 409        ; 7        ; HEX0[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; LA_PIN[33]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F25      ; 395        ; 6        ; LA_PIN[32]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F26      ; 379        ; 6        ; LA_PIN[29]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F27      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 528        ; 8        ; VGA_G[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G9       ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G10      ; 513        ; 8        ; VGA_R[4]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 506        ; 8        ; VGA_G[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ; 503        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G13      ; 493        ; 8        ; VGA_HS                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G14      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G15      ; 457        ; 7        ; LEDR[15]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 453        ; 7        ; LEDR[16]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G17      ; 437        ; 7        ; LEDR[9]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G18      ; 452        ; 7        ; HEX0[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G19      ; 451        ; 7        ; LEDR[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G20      ; 444        ; 7        ; LEDG[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G21      ; 445        ; 7        ; LEDG[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G22      ; 449        ; 7        ; LEDG[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G23      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 393        ; 6        ; LA_PIN[27]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G26      ; 392        ; 6        ; LA_PIN[26]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G27      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ; 529        ; 8        ; VGA_R[6]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; VGA_R[7]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; VGA_G[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 464        ; 7        ; LEDR[17]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H16      ; 459        ; 7        ; LEDR[11]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H17      ; 454        ; 7        ; LEDR[13]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; LEDR[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; LEDG[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H22      ; 399        ; 6        ; HEX0[6]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H23      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 390        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 377        ; 6        ; LA_PIN[25]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H26      ; 376        ; 6        ; LA_PIN[24]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 35         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 37         ; 1        ; LCD_DATA[3]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; VGA_R[5]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J13      ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 465        ; 7        ; LEDR[10]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J16      ; 458        ; 7        ; LEDR[12]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J17      ; 450        ; 7        ; LEDR[8]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; LEDR[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; HEX0[5]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J23      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 364        ; 6        ; LA_PIN[16]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J27      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 27         ; 1        ; LCD_DATA[5]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K3       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 39         ; 1        ; DRAM_DQM[2]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; LA_PIN[23]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K26      ; 370        ; 6        ; LA_PIN[22]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K27      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 49         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 48         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 32         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 31         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L6       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 42         ; 1        ; DRAM_DQ[23]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 40         ; 1        ; DRAM_DQ[17]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; LA_PIN[11]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 384        ; 6        ; LA_PIN[10]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L23      ; 360        ; 6        ; LA_PIN[21]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L24      ; 359        ; 6        ; LA_PIN[20]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L25      ; 369        ; 6        ; HEX0[4]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L26      ; 363        ; 6        ; HEX0[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L27      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 34         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 33         ; 1        ; DRAM_DQ[21]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; DRAM_DQ[22]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M8       ; 46         ; 1        ; DRAM_DQ[16]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; KEY[1]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; KEY[0]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 347        ; 6        ; HEX1[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M25      ; 356        ; 6        ; LA_PIN[19]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M26      ; 355        ; 6        ; LA_PIN[18]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M27      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; DRAM_DQ[19]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 44         ; 1        ; DRAM_DQ[20]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; DRAM_DQM[3]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; KEY[2]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; LA_PIN[9]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 351        ; 6        ; LA_PIN[8]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; DRAM_ADDR[3]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 52         ; 1        ; DRAM_DQ[18]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 61         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ; 58         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P8       ; 60         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; LA_PIN[5]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; LA_PIN[7]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ; 345        ; 6        ; LA_PIN[6]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P27      ; 350        ; 6        ; LA_PIN[17]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P28      ; 349        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 68         ; 2        ; DRAM_DQ[26]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 67         ; 2        ; DRAM_DQ[27]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 73         ; 2        ; DRAM_DQ[28]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 74         ; 2        ; DRAM_BA[1]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 77         ; 2        ; DRAM_ADDR[10]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 70         ; 2        ; DRAM_ADDR[0]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 69         ; 2        ; DRAM_DQ[25]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; LA_PIN[4]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R22      ; 332        ; 5        ; LA_PIN[3]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R23      ; 331        ; 5        ; LA_PIN[2]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R24      ; 330        ; 5        ; KEY[3]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R25      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; DRAM_DQ[29]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 75         ; 2        ; DRAM_CS_N                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; SRAM_ADDR[9]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 100        ; 2        ; SRAM_ADDR[19]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; LA_PIN[1]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 324        ; 5        ; LA_PIN[0]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; LA_PIN[15]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T26      ; 322        ; 5        ; LA_PIN[14]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; DRAM_DQ[31]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 79         ; 2        ; DRAM_DQM[0]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 71         ; 2        ; DRAM_DQ[7]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 72         ; 2        ; DRAM_DQ[30]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 90         ; 2        ; DRAM_DQ[24]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 89         ; 2        ; DRAM_RAS_N                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 103        ; 2        ; DRAM_BA[0]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ; 104        ; 2        ; DRAM_ADDR[2]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; HEX3[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 305        ; 5        ; HEX1[5]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U24      ; 316        ; 5        ; HEX1[6]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U25      ; 315        ; 5        ; LA_PIN[13]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U26      ; 314        ; 5        ; LA_PIN[12]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U27      ; 318        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 84         ; 2        ; DRAM_DQ[6]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 83         ; 2        ; DRAM_DQ[5]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 82         ; 2        ; DRAM_DQ[4]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 81         ; 2        ; DRAM_DQ[2]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 108        ; 2        ; DRAM_ADDR[4]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 107        ; 2        ; DRAM_WE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 110        ; 2        ; DRAM_CAS_N                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ; 109        ; 2        ; DRAM_ADDR[1]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; HEX3[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V23      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 88         ; 2        ; DRAM_DQ[3]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 87         ; 2        ; DRAM_DQ[1]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 112        ; 2        ; DRAM_DQ[0]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 111        ; 2        ; DRAM_DQM[1]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; DRAM_ADDR[6]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W8       ; 116        ; 2        ; DRAM_ADDR[5]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; HEX1[2]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 321        ; 5        ; HEX1[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; HEX1[4]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W26      ; 299        ; 5        ; HEX2[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W27      ; 301        ; 5        ; HEX2[5]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W28      ; 302        ; 5        ; HEX2[6]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; CLOCK_50                                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 92         ; 2        ; DRAM_DQ[8]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 91         ; 2        ; DRAM_DQ[9]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 114        ; 2        ; DRAM_ADDR[8]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ; 113        ; 2        ; DRAM_ADDR[9]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y7       ; 117        ; 2        ; DRAM_ADDR[12]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 198        ; 3        ; LCD_RW                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y16      ; 250        ; 4        ; D5M_D[8]                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y17      ; 249        ; 4        ; D5M_D[10]                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; HEX3[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; HEX1[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 288        ; 5        ; SW[17]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 287        ; 5        ; SW[16]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 298        ; 5        ; HEX2[2]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 297        ; 5        ; HEX2[4]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                    ;
+-------------------------------+----------------------------------------------------------------------+-------------------------------------------------------------------------+
; Name                          ; sdram_pll:u6|altpll:altpll_component|altpll_f423:auto_generated|pll1 ; CLKSRC:clksrc|altpll:altpll_component|CLKSRC_altpll:auto_generated|pll1 ;
+-------------------------------+----------------------------------------------------------------------+-------------------------------------------------------------------------+
; SDC pin name                  ; u6|altpll_component|auto_generated|pll1                              ; clksrc|altpll_component|auto_generated|pll1                             ;
; PLL mode                      ; Normal                                                               ; Normal                                                                  ;
; Compensate clock              ; clock0                                                               ; clock0                                                                  ;
; Compensated input/output pins ; --                                                                   ; --                                                                      ;
; Switchover type               ; --                                                                   ; --                                                                      ;
; Input frequency 0             ; 50.0 MHz                                                             ; 50.0 MHz                                                                ;
; Input frequency 1             ; --                                                                   ; --                                                                      ;
; Nominal PFD frequency         ; 50.0 MHz                                                             ; 50.0 MHz                                                                ;
; Nominal VCO frequency         ; 500.0 MHz                                                            ; 600.0 MHz                                                               ;
; VCO post scale K counter      ; 2                                                                    ; 2                                                                       ;
; VCO frequency control         ; Auto                                                                 ; Auto                                                                    ;
; VCO phase shift step          ; 250 ps                                                               ; 208 ps                                                                  ;
; VCO multiply                  ; --                                                                   ; --                                                                      ;
; VCO divide                    ; --                                                                   ; --                                                                      ;
; Freq min lock                 ; 30.0 MHz                                                             ; 25.0 MHz                                                                ;
; Freq max lock                 ; 65.02 MHz                                                            ; 54.18 MHz                                                               ;
; M VCO Tap                     ; 4                                                                    ; 0                                                                       ;
; M Initial                     ; 2                                                                    ; 1                                                                       ;
; M value                       ; 10                                                                   ; 12                                                                      ;
; N value                       ; 1                                                                    ; 1                                                                       ;
; Charge pump current           ; setting 1                                                            ; setting 1                                                               ;
; Loop filter resistance        ; setting 27                                                           ; setting 27                                                              ;
; Loop filter capacitance       ; setting 0                                                            ; setting 0                                                               ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                                 ; 680 kHz to 980 kHz                                                      ;
; Bandwidth type                ; Medium                                                               ; Medium                                                                  ;
; Real time reconfigurable      ; Off                                                                  ; Off                                                                     ;
; Scan chain MIF file           ; --                                                                   ; --                                                                      ;
; Preserve PLL counter order    ; Off                                                                  ; Off                                                                     ;
; PLL location                  ; PLL_4                                                                ; PLL_1                                                                   ;
; Inclk0 signal                 ; CLOCK2_50                                                            ; CLOCK_50                                                                ;
; Inclk1 signal                 ; --                                                                   ; --                                                                      ;
; Inclk0 signal type            ; Dedicated Pin                                                        ; Dedicated Pin                                                           ;
; Inclk1 signal type            ; --                                                                   ; --                                                                      ;
+-------------------------------+----------------------------------------------------------------------+-------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------+
; Name                                                                                ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift     ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                       ;
+-------------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------+
; sdram_pll:u6|altpll:altpll_component|altpll_f423:auto_generated|clk[0]              ; clock0       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)        ; 9.00 (250 ps)    ; 50/50      ; C0      ; 5             ; 3/2 Odd    ; --            ; 2       ; 4       ; u6|altpll_component|auto_generated|pll1|clk[0]     ;
; sdram_pll:u6|altpll:altpll_component|altpll_f423:auto_generated|clk[1]              ; clock1       ; 2    ; 1   ; 100.0 MHz        ; -108 (-3000 ps) ; 9.00 (250 ps)    ; 50/50      ; C2      ; 5             ; 3/2 Odd    ; --            ; 1       ; 0       ; u6|altpll_component|auto_generated|pll1|clk[1]     ;
; sdram_pll:u6|altpll:altpll_component|altpll_f423:auto_generated|clk[2]              ; clock2       ; 1    ; 2   ; 25.0 MHz         ; 0 (0 ps)        ; 2.25 (250 ps)    ; 50/50      ; C3      ; 20            ; 10/10 Even ; --            ; 2       ; 4       ; u6|altpll_component|auto_generated|pll1|clk[2]     ;
; sdram_pll:u6|altpll:altpll_component|altpll_f423:auto_generated|clk[3]              ; clock3       ; 1    ; 2   ; 25.0 MHz         ; 0 (0 ps)        ; 2.25 (250 ps)    ; 50/50      ; C1      ; 20            ; 10/10 Even ; --            ; 2       ; 4       ; u6|altpll_component|auto_generated|pll1|clk[3]     ;
; CLKSRC:clksrc|altpll:altpll_component|CLKSRC_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)        ; 7.50 (208 ps)    ; 50/50      ; C0      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ; clksrc|altpll_component|auto_generated|pll1|clk[0] ;
+-------------------------------------------------------------------------------------+--------------+------+-----+------------------+-----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                    ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                    ; Library Name ;
+-------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |ProCam                                                                       ; 7951 (78)   ; 3470 (14)                 ; 0 (0)         ; 81270       ; 15   ; 19           ; 9       ; 5         ; 305  ; 0            ; 4481 (49)    ; 864 (14)          ; 2606 (17)        ; |ProCam                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;    |ALT:alt|                                                                  ; 3558 (457)  ; 376 (376)                 ; 0 (0)         ; 0           ; 0    ; 13           ; 3       ; 5         ; 0    ; 0            ; 3172 (81)    ; 42 (42)           ; 344 (331)        ; |ProCam|ALT:alt                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;       |lpm_divide:Div3|                                                       ; 614 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 614 (0)      ; 0 (0)             ; 0 (0)            ; |ProCam|ALT:alt|lpm_divide:Div3                                                                                                                                                                                                                                                                                                                                        ; work         ;
;          |lpm_divide_rkm:auto_generated|                                      ; 614 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 614 (0)      ; 0 (0)             ; 0 (0)            ; |ProCam|ALT:alt|lpm_divide:Div3|lpm_divide_rkm:auto_generated                                                                                                                                                                                                                                                                                                          ; work         ;
;             |sign_div_unsign_jnh:divider|                                     ; 614 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 614 (0)      ; 0 (0)             ; 0 (0)            ; |ProCam|ALT:alt|lpm_divide:Div3|lpm_divide_rkm:auto_generated|sign_div_unsign_jnh:divider                                                                                                                                                                                                                                                                              ; work         ;
;                |alt_u_div_qaf:divider|                                        ; 614 (614)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 614 (614)    ; 0 (0)             ; 0 (0)            ; |ProCam|ALT:alt|lpm_divide:Div3|lpm_divide_rkm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_qaf:divider                                                                                                                                                                                                                                                        ; work         ;
;       |lpm_divide:Div4|                                                       ; 2411 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2399 (0)     ; 0 (0)             ; 12 (0)           ; |ProCam|ALT:alt|lpm_divide:Div4                                                                                                                                                                                                                                                                                                                                        ; work         ;
;          |lpm_divide_rkm:auto_generated|                                      ; 2411 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2399 (0)     ; 0 (0)             ; 12 (0)           ; |ProCam|ALT:alt|lpm_divide:Div4|lpm_divide_rkm:auto_generated                                                                                                                                                                                                                                                                                                          ; work         ;
;             |sign_div_unsign_jnh:divider|                                     ; 2411 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2399 (0)     ; 0 (0)             ; 12 (0)           ; |ProCam|ALT:alt|lpm_divide:Div4|lpm_divide_rkm:auto_generated|sign_div_unsign_jnh:divider                                                                                                                                                                                                                                                                              ; work         ;
;                |alt_u_div_qaf:divider|                                        ; 2411 (2411) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2399 (2399)  ; 0 (0)             ; 12 (12)          ; |ProCam|ALT:alt|lpm_divide:Div4|lpm_divide_rkm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_qaf:divider                                                                                                                                                                                                                                                        ; work         ;
;       |lpm_mult:Mult0|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ProCam|ALT:alt|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                                                         ; work         ;
;          |mult_2at:auto_generated|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ProCam|ALT:alt|lpm_mult:Mult0|mult_2at:auto_generated                                                                                                                                                                                                                                                                                                                 ; work         ;
;       |lpm_mult:Mult1|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ProCam|ALT:alt|lpm_mult:Mult1                                                                                                                                                                                                                                                                                                                                         ; work         ;
;          |mult_2at:auto_generated|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ProCam|ALT:alt|lpm_mult:Mult1|mult_2at:auto_generated                                                                                                                                                                                                                                                                                                                 ; work         ;
;       |lpm_mult:Mult2|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ProCam|ALT:alt|lpm_mult:Mult2                                                                                                                                                                                                                                                                                                                                         ; work         ;
;          |mult_2at:auto_generated|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ProCam|ALT:alt|lpm_mult:Mult2|mult_2at:auto_generated                                                                                                                                                                                                                                                                                                                 ; work         ;
;       |lpm_mult:Mult3|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ProCam|ALT:alt|lpm_mult:Mult3                                                                                                                                                                                                                                                                                                                                         ; work         ;
;          |mult_7dt:auto_generated|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ProCam|ALT:alt|lpm_mult:Mult3|mult_7dt:auto_generated                                                                                                                                                                                                                                                                                                                 ; work         ;
;       |lpm_mult:Mult4|                                                        ; 79 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 78 (0)       ; 0 (0)             ; 1 (0)            ; |ProCam|ALT:alt|lpm_mult:Mult4                                                                                                                                                                                                                                                                                                                                         ; work         ;
;          |mult_8dt:auto_generated|                                            ; 79 (79)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 78 (78)      ; 0 (0)             ; 1 (1)            ; |ProCam|ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated                                                                                                                                                                                                                                                                                                                 ; work         ;
;    |CCD_Capture:u3|                                                           ; 90 (90)     ; 74 (74)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 7 (7)             ; 68 (68)          ; |ProCam|CCD_Capture:u3                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;    |CLKSRC:clksrc|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ProCam|CLKSRC:clksrc                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;       |altpll:altpll_component|                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ProCam|CLKSRC:clksrc|altpll:altpll_component                                                                                                                                                                                                                                                                                                                          ; work         ;
;          |CLKSRC_altpll:auto_generated|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ProCam|CLKSRC:clksrc|altpll:altpll_component|CLKSRC_altpll:auto_generated                                                                                                                                                                                                                                                                                             ; work         ;
;    |COLOR_TRANSFORM:color_transform1|                                         ; 11 (0)      ; 6 (0)                     ; 0 (0)         ; 66          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 2 (0)             ; 4 (0)            ; |ProCam|COLOR_TRANSFORM:color_transform1                                                                                                                                                                                                                                                                                                                               ; work         ;
;       |altshift_taps:xbuff1_rtl_0|                                            ; 11 (0)      ; 6 (0)                     ; 0 (0)         ; 66          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 2 (0)             ; 4 (0)            ; |ProCam|COLOR_TRANSFORM:color_transform1|altshift_taps:xbuff1_rtl_0                                                                                                                                                                                                                                                                                                    ; work         ;
;          |shift_taps_bkm:auto_generated|                                      ; 11 (4)      ; 6 (3)                     ; 0 (0)         ; 66          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (1)        ; 2 (2)             ; 4 (1)            ; |ProCam|COLOR_TRANSFORM:color_transform1|altshift_taps:xbuff1_rtl_0|shift_taps_bkm:auto_generated                                                                                                                                                                                                                                                                      ; work         ;
;             |altsyncram_r861:altsyncram4|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 66          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ProCam|COLOR_TRANSFORM:color_transform1|altshift_taps:xbuff1_rtl_0|shift_taps_bkm:auto_generated|altsyncram_r861:altsyncram4                                                                                                                                                                                                                                          ; work         ;
;             |cntr_6pf:cntr1|                                                  ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |ProCam|COLOR_TRANSFORM:color_transform1|altshift_taps:xbuff1_rtl_0|shift_taps_bkm:auto_generated|cntr_6pf:cntr1                                                                                                                                                                                                                                                       ; work         ;
;             |cntr_p8h:cntr5|                                                  ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |ProCam|COLOR_TRANSFORM:color_transform1|altshift_taps:xbuff1_rtl_0|shift_taps_bkm:auto_generated|cntr_p8h:cntr5                                                                                                                                                                                                                                                       ; work         ;
;    |DVI_RX_Controller:dvi_rx1|                                                ; 59 (59)     ; 46 (46)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 46 (46)          ; |ProCam|DVI_RX_Controller:dvi_rx1                                                                                                                                                                                                                                                                                                                                      ; work         ;
;    |FIFO_sram:fifo_sram|                                                      ; 151 (0)     ; 127 (0)                   ; 0 (0)         ; 36864       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 53 (0)            ; 74 (0)           ; |ProCam|FIFO_sram:fifo_sram                                                                                                                                                                                                                                                                                                                                            ; work         ;
;       |dcfifo:dcfifo_component|                                               ; 151 (0)     ; 127 (0)                   ; 0 (0)         ; 36864       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 53 (0)            ; 74 (0)           ; |ProCam|FIFO_sram:fifo_sram|dcfifo:dcfifo_component                                                                                                                                                                                                                                                                                                                    ; work         ;
;          |dcfifo_aul1:auto_generated|                                         ; 151 (44)    ; 127 (33)                  ; 0 (0)         ; 36864       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (7)       ; 53 (22)           ; 74 (9)           ; |ProCam|FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated                                                                                                                                                                                                                                                                                         ; work         ;
;             |a_gray2bin_7ib:rdptr_g_gray2bin|                                 ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; |ProCam|FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|a_gray2bin_7ib:rdptr_g_gray2bin                                                                                                                                                                                                                                                         ; work         ;
;             |a_gray2bin_7ib:rs_dgwp_gray2bin|                                 ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; |ProCam|FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|a_gray2bin_7ib:rs_dgwp_gray2bin                                                                                                                                                                                                                                                         ; work         ;
;             |a_graycounter_2lc:wrptr_g1p|                                     ; 23 (23)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 2 (2)             ; 16 (16)          ; |ProCam|FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|a_graycounter_2lc:wrptr_g1p                                                                                                                                                                                                                                                             ; work         ;
;             |a_graycounter_677:rdptr_g1p|                                     ; 27 (27)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 23 (23)          ; |ProCam|FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|a_graycounter_677:rdptr_g1p                                                                                                                                                                                                                                                             ; work         ;
;             |alt_synch_pipe_tld:rs_dgwp|                                      ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 10 (0)           ; |ProCam|FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|alt_synch_pipe_tld:rs_dgwp                                                                                                                                                                                                                                                              ; work         ;
;                |dffpipe_se9:dffpipe6|                                         ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 10 (10)          ; |ProCam|FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|alt_synch_pipe_tld:rs_dgwp|dffpipe_se9:dffpipe6                                                                                                                                                                                                                                         ; work         ;
;             |alt_synch_pipe_uld:ws_dgrp|                                      ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 8 (0)            ; |ProCam|FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|alt_synch_pipe_uld:ws_dgrp                                                                                                                                                                                                                                                              ; work         ;
;                |dffpipe_te9:dffpipe9|                                         ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 8 (8)            ; |ProCam|FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|alt_synch_pipe_uld:ws_dgrp|dffpipe_te9:dffpipe9                                                                                                                                                                                                                                         ; work         ;
;             |altsyncram_im31:fifo_ram|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 36864       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ProCam|FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|altsyncram_im31:fifo_ram                                                                                                                                                                                                                                                                ; work         ;
;             |cmpr_o76:rdempty_eq_comp|                                        ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |ProCam|FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|cmpr_o76:rdempty_eq_comp                                                                                                                                                                                                                                                                ; work         ;
;             |cmpr_o76:wrfull_eq_comp|                                         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |ProCam|FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|cmpr_o76:wrfull_eq_comp                                                                                                                                                                                                                                                                 ; work         ;
;             |dffpipe_pe9:rs_brp|                                              ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |ProCam|FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|dffpipe_pe9:rs_brp                                                                                                                                                                                                                                                                      ; work         ;
;             |dffpipe_pe9:rs_bwp|                                              ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 7 (7)            ; |ProCam|FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|dffpipe_pe9:rs_bwp                                                                                                                                                                                                                                                                      ; work         ;
;    |HOMOGRAPHY:homography|                                                    ; 99 (99)     ; 99 (99)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 81 (81)           ; 18 (18)          ; |ProCam|HOMOGRAPHY:homography                                                                                                                                                                                                                                                                                                                                          ; work         ;
;    |I2C_CCD_Config:u8|                                                        ; 296 (215)   ; 132 (94)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 164 (121)    ; 18 (6)            ; 114 (88)         ; |ProCam|I2C_CCD_Config:u8                                                                                                                                                                                                                                                                                                                                              ; work         ;
;       |I2C_Controller:u0|                                                     ; 81 (81)     ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 12 (12)           ; 26 (26)          ; |ProCam|I2C_CCD_Config:u8|I2C_Controller:u0                                                                                                                                                                                                                                                                                                                            ; work         ;
;    |MASK:mask|                                                                ; 25 (18)     ; 23 (17)                   ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 1 (0)             ; 22 (17)          ; |ProCam|MASK:mask                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;       |altshift_taps:buffer_rtl_0|                                            ; 7 (0)       ; 6 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 1 (0)             ; 5 (0)            ; |ProCam|MASK:mask|altshift_taps:buffer_rtl_0                                                                                                                                                                                                                                                                                                                           ; work         ;
;          |shift_taps_hkm:auto_generated|                                      ; 7 (1)       ; 6 (1)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 1 (1)             ; 5 (0)            ; |ProCam|MASK:mask|altshift_taps:buffer_rtl_0|shift_taps_hkm:auto_generated                                                                                                                                                                                                                                                                                             ; work         ;
;             |altsyncram_22b1:altsyncram2|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ProCam|MASK:mask|altshift_taps:buffer_rtl_0|shift_taps_hkm:auto_generated|altsyncram_22b1:altsyncram2                                                                                                                                                                                                                                                                 ; work         ;
;             |cntr_7pf:cntr1|                                                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ProCam|MASK:mask|altshift_taps:buffer_rtl_0|shift_taps_hkm:auto_generated|cntr_7pf:cntr1                                                                                                                                                                                                                                                                              ; work         ;
;             |cntr_u8h:cntr3|                                                  ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |ProCam|MASK:mask|altshift_taps:buffer_rtl_0|shift_taps_hkm:auto_generated|cntr_u8h:cntr3                                                                                                                                                                                                                                                                              ; work         ;
;    |MASK_GENERATOR:mask_generator|                                            ; 144 (144)   ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 6            ; 6       ; 0         ; 0    ; 0            ; 85 (85)      ; 2 (2)             ; 57 (57)          ; |ProCam|MASK_GENERATOR:mask_generator                                                                                                                                                                                                                                                                                                                                  ; work         ;
;       |lpm_mult:Mult0|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ProCam|MASK_GENERATOR:mask_generator|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                                   ; work         ;
;          |mult_33t:auto_generated|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ProCam|MASK_GENERATOR:mask_generator|lpm_mult:Mult0|mult_33t:auto_generated                                                                                                                                                                                                                                                                                           ; work         ;
;       |lpm_mult:Mult1|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ProCam|MASK_GENERATOR:mask_generator|lpm_mult:Mult1                                                                                                                                                                                                                                                                                                                   ; work         ;
;          |mult_33t:auto_generated|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ProCam|MASK_GENERATOR:mask_generator|lpm_mult:Mult1|mult_33t:auto_generated                                                                                                                                                                                                                                                                                           ; work         ;
;       |lpm_mult:Mult2|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ProCam|MASK_GENERATOR:mask_generator|lpm_mult:Mult2                                                                                                                                                                                                                                                                                                                   ; work         ;
;          |mult_33t:auto_generated|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ProCam|MASK_GENERATOR:mask_generator|lpm_mult:Mult2|mult_33t:auto_generated                                                                                                                                                                                                                                                                                           ; work         ;
;       |lpm_mult:Mult3|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ProCam|MASK_GENERATOR:mask_generator|lpm_mult:Mult3                                                                                                                                                                                                                                                                                                                   ; work         ;
;          |mult_33t:auto_generated|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ProCam|MASK_GENERATOR:mask_generator|lpm_mult:Mult3|mult_33t:auto_generated                                                                                                                                                                                                                                                                                           ; work         ;
;       |lpm_mult:Mult4|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ProCam|MASK_GENERATOR:mask_generator|lpm_mult:Mult4                                                                                                                                                                                                                                                                                                                   ; work         ;
;          |mult_33t:auto_generated|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ProCam|MASK_GENERATOR:mask_generator|lpm_mult:Mult4|mult_33t:auto_generated                                                                                                                                                                                                                                                                                           ; work         ;
;       |lpm_mult:Mult5|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ProCam|MASK_GENERATOR:mask_generator|lpm_mult:Mult5                                                                                                                                                                                                                                                                                                                   ; work         ;
;          |mult_33t:auto_generated|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ProCam|MASK_GENERATOR:mask_generator|lpm_mult:Mult5|mult_33t:auto_generated                                                                                                                                                                                                                                                                                           ; work         ;
;    |RAW2RGB:u4|                                                               ; 90 (75)     ; 59 (49)                   ; 0 (0)         ; 15312       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (26)      ; 16 (16)           ; 43 (33)          ; |ProCam|RAW2RGB:u4                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;       |Line_Buffer1:u0|                                                       ; 15 (0)      ; 10 (0)                    ; 0 (0)         ; 15312       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 10 (0)           ; |ProCam|RAW2RGB:u4|Line_Buffer1:u0                                                                                                                                                                                                                                                                                                                                     ; work         ;
;          |altshift_taps:ALTSHIFT_TAPS_component|                              ; 15 (0)      ; 10 (0)                    ; 0 (0)         ; 15312       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 10 (0)           ; |ProCam|RAW2RGB:u4|Line_Buffer1:u0|altshift_taps:ALTSHIFT_TAPS_component                                                                                                                                                                                                                                                                                               ; work         ;
;             |shift_taps_isv:auto_generated|                                   ; 15 (0)      ; 10 (0)                    ; 0 (0)         ; 15312       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 10 (0)           ; |ProCam|RAW2RGB:u4|Line_Buffer1:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_isv:auto_generated                                                                                                                                                                                                                                                                 ; work         ;
;                |altsyncram_nja1:altsyncram2|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 15312       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ProCam|RAW2RGB:u4|Line_Buffer1:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_isv:auto_generated|altsyncram_nja1:altsyncram2                                                                                                                                                                                                                                     ; work         ;
;                |cntr_3uf:cntr1|                                               ; 15 (12)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (2)        ; 0 (0)             ; 10 (10)          ; |ProCam|RAW2RGB:u4|Line_Buffer1:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_isv:auto_generated|cntr_3uf:cntr1                                                                                                                                                                                                                                                  ; work         ;
;                   |cmpr_7ic:cmpr4|                                            ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |ProCam|RAW2RGB:u4|Line_Buffer1:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_isv:auto_generated|cntr_3uf:cntr1|cmpr_7ic:cmpr4                                                                                                                                                                                                                                   ; work         ;
;    |Reset_Delay:u2|                                                           ; 55 (55)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 2 (2)             ; 35 (35)          ; |ProCam|Reset_Delay:u2                                                                                                                                                                                                                                                                                                                                                 ; work         ;
;    |SEG7_LUT_8:u5|                                                            ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; |ProCam|SEG7_LUT_8:u5                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;       |SEG7_LUT:u0|                                                           ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |ProCam|SEG7_LUT_8:u5|SEG7_LUT:u0                                                                                                                                                                                                                                                                                                                                      ; work         ;
;       |SEG7_LUT:u1|                                                           ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |ProCam|SEG7_LUT_8:u5|SEG7_LUT:u1                                                                                                                                                                                                                                                                                                                                      ; work         ;
;       |SEG7_LUT:u2|                                                           ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |ProCam|SEG7_LUT_8:u5|SEG7_LUT:u2                                                                                                                                                                                                                                                                                                                                      ; work         ;
;       |SEG7_LUT:u3|                                                           ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |ProCam|SEG7_LUT_8:u5|SEG7_LUT:u3                                                                                                                                                                                                                                                                                                                                      ; work         ;
;       |SEG7_LUT:u4|                                                           ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |ProCam|SEG7_LUT_8:u5|SEG7_LUT:u4                                                                                                                                                                                                                                                                                                                                      ; work         ;
;       |SEG7_LUT:u5|                                                           ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |ProCam|SEG7_LUT_8:u5|SEG7_LUT:u5                                                                                                                                                                                                                                                                                                                                      ; work         ;
;       |SEG7_LUT:u6|                                                           ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |ProCam|SEG7_LUT_8:u5|SEG7_LUT:u6                                                                                                                                                                                                                                                                                                                                      ; work         ;
;       |SEG7_LUT:u7|                                                           ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |ProCam|SEG7_LUT_8:u5|SEG7_LUT:u7                                                                                                                                                                                                                                                                                                                                      ; work         ;
;    |SRAM_Controller:sram_controller|                                          ; 81 (81)     ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 18 (18)           ; 31 (31)          ; |ProCam|SRAM_Controller:sram_controller                                                                                                                                                                                                                                                                                                                                ; work         ;
;    |Sdram_Control:u7|                                                         ; 981 (347)   ; 706 (172)                 ; 0 (0)         ; 28672       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 275 (169)    ; 225 (38)          ; 481 (140)        ; |ProCam|Sdram_Control:u7                                                                                                                                                                                                                                                                                                                                               ; work         ;
;       |Sdram_RD_FIFO:u_read1_fifo|                                            ; 122 (0)     ; 106 (0)                   ; 0 (0)         ; 6656        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 44 (0)            ; 62 (0)           ; |ProCam|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo                                                                                                                                                                                                                                                                                                                    ; work         ;
;          |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                  ; 122 (0)     ; 106 (0)                   ; 0 (0)         ; 6656        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 44 (0)            ; 62 (0)           ; |ProCam|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                                                                                  ; work         ;
;             |dcfifo_aij1:auto_generated|                                      ; 122 (37)    ; 106 (27)                  ; 0 (0)         ; 6656        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (2)       ; 44 (23)           ; 62 (12)          ; |ProCam|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated                                                                                                                                                                                                                                       ; work         ;
;                |a_gray2bin_ugb:wrptr_g_gray2bin|                              ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 2 (2)            ; |ProCam|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_gray2bin_ugb:wrptr_g_gray2bin                                                                                                                                                                                                       ; work         ;
;                |a_gray2bin_ugb:ws_dgrp_gray2bin|                              ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |ProCam|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_gray2bin_ugb:ws_dgrp_gray2bin                                                                                                                                                                                                       ; work         ;
;                |a_graycounter_pjc:wrptr_g1p|                                  ; 20 (20)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 15 (15)          ; |ProCam|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_pjc:wrptr_g1p                                                                                                                                                                                                           ; work         ;
;                |a_graycounter_s57:rdptr_g1p|                                  ; 17 (17)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 14 (14)          ; |ProCam|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_s57:rdptr_g1p                                                                                                                                                                                                           ; work         ;
;                |alt_synch_pipe_kkd:rs_dgwp|                                   ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (0)            ; 7 (0)            ; |ProCam|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|alt_synch_pipe_kkd:rs_dgwp                                                                                                                                                                                                            ; work         ;
;                   |dffpipe_jd9:dffpipe12|                                     ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 7 (7)            ; |ProCam|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|alt_synch_pipe_kkd:rs_dgwp|dffpipe_jd9:dffpipe12                                                                                                                                                                                      ; work         ;
;                |alt_synch_pipe_lkd:ws_dgrp|                                   ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (0)             ; 9 (0)            ; |ProCam|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|alt_synch_pipe_lkd:ws_dgrp                                                                                                                                                                                                            ; work         ;
;                   |dffpipe_kd9:dffpipe15|                                     ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 9 (9)            ; |ProCam|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe15                                                                                                                                                                                      ; work         ;
;                |altsyncram_sj31:fifo_ram|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6656        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ProCam|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|altsyncram_sj31:fifo_ram                                                                                                                                                                                                              ; work         ;
;                |cmpr_f66:rdempty_eq_comp|                                     ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |ProCam|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|cmpr_f66:rdempty_eq_comp                                                                                                                                                                                                              ; work         ;
;                |cmpr_f66:wrfull_eq_comp|                                      ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |ProCam|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|cmpr_f66:wrfull_eq_comp                                                                                                                                                                                                               ; work         ;
;                |cntr_54e:cntr_b|                                              ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |ProCam|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|cntr_54e:cntr_b                                                                                                                                                                                                                       ; work         ;
;                |dffpipe_gd9:ws_brp|                                           ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |ProCam|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|dffpipe_gd9:ws_brp                                                                                                                                                                                                                    ; work         ;
;                |dffpipe_gd9:ws_bwp|                                           ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |ProCam|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|dffpipe_gd9:ws_bwp                                                                                                                                                                                                                    ; work         ;
;       |Sdram_RD_FIFO:u_read2_fifo|                                            ; 119 (0)     ; 106 (0)                   ; 0 (0)         ; 5632        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 41 (0)            ; 65 (0)           ; |ProCam|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo                                                                                                                                                                                                                                                                                                                    ; work         ;
;          |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                  ; 119 (0)     ; 106 (0)                   ; 0 (0)         ; 5632        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 41 (0)            ; 65 (0)           ; |ProCam|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                                                                                  ; work         ;
;             |dcfifo_aij1:auto_generated|                                      ; 119 (35)    ; 106 (27)                  ; 0 (0)         ; 5632        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (1)       ; 41 (20)           ; 65 (13)          ; |ProCam|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated                                                                                                                                                                                                                                       ; work         ;
;                |a_gray2bin_ugb:wrptr_g_gray2bin|                              ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |ProCam|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_gray2bin_ugb:wrptr_g_gray2bin                                                                                                                                                                                                       ; work         ;
;                |a_gray2bin_ugb:ws_dgrp_gray2bin|                              ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |ProCam|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_gray2bin_ugb:ws_dgrp_gray2bin                                                                                                                                                                                                       ; work         ;
;                |a_graycounter_pjc:wrptr_g1p|                                  ; 20 (20)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 14 (14)          ; |ProCam|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_pjc:wrptr_g1p                                                                                                                                                                                                           ; work         ;
;                |a_graycounter_s57:rdptr_g1p|                                  ; 17 (17)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 14 (14)          ; |ProCam|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_s57:rdptr_g1p                                                                                                                                                                                                           ; work         ;
;                |alt_synch_pipe_kkd:rs_dgwp|                                   ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (0)            ; 7 (0)            ; |ProCam|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|alt_synch_pipe_kkd:rs_dgwp                                                                                                                                                                                                            ; work         ;
;                   |dffpipe_jd9:dffpipe12|                                     ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 7 (7)            ; |ProCam|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|alt_synch_pipe_kkd:rs_dgwp|dffpipe_jd9:dffpipe12                                                                                                                                                                                      ; work         ;
;                |alt_synch_pipe_lkd:ws_dgrp|                                   ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (0)             ; 9 (0)            ; |ProCam|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|alt_synch_pipe_lkd:ws_dgrp                                                                                                                                                                                                            ; work         ;
;                   |dffpipe_kd9:dffpipe15|                                     ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 9 (9)            ; |ProCam|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe15                                                                                                                                                                                      ; work         ;
;                |altsyncram_sj31:fifo_ram|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5632        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ProCam|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|altsyncram_sj31:fifo_ram                                                                                                                                                                                                              ; work         ;
;                |cmpr_f66:rdempty_eq_comp|                                     ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |ProCam|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|cmpr_f66:rdempty_eq_comp                                                                                                                                                                                                              ; work         ;
;                |cmpr_f66:wrfull_eq_comp|                                      ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |ProCam|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|cmpr_f66:wrfull_eq_comp                                                                                                                                                                                                               ; work         ;
;                |cntr_54e:cntr_b|                                              ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |ProCam|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|cntr_54e:cntr_b                                                                                                                                                                                                                       ; work         ;
;                |dffpipe_gd9:ws_brp|                                           ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |ProCam|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|dffpipe_gd9:ws_brp                                                                                                                                                                                                                    ; work         ;
;                |dffpipe_gd9:ws_bwp|                                           ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |ProCam|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|dffpipe_gd9:ws_bwp                                                                                                                                                                                                                    ; work         ;
;       |Sdram_WR_FIFO:u_write1_fifo|                                           ; 126 (0)     ; 107 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 41 (0)            ; 66 (0)           ; |ProCam|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo                                                                                                                                                                                                                                                                                                                   ; work         ;
;          |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                  ; 126 (0)     ; 107 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 41 (0)            ; 66 (0)           ; |ProCam|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                                                                                 ; work         ;
;             |dcfifo_ihj1:auto_generated|                                      ; 126 (38)    ; 107 (28)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (2)       ; 41 (18)           ; 66 (17)          ; |ProCam|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated                                                                                                                                                                                                                                      ; work         ;
;                |a_gray2bin_ugb:rdptr_g_gray2bin|                              ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 1 (1)            ; |ProCam|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_gray2bin_ugb:rdptr_g_gray2bin                                                                                                                                                                                                      ; work         ;
;                |a_gray2bin_ugb:rs_dgwp_gray2bin|                              ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |ProCam|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_gray2bin_ugb:rs_dgwp_gray2bin                                                                                                                                                                                                      ; work         ;
;                |a_graycounter_ojc:wrptr_g1p|                                  ; 17 (17)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 12 (12)          ; |ProCam|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_graycounter_ojc:wrptr_g1p                                                                                                                                                                                                          ; work         ;
;                |a_graycounter_t57:rdptr_g1p|                                  ; 22 (22)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 17 (17)          ; |ProCam|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_graycounter_t57:rdptr_g1p                                                                                                                                                                                                          ; work         ;
;                |alt_synch_pipe_ikd:rs_dgwp|                                   ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (0)            ; 7 (0)            ; |ProCam|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|alt_synch_pipe_ikd:rs_dgwp                                                                                                                                                                                                           ; work         ;
;                   |dffpipe_hd9:dffpipe13|                                     ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 7 (7)            ; |ProCam|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|alt_synch_pipe_ikd:rs_dgwp|dffpipe_hd9:dffpipe13                                                                                                                                                                                     ; work         ;
;                |alt_synch_pipe_jkd:ws_dgrp|                                   ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (0)             ; 9 (0)            ; |ProCam|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|alt_synch_pipe_jkd:ws_dgrp                                                                                                                                                                                                           ; work         ;
;                   |dffpipe_id9:dffpipe16|                                     ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 9 (9)            ; |ProCam|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16                                                                                                                                                                                     ; work         ;
;                |altsyncram_rj31:fifo_ram|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ProCam|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|altsyncram_rj31:fifo_ram                                                                                                                                                                                                             ; work         ;
;                |cmpr_f66:rdempty_eq_comp|                                     ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |ProCam|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|cmpr_f66:rdempty_eq_comp                                                                                                                                                                                                             ; work         ;
;                |cmpr_f66:wrfull_eq_comp|                                      ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |ProCam|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|cmpr_f66:wrfull_eq_comp                                                                                                                                                                                                              ; work         ;
;                |cntr_54e:cntr_b|                                              ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |ProCam|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|cntr_54e:cntr_b                                                                                                                                                                                                                      ; work         ;
;                |dffpipe_gd9:rs_brp|                                           ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |ProCam|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|dffpipe_gd9:rs_brp                                                                                                                                                                                                                   ; work         ;
;                |dffpipe_gd9:rs_bwp|                                           ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |ProCam|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|dffpipe_gd9:rs_bwp                                                                                                                                                                                                                   ; work         ;
;       |Sdram_WR_FIFO:u_write2_fifo|                                           ; 123 (0)     ; 107 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 38 (0)            ; 69 (0)           ; |ProCam|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo                                                                                                                                                                                                                                                                                                                   ; work         ;
;          |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                  ; 123 (0)     ; 107 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 38 (0)            ; 69 (0)           ; |ProCam|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                                                                                 ; work         ;
;             |dcfifo_ihj1:auto_generated|                                      ; 123 (38)    ; 107 (28)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (1)       ; 38 (21)           ; 69 (14)          ; |ProCam|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated                                                                                                                                                                                                                                      ; work         ;
;                |a_gray2bin_ugb:rdptr_g_gray2bin|                              ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; |ProCam|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_gray2bin_ugb:rdptr_g_gray2bin                                                                                                                                                                                                      ; work         ;
;                |a_gray2bin_ugb:rs_dgwp_gray2bin|                              ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |ProCam|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_gray2bin_ugb:rs_dgwp_gray2bin                                                                                                                                                                                                      ; work         ;
;                |a_graycounter_ojc:wrptr_g1p|                                  ; 17 (17)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 13 (13)          ; |ProCam|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_graycounter_ojc:wrptr_g1p                                                                                                                                                                                                          ; work         ;
;                |a_graycounter_t57:rdptr_g1p|                                  ; 21 (21)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |ProCam|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_graycounter_t57:rdptr_g1p                                                                                                                                                                                                          ; work         ;
;                |alt_synch_pipe_ikd:rs_dgwp|                                   ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (0)             ; 10 (0)           ; |ProCam|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|alt_synch_pipe_ikd:rs_dgwp                                                                                                                                                                                                           ; work         ;
;                   |dffpipe_hd9:dffpipe13|                                     ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 10 (10)          ; |ProCam|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|alt_synch_pipe_ikd:rs_dgwp|dffpipe_hd9:dffpipe13                                                                                                                                                                                     ; work         ;
;                |alt_synch_pipe_jkd:ws_dgrp|                                   ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (0)             ; 9 (0)            ; |ProCam|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|alt_synch_pipe_jkd:ws_dgrp                                                                                                                                                                                                           ; work         ;
;                   |dffpipe_id9:dffpipe16|                                     ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 9 (9)            ; |ProCam|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe16                                                                                                                                                                                     ; work         ;
;                |altsyncram_rj31:fifo_ram|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ProCam|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|altsyncram_rj31:fifo_ram                                                                                                                                                                                                             ; work         ;
;                |cmpr_f66:rdempty_eq_comp|                                     ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |ProCam|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|cmpr_f66:rdempty_eq_comp                                                                                                                                                                                                             ; work         ;
;                |cmpr_f66:wrfull_eq_comp|                                      ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |ProCam|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|cmpr_f66:wrfull_eq_comp                                                                                                                                                                                                              ; work         ;
;                |cntr_54e:cntr_b|                                              ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |ProCam|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|cntr_54e:cntr_b                                                                                                                                                                                                                      ; work         ;
;                |dffpipe_gd9:rs_brp|                                           ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |ProCam|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|dffpipe_gd9:rs_brp                                                                                                                                                                                                                   ; work         ;
;                |dffpipe_gd9:rs_bwp|                                           ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |ProCam|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|dffpipe_gd9:rs_bwp                                                                                                                                                                                                                   ; work         ;
;       |command:u_command|                                                     ; 70 (70)     ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 7 (7)             ; 44 (44)          ; |ProCam|Sdram_Control:u7|command:u_command                                                                                                                                                                                                                                                                                                                             ; work         ;
;       |control_interface:u_control_interface|                                 ; 82 (82)     ; 59 (59)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 16 (16)           ; 43 (43)          ; |ProCam|Sdram_Control:u7|control_interface:u_control_interface                                                                                                                                                                                                                                                                                                         ; work         ;
;    |VGAController:vga_controller1|                                            ; 75 (75)     ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 2 (2)             ; 42 (42)          ; |ProCam|VGAController:vga_controller1                                                                                                                                                                                                                                                                                                                                  ; work         ;
;    |VGA_Controller:u1|                                                        ; 77 (77)     ; 56 (56)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 1 (1)             ; 55 (55)          ; |ProCam|VGA_Controller:u1                                                                                                                                                                                                                                                                                                                                              ; work         ;
;    |convert1:i2f|                                                             ; 548 (0)     ; 345 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 202 (0)      ; 42 (0)            ; 304 (0)          ; |ProCam|convert1:i2f                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;       |convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|       ; 548 (235)   ; 345 (216)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 202 (19)     ; 42 (33)           ; 304 (123)        ; |ProCam|convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component                                                                                                                                                                                                                                                                                   ; work         ;
;          |convert1_altbarrel_shift_30g:altbarrel_shift5|                      ; 296 (296)   ; 129 (129)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 110 (110)    ; 9 (9)             ; 177 (177)        ; |ProCam|convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|convert1_altbarrel_shift_30g:altbarrel_shift5                                                                                                                                                                                                                                     ; work         ;
;          |convert1_altpriority_encoder_0c6:altpriority_encoder2|              ; 68 (4)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (2)       ; 0 (0)             ; 4 (2)            ; |ProCam|convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|convert1_altpriority_encoder_0c6:altpriority_encoder2                                                                                                                                                                                                                             ; work         ;
;             |convert1_altpriority_encoder_q08:altpriority_encoder9|           ; 32 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (17)      ; 0 (0)             ; 0 (0)            ; |ProCam|convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|convert1_altpriority_encoder_0c6:altpriority_encoder2|convert1_altpriority_encoder_q08:altpriority_encoder9                                                                                                                                                                       ; work         ;
;                |convert1_altpriority_encoder_r08:altpriority_encoder19|       ; 9 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (5)        ; 0 (0)             ; 0 (0)            ; |ProCam|convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|convert1_altpriority_encoder_0c6:altpriority_encoder2|convert1_altpriority_encoder_q08:altpriority_encoder9|convert1_altpriority_encoder_r08:altpriority_encoder19                                                                                                                ; work         ;
;                   |convert1_altpriority_encoder_be8:altpriority_encoder22|    ; 3 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 0 (0)            ; |ProCam|convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|convert1_altpriority_encoder_0c6:altpriority_encoder2|convert1_altpriority_encoder_q08:altpriority_encoder9|convert1_altpriority_encoder_r08:altpriority_encoder19|convert1_altpriority_encoder_be8:altpriority_encoder22                                                         ; work         ;
;                      |convert1_altpriority_encoder_6e8:altpriority_encoder16| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ProCam|convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|convert1_altpriority_encoder_0c6:altpriority_encoder2|convert1_altpriority_encoder_q08:altpriority_encoder9|convert1_altpriority_encoder_r08:altpriority_encoder19|convert1_altpriority_encoder_be8:altpriority_encoder22|convert1_altpriority_encoder_6e8:altpriority_encoder16  ; work         ;
;                   |convert1_altpriority_encoder_bv7:altpriority_encoder21|    ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |ProCam|convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|convert1_altpriority_encoder_0c6:altpriority_encoder2|convert1_altpriority_encoder_q08:altpriority_encoder9|convert1_altpriority_encoder_r08:altpriority_encoder19|convert1_altpriority_encoder_bv7:altpriority_encoder21                                                         ; work         ;
;                      |convert1_altpriority_encoder_6e8:altpriority_encoder24| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ProCam|convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|convert1_altpriority_encoder_0c6:altpriority_encoder2|convert1_altpriority_encoder_q08:altpriority_encoder9|convert1_altpriority_encoder_r08:altpriority_encoder19|convert1_altpriority_encoder_bv7:altpriority_encoder21|convert1_altpriority_encoder_6e8:altpriority_encoder24  ; work         ;
;                |convert1_altpriority_encoder_rf8:altpriority_encoder20|       ; 6 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (2)        ; 0 (0)             ; 0 (0)            ; |ProCam|convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|convert1_altpriority_encoder_0c6:altpriority_encoder2|convert1_altpriority_encoder_q08:altpriority_encoder9|convert1_altpriority_encoder_rf8:altpriority_encoder20                                                                                                                ; work         ;
;                   |convert1_altpriority_encoder_be8:altpriority_encoder13|    ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |ProCam|convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|convert1_altpriority_encoder_0c6:altpriority_encoder2|convert1_altpriority_encoder_q08:altpriority_encoder9|convert1_altpriority_encoder_rf8:altpriority_encoder20|convert1_altpriority_encoder_be8:altpriority_encoder13                                                         ; work         ;
;                      |convert1_altpriority_encoder_6e8:altpriority_encoder16| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ProCam|convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|convert1_altpriority_encoder_0c6:altpriority_encoder2|convert1_altpriority_encoder_q08:altpriority_encoder9|convert1_altpriority_encoder_rf8:altpriority_encoder20|convert1_altpriority_encoder_be8:altpriority_encoder13|convert1_altpriority_encoder_6e8:altpriority_encoder16  ; work         ;
;                   |convert1_altpriority_encoder_be8:altpriority_encoder14|    ; 3 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 0 (0)            ; |ProCam|convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|convert1_altpriority_encoder_0c6:altpriority_encoder2|convert1_altpriority_encoder_q08:altpriority_encoder9|convert1_altpriority_encoder_rf8:altpriority_encoder20|convert1_altpriority_encoder_be8:altpriority_encoder14                                                         ; work         ;
;                      |convert1_altpriority_encoder_6e8:altpriority_encoder16| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ProCam|convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|convert1_altpriority_encoder_0c6:altpriority_encoder2|convert1_altpriority_encoder_q08:altpriority_encoder9|convert1_altpriority_encoder_rf8:altpriority_encoder20|convert1_altpriority_encoder_be8:altpriority_encoder14|convert1_altpriority_encoder_6e8:altpriority_encoder16  ; work         ;
;             |convert1_altpriority_encoder_qf8:altpriority_encoder10|          ; 32 (2)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (1)       ; 0 (0)             ; 2 (1)            ; |ProCam|convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|convert1_altpriority_encoder_0c6:altpriority_encoder2|convert1_altpriority_encoder_qf8:altpriority_encoder10                                                                                                                                                                      ; work         ;
;                |convert1_altpriority_encoder_rf8:altpriority_encoder11|       ; 14 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (10)      ; 0 (0)             ; 0 (0)            ; |ProCam|convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|convert1_altpriority_encoder_0c6:altpriority_encoder2|convert1_altpriority_encoder_qf8:altpriority_encoder10|convert1_altpriority_encoder_rf8:altpriority_encoder11                                                                                                               ; work         ;
;                   |convert1_altpriority_encoder_be8:altpriority_encoder13|    ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |ProCam|convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|convert1_altpriority_encoder_0c6:altpriority_encoder2|convert1_altpriority_encoder_qf8:altpriority_encoder10|convert1_altpriority_encoder_rf8:altpriority_encoder11|convert1_altpriority_encoder_be8:altpriority_encoder13                                                        ; work         ;
;                      |convert1_altpriority_encoder_6e8:altpriority_encoder16| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ProCam|convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|convert1_altpriority_encoder_0c6:altpriority_encoder2|convert1_altpriority_encoder_qf8:altpriority_encoder10|convert1_altpriority_encoder_rf8:altpriority_encoder11|convert1_altpriority_encoder_be8:altpriority_encoder13|convert1_altpriority_encoder_6e8:altpriority_encoder16 ; work         ;
;                   |convert1_altpriority_encoder_be8:altpriority_encoder14|    ; 3 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 0 (0)            ; |ProCam|convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|convert1_altpriority_encoder_0c6:altpriority_encoder2|convert1_altpriority_encoder_qf8:altpriority_encoder10|convert1_altpriority_encoder_rf8:altpriority_encoder11|convert1_altpriority_encoder_be8:altpriority_encoder14                                                        ; work         ;
;                      |convert1_altpriority_encoder_6e8:altpriority_encoder16| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ProCam|convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|convert1_altpriority_encoder_0c6:altpriority_encoder2|convert1_altpriority_encoder_qf8:altpriority_encoder10|convert1_altpriority_encoder_rf8:altpriority_encoder11|convert1_altpriority_encoder_be8:altpriority_encoder14|convert1_altpriority_encoder_6e8:altpriority_encoder16 ; work         ;
;                |convert1_altpriority_encoder_rf8:altpriority_encoder12|       ; 16 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (12)      ; 0 (0)             ; 1 (0)            ; |ProCam|convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|convert1_altpriority_encoder_0c6:altpriority_encoder2|convert1_altpriority_encoder_qf8:altpriority_encoder10|convert1_altpriority_encoder_rf8:altpriority_encoder12                                                                                                               ; work         ;
;                   |convert1_altpriority_encoder_be8:altpriority_encoder13|    ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |ProCam|convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|convert1_altpriority_encoder_0c6:altpriority_encoder2|convert1_altpriority_encoder_qf8:altpriority_encoder10|convert1_altpriority_encoder_rf8:altpriority_encoder12|convert1_altpriority_encoder_be8:altpriority_encoder13                                                        ; work         ;
;                      |convert1_altpriority_encoder_6e8:altpriority_encoder16| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ProCam|convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|convert1_altpriority_encoder_0c6:altpriority_encoder2|convert1_altpriority_encoder_qf8:altpriority_encoder10|convert1_altpriority_encoder_rf8:altpriority_encoder12|convert1_altpriority_encoder_be8:altpriority_encoder13|convert1_altpriority_encoder_6e8:altpriority_encoder16 ; work         ;
;                   |convert1_altpriority_encoder_be8:altpriority_encoder14|    ; 3 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 1 (1)            ; |ProCam|convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|convert1_altpriority_encoder_0c6:altpriority_encoder2|convert1_altpriority_encoder_qf8:altpriority_encoder10|convert1_altpriority_encoder_rf8:altpriority_encoder12|convert1_altpriority_encoder_be8:altpriority_encoder14                                                        ; work         ;
;                      |convert1_altpriority_encoder_6e8:altpriority_encoder16| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ProCam|convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|convert1_altpriority_encoder_0c6:altpriority_encoder2|convert1_altpriority_encoder_qf8:altpriority_encoder10|convert1_altpriority_encoder_rf8:altpriority_encoder12|convert1_altpriority_encoder_be8:altpriority_encoder14|convert1_altpriority_encoder_6e8:altpriority_encoder16 ; work         ;
;          |lpm_add_sub:add_sub3|                                               ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |ProCam|convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|lpm_add_sub:add_sub3                                                                                                                                                                                                                                                              ; work         ;
;             |add_sub_q0f:auto_generated|                                      ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |ProCam|convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|lpm_add_sub:add_sub3|add_sub_q0f:auto_generated                                                                                                                                                                                                                                   ; work         ;
;          |lpm_compare:cmpr4|                                                  ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |ProCam|convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|lpm_compare:cmpr4                                                                                                                                                                                                                                                                 ; work         ;
;             |cmpr_6mg:auto_generated|                                         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |ProCam|convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|lpm_compare:cmpr4|cmpr_6mg:auto_generated                                                                                                                                                                                                                                         ; work         ;
;    |convert2:f2i|                                                             ; 498 (0)     ; 282 (0)                   ; 0 (0)         ; 39          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 215 (0)      ; 42 (0)            ; 241 (0)          ; |ProCam|convert2:f2i                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;       |convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|       ; 498 (192)   ; 282 (150)                 ; 0 (0)         ; 39          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 215 (45)     ; 42 (29)           ; 241 (96)         ; |ProCam|convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component                                                                                                                                                                                                                                                                                   ; work         ;
;          |altshift_taps:below_lower_limit1_reg1_rtl_0|                        ; 8 (0)       ; 4 (0)                     ; 0 (0)         ; 39          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 1 (0)             ; 3 (0)            ; |ProCam|convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|altshift_taps:below_lower_limit1_reg1_rtl_0                                                                                                                                                                                                                                       ; work         ;
;             |shift_taps_96m:auto_generated|                                   ; 8 (3)       ; 4 (2)                     ; 0 (0)         ; 39          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (1)        ; 1 (1)             ; 3 (1)            ; |ProCam|convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|altshift_taps:below_lower_limit1_reg1_rtl_0|shift_taps_96m:auto_generated                                                                                                                                                                                                         ; work         ;
;                |altsyncram_tk31:altsyncram4|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 39          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ProCam|convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|altshift_taps:below_lower_limit1_reg1_rtl_0|shift_taps_96m:auto_generated|altsyncram_tk31:altsyncram4                                                                                                                                                                             ; work         ;
;                |cntr_6pf:cntr1|                                               ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |ProCam|convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|altshift_taps:below_lower_limit1_reg1_rtl_0|shift_taps_96m:auto_generated|cntr_6pf:cntr1                                                                                                                                                                                          ; work         ;
;          |convert2_altbarrel_shift_80g:altbarrel_shift6|                      ; 219 (219)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (70)      ; 12 (12)           ; 137 (137)        ; |ProCam|convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|convert2_altbarrel_shift_80g:altbarrel_shift6                                                                                                                                                                                                                                     ; work         ;
;          |lpm_add_sub:add_sub7|                                               ; 63 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (0)       ; 0 (0)             ; 0 (0)            ; |ProCam|convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|lpm_add_sub:add_sub7                                                                                                                                                                                                                                                              ; work         ;
;             |add_sub_5gf:auto_generated|                                      ; 63 (63)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (63)      ; 0 (0)             ; 0 (0)            ; |ProCam|convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|lpm_add_sub:add_sub7|add_sub_5gf:auto_generated                                                                                                                                                                                                                                   ; work         ;
;          |lpm_add_sub:add_sub8|                                               ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |ProCam|convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|lpm_add_sub:add_sub8                                                                                                                                                                                                                                                              ; work         ;
;             |add_sub_0gf:auto_generated|                                      ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |ProCam|convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|lpm_add_sub:add_sub8|add_sub_0gf:auto_generated                                                                                                                                                                                                                                   ; work         ;
;          |lpm_compare:cmpr1|                                                  ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; |ProCam|convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|lpm_compare:cmpr1                                                                                                                                                                                                                                                                 ; work         ;
;             |cmpr_90h:auto_generated|                                         ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |ProCam|convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|lpm_compare:cmpr1|cmpr_90h:auto_generated                                                                                                                                                                                                                                         ; work         ;
;          |lpm_compare:cmpr2|                                                  ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |ProCam|convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|lpm_compare:cmpr2                                                                                                                                                                                                                                                                 ; work         ;
;             |cmpr_vlg:auto_generated|                                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ProCam|convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|lpm_compare:cmpr2|cmpr_vlg:auto_generated                                                                                                                                                                                                                                         ; work         ;
;          |lpm_compare:cmpr3|                                                  ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |ProCam|convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|lpm_compare:cmpr3                                                                                                                                                                                                                                                                 ; work         ;
;             |cmpr_6mg:auto_generated|                                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ProCam|convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|lpm_compare:cmpr3|cmpr_6mg:auto_generated                                                                                                                                                                                                                                         ; work         ;
;          |lpm_compare:max_shift_compare|                                      ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |ProCam|convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|lpm_compare:max_shift_compare                                                                                                                                                                                                                                                     ; work         ;
;             |cmpr_0mg:auto_generated|                                         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |ProCam|convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|lpm_compare:max_shift_compare|cmpr_0mg:auto_generated                                                                                                                                                                                                                             ; work         ;
;    |fsqrt:sqrt1|                                                              ; 927 (0)     ; 863 (0)                   ; 0 (0)         ; 253         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (0)       ; 214 (0)           ; 649 (0)          ; |ProCam|fsqrt:sqrt1                                                                                                                                                                                                                                                                                                                                                    ; work         ;
;       |fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|                   ; 927 (135)   ; 863 (124)                 ; 0 (0)         ; 253         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (10)      ; 214 (54)          ; 649 (95)         ; |ProCam|fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component                                                                                                                                                                                                                                                                                                ; work         ;
;          |altshift_taps:exp_ff20c_rtl_0|                                      ; 12 (0)      ; 5 (0)                     ; 0 (0)         ; 253         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 5 (0)            ; |ProCam|fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|altshift_taps:exp_ff20c_rtl_0                                                                                                                                                                                                                                                                  ; work         ;
;             |shift_taps_r7m:auto_generated|                                   ; 12 (0)      ; 5 (0)                     ; 0 (0)         ; 253         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 5 (0)            ; |ProCam|fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|altshift_taps:exp_ff20c_rtl_0|shift_taps_r7m:auto_generated                                                                                                                                                                                                                                    ; work         ;
;                |altsyncram_2h81:altsyncram2|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 253         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ProCam|fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|altshift_taps:exp_ff20c_rtl_0|shift_taps_r7m:auto_generated|altsyncram_2h81:altsyncram2                                                                                                                                                                                                        ; work         ;
;                |cntr_rqf:cntr1|                                               ; 12 (11)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (6)        ; 0 (0)             ; 5 (5)            ; |ProCam|fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|altshift_taps:exp_ff20c_rtl_0|shift_taps_r7m:auto_generated|cntr_rqf:cntr1                                                                                                                                                                                                                     ; work         ;
;                   |cmpr_rgc:cmpr4|                                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |ProCam|fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|altshift_taps:exp_ff20c_rtl_0|shift_taps_r7m:auto_generated|cntr_rqf:cntr1|cmpr_rgc:cmpr4                                                                                                                                                                                                      ; work         ;
;          |fsqrt_alt_sqrt_block_9kb:alt_sqrt_block2|                           ; 781 (781)   ; 734 (734)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 160 (160)         ; 574 (570)        ; |ProCam|fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|fsqrt_alt_sqrt_block_9kb:alt_sqrt_block2                                                                                                                                                                                                                                                       ; work         ;
;             |lpm_add_sub:add_sub4|                                            ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |ProCam|fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|fsqrt_alt_sqrt_block_9kb:alt_sqrt_block2|lpm_add_sub:add_sub4                                                                                                                                                                                                                                  ; work         ;
;                |add_sub_old:auto_generated|                                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |ProCam|fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|fsqrt_alt_sqrt_block_9kb:alt_sqrt_block2|lpm_add_sub:add_sub4|add_sub_old:auto_generated                                                                                                                                                                                                       ; work         ;
;             |lpm_add_sub:add_sub5|                                            ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; |ProCam|fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|fsqrt_alt_sqrt_block_9kb:alt_sqrt_block2|lpm_add_sub:add_sub5                                                                                                                                                                                                                                  ; work         ;
;                |add_sub_pld:auto_generated|                                   ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |ProCam|fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|fsqrt_alt_sqrt_block_9kb:alt_sqrt_block2|lpm_add_sub:add_sub5|add_sub_pld:auto_generated                                                                                                                                                                                                       ; work         ;
;    |imageGenerator:imG1|                                                      ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |ProCam|imageGenerator:imG1                                                                                                                                                                                                                                                                                                                                            ; work         ;
;    |sdram_pll:u6|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ProCam|sdram_pll:u6                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;       |altpll:altpll_component|                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ProCam|sdram_pll:u6|altpll:altpll_component                                                                                                                                                                                                                                                                                                                           ; work         ;
;          |altpll_f423:auto_generated|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |ProCam|sdram_pll:u6|altpll:altpll_component|altpll_f423:auto_generated                                                                                                                                                                                                                                                                                                ; work         ;
;    |sync_controller:sync|                                                     ; 115 (115)   ; 102 (102)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 82 (82)           ; 30 (30)          ; |ProCam|sync_controller:sync                                                                                                                                                                                                                                                                                                                                           ; work         ;
+-------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; CLOCK3_50     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[8]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[8]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[9]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[10]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[11]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[12]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[13]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[14]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[15]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[16]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[17]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SW[5]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[6]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[7]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[8]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[9]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[10]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[11]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[12]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[13]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[14]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_BLON      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_EN        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_ON        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_RS        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_RW        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_BLANK_N   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_CLK       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_HS        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_SYNC_N    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_VS        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_BA[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_BA[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CKE      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CLK      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CS_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQM[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQM[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQM[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQM[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[16] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[17] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[18] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[19] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_CE_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_LB_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_OE_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_UB_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; D5M_RESET_N   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; D5M_SCLK      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; D5M_STROBE    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; D5M_TRIGGER   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; D5M_XCLKIN    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LA_PIN[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LA_PIN[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LA_PIN[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LA_PIN[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LA_PIN[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LA_PIN[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LA_PIN[6]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LA_PIN[7]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LA_PIN[8]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LA_PIN[9]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LA_PIN[10]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LA_PIN[11]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LA_PIN[12]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LA_PIN[13]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LA_PIN[14]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LA_PIN[15]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LA_PIN[16]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LA_PIN[17]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LA_PIN[18]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LA_PIN[19]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LA_PIN[20]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LA_PIN[21]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LA_PIN[22]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LA_PIN[23]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LA_PIN[24]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LA_PIN[25]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LA_PIN[26]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LA_PIN[27]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LA_PIN[28]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LA_PIN[29]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LA_PIN[30]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LA_PIN[31]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LA_PIN[32]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LA_PIN[33]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LA_PIN[34]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LA_PIN[35]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[0]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[1]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[2]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[3]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[4]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[5]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[6]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[7]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[0]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[1]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[2]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[3]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[4]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[5]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[6]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[7]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[8]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[9]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[10]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[11]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[12]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[13]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[14]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[15]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[16]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[17]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[18]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[19]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[20]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[21]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[22]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[23]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[24]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[25]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[26]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[27]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[28]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[29]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[30]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[31]   ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[0]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SRAM_DQ[1]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[2]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SRAM_DQ[3]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SRAM_DQ[4]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SRAM_DQ[5]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SRAM_DQ[6]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[7]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SRAM_DQ[8]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[9]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SRAM_DQ[10]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[11]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SRAM_DQ[12]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[13]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SRAM_DQ[14]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SRAM_DQ[15]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D5M_SDATA     ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; D5M_PIXLCLK   ; Input    ; (6) 1314 ps   ; (0) 0 ps      ; --                    ; --  ; --   ;
; CLOCK2_50     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; KEY[0]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D5M_FVAL      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; KEY[2]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; KEY[3]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; CLOCK_50      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; D5M_LVAL      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[15]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[17]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; KEY[1]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[16]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SW[1]         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SW[2]         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SW[3]         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SW[4]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[0]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D5M_D[7]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D5M_D[8]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D5M_D[9]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; D5M_D[10]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D5M_D[11]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; D5M_D[6]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D5M_D[5]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D5M_D[4]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; D5M_D[3]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D5M_D[2]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D5M_D[1]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; D5M_D[0]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                             ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; CLOCK3_50                                                                                                                                       ;                   ;         ;
; SW[5]                                                                                                                                           ;                   ;         ;
; SW[6]                                                                                                                                           ;                   ;         ;
; SW[7]                                                                                                                                           ;                   ;         ;
; SW[8]                                                                                                                                           ;                   ;         ;
; SW[9]                                                                                                                                           ;                   ;         ;
; SW[10]                                                                                                                                          ;                   ;         ;
; SW[11]                                                                                                                                          ;                   ;         ;
; SW[12]                                                                                                                                          ;                   ;         ;
; SW[13]                                                                                                                                          ;                   ;         ;
; SW[14]                                                                                                                                          ;                   ;         ;
; D5M_STROBE                                                                                                                                      ;                   ;         ;
; LCD_DATA[0]                                                                                                                                     ;                   ;         ;
; LCD_DATA[1]                                                                                                                                     ;                   ;         ;
; LCD_DATA[2]                                                                                                                                     ;                   ;         ;
; LCD_DATA[3]                                                                                                                                     ;                   ;         ;
; LCD_DATA[4]                                                                                                                                     ;                   ;         ;
; LCD_DATA[5]                                                                                                                                     ;                   ;         ;
; LCD_DATA[6]                                                                                                                                     ;                   ;         ;
; LCD_DATA[7]                                                                                                                                     ;                   ;         ;
; DRAM_DQ[0]                                                                                                                                      ;                   ;         ;
; DRAM_DQ[1]                                                                                                                                      ;                   ;         ;
; DRAM_DQ[2]                                                                                                                                      ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[2]~feeder                                                                                                      ; 0                 ; 6       ;
; DRAM_DQ[3]                                                                                                                                      ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[3]~feeder                                                                                                      ; 0                 ; 6       ;
; DRAM_DQ[4]                                                                                                                                      ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[4]~feeder                                                                                                      ; 0                 ; 6       ;
; DRAM_DQ[5]                                                                                                                                      ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[5]~feeder                                                                                                      ; 0                 ; 6       ;
; DRAM_DQ[6]                                                                                                                                      ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[6]~feeder                                                                                                      ; 0                 ; 6       ;
; DRAM_DQ[7]                                                                                                                                      ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[7]                                                                                                             ; 0                 ; 6       ;
; DRAM_DQ[8]                                                                                                                                      ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[8]~feeder                                                                                                      ; 0                 ; 6       ;
; DRAM_DQ[9]                                                                                                                                      ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[9]~feeder                                                                                                      ; 0                 ; 6       ;
; DRAM_DQ[10]                                                                                                                                     ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[10]~feeder                                                                                                     ; 1                 ; 6       ;
; DRAM_DQ[11]                                                                                                                                     ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[11]~feeder                                                                                                     ; 0                 ; 6       ;
; DRAM_DQ[12]                                                                                                                                     ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[12]~feeder                                                                                                     ; 0                 ; 6       ;
; DRAM_DQ[13]                                                                                                                                     ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[13]                                                                                                            ; 0                 ; 6       ;
; DRAM_DQ[14]                                                                                                                                     ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[14]~feeder                                                                                                     ; 0                 ; 6       ;
; DRAM_DQ[15]                                                                                                                                     ;                   ;         ;
; DRAM_DQ[16]                                                                                                                                     ;                   ;         ;
; DRAM_DQ[17]                                                                                                                                     ;                   ;         ;
; DRAM_DQ[18]                                                                                                                                     ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[18]~feeder                                                                                                     ; 0                 ; 6       ;
; DRAM_DQ[19]                                                                                                                                     ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[19]~feeder                                                                                                     ; 1                 ; 6       ;
; DRAM_DQ[20]                                                                                                                                     ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[20]~feeder                                                                                                     ; 0                 ; 6       ;
; DRAM_DQ[21]                                                                                                                                     ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[21]                                                                                                            ; 1                 ; 6       ;
; DRAM_DQ[22]                                                                                                                                     ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[22]~feeder                                                                                                     ; 0                 ; 6       ;
; DRAM_DQ[23]                                                                                                                                     ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[23]                                                                                                            ; 0                 ; 6       ;
; DRAM_DQ[24]                                                                                                                                     ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[24]                                                                                                            ; 0                 ; 6       ;
; DRAM_DQ[25]                                                                                                                                     ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[25]~feeder                                                                                                     ; 0                 ; 6       ;
; DRAM_DQ[26]                                                                                                                                     ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[26]~feeder                                                                                                     ; 1                 ; 6       ;
; DRAM_DQ[27]                                                                                                                                     ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[27]~feeder                                                                                                     ; 0                 ; 6       ;
; DRAM_DQ[28]                                                                                                                                     ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[28]~feeder                                                                                                     ; 1                 ; 6       ;
; DRAM_DQ[29]                                                                                                                                     ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[29]~feeder                                                                                                     ; 0                 ; 6       ;
; DRAM_DQ[30]                                                                                                                                     ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[30]~feeder                                                                                                     ; 0                 ; 6       ;
; DRAM_DQ[31]                                                                                                                                     ;                   ;         ;
; SRAM_DQ[0]                                                                                                                                      ;                   ;         ;
;      - SRAM_Controller:sram_controller|oHGBlue[0]~feeder                                                                                        ; 1                 ; 6       ;
; SRAM_DQ[1]                                                                                                                                      ;                   ;         ;
;      - SRAM_Controller:sram_controller|oHGBlue[1]                                                                                               ; 0                 ; 6       ;
; SRAM_DQ[2]                                                                                                                                      ;                   ;         ;
;      - SRAM_Controller:sram_controller|oHGBlue[2]                                                                                               ; 1                 ; 6       ;
; SRAM_DQ[3]                                                                                                                                      ;                   ;         ;
;      - SRAM_Controller:sram_controller|oHGBlue[3]~feeder                                                                                        ; 1                 ; 6       ;
; SRAM_DQ[4]                                                                                                                                      ;                   ;         ;
;      - SRAM_Controller:sram_controller|oHGBlue[4]~feeder                                                                                        ; 1                 ; 6       ;
; SRAM_DQ[5]                                                                                                                                      ;                   ;         ;
;      - SRAM_Controller:sram_controller|oHGGreen[0]~feeder                                                                                       ; 1                 ; 6       ;
; SRAM_DQ[6]                                                                                                                                      ;                   ;         ;
;      - SRAM_Controller:sram_controller|oHGGreen[1]~feeder                                                                                       ; 0                 ; 6       ;
; SRAM_DQ[7]                                                                                                                                      ;                   ;         ;
;      - SRAM_Controller:sram_controller|oHGGreen[2]~feeder                                                                                       ; 1                 ; 6       ;
; SRAM_DQ[8]                                                                                                                                      ;                   ;         ;
;      - SRAM_Controller:sram_controller|oHGGreen[3]                                                                                              ; 0                 ; 6       ;
; SRAM_DQ[9]                                                                                                                                      ;                   ;         ;
;      - SRAM_Controller:sram_controller|oHGGreen[4]                                                                                              ; 1                 ; 6       ;
; SRAM_DQ[10]                                                                                                                                     ;                   ;         ;
;      - SRAM_Controller:sram_controller|oHGGreen[5]~feeder                                                                                       ; 0                 ; 6       ;
; SRAM_DQ[11]                                                                                                                                     ;                   ;         ;
;      - SRAM_Controller:sram_controller|oHGRed[0]~feeder                                                                                         ; 1                 ; 6       ;
; SRAM_DQ[12]                                                                                                                                     ;                   ;         ;
;      - SRAM_Controller:sram_controller|oHGRed[1]~feeder                                                                                         ; 0                 ; 6       ;
; SRAM_DQ[13]                                                                                                                                     ;                   ;         ;
;      - SRAM_Controller:sram_controller|oHGRed[2]~feeder                                                                                         ; 1                 ; 6       ;
; SRAM_DQ[14]                                                                                                                                     ;                   ;         ;
;      - SRAM_Controller:sram_controller|oHGRed[3]~feeder                                                                                         ; 1                 ; 6       ;
; SRAM_DQ[15]                                                                                                                                     ;                   ;         ;
;      - SRAM_Controller:sram_controller|oHGRed[4]                                                                                                ; 0                 ; 6       ;
; D5M_SDATA                                                                                                                                       ;                   ;         ;
;      - I2C_CCD_Config:u8|I2C_Controller:u0|ACK1~3                                                                                               ; 1                 ; 6       ;
;      - I2C_CCD_Config:u8|I2C_Controller:u0|ACK2~1                                                                                               ; 1                 ; 6       ;
;      - I2C_CCD_Config:u8|I2C_Controller:u0|ACK3~2                                                                                               ; 1                 ; 6       ;
;      - I2C_CCD_Config:u8|I2C_Controller:u0|ACK4~9                                                                                               ; 1                 ; 6       ;
; D5M_PIXLCLK                                                                                                                                     ;                   ;         ;
;      - CCD_Capture:u3|Frame_Cont[0]                                                                                                             ; 1                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer1:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_isv:auto_generated|altsyncram_nja1:altsyncram2|ram_block3a0  ; 1                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer1:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_isv:auto_generated|altsyncram_nja1:altsyncram2|ram_block3a7  ; 1                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer1:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_isv:auto_generated|altsyncram_nja1:altsyncram2|ram_block3a12 ; 1                 ; 0       ;
;      - FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|wrptr_g[10]                                                       ; 1                 ; 0       ;
;      - FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|wrptr_g[9]                                                        ; 1                 ; 0       ;
;      - FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|wrptr_g[8]                                                        ; 1                 ; 0       ;
;      - FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|wrptr_g[7]                                                        ; 1                 ; 0       ;
;      - FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|wrptr_g[6]                                                        ; 1                 ; 0       ;
;      - FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|wrptr_g[5]                                                        ; 1                 ; 0       ;
;      - FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|wrptr_g[4]                                                        ; 1                 ; 0       ;
;      - FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|wrptr_g[3]                                                        ; 1                 ; 0       ;
;      - FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|wrptr_g[2]                                                        ; 1                 ; 0       ;
;      - FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|wrptr_g[1]                                                        ; 1                 ; 0       ;
;      - FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|wrptr_g[0]                                                        ; 1                 ; 0       ;
;      - FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|altsyncram_im31:fifo_ram|ram_block5a0                             ; 1                 ; 0       ;
;      - FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|altsyncram_im31:fifo_ram|ram_block5a7                             ; 1                 ; 0       ;
;      - FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|altsyncram_im31:fifo_ram|ram_block5a16                            ; 1                 ; 0       ;
;      - FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|altsyncram_im31:fifo_ram|ram_block5a17                            ; 1                 ; 0       ;
;      - FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|alt_synch_pipe_uld:ws_dgrp|dffpipe_te9:dffpipe9|dffe11a[10]       ; 1                 ; 0       ;
;      - FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|alt_synch_pipe_uld:ws_dgrp|dffpipe_te9:dffpipe9|dffe11a[9]        ; 1                 ; 0       ;
;      - FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|alt_synch_pipe_uld:ws_dgrp|dffpipe_te9:dffpipe9|dffe11a[8]        ; 1                 ; 0       ;
;      - FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|alt_synch_pipe_uld:ws_dgrp|dffpipe_te9:dffpipe9|dffe11a[7]        ; 1                 ; 0       ;
;      - FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|alt_synch_pipe_uld:ws_dgrp|dffpipe_te9:dffpipe9|dffe11a[6]        ; 1                 ; 0       ;
;      - FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|alt_synch_pipe_uld:ws_dgrp|dffpipe_te9:dffpipe9|dffe11a[5]        ; 1                 ; 0       ;
;      - FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|alt_synch_pipe_uld:ws_dgrp|dffpipe_te9:dffpipe9|dffe11a[4]        ; 1                 ; 0       ;
;      - FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|alt_synch_pipe_uld:ws_dgrp|dffpipe_te9:dffpipe9|dffe11a[3]        ; 1                 ; 0       ;
;      - FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|alt_synch_pipe_uld:ws_dgrp|dffpipe_te9:dffpipe9|dffe11a[2]        ; 1                 ; 0       ;
;      - FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|alt_synch_pipe_uld:ws_dgrp|dffpipe_te9:dffpipe9|dffe11a[1]        ; 1                 ; 0       ;
;      - FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|alt_synch_pipe_uld:ws_dgrp|dffpipe_te9:dffpipe9|dffe11a[0]        ; 1                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer1:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_isv:auto_generated|cntr_3uf:cntr1|counter_reg_bit[9]         ; 1                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer1:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_isv:auto_generated|cntr_3uf:cntr1|counter_reg_bit[8]         ; 1                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer1:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_isv:auto_generated|cntr_3uf:cntr1|counter_reg_bit[7]         ; 1                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer1:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_isv:auto_generated|cntr_3uf:cntr1|counter_reg_bit[6]         ; 1                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer1:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_isv:auto_generated|cntr_3uf:cntr1|counter_reg_bit[5]         ; 1                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer1:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_isv:auto_generated|cntr_3uf:cntr1|counter_reg_bit[4]         ; 1                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer1:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_isv:auto_generated|cntr_3uf:cntr1|counter_reg_bit[3]         ; 1                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer1:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_isv:auto_generated|cntr_3uf:cntr1|counter_reg_bit[2]         ; 1                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer1:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_isv:auto_generated|cntr_3uf:cntr1|counter_reg_bit[1]         ; 1                 ; 0       ;
;      - RAW2RGB:u4|Line_Buffer1:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_isv:auto_generated|cntr_3uf:cntr1|counter_reg_bit[0]         ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[0]                                                                                                                 ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[1]                                                                                                                 ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[2]                                                                                                                 ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[3]                                                                                                                 ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[4]                                                                                                                 ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[5]                                                                                                                 ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[6]                                                                                                                 ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[7]                                                                                                                 ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[8]                                                                                                                 ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[1]                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[2]                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[3]                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[4]                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[5]                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[6]                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[7]                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[8]                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[9]                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[10]                                                                                                            ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[11]                                                                                                            ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[12]                                                                                                            ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[13]                                                                                                            ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[14]                                                                                                            ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[15]                                                                                                            ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[16]                                                                                                            ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[17]                                                                                                            ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[18]                                                                                                            ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[19]                                                                                                            ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[20]                                                                                                            ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[21]                                                                                                            ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[22]                                                                                                            ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[23]                                                                                                            ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[24]                                                                                                            ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[25]                                                                                                            ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[26]                                                                                                            ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[27]                                                                                                            ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[28]                                                                                                            ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[29]                                                                                                            ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[30]                                                                                                            ; 1                 ; 0       ;
;      - CCD_Capture:u3|Frame_Cont[31]                                                                                                            ; 1                 ; 0       ;
;      - RAW2RGB:u4|mCCD_G[6]                                                                                                                     ; 1                 ; 0       ;
;      - RAW2RGB:u4|mCCD_G[7]                                                                                                                     ; 1                 ; 0       ;
;      - RAW2RGB:u4|mCCD_G[8]                                                                                                                     ; 1                 ; 0       ;
;      - RAW2RGB:u4|mCCD_G[9]                                                                                                                     ; 1                 ; 0       ;
;      - RAW2RGB:u4|mCCD_G[5]                                                                                                                     ; 1                 ; 0       ;
;      - RAW2RGB:u4|mCCD_G[10]                                                                                                                    ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[0]                                                                                                                 ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[1]                                                                                                                 ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[2]                                                                                                                 ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[3]                                                                                                                 ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[4]                                                                                                                 ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[5]                                                                                                                 ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[6]                                                                                                                 ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[7]                                                                                                                 ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[8]                                                                                                                 ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[9]                                                                                                                 ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[10]                                                                                                                ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[11]                                                                                                                ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[12]                                                                                                                ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[13]                                                                                                                ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[14]                                                                                                                ; 1                 ; 0       ;
;      - CCD_Capture:u3|X_Cont[15]                                                                                                                ; 1                 ; 0       ;
;      - CCD_Capture:u3|Y_Cont[9]                                                                                                                 ; 1                 ; 0       ;
;      - RAW2RGB:u4|mCCD_G[11]                                                                                                                    ; 1                 ; 0       ;
;      - RAW2RGB:u4|mCCD_G[12]                                                                                                                    ; 1                 ; 0       ;
;      - CCD_Capture:u3|mCCD_FVAL                                                                                                                 ; 1                 ; 0       ;
;      - CCD_Capture:u3|mCCD_LVAL                                                                                                                 ; 1                 ; 0       ;
;      - FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter8a10                           ; 1                 ; 0       ;
;      - rCCD_FVAL                                                                                                                                ; 1                 ; 0       ;
;      - RAW2RGB:u4|mDVAL                                                                                                                         ; 1                 ; 0       ;
;      - FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|alt_synch_pipe_uld:ws_dgrp|dffpipe_te9:dffpipe9|dffe10a[10]       ; 1                 ; 0       ;
;      - FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter8a8                            ; 1                 ; 0       ;
;      - FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|alt_synch_pipe_uld:ws_dgrp|dffpipe_te9:dffpipe9|dffe10a[8]        ; 1                 ; 0       ;
;      - FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter8a9                            ; 1                 ; 0       ;
;      - FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|alt_synch_pipe_uld:ws_dgrp|dffpipe_te9:dffpipe9|dffe10a[9]        ; 1                 ; 0       ;
;      - FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter8a6                            ; 1                 ; 0       ;
;      - FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|alt_synch_pipe_uld:ws_dgrp|dffpipe_te9:dffpipe9|dffe10a[6]        ; 1                 ; 0       ;
;      - FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter8a7                            ; 1                 ; 0       ;
;      - FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|alt_synch_pipe_uld:ws_dgrp|dffpipe_te9:dffpipe9|dffe10a[7]        ; 1                 ; 0       ;
;      - FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter8a4                            ; 1                 ; 0       ;
;      - FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|alt_synch_pipe_uld:ws_dgrp|dffpipe_te9:dffpipe9|dffe10a[4]        ; 1                 ; 0       ;
;      - FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter8a5                            ; 1                 ; 0       ;
;      - FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|alt_synch_pipe_uld:ws_dgrp|dffpipe_te9:dffpipe9|dffe10a[5]        ; 1                 ; 0       ;
;      - FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter8a2                            ; 1                 ; 0       ;
;      - FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|alt_synch_pipe_uld:ws_dgrp|dffpipe_te9:dffpipe9|dffe10a[2]        ; 1                 ; 0       ;
;      - FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter8a3                            ; 1                 ; 0       ;
;      - FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|alt_synch_pipe_uld:ws_dgrp|dffpipe_te9:dffpipe9|dffe10a[3]        ; 1                 ; 0       ;
;      - FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter8a0                            ; 1                 ; 0       ;
;      - FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|alt_synch_pipe_uld:ws_dgrp|dffpipe_te9:dffpipe9|dffe10a[0]        ; 1                 ; 0       ;
;      - FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter8a1                            ; 1                 ; 0       ;
;      - FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|alt_synch_pipe_uld:ws_dgrp|dffpipe_te9:dffpipe9|dffe10a[1]        ; 1                 ; 0       ;
;      - CCD_Capture:u3|Pre_FVAL                                                                                                                  ; 1                 ; 0       ;
;      - CCD_Capture:u3|mSTART                                                                                                                    ; 1                 ; 0       ;
;      - rCCD_LVAL                                                                                                                                ; 1                 ; 0       ;
;      - FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|a_graycounter_2lc:wrptr_g1p|parity9                               ; 1                 ; 0       ;
;      - FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|a_graycounter_2lc:wrptr_g1p|sub_parity10a[2]                      ; 1                 ; 0       ;
;      - FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|a_graycounter_2lc:wrptr_g1p|sub_parity10a[1]                      ; 1                 ; 0       ;
;      - FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|a_graycounter_2lc:wrptr_g1p|sub_parity10a[0]                      ; 1                 ; 0       ;
;      - RAW2RGB:u4|mCCD_B[7]                                                                                                                     ; 1                 ; 0       ;
;      - RAW2RGB:u4|mCCD_B[8]                                                                                                                     ; 1                 ; 0       ;
;      - RAW2RGB:u4|mCCD_B[9]                                                                                                                     ; 1                 ; 0       ;
;      - RAW2RGB:u4|mCCD_B[10]                                                                                                                    ; 1                 ; 0       ;
;      - RAW2RGB:u4|mCCD_B[11]                                                                                                                    ; 1                 ; 0       ;
;      - RAW2RGB:u4|mCCD_R[7]                                                                                                                     ; 1                 ; 0       ;
;      - RAW2RGB:u4|mCCD_R[8]                                                                                                                     ; 1                 ; 0       ;
;      - RAW2RGB:u4|mCCD_R[9]                                                                                                                     ; 1                 ; 0       ;
;      - RAW2RGB:u4|mCCD_R[10]                                                                                                                    ; 1                 ; 0       ;
;      - RAW2RGB:u4|mCCD_R[11]                                                                                                                    ; 1                 ; 0       ;
;      - FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|delayed_wrptr_g[10]                                               ; 1                 ; 0       ;
;      - FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|delayed_wrptr_g[8]                                                ; 1                 ; 0       ;
;      - FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|delayed_wrptr_g[9]                                                ; 1                 ; 0       ;
;      - FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|delayed_wrptr_g[6]                                                ; 1                 ; 0       ;
;      - FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|delayed_wrptr_g[7]                                                ; 1                 ; 0       ;
;      - FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|delayed_wrptr_g[4]                                                ; 1                 ; 0       ;
;      - FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|delayed_wrptr_g[5]                                                ; 1                 ; 0       ;
;      - FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|delayed_wrptr_g[2]                                                ; 1                 ; 0       ;
;      - FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|delayed_wrptr_g[1]                                                ; 1                 ; 0       ;
;      - FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|delayed_wrptr_g[3]                                                ; 1                 ; 0       ;
;      - FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|delayed_wrptr_g[0]                                                ; 1                 ; 0       ;
;      - RAW2RGB:u4|mDATAd_1[7]                                                                                                                   ; 1                 ; 0       ;
;      - RAW2RGB:u4|mDATAd_0[7]                                                                                                                   ; 1                 ; 0       ;
;      - RAW2RGB:u4|mDATAd_1[8]                                                                                                                   ; 1                 ; 0       ;
;      - RAW2RGB:u4|mDATAd_0[8]                                                                                                                   ; 1                 ; 0       ;
;      - RAW2RGB:u4|mDATAd_1[9]                                                                                                                   ; 1                 ; 0       ;
;      - RAW2RGB:u4|mDATAd_0[9]                                                                                                                   ; 1                 ; 0       ;
;      - RAW2RGB:u4|mDATAd_1[10]                                                                                                                  ; 1                 ; 0       ;
;      - RAW2RGB:u4|mDATAd_0[10]                                                                                                                  ; 1                 ; 0       ;
;      - RAW2RGB:u4|mDATAd_1[11]                                                                                                                  ; 1                 ; 0       ;
;      - RAW2RGB:u4|mDATAd_0[11]                                                                                                                  ; 1                 ; 0       ;
;      - RAW2RGB:u4|mDATAd_0[6]                                                                                                                   ; 1                 ; 0       ;
;      - RAW2RGB:u4|mDATAd_0[5]                                                                                                                   ; 1                 ; 0       ;
;      - RAW2RGB:u4|mDATAd_0[4]                                                                                                                   ; 1                 ; 0       ;
;      - RAW2RGB:u4|mDATAd_0[3]                                                                                                                   ; 1                 ; 0       ;
;      - RAW2RGB:u4|mDATAd_0[2]                                                                                                                   ; 1                 ; 0       ;
;      - RAW2RGB:u4|mDATAd_0[1]                                                                                                                   ; 1                 ; 0       ;
;      - RAW2RGB:u4|mDATAd_0[0]                                                                                                                   ; 1                 ; 0       ;
;      - RAW2RGB:u4|mDATAd_1[6]                                                                                                                   ; 1                 ; 0       ;
;      - RAW2RGB:u4|mDATAd_1[5]                                                                                                                   ; 1                 ; 0       ;
;      - RAW2RGB:u4|mDATAd_1[4]                                                                                                                   ; 1                 ; 0       ;
;      - RAW2RGB:u4|mDATAd_1[3]                                                                                                                   ; 1                 ; 0       ;
;      - RAW2RGB:u4|mDATAd_1[2]                                                                                                                   ; 1                 ; 0       ;
;      - RAW2RGB:u4|mDATAd_1[1]                                                                                                                   ; 1                 ; 0       ;
;      - RAW2RGB:u4|mDATAd_1[0]                                                                                                                   ; 1                 ; 0       ;
;      - RAW2RGB:u4|mCCD_B[4]                                                                                                                     ; 1                 ; 0       ;
;      - RAW2RGB:u4|mCCD_R[4]                                                                                                                     ; 1                 ; 0       ;
;      - RAW2RGB:u4|mCCD_B[5]                                                                                                                     ; 1                 ; 0       ;
;      - RAW2RGB:u4|mCCD_R[5]                                                                                                                     ; 1                 ; 0       ;
;      - RAW2RGB:u4|mCCD_B[6]                                                                                                                     ; 1                 ; 0       ;
;      - RAW2RGB:u4|mCCD_R[6]                                                                                                                     ; 1                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[7]                                                                                                              ; 1                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[8]                                                                                                              ; 1                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[9]                                                                                                              ; 1                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[10]                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[11]                                                                                                             ; 1                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[6]                                                                                                              ; 1                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[5]                                                                                                              ; 1                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[4]                                                                                                              ; 1                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[3]                                                                                                              ; 1                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[2]                                                                                                              ; 1                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[1]                                                                                                              ; 1                 ; 0       ;
;      - CCD_Capture:u3|mCCD_DATA[0]                                                                                                              ; 1                 ; 0       ;
;      - rCCD_DATA[7]                                                                                                                             ; 1                 ; 0       ;
;      - rCCD_DATA[8]                                                                                                                             ; 1                 ; 0       ;
;      - rCCD_DATA[9]                                                                                                                             ; 1                 ; 0       ;
;      - rCCD_DATA[10]                                                                                                                            ; 1                 ; 0       ;
;      - rCCD_DATA[11]                                                                                                                            ; 1                 ; 0       ;
;      - rCCD_DATA[6]                                                                                                                             ; 1                 ; 0       ;
;      - rCCD_DATA[5]                                                                                                                             ; 1                 ; 0       ;
;      - rCCD_DATA[4]                                                                                                                             ; 1                 ; 0       ;
;      - rCCD_DATA[3]                                                                                                                             ; 1                 ; 0       ;
;      - rCCD_DATA[2]                                                                                                                             ; 1                 ; 0       ;
;      - rCCD_DATA[1]                                                                                                                             ; 1                 ; 0       ;
;      - rCCD_DATA[0]                                                                                                                             ; 1                 ; 0       ;
;      - LA_PIN[20]~output                                                                                                                        ; 0                 ; 6       ;
; CLOCK2_50                                                                                                                                       ;                   ;         ;
; KEY[0]                                                                                                                                          ;                   ;         ;
;      - Reset_Delay:u2|oRST_2                                                                                                                    ; 0                 ; 6       ;
;      - Reset_Delay:u2|oRST_1                                                                                                                    ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[0]                                                                                                                   ; 0                 ; 6       ;
;      - Sdram_Control:u7|mLENGTH[6]                                                                                                              ; 0                 ; 6       ;
;      - Sdram_Control:u7|Write                                                                                                                   ; 0                 ; 6       ;
;      - Sdram_Control:u7|Read                                                                                                                    ; 0                 ; 6       ;
;      - Sdram_Control:u7|ST[0]                                                                                                                   ; 0                 ; 6       ;
;      - Sdram_Control:u7|ST[1]                                                                                                                   ; 0                 ; 6       ;
;      - Sdram_Control:u7|ST[2]                                                                                                                   ; 0                 ; 6       ;
;      - Sdram_Control:u7|ST[3]                                                                                                                   ; 0                 ; 6       ;
;      - Sdram_Control:u7|ST[4]                                                                                                                   ; 0                 ; 6       ;
;      - Sdram_Control:u7|ST[5]                                                                                                                   ; 0                 ; 6       ;
;      - Sdram_Control:u7|ST[6]                                                                                                                   ; 0                 ; 6       ;
;      - Sdram_Control:u7|ST[7]                                                                                                                   ; 0                 ; 6       ;
;      - Sdram_Control:u7|ST[8]                                                                                                                   ; 0                 ; 6       ;
;      - Sdram_Control:u7|ST[9]                                                                                                                   ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|CKE                                                                                                   ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|SA[10]                                                                                                ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|CAS_N                                                                                                 ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|CS_N[0]                                                                                               ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|RAS_N                                                                                                 ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|WE_N                                                                                                  ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|do_load_mode                                                                                          ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|do_precharge                                                                                          ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|rw_flag                                                                                               ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|do_refresh                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|ex_read                                                                                               ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|ex_write                                                                                              ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|rp_shift[3]                                                                                           ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[1]                                                                                                                   ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[2]                                                                                                                   ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[3]                                                                                                                   ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[4]                                                                                                                   ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[5]                                                                                                                   ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[6]                                                                                                                   ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[7]                                                                                                                   ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[8]                                                                                                                   ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[9]                                                                                                                   ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[10]                                                                                                                  ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[11]                                                                                                                  ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[12]                                                                                                                  ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[13]                                                                                                                  ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[14]                                                                                                                  ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[15]                                                                                                                  ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[16]                                                                                                                  ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[17]                                                                                                                  ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[18]                                                                                                                  ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[19]                                                                                                                  ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[20]                                                                                                                  ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[21]                                                                                                                  ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[22]                                                                                                                  ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[23]                                                                                                                  ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[24]                                                                                                                  ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[25]                                                                                                                  ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[26]                                                                                                                  ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[27]                                                                                                                  ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[28]                                                                                                                  ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[29]                                                                                                                  ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[30]                                                                                                                  ; 0                 ; 6       ;
;      - Reset_Delay:u2|Cont[31]                                                                                                                  ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR1_ADDR[8]                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD1_ADDR[8]                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|init_timer[6]                                                                     ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|init_timer[7]                                                                     ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|init_timer[8]                                                                     ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|init_timer[9]                                                                     ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|init_timer[10]                                                                    ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|init_timer[11]                                                                    ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|init_timer[12]                                                                    ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|init_timer[13]                                                                    ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|init_timer[14]                                                                    ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|init_timer[15]                                                                    ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|timer[0]                                                                          ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|timer[1]                                                                          ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|timer[2]                                                                          ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|timer[3]                                                                          ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|timer[4]                                                                          ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|timer[5]                                                                          ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|timer[6]                                                                          ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|timer[7]                                                                          ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|timer[8]                                                                          ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|timer[9]                                                                          ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|timer[10]                                                                         ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|timer[11]                                                                         ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|timer[12]                                                                         ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|timer[13]                                                                         ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|timer[14]                                                                         ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|timer[15]                                                                         ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|init_timer[1]                                                                     ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|init_timer[2]                                                                     ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|init_timer[3]                                                                     ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|init_timer[4]                                                                     ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|init_timer[5]                                                                     ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR1_ADDR[9]                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD1_ADDR[9]                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR1_ADDR[10]                                                                                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD1_ADDR[10]                                                                                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR1_ADDR[11]                                                                                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD1_ADDR[11]                                                                                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR1_ADDR[4]                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD1_ADDR[4]                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR1_ADDR[12]                                                                                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD1_ADDR[12]                                                                                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR1_ADDR[5]                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD1_ADDR[5]                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR1_ADDR[13]                                                                                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD1_ADDR[13]                                                                                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR1_ADDR[6]                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD1_ADDR[6]                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR1_ADDR[14]                                                                                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD1_ADDR[14]                                                                                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR1_ADDR[7]                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD1_ADDR[7]                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR1_ADDR[15]                                                                                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD1_ADDR[15]                                                                                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR1_ADDR[16]                                                                                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD1_ADDR[16]                                                                                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR1_ADDR[17]                                                                                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD1_ADDR[17]                                                                                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR1_ADDR[18]                                                                                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD1_ADDR[18]                                                                                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR1_ADDR[19]                                                                                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD1_ADDR[19]                                                                                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR1_ADDR[20]                                                                                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD1_ADDR[20]                                                                                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR1_ADDR[21]                                                                                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD1_ADDR[21]                                                                                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR1_ADDR[22]                                                                                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD1_ADDR[22]                                                                                                           ; 0                 ; 6       ;
;      - Reset_Delay:u2|oRST_3                                                                                                                    ; 0                 ; 6       ;
;      - Reset_Delay:u2|oRST_4                                                                                                                    ; 0                 ; 6       ;
;      - CCD_Capture:u3|mSTART~0                                                                                                                  ; 0                 ; 6       ;
;      - Sdram_Control:u7|OUT_VALID                                                                                                               ; 0                 ; 6       ;
;      - Sdram_Control:u7|RD_MASK[0]                                                                                                              ; 0                 ; 6       ;
;      - Reset_Delay:u2|oRST_0                                                                                                                    ; 0                 ; 6       ;
;      - Sdram_Control:u7|RD_MASK[1]                                                                                                              ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|SADDR[8]                                                                          ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|do_reada                                                                                              ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|do_writea                                                                                             ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|SA~16                                                                                                 ; 0                 ; 6       ;
;      - Sdram_Control:u7|Pre_RD                                                                                                                  ; 0                 ; 6       ;
;      - Sdram_Control:u7|Pre_WR                                                                                                                  ; 0                 ; 6       ;
;      - Sdram_Control:u7|mWR                                                                                                                     ; 0                 ; 6       ;
;      - Sdram_Control:u7|mRD                                                                                                                     ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|CMD_ACK                                                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|WR_MASK[0]                                                                                                              ; 0                 ; 6       ;
;      - Sdram_Control:u7|WR_MASK[1]                                                                                                              ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|SADDR[9]                                                                          ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|SA~17                                                                                                 ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|SADDR[10]                                                                         ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|SA~18                                                                                                 ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|SA[9]~19                                                                                              ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|SADDR[11]                                                                         ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|SADDR[12]                                                                         ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|SADDR[4]                                                                          ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|SA~21                                                                                                 ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|SADDR[13]                                                                         ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|SADDR[5]                                                                          ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|SA~23                                                                                                 ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|SADDR[14]                                                                         ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|SADDR[6]                                                                          ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|SADDR[15]                                                                         ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|SADDR[7]                                                                          ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|SADDR[16]                                                                         ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|SADDR[17]                                                                         ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|SADDR[18]                                                                         ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|do_rw                                                                                                 ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|SADDR[19]                                                                         ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|SADDR[20]                                                                         ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|BA~0                                                                                                  ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|SADDR[21]                                                                         ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|BA~1                                                                                                  ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|SADDR[22]                                                                         ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|do_initial                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|oe4                                                                                                   ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|OE                                                                                                    ; 0                 ; 6       ;
;      - Sdram_Control:u7|mRD_DONE                                                                                                                ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|LOAD_MODE                                                                         ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|command_done                                                                                          ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|INIT_REQ                                                                          ; 0                 ; 6       ;
;      - Sdram_Control:u7|mADDR[8]                                                                                                                ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|READA                                                                             ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|rp_done                                                                                               ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|REF_REQ                                                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|WRITEA                                                                            ; 0                 ; 6       ;
;      - Sdram_Control:u7|mWR_DONE                                                                                                                ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|CM_ACK                                                                                                ; 0                 ; 6       ;
;      - Sdram_Control:u7|mADDR[9]                                                                                                                ; 0                 ; 6       ;
;      - Sdram_Control:u7|mADDR[10]                                                                                                               ; 0                 ; 6       ;
;      - Sdram_Control:u7|mADDR[11]                                                                                                               ; 0                 ; 6       ;
;      - Sdram_Control:u7|mADDR[12]                                                                                                               ; 0                 ; 6       ;
;      - Sdram_Control:u7|mADDR[4]                                                                                                                ; 0                 ; 6       ;
;      - Sdram_Control:u7|mADDR[13]                                                                                                               ; 0                 ; 6       ;
;      - Sdram_Control:u7|mADDR[5]                                                                                                                ; 0                 ; 6       ;
;      - Sdram_Control:u7|mADDR[14]                                                                                                               ; 0                 ; 6       ;
;      - Sdram_Control:u7|mADDR[6]                                                                                                                ; 0                 ; 6       ;
;      - Sdram_Control:u7|mADDR[15]                                                                                                               ; 0                 ; 6       ;
;      - Sdram_Control:u7|mADDR[7]                                                                                                                ; 0                 ; 6       ;
;      - Sdram_Control:u7|mADDR[16]                                                                                                               ; 0                 ; 6       ;
;      - Sdram_Control:u7|mADDR[17]                                                                                                               ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|PRECHARGE                                                                         ; 0                 ; 6       ;
;      - Sdram_Control:u7|mADDR[18]                                                                                                               ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|rw_shift[0]                                                                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|mADDR[19]                                                                                                               ; 0                 ; 6       ;
;      - Sdram_Control:u7|mADDR[20]                                                                                                               ; 0                 ; 6       ;
;      - Sdram_Control:u7|mADDR[21]                                                                                                               ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|REFRESH                                                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|mADDR[22]                                                                                                               ; 0                 ; 6       ;
;      - Sdram_Control:u7|IN_REQ                                                                                                                  ; 0                 ; 6       ;
;      - Sdram_Control:u7|control_interface:u_control_interface|init_timer[0]                                                                     ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|command_delay[0]                                                                                      ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR2_ADDR[8]                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD2_ADDR[8]                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control:u7|CMD[0]                                                                                                                  ; 0                 ; 6       ;
;      - Sdram_Control:u7|CMD[1]                                                                                                                  ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|rp_shift[0]                                                                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|REF_ACK                                                                                               ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR2_ADDR[9]                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD2_ADDR[9]                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD2_ADDR[10]                                                                                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR2_ADDR[10]                                                                                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR2_ADDR[11]                                                                                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD2_ADDR[11]                                                                                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD2_ADDR[12]                                                                                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR2_ADDR[12]                                                                                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD2_ADDR[4]                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR2_ADDR[4]                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD2_ADDR[13]                                                                                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR2_ADDR[13]                                                                                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD2_ADDR[5]                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR2_ADDR[5]                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR2_ADDR[14]                                                                                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD2_ADDR[14]                                                                                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD2_ADDR[6]                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR2_ADDR[6]                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR2_ADDR[15]                                                                                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD2_ADDR[15]                                                                                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD2_ADDR[7]                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR2_ADDR[7]                                                                                                            ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD2_ADDR[16]                                                                                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR2_ADDR[16]                                                                                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR2_ADDR[17]                                                                                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD2_ADDR[17]                                                                                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD2_ADDR[18]                                                                                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR2_ADDR[18]                                                                                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|rw_shift[1]                                                                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR2_ADDR[19]                                                                                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD2_ADDR[19]                                                                                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD2_ADDR[20]                                                                                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR2_ADDR[20]                                                                                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR2_ADDR[21]                                                                                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD2_ADDR[21]                                                                                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|rRD2_ADDR[22]                                                                                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|rWR2_ADDR[22]                                                                                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|command_delay[1]                                                                                      ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|rp_shift[1]                                                                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|command_delay[2]                                                                                      ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|rp_shift[2]                                                                                           ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|command_delay[3]                                                                                      ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|command_delay[4]                                                                                      ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|command_delay[5]                                                                                      ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|command_delay[6]                                                                                      ; 0                 ; 6       ;
;      - Sdram_Control:u7|command:u_command|command_delay[7]                                                                                      ; 0                 ; 6       ;
; D5M_FVAL                                                                                                                                        ;                   ;         ;
;      - rCCD_FVAL~feeder                                                                                                                         ; 0                 ; 6       ;
; KEY[2]                                                                                                                                          ;                   ;         ;
;      - CCD_Capture:u3|mSTART~1                                                                                                                  ; 0                 ; 6       ;
; KEY[3]                                                                                                                                          ;                   ;         ;
;      - CCD_Capture:u3|mSTART~0                                                                                                                  ; 0                 ; 6       ;
; CLOCK_50                                                                                                                                        ;                   ;         ;
; D5M_LVAL                                                                                                                                        ;                   ;         ;
;      - rCCD_LVAL~feeder                                                                                                                         ; 0                 ; 6       ;
; SW[15]                                                                                                                                          ;                   ;         ;
;      - sync_sdram_valid~0                                                                                                                       ; 0                 ; 6       ;
;      - sdram_r[0]~0                                                                                                                             ; 0                 ; 6       ;
;      - sdram_b[0]~0                                                                                                                             ; 0                 ; 6       ;
;      - sdram_r[0]~1                                                                                                                             ; 0                 ; 6       ;
;      - sdram_b[1]~2                                                                                                                             ; 0                 ; 6       ;
;      - sdram_r[1]~3                                                                                                                             ; 0                 ; 6       ;
;      - sdram_b[2]~4                                                                                                                             ; 0                 ; 6       ;
;      - sdram_r[2]~5                                                                                                                             ; 0                 ; 6       ;
;      - sdram_b[3]~6                                                                                                                             ; 0                 ; 6       ;
;      - sdram_r[3]~7                                                                                                                             ; 0                 ; 6       ;
;      - sdram_b[4]~8                                                                                                                             ; 0                 ; 6       ;
;      - sdram_r[4]~9                                                                                                                             ; 0                 ; 6       ;
;      - sdram_g[1]~0                                                                                                                             ; 0                 ; 6       ;
;      - sdram_g[2]~2                                                                                                                             ; 0                 ; 6       ;
;      - sdram_g[3]~4                                                                                                                             ; 0                 ; 6       ;
;      - sdram_g[4]~6                                                                                                                             ; 0                 ; 6       ;
;      - sdram_g[5]~8                                                                                                                             ; 0                 ; 6       ;
;      - sdram_g[0]~10                                                                                                                            ; 0                 ; 6       ;
; SW[17]                                                                                                                                          ;                   ;         ;
;      - sdram_r[0]~0                                                                                                                             ; 0                 ; 6       ;
;      - sdram_b[0]~0                                                                                                                             ; 0                 ; 6       ;
;      - sdram_r[0]~1                                                                                                                             ; 0                 ; 6       ;
;      - sdram_b[1]~2                                                                                                                             ; 0                 ; 6       ;
;      - sdram_r[1]~3                                                                                                                             ; 0                 ; 6       ;
;      - sdram_b[2]~4                                                                                                                             ; 0                 ; 6       ;
;      - sdram_r[2]~5                                                                                                                             ; 0                 ; 6       ;
;      - sdram_b[3]~6                                                                                                                             ; 0                 ; 6       ;
;      - sdram_r[3]~7                                                                                                                             ; 0                 ; 6       ;
;      - sdram_b[4]~8                                                                                                                             ; 0                 ; 6       ;
;      - sdram_r[4]~9                                                                                                                             ; 0                 ; 6       ;
;      - sdram_g[1]~0                                                                                                                             ; 0                 ; 6       ;
;      - sdram_g[2]~2                                                                                                                             ; 0                 ; 6       ;
;      - sdram_g[3]~4                                                                                                                             ; 0                 ; 6       ;
;      - sdram_g[4]~6                                                                                                                             ; 0                 ; 6       ;
;      - sdram_g[5]~8                                                                                                                             ; 0                 ; 6       ;
;      - sdram_g[0]~10                                                                                                                            ; 0                 ; 6       ;
; KEY[1]                                                                                                                                          ;                   ;         ;
;      - I2C_CCD_Config:u8|always1~0                                                                                                              ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|iexposure_adj_delay[0]~feeder                                                                                          ; 0                 ; 6       ;
; SW[16]                                                                                                                                          ;                   ;         ;
;      - I2C_CCD_Config:u8|Mux12~2                                                                                                                ; 1                 ; 6       ;
;      - I2C_CCD_Config:u8|Mux13~1                                                                                                                ; 1                 ; 6       ;
;      - I2C_CCD_Config:u8|Mux12~8                                                                                                                ; 1                 ; 6       ;
;      - I2C_CCD_Config:u8|Mux12~13                                                                                                               ; 1                 ; 6       ;
;      - I2C_CCD_Config:u8|Mux12~16                                                                                                               ; 1                 ; 6       ;
;      - I2C_CCD_Config:u8|Mux23~0                                                                                                                ; 1                 ; 6       ;
; SW[1]                                                                                                                                           ;                   ;         ;
;      - I2C_CCD_Config:u8|Mux23~1                                                                                                                ; 1                 ; 6       ;
; SW[2]                                                                                                                                           ;                   ;         ;
;      - I2C_CCD_Config:u8|Mux20~1                                                                                                                ; 1                 ; 6       ;
; SW[3]                                                                                                                                           ;                   ;         ;
;      - I2C_CCD_Config:u8|Mux19~3                                                                                                                ; 1                 ; 6       ;
; SW[4]                                                                                                                                           ;                   ;         ;
;      - I2C_CCD_Config:u8|Mux18~0                                                                                                                ; 0                 ; 6       ;
; SW[0]                                                                                                                                           ;                   ;         ;
;      - I2C_CCD_Config:u8|senosr_exposure~0                                                                                                      ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~1                                                                                                      ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~2                                                                                                      ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~3                                                                                                      ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~4                                                                                                      ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~5                                                                                                      ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~6                                                                                                      ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~7                                                                                                      ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~8                                                                                                      ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~9                                                                                                      ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~10                                                                                                     ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~11                                                                                                     ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~12                                                                                                     ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~13                                                                                                     ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~14                                                                                                     ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~15                                                                                                     ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~16                                                                                                     ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~17                                                                                                     ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~18                                                                                                     ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~19                                                                                                     ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~20                                                                                                     ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~21                                                                                                     ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~22                                                                                                     ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~23                                                                                                     ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~24                                                                                                     ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~25                                                                                                     ; 0                 ; 6       ;
;      - I2C_CCD_Config:u8|senosr_exposure~26                                                                                                     ; 0                 ; 6       ;
; D5M_D[7]                                                                                                                                        ;                   ;         ;
;      - rCCD_DATA[7]~feeder                                                                                                                      ; 0                 ; 6       ;
; D5M_D[8]                                                                                                                                        ;                   ;         ;
;      - rCCD_DATA[8]~feeder                                                                                                                      ; 0                 ; 6       ;
; D5M_D[9]                                                                                                                                        ;                   ;         ;
;      - rCCD_DATA[9]~feeder                                                                                                                      ; 1                 ; 6       ;
; D5M_D[10]                                                                                                                                       ;                   ;         ;
;      - rCCD_DATA[10]~feeder                                                                                                                     ; 0                 ; 6       ;
; D5M_D[11]                                                                                                                                       ;                   ;         ;
;      - rCCD_DATA[11]~feeder                                                                                                                     ; 1                 ; 6       ;
; D5M_D[6]                                                                                                                                        ;                   ;         ;
;      - rCCD_DATA[6]~feeder                                                                                                                      ; 0                 ; 6       ;
; D5M_D[5]                                                                                                                                        ;                   ;         ;
;      - rCCD_DATA[5]~feeder                                                                                                                      ; 0                 ; 6       ;
; D5M_D[4]                                                                                                                                        ;                   ;         ;
;      - rCCD_DATA[4]~feeder                                                                                                                      ; 1                 ; 6       ;
; D5M_D[3]                                                                                                                                        ;                   ;         ;
;      - rCCD_DATA[3]~feeder                                                                                                                      ; 0                 ; 6       ;
; D5M_D[2]                                                                                                                                        ;                   ;         ;
;      - rCCD_DATA[2]                                                                                                                             ; 0                 ; 6       ;
; D5M_D[1]                                                                                                                                        ;                   ;         ;
;      - rCCD_DATA[1]~feeder                                                                                                                      ; 0                 ; 6       ;
; D5M_D[0]                                                                                                                                        ;                   ;         ;
;      - rCCD_DATA[0]~feeder                                                                                                                      ; 1                 ; 6       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                           ; Location            ; Fan-Out ; Usage                                               ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; ALT:alt|LessThan0~1                                                                                                                                                                            ; LCCOMB_X69_Y24_N12  ; 5       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; ALT:alt|LessThan1~1                                                                                                                                                                            ; LCCOMB_X68_Y26_N14  ; 6       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; ALT:alt|LessThan2~1                                                                                                                                                                            ; LCCOMB_X65_Y26_N0   ; 5       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; ALT:alt|always4~0                                                                                                                                                                              ; LCCOMB_X97_Y9_N30   ; 167     ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; ALT:alt|covar_o[63]                                                                                                                                                                            ; FF_X67_Y35_N31      ; 63      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u3|X_Cont[14]~18                                                                                                                                                                   ; LCCOMB_X108_Y5_N6   ; 16      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u3|X_Cont[14]~19                                                                                                                                                                   ; LCCOMB_X108_Y4_N30  ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u3|Y_Cont[6]~12                                                                                                                                                                    ; LCCOMB_X108_Y5_N26  ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u3|always2~0                                                                                                                                                                       ; LCCOMB_X108_Y5_N2   ; 31      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u3|mCCD_FVAL                                                                                                                                                                       ; FF_X108_Y4_N5       ; 15      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u3|oDVAL                                                                                                                                                                           ; LCCOMB_X107_Y5_N16  ; 14      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; CLKSRC:clksrc|altpll:altpll_component|CLKSRC_altpll:auto_generated|wire_pll1_clk[0]                                                                                                            ; PLL_1               ; 111     ; Clock                                               ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; CLOCK2_50                                                                                                                                                                                      ; PIN_AG14            ; 3       ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; CLOCK2_50                                                                                                                                                                                      ; PIN_AG14            ; 96      ; Clock                                               ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; CLOCK_50                                                                                                                                                                                       ; PIN_Y2              ; 1       ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; COLOR_TRANSFORM:color_transform1|altshift_taps:xbuff1_rtl_0|shift_taps_bkm:auto_generated|altsyncram_r861:altsyncram4|ram_block7a1                                                             ; M9K_X104_Y9_N0      ; 42      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; COLOR_TRANSFORM:color_transform1|altshift_taps:xbuff1_rtl_0|shift_taps_bkm:auto_generated|cntr_p8h:cntr5|counter_comb_bita0~0                                                                  ; LCCOMB_X105_Y9_N28  ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; COLOR_TRANSFORM:color_transform1|altshift_taps:xbuff1_rtl_0|shift_taps_bkm:auto_generated|dffe6                                                                                                ; FF_X105_Y9_N25      ; 1       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; D5M_PIXLCLK                                                                                                                                                                                    ; PIN_AB22            ; 214     ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; DVI_RX_Controller:dvi_rx1|nextX_Counter[0]~3                                                                                                                                                   ; LCCOMB_X103_Y11_N12 ; 10      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; DVI_RX_Controller:dvi_rx1|nextY_Counter[9]~1                                                                                                                                                   ; LCCOMB_X103_Y10_N28 ; 10      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|valid_rdreq~0                                                                                                           ; LCCOMB_X105_Y2_N30  ; 23      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|valid_wrreq~0                                                                                                           ; LCCOMB_X105_Y1_N28  ; 23      ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; HOMOGRAPHY:homography|QC_start                                                                                                                                                                 ; FF_X99_Y6_N17       ; 37      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; HOMOGRAPHY:homography|oREADY                                                                                                                                                                   ; FF_X76_Y18_N29      ; 39      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SD[23]~2                                                                                                                                                   ; LCCOMB_X108_Y14_N2  ; 24      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[5]~1                                                                                                                                            ; LCCOMB_X110_Y14_N28 ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|LUT_INDEX[4]                                                                                                                                                                 ; FF_X112_Y15_N11     ; 34      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|LUT_INDEX[5]~0                                                                                                                                                               ; LCCOMB_X111_Y14_N2  ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|LessThan0~4                                                                                                                                                                  ; LCCOMB_X105_Y14_N20 ; 17      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|LessThan1~1                                                                                                                                                                  ; LCCOMB_X111_Y14_N20 ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|always1~0                                                                                                                                                                    ; LCCOMB_X111_Y14_N0  ; 14      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|i2c_reset                                                                                                                                                                    ; LCCOMB_X111_Y14_N6  ; 43      ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|iexposure_adj_delay[3]                                                                                                                                                       ; FF_X111_Y14_N11     ; 26      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|mI2C_CTRL_CLK                                                                                                                                                                ; FF_X57_Y3_N11       ; 72      ; Clock                                               ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; I2C_CCD_Config:u8|mI2C_DATA[23]~2                                                                                                                                                              ; LCCOMB_X111_Y14_N26 ; 24      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; KEY[0]                                                                                                                                                                                         ; PIN_M23             ; 263     ; Async. clear, Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; MASK:mask|altshift_taps:buffer_rtl_0|shift_taps_hkm:auto_generated|cntr_u8h:cntr3|counter_comb_bita2~0                                                                                         ; LCCOMB_X77_Y4_N12   ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; MASK:mask|altshift_taps:buffer_rtl_0|shift_taps_hkm:auto_generated|dffe4                                                                                                                       ; FF_X77_Y4_N1        ; 1       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; MASK_GENERATOR:mask_generator|valid                                                                                                                                                            ; FF_X70_Y22_N15      ; 17      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u4|Line_Buffer1:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_isv:auto_generated|cntr_3uf:cntr1|cout_actual                                                                      ; LCCOMB_X105_Y6_N2   ; 10      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u4|mCCD_G[10]~24                                                                                                                                                                       ; LCCOMB_X106_Y3_N22  ; 8       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:u2|Equal0~10                                                                                                                                                                       ; LCCOMB_X109_Y36_N0  ; 31      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:u2|oRST_0                                                                                                                                                                          ; FF_X114_Y33_N29     ; 430     ; Async. clear                                        ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; Reset_Delay:u2|oRST_1                                                                                                                                                                          ; FF_X114_Y35_N13     ; 779     ; Async. clear                                        ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; Reset_Delay:u2|oRST_2                                                                                                                                                                          ; FF_X114_Y35_N23     ; 173     ; Async. clear                                        ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; SRAM_Controller:sram_controller|oFIFO_ReadRequest                                                                                                                                              ; FF_X101_Y4_N7       ; 19      ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; SRAM_Controller:sram_controller|oReady                                                                                                                                                         ; FF_X101_Y4_N5       ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|CMD[0]~0                                                                                                                                                                      ; LCCOMB_X49_Y26_N6   ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|LessThan1~5                                                                                                                                                                   ; LCCOMB_X47_Y24_N24  ; 19      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|LessThan3~6                                                                                                                                                                   ; LCCOMB_X49_Y24_N22  ; 19      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|RD_MASK[1]~4                                                                                                                                                                  ; LCCOMB_X47_Y27_N18  ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|_~0                                                                   ; LCCOMB_X39_Y28_N14  ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|valid_rdreq~0                                                         ; LCCOMB_X38_Y28_N4   ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|valid_wrreq~0                                                         ; LCCOMB_X36_Y28_N28  ; 17      ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|_~0                                                                   ; LCCOMB_X39_Y29_N0   ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|valid_rdreq~0                                                         ; LCCOMB_X38_Y29_N10  ; 13      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|valid_wrreq~0                                                         ; LCCOMB_X36_Y29_N24  ; 17      ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|_~0                                                                  ; LCCOMB_X65_Y27_N22  ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|valid_rdreq~4                                                        ; LCCOMB_X63_Y27_N22  ; 18      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|valid_wrreq~0                                                        ; LCCOMB_X65_Y27_N20  ; 14      ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|_~0                                                                  ; LCCOMB_X49_Y30_N14  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|valid_rdreq~0                                                        ; LCCOMB_X52_Y30_N12  ; 17      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|valid_wrreq~0                                                        ; LCCOMB_X50_Y30_N2   ; 13      ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|WR_MASK[1]~0                                                                                                                                                                  ; LCCOMB_X48_Y27_N0   ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|always2~0                                                                                                                                                                     ; LCCOMB_X47_Y25_N4   ; 19      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|always2~1                                                                                                                                                                     ; LCCOMB_X49_Y27_N28  ; 19      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|always2~2                                                                                                                                                                     ; LCCOMB_X47_Y27_N30  ; 19      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|always2~3                                                                                                                                                                     ; LCCOMB_X47_Y27_N8   ; 19      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|command:u_command|OE                                                                                                                                                          ; FF_X42_Y27_N1       ; 32      ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|command:u_command|rp_shift[1]~1                                                                                                                                               ; LCCOMB_X46_Y28_N14  ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|control_interface:u_control_interface|INIT_REQ                                                                                                                                ; FF_X54_Y29_N11      ; 26      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|control_interface:u_control_interface|LessThan0~3                                                                                                                             ; LCCOMB_X54_Y29_N24  ; 15      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|control_interface:u_control_interface|REF_REQ~1                                                                                                                               ; LCCOMB_X46_Y28_N30  ; 16      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|mLENGTH[6]~5                                                                                                                                                                  ; LCCOMB_X47_Y27_N28  ; 19      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; VGAController:vga_controller1|Equal0~3                                                                                                                                                         ; LCCOMB_X114_Y37_N0  ; 14      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; VGAController:vga_controller1|HSYNC                                                                                                                                                            ; FF_X114_Y37_N17     ; 46      ; Async. clear, Clock                                 ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; VGAController:vga_controller1|LessThan3~2                                                                                                                                                      ; LCCOMB_X114_Y37_N2  ; 12      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; VGAController:vga_controller1|VCounter[0]~34                                                                                                                                                   ; LCCOMB_X114_Y38_N2  ; 12      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; VGAController:vga_controller1|VSYNC                                                                                                                                                            ; FF_X56_Y70_N1       ; 86      ; Async. clear, Clock                                 ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; VGAController:vga_controller1|Y[5]~6                                                                                                                                                           ; LCCOMB_X114_Y37_N14 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; VGAController:vga_controller1|nextX[0]~1                                                                                                                                                       ; LCCOMB_X114_Y37_N10 ; 12      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; VGAController:vga_controller1|nextY[3]~4                                                                                                                                                       ; LCCOMB_X113_Y38_N8  ; 5       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:u1|Equal0~4                                                                                                                                                                     ; LCCOMB_X38_Y32_N30  ; 14      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:u1|LessThan7~1                                                                                                                                                                  ; LCCOMB_X38_Y32_N6   ; 13      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:u1|LessThan9~2                                                                                                                                                                  ; LCCOMB_X38_Y31_N30  ; 13      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|convert1_altbarrel_shift_30g:altbarrel_shift5|sel_pipec5r1d                                                       ; FF_X69_Y42_N17      ; 49      ; Sync. clear, Sync. load                             ; no     ; --                   ; --               ; --                        ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|convert1_altpriority_encoder_0c6:altpriority_encoder2|convert1_altpriority_encoder_qf8:altpriority_encoder10|zero ; LCCOMB_X69_Y38_N26  ; 6       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|mantissa_overflow                                                                                                 ; LCCOMB_X65_Y43_N30  ; 7       ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|priority_encoder_reg[2]                                                                                           ; FF_X69_Y38_N19      ; 68      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|convert2_altbarrel_shift_80g:altbarrel_shift6|sel_pipec6r1d                                                       ; FF_X68_Y47_N5       ; 55      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|power2_value_reg[3]                                                                                               ; FF_X66_Y45_N9       ; 40      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; rCCD_FVAL                                                                                                                                                                                      ; FF_X111_Y37_N17     ; 131     ; Async. clear                                        ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; sdram_pll:u6|altpll:altpll_component|altpll_f423:auto_generated|clk[0]                                                                                                                         ; PLL_4               ; 526     ; Clock                                               ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; sdram_pll:u6|altpll:altpll_component|altpll_f423:auto_generated|clk[3]                                                                                                                         ; PLL_4               ; 2398    ; Clock                                               ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; sync_controller:sync|val                                                                                                                                                                       ; FF_X72_Y26_N7       ; 76      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                  ;
+-------------------------------------------------------------------------------------+-----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                ; Location        ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------+-----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLKSRC:clksrc|altpll:altpll_component|CLKSRC_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1           ; 111     ; 3                                    ; Global Clock         ; GCLK3            ; --                        ;
; CLOCK2_50                                                                           ; PIN_AG14        ; 96      ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; I2C_CCD_Config:u8|mI2C_CTRL_CLK                                                     ; FF_X57_Y3_N11   ; 72      ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; Reset_Delay:u2|oRST_0                                                               ; FF_X114_Y33_N29 ; 430     ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; Reset_Delay:u2|oRST_1                                                               ; FF_X114_Y35_N13 ; 779     ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; Reset_Delay:u2|oRST_2                                                               ; FF_X114_Y35_N23 ; 173     ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; VGAController:vga_controller1|HSYNC                                                 ; FF_X114_Y37_N17 ; 46      ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; VGAController:vga_controller1|VSYNC                                                 ; FF_X56_Y70_N1   ; 86      ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; rCCD_FVAL                                                                           ; FF_X111_Y37_N17 ; 131     ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; sdram_pll:u6|altpll:altpll_component|altpll_f423:auto_generated|clk[0]              ; PLL_4           ; 526     ; 8                                    ; Global Clock         ; GCLK18           ; --                        ;
; sdram_pll:u6|altpll:altpll_component|altpll_f423:auto_generated|clk[1]              ; PLL_4           ; 1       ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; sdram_pll:u6|altpll:altpll_component|altpll_f423:auto_generated|clk[2]              ; PLL_4           ; 1       ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; sdram_pll:u6|altpll:altpll_component|altpll_f423:auto_generated|clk[3]              ; PLL_4           ; 2398    ; 16                                   ; Global Clock         ; GCLK19           ; --                        ;
+-------------------------------------------------------------------------------------+-----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                                                                                  ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; KEY[0]~input                                                                                                                                                                                                                                                                                                                                                          ; 263     ;
; D5M_PIXLCLK~input                                                                                                                                                                                                                                                                                                                                                     ; 214     ;
; ALT:alt|always4~0                                                                                                                                                                                                                                                                                                                                                     ; 167     ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|convert2_altbarrel_shift_80g:altbarrel_shift6|sel_pipec4r1d                                                                                                                                                                                                                              ; 80      ;
; sync_controller:sync|val                                                                                                                                                                                                                                                                                                                                              ; 76      ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|convert1_altbarrel_shift_30g:altbarrel_shift5|sel_pipec4r1d                                                                                                                                                                                                                              ; 72      ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|convert1_altbarrel_shift_30g:altbarrel_shift5|sel_pipec3r1d                                                                                                                                                                                                                              ; 72      ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|priority_encoder_reg[1]                                                                                                                                                                                                                                                                  ; 72      ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|priority_encoder_reg[2]                                                                                                                                                                                                                                                                  ; 68      ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|priority_encoder_reg[0]                                                                                                                                                                                                                                                                  ; 67      ;
; ALT:alt|covar_o[63]                                                                                                                                                                                                                                                                                                                                                   ; 63      ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|sign_input_reg4                                                                                                                                                                                                                                                                          ; 61      ;
; ALT:alt|lpm_divide:Div3|lpm_divide_rkm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_qaf:divider|add_sub_51_result_int[20]~16                                                                                                                                                                                                                                  ; 60      ;
; ALT:alt|lpm_divide:Div3|lpm_divide_rkm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_qaf:divider|add_sub_50_result_int[20]~16                                                                                                                                                                                                                                  ; 60      ;
; ALT:alt|lpm_divide:Div3|lpm_divide_rkm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_qaf:divider|add_sub_49_result_int[20]~16                                                                                                                                                                                                                                  ; 60      ;
; ALT:alt|lpm_divide:Div3|lpm_divide_rkm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_qaf:divider|add_sub_52_result_int[20]~16                                                                                                                                                                                                                                  ; 58      ;
; ALT:alt|lpm_divide:Div4|lpm_divide_rkm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_qaf:divider|add_sub_51_result_int[20]~16                                                                                                                                                                                                                                  ; 56      ;
; ALT:alt|lpm_divide:Div4|lpm_divide_rkm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_qaf:divider|add_sub_50_result_int[20]~16                                                                                                                                                                                                                                  ; 56      ;
; ALT:alt|lpm_divide:Div4|lpm_divide_rkm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_qaf:divider|add_sub_49_result_int[20]~16                                                                                                                                                                                                                                  ; 56      ;
; ALT:alt|lpm_divide:Div4|lpm_divide_rkm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_qaf:divider|add_sub_48_result_int[20]~16                                                                                                                                                                                                                                  ; 56      ;
; ALT:alt|lpm_divide:Div4|lpm_divide_rkm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_qaf:divider|add_sub_47_result_int[20]~16                                                                                                                                                                                                                                  ; 56      ;
; ALT:alt|lpm_divide:Div4|lpm_divide_rkm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_qaf:divider|add_sub_46_result_int[20]~16                                                                                                                                                                                                                                  ; 56      ;
; ALT:alt|lpm_divide:Div4|lpm_divide_rkm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_qaf:divider|add_sub_45_result_int[20]~16                                                                                                                                                                                                                                  ; 56      ;
; ALT:alt|lpm_divide:Div4|lpm_divide_rkm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_qaf:divider|add_sub_44_result_int[20]~16                                                                                                                                                                                                                                  ; 56      ;
; ALT:alt|lpm_divide:Div4|lpm_divide_rkm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_qaf:divider|add_sub_43_result_int[20]~16                                                                                                                                                                                                                                  ; 56      ;
; ALT:alt|lpm_divide:Div4|lpm_divide_rkm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_qaf:divider|add_sub_42_result_int[20]~16                                                                                                                                                                                                                                  ; 56      ;
; ALT:alt|lpm_divide:Div4|lpm_divide_rkm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_qaf:divider|add_sub_41_result_int[20]~16                                                                                                                                                                                                                                  ; 56      ;
; ALT:alt|lpm_divide:Div4|lpm_divide_rkm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_qaf:divider|add_sub_40_result_int[20]~16                                                                                                                                                                                                                                  ; 56      ;
; ALT:alt|lpm_divide:Div4|lpm_divide_rkm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_qaf:divider|add_sub_39_result_int[20]~16                                                                                                                                                                                                                                  ; 56      ;
; ALT:alt|lpm_divide:Div4|lpm_divide_rkm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_qaf:divider|add_sub_38_result_int[20]~16                                                                                                                                                                                                                                  ; 56      ;
; ALT:alt|lpm_divide:Div4|lpm_divide_rkm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_qaf:divider|add_sub_37_result_int[20]~16                                                                                                                                                                                                                                  ; 56      ;
; ALT:alt|lpm_divide:Div4|lpm_divide_rkm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_qaf:divider|add_sub_36_result_int[20]~16                                                                                                                                                                                                                                  ; 56      ;
; ALT:alt|lpm_divide:Div4|lpm_divide_rkm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_qaf:divider|add_sub_35_result_int[20]~16                                                                                                                                                                                                                                  ; 56      ;
; ALT:alt|lpm_divide:Div4|lpm_divide_rkm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_qaf:divider|add_sub_34_result_int[20]~16                                                                                                                                                                                                                                  ; 56      ;
; ALT:alt|lpm_divide:Div4|lpm_divide_rkm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_qaf:divider|add_sub_33_result_int[20]~16                                                                                                                                                                                                                                  ; 56      ;
; ALT:alt|lpm_divide:Div4|lpm_divide_rkm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_qaf:divider|add_sub_32_result_int[20]~16                                                                                                                                                                                                                                  ; 56      ;
; ALT:alt|lpm_divide:Div4|lpm_divide_rkm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_qaf:divider|add_sub_31_result_int[20]~16                                                                                                                                                                                                                                  ; 56      ;
; ALT:alt|lpm_divide:Div4|lpm_divide_rkm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_qaf:divider|add_sub_30_result_int[20]~16                                                                                                                                                                                                                                  ; 56      ;
; ALT:alt|lpm_divide:Div4|lpm_divide_rkm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_qaf:divider|add_sub_29_result_int[20]~16                                                                                                                                                                                                                                  ; 56      ;
; ALT:alt|lpm_divide:Div4|lpm_divide_rkm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_qaf:divider|add_sub_28_result_int[20]~16                                                                                                                                                                                                                                  ; 56      ;
; ALT:alt|lpm_divide:Div4|lpm_divide_rkm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_qaf:divider|add_sub_27_result_int[20]~16                                                                                                                                                                                                                                  ; 56      ;
; ALT:alt|lpm_divide:Div4|lpm_divide_rkm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_qaf:divider|add_sub_26_result_int[20]~16                                                                                                                                                                                                                                  ; 56      ;
; ALT:alt|lpm_divide:Div4|lpm_divide_rkm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_qaf:divider|add_sub_25_result_int[20]~16                                                                                                                                                                                                                                  ; 56      ;
; ALT:alt|lpm_divide:Div4|lpm_divide_rkm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_qaf:divider|add_sub_24_result_int[20]~16                                                                                                                                                                                                                                  ; 56      ;
; ALT:alt|lpm_divide:Div4|lpm_divide_rkm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_qaf:divider|add_sub_23_result_int[20]~16                                                                                                                                                                                                                                  ; 56      ;
; ALT:alt|lpm_divide:Div4|lpm_divide_rkm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_qaf:divider|add_sub_22_result_int[20]~16                                                                                                                                                                                                                                  ; 56      ;
; ALT:alt|lpm_divide:Div4|lpm_divide_rkm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_qaf:divider|add_sub_21_result_int[20]~16                                                                                                                                                                                                                                  ; 56      ;
; ALT:alt|lpm_divide:Div4|lpm_divide_rkm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_qaf:divider|add_sub_20_result_int[20]~16                                                                                                                                                                                                                                  ; 56      ;
; ALT:alt|lpm_divide:Div4|lpm_divide_rkm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_qaf:divider|add_sub_19_result_int[20]~16                                                                                                                                                                                                                                  ; 56      ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|convert2_altbarrel_shift_80g:altbarrel_shift6|sel_pipec5r1d                                                                                                                                                                                                                              ; 55      ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|convert2_altbarrel_shift_80g:altbarrel_shift6|sel_pipec6r1d                                                                                                                                                                                                                              ; 55      ;
; ALT:alt|lpm_divide:Div3|lpm_divide_rkm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_qaf:divider|add_sub_53_result_int[20]~16                                                                                                                                                                                                                                  ; 55      ;
; ALT:alt|lpm_divide:Div4|lpm_divide_rkm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_qaf:divider|add_sub_52_result_int[20]~16                                                                                                                                                                                                                                  ; 54      ;
; ALT:alt|lpm_divide:Div3|lpm_divide_rkm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_qaf:divider|add_sub_54_result_int[20]~16                                                                                                                                                                                                                                  ; 52      ;
; ALT:alt|lpm_divide:Div4|lpm_divide_rkm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_qaf:divider|add_sub_53_result_int[20]~16                                                                                                                                                                                                                                  ; 51      ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|convert1_altbarrel_shift_30g:altbarrel_shift5|sel_pipec5r1d                                                                                                                                                                                                                              ; 49      ;
; ALT:alt|lpm_divide:Div3|lpm_divide_rkm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_qaf:divider|add_sub_55_result_int[20]~16                                                                                                                                                                                                                                  ; 49      ;
; ALT:alt|lpm_divide:Div4|lpm_divide_rkm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_qaf:divider|add_sub_54_result_int[20]~16                                                                                                                                                                                                                                  ; 48      ;
; ALT:alt|lpm_divide:Div3|lpm_divide_rkm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_qaf:divider|add_sub_56_result_int[20]~16                                                                                                                                                                                                                                  ; 46      ;
; ALT:alt|lpm_divide:Div4|lpm_divide_rkm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_qaf:divider|add_sub_55_result_int[20]~16                                                                                                                                                                                                                                  ; 45      ;
; ALT:alt|lpm_divide:Div4|lpm_divide_rkm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_qaf:divider|add_sub_18_result_int[19]~14                                                                                                                                                                                                                                  ; 45      ;
; sync_controller:sync|dvi_r[4]                                                                                                                                                                                                                                                                                                                                         ; 43      ;
; I2C_CCD_Config:u8|i2c_reset                                                                                                                                                                                                                                                                                                                                           ; 43      ;
; ALT:alt|lpm_divide:Div3|lpm_divide_rkm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_qaf:divider|add_sub_57_result_int[20]~16                                                                                                                                                                                                                                  ; 43      ;
; ALT:alt|lpm_divide:Div4|lpm_divide_rkm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_qaf:divider|add_sub_56_result_int[20]~16                                                                                                                                                                                                                                  ; 42      ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|power2_value_reg[2]                                                                                                                                                                                                                                                                      ; 42      ;
; COLOR_TRANSFORM:color_transform1|altshift_taps:xbuff1_rtl_0|shift_taps_bkm:auto_generated|altsyncram_r861:altsyncram4|ram_block7a1                                                                                                                                                                                                                                    ; 42      ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|power2_value_reg[3]                                                                                                                                                                                                                                                                      ; 40      ;
; ALT:alt|lpm_divide:Div3|lpm_divide_rkm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_qaf:divider|add_sub_58_result_int[20]~16                                                                                                                                                                                                                                  ; 40      ;
; I2C_CCD_Config:u8|LUT_INDEX[2]                                                                                                                                                                                                                                                                                                                                        ; 39      ;
; I2C_CCD_Config:u8|LUT_INDEX[1]                                                                                                                                                                                                                                                                                                                                        ; 39      ;
; HOMOGRAPHY:homography|oREADY                                                                                                                                                                                                                                                                                                                                          ; 39      ;
; ALT:alt|lpm_divide:Div4|lpm_divide_rkm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_qaf:divider|add_sub_57_result_int[20]~16                                                                                                                                                                                                                                  ; 39      ;
; ~GND                                                                                                                                                                                                                                                                                                                                                                  ; 38      ;
; I2C_CCD_Config:u8|LUT_INDEX[3]                                                                                                                                                                                                                                                                                                                                        ; 38      ;
; I2C_CCD_Config:u8|LUT_INDEX[0]                                                                                                                                                                                                                                                                                                                                        ; 38      ;
; Sdram_Control:u7|RD_MASK~2                                                                                                                                                                                                                                                                                                                                            ; 38      ;
; HOMOGRAPHY:homography|QC_start                                                                                                                                                                                                                                                                                                                                        ; 37      ;
; ALT:alt|lpm_divide:Div3|lpm_divide_rkm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_qaf:divider|add_sub_59_result_int[20]~16                                                                                                                                                                                                                                  ; 37      ;
; Sdram_Control:u7|WR_MASK[0]                                                                                                                                                                                                                                                                                                                                           ; 36      ;
; ALT:alt|lpm_divide:Div4|lpm_divide_rkm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_qaf:divider|add_sub_58_result_int[20]~16                                                                                                                                                                                                                                  ; 36      ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|power2_value_reg[1]                                                                                                                                                                                                                                                                      ; 36      ;
; ALT:alt|DVI_R[5]                                                                                                                                                                                                                                                                                                                                                      ; 35      ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|power2_value_reg[0]                                                                                                                                                                                                                                                                      ; 35      ;
; I2C_CCD_Config:u8|LUT_INDEX[4]                                                                                                                                                                                                                                                                                                                                        ; 34      ;
; ALT:alt|lpm_divide:Div3|lpm_divide_rkm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_qaf:divider|add_sub_60_result_int[20]~16                                                                                                                                                                                                                                  ; 34      ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|add_1_w~7                                                                                                                                                                                                                                                                                ; 33      ;
; ALT:alt|lpm_divide:Div4|lpm_divide_rkm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_qaf:divider|add_sub_59_result_int[20]~16                                                                                                                                                                                                                                  ; 33      ;
; Sdram_Control:u7|command:u_command|OE                                                                                                                                                                                                                                                                                                                                 ; 32      ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|lowest_integer_selector                                                                                                                                                                                                                                                                  ; 31      ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|exceed_limit_integer~1                                                                                                                                                                                                                                                                   ; 31      ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|exceed_limit_exceeders~0                                                                                                                                                                                                                                                                 ; 31      ;
; Reset_Delay:u2|Equal0~10                                                                                                                                                                                                                                                                                                                                              ; 31      ;
; CCD_Capture:u3|always2~0                                                                                                                                                                                                                                                                                                                                              ; 31      ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|altshift_taps:exp_ff20c_rtl_0|shift_taps_r7m:auto_generated|altsyncram_2h81:altsyncram2|ram_block3a1                                                                                                                                                                                                  ; 31      ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|altshift_taps:exp_ff20c_rtl_0|shift_taps_r7m:auto_generated|altsyncram_2h81:altsyncram2|ram_block3a3                                                                                                                                                                                                  ; 31      ;
; ALT:alt|lpm_divide:Div3|lpm_divide_rkm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_qaf:divider|add_sub_61_result_int[20]~16                                                                                                                                                                                                                                  ; 31      ;
; ALT:alt|lpm_divide:Div4|lpm_divide_rkm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_qaf:divider|add_sub_60_result_int[20]~16                                                                                                                                                                                                                                  ; 30      ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|exp_in_ff[0]                                                                                                                                                                                                                                                                                          ; 28      ;
; CCD_Capture:u3|X_Cont[0]                                                                                                                                                                                                                                                                                                                                              ; 28      ;
; CCD_Capture:u3|Y_Cont[0]                                                                                                                                                                                                                                                                                                                                              ; 28      ;
; SW[0]~input                                                                                                                                                                                                                                                                                                                                                           ; 27      ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                                                                                  ; 27      ;
; Sdram_Control:u7|ST[0]                                                                                                                                                                                                                                                                                                                                                ; 27      ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                                                                  ; 27      ;
; ALT:alt|lpm_divide:Div4|lpm_divide_rkm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_qaf:divider|add_sub_61_result_int[20]~16                                                                                                                                                                                                                                  ; 27      ;
; Sdram_Control:u7|control_interface:u_control_interface|INIT_REQ                                                                                                                                                                                                                                                                                                       ; 26      ;
; I2C_CCD_Config:u8|iexposure_adj_delay[3]                                                                                                                                                                                                                                                                                                                              ; 26      ;
; HOMOGRAPHY:homography|oREQ                                                                                                                                                                                                                                                                                                                                            ; 26      ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|add_1_reg                                                                                                                                                                                                                                                                                ; 25      ;
; VGA_Controller:u1|always1~2                                                                                                                                                                                                                                                                                                                                           ; 25      ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|fsqrt_alt_sqrt_block_9kb:alt_sqrt_block2|q_ff2c[0]                                                                                                                                                                                                                                                    ; 25      ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|fsqrt_alt_sqrt_block_9kb:alt_sqrt_block2|q_ff1c[0]                                                                                                                                                                                                                                                    ; 25      ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|convert1_altbarrel_shift_30g:altbarrel_shift5|sbit_piper2d[60]~16                                                                                                                                                                                                                        ; 24      ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|convert1_altbarrel_shift_30g:altbarrel_shift5|sbit_piper2d[60]~15                                                                                                                                                                                                                        ; 24      ;
; I2C_CCD_Config:u8|mI2C_DATA[23]~2                                                                                                                                                                                                                                                                                                                                     ; 24      ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SD[23]~2                                                                                                                                                                                                                                                                                                                          ; 24      ;
; VGA_Controller:u1|mVGA_R~0                                                                                                                                                                                                                                                                                                                                            ; 24      ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|fsqrt_alt_sqrt_block_9kb:alt_sqrt_block2|q_ff3c[0]                                                                                                                                                                                                                                                    ; 24      ;
; SRAM_Controller:sram_controller|Equal0~2                                                                                                                                                                                                                                                                                                                              ; 23      ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|fsqrt_alt_sqrt_block_9kb:alt_sqrt_block2|q_ff4c[0]                                                                                                                                                                                                                                                    ; 23      ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[3]                                                                                                                                                                                                                                                                                                                     ; 22      ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|fsqrt_alt_sqrt_block_9kb:alt_sqrt_block2|q_ff5c[0]                                                                                                                                                                                                                                                    ; 22      ;
; Sdram_Control:u7|mADDR[19]~0                                                                                                                                                                                                                                                                                                                                          ; 21      ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|fsqrt_alt_sqrt_block_9kb:alt_sqrt_block2|q_ff6c[0]                                                                                                                                                                                                                                                    ; 21      ;
; ALT:alt|lpm_divide:Div3|lpm_divide_rkm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_qaf:divider|add_sub_62_result_int[20]~16                                                                                                                                                                                                                                  ; 21      ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[0]                                                                                                                                                                                                                                                                                                                     ; 20      ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|fsqrt_alt_sqrt_block_9kb:alt_sqrt_block2|q_ff7c[0]                                                                                                                                                                                                                                                    ; 20      ;
; Sdram_Control:u7|always2~3                                                                                                                                                                                                                                                                                                                                            ; 19      ;
; Sdram_Control:u7|always2~2                                                                                                                                                                                                                                                                                                                                            ; 19      ;
; Sdram_Control:u7|LessThan3~6                                                                                                                                                                                                                                                                                                                                          ; 19      ;
; Sdram_Control:u7|always2~1                                                                                                                                                                                                                                                                                                                                            ; 19      ;
; Sdram_Control:u7|always2~0                                                                                                                                                                                                                                                                                                                                            ; 19      ;
; Sdram_Control:u7|LessThan1~5                                                                                                                                                                                                                                                                                                                                          ; 19      ;
; Sdram_Control:u7|mLENGTH[6]~5                                                                                                                                                                                                                                                                                                                                         ; 19      ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|valid_rdreq~4                                                                                                                                                                                                                               ; 19      ;
; I2C_CCD_Config:u8|LUT_INDEX[5]                                                                                                                                                                                                                                                                                                                                        ; 19      ;
; SRAM_Controller:sram_controller|oFIFO_ReadRequest                                                                                                                                                                                                                                                                                                                     ; 19      ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[2]                                                                                                                                                                                                                                                                                                                     ; 19      ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|fsqrt_alt_sqrt_block_9kb:alt_sqrt_block2|q_ff8c[0]                                                                                                                                                                                                                                                    ; 19      ;
; SW[15]~input                                                                                                                                                                                                                                                                                                                                                          ; 18      ;
; MASK_GENERATOR:mask_generator|mask                                                                                                                                                                                                                                                                                                                                    ; 18      ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                               ; 18      ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                ; 18      ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                ; 18      ;
; Sdram_Control:u7|Equal0~1                                                                                                                                                                                                                                                                                                                                             ; 18      ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|fsqrt_alt_sqrt_block_9kb:alt_sqrt_block2|q_ff9c[0]                                                                                                                                                                                                                                                    ; 18      ;
; SW[17]~input                                                                                                                                                                                                                                                                                                                                                          ; 17      ;
; MASK_GENERATOR:mask_generator|valid                                                                                                                                                                                                                                                                                                                                   ; 17      ;
; I2C_CCD_Config:u8|LessThan0~4                                                                                                                                                                                                                                                                                                                                         ; 17      ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[1]                                                                                                                                                                                                                                                                                                                     ; 17      ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|fsqrt_alt_sqrt_block_9kb:alt_sqrt_block2|q_ff10c[0]                                                                                                                                                                                                                                                   ; 17      ;
; ALT:alt|lpm_divide:Div4|lpm_divide_rkm:auto_generated|sign_div_unsign_jnh:divider|alt_u_div_qaf:divider|add_sub_62_result_int[20]~16                                                                                                                                                                                                                                  ; 17      ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|convert2_altbarrel_shift_80g:altbarrel_shift6|smux_w~48                                                                                                                                                                                                                                  ; 16      ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|convert2_altbarrel_shift_80g:altbarrel_shift6|smux_w[595]~38                                                                                                                                                                                                                             ; 16      ;
; SRAM_Controller:sram_controller|oReady                                                                                                                                                                                                                                                                                                                                ; 16      ;
; Sdram_Control:u7|control_interface:u_control_interface|REF_REQ~1                                                                                                                                                                                                                                                                                                      ; 16      ;
; sdram_r[0]~0                                                                                                                                                                                                                                                                                                                                                          ; 16      ;
; CCD_Capture:u3|X_Cont[14]~19                                                                                                                                                                                                                                                                                                                                          ; 16      ;
; CCD_Capture:u3|X_Cont[14]~18                                                                                                                                                                                                                                                                                                                                          ; 16      ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|fsqrt_alt_sqrt_block_9kb:alt_sqrt_block2|q_ff11c[0]                                                                                                                                                                                                                                                   ; 16      ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|convert2_altbarrel_shift_80g:altbarrel_shift6|smux_w[601]~31                                                                                                                                                                                                                             ; 15      ;
; Sdram_Control:u7|control_interface:u_control_interface|LessThan0~3                                                                                                                                                                                                                                                                                                    ; 15      ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                               ; 15      ;
; Sdram_Control:u7|command:u_command|do_writea                                                                                                                                                                                                                                                                                                                          ; 15      ;
; Sdram_Control:u7|command:u_command|do_reada                                                                                                                                                                                                                                                                                                                           ; 15      ;
; CCD_Capture:u3|mCCD_FVAL                                                                                                                                                                                                                                                                                                                                              ; 15      ;
; I2C_CCD_Config:u8|always1~0                                                                                                                                                                                                                                                                                                                                           ; 14      ;
; Sdram_Control:u7|LessThan4~6                                                                                                                                                                                                                                                                                                                                          ; 14      ;
; Sdram_Control:u7|LessThan2~5                                                                                                                                                                                                                                                                                                                                          ; 14      ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                               ; 14      ;
; Sdram_Control:u7|Equal4~0                                                                                                                                                                                                                                                                                                                                             ; 14      ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                                ; 14      ;
; VGA_Controller:u1|Equal0~4                                                                                                                                                                                                                                                                                                                                            ; 14      ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                                ; 14      ;
; CCD_Capture:u3|oDVAL                                                                                                                                                                                                                                                                                                                                                  ; 14      ;
; VGAController:vga_controller1|Equal0~3                                                                                                                                                                                                                                                                                                                                ; 14      ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|fsqrt_alt_sqrt_block_9kb:alt_sqrt_block2|q_ff12c[0]                                                                                                                                                                                                                                                   ; 14      ;
; I2C_CCD_Config:u8|Add0~26                                                                                                                                                                                                                                                                                                                                             ; 14      ;
; I2C_CCD_Config:u8|Add1~26                                                                                                                                                                                                                                                                                                                                             ; 14      ;
; MASK_GENERATOR:mask_generator|LessThan1~1                                                                                                                                                                                                                                                                                                                             ; 13      ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a2                                                                                                                                                                                                                                                         ; 13      ;
; VGA_Controller:u1|LessThan9~2                                                                                                                                                                                                                                                                                                                                         ; 13      ;
; VGA_Controller:u1|LessThan7~1                                                                                                                                                                                                                                                                                                                                         ; 13      ;
; rCCD_LVAL                                                                                                                                                                                                                                                                                                                                                             ; 13      ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[4]                                                                                                                                                                                                                                                                                                                     ; 13      ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|fsqrt_alt_sqrt_block_9kb:alt_sqrt_block2|q_ff13c[0]                                                                                                                                                                                                                                                   ; 13      ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|add_1_adder1_cout_reg                                                                                                                                                                                                                                                                    ; 13      ;
; Sdram_Control:u7|command:u_command|do_load_mode                                                                                                                                                                                                                                                                                                                       ; 13      ;
; MASK_GENERATOR:mask_generator|LessThan2~1                                                                                                                                                                                                                                                                                                                             ; 12      ;
; MASK_GENERATOR:mask_generator|LessThan0~1                                                                                                                                                                                                                                                                                                                             ; 12      ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a3                                                                                                                                                                                                                                                         ; 12      ;
; Sdram_Control:u7|command:u_command|rw_flag~0                                                                                                                                                                                                                                                                                                                          ; 12      ;
; VGAController:vga_controller1|nextX[0]~1                                                                                                                                                                                                                                                                                                                              ; 12      ;
; VGAController:vga_controller1|VCounter[0]~34                                                                                                                                                                                                                                                                                                                          ; 12      ;
; VGAController:vga_controller1|LessThan3~2                                                                                                                                                                                                                                                                                                                             ; 12      ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[5]                                                                                                                                                                                                                                                                                                                     ; 12      ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|fsqrt_alt_sqrt_block_9kb:alt_sqrt_block2|q_ff14c[0]                                                                                                                                                                                                                                                   ; 12      ;
; sync_controller:sync|ccd_b[0]                                                                                                                                                                                                                                                                                                                                         ; 11      ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a5                                                                                                                                                                                                                                                         ; 11      ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a4                                                                                                                                                                                                                                                         ; 11      ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[6]                                                                                                                                                                                                                                                                                                                     ; 11      ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|fsqrt_alt_sqrt_block_9kb:alt_sqrt_block2|q_ff15c[0]                                                                                                                                                                                                                                                   ; 11      ;
; DVI_RX_Controller:dvi_rx1|nextX_Counter[0]~3                                                                                                                                                                                                                                                                                                                          ; 10      ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|convert2_altbarrel_shift_80g:altbarrel_shift6|smux_w~0                                                                                                                                                                                                                                   ; 10      ;
; RAW2RGB:u4|Line_Buffer1:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_isv:auto_generated|cntr_3uf:cntr1|cout_actual                                                                                                                                                                                                                                             ; 10      ;
; DVI_RX_Controller:dvi_rx1|nextY_Counter[9]~1                                                                                                                                                                                                                                                                                                                          ; 10      ;
; sync_controller:sync|ccd_b[1]                                                                                                                                                                                                                                                                                                                                         ; 10      ;
; sync_controller:sync|ccd_r[0]                                                                                                                                                                                                                                                                                                                                         ; 10      ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a2                                                                                                                                                                                                      ; 10      ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a2                                                                                                                                                                                                      ; 10      ;
; Sdram_Control:u7|command:u_command|always0~5                                                                                                                                                                                                                                                                                                                          ; 10      ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a6                                                                                                                                                                                                                                                         ; 10      ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a1                                                                                                                                                                                                                                                         ; 10      ;
; Sdram_Control:u7|ST[5]~1                                                                                                                                                                                                                                                                                                                                              ; 10      ;
; Sdram_Control:u7|ST[2]                                                                                                                                                                                                                                                                                                                                                ; 10      ;
; CCD_Capture:u3|Y_Cont[6]~12                                                                                                                                                                                                                                                                                                                                           ; 10      ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|fsqrt_alt_sqrt_block_9kb:alt_sqrt_block2|q_ff16c[0]                                                                                                                                                                                                                                                   ; 10      ;
; sync_controller:sync|ccd_r[3]                                                                                                                                                                                                                                                                                                                                         ; 9       ;
; sync_controller:sync|ccd_b[3]                                                                                                                                                                                                                                                                                                                                         ; 9       ;
; sync_controller:sync|ccd_r[1]                                                                                                                                                                                                                                                                                                                                         ; 9       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a3                                                                                                                                                                                                      ; 9       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a3                                                                                                                                                                                                      ; 9       ;
; Sdram_Control:u7|command:u_command|command_done                                                                                                                                                                                                                                                                                                                       ; 9       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a2                                                                                                                                                                                                       ; 9       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a2                                                                                                                                                                                                       ; 9       ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a8                                                                                                                                                                                                                                                         ; 9       ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a7                                                                                                                                                                                                                                                         ; 9       ;
; Sdram_Control:u7|ST[1]~4                                                                                                                                                                                                                                                                                                                                              ; 9       ;
; Sdram_Control:u7|Equal3~2                                                                                                                                                                                                                                                                                                                                             ; 9       ;
; I2C_CCD_Config:u8|mI2C_GO                                                                                                                                                                                                                                                                                                                                             ; 9       ;
; CCD_Capture:u3|Frame_Cont[0]                                                                                                                                                                                                                                                                                                                                          ; 9       ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|fsqrt_alt_sqrt_block_9kb:alt_sqrt_block2|q_ff17c[0]                                                                                                                                                                                                                                                   ; 9       ;
; Sdram_Control:u7|command:u_command|do_refresh                                                                                                                                                                                                                                                                                                                         ; 9       ;
; Sdram_Control:u7|command:u_command|do_precharge                                                                                                                                                                                                                                                                                                                       ; 9       ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|altshift_taps:exp_ff20c_rtl_0|shift_taps_r7m:auto_generated|cntr_rqf:cntr1|counter_reg_bit[0]                                                                                                                                                                                                         ; 8       ;
; I2C_CCD_Config:u8|Mux14~0                                                                                                                                                                                                                                                                                                                                             ; 8       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|_~0                                                                                                                                                                                                                                         ; 8       ;
; RAW2RGB:u4|mCCD_G[10]~24                                                                                                                                                                                                                                                                                                                                              ; 8       ;
; Sdram_Control:u7|rWR2_ADDR[20]                                                                                                                                                                                                                                                                                                                                        ; 8       ;
; Sdram_Control:u7|rRD2_ADDR[20]                                                                                                                                                                                                                                                                                                                                        ; 8       ;
; sync_controller:sync|ccd_b[2]                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a4                                                                                                                                                                                                      ; 8       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a4                                                                                                                                                                                                      ; 8       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a0                                                                                                                                                                                                      ; 8       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a3                                                                                                                                                                                                       ; 8       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a3                                                                                                                                                                                                       ; 8       ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a0                                                                                                                                                                                                                                                         ; 8       ;
; Sdram_Control:u7|command:u_command|always4~0                                                                                                                                                                                                                                                                                                                          ; 8       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[2]                                                                                                                                                                                                     ; 8       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[1]                                                                                                                                                                                                     ; 8       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[2]                                                                                                                                                                                                     ; 8       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[1]                                                                                                                                                                                                     ; 8       ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|fsqrt_alt_sqrt_block_9kb:alt_sqrt_block2|q_ff18c[0]                                                                                                                                                                                                                                                   ; 8       ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|altshift_taps:exp_ff20c_rtl_0|shift_taps_r7m:auto_generated|altsyncram_2h81:altsyncram2|ram_block3a2                                                                                                                                                                                                  ; 8       ;
; RAW2RGB:u4|Line_Buffer1:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_isv:auto_generated|cntr_3uf:cntr1|counter_reg_bit[9]                                                                                                                                                                                                                                      ; 8       ;
; RAW2RGB:u4|Line_Buffer1:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_isv:auto_generated|cntr_3uf:cntr1|counter_reg_bit[8]                                                                                                                                                                                                                                      ; 8       ;
; RAW2RGB:u4|Line_Buffer1:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_isv:auto_generated|cntr_3uf:cntr1|counter_reg_bit[7]                                                                                                                                                                                                                                      ; 8       ;
; RAW2RGB:u4|Line_Buffer1:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_isv:auto_generated|cntr_3uf:cntr1|counter_reg_bit[6]                                                                                                                                                                                                                                      ; 8       ;
; RAW2RGB:u4|Line_Buffer1:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_isv:auto_generated|cntr_3uf:cntr1|counter_reg_bit[5]                                                                                                                                                                                                                                      ; 8       ;
; RAW2RGB:u4|Line_Buffer1:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_isv:auto_generated|cntr_3uf:cntr1|counter_reg_bit[4]                                                                                                                                                                                                                                      ; 8       ;
; RAW2RGB:u4|Line_Buffer1:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_isv:auto_generated|cntr_3uf:cntr1|counter_reg_bit[3]                                                                                                                                                                                                                                      ; 8       ;
; RAW2RGB:u4|Line_Buffer1:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_isv:auto_generated|cntr_3uf:cntr1|counter_reg_bit[2]                                                                                                                                                                                                                                      ; 8       ;
; RAW2RGB:u4|Line_Buffer1:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_isv:auto_generated|cntr_3uf:cntr1|counter_reg_bit[1]                                                                                                                                                                                                                                      ; 8       ;
; RAW2RGB:u4|Line_Buffer1:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_isv:auto_generated|cntr_3uf:cntr1|counter_reg_bit[0]                                                                                                                                                                                                                                      ; 8       ;
; CCD_Capture:u3|Frame_Cont[31]                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; CCD_Capture:u3|Frame_Cont[30]                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; CCD_Capture:u3|Frame_Cont[29]                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; CCD_Capture:u3|Frame_Cont[28]                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; CCD_Capture:u3|Frame_Cont[27]                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; CCD_Capture:u3|Frame_Cont[26]                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; CCD_Capture:u3|Frame_Cont[25]                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; CCD_Capture:u3|Frame_Cont[24]                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; CCD_Capture:u3|Frame_Cont[23]                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; CCD_Capture:u3|Frame_Cont[22]                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; CCD_Capture:u3|Frame_Cont[21]                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; CCD_Capture:u3|Frame_Cont[20]                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; CCD_Capture:u3|Frame_Cont[19]                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; CCD_Capture:u3|Frame_Cont[18]                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; CCD_Capture:u3|Frame_Cont[17]                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; CCD_Capture:u3|Frame_Cont[16]                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; CCD_Capture:u3|Frame_Cont[15]                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; CCD_Capture:u3|Frame_Cont[14]                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; CCD_Capture:u3|Frame_Cont[13]                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; CCD_Capture:u3|Frame_Cont[12]                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; CCD_Capture:u3|Frame_Cont[11]                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; CCD_Capture:u3|Frame_Cont[10]                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; CCD_Capture:u3|Frame_Cont[9]                                                                                                                                                                                                                                                                                                                                          ; 8       ;
; CCD_Capture:u3|Frame_Cont[8]                                                                                                                                                                                                                                                                                                                                          ; 8       ;
; CCD_Capture:u3|Frame_Cont[7]                                                                                                                                                                                                                                                                                                                                          ; 8       ;
; CCD_Capture:u3|Frame_Cont[6]                                                                                                                                                                                                                                                                                                                                          ; 8       ;
; CCD_Capture:u3|Frame_Cont[5]                                                                                                                                                                                                                                                                                                                                          ; 8       ;
; CCD_Capture:u3|Frame_Cont[4]                                                                                                                                                                                                                                                                                                                                          ; 8       ;
; CCD_Capture:u3|Frame_Cont[3]                                                                                                                                                                                                                                                                                                                                          ; 8       ;
; CCD_Capture:u3|Frame_Cont[2]                                                                                                                                                                                                                                                                                                                                          ; 8       ;
; CCD_Capture:u3|Frame_Cont[1]                                                                                                                                                                                                                                                                                                                                          ; 8       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|sign_int_a_reg2                                                                                                                                                                                                                                                                          ; 7       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|mantissa_overflow                                                                                                                                                                                                                                                                        ; 7       ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|dataa_reg[23]                                                                                                                                                                                                                                                                            ; 7       ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|dataa_reg[29]                                                                                                                                                                                                                                                                            ; 7       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|_~0                                                                                                                                                                                                                                         ; 7       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[2]                                                                                                                                                                                                   ; 7       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[1]                                                                                                                                                                                                   ; 7       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[2]                                                                                                                                                                                                   ; 7       ;
; Sdram_Control:u7|command:u_command|command_delay[0]                                                                                                                                                                                                                                                                                                                   ; 7       ;
; sync_controller:sync|ccd_r[4]                                                                                                                                                                                                                                                                                                                                         ; 7       ;
; sync_controller:sync|ccd_b[4]                                                                                                                                                                                                                                                                                                                                         ; 7       ;
; sync_controller:sync|ccd_r[2]                                                                                                                                                                                                                                                                                                                                         ; 7       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a5                                                                                                                                                                                                      ; 7       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a0                                                                                                                                                                                                      ; 7       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a5                                                                                                                                                                                                      ; 7       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a1                                                                                                                                                                                                      ; 7       ;
; Sdram_Control:u7|mWR_DONE                                                                                                                                                                                                                                                                                                                                             ; 7       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|_~0                                                                                                                                                                                                                                          ; 7       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a4                                                                                                                                                                                                       ; 7       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|_~0                                                                                                                                                                                                                                          ; 7       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a4                                                                                                                                                                                                       ; 7       ;
; Sdram_Control:u7|mRD_DONE                                                                                                                                                                                                                                                                                                                                             ; 7       ;
; Sdram_Control:u7|LessThan5~0                                                                                                                                                                                                                                                                                                                                          ; 7       ;
; Sdram_Control:u7|mRD                                                                                                                                                                                                                                                                                                                                                  ; 7       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[5]                                                                                                                                                                                                     ; 7       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[4]                                                                                                                                                                                                     ; 7       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[3]                                                                                                                                                                                                     ; 7       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[0]                                                                                                                                                                                                     ; 7       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[5]                                                                                                                                                                                                     ; 7       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[4]                                                                                                                                                                                                     ; 7       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[3]                                                                                                                                                                                                     ; 7       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[0]                                                                                                                                                                                                     ; 7       ;
; Reset_Delay:u2|Equal0~8                                                                                                                                                                                                                                                                                                                                               ; 7       ;
; Sdram_Control:u7|ST[3]                                                                                                                                                                                                                                                                                                                                                ; 7       ;
; Sdram_Control:u7|ST[1]                                                                                                                                                                                                                                                                                                                                                ; 7       ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter8a2                                                                                                                                                                                                                                                         ; 7       ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter8a5                                                                                                                                                                                                                                                         ; 7       ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|fsqrt_alt_sqrt_block_9kb:alt_sqrt_block2|q_ff19c[0]                                                                                                                                                                                                                                                   ; 7       ;
; MASK_GENERATOR:mask_generator|Add7~26                                                                                                                                                                                                                                                                                                                                 ; 7       ;
; Sdram_Control:u7|control_interface:u_control_interface|init_timer[7]                                                                                                                                                                                                                                                                                                  ; 7       ;
; VGAController:vga_controller1|VCounter[9]                                                                                                                                                                                                                                                                                                                             ; 7       ;
; VGAController:vga_controller1|HCounter[9]                                                                                                                                                                                                                                                                                                                             ; 7       ;
; SW[16]~input                                                                                                                                                                                                                                                                                                                                                          ; 6       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|convert1_altpriority_encoder_0c6:altpriority_encoder2|convert1_altpriority_encoder_qf8:altpriority_encoder10|zero                                                                                                                                                                        ; 6       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|convert1_altpriority_encoder_0c6:altpriority_encoder2|convert1_altpriority_encoder_qf8:altpriority_encoder10|convert1_altpriority_encoder_rf8:altpriority_encoder12|zero~1                                                                                                               ; 6       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|priority_encoder_reg[5]                                                                                                                                                                                                                                                                  ; 6       ;
; ALT:alt|LessThan1~1                                                                                                                                                                                                                                                                                                                                                   ; 6       ;
; Sdram_Control:u7|LessThan4~5                                                                                                                                                                                                                                                                                                                                          ; 6       ;
; Sdram_Control:u7|LessThan2~4                                                                                                                                                                                                                                                                                                                                          ; 6       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_graycounter_t57:rdptr_g1p|_~2                                                                                                                                                                                                             ; 6       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[0]                                                                                                                                                                                                   ; 6       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[3]                                                                                                                                                                                                   ; 6       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[5]                                                                                                                                                                                                   ; 6       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[0]                                                                                                                                                                                                   ; 6       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[3]                                                                                                                                                                                                   ; 6       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[5]                                                                                                                                                                                                   ; 6       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_pjc:wrptr_g1p|_~1                                                                                                                                                                                                              ; 6       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_pjc:wrptr_g1p|_~1                                                                                                                                                                                                              ; 6       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a6                                                                                                                                                                                                      ; 6       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a1                                                                                                                                                                                                      ; 6       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a6                                                                                                                                                                                                      ; 6       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|rdptr_g[4]                                                                                                                                                                                                                                  ; 6       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|rdptr_g[7]                                                                                                                                                                                                                                  ; 6       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|rdptr_g[8]                                                                                                                                                                                                                                  ; 6       ;
; Sdram_Control:u7|control_interface:u_control_interface|REF_REQ                                                                                                                                                                                                                                                                                                        ; 6       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a0                                                                                                                                                                                                       ; 6       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a5                                                                                                                                                                                                       ; 6       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a0                                                                                                                                                                                                       ; 6       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a5                                                                                                                                                                                                       ; 6       ;
; Sdram_Control:u7|LessThan6~0                                                                                                                                                                                                                                                                                                                                          ; 6       ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SDO                                                                                                                                                                                                                                                                                                                               ; 6       ;
; I2C_CCD_Config:u8|LessThan1~1                                                                                                                                                                                                                                                                                                                                         ; 6       ;
; Sdram_Control:u7|command:u_command|SA[9]~19                                                                                                                                                                                                                                                                                                                           ; 6       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[6]                                                                                                                                                                                                     ; 6       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|wrptr_g[4]                                                                                                                                                                                                                                   ; 6       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[6]                                                                                                                                                                                                     ; 6       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|wrptr_g[4]                                                                                                                                                                                                                                   ; 6       ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[5]~1                                                                                                                                                                                                                                                                                                                   ; 6       ;
; Sdram_Control:u7|Equal3~0                                                                                                                                                                                                                                                                                                                                             ; 6       ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter8a0                                                                                                                                                                                                                                                         ; 6       ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter8a3                                                                                                                                                                                                                                                         ; 6       ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter8a6                                                                                                                                                                                                                                                         ; 6       ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|wrptr_g[1]                                                                                                                                                                                                                                                                                     ; 6       ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|wrptr_g[0]                                                                                                                                                                                                                                                                                     ; 6       ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|wrptr_g[3]                                                                                                                                                                                                                                                                                     ; 6       ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|wrptr_g[2]                                                                                                                                                                                                                                                                                     ; 6       ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|wrptr_g[5]                                                                                                                                                                                                                                                                                     ; 6       ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|wrptr_g[4]                                                                                                                                                                                                                                                                                     ; 6       ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|wrptr_g[7]                                                                                                                                                                                                                                                                                     ; 6       ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|wrptr_g[6]                                                                                                                                                                                                                                                                                     ; 6       ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|wrptr_g[8]                                                                                                                                                                                                                                                                                     ; 6       ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|fsqrt_alt_sqrt_block_9kb:alt_sqrt_block2|q_ff20c[0]                                                                                                                                                                                                                                                   ; 6       ;
; Sdram_Control:u7|control_interface:u_control_interface|init_timer[3]                                                                                                                                                                                                                                                                                                  ; 6       ;
; Sdram_Control:u7|control_interface:u_control_interface|init_timer[9]                                                                                                                                                                                                                                                                                                  ; 6       ;
; Reset_Delay:u2|Cont[24]                                                                                                                                                                                                                                                                                                                                               ; 6       ;
; VGAController:vga_controller1|HCounter[8]                                                                                                                                                                                                                                                                                                                             ; 6       ;
; VGAController:vga_controller1|HCounter[7]                                                                                                                                                                                                                                                                                                                             ; 6       ;
; VGAController:vga_controller1|HCounter[6]                                                                                                                                                                                                                                                                                                                             ; 6       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|mag_int_a_reg2[0]                                                                                                                                                                                                                                                                        ; 5       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|convert1_altbarrel_shift_30g:altbarrel_shift5|sbit_piper1d[0]                                                                                                                                                                                                                            ; 5       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|convert1_altbarrel_shift_30g:altbarrel_shift5|sbit_piper1d[1]                                                                                                                                                                                                                            ; 5       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|convert1_altbarrel_shift_30g:altbarrel_shift5|sbit_piper1d[2]                                                                                                                                                                                                                            ; 5       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|convert1_altbarrel_shift_30g:altbarrel_shift5|sbit_piper1d[3]                                                                                                                                                                                                                            ; 5       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|convert1_altpriority_encoder_0c6:altpriority_encoder2|convert1_altpriority_encoder_qf8:altpriority_encoder10|convert1_altpriority_encoder_rf8:altpriority_encoder12|convert1_altpriority_encoder_be8:altpriority_encoder14|zero~0                                                        ; 5       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|convert1_altpriority_encoder_0c6:altpriority_encoder2|convert1_altpriority_encoder_qf8:altpriority_encoder10|convert1_altpriority_encoder_rf8:altpriority_encoder12|convert1_altpriority_encoder_be8:altpriority_encoder14|convert1_altpriority_encoder_6e8:altpriority_encoder16|zero   ; 5       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|lpm_add_sub:add_sub3|add_sub_q0f:auto_generated|op_1~0                                                                                                                                                                                                                                   ; 5       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|priority_encoder_reg[3]                                                                                                                                                                                                                                                                  ; 5       ;
; VGAController:vga_controller1|nextY[3]~4                                                                                                                                                                                                                                                                                                                              ; 5       ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|altshift_taps:exp_ff20c_rtl_0|shift_taps_r7m:auto_generated|cntr_rqf:cntr1|cmpr_rgc:cmpr4|aneb_result_wire[0]~0                                                                                                                                                                                       ; 5       ;
; ALT:alt|LessThan2~1                                                                                                                                                                                                                                                                                                                                                   ; 5       ;
; ALT:alt|LessThan0~1                                                                                                                                                                                                                                                                                                                                                   ; 5       ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|mantissa_input_reg[0]                                                                                                                                                                                                                                                                    ; 5       ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|convert2_altbarrel_shift_80g:altbarrel_shift6|sbit_piper1d[0]                                                                                                                                                                                                                            ; 5       ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|convert2_altbarrel_shift_80g:altbarrel_shift6|sbit_piper1d[1]                                                                                                                                                                                                                            ; 5       ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|convert2_altbarrel_shift_80g:altbarrel_shift6|sbit_piper1d[2]                                                                                                                                                                                                                            ; 5       ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|convert2_altbarrel_shift_80g:altbarrel_shift6|sbit_piper1d[3]                                                                                                                                                                                                                            ; 5       ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|convert2_altbarrel_shift_80g:altbarrel_shift6|sbit_piper1d[4]                                                                                                                                                                                                                            ; 5       ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|convert2_altbarrel_shift_80g:altbarrel_shift6|sbit_piper1d[5]                                                                                                                                                                                                                            ; 5       ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|convert2_altbarrel_shift_80g:altbarrel_shift6|sbit_piper1d[7]                                                                                                                                                                                                                            ; 5       ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|convert2_altbarrel_shift_80g:altbarrel_shift6|sbit_piper1d[6]                                                                                                                                                                                                                            ; 5       ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|altshift_taps:below_lower_limit1_reg1_rtl_0|shift_taps_96m:auto_generated|cntr_6pf:cntr1|counter_reg_bit[1]                                                                                                                                                                              ; 5       ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|altshift_taps:below_lower_limit1_reg1_rtl_0|shift_taps_96m:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0]                                                                                                                                                                              ; 5       ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|dataa_reg[30]                                                                                                                                                                                                                                                                            ; 5       ;
; I2C_CCD_Config:u8|Mux10~2                                                                                                                                                                                                                                                                                                                                             ; 5       ;
; Sdram_Control:u7|Add13~10                                                                                                                                                                                                                                                                                                                                             ; 5       ;
; Sdram_Control:u7|Add9~10                                                                                                                                                                                                                                                                                                                                              ; 5       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[1]                                                                                                                                                                                                   ; 5       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[4]                                                                                                                                                                                                   ; 5       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[6]                                                                                                                                                                                                   ; 5       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_graycounter_t57:rdptr_g1p|_~2                                                                                                                                                                                                             ; 5       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_graycounter_t57:rdptr_g1p|parity6                                                                                                                                                                                                         ; 5       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[4]                                                                                                                                                                                                   ; 5       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[6]                                                                                                                                                                                                   ; 5       ;
; sync_controller:sync|ccd_g[0]                                                                                                                                                                                                                                                                                                                                         ; 5       ;
; sync_controller:sync|ccd_g[5]                                                                                                                                                                                                                                                                                                                                         ; 5       ;
; sync_controller:sync|ccd_g[4]                                                                                                                                                                                                                                                                                                                                         ; 5       ;
; sync_controller:sync|ccd_g[3]                                                                                                                                                                                                                                                                                                                                         ; 5       ;
; sync_controller:sync|ccd_g[2]                                                                                                                                                                                                                                                                                                                                         ; 5       ;
; sync_controller:sync|ccd_g[1]                                                                                                                                                                                                                                                                                                                                         ; 5       ;
; Sdram_Control:u7|IN_REQ                                                                                                                                                                                                                                                                                                                                               ; 5       ;
; I2C_CCD_Config:u8|LUT_INDEX[5]~0                                                                                                                                                                                                                                                                                                                                      ; 5       ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|a_graycounter_677:rdptr_g1p|_~3                                                                                                                                                                                                                                                                ; 5       ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|a_graycounter_677:rdptr_g1p|parity6                                                                                                                                                                                                                                                            ; 5       ;
; COLOR_TRANSFORM:color_transform1|altshift_taps:xbuff1_rtl_0|shift_taps_bkm:auto_generated|cntr_6pf:cntr1|counter_reg_bit[1]                                                                                                                                                                                                                                           ; 5       ;
; COLOR_TRANSFORM:color_transform1|altshift_taps:xbuff1_rtl_0|shift_taps_bkm:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0]                                                                                                                                                                                                                                           ; 5       ;
; Sdram_Control:u7|PM_STOP                                                                                                                                                                                                                                                                                                                                              ; 5       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|rdptr_g[1]                                                                                                                                                                                                                                  ; 5       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|alt_synch_pipe_ikd:rs_dgwp|dffpipe_hd9:dffpipe13|dffe15a[4]                                                                                                                                                                                 ; 5       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|rdptr_g[6]                                                                                                                                                                                                                                  ; 5       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|alt_synch_pipe_ikd:rs_dgwp|dffpipe_hd9:dffpipe13|dffe15a[7]                                                                                                                                                                                 ; 5       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|alt_synch_pipe_ikd:rs_dgwp|dffpipe_hd9:dffpipe13|dffe15a[8]                                                                                                                                                                                 ; 5       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|rdptr_g[4]                                                                                                                                                                                                                                  ; 5       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|rdptr_g[7]                                                                                                                                                                                                                                  ; 5       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|rdptr_g[8]                                                                                                                                                                                                                                  ; 5       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a6                                                                                                                                                                                                       ; 5       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a1                                                                                                                                                                                                       ; 5       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a6                                                                                                                                                                                                       ; 5       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a1                                                                                                                                                                                                       ; 5       ;
; I2C_CCD_Config:u8|I2C_Controller:u0|END                                                                                                                                                                                                                                                                                                                               ; 5       ;
; Sdram_Control:u7|LessThan7~0                                                                                                                                                                                                                                                                                                                                          ; 5       ;
; Sdram_Control:u7|Equal2~1                                                                                                                                                                                                                                                                                                                                             ; 5       ;
; Sdram_Control:u7|mWR                                                                                                                                                                                                                                                                                                                                                  ; 5       ;
; Sdram_Control:u7|Pre_RD                                                                                                                                                                                                                                                                                                                                               ; 5       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|wrptr_g[3]                                                                                                                                                                                                                                   ; 5       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|wrptr_g[7]                                                                                                                                                                                                                                   ; 5       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|wrptr_g[6]                                                                                                                                                                                                                                   ; 5       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|wrptr_g[8]                                                                                                                                                                                                                                   ; 5       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|wrptr_g[1]                                                                                                                                                                                                                                   ; 5       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|wrptr_g[3]                                                                                                                                                                                                                                   ; 5       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|wrptr_g[7]                                                                                                                                                                                                                                   ; 5       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|wrptr_g[6]                                                                                                                                                                                                                                   ; 5       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|wrptr_g[8]                                                                                                                                                                                                                                   ; 5       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|wrptr_g[1]                                                                                                                                                                                                                                   ; 5       ;
; Sdram_Control:u7|OUT_VALID                                                                                                                                                                                                                                                                                                                                            ; 5       ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|rdptr_g[3]                                                                                                                                                                                                                                                                                     ; 5       ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|rdptr_g[6]                                                                                                                                                                                                                                                                                     ; 5       ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|rdptr_g[9]                                                                                                                                                                                                                                                                                     ; 5       ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|rdptr_g[10]                                                                                                                                                                                                                                                                                    ; 5       ;
; Sdram_Control:u7|Read                                                                                                                                                                                                                                                                                                                                                 ; 5       ;
; Sdram_Control:u7|Write                                                                                                                                                                                                                                                                                                                                                ; 5       ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter8a1                                                                                                                                                                                                                                                         ; 5       ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter8a4                                                                                                                                                                                                                                                         ; 5       ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter8a7                                                                                                                                                                                                                                                         ; 5       ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter8a8                                                                                                                                                                                                                                                         ; 5       ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|fsqrt_alt_sqrt_block_9kb:alt_sqrt_block2|q_ff21c[0]                                                                                                                                                                                                                                                   ; 5       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|convert1_altbarrel_shift_30g:altbarrel_shift5|sbit_piper1d[7]                                                                                                                                                                                                                            ; 5       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|convert1_altbarrel_shift_30g:altbarrel_shift5|sbit_piper1d[4]                                                                                                                                                                                                                            ; 5       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|convert1_altbarrel_shift_30g:altbarrel_shift5|sbit_piper1d[5]                                                                                                                                                                                                                            ; 5       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|convert1_altbarrel_shift_30g:altbarrel_shift5|sbit_piper1d[6]                                                                                                                                                                                                                            ; 5       ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|altshift_taps:exp_ff20c_rtl_0|shift_taps_r7m:auto_generated|cntr_rqf:cntr1|counter_comb_bita4~0                                                                                                                                                                                                       ; 5       ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|convert2_altbarrel_shift_80g:altbarrel_shift6|sbit_piper1d[8]                                                                                                                                                                                                                            ; 5       ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|convert2_altbarrel_shift_80g:altbarrel_shift6|sbit_piper1d[9]                                                                                                                                                                                                                            ; 5       ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|convert2_altbarrel_shift_80g:altbarrel_shift6|sbit_piper1d[10]                                                                                                                                                                                                                           ; 5       ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|convert2_altbarrel_shift_80g:altbarrel_shift6|sbit_piper1d[11]                                                                                                                                                                                                                           ; 5       ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|convert2_altbarrel_shift_80g:altbarrel_shift6|sbit_piper1d[12]                                                                                                                                                                                                                           ; 5       ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|convert2_altbarrel_shift_80g:altbarrel_shift6|sbit_piper1d[13]                                                                                                                                                                                                                           ; 5       ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|convert2_altbarrel_shift_80g:altbarrel_shift6|sbit_piper1d[14]                                                                                                                                                                                                                           ; 5       ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|convert2_altbarrel_shift_80g:altbarrel_shift6|sbit_piper1d[15]                                                                                                                                                                                                                           ; 5       ;
; ALT:alt|MFDs2[0]~17                                                                                                                                                                                                                                                                                                                                                   ; 5       ;
; RAW2RGB:u4|Line_Buffer1:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_isv:auto_generated|altsyncram_nja1:altsyncram2|q_b[4]                                                                                                                                                                                                                                     ; 5       ;
; RAW2RGB:u4|Line_Buffer1:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_isv:auto_generated|altsyncram_nja1:altsyncram2|q_b[5]                                                                                                                                                                                                                                     ; 5       ;
; RAW2RGB:u4|Line_Buffer1:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_isv:auto_generated|altsyncram_nja1:altsyncram2|q_b[6]                                                                                                                                                                                                                                     ; 5       ;
; RAW2RGB:u4|Line_Buffer1:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_isv:auto_generated|altsyncram_nja1:altsyncram2|q_b[11]                                                                                                                                                                                                                                    ; 5       ;
; RAW2RGB:u4|Line_Buffer1:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_isv:auto_generated|altsyncram_nja1:altsyncram2|q_b[8]                                                                                                                                                                                                                                     ; 5       ;
; RAW2RGB:u4|Line_Buffer1:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_isv:auto_generated|altsyncram_nja1:altsyncram2|q_b[9]                                                                                                                                                                                                                                     ; 5       ;
; RAW2RGB:u4|Line_Buffer1:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_isv:auto_generated|altsyncram_nja1:altsyncram2|q_b[10]                                                                                                                                                                                                                                    ; 5       ;
; RAW2RGB:u4|Line_Buffer1:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_isv:auto_generated|altsyncram_nja1:altsyncram2|q_b[7]                                                                                                                                                                                                                                     ; 5       ;
; Sdram_Control:u7|control_interface:u_control_interface|init_timer[2]                                                                                                                                                                                                                                                                                                  ; 5       ;
; Sdram_Control:u7|control_interface:u_control_interface|init_timer[8]                                                                                                                                                                                                                                                                                                  ; 5       ;
; Sdram_Control:u7|control_interface:u_control_interface|init_timer[5]                                                                                                                                                                                                                                                                                                  ; 5       ;
; Sdram_Control:u7|control_interface:u_control_interface|init_timer[6]                                                                                                                                                                                                                                                                                                  ; 5       ;
; Sdram_Control:u7|control_interface:u_control_interface|init_timer[15]                                                                                                                                                                                                                                                                                                 ; 5       ;
; Sdram_Control:u7|control_interface:u_control_interface|init_timer[14]                                                                                                                                                                                                                                                                                                 ; 5       ;
; Reset_Delay:u2|Cont[23]                                                                                                                                                                                                                                                                                                                                               ; 5       ;
; Reset_Delay:u2|Cont[22]                                                                                                                                                                                                                                                                                                                                               ; 5       ;
; VGA_Controller:u1|H_Cont[9]                                                                                                                                                                                                                                                                                                                                           ; 5       ;
; VGA_Controller:u1|H_Cont[8]                                                                                                                                                                                                                                                                                                                                           ; 5       ;
; VGA_Controller:u1|H_Cont[7]                                                                                                                                                                                                                                                                                                                                           ; 5       ;
; VGAController:vga_controller1|HCounter[5]                                                                                                                                                                                                                                                                                                                             ; 5       ;
; VGAController:vga_controller1|HCounter[4]                                                                                                                                                                                                                                                                                                                             ; 5       ;
; D5M_SDATA~input                                                                                                                                                                                                                                                                                                                                                       ; 4       ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a0~_wirecell                                                                                                                                                                                                                                               ; 4       ;
; I2C_CCD_Config:u8|mI2C_DATA[9]~3                                                                                                                                                                                                                                                                                                                                      ; 4       ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|fsqrt_alt_sqrt_block_9kb:alt_sqrt_block2|rad_ff0c[21]                                                                                                                                                                                                                                                 ; 4       ;
; ALT:alt|devs2[12]                                                                                                                                                                                                                                                                                                                                                     ; 4       ;
; ALT:alt|devs2[13]                                                                                                                                                                                                                                                                                                                                                     ; 4       ;
; ALT:alt|devs2[14]                                                                                                                                                                                                                                                                                                                                                     ; 4       ;
; ALT:alt|devs2[15]                                                                                                                                                                                                                                                                                                                                                     ; 4       ;
; ALT:alt|devs2[16]                                                                                                                                                                                                                                                                                                                                                     ; 4       ;
; ALT:alt|devs2[17]                                                                                                                                                                                                                                                                                                                                                     ; 4       ;
; ALT:alt|devs2[18]                                                                                                                                                                                                                                                                                                                                                     ; 4       ;
; ALT:alt|devs2[19]                                                                                                                                                                                                                                                                                                                                                     ; 4       ;
; ALT:alt|devs2[20]                                                                                                                                                                                                                                                                                                                                                     ; 4       ;
; ALT:alt|devs2[21]                                                                                                                                                                                                                                                                                                                                                     ; 4       ;
; ALT:alt|devs2[22]                                                                                                                                                                                                                                                                                                                                                     ; 4       ;
; ALT:alt|devs2[23]                                                                                                                                                                                                                                                                                                                                                     ; 4       ;
; ALT:alt|devs2[24]                                                                                                                                                                                                                                                                                                                                                     ; 4       ;
; ALT:alt|devs2[25]                                                                                                                                                                                                                                                                                                                                                     ; 4       ;
; ALT:alt|devs2[26]                                                                                                                                                                                                                                                                                                                                                     ; 4       ;
; ALT:alt|devs2[27]                                                                                                                                                                                                                                                                                                                                                     ; 4       ;
; ALT:alt|devs2[28]                                                                                                                                                                                                                                                                                                                                                     ; 4       ;
; ALT:alt|devs2[29]                                                                                                                                                                                                                                                                                                                                                     ; 4       ;
; ALT:alt|devs2[30]                                                                                                                                                                                                                                                                                                                                                     ; 4       ;
; ALT:alt|devs2[31]                                                                                                                                                                                                                                                                                                                                                     ; 4       ;
; ALT:alt|devs2[32]                                                                                                                                                                                                                                                                                                                                                     ; 4       ;
; ALT:alt|devs2[33]                                                                                                                                                                                                                                                                                                                                                     ; 4       ;
; ALT:alt|devs2[34]                                                                                                                                                                                                                                                                                                                                                     ; 4       ;
; ALT:alt|devs2[35]                                                                                                                                                                                                                                                                                                                                                     ; 4       ;
; ALT:alt|devs2[36]                                                                                                                                                                                                                                                                                                                                                     ; 4       ;
; ALT:alt|devs2[37]                                                                                                                                                                                                                                                                                                                                                     ; 4       ;
; ALT:alt|devs2[38]                                                                                                                                                                                                                                                                                                                                                     ; 4       ;
; ALT:alt|devs2[39]                                                                                                                                                                                                                                                                                                                                                     ; 4       ;
; ALT:alt|devs2[40]                                                                                                                                                                                                                                                                                                                                                     ; 4       ;
; ALT:alt|devs2[41]                                                                                                                                                                                                                                                                                                                                                     ; 4       ;
; ALT:alt|devs2[42]                                                                                                                                                                                                                                                                                                                                                     ; 4       ;
; ALT:alt|devs2[43]                                                                                                                                                                                                                                                                                                                                                     ; 4       ;
; ALT:alt|devs2[44]                                                                                                                                                                                                                                                                                                                                                     ; 4       ;
; ALT:alt|devs2[45]                                                                                                                                                                                                                                                                                                                                                     ; 4       ;
; ALT:alt|devs2[46]                                                                                                                                                                                                                                                                                                                                                     ; 4       ;
; ALT:alt|devs2[47]                                                                                                                                                                                                                                                                                                                                                     ; 4       ;
; ALT:alt|devs2[48]                                                                                                                                                                                                                                                                                                                                                     ; 4       ;
; ALT:alt|devs2[49]                                                                                                                                                                                                                                                                                                                                                     ; 4       ;
; ALT:alt|devs2[50]                                                                                                                                                                                                                                                                                                                                                     ; 4       ;
; ALT:alt|devs2[51]                                                                                                                                                                                                                                                                                                                                                     ; 4       ;
; ALT:alt|devs2[52]                                                                                                                                                                                                                                                                                                                                                     ; 4       ;
; ALT:alt|devs2[53]                                                                                                                                                                                                                                                                                                                                                     ; 4       ;
; ALT:alt|devs2[54]                                                                                                                                                                                                                                                                                                                                                     ; 4       ;
; ALT:alt|devs2[55]                                                                                                                                                                                                                                                                                                                                                     ; 4       ;
; ALT:alt|devs2[56]                                                                                                                                                                                                                                                                                                                                                     ; 4       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|convert1_altbarrel_shift_30g:altbarrel_shift5|sbit_piper1d[61]~55                                                                                                                                                                                                                        ; 4       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|convert1_altpriority_encoder_0c6:altpriority_encoder2|convert1_altpriority_encoder_q08:altpriority_encoder9|convert1_altpriority_encoder_r08:altpriority_encoder19|convert1_altpriority_encoder_be8:altpriority_encoder22|zero                                                           ; 4       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|convert1_altpriority_encoder_0c6:altpriority_encoder2|convert1_altpriority_encoder_q08:altpriority_encoder9|convert1_altpriority_encoder_rf8:altpriority_encoder20|zero~1                                                                                                                ; 4       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|lpm_compare:cmpr4|cmpr_6mg:auto_generated|op_1~4                                                                                                                                                                                                                                         ; 4       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|priority_encoder_reg[4]                                                                                                                                                                                                                                                                  ; 4       ;
; VGAController:vga_controller1|Y[5]~6                                                                                                                                                                                                                                                                                                                                  ; 4       ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|man_in_ff[22]                                                                                                                                                                                                                                                                                         ; 4       ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|altshift_taps:exp_ff20c_rtl_0|shift_taps_r7m:auto_generated|cntr_rqf:cntr1|counter_reg_bit[4]                                                                                                                                                                                                         ; 4       ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|altshift_taps:exp_ff20c_rtl_0|shift_taps_r7m:auto_generated|cntr_rqf:cntr1|counter_reg_bit[3]                                                                                                                                                                                                         ; 4       ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|altshift_taps:exp_ff20c_rtl_0|shift_taps_r7m:auto_generated|cntr_rqf:cntr1|counter_reg_bit[2]                                                                                                                                                                                                         ; 4       ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|altshift_taps:exp_ff20c_rtl_0|shift_taps_r7m:auto_generated|cntr_rqf:cntr1|counter_reg_bit[1]                                                                                                                                                                                                         ; 4       ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|convert2_altbarrel_shift_80g:altbarrel_shift6|smux_w~142                                                                                                                                                                                                                                 ; 4       ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|mantissa_input_reg[22]                                                                                                                                                                                                                                                                   ; 4       ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|mantissa_input_reg[1]                                                                                                                                                                                                                                                                    ; 4       ;
; MASK_GENERATOR:mask_generator|Add5~0                                                                                                                                                                                                                                                                                                                                  ; 4       ;
; MASK_GENERATOR:mask_generator|Add1~0                                                                                                                                                                                                                                                                                                                                  ; 4       ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|convert2_altbarrel_shift_80g:altbarrel_shift6|sbit_piper1d[27]                                                                                                                                                                                                                           ; 4       ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|convert2_altbarrel_shift_80g:altbarrel_shift6|sbit_piper1d[28]                                                                                                                                                                                                                           ; 4       ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|convert2_altbarrel_shift_80g:altbarrel_shift6|sbit_piper1d[29]                                                                                                                                                                                                                           ; 4       ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|convert2_altbarrel_shift_80g:altbarrel_shift6|sbit_piper1d[30]                                                                                                                                                                                                                           ; 4       ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|convert2_altbarrel_shift_80g:altbarrel_shift6|sbit_piper1d[31]                                                                                                                                                                                                                           ; 4       ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|lpm_compare:cmpr1|cmpr_90h:auto_generated|aeb_int~1                                                                                                                                                                                                                                      ; 4       ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|dataa_reg[24]                                                                                                                                                                                                                                                                            ; 4       ;
; ALT:alt|mFDs2[12]                                                                                                                                                                                                                                                                                                                                                     ; 4       ;
; ALT:alt|mFDs2[13]                                                                                                                                                                                                                                                                                                                                                     ; 4       ;
; ALT:alt|mFDs2[14]                                                                                                                                                                                                                                                                                                                                                     ; 4       ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|int_or_reg3                                                                                                                                                                                                                                                                              ; 4       ;
; I2C_CCD_Config:u8|senosr_exposure[0]                                                                                                                                                                                                                                                                                                                                  ; 4       ;
; I2C_CCD_Config:u8|Mux12~2                                                                                                                                                                                                                                                                                                                                             ; 4       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_graycounter_ojc:wrptr_g1p|_~0                                                                                                                                                                                                             ; 4       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_graycounter_ojc:wrptr_g1p|parity8                                                                                                                                                                                                         ; 4       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_graycounter_ojc:wrptr_g1p|parity8                                                                                                                                                                                                         ; 4       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_graycounter_t57:rdptr_g1p|parity6                                                                                                                                                                                                         ; 4       ;
; Sdram_Control:u7|rWR2_ADDR[22]                                                                                                                                                                                                                                                                                                                                        ; 4       ;
; Sdram_Control:u7|rRD2_ADDR[22]                                                                                                                                                                                                                                                                                                                                        ; 4       ;
; Sdram_Control:u7|rRD2_ADDR[21]                                                                                                                                                                                                                                                                                                                                        ; 4       ;
; Sdram_Control:u7|rWR2_ADDR[21]                                                                                                                                                                                                                                                                                                                                        ; 4       ;
; Sdram_Control:u7|rRD2_ADDR[17]                                                                                                                                                                                                                                                                                                                                        ; 4       ;
; Sdram_Control:u7|rRD2_ADDR[12]                                                                                                                                                                                                                                                                                                                                        ; 4       ;
; Sdram_Control:u7|command:u_command|REF_ACK                                                                                                                                                                                                                                                                                                                            ; 4       ;
; Sdram_Control:u7|command:u_command|rp_shift[1]~1                                                                                                                                                                                                                                                                                                                      ; 4       ;
; Sdram_Control:u7|control_interface:u_control_interface|init_timer[0]                                                                                                                                                                                                                                                                                                  ; 4       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_pjc:wrptr_g1p|parity9                                                                                                                                                                                                          ; 4       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_pjc:wrptr_g1p|parity9                                                                                                                                                                                                          ; 4       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a8                                                                                                                                                                                                      ; 4       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a7                                                                                                                                                                                                      ; 4       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a8                                                                                                                                                                                                      ; 4       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a7                                                                                                                                                                                                      ; 4       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_gray2bin_ugb:ws_dgrp_gray2bin|xor5                                                                                                                                                                                                         ; 4       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_gray2bin_ugb:wrptr_g_gray2bin|xor5                                                                                                                                                                                                         ; 4       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|alt_synch_pipe_ikd:rs_dgwp|dffpipe_hd9:dffpipe13|dffe15a[1]                                                                                                                                                                                 ; 4       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|rdptr_g[3]                                                                                                                                                                                                                                  ; 4       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_gray2bin_ugb:rdptr_g_gray2bin|xor5                                                                                                                                                                                                        ; 4       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_gray2bin_ugb:rs_dgwp_gray2bin|xor5                                                                                                                                                                                                        ; 4       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|alt_synch_pipe_ikd:rs_dgwp|dffpipe_hd9:dffpipe13|dffe15a[6]                                                                                                                                                                                 ; 4       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|rdptr_g[1]                                                                                                                                                                                                                                  ; 4       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|rdptr_g[3]                                                                                                                                                                                                                                  ; 4       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|alt_synch_pipe_ikd:rs_dgwp|dffpipe_hd9:dffpipe13|dffe15a[4]                                                                                                                                                                                 ; 4       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_gray2bin_ugb:rdptr_g_gray2bin|xor5                                                                                                                                                                                                        ; 4       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_gray2bin_ugb:rs_dgwp_gray2bin|xor5                                                                                                                                                                                                        ; 4       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|rdptr_g[6]                                                                                                                                                                                                                                  ; 4       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|alt_synch_pipe_ikd:rs_dgwp|dffpipe_hd9:dffpipe13|dffe15a[7]                                                                                                                                                                                 ; 4       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|alt_synch_pipe_ikd:rs_dgwp|dffpipe_hd9:dffpipe13|dffe15a[8]                                                                                                                                                                                 ; 4       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_gray2bin_ugb:ws_dgrp_gray2bin|xor5                                                                                                                                                                                                         ; 4       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_gray2bin_ugb:wrptr_g_gray2bin|xor5                                                                                                                                                                                                         ; 4       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_s57:rdptr_g1p|parity5                                                                                                                                                                                                          ; 4       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_s57:rdptr_g1p|parity5                                                                                                                                                                                                          ; 4       ;
; I2C_CCD_Config:u8|mSetup_ST.0001                                                                                                                                                                                                                                                                                                                                      ; 4       ;
; I2C_CCD_Config:u8|mSetup_ST.0010                                                                                                                                                                                                                                                                                                                                      ; 4       ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|a_gray2bin_7ib:rdptr_g_gray2bin|xor4                                                                                                                                                                                                                                                           ; 4       ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|a_gray2bin_7ib:rdptr_g_gray2bin|xor7                                                                                                                                                                                                                                                           ; 4       ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|a_gray2bin_7ib:rs_dgwp_gray2bin|xor4                                                                                                                                                                                                                                                           ; 4       ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|a_gray2bin_7ib:rs_dgwp_gray2bin|xor7                                                                                                                                                                                                                                                           ; 4       ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|a_graycounter_677:rdptr_g1p|_~0                                                                                                                                                                                                                                                                ; 4       ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a10                                                                                                                                                                                                                                                        ; 4       ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a9                                                                                                                                                                                                                                                         ; 4       ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|ram_address_a[9]                                                                                                                                                                                                                                                                               ; 4       ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|alt_synch_pipe_tld:rs_dgwp|dffpipe_se9:dffpipe6|dffe8a[3]                                                                                                                                                                                                                                      ; 4       ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|alt_synch_pipe_tld:rs_dgwp|dffpipe_se9:dffpipe6|dffe8a[6]                                                                                                                                                                                                                                      ; 4       ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|alt_synch_pipe_tld:rs_dgwp|dffpipe_se9:dffpipe6|dffe8a[9]                                                                                                                                                                                                                                      ; 4       ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|alt_synch_pipe_tld:rs_dgwp|dffpipe_se9:dffpipe6|dffe8a[10]                                                                                                                                                                                                                                     ; 4       ;
; Sdram_Control:u7|mLENGTH[6]~1                                                                                                                                                                                                                                                                                                                                         ; 4       ;
; Sdram_Control:u7|WR_MASK[1]                                                                                                                                                                                                                                                                                                                                           ; 4       ;
; Sdram_Control:u7|mLENGTH[6]~0                                                                                                                                                                                                                                                                                                                                         ; 4       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[7]                                                                                                                                                                                                     ; 4       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[8]                                                                                                                                                                                                     ; 4       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|wrptr_g[0]                                                                                                                                                                                                                                   ; 4       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|wrptr_g[2]                                                                                                                                                                                                                                   ; 4       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|wrptr_g[5]                                                                                                                                                                                                                                   ; 4       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[4]                                                                                                                                                                                  ; 4       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[7]                                                                                                                                                                                  ; 4       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[8]                                                                                                                                                                                  ; 4       ;
; Sdram_Control:u7|RD_MASK[1]                                                                                                                                                                                                                                                                                                                                           ; 4       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[7]                                                                                                                                                                                                     ; 4       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[8]                                                                                                                                                                                                     ; 4       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|wrptr_g[0]                                                                                                                                                                                                                                   ; 4       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|wrptr_g[2]                                                                                                                                                                                                                                   ; 4       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|wrptr_g[5]                                                                                                                                                                                                                                   ; 4       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[4]                                                                                                                                                                                  ; 4       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[7]                                                                                                                                                                                  ; 4       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|alt_synch_pipe_lkd:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[8]                                                                                                                                                                                  ; 4       ;
; Sdram_Control:u7|RD_MASK[0]                                                                                                                                                                                                                                                                                                                                           ; 4       ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|rdptr_g[2]                                                                                                                                                                                                                                                                                     ; 4       ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|rdptr_g[5]                                                                                                                                                                                                                                                                                     ; 4       ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|rdptr_g[8]                                                                                                                                                                                                                                                                                     ; 4       ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|a_graycounter_2lc:wrptr_g1p|cntr_cout[5]~0                                                                                                                                                                                                                                                     ; 4       ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|a_graycounter_2lc:wrptr_g1p|_~0                                                                                                                                                                                                                                                                ; 4       ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|a_graycounter_2lc:wrptr_g1p|parity9                                                                                                                                                                                                                                                            ; 4       ;
; Sdram_Control:u7|DQM~0                                                                                                                                                                                                                                                                                                                                                ; 4       ;
; Sdram_Control:u7|Equal5~0                                                                                                                                                                                                                                                                                                                                             ; 4       ;
; Sdram_Control:u7|Equal0~0                                                                                                                                                                                                                                                                                                                                             ; 4       ;
; Sdram_Control:u7|ST[6]                                                                                                                                                                                                                                                                                                                                                ; 4       ;
; Sdram_Control:u7|ST[4]                                                                                                                                                                                                                                                                                                                                                ; 4       ;
; CCD_Capture:u3|mSTART                                                                                                                                                                                                                                                                                                                                                 ; 4       ;
; rCCD_FVAL                                                                                                                                                                                                                                                                                                                                                             ; 4       ;
; VGAController:vga_controller1|Equal0~0                                                                                                                                                                                                                                                                                                                                ; 4       ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SCLK                                                                                                                                                                                                                                                                                                                              ; 4       ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|fsqrt_alt_sqrt_block_9kb:alt_sqrt_block2|q_ff22c[0]                                                                                                                                                                                                                                                   ; 4       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|mag_int_a_reg[4]                                                                                                                                                                                                                                                                         ; 4       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|mag_int_a_reg[3]                                                                                                                                                                                                                                                                         ; 4       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|mag_int_a_reg[10]                                                                                                                                                                                                                                                                        ; 4       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|mag_int_a_reg[9]                                                                                                                                                                                                                                                                         ; 4       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|mag_int_a_reg[12]                                                                                                                                                                                                                                                                        ; 4       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|mag_int_a_reg[11]                                                                                                                                                                                                                                                                        ; 4       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|mag_int_a_reg[14]                                                                                                                                                                                                                                                                        ; 4       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|mag_int_a_reg[13]                                                                                                                                                                                                                                                                        ; 4       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|mag_int_a_reg[18]                                                                                                                                                                                                                                                                        ; 4       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|mag_int_a_reg[17]                                                                                                                                                                                                                                                                        ; 4       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|mag_int_a_reg[20]                                                                                                                                                                                                                                                                        ; 4       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|mag_int_a_reg[19]                                                                                                                                                                                                                                                                        ; 4       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|mag_int_a_reg[22]                                                                                                                                                                                                                                                                        ; 4       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|mag_int_a_reg[21]                                                                                                                                                                                                                                                                        ; 4       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|mag_int_a_reg[26]                                                                                                                                                                                                                                                                        ; 4       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|mag_int_a_reg[25]                                                                                                                                                                                                                                                                        ; 4       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|mag_int_a_reg[28]                                                                                                                                                                                                                                                                        ; 4       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|mag_int_a_reg[27]                                                                                                                                                                                                                                                                        ; 4       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|mag_int_a_reg[30]                                                                                                                                                                                                                                                                        ; 4       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|mag_int_a_reg[29]                                                                                                                                                                                                                                                                        ; 4       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|mag_int_a_reg[34]                                                                                                                                                                                                                                                                        ; 4       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|mag_int_a_reg[33]                                                                                                                                                                                                                                                                        ; 4       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|mag_int_a_reg[38]                                                                                                                                                                                                                                                                        ; 4       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|mag_int_a_reg[37]                                                                                                                                                                                                                                                                        ; 4       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|mag_int_a_reg[42]                                                                                                                                                                                                                                                                        ; 4       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|mag_int_a_reg[41]                                                                                                                                                                                                                                                                        ; 4       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|mag_int_a_reg[44]                                                                                                                                                                                                                                                                        ; 4       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|mag_int_a_reg[43]                                                                                                                                                                                                                                                                        ; 4       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|mag_int_a_reg[46]                                                                                                                                                                                                                                                                        ; 4       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|mag_int_a_reg[45]                                                                                                                                                                                                                                                                        ; 4       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|mag_int_a_reg[50]                                                                                                                                                                                                                                                                        ; 4       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|mag_int_a_reg[49]                                                                                                                                                                                                                                                                        ; 4       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|mag_int_a_reg[54]                                                                                                                                                                                                                                                                        ; 4       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|mag_int_a_reg[53]                                                                                                                                                                                                                                                                        ; 4       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|mag_int_a_reg[58]                                                                                                                                                                                                                                                                        ; 4       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|mag_int_a_reg[57]                                                                                                                                                                                                                                                                        ; 4       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|mag_int_a_reg[60]                                                                                                                                                                                                                                                                        ; 4       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|mag_int_a_reg[59]                                                                                                                                                                                                                                                                        ; 4       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|mag_int_a_reg[62]                                                                                                                                                                                                                                                                        ; 4       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|mag_int_a_reg[61]                                                                                                                                                                                                                                                                        ; 4       ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|convert2_altbarrel_shift_80g:altbarrel_shift6|sbit_piper1d[24]                                                                                                                                                                                                                           ; 4       ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|convert2_altbarrel_shift_80g:altbarrel_shift6|sbit_piper1d[25]                                                                                                                                                                                                                           ; 4       ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|convert2_altbarrel_shift_80g:altbarrel_shift6|sbit_piper1d[26]                                                                                                                                                                                                                           ; 4       ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|convert2_altbarrel_shift_80g:altbarrel_shift6|sbit_piper1d[23]                                                                                                                                                                                                                           ; 4       ;
; MASK:mask|altshift_taps:buffer_rtl_0|shift_taps_hkm:auto_generated|cntr_u8h:cntr3|counter_comb_bita2~0                                                                                                                                                                                                                                                                ; 4       ;
; RAW2RGB:u4|Line_Buffer1:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_isv:auto_generated|altsyncram_nja1:altsyncram2|q_b[16]                                                                                                                                                                                                                                    ; 4       ;
; RAW2RGB:u4|Line_Buffer1:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_isv:auto_generated|altsyncram_nja1:altsyncram2|q_b[17]                                                                                                                                                                                                                                    ; 4       ;
; RAW2RGB:u4|Line_Buffer1:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_isv:auto_generated|altsyncram_nja1:altsyncram2|q_b[18]                                                                                                                                                                                                                                    ; 4       ;
; RAW2RGB:u4|Line_Buffer1:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_isv:auto_generated|altsyncram_nja1:altsyncram2|q_b[19]                                                                                                                                                                                                                                    ; 4       ;
; RAW2RGB:u4|Line_Buffer1:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_isv:auto_generated|altsyncram_nja1:altsyncram2|q_b[20]                                                                                                                                                                                                                                    ; 4       ;
; RAW2RGB:u4|Line_Buffer1:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_isv:auto_generated|altsyncram_nja1:altsyncram2|q_b[21]                                                                                                                                                                                                                                    ; 4       ;
; RAW2RGB:u4|Line_Buffer1:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_isv:auto_generated|altsyncram_nja1:altsyncram2|q_b[22]                                                                                                                                                                                                                                    ; 4       ;
; RAW2RGB:u4|Line_Buffer1:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_isv:auto_generated|altsyncram_nja1:altsyncram2|q_b[23]                                                                                                                                                                                                                                    ; 4       ;
; Add0~46                                                                                                                                                                                                                                                                                                                                                               ; 4       ;
; Sdram_Control:u7|rRD1_ADDR[17]                                                                                                                                                                                                                                                                                                                                        ; 4       ;
; Sdram_Control:u7|rRD1_ADDR[12]                                                                                                                                                                                                                                                                                                                                        ; 4       ;
; Sdram_Control:u7|control_interface:u_control_interface|init_timer[4]                                                                                                                                                                                                                                                                                                  ; 4       ;
; Sdram_Control:u7|control_interface:u_control_interface|init_timer[13]                                                                                                                                                                                                                                                                                                 ; 4       ;
; DVI_RX_Controller:dvi_rx1|H_Counter[9]                                                                                                                                                                                                                                                                                                                                ; 4       ;
; DVI_RX_Controller:dvi_rx1|H_Counter[8]                                                                                                                                                                                                                                                                                                                                ; 4       ;
; DVI_RX_Controller:dvi_rx1|V_Counter[5]                                                                                                                                                                                                                                                                                                                                ; 4       ;
; DVI_RX_Controller:dvi_rx1|V_Counter[9]                                                                                                                                                                                                                                                                                                                                ; 4       ;
; VGAController:vga_controller1|HCounter[0]                                                                                                                                                                                                                                                                                                                             ; 4       ;
; Reset_Delay:u2|Cont[20]                                                                                                                                                                                                                                                                                                                                               ; 4       ;
; Reset_Delay:u2|Cont[21]                                                                                                                                                                                                                                                                                                                                               ; 4       ;
; VGA_Controller:u1|V_Cont[9]                                                                                                                                                                                                                                                                                                                                           ; 4       ;
; VGA_Controller:u1|V_Cont[5]                                                                                                                                                                                                                                                                                                                                           ; 4       ;
; VGA_Controller:u1|V_Cont[1]                                                                                                                                                                                                                                                                                                                                           ; 4       ;
; VGA_Controller:u1|V_Cont[12]                                                                                                                                                                                                                                                                                                                                          ; 4       ;
; VGA_Controller:u1|V_Cont[11]                                                                                                                                                                                                                                                                                                                                          ; 4       ;
; VGA_Controller:u1|V_Cont[10]                                                                                                                                                                                                                                                                                                                                          ; 4       ;
; VGA_Controller:u1|H_Cont[6]                                                                                                                                                                                                                                                                                                                                           ; 4       ;
; VGA_Controller:u1|H_Cont[5]                                                                                                                                                                                                                                                                                                                                           ; 4       ;
; VGAController:vga_controller1|VCounter[5]                                                                                                                                                                                                                                                                                                                             ; 4       ;
; VGAController:vga_controller1|VCounter[3]                                                                                                                                                                                                                                                                                                                             ; 4       ;
; VGAController:vga_controller1|VCounter[2]                                                                                                                                                                                                                                                                                                                             ; 4       ;
; Sdram_Control:u7|command:u_command|REF_ACK~_wirecell                                                                                                                                                                                                                                                                                                                  ; 3       ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|fsqrt_alt_sqrt_block_9kb:alt_sqrt_block2|rad_ff0c[22]                                                                                                                                                                                                                                                 ; 3       ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|fsqrt_alt_sqrt_block_9kb:alt_sqrt_block2|q_ff23c[0]                                                                                                                                                                                                                                                   ; 3       ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|fsqrt_alt_sqrt_block_9kb:alt_sqrt_block2|q_ff12c[1]                                                                                                                                                                                                                                                   ; 3       ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|fsqrt_alt_sqrt_block_9kb:alt_sqrt_block2|q_ff11c[1]                                                                                                                                                                                                                                                   ; 3       ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|fsqrt_alt_sqrt_block_9kb:alt_sqrt_block2|q_ff10c[1]                                                                                                                                                                                                                                                   ; 3       ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|fsqrt_alt_sqrt_block_9kb:alt_sqrt_block2|q_ff9c[1]                                                                                                                                                                                                                                                    ; 3       ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|fsqrt_alt_sqrt_block_9kb:alt_sqrt_block2|q_ff8c[1]                                                                                                                                                                                                                                                    ; 3       ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|fsqrt_alt_sqrt_block_9kb:alt_sqrt_block2|q_ff7c[1]                                                                                                                                                                                                                                                    ; 3       ;
; ALT:alt|devs2[57]                                                                                                                                                                                                                                                                                                                                                     ; 3       ;
; ALT:alt|devs2[58]                                                                                                                                                                                                                                                                                                                                                     ; 3       ;
; ALT:alt|devs2[59]                                                                                                                                                                                                                                                                                                                                                     ; 3       ;
; ALT:alt|devs2[60]                                                                                                                                                                                                                                                                                                                                                     ; 3       ;
; ALT:alt|devs2[61]                                                                                                                                                                                                                                                                                                                                                     ; 3       ;
; ALT:alt|devs2[62]                                                                                                                                                                                                                                                                                                                                                     ; 3       ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|fsqrt_alt_sqrt_block_9kb:alt_sqrt_block2|q_ff6c[1]                                                                                                                                                                                                                                                    ; 3       ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|fsqrt_alt_sqrt_block_9kb:alt_sqrt_block2|q_ff5c[1]                                                                                                                                                                                                                                                    ; 3       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|mag_int_a_reg2[1]                                                                                                                                                                                                                                                                        ; 3       ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|fsqrt_alt_sqrt_block_9kb:alt_sqrt_block2|q_ff4c[1]                                                                                                                                                                                                                                                    ; 3       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|convert1_altbarrel_shift_30g:altbarrel_shift5|smux_w[216]~39                                                                                                                                                                                                                             ; 3       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|convert1_altbarrel_shift_30g:altbarrel_shift5|sbit_piper1d[8]                                                                                                                                                                                                                            ; 3       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|convert1_altbarrel_shift_30g:altbarrel_shift5|smux_w[217]~33                                                                                                                                                                                                                             ; 3       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|convert1_altbarrel_shift_30g:altbarrel_shift5|sbit_piper1d[9]                                                                                                                                                                                                                            ; 3       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|convert1_altbarrel_shift_30g:altbarrel_shift5|smux_w[218]~27                                                                                                                                                                                                                             ; 3       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|convert1_altbarrel_shift_30g:altbarrel_shift5|smux_w[219]~21                                                                                                                                                                                                                             ; 3       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|convert1_altbarrel_shift_30g:altbarrel_shift5|smux_w[220]~15                                                                                                                                                                                                                             ; 3       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|convert1_altbarrel_shift_30g:altbarrel_shift5|smux_w[221]~9                                                                                                                                                                                                                              ; 3       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|convert1_altbarrel_shift_30g:altbarrel_shift5|smux_w[222]~3                                                                                                                                                                                                                              ; 3       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|convert1_altpriority_encoder_0c6:altpriority_encoder2|convert1_altpriority_encoder_q08:altpriority_encoder9|convert1_altpriority_encoder_rf8:altpriority_encoder20|convert1_altpriority_encoder_be8:altpriority_encoder13|convert1_altpriority_encoder_6e8:altpriority_encoder16|zero    ; 3       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|convert1_altpriority_encoder_0c6:altpriority_encoder2|convert1_altpriority_encoder_q08:altpriority_encoder9|q[1]~0                                                                                                                                                                       ; 3       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|convert1_altpriority_encoder_0c6:altpriority_encoder2|convert1_altpriority_encoder_qf8:altpriority_encoder10|convert1_altpriority_encoder_rf8:altpriority_encoder11|convert1_altpriority_encoder_be8:altpriority_encoder13|convert1_altpriority_encoder_6e8:altpriority_encoder16|zero~0 ; 3       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|convert1_altpriority_encoder_0c6:altpriority_encoder2|convert1_altpriority_encoder_qf8:altpriority_encoder10|convert1_altpriority_encoder_rf8:altpriority_encoder11|convert1_altpriority_encoder_be8:altpriority_encoder14|zero                                                          ; 3       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|convert1_altpriority_encoder_0c6:altpriority_encoder2|convert1_altpriority_encoder_qf8:altpriority_encoder10|convert1_altpriority_encoder_rf8:altpriority_encoder11|convert1_altpriority_encoder_be8:altpriority_encoder14|zero~0                                                        ; 3       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|convert1_altpriority_encoder_0c6:altpriority_encoder2|convert1_altpriority_encoder_qf8:altpriority_encoder10|convert1_altpriority_encoder_rf8:altpriority_encoder11|convert1_altpriority_encoder_be8:altpriority_encoder14|convert1_altpriority_encoder_6e8:altpriority_encoder16|zero   ; 3       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|convert1_altpriority_encoder_0c6:altpriority_encoder2|convert1_altpriority_encoder_qf8:altpriority_encoder10|convert1_altpriority_encoder_rf8:altpriority_encoder12|convert1_altpriority_encoder_be8:altpriority_encoder13|convert1_altpriority_encoder_6e8:altpriority_encoder16|zero~0 ; 3       ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|fsqrt_alt_sqrt_block_9kb:alt_sqrt_block2|q_ff3c[1]                                                                                                                                                                                                                                                    ; 3       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|lpm_compare:cmpr4|cmpr_6mg:auto_generated|op_1~1                                                                                                                                                                                                                                         ; 3       ;
; convert1:i2f|convert1_altfp_convert_v1n:convert1_altfp_convert_v1n_component|lpm_compare:cmpr4|cmpr_6mg:auto_generated|op_1~0                                                                                                                                                                                                                                         ; 3       ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|man_in_ff[0]                                                                                                                                                                                                                                                                                          ; 3       ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|man_in_ff[1]                                                                                                                                                                                                                                                                                          ; 3       ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|man_in_ff[2]                                                                                                                                                                                                                                                                                          ; 3       ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|man_in_ff[3]                                                                                                                                                                                                                                                                                          ; 3       ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|man_in_ff[4]                                                                                                                                                                                                                                                                                          ; 3       ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|man_in_ff[5]                                                                                                                                                                                                                                                                                          ; 3       ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|man_in_ff[6]                                                                                                                                                                                                                                                                                          ; 3       ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|man_in_ff[7]                                                                                                                                                                                                                                                                                          ; 3       ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|man_in_ff[8]                                                                                                                                                                                                                                                                                          ; 3       ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|man_in_ff[9]                                                                                                                                                                                                                                                                                          ; 3       ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|man_in_ff[10]                                                                                                                                                                                                                                                                                         ; 3       ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|man_in_ff[11]                                                                                                                                                                                                                                                                                         ; 3       ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|man_in_ff[12]                                                                                                                                                                                                                                                                                         ; 3       ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|man_in_ff[13]                                                                                                                                                                                                                                                                                         ; 3       ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|man_in_ff[14]                                                                                                                                                                                                                                                                                         ; 3       ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|man_in_ff[15]                                                                                                                                                                                                                                                                                         ; 3       ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|man_in_ff[16]                                                                                                                                                                                                                                                                                         ; 3       ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|man_in_ff[17]                                                                                                                                                                                                                                                                                         ; 3       ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|man_in_ff[18]                                                                                                                                                                                                                                                                                         ; 3       ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|man_in_ff[19]                                                                                                                                                                                                                                                                                         ; 3       ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|man_in_ff[20]                                                                                                                                                                                                                                                                                         ; 3       ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|man_in_ff[21]                                                                                                                                                                                                                                                                                         ; 3       ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|exp_in_ff[1]                                                                                                                                                                                                                                                                                          ; 3       ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|exp_in_ff[2]                                                                                                                                                                                                                                                                                          ; 3       ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|exp_in_ff[3]                                                                                                                                                                                                                                                                                          ; 3       ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|exp_in_ff[4]                                                                                                                                                                                                                                                                                          ; 3       ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|exp_in_ff[5]                                                                                                                                                                                                                                                                                          ; 3       ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|exp_in_ff[6]                                                                                                                                                                                                                                                                                          ; 3       ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|exp_in_ff[7]                                                                                                                                                                                                                                                                                          ; 3       ;
; ALT:alt|CCD_G[1]                                                                                                                                                                                                                                                                                                                                                      ; 3       ;
; ALT:alt|CCD_G[2]                                                                                                                                                                                                                                                                                                                                                      ; 3       ;
; ALT:alt|CCD_G[3]                                                                                                                                                                                                                                                                                                                                                      ; 3       ;
; ALT:alt|CCD_G[4]                                                                                                                                                                                                                                                                                                                                                      ; 3       ;
; ALT:alt|CCD_G[5]                                                                                                                                                                                                                                                                                                                                                      ; 3       ;
; ALT:alt|CCD_G[0]                                                                                                                                                                                                                                                                                                                                                      ; 3       ;
; ALT:alt|CCD_B[2]                                                                                                                                                                                                                                                                                                                                                      ; 3       ;
; ALT:alt|CCD_B[3]                                                                                                                                                                                                                                                                                                                                                      ; 3       ;
; ALT:alt|CCD_B[4]                                                                                                                                                                                                                                                                                                                                                      ; 3       ;
; ALT:alt|CCD_B[5]                                                                                                                                                                                                                                                                                                                                                      ; 3       ;
; ALT:alt|CCD_B[1]                                                                                                                                                                                                                                                                                                                                                      ; 3       ;
; ALT:alt|CCD_R[2]                                                                                                                                                                                                                                                                                                                                                      ; 3       ;
; ALT:alt|CCD_R[3]                                                                                                                                                                                                                                                                                                                                                      ; 3       ;
; ALT:alt|CCD_R[4]                                                                                                                                                                                                                                                                                                                                                      ; 3       ;
; ALT:alt|CCD_R[5]                                                                                                                                                                                                                                                                                                                                                      ; 3       ;
; ALT:alt|CCD_R[1]                                                                                                                                                                                                                                                                                                                                                      ; 3       ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|sign_node_ff1[0]                                                                                                                                                                                                                                                                                      ; 3       ;
; ALT:alt|FDs2_G[0]                                                                                                                                                                                                                                                                                                                                                     ; 3       ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|convert2_altbarrel_shift_80g:altbarrel_shift6|smux_w[110]~175                                                                                                                                                                                                                            ; 3       ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|convert2_altbarrel_shift_80g:altbarrel_shift6|smux_w~173                                                                                                                                                                                                                                 ; 3       ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|convert2_altbarrel_shift_80g:altbarrel_shift6|smux_w[88]~156                                                                                                                                                                                                                             ; 3       ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|convert2_altbarrel_shift_80g:altbarrel_shift6|smux_w[91]~144                                                                                                                                                                                                                             ; 3       ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|convert2_altbarrel_shift_80g:altbarrel_shift6|smux_w[109]~135                                                                                                                                                                                                                            ; 3       ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|convert2_altbarrel_shift_80g:altbarrel_shift6|smux_w[89]~131                                                                                                                                                                                                                             ; 3       ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|convert2_altbarrel_shift_80g:altbarrel_shift6|smux_w[89]~130                                                                                                                                                                                                                             ; 3       ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|mantissa_input_reg[21]                                                                                                                                                                                                                                                                   ; 3       ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|mantissa_input_reg[20]                                                                                                                                                                                                                                                                   ; 3       ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|convert2_altbarrel_shift_80g:altbarrel_shift6|smux_w[92]~114                                                                                                                                                                                                                             ; 3       ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|mantissa_input_reg[3]                                                                                                                                                                                                                                                                    ; 3       ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|convert2_altbarrel_shift_80g:altbarrel_shift6|smux_w[88]~111                                                                                                                                                                                                                             ; 3       ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|mantissa_input_reg[2]                                                                                                                                                                                                                                                                    ; 3       ;
; MASK_GENERATOR:mask_generator|Add5~3                                                                                                                                                                                                                                                                                                                                  ; 3       ;
; MASK_GENERATOR:mask_generator|Add1~3                                                                                                                                                                                                                                                                                                                                  ; 3       ;
; MASK_GENERATOR:mask_generator|Add0~2                                                                                                                                                                                                                                                                                                                                  ; 3       ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|convert2_altbarrel_shift_80g:altbarrel_shift6|sbit_piper1d[32]                                                                                                                                                                                                                           ; 3       ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|convert2_altbarrel_shift_80g:altbarrel_shift6|sbit_piper1d[33]                                                                                                                                                                                                                           ; 3       ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|convert2_altbarrel_shift_80g:altbarrel_shift6|sbit_piper1d[34]                                                                                                                                                                                                                           ; 3       ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|convert2_altbarrel_shift_80g:altbarrel_shift6|sbit_piper1d[35]                                                                                                                                                                                                                           ; 3       ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|convert2_altbarrel_shift_80g:altbarrel_shift6|sbit_piper1d[36]                                                                                                                                                                                                                           ; 3       ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|convert2_altbarrel_shift_80g:altbarrel_shift6|sbit_piper1d[37]                                                                                                                                                                                                                           ; 3       ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|dataa_reg[25]                                                                                                                                                                                                                                                                            ; 3       ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|dataa_reg[26]                                                                                                                                                                                                                                                                            ; 3       ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|dataa_reg[27]                                                                                                                                                                                                                                                                            ; 3       ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|dataa_reg[28]                                                                                                                                                                                                                                                                            ; 3       ;
; ALT:alt|mFDs2[15]                                                                                                                                                                                                                                                                                                                                                     ; 3       ;
; ALT:alt|mFDs2[16]                                                                                                                                                                                                                                                                                                                                                     ; 3       ;
; ALT:alt|mFDs2[17]                                                                                                                                                                                                                                                                                                                                                     ; 3       ;
; ALT:alt|mFDs2[18]                                                                                                                                                                                                                                                                                                                                                     ; 3       ;
; ALT:alt|mFDs2[19]                                                                                                                                                                                                                                                                                                                                                     ; 3       ;
; ALT:alt|mFDs2[20]                                                                                                                                                                                                                                                                                                                                                     ; 3       ;
; ALT:alt|mFDs2[21]                                                                                                                                                                                                                                                                                                                                                     ; 3       ;
; ALT:alt|mFDs2[22]                                                                                                                                                                                                                                                                                                                                                     ; 3       ;
; ALT:alt|mFDs2[23]                                                                                                                                                                                                                                                                                                                                                     ; 3       ;
; ALT:alt|mFDs2[24]                                                                                                                                                                                                                                                                                                                                                     ; 3       ;
; ALT:alt|mFDs2[25]                                                                                                                                                                                                                                                                                                                                                     ; 3       ;
; ALT:alt|mFDs2[26]                                                                                                                                                                                                                                                                                                                                                     ; 3       ;
; ALT:alt|mFDs2[27]                                                                                                                                                                                                                                                                                                                                                     ; 3       ;
; ALT:alt|mFDs2[28]                                                                                                                                                                                                                                                                                                                                                     ; 3       ;
; ALT:alt|mFDs2[29]                                                                                                                                                                                                                                                                                                                                                     ; 3       ;
; ALT:alt|mFDs2[30]                                                                                                                                                                                                                                                                                                                                                     ; 3       ;
; ALT:alt|mFDs2[31]                                                                                                                                                                                                                                                                                                                                                     ; 3       ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|convert2_altbarrel_shift_80g:altbarrel_shift6|sbit_piper2d[23]                                                                                                                                                                                                                           ; 3       ;
; I2C_CCD_Config:u8|senosr_exposure[5]                                                                                                                                                                                                                                                                                                                                  ; 3       ;
; I2C_CCD_Config:u8|senosr_exposure[4]                                                                                                                                                                                                                                                                                                                                  ; 3       ;
; I2C_CCD_Config:u8|senosr_exposure[3]                                                                                                                                                                                                                                                                                                                                  ; 3       ;
; I2C_CCD_Config:u8|senosr_exposure[6]                                                                                                                                                                                                                                                                                                                                  ; 3       ;
; I2C_CCD_Config:u8|senosr_exposure[14]                                                                                                                                                                                                                                                                                                                                 ; 3       ;
; I2C_CCD_Config:u8|senosr_exposure[13]                                                                                                                                                                                                                                                                                                                                 ; 3       ;
; I2C_CCD_Config:u8|senosr_exposure[7]                                                                                                                                                                                                                                                                                                                                  ; 3       ;
; I2C_CCD_Config:u8|senosr_exposure[11]                                                                                                                                                                                                                                                                                                                                 ; 3       ;
; I2C_CCD_Config:u8|senosr_exposure[12]                                                                                                                                                                                                                                                                                                                                 ; 3       ;
; I2C_CCD_Config:u8|senosr_exposure[9]                                                                                                                                                                                                                                                                                                                                  ; 3       ;
; I2C_CCD_Config:u8|senosr_exposure[10]                                                                                                                                                                                                                                                                                                                                 ; 3       ;
; I2C_CCD_Config:u8|Mux10~3                                                                                                                                                                                                                                                                                                                                             ; 3       ;
; I2C_CCD_Config:u8|senosr_exposure[15]                                                                                                                                                                                                                                                                                                                                 ; 3       ;
; I2C_CCD_Config:u8|senosr_exposure[8]                                                                                                                                                                                                                                                                                                                                  ; 3       ;
; MASK:mask|altshift_taps:buffer_rtl_0|shift_taps_hkm:auto_generated|cntr_7pf:cntr1|counter_reg_bit[1]                                                                                                                                                                                                                                                                  ; 3       ;
; MASK:mask|altshift_taps:buffer_rtl_0|shift_taps_hkm:auto_generated|cntr_7pf:cntr1|counter_reg_bit[0]                                                                                                                                                                                                                                                                  ; 3       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_graycounter_ojc:wrptr_g1p|_~1                                                                                                                                                                                                             ; 3       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_graycounter_ojc:wrptr_g1p|_~2                                                                                                                                                                                                             ; 3       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_graycounter_ojc:wrptr_g1p|_~1                                                                                                                                                                                                             ; 3       ;
; RAW2RGB:u4|mDATAd_1[4]                                                                                                                                                                                                                                                                                                                                                ; 3       ;
; RAW2RGB:u4|mDATAd_1[5]                                                                                                                                                                                                                                                                                                                                                ; 3       ;
; RAW2RGB:u4|mDATAd_1[6]                                                                                                                                                                                                                                                                                                                                                ; 3       ;
; RAW2RGB:u4|mDATAd_0[4]                                                                                                                                                                                                                                                                                                                                                ; 3       ;
; RAW2RGB:u4|mDATAd_0[5]                                                                                                                                                                                                                                                                                                                                                ; 3       ;
; RAW2RGB:u4|mDATAd_0[6]                                                                                                                                                                                                                                                                                                                                                ; 3       ;
; RAW2RGB:u4|mDATAd_0[11]                                                                                                                                                                                                                                                                                                                                               ; 3       ;
; RAW2RGB:u4|mDATAd_1[11]                                                                                                                                                                                                                                                                                                                                               ; 3       ;
; RAW2RGB:u4|mDATAd_0[10]                                                                                                                                                                                                                                                                                                                                               ; 3       ;
; RAW2RGB:u4|mDATAd_1[10]                                                                                                                                                                                                                                                                                                                                               ; 3       ;
; RAW2RGB:u4|mDATAd_0[9]                                                                                                                                                                                                                                                                                                                                                ; 3       ;
; RAW2RGB:u4|mDATAd_1[9]                                                                                                                                                                                                                                                                                                                                                ; 3       ;
; RAW2RGB:u4|mDATAd_0[8]                                                                                                                                                                                                                                                                                                                                                ; 3       ;
; RAW2RGB:u4|mDATAd_1[8]                                                                                                                                                                                                                                                                                                                                                ; 3       ;
; RAW2RGB:u4|mDATAd_0[7]                                                                                                                                                                                                                                                                                                                                                ; 3       ;
; RAW2RGB:u4|mDATAd_1[7]                                                                                                                                                                                                                                                                                                                                                ; 3       ;
; MASK_GENERATOR:mask_generator|diff_b[31]                                                                                                                                                                                                                                                                                                                              ; 3       ;
; MASK_GENERATOR:mask_generator|done                                                                                                                                                                                                                                                                                                                                    ; 3       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[7]                                                                                                                                                                                                   ; 3       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[8]                                                                                                                                                                                                   ; 3       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[7]                                                                                                                                                                                                   ; 3       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[8]                                                                                                                                                                                                   ; 3       ;
; Sdram_Control:u7|rRD2_ADDR[19]                                                                                                                                                                                                                                                                                                                                        ; 3       ;
; Sdram_Control:u7|rWR2_ADDR[19]                                                                                                                                                                                                                                                                                                                                        ; 3       ;
; Sdram_Control:u7|rWR2_ADDR[18]                                                                                                                                                                                                                                                                                                                                        ; 3       ;
; Sdram_Control:u7|rRD2_ADDR[18]                                                                                                                                                                                                                                                                                                                                        ; 3       ;
; Sdram_Control:u7|rWR2_ADDR[17]                                                                                                                                                                                                                                                                                                                                        ; 3       ;
; Sdram_Control:u7|rWR2_ADDR[16]                                                                                                                                                                                                                                                                                                                                        ; 3       ;
; Sdram_Control:u7|rRD2_ADDR[16]                                                                                                                                                                                                                                                                                                                                        ; 3       ;
; Sdram_Control:u7|rWR2_ADDR[7]                                                                                                                                                                                                                                                                                                                                         ; 3       ;
; Sdram_Control:u7|rRD2_ADDR[7]                                                                                                                                                                                                                                                                                                                                         ; 3       ;
; Sdram_Control:u7|rRD2_ADDR[15]                                                                                                                                                                                                                                                                                                                                        ; 3       ;
; Sdram_Control:u7|rWR2_ADDR[15]                                                                                                                                                                                                                                                                                                                                        ; 3       ;
; Sdram_Control:u7|rWR2_ADDR[6]                                                                                                                                                                                                                                                                                                                                         ; 3       ;
; Sdram_Control:u7|rRD2_ADDR[6]                                                                                                                                                                                                                                                                                                                                         ; 3       ;
; Sdram_Control:u7|rRD2_ADDR[14]                                                                                                                                                                                                                                                                                                                                        ; 3       ;
; Sdram_Control:u7|rWR2_ADDR[14]                                                                                                                                                                                                                                                                                                                                        ; 3       ;
; Sdram_Control:u7|rWR2_ADDR[5]                                                                                                                                                                                                                                                                                                                                         ; 3       ;
; Sdram_Control:u7|rRD2_ADDR[5]                                                                                                                                                                                                                                                                                                                                         ; 3       ;
; Sdram_Control:u7|rWR2_ADDR[13]                                                                                                                                                                                                                                                                                                                                        ; 3       ;
; Sdram_Control:u7|rRD2_ADDR[13]                                                                                                                                                                                                                                                                                                                                        ; 3       ;
; Sdram_Control:u7|rWR2_ADDR[4]                                                                                                                                                                                                                                                                                                                                         ; 3       ;
; Sdram_Control:u7|rRD2_ADDR[4]                                                                                                                                                                                                                                                                                                                                         ; 3       ;
; Sdram_Control:u7|rWR2_ADDR[12]                                                                                                                                                                                                                                                                                                                                        ; 3       ;
; Sdram_Control:u7|rRD2_ADDR[11]                                                                                                                                                                                                                                                                                                                                        ; 3       ;
; Sdram_Control:u7|rWR2_ADDR[11]                                                                                                                                                                                                                                                                                                                                        ; 3       ;
; Sdram_Control:u7|rWR2_ADDR[10]                                                                                                                                                                                                                                                                                                                                        ; 3       ;
; Sdram_Control:u7|rRD2_ADDR[10]                                                                                                                                                                                                                                                                                                                                        ; 3       ;
; Sdram_Control:u7|rRD2_ADDR[9]                                                                                                                                                                                                                                                                                                                                         ; 3       ;
; Sdram_Control:u7|rWR2_ADDR[9]                                                                                                                                                                                                                                                                                                                                         ; 3       ;
; Sdram_Control:u7|command:u_command|rp_shift[1]~0                                                                                                                                                                                                                                                                                                                      ; 3       ;
; Sdram_Control:u7|rRD2_ADDR[8]                                                                                                                                                                                                                                                                                                                                         ; 3       ;
; Sdram_Control:u7|rWR2_ADDR[8]                                                                                                                                                                                                                                                                                                                                         ; 3       ;
; Sdram_Control:u7|control_interface:u_control_interface|LessThan1~2                                                                                                                                                                                                                                                                                                    ; 3       ;
; Sdram_Control:u7|control_interface:u_control_interface|LOAD_MODE~1                                                                                                                                                                                                                                                                                                    ; 3       ;
; Sdram_Control:u7|control_interface:u_control_interface|LessThan1~0                                                                                                                                                                                                                                                                                                    ; 3       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|wrptr_g[2]                                                                                                                                                                                                                                  ; 3       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|wrptr_g[1]                                                                                                                                                                                                                                  ; 3       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|wrptr_g[4]                                                                                                                                                                                                                                  ; 3       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|wrptr_g[3]                                                                                                                                                                                                                                  ; 3       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|wrptr_g[6]                                                                                                                                                                                                                                  ; 3       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|wrptr_g[5]                                                                                                                                                                                                                                  ; 3       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|wrptr_g[8]                                                                                                                                                                                                                                  ; 3       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|wrptr_g[7]                                                                                                                                                                                                                                  ; 3       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|wrptr_g[9]                                                                                                                                                                                                                                  ; 3       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|wrptr_g[2]                                                                                                                                                                                                                                  ; 3       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|wrptr_g[1]                                                                                                                                                                                                                                  ; 3       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|wrptr_g[4]                                                                                                                                                                                                                                  ; 3       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|wrptr_g[3]                                                                                                                                                                                                                                  ; 3       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|wrptr_g[6]                                                                                                                                                                                                                                  ; 3       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|wrptr_g[5]                                                                                                                                                                                                                                  ; 3       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|wrptr_g[8]                                                                                                                                                                                                                                  ; 3       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|wrptr_g[7]                                                                                                                                                                                                                                  ; 3       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|wrptr_g[9]                                                                                                                                                                                                                                  ; 3       ;
; I2C_CCD_Config:u8|I2C_Controller:u0|ACK2                                                                                                                                                                                                                                                                                                                              ; 3       ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|a_graycounter_677:rdptr_g1p|cntr_cout[5]~1                                                                                                                                                                                                                                                     ; 3       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_gray2bin_ugb:ws_dgrp_gray2bin|xor2                                                                                                                                                                                                         ; 3       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_gray2bin_ugb:wrptr_g_gray2bin|xor2                                                                                                                                                                                                         ; 3       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|rdptr_g[0]                                                                                                                                                                                                                                  ; 3       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_gray2bin_ugb:rdptr_g_gray2bin|xor2                                                                                                                                                                                                        ; 3       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|rdptr_g[2]                                                                                                                                                                                                                                  ; 3       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_gray2bin_ugb:rs_dgwp_gray2bin|xor2                                                                                                                                                                                                        ; 3       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|alt_synch_pipe_ikd:rs_dgwp|dffpipe_hd9:dffpipe13|dffe15a[3]                                                                                                                                                                                 ; 3       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|rdptr_g[5]                                                                                                                                                                                                                                  ; 3       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|rdptr_g[0]                                                                                                                                                                                                                                  ; 3       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|alt_synch_pipe_ikd:rs_dgwp|dffpipe_hd9:dffpipe13|dffe15a[1]                                                                                                                                                                                 ; 3       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_gray2bin_ugb:rdptr_g_gray2bin|xor2                                                                                                                                                                                                        ; 3       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|rdptr_g[2]                                                                                                                                                                                                                                  ; 3       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_gray2bin_ugb:rs_dgwp_gray2bin|xor2                                                                                                                                                                                                        ; 3       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|alt_synch_pipe_ikd:rs_dgwp|dffpipe_hd9:dffpipe13|dffe15a[3]                                                                                                                                                                                 ; 3       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|rdptr_g[5]                                                                                                                                                                                                                                  ; 3       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|alt_synch_pipe_ikd:rs_dgwp|dffpipe_hd9:dffpipe13|dffe15a[6]                                                                                                                                                                                 ; 3       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_gray2bin_ugb:ws_dgrp_gray2bin|xor2                                                                                                                                                                                                         ; 3       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                                                                                                                                          ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; COLOR_TRANSFORM:color_transform1|altshift_taps:xbuff1_rtl_0|shift_taps_bkm:auto_generated|altsyncram_r861:altsyncram4|ALTSYNCRAM                                                              ; AUTO ; Simple Dual Port ; Single Clock ; 3            ; 22           ; 3            ; 22           ; yes                    ; no                      ; yes                    ; yes                     ; 66    ; 3                           ; 22                          ; 3                           ; 22                          ; 66                  ; 1    ; None ; M9K_X104_Y9_N0                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|altsyncram_im31:fifo_ram|ALTSYNCRAM                                                                                    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 36           ; 1024         ; 36           ; yes                    ; no                      ; yes                    ; yes                     ; 36864 ; 1024                        ; 36                          ; 1024                        ; 36                          ; 36864               ; 4    ; None ; M9K_X104_Y1_N0, M9K_X104_Y3_N0, M9K_X104_Y2_N0, M9K_X104_Y4_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; MASK:mask|altshift_taps:buffer_rtl_0|shift_taps_hkm:auto_generated|altsyncram_22b1:altsyncram2|ALTSYNCRAM                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 4            ; 16           ; 4            ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 64    ; 4                           ; 16                          ; 4                           ; 16                          ; 64                  ; 1    ; None ; M9K_X78_Y4_N0                                                  ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; RAW2RGB:u4|Line_Buffer1:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_isv:auto_generated|altsyncram_nja1:altsyncram2|ALTSYNCRAM                                                         ; M9K  ; Simple Dual Port ; Single Clock ; 638          ; 24           ; 638          ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 15312 ; 638                         ; 24                          ; 638                         ; 24                          ; 15312               ; 3    ; None ; M9K_X104_Y7_N0, M9K_X104_Y5_N0, M9K_X104_Y6_N0                 ; Old data             ; Old data        ; Old data        ; Yes           ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|altsyncram_sj31:fifo_ram|ALTSYNCRAM                                  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 32           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 256                         ; 26                          ; 512                         ; 13                          ; 6656                ; 1    ; None ; M9K_X37_Y28_N0                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|altsyncram_sj31:fifo_ram|ALTSYNCRAM                                  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 32           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 256                         ; 22                          ; 512                         ; 11                          ; 5632                ; 1    ; None ; M9K_X37_Y29_N0                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|altsyncram_rj31:fifo_ram|ALTSYNCRAM                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 16           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 512                         ; 16                          ; 256                         ; 32                          ; 8192                ; 1    ; None ; M9K_X64_Y27_N0                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|altsyncram_rj31:fifo_ram|ALTSYNCRAM                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 16           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 512                         ; 16                          ; 256                         ; 32                          ; 8192                ; 1    ; None ; M9K_X51_Y30_N0                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; convert2:f2i|convert2_altfp_convert_v1n:convert2_altfp_convert_v1n_component|altshift_taps:below_lower_limit1_reg1_rtl_0|shift_taps_96m:auto_generated|altsyncram_tk31:altsyncram4|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 3            ; 13           ; 3            ; 13           ; yes                    ; no                      ; yes                    ; yes                     ; 39    ; 3                           ; 13                          ; 3                           ; 13                          ; 39                  ; 1    ; None ; M9K_X64_Y43_N0                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|altshift_taps:exp_ff20c_rtl_0|shift_taps_r7m:auto_generated|altsyncram_2h81:altsyncram2|ALTSYNCRAM                            ; AUTO ; Simple Dual Port ; Single Clock ; 23           ; 11           ; 23           ; 11           ; yes                    ; no                      ; yes                    ; yes                     ; 253   ; 23                          ; 11                          ; 23                          ; 11                          ; 253                 ; 1    ; None ; M9K_X64_Y45_N0                                                 ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 9           ; 2                   ; 532               ;
; Simple Multipliers (18-bit)           ; 5           ; 1                   ; 266               ;
; Embedded Multiplier Blocks            ; 10          ; --                  ; 266               ;
; Embedded Multiplier 9-bit elements    ; 19          ; 2                   ; 532               ;
; Signed Embedded Multipliers           ; 6           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 8           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                ;
+-----------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                              ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-----------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; MASK_GENERATOR:mask_generator|lpm_mult:Mult2|mult_33t:auto_generated|mac_out2     ; Simple Multiplier (9-bit)  ; DSPOUT_X71_Y26_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    MASK_GENERATOR:mask_generator|lpm_mult:Mult2|mult_33t:auto_generated|mac_mult1 ;                            ; DSPMULT_X71_Y26_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; MASK_GENERATOR:mask_generator|lpm_mult:Mult3|mult_33t:auto_generated|mac_out2     ; Simple Multiplier (9-bit)  ; DSPOUT_X71_Y26_N3  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    MASK_GENERATOR:mask_generator|lpm_mult:Mult3|mult_33t:auto_generated|mac_mult1 ;                            ; DSPMULT_X71_Y26_N1 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; MASK_GENERATOR:mask_generator|lpm_mult:Mult0|mult_33t:auto_generated|mac_out2     ; Simple Multiplier (9-bit)  ; DSPOUT_X71_Y24_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    MASK_GENERATOR:mask_generator|lpm_mult:Mult0|mult_33t:auto_generated|mac_mult1 ;                            ; DSPMULT_X71_Y24_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; MASK_GENERATOR:mask_generator|lpm_mult:Mult1|mult_33t:auto_generated|mac_out2     ; Simple Multiplier (9-bit)  ; DSPOUT_X71_Y24_N3  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    MASK_GENERATOR:mask_generator|lpm_mult:Mult1|mult_33t:auto_generated|mac_mult1 ;                            ; DSPMULT_X71_Y24_N1 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; MASK_GENERATOR:mask_generator|lpm_mult:Mult4|mult_33t:auto_generated|mac_out2     ; Simple Multiplier (9-bit)  ; DSPOUT_X71_Y22_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    MASK_GENERATOR:mask_generator|lpm_mult:Mult4|mult_33t:auto_generated|mac_mult1 ;                            ; DSPMULT_X71_Y22_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; MASK_GENERATOR:mask_generator|lpm_mult:Mult5|mult_33t:auto_generated|mac_out2     ; Simple Multiplier (9-bit)  ; DSPOUT_X71_Y22_N3  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    MASK_GENERATOR:mask_generator|lpm_mult:Mult5|mult_33t:auto_generated|mac_mult1 ;                            ; DSPMULT_X71_Y22_N1 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; ALT:alt|lpm_mult:Mult1|mult_2at:auto_generated|mac_out2                           ; Simple Multiplier (9-bit)  ; DSPOUT_X44_Y29_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    ALT:alt|lpm_mult:Mult1|mult_2at:auto_generated|mac_mult1                       ;                            ; DSPMULT_X44_Y29_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; ALT:alt|lpm_mult:Mult0|mult_2at:auto_generated|mac_out2                           ; Simple Multiplier (9-bit)  ; DSPOUT_X44_Y29_N3  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    ALT:alt|lpm_mult:Mult0|mult_2at:auto_generated|mac_mult1                       ;                            ; DSPMULT_X44_Y29_N1 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; ALT:alt|lpm_mult:Mult2|mult_2at:auto_generated|mac_out2                           ; Simple Multiplier (9-bit)  ; DSPOUT_X44_Y26_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    ALT:alt|lpm_mult:Mult2|mult_2at:auto_generated|mac_mult1                       ;                            ; DSPMULT_X44_Y26_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_out8                           ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y35_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult7                       ;                            ; DSPMULT_X71_Y35_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_out6                           ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y33_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult5                       ;                            ; DSPMULT_X71_Y33_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_out4                           ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y36_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult3                       ;                            ; DSPMULT_X71_Y36_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|w513w[0]                           ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y37_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    ALT:alt|lpm_mult:Mult4|mult_8dt:auto_generated|mac_mult1                       ;                            ; DSPMULT_X71_Y37_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; ALT:alt|lpm_mult:Mult3|mult_7dt:auto_generated|mac_out2                           ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y39_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    ALT:alt|lpm_mult:Mult3|mult_7dt:auto_generated|mac_mult1                       ;                            ; DSPMULT_X44_Y39_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
+-----------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 8,817 / 342,891 ( 3 % )   ;
; C16 interconnects     ; 285 / 10,120 ( 3 % )      ;
; C4 interconnects      ; 4,178 / 209,544 ( 2 % )   ;
; Direct links          ; 1,993 / 342,891 ( < 1 % ) ;
; Global clocks         ; 13 / 20 ( 65 % )          ;
; Local interconnects   ; 3,959 / 119,088 ( 3 % )   ;
; R24 interconnects     ; 482 / 9,963 ( 5 % )       ;
; R4 interconnects      ; 5,493 / 289,782 ( 2 % )   ;
+-----------------------+---------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.29) ; Number of LABs  (Total = 648) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 58                            ;
; 2                                           ; 32                            ;
; 3                                           ; 15                            ;
; 4                                           ; 9                             ;
; 5                                           ; 12                            ;
; 6                                           ; 3                             ;
; 7                                           ; 16                            ;
; 8                                           ; 9                             ;
; 9                                           ; 8                             ;
; 10                                          ; 7                             ;
; 11                                          ; 5                             ;
; 12                                          ; 15                            ;
; 13                                          ; 31                            ;
; 14                                          ; 34                            ;
; 15                                          ; 63                            ;
; 16                                          ; 331                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.16) ; Number of LABs  (Total = 648) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 224                           ;
; 1 Clock                            ; 374                           ;
; 1 Clock enable                     ; 77                            ;
; 1 Sync. clear                      ; 18                            ;
; 1 Sync. load                       ; 20                            ;
; 2 Async. clears                    ; 6                             ;
; 2 Clock enables                    ; 11                            ;
; 2 Clocks                           ; 23                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.08) ; Number of LABs  (Total = 648) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 27                            ;
; 2                                            ; 40                            ;
; 3                                            ; 10                            ;
; 4                                            ; 20                            ;
; 5                                            ; 10                            ;
; 6                                            ; 6                             ;
; 7                                            ; 12                            ;
; 8                                            ; 11                            ;
; 9                                            ; 9                             ;
; 10                                           ; 3                             ;
; 11                                           ; 2                             ;
; 12                                           ; 9                             ;
; 13                                           ; 22                            ;
; 14                                           ; 20                            ;
; 15                                           ; 97                            ;
; 16                                           ; 80                            ;
; 17                                           ; 13                            ;
; 18                                           ; 9                             ;
; 19                                           ; 6                             ;
; 20                                           ; 13                            ;
; 21                                           ; 15                            ;
; 22                                           ; 15                            ;
; 23                                           ; 12                            ;
; 24                                           ; 14                            ;
; 25                                           ; 9                             ;
; 26                                           ; 17                            ;
; 27                                           ; 15                            ;
; 28                                           ; 23                            ;
; 29                                           ; 19                            ;
; 30                                           ; 24                            ;
; 31                                           ; 28                            ;
; 32                                           ; 37                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.03) ; Number of LABs  (Total = 648) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 87                            ;
; 2                                               ; 73                            ;
; 3                                               ; 39                            ;
; 4                                               ; 30                            ;
; 5                                               ; 35                            ;
; 6                                               ; 28                            ;
; 7                                               ; 33                            ;
; 8                                               ; 34                            ;
; 9                                               ; 20                            ;
; 10                                              ; 31                            ;
; 11                                              ; 52                            ;
; 12                                              ; 31                            ;
; 13                                              ; 25                            ;
; 14                                              ; 31                            ;
; 15                                              ; 28                            ;
; 16                                              ; 36                            ;
; 17                                              ; 10                            ;
; 18                                              ; 5                             ;
; 19                                              ; 2                             ;
; 20                                              ; 5                             ;
; 21                                              ; 3                             ;
; 22                                              ; 3                             ;
; 23                                              ; 0                             ;
; 24                                              ; 0                             ;
; 25                                              ; 0                             ;
; 26                                              ; 0                             ;
; 27                                              ; 3                             ;
; 28                                              ; 1                             ;
; 29                                              ; 0                             ;
; 30                                              ; 0                             ;
; 31                                              ; 0                             ;
; 32                                              ; 2                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 12.23) ; Number of LABs  (Total = 648) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 34                            ;
; 3                                            ; 37                            ;
; 4                                            ; 49                            ;
; 5                                            ; 26                            ;
; 6                                            ; 23                            ;
; 7                                            ; 27                            ;
; 8                                            ; 58                            ;
; 9                                            ; 24                            ;
; 10                                           ; 29                            ;
; 11                                           ; 30                            ;
; 12                                           ; 25                            ;
; 13                                           ; 21                            ;
; 14                                           ; 30                            ;
; 15                                           ; 15                            ;
; 16                                           ; 13                            ;
; 17                                           ; 52                            ;
; 18                                           ; 25                            ;
; 19                                           ; 33                            ;
; 20                                           ; 20                            ;
; 21                                           ; 10                            ;
; 22                                           ; 10                            ;
; 23                                           ; 7                             ;
; 24                                           ; 4                             ;
; 25                                           ; 6                             ;
; 26                                           ; 7                             ;
; 27                                           ; 3                             ;
; 28                                           ; 4                             ;
; 29                                           ; 4                             ;
; 30                                           ; 5                             ;
; 31                                           ; 2                             ;
; 32                                           ; 4                             ;
; 33                                           ; 5                             ;
; 34                                           ; 2                             ;
; 35                                           ; 2                             ;
; 36                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 292          ; 0            ; 292          ; 0            ; 0            ; 305       ; 292          ; 0            ; 305       ; 305       ; 0            ; 86           ; 0            ; 0            ; 98           ; 0            ; 86           ; 98           ; 0            ; 0            ; 9            ; 86           ; 0            ; 0            ; 0            ; 0            ; 0            ; 305       ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 13           ; 305          ; 13           ; 305          ; 305          ; 0         ; 13           ; 305          ; 0         ; 0         ; 305          ; 219          ; 305          ; 305          ; 207          ; 305          ; 219          ; 207          ; 305          ; 305          ; 296          ; 219          ; 305          ; 305          ; 305          ; 305          ; 305          ; 0         ; 305          ; 305          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; CLOCK3_50          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[8]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[8]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[9]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[10]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[11]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[12]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[13]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[14]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[15]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[16]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[17]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[5]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[6]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[7]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[8]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[9]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[10]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[11]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[12]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[13]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[14]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_BLON           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_EN             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_ON             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_RS             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_RW             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_BLANK_N        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_CLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_HS             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_SYNC_N         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_VS             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[12]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CKE           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CLK           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CS_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_WE_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[0]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[1]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[2]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[3]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[4]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[5]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[6]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[7]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[8]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[9]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[10]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[11]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[12]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[13]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[14]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[15]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[16]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[17]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[18]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[19]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_CE_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_LB_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_OE_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_UB_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_WE_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D5M_RESET_N        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D5M_SCLK           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D5M_STROBE         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D5M_TRIGGER        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D5M_XCLKIN         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LA_PIN[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LA_PIN[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LA_PIN[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LA_PIN[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LA_PIN[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LA_PIN[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LA_PIN[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LA_PIN[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LA_PIN[8]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LA_PIN[9]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LA_PIN[10]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LA_PIN[11]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LA_PIN[12]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LA_PIN[13]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LA_PIN[14]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LA_PIN[15]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LA_PIN[16]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LA_PIN[17]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LA_PIN[18]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LA_PIN[19]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LA_PIN[20]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LA_PIN[21]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LA_PIN[22]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LA_PIN[23]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LA_PIN[24]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LA_PIN[25]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LA_PIN[26]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LA_PIN[27]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LA_PIN[28]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LA_PIN[29]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LA_PIN[30]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LA_PIN[31]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LA_PIN[32]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LA_PIN[33]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LA_PIN[34]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LA_PIN[35]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[7]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[16]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[17]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[18]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[19]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[20]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[21]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[22]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[23]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[24]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[25]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[26]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[27]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[28]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[29]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[30]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[31]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[7]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[8]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[9]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[10]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[11]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[12]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[13]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[14]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[15]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D5M_SDATA          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D5M_PIXLCLK        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK2_50          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D5M_FVAL           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D5M_LVAL           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[15]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[17]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[16]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[4]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D5M_D[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D5M_D[8]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D5M_D[9]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D5M_D[10]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D5M_D[11]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D5M_D[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D5M_D[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D5M_D[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D5M_D[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D5M_D[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D5M_D[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D5M_D[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; Unreserved               ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                               ;
+----------------------------------------------------+----------------------------------------------------+-------------------+
; Source Clock(s)                                    ; Destination Clock(s)                               ; Delay Added in ns ;
+----------------------------------------------------+----------------------------------------------------+-------------------+
; I/O                                                ; D5MPIXCLK                                          ; 10.6              ;
; clksrc|altpll_component|auto_generated|pll1|clk[0] ; u6|altpll_component|auto_generated|pll1|clk[3]     ; 10.1              ;
; u6|altpll_component|auto_generated|pll1|clk[3]     ; clksrc|altpll_component|auto_generated|pll1|clk[0] ; 7.4               ;
; u6|altpll_component|auto_generated|pll1|clk[3]     ; u6|altpll_component|auto_generated|pll1|clk[3]     ; 1.9               ;
+----------------------------------------------------+----------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                     ; Destination Register                                                                                                                                                                ; Delay Added in ns ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; D5M_PIXLCLK                                                                                                                                                         ; LEDG[0]                                                                                                                                                                             ; 1.286             ;
; HOMOGRAPHY:homography|oSRAM_X[6]                                                                                                                                    ; SRAM_Controller:sram_controller|oSRAM_ADDR[6]                                                                                                                                       ; 0.875             ;
; HOMOGRAPHY:homography|oSRAM_X[4]                                                                                                                                    ; SRAM_Controller:sram_controller|oSRAM_ADDR[4]                                                                                                                                       ; 0.875             ;
; HOMOGRAPHY:homography|oSRAM_X[3]                                                                                                                                    ; SRAM_Controller:sram_controller|oSRAM_ADDR[3]                                                                                                                                       ; 0.875             ;
; HOMOGRAPHY:homography|oSRAM_X[2]                                                                                                                                    ; SRAM_Controller:sram_controller|oSRAM_ADDR[2]                                                                                                                                       ; 0.875             ;
; HOMOGRAPHY:homography|oSRAM_X[1]                                                                                                                                    ; SRAM_Controller:sram_controller|oSRAM_ADDR[1]                                                                                                                                       ; 0.875             ;
; SRAM_Controller:sram_controller|oHGRed[2]                                                                                                                           ; ALT:alt|delR[2]                                                                                                                                                                     ; 0.635             ;
; SRAM_Controller:sram_controller|oHGRed[1]                                                                                                                           ; ALT:alt|delR[2]                                                                                                                                                                     ; 0.635             ;
; SRAM_Controller:sram_controller|oHGBlue[3]                                                                                                                          ; ALT:alt|delB[2]                                                                                                                                                                     ; 0.635             ;
; SRAM_Controller:sram_controller|oHGBlue[1]                                                                                                                          ; ALT:alt|delB[2]                                                                                                                                                                     ; 0.635             ;
; SRAM_Controller:sram_controller|oHGGreen[5]                                                                                                                         ; MASK_GENERATOR:mask_generator|mask                                                                                                                                                  ; 0.635             ;
; SRAM_Controller:sram_controller|oHGGreen[4]                                                                                                                         ; MASK_GENERATOR:mask_generator|mask                                                                                                                                                  ; 0.635             ;
; SRAM_Controller:sram_controller|oHGGreen[0]                                                                                                                         ; MASK_GENERATOR:mask_generator|mask                                                                                                                                                  ; 0.635             ;
; SRAM_Controller:sram_controller|oHGRed[4]                                                                                                                           ; ALT:alt|delR[2]                                                                                                                                                                     ; 0.633             ;
; SRAM_Controller:sram_controller|oHGRed[3]                                                                                                                           ; ALT:alt|delR[2]                                                                                                                                                                     ; 0.633             ;
; SRAM_Controller:sram_controller|oHGRed[0]                                                                                                                           ; ALT:alt|delR[2]                                                                                                                                                                     ; 0.633             ;
; SRAM_Controller:sram_controller|oHGBlue[4]                                                                                                                          ; ALT:alt|delB[2]                                                                                                                                                                     ; 0.633             ;
; SRAM_Controller:sram_controller|oHGBlue[2]                                                                                                                          ; ALT:alt|delB[2]                                                                                                                                                                     ; 0.633             ;
; SRAM_Controller:sram_controller|oHGGreen[3]                                                                                                                         ; MASK_GENERATOR:mask_generator|mask                                                                                                                                                  ; 0.633             ;
; SRAM_Controller:sram_controller|oHGGreen[2]                                                                                                                         ; MASK_GENERATOR:mask_generator|mask                                                                                                                                                  ; 0.633             ;
; SRAM_Controller:sram_controller|oHGGreen[1]                                                                                                                         ; MASK_GENERATOR:mask_generator|mask                                                                                                                                                  ; 0.633             ;
; SRAM_Controller:sram_controller|oHGBlue[0]                                                                                                                          ; MASK_GENERATOR:mask_generator|diff_b[31]                                                                                                                                            ; 0.632             ;
; HOMOGRAPHY:homography|oREQ                                                                                                                                          ; SRAM_Controller:sram_controller|oFIFO_ReadRequest                                                                                                                                   ; 0.310             ;
; HOMOGRAPHY:homography|oSRAM_X[0]                                                                                                                                    ; SRAM_Controller:sram_controller|oSRAM_ADDR[0]                                                                                                                                       ; 0.280             ;
; HOMOGRAPHY:homography|oSRAM_X[5]                                                                                                                                    ; SRAM_Controller:sram_controller|oSRAM_ADDR[5]                                                                                                                                       ; 0.270             ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[2]   ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|altsyncram_sj31:fifo_ram|ram_block11a12~portb_address_reg0 ; 0.168             ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[3]   ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|altsyncram_sj31:fifo_ram|ram_block11a12~portb_address_reg0 ; 0.168             ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[2]   ; VGA_Controller:u1|oVGA_B[2]                                                                                                                                                         ; 0.168             ;
; HOMOGRAPHY:homography|oSRAM_Y[1]                                                                                                                                    ; SRAM_Controller:sram_controller|oSRAM_ADDR[19]                                                                                                                                      ; 0.142             ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|altsyncram_im31:fifo_ram|q_b[34]                                                             ; SRAM_Controller:sram_controller|oSRAM_ADDR[19]                                                                                                                                      ; 0.142             ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|dffpipe_pe9:rs_bwp|dffe12a[9]                                                                ; SRAM_Controller:sram_controller|oSRAM_ADDR[19]                                                                                                                                      ; 0.142             ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|dffpipe_pe9:rs_brp|dffe12a[9]                                                                ; SRAM_Controller:sram_controller|oSRAM_ADDR[19]                                                                                                                                      ; 0.142             ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|dffpipe_pe9:rs_bwp|dffe12a[4]                                                                ; SRAM_Controller:sram_controller|oSRAM_ADDR[19]                                                                                                                                      ; 0.142             ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|dffpipe_pe9:rs_brp|dffe12a[4]                                                                ; SRAM_Controller:sram_controller|oSRAM_ADDR[19]                                                                                                                                      ; 0.142             ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|dffpipe_pe9:rs_bwp|dffe12a[5]                                                                ; SRAM_Controller:sram_controller|oSRAM_ADDR[19]                                                                                                                                      ; 0.142             ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|dffpipe_pe9:rs_brp|dffe12a[5]                                                                ; SRAM_Controller:sram_controller|oSRAM_ADDR[19]                                                                                                                                      ; 0.142             ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|dffpipe_pe9:rs_bwp|dffe12a[6]                                                                ; SRAM_Controller:sram_controller|oSRAM_ADDR[19]                                                                                                                                      ; 0.142             ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|dffpipe_pe9:rs_brp|dffe12a[6]                                                                ; SRAM_Controller:sram_controller|oSRAM_ADDR[19]                                                                                                                                      ; 0.142             ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|dffpipe_pe9:rs_bwp|dffe12a[7]                                                                ; SRAM_Controller:sram_controller|oSRAM_ADDR[19]                                                                                                                                      ; 0.142             ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|dffpipe_pe9:rs_brp|dffe12a[7]                                                                ; SRAM_Controller:sram_controller|oSRAM_ADDR[19]                                                                                                                                      ; 0.142             ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|dffpipe_pe9:rs_bwp|dffe12a[0]                                                                ; SRAM_Controller:sram_controller|oSRAM_ADDR[19]                                                                                                                                      ; 0.142             ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|dffpipe_pe9:rs_bwp|dffe12a[1]                                                                ; SRAM_Controller:sram_controller|oSRAM_ADDR[19]                                                                                                                                      ; 0.142             ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|dffpipe_pe9:rs_brp|dffe12a[1]                                                                ; SRAM_Controller:sram_controller|oSRAM_ADDR[19]                                                                                                                                      ; 0.142             ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|dffpipe_pe9:rs_bwp|dffe12a[2]                                                                ; SRAM_Controller:sram_controller|oSRAM_ADDR[19]                                                                                                                                      ; 0.142             ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|dffpipe_pe9:rs_brp|dffe12a[2]                                                                ; SRAM_Controller:sram_controller|oSRAM_ADDR[19]                                                                                                                                      ; 0.142             ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|dffpipe_pe9:rs_bwp|dffe12a[3]                                                                ; SRAM_Controller:sram_controller|oSRAM_ADDR[19]                                                                                                                                      ; 0.142             ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|dffpipe_pe9:rs_brp|dffe12a[3]                                                                ; SRAM_Controller:sram_controller|oSRAM_ADDR[19]                                                                                                                                      ; 0.142             ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|dffpipe_pe9:rs_bwp|dffe12a[8]                                                                ; SRAM_Controller:sram_controller|oSRAM_ADDR[19]                                                                                                                                      ; 0.142             ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|dffpipe_pe9:rs_brp|dffe12a[8]                                                                ; SRAM_Controller:sram_controller|oSRAM_ADDR[19]                                                                                                                                      ; 0.142             ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|dffpipe_pe9:rs_brp|dffe12a[0]                                                                ; SRAM_Controller:sram_controller|oSRAM_ADDR[19]                                                                                                                                      ; 0.142             ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a5    ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_graycounter_t57:rdptr_g1p|sub_parity7a[1]               ; 0.084             ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a4    ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_graycounter_t57:rdptr_g1p|sub_parity7a[1]               ; 0.082             ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[5]   ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_s57:rdptr_g1p|sub_parity6a1                  ; 0.074             ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[5]   ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_s57:rdptr_g1p|sub_parity6a1                  ; 0.074             ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[1]   ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_s57:rdptr_g1p|sub_parity6a0                  ; 0.073             ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[1]   ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_s57:rdptr_g1p|sub_parity6a0                  ; 0.073             ;
; Sdram_Control:u7|command:u_command|SA[11]                                                                                                                           ; Sdram_Control:u7|SA[11]                                                                                                                                                             ; 0.071             ;
; Sdram_Control:u7|command:u_command|SA[0]                                                                                                                            ; Sdram_Control:u7|SA[0]                                                                                                                                                              ; 0.071             ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[4]   ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_s57:rdptr_g1p|sub_parity6a1                  ; 0.071             ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_s57:rdptr_g1p|counter7a[4]   ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_s57:rdptr_g1p|sub_parity6a1                  ; 0.071             ;
; Sdram_Control:u7|rWR2_ADDR[20]                                                                                                                                      ; Sdram_Control:u7|rWR2_ADDR[8]                                                                                                                                                       ; 0.069             ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_graycounter_t57:rdptr_g1p|counter5a1    ; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_graycounter_t57:rdptr_g1p|sub_parity7a[0]               ; 0.069             ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|altshift_taps:exp_ff20c_rtl_0|shift_taps_r7m:auto_generated|cntr_rqf:cntr1|counter_reg_bit[1]       ; MASK_GENERATOR:mask_generator|mask                                                                                                                                                  ; 0.066             ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|altshift_taps:exp_ff20c_rtl_0|shift_taps_r7m:auto_generated|cntr_rqf:cntr1|counter_reg_bit[3]       ; MASK_GENERATOR:mask_generator|mask                                                                                                                                                  ; 0.066             ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|altshift_taps:exp_ff20c_rtl_0|shift_taps_r7m:auto_generated|cntr_rqf:cntr1|counter_reg_bit[2]       ; MASK_GENERATOR:mask_generator|mask                                                                                                                                                  ; 0.063             ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|altshift_taps:exp_ff20c_rtl_0|shift_taps_r7m:auto_generated|cntr_rqf:cntr1|counter_reg_bit[0]       ; MASK_GENERATOR:mask_generator|mask                                                                                                                                                  ; 0.063             ;
; fsqrt:sqrt1|fsqrt_altfp_sqrt_iqc:fsqrt_altfp_sqrt_iqc_component|altshift_taps:exp_ff20c_rtl_0|shift_taps_r7m:auto_generated|cntr_rqf:cntr1|counter_reg_bit[4]       ; MASK_GENERATOR:mask_generator|mask                                                                                                                                                  ; 0.063             ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a9                                                       ; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|a_graycounter_677:rdptr_g1p|sub_parity7a[2]                                                                  ; 0.053             ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|a_graycounter_677:rdptr_g1p|counter5a1                                                       ; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|a_graycounter_677:rdptr_g1p|sub_parity7a[0]                                                                  ; 0.051             ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[0] ; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ihj1:auto_generated|a_graycounter_ojc:wrptr_g1p|counter10a[1]                 ; 0.049             ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a2     ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_pjc:wrptr_g1p|sub_parity10a[0]               ; 0.035             ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a1     ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_pjc:wrptr_g1p|sub_parity10a[0]               ; 0.035             ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a1     ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_pjc:wrptr_g1p|sub_parity10a[0]               ; 0.035             ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_pjc:wrptr_g1p|counter8a2     ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|a_graycounter_pjc:wrptr_g1p|sub_parity10a[0]               ; 0.035             ;
; Sdram_Control:u7|mDATAOUT[8]                                                                                                                                        ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_aij1:auto_generated|altsyncram_sj31:fifo_ram|ram_block11a8~porta_datain_reg0   ; 0.018             ;
; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter8a8                                                       ; FIFO_sram:fifo_sram|dcfifo:dcfifo_component|dcfifo_aul1:auto_generated|a_graycounter_2lc:wrptr_g1p|counter8a10                                                                      ; 0.018             ;
; CCD_Capture:u3|Y_Cont[9]                                                                                                                                            ; CCD_Capture:u3|Y_Cont[9]                                                                                                                                                            ; 0.016             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 77 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device EP4CE115F29C7 for design "ProCam"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "sdram_pll:u6|altpll:altpll_component|altpll_f423:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for sdram_pll:u6|altpll:altpll_component|altpll_f423:auto_generated|clk[0] port
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of -108 degrees (-3000 ps) for sdram_pll:u6|altpll:altpll_component|altpll_f423:auto_generated|clk[1] port
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for sdram_pll:u6|altpll:altpll_component|altpll_f423:auto_generated|clk[2] port
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for sdram_pll:u6|altpll:altpll_component|altpll_f423:auto_generated|clk[3] port
Info (15535): Implemented PLL "CLKSRC:clksrc|altpll:altpll_component|CLKSRC_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for CLKSRC:clksrc|altpll:altpll_component|CLKSRC_altpll:auto_generated|wire_pll1_clk[0] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 13 pins of 305 total pins
    Info (169086): Pin LCD_BLON not assigned to an exact location on the device
    Info (169086): Pin LCD_EN not assigned to an exact location on the device
    Info (169086): Pin LCD_ON not assigned to an exact location on the device
    Info (169086): Pin LCD_RS not assigned to an exact location on the device
    Info (169086): Pin LCD_RW not assigned to an exact location on the device
    Info (169086): Pin LCD_DATA[0] not assigned to an exact location on the device
    Info (169086): Pin LCD_DATA[1] not assigned to an exact location on the device
    Info (169086): Pin LCD_DATA[2] not assigned to an exact location on the device
    Info (169086): Pin LCD_DATA[3] not assigned to an exact location on the device
    Info (169086): Pin LCD_DATA[4] not assigned to an exact location on the device
    Info (169086): Pin LCD_DATA[5] not assigned to an exact location on the device
    Info (169086): Pin LCD_DATA[6] not assigned to an exact location on the device
    Info (169086): Pin LCD_DATA[7] not assigned to an exact location on the device
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_8ul1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_re9:dffpipe16|dffe17a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_qe9:dffpipe13|dffe14a* 
    Info (332165): Entity dcfifo_aij1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_kd9:dffpipe15|dffe16a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_jd9:dffpipe12|dffe13a* 
    Info (332165): Entity dcfifo_aul1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_te9:dffpipe9|dffe10a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_se9:dffpipe6|dffe7a* 
    Info (332165): Entity dcfifo_ihj1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_id9:dffpipe16|dffe17a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_hd9:dffpipe13|dffe14a* 
Warning (332174): Ignored filter at qfit2_legacy_fmain_fitter_flow.tcl(119): *ws_dgrp|dffpipe_re9:dffpipe16|dffe17a* could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning (332049): Ignored set_false_path at qfit2_legacy_fmain_fitter_flow.tcl(119): Argument <to> is not an object ID
    Info (332050): run_legacy_fitter_flow
Warning (332174): Ignored filter at qfit2_legacy_fmain_fitter_flow.tcl(119): *rs_dgwp|dffpipe_qe9:dffpipe13|dffe14a* could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning (332049): Ignored set_false_path at qfit2_legacy_fmain_fitter_flow.tcl(119): Argument <to> is not an object ID
    Info (332050): run_legacy_fitter_flow
Info (332104): Reading SDC File: 'ProCam.SDC'
Warning (332049): Ignored create_clock at ProCam.sdc(13): Time value "6660000.000ns" is not valid
    Info (332050): create_clock -name "D5MFVAL" -period 6660000.000ns [get_ports {D5M_FVAL}]
Warning (332049): Ignored create_clock at ProCam.sdc(13): Option -period: Invalid clock period
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {u6|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {u6|altpll_component|auto_generated|pll1|clk[0]} {u6|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {u6|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -phase -108.00 -duty_cycle 50.00 -name {u6|altpll_component|auto_generated|pll1|clk[1]} {u6|altpll_component|auto_generated|pll1|clk[1]}
    Info (332110): create_generated_clock -source {u6|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {u6|altpll_component|auto_generated|pll1|clk[2]} {u6|altpll_component|auto_generated|pll1|clk[2]}
    Info (332110): create_generated_clock -source {u6|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {u6|altpll_component|auto_generated|pll1|clk[3]} {u6|altpll_component|auto_generated|pll1|clk[3]}
    Info (332110): create_generated_clock -source {clksrc|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {clksrc|altpll_component|auto_generated|pll1|clk[0]} {clksrc|altpll_component|auto_generated|pll1|clk[0]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: VGAController:vga_controller1|HSYNC was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: I2C_CCD_Config:u8|mI2C_CTRL_CLK was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: VGAController:vga_controller1|VSYNC was determined to be a clock but was found without an associated clock assignment.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 8 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000      CLK2_50
    Info (332111):   20.000       CLK_50
    Info (332111):   10.000 clksrc|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):   20.000    D5MPIXCLK
    Info (332111):   10.000 u6|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):   10.000 u6|altpll_component|auto_generated|pll1|clk[1]
    Info (332111):   40.000 u6|altpll_component|auto_generated|pll1|clk[2]
    Info (332111):   40.000 u6|altpll_component|auto_generated|pll1|clk[3]
Info (176353): Automatically promoted node CLKSRC:clksrc|altpll:altpll_component|CLKSRC_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node CLOCK2_50~input (placed in PIN AG14 (CLK15, DIFFCLK_6p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G15
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node I2C_CCD_Config:u8|mI2C_CTRL_CLK
Info (176353): Automatically promoted node sdram_pll:u6|altpll:altpll_component|altpll_f423:auto_generated|clk[0] (placed in counter C0 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node sdram_pll:u6|altpll:altpll_component|altpll_f423:auto_generated|clk[1] (placed in counter C2 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
Info (176353): Automatically promoted node sdram_pll:u6|altpll:altpll_component|altpll_f423:auto_generated|clk[2] (placed in counter C3 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G16
Info (176353): Automatically promoted node sdram_pll:u6|altpll:altpll_component|altpll_f423:auto_generated|clk[3] (placed in counter C1 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node I2C_CCD_Config:u8|mI2C_CTRL_CLK 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node I2C_CCD_Config:u8|I2C_Controller:u0|I2C_SCLK~1
        Info (176357): Destination node I2C_CCD_Config:u8|mI2C_CTRL_CLK~0
Info (176353): Automatically promoted node VGAController:vga_controller1|VSYNC 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node LA_PIN[3]~output
Info (176353): Automatically promoted node VGAController:vga_controller1|HSYNC 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node LA_PIN[2]~output
Info (176353): Automatically promoted node Reset_Delay:u2|oRST_1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Reset_Delay:u2|oRST_1~1
        Info (176357): Destination node D5M_RESET_N~output
Info (176353): Automatically promoted node Reset_Delay:u2|oRST_0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Sdram_Control:u7|mLENGTH[6]~0
        Info (176357): Destination node Reset_Delay:u2|oRST_0~0
Info (176353): Automatically promoted node Reset_Delay:u2|oRST_2 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node I2C_CCD_Config:u8|i2c_reset
        Info (176357): Destination node Reset_Delay:u2|oRST_2~0
Info (176353): Automatically promoted node rCCD_FVAL 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node CCD_Capture:u3|Pre_FVAL
        Info (176357): Destination node CCD_Capture:u3|Frame_Cont[0]~31
        Info (176357): Destination node CCD_Capture:u3|always2~0
        Info (176357): Destination node CCD_Capture:u3|mCCD_FVAL~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 86 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 26 registers into blocks of type Embedded multiplier output
    Extra Info (176220): Created 86 register duplicates
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 13 (unused VREF, 3.3V VCCIO, 0 input, 5 output, 8 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 15 total pin(s) used --  41 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 62 total pin(s) used --  1 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 28 total pin(s) used --  45 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 54 total pin(s) used --  17 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has 2.5V VCCIO pins. 44 total pin(s) used --  21 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 2.5V VCCIO pins. 34 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 2.5V VCCIO pins. 30 total pin(s) used --  42 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 3.3V VCCIO pins. 29 total pin(s) used --  42 pins available
Warning (15064): PLL "sdram_pll:u6|altpll:altpll_component|altpll_f423:auto_generated|pll1" output port clk[1] feeds output pin "DRAM_CLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15064): PLL "sdram_pll:u6|altpll:altpll_component|altpll_f423:auto_generated|pll1" output port clk[2] feeds output pin "D5M_XCLKIN~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15064): PLL "sdram_pll:u6|altpll:altpll_component|altpll_f423:auto_generated|pll1" output port clk[3] feeds output pin "LA_PIN[5]~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15064): PLL "sdram_pll:u6|altpll:altpll_component|altpll_f423:auto_generated|pll1" output port clk[3] feeds output pin "LA_PIN[0]~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15064): PLL "sdram_pll:u6|altpll:altpll_component|altpll_f423:auto_generated|pll1" output port clk[3] feeds output pin "VGA_CLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:07
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:10
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 11% of the available device resources in the region that extends from location X58_Y37 to location X68_Y48
Info (170194): Fitter routing operations ending: elapsed time is 00:00:07
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 7.11 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:04
Warning (169177): 76 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin CLOCK3_50 uses I/O standard 3.3-V LVTTL at AG15
    Info (169178): Pin D5M_STROBE uses I/O standard 3.3-V LVTTL at AF22
    Info (169178): Pin LCD_DATA[0] uses I/O standard 3.3-V LVTTL at B3
    Info (169178): Pin LCD_DATA[1] uses I/O standard 3.3-V LVTTL at AC8
    Info (169178): Pin LCD_DATA[2] uses I/O standard 3.3-V LVTTL at B7
    Info (169178): Pin LCD_DATA[3] uses I/O standard 3.3-V LVTTL at J7
    Info (169178): Pin LCD_DATA[4] uses I/O standard 3.3-V LVTTL at D13
    Info (169178): Pin LCD_DATA[5] uses I/O standard 3.3-V LVTTL at K2
    Info (169178): Pin LCD_DATA[6] uses I/O standard 3.3-V LVTTL at AH12
    Info (169178): Pin LCD_DATA[7] uses I/O standard 3.3-V LVTTL at C3
    Info (169178): Pin DRAM_DQ[0] uses I/O standard 3.3-V LVTTL at W3
    Info (169178): Pin DRAM_DQ[1] uses I/O standard 3.3-V LVTTL at W2
    Info (169178): Pin DRAM_DQ[2] uses I/O standard 3.3-V LVTTL at V4
    Info (169178): Pin DRAM_DQ[3] uses I/O standard 3.3-V LVTTL at W1
    Info (169178): Pin DRAM_DQ[4] uses I/O standard 3.3-V LVTTL at V3
    Info (169178): Pin DRAM_DQ[5] uses I/O standard 3.3-V LVTTL at V2
    Info (169178): Pin DRAM_DQ[6] uses I/O standard 3.3-V LVTTL at V1
    Info (169178): Pin DRAM_DQ[7] uses I/O standard 3.3-V LVTTL at U3
    Info (169178): Pin DRAM_DQ[8] uses I/O standard 3.3-V LVTTL at Y3
    Info (169178): Pin DRAM_DQ[9] uses I/O standard 3.3-V LVTTL at Y4
    Info (169178): Pin DRAM_DQ[10] uses I/O standard 3.3-V LVTTL at AB1
    Info (169178): Pin DRAM_DQ[11] uses I/O standard 3.3-V LVTTL at AA3
    Info (169178): Pin DRAM_DQ[12] uses I/O standard 3.3-V LVTTL at AB2
    Info (169178): Pin DRAM_DQ[13] uses I/O standard 3.3-V LVTTL at AC1
    Info (169178): Pin DRAM_DQ[14] uses I/O standard 3.3-V LVTTL at AB3
    Info (169178): Pin DRAM_DQ[15] uses I/O standard 3.3-V LVTTL at AC2
    Info (169178): Pin DRAM_DQ[16] uses I/O standard 3.3-V LVTTL at M8
    Info (169178): Pin DRAM_DQ[17] uses I/O standard 3.3-V LVTTL at L8
    Info (169178): Pin DRAM_DQ[18] uses I/O standard 3.3-V LVTTL at P2
    Info (169178): Pin DRAM_DQ[19] uses I/O standard 3.3-V LVTTL at N3
    Info (169178): Pin DRAM_DQ[20] uses I/O standard 3.3-V LVTTL at N4
    Info (169178): Pin DRAM_DQ[21] uses I/O standard 3.3-V LVTTL at M4
    Info (169178): Pin DRAM_DQ[22] uses I/O standard 3.3-V LVTTL at M7
    Info (169178): Pin DRAM_DQ[23] uses I/O standard 3.3-V LVTTL at L7
    Info (169178): Pin DRAM_DQ[24] uses I/O standard 3.3-V LVTTL at U5
    Info (169178): Pin DRAM_DQ[25] uses I/O standard 3.3-V LVTTL at R7
    Info (169178): Pin DRAM_DQ[26] uses I/O standard 3.3-V LVTTL at R1
    Info (169178): Pin DRAM_DQ[27] uses I/O standard 3.3-V LVTTL at R2
    Info (169178): Pin DRAM_DQ[28] uses I/O standard 3.3-V LVTTL at R3
    Info (169178): Pin DRAM_DQ[29] uses I/O standard 3.3-V LVTTL at T3
    Info (169178): Pin DRAM_DQ[30] uses I/O standard 3.3-V LVTTL at U4
    Info (169178): Pin DRAM_DQ[31] uses I/O standard 3.3-V LVTTL at U1
    Info (169178): Pin SRAM_DQ[0] uses I/O standard 3.3-V LVTTL at AH3
    Info (169178): Pin SRAM_DQ[1] uses I/O standard 3.3-V LVTTL at AF4
    Info (169178): Pin SRAM_DQ[2] uses I/O standard 3.3-V LVTTL at AG4
    Info (169178): Pin SRAM_DQ[3] uses I/O standard 3.3-V LVTTL at AH4
    Info (169178): Pin SRAM_DQ[4] uses I/O standard 3.3-V LVTTL at AF6
    Info (169178): Pin SRAM_DQ[5] uses I/O standard 3.3-V LVTTL at AG6
    Info (169178): Pin SRAM_DQ[6] uses I/O standard 3.3-V LVTTL at AH6
    Info (169178): Pin SRAM_DQ[7] uses I/O standard 3.3-V LVTTL at AF7
    Info (169178): Pin SRAM_DQ[8] uses I/O standard 3.3-V LVTTL at AD1
    Info (169178): Pin SRAM_DQ[9] uses I/O standard 3.3-V LVTTL at AD2
    Info (169178): Pin SRAM_DQ[10] uses I/O standard 3.3-V LVTTL at AE2
    Info (169178): Pin SRAM_DQ[11] uses I/O standard 3.3-V LVTTL at AE1
    Info (169178): Pin SRAM_DQ[12] uses I/O standard 3.3-V LVTTL at AE3
    Info (169178): Pin SRAM_DQ[13] uses I/O standard 3.3-V LVTTL at AE4
    Info (169178): Pin SRAM_DQ[14] uses I/O standard 3.3-V LVTTL at AF3
    Info (169178): Pin SRAM_DQ[15] uses I/O standard 3.3-V LVTTL at AG3
    Info (169178): Pin D5M_SDATA uses I/O standard 3.3-V LVTTL at AD25
    Info (169178): Pin D5M_PIXLCLK uses I/O standard 3.3-V LVTTL at AB22
    Info (169178): Pin CLOCK2_50 uses I/O standard 3.3-V LVTTL at AG14
    Info (169178): Pin D5M_FVAL uses I/O standard 3.3-V LVTTL at AG25
    Info (169178): Pin CLOCK_50 uses I/O standard 3.3-V LVTTL at Y2
    Info (169178): Pin D5M_LVAL uses I/O standard 3.3-V LVTTL at AD22
    Info (169178): Pin D5M_D[7] uses I/O standard 3.3-V LVTTL at AD21
    Info (169178): Pin D5M_D[8] uses I/O standard 3.3-V LVTTL at Y16
    Info (169178): Pin D5M_D[9] uses I/O standard 3.3-V LVTTL at AC21
    Info (169178): Pin D5M_D[10] uses I/O standard 3.3-V LVTTL at Y17
    Info (169178): Pin D5M_D[11] uses I/O standard 3.3-V LVTTL at AC15
    Info (169178): Pin D5M_D[6] uses I/O standard 3.3-V LVTTL at AE16
    Info (169178): Pin D5M_D[5] uses I/O standard 3.3-V LVTTL at AD15
    Info (169178): Pin D5M_D[4] uses I/O standard 3.3-V LVTTL at AE15
    Info (169178): Pin D5M_D[3] uses I/O standard 3.3-V LVTTL at AC19
    Info (169178): Pin D5M_D[2] uses I/O standard 3.3-V LVTTL at AF16
    Info (169178): Pin D5M_D[1] uses I/O standard 3.3-V LVTTL at AD19
    Info (169178): Pin D5M_D[0] uses I/O standard 3.3-V LVTTL at AF15
Warning (169064): Following 8 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin LCD_DATA[0] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[1] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[2] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[3] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[4] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[5] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[6] has a permanently disabled output enable
    Info (169065): Pin LCD_DATA[7] has a permanently disabled output enable
Info (144001): Generated suppressed messages file C:/Users/NTU/Desktop/ProCam_Project/ProCam/ProCam.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 18 warnings
    Info: Peak virtual memory: 1608 megabytes
    Info: Processing ended: Mon Apr 06 23:44:43 2015
    Info: Elapsed time: 00:00:44
    Info: Total CPU time (on all processors): 00:01:03


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/NTU/Desktop/ProCam_Project/ProCam/ProCam.fit.smsg.


