Timing Analyzer report for mkr_vidor_anpr
Tue Feb 20 19:16:16 2024
Quartus Prime Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK_48MHz'
 13. Slow 1200mV 85C Model Hold: 'CLK_48MHz'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'CLK_48MHz'
 22. Slow 1200mV 0C Model Hold: 'CLK_48MHz'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'CLK_48MHz'
 30. Fast 1200mV 0C Model Hold: 'CLK_48MHz'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition ;
; Timing Analyzer       ; Timing Analyzer                                        ;
; Revision Name         ; mkr_vidor_anpr                                         ;
; Device Family         ; Cyclone 10 LP                                          ;
; Device Name           ; 10CL016YU256C8G                                        ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.10        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-8         ;   1.4%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets       ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; CLK_48MHz  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_48MHz } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 179.73 MHz ; 179.73 MHz      ; CLK_48MHz  ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-----------+--------+----------------+
; Clock     ; Slack  ; End Point TNS  ;
+-----------+--------+----------------+
; CLK_48MHz ; -4.564 ; -364.450       ;
+-----------+--------+----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-----------+-------+----------------+
; Clock     ; Slack ; End Point TNS  ;
+-----------+-------+----------------+
; CLK_48MHz ; 0.454 ; 0.000          ;
+-----------+-------+----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-----------+--------+------------------------------+
; Clock     ; Slack  ; End Point TNS                ;
+-----------+--------+------------------------------+
; CLK_48MHz ; -3.000 ; -190.362                     ;
+-----------+--------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK_48MHz'                                                                                                                                                                                                                      ;
+--------+--------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                      ; To Node                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.564 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[4] ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.094     ; 5.471      ;
; -4.564 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[4] ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[7]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.094     ; 5.471      ;
; -4.564 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[4] ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[13]                   ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.094     ; 5.471      ;
; -4.564 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[4] ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[5]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.094     ; 5.471      ;
; -4.564 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[4] ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[6]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.094     ; 5.471      ;
; -4.564 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[4] ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[1]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.094     ; 5.471      ;
; -4.563 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[3] ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[13]                   ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.094     ; 5.470      ;
; -4.563 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[3] ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[5]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.094     ; 5.470      ;
; -4.563 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[3] ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[6]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.094     ; 5.470      ;
; -4.563 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[3] ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[1]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.094     ; 5.470      ;
; -4.563 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[3] ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.094     ; 5.470      ;
; -4.563 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[3] ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[7]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.094     ; 5.470      ;
; -4.434 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[4] ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|destination_state.STATE_READING ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.094     ; 5.341      ;
; -4.434 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[4] ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|destination_state.STATE_WRITING ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.094     ; 5.341      ;
; -4.433 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[3] ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|destination_state.STATE_READING ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.094     ; 5.340      ;
; -4.433 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[3] ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|destination_state.STATE_WRITING ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.094     ; 5.340      ;
; -4.377 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]     ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[6]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.097     ; 5.281      ;
; -4.377 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]     ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[1]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.097     ; 5.281      ;
; -4.377 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]     ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[5]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.097     ; 5.281      ;
; -4.377 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]     ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[13]                   ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.097     ; 5.281      ;
; -4.377 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]     ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[7]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.097     ; 5.281      ;
; -4.377 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]     ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.097     ; 5.281      ;
; -4.374 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[3]     ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[6]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.588     ; 4.787      ;
; -4.374 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[3]     ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[1]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.588     ; 4.787      ;
; -4.374 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[3]     ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[5]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.588     ; 4.787      ;
; -4.374 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[3]     ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[13]                   ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.588     ; 4.787      ;
; -4.374 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[3]     ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[7]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.588     ; 4.787      ;
; -4.374 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[3]     ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.588     ; 4.787      ;
; -4.369 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[6]     ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[6]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.097     ; 5.273      ;
; -4.369 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[6]     ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[1]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.097     ; 5.273      ;
; -4.369 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[6]     ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[13]                   ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.097     ; 5.273      ;
; -4.369 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[6]     ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[7]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.097     ; 5.273      ;
; -4.369 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[6]     ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.097     ; 5.273      ;
; -4.369 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[6]     ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[5]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.097     ; 5.273      ;
; -4.347 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[4] ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[10]                   ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.079     ; 5.269      ;
; -4.347 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[4] ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[11]                   ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.079     ; 5.269      ;
; -4.347 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[4] ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[9]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.079     ; 5.269      ;
; -4.347 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[4] ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[12]                   ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.079     ; 5.269      ;
; -4.347 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[4] ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[4]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.079     ; 5.269      ;
; -4.347 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[4] ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[0]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.079     ; 5.269      ;
; -4.347 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[4] ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[2]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.079     ; 5.269      ;
; -4.346 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[3] ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[9]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.079     ; 5.268      ;
; -4.346 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[3] ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[11]                   ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.079     ; 5.268      ;
; -4.346 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[3] ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[10]                   ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.079     ; 5.268      ;
; -4.346 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[3] ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[12]                   ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.079     ; 5.268      ;
; -4.346 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[3] ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[2]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.079     ; 5.268      ;
; -4.346 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[3] ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[4]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.079     ; 5.268      ;
; -4.346 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[3] ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[0]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.079     ; 5.268      ;
; -4.330 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[1] ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[5]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.094     ; 5.237      ;
; -4.330 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[1] ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[13]                   ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.094     ; 5.237      ;
; -4.330 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[1] ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[6]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.094     ; 5.237      ;
; -4.330 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[1] ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[1]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.094     ; 5.237      ;
; -4.330 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[1] ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.094     ; 5.237      ;
; -4.330 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[1] ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[7]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.094     ; 5.237      ;
; -4.259 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[3]     ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|state.STATE_READING             ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.588     ; 4.672      ;
; -4.259 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[3]     ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|state.STATE_WRITING             ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.588     ; 4.672      ;
; -4.245 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]     ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|state.STATE_READING             ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.080     ; 5.166      ;
; -4.245 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]     ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|state.STATE_WRITING             ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.080     ; 5.166      ;
; -4.237 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[6]     ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|state.STATE_READING             ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.080     ; 5.158      ;
; -4.237 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[6]     ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|state.STATE_WRITING             ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.080     ; 5.158      ;
; -4.224 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[11]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[5]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.095     ; 5.130      ;
; -4.224 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[11]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[6]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.095     ; 5.130      ;
; -4.224 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[11]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[7]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.095     ; 5.130      ;
; -4.224 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[11]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[13]                   ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.095     ; 5.130      ;
; -4.224 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[11]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.095     ; 5.130      ;
; -4.224 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[11]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[1]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.095     ; 5.130      ;
; -4.222 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[2]     ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[6]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.095     ; 5.128      ;
; -4.222 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[2]     ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[1]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.095     ; 5.128      ;
; -4.222 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[2]     ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[5]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.095     ; 5.128      ;
; -4.222 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[2]     ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[13]                   ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.095     ; 5.128      ;
; -4.222 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[2]     ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[7]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.095     ; 5.128      ;
; -4.222 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[2]     ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.095     ; 5.128      ;
; -4.222 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[0] ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[13]                   ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.094     ; 5.129      ;
; -4.222 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[0] ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.094     ; 5.129      ;
; -4.222 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[0] ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[7]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.094     ; 5.129      ;
; -4.222 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[0] ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[6]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.094     ; 5.129      ;
; -4.222 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[0] ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[1]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.094     ; 5.129      ;
; -4.222 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[0] ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[5]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.094     ; 5.129      ;
; -4.217 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[4]     ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[13]                   ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.095     ; 5.123      ;
; -4.217 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[4]     ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[1]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.095     ; 5.123      ;
; -4.217 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[4]     ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[6]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.095     ; 5.123      ;
; -4.217 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[4]     ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[5]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.095     ; 5.123      ;
; -4.217 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[4]     ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[7]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.095     ; 5.123      ;
; -4.217 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[4]     ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.095     ; 5.123      ;
; -4.215 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[13]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[7]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.097     ; 5.119      ;
; -4.215 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[13]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[1]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.097     ; 5.119      ;
; -4.215 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[13]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[6]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.097     ; 5.119      ;
; -4.215 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[13]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[5]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.097     ; 5.119      ;
; -4.215 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[13]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[13]                   ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.097     ; 5.119      ;
; -4.215 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[13]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.097     ; 5.119      ;
; -4.213 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[9]     ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.095     ; 5.119      ;
; -4.213 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[9]     ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[1]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.095     ; 5.119      ;
; -4.213 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[9]     ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[5]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.095     ; 5.119      ;
; -4.213 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[9]     ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[7]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.095     ; 5.119      ;
; -4.213 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[9]     ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[6]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.095     ; 5.119      ;
; -4.213 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[9]     ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[13]                   ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.095     ; 5.119      ;
; -4.212 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[1] ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|destination_state.STATE_READING ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.094     ; 5.119      ;
; -4.212 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[1] ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|destination_state.STATE_WRITING ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.094     ; 5.119      ;
; -4.210 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]     ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[11]                   ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.082     ; 5.129      ;
; -4.210 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]     ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[10]                   ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.082     ; 5.129      ;
+--------+--------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK_48MHz'                                                                                                                                                                                                                                          ;
+-------+-------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                       ; To Node                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.454 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|address[10]                       ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|address[10]                        ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|state.STATE_UNINIT                ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|state.STATE_UNINIT                 ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|step[2]                           ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|step[2]                            ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|step[1]                           ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|step[1]                            ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; mkr_vidor:inst|command[1]                                                                       ; mkr_vidor:inst|command[1]                                                                        ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|destination_state.STATE_IDLE      ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|destination_state.STATE_IDLE       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; mkr_vidor:inst|state.00000000000000000000000000000001                                           ; mkr_vidor:inst|state.00000000000000000000000000000001                                            ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|address[4]                        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|address[4]                         ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|clock_enable                      ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|clock_enable                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; mkr_vidor:inst|state.00000000000000000000000000000000                                           ; mkr_vidor:inst|state.00000000000000000000000000000000                                            ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; mkr_vidor:inst|command[0]                                                                       ; mkr_vidor:inst|command[0]                                                                        ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|data_read_valid                   ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|data_read_valid                    ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.080      ; 0.746      ;
; 0.455 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|destination_state.STATE_UNINIT    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|destination_state.STATE_UNINIT     ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|internal_command.CMD_AUTO_REFRESH ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|internal_command.CMD_AUTO_REFRESH  ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; mkr_vidor:inst|state.00000000000000000000000000000010                                           ; mkr_vidor:inst|state.00000000000000000000000000000010                                            ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.079      ; 0.746      ;
; 0.466 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|step[0]                           ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|step[0]                            ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.080      ; 0.758      ;
; 0.466 ; mkr_vidor:inst|data[0]                                                                          ; mkr_vidor:inst|data[0]                                                                           ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.080      ; 0.758      ;
; 0.493 ; mkr_vidor:inst|data[7]                                                                          ; mkr_vidor:inst|data[7]                                                                           ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.080      ; 0.785      ;
; 0.502 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|data_read[7]                      ; mkr_vidor:inst|leds[7]                                                                           ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.080      ; 0.794      ;
; 0.503 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|data_read[0]                      ; mkr_vidor:inst|leds[0]                                                                           ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.080      ; 0.795      ;
; 0.503 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|data_read[1]                      ; mkr_vidor:inst|leds[1]                                                                           ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.080      ; 0.795      ;
; 0.503 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|data_read[2]                      ; mkr_vidor:inst|leds[2]                                                                           ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.080      ; 0.795      ;
; 0.503 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|data_read[3]                      ; mkr_vidor:inst|leds[3]                                                                           ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.080      ; 0.795      ;
; 0.503 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|data_read[5]                      ; mkr_vidor:inst|leds[5]                                                                           ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.080      ; 0.795      ;
; 0.504 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|data_read[4]                      ; mkr_vidor:inst|leds[4]                                                                           ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.080      ; 0.796      ;
; 0.510 ; mkr_vidor:inst|data[5]                                                                          ; mkr_vidor:inst|data_write[5]                                                                     ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.080      ; 0.802      ;
; 0.510 ; mkr_vidor:inst|data[6]                                                                          ; mkr_vidor:inst|data_write[6]                                                                     ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.080      ; 0.802      ;
; 0.511 ; mkr_vidor:inst|data[0]                                                                          ; mkr_vidor:inst|data_write[0]                                                                     ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.080      ; 0.803      ;
; 0.511 ; mkr_vidor:inst|data[2]                                                                          ; mkr_vidor:inst|data_write[2]                                                                     ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.080      ; 0.803      ;
; 0.511 ; mkr_vidor:inst|data[3]                                                                          ; mkr_vidor:inst|data_write[3]                                                                     ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.080      ; 0.803      ;
; 0.512 ; mkr_vidor:inst|data[7]                                                                          ; mkr_vidor:inst|data_write[7]                                                                     ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.080      ; 0.804      ;
; 0.597 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|step[0]                           ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|step[2]                            ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.080      ; 0.889      ;
; 0.603 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|step[0]                           ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|step[1]                            ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.080      ; 0.895      ;
; 0.644 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|data_read[6]                      ; mkr_vidor:inst|leds[6]                                                                           ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.080      ; 0.936      ;
; 0.650 ; mkr_vidor:inst|data[1]                                                                          ; mkr_vidor:inst|data_write[1]                                                                     ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.080      ; 0.942      ;
; 0.651 ; mkr_vidor:inst|data[4]                                                                          ; mkr_vidor:inst|data_write[4]                                                                     ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.080      ; 0.943      ;
; 0.677 ; mkr_vidor:inst|data_write[3]                                                                    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|internal_dq[3]                     ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.081      ; 0.970      ;
; 0.682 ; mkr_vidor:inst|data_write[6]                                                                    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|internal_dq[6]                     ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.081      ; 0.975      ;
; 0.710 ; mkr_vidor:inst|data_write[2]                                                                    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|internal_dq[2]                     ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.081      ; 1.003      ;
; 0.711 ; mkr_vidor:inst|data_write[0]                                                                    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|internal_dq[0]                     ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.081      ; 1.004      ;
; 0.719 ; mkr_vidor:inst|counter[1]                                                                       ; mkr_vidor:inst|counter[1]                                                                        ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.098      ; 1.029      ;
; 0.737 ; mkr_vidor:inst|counter[3]                                                                       ; mkr_vidor:inst|counter[3]                                                                        ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.079      ; 1.028      ;
; 0.738 ; mkr_vidor:inst|counter[5]                                                                       ; mkr_vidor:inst|counter[5]                                                                        ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.079      ; 1.029      ;
; 0.740 ; mkr_vidor:inst|counter[6]                                                                       ; mkr_vidor:inst|counter[6]                                                                        ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.079      ; 1.031      ;
; 0.740 ; mkr_vidor:inst|counter[7]                                                                       ; mkr_vidor:inst|counter[7]                                                                        ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.079      ; 1.031      ;
; 0.740 ; mkr_vidor:inst|counter[2]                                                                       ; mkr_vidor:inst|counter[2]                                                                        ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.079      ; 1.031      ;
; 0.741 ; mkr_vidor:inst|counter[4]                                                                       ; mkr_vidor:inst|counter[4]                                                                        ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.079      ; 1.032      ;
; 0.744 ; mkr_vidor:inst|counter[0]                                                                       ; mkr_vidor:inst|counter[0]                                                                        ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.098      ; 1.054      ;
; 0.746 ; mkr_vidor:inst|data[2]                                                                          ; mkr_vidor:inst|data[2]                                                                           ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.080      ; 1.038      ;
; 0.748 ; mkr_vidor:inst|data[4]                                                                          ; mkr_vidor:inst|data[4]                                                                           ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.080      ; 1.040      ;
; 0.749 ; mkr_vidor:inst|data[6]                                                                          ; mkr_vidor:inst|data[6]                                                                           ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.080      ; 1.041      ;
; 0.749 ; mkr_vidor:inst|data[3]                                                                          ; mkr_vidor:inst|data[3]                                                                           ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.080      ; 1.041      ;
; 0.750 ; mkr_vidor:inst|data[5]                                                                          ; mkr_vidor:inst|data[5]                                                                           ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.080      ; 1.042      ;
; 0.755 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[7]                  ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[7]                   ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.080      ; 1.047      ;
; 0.756 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[8]                  ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[8]                   ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.080      ; 1.048      ;
; 0.762 ; mkr_vidor:inst|counter[15]                                                                      ; mkr_vidor:inst|counter[15]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.079      ; 1.053      ;
; 0.763 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[0]                  ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[0]                   ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; mkr_vidor:inst|counter[11]                                                                      ; mkr_vidor:inst|counter[11]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.079      ; 1.054      ;
; 0.763 ; mkr_vidor:inst|counter[13]                                                                      ; mkr_vidor:inst|counter[13]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.079      ; 1.054      ;
; 0.763 ; mkr_vidor:inst|counter[19]                                                                      ; mkr_vidor:inst|counter[19]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.079      ; 1.054      ;
; 0.764 ; mkr_vidor:inst|counter[29]                                                                      ; mkr_vidor:inst|counter[29]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.079      ; 1.055      ;
; 0.764 ; mkr_vidor:inst|counter[27]                                                                      ; mkr_vidor:inst|counter[27]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.079      ; 1.055      ;
; 0.764 ; mkr_vidor:inst|counter[21]                                                                      ; mkr_vidor:inst|counter[21]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.079      ; 1.055      ;
; 0.764 ; mkr_vidor:inst|counter[17]                                                                      ; mkr_vidor:inst|counter[17]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.079      ; 1.055      ;
; 0.765 ; mkr_vidor:inst|counter[9]                                                                       ; mkr_vidor:inst|counter[9]                                                                        ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.079      ; 1.056      ;
; 0.765 ; mkr_vidor:inst|counter[16]                                                                      ; mkr_vidor:inst|counter[16]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.079      ; 1.056      ;
; 0.765 ; mkr_vidor:inst|counter[31]                                                                      ; mkr_vidor:inst|counter[31]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.079      ; 1.056      ;
; 0.766 ; mkr_vidor:inst|counter[12]                                                                      ; mkr_vidor:inst|counter[12]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.079      ; 1.057      ;
; 0.766 ; mkr_vidor:inst|counter[14]                                                                      ; mkr_vidor:inst|counter[14]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.079      ; 1.057      ;
; 0.766 ; mkr_vidor:inst|data[0]                                                                          ; mkr_vidor:inst|data[1]                                                                           ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; mkr_vidor:inst|counter[25]                                                                      ; mkr_vidor:inst|counter[25]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.079      ; 1.057      ;
; 0.766 ; mkr_vidor:inst|counter[22]                                                                      ; mkr_vidor:inst|counter[22]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.079      ; 1.057      ;
; 0.766 ; mkr_vidor:inst|counter[23]                                                                      ; mkr_vidor:inst|counter[23]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.079      ; 1.057      ;
; 0.766 ; mkr_vidor:inst|counter[18]                                                                      ; mkr_vidor:inst|counter[18]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.079      ; 1.057      ;
; 0.767 ; mkr_vidor:inst|counter[8]                                                                       ; mkr_vidor:inst|counter[8]                                                                        ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.079      ; 1.058      ;
; 0.767 ; mkr_vidor:inst|counter[10]                                                                      ; mkr_vidor:inst|counter[10]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.079      ; 1.058      ;
; 0.767 ; mkr_vidor:inst|counter[20]                                                                      ; mkr_vidor:inst|counter[20]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.079      ; 1.058      ;
; 0.767 ; mkr_vidor:inst|counter[30]                                                                      ; mkr_vidor:inst|counter[30]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.079      ; 1.058      ;
; 0.768 ; mkr_vidor:inst|data[1]                                                                          ; mkr_vidor:inst|data[1]                                                                           ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.080      ; 1.060      ;
; 0.768 ; mkr_vidor:inst|counter[28]                                                                      ; mkr_vidor:inst|counter[28]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.079      ; 1.059      ;
; 0.768 ; mkr_vidor:inst|counter[26]                                                                      ; mkr_vidor:inst|counter[26]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.079      ; 1.059      ;
; 0.768 ; mkr_vidor:inst|counter[24]                                                                      ; mkr_vidor:inst|counter[24]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.079      ; 1.059      ;
; 0.771 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[3]                  ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[3]                   ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.080      ; 1.063      ;
; 0.773 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[5]                  ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[5]                   ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.080      ; 1.065      ;
; 0.826 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|step[1]                           ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|step[2]                            ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.080      ; 1.118      ;
; 0.826 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|step[1]                           ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|internal_dq[5]                     ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.080      ; 1.118      ;
; 0.831 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|state.STATE_WAITING               ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[7]                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.080      ; 1.123      ;
; 0.831 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|state.STATE_WAITING               ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.080      ; 1.123      ;
; 0.835 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|data_read_valid                   ; mkr_vidor:inst|state.00000000000000000000000000000001                                            ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.080      ; 1.127      ;
; 0.837 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|state.STATE_IDLE                  ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|internal_command.CMD_NO_OP         ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.079      ; 1.128      ;
; 0.858 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|step[0]                           ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|data_write_done                    ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.080      ; 1.150      ;
; 0.864 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|state.STATE_IDLE                  ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|destination_state.STATE_READING    ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.079      ; 1.155      ;
; 0.867 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|state.STATE_WAITING               ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[3]                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.588      ; 1.667      ;
; 0.879 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|step[0]                           ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|internal_dq[1]                     ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.080      ; 1.171      ;
; 0.885 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|state.STATE_IDLE                  ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|destination_state.STATE_WRITING    ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.079      ; 1.176      ;
; 0.885 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|step[0]                           ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|internal_dq[4]                     ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.080      ; 1.177      ;
; 0.885 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|step[0]                           ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|internal_dq[7]                     ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.080      ; 1.177      ;
; 0.913 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|state.STATE_UNINIT                ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|internal_command.CMD_BANK_ACTIVATE ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.553      ; 1.678      ;
; 0.933 ; mkr_vidor:inst|data_write[5]                                                                    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|internal_dq[5]                     ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.081      ; 1.226      ;
; 0.967 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[6]                  ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[6]                   ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.080      ; 1.259      ;
+-------+-------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 194.59 MHz ; 194.59 MHz      ; CLK_48MHz  ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; CLK_48MHz ; -4.139 ; -334.946      ;
+-----------+--------+---------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-----------+-------+---------------+
; Clock     ; Slack ; End Point TNS ;
+-----------+-------+---------------+
; CLK_48MHz ; 0.402 ; 0.000         ;
+-----------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------+--------+-----------------------------+
; Clock     ; Slack  ; End Point TNS               ;
+-----------+--------+-----------------------------+
; CLK_48MHz ; -3.000 ; -190.362                    ;
+-----------+--------+-----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK_48MHz'                                                                                                                                                                                                                          ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                         ; To Node                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.139 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[3]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.085     ; 5.056      ;
; -4.139 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[3]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[7]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.085     ; 5.056      ;
; -4.139 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[3]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[13]                   ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.085     ; 5.056      ;
; -4.139 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[3]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[5]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.085     ; 5.056      ;
; -4.139 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[3]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[6]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.085     ; 5.056      ;
; -4.139 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[3]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[1]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.085     ; 5.056      ;
; -4.138 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[4]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[13]                   ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.085     ; 5.055      ;
; -4.138 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[4]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[5]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.085     ; 5.055      ;
; -4.138 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[4]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[6]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.085     ; 5.055      ;
; -4.138 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[4]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[1]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.085     ; 5.055      ;
; -4.138 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[4]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.085     ; 5.055      ;
; -4.138 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[4]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[7]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.085     ; 5.055      ;
; -4.075 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[3]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|destination_state.STATE_READING ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.086     ; 4.991      ;
; -4.075 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[3]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|destination_state.STATE_WRITING ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.086     ; 4.991      ;
; -4.074 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[4]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|destination_state.STATE_READING ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.086     ; 4.990      ;
; -4.074 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[4]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|destination_state.STATE_WRITING ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.086     ; 4.990      ;
; -3.996 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[3]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[5]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.545     ; 4.453      ;
; -3.996 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[3]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[1]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.545     ; 4.453      ;
; -3.996 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[3]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[6]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.545     ; 4.453      ;
; -3.996 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[3]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[13]                   ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.545     ; 4.453      ;
; -3.996 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[3]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[7]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.545     ; 4.453      ;
; -3.996 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[3]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.545     ; 4.453      ;
; -3.991 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[1]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.086     ; 4.907      ;
; -3.991 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[6]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.086     ; 4.907      ;
; -3.991 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[5]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.086     ; 4.907      ;
; -3.991 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[13]                   ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.086     ; 4.907      ;
; -3.991 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[7]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.086     ; 4.907      ;
; -3.991 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.086     ; 4.907      ;
; -3.986 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[6]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[13]                   ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.086     ; 4.902      ;
; -3.986 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[6]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[5]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.086     ; 4.902      ;
; -3.986 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[6]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[6]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.086     ; 4.902      ;
; -3.986 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[6]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[1]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.086     ; 4.902      ;
; -3.986 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[6]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[7]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.086     ; 4.902      ;
; -3.986 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[6]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.086     ; 4.902      ;
; -3.957 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[3]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|state.STATE_READING             ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.545     ; 4.414      ;
; -3.957 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[3]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|state.STATE_WRITING             ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.545     ; 4.414      ;
; -3.938 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[1]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[5]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.085     ; 4.855      ;
; -3.938 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[1]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[6]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.085     ; 4.855      ;
; -3.938 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[1]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[1]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.085     ; 4.855      ;
; -3.938 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[1]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.085     ; 4.855      ;
; -3.938 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[1]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[7]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.085     ; 4.855      ;
; -3.938 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[1]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[13]                   ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.085     ; 4.855      ;
; -3.937 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|state.STATE_READING             ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.071     ; 4.868      ;
; -3.937 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|state.STATE_WRITING             ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.071     ; 4.868      ;
; -3.932 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[6]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|state.STATE_READING             ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.071     ; 4.863      ;
; -3.932 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[6]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|state.STATE_WRITING             ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.071     ; 4.863      ;
; -3.932 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[3]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[0]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.072     ; 4.862      ;
; -3.932 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[3]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[2]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.072     ; 4.862      ;
; -3.932 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[3]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[4]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.072     ; 4.862      ;
; -3.932 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[3]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[12]                   ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.072     ; 4.862      ;
; -3.932 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[3]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[11]                   ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.072     ; 4.862      ;
; -3.932 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[3]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[9]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.072     ; 4.862      ;
; -3.932 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[3]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[10]                   ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.072     ; 4.862      ;
; -3.931 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[4]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[0]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.072     ; 4.861      ;
; -3.931 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[4]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[9]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.072     ; 4.861      ;
; -3.931 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[4]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[10]                   ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.072     ; 4.861      ;
; -3.931 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[4]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[4]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.072     ; 4.861      ;
; -3.931 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[4]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[12]                   ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.072     ; 4.861      ;
; -3.931 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[4]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[11]                   ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.072     ; 4.861      ;
; -3.931 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[4]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[2]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.072     ; 4.861      ;
; -3.893 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[0]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[7]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.085     ; 4.810      ;
; -3.893 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[0]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[5]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.085     ; 4.810      ;
; -3.893 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[0]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[6]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.085     ; 4.810      ;
; -3.893 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[0]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[1]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.085     ; 4.810      ;
; -3.893 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[0]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[13]                   ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.085     ; 4.810      ;
; -3.893 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[0]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.085     ; 4.810      ;
; -3.875 ; mkr_vidor:inst|counter[8]                                                         ; mkr_vidor:inst|state.00000000000000000000000000000001                                         ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.061     ; 4.816      ;
; -3.874 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[1]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|destination_state.STATE_READING ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.086     ; 4.790      ;
; -3.874 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[1]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|destination_state.STATE_WRITING ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.086     ; 4.790      ;
; -3.856 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|state.STATE_WAITING ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[13]                   ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.086     ; 4.772      ;
; -3.856 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|state.STATE_WAITING ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[1]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.086     ; 4.772      ;
; -3.856 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|state.STATE_WAITING ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[6]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.086     ; 4.772      ;
; -3.856 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|state.STATE_WAITING ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[5]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.086     ; 4.772      ;
; -3.856 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|state.STATE_WAITING ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.086     ; 4.772      ;
; -3.856 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|state.STATE_WAITING ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[7]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.086     ; 4.772      ;
; -3.851 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[13]       ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[13]                   ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.086     ; 4.767      ;
; -3.851 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[13]       ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[1]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.086     ; 4.767      ;
; -3.851 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[13]       ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[6]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.086     ; 4.767      ;
; -3.851 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[13]       ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[5]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.086     ; 4.767      ;
; -3.851 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[13]       ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[7]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.086     ; 4.767      ;
; -3.851 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[13]       ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.086     ; 4.767      ;
; -3.847 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[3]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[10]                   ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.532     ; 4.317      ;
; -3.847 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[3]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[9]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.532     ; 4.317      ;
; -3.847 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[3]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[12]                   ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.532     ; 4.317      ;
; -3.847 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[3]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[11]                   ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.532     ; 4.317      ;
; -3.847 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[3]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[2]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.532     ; 4.317      ;
; -3.847 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[3]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[4]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.532     ; 4.317      ;
; -3.847 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[3]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[0]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.532     ; 4.317      ;
; -3.846 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[0]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|destination_state.STATE_WRITING ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.086     ; 4.762      ;
; -3.846 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[0]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|destination_state.STATE_READING ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.086     ; 4.762      ;
; -3.842 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[10]                   ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.073     ; 4.771      ;
; -3.842 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[11]                   ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.073     ; 4.771      ;
; -3.842 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[9]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.073     ; 4.771      ;
; -3.842 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[12]                   ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.073     ; 4.771      ;
; -3.842 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[4]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.073     ; 4.771      ;
; -3.842 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[2]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.073     ; 4.771      ;
; -3.842 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[0]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.073     ; 4.771      ;
; -3.837 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[6]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[10]                   ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.073     ; 4.766      ;
; -3.837 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[6]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[9]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.073     ; 4.766      ;
; -3.837 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[6]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[12]                   ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.073     ; 4.766      ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK_48MHz'                                                                                                                                                                                                                                           ;
+-------+-------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                       ; To Node                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|address[10]                       ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|address[10]                        ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|state.STATE_UNINIT                ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|state.STATE_UNINIT                 ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|clock_enable                      ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|clock_enable                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.072      ; 0.669      ;
; 0.403 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|step[1]                           ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|step[1]                            ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|step[2]                           ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|step[2]                            ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; mkr_vidor:inst|command[1]                                                                       ; mkr_vidor:inst|command[1]                                                                        ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|destination_state.STATE_UNINIT    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|destination_state.STATE_UNINIT     ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|internal_command.CMD_AUTO_REFRESH ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|internal_command.CMD_AUTO_REFRESH  ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; mkr_vidor:inst|state.00000000000000000000000000000010                                           ; mkr_vidor:inst|state.00000000000000000000000000000010                                            ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|destination_state.STATE_IDLE      ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|destination_state.STATE_IDLE       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; mkr_vidor:inst|command[0]                                                                       ; mkr_vidor:inst|command[0]                                                                        ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.071      ; 0.669      ;
; 0.404 ; mkr_vidor:inst|state.00000000000000000000000000000001                                           ; mkr_vidor:inst|state.00000000000000000000000000000001                                            ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|address[4]                        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|address[4]                         ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; mkr_vidor:inst|state.00000000000000000000000000000000                                           ; mkr_vidor:inst|state.00000000000000000000000000000000                                            ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|data_read_valid                   ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|data_read_valid                    ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.070      ; 0.669      ;
; 0.418 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|step[0]                           ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|step[0]                            ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.071      ; 0.684      ;
; 0.418 ; mkr_vidor:inst|data[0]                                                                          ; mkr_vidor:inst|data[0]                                                                           ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.071      ; 0.684      ;
; 0.456 ; mkr_vidor:inst|data[7]                                                                          ; mkr_vidor:inst|data[7]                                                                           ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.071      ; 0.722      ;
; 0.471 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|data_read[7]                      ; mkr_vidor:inst|leds[7]                                                                           ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.072      ; 0.738      ;
; 0.472 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|data_read[1]                      ; mkr_vidor:inst|leds[1]                                                                           ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.071      ; 0.738      ;
; 0.472 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|data_read[5]                      ; mkr_vidor:inst|leds[5]                                                                           ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.071      ; 0.738      ;
; 0.473 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|data_read[0]                      ; mkr_vidor:inst|leds[0]                                                                           ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.071      ; 0.739      ;
; 0.473 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|data_read[2]                      ; mkr_vidor:inst|leds[2]                                                                           ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.071      ; 0.739      ;
; 0.473 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|data_read[3]                      ; mkr_vidor:inst|leds[3]                                                                           ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.071      ; 0.739      ;
; 0.474 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|data_read[4]                      ; mkr_vidor:inst|leds[4]                                                                           ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.071      ; 0.740      ;
; 0.480 ; mkr_vidor:inst|data[5]                                                                          ; mkr_vidor:inst|data_write[5]                                                                     ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.071      ; 0.746      ;
; 0.480 ; mkr_vidor:inst|data[6]                                                                          ; mkr_vidor:inst|data_write[6]                                                                     ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.071      ; 0.746      ;
; 0.481 ; mkr_vidor:inst|data[2]                                                                          ; mkr_vidor:inst|data_write[2]                                                                     ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.071      ; 0.747      ;
; 0.481 ; mkr_vidor:inst|data[7]                                                                          ; mkr_vidor:inst|data_write[7]                                                                     ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.071      ; 0.747      ;
; 0.482 ; mkr_vidor:inst|data[0]                                                                          ; mkr_vidor:inst|data_write[0]                                                                     ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.071      ; 0.748      ;
; 0.482 ; mkr_vidor:inst|data[3]                                                                          ; mkr_vidor:inst|data_write[3]                                                                     ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.071      ; 0.748      ;
; 0.552 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|step[0]                           ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|step[2]                            ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.071      ; 0.818      ;
; 0.558 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|step[0]                           ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|step[1]                            ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.071      ; 0.824      ;
; 0.601 ; mkr_vidor:inst|data_write[3]                                                                    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|internal_dq[3]                     ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.072      ; 0.868      ;
; 0.602 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|data_read[6]                      ; mkr_vidor:inst|leds[6]                                                                           ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.071      ; 0.868      ;
; 0.605 ; mkr_vidor:inst|data_write[6]                                                                    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|internal_dq[6]                     ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.072      ; 0.872      ;
; 0.608 ; mkr_vidor:inst|data[1]                                                                          ; mkr_vidor:inst|data_write[1]                                                                     ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.071      ; 0.874      ;
; 0.609 ; mkr_vidor:inst|data[4]                                                                          ; mkr_vidor:inst|data_write[4]                                                                     ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.071      ; 0.875      ;
; 0.627 ; mkr_vidor:inst|data_write[2]                                                                    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|internal_dq[2]                     ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.072      ; 0.894      ;
; 0.629 ; mkr_vidor:inst|data_write[0]                                                                    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|internal_dq[0]                     ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.072      ; 0.896      ;
; 0.668 ; mkr_vidor:inst|counter[1]                                                                       ; mkr_vidor:inst|counter[1]                                                                        ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.089      ; 0.952      ;
; 0.686 ; mkr_vidor:inst|counter[5]                                                                       ; mkr_vidor:inst|counter[5]                                                                        ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.070      ; 0.951      ;
; 0.686 ; mkr_vidor:inst|counter[3]                                                                       ; mkr_vidor:inst|counter[3]                                                                        ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.070      ; 0.951      ;
; 0.688 ; mkr_vidor:inst|counter[6]                                                                       ; mkr_vidor:inst|counter[6]                                                                        ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.070      ; 0.953      ;
; 0.689 ; mkr_vidor:inst|counter[7]                                                                       ; mkr_vidor:inst|counter[7]                                                                        ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.070      ; 0.954      ;
; 0.691 ; mkr_vidor:inst|counter[2]                                                                       ; mkr_vidor:inst|counter[2]                                                                        ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.070      ; 0.956      ;
; 0.692 ; mkr_vidor:inst|counter[4]                                                                       ; mkr_vidor:inst|counter[4]                                                                        ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.070      ; 0.957      ;
; 0.693 ; mkr_vidor:inst|data[2]                                                                          ; mkr_vidor:inst|data[2]                                                                           ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.071      ; 0.959      ;
; 0.695 ; mkr_vidor:inst|counter[0]                                                                       ; mkr_vidor:inst|counter[0]                                                                        ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.089      ; 0.979      ;
; 0.696 ; mkr_vidor:inst|data[3]                                                                          ; mkr_vidor:inst|data[3]                                                                           ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.071      ; 0.962      ;
; 0.697 ; mkr_vidor:inst|data[6]                                                                          ; mkr_vidor:inst|data[6]                                                                           ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.071      ; 0.963      ;
; 0.698 ; mkr_vidor:inst|data[4]                                                                          ; mkr_vidor:inst|data[4]                                                                           ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.071      ; 0.964      ;
; 0.700 ; mkr_vidor:inst|data[5]                                                                          ; mkr_vidor:inst|data[5]                                                                           ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.071      ; 0.966      ;
; 0.705 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[7]                  ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[7]                   ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.071      ; 0.971      ;
; 0.705 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[8]                  ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[8]                   ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.071      ; 0.971      ;
; 0.707 ; mkr_vidor:inst|counter[15]                                                                      ; mkr_vidor:inst|counter[15]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.070      ; 0.972      ;
; 0.707 ; mkr_vidor:inst|counter[13]                                                                      ; mkr_vidor:inst|counter[13]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.070      ; 0.972      ;
; 0.708 ; mkr_vidor:inst|counter[11]                                                                      ; mkr_vidor:inst|counter[11]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.070      ; 0.973      ;
; 0.708 ; mkr_vidor:inst|counter[29]                                                                      ; mkr_vidor:inst|counter[29]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.070      ; 0.973      ;
; 0.708 ; mkr_vidor:inst|counter[21]                                                                      ; mkr_vidor:inst|counter[21]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.070      ; 0.973      ;
; 0.708 ; mkr_vidor:inst|counter[19]                                                                      ; mkr_vidor:inst|counter[19]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.070      ; 0.973      ;
; 0.709 ; mkr_vidor:inst|counter[27]                                                                      ; mkr_vidor:inst|counter[27]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.070      ; 0.974      ;
; 0.709 ; mkr_vidor:inst|counter[17]                                                                      ; mkr_vidor:inst|counter[17]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.070      ; 0.974      ;
; 0.710 ; mkr_vidor:inst|counter[9]                                                                       ; mkr_vidor:inst|counter[9]                                                                        ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.070      ; 0.975      ;
; 0.710 ; mkr_vidor:inst|counter[31]                                                                      ; mkr_vidor:inst|counter[31]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.070      ; 0.975      ;
; 0.710 ; mkr_vidor:inst|counter[22]                                                                      ; mkr_vidor:inst|counter[22]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.070      ; 0.975      ;
; 0.711 ; mkr_vidor:inst|counter[25]                                                                      ; mkr_vidor:inst|counter[25]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.070      ; 0.976      ;
; 0.711 ; mkr_vidor:inst|counter[23]                                                                      ; mkr_vidor:inst|counter[23]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.070      ; 0.976      ;
; 0.712 ; mkr_vidor:inst|counter[14]                                                                      ; mkr_vidor:inst|counter[14]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.070      ; 0.977      ;
; 0.712 ; mkr_vidor:inst|counter[16]                                                                      ; mkr_vidor:inst|counter[16]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.070      ; 0.977      ;
; 0.713 ; mkr_vidor:inst|counter[10]                                                                      ; mkr_vidor:inst|counter[10]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.070      ; 0.978      ;
; 0.713 ; mkr_vidor:inst|counter[12]                                                                      ; mkr_vidor:inst|counter[12]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.070      ; 0.978      ;
; 0.713 ; mkr_vidor:inst|counter[18]                                                                      ; mkr_vidor:inst|counter[18]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.070      ; 0.978      ;
; 0.714 ; mkr_vidor:inst|counter[8]                                                                       ; mkr_vidor:inst|counter[8]                                                                        ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.070      ; 0.979      ;
; 0.714 ; mkr_vidor:inst|counter[20]                                                                      ; mkr_vidor:inst|counter[20]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.070      ; 0.979      ;
; 0.714 ; mkr_vidor:inst|counter[28]                                                                      ; mkr_vidor:inst|counter[28]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.070      ; 0.979      ;
; 0.714 ; mkr_vidor:inst|counter[26]                                                                      ; mkr_vidor:inst|counter[26]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.070      ; 0.979      ;
; 0.714 ; mkr_vidor:inst|counter[30]                                                                      ; mkr_vidor:inst|counter[30]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.070      ; 0.979      ;
; 0.715 ; mkr_vidor:inst|counter[24]                                                                      ; mkr_vidor:inst|counter[24]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.070      ; 0.980      ;
; 0.716 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[0]                  ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[0]                   ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.071      ; 0.982      ;
; 0.716 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[3]                  ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[3]                   ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.071      ; 0.982      ;
; 0.717 ; mkr_vidor:inst|data[0]                                                                          ; mkr_vidor:inst|data[1]                                                                           ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.071      ; 0.983      ;
; 0.719 ; mkr_vidor:inst|data[1]                                                                          ; mkr_vidor:inst|data[1]                                                                           ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.071      ; 0.985      ;
; 0.719 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[5]                  ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[5]                   ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.071      ; 0.985      ;
; 0.746 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|state.STATE_WAITING               ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[3]                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.546      ; 1.487      ;
; 0.751 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|state.STATE_WAITING               ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[7]                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.072      ; 1.018      ;
; 0.751 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|state.STATE_WAITING               ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.072      ; 1.018      ;
; 0.774 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|step[1]                           ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|step[2]                            ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.071      ; 1.040      ;
; 0.785 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|data_read_valid                   ; mkr_vidor:inst|state.00000000000000000000000000000001                                            ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.070      ; 1.050      ;
; 0.788 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|state.STATE_UNINIT                ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|internal_command.CMD_BANK_ACTIVATE ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.521      ; 1.504      ;
; 0.791 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|step[1]                           ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|internal_dq[5]                     ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.071      ; 1.057      ;
; 0.791 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|state.STATE_IDLE                  ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|internal_command.CMD_NO_OP         ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.071      ; 1.057      ;
; 0.807 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|step[0]                           ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|data_write_done                    ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.071      ; 1.073      ;
; 0.809 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|step[0]                           ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|internal_dq[1]                     ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.071      ; 1.075      ;
; 0.810 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|state.STATE_IDLE                  ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|destination_state.STATE_READING    ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.071      ; 1.076      ;
; 0.817 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|step[0]                           ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|internal_dq[4]                     ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.071      ; 1.083      ;
; 0.817 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|step[0]                           ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|internal_dq[7]                     ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.071      ; 1.083      ;
; 0.835 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|state.STATE_IDLE                  ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|destination_state.STATE_WRITING    ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.071      ; 1.101      ;
; 0.842 ; mkr_vidor:inst|data_write[5]                                                                    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|internal_dq[5]                     ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.072      ; 1.109      ;
; 0.869 ; mkr_vidor:inst|data_write[1]                                                                    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|internal_dq[1]                     ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.072      ; 1.136      ;
+-------+-------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; CLK_48MHz ; -1.351 ; -85.718       ;
+-----------+--------+---------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-----------+-------+---------------+
; Clock     ; Slack ; End Point TNS ;
+-----------+-------+---------------+
; CLK_48MHz ; 0.187 ; 0.000         ;
+-----------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------+--------+-----------------------------+
; Clock     ; Slack  ; End Point TNS               ;
+-----------+--------+-----------------------------+
; CLK_48MHz ; -3.000 ; -166.782                    ;
+-----------+--------+-----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK_48MHz'                                                                                                                                                                                                                          ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                         ; To Node                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.351 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[4]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.045     ; 2.293      ;
; -1.351 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[4]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[7]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.045     ; 2.293      ;
; -1.351 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[4]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[13]                   ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.045     ; 2.293      ;
; -1.351 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[4]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[5]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.045     ; 2.293      ;
; -1.351 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[4]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[6]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.045     ; 2.293      ;
; -1.351 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[4]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[1]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.045     ; 2.293      ;
; -1.350 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[3]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[5]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.045     ; 2.292      ;
; -1.350 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[3]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[6]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.045     ; 2.292      ;
; -1.350 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[3]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[1]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.045     ; 2.292      ;
; -1.350 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[3]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[7]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.045     ; 2.292      ;
; -1.350 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[3]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[13]                   ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.045     ; 2.292      ;
; -1.350 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[3]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.045     ; 2.292      ;
; -1.304 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[4]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|destination_state.STATE_READING ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.046     ; 2.245      ;
; -1.304 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[4]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|destination_state.STATE_WRITING ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.046     ; 2.245      ;
; -1.303 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[3]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|destination_state.STATE_READING ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.046     ; 2.244      ;
; -1.303 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[3]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|destination_state.STATE_WRITING ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.046     ; 2.244      ;
; -1.264 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[4]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[11]                   ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.036     ; 2.215      ;
; -1.264 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[4]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[9]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.036     ; 2.215      ;
; -1.264 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[4]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[10]                   ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.036     ; 2.215      ;
; -1.264 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[4]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[12]                   ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.036     ; 2.215      ;
; -1.264 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[4]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[4]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.036     ; 2.215      ;
; -1.264 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[4]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[0]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.036     ; 2.215      ;
; -1.264 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[4]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[2]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.036     ; 2.215      ;
; -1.263 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[3]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[10]                   ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.036     ; 2.214      ;
; -1.263 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[3]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[9]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.036     ; 2.214      ;
; -1.263 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[3]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[11]                   ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.036     ; 2.214      ;
; -1.263 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[3]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[12]                   ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.036     ; 2.214      ;
; -1.263 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[3]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[2]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.036     ; 2.214      ;
; -1.263 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[3]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[4]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.036     ; 2.214      ;
; -1.263 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[3]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[0]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.036     ; 2.214      ;
; -1.257 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[3]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[6]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.241     ; 2.003      ;
; -1.257 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[3]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[1]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.241     ; 2.003      ;
; -1.257 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[3]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[7]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.241     ; 2.003      ;
; -1.257 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[3]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[13]                   ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.241     ; 2.003      ;
; -1.257 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[3]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[5]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.241     ; 2.003      ;
; -1.257 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[3]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.241     ; 2.003      ;
; -1.256 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[6]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[6]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.046     ; 2.197      ;
; -1.256 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[6]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[1]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.046     ; 2.197      ;
; -1.256 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[6]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[7]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.046     ; 2.197      ;
; -1.256 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[6]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[13]                   ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.046     ; 2.197      ;
; -1.256 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[6]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[5]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.046     ; 2.197      ;
; -1.256 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[6]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.046     ; 2.197      ;
; -1.255 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[6]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.046     ; 2.196      ;
; -1.255 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[1]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.046     ; 2.196      ;
; -1.255 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[13]                   ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.046     ; 2.196      ;
; -1.255 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[5]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.046     ; 2.196      ;
; -1.255 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.046     ; 2.196      ;
; -1.255 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[7]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.046     ; 2.196      ;
; -1.244 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[1]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|destination_state.STATE_WRITING ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.046     ; 2.185      ;
; -1.244 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[1]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|destination_state.STATE_READING ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.046     ; 2.185      ;
; -1.241 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[1]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[6]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.045     ; 2.183      ;
; -1.241 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[1]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[5]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.045     ; 2.183      ;
; -1.241 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[1]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[1]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.045     ; 2.183      ;
; -1.241 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[1]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[13]                   ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.045     ; 2.183      ;
; -1.241 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[1]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.045     ; 2.183      ;
; -1.241 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[1]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[7]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.045     ; 2.183      ;
; -1.235 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[0]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|destination_state.STATE_WRITING ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.046     ; 2.176      ;
; -1.235 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[0]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|destination_state.STATE_READING ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.046     ; 2.176      ;
; -1.232 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[0]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[7]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.045     ; 2.174      ;
; -1.232 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[0]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[6]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.045     ; 2.174      ;
; -1.232 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[0]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[5]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.045     ; 2.174      ;
; -1.232 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[0]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[1]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.045     ; 2.174      ;
; -1.232 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[0]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[13]                   ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.045     ; 2.174      ;
; -1.232 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[0]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.045     ; 2.174      ;
; -1.231 ; mkr_vidor:inst|counter[8]                                                         ; mkr_vidor:inst|state.00000000000000000000000000000001                                         ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.027     ; 2.191      ;
; -1.225 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|state.STATE_WAITING ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.046     ; 2.166      ;
; -1.225 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|state.STATE_WAITING ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[13]                   ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.046     ; 2.166      ;
; -1.225 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|state.STATE_WAITING ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[5]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.046     ; 2.166      ;
; -1.225 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|state.STATE_WAITING ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[7]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.046     ; 2.166      ;
; -1.225 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|state.STATE_WAITING ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[1]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.046     ; 2.166      ;
; -1.225 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|state.STATE_WAITING ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[6]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.046     ; 2.166      ;
; -1.223 ; mkr_vidor:inst|counter[26]                                                        ; mkr_vidor:inst|state.00000000000000000000000000000001                                         ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.029     ; 2.181      ;
; -1.208 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[5]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|destination_state.STATE_WRITING ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.046     ; 2.149      ;
; -1.208 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[5]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|destination_state.STATE_READING ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.046     ; 2.149      ;
; -1.207 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[11]       ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[5]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.044     ; 2.150      ;
; -1.207 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[11]       ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.044     ; 2.150      ;
; -1.207 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[11]       ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[6]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.044     ; 2.150      ;
; -1.207 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[11]       ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[1]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.044     ; 2.150      ;
; -1.207 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[11]       ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[13]                   ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.044     ; 2.150      ;
; -1.207 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[11]       ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[7]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.044     ; 2.150      ;
; -1.206 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[9]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[5]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.044     ; 2.149      ;
; -1.206 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[9]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.044     ; 2.149      ;
; -1.206 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[9]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[6]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.044     ; 2.149      ;
; -1.206 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[9]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[1]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.044     ; 2.149      ;
; -1.206 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[9]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[13]                   ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.044     ; 2.149      ;
; -1.206 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[9]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[7]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.044     ; 2.149      ;
; -1.205 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[4]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[7]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.044     ; 2.148      ;
; -1.205 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[4]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.044     ; 2.148      ;
; -1.205 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[4]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[5]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.044     ; 2.148      ;
; -1.205 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[4]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[13]                   ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.044     ; 2.148      ;
; -1.205 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[4]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[1]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.044     ; 2.148      ;
; -1.205 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[4]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[6]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.044     ; 2.148      ;
; -1.205 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[5]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[13]                   ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.045     ; 2.147      ;
; -1.205 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[5]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[5]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.045     ; 2.147      ;
; -1.205 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[5]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[6]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.045     ; 2.147      ;
; -1.205 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[5]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[1]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.045     ; 2.147      ;
; -1.205 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[5]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.045     ; 2.147      ;
; -1.205 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[5]    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[7]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.045     ; 2.147      ;
; -1.202 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[2]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.044     ; 2.145      ;
; -1.202 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[2]        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[5]                    ; CLK_48MHz    ; CLK_48MHz   ; 1.000        ; -0.044     ; 2.145      ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK_48MHz'                                                                                                                                                                                                                                           ;
+-------+-------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                       ; To Node                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; mkr_vidor:inst|state.00000000000000000000000000000010                                           ; mkr_vidor:inst|state.00000000000000000000000000000010                                            ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|step[1]                           ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|step[1]                            ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|step[2]                           ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|step[2]                            ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mkr_vidor:inst|command[1]                                                                       ; mkr_vidor:inst|command[1]                                                                        ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|destination_state.STATE_UNINIT    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|destination_state.STATE_UNINIT     ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|internal_command.CMD_AUTO_REFRESH ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|internal_command.CMD_AUTO_REFRESH  ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|address[10]                       ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|address[10]                        ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|clock_enable                      ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|clock_enable                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|state.STATE_UNINIT                ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|state.STATE_UNINIT                 ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; mkr_vidor:inst|command[0]                                                                       ; mkr_vidor:inst|command[0]                                                                        ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; mkr_vidor:inst|state.00000000000000000000000000000001                                           ; mkr_vidor:inst|state.00000000000000000000000000000001                                            ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|destination_state.STATE_IDLE      ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|destination_state.STATE_IDLE       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|address[4]                        ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|address[4]                         ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; mkr_vidor:inst|state.00000000000000000000000000000000                                           ; mkr_vidor:inst|state.00000000000000000000000000000000                                            ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|data_read_valid                   ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|data_read_valid                    ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.035      ; 0.307      ;
; 0.194 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|step[0]                           ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|step[0]                            ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; mkr_vidor:inst|data[0]                                                                          ; mkr_vidor:inst|data[0]                                                                           ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|data_read[7]                      ; mkr_vidor:inst|leds[7]                                                                           ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|data_read[0]                      ; mkr_vidor:inst|leds[0]                                                                           ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|data_read[1]                      ; mkr_vidor:inst|leds[1]                                                                           ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|data_read[2]                      ; mkr_vidor:inst|leds[2]                                                                           ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|data_read[3]                      ; mkr_vidor:inst|leds[3]                                                                           ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|data_read[5]                      ; mkr_vidor:inst|leds[5]                                                                           ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.036      ; 0.315      ;
; 0.196 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|data_read[4]                      ; mkr_vidor:inst|leds[4]                                                                           ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.036      ; 0.316      ;
; 0.197 ; mkr_vidor:inst|data[7]                                                                          ; mkr_vidor:inst|data[7]                                                                           ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.036      ; 0.317      ;
; 0.198 ; mkr_vidor:inst|data[6]                                                                          ; mkr_vidor:inst|data_write[6]                                                                     ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.036      ; 0.318      ;
; 0.199 ; mkr_vidor:inst|data[5]                                                                          ; mkr_vidor:inst|data_write[5]                                                                     ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.036      ; 0.319      ;
; 0.200 ; mkr_vidor:inst|data[2]                                                                          ; mkr_vidor:inst|data_write[2]                                                                     ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.036      ; 0.320      ;
; 0.200 ; mkr_vidor:inst|data[3]                                                                          ; mkr_vidor:inst|data_write[3]                                                                     ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.036      ; 0.320      ;
; 0.200 ; mkr_vidor:inst|data[7]                                                                          ; mkr_vidor:inst|data_write[7]                                                                     ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.036      ; 0.320      ;
; 0.201 ; mkr_vidor:inst|data[0]                                                                          ; mkr_vidor:inst|data_write[0]                                                                     ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.036      ; 0.321      ;
; 0.249 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|step[0]                           ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|step[2]                            ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.036      ; 0.369      ;
; 0.254 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|step[0]                           ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|step[1]                            ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.036      ; 0.374      ;
; 0.255 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|data_read[6]                      ; mkr_vidor:inst|leds[6]                                                                           ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.036      ; 0.375      ;
; 0.256 ; mkr_vidor:inst|data_write[3]                                                                    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|internal_dq[3]                     ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.036      ; 0.376      ;
; 0.257 ; mkr_vidor:inst|data[1]                                                                          ; mkr_vidor:inst|data_write[1]                                                                     ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.036      ; 0.377      ;
; 0.258 ; mkr_vidor:inst|data[4]                                                                          ; mkr_vidor:inst|data_write[4]                                                                     ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.036      ; 0.378      ;
; 0.258 ; mkr_vidor:inst|data_write[6]                                                                    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|internal_dq[6]                     ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.036      ; 0.378      ;
; 0.268 ; mkr_vidor:inst|data_write[2]                                                                    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|internal_dq[2]                     ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.036      ; 0.388      ;
; 0.269 ; mkr_vidor:inst|data_write[0]                                                                    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|internal_dq[0]                     ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.036      ; 0.389      ;
; 0.286 ; mkr_vidor:inst|counter[1]                                                                       ; mkr_vidor:inst|counter[1]                                                                        ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.043      ; 0.413      ;
; 0.294 ; mkr_vidor:inst|counter[3]                                                                       ; mkr_vidor:inst|counter[3]                                                                        ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.035      ; 0.413      ;
; 0.294 ; mkr_vidor:inst|counter[5]                                                                       ; mkr_vidor:inst|counter[5]                                                                        ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.035      ; 0.413      ;
; 0.295 ; mkr_vidor:inst|counter[6]                                                                       ; mkr_vidor:inst|counter[6]                                                                        ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.035      ; 0.414      ;
; 0.295 ; mkr_vidor:inst|counter[7]                                                                       ; mkr_vidor:inst|counter[7]                                                                        ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.035      ; 0.414      ;
; 0.296 ; mkr_vidor:inst|counter[4]                                                                       ; mkr_vidor:inst|counter[4]                                                                        ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.035      ; 0.415      ;
; 0.296 ; mkr_vidor:inst|counter[2]                                                                       ; mkr_vidor:inst|counter[2]                                                                        ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.035      ; 0.415      ;
; 0.298 ; mkr_vidor:inst|counter[0]                                                                       ; mkr_vidor:inst|counter[0]                                                                        ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.043      ; 0.425      ;
; 0.298 ; mkr_vidor:inst|data[2]                                                                          ; mkr_vidor:inst|data[2]                                                                           ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; mkr_vidor:inst|data[6]                                                                          ; mkr_vidor:inst|data[6]                                                                           ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; mkr_vidor:inst|data[3]                                                                          ; mkr_vidor:inst|data[3]                                                                           ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; mkr_vidor:inst|data[5]                                                                          ; mkr_vidor:inst|data[5]                                                                           ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; mkr_vidor:inst|data[4]                                                                          ; mkr_vidor:inst|data[4]                                                                           ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.036      ; 0.420      ;
; 0.304 ; mkr_vidor:inst|counter[15]                                                                      ; mkr_vidor:inst|counter[15]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.035      ; 0.423      ;
; 0.305 ; mkr_vidor:inst|counter[13]                                                                      ; mkr_vidor:inst|counter[13]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.035      ; 0.424      ;
; 0.305 ; mkr_vidor:inst|data[0]                                                                          ; mkr_vidor:inst|data[1]                                                                           ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[7]                  ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[7]                   ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; mkr_vidor:inst|counter[31]                                                                      ; mkr_vidor:inst|counter[31]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.035      ; 0.424      ;
; 0.305 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[8]                  ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[8]                   ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; mkr_vidor:inst|data[1]                                                                          ; mkr_vidor:inst|data[1]                                                                           ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; mkr_vidor:inst|counter[11]                                                                      ; mkr_vidor:inst|counter[11]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; mkr_vidor:inst|counter[29]                                                                      ; mkr_vidor:inst|counter[29]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; mkr_vidor:inst|counter[27]                                                                      ; mkr_vidor:inst|counter[27]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; mkr_vidor:inst|counter[21]                                                                      ; mkr_vidor:inst|counter[21]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; mkr_vidor:inst|counter[19]                                                                      ; mkr_vidor:inst|counter[19]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; mkr_vidor:inst|counter[17]                                                                      ; mkr_vidor:inst|counter[17]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.035      ; 0.425      ;
; 0.307 ; mkr_vidor:inst|counter[8]                                                                       ; mkr_vidor:inst|counter[8]                                                                        ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; mkr_vidor:inst|counter[9]                                                                       ; mkr_vidor:inst|counter[9]                                                                        ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; mkr_vidor:inst|counter[14]                                                                      ; mkr_vidor:inst|counter[14]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; mkr_vidor:inst|counter[16]                                                                      ; mkr_vidor:inst|counter[16]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; mkr_vidor:inst|counter[25]                                                                      ; mkr_vidor:inst|counter[25]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; mkr_vidor:inst|counter[22]                                                                      ; mkr_vidor:inst|counter[22]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; mkr_vidor:inst|counter[23]                                                                      ; mkr_vidor:inst|counter[23]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.035      ; 0.426      ;
; 0.308 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[0]                  ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[0]                   ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; mkr_vidor:inst|counter[10]                                                                      ; mkr_vidor:inst|counter[10]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; mkr_vidor:inst|counter[12]                                                                      ; mkr_vidor:inst|counter[12]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; mkr_vidor:inst|counter[20]                                                                      ; mkr_vidor:inst|counter[20]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; mkr_vidor:inst|counter[30]                                                                      ; mkr_vidor:inst|counter[30]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; mkr_vidor:inst|counter[24]                                                                      ; mkr_vidor:inst|counter[24]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; mkr_vidor:inst|counter[18]                                                                      ; mkr_vidor:inst|counter[18]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.035      ; 0.427      ;
; 0.309 ; mkr_vidor:inst|counter[28]                                                                      ; mkr_vidor:inst|counter[28]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.035      ; 0.428      ;
; 0.309 ; mkr_vidor:inst|counter[26]                                                                      ; mkr_vidor:inst|counter[26]                                                                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.035      ; 0.428      ;
; 0.310 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[3]                  ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[3]                   ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.036      ; 0.430      ;
; 0.311 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[5]                  ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[5]                   ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.036      ; 0.431      ;
; 0.325 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|state.STATE_WAITING               ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[7]                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.036      ; 0.445      ;
; 0.325 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|state.STATE_WAITING               ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[8]                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.036      ; 0.445      ;
; 0.337 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|step[1]                           ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|internal_dq[5]                     ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.035      ; 0.456      ;
; 0.338 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|data_read_valid                   ; mkr_vidor:inst|state.00000000000000000000000000000001                                            ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.035      ; 0.457      ;
; 0.343 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|step[0]                           ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|data_write_done                    ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.035      ; 0.462      ;
; 0.344 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|step[1]                           ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|step[2]                            ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.036      ; 0.464      ;
; 0.344 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|state.STATE_IDLE                  ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|internal_command.CMD_NO_OP         ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.036      ; 0.464      ;
; 0.347 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|step[0]                           ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|internal_dq[1]                     ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.035      ; 0.466      ;
; 0.353 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|step[0]                           ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|internal_dq[7]                     ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.035      ; 0.472      ;
; 0.354 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|step[0]                           ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|internal_dq[4]                     ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.035      ; 0.473      ;
; 0.356 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|state.STATE_WAITING               ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|countdown[3]                       ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.241      ; 0.681      ;
; 0.360 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|state.STATE_IDLE                  ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|destination_state.STATE_READING    ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.036      ; 0.480      ;
; 0.363 ; mkr_vidor:inst|data_write[5]                                                                    ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|internal_dq[5]                     ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.036      ; 0.483      ;
; 0.368 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|state.STATE_IDLE                  ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|destination_state.STATE_WRITING    ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.036      ; 0.488      ;
; 0.373 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[6]                  ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|refresh_timer[6]                   ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.036      ; 0.493      ;
; 0.374 ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|state.STATE_UNINIT                ; as4c4m16sa_controller:inst1|sdram_controller:sdram_controller|internal_command.CMD_BANK_ACTIVATE ; CLK_48MHz    ; CLK_48MHz   ; 0.000        ; 0.225      ; 0.683      ;
+-------+-------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 8
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 0.503 ns




+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.564   ; 0.187 ; N/A      ; N/A     ; -3.000              ;
;  CLK_48MHz       ; -4.564   ; 0.187 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -364.45  ; 0.0   ; 0.0      ; 0.0     ; -190.362            ;
;  CLK_48MHz       ; -364.450 ; 0.000 ; N/A      ; N/A     ; -190.362            ;
+------------------+----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; SDRAM_CLK      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_CKE      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_CS_n     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_RAS_n    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_CAS_n    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_WE_n     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_ADDR[11] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_ADDR[10] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_ADDR[9]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_ADDR[8]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_ADDR[7]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_ADDR[6]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_ADDR[5]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_ADDR[4]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_ADDR[3]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_ADDR[2]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_ADDR[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_ADDR[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_BA[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_BA[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQM[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQM[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MKR_AREF       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MKR_ANALOG[6]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MKR_ANALOG[5]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MKR_ANALOG[4]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MKR_ANALOG[3]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MKR_ANALOG[2]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MKR_ANALOG[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MKR_ANALOG[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MKR_GPIO[14]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MKR_GPIO[13]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MKR_GPIO[12]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MKR_GPIO[11]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MKR_GPIO[10]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MKR_GPIO[9]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MKR_GPIO[8]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MKR_GPIO[7]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MKR_GPIO[6]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MKR_GPIO[5]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MKR_GPIO[4]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MKR_GPIO[3]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MKR_GPIO[2]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MKR_GPIO[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MKR_GPIO[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[15]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[14]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[13]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[12]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[11]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[10]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[9]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[8]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[7]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[6]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[5]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[4]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[3]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[2]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; MKR_AREF                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; MKR_ANALOG[6]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; MKR_ANALOG[5]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; MKR_ANALOG[4]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; MKR_ANALOG[3]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; MKR_ANALOG[2]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; MKR_ANALOG[1]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; MKR_ANALOG[0]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; MKR_GPIO[14]            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; MKR_GPIO[13]            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; MKR_GPIO[12]            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; MKR_GPIO[11]            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; MKR_GPIO[10]            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; MKR_GPIO[9]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; MKR_GPIO[8]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; MKR_GPIO[7]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; MKR_GPIO[6]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; MKR_GPIO[5]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; MKR_GPIO[4]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; MKR_GPIO[3]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; MKR_GPIO[2]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; MKR_GPIO[1]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; MKR_GPIO[0]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[15]            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[14]            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[13]            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[12]            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[11]            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[10]            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[9]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[8]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[7]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[6]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[5]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[4]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[3]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[2]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[1]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[0]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLK_48MHz               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SDRAM_CLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; SDRAM_CKE      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; SDRAM_CS_n     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; SDRAM_RAS_n    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; SDRAM_CAS_n    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; SDRAM_WE_n     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; SDRAM_ADDR[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; SDRAM_ADDR[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; SDRAM_ADDR[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; SDRAM_ADDR[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; SDRAM_ADDR[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; SDRAM_ADDR[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; SDRAM_ADDR[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; SDRAM_ADDR[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; SDRAM_ADDR[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; SDRAM_ADDR[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; SDRAM_ADDR[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; SDRAM_ADDR[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; SDRAM_BA[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; SDRAM_BA[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQM[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQM[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; MKR_AREF       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; MKR_ANALOG[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.14 V              ; -0.0571 V           ; 0.24 V                               ; 0.253 V                              ; 8.86e-10 s                  ; 6.61e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.14 V             ; -0.0571 V          ; 0.24 V                              ; 0.253 V                             ; 8.86e-10 s                 ; 6.61e-10 s                 ; No                        ; Yes                       ;
; MKR_ANALOG[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.09 V              ; -0.00842 V          ; 0.277 V                              ; 0.268 V                              ; 5.24e-09 s                  ; 3.95e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.09 V             ; -0.00842 V         ; 0.277 V                             ; 0.268 V                             ; 5.24e-09 s                 ; 3.95e-09 s                 ; No                        ; Yes                       ;
; MKR_ANALOG[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; MKR_ANALOG[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; MKR_ANALOG[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.09 V              ; -0.00919 V          ; 0.272 V                              ; 0.279 V                              ; 4.99e-09 s                  ; 3.74e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.09 V             ; -0.00919 V         ; 0.272 V                             ; 0.279 V                             ; 4.99e-09 s                 ; 3.74e-09 s                 ; No                        ; Yes                       ;
; MKR_ANALOG[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; MKR_ANALOG[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; MKR_GPIO[14]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.09 V              ; -0.00919 V          ; 0.272 V                              ; 0.279 V                              ; 4.99e-09 s                  ; 3.74e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.09 V             ; -0.00919 V         ; 0.272 V                             ; 0.279 V                             ; 4.99e-09 s                 ; 3.74e-09 s                 ; No                        ; Yes                       ;
; MKR_GPIO[13]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.09 V              ; -0.00919 V          ; 0.272 V                              ; 0.279 V                              ; 4.99e-09 s                  ; 3.74e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.09 V             ; -0.00919 V         ; 0.272 V                             ; 0.279 V                             ; 4.99e-09 s                 ; 3.74e-09 s                 ; No                        ; Yes                       ;
; MKR_GPIO[12]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; MKR_GPIO[11]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; MKR_GPIO[10]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; MKR_GPIO[9]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; MKR_GPIO[8]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; MKR_GPIO[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; MKR_GPIO[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; MKR_GPIO[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; MKR_GPIO[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.09 V              ; -0.00919 V          ; 0.272 V                              ; 0.279 V                              ; 4.99e-09 s                  ; 3.74e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.09 V             ; -0.00919 V         ; 0.272 V                             ; 0.279 V                             ; 4.99e-09 s                 ; 3.74e-09 s                 ; No                        ; Yes                       ;
; MKR_GPIO[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; MKR_GPIO[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; MKR_GPIO[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; MKR_GPIO[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.09 V              ; -0.00842 V          ; 0.277 V                              ; 0.268 V                              ; 5.24e-09 s                  ; 3.95e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.09 V             ; -0.00842 V         ; 0.277 V                             ; 0.268 V                             ; 5.24e-09 s                 ; 3.95e-09 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[15]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[14]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[13]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[12]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[11]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[10]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[9]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[8]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.09 V              ; -0.00919 V          ; 0.272 V                              ; 0.279 V                              ; 4.99e-09 s                  ; 3.74e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.09 V             ; -0.00919 V         ; 0.272 V                             ; 0.279 V                             ; 4.99e-09 s                 ; 3.74e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.63e-09 V                   ; 3.17 V              ; -0.0323 V           ; 0.146 V                              ; 0.09 V                               ; 4.42e-10 s                  ; 4e-10 s                     ; No                         ; Yes                        ; 3.08 V                      ; 3.63e-09 V                  ; 3.17 V             ; -0.0323 V          ; 0.146 V                             ; 0.09 V                              ; 4.42e-10 s                 ; 4e-10 s                    ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SDRAM_CLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_CKE      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_CS_n     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_RAS_n    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_CAS_n    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_WE_n     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_ADDR[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_ADDR[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_ADDR[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_ADDR[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_ADDR[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_ADDR[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_ADDR[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_ADDR[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_ADDR[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_ADDR[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_ADDR[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_ADDR[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_BA[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_BA[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQM[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQM[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; MKR_AREF       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; MKR_ANALOG[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.12 V              ; -0.0404 V           ; 0.219 V                              ; 0.245 V                              ; 1.09e-09 s                  ; 8.61e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.12 V             ; -0.0404 V          ; 0.219 V                             ; 0.245 V                             ; 1.09e-09 s                 ; 8.61e-10 s                 ; No                        ; Yes                       ;
; MKR_ANALOG[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.08 V              ; -0.00375 V          ; 0.284 V                              ; 0.246 V                              ; 6.17e-09 s                  ; 4.91e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.08 V             ; -0.00375 V         ; 0.284 V                             ; 0.246 V                             ; 6.17e-09 s                 ; 4.91e-09 s                 ; No                        ; Yes                       ;
; MKR_ANALOG[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; MKR_ANALOG[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; MKR_ANALOG[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.08 V              ; -0.00449 V          ; 0.31 V                               ; 0.243 V                              ; 5.79e-09 s                  ; 4.66e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.08 V             ; -0.00449 V         ; 0.31 V                              ; 0.243 V                             ; 5.79e-09 s                 ; 4.66e-09 s                 ; No                        ; Yes                       ;
; MKR_ANALOG[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; MKR_ANALOG[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; MKR_GPIO[14]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.08 V              ; -0.00449 V          ; 0.31 V                               ; 0.243 V                              ; 5.79e-09 s                  ; 4.66e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.08 V             ; -0.00449 V         ; 0.31 V                              ; 0.243 V                             ; 5.79e-09 s                 ; 4.66e-09 s                 ; No                        ; Yes                       ;
; MKR_GPIO[13]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.08 V              ; -0.00449 V          ; 0.31 V                               ; 0.243 V                              ; 5.79e-09 s                  ; 4.66e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.08 V             ; -0.00449 V         ; 0.31 V                              ; 0.243 V                             ; 5.79e-09 s                 ; 4.66e-09 s                 ; No                        ; Yes                       ;
; MKR_GPIO[12]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; MKR_GPIO[11]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; MKR_GPIO[10]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; MKR_GPIO[9]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; MKR_GPIO[8]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; MKR_GPIO[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; MKR_GPIO[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; MKR_GPIO[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; MKR_GPIO[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.08 V              ; -0.00449 V          ; 0.31 V                               ; 0.243 V                              ; 5.79e-09 s                  ; 4.66e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.08 V             ; -0.00449 V         ; 0.31 V                              ; 0.243 V                             ; 5.79e-09 s                 ; 4.66e-09 s                 ; No                        ; Yes                       ;
; MKR_GPIO[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; MKR_GPIO[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; MKR_GPIO[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; MKR_GPIO[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.08 V              ; -0.00375 V          ; 0.284 V                              ; 0.246 V                              ; 6.17e-09 s                  ; 4.91e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.08 V             ; -0.00375 V         ; 0.284 V                             ; 0.246 V                             ; 6.17e-09 s                 ; 4.91e-09 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[15]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[14]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[13]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[12]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[11]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[10]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[9]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[8]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.08 V              ; -0.00449 V          ; 0.31 V                               ; 0.243 V                              ; 5.79e-09 s                  ; 4.66e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.08 V             ; -0.00449 V         ; 0.31 V                              ; 0.243 V                             ; 5.79e-09 s                 ; 4.66e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.58e-07 V                   ; 3.13 V              ; -0.0413 V           ; 0.178 V                              ; 0.078 V                              ; 4.81e-10 s                  ; 4.67e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.58e-07 V                  ; 3.13 V             ; -0.0413 V          ; 0.178 V                             ; 0.078 V                             ; 4.81e-10 s                 ; 4.67e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SDRAM_CLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; SDRAM_CKE      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; SDRAM_CS_n     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; SDRAM_RAS_n    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; SDRAM_CAS_n    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; SDRAM_WE_n     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; SDRAM_ADDR[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; SDRAM_ADDR[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; SDRAM_ADDR[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; SDRAM_ADDR[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; SDRAM_ADDR[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; SDRAM_ADDR[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; SDRAM_ADDR[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; SDRAM_ADDR[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; SDRAM_ADDR[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; SDRAM_ADDR[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; SDRAM_ADDR[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; SDRAM_ADDR[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; SDRAM_BA[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; SDRAM_BA[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQM[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQM[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; MKR_AREF       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; MKR_ANALOG[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.57 V              ; -0.0619 V           ; 0.328 V                              ; 0.166 V                              ; 6.79e-10 s                  ; 6.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.3e-07 V                   ; 3.57 V             ; -0.0619 V          ; 0.328 V                             ; 0.166 V                             ; 6.79e-10 s                 ; 6.2e-10 s                  ; No                        ; Yes                       ;
; MKR_ANALOG[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.48 V              ; -0.0129 V           ; 0.351 V                              ; 0.278 V                              ; 4.12e-09 s                  ; 3.46e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.48 V             ; -0.0129 V          ; 0.351 V                             ; 0.278 V                             ; 4.12e-09 s                 ; 3.46e-09 s                 ; No                        ; No                        ;
; MKR_ANALOG[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; MKR_ANALOG[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; MKR_ANALOG[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.48 V              ; -0.014 V            ; 0.359 V                              ; 0.292 V                              ; 3.93e-09 s                  ; 3.26e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.92e-07 V                  ; 3.48 V             ; -0.014 V           ; 0.359 V                             ; 0.292 V                             ; 3.93e-09 s                 ; 3.26e-09 s                 ; No                        ; No                        ;
; MKR_ANALOG[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; MKR_ANALOG[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; MKR_GPIO[14]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.48 V              ; -0.014 V            ; 0.359 V                              ; 0.292 V                              ; 3.93e-09 s                  ; 3.26e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.92e-07 V                  ; 3.48 V             ; -0.014 V           ; 0.359 V                             ; 0.292 V                             ; 3.93e-09 s                 ; 3.26e-09 s                 ; No                        ; No                        ;
; MKR_GPIO[13]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.48 V              ; -0.014 V            ; 0.359 V                              ; 0.292 V                              ; 3.93e-09 s                  ; 3.26e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.92e-07 V                  ; 3.48 V             ; -0.014 V           ; 0.359 V                             ; 0.292 V                             ; 3.93e-09 s                 ; 3.26e-09 s                 ; No                        ; No                        ;
; MKR_GPIO[12]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; MKR_GPIO[11]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; MKR_GPIO[10]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; MKR_GPIO[9]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; MKR_GPIO[8]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; MKR_GPIO[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; MKR_GPIO[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; MKR_GPIO[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; MKR_GPIO[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.48 V              ; -0.014 V            ; 0.359 V                              ; 0.292 V                              ; 3.93e-09 s                  ; 3.26e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.92e-07 V                  ; 3.48 V             ; -0.014 V           ; 0.359 V                             ; 0.292 V                             ; 3.93e-09 s                 ; 3.26e-09 s                 ; No                        ; No                        ;
; MKR_GPIO[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; MKR_GPIO[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; MKR_GPIO[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; MKR_GPIO[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.48 V              ; -0.0129 V           ; 0.351 V                              ; 0.278 V                              ; 4.12e-09 s                  ; 3.46e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.48 V             ; -0.0129 V          ; 0.351 V                             ; 0.278 V                             ; 4.12e-09 s                 ; 3.46e-09 s                 ; No                        ; No                        ;
; SDRAM_DQ[15]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[14]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[13]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[12]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[11]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[10]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[9]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[8]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.48 V              ; -0.014 V            ; 0.359 V                              ; 0.292 V                              ; 3.93e-09 s                  ; 3.26e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.92e-07 V                  ; 3.48 V             ; -0.014 V           ; 0.359 V                             ; 0.292 V                             ; 3.93e-09 s                 ; 3.26e-09 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.59e-08 V                   ; 3.58 V              ; -0.0705 V           ; 0.234 V                              ; 0.091 V                              ; 2.93e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; 6.59e-08 V                  ; 3.58 V             ; -0.0705 V          ; 0.234 V                             ; 0.091 V                             ; 2.93e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; CLK_48MHz  ; CLK_48MHz ; 3506     ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; CLK_48MHz  ; CLK_48MHz ; 3506     ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 8     ; 8    ;
; Unconstrained Input Port Paths  ; 8     ; 8    ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 48    ; 48   ;
+---------------------------------+-------+------+


+--------------------------------------------+
; Clock Status Summary                       ;
+-----------+-----------+------+-------------+
; Target    ; Clock     ; Type ; Status      ;
+-----------+-----------+------+-------------+
; CLK_48MHz ; CLK_48MHz ; Base ; Constrained ;
+-----------+-----------+------+-------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; SDRAM_DQ[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDRAM_DQ[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDRAM_DQ[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDRAM_DQ[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDRAM_DQ[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDRAM_DQ[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDRAM_DQ[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDRAM_DQ[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                             ;
+----------------+---------------------------------------------------------------------------------------+
; Output Port    ; Comment                                                                               ;
+----------------+---------------------------------------------------------------------------------------+
; MKR_GPIO[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MKR_GPIO[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MKR_GPIO[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MKR_GPIO[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MKR_GPIO[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MKR_GPIO[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MKR_GPIO[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MKR_GPIO[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDRAM_ADDR[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDRAM_ADDR[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDRAM_ADDR[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDRAM_CAS_n    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDRAM_CKE      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDRAM_CS_n     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDRAM_DQ[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDRAM_DQ[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDRAM_DQ[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDRAM_DQ[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDRAM_DQ[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDRAM_DQ[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDRAM_DQ[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDRAM_DQ[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDRAM_DQ[8]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDRAM_DQ[9]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDRAM_DQ[10]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDRAM_DQ[11]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDRAM_DQ[12]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDRAM_DQ[13]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDRAM_DQ[14]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDRAM_DQ[15]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDRAM_RAS_n    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDRAM_WE_n     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------+---------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; SDRAM_DQ[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDRAM_DQ[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDRAM_DQ[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDRAM_DQ[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDRAM_DQ[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDRAM_DQ[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDRAM_DQ[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDRAM_DQ[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                             ;
+----------------+---------------------------------------------------------------------------------------+
; Output Port    ; Comment                                                                               ;
+----------------+---------------------------------------------------------------------------------------+
; MKR_GPIO[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MKR_GPIO[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MKR_GPIO[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MKR_GPIO[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MKR_GPIO[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MKR_GPIO[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MKR_GPIO[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MKR_GPIO[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDRAM_ADDR[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDRAM_ADDR[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDRAM_ADDR[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDRAM_CAS_n    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDRAM_CKE      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDRAM_CS_n     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDRAM_DQ[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDRAM_DQ[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDRAM_DQ[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDRAM_DQ[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDRAM_DQ[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDRAM_DQ[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDRAM_DQ[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDRAM_DQ[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDRAM_DQ[8]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDRAM_DQ[9]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDRAM_DQ[10]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDRAM_DQ[11]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDRAM_DQ[12]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDRAM_DQ[13]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDRAM_DQ[14]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDRAM_DQ[15]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDRAM_RAS_n    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDRAM_WE_n     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition
    Info: Processing started: Tue Feb 20 19:16:15 2024
Info: Command: quartus_sta mkr_vidor_anpr -c mkr_vidor_anpr
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20032): Parallel compilation is enabled and will use up to 8 processors
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'mkr_vidor_anpr.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK_48MHz CLK_48MHz
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.564
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.564            -364.450 CLK_48MHz 
Info (332146): Worst-case hold slack is 0.454
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.454               0.000 CLK_48MHz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -190.362 CLK_48MHz 
Info (332114): Report Metastability: Found 8 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.139
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.139            -334.946 CLK_48MHz 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.402               0.000 CLK_48MHz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -190.362 CLK_48MHz 
Info (332114): Report Metastability: Found 8 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.351
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.351             -85.718 CLK_48MHz 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 CLK_48MHz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -166.782 CLK_48MHz 
Info (332114): Report Metastability: Found 8 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 8
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 0.503 ns
    Info (332114): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4817 megabytes
    Info: Processing ended: Tue Feb 20 19:16:16 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


