#Substrate Graph
# noVertices
40
# noArcs
128
# Vertices: id availableCpu routingCapacity isCenter
0 729 729 1
1 150 150 0
2 455 455 1
3 279 279 1
4 400 400 1
5 261 261 1
6 436 436 1
7 279 279 1
8 368 368 1
9 386 386 1
10 150 150 0
11 261 261 1
12 125 125 0
13 261 261 1
14 424 424 1
15 125 125 0
16 274 274 0
17 487 487 1
18 336 336 0
19 100 100 0
20 100 100 0
21 212 212 0
22 529 529 1
23 274 274 0
24 500 500 1
25 500 500 1
26 899 899 1
27 500 500 1
28 799 799 1
29 125 125 0
30 125 125 0
31 150 150 0
32 100 100 0
33 100 100 0
34 100 100 0
35 125 125 0
36 100 100 0
37 150 150 0
38 299 299 1
39 125 125 0
# Arcs: idS idT delay bandwidth
0 1 29 75
0 2 3 125
0 3 2 93
0 4 1 125
0 5 2 93
0 6 1 125
0 7 1 93
8 9 6 125
8 10 1 75
8 11 1 93
8 12 1 75
1 0 29 75
1 13 29 75
14 15 4 75
14 16 3 112
14 17 4 125
14 18 1 112
19 20 1 50
19 21 1 50
21 20 1 50
21 19 1 50
21 2 2 112
6 0 1 125
6 3 2 93
6 22 1 125
6 13 1 93
17 23 1 112
17 24 2 125
17 25 2 125
17 14 4 125
26 27 1 125
26 24 1 125
26 25 1 125
26 28 1 187
26 18 3 112
26 29 4 75
26 30 4 75
26 31 4 75
7 9 3 93
7 0 1 93
7 22 1 93
20 19 1 50
20 21 1 50
9 8 6 125
9 10 6 75
9 11 6 93
9 7 3 93
32 23 4 50
32 15 1 50
15 14 4 75
15 32 1 50
33 34 3 50
33 30 1 50
10 9 6 75
10 8 1 75
22 4 1 125
22 3 2 93
22 5 2 93
22 6 1 125
22 7 1 93
23 28 2 112
23 17 1 112
23 32 4 50
35 11 4 75
35 12 4 50
36 34 3 50
36 29 1 50
3 0 2 93
3 22 2 93
3 6 2 93
29 36 1 50
29 26 4 75
5 0 2 93
5 22 2 93
5 37 2 75
30 33 1 50
30 26 4 75
2 0 3 125
2 21 2 112
2 28 3 125
2 13 3 93
38 16 1 112
38 39 1 75
38 18 3 112
18 14 1 112
18 26 3 112
18 38 3 112
16 14 3 112
16 39 1 50
16 38 1 112
24 27 1 125
24 28 1 125
24 17 2 125
24 26 1 125
11 9 6 93
11 8 1 93
11 35 4 75
12 8 1 75
12 35 4 50
39 16 1 50
39 38 1 75
34 36 3 50
34 33 3 50
27 24 1 125
27 25 1 125
27 28 1 125
27 26 1 125
25 27 1 125
25 28 1 125
25 17 2 125
25 26 1 125
28 23 2 112
28 27 1 125
28 24 1 125
28 2 3 125
28 25 1 125
28 26 1 187
37 4 1 75
37 5 2 75
4 0 1 125
4 22 1 125
4 37 1 75
4 31 3 75
31 4 3 75
31 26 4 75
13 1 29 75
13 2 3 93
13 6 1 93
