Classic Timing Analyzer report for mipsHardware
Thu Oct 17 11:28:29 2019
Quartus II 64-Bit Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. Clock Hold: 'clk'
  8. tsu
  9. tco
 10. tpd
 11. th
 12. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                                           ;
+------------------------------+------------------------------------------+---------------+----------------------------------+--------------------------------------+----------------------------------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From                                 ; To                                     ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+--------------------------------------+----------------------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; 4.312 ns                         ; reset                                ; unidadeControle:inst17|xchgctrl        ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 18.856 ns                        ; unidadeControle:inst17|muxalusrcb[1] ; aluresult[31]                          ; clk        ; --       ; 0            ;
; Worst-case tpd               ; N/A                                      ; None          ; 7.153 ns                         ; reset                                ; resetD2                                ; --         ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; -2.375 ns                        ; reset                                ; unidadeControle:inst17|shiftcontrol[1] ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A                                      ; None          ; 65.12 MHz ( period = 15.356 ns ) ; regDST:inst15|regDSTOut[4]           ; Banco_reg:inst6|Reg26[9]               ; clk        ; clk      ; 0            ;
; Clock Hold: 'clk'            ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; Registrador:AluOut|Saida[15]         ; memToReg:inst7|memToRegOut[15]         ; clk        ; clk      ; 363          ;
; Total number of failed paths ;                                          ;               ;                                  ;                                      ;                                        ;            ;          ; 363          ;
+------------------------------+------------------------------------------+---------------+----------------------------------+--------------------------------------+----------------------------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2S60F1020C3      ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; Off                ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                                 ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+---------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                       ; To                        ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+---------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 65.12 MHz ( period = 15.356 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg26[2]  ; clk        ; clk      ; None                        ; None                      ; 3.324 ns                ;
; N/A                                     ; 65.12 MHz ( period = 15.356 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg26[3]  ; clk        ; clk      ; None                        ; None                      ; 3.324 ns                ;
; N/A                                     ; 65.12 MHz ( period = 15.356 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg26[4]  ; clk        ; clk      ; None                        ; None                      ; 3.324 ns                ;
; N/A                                     ; 65.12 MHz ( period = 15.356 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg26[5]  ; clk        ; clk      ; None                        ; None                      ; 3.324 ns                ;
; N/A                                     ; 65.12 MHz ( period = 15.356 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg26[6]  ; clk        ; clk      ; None                        ; None                      ; 3.324 ns                ;
; N/A                                     ; 65.12 MHz ( period = 15.356 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg26[7]  ; clk        ; clk      ; None                        ; None                      ; 3.324 ns                ;
; N/A                                     ; 65.12 MHz ( period = 15.356 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg26[8]  ; clk        ; clk      ; None                        ; None                      ; 3.324 ns                ;
; N/A                                     ; 65.12 MHz ( period = 15.356 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg26[9]  ; clk        ; clk      ; None                        ; None                      ; 3.324 ns                ;
; N/A                                     ; 65.63 MHz ( period = 15.236 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg0[31]  ; clk        ; clk      ; None                        ; None                      ; 3.258 ns                ;
; N/A                                     ; 65.69 MHz ( period = 15.224 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg26[25] ; clk        ; clk      ; None                        ; None                      ; 3.248 ns                ;
; N/A                                     ; 65.69 MHz ( period = 15.224 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg26[13] ; clk        ; clk      ; None                        ; None                      ; 3.248 ns                ;
; N/A                                     ; 65.69 MHz ( period = 15.224 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg26[11] ; clk        ; clk      ; None                        ; None                      ; 3.248 ns                ;
; N/A                                     ; 65.69 MHz ( period = 15.224 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg26[12] ; clk        ; clk      ; None                        ; None                      ; 3.248 ns                ;
; N/A                                     ; 65.69 MHz ( period = 15.224 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg26[10] ; clk        ; clk      ; None                        ; None                      ; 3.248 ns                ;
; N/A                                     ; 65.69 MHz ( period = 15.224 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg26[16] ; clk        ; clk      ; None                        ; None                      ; 3.248 ns                ;
; N/A                                     ; 65.69 MHz ( period = 15.224 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg26[14] ; clk        ; clk      ; None                        ; None                      ; 3.248 ns                ;
; N/A                                     ; 65.69 MHz ( period = 15.224 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg26[15] ; clk        ; clk      ; None                        ; None                      ; 3.248 ns                ;
; N/A                                     ; 65.69 MHz ( period = 15.224 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg26[17] ; clk        ; clk      ; None                        ; None                      ; 3.248 ns                ;
; N/A                                     ; 65.72 MHz ( period = 15.216 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg26[2]  ; clk        ; clk      ; None                        ; None                      ; 3.254 ns                ;
; N/A                                     ; 65.72 MHz ( period = 15.216 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg26[3]  ; clk        ; clk      ; None                        ; None                      ; 3.254 ns                ;
; N/A                                     ; 65.72 MHz ( period = 15.216 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg26[4]  ; clk        ; clk      ; None                        ; None                      ; 3.254 ns                ;
; N/A                                     ; 65.72 MHz ( period = 15.216 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg26[5]  ; clk        ; clk      ; None                        ; None                      ; 3.254 ns                ;
; N/A                                     ; 65.72 MHz ( period = 15.216 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg26[6]  ; clk        ; clk      ; None                        ; None                      ; 3.254 ns                ;
; N/A                                     ; 65.72 MHz ( period = 15.216 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg26[7]  ; clk        ; clk      ; None                        ; None                      ; 3.254 ns                ;
; N/A                                     ; 65.72 MHz ( period = 15.216 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg26[8]  ; clk        ; clk      ; None                        ; None                      ; 3.254 ns                ;
; N/A                                     ; 65.72 MHz ( period = 15.216 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg26[9]  ; clk        ; clk      ; None                        ; None                      ; 3.254 ns                ;
; N/A                                     ; 66.07 MHz ( period = 15.136 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg26[2]  ; clk        ; clk      ; None                        ; None                      ; 3.214 ns                ;
; N/A                                     ; 66.07 MHz ( period = 15.136 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg26[3]  ; clk        ; clk      ; None                        ; None                      ; 3.214 ns                ;
; N/A                                     ; 66.07 MHz ( period = 15.136 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg26[4]  ; clk        ; clk      ; None                        ; None                      ; 3.214 ns                ;
; N/A                                     ; 66.07 MHz ( period = 15.136 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg26[5]  ; clk        ; clk      ; None                        ; None                      ; 3.214 ns                ;
; N/A                                     ; 66.07 MHz ( period = 15.136 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg26[6]  ; clk        ; clk      ; None                        ; None                      ; 3.214 ns                ;
; N/A                                     ; 66.07 MHz ( period = 15.136 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg26[7]  ; clk        ; clk      ; None                        ; None                      ; 3.214 ns                ;
; N/A                                     ; 66.07 MHz ( period = 15.136 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg26[8]  ; clk        ; clk      ; None                        ; None                      ; 3.214 ns                ;
; N/A                                     ; 66.07 MHz ( period = 15.136 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg26[9]  ; clk        ; clk      ; None                        ; None                      ; 3.214 ns                ;
; N/A                                     ; 66.13 MHz ( period = 15.122 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg12[25] ; clk        ; clk      ; None                        ; None                      ; 3.207 ns                ;
; N/A                                     ; 66.18 MHz ( period = 15.110 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg0[31]  ; clk        ; clk      ; None                        ; None                      ; 3.196 ns                ;
; N/A                                     ; 66.30 MHz ( period = 15.084 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg26[25] ; clk        ; clk      ; None                        ; None                      ; 3.178 ns                ;
; N/A                                     ; 66.30 MHz ( period = 15.084 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg26[13] ; clk        ; clk      ; None                        ; None                      ; 3.178 ns                ;
; N/A                                     ; 66.30 MHz ( period = 15.084 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg26[11] ; clk        ; clk      ; None                        ; None                      ; 3.178 ns                ;
; N/A                                     ; 66.30 MHz ( period = 15.084 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg26[12] ; clk        ; clk      ; None                        ; None                      ; 3.178 ns                ;
; N/A                                     ; 66.30 MHz ( period = 15.084 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg26[10] ; clk        ; clk      ; None                        ; None                      ; 3.178 ns                ;
; N/A                                     ; 66.30 MHz ( period = 15.084 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg26[16] ; clk        ; clk      ; None                        ; None                      ; 3.178 ns                ;
; N/A                                     ; 66.30 MHz ( period = 15.084 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg26[14] ; clk        ; clk      ; None                        ; None                      ; 3.178 ns                ;
; N/A                                     ; 66.30 MHz ( period = 15.084 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg26[15] ; clk        ; clk      ; None                        ; None                      ; 3.178 ns                ;
; N/A                                     ; 66.30 MHz ( period = 15.084 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg26[17] ; clk        ; clk      ; None                        ; None                      ; 3.178 ns                ;
; N/A                                     ; 66.38 MHz ( period = 15.064 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg16[29] ; clk        ; clk      ; None                        ; None                      ; 3.163 ns                ;
; N/A                                     ; 66.45 MHz ( period = 15.048 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg12[3]  ; clk        ; clk      ; None                        ; None                      ; 3.171 ns                ;
; N/A                                     ; 66.45 MHz ( period = 15.048 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg12[4]  ; clk        ; clk      ; None                        ; None                      ; 3.171 ns                ;
; N/A                                     ; 66.45 MHz ( period = 15.048 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg12[5]  ; clk        ; clk      ; None                        ; None                      ; 3.171 ns                ;
; N/A                                     ; 66.45 MHz ( period = 15.048 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg12[6]  ; clk        ; clk      ; None                        ; None                      ; 3.171 ns                ;
; N/A                                     ; 66.45 MHz ( period = 15.048 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg12[7]  ; clk        ; clk      ; None                        ; None                      ; 3.171 ns                ;
; N/A                                     ; 66.45 MHz ( period = 15.048 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg12[8]  ; clk        ; clk      ; None                        ; None                      ; 3.171 ns                ;
; N/A                                     ; 66.45 MHz ( period = 15.048 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg12[11] ; clk        ; clk      ; None                        ; None                      ; 3.171 ns                ;
; N/A                                     ; 66.45 MHz ( period = 15.048 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg12[10] ; clk        ; clk      ; None                        ; None                      ; 3.171 ns                ;
; N/A                                     ; 66.45 MHz ( period = 15.048 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg12[9]  ; clk        ; clk      ; None                        ; None                      ; 3.171 ns                ;
; N/A                                     ; 66.59 MHz ( period = 15.018 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg4[29]  ; clk        ; clk      ; None                        ; None                      ; 3.136 ns                ;
; N/A                                     ; 66.59 MHz ( period = 15.018 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg4[28]  ; clk        ; clk      ; None                        ; None                      ; 3.136 ns                ;
; N/A                                     ; 66.59 MHz ( period = 15.018 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg4[22]  ; clk        ; clk      ; None                        ; None                      ; 3.136 ns                ;
; N/A                                     ; 66.59 MHz ( period = 15.018 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg4[23]  ; clk        ; clk      ; None                        ; None                      ; 3.136 ns                ;
; N/A                                     ; 66.65 MHz ( period = 15.004 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg24[2]  ; clk        ; clk      ; None                        ; None                      ; 3.142 ns                ;
; N/A                                     ; 66.65 MHz ( period = 15.004 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg24[31] ; clk        ; clk      ; None                        ; None                      ; 3.142 ns                ;
; N/A                                     ; 66.65 MHz ( period = 15.004 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg26[25] ; clk        ; clk      ; None                        ; None                      ; 3.138 ns                ;
; N/A                                     ; 66.65 MHz ( period = 15.004 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg26[13] ; clk        ; clk      ; None                        ; None                      ; 3.138 ns                ;
; N/A                                     ; 66.65 MHz ( period = 15.004 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg26[11] ; clk        ; clk      ; None                        ; None                      ; 3.138 ns                ;
; N/A                                     ; 66.65 MHz ( period = 15.004 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg26[12] ; clk        ; clk      ; None                        ; None                      ; 3.138 ns                ;
; N/A                                     ; 66.65 MHz ( period = 15.004 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg26[10] ; clk        ; clk      ; None                        ; None                      ; 3.138 ns                ;
; N/A                                     ; 66.65 MHz ( period = 15.004 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg26[16] ; clk        ; clk      ; None                        ; None                      ; 3.138 ns                ;
; N/A                                     ; 66.65 MHz ( period = 15.004 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg26[14] ; clk        ; clk      ; None                        ; None                      ; 3.138 ns                ;
; N/A                                     ; 66.65 MHz ( period = 15.004 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg26[15] ; clk        ; clk      ; None                        ; None                      ; 3.138 ns                ;
; N/A                                     ; 66.65 MHz ( period = 15.004 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg26[17] ; clk        ; clk      ; None                        ; None                      ; 3.138 ns                ;
; N/A                                     ; 66.72 MHz ( period = 14.988 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg24[0]  ; clk        ; clk      ; None                        ; None                      ; 3.134 ns                ;
; N/A                                     ; 66.77 MHz ( period = 14.976 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg0[31]  ; clk        ; clk      ; None                        ; None                      ; 3.129 ns                ;
; N/A                                     ; 66.84 MHz ( period = 14.962 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg0[0]   ; clk        ; clk      ; None                        ; None                      ; 3.112 ns                ;
; N/A                                     ; 66.84 MHz ( period = 14.962 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg0[1]   ; clk        ; clk      ; None                        ; None                      ; 3.112 ns                ;
; N/A                                     ; 66.84 MHz ( period = 14.962 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg0[2]   ; clk        ; clk      ; None                        ; None                      ; 3.112 ns                ;
; N/A                                     ; 66.94 MHz ( period = 14.938 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg16[29] ; clk        ; clk      ; None                        ; None                      ; 3.101 ns                ;
; N/A                                     ; 66.96 MHz ( period = 14.934 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg8[0]   ; clk        ; clk      ; None                        ; None                      ; 3.098 ns                ;
; N/A                                     ; 66.96 MHz ( period = 14.934 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg8[1]   ; clk        ; clk      ; None                        ; None                      ; 3.098 ns                ;
; N/A                                     ; 66.96 MHz ( period = 14.934 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg8[2]   ; clk        ; clk      ; None                        ; None                      ; 3.098 ns                ;
; N/A                                     ; 66.96 MHz ( period = 14.934 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg8[3]   ; clk        ; clk      ; None                        ; None                      ; 3.098 ns                ;
; N/A                                     ; 66.96 MHz ( period = 14.934 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg8[4]   ; clk        ; clk      ; None                        ; None                      ; 3.098 ns                ;
; N/A                                     ; 66.96 MHz ( period = 14.934 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg8[5]   ; clk        ; clk      ; None                        ; None                      ; 3.098 ns                ;
; N/A                                     ; 66.96 MHz ( period = 14.934 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg8[6]   ; clk        ; clk      ; None                        ; None                      ; 3.098 ns                ;
; N/A                                     ; 66.96 MHz ( period = 14.934 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg8[31]  ; clk        ; clk      ; None                        ; None                      ; 3.098 ns                ;
; N/A                                     ; 66.96 MHz ( period = 14.934 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg8[30]  ; clk        ; clk      ; None                        ; None                      ; 3.098 ns                ;
; N/A                                     ; 66.96 MHz ( period = 14.934 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg8[24]  ; clk        ; clk      ; None                        ; None                      ; 3.098 ns                ;
; N/A                                     ; 66.99 MHz ( period = 14.928 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg4[0]   ; clk        ; clk      ; None                        ; None                      ; 3.094 ns                ;
; N/A                                     ; 66.99 MHz ( period = 14.928 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg4[5]   ; clk        ; clk      ; None                        ; None                      ; 3.094 ns                ;
; N/A                                     ; 66.99 MHz ( period = 14.928 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg4[31]  ; clk        ; clk      ; None                        ; None                      ; 3.094 ns                ;
; N/A                                     ; 66.99 MHz ( period = 14.928 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg4[30]  ; clk        ; clk      ; None                        ; None                      ; 3.094 ns                ;
; N/A                                     ; 67.06 MHz ( period = 14.912 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg26[2]  ; clk        ; clk      ; None                        ; None                      ; 3.102 ns                ;
; N/A                                     ; 67.06 MHz ( period = 14.912 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg26[3]  ; clk        ; clk      ; None                        ; None                      ; 3.102 ns                ;
; N/A                                     ; 67.06 MHz ( period = 14.912 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg26[4]  ; clk        ; clk      ; None                        ; None                      ; 3.102 ns                ;
; N/A                                     ; 67.06 MHz ( period = 14.912 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg26[5]  ; clk        ; clk      ; None                        ; None                      ; 3.102 ns                ;
; N/A                                     ; 67.06 MHz ( period = 14.912 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg26[6]  ; clk        ; clk      ; None                        ; None                      ; 3.102 ns                ;
; N/A                                     ; 67.06 MHz ( period = 14.912 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg26[7]  ; clk        ; clk      ; None                        ; None                      ; 3.102 ns                ;
; N/A                                     ; 67.06 MHz ( period = 14.912 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg26[8]  ; clk        ; clk      ; None                        ; None                      ; 3.102 ns                ;
; N/A                                     ; 67.06 MHz ( period = 14.912 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg26[9]  ; clk        ; clk      ; None                        ; None                      ; 3.102 ns                ;
; N/A                                     ; 67.09 MHz ( period = 14.906 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg16[31] ; clk        ; clk      ; None                        ; None                      ; 3.093 ns                ;
; N/A                                     ; 67.09 MHz ( period = 14.906 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg0[29]  ; clk        ; clk      ; None                        ; None                      ; 3.115 ns                ;
; N/A                                     ; 67.09 MHz ( period = 14.906 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg0[28]  ; clk        ; clk      ; None                        ; None                      ; 3.115 ns                ;
; N/A                                     ; 67.18 MHz ( period = 14.886 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg26[29] ; clk        ; clk      ; None                        ; None                      ; 3.072 ns                ;
; N/A                                     ; 67.18 MHz ( period = 14.886 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg26[28] ; clk        ; clk      ; None                        ; None                      ; 3.072 ns                ;
; N/A                                     ; 67.23 MHz ( period = 14.874 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg4[29]  ; clk        ; clk      ; None                        ; None                      ; 3.064 ns                ;
; N/A                                     ; 67.23 MHz ( period = 14.874 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg4[28]  ; clk        ; clk      ; None                        ; None                      ; 3.064 ns                ;
; N/A                                     ; 67.23 MHz ( period = 14.874 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg4[22]  ; clk        ; clk      ; None                        ; None                      ; 3.064 ns                ;
; N/A                                     ; 67.23 MHz ( period = 14.874 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg4[23]  ; clk        ; clk      ; None                        ; None                      ; 3.064 ns                ;
; N/A                                     ; 67.31 MHz ( period = 14.856 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg12[25] ; clk        ; clk      ; None                        ; None                      ; 3.075 ns                ;
; N/A                                     ; 67.40 MHz ( period = 14.836 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg0[0]   ; clk        ; clk      ; None                        ; None                      ; 3.050 ns                ;
; N/A                                     ; 67.40 MHz ( period = 14.836 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg0[1]   ; clk        ; clk      ; None                        ; None                      ; 3.050 ns                ;
; N/A                                     ; 67.40 MHz ( period = 14.836 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg0[2]   ; clk        ; clk      ; None                        ; None                      ; 3.050 ns                ;
; N/A                                     ; 67.44 MHz ( period = 14.828 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg0[30]  ; clk        ; clk      ; None                        ; None                      ; 3.056 ns                ;
; N/A                                     ; 67.47 MHz ( period = 14.822 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg16[6]  ; clk        ; clk      ; None                        ; None                      ; 3.047 ns                ;
; N/A                                     ; 67.47 MHz ( period = 14.822 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg16[28] ; clk        ; clk      ; None                        ; None                      ; 3.047 ns                ;
; N/A                                     ; 67.47 MHz ( period = 14.822 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg16[13] ; clk        ; clk      ; None                        ; None                      ; 3.047 ns                ;
; N/A                                     ; 67.47 MHz ( period = 14.822 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg16[11] ; clk        ; clk      ; None                        ; None                      ; 3.047 ns                ;
; N/A                                     ; 67.48 MHz ( period = 14.820 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg18[0]  ; clk        ; clk      ; None                        ; None                      ; 3.054 ns                ;
; N/A                                     ; 67.48 MHz ( period = 14.820 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg18[1]  ; clk        ; clk      ; None                        ; None                      ; 3.054 ns                ;
; N/A                                     ; 67.48 MHz ( period = 14.820 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg18[31] ; clk        ; clk      ; None                        ; None                      ; 3.054 ns                ;
; N/A                                     ; 67.48 MHz ( period = 14.820 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg18[30] ; clk        ; clk      ; None                        ; None                      ; 3.054 ns                ;
; N/A                                     ; 67.48 MHz ( period = 14.820 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg18[24] ; clk        ; clk      ; None                        ; None                      ; 3.054 ns                ;
; N/A                                     ; 67.53 MHz ( period = 14.808 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg8[0]   ; clk        ; clk      ; None                        ; None                      ; 3.036 ns                ;
; N/A                                     ; 67.53 MHz ( period = 14.808 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg8[1]   ; clk        ; clk      ; None                        ; None                      ; 3.036 ns                ;
; N/A                                     ; 67.53 MHz ( period = 14.808 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg8[2]   ; clk        ; clk      ; None                        ; None                      ; 3.036 ns                ;
; N/A                                     ; 67.53 MHz ( period = 14.808 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg8[3]   ; clk        ; clk      ; None                        ; None                      ; 3.036 ns                ;
; N/A                                     ; 67.53 MHz ( period = 14.808 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg8[4]   ; clk        ; clk      ; None                        ; None                      ; 3.036 ns                ;
; N/A                                     ; 67.53 MHz ( period = 14.808 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg8[5]   ; clk        ; clk      ; None                        ; None                      ; 3.036 ns                ;
; N/A                                     ; 67.53 MHz ( period = 14.808 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg8[6]   ; clk        ; clk      ; None                        ; None                      ; 3.036 ns                ;
; N/A                                     ; 67.53 MHz ( period = 14.808 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg8[31]  ; clk        ; clk      ; None                        ; None                      ; 3.036 ns                ;
; N/A                                     ; 67.53 MHz ( period = 14.808 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg8[30]  ; clk        ; clk      ; None                        ; None                      ; 3.036 ns                ;
; N/A                                     ; 67.53 MHz ( period = 14.808 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg8[24]  ; clk        ; clk      ; None                        ; None                      ; 3.036 ns                ;
; N/A                                     ; 67.56 MHz ( period = 14.802 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg12[27] ; clk        ; clk      ; None                        ; None                      ; 3.048 ns                ;
; N/A                                     ; 67.56 MHz ( period = 14.802 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg12[20] ; clk        ; clk      ; None                        ; None                      ; 3.048 ns                ;
; N/A                                     ; 67.56 MHz ( period = 14.802 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg12[18] ; clk        ; clk      ; None                        ; None                      ; 3.048 ns                ;
; N/A                                     ; 67.56 MHz ( period = 14.802 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg12[19] ; clk        ; clk      ; None                        ; None                      ; 3.048 ns                ;
; N/A                                     ; 67.56 MHz ( period = 14.802 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg12[17] ; clk        ; clk      ; None                        ; None                      ; 3.048 ns                ;
; N/A                                     ; 67.57 MHz ( period = 14.800 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg0[13]  ; clk        ; clk      ; None                        ; None                      ; 3.036 ns                ;
; N/A                                     ; 67.57 MHz ( period = 14.800 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg0[11]  ; clk        ; clk      ; None                        ; None                      ; 3.036 ns                ;
; N/A                                     ; 67.58 MHz ( period = 14.798 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg16[29] ; clk        ; clk      ; None                        ; None                      ; 3.031 ns                ;
; N/A                                     ; 67.59 MHz ( period = 14.794 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg0[24]  ; clk        ; clk      ; None                        ; None                      ; 3.036 ns                ;
; N/A                                     ; 67.64 MHz ( period = 14.784 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg4[0]   ; clk        ; clk      ; None                        ; None                      ; 3.022 ns                ;
; N/A                                     ; 67.64 MHz ( period = 14.784 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg4[5]   ; clk        ; clk      ; None                        ; None                      ; 3.022 ns                ;
; N/A                                     ; 67.64 MHz ( period = 14.784 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg4[31]  ; clk        ; clk      ; None                        ; None                      ; 3.022 ns                ;
; N/A                                     ; 67.64 MHz ( period = 14.784 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg4[30]  ; clk        ; clk      ; None                        ; None                      ; 3.022 ns                ;
; N/A                                     ; 67.65 MHz ( period = 14.782 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg12[3]  ; clk        ; clk      ; None                        ; None                      ; 3.039 ns                ;
; N/A                                     ; 67.65 MHz ( period = 14.782 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg12[4]  ; clk        ; clk      ; None                        ; None                      ; 3.039 ns                ;
; N/A                                     ; 67.65 MHz ( period = 14.782 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg12[5]  ; clk        ; clk      ; None                        ; None                      ; 3.039 ns                ;
; N/A                                     ; 67.65 MHz ( period = 14.782 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg12[6]  ; clk        ; clk      ; None                        ; None                      ; 3.039 ns                ;
; N/A                                     ; 67.65 MHz ( period = 14.782 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg12[7]  ; clk        ; clk      ; None                        ; None                      ; 3.039 ns                ;
; N/A                                     ; 67.65 MHz ( period = 14.782 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg4[29]  ; clk        ; clk      ; None                        ; None                      ; 3.018 ns                ;
; N/A                                     ; 67.65 MHz ( period = 14.782 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg4[28]  ; clk        ; clk      ; None                        ; None                      ; 3.018 ns                ;
; N/A                                     ; 67.65 MHz ( period = 14.782 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg4[22]  ; clk        ; clk      ; None                        ; None                      ; 3.018 ns                ;
; N/A                                     ; 67.65 MHz ( period = 14.782 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg4[23]  ; clk        ; clk      ; None                        ; None                      ; 3.018 ns                ;
; N/A                                     ; 67.65 MHz ( period = 14.782 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg12[8]  ; clk        ; clk      ; None                        ; None                      ; 3.039 ns                ;
; N/A                                     ; 67.65 MHz ( period = 14.782 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg12[11] ; clk        ; clk      ; None                        ; None                      ; 3.039 ns                ;
; N/A                                     ; 67.65 MHz ( period = 14.782 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg12[10] ; clk        ; clk      ; None                        ; None                      ; 3.039 ns                ;
; N/A                                     ; 67.65 MHz ( period = 14.782 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg12[9]  ; clk        ; clk      ; None                        ; None                      ; 3.039 ns                ;
; N/A                                     ; 67.66 MHz ( period = 14.780 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg16[31] ; clk        ; clk      ; None                        ; None                      ; 3.031 ns                ;
; N/A                                     ; 67.66 MHz ( period = 14.780 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg0[29]  ; clk        ; clk      ; None                        ; None                      ; 3.053 ns                ;
; N/A                                     ; 67.66 MHz ( period = 14.780 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg8[29]  ; clk        ; clk      ; None                        ; None                      ; 3.052 ns                ;
; N/A                                     ; 67.66 MHz ( period = 14.780 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg8[28]  ; clk        ; clk      ; None                        ; None                      ; 3.052 ns                ;
; N/A                                     ; 67.66 MHz ( period = 14.780 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg0[28]  ; clk        ; clk      ; None                        ; None                      ; 3.053 ns                ;
; N/A                                     ; 67.66 MHz ( period = 14.780 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg8[27]  ; clk        ; clk      ; None                        ; None                      ; 3.052 ns                ;
; N/A                                     ; 67.66 MHz ( period = 14.780 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg26[25] ; clk        ; clk      ; None                        ; None                      ; 3.026 ns                ;
; N/A                                     ; 67.66 MHz ( period = 14.780 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg8[23]  ; clk        ; clk      ; None                        ; None                      ; 3.052 ns                ;
; N/A                                     ; 67.66 MHz ( period = 14.780 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg26[13] ; clk        ; clk      ; None                        ; None                      ; 3.026 ns                ;
; N/A                                     ; 67.66 MHz ( period = 14.780 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg26[11] ; clk        ; clk      ; None                        ; None                      ; 3.026 ns                ;
; N/A                                     ; 67.66 MHz ( period = 14.780 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg26[12] ; clk        ; clk      ; None                        ; None                      ; 3.026 ns                ;
; N/A                                     ; 67.66 MHz ( period = 14.780 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg26[10] ; clk        ; clk      ; None                        ; None                      ; 3.026 ns                ;
; N/A                                     ; 67.66 MHz ( period = 14.780 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg26[16] ; clk        ; clk      ; None                        ; None                      ; 3.026 ns                ;
; N/A                                     ; 67.66 MHz ( period = 14.780 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg26[14] ; clk        ; clk      ; None                        ; None                      ; 3.026 ns                ;
; N/A                                     ; 67.66 MHz ( period = 14.780 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg26[15] ; clk        ; clk      ; None                        ; None                      ; 3.026 ns                ;
; N/A                                     ; 67.66 MHz ( period = 14.780 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg26[17] ; clk        ; clk      ; None                        ; None                      ; 3.026 ns                ;
; N/A                                     ; 67.67 MHz ( period = 14.778 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg2[29]  ; clk        ; clk      ; None                        ; None                      ; 3.052 ns                ;
; N/A                                     ; 67.67 MHz ( period = 14.778 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg2[28]  ; clk        ; clk      ; None                        ; None                      ; 3.052 ns                ;
; N/A                                     ; 67.67 MHz ( period = 14.778 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg2[23]  ; clk        ; clk      ; None                        ; None                      ; 3.052 ns                ;
; N/A                                     ; 67.68 MHz ( period = 14.776 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg18[29] ; clk        ; clk      ; None                        ; None                      ; 3.011 ns                ;
; N/A                                     ; 67.68 MHz ( period = 14.776 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg18[28] ; clk        ; clk      ; None                        ; None                      ; 3.011 ns                ;
; N/A                                     ; 67.68 MHz ( period = 14.776 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg16[22] ; clk        ; clk      ; None                        ; None                      ; 3.016 ns                ;
; N/A                                     ; 67.68 MHz ( period = 14.776 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg18[22] ; clk        ; clk      ; None                        ; None                      ; 3.011 ns                ;
; N/A                                     ; 67.68 MHz ( period = 14.776 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg18[23] ; clk        ; clk      ; None                        ; None                      ; 3.011 ns                ;
; N/A                                     ; 67.71 MHz ( period = 14.768 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg26[0]  ; clk        ; clk      ; None                        ; None                      ; 3.026 ns                ;
; N/A                                     ; 67.71 MHz ( period = 14.768 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg26[1]  ; clk        ; clk      ; None                        ; None                      ; 3.026 ns                ;
; N/A                                     ; 67.71 MHz ( period = 14.768 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg26[31] ; clk        ; clk      ; None                        ; None                      ; 3.026 ns                ;
; N/A                                     ; 67.71 MHz ( period = 14.768 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg26[30] ; clk        ; clk      ; None                        ; None                      ; 3.026 ns                ;
; N/A                                     ; 67.71 MHz ( period = 14.768 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg26[24] ; clk        ; clk      ; None                        ; None                      ; 3.026 ns                ;
; N/A                                     ; 67.73 MHz ( period = 14.764 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg4[26]  ; clk        ; clk      ; None                        ; None                      ; 3.019 ns                ;
; N/A                                     ; 67.73 MHz ( period = 14.764 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg4[13]  ; clk        ; clk      ; None                        ; None                      ; 3.019 ns                ;
; N/A                                     ; 67.73 MHz ( period = 14.764 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg4[11]  ; clk        ; clk      ; None                        ; None                      ; 3.019 ns                ;
; N/A                                     ; 67.73 MHz ( period = 14.764 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg4[12]  ; clk        ; clk      ; None                        ; None                      ; 3.019 ns                ;
; N/A                                     ; 67.73 MHz ( period = 14.764 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg4[10]  ; clk        ; clk      ; None                        ; None                      ; 3.019 ns                ;
; N/A                                     ; 67.73 MHz ( period = 14.764 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg4[16]  ; clk        ; clk      ; None                        ; None                      ; 3.019 ns                ;
; N/A                                     ; 67.73 MHz ( period = 14.764 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg4[14]  ; clk        ; clk      ; None                        ; None                      ; 3.019 ns                ;
; N/A                                     ; 67.78 MHz ( period = 14.754 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg0[31]  ; clk        ; clk      ; None                        ; None                      ; 3.018 ns                ;
; N/A                                     ; 67.82 MHz ( period = 14.746 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg4[4]   ; clk        ; clk      ; None                        ; None                      ; 3.018 ns                ;
; N/A                                     ; 67.82 MHz ( period = 14.746 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg26[29] ; clk        ; clk      ; None                        ; None                      ; 3.002 ns                ;
; N/A                                     ; 67.82 MHz ( period = 14.746 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg26[28] ; clk        ; clk      ; None                        ; None                      ; 3.002 ns                ;
; N/A                                     ; 67.82 MHz ( period = 14.744 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg0[22]  ; clk        ; clk      ; None                        ; None                      ; 3.000 ns                ;
; N/A                                     ; 67.85 MHz ( period = 14.738 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg24[2]  ; clk        ; clk      ; None                        ; None                      ; 3.010 ns                ;
; N/A                                     ; 67.85 MHz ( period = 14.738 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg24[31] ; clk        ; clk      ; None                        ; None                      ; 3.010 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                            ;                           ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+---------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clk'                                                                                                                                                                                                                            ;
+------------------------------------------+-----------------------------------------------------+--------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                                                ; To                             ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------------------------------+--------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[15]                        ; memToReg:inst7|memToRegOut[15] ; clk        ; clk      ; None                       ; None                       ; 1.075 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[15]                      ; memToReg:inst7|memToRegOut[15] ; clk        ; clk      ; None                       ; None                       ; 1.242 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[3]               ; memToReg:inst7|memToRegOut[15] ; clk        ; clk      ; None                       ; None                       ; 1.589 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[29]                           ; memToReg:inst7|memToRegOut[29] ; clk        ; clk      ; None                       ; None                       ; 1.549 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxregdst[1]                 ; regDST:inst15|regDSTOut[3]     ; clk        ; clk      ; None                       ; None                       ; 1.545 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[0]                         ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 1.750 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[28]                        ; memToReg:inst7|memToRegOut[28] ; clk        ; clk      ; None                       ; None                       ; 1.640 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.154 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[17]                        ; memToReg:inst7|memToRegOut[17] ; clk        ; clk      ; None                       ; None                       ; 1.702 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[16]                           ; memToReg:inst7|memToRegOut[16] ; clk        ; clk      ; None                       ; None                       ; 1.696 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[2]                        ; memToReg:inst7|memToRegOut[18] ; clk        ; clk      ; None                       ; None                       ; 1.717 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[27]                        ; memToReg:inst7|memToRegOut[27] ; clk        ; clk      ; None                       ; None                       ; 1.735 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[3]               ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.149 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[13]                       ; regDST:inst15|regDSTOut[2]     ; clk        ; clk      ; None                       ; None                       ; 1.537 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr25_21[1]                       ; regDST:inst15|regDSTOut[1]     ; clk        ; clk      ; None                       ; None                       ; 1.574 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[1]                              ; memToReg:inst7|memToRegOut[1]  ; clk        ; clk      ; None                       ; None                       ; 1.844 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[0]                       ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.019 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxregdst[1]                 ; regDST:inst15|regDSTOut[0]     ; clk        ; clk      ; None                       ; None                       ; 1.805 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[27]                             ; memToReg:inst7|memToRegOut[27] ; clk        ; clk      ; None                       ; None                       ; 1.857 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxregdst[1]                 ; regDST:inst15|regDSTOut[1]     ; clk        ; clk      ; None                       ; None                       ; 1.826 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[3]                        ; memToReg:inst7|memToRegOut[19] ; clk        ; clk      ; None                       ; None                       ; 1.881 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[7]                        ; memToReg:inst7|memToRegOut[23] ; clk        ; clk      ; None                       ; None                       ; 1.873 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[1]                       ; memToReg:inst7|memToRegOut[1]  ; clk        ; clk      ; None                       ; None                       ; 1.907 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[27]                      ; memToReg:inst7|memToRegOut[27] ; clk        ; clk      ; None                       ; None                       ; 1.924 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxregdst[0]                 ; regDST:inst15|regDSTOut[4]     ; clk        ; clk      ; None                       ; None                       ; 1.877 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[11]                       ; regDST:inst15|regDSTOut[0]     ; clk        ; clk      ; None                       ; None                       ; 1.682 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxregdst[0]                 ; regDST:inst15|regDSTOut[3]     ; clk        ; clk      ; None                       ; None                       ; 1.885 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[14]                       ; memToReg:inst7|memToRegOut[30] ; clk        ; clk      ; None                       ; None                       ; 1.919 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxregdst[0]                 ; regDST:inst15|regDSTOut[0]     ; clk        ; clk      ; None                       ; None                       ; 1.893 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxxxchgctrl                 ; regDST:inst15|regDSTOut[0]     ; clk        ; clk      ; None                       ; None                       ; 1.898 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.113 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr20_16[4]                       ; regDST:inst15|regDSTOut[4]     ; clk        ; clk      ; None                       ; None                       ; 1.714 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[19]                           ; memToReg:inst7|memToRegOut[19] ; clk        ; clk      ; None                       ; None                       ; 1.933 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[30]                           ; memToReg:inst7|memToRegOut[30] ; clk        ; clk      ; None                       ; None                       ; 1.953 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr20_16[1]                       ; regDST:inst15|regDSTOut[1]     ; clk        ; clk      ; None                       ; None                       ; 1.719 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[26]                            ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.122 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxregdst[0]                 ; regDST:inst15|regDSTOut[1]     ; clk        ; clk      ; None                       ; None                       ; 1.930 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxxxchgctrl                 ; regDST:inst15|regDSTOut[1]     ; clk        ; clk      ; None                       ; None                       ; 1.931 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[16]                        ; memToReg:inst7|memToRegOut[16] ; clk        ; clk      ; None                       ; None                       ; 1.990 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxregdst[0]                 ; regDST:inst15|regDSTOut[2]     ; clk        ; clk      ; None                       ; None                       ; 1.938 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[1]                        ; memToReg:inst7|memToRegOut[17] ; clk        ; clk      ; None                       ; None                       ; 1.989 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[24]                      ; memToReg:inst7|memToRegOut[24] ; clk        ; clk      ; None                       ; None                       ; 2.003 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[13]                      ; memToReg:inst7|memToRegOut[13] ; clk        ; clk      ; None                       ; None                       ; 2.039 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[10]                       ; memToReg:inst7|memToRegOut[26] ; clk        ; clk      ; None                       ; None                       ; 2.016 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[15]                       ; memToReg:inst7|memToRegOut[15] ; clk        ; clk      ; None                       ; None                       ; 2.018 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[30]                             ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.183 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr25_21[0]                       ; regDST:inst15|regDSTOut[0]     ; clk        ; clk      ; None                       ; None                       ; 1.801 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[2]                       ; memToReg:inst7|memToRegOut[2]  ; clk        ; clk      ; None                       ; None                       ; 2.028 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[1]                            ; memToReg:inst7|memToRegOut[1]  ; clk        ; clk      ; None                       ; None                       ; 2.033 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxxxchgctrl                 ; regDST:inst15|regDSTOut[4]     ; clk        ; clk      ; None                       ; None                       ; 2.008 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.428 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxxxchgctrl                 ; memToReg:inst7|memToRegOut[15] ; clk        ; clk      ; None                       ; None                       ; 2.264 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[13]                       ; memToReg:inst7|memToRegOut[29] ; clk        ; clk      ; None                       ; None                       ; 2.092 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxxxchgctrl                 ; regDST:inst15|regDSTOut[3]     ; clk        ; clk      ; None                       ; None                       ; 2.041 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[11]                       ; memToReg:inst7|memToRegOut[27] ; clk        ; clk      ; None                       ; None                       ; 2.090 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[21]                      ; memToReg:inst7|memToRegOut[21] ; clk        ; clk      ; None                       ; None                       ; 2.087 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[31]                           ; memToReg:inst7|memToRegOut[31] ; clk        ; clk      ; None                       ; None                       ; 2.082 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxxxchgctrl                 ; regDST:inst15|regDSTOut[2]     ; clk        ; clk      ; None                       ; None                       ; 2.066 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[9]                       ; memToReg:inst7|memToRegOut[9]  ; clk        ; clk      ; None                       ; None                       ; 2.115 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[27]                           ; memToReg:inst7|memToRegOut[27] ; clk        ; clk      ; None                       ; None                       ; 2.116 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[2]                        ; memToReg:inst7|memToRegOut[2]  ; clk        ; clk      ; None                       ; None                       ; 2.129 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[17]                      ; memToReg:inst7|memToRegOut[17] ; clk        ; clk      ; None                       ; None                       ; 2.150 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxregdst[1]                 ; regDST:inst15|regDSTOut[2]     ; clk        ; clk      ; None                       ; None                       ; 2.112 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[8]                        ; memToReg:inst7|memToRegOut[24] ; clk        ; clk      ; None                       ; None                       ; 2.146 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[9]  ; clk        ; clk      ; None                       ; None                       ; 2.361 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[15] ; clk        ; clk      ; None                       ; None                       ; 2.153 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[12]                      ; memToReg:inst7|memToRegOut[12] ; clk        ; clk      ; None                       ; None                       ; 2.163 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[10]                      ; memToReg:inst7|memToRegOut[10] ; clk        ; clk      ; None                       ; None                       ; 2.179 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[28]                             ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.356 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxregdst[1]                 ; regDST:inst15|regDSTOut[4]     ; clk        ; clk      ; None                       ; None                       ; 2.157 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr20_16[3]                       ; regDST:inst15|regDSTOut[3]     ; clk        ; clk      ; None                       ; None                       ; 1.955 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[12] ; clk        ; clk      ; None                       ; None                       ; 2.432 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[5]                            ; memToReg:inst7|memToRegOut[5]  ; clk        ; clk      ; None                       ; None                       ; 2.230 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[6]                        ; memToReg:inst7|memToRegOut[22] ; clk        ; clk      ; None                       ; None                       ; 2.224 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[6]                            ; memToReg:inst7|memToRegOut[6]  ; clk        ; clk      ; None                       ; None                       ; 2.271 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[28]                           ; memToReg:inst7|memToRegOut[28] ; clk        ; clk      ; None                       ; None                       ; 2.244 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr25_21[3]                       ; regDST:inst15|regDSTOut[3]     ; clk        ; clk      ; None                       ; None                       ; 2.050 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[23]                      ; memToReg:inst7|memToRegOut[23] ; clk        ; clk      ; None                       ; None                       ; 2.279 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[16] ; clk        ; clk      ; None                       ; None                       ; 2.308 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[10] ; clk        ; clk      ; None                       ; None                       ; 2.527 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[3]                       ; memToReg:inst7|memToRegOut[3]  ; clk        ; clk      ; None                       ; None                       ; 2.337 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[13] ; clk        ; clk      ; None                       ; None                       ; 2.539 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[28]                            ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.528 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[30]                            ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.521 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[5]                        ; memToReg:inst7|memToRegOut[21] ; clk        ; clk      ; None                       ; None                       ; 2.378 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[24]                             ; memToReg:inst7|memToRegOut[24] ; clk        ; clk      ; None                       ; None                       ; 2.360 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[24]                        ; memToReg:inst7|memToRegOut[24] ; clk        ; clk      ; None                       ; None                       ; 2.365 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[15] ; clk        ; clk      ; None                       ; None                       ; 2.585 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[14]                       ; regDST:inst15|regDSTOut[3]     ; clk        ; clk      ; None                       ; None                       ; 2.126 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[12] ; clk        ; clk      ; None                       ; None                       ; 2.391 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[31]                      ; memToReg:inst7|memToRegOut[31] ; clk        ; clk      ; None                       ; None                       ; 2.372 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[18]                           ; memToReg:inst7|memToRegOut[18] ; clk        ; clk      ; None                       ; None                       ; 2.401 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[3]               ; memToReg:inst7|memToRegOut[12] ; clk        ; clk      ; None                       ; None                       ; 2.619 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[2]                            ; memToReg:inst7|memToRegOut[2]  ; clk        ; clk      ; None                       ; None                       ; 2.410 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[12]                       ; memToReg:inst7|memToRegOut[12] ; clk        ; clk      ; None                       ; None                       ; 2.434 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[29]                        ; memToReg:inst7|memToRegOut[29] ; clk        ; clk      ; None                       ; None                       ; 2.473 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[29]                            ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.645 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr25_21[2]                       ; regDST:inst15|regDSTOut[2]     ; clk        ; clk      ; None                       ; None                       ; 2.227 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[21]                           ; memToReg:inst7|memToRegOut[21] ; clk        ; clk      ; None                       ; None                       ; 2.474 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[9]  ; clk        ; clk      ; None                       ; None                       ; 2.484 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[14] ; clk        ; clk      ; None                       ; None                       ; 2.698 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[9]                        ; memToReg:inst7|memToRegOut[25] ; clk        ; clk      ; None                       ; None                       ; 2.479 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[13] ; clk        ; clk      ; None                       ; None                       ; 2.496 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[10]                           ; memToReg:inst7|memToRegOut[10] ; clk        ; clk      ; None                       ; None                       ; 2.506 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[31] ; clk        ; clk      ; None                       ; None                       ; 2.715 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[3]               ; memToReg:inst7|memToRegOut[13] ; clk        ; clk      ; None                       ; None                       ; 2.724 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr25_21[4]                       ; regDST:inst15|regDSTOut[4]     ; clk        ; clk      ; None                       ; None                       ; 2.284 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr20_16[2]                       ; regDST:inst15|regDSTOut[2]     ; clk        ; clk      ; None                       ; None                       ; 2.283 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[4]                       ; memToReg:inst7|memToRegOut[4]  ; clk        ; clk      ; None                       ; None                       ; 2.534 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[16] ; clk        ; clk      ; None                       ; None                       ; 2.741 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[31]                        ; memToReg:inst7|memToRegOut[31] ; clk        ; clk      ; None                       ; None                       ; 2.522 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[21]                        ; memToReg:inst7|memToRegOut[21] ; clk        ; clk      ; None                       ; None                       ; 2.553 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[24]                            ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.712 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[10]                        ; memToReg:inst7|memToRegOut[10] ; clk        ; clk      ; None                       ; None                       ; 2.569 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[21]                             ; memToReg:inst7|memToRegOut[21] ; clk        ; clk      ; None                       ; None                       ; 2.569 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[23]                             ; memToReg:inst7|memToRegOut[23] ; clk        ; clk      ; None                       ; None                       ; 2.555 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[7]                       ; memToReg:inst7|memToRegOut[7]  ; clk        ; clk      ; None                       ; None                       ; 2.593 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[27]                            ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.741 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[28] ; clk        ; clk      ; None                       ; None                       ; 2.593 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[7]                              ; memToReg:inst7|memToRegOut[7]  ; clk        ; clk      ; None                       ; None                       ; 2.623 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[20]                        ; memToReg:inst7|memToRegOut[20] ; clk        ; clk      ; None                       ; None                       ; 2.611 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[15]                       ; memToReg:inst7|memToRegOut[31] ; clk        ; clk      ; None                       ; None                       ; 2.622 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[24]                             ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.784 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[30]                        ; memToReg:inst7|memToRegOut[30] ; clk        ; clk      ; None                       ; None                       ; 2.640 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[10] ; clk        ; clk      ; None                       ; None                       ; 2.650 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[1]  ; clk        ; clk      ; None                       ; None                       ; 2.856 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[14] ; clk        ; clk      ; None                       ; None                       ; 2.655 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[20] ; clk        ; clk      ; None                       ; None                       ; 2.671 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[3]               ; memToReg:inst7|memToRegOut[14] ; clk        ; clk      ; None                       ; None                       ; 2.883 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[15]                             ; memToReg:inst7|memToRegOut[15] ; clk        ; clk      ; None                       ; None                       ; 2.694 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[13]                             ; memToReg:inst7|memToRegOut[13] ; clk        ; clk      ; None                       ; None                       ; 2.693 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[10]                       ; memToReg:inst7|memToRegOut[10] ; clk        ; clk      ; None                       ; None                       ; 2.690 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[14]                      ; memToReg:inst7|memToRegOut[14] ; clk        ; clk      ; None                       ; None                       ; 2.690 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[16]                             ; memToReg:inst7|memToRegOut[16] ; clk        ; clk      ; None                       ; None                       ; 2.739 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[3]                        ; memToReg:inst7|memToRegOut[3]  ; clk        ; clk      ; None                       ; None                       ; 2.736 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[3]               ; memToReg:inst7|memToRegOut[10] ; clk        ; clk      ; None                       ; None                       ; 2.950 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[4]                        ; memToReg:inst7|memToRegOut[20] ; clk        ; clk      ; None                       ; None                       ; 2.752 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[18] ; clk        ; clk      ; None                       ; None                       ; 2.759 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[23]                           ; memToReg:inst7|memToRegOut[23] ; clk        ; clk      ; None                       ; None                       ; 2.735 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[20]                           ; memToReg:inst7|memToRegOut[20] ; clk        ; clk      ; None                       ; None                       ; 2.738 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[28]                      ; memToReg:inst7|memToRegOut[28] ; clk        ; clk      ; None                       ; None                       ; 2.771 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[17] ; clk        ; clk      ; None                       ; None                       ; 2.779 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxxxchgctrl                 ; memToReg:inst7|memToRegOut[27] ; clk        ; clk      ; None                       ; None                       ; 2.986 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxalusrca[0]                ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 2.968 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[16]                      ; memToReg:inst7|memToRegOut[16] ; clk        ; clk      ; None                       ; None                       ; 2.811 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[26]                           ; memToReg:inst7|memToRegOut[26] ; clk        ; clk      ; None                       ; None                       ; 2.780 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[25]                           ; memToReg:inst7|memToRegOut[25] ; clk        ; clk      ; None                       ; None                       ; 2.781 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[17]                             ; memToReg:inst7|memToRegOut[17] ; clk        ; clk      ; None                       ; None                       ; 2.826 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[12]                             ; memToReg:inst7|memToRegOut[12] ; clk        ; clk      ; None                       ; None                       ; 2.838 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[3]                         ; memToReg:inst7|memToRegOut[3]  ; clk        ; clk      ; None                       ; None                       ; 2.838 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[28] ; clk        ; clk      ; None                       ; None                       ; 3.026 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[3]  ; clk        ; clk      ; None                       ; None                       ; 3.064 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[27] ; clk        ; clk      ; None                       ; None                       ; 2.868 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[29]                      ; memToReg:inst7|memToRegOut[29] ; clk        ; clk      ; None                       ; None                       ; 2.894 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[28]                             ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 3.066 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxxxchgctrl                 ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 3.262 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[12]                        ; memToReg:inst7|memToRegOut[12] ; clk        ; clk      ; None                       ; None                       ; 2.893 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[20] ; clk        ; clk      ; None                       ; None                       ; 3.104 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[12]                       ; memToReg:inst7|memToRegOut[28] ; clk        ; clk      ; None                       ; None                       ; 2.881 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[31] ; clk        ; clk      ; None                       ; None                       ; 2.897 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[15]                       ; regDST:inst15|regDSTOut[4]     ; clk        ; clk      ; None                       ; None                       ; 2.657 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[26]                             ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 3.090 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[18]                      ; memToReg:inst7|memToRegOut[18] ; clk        ; clk      ; None                       ; None                       ; 2.938 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[12]                           ; memToReg:inst7|memToRegOut[12] ; clk        ; clk      ; None                       ; None                       ; 2.899 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[24]                           ; memToReg:inst7|memToRegOut[24] ; clk        ; clk      ; None                       ; None                       ; 2.916 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[0]                        ; memToReg:inst7|memToRegOut[16] ; clk        ; clk      ; None                       ; None                       ; 2.927 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[4]                              ; memToReg:inst7|memToRegOut[4]  ; clk        ; clk      ; None                       ; None                       ; 2.943 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[23]                        ; memToReg:inst7|memToRegOut[23] ; clk        ; clk      ; None                       ; None                       ; 2.941 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[14]                        ; memToReg:inst7|memToRegOut[14] ; clk        ; clk      ; None                       ; None                       ; 2.954 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[13]                           ; memToReg:inst7|memToRegOut[13] ; clk        ; clk      ; None                       ; None                       ; 2.962 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxxxchgctrl                 ; memToReg:inst7|memToRegOut[10] ; clk        ; clk      ; None                       ; None                       ; 3.180 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[18] ; clk        ; clk      ; None                       ; None                       ; 3.192 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[8]                            ; memToReg:inst7|memToRegOut[8]  ; clk        ; clk      ; None                       ; None                       ; 2.968 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[19] ; clk        ; clk      ; None                       ; None                       ; 2.978 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[15] ; clk        ; clk      ; None                       ; None                       ; 3.292 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[1]  ; clk        ; clk      ; None                       ; None                       ; 2.979 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[25]                      ; memToReg:inst7|memToRegOut[25] ; clk        ; clk      ; None                       ; None                       ; 2.985 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[18]                        ; memToReg:inst7|memToRegOut[18] ; clk        ; clk      ; None                       ; None                       ; 3.003 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[31]                             ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 3.153 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[17] ; clk        ; clk      ; None                       ; None                       ; 3.212 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[9]                              ; memToReg:inst7|memToRegOut[9]  ; clk        ; clk      ; None                       ; None                       ; 3.030 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[14]                           ; memToReg:inst7|memToRegOut[14] ; clk        ; clk      ; None                       ; None                       ; 3.003 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[4]  ; clk        ; clk      ; None                       ; None                       ; 3.225 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[20]                      ; memToReg:inst7|memToRegOut[20] ; clk        ; clk      ; None                       ; None                       ; 2.999 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[14]                             ; memToReg:inst7|memToRegOut[14] ; clk        ; clk      ; None                       ; None                       ; 2.995 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[17]                           ; memToReg:inst7|memToRegOut[17] ; clk        ; clk      ; None                       ; None                       ; 3.010 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[9]                            ; memToReg:inst7|memToRegOut[9]  ; clk        ; clk      ; None                       ; None                       ; 3.018 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxxxchgctrl                 ; memToReg:inst7|memToRegOut[12] ; clk        ; clk      ; None                       ; None                       ; 3.239 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[12]                       ; regDST:inst15|regDSTOut[1]     ; clk        ; clk      ; None                       ; None                       ; 2.798 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[30] ; clk        ; clk      ; None                       ; None                       ; 3.065 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[2]  ; clk        ; clk      ; None                       ; None                       ; 3.257 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[12] ; clk        ; clk      ; None                       ; None                       ; 3.380 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[27] ; clk        ; clk      ; None                       ; None                       ; 3.286 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[22]                            ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 3.241 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[3]               ; memToReg:inst7|memToRegOut[9]  ; clk        ; clk      ; None                       ; None                       ; 3.297 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[6]                       ; memToReg:inst7|memToRegOut[6]  ; clk        ; clk      ; None                       ; None                       ; 3.125 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[3]                              ; memToReg:inst7|memToRegOut[3]  ; clk        ; clk      ; None                       ; None                       ; 3.099 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[29]                             ; memToReg:inst7|memToRegOut[0]  ; clk        ; clk      ; None                       ; None                       ; 3.288 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst17|muxmemtoreg[3]               ; memToReg:inst7|memToRegOut[1]  ; clk        ; clk      ; None                       ; None                       ; 3.333 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[22]                        ; memToReg:inst7|memToRegOut[22] ; clk        ; clk      ; None                       ; None                       ; 3.090 ns                 ;
; Timing analysis restricted to 200 rows.  ; To change the limit use Settings (Assignments menu) ;                                ;            ;          ;                            ;                            ;                          ;
+------------------------------------------+-----------------------------------------------------+--------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------+
; tsu                                                                                                       ;
+-------+--------------+------------+-------+----------------------------------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From  ; To                                                 ; To Clock ;
+-------+--------------+------------+-------+----------------------------------------------------+----------+
; N/A   ; None         ; 4.312 ns   ; reset ; unidadeControle:inst17|muxpcsource[0]              ; clk      ;
; N/A   ; None         ; 4.312 ns   ; reset ; unidadeControle:inst17|alucontrol[2]               ; clk      ;
; N/A   ; None         ; 4.312 ns   ; reset ; unidadeControle:inst17|xchgctrl                    ; clk      ;
; N/A   ; None         ; 4.301 ns   ; reset ; unidadeControle:inst17|state.xchg2                 ; clk      ;
; N/A   ; None         ; 4.059 ns   ; reset ; unidadeControle:inst17|state.sra2                  ; clk      ;
; N/A   ; None         ; 4.021 ns   ; reset ; unidadeControle:inst17|state.srl2                  ; clk      ;
; N/A   ; None         ; 3.972 ns   ; reset ; unidadeControle:inst17|state.add_sub_and           ; clk      ;
; N/A   ; None         ; 3.957 ns   ; reset ; unidadeControle:inst17|state.break2                ; clk      ;
; N/A   ; None         ; 3.948 ns   ; reset ; unidadeControle:inst17|state.sllv2                 ; clk      ;
; N/A   ; None         ; 3.913 ns   ; reset ; unidadeControle:inst17|state.sll2                  ; clk      ;
; N/A   ; None         ; 3.840 ns   ; reset ; unidadeControle:inst17|state.srav2                 ; clk      ;
; N/A   ; None         ; 3.833 ns   ; reset ; unidadeControle:inst17|functOut[4]                 ; clk      ;
; N/A   ; None         ; 3.832 ns   ; reset ; unidadeControle:inst17|functOut[0]                 ; clk      ;
; N/A   ; None         ; 3.775 ns   ; reset ; unidadeControle:inst17|functOut[5]                 ; clk      ;
; N/A   ; None         ; 3.734 ns   ; reset ; unidadeControle:inst17|functOut[2]                 ; clk      ;
; N/A   ; None         ; 3.628 ns   ; reset ; unidadeControle:inst17|functOut[3]                 ; clk      ;
; N/A   ; None         ; 3.527 ns   ; reset ; unidadeControle:inst17|stateOut[4]                 ; clk      ;
; N/A   ; None         ; 3.513 ns   ; reset ; unidadeControle:inst17|stateOut[1]                 ; clk      ;
; N/A   ; None         ; 3.480 ns   ; reset ; unidadeControle:inst17|functOut[1]                 ; clk      ;
; N/A   ; None         ; 3.479 ns   ; reset ; unidadeControle:inst17|stateOut[6]                 ; clk      ;
; N/A   ; None         ; 3.479 ns   ; reset ; unidadeControle:inst17|stateOut[3]                 ; clk      ;
; N/A   ; None         ; 3.479 ns   ; reset ; unidadeControle:inst17|stateOut[0]                 ; clk      ;
; N/A   ; None         ; 3.360 ns   ; reset ; unidadeControle:inst17|state.fetch2                ; clk      ;
; N/A   ; None         ; 3.360 ns   ; reset ; unidadeControle:inst17|state.fetch1                ; clk      ;
; N/A   ; None         ; 3.277 ns   ; reset ; unidadeControle:inst17|muxmemtoreg[2]              ; clk      ;
; N/A   ; None         ; 3.206 ns   ; reset ; unidadeControle:inst17|state.fetch3                ; clk      ;
; N/A   ; None         ; 3.164 ns   ; reset ; unidadeControle:inst17|irwrite                     ; clk      ;
; N/A   ; None         ; 3.164 ns   ; reset ; unidadeControle:inst17|shiftcontrol[0]             ; clk      ;
; N/A   ; None         ; 3.164 ns   ; reset ; unidadeControle:inst17|muxshiftsrcb                ; clk      ;
; N/A   ; None         ; 3.156 ns   ; reset ; unidadeControle:inst17|state.decode                ; clk      ;
; N/A   ; None         ; 3.152 ns   ; reset ; unidadeControle:inst17|stateOut[2]                 ; clk      ;
; N/A   ; None         ; 3.146 ns   ; reset ; unidadeControle:inst17|pcwrite                     ; clk      ;
; N/A   ; None         ; 3.146 ns   ; reset ; unidadeControle:inst17|alucontrol[1]               ; clk      ;
; N/A   ; None         ; 3.146 ns   ; reset ; unidadeControle:inst17|muxalusrcb[0]               ; clk      ;
; N/A   ; None         ; 3.130 ns   ; reset ; unidadeControle:inst17|muxalusrca[0]               ; clk      ;
; N/A   ; None         ; 3.130 ns   ; reset ; unidadeControle:inst17|state.closeWR               ; clk      ;
; N/A   ; None         ; 3.118 ns   ; reset ; unidadeControle:inst17|muxmemtoreg[3]              ; clk      ;
; N/A   ; None         ; 3.118 ns   ; reset ; unidadeControle:inst17|muxregdst[1]                ; clk      ;
; N/A   ; None         ; 2.995 ns   ; reset ; unidadeControle:inst17|state.decode2               ; clk      ;
; N/A   ; None         ; 2.957 ns   ; reset ; unidadeControle:inst17|state.execute               ; clk      ;
; N/A   ; None         ; 2.957 ns   ; reset ; unidadeControle:inst17|alucontrol[0]               ; clk      ;
; N/A   ; None         ; 2.957 ns   ; reset ; unidadeControle:inst17|muxalusrcb[1]               ; clk      ;
; N/A   ; None         ; 2.957 ns   ; reset ; unidadeControle:inst17|aluoutwrite                 ; clk      ;
; N/A   ; None         ; 2.909 ns   ; reset ; unidadeControle:inst17|regwrite                    ; clk      ;
; N/A   ; None         ; 2.909 ns   ; reset ; unidadeControle:inst17|muxmemtoreg[0]              ; clk      ;
; N/A   ; None         ; 2.819 ns   ; reset ; unidadeControle:inst17|muxmemtoreg[1]              ; clk      ;
; N/A   ; None         ; 2.819 ns   ; reset ; unidadeControle:inst17|muxregdst[0]                ; clk      ;
; N/A   ; None         ; 2.819 ns   ; reset ; unidadeControle:inst17|muxxxchgctrl                ; clk      ;
; N/A   ; None         ; 2.811 ns   ; reset ; unidadeControle:inst17|state.addi_addiu            ; clk      ;
; N/A   ; None         ; 2.806 ns   ; reset ; unidadeControle:inst17|state.wait_Final            ; clk      ;
; N/A   ; None         ; 2.625 ns   ; reset ; unidadeControle:inst17|state.xchg3                 ; clk      ;
; N/A   ; None         ; 2.614 ns   ; reset ; unidadeControle:inst17|state.sll_sra_srl_sllv_srav ; clk      ;
; N/A   ; None         ; 2.614 ns   ; reset ; unidadeControle:inst17|shiftcontrol[2]             ; clk      ;
; N/A   ; None         ; 2.614 ns   ; reset ; unidadeControle:inst17|shiftcontrol[1]             ; clk      ;
+-------+--------------+------------+-------+----------------------------------------------------+----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; tco                                                                                                                                                                            ;
+-----------------------------------------+-----------------------------------------------------+------------+--------------------------------------+---------------+------------+
; Slack                                   ; Required tco                                        ; Actual tco ; From                                 ; To            ; From Clock ;
+-----------------------------------------+-----------------------------------------------------+------------+--------------------------------------+---------------+------------+
; N/A                                     ; None                                                ; 18.856 ns  ; unidadeControle:inst17|muxalusrcb[1] ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 18.836 ns  ; unidadeControle:inst17|muxalusrcb[0] ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 18.789 ns  ; unidadeControle:inst17|alucontrol[1] ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 18.489 ns  ; Registrador:PC|Saida[0]              ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 18.311 ns  ; Instr_Reg:inst4|Instr15_0[0]         ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 18.285 ns  ; Registrador:B|Saida[0]               ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 18.257 ns  ; Instr_Reg:inst4|Instr15_0[4]         ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 18.255 ns  ; Registrador:A|Saida[1]               ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 18.239 ns  ; unidadeControle:inst17|alucontrol[0] ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 18.233 ns  ; unidadeControle:inst17|muxalusrca[0] ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 18.197 ns  ; Registrador:PC|Saida[1]              ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 18.195 ns  ; Registrador:B|Saida[1]               ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 18.187 ns  ; unidadeControle:inst17|muxalusrcb[1] ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 18.167 ns  ; unidadeControle:inst17|muxalusrcb[0] ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 18.144 ns  ; unidadeControle:inst17|alucontrol[2] ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 18.120 ns  ; unidadeControle:inst17|alucontrol[1] ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 18.092 ns  ; Registrador:B|Saida[6]               ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 18.040 ns  ; Instr_Reg:inst4|Instr15_0[2]         ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 17.921 ns  ; Registrador:A|Saida[2]               ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 17.888 ns  ; Instr_Reg:inst4|Instr15_0[5]         ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 17.854 ns  ; unidadeControle:inst17|muxalusrcb[1] ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 17.844 ns  ; Registrador:PC|Saida[4]              ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 17.834 ns  ; unidadeControle:inst17|muxalusrcb[1] ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 17.834 ns  ; unidadeControle:inst17|muxalusrcb[0] ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 17.820 ns  ; Registrador:PC|Saida[0]              ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 17.818 ns  ; Instr_Reg:inst4|Instr15_0[1]         ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 17.814 ns  ; unidadeControle:inst17|muxalusrcb[0] ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 17.788 ns  ; Registrador:PC|Saida[2]              ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 17.787 ns  ; unidadeControle:inst17|alucontrol[1] ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 17.767 ns  ; unidadeControle:inst17|alucontrol[1] ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 17.729 ns  ; Registrador:B|Saida[4]               ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 17.703 ns  ; Registrador:B|Saida[2]               ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 17.698 ns  ; Registrador:PC|Saida[3]              ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 17.642 ns  ; Instr_Reg:inst4|Instr15_0[0]         ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 17.616 ns  ; Registrador:B|Saida[0]               ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 17.588 ns  ; Instr_Reg:inst4|Instr15_0[4]         ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 17.586 ns  ; Registrador:A|Saida[1]               ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 17.570 ns  ; unidadeControle:inst17|alucontrol[0] ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 17.567 ns  ; Registrador:A|Saida[5]               ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 17.564 ns  ; unidadeControle:inst17|muxalusrca[0] ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 17.536 ns  ; Registrador:A|Saida[0]               ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 17.528 ns  ; Registrador:PC|Saida[1]              ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 17.526 ns  ; Registrador:B|Saida[1]               ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 17.487 ns  ; Registrador:PC|Saida[0]              ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 17.486 ns  ; Registrador:PC|Saida[5]              ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 17.480 ns  ; Registrador:A|Saida[3]               ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 17.476 ns  ; unidadeControle:inst17|muxalusrcb[1] ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 17.475 ns  ; unidadeControle:inst17|alucontrol[2] ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 17.467 ns  ; Registrador:PC|Saida[0]              ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 17.456 ns  ; unidadeControle:inst17|muxalusrcb[0] ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 17.431 ns  ; Registrador:A|Saida[6]               ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 17.423 ns  ; Registrador:B|Saida[6]               ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 17.409 ns  ; unidadeControle:inst17|alucontrol[1] ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 17.405 ns  ; Registrador:PC|Saida[7]              ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 17.402 ns  ; Instr_Reg:inst4|Instr15_0[3]         ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 17.394 ns  ; Registrador:A|Saida[7]               ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 17.371 ns  ; Instr_Reg:inst4|Instr15_0[2]         ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 17.309 ns  ; Instr_Reg:inst4|Instr15_0[0]         ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 17.289 ns  ; Instr_Reg:inst4|Instr15_0[0]         ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 17.283 ns  ; Registrador:B|Saida[0]               ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 17.263 ns  ; Registrador:B|Saida[0]               ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 17.255 ns  ; Instr_Reg:inst4|Instr15_0[4]         ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 17.253 ns  ; Registrador:A|Saida[1]               ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 17.252 ns  ; Registrador:A|Saida[2]               ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 17.237 ns  ; unidadeControle:inst17|alucontrol[0] ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 17.235 ns  ; Instr_Reg:inst4|Instr15_0[4]         ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 17.233 ns  ; Registrador:A|Saida[1]               ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 17.231 ns  ; unidadeControle:inst17|muxalusrca[0] ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 17.219 ns  ; Instr_Reg:inst4|Instr15_0[5]         ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 17.217 ns  ; unidadeControle:inst17|alucontrol[0] ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 17.211 ns  ; unidadeControle:inst17|muxalusrca[0] ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 17.195 ns  ; Registrador:PC|Saida[1]              ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 17.193 ns  ; Registrador:B|Saida[1]               ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 17.175 ns  ; Registrador:PC|Saida[4]              ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 17.175 ns  ; Registrador:PC|Saida[1]              ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 17.173 ns  ; Registrador:B|Saida[1]               ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 17.149 ns  ; Instr_Reg:inst4|Instr15_0[1]         ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 17.143 ns  ; Registrador:PC|Saida[6]              ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 17.142 ns  ; unidadeControle:inst17|alucontrol[2] ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 17.122 ns  ; unidadeControle:inst17|alucontrol[2] ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 17.119 ns  ; Registrador:PC|Saida[2]              ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 17.109 ns  ; Registrador:PC|Saida[0]              ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 17.097 ns  ; Registrador:B|Saida[3]               ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 17.090 ns  ; Registrador:B|Saida[6]               ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 17.089 ns  ; Instr_Reg:inst4|Instr15_0[7]         ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 17.086 ns  ; Instr_Reg:inst4|Instr15_0[9]         ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 17.073 ns  ; unidadeControle:inst17|muxalusrcb[1] ; aluresult[16] ; clk        ;
; N/A                                     ; None                                                ; 17.070 ns  ; Registrador:B|Saida[6]               ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 17.060 ns  ; Registrador:B|Saida[4]               ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 17.053 ns  ; unidadeControle:inst17|muxalusrcb[0] ; aluresult[16] ; clk        ;
; N/A                                     ; None                                                ; 17.050 ns  ; Instr_Reg:inst4|Instr15_0[12]        ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 17.049 ns  ; Registrador:B|Saida[7]               ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 17.038 ns  ; Instr_Reg:inst4|Instr15_0[2]         ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 17.034 ns  ; Registrador:B|Saida[2]               ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 17.029 ns  ; Registrador:PC|Saida[3]              ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 17.020 ns  ; Instr_Reg:inst4|Instr15_0[6]         ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 17.018 ns  ; Instr_Reg:inst4|Instr15_0[2]         ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 17.006 ns  ; unidadeControle:inst17|alucontrol[1] ; aluresult[16] ; clk        ;
; N/A                                     ; None                                                ; 16.933 ns  ; unidadeControle:inst17|muxalusrcb[1] ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 16.931 ns  ; Instr_Reg:inst4|Instr15_0[0]         ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 16.919 ns  ; Registrador:A|Saida[2]               ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 16.913 ns  ; unidadeControle:inst17|muxalusrcb[0] ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 16.905 ns  ; Registrador:B|Saida[0]               ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 16.899 ns  ; Registrador:A|Saida[2]               ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 16.898 ns  ; Registrador:A|Saida[5]               ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 16.886 ns  ; Instr_Reg:inst4|Instr15_0[5]         ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 16.877 ns  ; Instr_Reg:inst4|Instr15_0[4]         ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 16.875 ns  ; Registrador:A|Saida[1]               ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 16.867 ns  ; Registrador:A|Saida[0]               ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 16.866 ns  ; unidadeControle:inst17|alucontrol[1] ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 16.866 ns  ; Instr_Reg:inst4|Instr15_0[5]         ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 16.859 ns  ; unidadeControle:inst17|alucontrol[0] ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 16.853 ns  ; unidadeControle:inst17|muxalusrca[0] ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 16.848 ns  ; Instr_Reg:inst4|Instr15_0[8]         ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 16.842 ns  ; Registrador:PC|Saida[4]              ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 16.822 ns  ; Registrador:PC|Saida[4]              ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 16.817 ns  ; Registrador:PC|Saida[5]              ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 16.817 ns  ; Registrador:PC|Saida[1]              ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 16.816 ns  ; Instr_Reg:inst4|Instr15_0[1]         ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 16.815 ns  ; Registrador:B|Saida[1]               ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 16.811 ns  ; Registrador:A|Saida[3]               ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 16.796 ns  ; Instr_Reg:inst4|Instr15_0[1]         ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 16.786 ns  ; Registrador:PC|Saida[2]              ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 16.779 ns  ; unidadeControle:inst17|muxalusrcb[1] ; aluresult[25] ; clk        ;
; N/A                                     ; None                                                ; 16.766 ns  ; Registrador:PC|Saida[2]              ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 16.764 ns  ; unidadeControle:inst17|alucontrol[2] ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 16.762 ns  ; Registrador:A|Saida[6]               ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 16.759 ns  ; unidadeControle:inst17|muxalusrcb[0] ; aluresult[25] ; clk        ;
; N/A                                     ; None                                                ; 16.736 ns  ; Registrador:PC|Saida[7]              ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 16.733 ns  ; Instr_Reg:inst4|Instr15_0[3]         ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 16.727 ns  ; Registrador:B|Saida[4]               ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 16.725 ns  ; Registrador:A|Saida[7]               ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 16.712 ns  ; unidadeControle:inst17|alucontrol[1] ; aluresult[25] ; clk        ;
; N/A                                     ; None                                                ; 16.712 ns  ; Registrador:B|Saida[6]               ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 16.707 ns  ; Registrador:B|Saida[4]               ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 16.706 ns  ; Registrador:PC|Saida[0]              ; aluresult[16] ; clk        ;
; N/A                                     ; None                                                ; 16.701 ns  ; Registrador:B|Saida[2]               ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 16.696 ns  ; Registrador:PC|Saida[3]              ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 16.681 ns  ; Registrador:B|Saida[2]               ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 16.676 ns  ; Registrador:PC|Saida[3]              ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 16.660 ns  ; Instr_Reg:inst4|Instr15_0[2]         ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 16.631 ns  ; Registrador:B|Saida[5]               ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 16.612 ns  ; unidadeControle:inst17|muxalusrcb[1] ; aluresult[20] ; clk        ;
; N/A                                     ; None                                                ; 16.597 ns  ; Instr_Reg:inst4|Instr15_0[13]        ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 16.592 ns  ; unidadeControle:inst17|muxalusrcb[0] ; aluresult[20] ; clk        ;
; N/A                                     ; None                                                ; 16.587 ns  ; Registrador:A|Saida[4]               ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 16.566 ns  ; Registrador:PC|Saida[0]              ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 16.565 ns  ; Registrador:A|Saida[5]               ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 16.551 ns  ; unidadeControle:inst17|muxalusrcb[1] ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 16.545 ns  ; unidadeControle:inst17|alucontrol[1] ; aluresult[20] ; clk        ;
; N/A                                     ; None                                                ; 16.545 ns  ; Registrador:A|Saida[5]               ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 16.541 ns  ; Registrador:A|Saida[2]               ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 16.536 ns  ; unidadeControle:inst17|muxalusrcb[1] ; aluresult[21] ; clk        ;
; N/A                                     ; None                                                ; 16.534 ns  ; Registrador:A|Saida[0]               ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 16.531 ns  ; unidadeControle:inst17|muxalusrcb[0] ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 16.528 ns  ; Instr_Reg:inst4|Instr15_0[0]         ; aluresult[16] ; clk        ;
; N/A                                     ; None                                                ; 16.516 ns  ; unidadeControle:inst17|muxalusrcb[0] ; aluresult[21] ; clk        ;
; N/A                                     ; None                                                ; 16.514 ns  ; Registrador:A|Saida[0]               ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 16.508 ns  ; Instr_Reg:inst4|Instr15_0[5]         ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 16.502 ns  ; Registrador:B|Saida[0]               ; aluresult[16] ; clk        ;
; N/A                                     ; None                                                ; 16.484 ns  ; unidadeControle:inst17|alucontrol[1] ; aluresult[26] ; clk        ;
; N/A                                     ; None                                                ; 16.484 ns  ; Registrador:PC|Saida[5]              ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 16.483 ns  ; unidadeControle:inst17|muxalusrcb[1] ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 16.478 ns  ; Registrador:A|Saida[3]               ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 16.474 ns  ; Instr_Reg:inst4|Instr15_0[4]         ; aluresult[16] ; clk        ;
; N/A                                     ; None                                                ; 16.474 ns  ; Registrador:PC|Saida[6]              ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 16.472 ns  ; Registrador:A|Saida[1]               ; aluresult[16] ; clk        ;
; N/A                                     ; None                                                ; 16.469 ns  ; unidadeControle:inst17|alucontrol[1] ; aluresult[21] ; clk        ;
; N/A                                     ; None                                                ; 16.464 ns  ; Registrador:PC|Saida[4]              ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 16.464 ns  ; Registrador:PC|Saida[5]              ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 16.463 ns  ; unidadeControle:inst17|muxalusrcb[0] ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 16.458 ns  ; Registrador:A|Saida[3]               ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 16.456 ns  ; unidadeControle:inst17|alucontrol[0] ; aluresult[16] ; clk        ;
; N/A                                     ; None                                                ; 16.450 ns  ; unidadeControle:inst17|muxalusrca[0] ; aluresult[16] ; clk        ;
; N/A                                     ; None                                                ; 16.438 ns  ; Instr_Reg:inst4|Instr15_0[1]         ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 16.429 ns  ; Instr_Reg:inst4|Instr15_0[11]        ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 16.429 ns  ; Registrador:A|Saida[6]               ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 16.428 ns  ; Registrador:B|Saida[3]               ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 16.420 ns  ; Instr_Reg:inst4|Instr15_0[7]         ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 16.417 ns  ; Instr_Reg:inst4|Instr15_0[9]         ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 16.416 ns  ; unidadeControle:inst17|alucontrol[1] ; aluresult[22] ; clk        ;
; N/A                                     ; None                                                ; 16.414 ns  ; Registrador:PC|Saida[1]              ; aluresult[16] ; clk        ;
; N/A                                     ; None                                                ; 16.412 ns  ; Registrador:B|Saida[1]               ; aluresult[16] ; clk        ;
; N/A                                     ; None                                                ; 16.412 ns  ; Registrador:PC|Saida[0]              ; aluresult[25] ; clk        ;
; N/A                                     ; None                                                ; 16.409 ns  ; Registrador:A|Saida[6]               ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 16.408 ns  ; Registrador:PC|Saida[2]              ; aluresult[28] ; clk        ;
; N/A                                     ; None                                                ; 16.403 ns  ; Registrador:PC|Saida[7]              ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 16.400 ns  ; Instr_Reg:inst4|Instr15_0[3]         ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 16.392 ns  ; Registrador:A|Saida[7]               ; sltOut        ; clk        ;
; N/A                                     ; None                                                ; 16.388 ns  ; Instr_Reg:inst4|Instr15_0[0]         ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 16.383 ns  ; Registrador:PC|Saida[7]              ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 16.381 ns  ; Instr_Reg:inst4|Instr15_0[12]        ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 16.380 ns  ; Registrador:B|Saida[7]               ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 16.380 ns  ; Instr_Reg:inst4|Instr15_0[3]         ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 16.372 ns  ; Registrador:A|Saida[7]               ; aluresult[30] ; clk        ;
; N/A                                     ; None                                                ; 16.366 ns  ; Registrador:B|Saida[11]              ; aluresult[31] ; clk        ;
; N/A                                     ; None                                                ; 16.362 ns  ; Registrador:B|Saida[0]               ; aluresult[29] ; clk        ;
; N/A                                     ; None                                                ; 16.361 ns  ; unidadeControle:inst17|alucontrol[2] ; aluresult[16] ; clk        ;
; N/A                                     ; None                                                ; 16.351 ns  ; Instr_Reg:inst4|Instr15_0[6]         ; aluresult[24] ; clk        ;
; N/A                                     ; None                                                ; 16.349 ns  ; Registrador:B|Saida[4]               ; aluresult[28] ; clk        ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;                                      ;               ;            ;
+-----------------------------------------+-----------------------------------------------------+------------+--------------------------------------+---------------+------------+


+---------------------------------------------------------------+
; tpd                                                           ;
+-------+-------------------+-----------------+-------+---------+
; Slack ; Required P2P Time ; Actual P2P Time ; From  ; To      ;
+-------+-------------------+-----------------+-------+---------+
; N/A   ; None              ; 7.153 ns        ; reset ; resetD2 ;
; N/A   ; None              ; 6.802 ns        ; clk   ; debug   ;
+-------+-------------------+-----------------+-------+---------+


+-----------------------------------------------------------------------------------------------------------------+
; th                                                                                                              ;
+---------------+-------------+-----------+-------+----------------------------------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From  ; To                                                 ; To Clock ;
+---------------+-------------+-----------+-------+----------------------------------------------------+----------+
; N/A           ; None        ; -2.375 ns ; reset ; unidadeControle:inst17|state.sll_sra_srl_sllv_srav ; clk      ;
; N/A           ; None        ; -2.375 ns ; reset ; unidadeControle:inst17|shiftcontrol[2]             ; clk      ;
; N/A           ; None        ; -2.375 ns ; reset ; unidadeControle:inst17|shiftcontrol[1]             ; clk      ;
; N/A           ; None        ; -2.386 ns ; reset ; unidadeControle:inst17|state.xchg3                 ; clk      ;
; N/A           ; None        ; -2.567 ns ; reset ; unidadeControle:inst17|state.wait_Final            ; clk      ;
; N/A           ; None        ; -2.572 ns ; reset ; unidadeControle:inst17|state.addi_addiu            ; clk      ;
; N/A           ; None        ; -2.580 ns ; reset ; unidadeControle:inst17|muxmemtoreg[1]              ; clk      ;
; N/A           ; None        ; -2.580 ns ; reset ; unidadeControle:inst17|muxregdst[0]                ; clk      ;
; N/A           ; None        ; -2.580 ns ; reset ; unidadeControle:inst17|muxxxchgctrl                ; clk      ;
; N/A           ; None        ; -2.670 ns ; reset ; unidadeControle:inst17|regwrite                    ; clk      ;
; N/A           ; None        ; -2.670 ns ; reset ; unidadeControle:inst17|muxmemtoreg[0]              ; clk      ;
; N/A           ; None        ; -2.718 ns ; reset ; unidadeControle:inst17|state.execute               ; clk      ;
; N/A           ; None        ; -2.718 ns ; reset ; unidadeControle:inst17|alucontrol[0]               ; clk      ;
; N/A           ; None        ; -2.718 ns ; reset ; unidadeControle:inst17|muxalusrcb[1]               ; clk      ;
; N/A           ; None        ; -2.718 ns ; reset ; unidadeControle:inst17|aluoutwrite                 ; clk      ;
; N/A           ; None        ; -2.756 ns ; reset ; unidadeControle:inst17|state.decode2               ; clk      ;
; N/A           ; None        ; -2.865 ns ; reset ; unidadeControle:inst17|muxpcsource[0]              ; clk      ;
; N/A           ; None        ; -2.865 ns ; reset ; unidadeControle:inst17|alucontrol[2]               ; clk      ;
; N/A           ; None        ; -2.865 ns ; reset ; unidadeControle:inst17|xchgctrl                    ; clk      ;
; N/A           ; None        ; -2.879 ns ; reset ; unidadeControle:inst17|muxmemtoreg[3]              ; clk      ;
; N/A           ; None        ; -2.879 ns ; reset ; unidadeControle:inst17|muxregdst[1]                ; clk      ;
; N/A           ; None        ; -2.891 ns ; reset ; unidadeControle:inst17|muxalusrca[0]               ; clk      ;
; N/A           ; None        ; -2.891 ns ; reset ; unidadeControle:inst17|state.closeWR               ; clk      ;
; N/A           ; None        ; -2.907 ns ; reset ; unidadeControle:inst17|pcwrite                     ; clk      ;
; N/A           ; None        ; -2.907 ns ; reset ; unidadeControle:inst17|alucontrol[1]               ; clk      ;
; N/A           ; None        ; -2.907 ns ; reset ; unidadeControle:inst17|muxalusrcb[0]               ; clk      ;
; N/A           ; None        ; -2.913 ns ; reset ; unidadeControle:inst17|stateOut[2]                 ; clk      ;
; N/A           ; None        ; -2.917 ns ; reset ; unidadeControle:inst17|state.decode                ; clk      ;
; N/A           ; None        ; -2.925 ns ; reset ; unidadeControle:inst17|irwrite                     ; clk      ;
; N/A           ; None        ; -2.925 ns ; reset ; unidadeControle:inst17|shiftcontrol[0]             ; clk      ;
; N/A           ; None        ; -2.925 ns ; reset ; unidadeControle:inst17|muxshiftsrcb                ; clk      ;
; N/A           ; None        ; -2.967 ns ; reset ; unidadeControle:inst17|state.fetch3                ; clk      ;
; N/A           ; None        ; -3.038 ns ; reset ; unidadeControle:inst17|muxmemtoreg[2]              ; clk      ;
; N/A           ; None        ; -3.121 ns ; reset ; unidadeControle:inst17|state.fetch2                ; clk      ;
; N/A           ; None        ; -3.121 ns ; reset ; unidadeControle:inst17|state.fetch1                ; clk      ;
; N/A           ; None        ; -3.240 ns ; reset ; unidadeControle:inst17|stateOut[6]                 ; clk      ;
; N/A           ; None        ; -3.240 ns ; reset ; unidadeControle:inst17|stateOut[3]                 ; clk      ;
; N/A           ; None        ; -3.240 ns ; reset ; unidadeControle:inst17|stateOut[0]                 ; clk      ;
; N/A           ; None        ; -3.241 ns ; reset ; unidadeControle:inst17|functOut[1]                 ; clk      ;
; N/A           ; None        ; -3.274 ns ; reset ; unidadeControle:inst17|stateOut[1]                 ; clk      ;
; N/A           ; None        ; -3.288 ns ; reset ; unidadeControle:inst17|stateOut[4]                 ; clk      ;
; N/A           ; None        ; -3.389 ns ; reset ; unidadeControle:inst17|functOut[3]                 ; clk      ;
; N/A           ; None        ; -3.495 ns ; reset ; unidadeControle:inst17|functOut[2]                 ; clk      ;
; N/A           ; None        ; -3.536 ns ; reset ; unidadeControle:inst17|functOut[5]                 ; clk      ;
; N/A           ; None        ; -3.593 ns ; reset ; unidadeControle:inst17|functOut[0]                 ; clk      ;
; N/A           ; None        ; -3.594 ns ; reset ; unidadeControle:inst17|functOut[4]                 ; clk      ;
; N/A           ; None        ; -3.601 ns ; reset ; unidadeControle:inst17|state.srav2                 ; clk      ;
; N/A           ; None        ; -3.674 ns ; reset ; unidadeControle:inst17|state.sll2                  ; clk      ;
; N/A           ; None        ; -3.709 ns ; reset ; unidadeControle:inst17|state.sllv2                 ; clk      ;
; N/A           ; None        ; -3.718 ns ; reset ; unidadeControle:inst17|state.break2                ; clk      ;
; N/A           ; None        ; -3.733 ns ; reset ; unidadeControle:inst17|state.add_sub_and           ; clk      ;
; N/A           ; None        ; -3.782 ns ; reset ; unidadeControle:inst17|state.srl2                  ; clk      ;
; N/A           ; None        ; -3.820 ns ; reset ; unidadeControle:inst17|state.sra2                  ; clk      ;
; N/A           ; None        ; -4.062 ns ; reset ; unidadeControle:inst17|state.xchg2                 ; clk      ;
+---------------+-------------+-----------+-------+----------------------------------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Full Version
    Info: Processing started: Thu Oct 17 11:28:28 2019
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off mipsHardware -c mipsHardware --timing_analysis_only
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "memToReg:inst7|memToRegOut[0]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[1]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[2]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[3]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[4]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[5]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[6]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[1]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[0]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[2]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[3]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[4]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[7]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[31]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[30]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[29]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[28]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[26]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[27]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[24]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[25]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[22]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[23]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[20]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[21]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[13]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[8]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[11]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[12]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[10]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[9]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[18]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[19]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[16]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[14]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[15]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[17]" is a latch
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Warning: Found 8 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected gated clock "regDST:inst15|Mux5~0" as buffer
    Info: Detected ripple clock "unidadeControle:inst17|muxxxchgctrl" as buffer
    Info: Detected ripple clock "unidadeControle:inst17|muxregdst[1]" as buffer
    Info: Detected ripple clock "unidadeControle:inst17|muxregdst[0]" as buffer
    Info: Detected ripple clock "unidadeControle:inst17|muxmemtoreg[1]" as buffer
    Info: Detected ripple clock "unidadeControle:inst17|muxmemtoreg[2]" as buffer
    Info: Detected ripple clock "unidadeControle:inst17|muxmemtoreg[3]" as buffer
    Info: Detected gated clock "memToReg:inst7|Mux32~0" as buffer
Info: Clock "clk" has Internal fmax of 65.12 MHz between source register "regDST:inst15|regDSTOut[4]" and destination register "Banco_reg:inst6|Reg26[2]" (period= 15.356 ns)
    Info: + Longest register to register delay is 3.324 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X32_Y28_N30; Fanout = 33; REG Node = 'regDST:inst15|regDSTOut[4]'
        Info: 2: + IC(0.932 ns) + CELL(0.357 ns) = 1.289 ns; Loc. = LCCOMB_X29_Y26_N22; Fanout = 32; COMB Node = 'Banco_reg:inst6|Mux64~27'
        Info: 3: + IC(1.289 ns) + CELL(0.746 ns) = 3.324 ns; Loc. = LCFF_X30_Y23_N11; Fanout = 2; REG Node = 'Banco_reg:inst6|Reg26[2]'
        Info: Total cell delay = 1.103 ns ( 33.18 % )
        Info: Total interconnect delay = 2.221 ns ( 66.82 % )
    Info: - Smallest clock skew is -4.264 ns
        Info: + Shortest clock path from clock "clk" to destination register is 2.952 ns
            Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_U30; Fanout = 8; CLK Node = 'clk'
            Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.207 ns; Loc. = CLKCTRL_G3; Fanout = 1424; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(1.127 ns) + CELL(0.618 ns) = 2.952 ns; Loc. = LCFF_X30_Y23_N11; Fanout = 2; REG Node = 'Banco_reg:inst6|Reg26[2]'
            Info: Total cell delay = 1.482 ns ( 50.20 % )
            Info: Total interconnect delay = 1.470 ns ( 49.80 % )
        Info: - Longest clock path from clock "clk" to source register is 7.216 ns
            Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_U30; Fanout = 8; CLK Node = 'clk'
            Info: 2: + IC(1.262 ns) + CELL(0.712 ns) = 2.838 ns; Loc. = LCFF_X24_Y25_N17; Fanout = 40; REG Node = 'unidadeControle:inst17|muxxxchgctrl'
            Info: 3: + IC(1.098 ns) + CELL(0.228 ns) = 4.164 ns; Loc. = LCCOMB_X32_Y28_N26; Fanout = 1; COMB Node = 'regDST:inst15|Mux5~0'
            Info: 4: + IC(1.637 ns) + CELL(0.000 ns) = 5.801 ns; Loc. = CLKCTRL_G0; Fanout = 5; COMB Node = 'regDST:inst15|Mux5~0clkctrl'
            Info: 5: + IC(1.362 ns) + CELL(0.053 ns) = 7.216 ns; Loc. = LCCOMB_X32_Y28_N30; Fanout = 33; REG Node = 'regDST:inst15|regDSTOut[4]'
            Info: Total cell delay = 1.857 ns ( 25.73 % )
            Info: Total interconnect delay = 5.359 ns ( 74.27 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Micro setup delay of destination is 0.090 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Warning: Circuit may not operate. Detected 201 non-operational path(s) clocked by clock "clk" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "Registrador:AluOut|Saida[15]" and destination pin or register "memToReg:inst7|memToRegOut[15]" for clock "clk" (Hold time is 3.332 ns)
    Info: + Largest clock skew is 4.501 ns
        Info: + Longest clock path from clock "clk" to destination register is 7.453 ns
            Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_U30; Fanout = 8; CLK Node = 'clk'
            Info: 2: + IC(1.144 ns) + CELL(0.712 ns) = 2.720 ns; Loc. = LCFF_X24_Y23_N15; Fanout = 19; REG Node = 'unidadeControle:inst17|muxmemtoreg[2]'
            Info: 3: + IC(0.644 ns) + CELL(0.228 ns) = 3.592 ns; Loc. = LCCOMB_X25_Y25_N24; Fanout = 1; COMB Node = 'memToReg:inst7|Mux32~0'
            Info: 4: + IC(2.471 ns) + CELL(0.000 ns) = 6.063 ns; Loc. = CLKCTRL_G7; Fanout = 32; COMB Node = 'memToReg:inst7|Mux32~0clkctrl'
            Info: 5: + IC(1.337 ns) + CELL(0.053 ns) = 7.453 ns; Loc. = LCCOMB_X27_Y27_N24; Fanout = 33; REG Node = 'memToReg:inst7|memToRegOut[15]'
            Info: Total cell delay = 1.857 ns ( 24.92 % )
            Info: Total interconnect delay = 5.596 ns ( 75.08 % )
        Info: - Shortest clock path from clock "clk" to source register is 2.952 ns
            Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_U30; Fanout = 8; CLK Node = 'clk'
            Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.207 ns; Loc. = CLKCTRL_G3; Fanout = 1424; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(1.127 ns) + CELL(0.618 ns) = 2.952 ns; Loc. = LCFF_X27_Y27_N29; Fanout = 2; REG Node = 'Registrador:AluOut|Saida[15]'
            Info: Total cell delay = 1.482 ns ( 50.20 % )
            Info: Total interconnect delay = 1.470 ns ( 49.80 % )
    Info: - Micro clock to output delay of source is 0.094 ns
    Info: - Shortest register to register delay is 1.075 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X27_Y27_N29; Fanout = 2; REG Node = 'Registrador:AluOut|Saida[15]'
        Info: 2: + IC(0.266 ns) + CELL(0.346 ns) = 0.612 ns; Loc. = LCCOMB_X27_Y27_N26; Fanout = 1; COMB Node = 'memToReg:inst7|Mux15~1'
        Info: 3: + IC(0.235 ns) + CELL(0.228 ns) = 1.075 ns; Loc. = LCCOMB_X27_Y27_N24; Fanout = 33; REG Node = 'memToReg:inst7|memToRegOut[15]'
        Info: Total cell delay = 0.574 ns ( 53.40 % )
        Info: Total interconnect delay = 0.501 ns ( 46.60 % )
    Info: + Micro hold delay of destination is 0.000 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: tsu for register "unidadeControle:inst17|muxpcsource[0]" (data pin = "reset", clock pin = "clk") is 4.312 ns
    Info: + Longest pin to register delay is 7.170 ns
        Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_T30; Fanout = 46; PIN Node = 'reset'
        Info: 2: + IC(4.791 ns) + CELL(0.225 ns) = 5.880 ns; Loc. = LCCOMB_X24_Y22_N8; Fanout = 3; COMB Node = 'unidadeControle:inst17|alucontrol[2]~3'
        Info: 3: + IC(0.544 ns) + CELL(0.746 ns) = 7.170 ns; Loc. = LCFF_X24_Y24_N3; Fanout = 32; REG Node = 'unidadeControle:inst17|muxpcsource[0]'
        Info: Total cell delay = 1.835 ns ( 25.59 % )
        Info: Total interconnect delay = 5.335 ns ( 74.41 % )
    Info: + Micro setup delay of destination is 0.090 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.948 ns
        Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_U30; Fanout = 8; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.207 ns; Loc. = CLKCTRL_G3; Fanout = 1424; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(1.123 ns) + CELL(0.618 ns) = 2.948 ns; Loc. = LCFF_X24_Y24_N3; Fanout = 32; REG Node = 'unidadeControle:inst17|muxpcsource[0]'
        Info: Total cell delay = 1.482 ns ( 50.27 % )
        Info: Total interconnect delay = 1.466 ns ( 49.73 % )
Info: tco from clock "clk" to destination pin "aluresult[31]" through register "unidadeControle:inst17|muxalusrcb[1]" is 18.856 ns
    Info: + Longest clock path from clock "clk" to source register is 2.946 ns
        Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_U30; Fanout = 8; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.207 ns; Loc. = CLKCTRL_G3; Fanout = 1424; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(1.121 ns) + CELL(0.618 ns) = 2.946 ns; Loc. = LCFF_X24_Y23_N25; Fanout = 38; REG Node = 'unidadeControle:inst17|muxalusrcb[1]'
        Info: Total cell delay = 1.482 ns ( 50.31 % )
        Info: Total interconnect delay = 1.464 ns ( 49.69 % )
    Info: + Micro clock to output delay of source is 0.094 ns
    Info: + Longest register to pin delay is 15.816 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X24_Y23_N25; Fanout = 38; REG Node = 'unidadeControle:inst17|muxalusrcb[1]'
        Info: 2: + IC(0.943 ns) + CELL(0.225 ns) = 1.168 ns; Loc. = LCCOMB_X36_Y23_N8; Fanout = 4; COMB Node = 'aluSrcB:inst1|Mux31~0'
        Info: 3: + IC(1.029 ns) + CELL(0.053 ns) = 2.250 ns; Loc. = LCCOMB_X27_Y24_N30; Fanout = 1; COMB Node = 'Ula32:inst3|carry_temp[0]~1'
        Info: 4: + IC(0.205 ns) + CELL(0.053 ns) = 2.508 ns; Loc. = LCCOMB_X27_Y24_N16; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[1]~2'
        Info: 5: + IC(0.227 ns) + CELL(0.053 ns) = 2.788 ns; Loc. = LCCOMB_X27_Y24_N4; Fanout = 1; COMB Node = 'Ula32:inst3|carry_temp[3]~14'
        Info: 6: + IC(0.243 ns) + CELL(0.228 ns) = 3.259 ns; Loc. = LCCOMB_X27_Y24_N22; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[3]~3'
        Info: 7: + IC(0.230 ns) + CELL(0.154 ns) = 3.643 ns; Loc. = LCCOMB_X27_Y24_N14; Fanout = 1; COMB Node = 'Ula32:inst3|carry_temp[5]~43'
        Info: 8: + IC(0.240 ns) + CELL(0.228 ns) = 4.111 ns; Loc. = LCCOMB_X27_Y24_N26; Fanout = 3; COMB Node = 'Ula32:inst3|carry_temp[5]~45'
        Info: 9: + IC(0.213 ns) + CELL(0.053 ns) = 4.377 ns; Loc. = LCCOMB_X27_Y24_N24; Fanout = 3; COMB Node = 'Ula32:inst3|carry_temp[7]~4'
        Info: 10: + IC(1.376 ns) + CELL(0.053 ns) = 5.806 ns; Loc. = LCCOMB_X36_Y31_N10; Fanout = 3; COMB Node = 'Ula32:inst3|carry_temp[9]~5'
        Info: 11: + IC(0.213 ns) + CELL(0.053 ns) = 6.072 ns; Loc. = LCCOMB_X36_Y31_N14; Fanout = 3; COMB Node = 'Ula32:inst3|carry_temp[11]~6'
        Info: 12: + IC(0.215 ns) + CELL(0.053 ns) = 6.340 ns; Loc. = LCCOMB_X36_Y31_N0; Fanout = 3; COMB Node = 'Ula32:inst3|carry_temp[13]~7'
        Info: 13: + IC(0.225 ns) + CELL(0.053 ns) = 6.618 ns; Loc. = LCCOMB_X36_Y31_N4; Fanout = 3; COMB Node = 'Ula32:inst3|carry_temp[15]~8'
        Info: 14: + IC(0.218 ns) + CELL(0.053 ns) = 6.889 ns; Loc. = LCCOMB_X36_Y31_N20; Fanout = 3; COMB Node = 'Ula32:inst3|carry_temp[17]~39'
        Info: 15: + IC(0.213 ns) + CELL(0.053 ns) = 7.155 ns; Loc. = LCCOMB_X36_Y31_N26; Fanout = 3; COMB Node = 'Ula32:inst3|carry_temp[19]~9'
        Info: 16: + IC(0.214 ns) + CELL(0.053 ns) = 7.422 ns; Loc. = LCCOMB_X36_Y31_N16; Fanout = 3; COMB Node = 'Ula32:inst3|carry_temp[21]~35'
        Info: 17: + IC(0.910 ns) + CELL(0.053 ns) = 8.385 ns; Loc. = LCCOMB_X37_Y24_N28; Fanout = 3; COMB Node = 'Ula32:inst3|carry_temp[23]~31'
        Info: 18: + IC(0.382 ns) + CELL(0.053 ns) = 8.820 ns; Loc. = LCCOMB_X37_Y24_N8; Fanout = 3; COMB Node = 'Ula32:inst3|carry_temp[25]~27'
        Info: 19: + IC(0.308 ns) + CELL(0.053 ns) = 9.181 ns; Loc. = LCCOMB_X37_Y24_N20; Fanout = 3; COMB Node = 'Ula32:inst3|carry_temp[27]~23'
        Info: 20: + IC(0.211 ns) + CELL(0.053 ns) = 9.445 ns; Loc. = LCCOMB_X37_Y24_N0; Fanout = 3; COMB Node = 'Ula32:inst3|carry_temp[29]~10'
        Info: 21: + IC(0.914 ns) + CELL(0.053 ns) = 10.412 ns; Loc. = LCCOMB_X42_Y28_N22; Fanout = 3; COMB Node = 'Ula32:inst3|Mux0~1'
        Info: 22: + IC(3.422 ns) + CELL(1.982 ns) = 15.816 ns; Loc. = PIN_C7; Fanout = 0; PIN Node = 'aluresult[31]'
        Info: Total cell delay = 3.665 ns ( 23.17 % )
        Info: Total interconnect delay = 12.151 ns ( 76.83 % )
Info: Longest tpd from source pin "reset" to destination pin "resetD2" is 7.153 ns
    Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_T30; Fanout = 46; PIN Node = 'reset'
    Info: 2: + IC(4.125 ns) + CELL(2.164 ns) = 7.153 ns; Loc. = PIN_U31; Fanout = 0; PIN Node = 'resetD2'
    Info: Total cell delay = 3.028 ns ( 42.33 % )
    Info: Total interconnect delay = 4.125 ns ( 57.67 % )
Info: th for register "unidadeControle:inst17|state.sll_sra_srl_sllv_srav" (data pin = "reset", clock pin = "clk") is -2.375 ns
    Info: + Longest clock path from clock "clk" to destination register is 2.949 ns
        Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_U30; Fanout = 8; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.207 ns; Loc. = CLKCTRL_G3; Fanout = 1424; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(1.124 ns) + CELL(0.618 ns) = 2.949 ns; Loc. = LCFF_X24_Y25_N1; Fanout = 7; REG Node = 'unidadeControle:inst17|state.sll_sra_srl_sllv_srav'
        Info: Total cell delay = 1.482 ns ( 50.25 % )
        Info: Total interconnect delay = 1.467 ns ( 49.75 % )
    Info: + Micro hold delay of destination is 0.149 ns
    Info: - Shortest pin to register delay is 5.473 ns
        Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_T30; Fanout = 46; PIN Node = 'reset'
        Info: 2: + IC(4.212 ns) + CELL(0.397 ns) = 5.473 ns; Loc. = LCFF_X24_Y25_N1; Fanout = 7; REG Node = 'unidadeControle:inst17|state.sll_sra_srl_sllv_srav'
        Info: Total cell delay = 1.261 ns ( 23.04 % )
        Info: Total interconnect delay = 4.212 ns ( 76.96 % )
Info: Quartus II 64-Bit Classic Timing Analyzer was successful. 0 errors, 41 warnings
    Info: Peak virtual memory: 4402 megabytes
    Info: Processing ended: Thu Oct 17 11:28:29 2019
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


