# SBC

## ğŸ§  Convenciones

- `IR`: Instruction Register (opcode actual)  
- `PC`: Program Counter  
- `DB`: Data Bus  
- `AB`: Address Bus  
- `tmp`: direcciÃ³n temporal intermedia  
- `A`: Acumulador  
- `C`: Flag de Carry  
- `V`: Flag de Overflow  
- `Z`: Zero flag  
- `N`: Negative flag  
- `[x]`: lectura de memoria  
- `â†’`: asignaciÃ³n  
- `DB â† A`: carga en el Data Bus  
- `A â† A - DB - (1 - C)`: resta con acarreo invertido  
- `set_flags()`: rutina que actualiza `Z`, `N`, `V`, `C` segÃºn el resultado

---

## ğŸŸ¡ Cosas importantes sobre `SBC`

- Afecta los flags: `C`, `Z`, `N`, `V`.
- La resta se hace como: `A â† A + (~DB) + C`
- Si no hay "prÃ©stamo", se mantiene el flag `C` (como en suma).
- Usa **complemento a 1** de `DB`, lo que convierte la resta en una suma.

---

### ğŸ”¹ SBC Inmediato â€” `SBC #$10` â€” **2 ciclos**

| Ciclo | AcciÃ³n detallada |
|-------|------------------|
| 1     | `AB â† PC`, `DB â† [PC]`, `IR â† DB`, `PC â† PC + 1` |
| 2     | `AB â† PC`, `DB â† [PC]`, `PC â† PC + 1`, `A â† A + (~DB) + C`, `set_flags()` |

---

### ğŸ”¹ SBC Zeropage â€” `SBC $44` â€” **3 ciclos**

| Ciclo | AcciÃ³n detallada |
|-------|------------------|
| 1     | `AB â† PC`, `DB â† [PC]`, `IR â† DB`, `PC â† PC + 1` |
| 2     | `AB â† PC`, `DB â† [PC]`, `tmp â† DB`, `PC â† PC + 1` |
| 3     | `AB â† tmp`, `DB â† [AB]`, `A â† A + (~DB) + C`, `set_flags()` |

---

### ğŸ”¹ SBC Zeropage,X â€” `SBC $44,X` â€” **4 ciclos**

| Ciclo | AcciÃ³n detallada |
|-------|------------------|
| 1     | `AB â† PC`, `DB â† [PC]`, `IR â† DB`, `PC â† PC + 1` |
| 2     | `AB â† PC`, `DB â† [PC]`, `tmp â† DB`, `PC â† PC + 1` |
| 3     | `tmp â† (tmp + X) & $FF`, `AB â† tmp` |
| 4     | `DB â† [AB]`, `A â† A + (~DB) + C`, `set_flags()` |

---

### ğŸ”¹ SBC Absoluto â€” `SBC $4400` â€” **4 ciclos**

| Ciclo | AcciÃ³n detallada |
|-------|------------------|
| 1     | `AB â† PC`, `DB â† [PC]`, `IR â† DB`, `PC â† PC + 1` |
| 2     | `AB â† PC`, `DB â† [PC]`, `tmp_lo â† DB`, `PC â† PC + 1` |
| 3     | `AB â† PC`, `DB â† [PC]`, `tmp_hi â† DB`, `tmp â† tmp_lo | (tmp_hi << 8)`, `PC â† PC + 1` |
| 4     | `AB â† tmp`, `DB â† [AB]`, `A â† A + (~DB) + C`, `set_flags()` |

---

### ğŸ”¹ SBC Absoluto,X â€” `SBC $4400,X` â€” **4/5 ciclos**

| Ciclo | AcciÃ³n detallada |
|-------|------------------|
| 1     | `AB â† PC`, `DB â† [PC]`, `IR â† DB`, `PC â† PC + 1` |
| 2     | `AB â† PC`, `DB â† [PC]`, `tmp_lo â† DB`, `PC â† PC + 1` |
| 3     | `AB â† PC`, `DB â† [PC]`, `tmp_hi â† DB`, `tmp â† tmp_lo | (tmp_hi << 8)`, `PC â† PC + 1` |
| 4     | `tmp â† tmp + X`, `AB â† tmp` |
| 5*    | `DB â† [AB]`, `A â† A + (~DB) + C`, `set_flags()` |

> *El 5Â° ciclo solo ocurre si hay cruce de pÃ¡gina*

---

### ğŸ”¹ SBC Absoluto,Y â€” `SBC $4400,Y` â€” **4/5 ciclos**  
> Igual que con `X`, pero suma `Y`

---

### ğŸ”¹ SBC Indirecto,X â€” `SBC ($20,X)` â€” **6 ciclos**

| Ciclo | AcciÃ³n detallada |
|-------|------------------|
| 1     | `AB â† PC`, `DB â† [PC]`, `IR â† DB`, `PC â† PC + 1` |
| 2     | `AB â† PC`, `DB â† [PC]`, `zp_base â† DB`, `PC â† PC + 1` |
| 3     | `ptr â† (zp_base + X) & $FF`, `AB â† ptr`, `DB â† [AB]`, `tmp_lo â† DB` |
| 4     | `AB â† (ptr + 1) & $FF`, `DB â† [AB]`, `tmp_hi â† DB`, `tmp â† tmp_lo | (tmp_hi << 8)` |
| 5     | `AB â† tmp`, `DB â† [AB]` |
| 6     | `A â† A + (~DB) + C`, `set_flags()` |

---

### ğŸ”¹ SBC Indirecto,Y â€” `SBC ($20),Y` â€” **5/6 ciclos**

| Ciclo | AcciÃ³n detallada |
|-------|------------------|
| 1     | `AB â† PC`, `DB â† [PC]`, `IR â† DB`, `PC â† PC + 1` |
| 2     | `AB â† PC`, `DB â† [PC]`, `ptr â† DB`, `PC â† PC + 1` |
| 3     | `AB â† ptr`, `DB â† [AB]`, `tmp_lo â† DB` |
| 4     | `AB â† (ptr + 1) & $FF`, `DB â† [AB]`, `tmp_hi â† DB`, `tmp â† tmp_lo | (tmp_hi << 8)` |
| 5     | `tmp â† tmp + Y`, `AB â† tmp` |
| 6*    | `DB â† [AB]`, `A â† A + (~DB) + C`, `set_flags()` |

> *El ciclo 6 ocurre si hay cruce de pÃ¡gina*

---