# üß© Prompt_ULA_FULL_Divisao_v1 ‚Äî Projetos HDL (Verilog)

> **Objetivo:** gerar uma ULA completa (**ULA_FULL**) com suporte a:
> - m√∫ltiplas **representa√ß√µes num√©ricas** (unsigned, 2‚Äôs complement, sinal/magnitude, ponto fixo Q, mini‚Äëfloat simplificado);
> - opera√ß√µes aritm√©ticas e l√≥gicas cl√°ssicas;
> - **divis√£o inteira sem sinal**, **divis√£o inteira com sinal** e **divis√£o em ponto fixo**;
> - detec√ß√£o de **overflow**, **satura√ß√£o**, **zero**, **sinal** e **carry/borrow**;
> - tr√™s abordagens de implementa√ß√£o: *Behavioral*, *Dataflow* e *Structural*;
> - compat√≠vel com **Quartus** e **Questa (Verilog‚Äë2001)**.

A IA deve SEMPRE seguir este prompt quando for pedida para gerar o projeto `ULA_FULL` com divis√£o.

---

## 1) Interface e Conven√ß√µes da ULA_FULL

Crie o m√≥dulo principal **`ula_full`** com interface gen√©rica, parametriz√°vel:

```verilog
module ula_full_<approach>
#(
    parameter WIDTH = 8,   // Largura dos dados
    parameter FRAC  = 4    // Bits fracion√°rios para modo Q (ponto fixo)
)(
    input      [WIDTH-1:0] op_a,      // Operando A
    input      [WIDTH-1:0] op_b,      // Operando B
    input      [3:0]       op_sel,    // C√≥digo da opera√ß√£o (4 bits)
    input      [2:0]       num_mode,  // Modo num√©rico
    output reg [WIDTH-1:0] result,    // Resultado
    output reg             flag_overflow,  // Overflow aritm√©tico
    output reg             flag_saturate,  // Satura√ß√£o aplicada
    output reg             flag_zero,      // Resultado zero
    output reg             flag_negative,  // Bit de sinal do resultado
    output reg             flag_carry      // Carry/borrow (quando aplic√°vel)
);
```

> **Observa√ß√£o:**  
> Use o sufixo `<approach>` para diferenciar as tr√™s vers√µes:
> - `ula_full_behavioral`
> - `ula_full_dataflow`
> - `ula_full_structural`

### 1.1 Modos Num√©ricos (`num_mode`)

O campo `num_mode` (3 bits) deve ser interpretado assim:

- `3'b000` ‚Üí **inteiro sem sinal (unsigned)**
- `3'b001` ‚Üí **inteiro com sinal em 2‚Äôs complement**
- `3'b010` ‚Üí **sinal/magnitude**  
- `3'b011` ‚Üí **ponto fixo Q**, representado em 2‚Äôs complement com `FRAC` bits fracion√°rios
- `3'b100` ‚Üí **mini‚Äëfloat simplificado**  
  - 1 bit de sinal (`sign`), 3 bits de expoente, resto mantissa compactada.
- `3'b101`‚Äì`3'b111` ‚Üí reservados (podem ser tratados como unsigned por padr√£o)

### 1.2 Opera√ß√µes (`op_sel`)

O campo `op_sel` passa a ter **4 bits**, permitindo **at√© 16 opera√ß√µes**. Use o seguinte mapeamento:

| `op_sel` | Opera√ß√£o                                     | Coment√°rio                                                  |
|----------|----------------------------------------------|-------------------------------------------------------------|
| `4'b0000`| ADD ‚Äì soma                                   | respeitando o modo num√©rico                                |
| `4'b0001`| SUB ‚Äì subtra√ß√£o                              | `A - B`                                                     |
| `4'b0010`| MUL ‚Äì multiplica√ß√£o                          | inteiro, 2‚Äôs complement, sinal/mag, Q                      |
| `4'b0011`| DIVU ‚Äì divis√£o inteira **sem sinal**         | apenas modos unsigned / sinal/mag                          |
| `4'b0100`| DIVS ‚Äì divis√£o inteira **com sinal**         | 2‚Äôs complement; cuida de sinal e divis√£o por zero          |
| `4'b0101`| DIVQ ‚Äì divis√£o em **ponto fixo Q**           | 2‚Äôs complement + escalonamento por `FRAC`                  |
| `4'b0110`| AND ‚Äì opera√ß√£o bit a bit                     | independente do modo                                        |
| `4'b0111`| OR ‚Äì opera√ß√£o bit a bit                      |                                                             |
| `4'b1000`| XOR ‚Äì opera√ß√£o bit a bit                     |                                                             |
| `4'b1001`| NAND ‚Äì opera√ß√£o bit a bit                    | `~(A & B)`                                                  |
| `4'b1010`| NOR ‚Äì opera√ß√£o bit a bit                     | `~(A | B)`                                                  |
| `4'b1011`| XNOR ‚Äì opera√ß√£o bit a bit                    | `~(A ^ B)`                                                  |
| `4'b1100`| SHL ‚Äì shift √† esquerda                       | l√≥gico ou aritm√©tico (depende do modo)                     |
| `4'b1101`| SHR ‚Äì shift √† direita l√≥gico                 | preserva zeros na esquerda                                  |
| `4'b1110`| SAR ‚Äì shift √† direita aritm√©tico             | preserva bit de sinal (2‚Äôs complement, Q)                   |
| `4'b1111`| CMP ‚Äì compara√ß√£o (ex.: `A ? B`)              | pode gerar flags, ex: `result = A - B` com focus em flags  |

- O campo de deslocamento (`shift_amt`) deve ser derivado de `op_b[2:0]` (por exemplo).
- Em modos com sinal (2‚Äôs complement, Q), o **SAR** (`>>>`) deve preservar o bit de sinal.
- Em modos unsigned, **SHR** deve ser l√≥gico (`>>`).

---

## 2) Cabe√ßalho obrigat√≥rio em TODOS os `.v`

Antes de qualquer m√≥dulo, insira o cabe√ßalho padr√£o:

```verilog
// ============================================================================
// Arquivo  : ula_full  (implementa√ß√£o [ABORDAGEM])
// Autor    : Manoel Furtado
// Data     : 15/11/2025
// Ferramentas: Compat√≠vel com Quartus e Questa (Verilog 2001)
// Descri√ß√£o: [resumo t√©cnico de 3‚Äì5 linhas: largura, fun√ß√£o do bloco, vis√£o
//            da estrat√©gia (ex.: prefix-sum, divis√£o inteira, ponto fixo Q),
//            e notas de s√≠ntese (lat√™ncia, recursos esperados).]
// Revis√£o   : v1.0 ‚Äî cria√ß√£o inicial
// ============================================================================
```

**Regras do cabe√ßalho:**

- Usar **frases t√©cnicas**, nada gen√©rico.
- Se o m√≥dulo for **parametriz√°vel**, citar par√¢metros (`WIDTH`, `FRAC` etc.).
- Se houver **lat√™ncia**, declarar explicitamente (n√∫mero de ciclos).
- O **testbench** tamb√©m deve ter cabe√ßalho.
- Todo arquivo `.v` do projeto deve ter esse cabe√ßalho.

---

## 3) Estrat√©gia para as Divis√µes

A ULA_FULL deve ter divis√£o implementada de forma **combinacional simples** e did√°tica, ciente de que:

- Em FPGA real, o uso de operadores `/` e `%` pode gerar l√≥gicas grandes;
- O objetivo √© **did√°tico**, n√£o necessariamente otimizado em √°rea.

### 3.1 DIVU ‚Äì divis√£o inteira sem sinal (`op_sel = 4'b0011`)

Para **modo unsigned** (`num_mode = 3'b000`):

- `result = (op_b != 0) ? (op_a / op_b) : {WIDTH{1'b0}};`
- Em caso de divis√£o por zero (`op_b == 0`):
  - `flag_overflow = 1'b1;`
  - Pode-se configurar `result` como zero ou valor m√°ximo (`{WIDTH{1'b1}}`), desde que isso seja documentado em coment√°rios.

Para **modo sinal/magnitude** (`3'b010`):

- Usar apenas as magnitudes (`|op_a[WIDTH-2:0]|`, `|op_b[WIDTH-2:0]|`) para a divis√£o;
- Determinar o sinal do resultado com XOR dos sinais de entrada;
- Ajustar satura√ß√£o se necess√°rio (por exemplo, se divisor for zero).

### 3.2 DIVS ‚Äì divis√£o inteira com sinal (`op_sel = 4'b0100`)

Para **2‚Äôs complement** (`3'b001`):

1. Extrair sinal de `op_a` e `op_b`;
2. Trabalhar com magnitudes absolutas (`abs_a`, `abs_b`);
3. Aplicar divis√£o inteira: `mag_res = abs_a / abs_b;`
4. Determinar o sinal de sa√≠da com `sign_res = sign_a ^ sign_b`;
5. Se `op_b == 0`, levantar `flag_overflow` e saturar:
   - `result = {1'b0, {WIDTH-1{1'b1}}}` (m√°ximo positivo) ou  
   - `result = {1'b1, {WIDTH-1{1'b0}}}` (m√≠nimo negativo), conforme documentado.

> A IA deve comentar **linha a linha** o tratamento de sinais, zero e satura√ß√£o.

### 3.3 DIVQ ‚Äì divis√£o em ponto fixo (`op_sel = 4'b0101`)

Para **ponto fixo Q** (`num_mode = 3'b011`):

- Considerar entradas em 2‚Äôs complement com `FRAC` bits fracion√°rios.
- Para representar `A / B` em Q:

  ```text
  // Representa√ß√µes:
  // A_Q = A / 2^FRAC
  // B_Q = B / 2^FRAC
  // Resultado desejado:
  // (A_Q / B_Q) = (A / 2^FRAC) / (B / 2^FRAC) = A / B
  //
  // Como queremos resultado tamb√©m em Q, podemos:
  // 1) converter A para maior precis√£o, ou
  // 2) dividir diretamente A por B e tratar satura√ß√£o.
  ```

- Para fins did√°ticos, adotar a abordagem:

  ```verilog
  // pseudo:
  // signed_div = $signed(op_a) / $signed(op_b);
  // result     = saturate_to_width(signed_div);
  ```

- Se `op_b == 0`, ativar `flag_overflow` e aplicar satura√ß√£o.

---

## 4) Abordagens de Implementa√ß√£o

### 4.1 Behavioral (`ula_full_behavioral`)

- Usar **um √∫nico** `always @*`:
  - `case (num_mode)` por fora,
  - `case (op_sel)` por dentro.
- Coment√°rios **linha a linha** e blocos explicativos por opera√ß√£o.
- Tratar todas as flags (`overflow`, `saturate`, `zero`, `negative`, `carry`) dentro desse bloco, com valores default bem definidos.
- Divis√£o pode ser feita com operadores `/` e `%`, mas **explicitamente comentada** como solu√ß√£o did√°tica, com alerta sobre s√≠ntese.

### 4.2 Dataflow (`ula_full_dataflow`)

- Usar **fun√ß√µes combinacionais** e atribui√ß√µes cont√≠nuas:
  - Uma fun√ß√£o central `ula_core` que recebe `op_a`, `op_b`, `op_sel`, `num_mode`.
  - Retornar um vetor empacotado com `{result, flags}`.
- Desempacotar o vetor em wires externos.
- Manter coment√°rios explicando:
  - Como cada caso de divis√£o √© tratado;
  - Diferen√ßa entre DIVU, DIVS e DIVQ.

### 4.3 Structural (`ula_full_structural`)

- Separar em subm√≥dulos:
  - `ula_mode_pre` ‚Äì adaptador de entrada por modo num√©rico (se precisar).
  - `ula_core_arith` ‚Äì n√∫cleo da ULA (pode instanciar behavioral, por exemplo).
  - `ula_mode_post` ‚Äì p√≥s-processamento do resultado (opcional).
- A vers√£o estrutural pode reutilizar o core behavioral, mas deve ser **claramente modularizada**.

---

## 5) Estrutura de Diret√≥rios do Projeto

Organizar exatamente assim:

```text
Projeto_ula_full_divisao/
‚îú‚îÄ‚îÄ README.md
‚îú‚îÄ‚îÄ Quartus/
‚îÇ    ‚îî‚îÄ‚îÄ rtl/
‚îÇ         ‚îú‚îÄ‚îÄ behavioral/
‚îÇ         ‚îÇ     ‚îî‚îÄ‚îÄ ula_full.v
‚îÇ         ‚îú‚îÄ‚îÄ dataflow/
‚îÇ         ‚îÇ     ‚îî‚îÄ‚îÄ ula_full.v
‚îÇ         ‚îî‚îÄ‚îÄ structural/
‚îÇ               ‚îî‚îÄ‚îÄ ula_full.v
‚îÇ
‚îî‚îÄ‚îÄ Questa/
     ‚îú‚îÄ‚îÄ rtl/
     ‚îÇ    ‚îú‚îÄ‚îÄ behavioral/ula_full.v
     ‚îÇ    ‚îú‚îÄ‚îÄ dataflow/ula_full.v
     ‚îÇ    ‚îî‚îÄ‚îÄ structural/ula_full.v
     ‚îú‚îÄ‚îÄ tb/
     ‚îÇ    ‚îî‚îÄ‚îÄ tb_ula_full.v
     ‚îî‚îÄ‚îÄ scripts/
          ‚îú‚îÄ‚îÄ clean.do
          ‚îú‚îÄ‚îÄ compile.do
          ‚îú‚îÄ‚îÄ run_cli.do
          ‚îî‚îÄ‚îÄ run_gui.do
```

- Todos os caminhos de arquivos devem bater com os scripts do Questa.
- Arquivos em `Quartus/rtl` e `Questa/rtl` podem ser c√≥pias dos mesmos `.v`, mas colocados em locais diferentes por organiza√ß√£o.

---

## 6) Testbench ‚Äî `tb_ula_full` (3 DUTs simult√¢neos)

O testbench deve:

- Conter cabe√ßalho padr√£o.
- Ter:

  ```verilog
  `timescale 1ns/1ps
  ```

- Instanciar as tr√™s vers√µes:
  - `ula_full_behavioral`
  - `ula_full_dataflow`
  - `ula_full_structural`
- Alimentar todas com os mesmos sinais de est√≠mulo `op_a`, `op_b`, `op_sel`, `num_mode`.
- Gerar est√≠mulos com:
  - La√ßos `for` aninhados sobre:
    - `num_mode` (0 at√© pelo menos 4)
    - `op_sel` (0 a 15)
    - subconjuntos dos valores de `op_a` e `op_b` (por exemplo 0 a 15, ou outro range pr√°tico).
- Incluir **VCD**:

  ```verilog
  initial begin
      $dumpfile("wave.vcd");
      $dumpvars(0, tb_ula_full);
  end
  ```

- Implementar checagem autom√°tica:

  ```verilog
  if ( (result_beh  !== result_df) ||
       (result_beh  !== result_st) ||
       (ov_beh      !== ov_df)     ||
       (ov_beh      !== ov_st)     ||
       (sat_beh     !== sat_df)    ||
       (sat_beh     !== sat_st)    || ... ) begin
      // contar erros e mostrar detalhes
  end
  ```

- Exibir mensagem final:

  ```verilog
  $display("Fim da simulacao.");
  $finish;
  ```

- Quando todas as implementa√ß√µes coincidirem:
  - Mostrar: `"SUCESSO: Todas as implementacoes da ULA FULL DIVISAO estao consistentes."`

---

## 7) Scripts Questa (em `Questa/scripts/`)

### 7.1 `clean.do`

- Fechar simula√ß√£o, limpar `work`, apagar arquivos tempor√°rios e `wave.vcd`, conforme modelo robusto:

```tcl
# Limpeza segura (Questa/ModelSim Intel)
# clean.do ‚Äî robusto / idempotente
catch {quit -sim}
catch {dataset close -all}
catch {wave clear}
catch {transcript off}
catch {transcript file ""}

if {[file exists work]} { catch {vdel -lib work -all} }
catch {vlib work}
catch {vmap work work}

proc safe_delete {path} {
    if {[file exists $path]} {
        if {[catch {file delete -force $path} err]} {
            puts "WARN: n√£o foi poss√≠vel deletar '$path' ‚Äî $err (continuando)."
        }
    }
}

foreach f {transcript vsim.wlf wave.vcd vsim.dbg wlft3.wlf vsim.dbg/mdb.log} {
    safe_delete $f
}
```

### 7.2 `compile.do`

- Deve permitir escolher abordagem por vari√°vel `IMPLEMENTATION` (behavioral, dataflow, structural).
- Sempre compilar:
  - o RTL correspondente
  - + o testbench.

### 7.3 `run_gui.do`

- Chamar `clean.do`, depois `compile.do`, depois rodar GUI:

```tcl
do clean.do
do compile.do
vsim -voptargs=+acc work.tb_ula_full
add wave -r /*
run -all
```

### 7.4 `run_cli.do`

- Vers√£o em modo console:

```tcl
do clean.do
do compile.do
vsim -c -voptargs=+acc work.tb_ula_full -do "run -all; quit"
```

---

## 8) README.md ‚Äî Relat√≥rio T√©cnico

O `README.md` deve conter, no m√≠nimo, as se√ß√µes:

1. **Descri√ß√£o do Projeto**  
   - Autor, data, contexto da ULA_FULL com divis√£o e m√∫ltiplos modos num√©ricos.  
   - Explicar em prosa t√©cnica a arquitetura geral.

2. **An√°lise das Abordagens**  
   - Comparar **Behavioral**, **Dataflow** e **Structural**:
     - estilo de c√≥digo,
     - clareza,
     - impacto esperado em s√≠ntese (√°rea/timing),
     - vantagens e limita√ß√µes.

3. **Descri√ß√£o do Testbench**  
   - Explicar a metodologia de testes, loops, checagem de flags, gera√ß√£o de VCD.

4. **Aplica√ß√µes Pr√°ticas**  
   - Relacionar a ULA a:
     - processadores did√°ticos;
     - DSP com ponto fixo;
     - prototipagem de mini‚Äëfloat;
     - uso em FPGAs (como Spartan‚Äë7, Cyclone, etc.).

> Cada se√ß√£o (2‚Äì4) deve ter **‚â• 250‚Äì350 palavras**, em prosa t√©cnica, com exemplos num√©ricos, riscos de s√≠ntese, boas pr√°ticas de uso e poss√≠veis extens√µes.

---

## 9) Crit√©rios de Qualidade

- **C√≥digo identado**, sem linhas corridas.
- **Sem SystemVerilog** (usar apenas Verilog‚Äë2001: `reg`, `wire`, `always @*`, etc.).
- Coment√°rios **linha a linha** em blocos cr√≠ticos (divis√£o, satura√ß√£o, modos num√©ricos).
- Nomes em **snake_case**, sem acentos e sem abrevia√ß√µes confusas.
- Evitar:
  - larguras inconsistentes,
  - uso de `X/Z` em compara√ß√µes,
  - *latches* acidentais,
  - falta de `default` em `case`,
  - sinais n√£o inicializados no testbench.

---

## 10) Entrega Final por parte da IA

Quando a IA for solicitada a gerar o projeto com base neste prompt, ela deve entregar, organizado em um `.zip`:

- Estrutura completa de diret√≥rios (**Quartus** e **Questa**);
- C√≥digo fonte das tr√™s abordagens (`behavioral`, `dataflow`, `structural`);
- Testbench `tb_ula_full.v` com tr√™s DUTs simult√¢neos;
- Scripts `.do` (`clean.do`, `compile.do`, `run_cli.do`, `run_gui.do`);
- Relat√≥rio `README.md` com se√ß√µes detalhadas;
- Quaisquer arquivos auxiliares julgados necess√°rios (por exemplo, diagramas em texto, tabelas de mapeamento de modos e opera√ß√µes).

Este arquivo √© o **Prompt_ULA_FULL_Divisao_v1** e serve como **especifica√ß√£o completa** para a IA gerar o projeto de ULA com divis√£o.
