41 2 0
38 1
22 553 106 630 86 0 \NUL
Truth Table
22 654 146 700 126 0 \NUL
Output
22 490 144 524 124 0 \NUL
IN[2]
22 545 145 579 125 0 \NUL
IN[1]
22 599 145 633 125 0 \NUL
IN[0]
22 499 181 511 161 0 \NUL
0
22 499 241 511 221 0 \NUL
0
22 498 210 510 190 0 \NUL
0
22 499 268 511 248 0 \NUL
0
22 558 210 570 190 0 \NUL
0
22 557 181 569 161 0 \NUL
0
22 610 180 622 160 0 \NUL
0
22 499 297 511 277 0 \NUL
1
22 498 377 510 357 0 \NUL
1
22 497 351 509 331 0 \NUL
1
22 499 325 511 305 0 \NUL
1
22 560 380 572 360 0 \NUL
1
22 560 353 572 333 0 \NUL
1
22 558 271 570 251 0 \NUL
1
22 559 241 571 221 0 \NUL
1
22 667 212 679 192 0 \NUL
1
22 667 179 679 159 0 \NUL
1
22 609 211 621 191 0 \NUL
1
22 558 325 570 305 0 \NUL
0
22 558 299 570 279 0 \NUL
0
22 666 242 678 222 0 \NUL
0
22 669 271 681 251 0 \NUL
1
22 669 379 681 359 0 \NUL
0
22 669 353 681 333 0 \NUL
0
22 669 328 681 308 0 \NUL
0
22 669 299 681 279 0 \NUL
0
22 611 238 623 218 0 \NUL
0
22 610 271 622 251 0 \NUL
1
22 610 326 622 306 0 \NUL
1
22 610 380 622 360 0 \NUL
1
22 610 299 622 279 0 \NUL
0
22 610 353 622 333 0 \NUL
0
8 67 90 116 41 1 0
8 68 156 117 107 1 0
8 72 237 121 188 1 0
22 22 76 56 56 0 \NUL
IN[2]
22 23 141 57 121 0 \NUL
IN[1]
22 23 224 57 204 0 \NUL
IN[0]
5 140 91 189 42 0
3 253 88 302 39 1 0
3 254 148 303 99 1 0
3 250 212 299 163 1 0
5 136 139 185 90 0
5 158 249 207 200 0
4 340 148 389 99 1 0
7 414 149 463 100 0 1
22 415 97 461 77 0 \NUL
Output
22 346 88 370 68 0 \NUL
OR
22 255 39 287 19 0 \NUL
AND
22 257 101 289 81 0 \NUL
AND
22 254 166 286 146 0 \NUL
AND
22 144 34 176 14 0 \NUL
NOT
22 152 102 184 82 0 \NUL
NOT
22 170 266 202 246 0 \NUL
NOT
22 372 34 611 14 0 \NUL
Sum of Products w/ AND & OR Gates
22 209 257 479 237 0 \NUL
This implementation uses 30 transistors.
22 244 303 456 283 0 \NUL
Sum of Products w/ NAND Gates
7 425 447 474 398 0 1
3 260 381 309 332 1 1
3 262 450 311 401 1 1
3 261 514 310 465 1 1
3 342 447 391 398 1 1
22 424 383 470 363 0 \NUL
Output
22 344 383 386 363 0 \NUL
NAND
22 259 333 301 313 0 \NUL
NAND
22 264 400 306 380 0 \NUL
NAND
22 269 469 311 449 0 \NUL
NAND
5 132 367 181 318 0
5 137 433 186 384 0
5 134 503 183 454 0
22 328 527 598 507 0 \NUL
This implementation uses 22 transistors.
22 70 338 102 318 0 \NUL
NOT
22 75 417 107 397 0 \NUL
NOT
22 78 486 110 466 0 \NUL
NOT
22 656 32 736 12 0 \NUL
Gavin Mack
22 660 63 700 43 0 \NUL
Lab 1
1 113 65 141 66
1 296 187 341 137
1 300 123 341 123
1 299 63 341 109
1 186 66 254 49
1 186 66 255 109
1 186 66 251 173
1 114 131 137 114
1 114 131 251 187
1 182 114 254 63
1 182 114 255 123
1 118 212 159 224
1 204 224 254 77
1 118 212 255 137
1 118 212 251 201
1 386 123 415 124
1 306 356 343 408
1 308 425 343 422
1 307 489 343 436
1 388 422 426 422
1 113 65 133 342
1 178 342 261 342
1 178 342 263 411
1 178 342 262 475
1 114 131 138 408
1 183 408 261 356
1 183 408 263 425
1 114 131 262 489
1 118 212 135 478
1 180 478 261 370
1 118 212 263 439
1 118 212 262 503
39 16777215
47 0
40 1 6 6
50 800 600
51 0 100
30
System
16
700
0
0
1
2
2
34
