
Laboratorio3-Digital2.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  0000036c  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         000002f8  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000006  00800100  00800100  0000036c  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  0000036c  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  0000039c  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000098  00000000  00000000  000003dc  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00000b8d  00000000  00000000  00000474  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 000008af  00000000  00000000  00001001  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00000660  00000000  00000000  000018b0  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  0000010c  00000000  00000000  00001f10  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    000005f9  00000000  00000000  0000201c  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    00000268  00000000  00000000  00002615  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000068  00000000  00000000  0000287d  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 3b 00 	jmp	0x76	; 0x76 <__ctors_end>
   4:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
   8:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
   c:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  10:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  14:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  18:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  1c:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  20:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  24:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  28:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  2c:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  30:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  34:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  38:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  3c:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  40:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  44:	0c 94 e9 00 	jmp	0x1d2	; 0x1d2 <__vector_17>
  48:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  4c:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  50:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  54:	0c 94 ad 00 	jmp	0x15a	; 0x15a <__vector_21>
  58:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  5c:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  60:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  64:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  68:	27 01       	movw	r4, r14
  6a:	2e 01       	movw	r4, r28
  6c:	35 01       	movw	r6, r10
  6e:	3f 01       	movw	r6, r30
  70:	49 01       	movw	r8, r18
  72:	53 01       	movw	r10, r6
  74:	5d 01       	movw	r10, r26

00000076 <__ctors_end>:
  76:	11 24       	eor	r1, r1
  78:	1f be       	out	0x3f, r1	; 63
  7a:	cf ef       	ldi	r28, 0xFF	; 255
  7c:	d8 e0       	ldi	r29, 0x08	; 8
  7e:	de bf       	out	0x3e, r29	; 62
  80:	cd bf       	out	0x3d, r28	; 61

00000082 <__do_clear_bss>:
  82:	21 e0       	ldi	r18, 0x01	; 1
  84:	a0 e0       	ldi	r26, 0x00	; 0
  86:	b1 e0       	ldi	r27, 0x01	; 1
  88:	01 c0       	rjmp	.+2      	; 0x8c <.do_clear_bss_start>

0000008a <.do_clear_bss_loop>:
  8a:	1d 92       	st	X+, r1

0000008c <.do_clear_bss_start>:
  8c:	a6 30       	cpi	r26, 0x06	; 6
  8e:	b2 07       	cpc	r27, r18
  90:	e1 f7       	brne	.-8      	; 0x8a <.do_clear_bss_loop>
  92:	0e 94 7c 00 	call	0xf8	; 0xf8 <main>
  96:	0c 94 7a 01 	jmp	0x2f4	; 0x2f4 <_exit>

0000009a <__bad_interrupt>:
  9a:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

0000009e <initADC>:
 #include "ADC.h"
 
	
void initADC()
	{
		ADMUX = 0; //Se activa el canal 7.
  9e:	ec e7       	ldi	r30, 0x7C	; 124
  a0:	f0 e0       	ldi	r31, 0x00	; 0
  a2:	10 82       	st	Z, r1
		ADMUX |= (1<<ADLAR);  
  a4:	80 81       	ld	r24, Z
  a6:	80 62       	ori	r24, 0x20	; 32
  a8:	80 83       	st	Z, r24
		ADMUX |= (1<<REFS0) | (1 << MUX0) | (1 << MUX1) |  (1 << MUX2); // | (1<<ADLAR)
  aa:	80 81       	ld	r24, Z
  ac:	87 64       	ori	r24, 0x47	; 71
  ae:	80 83       	st	Z, r24
		
		ADCSRA = 0;
  b0:	ea e7       	ldi	r30, 0x7A	; 122
  b2:	f0 e0       	ldi	r31, 0x00	; 0
  b4:	10 82       	st	Z, r1
		ADCSRA |= (1<<ADPS0) | (1<<ADPS1) | (1<<ADPS2) | (1<<ADEN) | (1<<ADIE) ;
  b6:	80 81       	ld	r24, Z
  b8:	8f 68       	ori	r24, 0x8F	; 143
  ba:	80 83       	st	Z, r24
		ADCSRA |= (1<<ADSC);
  bc:	80 81       	ld	r24, Z
  be:	80 64       	ori	r24, 0x40	; 64
  c0:	80 83       	st	Z, r24
  c2:	08 95       	ret

000000c4 <mostrarleds>:


void mostrarleds(uint16_t val)
{
	// Limpiar solo los bits usados
	PORTD &= ~((1 << PORTD2) | (1 << PORTD3) | (1 << PORTD4) | (1 << PORTD5) | (1 << PORTD6) | (1 << PORTD7));
  c4:	2b b1       	in	r18, 0x0b	; 11
  c6:	23 70       	andi	r18, 0x03	; 3
  c8:	2b b9       	out	0x0b, r18	; 11
	PORTB &= ~((1 << PORTB0) | (1 << PORTB1));
  ca:	25 b1       	in	r18, 0x05	; 5
  cc:	2c 7f       	andi	r18, 0xFC	; 252
  ce:	25 b9       	out	0x05, r18	; 5

	// Bits 0–5 ? PD2–PD7
	PORTD |= (val & 0x3F) << 2;
  d0:	2b b1       	in	r18, 0x0b	; 11
  d2:	38 2f       	mov	r19, r24
  d4:	33 0f       	add	r19, r19
  d6:	33 0f       	add	r19, r19
  d8:	23 2b       	or	r18, r19
  da:	2b b9       	out	0x0b, r18	; 11

	// Bits 6–7 ? PB0–PB1
	PORTB |= (val >> 6) & 0x03;
  dc:	25 b1       	in	r18, 0x05	; 5
  de:	00 24       	eor	r0, r0
  e0:	88 0f       	add	r24, r24
  e2:	99 1f       	adc	r25, r25
  e4:	00 1c       	adc	r0, r0
  e6:	88 0f       	add	r24, r24
  e8:	99 1f       	adc	r25, r25
  ea:	00 1c       	adc	r0, r0
  ec:	89 2f       	mov	r24, r25
  ee:	90 2d       	mov	r25, r0
  f0:	83 70       	andi	r24, 0x03	; 3
  f2:	82 2b       	or	r24, r18
  f4:	85 b9       	out	0x05, r24	; 5
  f6:	08 95       	ret

000000f8 <main>:

/****************************************/
// Main Function
int main(void)
{
	initADC(); //inicar adc
  f8:	0e 94 4f 00 	call	0x9e	; 0x9e <initADC>
	spiInt(SPI_SLAVE_SS, SPI_DATA_ORDER_MSB, SPI_CLOCK_IDLE_LOW, SPI_CLOCK_FIRST_EDGE);  
  fc:	20 e0       	ldi	r18, 0x00	; 0
  fe:	30 e0       	ldi	r19, 0x00	; 0
 100:	40 e0       	ldi	r20, 0x00	; 0
 102:	50 e0       	ldi	r21, 0x00	; 0
 104:	60 e0       	ldi	r22, 0x00	; 0
 106:	70 e0       	ldi	r23, 0x00	; 0
 108:	80 e4       	ldi	r24, 0x40	; 64
 10a:	90 e0       	ldi	r25, 0x00	; 0
 10c:	0e 94 0f 01 	call	0x21e	; 0x21e <spiInt>
	SPCR |= (1<<SPIE); 
 110:	8c b5       	in	r24, 0x2c	; 44
 112:	80 68       	ori	r24, 0x80	; 128
 114:	8c bd       	out	0x2c, r24	; 44
	sei(); 
 116:	78 94       	sei
	
	//Seteo de las puertos de salida
	DDRD |= (1 << PORTD2) | (1 << PORTD3) | (1 << PORTD4) | (1 << PORTD5) | (1 << PORTD6) | (1 << PORTD7);
 118:	8a b1       	in	r24, 0x0a	; 10
 11a:	8c 6f       	ori	r24, 0xFC	; 252
 11c:	8a b9       	out	0x0a, r24	; 10
	PORTD &= ~((1 << PORTD2) | (1 << PORTD3) | (1 << PORTD4) | (1 << PORTD5) | (1 << PORTD6) | (1 << PORTD7));
 11e:	8b b1       	in	r24, 0x0b	; 11
 120:	83 70       	andi	r24, 0x03	; 3
 122:	8b b9       	out	0x0b, r24	; 11
	
	DDRB |= (1 << PORTB0) | (1 << PORTB1);
 124:	84 b1       	in	r24, 0x04	; 4
 126:	83 60       	ori	r24, 0x03	; 3
 128:	84 b9       	out	0x04, r24	; 4
	PORTB &= ~((1 << PORTB0) | (1 << PORTB1));
 12a:	85 b1       	in	r24, 0x05	; 5
 12c:	8c 7f       	andi	r24, 0xFC	; 252
 12e:	85 b9       	out	0x05, r24	; 5
	
	
	while (1)
	{
		if (band == 1)
 130:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 134:	81 30       	cpi	r24, 0x01	; 1
 136:	39 f4       	brne	.+14     	; 0x146 <main+0x4e>
		{
			mostrarleds(spi_alter);
 138:	80 91 04 01 	lds	r24, 0x0104	; 0x800104 <spi_alter>
 13c:	90 e0       	ldi	r25, 0x00	; 0
 13e:	0e 94 62 00 	call	0xc4	; 0xc4 <mostrarleds>
			band = 0;   
 142:	10 92 00 01 	sts	0x0100, r1	; 0x800100 <__DATA_REGION_ORIGIN__>
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 146:	2f ef       	ldi	r18, 0xFF	; 255
 148:	81 ee       	ldi	r24, 0xE1	; 225
 14a:	94 e0       	ldi	r25, 0x04	; 4
 14c:	21 50       	subi	r18, 0x01	; 1
 14e:	80 40       	sbci	r24, 0x00	; 0
 150:	90 40       	sbci	r25, 0x00	; 0
 152:	e1 f7       	brne	.-8      	; 0x14c <main+0x54>
 154:	00 c0       	rjmp	.+0      	; 0x156 <main+0x5e>
 156:	00 00       	nop
 158:	eb cf       	rjmp	.-42     	; 0x130 <main+0x38>

0000015a <__vector_21>:
	// Bits 6–7 ? PB0–PB1
	PORTB |= (val >> 6) & 0x03;
}

ISR(ADC_vect)
{
 15a:	1f 92       	push	r1
 15c:	0f 92       	push	r0
 15e:	0f b6       	in	r0, 0x3f	; 63
 160:	0f 92       	push	r0
 162:	11 24       	eor	r1, r1
 164:	8f 93       	push	r24
 166:	9f 93       	push	r25
 168:	ef 93       	push	r30
 16a:	ff 93       	push	r31
	//Muxeo de los ADC 6 y 7 
	uint8_t currentADC = ADMUX & 0x07; 
 16c:	80 91 7c 00 	lds	r24, 0x007C	; 0x80007c <__TEXT_REGION_LENGTH__+0x7f807c>
 170:	87 70       	andi	r24, 0x07	; 7
	temp1 = ADCH; 
 172:	90 91 79 00 	lds	r25, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7f8079>
 176:	90 93 03 01 	sts	0x0103, r25	; 0x800103 <temp1>
	if (currentADC == 7)
 17a:	87 30       	cpi	r24, 0x07	; 7
 17c:	69 f4       	brne	.+26     	; 0x198 <__vector_21+0x3e>
	{
		valor_ADC7 = temp1; 
 17e:	90 91 03 01 	lds	r25, 0x0103	; 0x800103 <temp1>
 182:	90 93 02 01 	sts	0x0102, r25	; 0x800102 <valor_ADC7>
		ADMUX = 0;
 186:	ec e7       	ldi	r30, 0x7C	; 124
 188:	f0 e0       	ldi	r31, 0x00	; 0
 18a:	10 82       	st	Z, r1
		ADMUX |= (1<<REFS0) | (1<<ADLAR);
 18c:	90 81       	ld	r25, Z
 18e:	90 66       	ori	r25, 0x60	; 96
 190:	90 83       	st	Z, r25
		ADMUX |= (1<<MUX1) | (1<<MUX2);
 192:	90 81       	ld	r25, Z
 194:	96 60       	ori	r25, 0x06	; 6
 196:	90 83       	st	Z, r25
	}
	if (currentADC == 6)
 198:	86 30       	cpi	r24, 0x06	; 6
 19a:	69 f4       	brne	.+26     	; 0x1b6 <__vector_21+0x5c>
	{
		valor_ADC6 = temp1;
 19c:	80 91 03 01 	lds	r24, 0x0103	; 0x800103 <temp1>
 1a0:	80 93 01 01 	sts	0x0101, r24	; 0x800101 <valor_ADC6>
		ADMUX = 0;
 1a4:	ec e7       	ldi	r30, 0x7C	; 124
 1a6:	f0 e0       	ldi	r31, 0x00	; 0
 1a8:	10 82       	st	Z, r1
		ADMUX |= (1<<REFS0) | (1<<ADLAR);
 1aa:	80 81       	ld	r24, Z
 1ac:	80 66       	ori	r24, 0x60	; 96
 1ae:	80 83       	st	Z, r24
		ADMUX |= (1 << MUX0) |  (1 << MUX1) | (1<<MUX2);
 1b0:	80 81       	ld	r24, Z
 1b2:	87 60       	ori	r24, 0x07	; 7
 1b4:	80 83       	st	Z, r24
	} 
	ADCSRA |= (1<<ADSC);
 1b6:	ea e7       	ldi	r30, 0x7A	; 122
 1b8:	f0 e0       	ldi	r31, 0x00	; 0
 1ba:	80 81       	ld	r24, Z
 1bc:	80 64       	ori	r24, 0x40	; 64
 1be:	80 83       	st	Z, r24
}
 1c0:	ff 91       	pop	r31
 1c2:	ef 91       	pop	r30
 1c4:	9f 91       	pop	r25
 1c6:	8f 91       	pop	r24
 1c8:	0f 90       	pop	r0
 1ca:	0f be       	out	0x3f, r0	; 63
 1cc:	0f 90       	pop	r0
 1ce:	1f 90       	pop	r1
 1d0:	18 95       	reti

000001d2 <__vector_17>:

ISR(SPI_STC_vect)
{
 1d2:	1f 92       	push	r1
 1d4:	0f 92       	push	r0
 1d6:	0f b6       	in	r0, 0x3f	; 63
 1d8:	0f 92       	push	r0
 1da:	11 24       	eor	r1, r1
 1dc:	8f 93       	push	r24
	//Lectura de lo que me envia el Maestro 
	spivalor = SPDR; 
 1de:	8e b5       	in	r24, 0x2e	; 46
 1e0:	80 93 05 01 	sts	0x0105, r24	; 0x800105 <spivalor>
	if (spivalor == 'c')
 1e4:	80 91 05 01 	lds	r24, 0x0105	; 0x800105 <spivalor>
 1e8:	83 36       	cpi	r24, 0x63	; 99
 1ea:	21 f4       	brne	.+8      	; 0x1f4 <__vector_17+0x22>
	{
		SPDR = valor_ADC7;
 1ec:	80 91 02 01 	lds	r24, 0x0102	; 0x800102 <valor_ADC7>
 1f0:	8e bd       	out	0x2e, r24	; 46
 1f2:	0f c0       	rjmp	.+30     	; 0x212 <__vector_17+0x40>
	}
	else if (spivalor == 'a')
 1f4:	80 91 05 01 	lds	r24, 0x0105	; 0x800105 <spivalor>
 1f8:	81 36       	cpi	r24, 0x61	; 97
 1fa:	21 f4       	brne	.+8      	; 0x204 <__vector_17+0x32>
	{
		SPDR = valor_ADC6;
 1fc:	80 91 01 01 	lds	r24, 0x0101	; 0x800101 <valor_ADC6>
 200:	8e bd       	out	0x2e, r24	; 46
 202:	07 c0       	rjmp	.+14     	; 0x212 <__vector_17+0x40>
	}
	else 
	{
		spi_alter = spivalor; 
 204:	80 91 05 01 	lds	r24, 0x0105	; 0x800105 <spivalor>
 208:	80 93 04 01 	sts	0x0104, r24	; 0x800104 <spi_alter>
		band = 1; 
 20c:	81 e0       	ldi	r24, 0x01	; 1
 20e:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
		//mostrarleds(spivalor); 
	}
 212:	8f 91       	pop	r24
 214:	0f 90       	pop	r0
 216:	0f be       	out	0x3f, r0	; 63
 218:	0f 90       	pop	r0
 21a:	1f 90       	pop	r1
 21c:	18 95       	reti

0000021e <spiInt>:
	// PB2 -> SS
	// PB3 -> MOSI
	// PB4 -> MISO
	// PB5 -> SCK

{
 21e:	e8 2f       	mov	r30, r24
	if(sType & (1 << MSTR)) //Si es modo maestro
 220:	84 ff       	sbrs	r24, 4
 222:	52 c0       	rjmp	.+164    	; 0x2c8 <spiInt+0xaa>
	//Recordar que SS (slave select) no lo tengo que configurar
	{
		DDRB |= (1 << DDB3) | (1 << DDB5) | (1 << DDB2); //Configuro pines para MOSI como salida, SCK, NEGADO_SS
 224:	84 b1       	in	r24, 0x04	; 4
 226:	8c 62       	ori	r24, 0x2C	; 44
 228:	84 b9       	out	0x04, r24	; 4
		DDRB &= ~(1 << DDB4);  //MISO como entrada 
 22a:	84 b1       	in	r24, 0x04	; 4
 22c:	8f 7e       	andi	r24, 0xEF	; 239
 22e:	84 b9       	out	0x04, r24	; 4
		SPCR |= (1 << MSTR);   // modo maestro
 230:	8c b5       	in	r24, 0x2c	; 44
 232:	80 61       	ori	r24, 0x10	; 16
 234:	8c bd       	out	0x2c, r24	; 44
		
		uint8_t temp = sType & 0b00000111;
 236:	e7 70       	andi	r30, 0x07	; 7
		switch(temp){
 238:	8e 2f       	mov	r24, r30
 23a:	90 e0       	ldi	r25, 0x00	; 0
 23c:	87 30       	cpi	r24, 0x07	; 7
 23e:	91 05       	cpc	r25, r1
 240:	08 f0       	brcs	.+2      	; 0x244 <spiInt+0x26>
 242:	4b c0       	rjmp	.+150    	; 0x2da <spiInt+0xbc>
 244:	fc 01       	movw	r30, r24
 246:	ec 5c       	subi	r30, 0xCC	; 204
 248:	ff 4f       	sbci	r31, 0xFF	; 255
 24a:	0c 94 74 01 	jmp	0x2e8	; 0x2e8 <__tablejump2__>
			case 0: // DIV2
				SPCR &= ~((1 << SPR1) | (1 << SPR0));
 24e:	8c b5       	in	r24, 0x2c	; 44
 250:	8c 7f       	andi	r24, 0xFC	; 252
 252:	8c bd       	out	0x2c, r24	; 44
				SPSR  |= (1 << SPI2X);
 254:	8d b5       	in	r24, 0x2d	; 45
 256:	81 60       	ori	r24, 0x01	; 1
 258:	8d bd       	out	0x2d, r24	; 45
			break;
 25a:	3f c0       	rjmp	.+126    	; 0x2da <spiInt+0xbc>
			case 1: // DIV4
				SPCR &= ~((1 << SPR1) | (1 << SPR0));
 25c:	8c b5       	in	r24, 0x2c	; 44
 25e:	8c 7f       	andi	r24, 0xFC	; 252
 260:	8c bd       	out	0x2c, r24	; 44
				SPSR  &= ~(1 << SPI2X);
 262:	8d b5       	in	r24, 0x2d	; 45
 264:	8e 7f       	andi	r24, 0xFE	; 254
 266:	8d bd       	out	0x2d, r24	; 45
			break;
 268:	38 c0       	rjmp	.+112    	; 0x2da <spiInt+0xbc>
			case 2: // DIV8
				SPCR |= (1 << SPR0);
 26a:	8c b5       	in	r24, 0x2c	; 44
 26c:	81 60       	ori	r24, 0x01	; 1
 26e:	8c bd       	out	0x2c, r24	; 44
				SPCR &= ~(1 << SPR1);
 270:	8c b5       	in	r24, 0x2c	; 44
 272:	8d 7f       	andi	r24, 0xFD	; 253
 274:	8c bd       	out	0x2c, r24	; 44
				SPSR  |= (1 << SPI2X);
 276:	8d b5       	in	r24, 0x2d	; 45
 278:	81 60       	ori	r24, 0x01	; 1
 27a:	8d bd       	out	0x2d, r24	; 45
			break;
 27c:	2e c0       	rjmp	.+92     	; 0x2da <spiInt+0xbc>
			case 3: // DIV16
				SPCR &= ~(1 << SPR1);
 27e:	8c b5       	in	r24, 0x2c	; 44
 280:	8d 7f       	andi	r24, 0xFD	; 253
 282:	8c bd       	out	0x2c, r24	; 44
				SPCR |= (1 << SPR0);
 284:	8c b5       	in	r24, 0x2c	; 44
 286:	81 60       	ori	r24, 0x01	; 1
 288:	8c bd       	out	0x2c, r24	; 44
				SPSR  &= ~(1 << SPI2X);
 28a:	8d b5       	in	r24, 0x2d	; 45
 28c:	8e 7f       	andi	r24, 0xFE	; 254
 28e:	8d bd       	out	0x2d, r24	; 45
			break; 
 290:	24 c0       	rjmp	.+72     	; 0x2da <spiInt+0xbc>
			case 4: // DIV32
				SPCR |= (1 << SPR1);
 292:	8c b5       	in	r24, 0x2c	; 44
 294:	82 60       	ori	r24, 0x02	; 2
 296:	8c bd       	out	0x2c, r24	; 44
				SPCR &= ~(1 << SPR0);
 298:	8c b5       	in	r24, 0x2c	; 44
 29a:	8e 7f       	andi	r24, 0xFE	; 254
 29c:	8c bd       	out	0x2c, r24	; 44
				SPSR  |= (1 << SPI2X);
 29e:	8d b5       	in	r24, 0x2d	; 45
 2a0:	81 60       	ori	r24, 0x01	; 1
 2a2:	8d bd       	out	0x2d, r24	; 45
			break;
 2a4:	1a c0       	rjmp	.+52     	; 0x2da <spiInt+0xbc>
			case 5: // DIV64
				SPCR |= (1 << SPR1);
 2a6:	8c b5       	in	r24, 0x2c	; 44
 2a8:	82 60       	ori	r24, 0x02	; 2
 2aa:	8c bd       	out	0x2c, r24	; 44
				SPCR &= ~(1 << SPR0);
 2ac:	8c b5       	in	r24, 0x2c	; 44
 2ae:	8e 7f       	andi	r24, 0xFE	; 254
 2b0:	8c bd       	out	0x2c, r24	; 44
				SPSR  &= ~(1 << SPI2X);
 2b2:	8d b5       	in	r24, 0x2d	; 45
 2b4:	8e 7f       	andi	r24, 0xFE	; 254
 2b6:	8d bd       	out	0x2d, r24	; 45
			break;
 2b8:	10 c0       	rjmp	.+32     	; 0x2da <spiInt+0xbc>
			case 6: // DIV128
				SPCR |= (1 << SPR1) | (1 << SPR0);
 2ba:	8c b5       	in	r24, 0x2c	; 44
 2bc:	83 60       	ori	r24, 0x03	; 3
 2be:	8c bd       	out	0x2c, r24	; 44
				SPSR  &= ~(1 << SPI2X);
 2c0:	8d b5       	in	r24, 0x2d	; 45
 2c2:	8e 7f       	andi	r24, 0xFE	; 254
 2c4:	8d bd       	out	0x2d, r24	; 45
			break;
 2c6:	09 c0       	rjmp	.+18     	; 0x2da <spiInt+0xbc>
		}
	}
	else // Si es modo esclavo
	{
		//Configurar MOSI, SCK y SS
		DDRB |= (1 << DDB4);  //MISO como salida	
 2c8:	84 b1       	in	r24, 0x04	; 4
 2ca:	80 61       	ori	r24, 0x10	; 16
 2cc:	84 b9       	out	0x04, r24	; 4
		DDRB &= ~((1 << DDB3) | (1 << DDB5) | (1 << DDB2)); //Configuro pines para MOSI como entrada, SCK, SS
 2ce:	84 b1       	in	r24, 0x04	; 4
 2d0:	83 7d       	andi	r24, 0xD3	; 211
 2d2:	84 b9       	out	0x04, r24	; 4
		SPCR &= ~(1 << MSTR);  //Modo esclavo
 2d4:	8c b5       	in	r24, 0x2c	; 44
 2d6:	8f 7e       	andi	r24, 0xEF	; 239
 2d8:	8c bd       	out	0x2c, r24	; 44
	}
	//Habilitar SPI, Data Order, Clock Polarity, Clock Phase
	SPCR |= (1 << SPE) | sDataOrder | sClockPolarity | sClockPhase;
 2da:	8c b5       	in	r24, 0x2c	; 44
 2dc:	46 2b       	or	r20, r22
 2de:	24 2b       	or	r18, r20
 2e0:	28 2b       	or	r18, r24
 2e2:	20 64       	ori	r18, 0x40	; 64
 2e4:	2c bd       	out	0x2c, r18	; 44
 2e6:	08 95       	ret

000002e8 <__tablejump2__>:
 2e8:	ee 0f       	add	r30, r30
 2ea:	ff 1f       	adc	r31, r31
 2ec:	05 90       	lpm	r0, Z+
 2ee:	f4 91       	lpm	r31, Z
 2f0:	e0 2d       	mov	r30, r0
 2f2:	09 94       	ijmp

000002f4 <_exit>:
 2f4:	f8 94       	cli

000002f6 <__stop_program>:
 2f6:	ff cf       	rjmp	.-2      	; 0x2f6 <__stop_program>
