TimeQuest Timing Analyzer report for CH11_Voltage_ADC_2
Sat Mar 10 12:50:34 2018
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'LCMP_RESET'
 12. Slow 1200mV 85C Model Setup: 'FD[0]'
 13. Slow 1200mV 85C Model Setup: 'FD[17]'
 14. Slow 1200mV 85C Model Setup: 'FD[4]'
 15. Slow 1200mV 85C Model Setup: 'FD[7]'
 16. Slow 1200mV 85C Model Setup: 'gckP31'
 17. Slow 1200mV 85C Model Setup: 'LCM_RESET'
 18. Slow 1200mV 85C Model Setup: 'FD[18]'
 19. Slow 1200mV 85C Model Hold: 'gckP31'
 20. Slow 1200mV 85C Model Hold: 'FD[0]'
 21. Slow 1200mV 85C Model Hold: 'LCMP_RESET'
 22. Slow 1200mV 85C Model Hold: 'FD[7]'
 23. Slow 1200mV 85C Model Hold: 'FD[4]'
 24. Slow 1200mV 85C Model Hold: 'FD[17]'
 25. Slow 1200mV 85C Model Hold: 'FD[18]'
 26. Slow 1200mV 85C Model Hold: 'LCM_RESET'
 27. Slow 1200mV 85C Model Recovery: 'FD[0]'
 28. Slow 1200mV 85C Model Recovery: 'FD[4]'
 29. Slow 1200mV 85C Model Recovery: 'FD[7]'
 30. Slow 1200mV 85C Model Removal: 'FD[7]'
 31. Slow 1200mV 85C Model Removal: 'FD[0]'
 32. Slow 1200mV 85C Model Removal: 'FD[4]'
 33. Slow 1200mV 85C Model Minimum Pulse Width: 'gckP31'
 34. Slow 1200mV 85C Model Minimum Pulse Width: 'FD[0]'
 35. Slow 1200mV 85C Model Minimum Pulse Width: 'FD[4]'
 36. Slow 1200mV 85C Model Minimum Pulse Width: 'FD[7]'
 37. Slow 1200mV 85C Model Minimum Pulse Width: 'FD[17]'
 38. Slow 1200mV 85C Model Minimum Pulse Width: 'FD[18]'
 39. Slow 1200mV 85C Model Minimum Pulse Width: 'LCMP_RESET'
 40. Slow 1200mV 85C Model Minimum Pulse Width: 'LCM_RESET'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Slow 1200mV 85C Model Metastability Report
 46. Slow 1200mV 0C Model Fmax Summary
 47. Slow 1200mV 0C Model Setup Summary
 48. Slow 1200mV 0C Model Hold Summary
 49. Slow 1200mV 0C Model Recovery Summary
 50. Slow 1200mV 0C Model Removal Summary
 51. Slow 1200mV 0C Model Minimum Pulse Width Summary
 52. Slow 1200mV 0C Model Setup: 'LCMP_RESET'
 53. Slow 1200mV 0C Model Setup: 'FD[0]'
 54. Slow 1200mV 0C Model Setup: 'FD[17]'
 55. Slow 1200mV 0C Model Setup: 'FD[4]'
 56. Slow 1200mV 0C Model Setup: 'FD[7]'
 57. Slow 1200mV 0C Model Setup: 'gckP31'
 58. Slow 1200mV 0C Model Setup: 'LCM_RESET'
 59. Slow 1200mV 0C Model Setup: 'FD[18]'
 60. Slow 1200mV 0C Model Hold: 'gckP31'
 61. Slow 1200mV 0C Model Hold: 'FD[0]'
 62. Slow 1200mV 0C Model Hold: 'LCMP_RESET'
 63. Slow 1200mV 0C Model Hold: 'FD[7]'
 64. Slow 1200mV 0C Model Hold: 'FD[17]'
 65. Slow 1200mV 0C Model Hold: 'FD[18]'
 66. Slow 1200mV 0C Model Hold: 'FD[4]'
 67. Slow 1200mV 0C Model Hold: 'LCM_RESET'
 68. Slow 1200mV 0C Model Recovery: 'FD[0]'
 69. Slow 1200mV 0C Model Recovery: 'FD[4]'
 70. Slow 1200mV 0C Model Recovery: 'FD[7]'
 71. Slow 1200mV 0C Model Removal: 'FD[7]'
 72. Slow 1200mV 0C Model Removal: 'FD[0]'
 73. Slow 1200mV 0C Model Removal: 'FD[4]'
 74. Slow 1200mV 0C Model Minimum Pulse Width: 'gckP31'
 75. Slow 1200mV 0C Model Minimum Pulse Width: 'FD[0]'
 76. Slow 1200mV 0C Model Minimum Pulse Width: 'FD[4]'
 77. Slow 1200mV 0C Model Minimum Pulse Width: 'FD[7]'
 78. Slow 1200mV 0C Model Minimum Pulse Width: 'FD[17]'
 79. Slow 1200mV 0C Model Minimum Pulse Width: 'FD[18]'
 80. Slow 1200mV 0C Model Minimum Pulse Width: 'LCMP_RESET'
 81. Slow 1200mV 0C Model Minimum Pulse Width: 'LCM_RESET'
 82. Setup Times
 83. Hold Times
 84. Clock to Output Times
 85. Minimum Clock to Output Times
 86. Slow 1200mV 0C Model Metastability Report
 87. Fast 1200mV 0C Model Setup Summary
 88. Fast 1200mV 0C Model Hold Summary
 89. Fast 1200mV 0C Model Recovery Summary
 90. Fast 1200mV 0C Model Removal Summary
 91. Fast 1200mV 0C Model Minimum Pulse Width Summary
 92. Fast 1200mV 0C Model Setup: 'LCMP_RESET'
 93. Fast 1200mV 0C Model Setup: 'FD[0]'
 94. Fast 1200mV 0C Model Setup: 'FD[17]'
 95. Fast 1200mV 0C Model Setup: 'FD[4]'
 96. Fast 1200mV 0C Model Setup: 'FD[7]'
 97. Fast 1200mV 0C Model Setup: 'gckP31'
 98. Fast 1200mV 0C Model Setup: 'LCM_RESET'
 99. Fast 1200mV 0C Model Setup: 'FD[18]'
100. Fast 1200mV 0C Model Hold: 'gckP31'
101. Fast 1200mV 0C Model Hold: 'LCMP_RESET'
102. Fast 1200mV 0C Model Hold: 'FD[0]'
103. Fast 1200mV 0C Model Hold: 'FD[7]'
104. Fast 1200mV 0C Model Hold: 'FD[17]'
105. Fast 1200mV 0C Model Hold: 'FD[18]'
106. Fast 1200mV 0C Model Hold: 'FD[4]'
107. Fast 1200mV 0C Model Hold: 'LCM_RESET'
108. Fast 1200mV 0C Model Recovery: 'FD[0]'
109. Fast 1200mV 0C Model Recovery: 'FD[4]'
110. Fast 1200mV 0C Model Recovery: 'FD[7]'
111. Fast 1200mV 0C Model Removal: 'FD[7]'
112. Fast 1200mV 0C Model Removal: 'FD[0]'
113. Fast 1200mV 0C Model Removal: 'FD[4]'
114. Fast 1200mV 0C Model Minimum Pulse Width: 'gckP31'
115. Fast 1200mV 0C Model Minimum Pulse Width: 'FD[0]'
116. Fast 1200mV 0C Model Minimum Pulse Width: 'FD[4]'
117. Fast 1200mV 0C Model Minimum Pulse Width: 'FD[7]'
118. Fast 1200mV 0C Model Minimum Pulse Width: 'FD[17]'
119. Fast 1200mV 0C Model Minimum Pulse Width: 'FD[18]'
120. Fast 1200mV 0C Model Minimum Pulse Width: 'LCMP_RESET'
121. Fast 1200mV 0C Model Minimum Pulse Width: 'LCM_RESET'
122. Setup Times
123. Hold Times
124. Clock to Output Times
125. Minimum Clock to Output Times
126. Fast 1200mV 0C Model Metastability Report
127. Multicorner Timing Analysis Summary
128. Setup Times
129. Hold Times
130. Clock to Output Times
131. Minimum Clock to Output Times
132. Board Trace Model Assignments
133. Input Transition Times
134. Slow Corner Signal Integrity Metrics
135. Fast Corner Signal Integrity Metrics
136. Setup Transfers
137. Hold Transfers
138. Recovery Transfers
139. Removal Transfers
140. Report TCCS
141. Report RSKM
142. Unconstrained Paths
143. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                   ;
+--------------------+----------------------------------------------------------------+
; Quartus II Version ; Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition ;
; Revision Name      ; CH11_Voltage_ADC_2                                             ;
; Device Family      ; Cyclone III                                                    ;
; Device Name        ; EP3C16Q240C8                                                   ;
; Timing Models      ; Final                                                          ;
; Delay Model        ; Combined                                                       ;
; Rise/Fall Delays   ; Enabled                                                        ;
+--------------------+----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                 ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets        ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; FD[0]      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FD[0] }      ;
; FD[4]      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FD[4] }      ;
; FD[7]      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FD[7] }      ;
; FD[17]     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FD[17] }     ;
; FD[18]     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FD[18] }     ;
; gckP31     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { gckP31 }     ;
; LCM_RESET  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { LCM_RESET }  ;
; LCMP_RESET ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { LCMP_RESET } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 139.76 MHz ; 139.76 MHz      ; FD[17]     ;                                                               ;
; 177.02 MHz ; 177.02 MHz      ; FD[0]      ;                                                               ;
; 225.12 MHz ; 225.12 MHz      ; FD[4]      ;                                                               ;
; 240.96 MHz ; 240.96 MHz      ; FD[7]      ;                                                               ;
; 325.52 MHz ; 250.0 MHz       ; gckP31     ; limit due to minimum period restriction (max I/O toggle rate) ;
; 856.9 MHz  ; 402.09 MHz      ; FD[18]     ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow 1200mV 85C Model Setup Summary  ;
+------------+---------+---------------+
; Clock      ; Slack   ; End Point TNS ;
+------------+---------+---------------+
; LCMP_RESET ; -47.369 ; -1224.375     ;
; FD[0]      ; -7.349  ; -533.969      ;
; FD[17]     ; -6.155  ; -51.175       ;
; FD[4]      ; -3.442  ; -150.716      ;
; FD[7]      ; -3.317  ; -48.645       ;
; gckP31     ; -2.072  ; -25.977       ;
; LCM_RESET  ; -1.291  ; -6.366        ;
; FD[18]     ; -0.597  ; -1.194        ;
+------------+---------+---------------+


+-------------------------------------+
; Slow 1200mV 85C Model Hold Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; gckP31     ; -1.633 ; -17.024       ;
; FD[0]      ; -1.382 ; -23.674       ;
; LCMP_RESET ; -1.230 ; -44.270       ;
; FD[7]      ; 0.133  ; 0.000         ;
; FD[4]      ; 0.435  ; 0.000         ;
; FD[17]     ; 0.436  ; 0.000         ;
; FD[18]     ; 0.437  ; 0.000         ;
; LCM_RESET  ; 0.705  ; 0.000         ;
+------------+--------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; FD[0] ; -5.217 ; -359.402              ;
; FD[4] ; -1.844 ; -7.752                ;
; FD[7] ; 0.412  ; 0.000                 ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; FD[7] ; -0.453 ; -9.937               ;
; FD[0] ; 0.591  ; 0.000                ;
; FD[4] ; 1.244  ; 0.000                ;
+-------+--------+----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------+--------+-----------------------------+
; Clock      ; Slack  ; End Point TNS               ;
+------------+--------+-----------------------------+
; gckP31     ; -3.000 ; -31.253                     ;
; FD[0]      ; -1.487 ; -115.986                    ;
; FD[4]      ; -1.487 ; -72.863                     ;
; FD[7]      ; -1.487 ; -32.714                     ;
; FD[17]     ; -1.487 ; -28.253                     ;
; FD[18]     ; -1.487 ; -2.974                      ;
; LCMP_RESET ; 0.287  ; 0.000                       ;
; LCM_RESET  ; 0.411  ; 0.000                       ;
+------------+--------+-----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'LCMP_RESET'                                                                                               ;
+---------+----------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                        ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -47.369 ; MCP3202_Driver:U2|MCP3202_AD0[3] ; LCM_com_data2[20][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.728      ; 50.094     ;
; -47.369 ; MCP3202_Driver:U2|MCP3202_AD0[3] ; LCM_com_data2[10][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.727      ; 50.091     ;
; -47.295 ; MCP3202_Driver:U2|MCP3202_AD0[3] ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.933      ; 50.075     ;
; -47.272 ; MCP3202_Driver:U2|MCP3202_AD0[1] ; LCM_com_data2[20][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.728      ; 49.997     ;
; -47.272 ; MCP3202_Driver:U2|MCP3202_AD0[1] ; LCM_com_data2[10][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.727      ; 49.994     ;
; -47.257 ; MCP3202_Driver:U2|MCP3202_AD0[3] ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.744      ; 50.008     ;
; -47.255 ; MCP3202_Driver:U2|MCP3202_AD0[3] ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.933      ; 50.069     ;
; -47.234 ; MCP3202_Driver:U2|MCP3202_AD0[3] ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.919      ; 50.010     ;
; -47.198 ; MCP3202_Driver:U2|MCP3202_AD0[1] ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.933      ; 49.978     ;
; -47.165 ; MCP3202_Driver:U2|MCP3202_AD0[3] ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.755      ; 49.927     ;
; -47.160 ; MCP3202_Driver:U2|MCP3202_AD0[1] ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.744      ; 49.911     ;
; -47.158 ; MCP3202_Driver:U2|MCP3202_AD0[1] ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.933      ; 49.972     ;
; -47.137 ; MCP3202_Driver:U2|MCP3202_AD0[1] ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.919      ; 49.913     ;
; -47.068 ; MCP3202_Driver:U2|MCP3202_AD0[1] ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.755      ; 49.830     ;
; -47.021 ; MCP3202_Driver:U2|MCP3202_AD0[3] ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.743      ; 49.794     ;
; -46.993 ; MCP3202_Driver:U2|MCP3202_AD0[0] ; LCM_com_data2[20][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.728      ; 49.718     ;
; -46.993 ; MCP3202_Driver:U2|MCP3202_AD0[0] ; LCM_com_data2[10][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.727      ; 49.715     ;
; -46.961 ; MCP3202_Driver:U2|MCP3202_AD0[3] ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.754      ; 49.745     ;
; -46.958 ; MCP3202_Driver:U2|MCP3202_AD0[3] ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.727      ; 49.706     ;
; -46.924 ; MCP3202_Driver:U2|MCP3202_AD0[1] ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.743      ; 49.697     ;
; -46.919 ; MCP3202_Driver:U2|MCP3202_AD0[0] ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.933      ; 49.699     ;
; -46.918 ; MCP3202_Driver:U2|MCP3202_AD0[3] ; LCM_com_data2[19][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.758      ; 49.673     ;
; -46.881 ; MCP3202_Driver:U2|MCP3202_AD0[0] ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.744      ; 49.632     ;
; -46.879 ; MCP3202_Driver:U2|MCP3202_AD0[0] ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.933      ; 49.693     ;
; -46.864 ; MCP3202_Driver:U2|MCP3202_AD0[1] ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.754      ; 49.648     ;
; -46.861 ; MCP3202_Driver:U2|MCP3202_AD0[1] ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.727      ; 49.609     ;
; -46.858 ; MCP3202_Driver:U2|MCP3202_AD0[0] ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.919      ; 49.634     ;
; -46.835 ; MCP3202_Driver:U2|MCP3202_AD0[3] ; LCM_com_data2[17][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.752      ; 49.777     ;
; -46.829 ; MCP3202_Driver:U2|MCP3202_AD0[3] ; LCM_com_data2[19][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.727      ; 49.589     ;
; -46.821 ; MCP3202_Driver:U2|MCP3202_AD0[1] ; LCM_com_data2[19][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.758      ; 49.576     ;
; -46.817 ; MCP3202_Driver:U2|MCP3202_AD0[2] ; LCM_com_data2[20][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.727      ; 49.541     ;
; -46.817 ; MCP3202_Driver:U2|MCP3202_AD0[2] ; LCM_com_data2[10][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.726      ; 49.538     ;
; -46.811 ; MCP3202_Driver:U2|MCP3202_AD0[5] ; LCM_com_data2[20][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.728      ; 49.536     ;
; -46.811 ; MCP3202_Driver:U2|MCP3202_AD0[5] ; LCM_com_data2[10][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.727      ; 49.533     ;
; -46.789 ; MCP3202_Driver:U2|MCP3202_AD0[0] ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.755      ; 49.551     ;
; -46.767 ; MCP3202_Driver:U2|MCP3202_AD0[3] ; LCM_com_data2[19][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.750      ; 49.538     ;
; -46.748 ; MCP3202_Driver:U2|MCP3202_AD0[6] ; LCM_com_data2[20][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.728      ; 49.473     ;
; -46.748 ; MCP3202_Driver:U2|MCP3202_AD0[6] ; LCM_com_data2[10][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.727      ; 49.470     ;
; -46.743 ; MCP3202_Driver:U2|MCP3202_AD0[2] ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.932      ; 49.522     ;
; -46.738 ; MCP3202_Driver:U2|MCP3202_AD0[1] ; LCM_com_data2[17][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.752      ; 49.680     ;
; -46.737 ; MCP3202_Driver:U2|MCP3202_AD0[5] ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.933      ; 49.517     ;
; -46.732 ; MCP3202_Driver:U2|MCP3202_AD0[1] ; LCM_com_data2[19][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.727      ; 49.492     ;
; -46.712 ; MCP3202_Driver:U2|MCP3202_AD0[3] ; LCM_com_data2[7][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.941      ; 49.860     ;
; -46.705 ; MCP3202_Driver:U2|MCP3202_AD0[2] ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.743      ; 49.455     ;
; -46.703 ; MCP3202_Driver:U2|MCP3202_AD0[2] ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.932      ; 49.516     ;
; -46.699 ; MCP3202_Driver:U2|MCP3202_AD0[5] ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.744      ; 49.450     ;
; -46.697 ; MCP3202_Driver:U2|MCP3202_AD0[5] ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.933      ; 49.511     ;
; -46.694 ; MCP3202_Driver:U2|MCP3202_AD0[7] ; LCM_com_data2[20][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.728      ; 49.419     ;
; -46.694 ; MCP3202_Driver:U2|MCP3202_AD0[7] ; LCM_com_data2[10][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.727      ; 49.416     ;
; -46.682 ; MCP3202_Driver:U2|MCP3202_AD0[2] ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.918      ; 49.457     ;
; -46.676 ; MCP3202_Driver:U2|MCP3202_AD0[5] ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.919      ; 49.452     ;
; -46.674 ; MCP3202_Driver:U2|MCP3202_AD0[6] ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.933      ; 49.454     ;
; -46.670 ; MCP3202_Driver:U2|MCP3202_AD0[1] ; LCM_com_data2[19][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.750      ; 49.441     ;
; -46.645 ; MCP3202_Driver:U2|MCP3202_AD0[0] ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.743      ; 49.418     ;
; -46.636 ; MCP3202_Driver:U2|MCP3202_AD0[6] ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.744      ; 49.387     ;
; -46.635 ; MCP3202_Driver:U2|MCP3202_AD0[3] ; LCM_com_data2[20][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.932      ; 49.788     ;
; -46.634 ; MCP3202_Driver:U2|MCP3202_AD0[6] ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.933      ; 49.448     ;
; -46.620 ; MCP3202_Driver:U2|MCP3202_AD0[7] ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.933      ; 49.400     ;
; -46.615 ; MCP3202_Driver:U2|MCP3202_AD0[1] ; LCM_com_data2[7][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.941      ; 49.763     ;
; -46.613 ; MCP3202_Driver:U2|MCP3202_AD0[6] ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.919      ; 49.389     ;
; -46.613 ; MCP3202_Driver:U2|MCP3202_AD0[2] ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.754      ; 49.374     ;
; -46.607 ; MCP3202_Driver:U2|MCP3202_AD0[5] ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.755      ; 49.369     ;
; -46.585 ; MCP3202_Driver:U2|MCP3202_AD0[0] ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.754      ; 49.369     ;
; -46.582 ; MCP3202_Driver:U2|MCP3202_AD0[0] ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.727      ; 49.330     ;
; -46.582 ; MCP3202_Driver:U2|MCP3202_AD0[7] ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.744      ; 49.333     ;
; -46.580 ; MCP3202_Driver:U2|MCP3202_AD0[7] ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.933      ; 49.394     ;
; -46.564 ; MCP3202_Driver:U2|MCP3202_AD1[3] ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.744      ; 49.338     ;
; -46.559 ; MCP3202_Driver:U2|MCP3202_AD0[7] ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.919      ; 49.335     ;
; -46.554 ; MCP3202_Driver:U2|MCP3202_AD1[0] ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.744      ; 49.328     ;
; -46.552 ; MCP3202_Driver:U2|MCP3202_AD1[2] ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.744      ; 49.326     ;
; -46.544 ; MCP3202_Driver:U2|MCP3202_AD0[6] ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.755      ; 49.306     ;
; -46.542 ; MCP3202_Driver:U2|MCP3202_AD0[0] ; LCM_com_data2[19][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.758      ; 49.297     ;
; -46.538 ; MCP3202_Driver:U2|MCP3202_AD0[1] ; LCM_com_data2[20][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.932      ; 49.691     ;
; -46.514 ; MCP3202_Driver:U2|MCP3202_AD0[3] ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.933      ; 49.642     ;
; -46.490 ; MCP3202_Driver:U2|MCP3202_AD0[7] ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.755      ; 49.252     ;
; -46.489 ; MCP3202_Driver:U2|MCP3202_AD0[3] ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.897      ; 49.584     ;
; -46.469 ; MCP3202_Driver:U2|MCP3202_AD0[2] ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.742      ; 49.241     ;
; -46.463 ; MCP3202_Driver:U2|MCP3202_AD0[5] ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.743      ; 49.236     ;
; -46.459 ; MCP3202_Driver:U2|MCP3202_AD0[0] ; LCM_com_data2[17][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.752      ; 49.401     ;
; -46.453 ; MCP3202_Driver:U2|MCP3202_AD0[0] ; LCM_com_data2[19][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.727      ; 49.213     ;
; -46.417 ; MCP3202_Driver:U2|MCP3202_AD0[1] ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.933      ; 49.545     ;
; -46.409 ; MCP3202_Driver:U2|MCP3202_AD0[2] ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.753      ; 49.192     ;
; -46.406 ; MCP3202_Driver:U2|MCP3202_AD0[2] ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.726      ; 49.153     ;
; -46.403 ; MCP3202_Driver:U2|MCP3202_AD0[5] ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.754      ; 49.187     ;
; -46.400 ; MCP3202_Driver:U2|MCP3202_AD0[6] ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.743      ; 49.173     ;
; -46.400 ; MCP3202_Driver:U2|MCP3202_AD0[5] ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.727      ; 49.148     ;
; -46.392 ; MCP3202_Driver:U2|MCP3202_AD0[1] ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.897      ; 49.487     ;
; -46.391 ; MCP3202_Driver:U2|MCP3202_AD0[0] ; LCM_com_data2[19][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.750      ; 49.162     ;
; -46.375 ; MCP3202_Driver:U2|MCP3202_AD1[1] ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.744      ; 49.149     ;
; -46.370 ; MCP3202_Driver:U2|MCP3202_AD0[4] ; LCM_com_data2[20][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.728      ; 49.095     ;
; -46.370 ; MCP3202_Driver:U2|MCP3202_AD0[4] ; LCM_com_data2[10][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.727      ; 49.092     ;
; -46.366 ; MCP3202_Driver:U2|MCP3202_AD0[2] ; LCM_com_data2[19][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.757      ; 49.120     ;
; -46.360 ; MCP3202_Driver:U2|MCP3202_AD0[5] ; LCM_com_data2[19][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.758      ; 49.115     ;
; -46.346 ; MCP3202_Driver:U2|MCP3202_AD0[7] ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.743      ; 49.119     ;
; -46.340 ; MCP3202_Driver:U2|MCP3202_AD0[6] ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.754      ; 49.124     ;
; -46.337 ; MCP3202_Driver:U2|MCP3202_AD0[6] ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.727      ; 49.085     ;
; -46.336 ; MCP3202_Driver:U2|MCP3202_AD0[0] ; LCM_com_data2[7][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.941      ; 49.484     ;
; -46.297 ; MCP3202_Driver:U2|MCP3202_AD0[6] ; LCM_com_data2[19][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.758      ; 49.052     ;
; -46.296 ; MCP3202_Driver:U2|MCP3202_AD0[4] ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.933      ; 49.076     ;
; -46.292 ; MCP3202_Driver:U2|MCP3202_AD1[3] ; LCM_com_data2[20][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.729      ; 49.018     ;
+---------+----------------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'FD[0]'                                                                                     ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -7.349 ; LCMx[2]   ; DBi[1]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.911     ; 7.439      ;
; -7.288 ; LCMx[1]   ; DBi[1]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.923     ; 7.366      ;
; -7.167 ; LCMx[2]   ; DBi[3]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.911     ; 7.257      ;
; -7.158 ; LCMx[2]   ; DBi[0]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.910     ; 7.249      ;
; -7.106 ; LCMx[1]   ; DBi[3]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.923     ; 7.184      ;
; -7.096 ; LCMx[0]   ; DBi[1]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.923     ; 7.174      ;
; -7.086 ; LCMx[1]   ; DBi[0]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.922     ; 7.165      ;
; -7.071 ; LCMx[2]   ; LCM_com_data[16][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.912     ; 7.160      ;
; -7.071 ; LCMx[2]   ; LCM_com_data[8][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.912     ; 7.160      ;
; -7.071 ; LCMx[2]   ; LCM_com_data[9][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.912     ; 7.160      ;
; -7.071 ; LCMx[2]   ; LCM_com_data[8][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.912     ; 7.160      ;
; -7.054 ; LCMx[2]   ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.906     ; 7.149      ;
; -7.054 ; LCMx[2]   ; LCM_com_data[10][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.906     ; 7.149      ;
; -7.040 ; LCMx[2]   ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.909     ; 7.132      ;
; -7.040 ; LCMx[2]   ; LCM_com_data[19][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.909     ; 7.132      ;
; -7.037 ; LCMx[2]   ; LCM_com_data[20][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.917     ; 7.121      ;
; -7.037 ; LCMx[2]   ; LCM_com_data[20][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.917     ; 7.121      ;
; -7.037 ; LCMx[2]   ; LCM_com_data[16][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.918     ; 7.120      ;
; -7.037 ; LCMx[2]   ; LCM_com_data[20][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.918     ; 7.120      ;
; -7.037 ; LCMx[2]   ; LCM_com_data[10][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.918     ; 7.120      ;
; -7.037 ; LCMx[2]   ; LCM_com_data[13][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.918     ; 7.120      ;
; -7.023 ; LCMx[2]   ; LCM_com_data[18][4]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.912     ; 7.112      ;
; -7.023 ; LCMx[2]   ; LCM_com_data[5][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.912     ; 7.112      ;
; -7.023 ; LCMx[2]   ; LCM_com_data[7][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.912     ; 7.112      ;
; -7.023 ; LCMx[2]   ; LCM_com_data[7][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.912     ; 7.112      ;
; -7.015 ; LCMx[2]   ; LCM_com_data[16][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.910     ; 7.106      ;
; -7.015 ; LCMx[2]   ; LCM_com_data[10][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.910     ; 7.106      ;
; -7.015 ; LCMx[2]   ; LCM_com_data[6][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.910     ; 7.106      ;
; -7.015 ; LCMx[2]   ; LCM_com_data[16][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.910     ; 7.106      ;
; -7.010 ; LCMx[1]   ; LCM_com_data[16][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.924     ; 7.087      ;
; -7.010 ; LCMx[1]   ; LCM_com_data[8][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.924     ; 7.087      ;
; -7.010 ; LCMx[1]   ; LCM_com_data[9][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.924     ; 7.087      ;
; -7.010 ; LCMx[1]   ; LCM_com_data[8][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.924     ; 7.087      ;
; -7.008 ; LCMx[2]   ; DBi[2]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.911     ; 7.098      ;
; -7.000 ; LCMx[2]   ; LCM_com_data[9][7]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.911     ; 7.090      ;
; -7.000 ; LCMx[2]   ; LCM_com_data[7][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.911     ; 7.090      ;
; -7.000 ; LCMx[2]   ; LCM_com_data[6][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.911     ; 7.090      ;
; -7.000 ; LCMx[2]   ; LCM_com_data[13][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.911     ; 7.090      ;
; -7.000 ; LCMx[2]   ; LCM_com_data[16][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.911     ; 7.090      ;
; -6.993 ; LCMx[1]   ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.918     ; 7.076      ;
; -6.993 ; LCMx[1]   ; LCM_com_data[10][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.918     ; 7.076      ;
; -6.989 ; LCMx[2]   ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.913     ; 7.077      ;
; -6.989 ; LCMx[2]   ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.913     ; 7.077      ;
; -6.989 ; LCMx[2]   ; LCM_com_data[5][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.913     ; 7.077      ;
; -6.986 ; LCMx[2]   ; LCM_com_data[4][6]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.912     ; 7.075      ;
; -6.986 ; LCMx[2]   ; LCM_com_data[16][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.912     ; 7.075      ;
; -6.986 ; LCMx[2]   ; LCM_com_data[15][0]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.912     ; 7.075      ;
; -6.979 ; LCMx[1]   ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.921     ; 7.059      ;
; -6.979 ; LCMx[1]   ; LCM_com_data[19][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.921     ; 7.059      ;
; -6.976 ; LCMx[1]   ; LCM_com_data[20][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.929     ; 7.048      ;
; -6.976 ; LCMx[1]   ; LCM_com_data[20][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.929     ; 7.048      ;
; -6.976 ; LCMx[1]   ; LCM_com_data[16][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.930     ; 7.047      ;
; -6.976 ; LCMx[1]   ; LCM_com_data[20][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.930     ; 7.047      ;
; -6.976 ; LCMx[1]   ; LCM_com_data[10][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.930     ; 7.047      ;
; -6.976 ; LCMx[1]   ; LCM_com_data[13][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.930     ; 7.047      ;
; -6.966 ; LCMx[2]   ; LCM_com_data[8][1]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.910     ; 7.057      ;
; -6.966 ; LCMx[2]   ; LCM_com_data[10][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.910     ; 7.057      ;
; -6.966 ; LCMx[2]   ; LCM_com_data[13][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.910     ; 7.057      ;
; -6.966 ; LCMx[2]   ; LCM_com_data[12][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.910     ; 7.057      ;
; -6.962 ; LCMx[1]   ; LCM_com_data[18][4]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.924     ; 7.039      ;
; -6.962 ; LCMx[1]   ; LCM_com_data[5][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.924     ; 7.039      ;
; -6.962 ; LCMx[1]   ; LCM_com_data[7][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.924     ; 7.039      ;
; -6.962 ; LCMx[1]   ; LCM_com_data[7][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.924     ; 7.039      ;
; -6.957 ; LCMx[2]   ; LCM_com_data[19][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.911     ; 7.047      ;
; -6.954 ; LCMx[1]   ; LCM_com_data[16][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.922     ; 7.033      ;
; -6.954 ; LCMx[1]   ; LCM_com_data[10][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.922     ; 7.033      ;
; -6.954 ; LCMx[1]   ; LCM_com_data[6][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.922     ; 7.033      ;
; -6.954 ; LCMx[1]   ; LCM_com_data[16][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.922     ; 7.033      ;
; -6.947 ; LCMx[1]   ; DBi[2]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.923     ; 7.025      ;
; -6.939 ; LCMx[1]   ; LCM_com_data[9][7]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.923     ; 7.017      ;
; -6.939 ; LCMx[1]   ; LCM_com_data[7][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.923     ; 7.017      ;
; -6.939 ; LCMx[1]   ; LCM_com_data[6][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.923     ; 7.017      ;
; -6.939 ; LCMx[1]   ; LCM_com_data[13][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.923     ; 7.017      ;
; -6.939 ; LCMx[1]   ; LCM_com_data[16][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.923     ; 7.017      ;
; -6.931 ; LCMx[2]   ; LCM_com_data[5][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.910     ; 7.022      ;
; -6.931 ; LCMx[2]   ; LCM_com_data[4][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.910     ; 7.022      ;
; -6.928 ; LCMx[1]   ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.925     ; 7.004      ;
; -6.928 ; LCMx[1]   ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.925     ; 7.004      ;
; -6.928 ; LCMx[1]   ; LCM_com_data[5][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.925     ; 7.004      ;
; -6.925 ; LCMx[1]   ; LCM_com_data[4][6]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.924     ; 7.002      ;
; -6.925 ; LCMx[1]   ; LCM_com_data[16][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.924     ; 7.002      ;
; -6.925 ; LCMx[1]   ; LCM_com_data[15][0]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.924     ; 7.002      ;
; -6.918 ; LCMx[2]   ; RS                            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.911     ; 7.008      ;
; -6.916 ; LCMx[2]   ; LCM_com_data[12][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.910     ; 7.007      ;
; -6.916 ; LCMx[2]   ; LCM_com_data[15][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.910     ; 7.007      ;
; -6.916 ; LCMx[2]   ; LCM_com_data[9][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.910     ; 7.007      ;
; -6.916 ; LCMx[2]   ; LCM_com_data[9][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.910     ; 7.007      ;
; -6.916 ; LCMx[2]   ; LCM_com_data[8][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.910     ; 7.007      ;
; -6.915 ; LCMx[2]   ; LCM_com_data[11][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.907     ; 7.009      ;
; -6.915 ; LCMx[2]   ; LCM_com_data[19][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.907     ; 7.009      ;
; -6.915 ; LCMx[2]   ; LCM_com_data[20][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.907     ; 7.009      ;
; -6.915 ; LCMx[2]   ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.907     ; 7.009      ;
; -6.914 ; LCMx[0]   ; DBi[3]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.923     ; 6.992      ;
; -6.911 ; LCMx[2]   ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.911     ; 7.001      ;
; -6.911 ; LCMx[2]   ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.911     ; 7.001      ;
; -6.905 ; LCMx[1]   ; LCM_com_data[8][1]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.922     ; 6.984      ;
; -6.905 ; LCMx[1]   ; LCM_com_data[10][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.922     ; 6.984      ;
; -6.905 ; LCMx[1]   ; LCM_com_data[13][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.922     ; 6.984      ;
; -6.905 ; LCMx[1]   ; LCM_com_data[12][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.922     ; 6.984      ;
; -6.897 ; LCMx[2]   ; LCM_com_data[12][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.911     ; 6.987      ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'FD[17]'                                                                                       ;
+--------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; -6.155 ; times[9]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.344     ; 3.812      ;
; -6.155 ; times[9]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.344     ; 3.812      ;
; -6.155 ; times[9]                     ; LCM[2]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.344     ; 3.812      ;
; -6.149 ; times[5]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.344     ; 3.806      ;
; -6.149 ; times[5]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.344     ; 3.806      ;
; -6.149 ; times[5]                     ; LCM[2]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.344     ; 3.806      ;
; -6.147 ; times[7]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.344     ; 3.804      ;
; -6.147 ; times[7]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.344     ; 3.804      ;
; -6.147 ; times[7]                     ; LCM[2]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.344     ; 3.804      ;
; -6.138 ; times[8]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.344     ; 3.795      ;
; -6.138 ; times[8]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.344     ; 3.795      ;
; -6.138 ; times[8]                     ; LCM[2]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.344     ; 3.795      ;
; -5.963 ; times[4]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.344     ; 3.620      ;
; -5.963 ; times[4]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.344     ; 3.620      ;
; -5.963 ; times[4]                     ; LCM[2]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.344     ; 3.620      ;
; -5.813 ; times[6]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.344     ; 3.470      ;
; -5.813 ; times[6]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.344     ; 3.470      ;
; -5.813 ; times[6]                     ; LCM[2]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.344     ; 3.470      ;
; -5.800 ; times[3]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.344     ; 3.457      ;
; -5.800 ; times[3]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.344     ; 3.457      ;
; -5.800 ; times[3]                     ; LCM[2]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.344     ; 3.457      ;
; -5.790 ; times[1]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.344     ; 3.447      ;
; -5.790 ; times[1]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.344     ; 3.447      ;
; -5.790 ; times[1]                     ; LCM[2]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.344     ; 3.447      ;
; -5.788 ; times[10]                    ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.344     ; 3.445      ;
; -5.788 ; times[10]                    ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.344     ; 3.445      ;
; -5.788 ; times[10]                    ; LCM[2]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.344     ; 3.445      ;
; -5.772 ; MCP3202_Driver:U2|MCP3202_S  ; LCM[1]        ; FD[4]        ; FD[17]      ; 1.000        ; -3.162     ; 3.611      ;
; -5.772 ; MCP3202_Driver:U2|MCP3202_S  ; LCM[0]        ; FD[4]        ; FD[17]      ; 1.000        ; -3.162     ; 3.611      ;
; -5.772 ; MCP3202_Driver:U2|MCP3202_S  ; LCM[2]        ; FD[4]        ; FD[17]      ; 1.000        ; -3.162     ; 3.611      ;
; -5.613 ; times[2]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.344     ; 3.270      ;
; -5.613 ; times[2]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.344     ; 3.270      ;
; -5.613 ; times[2]                     ; LCM[2]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.344     ; 3.270      ;
; -5.433 ; MCP3202_RESET                ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.340     ; 3.094      ;
; -5.433 ; MCP3202_RESET                ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.340     ; 3.094      ;
; -5.433 ; MCP3202_RESET                ; LCM[2]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.340     ; 3.094      ;
; -5.432 ; times[0]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.344     ; 3.089      ;
; -5.432 ; times[0]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.344     ; 3.089      ;
; -5.432 ; times[0]                     ; LCM[2]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.344     ; 3.089      ;
; -5.223 ; MCP3202_Driver:U2|MCP3202_ok ; LCM[1]        ; FD[4]        ; FD[17]      ; 1.000        ; -3.162     ; 3.062      ;
; -5.223 ; MCP3202_Driver:U2|MCP3202_ok ; LCM[0]        ; FD[4]        ; FD[17]      ; 1.000        ; -3.162     ; 3.062      ;
; -5.223 ; MCP3202_Driver:U2|MCP3202_ok ; LCM[2]        ; FD[4]        ; FD[17]      ; 1.000        ; -3.162     ; 3.062      ;
; -4.497 ; LCMPok                       ; LCM[1]        ; FD[0]        ; FD[17]      ; 1.000        ; -3.087     ; 2.411      ;
; -4.497 ; LCMPok                       ; LCM[0]        ; FD[0]        ; FD[17]      ; 1.000        ; -3.087     ; 2.411      ;
; -4.497 ; LCMPok                       ; LCM[2]        ; FD[0]        ; FD[17]      ; 1.000        ; -3.087     ; 2.411      ;
; -3.897 ; LCM_DM[0]                    ; LCM[2]        ; FD[18]       ; FD[17]      ; 1.000        ; -3.323     ; 1.575      ;
; -3.896 ; LCM_DM[0]                    ; LCM[1]        ; FD[18]       ; FD[17]      ; 1.000        ; -3.323     ; 1.574      ;
; -3.751 ; LCM_DM[0]                    ; LCM[0]        ; FD[18]       ; FD[17]      ; 1.000        ; -3.323     ; 1.429      ;
; -3.744 ; LCM_DM[1]                    ; LCM[1]        ; FD[18]       ; FD[17]      ; 1.000        ; -3.323     ; 1.422      ;
; -3.744 ; LCM_DM[1]                    ; LCM[2]        ; FD[18]       ; FD[17]      ; 1.000        ; -3.323     ; 1.422      ;
; -2.771 ; times[3]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.082     ; 3.690      ;
; -2.770 ; times[1]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.082     ; 3.689      ;
; -2.673 ; times[9]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.082     ; 3.592      ;
; -2.642 ; times[8]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.082     ; 3.561      ;
; -2.585 ; times[2]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.082     ; 3.504      ;
; -2.485 ; MCP3202_RESET                ; times[3]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.075     ; 3.411      ;
; -2.485 ; MCP3202_RESET                ; times[1]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.075     ; 3.411      ;
; -2.485 ; MCP3202_RESET                ; times[2]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.075     ; 3.411      ;
; -2.485 ; MCP3202_RESET                ; times[0]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.075     ; 3.411      ;
; -2.485 ; MCP3202_RESET                ; times[8]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.075     ; 3.411      ;
; -2.485 ; MCP3202_RESET                ; times[9]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.075     ; 3.411      ;
; -2.485 ; MCP3202_RESET                ; times[10]     ; FD[17]       ; FD[17]      ; 1.000        ; -0.075     ; 3.411      ;
; -2.485 ; MCP3202_RESET                ; times[5]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.075     ; 3.411      ;
; -2.485 ; MCP3202_RESET                ; times[7]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.075     ; 3.411      ;
; -2.485 ; MCP3202_RESET                ; times[4]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.075     ; 3.411      ;
; -2.485 ; MCP3202_RESET                ; times[6]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.075     ; 3.411      ;
; -2.436 ; times[0]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.082     ; 3.355      ;
; -2.401 ; MCP3202_Driver:U2|MCP3202_ok ; times[3]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.012     ; 3.390      ;
; -2.401 ; MCP3202_Driver:U2|MCP3202_ok ; times[1]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.012     ; 3.390      ;
; -2.401 ; MCP3202_Driver:U2|MCP3202_ok ; times[2]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.012     ; 3.390      ;
; -2.401 ; MCP3202_Driver:U2|MCP3202_ok ; times[0]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.012     ; 3.390      ;
; -2.401 ; MCP3202_Driver:U2|MCP3202_ok ; times[8]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.012     ; 3.390      ;
; -2.401 ; MCP3202_Driver:U2|MCP3202_ok ; times[9]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.012     ; 3.390      ;
; -2.401 ; MCP3202_Driver:U2|MCP3202_ok ; times[10]     ; FD[4]        ; FD[17]      ; 1.000        ; -0.012     ; 3.390      ;
; -2.401 ; MCP3202_Driver:U2|MCP3202_ok ; times[5]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.012     ; 3.390      ;
; -2.401 ; MCP3202_Driver:U2|MCP3202_ok ; times[7]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.012     ; 3.390      ;
; -2.401 ; MCP3202_Driver:U2|MCP3202_ok ; times[4]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.012     ; 3.390      ;
; -2.401 ; MCP3202_Driver:U2|MCP3202_ok ; times[6]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.012     ; 3.390      ;
; -2.360 ; times[5]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.082     ; 3.279      ;
; -2.358 ; times[7]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.082     ; 3.277      ;
; -2.350 ; LCMPok                       ; times[3]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.063      ; 3.414      ;
; -2.350 ; LCMPok                       ; times[1]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.063      ; 3.414      ;
; -2.350 ; LCMPok                       ; times[2]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.063      ; 3.414      ;
; -2.350 ; LCMPok                       ; times[0]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.063      ; 3.414      ;
; -2.350 ; LCMPok                       ; times[8]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.063      ; 3.414      ;
; -2.350 ; LCMPok                       ; times[9]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.063      ; 3.414      ;
; -2.350 ; LCMPok                       ; times[10]     ; FD[0]        ; FD[17]      ; 1.000        ; 0.063      ; 3.414      ;
; -2.350 ; LCMPok                       ; times[5]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.063      ; 3.414      ;
; -2.350 ; LCMPok                       ; times[7]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.063      ; 3.414      ;
; -2.350 ; LCMPok                       ; times[4]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.063      ; 3.414      ;
; -2.350 ; LCMPok                       ; times[6]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.063      ; 3.414      ;
; -2.306 ; times[10]                    ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.082     ; 3.225      ;
; -2.174 ; times[4]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.082     ; 3.093      ;
; -2.024 ; times[6]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.082     ; 2.943      ;
; -1.810 ; MCP3202_RESET                ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.082     ; 2.729      ;
; -1.791 ; times[1]                     ; times[10]     ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.713      ;
; -1.785 ; times[0]                     ; times[9]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.707      ;
; -1.755 ; times[0]                     ; times[10]     ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.677      ;
; -1.719 ; times[3]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.086     ; 2.634      ;
; -1.718 ; times[1]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.086     ; 2.633      ;
+--------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'FD[4]'                                                                                                      ;
+--------+------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -3.442 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.106     ; 4.337      ;
; -3.400 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.106     ; 4.295      ;
; -3.398 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 4.292      ;
; -3.398 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 4.292      ;
; -3.387 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.108     ; 4.280      ;
; -3.387 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.108     ; 4.280      ;
; -3.387 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.108     ; 4.280      ;
; -3.387 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.108     ; 4.280      ;
; -3.363 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 4.257      ;
; -3.363 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 4.257      ;
; -3.363 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 4.257      ;
; -3.363 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 4.257      ;
; -3.363 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 4.257      ;
; -3.363 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 4.257      ;
; -3.363 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 4.257      ;
; -3.363 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 4.257      ;
; -3.363 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 4.257      ;
; -3.363 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 4.257      ;
; -3.363 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 4.257      ;
; -3.352 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.108     ; 4.245      ;
; -3.352 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.108     ; 4.245      ;
; -3.352 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.108     ; 4.245      ;
; -3.352 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.108     ; 4.245      ;
; -3.345 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.108     ; 4.238      ;
; -3.345 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.108     ; 4.238      ;
; -3.345 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.108     ; 4.238      ;
; -3.345 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.108     ; 4.238      ;
; -3.321 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD0[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 4.215      ;
; -3.321 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 4.215      ;
; -3.321 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD0[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 4.215      ;
; -3.321 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD0[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 4.215      ;
; -3.321 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 4.215      ;
; -3.321 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 4.215      ;
; -3.321 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 4.215      ;
; -3.321 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 4.215      ;
; -3.321 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 4.215      ;
; -3.321 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 4.215      ;
; -3.321 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 4.215      ;
; -3.311 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 4.205      ;
; -3.310 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.108     ; 4.203      ;
; -3.310 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.108     ; 4.203      ;
; -3.310 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.108     ; 4.203      ;
; -3.310 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.108     ; 4.203      ;
; -3.308 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.106     ; 4.203      ;
; -3.297 ; MCP3202_Driver:U2|i[0] ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 4.191      ;
; -3.297 ; MCP3202_Driver:U2|i[0] ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 4.191      ;
; -3.284 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 4.178      ;
; -3.284 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 4.178      ;
; -3.269 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 4.163      ;
; -3.253 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.108     ; 4.146      ;
; -3.253 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.108     ; 4.146      ;
; -3.253 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.108     ; 4.146      ;
; -3.253 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.108     ; 4.146      ;
; -3.229 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 4.123      ;
; -3.229 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 4.123      ;
; -3.229 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 4.123      ;
; -3.229 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 4.123      ;
; -3.229 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 4.123      ;
; -3.229 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 4.123      ;
; -3.229 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 4.123      ;
; -3.229 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 4.123      ;
; -3.229 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 4.123      ;
; -3.229 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 4.123      ;
; -3.229 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 4.123      ;
; -3.218 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.108     ; 4.111      ;
; -3.218 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.108     ; 4.111      ;
; -3.218 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.108     ; 4.111      ;
; -3.218 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.108     ; 4.111      ;
; -3.177 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 4.071      ;
; -3.115 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.106     ; 4.010      ;
; -3.114 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_ADs[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.106     ; 4.009      ;
; -3.114 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.106     ; 4.009      ;
; -3.114 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.106     ; 4.009      ;
; -3.114 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_ADs[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.106     ; 4.009      ;
; -3.114 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.106     ; 4.009      ;
; -3.114 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_ADs[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.106     ; 4.009      ;
; -3.114 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_ADs[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.106     ; 4.009      ;
; -3.114 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.106     ; 4.009      ;
; -3.114 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.106     ; 4.009      ;
; -3.114 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.106     ; 4.009      ;
; -3.114 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.106     ; 4.009      ;
; -3.114 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.106     ; 4.009      ;
; -3.060 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.108     ; 3.953      ;
; -3.060 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.108     ; 3.953      ;
; -3.060 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.108     ; 3.953      ;
; -3.060 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.108     ; 3.953      ;
; -3.036 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD0[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 3.930      ;
; -3.036 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 3.930      ;
; -3.036 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD0[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 3.930      ;
; -3.036 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD0[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 3.930      ;
; -3.036 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 3.930      ;
; -3.036 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 3.930      ;
; -3.036 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 3.930      ;
; -3.036 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 3.930      ;
; -3.036 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 3.930      ;
; -3.036 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 3.930      ;
; -3.036 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 3.930      ;
; -3.032 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 3.926      ;
; -3.032 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 1.000        ; -0.107     ; 3.926      ;
; -3.025 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.108     ; 3.918      ;
+--------+------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'FD[7]'                                                                                                                        ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.317 ; DBi[5]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.144     ; 4.174      ;
; -3.184 ; DBi[6]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.143     ; 4.042      ;
; -3.150 ; LCM_4bit_driver:LCMset|Timeout[4] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.080     ; 4.071      ;
; -3.096 ; LCM_4bit_driver:LCMset|Timeout[3] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.080     ; 4.017      ;
; -3.085 ; LCM_4bit_driver:LCMset|Timeout[2] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.080     ; 4.006      ;
; -3.051 ; LCM_4bit_driver:LCMset|Timeout[6] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.080     ; 3.972      ;
; -3.015 ; DBi[2]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.142     ; 3.874      ;
; -3.012 ; DBi[7]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.142     ; 3.871      ;
; -3.009 ; DBi[4]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.142     ; 3.868      ;
; -2.973 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.080     ; 3.894      ;
; -2.905 ; DBi[5]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.144     ; 3.762      ;
; -2.902 ; DBi[0]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.143     ; 3.760      ;
; -2.803 ; LCM_4bit_driver:LCMset|Timeout[8] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.080     ; 3.724      ;
; -2.772 ; DBi[6]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.143     ; 3.630      ;
; -2.742 ; LCM_4bit_driver:LCMset|Timeout[7] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.080     ; 3.663      ;
; -2.738 ; LCM_4bit_driver:LCMset|Timeout[4] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.080     ; 3.659      ;
; -2.657 ; LCM_4bit_driver:LCMset|Timeout[0] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.080     ; 3.578      ;
; -2.655 ; LCM_4bit_driver:LCMset|Timeout[5] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.080     ; 3.576      ;
; -2.649 ; LCM_4bit_driver:LCMset|Timeout[3] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.080     ; 3.570      ;
; -2.620 ; DBi[1]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.142     ; 3.479      ;
; -2.613 ; DBi[3]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.142     ; 3.472      ;
; -2.603 ; DBi[2]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.142     ; 3.462      ;
; -2.600 ; DBi[7]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.142     ; 3.459      ;
; -2.597 ; DBi[4]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.142     ; 3.456      ;
; -2.596 ; LCM_4bit_driver:LCMset|Timeout[6] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.080     ; 3.517      ;
; -2.490 ; DBi[0]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.143     ; 3.348      ;
; -2.433 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.076     ; 3.358      ;
; -2.418 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.078     ; 3.341      ;
; -2.418 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.078     ; 3.341      ;
; -2.396 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 3.320      ;
; -2.396 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 3.320      ;
; -2.396 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 3.320      ;
; -2.396 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 3.320      ;
; -2.396 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 3.320      ;
; -2.396 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 3.320      ;
; -2.396 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 3.320      ;
; -2.396 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 3.320      ;
; -2.396 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 3.320      ;
; -2.327 ; LCM_4bit_driver:LCMset|Timeout[7] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.080     ; 3.248      ;
; -2.267 ; RS                                ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.142     ; 3.126      ;
; -2.244 ; LCM_4bit_driver:LCMset|Timeout[2] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.080     ; 3.165      ;
; -2.219 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 1.000        ; -0.076     ; 3.144      ;
; -2.208 ; DBi[1]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.142     ; 3.067      ;
; -2.201 ; DBi[3]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.142     ; 3.060      ;
; -2.113 ; LCM_4bit_driver:LCMset|BF         ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.078     ; 3.036      ;
; -2.106 ; LCM_4bit_driver:LCMset|Timeout[0] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.080     ; 3.027      ;
; -2.094 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.078     ; 3.017      ;
; -2.062 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.076     ; 2.987      ;
; -2.055 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.078     ; 2.978      ;
; -2.047 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.078     ; 2.970      ;
; -2.047 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.078     ; 2.970      ;
; -2.028 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 2.952      ;
; -2.028 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 2.952      ;
; -2.028 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 2.952      ;
; -2.028 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 2.952      ;
; -2.028 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 2.952      ;
; -2.028 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 2.952      ;
; -2.028 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 2.952      ;
; -2.028 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 2.952      ;
; -2.028 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 2.952      ;
; -2.023 ; LCM_4bit_driver:LCMset|Timeout[5] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.080     ; 2.944      ;
; -1.896 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.080     ; 2.817      ;
; -1.889 ; LCM_4bit_driver:LCMset|Timeout[8] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.080     ; 2.810      ;
; -1.839 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 1.000        ; -0.078     ; 2.762      ;
; -1.786 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 1.000        ; -0.076     ; 2.711      ;
; -1.770 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 2.694      ;
; -1.770 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 2.694      ;
; -1.770 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 2.694      ;
; -1.770 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 2.694      ;
; -1.770 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 2.694      ;
; -1.770 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 2.694      ;
; -1.770 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 2.694      ;
; -1.770 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 2.694      ;
; -1.770 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 2.694      ;
; -1.744 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.076     ; 2.669      ;
; -1.729 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.078     ; 2.652      ;
; -1.729 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.078     ; 2.652      ;
; -1.725 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.076     ; 2.650      ;
; -1.723 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.078     ; 2.646      ;
; -1.710 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.078     ; 2.633      ;
; -1.710 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.078     ; 2.633      ;
; -1.687 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.078     ; 2.610      ;
; -1.665 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 2.589      ;
; -1.665 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 2.589      ;
; -1.665 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 2.589      ;
; -1.665 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 2.589      ;
; -1.665 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 2.589      ;
; -1.665 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 2.589      ;
; -1.665 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 2.589      ;
; -1.665 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 2.589      ;
; -1.665 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.077     ; 2.589      ;
; -1.648 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.570      ;
; -1.647 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 1.000        ; -0.078     ; 2.570      ;
; -1.635 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 1.000        ; -0.078     ; 2.558      ;
; -1.581 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 1.000        ; -0.076     ; 2.506      ;
; -1.502 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.424      ;
; -1.476 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 1.000        ; -0.076     ; 2.401      ;
; -1.472 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.394      ;
; -1.471 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 1.000        ; -0.078     ; 2.394      ;
; -1.470 ; LCM_4bit_driver:LCMset|Timeout[2] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.392      ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'gckP31'                                                              ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -2.072 ; FD[1]     ; FD[18]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.996      ;
; -2.040 ; FD[2]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.964      ;
; -2.010 ; FD[2]     ; FD[18]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.934      ;
; -1.942 ; FD[1]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.866      ;
; -1.926 ; FD[1]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.850      ;
; -1.925 ; FD[3]     ; FD[18]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.849      ;
; -1.894 ; FD[2]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.818      ;
; -1.864 ; FD[2]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.788      ;
; -1.796 ; FD[3]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.720      ;
; -1.796 ; FD[1]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.720      ;
; -1.780 ; FD[1]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.704      ;
; -1.779 ; FD[3]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.703      ;
; -1.775 ; FD[5]     ; FD[18]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.699      ;
; -1.748 ; FD[2]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.672      ;
; -1.747 ; FD[6]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.671      ;
; -1.718 ; FD[2]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.642      ;
; -1.717 ; FD[6]     ; FD[18]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.641      ;
; -1.658 ; FD[5]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.582      ;
; -1.650 ; FD[3]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.574      ;
; -1.650 ; FD[1]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.574      ;
; -1.634 ; FD[1]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.558      ;
; -1.633 ; FD[3]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.557      ;
; -1.629 ; FD[5]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.553      ;
; -1.602 ; FD[2]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.526      ;
; -1.601 ; FD[8]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.525      ;
; -1.601 ; FD[6]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.525      ;
; -1.572 ; FD[2]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.496      ;
; -1.571 ; FD[8]     ; FD[18]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.495      ;
; -1.571 ; FD[6]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.495      ;
; -1.512 ; FD[5]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.436      ;
; -1.504 ; FD[3]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.428      ;
; -1.504 ; FD[1]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.428      ;
; -1.488 ; FD[1]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.412      ;
; -1.487 ; FD[3]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.411      ;
; -1.483 ; FD[9]     ; FD[18]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.407      ;
; -1.483 ; FD[5]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.407      ;
; -1.458 ; FD[2]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.380      ;
; -1.457 ; FD[10]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.378      ;
; -1.455 ; FD[8]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.379      ;
; -1.455 ; FD[6]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.379      ;
; -1.427 ; FD[10]    ; FD[18]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.348      ;
; -1.426 ; FD[2]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.350      ;
; -1.425 ; FD[8]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.349      ;
; -1.425 ; FD[6]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.349      ;
; -1.366 ; FD[5]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.290      ;
; -1.365 ; FD[9]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.289      ;
; -1.360 ; FD[1]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.282      ;
; -1.358 ; FD[3]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.282      ;
; -1.344 ; FD[1]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.266      ;
; -1.343 ; FD[11]    ; FD[18]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.264      ;
; -1.341 ; FD[3]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.265      ;
; -1.337 ; FD[9]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.261      ;
; -1.337 ; FD[5]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.261      ;
; -1.312 ; FD[2]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.234      ;
; -1.312 ; FD[12]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.233      ;
; -1.311 ; FD[10]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.232      ;
; -1.309 ; FD[8]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.233      ;
; -1.309 ; FD[6]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.233      ;
; -1.282 ; FD[12]    ; FD[18]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.203      ;
; -1.282 ; FD[2]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.204      ;
; -1.281 ; FD[10]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.202      ;
; -1.279 ; FD[8]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.203      ;
; -1.279 ; FD[6]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.203      ;
; -1.220 ; FD[5]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.144      ;
; -1.219 ; FD[9]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.143      ;
; -1.214 ; FD[3]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.136      ;
; -1.214 ; FD[1]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.136      ;
; -1.213 ; FD[11]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.134      ;
; -1.198 ; FD[1]     ; FD[6]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.120      ;
; -1.197 ; FD[11]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.118      ;
; -1.197 ; FD[3]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.119      ;
; -1.194 ; FD[13]    ; FD[18]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.115      ;
; -1.191 ; FD[9]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.115      ;
; -1.191 ; FD[5]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.115      ;
; -1.168 ; FD[14]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.089      ;
; -1.166 ; FD[2]     ; FD[5]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.088      ;
; -1.166 ; FD[12]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.087      ;
; -1.165 ; FD[10]    ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.086      ;
; -1.165 ; FD[6]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.087      ;
; -1.163 ; FD[8]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.087      ;
; -1.138 ; FD[14]    ; FD[18]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.059      ;
; -1.136 ; FD[12]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.057      ;
; -1.136 ; FD[2]     ; FD[6]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.058      ;
; -1.135 ; FD[10]    ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 2.056      ;
; -1.133 ; FD[8]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.057      ;
; -1.133 ; FD[6]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.057      ;
; -1.077 ; FD[13]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 1.998      ;
; -1.076 ; FD[5]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 1.998      ;
; -1.073 ; FD[9]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 1.997      ;
; -1.068 ; FD[3]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 1.990      ;
; -1.068 ; FD[1]     ; FD[5]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 1.990      ;
; -1.067 ; FD[11]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 1.988      ;
; -1.052 ; FD[1]     ; FD[4]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 1.974      ;
; -1.051 ; FD[11]    ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 1.972      ;
; -1.051 ; FD[3]     ; FD[6]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 1.973      ;
; -1.049 ; FD[15]    ; FD[18]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 1.970      ;
; -1.048 ; FD[13]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 1.969      ;
; -1.047 ; FD[5]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 1.969      ;
; -1.045 ; FD[9]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 1.969      ;
; -1.022 ; FD[14]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.080     ; 1.943      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'LCM_RESET'                                                                                        ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.291 ; RS        ; LCM_4bit_driver:LCMset|RSo~latch     ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.325     ; 0.815      ;
; -1.278 ; DBi[6]    ; LCM_4bit_driver:LCMset|DBii[2]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.329     ; 0.813      ;
; -1.272 ; DBi[4]    ; LCM_4bit_driver:LCMset|DBii[0]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.325     ; 0.814      ;
; -1.266 ; DBi[5]    ; LCM_4bit_driver:LCMset|DBii[1]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.326     ; 0.789      ;
; -1.259 ; DBi[7]    ; LCM_4bit_driver:LCMset|DBii[3]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.325     ; 0.801      ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'FD[18]'                                                                ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -0.597 ; S1S[1]    ; LCM_DM[0] ; FD[17]       ; FD[18]      ; 1.000        ; -0.199     ; 1.399      ;
; -0.597 ; S1S[1]    ; LCM_DM[1] ; FD[17]       ; FD[18]      ; 1.000        ; -0.199     ; 1.399      ;
; -0.167 ; LCM_DM[0] ; LCM_DM[1] ; FD[18]       ; FD[18]      ; 1.000        ; -0.077     ; 1.091      ;
; 0.066  ; LCM_DM[0] ; LCM_DM[0] ; FD[18]       ; FD[18]      ; 1.000        ; -0.077     ; 0.858      ;
; 0.066  ; LCM_DM[1] ; LCM_DM[1] ; FD[18]       ; FD[18]      ; 1.000        ; -0.077     ; 0.858      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'gckP31'                                                               ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -1.633 ; FD[0]     ; FD[1]   ; FD[0]        ; gckP31      ; 0.000        ; 3.040      ; 1.910      ;
; -1.603 ; FD[4]     ; FD[4]   ; FD[4]        ; gckP31      ; 0.000        ; 3.040      ; 1.940      ;
; -1.314 ; FD[7]     ; FD[7]   ; FD[7]        ; gckP31      ; 0.000        ; 3.040      ; 2.229      ;
; -1.291 ; FD[0]     ; FD[2]   ; FD[0]        ; gckP31      ; 0.000        ; 3.040      ; 2.252      ;
; -1.282 ; FD[0]     ; FD[3]   ; FD[0]        ; gckP31      ; 0.000        ; 3.040      ; 2.261      ;
; -1.249 ; FD[4]     ; FD[5]   ; FD[4]        ; gckP31      ; 0.000        ; 3.040      ; 2.294      ;
; -1.221 ; FD[0]     ; FD[1]   ; FD[0]        ; gckP31      ; -0.500       ; 3.040      ; 1.822      ;
; -1.208 ; FD[4]     ; FD[4]   ; FD[4]        ; gckP31      ; -0.500       ; 3.040      ; 1.835      ;
; -1.151 ; FD[0]     ; FD[4]   ; FD[0]        ; gckP31      ; 0.000        ; 3.040      ; 2.392      ;
; -1.142 ; FD[0]     ; FD[5]   ; FD[0]        ; gckP31      ; 0.000        ; 3.040      ; 2.401      ;
; -1.118 ; FD[4]     ; FD[6]   ; FD[4]        ; gckP31      ; 0.000        ; 3.040      ; 2.425      ;
; -1.109 ; FD[4]     ; FD[7]   ; FD[4]        ; gckP31      ; 0.000        ; 3.040      ; 2.434      ;
; -1.011 ; FD[0]     ; FD[6]   ; FD[0]        ; gckP31      ; 0.000        ; 3.040      ; 2.532      ;
; -1.002 ; FD[0]     ; FD[7]   ; FD[0]        ; gckP31      ; 0.000        ; 3.040      ; 2.541      ;
; -0.978 ; FD[4]     ; FD[8]   ; FD[4]        ; gckP31      ; 0.000        ; 3.040      ; 2.565      ;
; -0.969 ; FD[4]     ; FD[9]   ; FD[4]        ; gckP31      ; 0.000        ; 3.040      ; 2.574      ;
; -0.953 ; FD[7]     ; FD[8]   ; FD[7]        ; gckP31      ; 0.000        ; 3.040      ; 2.590      ;
; -0.944 ; FD[7]     ; FD[9]   ; FD[7]        ; gckP31      ; 0.000        ; 3.040      ; 2.599      ;
; -0.932 ; FD[7]     ; FD[7]   ; FD[7]        ; gckP31      ; -0.500       ; 3.040      ; 2.111      ;
; -0.888 ; FD[0]     ; FD[2]   ; FD[0]        ; gckP31      ; -0.500       ; 3.040      ; 2.155      ;
; -0.871 ; FD[0]     ; FD[8]   ; FD[0]        ; gckP31      ; 0.000        ; 3.040      ; 2.672      ;
; -0.862 ; FD[0]     ; FD[9]   ; FD[0]        ; gckP31      ; 0.000        ; 3.040      ; 2.681      ;
; -0.841 ; FD[4]     ; FD[10]  ; FD[4]        ; gckP31      ; 0.000        ; 3.043      ; 2.705      ;
; -0.832 ; FD[4]     ; FD[11]  ; FD[4]        ; gckP31      ; 0.000        ; 3.043      ; 2.714      ;
; -0.816 ; FD[7]     ; FD[10]  ; FD[7]        ; gckP31      ; 0.000        ; 3.043      ; 2.730      ;
; -0.807 ; FD[7]     ; FD[11]  ; FD[7]        ; gckP31      ; 0.000        ; 3.043      ; 2.739      ;
; -0.788 ; FD[4]     ; FD[5]   ; FD[4]        ; gckP31      ; -0.500       ; 3.040      ; 2.255      ;
; -0.779 ; FD[4]     ; FD[6]   ; FD[4]        ; gckP31      ; -0.500       ; 3.040      ; 2.264      ;
; -0.757 ; FD[0]     ; FD[3]   ; FD[0]        ; gckP31      ; -0.500       ; 3.040      ; 2.286      ;
; -0.748 ; FD[0]     ; FD[4]   ; FD[0]        ; gckP31      ; -0.500       ; 3.040      ; 2.295      ;
; -0.734 ; FD[0]     ; FD[10]  ; FD[0]        ; gckP31      ; 0.000        ; 3.043      ; 2.812      ;
; -0.725 ; FD[0]     ; FD[11]  ; FD[0]        ; gckP31      ; 0.000        ; 3.043      ; 2.821      ;
; -0.701 ; FD[4]     ; FD[12]  ; FD[4]        ; gckP31      ; 0.000        ; 3.043      ; 2.845      ;
; -0.692 ; FD[4]     ; FD[13]  ; FD[4]        ; gckP31      ; 0.000        ; 3.043      ; 2.854      ;
; -0.676 ; FD[7]     ; FD[12]  ; FD[7]        ; gckP31      ; 0.000        ; 3.043      ; 2.870      ;
; -0.667 ; FD[7]     ; FD[13]  ; FD[7]        ; gckP31      ; 0.000        ; 3.043      ; 2.879      ;
; -0.648 ; FD[4]     ; FD[7]   ; FD[4]        ; gckP31      ; -0.500       ; 3.040      ; 2.395      ;
; -0.639 ; FD[4]     ; FD[8]   ; FD[4]        ; gckP31      ; -0.500       ; 3.040      ; 2.404      ;
; -0.617 ; FD[0]     ; FD[5]   ; FD[0]        ; gckP31      ; -0.500       ; 3.040      ; 2.426      ;
; -0.608 ; FD[0]     ; FD[6]   ; FD[0]        ; gckP31      ; -0.500       ; 3.040      ; 2.435      ;
; -0.605 ; FD[7]     ; FD[8]   ; FD[7]        ; gckP31      ; -0.500       ; 3.040      ; 2.438      ;
; -0.594 ; FD[0]     ; FD[12]  ; FD[0]        ; gckP31      ; 0.000        ; 3.043      ; 2.952      ;
; -0.585 ; FD[0]     ; FD[13]  ; FD[0]        ; gckP31      ; 0.000        ; 3.043      ; 2.961      ;
; -0.561 ; FD[4]     ; FD[14]  ; FD[4]        ; gckP31      ; 0.000        ; 3.043      ; 2.985      ;
; -0.552 ; FD[4]     ; FD[15]  ; FD[4]        ; gckP31      ; 0.000        ; 3.043      ; 2.994      ;
; -0.536 ; FD[7]     ; FD[14]  ; FD[7]        ; gckP31      ; 0.000        ; 3.043      ; 3.010      ;
; -0.527 ; FD[7]     ; FD[15]  ; FD[7]        ; gckP31      ; 0.000        ; 3.043      ; 3.019      ;
; -0.508 ; FD[4]     ; FD[9]   ; FD[4]        ; gckP31      ; -0.500       ; 3.040      ; 2.535      ;
; -0.502 ; FD[4]     ; FD[10]  ; FD[4]        ; gckP31      ; -0.500       ; 3.043      ; 2.544      ;
; -0.477 ; FD[0]     ; FD[7]   ; FD[0]        ; gckP31      ; -0.500       ; 3.040      ; 2.566      ;
; -0.474 ; FD[7]     ; FD[9]   ; FD[7]        ; gckP31      ; -0.500       ; 3.040      ; 2.569      ;
; -0.468 ; FD[0]     ; FD[8]   ; FD[0]        ; gckP31      ; -0.500       ; 3.040      ; 2.575      ;
; -0.468 ; FD[7]     ; FD[10]  ; FD[7]        ; gckP31      ; -0.500       ; 3.043      ; 2.578      ;
; -0.454 ; FD[0]     ; FD[14]  ; FD[0]        ; gckP31      ; 0.000        ; 3.043      ; 3.092      ;
; -0.445 ; FD[0]     ; FD[15]  ; FD[0]        ; gckP31      ; 0.000        ; 3.043      ; 3.101      ;
; -0.421 ; FD[4]     ; FD[16]  ; FD[4]        ; gckP31      ; 0.000        ; 3.043      ; 3.125      ;
; -0.412 ; FD[4]     ; FD[17]  ; FD[4]        ; gckP31      ; 0.000        ; 3.043      ; 3.134      ;
; -0.396 ; FD[7]     ; FD[16]  ; FD[7]        ; gckP31      ; 0.000        ; 3.043      ; 3.150      ;
; -0.387 ; FD[7]     ; FD[17]  ; FD[7]        ; gckP31      ; 0.000        ; 3.043      ; 3.159      ;
; -0.371 ; FD[4]     ; FD[11]  ; FD[4]        ; gckP31      ; -0.500       ; 3.043      ; 2.675      ;
; -0.362 ; FD[4]     ; FD[12]  ; FD[4]        ; gckP31      ; -0.500       ; 3.043      ; 2.684      ;
; -0.337 ; FD[0]     ; FD[9]   ; FD[0]        ; gckP31      ; -0.500       ; 3.040      ; 2.706      ;
; -0.337 ; FD[7]     ; FD[11]  ; FD[7]        ; gckP31      ; -0.500       ; 3.043      ; 2.709      ;
; -0.331 ; FD[0]     ; FD[10]  ; FD[0]        ; gckP31      ; -0.500       ; 3.043      ; 2.715      ;
; -0.328 ; FD[7]     ; FD[12]  ; FD[7]        ; gckP31      ; -0.500       ; 3.043      ; 2.718      ;
; -0.314 ; FD[0]     ; FD[16]  ; FD[0]        ; gckP31      ; 0.000        ; 3.043      ; 3.232      ;
; -0.305 ; FD[0]     ; FD[17]  ; FD[0]        ; gckP31      ; 0.000        ; 3.043      ; 3.241      ;
; -0.294 ; FD[0]     ; FD[0]   ; FD[0]        ; gckP31      ; 0.000        ; 3.040      ; 3.249      ;
; -0.281 ; FD[4]     ; FD[18]  ; FD[4]        ; gckP31      ; 0.000        ; 3.043      ; 3.265      ;
; -0.256 ; FD[7]     ; FD[18]  ; FD[7]        ; gckP31      ; 0.000        ; 3.043      ; 3.290      ;
; -0.231 ; FD[4]     ; FD[13]  ; FD[4]        ; gckP31      ; -0.500       ; 3.043      ; 2.815      ;
; -0.222 ; FD[4]     ; FD[14]  ; FD[4]        ; gckP31      ; -0.500       ; 3.043      ; 2.824      ;
; -0.200 ; FD[0]     ; FD[11]  ; FD[0]        ; gckP31      ; -0.500       ; 3.043      ; 2.846      ;
; -0.197 ; FD[7]     ; FD[13]  ; FD[7]        ; gckP31      ; -0.500       ; 3.043      ; 2.849      ;
; -0.191 ; FD[0]     ; FD[12]  ; FD[0]        ; gckP31      ; -0.500       ; 3.043      ; 2.855      ;
; -0.188 ; FD[7]     ; FD[14]  ; FD[7]        ; gckP31      ; -0.500       ; 3.043      ; 2.858      ;
; -0.174 ; FD[0]     ; FD[18]  ; FD[0]        ; gckP31      ; 0.000        ; 3.043      ; 3.372      ;
; -0.099 ; FD[17]    ; FD[17]  ; FD[17]       ; gckP31      ; 0.000        ; 3.043      ; 3.447      ;
; -0.091 ; FD[4]     ; FD[15]  ; FD[4]        ; gckP31      ; -0.500       ; 3.043      ; 2.955      ;
; -0.082 ; FD[4]     ; FD[16]  ; FD[4]        ; gckP31      ; -0.500       ; 3.043      ; 2.964      ;
; -0.060 ; FD[0]     ; FD[13]  ; FD[0]        ; gckP31      ; -0.500       ; 3.043      ; 2.986      ;
; -0.057 ; FD[7]     ; FD[15]  ; FD[7]        ; gckP31      ; -0.500       ; 3.043      ; 2.989      ;
; -0.051 ; FD[0]     ; FD[14]  ; FD[0]        ; gckP31      ; -0.500       ; 3.043      ; 2.995      ;
; -0.048 ; FD[7]     ; FD[16]  ; FD[7]        ; gckP31      ; -0.500       ; 3.043      ; 2.998      ;
; 0.049  ; FD[4]     ; FD[17]  ; FD[4]        ; gckP31      ; -0.500       ; 3.043      ; 3.095      ;
; 0.058  ; FD[4]     ; FD[18]  ; FD[4]        ; gckP31      ; -0.500       ; 3.043      ; 3.104      ;
; 0.066  ; FD[18]    ; FD[18]  ; FD[18]       ; gckP31      ; 0.000        ; 3.043      ; 3.612      ;
; 0.080  ; FD[0]     ; FD[15]  ; FD[0]        ; gckP31      ; -0.500       ; 3.043      ; 3.126      ;
; 0.083  ; FD[7]     ; FD[17]  ; FD[7]        ; gckP31      ; -0.500       ; 3.043      ; 3.129      ;
; 0.089  ; FD[0]     ; FD[16]  ; FD[0]        ; gckP31      ; -0.500       ; 3.043      ; 3.135      ;
; 0.092  ; FD[7]     ; FD[18]  ; FD[7]        ; gckP31      ; -0.500       ; 3.043      ; 3.138      ;
; 0.106  ; FD[17]    ; FD[17]  ; FD[17]       ; gckP31      ; -0.500       ; 3.043      ; 3.152      ;
; 0.220  ; FD[0]     ; FD[17]  ; FD[0]        ; gckP31      ; -0.500       ; 3.043      ; 3.266      ;
; 0.229  ; FD[0]     ; FD[18]  ; FD[0]        ; gckP31      ; -0.500       ; 3.043      ; 3.275      ;
; 0.262  ; FD[17]    ; FD[18]  ; FD[17]       ; gckP31      ; 0.000        ; 3.043      ; 3.808      ;
; 0.276  ; FD[0]     ; FD[0]   ; FD[0]        ; gckP31      ; -0.500       ; 3.040      ; 3.319      ;
; 0.433  ; FD[17]    ; FD[18]  ; FD[17]       ; gckP31      ; -0.500       ; 3.043      ; 3.479      ;
; 0.460  ; FD[18]    ; FD[18]  ; FD[18]       ; gckP31      ; -0.500       ; 3.043      ; 3.506      ;
; 0.717  ; FD[10]    ; FD[10]  ; gckP31       ; gckP31      ; 0.000        ; 0.080      ; 1.029      ;
; 0.718  ; FD[16]    ; FD[16]  ; gckP31       ; gckP31      ; 0.000        ; 0.080      ; 1.030      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'FD[0]'                                                                                       ;
+--------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -1.382 ; LCM_RESET  ; \LCM_P:SW                     ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.029      ; 3.140      ;
; -1.022 ; LCM_RESET  ; \LCM_P:SW                     ; LCM_RESET    ; FD[0]       ; -0.500       ; 4.029      ; 3.000      ;
; -0.473 ; LCM_RESET  ; LN~_emulated                  ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.024      ; 4.044      ;
; -0.470 ; LCM_RESET  ; LCMPok                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.024      ; 4.047      ;
; -0.466 ; LCM_RESET  ; LCM_INI[4]                    ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.029      ; 4.056      ;
; -0.466 ; LCM_RESET  ; LCM_INI[1]                    ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.029      ; 4.056      ;
; -0.387 ; LCM_RESET  ; LCM_INI[0]                    ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.026      ; 4.132      ;
; -0.387 ; LCM_RESET  ; LCM_INI[2]                    ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.026      ; 4.132      ;
; -0.374 ; LCM_RESET  ; LCM_com_data[14][5]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.028      ; 4.147      ;
; -0.374 ; LCM_RESET  ; LCM_com_data[19][1]           ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.028      ; 4.147      ;
; -0.374 ; LCM_RESET  ; LCM_com_data[17][1]           ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.028      ; 4.147      ;
; -0.374 ; LCM_RESET  ; LCM_com_data[7][1]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.028      ; 4.147      ;
; -0.368 ; LCM_RESET  ; LCM_com_data[12][2]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.026      ; 4.151      ;
; -0.368 ; LCM_RESET  ; LCM_com_data[9][2]            ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.026      ; 4.151      ;
; -0.368 ; LCM_RESET  ; LCM_com_data[8][3]            ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.026      ; 4.151      ;
; -0.368 ; LCM_RESET  ; LCM_com_data[13][2]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.026      ; 4.151      ;
; -0.368 ; LCM_RESET  ; LCM_com_data[9][3]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.026      ; 4.151      ;
; -0.356 ; LCM_RESET  ; LCM_com_data[12][4]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.028      ; 4.165      ;
; -0.356 ; LCM_RESET  ; LCM_com_data[15][6]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.028      ; 4.165      ;
; -0.356 ; LCM_RESET  ; LCM_com_data[9][1]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.028      ; 4.165      ;
; -0.356 ; LCM_RESET  ; LCM_com_data[9][0]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.028      ; 4.165      ;
; -0.356 ; LCM_RESET  ; LCM_com_data[8][0]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.028      ; 4.165      ;
; -0.351 ; LCM_RESET  ; LCM_com_data[11][7]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.031      ; 4.173      ;
; -0.351 ; LCM_RESET  ; LCM_com_data[19][0]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.031      ; 4.173      ;
; -0.351 ; LCM_RESET  ; LCM_com_data[20][0]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.031      ; 4.173      ;
; -0.351 ; LCM_RESET  ; LCM_com_data[18][1]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.031      ; 4.173      ;
; -0.346 ; LCM_RESET  ; LCM_com_data[17][2]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.026      ; 4.173      ;
; -0.346 ; LCM_RESET  ; LCM_com_data[17][0]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.026      ; 4.173      ;
; -0.341 ; LCM_RESET  ; DBi[6]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.028      ; 4.180      ;
; -0.341 ; LCM_RESET  ; DBi[0]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.028      ; 4.180      ;
; -0.341 ; LCM_RESET  ; LCM_com_data[5][3]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.028      ; 4.180      ;
; -0.341 ; LCM_RESET  ; LCM_com_data[4][3]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.028      ; 4.180      ;
; -0.339 ; LCM_RESET  ; DBi[4]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.027      ; 4.181      ;
; -0.320 ; LCM_RESET  ; LCM_com_data[19][3]           ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.027      ; 4.200      ;
; -0.315 ; LCM_RESET  ; DBi[7]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.027      ; 4.205      ;
; -0.315 ; LCM_RESET  ; DBi[2]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.027      ; 4.205      ;
; -0.278 ; LCM_RESET  ; LCM_com_data[4][6]            ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.026      ; 4.241      ;
; -0.278 ; LCM_RESET  ; LCM_com_data[16][2]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.026      ; 4.241      ;
; -0.278 ; LCM_RESET  ; LCM_com_data[15][0]           ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.026      ; 4.241      ;
; -0.273 ; LCM_RESET  ; LCM_com_data[18][0]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.024      ; 4.244      ;
; -0.273 ; LCM_RESET  ; LCM_com_data[18][2]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.024      ; 4.244      ;
; -0.273 ; LCM_RESET  ; LCM_com_data[5][0]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.024      ; 4.244      ;
; -0.268 ; LCM_RESET  ; RS                            ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.027      ; 4.252      ;
; -0.268 ; LCM_RESET  ; DBi[1]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.027      ; 4.252      ;
; -0.268 ; LCM_RESET  ; DBi[3]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.027      ; 4.252      ;
; -0.267 ; LCM_RESET  ; DBi[5]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.029      ; 4.255      ;
; -0.260 ; LCM_RESET  ; LCM_com_data[8][1]            ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.028      ; 4.261      ;
; -0.260 ; LCM_RESET  ; LCM_com_data[10][2]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.028      ; 4.261      ;
; -0.260 ; LCM_RESET  ; LCM_com_data[13][1]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.028      ; 4.261      ;
; -0.260 ; LCM_RESET  ; LCM_com_data[12][1]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.028      ; 4.261      ;
; -0.256 ; LCM_RESET  ; LCM_com_data[9][7]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.027      ; 4.264      ;
; -0.256 ; LCM_RESET  ; LCM_com_data[7][4]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.027      ; 4.264      ;
; -0.256 ; LCM_RESET  ; LCM_com_data[6][4]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.027      ; 4.264      ;
; -0.256 ; LCM_RESET  ; LCM_com_data[13][4]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.027      ; 4.264      ;
; -0.256 ; LCM_RESET  ; LCM_com_data[16][4]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.027      ; 4.264      ;
; -0.235 ; LCM_RESET  ; LCM_com_data[18][4]           ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.026      ; 4.284      ;
; -0.235 ; LCM_RESET  ; LCM_com_data[5][2]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.026      ; 4.284      ;
; -0.235 ; LCM_RESET  ; LCM_com_data[7][2]            ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.026      ; 4.284      ;
; -0.235 ; LCM_RESET  ; LCM_com_data[7][0]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.026      ; 4.284      ;
; -0.231 ; LCM_RESET  ; LCM_com_data[16][7]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.028      ; 4.290      ;
; -0.231 ; LCM_RESET  ; LCM_com_data[10][0]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.028      ; 4.290      ;
; -0.231 ; LCM_RESET  ; LCM_com_data[6][5]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.028      ; 4.290      ;
; -0.231 ; LCM_RESET  ; LCM_com_data[16][1]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.028      ; 4.290      ;
; -0.215 ; LCM_RESET  ; LCM_com_data[1][0]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.029      ; 4.307      ;
; -0.215 ; LCM_RESET  ; LCM_com_data[19][2]           ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.029      ; 4.307      ;
; -0.205 ; LCM_RESET  ; LCM_com_data[16][5]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.026      ; 4.314      ;
; -0.205 ; LCM_RESET  ; LCM_com_data[8][4]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.026      ; 4.314      ;
; -0.205 ; LCM_RESET  ; LCM_com_data[9][6]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.026      ; 4.314      ;
; -0.205 ; LCM_RESET  ; LCM_com_data[8][2]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.026      ; 4.314      ;
; -0.182 ; LCM_RESET  ; LCM_INI[3]                    ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.029      ; 4.340      ;
; -0.181 ; LCM_RESET  ; LCM_com_data[18][3]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.032      ; 4.344      ;
; -0.181 ; LCM_RESET  ; LCM_com_data[10][3]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.032      ; 4.344      ;
; -0.159 ; LCM_RESET  ; LCM_com_data[16][6]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.020      ; 4.354      ;
; -0.159 ; LCM_RESET  ; LCM_com_data[20][1]           ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.020      ; 4.354      ;
; -0.159 ; LCM_RESET  ; LCM_com_data[10][1]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.020      ; 4.354      ;
; -0.159 ; LCM_RESET  ; LCM_com_data[13][3]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.020      ; 4.354      ;
; -0.157 ; LCM_RESET  ; LCM_com_data[20][3]           ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.020      ; 4.356      ;
; -0.157 ; LCM_RESET  ; LCM_com_data[20][2]           ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.020      ; 4.356      ;
; -0.126 ; LCM_RESET  ; LCM_RESET                     ; LCM_RESET    ; FD[0]       ; 0.000        ; 4.029      ; 4.396      ;
; 0.159  ; LCM_RESET  ; LN~_emulated                  ; LCM_RESET    ; FD[0]       ; -0.500       ; 4.024      ; 4.176      ;
; 0.162  ; LCM_RESET  ; LCM_INI[1]                    ; LCM_RESET    ; FD[0]       ; -0.500       ; 4.029      ; 4.184      ;
; 0.170  ; LCMP_RESET ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.029      ; 4.692      ;
; 0.194  ; LCM_RESET  ; LCMPok                        ; LCM_RESET    ; FD[0]       ; -0.500       ; 4.024      ; 4.211      ;
; 0.211  ; LCMP_RESET ; DBi[2]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.027      ; 4.731      ;
; 0.244  ; LCMP_RESET ; DBi[5]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.029      ; 4.766      ;
; 0.254  ; LCM_RESET  ; LCM_RESET                     ; LCM_RESET    ; FD[0]       ; -0.500       ; 4.029      ; 4.276      ;
; 0.260  ; LCMP_RESET ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.029      ; 4.782      ;
; 0.319  ; LCM_RESET  ; LCM_INI[4]                    ; LCM_RESET    ; FD[0]       ; -0.500       ; 4.029      ; 4.341      ;
; 0.324  ; LCMP_RESET ; DBi[4]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.027      ; 4.844      ;
; 0.374  ; LCM_RESET  ; LCM_com_data[14][5]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 4.028      ; 4.395      ;
; 0.374  ; LCM_RESET  ; LCM_com_data[19][1]           ; LCM_RESET    ; FD[0]       ; -0.500       ; 4.028      ; 4.395      ;
; 0.374  ; LCM_RESET  ; LCM_com_data[17][1]           ; LCM_RESET    ; FD[0]       ; -0.500       ; 4.028      ; 4.395      ;
; 0.374  ; LCM_RESET  ; LCM_com_data[7][1]~_emulated  ; LCM_RESET    ; FD[0]       ; -0.500       ; 4.028      ; 4.395      ;
; 0.387  ; LCM_RESET  ; LCM_com_data[12][2]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 4.026      ; 4.406      ;
; 0.387  ; LCM_RESET  ; LCM_com_data[9][2]            ; LCM_RESET    ; FD[0]       ; -0.500       ; 4.026      ; 4.406      ;
; 0.387  ; LCM_RESET  ; LCM_com_data[8][3]            ; LCM_RESET    ; FD[0]       ; -0.500       ; 4.026      ; 4.406      ;
; 0.387  ; LCM_RESET  ; LCM_com_data[13][2]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 4.026      ; 4.406      ;
; 0.387  ; LCM_RESET  ; LCM_com_data[9][3]~_emulated  ; LCM_RESET    ; FD[0]       ; -0.500       ; 4.026      ; 4.406      ;
; 0.400  ; LCM_RESET  ; LCM_com_data[17][2]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 4.026      ; 4.419      ;
; 0.400  ; LCM_RESET  ; LCM_com_data[17][0]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 4.026      ; 4.419      ;
+--------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'LCMP_RESET'                                                                             ;
+--------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+
; -1.230 ; LCM[1]    ; LCM_com_data2[20][2]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.374      ; 5.164      ;
; -1.211 ; LCM[1]    ; LCM_com_data2[8][3]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.580      ; 5.389      ;
; -1.207 ; LCM[1]    ; LCM_com_data2[9][0]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.375      ; 5.188      ;
; -1.204 ; LCM[0]    ; LCM_com_data2[17][2]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.355      ; 5.171      ;
; -1.188 ; LCM[1]    ; LCM_com_data2[18][3]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.404      ; 5.236      ;
; -1.182 ; LCM[0]    ; LCM_com_data2[8][3]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.580      ; 5.418      ;
; -1.174 ; LCM[0]    ; LCM_com_data2[9][1]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.337      ; 5.183      ;
; -1.116 ; LCM[1]    ; LCM_com_data2[18][1]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.405      ; 5.309      ;
; -1.091 ; LCM[1]    ; LCM_com_data2[9][1]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.337      ; 5.266      ;
; -1.090 ; LCM[0]    ; LCM_com_data2[7][0]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.383      ; 5.313      ;
; -1.075 ; LCM[0]    ; LCM_com_data2[8][1]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.406      ; 5.351      ;
; -1.068 ; LCM[1]    ; LCM_com_data2[8][1]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.406      ; 5.358      ;
; -1.045 ; LCM[0]    ; LCM_com_data2[17][1]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.186      ; 5.161      ;
; -1.026 ; LCM[0]    ; LCM_com_data2[18][0]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.382      ; 5.376      ;
; -1.025 ; LCM[0]    ; LCM_com_data2[7][1]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.184      ; 5.179      ;
; -1.023 ; LCM[0]    ; LCM_com_data2[9][0]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.375      ; 5.372      ;
; -1.021 ; LCM[1]    ; LCM_com_data2[17][2]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.355      ; 5.354      ;
; -1.017 ; LCM[0]    ; LCM_com_data2[10][3]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.376      ; 5.379      ;
; -1.006 ; LCM[1]    ; LCM_com_data2[8][4]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.173      ; 5.187      ;
; -0.994 ; LCM[1]    ; LCM_com_data2[7][0]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.383      ; 5.409      ;
; -0.989 ; LCM[0]    ; LCM_com_data2[20][3]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.376      ; 5.407      ;
; -0.976 ; LCM[0]    ; LCM_com_data2[19][3]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.161      ; 5.205      ;
; -0.955 ; LCM[1]    ; LCM_com_data2[10][3]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.376      ; 5.441      ;
; -0.935 ; LCM[1]    ; LCM_com_data2[20][3]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.376      ; 5.461      ;
; -0.927 ; LCM[1]    ; LCM_com_data2[19][0]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.193      ; 5.286      ;
; -0.916 ; LCM[0]    ; LCM_com_data2[7][2]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.354      ; 5.458      ;
; -0.911 ; LCM[1]    ; LCM_com_data2[7][2]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.354      ; 5.463      ;
; -0.903 ; LCM[0]    ; LCM_com_data2[17][0]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.187      ; 5.304      ;
; -0.898 ; LCM[0]    ; LCM_com_data2[18][3]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.404      ; 5.526      ;
; -0.896 ; LCM[0]    ; LCM_com_data2[19][0]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.193      ; 5.317      ;
; -0.895 ; LCM[1]    ; LCM_com_data2[19][1]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.184      ; 5.309      ;
; -0.892 ; LCM[0]    ; LCM_com_data2[20][2]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.374      ; 5.502      ;
; -0.881 ; LCM[0]    ; LCM_com_data2[9][2]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.189      ; 5.328      ;
; -0.851 ; LCM[0]    ; LCM_com_data2[19][1]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.184      ; 5.353      ;
; -0.838 ; LCM[0]    ; LCM_com_data2[20][0]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.162      ; 5.344      ;
; -0.836 ; LCM[1]    ; LCM_com_data2[9][2]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.189      ; 5.373      ;
; -0.834 ; LCM[0]    ; LCM_com_data2[18][1]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.405      ; 5.591      ;
; -0.828 ; LCM[1]    ; LCM_com_data2[10][0]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.161      ; 5.353      ;
; -0.826 ; LCM[1]    ; LCM_com_data2[20][0]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.162      ; 5.356      ;
; -0.823 ; LCM[0]    ; LCM_com_data2[10][1]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.179      ; 5.376      ;
; -0.814 ; LCM[0]    ; LCM_com_data2[5][0]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.383      ; 5.589      ;
; -0.813 ; LCM[1]    ; LCM_com_data2[17][0]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.187      ; 5.394      ;
; -0.811 ; LCM[0]    ; LCM_com_data2[20][1]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.177      ; 5.386      ;
; -0.802 ; LCM[1]    ; LCM_com_data2[19][2]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.189      ; 5.407      ;
; -0.801 ; LCM[0]    ; LCM_com_data[1][0]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.051      ; 3.270      ;
; -0.782 ; LCM[1]    ; LCM_com_data2[19][3]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.161      ; 5.399      ;
; -0.780 ; LCM[1]    ; LCM_com_data2[10][2]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.360      ; 5.600      ;
; -0.777 ; LCM[1]    ; LCM_com_data2[17][1]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.186      ; 5.429      ;
; -0.769 ; LCM[0]    ; LCM_com_data[10][2]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.050      ; 3.301      ;
; -0.769 ; LCM[1]    ; LCM_com_data2[18][2]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.186      ; 5.437      ;
; -0.756 ; LCM[1]    ; LCM_com_data2[20][1]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.177      ; 5.441      ;
; -0.750 ; LCM[0]    ; LCM_com_data2[18][4]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.383      ; 5.653      ;
; -0.741 ; LCM[0]    ; LCM_com_data2[19][2]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.189      ; 5.468      ;
; -0.708 ; LCM[1]    ; LCM_com_data2[7][1]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.184      ; 5.496      ;
; -0.701 ; LCM[1]    ; LCM_com_data2[8][2]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.172      ; 5.491      ;
; -0.697 ; LCM[1]    ; LCM_com_data2[5][0]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.383      ; 5.706      ;
; -0.685 ; LCM[0]    ; LCM_com_data[9][7]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.031      ; 3.366      ;
; -0.682 ; LCM[1]    ; LCM_com_data2[18][0]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.382      ; 5.720      ;
; -0.662 ; LCM[1]    ; LCM_com_data2[10][1]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.179      ; 5.537      ;
; -0.657 ; LCM[0]    ; LCM_com_data[5][2]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.037      ; 3.400      ;
; -0.655 ; LCM[0]    ; LCM_com_data2[8][2]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.172      ; 5.537      ;
; -0.628 ; LCM[0]    ; LCM_com_data2[10][0]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.161      ; 5.553      ;
; -0.618 ; LCM[2]    ; LCM_com_data[6][4]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.032      ; 3.434      ;
; -0.618 ; LCM[1]    ; LCM_com_data[5][2]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.037      ; 3.439      ;
; -0.614 ; LCM[2]    ; LCM_com_data[1][0]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.051      ; 3.457      ;
; -0.602 ; LCM[2]    ; LCM_com_data[9][7]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.031      ; 3.449      ;
; -0.601 ; LCM[0]    ; LCM_com_data2[18][2]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.186      ; 5.605      ;
; -0.599 ; LCM[0]    ; LCM_com_data2[8][0]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.163      ; 5.584      ;
; -0.595 ; LCM[1]    ; LCM_com_data2[9][3]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.161      ; 5.586      ;
; -0.582 ; LCM[1]    ; LCM_com_data[8][4]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.071      ; 3.509      ;
; -0.582 ; LCM[2]    ; LCM_com_data[10][2]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.050      ; 3.488      ;
; -0.580 ; LCM[0]    ; LCM_com_data2[9][3]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.161      ; 5.601      ;
; -0.572 ; LCM[2]    ; LCM_com_data[5][2]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.037      ; 3.485      ;
; -0.569 ; LCM[0]    ; LCM_com_data[8][2]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.878      ; 3.329      ;
; -0.540 ; LCM[0]    ; LCM_com_data[10][0]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.835      ; 3.315      ;
; -0.535 ; LCM[2]    ; LCM_com_data[16][7]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.065      ; 3.550      ;
; -0.534 ; LCM[0]    ; LCM_com_data[13][2]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.018      ; 3.504      ;
; -0.522 ; LCM[1]    ; LCM_com_data[9][7]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.031      ; 3.529      ;
; -0.516 ; LCM[1]    ; LCM_com_data[6][4]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.032      ; 3.536      ;
; -0.509 ; LCM[0]    ; LCM_com_data2[15][0]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.158      ; 5.669      ;
; -0.507 ; LCM[2]    ; LCM_com_data[4][3]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.065      ; 3.578      ;
; -0.503 ; LCM[0]    ; LCM_com_data[11][7]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.827      ; 3.344      ;
; -0.473 ; LCM[1]    ; LCM_com_data[16][7]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.065      ; 3.612      ;
; -0.464 ; LCM[1]    ; LCM_com_data[11][7]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.827      ; 3.383      ;
; -0.458 ; LCM[0]    ; LN~latch                  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.837      ; 3.399      ;
; -0.457 ; LCM[2]    ; LCMx[2]                   ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.817      ; 3.380      ;
; -0.457 ; LCM[0]    ; LCM_com_data[16][1]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.067      ; 3.630      ;
; -0.447 ; LCM[2]    ; LCM_com_data[13][2]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.018      ; 3.591      ;
; -0.445 ; LCM[1]    ; LCM_com_data2[15][0]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.158      ; 5.733      ;
; -0.445 ; LCM[1]    ; LCM_com_data[4][3]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.065      ; 3.640      ;
; -0.434 ; LCM[1]    ; LCMx[1]                   ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.829      ; 3.415      ;
; -0.427 ; LCM[1]    ; LCM_com_data[1][0]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.051      ; 3.644      ;
; -0.418 ; LCM[2]    ; LCM_com_data[11][7]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.827      ; 3.429      ;
; -0.413 ; LCM[0]    ; LCM_com_data[8][4]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.071      ; 3.678      ;
; -0.406 ; LCM[1]    ; LCM_com_data2[18][4]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 6.383      ; 5.997      ;
; -0.402 ; LCM[0]    ; LCM_com_data[12][2]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.827      ; 3.445      ;
; -0.395 ; LCM[1]    ; LCM_com_data[10][2]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.050      ; 3.675      ;
; -0.394 ; LCM[1]    ; LCM_com_data[16][6]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.041      ; 3.667      ;
; -0.373 ; LCM[0]    ; LCM_com_data[16][6]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.041      ; 3.688      ;
; -0.370 ; LCM[1]    ; LCM_com_data[13][3]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.042      ; 3.692      ;
+--------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'FD[7]'                                                                                                                           ;
+-------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.133 ; LCM_4bit_driver:LCMset|DBii[0]~latch ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.368      ; 0.733      ;
; 0.146 ; LCM_4bit_driver:LCMset|DBii[1]~latch ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.369      ; 0.747      ;
; 0.158 ; LCM_4bit_driver:LCMset|DBii[3]~latch ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.368      ; 0.758      ;
; 0.377 ; LCM_4bit_driver:LCMset|DBii[2]~latch ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.371      ; 0.980      ;
; 0.435 ; LCM_4bit_driver:LCMset|LCMok         ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.436 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.078      ; 0.746      ;
; 0.436 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.078      ; 0.746      ;
; 0.436 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.078      ; 0.746      ;
; 0.436 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.078      ; 0.746      ;
; 0.436 ; LCM_4bit_driver:LCMset|BF            ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.078      ; 0.746      ;
; 0.436 ; LCM_4bit_driver:LCMset|Eo            ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.078      ; 0.746      ;
; 0.486 ; DBi[2]                               ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.227      ; 0.945      ;
; 0.494 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.078      ; 0.804      ;
; 0.567 ; LCM_4bit_driver:LCMset|RSo~latch     ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.368      ; 1.167      ;
; 0.571 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.078      ; 0.881      ;
; 0.697 ; LCM_4bit_driver:LCMset|Timeout[8]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.008      ;
; 0.744 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.055      ;
; 0.745 ; LCM_4bit_driver:LCMset|Timeout[7]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.056      ;
; 0.748 ; LCM_4bit_driver:LCMset|Timeout[6]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.059      ;
; 0.748 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.059      ;
; 0.770 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.081      ;
; 0.829 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.078      ; 1.139      ;
; 0.829 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.078      ; 1.139      ;
; 0.841 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.078      ; 1.151      ;
; 0.884 ; DBi[3]                               ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.227      ; 1.343      ;
; 0.949 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.260      ;
; 0.957 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.268      ;
; 0.973 ; DBi[1]                               ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.229      ; 1.434      ;
; 0.980 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.291      ;
; 0.985 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.078      ; 1.295      ;
; 1.099 ; LCM_4bit_driver:LCMset|Timeout[7]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.410      ;
; 1.099 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.410      ;
; 1.109 ; LCM_4bit_driver:LCMset|Timeout[6]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.420      ;
; 1.109 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.420      ;
; 1.114 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.425      ;
; 1.118 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.429      ;
; 1.118 ; LCM_4bit_driver:LCMset|Timeout[6]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.429      ;
; 1.123 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.434      ;
; 1.204 ; RS                                   ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 0.000        ; 0.226      ; 1.662      ;
; 1.207 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.078      ; 1.517      ;
; 1.223 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.078      ; 1.533      ;
; 1.230 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.541      ;
; 1.239 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.550      ;
; 1.246 ; DBi[0]                               ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.226      ; 1.704      ;
; 1.249 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.560      ;
; 1.250 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.078      ; 1.560      ;
; 1.254 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.565      ;
; 1.258 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.569      ;
; 1.263 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.574      ;
; 1.285 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.078      ; 1.595      ;
; 1.296 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.078      ; 1.606      ;
; 1.304 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.615      ;
; 1.307 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.618      ;
; 1.312 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.623      ;
; 1.329 ; LCM_4bit_driver:LCMset|RWS           ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.078      ; 1.639      ;
; 1.338 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.078      ; 1.648      ;
; 1.354 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.665      ;
; 1.365 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.078      ; 1.675      ;
; 1.370 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.681      ;
; 1.373 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.078      ; 1.683      ;
; 1.379 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.690      ;
; 1.390 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.701      ;
; 1.392 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.703      ;
; 1.394 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.705      ;
; 1.403 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.714      ;
; 1.444 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.755      ;
; 1.447 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.758      ;
; 1.451 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.078      ; 1.761      ;
; 1.452 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.763      ;
; 1.485 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.078      ; 1.795      ;
; 1.494 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.805      ;
; 1.530 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.841      ;
; 1.534 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.845      ;
; 1.538 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.078      ; 1.848      ;
; 1.539 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.078      ; 1.849      ;
; 1.543 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.854      ;
; 1.584 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.895      ;
; 1.587 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.898      ;
; 1.634 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.945      ;
; 1.648 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 0.000        ; 0.078      ; 1.958      ;
; 1.670 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.981      ;
; 1.724 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.035      ;
; 1.745 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.081      ; 2.058      ;
; 1.766 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 0.000        ; 0.078      ; 2.076      ;
; 1.815 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.126      ;
; 1.865 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.081      ; 2.178      ;
; 1.889 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.200      ;
; 1.932 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.078      ; 2.242      ;
; 1.933 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.244      ;
; 1.940 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.077      ; 2.249      ;
; 2.004 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 0.000        ; 0.078      ; 2.314      ;
; 2.038 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.078      ; 2.348      ;
; 2.071 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.081      ; 2.384      ;
; 2.077 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.388      ;
; 2.099 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.080      ; 2.411      ;
; 2.099 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.080      ; 2.411      ;
; 2.099 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.080      ; 2.411      ;
; 2.099 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.080      ; 2.411      ;
; 2.099 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.080      ; 2.411      ;
; 2.099 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.080      ; 2.411      ;
+-------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'FD[4]'                                                                                                                 ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.435 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; MCP3202_Driver:U2|MCP3202Dis[1]   ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; MCP3202_Driver:U2|MCP3202_S       ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; MCP3202_Driver:U2|MCP3202_Di      ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.436 ; MCP3202_Driver:U2|MCP3202_tryN[1] ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 0.746      ;
; 0.448 ; MCP3202_Driver:U2|MCP3202_tryN[0] ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 0.758      ;
; 0.500 ; MCP3202_Driver:U2|MCP3202_tryN[0] ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 0.810      ;
; 0.508 ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 0.819      ;
; 0.683 ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 0.994      ;
; 0.694 ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.005      ;
; 0.695 ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.006      ;
; 0.751 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.062      ;
; 0.754 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.065      ;
; 0.788 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.099      ;
; 0.829 ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.140      ;
; 0.834 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.145      ;
; 0.849 ; MCP3202_Driver:U2|MCP3202_ADs[10] ; MCP3202_Driver:U2|MCP3202_ADs[11] ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.160      ;
; 0.852 ; MCP3202_Driver:U2|MCP3202_ADs[0]  ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.163      ;
; 0.906 ; MCP3202_Driver:U2|MCP3202_ADs[10] ; MCP3202_Driver:U2|MCP3202_AD1[10] ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.217      ;
; 0.921 ; MCP3202_Driver:U2|MCP3202_ADs[11] ; MCP3202_Driver:U2|MCP3202_AD1[11] ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.232      ;
; 0.968 ; MCP3202_Driver:U2|i[2]            ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.279      ;
; 0.994 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.305      ;
; 0.994 ; MCP3202_Driver:U2|MCP3202Dis[1]   ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.305      ;
; 1.009 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.320      ;
; 1.062 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.373      ;
; 1.067 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.378      ;
; 1.106 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.417      ;
; 1.107 ; MCP3202_Driver:U2|MCP3202_CLK     ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.418      ;
; 1.108 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.419      ;
; 1.120 ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.431      ;
; 1.126 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.437      ;
; 1.135 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.446      ;
; 1.136 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.447      ;
; 1.176 ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.487      ;
; 1.186 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.497      ;
; 1.230 ; MCP3202_Driver:U2|MCP3202_ADs[10] ; MCP3202_Driver:U2|MCP3202_AD0[10] ; FD[4]        ; FD[4]       ; 0.000        ; 0.077      ; 1.539      ;
; 1.239 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.550      ;
; 1.240 ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; MCP3202_Driver:U2|MCP3202_ADs[9]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.551      ;
; 1.248 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.559      ;
; 1.257 ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.076      ; 1.565      ;
; 1.257 ; MCP3202_Driver:U2|MCP3202_ADs[0]  ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.076      ; 1.565      ;
; 1.266 ; MCP3202_Driver:U2|MCP3202_CLK     ; MCP3202_Driver:U2|MCP3202_CLK     ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.577      ;
; 1.266 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.577      ;
; 1.275 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.586      ;
; 1.315 ; MCP3202_Driver:U2|i[2]            ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.626      ;
; 1.338 ; MCP3202_Driver:U2|i[2]            ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.649      ;
; 1.349 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.660      ;
; 1.349 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.660      ;
; 1.349 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.660      ;
; 1.349 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.660      ;
; 1.378 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|MCP3202_CLK     ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.689      ;
; 1.392 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.703      ;
; 1.404 ; MCP3202_Driver:U2|MCP3202_ADs[9]  ; MCP3202_Driver:U2|MCP3202_ADs[10] ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.715      ;
; 1.441 ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.077      ; 1.750      ;
; 1.458 ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.768      ;
; 1.459 ; MCP3202_Driver:U2|MCP3202_ADs[9]  ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.770      ;
; 1.460 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.771      ;
; 1.467 ; MCP3202_Driver:U2|MCP3202_ADs[0]  ; MCP3202_Driver:U2|MCP3202_AD0[0]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.077      ; 1.776      ;
; 1.469 ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.077      ; 1.778      ;
; 1.481 ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.076      ; 1.789      ;
; 1.485 ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.077      ; 1.794      ;
; 1.488 ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.077      ; 1.797      ;
; 1.492 ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.076      ; 1.800      ;
; 1.493 ; MCP3202_Driver:U2|MCP3202_ADs[11] ; MCP3202_Driver:U2|MCP3202_AD0[11] ; FD[4]        ; FD[4]       ; 0.000        ; 0.077      ; 1.802      ;
; 1.500 ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.076      ; 1.808      ;
; 1.501 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.812      ;
; 1.504 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.815      ;
; 1.507 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.818      ;
; 1.531 ; MCP3202_Driver:U2|MCP3202_ADs[9]  ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.077      ; 1.840      ;
; 1.534 ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.077      ; 1.843      ;
; 1.538 ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.077      ; 1.847      ;
; 1.583 ; MCP3202_Driver:U2|i[2]            ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.894      ;
; 1.606 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.917      ;
; 1.612 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.923      ;
; 1.641 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.952      ;
; 1.717 ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.076      ; 2.025      ;
; 1.723 ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.034      ;
; 1.753 ; MCP3202_Driver:U2|MCP3202_tryN[1] ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.107      ; 2.092      ;
; 1.767 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.078      ;
; 1.771 ; MCP3202_Driver:U2|i[2]            ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.082      ;
; 1.777 ; MCP3202_Driver:U2|i[2]            ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.088      ;
; 1.778 ; MCP3202_Driver:U2|MCP3202Dis[1]   ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.089      ;
; 1.800 ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.076      ; 2.108      ;
; 1.846 ; MCP3202_Driver:U2|MCP3202_CLK     ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.157      ;
; 1.847 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.158      ;
; 1.850 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.161      ;
; 1.866 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.177      ;
; 1.870 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.181      ;
; 1.870 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.181      ;
; 1.870 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.181      ;
; 1.870 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.181      ;
; 1.870 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.181      ;
; 1.882 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.193      ;
; 1.907 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.218      ;
; 1.973 ; MCP3202_Driver:U2|MCP3202_tryN[0] ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.107      ; 2.312      ;
; 1.987 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.298      ;
; 2.010 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.321      ;
; 2.022 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.333      ;
; 2.024 ; MCP3202_Driver:U2|i[2]            ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.335      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'FD[17]'                                                                                       ;
+-------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; 0.436 ; MCP3202_RESET                ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 0.000        ; 0.078      ; 0.746      ;
; 0.436 ; S1S[1]                       ; S1S[1]        ; FD[17]       ; FD[17]      ; 0.000        ; 0.078      ; 0.746      ;
; 0.436 ; S1S[2]                       ; S1S[2]        ; FD[17]       ; FD[17]      ; 0.000        ; 0.078      ; 0.746      ;
; 0.436 ; S1S[0]                       ; S1S[0]        ; FD[17]       ; FD[17]      ; 0.000        ; 0.078      ; 0.746      ;
; 0.476 ; S1S[0]                       ; S1S[1]        ; FD[17]       ; FD[17]      ; 0.000        ; 0.078      ; 0.786      ;
; 0.493 ; S1S[0]                       ; S1S[2]        ; FD[17]       ; FD[17]      ; 0.000        ; 0.078      ; 0.803      ;
; 0.577 ; MCP3202_Driver:U2|MCP3202_ok ; MCP3202_RESET ; FD[4]        ; FD[17]      ; 0.000        ; 0.364      ; 1.173      ;
; 0.723 ; S1S[2]                       ; S1S[0]        ; FD[17]       ; FD[17]      ; 0.000        ; 0.078      ; 1.033      ;
; 0.733 ; S1S[1]                       ; S1S[2]        ; FD[17]       ; FD[17]      ; 0.000        ; 0.078      ; 1.043      ;
; 0.748 ; times[10]                    ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.059      ;
; 0.749 ; S1S[2]                       ; S1S[1]        ; FD[17]       ; FD[17]      ; 0.000        ; 0.078      ; 1.059      ;
; 0.941 ; times[4]                     ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.252      ;
; 0.943 ; times[2]                     ; times[2]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.254      ;
; 0.945 ; times[6]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.256      ;
; 0.950 ; times[3]                     ; times[3]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.261      ;
; 0.951 ; times[5]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.262      ;
; 0.954 ; times[7]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.265      ;
; 0.955 ; times[1]                     ; times[1]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.266      ;
; 0.957 ; times[9]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.268      ;
; 0.967 ; times[8]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.278      ;
; 1.021 ; times[0]                     ; times[0]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.332      ;
; 1.277 ; times[2]                     ; times[3]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.588      ;
; 1.281 ; times[6]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.592      ;
; 1.291 ; times[4]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.602      ;
; 1.307 ; times[7]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.618      ;
; 1.308 ; times[3]                     ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.619      ;
; 1.308 ; times[5]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.619      ;
; 1.310 ; times[9]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.621      ;
; 1.312 ; times[1]                     ; times[2]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.623      ;
; 1.313 ; times[4]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.624      ;
; 1.315 ; times[2]                     ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.626      ;
; 1.317 ; times[8]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.628      ;
; 1.317 ; times[6]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.628      ;
; 1.330 ; times[0]                     ; times[1]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.641      ;
; 1.339 ; times[8]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.650      ;
; 1.377 ; times[0]                     ; times[2]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.688      ;
; 1.380 ; times[7]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.691      ;
; 1.386 ; times[3]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.697      ;
; 1.387 ; times[5]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.698      ;
; 1.391 ; times[1]                     ; times[3]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.702      ;
; 1.417 ; times[2]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.728      ;
; 1.421 ; times[6]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.732      ;
; 1.431 ; times[4]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.742      ;
; 1.433 ; times[10]                    ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.072      ; 1.737      ;
; 1.447 ; times[7]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.758      ;
; 1.448 ; times[3]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.759      ;
; 1.448 ; times[5]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.759      ;
; 1.452 ; times[1]                     ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.763      ;
; 1.453 ; times[4]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.764      ;
; 1.455 ; times[2]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.766      ;
; 1.457 ; times[6]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.768      ;
; 1.470 ; times[0]                     ; times[3]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.781      ;
; 1.517 ; times[0]                     ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.828      ;
; 1.526 ; times[3]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.837      ;
; 1.527 ; times[5]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.838      ;
; 1.531 ; times[1]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.842      ;
; 1.557 ; times[2]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.868      ;
; 1.571 ; times[4]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.882      ;
; 1.588 ; times[3]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.899      ;
; 1.588 ; times[5]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.899      ;
; 1.592 ; times[1]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.903      ;
; 1.593 ; times[4]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.904      ;
; 1.595 ; times[2]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.906      ;
; 1.610 ; times[0]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.921      ;
; 1.657 ; times[0]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.968      ;
; 1.666 ; times[3]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.977      ;
; 1.671 ; times[1]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 1.982      ;
; 1.697 ; times[2]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 2.008      ;
; 1.715 ; LCMPok                       ; LCMP_RESET    ; FD[0]        ; FD[17]      ; 0.000        ; 0.433      ; 2.380      ;
; 1.728 ; times[3]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 2.039      ;
; 1.732 ; times[1]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 2.043      ;
; 1.735 ; times[2]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 2.046      ;
; 1.750 ; times[0]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 2.061      ;
; 1.757 ; times[6]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.072      ; 2.061      ;
; 1.761 ; times[8]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.072      ; 2.065      ;
; 1.765 ; times[9]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.072      ; 2.069      ;
; 1.797 ; times[0]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 2.108      ;
; 1.807 ; MCP3202_Driver:U2|MCP3202_ok ; LCMP_RESET    ; FD[4]        ; FD[17]      ; 0.000        ; 0.361      ; 2.400      ;
; 1.811 ; times[1]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 2.122      ;
; 1.818 ; times[0]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.072      ; 2.122      ;
; 1.872 ; times[1]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 2.183      ;
; 1.890 ; times[0]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 2.201      ;
; 1.916 ; LCMPok                       ; MCP3202_RESET ; FD[0]        ; FD[17]      ; 0.000        ; 0.436      ; 2.584      ;
; 1.933 ; times[4]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.072      ; 2.237      ;
; 1.937 ; times[0]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 2.248      ;
; 1.993 ; times[2]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.072      ; 2.297      ;
; 2.102 ; times[7]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.072      ; 2.406      ;
; 2.113 ; times[5]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.072      ; 2.417      ;
; 2.162 ; times[1]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.072      ; 2.466      ;
; 2.172 ; times[3]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.072      ; 2.476      ;
; 2.176 ; MCP3202_RESET                ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.075      ; 2.483      ;
; 2.280 ; MCP3202_RESET                ; times[3]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.082      ; 2.594      ;
; 2.280 ; MCP3202_RESET                ; times[1]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.082      ; 2.594      ;
; 2.280 ; MCP3202_RESET                ; times[2]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.082      ; 2.594      ;
; 2.280 ; MCP3202_RESET                ; times[0]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.082      ; 2.594      ;
; 2.280 ; MCP3202_RESET                ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.082      ; 2.594      ;
; 2.280 ; MCP3202_RESET                ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.082      ; 2.594      ;
; 2.280 ; MCP3202_RESET                ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.082      ; 2.594      ;
; 2.280 ; MCP3202_RESET                ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.082      ; 2.594      ;
; 2.280 ; MCP3202_RESET                ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.082      ; 2.594      ;
+-------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'FD[18]'                                                                ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; 0.437 ; LCM_DM[1] ; LCM_DM[1] ; FD[18]       ; FD[18]      ; 0.000        ; 0.077      ; 0.746      ;
; 0.449 ; LCM_DM[0] ; LCM_DM[0] ; FD[18]       ; FD[18]      ; 0.000        ; 0.077      ; 0.758      ;
; 0.702 ; LCM_DM[0] ; LCM_DM[1] ; FD[18]       ; FD[18]      ; 0.000        ; 0.077      ; 1.011      ;
; 1.046 ; S1S[1]    ; LCM_DM[0] ; FD[17]       ; FD[18]      ; 0.000        ; 0.186      ; 1.464      ;
; 1.046 ; S1S[1]    ; LCM_DM[1] ; FD[17]       ; FD[18]      ; 0.000        ; 0.186      ; 1.464      ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'LCM_RESET'                                                                                        ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.705 ; DBi[5]    ; LCM_4bit_driver:LCMset|DBii[1]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; 0.013      ; 0.738      ;
; 0.712 ; DBi[7]    ; LCM_4bit_driver:LCMset|DBii[3]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; 0.014      ; 0.746      ;
; 0.721 ; RS        ; LCM_4bit_driver:LCMset|RSo~latch     ; FD[0]        ; LCM_RESET   ; 0.000        ; 0.013      ; 0.754      ;
; 0.729 ; DBi[4]    ; LCM_4bit_driver:LCMset|DBii[0]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; 0.013      ; 0.762      ;
; 0.731 ; DBi[6]    ; LCM_4bit_driver:LCMset|DBii[2]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; 0.009      ; 0.760      ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'FD[0]'                                                                                  ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -5.217 ; LCMx[2]   ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.912     ; 5.306      ;
; -5.217 ; LCMx[2]   ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.912     ; 5.306      ;
; -5.217 ; LCMx[2]   ; LCM_com_data[4][6]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.912     ; 5.306      ;
; -5.217 ; LCMx[2]   ; LCM_com_data[16][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.912     ; 5.306      ;
; -5.217 ; LCMx[2]   ; LCM_com_data[15][0]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.912     ; 5.306      ;
; -5.216 ; LCMx[2]   ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.913     ; 5.304      ;
; -5.216 ; LCMx[2]   ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.913     ; 5.304      ;
; -5.216 ; LCMx[2]   ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.913     ; 5.304      ;
; -5.216 ; LCMx[2]   ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.913     ; 5.304      ;
; -5.216 ; LCMx[2]   ; LCM_com_data[5][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.913     ; 5.304      ;
; -5.210 ; LCMx[2]   ; LCM_com_data[16][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.912     ; 5.299      ;
; -5.210 ; LCMx[2]   ; LCM_com_data[14][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.910     ; 5.301      ;
; -5.210 ; LCMx[2]   ; LCM_com_data[8][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.912     ; 5.299      ;
; -5.210 ; LCMx[2]   ; LCM_com_data[19][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.910     ; 5.301      ;
; -5.210 ; LCMx[2]   ; LCM_com_data[17][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.910     ; 5.301      ;
; -5.210 ; LCMx[2]   ; LCM_com_data[9][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.912     ; 5.299      ;
; -5.210 ; LCMx[2]   ; LCM_com_data[7][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.910     ; 5.301      ;
; -5.210 ; LCMx[2]   ; LCM_com_data[8][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.912     ; 5.299      ;
; -5.209 ; LCMx[2]   ; LCM_com_data[16][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.910     ; 5.300      ;
; -5.209 ; LCMx[2]   ; LCM_com_data[12][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.911     ; 5.299      ;
; -5.209 ; LCMx[2]   ; LCM_com_data[9][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.911     ; 5.299      ;
; -5.209 ; LCMx[2]   ; LCM_com_data[10][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.910     ; 5.300      ;
; -5.209 ; LCMx[2]   ; LCM_com_data[6][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.910     ; 5.300      ;
; -5.209 ; LCMx[2]   ; LCM_com_data[16][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.910     ; 5.300      ;
; -5.209 ; LCMx[2]   ; LCM_com_data[8][3]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.911     ; 5.299      ;
; -5.209 ; LCMx[2]   ; LCM_com_data[13][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.911     ; 5.299      ;
; -5.209 ; LCMx[2]   ; LCM_com_data[9][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.911     ; 5.299      ;
; -5.208 ; LCMx[2]   ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.906     ; 5.303      ;
; -5.208 ; LCMx[2]   ; LCM_com_data[10][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.906     ; 5.303      ;
; -5.207 ; LCMx[2]   ; LCM_RESET                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.909     ; 5.299      ;
; -5.207 ; LCMx[2]   ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.908     ; 5.300      ;
; -5.207 ; LCMx[2]   ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.908     ; 5.300      ;
; -5.207 ; LCMx[2]   ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.909     ; 5.299      ;
; -5.207 ; LCMx[2]   ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.908     ; 5.300      ;
; -5.207 ; LCMx[2]   ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.908     ; 5.300      ;
; -5.207 ; LCMx[2]   ; LCM_com_data[20][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.917     ; 5.291      ;
; -5.207 ; LCMx[2]   ; LCM_com_data[20][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.917     ; 5.291      ;
; -5.207 ; LCMx[2]   ; LCM_com_data[9][7]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.911     ; 5.297      ;
; -5.207 ; LCMx[2]   ; LCM_com_data[16][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.918     ; 5.290      ;
; -5.207 ; LCMx[2]   ; LCM_com_data[7][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.911     ; 5.297      ;
; -5.207 ; LCMx[2]   ; LCM_com_data[6][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.911     ; 5.297      ;
; -5.207 ; LCMx[2]   ; LCM_com_data[13][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.911     ; 5.297      ;
; -5.207 ; LCMx[2]   ; LCM_com_data[20][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.918     ; 5.290      ;
; -5.207 ; LCMx[2]   ; LCM_com_data[8][1]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.910     ; 5.298      ;
; -5.207 ; LCMx[2]   ; LCM_com_data[10][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.918     ; 5.290      ;
; -5.207 ; LCMx[2]   ; LCM_com_data[10][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.910     ; 5.298      ;
; -5.207 ; LCMx[2]   ; LCM_com_data[19][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.909     ; 5.299      ;
; -5.207 ; LCMx[2]   ; LCM_com_data[16][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.911     ; 5.297      ;
; -5.207 ; LCMx[2]   ; LCM_com_data[13][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.910     ; 5.298      ;
; -5.207 ; LCMx[2]   ; LCM_com_data[12][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.910     ; 5.298      ;
; -5.207 ; LCMx[2]   ; LCM_com_data[13][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.918     ; 5.290      ;
; -5.206 ; LCMx[2]   ; LCM_com_data[11][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.907     ; 5.300      ;
; -5.206 ; LCMx[2]   ; LCM_com_data[12][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.910     ; 5.297      ;
; -5.206 ; LCMx[2]   ; LCM_com_data[15][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.910     ; 5.297      ;
; -5.206 ; LCMx[2]   ; LCM_com_data[5][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.910     ; 5.297      ;
; -5.206 ; LCMx[2]   ; LCM_com_data[18][4]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.912     ; 5.295      ;
; -5.206 ; LCMx[2]   ; LCM_com_data[5][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.912     ; 5.295      ;
; -5.206 ; LCMx[2]   ; LCM_com_data[7][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.912     ; 5.295      ;
; -5.206 ; LCMx[2]   ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.911     ; 5.296      ;
; -5.206 ; LCMx[2]   ; LCM_com_data[19][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.907     ; 5.300      ;
; -5.206 ; LCMx[2]   ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.911     ; 5.296      ;
; -5.206 ; LCMx[2]   ; LCM_com_data[20][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.907     ; 5.300      ;
; -5.206 ; LCMx[2]   ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.907     ; 5.300      ;
; -5.206 ; LCMx[2]   ; LCM_com_data[9][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.910     ; 5.297      ;
; -5.206 ; LCMx[2]   ; LCM_com_data[7][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.912     ; 5.295      ;
; -5.206 ; LCMx[2]   ; LCM_com_data[4][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.910     ; 5.297      ;
; -5.206 ; LCMx[2]   ; LCM_com_data[9][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.910     ; 5.297      ;
; -5.206 ; LCMx[2]   ; LCM_com_data[8][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.910     ; 5.297      ;
; -5.204 ; LCMx[2]   ; LCM_com_data[19][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.911     ; 5.294      ;
; -5.156 ; LCMx[1]   ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.924     ; 5.233      ;
; -5.156 ; LCMx[1]   ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.924     ; 5.233      ;
; -5.156 ; LCMx[1]   ; LCM_com_data[4][6]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.924     ; 5.233      ;
; -5.156 ; LCMx[1]   ; LCM_com_data[16][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.924     ; 5.233      ;
; -5.156 ; LCMx[1]   ; LCM_com_data[15][0]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.924     ; 5.233      ;
; -5.155 ; LCMx[1]   ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.925     ; 5.231      ;
; -5.155 ; LCMx[1]   ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.925     ; 5.231      ;
; -5.155 ; LCMx[1]   ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.925     ; 5.231      ;
; -5.155 ; LCMx[1]   ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.925     ; 5.231      ;
; -5.155 ; LCMx[1]   ; LCM_com_data[5][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.925     ; 5.231      ;
; -5.149 ; LCMx[1]   ; LCM_com_data[16][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.924     ; 5.226      ;
; -5.149 ; LCMx[1]   ; LCM_com_data[14][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.922     ; 5.228      ;
; -5.149 ; LCMx[1]   ; LCM_com_data[8][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.924     ; 5.226      ;
; -5.149 ; LCMx[1]   ; LCM_com_data[19][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.922     ; 5.228      ;
; -5.149 ; LCMx[1]   ; LCM_com_data[17][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.922     ; 5.228      ;
; -5.149 ; LCMx[1]   ; LCM_com_data[9][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.924     ; 5.226      ;
; -5.149 ; LCMx[1]   ; LCM_com_data[7][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.922     ; 5.228      ;
; -5.149 ; LCMx[1]   ; LCM_com_data[8][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.924     ; 5.226      ;
; -5.148 ; LCMx[1]   ; LCM_com_data[16][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.922     ; 5.227      ;
; -5.148 ; LCMx[1]   ; LCM_com_data[12][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.923     ; 5.226      ;
; -5.148 ; LCMx[1]   ; LCM_com_data[9][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.923     ; 5.226      ;
; -5.148 ; LCMx[1]   ; LCM_com_data[10][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.922     ; 5.227      ;
; -5.148 ; LCMx[1]   ; LCM_com_data[6][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.922     ; 5.227      ;
; -5.148 ; LCMx[1]   ; LCM_com_data[16][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.922     ; 5.227      ;
; -5.148 ; LCMx[1]   ; LCM_com_data[8][3]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.923     ; 5.226      ;
; -5.148 ; LCMx[1]   ; LCM_com_data[13][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.923     ; 5.226      ;
; -5.148 ; LCMx[1]   ; LCM_com_data[9][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.923     ; 5.226      ;
; -5.147 ; LCMx[1]   ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.918     ; 5.230      ;
; -5.147 ; LCMx[1]   ; LCM_com_data[10][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.918     ; 5.230      ;
; -5.146 ; LCMx[1]   ; LCM_RESET                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.921     ; 5.226      ;
; -5.146 ; LCMx[1]   ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.920     ; 5.227      ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'FD[4]'                                                                                          ;
+--------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.844 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[17]       ; FD[4]       ; 1.000        ; -0.375     ; 2.470      ;
; -1.844 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[17]       ; FD[4]       ; 1.000        ; -0.375     ; 2.470      ;
; -1.016 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_CS      ; FD[17]       ; FD[4]       ; 1.000        ; -0.364     ; 1.653      ;
; -1.016 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_ok      ; FD[17]       ; FD[4]       ; 1.000        ; -0.364     ; 1.653      ;
; -1.016 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[17]       ; FD[4]       ; 1.000        ; -0.364     ; 1.653      ;
; -1.016 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_S       ; FD[17]       ; FD[4]       ; 1.000        ; -0.364     ; 1.653      ;
+--------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'FD[7]'                                                                                            ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.412 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.887      ; 4.237      ;
; 0.412 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.886      ; 4.236      ;
; 0.412 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.886      ; 4.236      ;
; 0.412 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.886      ; 4.236      ;
; 0.412 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.886      ; 4.236      ;
; 0.412 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.886      ; 4.236      ;
; 0.412 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.886      ; 4.236      ;
; 0.412 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.886      ; 4.236      ;
; 0.412 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.886      ; 4.236      ;
; 0.412 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.886      ; 4.236      ;
; 0.412 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.885      ; 4.235      ;
; 0.412 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.885      ; 4.235      ;
; 0.413 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.885      ; 4.234      ;
; 0.413 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.885      ; 4.234      ;
; 0.413 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.885      ; 4.234      ;
; 0.413 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.885      ; 4.234      ;
; 0.413 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.885      ; 4.234      ;
; 0.413 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.885      ; 4.234      ;
; 0.413 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.885      ; 4.234      ;
; 0.413 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.887      ; 4.236      ;
; 0.413 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.885      ; 4.234      ;
; 0.413 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.885      ; 4.234      ;
; 0.819 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.887      ; 4.330      ;
; 0.820 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.885      ; 4.327      ;
; 0.820 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.885      ; 4.327      ;
; 0.820 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.885      ; 4.327      ;
; 0.820 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.885      ; 4.327      ;
; 0.820 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.885      ; 4.327      ;
; 0.820 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.886      ; 4.328      ;
; 0.820 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.886      ; 4.328      ;
; 0.820 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.886      ; 4.328      ;
; 0.820 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.886      ; 4.328      ;
; 0.820 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.886      ; 4.328      ;
; 0.820 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.885      ; 4.327      ;
; 0.820 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.886      ; 4.328      ;
; 0.820 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.886      ; 4.328      ;
; 0.820 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.886      ; 4.328      ;
; 0.820 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.886      ; 4.328      ;
; 0.820 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.885      ; 4.327      ;
; 0.820 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.885      ; 4.327      ;
; 0.820 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.885      ; 4.327      ;
; 0.820 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.885      ; 4.327      ;
; 0.821 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.887      ; 4.328      ;
; 0.821 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.885      ; 4.326      ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'FD[7]'                                                                                              ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.453 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.072      ; 4.112      ;
; -0.452 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.071      ; 4.112      ;
; -0.452 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.071      ; 4.112      ;
; -0.452 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.071      ; 4.112      ;
; -0.452 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.071      ; 4.112      ;
; -0.452 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.071      ; 4.112      ;
; -0.452 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.071      ; 4.112      ;
; -0.452 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.071      ; 4.112      ;
; -0.452 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.071      ; 4.112      ;
; -0.452 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.071      ; 4.112      ;
; -0.452 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.070      ; 4.111      ;
; -0.452 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.070      ; 4.111      ;
; -0.452 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.070      ; 4.111      ;
; -0.452 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.070      ; 4.111      ;
; -0.451 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.072      ; 4.114      ;
; -0.451 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.069      ; 4.111      ;
; -0.451 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.069      ; 4.111      ;
; -0.451 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.069      ; 4.111      ;
; -0.451 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.069      ; 4.111      ;
; -0.451 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.069      ; 4.111      ;
; -0.451 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.069      ; 4.111      ;
; -0.451 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.069      ; 4.111      ;
; -0.038 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.070      ; 4.025      ;
; -0.038 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.072      ; 4.027      ;
; -0.038 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.070      ; 4.025      ;
; -0.037 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.069      ; 4.025      ;
; -0.037 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.069      ; 4.025      ;
; -0.037 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.069      ; 4.025      ;
; -0.037 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.069      ; 4.025      ;
; -0.037 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.069      ; 4.025      ;
; -0.037 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.071      ; 4.027      ;
; -0.037 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.071      ; 4.027      ;
; -0.037 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.071      ; 4.027      ;
; -0.037 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.071      ; 4.027      ;
; -0.037 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.071      ; 4.027      ;
; -0.037 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.069      ; 4.025      ;
; -0.037 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.071      ; 4.027      ;
; -0.037 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.071      ; 4.027      ;
; -0.037 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.071      ; 4.027      ;
; -0.037 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.071      ; 4.027      ;
; -0.037 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.070      ; 4.026      ;
; -0.037 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.070      ; 4.026      ;
; -0.037 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.069      ; 4.025      ;
; -0.036 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.072      ; 4.029      ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'FD[0]'                                                                                   ;
+-------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.591 ; LCMP_RESET ; LCM_com_data[11][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.031      ; 5.115      ;
; 0.591 ; LCMP_RESET ; LCM_com_data[19][3]           ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.027      ; 5.111      ;
; 0.591 ; LCMP_RESET ; LCM_com_data[19][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.031      ; 5.115      ;
; 0.591 ; LCMP_RESET ; LCM_com_data[20][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.031      ; 5.115      ;
; 0.591 ; LCMP_RESET ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.031      ; 5.115      ;
; 0.592 ; LCMP_RESET ; LCM_RESET                     ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.029      ; 5.114      ;
; 0.592 ; LCMP_RESET ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.029      ; 5.114      ;
; 0.592 ; LCMP_RESET ; LCM_com_data[12][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.028      ; 5.113      ;
; 0.592 ; LCMP_RESET ; LCM_com_data[9][7]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.027      ; 5.112      ;
; 0.592 ; LCMP_RESET ; LCM_com_data[15][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.028      ; 5.113      ;
; 0.592 ; LCMP_RESET ; LCM_com_data[5][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.028      ; 5.113      ;
; 0.592 ; LCMP_RESET ; LCM_com_data[18][4]           ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.026      ; 5.111      ;
; 0.592 ; LCMP_RESET ; LCM_com_data[7][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.027      ; 5.112      ;
; 0.592 ; LCMP_RESET ; LCM_com_data[6][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.027      ; 5.112      ;
; 0.592 ; LCMP_RESET ; LCM_com_data[13][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.027      ; 5.112      ;
; 0.592 ; LCMP_RESET ; LCM_com_data[8][1]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.028      ; 5.113      ;
; 0.592 ; LCMP_RESET ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.032      ; 5.117      ;
; 0.592 ; LCMP_RESET ; LCM_com_data[5][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.026      ; 5.111      ;
; 0.592 ; LCMP_RESET ; LCM_com_data[10][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.028      ; 5.113      ;
; 0.592 ; LCMP_RESET ; LCM_com_data[7][2]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.026      ; 5.111      ;
; 0.592 ; LCMP_RESET ; LCM_com_data[19][2]           ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.029      ; 5.114      ;
; 0.592 ; LCMP_RESET ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.026      ; 5.111      ;
; 0.592 ; LCMP_RESET ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.026      ; 5.111      ;
; 0.592 ; LCMP_RESET ; LCM_com_data[16][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.027      ; 5.112      ;
; 0.592 ; LCMP_RESET ; LCM_com_data[9][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.028      ; 5.113      ;
; 0.592 ; LCMP_RESET ; LCM_com_data[13][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.028      ; 5.113      ;
; 0.592 ; LCMP_RESET ; LCM_com_data[12][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.028      ; 5.113      ;
; 0.592 ; LCMP_RESET ; LCM_com_data[7][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.026      ; 5.111      ;
; 0.592 ; LCMP_RESET ; LCM_com_data[4][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.028      ; 5.113      ;
; 0.592 ; LCMP_RESET ; LCM_com_data[10][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.032      ; 5.117      ;
; 0.592 ; LCMP_RESET ; LCM_com_data[9][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.028      ; 5.113      ;
; 0.592 ; LCMP_RESET ; LCM_com_data[8][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.028      ; 5.113      ;
; 0.593 ; LCMP_RESET ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.029      ; 5.115      ;
; 0.593 ; LCMP_RESET ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.029      ; 5.115      ;
; 0.593 ; LCMP_RESET ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.029      ; 5.115      ;
; 0.593 ; LCMP_RESET ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.029      ; 5.115      ;
; 0.593 ; LCMP_RESET ; LCM_com_data[20][3]           ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.020      ; 5.106      ;
; 0.593 ; LCMP_RESET ; LCM_com_data[20][2]           ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.020      ; 5.106      ;
; 0.593 ; LCMP_RESET ; LCM_com_data[16][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.020      ; 5.106      ;
; 0.593 ; LCMP_RESET ; LCM_com_data[20][1]           ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.020      ; 5.106      ;
; 0.593 ; LCMP_RESET ; LCM_com_data[10][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.020      ; 5.106      ;
; 0.593 ; LCMP_RESET ; LCM_com_data[13][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.020      ; 5.106      ;
; 0.596 ; LCMP_RESET ; LCM_com_data[16][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.026      ; 5.115      ;
; 0.596 ; LCMP_RESET ; LCM_com_data[16][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.028      ; 5.117      ;
; 0.596 ; LCMP_RESET ; LCM_com_data[14][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.028      ; 5.117      ;
; 0.596 ; LCMP_RESET ; LCM_com_data[12][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.026      ; 5.115      ;
; 0.596 ; LCMP_RESET ; LCM_com_data[8][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.026      ; 5.115      ;
; 0.596 ; LCMP_RESET ; LCM_com_data[19][1]           ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.028      ; 5.117      ;
; 0.596 ; LCMP_RESET ; LCM_com_data[17][1]           ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.028      ; 5.117      ;
; 0.596 ; LCMP_RESET ; LCM_com_data[9][2]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.026      ; 5.115      ;
; 0.596 ; LCMP_RESET ; LCM_com_data[10][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.028      ; 5.117      ;
; 0.596 ; LCMP_RESET ; LCM_com_data[6][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.028      ; 5.117      ;
; 0.596 ; LCMP_RESET ; LCM_com_data[9][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.026      ; 5.115      ;
; 0.596 ; LCMP_RESET ; LCM_com_data[16][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.028      ; 5.117      ;
; 0.596 ; LCMP_RESET ; LCM_com_data[7][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.028      ; 5.117      ;
; 0.596 ; LCMP_RESET ; LCM_com_data[8][3]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.026      ; 5.115      ;
; 0.596 ; LCMP_RESET ; LCM_com_data[13][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.026      ; 5.115      ;
; 0.596 ; LCMP_RESET ; LCM_com_data[8][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.026      ; 5.115      ;
; 0.596 ; LCMP_RESET ; LCM_com_data[9][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.026      ; 5.115      ;
; 0.607 ; LCMP_RESET ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.026      ; 5.126      ;
; 0.607 ; LCMP_RESET ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.026      ; 5.126      ;
; 0.607 ; LCMP_RESET ; LCM_com_data[4][6]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.026      ; 5.126      ;
; 0.607 ; LCMP_RESET ; LCM_com_data[16][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.026      ; 5.126      ;
; 0.607 ; LCMP_RESET ; LCM_com_data[15][0]           ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.026      ; 5.126      ;
; 0.608 ; LCMP_RESET ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.024      ; 5.125      ;
; 0.608 ; LCMP_RESET ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.024      ; 5.125      ;
; 0.608 ; LCMP_RESET ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.024      ; 5.125      ;
; 0.608 ; LCMP_RESET ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.024      ; 5.125      ;
; 0.608 ; LCMP_RESET ; LCM_com_data[5][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.024      ; 5.125      ;
; 1.124 ; LCMP_RESET ; LCM_com_data[19][3]           ; LCMP_RESET   ; FD[0]       ; -0.500       ; 4.027      ; 5.144      ;
; 1.125 ; LCMP_RESET ; LCM_com_data[11][7]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 4.031      ; 5.149      ;
; 1.125 ; LCMP_RESET ; LCM_com_data[5][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; -0.500       ; 4.028      ; 5.146      ;
; 1.125 ; LCMP_RESET ; LCM_com_data[18][4]           ; LCMP_RESET   ; FD[0]       ; -0.500       ; 4.026      ; 5.144      ;
; 1.125 ; LCMP_RESET ; LCM_com_data[5][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; -0.500       ; 4.026      ; 5.144      ;
; 1.125 ; LCMP_RESET ; LCM_com_data[7][2]            ; LCMP_RESET   ; FD[0]       ; -0.500       ; 4.026      ; 5.144      ;
; 1.125 ; LCMP_RESET ; LCM_com_data[19][0]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 4.031      ; 5.149      ;
; 1.125 ; LCMP_RESET ; LCM_com_data[20][0]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 4.031      ; 5.149      ;
; 1.125 ; LCMP_RESET ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 4.031      ; 5.149      ;
; 1.125 ; LCMP_RESET ; LCM_com_data[7][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; -0.500       ; 4.026      ; 5.144      ;
; 1.125 ; LCMP_RESET ; LCM_com_data[4][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; -0.500       ; 4.028      ; 5.146      ;
; 1.126 ; LCMP_RESET ; LCM_com_data[12][4]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 4.028      ; 5.147      ;
; 1.126 ; LCMP_RESET ; LCM_com_data[15][6]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 4.028      ; 5.147      ;
; 1.126 ; LCMP_RESET ; LCM_com_data[8][1]            ; LCMP_RESET   ; FD[0]       ; -0.500       ; 4.028      ; 5.147      ;
; 1.126 ; LCMP_RESET ; LCM_com_data[10][2]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 4.028      ; 5.147      ;
; 1.126 ; LCMP_RESET ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 4.026      ; 5.145      ;
; 1.126 ; LCMP_RESET ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 4.026      ; 5.145      ;
; 1.126 ; LCMP_RESET ; LCM_com_data[9][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; -0.500       ; 4.028      ; 5.147      ;
; 1.126 ; LCMP_RESET ; LCM_com_data[13][1]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 4.028      ; 5.147      ;
; 1.126 ; LCMP_RESET ; LCM_com_data[12][1]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 4.028      ; 5.147      ;
; 1.126 ; LCMP_RESET ; LCM_com_data[9][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; -0.500       ; 4.028      ; 5.147      ;
; 1.126 ; LCMP_RESET ; LCM_com_data[8][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; -0.500       ; 4.028      ; 5.147      ;
; 1.127 ; LCMP_RESET ; LCM_RESET                     ; LCMP_RESET   ; FD[0]       ; -0.500       ; 4.029      ; 5.149      ;
; 1.127 ; LCMP_RESET ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; -0.500       ; 4.029      ; 5.149      ;
; 1.127 ; LCMP_RESET ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; -0.500       ; 4.029      ; 5.149      ;
; 1.127 ; LCMP_RESET ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; -0.500       ; 4.029      ; 5.149      ;
; 1.127 ; LCMP_RESET ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; -0.500       ; 4.029      ; 5.149      ;
; 1.127 ; LCMP_RESET ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; -0.500       ; 4.029      ; 5.149      ;
; 1.127 ; LCMP_RESET ; LCM_com_data[9][7]~_emulated  ; LCMP_RESET   ; FD[0]       ; -0.500       ; 4.027      ; 5.147      ;
; 1.127 ; LCMP_RESET ; LCM_com_data[16][6]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 4.020      ; 5.140      ;
; 1.127 ; LCMP_RESET ; LCM_com_data[7][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; -0.500       ; 4.027      ; 5.147      ;
+-------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'FD[4]'                                                                                          ;
+-------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 1.244 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_CS      ; FD[17]       ; FD[4]       ; 0.000        ; 0.015      ; 1.491      ;
; 1.244 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_ok      ; FD[17]       ; FD[4]       ; 0.000        ; 0.015      ; 1.491      ;
; 1.244 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[17]       ; FD[4]       ; 0.000        ; 0.015      ; 1.491      ;
; 1.244 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_S       ; FD[17]       ; FD[4]       ; 0.000        ; 0.015      ; 1.491      ;
; 2.054 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[17]       ; FD[4]       ; 0.000        ; 0.003      ; 2.289      ;
; 2.054 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[17]       ; FD[4]       ; 0.000        ; 0.003      ; 2.289      ;
+-------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'gckP31'                                                            ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; gckP31 ; Rise       ; gckP31                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[0]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[10]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[11]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[12]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[13]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[14]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[15]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[16]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[17]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[18]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[1]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[2]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[3]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[4]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[5]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[6]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[7]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[8]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[9]                        ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[10]                       ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[11]                       ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[12]                       ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[13]                       ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[14]                       ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[15]                       ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[16]                       ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[17]                       ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[18]                       ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[0]                        ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[1]                        ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[2]                        ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[3]                        ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[4]                        ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[5]                        ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[6]                        ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[7]                        ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[8]                        ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[9]                        ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[10]                       ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[11]                       ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[12]                       ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[13]                       ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[14]                       ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[15]                       ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[16]                       ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[17]                       ;
; 0.333  ; 0.521        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[18]                       ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[0]                        ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[1]                        ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[2]                        ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[3]                        ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[4]                        ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[5]                        ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[6]                        ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[7]                        ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[8]                        ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[9]                        ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~input|o               ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[0]|clk                    ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[10]|clk                   ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[11]|clk                   ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[12]|clk                   ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[13]|clk                   ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[14]|clk                   ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[15]|clk                   ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[16]|clk                   ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[17]|clk                   ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[18]|clk                   ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[1]|clk                    ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[2]|clk                    ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[3]|clk                    ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[4]|clk                    ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[5]|clk                    ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[6]|clk                    ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[7]|clk                    ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[8]|clk                    ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[9]|clk                    ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~inputclkctrl|inclk[0] ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~input|i               ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[0]|clk                    ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[10]|clk                   ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[11]|clk                   ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[12]|clk                   ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[13]|clk                   ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[14]|clk                   ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[15]|clk                   ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[16]|clk                   ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[17]|clk                   ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[18]|clk                   ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[1]|clk                    ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[2]|clk                    ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[3]|clk                    ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[4]|clk                    ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[5]|clk                    ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[6]|clk                    ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[7]|clk                    ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[8]|clk                    ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'FD[0]'                                                             ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[0]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[1]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[2]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[3]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[4]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[5]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[6]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[7]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCMPok                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_INI[0]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_INI[1]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_INI[2]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_INI[3]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_INI[4]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_RESET                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[10][0]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[10][1]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[10][2]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[10][3]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[11][7]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[12][1]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[12][2]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[12][4]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[13][1]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[13][2]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[13][3]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[13][4]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[14][5]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[15][0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[15][6]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[16][1]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[16][2]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[16][4]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[16][5]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[16][6]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[16][7]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[17][0]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[17][1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[17][2]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[18][0]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[18][1]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[18][2]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[18][3]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[18][4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[19][0]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[19][1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[19][2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[19][3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[1][0]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[20][0]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[20][1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[20][2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[20][3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[4][3]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[4][6]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[5][0]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[5][2]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[5][3]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[6][4]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[6][5]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[7][0]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[7][1]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[7][2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[7][4]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[8][0]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[8][1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[8][2]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[8][3]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[8][4]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[9][0]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[9][1]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[9][2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[9][3]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[9][6]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[9][7]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LN~_emulated                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; RS                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; \LCM_P:SW                     ;
; 0.129  ; 0.349        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; DBi[0]                        ;
; 0.129  ; 0.349        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; DBi[6]                        ;
; 0.129  ; 0.349        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_INI[0]                    ;
; 0.129  ; 0.349        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_INI[1]                    ;
; 0.129  ; 0.349        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_INI[2]                    ;
; 0.129  ; 0.349        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_INI[3]                    ;
; 0.129  ; 0.349        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_INI[4]                    ;
; 0.129  ; 0.349        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_RESET                     ;
; 0.129  ; 0.349        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[10][1]~_emulated ;
; 0.129  ; 0.349        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[10][2]~_emulated ;
; 0.129  ; 0.349        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[10][3]~_emulated ;
; 0.129  ; 0.349        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[11][7]~_emulated ;
; 0.129  ; 0.349        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[12][1]~_emulated ;
; 0.129  ; 0.349        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[12][4]~_emulated ;
; 0.129  ; 0.349        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[13][1]~_emulated ;
; 0.129  ; 0.349        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[13][3]~_emulated ;
; 0.129  ; 0.349        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[13][4]~_emulated ;
; 0.129  ; 0.349        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[15][0]           ;
; 0.129  ; 0.349        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[15][6]~_emulated ;
; 0.129  ; 0.349        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[16][2]~_emulated ;
; 0.129  ; 0.349        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[16][4]~_emulated ;
; 0.129  ; 0.349        ; 0.220          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[16][6]~_emulated ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'FD[4]'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202Dis[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_CLK     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_CS      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_Di      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_S       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ok      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_tryN[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_tryN[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[3]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[4]            ;
; 0.077  ; 0.297        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202Dis[1]   ;
; 0.077  ; 0.297        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_CS      ;
; 0.077  ; 0.297        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_S       ;
; 0.077  ; 0.297        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ok      ;
; 0.078  ; 0.298        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[0]  ;
; 0.078  ; 0.298        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[10] ;
; 0.078  ; 0.298        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[11] ;
; 0.078  ; 0.298        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[1]  ;
; 0.078  ; 0.298        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[2]  ;
; 0.078  ; 0.298        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[3]  ;
; 0.078  ; 0.298        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[4]  ;
; 0.078  ; 0.298        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[5]  ;
; 0.078  ; 0.298        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[6]  ;
; 0.078  ; 0.298        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[7]  ;
; 0.078  ; 0.298        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[8]  ;
; 0.078  ; 0.298        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[9]  ;
; 0.078  ; 0.298        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[0]  ;
; 0.078  ; 0.298        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[10] ;
; 0.078  ; 0.298        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[11] ;
; 0.078  ; 0.298        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[1]  ;
; 0.078  ; 0.298        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[2]  ;
; 0.078  ; 0.298        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[3]  ;
; 0.078  ; 0.298        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[4]  ;
; 0.078  ; 0.298        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[5]  ;
; 0.078  ; 0.298        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[6]  ;
; 0.078  ; 0.298        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[7]  ;
; 0.078  ; 0.298        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[8]  ;
; 0.078  ; 0.298        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[9]  ;
; 0.078  ; 0.298        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[0]  ;
; 0.078  ; 0.298        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[10] ;
; 0.078  ; 0.298        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[11] ;
; 0.078  ; 0.298        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[1]  ;
; 0.078  ; 0.298        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[2]  ;
; 0.078  ; 0.298        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[3]  ;
; 0.078  ; 0.298        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[4]  ;
; 0.078  ; 0.298        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[5]  ;
; 0.078  ; 0.298        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[6]  ;
; 0.078  ; 0.298        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[7]  ;
; 0.078  ; 0.298        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[8]  ;
; 0.078  ; 0.298        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[9]  ;
; 0.078  ; 0.298        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_CLK     ;
; 0.078  ; 0.298        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_Di      ;
; 0.078  ; 0.298        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_tryN[0] ;
; 0.078  ; 0.298        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_tryN[1] ;
; 0.078  ; 0.298        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[0]            ;
; 0.078  ; 0.298        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[1]            ;
; 0.078  ; 0.298        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[2]            ;
; 0.078  ; 0.298        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[3]            ;
; 0.078  ; 0.298        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[4]            ;
; 0.346  ; 0.346        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|MCP3202Dis[1]|clk              ;
; 0.346  ; 0.346        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_CS|clk                 ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'FD[7]'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|BF                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Eo                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMok             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RSo~_emulated     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RWS               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[5]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[6]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[7]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[8]        ;
; 0.133  ; 0.353        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ;
; 0.134  ; 0.354        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|BF                ;
; 0.134  ; 0.354        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ;
; 0.134  ; 0.354        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ;
; 0.134  ; 0.354        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ;
; 0.134  ; 0.354        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Eo                ;
; 0.134  ; 0.354        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMok             ;
; 0.134  ; 0.354        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[0]        ;
; 0.134  ; 0.354        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[1]        ;
; 0.134  ; 0.354        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[2]        ;
; 0.134  ; 0.354        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[3]        ;
; 0.134  ; 0.354        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RSo~_emulated     ;
; 0.134  ; 0.354        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RWS               ;
; 0.134  ; 0.354        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[0]        ;
; 0.134  ; 0.354        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[1]        ;
; 0.134  ; 0.354        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[2]        ;
; 0.134  ; 0.354        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[3]        ;
; 0.134  ; 0.354        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[4]        ;
; 0.134  ; 0.354        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[5]        ;
; 0.134  ; 0.354        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[6]        ;
; 0.134  ; 0.354        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[7]        ;
; 0.134  ; 0.354        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[8]        ;
; 0.400  ; 0.400        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; FD[7]~clkctrl|inclk[0]                   ;
; 0.400  ; 0.400        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; FD[7]~clkctrl|outclk                     ;
; 0.402  ; 0.402        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[0]~_emulated|clk             ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|BF|clk                            ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[1]~_emulated|clk             ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[2]~_emulated|clk             ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[3]~_emulated|clk             ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Eo|clk                            ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMok|clk                         ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMruns[0]|clk                    ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMruns[1]|clk                    ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMruns[2]|clk                    ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMruns[3]|clk                    ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|RSo~_emulated|clk                 ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|RWS|clk                           ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[0]|clk                    ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[1]|clk                    ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[2]|clk                    ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[3]|clk                    ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[4]|clk                    ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[5]|clk                    ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[6]|clk                    ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[7]|clk                    ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[8]|clk                    ;
; 0.453  ; 0.641        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ;
; 0.453  ; 0.641        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ;
; 0.453  ; 0.641        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ;
; 0.453  ; 0.641        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ;
; 0.453  ; 0.641        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMok             ;
; 0.453  ; 0.641        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RSo~_emulated     ;
; 0.453  ; 0.641        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[0]        ;
; 0.453  ; 0.641        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[1]        ;
; 0.453  ; 0.641        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[2]        ;
; 0.453  ; 0.641        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[3]        ;
; 0.453  ; 0.641        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[4]        ;
; 0.453  ; 0.641        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[5]        ;
; 0.453  ; 0.641        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[6]        ;
; 0.453  ; 0.641        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[7]        ;
; 0.453  ; 0.641        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[8]        ;
; 0.454  ; 0.642        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|BF                ;
; 0.454  ; 0.642        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Eo                ;
; 0.454  ; 0.642        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[0]        ;
; 0.454  ; 0.642        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[1]        ;
; 0.454  ; 0.642        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[2]        ;
; 0.454  ; 0.642        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[3]        ;
; 0.454  ; 0.642        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RWS               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; FD[7]|q                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; FD[7]|q                                  ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[0]~_emulated|clk             ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[1]~_emulated|clk             ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[2]~_emulated|clk             ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[3]~_emulated|clk             ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|LCMok|clk                         ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|RSo~_emulated|clk                 ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[0]|clk                    ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[1]|clk                    ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'FD[17]'                                                       ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LCMP_RESET              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LCM[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LCM[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LCM[2]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; MCP3202_RESET           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; S1S[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; S1S[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; S1S[2]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[10]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[3]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[4]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[5]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[6]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[7]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[8]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[9]                ;
; 0.098  ; 0.318        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; LCMP_RESET              ;
; 0.098  ; 0.318        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; MCP3202_RESET           ;
; 0.103  ; 0.323        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; S1S[0]                  ;
; 0.103  ; 0.323        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; S1S[1]                  ;
; 0.103  ; 0.323        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; S1S[2]                  ;
; 0.103  ; 0.323        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; times[0]                ;
; 0.103  ; 0.323        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; times[10]               ;
; 0.103  ; 0.323        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; times[1]                ;
; 0.103  ; 0.323        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; times[2]                ;
; 0.103  ; 0.323        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; times[3]                ;
; 0.103  ; 0.323        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; times[4]                ;
; 0.103  ; 0.323        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; times[5]                ;
; 0.103  ; 0.323        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; times[6]                ;
; 0.103  ; 0.323        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; times[7]                ;
; 0.103  ; 0.323        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; times[8]                ;
; 0.103  ; 0.323        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; times[9]                ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[0]                  ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[1]                  ;
; 0.294  ; 0.482        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[2]                  ;
; 0.296  ; 0.516        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; LCM[0]                  ;
; 0.296  ; 0.516        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; LCM[1]                  ;
; 0.296  ; 0.516        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; LCM[2]                  ;
; 0.367  ; 0.367        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; LCMP_RESET|clk          ;
; 0.367  ; 0.367        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; MCP3202_RESET|clk       ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; FD[17]~clkctrl|inclk[0] ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; FD[17]~clkctrl|outclk   ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; S1S[0]|clk              ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; S1S[1]|clk              ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; S1S[2]|clk              ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[0]|clk            ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[10]|clk           ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[1]|clk            ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[2]|clk            ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[3]|clk            ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[4]|clk            ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[5]|clk            ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[6]|clk            ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[7]|clk            ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[8]|clk            ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[9]|clk            ;
; 0.433  ; 0.433        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[0]|clk              ;
; 0.433  ; 0.433        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[1]|clk              ;
; 0.433  ; 0.433        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[2]|clk              ;
; 0.482  ; 0.670        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; S1S[0]                  ;
; 0.482  ; 0.670        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; S1S[1]                  ;
; 0.482  ; 0.670        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; S1S[2]                  ;
; 0.482  ; 0.670        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; times[0]                ;
; 0.482  ; 0.670        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; times[10]               ;
; 0.482  ; 0.670        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; times[1]                ;
; 0.482  ; 0.670        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; times[2]                ;
; 0.482  ; 0.670        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; times[3]                ;
; 0.482  ; 0.670        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; times[4]                ;
; 0.482  ; 0.670        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; times[5]                ;
; 0.482  ; 0.670        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; times[6]                ;
; 0.482  ; 0.670        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; times[7]                ;
; 0.482  ; 0.670        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; times[8]                ;
; 0.482  ; 0.670        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; times[9]                ;
; 0.486  ; 0.674        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; LCMP_RESET              ;
; 0.487  ; 0.675        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; MCP3202_RESET           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; FD[17]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; FD[17]|q                ;
; 0.564  ; 0.564        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; LCM[0]|clk              ;
; 0.564  ; 0.564        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; LCM[1]|clk              ;
; 0.564  ; 0.564        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; LCM[2]|clk              ;
; 0.622  ; 0.622        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; S1S[0]|clk              ;
; 0.622  ; 0.622        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; S1S[1]|clk              ;
; 0.622  ; 0.622        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; S1S[2]|clk              ;
; 0.622  ; 0.622        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[0]|clk            ;
; 0.622  ; 0.622        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[10]|clk           ;
; 0.622  ; 0.622        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[1]|clk            ;
; 0.622  ; 0.622        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[2]|clk            ;
; 0.622  ; 0.622        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[3]|clk            ;
; 0.622  ; 0.622        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[4]|clk            ;
; 0.622  ; 0.622        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[5]|clk            ;
; 0.622  ; 0.622        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[6]|clk            ;
; 0.622  ; 0.622        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[7]|clk            ;
; 0.622  ; 0.622        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[8]|clk            ;
; 0.622  ; 0.622        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[9]|clk            ;
; 0.624  ; 0.624        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; FD[17]~clkctrl|inclk[0] ;
; 0.624  ; 0.624        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; FD[17]~clkctrl|outclk   ;
; 0.626  ; 0.626        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; LCMP_RESET|clk          ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'FD[18]'                                                       ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[18] ; Rise       ; LCM_DM[0]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[18] ; Rise       ; LCM_DM[1]               ;
; 0.094  ; 0.314        ; 0.220          ; High Pulse Width ; FD[18] ; Rise       ; LCM_DM[0]               ;
; 0.094  ; 0.314        ; 0.220          ; High Pulse Width ; FD[18] ; Rise       ; LCM_DM[1]               ;
; 0.363  ; 0.363        ; 0.000          ; High Pulse Width ; FD[18] ; Rise       ; LCM_DM[0]|clk           ;
; 0.363  ; 0.363        ; 0.000          ; High Pulse Width ; FD[18] ; Rise       ; LCM_DM[1]|clk           ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; FD[18] ; Rise       ; FD[18]~clkctrl|inclk[0] ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; FD[18] ; Rise       ; FD[18]~clkctrl|outclk   ;
; 0.493  ; 0.681        ; 0.188          ; Low Pulse Width  ; FD[18] ; Rise       ; LCM_DM[0]               ;
; 0.493  ; 0.681        ; 0.188          ; Low Pulse Width  ; FD[18] ; Rise       ; LCM_DM[1]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FD[18] ; Rise       ; FD[18]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FD[18] ; Rise       ; FD[18]|q                ;
; 0.631  ; 0.631        ; 0.000          ; Low Pulse Width  ; FD[18] ; Rise       ; FD[18]~clkctrl|inclk[0] ;
; 0.631  ; 0.631        ; 0.000          ; Low Pulse Width  ; FD[18] ; Rise       ; FD[18]~clkctrl|outclk   ;
; 0.633  ; 0.633        ; 0.000          ; Low Pulse Width  ; FD[18] ; Rise       ; LCM_DM[0]|clk           ;
; 0.633  ; 0.633        ; 0.000          ; Low Pulse Width  ; FD[18] ; Rise       ; LCM_DM[1]|clk           ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'LCMP_RESET'                                                                     ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; 0.287 ; 0.287        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[10][0]                   ;
; 0.287 ; 0.287        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[17][0]                   ;
; 0.287 ; 0.287        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[18][2]                   ;
; 0.288 ; 0.288        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[19][0]                   ;
; 0.288 ; 0.288        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[20][0]                   ;
; 0.289 ; 0.289        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[15][0]                   ;
; 0.290 ; 0.290        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[19][3]                   ;
; 0.291 ; 0.291        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[20][1]                   ;
; 0.291 ; 0.291        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[8][0]                    ;
; 0.291 ; 0.291        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[9][3]                    ;
; 0.292 ; 0.292        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[10][1]                   ;
; 0.293 ; 0.293        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[8][2]                    ;
; 0.293 ; 0.293        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[8][4]                    ;
; 0.294 ; 0.294        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[17][1]                   ;
; 0.294 ; 0.294        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[19][1]                   ;
; 0.294 ; 0.294        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[7][1]                    ;
; 0.295 ; 0.295        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[19][2]                   ;
; 0.295 ; 0.295        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[9][2]                    ;
; 0.322 ; 0.322        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[9][0]                    ;
; 0.322 ; 0.322        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[9][1]                    ;
; 0.325 ; 0.325        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[10][0]|datad             ;
; 0.325 ; 0.325        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[17][0]|datad             ;
; 0.325 ; 0.325        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[18][2]|datad             ;
; 0.325 ; 0.325        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[5][0]                    ;
; 0.325 ; 0.325        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[7][0]                    ;
; 0.326 ; 0.326        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[18][0]                   ;
; 0.326 ; 0.326        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[19][0]|datad             ;
; 0.326 ; 0.326        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[20][0]|datad             ;
; 0.327 ; 0.327        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[15][0]|datad             ;
; 0.327 ; 0.327        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[17][2]                   ;
; 0.327 ; 0.327        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[7][2]                    ;
; 0.328 ; 0.328        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[19][3]|datad             ;
; 0.329 ; 0.329        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[18][4]                   ;
; 0.329 ; 0.329        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[20][1]|datad             ;
; 0.329 ; 0.329        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[8][0]|datad              ;
; 0.329 ; 0.329        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[9][3]|datad              ;
; 0.330 ; 0.330        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[10][1]|datad             ;
; 0.331 ; 0.331        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[10][2]                   ;
; 0.331 ; 0.331        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[10][3]                   ;
; 0.331 ; 0.331        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[20][2]                   ;
; 0.331 ; 0.331        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[8][2]|datad              ;
; 0.331 ; 0.331        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[8][4]|datad              ;
; 0.332 ; 0.332        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[17][1]|datad             ;
; 0.332 ; 0.332        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[19][1]|datad             ;
; 0.332 ; 0.332        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[20][3]                   ;
; 0.332 ; 0.332        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[7][1]|datad              ;
; 0.333 ; 0.333        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[19][2]|datad             ;
; 0.333 ; 0.333        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[9][2]|datad              ;
; 0.334 ; 0.334        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[9][0]|datac              ;
; 0.334 ; 0.334        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[9][1]|datac              ;
; 0.337 ; 0.337        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[18][4]|datac             ;
; 0.337 ; 0.337        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[5][0]|datac              ;
; 0.337 ; 0.337        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[7][0]|datac              ;
; 0.338 ; 0.338        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[18][0]|datac             ;
; 0.339 ; 0.339        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[10][2]|datac             ;
; 0.339 ; 0.339        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[17][2]|datac             ;
; 0.339 ; 0.339        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[7][2]|datac              ;
; 0.340 ; 0.340        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[18][1]                   ;
; 0.342 ; 0.342        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[10][3]|datac             ;
; 0.343 ; 0.343        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[20][2]|datac             ;
; 0.343 ; 0.343        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[20][3]|datac             ;
; 0.344 ; 0.344        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[18][3]                   ;
; 0.344 ; 0.344        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[8][1]                    ;
; 0.344 ; 0.344        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[8][3]                    ;
; 0.349 ; 0.349        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[18][1]~0clkctrl|inclk[0] ;
; 0.349 ; 0.349        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[18][1]~0clkctrl|outclk   ;
; 0.352 ; 0.352        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[18][1]|datac             ;
; 0.352 ; 0.352        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[18][3]|datac             ;
; 0.352 ; 0.352        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[8][1]|datac              ;
; 0.355 ; 0.355        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[8][3]|dataa              ;
; 0.367 ; 0.367        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[18][1]~0|combout         ;
; 0.375 ; 0.375        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[18][1]~0|datac           ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[12][1]~latch              ;
; 0.395 ; 0.395        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[11][7]~latch              ;
; 0.395 ; 0.395        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[12][2]~latch              ;
; 0.395 ; 0.395        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCMx[2]                                ;
; 0.396 ; 0.396        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[10][0]~latch              ;
; 0.396 ; 0.396        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[15][6]~latch              ;
; 0.396 ; 0.396        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[16][5]~latch              ;
; 0.396 ; 0.396        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[8][2]~latch               ;
; 0.396 ; 0.396        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCMx[0]                                ;
; 0.396 ; 0.396        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCMx[1]                                ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[12][4]~latch              ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[14][5]~latch              ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[9][6]~latch               ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LN~latch                               ;
; 0.414 ; 0.414        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[8][4]~latch               ;
; 0.415 ; 0.415        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[16][6]~latch              ;
; 0.416 ; 0.416        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[13][3]~latch              ;
; 0.416 ; 0.416        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[5][2]~latch               ;
; 0.418 ; 0.418        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[10][2]~latch              ;
; 0.421 ; 0.421        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[1][0]~latch               ;
; 0.422 ; 0.422        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[16][7]~latch              ;
; 0.422 ; 0.422        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[4][3]~latch               ;
; 0.423 ; 0.423        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[16][1]~latch              ;
; 0.426 ; 0.426        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[8][4]~latch|datac         ;
; 0.427 ; 0.427        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[13][3]~latch|datac        ;
; 0.427 ; 0.427        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[16][6]~latch|datac        ;
; 0.428 ; 0.428        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[5][2]~latch|datac         ;
; 0.429 ; 0.429        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[1][0]~latch|datac         ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'LCM_RESET'                                                                   ;
+-------+--------------+----------------+------------------+-----------+------------+--------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                               ;
+-------+--------------+----------------+------------------+-----------+------------+--------------------------------------+
; 0.411 ; 0.411        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~latch ;
; 0.413 ; 0.413        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~latch ;
; 0.413 ; 0.413        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~latch ;
; 0.413 ; 0.413        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~latch ;
; 0.414 ; 0.414        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|RSo~latch     ;
; 0.422 ; 0.422        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[2]~latch|datac           ;
; 0.424 ; 0.424        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[0]~latch|datac           ;
; 0.424 ; 0.424        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[1]~latch|datac           ;
; 0.424 ; 0.424        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[3]~latch|datac           ;
; 0.425 ; 0.425        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|RSo~latch|datac               ;
; 0.435 ; 0.435        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|inclk[0]           ;
; 0.435 ; 0.435        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|outclk             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_RESET|q                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_RESET|q                          ;
; 0.562 ; 0.562        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|inclk[0]           ;
; 0.562 ; 0.562        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|outclk             ;
; 0.572 ; 0.572        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[1]~latch|datac           ;
; 0.572 ; 0.572        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[3]~latch|datac           ;
; 0.572 ; 0.572        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|RSo~latch|datac               ;
; 0.573 ; 0.573        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[0]~latch|datac           ;
; 0.574 ; 0.574        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[2]~latch|datac           ;
; 0.583 ; 0.583        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~latch ;
; 0.583 ; 0.583        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~latch ;
; 0.583 ; 0.583        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|RSo~latch     ;
; 0.584 ; 0.584        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~latch ;
; 0.585 ; 0.585        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~latch ;
+-------+--------------+----------------+------------------+-----------+------------+--------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; rstP99     ; FD[17]     ; 2.995 ; 3.149 ; Rise       ; FD[17]          ;
; MCP3202_Do ; FD[4]      ; 4.730 ; 4.766 ; Rise       ; FD[4]           ;
; DB_io[*]   ; FD[7]      ; 2.407 ; 2.703 ; Rise       ; FD[7]           ;
;  DB_io[3]  ; FD[7]      ; 2.407 ; 2.703 ; Rise       ; FD[7]           ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; rstP99     ; FD[17]     ; -2.476 ; -2.621 ; Rise       ; FD[17]          ;
; MCP3202_Do ; FD[4]      ; -0.973 ; -1.232 ; Rise       ; FD[4]           ;
; DB_io[*]   ; FD[7]      ; -1.709 ; -2.017 ; Rise       ; FD[7]           ;
;  DB_io[3]  ; FD[7]      ; -1.709 ; -2.017 ; Rise       ; FD[7]           ;
+------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DB_io[*]    ; FD[0]      ; 11.844 ; 11.413 ; Rise       ; FD[0]           ;
;  DB_io[0]   ; FD[0]      ; 10.661 ; 10.343 ; Rise       ; FD[0]           ;
;  DB_io[1]   ; FD[0]      ; 10.392 ; 10.054 ; Rise       ; FD[0]           ;
;  DB_io[2]   ; FD[0]      ; 11.844 ; 11.413 ; Rise       ; FD[0]           ;
;  DB_io[3]   ; FD[0]      ; 10.414 ; 9.985  ; Rise       ; FD[0]           ;
; RSo         ; FD[0]      ; 9.188  ; 8.960  ; Rise       ; FD[0]           ;
; MCP3202_CLK ; FD[4]      ; 10.556 ; 10.430 ; Rise       ; FD[4]           ;
; MCP3202_CS  ; FD[4]      ; 8.377  ; 8.484  ; Rise       ; FD[4]           ;
; MCP3202_Di  ; FD[4]      ; 8.988  ; 8.815  ; Rise       ; FD[4]           ;
; DB_io[*]    ; FD[7]      ; 10.836 ; 10.519 ; Rise       ; FD[7]           ;
;  DB_io[0]   ; FD[7]      ; 10.085 ; 10.085 ; Rise       ; FD[7]           ;
;  DB_io[1]   ; FD[7]      ; 10.778 ; 10.519 ; Rise       ; FD[7]           ;
;  DB_io[2]   ; FD[7]      ; 10.435 ; 10.111 ; Rise       ; FD[7]           ;
;  DB_io[3]   ; FD[7]      ; 10.836 ; 10.371 ; Rise       ; FD[7]           ;
; Eo          ; FD[7]      ; 8.423  ; 8.259  ; Rise       ; FD[7]           ;
; RSo         ; FD[7]      ; 9.178  ; 8.930  ; Rise       ; FD[7]           ;
; RWo         ; FD[7]      ; 10.169 ; 9.953  ; Rise       ; FD[7]           ;
; DB_io[*]    ; LCM_RESET  ; 10.875 ; 10.620 ; Rise       ; LCM_RESET       ;
;  DB_io[0]   ; LCM_RESET  ; 9.464  ; 9.219  ; Rise       ; LCM_RESET       ;
;  DB_io[1]   ; LCM_RESET  ; 10.875 ; 10.620 ; Rise       ; LCM_RESET       ;
;  DB_io[2]   ; LCM_RESET  ; 10.762 ; 10.446 ; Rise       ; LCM_RESET       ;
;  DB_io[3]   ; LCM_RESET  ; 10.067 ; 9.623  ; Rise       ; LCM_RESET       ;
; RSo         ; LCM_RESET  ; 9.054  ; 8.797  ; Rise       ; LCM_RESET       ;
; DB_io[*]    ; LCM_RESET  ; 9.108  ; 8.816  ; Fall       ; LCM_RESET       ;
;  DB_io[0]   ; LCM_RESET  ; 8.268  ; 7.934  ; Fall       ; LCM_RESET       ;
;  DB_io[1]   ; LCM_RESET  ; 5.487  ; 5.187  ; Fall       ; LCM_RESET       ;
;  DB_io[2]   ; LCM_RESET  ; 9.077  ; 8.816  ; Fall       ; LCM_RESET       ;
;  DB_io[3]   ; LCM_RESET  ; 9.108  ; 8.695  ; Fall       ; LCM_RESET       ;
; RSo         ; LCM_RESET  ; 8.238  ; 8.011  ; Fall       ; LCM_RESET       ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DB_io[*]    ; FD[0]      ; 10.063 ; 9.670  ; Rise       ; FD[0]           ;
;  DB_io[0]   ; FD[0]      ; 10.260 ; 9.928  ; Rise       ; FD[0]           ;
;  DB_io[1]   ; FD[0]      ; 10.063 ; 9.736  ; Rise       ; FD[0]           ;
;  DB_io[2]   ; FD[0]      ; 11.454 ; 11.040 ; Rise       ; FD[0]           ;
;  DB_io[3]   ; FD[0]      ; 10.085 ; 9.670  ; Rise       ; FD[0]           ;
; RSo         ; FD[0]      ; 8.908  ; 8.686  ; Rise       ; FD[0]           ;
; MCP3202_CLK ; FD[4]      ; 10.281 ; 10.162 ; Rise       ; FD[4]           ;
; MCP3202_CS  ; FD[4]      ; 8.128  ; 8.234  ; Rise       ; FD[4]           ;
; MCP3202_Di  ; FD[4]      ; 8.717  ; 8.549  ; Rise       ; FD[4]           ;
; DB_io[*]    ; FD[7]      ; 8.973  ; 8.973  ; Rise       ; FD[7]           ;
;  DB_io[0]   ; FD[7]      ; 8.973  ; 8.973  ; Rise       ; FD[7]           ;
;  DB_io[1]   ; FD[7]      ; 8.973  ; 8.973  ; Rise       ; FD[7]           ;
;  DB_io[2]   ; FD[7]      ; 8.973  ; 8.973  ; Rise       ; FD[7]           ;
;  DB_io[3]   ; FD[7]      ; 8.973  ; 8.973  ; Rise       ; FD[7]           ;
; Eo          ; FD[7]      ; 8.176  ; 8.015  ; Rise       ; FD[7]           ;
; RSo         ; FD[7]      ; 8.874  ; 8.598  ; Rise       ; FD[7]           ;
; RWo         ; FD[7]      ; 9.852  ; 9.642  ; Rise       ; FD[7]           ;
; DB_io[*]    ; LCM_RESET  ; 5.354  ; 5.093  ; Rise       ; LCM_RESET       ;
;  DB_io[0]   ; LCM_RESET  ; 8.074  ; 7.838  ; Rise       ; LCM_RESET       ;
;  DB_io[1]   ; LCM_RESET  ; 5.354  ; 5.093  ; Rise       ; LCM_RESET       ;
;  DB_io[2]   ; LCM_RESET  ; 8.890  ; 8.627  ; Rise       ; LCM_RESET       ;
;  DB_io[3]   ; LCM_RESET  ; 8.977  ; 8.489  ; Rise       ; LCM_RESET       ;
; RSo         ; LCM_RESET  ; 8.237  ; 7.936  ; Rise       ; LCM_RESET       ;
; DB_io[*]    ; LCM_RESET  ; 5.348  ; 5.054  ; Fall       ; LCM_RESET       ;
;  DB_io[0]   ; LCM_RESET  ; 7.978  ; 7.672  ; Fall       ; LCM_RESET       ;
;  DB_io[1]   ; LCM_RESET  ; 5.348  ; 5.054  ; Fall       ; LCM_RESET       ;
;  DB_io[2]   ; LCM_RESET  ; 8.796  ; 8.463  ; Fall       ; LCM_RESET       ;
;  DB_io[3]   ; LCM_RESET  ; 8.816  ; 8.387  ; Fall       ; LCM_RESET       ;
; RSo         ; LCM_RESET  ; 7.971  ; 7.729  ; Fall       ; LCM_RESET       ;
+-------------+------------+--------+--------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 149.32 MHz ; 149.32 MHz      ; FD[17]     ;                                                               ;
; 189.25 MHz ; 189.25 MHz      ; FD[0]      ;                                                               ;
; 236.41 MHz ; 236.41 MHz      ; FD[4]      ;                                                               ;
; 256.48 MHz ; 256.48 MHz      ; FD[7]      ;                                                               ;
; 364.56 MHz ; 250.0 MHz       ; gckP31     ; limit due to minimum period restriction (max I/O toggle rate) ;
; 925.07 MHz ; 402.09 MHz      ; FD[18]     ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow 1200mV 0C Model Setup Summary   ;
+------------+---------+---------------+
; Clock      ; Slack   ; End Point TNS ;
+------------+---------+---------------+
; LCMP_RESET ; -43.604 ; -1134.007     ;
; FD[0]      ; -6.768  ; -492.726      ;
; FD[17]     ; -5.697  ; -46.417       ;
; FD[4]      ; -3.230  ; -140.800      ;
; FD[7]      ; -3.061  ; -44.738       ;
; gckP31     ; -1.743  ; -21.413       ;
; LCM_RESET  ; -1.108  ; -5.452        ;
; FD[18]     ; -0.465  ; -0.930        ;
+------------+---------+---------------+


+-------------------------------------+
; Slow 1200mV 0C Model Hold Summary   ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; gckP31     ; -1.447 ; -15.313       ;
; FD[0]      ; -1.187 ; -27.232       ;
; LCMP_RESET ; -1.138 ; -40.500       ;
; FD[7]      ; 0.119  ; 0.000         ;
; FD[17]     ; 0.384  ; 0.000         ;
; FD[18]     ; 0.384  ; 0.000         ;
; FD[4]      ; 0.384  ; 0.000         ;
; LCM_RESET  ; 0.664  ; 0.000         ;
+------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; FD[0] ; -4.693 ; -323.151             ;
; FD[4] ; -1.716 ; -6.788               ;
; FD[7] ; 0.552  ; 0.000                ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; FD[7] ; -0.440 ; -9.647              ;
; FD[0] ; 0.475  ; 0.000               ;
; FD[4] ; 1.159  ; 0.000               ;
+-------+--------+---------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+--------+----------------------------+
; Clock      ; Slack  ; End Point TNS              ;
+------------+--------+----------------------------+
; gckP31     ; -3.000 ; -31.253                    ;
; FD[0]      ; -1.487 ; -115.986                   ;
; FD[4]      ; -1.487 ; -73.063                    ;
; FD[7]      ; -1.487 ; -32.714                    ;
; FD[17]     ; -1.487 ; -28.860                    ;
; FD[18]     ; -1.487 ; -3.054                     ;
; LCMP_RESET ; 0.035  ; 0.000                      ;
; LCM_RESET  ; 0.295  ; 0.000                      ;
+------------+--------+----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'LCMP_RESET'                                                                                                ;
+---------+----------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                        ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -43.604 ; MCP3202_Driver:U2|MCP3202_AD0[3] ; LCM_com_data2[20][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.357      ; 46.038     ;
; -43.603 ; MCP3202_Driver:U2|MCP3202_AD0[3] ; LCM_com_data2[10][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.357      ; 46.035     ;
; -43.555 ; MCP3202_Driver:U2|MCP3202_AD0[3] ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.543      ; 46.037     ;
; -43.520 ; MCP3202_Driver:U2|MCP3202_AD0[3] ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.543      ; 46.031     ;
; -43.501 ; MCP3202_Driver:U2|MCP3202_AD0[3] ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.370      ; 45.957     ;
; -43.483 ; MCP3202_Driver:U2|MCP3202_AD0[1] ; LCM_com_data2[20][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.357      ; 45.917     ;
; -43.482 ; MCP3202_Driver:U2|MCP3202_AD0[1] ; LCM_com_data2[10][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.357      ; 45.914     ;
; -43.458 ; MCP3202_Driver:U2|MCP3202_AD0[3] ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.528      ; 45.933     ;
; -43.435 ; MCP3202_Driver:U2|MCP3202_AD0[3] ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.375      ; 45.894     ;
; -43.434 ; MCP3202_Driver:U2|MCP3202_AD0[1] ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.543      ; 45.916     ;
; -43.399 ; MCP3202_Driver:U2|MCP3202_AD0[1] ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.543      ; 45.910     ;
; -43.380 ; MCP3202_Driver:U2|MCP3202_AD0[1] ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.370      ; 45.836     ;
; -43.337 ; MCP3202_Driver:U2|MCP3202_AD0[1] ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.528      ; 45.812     ;
; -43.316 ; MCP3202_Driver:U2|MCP3202_AD0[3] ; LCM_com_data2[17][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.377      ; 45.941     ;
; -43.314 ; MCP3202_Driver:U2|MCP3202_AD0[1] ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.375      ; 45.773     ;
; -43.276 ; MCP3202_Driver:U2|MCP3202_AD0[3] ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.368      ; 45.748     ;
; -43.260 ; MCP3202_Driver:U2|MCP3202_AD0[3] ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.353      ; 45.710     ;
; -43.248 ; MCP3202_Driver:U2|MCP3202_AD0[3] ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.375      ; 45.727     ;
; -43.246 ; MCP3202_Driver:U2|MCP3202_AD0[0] ; LCM_com_data2[20][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.357      ; 45.680     ;
; -43.245 ; MCP3202_Driver:U2|MCP3202_AD0[0] ; LCM_com_data2[10][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.357      ; 45.677     ;
; -43.205 ; MCP3202_Driver:U2|MCP3202_AD0[3] ; LCM_com_data2[7][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.549      ; 46.018     ;
; -43.197 ; MCP3202_Driver:U2|MCP3202_AD0[0] ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.543      ; 45.679     ;
; -43.195 ; MCP3202_Driver:U2|MCP3202_AD0[1] ; LCM_com_data2[17][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.377      ; 45.820     ;
; -43.164 ; MCP3202_Driver:U2|MCP3202_AD0[3] ; LCM_com_data2[19][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.383      ; 45.624     ;
; -43.162 ; MCP3202_Driver:U2|MCP3202_AD0[0] ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.543      ; 45.673     ;
; -43.155 ; MCP3202_Driver:U2|MCP3202_AD0[1] ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.368      ; 45.627     ;
; -43.143 ; MCP3202_Driver:U2|MCP3202_AD0[0] ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.370      ; 45.599     ;
; -43.139 ; MCP3202_Driver:U2|MCP3202_AD0[1] ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.353      ; 45.589     ;
; -43.127 ; MCP3202_Driver:U2|MCP3202_AD0[1] ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.375      ; 45.606     ;
; -43.121 ; MCP3202_Driver:U2|MCP3202_AD0[3] ; LCM_com_data2[19][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.372      ; 45.591     ;
; -43.113 ; MCP3202_Driver:U2|MCP3202_AD0[3] ; LCM_com_data2[19][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.353      ; 45.573     ;
; -43.100 ; MCP3202_Driver:U2|MCP3202_AD0[0] ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.528      ; 45.575     ;
; -43.084 ; MCP3202_Driver:U2|MCP3202_AD0[1] ; LCM_com_data2[7][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.549      ; 45.897     ;
; -43.077 ; MCP3202_Driver:U2|MCP3202_AD0[0] ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.375      ; 45.536     ;
; -43.043 ; MCP3202_Driver:U2|MCP3202_AD0[1] ; LCM_com_data2[19][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.383      ; 45.503     ;
; -43.000 ; MCP3202_Driver:U2|MCP3202_AD0[1] ; LCM_com_data2[19][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.372      ; 45.470     ;
; -42.992 ; MCP3202_Driver:U2|MCP3202_AD0[1] ; LCM_com_data2[19][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.353      ; 45.452     ;
; -42.958 ; MCP3202_Driver:U2|MCP3202_AD0[0] ; LCM_com_data2[17][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.377      ; 45.583     ;
; -42.940 ; MCP3202_Driver:U2|MCP3202_AD0[3] ; LCM_com_data2[20][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.542      ; 45.757     ;
; -42.918 ; MCP3202_Driver:U2|MCP3202_AD0[5] ; LCM_com_data2[20][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.357      ; 45.352     ;
; -42.918 ; MCP3202_Driver:U2|MCP3202_AD0[0] ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.368      ; 45.390     ;
; -42.917 ; MCP3202_Driver:U2|MCP3202_AD0[5] ; LCM_com_data2[10][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.357      ; 45.349     ;
; -42.913 ; MCP3202_Driver:U2|MCP3202_AD0[6] ; LCM_com_data2[20][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.357      ; 45.347     ;
; -42.912 ; MCP3202_Driver:U2|MCP3202_AD0[6] ; LCM_com_data2[10][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.357      ; 45.344     ;
; -42.908 ; MCP3202_Driver:U2|MCP3202_AD0[3] ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.514      ; 45.677     ;
; -42.902 ; MCP3202_Driver:U2|MCP3202_AD0[0] ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.353      ; 45.352     ;
; -42.899 ; MCP3202_Driver:U2|MCP3202_AD0[7] ; LCM_com_data2[20][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.357      ; 45.333     ;
; -42.898 ; MCP3202_Driver:U2|MCP3202_AD0[7] ; LCM_com_data2[10][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.357      ; 45.330     ;
; -42.890 ; MCP3202_Driver:U2|MCP3202_AD0[0] ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.375      ; 45.369     ;
; -42.876 ; MCP3202_Driver:U2|MCP3202_AD0[2] ; LCM_com_data2[20][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.357      ; 45.310     ;
; -42.875 ; MCP3202_Driver:U2|MCP3202_AD0[2] ; LCM_com_data2[10][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.357      ; 45.307     ;
; -42.869 ; MCP3202_Driver:U2|MCP3202_AD0[5] ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.543      ; 45.351     ;
; -42.864 ; MCP3202_Driver:U2|MCP3202_AD0[6] ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.543      ; 45.346     ;
; -42.850 ; MCP3202_Driver:U2|MCP3202_AD0[7] ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.543      ; 45.332     ;
; -42.847 ; MCP3202_Driver:U2|MCP3202_AD0[0] ; LCM_com_data2[7][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.549      ; 45.660     ;
; -42.834 ; MCP3202_Driver:U2|MCP3202_AD0[5] ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.543      ; 45.345     ;
; -42.829 ; MCP3202_Driver:U2|MCP3202_AD0[6] ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.543      ; 45.340     ;
; -42.827 ; MCP3202_Driver:U2|MCP3202_AD0[2] ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.543      ; 45.309     ;
; -42.819 ; MCP3202_Driver:U2|MCP3202_AD0[1] ; LCM_com_data2[20][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.542      ; 45.636     ;
; -42.815 ; MCP3202_Driver:U2|MCP3202_AD0[5] ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.370      ; 45.271     ;
; -42.815 ; MCP3202_Driver:U2|MCP3202_AD0[7] ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.543      ; 45.326     ;
; -42.810 ; MCP3202_Driver:U2|MCP3202_AD0[6] ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.370      ; 45.266     ;
; -42.806 ; MCP3202_Driver:U2|MCP3202_AD0[0] ; LCM_com_data2[19][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.383      ; 45.266     ;
; -42.796 ; MCP3202_Driver:U2|MCP3202_AD0[7] ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.370      ; 45.252     ;
; -42.792 ; MCP3202_Driver:U2|MCP3202_AD0[2] ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.543      ; 45.303     ;
; -42.787 ; MCP3202_Driver:U2|MCP3202_AD0[1] ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.514      ; 45.556     ;
; -42.778 ; MCP3202_Driver:U2|MCP3202_AD0[3] ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.544      ; 45.574     ;
; -42.773 ; MCP3202_Driver:U2|MCP3202_AD0[2] ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.370      ; 45.229     ;
; -42.772 ; MCP3202_Driver:U2|MCP3202_AD0[5] ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.528      ; 45.247     ;
; -42.767 ; MCP3202_Driver:U2|MCP3202_AD0[6] ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.528      ; 45.242     ;
; -42.763 ; MCP3202_Driver:U2|MCP3202_AD0[0] ; LCM_com_data2[19][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.372      ; 45.233     ;
; -42.755 ; MCP3202_Driver:U2|MCP3202_AD0[0] ; LCM_com_data2[19][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.353      ; 45.215     ;
; -42.754 ; MCP3202_Driver:U2|MCP3202_AD1[3] ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.369      ; 45.227     ;
; -42.753 ; MCP3202_Driver:U2|MCP3202_AD0[7] ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.528      ; 45.228     ;
; -42.749 ; MCP3202_Driver:U2|MCP3202_AD0[5] ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.375      ; 45.208     ;
; -42.744 ; MCP3202_Driver:U2|MCP3202_AD0[6] ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.375      ; 45.203     ;
; -42.730 ; MCP3202_Driver:U2|MCP3202_AD0[2] ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.528      ; 45.205     ;
; -42.730 ; MCP3202_Driver:U2|MCP3202_AD0[7] ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.375      ; 45.189     ;
; -42.707 ; MCP3202_Driver:U2|MCP3202_AD0[2] ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.375      ; 45.166     ;
; -42.686 ; MCP3202_Driver:U2|MCP3202_AD1[0] ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.369      ; 45.159     ;
; -42.684 ; MCP3202_Driver:U2|MCP3202_AD1[2] ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.369      ; 45.157     ;
; -42.657 ; MCP3202_Driver:U2|MCP3202_AD0[1] ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.544      ; 45.453     ;
; -42.630 ; MCP3202_Driver:U2|MCP3202_AD0[5] ; LCM_com_data2[17][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.377      ; 45.255     ;
; -42.625 ; MCP3202_Driver:U2|MCP3202_AD0[6] ; LCM_com_data2[17][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.377      ; 45.250     ;
; -42.611 ; MCP3202_Driver:U2|MCP3202_AD0[7] ; LCM_com_data2[17][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.377      ; 45.236     ;
; -42.590 ; MCP3202_Driver:U2|MCP3202_AD0[5] ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.368      ; 45.062     ;
; -42.588 ; MCP3202_Driver:U2|MCP3202_AD0[2] ; LCM_com_data2[17][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.377      ; 45.213     ;
; -42.585 ; MCP3202_Driver:U2|MCP3202_AD0[6] ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.368      ; 45.057     ;
; -42.582 ; MCP3202_Driver:U2|MCP3202_AD0[0] ; LCM_com_data2[20][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.542      ; 45.399     ;
; -42.574 ; MCP3202_Driver:U2|MCP3202_AD0[5] ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.353      ; 45.024     ;
; -42.571 ; MCP3202_Driver:U2|MCP3202_AD0[7] ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.368      ; 45.043     ;
; -42.569 ; MCP3202_Driver:U2|MCP3202_AD0[6] ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.353      ; 45.019     ;
; -42.568 ; MCP3202_Driver:U2|MCP3202_AD0[4] ; LCM_com_data2[20][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.357      ; 45.002     ;
; -42.567 ; MCP3202_Driver:U2|MCP3202_AD0[4] ; LCM_com_data2[10][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.357      ; 44.999     ;
; -42.562 ; MCP3202_Driver:U2|MCP3202_AD0[5] ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.375      ; 45.041     ;
; -42.557 ; MCP3202_Driver:U2|MCP3202_AD0[6] ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.375      ; 45.036     ;
; -42.555 ; MCP3202_Driver:U2|MCP3202_AD0[7] ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.353      ; 45.005     ;
; -42.550 ; MCP3202_Driver:U2|MCP3202_AD0[0] ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.514      ; 45.319     ;
; -42.548 ; MCP3202_Driver:U2|MCP3202_AD0[2] ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.368      ; 45.020     ;
; -42.543 ; MCP3202_Driver:U2|MCP3202_AD0[7] ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 2.375      ; 45.022     ;
+---------+----------------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'FD[0]'                                                                                      ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -6.768 ; LCMx[2]   ; DBi[1]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.755     ; 7.015      ;
; -6.709 ; LCMx[2]   ; DBi[3]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.755     ; 6.956      ;
; -6.708 ; LCMx[2]   ; DBi[0]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.757     ; 6.953      ;
; -6.693 ; LCMx[1]   ; DBi[1]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.765     ; 6.930      ;
; -6.634 ; LCMx[1]   ; DBi[3]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.765     ; 6.871      ;
; -6.633 ; LCMx[1]   ; DBi[0]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.767     ; 6.868      ;
; -6.541 ; LCMx[2]   ; DBi[2]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.754     ; 6.789      ;
; -6.514 ; LCMx[2]   ; LCM_com_data[16][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.756     ; 6.760      ;
; -6.514 ; LCMx[2]   ; LCM_com_data[8][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.756     ; 6.760      ;
; -6.514 ; LCMx[2]   ; LCM_com_data[9][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.756     ; 6.760      ;
; -6.514 ; LCMx[2]   ; LCM_com_data[8][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.756     ; 6.760      ;
; -6.510 ; LCMx[0]   ; DBi[1]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.765     ; 6.747      ;
; -6.486 ; LCMx[2]   ; LCM_com_data[20][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.763     ; 6.725      ;
; -6.486 ; LCMx[2]   ; LCM_com_data[20][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.763     ; 6.725      ;
; -6.486 ; LCMx[2]   ; LCM_com_data[16][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.764     ; 6.724      ;
; -6.486 ; LCMx[2]   ; LCM_com_data[20][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.764     ; 6.724      ;
; -6.486 ; LCMx[2]   ; LCM_com_data[10][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.764     ; 6.724      ;
; -6.486 ; LCMx[2]   ; LCM_com_data[13][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.764     ; 6.724      ;
; -6.483 ; LCMx[2]   ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.755     ; 6.730      ;
; -6.483 ; LCMx[2]   ; LCM_com_data[19][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.755     ; 6.730      ;
; -6.479 ; LCMx[2]   ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.752     ; 6.729      ;
; -6.479 ; LCMx[2]   ; LCM_com_data[10][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.752     ; 6.729      ;
; -6.466 ; LCMx[1]   ; DBi[2]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.764     ; 6.704      ;
; -6.460 ; LCMx[2]   ; LCM_com_data[18][4]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.759     ; 6.703      ;
; -6.460 ; LCMx[2]   ; LCM_com_data[5][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.759     ; 6.703      ;
; -6.460 ; LCMx[2]   ; LCM_com_data[7][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.759     ; 6.703      ;
; -6.460 ; LCMx[2]   ; LCM_com_data[7][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.759     ; 6.703      ;
; -6.454 ; LCMx[2]   ; LCM_com_data[16][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.754     ; 6.702      ;
; -6.454 ; LCMx[2]   ; LCM_com_data[10][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.754     ; 6.702      ;
; -6.454 ; LCMx[2]   ; LCM_com_data[6][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.754     ; 6.702      ;
; -6.454 ; LCMx[2]   ; LCM_com_data[16][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.754     ; 6.702      ;
; -6.452 ; LCMx[2]   ; RS                            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.755     ; 6.699      ;
; -6.451 ; LCMx[0]   ; DBi[3]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.765     ; 6.688      ;
; -6.450 ; LCMx[0]   ; DBi[0]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.767     ; 6.685      ;
; -6.444 ; LCMx[2]   ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.760     ; 6.686      ;
; -6.444 ; LCMx[2]   ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.760     ; 6.686      ;
; -6.444 ; LCMx[2]   ; LCM_com_data[5][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.760     ; 6.686      ;
; -6.439 ; LCMx[1]   ; LCM_com_data[16][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.766     ; 6.675      ;
; -6.439 ; LCMx[1]   ; LCM_com_data[8][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.766     ; 6.675      ;
; -6.439 ; LCMx[1]   ; LCM_com_data[9][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.766     ; 6.675      ;
; -6.439 ; LCMx[1]   ; LCM_com_data[8][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.766     ; 6.675      ;
; -6.438 ; LCMx[2]   ; LCM_com_data[4][6]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.759     ; 6.681      ;
; -6.438 ; LCMx[2]   ; LCM_com_data[16][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.759     ; 6.681      ;
; -6.438 ; LCMx[2]   ; LCM_com_data[15][0]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.759     ; 6.681      ;
; -6.436 ; LCMx[2]   ; LCM_com_data[9][7]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.757     ; 6.681      ;
; -6.436 ; LCMx[2]   ; LCM_com_data[7][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.757     ; 6.681      ;
; -6.436 ; LCMx[2]   ; LCM_com_data[6][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.757     ; 6.681      ;
; -6.436 ; LCMx[2]   ; LCM_com_data[13][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.757     ; 6.681      ;
; -6.436 ; LCMx[2]   ; LCM_com_data[16][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.757     ; 6.681      ;
; -6.426 ; LCMx[2]   ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.755     ; 6.673      ;
; -6.416 ; LCMx[2]   ; DBi[5]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.753     ; 6.665      ;
; -6.413 ; LCMx[2]   ; DBi[7]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.754     ; 6.661      ;
; -6.411 ; LCMx[1]   ; LCM_com_data[20][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.773     ; 6.640      ;
; -6.411 ; LCMx[1]   ; LCM_com_data[20][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.773     ; 6.640      ;
; -6.411 ; LCMx[1]   ; LCM_com_data[16][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.774     ; 6.639      ;
; -6.411 ; LCMx[1]   ; LCM_com_data[20][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.774     ; 6.639      ;
; -6.411 ; LCMx[1]   ; LCM_com_data[10][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.774     ; 6.639      ;
; -6.411 ; LCMx[1]   ; LCM_com_data[13][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.774     ; 6.639      ;
; -6.409 ; LCMx[2]   ; LCM_com_data[19][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.758     ; 6.653      ;
; -6.408 ; LCMx[1]   ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.765     ; 6.645      ;
; -6.408 ; LCMx[1]   ; LCM_com_data[19][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.765     ; 6.645      ;
; -6.404 ; LCMx[2]   ; DBi[6]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.757     ; 6.649      ;
; -6.404 ; LCMx[1]   ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.762     ; 6.644      ;
; -6.404 ; LCMx[1]   ; LCM_com_data[10][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.762     ; 6.644      ;
; -6.402 ; LCMx[2]   ; LCM_com_data[8][1]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.757     ; 6.647      ;
; -6.402 ; LCMx[2]   ; LCM_com_data[10][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.757     ; 6.647      ;
; -6.402 ; LCMx[2]   ; LCM_com_data[13][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.757     ; 6.647      ;
; -6.402 ; LCMx[2]   ; LCM_com_data[12][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.757     ; 6.647      ;
; -6.393 ; LCMx[2]   ; LCM_com_data[5][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.757     ; 6.638      ;
; -6.393 ; LCMx[2]   ; LCM_com_data[4][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.757     ; 6.638      ;
; -6.385 ; LCMx[1]   ; LCM_com_data[18][4]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.769     ; 6.618      ;
; -6.385 ; LCMx[1]   ; LCM_com_data[5][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.769     ; 6.618      ;
; -6.385 ; LCMx[1]   ; LCM_com_data[7][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.769     ; 6.618      ;
; -6.385 ; LCMx[1]   ; LCM_com_data[7][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.769     ; 6.618      ;
; -6.379 ; LCMx[1]   ; LCM_com_data[16][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.764     ; 6.617      ;
; -6.379 ; LCMx[1]   ; LCM_com_data[10][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.764     ; 6.617      ;
; -6.379 ; LCMx[1]   ; LCM_com_data[6][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.764     ; 6.617      ;
; -6.379 ; LCMx[1]   ; LCM_com_data[16][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.764     ; 6.617      ;
; -6.377 ; LCMx[1]   ; RS                            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.765     ; 6.614      ;
; -6.369 ; LCMx[1]   ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.770     ; 6.601      ;
; -6.369 ; LCMx[1]   ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.770     ; 6.601      ;
; -6.369 ; LCMx[1]   ; LCM_com_data[5][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.770     ; 6.601      ;
; -6.367 ; LCMx[2]   ; LCM_com_data[11][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.754     ; 6.615      ;
; -6.367 ; LCMx[2]   ; LCM_com_data[12][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.757     ; 6.612      ;
; -6.367 ; LCMx[2]   ; LCM_com_data[15][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.757     ; 6.612      ;
; -6.367 ; LCMx[2]   ; LCM_com_data[19][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.754     ; 6.615      ;
; -6.367 ; LCMx[2]   ; LCM_com_data[20][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.754     ; 6.615      ;
; -6.367 ; LCMx[2]   ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.754     ; 6.615      ;
; -6.367 ; LCMx[2]   ; LCM_com_data[9][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.757     ; 6.612      ;
; -6.367 ; LCMx[2]   ; LCM_com_data[9][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.757     ; 6.612      ;
; -6.367 ; LCMx[2]   ; LCM_com_data[8][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.757     ; 6.612      ;
; -6.363 ; LCMx[1]   ; LCM_com_data[4][6]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.769     ; 6.596      ;
; -6.363 ; LCMx[1]   ; LCM_com_data[16][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.769     ; 6.596      ;
; -6.363 ; LCMx[1]   ; LCM_com_data[15][0]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.769     ; 6.596      ;
; -6.361 ; LCMx[1]   ; LCM_com_data[9][7]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.767     ; 6.596      ;
; -6.361 ; LCMx[1]   ; LCM_com_data[7][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.767     ; 6.596      ;
; -6.361 ; LCMx[1]   ; LCM_com_data[6][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.767     ; 6.596      ;
; -6.361 ; LCMx[1]   ; LCM_com_data[13][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.767     ; 6.596      ;
; -6.361 ; LCMx[1]   ; LCM_com_data[16][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.767     ; 6.596      ;
; -6.360 ; LCMx[2]   ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.759     ; 6.603      ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'FD[17]'                                                                                        ;
+--------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; -5.697 ; times[9]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.123     ; 3.576      ;
; -5.697 ; times[9]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.123     ; 3.576      ;
; -5.697 ; times[9]                     ; LCM[2]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.123     ; 3.576      ;
; -5.673 ; times[5]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.123     ; 3.552      ;
; -5.673 ; times[5]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.123     ; 3.552      ;
; -5.673 ; times[5]                     ; LCM[2]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.123     ; 3.552      ;
; -5.672 ; times[7]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.123     ; 3.551      ;
; -5.672 ; times[7]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.123     ; 3.551      ;
; -5.672 ; times[7]                     ; LCM[2]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.123     ; 3.551      ;
; -5.647 ; times[8]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.123     ; 3.526      ;
; -5.647 ; times[8]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.123     ; 3.526      ;
; -5.647 ; times[8]                     ; LCM[2]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.123     ; 3.526      ;
; -5.499 ; times[4]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.123     ; 3.378      ;
; -5.499 ; times[4]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.123     ; 3.378      ;
; -5.499 ; times[4]                     ; LCM[2]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.123     ; 3.378      ;
; -5.361 ; times[6]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.123     ; 3.240      ;
; -5.361 ; times[6]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.123     ; 3.240      ;
; -5.361 ; times[6]                     ; LCM[2]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.123     ; 3.240      ;
; -5.358 ; MCP3202_Driver:U2|MCP3202_S  ; LCM[1]        ; FD[4]        ; FD[17]      ; 1.000        ; -2.935     ; 3.425      ;
; -5.358 ; MCP3202_Driver:U2|MCP3202_S  ; LCM[0]        ; FD[4]        ; FD[17]      ; 1.000        ; -2.935     ; 3.425      ;
; -5.358 ; MCP3202_Driver:U2|MCP3202_S  ; LCM[2]        ; FD[4]        ; FD[17]      ; 1.000        ; -2.935     ; 3.425      ;
; -5.339 ; times[10]                    ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.123     ; 3.218      ;
; -5.339 ; times[10]                    ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.123     ; 3.218      ;
; -5.339 ; times[10]                    ; LCM[2]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.123     ; 3.218      ;
; -5.289 ; times[3]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.123     ; 3.168      ;
; -5.289 ; times[3]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.123     ; 3.168      ;
; -5.289 ; times[3]                     ; LCM[2]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.123     ; 3.168      ;
; -5.282 ; times[1]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.123     ; 3.161      ;
; -5.282 ; times[1]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.123     ; 3.161      ;
; -5.282 ; times[1]                     ; LCM[2]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.123     ; 3.161      ;
; -5.124 ; times[2]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.123     ; 3.003      ;
; -5.124 ; times[2]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.123     ; 3.003      ;
; -5.124 ; times[2]                     ; LCM[2]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.123     ; 3.003      ;
; -5.047 ; MCP3202_RESET                ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.120     ; 2.929      ;
; -5.047 ; MCP3202_RESET                ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.120     ; 2.929      ;
; -5.047 ; MCP3202_RESET                ; LCM[2]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.120     ; 2.929      ;
; -4.965 ; times[0]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.123     ; 2.844      ;
; -4.965 ; times[0]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.123     ; 2.844      ;
; -4.965 ; times[0]                     ; LCM[2]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.123     ; 2.844      ;
; -4.827 ; MCP3202_Driver:U2|MCP3202_ok ; LCM[1]        ; FD[4]        ; FD[17]      ; 1.000        ; -2.935     ; 2.894      ;
; -4.827 ; MCP3202_Driver:U2|MCP3202_ok ; LCM[0]        ; FD[4]        ; FD[17]      ; 1.000        ; -2.935     ; 2.894      ;
; -4.827 ; MCP3202_Driver:U2|MCP3202_ok ; LCM[2]        ; FD[4]        ; FD[17]      ; 1.000        ; -2.935     ; 2.894      ;
; -4.144 ; LCMPok                       ; LCM[1]        ; FD[0]        ; FD[17]      ; 1.000        ; -2.870     ; 2.276      ;
; -4.144 ; LCMPok                       ; LCM[0]        ; FD[0]        ; FD[17]      ; 1.000        ; -2.870     ; 2.276      ;
; -4.144 ; LCMPok                       ; LCM[2]        ; FD[0]        ; FD[17]      ; 1.000        ; -2.870     ; 2.276      ;
; -3.606 ; LCM_DM[0]                    ; LCM[1]        ; FD[18]       ; FD[17]      ; 1.000        ; -3.110     ; 1.498      ;
; -3.602 ; LCM_DM[0]                    ; LCM[2]        ; FD[18]       ; FD[17]      ; 1.000        ; -3.110     ; 1.494      ;
; -3.484 ; LCM_DM[1]                    ; LCM[1]        ; FD[18]       ; FD[17]      ; 1.000        ; -3.110     ; 1.376      ;
; -3.484 ; LCM_DM[1]                    ; LCM[2]        ; FD[18]       ; FD[17]      ; 1.000        ; -3.110     ; 1.376      ;
; -3.474 ; LCM_DM[0]                    ; LCM[0]        ; FD[18]       ; FD[17]      ; 1.000        ; -3.110     ; 1.366      ;
; -2.581 ; times[3]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.073     ; 3.510      ;
; -2.581 ; times[1]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.073     ; 3.510      ;
; -2.511 ; times[9]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.073     ; 3.440      ;
; -2.461 ; times[8]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.073     ; 3.390      ;
; -2.407 ; times[2]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.073     ; 3.336      ;
; -2.271 ; times[0]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.073     ; 3.200      ;
; -2.239 ; MCP3202_RESET                ; times[3]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.068     ; 3.173      ;
; -2.239 ; MCP3202_RESET                ; times[1]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.068     ; 3.173      ;
; -2.239 ; MCP3202_RESET                ; times[2]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.068     ; 3.173      ;
; -2.239 ; MCP3202_RESET                ; times[0]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.068     ; 3.173      ;
; -2.239 ; MCP3202_RESET                ; times[8]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.068     ; 3.173      ;
; -2.239 ; MCP3202_RESET                ; times[9]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.068     ; 3.173      ;
; -2.239 ; MCP3202_RESET                ; times[10]     ; FD[17]       ; FD[17]      ; 1.000        ; -0.068     ; 3.173      ;
; -2.239 ; MCP3202_RESET                ; times[5]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.068     ; 3.173      ;
; -2.239 ; MCP3202_RESET                ; times[7]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.068     ; 3.173      ;
; -2.239 ; MCP3202_RESET                ; times[4]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.068     ; 3.173      ;
; -2.239 ; MCP3202_RESET                ; times[6]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.068     ; 3.173      ;
; -2.221 ; MCP3202_Driver:U2|MCP3202_ok ; times[3]      ; FD[4]        ; FD[17]      ; 1.000        ; 0.009      ; 3.232      ;
; -2.221 ; MCP3202_Driver:U2|MCP3202_ok ; times[1]      ; FD[4]        ; FD[17]      ; 1.000        ; 0.009      ; 3.232      ;
; -2.221 ; MCP3202_Driver:U2|MCP3202_ok ; times[2]      ; FD[4]        ; FD[17]      ; 1.000        ; 0.009      ; 3.232      ;
; -2.221 ; MCP3202_Driver:U2|MCP3202_ok ; times[0]      ; FD[4]        ; FD[17]      ; 1.000        ; 0.009      ; 3.232      ;
; -2.221 ; MCP3202_Driver:U2|MCP3202_ok ; times[8]      ; FD[4]        ; FD[17]      ; 1.000        ; 0.009      ; 3.232      ;
; -2.221 ; MCP3202_Driver:U2|MCP3202_ok ; times[9]      ; FD[4]        ; FD[17]      ; 1.000        ; 0.009      ; 3.232      ;
; -2.221 ; MCP3202_Driver:U2|MCP3202_ok ; times[10]     ; FD[4]        ; FD[17]      ; 1.000        ; 0.009      ; 3.232      ;
; -2.221 ; MCP3202_Driver:U2|MCP3202_ok ; times[5]      ; FD[4]        ; FD[17]      ; 1.000        ; 0.009      ; 3.232      ;
; -2.221 ; MCP3202_Driver:U2|MCP3202_ok ; times[7]      ; FD[4]        ; FD[17]      ; 1.000        ; 0.009      ; 3.232      ;
; -2.221 ; MCP3202_Driver:U2|MCP3202_ok ; times[4]      ; FD[4]        ; FD[17]      ; 1.000        ; 0.009      ; 3.232      ;
; -2.221 ; MCP3202_Driver:U2|MCP3202_ok ; times[6]      ; FD[4]        ; FD[17]      ; 1.000        ; 0.009      ; 3.232      ;
; -2.190 ; times[5]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.073     ; 3.119      ;
; -2.189 ; times[7]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.073     ; 3.118      ;
; -2.179 ; LCMPok                       ; times[3]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.074      ; 3.255      ;
; -2.179 ; LCMPok                       ; times[1]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.074      ; 3.255      ;
; -2.179 ; LCMPok                       ; times[2]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.074      ; 3.255      ;
; -2.179 ; LCMPok                       ; times[0]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.074      ; 3.255      ;
; -2.179 ; LCMPok                       ; times[8]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.074      ; 3.255      ;
; -2.179 ; LCMPok                       ; times[9]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.074      ; 3.255      ;
; -2.179 ; LCMPok                       ; times[10]     ; FD[0]        ; FD[17]      ; 1.000        ; 0.074      ; 3.255      ;
; -2.179 ; LCMPok                       ; times[5]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.074      ; 3.255      ;
; -2.179 ; LCMPok                       ; times[7]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.074      ; 3.255      ;
; -2.179 ; LCMPok                       ; times[4]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.074      ; 3.255      ;
; -2.179 ; LCMPok                       ; times[6]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.074      ; 3.255      ;
; -2.153 ; times[10]                    ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.073     ; 3.082      ;
; -2.016 ; times[4]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.073     ; 2.945      ;
; -1.878 ; times[6]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.073     ; 2.807      ;
; -1.680 ; MCP3202_RESET                ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.074     ; 2.608      ;
; -1.565 ; times[3]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.077     ; 2.490      ;
; -1.565 ; times[1]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.077     ; 2.490      ;
; -1.538 ; times[0]                     ; times[9]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 2.469      ;
; -1.502 ; MCP3202_Driver:U2|MCP3202_ok ; LCMP_RESET    ; FD[4]        ; FD[17]      ; 1.000        ; 0.003      ; 2.507      ;
; -1.499 ; times[0]                     ; times[10]     ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 2.430      ;
+--------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'FD[4]'                                                                                                       ;
+--------+------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -3.230 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.094     ; 4.138      ;
; -3.192 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.094     ; 4.100      ;
; -3.185 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 4.091      ;
; -3.185 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 4.091      ;
; -3.184 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 4.090      ;
; -3.184 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 4.090      ;
; -3.184 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 4.090      ;
; -3.184 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 4.090      ;
; -3.184 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 4.090      ;
; -3.184 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 4.090      ;
; -3.184 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 4.090      ;
; -3.184 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 4.090      ;
; -3.184 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 4.090      ;
; -3.184 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 4.090      ;
; -3.184 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 4.090      ;
; -3.177 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.097     ; 4.082      ;
; -3.177 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.097     ; 4.082      ;
; -3.177 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.097     ; 4.082      ;
; -3.177 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.097     ; 4.082      ;
; -3.147 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 4.053      ;
; -3.147 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 4.053      ;
; -3.147 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 4.053      ;
; -3.147 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 4.053      ;
; -3.146 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD0[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 4.052      ;
; -3.146 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 4.052      ;
; -3.146 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD0[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 4.052      ;
; -3.146 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD0[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 4.052      ;
; -3.146 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 4.052      ;
; -3.146 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 4.052      ;
; -3.146 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 4.052      ;
; -3.146 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 4.052      ;
; -3.146 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 4.052      ;
; -3.146 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 4.052      ;
; -3.146 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 4.052      ;
; -3.139 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.097     ; 4.044      ;
; -3.139 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.097     ; 4.044      ;
; -3.139 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.097     ; 4.044      ;
; -3.139 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.097     ; 4.044      ;
; -3.125 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.095     ; 4.032      ;
; -3.109 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 4.015      ;
; -3.109 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 4.015      ;
; -3.109 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 4.015      ;
; -3.109 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 4.015      ;
; -3.102 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.094     ; 4.010      ;
; -3.087 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.095     ; 3.994      ;
; -3.070 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 3.976      ;
; -3.070 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 3.976      ;
; -3.056 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 3.962      ;
; -3.056 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 3.962      ;
; -3.056 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 3.962      ;
; -3.056 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 3.962      ;
; -3.056 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 3.962      ;
; -3.056 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 3.962      ;
; -3.056 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 3.962      ;
; -3.056 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 3.962      ;
; -3.056 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 3.962      ;
; -3.056 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 3.962      ;
; -3.056 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 3.962      ;
; -3.049 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.097     ; 3.954      ;
; -3.049 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.097     ; 3.954      ;
; -3.049 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.097     ; 3.954      ;
; -3.049 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.097     ; 3.954      ;
; -3.026 ; MCP3202_Driver:U2|i[0] ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 3.932      ;
; -3.026 ; MCP3202_Driver:U2|i[0] ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 3.932      ;
; -3.019 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 3.925      ;
; -3.019 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 3.925      ;
; -3.019 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 3.925      ;
; -3.019 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 3.925      ;
; -2.997 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.095     ; 3.904      ;
; -2.902 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_ADs[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.094     ; 3.810      ;
; -2.902 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.094     ; 3.810      ;
; -2.902 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.094     ; 3.810      ;
; -2.902 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_ADs[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.094     ; 3.810      ;
; -2.902 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.094     ; 3.810      ;
; -2.902 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_ADs[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.094     ; 3.810      ;
; -2.902 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_ADs[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.094     ; 3.810      ;
; -2.902 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.094     ; 3.810      ;
; -2.902 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.094     ; 3.810      ;
; -2.902 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.094     ; 3.810      ;
; -2.902 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.094     ; 3.810      ;
; -2.902 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.094     ; 3.810      ;
; -2.851 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.094     ; 3.759      ;
; -2.820 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 3.726      ;
; -2.820 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 3.726      ;
; -2.805 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD0[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 3.711      ;
; -2.805 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 3.711      ;
; -2.805 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD0[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 3.711      ;
; -2.805 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD0[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 3.711      ;
; -2.805 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 3.711      ;
; -2.805 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 3.711      ;
; -2.805 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 3.711      ;
; -2.805 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 3.711      ;
; -2.805 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 3.711      ;
; -2.805 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 3.711      ;
; -2.805 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.096     ; 3.711      ;
; -2.798 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.097     ; 3.703      ;
; -2.798 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.097     ; 3.703      ;
; -2.798 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.097     ; 3.703      ;
; -2.798 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.097     ; 3.703      ;
; -2.787 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_ADs[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.094     ; 3.695      ;
+--------+------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'FD[7]'                                                                                                                         ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.061 ; DBi[5]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.138     ; 3.925      ;
; -2.927 ; DBi[6]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.134     ; 3.795      ;
; -2.899 ; LCM_4bit_driver:LCMset|Timeout[4] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.072     ; 3.829      ;
; -2.788 ; LCM_4bit_driver:LCMset|Timeout[2] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.072     ; 3.718      ;
; -2.785 ; DBi[2]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.137     ; 3.650      ;
; -2.784 ; DBi[4]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.136     ; 3.650      ;
; -2.783 ; LCM_4bit_driver:LCMset|Timeout[3] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.072     ; 3.713      ;
; -2.772 ; DBi[7]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.137     ; 3.637      ;
; -2.746 ; LCM_4bit_driver:LCMset|Timeout[6] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.072     ; 3.676      ;
; -2.715 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.072     ; 3.645      ;
; -2.712 ; DBi[0]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.134     ; 3.580      ;
; -2.671 ; DBi[5]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.138     ; 3.535      ;
; -2.562 ; LCM_4bit_driver:LCMset|Timeout[8] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.072     ; 3.492      ;
; -2.537 ; DBi[6]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.134     ; 3.405      ;
; -2.518 ; LCM_4bit_driver:LCMset|Timeout[7] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.072     ; 3.448      ;
; -2.509 ; LCM_4bit_driver:LCMset|Timeout[4] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.072     ; 3.439      ;
; -2.447 ; LCM_4bit_driver:LCMset|Timeout[0] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.072     ; 3.377      ;
; -2.425 ; LCM_4bit_driver:LCMset|Timeout[5] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.072     ; 3.355      ;
; -2.395 ; DBi[2]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.137     ; 3.260      ;
; -2.394 ; DBi[4]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.136     ; 3.260      ;
; -2.391 ; DBi[1]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.137     ; 3.256      ;
; -2.389 ; LCM_4bit_driver:LCMset|Timeout[3] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.072     ; 3.319      ;
; -2.388 ; DBi[3]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.137     ; 3.253      ;
; -2.382 ; DBi[7]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.137     ; 3.247      ;
; -2.328 ; LCM_4bit_driver:LCMset|Timeout[6] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.072     ; 3.258      ;
; -2.322 ; DBi[0]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.134     ; 3.190      ;
; -2.271 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.068     ; 3.205      ;
; -2.253 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 3.185      ;
; -2.253 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 3.185      ;
; -2.225 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.069     ; 3.158      ;
; -2.225 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.069     ; 3.158      ;
; -2.225 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.069     ; 3.158      ;
; -2.225 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.069     ; 3.158      ;
; -2.225 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.069     ; 3.158      ;
; -2.225 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.069     ; 3.158      ;
; -2.225 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.069     ; 3.158      ;
; -2.225 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.069     ; 3.158      ;
; -2.225 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.069     ; 3.158      ;
; -2.128 ; LCM_4bit_driver:LCMset|Timeout[7] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.072     ; 3.058      ;
; -2.125 ; RS                                ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.137     ; 2.990      ;
; -2.074 ; LCM_4bit_driver:LCMset|Timeout[2] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.072     ; 3.004      ;
; -2.033 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 1.000        ; -0.068     ; 2.967      ;
; -2.001 ; DBi[1]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.137     ; 2.866      ;
; -1.998 ; DBi[3]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.137     ; 2.863      ;
; -1.945 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.877      ;
; -1.917 ; LCM_4bit_driver:LCMset|Timeout[0] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.072     ; 2.847      ;
; -1.888 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.820      ;
; -1.850 ; LCM_4bit_driver:LCMset|Timeout[5] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.072     ; 2.780      ;
; -1.846 ; LCM_4bit_driver:LCMset|BF         ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.778      ;
; -1.841 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.068     ; 2.775      ;
; -1.823 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.755      ;
; -1.823 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.755      ;
; -1.802 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.069     ; 2.735      ;
; -1.802 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.069     ; 2.735      ;
; -1.802 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.069     ; 2.735      ;
; -1.802 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.069     ; 2.735      ;
; -1.802 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.069     ; 2.735      ;
; -1.802 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.069     ; 2.735      ;
; -1.802 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.069     ; 2.735      ;
; -1.802 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.069     ; 2.735      ;
; -1.802 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.069     ; 2.735      ;
; -1.762 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.072     ; 2.692      ;
; -1.723 ; LCM_4bit_driver:LCMset|Timeout[8] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.072     ; 2.653      ;
; -1.668 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.600      ;
; -1.607 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 1.000        ; -0.068     ; 2.541      ;
; -1.591 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.068     ; 2.525      ;
; -1.587 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.069     ; 2.520      ;
; -1.587 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.069     ; 2.520      ;
; -1.587 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.069     ; 2.520      ;
; -1.587 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.069     ; 2.520      ;
; -1.587 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.069     ; 2.520      ;
; -1.587 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.069     ; 2.520      ;
; -1.587 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.069     ; 2.520      ;
; -1.587 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.069     ; 2.520      ;
; -1.587 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.069     ; 2.520      ;
; -1.573 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.505      ;
; -1.573 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.505      ;
; -1.549 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.068     ; 2.483      ;
; -1.531 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.463      ;
; -1.531 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.463      ;
; -1.515 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.447      ;
; -1.490 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.069     ; 2.423      ;
; -1.490 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.069     ; 2.423      ;
; -1.490 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.069     ; 2.423      ;
; -1.490 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.069     ; 2.423      ;
; -1.490 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.069     ; 2.423      ;
; -1.490 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.069     ; 2.423      ;
; -1.490 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.069     ; 2.423      ;
; -1.490 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.069     ; 2.423      ;
; -1.490 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.069     ; 2.423      ;
; -1.474 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.406      ;
; -1.465 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.397      ;
; -1.461 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.393      ;
; -1.437 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 1.000        ; -0.068     ; 2.371      ;
; -1.360 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.291      ;
; -1.339 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 1.000        ; -0.068     ; 2.273      ;
; -1.265 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.197      ;
; -1.259 ; LCM_4bit_driver:LCMset|Timeout[2] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.071     ; 2.190      ;
; -1.250 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.182      ;
; -1.245 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.177      ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'gckP31'                                                               ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -1.743 ; FD[1]     ; FD[18]  ; gckP31       ; gckP31      ; 1.000        ; -0.068     ; 2.677      ;
; -1.696 ; FD[2]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.068     ; 2.630      ;
; -1.657 ; FD[2]     ; FD[18]  ; gckP31       ; gckP31      ; 1.000        ; -0.068     ; 2.591      ;
; -1.617 ; FD[1]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.068     ; 2.551      ;
; -1.617 ; FD[3]     ; FD[18]  ; gckP31       ; gckP31      ; 1.000        ; -0.068     ; 2.551      ;
; -1.606 ; FD[1]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.068     ; 2.540      ;
; -1.570 ; FD[2]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.068     ; 2.504      ;
; -1.531 ; FD[2]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.068     ; 2.465      ;
; -1.491 ; FD[1]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.068     ; 2.425      ;
; -1.491 ; FD[3]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.068     ; 2.425      ;
; -1.486 ; FD[5]     ; FD[18]  ; gckP31       ; gckP31      ; 1.000        ; -0.068     ; 2.420      ;
; -1.480 ; FD[3]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.068     ; 2.414      ;
; -1.480 ; FD[1]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.068     ; 2.414      ;
; -1.444 ; FD[2]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.068     ; 2.378      ;
; -1.443 ; FD[6]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.068     ; 2.377      ;
; -1.405 ; FD[2]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.068     ; 2.339      ;
; -1.404 ; FD[6]     ; FD[18]  ; gckP31       ; gckP31      ; 1.000        ; -0.068     ; 2.338      ;
; -1.365 ; FD[1]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.068     ; 2.299      ;
; -1.365 ; FD[3]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.068     ; 2.299      ;
; -1.361 ; FD[5]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.068     ; 2.295      ;
; -1.360 ; FD[5]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.068     ; 2.294      ;
; -1.354 ; FD[3]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.068     ; 2.288      ;
; -1.354 ; FD[1]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.068     ; 2.288      ;
; -1.318 ; FD[2]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.068     ; 2.252      ;
; -1.317 ; FD[8]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.068     ; 2.251      ;
; -1.317 ; FD[6]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.068     ; 2.251      ;
; -1.279 ; FD[2]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.068     ; 2.213      ;
; -1.278 ; FD[8]     ; FD[18]  ; gckP31       ; gckP31      ; 1.000        ; -0.068     ; 2.212      ;
; -1.278 ; FD[6]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.068     ; 2.212      ;
; -1.239 ; FD[1]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.068     ; 2.173      ;
; -1.239 ; FD[3]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.068     ; 2.173      ;
; -1.235 ; FD[5]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.068     ; 2.169      ;
; -1.234 ; FD[5]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.068     ; 2.168      ;
; -1.233 ; FD[9]     ; FD[18]  ; gckP31       ; gckP31      ; 1.000        ; -0.068     ; 2.167      ;
; -1.228 ; FD[3]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.068     ; 2.162      ;
; -1.228 ; FD[1]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.068     ; 2.162      ;
; -1.194 ; FD[2]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.070     ; 2.126      ;
; -1.192 ; FD[10]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.123      ;
; -1.191 ; FD[8]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.068     ; 2.125      ;
; -1.191 ; FD[6]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.068     ; 2.125      ;
; -1.153 ; FD[10]    ; FD[18]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.084      ;
; -1.153 ; FD[2]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.068     ; 2.087      ;
; -1.152 ; FD[8]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.068     ; 2.086      ;
; -1.152 ; FD[6]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.068     ; 2.086      ;
; -1.115 ; FD[1]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.070     ; 2.047      ;
; -1.115 ; FD[11]    ; FD[18]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.046      ;
; -1.113 ; FD[3]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.068     ; 2.047      ;
; -1.109 ; FD[5]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.068     ; 2.043      ;
; -1.108 ; FD[9]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.068     ; 2.042      ;
; -1.108 ; FD[5]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.068     ; 2.042      ;
; -1.107 ; FD[9]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.068     ; 2.041      ;
; -1.104 ; FD[1]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.070     ; 2.036      ;
; -1.102 ; FD[3]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.068     ; 2.036      ;
; -1.068 ; FD[2]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.070     ; 2.000      ;
; -1.068 ; FD[12]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.999      ;
; -1.066 ; FD[10]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.997      ;
; -1.065 ; FD[8]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.068     ; 1.999      ;
; -1.065 ; FD[6]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.068     ; 1.999      ;
; -1.029 ; FD[12]    ; FD[18]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.960      ;
; -1.029 ; FD[2]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.070     ; 1.961      ;
; -1.027 ; FD[10]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.958      ;
; -1.026 ; FD[8]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.068     ; 1.960      ;
; -1.026 ; FD[6]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.068     ; 1.960      ;
; -0.989 ; FD[1]     ; FD[6]   ; gckP31       ; gckP31      ; 1.000        ; -0.070     ; 1.921      ;
; -0.989 ; FD[11]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.920      ;
; -0.989 ; FD[3]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.070     ; 1.921      ;
; -0.985 ; FD[13]    ; FD[18]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.916      ;
; -0.983 ; FD[5]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.068     ; 1.917      ;
; -0.982 ; FD[9]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.068     ; 1.916      ;
; -0.982 ; FD[5]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.068     ; 1.916      ;
; -0.981 ; FD[9]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.068     ; 1.915      ;
; -0.978 ; FD[3]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.070     ; 1.910      ;
; -0.978 ; FD[1]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.070     ; 1.910      ;
; -0.977 ; FD[11]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.908      ;
; -0.943 ; FD[14]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.874      ;
; -0.942 ; FD[2]     ; FD[5]   ; gckP31       ; gckP31      ; 1.000        ; -0.070     ; 1.874      ;
; -0.942 ; FD[12]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.873      ;
; -0.941 ; FD[6]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.070     ; 1.873      ;
; -0.940 ; FD[10]    ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.871      ;
; -0.939 ; FD[8]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.068     ; 1.873      ;
; -0.904 ; FD[14]    ; FD[18]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.835      ;
; -0.903 ; FD[12]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.834      ;
; -0.903 ; FD[2]     ; FD[6]   ; gckP31       ; gckP31      ; 1.000        ; -0.070     ; 1.835      ;
; -0.901 ; FD[10]    ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.832      ;
; -0.900 ; FD[8]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.068     ; 1.834      ;
; -0.900 ; FD[6]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.068     ; 1.834      ;
; -0.863 ; FD[1]     ; FD[4]   ; gckP31       ; gckP31      ; 1.000        ; -0.070     ; 1.795      ;
; -0.863 ; FD[11]    ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.794      ;
; -0.863 ; FD[3]     ; FD[6]   ; gckP31       ; gckP31      ; 1.000        ; -0.070     ; 1.795      ;
; -0.861 ; FD[15]    ; FD[18]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.792      ;
; -0.860 ; FD[13]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.791      ;
; -0.859 ; FD[13]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.790      ;
; -0.859 ; FD[5]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.070     ; 1.791      ;
; -0.858 ; FD[5]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.070     ; 1.790      ;
; -0.856 ; FD[9]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.068     ; 1.790      ;
; -0.855 ; FD[9]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.068     ; 1.789      ;
; -0.852 ; FD[3]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.070     ; 1.784      ;
; -0.852 ; FD[1]     ; FD[5]   ; gckP31       ; gckP31      ; 1.000        ; -0.070     ; 1.784      ;
; -0.851 ; FD[11]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.782      ;
; -0.817 ; FD[14]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.748      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'LCM_RESET'                                                                                         ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.108 ; RS        ; LCM_4bit_driver:LCMset|RSo~latch     ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.309     ; 0.737      ;
; -1.093 ; DBi[6]    ; LCM_4bit_driver:LCMset|DBii[2]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.311     ; 0.735      ;
; -1.089 ; DBi[4]    ; LCM_4bit_driver:LCMset|DBii[0]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.308     ; 0.736      ;
; -1.083 ; DBi[5]    ; LCM_4bit_driver:LCMset|DBii[1]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.309     ; 0.713      ;
; -1.079 ; DBi[7]    ; LCM_4bit_driver:LCMset|DBii[3]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.309     ; 0.724      ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'FD[18]'                                                                 ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -0.465 ; S1S[1]    ; LCM_DM[0] ; FD[17]       ; FD[18]      ; 1.000        ; -0.178     ; 1.289      ;
; -0.465 ; S1S[1]    ; LCM_DM[1] ; FD[17]       ; FD[18]      ; 1.000        ; -0.178     ; 1.289      ;
; -0.081 ; LCM_DM[0] ; LCM_DM[1] ; FD[18]       ; FD[18]      ; 1.000        ; -0.070     ; 1.013      ;
; 0.162  ; LCM_DM[0] ; LCM_DM[0] ; FD[18]       ; FD[18]      ; 1.000        ; -0.070     ; 0.770      ;
; 0.162  ; LCM_DM[1] ; LCM_DM[1] ; FD[18]       ; FD[18]      ; 1.000        ; -0.070     ; 0.770      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'gckP31'                                                                ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -1.447 ; FD[0]     ; FD[1]   ; FD[0]        ; gckP31      ; 0.000        ; 2.813      ; 1.831      ;
; -1.434 ; FD[4]     ; FD[4]   ; FD[4]        ; gckP31      ; 0.000        ; 2.813      ; 1.844      ;
; -1.162 ; FD[7]     ; FD[7]   ; FD[7]        ; gckP31      ; 0.000        ; 2.813      ; 2.116      ;
; -1.152 ; FD[0]     ; FD[1]   ; FD[0]        ; gckP31      ; -0.500       ; 2.813      ; 1.626      ;
; -1.151 ; FD[0]     ; FD[2]   ; FD[0]        ; gckP31      ; 0.000        ; 2.813      ; 2.127      ;
; -1.142 ; FD[4]     ; FD[4]   ; FD[4]        ; gckP31      ; -0.500       ; 2.813      ; 1.636      ;
; -1.136 ; FD[0]     ; FD[3]   ; FD[0]        ; gckP31      ; 0.000        ; 2.813      ; 2.142      ;
; -1.110 ; FD[4]     ; FD[5]   ; FD[4]        ; gckP31      ; 0.000        ; 2.813      ; 2.168      ;
; -1.029 ; FD[0]     ; FD[4]   ; FD[0]        ; gckP31      ; 0.000        ; 2.813      ; 2.249      ;
; -1.014 ; FD[0]     ; FD[5]   ; FD[0]        ; gckP31      ; 0.000        ; 2.813      ; 2.264      ;
; -1.003 ; FD[4]     ; FD[6]   ; FD[4]        ; gckP31      ; 0.000        ; 2.813      ; 2.275      ;
; -0.988 ; FD[4]     ; FD[7]   ; FD[4]        ; gckP31      ; 0.000        ; 2.813      ; 2.290      ;
; -0.907 ; FD[0]     ; FD[6]   ; FD[0]        ; gckP31      ; 0.000        ; 2.813      ; 2.371      ;
; -0.894 ; FD[7]     ; FD[7]   ; FD[7]        ; gckP31      ; -0.500       ; 2.813      ; 1.884      ;
; -0.892 ; FD[0]     ; FD[7]   ; FD[0]        ; gckP31      ; 0.000        ; 2.813      ; 2.386      ;
; -0.881 ; FD[4]     ; FD[8]   ; FD[4]        ; gckP31      ; 0.000        ; 2.813      ; 2.397      ;
; -0.866 ; FD[4]     ; FD[9]   ; FD[4]        ; gckP31      ; 0.000        ; 2.813      ; 2.412      ;
; -0.848 ; FD[0]     ; FD[2]   ; FD[0]        ; gckP31      ; -0.500       ; 2.813      ; 1.930      ;
; -0.843 ; FD[7]     ; FD[8]   ; FD[7]        ; gckP31      ; 0.000        ; 2.813      ; 2.435      ;
; -0.828 ; FD[7]     ; FD[9]   ; FD[7]        ; gckP31      ; 0.000        ; 2.813      ; 2.450      ;
; -0.785 ; FD[0]     ; FD[8]   ; FD[0]        ; gckP31      ; 0.000        ; 2.813      ; 2.493      ;
; -0.770 ; FD[4]     ; FD[5]   ; FD[4]        ; gckP31      ; -0.500       ; 2.813      ; 2.008      ;
; -0.770 ; FD[0]     ; FD[9]   ; FD[0]        ; gckP31      ; 0.000        ; 2.813      ; 2.508      ;
; -0.762 ; FD[4]     ; FD[10]  ; FD[4]        ; gckP31      ; 0.000        ; 2.816      ; 2.519      ;
; -0.755 ; FD[4]     ; FD[6]   ; FD[4]        ; gckP31      ; -0.500       ; 2.813      ; 2.023      ;
; -0.747 ; FD[4]     ; FD[11]  ; FD[4]        ; gckP31      ; 0.000        ; 2.816      ; 2.534      ;
; -0.741 ; FD[0]     ; FD[3]   ; FD[0]        ; gckP31      ; -0.500       ; 2.813      ; 2.037      ;
; -0.726 ; FD[0]     ; FD[4]   ; FD[0]        ; gckP31      ; -0.500       ; 2.813      ; 2.052      ;
; -0.724 ; FD[7]     ; FD[10]  ; FD[7]        ; gckP31      ; 0.000        ; 2.816      ; 2.557      ;
; -0.709 ; FD[7]     ; FD[11]  ; FD[7]        ; gckP31      ; 0.000        ; 2.816      ; 2.572      ;
; -0.666 ; FD[0]     ; FD[10]  ; FD[0]        ; gckP31      ; 0.000        ; 2.816      ; 2.615      ;
; -0.651 ; FD[0]     ; FD[11]  ; FD[0]        ; gckP31      ; 0.000        ; 2.816      ; 2.630      ;
; -0.648 ; FD[4]     ; FD[7]   ; FD[4]        ; gckP31      ; -0.500       ; 2.813      ; 2.130      ;
; -0.640 ; FD[4]     ; FD[12]  ; FD[4]        ; gckP31      ; 0.000        ; 2.816      ; 2.641      ;
; -0.633 ; FD[4]     ; FD[8]   ; FD[4]        ; gckP31      ; -0.500       ; 2.813      ; 2.145      ;
; -0.625 ; FD[4]     ; FD[13]  ; FD[4]        ; gckP31      ; 0.000        ; 2.816      ; 2.656      ;
; -0.619 ; FD[0]     ; FD[5]   ; FD[0]        ; gckP31      ; -0.500       ; 2.813      ; 2.159      ;
; -0.604 ; FD[0]     ; FD[6]   ; FD[0]        ; gckP31      ; -0.500       ; 2.813      ; 2.174      ;
; -0.602 ; FD[7]     ; FD[12]  ; FD[7]        ; gckP31      ; 0.000        ; 2.816      ; 2.679      ;
; -0.598 ; FD[7]     ; FD[8]   ; FD[7]        ; gckP31      ; -0.500       ; 2.813      ; 2.180      ;
; -0.587 ; FD[7]     ; FD[13]  ; FD[7]        ; gckP31      ; 0.000        ; 2.816      ; 2.694      ;
; -0.544 ; FD[0]     ; FD[12]  ; FD[0]        ; gckP31      ; 0.000        ; 2.816      ; 2.737      ;
; -0.529 ; FD[0]     ; FD[13]  ; FD[0]        ; gckP31      ; 0.000        ; 2.816      ; 2.752      ;
; -0.526 ; FD[4]     ; FD[9]   ; FD[4]        ; gckP31      ; -0.500       ; 2.813      ; 2.252      ;
; -0.518 ; FD[4]     ; FD[14]  ; FD[4]        ; gckP31      ; 0.000        ; 2.816      ; 2.763      ;
; -0.514 ; FD[4]     ; FD[10]  ; FD[4]        ; gckP31      ; -0.500       ; 2.816      ; 2.267      ;
; -0.503 ; FD[4]     ; FD[15]  ; FD[4]        ; gckP31      ; 0.000        ; 2.816      ; 2.778      ;
; -0.497 ; FD[0]     ; FD[7]   ; FD[0]        ; gckP31      ; -0.500       ; 2.813      ; 2.281      ;
; -0.491 ; FD[7]     ; FD[9]   ; FD[7]        ; gckP31      ; -0.500       ; 2.813      ; 2.287      ;
; -0.482 ; FD[0]     ; FD[8]   ; FD[0]        ; gckP31      ; -0.500       ; 2.813      ; 2.296      ;
; -0.480 ; FD[7]     ; FD[14]  ; FD[7]        ; gckP31      ; 0.000        ; 2.816      ; 2.801      ;
; -0.479 ; FD[7]     ; FD[10]  ; FD[7]        ; gckP31      ; -0.500       ; 2.816      ; 2.302      ;
; -0.465 ; FD[7]     ; FD[15]  ; FD[7]        ; gckP31      ; 0.000        ; 2.816      ; 2.816      ;
; -0.422 ; FD[0]     ; FD[14]  ; FD[0]        ; gckP31      ; 0.000        ; 2.816      ; 2.859      ;
; -0.407 ; FD[4]     ; FD[11]  ; FD[4]        ; gckP31      ; -0.500       ; 2.816      ; 2.374      ;
; -0.407 ; FD[0]     ; FD[15]  ; FD[0]        ; gckP31      ; 0.000        ; 2.816      ; 2.874      ;
; -0.396 ; FD[4]     ; FD[16]  ; FD[4]        ; gckP31      ; 0.000        ; 2.816      ; 2.885      ;
; -0.392 ; FD[4]     ; FD[12]  ; FD[4]        ; gckP31      ; -0.500       ; 2.816      ; 2.389      ;
; -0.381 ; FD[4]     ; FD[17]  ; FD[4]        ; gckP31      ; 0.000        ; 2.816      ; 2.900      ;
; -0.375 ; FD[0]     ; FD[9]   ; FD[0]        ; gckP31      ; -0.500       ; 2.813      ; 2.403      ;
; -0.372 ; FD[7]     ; FD[11]  ; FD[7]        ; gckP31      ; -0.500       ; 2.816      ; 2.409      ;
; -0.363 ; FD[0]     ; FD[10]  ; FD[0]        ; gckP31      ; -0.500       ; 2.816      ; 2.418      ;
; -0.358 ; FD[7]     ; FD[16]  ; FD[7]        ; gckP31      ; 0.000        ; 2.816      ; 2.923      ;
; -0.357 ; FD[7]     ; FD[12]  ; FD[7]        ; gckP31      ; -0.500       ; 2.816      ; 2.424      ;
; -0.343 ; FD[7]     ; FD[17]  ; FD[7]        ; gckP31      ; 0.000        ; 2.816      ; 2.938      ;
; -0.300 ; FD[0]     ; FD[16]  ; FD[0]        ; gckP31      ; 0.000        ; 2.816      ; 2.981      ;
; -0.285 ; FD[4]     ; FD[13]  ; FD[4]        ; gckP31      ; -0.500       ; 2.816      ; 2.496      ;
; -0.285 ; FD[0]     ; FD[17]  ; FD[0]        ; gckP31      ; 0.000        ; 2.816      ; 2.996      ;
; -0.277 ; FD[0]     ; FD[0]   ; FD[0]        ; gckP31      ; 0.000        ; 2.813      ; 3.001      ;
; -0.274 ; FD[4]     ; FD[18]  ; FD[4]        ; gckP31      ; 0.000        ; 2.816      ; 3.007      ;
; -0.270 ; FD[4]     ; FD[14]  ; FD[4]        ; gckP31      ; -0.500       ; 2.816      ; 2.511      ;
; -0.256 ; FD[0]     ; FD[11]  ; FD[0]        ; gckP31      ; -0.500       ; 2.816      ; 2.525      ;
; -0.250 ; FD[7]     ; FD[13]  ; FD[7]        ; gckP31      ; -0.500       ; 2.816      ; 2.531      ;
; -0.241 ; FD[0]     ; FD[12]  ; FD[0]        ; gckP31      ; -0.500       ; 2.816      ; 2.540      ;
; -0.236 ; FD[7]     ; FD[18]  ; FD[7]        ; gckP31      ; 0.000        ; 2.816      ; 3.045      ;
; -0.235 ; FD[7]     ; FD[14]  ; FD[7]        ; gckP31      ; -0.500       ; 2.816      ; 2.546      ;
; -0.178 ; FD[0]     ; FD[18]  ; FD[0]        ; gckP31      ; 0.000        ; 2.816      ; 3.103      ;
; -0.163 ; FD[4]     ; FD[15]  ; FD[4]        ; gckP31      ; -0.500       ; 2.816      ; 2.618      ;
; -0.148 ; FD[4]     ; FD[16]  ; FD[4]        ; gckP31      ; -0.500       ; 2.816      ; 2.633      ;
; -0.134 ; FD[0]     ; FD[13]  ; FD[0]        ; gckP31      ; -0.500       ; 2.816      ; 2.647      ;
; -0.128 ; FD[7]     ; FD[15]  ; FD[7]        ; gckP31      ; -0.500       ; 2.816      ; 2.653      ;
; -0.119 ; FD[0]     ; FD[14]  ; FD[0]        ; gckP31      ; -0.500       ; 2.816      ; 2.662      ;
; -0.113 ; FD[7]     ; FD[16]  ; FD[7]        ; gckP31      ; -0.500       ; 2.816      ; 2.668      ;
; -0.041 ; FD[4]     ; FD[17]  ; FD[4]        ; gckP31      ; -0.500       ; 2.816      ; 2.740      ;
; -0.026 ; FD[4]     ; FD[18]  ; FD[4]        ; gckP31      ; -0.500       ; 2.816      ; 2.755      ;
; -0.012 ; FD[0]     ; FD[15]  ; FD[0]        ; gckP31      ; -0.500       ; 2.816      ; 2.769      ;
; -0.006 ; FD[7]     ; FD[17]  ; FD[7]        ; gckP31      ; -0.500       ; 2.816      ; 2.775      ;
; 0.003  ; FD[0]     ; FD[16]  ; FD[0]        ; gckP31      ; -0.500       ; 2.816      ; 2.784      ;
; 0.009  ; FD[7]     ; FD[18]  ; FD[7]        ; gckP31      ; -0.500       ; 2.816      ; 2.790      ;
; 0.048  ; FD[17]    ; FD[17]  ; FD[17]       ; gckP31      ; 0.000        ; 2.816      ; 3.329      ;
; 0.052  ; FD[17]    ; FD[17]  ; FD[17]       ; gckP31      ; -0.500       ; 2.816      ; 2.833      ;
; 0.110  ; FD[0]     ; FD[17]  ; FD[0]        ; gckP31      ; -0.500       ; 2.816      ; 2.891      ;
; 0.125  ; FD[0]     ; FD[18]  ; FD[0]        ; gckP31      ; -0.500       ; 2.816      ; 2.906      ;
; 0.192  ; FD[18]    ; FD[18]  ; FD[18]       ; gckP31      ; 0.000        ; 2.816      ; 3.473      ;
; 0.293  ; FD[0]     ; FD[0]   ; FD[0]        ; gckP31      ; -0.500       ; 2.813      ; 3.071      ;
; 0.348  ; FD[17]    ; FD[18]  ; FD[17]       ; gckP31      ; -0.500       ; 2.816      ; 3.129      ;
; 0.358  ; FD[18]    ; FD[18]  ; FD[18]       ; gckP31      ; -0.500       ; 2.816      ; 3.139      ;
; 0.367  ; FD[17]    ; FD[18]  ; FD[17]       ; gckP31      ; 0.000        ; 2.816      ; 3.648      ;
; 0.666  ; FD[10]    ; FD[10]  ; gckP31       ; gckP31      ; 0.000        ; 0.071      ; 0.952      ;
; 0.667  ; FD[16]    ; FD[16]  ; gckP31       ; gckP31      ; 0.000        ; 0.071      ; 0.953      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'FD[0]'                                                                                        ;
+--------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -1.187 ; LCM_RESET  ; \LCM_P:SW                     ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.736      ; 3.004      ;
; -1.002 ; LCM_RESET  ; \LCM_P:SW                     ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.736      ; 2.689      ;
; -0.553 ; LCM_RESET  ; LCM_INI[4]                    ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.736      ; 3.638      ;
; -0.553 ; LCM_RESET  ; LCM_INI[1]                    ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.736      ; 3.638      ;
; -0.522 ; LCM_RESET  ; LCMPok                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.731      ; 3.664      ;
; -0.522 ; LCM_RESET  ; LN~_emulated                  ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.731      ; 3.664      ;
; -0.454 ; LCM_RESET  ; LCM_INI[0]                    ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.732      ; 3.733      ;
; -0.454 ; LCM_RESET  ; LCM_INI[2]                    ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.732      ; 3.733      ;
; -0.430 ; LCM_RESET  ; LCM_com_data[14][5]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.738      ; 3.763      ;
; -0.430 ; LCM_RESET  ; LCM_com_data[19][1]           ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.738      ; 3.763      ;
; -0.430 ; LCM_RESET  ; LCM_com_data[17][1]           ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.738      ; 3.763      ;
; -0.430 ; LCM_RESET  ; LCM_com_data[7][1]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.738      ; 3.763      ;
; -0.412 ; LCM_RESET  ; LCM_com_data[12][2]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.736      ; 3.779      ;
; -0.412 ; LCM_RESET  ; LCM_com_data[9][2]            ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.736      ; 3.779      ;
; -0.412 ; LCM_RESET  ; LCM_com_data[8][3]            ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.736      ; 3.779      ;
; -0.412 ; LCM_RESET  ; LCM_com_data[13][2]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.736      ; 3.779      ;
; -0.412 ; LCM_RESET  ; LCM_com_data[9][3]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.736      ; 3.779      ;
; -0.404 ; LCM_RESET  ; LCM_com_data[12][4]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.734      ; 3.785      ;
; -0.404 ; LCM_RESET  ; LCM_com_data[15][6]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.734      ; 3.785      ;
; -0.404 ; LCM_RESET  ; LCM_com_data[9][1]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.734      ; 3.785      ;
; -0.404 ; LCM_RESET  ; LCM_com_data[9][0]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.734      ; 3.785      ;
; -0.404 ; LCM_RESET  ; LCM_com_data[8][0]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.734      ; 3.785      ;
; -0.395 ; LCM_RESET  ; DBi[6]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.734      ; 3.794      ;
; -0.395 ; LCM_RESET  ; DBi[0]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.734      ; 3.794      ;
; -0.395 ; LCM_RESET  ; LCM_com_data[11][7]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.737      ; 3.797      ;
; -0.395 ; LCM_RESET  ; LCM_com_data[5][3]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.734      ; 3.794      ;
; -0.395 ; LCM_RESET  ; LCM_com_data[19][0]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.737      ; 3.797      ;
; -0.395 ; LCM_RESET  ; LCM_com_data[20][0]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.737      ; 3.797      ;
; -0.395 ; LCM_RESET  ; LCM_com_data[18][1]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.737      ; 3.797      ;
; -0.395 ; LCM_RESET  ; LCM_com_data[4][3]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.734      ; 3.794      ;
; -0.384 ; LCM_RESET  ; LCM_com_data[17][2]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.733      ; 3.804      ;
; -0.384 ; LCM_RESET  ; LCM_com_data[17][0]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.733      ; 3.804      ;
; -0.374 ; LCM_RESET  ; DBi[4]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.736      ; 3.817      ;
; -0.359 ; LCM_RESET  ; DBi[7]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.737      ; 3.833      ;
; -0.359 ; LCM_RESET  ; DBi[2]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.737      ; 3.833      ;
; -0.348 ; LCM_RESET  ; LCM_com_data[18][0]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.731      ; 3.838      ;
; -0.348 ; LCM_RESET  ; LCM_com_data[18][2]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.731      ; 3.838      ;
; -0.348 ; LCM_RESET  ; LCM_com_data[5][0]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.731      ; 3.838      ;
; -0.347 ; LCM_RESET  ; DBi[5]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.738      ; 3.846      ;
; -0.347 ; LCM_RESET  ; LCM_com_data[19][3]           ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.733      ; 3.841      ;
; -0.346 ; LCM_RESET  ; LCM_com_data[4][6]            ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.732      ; 3.841      ;
; -0.346 ; LCM_RESET  ; LCM_com_data[16][2]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.732      ; 3.841      ;
; -0.346 ; LCM_RESET  ; LCM_com_data[15][0]           ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.732      ; 3.841      ;
; -0.343 ; LCM_RESET  ; RS                            ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.737      ; 3.849      ;
; -0.343 ; LCM_RESET  ; DBi[1]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.737      ; 3.849      ;
; -0.343 ; LCM_RESET  ; DBi[3]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.737      ; 3.849      ;
; -0.293 ; LCM_RESET  ; LCM_com_data[8][1]            ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.735      ; 3.897      ;
; -0.293 ; LCM_RESET  ; LCM_com_data[10][2]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.735      ; 3.897      ;
; -0.293 ; LCM_RESET  ; LCM_com_data[13][1]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.735      ; 3.897      ;
; -0.293 ; LCM_RESET  ; LCM_com_data[12][1]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.735      ; 3.897      ;
; -0.282 ; LCM_RESET  ; LCM_com_data[18][4]           ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.732      ; 3.905      ;
; -0.282 ; LCM_RESET  ; LCM_com_data[5][2]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.732      ; 3.905      ;
; -0.282 ; LCM_RESET  ; LCM_com_data[7][2]            ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.732      ; 3.905      ;
; -0.282 ; LCM_RESET  ; LCM_com_data[7][0]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.732      ; 3.905      ;
; -0.279 ; LCM_RESET  ; LCM_com_data[9][7]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.734      ; 3.910      ;
; -0.279 ; LCM_RESET  ; LCM_com_data[7][4]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.734      ; 3.910      ;
; -0.279 ; LCM_RESET  ; LCM_com_data[6][4]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.734      ; 3.910      ;
; -0.279 ; LCM_RESET  ; LCM_com_data[13][4]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.734      ; 3.910      ;
; -0.279 ; LCM_RESET  ; LCM_com_data[16][4]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.734      ; 3.910      ;
; -0.268 ; LCM_RESET  ; LCM_com_data[16][7]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.737      ; 3.924      ;
; -0.268 ; LCM_RESET  ; LCM_com_data[10][0]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.737      ; 3.924      ;
; -0.268 ; LCM_RESET  ; LCM_com_data[6][5]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.737      ; 3.924      ;
; -0.268 ; LCM_RESET  ; LCM_com_data[16][1]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.737      ; 3.924      ;
; -0.264 ; LCM_RESET  ; LCM_com_data[16][5]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.736      ; 3.927      ;
; -0.264 ; LCM_RESET  ; LCM_com_data[8][4]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.736      ; 3.927      ;
; -0.264 ; LCM_RESET  ; LCM_com_data[9][6]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.736      ; 3.927      ;
; -0.264 ; LCM_RESET  ; LCM_com_data[8][2]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.736      ; 3.927      ;
; -0.258 ; LCM_RESET  ; LCM_INI[3]                    ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.736      ; 3.933      ;
; -0.246 ; LCM_RESET  ; LCM_com_data[1][0]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.736      ; 3.945      ;
; -0.246 ; LCM_RESET  ; LCM_com_data[19][2]           ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.736      ; 3.945      ;
; -0.235 ; LCM_RESET  ; LCM_com_data[18][3]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.739      ; 3.959      ;
; -0.235 ; LCM_RESET  ; LCM_com_data[10][3]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.739      ; 3.959      ;
; -0.217 ; LCM_RESET  ; LCM_com_data[20][3]           ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.728      ; 3.966      ;
; -0.217 ; LCM_RESET  ; LCM_com_data[20][2]           ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.728      ; 3.966      ;
; -0.217 ; LCM_RESET  ; LCM_com_data[16][6]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.727      ; 3.965      ;
; -0.217 ; LCM_RESET  ; LCM_com_data[20][1]           ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.727      ; 3.965      ;
; -0.217 ; LCM_RESET  ; LCM_com_data[10][1]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.727      ; 3.965      ;
; -0.217 ; LCM_RESET  ; LCM_com_data[13][3]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.727      ; 3.965      ;
; -0.017 ; LCM_RESET  ; LCM_RESET                     ; LCM_RESET    ; FD[0]       ; 0.000        ; 3.736      ; 4.174      ;
; 0.095  ; LCMP_RESET ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.736      ; 4.286      ;
; 0.118  ; LCMP_RESET ; DBi[2]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.737      ; 4.310      ;
; 0.138  ; LCM_RESET  ; LCM_INI[1]                    ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.736      ; 3.829      ;
; 0.169  ; LCMP_RESET ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.736      ; 4.360      ;
; 0.178  ; LCM_RESET  ; LCM_RESET                     ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.736      ; 3.869      ;
; 0.198  ; LCMP_RESET ; DBi[5]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.738      ; 4.391      ;
; 0.227  ; LCMP_RESET ; DBi[4]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.736      ; 4.418      ;
; 0.251  ; LCM_RESET  ; LN~_emulated                  ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.731      ; 3.937      ;
; 0.286  ; LCM_RESET  ; LCMPok                        ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.731      ; 3.972      ;
; 0.314  ; LCMP_RESET ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.732      ; 4.501      ;
; 0.324  ; LCMP_RESET ; DBi[7]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.737      ; 4.516      ;
; 0.335  ; LCMP_RESET ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.732      ; 4.522      ;
; 0.384  ; LCMPok     ; LCMPok                        ; FD[0]        ; FD[0]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.384  ; LCM_INI[4] ; LCM_INI[4]                    ; FD[0]        ; FD[0]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.384  ; LCM_INI[1] ; LCM_INI[1]                    ; FD[0]        ; FD[0]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.396  ; LCMP_RESET ; RS                            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.737      ; 4.588      ;
; 0.399  ; \LCM_P:SW  ; \LCM_P:SW                     ; FD[0]        ; FD[0]       ; 0.000        ; 0.070      ; 0.684      ;
; 0.402  ; LCM_RESET  ; LCM_INI[4]                    ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.736      ; 4.093      ;
; 0.423  ; LCM_RESET  ; LCM_com_data[14][5]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.738      ; 4.116      ;
; 0.423  ; LCM_RESET  ; LCM_com_data[19][1]           ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.738      ; 4.116      ;
; 0.423  ; LCM_RESET  ; LCM_com_data[17][1]           ; LCM_RESET    ; FD[0]       ; -0.500       ; 3.738      ; 4.116      ;
+--------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'LCMP_RESET'                                                                              ;
+--------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+
; -1.138 ; LCM[1]    ; LCM_com_data2[20][2]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.730      ; 4.612      ;
; -1.095 ; LCM[1]    ; LCM_com_data2[9][0]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.732      ; 4.657      ;
; -1.093 ; LCM[0]    ; LCM_com_data2[9][1]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.701      ; 4.628      ;
; -1.082 ; LCM[1]    ; LCM_com_data2[18][3]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.754      ; 4.692      ;
; -1.074 ; LCM[1]    ; LCM_com_data2[8][3]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.906      ; 4.852      ;
; -1.062 ; LCM[0]    ; LCM_com_data2[17][2]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.711      ; 4.669      ;
; -1.027 ; LCM[1]    ; LCM_com_data2[9][1]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.701      ; 4.694      ;
; -1.008 ; LCM[0]    ; LCM_com_data2[7][0]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.738      ; 4.750      ;
; -1.004 ; LCM[1]    ; LCM_com_data2[18][1]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.754      ; 4.770      ;
; -0.986 ; LCM[0]    ; LCM_com_data2[8][3]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.906      ; 4.940      ;
; -0.968 ; LCM[1]    ; LCM_com_data2[8][1]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.756      ; 4.808      ;
; -0.967 ; LCM[1]    ; LCM_com_data2[17][2]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.711      ; 4.764      ;
; -0.934 ; LCM[0]    ; LCM_com_data2[10][3]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.733      ; 4.819      ;
; -0.933 ; LCM[1]    ; LCM_com_data2[7][0]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.738      ; 4.825      ;
; -0.932 ; LCM[0]    ; LCM_com_data2[7][1]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.553      ; 4.641      ;
; -0.931 ; LCM[0]    ; LCM_com_data2[17][1]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.556      ; 4.645      ;
; -0.915 ; LCM[0]    ; LCM_com_data2[8][1]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.756      ; 4.861      ;
; -0.912 ; LCM[0]    ; LCM_com_data2[20][3]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.733      ; 4.841      ;
; -0.905 ; LCM[1]    ; LCM_com_data2[10][3]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.733      ; 4.848      ;
; -0.902 ; LCM[0]    ; LCM_com_data2[19][3]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.533      ; 4.651      ;
; -0.902 ; LCM[0]    ; LCM_com_data2[18][0]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.736      ; 4.854      ;
; -0.900 ; LCM[0]    ; LCM_com_data2[9][0]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.732      ; 4.852      ;
; -0.890 ; LCM[1]    ; LCM_com_data2[8][4]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.544      ; 4.674      ;
; -0.890 ; LCM[1]    ; LCM_com_data2[20][3]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.733      ; 4.863      ;
; -0.854 ; LCM[1]    ; LCM_com_data2[7][2]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.710      ; 4.876      ;
; -0.841 ; LCM[0]    ; LCM_com_data2[17][0]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.559      ; 4.738      ;
; -0.836 ; LCM[1]    ; LCM_com_data2[19][0]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.565      ; 4.749      ;
; -0.821 ; LCM[0]    ; LCM_com_data2[20][2]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.730      ; 4.929      ;
; -0.803 ; LCM[1]    ; LCM_com_data2[19][1]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.553      ; 4.770      ;
; -0.795 ; LCM[0]    ; LCM_com_data2[19][0]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.565      ; 4.790      ;
; -0.790 ; LCM[0]    ; LCM_com_data2[7][2]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.710      ; 4.940      ;
; -0.771 ; LCM[1]    ; LCM_com_data2[17][0]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.559      ; 4.808      ;
; -0.769 ; LCM[1]    ; LCM_com_data2[20][0]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.538      ; 4.789      ;
; -0.769 ; LCM[1]    ; LCM_com_data2[10][0]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.537      ; 4.788      ;
; -0.766 ; LCM[0]    ; LCM_com_data[1][0]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.675      ; 2.929      ;
; -0.755 ; LCM[0]    ; LCM_com_data2[9][2]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.557      ; 4.822      ;
; -0.751 ; LCM[0]    ; LCM_com_data2[19][1]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.553      ; 4.822      ;
; -0.750 ; LCM[0]    ; LCM_com_data2[20][1]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.550      ; 4.820      ;
; -0.744 ; LCM[0]    ; LCM_com_data2[20][0]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.538      ; 4.814      ;
; -0.732 ; LCM[0]    ; LCM_com_data[10][2]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.673      ; 2.961      ;
; -0.728 ; LCM[0]    ; LCM_com_data2[10][1]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.551      ; 4.843      ;
; -0.718 ; LCM[1]    ; LCM_com_data2[10][2]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.716      ; 5.018      ;
; -0.706 ; LCM[1]    ; LCM_com_data2[17][1]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.556      ; 4.870      ;
; -0.690 ; LCM[1]    ; LCM_com_data2[20][1]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.550      ; 4.880      ;
; -0.680 ; LCM[1]    ; LCM_com_data2[19][3]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.533      ; 4.873      ;
; -0.662 ; LCM[0]    ; LCM_com_data[9][7]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.657      ; 3.015      ;
; -0.660 ; LCM[1]    ; LCM_com_data2[7][1]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.553      ; 4.913      ;
; -0.638 ; LCM[1]    ; LCM_com_data2[18][2]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.557      ; 4.939      ;
; -0.632 ; LCM[0]    ; LCM_com_data2[19][2]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.557      ; 4.945      ;
; -0.623 ; LCM[0]    ; LCM_com_data[5][2]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.660      ; 3.057      ;
; -0.620 ; LCM[0]    ; LCM_com_data2[18][4]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.739      ; 5.139      ;
; -0.620 ; LCM[0]    ; LCM_com_data2[18][3]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.754      ; 5.154      ;
; -0.617 ; LCM[1]    ; LCM_com_data2[9][2]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.557      ; 4.960      ;
; -0.612 ; LCM[1]    ; LCM_com_data2[10][1]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.551      ; 4.959      ;
; -0.610 ; LCM[2]    ; LCM_com_data[9][7]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.657      ; 3.067      ;
; -0.603 ; LCM[2]    ; LCM_com_data[6][4]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.658      ; 3.075      ;
; -0.600 ; LCM[2]    ; LCM_com_data[1][0]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.675      ; 3.095      ;
; -0.593 ; LCM[1]    ; LCM_com_data2[8][2]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.543      ; 4.970      ;
; -0.589 ; LCM[1]    ; LCM_com_data2[19][2]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.557      ; 4.988      ;
; -0.582 ; LCM[1]    ; LCM_com_data[5][2]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.660      ; 3.098      ;
; -0.571 ; LCM[0]    ; LCM_com_data2[8][0]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.536      ; 4.985      ;
; -0.566 ; LCM[2]    ; LCM_com_data[10][2]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.673      ; 3.127      ;
; -0.565 ; LCM[0]    ; LCM_com_data2[5][0]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.738      ; 5.193      ;
; -0.564 ; LCM[2]    ; LCM_com_data[5][2]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.660      ; 3.116      ;
; -0.556 ; LCM[1]    ; LCM_com_data2[9][3]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.534      ; 4.998      ;
; -0.555 ; LCM[0]    ; LCM_com_data2[18][1]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.754      ; 5.219      ;
; -0.554 ; LCM[0]    ; LCM_com_data[13][2]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.644      ; 3.110      ;
; -0.553 ; LCM[2]    ; LCM_com_data[16][7]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.687      ; 3.154      ;
; -0.550 ; LCM[0]    ; LCM_com_data[8][2]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.517      ; 2.987      ;
; -0.548 ; LCM[0]    ; LCM_com_data2[10][0]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.537      ; 5.009      ;
; -0.545 ; LCM[1]    ; LCM_com_data[8][4]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.692      ; 3.167      ;
; -0.532 ; LCM[0]    ; LCM_com_data[10][0]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.478      ; 2.966      ;
; -0.526 ; LCM[2]    ; LCM_com_data[4][3]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.687      ; 3.181      ;
; -0.510 ; LCM[1]    ; LCM_com_data[9][7]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.657      ; 3.167      ;
; -0.509 ; LCM[1]    ; LCM_com_data[6][4]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.658      ; 3.169      ;
; -0.509 ; LCM[0]    ; LCM_com_data2[8][2]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.543      ; 5.054      ;
; -0.487 ; LCM[0]    ; LCM_com_data2[9][3]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.534      ; 5.067      ;
; -0.484 ; LCM[2]    ; LCM_com_data[13][2]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.644      ; 3.180      ;
; -0.474 ; LCM[1]    ; LCM_com_data[16][7]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.687      ; 3.233      ;
; -0.470 ; LCM[0]    ; LCM_com_data[11][7]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.471      ; 3.021      ;
; -0.462 ; LCM[1]    ; LCM_com_data2[18][0]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.736      ; 5.294      ;
; -0.452 ; LCM[1]    ; LCM_com_data2[5][0]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.738      ; 5.306      ;
; -0.447 ; LCM[1]    ; LCM_com_data[4][3]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.687      ; 3.260      ;
; -0.443 ; LCM[2]    ; LCMx[2]                   ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.461      ; 3.038      ;
; -0.441 ; LCM[0]    ; LCM_com_data[16][1]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.688      ; 3.267      ;
; -0.430 ; LCM[1]    ; LCM_com_data[1][0]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.675      ; 3.265      ;
; -0.429 ; LCM[1]    ; LCM_com_data[11][7]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.471      ; 3.062      ;
; -0.413 ; LCM[1]    ; LCMx[1]                   ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.471      ; 3.078      ;
; -0.411 ; LCM[2]    ; LCM_com_data[11][7]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.471      ; 3.080      ;
; -0.409 ; LCM[1]    ; LCM_com_data[16][6]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.668      ; 3.279      ;
; -0.405 ; LCM[0]    ; LCM_com_data[8][4]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.692      ; 3.307      ;
; -0.403 ; LCM[0]    ; LN~latch                  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.478      ; 3.095      ;
; -0.397 ; LCM[0]    ; LCM_com_data[16][6]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.668      ; 3.291      ;
; -0.396 ; LCM[1]    ; LCM_com_data[10][2]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.673      ; 3.297      ;
; -0.388 ; LCM[1]    ; LCM_com_data[13][3]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.670      ; 3.302      ;
; -0.376 ; LCM[0]    ; LCM_com_data[13][3]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.670      ; 3.314      ;
; -0.374 ; LCM[0]    ; LCM_com_data[12][2]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.470      ; 3.116      ;
; -0.362 ; LCM[0]    ; LCMx[0]                   ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.471      ; 3.129      ;
; -0.360 ; LCM[0]    ; LCM_com_data2[18][2]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.557      ; 5.217      ;
; -0.349 ; LCM[0]    ; LCM_com_data[15][6]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.478      ; 3.149      ;
+--------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'FD[7]'                                                                                                                            ;
+-------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.119 ; LCM_4bit_driver:LCMset|DBii[0]~latch ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.342      ; 0.676      ;
; 0.131 ; LCM_4bit_driver:LCMset|DBii[3]~latch ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.343      ; 0.689      ;
; 0.137 ; LCM_4bit_driver:LCMset|DBii[1]~latch ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.343      ; 0.695      ;
; 0.315 ; LCM_4bit_driver:LCMset|DBii[2]~latch ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.348      ; 0.878      ;
; 0.384 ; LCM_4bit_driver:LCMset|LCMok         ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; LCM_4bit_driver:LCMset|BF            ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; LCM_4bit_driver:LCMset|Eo            ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.451 ; DBi[2]                               ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.203      ; 0.869      ;
; 0.453 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 0.738      ;
; 0.493 ; LCM_4bit_driver:LCMset|RSo~latch     ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.343      ; 1.051      ;
; 0.529 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 0.814      ;
; 0.624 ; LCM_4bit_driver:LCMset|Timeout[8]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 0.910      ;
; 0.688 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 0.974      ;
; 0.691 ; LCM_4bit_driver:LCMset|Timeout[7]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 0.977      ;
; 0.694 ; LCM_4bit_driver:LCMset|Timeout[6]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 0.980      ;
; 0.694 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 0.980      ;
; 0.719 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.005      ;
; 0.767 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.052      ;
; 0.778 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.063      ;
; 0.780 ; DBi[3]                               ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.204      ; 1.199      ;
; 0.787 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.072      ;
; 0.868 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.154      ;
; 0.869 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.155      ;
; 0.873 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.159      ;
; 0.881 ; DBi[1]                               ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.205      ; 1.301      ;
; 0.889 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.174      ;
; 1.010 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.296      ;
; 1.011 ; LCM_4bit_driver:LCMset|Timeout[6]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.297      ;
; 1.011 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.297      ;
; 1.015 ; LCM_4bit_driver:LCMset|Timeout[7]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.301      ;
; 1.017 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.303      ;
; 1.028 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.314      ;
; 1.028 ; LCM_4bit_driver:LCMset|Timeout[6]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.314      ;
; 1.032 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.318      ;
; 1.080 ; RS                                   ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 0.000        ; 0.203      ; 1.498      ;
; 1.100 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.385      ;
; 1.103 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.389      ;
; 1.121 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.406      ;
; 1.122 ; DBi[0]                               ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.205      ; 1.542      ;
; 1.132 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.418      ;
; 1.133 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.419      ;
; 1.139 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.425      ;
; 1.143 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.428      ;
; 1.150 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.436      ;
; 1.154 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.439      ;
; 1.154 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.440      ;
; 1.169 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.455      ;
; 1.173 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.458      ;
; 1.213 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.499      ;
; 1.225 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.511      ;
; 1.226 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.512      ;
; 1.235 ; LCM_4bit_driver:LCMset|RWS           ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.520      ;
; 1.239 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.524      ;
; 1.243 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.529      ;
; 1.244 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.530      ;
; 1.254 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.540      ;
; 1.261 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.547      ;
; 1.264 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.550      ;
; 1.276 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.562      ;
; 1.280 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.565      ;
; 1.288 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.573      ;
; 1.291 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.577      ;
; 1.335 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.621      ;
; 1.348 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.634      ;
; 1.361 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.646      ;
; 1.364 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.649      ;
; 1.365 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.651      ;
; 1.383 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.668      ;
; 1.383 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.669      ;
; 1.386 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.672      ;
; 1.398 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.684      ;
; 1.413 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.699      ;
; 1.428 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.713      ;
; 1.457 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.743      ;
; 1.487 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.773      ;
; 1.508 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.794      ;
; 1.530 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.815      ;
; 1.571 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.072      ; 1.858      ;
; 1.579 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.865      ;
; 1.638 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.923      ;
; 1.680 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 1.966      ;
; 1.680 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.072      ; 1.967      ;
; 1.721 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.069      ; 2.005      ;
; 1.733 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 2.018      ;
; 1.757 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 2.042      ;
; 1.788 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 0.000        ; 0.071      ; 2.074      ;
; 1.853 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.072      ; 2.140      ;
; 1.854 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 2.139      ;
; 1.862 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 2.147      ;
; 1.919 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 2.204      ;
; 1.926 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.072      ; 2.213      ;
; 1.926 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.072      ; 2.213      ;
; 1.926 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.072      ; 2.213      ;
; 1.926 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.072      ; 2.213      ;
; 1.926 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.072      ; 2.213      ;
; 1.926 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.072      ; 2.213      ;
+-------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'FD[17]'                                                                                        ;
+-------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; 0.384 ; MCP3202_RESET                ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; S1S[1]                       ; S1S[1]        ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; S1S[2]                       ; S1S[2]        ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; S1S[0]                       ; S1S[0]        ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 0.669      ;
; 0.438 ; S1S[0]                       ; S1S[1]        ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 0.723      ;
; 0.460 ; S1S[0]                       ; S1S[2]        ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 0.745      ;
; 0.524 ; MCP3202_Driver:U2|MCP3202_ok ; MCP3202_RESET ; FD[4]        ; FD[17]      ; 0.000        ; 0.356      ; 1.095      ;
; 0.654 ; S1S[2]                       ; S1S[0]        ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 0.939      ;
; 0.678 ; S1S[1]                       ; S1S[2]        ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 0.963      ;
; 0.694 ; S1S[2]                       ; S1S[1]        ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 0.979      ;
; 0.697 ; times[10]                    ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 0.983      ;
; 0.845 ; times[3]                     ; times[3]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.131      ;
; 0.846 ; times[5]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.132      ;
; 0.849 ; times[1]                     ; times[1]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.135      ;
; 0.851 ; times[2]                     ; times[2]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.137      ;
; 0.852 ; times[7]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.138      ;
; 0.857 ; times[6]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.143      ;
; 0.858 ; times[4]                     ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.144      ;
; 0.875 ; times[9]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.161      ;
; 0.880 ; times[8]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.166      ;
; 0.904 ; times[0]                     ; times[0]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.190      ;
; 1.140 ; times[2]                     ; times[3]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.426      ;
; 1.146 ; times[6]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.432      ;
; 1.155 ; times[4]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.441      ;
; 1.177 ; times[8]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.463      ;
; 1.186 ; times[0]                     ; times[1]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.472      ;
; 1.219 ; times[7]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.505      ;
; 1.224 ; times[3]                     ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.510      ;
; 1.225 ; times[5]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.511      ;
; 1.226 ; times[9]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.512      ;
; 1.227 ; times[4]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.513      ;
; 1.228 ; times[1]                     ; times[2]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.514      ;
; 1.228 ; times[6]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.514      ;
; 1.230 ; times[2]                     ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.516      ;
; 1.234 ; times[7]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.520      ;
; 1.239 ; times[3]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.525      ;
; 1.240 ; times[5]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.526      ;
; 1.243 ; times[1]                     ; times[3]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.529      ;
; 1.250 ; times[8]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.536      ;
; 1.262 ; times[2]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.548      ;
; 1.268 ; times[6]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.554      ;
; 1.274 ; times[10]                    ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.065      ; 1.554      ;
; 1.277 ; times[4]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.563      ;
; 1.291 ; times[0]                     ; times[2]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.577      ;
; 1.308 ; times[0]                     ; times[3]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.594      ;
; 1.341 ; times[7]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.627      ;
; 1.346 ; times[3]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.632      ;
; 1.347 ; times[5]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.633      ;
; 1.349 ; times[4]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.635      ;
; 1.350 ; times[1]                     ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.636      ;
; 1.350 ; times[6]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.636      ;
; 1.352 ; times[2]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.638      ;
; 1.361 ; times[3]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.647      ;
; 1.362 ; times[5]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.648      ;
; 1.365 ; times[1]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.651      ;
; 1.384 ; times[2]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.670      ;
; 1.399 ; times[4]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.685      ;
; 1.413 ; times[0]                     ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.699      ;
; 1.430 ; times[0]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.716      ;
; 1.468 ; times[3]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.754      ;
; 1.469 ; times[5]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.755      ;
; 1.471 ; times[4]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.757      ;
; 1.472 ; times[1]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.758      ;
; 1.474 ; times[2]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.760      ;
; 1.483 ; times[3]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.769      ;
; 1.487 ; times[1]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.773      ;
; 1.502 ; LCMPok                       ; LCMP_RESET    ; FD[0]        ; FD[17]      ; 0.000        ; 0.416      ; 2.133      ;
; 1.506 ; times[2]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.792      ;
; 1.535 ; times[0]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.821      ;
; 1.552 ; times[0]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.838      ;
; 1.576 ; times[8]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.065      ; 1.856      ;
; 1.579 ; times[6]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.065      ; 1.859      ;
; 1.579 ; times[9]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.065      ; 1.859      ;
; 1.582 ; MCP3202_Driver:U2|MCP3202_ok ; LCMP_RESET    ; FD[4]        ; FD[17]      ; 0.000        ; 0.353      ; 2.150      ;
; 1.590 ; times[3]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.876      ;
; 1.594 ; times[1]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.880      ;
; 1.596 ; times[2]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.882      ;
; 1.609 ; times[1]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.895      ;
; 1.628 ; times[0]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.065      ; 1.908      ;
; 1.657 ; times[0]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.943      ;
; 1.674 ; times[0]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.960      ;
; 1.716 ; times[1]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 2.002      ;
; 1.725 ; LCMPok                       ; MCP3202_RESET ; FD[0]        ; FD[17]      ; 0.000        ; 0.419      ; 2.359      ;
; 1.741 ; times[4]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.065      ; 2.021      ;
; 1.779 ; times[0]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 2.065      ;
; 1.789 ; times[2]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.065      ; 2.069      ;
; 1.891 ; times[7]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.065      ; 2.171      ;
; 1.899 ; times[5]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.065      ; 2.179      ;
; 1.939 ; times[1]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.065      ; 2.219      ;
; 1.946 ; times[3]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.065      ; 2.226      ;
; 1.950 ; MCP3202_RESET                ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.067      ; 2.232      ;
; 2.067 ; MCP3202_RESET                ; times[3]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.073      ; 2.355      ;
; 2.067 ; MCP3202_RESET                ; times[1]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.073      ; 2.355      ;
; 2.067 ; MCP3202_RESET                ; times[2]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.073      ; 2.355      ;
; 2.067 ; MCP3202_RESET                ; times[0]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.073      ; 2.355      ;
; 2.067 ; MCP3202_RESET                ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.073      ; 2.355      ;
; 2.067 ; MCP3202_RESET                ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.073      ; 2.355      ;
; 2.067 ; MCP3202_RESET                ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.073      ; 2.355      ;
; 2.067 ; MCP3202_RESET                ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.073      ; 2.355      ;
; 2.067 ; MCP3202_RESET                ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.073      ; 2.355      ;
+-------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'FD[18]'                                                                 ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; 0.384 ; LCM_DM[1] ; LCM_DM[1] ; FD[18]       ; FD[18]      ; 0.000        ; 0.070      ; 0.669      ;
; 0.399 ; LCM_DM[0] ; LCM_DM[0] ; FD[18]       ; FD[18]      ; 0.000        ; 0.070      ; 0.684      ;
; 0.629 ; LCM_DM[0] ; LCM_DM[1] ; FD[18]       ; FD[18]      ; 0.000        ; 0.070      ; 0.914      ;
; 0.962 ; S1S[1]    ; LCM_DM[0] ; FD[17]       ; FD[18]      ; 0.000        ; 0.178      ; 1.355      ;
; 0.962 ; S1S[1]    ; LCM_DM[1] ; FD[17]       ; FD[18]      ; 0.000        ; 0.178      ; 1.355      ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'FD[4]'                                                                                                                  ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.384 ; MCP3202_Driver:U2|MCP3202_tryN[1] ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; MCP3202_Driver:U2|MCP3202Dis[1]   ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; MCP3202_Driver:U2|MCP3202_S       ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; MCP3202_Driver:U2|MCP3202_Di      ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.399 ; MCP3202_Driver:U2|MCP3202_tryN[0] ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 0.684      ;
; 0.460 ; MCP3202_Driver:U2|MCP3202_tryN[0] ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 0.745      ;
; 0.475 ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 0.760      ;
; 0.607 ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 0.892      ;
; 0.616 ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 0.901      ;
; 0.617 ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 0.902      ;
; 0.697 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 0.982      ;
; 0.700 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 0.985      ;
; 0.734 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.019      ;
; 0.767 ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.052      ;
; 0.775 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.060      ;
; 0.781 ; MCP3202_Driver:U2|MCP3202_ADs[0]  ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.066      ;
; 0.781 ; MCP3202_Driver:U2|MCP3202_ADs[10] ; MCP3202_Driver:U2|MCP3202_ADs[11] ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.066      ;
; 0.840 ; MCP3202_Driver:U2|MCP3202_ADs[10] ; MCP3202_Driver:U2|MCP3202_AD1[10] ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.125      ;
; 0.845 ; MCP3202_Driver:U2|MCP3202_ADs[11] ; MCP3202_Driver:U2|MCP3202_AD1[11] ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.130      ;
; 0.872 ; MCP3202_Driver:U2|i[2]            ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.157      ;
; 0.897 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.182      ;
; 0.902 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.187      ;
; 0.937 ; MCP3202_Driver:U2|MCP3202Dis[1]   ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.222      ;
; 0.943 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.228      ;
; 0.952 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.237      ;
; 0.989 ; MCP3202_Driver:U2|MCP3202_CLK     ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.274      ;
; 0.992 ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.277      ;
; 1.019 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.304      ;
; 1.024 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.309      ;
; 1.029 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.314      ;
; 1.044 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.329      ;
; 1.053 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.338      ;
; 1.057 ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.342      ;
; 1.077 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.362      ;
; 1.092 ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; MCP3202_Driver:U2|MCP3202_ADs[9]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.377      ;
; 1.108 ; MCP3202_Driver:U2|MCP3202_ADs[10] ; MCP3202_Driver:U2|MCP3202_AD0[10] ; FD[4]        ; FD[4]       ; 0.000        ; 0.068      ; 1.391      ;
; 1.120 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.405      ;
; 1.133 ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.067      ; 1.415      ;
; 1.138 ; MCP3202_Driver:U2|MCP3202_ADs[0]  ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.067      ; 1.420      ;
; 1.146 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.431      ;
; 1.151 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.436      ;
; 1.156 ; MCP3202_Driver:U2|MCP3202_CLK     ; MCP3202_Driver:U2|MCP3202_CLK     ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.441      ;
; 1.166 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.451      ;
; 1.176 ; MCP3202_Driver:U2|i[2]            ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.461      ;
; 1.240 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|MCP3202_CLK     ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.525      ;
; 1.248 ; MCP3202_Driver:U2|MCP3202_ADs[9]  ; MCP3202_Driver:U2|MCP3202_ADs[10] ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.533      ;
; 1.248 ; MCP3202_Driver:U2|i[2]            ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.533      ;
; 1.268 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.553      ;
; 1.268 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.553      ;
; 1.268 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.553      ;
; 1.268 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.553      ;
; 1.280 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.565      ;
; 1.288 ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.068      ; 1.571      ;
; 1.310 ; MCP3202_Driver:U2|MCP3202_ADs[9]  ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.595      ;
; 1.314 ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.068      ; 1.597      ;
; 1.322 ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.068      ; 1.605      ;
; 1.323 ; MCP3202_Driver:U2|MCP3202_ADs[0]  ; MCP3202_Driver:U2|MCP3202_AD0[0]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.068      ; 1.606      ;
; 1.334 ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.067      ; 1.616      ;
; 1.338 ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.068      ; 1.621      ;
; 1.339 ; MCP3202_Driver:U2|MCP3202_ADs[11] ; MCP3202_Driver:U2|MCP3202_AD0[11] ; FD[4]        ; FD[4]       ; 0.000        ; 0.068      ; 1.622      ;
; 1.342 ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.067      ; 1.624      ;
; 1.344 ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.068      ; 1.627      ;
; 1.351 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.636      ;
; 1.353 ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.067      ; 1.635      ;
; 1.357 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.642      ;
; 1.369 ; MCP3202_Driver:U2|MCP3202_ADs[9]  ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.068      ; 1.652      ;
; 1.380 ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.068      ; 1.663      ;
; 1.382 ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.068      ; 1.665      ;
; 1.385 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.670      ;
; 1.385 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.670      ;
; 1.440 ; MCP3202_Driver:U2|i[2]            ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.725      ;
; 1.478 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.763      ;
; 1.484 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.769      ;
; 1.513 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.798      ;
; 1.556 ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.067      ; 1.838      ;
; 1.557 ; MCP3202_Driver:U2|MCP3202_tryN[1] ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.096      ; 1.868      ;
; 1.561 ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.846      ;
; 1.586 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.871      ;
; 1.605 ; MCP3202_Driver:U2|MCP3202Dis[1]   ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.890      ;
; 1.605 ; MCP3202_Driver:U2|i[2]            ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.890      ;
; 1.619 ; MCP3202_Driver:U2|i[2]            ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.904      ;
; 1.621 ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.067      ; 1.903      ;
; 1.664 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.949      ;
; 1.695 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.980      ;
; 1.696 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.981      ;
; 1.711 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.996      ;
; 1.711 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.996      ;
; 1.711 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.996      ;
; 1.711 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.996      ;
; 1.711 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.996      ;
; 1.717 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 2.002      ;
; 1.719 ; MCP3202_Driver:U2|MCP3202_CLK     ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 2.004      ;
; 1.736 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 2.021      ;
; 1.752 ; MCP3202_Driver:U2|MCP3202_tryN[0] ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.096      ; 2.063      ;
; 1.795 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 2.080      ;
; 1.795 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 2.080      ;
; 1.808 ; MCP3202_Driver:U2|i[2]            ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 2.093      ;
; 1.826 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 2.111      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'LCM_RESET'                                                                                         ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.664 ; DBi[5]    ; LCM_4bit_driver:LCMset|DBii[1]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; 0.003      ; 0.687      ;
; 0.671 ; DBi[7]    ; LCM_4bit_driver:LCMset|DBii[3]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; 0.003      ; 0.694      ;
; 0.679 ; RS        ; LCM_4bit_driver:LCMset|RSo~latch     ; FD[0]        ; LCM_RESET   ; 0.000        ; 0.003      ; 0.702      ;
; 0.685 ; DBi[4]    ; LCM_4bit_driver:LCMset|DBii[0]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; 0.003      ; 0.708      ;
; 0.686 ; DBi[6]    ; LCM_4bit_driver:LCMset|DBii[2]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; 0.001      ; 0.707      ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'FD[0]'                                                                                   ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -4.693 ; LCMx[2]   ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.759     ; 4.936      ;
; -4.693 ; LCMx[2]   ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.759     ; 4.936      ;
; -4.693 ; LCMx[2]   ; LCM_com_data[4][6]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.759     ; 4.936      ;
; -4.693 ; LCMx[2]   ; LCM_com_data[16][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.759     ; 4.936      ;
; -4.693 ; LCMx[2]   ; LCM_com_data[15][0]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.759     ; 4.936      ;
; -4.692 ; LCMx[2]   ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.760     ; 4.934      ;
; -4.692 ; LCMx[2]   ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.760     ; 4.934      ;
; -4.692 ; LCMx[2]   ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.760     ; 4.934      ;
; -4.692 ; LCMx[2]   ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.760     ; 4.934      ;
; -4.692 ; LCMx[2]   ; LCM_com_data[5][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.760     ; 4.934      ;
; -4.683 ; LCMx[2]   ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.759     ; 4.926      ;
; -4.683 ; LCMx[2]   ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.759     ; 4.926      ;
; -4.682 ; LCMx[2]   ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.755     ; 4.929      ;
; -4.682 ; LCMx[2]   ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.755     ; 4.929      ;
; -4.682 ; LCMx[2]   ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.755     ; 4.929      ;
; -4.682 ; LCMx[2]   ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.755     ; 4.929      ;
; -4.682 ; LCMx[2]   ; LCM_com_data[16][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.756     ; 4.928      ;
; -4.682 ; LCMx[2]   ; LCM_com_data[11][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.754     ; 4.930      ;
; -4.682 ; LCMx[2]   ; LCM_com_data[16][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.754     ; 4.930      ;
; -4.682 ; LCMx[2]   ; LCM_com_data[12][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.757     ; 4.927      ;
; -4.682 ; LCMx[2]   ; LCM_com_data[20][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.763     ; 4.921      ;
; -4.682 ; LCMx[2]   ; LCM_com_data[20][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.763     ; 4.921      ;
; -4.682 ; LCMx[2]   ; LCM_com_data[15][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.757     ; 4.927      ;
; -4.682 ; LCMx[2]   ; LCM_com_data[12][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.755     ; 4.929      ;
; -4.682 ; LCMx[2]   ; LCM_com_data[5][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.757     ; 4.927      ;
; -4.682 ; LCMx[2]   ; LCM_com_data[16][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.764     ; 4.920      ;
; -4.682 ; LCMx[2]   ; LCM_com_data[18][4]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.759     ; 4.925      ;
; -4.682 ; LCMx[2]   ; LCM_com_data[8][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.756     ; 4.928      ;
; -4.682 ; LCMx[2]   ; LCM_com_data[20][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.764     ; 4.920      ;
; -4.682 ; LCMx[2]   ; LCM_com_data[8][1]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.757     ; 4.927      ;
; -4.682 ; LCMx[2]   ; LCM_com_data[10][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.764     ; 4.920      ;
; -4.682 ; LCMx[2]   ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.752     ; 4.932      ;
; -4.682 ; LCMx[2]   ; LCM_com_data[5][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.759     ; 4.925      ;
; -4.682 ; LCMx[2]   ; LCM_com_data[10][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.757     ; 4.927      ;
; -4.682 ; LCMx[2]   ; LCM_com_data[9][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.755     ; 4.929      ;
; -4.682 ; LCMx[2]   ; LCM_com_data[7][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.759     ; 4.925      ;
; -4.682 ; LCMx[2]   ; LCM_com_data[19][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.754     ; 4.930      ;
; -4.682 ; LCMx[2]   ; LCM_com_data[20][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.754     ; 4.930      ;
; -4.682 ; LCMx[2]   ; LCM_com_data[10][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.754     ; 4.930      ;
; -4.682 ; LCMx[2]   ; LCM_com_data[6][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.754     ; 4.930      ;
; -4.682 ; LCMx[2]   ; LCM_com_data[9][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.756     ; 4.928      ;
; -4.682 ; LCMx[2]   ; LCM_com_data[16][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.754     ; 4.930      ;
; -4.682 ; LCMx[2]   ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.754     ; 4.930      ;
; -4.682 ; LCMx[2]   ; LCM_com_data[9][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.757     ; 4.927      ;
; -4.682 ; LCMx[2]   ; LCM_com_data[13][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.757     ; 4.927      ;
; -4.682 ; LCMx[2]   ; LCM_com_data[12][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.757     ; 4.927      ;
; -4.682 ; LCMx[2]   ; LCM_com_data[8][3]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.755     ; 4.929      ;
; -4.682 ; LCMx[2]   ; LCM_com_data[13][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.764     ; 4.920      ;
; -4.682 ; LCMx[2]   ; LCM_com_data[13][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.755     ; 4.929      ;
; -4.682 ; LCMx[2]   ; LCM_com_data[8][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.756     ; 4.928      ;
; -4.682 ; LCMx[2]   ; LCM_com_data[7][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.759     ; 4.925      ;
; -4.682 ; LCMx[2]   ; LCM_com_data[4][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.757     ; 4.927      ;
; -4.682 ; LCMx[2]   ; LCM_com_data[9][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.755     ; 4.929      ;
; -4.682 ; LCMx[2]   ; LCM_com_data[10][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.752     ; 4.932      ;
; -4.682 ; LCMx[2]   ; LCM_com_data[9][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.757     ; 4.927      ;
; -4.682 ; LCMx[2]   ; LCM_com_data[8][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.757     ; 4.927      ;
; -4.681 ; LCMx[2]   ; LCM_RESET                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.755     ; 4.928      ;
; -4.681 ; LCMx[2]   ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.755     ; 4.928      ;
; -4.681 ; LCMx[2]   ; LCM_com_data[14][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.753     ; 4.930      ;
; -4.681 ; LCMx[2]   ; LCM_com_data[9][7]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.757     ; 4.926      ;
; -4.681 ; LCMx[2]   ; LCM_com_data[7][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.757     ; 4.926      ;
; -4.681 ; LCMx[2]   ; LCM_com_data[6][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.757     ; 4.926      ;
; -4.681 ; LCMx[2]   ; LCM_com_data[13][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.757     ; 4.926      ;
; -4.681 ; LCMx[2]   ; LCM_com_data[19][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.753     ; 4.930      ;
; -4.681 ; LCMx[2]   ; LCM_com_data[17][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.753     ; 4.930      ;
; -4.681 ; LCMx[2]   ; LCM_com_data[19][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.755     ; 4.928      ;
; -4.681 ; LCMx[2]   ; LCM_com_data[16][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.757     ; 4.926      ;
; -4.681 ; LCMx[2]   ; LCM_com_data[7][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.753     ; 4.930      ;
; -4.680 ; LCMx[2]   ; LCM_com_data[19][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.758     ; 4.924      ;
; -4.618 ; LCMx[1]   ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.769     ; 4.851      ;
; -4.618 ; LCMx[1]   ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.769     ; 4.851      ;
; -4.618 ; LCMx[1]   ; LCM_com_data[4][6]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.769     ; 4.851      ;
; -4.618 ; LCMx[1]   ; LCM_com_data[16][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.769     ; 4.851      ;
; -4.618 ; LCMx[1]   ; LCM_com_data[15][0]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.769     ; 4.851      ;
; -4.617 ; LCMx[1]   ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.770     ; 4.849      ;
; -4.617 ; LCMx[1]   ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.770     ; 4.849      ;
; -4.617 ; LCMx[1]   ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.770     ; 4.849      ;
; -4.617 ; LCMx[1]   ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.770     ; 4.849      ;
; -4.617 ; LCMx[1]   ; LCM_com_data[5][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.770     ; 4.849      ;
; -4.608 ; LCMx[1]   ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.769     ; 4.841      ;
; -4.608 ; LCMx[1]   ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.769     ; 4.841      ;
; -4.607 ; LCMx[1]   ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.765     ; 4.844      ;
; -4.607 ; LCMx[1]   ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.765     ; 4.844      ;
; -4.607 ; LCMx[1]   ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.765     ; 4.844      ;
; -4.607 ; LCMx[1]   ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.765     ; 4.844      ;
; -4.607 ; LCMx[1]   ; LCM_com_data[16][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.766     ; 4.843      ;
; -4.607 ; LCMx[1]   ; LCM_com_data[11][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.764     ; 4.845      ;
; -4.607 ; LCMx[1]   ; LCM_com_data[16][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.764     ; 4.845      ;
; -4.607 ; LCMx[1]   ; LCM_com_data[12][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.767     ; 4.842      ;
; -4.607 ; LCMx[1]   ; LCM_com_data[20][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.773     ; 4.836      ;
; -4.607 ; LCMx[1]   ; LCM_com_data[20][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.773     ; 4.836      ;
; -4.607 ; LCMx[1]   ; LCM_com_data[15][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.767     ; 4.842      ;
; -4.607 ; LCMx[1]   ; LCM_com_data[12][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.765     ; 4.844      ;
; -4.607 ; LCMx[1]   ; LCM_com_data[5][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.767     ; 4.842      ;
; -4.607 ; LCMx[1]   ; LCM_com_data[16][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.774     ; 4.835      ;
; -4.607 ; LCMx[1]   ; LCM_com_data[18][4]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.769     ; 4.840      ;
; -4.607 ; LCMx[1]   ; LCM_com_data[8][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.766     ; 4.843      ;
; -4.607 ; LCMx[1]   ; LCM_com_data[20][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.774     ; 4.835      ;
; -4.607 ; LCMx[1]   ; LCM_com_data[8][1]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.767     ; 4.842      ;
; -4.607 ; LCMx[1]   ; LCM_com_data[10][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.774     ; 4.835      ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'FD[4]'                                                                                           ;
+--------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.716 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[17]       ; FD[4]       ; 1.000        ; -0.367     ; 2.351      ;
; -1.716 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[17]       ; FD[4]       ; 1.000        ; -0.367     ; 2.351      ;
; -0.839 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_CS      ; FD[17]       ; FD[4]       ; 1.000        ; -0.356     ; 1.485      ;
; -0.839 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_ok      ; FD[17]       ; FD[4]       ; 1.000        ; -0.356     ; 1.485      ;
; -0.839 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[17]       ; FD[4]       ; 1.000        ; -0.356     ; 1.485      ;
; -0.839 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_S       ; FD[17]       ; FD[4]       ; 1.000        ; -0.356     ; 1.485      ;
+--------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'FD[7]'                                                                                             ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.552 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.602      ; 3.792      ;
; 0.552 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.600      ; 3.790      ;
; 0.552 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.600      ; 3.790      ;
; 0.553 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.601      ; 3.790      ;
; 0.553 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.601      ; 3.790      ;
; 0.553 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.601      ; 3.790      ;
; 0.553 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.601      ; 3.790      ;
; 0.553 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.601      ; 3.790      ;
; 0.553 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.601      ; 3.790      ;
; 0.553 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.601      ; 3.790      ;
; 0.553 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.601      ; 3.790      ;
; 0.553 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.601      ; 3.790      ;
; 0.553 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.600      ; 3.789      ;
; 0.554 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.600      ; 3.788      ;
; 0.554 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.600      ; 3.788      ;
; 0.554 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.600      ; 3.788      ;
; 0.554 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.600      ; 3.788      ;
; 0.554 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.600      ; 3.788      ;
; 0.554 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.600      ; 3.788      ;
; 0.554 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.602      ; 3.790      ;
; 0.554 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.600      ; 3.788      ;
; 0.554 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.600      ; 3.788      ;
; 0.853 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.602      ; 3.991      ;
; 0.854 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.600      ; 3.988      ;
; 0.854 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.600      ; 3.988      ;
; 0.855 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.600      ; 3.987      ;
; 0.855 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.600      ; 3.987      ;
; 0.855 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.600      ; 3.987      ;
; 0.855 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.600      ; 3.987      ;
; 0.855 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.600      ; 3.987      ;
; 0.855 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.601      ; 3.988      ;
; 0.855 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.601      ; 3.988      ;
; 0.855 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.601      ; 3.988      ;
; 0.855 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.601      ; 3.988      ;
; 0.855 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.601      ; 3.988      ;
; 0.855 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.600      ; 3.987      ;
; 0.855 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.601      ; 3.988      ;
; 0.855 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.601      ; 3.988      ;
; 0.855 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.601      ; 3.988      ;
; 0.855 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.601      ; 3.988      ;
; 0.855 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.600      ; 3.987      ;
; 0.855 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.600      ; 3.987      ;
; 0.856 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.602      ; 3.988      ;
; 0.856 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.600      ; 3.986      ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'FD[7]'                                                                                               ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.440 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.771      ; 3.786      ;
; -0.439 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.772      ; 3.788      ;
; -0.439 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.772      ; 3.788      ;
; -0.439 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.772      ; 3.788      ;
; -0.439 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.772      ; 3.788      ;
; -0.439 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.772      ; 3.788      ;
; -0.439 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.772      ; 3.788      ;
; -0.439 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.772      ; 3.788      ;
; -0.439 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.772      ; 3.788      ;
; -0.439 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.772      ; 3.788      ;
; -0.439 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.772      ; 3.788      ;
; -0.438 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.770      ; 3.787      ;
; -0.438 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.770      ; 3.787      ;
; -0.438 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.770      ; 3.787      ;
; -0.438 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.770      ; 3.787      ;
; -0.438 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.770      ; 3.787      ;
; -0.438 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.770      ; 3.787      ;
; -0.438 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.770      ; 3.787      ;
; -0.438 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.771      ; 3.788      ;
; -0.438 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.771      ; 3.788      ;
; -0.438 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.770      ; 3.787      ;
; -0.437 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.772      ; 3.790      ;
; -0.122 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.771      ; 3.604      ;
; -0.121 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.770      ; 3.604      ;
; -0.121 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.770      ; 3.604      ;
; -0.121 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.770      ; 3.604      ;
; -0.121 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.770      ; 3.604      ;
; -0.121 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.770      ; 3.604      ;
; -0.121 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.772      ; 3.606      ;
; -0.121 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.772      ; 3.606      ;
; -0.121 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.772      ; 3.606      ;
; -0.121 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.772      ; 3.606      ;
; -0.121 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.772      ; 3.606      ;
; -0.121 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.770      ; 3.604      ;
; -0.121 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.772      ; 3.606      ;
; -0.121 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.772      ; 3.606      ;
; -0.121 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.772      ; 3.606      ;
; -0.121 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.772      ; 3.606      ;
; -0.121 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.772      ; 3.606      ;
; -0.121 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.771      ; 3.605      ;
; -0.121 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.771      ; 3.605      ;
; -0.121 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.770      ; 3.604      ;
; -0.120 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.770      ; 3.605      ;
; -0.119 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.772      ; 3.608      ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'FD[0]'                                                                                    ;
+-------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.475 ; LCMP_RESET ; LCM_com_data[19][3]           ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.733      ; 4.663      ;
; 0.476 ; LCMP_RESET ; LCM_RESET                     ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.736      ; 4.667      ;
; 0.476 ; LCMP_RESET ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.736      ; 4.667      ;
; 0.476 ; LCMP_RESET ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.736      ; 4.667      ;
; 0.476 ; LCMP_RESET ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.736      ; 4.667      ;
; 0.476 ; LCMP_RESET ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.736      ; 4.667      ;
; 0.476 ; LCMP_RESET ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.736      ; 4.667      ;
; 0.476 ; LCMP_RESET ; LCM_com_data[16][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.736      ; 4.667      ;
; 0.476 ; LCMP_RESET ; LCM_com_data[11][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.737      ; 4.668      ;
; 0.476 ; LCMP_RESET ; LCM_com_data[16][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.737      ; 4.668      ;
; 0.476 ; LCMP_RESET ; LCM_com_data[14][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.738      ; 4.669      ;
; 0.476 ; LCMP_RESET ; LCM_com_data[9][7]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.734      ; 4.665      ;
; 0.476 ; LCMP_RESET ; LCM_com_data[12][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.736      ; 4.667      ;
; 0.476 ; LCMP_RESET ; LCM_com_data[5][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.734      ; 4.665      ;
; 0.476 ; LCMP_RESET ; LCM_com_data[18][4]           ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.732      ; 4.663      ;
; 0.476 ; LCMP_RESET ; LCM_com_data[7][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.734      ; 4.665      ;
; 0.476 ; LCMP_RESET ; LCM_com_data[6][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.734      ; 4.665      ;
; 0.476 ; LCMP_RESET ; LCM_com_data[8][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.736      ; 4.667      ;
; 0.476 ; LCMP_RESET ; LCM_com_data[13][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.734      ; 4.665      ;
; 0.476 ; LCMP_RESET ; LCM_com_data[19][1]           ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.738      ; 4.669      ;
; 0.476 ; LCMP_RESET ; LCM_com_data[17][1]           ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.738      ; 4.669      ;
; 0.476 ; LCMP_RESET ; LCM_com_data[8][1]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.735      ; 4.666      ;
; 0.476 ; LCMP_RESET ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.739      ; 4.670      ;
; 0.476 ; LCMP_RESET ; LCM_com_data[5][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.732      ; 4.663      ;
; 0.476 ; LCMP_RESET ; LCM_com_data[10][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.735      ; 4.666      ;
; 0.476 ; LCMP_RESET ; LCM_com_data[9][2]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.736      ; 4.667      ;
; 0.476 ; LCMP_RESET ; LCM_com_data[7][2]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.732      ; 4.663      ;
; 0.476 ; LCMP_RESET ; LCM_com_data[19][2]           ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.736      ; 4.667      ;
; 0.476 ; LCMP_RESET ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.733      ; 4.664      ;
; 0.476 ; LCMP_RESET ; LCM_com_data[19][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.737      ; 4.668      ;
; 0.476 ; LCMP_RESET ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.733      ; 4.664      ;
; 0.476 ; LCMP_RESET ; LCM_com_data[20][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.737      ; 4.668      ;
; 0.476 ; LCMP_RESET ; LCM_com_data[10][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.737      ; 4.668      ;
; 0.476 ; LCMP_RESET ; LCM_com_data[6][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.737      ; 4.668      ;
; 0.476 ; LCMP_RESET ; LCM_com_data[16][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.734      ; 4.665      ;
; 0.476 ; LCMP_RESET ; LCM_com_data[9][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.736      ; 4.667      ;
; 0.476 ; LCMP_RESET ; LCM_com_data[16][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.737      ; 4.668      ;
; 0.476 ; LCMP_RESET ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.737      ; 4.668      ;
; 0.476 ; LCMP_RESET ; LCM_com_data[7][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.738      ; 4.669      ;
; 0.476 ; LCMP_RESET ; LCM_com_data[13][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.735      ; 4.666      ;
; 0.476 ; LCMP_RESET ; LCM_com_data[12][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.735      ; 4.666      ;
; 0.476 ; LCMP_RESET ; LCM_com_data[8][3]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.736      ; 4.667      ;
; 0.476 ; LCMP_RESET ; LCM_com_data[13][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.736      ; 4.667      ;
; 0.476 ; LCMP_RESET ; LCM_com_data[8][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.736      ; 4.667      ;
; 0.476 ; LCMP_RESET ; LCM_com_data[7][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.732      ; 4.663      ;
; 0.476 ; LCMP_RESET ; LCM_com_data[4][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.734      ; 4.665      ;
; 0.476 ; LCMP_RESET ; LCM_com_data[9][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.736      ; 4.667      ;
; 0.476 ; LCMP_RESET ; LCM_com_data[10][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.739      ; 4.670      ;
; 0.477 ; LCMP_RESET ; LCM_com_data[12][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.734      ; 4.666      ;
; 0.477 ; LCMP_RESET ; LCM_com_data[20][3]           ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.728      ; 4.660      ;
; 0.477 ; LCMP_RESET ; LCM_com_data[20][2]           ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.728      ; 4.660      ;
; 0.477 ; LCMP_RESET ; LCM_com_data[15][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.734      ; 4.666      ;
; 0.477 ; LCMP_RESET ; LCM_com_data[16][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.727      ; 4.659      ;
; 0.477 ; LCMP_RESET ; LCM_com_data[20][1]           ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.727      ; 4.659      ;
; 0.477 ; LCMP_RESET ; LCM_com_data[10][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.727      ; 4.659      ;
; 0.477 ; LCMP_RESET ; LCM_com_data[9][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.734      ; 4.666      ;
; 0.477 ; LCMP_RESET ; LCM_com_data[13][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.727      ; 4.659      ;
; 0.477 ; LCMP_RESET ; LCM_com_data[9][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.734      ; 4.666      ;
; 0.477 ; LCMP_RESET ; LCM_com_data[8][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.734      ; 4.666      ;
; 0.488 ; LCMP_RESET ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.731      ; 4.674      ;
; 0.488 ; LCMP_RESET ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.731      ; 4.674      ;
; 0.488 ; LCMP_RESET ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.732      ; 4.675      ;
; 0.488 ; LCMP_RESET ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.732      ; 4.675      ;
; 0.488 ; LCMP_RESET ; LCM_com_data[4][6]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.732      ; 4.675      ;
; 0.488 ; LCMP_RESET ; LCM_com_data[16][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.732      ; 4.675      ;
; 0.488 ; LCMP_RESET ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.731      ; 4.674      ;
; 0.488 ; LCMP_RESET ; LCM_com_data[15][0]           ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.732      ; 4.675      ;
; 0.488 ; LCMP_RESET ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.731      ; 4.674      ;
; 0.488 ; LCMP_RESET ; LCM_com_data[5][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.731      ; 4.674      ;
; 1.020 ; LCMP_RESET ; LCM_com_data[16][5]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.736      ; 4.711      ;
; 1.020 ; LCMP_RESET ; LCM_com_data[14][5]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.738      ; 4.713      ;
; 1.020 ; LCMP_RESET ; LCM_com_data[19][3]           ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.733      ; 4.708      ;
; 1.020 ; LCMP_RESET ; LCM_com_data[8][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.736      ; 4.711      ;
; 1.020 ; LCMP_RESET ; LCM_com_data[19][1]           ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.738      ; 4.713      ;
; 1.020 ; LCMP_RESET ; LCM_com_data[17][1]           ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.738      ; 4.713      ;
; 1.020 ; LCMP_RESET ; LCM_com_data[8][1]            ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.735      ; 4.710      ;
; 1.020 ; LCMP_RESET ; LCM_com_data[10][2]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.735      ; 4.710      ;
; 1.020 ; LCMP_RESET ; LCM_com_data[9][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.736      ; 4.711      ;
; 1.020 ; LCMP_RESET ; LCM_com_data[7][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.738      ; 4.713      ;
; 1.020 ; LCMP_RESET ; LCM_com_data[13][1]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.735      ; 4.710      ;
; 1.020 ; LCMP_RESET ; LCM_com_data[12][1]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.735      ; 4.710      ;
; 1.020 ; LCMP_RESET ; LCM_com_data[8][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.736      ; 4.711      ;
; 1.021 ; LCMP_RESET ; LCM_RESET                     ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.736      ; 4.712      ;
; 1.021 ; LCMP_RESET ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.736      ; 4.712      ;
; 1.021 ; LCMP_RESET ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.736      ; 4.712      ;
; 1.021 ; LCMP_RESET ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.736      ; 4.712      ;
; 1.021 ; LCMP_RESET ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.736      ; 4.712      ;
; 1.021 ; LCMP_RESET ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.736      ; 4.712      ;
; 1.021 ; LCMP_RESET ; LCM_com_data[11][7]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.737      ; 4.713      ;
; 1.021 ; LCMP_RESET ; LCM_com_data[16][7]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.737      ; 4.713      ;
; 1.021 ; LCMP_RESET ; LCM_com_data[12][4]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.734      ; 4.710      ;
; 1.021 ; LCMP_RESET ; LCM_com_data[20][3]           ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.728      ; 4.704      ;
; 1.021 ; LCMP_RESET ; LCM_com_data[20][2]           ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.728      ; 4.704      ;
; 1.021 ; LCMP_RESET ; LCM_com_data[9][7]~_emulated  ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.734      ; 4.710      ;
; 1.021 ; LCMP_RESET ; LCM_com_data[15][6]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.734      ; 4.710      ;
; 1.021 ; LCMP_RESET ; LCM_com_data[12][2]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.736      ; 4.712      ;
; 1.021 ; LCMP_RESET ; LCM_com_data[5][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.734      ; 4.710      ;
; 1.021 ; LCMP_RESET ; LCM_com_data[16][6]~_emulated ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.727      ; 4.703      ;
; 1.021 ; LCMP_RESET ; LCM_com_data[18][4]           ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.732      ; 4.708      ;
; 1.021 ; LCMP_RESET ; LCM_com_data[7][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; -0.500       ; 3.734      ; 4.710      ;
+-------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'FD[4]'                                                                                           ;
+-------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 1.159 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_CS      ; FD[17]       ; FD[4]       ; 0.000        ; -0.007     ; 1.367      ;
; 1.159 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_ok      ; FD[17]       ; FD[4]       ; 0.000        ; -0.007     ; 1.367      ;
; 1.159 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[17]       ; FD[4]       ; 0.000        ; -0.007     ; 1.367      ;
; 1.159 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_S       ; FD[17]       ; FD[4]       ; 0.000        ; -0.007     ; 1.367      ;
; 1.859 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[17]       ; FD[4]       ; 0.000        ; -0.018     ; 2.056      ;
; 1.859 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[17]       ; FD[4]       ; 0.000        ; -0.018     ; 2.056      ;
+-------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'gckP31'                                                             ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; gckP31 ; Rise       ; gckP31                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[0]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[10]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[11]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[12]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[13]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[14]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[15]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[16]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[17]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[18]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[1]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[2]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[3]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[4]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[5]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[6]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[7]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[8]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[9]                        ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[10]                       ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[11]                       ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[12]                       ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[13]                       ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[14]                       ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[15]                       ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[16]                       ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[17]                       ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[18]                       ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[0]                        ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[1]                        ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[2]                        ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[3]                        ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[4]                        ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[5]                        ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[6]                        ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[7]                        ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[8]                        ;
; 0.269  ; 0.485        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[9]                        ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[0]                        ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[10]                       ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[11]                       ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[12]                       ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[13]                       ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[14]                       ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[15]                       ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[16]                       ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[17]                       ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[18]                       ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[1]                        ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[2]                        ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[3]                        ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[4]                        ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[5]                        ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[6]                        ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[7]                        ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[8]                        ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[9]                        ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[0]|clk                    ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[1]|clk                    ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[2]|clk                    ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[3]|clk                    ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[4]|clk                    ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[5]|clk                    ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[6]|clk                    ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[7]|clk                    ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[8]|clk                    ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[9]|clk                    ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[10]|clk                   ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[11]|clk                   ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[12]|clk                   ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[13]|clk                   ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[14]|clk                   ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[15]|clk                   ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[16]|clk                   ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[17]|clk                   ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[18]|clk                   ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~input|o               ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~inputclkctrl|inclk[0] ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~input|i               ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~inputclkctrl|inclk[0] ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~inputclkctrl|outclk   ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[0]|clk                    ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[10]|clk                   ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[11]|clk                   ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[12]|clk                   ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[13]|clk                   ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[14]|clk                   ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[15]|clk                   ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[16]|clk                   ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[17]|clk                   ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[18]|clk                   ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[1]|clk                    ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[2]|clk                    ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[3]|clk                    ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[4]|clk                    ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[5]|clk                    ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[6]|clk                    ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'FD[0]'                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[0]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[1]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[2]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[3]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[4]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[5]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[6]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; DBi[7]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCMPok                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_INI[0]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_INI[1]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_INI[2]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_INI[3]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_INI[4]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_RESET                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[10][0]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[10][1]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[10][2]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[10][3]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[11][7]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[12][1]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[12][2]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[12][4]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[13][1]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[13][2]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[13][3]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[13][4]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[14][5]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[15][0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[15][6]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[16][1]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[16][2]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[16][4]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[16][5]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[16][6]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[16][7]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[17][0]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[17][1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[17][2]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[18][0]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[18][1]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[18][2]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[18][3]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[18][4]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[19][0]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[19][1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[19][2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[19][3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[1][0]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[20][0]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[20][1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[20][2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[20][3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[4][3]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[4][6]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[5][0]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[5][2]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[5][3]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[6][4]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[6][5]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[7][0]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[7][1]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[7][2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[7][4]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[8][0]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[8][1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[8][2]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[8][3]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[8][4]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[9][0]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[9][1]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[9][2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[9][3]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[9][6]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LCM_com_data[9][7]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; LN~_emulated                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; RS                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[0] ; Rise       ; \LCM_P:SW                     ;
; 0.033  ; 0.249        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[16][5]~_emulated ;
; 0.033  ; 0.249        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[8][2]~_emulated  ;
; 0.033  ; 0.249        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[8][4]~_emulated  ;
; 0.033  ; 0.249        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[9][6]~_emulated  ;
; 0.034  ; 0.250        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; DBi[1]                        ;
; 0.034  ; 0.250        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; DBi[2]                        ;
; 0.034  ; 0.250        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; DBi[3]                        ;
; 0.034  ; 0.250        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; DBi[4]                        ;
; 0.034  ; 0.250        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; DBi[5]                        ;
; 0.034  ; 0.250        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; DBi[7]                        ;
; 0.034  ; 0.250        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_RESET                     ;
; 0.034  ; 0.250        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[10][0]~_emulated ;
; 0.034  ; 0.250        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[10][2]~_emulated ;
; 0.034  ; 0.250        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[12][1]~_emulated ;
; 0.034  ; 0.250        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[12][2]~_emulated ;
; 0.034  ; 0.250        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[13][1]~_emulated ;
; 0.034  ; 0.250        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[13][2]~_emulated ;
; 0.034  ; 0.250        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[13][4]~_emulated ;
; 0.034  ; 0.250        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[14][5]~_emulated ;
; 0.034  ; 0.250        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[16][1]~_emulated ;
; 0.034  ; 0.250        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[16][4]~_emulated ;
; 0.034  ; 0.250        ; 0.216          ; High Pulse Width ; FD[0] ; Rise       ; LCM_com_data[16][7]~_emulated ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'FD[4]'                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202Dis[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_CLK     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_CS      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_Di      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_S       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ok      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_tryN[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_tryN[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[3]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[4]            ;
; -0.005 ; 0.211        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202Dis[1]   ;
; -0.005 ; 0.211        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_CS      ;
; -0.005 ; 0.211        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_S       ;
; -0.005 ; 0.211        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ok      ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[0]  ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[10] ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[11] ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[1]  ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[2]  ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[3]  ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[4]  ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[5]  ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[6]  ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[7]  ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[8]  ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[9]  ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[0]  ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[10] ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[11] ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[1]  ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[2]  ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[3]  ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[4]  ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[5]  ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[6]  ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[7]  ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[8]  ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[9]  ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[0]  ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[10] ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[11] ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[1]  ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[2]  ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[3]  ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[4]  ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[5]  ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[6]  ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[7]  ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[8]  ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[9]  ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_CLK     ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_Di      ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_tryN[0] ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_tryN[1] ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[0]            ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[1]            ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[2]            ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[3]            ;
; -0.004 ; 0.212        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[4]            ;
; 0.264  ; 0.264        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; FD[4]~clkctrl|inclk[0]            ;
; 0.264  ; 0.264        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; FD[4]~clkctrl|outclk              ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'FD[7]'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|BF                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Eo                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMok             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RSo~_emulated     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RWS               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[5]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[6]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[7]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[8]        ;
; 0.055  ; 0.271        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|BF                ;
; 0.055  ; 0.271        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ;
; 0.055  ; 0.271        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ;
; 0.055  ; 0.271        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ;
; 0.055  ; 0.271        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ;
; 0.055  ; 0.271        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Eo                ;
; 0.055  ; 0.271        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[0]        ;
; 0.055  ; 0.271        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[1]        ;
; 0.055  ; 0.271        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[2]        ;
; 0.055  ; 0.271        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[3]        ;
; 0.055  ; 0.271        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RSo~_emulated     ;
; 0.055  ; 0.271        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RWS               ;
; 0.055  ; 0.271        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[0]        ;
; 0.055  ; 0.271        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[1]        ;
; 0.055  ; 0.271        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[2]        ;
; 0.055  ; 0.271        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[3]        ;
; 0.055  ; 0.271        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[4]        ;
; 0.055  ; 0.271        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[5]        ;
; 0.055  ; 0.271        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[6]        ;
; 0.055  ; 0.271        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[7]        ;
; 0.055  ; 0.271        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[8]        ;
; 0.056  ; 0.272        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMok             ;
; 0.325  ; 0.325        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; FD[7]~clkctrl|inclk[0]                   ;
; 0.325  ; 0.325        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; FD[7]~clkctrl|outclk                     ;
; 0.325  ; 0.325        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|BF|clk                            ;
; 0.325  ; 0.325        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[0]~_emulated|clk             ;
; 0.325  ; 0.325        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[1]~_emulated|clk             ;
; 0.325  ; 0.325        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[2]~_emulated|clk             ;
; 0.325  ; 0.325        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[3]~_emulated|clk             ;
; 0.325  ; 0.325        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Eo|clk                            ;
; 0.325  ; 0.325        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMruns[0]|clk                    ;
; 0.325  ; 0.325        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMruns[1]|clk                    ;
; 0.325  ; 0.325        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMruns[2]|clk                    ;
; 0.325  ; 0.325        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMruns[3]|clk                    ;
; 0.325  ; 0.325        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|RSo~_emulated|clk                 ;
; 0.325  ; 0.325        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|RWS|clk                           ;
; 0.325  ; 0.325        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[0]|clk                    ;
; 0.325  ; 0.325        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[1]|clk                    ;
; 0.325  ; 0.325        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[2]|clk                    ;
; 0.325  ; 0.325        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[3]|clk                    ;
; 0.325  ; 0.325        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[4]|clk                    ;
; 0.325  ; 0.325        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[5]|clk                    ;
; 0.325  ; 0.325        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[6]|clk                    ;
; 0.325  ; 0.325        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[7]|clk                    ;
; 0.325  ; 0.325        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[8]|clk                    ;
; 0.326  ; 0.326        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMok|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; FD[7]|q                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; FD[7]|q                                  ;
; 0.534  ; 0.718        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ;
; 0.534  ; 0.718        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ;
; 0.535  ; 0.719        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|BF                ;
; 0.535  ; 0.719        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ;
; 0.535  ; 0.719        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ;
; 0.535  ; 0.719        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Eo                ;
; 0.535  ; 0.719        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMok             ;
; 0.535  ; 0.719        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[0]        ;
; 0.535  ; 0.719        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[1]        ;
; 0.535  ; 0.719        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[2]        ;
; 0.535  ; 0.719        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[3]        ;
; 0.535  ; 0.719        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RSo~_emulated     ;
; 0.535  ; 0.719        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RWS               ;
; 0.535  ; 0.719        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[0]        ;
; 0.535  ; 0.719        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[1]        ;
; 0.535  ; 0.719        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[2]        ;
; 0.535  ; 0.719        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[3]        ;
; 0.535  ; 0.719        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[4]        ;
; 0.535  ; 0.719        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[5]        ;
; 0.535  ; 0.719        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[6]        ;
; 0.535  ; 0.719        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[7]        ;
; 0.535  ; 0.719        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[8]        ;
; 0.667  ; 0.667        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[2]~_emulated|clk             ;
; 0.667  ; 0.667        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[3]~_emulated|clk             ;
; 0.668  ; 0.668        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; FD[7]~clkctrl|inclk[0]                   ;
; 0.668  ; 0.668        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; FD[7]~clkctrl|outclk                     ;
; 0.668  ; 0.668        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|BF|clk                            ;
; 0.668  ; 0.668        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[0]~_emulated|clk             ;
; 0.668  ; 0.668        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[1]~_emulated|clk             ;
; 0.668  ; 0.668        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Eo|clk                            ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'FD[17]'                                                        ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LCMP_RESET              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LCM[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LCM[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LCM[2]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; MCP3202_RESET           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; S1S[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; S1S[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; S1S[2]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[10]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[3]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[4]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[5]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[6]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[7]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[8]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[9]                ;
; -0.039 ; 0.177        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; LCMP_RESET              ;
; -0.039 ; 0.177        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; MCP3202_RESET           ;
; -0.038 ; 0.178        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[0]                ;
; -0.038 ; 0.178        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[10]               ;
; -0.038 ; 0.178        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[1]                ;
; -0.038 ; 0.178        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[2]                ;
; -0.038 ; 0.178        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[3]                ;
; -0.038 ; 0.178        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[4]                ;
; -0.038 ; 0.178        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[5]                ;
; -0.038 ; 0.178        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[6]                ;
; -0.038 ; 0.178        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[7]                ;
; -0.038 ; 0.178        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[8]                ;
; -0.038 ; 0.178        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[9]                ;
; -0.037 ; 0.179        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; S1S[0]                  ;
; -0.037 ; 0.179        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; S1S[1]                  ;
; -0.037 ; 0.179        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; S1S[2]                  ;
; 0.230  ; 0.230        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; FD[17]~clkctrl|inclk[0] ;
; 0.230  ; 0.230        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; FD[17]~clkctrl|outclk   ;
; 0.231  ; 0.231        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; LCMP_RESET|clk          ;
; 0.231  ; 0.231        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; MCP3202_RESET|clk       ;
; 0.232  ; 0.232        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[0]|clk            ;
; 0.232  ; 0.232        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[10]|clk           ;
; 0.232  ; 0.232        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[1]|clk            ;
; 0.232  ; 0.232        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[2]|clk            ;
; 0.232  ; 0.232        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[3]|clk            ;
; 0.232  ; 0.232        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[4]|clk            ;
; 0.232  ; 0.232        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[5]|clk            ;
; 0.232  ; 0.232        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[6]|clk            ;
; 0.232  ; 0.232        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[7]|clk            ;
; 0.232  ; 0.232        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[8]|clk            ;
; 0.232  ; 0.232        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[9]|clk            ;
; 0.233  ; 0.233        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; S1S[0]|clk              ;
; 0.233  ; 0.233        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; S1S[1]|clk              ;
; 0.233  ; 0.233        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; S1S[2]|clk              ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; LCM[0]                  ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; LCM[1]                  ;
; 0.288  ; 0.504        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; LCM[2]                  ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[0]                  ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[1]                  ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[2]                  ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[0]|clk              ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[1]|clk              ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; FD[17]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; FD[17]|q                ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; LCM[0]|clk              ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; LCM[1]|clk              ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; LCM[2]|clk              ;
; 0.623  ; 0.807        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; S1S[0]                  ;
; 0.623  ; 0.807        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; S1S[1]                  ;
; 0.623  ; 0.807        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; S1S[2]                  ;
; 0.623  ; 0.807        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[0]                ;
; 0.623  ; 0.807        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[10]               ;
; 0.623  ; 0.807        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[1]                ;
; 0.623  ; 0.807        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[2]                ;
; 0.623  ; 0.807        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[3]                ;
; 0.623  ; 0.807        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[4]                ;
; 0.623  ; 0.807        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[5]                ;
; 0.623  ; 0.807        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[6]                ;
; 0.623  ; 0.807        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[7]                ;
; 0.623  ; 0.807        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[8]                ;
; 0.623  ; 0.807        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[9]                ;
; 0.625  ; 0.809        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; LCMP_RESET              ;
; 0.626  ; 0.810        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; MCP3202_RESET           ;
; 0.756  ; 0.756        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; S1S[0]|clk              ;
; 0.756  ; 0.756        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; S1S[1]|clk              ;
; 0.756  ; 0.756        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; S1S[2]|clk              ;
; 0.756  ; 0.756        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[0]|clk            ;
; 0.756  ; 0.756        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[10]|clk           ;
; 0.756  ; 0.756        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[1]|clk            ;
; 0.756  ; 0.756        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[2]|clk            ;
; 0.756  ; 0.756        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[3]|clk            ;
; 0.756  ; 0.756        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[4]|clk            ;
; 0.756  ; 0.756        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[5]|clk            ;
; 0.756  ; 0.756        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[6]|clk            ;
; 0.756  ; 0.756        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[7]|clk            ;
; 0.756  ; 0.756        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[8]|clk            ;
; 0.756  ; 0.756        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[9]|clk            ;
; 0.758  ; 0.758        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; LCMP_RESET|clk          ;
; 0.759  ; 0.759        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; FD[17]~clkctrl|inclk[0] ;
; 0.759  ; 0.759        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; FD[17]~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'FD[18]'                                                        ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[18] ; Rise       ; LCM_DM[0]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[18] ; Rise       ; LCM_DM[1]               ;
; -0.040 ; 0.176        ; 0.216          ; High Pulse Width ; FD[18] ; Rise       ; LCM_DM[0]               ;
; -0.040 ; 0.176        ; 0.216          ; High Pulse Width ; FD[18] ; Rise       ; LCM_DM[1]               ;
; 0.229  ; 0.229        ; 0.000          ; High Pulse Width ; FD[18] ; Rise       ; FD[18]~clkctrl|inclk[0] ;
; 0.229  ; 0.229        ; 0.000          ; High Pulse Width ; FD[18] ; Rise       ; FD[18]~clkctrl|outclk   ;
; 0.230  ; 0.230        ; 0.000          ; High Pulse Width ; FD[18] ; Rise       ; LCM_DM[0]|clk           ;
; 0.230  ; 0.230        ; 0.000          ; High Pulse Width ; FD[18] ; Rise       ; LCM_DM[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FD[18] ; Rise       ; FD[18]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FD[18] ; Rise       ; FD[18]|q                ;
; 0.627  ; 0.811        ; 0.184          ; Low Pulse Width  ; FD[18] ; Rise       ; LCM_DM[0]               ;
; 0.627  ; 0.811        ; 0.184          ; Low Pulse Width  ; FD[18] ; Rise       ; LCM_DM[1]               ;
; 0.760  ; 0.760        ; 0.000          ; Low Pulse Width  ; FD[18] ; Rise       ; LCM_DM[0]|clk           ;
; 0.760  ; 0.760        ; 0.000          ; Low Pulse Width  ; FD[18] ; Rise       ; LCM_DM[1]|clk           ;
; 0.761  ; 0.761        ; 0.000          ; Low Pulse Width  ; FD[18] ; Rise       ; FD[18]~clkctrl|inclk[0] ;
; 0.761  ; 0.761        ; 0.000          ; Low Pulse Width  ; FD[18] ; Rise       ; FD[18]~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'LCMP_RESET'                                                                      ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; 0.035 ; 0.035        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[8][0]                    ;
; 0.035 ; 0.035        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[9][3]                    ;
; 0.036 ; 0.036        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[19][1]                   ;
; 0.036 ; 0.036        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[19][3]                   ;
; 0.036 ; 0.036        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[7][1]                    ;
; 0.036 ; 0.036        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[8][2]                    ;
; 0.036 ; 0.036        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[8][4]                    ;
; 0.037 ; 0.037        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[15][0]                   ;
; 0.037 ; 0.037        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[17][1]                   ;
; 0.037 ; 0.037        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[9][2]                    ;
; 0.038 ; 0.038        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[19][2]                   ;
; 0.039 ; 0.039        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[18][2]                   ;
; 0.040 ; 0.040        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[17][0]                   ;
; 0.040 ; 0.040        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[19][0]                   ;
; 0.044 ; 0.044        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[10][0]                   ;
; 0.044 ; 0.044        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[10][1]                   ;
; 0.044 ; 0.044        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[20][0]                   ;
; 0.044 ; 0.044        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[20][1]                   ;
; 0.068 ; 0.068        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[8][3]                    ;
; 0.069 ; 0.069        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[17][2]                   ;
; 0.069 ; 0.069        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[7][2]                    ;
; 0.071 ; 0.071        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[9][0]                    ;
; 0.072 ; 0.072        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[18][0]                   ;
; 0.072 ; 0.072        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[5][0]                    ;
; 0.073 ; 0.073        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[10][2]                   ;
; 0.073 ; 0.073        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[18][1]                   ;
; 0.073 ; 0.073        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[7][0]                    ;
; 0.073 ; 0.073        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[9][1]                    ;
; 0.077 ; 0.077        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[20][2]                   ;
; 0.078 ; 0.078        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[10][3]                   ;
; 0.078 ; 0.078        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[18][4]                   ;
; 0.079 ; 0.079        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[18][3]                   ;
; 0.079 ; 0.079        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[20][3]                   ;
; 0.079 ; 0.079        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[8][1]                    ;
; 0.081 ; 0.081        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[8][0]|datad              ;
; 0.081 ; 0.081        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[9][3]|datad              ;
; 0.082 ; 0.082        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[19][1]|datad             ;
; 0.082 ; 0.082        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[19][3]|datad             ;
; 0.082 ; 0.082        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[7][1]|datad              ;
; 0.082 ; 0.082        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[8][2]|datad              ;
; 0.082 ; 0.082        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[8][4]|datad              ;
; 0.083 ; 0.083        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[15][0]|datad             ;
; 0.083 ; 0.083        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[17][1]|datad             ;
; 0.083 ; 0.083        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[9][2]|datad              ;
; 0.084 ; 0.084        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[19][2]|datad             ;
; 0.085 ; 0.085        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[18][2]|datad             ;
; 0.086 ; 0.086        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[17][0]|datad             ;
; 0.086 ; 0.086        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[19][0]|datad             ;
; 0.088 ; 0.088        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[8][3]|dataa              ;
; 0.089 ; 0.089        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[10][2]|datac             ;
; 0.090 ; 0.090        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[10][0]|datad             ;
; 0.090 ; 0.090        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[10][1]|datad             ;
; 0.090 ; 0.090        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[20][0]|datad             ;
; 0.090 ; 0.090        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[20][1]|datad             ;
; 0.091 ; 0.091        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[17][2]|datac             ;
; 0.091 ; 0.091        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[7][2]|datac              ;
; 0.093 ; 0.093        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[9][0]|datac              ;
; 0.094 ; 0.094        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[18][0]|datac             ;
; 0.094 ; 0.094        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[18][4]|datac             ;
; 0.094 ; 0.094        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[5][0]|datac              ;
; 0.095 ; 0.095        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[18][1]|datac             ;
; 0.095 ; 0.095        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[18][3]|datac             ;
; 0.095 ; 0.095        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[7][0]|datac              ;
; 0.095 ; 0.095        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[8][1]|datac              ;
; 0.095 ; 0.095        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[9][1]|datac              ;
; 0.098 ; 0.098        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[10][3]|datac             ;
; 0.099 ; 0.099        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[20][2]|datac             ;
; 0.099 ; 0.099        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[20][3]|datac             ;
; 0.130 ; 0.130        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[18][1]~0clkctrl|inclk[0] ;
; 0.130 ; 0.130        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[18][1]~0clkctrl|outclk   ;
; 0.287 ; 0.287        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[18][1]~0|combout         ;
; 0.303 ; 0.303        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[18][1]~0|datac           ;
; 0.349 ; 0.349        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[11][7]~latch              ;
; 0.349 ; 0.349        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[12][1]~latch              ;
; 0.349 ; 0.349        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[12][2]~latch              ;
; 0.350 ; 0.350        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCMx[2]                                ;
; 0.351 ; 0.351        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[10][0]~latch              ;
; 0.351 ; 0.351        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[12][4]~latch              ;
; 0.351 ; 0.351        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[15][6]~latch              ;
; 0.351 ; 0.351        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCMx[0]                                ;
; 0.351 ; 0.351        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCMx[1]                                ;
; 0.351 ; 0.351        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LN~latch                               ;
; 0.352 ; 0.352        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[14][5]~latch              ;
; 0.355 ; 0.355        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[8][2]~latch               ;
; 0.355 ; 0.355        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[9][6]~latch               ;
; 0.356 ; 0.356        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[16][5]~latch              ;
; 0.359 ; 0.359        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[5][2]~latch               ;
; 0.362 ; 0.362        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[8][4]~latch               ;
; 0.363 ; 0.363        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[10][2]~latch              ;
; 0.368 ; 0.368        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[16][1]~latch              ;
; 0.368 ; 0.368        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[16][7]~latch              ;
; 0.368 ; 0.368        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[4][3]~latch               ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[16][6]~latch              ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[1][0]~latch               ;
; 0.371 ; 0.371        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[13][3]~latch              ;
; 0.381 ; 0.381        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[5][2]~latch|datac         ;
; 0.382 ; 0.382        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[13][2]~latch              ;
; 0.383 ; 0.383        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[16][2]~latch              ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[6][4]~latch               ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[8][4]~latch|datac         ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'LCM_RESET'                                                                    ;
+-------+--------------+----------------+------------------+-----------+------------+--------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                               ;
+-------+--------------+----------------+------------------+-----------+------------+--------------------------------------+
; 0.295 ; 0.295        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~latch ;
; 0.295 ; 0.295        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~latch ;
; 0.295 ; 0.295        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~latch ;
; 0.295 ; 0.295        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~latch ;
; 0.296 ; 0.296        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|RSo~latch     ;
; 0.309 ; 0.309        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[0]~latch|datac           ;
; 0.309 ; 0.309        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[1]~latch|datac           ;
; 0.309 ; 0.309        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[2]~latch|datac           ;
; 0.309 ; 0.309        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[3]~latch|datac           ;
; 0.310 ; 0.310        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|RSo~latch|datac               ;
; 0.348 ; 0.348        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|inclk[0]           ;
; 0.348 ; 0.348        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|outclk             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_RESET|q                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_RESET|q                          ;
; 0.646 ; 0.646        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|inclk[0]           ;
; 0.646 ; 0.646        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|outclk             ;
; 0.683 ; 0.683        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[1]~latch|datac           ;
; 0.683 ; 0.683        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[2]~latch|datac           ;
; 0.683 ; 0.683        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[3]~latch|datac           ;
; 0.683 ; 0.683        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|RSo~latch|datac               ;
; 0.684 ; 0.684        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[0]~latch|datac           ;
; 0.696 ; 0.696        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~latch ;
; 0.696 ; 0.696        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~latch ;
; 0.696 ; 0.696        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~latch ;
; 0.696 ; 0.696        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|RSo~latch     ;
; 0.697 ; 0.697        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~latch ;
+-------+--------------+----------------+------------------+-----------+------------+--------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; rstP99     ; FD[17]     ; 2.739 ; 2.671 ; Rise       ; FD[17]          ;
; MCP3202_Do ; FD[4]      ; 4.464 ; 4.120 ; Rise       ; FD[4]           ;
; DB_io[*]   ; FD[7]      ; 2.166 ; 2.272 ; Rise       ; FD[7]           ;
;  DB_io[3]  ; FD[7]      ; 2.166 ; 2.272 ; Rise       ; FD[7]           ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; rstP99     ; FD[17]     ; -2.258 ; -2.201 ; Rise       ; FD[17]          ;
; MCP3202_Do ; FD[4]      ; -0.834 ; -0.955 ; Rise       ; FD[4]           ;
; DB_io[*]   ; FD[7]      ; -1.531 ; -1.656 ; Rise       ; FD[7]           ;
;  DB_io[3]  ; FD[7]      ; -1.531 ; -1.656 ; Rise       ; FD[7]           ;
+------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DB_io[*]    ; FD[0]      ; 11.337 ; 10.641 ; Rise       ; FD[0]           ;
;  DB_io[0]   ; FD[0]      ; 10.211 ; 9.646  ; Rise       ; FD[0]           ;
;  DB_io[1]   ; FD[0]      ; 9.959  ; 9.394  ; Rise       ; FD[0]           ;
;  DB_io[2]   ; FD[0]      ; 11.337 ; 10.641 ; Rise       ; FD[0]           ;
;  DB_io[3]   ; FD[0]      ; 10.004 ; 9.328  ; Rise       ; FD[0]           ;
; RSo         ; FD[0]      ; 8.771  ; 8.457  ; Rise       ; FD[0]           ;
; MCP3202_CLK ; FD[4]      ; 10.172 ; 9.908  ; Rise       ; FD[4]           ;
; MCP3202_CS  ; FD[4]      ; 7.877  ; 8.112  ; Rise       ; FD[4]           ;
; MCP3202_Di  ; FD[4]      ; 8.545  ; 8.301  ; Rise       ; FD[4]           ;
; DB_io[*]    ; FD[7]      ; 10.360 ; 9.891  ; Rise       ; FD[7]           ;
;  DB_io[0]   ; FD[7]      ; 9.435  ; 9.302  ; Rise       ; FD[7]           ;
;  DB_io[1]   ; FD[7]      ; 10.320 ; 9.891  ; Rise       ; FD[7]           ;
;  DB_io[2]   ; FD[7]      ; 9.957  ; 9.462  ; Rise       ; FD[7]           ;
;  DB_io[3]   ; FD[7]      ; 10.360 ; 9.675  ; Rise       ; FD[7]           ;
; Eo          ; FD[7]      ; 8.047  ; 7.801  ; Rise       ; FD[7]           ;
; RSo         ; FD[7]      ; 8.739  ; 8.423  ; Rise       ; FD[7]           ;
; RWo         ; FD[7]      ; 9.747  ; 9.285  ; Rise       ; FD[7]           ;
; DB_io[*]    ; LCM_RESET  ; 10.442 ; 10.017 ; Rise       ; LCM_RESET       ;
;  DB_io[0]   ; LCM_RESET  ; 9.062  ; 8.622  ; Rise       ; LCM_RESET       ;
;  DB_io[1]   ; LCM_RESET  ; 10.442 ; 10.017 ; Rise       ; LCM_RESET       ;
;  DB_io[2]   ; LCM_RESET  ; 10.299 ; 9.817  ; Rise       ; LCM_RESET       ;
;  DB_io[3]   ; LCM_RESET  ; 9.674  ; 8.988  ; Rise       ; LCM_RESET       ;
; RSo         ; LCM_RESET  ; 8.614  ; 8.299  ; Rise       ; LCM_RESET       ;
; DB_io[*]    ; LCM_RESET  ; 8.668  ; 8.165  ; Fall       ; LCM_RESET       ;
;  DB_io[0]   ; LCM_RESET  ; 7.838  ; 7.340  ; Fall       ; LCM_RESET       ;
;  DB_io[1]   ; LCM_RESET  ; 5.361  ; 4.893  ; Fall       ; LCM_RESET       ;
;  DB_io[2]   ; LCM_RESET  ; 8.597  ; 8.165  ; Fall       ; LCM_RESET       ;
;  DB_io[3]   ; LCM_RESET  ; 8.668  ; 8.032  ; Fall       ; LCM_RESET       ;
; RSo         ; LCM_RESET  ; 7.750  ; 7.461  ; Fall       ; LCM_RESET       ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DB_io[*]    ; FD[0]      ; 9.651  ; 9.043  ; Rise       ; FD[0]           ;
;  DB_io[0]   ; FD[0]      ; 9.836  ; 9.266  ; Rise       ; FD[0]           ;
;  DB_io[1]   ; FD[0]      ; 9.651  ; 9.106  ; Rise       ; FD[0]           ;
;  DB_io[2]   ; FD[0]      ; 10.972 ; 10.301 ; Rise       ; FD[0]           ;
;  DB_io[3]   ; FD[0]      ; 9.695  ; 9.043  ; Rise       ; FD[0]           ;
; RSo         ; FD[0]      ; 8.511  ; 8.205  ; Rise       ; FD[0]           ;
; MCP3202_CLK ; FD[4]      ; 9.914  ; 9.663  ; Rise       ; FD[4]           ;
; MCP3202_CS  ; FD[4]      ; 7.650  ; 7.879  ; Rise       ; FD[4]           ;
; MCP3202_Di  ; FD[4]      ; 8.294  ; 8.057  ; Rise       ; FD[4]           ;
; DB_io[*]    ; FD[7]      ; 8.296  ; 8.296  ; Rise       ; FD[7]           ;
;  DB_io[0]   ; FD[7]      ; 8.296  ; 8.296  ; Rise       ; FD[7]           ;
;  DB_io[1]   ; FD[7]      ; 8.296  ; 8.296  ; Rise       ; FD[7]           ;
;  DB_io[2]   ; FD[7]      ; 8.296  ; 8.296  ; Rise       ; FD[7]           ;
;  DB_io[3]   ; FD[7]      ; 8.296  ; 8.296  ; Rise       ; FD[7]           ;
; Eo          ; FD[7]      ; 7.815  ; 7.576  ; Rise       ; FD[7]           ;
; RSo         ; FD[7]      ; 8.455  ; 8.118  ; Rise       ; FD[7]           ;
; RWo         ; FD[7]      ; 9.448  ; 9.001  ; Rise       ; FD[7]           ;
; DB_io[*]    ; LCM_RESET  ; 5.239  ; 4.812  ; Rise       ; LCM_RESET       ;
;  DB_io[0]   ; LCM_RESET  ; 7.877  ; 7.468  ; Rise       ; LCM_RESET       ;
;  DB_io[1]   ; LCM_RESET  ; 5.239  ; 4.812  ; Rise       ; LCM_RESET       ;
;  DB_io[2]   ; LCM_RESET  ; 8.646  ; 8.213  ; Rise       ; LCM_RESET       ;
;  DB_io[3]   ; LCM_RESET  ; 8.761  ; 8.070  ; Rise       ; LCM_RESET       ;
; RSo         ; LCM_RESET  ; 7.999  ; 7.646  ; Rise       ; LCM_RESET       ;
; DB_io[*]    ; LCM_RESET  ; 5.230  ; 4.776  ; Fall       ; LCM_RESET       ;
;  DB_io[0]   ; LCM_RESET  ; 7.573  ; 7.104  ; Fall       ; LCM_RESET       ;
;  DB_io[1]   ; LCM_RESET  ; 5.230  ; 4.776  ; Fall       ; LCM_RESET       ;
;  DB_io[2]   ; LCM_RESET  ; 8.336  ; 7.843  ; Fall       ; LCM_RESET       ;
;  DB_io[3]   ; LCM_RESET  ; 8.396  ; 7.756  ; Fall       ; LCM_RESET       ;
; RSo         ; LCM_RESET  ; 7.507  ; 7.208  ; Fall       ; LCM_RESET       ;
+-------------+------------+--------+--------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------+
; Fast 1200mV 0C Model Setup Summary   ;
+------------+---------+---------------+
; Clock      ; Slack   ; End Point TNS ;
+------------+---------+---------------+
; LCMP_RESET ; -19.811 ; -505.180      ;
; FD[0]      ; -2.707  ; -192.783      ;
; FD[17]     ; -2.071  ; -13.010       ;
; FD[4]      ; -0.909  ; -35.982       ;
; FD[7]      ; -0.785  ; -8.742        ;
; gckP31     ; -0.349  ; -2.130        ;
; LCM_RESET  ; -0.005  ; -0.005        ;
; FD[18]     ; 0.315   ; 0.000         ;
+------------+---------+---------------+


+-------------------------------------+
; Fast 1200mV 0C Model Hold Summary   ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; gckP31     ; -0.888 ; -10.696       ;
; LCMP_RESET ; -0.885 ; -34.673       ;
; FD[0]      ; -0.705 ; -9.297        ;
; FD[7]      ; 0.002  ; 0.000         ;
; FD[17]     ; 0.167  ; 0.000         ;
; FD[18]     ; 0.167  ; 0.000         ;
; FD[4]      ; 0.167  ; 0.000         ;
; LCM_RESET  ; 0.288  ; 0.000         ;
+------------+--------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; FD[0] ; -1.968 ; -135.318             ;
; FD[4] ; -0.289 ; -0.578               ;
; FD[7] ; 0.303  ; 0.000                ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; FD[7] ; -0.207 ; -4.524              ;
; FD[0] ; 0.352  ; 0.000               ;
; FD[4] ; 0.499  ; 0.000               ;
+-------+--------+---------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+--------+----------------------------+
; Clock      ; Slack  ; End Point TNS              ;
+------------+--------+----------------------------+
; gckP31     ; -3.000 ; -23.064                    ;
; FD[0]      ; -1.000 ; -78.000                    ;
; FD[4]      ; -1.000 ; -49.000                    ;
; FD[7]      ; -1.000 ; -22.000                    ;
; FD[17]     ; -1.000 ; -19.000                    ;
; FD[18]     ; -1.000 ; -2.000                     ;
; LCMP_RESET ; 0.281  ; 0.000                      ;
; LCM_RESET  ; 0.384  ; 0.000                      ;
+------------+--------+----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'LCMP_RESET'                                                                                                ;
+---------+----------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                        ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -19.811 ; MCP3202_Driver:U2|MCP3202_AD0[3] ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.502      ; 21.811     ;
; -19.782 ; MCP3202_Driver:U2|MCP3202_AD0[1] ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.502      ; 21.782     ;
; -19.718 ; MCP3202_Driver:U2|MCP3202_AD0[3] ; LCM_com_data2[10][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.425      ; 21.701     ;
; -19.716 ; MCP3202_Driver:U2|MCP3202_AD0[3] ; LCM_com_data2[20][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.426      ; 21.701     ;
; -19.711 ; MCP3202_Driver:U2|MCP3202_AD0[3] ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.512      ; 21.722     ;
; -19.699 ; MCP3202_Driver:U2|MCP3202_AD0[3] ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.511      ; 21.721     ;
; -19.691 ; MCP3202_Driver:U2|MCP3202_AD0[3] ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.434      ; 21.690     ;
; -19.689 ; MCP3202_Driver:U2|MCP3202_AD0[3] ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.424      ; 21.680     ;
; -19.689 ; MCP3202_Driver:U2|MCP3202_AD0[1] ; LCM_com_data2[10][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.425      ; 21.672     ;
; -19.688 ; MCP3202_Driver:U2|MCP3202_AD0[3] ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.438      ; 21.686     ;
; -19.687 ; MCP3202_Driver:U2|MCP3202_AD0[1] ; LCM_com_data2[20][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.426      ; 21.672     ;
; -19.682 ; MCP3202_Driver:U2|MCP3202_AD0[1] ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.512      ; 21.693     ;
; -19.670 ; MCP3202_Driver:U2|MCP3202_AD0[1] ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.511      ; 21.692     ;
; -19.662 ; MCP3202_Driver:U2|MCP3202_AD0[1] ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.434      ; 21.661     ;
; -19.660 ; MCP3202_Driver:U2|MCP3202_AD0[1] ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.424      ; 21.651     ;
; -19.659 ; MCP3202_Driver:U2|MCP3202_AD0[1] ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.438      ; 21.657     ;
; -19.654 ; MCP3202_Driver:U2|MCP3202_AD0[3] ; LCM_com_data2[17][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.436      ; 21.745     ;
; -19.645 ; MCP3202_Driver:U2|MCP3202_AD0[0] ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.502      ; 21.645     ;
; -19.625 ; MCP3202_Driver:U2|MCP3202_AD0[1] ; LCM_com_data2[17][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.436      ; 21.716     ;
; -19.603 ; MCP3202_Driver:U2|MCP3202_AD0[3] ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.438      ; 21.612     ;
; -19.600 ; MCP3202_Driver:U2|MCP3202_AD0[3] ; LCM_com_data2[7][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.513      ; 21.781     ;
; -19.599 ; MCP3202_Driver:U2|MCP3202_AD0[2] ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.501      ; 21.598     ;
; -19.597 ; MCP3202_Driver:U2|MCP3202_AD0[3] ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.432      ; 21.601     ;
; -19.590 ; MCP3202_Driver:U2|MCP3202_AD0[5] ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.502      ; 21.590     ;
; -19.584 ; MCP3202_Driver:U2|MCP3202_AD0[3] ; LCM_com_data2[19][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.435      ; 21.590     ;
; -19.574 ; MCP3202_Driver:U2|MCP3202_AD0[1] ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.438      ; 21.583     ;
; -19.572 ; MCP3202_Driver:U2|MCP3202_AD0[3] ; LCM_com_data2[19][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.441      ; 21.572     ;
; -19.571 ; MCP3202_Driver:U2|MCP3202_AD0[1] ; LCM_com_data2[7][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.513      ; 21.752     ;
; -19.568 ; MCP3202_Driver:U2|MCP3202_AD0[1] ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.432      ; 21.572     ;
; -19.561 ; MCP3202_Driver:U2|MCP3202_AD0[3] ; LCM_com_data2[19][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.423      ; 21.557     ;
; -19.555 ; MCP3202_Driver:U2|MCP3202_AD0[6] ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.502      ; 21.555     ;
; -19.555 ; MCP3202_Driver:U2|MCP3202_AD0[1] ; LCM_com_data2[19][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.435      ; 21.561     ;
; -19.552 ; MCP3202_Driver:U2|MCP3202_AD0[0] ; LCM_com_data2[10][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.425      ; 21.535     ;
; -19.550 ; MCP3202_Driver:U2|MCP3202_AD0[0] ; LCM_com_data2[20][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.426      ; 21.535     ;
; -19.545 ; MCP3202_Driver:U2|MCP3202_AD0[0] ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.512      ; 21.556     ;
; -19.543 ; MCP3202_Driver:U2|MCP3202_AD0[1] ; LCM_com_data2[19][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.441      ; 21.543     ;
; -19.533 ; MCP3202_Driver:U2|MCP3202_AD0[0] ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.511      ; 21.555     ;
; -19.532 ; MCP3202_Driver:U2|MCP3202_AD0[1] ; LCM_com_data2[19][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.423      ; 21.528     ;
; -19.527 ; MCP3202_Driver:U2|MCP3202_AD0[7] ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.502      ; 21.527     ;
; -19.525 ; MCP3202_Driver:U2|MCP3202_AD0[0] ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.434      ; 21.524     ;
; -19.523 ; MCP3202_Driver:U2|MCP3202_AD0[0] ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.424      ; 21.514     ;
; -19.522 ; MCP3202_Driver:U2|MCP3202_AD0[0] ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.438      ; 21.520     ;
; -19.506 ; MCP3202_Driver:U2|MCP3202_AD0[2] ; LCM_com_data2[10][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.424      ; 21.488     ;
; -19.504 ; MCP3202_Driver:U2|MCP3202_AD0[2] ; LCM_com_data2[20][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.425      ; 21.488     ;
; -19.499 ; MCP3202_Driver:U2|MCP3202_AD0[2] ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.511      ; 21.509     ;
; -19.497 ; MCP3202_Driver:U2|MCP3202_AD0[5] ; LCM_com_data2[10][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.425      ; 21.480     ;
; -19.495 ; MCP3202_Driver:U2|MCP3202_AD0[5] ; LCM_com_data2[20][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.426      ; 21.480     ;
; -19.490 ; MCP3202_Driver:U2|MCP3202_AD0[5] ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.512      ; 21.501     ;
; -19.488 ; MCP3202_Driver:U2|MCP3202_AD0[0] ; LCM_com_data2[17][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.436      ; 21.579     ;
; -19.487 ; MCP3202_Driver:U2|MCP3202_AD0[2] ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.510      ; 21.508     ;
; -19.479 ; MCP3202_Driver:U2|MCP3202_AD0[2] ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.433      ; 21.477     ;
; -19.478 ; MCP3202_Driver:U2|MCP3202_AD0[5] ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.511      ; 21.500     ;
; -19.477 ; MCP3202_Driver:U2|MCP3202_AD0[2] ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.423      ; 21.467     ;
; -19.476 ; MCP3202_Driver:U2|MCP3202_AD0[2] ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.437      ; 21.473     ;
; -19.470 ; MCP3202_Driver:U2|MCP3202_AD0[5] ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.434      ; 21.469     ;
; -19.468 ; MCP3202_Driver:U2|MCP3202_AD0[5] ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.424      ; 21.459     ;
; -19.467 ; MCP3202_Driver:U2|MCP3202_AD0[5] ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.438      ; 21.465     ;
; -19.462 ; MCP3202_Driver:U2|MCP3202_AD0[6] ; LCM_com_data2[10][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.425      ; 21.445     ;
; -19.460 ; MCP3202_Driver:U2|MCP3202_AD0[6] ; LCM_com_data2[20][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.426      ; 21.445     ;
; -19.455 ; MCP3202_Driver:U2|MCP3202_AD0[6] ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.512      ; 21.466     ;
; -19.443 ; MCP3202_Driver:U2|MCP3202_AD0[6] ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.511      ; 21.465     ;
; -19.442 ; MCP3202_Driver:U2|MCP3202_AD0[2] ; LCM_com_data2[17][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.435      ; 21.532     ;
; -19.437 ; MCP3202_Driver:U2|MCP3202_AD0[0] ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.438      ; 21.446     ;
; -19.435 ; MCP3202_Driver:U2|MCP3202_AD0[6] ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.434      ; 21.434     ;
; -19.434 ; MCP3202_Driver:U2|MCP3202_AD0[0] ; LCM_com_data2[7][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.513      ; 21.615     ;
; -19.434 ; MCP3202_Driver:U2|MCP3202_AD0[7] ; LCM_com_data2[10][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.425      ; 21.417     ;
; -19.433 ; MCP3202_Driver:U2|MCP3202_AD0[6] ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.424      ; 21.424     ;
; -19.433 ; MCP3202_Driver:U2|MCP3202_AD0[5] ; LCM_com_data2[17][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.436      ; 21.524     ;
; -19.432 ; MCP3202_Driver:U2|MCP3202_AD0[6] ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.438      ; 21.430     ;
; -19.432 ; MCP3202_Driver:U2|MCP3202_AD0[7] ; LCM_com_data2[20][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.426      ; 21.417     ;
; -19.431 ; MCP3202_Driver:U2|MCP3202_AD0[0] ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.432      ; 21.435     ;
; -19.427 ; MCP3202_Driver:U2|MCP3202_AD0[7] ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.512      ; 21.438     ;
; -19.419 ; MCP3202_Driver:U2|MCP3202_AD0[3] ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.494      ; 21.575     ;
; -19.418 ; MCP3202_Driver:U2|MCP3202_AD0[0] ; LCM_com_data2[19][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.435      ; 21.424     ;
; -19.415 ; MCP3202_Driver:U2|MCP3202_AD0[7] ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.511      ; 21.437     ;
; -19.409 ; MCP3202_Driver:U2|MCP3202_AD0[3] ; LCM_com_data2[20][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.510      ; 21.592     ;
; -19.407 ; MCP3202_Driver:U2|MCP3202_AD0[7] ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.434      ; 21.406     ;
; -19.406 ; MCP3202_Driver:U2|MCP3202_AD0[0] ; LCM_com_data2[19][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.441      ; 21.406     ;
; -19.405 ; MCP3202_Driver:U2|MCP3202_AD0[7] ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.424      ; 21.396     ;
; -19.404 ; MCP3202_Driver:U2|MCP3202_AD0[7] ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.438      ; 21.402     ;
; -19.398 ; MCP3202_Driver:U2|MCP3202_AD0[6] ; LCM_com_data2[17][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.436      ; 21.489     ;
; -19.395 ; MCP3202_Driver:U2|MCP3202_AD0[3] ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.510      ; 21.565     ;
; -19.395 ; MCP3202_Driver:U2|MCP3202_AD0[0] ; LCM_com_data2[19][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.423      ; 21.391     ;
; -19.393 ; MCP3202_Driver:U2|MCP3202_AD0[4] ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.502      ; 21.393     ;
; -19.391 ; MCP3202_Driver:U2|MCP3202_AD0[2] ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.437      ; 21.399     ;
; -19.390 ; MCP3202_Driver:U2|MCP3202_AD0[1] ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.494      ; 21.546     ;
; -19.388 ; MCP3202_Driver:U2|MCP3202_AD0[2] ; LCM_com_data2[7][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.512      ; 21.568     ;
; -19.385 ; MCP3202_Driver:U2|MCP3202_AD0[2] ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.431      ; 21.388     ;
; -19.382 ; MCP3202_Driver:U2|MCP3202_AD0[5] ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.438      ; 21.391     ;
; -19.380 ; MCP3202_Driver:U2|MCP3202_AD0[1] ; LCM_com_data2[20][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.510      ; 21.563     ;
; -19.379 ; MCP3202_Driver:U2|MCP3202_AD0[5] ; LCM_com_data2[7][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.513      ; 21.560     ;
; -19.376 ; MCP3202_Driver:U2|MCP3202_AD0[5] ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.432      ; 21.380     ;
; -19.372 ; MCP3202_Driver:U2|MCP3202_AD0[2] ; LCM_com_data2[19][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.434      ; 21.377     ;
; -19.370 ; MCP3202_Driver:U2|MCP3202_AD0[7] ; LCM_com_data2[17][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.436      ; 21.461     ;
; -19.366 ; MCP3202_Driver:U2|MCP3202_AD0[1] ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.510      ; 21.536     ;
; -19.363 ; MCP3202_Driver:U2|MCP3202_AD0[5] ; LCM_com_data2[19][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.435      ; 21.369     ;
; -19.360 ; MCP3202_Driver:U2|MCP3202_AD0[2] ; LCM_com_data2[19][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.440      ; 21.359     ;
; -19.357 ; MCP3202_Driver:U2|MCP3202_AD1[3] ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.432      ; 21.361     ;
; -19.353 ; MCP3202_Driver:U2|MCP3202_AD1[0] ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.432      ; 21.357     ;
; -19.351 ; MCP3202_Driver:U2|MCP3202_AD0[5] ; LCM_com_data2[19][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.441      ; 21.351     ;
+---------+----------------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'FD[0]'                                                                                      ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -2.707 ; LCMx[2]   ; DBi[1]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.500     ; 3.194      ;
; -2.671 ; LCMx[1]   ; DBi[1]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.506     ; 3.152      ;
; -2.660 ; LCMx[2]   ; DBi[3]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.500     ; 3.147      ;
; -2.638 ; LCMx[2]   ; DBi[0]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.502     ; 3.123      ;
; -2.637 ; LCMx[2]   ; DBi[6]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.502     ; 3.122      ;
; -2.624 ; LCMx[1]   ; DBi[3]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.506     ; 3.105      ;
; -2.602 ; LCMx[1]   ; DBi[0]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.508     ; 3.081      ;
; -2.601 ; LCMx[1]   ; DBi[6]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.508     ; 3.080      ;
; -2.597 ; LCMx[2]   ; LCM_com_data[20][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.505     ; 3.079      ;
; -2.597 ; LCMx[2]   ; LCM_com_data[20][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.505     ; 3.079      ;
; -2.595 ; LCMx[2]   ; LCM_com_data[16][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.505     ; 3.077      ;
; -2.595 ; LCMx[2]   ; LCM_com_data[20][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.505     ; 3.077      ;
; -2.595 ; LCMx[2]   ; LCM_com_data[10][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.505     ; 3.077      ;
; -2.595 ; LCMx[2]   ; LCM_com_data[13][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.505     ; 3.077      ;
; -2.588 ; LCMx[2]   ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.498     ; 3.077      ;
; -2.588 ; LCMx[2]   ; LCM_com_data[10][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.498     ; 3.077      ;
; -2.587 ; LCMx[2]   ; DBi[2]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.500     ; 3.074      ;
; -2.582 ; LCMx[0]   ; DBi[1]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.506     ; 3.063      ;
; -2.563 ; LCMx[2]   ; LCM_com_data[16][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.501     ; 3.049      ;
; -2.563 ; LCMx[2]   ; LCM_com_data[8][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.501     ; 3.049      ;
; -2.563 ; LCMx[2]   ; LCM_com_data[9][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.501     ; 3.049      ;
; -2.563 ; LCMx[2]   ; LCM_com_data[8][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.501     ; 3.049      ;
; -2.561 ; LCMx[1]   ; LCM_com_data[20][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.511     ; 3.037      ;
; -2.561 ; LCMx[1]   ; LCM_com_data[20][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.511     ; 3.037      ;
; -2.559 ; LCMx[1]   ; LCM_com_data[16][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.511     ; 3.035      ;
; -2.559 ; LCMx[1]   ; LCM_com_data[20][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.511     ; 3.035      ;
; -2.559 ; LCMx[1]   ; LCM_com_data[10][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.511     ; 3.035      ;
; -2.559 ; LCMx[1]   ; LCM_com_data[13][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.511     ; 3.035      ;
; -2.552 ; LCMx[1]   ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.504     ; 3.035      ;
; -2.552 ; LCMx[1]   ; LCM_com_data[10][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.504     ; 3.035      ;
; -2.551 ; LCMx[1]   ; DBi[2]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.506     ; 3.032      ;
; -2.547 ; LCMx[2]   ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.501     ; 3.033      ;
; -2.547 ; LCMx[2]   ; LCM_com_data[16][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.500     ; 3.034      ;
; -2.547 ; LCMx[2]   ; LCM_com_data[19][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.501     ; 3.033      ;
; -2.547 ; LCMx[2]   ; LCM_com_data[10][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.500     ; 3.034      ;
; -2.547 ; LCMx[2]   ; LCM_com_data[6][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.500     ; 3.034      ;
; -2.547 ; LCMx[2]   ; LCM_com_data[16][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.500     ; 3.034      ;
; -2.544 ; LCMx[2]   ; LCM_com_data[18][4]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.503     ; 3.028      ;
; -2.544 ; LCMx[2]   ; LCM_com_data[5][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.503     ; 3.028      ;
; -2.544 ; LCMx[2]   ; LCM_com_data[7][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.503     ; 3.028      ;
; -2.544 ; LCMx[2]   ; LCM_com_data[7][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.503     ; 3.028      ;
; -2.540 ; LCMx[2]   ; LCM_com_data[9][7]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.502     ; 3.025      ;
; -2.540 ; LCMx[2]   ; LCM_com_data[7][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.502     ; 3.025      ;
; -2.540 ; LCMx[2]   ; LCM_com_data[6][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.502     ; 3.025      ;
; -2.540 ; LCMx[2]   ; LCM_com_data[13][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.502     ; 3.025      ;
; -2.540 ; LCMx[2]   ; LCM_com_data[16][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.502     ; 3.025      ;
; -2.535 ; LCMx[0]   ; DBi[3]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.506     ; 3.016      ;
; -2.531 ; LCMx[2]   ; LCM_com_data[8][1]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.502     ; 3.016      ;
; -2.531 ; LCMx[2]   ; LCM_com_data[10][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.502     ; 3.016      ;
; -2.531 ; LCMx[2]   ; LCM_com_data[13][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.502     ; 3.016      ;
; -2.531 ; LCMx[2]   ; LCM_com_data[12][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.502     ; 3.016      ;
; -2.527 ; LCMx[1]   ; LCM_com_data[16][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.507     ; 3.007      ;
; -2.527 ; LCMx[1]   ; LCM_com_data[8][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.507     ; 3.007      ;
; -2.527 ; LCMx[1]   ; LCM_com_data[9][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.507     ; 3.007      ;
; -2.527 ; LCMx[1]   ; LCM_com_data[8][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.507     ; 3.007      ;
; -2.522 ; LCMx[2]   ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.501     ; 3.008      ;
; -2.516 ; LCMx[2]   ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.501     ; 3.002      ;
; -2.513 ; LCMx[0]   ; DBi[0]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.508     ; 2.992      ;
; -2.512 ; LCMx[0]   ; DBi[6]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.508     ; 2.991      ;
; -2.511 ; LCMx[1]   ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.507     ; 2.991      ;
; -2.511 ; LCMx[1]   ; LCM_com_data[16][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.506     ; 2.992      ;
; -2.511 ; LCMx[1]   ; LCM_com_data[19][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.507     ; 2.991      ;
; -2.511 ; LCMx[1]   ; LCM_com_data[10][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.506     ; 2.992      ;
; -2.511 ; LCMx[1]   ; LCM_com_data[6][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.506     ; 2.992      ;
; -2.511 ; LCMx[1]   ; LCM_com_data[16][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.506     ; 2.992      ;
; -2.510 ; LCMx[2]   ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.501     ; 2.996      ;
; -2.510 ; LCMx[2]   ; RS                            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.500     ; 2.997      ;
; -2.510 ; LCMx[2]   ; DBi[4]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.500     ; 2.997      ;
; -2.508 ; LCMx[1]   ; LCM_com_data[18][4]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.509     ; 2.986      ;
; -2.508 ; LCMx[1]   ; LCM_com_data[5][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.509     ; 2.986      ;
; -2.508 ; LCMx[1]   ; LCM_com_data[7][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.509     ; 2.986      ;
; -2.508 ; LCMx[1]   ; LCM_com_data[7][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.509     ; 2.986      ;
; -2.505 ; LCMx[2]   ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.505     ; 2.987      ;
; -2.505 ; LCMx[2]   ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.505     ; 2.987      ;
; -2.505 ; LCMx[2]   ; LCM_com_data[5][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.505     ; 2.987      ;
; -2.504 ; LCMx[1]   ; LCM_com_data[9][7]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.508     ; 2.983      ;
; -2.504 ; LCMx[1]   ; LCM_com_data[7][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.508     ; 2.983      ;
; -2.504 ; LCMx[1]   ; LCM_com_data[6][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.508     ; 2.983      ;
; -2.504 ; LCMx[1]   ; LCM_com_data[13][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.508     ; 2.983      ;
; -2.504 ; LCMx[1]   ; LCM_com_data[16][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.508     ; 2.983      ;
; -2.503 ; LCMx[2]   ; LCM_com_data[4][6]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.504     ; 2.986      ;
; -2.503 ; LCMx[2]   ; LCM_com_data[16][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.504     ; 2.986      ;
; -2.503 ; LCMx[2]   ; LCM_com_data[15][0]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.504     ; 2.986      ;
; -2.502 ; LCMx[2]   ; DBi[5]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.499     ; 2.990      ;
; -2.495 ; LCMx[2]   ; DBi[7]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.500     ; 2.982      ;
; -2.495 ; LCMx[1]   ; LCM_com_data[8][1]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.508     ; 2.974      ;
; -2.495 ; LCMx[1]   ; LCM_com_data[10][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.508     ; 2.974      ;
; -2.495 ; LCMx[1]   ; LCM_com_data[13][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.508     ; 2.974      ;
; -2.495 ; LCMx[1]   ; LCM_com_data[12][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.508     ; 2.974      ;
; -2.494 ; LCMx[2]   ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.503     ; 2.978      ;
; -2.494 ; LCMx[2]   ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.503     ; 2.978      ;
; -2.492 ; LCMx[2]   ; LCM_com_data[19][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.503     ; 2.976      ;
; -2.486 ; LCMx[1]   ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.507     ; 2.966      ;
; -2.482 ; LCMx[2]   ; LCM_com_data[11][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.499     ; 2.970      ;
; -2.482 ; LCMx[2]   ; LCM_com_data[19][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.499     ; 2.970      ;
; -2.482 ; LCMx[2]   ; LCM_com_data[20][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.499     ; 2.970      ;
; -2.482 ; LCMx[2]   ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.499     ; 2.970      ;
; -2.480 ; LCMx[1]   ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.507     ; 2.960      ;
; -2.474 ; LCMx[1]   ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.507     ; 2.954      ;
; -2.474 ; LCMx[1]   ; RS                            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.506     ; 2.955      ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'FD[17]'                                                                                        ;
+--------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; -2.071 ; times[8]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.455     ; 1.603      ;
; -2.071 ; times[8]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.455     ; 1.603      ;
; -2.071 ; times[8]                     ; LCM[2]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.455     ; 1.603      ;
; -2.067 ; times[9]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.455     ; 1.599      ;
; -2.067 ; times[9]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.455     ; 1.599      ;
; -2.067 ; times[9]                     ; LCM[2]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.455     ; 1.599      ;
; -2.056 ; times[5]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.455     ; 1.588      ;
; -2.056 ; times[5]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.455     ; 1.588      ;
; -2.056 ; times[5]                     ; LCM[2]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.455     ; 1.588      ;
; -2.051 ; times[7]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.455     ; 1.583      ;
; -2.051 ; times[7]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.455     ; 1.583      ;
; -2.051 ; times[7]                     ; LCM[2]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.455     ; 1.583      ;
; -2.025 ; MCP3202_Driver:U2|MCP3202_S  ; LCM[1]        ; FD[4]        ; FD[17]      ; 1.000        ; -1.403     ; 1.609      ;
; -2.025 ; MCP3202_Driver:U2|MCP3202_S  ; LCM[0]        ; FD[4]        ; FD[17]      ; 1.000        ; -1.403     ; 1.609      ;
; -2.025 ; MCP3202_Driver:U2|MCP3202_S  ; LCM[2]        ; FD[4]        ; FD[17]      ; 1.000        ; -1.403     ; 1.609      ;
; -1.972 ; times[4]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.455     ; 1.504      ;
; -1.972 ; times[4]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.455     ; 1.504      ;
; -1.972 ; times[4]                     ; LCM[2]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.455     ; 1.504      ;
; -1.913 ; times[3]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.455     ; 1.445      ;
; -1.913 ; times[3]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.455     ; 1.445      ;
; -1.913 ; times[3]                     ; LCM[2]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.455     ; 1.445      ;
; -1.909 ; times[10]                    ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.455     ; 1.441      ;
; -1.909 ; times[10]                    ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.455     ; 1.441      ;
; -1.909 ; times[10]                    ; LCM[2]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.455     ; 1.441      ;
; -1.909 ; times[1]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.455     ; 1.441      ;
; -1.909 ; times[1]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.455     ; 1.441      ;
; -1.909 ; times[1]                     ; LCM[2]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.455     ; 1.441      ;
; -1.898 ; times[6]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.455     ; 1.430      ;
; -1.898 ; times[6]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.455     ; 1.430      ;
; -1.898 ; times[6]                     ; LCM[2]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.455     ; 1.430      ;
; -1.839 ; MCP3202_RESET                ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.457     ; 1.369      ;
; -1.839 ; MCP3202_RESET                ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.457     ; 1.369      ;
; -1.839 ; MCP3202_RESET                ; LCM[2]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.457     ; 1.369      ;
; -1.829 ; times[2]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.455     ; 1.361      ;
; -1.829 ; times[2]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.455     ; 1.361      ;
; -1.829 ; times[2]                     ; LCM[2]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.455     ; 1.361      ;
; -1.776 ; MCP3202_Driver:U2|MCP3202_ok ; LCM[1]        ; FD[4]        ; FD[17]      ; 1.000        ; -1.403     ; 1.360      ;
; -1.776 ; MCP3202_Driver:U2|MCP3202_ok ; LCM[0]        ; FD[4]        ; FD[17]      ; 1.000        ; -1.403     ; 1.360      ;
; -1.776 ; MCP3202_Driver:U2|MCP3202_ok ; LCM[2]        ; FD[4]        ; FD[17]      ; 1.000        ; -1.403     ; 1.360      ;
; -1.757 ; times[0]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.455     ; 1.289      ;
; -1.757 ; times[0]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.455     ; 1.289      ;
; -1.757 ; times[0]                     ; LCM[2]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.455     ; 1.289      ;
; -1.431 ; LCMPok                       ; LCM[1]        ; FD[0]        ; FD[17]      ; 1.000        ; -1.382     ; 1.036      ;
; -1.431 ; LCMPok                       ; LCM[0]        ; FD[0]        ; FD[17]      ; 1.000        ; -1.382     ; 1.036      ;
; -1.431 ; LCMPok                       ; LCM[2]        ; FD[0]        ; FD[17]      ; 1.000        ; -1.382     ; 1.036      ;
; -1.156 ; LCM_DM[0]                    ; LCM[1]        ; FD[18]       ; FD[17]      ; 1.000        ; -1.445     ; 0.698      ;
; -1.156 ; LCM_DM[0]                    ; LCM[2]        ; FD[18]       ; FD[17]      ; 1.000        ; -1.445     ; 0.698      ;
; -1.083 ; LCM_DM[1]                    ; LCM[2]        ; FD[18]       ; FD[17]      ; 1.000        ; -1.445     ; 0.625      ;
; -1.082 ; LCM_DM[0]                    ; LCM[0]        ; FD[18]       ; FD[17]      ; 1.000        ; -1.445     ; 0.624      ;
; -1.082 ; LCM_DM[1]                    ; LCM[1]        ; FD[18]       ; FD[17]      ; 1.000        ; -1.445     ; 0.624      ;
; -0.667 ; times[3]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.034     ; 1.620      ;
; -0.663 ; times[1]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.034     ; 1.616      ;
; -0.635 ; times[8]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.034     ; 1.588      ;
; -0.631 ; times[9]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.034     ; 1.584      ;
; -0.583 ; times[2]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.034     ; 1.536      ;
; -0.538 ; MCP3202_Driver:U2|MCP3202_ok ; times[3]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.032     ; 1.493      ;
; -0.538 ; MCP3202_Driver:U2|MCP3202_ok ; times[1]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.032     ; 1.493      ;
; -0.538 ; MCP3202_Driver:U2|MCP3202_ok ; times[2]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.032     ; 1.493      ;
; -0.538 ; MCP3202_Driver:U2|MCP3202_ok ; times[0]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.032     ; 1.493      ;
; -0.538 ; MCP3202_Driver:U2|MCP3202_ok ; times[8]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.032     ; 1.493      ;
; -0.538 ; MCP3202_Driver:U2|MCP3202_ok ; times[9]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.032     ; 1.493      ;
; -0.538 ; MCP3202_Driver:U2|MCP3202_ok ; times[10]     ; FD[4]        ; FD[17]      ; 1.000        ; -0.032     ; 1.493      ;
; -0.538 ; MCP3202_Driver:U2|MCP3202_ok ; times[5]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.032     ; 1.493      ;
; -0.538 ; MCP3202_Driver:U2|MCP3202_ok ; times[7]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.032     ; 1.493      ;
; -0.538 ; MCP3202_Driver:U2|MCP3202_ok ; times[4]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.032     ; 1.493      ;
; -0.538 ; MCP3202_Driver:U2|MCP3202_ok ; times[6]      ; FD[4]        ; FD[17]      ; 1.000        ; -0.032     ; 1.493      ;
; -0.514 ; MCP3202_RESET                ; times[3]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.038     ; 1.463      ;
; -0.514 ; MCP3202_RESET                ; times[1]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.038     ; 1.463      ;
; -0.514 ; MCP3202_RESET                ; times[2]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.038     ; 1.463      ;
; -0.514 ; MCP3202_RESET                ; times[0]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.038     ; 1.463      ;
; -0.514 ; MCP3202_RESET                ; times[8]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.038     ; 1.463      ;
; -0.514 ; MCP3202_RESET                ; times[9]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.038     ; 1.463      ;
; -0.514 ; MCP3202_RESET                ; times[10]     ; FD[17]       ; FD[17]      ; 1.000        ; -0.038     ; 1.463      ;
; -0.514 ; MCP3202_RESET                ; times[5]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.038     ; 1.463      ;
; -0.514 ; MCP3202_RESET                ; times[7]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.038     ; 1.463      ;
; -0.514 ; MCP3202_RESET                ; times[4]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.038     ; 1.463      ;
; -0.514 ; MCP3202_RESET                ; times[6]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.038     ; 1.463      ;
; -0.511 ; times[0]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.034     ; 1.464      ;
; -0.507 ; LCMPok                       ; times[3]      ; FD[0]        ; FD[17]      ; 1.000        ; -0.011     ; 1.483      ;
; -0.507 ; LCMPok                       ; times[1]      ; FD[0]        ; FD[17]      ; 1.000        ; -0.011     ; 1.483      ;
; -0.507 ; LCMPok                       ; times[2]      ; FD[0]        ; FD[17]      ; 1.000        ; -0.011     ; 1.483      ;
; -0.507 ; LCMPok                       ; times[0]      ; FD[0]        ; FD[17]      ; 1.000        ; -0.011     ; 1.483      ;
; -0.507 ; LCMPok                       ; times[8]      ; FD[0]        ; FD[17]      ; 1.000        ; -0.011     ; 1.483      ;
; -0.507 ; LCMPok                       ; times[9]      ; FD[0]        ; FD[17]      ; 1.000        ; -0.011     ; 1.483      ;
; -0.507 ; LCMPok                       ; times[10]     ; FD[0]        ; FD[17]      ; 1.000        ; -0.011     ; 1.483      ;
; -0.507 ; LCMPok                       ; times[5]      ; FD[0]        ; FD[17]      ; 1.000        ; -0.011     ; 1.483      ;
; -0.507 ; LCMPok                       ; times[7]      ; FD[0]        ; FD[17]      ; 1.000        ; -0.011     ; 1.483      ;
; -0.507 ; LCMPok                       ; times[4]      ; FD[0]        ; FD[17]      ; 1.000        ; -0.011     ; 1.483      ;
; -0.507 ; LCMPok                       ; times[6]      ; FD[0]        ; FD[17]      ; 1.000        ; -0.011     ; 1.483      ;
; -0.489 ; times[5]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.034     ; 1.442      ;
; -0.484 ; times[7]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.034     ; 1.437      ;
; -0.473 ; times[10]                    ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.034     ; 1.426      ;
; -0.405 ; times[4]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.034     ; 1.358      ;
; -0.331 ; times[6]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.034     ; 1.284      ;
; -0.234 ; times[1]                     ; times[10]     ; FD[17]       ; FD[17]      ; 1.000        ; -0.036     ; 1.185      ;
; -0.212 ; times[3]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.037     ; 1.162      ;
; -0.210 ; MCP3202_RESET                ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.039     ; 1.158      ;
; -0.208 ; times[1]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.037     ; 1.158      ;
; -0.201 ; times[0]                     ; times[10]     ; FD[17]       ; FD[17]      ; 1.000        ; -0.036     ; 1.152      ;
; -0.201 ; LCMPok                       ; MCP3202_RESET ; FD[0]        ; FD[17]      ; 1.000        ; -0.009     ; 1.179      ;
+--------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'FD[4]'                                                                                                       ;
+--------+------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.909 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.050     ; 1.846      ;
; -0.884 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 1.819      ;
; -0.884 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 1.819      ;
; -0.884 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 1.819      ;
; -0.884 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 1.819      ;
; -0.871 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.050     ; 1.808      ;
; -0.869 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 1.000        ; -0.051     ; 1.805      ;
; -0.869 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 1.000        ; -0.051     ; 1.805      ;
; -0.861 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD0[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.051     ; 1.797      ;
; -0.861 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.051     ; 1.797      ;
; -0.861 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD0[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.051     ; 1.797      ;
; -0.861 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD0[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.051     ; 1.797      ;
; -0.861 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.051     ; 1.797      ;
; -0.861 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.051     ; 1.797      ;
; -0.861 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.051     ; 1.797      ;
; -0.861 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.051     ; 1.797      ;
; -0.861 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.051     ; 1.797      ;
; -0.861 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.051     ; 1.797      ;
; -0.861 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.051     ; 1.797      ;
; -0.846 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 1.781      ;
; -0.846 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 1.781      ;
; -0.846 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 1.781      ;
; -0.846 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 1.781      ;
; -0.842 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 1.000        ; -0.051     ; 1.778      ;
; -0.842 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 1.000        ; -0.051     ; 1.778      ;
; -0.841 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 1.776      ;
; -0.841 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 1.776      ;
; -0.841 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 1.776      ;
; -0.841 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 1.776      ;
; -0.826 ; MCP3202_Driver:U2|i[4] ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.051     ; 1.762      ;
; -0.823 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.051     ; 1.759      ;
; -0.823 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.051     ; 1.759      ;
; -0.823 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.051     ; 1.759      ;
; -0.823 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.051     ; 1.759      ;
; -0.823 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.051     ; 1.759      ;
; -0.823 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.051     ; 1.759      ;
; -0.823 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.051     ; 1.759      ;
; -0.823 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.051     ; 1.759      ;
; -0.823 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.051     ; 1.759      ;
; -0.823 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.051     ; 1.759      ;
; -0.823 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.051     ; 1.759      ;
; -0.813 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.050     ; 1.750      ;
; -0.803 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 1.738      ;
; -0.803 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 1.738      ;
; -0.803 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 1.738      ;
; -0.803 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 1.738      ;
; -0.797 ; MCP3202_Driver:U2|i[0] ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 1.000        ; -0.051     ; 1.733      ;
; -0.797 ; MCP3202_Driver:U2|i[0] ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 1.000        ; -0.051     ; 1.733      ;
; -0.788 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 1.723      ;
; -0.788 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 1.723      ;
; -0.788 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 1.723      ;
; -0.788 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 1.723      ;
; -0.788 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.051     ; 1.724      ;
; -0.765 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.051     ; 1.701      ;
; -0.765 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.051     ; 1.701      ;
; -0.765 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.051     ; 1.701      ;
; -0.765 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.051     ; 1.701      ;
; -0.765 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.051     ; 1.701      ;
; -0.765 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.051     ; 1.701      ;
; -0.765 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.051     ; 1.701      ;
; -0.765 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.051     ; 1.701      ;
; -0.765 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.051     ; 1.701      ;
; -0.765 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.051     ; 1.701      ;
; -0.765 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.051     ; 1.701      ;
; -0.755 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_ADs[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.050     ; 1.692      ;
; -0.755 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.050     ; 1.692      ;
; -0.755 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.050     ; 1.692      ;
; -0.755 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_ADs[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.050     ; 1.692      ;
; -0.755 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.050     ; 1.692      ;
; -0.755 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_ADs[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.050     ; 1.692      ;
; -0.755 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_ADs[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.050     ; 1.692      ;
; -0.755 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.050     ; 1.692      ;
; -0.755 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.050     ; 1.692      ;
; -0.755 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.050     ; 1.692      ;
; -0.755 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.050     ; 1.692      ;
; -0.755 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.050     ; 1.692      ;
; -0.745 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 1.680      ;
; -0.745 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 1.680      ;
; -0.745 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 1.680      ;
; -0.745 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD1[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 1.680      ;
; -0.738 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.050     ; 1.675      ;
; -0.730 ; MCP3202_Driver:U2|i[1] ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.051     ; 1.666      ;
; -0.728 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_ADs[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.050     ; 1.665      ;
; -0.728 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.050     ; 1.665      ;
; -0.728 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.050     ; 1.665      ;
; -0.728 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_ADs[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.050     ; 1.665      ;
; -0.728 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.050     ; 1.665      ;
; -0.728 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_ADs[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.050     ; 1.665      ;
; -0.728 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_ADs[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.050     ; 1.665      ;
; -0.728 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.050     ; 1.665      ;
; -0.728 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.050     ; 1.665      ;
; -0.728 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.050     ; 1.665      ;
; -0.728 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.050     ; 1.665      ;
; -0.728 ; MCP3202_Driver:U2|i[3] ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.050     ; 1.665      ;
; -0.723 ; MCP3202_Driver:U2|i[0] ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.050     ; 1.660      ;
; -0.713 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 1.648      ;
; -0.713 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 1.648      ;
; -0.713 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 1.648      ;
; -0.713 ; MCP3202_Driver:U2|i[2] ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 1.648      ;
; -0.698 ; MCP3202_Driver:U2|i[0] ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.052     ; 1.633      ;
+--------+------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'FD[7]'                                                                                                                         ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.785 ; DBi[5]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.059     ; 1.713      ;
; -0.773 ; LCM_4bit_driver:LCMset|Timeout[4] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.723      ;
; -0.744 ; DBi[6]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.056     ; 1.675      ;
; -0.741 ; LCM_4bit_driver:LCMset|Timeout[3] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.691      ;
; -0.720 ; LCM_4bit_driver:LCMset|Timeout[6] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.670      ;
; -0.695 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.645      ;
; -0.683 ; DBi[4]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.058     ; 1.612      ;
; -0.681 ; DBi[2]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.058     ; 1.610      ;
; -0.675 ; LCM_4bit_driver:LCMset|Timeout[2] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.625      ;
; -0.665 ; DBi[0]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.056     ; 1.596      ;
; -0.659 ; DBi[7]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.058     ; 1.588      ;
; -0.616 ; DBi[5]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.059     ; 1.544      ;
; -0.604 ; LCM_4bit_driver:LCMset|Timeout[4] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.554      ;
; -0.598 ; LCM_4bit_driver:LCMset|Timeout[8] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.548      ;
; -0.597 ; LCM_4bit_driver:LCMset|Timeout[7] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.547      ;
; -0.575 ; DBi[6]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.056     ; 1.506      ;
; -0.572 ; LCM_4bit_driver:LCMset|Timeout[3] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.522      ;
; -0.551 ; LCM_4bit_driver:LCMset|Timeout[6] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.501      ;
; -0.532 ; LCM_4bit_driver:LCMset|Timeout[0] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.482      ;
; -0.525 ; LCM_4bit_driver:LCMset|Timeout[5] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.475      ;
; -0.514 ; DBi[4]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.058     ; 1.443      ;
; -0.512 ; DBi[2]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.058     ; 1.441      ;
; -0.497 ; DBi[1]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.058     ; 1.426      ;
; -0.496 ; DBi[0]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.056     ; 1.427      ;
; -0.495 ; DBi[3]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.058     ; 1.424      ;
; -0.490 ; DBi[7]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.058     ; 1.419      ;
; -0.485 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.034     ; 1.438      ;
; -0.480 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.432      ;
; -0.480 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.432      ;
; -0.475 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.427      ;
; -0.475 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.427      ;
; -0.475 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.427      ;
; -0.475 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.427      ;
; -0.475 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.427      ;
; -0.475 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.427      ;
; -0.475 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.427      ;
; -0.475 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.427      ;
; -0.475 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.427      ;
; -0.431 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 1.000        ; -0.034     ; 1.384      ;
; -0.428 ; LCM_4bit_driver:LCMset|Timeout[7] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.378      ;
; -0.394 ; RS                                ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.058     ; 1.323      ;
; -0.360 ; LCM_4bit_driver:LCMset|Timeout[2] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.310      ;
; -0.336 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.288      ;
; -0.328 ; DBi[1]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.058     ; 1.257      ;
; -0.326 ; DBi[3]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.058     ; 1.255      ;
; -0.315 ; LCM_4bit_driver:LCMset|BF         ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.266      ;
; -0.312 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.264      ;
; -0.289 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.034     ; 1.242      ;
; -0.286 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.238      ;
; -0.286 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.238      ;
; -0.286 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.238      ;
; -0.286 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.238      ;
; -0.286 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.238      ;
; -0.286 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.238      ;
; -0.286 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.238      ;
; -0.286 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.238      ;
; -0.286 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.238      ;
; -0.277 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.229      ;
; -0.277 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.229      ;
; -0.269 ; LCM_4bit_driver:LCMset|Timeout[0] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.219      ;
; -0.247 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 1.000        ; -0.034     ; 1.200      ;
; -0.240 ; LCM_4bit_driver:LCMset|Timeout[5] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.190      ;
; -0.231 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.182      ;
; -0.224 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.034     ; 1.177      ;
; -0.220 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.170      ;
; -0.219 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.171      ;
; -0.219 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.171      ;
; -0.180 ; LCM_4bit_driver:LCMset|Timeout[8] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.130      ;
; -0.167 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.118      ;
; -0.162 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 1.000        ; -0.034     ; 1.115      ;
; -0.162 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.114      ;
; -0.162 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.114      ;
; -0.162 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.114      ;
; -0.162 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.114      ;
; -0.162 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.114      ;
; -0.162 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.114      ;
; -0.162 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.114      ;
; -0.162 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.114      ;
; -0.162 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.114      ;
; -0.158 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.109      ;
; -0.153 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.104      ;
; -0.150 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.102      ;
; -0.139 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.034     ; 1.092      ;
; -0.139 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.091      ;
; -0.127 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.079      ;
; -0.127 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.079      ;
; -0.125 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.077      ;
; -0.125 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.077      ;
; -0.125 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.077      ;
; -0.125 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.077      ;
; -0.125 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.077      ;
; -0.125 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.077      ;
; -0.125 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.077      ;
; -0.125 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.077      ;
; -0.125 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.077      ;
; -0.103 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.054      ;
; -0.099 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.050      ;
; -0.098 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 1.000        ; -0.034     ; 1.051      ;
; -0.075 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.027      ;
; -0.069 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.020      ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'gckP31'                                                               ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -0.349 ; FD[2]     ; FD[18]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.303      ;
; -0.345 ; FD[2]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.299      ;
; -0.335 ; FD[1]     ; FD[18]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.289      ;
; -0.297 ; FD[1]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.251      ;
; -0.281 ; FD[2]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.235      ;
; -0.277 ; FD[2]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.231      ;
; -0.268 ; FD[3]     ; FD[18]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.222      ;
; -0.267 ; FD[1]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.221      ;
; -0.230 ; FD[3]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.184      ;
; -0.229 ; FD[1]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.183      ;
; -0.213 ; FD[2]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.167      ;
; -0.213 ; FD[6]     ; FD[18]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.167      ;
; -0.209 ; FD[2]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.163      ;
; -0.209 ; FD[6]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.163      ;
; -0.200 ; FD[5]     ; FD[18]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.154      ;
; -0.200 ; FD[3]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.154      ;
; -0.199 ; FD[1]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.153      ;
; -0.162 ; FD[3]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.116      ;
; -0.161 ; FD[1]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.115      ;
; -0.160 ; FD[5]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.114      ;
; -0.145 ; FD[2]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.099      ;
; -0.145 ; FD[8]     ; FD[18]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.099      ;
; -0.145 ; FD[6]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.099      ;
; -0.141 ; FD[2]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.095      ;
; -0.141 ; FD[8]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.095      ;
; -0.141 ; FD[6]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.095      ;
; -0.132 ; FD[5]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.086      ;
; -0.132 ; FD[3]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.086      ;
; -0.131 ; FD[1]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.085      ;
; -0.094 ; FD[3]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.048      ;
; -0.093 ; FD[1]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.047      ;
; -0.092 ; FD[5]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.046      ;
; -0.079 ; FD[10]    ; FD[18]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 1.031      ;
; -0.077 ; FD[2]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.031      ;
; -0.077 ; FD[8]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.031      ;
; -0.077 ; FD[6]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.031      ;
; -0.075 ; FD[2]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 1.027      ;
; -0.075 ; FD[10]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 1.027      ;
; -0.073 ; FD[8]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.027      ;
; -0.073 ; FD[6]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.027      ;
; -0.064 ; FD[5]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.018      ;
; -0.064 ; FD[3]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.018      ;
; -0.063 ; FD[9]     ; FD[18]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.017      ;
; -0.063 ; FD[1]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.017      ;
; -0.027 ; FD[1]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.979      ;
; -0.026 ; FD[3]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 0.980      ;
; -0.024 ; FD[9]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 0.978      ;
; -0.024 ; FD[5]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 0.978      ;
; -0.012 ; FD[12]    ; FD[18]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.964      ;
; -0.011 ; FD[2]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.963      ;
; -0.011 ; FD[10]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.963      ;
; -0.009 ; FD[8]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 0.963      ;
; -0.009 ; FD[6]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 0.963      ;
; -0.008 ; FD[12]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.960      ;
; -0.007 ; FD[2]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.959      ;
; -0.007 ; FD[10]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.959      ;
; -0.005 ; FD[8]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 0.959      ;
; -0.005 ; FD[6]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 0.959      ;
; 0.003  ; FD[11]    ; FD[18]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.949      ;
; 0.003  ; FD[1]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.949      ;
; 0.004  ; FD[5]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 0.950      ;
; 0.004  ; FD[3]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 0.950      ;
; 0.005  ; FD[9]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 0.949      ;
; 0.040  ; FD[3]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.912      ;
; 0.041  ; FD[11]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.911      ;
; 0.041  ; FD[1]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.911      ;
; 0.044  ; FD[9]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 0.910      ;
; 0.044  ; FD[5]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 0.910      ;
; 0.056  ; FD[14]    ; FD[18]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.896      ;
; 0.056  ; FD[12]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.896      ;
; 0.057  ; FD[2]     ; FD[6]   ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.895      ;
; 0.057  ; FD[10]    ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.895      ;
; 0.059  ; FD[8]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 0.895      ;
; 0.059  ; FD[6]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 0.895      ;
; 0.060  ; FD[14]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.892      ;
; 0.060  ; FD[12]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.892      ;
; 0.061  ; FD[2]     ; FD[5]   ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.891      ;
; 0.061  ; FD[10]    ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.891      ;
; 0.061  ; FD[6]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.891      ;
; 0.063  ; FD[8]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 0.891      ;
; 0.070  ; FD[13]    ; FD[18]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.882      ;
; 0.070  ; FD[3]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.882      ;
; 0.071  ; FD[11]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.881      ;
; 0.071  ; FD[1]     ; FD[6]   ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.881      ;
; 0.072  ; FD[5]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 0.882      ;
; 0.073  ; FD[9]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 0.881      ;
; 0.108  ; FD[3]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.844      ;
; 0.109  ; FD[13]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.843      ;
; 0.109  ; FD[11]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.843      ;
; 0.109  ; FD[1]     ; FD[5]   ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.843      ;
; 0.110  ; FD[5]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.842      ;
; 0.112  ; FD[9]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 0.842      ;
; 0.116  ; FD[17]    ; FD[18]  ; FD[17]       ; gckP31      ; 0.500        ; 1.355      ; 1.821      ;
; 0.124  ; FD[14]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.828      ;
; 0.124  ; FD[12]    ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.828      ;
; 0.125  ; FD[2]     ; FD[4]   ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.827      ;
; 0.125  ; FD[10]    ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.827      ;
; 0.125  ; FD[6]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.827      ;
; 0.127  ; FD[16]    ; FD[18]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.825      ;
; 0.127  ; FD[8]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 0.827      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'LCM_RESET'                                                                                         ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.005 ; RS        ; LCM_4bit_driver:LCMset|RSo~latch     ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.162     ; 0.344      ;
; 0.000  ; DBi[6]    ; LCM_4bit_driver:LCMset|DBii[2]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.165     ; 0.344      ;
; 0.002  ; DBi[4]    ; LCM_4bit_driver:LCMset|DBii[0]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.162     ; 0.346      ;
; 0.005  ; DBi[5]    ; LCM_4bit_driver:LCMset|DBii[1]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.162     ; 0.334      ;
; 0.009  ; DBi[7]    ; LCM_4bit_driver:LCMset|DBii[3]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.161     ; 0.340      ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'FD[18]'                                                                ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; 0.315 ; S1S[1]    ; LCM_DM[0] ; FD[17]       ; FD[18]      ; 1.000        ; -0.086     ; 0.586      ;
; 0.315 ; S1S[1]    ; LCM_DM[1] ; FD[17]       ; FD[18]      ; 1.000        ; -0.086     ; 0.586      ;
; 0.483 ; LCM_DM[0] ; LCM_DM[1] ; FD[18]       ; FD[18]      ; 1.000        ; -0.036     ; 0.468      ;
; 0.592 ; LCM_DM[0] ; LCM_DM[0] ; FD[18]       ; FD[18]      ; 1.000        ; -0.036     ; 0.359      ;
; 0.592 ; LCM_DM[1] ; LCM_DM[1] ; FD[18]       ; FD[18]      ; 1.000        ; -0.036     ; 0.359      ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'gckP31'                                                                ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -0.888 ; FD[0]     ; FD[1]   ; FD[0]        ; gckP31      ; 0.000        ; 1.402      ; 0.733      ;
; -0.885 ; FD[4]     ; FD[4]   ; FD[4]        ; gckP31      ; 0.000        ; 1.402      ; 0.736      ;
; -0.737 ; FD[7]     ; FD[7]   ; FD[7]        ; gckP31      ; 0.000        ; 1.402      ; 0.884      ;
; -0.736 ; FD[4]     ; FD[5]   ; FD[4]        ; gckP31      ; 0.000        ; 1.402      ; 0.885      ;
; -0.736 ; FD[0]     ; FD[2]   ; FD[0]        ; gckP31      ; 0.000        ; 1.402      ; 0.885      ;
; -0.733 ; FD[0]     ; FD[3]   ; FD[0]        ; gckP31      ; 0.000        ; 1.402      ; 0.888      ;
; -0.673 ; FD[4]     ; FD[6]   ; FD[4]        ; gckP31      ; 0.000        ; 1.402      ; 0.948      ;
; -0.670 ; FD[4]     ; FD[7]   ; FD[4]        ; gckP31      ; 0.000        ; 1.402      ; 0.951      ;
; -0.670 ; FD[0]     ; FD[4]   ; FD[0]        ; gckP31      ; 0.000        ; 1.402      ; 0.951      ;
; -0.667 ; FD[0]     ; FD[5]   ; FD[0]        ; gckP31      ; 0.000        ; 1.402      ; 0.954      ;
; -0.607 ; FD[4]     ; FD[8]   ; FD[4]        ; gckP31      ; 0.000        ; 1.402      ; 1.014      ;
; -0.604 ; FD[4]     ; FD[9]   ; FD[4]        ; gckP31      ; 0.000        ; 1.402      ; 1.017      ;
; -0.604 ; FD[0]     ; FD[6]   ; FD[0]        ; gckP31      ; 0.000        ; 1.402      ; 1.017      ;
; -0.601 ; FD[0]     ; FD[7]   ; FD[0]        ; gckP31      ; 0.000        ; 1.402      ; 1.020      ;
; -0.579 ; FD[7]     ; FD[8]   ; FD[7]        ; gckP31      ; 0.000        ; 1.402      ; 1.042      ;
; -0.576 ; FD[7]     ; FD[9]   ; FD[7]        ; gckP31      ; 0.000        ; 1.402      ; 1.045      ;
; -0.543 ; FD[4]     ; FD[10]  ; FD[4]        ; gckP31      ; 0.000        ; 1.404      ; 1.080      ;
; -0.540 ; FD[4]     ; FD[11]  ; FD[4]        ; gckP31      ; 0.000        ; 1.404      ; 1.083      ;
; -0.538 ; FD[0]     ; FD[8]   ; FD[0]        ; gckP31      ; 0.000        ; 1.402      ; 1.083      ;
; -0.535 ; FD[0]     ; FD[9]   ; FD[0]        ; gckP31      ; 0.000        ; 1.402      ; 1.086      ;
; -0.515 ; FD[7]     ; FD[10]  ; FD[7]        ; gckP31      ; 0.000        ; 1.404      ; 1.108      ;
; -0.512 ; FD[7]     ; FD[11]  ; FD[7]        ; gckP31      ; 0.000        ; 1.404      ; 1.111      ;
; -0.477 ; FD[4]     ; FD[12]  ; FD[4]        ; gckP31      ; 0.000        ; 1.404      ; 1.146      ;
; -0.474 ; FD[4]     ; FD[13]  ; FD[4]        ; gckP31      ; 0.000        ; 1.404      ; 1.149      ;
; -0.474 ; FD[0]     ; FD[10]  ; FD[0]        ; gckP31      ; 0.000        ; 1.404      ; 1.149      ;
; -0.471 ; FD[0]     ; FD[11]  ; FD[0]        ; gckP31      ; 0.000        ; 1.404      ; 1.152      ;
; -0.449 ; FD[7]     ; FD[12]  ; FD[7]        ; gckP31      ; 0.000        ; 1.404      ; 1.174      ;
; -0.446 ; FD[7]     ; FD[13]  ; FD[7]        ; gckP31      ; 0.000        ; 1.404      ; 1.177      ;
; -0.411 ; FD[4]     ; FD[14]  ; FD[4]        ; gckP31      ; 0.000        ; 1.404      ; 1.212      ;
; -0.408 ; FD[4]     ; FD[15]  ; FD[4]        ; gckP31      ; 0.000        ; 1.404      ; 1.215      ;
; -0.408 ; FD[0]     ; FD[12]  ; FD[0]        ; gckP31      ; 0.000        ; 1.404      ; 1.215      ;
; -0.405 ; FD[0]     ; FD[13]  ; FD[0]        ; gckP31      ; 0.000        ; 1.404      ; 1.218      ;
; -0.383 ; FD[7]     ; FD[14]  ; FD[7]        ; gckP31      ; 0.000        ; 1.404      ; 1.240      ;
; -0.380 ; FD[7]     ; FD[15]  ; FD[7]        ; gckP31      ; 0.000        ; 1.404      ; 1.243      ;
; -0.345 ; FD[4]     ; FD[16]  ; FD[4]        ; gckP31      ; 0.000        ; 1.404      ; 1.278      ;
; -0.342 ; FD[4]     ; FD[17]  ; FD[4]        ; gckP31      ; 0.000        ; 1.404      ; 1.281      ;
; -0.342 ; FD[0]     ; FD[14]  ; FD[0]        ; gckP31      ; 0.000        ; 1.404      ; 1.281      ;
; -0.339 ; FD[0]     ; FD[15]  ; FD[0]        ; gckP31      ; 0.000        ; 1.404      ; 1.284      ;
; -0.317 ; FD[7]     ; FD[16]  ; FD[7]        ; gckP31      ; 0.000        ; 1.404      ; 1.306      ;
; -0.314 ; FD[7]     ; FD[17]  ; FD[7]        ; gckP31      ; 0.000        ; 1.404      ; 1.309      ;
; -0.309 ; FD[0]     ; FD[1]   ; FD[0]        ; gckP31      ; -0.500       ; 1.402      ; 0.812      ;
; -0.305 ; FD[4]     ; FD[4]   ; FD[4]        ; gckP31      ; -0.500       ; 1.402      ; 0.816      ;
; -0.279 ; FD[4]     ; FD[18]  ; FD[4]        ; gckP31      ; 0.000        ; 1.404      ; 1.344      ;
; -0.278 ; FD[0]     ; FD[0]   ; FD[0]        ; gckP31      ; 0.000        ; 1.402      ; 1.343      ;
; -0.276 ; FD[0]     ; FD[16]  ; FD[0]        ; gckP31      ; 0.000        ; 1.404      ; 1.347      ;
; -0.273 ; FD[0]     ; FD[17]  ; FD[0]        ; gckP31      ; 0.000        ; 1.404      ; 1.350      ;
; -0.253 ; FD[17]    ; FD[17]  ; FD[17]       ; gckP31      ; 0.000        ; 1.404      ; 1.370      ;
; -0.251 ; FD[7]     ; FD[18]  ; FD[7]        ; gckP31      ; 0.000        ; 1.404      ; 1.372      ;
; -0.210 ; FD[0]     ; FD[18]  ; FD[0]        ; gckP31      ; 0.000        ; 1.404      ; 1.413      ;
; -0.171 ; FD[0]     ; FD[2]   ; FD[0]        ; gckP31      ; -0.500       ; 1.402      ; 0.950      ;
; -0.142 ; FD[7]     ; FD[7]   ; FD[7]        ; gckP31      ; -0.500       ; 1.402      ; 0.979      ;
; -0.121 ; FD[18]    ; FD[18]  ; FD[18]       ; gckP31      ; 0.000        ; 1.404      ; 1.502      ;
; -0.118 ; FD[4]     ; FD[5]   ; FD[4]        ; gckP31      ; -0.500       ; 1.402      ; 1.003      ;
; -0.115 ; FD[4]     ; FD[6]   ; FD[4]        ; gckP31      ; -0.500       ; 1.402      ; 1.006      ;
; -0.108 ; FD[0]     ; FD[3]   ; FD[0]        ; gckP31      ; -0.500       ; 1.402      ; 1.013      ;
; -0.105 ; FD[0]     ; FD[4]   ; FD[0]        ; gckP31      ; -0.500       ; 1.402      ; 1.016      ;
; -0.095 ; FD[17]    ; FD[18]  ; FD[17]       ; gckP31      ; 0.000        ; 1.404      ; 1.528      ;
; -0.052 ; FD[4]     ; FD[7]   ; FD[4]        ; gckP31      ; -0.500       ; 1.402      ; 1.069      ;
; -0.049 ; FD[4]     ; FD[8]   ; FD[4]        ; gckP31      ; -0.500       ; 1.402      ; 1.072      ;
; -0.042 ; FD[0]     ; FD[5]   ; FD[0]        ; gckP31      ; -0.500       ; 1.402      ; 1.079      ;
; -0.039 ; FD[0]     ; FD[6]   ; FD[0]        ; gckP31      ; -0.500       ; 1.402      ; 1.082      ;
; -0.003 ; FD[7]     ; FD[8]   ; FD[7]        ; gckP31      ; -0.500       ; 1.402      ; 1.118      ;
; 0.014  ; FD[4]     ; FD[9]   ; FD[4]        ; gckP31      ; -0.500       ; 1.402      ; 1.135      ;
; 0.015  ; FD[4]     ; FD[10]  ; FD[4]        ; gckP31      ; -0.500       ; 1.404      ; 1.138      ;
; 0.024  ; FD[0]     ; FD[7]   ; FD[0]        ; gckP31      ; -0.500       ; 1.402      ; 1.145      ;
; 0.027  ; FD[0]     ; FD[8]   ; FD[0]        ; gckP31      ; -0.500       ; 1.402      ; 1.148      ;
; 0.060  ; FD[7]     ; FD[9]   ; FD[7]        ; gckP31      ; -0.500       ; 1.402      ; 1.181      ;
; 0.061  ; FD[7]     ; FD[10]  ; FD[7]        ; gckP31      ; -0.500       ; 1.404      ; 1.184      ;
; 0.078  ; FD[4]     ; FD[11]  ; FD[4]        ; gckP31      ; -0.500       ; 1.404      ; 1.201      ;
; 0.081  ; FD[4]     ; FD[12]  ; FD[4]        ; gckP31      ; -0.500       ; 1.404      ; 1.204      ;
; 0.090  ; FD[0]     ; FD[9]   ; FD[0]        ; gckP31      ; -0.500       ; 1.402      ; 1.211      ;
; 0.091  ; FD[0]     ; FD[10]  ; FD[0]        ; gckP31      ; -0.500       ; 1.404      ; 1.214      ;
; 0.124  ; FD[7]     ; FD[11]  ; FD[7]        ; gckP31      ; -0.500       ; 1.404      ; 1.247      ;
; 0.127  ; FD[7]     ; FD[12]  ; FD[7]        ; gckP31      ; -0.500       ; 1.404      ; 1.250      ;
; 0.144  ; FD[4]     ; FD[13]  ; FD[4]        ; gckP31      ; -0.500       ; 1.404      ; 1.267      ;
; 0.147  ; FD[4]     ; FD[14]  ; FD[4]        ; gckP31      ; -0.500       ; 1.404      ; 1.270      ;
; 0.154  ; FD[0]     ; FD[11]  ; FD[0]        ; gckP31      ; -0.500       ; 1.404      ; 1.277      ;
; 0.157  ; FD[0]     ; FD[12]  ; FD[0]        ; gckP31      ; -0.500       ; 1.404      ; 1.280      ;
; 0.190  ; FD[7]     ; FD[13]  ; FD[7]        ; gckP31      ; -0.500       ; 1.404      ; 1.313      ;
; 0.193  ; FD[7]     ; FD[14]  ; FD[7]        ; gckP31      ; -0.500       ; 1.404      ; 1.316      ;
; 0.210  ; FD[4]     ; FD[15]  ; FD[4]        ; gckP31      ; -0.500       ; 1.404      ; 1.333      ;
; 0.213  ; FD[4]     ; FD[16]  ; FD[4]        ; gckP31      ; -0.500       ; 1.404      ; 1.336      ;
; 0.220  ; FD[0]     ; FD[13]  ; FD[0]        ; gckP31      ; -0.500       ; 1.404      ; 1.343      ;
; 0.223  ; FD[0]     ; FD[14]  ; FD[0]        ; gckP31      ; -0.500       ; 1.404      ; 1.346      ;
; 0.253  ; FD[0]     ; FD[0]   ; FD[0]        ; gckP31      ; -0.500       ; 1.402      ; 1.374      ;
; 0.256  ; FD[7]     ; FD[15]  ; FD[7]        ; gckP31      ; -0.500       ; 1.404      ; 1.379      ;
; 0.259  ; FD[7]     ; FD[16]  ; FD[7]        ; gckP31      ; -0.500       ; 1.404      ; 1.382      ;
; 0.274  ; FD[10]    ; FD[10]  ; gckP31       ; gckP31      ; 0.000        ; 0.035      ; 0.413      ;
; 0.274  ; FD[9]     ; FD[9]   ; gckP31       ; gckP31      ; 0.000        ; 0.035      ; 0.413      ;
; 0.275  ; FD[2]     ; FD[2]   ; gckP31       ; gckP31      ; 0.000        ; 0.035      ; 0.414      ;
; 0.275  ; FD[16]    ; FD[16]  ; gckP31       ; gckP31      ; 0.000        ; 0.035      ; 0.414      ;
; 0.275  ; FD[13]    ; FD[13]  ; gckP31       ; gckP31      ; 0.000        ; 0.035      ; 0.414      ;
; 0.275  ; FD[12]    ; FD[12]  ; gckP31       ; gckP31      ; 0.000        ; 0.035      ; 0.414      ;
; 0.275  ; FD[6]     ; FD[6]   ; gckP31       ; gckP31      ; 0.000        ; 0.035      ; 0.414      ;
; 0.275  ; FD[5]     ; FD[5]   ; gckP31       ; gckP31      ; 0.000        ; 0.035      ; 0.414      ;
; 0.275  ; FD[8]     ; FD[8]   ; gckP31       ; gckP31      ; 0.000        ; 0.035      ; 0.414      ;
; 0.276  ; FD[4]     ; FD[17]  ; FD[4]        ; gckP31      ; -0.500       ; 1.404      ; 1.399      ;
; 0.276  ; FD[3]     ; FD[3]   ; gckP31       ; gckP31      ; 0.000        ; 0.035      ; 0.415      ;
; 0.276  ; FD[15]    ; FD[15]  ; gckP31       ; gckP31      ; 0.000        ; 0.035      ; 0.415      ;
; 0.276  ; FD[14]    ; FD[14]  ; gckP31       ; gckP31      ; 0.000        ; 0.035      ; 0.415      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'LCMP_RESET'                                                                              ;
+--------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.885 ; LCM[1]    ; LCM_com_data2[20][2]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.042      ; 2.177      ;
; -0.848 ; LCM[1]    ; LCM_com_data2[9][0]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.042      ; 2.214      ;
; -0.830 ; LCM[1]    ; LCM_com_data2[8][3]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.139      ; 2.329      ;
; -0.821 ; LCM[1]    ; LCM_com_data2[9][1]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.026      ; 2.225      ;
; -0.813 ; LCM[0]    ; LCM_com_data2[9][1]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.026      ; 2.233      ;
; -0.794 ; LCM[1]    ; LCM_com_data2[18][3]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.057      ; 2.283      ;
; -0.784 ; LCM[1]    ; LCM_com_data2[18][1]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.059      ; 2.295      ;
; -0.783 ; LCM[1]    ; LCM_com_data2[7][0]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.045      ; 2.282      ;
; -0.774 ; LCM[0]    ; LCM_com_data2[7][0]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.045      ; 2.291      ;
; -0.767 ; LCM[0]    ; LCM_com_data2[8][3]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.139      ; 2.392      ;
; -0.766 ; LCM[0]    ; LCM_com_data2[17][2]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.032      ; 2.286      ;
; -0.765 ; LCM[0]    ; LCM_com_data2[18][0]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.044      ; 2.299      ;
; -0.747 ; LCM[1]    ; LCM_com_data2[10][3]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.044      ; 2.317      ;
; -0.742 ; LCM[1]    ; LCM_com_data2[8][1]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.059      ; 2.337      ;
; -0.740 ; LCM[1]    ; LCM_com_data2[20][3]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.043      ; 2.323      ;
; -0.739 ; LCM[1]    ; LCM_com_data2[19][0]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.970      ; 2.251      ;
; -0.734 ; LCM[0]    ; LCM_com_data2[9][0]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.042      ; 2.328      ;
; -0.730 ; LCM[0]    ; LCM_com_data2[10][3]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.044      ; 2.334      ;
; -0.725 ; LCM[1]    ; LCM_com_data2[19][1]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.963      ; 2.258      ;
; -0.723 ; LCM[0]    ; LCM_com_data2[19][3]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.952      ; 2.249      ;
; -0.722 ; LCM[1]    ; LCM_com_data2[17][2]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.032      ; 2.330      ;
; -0.722 ; LCM[0]    ; LCM_com_data2[20][3]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.043      ; 2.341      ;
; -0.720 ; LCM[0]    ; LCM_com_data2[7][1]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.963      ; 2.263      ;
; -0.716 ; LCM[1]    ; LCM_com_data2[20][0]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.954      ; 2.258      ;
; -0.715 ; LCM[1]    ; LCM_com_data2[10][0]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.953      ; 2.258      ;
; -0.714 ; LCM[0]    ; LCM_com_data2[17][1]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.965      ; 2.271      ;
; -0.706 ; LCM[1]    ; LCM_com_data2[17][0]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.965      ; 2.279      ;
; -0.698 ; LCM[0]    ; LCM_com_data2[17][0]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.965      ; 2.287      ;
; -0.679 ; LCM[1]    ; LCM_com_data2[20][1]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.961      ; 2.302      ;
; -0.679 ; LCM[0]    ; LCM_com_data2[8][1]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.059      ; 2.400      ;
; -0.678 ; LCM[1]    ; LCM_com_data2[19][3]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.952      ; 2.294      ;
; -0.675 ; LCM[1]    ; LCM_com_data2[17][1]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.965      ; 2.310      ;
; -0.672 ; LCM[1]    ; LCM_com_data2[7][2]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.031      ; 2.379      ;
; -0.669 ; LCM[1]    ; LCM_com_data2[19][2]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.966      ; 2.317      ;
; -0.668 ; LCM[1]    ; LCM_com_data2[9][2]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.967      ; 2.319      ;
; -0.668 ; LCM[0]    ; LCM_com_data2[10][1]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.962      ; 2.314      ;
; -0.663 ; LCM[0]    ; LCM_com_data2[20][2]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.042      ; 2.399      ;
; -0.663 ; LCM[0]    ; LCM_com_data2[19][0]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.970      ; 2.327      ;
; -0.661 ; LCM[0]    ; LCM_com_data2[9][2]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.967      ; 2.326      ;
; -0.659 ; LCM[0]    ; LCM_com_data2[20][0]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.954      ; 2.315      ;
; -0.657 ; LCM[1]    ; LCM_com_data2[7][1]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.963      ; 2.326      ;
; -0.655 ; LCM[1]    ; LCM_com_data2[8][4]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.959      ; 2.324      ;
; -0.640 ; LCM[0]    ; LCM_com_data2[7][2]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.031      ; 2.411      ;
; -0.639 ; LCM[1]    ; LCM_com_data2[10][1]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.962      ; 2.343      ;
; -0.637 ; LCM[0]    ; LCM_com_data2[20][1]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.961      ; 2.344      ;
; -0.633 ; LCM[0]    ; LCM_com_data2[19][1]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.963      ; 2.350      ;
; -0.620 ; LCM[1]    ; LCM_com_data2[10][2]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.034      ; 2.434      ;
; -0.602 ; LCM[0]    ; LCM_com_data2[18][1]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.059      ; 2.477      ;
; -0.596 ; LCM[1]    ; LCM_com_data2[18][0]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.044      ; 2.468      ;
; -0.593 ; LCM[1]    ; LCM_com_data2[9][3]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.953      ; 2.380      ;
; -0.592 ; LCM[0]    ; LCM_com_data2[19][2]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.966      ; 2.394      ;
; -0.590 ; LCM[0]    ; LCM_com_data2[8][0]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.954      ; 2.384      ;
; -0.588 ; LCM[1]    ; LCM_com_data2[18][2]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.964      ; 2.396      ;
; -0.582 ; LCM[0]    ; LCM_com_data2[18][3]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.057      ; 2.495      ;
; -0.541 ; LCM[0]    ; LCM_com_data[1][0]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.910      ; 1.389      ;
; -0.539 ; LCM[0]    ; LCM_com_data[10][2]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.910      ; 1.391      ;
; -0.538 ; LCM[1]    ; LCM_com_data2[8][2]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.958      ; 2.440      ;
; -0.534 ; LCM[0]    ; LCM_com_data2[18][4]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.044      ; 2.530      ;
; -0.534 ; LCM[1]    ; LCM_com_data2[5][0]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.046      ; 2.532      ;
; -0.534 ; LCM[0]    ; LCM_com_data2[10][0]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.953      ; 2.439      ;
; -0.523 ; LCM[0]    ; LCM_com_data2[8][2]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.958      ; 2.455      ;
; -0.522 ; LCM[0]    ; LCM_com_data2[5][0]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 3.046      ; 2.544      ;
; -0.520 ; LCM[0]    ; LCM_com_data2[18][2]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.964      ; 2.464      ;
; -0.520 ; LCM[0]    ; LCM_com_data2[9][3]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.953      ; 2.453      ;
; -0.499 ; LCM[0]    ; LCM_com_data[9][7]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.900      ; 1.421      ;
; -0.495 ; LCM[0]    ; LCM_com_data2[15][0]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.950      ; 2.475      ;
; -0.480 ; LCM[0]    ; LCM_com_data[5][2]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.899      ; 1.439      ;
; -0.465 ; LCM[2]    ; LCM_com_data[6][4]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.901      ; 1.456      ;
; -0.465 ; LCM[0]    ; LCM_com_data[13][2]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.890      ; 1.445      ;
; -0.464 ; LCM[2]    ; LCM_com_data[1][0]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.910      ; 1.466      ;
; -0.462 ; LCM[2]    ; LCM_com_data[10][2]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.910      ; 1.468      ;
; -0.458 ; LCM[0]    ; LCM_com_data[10][0]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.817      ; 1.379      ;
; -0.457 ; LCM[2]    ; LCM_com_data[16][7]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.919      ; 1.482      ;
; -0.457 ; LCM[2]    ; LCM_com_data[9][7]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.900      ; 1.463      ;
; -0.452 ; LCM[1]    ; LCM_com_data[8][4]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.919      ; 1.487      ;
; -0.452 ; LCM[1]    ; LCM_com_data[5][2]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.899      ; 1.467      ;
; -0.451 ; LCM[0]    ; LCM_com_data[8][2]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.841      ; 1.410      ;
; -0.451 ; LCM[2]    ; LCM_com_data[5][2]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.899      ; 1.468      ;
; -0.450 ; LCM[2]    ; LCM_com_data[4][3]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.919      ; 1.489      ;
; -0.440 ; LCM[1]    ; LCM_com_data2[15][0]      ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.950      ; 2.530      ;
; -0.435 ; LCM[1]    ; LCM_com_data[9][7]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.900      ; 1.485      ;
; -0.434 ; LCM[1]    ; LCM_com_data[6][4]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.901      ; 1.487      ;
; -0.423 ; LCM[2]    ; LCM_com_data[13][2]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.890      ; 1.487      ;
; -0.411 ; LCM[0]    ; LCM_com_data[11][7]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.814      ; 1.423      ;
; -0.397 ; LCM[0]    ; LCM_com_data[16][1]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.921      ; 1.544      ;
; -0.393 ; LCM[1]    ; LCM_com_data[1][0]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.910      ; 1.537      ;
; -0.391 ; LCM[1]    ; LCM_com_data[10][2]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.910      ; 1.539      ;
; -0.385 ; LCM[1]    ; LCM_com_data[16][6]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.906      ; 1.541      ;
; -0.383 ; LCM[1]    ; LCM_com_data[13][3]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.906      ; 1.543      ;
; -0.383 ; LCM[1]    ; LCM_com_data[11][7]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.814      ; 1.451      ;
; -0.382 ; LCM[0]    ; LCM_com_data[15][6]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.818      ; 1.456      ;
; -0.382 ; LCM[1]    ; LCM_com_data[16][7]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.919      ; 1.557      ;
; -0.382 ; LCM[2]    ; LCM_com_data[11][7]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.814      ; 1.452      ;
; -0.378 ; LCM[0]    ; LN~latch                  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.819      ; 1.461      ;
; -0.376 ; LCM[1]    ; LCM_com_data2[8][0]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.954      ; 2.598      ;
; -0.375 ; LCM[1]    ; LCM_com_data[4][3]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.919      ; 1.564      ;
; -0.372 ; LCM[0]    ; LCM_com_data2[8][4]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.959      ; 2.607      ;
; -0.368 ; LCM[1]    ; LCM_com_data[16][5]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.841      ; 1.493      ;
; -0.368 ; LCM[2]    ; LCM_com_data[8][4]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.919      ; 1.571      ;
; -0.367 ; LCM[1]    ; LCM_com_data[8][2]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 1.841      ; 1.494      ;
+--------+-----------+---------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'FD[0]'                                                                                        ;
+--------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -0.705 ; LCM_RESET  ; \LCM_P:SW                     ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.788      ; 1.292      ;
; -0.207 ; LCM_RESET  ; LCM_INI[1]                    ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.788      ; 1.790      ;
; -0.180 ; LCM_RESET  ; LCM_RESET                     ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.788      ; 1.817      ;
; -0.177 ; LCM_RESET  ; LCM_com_data[14][5]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.789      ; 1.821      ;
; -0.177 ; LCM_RESET  ; LCM_com_data[19][1]           ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.789      ; 1.821      ;
; -0.177 ; LCM_RESET  ; LCM_com_data[17][1]           ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.789      ; 1.821      ;
; -0.177 ; LCM_RESET  ; LCM_com_data[7][1]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.789      ; 1.821      ;
; -0.173 ; LCM_RESET  ; LCM_INI[4]                    ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.788      ; 1.824      ;
; -0.173 ; LCM_RESET  ; LCM_INI[0]                    ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.784      ; 1.820      ;
; -0.173 ; LCM_RESET  ; LCM_INI[2]                    ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.784      ; 1.820      ;
; -0.163 ; LCM_RESET  ; LCM_com_data[12][4]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.787      ; 1.833      ;
; -0.163 ; LCM_RESET  ; LCM_com_data[15][6]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.787      ; 1.833      ;
; -0.163 ; LCM_RESET  ; LCM_com_data[12][2]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.788      ; 1.834      ;
; -0.163 ; LCM_RESET  ; LCM_com_data[9][2]            ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.788      ; 1.834      ;
; -0.163 ; LCM_RESET  ; LCM_com_data[9][1]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.787      ; 1.833      ;
; -0.163 ; LCM_RESET  ; LCM_com_data[8][3]            ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.788      ; 1.834      ;
; -0.163 ; LCM_RESET  ; LCM_com_data[13][2]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.788      ; 1.834      ;
; -0.163 ; LCM_RESET  ; LCM_com_data[9][3]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.788      ; 1.834      ;
; -0.163 ; LCM_RESET  ; LCM_com_data[9][0]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.787      ; 1.833      ;
; -0.163 ; LCM_RESET  ; LCM_com_data[8][0]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.787      ; 1.833      ;
; -0.149 ; LCM_RESET  ; LCM_com_data[5][3]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.787      ; 1.847      ;
; -0.149 ; LCM_RESET  ; LCM_com_data[4][3]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.787      ; 1.847      ;
; -0.138 ; LCM_RESET  ; DBi[6]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.787      ; 1.858      ;
; -0.138 ; LCM_RESET  ; DBi[0]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.787      ; 1.858      ;
; -0.137 ; LCM_RESET  ; DBi[7]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.789      ; 1.861      ;
; -0.137 ; LCM_RESET  ; DBi[2]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.789      ; 1.861      ;
; -0.137 ; LCM_RESET  ; LCM_com_data[11][7]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.790      ; 1.862      ;
; -0.137 ; LCM_RESET  ; LCM_com_data[19][0]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.790      ; 1.862      ;
; -0.137 ; LCM_RESET  ; LCM_com_data[20][0]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.790      ; 1.862      ;
; -0.137 ; LCM_RESET  ; LCM_com_data[18][1]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.790      ; 1.862      ;
; -0.130 ; LCM_RESET  ; DBi[5]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.790      ; 1.869      ;
; -0.127 ; LCM_RESET  ; LCM_com_data[19][3]           ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.786      ; 1.868      ;
; -0.126 ; LCM_RESET  ; LCM_com_data[17][2]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.786      ; 1.869      ;
; -0.126 ; LCM_RESET  ; LCM_com_data[17][0]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.786      ; 1.869      ;
; -0.123 ; LCM_RESET  ; RS                            ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.789      ; 1.875      ;
; -0.123 ; LCM_RESET  ; DBi[4]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.789      ; 1.875      ;
; -0.123 ; LCM_RESET  ; DBi[1]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.789      ; 1.875      ;
; -0.123 ; LCM_RESET  ; DBi[3]                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.789      ; 1.875      ;
; -0.116 ; LCM_RESET  ; LCM_com_data[4][6]            ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.784      ; 1.877      ;
; -0.116 ; LCM_RESET  ; LCM_com_data[16][2]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.784      ; 1.877      ;
; -0.116 ; LCM_RESET  ; LCM_com_data[15][0]           ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.784      ; 1.877      ;
; -0.115 ; LCM_RESET  ; LCM_com_data[18][0]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.784      ; 1.878      ;
; -0.115 ; LCM_RESET  ; LCM_com_data[18][2]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.784      ; 1.878      ;
; -0.115 ; LCM_RESET  ; LCM_com_data[5][0]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.784      ; 1.878      ;
; -0.091 ; LCM_RESET  ; LCM_com_data[8][1]            ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.787      ; 1.905      ;
; -0.091 ; LCM_RESET  ; LCM_com_data[10][2]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.787      ; 1.905      ;
; -0.091 ; LCM_RESET  ; LCM_com_data[13][1]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.787      ; 1.905      ;
; -0.091 ; LCM_RESET  ; LCM_com_data[12][1]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.787      ; 1.905      ;
; -0.083 ; LCM_RESET  ; LCMPok                        ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.784      ; 1.910      ;
; -0.083 ; LCM_RESET  ; LCM_INI[3]                    ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.788      ; 1.914      ;
; -0.081 ; LCM_RESET  ; LCM_com_data[9][7]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.787      ; 1.915      ;
; -0.081 ; LCM_RESET  ; LCM_com_data[7][4]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.787      ; 1.915      ;
; -0.081 ; LCM_RESET  ; LCM_com_data[6][4]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.787      ; 1.915      ;
; -0.081 ; LCM_RESET  ; LCM_com_data[13][4]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.787      ; 1.915      ;
; -0.081 ; LCM_RESET  ; LCM_com_data[16][4]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.787      ; 1.915      ;
; -0.079 ; LCM_RESET  ; LN~_emulated                  ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.784      ; 1.914      ;
; -0.078 ; LCM_RESET  ; LCM_com_data[18][4]           ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.786      ; 1.917      ;
; -0.078 ; LCM_RESET  ; LCM_com_data[5][2]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.786      ; 1.917      ;
; -0.078 ; LCM_RESET  ; LCM_com_data[7][2]            ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.786      ; 1.917      ;
; -0.078 ; LCM_RESET  ; LCM_com_data[7][0]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.786      ; 1.917      ;
; -0.075 ; LCM_RESET  ; LCM_com_data[1][0]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.788      ; 1.922      ;
; -0.075 ; LCM_RESET  ; LCM_com_data[16][7]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.789      ; 1.923      ;
; -0.075 ; LCM_RESET  ; LCM_com_data[19][2]           ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.788      ; 1.922      ;
; -0.075 ; LCM_RESET  ; LCM_com_data[10][0]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.789      ; 1.923      ;
; -0.075 ; LCM_RESET  ; LCM_com_data[6][5]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.789      ; 1.923      ;
; -0.075 ; LCM_RESET  ; LCM_com_data[16][1]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.789      ; 1.923      ;
; -0.060 ; LCM_RESET  ; LCM_com_data[16][5]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.788      ; 1.937      ;
; -0.060 ; LCM_RESET  ; LCM_com_data[8][4]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.788      ; 1.937      ;
; -0.060 ; LCM_RESET  ; LCM_com_data[9][6]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.788      ; 1.937      ;
; -0.060 ; LCM_RESET  ; LCM_com_data[8][2]~_emulated  ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.788      ; 1.937      ;
; -0.036 ; LCM_RESET  ; LCM_com_data[18][3]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.791      ; 1.964      ;
; -0.036 ; LCM_RESET  ; LCM_com_data[10][3]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.791      ; 1.964      ;
; -0.035 ; LCM_RESET  ; \LCM_P:SW                     ; LCM_RESET    ; FD[0]       ; -0.500       ; 1.788      ; 1.462      ;
; -0.029 ; LCM_RESET  ; LCM_com_data[16][6]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.784      ; 1.964      ;
; -0.029 ; LCM_RESET  ; LCM_com_data[20][1]           ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.784      ; 1.964      ;
; -0.029 ; LCM_RESET  ; LCM_com_data[10][1]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.784      ; 1.964      ;
; -0.029 ; LCM_RESET  ; LCM_com_data[13][3]~_emulated ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.784      ; 1.964      ;
; -0.027 ; LCM_RESET  ; LCM_com_data[20][3]           ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.784      ; 1.966      ;
; -0.027 ; LCM_RESET  ; LCM_com_data[20][2]           ; LCM_RESET    ; FD[0]       ; 0.000        ; 1.784      ; 1.966      ;
; 0.035  ; LCMP_RESET ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.788      ; 2.032      ;
; 0.064  ; LCMP_RESET ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.788      ; 2.061      ;
; 0.076  ; LCMP_RESET ; DBi[2]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.789      ; 2.074      ;
; 0.104  ; LCMP_RESET ; DBi[4]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.789      ; 2.102      ;
; 0.144  ; LCMP_RESET ; DBi[7]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.789      ; 2.142      ;
; 0.145  ; LCMP_RESET ; DBi[5]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.790      ; 2.144      ;
; 0.159  ; LCMP_RESET ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.784      ; 2.152      ;
; 0.159  ; LCMP_RESET ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.784      ; 2.152      ;
; 0.167  ; LCMPok     ; LCMPok                        ; FD[0]        ; FD[0]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; LCM_INI[4] ; LCM_INI[4]                    ; FD[0]        ; FD[0]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; LCM_INI[1] ; LCM_INI[1]                    ; FD[0]        ; FD[0]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.174  ; \LCM_P:SW  ; \LCM_P:SW                     ; FD[0]        ; FD[0]       ; 0.000        ; 0.036      ; 0.314      ;
; 0.198  ; LCMP_RESET ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.788      ; 2.195      ;
; 0.215  ; LCMP_RESET ; RS                            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.789      ; 2.213      ;
; 0.215  ; LCMP_RESET ; DBi[6]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.787      ; 2.211      ;
; 0.215  ; LCMP_RESET ; DBi[0]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.787      ; 2.211      ;
; 0.222  ; LCMP_RESET ; DBi[1]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.789      ; 2.220      ;
; 0.222  ; LCMP_RESET ; DBi[3]                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.789      ; 2.220      ;
; 0.233  ; LCM_RESET  ; LCM_INI[4]                    ; LCM_RESET    ; FD[0]       ; -0.500       ; 1.788      ; 1.730      ;
; 0.243  ; LCM_RESET  ; LCM_INI[1]                    ; LCM_RESET    ; FD[0]       ; -0.500       ; 1.788      ; 1.740      ;
; 0.276  ; LCM_RESET  ; LCM_com_data[14][5]~_emulated ; LCM_RESET    ; FD[0]       ; -0.500       ; 1.789      ; 1.774      ;
+--------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'FD[7]'                                                                                                                            ;
+-------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.002 ; LCM_4bit_driver:LCMset|DBii[0]~latch ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.188      ; 0.294      ;
; 0.008 ; LCM_4bit_driver:LCMset|DBii[1]~latch ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.188      ; 0.300      ;
; 0.016 ; LCM_4bit_driver:LCMset|DBii[3]~latch ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.187      ; 0.307      ;
; 0.121 ; LCM_4bit_driver:LCMset|DBii[2]~latch ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.193      ; 0.418      ;
; 0.167 ; LCM_4bit_driver:LCMset|LCMok         ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; LCM_4bit_driver:LCMset|BF            ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; LCM_4bit_driver:LCMset|Eo            ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.169 ; LCM_4bit_driver:LCMset|RSo~latch     ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.188      ; 0.461      ;
; 0.173 ; DBi[2]                               ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.107      ; 0.384      ;
; 0.187 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.327      ;
; 0.227 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.367      ;
; 0.256 ; LCM_4bit_driver:LCMset|Timeout[8]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.396      ;
; 0.285 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.425      ;
; 0.287 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.427      ;
; 0.287 ; LCM_4bit_driver:LCMset|Timeout[7]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.427      ;
; 0.288 ; LCM_4bit_driver:LCMset|Timeout[6]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.428      ;
; 0.299 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.439      ;
; 0.328 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.468      ;
; 0.329 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.469      ;
; 0.332 ; DBi[3]                               ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.107      ; 0.543      ;
; 0.333 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.473      ;
; 0.354 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.494      ;
; 0.357 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.497      ;
; 0.369 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.509      ;
; 0.371 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.511      ;
; 0.373 ; DBi[1]                               ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.108      ; 0.585      ;
; 0.434 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.574      ;
; 0.436 ; LCM_4bit_driver:LCMset|Timeout[7]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.576      ;
; 0.441 ; RS                                   ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 0.000        ; 0.106      ; 0.651      ;
; 0.445 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.585      ;
; 0.446 ; LCM_4bit_driver:LCMset|Timeout[6]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.586      ;
; 0.448 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.588      ;
; 0.448 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.588      ;
; 0.449 ; LCM_4bit_driver:LCMset|Timeout[6]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.589      ;
; 0.451 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.591      ;
; 0.479 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.619      ;
; 0.493 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.633      ;
; 0.495 ; DBi[0]                               ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.109      ; 0.708      ;
; 0.496 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.636      ;
; 0.497 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.637      ;
; 0.497 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.637      ;
; 0.500 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.640      ;
; 0.500 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.640      ;
; 0.503 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.643      ;
; 0.506 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.646      ;
; 0.511 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.651      ;
; 0.514 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.654      ;
; 0.514 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.654      ;
; 0.517 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.657      ;
; 0.519 ; LCM_4bit_driver:LCMset|RWS           ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.659      ;
; 0.527 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.667      ;
; 0.529 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.669      ;
; 0.530 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.670      ;
; 0.538 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.678      ;
; 0.548 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.688      ;
; 0.563 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.703      ;
; 0.566 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.706      ;
; 0.566 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.706      ;
; 0.569 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.709      ;
; 0.569 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.709      ;
; 0.572 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.712      ;
; 0.577 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.717      ;
; 0.580 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.720      ;
; 0.581 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.721      ;
; 0.583 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.723      ;
; 0.588 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.728      ;
; 0.593 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.733      ;
; 0.596 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.736      ;
; 0.613 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.753      ;
; 0.632 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.772      ;
; 0.635 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.775      ;
; 0.646 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.786      ;
; 0.649 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.789      ;
; 0.659 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.799      ;
; 0.662 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.802      ;
; 0.687 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.827      ;
; 0.698 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.838      ;
; 0.701 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.841      ;
; 0.731 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.871      ;
; 0.739 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.038      ; 0.881      ;
; 0.751 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.891      ;
; 0.764 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.035      ; 0.903      ;
; 0.765 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 0.000        ; 0.037      ; 0.906      ;
; 0.787 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.038      ; 0.929      ;
; 0.806 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 0.000        ; 0.037      ; 0.947      ;
; 0.809 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 0.000        ; 0.037      ; 0.950      ;
; 0.822 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 0.000        ; 0.037      ; 0.963      ;
; 0.824 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.964      ;
; 0.831 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.971      ;
; 0.836 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.038      ; 0.978      ;
; 0.887 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.035      ; 1.026      ;
; 0.893 ; RS                                   ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 0.000        ; 0.106      ; 1.103      ;
; 0.909 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 0.000        ; 0.037      ; 1.050      ;
; 0.910 ; LCM_4bit_driver:LCMset|Timeout[7]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.035      ; 1.049      ;
; 0.911 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.035      ; 1.050      ;
; 0.918 ; LCM_4bit_driver:LCMset|Timeout[8]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.035      ; 1.057      ;
+-------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'FD[17]'                                                                                        ;
+-------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; 0.167 ; MCP3202_RESET                ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.307      ;
; 0.168 ; S1S[1]                       ; S1S[1]        ; FD[17]       ; FD[17]      ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; S1S[2]                       ; S1S[2]        ; FD[17]       ; FD[17]      ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; S1S[0]                       ; S1S[0]        ; FD[17]       ; FD[17]      ; 0.000        ; 0.035      ; 0.307      ;
; 0.178 ; S1S[0]                       ; S1S[1]        ; FD[17]       ; FD[17]      ; 0.000        ; 0.035      ; 0.317      ;
; 0.179 ; S1S[0]                       ; S1S[2]        ; FD[17]       ; FD[17]      ; 0.000        ; 0.035      ; 0.318      ;
; 0.243 ; MCP3202_Driver:U2|MCP3202_ok ; MCP3202_RESET ; FD[4]        ; FD[17]      ; 0.000        ; 0.136      ; 0.483      ;
; 0.272 ; S1S[2]                       ; S1S[0]        ; FD[17]       ; FD[17]      ; 0.000        ; 0.035      ; 0.411      ;
; 0.281 ; S1S[1]                       ; S1S[2]        ; FD[17]       ; FD[17]      ; 0.000        ; 0.035      ; 0.420      ;
; 0.288 ; S1S[2]                       ; S1S[1]        ; FD[17]       ; FD[17]      ; 0.000        ; 0.035      ; 0.427      ;
; 0.289 ; times[10]                    ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.429      ;
; 0.351 ; times[4]                     ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.491      ;
; 0.352 ; times[2]                     ; times[2]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.492      ;
; 0.352 ; times[6]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.492      ;
; 0.353 ; times[7]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.493      ;
; 0.355 ; times[3]                     ; times[3]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.495      ;
; 0.355 ; times[5]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.495      ;
; 0.357 ; times[1]                     ; times[1]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.497      ;
; 0.359 ; times[9]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.499      ;
; 0.362 ; times[8]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.502      ;
; 0.380 ; times[0]                     ; times[0]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.520      ;
; 0.501 ; times[7]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.641      ;
; 0.503 ; times[3]                     ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.643      ;
; 0.503 ; times[5]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.643      ;
; 0.505 ; times[1]                     ; times[2]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.645      ;
; 0.507 ; times[9]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.647      ;
; 0.510 ; times[4]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.650      ;
; 0.511 ; times[6]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.651      ;
; 0.511 ; times[2]                     ; times[3]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.651      ;
; 0.513 ; times[4]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.653      ;
; 0.514 ; times[6]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.654      ;
; 0.514 ; times[2]                     ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.654      ;
; 0.521 ; times[8]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.661      ;
; 0.524 ; times[8]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.664      ;
; 0.529 ; times[0]                     ; times[1]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.669      ;
; 0.532 ; times[0]                     ; times[2]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.672      ;
; 0.564 ; times[7]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.704      ;
; 0.566 ; times[3]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.706      ;
; 0.566 ; times[5]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.706      ;
; 0.567 ; times[10]                    ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.035      ; 0.706      ;
; 0.567 ; times[7]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.707      ;
; 0.568 ; times[1]                     ; times[3]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.708      ;
; 0.569 ; times[3]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.709      ;
; 0.569 ; times[5]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.709      ;
; 0.571 ; times[1]                     ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.711      ;
; 0.576 ; times[4]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.716      ;
; 0.577 ; times[6]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.717      ;
; 0.577 ; times[2]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.717      ;
; 0.579 ; times[4]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.719      ;
; 0.580 ; times[6]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.720      ;
; 0.580 ; times[2]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.720      ;
; 0.595 ; times[0]                     ; times[3]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.735      ;
; 0.598 ; times[0]                     ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.738      ;
; 0.632 ; times[3]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.772      ;
; 0.632 ; times[5]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.772      ;
; 0.634 ; times[1]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.774      ;
; 0.635 ; times[3]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.775      ;
; 0.635 ; times[5]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.775      ;
; 0.637 ; times[1]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.777      ;
; 0.642 ; times[4]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.782      ;
; 0.643 ; times[2]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.783      ;
; 0.645 ; times[4]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.785      ;
; 0.646 ; times[2]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.786      ;
; 0.661 ; times[0]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.801      ;
; 0.664 ; times[0]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.804      ;
; 0.696 ; times[8]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.035      ; 0.835      ;
; 0.697 ; times[9]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.035      ; 0.836      ;
; 0.698 ; times[3]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.838      ;
; 0.700 ; times[1]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.840      ;
; 0.701 ; times[3]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.841      ;
; 0.703 ; times[1]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.843      ;
; 0.709 ; times[2]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.849      ;
; 0.712 ; times[2]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.852      ;
; 0.713 ; times[6]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.035      ; 0.852      ;
; 0.719 ; LCMPok                       ; LCMP_RESET    ; FD[0]        ; FD[17]      ; 0.000        ; 0.153      ; 0.976      ;
; 0.727 ; times[0]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.867      ;
; 0.730 ; times[0]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.870      ;
; 0.734 ; times[0]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.035      ; 0.873      ;
; 0.746 ; MCP3202_Driver:U2|MCP3202_ok ; LCMP_RESET    ; FD[4]        ; FD[17]      ; 0.000        ; 0.133      ; 0.983      ;
; 0.766 ; times[1]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.906      ;
; 0.769 ; times[1]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.909      ;
; 0.773 ; times[4]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.035      ; 0.912      ;
; 0.793 ; times[2]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.035      ; 0.932      ;
; 0.793 ; times[0]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.933      ;
; 0.796 ; times[0]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.936      ;
; 0.848 ; times[5]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.035      ; 0.987      ;
; 0.849 ; times[7]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.035      ; 0.988      ;
; 0.853 ; LCMPok                       ; MCP3202_RESET ; FD[0]        ; FD[17]      ; 0.000        ; 0.156      ; 1.113      ;
; 0.869 ; times[3]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.035      ; 1.008      ;
; 0.870 ; times[1]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.035      ; 1.009      ;
; 0.878 ; MCP3202_RESET                ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 0.000        ; 0.033      ; 1.015      ;
; 0.925 ; MCP3202_RESET                ; times[3]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.034      ; 1.063      ;
; 0.925 ; MCP3202_RESET                ; times[1]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.034      ; 1.063      ;
; 0.925 ; MCP3202_RESET                ; times[2]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.034      ; 1.063      ;
; 0.925 ; MCP3202_RESET                ; times[0]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.034      ; 1.063      ;
; 0.925 ; MCP3202_RESET                ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.034      ; 1.063      ;
; 0.925 ; MCP3202_RESET                ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.034      ; 1.063      ;
; 0.925 ; MCP3202_RESET                ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.034      ; 1.063      ;
; 0.925 ; MCP3202_RESET                ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.034      ; 1.063      ;
; 0.925 ; MCP3202_RESET                ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.034      ; 1.063      ;
+-------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'FD[18]'                                                                 ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; 0.167 ; LCM_DM[1] ; LCM_DM[1] ; FD[18]       ; FD[18]      ; 0.000        ; 0.036      ; 0.307      ;
; 0.174 ; LCM_DM[0] ; LCM_DM[0] ; FD[18]       ; FD[18]      ; 0.000        ; 0.036      ; 0.314      ;
; 0.256 ; LCM_DM[0] ; LCM_DM[1] ; FD[18]       ; FD[18]      ; 0.000        ; 0.036      ; 0.396      ;
; 0.419 ; S1S[1]    ; LCM_DM[0] ; FD[17]       ; FD[18]      ; 0.000        ; 0.081      ; 0.604      ;
; 0.419 ; S1S[1]    ; LCM_DM[1] ; FD[17]       ; FD[18]      ; 0.000        ; 0.081      ; 0.604      ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'FD[4]'                                                                                                                  ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.167 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; MCP3202_Driver:U2|MCP3202Dis[1]   ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; MCP3202_Driver:U2|MCP3202_S       ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; MCP3202_Driver:U2|MCP3202_Di      ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.168 ; MCP3202_Driver:U2|MCP3202_tryN[1] ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 0.000        ; 0.035      ; 0.307      ;
; 0.175 ; MCP3202_Driver:U2|MCP3202_tryN[0] ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 0.000        ; 0.035      ; 0.314      ;
; 0.185 ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.325      ;
; 0.190 ; MCP3202_Driver:U2|MCP3202_tryN[0] ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 0.000        ; 0.035      ; 0.329      ;
; 0.246 ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.386      ;
; 0.250 ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.390      ;
; 0.251 ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.391      ;
; 0.290 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.430      ;
; 0.290 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.430      ;
; 0.305 ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.445      ;
; 0.306 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.446      ;
; 0.312 ; MCP3202_Driver:U2|MCP3202_ADs[0]  ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.452      ;
; 0.313 ; MCP3202_Driver:U2|MCP3202_ADs[10] ; MCP3202_Driver:U2|MCP3202_ADs[11] ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.453      ;
; 0.325 ; MCP3202_Driver:U2|MCP3202_ADs[10] ; MCP3202_Driver:U2|MCP3202_AD1[10] ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.465      ;
; 0.330 ; MCP3202_Driver:U2|MCP3202_ADs[11] ; MCP3202_Driver:U2|MCP3202_AD1[11] ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.470      ;
; 0.333 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.473      ;
; 0.362 ; MCP3202_Driver:U2|i[2]            ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.502      ;
; 0.374 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.514      ;
; 0.375 ; MCP3202_Driver:U2|MCP3202Dis[1]   ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.515      ;
; 0.382 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.522      ;
; 0.406 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.546      ;
; 0.407 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.547      ;
; 0.420 ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.560      ;
; 0.420 ; MCP3202_Driver:U2|MCP3202_CLK     ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.560      ;
; 0.439 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.579      ;
; 0.439 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.579      ;
; 0.453 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.593      ;
; 0.453 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.593      ;
; 0.454 ; MCP3202_Driver:U2|MCP3202_ADs[10] ; MCP3202_Driver:U2|MCP3202_AD0[10] ; FD[4]        ; FD[4]       ; 0.000        ; 0.034      ; 0.592      ;
; 0.456 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.596      ;
; 0.465 ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; MCP3202_Driver:U2|MCP3202_AD1[8]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.605      ;
; 0.480 ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; MCP3202_Driver:U2|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.034      ; 0.618      ;
; 0.484 ; MCP3202_Driver:U2|MCP3202_ADs[0]  ; MCP3202_Driver:U2|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.034      ; 0.622      ;
; 0.488 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.628      ;
; 0.497 ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; MCP3202_Driver:U2|MCP3202_ADs[9]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.637      ;
; 0.502 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.642      ;
; 0.505 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.645      ;
; 0.515 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.655      ;
; 0.515 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.655      ;
; 0.515 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.655      ;
; 0.515 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.655      ;
; 0.519 ; MCP3202_Driver:U2|MCP3202_CLK     ; MCP3202_Driver:U2|MCP3202_CLK     ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.659      ;
; 0.519 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.659      ;
; 0.520 ; MCP3202_Driver:U2|i[2]            ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.660      ;
; 0.522 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.662      ;
; 0.523 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|MCP3202_CLK     ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.663      ;
; 0.523 ; MCP3202_Driver:U2|i[2]            ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.663      ;
; 0.536 ; MCP3202_Driver:U2|MCP3202_ADs[9]  ; MCP3202_Driver:U2|MCP3202_ADs[10] ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.676      ;
; 0.549 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.689      ;
; 0.550 ; MCP3202_Driver:U2|MCP3202_ADs[9]  ; MCP3202_Driver:U2|MCP3202_AD1[9]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.690      ;
; 0.559 ; MCP3202_Driver:U2|MCP3202_ADs[0]  ; MCP3202_Driver:U2|MCP3202_AD0[0]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.034      ; 0.697      ;
; 0.559 ; MCP3202_Driver:U2|MCP3202_ADs[8]  ; MCP3202_Driver:U2|MCP3202_AD0[8]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.034      ; 0.697      ;
; 0.561 ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; MCP3202_Driver:U2|MCP3202_AD0[2]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.035      ; 0.700      ;
; 0.573 ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; MCP3202_Driver:U2|MCP3202_AD1[3]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.034      ; 0.711      ;
; 0.574 ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; MCP3202_Driver:U2|MCP3202_AD0[6]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.034      ; 0.712      ;
; 0.575 ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; MCP3202_Driver:U2|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.034      ; 0.713      ;
; 0.575 ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; MCP3202_Driver:U2|MCP3202_AD0[7]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.034      ; 0.713      ;
; 0.576 ; MCP3202_Driver:U2|MCP3202_ADs[11] ; MCP3202_Driver:U2|MCP3202_AD0[11] ; FD[4]        ; FD[4]       ; 0.000        ; 0.034      ; 0.714      ;
; 0.578 ; MCP3202_Driver:U2|MCP3202_ADs[1]  ; MCP3202_Driver:U2|MCP3202_AD0[1]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.034      ; 0.716      ;
; 0.578 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.718      ;
; 0.581 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.721      ;
; 0.583 ; MCP3202_Driver:U2|MCP3202_ADs[9]  ; MCP3202_Driver:U2|MCP3202_AD0[9]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.034      ; 0.721      ;
; 0.583 ; MCP3202_Driver:U2|MCP3202_ok      ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.723      ;
; 0.584 ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; MCP3202_Driver:U2|MCP3202_AD0[3]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.034      ; 0.722      ;
; 0.586 ; MCP3202_Driver:U2|MCP3202_ADs[5]  ; MCP3202_Driver:U2|MCP3202_AD0[5]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.034      ; 0.724      ;
; 0.587 ; MCP3202_Driver:U2|MCP3202_ADs[6]  ; MCP3202_Driver:U2|MCP3202_AD1[6]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.034      ; 0.725      ;
; 0.603 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.743      ;
; 0.620 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.760      ;
; 0.624 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.764      ;
; 0.637 ; MCP3202_Driver:U2|i[2]            ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.777      ;
; 0.671 ; MCP3202_Driver:U2|MCP3202Dis[1]   ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.811      ;
; 0.688 ; MCP3202_Driver:U2|i[0]            ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.828      ;
; 0.691 ; MCP3202_Driver:U2|MCP3202_ADs[4]  ; MCP3202_Driver:U2|MCP3202_AD1[4]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.034      ; 0.829      ;
; 0.709 ; MCP3202_Driver:U2|MCP3202_tryN[1] ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.051      ; 0.864      ;
; 0.714 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.854      ;
; 0.714 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.854      ;
; 0.714 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.854      ;
; 0.714 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.854      ;
; 0.714 ; MCP3202_Driver:U2|MCP3202_CS      ; MCP3202_Driver:U2|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.854      ;
; 0.724 ; MCP3202_Driver:U2|i[2]            ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.864      ;
; 0.729 ; MCP3202_Driver:U2|MCP3202_ADs[7]  ; MCP3202_Driver:U2|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.034      ; 0.867      ;
; 0.734 ; MCP3202_Driver:U2|MCP3202_ADs[2]  ; MCP3202_Driver:U2|MCP3202_ADs[3]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.874      ;
; 0.735 ; MCP3202_Driver:U2|i[2]            ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.875      ;
; 0.742 ; MCP3202_Driver:U2|MCP3202_CLK     ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.882      ;
; 0.753 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.893      ;
; 0.757 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.897      ;
; 0.760 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.900      ;
; 0.760 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.900      ;
; 0.768 ; MCP3202_Driver:U2|i[1]            ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.908      ;
; 0.773 ; MCP3202_Driver:U2|i[2]            ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.913      ;
; 0.775 ; MCP3202_Driver:U2|MCP3202_tryN[0] ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.051      ; 0.930      ;
; 0.792 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.932      ;
; 0.796 ; MCP3202_Driver:U2|i[4]            ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.936      ;
; 0.803 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.943      ;
; 0.810 ; MCP3202_Driver:U2|i[3]            ; MCP3202_Driver:U2|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.950      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'LCM_RESET'                                                                                         ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.288 ; DBi[5]    ; LCM_4bit_driver:LCMset|DBii[1]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; -0.013     ; 0.295      ;
; 0.292 ; DBi[7]    ; LCM_4bit_driver:LCMset|DBii[3]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; -0.013     ; 0.299      ;
; 0.295 ; RS        ; LCM_4bit_driver:LCMset|RSo~latch     ; FD[0]        ; LCM_RESET   ; 0.000        ; -0.013     ; 0.302      ;
; 0.299 ; DBi[4]    ; LCM_4bit_driver:LCMset|DBii[0]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; -0.013     ; 0.306      ;
; 0.301 ; DBi[6]    ; LCM_4bit_driver:LCMset|DBii[2]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; -0.017     ; 0.304      ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'FD[0]'                                                                                   ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -1.968 ; LCMx[2]   ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.505     ; 2.450      ;
; -1.968 ; LCMx[2]   ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.505     ; 2.450      ;
; -1.968 ; LCMx[2]   ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.505     ; 2.450      ;
; -1.968 ; LCMx[2]   ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.505     ; 2.450      ;
; -1.968 ; LCMx[2]   ; LCM_com_data[5][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.505     ; 2.450      ;
; -1.967 ; LCMx[2]   ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.504     ; 2.450      ;
; -1.967 ; LCMx[2]   ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.504     ; 2.450      ;
; -1.967 ; LCMx[2]   ; LCM_com_data[4][6]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.504     ; 2.450      ;
; -1.967 ; LCMx[2]   ; LCM_com_data[16][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.504     ; 2.450      ;
; -1.967 ; LCMx[2]   ; LCM_com_data[15][0]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.504     ; 2.450      ;
; -1.961 ; LCMx[2]   ; LCM_RESET                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.501     ; 2.447      ;
; -1.961 ; LCMx[2]   ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.501     ; 2.447      ;
; -1.961 ; LCMx[2]   ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.501     ; 2.447      ;
; -1.961 ; LCMx[2]   ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.501     ; 2.447      ;
; -1.961 ; LCMx[2]   ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.501     ; 2.447      ;
; -1.961 ; LCMx[2]   ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.501     ; 2.447      ;
; -1.961 ; LCMx[2]   ; LCM_com_data[16][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.501     ; 2.447      ;
; -1.961 ; LCMx[2]   ; LCM_com_data[16][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.500     ; 2.448      ;
; -1.961 ; LCMx[2]   ; LCM_com_data[14][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.500     ; 2.448      ;
; -1.961 ; LCMx[2]   ; LCM_com_data[20][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.505     ; 2.443      ;
; -1.961 ; LCMx[2]   ; LCM_com_data[20][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.505     ; 2.443      ;
; -1.961 ; LCMx[2]   ; LCM_com_data[12][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.501     ; 2.447      ;
; -1.961 ; LCMx[2]   ; LCM_com_data[8][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.501     ; 2.447      ;
; -1.961 ; LCMx[2]   ; LCM_com_data[19][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.500     ; 2.448      ;
; -1.961 ; LCMx[2]   ; LCM_com_data[17][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.500     ; 2.448      ;
; -1.961 ; LCMx[2]   ; LCM_com_data[8][1]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.502     ; 2.446      ;
; -1.961 ; LCMx[2]   ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.498     ; 2.450      ;
; -1.961 ; LCMx[2]   ; LCM_com_data[10][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.502     ; 2.446      ;
; -1.961 ; LCMx[2]   ; LCM_com_data[9][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.501     ; 2.447      ;
; -1.961 ; LCMx[2]   ; LCM_com_data[19][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.501     ; 2.447      ;
; -1.961 ; LCMx[2]   ; LCM_com_data[10][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.500     ; 2.448      ;
; -1.961 ; LCMx[2]   ; LCM_com_data[6][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.500     ; 2.448      ;
; -1.961 ; LCMx[2]   ; LCM_com_data[9][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.501     ; 2.447      ;
; -1.961 ; LCMx[2]   ; LCM_com_data[16][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.500     ; 2.448      ;
; -1.961 ; LCMx[2]   ; LCM_com_data[7][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.500     ; 2.448      ;
; -1.961 ; LCMx[2]   ; LCM_com_data[13][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.502     ; 2.446      ;
; -1.961 ; LCMx[2]   ; LCM_com_data[12][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.502     ; 2.446      ;
; -1.961 ; LCMx[2]   ; LCM_com_data[8][3]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.501     ; 2.447      ;
; -1.961 ; LCMx[2]   ; LCM_com_data[13][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.501     ; 2.447      ;
; -1.961 ; LCMx[2]   ; LCM_com_data[8][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.501     ; 2.447      ;
; -1.961 ; LCMx[2]   ; LCM_com_data[9][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.501     ; 2.447      ;
; -1.961 ; LCMx[2]   ; LCM_com_data[10][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.498     ; 2.450      ;
; -1.960 ; LCMx[2]   ; LCM_com_data[9][7]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.502     ; 2.445      ;
; -1.960 ; LCMx[2]   ; LCM_com_data[16][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.505     ; 2.442      ;
; -1.960 ; LCMx[2]   ; LCM_com_data[7][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.502     ; 2.445      ;
; -1.960 ; LCMx[2]   ; LCM_com_data[6][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.502     ; 2.445      ;
; -1.960 ; LCMx[2]   ; LCM_com_data[13][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.502     ; 2.445      ;
; -1.960 ; LCMx[2]   ; LCM_com_data[20][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.505     ; 2.442      ;
; -1.960 ; LCMx[2]   ; LCM_com_data[10][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.505     ; 2.442      ;
; -1.960 ; LCMx[2]   ; LCM_com_data[16][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.502     ; 2.445      ;
; -1.960 ; LCMx[2]   ; LCM_com_data[13][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.505     ; 2.442      ;
; -1.959 ; LCMx[2]   ; LCM_com_data[12][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.502     ; 2.444      ;
; -1.959 ; LCMx[2]   ; LCM_com_data[15][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.502     ; 2.444      ;
; -1.959 ; LCMx[2]   ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.503     ; 2.443      ;
; -1.959 ; LCMx[2]   ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.503     ; 2.443      ;
; -1.959 ; LCMx[2]   ; LCM_com_data[9][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.502     ; 2.444      ;
; -1.959 ; LCMx[2]   ; LCM_com_data[9][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.502     ; 2.444      ;
; -1.959 ; LCMx[2]   ; LCM_com_data[8][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.502     ; 2.444      ;
; -1.958 ; LCMx[2]   ; LCM_com_data[11][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.499     ; 2.446      ;
; -1.958 ; LCMx[2]   ; LCM_com_data[19][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.503     ; 2.442      ;
; -1.958 ; LCMx[2]   ; LCM_com_data[5][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.502     ; 2.443      ;
; -1.958 ; LCMx[2]   ; LCM_com_data[18][4]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.503     ; 2.442      ;
; -1.958 ; LCMx[2]   ; LCM_com_data[5][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.503     ; 2.442      ;
; -1.958 ; LCMx[2]   ; LCM_com_data[7][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.503     ; 2.442      ;
; -1.958 ; LCMx[2]   ; LCM_com_data[19][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.499     ; 2.446      ;
; -1.958 ; LCMx[2]   ; LCM_com_data[20][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.499     ; 2.446      ;
; -1.958 ; LCMx[2]   ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.499     ; 2.446      ;
; -1.958 ; LCMx[2]   ; LCM_com_data[7][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.503     ; 2.442      ;
; -1.958 ; LCMx[2]   ; LCM_com_data[4][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.502     ; 2.443      ;
; -1.932 ; LCMx[1]   ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.511     ; 2.408      ;
; -1.932 ; LCMx[1]   ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.511     ; 2.408      ;
; -1.932 ; LCMx[1]   ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.511     ; 2.408      ;
; -1.932 ; LCMx[1]   ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.511     ; 2.408      ;
; -1.932 ; LCMx[1]   ; LCM_com_data[5][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.511     ; 2.408      ;
; -1.931 ; LCMx[1]   ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.510     ; 2.408      ;
; -1.931 ; LCMx[1]   ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.510     ; 2.408      ;
; -1.931 ; LCMx[1]   ; LCM_com_data[4][6]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.510     ; 2.408      ;
; -1.931 ; LCMx[1]   ; LCM_com_data[16][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.510     ; 2.408      ;
; -1.931 ; LCMx[1]   ; LCM_com_data[15][0]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.510     ; 2.408      ;
; -1.925 ; LCMx[1]   ; LCM_RESET                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.507     ; 2.405      ;
; -1.925 ; LCMx[1]   ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.507     ; 2.405      ;
; -1.925 ; LCMx[1]   ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.507     ; 2.405      ;
; -1.925 ; LCMx[1]   ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.507     ; 2.405      ;
; -1.925 ; LCMx[1]   ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.507     ; 2.405      ;
; -1.925 ; LCMx[1]   ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.507     ; 2.405      ;
; -1.925 ; LCMx[1]   ; LCM_com_data[16][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.507     ; 2.405      ;
; -1.925 ; LCMx[1]   ; LCM_com_data[16][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.506     ; 2.406      ;
; -1.925 ; LCMx[1]   ; LCM_com_data[14][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.506     ; 2.406      ;
; -1.925 ; LCMx[1]   ; LCM_com_data[20][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.511     ; 2.401      ;
; -1.925 ; LCMx[1]   ; LCM_com_data[20][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.511     ; 2.401      ;
; -1.925 ; LCMx[1]   ; LCM_com_data[12][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.507     ; 2.405      ;
; -1.925 ; LCMx[1]   ; LCM_com_data[8][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.507     ; 2.405      ;
; -1.925 ; LCMx[1]   ; LCM_com_data[19][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.506     ; 2.406      ;
; -1.925 ; LCMx[1]   ; LCM_com_data[17][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.506     ; 2.406      ;
; -1.925 ; LCMx[1]   ; LCM_com_data[8][1]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.508     ; 2.404      ;
; -1.925 ; LCMx[1]   ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.504     ; 2.408      ;
; -1.925 ; LCMx[1]   ; LCM_com_data[10][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.508     ; 2.404      ;
; -1.925 ; LCMx[1]   ; LCM_com_data[9][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.507     ; 2.405      ;
; -1.925 ; LCMx[1]   ; LCM_com_data[19][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.507     ; 2.405      ;
; -1.925 ; LCMx[1]   ; LCM_com_data[10][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.506     ; 2.406      ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'FD[4]'                                                                                           ;
+--------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.289 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[17]       ; FD[4]       ; 1.000        ; -0.142     ; 1.134      ;
; -0.289 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[17]       ; FD[4]       ; 1.000        ; -0.142     ; 1.134      ;
; 0.117  ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_CS      ; FD[17]       ; FD[4]       ; 1.000        ; -0.136     ; 0.734      ;
; 0.117  ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_ok      ; FD[17]       ; FD[4]       ; 1.000        ; -0.136     ; 0.734      ;
; 0.117  ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[17]       ; FD[4]       ; 1.000        ; -0.136     ; 0.734      ;
; 0.117  ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_S       ; FD[17]       ; FD[4]       ; 1.000        ; -0.136     ; 0.734      ;
+--------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'FD[7]'                                                                                             ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.303 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.733      ; 2.022      ;
; 0.303 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.731      ; 2.020      ;
; 0.303 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.731      ; 2.020      ;
; 0.303 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.731      ; 2.020      ;
; 0.303 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.731      ; 2.020      ;
; 0.303 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.731      ; 2.020      ;
; 0.303 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.732      ; 2.021      ;
; 0.303 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.732      ; 2.021      ;
; 0.303 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.732      ; 2.021      ;
; 0.303 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.732      ; 2.021      ;
; 0.303 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.732      ; 2.021      ;
; 0.303 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.731      ; 2.020      ;
; 0.303 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.732      ; 2.021      ;
; 0.303 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.732      ; 2.021      ;
; 0.303 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.732      ; 2.021      ;
; 0.303 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.732      ; 2.021      ;
; 0.303 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.732      ; 2.021      ;
; 0.303 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.732      ; 2.021      ;
; 0.303 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.731      ; 2.020      ;
; 0.304 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.732      ; 2.020      ;
; 0.304 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.733      ; 2.021      ;
; 0.304 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.732      ; 2.020      ;
; 0.902 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.733      ; 1.923      ;
; 0.902 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.731      ; 1.921      ;
; 0.902 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.731      ; 1.921      ;
; 0.902 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.731      ; 1.921      ;
; 0.902 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.731      ; 1.921      ;
; 0.902 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.731      ; 1.921      ;
; 0.902 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.732      ; 1.922      ;
; 0.902 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.732      ; 1.922      ;
; 0.902 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.732      ; 1.922      ;
; 0.902 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.732      ; 1.922      ;
; 0.902 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.732      ; 1.922      ;
; 0.902 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.731      ; 1.921      ;
; 0.902 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.732      ; 1.922      ;
; 0.902 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.732      ; 1.922      ;
; 0.902 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.732      ; 1.922      ;
; 0.902 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.732      ; 1.922      ;
; 0.902 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.732      ; 1.922      ;
; 0.902 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.732      ; 1.922      ;
; 0.902 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.731      ; 1.921      ;
; 0.903 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.732      ; 1.921      ;
; 0.903 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.733      ; 1.922      ;
; 0.903 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.732      ; 1.921      ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'FD[7]'                                                                                               ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.207 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.816      ; 1.818      ;
; -0.207 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.815      ; 1.817      ;
; -0.206 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.814      ; 1.817      ;
; -0.206 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.814      ; 1.817      ;
; -0.206 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.814      ; 1.817      ;
; -0.206 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.814      ; 1.817      ;
; -0.206 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.814      ; 1.817      ;
; -0.206 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.814      ; 1.817      ;
; -0.206 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.815      ; 1.818      ;
; -0.206 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.815      ; 1.818      ;
; -0.206 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.815      ; 1.818      ;
; -0.206 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.814      ; 1.817      ;
; -0.205 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.816      ; 1.820      ;
; -0.205 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.815      ; 1.819      ;
; -0.205 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.815      ; 1.819      ;
; -0.205 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.815      ; 1.819      ;
; -0.205 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.815      ; 1.819      ;
; -0.205 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.815      ; 1.819      ;
; -0.205 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.815      ; 1.819      ;
; -0.205 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.815      ; 1.819      ;
; -0.205 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.815      ; 1.819      ;
; -0.205 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.815      ; 1.819      ;
; 0.393  ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.815      ; 1.917      ;
; 0.393  ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.816      ; 1.918      ;
; 0.393  ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.815      ; 1.917      ;
; 0.394  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.816      ; 1.919      ;
; 0.394  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.814      ; 1.917      ;
; 0.394  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.814      ; 1.917      ;
; 0.394  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.814      ; 1.917      ;
; 0.394  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.814      ; 1.917      ;
; 0.394  ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.814      ; 1.917      ;
; 0.394  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.815      ; 1.918      ;
; 0.394  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.815      ; 1.918      ;
; 0.394  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.815      ; 1.918      ;
; 0.394  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.815      ; 1.918      ;
; 0.394  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.815      ; 1.918      ;
; 0.394  ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.814      ; 1.917      ;
; 0.394  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.815      ; 1.918      ;
; 0.394  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.815      ; 1.918      ;
; 0.394  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.815      ; 1.918      ;
; 0.394  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.815      ; 1.918      ;
; 0.394  ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.815      ; 1.918      ;
; 0.394  ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.815      ; 1.918      ;
; 0.394  ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.814      ; 1.917      ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'FD[0]'                                                                                    ;
+-------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.352 ; LCMP_RESET ; LCM_com_data[11][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.790      ; 2.351      ;
; 0.352 ; LCMP_RESET ; LCM_com_data[19][3]           ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.786      ; 2.347      ;
; 0.352 ; LCMP_RESET ; LCM_com_data[18][4]           ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.786      ; 2.347      ;
; 0.352 ; LCMP_RESET ; LCM_com_data[5][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.786      ; 2.347      ;
; 0.352 ; LCMP_RESET ; LCM_com_data[7][2]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.786      ; 2.347      ;
; 0.352 ; LCMP_RESET ; LCM_com_data[19][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.790      ; 2.351      ;
; 0.352 ; LCMP_RESET ; LCM_com_data[20][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.790      ; 2.351      ;
; 0.352 ; LCMP_RESET ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.790      ; 2.351      ;
; 0.352 ; LCMP_RESET ; LCM_com_data[7][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.786      ; 2.347      ;
; 0.353 ; LCMP_RESET ; LCM_com_data[12][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.787      ; 2.349      ;
; 0.353 ; LCMP_RESET ; LCM_com_data[15][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.787      ; 2.349      ;
; 0.353 ; LCMP_RESET ; LCM_com_data[5][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.787      ; 2.349      ;
; 0.353 ; LCMP_RESET ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.786      ; 2.348      ;
; 0.353 ; LCMP_RESET ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.786      ; 2.348      ;
; 0.353 ; LCMP_RESET ; LCM_com_data[9][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.787      ; 2.349      ;
; 0.353 ; LCMP_RESET ; LCM_com_data[4][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.787      ; 2.349      ;
; 0.353 ; LCMP_RESET ; LCM_com_data[9][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.787      ; 2.349      ;
; 0.353 ; LCMP_RESET ; LCM_com_data[8][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.787      ; 2.349      ;
; 0.355 ; LCMP_RESET ; LCM_RESET                     ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.788      ; 2.352      ;
; 0.355 ; LCMP_RESET ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.788      ; 2.352      ;
; 0.355 ; LCMP_RESET ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.788      ; 2.352      ;
; 0.355 ; LCMP_RESET ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.788      ; 2.352      ;
; 0.355 ; LCMP_RESET ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.788      ; 2.352      ;
; 0.355 ; LCMP_RESET ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.788      ; 2.352      ;
; 0.355 ; LCMP_RESET ; LCM_com_data[16][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.788      ; 2.352      ;
; 0.355 ; LCMP_RESET ; LCM_com_data[16][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.789      ; 2.353      ;
; 0.355 ; LCMP_RESET ; LCM_com_data[14][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.789      ; 2.353      ;
; 0.355 ; LCMP_RESET ; LCM_com_data[20][3]           ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.784      ; 2.348      ;
; 0.355 ; LCMP_RESET ; LCM_com_data[20][2]           ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.784      ; 2.348      ;
; 0.355 ; LCMP_RESET ; LCM_com_data[9][7]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.787      ; 2.351      ;
; 0.355 ; LCMP_RESET ; LCM_com_data[12][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.788      ; 2.352      ;
; 0.355 ; LCMP_RESET ; LCM_com_data[16][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.784      ; 2.348      ;
; 0.355 ; LCMP_RESET ; LCM_com_data[7][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.787      ; 2.351      ;
; 0.355 ; LCMP_RESET ; LCM_com_data[6][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.787      ; 2.351      ;
; 0.355 ; LCMP_RESET ; LCM_com_data[8][4]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.788      ; 2.352      ;
; 0.355 ; LCMP_RESET ; LCM_com_data[13][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.787      ; 2.351      ;
; 0.355 ; LCMP_RESET ; LCM_com_data[19][1]           ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.789      ; 2.353      ;
; 0.355 ; LCMP_RESET ; LCM_com_data[17][1]           ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.789      ; 2.353      ;
; 0.355 ; LCMP_RESET ; LCM_com_data[20][1]           ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.784      ; 2.348      ;
; 0.355 ; LCMP_RESET ; LCM_com_data[8][1]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.787      ; 2.351      ;
; 0.355 ; LCMP_RESET ; LCM_com_data[10][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.784      ; 2.348      ;
; 0.355 ; LCMP_RESET ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.791      ; 2.355      ;
; 0.355 ; LCMP_RESET ; LCM_com_data[10][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.787      ; 2.351      ;
; 0.355 ; LCMP_RESET ; LCM_com_data[9][2]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.788      ; 2.352      ;
; 0.355 ; LCMP_RESET ; LCM_com_data[19][2]           ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.788      ; 2.352      ;
; 0.355 ; LCMP_RESET ; LCM_com_data[10][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.789      ; 2.353      ;
; 0.355 ; LCMP_RESET ; LCM_com_data[6][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.789      ; 2.353      ;
; 0.355 ; LCMP_RESET ; LCM_com_data[16][4]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.787      ; 2.351      ;
; 0.355 ; LCMP_RESET ; LCM_com_data[9][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.788      ; 2.352      ;
; 0.355 ; LCMP_RESET ; LCM_com_data[16][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.789      ; 2.353      ;
; 0.355 ; LCMP_RESET ; LCM_com_data[7][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.789      ; 2.353      ;
; 0.355 ; LCMP_RESET ; LCM_com_data[13][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.787      ; 2.351      ;
; 0.355 ; LCMP_RESET ; LCM_com_data[12][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.787      ; 2.351      ;
; 0.355 ; LCMP_RESET ; LCM_com_data[8][3]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.788      ; 2.352      ;
; 0.355 ; LCMP_RESET ; LCM_com_data[13][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.784      ; 2.348      ;
; 0.355 ; LCMP_RESET ; LCM_com_data[13][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.788      ; 2.352      ;
; 0.355 ; LCMP_RESET ; LCM_com_data[8][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.788      ; 2.352      ;
; 0.355 ; LCMP_RESET ; LCM_com_data[9][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.788      ; 2.352      ;
; 0.355 ; LCMP_RESET ; LCM_com_data[10][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.791      ; 2.355      ;
; 0.362 ; LCMP_RESET ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.784      ; 2.355      ;
; 0.362 ; LCMP_RESET ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.784      ; 2.355      ;
; 0.362 ; LCMP_RESET ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.784      ; 2.355      ;
; 0.362 ; LCMP_RESET ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.784      ; 2.355      ;
; 0.362 ; LCMP_RESET ; LCM_com_data[4][6]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.784      ; 2.355      ;
; 0.362 ; LCMP_RESET ; LCM_com_data[16][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.784      ; 2.355      ;
; 0.362 ; LCMP_RESET ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.784      ; 2.355      ;
; 0.362 ; LCMP_RESET ; LCM_com_data[15][0]           ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.784      ; 2.355      ;
; 0.362 ; LCMP_RESET ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.784      ; 2.355      ;
; 0.362 ; LCMP_RESET ; LCM_com_data[5][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.784      ; 2.355      ;
; 0.729 ; LCM[2]     ; LCM_com_data[11][7]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 1.388      ; 2.221      ;
; 0.729 ; LCM[2]     ; LCM_com_data[19][3]           ; FD[17]       ; FD[0]       ; 0.000        ; 1.384      ; 2.217      ;
; 0.729 ; LCM[2]     ; LCM_com_data[18][4]           ; FD[17]       ; FD[0]       ; 0.000        ; 1.384      ; 2.217      ;
; 0.729 ; LCM[2]     ; LCM_com_data[5][2]~_emulated  ; FD[17]       ; FD[0]       ; 0.000        ; 1.384      ; 2.217      ;
; 0.729 ; LCM[2]     ; LCM_com_data[7][2]            ; FD[17]       ; FD[0]       ; 0.000        ; 1.384      ; 2.217      ;
; 0.729 ; LCM[2]     ; LCM_com_data[19][0]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 1.388      ; 2.221      ;
; 0.729 ; LCM[2]     ; LCM_com_data[20][0]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 1.388      ; 2.221      ;
; 0.729 ; LCM[2]     ; LCM_com_data[18][1]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 1.388      ; 2.221      ;
; 0.729 ; LCM[2]     ; LCM_com_data[7][0]~_emulated  ; FD[17]       ; FD[0]       ; 0.000        ; 1.384      ; 2.217      ;
; 0.730 ; LCM[2]     ; LCM_com_data[12][4]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 1.385      ; 2.219      ;
; 0.730 ; LCM[2]     ; LCM_com_data[15][6]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 1.385      ; 2.219      ;
; 0.730 ; LCM[2]     ; LCM_com_data[5][3]~_emulated  ; FD[17]       ; FD[0]       ; 0.000        ; 1.385      ; 2.219      ;
; 0.730 ; LCM[2]     ; LCM_com_data[17][2]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 1.384      ; 2.218      ;
; 0.730 ; LCM[2]     ; LCM_com_data[17][0]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 1.384      ; 2.218      ;
; 0.730 ; LCM[2]     ; LCM_com_data[9][1]~_emulated  ; FD[17]       ; FD[0]       ; 0.000        ; 1.385      ; 2.219      ;
; 0.730 ; LCM[2]     ; LCM_com_data[4][3]~_emulated  ; FD[17]       ; FD[0]       ; 0.000        ; 1.385      ; 2.219      ;
; 0.730 ; LCM[2]     ; LCM_com_data[9][0]~_emulated  ; FD[17]       ; FD[0]       ; 0.000        ; 1.385      ; 2.219      ;
; 0.730 ; LCM[2]     ; LCM_com_data[8][0]~_emulated  ; FD[17]       ; FD[0]       ; 0.000        ; 1.385      ; 2.219      ;
; 0.731 ; LCM[2]     ; LCM_RESET                     ; FD[17]       ; FD[0]       ; 0.000        ; 1.386      ; 2.221      ;
; 0.731 ; LCM[2]     ; LCM_com_data[1][0]~_emulated  ; FD[17]       ; FD[0]       ; 0.000        ; 1.386      ; 2.221      ;
; 0.731 ; LCM[2]     ; LCM_com_data[16][5]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 1.386      ; 2.221      ;
; 0.731 ; LCM[2]     ; LCM_com_data[9][7]~_emulated  ; FD[17]       ; FD[0]       ; 0.000        ; 1.385      ; 2.220      ;
; 0.731 ; LCM[2]     ; LCM_com_data[16][6]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 1.382      ; 2.217      ;
; 0.731 ; LCM[2]     ; LCM_com_data[7][4]~_emulated  ; FD[17]       ; FD[0]       ; 0.000        ; 1.385      ; 2.220      ;
; 0.731 ; LCM[2]     ; LCM_com_data[6][4]~_emulated  ; FD[17]       ; FD[0]       ; 0.000        ; 1.385      ; 2.220      ;
; 0.731 ; LCM[2]     ; LCM_com_data[8][4]~_emulated  ; FD[17]       ; FD[0]       ; 0.000        ; 1.386      ; 2.221      ;
; 0.731 ; LCM[2]     ; LCM_com_data[13][4]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 1.385      ; 2.220      ;
; 0.731 ; LCM[2]     ; LCM_com_data[20][1]           ; FD[17]       ; FD[0]       ; 0.000        ; 1.382      ; 2.217      ;
; 0.731 ; LCM[2]     ; LCM_com_data[10][1]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 1.382      ; 2.217      ;
; 0.731 ; LCM[2]     ; LCM_com_data[18][3]~_emulated ; FD[17]       ; FD[0]       ; 0.000        ; 1.389      ; 2.224      ;
; 0.731 ; LCM[2]     ; LCM_com_data[19][2]           ; FD[17]       ; FD[0]       ; 0.000        ; 1.386      ; 2.221      ;
+-------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'FD[4]'                                                                                           ;
+-------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_CS      ; FD[17]       ; FD[4]       ; 0.000        ; 0.030      ; 0.633      ;
; 0.499 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_ok      ; FD[17]       ; FD[4]       ; 0.000        ; 0.030      ; 0.633      ;
; 0.499 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202Dis[1]   ; FD[17]       ; FD[4]       ; 0.000        ; 0.030      ; 0.633      ;
; 0.499 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_S       ; FD[17]       ; FD[4]       ; 0.000        ; 0.030      ; 0.633      ;
; 0.834 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_tryN[1] ; FD[17]       ; FD[4]       ; 0.000        ; 0.023      ; 0.961      ;
; 0.834 ; MCP3202_RESET ; MCP3202_Driver:U2|MCP3202_tryN[0] ; FD[17]       ; FD[4]       ; 0.000        ; 0.023      ; 0.961      ;
+-------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'gckP31'                                                             ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; gckP31 ; Rise       ; gckP31                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[0]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[10]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[11]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[12]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[13]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[14]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[15]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[16]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[17]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[18]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[2]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[3]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[4]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[5]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[6]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[7]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[8]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[9]                        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[0]                        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[10]                       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[11]                       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[12]                       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[13]                       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[14]                       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[15]                       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[16]                       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[17]                       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[18]                       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[1]                        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[2]                        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[3]                        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[4]                        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[5]                        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[6]                        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[7]                        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[8]                        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[9]                        ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~input|o               ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[10]|clk                   ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[11]|clk                   ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[12]|clk                   ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[13]|clk                   ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[14]|clk                   ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[15]|clk                   ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[16]|clk                   ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[17]|clk                   ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[18]|clk                   ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[0]|clk                    ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[1]|clk                    ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[2]|clk                    ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[3]|clk                    ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[4]|clk                    ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[5]|clk                    ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[6]|clk                    ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[7]|clk                    ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[8]|clk                    ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[9]|clk                    ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~inputclkctrl|inclk[0] ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~input|i               ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[0]                        ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[1]                        ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[2]                        ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[3]                        ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[4]                        ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[5]                        ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[6]                        ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[7]                        ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[8]                        ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[9]                        ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[10]                       ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[11]                       ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[12]                       ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[13]                       ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[14]                       ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[15]                       ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[16]                       ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[17]                       ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[18]                       ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~inputclkctrl|inclk[0] ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~inputclkctrl|outclk   ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[0]|clk                    ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[10]|clk                   ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[11]|clk                   ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[12]|clk                   ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[13]|clk                   ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[14]|clk                   ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[15]|clk                   ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[16]|clk                   ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[17]|clk                   ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[18]|clk                   ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[1]|clk                    ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[2]|clk                    ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[3]|clk                    ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[4]|clk                    ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[5]|clk                    ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[6]|clk                    ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'FD[0]'                                                             ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; DBi[0]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; DBi[1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; DBi[2]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; DBi[3]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; DBi[4]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; DBi[5]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; DBi[6]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; DBi[7]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCMPok                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_INI[0]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_INI[1]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_INI[2]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_INI[3]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_INI[4]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_RESET                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[10][0]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[10][1]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[10][2]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[10][3]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[11][7]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[12][1]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[12][2]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[12][4]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[13][1]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[13][2]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[13][3]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[13][4]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[14][5]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[15][0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[15][6]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[16][1]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[16][2]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[16][4]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[16][5]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[16][6]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[16][7]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[17][0]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[17][1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[17][2]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[18][0]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[18][1]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[18][2]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[18][3]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[18][4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[19][0]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[19][1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[19][2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[19][3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[1][0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[20][0]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[20][1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[20][2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[20][3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[4][3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[4][6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[5][0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[5][2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[5][3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[6][4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[6][5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[7][0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[7][1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[7][2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[7][4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[8][0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[8][1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[8][2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[8][3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[8][4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[9][0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[9][1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[9][2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[9][3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[9][6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LCM_com_data[9][7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; LN~_emulated                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; RS                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[0] ; Rise       ; \LCM_P:SW                     ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_INI[0]                    ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_INI[2]                    ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[15][0]           ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[16][2]~_emulated ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[4][6]            ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCMPok                        ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[12][4]~_emulated ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[15][6]~_emulated ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[17][0]~_emulated ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[17][2]~_emulated ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[18][0]~_emulated ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[18][2]~_emulated ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[5][0]~_emulated  ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[8][0]~_emulated  ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[9][0]~_emulated  ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LCM_com_data[9][1]~_emulated  ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; LN~_emulated                  ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; DBi[0]                        ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; DBi[1]                        ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; DBi[2]                        ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; DBi[3]                        ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; FD[0] ; Rise       ; DBi[5]                        ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'FD[4]'                                                                 ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202Dis[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_CLK     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_CS      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_Di      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_S       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ok      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_tryN[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_tryN[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[4]            ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202Dis[1]   ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[0]  ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[10] ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[11] ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[1]  ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[2]  ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[3]  ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[4]  ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[5]  ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[6]  ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[7]  ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[8]  ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD0[9]  ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[10] ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[11] ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[8]  ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[9]  ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[0]  ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[10] ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[11] ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[1]  ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[2]  ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[3]  ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[4]  ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[5]  ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[6]  ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[7]  ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[8]  ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ADs[9]  ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_CLK     ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_CS      ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_Di      ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_S       ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_ok      ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_tryN[0] ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_tryN[1] ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[0]            ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[1]            ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[2]            ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[3]            ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|i[4]            ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[0]  ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[1]  ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[2]  ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[3]  ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[4]  ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[5]  ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[6]  ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U2|MCP3202_AD1[7]  ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width ; FD[4] ; Rise       ; U2|MCP3202Dis[1]|clk              ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width ; FD[4] ; Rise       ; U2|MCP3202_AD0[0]|clk             ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'FD[7]'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|BF                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Eo                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMok             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RSo~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RWS               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[8]        ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|BF                ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Eo                ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMok             ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[0]        ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[1]        ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[2]        ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[3]        ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RSo~_emulated     ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RWS               ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[0]        ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[1]        ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[2]        ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[3]        ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[4]        ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[5]        ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[6]        ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[7]        ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[8]        ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|BF|clk                            ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[1]~_emulated|clk             ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[2]~_emulated|clk             ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[3]~_emulated|clk             ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Eo|clk                            ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|LCMok|clk                         ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|LCMruns[0]|clk                    ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|LCMruns[1]|clk                    ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|LCMruns[2]|clk                    ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|LCMruns[3]|clk                    ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|RSo~_emulated|clk                 ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|RWS|clk                           ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[0]|clk                    ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[1]|clk                    ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[2]|clk                    ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[3]|clk                    ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[4]|clk                    ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[5]|clk                    ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[6]|clk                    ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[7]|clk                    ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[8]|clk                    ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[0]~_emulated|clk             ;
; 0.389  ; 0.389        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; FD[7]~clkctrl|inclk[0]                   ;
; 0.389  ; 0.389        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; FD[7]~clkctrl|outclk                     ;
; 0.392  ; 0.608        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ;
; 0.392  ; 0.608        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ;
; 0.392  ; 0.608        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ;
; 0.392  ; 0.608        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ;
; 0.392  ; 0.608        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMok             ;
; 0.392  ; 0.608        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RSo~_emulated     ;
; 0.393  ; 0.609        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|BF                ;
; 0.393  ; 0.609        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Eo                ;
; 0.393  ; 0.609        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[0]        ;
; 0.393  ; 0.609        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[1]        ;
; 0.393  ; 0.609        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[2]        ;
; 0.393  ; 0.609        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[3]        ;
; 0.393  ; 0.609        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RWS               ;
; 0.393  ; 0.609        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[0]        ;
; 0.393  ; 0.609        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[1]        ;
; 0.393  ; 0.609        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[2]        ;
; 0.393  ; 0.609        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[3]        ;
; 0.393  ; 0.609        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[4]        ;
; 0.393  ; 0.609        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[5]        ;
; 0.393  ; 0.609        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[6]        ;
; 0.393  ; 0.609        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[7]        ;
; 0.393  ; 0.609        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[8]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; FD[7]|q                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; FD[7]|q                                  ;
; 0.607  ; 0.607        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; FD[7]~clkctrl|inclk[0]                   ;
; 0.607  ; 0.607        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; FD[7]~clkctrl|outclk                     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[0]~_emulated|clk             ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[1]~_emulated|clk             ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[2]~_emulated|clk             ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[3]~_emulated|clk             ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMok|clk                         ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|RSo~_emulated|clk                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'FD[17]'                                                        ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; LCMP_RESET              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; LCM[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; LCM[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; LCM[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; MCP3202_RESET           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; S1S[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; S1S[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; S1S[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; times[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; times[10]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; times[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; times[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; times[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; times[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; times[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; times[6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; times[7]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; times[8]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; times[9]                ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; S1S[0]                  ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; S1S[1]                  ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; S1S[2]                  ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[0]                ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[10]               ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[1]                ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[2]                ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[3]                ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[4]                ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[5]                ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[6]                ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[7]                ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[8]                ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[9]                ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; LCMP_RESET              ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; MCP3202_RESET           ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[0]                  ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[1]                  ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[2]                  ;
; 0.310  ; 0.526        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; LCM[0]                  ;
; 0.310  ; 0.526        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; LCM[1]                  ;
; 0.310  ; 0.526        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; LCM[2]                  ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; S1S[0]|clk              ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; S1S[1]|clk              ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; S1S[2]|clk              ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[0]|clk            ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[10]|clk           ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[1]|clk            ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[2]|clk            ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[3]|clk            ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[4]|clk            ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[5]|clk            ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[6]|clk            ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[7]|clk            ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[8]|clk            ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[9]|clk            ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; LCMP_RESET|clk          ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; MCP3202_RESET|clk       ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; FD[17]~clkctrl|inclk[0] ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; FD[17]~clkctrl|outclk   ;
; 0.395  ; 0.611        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; LCMP_RESET              ;
; 0.395  ; 0.611        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; MCP3202_RESET           ;
; 0.398  ; 0.614        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; S1S[0]                  ;
; 0.398  ; 0.614        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; S1S[1]                  ;
; 0.398  ; 0.614        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; S1S[2]                  ;
; 0.398  ; 0.614        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[0]                ;
; 0.398  ; 0.614        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[10]               ;
; 0.398  ; 0.614        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[1]                ;
; 0.398  ; 0.614        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[2]                ;
; 0.398  ; 0.614        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[3]                ;
; 0.398  ; 0.614        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[4]                ;
; 0.398  ; 0.614        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[5]                ;
; 0.398  ; 0.614        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[6]                ;
; 0.398  ; 0.614        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[7]                ;
; 0.398  ; 0.614        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[8]                ;
; 0.398  ; 0.614        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[9]                ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[0]|clk              ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[1]|clk              ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; FD[17]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; FD[17]|q                ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; LCM[0]|clk              ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; LCM[1]|clk              ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; LCM[2]|clk              ;
; 0.609  ; 0.609        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; FD[17]~clkctrl|inclk[0] ;
; 0.609  ; 0.609        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; FD[17]~clkctrl|outclk   ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; LCMP_RESET|clk          ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; MCP3202_RESET|clk       ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; S1S[0]|clk              ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; S1S[1]|clk              ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; S1S[2]|clk              ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[0]|clk            ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[10]|clk           ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[1]|clk            ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[2]|clk            ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[3]|clk            ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[4]|clk            ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[5]|clk            ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[6]|clk            ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[7]|clk            ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[8]|clk            ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'FD[18]'                                                        ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[18] ; Rise       ; LCM_DM[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[18] ; Rise       ; LCM_DM[1]               ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; FD[18] ; Rise       ; LCM_DM[0]               ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; FD[18] ; Rise       ; LCM_DM[1]               ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; FD[18] ; Rise       ; LCM_DM[0]|clk           ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; FD[18] ; Rise       ; LCM_DM[1]|clk           ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; FD[18] ; Rise       ; FD[18]~clkctrl|inclk[0] ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; FD[18] ; Rise       ; FD[18]~clkctrl|outclk   ;
; 0.391  ; 0.607        ; 0.216          ; High Pulse Width ; FD[18] ; Rise       ; LCM_DM[0]               ;
; 0.391  ; 0.607        ; 0.216          ; High Pulse Width ; FD[18] ; Rise       ; LCM_DM[1]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FD[18] ; Rise       ; FD[18]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FD[18] ; Rise       ; FD[18]|q                ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; FD[18] ; Rise       ; FD[18]~clkctrl|inclk[0] ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; FD[18] ; Rise       ; FD[18]~clkctrl|outclk   ;
; 0.613  ; 0.613        ; 0.000          ; High Pulse Width ; FD[18] ; Rise       ; LCM_DM[0]|clk           ;
; 0.613  ; 0.613        ; 0.000          ; High Pulse Width ; FD[18] ; Rise       ; LCM_DM[1]|clk           ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'LCMP_RESET'                                                                      ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; 0.281 ; 0.281        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[8][3]                    ;
; 0.286 ; 0.286        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[8][3]|dataa              ;
; 0.291 ; 0.291        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[18][1]                   ;
; 0.291 ; 0.291        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[8][1]                    ;
; 0.292 ; 0.292        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[18][3]                   ;
; 0.293 ; 0.293        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[10][3]                   ;
; 0.294 ; 0.294        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[18][1]|datac             ;
; 0.294 ; 0.294        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[20][2]                   ;
; 0.294 ; 0.294        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[20][3]                   ;
; 0.294 ; 0.294        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[5][0]                    ;
; 0.294 ; 0.294        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[8][1]|datac              ;
; 0.295 ; 0.295        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[18][0]                   ;
; 0.295 ; 0.295        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[18][3]|datac             ;
; 0.296 ; 0.296        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[10][3]|datac             ;
; 0.296 ; 0.296        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[17][2]                   ;
; 0.296 ; 0.296        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[18][4]                   ;
; 0.296 ; 0.296        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[7][0]                    ;
; 0.296 ; 0.296        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[7][2]                    ;
; 0.297 ; 0.297        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[10][2]                   ;
; 0.297 ; 0.297        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[20][2]|datac             ;
; 0.297 ; 0.297        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[20][3]|datac             ;
; 0.297 ; 0.297        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[5][0]|datac              ;
; 0.298 ; 0.298        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[18][0]|datac             ;
; 0.298 ; 0.298        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[9][0]                    ;
; 0.298 ; 0.298        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[9][1]                    ;
; 0.299 ; 0.299        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[17][2]|datac             ;
; 0.299 ; 0.299        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[18][4]|datac             ;
; 0.299 ; 0.299        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[7][0]|datac              ;
; 0.299 ; 0.299        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[7][2]|datac              ;
; 0.300 ; 0.300        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[10][2]|datac             ;
; 0.301 ; 0.301        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[9][0]|datac              ;
; 0.301 ; 0.301        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[9][1]|datac              ;
; 0.302 ; 0.302        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[9][2]|datad              ;
; 0.303 ; 0.303        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[10][1]|datad             ;
; 0.303 ; 0.303        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[19][2]|datad             ;
; 0.303 ; 0.303        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[20][1]|datad             ;
; 0.304 ; 0.304        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[10][0]|datad             ;
; 0.304 ; 0.304        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[17][1]|datad             ;
; 0.304 ; 0.304        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[18][2]|datad             ;
; 0.304 ; 0.304        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[19][0]|datad             ;
; 0.304 ; 0.304        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[19][1]|datad             ;
; 0.304 ; 0.304        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[20][0]|datad             ;
; 0.304 ; 0.304        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[7][1]|datad              ;
; 0.304 ; 0.304        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[8][2]|datad              ;
; 0.304 ; 0.304        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[8][4]|datad              ;
; 0.305 ; 0.305        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[15][0]|datad             ;
; 0.305 ; 0.305        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[17][0]|datad             ;
; 0.305 ; 0.305        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[19][3]|datad             ;
; 0.306 ; 0.306        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[8][0]|datad              ;
; 0.306 ; 0.306        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[9][3]|datad              ;
; 0.307 ; 0.307        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[9][2]                    ;
; 0.308 ; 0.308        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[10][1]                   ;
; 0.308 ; 0.308        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[19][2]                   ;
; 0.308 ; 0.308        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[20][1]                   ;
; 0.309 ; 0.309        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[10][0]                   ;
; 0.309 ; 0.309        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[17][1]                   ;
; 0.309 ; 0.309        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[18][2]                   ;
; 0.309 ; 0.309        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[19][0]                   ;
; 0.309 ; 0.309        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[19][1]                   ;
; 0.309 ; 0.309        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[20][0]                   ;
; 0.309 ; 0.309        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[7][1]                    ;
; 0.309 ; 0.309        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[8][2]                    ;
; 0.309 ; 0.309        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[8][4]                    ;
; 0.310 ; 0.310        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[15][0]                   ;
; 0.310 ; 0.310        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[17][0]                   ;
; 0.310 ; 0.310        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[19][3]                   ;
; 0.311 ; 0.311        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[8][0]                    ;
; 0.311 ; 0.311        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[9][3]                    ;
; 0.333 ; 0.333        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[18][1]~0clkctrl|inclk[0] ;
; 0.333 ; 0.333        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[18][1]~0clkctrl|outclk   ;
; 0.438 ; 0.438        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[18][1]~0|combout         ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_P~4|datac                          ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[18][1]~0|datac           ;
; 0.442 ; 0.442        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[16][1]~latch              ;
; 0.442 ; 0.442        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[16][7]~latch              ;
; 0.442 ; 0.442        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[4][3]~latch               ;
; 0.444 ; 0.444        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[10][2]~latch              ;
; 0.444 ; 0.444        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[13][3]~latch              ;
; 0.444 ; 0.444        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[16][6]~latch              ;
; 0.445 ; 0.445        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_P~4|combout                        ;
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[16][1]~latch|datac        ;
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[16][7]~latch|datac        ;
; 0.445 ; 0.445        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[1][0]~latch               ;
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[4][3]~latch|datac         ;
; 0.445 ; 0.445        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[6][4]~latch               ;
; 0.445 ; 0.445        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[8][4]~latch               ;
; 0.445 ; 0.445        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[9][7]~latch               ;
; 0.446 ; 0.446        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[16][2]~latch              ;
; 0.446 ; 0.446        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[5][2]~latch               ;
; 0.447 ; 0.447        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[10][2]~latch|datac        ;
; 0.447 ; 0.447        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[13][2]~latch              ;
; 0.447 ; 0.447        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[13][3]~latch|datac        ;
; 0.447 ; 0.447        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[16][6]~latch|datac        ;
; 0.448 ; 0.448        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[1][0]~latch|datac         ;
; 0.448 ; 0.448        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[6][4]~latch|datac         ;
; 0.448 ; 0.448        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[8][4]~latch|datac         ;
; 0.448 ; 0.448        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[9][7]~latch|datac         ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[16][2]~latch|datac        ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[5][2]~latch|datac         ;
; 0.450 ; 0.450        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[13][2]~latch|datac        ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'LCM_RESET'                                                                    ;
+-------+--------------+----------------+------------------+-----------+------------+--------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                               ;
+-------+--------------+----------------+------------------+-----------+------------+--------------------------------------+
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[0]~latch|datac           ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[1]~latch|datac           ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[2]~latch|datac           ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[3]~latch|datac           ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|RSo~latch|datac               ;
; 0.390 ; 0.390        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~latch ;
; 0.390 ; 0.390        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~latch ;
; 0.390 ; 0.390        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~latch ;
; 0.390 ; 0.390        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~latch ;
; 0.390 ; 0.390        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|RSo~latch     ;
; 0.416 ; 0.416        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|inclk[0]           ;
; 0.416 ; 0.416        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|outclk             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_RESET|q                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_RESET|q                          ;
; 0.580 ; 0.580        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|inclk[0]           ;
; 0.580 ; 0.580        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|outclk             ;
; 0.604 ; 0.604        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~latch ;
; 0.604 ; 0.604        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~latch ;
; 0.605 ; 0.605        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~latch ;
; 0.605 ; 0.605        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~latch ;
; 0.605 ; 0.605        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|RSo~latch     ;
; 0.610 ; 0.610        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[2]~latch|datac           ;
; 0.610 ; 0.610        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[3]~latch|datac           ;
; 0.611 ; 0.611        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[0]~latch|datac           ;
; 0.611 ; 0.611        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[1]~latch|datac           ;
; 0.611 ; 0.611        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|RSo~latch|datac               ;
+-------+--------------+----------------+------------------+-----------+------------+--------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; rstP99     ; FD[17]     ; 1.408 ; 2.078 ; Rise       ; FD[17]          ;
; MCP3202_Do ; FD[4]      ; 2.032 ; 2.774 ; Rise       ; FD[4]           ;
; DB_io[*]   ; FD[7]      ; 1.192 ; 1.896 ; Rise       ; FD[7]           ;
;  DB_io[3]  ; FD[7]      ; 1.192 ; 1.896 ; Rise       ; FD[7]           ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; rstP99     ; FD[17]     ; -1.185 ; -1.836 ; Rise       ; FD[17]          ;
; MCP3202_Do ; FD[4]      ; -0.536 ; -1.155 ; Rise       ; FD[4]           ;
; DB_io[*]   ; FD[7]      ; -0.886 ; -1.589 ; Rise       ; FD[7]           ;
;  DB_io[3]  ; FD[7]      ; -0.886 ; -1.589 ; Rise       ; FD[7]           ;
+------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; DB_io[*]    ; FD[0]      ; 5.299 ; 5.561 ; Rise       ; FD[0]           ;
;  DB_io[0]   ; FD[0]      ; 4.794 ; 4.972 ; Rise       ; FD[0]           ;
;  DB_io[1]   ; FD[0]      ; 4.682 ; 4.868 ; Rise       ; FD[0]           ;
;  DB_io[2]   ; FD[0]      ; 5.299 ; 5.561 ; Rise       ; FD[0]           ;
;  DB_io[3]   ; FD[0]      ; 4.691 ; 4.843 ; Rise       ; FD[0]           ;
; RSo         ; FD[0]      ; 4.221 ; 4.334 ; Rise       ; FD[0]           ;
; MCP3202_CLK ; FD[4]      ; 5.116 ; 5.318 ; Rise       ; FD[4]           ;
; MCP3202_CS  ; FD[4]      ; 4.037 ; 3.938 ; Rise       ; FD[4]           ;
; MCP3202_Di  ; FD[4]      ; 4.149 ; 4.285 ; Rise       ; FD[4]           ;
; DB_io[*]    ; FD[7]      ; 5.531 ; 5.531 ; Rise       ; FD[7]           ;
;  DB_io[0]   ; FD[7]      ; 5.531 ; 5.531 ; Rise       ; FD[7]           ;
;  DB_io[1]   ; FD[7]      ; 5.531 ; 5.531 ; Rise       ; FD[7]           ;
;  DB_io[2]   ; FD[7]      ; 5.531 ; 5.531 ; Rise       ; FD[7]           ;
;  DB_io[3]   ; FD[7]      ; 5.531 ; 5.531 ; Rise       ; FD[7]           ;
; Eo          ; FD[7]      ; 3.918 ; 4.014 ; Rise       ; FD[7]           ;
; RSo         ; FD[7]      ; 4.237 ; 4.323 ; Rise       ; FD[7]           ;
; RWo         ; FD[7]      ; 4.665 ; 4.872 ; Rise       ; FD[7]           ;
; DB_io[*]    ; LCM_RESET  ; 4.911 ; 5.083 ; Rise       ; LCM_RESET       ;
;  DB_io[0]   ; LCM_RESET  ; 4.314 ; 4.455 ; Rise       ; LCM_RESET       ;
;  DB_io[1]   ; LCM_RESET  ; 4.910 ; 5.004 ; Rise       ; LCM_RESET       ;
;  DB_io[2]   ; LCM_RESET  ; 4.911 ; 5.083 ; Rise       ; LCM_RESET       ;
;  DB_io[3]   ; LCM_RESET  ; 4.534 ; 4.666 ; Rise       ; LCM_RESET       ;
; RSo         ; LCM_RESET  ; 4.176 ; 4.253 ; Rise       ; LCM_RESET       ;
; DB_io[*]    ; LCM_RESET  ; 4.362 ; 4.531 ; Fall       ; LCM_RESET       ;
;  DB_io[0]   ; LCM_RESET  ; 3.984 ; 4.077 ; Fall       ; LCM_RESET       ;
;  DB_io[1]   ; LCM_RESET  ; 2.553 ; 2.680 ; Fall       ; LCM_RESET       ;
;  DB_io[2]   ; LCM_RESET  ; 4.362 ; 4.531 ; Fall       ; LCM_RESET       ;
;  DB_io[3]   ; LCM_RESET  ; 4.327 ; 4.464 ; Fall       ; LCM_RESET       ;
; RSo         ; LCM_RESET  ; 4.030 ; 4.124 ; Fall       ; LCM_RESET       ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; DB_io[*]    ; FD[0]      ; 4.543 ; 4.699 ; Rise       ; FD[0]           ;
;  DB_io[0]   ; FD[0]      ; 4.623 ; 4.787 ; Rise       ; FD[0]           ;
;  DB_io[1]   ; FD[0]      ; 4.543 ; 4.722 ; Rise       ; FD[0]           ;
;  DB_io[2]   ; FD[0]      ; 5.136 ; 5.388 ; Rise       ; FD[0]           ;
;  DB_io[3]   ; FD[0]      ; 4.552 ; 4.699 ; Rise       ; FD[0]           ;
; RSo         ; FD[0]      ; 4.100 ; 4.210 ; Rise       ; FD[0]           ;
; MCP3202_CLK ; FD[4]      ; 4.998 ; 5.195 ; Rise       ; FD[4]           ;
; MCP3202_CS  ; FD[4]      ; 3.924 ; 3.829 ; Rise       ; FD[4]           ;
; MCP3202_Di  ; FD[4]      ; 4.032 ; 4.162 ; Rise       ; FD[4]           ;
; DB_io[*]    ; FD[7]      ; 4.350 ; 4.368 ; Rise       ; FD[7]           ;
;  DB_io[0]   ; FD[7]      ; 4.350 ; 4.368 ; Rise       ; FD[7]           ;
;  DB_io[1]   ; FD[7]      ; 4.368 ; 4.368 ; Rise       ; FD[7]           ;
;  DB_io[2]   ; FD[7]      ; 4.368 ; 4.368 ; Rise       ; FD[7]           ;
;  DB_io[3]   ; FD[7]      ; 4.368 ; 4.368 ; Rise       ; FD[7]           ;
; Eo          ; FD[7]      ; 3.809 ; 3.901 ; Rise       ; FD[7]           ;
; RSo         ; FD[7]      ; 4.098 ; 4.176 ; Rise       ; FD[7]           ;
; RWo         ; FD[7]      ; 4.527 ; 4.725 ; Rise       ; FD[7]           ;
; DB_io[*]    ; LCM_RESET  ; 2.488 ; 2.621 ; Rise       ; LCM_RESET       ;
;  DB_io[0]   ; LCM_RESET  ; 3.624 ; 3.759 ; Rise       ; LCM_RESET       ;
;  DB_io[1]   ; LCM_RESET  ; 2.488 ; 2.621 ; Rise       ; LCM_RESET       ;
;  DB_io[2]   ; LCM_RESET  ; 4.010 ; 4.175 ; Rise       ; LCM_RESET       ;
;  DB_io[3]   ; LCM_RESET  ; 4.004 ; 4.096 ; Rise       ; LCM_RESET       ;
; RSo         ; LCM_RESET  ; 3.709 ; 3.764 ; Rise       ; LCM_RESET       ;
; DB_io[*]    ; LCM_RESET  ; 2.495 ; 2.613 ; Fall       ; LCM_RESET       ;
;  DB_io[0]   ; LCM_RESET  ; 3.853 ; 3.948 ; Fall       ; LCM_RESET       ;
;  DB_io[1]   ; LCM_RESET  ; 2.495 ; 2.613 ; Fall       ; LCM_RESET       ;
;  DB_io[2]   ; LCM_RESET  ; 4.236 ; 4.361 ; Fall       ; LCM_RESET       ;
;  DB_io[3]   ; LCM_RESET  ; 4.192 ; 4.315 ; Fall       ; LCM_RESET       ;
; RSo         ; LCM_RESET  ; 3.900 ; 3.984 ; Fall       ; LCM_RESET       ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+------------------+-----------+---------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack ; -47.369   ; -1.633  ; -5.217   ; -0.453  ; -3.000              ;
;  FD[0]           ; -7.349    ; -1.382  ; -5.217   ; 0.352   ; -1.487              ;
;  FD[17]          ; -6.155    ; 0.167   ; N/A      ; N/A     ; -1.487              ;
;  FD[18]          ; -0.597    ; 0.167   ; N/A      ; N/A     ; -1.487              ;
;  FD[4]           ; -3.442    ; 0.167   ; -1.844   ; 0.499   ; -1.487              ;
;  FD[7]           ; -3.317    ; 0.002   ; 0.303    ; -0.453  ; -1.487              ;
;  LCMP_RESET      ; -47.369   ; -1.230  ; N/A      ; N/A     ; 0.035               ;
;  LCM_RESET       ; -1.291    ; 0.288   ; N/A      ; N/A     ; 0.295               ;
;  gckP31          ; -2.072    ; -1.633  ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -2042.417 ; -84.968 ; -367.154 ; -9.937  ; -284.93             ;
;  FD[0]           ; -533.969  ; -27.232 ; -359.402 ; 0.000   ; -115.986            ;
;  FD[17]          ; -51.175   ; 0.000   ; N/A      ; N/A     ; -28.860             ;
;  FD[18]          ; -1.194    ; 0.000   ; N/A      ; N/A     ; -3.054              ;
;  FD[4]           ; -150.716  ; 0.000   ; -7.752   ; 0.000   ; -73.063             ;
;  FD[7]           ; -48.645   ; 0.000   ; 0.000    ; -9.937  ; -32.714             ;
;  LCMP_RESET      ; -1224.375 ; -44.270 ; N/A      ; N/A     ; 0.000               ;
;  LCM_RESET       ; -6.366    ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  gckP31          ; -25.977   ; -17.024 ; N/A      ; N/A     ; -31.253             ;
+------------------+-----------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; rstP99     ; FD[17]     ; 2.995 ; 3.149 ; Rise       ; FD[17]          ;
; MCP3202_Do ; FD[4]      ; 4.730 ; 4.766 ; Rise       ; FD[4]           ;
; DB_io[*]   ; FD[7]      ; 2.407 ; 2.703 ; Rise       ; FD[7]           ;
;  DB_io[3]  ; FD[7]      ; 2.407 ; 2.703 ; Rise       ; FD[7]           ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; rstP99     ; FD[17]     ; -1.185 ; -1.836 ; Rise       ; FD[17]          ;
; MCP3202_Do ; FD[4]      ; -0.536 ; -0.955 ; Rise       ; FD[4]           ;
; DB_io[*]   ; FD[7]      ; -0.886 ; -1.589 ; Rise       ; FD[7]           ;
;  DB_io[3]  ; FD[7]      ; -0.886 ; -1.589 ; Rise       ; FD[7]           ;
+------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; DB_io[*]    ; FD[0]      ; 11.844 ; 11.413 ; Rise       ; FD[0]           ;
;  DB_io[0]   ; FD[0]      ; 10.661 ; 10.343 ; Rise       ; FD[0]           ;
;  DB_io[1]   ; FD[0]      ; 10.392 ; 10.054 ; Rise       ; FD[0]           ;
;  DB_io[2]   ; FD[0]      ; 11.844 ; 11.413 ; Rise       ; FD[0]           ;
;  DB_io[3]   ; FD[0]      ; 10.414 ; 9.985  ; Rise       ; FD[0]           ;
; RSo         ; FD[0]      ; 9.188  ; 8.960  ; Rise       ; FD[0]           ;
; MCP3202_CLK ; FD[4]      ; 10.556 ; 10.430 ; Rise       ; FD[4]           ;
; MCP3202_CS  ; FD[4]      ; 8.377  ; 8.484  ; Rise       ; FD[4]           ;
; MCP3202_Di  ; FD[4]      ; 8.988  ; 8.815  ; Rise       ; FD[4]           ;
; DB_io[*]    ; FD[7]      ; 10.836 ; 10.519 ; Rise       ; FD[7]           ;
;  DB_io[0]   ; FD[7]      ; 10.085 ; 10.085 ; Rise       ; FD[7]           ;
;  DB_io[1]   ; FD[7]      ; 10.778 ; 10.519 ; Rise       ; FD[7]           ;
;  DB_io[2]   ; FD[7]      ; 10.435 ; 10.111 ; Rise       ; FD[7]           ;
;  DB_io[3]   ; FD[7]      ; 10.836 ; 10.371 ; Rise       ; FD[7]           ;
; Eo          ; FD[7]      ; 8.423  ; 8.259  ; Rise       ; FD[7]           ;
; RSo         ; FD[7]      ; 9.178  ; 8.930  ; Rise       ; FD[7]           ;
; RWo         ; FD[7]      ; 10.169 ; 9.953  ; Rise       ; FD[7]           ;
; DB_io[*]    ; LCM_RESET  ; 10.875 ; 10.620 ; Rise       ; LCM_RESET       ;
;  DB_io[0]   ; LCM_RESET  ; 9.464  ; 9.219  ; Rise       ; LCM_RESET       ;
;  DB_io[1]   ; LCM_RESET  ; 10.875 ; 10.620 ; Rise       ; LCM_RESET       ;
;  DB_io[2]   ; LCM_RESET  ; 10.762 ; 10.446 ; Rise       ; LCM_RESET       ;
;  DB_io[3]   ; LCM_RESET  ; 10.067 ; 9.623  ; Rise       ; LCM_RESET       ;
; RSo         ; LCM_RESET  ; 9.054  ; 8.797  ; Rise       ; LCM_RESET       ;
; DB_io[*]    ; LCM_RESET  ; 9.108  ; 8.816  ; Fall       ; LCM_RESET       ;
;  DB_io[0]   ; LCM_RESET  ; 8.268  ; 7.934  ; Fall       ; LCM_RESET       ;
;  DB_io[1]   ; LCM_RESET  ; 5.487  ; 5.187  ; Fall       ; LCM_RESET       ;
;  DB_io[2]   ; LCM_RESET  ; 9.077  ; 8.816  ; Fall       ; LCM_RESET       ;
;  DB_io[3]   ; LCM_RESET  ; 9.108  ; 8.695  ; Fall       ; LCM_RESET       ;
; RSo         ; LCM_RESET  ; 8.238  ; 8.011  ; Fall       ; LCM_RESET       ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; DB_io[*]    ; FD[0]      ; 4.543 ; 4.699 ; Rise       ; FD[0]           ;
;  DB_io[0]   ; FD[0]      ; 4.623 ; 4.787 ; Rise       ; FD[0]           ;
;  DB_io[1]   ; FD[0]      ; 4.543 ; 4.722 ; Rise       ; FD[0]           ;
;  DB_io[2]   ; FD[0]      ; 5.136 ; 5.388 ; Rise       ; FD[0]           ;
;  DB_io[3]   ; FD[0]      ; 4.552 ; 4.699 ; Rise       ; FD[0]           ;
; RSo         ; FD[0]      ; 4.100 ; 4.210 ; Rise       ; FD[0]           ;
; MCP3202_CLK ; FD[4]      ; 4.998 ; 5.195 ; Rise       ; FD[4]           ;
; MCP3202_CS  ; FD[4]      ; 3.924 ; 3.829 ; Rise       ; FD[4]           ;
; MCP3202_Di  ; FD[4]      ; 4.032 ; 4.162 ; Rise       ; FD[4]           ;
; DB_io[*]    ; FD[7]      ; 4.350 ; 4.368 ; Rise       ; FD[7]           ;
;  DB_io[0]   ; FD[7]      ; 4.350 ; 4.368 ; Rise       ; FD[7]           ;
;  DB_io[1]   ; FD[7]      ; 4.368 ; 4.368 ; Rise       ; FD[7]           ;
;  DB_io[2]   ; FD[7]      ; 4.368 ; 4.368 ; Rise       ; FD[7]           ;
;  DB_io[3]   ; FD[7]      ; 4.368 ; 4.368 ; Rise       ; FD[7]           ;
; Eo          ; FD[7]      ; 3.809 ; 3.901 ; Rise       ; FD[7]           ;
; RSo         ; FD[7]      ; 4.098 ; 4.176 ; Rise       ; FD[7]           ;
; RWo         ; FD[7]      ; 4.527 ; 4.725 ; Rise       ; FD[7]           ;
; DB_io[*]    ; LCM_RESET  ; 2.488 ; 2.621 ; Rise       ; LCM_RESET       ;
;  DB_io[0]   ; LCM_RESET  ; 3.624 ; 3.759 ; Rise       ; LCM_RESET       ;
;  DB_io[1]   ; LCM_RESET  ; 2.488 ; 2.621 ; Rise       ; LCM_RESET       ;
;  DB_io[2]   ; LCM_RESET  ; 4.010 ; 4.175 ; Rise       ; LCM_RESET       ;
;  DB_io[3]   ; LCM_RESET  ; 4.004 ; 4.096 ; Rise       ; LCM_RESET       ;
; RSo         ; LCM_RESET  ; 3.709 ; 3.764 ; Rise       ; LCM_RESET       ;
; DB_io[*]    ; LCM_RESET  ; 2.495 ; 2.613 ; Fall       ; LCM_RESET       ;
;  DB_io[0]   ; LCM_RESET  ; 3.853 ; 3.948 ; Fall       ; LCM_RESET       ;
;  DB_io[1]   ; LCM_RESET  ; 2.495 ; 2.613 ; Fall       ; LCM_RESET       ;
;  DB_io[2]   ; LCM_RESET  ; 4.236 ; 4.361 ; Fall       ; LCM_RESET       ;
;  DB_io[3]   ; LCM_RESET  ; 4.192 ; 4.315 ; Fall       ; LCM_RESET       ;
; RSo         ; LCM_RESET  ; 3.900 ; 3.984 ; Fall       ; LCM_RESET       ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; MCP3202_Di    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; MCP3202_CLK   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; MCP3202_CS    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RSo           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RWo           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; Eo            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; DB_io[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; DB_io[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; DB_io[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; DB_io[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; DB_io[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB_io[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB_io[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB_io[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MCP3202_Do              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; gckP31                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rstP99                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S1                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; MCP3202_Di    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; MCP3202_CLK   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.33 V              ; -0.00201 V          ; 0.092 V                              ; 0.05 V                               ; 3.78e-009 s                 ; 3.59e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.33 V             ; -0.00201 V         ; 0.092 V                             ; 0.05 V                              ; 3.78e-009 s                ; 3.59e-009 s                ; Yes                       ; Yes                       ;
; MCP3202_CS    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; RSo           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; RWo           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; Eo            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; DB_io[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; DB_io[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; DB_io[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; DB_io[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-007 V                  ; 2.34 V              ; -0.00834 V          ; 0.106 V                              ; 0.015 V                              ; 6.53e-010 s                 ; 5.54e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-007 V                 ; 2.34 V             ; -0.00834 V         ; 0.106 V                             ; 0.015 V                             ; 6.53e-010 s                ; 5.54e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-007 V                  ; 2.34 V              ; -0.0034 V           ; 0.118 V                              ; 0.019 V                              ; 8.67e-010 s                 ; 1.08e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-007 V                 ; 2.34 V             ; -0.0034 V          ; 0.118 V                             ; 0.019 V                             ; 8.67e-010 s                ; 1.08e-009 s                ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; MCP3202_Di    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; MCP3202_CLK   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-009 s                 ; 2.29e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-009 s                ; 2.29e-009 s                ; No                        ; Yes                       ;
; MCP3202_CS    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; RSo           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; RWo           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; Eo            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; DB_io[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; DB_io[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; DB_io[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; DB_io[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.19e-008 V                  ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-010 s                  ; 3.01e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.19e-008 V                 ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-010 s                 ; 3.01e-010 s                ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-008 V                  ; 2.7 V               ; -0.0208 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-010 s                 ; 6.71e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-008 V                 ; 2.7 V              ; -0.0208 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-010 s                ; 6.71e-010 s                ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------+
; Setup Transfers                                                         ;
+------------+------------+--------------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+--------------+----------+----------+----------+
; FD[0]      ; FD[0]      ; 1394         ; 0        ; 0        ; 0        ;
; FD[7]      ; FD[0]      ; 1            ; 0        ; 0        ; 0        ;
; FD[17]     ; FD[0]      ; 2053         ; 0        ; 0        ; 0        ;
; LCM_RESET  ; FD[0]      ; 79           ; 79       ; 0        ; 0        ;
; LCMP_RESET ; FD[0]      ; 1812         ; 348      ; 0        ; 0        ;
; FD[4]      ; FD[4]      ; 572          ; 0        ; 0        ; 0        ;
; FD[17]     ; FD[4]      ; 43           ; 0        ; 0        ; 0        ;
; FD[0]      ; FD[7]      ; 22           ; 0        ; 0        ; 0        ;
; FD[7]      ; FD[7]      ; 182          ; 0        ; 0        ; 0        ;
; LCM_RESET  ; FD[7]      ; 5            ; 0        ; 0        ; 0        ;
; FD[0]      ; FD[17]     ; 16           ; 0        ; 0        ; 0        ;
; FD[4]      ; FD[17]     ; 19           ; 0        ; 0        ; 0        ;
; FD[17]     ; FD[17]     ; 190          ; 0        ; 0        ; 0        ;
; FD[18]     ; FD[17]     ; 5            ; 0        ; 0        ; 0        ;
; FD[17]     ; FD[18]     ; 2            ; 0        ; 0        ; 0        ;
; FD[18]     ; FD[18]     ; 3            ; 0        ; 0        ; 0        ;
; FD[0]      ; gckP31     ; 19           ; 19       ; 0        ; 0        ;
; FD[4]      ; gckP31     ; 15           ; 15       ; 0        ; 0        ;
; FD[7]      ; gckP31     ; 12           ; 12       ; 0        ; 0        ;
; FD[17]     ; gckP31     ; 2            ; 2        ; 0        ; 0        ;
; FD[18]     ; gckP31     ; 1            ; 1        ; 0        ; 0        ;
; gckP31     ; gckP31     ; 141          ; 0        ; 0        ; 0        ;
; FD[0]      ; LCM_RESET  ; 5            ; 0        ; 0        ; 0        ;
; FD[4]      ; LCMP_RESET ; > 2147483647 ; 0        ; 0        ; 0        ;
; FD[17]     ; LCMP_RESET ; 160          ; 0        ; 0        ; 0        ;
+------------+------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------+
; Hold Transfers                                                          ;
+------------+------------+--------------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+--------------+----------+----------+----------+
; FD[0]      ; FD[0]      ; 1394         ; 0        ; 0        ; 0        ;
; FD[7]      ; FD[0]      ; 1            ; 0        ; 0        ; 0        ;
; FD[17]     ; FD[0]      ; 2053         ; 0        ; 0        ; 0        ;
; LCM_RESET  ; FD[0]      ; 79           ; 79       ; 0        ; 0        ;
; LCMP_RESET ; FD[0]      ; 1812         ; 348      ; 0        ; 0        ;
; FD[4]      ; FD[4]      ; 572          ; 0        ; 0        ; 0        ;
; FD[17]     ; FD[4]      ; 43           ; 0        ; 0        ; 0        ;
; FD[0]      ; FD[7]      ; 22           ; 0        ; 0        ; 0        ;
; FD[7]      ; FD[7]      ; 182          ; 0        ; 0        ; 0        ;
; LCM_RESET  ; FD[7]      ; 5            ; 0        ; 0        ; 0        ;
; FD[0]      ; FD[17]     ; 16           ; 0        ; 0        ; 0        ;
; FD[4]      ; FD[17]     ; 19           ; 0        ; 0        ; 0        ;
; FD[17]     ; FD[17]     ; 190          ; 0        ; 0        ; 0        ;
; FD[18]     ; FD[17]     ; 5            ; 0        ; 0        ; 0        ;
; FD[17]     ; FD[18]     ; 2            ; 0        ; 0        ; 0        ;
; FD[18]     ; FD[18]     ; 3            ; 0        ; 0        ; 0        ;
; FD[0]      ; gckP31     ; 19           ; 19       ; 0        ; 0        ;
; FD[4]      ; gckP31     ; 15           ; 15       ; 0        ; 0        ;
; FD[7]      ; gckP31     ; 12           ; 12       ; 0        ; 0        ;
; FD[17]     ; gckP31     ; 2            ; 2        ; 0        ; 0        ;
; FD[18]     ; gckP31     ; 1            ; 1        ; 0        ; 0        ;
; gckP31     ; gckP31     ; 141          ; 0        ; 0        ; 0        ;
; FD[0]      ; LCM_RESET  ; 5            ; 0        ; 0        ; 0        ;
; FD[4]      ; LCMP_RESET ; > 2147483647 ; 0        ; 0        ; 0        ;
; FD[17]     ; LCMP_RESET ; 160          ; 0        ; 0        ; 0        ;
+------------+------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; FD[17]     ; FD[0]    ; 207      ; 0        ; 0        ; 0        ;
; LCMP_RESET ; FD[0]    ; 276      ; 69       ; 0        ; 0        ;
; FD[17]     ; FD[4]    ; 6        ; 0        ; 0        ; 0        ;
; LCM_RESET  ; FD[7]    ; 22       ; 22       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; FD[17]     ; FD[0]    ; 207      ; 0        ; 0        ; 0        ;
; LCMP_RESET ; FD[0]    ; 276      ; 69       ; 0        ; 0        ;
; FD[17]     ; FD[4]    ; 6        ; 0        ; 0        ; 0        ;
; LCM_RESET  ; FD[7]    ; 22       ; 22       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 47    ; 47   ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 29    ; 29   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Sat Mar 10 12:50:27 2018
Info: Command: quartus_sta CH11_Voltage_ADC_2 -c CH11_Voltage_ADC_2
Info: qsta_default_script.tcl version: #1
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "LCMx[2]|combout" is a latch
    Warning: Node "LN~latch|combout" is a latch
    Warning: Node "LCMx[1]|combout" is a latch
    Warning: Node "LCMx[0]|combout" is a latch
    Warning: Node "LCM_com_data[1][0]~latch|combout" is a latch
    Warning: Node "LCM_com_data[16][5]~latch|combout" is a latch
    Warning: Node "LCM_com_data[11][7]~latch|combout" is a latch
    Warning: Node "LCM_com_data[16][7]~latch|combout" is a latch
    Warning: Node "LCM_com_data[14][5]~latch|combout" is a latch
    Warning: Node "LCM_com_data[12][4]~latch|combout" is a latch
    Warning: Node "LCM_com_data[9][7]~latch|combout" is a latch
    Warning: Node "LCM_com_data[16][2]~latch|combout" is a latch
    Warning: Node "LCM_com_data[15][6]~latch|combout" is a latch
    Warning: Node "LCM_com_data[12][2]~latch|combout" is a latch
    Warning: Node "LCM_com_data[16][6]~latch|combout" is a latch
    Warning: Node "LCM_com_data[6][4]~latch|combout" is a latch
    Warning: Node "LCM_com_data[8][4]~latch|combout" is a latch
    Warning: Node "LCM_com_data2[20][3]|combout" is a latch
    Warning: Node "LCM_com_data2[19][3]|combout" is a latch
    Warning: Node "LCM_com_data[5][2]~latch|combout" is a latch
    Warning: Node "LCM_com_data[10][2]~latch|combout" is a latch
    Warning: Node "LCM_com_data2[20][2]|combout" is a latch
    Warning: Node "LCM_com_data[10][0]~latch|combout" is a latch
    Warning: Node "LCM_com_data[9][6]~latch|combout" is a latch
    Warning: Node "LCM_com_data2[18][4]|combout" is a latch
    Warning: Node "LCM_com_data[16][1]~latch|combout" is a latch
    Warning: Node "LCM_com_data2[19][1]|combout" is a latch
    Warning: Node "LCM_com_data2[17][1]|combout" is a latch
    Warning: Node "LCM_com_data2[20][1]|combout" is a latch
    Warning: Node "LCM_com_data2[8][1]|combout" is a latch
    Warning: Node "LCM_com_data[12][1]~latch|combout" is a latch
    Warning: Node "LCM_com_data[13][3]~latch|combout" is a latch
    Warning: Node "LCM_com_data[13][2]~latch|combout" is a latch
    Warning: Node "LCM_com_data2[9][2]|combout" is a latch
    Warning: Node "LCM_com_data[8][2]~latch|combout" is a latch
    Warning: Node "LCM_com_data2[7][2]|combout" is a latch
    Warning: Node "LCM_com_data2[19][2]|combout" is a latch
    Warning: Node "LCM_com_data2[15][0]|combout" is a latch
    Warning: Node "LCM_com_data2[8][4]|combout" is a latch
    Warning: Node "LCM_com_data2[10][1]|combout" is a latch
    Warning: Node "LCM_com_data2[18][3]|combout" is a latch
    Warning: Node "LCM_com_data[4][3]~latch|combout" is a latch
    Warning: Node "LCM_com_data2[8][3]|combout" is a latch
    Warning: Node "LCM_com_data2[10][2]|combout" is a latch
    Warning: Node "LCM_com_data2[17][2]|combout" is a latch
    Warning: Node "LCM_com_data2[19][0]|combout" is a latch
    Warning: Node "LCM_com_data2[18][0]|combout" is a latch
    Warning: Node "LCM_com_data2[17][0]|combout" is a latch
    Warning: Node "LCM_com_data2[20][0]|combout" is a latch
    Warning: Node "LCM_com_data2[10][0]|combout" is a latch
    Warning: Node "LCM_com_data2[18][1]|combout" is a latch
    Warning: Node "LCM_com_data2[7][1]|combout" is a latch
    Warning: Node "LCM_com_data2[9][1]|combout" is a latch
    Warning: Node "LCM_com_data2[8][2]|combout" is a latch
    Warning: Node "LCM_com_data2[18][2]|combout" is a latch
    Warning: Node "LCM_com_data2[5][0]|combout" is a latch
    Warning: Node "LCM_com_data2[7][0]|combout" is a latch
    Warning: Node "LCM_com_data2[9][3]|combout" is a latch
    Warning: Node "LCM_com_data2[10][3]|combout" is a latch
    Warning: Node "LCM_com_data2[9][0]|combout" is a latch
    Warning: Node "LCM_com_data2[8][0]|combout" is a latch
    Warning: Node "LCMset|DBii[0]~latch|combout" is a latch
    Warning: Node "LCMset|DBii[1]~latch|combout" is a latch
    Warning: Node "LCMset|DBii[2]~latch|combout" is a latch
    Warning: Node "LCMset|DBii[3]~latch|combout" is a latch
    Warning: Node "LCMset|RSo~latch|combout" is a latch
Critical Warning: Synopsys Design Constraints File file not found: 'CH11_Voltage_ADC_2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name FD[4] FD[4]
    Info: create_clock -period 1.000 -name gckP31 gckP31
    Info: create_clock -period 1.000 -name FD[17] FD[17]
    Info: create_clock -period 1.000 -name FD[0] FD[0]
    Info: create_clock -period 1.000 -name FD[18] FD[18]
    Info: create_clock -period 1.000 -name FD[7] FD[7]
    Info: create_clock -period 1.000 -name LCMP_RESET LCMP_RESET
    Info: create_clock -period 1.000 -name LCM_RESET LCM_RESET
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[18]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[18]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[18]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[18]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[18]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[18]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[18]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[18]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[18]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[18]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[18]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[18]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[18]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[18]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[18]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[18]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[18]}] -rise_to [get_clocks {FD[18]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[18]}] -fall_to [get_clocks {FD[18]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[18]}] -rise_to [get_clocks {FD[18]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[18]}] -fall_to [get_clocks {FD[18]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[18]}] -rise_to [get_clocks {FD[18]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[18]}] -fall_to [get_clocks {FD[18]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[18]}] -rise_to [get_clocks {FD[18]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[18]}] -fall_to [get_clocks {FD[18]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[18]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[18]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[18]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[18]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[18]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[18]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[18]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[18]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[18]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[18]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[18]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[18]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[18]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[18]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[18]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[18]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[18]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[18]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[18]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[18]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[18]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[18]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[18]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[18]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[18]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[18]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[18]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[18]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[18]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[18]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[18]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[18]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[18]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[18]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[18]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[18]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[18]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[18]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[18]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[18]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -47.369
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -47.369     -1224.375 LCMP_RESET 
    Info:    -7.349      -533.969 FD[0] 
    Info:    -6.155       -51.175 FD[17] 
    Info:    -3.442      -150.716 FD[4] 
    Info:    -3.317       -48.645 FD[7] 
    Info:    -2.072       -25.977 gckP31 
    Info:    -1.291        -6.366 LCM_RESET 
    Info:    -0.597        -1.194 FD[18] 
Info: Worst-case hold slack is -1.633
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.633       -17.024 gckP31 
    Info:    -1.382       -23.674 FD[0] 
    Info:    -1.230       -44.270 LCMP_RESET 
    Info:     0.133         0.000 FD[7] 
    Info:     0.435         0.000 FD[4] 
    Info:     0.436         0.000 FD[17] 
    Info:     0.437         0.000 FD[18] 
    Info:     0.705         0.000 LCM_RESET 
Info: Worst-case recovery slack is -5.217
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -5.217      -359.402 FD[0] 
    Info:    -1.844        -7.752 FD[4] 
    Info:     0.412         0.000 FD[7] 
Info: Worst-case removal slack is -0.453
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.453        -9.937 FD[7] 
    Info:     0.591         0.000 FD[0] 
    Info:     1.244         0.000 FD[4] 
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -31.253 gckP31 
    Info:    -1.487      -115.986 FD[0] 
    Info:    -1.487       -72.863 FD[4] 
    Info:    -1.487       -32.714 FD[7] 
    Info:    -1.487       -28.253 FD[17] 
    Info:    -1.487        -2.974 FD[18] 
    Info:     0.287         0.000 LCMP_RESET 
    Info:     0.411         0.000 LCM_RESET 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[18]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[18]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[18]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[18]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[18]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[18]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[18]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[18]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[18]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[18]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[18]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[18]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[18]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[18]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[18]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[18]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[18]}] -rise_to [get_clocks {FD[18]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[18]}] -fall_to [get_clocks {FD[18]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[18]}] -rise_to [get_clocks {FD[18]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[18]}] -fall_to [get_clocks {FD[18]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[18]}] -rise_to [get_clocks {FD[18]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[18]}] -fall_to [get_clocks {FD[18]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[18]}] -rise_to [get_clocks {FD[18]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[18]}] -fall_to [get_clocks {FD[18]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[18]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[18]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[18]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[18]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[18]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[18]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[18]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[18]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[18]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[18]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[18]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[18]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[18]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[18]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[18]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[18]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[18]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[18]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[18]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[18]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[18]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[18]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[18]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[18]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[18]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[18]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[18]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[18]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[18]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[18]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[18]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[18]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[18]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[18]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[18]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[18]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[18]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[18]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[18]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[18]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -43.604
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -43.604     -1134.007 LCMP_RESET 
    Info:    -6.768      -492.726 FD[0] 
    Info:    -5.697       -46.417 FD[17] 
    Info:    -3.230      -140.800 FD[4] 
    Info:    -3.061       -44.738 FD[7] 
    Info:    -1.743       -21.413 gckP31 
    Info:    -1.108        -5.452 LCM_RESET 
    Info:    -0.465        -0.930 FD[18] 
Info: Worst-case hold slack is -1.447
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.447       -15.313 gckP31 
    Info:    -1.187       -27.232 FD[0] 
    Info:    -1.138       -40.500 LCMP_RESET 
    Info:     0.119         0.000 FD[7] 
    Info:     0.384         0.000 FD[17] 
    Info:     0.384         0.000 FD[18] 
    Info:     0.384         0.000 FD[4] 
    Info:     0.664         0.000 LCM_RESET 
Info: Worst-case recovery slack is -4.693
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -4.693      -323.151 FD[0] 
    Info:    -1.716        -6.788 FD[4] 
    Info:     0.552         0.000 FD[7] 
Info: Worst-case removal slack is -0.440
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.440        -9.647 FD[7] 
    Info:     0.475         0.000 FD[0] 
    Info:     1.159         0.000 FD[4] 
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -31.253 gckP31 
    Info:    -1.487      -115.986 FD[0] 
    Info:    -1.487       -73.063 FD[4] 
    Info:    -1.487       -32.714 FD[7] 
    Info:    -1.487       -28.860 FD[17] 
    Info:    -1.487        -3.054 FD[18] 
    Info:     0.035         0.000 LCMP_RESET 
    Info:     0.295         0.000 LCM_RESET 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[18]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[18]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[18]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[18]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[18]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[18]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[18]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[18]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[18]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[18]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[18]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[18]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[18]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[18]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[18]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[18]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[18]}] -rise_to [get_clocks {FD[18]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[18]}] -fall_to [get_clocks {FD[18]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[18]}] -rise_to [get_clocks {FD[18]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[18]}] -fall_to [get_clocks {FD[18]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[18]}] -rise_to [get_clocks {FD[18]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[18]}] -fall_to [get_clocks {FD[18]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[18]}] -rise_to [get_clocks {FD[18]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[18]}] -fall_to [get_clocks {FD[18]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[18]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[18]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[18]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[18]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[18]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[18]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[18]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[18]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[18]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[18]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[18]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[18]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[18]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[18]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[18]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[18]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[18]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[18]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[18]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[18]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[18]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[18]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[18]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[18]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[18]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[18]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[18]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[18]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[18]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[18]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[18]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[18]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[18]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[18]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[18]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[18]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[18]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[18]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[18]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[18]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -19.811
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -19.811      -505.180 LCMP_RESET 
    Info:    -2.707      -192.783 FD[0] 
    Info:    -2.071       -13.010 FD[17] 
    Info:    -0.909       -35.982 FD[4] 
    Info:    -0.785        -8.742 FD[7] 
    Info:    -0.349        -2.130 gckP31 
    Info:    -0.005        -0.005 LCM_RESET 
    Info:     0.315         0.000 FD[18] 
Info: Worst-case hold slack is -0.888
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.888       -10.696 gckP31 
    Info:    -0.885       -34.673 LCMP_RESET 
    Info:    -0.705        -9.297 FD[0] 
    Info:     0.002         0.000 FD[7] 
    Info:     0.167         0.000 FD[17] 
    Info:     0.167         0.000 FD[18] 
    Info:     0.167         0.000 FD[4] 
    Info:     0.288         0.000 LCM_RESET 
Info: Worst-case recovery slack is -1.968
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.968      -135.318 FD[0] 
    Info:    -0.289        -0.578 FD[4] 
    Info:     0.303         0.000 FD[7] 
Info: Worst-case removal slack is -0.207
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.207        -4.524 FD[7] 
    Info:     0.352         0.000 FD[0] 
    Info:     0.499         0.000 FD[4] 
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -23.064 gckP31 
    Info:    -1.000       -78.000 FD[0] 
    Info:    -1.000       -49.000 FD[4] 
    Info:    -1.000       -22.000 FD[7] 
    Info:    -1.000       -19.000 FD[17] 
    Info:    -1.000        -2.000 FD[18] 
    Info:     0.281         0.000 LCMP_RESET 
    Info:     0.384         0.000 LCM_RESET 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 71 warnings
    Info: Peak virtual memory: 315 megabytes
    Info: Processing ended: Sat Mar 10 12:50:34 2018
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:06


