{
  "module_name": "dw-edma-v0-regs.h",
  "hash_id": "ab225998d0f37d15714fc23ae42ddedf22bd3804e6822dbd16f76cb541370eb1",
  "original_prompt": "Ingested from linux-6.6.14/drivers/dma/dw-edma/dw-edma-v0-regs.h",
  "human_readable_source": " \n \n\n#ifndef _DW_EDMA_V0_REGS_H\n#define _DW_EDMA_V0_REGS_H\n\n#include <linux/dmaengine.h>\n\n#define EDMA_V0_MAX_NR_CH\t\t\t\t8\n#define EDMA_V0_VIEWPORT_MASK\t\t\t\tGENMASK(2, 0)\n#define EDMA_V0_DONE_INT_MASK\t\t\t\tGENMASK(7, 0)\n#define EDMA_V0_ABORT_INT_MASK\t\t\t\tGENMASK(23, 16)\n#define EDMA_V0_WRITE_CH_COUNT_MASK\t\t\tGENMASK(3, 0)\n#define EDMA_V0_READ_CH_COUNT_MASK\t\t\tGENMASK(19, 16)\n#define EDMA_V0_CH_STATUS_MASK\t\t\t\tGENMASK(6, 5)\n#define EDMA_V0_DOORBELL_CH_MASK\t\t\tGENMASK(2, 0)\n#define EDMA_V0_LINKED_LIST_ERR_MASK\t\t\tGENMASK(7, 0)\n\n#define EDMA_V0_CH_ODD_MSI_DATA_MASK\t\t\tGENMASK(31, 16)\n#define EDMA_V0_CH_EVEN_MSI_DATA_MASK\t\t\tGENMASK(15, 0)\n\nstruct dw_edma_v0_ch_regs {\n\tu32 ch_control1;\t\t\t\t \n\tu32 ch_control2;\t\t\t\t \n\tu32 transfer_size;\t\t\t\t \n\tunion {\n\t\tu64 reg;\t\t\t\t \n\t\tstruct {\n\t\t\tu32 lsb;\t\t\t \n\t\t\tu32 msb;\t\t\t \n\t\t};\n\t} sar;\n\tunion {\n\t\tu64 reg;\t\t\t\t \n\t\tstruct {\n\t\t\tu32 lsb;\t\t\t \n\t\t\tu32 msb;\t\t\t \n\t\t};\n\t} dar;\n\tunion {\n\t\tu64 reg;\t\t\t\t \n\t\tstruct {\n\t\t\tu32 lsb;\t\t\t \n\t\t\tu32 msb;\t\t\t \n\t\t};\n\t} llp;\n} __packed;\n\nstruct dw_edma_v0_ch {\n\tstruct dw_edma_v0_ch_regs wr;\t\t\t \n\tu32 padding_1[55];\t\t\t\t \n\tstruct dw_edma_v0_ch_regs rd;\t\t\t \n\tu32 padding_2[55];\t\t\t\t \n} __packed;\n\nstruct dw_edma_v0_unroll {\n\tu32 padding_1;\t\t\t\t\t \n\tu32 wr_engine_chgroup;\t\t\t\t \n\tu32 rd_engine_chgroup;\t\t\t\t \n\tunion {\n\t\tu64 reg;\t\t\t\t \n\t\tstruct {\n\t\t\tu32 lsb;\t\t\t \n\t\t\tu32 msb;\t\t\t \n\t\t};\n\t} wr_engine_hshake_cnt;\n\tu32 padding_2[2];\t\t\t\t \n\tunion {\n\t\tu64 reg;\t\t\t\t \n\t\tstruct {\n\t\t\tu32 lsb;\t\t\t \n\t\t\tu32 msb;\t\t\t \n\t\t};\n\t} rd_engine_hshake_cnt;\n\tu32 padding_3[2];\t\t\t\t \n\tu32 wr_ch0_pwr_en;\t\t\t\t \n\tu32 wr_ch1_pwr_en;\t\t\t\t \n\tu32 wr_ch2_pwr_en;\t\t\t\t \n\tu32 wr_ch3_pwr_en;\t\t\t\t \n\tu32 wr_ch4_pwr_en;\t\t\t\t \n\tu32 wr_ch5_pwr_en;\t\t\t\t \n\tu32 wr_ch6_pwr_en;\t\t\t\t \n\tu32 wr_ch7_pwr_en;\t\t\t\t \n\tu32 padding_4[8];\t\t\t\t \n\tu32 rd_ch0_pwr_en;\t\t\t\t \n\tu32 rd_ch1_pwr_en;\t\t\t\t \n\tu32 rd_ch2_pwr_en;\t\t\t\t \n\tu32 rd_ch3_pwr_en;\t\t\t\t \n\tu32 rd_ch4_pwr_en;\t\t\t\t \n\tu32 rd_ch5_pwr_en;\t\t\t\t \n\tu32 rd_ch6_pwr_en;\t\t\t\t \n\tu32 rd_ch7_pwr_en;\t\t\t\t \n\tu32 padding_5[30];\t\t\t\t \n\tstruct dw_edma_v0_ch ch[EDMA_V0_MAX_NR_CH];\t \n} __packed;\n\nstruct dw_edma_v0_legacy {\n\tu32 viewport_sel;\t\t\t\t \n\tstruct dw_edma_v0_ch_regs ch;\t\t\t \n} __packed;\n\nstruct dw_edma_v0_regs {\n\t \n\tu32 ctrl_data_arb_prior;\t\t\t \n\tu32 padding_1;\t\t\t\t\t \n\tu32 ctrl;\t\t\t\t\t \n\tu32 wr_engine_en;\t\t\t\t \n\tu32 wr_doorbell;\t\t\t\t \n\tu32 padding_2;\t\t\t\t\t \n\tunion {\n\t\tu64 reg;\t\t\t\t \n\t\tstruct {\n\t\t\tu32 lsb;\t\t\t \n\t\t\tu32 msb;\t\t\t \n\t\t};\n\t} wr_ch_arb_weight;\n\tu32 padding_3[3];\t\t\t\t \n\tu32 rd_engine_en;\t\t\t\t \n\tu32 rd_doorbell;\t\t\t\t \n\tu32 padding_4;\t\t\t\t\t \n\tunion {\n\t\tu64 reg;\t\t\t\t \n\t\tstruct {\n\t\t\tu32 lsb;\t\t\t \n\t\t\tu32 msb;\t\t\t \n\t\t};\n\t} rd_ch_arb_weight;\n\tu32 padding_5[3];\t\t\t\t \n\t \n\tu32 wr_int_status;\t\t\t\t \n\tu32 padding_6;\t\t\t\t\t \n\tu32 wr_int_mask;\t\t\t\t \n\tu32 wr_int_clear;\t\t\t\t \n\tu32 wr_err_status;\t\t\t\t \n\tunion {\n\t\tu64 reg;\t\t\t\t \n\t\tstruct {\n\t\t\tu32 lsb;\t\t\t \n\t\t\tu32 msb;\t\t\t \n\t\t};\n\t} wr_done_imwr;\n\tunion {\n\t\tu64 reg;\t\t\t\t \n\t\tstruct {\n\t\t\tu32 lsb;\t\t\t \n\t\t\tu32 msb;\t\t\t \n\t\t};\n\t} wr_abort_imwr;\n\tu32 wr_ch01_imwr_data;\t\t\t\t \n\tu32 wr_ch23_imwr_data;\t\t\t\t \n\tu32 wr_ch45_imwr_data;\t\t\t\t \n\tu32 wr_ch67_imwr_data;\t\t\t\t \n\tu32 padding_7[4];\t\t\t\t \n\tu32 wr_linked_list_err_en;\t\t\t \n\tu32 padding_8[3];\t\t\t\t \n\tu32 rd_int_status;\t\t\t\t \n\tu32 padding_9;\t\t\t\t\t \n\tu32 rd_int_mask;\t\t\t\t \n\tu32 rd_int_clear;\t\t\t\t \n\tu32 padding_10;\t\t\t\t\t \n\tunion {\n\t\tu64 reg;\t\t\t\t \n\t\tstruct {\n\t\t\tu32 lsb;\t\t\t \n\t\t\tu32 msb;\t\t\t \n\t\t};\n\t} rd_err_status;\n\tu32 padding_11[2];\t\t\t\t \n\tu32 rd_linked_list_err_en;\t\t\t \n\tu32 padding_12;\t\t\t\t\t \n\tunion {\n\t\tu64 reg;\t\t\t\t \n\t\tstruct {\n\t\t\tu32 lsb;\t\t\t \n\t\t\tu32 msb;\t\t\t \n\t\t};\n\t} rd_done_imwr;\n\tunion {\n\t\tu64 reg;\t\t\t\t \n\t\tstruct {\n\t\t\tu32 lsb;\t\t\t \n\t\t\tu32 msb;\t\t\t \n\t\t};\n\t} rd_abort_imwr;\n\tu32 rd_ch01_imwr_data;\t\t\t\t \n\tu32 rd_ch23_imwr_data;\t\t\t\t \n\tu32 rd_ch45_imwr_data;\t\t\t\t \n\tu32 rd_ch67_imwr_data;\t\t\t\t \n\tu32 padding_13[4];\t\t\t\t \n\t \n\tunion dw_edma_v0_type {\n\t\tstruct dw_edma_v0_legacy legacy;\t \n\t\tstruct dw_edma_v0_unroll unroll;\t \n\t} type;\n} __packed;\n\nstruct dw_edma_v0_lli {\n\tu32 control;\n\tu32 transfer_size;\n\tunion {\n\t\tu64 reg;\n\t\tstruct {\n\t\t\tu32 lsb;\n\t\t\tu32 msb;\n\t\t};\n\t} sar;\n\tunion {\n\t\tu64 reg;\n\t\tstruct {\n\t\t\tu32 lsb;\n\t\t\tu32 msb;\n\t\t};\n\t} dar;\n} __packed;\n\nstruct dw_edma_v0_llp {\n\tu32 control;\n\tu32 reserved;\n\tunion {\n\t\tu64 reg;\n\t\tstruct {\n\t\t\tu32 lsb;\n\t\t\tu32 msb;\n\t\t};\n\t} llp;\n} __packed;\n\n#endif  \n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}