<h3 id=x265><a href=PreExecution_IR.html#x265>x265</a> = DRAMHostNew(dims=[100, 3],zero=0)</h3>
<text><strong>Name</strong>: A_dram<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:15:25<br></text>
<text><strong>Type</strong>: DRAM2[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0035: x13<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x266>x266</a>, <a href=PreExecution_IR.html#x285>x285</a>, <a href=PreExecution_IR.html#x288>x288</a>, <a href=PreExecution_IR.html#x293>x293</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x265>x265</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<h3 id=x267><a href=PreExecution_IR.html#x267>x267</a> = DRAMHostNew(dims=[100, 3],zero=0)</h3>
<text><strong>Name</strong>: out_host<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:17:27<br></text>
<text><strong>Type</strong>: DRAM2[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0035: x15<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x416>x416</a>, <a href=PreExecution_IR.html#x419>x419</a>, <a href=PreExecution_IR.html#x439>x439</a>, <a href=PreExecution_IR.html#x446>x446</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x267>x267</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<h3 id=x268><a href=PreExecution_IR.html#x268>x268</a> = SRAMNew(dims=[100, 3],evidence$1=SRAM2[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: A_sram<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:19:27<br></text>
<text><strong>Type</strong>: SRAM2[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0035: x16<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x332>x332</a>, <a href=PreExecution_IR.html#x392>x392</a>, <a href=PreExecution_IR.html#x317>x317</a>, <a href=PreExecution_IR.html#x333>x333</a>, <a href=PreExecution_IR.html#x444>x444</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x268>x268</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x444>x444</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x444>x444</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 0<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x444>x444</a>), stage=0, block=0)<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=10, B=1, alpha=<1>, P=<10> (176 solutions, 46 checks)</li>
<li>Dims {1}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 1<br></text>
<text><strong>padding</strong>: [0, 0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=2, B=1, alpha=<1>, P=<2> (72 solutions, 1 checks)</li>
<li>Dims {1}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 1<br></text>
<text><strong>padding</strong>: [0, 0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=10, B=1, alpha=<1>, P=<10> (176 solutions, 46 checks)</li>
<li>Dims {1}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 1<br></text>
<text><strong>padding</strong>: [0, 0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>Readers</strong>: [<a href=PreExecution_IR.html#x332>x332</a>, <a href=PreExecution_IR.html#x333>x333</a>, <a href=PreExecution_IR.html#x392>x392</a>]<br></text>
<text><strong>Writers</strong>: [<a href=PreExecution_IR.html#x317>x317</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x317><a href=PreExecution_IR.html#x317>x317</a> = SRAMWrite(mem=<a href=PreExecution_IR.html#x268>x268</a>,data=<a href=PreExecution_IR.html#x316>x316</a>,addr=[<a href=PreExecution_IR.html#b251>b251</a>, <a href=PreExecution_IR.html#x315>x315</a>],ens=[<a href=PreExecution_IR.html#x314>x314</a>])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:21:14<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Aliases</strong>: 0035: x160<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x318>x318</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x268}, writes={x268})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x317>x317</a>]<br></text>
<text><strong>AccessPattern</strong>: [AddressPattern(comps=[AffineProduct(a=Sum(ps=[Prod(xs=[],m=1)],b=0),i=<a href=PreExecution_IR.html#b251>b251</a>)],ofs=Sum(ps=[],b=0),allIters={<a href=PreExecution_IR.html#b251>b251</a>:[<a href=PreExecution_IR.html#b251>b251</a>],0:[]},iterStarts={<a href=PreExecution_IR.html#b251>b251</a>:0}), AddressPattern(comps=[AffineProduct(a=Sum(ps=[Prod(xs=[],m=1)],b=0),i=<a href=PreExecution_IR.html#b146>b146</a>)],ofs=Sum(ps=[Prod(xs=[<a href=PreExecution_IR.html#x300>x300</a>],m=-1)],b=0),allIters={<a href=PreExecution_IR.html#x300>x300</a>:[],<a href=PreExecution_IR.html#b146>b146</a>:[<a href=PreExecution_IR.html#b146>b146</a>],0:[]},iterStarts={<a href=PreExecution_IR.html#b146>b146</a>:0})]<br></text>
<text><strong>AffineMatrices</strong>: [AccessMatrix(access=<a href=PreExecution_IR.html#x317>x317</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b251>b251</a>:1},c=0,allIters={}), SparseVector(cols={<a href=PreExecution_IR.html#b146>b146</a>:1,<a href=PreExecution_IR.html#b460>b460</a>:-1},c=0,allIters={<a href=PreExecution_IR.html#b460>b460</a>:[]})],isReader=false),unroll=[0, 0],isReader=false)]<br></text>
<text><strong>ReadUses</strong>: [<a href=PreExecution_IR.html#x316>x316</a>, <a href=PreExecution_IR.html#x310>x310</a>, <a href=PreExecution_IR.html#x312>x312</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x318>x318</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x318>x318</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 52<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x318>x318</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[0, 0]:[0, 1, 2]}<br></text>
<text><strong>GroupId</strong>: {[0, 0]:[0]}<br></text>
<text><strong>Ports</strong>: {0:{[0, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])},1:{[0, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])},2:{[0, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>FullDelay</strong>: 1.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(3)</th>
<td>
<h3 id=x332><a href=PreExecution_IR.html#x332>x332</a> = SRAMRead(mem=<a href=PreExecution_IR.html#x268>x268</a>,addr=[<a href=PreExecution_IR.html#b20>b20</a>, <a href=PreExecution_IR.html#b33>b33</a>],ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:51<br></text>
<text><strong>Type</strong>: Fix[TRUE,_10,_22]<br></text>
<text><strong>Aliases</strong>: 0035: x35<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x334>x334</a>, <a href=PreExecution_IR.html#x336>x336</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x268})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x332>x332</a>]<br></text>
<text><strong>AccessPattern</strong>: [AddressPattern(comps=[AffineProduct(a=Sum(ps=[Prod(xs=[],m=1)],b=0),i=<a href=PreExecution_IR.html#b20>b20</a>)],ofs=Sum(ps=[],b=0),allIters={<a href=PreExecution_IR.html#b20>b20</a>:[<a href=PreExecution_IR.html#b20>b20</a>],0:[]},iterStarts={<a href=PreExecution_IR.html#b20>b20</a>:0}), AddressPattern(comps=[AffineProduct(a=Sum(ps=[Prod(xs=[],m=1)],b=0),i=<a href=PreExecution_IR.html#b33>b33</a>)],ofs=Sum(ps=[],b=0),allIters={<a href=PreExecution_IR.html#b33>b33</a>:[<a href=PreExecution_IR.html#b33>b33</a>],0:[]},iterStarts={<a href=PreExecution_IR.html#b33>b33</a>:0})]<br></text>
<text><strong>AffineMatrices</strong>: [AccessMatrix(access=<a href=PreExecution_IR.html#x332>x332</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b20>b20</a>:10},c=0,allIters={}), SparseVector(cols={<a href=PreExecution_IR.html#b33>b33</a>:1},c=0,allIters={})],isReader=true),unroll=[0, 0, 0],isReader=true), AccessMatrix(access=<a href=PreExecution_IR.html#x332>x332</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b20>b20</a>:10},c=0,allIters={}), SparseVector(cols={<a href=PreExecution_IR.html#b33>b33</a>:1},c=0,allIters={})],isReader=true),unroll=[0, 1, 0],isReader=true), AccessMatrix(access=<a href=PreExecution_IR.html#x332>x332</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b20>b20</a>:10},c=1,allIters={}), SparseVector(cols={<a href=PreExecution_IR.html#b33>b33</a>:1},c=0,allIters={})],isReader=true),unroll=[1, 0, 0],isReader=true), AccessMatrix(access=<a href=PreExecution_IR.html#x332>x332</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b20>b20</a>:10},c=1,allIters={}), SparseVector(cols={<a href=PreExecution_IR.html#b33>b33</a>:1},c=0,allIters={})],isReader=true),unroll=[1, 1, 0],isReader=true), AccessMatrix(access=<a href=PreExecution_IR.html#x332>x332</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b20>b20</a>:10},c=2,allIters={}), SparseVector(cols={<a href=PreExecution_IR.html#b33>b33</a>:1},c=0,allIters={})],isReader=true),unroll=[2, 0, 0],isReader=true), AccessMatrix(access=<a href=PreExecution_IR.html#x332>x332</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b20>b20</a>:10},c=2,allIters={}), SparseVector(cols={<a href=PreExecution_IR.html#b33>b33</a>:1},c=0,allIters={})],isReader=true),unroll=[2, 1, 0],isReader=true), AccessMatrix(access=<a href=PreExecution_IR.html#x332>x332</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b20>b20</a>:10},c=3,allIters={}), SparseVector(cols={<a href=PreExecution_IR.html#b33>b33</a>:1},c=0,allIters={})],isReader=true),unroll=[3, 0, 0],isReader=true), AccessMatrix(access=<a href=PreExecution_IR.html#x332>x332</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b20>b20</a>:10},c=3,allIters={}), SparseVector(cols={<a href=PreExecution_IR.html#b33>b33</a>:1},c=0,allIters={})],isReader=true),unroll=[3, 1, 0],isReader=true), AccessMatrix(access=<a href=PreExecution_IR.html#x332>x332</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b20>b20</a>:10},c=4,allIters={}), SparseVector(cols={<a href=PreExecution_IR.html#b33>b33</a>:1},c=0,allIters={})],isReader=true),unroll=[4, 0, 0],isReader=true), AccessMatrix(access=<a href=PreExecution_IR.html#x332>x332</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b20>b20</a>:10},c=4,allIters={}), SparseVector(cols={<a href=PreExecution_IR.html#b33>b33</a>:1},c=0,allIters={})],isReader=true),unroll=[4, 1, 0],isReader=true), AccessMatrix(access=<a href=PreExecution_IR.html#x332>x332</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b20>b20</a>:10},c=5,allIters={}), SparseVector(cols={<a href=PreExecution_IR.html#b33>b33</a>:1},c=0,allIters={})],isReader=true),unroll=[5, 0, 0],isReader=true), AccessMatrix(access=<a href=PreExecution_IR.html#x332>x332</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b20>b20</a>:10},c=5,allIters={}), SparseVector(cols={<a href=PreExecution_IR.html#b33>b33</a>:1},c=0,allIters={})],isReader=true),unroll=[5, 1, 0],isReader=true), AccessMatrix(access=<a href=PreExecution_IR.html#x332>x332</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b20>b20</a>:10},c=6,allIters={}), SparseVector(cols={<a href=PreExecution_IR.html#b33>b33</a>:1},c=0,allIters={})],isReader=true),unroll=[6, 0, 0],isReader=true), AccessMatrix(access=<a href=PreExecution_IR.html#x332>x332</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b20>b20</a>:10},c=6,allIters={}), SparseVector(cols={<a href=PreExecution_IR.html#b33>b33</a>:1},c=0,allIters={})],isReader=true),unroll=[6, 1, 0],isReader=true), AccessMatrix(access=<a href=PreExecution_IR.html#x332>x332</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b20>b20</a>:10},c=7,allIters={}), SparseVector(cols={<a href=PreExecution_IR.html#b33>b33</a>:1},c=0,allIters={})],isReader=true),unroll=[7, 0, 0],isReader=true), AccessMatrix(access=<a href=PreExecution_IR.html#x332>x332</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b20>b20</a>:10},c=7,allIters={}), SparseVector(cols={<a href=PreExecution_IR.html#b33>b33</a>:1},c=0,allIters={})],isReader=true),unroll=[7, 1, 0],isReader=true), AccessMatrix(access=<a href=PreExecution_IR.html#x332>x332</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b20>b20</a>:10},c=8,allIters={}), SparseVector(cols={<a href=PreExecution_IR.html#b33>b33</a>:1},c=0,allIters={})],isReader=true),unroll=[8, 0, 0],isReader=true), AccessMatrix(access=<a href=PreExecution_IR.html#x332>x332</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b20>b20</a>:10},c=8,allIters={}), SparseVector(cols={<a href=PreExecution_IR.html#b33>b33</a>:1},c=0,allIters={})],isReader=true),unroll=[8, 1, 0],isReader=true), AccessMatrix(access=<a href=PreExecution_IR.html#x332>x332</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b20>b20</a>:10},c=9,allIters={}), SparseVector(cols={<a href=PreExecution_IR.html#b33>b33</a>:1},c=0,allIters={})],isReader=true),unroll=[9, 0, 0],isReader=true), AccessMatrix(access=<a href=PreExecution_IR.html#x332>x332</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b20>b20</a>:10},c=9,allIters={}), SparseVector(cols={<a href=PreExecution_IR.html#b33>b33</a>:1},c=0,allIters={})],isReader=true),unroll=[9, 1, 0],isReader=true)]<br></text>
<text><strong>ReadUses</strong>: [<a href=PreExecution_IR.html#x332>x332</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x336>x336</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x336>x336</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 67<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x336>x336</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[0, 0, 0]:[0],[4, 1, 0]:[0],[3, 0, 0]:[0],[0, 1, 0]:[0],[4, 0, 0]:[0],[7, 1, 0]:[0],[5, 0, 0]:[0],[2, 1, 0]:[0],[8, 1, 0]:[0],[5, 1, 0]:[0],[8, 0, 0]:[0],[1, 0, 0]:[0],[6, 0, 0]:[0],[3, 1, 0]:[0],[9, 1, 0]:[0],[6, 1, 0]:[0],[7, 0, 0]:[0],[2, 0, 0]:[0],[9, 0, 0]:[0],[1, 1, 0]:[0]}<br></text>
<text><strong>GroupId</strong>: {[0, 0, 0]:[0],[4, 1, 0]:[0],[3, 0, 0]:[0],[0, 1, 0]:[0],[4, 0, 0]:[0],[7, 1, 0]:[0],[5, 0, 0]:[0],[2, 1, 0]:[0],[8, 1, 0]:[0],[5, 1, 0]:[0],[8, 0, 0]:[0],[1, 0, 0]:[0],[6, 0, 0]:[0],[3, 1, 0]:[0],[9, 1, 0]:[0],[6, 1, 0]:[0],[7, 0, 0]:[0],[2, 0, 0]:[0],[9, 0, 0]:[0],[1, 1, 0]:[0]}<br></text>
<text><strong>Ports</strong>: {0:{[0, 0, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0]),[4, 1, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=4,castgroup=[4],broadcast=[1]),[3, 0, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=3,castgroup=[3],broadcast=[0]),[0, 1, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[1]),[4, 0, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=4,castgroup=[4],broadcast=[0]),[7, 1, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=7,castgroup=[7],broadcast=[1]),[5, 0, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=5,castgroup=[5],broadcast=[0]),[2, 1, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=2,castgroup=[2],broadcast=[1]),[8, 1, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=8,castgroup=[8],broadcast=[1]),[5, 1, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=5,castgroup=[5],broadcast=[1]),[8, 0, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=8,castgroup=[8],broadcast=[0]),[1, 0, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=1,castgroup=[1],broadcast=[0]),[6, 0, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=6,castgroup=[6],broadcast=[0]),[3, 1, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=3,castgroup=[3],broadcast=[1]),[9, 1, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=9,castgroup=[9],broadcast=[1]),[6, 1, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=6,castgroup=[6],broadcast=[1]),[7, 0, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=7,castgroup=[7],broadcast=[0]),[2, 0, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=2,castgroup=[2],broadcast=[0]),[9, 0, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=9,castgroup=[9],broadcast=[0]),[1, 1, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=1,castgroup=[1],broadcast=[1])}}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
<td>
<h3 id=x333><a href=PreExecution_IR.html#x333>x333</a> = SRAMRead(mem=<a href=PreExecution_IR.html#x268>x268</a>,addr=[<a href=PreExecution_IR.html#b27>b27</a>, <a href=PreExecution_IR.html#b33>b33</a>],ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:65<br></text>
<text><strong>Type</strong>: Fix[TRUE,_10,_22]<br></text>
<text><strong>Aliases</strong>: 0035: x36<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x334>x334</a>, <a href=PreExecution_IR.html#x336>x336</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x268})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x333>x333</a>]<br></text>
<text><strong>AccessPattern</strong>: [AddressPattern(comps=[AffineProduct(a=Sum(ps=[Prod(xs=[],m=1)],b=0),i=<a href=PreExecution_IR.html#b27>b27</a>)],ofs=Sum(ps=[],b=0),allIters={<a href=PreExecution_IR.html#b27>b27</a>:[<a href=PreExecution_IR.html#b27>b27</a>],0:[]},iterStarts={<a href=PreExecution_IR.html#b27>b27</a>:0}), AddressPattern(comps=[AffineProduct(a=Sum(ps=[Prod(xs=[],m=1)],b=0),i=<a href=PreExecution_IR.html#b33>b33</a>)],ofs=Sum(ps=[],b=0),allIters={<a href=PreExecution_IR.html#b33>b33</a>:[<a href=PreExecution_IR.html#b33>b33</a>],0:[]},iterStarts={<a href=PreExecution_IR.html#b33>b33</a>:0})]<br></text>
<text><strong>AffineMatrices</strong>: [AccessMatrix(access=<a href=PreExecution_IR.html#x333>x333</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b27>b27</a>:2},c=0,allIters={}), SparseVector(cols={<a href=PreExecution_IR.html#b33>b33</a>:1},c=0,allIters={})],isReader=true),unroll=[0, 0, 0],isReader=true), AccessMatrix(access=<a href=PreExecution_IR.html#x333>x333</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b27>b27</a>:2},c=1,allIters={}), SparseVector(cols={<a href=PreExecution_IR.html#b33>b33</a>:1},c=0,allIters={})],isReader=true),unroll=[0, 1, 0],isReader=true), AccessMatrix(access=<a href=PreExecution_IR.html#x333>x333</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b27>b27</a>:2},c=0,allIters={}), SparseVector(cols={<a href=PreExecution_IR.html#b33>b33</a>:1},c=0,allIters={})],isReader=true),unroll=[1, 0, 0],isReader=true), AccessMatrix(access=<a href=PreExecution_IR.html#x333>x333</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b27>b27</a>:2},c=1,allIters={}), SparseVector(cols={<a href=PreExecution_IR.html#b33>b33</a>:1},c=0,allIters={})],isReader=true),unroll=[1, 1, 0],isReader=true), AccessMatrix(access=<a href=PreExecution_IR.html#x333>x333</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b27>b27</a>:2},c=0,allIters={}), SparseVector(cols={<a href=PreExecution_IR.html#b33>b33</a>:1},c=0,allIters={})],isReader=true),unroll=[2, 0, 0],isReader=true), AccessMatrix(access=<a href=PreExecution_IR.html#x333>x333</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b27>b27</a>:2},c=1,allIters={}), SparseVector(cols={<a href=PreExecution_IR.html#b33>b33</a>:1},c=0,allIters={})],isReader=true),unroll=[2, 1, 0],isReader=true), AccessMatrix(access=<a href=PreExecution_IR.html#x333>x333</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b27>b27</a>:2},c=0,allIters={}), SparseVector(cols={<a href=PreExecution_IR.html#b33>b33</a>:1},c=0,allIters={})],isReader=true),unroll=[3, 0, 0],isReader=true), AccessMatrix(access=<a href=PreExecution_IR.html#x333>x333</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b27>b27</a>:2},c=1,allIters={}), SparseVector(cols={<a href=PreExecution_IR.html#b33>b33</a>:1},c=0,allIters={})],isReader=true),unroll=[3, 1, 0],isReader=true), AccessMatrix(access=<a href=PreExecution_IR.html#x333>x333</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b27>b27</a>:2},c=0,allIters={}), SparseVector(cols={<a href=PreExecution_IR.html#b33>b33</a>:1},c=0,allIters={})],isReader=true),unroll=[4, 0, 0],isReader=true), AccessMatrix(access=<a href=PreExecution_IR.html#x333>x333</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b27>b27</a>:2},c=1,allIters={}), SparseVector(cols={<a href=PreExecution_IR.html#b33>b33</a>:1},c=0,allIters={})],isReader=true),unroll=[4, 1, 0],isReader=true), AccessMatrix(access=<a href=PreExecution_IR.html#x333>x333</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b27>b27</a>:2},c=0,allIters={}), SparseVector(cols={<a href=PreExecution_IR.html#b33>b33</a>:1},c=0,allIters={})],isReader=true),unroll=[5, 0, 0],isReader=true), AccessMatrix(access=<a href=PreExecution_IR.html#x333>x333</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b27>b27</a>:2},c=1,allIters={}), SparseVector(cols={<a href=PreExecution_IR.html#b33>b33</a>:1},c=0,allIters={})],isReader=true),unroll=[5, 1, 0],isReader=true), AccessMatrix(access=<a href=PreExecution_IR.html#x333>x333</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b27>b27</a>:2},c=0,allIters={}), SparseVector(cols={<a href=PreExecution_IR.html#b33>b33</a>:1},c=0,allIters={})],isReader=true),unroll=[6, 0, 0],isReader=true), AccessMatrix(access=<a href=PreExecution_IR.html#x333>x333</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b27>b27</a>:2},c=1,allIters={}), SparseVector(cols={<a href=PreExecution_IR.html#b33>b33</a>:1},c=0,allIters={})],isReader=true),unroll=[6, 1, 0],isReader=true), AccessMatrix(access=<a href=PreExecution_IR.html#x333>x333</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b27>b27</a>:2},c=0,allIters={}), SparseVector(cols={<a href=PreExecution_IR.html#b33>b33</a>:1},c=0,allIters={})],isReader=true),unroll=[7, 0, 0],isReader=true), AccessMatrix(access=<a href=PreExecution_IR.html#x333>x333</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b27>b27</a>:2},c=1,allIters={}), SparseVector(cols={<a href=PreExecution_IR.html#b33>b33</a>:1},c=0,allIters={})],isReader=true),unroll=[7, 1, 0],isReader=true), AccessMatrix(access=<a href=PreExecution_IR.html#x333>x333</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b27>b27</a>:2},c=0,allIters={}), SparseVector(cols={<a href=PreExecution_IR.html#b33>b33</a>:1},c=0,allIters={})],isReader=true),unroll=[8, 0, 0],isReader=true), AccessMatrix(access=<a href=PreExecution_IR.html#x333>x333</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b27>b27</a>:2},c=1,allIters={}), SparseVector(cols={<a href=PreExecution_IR.html#b33>b33</a>:1},c=0,allIters={})],isReader=true),unroll=[8, 1, 0],isReader=true), AccessMatrix(access=<a href=PreExecution_IR.html#x333>x333</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b27>b27</a>:2},c=0,allIters={}), SparseVector(cols={<a href=PreExecution_IR.html#b33>b33</a>:1},c=0,allIters={})],isReader=true),unroll=[9, 0, 0],isReader=true), AccessMatrix(access=<a href=PreExecution_IR.html#x333>x333</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b27>b27</a>:2},c=1,allIters={}), SparseVector(cols={<a href=PreExecution_IR.html#b33>b33</a>:1},c=0,allIters={})],isReader=true),unroll=[9, 1, 0],isReader=true)]<br></text>
<text><strong>ReadUses</strong>: [<a href=PreExecution_IR.html#x333>x333</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x336>x336</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x336>x336</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 68<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x336>x336</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[0, 0, 0]:[1],[4, 1, 0]:[1],[3, 0, 0]:[1],[0, 1, 0]:[1],[4, 0, 0]:[1],[7, 1, 0]:[1],[5, 0, 0]:[1],[2, 1, 0]:[1],[8, 1, 0]:[1],[5, 1, 0]:[1],[8, 0, 0]:[1],[1, 0, 0]:[1],[6, 0, 0]:[1],[3, 1, 0]:[1],[9, 1, 0]:[1],[6, 1, 0]:[1],[7, 0, 0]:[1],[2, 0, 0]:[1],[9, 0, 0]:[1],[1, 1, 0]:[1]}<br></text>
<text><strong>GroupId</strong>: {[0, 0, 0]:[0],[4, 1, 0]:[0],[3, 0, 0]:[0],[0, 1, 0]:[0],[4, 0, 0]:[0],[7, 1, 0]:[0],[5, 0, 0]:[0],[2, 1, 0]:[0],[8, 1, 0]:[0],[5, 1, 0]:[0],[8, 0, 0]:[0],[1, 0, 0]:[0],[6, 0, 0]:[0],[3, 1, 0]:[0],[9, 1, 0]:[0],[6, 1, 0]:[0],[7, 0, 0]:[0],[2, 0, 0]:[0],[9, 0, 0]:[0],[1, 1, 0]:[0]}<br></text>
<text><strong>Ports</strong>: {1:{[0, 0, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0]),[4, 1, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=1,castgroup=[1],broadcast=[4]),[3, 0, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[3]),[0, 1, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=1,castgroup=[1],broadcast=[0]),[4, 0, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[4]),[7, 1, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=1,castgroup=[1],broadcast=[7]),[5, 0, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[5]),[2, 1, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=1,castgroup=[1],broadcast=[2]),[8, 1, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=1,castgroup=[1],broadcast=[8]),[5, 1, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=1,castgroup=[1],broadcast=[5]),[8, 0, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[8]),[1, 0, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[1]),[6, 0, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[6]),[3, 1, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=1,castgroup=[1],broadcast=[3]),[9, 1, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=1,castgroup=[1],broadcast=[9]),[6, 1, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=1,castgroup=[1],broadcast=[6]),[7, 0, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[7]),[2, 0, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[2]),[9, 0, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[9]),[1, 1, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=1,castgroup=[1],broadcast=[1])}}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
<td>
<h3 id=x392><a href=PreExecution_IR.html#x392>x392</a> = SRAMRead(mem=<a href=PreExecution_IR.html#x268>x268</a>,addr=[<a href=PreExecution_IR.html#b20>b20</a>, <a href=PreExecution_IR.html#b81>b81</a>],ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:51:47<br></text>
<text><strong>Type</strong>: Fix[TRUE,_10,_22]<br></text>
<text><strong>Aliases</strong>: 0035: x84<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x393>x393</a>, <a href=PreExecution_IR.html#x395>x395</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x268})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x392>x392</a>]<br></text>
<text><strong>AccessPattern</strong>: [AddressPattern(comps=[AffineProduct(a=Sum(ps=[Prod(xs=[],m=1)],b=0),i=<a href=PreExecution_IR.html#b20>b20</a>)],ofs=Sum(ps=[],b=0),allIters={<a href=PreExecution_IR.html#b20>b20</a>:[<a href=PreExecution_IR.html#b20>b20</a>],0:[]},iterStarts={<a href=PreExecution_IR.html#b20>b20</a>:0}), AddressPattern(comps=[AffineProduct(a=Sum(ps=[Prod(xs=[],m=1)],b=0),i=<a href=PreExecution_IR.html#b81>b81</a>)],ofs=Sum(ps=[],b=0),allIters={<a href=PreExecution_IR.html#b81>b81</a>:[<a href=PreExecution_IR.html#b81>b81</a>],0:[]},iterStarts={<a href=PreExecution_IR.html#b81>b81</a>:0})]<br></text>
<text><strong>AffineMatrices</strong>: [AccessMatrix(access=<a href=PreExecution_IR.html#x392>x392</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b20>b20</a>:10},c=0,allIters={}), SparseVector(cols={<a href=PreExecution_IR.html#b81>b81</a>:1},c=0,allIters={})],isReader=true),unroll=[0, 0],isReader=true), AccessMatrix(access=<a href=PreExecution_IR.html#x392>x392</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b20>b20</a>:10},c=1,allIters={}), SparseVector(cols={<a href=PreExecution_IR.html#b81>b81</a>:1},c=0,allIters={})],isReader=true),unroll=[1, 0],isReader=true), AccessMatrix(access=<a href=PreExecution_IR.html#x392>x392</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b20>b20</a>:10},c=2,allIters={}), SparseVector(cols={<a href=PreExecution_IR.html#b81>b81</a>:1},c=0,allIters={})],isReader=true),unroll=[2, 0],isReader=true), AccessMatrix(access=<a href=PreExecution_IR.html#x392>x392</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b20>b20</a>:10},c=3,allIters={}), SparseVector(cols={<a href=PreExecution_IR.html#b81>b81</a>:1},c=0,allIters={})],isReader=true),unroll=[3, 0],isReader=true), AccessMatrix(access=<a href=PreExecution_IR.html#x392>x392</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b20>b20</a>:10},c=4,allIters={}), SparseVector(cols={<a href=PreExecution_IR.html#b81>b81</a>:1},c=0,allIters={})],isReader=true),unroll=[4, 0],isReader=true), AccessMatrix(access=<a href=PreExecution_IR.html#x392>x392</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b20>b20</a>:10},c=5,allIters={}), SparseVector(cols={<a href=PreExecution_IR.html#b81>b81</a>:1},c=0,allIters={})],isReader=true),unroll=[5, 0],isReader=true), AccessMatrix(access=<a href=PreExecution_IR.html#x392>x392</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b20>b20</a>:10},c=6,allIters={}), SparseVector(cols={<a href=PreExecution_IR.html#b81>b81</a>:1},c=0,allIters={})],isReader=true),unroll=[6, 0],isReader=true), AccessMatrix(access=<a href=PreExecution_IR.html#x392>x392</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b20>b20</a>:10},c=7,allIters={}), SparseVector(cols={<a href=PreExecution_IR.html#b81>b81</a>:1},c=0,allIters={})],isReader=true),unroll=[7, 0],isReader=true), AccessMatrix(access=<a href=PreExecution_IR.html#x392>x392</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b20>b20</a>:10},c=8,allIters={}), SparseVector(cols={<a href=PreExecution_IR.html#b81>b81</a>:1},c=0,allIters={})],isReader=true),unroll=[8, 0],isReader=true), AccessMatrix(access=<a href=PreExecution_IR.html#x392>x392</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b20>b20</a>:10},c=9,allIters={}), SparseVector(cols={<a href=PreExecution_IR.html#b81>b81</a>:1},c=0,allIters={})],isReader=true),unroll=[9, 0],isReader=true)]<br></text>
<text><strong>ReadUses</strong>: [<a href=PreExecution_IR.html#x392>x392</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x395>x395</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x395>x395</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 126<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x395>x395</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[2, 0]:[2],[9, 0]:[2],[6, 0]:[2],[8, 0]:[2],[5, 0]:[2],[0, 0]:[2],[1, 0]:[2],[7, 0]:[2],[3, 0]:[2],[4, 0]:[2]}<br></text>
<text><strong>GroupId</strong>: {[2, 0]:[0],[9, 0]:[0],[6, 0]:[0],[8, 0]:[0],[5, 0]:[0],[0, 0]:[0],[1, 0]:[0],[7, 0]:[0],[3, 0]:[0],[4, 0]:[0]}<br></text>
<text><strong>Ports</strong>: {2:{[2, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=2,castgroup=[2],broadcast=[0]),[9, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=9,castgroup=[9],broadcast=[0]),[6, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=6,castgroup=[6],broadcast=[0]),[8, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=8,castgroup=[8],broadcast=[0]),[5, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=5,castgroup=[5],broadcast=[0]),[0, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0]),[1, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=1,castgroup=[1],broadcast=[0]),[7, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=7,castgroup=[7],broadcast=[0]),[3, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=3,castgroup=[3],broadcast=[0]),[4, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=4,castgroup=[4],broadcast=[0])}}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x269><a href=PreExecution_IR.html#x269>x269</a> = StreamOutNew(bus=BurstCmdBus())</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:21:14<br></text>
<text><strong>Type</strong>: StreamOut[BurstCmd]<br></text>
<text><strong>Aliases</strong>: 0035: x110<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x289>x289</a>, <a href=PreExecution_IR.html#x293>x293</a>, <a href=PreExecution_IR.html#x320>x320</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x269>x269</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>AlignedTransfer</strong>: false<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x320>x320</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x320>x320</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 2<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x320>x320</a>), stage=0, block=0)<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 1<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>Writers</strong>: [<a href=PreExecution_IR.html#x289>x289</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x289><a href=PreExecution_IR.html#x289>x289</a> = StreamOutWrite(mem=<a href=PreExecution_IR.html#x269>x269</a>,data=<a href=PreExecution_IR.html#x287>x287</a>,ens=[<a href=PreExecution_IR.html#x288>x288</a>])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:21:14<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Aliases</strong>: 0035: x128<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x292>x292</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x269}, writes={x269})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x289>x289</a>]<br></text>
<text><strong>AccessPattern</strong>: [AddressPattern(comps=[AffineProduct(a=Sum(ps=[],b=1),i=<a href=PreExecution_IR.html#b247>b247</a>)],ofs=Sum(ps=[],b=0),allIters={<a href=PreExecution_IR.html#b247>b247</a>:[<a href=PreExecution_IR.html#b247>b247</a>],0:[]},iterStarts={<a href=PreExecution_IR.html#b247>b247</a>:0})]<br></text>
<text><strong>AffineMatrices</strong>: [AccessMatrix(access=<a href=PreExecution_IR.html#x289>x289</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b247>b247</a>:1},c=0,allIters={})],isReader=false),unroll=[0],isReader=false)]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x292>x292</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x292>x292</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 23<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x292>x292</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[0]:[0]}<br></text>
<text><strong>GroupId</strong>: {[0]:[0]}<br></text>
<text><strong>Ports</strong>: {0:{[0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>FullDelay</strong>: 9.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x270><a href=PreExecution_IR.html#x270>x270</a> = FIFONew(depth=16)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:21:14<br></text>
<text><strong>Type</strong>: FIFO[IssuedCmd]<br></text>
<text><strong>Aliases</strong>: 0035: x111<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x291>x291</a>, <a href=PreExecution_IR.html#x299>x299</a>, <a href=PreExecution_IR.html#x320>x320</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x270>x270</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x320>x320</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x320>x320</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 3<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x320>x320</a>), stage=0, block=0)<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 1<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>Readers</strong>: [<a href=PreExecution_IR.html#x299>x299</a>]<br></text>
<text><strong>Writers</strong>: [<a href=PreExecution_IR.html#x291>x291</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x291><a href=PreExecution_IR.html#x291>x291</a> = FIFOEnq(mem=<a href=PreExecution_IR.html#x270>x270</a>,data=<a href=PreExecution_IR.html#x290>x290</a>,ens=[true])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:21:14<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Aliases</strong>: 0035: x130<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x292>x292</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x270}, writes={x270})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x291>x291</a>]<br></text>
<text><strong>AccessPattern</strong>: [AddressPattern(comps=[AffineProduct(a=Sum(ps=[],b=1),i=<a href=PreExecution_IR.html#b247>b247</a>)],ofs=Sum(ps=[],b=0),allIters={<a href=PreExecution_IR.html#b247>b247</a>:[<a href=PreExecution_IR.html#b247>b247</a>],0:[]},iterStarts={<a href=PreExecution_IR.html#b247>b247</a>:0})]<br></text>
<text><strong>AffineMatrices</strong>: [AccessMatrix(access=<a href=PreExecution_IR.html#x291>x291</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b247>b247</a>:1},c=0,allIters={})],isReader=false),unroll=[0],isReader=false)]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x292>x292</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x292>x292</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 25<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x292>x292</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[0]:[0]}<br></text>
<text><strong>GroupId</strong>: {[0]:[0]}<br></text>
<text><strong>Ports</strong>: {0:{[0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>FullDelay</strong>: 8.8<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x299><a href=PreExecution_IR.html#x299>x299</a> = FIFODeq(mem=<a href=PreExecution_IR.html#x270>x270</a>,ens=[true])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:21:14<br></text>
<text><strong>Type</strong>: IssuedCmd<br></text>
<text><strong>Aliases</strong>: 0035: x136<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x300>x300</a>, <a href=PreExecution_IR.html#x302>x302</a>, <a href=PreExecution_IR.html#x304>x304</a>, <a href=PreExecution_IR.html#x306>x306</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x270}, writes={x270})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x299>x299</a>]<br></text>
<text><strong>AccessPattern</strong>: [AddressPattern(comps=[AffineProduct(a=Sum(ps=[],b=1),i=<a href=PreExecution_IR.html#b251>b251</a>)],ofs=Sum(ps=[],b=0),allIters={<a href=PreExecution_IR.html#b251>b251</a>:[<a href=PreExecution_IR.html#b251>b251</a>],0:[]},iterStarts={<a href=PreExecution_IR.html#b251>b251</a>:0})]<br></text>
<text><strong>AffineMatrices</strong>: [AccessMatrix(access=<a href=PreExecution_IR.html#x299>x299</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b251>b251</a>:1},c=0,allIters={})],isReader=true),unroll=[0],isReader=true)]<br></text>
<text><strong>ReadUses</strong>: [<a href=PreExecution_IR.html#x299>x299</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x306>x306</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x306>x306</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 34<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x306>x306</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[0]:[0]}<br></text>
<text><strong>GroupId</strong>: {[0]:[0]}<br></text>
<text><strong>Ports</strong>: {0:{[0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x271><a href=PreExecution_IR.html#x271>x271</a> = StreamInNew(bus=BurstDataBus())</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:21:14<br></text>
<text><strong>Type</strong>: StreamIn[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0035: x112<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x293>x293</a>, <a href=PreExecution_IR.html#x316>x316</a>, <a href=PreExecution_IR.html#x320>x320</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x271>x271</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x320>x320</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x320>x320</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 4<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x320>x320</a>), stage=0, block=0)<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 1<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>Readers</strong>: [<a href=PreExecution_IR.html#x316>x316</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x316><a href=PreExecution_IR.html#x316>x316</a> = StreamInRead(mem=<a href=PreExecution_IR.html#x271>x271</a>,ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:21:14<br></text>
<text><strong>Type</strong>: Fix[TRUE,_10,_22]<br></text>
<text><strong>Aliases</strong>: 0035: x159<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x317>x317</a>, <a href=PreExecution_IR.html#x318>x318</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x271}, writes={x271})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x316>x316</a>]<br></text>
<text><strong>AccessPattern</strong>: [AddressPattern(comps=[AffineProduct(a=Sum(ps=[],b=1),i=<a href=PreExecution_IR.html#b251>b251</a>), AffineProduct(a=Sum(ps=[],b=1),i=<a href=PreExecution_IR.html#b146>b146</a>)],ofs=Sum(ps=[],b=0),allIters={<a href=PreExecution_IR.html#b251>b251</a>:[<a href=PreExecution_IR.html#b251>b251</a>],<a href=PreExecution_IR.html#b146>b146</a>:[<a href=PreExecution_IR.html#b146>b146</a>],0:[]},iterStarts={<a href=PreExecution_IR.html#b251>b251</a>:0,<a href=PreExecution_IR.html#b146>b146</a>:0})]<br></text>
<text><strong>AffineMatrices</strong>: [AccessMatrix(access=<a href=PreExecution_IR.html#x316>x316</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b251>b251</a>:1,<a href=PreExecution_IR.html#b146>b146</a>:1},c=0,allIters={})],isReader=true),unroll=[0, 0],isReader=true)]<br></text>
<text><strong>ReadUses</strong>: [<a href=PreExecution_IR.html#x316>x316</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x318>x318</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x318>x318</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 51<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x318>x318</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[0, 0]:[0]}<br></text>
<text><strong>GroupId</strong>: {[0, 0]:[0]}<br></text>
<text><strong>Ports</strong>: {0:{[0, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x296><a href=PreExecution_IR.html#x296>x296</a> = RegNew(init=0)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:21:14<br></text>
<text><strong>Type</strong>: Reg[Fix[TRUE,_32,_0]]<br></text>
<text><strong>Aliases</strong>: 0035: x133<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x301>x301</a>, <a href=PreExecution_IR.html#x310>x310</a>, <a href=PreExecution_IR.html#x319>x319</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x296>x296</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x319>x319</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x319>x319</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 30<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x319>x319</a>), stage=0, block=0)<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {}: Cyclic: N=1, B=1, alpha=<>, P=<> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 1<br></text>
<text><strong>padding</strong>: []<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>Readers</strong>: [<a href=PreExecution_IR.html#x310>x310</a>]<br></text>
<text><strong>Writers</strong>: [<a href=PreExecution_IR.html#x301>x301</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x301><a href=PreExecution_IR.html#x301>x301</a> = RegWrite(mem=<a href=PreExecution_IR.html#x296>x296</a>,data=<a href=PreExecution_IR.html#x300>x300</a>,ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:21:14<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Aliases</strong>: 0035: x138<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x306>x306</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x296}, writes={x296})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x301>x301</a>]<br></text>
<text><strong>AccessPattern</strong>: [AddressPattern(comps=[],ofs=Sum(ps=[],b=0),allIters={},iterStarts={})]<br></text>
<text><strong>AffineMatrices</strong>: [AccessMatrix(access=<a href=PreExecution_IR.html#x301>x301</a>,matrix=SparseMatrix(rows=[SparseVector(cols={},c=0,allIters={})],isReader=false),unroll=[],isReader=false)]<br></text>
<text><strong>ReadUses</strong>: [<a href=PreExecution_IR.html#x299>x299</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x306>x306</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x306>x306</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 36<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x306>x306</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x310><a href=PreExecution_IR.html#x310>x310</a> = RegRead(mem=<a href=PreExecution_IR.html#x296>x296</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:21:14<br></text>
<text><strong>Type</strong>: Fix[TRUE,_32,_0]<br></text>
<text><strong>Aliases</strong>: 0035: x152<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x311>x311</a>, <a href=PreExecution_IR.html#x315>x315</a>, <a href=PreExecution_IR.html#x318>x318</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x296})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x310>x310</a>]<br></text>
<text><strong>AccessPattern</strong>: []<br></text>
<text><strong>AffineMatrices</strong>: [AccessMatrix(access=<a href=PreExecution_IR.html#x310>x310</a>,matrix=SparseMatrix(rows=[],isReader=true),unroll=[0],isReader=true)]<br></text>
<text><strong>ReadUses</strong>: [<a href=PreExecution_IR.html#x310>x310</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x318>x318</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x318>x318</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 45<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x318>x318</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[0]:[0]}<br></text>
<text><strong>GroupId</strong>: {[0]:[0]}<br></text>
<text><strong>Ports</strong>: {0:{[0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x297><a href=PreExecution_IR.html#x297>x297</a> = RegNew(init=0)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:21:14<br></text>
<text><strong>Type</strong>: Reg[Fix[TRUE,_32,_0]]<br></text>
<text><strong>Aliases</strong>: 0035: x134<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x303>x303</a>, <a href=PreExecution_IR.html#x312>x312</a>, <a href=PreExecution_IR.html#x319>x319</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x297>x297</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x319>x319</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x319>x319</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 31<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x319>x319</a>), stage=0, block=0)<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {}: Cyclic: N=1, B=1, alpha=<>, P=<> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 1<br></text>
<text><strong>padding</strong>: []<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>Readers</strong>: [<a href=PreExecution_IR.html#x312>x312</a>]<br></text>
<text><strong>Writers</strong>: [<a href=PreExecution_IR.html#x303>x303</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x303><a href=PreExecution_IR.html#x303>x303</a> = RegWrite(mem=<a href=PreExecution_IR.html#x297>x297</a>,data=<a href=PreExecution_IR.html#x302>x302</a>,ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:21:14<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Aliases</strong>: 0035: x140<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x306>x306</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x297}, writes={x297})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x303>x303</a>]<br></text>
<text><strong>AccessPattern</strong>: [AddressPattern(comps=[],ofs=Sum(ps=[],b=0),allIters={},iterStarts={})]<br></text>
<text><strong>AffineMatrices</strong>: [AccessMatrix(access=<a href=PreExecution_IR.html#x303>x303</a>,matrix=SparseMatrix(rows=[SparseVector(cols={},c=0,allIters={})],isReader=false),unroll=[],isReader=false)]<br></text>
<text><strong>ReadUses</strong>: [<a href=PreExecution_IR.html#x299>x299</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x306>x306</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x306>x306</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 38<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x306>x306</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x312><a href=PreExecution_IR.html#x312>x312</a> = RegRead(mem=<a href=PreExecution_IR.html#x297>x297</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:21:14<br></text>
<text><strong>Type</strong>: Fix[TRUE,_32,_0]<br></text>
<text><strong>Aliases</strong>: 0035: x154<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x313>x313</a>, <a href=PreExecution_IR.html#x318>x318</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x297})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x312>x312</a>]<br></text>
<text><strong>AccessPattern</strong>: []<br></text>
<text><strong>AffineMatrices</strong>: [AccessMatrix(access=<a href=PreExecution_IR.html#x312>x312</a>,matrix=SparseMatrix(rows=[],isReader=true),unroll=[0],isReader=true)]<br></text>
<text><strong>ReadUses</strong>: [<a href=PreExecution_IR.html#x312>x312</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x318>x318</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x318>x318</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 47<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x318>x318</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[0]:[0]}<br></text>
<text><strong>GroupId</strong>: {[0]:[0]}<br></text>
<text><strong>Ports</strong>: {0:{[0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x298><a href=PreExecution_IR.html#x298>x298</a> = RegNew(init=0)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:21:14<br></text>
<text><strong>Type</strong>: Reg[Fix[TRUE,_32,_0]]<br></text>
<text><strong>Aliases</strong>: 0035: x135<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x305>x305</a>, <a href=PreExecution_IR.html#x307>x307</a>, <a href=PreExecution_IR.html#x319>x319</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x298>x298</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x319>x319</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x319>x319</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 32<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x319>x319</a>), stage=0, block=0)<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {}: Cyclic: N=1, B=1, alpha=<>, P=<> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 1<br></text>
<text><strong>padding</strong>: []<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>Readers</strong>: [<a href=PreExecution_IR.html#x307>x307</a>]<br></text>
<text><strong>Writers</strong>: [<a href=PreExecution_IR.html#x305>x305</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x305><a href=PreExecution_IR.html#x305>x305</a> = RegWrite(mem=<a href=PreExecution_IR.html#x298>x298</a>,data=<a href=PreExecution_IR.html#x304>x304</a>,ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:21:14<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Aliases</strong>: 0035: x142<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x306>x306</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x298}, writes={x298})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x305>x305</a>]<br></text>
<text><strong>AccessPattern</strong>: [AddressPattern(comps=[],ofs=Sum(ps=[],b=0),allIters={},iterStarts={})]<br></text>
<text><strong>AffineMatrices</strong>: [AccessMatrix(access=<a href=PreExecution_IR.html#x305>x305</a>,matrix=SparseMatrix(rows=[SparseVector(cols={},c=0,allIters={})],isReader=false),unroll=[],isReader=false)]<br></text>
<text><strong>ReadUses</strong>: [<a href=PreExecution_IR.html#x299>x299</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x306>x306</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x306>x306</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 40<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x306>x306</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x307><a href=PreExecution_IR.html#x307>x307</a> = RegRead(mem=<a href=PreExecution_IR.html#x298>x298</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:21:14<br></text>
<text><strong>Type</strong>: Fix[TRUE,_32,_0]<br></text>
<text><strong>Aliases</strong>: 0035: x240, 0031: x144<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x308>x308</a>, <a href=PreExecution_IR.html#x319>x319</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x298})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x307>x307</a>]<br></text>
<text><strong>AccessPattern</strong>: [AddressPattern(comps=[],ofs=Sum(ps=[Prod(xs=[<a href=PreExecution_IR.html#x304>x304</a>],m=1)],b=0),allIters={<a href=PreExecution_IR.html#x304>x304</a>:[]},iterStarts={})]<br></text>
<text><strong>AffineMatrices</strong>: [AccessMatrix(access=<a href=PreExecution_IR.html#x307>x307</a>,matrix=SparseMatrix(rows=[],isReader=true),unroll=[],isReader=true)]<br></text>
<text><strong>ReadUses</strong>: [<a href=PreExecution_IR.html#x307>x307</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x319>x319</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x318>x318</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 41<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x318>x318</a>), stage=-1, block=-1)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x321><a href=PreExecution_IR.html#x321>x321</a> = SRAMNew(dims=[100, 3],evidence$1=SRAM2[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: out_sram<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:23:29<br></text>
<text><strong>Type</strong>: SRAM2[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0035: x18<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x394>x394</a>, <a href=PreExecution_IR.html#x434>x434</a>, <a href=PreExecution_IR.html#x444>x444</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x321>x321</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x444>x444</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x444>x444</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 53<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x444>x444</a>), stage=0, block=0)<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=10, B=1, alpha=<1>, P=<10> (176 solutions, 46 checks)</li>
<li>Dims {1}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 1<br></text>
<text><strong>padding</strong>: [0, 0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>Readers</strong>: [<a href=PreExecution_IR.html#x434>x434</a>]<br></text>
<text><strong>Writers</strong>: [<a href=PreExecution_IR.html#x394>x394</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x394><a href=PreExecution_IR.html#x394>x394</a> = SRAMWrite(mem=<a href=PreExecution_IR.html#x321>x321</a>,data=<a href=PreExecution_IR.html#x393>x393</a>,addr=[<a href=PreExecution_IR.html#b20>b20</a>, <a href=PreExecution_IR.html#b81>b81</a>],ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:51:28<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Aliases</strong>: 0035: x86<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x395>x395</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x321}, writes={x321})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x394>x394</a>]<br></text>
<text><strong>AccessPattern</strong>: [AddressPattern(comps=[AffineProduct(a=Sum(ps=[Prod(xs=[],m=1)],b=0),i=<a href=PreExecution_IR.html#b20>b20</a>)],ofs=Sum(ps=[],b=0),allIters={<a href=PreExecution_IR.html#b20>b20</a>:[<a href=PreExecution_IR.html#b20>b20</a>],0:[]},iterStarts={<a href=PreExecution_IR.html#b20>b20</a>:0}), AddressPattern(comps=[AffineProduct(a=Sum(ps=[Prod(xs=[],m=1)],b=0),i=<a href=PreExecution_IR.html#b81>b81</a>)],ofs=Sum(ps=[],b=0),allIters={<a href=PreExecution_IR.html#b81>b81</a>:[<a href=PreExecution_IR.html#b81>b81</a>],0:[]},iterStarts={<a href=PreExecution_IR.html#b81>b81</a>:0})]<br></text>
<text><strong>AffineMatrices</strong>: [AccessMatrix(access=<a href=PreExecution_IR.html#x394>x394</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b20>b20</a>:10},c=0,allIters={}), SparseVector(cols={<a href=PreExecution_IR.html#b81>b81</a>:1},c=0,allIters={})],isReader=false),unroll=[0, 0],isReader=false), AccessMatrix(access=<a href=PreExecution_IR.html#x394>x394</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b20>b20</a>:10},c=1,allIters={}), SparseVector(cols={<a href=PreExecution_IR.html#b81>b81</a>:1},c=0,allIters={})],isReader=false),unroll=[1, 0],isReader=false), AccessMatrix(access=<a href=PreExecution_IR.html#x394>x394</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b20>b20</a>:10},c=2,allIters={}), SparseVector(cols={<a href=PreExecution_IR.html#b81>b81</a>:1},c=0,allIters={})],isReader=false),unroll=[2, 0],isReader=false), AccessMatrix(access=<a href=PreExecution_IR.html#x394>x394</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b20>b20</a>:10},c=3,allIters={}), SparseVector(cols={<a href=PreExecution_IR.html#b81>b81</a>:1},c=0,allIters={})],isReader=false),unroll=[3, 0],isReader=false), AccessMatrix(access=<a href=PreExecution_IR.html#x394>x394</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b20>b20</a>:10},c=4,allIters={}), SparseVector(cols={<a href=PreExecution_IR.html#b81>b81</a>:1},c=0,allIters={})],isReader=false),unroll=[4, 0],isReader=false), AccessMatrix(access=<a href=PreExecution_IR.html#x394>x394</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b20>b20</a>:10},c=5,allIters={}), SparseVector(cols={<a href=PreExecution_IR.html#b81>b81</a>:1},c=0,allIters={})],isReader=false),unroll=[5, 0],isReader=false), AccessMatrix(access=<a href=PreExecution_IR.html#x394>x394</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b20>b20</a>:10},c=6,allIters={}), SparseVector(cols={<a href=PreExecution_IR.html#b81>b81</a>:1},c=0,allIters={})],isReader=false),unroll=[6, 0],isReader=false), AccessMatrix(access=<a href=PreExecution_IR.html#x394>x394</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b20>b20</a>:10},c=7,allIters={}), SparseVector(cols={<a href=PreExecution_IR.html#b81>b81</a>:1},c=0,allIters={})],isReader=false),unroll=[7, 0],isReader=false), AccessMatrix(access=<a href=PreExecution_IR.html#x394>x394</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b20>b20</a>:10},c=8,allIters={}), SparseVector(cols={<a href=PreExecution_IR.html#b81>b81</a>:1},c=0,allIters={})],isReader=false),unroll=[8, 0],isReader=false), AccessMatrix(access=<a href=PreExecution_IR.html#x394>x394</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b20>b20</a>:10},c=9,allIters={}), SparseVector(cols={<a href=PreExecution_IR.html#b81>b81</a>:1},c=0,allIters={})],isReader=false),unroll=[9, 0],isReader=false)]<br></text>
<text><strong>ReadUses</strong>: [<a href=PreExecution_IR.html#x391>x391</a>, <a href=PreExecution_IR.html#x392>x392</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x395>x395</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x395>x395</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 128<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x395>x395</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[2, 0]:[0],[9, 0]:[0],[6, 0]:[0],[8, 0]:[0],[5, 0]:[0],[0, 0]:[0],[1, 0]:[0],[7, 0]:[0],[3, 0]:[0],[4, 0]:[0]}<br></text>
<text><strong>GroupId</strong>: {[2, 0]:[0],[9, 0]:[0],[6, 0]:[0],[8, 0]:[0],[5, 0]:[0],[0, 0]:[0],[1, 0]:[0],[7, 0]:[0],[3, 0]:[0],[4, 0]:[0]}<br></text>
<text><strong>Ports</strong>: {0:{[2, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=2,castgroup=[2],broadcast=[0]),[9, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=9,castgroup=[9],broadcast=[0]),[6, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=6,castgroup=[6],broadcast=[0]),[8, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=8,castgroup=[8],broadcast=[0]),[5, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=5,castgroup=[5],broadcast=[0]),[0, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0]),[1, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=1,castgroup=[1],broadcast=[0]),[7, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=7,castgroup=[7],broadcast=[0]),[3, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=3,castgroup=[3],broadcast=[0]),[4, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=4,castgroup=[4],broadcast=[0])}}<br></text>
<text><strong>FullDelay</strong>: 5.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x434><a href=PreExecution_IR.html#x434>x434</a> = SRAMRead(mem=<a href=PreExecution_IR.html#x321>x321</a>,addr=[<a href=PreExecution_IR.html#b256>b256</a>, <a href=PreExecution_IR.html#x433>x433</a>],ens=[<a href=PreExecution_IR.html#x432>x432</a>])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:54:16<br></text>
<text><strong>Type</strong>: Fix[TRUE,_10,_22]<br></text>
<text><strong>Aliases</strong>: 0035: x208<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x435>x435</a>, <a href=PreExecution_IR.html#x437>x437</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x321})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x434>x434</a>]<br></text>
<text><strong>AccessPattern</strong>: [AddressPattern(comps=[AffineProduct(a=Sum(ps=[Prod(xs=[],m=1)],b=0),i=<a href=PreExecution_IR.html#b256>b256</a>)],ofs=Sum(ps=[],b=0),allIters={<a href=PreExecution_IR.html#b256>b256</a>:[<a href=PreExecution_IR.html#b256>b256</a>],0:[]},iterStarts={<a href=PreExecution_IR.html#b256>b256</a>:0}), AddressPattern(comps=[AffineProduct(a=Sum(ps=[Prod(xs=[],m=-3)],b=0),i=<a href=PreExecution_IR.html#b256>b256</a>), AffineProduct(a=Sum(ps=[Prod(xs=[],m=1)],b=0),i=<a href=PreExecution_IR.html#b195>b195</a>)],ofs=Sum(ps=[Prod(xs=[<a href=PreExecution_IR.html#x406>x406</a>],m=16)],b=0),allIters={<a href=PreExecution_IR.html#x406>x406</a>:[<a href=PreExecution_IR.html#b256>b256</a>],<a href=PreExecution_IR.html#b256>b256</a>:[<a href=PreExecution_IR.html#b256>b256</a>],<a href=PreExecution_IR.html#b195>b195</a>:[<a href=PreExecution_IR.html#b195>b195</a>],0:[]},iterStarts={<a href=PreExecution_IR.html#b256>b256</a>:0,<a href=PreExecution_IR.html#b195>b195</a>:0})]<br></text>
<text><strong>AffineMatrices</strong>: [AccessMatrix(access=<a href=PreExecution_IR.html#x434>x434</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b256>b256</a>:1},c=0,allIters={}), SparseVector(cols={<a href=PreExecution_IR.html#b256>b256</a>:-3,<a href=PreExecution_IR.html#b195>b195</a>:1,<a href=PreExecution_IR.html#b461>b461</a>:16},c=0,allIters={<a href=PreExecution_IR.html#b461>b461</a>:[<a href=PreExecution_IR.html#b256>b256</a>]})],isReader=true),unroll=[0, 0],isReader=true)]<br></text>
<text><strong>ReadUses</strong>: [<a href=PreExecution_IR.html#x434>x434</a>, <a href=PreExecution_IR.html#x428>x428</a>, <a href=PreExecution_IR.html#x430>x430</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x437>x437</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x437>x437</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 170<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x437>x437</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[0, 0]:[0]}<br></text>
<text><strong>GroupId</strong>: {[0, 0]:[0]}<br></text>
<text><strong>Ports</strong>: {0:{[0, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>FullDelay</strong>: 1.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x324><a href=PreExecution_IR.html#x324>x324</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: accum<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:30:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0035: x22<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x385>x385</a>, <a href=PreExecution_IR.html#x391>x391</a>, <a href=PreExecution_IR.html#x388>x388</a>, <a href=PreExecution_IR.html#x387>x387</a>, <a href=PreExecution_IR.html#x396>x396</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x324>x324</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x396>x396</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x396>x396</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 57<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x396>x396</a>), stage=0, block=0)<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 1<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Buff()<br></text>
</li>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 2<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>IterDiff</strong>: 0<br></text>
<text><strong>Readers</strong>: [<a href=PreExecution_IR.html#x385>x385</a>, <a href=PreExecution_IR.html#x391>x391</a>]<br></text>
<text><strong>Writers</strong>: [<a href=PreExecution_IR.html#x387>x387</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x387><a href=PreExecution_IR.html#x387>x387</a> = SRAMWrite(mem=<a href=PreExecution_IR.html#x324>x324</a>,data=<a href=PreExecution_IR.html#x386>x386</a>,addr=[<a href=PreExecution_IR.html#b28>b28</a>],ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:49:10<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Aliases</strong>: 0035: x78<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x388>x388</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x324}, writes={x324})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x387>x387</a>]<br></text>
<text><strong>AccessPattern</strong>: [AddressPattern(comps=[AffineProduct(a=Sum(ps=[Prod(xs=[],m=1)],b=0),i=<a href=PreExecution_IR.html#b28>b28</a>)],ofs=Sum(ps=[],b=0),allIters={<a href=PreExecution_IR.html#b28>b28</a>:[<a href=PreExecution_IR.html#b28>b28</a>],0:[]},iterStarts={<a href=PreExecution_IR.html#b28>b28</a>:0})]<br></text>
<text><strong>AffineMatrices</strong>: [AccessMatrix(access=<a href=PreExecution_IR.html#x387>x387</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b28>b28</a>:1},c=0,allIters={})],isReader=false),unroll=[0],isReader=false)]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x388>x388</a>), block=4)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x388>x388</a>), stage=1)<br></text>
<text><strong>ProgramOrder</strong>: 121<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x388>x388</a>), stage=1, block=3)<br></text>
<text><strong>Dispatch</strong>: {[0]:[0, 1]}<br></text>
<text><strong>GroupId</strong>: {[0]:[0]}<br></text>
<text><strong>Ports</strong>: {0:{[0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])},1:{[0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(2)</th>
<td>
<h3 id=x385><a href=PreExecution_IR.html#x385>x385</a> = SRAMRead(mem=<a href=PreExecution_IR.html#x324>x324</a>,addr=[<a href=PreExecution_IR.html#b28>b28</a>],ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:49:10<br></text>
<text><strong>Type</strong>: Fix[TRUE,_10,_22]<br></text>
<text><strong>Aliases</strong>: 0035: x77<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x388>x388</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x324})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x385>x385</a>]<br></text>
<text><strong>AccessPattern</strong>: [AddressPattern(comps=[AffineProduct(a=Sum(ps=[Prod(xs=[],m=1)],b=0),i=<a href=PreExecution_IR.html#b28>b28</a>)],ofs=Sum(ps=[],b=0),allIters={<a href=PreExecution_IR.html#b28>b28</a>:[<a href=PreExecution_IR.html#b28>b28</a>],0:[]},iterStarts={<a href=PreExecution_IR.html#b28>b28</a>:0})]<br></text>
<text><strong>AffineMatrices</strong>: [AccessMatrix(access=<a href=PreExecution_IR.html#x385>x385</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b28>b28</a>:1},c=0,allIters={})],isReader=true),unroll=[0],isReader=true)]<br></text>
<text><strong>ReadUses</strong>: [<a href=PreExecution_IR.html#x385>x385</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x388>x388</a>), block=2)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x388>x388</a>), stage=1)<br></text>
<text><strong>ProgramOrder</strong>: 119<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x388>x388</a>), stage=1, block=1)<br></text>
<text><strong>Dispatch</strong>: {[0]:[0]}<br></text>
<text><strong>GroupId</strong>: {[0]:[0]}<br></text>
<text><strong>IterDiff</strong>: 0<br></text>
<text><strong>Ports</strong>: {0:{[0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
</td>
<td>
<h3 id=x391><a href=PreExecution_IR.html#x391>x391</a> = SRAMRead(mem=<a href=PreExecution_IR.html#x324>x324</a>,addr=[<a href=PreExecution_IR.html#b81>b81</a>],ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:51:35<br></text>
<text><strong>Type</strong>: Fix[TRUE,_10,_22]<br></text>
<text><strong>Aliases</strong>: 0035: x83<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x393>x393</a>, <a href=PreExecution_IR.html#x395>x395</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x324})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x391>x391</a>]<br></text>
<text><strong>AccessPattern</strong>: [AddressPattern(comps=[AffineProduct(a=Sum(ps=[Prod(xs=[],m=1)],b=0),i=<a href=PreExecution_IR.html#b81>b81</a>)],ofs=Sum(ps=[],b=0),allIters={<a href=PreExecution_IR.html#b81>b81</a>:[<a href=PreExecution_IR.html#b81>b81</a>],0:[]},iterStarts={<a href=PreExecution_IR.html#b81>b81</a>:0})]<br></text>
<text><strong>AffineMatrices</strong>: [AccessMatrix(access=<a href=PreExecution_IR.html#x391>x391</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b81>b81</a>:1},c=0,allIters={})],isReader=true),unroll=[0],isReader=true)]<br></text>
<text><strong>ReadUses</strong>: [<a href=PreExecution_IR.html#x391>x391</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x395>x395</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x395>x395</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 125<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x395>x395</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[0]:[1]}<br></text>
<text><strong>GroupId</strong>: {[0]:[0]}<br></text>
<text><strong>Ports</strong>: {1:{[0]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x329><a href=PreExecution_IR.html#x329>x329</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x384>x384</a>, <a href=PreExecution_IR.html#x335>x335</a>, <a href=PreExecution_IR.html#x340>x340</a>, <a href=PreExecution_IR.html#x338>x338</a>, <a href=PreExecution_IR.html#x382>x382</a>, <a href=PreExecution_IR.html#x343>x343</a>, <a href=PreExecution_IR.html#x388>x388</a>, <a href=PreExecution_IR.html#x378>x378</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x329>x329</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x388>x388</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x388>x388</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x388>x388</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 6<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 6<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 6<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 6<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>Readers</strong>: [<a href=PreExecution_IR.html#x384>x384</a>, <a href=PreExecution_IR.html#x340>x340</a>, <a href=PreExecution_IR.html#x338>x338</a>, <a href=PreExecution_IR.html#x343>x343</a>, <a href=PreExecution_IR.html#x378>x378</a>]<br></text>
<text><strong>Writers</strong>: [<a href=PreExecution_IR.html#x335>x335</a>, <a href=PreExecution_IR.html#x382>x382</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x335><a href=PreExecution_IR.html#x335>x335</a> = SRAMWrite(mem=<a href=PreExecution_IR.html#x329>x329</a>,data=<a href=PreExecution_IR.html#x334>x334</a>,addr=[<a href=PreExecution_IR.html#b33>b33</a>],ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Aliases</strong>: 0035: x38<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x336>x336</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x329}, writes={x329})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x335>x335</a>]<br></text>
<text><strong>AccessPattern</strong>: [AddressPattern(comps=[AffineProduct(a=Sum(ps=[Prod(xs=[],m=1)],b=0),i=<a href=PreExecution_IR.html#b33>b33</a>)],ofs=Sum(ps=[],b=0),allIters={<a href=PreExecution_IR.html#b33>b33</a>:[<a href=PreExecution_IR.html#b33>b33</a>],0:[]},iterStarts={<a href=PreExecution_IR.html#b33>b33</a>:0})]<br></text>
<text><strong>AffineMatrices</strong>: [AccessMatrix(access=<a href=PreExecution_IR.html#x335>x335</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b33>b33</a>:1},c=0,allIters={})],isReader=false),unroll=[0],isReader=false)]<br></text>
<text><strong>ReadUses</strong>: [<a href=PreExecution_IR.html#x332>x332</a>, <a href=PreExecution_IR.html#x333>x333</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x336>x336</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x336>x336</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x336>x336</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[0]:[4, 1, 0, 2, 3]}<br></text>
<text><strong>GroupId</strong>: {[0]:[0]}<br></text>
<text><strong>Ports</strong>: {0:{[0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])},1:{[0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])},2:{[0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])},3:{[0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])},4:{[0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>FullDelay</strong>: 5.0<br></text>
</td>
<td>
<h3 id=x382><a href=PreExecution_IR.html#x382>x382</a> = SRAMWrite(mem=<a href=PreExecution_IR.html#x329>x329</a>,data=<a href=PreExecution_IR.html#x381>x381</a>,addr=[<a href=PreExecution_IR.html#b67>b67</a>],ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Aliases</strong>: 0035: x73<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x383>x383</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x329}, writes={x329})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x382>x382</a>]<br></text>
<text><strong>AccessPattern</strong>: [AddressPattern(comps=[AffineProduct(a=Sum(ps=[Prod(xs=[],m=1)],b=0),i=<a href=PreExecution_IR.html#b67>b67</a>)],ofs=Sum(ps=[],b=0),allIters={<a href=PreExecution_IR.html#b67>b67</a>:[<a href=PreExecution_IR.html#b67>b67</a>],0:[]},iterStarts={<a href=PreExecution_IR.html#b67>b67</a>:0})]<br></text>
<text><strong>AffineMatrices</strong>: [AccessMatrix(access=<a href=PreExecution_IR.html#x382>x382</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b67>b67</a>:1},c=0,allIters={})],isReader=false),unroll=[0],isReader=false)]<br></text>
<text><strong>ReadUses</strong>: [<a href=PreExecution_IR.html#x378>x378</a>, <a href=PreExecution_IR.html#x380>x380</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x383>x383</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x383>x383</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x383>x383</a>), stage=0, block=0)<br></text>
<text><strong>InCycle</strong>: true<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>Dispatch</strong>: {[0]:[4, 1, 0, 2, 3]}<br></text>
<text><strong>GroupId</strong>: {[0]:[1]}<br></text>
<text><strong>Ports</strong>: {0:{[0]:Port(bufferPort=Some(5),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])},1:{[0]:Port(bufferPort=Some(5),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])},2:{[0]:Port(bufferPort=Some(5),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])},3:{[0]:Port(bufferPort=Some(5),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])},4:{[0]:Port(bufferPort=Some(5),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>FullDelay</strong>: 16.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(5)</th>
<td>
<h3 id=x384><a href=PreExecution_IR.html#x384>x384</a> = SRAMRead(mem=<a href=PreExecution_IR.html#x329>x329</a>,addr=[<a href=PreExecution_IR.html#b28>b28</a>],ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:49:10<br></text>
<text><strong>Type</strong>: Fix[TRUE,_10,_22]<br></text>
<text><strong>Aliases</strong>: 0035: x76<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x388>x388</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x329})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x384>x384</a>]<br></text>
<text><strong>AccessPattern</strong>: [AddressPattern(comps=[AffineProduct(a=Sum(ps=[Prod(xs=[],m=1)],b=0),i=<a href=PreExecution_IR.html#b28>b28</a>)],ofs=Sum(ps=[],b=0),allIters={<a href=PreExecution_IR.html#b28>b28</a>:[<a href=PreExecution_IR.html#b28>b28</a>],0:[]},iterStarts={<a href=PreExecution_IR.html#b28>b28</a>:0})]<br></text>
<text><strong>AffineMatrices</strong>: [AccessMatrix(access=<a href=PreExecution_IR.html#x384>x384</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b28>b28</a>:1},c=0,allIters={})],isReader=true),unroll=[0],isReader=true)]<br></text>
<text><strong>ReadUses</strong>: [<a href=PreExecution_IR.html#x384>x384</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x388>x388</a>), block=1)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x388>x388</a>), stage=1)<br></text>
<text><strong>ProgramOrder</strong>: 118<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x388>x388</a>), stage=1, block=0)<br></text>
<text><strong>Dispatch</strong>: {[0]:[4]}<br></text>
<text><strong>GroupId</strong>: {[0]:[0]}<br></text>
<text><strong>Ports</strong>: {4:{[0]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
</td>
<td>
<h3 id=x340><a href=PreExecution_IR.html#x340>x340</a> = SRAMRead(mem=<a href=PreExecution_IR.html#x329>x329</a>,addr=[1],ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:42<br></text>
<text><strong>Type</strong>: Fix[TRUE,_10,_22]<br></text>
<text><strong>Aliases</strong>: 0035: x43<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x341>x341</a>, <a href=PreExecution_IR.html#x347>x347</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x329})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x340>x340</a>]<br></text>
<text><strong>AccessPattern</strong>: [AddressPattern(comps=[],ofs=Sum(ps=[],b=1),allIters={},iterStarts={})]<br></text>
<text><strong>AffineMatrices</strong>: [AccessMatrix(access=<a href=PreExecution_IR.html#x340>x340</a>,matrix=SparseMatrix(rows=[SparseVector(cols={},c=1,allIters={})],isReader=true),unroll=[],isReader=true)]<br></text>
<text><strong>ReadUses</strong>: [<a href=PreExecution_IR.html#x340>x340</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x347>x347</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x347>x347</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 75<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x347>x347</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[1]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>Ports</strong>: {1:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
<td>
<h3 id=x343><a href=PreExecution_IR.html#x343>x343</a> = SRAMRead(mem=<a href=PreExecution_IR.html#x329>x329</a>,addr=[2],ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:60<br></text>
<text><strong>Type</strong>: Fix[TRUE,_10,_22]<br></text>
<text><strong>Aliases</strong>: 0035: x46<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x344>x344</a>, <a href=PreExecution_IR.html#x347>x347</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x329})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x343>x343</a>]<br></text>
<text><strong>AccessPattern</strong>: [AddressPattern(comps=[],ofs=Sum(ps=[],b=2),allIters={},iterStarts={})]<br></text>
<text><strong>AffineMatrices</strong>: [AccessMatrix(access=<a href=PreExecution_IR.html#x343>x343</a>,matrix=SparseMatrix(rows=[SparseVector(cols={},c=2,allIters={})],isReader=true),unroll=[],isReader=true)]<br></text>
<text><strong>ReadUses</strong>: [<a href=PreExecution_IR.html#x343>x343</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x347>x347</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x347>x347</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 78<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x347>x347</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[2]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>Ports</strong>: {2:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
<td>
<h3 id=x338><a href=PreExecution_IR.html#x338>x338</a> = SRAMRead(mem=<a href=PreExecution_IR.html#x329>x329</a>,addr=[0],ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:24<br></text>
<text><strong>Type</strong>: Fix[TRUE,_10,_22]<br></text>
<text><strong>Aliases</strong>: 0035: x41<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x339>x339</a>, <a href=PreExecution_IR.html#x347>x347</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x329})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x338>x338</a>]<br></text>
<text><strong>AccessPattern</strong>: [AddressPattern(comps=[],ofs=Sum(ps=[],b=0),allIters={},iterStarts={})]<br></text>
<text><strong>AffineMatrices</strong>: [AccessMatrix(access=<a href=PreExecution_IR.html#x338>x338</a>,matrix=SparseMatrix(rows=[SparseVector(cols={},c=0,allIters={})],isReader=true),unroll=[],isReader=true)]<br></text>
<text><strong>ReadUses</strong>: [<a href=PreExecution_IR.html#x338>x338</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x347>x347</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x347>x347</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 73<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x347>x347</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
<td>
<h3 id=x378><a href=PreExecution_IR.html#x378>x378</a> = SRAMRead(mem=<a href=PreExecution_IR.html#x329>x329</a>,addr=[<a href=PreExecution_IR.html#b67>b67</a>],ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:26<br></text>
<text><strong>Type</strong>: Fix[TRUE,_10,_22]<br></text>
<text><strong>Aliases</strong>: 0035: x69<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x379>x379</a>, <a href=PreExecution_IR.html#x383>x383</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x329})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x378>x378</a>]<br></text>
<text><strong>AccessPattern</strong>: [AddressPattern(comps=[AffineProduct(a=Sum(ps=[Prod(xs=[],m=1)],b=0),i=<a href=PreExecution_IR.html#b67>b67</a>)],ofs=Sum(ps=[],b=0),allIters={<a href=PreExecution_IR.html#b67>b67</a>:[<a href=PreExecution_IR.html#b67>b67</a>],0:[]},iterStarts={<a href=PreExecution_IR.html#b67>b67</a>:0})]<br></text>
<text><strong>AffineMatrices</strong>: [AccessMatrix(access=<a href=PreExecution_IR.html#x378>x378</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b67>b67</a>:1},c=0,allIters={})],isReader=true),unroll=[0],isReader=true)]<br></text>
<text><strong>ReadUses</strong>: [<a href=PreExecution_IR.html#x378>x378</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x383>x383</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x383>x383</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 113<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x383>x383</a>), stage=0, block=0)<br></text>
<text><strong>InCycle</strong>: true<br></text>
<text><strong>Dispatch</strong>: {[0]:[3]}<br></text>
<text><strong>GroupId</strong>: {[0]:[0]}<br></text>
<text><strong>Ports</strong>: {3:{[0]:Port(bufferPort=Some(5),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x337><a href=PreExecution_IR.html#x337>x337</a> = SRAMNew(dims=[1],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: r<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:36:28<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0035: x40<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x346>x346</a>, <a href=PreExecution_IR.html#x351>x351</a>, <a href=PreExecution_IR.html#x362>x362</a>, <a href=PreExecution_IR.html#x388>x388</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x337>x337</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x388>x388</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x388>x388</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 71<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x388>x388</a>), stage=0, block=0)<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 3<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>Readers</strong>: [<a href=PreExecution_IR.html#x351>x351</a>, <a href=PreExecution_IR.html#x362>x362</a>]<br></text>
<text><strong>Writers</strong>: [<a href=PreExecution_IR.html#x346>x346</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x346><a href=PreExecution_IR.html#x346>x346</a> = SRAMWrite(mem=<a href=PreExecution_IR.html#x337>x337</a>,data=<a href=PreExecution_IR.html#x345>x345</a>,addr=[0],ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:18<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Aliases</strong>: 0035: x49<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x347>x347</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x337}, writes={x337})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x346>x346</a>]<br></text>
<text><strong>AccessPattern</strong>: [AddressPattern(comps=[],ofs=Sum(ps=[],b=0),allIters={},iterStarts={})]<br></text>
<text><strong>AffineMatrices</strong>: [AccessMatrix(access=<a href=PreExecution_IR.html#x346>x346</a>,matrix=SparseMatrix(rows=[SparseVector(cols={},c=0,allIters={})],isReader=false),unroll=[],isReader=false)]<br></text>
<text><strong>ReadUses</strong>: [<a href=PreExecution_IR.html#x338>x338</a>, <a href=PreExecution_IR.html#x340>x340</a>, <a href=PreExecution_IR.html#x343>x343</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x347>x347</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x347>x347</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 81<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x347>x347</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>FullDelay</strong>: 12.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(2)</th>
<td>
<h3 id=x351><a href=PreExecution_IR.html#x351>x351</a> = SRAMRead(mem=<a href=PreExecution_IR.html#x337>x337</a>,addr=[0],ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:29<br></text>
<text><strong>Type</strong>: Fix[TRUE,_10,_22]<br></text>
<text><strong>Aliases</strong>: 0035: x51<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x352>x352</a>, <a href=PreExecution_IR.html#x353>x353</a>, <a href=PreExecution_IR.html#x358>x358</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x337})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x351>x351</a>]<br></text>
<text><strong>AccessPattern</strong>: [AddressPattern(comps=[],ofs=Sum(ps=[],b=0),allIters={},iterStarts={})]<br></text>
<text><strong>AffineMatrices</strong>: [AccessMatrix(access=<a href=PreExecution_IR.html#x351>x351</a>,matrix=SparseMatrix(rows=[SparseVector(cols={},c=0,allIters={})],isReader=true),unroll=[],isReader=true)]<br></text>
<text><strong>ReadUses</strong>: [<a href=PreExecution_IR.html#x351>x351</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x358>x358</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x358>x358</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 86<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x358>x358</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
<td>
<h3 id=x362><a href=PreExecution_IR.html#x362>x362</a> = SRAMRead(mem=<a href=PreExecution_IR.html#x337>x337</a>,addr=[0],ens=[<a href=PreExecution_IR.html#x361>x361</a>])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:77<br></text>
<text><strong>Type</strong>: Fix[TRUE,_10,_22]<br></text>
<text><strong>Aliases</strong>: 0035: x55<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x364>x364</a>, <a href=PreExecution_IR.html#x369>x369</a>, <a href=PreExecution_IR.html#x365>x365</a>, <a href=PreExecution_IR.html#x367>x367</a>, <a href=PreExecution_IR.html#x366>x366</a>, <a href=PreExecution_IR.html#x363>x363</a>, <a href=PreExecution_IR.html#x371>x371</a>, <a href=PreExecution_IR.html#x368>x368</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x337})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x362>x362</a>]<br></text>
<text><strong>AccessPattern</strong>: [AddressPattern(comps=[],ofs=Sum(ps=[],b=0),allIters={},iterStarts={})]<br></text>
<text><strong>AffineMatrices</strong>: [AccessMatrix(access=<a href=PreExecution_IR.html#x362>x362</a>,matrix=SparseMatrix(rows=[SparseVector(cols={},c=0,allIters={})],isReader=true),unroll=[],isReader=true)]<br></text>
<text><strong>ReadUses</strong>: [<a href=PreExecution_IR.html#x362>x362</a>, <a href=PreExecution_IR.html#x361>x361</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x371>x371</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x371>x371</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 98<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x371>x371</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(2),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x348><a href=PreExecution_IR.html#x348>x348</a> = SRAMNew(dims=[1],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: force<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:40:32<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0035: x50<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x374>x374</a>, <a href=PreExecution_IR.html#x380>x380</a>, <a href=PreExecution_IR.html#x388>x388</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x348>x348</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x388>x388</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x388>x388</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 82<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x388>x388</a>), stage=0, block=0)<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 2<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>Readers</strong>: [<a href=PreExecution_IR.html#x380>x380</a>]<br></text>
<text><strong>Writers</strong>: [<a href=PreExecution_IR.html#x374>x374</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x374><a href=PreExecution_IR.html#x374>x374</a> = SRAMWrite(mem=<a href=PreExecution_IR.html#x348>x348</a>,data=<a href=PreExecution_IR.html#x373>x373</a>,addr=[0],ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:22<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Aliases</strong>: 0035: x65<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x375>x375</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x348}, writes={x348})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x374>x374</a>]<br></text>
<text><strong>AccessPattern</strong>: [AddressPattern(comps=[],ofs=Sum(ps=[],b=0),allIters={},iterStarts={})]<br></text>
<text><strong>AffineMatrices</strong>: [AccessMatrix(access=<a href=PreExecution_IR.html#x374>x374</a>,matrix=SparseMatrix(rows=[SparseVector(cols={},c=0,allIters={})],isReader=false),unroll=[],isReader=false)]<br></text>
<text><strong>ReadUses</strong>: [<a href=PreExecution_IR.html#x360>x360</a>, <a href=PreExecution_IR.html#x359>x359</a>, <a href=PreExecution_IR.html#x362>x362</a>, <a href=PreExecution_IR.html#x361>x361</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x375>x375</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x375>x375</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 109<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x375>x375</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x380><a href=PreExecution_IR.html#x380>x380</a> = SRAMRead(mem=<a href=PreExecution_IR.html#x348>x348</a>,addr=[0],ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:38<br></text>
<text><strong>Type</strong>: Fix[TRUE,_10,_22]<br></text>
<text><strong>Aliases</strong>: 0035: x71<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x381>x381</a>, <a href=PreExecution_IR.html#x383>x383</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x348})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x380>x380</a>]<br></text>
<text><strong>AccessPattern</strong>: [AddressPattern(comps=[],ofs=Sum(ps=[],b=0),allIters={},iterStarts={})]<br></text>
<text><strong>AffineMatrices</strong>: [AccessMatrix(access=<a href=PreExecution_IR.html#x380>x380</a>,matrix=SparseMatrix(rows=[SparseVector(cols={},c=0,allIters={})],isReader=true),unroll=[0],isReader=true)]<br></text>
<text><strong>ReadUses</strong>: [<a href=PreExecution_IR.html#x380>x380</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x383>x383</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x383>x383</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 115<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x383>x383</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[0]:[0]}<br></text>
<text><strong>GroupId</strong>: {[0]:[0]}<br></text>
<text><strong>Ports</strong>: {0:{[0]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x349><a href=PreExecution_IR.html#x349>x349</a> = RegNew(init=false)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Reg[Bit]<br></text>
<text><strong>Aliases</strong>: 0035: x230<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x356>x356</a>, <a href=PreExecution_IR.html#x360>x360</a>, <a href=PreExecution_IR.html#x361>x361</a>, <a href=PreExecution_IR.html#x388>x388</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x349>x349</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x388>x388</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x388>x388</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 83<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x388>x388</a>), stage=0, block=0)<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {}: Cyclic: N=1, B=1, alpha=<>, P=<> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 2<br></text>
<text><strong>padding</strong>: []<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>Readers</strong>: [<a href=PreExecution_IR.html#x360>x360</a>, <a href=PreExecution_IR.html#x361>x361</a>]<br></text>
<text><strong>Writers</strong>: [<a href=PreExecution_IR.html#x356>x356</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x356><a href=PreExecution_IR.html#x356>x356</a> = RegWrite(mem=<a href=PreExecution_IR.html#x349>x349</a>,data=<a href=PreExecution_IR.html#x354>x354</a>,ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Aliases</strong>: 0035: x233<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x358>x358</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x349}, writes={x349})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x356>x356</a>]<br></text>
<text><strong>AccessPattern</strong>: [AddressPattern(comps=[],ofs=Sum(ps=[],b=0),allIters={},iterStarts={})]<br></text>
<text><strong>AffineMatrices</strong>: [AccessMatrix(access=<a href=PreExecution_IR.html#x356>x356</a>,matrix=SparseMatrix(rows=[SparseVector(cols={},c=0,allIters={})],isReader=false),unroll=[],isReader=false)]<br></text>
<text><strong>ReadUses</strong>: [<a href=PreExecution_IR.html#x351>x351</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x358>x358</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x358>x358</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 91<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x358>x358</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>FullDelay</strong>: 4.6<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(2)</th>
<td>
<h3 id=x360><a href=PreExecution_IR.html#x360>x360</a> = RegRead(mem=<a href=PreExecution_IR.html#x349>x349</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Aliases</strong>: 0035: x242, 0031: x237<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x373>x373</a>, <a href=PreExecution_IR.html#x388>x388</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x349})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x360>x360</a>]<br></text>
<text><strong>AccessPattern</strong>: []<br></text>
<text><strong>AffineMatrices</strong>: [AccessMatrix(access=<a href=PreExecution_IR.html#x360>x360</a>,matrix=SparseMatrix(rows=[],isReader=true),unroll=[],isReader=true)]<br></text>
<text><strong>ReadUses</strong>: [<a href=PreExecution_IR.html#x360>x360</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x388>x388</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x373>x373</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 94<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x373>x373</a>), stage=-1, block=-1)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=1,castgroup=[1],broadcast=[0])}}<br></text>
</td>
<td>
<h3 id=x361><a href=PreExecution_IR.html#x361>x361</a> = RegRead(mem=<a href=PreExecution_IR.html#x349>x349</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Aliases</strong>: 0035: x243, 0031: x237<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x362>x362</a>, <a href=PreExecution_IR.html#x371>x371</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x349})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x361>x361</a>]<br></text>
<text><strong>AccessPattern</strong>: []<br></text>
<text><strong>AffineMatrices</strong>: [AccessMatrix(access=<a href=PreExecution_IR.html#x361>x361</a>,matrix=SparseMatrix(rows=[],isReader=true),unroll=[],isReader=true)]<br></text>
<text><strong>ReadUses</strong>: [<a href=PreExecution_IR.html#x361>x361</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x371>x371</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x371>x371</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 97<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x371>x371</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x350><a href=PreExecution_IR.html#x350>x350</a> = RegNew(init=false)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:24<br></text>
<text><strong>Type</strong>: Reg[Bit]<br></text>
<text><strong>Aliases</strong>: 0035: x231<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x357>x357</a>, <a href=PreExecution_IR.html#x359>x359</a>, <a href=PreExecution_IR.html#x388>x388</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x350>x350</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x388>x388</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x388>x388</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 84<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x388>x388</a>), stage=0, block=0)<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {}: Cyclic: N=1, B=1, alpha=<>, P=<> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 2<br></text>
<text><strong>padding</strong>: []<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>Readers</strong>: [<a href=PreExecution_IR.html#x359>x359</a>]<br></text>
<text><strong>Writers</strong>: [<a href=PreExecution_IR.html#x357>x357</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x357><a href=PreExecution_IR.html#x357>x357</a> = RegWrite(mem=<a href=PreExecution_IR.html#x350>x350</a>,data=<a href=PreExecution_IR.html#x355>x355</a>,ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:24<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Aliases</strong>: 0035: x234<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x358>x358</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x350}, writes={x350})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x357>x357</a>]<br></text>
<text><strong>AccessPattern</strong>: [AddressPattern(comps=[],ofs=Sum(ps=[],b=0),allIters={},iterStarts={})]<br></text>
<text><strong>AffineMatrices</strong>: [AccessMatrix(access=<a href=PreExecution_IR.html#x357>x357</a>,matrix=SparseMatrix(rows=[SparseVector(cols={},c=0,allIters={})],isReader=false),unroll=[],isReader=false)]<br></text>
<text><strong>ReadUses</strong>: [<a href=PreExecution_IR.html#x351>x351</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x358>x358</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x358>x358</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 92<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x358>x358</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>FullDelay</strong>: 4.8<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x359><a href=PreExecution_IR.html#x359>x359</a> = RegRead(mem=<a href=PreExecution_IR.html#x350>x350</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:24<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Aliases</strong>: 0035: x241, 0031: x238<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x373>x373</a>, <a href=PreExecution_IR.html#x388>x388</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x350})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x359>x359</a>]<br></text>
<text><strong>AccessPattern</strong>: []<br></text>
<text><strong>AffineMatrices</strong>: [AccessMatrix(access=<a href=PreExecution_IR.html#x359>x359</a>,matrix=SparseMatrix(rows=[],isReader=true),unroll=[],isReader=true)]<br></text>
<text><strong>ReadUses</strong>: [<a href=PreExecution_IR.html#x359>x359</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x388>x388</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x373>x373</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 93<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x373>x373</a>), stage=-1, block=-1)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x397><a href=PreExecution_IR.html#x397>x397</a> = StreamOutNew(bus=BurstCmdBus())</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:54:16<br></text>
<text><strong>Type</strong>: StreamOut[BurstCmd]<br></text>
<text><strong>Aliases</strong>: 0035: x167<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x420>x420</a>, <a href=PreExecution_IR.html#x439>x439</a>, <a href=PreExecution_IR.html#x443>x443</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x397>x397</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>AlignedTransfer</strong>: false<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x443>x443</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x443>x443</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 130<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x443>x443</a>), stage=0, block=0)<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 1<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>Writers</strong>: [<a href=PreExecution_IR.html#x420>x420</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x420><a href=PreExecution_IR.html#x420>x420</a> = StreamOutWrite(mem=<a href=PreExecution_IR.html#x397>x397</a>,data=<a href=PreExecution_IR.html#x418>x418</a>,ens=[<a href=PreExecution_IR.html#x419>x419</a>])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:54:16<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Aliases</strong>: 0035: x188<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x424>x424</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x397}, writes={x397})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x420>x420</a>]<br></text>
<text><strong>AccessPattern</strong>: [AddressPattern(comps=[AffineProduct(a=Sum(ps=[],b=1),i=<a href=PreExecution_IR.html#b256>b256</a>)],ofs=Sum(ps=[],b=0),allIters={<a href=PreExecution_IR.html#b256>b256</a>:[<a href=PreExecution_IR.html#b256>b256</a>],0:[]},iterStarts={<a href=PreExecution_IR.html#b256>b256</a>:0})]<br></text>
<text><strong>AffineMatrices</strong>: [AccessMatrix(access=<a href=PreExecution_IR.html#x420>x420</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b256>b256</a>:1},c=0,allIters={})],isReader=false),unroll=[0],isReader=false)]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x424>x424</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x424>x424</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 156<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x424>x424</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[0]:[0]}<br></text>
<text><strong>GroupId</strong>: {[0]:[0]}<br></text>
<text><strong>Ports</strong>: {0:{[0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>FullDelay</strong>: 9.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x398><a href=PreExecution_IR.html#x398>x398</a> = StreamOutNew(bus=BurstFullDataBus())</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:54:16<br></text>
<text><strong>Type</strong>: StreamOut[Tup2[Fix[TRUE,_10,_22],Bit]]<br></text>
<text><strong>Aliases</strong>: 0035: x168<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x436>x436</a>, <a href=PreExecution_IR.html#x439>x439</a>, <a href=PreExecution_IR.html#x443>x443</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x398>x398</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x443>x443</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x443>x443</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 131<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x443>x443</a>), stage=0, block=0)<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 1<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>Writers</strong>: [<a href=PreExecution_IR.html#x436>x436</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x436><a href=PreExecution_IR.html#x436>x436</a> = StreamOutWrite(mem=<a href=PreExecution_IR.html#x398>x398</a>,data=<a href=PreExecution_IR.html#x435>x435</a>,ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:54:16<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Aliases</strong>: 0035: x210<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x437>x437</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x398}, writes={x398})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x436>x436</a>]<br></text>
<text><strong>AccessPattern</strong>: [AddressPattern(comps=[AffineProduct(a=Sum(ps=[],b=1),i=<a href=PreExecution_IR.html#b256>b256</a>), AffineProduct(a=Sum(ps=[],b=1),i=<a href=PreExecution_IR.html#b195>b195</a>)],ofs=Sum(ps=[],b=0),allIters={<a href=PreExecution_IR.html#b256>b256</a>:[<a href=PreExecution_IR.html#b256>b256</a>],<a href=PreExecution_IR.html#b195>b195</a>:[<a href=PreExecution_IR.html#b195>b195</a>],0:[]},iterStarts={<a href=PreExecution_IR.html#b256>b256</a>:0,<a href=PreExecution_IR.html#b195>b195</a>:0})]<br></text>
<text><strong>AffineMatrices</strong>: [AccessMatrix(access=<a href=PreExecution_IR.html#x436>x436</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b256>b256</a>:1,<a href=PreExecution_IR.html#b195>b195</a>:1},c=0,allIters={})],isReader=false),unroll=[0, 0],isReader=false)]<br></text>
<text><strong>ReadUses</strong>: [<a href=PreExecution_IR.html#x434>x434</a>, <a href=PreExecution_IR.html#x428>x428</a>, <a href=PreExecution_IR.html#x430>x430</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x437>x437</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x437>x437</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 172<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x437>x437</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[0, 0]:[0]}<br></text>
<text><strong>GroupId</strong>: {[0, 0]:[0]}<br></text>
<text><strong>Ports</strong>: {0:{[0, 0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>FullDelay</strong>: 5.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x399><a href=PreExecution_IR.html#x399>x399</a> = StreamInNew(bus=BurstAckBus())</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:54:16<br></text>
<text><strong>Type</strong>: StreamIn[Bit]<br></text>
<text><strong>Aliases</strong>: 0035: x169<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x439>x439</a>, <a href=PreExecution_IR.html#x440>x440</a>, <a href=PreExecution_IR.html#x443>x443</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x399>x399</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x443>x443</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x443>x443</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 132<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x443>x443</a>), stage=0, block=0)<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 1<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>Readers</strong>: [<a href=PreExecution_IR.html#x440>x440</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x440><a href=PreExecution_IR.html#x440>x440</a> = StreamInRead(mem=<a href=PreExecution_IR.html#x399>x399</a>,ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:54:16<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Aliases</strong>: 0035: x214<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x441>x441</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x399}, writes={x399})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x440>x440</a>]<br></text>
<text><strong>AccessPattern</strong>: [AddressPattern(comps=[AffineProduct(a=Sum(ps=[],b=1),i=<a href=PreExecution_IR.html#b256>b256</a>)],ofs=Sum(ps=[],b=0),allIters={<a href=PreExecution_IR.html#b256>b256</a>:[<a href=PreExecution_IR.html#b256>b256</a>],0:[]},iterStarts={<a href=PreExecution_IR.html#b256>b256</a>:0})]<br></text>
<text><strong>AffineMatrices</strong>: [AccessMatrix(access=<a href=PreExecution_IR.html#x440>x440</a>,matrix=SparseMatrix(rows=[SparseVector(cols={<a href=PreExecution_IR.html#b256>b256</a>:1},c=0,allIters={})],isReader=true),unroll=[0],isReader=true)]<br></text>
<text><strong>ReadUses</strong>: [<a href=PreExecution_IR.html#x440>x440</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x441>x441</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x441>x441</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 175<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x441>x441</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[0]:[0]}<br></text>
<text><strong>GroupId</strong>: {[0]:[0]}<br></text>
<text><strong>Ports</strong>: {0:{[0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x402><a href=PreExecution_IR.html#x402>x402</a> = RegNew(init=0)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:54:16<br></text>
<text><strong>Type</strong>: Reg[Fix[TRUE,_32,_0]]<br></text>
<text><strong>Aliases</strong>: 0035: x170<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x421>x421</a>, <a href=PreExecution_IR.html#x428>x428</a>, <a href=PreExecution_IR.html#x438>x438</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x402>x402</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x438>x438</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x438>x438</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 137<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x438>x438</a>), stage=0, block=0)<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {}: Cyclic: N=1, B=1, alpha=<>, P=<> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 1<br></text>
<text><strong>padding</strong>: []<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>Readers</strong>: [<a href=PreExecution_IR.html#x428>x428</a>]<br></text>
<text><strong>Writers</strong>: [<a href=PreExecution_IR.html#x421>x421</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x421><a href=PreExecution_IR.html#x421>x421</a> = RegWrite(mem=<a href=PreExecution_IR.html#x402>x402</a>,data=<a href=PreExecution_IR.html#x409>x409</a>,ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:54:16<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Aliases</strong>: 0035: x189<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x424>x424</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x402}, writes={x402})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x421>x421</a>]<br></text>
<text><strong>AccessPattern</strong>: [AddressPattern(comps=[],ofs=Sum(ps=[],b=0),allIters={},iterStarts={})]<br></text>
<text><strong>AffineMatrices</strong>: [AccessMatrix(access=<a href=PreExecution_IR.html#x421>x421</a>,matrix=SparseMatrix(rows=[SparseVector(cols={},c=0,allIters={})],isReader=false),unroll=[],isReader=false)]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x424>x424</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x424>x424</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 157<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x424>x424</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>FullDelay</strong>: 7.4<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x428><a href=PreExecution_IR.html#x428>x428</a> = RegRead(mem=<a href=PreExecution_IR.html#x402>x402</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:54:16<br></text>
<text><strong>Type</strong>: Fix[TRUE,_32,_0]<br></text>
<text><strong>Aliases</strong>: 0035: x201<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x429>x429</a>, <a href=PreExecution_IR.html#x433>x433</a>, <a href=PreExecution_IR.html#x437>x437</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x402})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x428>x428</a>]<br></text>
<text><strong>AccessPattern</strong>: []<br></text>
<text><strong>AffineMatrices</strong>: [AccessMatrix(access=<a href=PreExecution_IR.html#x428>x428</a>,matrix=SparseMatrix(rows=[],isReader=true),unroll=[0],isReader=true)]<br></text>
<text><strong>ReadUses</strong>: [<a href=PreExecution_IR.html#x428>x428</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x437>x437</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x437>x437</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 164<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x437>x437</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[0]:[0]}<br></text>
<text><strong>GroupId</strong>: {[0]:[0]}<br></text>
<text><strong>Ports</strong>: {0:{[0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x403><a href=PreExecution_IR.html#x403>x403</a> = RegNew(init=0)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:54:16<br></text>
<text><strong>Type</strong>: Reg[Fix[TRUE,_32,_0]]<br></text>
<text><strong>Aliases</strong>: 0035: x171<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x422>x422</a>, <a href=PreExecution_IR.html#x430>x430</a>, <a href=PreExecution_IR.html#x438>x438</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x403>x403</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x438>x438</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x438>x438</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 138<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x438>x438</a>), stage=0, block=0)<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {}: Cyclic: N=1, B=1, alpha=<>, P=<> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 1<br></text>
<text><strong>padding</strong>: []<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>Readers</strong>: [<a href=PreExecution_IR.html#x430>x430</a>]<br></text>
<text><strong>Writers</strong>: [<a href=PreExecution_IR.html#x422>x422</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x422><a href=PreExecution_IR.html#x422>x422</a> = RegWrite(mem=<a href=PreExecution_IR.html#x403>x403</a>,data=<a href=PreExecution_IR.html#x410>x410</a>,ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:54:16<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Aliases</strong>: 0035: x190<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x424>x424</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x403}, writes={x403})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x422>x422</a>]<br></text>
<text><strong>AccessPattern</strong>: [AddressPattern(comps=[],ofs=Sum(ps=[],b=0),allIters={},iterStarts={})]<br></text>
<text><strong>AffineMatrices</strong>: [AccessMatrix(access=<a href=PreExecution_IR.html#x422>x422</a>,matrix=SparseMatrix(rows=[SparseVector(cols={},c=0,allIters={})],isReader=false),unroll=[],isReader=false)]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x424>x424</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x424>x424</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 158<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x424>x424</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>FullDelay</strong>: 8.4<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x430><a href=PreExecution_IR.html#x430>x430</a> = RegRead(mem=<a href=PreExecution_IR.html#x403>x403</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:54:16<br></text>
<text><strong>Type</strong>: Fix[TRUE,_32,_0]<br></text>
<text><strong>Aliases</strong>: 0035: x203<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x431>x431</a>, <a href=PreExecution_IR.html#x437>x437</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x403})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x430>x430</a>]<br></text>
<text><strong>AccessPattern</strong>: []<br></text>
<text><strong>AffineMatrices</strong>: [AccessMatrix(access=<a href=PreExecution_IR.html#x430>x430</a>,matrix=SparseMatrix(rows=[],isReader=true),unroll=[0],isReader=true)]<br></text>
<text><strong>ReadUses</strong>: [<a href=PreExecution_IR.html#x430>x430</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x437>x437</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x437>x437</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 166<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x437>x437</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[0]:[0]}<br></text>
<text><strong>GroupId</strong>: {[0]:[0]}<br></text>
<text><strong>Ports</strong>: {0:{[0]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x404><a href=PreExecution_IR.html#x404>x404</a> = RegNew(init=0)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:54:16<br></text>
<text><strong>Type</strong>: Reg[Fix[TRUE,_32,_0]]<br></text>
<text><strong>Aliases</strong>: 0035: x172<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x423>x423</a>, <a href=PreExecution_IR.html#x425>x425</a>, <a href=PreExecution_IR.html#x438>x438</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x404>x404</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x438>x438</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x438>x438</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 139<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x438>x438</a>), stage=0, block=0)<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {}: Cyclic: N=1, B=1, alpha=<>, P=<> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 1<br></text>
<text><strong>padding</strong>: []<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>Readers</strong>: [<a href=PreExecution_IR.html#x425>x425</a>]<br></text>
<text><strong>Writers</strong>: [<a href=PreExecution_IR.html#x423>x423</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x423><a href=PreExecution_IR.html#x423>x423</a> = RegWrite(mem=<a href=PreExecution_IR.html#x404>x404</a>,data=<a href=PreExecution_IR.html#x413>x413</a>,ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:54:16<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Aliases</strong>: 0035: x191<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x424>x424</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x404}, writes={x404})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x423>x423</a>]<br></text>
<text><strong>AccessPattern</strong>: [AddressPattern(comps=[],ofs=Sum(ps=[],b=0),allIters={},iterStarts={})]<br></text>
<text><strong>AffineMatrices</strong>: [AccessMatrix(access=<a href=PreExecution_IR.html#x423>x423</a>,matrix=SparseMatrix(rows=[SparseVector(cols={},c=0,allIters={})],isReader=false),unroll=[],isReader=false)]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x424>x424</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x424>x424</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 159<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x424>x424</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>FullDelay</strong>: 8.8<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x425><a href=PreExecution_IR.html#x425>x425</a> = RegRead(mem=<a href=PreExecution_IR.html#x404>x404</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:54:16<br></text>
<text><strong>Type</strong>: Fix[TRUE,_32,_0]<br></text>
<text><strong>Aliases</strong>: 0035: x244, 0031: x193<br></text>
<text><strong>Consumers</strong>: [<a href=PreExecution_IR.html#x426>x426</a>, <a href=PreExecution_IR.html#x438>x438</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x404})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=PreExecution_IR.html#x425>x425</a>]<br></text>
<text><strong>AccessPattern</strong>: [AddressPattern(comps=[],ofs=Sum(ps=[Prod(xs=[<a href=PreExecution_IR.html#x412>x412</a>],m=16)],b=0),allIters={<a href=PreExecution_IR.html#x412>x412</a>:[<a href=PreExecution_IR.html#b256>b256</a>]},iterStarts={})]<br></text>
<text><strong>AffineMatrices</strong>: [AccessMatrix(access=<a href=PreExecution_IR.html#x425>x425</a>,matrix=SparseMatrix(rows=[],isReader=true),unroll=[],isReader=true)]<br></text>
<text><strong>ReadUses</strong>: [<a href=PreExecution_IR.html#x425>x425</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=PreExecution_IR.html#x438>x438</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=PreExecution_IR.html#x437>x437</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 160<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=PreExecution_IR.html#x437>x437</a>), stage=-1, block=-1)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x468><a href=IR.html#x468>x468</a> = DRAMHostNew(dims=[100, 3],zero=0)</h3>
<text><strong>Name</strong>: A_dram<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:15:25<br></text>
<text><strong>Type</strong>: DRAM2[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x265, 0035: x13<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x469>x469</a>, <a href=IR.html#x492>x492</a>, <a href=IR.html#x495>x495</a>, <a href=IR.html#x500>x500</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x468>x468</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<h3 id=x470><a href=IR.html#x470>x470</a> = DRAMHostNew(dims=[100, 3],zero=0)</h3>
<text><strong>Name</strong>: out_host<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:17:27<br></text>
<text><strong>Type</strong>: DRAM2[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x267, 0035: x15<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2881>x2881</a>, <a href=IR.html#x2884>x2884</a>, <a href=IR.html#x2911>x2911</a>, <a href=IR.html#x2918>x2918</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x470>x470</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<h3 id=x471><a href=IR.html#x471>x471</a> = SRAMNew(dims=[100, 3],evidence$1=SRAM2[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: A_sram_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:19:27<br></text>
<text><strong>Type</strong>: SRAM2[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x268, 0035: x16<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1090>x1090</a>, <a href=IR.html#x861>x861</a>, <a href=IR.html#x1901>x1901</a>, <a href=IR.html#x1714>x1714</a>, <a href=IR.html#x1298>x1298</a>, <a href=IR.html#x1069>x1069</a>, <a href=IR.html#x2338>x2338</a>, <a href=IR.html#x2317>x2317</a>, <a href=IR.html#x2109>x2109</a>, <a href=IR.html#x2525>x2525</a>, <a href=IR.html#x2130>x2130</a>, <a href=IR.html#x1693>x1693</a>, <a href=IR.html#x653>x653</a>, <a href=IR.html#x444>x444</a>, <a href=IR.html#x1506>x1506</a>, <a href=IR.html#x539>x539</a>, <a href=IR.html#x1922>x1922</a>, <a href=IR.html#x1485>x1485</a>, <a href=IR.html#x1277>x1277</a>, <a href=IR.html#x674>x674</a>, <a href=IR.html#x2546>x2546</a>, <a href=IR.html#x882>x882</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x471>x471</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x444>x444</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x444>x444</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 0<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x444>x444</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=10, B=1, alpha=<1>, P=<10> (176 solutions, 46 checks)</li>
<li>Dims {1}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 1<br></text>
<text><strong>padding</strong>: [0, 0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x268>x268</a><br></text>
<text><strong>Padding</strong>: [0, 0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1090>x1090</a>, <a href=IR.html#x861>x861</a>, <a href=IR.html#x1901>x1901</a>, <a href=IR.html#x1714>x1714</a>, <a href=IR.html#x1298>x1298</a>, <a href=IR.html#x1069>x1069</a>, <a href=IR.html#x2338>x2338</a>, <a href=IR.html#x2317>x2317</a>, <a href=IR.html#x2109>x2109</a>, <a href=IR.html#x2525>x2525</a>, <a href=IR.html#x2130>x2130</a>, <a href=IR.html#x1693>x1693</a>, <a href=IR.html#x653>x653</a>, <a href=IR.html#x1506>x1506</a>, <a href=IR.html#x1922>x1922</a>, <a href=IR.html#x1485>x1485</a>, <a href=IR.html#x1277>x1277</a>, <a href=IR.html#x674>x674</a>, <a href=IR.html#x2546>x2546</a>, <a href=IR.html#x882>x882</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x539>x539</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x539><a href=IR.html#x539>x539</a> = SRAMBankedWrite(mem=<a href=IR.html#x471>x471</a>,data=[<a href=IR.html#x3137>x3137</a>],bank=[[<a href=IR.html#x3139>x3139</a>, 0]],ofs=[<a href=IR.html#x538>x538</a>],enss=[[<a href=IR.html#x3138>x3138</a>, <a href=IR.html#x3140>x3140</a>, <a href=IR.html#x3136>x3136</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:21:14<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x541>x541</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x471}, writes={x471})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x539>x539</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x522>x522</a>, <a href=IR.html#x528>x528</a>, <a href=IR.html#x524>x524</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x541>x541</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x541>x541</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 52<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x541>x541</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x317>x317</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 22.2<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(20)</th>
<td>
<h3 id=x2109><a href=IR.html#x2109>x2109</a> = SRAMBankedRead(mem=<a href=IR.html#x471>x471</a>,bank=[[7, 0]],ofs=[<a href=IR.html#x2108>x2108</a>],enss=[[<a href=IR.html#x3569>x3569</a>, <a href=IR.html#x3570>x3570</a>, <a href=IR.html#x3571>x3571</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:51<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2110>x2110</a>, <a href=IR.html#x2123>x2123</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x471})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2109>x2109</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2109>x2109</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2123>x2123</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2123>x2123</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 67<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2123>x2123</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x332>x332</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=7,castgroup=[7],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 22.2<br></text>
</td>
<td>
<h3 id=x861><a href=IR.html#x861>x861</a> = SRAMBankedRead(mem=<a href=IR.html#x471>x471</a>,bank=[[1, 0]],ofs=[<a href=IR.html#x860>x860</a>],enss=[[<a href=IR.html#x3205>x3205</a>, <a href=IR.html#x3203>x3203</a>, <a href=IR.html#x3204>x3204</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:51<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x862>x862</a>, <a href=IR.html#x875>x875</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x471})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x861>x861</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x861>x861</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x875>x875</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x875>x875</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 67<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x875>x875</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x332>x332</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=1,castgroup=[1],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 22.2<br></text>
</td>
<td>
<h3 id=x1298><a href=IR.html#x1298>x1298</a> = SRAMBankedRead(mem=<a href=IR.html#x471>x471</a>,bank=[[3, 0]],ofs=[<a href=IR.html#x1297>x1297</a>],enss=[[<a href=IR.html#x3339>x3339</a>, <a href=IR.html#x3338>x3338</a>, <a href=IR.html#x3340>x3340</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:51<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1299>x1299</a>, <a href=IR.html#x1312>x1312</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x471})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1298>x1298</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1298>x1298</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1312>x1312</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1312>x1312</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 67<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1312>x1312</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x332>x332</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=3,castgroup=[3],broadcast=[1])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 22.2<br></text>
</td>
<td>
<h3 id=x1922><a href=IR.html#x1922>x1922</a> = SRAMBankedRead(mem=<a href=IR.html#x471>x471</a>,bank=[[6, 0]],ofs=[<a href=IR.html#x1921>x1921</a>],enss=[[<a href=IR.html#x3523>x3523</a>, <a href=IR.html#x3521>x3521</a>, <a href=IR.html#x3522>x3522</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:51<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1923>x1923</a>, <a href=IR.html#x1936>x1936</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x471})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1922>x1922</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1922>x1922</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1936>x1936</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1936>x1936</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 67<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1936>x1936</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x332>x332</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=6,castgroup=[6],broadcast=[1])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 22.2<br></text>
</td>
<td>
<h3 id=x1714><a href=IR.html#x1714>x1714</a> = SRAMBankedRead(mem=<a href=IR.html#x471>x471</a>,bank=[[5, 0]],ofs=[<a href=IR.html#x1713>x1713</a>],enss=[[<a href=IR.html#x3461>x3461</a>, <a href=IR.html#x3460>x3460</a>, <a href=IR.html#x3462>x3462</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:51<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1715>x1715</a>, <a href=IR.html#x1728>x1728</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x471})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1714>x1714</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1714>x1714</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1728>x1728</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1728>x1728</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 67<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1728>x1728</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x332>x332</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=5,castgroup=[5],broadcast=[1])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 22.2<br></text>
</td>
<td>
<h3 id=x2317><a href=IR.html#x2317>x2317</a> = SRAMBankedRead(mem=<a href=IR.html#x471>x471</a>,bank=[[8, 0]],ofs=[<a href=IR.html#x2316>x2316</a>],enss=[[<a href=IR.html#x3631>x3631</a>, <a href=IR.html#x3632>x3632</a>, <a href=IR.html#x3630>x3630</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:51<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2318>x2318</a>, <a href=IR.html#x2331>x2331</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x471})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2317>x2317</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2317>x2317</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2331>x2331</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2331>x2331</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 67<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2331>x2331</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x332>x332</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=8,castgroup=[8],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 22.2<br></text>
</td>
<td>
<h3 id=x2546><a href=IR.html#x2546>x2546</a> = SRAMBankedRead(mem=<a href=IR.html#x471>x471</a>,bank=[[9, 0]],ofs=[<a href=IR.html#x2545>x2545</a>],enss=[[<a href=IR.html#x3704>x3704</a>, <a href=IR.html#x3706>x3706</a>, <a href=IR.html#x3705>x3705</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:51<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2547>x2547</a>, <a href=IR.html#x2560>x2560</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x471})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2546>x2546</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2546>x2546</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2560>x2560</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2560>x2560</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 67<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2560>x2560</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x332>x332</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=9,castgroup=[9],broadcast=[1])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 22.2<br></text>
</td>
<td>
<h3 id=x674><a href=IR.html#x674>x674</a> = SRAMBankedRead(mem=<a href=IR.html#x471>x471</a>,bank=[[0, 0]],ofs=[<a href=IR.html#x673>x673</a>],enss=[[<a href=IR.html#x3157>x3157</a>, <a href=IR.html#x3156>x3156</a>, <a href=IR.html#x3155>x3155</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:51<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x675>x675</a>, <a href=IR.html#x688>x688</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x471})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x674>x674</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x674>x674</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x688>x688</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x688>x688</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 67<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x688>x688</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x332>x332</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[1])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 22.2<br></text>
</td>
<td>
<h3 id=x2338><a href=IR.html#x2338>x2338</a> = SRAMBankedRead(mem=<a href=IR.html#x471>x471</a>,bank=[[8, 0]],ofs=[<a href=IR.html#x2337>x2337</a>],enss=[[<a href=IR.html#x3645>x3645</a>, <a href=IR.html#x3643>x3643</a>, <a href=IR.html#x3644>x3644</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:51<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2339>x2339</a>, <a href=IR.html#x2352>x2352</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x471})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2338>x2338</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2338>x2338</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2352>x2352</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2352>x2352</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 67<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2352>x2352</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x332>x332</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=8,castgroup=[8],broadcast=[1])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 22.2<br></text>
</td>
<td>
<h3 id=x2525><a href=IR.html#x2525>x2525</a> = SRAMBankedRead(mem=<a href=IR.html#x471>x471</a>,bank=[[9, 0]],ofs=[<a href=IR.html#x2524>x2524</a>],enss=[[<a href=IR.html#x3691>x3691</a>, <a href=IR.html#x3693>x3693</a>, <a href=IR.html#x3692>x3692</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:51<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2526>x2526</a>, <a href=IR.html#x2539>x2539</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x471})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2525>x2525</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2525>x2525</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2539>x2539</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2539>x2539</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 67<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2539>x2539</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x332>x332</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=9,castgroup=[9],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 22.2<br></text>
</td>
<td>
<h3 id=x1090><a href=IR.html#x1090>x1090</a> = SRAMBankedRead(mem=<a href=IR.html#x471>x471</a>,bank=[[2, 0]],ofs=[<a href=IR.html#x1089>x1089</a>],enss=[[<a href=IR.html#x3279>x3279</a>, <a href=IR.html#x3278>x3278</a>, <a href=IR.html#x3277>x3277</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:51<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1091>x1091</a>, <a href=IR.html#x1104>x1104</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x471})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1090>x1090</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1090>x1090</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1104>x1104</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1104>x1104</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 67<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1104>x1104</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x332>x332</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=2,castgroup=[2],broadcast=[1])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 22.2<br></text>
</td>
<td>
<h3 id=x653><a href=IR.html#x653>x653</a> = SRAMBankedRead(mem=<a href=IR.html#x471>x471</a>,bank=[[0, 0]],ofs=[<a href=IR.html#x652>x652</a>],enss=[[<a href=IR.html#x3143>x3143</a>, <a href=IR.html#x3144>x3144</a>, <a href=IR.html#x3142>x3142</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:51<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x654>x654</a>, <a href=IR.html#x667>x667</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x471})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x653>x653</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x653>x653</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x667>x667</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x667>x667</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 67<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x667>x667</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x332>x332</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 22.2<br></text>
</td>
<td>
<h3 id=x1277><a href=IR.html#x1277>x1277</a> = SRAMBankedRead(mem=<a href=IR.html#x471>x471</a>,bank=[[3, 0]],ofs=[<a href=IR.html#x1276>x1276</a>],enss=[[<a href=IR.html#x3326>x3326</a>, <a href=IR.html#x3325>x3325</a>, <a href=IR.html#x3327>x3327</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:51<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1278>x1278</a>, <a href=IR.html#x1291>x1291</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x471})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1277>x1277</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1277>x1277</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1291>x1291</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1291>x1291</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 67<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1291>x1291</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x332>x332</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=3,castgroup=[3],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 22.2<br></text>
</td>
<td>
<h3 id=x1901><a href=IR.html#x1901>x1901</a> = SRAMBankedRead(mem=<a href=IR.html#x471>x471</a>,bank=[[6, 0]],ofs=[<a href=IR.html#x1900>x1900</a>],enss=[[<a href=IR.html#x3508>x3508</a>, <a href=IR.html#x3509>x3509</a>, <a href=IR.html#x3510>x3510</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:51<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1902>x1902</a>, <a href=IR.html#x1915>x1915</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x471})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1901>x1901</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1901>x1901</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1915>x1915</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1915>x1915</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 67<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1915>x1915</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x332>x332</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=6,castgroup=[6],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 22.2<br></text>
</td>
<td>
<h3 id=x1485><a href=IR.html#x1485>x1485</a> = SRAMBankedRead(mem=<a href=IR.html#x471>x471</a>,bank=[[4, 0]],ofs=[<a href=IR.html#x1484>x1484</a>],enss=[[<a href=IR.html#x3388>x3388</a>, <a href=IR.html#x3386>x3386</a>, <a href=IR.html#x3387>x3387</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:51<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1486>x1486</a>, <a href=IR.html#x1499>x1499</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x471})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1485>x1485</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1485>x1485</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1499>x1499</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1499>x1499</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 67<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1499>x1499</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x332>x332</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=4,castgroup=[4],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 22.2<br></text>
</td>
<td>
<h3 id=x1506><a href=IR.html#x1506>x1506</a> = SRAMBankedRead(mem=<a href=IR.html#x471>x471</a>,bank=[[4, 0]],ofs=[<a href=IR.html#x1505>x1505</a>],enss=[[<a href=IR.html#x3399>x3399</a>, <a href=IR.html#x3401>x3401</a>, <a href=IR.html#x3400>x3400</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:51<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1507>x1507</a>, <a href=IR.html#x1520>x1520</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x471})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1506>x1506</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1506>x1506</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1520>x1520</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1520>x1520</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 67<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1520>x1520</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x332>x332</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=4,castgroup=[4],broadcast=[1])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 22.2<br></text>
</td>
<td>
<h3 id=x2130><a href=IR.html#x2130>x2130</a> = SRAMBankedRead(mem=<a href=IR.html#x471>x471</a>,bank=[[7, 0]],ofs=[<a href=IR.html#x2129>x2129</a>],enss=[[<a href=IR.html#x3582>x3582</a>, <a href=IR.html#x3584>x3584</a>, <a href=IR.html#x3583>x3583</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:51<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2131>x2131</a>, <a href=IR.html#x2144>x2144</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x471})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2130>x2130</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2130>x2130</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2144>x2144</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2144>x2144</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 67<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2144>x2144</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x332>x332</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=7,castgroup=[7],broadcast=[1])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 22.2<br></text>
</td>
<td>
<h3 id=x1693><a href=IR.html#x1693>x1693</a> = SRAMBankedRead(mem=<a href=IR.html#x471>x471</a>,bank=[[5, 0]],ofs=[<a href=IR.html#x1692>x1692</a>],enss=[[<a href=IR.html#x3448>x3448</a>, <a href=IR.html#x3449>x3449</a>, <a href=IR.html#x3447>x3447</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:51<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1694>x1694</a>, <a href=IR.html#x1707>x1707</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x471})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1693>x1693</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1693>x1693</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1707>x1707</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1707>x1707</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 67<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1707>x1707</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x332>x332</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=5,castgroup=[5],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 22.2<br></text>
</td>
<td>
<h3 id=x1069><a href=IR.html#x1069>x1069</a> = SRAMBankedRead(mem=<a href=IR.html#x471>x471</a>,bank=[[2, 0]],ofs=[<a href=IR.html#x1068>x1068</a>],enss=[[<a href=IR.html#x3266>x3266</a>, <a href=IR.html#x3264>x3264</a>, <a href=IR.html#x3265>x3265</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:51<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1070>x1070</a>, <a href=IR.html#x1083>x1083</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x471})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1069>x1069</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1069>x1069</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1083>x1083</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1083>x1083</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 67<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1083>x1083</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x332>x332</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=2,castgroup=[2],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 22.2<br></text>
</td>
<td>
<h3 id=x882><a href=IR.html#x882>x882</a> = SRAMBankedRead(mem=<a href=IR.html#x471>x471</a>,bank=[[1, 0]],ofs=[<a href=IR.html#x881>x881</a>],enss=[[<a href=IR.html#x3216>x3216</a>, <a href=IR.html#x3218>x3218</a>, <a href=IR.html#x3217>x3217</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:51<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x883>x883</a>, <a href=IR.html#x896>x896</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x471})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x882>x882</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x882>x882</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x896>x896</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x896>x896</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 67<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x896>x896</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x332>x332</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=1,castgroup=[1],broadcast=[1])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 22.2<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x472><a href=IR.html#x472>x472</a> = SRAMNew(dims=[100, 3],evidence$1=SRAM2[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: A_sram_1<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:19:27<br></text>
<text><strong>Type</strong>: SRAM2[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x268, 0035: x16<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1491>x1491</a>, <a href=IR.html#x2344>x2344</a>, <a href=IR.html#x2115>x2115</a>, <a href=IR.html#x1720>x1720</a>, <a href=IR.html#x1699>x1699</a>, <a href=IR.html#x680>x680</a>, <a href=IR.html#x1907>x1907</a>, <a href=IR.html#x1512>x1512</a>, <a href=IR.html#x444>x444</a>, <a href=IR.html#x534>x534</a>, <a href=IR.html#x1096>x1096</a>, <a href=IR.html#x1304>x1304</a>, <a href=IR.html#x2552>x2552</a>, <a href=IR.html#x867>x867</a>, <a href=IR.html#x888>x888</a>, <a href=IR.html#x1075>x1075</a>, <a href=IR.html#x1283>x1283</a>, <a href=IR.html#x2531>x2531</a>, <a href=IR.html#x2136>x2136</a>, <a href=IR.html#x1928>x1928</a>, <a href=IR.html#x2323>x2323</a>, <a href=IR.html#x659>x659</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x472>x472</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x444>x444</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x444>x444</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 0<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x444>x444</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=2, B=1, alpha=<1>, P=<2> (72 solutions, 1 checks)</li>
<li>Dims {1}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 1<br></text>
<text><strong>padding</strong>: [0, 0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x268>x268</a><br></text>
<text><strong>Padding</strong>: [0, 0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1491>x1491</a>, <a href=IR.html#x2344>x2344</a>, <a href=IR.html#x2115>x2115</a>, <a href=IR.html#x1720>x1720</a>, <a href=IR.html#x1699>x1699</a>, <a href=IR.html#x680>x680</a>, <a href=IR.html#x1907>x1907</a>, <a href=IR.html#x1512>x1512</a>, <a href=IR.html#x1096>x1096</a>, <a href=IR.html#x1304>x1304</a>, <a href=IR.html#x2552>x2552</a>, <a href=IR.html#x867>x867</a>, <a href=IR.html#x888>x888</a>, <a href=IR.html#x1075>x1075</a>, <a href=IR.html#x1283>x1283</a>, <a href=IR.html#x2531>x2531</a>, <a href=IR.html#x2136>x2136</a>, <a href=IR.html#x1928>x1928</a>, <a href=IR.html#x2323>x2323</a>, <a href=IR.html#x659>x659</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x534>x534</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x534><a href=IR.html#x534>x534</a> = SRAMBankedWrite(mem=<a href=IR.html#x472>x472</a>,data=[<a href=IR.html#x3132>x3132</a>],bank=[[<a href=IR.html#x3130>x3130</a>, 0]],ofs=[<a href=IR.html#x533>x533</a>],enss=[[<a href=IR.html#x3133>x3133</a>, <a href=IR.html#x3134>x3134</a>, <a href=IR.html#x3131>x3131</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:21:14<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x541>x541</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x472}, writes={x472})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x534>x534</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x522>x522</a>, <a href=IR.html#x524>x524</a>, <a href=IR.html#x528>x528</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x541>x541</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x541>x541</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 52<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x541>x541</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x317>x317</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 2.4<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(20)</th>
<td>
<h3 id=x2136><a href=IR.html#x2136>x2136</a> = SRAMBankedRead(mem=<a href=IR.html#x472>x472</a>,bank=[[1, 0]],ofs=[<a href=IR.html#x2135>x2135</a>],enss=[[<a href=IR.html#x3586>x3586</a>, <a href=IR.html#x3588>x3588</a>, <a href=IR.html#x3587>x3587</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:65<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2137>x2137</a>, <a href=IR.html#x2144>x2144</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x472})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2136>x2136</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2136>x2136</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2144>x2144</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2144>x2144</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 68<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2144>x2144</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x333>x333</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=1,castgroup=[1],broadcast=[7])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 2.4<br></text>
</td>
<td>
<h3 id=x2531><a href=IR.html#x2531>x2531</a> = SRAMBankedRead(mem=<a href=IR.html#x472>x472</a>,bank=[[0, 0]],ofs=[<a href=IR.html#x2530>x2530</a>],enss=[[<a href=IR.html#x3697>x3697</a>, <a href=IR.html#x3695>x3695</a>, <a href=IR.html#x3696>x3696</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:65<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2532>x2532</a>, <a href=IR.html#x2539>x2539</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x472})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2531>x2531</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2531>x2531</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2539>x2539</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2539>x2539</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 68<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2539>x2539</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x333>x333</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[9])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 2.4<br></text>
</td>
<td>
<h3 id=x1907><a href=IR.html#x1907>x1907</a> = SRAMBankedRead(mem=<a href=IR.html#x472>x472</a>,bank=[[0, 0]],ofs=[<a href=IR.html#x1906>x1906</a>],enss=[[<a href=IR.html#x3514>x3514</a>, <a href=IR.html#x3513>x3513</a>, <a href=IR.html#x3512>x3512</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:65<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1908>x1908</a>, <a href=IR.html#x1915>x1915</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x472})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1907>x1907</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1907>x1907</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1915>x1915</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1915>x1915</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 68<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1915>x1915</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x333>x333</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[6])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 2.4<br></text>
</td>
<td>
<h3 id=x2552><a href=IR.html#x2552>x2552</a> = SRAMBankedRead(mem=<a href=IR.html#x472>x472</a>,bank=[[1, 0]],ofs=[<a href=IR.html#x2551>x2551</a>],enss=[[<a href=IR.html#x3708>x3708</a>, <a href=IR.html#x3710>x3710</a>, <a href=IR.html#x3709>x3709</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:65<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2553>x2553</a>, <a href=IR.html#x2560>x2560</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x472})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2552>x2552</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2552>x2552</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2560>x2560</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2560>x2560</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 68<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2560>x2560</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x333>x333</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=1,castgroup=[1],broadcast=[9])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 2.4<br></text>
</td>
<td>
<h3 id=x1283><a href=IR.html#x1283>x1283</a> = SRAMBankedRead(mem=<a href=IR.html#x472>x472</a>,bank=[[0, 0]],ofs=[<a href=IR.html#x1282>x1282</a>],enss=[[<a href=IR.html#x3330>x3330</a>, <a href=IR.html#x3331>x3331</a>, <a href=IR.html#x3329>x3329</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:65<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1284>x1284</a>, <a href=IR.html#x1291>x1291</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x472})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1283>x1283</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1283>x1283</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1291>x1291</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1291>x1291</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 68<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1291>x1291</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x333>x333</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[3])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 2.4<br></text>
</td>
<td>
<h3 id=x1928><a href=IR.html#x1928>x1928</a> = SRAMBankedRead(mem=<a href=IR.html#x472>x472</a>,bank=[[1, 0]],ofs=[<a href=IR.html#x1927>x1927</a>],enss=[[<a href=IR.html#x3527>x3527</a>, <a href=IR.html#x3525>x3525</a>, <a href=IR.html#x3526>x3526</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:65<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1929>x1929</a>, <a href=IR.html#x1936>x1936</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x472})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1928>x1928</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1928>x1928</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1936>x1936</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1936>x1936</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 68<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1936>x1936</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x333>x333</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=1,castgroup=[1],broadcast=[6])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 2.4<br></text>
</td>
<td>
<h3 id=x2344><a href=IR.html#x2344>x2344</a> = SRAMBankedRead(mem=<a href=IR.html#x472>x472</a>,bank=[[1, 0]],ofs=[<a href=IR.html#x2343>x2343</a>],enss=[[<a href=IR.html#x3649>x3649</a>, <a href=IR.html#x3647>x3647</a>, <a href=IR.html#x3648>x3648</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:65<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2345>x2345</a>, <a href=IR.html#x2352>x2352</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x472})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2344>x2344</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2344>x2344</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2352>x2352</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2352>x2352</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 68<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2352>x2352</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x333>x333</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=1,castgroup=[1],broadcast=[8])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 2.4<br></text>
</td>
<td>
<h3 id=x2115><a href=IR.html#x2115>x2115</a> = SRAMBankedRead(mem=<a href=IR.html#x472>x472</a>,bank=[[0, 0]],ofs=[<a href=IR.html#x2114>x2114</a>],enss=[[<a href=IR.html#x3575>x3575</a>, <a href=IR.html#x3574>x3574</a>, <a href=IR.html#x3573>x3573</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:65<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2116>x2116</a>, <a href=IR.html#x2123>x2123</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x472})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2115>x2115</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2115>x2115</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2123>x2123</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2123>x2123</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 68<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2123>x2123</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x333>x333</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[7])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 2.4<br></text>
</td>
<td>
<h3 id=x1096><a href=IR.html#x1096>x1096</a> = SRAMBankedRead(mem=<a href=IR.html#x472>x472</a>,bank=[[1, 0]],ofs=[<a href=IR.html#x1095>x1095</a>],enss=[[<a href=IR.html#x3283>x3283</a>, <a href=IR.html#x3282>x3282</a>, <a href=IR.html#x3281>x3281</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:65<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1097>x1097</a>, <a href=IR.html#x1104>x1104</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x472})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1096>x1096</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1096>x1096</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1104>x1104</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1104>x1104</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 68<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1104>x1104</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x333>x333</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=1,castgroup=[1],broadcast=[2])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 2.4<br></text>
</td>
<td>
<h3 id=x2323><a href=IR.html#x2323>x2323</a> = SRAMBankedRead(mem=<a href=IR.html#x472>x472</a>,bank=[[0, 0]],ofs=[<a href=IR.html#x2322>x2322</a>],enss=[[<a href=IR.html#x3635>x3635</a>, <a href=IR.html#x3634>x3634</a>, <a href=IR.html#x3636>x3636</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:65<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2324>x2324</a>, <a href=IR.html#x2331>x2331</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x472})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2323>x2323</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2323>x2323</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2331>x2331</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2331>x2331</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 68<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2331>x2331</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x333>x333</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[8])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 2.4<br></text>
</td>
<td>
<h3 id=x1075><a href=IR.html#x1075>x1075</a> = SRAMBankedRead(mem=<a href=IR.html#x472>x472</a>,bank=[[0, 0]],ofs=[<a href=IR.html#x1074>x1074</a>],enss=[[<a href=IR.html#x3268>x3268</a>, <a href=IR.html#x3270>x3270</a>, <a href=IR.html#x3269>x3269</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:65<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1076>x1076</a>, <a href=IR.html#x1083>x1083</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x472})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1075>x1075</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1075>x1075</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1083>x1083</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1083>x1083</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 68<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1083>x1083</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x333>x333</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[2])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 2.4<br></text>
</td>
<td>
<h3 id=x1720><a href=IR.html#x1720>x1720</a> = SRAMBankedRead(mem=<a href=IR.html#x472>x472</a>,bank=[[1, 0]],ofs=[<a href=IR.html#x1719>x1719</a>],enss=[[<a href=IR.html#x3465>x3465</a>, <a href=IR.html#x3464>x3464</a>, <a href=IR.html#x3466>x3466</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:65<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1721>x1721</a>, <a href=IR.html#x1728>x1728</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x472})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1720>x1720</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1720>x1720</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1728>x1728</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1728>x1728</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 68<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1728>x1728</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x333>x333</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=1,castgroup=[1],broadcast=[5])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 2.4<br></text>
</td>
<td>
<h3 id=x888><a href=IR.html#x888>x888</a> = SRAMBankedRead(mem=<a href=IR.html#x472>x472</a>,bank=[[1, 0]],ofs=[<a href=IR.html#x887>x887</a>],enss=[[<a href=IR.html#x3220>x3220</a>, <a href=IR.html#x3222>x3222</a>, <a href=IR.html#x3221>x3221</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:65<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x889>x889</a>, <a href=IR.html#x896>x896</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x472})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x888>x888</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x888>x888</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x896>x896</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x896>x896</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 68<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x896>x896</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x333>x333</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=1,castgroup=[1],broadcast=[1])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 2.4<br></text>
</td>
<td>
<h3 id=x1699><a href=IR.html#x1699>x1699</a> = SRAMBankedRead(mem=<a href=IR.html#x472>x472</a>,bank=[[0, 0]],ofs=[<a href=IR.html#x1698>x1698</a>],enss=[[<a href=IR.html#x3452>x3452</a>, <a href=IR.html#x3451>x3451</a>, <a href=IR.html#x3453>x3453</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:65<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1700>x1700</a>, <a href=IR.html#x1707>x1707</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x472})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1699>x1699</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1699>x1699</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1707>x1707</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1707>x1707</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 68<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1707>x1707</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x333>x333</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[5])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 2.4<br></text>
</td>
<td>
<h3 id=x1304><a href=IR.html#x1304>x1304</a> = SRAMBankedRead(mem=<a href=IR.html#x472>x472</a>,bank=[[1, 0]],ofs=[<a href=IR.html#x1303>x1303</a>],enss=[[<a href=IR.html#x3343>x3343</a>, <a href=IR.html#x3342>x3342</a>, <a href=IR.html#x3344>x3344</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:65<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1305>x1305</a>, <a href=IR.html#x1312>x1312</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x472})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1304>x1304</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1304>x1304</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1312>x1312</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1312>x1312</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 68<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1312>x1312</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x333>x333</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=1,castgroup=[1],broadcast=[3])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 2.4<br></text>
</td>
<td>
<h3 id=x680><a href=IR.html#x680>x680</a> = SRAMBankedRead(mem=<a href=IR.html#x472>x472</a>,bank=[[1, 0]],ofs=[<a href=IR.html#x679>x679</a>],enss=[[<a href=IR.html#x3159>x3159</a>, <a href=IR.html#x3160>x3160</a>, <a href=IR.html#x3161>x3161</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:65<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x681>x681</a>, <a href=IR.html#x688>x688</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x472})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x680>x680</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x680>x680</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x688>x688</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x688>x688</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 68<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x688>x688</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x333>x333</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=1,castgroup=[1],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 2.4<br></text>
</td>
<td>
<h3 id=x1491><a href=IR.html#x1491>x1491</a> = SRAMBankedRead(mem=<a href=IR.html#x472>x472</a>,bank=[[0, 0]],ofs=[<a href=IR.html#x1490>x1490</a>],enss=[[<a href=IR.html#x3390>x3390</a>, <a href=IR.html#x3392>x3392</a>, <a href=IR.html#x3391>x3391</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:65<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1492>x1492</a>, <a href=IR.html#x1499>x1499</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x472})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1491>x1491</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1491>x1491</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1499>x1499</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1499>x1499</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 68<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1499>x1499</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x333>x333</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[4])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 2.4<br></text>
</td>
<td>
<h3 id=x1512><a href=IR.html#x1512>x1512</a> = SRAMBankedRead(mem=<a href=IR.html#x472>x472</a>,bank=[[1, 0]],ofs=[<a href=IR.html#x1511>x1511</a>],enss=[[<a href=IR.html#x3403>x3403</a>, <a href=IR.html#x3405>x3405</a>, <a href=IR.html#x3404>x3404</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:65<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1513>x1513</a>, <a href=IR.html#x1520>x1520</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x472})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1512>x1512</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1512>x1512</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1520>x1520</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1520>x1520</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 68<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1520>x1520</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x333>x333</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=1,castgroup=[1],broadcast=[4])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 2.4<br></text>
</td>
<td>
<h3 id=x867><a href=IR.html#x867>x867</a> = SRAMBankedRead(mem=<a href=IR.html#x472>x472</a>,bank=[[0, 0]],ofs=[<a href=IR.html#x866>x866</a>],enss=[[<a href=IR.html#x3207>x3207</a>, <a href=IR.html#x3209>x3209</a>, <a href=IR.html#x3208>x3208</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:65<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x868>x868</a>, <a href=IR.html#x875>x875</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x472})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x867>x867</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x867>x867</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x875>x875</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x875>x875</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 68<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x875>x875</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x333>x333</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[1])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 2.4<br></text>
</td>
<td>
<h3 id=x659><a href=IR.html#x659>x659</a> = SRAMBankedRead(mem=<a href=IR.html#x472>x472</a>,bank=[[0, 0]],ofs=[<a href=IR.html#x658>x658</a>],enss=[[<a href=IR.html#x3147>x3147</a>, <a href=IR.html#x3148>x3148</a>, <a href=IR.html#x3146>x3146</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:65<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x660>x660</a>, <a href=IR.html#x667>x667</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x472})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x659>x659</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x659>x659</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x667>x667</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x667>x667</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 68<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x667>x667</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x333>x333</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 2.4<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x473><a href=IR.html#x473>x473</a> = SRAMNew(dims=[100, 3],evidence$1=SRAM2[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: A_sram_2<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:19:27<br></text>
<text><strong>Type</strong>: SRAM2[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x268, 0035: x16<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x540>x540</a>, <a href=IR.html#x2749>x2749</a>, <a href=IR.html#x2788>x2788</a>, <a href=IR.html#x2762>x2762</a>, <a href=IR.html#x2736>x2736</a>, <a href=IR.html#x2827>x2827</a>, <a href=IR.html#x2840>x2840</a>, <a href=IR.html#x2814>x2814</a>, <a href=IR.html#x444>x444</a>, <a href=IR.html#x2853>x2853</a>, <a href=IR.html#x2801>x2801</a>, <a href=IR.html#x2775>x2775</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x473>x473</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x444>x444</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x444>x444</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 0<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x444>x444</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=10, B=1, alpha=<1>, P=<10> (176 solutions, 46 checks)</li>
<li>Dims {1}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 1<br></text>
<text><strong>padding</strong>: [0, 0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x268>x268</a><br></text>
<text><strong>Padding</strong>: [0, 0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2749>x2749</a>, <a href=IR.html#x2788>x2788</a>, <a href=IR.html#x2762>x2762</a>, <a href=IR.html#x2736>x2736</a>, <a href=IR.html#x2827>x2827</a>, <a href=IR.html#x2840>x2840</a>, <a href=IR.html#x2814>x2814</a>, <a href=IR.html#x2853>x2853</a>, <a href=IR.html#x2801>x2801</a>, <a href=IR.html#x2775>x2775</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x540>x540</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x540><a href=IR.html#x540>x540</a> = SRAMBankedWrite(mem=<a href=IR.html#x473>x473</a>,data=[<a href=IR.html#x3137>x3137</a>],bank=[[<a href=IR.html#x3139>x3139</a>, 0]],ofs=[<a href=IR.html#x538>x538</a>],enss=[[<a href=IR.html#x3138>x3138</a>, <a href=IR.html#x3140>x3140</a>, <a href=IR.html#x3136>x3136</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:21:14<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x541>x541</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x473}, writes={x473})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x540>x540</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x522>x522</a>, <a href=IR.html#x528>x528</a>, <a href=IR.html#x524>x524</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x541>x541</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x541>x541</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 52<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x541>x541</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x317>x317</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 22.2<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(10)</th>
<td>
<h3 id=x2814><a href=IR.html#x2814>x2814</a> = SRAMBankedRead(mem=<a href=IR.html#x473>x473</a>,bank=[[6, 0]],ofs=[<a href=IR.html#x2813>x2813</a>],enss=[[<a href=IR.html#x3794>x3794</a>, <a href=IR.html#x3795>x3795</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:51:47<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2815>x2815</a>, <a href=IR.html#x2818>x2818</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x473})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2814>x2814</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2814>x2814</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2818>x2818</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2818>x2818</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 126<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2818>x2818</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x392>x392</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=6,castgroup=[6],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 22.2<br></text>
</td>
<td>
<h3 id=x2762><a href=IR.html#x2762>x2762</a> = SRAMBankedRead(mem=<a href=IR.html#x473>x473</a>,bank=[[2, 0]],ofs=[<a href=IR.html#x2761>x2761</a>],enss=[[<a href=IR.html#x3767>x3767</a>, <a href=IR.html#x3766>x3766</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:51:47<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2763>x2763</a>, <a href=IR.html#x2766>x2766</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x473})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2762>x2762</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2762>x2762</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2766>x2766</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2766>x2766</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 126<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2766>x2766</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x392>x392</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=2,castgroup=[2],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 22.2<br></text>
</td>
<td>
<h3 id=x2840><a href=IR.html#x2840>x2840</a> = SRAMBankedRead(mem=<a href=IR.html#x473>x473</a>,bank=[[8, 0]],ofs=[<a href=IR.html#x2839>x2839</a>],enss=[[<a href=IR.html#x3808>x3808</a>, <a href=IR.html#x3809>x3809</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:51:47<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2841>x2841</a>, <a href=IR.html#x2844>x2844</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x473})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2840>x2840</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2840>x2840</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2844>x2844</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2844>x2844</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 126<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2844>x2844</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x392>x392</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=8,castgroup=[8],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 22.2<br></text>
</td>
<td>
<h3 id=x2801><a href=IR.html#x2801>x2801</a> = SRAMBankedRead(mem=<a href=IR.html#x473>x473</a>,bank=[[5, 0]],ofs=[<a href=IR.html#x2800>x2800</a>],enss=[[<a href=IR.html#x3788>x3788</a>, <a href=IR.html#x3787>x3787</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:51:47<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2802>x2802</a>, <a href=IR.html#x2805>x2805</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x473})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2801>x2801</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2801>x2801</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2805>x2805</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2805>x2805</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 126<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2805>x2805</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x392>x392</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=5,castgroup=[5],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 22.2<br></text>
</td>
<td>
<h3 id=x2749><a href=IR.html#x2749>x2749</a> = SRAMBankedRead(mem=<a href=IR.html#x473>x473</a>,bank=[[1, 0]],ofs=[<a href=IR.html#x2748>x2748</a>],enss=[[<a href=IR.html#x3759>x3759</a>, <a href=IR.html#x3760>x3760</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:51:47<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2750>x2750</a>, <a href=IR.html#x2753>x2753</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x473})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2749>x2749</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2749>x2749</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2753>x2753</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2753>x2753</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 126<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2753>x2753</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x392>x392</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=1,castgroup=[1],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 22.2<br></text>
</td>
<td>
<h3 id=x2788><a href=IR.html#x2788>x2788</a> = SRAMBankedRead(mem=<a href=IR.html#x473>x473</a>,bank=[[4, 0]],ofs=[<a href=IR.html#x2787>x2787</a>],enss=[[<a href=IR.html#x3780>x3780</a>, <a href=IR.html#x3781>x3781</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:51:47<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2789>x2789</a>, <a href=IR.html#x2792>x2792</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x473})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2788>x2788</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2788>x2788</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2792>x2792</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2792>x2792</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 126<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2792>x2792</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x392>x392</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=4,castgroup=[4],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 22.2<br></text>
</td>
<td>
<h3 id=x2827><a href=IR.html#x2827>x2827</a> = SRAMBankedRead(mem=<a href=IR.html#x473>x473</a>,bank=[[7, 0]],ofs=[<a href=IR.html#x2826>x2826</a>],enss=[[<a href=IR.html#x3802>x3802</a>, <a href=IR.html#x3801>x3801</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:51:47<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2828>x2828</a>, <a href=IR.html#x2831>x2831</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x473})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2827>x2827</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2827>x2827</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2831>x2831</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2831>x2831</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 126<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2831>x2831</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x392>x392</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=7,castgroup=[7],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 22.2<br></text>
</td>
<td>
<h3 id=x2775><a href=IR.html#x2775>x2775</a> = SRAMBankedRead(mem=<a href=IR.html#x473>x473</a>,bank=[[3, 0]],ofs=[<a href=IR.html#x2774>x2774</a>],enss=[[<a href=IR.html#x3774>x3774</a>, <a href=IR.html#x3773>x3773</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:51:47<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2776>x2776</a>, <a href=IR.html#x2779>x2779</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x473})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2775>x2775</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2775>x2775</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2779>x2779</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2779>x2779</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 126<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2779>x2779</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x392>x392</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=3,castgroup=[3],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 22.2<br></text>
</td>
<td>
<h3 id=x2853><a href=IR.html#x2853>x2853</a> = SRAMBankedRead(mem=<a href=IR.html#x473>x473</a>,bank=[[9, 0]],ofs=[<a href=IR.html#x2852>x2852</a>],enss=[[<a href=IR.html#x3815>x3815</a>, <a href=IR.html#x3816>x3816</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:51:47<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2854>x2854</a>, <a href=IR.html#x2857>x2857</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x473})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2853>x2853</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2853>x2853</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2857>x2857</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2857>x2857</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 126<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2857>x2857</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x392>x392</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=9,castgroup=[9],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 22.2<br></text>
</td>
<td>
<h3 id=x2736><a href=IR.html#x2736>x2736</a> = SRAMBankedRead(mem=<a href=IR.html#x473>x473</a>,bank=[[0, 0]],ofs=[<a href=IR.html#x2735>x2735</a>],enss=[[<a href=IR.html#x3753>x3753</a>, <a href=IR.html#x3752>x3752</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:51:47<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2737>x2737</a>, <a href=IR.html#x2740>x2740</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x473})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2736>x2736</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2736>x2736</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2740>x2740</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2740>x2740</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 126<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2740>x2740</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x392>x392</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 22.2<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x474><a href=IR.html#x474>x474</a> = StreamOutNew(bus=BurstCmdBus())</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:21:14<br></text>
<text><strong>Type</strong>: StreamOut[BurstCmd]<br></text>
<text><strong>Aliases</strong>: 0052: x269, 0035: x110<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x496>x496</a>, <a href=IR.html#x500>x500</a>, <a href=IR.html#x543>x543</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x474>x474</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>AlignedTransfer</strong>: false<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x543>x543</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x543>x543</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 2<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x543>x543</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 1<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>Writers</strong>: [<a href=IR.html#x496>x496</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x496><a href=IR.html#x496>x496</a> = StreamOutBankedWrite(mem=<a href=IR.html#x474>x474</a>,data=[<a href=IR.html#x494>x494</a>],enss=[[<a href=IR.html#x3125>x3125</a>, <a href=IR.html#x3126>x3126</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:21:14<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x499>x499</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x474}, writes={x474})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x474>x474</a>, <a href=IR.html#x494>x494</a>, <a href=IR.html#x3125>x3125</a>, <a href=IR.html#x3126>x3126</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x496>x496</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x499>x499</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x499>x499</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 23<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x499>x499</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x289>x289</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 4.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x475><a href=IR.html#x475>x475</a> = FIFONew(depth=16)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:21:14<br></text>
<text><strong>Type</strong>: FIFO[IssuedCmd]<br></text>
<text><strong>Aliases</strong>: 0052: x270, 0035: x111<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x498>x498</a>, <a href=IR.html#x508>x508</a>, <a href=IR.html#x543>x543</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x475>x475</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x543>x543</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x543>x543</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 3<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x543>x543</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 1<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x270>x270</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x508>x508</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x498>x498</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x498><a href=IR.html#x498>x498</a> = FIFOBankedEnq(mem=<a href=IR.html#x475>x475</a>,data=[<a href=IR.html#x497>x497</a>],enss=[[true, <a href=IR.html#x3126>x3126</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:21:14<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x499>x499</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x475}, writes={x475})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x475>x475</a>, <a href=IR.html#x497>x497</a>, <a href=IR.html#x3126>x3126</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x498>x498</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x499>x499</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x499>x499</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 25<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x499>x499</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x291>x291</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 4.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x508><a href=IR.html#x508>x508</a> = FIFOBankedDeq(mem=<a href=IR.html#x475>x475</a>,enss=[[true]],evidence$15=Vec[IssuedCmd])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:21:14<br></text>
<text><strong>Type</strong>: Vec[IssuedCmd]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x509>x509</a>, <a href=IR.html#x516>x516</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x475}, writes={x475})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x475>x475</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x508>x508</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x508>x508</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x516>x516</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x516>x516</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 34<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x516>x516</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x299>x299</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x476><a href=IR.html#x476>x476</a> = StreamInNew(bus=BurstDataBus())</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:21:14<br></text>
<text><strong>Type</strong>: StreamIn[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x271, 0035: x112<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x500>x500</a>, <a href=IR.html#x528>x528</a>, <a href=IR.html#x543>x543</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x476>x476</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x543>x543</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x543>x543</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 4<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x543>x543</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 1<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>Readers</strong>: [<a href=IR.html#x528>x528</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x528><a href=IR.html#x528>x528</a> = StreamInBankedRead(mem=<a href=IR.html#x476>x476</a>,enss=[[<a href=IR.html#b521>b521</a>, <a href=IR.html#b504>b504</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:21:14<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x3129>x3129</a>, <a href=IR.html#x541>x541</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x476}, writes={x476})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x476>x476</a>, <a href=IR.html#b521>b521</a>, <a href=IR.html#b504>b504</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x528>x528</a>, <a href=IR.html#x3129>x3129</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x528>x528</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x541>x541</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x541>x541</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 51<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x541>x541</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x316>x316</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x505><a href=IR.html#x505>x505</a> = RegNew(init=0)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:21:14<br></text>
<text><strong>Type</strong>: Reg[Fix[TRUE,_32,_0]]<br></text>
<text><strong>Aliases</strong>: 0052: x296, 0035: x133<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x511>x511</a>, <a href=IR.html#x522>x522</a>, <a href=IR.html#x542>x542</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x505>x505</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x542>x542</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x542>x542</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 30<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x542>x542</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {}: Cyclic: N=1, B=1, alpha=<>, P=<> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 1<br></text>
<text><strong>padding</strong>: []<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x296>x296</a><br></text>
<text><strong>Padding</strong>: []<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x522>x522</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x511>x511</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x511><a href=IR.html#x511>x511</a> = RegWrite(mem=<a href=IR.html#x505>x505</a>,data=<a href=IR.html#x510>x510</a>,ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:21:14<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x516>x516</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x505}, writes={x505})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x505>x505</a>, <a href=IR.html#x510>x510</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x511>x511</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x508>x508</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x516>x516</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x516>x516</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 36<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x516>x516</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x301>x301</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x522><a href=IR.html#x522>x522</a> = RegRead(mem=<a href=IR.html#x505>x505</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:21:14<br></text>
<text><strong>Type</strong>: Fix[TRUE,_32,_0]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x523>x523</a>, <a href=IR.html#x527>x527</a>, <a href=IR.html#x541>x541</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x505})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x505>x505</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x522>x522</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x522>x522</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x541>x541</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x541>x541</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 45<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x541>x541</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x310>x310</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x506><a href=IR.html#x506>x506</a> = RegNew(init=0)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:21:14<br></text>
<text><strong>Type</strong>: Reg[Fix[TRUE,_32,_0]]<br></text>
<text><strong>Aliases</strong>: 0052: x297, 0035: x134<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x513>x513</a>, <a href=IR.html#x524>x524</a>, <a href=IR.html#x542>x542</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x506>x506</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x542>x542</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x542>x542</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 31<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x542>x542</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {}: Cyclic: N=1, B=1, alpha=<>, P=<> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 1<br></text>
<text><strong>padding</strong>: []<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x297>x297</a><br></text>
<text><strong>Padding</strong>: []<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x524>x524</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x513>x513</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x513><a href=IR.html#x513>x513</a> = RegWrite(mem=<a href=IR.html#x506>x506</a>,data=<a href=IR.html#x512>x512</a>,ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:21:14<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x516>x516</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x506}, writes={x506})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x506>x506</a>, <a href=IR.html#x512>x512</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x513>x513</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x508>x508</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x516>x516</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x516>x516</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 38<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x516>x516</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x303>x303</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x524><a href=IR.html#x524>x524</a> = RegRead(mem=<a href=IR.html#x506>x506</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:21:14<br></text>
<text><strong>Type</strong>: Fix[TRUE,_32,_0]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x525>x525</a>, <a href=IR.html#x541>x541</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x506})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x506>x506</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x524>x524</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x524>x524</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x541>x541</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x541>x541</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 47<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x541>x541</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x312>x312</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x507><a href=IR.html#x507>x507</a> = RegNew(init=0)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:21:14<br></text>
<text><strong>Type</strong>: Reg[Fix[TRUE,_32,_0]]<br></text>
<text><strong>Aliases</strong>: 0052: x298, 0035: x135<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x515>x515</a>, <a href=IR.html#x2926>x2926</a>, <a href=IR.html#x542>x542</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x507>x507</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x542>x542</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x542>x542</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 32<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x542>x542</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {}: Cyclic: N=1, B=1, alpha=<>, P=<> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 1<br></text>
<text><strong>padding</strong>: []<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x298>x298</a><br></text>
<text><strong>Padding</strong>: []<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2926>x2926</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x515>x515</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x515><a href=IR.html#x515>x515</a> = RegWrite(mem=<a href=IR.html#x507>x507</a>,data=<a href=IR.html#x514>x514</a>,ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:21:14<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x516>x516</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x507}, writes={x507})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x507>x507</a>, <a href=IR.html#x514>x514</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x515>x515</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x508>x508</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x516>x516</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x516>x516</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 40<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x516>x516</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x305>x305</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2926><a href=IR.html#x2926>x2926</a> = RegRead(mem=<a href=IR.html#x507>x507</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:21:14<br></text>
<text><strong>Type</strong>: Fix[TRUE,_32,_0]<br></text>
<text><strong>Aliases</strong>: 0056: x517<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x518>x518</a>, <a href=IR.html#x542>x542</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x507})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2926>x2926</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2926>x2926</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x542>x542</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x541>x541</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 41<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x541>x541</a>), stage=-1, block=-1)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x307>x307</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x544><a href=IR.html#x544>x544</a> = SRAMNew(dims=[100, 3],evidence$1=SRAM2[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: out_sram_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:23:29<br></text>
<text><strong>Type</strong>: SRAM2[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x321, 0035: x18<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2804>x2804</a>, <a href=IR.html#x2739>x2739</a>, <a href=IR.html#x2830>x2830</a>, <a href=IR.html#x2765>x2765</a>, <a href=IR.html#x2856>x2856</a>, <a href=IR.html#x444>x444</a>, <a href=IR.html#x2905>x2905</a>, <a href=IR.html#x2817>x2817</a>, <a href=IR.html#x2778>x2778</a>, <a href=IR.html#x2752>x2752</a>, <a href=IR.html#x2843>x2843</a>, <a href=IR.html#x2791>x2791</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x544>x544</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x444>x444</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x444>x444</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 53<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x444>x444</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=10, B=1, alpha=<1>, P=<10> (176 solutions, 46 checks)</li>
<li>Dims {1}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 1<br></text>
<text><strong>padding</strong>: [0, 0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x321>x321</a><br></text>
<text><strong>Padding</strong>: [0, 0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2905>x2905</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2804>x2804</a>, <a href=IR.html#x2739>x2739</a>, <a href=IR.html#x2830>x2830</a>, <a href=IR.html#x2765>x2765</a>, <a href=IR.html#x2856>x2856</a>, <a href=IR.html#x2817>x2817</a>, <a href=IR.html#x2778>x2778</a>, <a href=IR.html#x2752>x2752</a>, <a href=IR.html#x2843>x2843</a>, <a href=IR.html#x2791>x2791</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(10)</th>
<td>
<h3 id=x2778><a href=IR.html#x2778>x2778</a> = SRAMBankedWrite(mem=<a href=IR.html#x544>x544</a>,data=[<a href=IR.html#x2777>x2777</a>],bank=[[3, 0]],ofs=[<a href=IR.html#x3776>x3776</a>],enss=[[<a href=IR.html#x3777>x3777</a>, <a href=IR.html#x3778>x3778</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:51:28<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2779>x2779</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x544}, writes={x544})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2778>x2778</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2769>x2769</a>, <a href=IR.html#x2775>x2775</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2779>x2779</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2779>x2779</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 128<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2779>x2779</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x394>x394</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=3,castgroup=[3],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x2804><a href=IR.html#x2804>x2804</a> = SRAMBankedWrite(mem=<a href=IR.html#x544>x544</a>,data=[<a href=IR.html#x2803>x2803</a>],bank=[[5, 0]],ofs=[<a href=IR.html#x3792>x3792</a>],enss=[[<a href=IR.html#x3790>x3790</a>, <a href=IR.html#x3791>x3791</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:51:28<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2805>x2805</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x544}, writes={x544})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2804>x2804</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2795>x2795</a>, <a href=IR.html#x2801>x2801</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2805>x2805</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2805>x2805</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 128<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2805>x2805</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x394>x394</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=5,castgroup=[5],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x2830><a href=IR.html#x2830>x2830</a> = SRAMBankedWrite(mem=<a href=IR.html#x544>x544</a>,data=[<a href=IR.html#x2829>x2829</a>],bank=[[7, 0]],ofs=[<a href=IR.html#x3804>x3804</a>],enss=[[<a href=IR.html#x3805>x3805</a>, <a href=IR.html#x3806>x3806</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:51:28<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2831>x2831</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x544}, writes={x544})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2830>x2830</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2821>x2821</a>, <a href=IR.html#x2827>x2827</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2831>x2831</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2831>x2831</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 128<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2831>x2831</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x394>x394</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=7,castgroup=[7],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x2791><a href=IR.html#x2791>x2791</a> = SRAMBankedWrite(mem=<a href=IR.html#x544>x544</a>,data=[<a href=IR.html#x2790>x2790</a>],bank=[[4, 0]],ofs=[<a href=IR.html#x3783>x3783</a>],enss=[[<a href=IR.html#x3785>x3785</a>, <a href=IR.html#x3784>x3784</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:51:28<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2792>x2792</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x544}, writes={x544})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2791>x2791</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2782>x2782</a>, <a href=IR.html#x2788>x2788</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2792>x2792</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2792>x2792</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 128<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2792>x2792</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x394>x394</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=4,castgroup=[4],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x2817><a href=IR.html#x2817>x2817</a> = SRAMBankedWrite(mem=<a href=IR.html#x544>x544</a>,data=[<a href=IR.html#x2816>x2816</a>],bank=[[6, 0]],ofs=[<a href=IR.html#x3797>x3797</a>],enss=[[<a href=IR.html#x3799>x3799</a>, <a href=IR.html#x3798>x3798</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:51:28<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2818>x2818</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x544}, writes={x544})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2817>x2817</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2808>x2808</a>, <a href=IR.html#x2814>x2814</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2818>x2818</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2818>x2818</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 128<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2818>x2818</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x394>x394</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=6,castgroup=[6],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x2856><a href=IR.html#x2856>x2856</a> = SRAMBankedWrite(mem=<a href=IR.html#x544>x544</a>,data=[<a href=IR.html#x2855>x2855</a>],bank=[[9, 0]],ofs=[<a href=IR.html#x3818>x3818</a>],enss=[[<a href=IR.html#x3820>x3820</a>, <a href=IR.html#x3819>x3819</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:51:28<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2857>x2857</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x544}, writes={x544})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2856>x2856</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2847>x2847</a>, <a href=IR.html#x2853>x2853</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2857>x2857</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2857>x2857</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 128<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2857>x2857</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x394>x394</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=9,castgroup=[9],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x2765><a href=IR.html#x2765>x2765</a> = SRAMBankedWrite(mem=<a href=IR.html#x544>x544</a>,data=[<a href=IR.html#x2764>x2764</a>],bank=[[2, 0]],ofs=[<a href=IR.html#x3771>x3771</a>],enss=[[<a href=IR.html#x3769>x3769</a>, <a href=IR.html#x3770>x3770</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:51:28<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2766>x2766</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x544}, writes={x544})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2765>x2765</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2756>x2756</a>, <a href=IR.html#x2762>x2762</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2766>x2766</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2766>x2766</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 128<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2766>x2766</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x394>x394</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=2,castgroup=[2],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x2752><a href=IR.html#x2752>x2752</a> = SRAMBankedWrite(mem=<a href=IR.html#x544>x544</a>,data=[<a href=IR.html#x2751>x2751</a>],bank=[[1, 0]],ofs=[<a href=IR.html#x3762>x3762</a>],enss=[[<a href=IR.html#x3764>x3764</a>, <a href=IR.html#x3763>x3763</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:51:28<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2753>x2753</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x544}, writes={x544})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2752>x2752</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2743>x2743</a>, <a href=IR.html#x2749>x2749</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2753>x2753</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2753>x2753</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 128<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2753>x2753</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x394>x394</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=1,castgroup=[1],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x2843><a href=IR.html#x2843>x2843</a> = SRAMBankedWrite(mem=<a href=IR.html#x544>x544</a>,data=[<a href=IR.html#x2842>x2842</a>],bank=[[8, 0]],ofs=[<a href=IR.html#x3813>x3813</a>],enss=[[<a href=IR.html#x3812>x3812</a>, <a href=IR.html#x3811>x3811</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:51:28<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2844>x2844</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x544}, writes={x544})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2843>x2843</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2834>x2834</a>, <a href=IR.html#x2840>x2840</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2844>x2844</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2844>x2844</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 128<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2844>x2844</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x394>x394</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=8,castgroup=[8],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x2739><a href=IR.html#x2739>x2739</a> = SRAMBankedWrite(mem=<a href=IR.html#x544>x544</a>,data=[<a href=IR.html#x2738>x2738</a>],bank=[[0, 0]],ofs=[<a href=IR.html#x3757>x3757</a>],enss=[[<a href=IR.html#x3756>x3756</a>, <a href=IR.html#x3755>x3755</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:51:28<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2740>x2740</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x544}, writes={x544})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2739>x2739</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2730>x2730</a>, <a href=IR.html#x2736>x2736</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2740>x2740</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2740>x2740</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 128<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2740>x2740</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x394>x394</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2905><a href=IR.html#x2905>x2905</a> = SRAMBankedRead(mem=<a href=IR.html#x544>x544</a>,bank=[[<a href=IR.html#x3827>x3827</a>, 0]],ofs=[<a href=IR.html#x2904>x2904</a>],enss=[[<a href=IR.html#x3825>x3825</a>, <a href=IR.html#x3826>x3826</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:54:16<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2906>x2906</a>, <a href=IR.html#x2909>x2909</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x544})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2905>x2905</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2905>x2905</a>, <a href=IR.html#x2895>x2895</a>, <a href=IR.html#x2897>x2897</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2909>x2909</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2909>x2909</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 170<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2909>x2909</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x434>x434</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 22.2<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x567><a href=IR.html#x567>x567</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: accum_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:30:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x324, 0035: x22<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x818>x818</a>, <a href=IR.html#x832>x832</a>, <a href=IR.html#x2859>x2859</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x567>x567</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2859>x2859</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2859>x2859</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 57<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2859>x2859</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 1<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Buff()<br></text>
</li>
</ul>
<text><strong>IterDiff</strong>: 0<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x324>x324</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x818>x818</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x832>x832</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x832><a href=IR.html#x832>x832</a> = SRAMBankedWrite(mem=<a href=IR.html#x567>x567</a>,data=[<a href=IR.html#x3199>x3199</a>],bank=[[0]],ofs=[<a href=IR.html#x3198>x3198</a>],enss=[[<a href=IR.html#x3201>x3201</a>, <a href=IR.html#x3200>x3200</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:49:10<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x833>x833</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x567}, writes={x567})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x832>x832</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x814>x814</a>, <a href=IR.html#x816>x816</a>, <a href=IR.html#x818>x818</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x833>x833</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x833>x833</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 121<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x833>x833</a>), stage=0, block=0)<br></text>
<text><strong>InCycle</strong>: true<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x387>x387</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 5.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x818><a href=IR.html#x818>x818</a> = SRAMBankedRead(mem=<a href=IR.html#x567>x567</a>,bank=[[0]],ofs=[<a href=IR.html#x3193>x3193</a>],enss=[[<a href=IR.html#x3191>x3191</a>, <a href=IR.html#x3192>x3192</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:49:10<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x819>x819</a>, <a href=IR.html#x833>x833</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x567})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x818>x818</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x818>x818</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x833>x833</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x833>x833</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 119<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x833>x833</a>), stage=0, block=0)<br></text>
<text><strong>InCycle</strong>: true<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>IterDiff</strong>: 0<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x385>x385</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 1.5<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x568><a href=IR.html#x568>x568</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: accum_1<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:30:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x324, 0035: x22<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x831>x831</a>, <a href=IR.html#x2730>x2730</a>, <a href=IR.html#x2859>x2859</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x568>x568</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2859>x2859</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2859>x2859</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 57<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2859>x2859</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 2<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>IterDiff</strong>: 0<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x324>x324</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2730>x2730</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x831>x831</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x831><a href=IR.html#x831>x831</a> = SRAMBankedWrite(mem=<a href=IR.html#x568>x568</a>,data=[<a href=IR.html#x3199>x3199</a>],bank=[[0]],ofs=[<a href=IR.html#x3198>x3198</a>],enss=[[<a href=IR.html#x3201>x3201</a>, <a href=IR.html#x3200>x3200</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:49:10<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x833>x833</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x568}, writes={x568})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x831>x831</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x814>x814</a>, <a href=IR.html#x816>x816</a>, <a href=IR.html#x818>x818</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x833>x833</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x833>x833</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 121<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x833>x833</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x387>x387</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 5.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2730><a href=IR.html#x2730>x2730</a> = SRAMBankedRead(mem=<a href=IR.html#x568>x568</a>,bank=[[0]],ofs=[<a href=IR.html#b2728>b2728</a>],enss=[[<a href=IR.html#b2729>b2729</a>, <a href=IR.html#b557>b557</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:51:35<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2731>x2731</a>, <a href=IR.html#x2740>x2740</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x568})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2730>x2730</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2730>x2730</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2740>x2740</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2740>x2740</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 125<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2740>x2740</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x391>x391</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x569><a href=IR.html#x569>x569</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: accum_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:30:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x324, 0035: x22<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1026>x1026</a>, <a href=IR.html#x1040>x1040</a>, <a href=IR.html#x2859>x2859</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x569>x569</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2859>x2859</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2859>x2859</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 57<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2859>x2859</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 1<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Buff()<br></text>
</li>
</ul>
<text><strong>IterDiff</strong>: 0<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x324>x324</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1026>x1026</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1040>x1040</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x1040><a href=IR.html#x1040>x1040</a> = SRAMBankedWrite(mem=<a href=IR.html#x569>x569</a>,data=[<a href=IR.html#x3261>x3261</a>],bank=[[0]],ofs=[<a href=IR.html#x3259>x3259</a>],enss=[[<a href=IR.html#x3262>x3262</a>, <a href=IR.html#x3260>x3260</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:49:10<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1041>x1041</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x569}, writes={x569})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1040>x1040</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1022>x1022</a>, <a href=IR.html#x1024>x1024</a>, <a href=IR.html#x1026>x1026</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1041>x1041</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1041>x1041</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 121<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1041>x1041</a>), stage=0, block=0)<br></text>
<text><strong>InCycle</strong>: true<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x387>x387</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 5.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x1026><a href=IR.html#x1026>x1026</a> = SRAMBankedRead(mem=<a href=IR.html#x569>x569</a>,bank=[[0]],ofs=[<a href=IR.html#x3254>x3254</a>],enss=[[<a href=IR.html#x3252>x3252</a>, <a href=IR.html#x3253>x3253</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:49:10<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1027>x1027</a>, <a href=IR.html#x1041>x1041</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x569})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1026>x1026</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1026>x1026</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1041>x1041</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1041>x1041</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 119<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1041>x1041</a>), stage=0, block=0)<br></text>
<text><strong>InCycle</strong>: true<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>IterDiff</strong>: 0<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x385>x385</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 1.5<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x570><a href=IR.html#x570>x570</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: accum_1<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:30:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x324, 0035: x22<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1039>x1039</a>, <a href=IR.html#x2743>x2743</a>, <a href=IR.html#x2859>x2859</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x570>x570</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2859>x2859</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2859>x2859</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 57<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2859>x2859</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 2<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>IterDiff</strong>: 0<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x324>x324</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2743>x2743</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1039>x1039</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x1039><a href=IR.html#x1039>x1039</a> = SRAMBankedWrite(mem=<a href=IR.html#x570>x570</a>,data=[<a href=IR.html#x3261>x3261</a>],bank=[[0]],ofs=[<a href=IR.html#x3259>x3259</a>],enss=[[<a href=IR.html#x3262>x3262</a>, <a href=IR.html#x3260>x3260</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:49:10<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1041>x1041</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x570}, writes={x570})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1039>x1039</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1022>x1022</a>, <a href=IR.html#x1024>x1024</a>, <a href=IR.html#x1026>x1026</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1041>x1041</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1041>x1041</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 121<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1041>x1041</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x387>x387</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 5.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2743><a href=IR.html#x2743>x2743</a> = SRAMBankedRead(mem=<a href=IR.html#x570>x570</a>,bank=[[0]],ofs=[<a href=IR.html#b2741>b2741</a>],enss=[[<a href=IR.html#b2742>b2742</a>, <a href=IR.html#b558>b558</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:51:35<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2744>x2744</a>, <a href=IR.html#x2753>x2753</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x570})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2743>x2743</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2743>x2743</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2753>x2753</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2753>x2753</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 125<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2753>x2753</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x391>x391</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x571><a href=IR.html#x571>x571</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: accum_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:30:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x324, 0035: x22<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1234>x1234</a>, <a href=IR.html#x1248>x1248</a>, <a href=IR.html#x2859>x2859</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x571>x571</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2859>x2859</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2859>x2859</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 57<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2859>x2859</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 1<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Buff()<br></text>
</li>
</ul>
<text><strong>IterDiff</strong>: 0<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x324>x324</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1234>x1234</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1248>x1248</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x1248><a href=IR.html#x1248>x1248</a> = SRAMBankedWrite(mem=<a href=IR.html#x571>x571</a>,data=[<a href=IR.html#x3321>x3321</a>],bank=[[0]],ofs=[<a href=IR.html#x3323>x3323</a>],enss=[[<a href=IR.html#x3322>x3322</a>, <a href=IR.html#x3320>x3320</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:49:10<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1249>x1249</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x571}, writes={x571})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1248>x1248</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1230>x1230</a>, <a href=IR.html#x1232>x1232</a>, <a href=IR.html#x1234>x1234</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1249>x1249</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1249>x1249</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 121<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1249>x1249</a>), stage=0, block=0)<br></text>
<text><strong>InCycle</strong>: true<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x387>x387</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 5.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x1234><a href=IR.html#x1234>x1234</a> = SRAMBankedRead(mem=<a href=IR.html#x571>x571</a>,bank=[[0]],ofs=[<a href=IR.html#x3313>x3313</a>],enss=[[<a href=IR.html#x3314>x3314</a>, <a href=IR.html#x3315>x3315</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:49:10<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1235>x1235</a>, <a href=IR.html#x1249>x1249</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x571})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1234>x1234</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1234>x1234</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1249>x1249</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1249>x1249</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 119<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1249>x1249</a>), stage=0, block=0)<br></text>
<text><strong>InCycle</strong>: true<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>IterDiff</strong>: 0<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x385>x385</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 1.5<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x572><a href=IR.html#x572>x572</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: accum_1<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:30:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x324, 0035: x22<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1247>x1247</a>, <a href=IR.html#x2756>x2756</a>, <a href=IR.html#x2859>x2859</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x572>x572</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2859>x2859</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2859>x2859</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 57<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2859>x2859</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 2<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>IterDiff</strong>: 0<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x324>x324</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2756>x2756</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1247>x1247</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x1247><a href=IR.html#x1247>x1247</a> = SRAMBankedWrite(mem=<a href=IR.html#x572>x572</a>,data=[<a href=IR.html#x3321>x3321</a>],bank=[[0]],ofs=[<a href=IR.html#x3323>x3323</a>],enss=[[<a href=IR.html#x3322>x3322</a>, <a href=IR.html#x3320>x3320</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:49:10<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1249>x1249</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x572}, writes={x572})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1247>x1247</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1230>x1230</a>, <a href=IR.html#x1232>x1232</a>, <a href=IR.html#x1234>x1234</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1249>x1249</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1249>x1249</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 121<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1249>x1249</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x387>x387</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 5.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2756><a href=IR.html#x2756>x2756</a> = SRAMBankedRead(mem=<a href=IR.html#x572>x572</a>,bank=[[0]],ofs=[<a href=IR.html#b2754>b2754</a>],enss=[[<a href=IR.html#b2755>b2755</a>, <a href=IR.html#b559>b559</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:51:35<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2757>x2757</a>, <a href=IR.html#x2766>x2766</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x572})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2756>x2756</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2756>x2756</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2766>x2766</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2766>x2766</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 125<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2766>x2766</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x391>x391</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x573><a href=IR.html#x573>x573</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: accum_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:30:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x324, 0035: x22<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1442>x1442</a>, <a href=IR.html#x1455>x1455</a>, <a href=IR.html#x2859>x2859</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x573>x573</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2859>x2859</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2859>x2859</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 57<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2859>x2859</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 1<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Buff()<br></text>
</li>
</ul>
<text><strong>IterDiff</strong>: 0<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x324>x324</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1442>x1442</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1455>x1455</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x1455><a href=IR.html#x1455>x1455</a> = SRAMBankedWrite(mem=<a href=IR.html#x573>x573</a>,data=[<a href=IR.html#x3381>x3381</a>],bank=[[0]],ofs=[<a href=IR.html#x3383>x3383</a>],enss=[[<a href=IR.html#x3382>x3382</a>, <a href=IR.html#x3384>x3384</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:49:10<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1457>x1457</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x573}, writes={x573})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1455>x1455</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1438>x1438</a>, <a href=IR.html#x1440>x1440</a>, <a href=IR.html#x1442>x1442</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1457>x1457</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1457>x1457</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 121<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1457>x1457</a>), stage=0, block=0)<br></text>
<text><strong>InCycle</strong>: true<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x387>x387</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 5.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x1442><a href=IR.html#x1442>x1442</a> = SRAMBankedRead(mem=<a href=IR.html#x573>x573</a>,bank=[[0]],ofs=[<a href=IR.html#x3375>x3375</a>],enss=[[<a href=IR.html#x3376>x3376</a>, <a href=IR.html#x3374>x3374</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:49:10<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1443>x1443</a>, <a href=IR.html#x1457>x1457</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x573})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1442>x1442</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1442>x1442</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1457>x1457</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1457>x1457</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 119<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1457>x1457</a>), stage=0, block=0)<br></text>
<text><strong>InCycle</strong>: true<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>IterDiff</strong>: 0<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x385>x385</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 1.5<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x574><a href=IR.html#x574>x574</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: accum_1<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:30:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x324, 0035: x22<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1456>x1456</a>, <a href=IR.html#x2769>x2769</a>, <a href=IR.html#x2859>x2859</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x574>x574</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2859>x2859</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2859>x2859</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 57<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2859>x2859</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 2<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>IterDiff</strong>: 0<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x324>x324</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2769>x2769</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1456>x1456</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x1456><a href=IR.html#x1456>x1456</a> = SRAMBankedWrite(mem=<a href=IR.html#x574>x574</a>,data=[<a href=IR.html#x3381>x3381</a>],bank=[[0]],ofs=[<a href=IR.html#x3383>x3383</a>],enss=[[<a href=IR.html#x3382>x3382</a>, <a href=IR.html#x3384>x3384</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:49:10<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1457>x1457</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x574}, writes={x574})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1456>x1456</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1438>x1438</a>, <a href=IR.html#x1440>x1440</a>, <a href=IR.html#x1442>x1442</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1457>x1457</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1457>x1457</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 121<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1457>x1457</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x387>x387</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 5.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2769><a href=IR.html#x2769>x2769</a> = SRAMBankedRead(mem=<a href=IR.html#x574>x574</a>,bank=[[0]],ofs=[<a href=IR.html#b2767>b2767</a>],enss=[[<a href=IR.html#b2768>b2768</a>, <a href=IR.html#b560>b560</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:51:35<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2770>x2770</a>, <a href=IR.html#x2779>x2779</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x574})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2769>x2769</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2769>x2769</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2779>x2779</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2779>x2779</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 125<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2779>x2779</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x391>x391</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x575><a href=IR.html#x575>x575</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: accum_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:30:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x324, 0035: x22<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1650>x1650</a>, <a href=IR.html#x1664>x1664</a>, <a href=IR.html#x2859>x2859</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x575>x575</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2859>x2859</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2859>x2859</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 57<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2859>x2859</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 1<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Buff()<br></text>
</li>
</ul>
<text><strong>IterDiff</strong>: 0<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x324>x324</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1650>x1650</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1664>x1664</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x1664><a href=IR.html#x1664>x1664</a> = SRAMBankedWrite(mem=<a href=IR.html#x575>x575</a>,data=[<a href=IR.html#x3445>x3445</a>],bank=[[0]],ofs=[<a href=IR.html#x3443>x3443</a>],enss=[[<a href=IR.html#x3444>x3444</a>, <a href=IR.html#x3442>x3442</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:49:10<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1665>x1665</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x575}, writes={x575})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1664>x1664</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1646>x1646</a>, <a href=IR.html#x1648>x1648</a>, <a href=IR.html#x1650>x1650</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1665>x1665</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1665>x1665</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 121<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1665>x1665</a>), stage=0, block=0)<br></text>
<text><strong>InCycle</strong>: true<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x387>x387</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 5.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x1650><a href=IR.html#x1650>x1650</a> = SRAMBankedRead(mem=<a href=IR.html#x575>x575</a>,bank=[[0]],ofs=[<a href=IR.html#x3436>x3436</a>],enss=[[<a href=IR.html#x3435>x3435</a>, <a href=IR.html#x3437>x3437</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:49:10<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1651>x1651</a>, <a href=IR.html#x1665>x1665</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x575})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1650>x1650</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1650>x1650</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1665>x1665</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1665>x1665</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 119<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1665>x1665</a>), stage=0, block=0)<br></text>
<text><strong>InCycle</strong>: true<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>IterDiff</strong>: 0<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x385>x385</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 1.5<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x576><a href=IR.html#x576>x576</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: accum_1<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:30:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x324, 0035: x22<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1663>x1663</a>, <a href=IR.html#x2782>x2782</a>, <a href=IR.html#x2859>x2859</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x576>x576</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2859>x2859</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2859>x2859</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 57<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2859>x2859</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 2<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>IterDiff</strong>: 0<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x324>x324</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2782>x2782</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1663>x1663</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x1663><a href=IR.html#x1663>x1663</a> = SRAMBankedWrite(mem=<a href=IR.html#x576>x576</a>,data=[<a href=IR.html#x3445>x3445</a>],bank=[[0]],ofs=[<a href=IR.html#x3443>x3443</a>],enss=[[<a href=IR.html#x3444>x3444</a>, <a href=IR.html#x3442>x3442</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:49:10<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1665>x1665</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x576}, writes={x576})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1663>x1663</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1646>x1646</a>, <a href=IR.html#x1648>x1648</a>, <a href=IR.html#x1650>x1650</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1665>x1665</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1665>x1665</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 121<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1665>x1665</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x387>x387</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 5.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2782><a href=IR.html#x2782>x2782</a> = SRAMBankedRead(mem=<a href=IR.html#x576>x576</a>,bank=[[0]],ofs=[<a href=IR.html#b2780>b2780</a>],enss=[[<a href=IR.html#b2781>b2781</a>, <a href=IR.html#b561>b561</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:51:35<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2783>x2783</a>, <a href=IR.html#x2792>x2792</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x576})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2782>x2782</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2782>x2782</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2792>x2792</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2792>x2792</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 125<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2792>x2792</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x391>x391</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x577><a href=IR.html#x577>x577</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: accum_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:30:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x324, 0035: x22<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1858>x1858</a>, <a href=IR.html#x1871>x1871</a>, <a href=IR.html#x2859>x2859</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x577>x577</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2859>x2859</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2859>x2859</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 57<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2859>x2859</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 1<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Buff()<br></text>
</li>
</ul>
<text><strong>IterDiff</strong>: 0<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x324>x324</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1858>x1858</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1871>x1871</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x1871><a href=IR.html#x1871>x1871</a> = SRAMBankedWrite(mem=<a href=IR.html#x577>x577</a>,data=[<a href=IR.html#x3506>x3506</a>],bank=[[0]],ofs=[<a href=IR.html#x3505>x3505</a>],enss=[[<a href=IR.html#x3503>x3503</a>, <a href=IR.html#x3504>x3504</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:49:10<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1873>x1873</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x577}, writes={x577})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1871>x1871</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1854>x1854</a>, <a href=IR.html#x1856>x1856</a>, <a href=IR.html#x1858>x1858</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1873>x1873</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1873>x1873</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 121<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1873>x1873</a>), stage=0, block=0)<br></text>
<text><strong>InCycle</strong>: true<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x387>x387</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 5.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x1858><a href=IR.html#x1858>x1858</a> = SRAMBankedRead(mem=<a href=IR.html#x577>x577</a>,bank=[[0]],ofs=[<a href=IR.html#x3496>x3496</a>],enss=[[<a href=IR.html#x3498>x3498</a>, <a href=IR.html#x3497>x3497</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:49:10<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1859>x1859</a>, <a href=IR.html#x1873>x1873</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x577})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1858>x1858</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1858>x1858</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1873>x1873</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1873>x1873</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 119<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1873>x1873</a>), stage=0, block=0)<br></text>
<text><strong>InCycle</strong>: true<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>IterDiff</strong>: 0<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x385>x385</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 1.5<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x578><a href=IR.html#x578>x578</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: accum_1<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:30:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x324, 0035: x22<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1872>x1872</a>, <a href=IR.html#x2795>x2795</a>, <a href=IR.html#x2859>x2859</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x578>x578</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2859>x2859</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2859>x2859</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 57<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2859>x2859</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 2<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>IterDiff</strong>: 0<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x324>x324</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2795>x2795</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1872>x1872</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x1872><a href=IR.html#x1872>x1872</a> = SRAMBankedWrite(mem=<a href=IR.html#x578>x578</a>,data=[<a href=IR.html#x3506>x3506</a>],bank=[[0]],ofs=[<a href=IR.html#x3505>x3505</a>],enss=[[<a href=IR.html#x3503>x3503</a>, <a href=IR.html#x3504>x3504</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:49:10<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1873>x1873</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x578}, writes={x578})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1872>x1872</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1854>x1854</a>, <a href=IR.html#x1856>x1856</a>, <a href=IR.html#x1858>x1858</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1873>x1873</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1873>x1873</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 121<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1873>x1873</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x387>x387</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 5.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2795><a href=IR.html#x2795>x2795</a> = SRAMBankedRead(mem=<a href=IR.html#x578>x578</a>,bank=[[0]],ofs=[<a href=IR.html#b2793>b2793</a>],enss=[[<a href=IR.html#b2794>b2794</a>, <a href=IR.html#b562>b562</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:51:35<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2796>x2796</a>, <a href=IR.html#x2805>x2805</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x578})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2795>x2795</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2795>x2795</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2805>x2805</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2805>x2805</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 125<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2805>x2805</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x391>x391</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x579><a href=IR.html#x579>x579</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: accum_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:30:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x324, 0035: x22<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2066>x2066</a>, <a href=IR.html#x2079>x2079</a>, <a href=IR.html#x2859>x2859</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x579>x579</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2859>x2859</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2859>x2859</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 57<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2859>x2859</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 1<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Buff()<br></text>
</li>
</ul>
<text><strong>IterDiff</strong>: 0<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x324>x324</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2066>x2066</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2079>x2079</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x2079><a href=IR.html#x2079>x2079</a> = SRAMBankedWrite(mem=<a href=IR.html#x579>x579</a>,data=[<a href=IR.html#x3566>x3566</a>],bank=[[0]],ofs=[<a href=IR.html#x3564>x3564</a>],enss=[[<a href=IR.html#x3567>x3567</a>, <a href=IR.html#x3565>x3565</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:49:10<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2081>x2081</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x579}, writes={x579})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2079>x2079</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2062>x2062</a>, <a href=IR.html#x2064>x2064</a>, <a href=IR.html#x2066>x2066</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2081>x2081</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2081>x2081</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 121<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2081>x2081</a>), stage=0, block=0)<br></text>
<text><strong>InCycle</strong>: true<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x387>x387</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 5.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2066><a href=IR.html#x2066>x2066</a> = SRAMBankedRead(mem=<a href=IR.html#x579>x579</a>,bank=[[0]],ofs=[<a href=IR.html#x3559>x3559</a>],enss=[[<a href=IR.html#x3557>x3557</a>, <a href=IR.html#x3558>x3558</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:49:10<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2067>x2067</a>, <a href=IR.html#x2081>x2081</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x579})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2066>x2066</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2066>x2066</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2081>x2081</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2081>x2081</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 119<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2081>x2081</a>), stage=0, block=0)<br></text>
<text><strong>InCycle</strong>: true<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>IterDiff</strong>: 0<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x385>x385</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 1.5<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x580><a href=IR.html#x580>x580</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: accum_1<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:30:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x324, 0035: x22<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2080>x2080</a>, <a href=IR.html#x2808>x2808</a>, <a href=IR.html#x2859>x2859</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x580>x580</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2859>x2859</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2859>x2859</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 57<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2859>x2859</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 2<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>IterDiff</strong>: 0<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x324>x324</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2808>x2808</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2080>x2080</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x2080><a href=IR.html#x2080>x2080</a> = SRAMBankedWrite(mem=<a href=IR.html#x580>x580</a>,data=[<a href=IR.html#x3566>x3566</a>],bank=[[0]],ofs=[<a href=IR.html#x3564>x3564</a>],enss=[[<a href=IR.html#x3567>x3567</a>, <a href=IR.html#x3565>x3565</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:49:10<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2081>x2081</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x580}, writes={x580})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2080>x2080</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2062>x2062</a>, <a href=IR.html#x2064>x2064</a>, <a href=IR.html#x2066>x2066</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2081>x2081</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2081>x2081</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 121<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2081>x2081</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x387>x387</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 5.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2808><a href=IR.html#x2808>x2808</a> = SRAMBankedRead(mem=<a href=IR.html#x580>x580</a>,bank=[[0]],ofs=[<a href=IR.html#b2806>b2806</a>],enss=[[<a href=IR.html#b2807>b2807</a>, <a href=IR.html#b563>b563</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:51:35<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2809>x2809</a>, <a href=IR.html#x2818>x2818</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x580})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2808>x2808</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2808>x2808</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2818>x2818</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2818>x2818</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 125<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2818>x2818</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x391>x391</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x581><a href=IR.html#x581>x581</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: accum_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:30:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x324, 0035: x22<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2274>x2274</a>, <a href=IR.html#x2288>x2288</a>, <a href=IR.html#x2859>x2859</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x581>x581</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2859>x2859</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2859>x2859</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 57<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2859>x2859</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 1<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Buff()<br></text>
</li>
</ul>
<text><strong>IterDiff</strong>: 0<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x324>x324</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2274>x2274</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2288>x2288</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x2288><a href=IR.html#x2288>x2288</a> = SRAMBankedWrite(mem=<a href=IR.html#x581>x581</a>,data=[<a href=IR.html#x3625>x3625</a>],bank=[[0]],ofs=[<a href=IR.html#x3626>x3626</a>],enss=[[<a href=IR.html#x3627>x3627</a>, <a href=IR.html#x3628>x3628</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:49:10<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2289>x2289</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x581}, writes={x581})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2288>x2288</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2270>x2270</a>, <a href=IR.html#x2272>x2272</a>, <a href=IR.html#x2274>x2274</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2289>x2289</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2289>x2289</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 121<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2289>x2289</a>), stage=0, block=0)<br></text>
<text><strong>InCycle</strong>: true<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x387>x387</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 5.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2274><a href=IR.html#x2274>x2274</a> = SRAMBankedRead(mem=<a href=IR.html#x581>x581</a>,bank=[[0]],ofs=[<a href=IR.html#x3620>x3620</a>],enss=[[<a href=IR.html#x3619>x3619</a>, <a href=IR.html#x3618>x3618</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:49:10<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2275>x2275</a>, <a href=IR.html#x2289>x2289</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x581})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2274>x2274</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2274>x2274</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2289>x2289</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2289>x2289</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 119<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2289>x2289</a>), stage=0, block=0)<br></text>
<text><strong>InCycle</strong>: true<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>IterDiff</strong>: 0<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x385>x385</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 1.5<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x582><a href=IR.html#x582>x582</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: accum_1<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:30:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x324, 0035: x22<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2287>x2287</a>, <a href=IR.html#x2821>x2821</a>, <a href=IR.html#x2859>x2859</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x582>x582</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2859>x2859</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2859>x2859</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 57<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2859>x2859</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 2<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>IterDiff</strong>: 0<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x324>x324</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2821>x2821</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2287>x2287</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x2287><a href=IR.html#x2287>x2287</a> = SRAMBankedWrite(mem=<a href=IR.html#x582>x582</a>,data=[<a href=IR.html#x3625>x3625</a>],bank=[[0]],ofs=[<a href=IR.html#x3626>x3626</a>],enss=[[<a href=IR.html#x3627>x3627</a>, <a href=IR.html#x3628>x3628</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:49:10<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2289>x2289</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x582}, writes={x582})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2287>x2287</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2270>x2270</a>, <a href=IR.html#x2272>x2272</a>, <a href=IR.html#x2274>x2274</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2289>x2289</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2289>x2289</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 121<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2289>x2289</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x387>x387</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 5.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2821><a href=IR.html#x2821>x2821</a> = SRAMBankedRead(mem=<a href=IR.html#x582>x582</a>,bank=[[0]],ofs=[<a href=IR.html#b2819>b2819</a>],enss=[[<a href=IR.html#b2820>b2820</a>, <a href=IR.html#b564>b564</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:51:35<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2822>x2822</a>, <a href=IR.html#x2831>x2831</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x582})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2821>x2821</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2821>x2821</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2831>x2831</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2831>x2831</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 125<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2831>x2831</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x391>x391</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x583><a href=IR.html#x583>x583</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: accum_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:30:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x324, 0035: x22<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2482>x2482</a>, <a href=IR.html#x2496>x2496</a>, <a href=IR.html#x2859>x2859</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x583>x583</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2859>x2859</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2859>x2859</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 57<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2859>x2859</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 1<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Buff()<br></text>
</li>
</ul>
<text><strong>IterDiff</strong>: 0<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x324>x324</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2482>x2482</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2496>x2496</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x2496><a href=IR.html#x2496>x2496</a> = SRAMBankedWrite(mem=<a href=IR.html#x583>x583</a>,data=[<a href=IR.html#x3689>x3689</a>],bank=[[0]],ofs=[<a href=IR.html#x3688>x3688</a>],enss=[[<a href=IR.html#x3687>x3687</a>, <a href=IR.html#x3686>x3686</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:49:10<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2497>x2497</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x583}, writes={x583})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2496>x2496</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2478>x2478</a>, <a href=IR.html#x2480>x2480</a>, <a href=IR.html#x2482>x2482</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2497>x2497</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2497>x2497</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 121<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2497>x2497</a>), stage=0, block=0)<br></text>
<text><strong>InCycle</strong>: true<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x387>x387</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 5.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2482><a href=IR.html#x2482>x2482</a> = SRAMBankedRead(mem=<a href=IR.html#x583>x583</a>,bank=[[0]],ofs=[<a href=IR.html#x3679>x3679</a>],enss=[[<a href=IR.html#x3680>x3680</a>, <a href=IR.html#x3681>x3681</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:49:10<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2483>x2483</a>, <a href=IR.html#x2497>x2497</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x583})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2482>x2482</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2482>x2482</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2497>x2497</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2497>x2497</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 119<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2497>x2497</a>), stage=0, block=0)<br></text>
<text><strong>InCycle</strong>: true<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>IterDiff</strong>: 0<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x385>x385</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 1.5<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x584><a href=IR.html#x584>x584</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: accum_1<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:30:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x324, 0035: x22<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2495>x2495</a>, <a href=IR.html#x2834>x2834</a>, <a href=IR.html#x2859>x2859</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x584>x584</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2859>x2859</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2859>x2859</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 57<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2859>x2859</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 2<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>IterDiff</strong>: 0<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x324>x324</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2834>x2834</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2495>x2495</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x2495><a href=IR.html#x2495>x2495</a> = SRAMBankedWrite(mem=<a href=IR.html#x584>x584</a>,data=[<a href=IR.html#x3689>x3689</a>],bank=[[0]],ofs=[<a href=IR.html#x3688>x3688</a>],enss=[[<a href=IR.html#x3687>x3687</a>, <a href=IR.html#x3686>x3686</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:49:10<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2497>x2497</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x584}, writes={x584})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2495>x2495</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2478>x2478</a>, <a href=IR.html#x2480>x2480</a>, <a href=IR.html#x2482>x2482</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2497>x2497</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2497>x2497</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 121<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2497>x2497</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x387>x387</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 5.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2834><a href=IR.html#x2834>x2834</a> = SRAMBankedRead(mem=<a href=IR.html#x584>x584</a>,bank=[[0]],ofs=[<a href=IR.html#b2832>b2832</a>],enss=[[<a href=IR.html#b2833>b2833</a>, <a href=IR.html#b565>b565</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:51:35<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2835>x2835</a>, <a href=IR.html#x2844>x2844</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x584})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2834>x2834</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2834>x2834</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2844>x2844</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2844>x2844</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 125<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2844>x2844</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x391>x391</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x585><a href=IR.html#x585>x585</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: accum_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:30:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x324, 0035: x22<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2690>x2690</a>, <a href=IR.html#x2703>x2703</a>, <a href=IR.html#x2859>x2859</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x585>x585</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2859>x2859</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2859>x2859</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 57<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2859>x2859</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 1<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Buff()<br></text>
</li>
</ul>
<text><strong>IterDiff</strong>: 0<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x324>x324</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2690>x2690</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2703>x2703</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x2703><a href=IR.html#x2703>x2703</a> = SRAMBankedWrite(mem=<a href=IR.html#x585>x585</a>,data=[<a href=IR.html#x3750>x3750</a>],bank=[[0]],ofs=[<a href=IR.html#x3747>x3747</a>],enss=[[<a href=IR.html#x3749>x3749</a>, <a href=IR.html#x3748>x3748</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:49:10<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2705>x2705</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x585}, writes={x585})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2703>x2703</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2686>x2686</a>, <a href=IR.html#x2688>x2688</a>, <a href=IR.html#x2690>x2690</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2705>x2705</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2705>x2705</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 121<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2705>x2705</a>), stage=0, block=0)<br></text>
<text><strong>InCycle</strong>: true<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x387>x387</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 5.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2690><a href=IR.html#x2690>x2690</a> = SRAMBankedRead(mem=<a href=IR.html#x585>x585</a>,bank=[[0]],ofs=[<a href=IR.html#x3742>x3742</a>],enss=[[<a href=IR.html#x3740>x3740</a>, <a href=IR.html#x3741>x3741</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:49:10<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2691>x2691</a>, <a href=IR.html#x2705>x2705</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x585})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2690>x2690</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2690>x2690</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2705>x2705</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2705>x2705</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 119<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2705>x2705</a>), stage=0, block=0)<br></text>
<text><strong>InCycle</strong>: true<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>IterDiff</strong>: 0<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x385>x385</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 1.5<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x586><a href=IR.html#x586>x586</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: accum_1<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:30:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x324, 0035: x22<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2704>x2704</a>, <a href=IR.html#x2847>x2847</a>, <a href=IR.html#x2859>x2859</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x586>x586</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2859>x2859</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2859>x2859</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 57<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2859>x2859</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 2<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>IterDiff</strong>: 0<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x324>x324</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2847>x2847</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2704>x2704</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x2704><a href=IR.html#x2704>x2704</a> = SRAMBankedWrite(mem=<a href=IR.html#x586>x586</a>,data=[<a href=IR.html#x3750>x3750</a>],bank=[[0]],ofs=[<a href=IR.html#x3747>x3747</a>],enss=[[<a href=IR.html#x3749>x3749</a>, <a href=IR.html#x3748>x3748</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:49:10<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2705>x2705</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x586}, writes={x586})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2704>x2704</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2686>x2686</a>, <a href=IR.html#x2688>x2688</a>, <a href=IR.html#x2690>x2690</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2705>x2705</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2705>x2705</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 121<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2705>x2705</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x387>x387</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 5.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2847><a href=IR.html#x2847>x2847</a> = SRAMBankedRead(mem=<a href=IR.html#x586>x586</a>,bank=[[0]],ofs=[<a href=IR.html#b2845>b2845</a>],enss=[[<a href=IR.html#b2846>b2846</a>, <a href=IR.html#b566>b566</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:51:35<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2848>x2848</a>, <a href=IR.html#x2857>x2857</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x586})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2847>x2847</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2847>x2847</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2857>x2857</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2857>x2857</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 125<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2857>x2857</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x391>x391</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x633><a href=IR.html#x633>x633</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x664>x664</a>, <a href=IR.html#x692>x692</a>, <a href=IR.html#x795>x795</a>, <a href=IR.html#x834>x834</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x633>x633</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x834>x834</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x834>x834</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x834>x834</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x692>x692</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x664>x664</a>, <a href=IR.html#x795>x795</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x664><a href=IR.html#x664>x664</a> = SRAMBankedWrite(mem=<a href=IR.html#x633>x633</a>,data=[<a href=IR.html#x661>x661</a>],bank=[[0]],ofs=[<a href=IR.html#x3151>x3151</a>],enss=[[<a href=IR.html#x3152>x3152</a>, <a href=IR.html#x3150>x3150</a>, <a href=IR.html#x3153>x3153</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x667>x667</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x633}, writes={x633})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x664>x664</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x653>x653</a>, <a href=IR.html#x659>x659</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x667>x667</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x667>x667</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x667>x667</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x795><a href=IR.html#x795>x795</a> = SRAMBankedWrite(mem=<a href=IR.html#x633>x633</a>,data=[<a href=IR.html#x792>x792</a>],bank=[[0]],ofs=[<a href=IR.html#x3182>x3182</a>],enss=[[<a href=IR.html#x3185>x3185</a>, <a href=IR.html#x3183>x3183</a>, <a href=IR.html#x3184>x3184</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x798>x798</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x633}, writes={x633})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x795>x795</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x787>x787</a>, <a href=IR.html#x790>x790</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x798>x798</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x798>x798</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x798>x798</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x692><a href=IR.html#x692>x692</a> = SRAMBankedRead(mem=<a href=IR.html#x633>x633</a>,bank=[[0]],ofs=[0],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:24<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x693>x693</a>, <a href=IR.html#x704>x704</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x633})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x692>x692</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x692>x692</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x704>x704</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x704>x704</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 73<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x704>x704</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x338>x338</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x634><a href=IR.html#x634>x634</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_1<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x662>x662</a>, <a href=IR.html#x695>x695</a>, <a href=IR.html#x793>x793</a>, <a href=IR.html#x834>x834</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x634>x634</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x834>x834</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x834>x834</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x834>x834</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x695>x695</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x662>x662</a>, <a href=IR.html#x793>x793</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x662><a href=IR.html#x662>x662</a> = SRAMBankedWrite(mem=<a href=IR.html#x634>x634</a>,data=[<a href=IR.html#x661>x661</a>],bank=[[0]],ofs=[<a href=IR.html#x3151>x3151</a>],enss=[[<a href=IR.html#x3152>x3152</a>, <a href=IR.html#x3150>x3150</a>, <a href=IR.html#x3153>x3153</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x667>x667</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x634}, writes={x634})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x662>x662</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x653>x653</a>, <a href=IR.html#x659>x659</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x667>x667</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x667>x667</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x667>x667</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x793><a href=IR.html#x793>x793</a> = SRAMBankedWrite(mem=<a href=IR.html#x634>x634</a>,data=[<a href=IR.html#x792>x792</a>],bank=[[0]],ofs=[<a href=IR.html#x3182>x3182</a>],enss=[[<a href=IR.html#x3185>x3185</a>, <a href=IR.html#x3183>x3183</a>, <a href=IR.html#x3184>x3184</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x798>x798</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x634}, writes={x634})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x793>x793</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x787>x787</a>, <a href=IR.html#x790>x790</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x798>x798</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x798>x798</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x798>x798</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x695><a href=IR.html#x695>x695</a> = SRAMBankedRead(mem=<a href=IR.html#x634>x634</a>,bank=[[0]],ofs=[1],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:42<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x696>x696</a>, <a href=IR.html#x704>x704</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x634})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x695>x695</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x695>x695</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x704>x704</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x704>x704</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 75<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x704>x704</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x340>x340</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x635><a href=IR.html#x635>x635</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_2<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x666>x666</a>, <a href=IR.html#x699>x699</a>, <a href=IR.html#x797>x797</a>, <a href=IR.html#x834>x834</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x635>x635</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x834>x834</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x834>x834</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x834>x834</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x699>x699</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x666>x666</a>, <a href=IR.html#x797>x797</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x666><a href=IR.html#x666>x666</a> = SRAMBankedWrite(mem=<a href=IR.html#x635>x635</a>,data=[<a href=IR.html#x661>x661</a>],bank=[[0]],ofs=[<a href=IR.html#x3151>x3151</a>],enss=[[<a href=IR.html#x3152>x3152</a>, <a href=IR.html#x3150>x3150</a>, <a href=IR.html#x3153>x3153</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x667>x667</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x635}, writes={x635})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x666>x666</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x653>x653</a>, <a href=IR.html#x659>x659</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x667>x667</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x667>x667</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x667>x667</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x797><a href=IR.html#x797>x797</a> = SRAMBankedWrite(mem=<a href=IR.html#x635>x635</a>,data=[<a href=IR.html#x792>x792</a>],bank=[[0]],ofs=[<a href=IR.html#x3182>x3182</a>],enss=[[<a href=IR.html#x3185>x3185</a>, <a href=IR.html#x3183>x3183</a>, <a href=IR.html#x3184>x3184</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x798>x798</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x635}, writes={x635})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x797>x797</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x787>x787</a>, <a href=IR.html#x790>x790</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x798>x798</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x798>x798</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x798>x798</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x699><a href=IR.html#x699>x699</a> = SRAMBankedRead(mem=<a href=IR.html#x635>x635</a>,bank=[[0]],ofs=[2],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:60<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x700>x700</a>, <a href=IR.html#x704>x704</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x635})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x699>x699</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x699>x699</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x704>x704</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x704>x704</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 78<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x704>x704</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x343>x343</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x636><a href=IR.html#x636>x636</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_3<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x665>x665</a>, <a href=IR.html#x787>x787</a>, <a href=IR.html#x796>x796</a>, <a href=IR.html#x834>x834</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x636>x636</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x834>x834</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x834>x834</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x834>x834</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x787>x787</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x665>x665</a>, <a href=IR.html#x796>x796</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x665><a href=IR.html#x665>x665</a> = SRAMBankedWrite(mem=<a href=IR.html#x636>x636</a>,data=[<a href=IR.html#x661>x661</a>],bank=[[0]],ofs=[<a href=IR.html#x3151>x3151</a>],enss=[[<a href=IR.html#x3152>x3152</a>, <a href=IR.html#x3150>x3150</a>, <a href=IR.html#x3153>x3153</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x667>x667</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x636}, writes={x636})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x665>x665</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x653>x653</a>, <a href=IR.html#x659>x659</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x667>x667</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x667>x667</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x667>x667</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x796><a href=IR.html#x796>x796</a> = SRAMBankedWrite(mem=<a href=IR.html#x636>x636</a>,data=[<a href=IR.html#x792>x792</a>],bank=[[0]],ofs=[<a href=IR.html#x3182>x3182</a>],enss=[[<a href=IR.html#x3185>x3185</a>, <a href=IR.html#x3183>x3183</a>, <a href=IR.html#x3184>x3184</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x798>x798</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x636}, writes={x636})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x796>x796</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x787>x787</a>, <a href=IR.html#x790>x790</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x798>x798</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x798>x798</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x798>x798</a>), stage=0, block=0)<br></text>
<text><strong>InCycle</strong>: true<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x787><a href=IR.html#x787>x787</a> = SRAMBankedRead(mem=<a href=IR.html#x636>x636</a>,bank=[[0]],ofs=[<a href=IR.html#b785>b785</a>],enss=[[<a href=IR.html#b786>b786</a>, <a href=IR.html#b630>b630</a>, <a href=IR.html#b557>b557</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:26<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x788>x788</a>, <a href=IR.html#x798>x798</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x636})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x787>x787</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x787>x787</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x798>x798</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x798>x798</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 113<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x798>x798</a>), stage=0, block=0)<br></text>
<text><strong>InCycle</strong>: true<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x378>x378</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x637><a href=IR.html#x637>x637</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_4<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x663>x663</a>, <a href=IR.html#x794>x794</a>, <a href=IR.html#x814>x814</a>, <a href=IR.html#x834>x834</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x637>x637</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x834>x834</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x834>x834</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x834>x834</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 8<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x814>x814</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x663>x663</a>, <a href=IR.html#x794>x794</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x663><a href=IR.html#x663>x663</a> = SRAMBankedWrite(mem=<a href=IR.html#x637>x637</a>,data=[<a href=IR.html#x661>x661</a>],bank=[[0]],ofs=[<a href=IR.html#x3151>x3151</a>],enss=[[<a href=IR.html#x3152>x3152</a>, <a href=IR.html#x3150>x3150</a>, <a href=IR.html#x3153>x3153</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x667>x667</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x637}, writes={x637})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x663>x663</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x653>x653</a>, <a href=IR.html#x659>x659</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x667>x667</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x667>x667</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x667>x667</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x794><a href=IR.html#x794>x794</a> = SRAMBankedWrite(mem=<a href=IR.html#x637>x637</a>,data=[<a href=IR.html#x792>x792</a>],bank=[[0]],ofs=[<a href=IR.html#x3182>x3182</a>],enss=[[<a href=IR.html#x3185>x3185</a>, <a href=IR.html#x3183>x3183</a>, <a href=IR.html#x3184>x3184</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x798>x798</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x637}, writes={x637})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x794>x794</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x787>x787</a>, <a href=IR.html#x790>x790</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x798>x798</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x798>x798</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x798>x798</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x814><a href=IR.html#x814>x814</a> = SRAMBankedRead(mem=<a href=IR.html#x637>x637</a>,bank=[[0]],ofs=[<a href=IR.html#b629>b629</a>],enss=[[<a href=IR.html#b632>b632</a>, <a href=IR.html#b557>b557</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:49:10<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x815>x815</a>, <a href=IR.html#x833>x833</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x637})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x814>x814</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x814>x814</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x833>x833</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x833>x833</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 118<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x833>x833</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x384>x384</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(7),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x638><a href=IR.html#x638>x638</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x683>x683</a>, <a href=IR.html#x705>x705</a>, <a href=IR.html#x807>x807</a>, <a href=IR.html#x834>x834</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x638>x638</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x834>x834</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x834>x834</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x834>x834</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x705>x705</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x683>x683</a>, <a href=IR.html#x807>x807</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x683><a href=IR.html#x683>x683</a> = SRAMBankedWrite(mem=<a href=IR.html#x638>x638</a>,data=[<a href=IR.html#x682>x682</a>],bank=[[0]],ofs=[<a href=IR.html#x3165>x3165</a>],enss=[[<a href=IR.html#x3163>x3163</a>, <a href=IR.html#x3164>x3164</a>, <a href=IR.html#x3166>x3166</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x688>x688</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x638}, writes={x638})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x683>x683</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x674>x674</a>, <a href=IR.html#x680>x680</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x688>x688</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x688>x688</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x688>x688</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x807><a href=IR.html#x807>x807</a> = SRAMBankedWrite(mem=<a href=IR.html#x638>x638</a>,data=[<a href=IR.html#x806>x806</a>],bank=[[0]],ofs=[<a href=IR.html#x3188>x3188</a>],enss=[[<a href=IR.html#x3190>x3190</a>, <a href=IR.html#x3187>x3187</a>, <a href=IR.html#x3189>x3189</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x812>x812</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x638}, writes={x638})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x807>x807</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x801>x801</a>, <a href=IR.html#x804>x804</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x812>x812</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x812>x812</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x812>x812</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x705><a href=IR.html#x705>x705</a> = SRAMBankedRead(mem=<a href=IR.html#x638>x638</a>,bank=[[0]],ofs=[0],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:24<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x706>x706</a>, <a href=IR.html#x717>x717</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x638})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x705>x705</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x705>x705</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x717>x717</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x717>x717</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 73<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x717>x717</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x338>x338</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x639><a href=IR.html#x639>x639</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_1<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x687>x687</a>, <a href=IR.html#x708>x708</a>, <a href=IR.html#x811>x811</a>, <a href=IR.html#x834>x834</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x639>x639</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x834>x834</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x834>x834</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x834>x834</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x708>x708</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x687>x687</a>, <a href=IR.html#x811>x811</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x687><a href=IR.html#x687>x687</a> = SRAMBankedWrite(mem=<a href=IR.html#x639>x639</a>,data=[<a href=IR.html#x682>x682</a>],bank=[[0]],ofs=[<a href=IR.html#x3165>x3165</a>],enss=[[<a href=IR.html#x3163>x3163</a>, <a href=IR.html#x3164>x3164</a>, <a href=IR.html#x3166>x3166</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x688>x688</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x639}, writes={x639})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x687>x687</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x674>x674</a>, <a href=IR.html#x680>x680</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x688>x688</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x688>x688</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x688>x688</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x811><a href=IR.html#x811>x811</a> = SRAMBankedWrite(mem=<a href=IR.html#x639>x639</a>,data=[<a href=IR.html#x806>x806</a>],bank=[[0]],ofs=[<a href=IR.html#x3188>x3188</a>],enss=[[<a href=IR.html#x3190>x3190</a>, <a href=IR.html#x3187>x3187</a>, <a href=IR.html#x3189>x3189</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x812>x812</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x639}, writes={x639})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x811>x811</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x801>x801</a>, <a href=IR.html#x804>x804</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x812>x812</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x812>x812</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x812>x812</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x708><a href=IR.html#x708>x708</a> = SRAMBankedRead(mem=<a href=IR.html#x639>x639</a>,bank=[[0]],ofs=[1],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:42<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x709>x709</a>, <a href=IR.html#x717>x717</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x639})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x708>x708</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x708>x708</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x717>x717</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x717>x717</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 75<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x717>x717</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x340>x340</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x640><a href=IR.html#x640>x640</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_2<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x686>x686</a>, <a href=IR.html#x712>x712</a>, <a href=IR.html#x810>x810</a>, <a href=IR.html#x834>x834</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x640>x640</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x834>x834</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x834>x834</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x834>x834</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x712>x712</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x686>x686</a>, <a href=IR.html#x810>x810</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x686><a href=IR.html#x686>x686</a> = SRAMBankedWrite(mem=<a href=IR.html#x640>x640</a>,data=[<a href=IR.html#x682>x682</a>],bank=[[0]],ofs=[<a href=IR.html#x3165>x3165</a>],enss=[[<a href=IR.html#x3163>x3163</a>, <a href=IR.html#x3164>x3164</a>, <a href=IR.html#x3166>x3166</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x688>x688</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x640}, writes={x640})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x686>x686</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x674>x674</a>, <a href=IR.html#x680>x680</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x688>x688</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x688>x688</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x688>x688</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x810><a href=IR.html#x810>x810</a> = SRAMBankedWrite(mem=<a href=IR.html#x640>x640</a>,data=[<a href=IR.html#x806>x806</a>],bank=[[0]],ofs=[<a href=IR.html#x3188>x3188</a>],enss=[[<a href=IR.html#x3190>x3190</a>, <a href=IR.html#x3187>x3187</a>, <a href=IR.html#x3189>x3189</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x812>x812</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x640}, writes={x640})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x810>x810</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x801>x801</a>, <a href=IR.html#x804>x804</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x812>x812</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x812>x812</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x812>x812</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x712><a href=IR.html#x712>x712</a> = SRAMBankedRead(mem=<a href=IR.html#x640>x640</a>,bank=[[0]],ofs=[2],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:60<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x713>x713</a>, <a href=IR.html#x717>x717</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x640})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x712>x712</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x712>x712</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x717>x717</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x717>x717</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 78<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x717>x717</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x343>x343</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x641><a href=IR.html#x641>x641</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_3<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x685>x685</a>, <a href=IR.html#x801>x801</a>, <a href=IR.html#x809>x809</a>, <a href=IR.html#x834>x834</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x641>x641</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x834>x834</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x834>x834</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x834>x834</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x801>x801</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x685>x685</a>, <a href=IR.html#x809>x809</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x685><a href=IR.html#x685>x685</a> = SRAMBankedWrite(mem=<a href=IR.html#x641>x641</a>,data=[<a href=IR.html#x682>x682</a>],bank=[[0]],ofs=[<a href=IR.html#x3165>x3165</a>],enss=[[<a href=IR.html#x3163>x3163</a>, <a href=IR.html#x3164>x3164</a>, <a href=IR.html#x3166>x3166</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x688>x688</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x641}, writes={x641})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x685>x685</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x674>x674</a>, <a href=IR.html#x680>x680</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x688>x688</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x688>x688</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x688>x688</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x809><a href=IR.html#x809>x809</a> = SRAMBankedWrite(mem=<a href=IR.html#x641>x641</a>,data=[<a href=IR.html#x806>x806</a>],bank=[[0]],ofs=[<a href=IR.html#x3188>x3188</a>],enss=[[<a href=IR.html#x3190>x3190</a>, <a href=IR.html#x3187>x3187</a>, <a href=IR.html#x3189>x3189</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x812>x812</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x641}, writes={x641})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x809>x809</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x801>x801</a>, <a href=IR.html#x804>x804</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x812>x812</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x812>x812</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x812>x812</a>), stage=0, block=0)<br></text>
<text><strong>InCycle</strong>: true<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x801><a href=IR.html#x801>x801</a> = SRAMBankedRead(mem=<a href=IR.html#x641>x641</a>,bank=[[0]],ofs=[<a href=IR.html#b799>b799</a>],enss=[[<a href=IR.html#b800>b800</a>, <a href=IR.html#b631>b631</a>, <a href=IR.html#b557>b557</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:26<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x802>x802</a>, <a href=IR.html#x812>x812</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x641})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x801>x801</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x801>x801</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x812>x812</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x812>x812</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 113<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x812>x812</a>), stage=0, block=0)<br></text>
<text><strong>InCycle</strong>: true<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x378>x378</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x642><a href=IR.html#x642>x642</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_4<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x684>x684</a>, <a href=IR.html#x808>x808</a>, <a href=IR.html#x816>x816</a>, <a href=IR.html#x834>x834</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x642>x642</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x834>x834</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x834>x834</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x834>x834</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 8<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x816>x816</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x684>x684</a>, <a href=IR.html#x808>x808</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x684><a href=IR.html#x684>x684</a> = SRAMBankedWrite(mem=<a href=IR.html#x642>x642</a>,data=[<a href=IR.html#x682>x682</a>],bank=[[0]],ofs=[<a href=IR.html#x3165>x3165</a>],enss=[[<a href=IR.html#x3163>x3163</a>, <a href=IR.html#x3164>x3164</a>, <a href=IR.html#x3166>x3166</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x688>x688</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x642}, writes={x642})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x684>x684</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x674>x674</a>, <a href=IR.html#x680>x680</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x688>x688</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x688>x688</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x688>x688</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x808><a href=IR.html#x808>x808</a> = SRAMBankedWrite(mem=<a href=IR.html#x642>x642</a>,data=[<a href=IR.html#x806>x806</a>],bank=[[0]],ofs=[<a href=IR.html#x3188>x3188</a>],enss=[[<a href=IR.html#x3190>x3190</a>, <a href=IR.html#x3187>x3187</a>, <a href=IR.html#x3189>x3189</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x812>x812</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x642}, writes={x642})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x808>x808</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x801>x801</a>, <a href=IR.html#x804>x804</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x812>x812</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x812>x812</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x812>x812</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x816><a href=IR.html#x816>x816</a> = SRAMBankedRead(mem=<a href=IR.html#x642>x642</a>,bank=[[0]],ofs=[<a href=IR.html#b629>b629</a>],enss=[[<a href=IR.html#b632>b632</a>, <a href=IR.html#b557>b557</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:49:10<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x817>x817</a>, <a href=IR.html#x833>x833</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x642})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x816>x816</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x816>x816</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x833>x833</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x833>x833</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 118<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x833>x833</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x384>x384</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(7),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x690><a href=IR.html#x690>x690</a> = SRAMNew(dims=[1],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: r_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:36:28<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x337, 0035: x40<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x703>x703</a>, <a href=IR.html#x725>x725</a>, <a href=IR.html#x749>x749</a>, <a href=IR.html#x834>x834</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x690>x690</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x834>x834</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x834>x834</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 71<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x834>x834</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 3<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x337>x337</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x725>x725</a>, <a href=IR.html#x749>x749</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x703>x703</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x703><a href=IR.html#x703>x703</a> = SRAMBankedWrite(mem=<a href=IR.html#x690>x690</a>,data=[<a href=IR.html#x2986>x2986</a>],bank=[[0]],ofs=[0],enss=[[]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:18<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x704>x704</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x690}, writes={x690})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x703>x703</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x699>x699</a>, <a href=IR.html#x692>x692</a>, <a href=IR.html#x695>x695</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x704>x704</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x704>x704</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 81<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x704>x704</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x346>x346</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 20.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(2)</th>
<td>
<h3 id=x725><a href=IR.html#x725>x725</a> = SRAMBankedRead(mem=<a href=IR.html#x690>x690</a>,bank=[[0]],ofs=[0],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:29<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x726>x726</a>, <a href=IR.html#x733>x733</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x690})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x725>x725</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x725>x725</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x733>x733</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x733>x733</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 86<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x733>x733</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x351>x351</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
<td>
<h3 id=x749><a href=IR.html#x749>x749</a> = SRAMBankedRead(mem=<a href=IR.html#x690>x690</a>,bank=[[0]],ofs=[0],enss=[[<a href=IR.html#x748>x748</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:77<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x750>x750</a>, <a href=IR.html#x759>x759</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x690})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x690>x690</a>, <a href=IR.html#x748>x748</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x749>x749</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x749>x749</a>, <a href=IR.html#x748>x748</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x759>x759</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x759>x759</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 98<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x759>x759</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x362>x362</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(2),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x691><a href=IR.html#x691>x691</a> = SRAMNew(dims=[1],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: r_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:36:28<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x337, 0035: x40<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x716>x716</a>, <a href=IR.html#x734>x734</a>, <a href=IR.html#x763>x763</a>, <a href=IR.html#x834>x834</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x691>x691</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x834>x834</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x834>x834</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 71<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x834>x834</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 4<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x337>x337</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x734>x734</a>, <a href=IR.html#x763>x763</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x716>x716</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x716><a href=IR.html#x716>x716</a> = SRAMBankedWrite(mem=<a href=IR.html#x691>x691</a>,data=[<a href=IR.html#x2988>x2988</a>],bank=[[0]],ofs=[0],enss=[[]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:18<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x717>x717</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x691}, writes={x691})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x716>x716</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x712>x712</a>, <a href=IR.html#x705>x705</a>, <a href=IR.html#x708>x708</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x717>x717</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x717>x717</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 81<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x717>x717</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x346>x346</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 20.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(2)</th>
<td>
<h3 id=x734><a href=IR.html#x734>x734</a> = SRAMBankedRead(mem=<a href=IR.html#x691>x691</a>,bank=[[0]],ofs=[0],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:29<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x735>x735</a>, <a href=IR.html#x742>x742</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x691})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x734>x734</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x734>x734</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x742>x742</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x742>x742</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 86<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x742>x742</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x351>x351</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
<td>
<h3 id=x763><a href=IR.html#x763>x763</a> = SRAMBankedRead(mem=<a href=IR.html#x691>x691</a>,bank=[[0]],ofs=[0],enss=[[<a href=IR.html#x762>x762</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:77<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x764>x764</a>, <a href=IR.html#x773>x773</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x691})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x691>x691</a>, <a href=IR.html#x762>x762</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x763>x763</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x763>x763</a>, <a href=IR.html#x762>x762</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x773>x773</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x773>x773</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 98<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x773>x773</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x362>x362</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(3),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x719><a href=IR.html#x719>x719</a> = SRAMNew(dims=[1],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: force_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:40:32<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x348, 0035: x50<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x776>x776</a>, <a href=IR.html#x790>x790</a>, <a href=IR.html#x834>x834</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x719>x719</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x834>x834</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x834>x834</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 82<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x834>x834</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 2<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x348>x348</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x790>x790</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x776>x776</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x776><a href=IR.html#x776>x776</a> = SRAMBankedWrite(mem=<a href=IR.html#x719>x719</a>,data=[<a href=IR.html#x761>x761</a>],bank=[[0]],ofs=[0],enss=[[]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:22<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x777>x777</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x719}, writes={x719})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x776>x776</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2927>x2927</a>, <a href=IR.html#x2928>x2928</a>, <a href=IR.html#x749>x749</a>, <a href=IR.html#x748>x748</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x777>x777</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x777>x777</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 109<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x777>x777</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x374>x374</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x790><a href=IR.html#x790>x790</a> = SRAMBankedRead(mem=<a href=IR.html#x719>x719</a>,bank=[[0]],ofs=[0],enss=[[<a href=IR.html#b786>b786</a>, <a href=IR.html#b630>b630</a>, <a href=IR.html#b557>b557</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:38<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x791>x791</a>, <a href=IR.html#x798>x798</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x719})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x790>x790</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x790>x790</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x798>x798</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x798>x798</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 115<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x798>x798</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x380>x380</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x720><a href=IR.html#x720>x720</a> = SRAMNew(dims=[1],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: force_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:40:32<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x348, 0035: x50<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x778>x778</a>, <a href=IR.html#x804>x804</a>, <a href=IR.html#x834>x834</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x720>x720</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x834>x834</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x834>x834</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 82<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x834>x834</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 2<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x348>x348</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x804>x804</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x778>x778</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x778><a href=IR.html#x778>x778</a> = SRAMBankedWrite(mem=<a href=IR.html#x720>x720</a>,data=[<a href=IR.html#x775>x775</a>],bank=[[0]],ofs=[0],enss=[[]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:22<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x779>x779</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x720}, writes={x720})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x778>x778</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2929>x2929</a>, <a href=IR.html#x2930>x2930</a>, <a href=IR.html#x763>x763</a>, <a href=IR.html#x762>x762</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x779>x779</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x779>x779</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 109<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x779>x779</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x374>x374</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x804><a href=IR.html#x804>x804</a> = SRAMBankedRead(mem=<a href=IR.html#x720>x720</a>,bank=[[0]],ofs=[0],enss=[[<a href=IR.html#b800>b800</a>, <a href=IR.html#b631>b631</a>, <a href=IR.html#b557>b557</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:38<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x805>x805</a>, <a href=IR.html#x812>x812</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x720})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x804>x804</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x804>x804</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x812>x812</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x812>x812</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 115<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x812>x812</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x380>x380</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x721><a href=IR.html#x721>x721</a> = RegNew(init=false)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Reg[Bit]<br></text>
<text><strong>Aliases</strong>: 0052: x349, 0035: x230<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x731>x731</a>, <a href=IR.html#x2927>x2927</a>, <a href=IR.html#x748>x748</a>, <a href=IR.html#x834>x834</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x721>x721</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x834>x834</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x834>x834</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 83<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x834>x834</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {}: Cyclic: N=1, B=1, alpha=<>, P=<> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 2<br></text>
<text><strong>padding</strong>: []<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x349>x349</a><br></text>
<text><strong>Padding</strong>: []<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2927>x2927</a>, <a href=IR.html#x748>x748</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x731>x731</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x731><a href=IR.html#x731>x731</a> = RegWrite(mem=<a href=IR.html#x721>x721</a>,data=<a href=IR.html#x729>x729</a>,ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x733>x733</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x721}, writes={x721})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x721>x721</a>, <a href=IR.html#x729>x729</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x731>x731</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x725>x725</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x733>x733</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x733>x733</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 91<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x733>x733</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x356>x356</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 2.6<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(2)</th>
<td>
<h3 id=x2927><a href=IR.html#x2927>x2927</a> = RegRead(mem=<a href=IR.html#x721>x721</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Aliases</strong>: 0056: x747<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x761>x761</a>, <a href=IR.html#x834>x834</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x721})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2927>x2927</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2927>x2927</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x834>x834</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x761>x761</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 94<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x761>x761</a>), stage=-1, block=-1)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x360>x360</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=1,castgroup=[1],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
</td>
<td>
<h3 id=x748><a href=IR.html#x748>x748</a> = RegRead(mem=<a href=IR.html#x721>x721</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x749>x749</a>, <a href=IR.html#x759>x759</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x721})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x721>x721</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x748>x748</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x748>x748</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x759>x759</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x759>x759</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 97<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x759>x759</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x361>x361</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x722><a href=IR.html#x722>x722</a> = RegNew(init=false)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Reg[Bit]<br></text>
<text><strong>Aliases</strong>: 0052: x349, 0035: x230<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x740>x740</a>, <a href=IR.html#x2929>x2929</a>, <a href=IR.html#x762>x762</a>, <a href=IR.html#x834>x834</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x722>x722</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x834>x834</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x834>x834</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 83<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x834>x834</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {}: Cyclic: N=1, B=1, alpha=<>, P=<> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 3<br></text>
<text><strong>padding</strong>: []<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x349>x349</a><br></text>
<text><strong>Padding</strong>: []<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2929>x2929</a>, <a href=IR.html#x762>x762</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x740>x740</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x740><a href=IR.html#x740>x740</a> = RegWrite(mem=<a href=IR.html#x722>x722</a>,data=<a href=IR.html#x738>x738</a>,ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x742>x742</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x722}, writes={x722})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x722>x722</a>, <a href=IR.html#x738>x738</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x740>x740</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x734>x734</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x742>x742</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x742>x742</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 91<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x742>x742</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x356>x356</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 2.6<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(2)</th>
<td>
<h3 id=x2929><a href=IR.html#x2929>x2929</a> = RegRead(mem=<a href=IR.html#x722>x722</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Aliases</strong>: 0056: x746<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x775>x775</a>, <a href=IR.html#x834>x834</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x722})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2929>x2929</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2929>x2929</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x834>x834</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x775>x775</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 94<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x775>x775</a>), stage=-1, block=-1)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x360>x360</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(2),muxPort=0,muxOfs=1,castgroup=[1],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
</td>
<td>
<h3 id=x762><a href=IR.html#x762>x762</a> = RegRead(mem=<a href=IR.html#x722>x722</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x763>x763</a>, <a href=IR.html#x773>x773</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x722})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x722>x722</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x762>x762</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x762>x762</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x773>x773</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x773>x773</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 97<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x773>x773</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x361>x361</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(2),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x723><a href=IR.html#x723>x723</a> = RegNew(init=false)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:24<br></text>
<text><strong>Type</strong>: Reg[Bit]<br></text>
<text><strong>Aliases</strong>: 0052: x350, 0035: x231<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x732>x732</a>, <a href=IR.html#x2928>x2928</a>, <a href=IR.html#x834>x834</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x723>x723</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x834>x834</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x834>x834</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 84<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x834>x834</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {}: Cyclic: N=1, B=1, alpha=<>, P=<> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 2<br></text>
<text><strong>padding</strong>: []<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x350>x350</a><br></text>
<text><strong>Padding</strong>: []<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2928>x2928</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x732>x732</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x732><a href=IR.html#x732>x732</a> = RegWrite(mem=<a href=IR.html#x723>x723</a>,data=<a href=IR.html#x730>x730</a>,ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:24<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x733>x733</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x723}, writes={x723})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x723>x723</a>, <a href=IR.html#x730>x730</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x732>x732</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x725>x725</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x733>x733</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x733>x733</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 92<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x733>x733</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x357>x357</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 2.8<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2928><a href=IR.html#x2928>x2928</a> = RegRead(mem=<a href=IR.html#x723>x723</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:24<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Aliases</strong>: 0056: x744<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x761>x761</a>, <a href=IR.html#x834>x834</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x723})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2928>x2928</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2928>x2928</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x834>x834</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x761>x761</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 93<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x761>x761</a>), stage=-1, block=-1)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x359>x359</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x724><a href=IR.html#x724>x724</a> = RegNew(init=false)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:24<br></text>
<text><strong>Type</strong>: Reg[Bit]<br></text>
<text><strong>Aliases</strong>: 0052: x350, 0035: x231<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x741>x741</a>, <a href=IR.html#x2930>x2930</a>, <a href=IR.html#x834>x834</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x724>x724</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x834>x834</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x834>x834</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 84<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x834>x834</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {}: Cyclic: N=1, B=1, alpha=<>, P=<> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 3<br></text>
<text><strong>padding</strong>: []<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x350>x350</a><br></text>
<text><strong>Padding</strong>: []<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2930>x2930</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x741>x741</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x741><a href=IR.html#x741>x741</a> = RegWrite(mem=<a href=IR.html#x724>x724</a>,data=<a href=IR.html#x739>x739</a>,ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:24<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x742>x742</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x724}, writes={x724})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x724>x724</a>, <a href=IR.html#x739>x739</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x741>x741</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x734>x734</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x742>x742</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x742>x742</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 92<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x742>x742</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x357>x357</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 2.8<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2930><a href=IR.html#x2930>x2930</a> = RegRead(mem=<a href=IR.html#x724>x724</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:24<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Aliases</strong>: 0056: x745<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x775>x775</a>, <a href=IR.html#x834>x834</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x724})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2930>x2930</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2930>x2930</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x834>x834</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x775>x775</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 93<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x775>x775</a>), stage=-1, block=-1)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x359>x359</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(2),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x841><a href=IR.html#x841>x841</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x870>x870</a>, <a href=IR.html#x900>x900</a>, <a href=IR.html#x1001>x1001</a>, <a href=IR.html#x1042>x1042</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x841>x841</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1042>x1042</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1042>x1042</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1042>x1042</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x900>x900</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x870>x870</a>, <a href=IR.html#x1001>x1001</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x870><a href=IR.html#x870>x870</a> = SRAMBankedWrite(mem=<a href=IR.html#x841>x841</a>,data=[<a href=IR.html#x869>x869</a>],bank=[[0]],ofs=[<a href=IR.html#x3214>x3214</a>],enss=[[<a href=IR.html#x3213>x3213</a>, <a href=IR.html#x3211>x3211</a>, <a href=IR.html#x3212>x3212</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x875>x875</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x841}, writes={x841})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x870>x870</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x861>x861</a>, <a href=IR.html#x867>x867</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x875>x875</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x875>x875</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x875>x875</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x1001><a href=IR.html#x1001>x1001</a> = SRAMBankedWrite(mem=<a href=IR.html#x841>x841</a>,data=[<a href=IR.html#x1000>x1000</a>],bank=[[0]],ofs=[<a href=IR.html#x3246>x3246</a>],enss=[[<a href=IR.html#x3243>x3243</a>, <a href=IR.html#x3244>x3244</a>, <a href=IR.html#x3245>x3245</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1006>x1006</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x841}, writes={x841})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1001>x1001</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x995>x995</a>, <a href=IR.html#x998>x998</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1006>x1006</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1006>x1006</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1006>x1006</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x900><a href=IR.html#x900>x900</a> = SRAMBankedRead(mem=<a href=IR.html#x841>x841</a>,bank=[[0]],ofs=[0],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:24<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x901>x901</a>, <a href=IR.html#x912>x912</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x841})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x900>x900</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x900>x900</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x912>x912</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x912>x912</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 73<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x912>x912</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x338>x338</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x842><a href=IR.html#x842>x842</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_1<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x871>x871</a>, <a href=IR.html#x903>x903</a>, <a href=IR.html#x1002>x1002</a>, <a href=IR.html#x1042>x1042</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x842>x842</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1042>x1042</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1042>x1042</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1042>x1042</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x903>x903</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x871>x871</a>, <a href=IR.html#x1002>x1002</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x871><a href=IR.html#x871>x871</a> = SRAMBankedWrite(mem=<a href=IR.html#x842>x842</a>,data=[<a href=IR.html#x869>x869</a>],bank=[[0]],ofs=[<a href=IR.html#x3214>x3214</a>],enss=[[<a href=IR.html#x3213>x3213</a>, <a href=IR.html#x3211>x3211</a>, <a href=IR.html#x3212>x3212</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x875>x875</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x842}, writes={x842})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x871>x871</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x861>x861</a>, <a href=IR.html#x867>x867</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x875>x875</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x875>x875</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x875>x875</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x1002><a href=IR.html#x1002>x1002</a> = SRAMBankedWrite(mem=<a href=IR.html#x842>x842</a>,data=[<a href=IR.html#x1000>x1000</a>],bank=[[0]],ofs=[<a href=IR.html#x3246>x3246</a>],enss=[[<a href=IR.html#x3243>x3243</a>, <a href=IR.html#x3244>x3244</a>, <a href=IR.html#x3245>x3245</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1006>x1006</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x842}, writes={x842})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1002>x1002</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x995>x995</a>, <a href=IR.html#x998>x998</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1006>x1006</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1006>x1006</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1006>x1006</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x903><a href=IR.html#x903>x903</a> = SRAMBankedRead(mem=<a href=IR.html#x842>x842</a>,bank=[[0]],ofs=[1],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:42<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x904>x904</a>, <a href=IR.html#x912>x912</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x842})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x903>x903</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x903>x903</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x912>x912</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x912>x912</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 75<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x912>x912</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x340>x340</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x843><a href=IR.html#x843>x843</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_2<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x872>x872</a>, <a href=IR.html#x907>x907</a>, <a href=IR.html#x1003>x1003</a>, <a href=IR.html#x1042>x1042</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x843>x843</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1042>x1042</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1042>x1042</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1042>x1042</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x907>x907</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x872>x872</a>, <a href=IR.html#x1003>x1003</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x872><a href=IR.html#x872>x872</a> = SRAMBankedWrite(mem=<a href=IR.html#x843>x843</a>,data=[<a href=IR.html#x869>x869</a>],bank=[[0]],ofs=[<a href=IR.html#x3214>x3214</a>],enss=[[<a href=IR.html#x3213>x3213</a>, <a href=IR.html#x3211>x3211</a>, <a href=IR.html#x3212>x3212</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x875>x875</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x843}, writes={x843})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x872>x872</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x861>x861</a>, <a href=IR.html#x867>x867</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x875>x875</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x875>x875</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x875>x875</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x1003><a href=IR.html#x1003>x1003</a> = SRAMBankedWrite(mem=<a href=IR.html#x843>x843</a>,data=[<a href=IR.html#x1000>x1000</a>],bank=[[0]],ofs=[<a href=IR.html#x3246>x3246</a>],enss=[[<a href=IR.html#x3243>x3243</a>, <a href=IR.html#x3244>x3244</a>, <a href=IR.html#x3245>x3245</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1006>x1006</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x843}, writes={x843})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1003>x1003</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x995>x995</a>, <a href=IR.html#x998>x998</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1006>x1006</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1006>x1006</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1006>x1006</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x907><a href=IR.html#x907>x907</a> = SRAMBankedRead(mem=<a href=IR.html#x843>x843</a>,bank=[[0]],ofs=[2],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:60<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x908>x908</a>, <a href=IR.html#x912>x912</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x843})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x907>x907</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x907>x907</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x912>x912</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x912>x912</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 78<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x912>x912</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x343>x343</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x844><a href=IR.html#x844>x844</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_3<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x874>x874</a>, <a href=IR.html#x995>x995</a>, <a href=IR.html#x1005>x1005</a>, <a href=IR.html#x1042>x1042</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x844>x844</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1042>x1042</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1042>x1042</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1042>x1042</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x995>x995</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x874>x874</a>, <a href=IR.html#x1005>x1005</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x874><a href=IR.html#x874>x874</a> = SRAMBankedWrite(mem=<a href=IR.html#x844>x844</a>,data=[<a href=IR.html#x869>x869</a>],bank=[[0]],ofs=[<a href=IR.html#x3214>x3214</a>],enss=[[<a href=IR.html#x3213>x3213</a>, <a href=IR.html#x3211>x3211</a>, <a href=IR.html#x3212>x3212</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x875>x875</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x844}, writes={x844})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x874>x874</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x861>x861</a>, <a href=IR.html#x867>x867</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x875>x875</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x875>x875</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x875>x875</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x1005><a href=IR.html#x1005>x1005</a> = SRAMBankedWrite(mem=<a href=IR.html#x844>x844</a>,data=[<a href=IR.html#x1000>x1000</a>],bank=[[0]],ofs=[<a href=IR.html#x3246>x3246</a>],enss=[[<a href=IR.html#x3243>x3243</a>, <a href=IR.html#x3244>x3244</a>, <a href=IR.html#x3245>x3245</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1006>x1006</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x844}, writes={x844})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1005>x1005</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x995>x995</a>, <a href=IR.html#x998>x998</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1006>x1006</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1006>x1006</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1006>x1006</a>), stage=0, block=0)<br></text>
<text><strong>InCycle</strong>: true<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x995><a href=IR.html#x995>x995</a> = SRAMBankedRead(mem=<a href=IR.html#x844>x844</a>,bank=[[0]],ofs=[<a href=IR.html#b993>b993</a>],enss=[[<a href=IR.html#b994>b994</a>, <a href=IR.html#b838>b838</a>, <a href=IR.html#b558>b558</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:26<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x996>x996</a>, <a href=IR.html#x1006>x1006</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x844})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x995>x995</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x995>x995</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1006>x1006</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1006>x1006</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 113<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1006>x1006</a>), stage=0, block=0)<br></text>
<text><strong>InCycle</strong>: true<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x378>x378</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x845><a href=IR.html#x845>x845</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_4<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x873>x873</a>, <a href=IR.html#x1004>x1004</a>, <a href=IR.html#x1022>x1022</a>, <a href=IR.html#x1042>x1042</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x845>x845</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1042>x1042</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1042>x1042</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1042>x1042</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 8<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1022>x1022</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x873>x873</a>, <a href=IR.html#x1004>x1004</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x873><a href=IR.html#x873>x873</a> = SRAMBankedWrite(mem=<a href=IR.html#x845>x845</a>,data=[<a href=IR.html#x869>x869</a>],bank=[[0]],ofs=[<a href=IR.html#x3214>x3214</a>],enss=[[<a href=IR.html#x3213>x3213</a>, <a href=IR.html#x3211>x3211</a>, <a href=IR.html#x3212>x3212</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x875>x875</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x845}, writes={x845})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x873>x873</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x861>x861</a>, <a href=IR.html#x867>x867</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x875>x875</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x875>x875</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x875>x875</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x1004><a href=IR.html#x1004>x1004</a> = SRAMBankedWrite(mem=<a href=IR.html#x845>x845</a>,data=[<a href=IR.html#x1000>x1000</a>],bank=[[0]],ofs=[<a href=IR.html#x3246>x3246</a>],enss=[[<a href=IR.html#x3243>x3243</a>, <a href=IR.html#x3244>x3244</a>, <a href=IR.html#x3245>x3245</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1006>x1006</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x845}, writes={x845})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1004>x1004</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x995>x995</a>, <a href=IR.html#x998>x998</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1006>x1006</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1006>x1006</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1006>x1006</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x1022><a href=IR.html#x1022>x1022</a> = SRAMBankedRead(mem=<a href=IR.html#x845>x845</a>,bank=[[0]],ofs=[<a href=IR.html#b837>b837</a>],enss=[[<a href=IR.html#b840>b840</a>, <a href=IR.html#b558>b558</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:49:10<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1023>x1023</a>, <a href=IR.html#x1041>x1041</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x845})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1022>x1022</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1022>x1022</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1041>x1041</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1041>x1041</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 118<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1041>x1041</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x384>x384</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(7),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x846><a href=IR.html#x846>x846</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x891>x891</a>, <a href=IR.html#x913>x913</a>, <a href=IR.html#x1015>x1015</a>, <a href=IR.html#x1042>x1042</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x846>x846</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1042>x1042</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1042>x1042</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1042>x1042</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x913>x913</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x891>x891</a>, <a href=IR.html#x1015>x1015</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x891><a href=IR.html#x891>x891</a> = SRAMBankedWrite(mem=<a href=IR.html#x846>x846</a>,data=[<a href=IR.html#x890>x890</a>],bank=[[0]],ofs=[<a href=IR.html#x3226>x3226</a>],enss=[[<a href=IR.html#x3224>x3224</a>, <a href=IR.html#x3227>x3227</a>, <a href=IR.html#x3225>x3225</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x896>x896</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x846}, writes={x846})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x891>x891</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x882>x882</a>, <a href=IR.html#x888>x888</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x896>x896</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x896>x896</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x896>x896</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x1015><a href=IR.html#x1015>x1015</a> = SRAMBankedWrite(mem=<a href=IR.html#x846>x846</a>,data=[<a href=IR.html#x1014>x1014</a>],bank=[[0]],ofs=[<a href=IR.html#x3249>x3249</a>],enss=[[<a href=IR.html#x3250>x3250</a>, <a href=IR.html#x3251>x3251</a>, <a href=IR.html#x3248>x3248</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1020>x1020</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x846}, writes={x846})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1015>x1015</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1009>x1009</a>, <a href=IR.html#x1012>x1012</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1020>x1020</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1020>x1020</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1020>x1020</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x913><a href=IR.html#x913>x913</a> = SRAMBankedRead(mem=<a href=IR.html#x846>x846</a>,bank=[[0]],ofs=[0],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:24<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x914>x914</a>, <a href=IR.html#x925>x925</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x846})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x913>x913</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x913>x913</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x925>x925</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x925>x925</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 73<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x925>x925</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x338>x338</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x847><a href=IR.html#x847>x847</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_1<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x893>x893</a>, <a href=IR.html#x916>x916</a>, <a href=IR.html#x1017>x1017</a>, <a href=IR.html#x1042>x1042</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x847>x847</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1042>x1042</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1042>x1042</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1042>x1042</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x916>x916</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x893>x893</a>, <a href=IR.html#x1017>x1017</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x893><a href=IR.html#x893>x893</a> = SRAMBankedWrite(mem=<a href=IR.html#x847>x847</a>,data=[<a href=IR.html#x890>x890</a>],bank=[[0]],ofs=[<a href=IR.html#x3226>x3226</a>],enss=[[<a href=IR.html#x3224>x3224</a>, <a href=IR.html#x3227>x3227</a>, <a href=IR.html#x3225>x3225</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x896>x896</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x847}, writes={x847})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x893>x893</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x882>x882</a>, <a href=IR.html#x888>x888</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x896>x896</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x896>x896</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x896>x896</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x1017><a href=IR.html#x1017>x1017</a> = SRAMBankedWrite(mem=<a href=IR.html#x847>x847</a>,data=[<a href=IR.html#x1014>x1014</a>],bank=[[0]],ofs=[<a href=IR.html#x3249>x3249</a>],enss=[[<a href=IR.html#x3250>x3250</a>, <a href=IR.html#x3251>x3251</a>, <a href=IR.html#x3248>x3248</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1020>x1020</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x847}, writes={x847})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1017>x1017</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1009>x1009</a>, <a href=IR.html#x1012>x1012</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1020>x1020</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1020>x1020</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1020>x1020</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x916><a href=IR.html#x916>x916</a> = SRAMBankedRead(mem=<a href=IR.html#x847>x847</a>,bank=[[0]],ofs=[1],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:42<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x917>x917</a>, <a href=IR.html#x925>x925</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x847})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x916>x916</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x916>x916</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x925>x925</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x925>x925</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 75<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x925>x925</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x340>x340</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x848><a href=IR.html#x848>x848</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_2<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x894>x894</a>, <a href=IR.html#x920>x920</a>, <a href=IR.html#x1018>x1018</a>, <a href=IR.html#x1042>x1042</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x848>x848</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1042>x1042</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1042>x1042</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1042>x1042</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x920>x920</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x894>x894</a>, <a href=IR.html#x1018>x1018</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x894><a href=IR.html#x894>x894</a> = SRAMBankedWrite(mem=<a href=IR.html#x848>x848</a>,data=[<a href=IR.html#x890>x890</a>],bank=[[0]],ofs=[<a href=IR.html#x3226>x3226</a>],enss=[[<a href=IR.html#x3224>x3224</a>, <a href=IR.html#x3227>x3227</a>, <a href=IR.html#x3225>x3225</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x896>x896</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x848}, writes={x848})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x894>x894</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x882>x882</a>, <a href=IR.html#x888>x888</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x896>x896</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x896>x896</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x896>x896</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x1018><a href=IR.html#x1018>x1018</a> = SRAMBankedWrite(mem=<a href=IR.html#x848>x848</a>,data=[<a href=IR.html#x1014>x1014</a>],bank=[[0]],ofs=[<a href=IR.html#x3249>x3249</a>],enss=[[<a href=IR.html#x3250>x3250</a>, <a href=IR.html#x3251>x3251</a>, <a href=IR.html#x3248>x3248</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1020>x1020</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x848}, writes={x848})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1018>x1018</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1009>x1009</a>, <a href=IR.html#x1012>x1012</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1020>x1020</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1020>x1020</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1020>x1020</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x920><a href=IR.html#x920>x920</a> = SRAMBankedRead(mem=<a href=IR.html#x848>x848</a>,bank=[[0]],ofs=[2],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:60<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x921>x921</a>, <a href=IR.html#x925>x925</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x848})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x920>x920</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x920>x920</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x925>x925</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x925>x925</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 78<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x925>x925</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x343>x343</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x849><a href=IR.html#x849>x849</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_3<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x892>x892</a>, <a href=IR.html#x1009>x1009</a>, <a href=IR.html#x1016>x1016</a>, <a href=IR.html#x1042>x1042</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x849>x849</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1042>x1042</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1042>x1042</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1042>x1042</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1009>x1009</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x892>x892</a>, <a href=IR.html#x1016>x1016</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x892><a href=IR.html#x892>x892</a> = SRAMBankedWrite(mem=<a href=IR.html#x849>x849</a>,data=[<a href=IR.html#x890>x890</a>],bank=[[0]],ofs=[<a href=IR.html#x3226>x3226</a>],enss=[[<a href=IR.html#x3224>x3224</a>, <a href=IR.html#x3227>x3227</a>, <a href=IR.html#x3225>x3225</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x896>x896</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x849}, writes={x849})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x892>x892</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x882>x882</a>, <a href=IR.html#x888>x888</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x896>x896</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x896>x896</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x896>x896</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x1016><a href=IR.html#x1016>x1016</a> = SRAMBankedWrite(mem=<a href=IR.html#x849>x849</a>,data=[<a href=IR.html#x1014>x1014</a>],bank=[[0]],ofs=[<a href=IR.html#x3249>x3249</a>],enss=[[<a href=IR.html#x3250>x3250</a>, <a href=IR.html#x3251>x3251</a>, <a href=IR.html#x3248>x3248</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1020>x1020</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x849}, writes={x849})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1016>x1016</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1009>x1009</a>, <a href=IR.html#x1012>x1012</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1020>x1020</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1020>x1020</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1020>x1020</a>), stage=0, block=0)<br></text>
<text><strong>InCycle</strong>: true<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x1009><a href=IR.html#x1009>x1009</a> = SRAMBankedRead(mem=<a href=IR.html#x849>x849</a>,bank=[[0]],ofs=[<a href=IR.html#b1007>b1007</a>],enss=[[<a href=IR.html#b1008>b1008</a>, <a href=IR.html#b839>b839</a>, <a href=IR.html#b558>b558</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:26<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1010>x1010</a>, <a href=IR.html#x1020>x1020</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x849})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1009>x1009</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1009>x1009</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1020>x1020</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1020>x1020</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 113<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1020>x1020</a>), stage=0, block=0)<br></text>
<text><strong>InCycle</strong>: true<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x378>x378</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x850><a href=IR.html#x850>x850</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_4<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x895>x895</a>, <a href=IR.html#x1019>x1019</a>, <a href=IR.html#x1024>x1024</a>, <a href=IR.html#x1042>x1042</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x850>x850</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1042>x1042</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1042>x1042</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1042>x1042</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 8<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1024>x1024</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x895>x895</a>, <a href=IR.html#x1019>x1019</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x895><a href=IR.html#x895>x895</a> = SRAMBankedWrite(mem=<a href=IR.html#x850>x850</a>,data=[<a href=IR.html#x890>x890</a>],bank=[[0]],ofs=[<a href=IR.html#x3226>x3226</a>],enss=[[<a href=IR.html#x3224>x3224</a>, <a href=IR.html#x3227>x3227</a>, <a href=IR.html#x3225>x3225</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x896>x896</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x850}, writes={x850})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x895>x895</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x882>x882</a>, <a href=IR.html#x888>x888</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x896>x896</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x896>x896</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x896>x896</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x1019><a href=IR.html#x1019>x1019</a> = SRAMBankedWrite(mem=<a href=IR.html#x850>x850</a>,data=[<a href=IR.html#x1014>x1014</a>],bank=[[0]],ofs=[<a href=IR.html#x3249>x3249</a>],enss=[[<a href=IR.html#x3250>x3250</a>, <a href=IR.html#x3251>x3251</a>, <a href=IR.html#x3248>x3248</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1020>x1020</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x850}, writes={x850})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1019>x1019</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1009>x1009</a>, <a href=IR.html#x1012>x1012</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1020>x1020</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1020>x1020</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1020>x1020</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x1024><a href=IR.html#x1024>x1024</a> = SRAMBankedRead(mem=<a href=IR.html#x850>x850</a>,bank=[[0]],ofs=[<a href=IR.html#b837>b837</a>],enss=[[<a href=IR.html#b840>b840</a>, <a href=IR.html#b558>b558</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:49:10<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1025>x1025</a>, <a href=IR.html#x1041>x1041</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x850})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1024>x1024</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1024>x1024</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1041>x1041</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1041>x1041</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 118<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1041>x1041</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x384>x384</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(7),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x898><a href=IR.html#x898>x898</a> = SRAMNew(dims=[1],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: r_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:36:28<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x337, 0035: x40<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x911>x911</a>, <a href=IR.html#x933>x933</a>, <a href=IR.html#x957>x957</a>, <a href=IR.html#x1042>x1042</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x898>x898</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1042>x1042</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1042>x1042</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 71<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1042>x1042</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 3<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x337>x337</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x933>x933</a>, <a href=IR.html#x957>x957</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x911>x911</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x911><a href=IR.html#x911>x911</a> = SRAMBankedWrite(mem=<a href=IR.html#x898>x898</a>,data=[<a href=IR.html#x2998>x2998</a>],bank=[[0]],ofs=[0],enss=[[]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:18<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x912>x912</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x898}, writes={x898})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x911>x911</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x907>x907</a>, <a href=IR.html#x900>x900</a>, <a href=IR.html#x903>x903</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x912>x912</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x912>x912</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 81<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x912>x912</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x346>x346</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 20.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(2)</th>
<td>
<h3 id=x933><a href=IR.html#x933>x933</a> = SRAMBankedRead(mem=<a href=IR.html#x898>x898</a>,bank=[[0]],ofs=[0],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:29<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x934>x934</a>, <a href=IR.html#x941>x941</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x898})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x933>x933</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x933>x933</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x941>x941</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x941>x941</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 86<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x941>x941</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x351>x351</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
<td>
<h3 id=x957><a href=IR.html#x957>x957</a> = SRAMBankedRead(mem=<a href=IR.html#x898>x898</a>,bank=[[0]],ofs=[0],enss=[[<a href=IR.html#x956>x956</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:77<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x958>x958</a>, <a href=IR.html#x967>x967</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x898})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x898>x898</a>, <a href=IR.html#x956>x956</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x957>x957</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x957>x957</a>, <a href=IR.html#x956>x956</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x967>x967</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x967>x967</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 98<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x967>x967</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x362>x362</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(2),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x899><a href=IR.html#x899>x899</a> = SRAMNew(dims=[1],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: r_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:36:28<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x337, 0035: x40<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x924>x924</a>, <a href=IR.html#x942>x942</a>, <a href=IR.html#x971>x971</a>, <a href=IR.html#x1042>x1042</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x899>x899</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1042>x1042</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1042>x1042</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 71<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1042>x1042</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 4<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x337>x337</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x942>x942</a>, <a href=IR.html#x971>x971</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x924>x924</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x924><a href=IR.html#x924>x924</a> = SRAMBankedWrite(mem=<a href=IR.html#x899>x899</a>,data=[<a href=IR.html#x3000>x3000</a>],bank=[[0]],ofs=[0],enss=[[]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:18<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x925>x925</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x899}, writes={x899})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x924>x924</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x920>x920</a>, <a href=IR.html#x913>x913</a>, <a href=IR.html#x916>x916</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x925>x925</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x925>x925</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 81<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x925>x925</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x346>x346</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 20.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(2)</th>
<td>
<h3 id=x942><a href=IR.html#x942>x942</a> = SRAMBankedRead(mem=<a href=IR.html#x899>x899</a>,bank=[[0]],ofs=[0],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:29<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x943>x943</a>, <a href=IR.html#x950>x950</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x899})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x942>x942</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x942>x942</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x950>x950</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x950>x950</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 86<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x950>x950</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x351>x351</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
<td>
<h3 id=x971><a href=IR.html#x971>x971</a> = SRAMBankedRead(mem=<a href=IR.html#x899>x899</a>,bank=[[0]],ofs=[0],enss=[[<a href=IR.html#x970>x970</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:77<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x972>x972</a>, <a href=IR.html#x981>x981</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x899})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x899>x899</a>, <a href=IR.html#x970>x970</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x971>x971</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x971>x971</a>, <a href=IR.html#x970>x970</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x981>x981</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x981>x981</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 98<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x981>x981</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x362>x362</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(3),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x927><a href=IR.html#x927>x927</a> = SRAMNew(dims=[1],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: force_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:40:32<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x348, 0035: x50<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x984>x984</a>, <a href=IR.html#x998>x998</a>, <a href=IR.html#x1042>x1042</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x927>x927</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1042>x1042</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1042>x1042</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 82<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1042>x1042</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 2<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x348>x348</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x998>x998</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x984>x984</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x984><a href=IR.html#x984>x984</a> = SRAMBankedWrite(mem=<a href=IR.html#x927>x927</a>,data=[<a href=IR.html#x969>x969</a>],bank=[[0]],ofs=[0],enss=[[]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:22<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x985>x985</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x927}, writes={x927})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x984>x984</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2931>x2931</a>, <a href=IR.html#x2932>x2932</a>, <a href=IR.html#x957>x957</a>, <a href=IR.html#x956>x956</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x985>x985</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x985>x985</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 109<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x985>x985</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x374>x374</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x998><a href=IR.html#x998>x998</a> = SRAMBankedRead(mem=<a href=IR.html#x927>x927</a>,bank=[[0]],ofs=[0],enss=[[<a href=IR.html#b994>b994</a>, <a href=IR.html#b838>b838</a>, <a href=IR.html#b558>b558</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:38<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x999>x999</a>, <a href=IR.html#x1006>x1006</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x927})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x998>x998</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x998>x998</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1006>x1006</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1006>x1006</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 115<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1006>x1006</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x380>x380</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x928><a href=IR.html#x928>x928</a> = SRAMNew(dims=[1],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: force_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:40:32<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x348, 0035: x50<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x986>x986</a>, <a href=IR.html#x1012>x1012</a>, <a href=IR.html#x1042>x1042</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x928>x928</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1042>x1042</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1042>x1042</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 82<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1042>x1042</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 2<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x348>x348</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1012>x1012</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x986>x986</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x986><a href=IR.html#x986>x986</a> = SRAMBankedWrite(mem=<a href=IR.html#x928>x928</a>,data=[<a href=IR.html#x983>x983</a>],bank=[[0]],ofs=[0],enss=[[]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:22<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x987>x987</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x928}, writes={x928})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x986>x986</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2933>x2933</a>, <a href=IR.html#x2934>x2934</a>, <a href=IR.html#x971>x971</a>, <a href=IR.html#x970>x970</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x987>x987</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x987>x987</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 109<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x987>x987</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x374>x374</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x1012><a href=IR.html#x1012>x1012</a> = SRAMBankedRead(mem=<a href=IR.html#x928>x928</a>,bank=[[0]],ofs=[0],enss=[[<a href=IR.html#b1008>b1008</a>, <a href=IR.html#b839>b839</a>, <a href=IR.html#b558>b558</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:38<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1013>x1013</a>, <a href=IR.html#x1020>x1020</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x928})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1012>x1012</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1012>x1012</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1020>x1020</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1020>x1020</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 115<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1020>x1020</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x380>x380</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x929><a href=IR.html#x929>x929</a> = RegNew(init=false)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Reg[Bit]<br></text>
<text><strong>Aliases</strong>: 0052: x349, 0035: x230<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x939>x939</a>, <a href=IR.html#x2931>x2931</a>, <a href=IR.html#x956>x956</a>, <a href=IR.html#x1042>x1042</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x929>x929</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1042>x1042</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1042>x1042</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 83<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1042>x1042</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {}: Cyclic: N=1, B=1, alpha=<>, P=<> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 2<br></text>
<text><strong>padding</strong>: []<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x349>x349</a><br></text>
<text><strong>Padding</strong>: []<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2931>x2931</a>, <a href=IR.html#x956>x956</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x939>x939</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x939><a href=IR.html#x939>x939</a> = RegWrite(mem=<a href=IR.html#x929>x929</a>,data=<a href=IR.html#x937>x937</a>,ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x941>x941</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x929}, writes={x929})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x929>x929</a>, <a href=IR.html#x937>x937</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x939>x939</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x933>x933</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x941>x941</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x941>x941</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 91<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x941>x941</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x356>x356</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 2.6<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(2)</th>
<td>
<h3 id=x2931><a href=IR.html#x2931>x2931</a> = RegRead(mem=<a href=IR.html#x929>x929</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Aliases</strong>: 0056: x954<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x969>x969</a>, <a href=IR.html#x1042>x1042</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x929})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2931>x2931</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2931>x2931</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1042>x1042</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x969>x969</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 94<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x969>x969</a>), stage=-1, block=-1)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x360>x360</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=1,castgroup=[1],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
</td>
<td>
<h3 id=x956><a href=IR.html#x956>x956</a> = RegRead(mem=<a href=IR.html#x929>x929</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x957>x957</a>, <a href=IR.html#x967>x967</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x929})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x929>x929</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x956>x956</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x956>x956</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x967>x967</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x967>x967</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 97<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x967>x967</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x361>x361</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x930><a href=IR.html#x930>x930</a> = RegNew(init=false)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Reg[Bit]<br></text>
<text><strong>Aliases</strong>: 0052: x349, 0035: x230<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x948>x948</a>, <a href=IR.html#x2933>x2933</a>, <a href=IR.html#x970>x970</a>, <a href=IR.html#x1042>x1042</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x930>x930</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1042>x1042</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1042>x1042</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 83<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1042>x1042</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {}: Cyclic: N=1, B=1, alpha=<>, P=<> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 3<br></text>
<text><strong>padding</strong>: []<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x349>x349</a><br></text>
<text><strong>Padding</strong>: []<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2933>x2933</a>, <a href=IR.html#x970>x970</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x948>x948</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x948><a href=IR.html#x948>x948</a> = RegWrite(mem=<a href=IR.html#x930>x930</a>,data=<a href=IR.html#x946>x946</a>,ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x950>x950</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x930}, writes={x930})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x930>x930</a>, <a href=IR.html#x946>x946</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x948>x948</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x942>x942</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x950>x950</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x950>x950</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 91<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x950>x950</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x356>x356</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 2.6<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(2)</th>
<td>
<h3 id=x2933><a href=IR.html#x2933>x2933</a> = RegRead(mem=<a href=IR.html#x930>x930</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Aliases</strong>: 0056: x955<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x983>x983</a>, <a href=IR.html#x1042>x1042</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x930})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2933>x2933</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2933>x2933</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1042>x1042</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x983>x983</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 94<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x983>x983</a>), stage=-1, block=-1)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x360>x360</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(2),muxPort=0,muxOfs=1,castgroup=[1],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
</td>
<td>
<h3 id=x970><a href=IR.html#x970>x970</a> = RegRead(mem=<a href=IR.html#x930>x930</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x971>x971</a>, <a href=IR.html#x981>x981</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x930})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x930>x930</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x970>x970</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x970>x970</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x981>x981</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x981>x981</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 97<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x981>x981</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x361>x361</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(2),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x931><a href=IR.html#x931>x931</a> = RegNew(init=false)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:24<br></text>
<text><strong>Type</strong>: Reg[Bit]<br></text>
<text><strong>Aliases</strong>: 0052: x350, 0035: x231<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x940>x940</a>, <a href=IR.html#x2932>x2932</a>, <a href=IR.html#x1042>x1042</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x931>x931</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1042>x1042</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1042>x1042</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 84<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1042>x1042</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {}: Cyclic: N=1, B=1, alpha=<>, P=<> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 2<br></text>
<text><strong>padding</strong>: []<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x350>x350</a><br></text>
<text><strong>Padding</strong>: []<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2932>x2932</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x940>x940</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x940><a href=IR.html#x940>x940</a> = RegWrite(mem=<a href=IR.html#x931>x931</a>,data=<a href=IR.html#x938>x938</a>,ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:24<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x941>x941</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x931}, writes={x931})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x931>x931</a>, <a href=IR.html#x938>x938</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x940>x940</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x933>x933</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x941>x941</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x941>x941</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 92<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x941>x941</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x357>x357</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 2.8<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2932><a href=IR.html#x2932>x2932</a> = RegRead(mem=<a href=IR.html#x931>x931</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:24<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Aliases</strong>: 0056: x953<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x969>x969</a>, <a href=IR.html#x1042>x1042</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x931})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2932>x2932</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2932>x2932</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1042>x1042</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x969>x969</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 93<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x969>x969</a>), stage=-1, block=-1)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x359>x359</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x932><a href=IR.html#x932>x932</a> = RegNew(init=false)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:24<br></text>
<text><strong>Type</strong>: Reg[Bit]<br></text>
<text><strong>Aliases</strong>: 0052: x350, 0035: x231<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x949>x949</a>, <a href=IR.html#x2934>x2934</a>, <a href=IR.html#x1042>x1042</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x932>x932</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1042>x1042</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1042>x1042</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 84<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1042>x1042</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {}: Cyclic: N=1, B=1, alpha=<>, P=<> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 3<br></text>
<text><strong>padding</strong>: []<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x350>x350</a><br></text>
<text><strong>Padding</strong>: []<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2934>x2934</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x949>x949</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x949><a href=IR.html#x949>x949</a> = RegWrite(mem=<a href=IR.html#x932>x932</a>,data=<a href=IR.html#x947>x947</a>,ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:24<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x950>x950</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x932}, writes={x932})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x932>x932</a>, <a href=IR.html#x947>x947</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x949>x949</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x942>x942</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x950>x950</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x950>x950</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 92<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x950>x950</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x357>x357</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 2.8<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2934><a href=IR.html#x2934>x2934</a> = RegRead(mem=<a href=IR.html#x932>x932</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:24<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Aliases</strong>: 0056: x952<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x983>x983</a>, <a href=IR.html#x1042>x1042</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x932})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2934>x2934</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2934>x2934</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1042>x1042</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x983>x983</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 93<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x983>x983</a>), stage=-1, block=-1)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x359>x359</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(2),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1049><a href=IR.html#x1049>x1049</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1080>x1080</a>, <a href=IR.html#x1108>x1108</a>, <a href=IR.html#x1211>x1211</a>, <a href=IR.html#x1250>x1250</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1049>x1049</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1250>x1250</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1250>x1250</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1250>x1250</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1108>x1108</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1080>x1080</a>, <a href=IR.html#x1211>x1211</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x1080><a href=IR.html#x1080>x1080</a> = SRAMBankedWrite(mem=<a href=IR.html#x1049>x1049</a>,data=[<a href=IR.html#x1077>x1077</a>],bank=[[0]],ofs=[<a href=IR.html#x3272>x3272</a>],enss=[[<a href=IR.html#x3275>x3275</a>, <a href=IR.html#x3273>x3273</a>, <a href=IR.html#x3274>x3274</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1083>x1083</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1049}, writes={x1049})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1080>x1080</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1069>x1069</a>, <a href=IR.html#x1075>x1075</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1083>x1083</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1083>x1083</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1083>x1083</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x1211><a href=IR.html#x1211>x1211</a> = SRAMBankedWrite(mem=<a href=IR.html#x1049>x1049</a>,data=[<a href=IR.html#x1208>x1208</a>],bank=[[0]],ofs=[<a href=IR.html#x3306>x3306</a>],enss=[[<a href=IR.html#x3307>x3307</a>, <a href=IR.html#x3304>x3304</a>, <a href=IR.html#x3305>x3305</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1214>x1214</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1049}, writes={x1049})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1211>x1211</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1203>x1203</a>, <a href=IR.html#x1206>x1206</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1214>x1214</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1214>x1214</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1214>x1214</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x1108><a href=IR.html#x1108>x1108</a> = SRAMBankedRead(mem=<a href=IR.html#x1049>x1049</a>,bank=[[0]],ofs=[0],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:24<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1109>x1109</a>, <a href=IR.html#x1120>x1120</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1049})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1108>x1108</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1108>x1108</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1120>x1120</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1120>x1120</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 73<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1120>x1120</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x338>x338</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1050><a href=IR.html#x1050>x1050</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_1<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1079>x1079</a>, <a href=IR.html#x1111>x1111</a>, <a href=IR.html#x1210>x1210</a>, <a href=IR.html#x1250>x1250</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1050>x1050</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1250>x1250</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1250>x1250</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1250>x1250</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1111>x1111</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1079>x1079</a>, <a href=IR.html#x1210>x1210</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x1079><a href=IR.html#x1079>x1079</a> = SRAMBankedWrite(mem=<a href=IR.html#x1050>x1050</a>,data=[<a href=IR.html#x1077>x1077</a>],bank=[[0]],ofs=[<a href=IR.html#x3272>x3272</a>],enss=[[<a href=IR.html#x3275>x3275</a>, <a href=IR.html#x3273>x3273</a>, <a href=IR.html#x3274>x3274</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1083>x1083</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1050}, writes={x1050})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1079>x1079</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1069>x1069</a>, <a href=IR.html#x1075>x1075</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1083>x1083</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1083>x1083</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1083>x1083</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x1210><a href=IR.html#x1210>x1210</a> = SRAMBankedWrite(mem=<a href=IR.html#x1050>x1050</a>,data=[<a href=IR.html#x1208>x1208</a>],bank=[[0]],ofs=[<a href=IR.html#x3306>x3306</a>],enss=[[<a href=IR.html#x3307>x3307</a>, <a href=IR.html#x3304>x3304</a>, <a href=IR.html#x3305>x3305</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1214>x1214</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1050}, writes={x1050})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1210>x1210</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1203>x1203</a>, <a href=IR.html#x1206>x1206</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1214>x1214</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1214>x1214</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1214>x1214</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x1111><a href=IR.html#x1111>x1111</a> = SRAMBankedRead(mem=<a href=IR.html#x1050>x1050</a>,bank=[[0]],ofs=[1],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:42<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1112>x1112</a>, <a href=IR.html#x1120>x1120</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1050})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1111>x1111</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1111>x1111</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1120>x1120</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1120>x1120</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 75<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1120>x1120</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x340>x340</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1051><a href=IR.html#x1051>x1051</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_2<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1078>x1078</a>, <a href=IR.html#x1115>x1115</a>, <a href=IR.html#x1209>x1209</a>, <a href=IR.html#x1250>x1250</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1051>x1051</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1250>x1250</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1250>x1250</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1250>x1250</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1115>x1115</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1078>x1078</a>, <a href=IR.html#x1209>x1209</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x1078><a href=IR.html#x1078>x1078</a> = SRAMBankedWrite(mem=<a href=IR.html#x1051>x1051</a>,data=[<a href=IR.html#x1077>x1077</a>],bank=[[0]],ofs=[<a href=IR.html#x3272>x3272</a>],enss=[[<a href=IR.html#x3275>x3275</a>, <a href=IR.html#x3273>x3273</a>, <a href=IR.html#x3274>x3274</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1083>x1083</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1051}, writes={x1051})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1078>x1078</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1069>x1069</a>, <a href=IR.html#x1075>x1075</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1083>x1083</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1083>x1083</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1083>x1083</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x1209><a href=IR.html#x1209>x1209</a> = SRAMBankedWrite(mem=<a href=IR.html#x1051>x1051</a>,data=[<a href=IR.html#x1208>x1208</a>],bank=[[0]],ofs=[<a href=IR.html#x3306>x3306</a>],enss=[[<a href=IR.html#x3307>x3307</a>, <a href=IR.html#x3304>x3304</a>, <a href=IR.html#x3305>x3305</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1214>x1214</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1051}, writes={x1051})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1209>x1209</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1203>x1203</a>, <a href=IR.html#x1206>x1206</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1214>x1214</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1214>x1214</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1214>x1214</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x1115><a href=IR.html#x1115>x1115</a> = SRAMBankedRead(mem=<a href=IR.html#x1051>x1051</a>,bank=[[0]],ofs=[2],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:60<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1116>x1116</a>, <a href=IR.html#x1120>x1120</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1051})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1115>x1115</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1115>x1115</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1120>x1120</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1120>x1120</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 78<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1120>x1120</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x343>x343</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1052><a href=IR.html#x1052>x1052</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_3<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1082>x1082</a>, <a href=IR.html#x1203>x1203</a>, <a href=IR.html#x1213>x1213</a>, <a href=IR.html#x1250>x1250</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1052>x1052</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1250>x1250</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1250>x1250</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1250>x1250</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1203>x1203</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1082>x1082</a>, <a href=IR.html#x1213>x1213</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x1082><a href=IR.html#x1082>x1082</a> = SRAMBankedWrite(mem=<a href=IR.html#x1052>x1052</a>,data=[<a href=IR.html#x1077>x1077</a>],bank=[[0]],ofs=[<a href=IR.html#x3272>x3272</a>],enss=[[<a href=IR.html#x3275>x3275</a>, <a href=IR.html#x3273>x3273</a>, <a href=IR.html#x3274>x3274</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1083>x1083</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1052}, writes={x1052})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1082>x1082</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1069>x1069</a>, <a href=IR.html#x1075>x1075</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1083>x1083</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1083>x1083</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1083>x1083</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x1213><a href=IR.html#x1213>x1213</a> = SRAMBankedWrite(mem=<a href=IR.html#x1052>x1052</a>,data=[<a href=IR.html#x1208>x1208</a>],bank=[[0]],ofs=[<a href=IR.html#x3306>x3306</a>],enss=[[<a href=IR.html#x3307>x3307</a>, <a href=IR.html#x3304>x3304</a>, <a href=IR.html#x3305>x3305</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1214>x1214</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1052}, writes={x1052})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1213>x1213</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1203>x1203</a>, <a href=IR.html#x1206>x1206</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1214>x1214</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1214>x1214</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1214>x1214</a>), stage=0, block=0)<br></text>
<text><strong>InCycle</strong>: true<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x1203><a href=IR.html#x1203>x1203</a> = SRAMBankedRead(mem=<a href=IR.html#x1052>x1052</a>,bank=[[0]],ofs=[<a href=IR.html#b1201>b1201</a>],enss=[[<a href=IR.html#b1202>b1202</a>, <a href=IR.html#b1046>b1046</a>, <a href=IR.html#b559>b559</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:26<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1204>x1204</a>, <a href=IR.html#x1214>x1214</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1052})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1203>x1203</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1203>x1203</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1214>x1214</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1214>x1214</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 113<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1214>x1214</a>), stage=0, block=0)<br></text>
<text><strong>InCycle</strong>: true<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x378>x378</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1053><a href=IR.html#x1053>x1053</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_4<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1081>x1081</a>, <a href=IR.html#x1212>x1212</a>, <a href=IR.html#x1230>x1230</a>, <a href=IR.html#x1250>x1250</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1053>x1053</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1250>x1250</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1250>x1250</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1250>x1250</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 8<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1230>x1230</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1081>x1081</a>, <a href=IR.html#x1212>x1212</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x1081><a href=IR.html#x1081>x1081</a> = SRAMBankedWrite(mem=<a href=IR.html#x1053>x1053</a>,data=[<a href=IR.html#x1077>x1077</a>],bank=[[0]],ofs=[<a href=IR.html#x3272>x3272</a>],enss=[[<a href=IR.html#x3275>x3275</a>, <a href=IR.html#x3273>x3273</a>, <a href=IR.html#x3274>x3274</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1083>x1083</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1053}, writes={x1053})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1081>x1081</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1069>x1069</a>, <a href=IR.html#x1075>x1075</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1083>x1083</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1083>x1083</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1083>x1083</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x1212><a href=IR.html#x1212>x1212</a> = SRAMBankedWrite(mem=<a href=IR.html#x1053>x1053</a>,data=[<a href=IR.html#x1208>x1208</a>],bank=[[0]],ofs=[<a href=IR.html#x3306>x3306</a>],enss=[[<a href=IR.html#x3307>x3307</a>, <a href=IR.html#x3304>x3304</a>, <a href=IR.html#x3305>x3305</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1214>x1214</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1053}, writes={x1053})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1212>x1212</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1203>x1203</a>, <a href=IR.html#x1206>x1206</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1214>x1214</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1214>x1214</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1214>x1214</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x1230><a href=IR.html#x1230>x1230</a> = SRAMBankedRead(mem=<a href=IR.html#x1053>x1053</a>,bank=[[0]],ofs=[<a href=IR.html#b1045>b1045</a>],enss=[[<a href=IR.html#b1048>b1048</a>, <a href=IR.html#b559>b559</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:49:10<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1231>x1231</a>, <a href=IR.html#x1249>x1249</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1053})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1230>x1230</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1230>x1230</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1249>x1249</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1249>x1249</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 118<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1249>x1249</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x384>x384</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(7),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1054><a href=IR.html#x1054>x1054</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1101>x1101</a>, <a href=IR.html#x1121>x1121</a>, <a href=IR.html#x1225>x1225</a>, <a href=IR.html#x1250>x1250</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1054>x1054</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1250>x1250</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1250>x1250</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1250>x1250</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1121>x1121</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1101>x1101</a>, <a href=IR.html#x1225>x1225</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x1101><a href=IR.html#x1101>x1101</a> = SRAMBankedWrite(mem=<a href=IR.html#x1054>x1054</a>,data=[<a href=IR.html#x1098>x1098</a>],bank=[[0]],ofs=[<a href=IR.html#x3288>x3288</a>],enss=[[<a href=IR.html#x3287>x3287</a>, <a href=IR.html#x3286>x3286</a>, <a href=IR.html#x3285>x3285</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1104>x1104</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1054}, writes={x1054})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1101>x1101</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1090>x1090</a>, <a href=IR.html#x1096>x1096</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1104>x1104</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1104>x1104</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1104>x1104</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x1225><a href=IR.html#x1225>x1225</a> = SRAMBankedWrite(mem=<a href=IR.html#x1054>x1054</a>,data=[<a href=IR.html#x1222>x1222</a>],bank=[[0]],ofs=[<a href=IR.html#x3310>x3310</a>],enss=[[<a href=IR.html#x3312>x3312</a>, <a href=IR.html#x3311>x3311</a>, <a href=IR.html#x3309>x3309</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1228>x1228</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1054}, writes={x1054})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1225>x1225</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1217>x1217</a>, <a href=IR.html#x1220>x1220</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1228>x1228</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1228>x1228</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1228>x1228</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x1121><a href=IR.html#x1121>x1121</a> = SRAMBankedRead(mem=<a href=IR.html#x1054>x1054</a>,bank=[[0]],ofs=[0],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:24<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1122>x1122</a>, <a href=IR.html#x1133>x1133</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1054})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1121>x1121</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1121>x1121</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1133>x1133</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1133>x1133</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 73<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1133>x1133</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x338>x338</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1055><a href=IR.html#x1055>x1055</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_1<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1099>x1099</a>, <a href=IR.html#x1124>x1124</a>, <a href=IR.html#x1223>x1223</a>, <a href=IR.html#x1250>x1250</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1055>x1055</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1250>x1250</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1250>x1250</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1250>x1250</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1124>x1124</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1099>x1099</a>, <a href=IR.html#x1223>x1223</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x1099><a href=IR.html#x1099>x1099</a> = SRAMBankedWrite(mem=<a href=IR.html#x1055>x1055</a>,data=[<a href=IR.html#x1098>x1098</a>],bank=[[0]],ofs=[<a href=IR.html#x3288>x3288</a>],enss=[[<a href=IR.html#x3287>x3287</a>, <a href=IR.html#x3286>x3286</a>, <a href=IR.html#x3285>x3285</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1104>x1104</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1055}, writes={x1055})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1099>x1099</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1090>x1090</a>, <a href=IR.html#x1096>x1096</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1104>x1104</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1104>x1104</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1104>x1104</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x1223><a href=IR.html#x1223>x1223</a> = SRAMBankedWrite(mem=<a href=IR.html#x1055>x1055</a>,data=[<a href=IR.html#x1222>x1222</a>],bank=[[0]],ofs=[<a href=IR.html#x3310>x3310</a>],enss=[[<a href=IR.html#x3312>x3312</a>, <a href=IR.html#x3311>x3311</a>, <a href=IR.html#x3309>x3309</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1228>x1228</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1055}, writes={x1055})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1223>x1223</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1217>x1217</a>, <a href=IR.html#x1220>x1220</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1228>x1228</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1228>x1228</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1228>x1228</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x1124><a href=IR.html#x1124>x1124</a> = SRAMBankedRead(mem=<a href=IR.html#x1055>x1055</a>,bank=[[0]],ofs=[1],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:42<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1125>x1125</a>, <a href=IR.html#x1133>x1133</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1055})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1124>x1124</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1124>x1124</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1133>x1133</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1133>x1133</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 75<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1133>x1133</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x340>x340</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1056><a href=IR.html#x1056>x1056</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_2<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1103>x1103</a>, <a href=IR.html#x1128>x1128</a>, <a href=IR.html#x1227>x1227</a>, <a href=IR.html#x1250>x1250</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1056>x1056</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1250>x1250</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1250>x1250</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1250>x1250</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1128>x1128</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1103>x1103</a>, <a href=IR.html#x1227>x1227</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x1103><a href=IR.html#x1103>x1103</a> = SRAMBankedWrite(mem=<a href=IR.html#x1056>x1056</a>,data=[<a href=IR.html#x1098>x1098</a>],bank=[[0]],ofs=[<a href=IR.html#x3288>x3288</a>],enss=[[<a href=IR.html#x3287>x3287</a>, <a href=IR.html#x3286>x3286</a>, <a href=IR.html#x3285>x3285</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1104>x1104</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1056}, writes={x1056})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1103>x1103</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1090>x1090</a>, <a href=IR.html#x1096>x1096</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1104>x1104</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1104>x1104</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1104>x1104</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x1227><a href=IR.html#x1227>x1227</a> = SRAMBankedWrite(mem=<a href=IR.html#x1056>x1056</a>,data=[<a href=IR.html#x1222>x1222</a>],bank=[[0]],ofs=[<a href=IR.html#x3310>x3310</a>],enss=[[<a href=IR.html#x3312>x3312</a>, <a href=IR.html#x3311>x3311</a>, <a href=IR.html#x3309>x3309</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1228>x1228</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1056}, writes={x1056})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1227>x1227</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1217>x1217</a>, <a href=IR.html#x1220>x1220</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1228>x1228</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1228>x1228</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1228>x1228</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x1128><a href=IR.html#x1128>x1128</a> = SRAMBankedRead(mem=<a href=IR.html#x1056>x1056</a>,bank=[[0]],ofs=[2],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:60<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1129>x1129</a>, <a href=IR.html#x1133>x1133</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1056})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1128>x1128</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1128>x1128</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1133>x1133</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1133>x1133</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 78<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1133>x1133</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x343>x343</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1057><a href=IR.html#x1057>x1057</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_3<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1100>x1100</a>, <a href=IR.html#x1217>x1217</a>, <a href=IR.html#x1224>x1224</a>, <a href=IR.html#x1250>x1250</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1057>x1057</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1250>x1250</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1250>x1250</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1250>x1250</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1217>x1217</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1100>x1100</a>, <a href=IR.html#x1224>x1224</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x1100><a href=IR.html#x1100>x1100</a> = SRAMBankedWrite(mem=<a href=IR.html#x1057>x1057</a>,data=[<a href=IR.html#x1098>x1098</a>],bank=[[0]],ofs=[<a href=IR.html#x3288>x3288</a>],enss=[[<a href=IR.html#x3287>x3287</a>, <a href=IR.html#x3286>x3286</a>, <a href=IR.html#x3285>x3285</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1104>x1104</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1057}, writes={x1057})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1100>x1100</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1090>x1090</a>, <a href=IR.html#x1096>x1096</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1104>x1104</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1104>x1104</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1104>x1104</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x1224><a href=IR.html#x1224>x1224</a> = SRAMBankedWrite(mem=<a href=IR.html#x1057>x1057</a>,data=[<a href=IR.html#x1222>x1222</a>],bank=[[0]],ofs=[<a href=IR.html#x3310>x3310</a>],enss=[[<a href=IR.html#x3312>x3312</a>, <a href=IR.html#x3311>x3311</a>, <a href=IR.html#x3309>x3309</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1228>x1228</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1057}, writes={x1057})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1224>x1224</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1217>x1217</a>, <a href=IR.html#x1220>x1220</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1228>x1228</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1228>x1228</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1228>x1228</a>), stage=0, block=0)<br></text>
<text><strong>InCycle</strong>: true<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x1217><a href=IR.html#x1217>x1217</a> = SRAMBankedRead(mem=<a href=IR.html#x1057>x1057</a>,bank=[[0]],ofs=[<a href=IR.html#b1215>b1215</a>],enss=[[<a href=IR.html#b1216>b1216</a>, <a href=IR.html#b1047>b1047</a>, <a href=IR.html#b559>b559</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:26<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1218>x1218</a>, <a href=IR.html#x1228>x1228</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1057})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1217>x1217</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1217>x1217</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1228>x1228</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1228>x1228</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 113<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1228>x1228</a>), stage=0, block=0)<br></text>
<text><strong>InCycle</strong>: true<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x378>x378</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1058><a href=IR.html#x1058>x1058</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_4<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1102>x1102</a>, <a href=IR.html#x1226>x1226</a>, <a href=IR.html#x1232>x1232</a>, <a href=IR.html#x1250>x1250</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1058>x1058</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1250>x1250</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1250>x1250</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1250>x1250</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 8<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1232>x1232</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1102>x1102</a>, <a href=IR.html#x1226>x1226</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x1102><a href=IR.html#x1102>x1102</a> = SRAMBankedWrite(mem=<a href=IR.html#x1058>x1058</a>,data=[<a href=IR.html#x1098>x1098</a>],bank=[[0]],ofs=[<a href=IR.html#x3288>x3288</a>],enss=[[<a href=IR.html#x3287>x3287</a>, <a href=IR.html#x3286>x3286</a>, <a href=IR.html#x3285>x3285</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1104>x1104</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1058}, writes={x1058})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1102>x1102</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1090>x1090</a>, <a href=IR.html#x1096>x1096</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1104>x1104</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1104>x1104</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1104>x1104</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x1226><a href=IR.html#x1226>x1226</a> = SRAMBankedWrite(mem=<a href=IR.html#x1058>x1058</a>,data=[<a href=IR.html#x1222>x1222</a>],bank=[[0]],ofs=[<a href=IR.html#x3310>x3310</a>],enss=[[<a href=IR.html#x3312>x3312</a>, <a href=IR.html#x3311>x3311</a>, <a href=IR.html#x3309>x3309</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1228>x1228</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1058}, writes={x1058})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1226>x1226</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1217>x1217</a>, <a href=IR.html#x1220>x1220</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1228>x1228</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1228>x1228</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1228>x1228</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x1232><a href=IR.html#x1232>x1232</a> = SRAMBankedRead(mem=<a href=IR.html#x1058>x1058</a>,bank=[[0]],ofs=[<a href=IR.html#b1045>b1045</a>],enss=[[<a href=IR.html#b1048>b1048</a>, <a href=IR.html#b559>b559</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:49:10<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1233>x1233</a>, <a href=IR.html#x1249>x1249</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1058})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1232>x1232</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1232>x1232</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1249>x1249</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1249>x1249</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 118<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1249>x1249</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x384>x384</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(7),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1106><a href=IR.html#x1106>x1106</a> = SRAMNew(dims=[1],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: r_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:36:28<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x337, 0035: x40<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1119>x1119</a>, <a href=IR.html#x1141>x1141</a>, <a href=IR.html#x1165>x1165</a>, <a href=IR.html#x1250>x1250</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1106>x1106</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1250>x1250</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1250>x1250</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 71<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1250>x1250</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 3<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x337>x337</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1141>x1141</a>, <a href=IR.html#x1165>x1165</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1119>x1119</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x1119><a href=IR.html#x1119>x1119</a> = SRAMBankedWrite(mem=<a href=IR.html#x1106>x1106</a>,data=[<a href=IR.html#x3010>x3010</a>],bank=[[0]],ofs=[0],enss=[[]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:18<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1120>x1120</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1106}, writes={x1106})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1119>x1119</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1115>x1115</a>, <a href=IR.html#x1108>x1108</a>, <a href=IR.html#x1111>x1111</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1120>x1120</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1120>x1120</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 81<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1120>x1120</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x346>x346</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 20.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(2)</th>
<td>
<h3 id=x1141><a href=IR.html#x1141>x1141</a> = SRAMBankedRead(mem=<a href=IR.html#x1106>x1106</a>,bank=[[0]],ofs=[0],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:29<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1142>x1142</a>, <a href=IR.html#x1149>x1149</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1106})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1141>x1141</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1141>x1141</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1149>x1149</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1149>x1149</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 86<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1149>x1149</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x351>x351</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
<td>
<h3 id=x1165><a href=IR.html#x1165>x1165</a> = SRAMBankedRead(mem=<a href=IR.html#x1106>x1106</a>,bank=[[0]],ofs=[0],enss=[[<a href=IR.html#x1164>x1164</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:77<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1166>x1166</a>, <a href=IR.html#x1175>x1175</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1106})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x1106>x1106</a>, <a href=IR.html#x1164>x1164</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1165>x1165</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1165>x1165</a>, <a href=IR.html#x1164>x1164</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1175>x1175</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1175>x1175</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 98<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1175>x1175</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x362>x362</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(2),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1107><a href=IR.html#x1107>x1107</a> = SRAMNew(dims=[1],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: r_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:36:28<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x337, 0035: x40<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1132>x1132</a>, <a href=IR.html#x1150>x1150</a>, <a href=IR.html#x1179>x1179</a>, <a href=IR.html#x1250>x1250</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1107>x1107</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1250>x1250</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1250>x1250</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 71<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1250>x1250</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 4<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x337>x337</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1150>x1150</a>, <a href=IR.html#x1179>x1179</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1132>x1132</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x1132><a href=IR.html#x1132>x1132</a> = SRAMBankedWrite(mem=<a href=IR.html#x1107>x1107</a>,data=[<a href=IR.html#x3012>x3012</a>],bank=[[0]],ofs=[0],enss=[[]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:18<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1133>x1133</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1107}, writes={x1107})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1132>x1132</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1128>x1128</a>, <a href=IR.html#x1121>x1121</a>, <a href=IR.html#x1124>x1124</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1133>x1133</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1133>x1133</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 81<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1133>x1133</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x346>x346</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 20.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(2)</th>
<td>
<h3 id=x1150><a href=IR.html#x1150>x1150</a> = SRAMBankedRead(mem=<a href=IR.html#x1107>x1107</a>,bank=[[0]],ofs=[0],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:29<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1151>x1151</a>, <a href=IR.html#x1158>x1158</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1107})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1150>x1150</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1150>x1150</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1158>x1158</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1158>x1158</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 86<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1158>x1158</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x351>x351</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
<td>
<h3 id=x1179><a href=IR.html#x1179>x1179</a> = SRAMBankedRead(mem=<a href=IR.html#x1107>x1107</a>,bank=[[0]],ofs=[0],enss=[[<a href=IR.html#x1178>x1178</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:77<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1180>x1180</a>, <a href=IR.html#x1189>x1189</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1107})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x1107>x1107</a>, <a href=IR.html#x1178>x1178</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1179>x1179</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1179>x1179</a>, <a href=IR.html#x1178>x1178</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1189>x1189</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1189>x1189</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 98<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1189>x1189</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x362>x362</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(3),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1135><a href=IR.html#x1135>x1135</a> = SRAMNew(dims=[1],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: force_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:40:32<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x348, 0035: x50<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1192>x1192</a>, <a href=IR.html#x1206>x1206</a>, <a href=IR.html#x1250>x1250</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1135>x1135</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1250>x1250</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1250>x1250</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 82<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1250>x1250</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 2<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x348>x348</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1206>x1206</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1192>x1192</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x1192><a href=IR.html#x1192>x1192</a> = SRAMBankedWrite(mem=<a href=IR.html#x1135>x1135</a>,data=[<a href=IR.html#x1177>x1177</a>],bank=[[0]],ofs=[0],enss=[[]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:22<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1193>x1193</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1135}, writes={x1135})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1192>x1192</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2935>x2935</a>, <a href=IR.html#x2936>x2936</a>, <a href=IR.html#x1165>x1165</a>, <a href=IR.html#x1164>x1164</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1193>x1193</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1193>x1193</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 109<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1193>x1193</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x374>x374</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x1206><a href=IR.html#x1206>x1206</a> = SRAMBankedRead(mem=<a href=IR.html#x1135>x1135</a>,bank=[[0]],ofs=[0],enss=[[<a href=IR.html#b1202>b1202</a>, <a href=IR.html#b1046>b1046</a>, <a href=IR.html#b559>b559</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:38<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1207>x1207</a>, <a href=IR.html#x1214>x1214</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1135})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1206>x1206</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1206>x1206</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1214>x1214</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1214>x1214</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 115<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1214>x1214</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x380>x380</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1136><a href=IR.html#x1136>x1136</a> = SRAMNew(dims=[1],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: force_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:40:32<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x348, 0035: x50<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1194>x1194</a>, <a href=IR.html#x1220>x1220</a>, <a href=IR.html#x1250>x1250</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1136>x1136</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1250>x1250</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1250>x1250</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 82<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1250>x1250</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 2<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x348>x348</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1220>x1220</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1194>x1194</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x1194><a href=IR.html#x1194>x1194</a> = SRAMBankedWrite(mem=<a href=IR.html#x1136>x1136</a>,data=[<a href=IR.html#x1191>x1191</a>],bank=[[0]],ofs=[0],enss=[[]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:22<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1195>x1195</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1136}, writes={x1136})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1194>x1194</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2937>x2937</a>, <a href=IR.html#x2938>x2938</a>, <a href=IR.html#x1179>x1179</a>, <a href=IR.html#x1178>x1178</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1195>x1195</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1195>x1195</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 109<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1195>x1195</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x374>x374</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x1220><a href=IR.html#x1220>x1220</a> = SRAMBankedRead(mem=<a href=IR.html#x1136>x1136</a>,bank=[[0]],ofs=[0],enss=[[<a href=IR.html#b1216>b1216</a>, <a href=IR.html#b1047>b1047</a>, <a href=IR.html#b559>b559</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:38<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1221>x1221</a>, <a href=IR.html#x1228>x1228</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1136})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1220>x1220</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1220>x1220</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1228>x1228</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1228>x1228</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 115<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1228>x1228</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x380>x380</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1137><a href=IR.html#x1137>x1137</a> = RegNew(init=false)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Reg[Bit]<br></text>
<text><strong>Aliases</strong>: 0052: x349, 0035: x230<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1147>x1147</a>, <a href=IR.html#x2935>x2935</a>, <a href=IR.html#x1164>x1164</a>, <a href=IR.html#x1250>x1250</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1137>x1137</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1250>x1250</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1250>x1250</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 83<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1250>x1250</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {}: Cyclic: N=1, B=1, alpha=<>, P=<> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 2<br></text>
<text><strong>padding</strong>: []<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x349>x349</a><br></text>
<text><strong>Padding</strong>: []<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2935>x2935</a>, <a href=IR.html#x1164>x1164</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1147>x1147</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x1147><a href=IR.html#x1147>x1147</a> = RegWrite(mem=<a href=IR.html#x1137>x1137</a>,data=<a href=IR.html#x1145>x1145</a>,ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1149>x1149</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1137}, writes={x1137})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x1137>x1137</a>, <a href=IR.html#x1145>x1145</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1147>x1147</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1141>x1141</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1149>x1149</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1149>x1149</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 91<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1149>x1149</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x356>x356</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 2.6<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(2)</th>
<td>
<h3 id=x2935><a href=IR.html#x2935>x2935</a> = RegRead(mem=<a href=IR.html#x1137>x1137</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Aliases</strong>: 0056: x1163<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1177>x1177</a>, <a href=IR.html#x1250>x1250</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x1137})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2935>x2935</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2935>x2935</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1250>x1250</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1177>x1177</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 94<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1177>x1177</a>), stage=-1, block=-1)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x360>x360</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=1,castgroup=[1],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
</td>
<td>
<h3 id=x1164><a href=IR.html#x1164>x1164</a> = RegRead(mem=<a href=IR.html#x1137>x1137</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1165>x1165</a>, <a href=IR.html#x1175>x1175</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x1137})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x1137>x1137</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1164>x1164</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1164>x1164</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1175>x1175</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1175>x1175</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 97<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1175>x1175</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x361>x361</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1138><a href=IR.html#x1138>x1138</a> = RegNew(init=false)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Reg[Bit]<br></text>
<text><strong>Aliases</strong>: 0052: x349, 0035: x230<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1156>x1156</a>, <a href=IR.html#x2937>x2937</a>, <a href=IR.html#x1178>x1178</a>, <a href=IR.html#x1250>x1250</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1138>x1138</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1250>x1250</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1250>x1250</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 83<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1250>x1250</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {}: Cyclic: N=1, B=1, alpha=<>, P=<> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 3<br></text>
<text><strong>padding</strong>: []<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x349>x349</a><br></text>
<text><strong>Padding</strong>: []<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2937>x2937</a>, <a href=IR.html#x1178>x1178</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1156>x1156</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x1156><a href=IR.html#x1156>x1156</a> = RegWrite(mem=<a href=IR.html#x1138>x1138</a>,data=<a href=IR.html#x1154>x1154</a>,ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1158>x1158</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1138}, writes={x1138})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x1138>x1138</a>, <a href=IR.html#x1154>x1154</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1156>x1156</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1150>x1150</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1158>x1158</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1158>x1158</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 91<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1158>x1158</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x356>x356</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 2.6<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(2)</th>
<td>
<h3 id=x2937><a href=IR.html#x2937>x2937</a> = RegRead(mem=<a href=IR.html#x1138>x1138</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Aliases</strong>: 0056: x1162<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1191>x1191</a>, <a href=IR.html#x1250>x1250</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x1138})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2937>x2937</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2937>x2937</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1250>x1250</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1191>x1191</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 94<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1191>x1191</a>), stage=-1, block=-1)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x360>x360</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(2),muxPort=0,muxOfs=1,castgroup=[1],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
</td>
<td>
<h3 id=x1178><a href=IR.html#x1178>x1178</a> = RegRead(mem=<a href=IR.html#x1138>x1138</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1179>x1179</a>, <a href=IR.html#x1189>x1189</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x1138})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x1138>x1138</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1178>x1178</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1178>x1178</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1189>x1189</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1189>x1189</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 97<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1189>x1189</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x361>x361</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(2),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1139><a href=IR.html#x1139>x1139</a> = RegNew(init=false)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:24<br></text>
<text><strong>Type</strong>: Reg[Bit]<br></text>
<text><strong>Aliases</strong>: 0052: x350, 0035: x231<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1148>x1148</a>, <a href=IR.html#x2936>x2936</a>, <a href=IR.html#x1250>x1250</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1139>x1139</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1250>x1250</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1250>x1250</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 84<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1250>x1250</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {}: Cyclic: N=1, B=1, alpha=<>, P=<> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 2<br></text>
<text><strong>padding</strong>: []<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x350>x350</a><br></text>
<text><strong>Padding</strong>: []<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2936>x2936</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1148>x1148</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x1148><a href=IR.html#x1148>x1148</a> = RegWrite(mem=<a href=IR.html#x1139>x1139</a>,data=<a href=IR.html#x1146>x1146</a>,ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:24<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1149>x1149</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1139}, writes={x1139})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x1139>x1139</a>, <a href=IR.html#x1146>x1146</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1148>x1148</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1141>x1141</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1149>x1149</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1149>x1149</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 92<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1149>x1149</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x357>x357</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 2.8<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2936><a href=IR.html#x2936>x2936</a> = RegRead(mem=<a href=IR.html#x1139>x1139</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:24<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Aliases</strong>: 0056: x1161<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1177>x1177</a>, <a href=IR.html#x1250>x1250</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x1139})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2936>x2936</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2936>x2936</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1250>x1250</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1177>x1177</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 93<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1177>x1177</a>), stage=-1, block=-1)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x359>x359</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1140><a href=IR.html#x1140>x1140</a> = RegNew(init=false)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:24<br></text>
<text><strong>Type</strong>: Reg[Bit]<br></text>
<text><strong>Aliases</strong>: 0052: x350, 0035: x231<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1157>x1157</a>, <a href=IR.html#x2938>x2938</a>, <a href=IR.html#x1250>x1250</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1140>x1140</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1250>x1250</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1250>x1250</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 84<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1250>x1250</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {}: Cyclic: N=1, B=1, alpha=<>, P=<> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 3<br></text>
<text><strong>padding</strong>: []<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x350>x350</a><br></text>
<text><strong>Padding</strong>: []<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2938>x2938</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1157>x1157</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x1157><a href=IR.html#x1157>x1157</a> = RegWrite(mem=<a href=IR.html#x1140>x1140</a>,data=<a href=IR.html#x1155>x1155</a>,ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:24<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1158>x1158</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1140}, writes={x1140})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x1140>x1140</a>, <a href=IR.html#x1155>x1155</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1157>x1157</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1150>x1150</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1158>x1158</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1158>x1158</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 92<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1158>x1158</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x357>x357</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 2.8<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2938><a href=IR.html#x2938>x2938</a> = RegRead(mem=<a href=IR.html#x1140>x1140</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:24<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Aliases</strong>: 0056: x1160<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1191>x1191</a>, <a href=IR.html#x1250>x1250</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x1140})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2938>x2938</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2938>x2938</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1250>x1250</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1191>x1191</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 93<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1191>x1191</a>), stage=-1, block=-1)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x359>x359</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(2),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1257><a href=IR.html#x1257>x1257</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1289>x1289</a>, <a href=IR.html#x1316>x1316</a>, <a href=IR.html#x1420>x1420</a>, <a href=IR.html#x1458>x1458</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1257>x1257</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1458>x1458</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1458>x1458</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1458>x1458</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1316>x1316</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1289>x1289</a>, <a href=IR.html#x1420>x1420</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x1289><a href=IR.html#x1289>x1289</a> = SRAMBankedWrite(mem=<a href=IR.html#x1257>x1257</a>,data=[<a href=IR.html#x1285>x1285</a>],bank=[[0]],ofs=[<a href=IR.html#x3334>x3334</a>],enss=[[<a href=IR.html#x3335>x3335</a>, <a href=IR.html#x3333>x3333</a>, <a href=IR.html#x3336>x3336</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1291>x1291</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1257}, writes={x1257})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1289>x1289</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1277>x1277</a>, <a href=IR.html#x1283>x1283</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1291>x1291</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1291>x1291</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1291>x1291</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x1420><a href=IR.html#x1420>x1420</a> = SRAMBankedWrite(mem=<a href=IR.html#x1257>x1257</a>,data=[<a href=IR.html#x1416>x1416</a>],bank=[[0]],ofs=[<a href=IR.html#x3366>x3366</a>],enss=[[<a href=IR.html#x3367>x3367</a>, <a href=IR.html#x3365>x3365</a>, <a href=IR.html#x3368>x3368</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1422>x1422</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1257}, writes={x1257})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1420>x1420</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1411>x1411</a>, <a href=IR.html#x1414>x1414</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1422>x1422</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1422>x1422</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1422>x1422</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x1316><a href=IR.html#x1316>x1316</a> = SRAMBankedRead(mem=<a href=IR.html#x1257>x1257</a>,bank=[[0]],ofs=[0],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:24<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1317>x1317</a>, <a href=IR.html#x1328>x1328</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1257})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1316>x1316</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1316>x1316</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1328>x1328</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1328>x1328</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 73<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1328>x1328</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x338>x338</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1258><a href=IR.html#x1258>x1258</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_1<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1288>x1288</a>, <a href=IR.html#x1319>x1319</a>, <a href=IR.html#x1419>x1419</a>, <a href=IR.html#x1458>x1458</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1258>x1258</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1458>x1458</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1458>x1458</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1458>x1458</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1319>x1319</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1288>x1288</a>, <a href=IR.html#x1419>x1419</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x1288><a href=IR.html#x1288>x1288</a> = SRAMBankedWrite(mem=<a href=IR.html#x1258>x1258</a>,data=[<a href=IR.html#x1285>x1285</a>],bank=[[0]],ofs=[<a href=IR.html#x3334>x3334</a>],enss=[[<a href=IR.html#x3335>x3335</a>, <a href=IR.html#x3333>x3333</a>, <a href=IR.html#x3336>x3336</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1291>x1291</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1258}, writes={x1258})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1288>x1288</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1277>x1277</a>, <a href=IR.html#x1283>x1283</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1291>x1291</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1291>x1291</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1291>x1291</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x1419><a href=IR.html#x1419>x1419</a> = SRAMBankedWrite(mem=<a href=IR.html#x1258>x1258</a>,data=[<a href=IR.html#x1416>x1416</a>],bank=[[0]],ofs=[<a href=IR.html#x3366>x3366</a>],enss=[[<a href=IR.html#x3367>x3367</a>, <a href=IR.html#x3365>x3365</a>, <a href=IR.html#x3368>x3368</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1422>x1422</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1258}, writes={x1258})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1419>x1419</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1411>x1411</a>, <a href=IR.html#x1414>x1414</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1422>x1422</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1422>x1422</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1422>x1422</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x1319><a href=IR.html#x1319>x1319</a> = SRAMBankedRead(mem=<a href=IR.html#x1258>x1258</a>,bank=[[0]],ofs=[1],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:42<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1320>x1320</a>, <a href=IR.html#x1328>x1328</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1258})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1319>x1319</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1319>x1319</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1328>x1328</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1328>x1328</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 75<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1328>x1328</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x340>x340</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1259><a href=IR.html#x1259>x1259</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_2<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1287>x1287</a>, <a href=IR.html#x1323>x1323</a>, <a href=IR.html#x1418>x1418</a>, <a href=IR.html#x1458>x1458</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1259>x1259</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1458>x1458</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1458>x1458</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1458>x1458</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1323>x1323</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1287>x1287</a>, <a href=IR.html#x1418>x1418</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x1287><a href=IR.html#x1287>x1287</a> = SRAMBankedWrite(mem=<a href=IR.html#x1259>x1259</a>,data=[<a href=IR.html#x1285>x1285</a>],bank=[[0]],ofs=[<a href=IR.html#x3334>x3334</a>],enss=[[<a href=IR.html#x3335>x3335</a>, <a href=IR.html#x3333>x3333</a>, <a href=IR.html#x3336>x3336</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1291>x1291</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1259}, writes={x1259})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1287>x1287</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1277>x1277</a>, <a href=IR.html#x1283>x1283</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1291>x1291</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1291>x1291</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1291>x1291</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x1418><a href=IR.html#x1418>x1418</a> = SRAMBankedWrite(mem=<a href=IR.html#x1259>x1259</a>,data=[<a href=IR.html#x1416>x1416</a>],bank=[[0]],ofs=[<a href=IR.html#x3366>x3366</a>],enss=[[<a href=IR.html#x3367>x3367</a>, <a href=IR.html#x3365>x3365</a>, <a href=IR.html#x3368>x3368</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1422>x1422</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1259}, writes={x1259})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1418>x1418</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1411>x1411</a>, <a href=IR.html#x1414>x1414</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1422>x1422</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1422>x1422</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1422>x1422</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x1323><a href=IR.html#x1323>x1323</a> = SRAMBankedRead(mem=<a href=IR.html#x1259>x1259</a>,bank=[[0]],ofs=[2],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:60<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1324>x1324</a>, <a href=IR.html#x1328>x1328</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1259})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1323>x1323</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1323>x1323</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1328>x1328</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1328>x1328</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 78<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1328>x1328</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x343>x343</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1260><a href=IR.html#x1260>x1260</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_3<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1286>x1286</a>, <a href=IR.html#x1411>x1411</a>, <a href=IR.html#x1417>x1417</a>, <a href=IR.html#x1458>x1458</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1260>x1260</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1458>x1458</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1458>x1458</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1458>x1458</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1411>x1411</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1286>x1286</a>, <a href=IR.html#x1417>x1417</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x1286><a href=IR.html#x1286>x1286</a> = SRAMBankedWrite(mem=<a href=IR.html#x1260>x1260</a>,data=[<a href=IR.html#x1285>x1285</a>],bank=[[0]],ofs=[<a href=IR.html#x3334>x3334</a>],enss=[[<a href=IR.html#x3335>x3335</a>, <a href=IR.html#x3333>x3333</a>, <a href=IR.html#x3336>x3336</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1291>x1291</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1260}, writes={x1260})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1286>x1286</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1277>x1277</a>, <a href=IR.html#x1283>x1283</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1291>x1291</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1291>x1291</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1291>x1291</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x1417><a href=IR.html#x1417>x1417</a> = SRAMBankedWrite(mem=<a href=IR.html#x1260>x1260</a>,data=[<a href=IR.html#x1416>x1416</a>],bank=[[0]],ofs=[<a href=IR.html#x3366>x3366</a>],enss=[[<a href=IR.html#x3367>x3367</a>, <a href=IR.html#x3365>x3365</a>, <a href=IR.html#x3368>x3368</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1422>x1422</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1260}, writes={x1260})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1417>x1417</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1411>x1411</a>, <a href=IR.html#x1414>x1414</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1422>x1422</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1422>x1422</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1422>x1422</a>), stage=0, block=0)<br></text>
<text><strong>InCycle</strong>: true<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x1411><a href=IR.html#x1411>x1411</a> = SRAMBankedRead(mem=<a href=IR.html#x1260>x1260</a>,bank=[[0]],ofs=[<a href=IR.html#b1409>b1409</a>],enss=[[<a href=IR.html#b1410>b1410</a>, <a href=IR.html#b1254>b1254</a>, <a href=IR.html#b560>b560</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:26<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1412>x1412</a>, <a href=IR.html#x1422>x1422</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1260})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1411>x1411</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1411>x1411</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1422>x1422</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1422>x1422</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 113<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1422>x1422</a>), stage=0, block=0)<br></text>
<text><strong>InCycle</strong>: true<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x378>x378</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1261><a href=IR.html#x1261>x1261</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_4<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1290>x1290</a>, <a href=IR.html#x1421>x1421</a>, <a href=IR.html#x1438>x1438</a>, <a href=IR.html#x1458>x1458</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1261>x1261</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1458>x1458</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1458>x1458</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1458>x1458</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 8<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1438>x1438</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1290>x1290</a>, <a href=IR.html#x1421>x1421</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x1290><a href=IR.html#x1290>x1290</a> = SRAMBankedWrite(mem=<a href=IR.html#x1261>x1261</a>,data=[<a href=IR.html#x1285>x1285</a>],bank=[[0]],ofs=[<a href=IR.html#x3334>x3334</a>],enss=[[<a href=IR.html#x3335>x3335</a>, <a href=IR.html#x3333>x3333</a>, <a href=IR.html#x3336>x3336</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1291>x1291</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1261}, writes={x1261})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1290>x1290</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1277>x1277</a>, <a href=IR.html#x1283>x1283</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1291>x1291</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1291>x1291</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1291>x1291</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x1421><a href=IR.html#x1421>x1421</a> = SRAMBankedWrite(mem=<a href=IR.html#x1261>x1261</a>,data=[<a href=IR.html#x1416>x1416</a>],bank=[[0]],ofs=[<a href=IR.html#x3366>x3366</a>],enss=[[<a href=IR.html#x3367>x3367</a>, <a href=IR.html#x3365>x3365</a>, <a href=IR.html#x3368>x3368</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1422>x1422</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1261}, writes={x1261})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1421>x1421</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1411>x1411</a>, <a href=IR.html#x1414>x1414</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1422>x1422</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1422>x1422</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1422>x1422</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x1438><a href=IR.html#x1438>x1438</a> = SRAMBankedRead(mem=<a href=IR.html#x1261>x1261</a>,bank=[[0]],ofs=[<a href=IR.html#b1253>b1253</a>],enss=[[<a href=IR.html#b1256>b1256</a>, <a href=IR.html#b560>b560</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:49:10<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1439>x1439</a>, <a href=IR.html#x1457>x1457</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1261})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1438>x1438</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1438>x1438</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1457>x1457</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1457>x1457</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 118<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1457>x1457</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x384>x384</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(7),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1262><a href=IR.html#x1262>x1262</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1311>x1311</a>, <a href=IR.html#x1329>x1329</a>, <a href=IR.html#x1435>x1435</a>, <a href=IR.html#x1458>x1458</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1262>x1262</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1458>x1458</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1458>x1458</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1458>x1458</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1329>x1329</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1311>x1311</a>, <a href=IR.html#x1435>x1435</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x1311><a href=IR.html#x1311>x1311</a> = SRAMBankedWrite(mem=<a href=IR.html#x1262>x1262</a>,data=[<a href=IR.html#x1306>x1306</a>],bank=[[0]],ofs=[<a href=IR.html#x3347>x3347</a>],enss=[[<a href=IR.html#x3348>x3348</a>, <a href=IR.html#x3346>x3346</a>, <a href=IR.html#x3349>x3349</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1312>x1312</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1262}, writes={x1262})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1311>x1311</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1298>x1298</a>, <a href=IR.html#x1304>x1304</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1312>x1312</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1312>x1312</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1312>x1312</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x1435><a href=IR.html#x1435>x1435</a> = SRAMBankedWrite(mem=<a href=IR.html#x1262>x1262</a>,data=[<a href=IR.html#x1430>x1430</a>],bank=[[0]],ofs=[<a href=IR.html#x3371>x3371</a>],enss=[[<a href=IR.html#x3372>x3372</a>, <a href=IR.html#x3370>x3370</a>, <a href=IR.html#x3373>x3373</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1436>x1436</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1262}, writes={x1262})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1435>x1435</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1425>x1425</a>, <a href=IR.html#x1428>x1428</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1436>x1436</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1436>x1436</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1436>x1436</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x1329><a href=IR.html#x1329>x1329</a> = SRAMBankedRead(mem=<a href=IR.html#x1262>x1262</a>,bank=[[0]],ofs=[0],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:24<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1330>x1330</a>, <a href=IR.html#x1341>x1341</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1262})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1329>x1329</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1329>x1329</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1341>x1341</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1341>x1341</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 73<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1341>x1341</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x338>x338</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1263><a href=IR.html#x1263>x1263</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_1<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1309>x1309</a>, <a href=IR.html#x1332>x1332</a>, <a href=IR.html#x1433>x1433</a>, <a href=IR.html#x1458>x1458</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1263>x1263</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1458>x1458</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1458>x1458</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1458>x1458</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1332>x1332</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1309>x1309</a>, <a href=IR.html#x1433>x1433</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x1309><a href=IR.html#x1309>x1309</a> = SRAMBankedWrite(mem=<a href=IR.html#x1263>x1263</a>,data=[<a href=IR.html#x1306>x1306</a>],bank=[[0]],ofs=[<a href=IR.html#x3347>x3347</a>],enss=[[<a href=IR.html#x3348>x3348</a>, <a href=IR.html#x3346>x3346</a>, <a href=IR.html#x3349>x3349</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1312>x1312</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1263}, writes={x1263})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1309>x1309</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1298>x1298</a>, <a href=IR.html#x1304>x1304</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1312>x1312</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1312>x1312</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1312>x1312</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x1433><a href=IR.html#x1433>x1433</a> = SRAMBankedWrite(mem=<a href=IR.html#x1263>x1263</a>,data=[<a href=IR.html#x1430>x1430</a>],bank=[[0]],ofs=[<a href=IR.html#x3371>x3371</a>],enss=[[<a href=IR.html#x3372>x3372</a>, <a href=IR.html#x3370>x3370</a>, <a href=IR.html#x3373>x3373</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1436>x1436</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1263}, writes={x1263})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1433>x1433</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1425>x1425</a>, <a href=IR.html#x1428>x1428</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1436>x1436</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1436>x1436</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1436>x1436</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x1332><a href=IR.html#x1332>x1332</a> = SRAMBankedRead(mem=<a href=IR.html#x1263>x1263</a>,bank=[[0]],ofs=[1],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:42<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1333>x1333</a>, <a href=IR.html#x1341>x1341</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1263})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1332>x1332</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1332>x1332</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1341>x1341</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1341>x1341</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 75<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1341>x1341</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x340>x340</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1264><a href=IR.html#x1264>x1264</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_2<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1308>x1308</a>, <a href=IR.html#x1336>x1336</a>, <a href=IR.html#x1432>x1432</a>, <a href=IR.html#x1458>x1458</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1264>x1264</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1458>x1458</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1458>x1458</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1458>x1458</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1336>x1336</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1308>x1308</a>, <a href=IR.html#x1432>x1432</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x1308><a href=IR.html#x1308>x1308</a> = SRAMBankedWrite(mem=<a href=IR.html#x1264>x1264</a>,data=[<a href=IR.html#x1306>x1306</a>],bank=[[0]],ofs=[<a href=IR.html#x3347>x3347</a>],enss=[[<a href=IR.html#x3348>x3348</a>, <a href=IR.html#x3346>x3346</a>, <a href=IR.html#x3349>x3349</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1312>x1312</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1264}, writes={x1264})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1308>x1308</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1298>x1298</a>, <a href=IR.html#x1304>x1304</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1312>x1312</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1312>x1312</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1312>x1312</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x1432><a href=IR.html#x1432>x1432</a> = SRAMBankedWrite(mem=<a href=IR.html#x1264>x1264</a>,data=[<a href=IR.html#x1430>x1430</a>],bank=[[0]],ofs=[<a href=IR.html#x3371>x3371</a>],enss=[[<a href=IR.html#x3372>x3372</a>, <a href=IR.html#x3370>x3370</a>, <a href=IR.html#x3373>x3373</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1436>x1436</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1264}, writes={x1264})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1432>x1432</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1425>x1425</a>, <a href=IR.html#x1428>x1428</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1436>x1436</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1436>x1436</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1436>x1436</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x1336><a href=IR.html#x1336>x1336</a> = SRAMBankedRead(mem=<a href=IR.html#x1264>x1264</a>,bank=[[0]],ofs=[2],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:60<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1337>x1337</a>, <a href=IR.html#x1341>x1341</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1264})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1336>x1336</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1336>x1336</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1341>x1341</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1341>x1341</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 78<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1341>x1341</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x343>x343</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1265><a href=IR.html#x1265>x1265</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_3<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1307>x1307</a>, <a href=IR.html#x1425>x1425</a>, <a href=IR.html#x1431>x1431</a>, <a href=IR.html#x1458>x1458</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1265>x1265</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1458>x1458</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1458>x1458</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1458>x1458</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1425>x1425</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1307>x1307</a>, <a href=IR.html#x1431>x1431</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x1307><a href=IR.html#x1307>x1307</a> = SRAMBankedWrite(mem=<a href=IR.html#x1265>x1265</a>,data=[<a href=IR.html#x1306>x1306</a>],bank=[[0]],ofs=[<a href=IR.html#x3347>x3347</a>],enss=[[<a href=IR.html#x3348>x3348</a>, <a href=IR.html#x3346>x3346</a>, <a href=IR.html#x3349>x3349</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1312>x1312</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1265}, writes={x1265})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1307>x1307</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1298>x1298</a>, <a href=IR.html#x1304>x1304</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1312>x1312</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1312>x1312</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1312>x1312</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x1431><a href=IR.html#x1431>x1431</a> = SRAMBankedWrite(mem=<a href=IR.html#x1265>x1265</a>,data=[<a href=IR.html#x1430>x1430</a>],bank=[[0]],ofs=[<a href=IR.html#x3371>x3371</a>],enss=[[<a href=IR.html#x3372>x3372</a>, <a href=IR.html#x3370>x3370</a>, <a href=IR.html#x3373>x3373</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1436>x1436</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1265}, writes={x1265})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1431>x1431</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1425>x1425</a>, <a href=IR.html#x1428>x1428</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1436>x1436</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1436>x1436</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1436>x1436</a>), stage=0, block=0)<br></text>
<text><strong>InCycle</strong>: true<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x1425><a href=IR.html#x1425>x1425</a> = SRAMBankedRead(mem=<a href=IR.html#x1265>x1265</a>,bank=[[0]],ofs=[<a href=IR.html#b1423>b1423</a>],enss=[[<a href=IR.html#b1424>b1424</a>, <a href=IR.html#b1255>b1255</a>, <a href=IR.html#b560>b560</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:26<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1426>x1426</a>, <a href=IR.html#x1436>x1436</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1265})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1425>x1425</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1425>x1425</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1436>x1436</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1436>x1436</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 113<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1436>x1436</a>), stage=0, block=0)<br></text>
<text><strong>InCycle</strong>: true<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x378>x378</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1266><a href=IR.html#x1266>x1266</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_4<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1310>x1310</a>, <a href=IR.html#x1434>x1434</a>, <a href=IR.html#x1440>x1440</a>, <a href=IR.html#x1458>x1458</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1266>x1266</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1458>x1458</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1458>x1458</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1458>x1458</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 8<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1440>x1440</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1310>x1310</a>, <a href=IR.html#x1434>x1434</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x1310><a href=IR.html#x1310>x1310</a> = SRAMBankedWrite(mem=<a href=IR.html#x1266>x1266</a>,data=[<a href=IR.html#x1306>x1306</a>],bank=[[0]],ofs=[<a href=IR.html#x3347>x3347</a>],enss=[[<a href=IR.html#x3348>x3348</a>, <a href=IR.html#x3346>x3346</a>, <a href=IR.html#x3349>x3349</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1312>x1312</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1266}, writes={x1266})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1310>x1310</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1298>x1298</a>, <a href=IR.html#x1304>x1304</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1312>x1312</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1312>x1312</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1312>x1312</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x1434><a href=IR.html#x1434>x1434</a> = SRAMBankedWrite(mem=<a href=IR.html#x1266>x1266</a>,data=[<a href=IR.html#x1430>x1430</a>],bank=[[0]],ofs=[<a href=IR.html#x3371>x3371</a>],enss=[[<a href=IR.html#x3372>x3372</a>, <a href=IR.html#x3370>x3370</a>, <a href=IR.html#x3373>x3373</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1436>x1436</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1266}, writes={x1266})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1434>x1434</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1425>x1425</a>, <a href=IR.html#x1428>x1428</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1436>x1436</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1436>x1436</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1436>x1436</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x1440><a href=IR.html#x1440>x1440</a> = SRAMBankedRead(mem=<a href=IR.html#x1266>x1266</a>,bank=[[0]],ofs=[<a href=IR.html#b1253>b1253</a>],enss=[[<a href=IR.html#b1256>b1256</a>, <a href=IR.html#b560>b560</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:49:10<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1441>x1441</a>, <a href=IR.html#x1457>x1457</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1266})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1440>x1440</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1440>x1440</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1457>x1457</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1457>x1457</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 118<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1457>x1457</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x384>x384</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(7),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1314><a href=IR.html#x1314>x1314</a> = SRAMNew(dims=[1],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: r_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:36:28<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x337, 0035: x40<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1327>x1327</a>, <a href=IR.html#x1349>x1349</a>, <a href=IR.html#x1373>x1373</a>, <a href=IR.html#x1458>x1458</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1314>x1314</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1458>x1458</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1458>x1458</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 71<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1458>x1458</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 3<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x337>x337</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1349>x1349</a>, <a href=IR.html#x1373>x1373</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1327>x1327</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x1327><a href=IR.html#x1327>x1327</a> = SRAMBankedWrite(mem=<a href=IR.html#x1314>x1314</a>,data=[<a href=IR.html#x3022>x3022</a>],bank=[[0]],ofs=[0],enss=[[]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:18<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1328>x1328</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1314}, writes={x1314})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1327>x1327</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1323>x1323</a>, <a href=IR.html#x1316>x1316</a>, <a href=IR.html#x1319>x1319</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1328>x1328</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1328>x1328</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 81<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1328>x1328</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x346>x346</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 20.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(2)</th>
<td>
<h3 id=x1349><a href=IR.html#x1349>x1349</a> = SRAMBankedRead(mem=<a href=IR.html#x1314>x1314</a>,bank=[[0]],ofs=[0],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:29<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1350>x1350</a>, <a href=IR.html#x1357>x1357</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1314})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1349>x1349</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1349>x1349</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1357>x1357</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1357>x1357</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 86<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1357>x1357</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x351>x351</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
<td>
<h3 id=x1373><a href=IR.html#x1373>x1373</a> = SRAMBankedRead(mem=<a href=IR.html#x1314>x1314</a>,bank=[[0]],ofs=[0],enss=[[<a href=IR.html#x1372>x1372</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:77<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1374>x1374</a>, <a href=IR.html#x1383>x1383</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1314})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x1314>x1314</a>, <a href=IR.html#x1372>x1372</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1373>x1373</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1373>x1373</a>, <a href=IR.html#x1372>x1372</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1383>x1383</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1383>x1383</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 98<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1383>x1383</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x362>x362</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(2),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1315><a href=IR.html#x1315>x1315</a> = SRAMNew(dims=[1],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: r_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:36:28<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x337, 0035: x40<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1340>x1340</a>, <a href=IR.html#x1358>x1358</a>, <a href=IR.html#x1387>x1387</a>, <a href=IR.html#x1458>x1458</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1315>x1315</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1458>x1458</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1458>x1458</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 71<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1458>x1458</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 4<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x337>x337</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1358>x1358</a>, <a href=IR.html#x1387>x1387</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1340>x1340</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x1340><a href=IR.html#x1340>x1340</a> = SRAMBankedWrite(mem=<a href=IR.html#x1315>x1315</a>,data=[<a href=IR.html#x3024>x3024</a>],bank=[[0]],ofs=[0],enss=[[]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:18<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1341>x1341</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1315}, writes={x1315})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1340>x1340</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1336>x1336</a>, <a href=IR.html#x1329>x1329</a>, <a href=IR.html#x1332>x1332</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1341>x1341</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1341>x1341</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 81<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1341>x1341</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x346>x346</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 20.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(2)</th>
<td>
<h3 id=x1358><a href=IR.html#x1358>x1358</a> = SRAMBankedRead(mem=<a href=IR.html#x1315>x1315</a>,bank=[[0]],ofs=[0],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:29<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1359>x1359</a>, <a href=IR.html#x1366>x1366</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1315})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1358>x1358</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1358>x1358</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1366>x1366</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1366>x1366</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 86<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1366>x1366</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x351>x351</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
<td>
<h3 id=x1387><a href=IR.html#x1387>x1387</a> = SRAMBankedRead(mem=<a href=IR.html#x1315>x1315</a>,bank=[[0]],ofs=[0],enss=[[<a href=IR.html#x1386>x1386</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:77<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1388>x1388</a>, <a href=IR.html#x1397>x1397</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1315})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x1315>x1315</a>, <a href=IR.html#x1386>x1386</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1387>x1387</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1387>x1387</a>, <a href=IR.html#x1386>x1386</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1397>x1397</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1397>x1397</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 98<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1397>x1397</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x362>x362</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(3),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1343><a href=IR.html#x1343>x1343</a> = SRAMNew(dims=[1],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: force_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:40:32<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x348, 0035: x50<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1400>x1400</a>, <a href=IR.html#x1414>x1414</a>, <a href=IR.html#x1458>x1458</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1343>x1343</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1458>x1458</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1458>x1458</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 82<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1458>x1458</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 2<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x348>x348</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1414>x1414</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1400>x1400</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x1400><a href=IR.html#x1400>x1400</a> = SRAMBankedWrite(mem=<a href=IR.html#x1343>x1343</a>,data=[<a href=IR.html#x1385>x1385</a>],bank=[[0]],ofs=[0],enss=[[]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:22<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1401>x1401</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1343}, writes={x1343})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1400>x1400</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2939>x2939</a>, <a href=IR.html#x2940>x2940</a>, <a href=IR.html#x1373>x1373</a>, <a href=IR.html#x1372>x1372</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1401>x1401</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1401>x1401</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 109<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1401>x1401</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x374>x374</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x1414><a href=IR.html#x1414>x1414</a> = SRAMBankedRead(mem=<a href=IR.html#x1343>x1343</a>,bank=[[0]],ofs=[0],enss=[[<a href=IR.html#b1410>b1410</a>, <a href=IR.html#b1254>b1254</a>, <a href=IR.html#b560>b560</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:38<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1415>x1415</a>, <a href=IR.html#x1422>x1422</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1343})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1414>x1414</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1414>x1414</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1422>x1422</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1422>x1422</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 115<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1422>x1422</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x380>x380</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1344><a href=IR.html#x1344>x1344</a> = SRAMNew(dims=[1],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: force_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:40:32<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x348, 0035: x50<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1402>x1402</a>, <a href=IR.html#x1428>x1428</a>, <a href=IR.html#x1458>x1458</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1344>x1344</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1458>x1458</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1458>x1458</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 82<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1458>x1458</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 2<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x348>x348</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1428>x1428</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1402>x1402</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x1402><a href=IR.html#x1402>x1402</a> = SRAMBankedWrite(mem=<a href=IR.html#x1344>x1344</a>,data=[<a href=IR.html#x1399>x1399</a>],bank=[[0]],ofs=[0],enss=[[]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:22<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1403>x1403</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1344}, writes={x1344})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1402>x1402</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2941>x2941</a>, <a href=IR.html#x2942>x2942</a>, <a href=IR.html#x1387>x1387</a>, <a href=IR.html#x1386>x1386</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1403>x1403</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1403>x1403</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 109<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1403>x1403</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x374>x374</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x1428><a href=IR.html#x1428>x1428</a> = SRAMBankedRead(mem=<a href=IR.html#x1344>x1344</a>,bank=[[0]],ofs=[0],enss=[[<a href=IR.html#b1424>b1424</a>, <a href=IR.html#b1255>b1255</a>, <a href=IR.html#b560>b560</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:38<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1429>x1429</a>, <a href=IR.html#x1436>x1436</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1344})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1428>x1428</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1428>x1428</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1436>x1436</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1436>x1436</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 115<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1436>x1436</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x380>x380</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1345><a href=IR.html#x1345>x1345</a> = RegNew(init=false)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Reg[Bit]<br></text>
<text><strong>Aliases</strong>: 0052: x349, 0035: x230<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1355>x1355</a>, <a href=IR.html#x2939>x2939</a>, <a href=IR.html#x1372>x1372</a>, <a href=IR.html#x1458>x1458</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1345>x1345</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1458>x1458</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1458>x1458</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 83<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1458>x1458</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {}: Cyclic: N=1, B=1, alpha=<>, P=<> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 2<br></text>
<text><strong>padding</strong>: []<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x349>x349</a><br></text>
<text><strong>Padding</strong>: []<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2939>x2939</a>, <a href=IR.html#x1372>x1372</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1355>x1355</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x1355><a href=IR.html#x1355>x1355</a> = RegWrite(mem=<a href=IR.html#x1345>x1345</a>,data=<a href=IR.html#x1353>x1353</a>,ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1357>x1357</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1345}, writes={x1345})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x1345>x1345</a>, <a href=IR.html#x1353>x1353</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1355>x1355</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1349>x1349</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1357>x1357</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1357>x1357</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 91<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1357>x1357</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x356>x356</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 2.6<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(2)</th>
<td>
<h3 id=x2939><a href=IR.html#x2939>x2939</a> = RegRead(mem=<a href=IR.html#x1345>x1345</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Aliases</strong>: 0056: x1370<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1385>x1385</a>, <a href=IR.html#x1458>x1458</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x1345})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2939>x2939</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2939>x2939</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1458>x1458</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1385>x1385</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 94<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1385>x1385</a>), stage=-1, block=-1)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x360>x360</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=1,castgroup=[1],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
</td>
<td>
<h3 id=x1372><a href=IR.html#x1372>x1372</a> = RegRead(mem=<a href=IR.html#x1345>x1345</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1373>x1373</a>, <a href=IR.html#x1383>x1383</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x1345})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x1345>x1345</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1372>x1372</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1372>x1372</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1383>x1383</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1383>x1383</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 97<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1383>x1383</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x361>x361</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1346><a href=IR.html#x1346>x1346</a> = RegNew(init=false)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Reg[Bit]<br></text>
<text><strong>Aliases</strong>: 0052: x349, 0035: x230<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1364>x1364</a>, <a href=IR.html#x2941>x2941</a>, <a href=IR.html#x1386>x1386</a>, <a href=IR.html#x1458>x1458</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1346>x1346</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1458>x1458</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1458>x1458</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 83<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1458>x1458</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {}: Cyclic: N=1, B=1, alpha=<>, P=<> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 3<br></text>
<text><strong>padding</strong>: []<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x349>x349</a><br></text>
<text><strong>Padding</strong>: []<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2941>x2941</a>, <a href=IR.html#x1386>x1386</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1364>x1364</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x1364><a href=IR.html#x1364>x1364</a> = RegWrite(mem=<a href=IR.html#x1346>x1346</a>,data=<a href=IR.html#x1362>x1362</a>,ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1366>x1366</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1346}, writes={x1346})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x1346>x1346</a>, <a href=IR.html#x1362>x1362</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1364>x1364</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1358>x1358</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1366>x1366</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1366>x1366</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 91<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1366>x1366</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x356>x356</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 2.6<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(2)</th>
<td>
<h3 id=x2941><a href=IR.html#x2941>x2941</a> = RegRead(mem=<a href=IR.html#x1346>x1346</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Aliases</strong>: 0056: x1371<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1399>x1399</a>, <a href=IR.html#x1458>x1458</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x1346})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2941>x2941</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2941>x2941</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1458>x1458</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1399>x1399</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 94<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1399>x1399</a>), stage=-1, block=-1)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x360>x360</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(2),muxPort=0,muxOfs=1,castgroup=[1],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
</td>
<td>
<h3 id=x1386><a href=IR.html#x1386>x1386</a> = RegRead(mem=<a href=IR.html#x1346>x1346</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1387>x1387</a>, <a href=IR.html#x1397>x1397</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x1346})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x1346>x1346</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1386>x1386</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1386>x1386</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1397>x1397</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1397>x1397</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 97<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1397>x1397</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x361>x361</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(2),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1347><a href=IR.html#x1347>x1347</a> = RegNew(init=false)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:24<br></text>
<text><strong>Type</strong>: Reg[Bit]<br></text>
<text><strong>Aliases</strong>: 0052: x350, 0035: x231<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1356>x1356</a>, <a href=IR.html#x2940>x2940</a>, <a href=IR.html#x1458>x1458</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1347>x1347</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1458>x1458</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1458>x1458</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 84<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1458>x1458</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {}: Cyclic: N=1, B=1, alpha=<>, P=<> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 2<br></text>
<text><strong>padding</strong>: []<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x350>x350</a><br></text>
<text><strong>Padding</strong>: []<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2940>x2940</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1356>x1356</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x1356><a href=IR.html#x1356>x1356</a> = RegWrite(mem=<a href=IR.html#x1347>x1347</a>,data=<a href=IR.html#x1354>x1354</a>,ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:24<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1357>x1357</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1347}, writes={x1347})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x1347>x1347</a>, <a href=IR.html#x1354>x1354</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1356>x1356</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1349>x1349</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1357>x1357</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1357>x1357</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 92<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1357>x1357</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x357>x357</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 2.8<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2940><a href=IR.html#x2940>x2940</a> = RegRead(mem=<a href=IR.html#x1347>x1347</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:24<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Aliases</strong>: 0056: x1369<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1385>x1385</a>, <a href=IR.html#x1458>x1458</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x1347})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2940>x2940</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2940>x2940</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1458>x1458</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1385>x1385</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 93<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1385>x1385</a>), stage=-1, block=-1)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x359>x359</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1348><a href=IR.html#x1348>x1348</a> = RegNew(init=false)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:24<br></text>
<text><strong>Type</strong>: Reg[Bit]<br></text>
<text><strong>Aliases</strong>: 0052: x350, 0035: x231<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1365>x1365</a>, <a href=IR.html#x2942>x2942</a>, <a href=IR.html#x1458>x1458</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1348>x1348</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1458>x1458</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1458>x1458</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 84<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1458>x1458</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {}: Cyclic: N=1, B=1, alpha=<>, P=<> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 3<br></text>
<text><strong>padding</strong>: []<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x350>x350</a><br></text>
<text><strong>Padding</strong>: []<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2942>x2942</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1365>x1365</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x1365><a href=IR.html#x1365>x1365</a> = RegWrite(mem=<a href=IR.html#x1348>x1348</a>,data=<a href=IR.html#x1363>x1363</a>,ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:24<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1366>x1366</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1348}, writes={x1348})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x1348>x1348</a>, <a href=IR.html#x1363>x1363</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1365>x1365</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1358>x1358</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1366>x1366</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1366>x1366</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 92<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1366>x1366</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x357>x357</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 2.8<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2942><a href=IR.html#x2942>x2942</a> = RegRead(mem=<a href=IR.html#x1348>x1348</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:24<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Aliases</strong>: 0056: x1368<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1399>x1399</a>, <a href=IR.html#x1458>x1458</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x1348})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2942>x2942</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2942>x2942</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1458>x1458</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1399>x1399</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 93<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1399>x1399</a>), stage=-1, block=-1)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x359>x359</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(2),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1465><a href=IR.html#x1465>x1465</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1495>x1495</a>, <a href=IR.html#x1524>x1524</a>, <a href=IR.html#x1626>x1626</a>, <a href=IR.html#x1666>x1666</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1465>x1465</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1666>x1666</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1666>x1666</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1666>x1666</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1524>x1524</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1495>x1495</a>, <a href=IR.html#x1626>x1626</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x1495><a href=IR.html#x1495>x1495</a> = SRAMBankedWrite(mem=<a href=IR.html#x1465>x1465</a>,data=[<a href=IR.html#x1493>x1493</a>],bank=[[0]],ofs=[<a href=IR.html#x3395>x3395</a>],enss=[[<a href=IR.html#x3397>x3397</a>, <a href=IR.html#x3394>x3394</a>, <a href=IR.html#x3396>x3396</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1499>x1499</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1465}, writes={x1465})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1495>x1495</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1485>x1485</a>, <a href=IR.html#x1491>x1491</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1499>x1499</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1499>x1499</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1499>x1499</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x1626><a href=IR.html#x1626>x1626</a> = SRAMBankedWrite(mem=<a href=IR.html#x1465>x1465</a>,data=[<a href=IR.html#x1624>x1624</a>],bank=[[0]],ofs=[<a href=IR.html#x3429>x3429</a>],enss=[[<a href=IR.html#x3426>x3426</a>, <a href=IR.html#x3427>x3427</a>, <a href=IR.html#x3428>x3428</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1630>x1630</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1465}, writes={x1465})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1626>x1626</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1619>x1619</a>, <a href=IR.html#x1622>x1622</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1630>x1630</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1630>x1630</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1630>x1630</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x1524><a href=IR.html#x1524>x1524</a> = SRAMBankedRead(mem=<a href=IR.html#x1465>x1465</a>,bank=[[0]],ofs=[0],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:24<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1525>x1525</a>, <a href=IR.html#x1536>x1536</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1465})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1524>x1524</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1524>x1524</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1536>x1536</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1536>x1536</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 73<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1536>x1536</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x338>x338</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1466><a href=IR.html#x1466>x1466</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_1<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1496>x1496</a>, <a href=IR.html#x1527>x1527</a>, <a href=IR.html#x1627>x1627</a>, <a href=IR.html#x1666>x1666</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1466>x1466</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1666>x1666</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1666>x1666</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1666>x1666</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1527>x1527</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1496>x1496</a>, <a href=IR.html#x1627>x1627</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x1496><a href=IR.html#x1496>x1496</a> = SRAMBankedWrite(mem=<a href=IR.html#x1466>x1466</a>,data=[<a href=IR.html#x1493>x1493</a>],bank=[[0]],ofs=[<a href=IR.html#x3395>x3395</a>],enss=[[<a href=IR.html#x3397>x3397</a>, <a href=IR.html#x3394>x3394</a>, <a href=IR.html#x3396>x3396</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1499>x1499</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1466}, writes={x1466})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1496>x1496</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1485>x1485</a>, <a href=IR.html#x1491>x1491</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1499>x1499</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1499>x1499</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1499>x1499</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x1627><a href=IR.html#x1627>x1627</a> = SRAMBankedWrite(mem=<a href=IR.html#x1466>x1466</a>,data=[<a href=IR.html#x1624>x1624</a>],bank=[[0]],ofs=[<a href=IR.html#x3429>x3429</a>],enss=[[<a href=IR.html#x3426>x3426</a>, <a href=IR.html#x3427>x3427</a>, <a href=IR.html#x3428>x3428</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1630>x1630</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1466}, writes={x1466})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1627>x1627</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1619>x1619</a>, <a href=IR.html#x1622>x1622</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1630>x1630</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1630>x1630</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1630>x1630</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x1527><a href=IR.html#x1527>x1527</a> = SRAMBankedRead(mem=<a href=IR.html#x1466>x1466</a>,bank=[[0]],ofs=[1],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:42<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1528>x1528</a>, <a href=IR.html#x1536>x1536</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1466})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1527>x1527</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1527>x1527</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1536>x1536</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1536>x1536</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 75<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1536>x1536</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x340>x340</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1467><a href=IR.html#x1467>x1467</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_2<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1497>x1497</a>, <a href=IR.html#x1531>x1531</a>, <a href=IR.html#x1628>x1628</a>, <a href=IR.html#x1666>x1666</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1467>x1467</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1666>x1666</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1666>x1666</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1666>x1666</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1531>x1531</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1497>x1497</a>, <a href=IR.html#x1628>x1628</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x1497><a href=IR.html#x1497>x1497</a> = SRAMBankedWrite(mem=<a href=IR.html#x1467>x1467</a>,data=[<a href=IR.html#x1493>x1493</a>],bank=[[0]],ofs=[<a href=IR.html#x3395>x3395</a>],enss=[[<a href=IR.html#x3397>x3397</a>, <a href=IR.html#x3394>x3394</a>, <a href=IR.html#x3396>x3396</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1499>x1499</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1467}, writes={x1467})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1497>x1497</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1485>x1485</a>, <a href=IR.html#x1491>x1491</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1499>x1499</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1499>x1499</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1499>x1499</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x1628><a href=IR.html#x1628>x1628</a> = SRAMBankedWrite(mem=<a href=IR.html#x1467>x1467</a>,data=[<a href=IR.html#x1624>x1624</a>],bank=[[0]],ofs=[<a href=IR.html#x3429>x3429</a>],enss=[[<a href=IR.html#x3426>x3426</a>, <a href=IR.html#x3427>x3427</a>, <a href=IR.html#x3428>x3428</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1630>x1630</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1467}, writes={x1467})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1628>x1628</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1619>x1619</a>, <a href=IR.html#x1622>x1622</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1630>x1630</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1630>x1630</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1630>x1630</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x1531><a href=IR.html#x1531>x1531</a> = SRAMBankedRead(mem=<a href=IR.html#x1467>x1467</a>,bank=[[0]],ofs=[2],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:60<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1532>x1532</a>, <a href=IR.html#x1536>x1536</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1467})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1531>x1531</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1531>x1531</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1536>x1536</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1536>x1536</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 78<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1536>x1536</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x343>x343</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1468><a href=IR.html#x1468>x1468</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_3<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1498>x1498</a>, <a href=IR.html#x1619>x1619</a>, <a href=IR.html#x1629>x1629</a>, <a href=IR.html#x1666>x1666</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1468>x1468</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1666>x1666</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1666>x1666</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1666>x1666</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1619>x1619</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1498>x1498</a>, <a href=IR.html#x1629>x1629</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x1498><a href=IR.html#x1498>x1498</a> = SRAMBankedWrite(mem=<a href=IR.html#x1468>x1468</a>,data=[<a href=IR.html#x1493>x1493</a>],bank=[[0]],ofs=[<a href=IR.html#x3395>x3395</a>],enss=[[<a href=IR.html#x3397>x3397</a>, <a href=IR.html#x3394>x3394</a>, <a href=IR.html#x3396>x3396</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1499>x1499</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1468}, writes={x1468})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1498>x1498</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1485>x1485</a>, <a href=IR.html#x1491>x1491</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1499>x1499</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1499>x1499</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1499>x1499</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x1629><a href=IR.html#x1629>x1629</a> = SRAMBankedWrite(mem=<a href=IR.html#x1468>x1468</a>,data=[<a href=IR.html#x1624>x1624</a>],bank=[[0]],ofs=[<a href=IR.html#x3429>x3429</a>],enss=[[<a href=IR.html#x3426>x3426</a>, <a href=IR.html#x3427>x3427</a>, <a href=IR.html#x3428>x3428</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1630>x1630</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1468}, writes={x1468})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1629>x1629</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1619>x1619</a>, <a href=IR.html#x1622>x1622</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1630>x1630</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1630>x1630</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1630>x1630</a>), stage=0, block=0)<br></text>
<text><strong>InCycle</strong>: true<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x1619><a href=IR.html#x1619>x1619</a> = SRAMBankedRead(mem=<a href=IR.html#x1468>x1468</a>,bank=[[0]],ofs=[<a href=IR.html#b1617>b1617</a>],enss=[[<a href=IR.html#b1618>b1618</a>, <a href=IR.html#b1462>b1462</a>, <a href=IR.html#b561>b561</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:26<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1620>x1620</a>, <a href=IR.html#x1630>x1630</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1468})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1619>x1619</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1619>x1619</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1630>x1630</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1630>x1630</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 113<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1630>x1630</a>), stage=0, block=0)<br></text>
<text><strong>InCycle</strong>: true<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x378>x378</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1469><a href=IR.html#x1469>x1469</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_4<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1494>x1494</a>, <a href=IR.html#x1625>x1625</a>, <a href=IR.html#x1646>x1646</a>, <a href=IR.html#x1666>x1666</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1469>x1469</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1666>x1666</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1666>x1666</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1666>x1666</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 8<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1646>x1646</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1494>x1494</a>, <a href=IR.html#x1625>x1625</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x1494><a href=IR.html#x1494>x1494</a> = SRAMBankedWrite(mem=<a href=IR.html#x1469>x1469</a>,data=[<a href=IR.html#x1493>x1493</a>],bank=[[0]],ofs=[<a href=IR.html#x3395>x3395</a>],enss=[[<a href=IR.html#x3397>x3397</a>, <a href=IR.html#x3394>x3394</a>, <a href=IR.html#x3396>x3396</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1499>x1499</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1469}, writes={x1469})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1494>x1494</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1485>x1485</a>, <a href=IR.html#x1491>x1491</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1499>x1499</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1499>x1499</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1499>x1499</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x1625><a href=IR.html#x1625>x1625</a> = SRAMBankedWrite(mem=<a href=IR.html#x1469>x1469</a>,data=[<a href=IR.html#x1624>x1624</a>],bank=[[0]],ofs=[<a href=IR.html#x3429>x3429</a>],enss=[[<a href=IR.html#x3426>x3426</a>, <a href=IR.html#x3427>x3427</a>, <a href=IR.html#x3428>x3428</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1630>x1630</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1469}, writes={x1469})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1625>x1625</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1619>x1619</a>, <a href=IR.html#x1622>x1622</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1630>x1630</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1630>x1630</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1630>x1630</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x1646><a href=IR.html#x1646>x1646</a> = SRAMBankedRead(mem=<a href=IR.html#x1469>x1469</a>,bank=[[0]],ofs=[<a href=IR.html#b1461>b1461</a>],enss=[[<a href=IR.html#b1464>b1464</a>, <a href=IR.html#b561>b561</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:49:10<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1647>x1647</a>, <a href=IR.html#x1665>x1665</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1469})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1646>x1646</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1646>x1646</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1665>x1665</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1665>x1665</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 118<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1665>x1665</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x384>x384</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(7),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1470><a href=IR.html#x1470>x1470</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1515>x1515</a>, <a href=IR.html#x1537>x1537</a>, <a href=IR.html#x1639>x1639</a>, <a href=IR.html#x1666>x1666</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1470>x1470</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1666>x1666</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1666>x1666</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1666>x1666</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1537>x1537</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1515>x1515</a>, <a href=IR.html#x1639>x1639</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x1515><a href=IR.html#x1515>x1515</a> = SRAMBankedWrite(mem=<a href=IR.html#x1470>x1470</a>,data=[<a href=IR.html#x1514>x1514</a>],bank=[[0]],ofs=[<a href=IR.html#x3409>x3409</a>],enss=[[<a href=IR.html#x3407>x3407</a>, <a href=IR.html#x3410>x3410</a>, <a href=IR.html#x3408>x3408</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1520>x1520</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1470}, writes={x1470})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1515>x1515</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1506>x1506</a>, <a href=IR.html#x1512>x1512</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1520>x1520</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1520>x1520</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1520>x1520</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x1639><a href=IR.html#x1639>x1639</a> = SRAMBankedWrite(mem=<a href=IR.html#x1470>x1470</a>,data=[<a href=IR.html#x1638>x1638</a>],bank=[[0]],ofs=[<a href=IR.html#x3433>x3433</a>],enss=[[<a href=IR.html#x3431>x3431</a>, <a href=IR.html#x3434>x3434</a>, <a href=IR.html#x3432>x3432</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1644>x1644</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1470}, writes={x1470})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1639>x1639</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1633>x1633</a>, <a href=IR.html#x1636>x1636</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1644>x1644</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1644>x1644</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1644>x1644</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x1537><a href=IR.html#x1537>x1537</a> = SRAMBankedRead(mem=<a href=IR.html#x1470>x1470</a>,bank=[[0]],ofs=[0],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:24<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1538>x1538</a>, <a href=IR.html#x1549>x1549</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1470})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1537>x1537</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1537>x1537</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1549>x1549</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1549>x1549</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 73<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1549>x1549</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x338>x338</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1471><a href=IR.html#x1471>x1471</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_1<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1516>x1516</a>, <a href=IR.html#x1540>x1540</a>, <a href=IR.html#x1640>x1640</a>, <a href=IR.html#x1666>x1666</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1471>x1471</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1666>x1666</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1666>x1666</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1666>x1666</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1540>x1540</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1516>x1516</a>, <a href=IR.html#x1640>x1640</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x1516><a href=IR.html#x1516>x1516</a> = SRAMBankedWrite(mem=<a href=IR.html#x1471>x1471</a>,data=[<a href=IR.html#x1514>x1514</a>],bank=[[0]],ofs=[<a href=IR.html#x3409>x3409</a>],enss=[[<a href=IR.html#x3407>x3407</a>, <a href=IR.html#x3410>x3410</a>, <a href=IR.html#x3408>x3408</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1520>x1520</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1471}, writes={x1471})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1516>x1516</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1506>x1506</a>, <a href=IR.html#x1512>x1512</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1520>x1520</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1520>x1520</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1520>x1520</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x1640><a href=IR.html#x1640>x1640</a> = SRAMBankedWrite(mem=<a href=IR.html#x1471>x1471</a>,data=[<a href=IR.html#x1638>x1638</a>],bank=[[0]],ofs=[<a href=IR.html#x3433>x3433</a>],enss=[[<a href=IR.html#x3431>x3431</a>, <a href=IR.html#x3434>x3434</a>, <a href=IR.html#x3432>x3432</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1644>x1644</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1471}, writes={x1471})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1640>x1640</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1633>x1633</a>, <a href=IR.html#x1636>x1636</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1644>x1644</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1644>x1644</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1644>x1644</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x1540><a href=IR.html#x1540>x1540</a> = SRAMBankedRead(mem=<a href=IR.html#x1471>x1471</a>,bank=[[0]],ofs=[1],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:42<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1541>x1541</a>, <a href=IR.html#x1549>x1549</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1471})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1540>x1540</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1540>x1540</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1549>x1549</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1549>x1549</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 75<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1549>x1549</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x340>x340</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1472><a href=IR.html#x1472>x1472</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_2<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1518>x1518</a>, <a href=IR.html#x1544>x1544</a>, <a href=IR.html#x1642>x1642</a>, <a href=IR.html#x1666>x1666</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1472>x1472</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1666>x1666</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1666>x1666</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1666>x1666</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1544>x1544</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1518>x1518</a>, <a href=IR.html#x1642>x1642</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x1518><a href=IR.html#x1518>x1518</a> = SRAMBankedWrite(mem=<a href=IR.html#x1472>x1472</a>,data=[<a href=IR.html#x1514>x1514</a>],bank=[[0]],ofs=[<a href=IR.html#x3409>x3409</a>],enss=[[<a href=IR.html#x3407>x3407</a>, <a href=IR.html#x3410>x3410</a>, <a href=IR.html#x3408>x3408</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1520>x1520</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1472}, writes={x1472})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1518>x1518</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1506>x1506</a>, <a href=IR.html#x1512>x1512</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1520>x1520</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1520>x1520</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1520>x1520</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x1642><a href=IR.html#x1642>x1642</a> = SRAMBankedWrite(mem=<a href=IR.html#x1472>x1472</a>,data=[<a href=IR.html#x1638>x1638</a>],bank=[[0]],ofs=[<a href=IR.html#x3433>x3433</a>],enss=[[<a href=IR.html#x3431>x3431</a>, <a href=IR.html#x3434>x3434</a>, <a href=IR.html#x3432>x3432</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1644>x1644</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1472}, writes={x1472})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1642>x1642</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1633>x1633</a>, <a href=IR.html#x1636>x1636</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1644>x1644</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1644>x1644</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1644>x1644</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x1544><a href=IR.html#x1544>x1544</a> = SRAMBankedRead(mem=<a href=IR.html#x1472>x1472</a>,bank=[[0]],ofs=[2],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:60<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1545>x1545</a>, <a href=IR.html#x1549>x1549</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1472})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1544>x1544</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1544>x1544</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1549>x1549</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1549>x1549</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 78<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1549>x1549</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x343>x343</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1473><a href=IR.html#x1473>x1473</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_3<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1519>x1519</a>, <a href=IR.html#x1633>x1633</a>, <a href=IR.html#x1643>x1643</a>, <a href=IR.html#x1666>x1666</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1473>x1473</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1666>x1666</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1666>x1666</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1666>x1666</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1633>x1633</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1519>x1519</a>, <a href=IR.html#x1643>x1643</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x1519><a href=IR.html#x1519>x1519</a> = SRAMBankedWrite(mem=<a href=IR.html#x1473>x1473</a>,data=[<a href=IR.html#x1514>x1514</a>],bank=[[0]],ofs=[<a href=IR.html#x3409>x3409</a>],enss=[[<a href=IR.html#x3407>x3407</a>, <a href=IR.html#x3410>x3410</a>, <a href=IR.html#x3408>x3408</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1520>x1520</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1473}, writes={x1473})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1519>x1519</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1506>x1506</a>, <a href=IR.html#x1512>x1512</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1520>x1520</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1520>x1520</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1520>x1520</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x1643><a href=IR.html#x1643>x1643</a> = SRAMBankedWrite(mem=<a href=IR.html#x1473>x1473</a>,data=[<a href=IR.html#x1638>x1638</a>],bank=[[0]],ofs=[<a href=IR.html#x3433>x3433</a>],enss=[[<a href=IR.html#x3431>x3431</a>, <a href=IR.html#x3434>x3434</a>, <a href=IR.html#x3432>x3432</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1644>x1644</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1473}, writes={x1473})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1643>x1643</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1633>x1633</a>, <a href=IR.html#x1636>x1636</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1644>x1644</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1644>x1644</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1644>x1644</a>), stage=0, block=0)<br></text>
<text><strong>InCycle</strong>: true<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x1633><a href=IR.html#x1633>x1633</a> = SRAMBankedRead(mem=<a href=IR.html#x1473>x1473</a>,bank=[[0]],ofs=[<a href=IR.html#b1631>b1631</a>],enss=[[<a href=IR.html#b1632>b1632</a>, <a href=IR.html#b1463>b1463</a>, <a href=IR.html#b561>b561</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:26<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1634>x1634</a>, <a href=IR.html#x1644>x1644</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1473})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1633>x1633</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1633>x1633</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1644>x1644</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1644>x1644</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 113<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1644>x1644</a>), stage=0, block=0)<br></text>
<text><strong>InCycle</strong>: true<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x378>x378</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1474><a href=IR.html#x1474>x1474</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_4<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1517>x1517</a>, <a href=IR.html#x1641>x1641</a>, <a href=IR.html#x1648>x1648</a>, <a href=IR.html#x1666>x1666</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1474>x1474</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1666>x1666</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1666>x1666</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1666>x1666</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 8<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1648>x1648</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1517>x1517</a>, <a href=IR.html#x1641>x1641</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x1517><a href=IR.html#x1517>x1517</a> = SRAMBankedWrite(mem=<a href=IR.html#x1474>x1474</a>,data=[<a href=IR.html#x1514>x1514</a>],bank=[[0]],ofs=[<a href=IR.html#x3409>x3409</a>],enss=[[<a href=IR.html#x3407>x3407</a>, <a href=IR.html#x3410>x3410</a>, <a href=IR.html#x3408>x3408</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1520>x1520</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1474}, writes={x1474})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1517>x1517</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1506>x1506</a>, <a href=IR.html#x1512>x1512</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1520>x1520</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1520>x1520</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1520>x1520</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x1641><a href=IR.html#x1641>x1641</a> = SRAMBankedWrite(mem=<a href=IR.html#x1474>x1474</a>,data=[<a href=IR.html#x1638>x1638</a>],bank=[[0]],ofs=[<a href=IR.html#x3433>x3433</a>],enss=[[<a href=IR.html#x3431>x3431</a>, <a href=IR.html#x3434>x3434</a>, <a href=IR.html#x3432>x3432</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1644>x1644</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1474}, writes={x1474})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1641>x1641</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1633>x1633</a>, <a href=IR.html#x1636>x1636</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1644>x1644</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1644>x1644</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1644>x1644</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x1648><a href=IR.html#x1648>x1648</a> = SRAMBankedRead(mem=<a href=IR.html#x1474>x1474</a>,bank=[[0]],ofs=[<a href=IR.html#b1461>b1461</a>],enss=[[<a href=IR.html#b1464>b1464</a>, <a href=IR.html#b561>b561</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:49:10<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1649>x1649</a>, <a href=IR.html#x1665>x1665</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1474})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1648>x1648</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1648>x1648</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1665>x1665</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1665>x1665</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 118<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1665>x1665</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x384>x384</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(7),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1522><a href=IR.html#x1522>x1522</a> = SRAMNew(dims=[1],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: r_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:36:28<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x337, 0035: x40<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1535>x1535</a>, <a href=IR.html#x1557>x1557</a>, <a href=IR.html#x1581>x1581</a>, <a href=IR.html#x1666>x1666</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1522>x1522</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1666>x1666</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1666>x1666</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 71<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1666>x1666</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 3<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x337>x337</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1557>x1557</a>, <a href=IR.html#x1581>x1581</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1535>x1535</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x1535><a href=IR.html#x1535>x1535</a> = SRAMBankedWrite(mem=<a href=IR.html#x1522>x1522</a>,data=[<a href=IR.html#x3034>x3034</a>],bank=[[0]],ofs=[0],enss=[[]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:18<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1536>x1536</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1522}, writes={x1522})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1535>x1535</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1531>x1531</a>, <a href=IR.html#x1524>x1524</a>, <a href=IR.html#x1527>x1527</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1536>x1536</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1536>x1536</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 81<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1536>x1536</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x346>x346</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 20.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(2)</th>
<td>
<h3 id=x1557><a href=IR.html#x1557>x1557</a> = SRAMBankedRead(mem=<a href=IR.html#x1522>x1522</a>,bank=[[0]],ofs=[0],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:29<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1558>x1558</a>, <a href=IR.html#x1565>x1565</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1522})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1557>x1557</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1557>x1557</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1565>x1565</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1565>x1565</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 86<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1565>x1565</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x351>x351</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
<td>
<h3 id=x1581><a href=IR.html#x1581>x1581</a> = SRAMBankedRead(mem=<a href=IR.html#x1522>x1522</a>,bank=[[0]],ofs=[0],enss=[[<a href=IR.html#x1580>x1580</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:77<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1582>x1582</a>, <a href=IR.html#x1591>x1591</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1522})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x1522>x1522</a>, <a href=IR.html#x1580>x1580</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1581>x1581</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1581>x1581</a>, <a href=IR.html#x1580>x1580</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1591>x1591</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1591>x1591</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 98<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1591>x1591</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x362>x362</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(2),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1523><a href=IR.html#x1523>x1523</a> = SRAMNew(dims=[1],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: r_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:36:28<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x337, 0035: x40<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1548>x1548</a>, <a href=IR.html#x1566>x1566</a>, <a href=IR.html#x1595>x1595</a>, <a href=IR.html#x1666>x1666</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1523>x1523</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1666>x1666</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1666>x1666</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 71<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1666>x1666</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 4<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x337>x337</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1566>x1566</a>, <a href=IR.html#x1595>x1595</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1548>x1548</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x1548><a href=IR.html#x1548>x1548</a> = SRAMBankedWrite(mem=<a href=IR.html#x1523>x1523</a>,data=[<a href=IR.html#x3036>x3036</a>],bank=[[0]],ofs=[0],enss=[[]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:18<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1549>x1549</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1523}, writes={x1523})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1548>x1548</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1544>x1544</a>, <a href=IR.html#x1537>x1537</a>, <a href=IR.html#x1540>x1540</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1549>x1549</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1549>x1549</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 81<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1549>x1549</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x346>x346</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 20.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(2)</th>
<td>
<h3 id=x1566><a href=IR.html#x1566>x1566</a> = SRAMBankedRead(mem=<a href=IR.html#x1523>x1523</a>,bank=[[0]],ofs=[0],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:29<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1567>x1567</a>, <a href=IR.html#x1574>x1574</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1523})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1566>x1566</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1566>x1566</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1574>x1574</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1574>x1574</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 86<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1574>x1574</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x351>x351</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
<td>
<h3 id=x1595><a href=IR.html#x1595>x1595</a> = SRAMBankedRead(mem=<a href=IR.html#x1523>x1523</a>,bank=[[0]],ofs=[0],enss=[[<a href=IR.html#x1594>x1594</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:77<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1596>x1596</a>, <a href=IR.html#x1605>x1605</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1523})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x1523>x1523</a>, <a href=IR.html#x1594>x1594</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1595>x1595</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1595>x1595</a>, <a href=IR.html#x1594>x1594</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1605>x1605</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1605>x1605</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 98<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1605>x1605</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x362>x362</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(3),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1551><a href=IR.html#x1551>x1551</a> = SRAMNew(dims=[1],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: force_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:40:32<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x348, 0035: x50<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1608>x1608</a>, <a href=IR.html#x1622>x1622</a>, <a href=IR.html#x1666>x1666</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1551>x1551</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1666>x1666</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1666>x1666</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 82<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1666>x1666</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 2<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x348>x348</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1622>x1622</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1608>x1608</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x1608><a href=IR.html#x1608>x1608</a> = SRAMBankedWrite(mem=<a href=IR.html#x1551>x1551</a>,data=[<a href=IR.html#x1593>x1593</a>],bank=[[0]],ofs=[0],enss=[[]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:22<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1609>x1609</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1551}, writes={x1551})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1608>x1608</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2943>x2943</a>, <a href=IR.html#x2944>x2944</a>, <a href=IR.html#x1581>x1581</a>, <a href=IR.html#x1580>x1580</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1609>x1609</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1609>x1609</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 109<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1609>x1609</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x374>x374</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x1622><a href=IR.html#x1622>x1622</a> = SRAMBankedRead(mem=<a href=IR.html#x1551>x1551</a>,bank=[[0]],ofs=[0],enss=[[<a href=IR.html#b1618>b1618</a>, <a href=IR.html#b1462>b1462</a>, <a href=IR.html#b561>b561</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:38<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1623>x1623</a>, <a href=IR.html#x1630>x1630</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1551})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1622>x1622</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1622>x1622</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1630>x1630</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1630>x1630</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 115<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1630>x1630</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x380>x380</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1552><a href=IR.html#x1552>x1552</a> = SRAMNew(dims=[1],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: force_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:40:32<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x348, 0035: x50<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1610>x1610</a>, <a href=IR.html#x1636>x1636</a>, <a href=IR.html#x1666>x1666</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1552>x1552</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1666>x1666</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1666>x1666</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 82<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1666>x1666</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 2<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x348>x348</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1636>x1636</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1610>x1610</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x1610><a href=IR.html#x1610>x1610</a> = SRAMBankedWrite(mem=<a href=IR.html#x1552>x1552</a>,data=[<a href=IR.html#x1607>x1607</a>],bank=[[0]],ofs=[0],enss=[[]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:22<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1611>x1611</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1552}, writes={x1552})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1610>x1610</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2945>x2945</a>, <a href=IR.html#x2946>x2946</a>, <a href=IR.html#x1595>x1595</a>, <a href=IR.html#x1594>x1594</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1611>x1611</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1611>x1611</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 109<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1611>x1611</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x374>x374</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x1636><a href=IR.html#x1636>x1636</a> = SRAMBankedRead(mem=<a href=IR.html#x1552>x1552</a>,bank=[[0]],ofs=[0],enss=[[<a href=IR.html#b1632>b1632</a>, <a href=IR.html#b1463>b1463</a>, <a href=IR.html#b561>b561</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:38<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1637>x1637</a>, <a href=IR.html#x1644>x1644</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1552})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1636>x1636</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1636>x1636</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1644>x1644</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1644>x1644</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 115<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1644>x1644</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x380>x380</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1553><a href=IR.html#x1553>x1553</a> = RegNew(init=false)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Reg[Bit]<br></text>
<text><strong>Aliases</strong>: 0052: x349, 0035: x230<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1563>x1563</a>, <a href=IR.html#x2943>x2943</a>, <a href=IR.html#x1580>x1580</a>, <a href=IR.html#x1666>x1666</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1553>x1553</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1666>x1666</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1666>x1666</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 83<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1666>x1666</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {}: Cyclic: N=1, B=1, alpha=<>, P=<> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 2<br></text>
<text><strong>padding</strong>: []<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x349>x349</a><br></text>
<text><strong>Padding</strong>: []<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2943>x2943</a>, <a href=IR.html#x1580>x1580</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1563>x1563</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x1563><a href=IR.html#x1563>x1563</a> = RegWrite(mem=<a href=IR.html#x1553>x1553</a>,data=<a href=IR.html#x1561>x1561</a>,ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1565>x1565</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1553}, writes={x1553})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x1553>x1553</a>, <a href=IR.html#x1561>x1561</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1563>x1563</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1557>x1557</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1565>x1565</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1565>x1565</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 91<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1565>x1565</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x356>x356</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 2.6<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(2)</th>
<td>
<h3 id=x2943><a href=IR.html#x2943>x2943</a> = RegRead(mem=<a href=IR.html#x1553>x1553</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Aliases</strong>: 0056: x1579<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1593>x1593</a>, <a href=IR.html#x1666>x1666</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x1553})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2943>x2943</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2943>x2943</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1666>x1666</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1593>x1593</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 94<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1593>x1593</a>), stage=-1, block=-1)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x360>x360</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=1,castgroup=[1],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
</td>
<td>
<h3 id=x1580><a href=IR.html#x1580>x1580</a> = RegRead(mem=<a href=IR.html#x1553>x1553</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1581>x1581</a>, <a href=IR.html#x1591>x1591</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x1553})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x1553>x1553</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1580>x1580</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1580>x1580</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1591>x1591</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1591>x1591</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 97<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1591>x1591</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x361>x361</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1554><a href=IR.html#x1554>x1554</a> = RegNew(init=false)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Reg[Bit]<br></text>
<text><strong>Aliases</strong>: 0052: x349, 0035: x230<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1572>x1572</a>, <a href=IR.html#x2945>x2945</a>, <a href=IR.html#x1594>x1594</a>, <a href=IR.html#x1666>x1666</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1554>x1554</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1666>x1666</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1666>x1666</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 83<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1666>x1666</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {}: Cyclic: N=1, B=1, alpha=<>, P=<> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 3<br></text>
<text><strong>padding</strong>: []<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x349>x349</a><br></text>
<text><strong>Padding</strong>: []<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2945>x2945</a>, <a href=IR.html#x1594>x1594</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1572>x1572</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x1572><a href=IR.html#x1572>x1572</a> = RegWrite(mem=<a href=IR.html#x1554>x1554</a>,data=<a href=IR.html#x1570>x1570</a>,ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1574>x1574</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1554}, writes={x1554})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x1554>x1554</a>, <a href=IR.html#x1570>x1570</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1572>x1572</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1566>x1566</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1574>x1574</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1574>x1574</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 91<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1574>x1574</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x356>x356</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 2.6<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(2)</th>
<td>
<h3 id=x2945><a href=IR.html#x2945>x2945</a> = RegRead(mem=<a href=IR.html#x1554>x1554</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Aliases</strong>: 0056: x1578<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1607>x1607</a>, <a href=IR.html#x1666>x1666</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x1554})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2945>x2945</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2945>x2945</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1666>x1666</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1607>x1607</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 94<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1607>x1607</a>), stage=-1, block=-1)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x360>x360</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(2),muxPort=0,muxOfs=1,castgroup=[1],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
</td>
<td>
<h3 id=x1594><a href=IR.html#x1594>x1594</a> = RegRead(mem=<a href=IR.html#x1554>x1554</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1595>x1595</a>, <a href=IR.html#x1605>x1605</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x1554})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x1554>x1554</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1594>x1594</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1594>x1594</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1605>x1605</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1605>x1605</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 97<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1605>x1605</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x361>x361</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(2),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1555><a href=IR.html#x1555>x1555</a> = RegNew(init=false)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:24<br></text>
<text><strong>Type</strong>: Reg[Bit]<br></text>
<text><strong>Aliases</strong>: 0052: x350, 0035: x231<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1564>x1564</a>, <a href=IR.html#x2944>x2944</a>, <a href=IR.html#x1666>x1666</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1555>x1555</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1666>x1666</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1666>x1666</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 84<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1666>x1666</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {}: Cyclic: N=1, B=1, alpha=<>, P=<> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 2<br></text>
<text><strong>padding</strong>: []<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x350>x350</a><br></text>
<text><strong>Padding</strong>: []<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2944>x2944</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1564>x1564</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x1564><a href=IR.html#x1564>x1564</a> = RegWrite(mem=<a href=IR.html#x1555>x1555</a>,data=<a href=IR.html#x1562>x1562</a>,ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:24<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1565>x1565</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1555}, writes={x1555})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x1555>x1555</a>, <a href=IR.html#x1562>x1562</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1564>x1564</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1557>x1557</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1565>x1565</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1565>x1565</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 92<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1565>x1565</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x357>x357</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 2.8<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2944><a href=IR.html#x2944>x2944</a> = RegRead(mem=<a href=IR.html#x1555>x1555</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:24<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Aliases</strong>: 0056: x1577<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1593>x1593</a>, <a href=IR.html#x1666>x1666</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x1555})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2944>x2944</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2944>x2944</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1666>x1666</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1593>x1593</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 93<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1593>x1593</a>), stage=-1, block=-1)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x359>x359</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1556><a href=IR.html#x1556>x1556</a> = RegNew(init=false)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:24<br></text>
<text><strong>Type</strong>: Reg[Bit]<br></text>
<text><strong>Aliases</strong>: 0052: x350, 0035: x231<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1573>x1573</a>, <a href=IR.html#x2946>x2946</a>, <a href=IR.html#x1666>x1666</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1556>x1556</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1666>x1666</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1666>x1666</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 84<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1666>x1666</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {}: Cyclic: N=1, B=1, alpha=<>, P=<> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 3<br></text>
<text><strong>padding</strong>: []<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x350>x350</a><br></text>
<text><strong>Padding</strong>: []<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2946>x2946</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1573>x1573</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x1573><a href=IR.html#x1573>x1573</a> = RegWrite(mem=<a href=IR.html#x1556>x1556</a>,data=<a href=IR.html#x1571>x1571</a>,ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:24<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1574>x1574</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1556}, writes={x1556})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x1556>x1556</a>, <a href=IR.html#x1571>x1571</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1573>x1573</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1566>x1566</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1574>x1574</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1574>x1574</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 92<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1574>x1574</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x357>x357</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 2.8<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2946><a href=IR.html#x2946>x2946</a> = RegRead(mem=<a href=IR.html#x1556>x1556</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:24<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Aliases</strong>: 0056: x1576<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1607>x1607</a>, <a href=IR.html#x1666>x1666</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x1556})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2946>x2946</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2946>x2946</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1666>x1666</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1607>x1607</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 93<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1607>x1607</a>), stage=-1, block=-1)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x359>x359</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(2),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1673><a href=IR.html#x1673>x1673</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1706>x1706</a>, <a href=IR.html#x1732>x1732</a>, <a href=IR.html#x1837>x1837</a>, <a href=IR.html#x1874>x1874</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1673>x1673</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1874>x1874</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1874>x1874</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1874>x1874</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1732>x1732</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1706>x1706</a>, <a href=IR.html#x1837>x1837</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x1706><a href=IR.html#x1706>x1706</a> = SRAMBankedWrite(mem=<a href=IR.html#x1673>x1673</a>,data=[<a href=IR.html#x1701>x1701</a>],bank=[[0]],ofs=[<a href=IR.html#x3455>x3455</a>],enss=[[<a href=IR.html#x3457>x3457</a>, <a href=IR.html#x3458>x3458</a>, <a href=IR.html#x3456>x3456</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1707>x1707</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1673}, writes={x1673})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1706>x1706</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1693>x1693</a>, <a href=IR.html#x1699>x1699</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1707>x1707</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1707>x1707</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1707>x1707</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x1837><a href=IR.html#x1837>x1837</a> = SRAMBankedWrite(mem=<a href=IR.html#x1673>x1673</a>,data=[<a href=IR.html#x1832>x1832</a>],bank=[[0]],ofs=[<a href=IR.html#x3488>x3488</a>],enss=[[<a href=IR.html#x3487>x3487</a>, <a href=IR.html#x3490>x3490</a>, <a href=IR.html#x3489>x3489</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1838>x1838</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1673}, writes={x1673})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1837>x1837</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1827>x1827</a>, <a href=IR.html#x1830>x1830</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1838>x1838</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1838>x1838</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1838>x1838</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x1732><a href=IR.html#x1732>x1732</a> = SRAMBankedRead(mem=<a href=IR.html#x1673>x1673</a>,bank=[[0]],ofs=[0],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:24<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1733>x1733</a>, <a href=IR.html#x1744>x1744</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1673})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1732>x1732</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1732>x1732</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1744>x1744</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1744>x1744</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 73<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1744>x1744</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x338>x338</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1674><a href=IR.html#x1674>x1674</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_1<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1705>x1705</a>, <a href=IR.html#x1735>x1735</a>, <a href=IR.html#x1836>x1836</a>, <a href=IR.html#x1874>x1874</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1674>x1674</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1874>x1874</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1874>x1874</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1874>x1874</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1735>x1735</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1705>x1705</a>, <a href=IR.html#x1836>x1836</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x1705><a href=IR.html#x1705>x1705</a> = SRAMBankedWrite(mem=<a href=IR.html#x1674>x1674</a>,data=[<a href=IR.html#x1701>x1701</a>],bank=[[0]],ofs=[<a href=IR.html#x3455>x3455</a>],enss=[[<a href=IR.html#x3457>x3457</a>, <a href=IR.html#x3458>x3458</a>, <a href=IR.html#x3456>x3456</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1707>x1707</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1674}, writes={x1674})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1705>x1705</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1693>x1693</a>, <a href=IR.html#x1699>x1699</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1707>x1707</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1707>x1707</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1707>x1707</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x1836><a href=IR.html#x1836>x1836</a> = SRAMBankedWrite(mem=<a href=IR.html#x1674>x1674</a>,data=[<a href=IR.html#x1832>x1832</a>],bank=[[0]],ofs=[<a href=IR.html#x3488>x3488</a>],enss=[[<a href=IR.html#x3487>x3487</a>, <a href=IR.html#x3490>x3490</a>, <a href=IR.html#x3489>x3489</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1838>x1838</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1674}, writes={x1674})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1836>x1836</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1827>x1827</a>, <a href=IR.html#x1830>x1830</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1838>x1838</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1838>x1838</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1838>x1838</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x1735><a href=IR.html#x1735>x1735</a> = SRAMBankedRead(mem=<a href=IR.html#x1674>x1674</a>,bank=[[0]],ofs=[1],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:42<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1736>x1736</a>, <a href=IR.html#x1744>x1744</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1674})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1735>x1735</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1735>x1735</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1744>x1744</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1744>x1744</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 75<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1744>x1744</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x340>x340</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1675><a href=IR.html#x1675>x1675</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_2<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1704>x1704</a>, <a href=IR.html#x1739>x1739</a>, <a href=IR.html#x1835>x1835</a>, <a href=IR.html#x1874>x1874</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1675>x1675</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1874>x1874</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1874>x1874</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1874>x1874</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1739>x1739</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1704>x1704</a>, <a href=IR.html#x1835>x1835</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x1704><a href=IR.html#x1704>x1704</a> = SRAMBankedWrite(mem=<a href=IR.html#x1675>x1675</a>,data=[<a href=IR.html#x1701>x1701</a>],bank=[[0]],ofs=[<a href=IR.html#x3455>x3455</a>],enss=[[<a href=IR.html#x3457>x3457</a>, <a href=IR.html#x3458>x3458</a>, <a href=IR.html#x3456>x3456</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1707>x1707</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1675}, writes={x1675})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1704>x1704</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1693>x1693</a>, <a href=IR.html#x1699>x1699</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1707>x1707</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1707>x1707</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1707>x1707</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x1835><a href=IR.html#x1835>x1835</a> = SRAMBankedWrite(mem=<a href=IR.html#x1675>x1675</a>,data=[<a href=IR.html#x1832>x1832</a>],bank=[[0]],ofs=[<a href=IR.html#x3488>x3488</a>],enss=[[<a href=IR.html#x3487>x3487</a>, <a href=IR.html#x3490>x3490</a>, <a href=IR.html#x3489>x3489</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1838>x1838</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1675}, writes={x1675})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1835>x1835</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1827>x1827</a>, <a href=IR.html#x1830>x1830</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1838>x1838</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1838>x1838</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1838>x1838</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x1739><a href=IR.html#x1739>x1739</a> = SRAMBankedRead(mem=<a href=IR.html#x1675>x1675</a>,bank=[[0]],ofs=[2],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:60<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1740>x1740</a>, <a href=IR.html#x1744>x1744</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1675})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1739>x1739</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1739>x1739</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1744>x1744</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1744>x1744</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 78<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1744>x1744</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x343>x343</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1676><a href=IR.html#x1676>x1676</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_3<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1703>x1703</a>, <a href=IR.html#x1827>x1827</a>, <a href=IR.html#x1834>x1834</a>, <a href=IR.html#x1874>x1874</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1676>x1676</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1874>x1874</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1874>x1874</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1874>x1874</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1827>x1827</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1703>x1703</a>, <a href=IR.html#x1834>x1834</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x1703><a href=IR.html#x1703>x1703</a> = SRAMBankedWrite(mem=<a href=IR.html#x1676>x1676</a>,data=[<a href=IR.html#x1701>x1701</a>],bank=[[0]],ofs=[<a href=IR.html#x3455>x3455</a>],enss=[[<a href=IR.html#x3457>x3457</a>, <a href=IR.html#x3458>x3458</a>, <a href=IR.html#x3456>x3456</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1707>x1707</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1676}, writes={x1676})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1703>x1703</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1693>x1693</a>, <a href=IR.html#x1699>x1699</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1707>x1707</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1707>x1707</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1707>x1707</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x1834><a href=IR.html#x1834>x1834</a> = SRAMBankedWrite(mem=<a href=IR.html#x1676>x1676</a>,data=[<a href=IR.html#x1832>x1832</a>],bank=[[0]],ofs=[<a href=IR.html#x3488>x3488</a>],enss=[[<a href=IR.html#x3487>x3487</a>, <a href=IR.html#x3490>x3490</a>, <a href=IR.html#x3489>x3489</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1838>x1838</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1676}, writes={x1676})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1834>x1834</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1827>x1827</a>, <a href=IR.html#x1830>x1830</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1838>x1838</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1838>x1838</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1838>x1838</a>), stage=0, block=0)<br></text>
<text><strong>InCycle</strong>: true<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x1827><a href=IR.html#x1827>x1827</a> = SRAMBankedRead(mem=<a href=IR.html#x1676>x1676</a>,bank=[[0]],ofs=[<a href=IR.html#b1825>b1825</a>],enss=[[<a href=IR.html#b1826>b1826</a>, <a href=IR.html#b1670>b1670</a>, <a href=IR.html#b562>b562</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:26<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1828>x1828</a>, <a href=IR.html#x1838>x1838</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1676})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1827>x1827</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1827>x1827</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1838>x1838</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1838>x1838</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 113<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1838>x1838</a>), stage=0, block=0)<br></text>
<text><strong>InCycle</strong>: true<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x378>x378</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1677><a href=IR.html#x1677>x1677</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_4<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1702>x1702</a>, <a href=IR.html#x1833>x1833</a>, <a href=IR.html#x1854>x1854</a>, <a href=IR.html#x1874>x1874</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1677>x1677</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1874>x1874</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1874>x1874</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1874>x1874</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 8<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1854>x1854</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1702>x1702</a>, <a href=IR.html#x1833>x1833</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x1702><a href=IR.html#x1702>x1702</a> = SRAMBankedWrite(mem=<a href=IR.html#x1677>x1677</a>,data=[<a href=IR.html#x1701>x1701</a>],bank=[[0]],ofs=[<a href=IR.html#x3455>x3455</a>],enss=[[<a href=IR.html#x3457>x3457</a>, <a href=IR.html#x3458>x3458</a>, <a href=IR.html#x3456>x3456</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1707>x1707</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1677}, writes={x1677})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1702>x1702</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1693>x1693</a>, <a href=IR.html#x1699>x1699</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1707>x1707</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1707>x1707</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1707>x1707</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x1833><a href=IR.html#x1833>x1833</a> = SRAMBankedWrite(mem=<a href=IR.html#x1677>x1677</a>,data=[<a href=IR.html#x1832>x1832</a>],bank=[[0]],ofs=[<a href=IR.html#x3488>x3488</a>],enss=[[<a href=IR.html#x3487>x3487</a>, <a href=IR.html#x3490>x3490</a>, <a href=IR.html#x3489>x3489</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1838>x1838</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1677}, writes={x1677})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1833>x1833</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1827>x1827</a>, <a href=IR.html#x1830>x1830</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1838>x1838</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1838>x1838</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1838>x1838</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x1854><a href=IR.html#x1854>x1854</a> = SRAMBankedRead(mem=<a href=IR.html#x1677>x1677</a>,bank=[[0]],ofs=[<a href=IR.html#b1669>b1669</a>],enss=[[<a href=IR.html#b1672>b1672</a>, <a href=IR.html#b562>b562</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:49:10<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1855>x1855</a>, <a href=IR.html#x1873>x1873</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1677})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1854>x1854</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1854>x1854</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1873>x1873</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1873>x1873</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 118<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1873>x1873</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x384>x384</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(7),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1678><a href=IR.html#x1678>x1678</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1726>x1726</a>, <a href=IR.html#x1745>x1745</a>, <a href=IR.html#x1850>x1850</a>, <a href=IR.html#x1874>x1874</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1678>x1678</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1874>x1874</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1874>x1874</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1874>x1874</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1745>x1745</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1726>x1726</a>, <a href=IR.html#x1850>x1850</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x1726><a href=IR.html#x1726>x1726</a> = SRAMBankedWrite(mem=<a href=IR.html#x1678>x1678</a>,data=[<a href=IR.html#x1722>x1722</a>],bank=[[0]],ofs=[<a href=IR.html#x3470>x3470</a>],enss=[[<a href=IR.html#x3469>x3469</a>, <a href=IR.html#x3468>x3468</a>, <a href=IR.html#x3471>x3471</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1728>x1728</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1678}, writes={x1678})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1726>x1726</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1714>x1714</a>, <a href=IR.html#x1720>x1720</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1728>x1728</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1728>x1728</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1728>x1728</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x1850><a href=IR.html#x1850>x1850</a> = SRAMBankedWrite(mem=<a href=IR.html#x1678>x1678</a>,data=[<a href=IR.html#x1846>x1846</a>],bank=[[0]],ofs=[<a href=IR.html#x3495>x3495</a>],enss=[[<a href=IR.html#x3492>x3492</a>, <a href=IR.html#x3493>x3493</a>, <a href=IR.html#x3494>x3494</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1852>x1852</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1678}, writes={x1678})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1850>x1850</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1841>x1841</a>, <a href=IR.html#x1844>x1844</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1852>x1852</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1852>x1852</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1852>x1852</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x1745><a href=IR.html#x1745>x1745</a> = SRAMBankedRead(mem=<a href=IR.html#x1678>x1678</a>,bank=[[0]],ofs=[0],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:24<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1746>x1746</a>, <a href=IR.html#x1757>x1757</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1678})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1745>x1745</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1745>x1745</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1757>x1757</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1757>x1757</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 73<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1757>x1757</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x338>x338</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1679><a href=IR.html#x1679>x1679</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_1<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1725>x1725</a>, <a href=IR.html#x1748>x1748</a>, <a href=IR.html#x1849>x1849</a>, <a href=IR.html#x1874>x1874</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1679>x1679</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1874>x1874</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1874>x1874</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1874>x1874</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1748>x1748</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1725>x1725</a>, <a href=IR.html#x1849>x1849</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x1725><a href=IR.html#x1725>x1725</a> = SRAMBankedWrite(mem=<a href=IR.html#x1679>x1679</a>,data=[<a href=IR.html#x1722>x1722</a>],bank=[[0]],ofs=[<a href=IR.html#x3470>x3470</a>],enss=[[<a href=IR.html#x3469>x3469</a>, <a href=IR.html#x3468>x3468</a>, <a href=IR.html#x3471>x3471</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1728>x1728</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1679}, writes={x1679})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1725>x1725</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1714>x1714</a>, <a href=IR.html#x1720>x1720</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1728>x1728</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1728>x1728</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1728>x1728</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x1849><a href=IR.html#x1849>x1849</a> = SRAMBankedWrite(mem=<a href=IR.html#x1679>x1679</a>,data=[<a href=IR.html#x1846>x1846</a>],bank=[[0]],ofs=[<a href=IR.html#x3495>x3495</a>],enss=[[<a href=IR.html#x3492>x3492</a>, <a href=IR.html#x3493>x3493</a>, <a href=IR.html#x3494>x3494</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1852>x1852</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1679}, writes={x1679})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1849>x1849</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1841>x1841</a>, <a href=IR.html#x1844>x1844</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1852>x1852</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1852>x1852</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1852>x1852</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x1748><a href=IR.html#x1748>x1748</a> = SRAMBankedRead(mem=<a href=IR.html#x1679>x1679</a>,bank=[[0]],ofs=[1],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:42<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1749>x1749</a>, <a href=IR.html#x1757>x1757</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1679})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1748>x1748</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1748>x1748</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1757>x1757</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1757>x1757</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 75<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1757>x1757</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x340>x340</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1680><a href=IR.html#x1680>x1680</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_2<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1724>x1724</a>, <a href=IR.html#x1752>x1752</a>, <a href=IR.html#x1848>x1848</a>, <a href=IR.html#x1874>x1874</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1680>x1680</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1874>x1874</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1874>x1874</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1874>x1874</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1752>x1752</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1724>x1724</a>, <a href=IR.html#x1848>x1848</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x1724><a href=IR.html#x1724>x1724</a> = SRAMBankedWrite(mem=<a href=IR.html#x1680>x1680</a>,data=[<a href=IR.html#x1722>x1722</a>],bank=[[0]],ofs=[<a href=IR.html#x3470>x3470</a>],enss=[[<a href=IR.html#x3469>x3469</a>, <a href=IR.html#x3468>x3468</a>, <a href=IR.html#x3471>x3471</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1728>x1728</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1680}, writes={x1680})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1724>x1724</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1714>x1714</a>, <a href=IR.html#x1720>x1720</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1728>x1728</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1728>x1728</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1728>x1728</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x1848><a href=IR.html#x1848>x1848</a> = SRAMBankedWrite(mem=<a href=IR.html#x1680>x1680</a>,data=[<a href=IR.html#x1846>x1846</a>],bank=[[0]],ofs=[<a href=IR.html#x3495>x3495</a>],enss=[[<a href=IR.html#x3492>x3492</a>, <a href=IR.html#x3493>x3493</a>, <a href=IR.html#x3494>x3494</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1852>x1852</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1680}, writes={x1680})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1848>x1848</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1841>x1841</a>, <a href=IR.html#x1844>x1844</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1852>x1852</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1852>x1852</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1852>x1852</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x1752><a href=IR.html#x1752>x1752</a> = SRAMBankedRead(mem=<a href=IR.html#x1680>x1680</a>,bank=[[0]],ofs=[2],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:60<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1753>x1753</a>, <a href=IR.html#x1757>x1757</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1680})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1752>x1752</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1752>x1752</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1757>x1757</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1757>x1757</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 78<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1757>x1757</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x343>x343</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1681><a href=IR.html#x1681>x1681</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_3<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1727>x1727</a>, <a href=IR.html#x1841>x1841</a>, <a href=IR.html#x1851>x1851</a>, <a href=IR.html#x1874>x1874</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1681>x1681</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1874>x1874</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1874>x1874</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1874>x1874</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1841>x1841</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1727>x1727</a>, <a href=IR.html#x1851>x1851</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x1727><a href=IR.html#x1727>x1727</a> = SRAMBankedWrite(mem=<a href=IR.html#x1681>x1681</a>,data=[<a href=IR.html#x1722>x1722</a>],bank=[[0]],ofs=[<a href=IR.html#x3470>x3470</a>],enss=[[<a href=IR.html#x3469>x3469</a>, <a href=IR.html#x3468>x3468</a>, <a href=IR.html#x3471>x3471</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1728>x1728</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1681}, writes={x1681})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1727>x1727</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1714>x1714</a>, <a href=IR.html#x1720>x1720</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1728>x1728</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1728>x1728</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1728>x1728</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x1851><a href=IR.html#x1851>x1851</a> = SRAMBankedWrite(mem=<a href=IR.html#x1681>x1681</a>,data=[<a href=IR.html#x1846>x1846</a>],bank=[[0]],ofs=[<a href=IR.html#x3495>x3495</a>],enss=[[<a href=IR.html#x3492>x3492</a>, <a href=IR.html#x3493>x3493</a>, <a href=IR.html#x3494>x3494</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1852>x1852</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1681}, writes={x1681})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1851>x1851</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1841>x1841</a>, <a href=IR.html#x1844>x1844</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1852>x1852</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1852>x1852</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1852>x1852</a>), stage=0, block=0)<br></text>
<text><strong>InCycle</strong>: true<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x1841><a href=IR.html#x1841>x1841</a> = SRAMBankedRead(mem=<a href=IR.html#x1681>x1681</a>,bank=[[0]],ofs=[<a href=IR.html#b1839>b1839</a>],enss=[[<a href=IR.html#b1840>b1840</a>, <a href=IR.html#b1671>b1671</a>, <a href=IR.html#b562>b562</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:26<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1842>x1842</a>, <a href=IR.html#x1852>x1852</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1681})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1841>x1841</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1841>x1841</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1852>x1852</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1852>x1852</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 113<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1852>x1852</a>), stage=0, block=0)<br></text>
<text><strong>InCycle</strong>: true<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x378>x378</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1682><a href=IR.html#x1682>x1682</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_4<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1723>x1723</a>, <a href=IR.html#x1847>x1847</a>, <a href=IR.html#x1856>x1856</a>, <a href=IR.html#x1874>x1874</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1682>x1682</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1874>x1874</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1874>x1874</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1874>x1874</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 8<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1856>x1856</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1723>x1723</a>, <a href=IR.html#x1847>x1847</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x1723><a href=IR.html#x1723>x1723</a> = SRAMBankedWrite(mem=<a href=IR.html#x1682>x1682</a>,data=[<a href=IR.html#x1722>x1722</a>],bank=[[0]],ofs=[<a href=IR.html#x3470>x3470</a>],enss=[[<a href=IR.html#x3469>x3469</a>, <a href=IR.html#x3468>x3468</a>, <a href=IR.html#x3471>x3471</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1728>x1728</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1682}, writes={x1682})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1723>x1723</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1714>x1714</a>, <a href=IR.html#x1720>x1720</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1728>x1728</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1728>x1728</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1728>x1728</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x1847><a href=IR.html#x1847>x1847</a> = SRAMBankedWrite(mem=<a href=IR.html#x1682>x1682</a>,data=[<a href=IR.html#x1846>x1846</a>],bank=[[0]],ofs=[<a href=IR.html#x3495>x3495</a>],enss=[[<a href=IR.html#x3492>x3492</a>, <a href=IR.html#x3493>x3493</a>, <a href=IR.html#x3494>x3494</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1852>x1852</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1682}, writes={x1682})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1847>x1847</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1841>x1841</a>, <a href=IR.html#x1844>x1844</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1852>x1852</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1852>x1852</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1852>x1852</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x1856><a href=IR.html#x1856>x1856</a> = SRAMBankedRead(mem=<a href=IR.html#x1682>x1682</a>,bank=[[0]],ofs=[<a href=IR.html#b1669>b1669</a>],enss=[[<a href=IR.html#b1672>b1672</a>, <a href=IR.html#b562>b562</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:49:10<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1857>x1857</a>, <a href=IR.html#x1873>x1873</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1682})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1856>x1856</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1856>x1856</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1873>x1873</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1873>x1873</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 118<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1873>x1873</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x384>x384</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(7),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1730><a href=IR.html#x1730>x1730</a> = SRAMNew(dims=[1],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: r_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:36:28<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x337, 0035: x40<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1743>x1743</a>, <a href=IR.html#x1765>x1765</a>, <a href=IR.html#x1789>x1789</a>, <a href=IR.html#x1874>x1874</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1730>x1730</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1874>x1874</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1874>x1874</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 71<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1874>x1874</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 3<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x337>x337</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1765>x1765</a>, <a href=IR.html#x1789>x1789</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1743>x1743</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x1743><a href=IR.html#x1743>x1743</a> = SRAMBankedWrite(mem=<a href=IR.html#x1730>x1730</a>,data=[<a href=IR.html#x3046>x3046</a>],bank=[[0]],ofs=[0],enss=[[]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:18<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1744>x1744</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1730}, writes={x1730})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1743>x1743</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1739>x1739</a>, <a href=IR.html#x1732>x1732</a>, <a href=IR.html#x1735>x1735</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1744>x1744</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1744>x1744</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 81<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1744>x1744</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x346>x346</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 20.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(2)</th>
<td>
<h3 id=x1765><a href=IR.html#x1765>x1765</a> = SRAMBankedRead(mem=<a href=IR.html#x1730>x1730</a>,bank=[[0]],ofs=[0],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:29<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1766>x1766</a>, <a href=IR.html#x1773>x1773</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1730})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1765>x1765</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1765>x1765</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1773>x1773</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1773>x1773</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 86<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1773>x1773</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x351>x351</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
<td>
<h3 id=x1789><a href=IR.html#x1789>x1789</a> = SRAMBankedRead(mem=<a href=IR.html#x1730>x1730</a>,bank=[[0]],ofs=[0],enss=[[<a href=IR.html#x1788>x1788</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:77<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1790>x1790</a>, <a href=IR.html#x1799>x1799</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1730})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x1730>x1730</a>, <a href=IR.html#x1788>x1788</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1789>x1789</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1789>x1789</a>, <a href=IR.html#x1788>x1788</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1799>x1799</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1799>x1799</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 98<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1799>x1799</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x362>x362</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(2),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1731><a href=IR.html#x1731>x1731</a> = SRAMNew(dims=[1],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: r_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:36:28<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x337, 0035: x40<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1756>x1756</a>, <a href=IR.html#x1774>x1774</a>, <a href=IR.html#x1803>x1803</a>, <a href=IR.html#x1874>x1874</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1731>x1731</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1874>x1874</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1874>x1874</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 71<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1874>x1874</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 4<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x337>x337</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1774>x1774</a>, <a href=IR.html#x1803>x1803</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1756>x1756</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x1756><a href=IR.html#x1756>x1756</a> = SRAMBankedWrite(mem=<a href=IR.html#x1731>x1731</a>,data=[<a href=IR.html#x3048>x3048</a>],bank=[[0]],ofs=[0],enss=[[]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:18<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1757>x1757</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1731}, writes={x1731})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1756>x1756</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1752>x1752</a>, <a href=IR.html#x1745>x1745</a>, <a href=IR.html#x1748>x1748</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1757>x1757</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1757>x1757</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 81<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1757>x1757</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x346>x346</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 20.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(2)</th>
<td>
<h3 id=x1774><a href=IR.html#x1774>x1774</a> = SRAMBankedRead(mem=<a href=IR.html#x1731>x1731</a>,bank=[[0]],ofs=[0],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:29<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1775>x1775</a>, <a href=IR.html#x1782>x1782</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1731})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1774>x1774</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1774>x1774</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1782>x1782</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1782>x1782</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 86<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1782>x1782</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x351>x351</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
<td>
<h3 id=x1803><a href=IR.html#x1803>x1803</a> = SRAMBankedRead(mem=<a href=IR.html#x1731>x1731</a>,bank=[[0]],ofs=[0],enss=[[<a href=IR.html#x1802>x1802</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:77<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1804>x1804</a>, <a href=IR.html#x1813>x1813</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1731})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x1731>x1731</a>, <a href=IR.html#x1802>x1802</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1803>x1803</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1803>x1803</a>, <a href=IR.html#x1802>x1802</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1813>x1813</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1813>x1813</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 98<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1813>x1813</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x362>x362</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(3),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1759><a href=IR.html#x1759>x1759</a> = SRAMNew(dims=[1],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: force_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:40:32<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x348, 0035: x50<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1816>x1816</a>, <a href=IR.html#x1830>x1830</a>, <a href=IR.html#x1874>x1874</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1759>x1759</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1874>x1874</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1874>x1874</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 82<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1874>x1874</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 2<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x348>x348</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1830>x1830</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1816>x1816</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x1816><a href=IR.html#x1816>x1816</a> = SRAMBankedWrite(mem=<a href=IR.html#x1759>x1759</a>,data=[<a href=IR.html#x1801>x1801</a>],bank=[[0]],ofs=[0],enss=[[]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:22<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1817>x1817</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1759}, writes={x1759})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1816>x1816</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2947>x2947</a>, <a href=IR.html#x2948>x2948</a>, <a href=IR.html#x1789>x1789</a>, <a href=IR.html#x1788>x1788</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1817>x1817</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1817>x1817</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 109<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1817>x1817</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x374>x374</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x1830><a href=IR.html#x1830>x1830</a> = SRAMBankedRead(mem=<a href=IR.html#x1759>x1759</a>,bank=[[0]],ofs=[0],enss=[[<a href=IR.html#b1826>b1826</a>, <a href=IR.html#b1670>b1670</a>, <a href=IR.html#b562>b562</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:38<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1831>x1831</a>, <a href=IR.html#x1838>x1838</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1759})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1830>x1830</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1830>x1830</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1838>x1838</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1838>x1838</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 115<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1838>x1838</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x380>x380</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1760><a href=IR.html#x1760>x1760</a> = SRAMNew(dims=[1],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: force_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:40:32<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x348, 0035: x50<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1818>x1818</a>, <a href=IR.html#x1844>x1844</a>, <a href=IR.html#x1874>x1874</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1760>x1760</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1874>x1874</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1874>x1874</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 82<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1874>x1874</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 2<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x348>x348</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1844>x1844</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1818>x1818</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x1818><a href=IR.html#x1818>x1818</a> = SRAMBankedWrite(mem=<a href=IR.html#x1760>x1760</a>,data=[<a href=IR.html#x1815>x1815</a>],bank=[[0]],ofs=[0],enss=[[]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:22<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1819>x1819</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1760}, writes={x1760})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1818>x1818</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2949>x2949</a>, <a href=IR.html#x2950>x2950</a>, <a href=IR.html#x1803>x1803</a>, <a href=IR.html#x1802>x1802</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1819>x1819</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1819>x1819</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 109<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1819>x1819</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x374>x374</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x1844><a href=IR.html#x1844>x1844</a> = SRAMBankedRead(mem=<a href=IR.html#x1760>x1760</a>,bank=[[0]],ofs=[0],enss=[[<a href=IR.html#b1840>b1840</a>, <a href=IR.html#b1671>b1671</a>, <a href=IR.html#b562>b562</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:38<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1845>x1845</a>, <a href=IR.html#x1852>x1852</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1760})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1844>x1844</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1844>x1844</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1852>x1852</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1852>x1852</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 115<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1852>x1852</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x380>x380</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1761><a href=IR.html#x1761>x1761</a> = RegNew(init=false)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Reg[Bit]<br></text>
<text><strong>Aliases</strong>: 0052: x349, 0035: x230<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1771>x1771</a>, <a href=IR.html#x2947>x2947</a>, <a href=IR.html#x1788>x1788</a>, <a href=IR.html#x1874>x1874</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1761>x1761</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1874>x1874</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1874>x1874</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 83<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1874>x1874</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {}: Cyclic: N=1, B=1, alpha=<>, P=<> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 2<br></text>
<text><strong>padding</strong>: []<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x349>x349</a><br></text>
<text><strong>Padding</strong>: []<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2947>x2947</a>, <a href=IR.html#x1788>x1788</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1771>x1771</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x1771><a href=IR.html#x1771>x1771</a> = RegWrite(mem=<a href=IR.html#x1761>x1761</a>,data=<a href=IR.html#x1769>x1769</a>,ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1773>x1773</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1761}, writes={x1761})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x1761>x1761</a>, <a href=IR.html#x1769>x1769</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1771>x1771</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1765>x1765</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1773>x1773</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1773>x1773</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 91<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1773>x1773</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x356>x356</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 2.6<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(2)</th>
<td>
<h3 id=x2947><a href=IR.html#x2947>x2947</a> = RegRead(mem=<a href=IR.html#x1761>x1761</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Aliases</strong>: 0056: x1786<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1801>x1801</a>, <a href=IR.html#x1874>x1874</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x1761})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2947>x2947</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2947>x2947</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1874>x1874</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1801>x1801</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 94<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1801>x1801</a>), stage=-1, block=-1)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x360>x360</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=1,castgroup=[1],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
</td>
<td>
<h3 id=x1788><a href=IR.html#x1788>x1788</a> = RegRead(mem=<a href=IR.html#x1761>x1761</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1789>x1789</a>, <a href=IR.html#x1799>x1799</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x1761})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x1761>x1761</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1788>x1788</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1788>x1788</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1799>x1799</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1799>x1799</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 97<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1799>x1799</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x361>x361</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1762><a href=IR.html#x1762>x1762</a> = RegNew(init=false)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Reg[Bit]<br></text>
<text><strong>Aliases</strong>: 0052: x349, 0035: x230<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1780>x1780</a>, <a href=IR.html#x2949>x2949</a>, <a href=IR.html#x1802>x1802</a>, <a href=IR.html#x1874>x1874</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1762>x1762</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1874>x1874</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1874>x1874</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 83<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1874>x1874</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {}: Cyclic: N=1, B=1, alpha=<>, P=<> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 3<br></text>
<text><strong>padding</strong>: []<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x349>x349</a><br></text>
<text><strong>Padding</strong>: []<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2949>x2949</a>, <a href=IR.html#x1802>x1802</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1780>x1780</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x1780><a href=IR.html#x1780>x1780</a> = RegWrite(mem=<a href=IR.html#x1762>x1762</a>,data=<a href=IR.html#x1778>x1778</a>,ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1782>x1782</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1762}, writes={x1762})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x1762>x1762</a>, <a href=IR.html#x1778>x1778</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1780>x1780</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1774>x1774</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1782>x1782</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1782>x1782</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 91<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1782>x1782</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x356>x356</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 2.6<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(2)</th>
<td>
<h3 id=x2949><a href=IR.html#x2949>x2949</a> = RegRead(mem=<a href=IR.html#x1762>x1762</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Aliases</strong>: 0056: x1787<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1815>x1815</a>, <a href=IR.html#x1874>x1874</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x1762})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2949>x2949</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2949>x2949</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1874>x1874</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1815>x1815</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 94<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1815>x1815</a>), stage=-1, block=-1)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x360>x360</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(2),muxPort=0,muxOfs=1,castgroup=[1],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
</td>
<td>
<h3 id=x1802><a href=IR.html#x1802>x1802</a> = RegRead(mem=<a href=IR.html#x1762>x1762</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1803>x1803</a>, <a href=IR.html#x1813>x1813</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x1762})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x1762>x1762</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1802>x1802</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1802>x1802</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1813>x1813</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1813>x1813</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 97<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1813>x1813</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x361>x361</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(2),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1763><a href=IR.html#x1763>x1763</a> = RegNew(init=false)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:24<br></text>
<text><strong>Type</strong>: Reg[Bit]<br></text>
<text><strong>Aliases</strong>: 0052: x350, 0035: x231<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1772>x1772</a>, <a href=IR.html#x2948>x2948</a>, <a href=IR.html#x1874>x1874</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1763>x1763</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1874>x1874</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1874>x1874</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 84<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1874>x1874</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {}: Cyclic: N=1, B=1, alpha=<>, P=<> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 2<br></text>
<text><strong>padding</strong>: []<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x350>x350</a><br></text>
<text><strong>Padding</strong>: []<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2948>x2948</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1772>x1772</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x1772><a href=IR.html#x1772>x1772</a> = RegWrite(mem=<a href=IR.html#x1763>x1763</a>,data=<a href=IR.html#x1770>x1770</a>,ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:24<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1773>x1773</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1763}, writes={x1763})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x1763>x1763</a>, <a href=IR.html#x1770>x1770</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1772>x1772</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1765>x1765</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1773>x1773</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1773>x1773</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 92<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1773>x1773</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x357>x357</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 2.8<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2948><a href=IR.html#x2948>x2948</a> = RegRead(mem=<a href=IR.html#x1763>x1763</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:24<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Aliases</strong>: 0056: x1785<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1801>x1801</a>, <a href=IR.html#x1874>x1874</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x1763})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2948>x2948</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2948>x2948</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1874>x1874</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1801>x1801</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 93<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1801>x1801</a>), stage=-1, block=-1)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x359>x359</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1764><a href=IR.html#x1764>x1764</a> = RegNew(init=false)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:24<br></text>
<text><strong>Type</strong>: Reg[Bit]<br></text>
<text><strong>Aliases</strong>: 0052: x350, 0035: x231<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1781>x1781</a>, <a href=IR.html#x2950>x2950</a>, <a href=IR.html#x1874>x1874</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1764>x1764</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1874>x1874</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1874>x1874</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 84<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1874>x1874</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {}: Cyclic: N=1, B=1, alpha=<>, P=<> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 3<br></text>
<text><strong>padding</strong>: []<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x350>x350</a><br></text>
<text><strong>Padding</strong>: []<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2950>x2950</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1781>x1781</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x1781><a href=IR.html#x1781>x1781</a> = RegWrite(mem=<a href=IR.html#x1764>x1764</a>,data=<a href=IR.html#x1779>x1779</a>,ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:24<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1782>x1782</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1764}, writes={x1764})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x1764>x1764</a>, <a href=IR.html#x1779>x1779</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1781>x1781</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1774>x1774</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1782>x1782</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1782>x1782</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 92<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1782>x1782</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x357>x357</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 2.8<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2950><a href=IR.html#x2950>x2950</a> = RegRead(mem=<a href=IR.html#x1764>x1764</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:24<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Aliases</strong>: 0056: x1784<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1815>x1815</a>, <a href=IR.html#x1874>x1874</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x1764})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2950>x2950</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2950>x2950</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1874>x1874</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1815>x1815</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 93<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1815>x1815</a>), stage=-1, block=-1)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x359>x359</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(2),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1881><a href=IR.html#x1881>x1881</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1913>x1913</a>, <a href=IR.html#x1940>x1940</a>, <a href=IR.html#x2044>x2044</a>, <a href=IR.html#x2082>x2082</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1881>x1881</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2082>x2082</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2082>x2082</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2082>x2082</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1940>x1940</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1913>x1913</a>, <a href=IR.html#x2044>x2044</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x1913><a href=IR.html#x1913>x1913</a> = SRAMBankedWrite(mem=<a href=IR.html#x1881>x1881</a>,data=[<a href=IR.html#x1909>x1909</a>],bank=[[0]],ofs=[<a href=IR.html#x3518>x3518</a>],enss=[[<a href=IR.html#x3516>x3516</a>, <a href=IR.html#x3517>x3517</a>, <a href=IR.html#x3519>x3519</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1915>x1915</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1881}, writes={x1881})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1913>x1913</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1901>x1901</a>, <a href=IR.html#x1907>x1907</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1915>x1915</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1915>x1915</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1915>x1915</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x2044><a href=IR.html#x2044>x2044</a> = SRAMBankedWrite(mem=<a href=IR.html#x1881>x1881</a>,data=[<a href=IR.html#x2040>x2040</a>],bank=[[0]],ofs=[<a href=IR.html#x3550>x3550</a>],enss=[[<a href=IR.html#x3548>x3548</a>, <a href=IR.html#x3549>x3549</a>, <a href=IR.html#x3551>x3551</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2046>x2046</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1881}, writes={x1881})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2044>x2044</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2035>x2035</a>, <a href=IR.html#x2038>x2038</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2046>x2046</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2046>x2046</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2046>x2046</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x1940><a href=IR.html#x1940>x1940</a> = SRAMBankedRead(mem=<a href=IR.html#x1881>x1881</a>,bank=[[0]],ofs=[0],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:24<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1941>x1941</a>, <a href=IR.html#x1952>x1952</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1881})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1940>x1940</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1940>x1940</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1952>x1952</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1952>x1952</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 73<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1952>x1952</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x338>x338</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1882><a href=IR.html#x1882>x1882</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_1<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1910>x1910</a>, <a href=IR.html#x1943>x1943</a>, <a href=IR.html#x2041>x2041</a>, <a href=IR.html#x2082>x2082</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1882>x1882</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2082>x2082</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2082>x2082</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2082>x2082</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1943>x1943</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1910>x1910</a>, <a href=IR.html#x2041>x2041</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x1910><a href=IR.html#x1910>x1910</a> = SRAMBankedWrite(mem=<a href=IR.html#x1882>x1882</a>,data=[<a href=IR.html#x1909>x1909</a>],bank=[[0]],ofs=[<a href=IR.html#x3518>x3518</a>],enss=[[<a href=IR.html#x3516>x3516</a>, <a href=IR.html#x3517>x3517</a>, <a href=IR.html#x3519>x3519</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1915>x1915</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1882}, writes={x1882})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1910>x1910</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1901>x1901</a>, <a href=IR.html#x1907>x1907</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1915>x1915</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1915>x1915</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1915>x1915</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x2041><a href=IR.html#x2041>x2041</a> = SRAMBankedWrite(mem=<a href=IR.html#x1882>x1882</a>,data=[<a href=IR.html#x2040>x2040</a>],bank=[[0]],ofs=[<a href=IR.html#x3550>x3550</a>],enss=[[<a href=IR.html#x3548>x3548</a>, <a href=IR.html#x3549>x3549</a>, <a href=IR.html#x3551>x3551</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2046>x2046</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1882}, writes={x1882})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2041>x2041</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2035>x2035</a>, <a href=IR.html#x2038>x2038</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2046>x2046</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2046>x2046</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2046>x2046</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x1943><a href=IR.html#x1943>x1943</a> = SRAMBankedRead(mem=<a href=IR.html#x1882>x1882</a>,bank=[[0]],ofs=[1],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:42<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1944>x1944</a>, <a href=IR.html#x1952>x1952</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1882})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1943>x1943</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1943>x1943</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1952>x1952</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1952>x1952</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 75<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1952>x1952</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x340>x340</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1883><a href=IR.html#x1883>x1883</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_2<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1911>x1911</a>, <a href=IR.html#x1947>x1947</a>, <a href=IR.html#x2042>x2042</a>, <a href=IR.html#x2082>x2082</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1883>x1883</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2082>x2082</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2082>x2082</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2082>x2082</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1947>x1947</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1911>x1911</a>, <a href=IR.html#x2042>x2042</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x1911><a href=IR.html#x1911>x1911</a> = SRAMBankedWrite(mem=<a href=IR.html#x1883>x1883</a>,data=[<a href=IR.html#x1909>x1909</a>],bank=[[0]],ofs=[<a href=IR.html#x3518>x3518</a>],enss=[[<a href=IR.html#x3516>x3516</a>, <a href=IR.html#x3517>x3517</a>, <a href=IR.html#x3519>x3519</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1915>x1915</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1883}, writes={x1883})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1911>x1911</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1901>x1901</a>, <a href=IR.html#x1907>x1907</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1915>x1915</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1915>x1915</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1915>x1915</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x2042><a href=IR.html#x2042>x2042</a> = SRAMBankedWrite(mem=<a href=IR.html#x1883>x1883</a>,data=[<a href=IR.html#x2040>x2040</a>],bank=[[0]],ofs=[<a href=IR.html#x3550>x3550</a>],enss=[[<a href=IR.html#x3548>x3548</a>, <a href=IR.html#x3549>x3549</a>, <a href=IR.html#x3551>x3551</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2046>x2046</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1883}, writes={x1883})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2042>x2042</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2035>x2035</a>, <a href=IR.html#x2038>x2038</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2046>x2046</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2046>x2046</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2046>x2046</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x1947><a href=IR.html#x1947>x1947</a> = SRAMBankedRead(mem=<a href=IR.html#x1883>x1883</a>,bank=[[0]],ofs=[2],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:60<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1948>x1948</a>, <a href=IR.html#x1952>x1952</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1883})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1947>x1947</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1947>x1947</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1952>x1952</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1952>x1952</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 78<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1952>x1952</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x343>x343</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1884><a href=IR.html#x1884>x1884</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_3<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1912>x1912</a>, <a href=IR.html#x2035>x2035</a>, <a href=IR.html#x2043>x2043</a>, <a href=IR.html#x2082>x2082</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1884>x1884</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2082>x2082</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2082>x2082</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2082>x2082</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2035>x2035</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1912>x1912</a>, <a href=IR.html#x2043>x2043</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x1912><a href=IR.html#x1912>x1912</a> = SRAMBankedWrite(mem=<a href=IR.html#x1884>x1884</a>,data=[<a href=IR.html#x1909>x1909</a>],bank=[[0]],ofs=[<a href=IR.html#x3518>x3518</a>],enss=[[<a href=IR.html#x3516>x3516</a>, <a href=IR.html#x3517>x3517</a>, <a href=IR.html#x3519>x3519</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1915>x1915</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1884}, writes={x1884})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1912>x1912</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1901>x1901</a>, <a href=IR.html#x1907>x1907</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1915>x1915</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1915>x1915</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1915>x1915</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x2043><a href=IR.html#x2043>x2043</a> = SRAMBankedWrite(mem=<a href=IR.html#x1884>x1884</a>,data=[<a href=IR.html#x2040>x2040</a>],bank=[[0]],ofs=[<a href=IR.html#x3550>x3550</a>],enss=[[<a href=IR.html#x3548>x3548</a>, <a href=IR.html#x3549>x3549</a>, <a href=IR.html#x3551>x3551</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2046>x2046</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1884}, writes={x1884})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2043>x2043</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2035>x2035</a>, <a href=IR.html#x2038>x2038</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2046>x2046</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2046>x2046</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2046>x2046</a>), stage=0, block=0)<br></text>
<text><strong>InCycle</strong>: true<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2035><a href=IR.html#x2035>x2035</a> = SRAMBankedRead(mem=<a href=IR.html#x1884>x1884</a>,bank=[[0]],ofs=[<a href=IR.html#b2033>b2033</a>],enss=[[<a href=IR.html#b2034>b2034</a>, <a href=IR.html#b1878>b1878</a>, <a href=IR.html#b563>b563</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:26<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2036>x2036</a>, <a href=IR.html#x2046>x2046</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1884})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2035>x2035</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2035>x2035</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2046>x2046</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2046>x2046</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 113<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2046>x2046</a>), stage=0, block=0)<br></text>
<text><strong>InCycle</strong>: true<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x378>x378</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1885><a href=IR.html#x1885>x1885</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_4<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1914>x1914</a>, <a href=IR.html#x2045>x2045</a>, <a href=IR.html#x2062>x2062</a>, <a href=IR.html#x2082>x2082</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1885>x1885</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2082>x2082</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2082>x2082</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2082>x2082</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 8<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2062>x2062</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1914>x1914</a>, <a href=IR.html#x2045>x2045</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x1914><a href=IR.html#x1914>x1914</a> = SRAMBankedWrite(mem=<a href=IR.html#x1885>x1885</a>,data=[<a href=IR.html#x1909>x1909</a>],bank=[[0]],ofs=[<a href=IR.html#x3518>x3518</a>],enss=[[<a href=IR.html#x3516>x3516</a>, <a href=IR.html#x3517>x3517</a>, <a href=IR.html#x3519>x3519</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1915>x1915</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1885}, writes={x1885})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1914>x1914</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1901>x1901</a>, <a href=IR.html#x1907>x1907</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1915>x1915</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1915>x1915</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1915>x1915</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x2045><a href=IR.html#x2045>x2045</a> = SRAMBankedWrite(mem=<a href=IR.html#x1885>x1885</a>,data=[<a href=IR.html#x2040>x2040</a>],bank=[[0]],ofs=[<a href=IR.html#x3550>x3550</a>],enss=[[<a href=IR.html#x3548>x3548</a>, <a href=IR.html#x3549>x3549</a>, <a href=IR.html#x3551>x3551</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2046>x2046</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1885}, writes={x1885})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2045>x2045</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2035>x2035</a>, <a href=IR.html#x2038>x2038</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2046>x2046</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2046>x2046</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2046>x2046</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2062><a href=IR.html#x2062>x2062</a> = SRAMBankedRead(mem=<a href=IR.html#x1885>x1885</a>,bank=[[0]],ofs=[<a href=IR.html#b1877>b1877</a>],enss=[[<a href=IR.html#b1880>b1880</a>, <a href=IR.html#b563>b563</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:49:10<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2063>x2063</a>, <a href=IR.html#x2081>x2081</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1885})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2062>x2062</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2062>x2062</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2081>x2081</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2081>x2081</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 118<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2081>x2081</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x384>x384</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(7),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1886><a href=IR.html#x1886>x1886</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1933>x1933</a>, <a href=IR.html#x1953>x1953</a>, <a href=IR.html#x2057>x2057</a>, <a href=IR.html#x2082>x2082</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1886>x1886</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2082>x2082</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2082>x2082</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2082>x2082</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1953>x1953</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1933>x1933</a>, <a href=IR.html#x2057>x2057</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x1933><a href=IR.html#x1933>x1933</a> = SRAMBankedWrite(mem=<a href=IR.html#x1886>x1886</a>,data=[<a href=IR.html#x1930>x1930</a>],bank=[[0]],ofs=[<a href=IR.html#x3530>x3530</a>],enss=[[<a href=IR.html#x3532>x3532</a>, <a href=IR.html#x3529>x3529</a>, <a href=IR.html#x3531>x3531</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1936>x1936</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1886}, writes={x1886})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1933>x1933</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1922>x1922</a>, <a href=IR.html#x1928>x1928</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1936>x1936</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1936>x1936</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1936>x1936</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x2057><a href=IR.html#x2057>x2057</a> = SRAMBankedWrite(mem=<a href=IR.html#x1886>x1886</a>,data=[<a href=IR.html#x2054>x2054</a>],bank=[[0]],ofs=[<a href=IR.html#x3554>x3554</a>],enss=[[<a href=IR.html#x3555>x3555</a>, <a href=IR.html#x3553>x3553</a>, <a href=IR.html#x3556>x3556</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2060>x2060</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1886}, writes={x1886})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2057>x2057</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2049>x2049</a>, <a href=IR.html#x2052>x2052</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2060>x2060</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2060>x2060</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2060>x2060</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x1953><a href=IR.html#x1953>x1953</a> = SRAMBankedRead(mem=<a href=IR.html#x1886>x1886</a>,bank=[[0]],ofs=[0],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:24<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1954>x1954</a>, <a href=IR.html#x1965>x1965</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1886})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1953>x1953</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1953>x1953</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1965>x1965</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1965>x1965</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 73<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1965>x1965</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x338>x338</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1887><a href=IR.html#x1887>x1887</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_1<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1931>x1931</a>, <a href=IR.html#x1956>x1956</a>, <a href=IR.html#x2055>x2055</a>, <a href=IR.html#x2082>x2082</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1887>x1887</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2082>x2082</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2082>x2082</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2082>x2082</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1956>x1956</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1931>x1931</a>, <a href=IR.html#x2055>x2055</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x1931><a href=IR.html#x1931>x1931</a> = SRAMBankedWrite(mem=<a href=IR.html#x1887>x1887</a>,data=[<a href=IR.html#x1930>x1930</a>],bank=[[0]],ofs=[<a href=IR.html#x3530>x3530</a>],enss=[[<a href=IR.html#x3532>x3532</a>, <a href=IR.html#x3529>x3529</a>, <a href=IR.html#x3531>x3531</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1936>x1936</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1887}, writes={x1887})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1931>x1931</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1922>x1922</a>, <a href=IR.html#x1928>x1928</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1936>x1936</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1936>x1936</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1936>x1936</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x2055><a href=IR.html#x2055>x2055</a> = SRAMBankedWrite(mem=<a href=IR.html#x1887>x1887</a>,data=[<a href=IR.html#x2054>x2054</a>],bank=[[0]],ofs=[<a href=IR.html#x3554>x3554</a>],enss=[[<a href=IR.html#x3555>x3555</a>, <a href=IR.html#x3553>x3553</a>, <a href=IR.html#x3556>x3556</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2060>x2060</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1887}, writes={x1887})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2055>x2055</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2049>x2049</a>, <a href=IR.html#x2052>x2052</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2060>x2060</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2060>x2060</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2060>x2060</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x1956><a href=IR.html#x1956>x1956</a> = SRAMBankedRead(mem=<a href=IR.html#x1887>x1887</a>,bank=[[0]],ofs=[1],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:42<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1957>x1957</a>, <a href=IR.html#x1965>x1965</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1887})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1956>x1956</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1956>x1956</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1965>x1965</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1965>x1965</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 75<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1965>x1965</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x340>x340</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1888><a href=IR.html#x1888>x1888</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_2<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1934>x1934</a>, <a href=IR.html#x1960>x1960</a>, <a href=IR.html#x2058>x2058</a>, <a href=IR.html#x2082>x2082</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1888>x1888</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2082>x2082</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2082>x2082</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2082>x2082</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1960>x1960</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1934>x1934</a>, <a href=IR.html#x2058>x2058</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x1934><a href=IR.html#x1934>x1934</a> = SRAMBankedWrite(mem=<a href=IR.html#x1888>x1888</a>,data=[<a href=IR.html#x1930>x1930</a>],bank=[[0]],ofs=[<a href=IR.html#x3530>x3530</a>],enss=[[<a href=IR.html#x3532>x3532</a>, <a href=IR.html#x3529>x3529</a>, <a href=IR.html#x3531>x3531</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1936>x1936</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1888}, writes={x1888})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1934>x1934</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1922>x1922</a>, <a href=IR.html#x1928>x1928</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1936>x1936</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1936>x1936</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1936>x1936</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x2058><a href=IR.html#x2058>x2058</a> = SRAMBankedWrite(mem=<a href=IR.html#x1888>x1888</a>,data=[<a href=IR.html#x2054>x2054</a>],bank=[[0]],ofs=[<a href=IR.html#x3554>x3554</a>],enss=[[<a href=IR.html#x3555>x3555</a>, <a href=IR.html#x3553>x3553</a>, <a href=IR.html#x3556>x3556</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2060>x2060</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1888}, writes={x1888})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2058>x2058</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2049>x2049</a>, <a href=IR.html#x2052>x2052</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2060>x2060</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2060>x2060</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2060>x2060</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x1960><a href=IR.html#x1960>x1960</a> = SRAMBankedRead(mem=<a href=IR.html#x1888>x1888</a>,bank=[[0]],ofs=[2],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:60<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1961>x1961</a>, <a href=IR.html#x1965>x1965</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1888})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1960>x1960</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1960>x1960</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1965>x1965</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1965>x1965</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 78<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1965>x1965</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x343>x343</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1889><a href=IR.html#x1889>x1889</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_3<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1935>x1935</a>, <a href=IR.html#x2049>x2049</a>, <a href=IR.html#x2059>x2059</a>, <a href=IR.html#x2082>x2082</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1889>x1889</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2082>x2082</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2082>x2082</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2082>x2082</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2049>x2049</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1935>x1935</a>, <a href=IR.html#x2059>x2059</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x1935><a href=IR.html#x1935>x1935</a> = SRAMBankedWrite(mem=<a href=IR.html#x1889>x1889</a>,data=[<a href=IR.html#x1930>x1930</a>],bank=[[0]],ofs=[<a href=IR.html#x3530>x3530</a>],enss=[[<a href=IR.html#x3532>x3532</a>, <a href=IR.html#x3529>x3529</a>, <a href=IR.html#x3531>x3531</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1936>x1936</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1889}, writes={x1889})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1935>x1935</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1922>x1922</a>, <a href=IR.html#x1928>x1928</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1936>x1936</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1936>x1936</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1936>x1936</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x2059><a href=IR.html#x2059>x2059</a> = SRAMBankedWrite(mem=<a href=IR.html#x1889>x1889</a>,data=[<a href=IR.html#x2054>x2054</a>],bank=[[0]],ofs=[<a href=IR.html#x3554>x3554</a>],enss=[[<a href=IR.html#x3555>x3555</a>, <a href=IR.html#x3553>x3553</a>, <a href=IR.html#x3556>x3556</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2060>x2060</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1889}, writes={x1889})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2059>x2059</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2049>x2049</a>, <a href=IR.html#x2052>x2052</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2060>x2060</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2060>x2060</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2060>x2060</a>), stage=0, block=0)<br></text>
<text><strong>InCycle</strong>: true<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2049><a href=IR.html#x2049>x2049</a> = SRAMBankedRead(mem=<a href=IR.html#x1889>x1889</a>,bank=[[0]],ofs=[<a href=IR.html#b2047>b2047</a>],enss=[[<a href=IR.html#b2048>b2048</a>, <a href=IR.html#b1879>b1879</a>, <a href=IR.html#b563>b563</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:26<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2050>x2050</a>, <a href=IR.html#x2060>x2060</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1889})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2049>x2049</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2049>x2049</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2060>x2060</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2060>x2060</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 113<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2060>x2060</a>), stage=0, block=0)<br></text>
<text><strong>InCycle</strong>: true<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x378>x378</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1890><a href=IR.html#x1890>x1890</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_4<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1932>x1932</a>, <a href=IR.html#x2056>x2056</a>, <a href=IR.html#x2064>x2064</a>, <a href=IR.html#x2082>x2082</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1890>x1890</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2082>x2082</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2082>x2082</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2082>x2082</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 8<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2064>x2064</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1932>x1932</a>, <a href=IR.html#x2056>x2056</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x1932><a href=IR.html#x1932>x1932</a> = SRAMBankedWrite(mem=<a href=IR.html#x1890>x1890</a>,data=[<a href=IR.html#x1930>x1930</a>],bank=[[0]],ofs=[<a href=IR.html#x3530>x3530</a>],enss=[[<a href=IR.html#x3532>x3532</a>, <a href=IR.html#x3529>x3529</a>, <a href=IR.html#x3531>x3531</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1936>x1936</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1890}, writes={x1890})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1932>x1932</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1922>x1922</a>, <a href=IR.html#x1928>x1928</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1936>x1936</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1936>x1936</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1936>x1936</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x2056><a href=IR.html#x2056>x2056</a> = SRAMBankedWrite(mem=<a href=IR.html#x1890>x1890</a>,data=[<a href=IR.html#x2054>x2054</a>],bank=[[0]],ofs=[<a href=IR.html#x3554>x3554</a>],enss=[[<a href=IR.html#x3555>x3555</a>, <a href=IR.html#x3553>x3553</a>, <a href=IR.html#x3556>x3556</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2060>x2060</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1890}, writes={x1890})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2056>x2056</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2049>x2049</a>, <a href=IR.html#x2052>x2052</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2060>x2060</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2060>x2060</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2060>x2060</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2064><a href=IR.html#x2064>x2064</a> = SRAMBankedRead(mem=<a href=IR.html#x1890>x1890</a>,bank=[[0]],ofs=[<a href=IR.html#b1877>b1877</a>],enss=[[<a href=IR.html#b1880>b1880</a>, <a href=IR.html#b563>b563</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:49:10<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2065>x2065</a>, <a href=IR.html#x2081>x2081</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1890})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2064>x2064</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2064>x2064</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2081>x2081</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2081>x2081</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 118<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2081>x2081</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x384>x384</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(7),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1938><a href=IR.html#x1938>x1938</a> = SRAMNew(dims=[1],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: r_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:36:28<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x337, 0035: x40<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1951>x1951</a>, <a href=IR.html#x1973>x1973</a>, <a href=IR.html#x1997>x1997</a>, <a href=IR.html#x2082>x2082</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1938>x1938</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2082>x2082</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2082>x2082</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 71<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2082>x2082</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 3<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x337>x337</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1973>x1973</a>, <a href=IR.html#x1997>x1997</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1951>x1951</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x1951><a href=IR.html#x1951>x1951</a> = SRAMBankedWrite(mem=<a href=IR.html#x1938>x1938</a>,data=[<a href=IR.html#x3058>x3058</a>],bank=[[0]],ofs=[0],enss=[[]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:18<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1952>x1952</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1938}, writes={x1938})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1951>x1951</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1947>x1947</a>, <a href=IR.html#x1940>x1940</a>, <a href=IR.html#x1943>x1943</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1952>x1952</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1952>x1952</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 81<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1952>x1952</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x346>x346</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 20.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(2)</th>
<td>
<h3 id=x1973><a href=IR.html#x1973>x1973</a> = SRAMBankedRead(mem=<a href=IR.html#x1938>x1938</a>,bank=[[0]],ofs=[0],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:29<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1974>x1974</a>, <a href=IR.html#x1981>x1981</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1938})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1973>x1973</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1973>x1973</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1981>x1981</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1981>x1981</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 86<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1981>x1981</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x351>x351</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
<td>
<h3 id=x1997><a href=IR.html#x1997>x1997</a> = SRAMBankedRead(mem=<a href=IR.html#x1938>x1938</a>,bank=[[0]],ofs=[0],enss=[[<a href=IR.html#x1996>x1996</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:77<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1998>x1998</a>, <a href=IR.html#x2007>x2007</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1938})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x1938>x1938</a>, <a href=IR.html#x1996>x1996</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1997>x1997</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1997>x1997</a>, <a href=IR.html#x1996>x1996</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2007>x2007</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2007>x2007</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 98<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2007>x2007</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x362>x362</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(2),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1939><a href=IR.html#x1939>x1939</a> = SRAMNew(dims=[1],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: r_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:36:28<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x337, 0035: x40<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1964>x1964</a>, <a href=IR.html#x1982>x1982</a>, <a href=IR.html#x2011>x2011</a>, <a href=IR.html#x2082>x2082</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1939>x1939</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2082>x2082</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2082>x2082</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 71<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2082>x2082</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 4<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x337>x337</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x1982>x1982</a>, <a href=IR.html#x2011>x2011</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1964>x1964</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x1964><a href=IR.html#x1964>x1964</a> = SRAMBankedWrite(mem=<a href=IR.html#x1939>x1939</a>,data=[<a href=IR.html#x3060>x3060</a>],bank=[[0]],ofs=[0],enss=[[]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:18<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1965>x1965</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1939}, writes={x1939})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1964>x1964</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1960>x1960</a>, <a href=IR.html#x1953>x1953</a>, <a href=IR.html#x1956>x1956</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1965>x1965</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1965>x1965</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 81<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1965>x1965</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x346>x346</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 20.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(2)</th>
<td>
<h3 id=x1982><a href=IR.html#x1982>x1982</a> = SRAMBankedRead(mem=<a href=IR.html#x1939>x1939</a>,bank=[[0]],ofs=[0],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:29<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1983>x1983</a>, <a href=IR.html#x1990>x1990</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1939})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1982>x1982</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1982>x1982</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1990>x1990</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1990>x1990</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 86<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1990>x1990</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x351>x351</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
<td>
<h3 id=x2011><a href=IR.html#x2011>x2011</a> = SRAMBankedRead(mem=<a href=IR.html#x1939>x1939</a>,bank=[[0]],ofs=[0],enss=[[<a href=IR.html#x2010>x2010</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:77<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2012>x2012</a>, <a href=IR.html#x2021>x2021</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1939})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x1939>x1939</a>, <a href=IR.html#x2010>x2010</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2011>x2011</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2011>x2011</a>, <a href=IR.html#x2010>x2010</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2021>x2021</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2021>x2021</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 98<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2021>x2021</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x362>x362</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(3),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1967><a href=IR.html#x1967>x1967</a> = SRAMNew(dims=[1],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: force_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:40:32<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x348, 0035: x50<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2024>x2024</a>, <a href=IR.html#x2038>x2038</a>, <a href=IR.html#x2082>x2082</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1967>x1967</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2082>x2082</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2082>x2082</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 82<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2082>x2082</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 2<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x348>x348</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2038>x2038</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2024>x2024</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x2024><a href=IR.html#x2024>x2024</a> = SRAMBankedWrite(mem=<a href=IR.html#x1967>x1967</a>,data=[<a href=IR.html#x2009>x2009</a>],bank=[[0]],ofs=[0],enss=[[]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:22<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2025>x2025</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1967}, writes={x1967})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2024>x2024</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2951>x2951</a>, <a href=IR.html#x2952>x2952</a>, <a href=IR.html#x1997>x1997</a>, <a href=IR.html#x1996>x1996</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2025>x2025</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2025>x2025</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 109<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2025>x2025</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x374>x374</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2038><a href=IR.html#x2038>x2038</a> = SRAMBankedRead(mem=<a href=IR.html#x1967>x1967</a>,bank=[[0]],ofs=[0],enss=[[<a href=IR.html#b2034>b2034</a>, <a href=IR.html#b1878>b1878</a>, <a href=IR.html#b563>b563</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:38<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2039>x2039</a>, <a href=IR.html#x2046>x2046</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1967})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2038>x2038</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2038>x2038</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2046>x2046</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2046>x2046</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 115<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2046>x2046</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x380>x380</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1968><a href=IR.html#x1968>x1968</a> = SRAMNew(dims=[1],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: force_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:40:32<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x348, 0035: x50<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2026>x2026</a>, <a href=IR.html#x2052>x2052</a>, <a href=IR.html#x2082>x2082</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1968>x1968</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2082>x2082</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2082>x2082</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 82<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2082>x2082</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 2<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x348>x348</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2052>x2052</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2026>x2026</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x2026><a href=IR.html#x2026>x2026</a> = SRAMBankedWrite(mem=<a href=IR.html#x1968>x1968</a>,data=[<a href=IR.html#x2023>x2023</a>],bank=[[0]],ofs=[0],enss=[[]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:22<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2027>x2027</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1968}, writes={x1968})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2026>x2026</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2953>x2953</a>, <a href=IR.html#x2954>x2954</a>, <a href=IR.html#x2011>x2011</a>, <a href=IR.html#x2010>x2010</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2027>x2027</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2027>x2027</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 109<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2027>x2027</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x374>x374</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2052><a href=IR.html#x2052>x2052</a> = SRAMBankedRead(mem=<a href=IR.html#x1968>x1968</a>,bank=[[0]],ofs=[0],enss=[[<a href=IR.html#b2048>b2048</a>, <a href=IR.html#b1879>b1879</a>, <a href=IR.html#b563>b563</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:38<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2053>x2053</a>, <a href=IR.html#x2060>x2060</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1968})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2052>x2052</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2052>x2052</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2060>x2060</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2060>x2060</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 115<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2060>x2060</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x380>x380</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1969><a href=IR.html#x1969>x1969</a> = RegNew(init=false)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Reg[Bit]<br></text>
<text><strong>Aliases</strong>: 0052: x349, 0035: x230<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1979>x1979</a>, <a href=IR.html#x2951>x2951</a>, <a href=IR.html#x1996>x1996</a>, <a href=IR.html#x2082>x2082</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1969>x1969</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2082>x2082</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2082>x2082</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 83<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2082>x2082</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {}: Cyclic: N=1, B=1, alpha=<>, P=<> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 2<br></text>
<text><strong>padding</strong>: []<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x349>x349</a><br></text>
<text><strong>Padding</strong>: []<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2951>x2951</a>, <a href=IR.html#x1996>x1996</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1979>x1979</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x1979><a href=IR.html#x1979>x1979</a> = RegWrite(mem=<a href=IR.html#x1969>x1969</a>,data=<a href=IR.html#x1977>x1977</a>,ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1981>x1981</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1969}, writes={x1969})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x1969>x1969</a>, <a href=IR.html#x1977>x1977</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1979>x1979</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1973>x1973</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1981>x1981</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1981>x1981</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 91<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1981>x1981</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x356>x356</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 2.6<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(2)</th>
<td>
<h3 id=x2951><a href=IR.html#x2951>x2951</a> = RegRead(mem=<a href=IR.html#x1969>x1969</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Aliases</strong>: 0056: x1995<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2009>x2009</a>, <a href=IR.html#x2082>x2082</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x1969})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2951>x2951</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2951>x2951</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2082>x2082</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2009>x2009</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 94<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2009>x2009</a>), stage=-1, block=-1)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x360>x360</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=1,castgroup=[1],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
</td>
<td>
<h3 id=x1996><a href=IR.html#x1996>x1996</a> = RegRead(mem=<a href=IR.html#x1969>x1969</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1997>x1997</a>, <a href=IR.html#x2007>x2007</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x1969})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x1969>x1969</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1996>x1996</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1996>x1996</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2007>x2007</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2007>x2007</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 97<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2007>x2007</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x361>x361</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1970><a href=IR.html#x1970>x1970</a> = RegNew(init=false)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Reg[Bit]<br></text>
<text><strong>Aliases</strong>: 0052: x349, 0035: x230<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1988>x1988</a>, <a href=IR.html#x2953>x2953</a>, <a href=IR.html#x2010>x2010</a>, <a href=IR.html#x2082>x2082</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1970>x1970</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2082>x2082</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2082>x2082</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 83<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2082>x2082</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {}: Cyclic: N=1, B=1, alpha=<>, P=<> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 3<br></text>
<text><strong>padding</strong>: []<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x349>x349</a><br></text>
<text><strong>Padding</strong>: []<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2953>x2953</a>, <a href=IR.html#x2010>x2010</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1988>x1988</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x1988><a href=IR.html#x1988>x1988</a> = RegWrite(mem=<a href=IR.html#x1970>x1970</a>,data=<a href=IR.html#x1986>x1986</a>,ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1990>x1990</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1970}, writes={x1970})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x1970>x1970</a>, <a href=IR.html#x1986>x1986</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1988>x1988</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1982>x1982</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1990>x1990</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1990>x1990</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 91<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1990>x1990</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x356>x356</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 2.6<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(2)</th>
<td>
<h3 id=x2953><a href=IR.html#x2953>x2953</a> = RegRead(mem=<a href=IR.html#x1970>x1970</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Aliases</strong>: 0056: x1994<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2023>x2023</a>, <a href=IR.html#x2082>x2082</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x1970})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2953>x2953</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2953>x2953</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2082>x2082</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2023>x2023</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 94<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2023>x2023</a>), stage=-1, block=-1)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x360>x360</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(2),muxPort=0,muxOfs=1,castgroup=[1],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
</td>
<td>
<h3 id=x2010><a href=IR.html#x2010>x2010</a> = RegRead(mem=<a href=IR.html#x1970>x1970</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2011>x2011</a>, <a href=IR.html#x2021>x2021</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x1970})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x1970>x1970</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2010>x2010</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2010>x2010</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2021>x2021</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2021>x2021</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 97<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2021>x2021</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x361>x361</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(2),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1971><a href=IR.html#x1971>x1971</a> = RegNew(init=false)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:24<br></text>
<text><strong>Type</strong>: Reg[Bit]<br></text>
<text><strong>Aliases</strong>: 0052: x350, 0035: x231<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1980>x1980</a>, <a href=IR.html#x2952>x2952</a>, <a href=IR.html#x2082>x2082</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1971>x1971</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2082>x2082</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2082>x2082</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 84<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2082>x2082</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {}: Cyclic: N=1, B=1, alpha=<>, P=<> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 2<br></text>
<text><strong>padding</strong>: []<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x350>x350</a><br></text>
<text><strong>Padding</strong>: []<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2952>x2952</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1980>x1980</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x1980><a href=IR.html#x1980>x1980</a> = RegWrite(mem=<a href=IR.html#x1971>x1971</a>,data=<a href=IR.html#x1978>x1978</a>,ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:24<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1981>x1981</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1971}, writes={x1971})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x1971>x1971</a>, <a href=IR.html#x1978>x1978</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1980>x1980</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1973>x1973</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1981>x1981</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1981>x1981</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 92<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1981>x1981</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x357>x357</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 2.8<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2952><a href=IR.html#x2952>x2952</a> = RegRead(mem=<a href=IR.html#x1971>x1971</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:24<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Aliases</strong>: 0056: x1993<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2009>x2009</a>, <a href=IR.html#x2082>x2082</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x1971})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2952>x2952</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2952>x2952</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2082>x2082</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2009>x2009</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 93<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2009>x2009</a>), stage=-1, block=-1)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x359>x359</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x1972><a href=IR.html#x1972>x1972</a> = RegNew(init=false)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:24<br></text>
<text><strong>Type</strong>: Reg[Bit]<br></text>
<text><strong>Aliases</strong>: 0052: x350, 0035: x231<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1989>x1989</a>, <a href=IR.html#x2954>x2954</a>, <a href=IR.html#x2082>x2082</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1972>x1972</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2082>x2082</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2082>x2082</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 84<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2082>x2082</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {}: Cyclic: N=1, B=1, alpha=<>, P=<> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 3<br></text>
<text><strong>padding</strong>: []<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x350>x350</a><br></text>
<text><strong>Padding</strong>: []<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2954>x2954</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x1989>x1989</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x1989><a href=IR.html#x1989>x1989</a> = RegWrite(mem=<a href=IR.html#x1972>x1972</a>,data=<a href=IR.html#x1987>x1987</a>,ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:24<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x1990>x1990</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x1972}, writes={x1972})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x1972>x1972</a>, <a href=IR.html#x1987>x1987</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x1989>x1989</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x1982>x1982</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x1990>x1990</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x1990>x1990</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 92<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x1990>x1990</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x357>x357</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 2.8<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2954><a href=IR.html#x2954>x2954</a> = RegRead(mem=<a href=IR.html#x1972>x1972</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:24<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Aliases</strong>: 0056: x1992<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2023>x2023</a>, <a href=IR.html#x2082>x2082</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x1972})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2954>x2954</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2954>x2954</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2082>x2082</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2023>x2023</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 93<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2023>x2023</a>), stage=-1, block=-1)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x359>x359</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(2),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x2089><a href=IR.html#x2089>x2089</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2120>x2120</a>, <a href=IR.html#x2148>x2148</a>, <a href=IR.html#x2251>x2251</a>, <a href=IR.html#x2290>x2290</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2089>x2089</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2290>x2290</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2290>x2290</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2290>x2290</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2148>x2148</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2120>x2120</a>, <a href=IR.html#x2251>x2251</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x2120><a href=IR.html#x2120>x2120</a> = SRAMBankedWrite(mem=<a href=IR.html#x2089>x2089</a>,data=[<a href=IR.html#x2117>x2117</a>],bank=[[0]],ofs=[<a href=IR.html#x3578>x3578</a>],enss=[[<a href=IR.html#x3577>x3577</a>, <a href=IR.html#x3579>x3579</a>, <a href=IR.html#x3580>x3580</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2123>x2123</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2089}, writes={x2089})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2120>x2120</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2109>x2109</a>, <a href=IR.html#x2115>x2115</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2123>x2123</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2123>x2123</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2123>x2123</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x2251><a href=IR.html#x2251>x2251</a> = SRAMBankedWrite(mem=<a href=IR.html#x2089>x2089</a>,data=[<a href=IR.html#x2248>x2248</a>],bank=[[0]],ofs=[<a href=IR.html#x3612>x3612</a>],enss=[[<a href=IR.html#x3609>x3609</a>, <a href=IR.html#x3610>x3610</a>, <a href=IR.html#x3611>x3611</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2254>x2254</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2089}, writes={x2089})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2251>x2251</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2243>x2243</a>, <a href=IR.html#x2246>x2246</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2254>x2254</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2254>x2254</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2254>x2254</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2148><a href=IR.html#x2148>x2148</a> = SRAMBankedRead(mem=<a href=IR.html#x2089>x2089</a>,bank=[[0]],ofs=[0],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:24<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2149>x2149</a>, <a href=IR.html#x2160>x2160</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2089})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2148>x2148</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2148>x2148</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2160>x2160</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2160>x2160</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 73<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2160>x2160</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x338>x338</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x2090><a href=IR.html#x2090>x2090</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_1<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2118>x2118</a>, <a href=IR.html#x2151>x2151</a>, <a href=IR.html#x2249>x2249</a>, <a href=IR.html#x2290>x2290</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2090>x2090</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2290>x2290</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2290>x2290</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2290>x2290</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2151>x2151</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2118>x2118</a>, <a href=IR.html#x2249>x2249</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x2118><a href=IR.html#x2118>x2118</a> = SRAMBankedWrite(mem=<a href=IR.html#x2090>x2090</a>,data=[<a href=IR.html#x2117>x2117</a>],bank=[[0]],ofs=[<a href=IR.html#x3578>x3578</a>],enss=[[<a href=IR.html#x3577>x3577</a>, <a href=IR.html#x3579>x3579</a>, <a href=IR.html#x3580>x3580</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2123>x2123</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2090}, writes={x2090})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2118>x2118</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2109>x2109</a>, <a href=IR.html#x2115>x2115</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2123>x2123</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2123>x2123</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2123>x2123</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x2249><a href=IR.html#x2249>x2249</a> = SRAMBankedWrite(mem=<a href=IR.html#x2090>x2090</a>,data=[<a href=IR.html#x2248>x2248</a>],bank=[[0]],ofs=[<a href=IR.html#x3612>x3612</a>],enss=[[<a href=IR.html#x3609>x3609</a>, <a href=IR.html#x3610>x3610</a>, <a href=IR.html#x3611>x3611</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2254>x2254</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2090}, writes={x2090})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2249>x2249</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2243>x2243</a>, <a href=IR.html#x2246>x2246</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2254>x2254</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2254>x2254</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2254>x2254</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2151><a href=IR.html#x2151>x2151</a> = SRAMBankedRead(mem=<a href=IR.html#x2090>x2090</a>,bank=[[0]],ofs=[1],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:42<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2152>x2152</a>, <a href=IR.html#x2160>x2160</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2090})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2151>x2151</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2151>x2151</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2160>x2160</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2160>x2160</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 75<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2160>x2160</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x340>x340</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x2091><a href=IR.html#x2091>x2091</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_2<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2122>x2122</a>, <a href=IR.html#x2155>x2155</a>, <a href=IR.html#x2253>x2253</a>, <a href=IR.html#x2290>x2290</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2091>x2091</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2290>x2290</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2290>x2290</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2290>x2290</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2155>x2155</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2122>x2122</a>, <a href=IR.html#x2253>x2253</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x2122><a href=IR.html#x2122>x2122</a> = SRAMBankedWrite(mem=<a href=IR.html#x2091>x2091</a>,data=[<a href=IR.html#x2117>x2117</a>],bank=[[0]],ofs=[<a href=IR.html#x3578>x3578</a>],enss=[[<a href=IR.html#x3577>x3577</a>, <a href=IR.html#x3579>x3579</a>, <a href=IR.html#x3580>x3580</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2123>x2123</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2091}, writes={x2091})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2122>x2122</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2109>x2109</a>, <a href=IR.html#x2115>x2115</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2123>x2123</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2123>x2123</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2123>x2123</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x2253><a href=IR.html#x2253>x2253</a> = SRAMBankedWrite(mem=<a href=IR.html#x2091>x2091</a>,data=[<a href=IR.html#x2248>x2248</a>],bank=[[0]],ofs=[<a href=IR.html#x3612>x3612</a>],enss=[[<a href=IR.html#x3609>x3609</a>, <a href=IR.html#x3610>x3610</a>, <a href=IR.html#x3611>x3611</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2254>x2254</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2091}, writes={x2091})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2253>x2253</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2243>x2243</a>, <a href=IR.html#x2246>x2246</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2254>x2254</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2254>x2254</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2254>x2254</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2155><a href=IR.html#x2155>x2155</a> = SRAMBankedRead(mem=<a href=IR.html#x2091>x2091</a>,bank=[[0]],ofs=[2],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:60<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2156>x2156</a>, <a href=IR.html#x2160>x2160</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2091})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2155>x2155</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2155>x2155</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2160>x2160</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2160>x2160</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 78<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2160>x2160</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x343>x343</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x2092><a href=IR.html#x2092>x2092</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_3<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2121>x2121</a>, <a href=IR.html#x2243>x2243</a>, <a href=IR.html#x2252>x2252</a>, <a href=IR.html#x2290>x2290</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2092>x2092</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2290>x2290</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2290>x2290</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2290>x2290</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2243>x2243</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2121>x2121</a>, <a href=IR.html#x2252>x2252</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x2121><a href=IR.html#x2121>x2121</a> = SRAMBankedWrite(mem=<a href=IR.html#x2092>x2092</a>,data=[<a href=IR.html#x2117>x2117</a>],bank=[[0]],ofs=[<a href=IR.html#x3578>x3578</a>],enss=[[<a href=IR.html#x3577>x3577</a>, <a href=IR.html#x3579>x3579</a>, <a href=IR.html#x3580>x3580</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2123>x2123</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2092}, writes={x2092})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2121>x2121</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2109>x2109</a>, <a href=IR.html#x2115>x2115</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2123>x2123</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2123>x2123</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2123>x2123</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x2252><a href=IR.html#x2252>x2252</a> = SRAMBankedWrite(mem=<a href=IR.html#x2092>x2092</a>,data=[<a href=IR.html#x2248>x2248</a>],bank=[[0]],ofs=[<a href=IR.html#x3612>x3612</a>],enss=[[<a href=IR.html#x3609>x3609</a>, <a href=IR.html#x3610>x3610</a>, <a href=IR.html#x3611>x3611</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2254>x2254</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2092}, writes={x2092})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2252>x2252</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2243>x2243</a>, <a href=IR.html#x2246>x2246</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2254>x2254</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2254>x2254</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2254>x2254</a>), stage=0, block=0)<br></text>
<text><strong>InCycle</strong>: true<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2243><a href=IR.html#x2243>x2243</a> = SRAMBankedRead(mem=<a href=IR.html#x2092>x2092</a>,bank=[[0]],ofs=[<a href=IR.html#b2241>b2241</a>],enss=[[<a href=IR.html#b2242>b2242</a>, <a href=IR.html#b2086>b2086</a>, <a href=IR.html#b564>b564</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:26<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2244>x2244</a>, <a href=IR.html#x2254>x2254</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2092})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2243>x2243</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2243>x2243</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2254>x2254</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2254>x2254</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 113<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2254>x2254</a>), stage=0, block=0)<br></text>
<text><strong>InCycle</strong>: true<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x378>x378</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x2093><a href=IR.html#x2093>x2093</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_4<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2119>x2119</a>, <a href=IR.html#x2250>x2250</a>, <a href=IR.html#x2270>x2270</a>, <a href=IR.html#x2290>x2290</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2093>x2093</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2290>x2290</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2290>x2290</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2290>x2290</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 8<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2270>x2270</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2119>x2119</a>, <a href=IR.html#x2250>x2250</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x2119><a href=IR.html#x2119>x2119</a> = SRAMBankedWrite(mem=<a href=IR.html#x2093>x2093</a>,data=[<a href=IR.html#x2117>x2117</a>],bank=[[0]],ofs=[<a href=IR.html#x3578>x3578</a>],enss=[[<a href=IR.html#x3577>x3577</a>, <a href=IR.html#x3579>x3579</a>, <a href=IR.html#x3580>x3580</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2123>x2123</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2093}, writes={x2093})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2119>x2119</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2109>x2109</a>, <a href=IR.html#x2115>x2115</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2123>x2123</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2123>x2123</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2123>x2123</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x2250><a href=IR.html#x2250>x2250</a> = SRAMBankedWrite(mem=<a href=IR.html#x2093>x2093</a>,data=[<a href=IR.html#x2248>x2248</a>],bank=[[0]],ofs=[<a href=IR.html#x3612>x3612</a>],enss=[[<a href=IR.html#x3609>x3609</a>, <a href=IR.html#x3610>x3610</a>, <a href=IR.html#x3611>x3611</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2254>x2254</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2093}, writes={x2093})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2250>x2250</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2243>x2243</a>, <a href=IR.html#x2246>x2246</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2254>x2254</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2254>x2254</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2254>x2254</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2270><a href=IR.html#x2270>x2270</a> = SRAMBankedRead(mem=<a href=IR.html#x2093>x2093</a>,bank=[[0]],ofs=[<a href=IR.html#b2085>b2085</a>],enss=[[<a href=IR.html#b2088>b2088</a>, <a href=IR.html#b564>b564</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:49:10<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2271>x2271</a>, <a href=IR.html#x2289>x2289</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2093})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2270>x2270</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2270>x2270</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2289>x2289</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2289>x2289</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 118<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2289>x2289</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x384>x384</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(7),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x2094><a href=IR.html#x2094>x2094</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2139>x2139</a>, <a href=IR.html#x2161>x2161</a>, <a href=IR.html#x2263>x2263</a>, <a href=IR.html#x2290>x2290</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2094>x2094</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2290>x2290</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2290>x2290</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2290>x2290</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2161>x2161</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2139>x2139</a>, <a href=IR.html#x2263>x2263</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x2139><a href=IR.html#x2139>x2139</a> = SRAMBankedWrite(mem=<a href=IR.html#x2094>x2094</a>,data=[<a href=IR.html#x2138>x2138</a>],bank=[[0]],ofs=[<a href=IR.html#x3591>x3591</a>],enss=[[<a href=IR.html#x3590>x3590</a>, <a href=IR.html#x3593>x3593</a>, <a href=IR.html#x3592>x3592</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2144>x2144</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2094}, writes={x2094})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2139>x2139</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2130>x2130</a>, <a href=IR.html#x2136>x2136</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2144>x2144</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2144>x2144</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2144>x2144</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x2263><a href=IR.html#x2263>x2263</a> = SRAMBankedWrite(mem=<a href=IR.html#x2094>x2094</a>,data=[<a href=IR.html#x2262>x2262</a>],bank=[[0]],ofs=[<a href=IR.html#x3615>x3615</a>],enss=[[<a href=IR.html#x3614>x3614</a>, <a href=IR.html#x3617>x3617</a>, <a href=IR.html#x3616>x3616</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2268>x2268</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2094}, writes={x2094})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2263>x2263</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2257>x2257</a>, <a href=IR.html#x2260>x2260</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2268>x2268</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2268>x2268</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2268>x2268</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2161><a href=IR.html#x2161>x2161</a> = SRAMBankedRead(mem=<a href=IR.html#x2094>x2094</a>,bank=[[0]],ofs=[0],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:24<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2162>x2162</a>, <a href=IR.html#x2173>x2173</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2094})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2161>x2161</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2161>x2161</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2173>x2173</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2173>x2173</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 73<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2173>x2173</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x338>x338</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x2095><a href=IR.html#x2095>x2095</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_1<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2143>x2143</a>, <a href=IR.html#x2164>x2164</a>, <a href=IR.html#x2267>x2267</a>, <a href=IR.html#x2290>x2290</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2095>x2095</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2290>x2290</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2290>x2290</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2290>x2290</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2164>x2164</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2143>x2143</a>, <a href=IR.html#x2267>x2267</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x2143><a href=IR.html#x2143>x2143</a> = SRAMBankedWrite(mem=<a href=IR.html#x2095>x2095</a>,data=[<a href=IR.html#x2138>x2138</a>],bank=[[0]],ofs=[<a href=IR.html#x3591>x3591</a>],enss=[[<a href=IR.html#x3590>x3590</a>, <a href=IR.html#x3593>x3593</a>, <a href=IR.html#x3592>x3592</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2144>x2144</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2095}, writes={x2095})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2143>x2143</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2130>x2130</a>, <a href=IR.html#x2136>x2136</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2144>x2144</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2144>x2144</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2144>x2144</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x2267><a href=IR.html#x2267>x2267</a> = SRAMBankedWrite(mem=<a href=IR.html#x2095>x2095</a>,data=[<a href=IR.html#x2262>x2262</a>],bank=[[0]],ofs=[<a href=IR.html#x3615>x3615</a>],enss=[[<a href=IR.html#x3614>x3614</a>, <a href=IR.html#x3617>x3617</a>, <a href=IR.html#x3616>x3616</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2268>x2268</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2095}, writes={x2095})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2267>x2267</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2257>x2257</a>, <a href=IR.html#x2260>x2260</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2268>x2268</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2268>x2268</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2268>x2268</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2164><a href=IR.html#x2164>x2164</a> = SRAMBankedRead(mem=<a href=IR.html#x2095>x2095</a>,bank=[[0]],ofs=[1],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:42<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2165>x2165</a>, <a href=IR.html#x2173>x2173</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2095})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2164>x2164</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2164>x2164</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2173>x2173</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2173>x2173</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 75<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2173>x2173</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x340>x340</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x2096><a href=IR.html#x2096>x2096</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_2<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2141>x2141</a>, <a href=IR.html#x2168>x2168</a>, <a href=IR.html#x2265>x2265</a>, <a href=IR.html#x2290>x2290</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2096>x2096</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2290>x2290</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2290>x2290</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2290>x2290</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2168>x2168</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2141>x2141</a>, <a href=IR.html#x2265>x2265</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x2141><a href=IR.html#x2141>x2141</a> = SRAMBankedWrite(mem=<a href=IR.html#x2096>x2096</a>,data=[<a href=IR.html#x2138>x2138</a>],bank=[[0]],ofs=[<a href=IR.html#x3591>x3591</a>],enss=[[<a href=IR.html#x3590>x3590</a>, <a href=IR.html#x3593>x3593</a>, <a href=IR.html#x3592>x3592</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2144>x2144</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2096}, writes={x2096})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2141>x2141</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2130>x2130</a>, <a href=IR.html#x2136>x2136</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2144>x2144</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2144>x2144</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2144>x2144</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x2265><a href=IR.html#x2265>x2265</a> = SRAMBankedWrite(mem=<a href=IR.html#x2096>x2096</a>,data=[<a href=IR.html#x2262>x2262</a>],bank=[[0]],ofs=[<a href=IR.html#x3615>x3615</a>],enss=[[<a href=IR.html#x3614>x3614</a>, <a href=IR.html#x3617>x3617</a>, <a href=IR.html#x3616>x3616</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2268>x2268</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2096}, writes={x2096})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2265>x2265</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2257>x2257</a>, <a href=IR.html#x2260>x2260</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2268>x2268</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2268>x2268</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2268>x2268</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2168><a href=IR.html#x2168>x2168</a> = SRAMBankedRead(mem=<a href=IR.html#x2096>x2096</a>,bank=[[0]],ofs=[2],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:60<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2169>x2169</a>, <a href=IR.html#x2173>x2173</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2096})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2168>x2168</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2168>x2168</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2173>x2173</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2173>x2173</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 78<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2173>x2173</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x343>x343</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x2097><a href=IR.html#x2097>x2097</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_3<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2140>x2140</a>, <a href=IR.html#x2257>x2257</a>, <a href=IR.html#x2264>x2264</a>, <a href=IR.html#x2290>x2290</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2097>x2097</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2290>x2290</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2290>x2290</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2290>x2290</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2257>x2257</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2140>x2140</a>, <a href=IR.html#x2264>x2264</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x2140><a href=IR.html#x2140>x2140</a> = SRAMBankedWrite(mem=<a href=IR.html#x2097>x2097</a>,data=[<a href=IR.html#x2138>x2138</a>],bank=[[0]],ofs=[<a href=IR.html#x3591>x3591</a>],enss=[[<a href=IR.html#x3590>x3590</a>, <a href=IR.html#x3593>x3593</a>, <a href=IR.html#x3592>x3592</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2144>x2144</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2097}, writes={x2097})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2140>x2140</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2130>x2130</a>, <a href=IR.html#x2136>x2136</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2144>x2144</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2144>x2144</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2144>x2144</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x2264><a href=IR.html#x2264>x2264</a> = SRAMBankedWrite(mem=<a href=IR.html#x2097>x2097</a>,data=[<a href=IR.html#x2262>x2262</a>],bank=[[0]],ofs=[<a href=IR.html#x3615>x3615</a>],enss=[[<a href=IR.html#x3614>x3614</a>, <a href=IR.html#x3617>x3617</a>, <a href=IR.html#x3616>x3616</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2268>x2268</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2097}, writes={x2097})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2264>x2264</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2257>x2257</a>, <a href=IR.html#x2260>x2260</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2268>x2268</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2268>x2268</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2268>x2268</a>), stage=0, block=0)<br></text>
<text><strong>InCycle</strong>: true<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2257><a href=IR.html#x2257>x2257</a> = SRAMBankedRead(mem=<a href=IR.html#x2097>x2097</a>,bank=[[0]],ofs=[<a href=IR.html#b2255>b2255</a>],enss=[[<a href=IR.html#b2256>b2256</a>, <a href=IR.html#b2087>b2087</a>, <a href=IR.html#b564>b564</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:26<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2258>x2258</a>, <a href=IR.html#x2268>x2268</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2097})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2257>x2257</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2257>x2257</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2268>x2268</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2268>x2268</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 113<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2268>x2268</a>), stage=0, block=0)<br></text>
<text><strong>InCycle</strong>: true<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x378>x378</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x2098><a href=IR.html#x2098>x2098</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_4<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2142>x2142</a>, <a href=IR.html#x2266>x2266</a>, <a href=IR.html#x2272>x2272</a>, <a href=IR.html#x2290>x2290</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2098>x2098</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2290>x2290</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2290>x2290</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2290>x2290</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 8<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2272>x2272</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2142>x2142</a>, <a href=IR.html#x2266>x2266</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x2142><a href=IR.html#x2142>x2142</a> = SRAMBankedWrite(mem=<a href=IR.html#x2098>x2098</a>,data=[<a href=IR.html#x2138>x2138</a>],bank=[[0]],ofs=[<a href=IR.html#x3591>x3591</a>],enss=[[<a href=IR.html#x3590>x3590</a>, <a href=IR.html#x3593>x3593</a>, <a href=IR.html#x3592>x3592</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2144>x2144</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2098}, writes={x2098})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2142>x2142</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2130>x2130</a>, <a href=IR.html#x2136>x2136</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2144>x2144</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2144>x2144</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2144>x2144</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x2266><a href=IR.html#x2266>x2266</a> = SRAMBankedWrite(mem=<a href=IR.html#x2098>x2098</a>,data=[<a href=IR.html#x2262>x2262</a>],bank=[[0]],ofs=[<a href=IR.html#x3615>x3615</a>],enss=[[<a href=IR.html#x3614>x3614</a>, <a href=IR.html#x3617>x3617</a>, <a href=IR.html#x3616>x3616</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2268>x2268</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2098}, writes={x2098})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2266>x2266</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2257>x2257</a>, <a href=IR.html#x2260>x2260</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2268>x2268</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2268>x2268</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2268>x2268</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2272><a href=IR.html#x2272>x2272</a> = SRAMBankedRead(mem=<a href=IR.html#x2098>x2098</a>,bank=[[0]],ofs=[<a href=IR.html#b2085>b2085</a>],enss=[[<a href=IR.html#b2088>b2088</a>, <a href=IR.html#b564>b564</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:49:10<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2273>x2273</a>, <a href=IR.html#x2289>x2289</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2098})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2272>x2272</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2272>x2272</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2289>x2289</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2289>x2289</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 118<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2289>x2289</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x384>x384</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(7),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x2146><a href=IR.html#x2146>x2146</a> = SRAMNew(dims=[1],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: r_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:36:28<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x337, 0035: x40<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2159>x2159</a>, <a href=IR.html#x2181>x2181</a>, <a href=IR.html#x2205>x2205</a>, <a href=IR.html#x2290>x2290</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2146>x2146</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2290>x2290</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2290>x2290</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 71<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2290>x2290</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 3<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x337>x337</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2181>x2181</a>, <a href=IR.html#x2205>x2205</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2159>x2159</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x2159><a href=IR.html#x2159>x2159</a> = SRAMBankedWrite(mem=<a href=IR.html#x2146>x2146</a>,data=[<a href=IR.html#x3070>x3070</a>],bank=[[0]],ofs=[0],enss=[[]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:18<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2160>x2160</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2146}, writes={x2146})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2159>x2159</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2155>x2155</a>, <a href=IR.html#x2148>x2148</a>, <a href=IR.html#x2151>x2151</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2160>x2160</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2160>x2160</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 81<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2160>x2160</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x346>x346</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 20.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(2)</th>
<td>
<h3 id=x2181><a href=IR.html#x2181>x2181</a> = SRAMBankedRead(mem=<a href=IR.html#x2146>x2146</a>,bank=[[0]],ofs=[0],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:29<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2182>x2182</a>, <a href=IR.html#x2189>x2189</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2146})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2181>x2181</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2181>x2181</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2189>x2189</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2189>x2189</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 86<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2189>x2189</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x351>x351</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
<td>
<h3 id=x2205><a href=IR.html#x2205>x2205</a> = SRAMBankedRead(mem=<a href=IR.html#x2146>x2146</a>,bank=[[0]],ofs=[0],enss=[[<a href=IR.html#x2204>x2204</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:77<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2206>x2206</a>, <a href=IR.html#x2215>x2215</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2146})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x2146>x2146</a>, <a href=IR.html#x2204>x2204</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2205>x2205</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2205>x2205</a>, <a href=IR.html#x2204>x2204</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2215>x2215</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2215>x2215</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 98<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2215>x2215</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x362>x362</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(2),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x2147><a href=IR.html#x2147>x2147</a> = SRAMNew(dims=[1],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: r_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:36:28<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x337, 0035: x40<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2172>x2172</a>, <a href=IR.html#x2190>x2190</a>, <a href=IR.html#x2219>x2219</a>, <a href=IR.html#x2290>x2290</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2147>x2147</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2290>x2290</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2290>x2290</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 71<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2290>x2290</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 4<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x337>x337</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2190>x2190</a>, <a href=IR.html#x2219>x2219</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2172>x2172</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x2172><a href=IR.html#x2172>x2172</a> = SRAMBankedWrite(mem=<a href=IR.html#x2147>x2147</a>,data=[<a href=IR.html#x3072>x3072</a>],bank=[[0]],ofs=[0],enss=[[]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:18<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2173>x2173</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2147}, writes={x2147})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2172>x2172</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2168>x2168</a>, <a href=IR.html#x2161>x2161</a>, <a href=IR.html#x2164>x2164</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2173>x2173</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2173>x2173</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 81<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2173>x2173</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x346>x346</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 20.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(2)</th>
<td>
<h3 id=x2190><a href=IR.html#x2190>x2190</a> = SRAMBankedRead(mem=<a href=IR.html#x2147>x2147</a>,bank=[[0]],ofs=[0],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:29<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2191>x2191</a>, <a href=IR.html#x2198>x2198</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2147})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2190>x2190</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2190>x2190</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2198>x2198</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2198>x2198</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 86<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2198>x2198</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x351>x351</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
<td>
<h3 id=x2219><a href=IR.html#x2219>x2219</a> = SRAMBankedRead(mem=<a href=IR.html#x2147>x2147</a>,bank=[[0]],ofs=[0],enss=[[<a href=IR.html#x2218>x2218</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:77<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2220>x2220</a>, <a href=IR.html#x2229>x2229</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2147})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x2147>x2147</a>, <a href=IR.html#x2218>x2218</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2219>x2219</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2219>x2219</a>, <a href=IR.html#x2218>x2218</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2229>x2229</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2229>x2229</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 98<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2229>x2229</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x362>x362</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(3),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x2175><a href=IR.html#x2175>x2175</a> = SRAMNew(dims=[1],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: force_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:40:32<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x348, 0035: x50<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2232>x2232</a>, <a href=IR.html#x2246>x2246</a>, <a href=IR.html#x2290>x2290</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2175>x2175</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2290>x2290</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2290>x2290</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 82<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2290>x2290</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 2<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x348>x348</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2246>x2246</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2232>x2232</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x2232><a href=IR.html#x2232>x2232</a> = SRAMBankedWrite(mem=<a href=IR.html#x2175>x2175</a>,data=[<a href=IR.html#x2217>x2217</a>],bank=[[0]],ofs=[0],enss=[[]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:22<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2233>x2233</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2175}, writes={x2175})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2232>x2232</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2955>x2955</a>, <a href=IR.html#x2956>x2956</a>, <a href=IR.html#x2205>x2205</a>, <a href=IR.html#x2204>x2204</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2233>x2233</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2233>x2233</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 109<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2233>x2233</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x374>x374</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2246><a href=IR.html#x2246>x2246</a> = SRAMBankedRead(mem=<a href=IR.html#x2175>x2175</a>,bank=[[0]],ofs=[0],enss=[[<a href=IR.html#b2242>b2242</a>, <a href=IR.html#b2086>b2086</a>, <a href=IR.html#b564>b564</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:38<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2247>x2247</a>, <a href=IR.html#x2254>x2254</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2175})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2246>x2246</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2246>x2246</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2254>x2254</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2254>x2254</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 115<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2254>x2254</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x380>x380</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x2176><a href=IR.html#x2176>x2176</a> = SRAMNew(dims=[1],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: force_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:40:32<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x348, 0035: x50<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2234>x2234</a>, <a href=IR.html#x2260>x2260</a>, <a href=IR.html#x2290>x2290</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2176>x2176</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2290>x2290</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2290>x2290</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 82<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2290>x2290</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 2<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x348>x348</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2260>x2260</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2234>x2234</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x2234><a href=IR.html#x2234>x2234</a> = SRAMBankedWrite(mem=<a href=IR.html#x2176>x2176</a>,data=[<a href=IR.html#x2231>x2231</a>],bank=[[0]],ofs=[0],enss=[[]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:22<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2235>x2235</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2176}, writes={x2176})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2234>x2234</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2957>x2957</a>, <a href=IR.html#x2958>x2958</a>, <a href=IR.html#x2219>x2219</a>, <a href=IR.html#x2218>x2218</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2235>x2235</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2235>x2235</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 109<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2235>x2235</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x374>x374</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2260><a href=IR.html#x2260>x2260</a> = SRAMBankedRead(mem=<a href=IR.html#x2176>x2176</a>,bank=[[0]],ofs=[0],enss=[[<a href=IR.html#b2256>b2256</a>, <a href=IR.html#b2087>b2087</a>, <a href=IR.html#b564>b564</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:38<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2261>x2261</a>, <a href=IR.html#x2268>x2268</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2176})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2260>x2260</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2260>x2260</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2268>x2268</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2268>x2268</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 115<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2268>x2268</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x380>x380</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x2177><a href=IR.html#x2177>x2177</a> = RegNew(init=false)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Reg[Bit]<br></text>
<text><strong>Aliases</strong>: 0052: x349, 0035: x230<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2187>x2187</a>, <a href=IR.html#x2955>x2955</a>, <a href=IR.html#x2204>x2204</a>, <a href=IR.html#x2290>x2290</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2177>x2177</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2290>x2290</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2290>x2290</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 83<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2290>x2290</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {}: Cyclic: N=1, B=1, alpha=<>, P=<> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 2<br></text>
<text><strong>padding</strong>: []<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x349>x349</a><br></text>
<text><strong>Padding</strong>: []<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2955>x2955</a>, <a href=IR.html#x2204>x2204</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2187>x2187</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x2187><a href=IR.html#x2187>x2187</a> = RegWrite(mem=<a href=IR.html#x2177>x2177</a>,data=<a href=IR.html#x2185>x2185</a>,ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2189>x2189</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2177}, writes={x2177})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x2177>x2177</a>, <a href=IR.html#x2185>x2185</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2187>x2187</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2181>x2181</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2189>x2189</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2189>x2189</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 91<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2189>x2189</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x356>x356</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 2.6<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(2)</th>
<td>
<h3 id=x2955><a href=IR.html#x2955>x2955</a> = RegRead(mem=<a href=IR.html#x2177>x2177</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Aliases</strong>: 0056: x2203<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2217>x2217</a>, <a href=IR.html#x2290>x2290</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x2177})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2955>x2955</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2955>x2955</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2290>x2290</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2217>x2217</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 94<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2217>x2217</a>), stage=-1, block=-1)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x360>x360</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=1,castgroup=[1],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
</td>
<td>
<h3 id=x2204><a href=IR.html#x2204>x2204</a> = RegRead(mem=<a href=IR.html#x2177>x2177</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2205>x2205</a>, <a href=IR.html#x2215>x2215</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x2177})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x2177>x2177</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2204>x2204</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2204>x2204</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2215>x2215</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2215>x2215</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 97<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2215>x2215</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x361>x361</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x2178><a href=IR.html#x2178>x2178</a> = RegNew(init=false)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Reg[Bit]<br></text>
<text><strong>Aliases</strong>: 0052: x349, 0035: x230<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2196>x2196</a>, <a href=IR.html#x2957>x2957</a>, <a href=IR.html#x2218>x2218</a>, <a href=IR.html#x2290>x2290</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2178>x2178</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2290>x2290</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2290>x2290</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 83<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2290>x2290</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {}: Cyclic: N=1, B=1, alpha=<>, P=<> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 3<br></text>
<text><strong>padding</strong>: []<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x349>x349</a><br></text>
<text><strong>Padding</strong>: []<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2957>x2957</a>, <a href=IR.html#x2218>x2218</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2196>x2196</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x2196><a href=IR.html#x2196>x2196</a> = RegWrite(mem=<a href=IR.html#x2178>x2178</a>,data=<a href=IR.html#x2194>x2194</a>,ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2198>x2198</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2178}, writes={x2178})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x2178>x2178</a>, <a href=IR.html#x2194>x2194</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2196>x2196</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2190>x2190</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2198>x2198</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2198>x2198</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 91<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2198>x2198</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x356>x356</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 2.6<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(2)</th>
<td>
<h3 id=x2957><a href=IR.html#x2957>x2957</a> = RegRead(mem=<a href=IR.html#x2178>x2178</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Aliases</strong>: 0056: x2202<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2231>x2231</a>, <a href=IR.html#x2290>x2290</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x2178})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2957>x2957</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2957>x2957</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2290>x2290</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2231>x2231</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 94<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2231>x2231</a>), stage=-1, block=-1)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x360>x360</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(2),muxPort=0,muxOfs=1,castgroup=[1],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
</td>
<td>
<h3 id=x2218><a href=IR.html#x2218>x2218</a> = RegRead(mem=<a href=IR.html#x2178>x2178</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2219>x2219</a>, <a href=IR.html#x2229>x2229</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x2178})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x2178>x2178</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2218>x2218</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2218>x2218</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2229>x2229</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2229>x2229</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 97<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2229>x2229</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x361>x361</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(2),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x2179><a href=IR.html#x2179>x2179</a> = RegNew(init=false)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:24<br></text>
<text><strong>Type</strong>: Reg[Bit]<br></text>
<text><strong>Aliases</strong>: 0052: x350, 0035: x231<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2188>x2188</a>, <a href=IR.html#x2956>x2956</a>, <a href=IR.html#x2290>x2290</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2179>x2179</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2290>x2290</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2290>x2290</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 84<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2290>x2290</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {}: Cyclic: N=1, B=1, alpha=<>, P=<> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 2<br></text>
<text><strong>padding</strong>: []<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x350>x350</a><br></text>
<text><strong>Padding</strong>: []<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2956>x2956</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2188>x2188</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x2188><a href=IR.html#x2188>x2188</a> = RegWrite(mem=<a href=IR.html#x2179>x2179</a>,data=<a href=IR.html#x2186>x2186</a>,ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:24<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2189>x2189</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2179}, writes={x2179})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x2179>x2179</a>, <a href=IR.html#x2186>x2186</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2188>x2188</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2181>x2181</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2189>x2189</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2189>x2189</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 92<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2189>x2189</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x357>x357</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 2.8<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2956><a href=IR.html#x2956>x2956</a> = RegRead(mem=<a href=IR.html#x2179>x2179</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:24<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Aliases</strong>: 0056: x2200<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2217>x2217</a>, <a href=IR.html#x2290>x2290</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x2179})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2956>x2956</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2956>x2956</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2290>x2290</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2217>x2217</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 93<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2217>x2217</a>), stage=-1, block=-1)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x359>x359</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x2180><a href=IR.html#x2180>x2180</a> = RegNew(init=false)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:24<br></text>
<text><strong>Type</strong>: Reg[Bit]<br></text>
<text><strong>Aliases</strong>: 0052: x350, 0035: x231<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2197>x2197</a>, <a href=IR.html#x2958>x2958</a>, <a href=IR.html#x2290>x2290</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2180>x2180</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2290>x2290</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2290>x2290</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 84<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2290>x2290</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {}: Cyclic: N=1, B=1, alpha=<>, P=<> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 3<br></text>
<text><strong>padding</strong>: []<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x350>x350</a><br></text>
<text><strong>Padding</strong>: []<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2958>x2958</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2197>x2197</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x2197><a href=IR.html#x2197>x2197</a> = RegWrite(mem=<a href=IR.html#x2180>x2180</a>,data=<a href=IR.html#x2195>x2195</a>,ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:24<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2198>x2198</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2180}, writes={x2180})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x2180>x2180</a>, <a href=IR.html#x2195>x2195</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2197>x2197</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2190>x2190</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2198>x2198</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2198>x2198</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 92<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2198>x2198</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x357>x357</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 2.8<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2958><a href=IR.html#x2958>x2958</a> = RegRead(mem=<a href=IR.html#x2180>x2180</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:24<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Aliases</strong>: 0056: x2201<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2231>x2231</a>, <a href=IR.html#x2290>x2290</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x2180})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2958>x2958</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2958>x2958</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2290>x2290</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2231>x2231</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 93<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2231>x2231</a>), stage=-1, block=-1)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x359>x359</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(2),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x2297><a href=IR.html#x2297>x2297</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2330>x2330</a>, <a href=IR.html#x2356>x2356</a>, <a href=IR.html#x2461>x2461</a>, <a href=IR.html#x2498>x2498</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2297>x2297</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2498>x2498</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2498>x2498</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2498>x2498</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2356>x2356</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2330>x2330</a>, <a href=IR.html#x2461>x2461</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x2330><a href=IR.html#x2330>x2330</a> = SRAMBankedWrite(mem=<a href=IR.html#x2297>x2297</a>,data=[<a href=IR.html#x2325>x2325</a>],bank=[[0]],ofs=[<a href=IR.html#x3640>x3640</a>],enss=[[<a href=IR.html#x3639>x3639</a>, <a href=IR.html#x3641>x3641</a>, <a href=IR.html#x3638>x3638</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2331>x2331</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2297}, writes={x2297})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2330>x2330</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2317>x2317</a>, <a href=IR.html#x2323>x2323</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2331>x2331</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2331>x2331</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2331>x2331</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x2461><a href=IR.html#x2461>x2461</a> = SRAMBankedWrite(mem=<a href=IR.html#x2297>x2297</a>,data=[<a href=IR.html#x2456>x2456</a>],bank=[[0]],ofs=[<a href=IR.html#x3672>x3672</a>],enss=[[<a href=IR.html#x3671>x3671</a>, <a href=IR.html#x3673>x3673</a>, <a href=IR.html#x3670>x3670</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2462>x2462</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2297}, writes={x2297})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2461>x2461</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2451>x2451</a>, <a href=IR.html#x2454>x2454</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2462>x2462</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2462>x2462</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2462>x2462</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2356><a href=IR.html#x2356>x2356</a> = SRAMBankedRead(mem=<a href=IR.html#x2297>x2297</a>,bank=[[0]],ofs=[0],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:24<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2357>x2357</a>, <a href=IR.html#x2368>x2368</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2297})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2356>x2356</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2356>x2356</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2368>x2368</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2368>x2368</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 73<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2368>x2368</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x338>x338</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x2298><a href=IR.html#x2298>x2298</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_1<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2329>x2329</a>, <a href=IR.html#x2359>x2359</a>, <a href=IR.html#x2460>x2460</a>, <a href=IR.html#x2498>x2498</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2298>x2298</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2498>x2498</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2498>x2498</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2498>x2498</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2359>x2359</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2329>x2329</a>, <a href=IR.html#x2460>x2460</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x2329><a href=IR.html#x2329>x2329</a> = SRAMBankedWrite(mem=<a href=IR.html#x2298>x2298</a>,data=[<a href=IR.html#x2325>x2325</a>],bank=[[0]],ofs=[<a href=IR.html#x3640>x3640</a>],enss=[[<a href=IR.html#x3639>x3639</a>, <a href=IR.html#x3641>x3641</a>, <a href=IR.html#x3638>x3638</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2331>x2331</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2298}, writes={x2298})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2329>x2329</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2317>x2317</a>, <a href=IR.html#x2323>x2323</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2331>x2331</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2331>x2331</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2331>x2331</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x2460><a href=IR.html#x2460>x2460</a> = SRAMBankedWrite(mem=<a href=IR.html#x2298>x2298</a>,data=[<a href=IR.html#x2456>x2456</a>],bank=[[0]],ofs=[<a href=IR.html#x3672>x3672</a>],enss=[[<a href=IR.html#x3671>x3671</a>, <a href=IR.html#x3673>x3673</a>, <a href=IR.html#x3670>x3670</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2462>x2462</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2298}, writes={x2298})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2460>x2460</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2451>x2451</a>, <a href=IR.html#x2454>x2454</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2462>x2462</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2462>x2462</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2462>x2462</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2359><a href=IR.html#x2359>x2359</a> = SRAMBankedRead(mem=<a href=IR.html#x2298>x2298</a>,bank=[[0]],ofs=[1],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:42<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2360>x2360</a>, <a href=IR.html#x2368>x2368</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2298})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2359>x2359</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2359>x2359</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2368>x2368</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2368>x2368</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 75<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2368>x2368</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x340>x340</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x2299><a href=IR.html#x2299>x2299</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_2<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2328>x2328</a>, <a href=IR.html#x2363>x2363</a>, <a href=IR.html#x2459>x2459</a>, <a href=IR.html#x2498>x2498</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2299>x2299</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2498>x2498</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2498>x2498</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2498>x2498</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2363>x2363</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2328>x2328</a>, <a href=IR.html#x2459>x2459</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x2328><a href=IR.html#x2328>x2328</a> = SRAMBankedWrite(mem=<a href=IR.html#x2299>x2299</a>,data=[<a href=IR.html#x2325>x2325</a>],bank=[[0]],ofs=[<a href=IR.html#x3640>x3640</a>],enss=[[<a href=IR.html#x3639>x3639</a>, <a href=IR.html#x3641>x3641</a>, <a href=IR.html#x3638>x3638</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2331>x2331</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2299}, writes={x2299})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2328>x2328</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2317>x2317</a>, <a href=IR.html#x2323>x2323</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2331>x2331</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2331>x2331</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2331>x2331</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x2459><a href=IR.html#x2459>x2459</a> = SRAMBankedWrite(mem=<a href=IR.html#x2299>x2299</a>,data=[<a href=IR.html#x2456>x2456</a>],bank=[[0]],ofs=[<a href=IR.html#x3672>x3672</a>],enss=[[<a href=IR.html#x3671>x3671</a>, <a href=IR.html#x3673>x3673</a>, <a href=IR.html#x3670>x3670</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2462>x2462</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2299}, writes={x2299})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2459>x2459</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2451>x2451</a>, <a href=IR.html#x2454>x2454</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2462>x2462</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2462>x2462</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2462>x2462</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2363><a href=IR.html#x2363>x2363</a> = SRAMBankedRead(mem=<a href=IR.html#x2299>x2299</a>,bank=[[0]],ofs=[2],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:60<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2364>x2364</a>, <a href=IR.html#x2368>x2368</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2299})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2363>x2363</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2363>x2363</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2368>x2368</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2368>x2368</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 78<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2368>x2368</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x343>x343</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x2300><a href=IR.html#x2300>x2300</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_3<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2327>x2327</a>, <a href=IR.html#x2451>x2451</a>, <a href=IR.html#x2458>x2458</a>, <a href=IR.html#x2498>x2498</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2300>x2300</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2498>x2498</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2498>x2498</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2498>x2498</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2451>x2451</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2327>x2327</a>, <a href=IR.html#x2458>x2458</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x2327><a href=IR.html#x2327>x2327</a> = SRAMBankedWrite(mem=<a href=IR.html#x2300>x2300</a>,data=[<a href=IR.html#x2325>x2325</a>],bank=[[0]],ofs=[<a href=IR.html#x3640>x3640</a>],enss=[[<a href=IR.html#x3639>x3639</a>, <a href=IR.html#x3641>x3641</a>, <a href=IR.html#x3638>x3638</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2331>x2331</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2300}, writes={x2300})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2327>x2327</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2317>x2317</a>, <a href=IR.html#x2323>x2323</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2331>x2331</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2331>x2331</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2331>x2331</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x2458><a href=IR.html#x2458>x2458</a> = SRAMBankedWrite(mem=<a href=IR.html#x2300>x2300</a>,data=[<a href=IR.html#x2456>x2456</a>],bank=[[0]],ofs=[<a href=IR.html#x3672>x3672</a>],enss=[[<a href=IR.html#x3671>x3671</a>, <a href=IR.html#x3673>x3673</a>, <a href=IR.html#x3670>x3670</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2462>x2462</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2300}, writes={x2300})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2458>x2458</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2451>x2451</a>, <a href=IR.html#x2454>x2454</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2462>x2462</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2462>x2462</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2462>x2462</a>), stage=0, block=0)<br></text>
<text><strong>InCycle</strong>: true<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2451><a href=IR.html#x2451>x2451</a> = SRAMBankedRead(mem=<a href=IR.html#x2300>x2300</a>,bank=[[0]],ofs=[<a href=IR.html#b2449>b2449</a>],enss=[[<a href=IR.html#b2450>b2450</a>, <a href=IR.html#b2294>b2294</a>, <a href=IR.html#b565>b565</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:26<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2452>x2452</a>, <a href=IR.html#x2462>x2462</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2300})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2451>x2451</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2451>x2451</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2462>x2462</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2462>x2462</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 113<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2462>x2462</a>), stage=0, block=0)<br></text>
<text><strong>InCycle</strong>: true<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x378>x378</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x2301><a href=IR.html#x2301>x2301</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_4<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2326>x2326</a>, <a href=IR.html#x2457>x2457</a>, <a href=IR.html#x2478>x2478</a>, <a href=IR.html#x2498>x2498</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2301>x2301</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2498>x2498</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2498>x2498</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2498>x2498</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 8<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2478>x2478</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2326>x2326</a>, <a href=IR.html#x2457>x2457</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x2326><a href=IR.html#x2326>x2326</a> = SRAMBankedWrite(mem=<a href=IR.html#x2301>x2301</a>,data=[<a href=IR.html#x2325>x2325</a>],bank=[[0]],ofs=[<a href=IR.html#x3640>x3640</a>],enss=[[<a href=IR.html#x3639>x3639</a>, <a href=IR.html#x3641>x3641</a>, <a href=IR.html#x3638>x3638</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2331>x2331</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2301}, writes={x2301})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2326>x2326</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2317>x2317</a>, <a href=IR.html#x2323>x2323</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2331>x2331</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2331>x2331</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2331>x2331</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x2457><a href=IR.html#x2457>x2457</a> = SRAMBankedWrite(mem=<a href=IR.html#x2301>x2301</a>,data=[<a href=IR.html#x2456>x2456</a>],bank=[[0]],ofs=[<a href=IR.html#x3672>x3672</a>],enss=[[<a href=IR.html#x3671>x3671</a>, <a href=IR.html#x3673>x3673</a>, <a href=IR.html#x3670>x3670</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2462>x2462</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2301}, writes={x2301})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2457>x2457</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2451>x2451</a>, <a href=IR.html#x2454>x2454</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2462>x2462</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2462>x2462</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2462>x2462</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2478><a href=IR.html#x2478>x2478</a> = SRAMBankedRead(mem=<a href=IR.html#x2301>x2301</a>,bank=[[0]],ofs=[<a href=IR.html#b2293>b2293</a>],enss=[[<a href=IR.html#b2296>b2296</a>, <a href=IR.html#b565>b565</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:49:10<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2479>x2479</a>, <a href=IR.html#x2497>x2497</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2301})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2478>x2478</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2478>x2478</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2497>x2497</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2497>x2497</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 118<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2497>x2497</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x384>x384</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(7),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x2302><a href=IR.html#x2302>x2302</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2351>x2351</a>, <a href=IR.html#x2369>x2369</a>, <a href=IR.html#x2475>x2475</a>, <a href=IR.html#x2498>x2498</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2302>x2302</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2498>x2498</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2498>x2498</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2498>x2498</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2369>x2369</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2351>x2351</a>, <a href=IR.html#x2475>x2475</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x2351><a href=IR.html#x2351>x2351</a> = SRAMBankedWrite(mem=<a href=IR.html#x2302>x2302</a>,data=[<a href=IR.html#x2346>x2346</a>],bank=[[0]],ofs=[<a href=IR.html#x3653>x3653</a>],enss=[[<a href=IR.html#x3654>x3654</a>, <a href=IR.html#x3651>x3651</a>, <a href=IR.html#x3652>x3652</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2352>x2352</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2302}, writes={x2302})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2351>x2351</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2338>x2338</a>, <a href=IR.html#x2344>x2344</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2352>x2352</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2352>x2352</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2352>x2352</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x2475><a href=IR.html#x2475>x2475</a> = SRAMBankedWrite(mem=<a href=IR.html#x2302>x2302</a>,data=[<a href=IR.html#x2470>x2470</a>],bank=[[0]],ofs=[<a href=IR.html#x3676>x3676</a>],enss=[[<a href=IR.html#x3678>x3678</a>, <a href=IR.html#x3675>x3675</a>, <a href=IR.html#x3677>x3677</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2476>x2476</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2302}, writes={x2302})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2475>x2475</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2465>x2465</a>, <a href=IR.html#x2468>x2468</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2476>x2476</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2476>x2476</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2476>x2476</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2369><a href=IR.html#x2369>x2369</a> = SRAMBankedRead(mem=<a href=IR.html#x2302>x2302</a>,bank=[[0]],ofs=[0],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:24<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2370>x2370</a>, <a href=IR.html#x2381>x2381</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2302})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2369>x2369</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2369>x2369</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2381>x2381</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2381>x2381</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 73<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2381>x2381</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x338>x338</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x2303><a href=IR.html#x2303>x2303</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_1<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2349>x2349</a>, <a href=IR.html#x2372>x2372</a>, <a href=IR.html#x2473>x2473</a>, <a href=IR.html#x2498>x2498</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2303>x2303</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2498>x2498</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2498>x2498</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2498>x2498</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2372>x2372</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2349>x2349</a>, <a href=IR.html#x2473>x2473</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x2349><a href=IR.html#x2349>x2349</a> = SRAMBankedWrite(mem=<a href=IR.html#x2303>x2303</a>,data=[<a href=IR.html#x2346>x2346</a>],bank=[[0]],ofs=[<a href=IR.html#x3653>x3653</a>],enss=[[<a href=IR.html#x3654>x3654</a>, <a href=IR.html#x3651>x3651</a>, <a href=IR.html#x3652>x3652</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2352>x2352</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2303}, writes={x2303})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2349>x2349</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2338>x2338</a>, <a href=IR.html#x2344>x2344</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2352>x2352</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2352>x2352</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2352>x2352</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x2473><a href=IR.html#x2473>x2473</a> = SRAMBankedWrite(mem=<a href=IR.html#x2303>x2303</a>,data=[<a href=IR.html#x2470>x2470</a>],bank=[[0]],ofs=[<a href=IR.html#x3676>x3676</a>],enss=[[<a href=IR.html#x3678>x3678</a>, <a href=IR.html#x3675>x3675</a>, <a href=IR.html#x3677>x3677</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2476>x2476</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2303}, writes={x2303})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2473>x2473</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2465>x2465</a>, <a href=IR.html#x2468>x2468</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2476>x2476</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2476>x2476</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2476>x2476</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2372><a href=IR.html#x2372>x2372</a> = SRAMBankedRead(mem=<a href=IR.html#x2303>x2303</a>,bank=[[0]],ofs=[1],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:42<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2373>x2373</a>, <a href=IR.html#x2381>x2381</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2303})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2372>x2372</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2372>x2372</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2381>x2381</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2381>x2381</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 75<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2381>x2381</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x340>x340</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x2304><a href=IR.html#x2304>x2304</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_2<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2348>x2348</a>, <a href=IR.html#x2376>x2376</a>, <a href=IR.html#x2472>x2472</a>, <a href=IR.html#x2498>x2498</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2304>x2304</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2498>x2498</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2498>x2498</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2498>x2498</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2376>x2376</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2348>x2348</a>, <a href=IR.html#x2472>x2472</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x2348><a href=IR.html#x2348>x2348</a> = SRAMBankedWrite(mem=<a href=IR.html#x2304>x2304</a>,data=[<a href=IR.html#x2346>x2346</a>],bank=[[0]],ofs=[<a href=IR.html#x3653>x3653</a>],enss=[[<a href=IR.html#x3654>x3654</a>, <a href=IR.html#x3651>x3651</a>, <a href=IR.html#x3652>x3652</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2352>x2352</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2304}, writes={x2304})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2348>x2348</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2338>x2338</a>, <a href=IR.html#x2344>x2344</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2352>x2352</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2352>x2352</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2352>x2352</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x2472><a href=IR.html#x2472>x2472</a> = SRAMBankedWrite(mem=<a href=IR.html#x2304>x2304</a>,data=[<a href=IR.html#x2470>x2470</a>],bank=[[0]],ofs=[<a href=IR.html#x3676>x3676</a>],enss=[[<a href=IR.html#x3678>x3678</a>, <a href=IR.html#x3675>x3675</a>, <a href=IR.html#x3677>x3677</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2476>x2476</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2304}, writes={x2304})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2472>x2472</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2465>x2465</a>, <a href=IR.html#x2468>x2468</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2476>x2476</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2476>x2476</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2476>x2476</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2376><a href=IR.html#x2376>x2376</a> = SRAMBankedRead(mem=<a href=IR.html#x2304>x2304</a>,bank=[[0]],ofs=[2],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:60<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2377>x2377</a>, <a href=IR.html#x2381>x2381</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2304})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2376>x2376</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2376>x2376</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2381>x2381</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2381>x2381</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 78<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2381>x2381</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x343>x343</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x2305><a href=IR.html#x2305>x2305</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_3<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2350>x2350</a>, <a href=IR.html#x2465>x2465</a>, <a href=IR.html#x2474>x2474</a>, <a href=IR.html#x2498>x2498</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2305>x2305</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2498>x2498</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2498>x2498</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2498>x2498</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2465>x2465</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2350>x2350</a>, <a href=IR.html#x2474>x2474</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x2350><a href=IR.html#x2350>x2350</a> = SRAMBankedWrite(mem=<a href=IR.html#x2305>x2305</a>,data=[<a href=IR.html#x2346>x2346</a>],bank=[[0]],ofs=[<a href=IR.html#x3653>x3653</a>],enss=[[<a href=IR.html#x3654>x3654</a>, <a href=IR.html#x3651>x3651</a>, <a href=IR.html#x3652>x3652</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2352>x2352</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2305}, writes={x2305})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2350>x2350</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2338>x2338</a>, <a href=IR.html#x2344>x2344</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2352>x2352</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2352>x2352</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2352>x2352</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x2474><a href=IR.html#x2474>x2474</a> = SRAMBankedWrite(mem=<a href=IR.html#x2305>x2305</a>,data=[<a href=IR.html#x2470>x2470</a>],bank=[[0]],ofs=[<a href=IR.html#x3676>x3676</a>],enss=[[<a href=IR.html#x3678>x3678</a>, <a href=IR.html#x3675>x3675</a>, <a href=IR.html#x3677>x3677</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2476>x2476</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2305}, writes={x2305})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2474>x2474</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2465>x2465</a>, <a href=IR.html#x2468>x2468</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2476>x2476</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2476>x2476</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2476>x2476</a>), stage=0, block=0)<br></text>
<text><strong>InCycle</strong>: true<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2465><a href=IR.html#x2465>x2465</a> = SRAMBankedRead(mem=<a href=IR.html#x2305>x2305</a>,bank=[[0]],ofs=[<a href=IR.html#b2463>b2463</a>],enss=[[<a href=IR.html#b2464>b2464</a>, <a href=IR.html#b2295>b2295</a>, <a href=IR.html#b565>b565</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:26<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2466>x2466</a>, <a href=IR.html#x2476>x2476</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2305})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2465>x2465</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2465>x2465</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2476>x2476</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2476>x2476</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 113<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2476>x2476</a>), stage=0, block=0)<br></text>
<text><strong>InCycle</strong>: true<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x378>x378</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x2306><a href=IR.html#x2306>x2306</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_4<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2347>x2347</a>, <a href=IR.html#x2471>x2471</a>, <a href=IR.html#x2480>x2480</a>, <a href=IR.html#x2498>x2498</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2306>x2306</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2498>x2498</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2498>x2498</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2498>x2498</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 8<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2480>x2480</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2347>x2347</a>, <a href=IR.html#x2471>x2471</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x2347><a href=IR.html#x2347>x2347</a> = SRAMBankedWrite(mem=<a href=IR.html#x2306>x2306</a>,data=[<a href=IR.html#x2346>x2346</a>],bank=[[0]],ofs=[<a href=IR.html#x3653>x3653</a>],enss=[[<a href=IR.html#x3654>x3654</a>, <a href=IR.html#x3651>x3651</a>, <a href=IR.html#x3652>x3652</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2352>x2352</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2306}, writes={x2306})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2347>x2347</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2338>x2338</a>, <a href=IR.html#x2344>x2344</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2352>x2352</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2352>x2352</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2352>x2352</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x2471><a href=IR.html#x2471>x2471</a> = SRAMBankedWrite(mem=<a href=IR.html#x2306>x2306</a>,data=[<a href=IR.html#x2470>x2470</a>],bank=[[0]],ofs=[<a href=IR.html#x3676>x3676</a>],enss=[[<a href=IR.html#x3678>x3678</a>, <a href=IR.html#x3675>x3675</a>, <a href=IR.html#x3677>x3677</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2476>x2476</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2306}, writes={x2306})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2471>x2471</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2465>x2465</a>, <a href=IR.html#x2468>x2468</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2476>x2476</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2476>x2476</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2476>x2476</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2480><a href=IR.html#x2480>x2480</a> = SRAMBankedRead(mem=<a href=IR.html#x2306>x2306</a>,bank=[[0]],ofs=[<a href=IR.html#b2293>b2293</a>],enss=[[<a href=IR.html#b2296>b2296</a>, <a href=IR.html#b565>b565</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:49:10<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2481>x2481</a>, <a href=IR.html#x2497>x2497</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2306})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2480>x2480</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2480>x2480</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2497>x2497</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2497>x2497</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 118<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2497>x2497</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x384>x384</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(7),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x2354><a href=IR.html#x2354>x2354</a> = SRAMNew(dims=[1],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: r_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:36:28<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x337, 0035: x40<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2367>x2367</a>, <a href=IR.html#x2389>x2389</a>, <a href=IR.html#x2413>x2413</a>, <a href=IR.html#x2498>x2498</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2354>x2354</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2498>x2498</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2498>x2498</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 71<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2498>x2498</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 3<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x337>x337</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2389>x2389</a>, <a href=IR.html#x2413>x2413</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2367>x2367</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x2367><a href=IR.html#x2367>x2367</a> = SRAMBankedWrite(mem=<a href=IR.html#x2354>x2354</a>,data=[<a href=IR.html#x3082>x3082</a>],bank=[[0]],ofs=[0],enss=[[]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:18<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2368>x2368</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2354}, writes={x2354})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2367>x2367</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2363>x2363</a>, <a href=IR.html#x2356>x2356</a>, <a href=IR.html#x2359>x2359</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2368>x2368</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2368>x2368</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 81<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2368>x2368</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x346>x346</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 20.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(2)</th>
<td>
<h3 id=x2389><a href=IR.html#x2389>x2389</a> = SRAMBankedRead(mem=<a href=IR.html#x2354>x2354</a>,bank=[[0]],ofs=[0],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:29<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2390>x2390</a>, <a href=IR.html#x2397>x2397</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2354})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2389>x2389</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2389>x2389</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2397>x2397</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2397>x2397</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 86<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2397>x2397</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x351>x351</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
<td>
<h3 id=x2413><a href=IR.html#x2413>x2413</a> = SRAMBankedRead(mem=<a href=IR.html#x2354>x2354</a>,bank=[[0]],ofs=[0],enss=[[<a href=IR.html#x2412>x2412</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:77<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2414>x2414</a>, <a href=IR.html#x2423>x2423</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2354})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x2354>x2354</a>, <a href=IR.html#x2412>x2412</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2413>x2413</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2413>x2413</a>, <a href=IR.html#x2412>x2412</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2423>x2423</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2423>x2423</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 98<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2423>x2423</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x362>x362</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(2),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x2355><a href=IR.html#x2355>x2355</a> = SRAMNew(dims=[1],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: r_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:36:28<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x337, 0035: x40<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2380>x2380</a>, <a href=IR.html#x2398>x2398</a>, <a href=IR.html#x2427>x2427</a>, <a href=IR.html#x2498>x2498</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2355>x2355</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2498>x2498</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2498>x2498</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 71<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2498>x2498</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 4<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x337>x337</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2398>x2398</a>, <a href=IR.html#x2427>x2427</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2380>x2380</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x2380><a href=IR.html#x2380>x2380</a> = SRAMBankedWrite(mem=<a href=IR.html#x2355>x2355</a>,data=[<a href=IR.html#x3084>x3084</a>],bank=[[0]],ofs=[0],enss=[[]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:18<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2381>x2381</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2355}, writes={x2355})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2380>x2380</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2376>x2376</a>, <a href=IR.html#x2369>x2369</a>, <a href=IR.html#x2372>x2372</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2381>x2381</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2381>x2381</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 81<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2381>x2381</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x346>x346</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 20.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(2)</th>
<td>
<h3 id=x2398><a href=IR.html#x2398>x2398</a> = SRAMBankedRead(mem=<a href=IR.html#x2355>x2355</a>,bank=[[0]],ofs=[0],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:29<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2399>x2399</a>, <a href=IR.html#x2406>x2406</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2355})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2398>x2398</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2398>x2398</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2406>x2406</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2406>x2406</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 86<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2406>x2406</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x351>x351</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
<td>
<h3 id=x2427><a href=IR.html#x2427>x2427</a> = SRAMBankedRead(mem=<a href=IR.html#x2355>x2355</a>,bank=[[0]],ofs=[0],enss=[[<a href=IR.html#x2426>x2426</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:77<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2428>x2428</a>, <a href=IR.html#x2437>x2437</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2355})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x2355>x2355</a>, <a href=IR.html#x2426>x2426</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2427>x2427</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2427>x2427</a>, <a href=IR.html#x2426>x2426</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2437>x2437</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2437>x2437</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 98<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2437>x2437</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x362>x362</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(3),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x2383><a href=IR.html#x2383>x2383</a> = SRAMNew(dims=[1],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: force_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:40:32<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x348, 0035: x50<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2440>x2440</a>, <a href=IR.html#x2454>x2454</a>, <a href=IR.html#x2498>x2498</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2383>x2383</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2498>x2498</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2498>x2498</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 82<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2498>x2498</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 2<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x348>x348</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2454>x2454</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2440>x2440</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x2440><a href=IR.html#x2440>x2440</a> = SRAMBankedWrite(mem=<a href=IR.html#x2383>x2383</a>,data=[<a href=IR.html#x2425>x2425</a>],bank=[[0]],ofs=[0],enss=[[]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:22<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2441>x2441</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2383}, writes={x2383})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2440>x2440</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2959>x2959</a>, <a href=IR.html#x2960>x2960</a>, <a href=IR.html#x2413>x2413</a>, <a href=IR.html#x2412>x2412</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2441>x2441</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2441>x2441</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 109<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2441>x2441</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x374>x374</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2454><a href=IR.html#x2454>x2454</a> = SRAMBankedRead(mem=<a href=IR.html#x2383>x2383</a>,bank=[[0]],ofs=[0],enss=[[<a href=IR.html#b2450>b2450</a>, <a href=IR.html#b2294>b2294</a>, <a href=IR.html#b565>b565</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:38<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2455>x2455</a>, <a href=IR.html#x2462>x2462</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2383})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2454>x2454</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2454>x2454</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2462>x2462</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2462>x2462</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 115<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2462>x2462</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x380>x380</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x2384><a href=IR.html#x2384>x2384</a> = SRAMNew(dims=[1],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: force_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:40:32<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x348, 0035: x50<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2442>x2442</a>, <a href=IR.html#x2468>x2468</a>, <a href=IR.html#x2498>x2498</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2384>x2384</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2498>x2498</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2498>x2498</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 82<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2498>x2498</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 2<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x348>x348</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2468>x2468</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2442>x2442</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x2442><a href=IR.html#x2442>x2442</a> = SRAMBankedWrite(mem=<a href=IR.html#x2384>x2384</a>,data=[<a href=IR.html#x2439>x2439</a>],bank=[[0]],ofs=[0],enss=[[]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:22<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2443>x2443</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2384}, writes={x2384})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2442>x2442</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2961>x2961</a>, <a href=IR.html#x2962>x2962</a>, <a href=IR.html#x2427>x2427</a>, <a href=IR.html#x2426>x2426</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2443>x2443</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2443>x2443</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 109<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2443>x2443</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x374>x374</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2468><a href=IR.html#x2468>x2468</a> = SRAMBankedRead(mem=<a href=IR.html#x2384>x2384</a>,bank=[[0]],ofs=[0],enss=[[<a href=IR.html#b2464>b2464</a>, <a href=IR.html#b2295>b2295</a>, <a href=IR.html#b565>b565</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:38<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2469>x2469</a>, <a href=IR.html#x2476>x2476</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2384})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2468>x2468</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2468>x2468</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2476>x2476</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2476>x2476</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 115<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2476>x2476</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x380>x380</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x2385><a href=IR.html#x2385>x2385</a> = RegNew(init=false)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Reg[Bit]<br></text>
<text><strong>Aliases</strong>: 0052: x349, 0035: x230<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2395>x2395</a>, <a href=IR.html#x2959>x2959</a>, <a href=IR.html#x2412>x2412</a>, <a href=IR.html#x2498>x2498</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2385>x2385</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2498>x2498</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2498>x2498</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 83<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2498>x2498</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {}: Cyclic: N=1, B=1, alpha=<>, P=<> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 2<br></text>
<text><strong>padding</strong>: []<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x349>x349</a><br></text>
<text><strong>Padding</strong>: []<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2959>x2959</a>, <a href=IR.html#x2412>x2412</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2395>x2395</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x2395><a href=IR.html#x2395>x2395</a> = RegWrite(mem=<a href=IR.html#x2385>x2385</a>,data=<a href=IR.html#x2393>x2393</a>,ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2397>x2397</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2385}, writes={x2385})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x2385>x2385</a>, <a href=IR.html#x2393>x2393</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2395>x2395</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2389>x2389</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2397>x2397</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2397>x2397</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 91<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2397>x2397</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x356>x356</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 2.6<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(2)</th>
<td>
<h3 id=x2959><a href=IR.html#x2959>x2959</a> = RegRead(mem=<a href=IR.html#x2385>x2385</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Aliases</strong>: 0056: x2410<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2425>x2425</a>, <a href=IR.html#x2498>x2498</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x2385})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2959>x2959</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2959>x2959</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2498>x2498</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2425>x2425</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 94<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2425>x2425</a>), stage=-1, block=-1)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x360>x360</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=1,castgroup=[1],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
</td>
<td>
<h3 id=x2412><a href=IR.html#x2412>x2412</a> = RegRead(mem=<a href=IR.html#x2385>x2385</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2413>x2413</a>, <a href=IR.html#x2423>x2423</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x2385})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x2385>x2385</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2412>x2412</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2412>x2412</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2423>x2423</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2423>x2423</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 97<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2423>x2423</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x361>x361</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x2386><a href=IR.html#x2386>x2386</a> = RegNew(init=false)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Reg[Bit]<br></text>
<text><strong>Aliases</strong>: 0052: x349, 0035: x230<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2404>x2404</a>, <a href=IR.html#x2961>x2961</a>, <a href=IR.html#x2426>x2426</a>, <a href=IR.html#x2498>x2498</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2386>x2386</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2498>x2498</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2498>x2498</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 83<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2498>x2498</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {}: Cyclic: N=1, B=1, alpha=<>, P=<> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 3<br></text>
<text><strong>padding</strong>: []<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x349>x349</a><br></text>
<text><strong>Padding</strong>: []<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2961>x2961</a>, <a href=IR.html#x2426>x2426</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2404>x2404</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x2404><a href=IR.html#x2404>x2404</a> = RegWrite(mem=<a href=IR.html#x2386>x2386</a>,data=<a href=IR.html#x2402>x2402</a>,ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2406>x2406</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2386}, writes={x2386})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x2386>x2386</a>, <a href=IR.html#x2402>x2402</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2404>x2404</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2398>x2398</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2406>x2406</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2406>x2406</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 91<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2406>x2406</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x356>x356</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 2.6<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(2)</th>
<td>
<h3 id=x2961><a href=IR.html#x2961>x2961</a> = RegRead(mem=<a href=IR.html#x2386>x2386</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Aliases</strong>: 0056: x2411<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2439>x2439</a>, <a href=IR.html#x2498>x2498</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x2386})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2961>x2961</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2961>x2961</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2498>x2498</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2439>x2439</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 94<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2439>x2439</a>), stage=-1, block=-1)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x360>x360</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(2),muxPort=0,muxOfs=1,castgroup=[1],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
</td>
<td>
<h3 id=x2426><a href=IR.html#x2426>x2426</a> = RegRead(mem=<a href=IR.html#x2386>x2386</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2427>x2427</a>, <a href=IR.html#x2437>x2437</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x2386})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x2386>x2386</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2426>x2426</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2426>x2426</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2437>x2437</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2437>x2437</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 97<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2437>x2437</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x361>x361</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(2),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x2387><a href=IR.html#x2387>x2387</a> = RegNew(init=false)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:24<br></text>
<text><strong>Type</strong>: Reg[Bit]<br></text>
<text><strong>Aliases</strong>: 0052: x350, 0035: x231<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2396>x2396</a>, <a href=IR.html#x2960>x2960</a>, <a href=IR.html#x2498>x2498</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2387>x2387</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2498>x2498</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2498>x2498</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 84<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2498>x2498</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {}: Cyclic: N=1, B=1, alpha=<>, P=<> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 2<br></text>
<text><strong>padding</strong>: []<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x350>x350</a><br></text>
<text><strong>Padding</strong>: []<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2960>x2960</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2396>x2396</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x2396><a href=IR.html#x2396>x2396</a> = RegWrite(mem=<a href=IR.html#x2387>x2387</a>,data=<a href=IR.html#x2394>x2394</a>,ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:24<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2397>x2397</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2387}, writes={x2387})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x2387>x2387</a>, <a href=IR.html#x2394>x2394</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2396>x2396</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2389>x2389</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2397>x2397</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2397>x2397</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 92<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2397>x2397</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x357>x357</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 2.8<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2960><a href=IR.html#x2960>x2960</a> = RegRead(mem=<a href=IR.html#x2387>x2387</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:24<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Aliases</strong>: 0056: x2409<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2425>x2425</a>, <a href=IR.html#x2498>x2498</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x2387})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2960>x2960</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2960>x2960</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2498>x2498</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2425>x2425</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 93<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2425>x2425</a>), stage=-1, block=-1)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x359>x359</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x2388><a href=IR.html#x2388>x2388</a> = RegNew(init=false)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:24<br></text>
<text><strong>Type</strong>: Reg[Bit]<br></text>
<text><strong>Aliases</strong>: 0052: x350, 0035: x231<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2405>x2405</a>, <a href=IR.html#x2962>x2962</a>, <a href=IR.html#x2498>x2498</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2388>x2388</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2498>x2498</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2498>x2498</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 84<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2498>x2498</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {}: Cyclic: N=1, B=1, alpha=<>, P=<> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 3<br></text>
<text><strong>padding</strong>: []<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x350>x350</a><br></text>
<text><strong>Padding</strong>: []<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2962>x2962</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2405>x2405</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x2405><a href=IR.html#x2405>x2405</a> = RegWrite(mem=<a href=IR.html#x2388>x2388</a>,data=<a href=IR.html#x2403>x2403</a>,ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:24<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2406>x2406</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2388}, writes={x2388})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x2388>x2388</a>, <a href=IR.html#x2403>x2403</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2405>x2405</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2398>x2398</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2406>x2406</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2406>x2406</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 92<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2406>x2406</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x357>x357</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 2.8<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2962><a href=IR.html#x2962>x2962</a> = RegRead(mem=<a href=IR.html#x2388>x2388</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:24<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Aliases</strong>: 0056: x2408<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2439>x2439</a>, <a href=IR.html#x2498>x2498</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x2388})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2962>x2962</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2962>x2962</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2498>x2498</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2439>x2439</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 93<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2439>x2439</a>), stage=-1, block=-1)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x359>x359</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(2),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x2505><a href=IR.html#x2505>x2505</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2536>x2536</a>, <a href=IR.html#x2564>x2564</a>, <a href=IR.html#x2667>x2667</a>, <a href=IR.html#x2706>x2706</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2505>x2505</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2706>x2706</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2706>x2706</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2706>x2706</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2564>x2564</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2536>x2536</a>, <a href=IR.html#x2667>x2667</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x2536><a href=IR.html#x2536>x2536</a> = SRAMBankedWrite(mem=<a href=IR.html#x2505>x2505</a>,data=[<a href=IR.html#x2533>x2533</a>],bank=[[0]],ofs=[<a href=IR.html#x3701>x3701</a>],enss=[[<a href=IR.html#x3699>x3699</a>, <a href=IR.html#x3702>x3702</a>, <a href=IR.html#x3700>x3700</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2539>x2539</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2505}, writes={x2505})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2536>x2536</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2525>x2525</a>, <a href=IR.html#x2531>x2531</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2539>x2539</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2539>x2539</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2539>x2539</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x2667><a href=IR.html#x2667>x2667</a> = SRAMBankedWrite(mem=<a href=IR.html#x2505>x2505</a>,data=[<a href=IR.html#x2664>x2664</a>],bank=[[0]],ofs=[<a href=IR.html#x3732>x3732</a>],enss=[[<a href=IR.html#x3733>x3733</a>, <a href=IR.html#x3734>x3734</a>, <a href=IR.html#x3731>x3731</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2670>x2670</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2505}, writes={x2505})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2667>x2667</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2659>x2659</a>, <a href=IR.html#x2662>x2662</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2670>x2670</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2670>x2670</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2670>x2670</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2564><a href=IR.html#x2564>x2564</a> = SRAMBankedRead(mem=<a href=IR.html#x2505>x2505</a>,bank=[[0]],ofs=[0],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:24<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2565>x2565</a>, <a href=IR.html#x2576>x2576</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2505})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2564>x2564</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2564>x2564</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2576>x2576</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2576>x2576</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 73<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2576>x2576</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x338>x338</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x2506><a href=IR.html#x2506>x2506</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_1<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2537>x2537</a>, <a href=IR.html#x2567>x2567</a>, <a href=IR.html#x2668>x2668</a>, <a href=IR.html#x2706>x2706</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2506>x2506</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2706>x2706</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2706>x2706</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2706>x2706</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2567>x2567</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2537>x2537</a>, <a href=IR.html#x2668>x2668</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x2537><a href=IR.html#x2537>x2537</a> = SRAMBankedWrite(mem=<a href=IR.html#x2506>x2506</a>,data=[<a href=IR.html#x2533>x2533</a>],bank=[[0]],ofs=[<a href=IR.html#x3701>x3701</a>],enss=[[<a href=IR.html#x3699>x3699</a>, <a href=IR.html#x3702>x3702</a>, <a href=IR.html#x3700>x3700</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2539>x2539</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2506}, writes={x2506})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2537>x2537</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2525>x2525</a>, <a href=IR.html#x2531>x2531</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2539>x2539</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2539>x2539</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2539>x2539</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x2668><a href=IR.html#x2668>x2668</a> = SRAMBankedWrite(mem=<a href=IR.html#x2506>x2506</a>,data=[<a href=IR.html#x2664>x2664</a>],bank=[[0]],ofs=[<a href=IR.html#x3732>x3732</a>],enss=[[<a href=IR.html#x3733>x3733</a>, <a href=IR.html#x3734>x3734</a>, <a href=IR.html#x3731>x3731</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2670>x2670</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2506}, writes={x2506})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2668>x2668</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2659>x2659</a>, <a href=IR.html#x2662>x2662</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2670>x2670</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2670>x2670</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2670>x2670</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2567><a href=IR.html#x2567>x2567</a> = SRAMBankedRead(mem=<a href=IR.html#x2506>x2506</a>,bank=[[0]],ofs=[1],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:42<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2568>x2568</a>, <a href=IR.html#x2576>x2576</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2506})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2567>x2567</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2567>x2567</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2576>x2576</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2576>x2576</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 75<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2576>x2576</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x340>x340</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x2507><a href=IR.html#x2507>x2507</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_2<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2538>x2538</a>, <a href=IR.html#x2571>x2571</a>, <a href=IR.html#x2669>x2669</a>, <a href=IR.html#x2706>x2706</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2507>x2507</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2706>x2706</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2706>x2706</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2706>x2706</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2571>x2571</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2538>x2538</a>, <a href=IR.html#x2669>x2669</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x2538><a href=IR.html#x2538>x2538</a> = SRAMBankedWrite(mem=<a href=IR.html#x2507>x2507</a>,data=[<a href=IR.html#x2533>x2533</a>],bank=[[0]],ofs=[<a href=IR.html#x3701>x3701</a>],enss=[[<a href=IR.html#x3699>x3699</a>, <a href=IR.html#x3702>x3702</a>, <a href=IR.html#x3700>x3700</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2539>x2539</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2507}, writes={x2507})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2538>x2538</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2525>x2525</a>, <a href=IR.html#x2531>x2531</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2539>x2539</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2539>x2539</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2539>x2539</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x2669><a href=IR.html#x2669>x2669</a> = SRAMBankedWrite(mem=<a href=IR.html#x2507>x2507</a>,data=[<a href=IR.html#x2664>x2664</a>],bank=[[0]],ofs=[<a href=IR.html#x3732>x3732</a>],enss=[[<a href=IR.html#x3733>x3733</a>, <a href=IR.html#x3734>x3734</a>, <a href=IR.html#x3731>x3731</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2670>x2670</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2507}, writes={x2507})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2669>x2669</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2659>x2659</a>, <a href=IR.html#x2662>x2662</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2670>x2670</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2670>x2670</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2670>x2670</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2571><a href=IR.html#x2571>x2571</a> = SRAMBankedRead(mem=<a href=IR.html#x2507>x2507</a>,bank=[[0]],ofs=[2],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:60<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2572>x2572</a>, <a href=IR.html#x2576>x2576</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2507})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2571>x2571</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2571>x2571</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2576>x2576</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2576>x2576</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 78<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2576>x2576</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x343>x343</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x2508><a href=IR.html#x2508>x2508</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_3<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2534>x2534</a>, <a href=IR.html#x2659>x2659</a>, <a href=IR.html#x2665>x2665</a>, <a href=IR.html#x2706>x2706</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2508>x2508</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2706>x2706</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2706>x2706</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2706>x2706</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2659>x2659</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2534>x2534</a>, <a href=IR.html#x2665>x2665</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x2534><a href=IR.html#x2534>x2534</a> = SRAMBankedWrite(mem=<a href=IR.html#x2508>x2508</a>,data=[<a href=IR.html#x2533>x2533</a>],bank=[[0]],ofs=[<a href=IR.html#x3701>x3701</a>],enss=[[<a href=IR.html#x3699>x3699</a>, <a href=IR.html#x3702>x3702</a>, <a href=IR.html#x3700>x3700</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2539>x2539</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2508}, writes={x2508})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2534>x2534</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2525>x2525</a>, <a href=IR.html#x2531>x2531</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2539>x2539</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2539>x2539</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2539>x2539</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x2665><a href=IR.html#x2665>x2665</a> = SRAMBankedWrite(mem=<a href=IR.html#x2508>x2508</a>,data=[<a href=IR.html#x2664>x2664</a>],bank=[[0]],ofs=[<a href=IR.html#x3732>x3732</a>],enss=[[<a href=IR.html#x3733>x3733</a>, <a href=IR.html#x3734>x3734</a>, <a href=IR.html#x3731>x3731</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2670>x2670</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2508}, writes={x2508})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2665>x2665</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2659>x2659</a>, <a href=IR.html#x2662>x2662</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2670>x2670</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2670>x2670</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2670>x2670</a>), stage=0, block=0)<br></text>
<text><strong>InCycle</strong>: true<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2659><a href=IR.html#x2659>x2659</a> = SRAMBankedRead(mem=<a href=IR.html#x2508>x2508</a>,bank=[[0]],ofs=[<a href=IR.html#b2657>b2657</a>],enss=[[<a href=IR.html#b2658>b2658</a>, <a href=IR.html#b2502>b2502</a>, <a href=IR.html#b566>b566</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:26<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2660>x2660</a>, <a href=IR.html#x2670>x2670</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2508})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2659>x2659</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2659>x2659</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2670>x2670</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2670>x2670</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 113<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2670>x2670</a>), stage=0, block=0)<br></text>
<text><strong>InCycle</strong>: true<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x378>x378</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x2509><a href=IR.html#x2509>x2509</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_4<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2535>x2535</a>, <a href=IR.html#x2666>x2666</a>, <a href=IR.html#x2686>x2686</a>, <a href=IR.html#x2706>x2706</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2509>x2509</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2706>x2706</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2706>x2706</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2706>x2706</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 8<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2686>x2686</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2535>x2535</a>, <a href=IR.html#x2666>x2666</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x2535><a href=IR.html#x2535>x2535</a> = SRAMBankedWrite(mem=<a href=IR.html#x2509>x2509</a>,data=[<a href=IR.html#x2533>x2533</a>],bank=[[0]],ofs=[<a href=IR.html#x3701>x3701</a>],enss=[[<a href=IR.html#x3699>x3699</a>, <a href=IR.html#x3702>x3702</a>, <a href=IR.html#x3700>x3700</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2539>x2539</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2509}, writes={x2509})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2535>x2535</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2525>x2525</a>, <a href=IR.html#x2531>x2531</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2539>x2539</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2539>x2539</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2539>x2539</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x2666><a href=IR.html#x2666>x2666</a> = SRAMBankedWrite(mem=<a href=IR.html#x2509>x2509</a>,data=[<a href=IR.html#x2664>x2664</a>],bank=[[0]],ofs=[<a href=IR.html#x3732>x3732</a>],enss=[[<a href=IR.html#x3733>x3733</a>, <a href=IR.html#x3734>x3734</a>, <a href=IR.html#x3731>x3731</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2670>x2670</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2509}, writes={x2509})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2666>x2666</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2659>x2659</a>, <a href=IR.html#x2662>x2662</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2670>x2670</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2670>x2670</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2670>x2670</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2686><a href=IR.html#x2686>x2686</a> = SRAMBankedRead(mem=<a href=IR.html#x2509>x2509</a>,bank=[[0]],ofs=[<a href=IR.html#b2501>b2501</a>],enss=[[<a href=IR.html#b2504>b2504</a>, <a href=IR.html#b566>b566</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:49:10<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2687>x2687</a>, <a href=IR.html#x2705>x2705</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2509})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2686>x2686</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2686>x2686</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2705>x2705</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2705>x2705</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 118<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2705>x2705</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x384>x384</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(7),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x2510><a href=IR.html#x2510>x2510</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2557>x2557</a>, <a href=IR.html#x2577>x2577</a>, <a href=IR.html#x2681>x2681</a>, <a href=IR.html#x2706>x2706</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2510>x2510</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2706>x2706</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2706>x2706</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2706>x2706</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2577>x2577</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2557>x2557</a>, <a href=IR.html#x2681>x2681</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x2557><a href=IR.html#x2557>x2557</a> = SRAMBankedWrite(mem=<a href=IR.html#x2510>x2510</a>,data=[<a href=IR.html#x2554>x2554</a>],bank=[[0]],ofs=[<a href=IR.html#x3712>x3712</a>],enss=[[<a href=IR.html#x3713>x3713</a>, <a href=IR.html#x3715>x3715</a>, <a href=IR.html#x3714>x3714</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2560>x2560</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2510}, writes={x2510})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2557>x2557</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2546>x2546</a>, <a href=IR.html#x2552>x2552</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2560>x2560</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2560>x2560</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2560>x2560</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x2681><a href=IR.html#x2681>x2681</a> = SRAMBankedWrite(mem=<a href=IR.html#x2510>x2510</a>,data=[<a href=IR.html#x2678>x2678</a>],bank=[[0]],ofs=[<a href=IR.html#x3736>x3736</a>],enss=[[<a href=IR.html#x3739>x3739</a>, <a href=IR.html#x3738>x3738</a>, <a href=IR.html#x3737>x3737</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2684>x2684</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2510}, writes={x2510})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2681>x2681</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2673>x2673</a>, <a href=IR.html#x2676>x2676</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2684>x2684</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2684>x2684</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2684>x2684</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2577><a href=IR.html#x2577>x2577</a> = SRAMBankedRead(mem=<a href=IR.html#x2510>x2510</a>,bank=[[0]],ofs=[0],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:24<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2578>x2578</a>, <a href=IR.html#x2589>x2589</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2510})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2577>x2577</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2577>x2577</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2589>x2589</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2589>x2589</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 73<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2589>x2589</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x338>x338</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x2511><a href=IR.html#x2511>x2511</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_1<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2559>x2559</a>, <a href=IR.html#x2580>x2580</a>, <a href=IR.html#x2683>x2683</a>, <a href=IR.html#x2706>x2706</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2511>x2511</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2706>x2706</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2706>x2706</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2706>x2706</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2580>x2580</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2559>x2559</a>, <a href=IR.html#x2683>x2683</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x2559><a href=IR.html#x2559>x2559</a> = SRAMBankedWrite(mem=<a href=IR.html#x2511>x2511</a>,data=[<a href=IR.html#x2554>x2554</a>],bank=[[0]],ofs=[<a href=IR.html#x3712>x3712</a>],enss=[[<a href=IR.html#x3713>x3713</a>, <a href=IR.html#x3715>x3715</a>, <a href=IR.html#x3714>x3714</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2560>x2560</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2511}, writes={x2511})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2559>x2559</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2546>x2546</a>, <a href=IR.html#x2552>x2552</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2560>x2560</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2560>x2560</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2560>x2560</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x2683><a href=IR.html#x2683>x2683</a> = SRAMBankedWrite(mem=<a href=IR.html#x2511>x2511</a>,data=[<a href=IR.html#x2678>x2678</a>],bank=[[0]],ofs=[<a href=IR.html#x3736>x3736</a>],enss=[[<a href=IR.html#x3739>x3739</a>, <a href=IR.html#x3738>x3738</a>, <a href=IR.html#x3737>x3737</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2684>x2684</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2511}, writes={x2511})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2683>x2683</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2673>x2673</a>, <a href=IR.html#x2676>x2676</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2684>x2684</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2684>x2684</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2684>x2684</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2580><a href=IR.html#x2580>x2580</a> = SRAMBankedRead(mem=<a href=IR.html#x2511>x2511</a>,bank=[[0]],ofs=[1],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:42<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2581>x2581</a>, <a href=IR.html#x2589>x2589</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2511})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2580>x2580</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2580>x2580</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2589>x2589</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2589>x2589</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 75<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2589>x2589</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x340>x340</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x2512><a href=IR.html#x2512>x2512</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_2<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2555>x2555</a>, <a href=IR.html#x2584>x2584</a>, <a href=IR.html#x2679>x2679</a>, <a href=IR.html#x2706>x2706</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2512>x2512</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2706>x2706</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2706>x2706</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2706>x2706</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2584>x2584</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2555>x2555</a>, <a href=IR.html#x2679>x2679</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x2555><a href=IR.html#x2555>x2555</a> = SRAMBankedWrite(mem=<a href=IR.html#x2512>x2512</a>,data=[<a href=IR.html#x2554>x2554</a>],bank=[[0]],ofs=[<a href=IR.html#x3712>x3712</a>],enss=[[<a href=IR.html#x3713>x3713</a>, <a href=IR.html#x3715>x3715</a>, <a href=IR.html#x3714>x3714</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2560>x2560</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2512}, writes={x2512})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2555>x2555</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2546>x2546</a>, <a href=IR.html#x2552>x2552</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2560>x2560</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2560>x2560</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2560>x2560</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x2679><a href=IR.html#x2679>x2679</a> = SRAMBankedWrite(mem=<a href=IR.html#x2512>x2512</a>,data=[<a href=IR.html#x2678>x2678</a>],bank=[[0]],ofs=[<a href=IR.html#x3736>x3736</a>],enss=[[<a href=IR.html#x3739>x3739</a>, <a href=IR.html#x3738>x3738</a>, <a href=IR.html#x3737>x3737</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2684>x2684</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2512}, writes={x2512})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2679>x2679</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2673>x2673</a>, <a href=IR.html#x2676>x2676</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2684>x2684</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2684>x2684</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2684>x2684</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2584><a href=IR.html#x2584>x2584</a> = SRAMBankedRead(mem=<a href=IR.html#x2512>x2512</a>,bank=[[0]],ofs=[2],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:60<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2585>x2585</a>, <a href=IR.html#x2589>x2589</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2512})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2584>x2584</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2584>x2584</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2589>x2589</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2589>x2589</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 78<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2589>x2589</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x343>x343</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x2513><a href=IR.html#x2513>x2513</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_3<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2558>x2558</a>, <a href=IR.html#x2673>x2673</a>, <a href=IR.html#x2682>x2682</a>, <a href=IR.html#x2706>x2706</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2513>x2513</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2706>x2706</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2706>x2706</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2706>x2706</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 7<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2673>x2673</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2558>x2558</a>, <a href=IR.html#x2682>x2682</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x2558><a href=IR.html#x2558>x2558</a> = SRAMBankedWrite(mem=<a href=IR.html#x2513>x2513</a>,data=[<a href=IR.html#x2554>x2554</a>],bank=[[0]],ofs=[<a href=IR.html#x3712>x3712</a>],enss=[[<a href=IR.html#x3713>x3713</a>, <a href=IR.html#x3715>x3715</a>, <a href=IR.html#x3714>x3714</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2560>x2560</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2513}, writes={x2513})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2558>x2558</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2546>x2546</a>, <a href=IR.html#x2552>x2552</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2560>x2560</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2560>x2560</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2560>x2560</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x2682><a href=IR.html#x2682>x2682</a> = SRAMBankedWrite(mem=<a href=IR.html#x2513>x2513</a>,data=[<a href=IR.html#x2678>x2678</a>],bank=[[0]],ofs=[<a href=IR.html#x3736>x3736</a>],enss=[[<a href=IR.html#x3739>x3739</a>, <a href=IR.html#x3738>x3738</a>, <a href=IR.html#x3737>x3737</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2684>x2684</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2513}, writes={x2513})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2682>x2682</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2673>x2673</a>, <a href=IR.html#x2676>x2676</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2684>x2684</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2684>x2684</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2684>x2684</a>), stage=0, block=0)<br></text>
<text><strong>InCycle</strong>: true<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2673><a href=IR.html#x2673>x2673</a> = SRAMBankedRead(mem=<a href=IR.html#x2513>x2513</a>,bank=[[0]],ofs=[<a href=IR.html#b2671>b2671</a>],enss=[[<a href=IR.html#b2672>b2672</a>, <a href=IR.html#b2503>b2503</a>, <a href=IR.html#b566>b566</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:26<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2674>x2674</a>, <a href=IR.html#x2684>x2684</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2513})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2673>x2673</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2673>x2673</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2684>x2684</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2684>x2684</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 113<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2684>x2684</a>), stage=0, block=0)<br></text>
<text><strong>InCycle</strong>: true<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x378>x378</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x2514><a href=IR.html#x2514>x2514</a> = SRAMNew(dims=[3],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: tmp_4<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:34:30<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x329, 0035: x31<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2556>x2556</a>, <a href=IR.html#x2680>x2680</a>, <a href=IR.html#x2688>x2688</a>, <a href=IR.html#x2706>x2706</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2514>x2514</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2706>x2706</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2706>x2706</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 63<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2706>x2706</a>), stage=0, block=0)<br></text>
<text><strong>AccumulatorType</strong>: Fold()<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 8<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: Fold()<br></text>
</li>
</ul>
<text><strong>EnableWriteBuffer</strong>: true<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x329>x329</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2688>x2688</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2556>x2556</a>, <a href=IR.html#x2680>x2680</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(2)</th>
<td>
<h3 id=x2556><a href=IR.html#x2556>x2556</a> = SRAMBankedWrite(mem=<a href=IR.html#x2514>x2514</a>,data=[<a href=IR.html#x2554>x2554</a>],bank=[[0]],ofs=[<a href=IR.html#x3712>x3712</a>],enss=[[<a href=IR.html#x3713>x3713</a>, <a href=IR.html#x3715>x3715</a>, <a href=IR.html#x3714>x3714</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:35:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2560>x2560</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2514}, writes={x2514})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2556>x2556</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2546>x2546</a>, <a href=IR.html#x2552>x2552</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2560>x2560</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2560>x2560</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 70<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2560>x2560</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x335>x335</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 25.2<br></text>
</td>
<td>
<h3 id=x2680><a href=IR.html#x2680>x2680</a> = SRAMBankedWrite(mem=<a href=IR.html#x2514>x2514</a>,data=[<a href=IR.html#x2678>x2678</a>],bank=[[0]],ofs=[<a href=IR.html#x3736>x3736</a>],enss=[[<a href=IR.html#x3739>x3739</a>, <a href=IR.html#x3738>x3738</a>, <a href=IR.html#x3737>x3737</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:21<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2684>x2684</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2514}, writes={x2514})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2680>x2680</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2673>x2673</a>, <a href=IR.html#x2676>x2676</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2684>x2684</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2684>x2684</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 117<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2684>x2684</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[1]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x382>x382</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(6),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 14.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2688><a href=IR.html#x2688>x2688</a> = SRAMBankedRead(mem=<a href=IR.html#x2514>x2514</a>,bank=[[0]],ofs=[<a href=IR.html#b2501>b2501</a>],enss=[[<a href=IR.html#b2504>b2504</a>, <a href=IR.html#b566>b566</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:49:10<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2689>x2689</a>, <a href=IR.html#x2705>x2705</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2514})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2688>x2688</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2688>x2688</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2705>x2705</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2705>x2705</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 118<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2705>x2705</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x384>x384</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(7),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x2562><a href=IR.html#x2562>x2562</a> = SRAMNew(dims=[1],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: r_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:36:28<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x337, 0035: x40<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2575>x2575</a>, <a href=IR.html#x2597>x2597</a>, <a href=IR.html#x2621>x2621</a>, <a href=IR.html#x2706>x2706</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2562>x2562</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2706>x2706</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2706>x2706</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 71<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2706>x2706</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 3<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x337>x337</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2597>x2597</a>, <a href=IR.html#x2621>x2621</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2575>x2575</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x2575><a href=IR.html#x2575>x2575</a> = SRAMBankedWrite(mem=<a href=IR.html#x2562>x2562</a>,data=[<a href=IR.html#x3094>x3094</a>],bank=[[0]],ofs=[0],enss=[[]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:18<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2576>x2576</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2562}, writes={x2562})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2575>x2575</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2571>x2571</a>, <a href=IR.html#x2564>x2564</a>, <a href=IR.html#x2567>x2567</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2576>x2576</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2576>x2576</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 81<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2576>x2576</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x346>x346</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 20.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(2)</th>
<td>
<h3 id=x2597><a href=IR.html#x2597>x2597</a> = SRAMBankedRead(mem=<a href=IR.html#x2562>x2562</a>,bank=[[0]],ofs=[0],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:29<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2598>x2598</a>, <a href=IR.html#x2605>x2605</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2562})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2597>x2597</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2597>x2597</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2605>x2605</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2605>x2605</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 86<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2605>x2605</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x351>x351</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
<td>
<h3 id=x2621><a href=IR.html#x2621>x2621</a> = SRAMBankedRead(mem=<a href=IR.html#x2562>x2562</a>,bank=[[0]],ofs=[0],enss=[[<a href=IR.html#x2620>x2620</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:77<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2622>x2622</a>, <a href=IR.html#x2631>x2631</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2562})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x2562>x2562</a>, <a href=IR.html#x2620>x2620</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2621>x2621</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2621>x2621</a>, <a href=IR.html#x2620>x2620</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2631>x2631</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2631>x2631</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 98<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2631>x2631</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x362>x362</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(2),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x2563><a href=IR.html#x2563>x2563</a> = SRAMNew(dims=[1],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: r_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:36:28<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x337, 0035: x40<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2588>x2588</a>, <a href=IR.html#x2606>x2606</a>, <a href=IR.html#x2635>x2635</a>, <a href=IR.html#x2706>x2706</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2563>x2563</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2706>x2706</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2706>x2706</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 71<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2706>x2706</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 4<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x337>x337</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2606>x2606</a>, <a href=IR.html#x2635>x2635</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2588>x2588</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x2588><a href=IR.html#x2588>x2588</a> = SRAMBankedWrite(mem=<a href=IR.html#x2563>x2563</a>,data=[<a href=IR.html#x3096>x3096</a>],bank=[[0]],ofs=[0],enss=[[]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:37:18<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2589>x2589</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2563}, writes={x2563})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2588>x2588</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2584>x2584</a>, <a href=IR.html#x2577>x2577</a>, <a href=IR.html#x2580>x2580</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2589>x2589</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2589>x2589</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 81<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2589>x2589</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x346>x346</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 20.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(2)</th>
<td>
<h3 id=x2606><a href=IR.html#x2606>x2606</a> = SRAMBankedRead(mem=<a href=IR.html#x2563>x2563</a>,bank=[[0]],ofs=[0],enss=[[]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:29<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2607>x2607</a>, <a href=IR.html#x2614>x2614</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2563})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2606>x2606</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2606>x2606</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2614>x2614</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2614>x2614</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 86<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2614>x2614</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x351>x351</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
<td>
<h3 id=x2635><a href=IR.html#x2635>x2635</a> = SRAMBankedRead(mem=<a href=IR.html#x2563>x2563</a>,bank=[[0]],ofs=[0],enss=[[<a href=IR.html#x2634>x2634</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:77<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2636>x2636</a>, <a href=IR.html#x2645>x2645</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2563})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x2563>x2563</a>, <a href=IR.html#x2634>x2634</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2635>x2635</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2635>x2635</a>, <a href=IR.html#x2634>x2634</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2645>x2645</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2645>x2645</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 98<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2645>x2645</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x362>x362</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(3),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x2591><a href=IR.html#x2591>x2591</a> = SRAMNew(dims=[1],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: force_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:40:32<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x348, 0035: x50<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2648>x2648</a>, <a href=IR.html#x2662>x2662</a>, <a href=IR.html#x2706>x2706</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2591>x2591</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2706>x2706</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2706>x2706</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 82<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2706>x2706</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 2<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x348>x348</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2662>x2662</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2648>x2648</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x2648><a href=IR.html#x2648>x2648</a> = SRAMBankedWrite(mem=<a href=IR.html#x2591>x2591</a>,data=[<a href=IR.html#x2633>x2633</a>],bank=[[0]],ofs=[0],enss=[[]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:22<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2649>x2649</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2591}, writes={x2591})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2648>x2648</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2963>x2963</a>, <a href=IR.html#x2964>x2964</a>, <a href=IR.html#x2621>x2621</a>, <a href=IR.html#x2620>x2620</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2649>x2649</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2649>x2649</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 109<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2649>x2649</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x374>x374</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2662><a href=IR.html#x2662>x2662</a> = SRAMBankedRead(mem=<a href=IR.html#x2591>x2591</a>,bank=[[0]],ofs=[0],enss=[[<a href=IR.html#b2658>b2658</a>, <a href=IR.html#b2502>b2502</a>, <a href=IR.html#b566>b566</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:38<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2663>x2663</a>, <a href=IR.html#x2670>x2670</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2591})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2662>x2662</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2662>x2662</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2670>x2670</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2670>x2670</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 115<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2670>x2670</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x380>x380</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x2592><a href=IR.html#x2592>x2592</a> = SRAMNew(dims=[1],evidence$1=SRAM1[Fix[TRUE,_10,_22]])</h3>
<text><strong>Name</strong>: force_0<br></text>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:40:32<br></text>
<text><strong>Type</strong>: SRAM1[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Aliases</strong>: 0052: x348, 0035: x50<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2650>x2650</a>, <a href=IR.html#x2676>x2676</a>, <a href=IR.html#x2706>x2706</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2592>x2592</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2706>x2706</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2706>x2706</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 82<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2706>x2706</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 2<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x348>x348</a><br></text>
<text><strong>Padding</strong>: [0]<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2676>x2676</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2650>x2650</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x2650><a href=IR.html#x2650>x2650</a> = SRAMBankedWrite(mem=<a href=IR.html#x2592>x2592</a>,data=[<a href=IR.html#x2647>x2647</a>],bank=[[0]],ofs=[0],enss=[[]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:22<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2651>x2651</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2592}, writes={x2592})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2650>x2650</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2965>x2965</a>, <a href=IR.html#x2966>x2966</a>, <a href=IR.html#x2635>x2635</a>, <a href=IR.html#x2634>x2634</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2651>x2651</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2651>x2651</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 109<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2651>x2651</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x374>x374</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2676><a href=IR.html#x2676>x2676</a> = SRAMBankedRead(mem=<a href=IR.html#x2592>x2592</a>,bank=[[0]],ofs=[0],enss=[[<a href=IR.html#b2672>b2672</a>, <a href=IR.html#b2503>b2503</a>, <a href=IR.html#b566>b566</a>]],evidence$4=Vec[Fix[TRUE,_10,_22]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:46:38<br></text>
<text><strong>Type</strong>: Vec[Fix[TRUE,_10,_22]]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2677>x2677</a>, <a href=IR.html#x2684>x2684</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2592})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2676>x2676</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2676>x2676</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2684>x2684</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2684>x2684</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 115<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2684>x2684</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x380>x380</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x2593><a href=IR.html#x2593>x2593</a> = RegNew(init=false)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Reg[Bit]<br></text>
<text><strong>Aliases</strong>: 0052: x349, 0035: x230<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2603>x2603</a>, <a href=IR.html#x2963>x2963</a>, <a href=IR.html#x2620>x2620</a>, <a href=IR.html#x2706>x2706</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2593>x2593</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2706>x2706</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2706>x2706</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 83<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2706>x2706</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {}: Cyclic: N=1, B=1, alpha=<>, P=<> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 2<br></text>
<text><strong>padding</strong>: []<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x349>x349</a><br></text>
<text><strong>Padding</strong>: []<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2963>x2963</a>, <a href=IR.html#x2620>x2620</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2603>x2603</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x2603><a href=IR.html#x2603>x2603</a> = RegWrite(mem=<a href=IR.html#x2593>x2593</a>,data=<a href=IR.html#x2601>x2601</a>,ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2605>x2605</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2593}, writes={x2593})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x2593>x2593</a>, <a href=IR.html#x2601>x2601</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2603>x2603</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2597>x2597</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2605>x2605</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2605>x2605</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 91<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2605>x2605</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x356>x356</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 2.6<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(2)</th>
<td>
<h3 id=x2963><a href=IR.html#x2963>x2963</a> = RegRead(mem=<a href=IR.html#x2593>x2593</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Aliases</strong>: 0056: x2619<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2633>x2633</a>, <a href=IR.html#x2706>x2706</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x2593})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2963>x2963</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2963>x2963</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2706>x2706</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2633>x2633</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 94<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2633>x2633</a>), stage=-1, block=-1)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x360>x360</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=1,castgroup=[1],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
</td>
<td>
<h3 id=x2620><a href=IR.html#x2620>x2620</a> = RegRead(mem=<a href=IR.html#x2593>x2593</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2621>x2621</a>, <a href=IR.html#x2631>x2631</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x2593})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x2593>x2593</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2620>x2620</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2620>x2620</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2631>x2631</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2631>x2631</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 97<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2631>x2631</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x361>x361</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x2594><a href=IR.html#x2594>x2594</a> = RegNew(init=false)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Reg[Bit]<br></text>
<text><strong>Aliases</strong>: 0052: x349, 0035: x230<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2612>x2612</a>, <a href=IR.html#x2965>x2965</a>, <a href=IR.html#x2634>x2634</a>, <a href=IR.html#x2706>x2706</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2594>x2594</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2706>x2706</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2706>x2706</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 83<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2706>x2706</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {}: Cyclic: N=1, B=1, alpha=<>, P=<> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 3<br></text>
<text><strong>padding</strong>: []<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x349>x349</a><br></text>
<text><strong>Padding</strong>: []<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2965>x2965</a>, <a href=IR.html#x2634>x2634</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2612>x2612</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x2612><a href=IR.html#x2612>x2612</a> = RegWrite(mem=<a href=IR.html#x2594>x2594</a>,data=<a href=IR.html#x2610>x2610</a>,ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2614>x2614</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2594}, writes={x2594})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x2594>x2594</a>, <a href=IR.html#x2610>x2610</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2612>x2612</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2606>x2606</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2614>x2614</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2614>x2614</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 91<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2614>x2614</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x356>x356</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 2.6<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(2)</th>
<td>
<h3 id=x2965><a href=IR.html#x2965>x2965</a> = RegRead(mem=<a href=IR.html#x2594>x2594</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Aliases</strong>: 0056: x2618<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2647>x2647</a>, <a href=IR.html#x2706>x2706</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x2594})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2965>x2965</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2965>x2965</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2706>x2706</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2647>x2647</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 94<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2647>x2647</a>), stage=-1, block=-1)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x360>x360</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(2),muxPort=0,muxOfs=1,castgroup=[1],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
</td>
<td>
<h3 id=x2634><a href=IR.html#x2634>x2634</a> = RegRead(mem=<a href=IR.html#x2594>x2594</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:43<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2635>x2635</a>, <a href=IR.html#x2645>x2645</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x2594})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x2594>x2594</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2634>x2634</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2634>x2634</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2645>x2645</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2645>x2645</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 97<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2645>x2645</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x361>x361</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(2),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x2595><a href=IR.html#x2595>x2595</a> = RegNew(init=false)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:24<br></text>
<text><strong>Type</strong>: Reg[Bit]<br></text>
<text><strong>Aliases</strong>: 0052: x350, 0035: x231<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2604>x2604</a>, <a href=IR.html#x2964>x2964</a>, <a href=IR.html#x2706>x2706</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2595>x2595</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2706>x2706</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2706>x2706</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 84<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2706>x2706</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {}: Cyclic: N=1, B=1, alpha=<>, P=<> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 2<br></text>
<text><strong>padding</strong>: []<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x350>x350</a><br></text>
<text><strong>Padding</strong>: []<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2964>x2964</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2604>x2604</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x2604><a href=IR.html#x2604>x2604</a> = RegWrite(mem=<a href=IR.html#x2595>x2595</a>,data=<a href=IR.html#x2602>x2602</a>,ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:24<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2605>x2605</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2595}, writes={x2595})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x2595>x2595</a>, <a href=IR.html#x2602>x2602</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2604>x2604</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2597>x2597</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2605>x2605</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2605>x2605</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 92<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2605>x2605</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x357>x357</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 2.8<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2964><a href=IR.html#x2964>x2964</a> = RegRead(mem=<a href=IR.html#x2595>x2595</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:24<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Aliases</strong>: 0056: x2616<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2633>x2633</a>, <a href=IR.html#x2706>x2706</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x2595})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2964>x2964</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2964>x2964</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2706>x2706</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2633>x2633</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 93<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2633>x2633</a>), stage=-1, block=-1)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x359>x359</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(1),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x2596><a href=IR.html#x2596>x2596</a> = RegNew(init=false)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:24<br></text>
<text><strong>Type</strong>: Reg[Bit]<br></text>
<text><strong>Aliases</strong>: 0052: x350, 0035: x231<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2613>x2613</a>, <a href=IR.html#x2966>x2966</a>, <a href=IR.html#x2706>x2706</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2596>x2596</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2706>x2706</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2706>x2706</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 84<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2706>x2706</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {}: Cyclic: N=1, B=1, alpha=<>, P=<> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 3<br></text>
<text><strong>padding</strong>: []<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x350>x350</a><br></text>
<text><strong>Padding</strong>: []<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2966>x2966</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2613>x2613</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x2613><a href=IR.html#x2613>x2613</a> = RegWrite(mem=<a href=IR.html#x2596>x2596</a>,data=<a href=IR.html#x2611>x2611</a>,ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:24<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2614>x2614</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2596}, writes={x2596})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x2596>x2596</a>, <a href=IR.html#x2611>x2611</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2613>x2613</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2606>x2606</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2614>x2614</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2614>x2614</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 92<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2614>x2614</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x357>x357</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 2.8<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2966><a href=IR.html#x2966>x2966</a> = RegRead(mem=<a href=IR.html#x2596>x2596</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:44:24<br></text>
<text><strong>Type</strong>: Bit<br></text>
<text><strong>Aliases</strong>: 0056: x2617<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2647>x2647</a>, <a href=IR.html#x2706>x2706</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x2596})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2966>x2966</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2966>x2966</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2706>x2706</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2647>x2647</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 93<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2647>x2647</a>), stage=-1, block=-1)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x359>x359</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(2),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x2860><a href=IR.html#x2860>x2860</a> = StreamOutNew(bus=BurstCmdBus())</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:54:16<br></text>
<text><strong>Type</strong>: StreamOut[BurstCmd]<br></text>
<text><strong>Aliases</strong>: 0052: x397, 0035: x167<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2885>x2885</a>, <a href=IR.html#x2911>x2911</a>, <a href=IR.html#x2916>x2916</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2860>x2860</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>AlignedTransfer</strong>: false<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2916>x2916</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2916>x2916</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 130<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2916>x2916</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 1<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>Writers</strong>: [<a href=IR.html#x2885>x2885</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x2885><a href=IR.html#x2885>x2885</a> = StreamOutBankedWrite(mem=<a href=IR.html#x2860>x2860</a>,data=[<a href=IR.html#x2883>x2883</a>],enss=[[<a href=IR.html#x3823>x3823</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:54:16<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2889>x2889</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2860}, writes={x2860})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x2860>x2860</a>, <a href=IR.html#x2883>x2883</a>, <a href=IR.html#x3823>x3823</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2885>x2885</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2889>x2889</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2889>x2889</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 156<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2889>x2889</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x420>x420</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 4.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x2861><a href=IR.html#x2861>x2861</a> = StreamOutNew(bus=BurstFullDataBus())</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:54:16<br></text>
<text><strong>Type</strong>: StreamOut[Tup2[Fix[TRUE,_10,_22],Bit]]<br></text>
<text><strong>Aliases</strong>: 0052: x398, 0035: x168<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2908>x2908</a>, <a href=IR.html#x2911>x2911</a>, <a href=IR.html#x2916>x2916</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2861>x2861</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2916>x2916</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2916>x2916</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 131<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2916>x2916</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 1<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>Writers</strong>: [<a href=IR.html#x2908>x2908</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x2908><a href=IR.html#x2908>x2908</a> = StreamOutBankedWrite(mem=<a href=IR.html#x2861>x2861</a>,data=[<a href=IR.html#x2907>x2907</a>],enss=[[<a href=IR.html#x3829>x3829</a>]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:54:16<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2909>x2909</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2861}, writes={x2861})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x2861>x2861</a>, <a href=IR.html#x2907>x2907</a>, <a href=IR.html#x3829>x3829</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2908>x2908</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2905>x2905</a>, <a href=IR.html#x2895>x2895</a>, <a href=IR.html#x2897>x2897</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2909>x2909</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2909>x2909</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 172<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2909>x2909</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x436>x436</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 24.2<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x2862><a href=IR.html#x2862>x2862</a> = StreamInNew(bus=BurstAckBus())</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:54:16<br></text>
<text><strong>Type</strong>: StreamIn[Bit]<br></text>
<text><strong>Aliases</strong>: 0052: x399, 0035: x169<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2911>x2911</a>, <a href=IR.html#x2912>x2912</a>, <a href=IR.html#x2916>x2916</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2862>x2862</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2916>x2916</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2916>x2916</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 132<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2916>x2916</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {0}: Cyclic: N=1, B=1, alpha=<1>, P=<1> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 1<br></text>
<text><strong>padding</strong>: [0]<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>Readers</strong>: [<a href=IR.html#x2912>x2912</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2912><a href=IR.html#x2912>x2912</a> = StreamInBankedRead(mem=<a href=IR.html#x2862>x2862</a>,enss=[[]])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:54:16<br></text>
<text><strong>Type</strong>: Vec[Bit]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2914>x2914</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2862}, writes={x2862})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x2862>x2862</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2912>x2912</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2912>x2912</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2914>x2914</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2914>x2914</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 175<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2914>x2914</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x440>x440</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x2867><a href=IR.html#x2867>x2867</a> = RegNew(init=0)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:54:16<br></text>
<text><strong>Type</strong>: Reg[Fix[TRUE,_32,_0]]<br></text>
<text><strong>Aliases</strong>: 0052: x402, 0035: x170<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2886>x2886</a>, <a href=IR.html#x2895>x2895</a>, <a href=IR.html#x2910>x2910</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2867>x2867</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2910>x2910</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2910>x2910</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 137<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2910>x2910</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {}: Cyclic: N=1, B=1, alpha=<>, P=<> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 1<br></text>
<text><strong>padding</strong>: []<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x402>x402</a><br></text>
<text><strong>Padding</strong>: []<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2895>x2895</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2886>x2886</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x2886><a href=IR.html#x2886>x2886</a> = RegWrite(mem=<a href=IR.html#x2867>x2867</a>,data=<a href=IR.html#x2874>x2874</a>,ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:54:16<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2889>x2889</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2867}, writes={x2867})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x2867>x2867</a>, <a href=IR.html#x2874>x2874</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2886>x2886</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2889>x2889</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2889>x2889</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 157<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2889>x2889</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x421>x421</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 2.6<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2895><a href=IR.html#x2895>x2895</a> = RegRead(mem=<a href=IR.html#x2867>x2867</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:54:16<br></text>
<text><strong>Type</strong>: Fix[TRUE,_32,_0]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2896>x2896</a>, <a href=IR.html#x2900>x2900</a>, <a href=IR.html#x2909>x2909</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x2867})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x2867>x2867</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2895>x2895</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2895>x2895</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2909>x2909</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2909>x2909</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 164<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2909>x2909</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x428>x428</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x2868><a href=IR.html#x2868>x2868</a> = RegNew(init=0)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:54:16<br></text>
<text><strong>Type</strong>: Reg[Fix[TRUE,_32,_0]]<br></text>
<text><strong>Aliases</strong>: 0052: x403, 0035: x171<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2887>x2887</a>, <a href=IR.html#x2897>x2897</a>, <a href=IR.html#x2910>x2910</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2868>x2868</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2910>x2910</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2910>x2910</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 138<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2910>x2910</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {}: Cyclic: N=1, B=1, alpha=<>, P=<> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 1<br></text>
<text><strong>padding</strong>: []<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x403>x403</a><br></text>
<text><strong>Padding</strong>: []<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2897>x2897</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2887>x2887</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x2887><a href=IR.html#x2887>x2887</a> = RegWrite(mem=<a href=IR.html#x2868>x2868</a>,data=<a href=IR.html#x2875>x2875</a>,ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:54:16<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2889>x2889</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2868}, writes={x2868})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x2868>x2868</a>, <a href=IR.html#x2875>x2875</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2887>x2887</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2889>x2889</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2889>x2889</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 158<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2889>x2889</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x422>x422</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 3.6<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2897><a href=IR.html#x2897>x2897</a> = RegRead(mem=<a href=IR.html#x2868>x2868</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:54:16<br></text>
<text><strong>Type</strong>: Fix[TRUE,_32,_0]<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2898>x2898</a>, <a href=IR.html#x2909>x2909</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x2868})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x2868>x2868</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2897>x2897</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2897>x2897</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2909>x2909</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2909>x2909</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 166<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2909>x2909</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x430>x430</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 0.0<br></text>
</td>
</tr>
</tbody>
</table>
<h3 id=x2869><a href=IR.html#x2869>x2869</a> = RegNew(init=0)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:54:16<br></text>
<text><strong>Type</strong>: Reg[Fix[TRUE,_32,_0]]<br></text>
<text><strong>Aliases</strong>: 0052: x404, 0035: x172<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2888>x2888</a>, <a href=IR.html#x2967>x2967</a>, <a href=IR.html#x2910>x2910</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: Mutable<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2869>x2869</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2910>x2910</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2910>x2910</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 139<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2910>x2910</a>), stage=0, block=0)<br></text>
<text><strong>BroadcastAddress</strong>: false<br></text>
<text><strong>Duplicates</strong><br></text>
<ul style=list-style-type:disc>
<li>
<text><strong>banking</strong><br></text>
<ul style=list-style-type:none>
<li>Dims {}: Cyclic: N=1, B=1, alpha=<>, P=<> (1 solutions, 0 checks)</li>
</ul>
<text><strong>depth</strong>: 1<br></text>
<text><strong>padding</strong>: []<br></text>
<text><strong>accType</strong>: None()<br></text>
</li>
</ul>
<text><strong>OriginalSym</strong>: <a href=IR.html#x404>x404</a><br></text>
<text><strong>Padding</strong>: []<br></text>
<text><strong>Readers</strong>: [<a href=IR.html#x2967>x2967</a>]<br></text>
<text><strong>Writers</strong>: [<a href=IR.html#x2888>x2888</a>]<br></text>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>writers(1)</th>
<td>
<h3 id=x2888><a href=IR.html#x2888>x2888</a> = RegWrite(mem=<a href=IR.html#x2869>x2869</a>,data=<a href=IR.html#x2878>x2878</a>,ens=[])</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:54:16<br></text>
<text><strong>Type</strong>: Void<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2889>x2889</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (reads={x2869}, writes={x2869})<br></text>
<text><strong>NestedInputs</strong>: [<a href=IR.html#x2869>x2869</a>, <a href=IR.html#x2878>x2878</a>]<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2888>x2888</a>]<br></text>
<text><strong>ReadUses</strong>: []<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2889>x2889</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2889>x2889</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 159<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2889>x2889</a>), stage=0, block=0)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x423>x423</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
<text><strong>FullDelay</strong>: 4.0<br></text>
</td>
</tr>
</tbody>
</table>
<table border=3 cellpadding=10 cellspacing=10>
<tbody>
<tr>
<th>readers(1)</th>
<td>
<h3 id=x2967><a href=IR.html#x2967>x2967</a> = RegRead(mem=<a href=IR.html#x2869>x2869</a>)</h3>
<text><strong>SrcCtx</strong>: ProjectTemplate.scala:54:16<br></text>
<text><strong>Type</strong>: Fix[TRUE,_32,_0]<br></text>
<text><strong>Aliases</strong>: 0056: x2890<br></text>
<text><strong>Consumers</strong>: [<a href=IR.html#x2891>x2891</a>, <a href=IR.html#x2910>x2910</a>]<br></text>
<text><strong>DeepAliases</strong>: []<br></text>
<text><strong>Effects</strong>: (unique=true, reads={x2869})<br></text>
<text><strong>ShallowAliases</strong>: [<a href=IR.html#x2967>x2967</a>]<br></text>
<text><strong>ReadUses</strong>: [<a href=IR.html#x2967>x2967</a>]<br></text>
<text><strong>DefiningBlk</strong>: Blk(s=Some(<a href=IR.html#x2910>x2910</a>), block=0)<br></text>
<text><strong>ParentCtrl</strong>: Ctrl(s=Some(<a href=IR.html#x2909>x2909</a>), stage=-1)<br></text>
<text><strong>ProgramOrder</strong>: 160<br></text>
<text><strong>ScopeCtrl</strong>: Scope(s=Some(<a href=IR.html#x2909>x2909</a>), stage=-1, block=-1)<br></text>
<text><strong>Dispatch</strong>: {[]:[0]}<br></text>
<text><strong>GroupId</strong>: {[]:[0]}<br></text>
<text><strong>OriginalSym</strong>: <a href=IR.html#x425>x425</a><br></text>
<text><strong>Ports</strong>: {0:{[]:Port(bufferPort=Some(0),muxPort=0,muxOfs=0,castgroup=[0],broadcast=[0])}}<br></text>
<text><strong>SegmentMapping</strong>: {0:0}<br></text>
</td>
</tr>
</tbody>
</table>
