module test_fms (
    input clk,  // clock
    input rst,  // reset
    output seg,
    output out_true,
    output out_calc
  ) {
  fsm fsm_test(.clk(),.rst(rst))={s0,s1,s2,s3,s4,s5,s6,s7,s8,s9,s10,s11,s12,s13,}
  always {
    out = 0;
  }
}
