
fordon.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  000001d4  00000248  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         000001d4  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .stab         000006cc  00000000  00000000  00000248  2**2
                  CONTENTS, READONLY, DEBUGGING
  3 .stabstr      00000085  00000000  00000000  00000914  2**0
                  CONTENTS, READONLY, DEBUGGING
  4 .debug_aranges 00000100  00000000  00000000  000009a0  2**3
                  CONTENTS, READONLY, DEBUGGING
  5 .debug_info   0000071f  00000000  00000000  00000aa0  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_abbrev 00000312  00000000  00000000  000011bf  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_line   000006ba  00000000  00000000  000014d1  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_frame  00000134  00000000  00000000  00001b8c  2**2
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_str    0000021c  00000000  00000000  00001cc0  2**0
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_loc    0000003e  00000000  00000000  00001edc  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 46 00 	jmp	0x8c	; 0x8c <__ctors_end>
   4:	0c 94 66 00 	jmp	0xcc	; 0xcc <__bad_interrupt>
   8:	0c 94 66 00 	jmp	0xcc	; 0xcc <__bad_interrupt>
   c:	0c 94 66 00 	jmp	0xcc	; 0xcc <__bad_interrupt>
  10:	0c 94 66 00 	jmp	0xcc	; 0xcc <__bad_interrupt>
  14:	0c 94 66 00 	jmp	0xcc	; 0xcc <__bad_interrupt>
  18:	0c 94 66 00 	jmp	0xcc	; 0xcc <__bad_interrupt>
  1c:	0c 94 66 00 	jmp	0xcc	; 0xcc <__bad_interrupt>
  20:	0c 94 66 00 	jmp	0xcc	; 0xcc <__bad_interrupt>
  24:	0c 94 66 00 	jmp	0xcc	; 0xcc <__bad_interrupt>
  28:	0c 94 66 00 	jmp	0xcc	; 0xcc <__bad_interrupt>
  2c:	0c 94 66 00 	jmp	0xcc	; 0xcc <__bad_interrupt>
  30:	0c 94 66 00 	jmp	0xcc	; 0xcc <__bad_interrupt>
  34:	0c 94 66 00 	jmp	0xcc	; 0xcc <__bad_interrupt>
  38:	0c 94 66 00 	jmp	0xcc	; 0xcc <__bad_interrupt>
  3c:	0c 94 66 00 	jmp	0xcc	; 0xcc <__bad_interrupt>
  40:	0c 94 66 00 	jmp	0xcc	; 0xcc <__bad_interrupt>
  44:	0c 94 66 00 	jmp	0xcc	; 0xcc <__bad_interrupt>
  48:	0c 94 66 00 	jmp	0xcc	; 0xcc <__bad_interrupt>
  4c:	0c 94 66 00 	jmp	0xcc	; 0xcc <__bad_interrupt>
  50:	0c 94 66 00 	jmp	0xcc	; 0xcc <__bad_interrupt>
  54:	0c 94 66 00 	jmp	0xcc	; 0xcc <__bad_interrupt>
  58:	0c 94 66 00 	jmp	0xcc	; 0xcc <__bad_interrupt>
  5c:	0c 94 66 00 	jmp	0xcc	; 0xcc <__bad_interrupt>
  60:	0c 94 66 00 	jmp	0xcc	; 0xcc <__bad_interrupt>
  64:	0c 94 66 00 	jmp	0xcc	; 0xcc <__bad_interrupt>
  68:	0c 94 66 00 	jmp	0xcc	; 0xcc <__bad_interrupt>
  6c:	0c 94 66 00 	jmp	0xcc	; 0xcc <__bad_interrupt>
  70:	0c 94 66 00 	jmp	0xcc	; 0xcc <__bad_interrupt>
  74:	0c 94 66 00 	jmp	0xcc	; 0xcc <__bad_interrupt>
  78:	0c 94 66 00 	jmp	0xcc	; 0xcc <__bad_interrupt>
  7c:	0c 94 66 00 	jmp	0xcc	; 0xcc <__bad_interrupt>
  80:	0c 94 66 00 	jmp	0xcc	; 0xcc <__bad_interrupt>
  84:	0c 94 66 00 	jmp	0xcc	; 0xcc <__bad_interrupt>
  88:	0c 94 66 00 	jmp	0xcc	; 0xcc <__bad_interrupt>

0000008c <__ctors_end>:
  8c:	11 24       	eor	r1, r1
  8e:	1f be       	out	0x3f, r1	; 63
  90:	cf ef       	ldi	r28, 0xFF	; 255
  92:	d0 e4       	ldi	r29, 0x40	; 64
  94:	de bf       	out	0x3e, r29	; 62
  96:	cd bf       	out	0x3d, r28	; 61

00000098 <__do_copy_data>:
  98:	11 e0       	ldi	r17, 0x01	; 1
  9a:	a0 e0       	ldi	r26, 0x00	; 0
  9c:	b1 e0       	ldi	r27, 0x01	; 1
  9e:	e4 ed       	ldi	r30, 0xD4	; 212
  a0:	f1 e0       	ldi	r31, 0x01	; 1
  a2:	00 e0       	ldi	r16, 0x00	; 0
  a4:	0b bf       	out	0x3b, r16	; 59
  a6:	02 c0       	rjmp	.+4      	; 0xac <__do_copy_data+0x14>
  a8:	07 90       	elpm	r0, Z+
  aa:	0d 92       	st	X+, r0
  ac:	a0 30       	cpi	r26, 0x00	; 0
  ae:	b1 07       	cpc	r27, r17
  b0:	d9 f7       	brne	.-10     	; 0xa8 <__do_copy_data+0x10>
  b2:	1b be       	out	0x3b, r1	; 59

000000b4 <__do_clear_bss>:
  b4:	11 e0       	ldi	r17, 0x01	; 1
  b6:	a0 e0       	ldi	r26, 0x00	; 0
  b8:	b1 e0       	ldi	r27, 0x01	; 1
  ba:	01 c0       	rjmp	.+2      	; 0xbe <.do_clear_bss_start>

000000bc <.do_clear_bss_loop>:
  bc:	1d 92       	st	X+, r1

000000be <.do_clear_bss_start>:
  be:	a0 30       	cpi	r26, 0x00	; 0
  c0:	b1 07       	cpc	r27, r17
  c2:	e1 f7       	brne	.-8      	; 0xbc <.do_clear_bss_loop>
  c4:	0e 94 86 00 	call	0x10c	; 0x10c <main>
  c8:	0c 94 e8 00 	jmp	0x1d0	; 0x1d0 <_exit>

000000cc <__bad_interrupt>:
  cc:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

000000d0 <adc_init>:
  d0:	ea e7       	ldi	r30, 0x7A	; 122
  d2:	f0 e0       	ldi	r31, 0x00	; 0
  d4:	80 81       	ld	r24, Z
  d6:	80 68       	ori	r24, 0x80	; 128
  d8:	80 83       	st	Z, r24
  da:	08 95       	ret

000000dc <adc_read>:
  dc:	ec e7       	ldi	r30, 0x7C	; 124
  de:	f0 e0       	ldi	r31, 0x00	; 0
  e0:	90 81       	ld	r25, Z
  e2:	90 7f       	andi	r25, 0xF0	; 240
  e4:	90 83       	st	Z, r25
  e6:	90 81       	ld	r25, Z
  e8:	89 2b       	or	r24, r25
  ea:	80 83       	st	Z, r24
  ec:	ea e7       	ldi	r30, 0x7A	; 122
  ee:	f0 e0       	ldi	r31, 0x00	; 0
  f0:	80 81       	ld	r24, Z
  f2:	80 64       	ori	r24, 0x40	; 64
  f4:	80 83       	st	Z, r24
  f6:	80 81       	ld	r24, Z
  f8:	86 fd       	sbrc	r24, 6
  fa:	fd cf       	rjmp	.-6      	; 0xf6 <adc_read+0x1a>
  fc:	ec e7       	ldi	r30, 0x7C	; 124
  fe:	f0 e0       	ldi	r31, 0x00	; 0
 100:	80 81       	ld	r24, Z
 102:	80 62       	ori	r24, 0x20	; 32
 104:	80 83       	st	Z, r24
 106:	80 91 79 00 	lds	r24, 0x0079
 10a:	08 95       	ret

0000010c <main>:
#include "pwm.h"
#include "spi.h"

int main(void)
{
	USART_Init(MYUBRR);
 10c:	8c e0       	ldi	r24, 0x0C	; 12
 10e:	90 e0       	ldi	r25, 0x00	; 0
 110:	0e 94 cc 00 	call	0x198	; 0x198 <USART_Init>
	SPI_MasterInit();
 114:	0e 94 b7 00 	call	0x16e	; 0x16e <SPI_MasterInit>
	adc_init();
 118:	0e 94 68 00 	call	0xd0	; 0xd0 <adc_init>
	char cdata;
    while(1)
    {
		SPI_MasterTransmit(0x41);
 11c:	81 e4       	ldi	r24, 0x41	; 65
 11e:	0e 94 bf 00 	call	0x17e	; 0x17e <SPI_MasterTransmit>
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 122:	87 ea       	ldi	r24, 0xA7	; 167
 124:	91 e6       	ldi	r25, 0x61	; 97
 126:	01 97       	sbiw	r24, 0x01	; 1
 128:	f1 f7       	brne	.-4      	; 0x126 <main+0x1a>
 12a:	00 c0       	rjmp	.+0      	; 0x12c <main+0x20>
 12c:	00 00       	nop
 12e:	f6 cf       	rjmp	.-20     	; 0x11c <main+0x10>

00000130 <init_pwm>:
 130:	81 e0       	ldi	r24, 0x01	; 1
 132:	85 bd       	out	0x25, r24	; 37
 134:	80 93 b1 00 	sts	0x00B1, r24
 138:	84 b1       	in	r24, 0x04	; 4
 13a:	88 61       	ori	r24, 0x18	; 24
 13c:	84 b9       	out	0x04, r24	; 4
 13e:	8a b1       	in	r24, 0x0a	; 10
 140:	80 6c       	ori	r24, 0xC0	; 192
 142:	8a b9       	out	0x0a, r24	; 10
 144:	08 95       	ret

00000146 <initEngineRightForward>:
 146:	91 ec       	ldi	r25, 0xC1	; 193
 148:	94 bd       	out	0x24, r25	; 36
 14a:	87 bd       	out	0x27, r24	; 39
 14c:	08 95       	ret

0000014e <initEngineRightBackward>:
 14e:	91 e3       	ldi	r25, 0x31	; 49
 150:	94 bd       	out	0x24, r25	; 36
 152:	88 bd       	out	0x28, r24	; 40
 154:	08 95       	ret

00000156 <initEngineLeftForward>:
 156:	91 ec       	ldi	r25, 0xC1	; 193
 158:	90 93 b0 00 	sts	0x00B0, r25
 15c:	80 93 b3 00 	sts	0x00B3, r24
 160:	08 95       	ret

00000162 <initEngineLeftBackward>:
 162:	91 e3       	ldi	r25, 0x31	; 49
 164:	90 93 b0 00 	sts	0x00B0, r25
 168:	80 93 b4 00 	sts	0x00B4, r24
 16c:	08 95       	ret

0000016e <SPI_MasterInit>:
#include <avr/io.h>

void SPI_MasterInit(void)
{
	/* Set MOSI and SCK output, all others input */
	DDRB = (1<<PB5)|(1<<PB7);
 16e:	80 ea       	ldi	r24, 0xA0	; 160
 170:	84 b9       	out	0x04, r24	; 4
	PORTB |= (1<<PB5)|(1<<PB7);
 172:	85 b1       	in	r24, 0x05	; 5
 174:	80 6a       	ori	r24, 0xA0	; 160
 176:	85 b9       	out	0x05, r24	; 5
	/* Enable SPI, Master, set clock rate fck/16 */
	SPCR = (1<<SPE)|(1<<MSTR)|(1<<SPR0);
 178:	81 e5       	ldi	r24, 0x51	; 81
 17a:	8c bd       	out	0x2c, r24	; 44
}
 17c:	08 95       	ret

0000017e <SPI_MasterTransmit>:
void SPI_MasterTransmit(char cData)
{
	/* Start transmission */
	SPDR = cData;
 17e:	8e bd       	out	0x2e, r24	; 46
	/* Wait for transmission complete */
	while(!(SPSR & (1<<SPIF)))
 180:	0d b4       	in	r0, 0x2d	; 45
 182:	07 fc       	sbrc	r0, 7
 184:	07 c0       	rjmp	.+14     	; 0x194 <SPI_MasterTransmit+0x16>
	USART_Transmit(6);
 186:	86 e0       	ldi	r24, 0x06	; 6
 188:	90 e0       	ldi	r25, 0x00	; 0
 18a:	0e 94 d8 00 	call	0x1b0	; 0x1b0 <USART_Transmit>
void SPI_MasterTransmit(char cData)
{
	/* Start transmission */
	SPDR = cData;
	/* Wait for transmission complete */
	while(!(SPSR & (1<<SPIF)))
 18e:	0d b4       	in	r0, 0x2d	; 45
 190:	07 fe       	sbrs	r0, 7
 192:	f9 cf       	rjmp	.-14     	; 0x186 <SPI_MasterTransmit+0x8>
	USART_Transmit(6);
	cData = SPDR;
 194:	8e b5       	in	r24, 0x2e	; 46
	
	//USART_Transmit(cData >> 7);
	//USART_Transmit(6);
 196:	08 95       	ret

00000198 <USART_Init>:
 198:	51 9a       	sbi	0x0a, 1	; 10
 19a:	90 93 c5 00 	sts	0x00C5, r25
 19e:	80 93 c4 00 	sts	0x00C4, r24
 1a2:	88 e1       	ldi	r24, 0x18	; 24
 1a4:	80 93 c1 00 	sts	0x00C1, r24
 1a8:	8e e0       	ldi	r24, 0x0E	; 14
 1aa:	80 93 c2 00 	sts	0x00C2, r24
 1ae:	08 95       	ret

000001b0 <USART_Transmit>:
 1b0:	e0 ec       	ldi	r30, 0xC0	; 192
 1b2:	f0 e0       	ldi	r31, 0x00	; 0
 1b4:	90 81       	ld	r25, Z
 1b6:	95 ff       	sbrs	r25, 5
 1b8:	fd cf       	rjmp	.-6      	; 0x1b4 <USART_Transmit+0x4>
 1ba:	80 93 c6 00 	sts	0x00C6, r24
 1be:	08 95       	ret

000001c0 <USART_Receive>:
 1c0:	e0 ec       	ldi	r30, 0xC0	; 192
 1c2:	f0 e0       	ldi	r31, 0x00	; 0
 1c4:	80 81       	ld	r24, Z
 1c6:	88 23       	and	r24, r24
 1c8:	ec f7       	brge	.-6      	; 0x1c4 <USART_Receive+0x4>
 1ca:	80 91 c6 00 	lds	r24, 0x00C6
 1ce:	08 95       	ret

000001d0 <_exit>:
 1d0:	f8 94       	cli

000001d2 <__stop_program>:
 1d2:	ff cf       	rjmp	.-2      	; 0x1d2 <__stop_program>
