<!doctype html>
<html lang="en">
<head>
<title>Progetto CPU a singolo ciclo</title>
<!-- 2022-01-19 Mer 12:39 -->
<meta charset="utf-8">
<meta name="viewport" content="width=device-width, initial-scale=1">
<meta name="generator" content="Org-mode">
<meta name="author" content="Jacopo Costantini &amp; Matteo Zambon">

<link  href="https://cdnjs.cloudflare.com/ajax/libs/twitter-bootstrap/3.3.5/css/bootstrap.min.css" rel="stylesheet">
<script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/1.11.3/jquery.min.js"></script>
<script src="https://cdnjs.cloudflare.com/ajax/libs/twitter-bootstrap/3.3.5/js/bootstrap.min.js"></script>
<style>
/* org mode styles on top of twbs */

html {
    position: relative;
    min-height: 100%;
}

body {
    font-size: 18px;
    margin-bottom: 105px;
}

footer {
    position: absolute;
    bottom: 0;
    width: 100%;
    height: 101px;
    background-color: #f5f5f5;
}

footer > div {
    padding: 10px;
}

footer p {
    margin: 0 0 5px;
    text-align: center;
    font-size: 16px;
}

#table-of-contents {
    margin-top: 20px;
    margin-bottom: 20px;
}

blockquote p {
    font-size: 18px;
}

pre {
    font-size: 16px;
}

.footpara {
    display: inline-block;
}

figcaption {
  font-size: 16px;
  color: #666;
  font-style: italic;
  padding-bottom: 15px;
}

/* from twbs docs */

.bs-docs-sidebar.affix {
    position: static;
}
@media (min-width: 768px) {
    .bs-docs-sidebar {
        padding-left: 20px;
    }
}

/* All levels of nav */
.bs-docs-sidebar .nav > li > a {
    display: block;
    padding: 4px 20px;
    font-size: 14px;
    font-weight: 500;
    color: #999;
}
.bs-docs-sidebar .nav > li > a:hover,
.bs-docs-sidebar .nav > li > a:focus {
    padding-left: 19px;
    color: #A1283B;
    text-decoration: none;
    background-color: transparent;
    border-left: 1px solid #A1283B;
}
.bs-docs-sidebar .nav > .active > a,
.bs-docs-sidebar .nav > .active:hover > a,
.bs-docs-sidebar .nav > .active:focus > a {
    padding-left: 18px;
    font-weight: bold;
    color: #A1283B;
    background-color: transparent;
    border-left: 2px solid #A1283B;
}

/* Nav: second level (shown on .active) */
.bs-docs-sidebar .nav .nav {
    display: none; /* Hide by default, but at >768px, show it */
    padding-bottom: 10px;
}
.bs-docs-sidebar .nav .nav > li > a {
    padding-top: 1px;
    padding-bottom: 1px;
    padding-left: 30px;
    font-size: 12px;
    font-weight: normal;
}
.bs-docs-sidebar .nav .nav > li > a:hover,
.bs-docs-sidebar .nav .nav > li > a:focus {
    padding-left: 29px;
}
.bs-docs-sidebar .nav .nav > .active > a,
.bs-docs-sidebar .nav .nav > .active:hover > a,
.bs-docs-sidebar .nav .nav > .active:focus > a {
    padding-left: 28px;
    font-weight: 500;
}

/* Nav: third level (shown on .active) */
.bs-docs-sidebar .nav .nav .nav {
    padding-bottom: 10px;
}
.bs-docs-sidebar .nav .nav .nav > li > a {
    padding-top: 1px;
    padding-bottom: 1px;
    padding-left: 40px;
    font-size: 12px;
    font-weight: normal;
}
.bs-docs-sidebar .nav .nav .nav > li > a:hover,
.bs-docs-sidebar .nav .nav .nav > li > a:focus {
    padding-left: 39px;
}
.bs-docs-sidebar .nav .nav .nav > .active > a,
.bs-docs-sidebar .nav .nav .nav > .active:hover > a,
.bs-docs-sidebar .nav .nav .nav > .active:focus > a {
    padding-left: 38px;
    font-weight: 500;
}

/* Show and affix the side nav when space allows it */
@media (min-width: 992px) {
    .bs-docs-sidebar .nav > .active > ul {
        display: block;
    }
    /* Widen the fixed sidebar */
    .bs-docs-sidebar.affix,
    .bs-docs-sidebar.affix-bottom {
        width: 213px;
    }
    .bs-docs-sidebar.affix {
        position: fixed; /* Undo the static from mobile first approach */
        top: 20px;
    }
    .bs-docs-sidebar.affix-bottom {
        position: absolute; /* Undo the static from mobile first approach */
    }
    .bs-docs-sidebar.affix .bs-docs-sidenav,.bs-docs-sidebar.affix-bottom .bs-docs-sidenav {
        margin-top: 0;
        margin-bottom: 0
    }
}
@media (min-width: 1200px) {
    /* Widen the fixed sidebar again */
    .bs-docs-sidebar.affix-bottom,
    .bs-docs-sidebar.affix {
        width: 263px;
    }
}
</style>
<script>
$(function() {
    'use strict';

    $('.bs-docs-sidebar li').first().addClass('active');

    $(document.body).scrollspy({target: '.bs-docs-sidebar'});

    $('.bs-docs-sidebar').affix();
});
</script>

<script type="text/x-mathjax-config">
MathJax.Hub.Config({
  displayAlign: "center",
  displayIndent: "2em",
  messageStyle: "none",
  "HTML-CSS": {
    scale: 100,
    styles: {
      ".MathJax_Display": {
        "font-size": "100%"
      }
    }
  },
  "SVG": {
    scale: 100,
    styles: {
      ".MathJax_SVG_Display": {
        "font-size": "100%",
        "margin-left": "-2.281em"
      }
    }
  }
});
</script>
<script src="https://cdn.mathjax.org/mathjax/latest/MathJax.js?config=TeX-AMS_SVG"></script>
</head>
<body>
<div id="content" class="container">
<div class="row"><div class="col-md-3 col-md-push-9"><nav id="table-of-contents">
<div id="text-table-of-contents" class="bs-docs-sidebar">
<ul class="nav">
<li><a href="#sec-1">1. Processore: Datapath &amp; Control</a>
<ul class="nav">
<li><a href="#sec-1-1">1.1. Formati delle istruzioni</a></li>
</ul>
</li>
<li><a href="#sec-2">2. Passi di progetto</a></li>
<li><a href="#sec-3">3. Implementazione generica a singolo ciclo</a></li>
<li><a href="#sec-4">4. Incremento del PC</a></li>
<li><a href="#sec-5">5. Calcolo dell&rsquo;indirizzo di Branch</a></li>
<li><a href="#sec-6">6. Controllo ALU</a></li>
<li><a href="#sec-7">7. Datapath esteso per l&rsquo;esecuzione delle Jump</a></li>
<li><a href="#sec-8">8. Componenti CPU (Datapath + Control) e Memoria</a></li>
<li><a href="#sec-9">9. Controllo a singolo ciclo</a></li>
<li><a href="#sec-10">10. Determiniamo il ciclo di clock per LW</a></li>
<li><a href="#sec-11">11. Problemi con il singolo ciclo</a></li>
<li><a href="#sec-12">12. Ciclo fisso vs variabile</a></li>
</ul>
</div>
</nav>
</div><div class="col-md-9 col-md-pull-3"><h1 class="title">Progetto CPU a singolo ciclo</h1>


<div id="outline-container-sec-1" class="outline-2">
<h2 id="sec-1"><span class="section-number-2">1</span> Processore: Datapath &amp; Control</h2>
<div class="outline-text-2" id="text-1">
<p>
Cerchiamo di progettare un processore MIPS-like semplificato
in grado di eseguire solo:
</p>

<ul class="org-ul">
<li>Istruzioni di <b>memory-reference</b>: <b>lw</b>, <b>sw</b>
</li>
<li>Istruzioni <b>arithmetic-logic</b>: <b>add</b>, <b>sub</b>, <b>and</b>, <b>or</b>, <b>slt</b>
</li>
<li>Istruzioni di <b>control-flow</b>: <b>beq</b>, <b>j</b>
</li>
</ul>
</div>

<div id="outline-container-sec-1-1" class="outline-3">
<h3 id="sec-1-1"><span class="section-number-3">1.1</span> Formati delle istruzioni</h3>
<div class="outline-text-3" id="text-1-1">

<figure>
<p><img src="../img/arch/type.png" class="img-responsive" alt="type.png">
</p>
</figure>

<ul class="org-ul">
<li>R-type:
<ul class="org-ul">
<li><b>op</b>             =  6 bit
</li>
<li><b>rs</b>             =  5 bit
</li>
<li><b>rt</b>             =  5 bit
</li>
<li><b>rd</b>             =  5 bit
</li>
<li><b>shamt</b>          =  5 bit
</li>
<li><b>funct</b>          =  6 bit
</li>
</ul>
</li>

<li>I-type:
<ul class="org-ul">
<li><b>op</b>             =  6 bit
</li>
<li><b>rs</b>             =  5 bit
</li>
<li><b>rt</b>             =  5 bit
</li>
<li><b>immediate</b>      = 16 bit
</li>
</ul>
</li>

<li>J-type:
<ul class="org-ul">
<li><b>op</b>             =  6 bit
</li>
<li><b>target address</b> = 26 bit
</li>
</ul>
</li>
</ul>
</div>

<div id="outline-container-sec-1-1-1" class="outline-4">
<h4 id="sec-1-1-1"><span class="section-number-4">1.1.1</span> Fammi spiegare:</h4>
<div class="outline-text-4" id="text-1-1-1">
<ul class="org-ul">
<li><b>op</b>: codice operativo dell&rsquo;istruzione
</li>
<li><b>rs, rt, rd</b>: dei registri sorgente (<b>rs,rt</b>) e destinazione (<b>rd</b>)
</li>
<li><b>shamt</b>: shift amount ( Ã¨ diverso da 0 solo per istruzioni di shift )
</li>
<li><b>funct</b>: seleziona le varianti dell&rsquo;operazione specificata in <b>op</b>
</li>
<li><b>immediate</b>: offset dell&rsquo;indirizzo (load/store) o valore immediato ( op.aritmetiche )
</li>
<li><b>target address</b>: indirizzo target di un&rsquo;istruzione di jump
</li>
</ul>



<figure>
<p><img src="../img/arch/type2.png" class="img-responsive" alt="type2.png">
</p>
</figure>


<figure>
<p><img src="../img/arch/type3.png" class="img-responsive" alt="type3.png">
</p>
</figure>
</div>
</div>
</div>
</div>

<div id="outline-container-sec-2" class="outline-2">
<h2 id="sec-2"><span class="section-number-2">2</span> Passi di progetto</h2>
<div class="outline-text-2" id="text-2">
<ol class="org-ol">
<li>Analizzare il set di istruzioni \(\rightarrow\) verificare i requisiti del datapath
<ul class="org-ul">
<li>Il Datapath deve includere gli elementi di memoria corrispondenti ai registri dell&rsquo;<b>ISA</b>
<ul class="org-ul">
<li>Tipicamente sono necessari altri registri, usati internamente o non referenziabili direttamente attraverso l&rsquo;<b>ISA</b> \(\rightarrow\) es. <b>PC( Program counter )</b>
</li>
</ul>
</li>
<li>Analizza la semantica di ogni istruzione, data in termini di <b>trasferimenti dai registri</b>, ed eventuali <b>operazioni tra i registri</b>
<ul class="org-ul">
<li>Il datapath deve fornire i cammini per tutti i <b>register transfer</b> necessari, e gli accessi alla memoria
</li>
</ul>
</li>
</ul>
</li>
<li>Seleziona i vari componenti del datapath (es. ALU) e stabilisci la metodologia di clocking
</li>
<li>Assembla il datapath in accordo ai requisiti, aggiungendo i segnali di controllo
</li>
<li>Analizza l&rsquo;implementazione di ogni istruzione per determinare il <b>setting</b> dei segnali di controllo che provocano i vari <b>register transfer</b>
</li>
<li>Assembla la <b>logica di controllo</b> in accordo al punto <b>4</b>
</li>
</ol>
</div>
</div>


<div id="outline-container-sec-3" class="outline-2">
<h2 id="sec-3"><span class="section-number-2">3</span> Implementazione generica a singolo ciclo</h2>
<div class="outline-text-2" id="text-3">
<ol class="org-ol">
<li>Usa il registro <b>Program Counter</b> (<b>PC</b>), interno alla <b>CPU</b>, per fornire alla memoria l&rsquo;indirizzo dell&rsquo;istruzione
</li>
<li>Leggi l&rsquo;istruzione dalla memoria (<b>fetch</b>)
</li>
<li>Interpreta i campi dell&rsquo;istruzione per decidere esattamente cosa fare (<b>decode</b>)
</li>
<li>Usa l&rsquo;<b>ALU</b> per l&rsquo;esecuzione (*execute)
<ul class="org-ul">
<li><b>add/sub/and/or/slt</b> usano l&rsquo;<b>ALU</b> per le operazioni corrispondenti, e il <b>Register File</b> per accedere ai registri
</li>
<li>Le istruzioni di <b>lw/sw</b> usano l&rsquo;<b>ALU</b> per calcolare gli indirizzi di memoria
</li>
<li>L&rsquo;istruzione di <b>beq</b> usa l&rsquo;<b>ALU</b> per controllare l&rsquo;uguaglianza dei registri
</li>
</ul>
</li>
<li>Modifica il <b>PC</b> e reitera il ciclo
</li>
</ol>

<p>
\(\rightarrow\) l&rsquo;ALU, il Register File, il PC dovranno far parte del Datapath
</p>


<figure>
<p><img src="../img/arch/rtl.png" class="img-responsive" alt="rtl.png">
</p>
</figure>


<figure>
<p><img src="../img/arch/imp.png" class="img-responsive" alt="imp.png">
</p>
</figure>
</div>
</div>

<div id="outline-container-sec-4" class="outline-2">
<h2 id="sec-4"><span class="section-number-2">4</span> Incremento del PC</h2>
<div class="outline-text-2" id="text-4">
<p>
Addizionatore aggiuntivo
</p>


<figure>
<p><img src="../img/arch/pc.png" class="img-responsive" alt="pc.png">
</p>
</figure>

<ul class="org-ul">
<li>Necessario per realizzare, all&rsquo;interno dello steso ciclo di clock
<ul class="org-ul">
<li>Il <b>Fetch</b> dell&rsquo;istruzione
</li>
<li>l&rsquo;incremento del PC
</li>
</ul>
</li>

<li>Non possiamo usare l&rsquo;ALU principale perchÃ¨ questa p giÃ  utilizzata per eseguire le istruzioni
<ul class="org-ul">
<li>Stiamo implementando una <b>CPU</b> a singolo ciclo
Dove abbiamo risorse <b>replicate</b>
</li>
</ul>
</li>

<li>Nota che della memoria istruzioni viene letta una nuova isruzione ad ogni ciclo di clock
<ul class="org-ul">
<li>Il segnale di <b>MemRead</b> deve essere sempre <b>affermato</b>
</li>
</ul>
</li>
</ul>


<figure>
<p><img src="../img/arch/pc2.png" class="img-responsive" alt="pc2.png">
</p>
</figure>
</div>
</div>

<div id="outline-container-sec-5" class="outline-2">
<h2 id="sec-5"><span class="section-number-2">5</span> Calcolo dell&rsquo;indirizzo di Branch</h2>
<div class="outline-text-2" id="text-5">
<p>
Ulteriore addizionatore \(\rightarrow\) ancora risorse replicate
</p>

<ul class="org-ul">
<li>necessario per realizzare il calcolo dell&rsquo;indirizzo di salto di branch


<figure>
<p><img src="../img/arch/pc3.png" class="img-responsive" alt="pc3.png">
</p>
</figure>


<figure>
<p><img src="../img/arch/pc4.png" class="img-responsive" alt="pc4.png">
</p>
</figure>


<figure>
<p><img src="../img/arch/pc5.png" class="img-responsive" alt="pc5.png">
</p>
</figure>
</li>
</ul>
</div>
</div>

<div id="outline-container-sec-6" class="outline-2">
<h2 id="sec-6"><span class="section-number-2">6</span> Controllo ALU</h2>
<div class="outline-text-2" id="text-6">
<p>
Dobbiamo definire il circuito di controllo per calcolare i <b>4bit di controllo dell&rsquo;ALU</b> (<b>operation</b>) da assegnare come segue in base al tipo di istruzione, ovvero ai campi <b>op</b> e <b>funct</b> dell&rsquo;istruzione
</p>


<figure>
<p><img src="../img/arch/is.png" class="img-responsive" alt="is.png">
</p>
</figure>

<ul class="org-ul">
<li>Il circuito sarÃ  a 2 livelli
<ul class="org-ul">
<li>Il primo livello calcolerÃ  \(ALUOp = ( ALUOp_{1} \; ALUOp_{0} )\) in base all&rsquo;<b>op</b> code
</li>
<li>Il secondo livello calcolerÃ  effettivamente <b>operation</b> in base al campo <b>funct</b> e a <b>ALUOp</b>
</li>
</ul>
</li>

<li>Il circuito di primo livello dovrÃ  semplicemente definire la configurazione dei bit \((ALUOp_{1} \; ALUOp_{0})\) sulla base di <b>op</b>


<figure>
<p><img src="../img/arch/ctrl.png" class="img-responsive" alt="ctrl.png">
</p>
</figure>


<figure>
<p><img src="../img/arch/ctrl2.png" class="img-responsive" alt="ctrl2.png">
</p>
</figure>
</li>

<li>Definiamo ora la tabella di veritÃ  che sulla base di <b>ALUOp</b> e <b>funct</b> determina i 3 bit del controllo dell&rsquo;ALU (<b>operation</b>)
</li>
</ul>


<figure>
<p><img src="../img/arch/ctrl3.png" class="img-responsive" alt="ctrl3.png">
</p>
</figure>

<ul class="org-ul">
<li>A partire dalla tabella qui sopra possiamo definire il circuito <b>ALUControl</b> per il calcolo di <b>Operation</b>

<ul class="org-ul">
<li>Operation 0
<img src="../img/arch/op0.png" class="img-responsive" alt="op0.png">
</li>

<li>Operation 1
<img src="../img/arch/op1.png" class="img-responsive" alt="op1.png">
</li>

<li>Operation 2
<img src="../img/arch/op2.png" class="img-responsive" alt="op2.png">
</li>

<li>Operation 3
<img src="../img/arch/op3.png" class="img-responsive" alt="op3.png">
</li>
</ul>
</li>
</ul>



<figure>
<p><img src="../img/arch/dc.png" class="img-responsive" alt="dc.png">
</p>
</figure>
</div>
</div>

<div id="outline-container-sec-7" class="outline-2">
<h2 id="sec-7"><span class="section-number-2">7</span> Datapath esteso per l&rsquo;esecuzione delle Jump</h2>
<div class="outline-text-2" id="text-7">

<figure>
<p><img src="../img/arch/dj.png" class="img-responsive" alt="dj.png">
</p>
</figure>
</div>
</div>

<div id="outline-container-sec-8" class="outline-2">
<h2 id="sec-8"><span class="section-number-2">8</span> Componenti CPU (Datapath + Control) e Memoria</h2>
<div class="outline-text-2" id="text-8">

<figure>
<p><img src="../img/arch/cp.png" class="img-responsive" alt="cp.png">
</p>
</figure>
</div>
</div>

<div id="outline-container-sec-9" class="outline-2">
<h2 id="sec-9"><span class="section-number-2">9</span> Controllo a singolo ciclo</h2>
<div class="outline-text-2" id="text-9">
<p>
Il controllo per la realizzazione a singolo ciclo Ã¨ molto semplice
</p>

<ul class="org-ul">
<li>Definito da una coppia di tabelle di veritÃ 
</li>
<li>Circuito <b>combinatorio</b>
</li>
</ul>

<p>
Il circuito principale si basa sul <b>codice dell&rsquo;operazione</b> da eseguire
<img src="../img/arch/cts.png" class="img-responsive" alt="cts.png">
</p>

<p>
Il controllo secondario determina l&rsquo;ingresso all&rsquo;ALU, ovvero il segnale <b>Operation</b>
</p>


<figure>
<p><img src="../img/arch/cts2.png" class="img-responsive" alt="cts2.png">
</p>
</figure>


<figure>
<p><img src="../img/arch/cts3.png" class="img-responsive" alt="cts3.png">
</p>
</figure>

<p>
Il controllo della CPU a singolo ciclo Ã¨ <b>combinatorio</b>
Il <b>Datapath</b> Ã¨ invece sequenziale
</p>
<ul class="org-ul">
<li>I suoi output dipendono anche dal valore dei registri
<ul class="org-ul">
<li>ES. <b>ZERO</b>, oppure l&rsquo;indirizzo della memoria dati, oppure il valore da immagazzinare in memeoria in conseguenza di una store, dipendono dai valori dello <b>stato interno del DATAPATH</b> ( ovvero dal contenuto dei registri )
</li>
</ul>
</li>
</ul>

<p>
Dobbiamo attendere che tutti i circuiti siano stabili, sia quelli del datapath che quelli del controllo, prima di attivare il fronte di <b>salita/discesa</b> del clock.
</p>

<p>
Clock in <b>AND</b> con i <b>segnali di controllo di scrittura</b> ( registri/memoria )
</p>
<ul class="org-ul">
<li>I valori vengono scritti in corrispondenza del fronte di salita/discesa del clock solo se i segnali relativi sono affermati
</li>
</ul>

<p>
Ciclo di clock determinato sulla base del cammino piÃ¹ lungo che i segnali elettrici devono attraversare
</p>
<ul class="org-ul">
<li>ES: l&rsquo;istruzione <b>lw</b> Ã¨ quella piÃ¹ costosa:
<ul class="org-ul">
<li>Reg. File(Read)
</li>
<li>ALU e Adders
</li>
<li>Mem. Dati
</li>
<li>Reg. File(Write)
</li>
</ul>
</li>
<li>i circuiti del controllo agiscono in parallelo alla lettura dei registri
</li>
</ul>
</div>
</div>

<div id="outline-container-sec-10" class="outline-2">
<h2 id="sec-10"><span class="section-number-2">10</span> Determiniamo il ciclo di clock per LW</h2>
<div class="outline-text-2" id="text-10">

<figure>
<p><img src="../img/arch/clw.png" class="img-responsive" alt="clw.png">
</p>
</figure>

<p>
Ipotiziamo i costi in ns per le varie componenti
</p>
<ul class="org-ul">
<li>Mem. Istr/Dati: 200 ps
</li>
<li>Reg. File: 100 ps
</li>
<li>ALU: 200 ps
</li>
<li>Control: &lt; 100 ps
</li>
</ul>

<p>
Consideriamo l&rsquo;istruzione <b>LW</b>, che abbiamo detto essere la piÃ¹ costosa
</p>
<ul class="org-ul">
<li>L&rsquo;unica che usa sia il <b>Register File in lettura/scrittura</b> che la <b>Memoria dati</b>
</li>
<li>Ciclo di clock lungo 800 ps
</li>
</ul>
</div>
</div>

<div id="outline-container-sec-11" class="outline-2">
<h2 id="sec-11"><span class="section-number-2">11</span> Problemi con il singolo ciclo</h2>
<div class="outline-text-2" id="text-11">
<p>
Il ciclo singolo e di lunghezza fissa <b>penalizza le istruzioni veloci</b>
</p>

<p>
Anche se complesso, si potrebbe realizzare una CPU a ciclo di clock <b>variabile</b>
con i seguenti vantaggi:
</p>
<ul class="org-ul">
<li>Istruzioni diverse dalla <b>LW</b> eseguite in un tempo &lt; 8 ns, mentre se il ciclo Ã¨ fisso sarebbero sempre necessari 8 ns


<figure>
<p><img src="../img/arch/pb.png" class="img-responsive" alt="pb.png">
</p>
</figure>
</li>
</ul>
</div>
</div>

<div id="outline-container-sec-12" class="outline-2">
<h2 id="sec-12"><span class="section-number-2">12</span> Ciclo fisso vs variabile</h2>
<div class="outline-text-2" id="text-12">
<p>
Si consideri di conoscere che in un generico programma, le istruzioni sono combinate in accordo a questo mix:
</p>
<ul class="org-ul">
<li>24% <b>load</b>
</li>
<li>12% <b>store</b>
</li>
<li>44% <b>formato-R</b>
</li>
<li>18% <b>branch</b>
</li>
<li>2%  <b>jump</b>
</li>
</ul>

<p>
Quale Ã¨ la lunghezza media ( <b>periodo medio</b> ) del ciclo di clock nell&rsquo;implementazione a ciclo variabile?
</p>
<ul class="org-ul">
<li><b>Periodo medio</b> = \(800 \times 24% + 700 \times 12% + 600 \times 44% + 500 \times 18% + 200 \times 2% = 630\) ps
</li>
</ul>

<p>
Le prestazioni della CPU sono calcolabili rispetto a NI ( Numero Istruzioni eseguite da un programma )
</p>

<ul class="org-ul">
<li>\(T_{var} = NI \times periodo = NI \times 630\) ( variabile )
</li>
<li>\(T_{fisso} = NI \times periodo = NI \times 800\) ( fisso )
</li>
</ul>

<p>
Facendo il rapporto: \(T_{fisso} / T_{var} = 800 / 630 = 1.27\)
</p>

<p>
Quindi possiamo dire che l&rsquo;implementazione a clock variablie Ã¨ l&rsquo;1.27 volte piÃ¹ veloce!
</p>

<p>
Se consideriamo istruzioni piÃ¹ complesse della <b>LW</b>, come leistruzioni <b>FP</b> di moltiplicazione. l&rsquo;implementazione a ciclo fisso risulta ulteriormente <b>penalizzata</b>
</p>
</div>
</div>
</div></div></div>
<footer id="postamble" class="">
<div><p class="author">Author: Jacopo Costantini &amp; Matteo Zambon</p>
<p class="date">Created: 2022-01-19 Mer 12:39</p>
<p class="creator"><a href="http://www.gnu.org/software/emacs/">Emacs</a> 28.0.91 (<a href="http://orgmode.org">Org-mode</a> 9.6)</p>
</div>
</footer>
</body>
</html>
