module task_3 (
input wire d, // Вход данных
input wire clk, // Вход тактового сигнала
output reg out // Выход данных
);

always @(posedge clk) begin
out <= d; // Присваиваем выходу значение входа данных при положительном фронте тактового сигнала
end

endmodule;