[模拟IC学习笔记—失配 - 知乎](https://zhuanlan.zhihu.com/p/512343694)

若差分电路中存在失配，会造成两种后果，一个是引入直流失调，另一个是电路的共模抑制比（CMRR）降低
![](https://raw.githubusercontent.com/acdefg/cdn/main/obsiidian/20230712105230.png)

运放的失调电压分为随机失调和系统失调，随机失调是由于工艺偏差和版图的失配导致的，是不可完全消除的；而系统失调是在没有随机失调的情况下，由于电路的结构导致的，运放接成单位增益负反馈，当输入电压 Vin 为 0.5VDD 时，输出电压 Vo 不为 0.5VDD。系统失调定义为：Vos=（0.5VDD-Vo）/AV。（理想的无随机失调的情况下）  
系统失调是可以通过电路结构的优化消除掉的。

### 随机失配
随着晶体管面积(WL)的增加，所有的随机失配都减小
![](https://raw.githubusercontent.com/acdefg/cdn/main/obsiidian/20230712104330.png)
原理就是：随着晶体管面积增加，相当于多个晶体管并联，这些失调量有正有负，平均下来使得整体失调减小

#### 电阻负载
![300](https://raw.githubusercontent.com/acdefg/cdn/main/obsiidian/20230712104711.png)
为了减小随机失配，需要降低输入过驱动电压，当电流固定时，可以通过增大输入管的 W 实现
![](https://raw.githubusercontent.com/acdefg/cdn/main/obsiidian/20230712104622.png)

#### MOS 管负载
![](https://raw.githubusercontent.com/acdefg/cdn/main/obsiidian/20230712104739.png)
为了减小失配，需要降低输入过驱动电压，电流固定时，可以通过增大输入管的 W 实现
同时也需要增大负载管的过驱动电压，电流固定时，可以通过增大负载管的 L 实现
![](https://raw.githubusercontent.com/acdefg/cdn/main/obsiidian/20230712104825.png)

#### 电流镜负载
需要通过增大 L 减小失配，和之前的结论相符，而利用减小 W 去增大负载管的过驱动电压是没有收益的
![](https://raw.githubusercontent.com/acdefg/cdn/main/obsiidian/20230712104849.png)

### 系统失配

![](https://raw.githubusercontent.com/acdefg/cdn/main/obsiidian/20230712105430.png)
不太懂

### 失调抑制的电路结构
