---
layout : single
title: "Scaling Effects on Memory Characteristics of Ferroelectric Field-Effect Transistors"
categories: 
  - Device Paper Review
tags:
  - GAA
  - FeFET
  - NSFET
  - Trap
toc: true
toc_sticky: true
use_math: true
---

IL THK, Channel Width, Channel Length에 따른 FeFET의 Memory Window 경향성 분석     

[논문 링크](https://ieeexplore.ieee.org/document/10478683)     

- [IEEE Electron Device Letters](https://ieeexplore.ieee.org/xpl/RecentIssue.jsp?punumber=55)   
  - **Volume: 45, Issue: 5, May 2024**   
  - **Page(s): 805 - 808**  
  - **Date of Publication: 25 March 2024**   
  - **DOI: 10.1109/LED.2024.3381110**    
  - **Print ISSN: 0741-3106, Electronic ISSN: 1558-0563**   
- **Inter-university Semiconductor Research Center(ISRC), Department of Electrical and Computer Engineering, Seoul National University, Seoul, Republic of Korea**      
  - [Kitae Lee](https://ieeexplore.ieee.org/author/37086309825), [Wonjun Shin](https://ieeexplore.ieee.org/author/37086992826)      
- **Department of Electronic Engineering, Hanyang University, Seoul, South Korea**     
  - [Jiyong Yim](https://ieeexplore.ieee.org/author/37088949170), [Daewoong Kwon](https://ieeexplore.ieee.org/author/37402105900)   
- **Department of Electronic Engineering, Sogang University, Seoul, South Korea**     
  - [Sihyun Kim](https://ieeexplore.ieee.org/author/37085805964)   

## 0. Abstract   

&nbsp;

- **Scaling에 의한 FeFET의 메모리 특성 연구**   
  - 본 논문에서는 Nanosheet 구조를 가지는 FeFET의 메모리 특성에 대해 Geometric Scaling이 주는 영향을 분석   
    - **Gate Stack이 얇아질수록, Active width가 좁아질수록, Channel Length가 길어짐에 따라 MW가 감소**    
    - **Gate Current, Low-frequency Noise, MW-Switching Speed 간의 상관관계를 분석한 결과, Gate Stack THK에 대한 과도한 Scaling은 Charge Trapping에 의해 MW를 저하시킴**   
    - **Channel Width가 좁아질수록 Active corner에서의 분극 상쇄(Polarization Compensation)로 인해 MW가 감소**    
    - **Channel Length가 길어질수록 공정 상의 손상(Process Damage)에 의한 Gate edge에서의 강유전체 특성의 강화로 인해 MW가 감소**      

&nbsp;

## 1. Introduction   

&nbsp;

- **FeFET의 장점**   
  - FeFET은 특유의 고속/고신뢰성/에너지 효율성 덕분에 NVM & PIM application 분야에서 유망한 기술로 평가받고 있음   
  - Doped HfO2에서의 강유전성 발견은 CMOS와의 높은 호환성과 THK-Scaling 가능성과 함께 기존 Si 기반 소자와의 통합을 가능케하기 때문에 FeFET 소자의 Scaling down에 관한 연구를 가속시킴    
  - 특히, Zr이 도핑된 HfO2, 즉 HZO 기반 FeFET은 [넓은 도핑 농도 범위에서도 낮은 온도의 열처리만으로도 우수한 강유전체 특성을 보여주기 때문에](https://miniharu22.github.io/device%20paper%20review/fe0/#1-ferroelectric-material-hfo2) 주류 기술로써 자리 잡음   

&nbsp;

- **FeFET의 Scaling 연구**   
  - 강유전성 HZO의 Scaling 효과에 대한 연구는 많이 보고되었지만, IL/HZO의 Scaling이 메모리 특성에 끼치는 영향을 포함하여 FeFET의 기하학적 Scaling에 대한 연구는 보고된 바가 없음   
  - 본 논문에서는 SS와 On-current 측면에서 우수한 Nanosheet 구조의 FeFET에서 다음의 요소들이 주는 영향을 분석함   
    - **Gate Stack Thickness**    
    - **Active Width**    
    - **Chanel Length**      
  - 또한, 다음의 상관관계를 분석함으로써 메모리 특성 변화의 물리적 원인을 밝혀냄   
    - **Gate Current**   
    - **Low-Frequency Noise(LFN)**   
    - **Memory Window(MW) - Polarization Swithcing Speed**    

&nbsp;

## 2. Experiments   

&nbsp;

<div align="center">
  <img src="/assets/images/AND/79.png" width="60%" height="60%" alt=""/>
  <p><em></em></p>
</div>

&nbsp;

- **Process Flow**   
  - 본 논문에서 제안된 FeFET은 Silicon THK가 20nm인 SOI 기판 위에서 제작되었으며 상세한 과정은 다음과 같음    
    - **Active Formation**   
      - Photolithography & Dry Etching   
    - **IL & FE Deposition**   
      - 1nm SiO2 Interfacial Layer(IL) & 6nm HZO Ferroelectric Layer(FE)를 Cleaning 후, ALD로 증착    
    - **Gate**   
      - Gate Metal로써 TiN을 Sputtering으로 증착    
      - Gate patterning을 위해 Photolithography와 Dry Etching을 수행   
    - **Source/Drain**   
      - Self-aligned 방식을 사용하였고, Aresenic을 Ion Implantation으로 도핑   
    - **Ferroelectric Formation**   
      - HZO의 강유전성 형성을 위해 N2 대기에서 500°C로 30초간 Post-Metal Annealing(PMA)을 수행   
    - **BEOL**   
      - ILD Depostion, Contact Formation, Metalllization 순으로 진행   
  - 위 Fig.1(a) ~ Fig.1(d)는 Device 구조의 Schematic, Process Flow 그리고 TEM 이미지의 단면도를 보여줌   

&nbsp;

## 3. Result & Discussion  
### 3-1. Gate Stack: Memory Window Difference    

&nbsp;

<div align="center">
  <img src="/assets/images/AND/80.png" width="60%" height="60%" alt=""/>
  <p><em></em></p>
</div>

&nbsp;

- **Memory Window 측정**   
  - 본 논문에서는 한 wafer 내에 위치한 동일한 스펙(500nm x 500nm)의 FeFET 2개에 대한 비교/분석을 수행   
  - 위 Fig.2(a)는 두 소자의 $$I_D$$-$$V_G$$ hysteresis curve를 plot한 것으로 DC Sweep(-3~3.5V)을 통해 측정함   
    - MW는 $$V_{th}$$의 High Resistance State(HRS)와 Low Resistance State(LRS) 간의 차이로 계산되었으며, 모든 $$V_{th}$$ 값은 $$I_D$$ = $$\text{10}^{-9} \text{A}$$에서 추출됨    
  - Hysteresis curve를 보면 Process Variation에 의해 두 소자의 MW 간에 차이가 있음을 알 수 있음   
    - 한 소자는 안정적으로 반시계 방향의 0.8V MW를 보여주는 반면, 다른 소자는 MW가 닫혀있음과 동시에 시계 방향의 Hysteresis가 나타남    
    - **이는 IL/FE 층 내부와 그 계면에서의 Charge Trapping에 의한 현상으로 설명될 수 있음**         
    - 본 논문에서는 MW를 보여주는 FeFET 소자를 $$\text{FeFET}_{CCW}$$, MW가 닫혀있는 소자를 $$\text{FeFET}_{CW}$$로 정의    

&nbsp;

- **Memory Window 차이 분석**   
  - 상기한 두 소자 간의 MW 차이를 분석하기 위해 $$\text{FeFET}_{CCW}$$와 $$\text{FeFET}_{CW}$$에 대해 CV 특성을 확인함($$V_G$$ Sweep : -1V ~ 4V)   
    - 그 결과, Fig.2(b)에서 확인할 수 있듯이 $$\text{FeFET}_{CCW}$$의 Inversion Capacitance가 $$\text{FeFET}_{CW}$$보다 작게 측정되었으며, 이는 $$\text{FeFET}_{CW}$$의 IL 또는 FE가 $$\text{FeFET}_{CCW}$$보다 얇다는 것을 의미함      
  - 위 결과를 검증하기 위해 $$\text{FeFET}_{CCW}$$와 $$\text{FeFET}_{CW}$$의 IL/FE 두께를 측정하기 위해 TEM 분석을 수행   
    - Fig.2(c)와 Fig.2(d)를 보면, $$\text{FeFET}_{CW}$$가 더 얇은 IL을 가지고 있음을 알 수 있음(FE 두께에는 큰 차이가 없음)   

&nbsp;

<div align="center">
  <img src="/assets/images/AND/81.png" width="60%" height="60%" alt=""/>
  <p><em></em></p>
</div>

&nbsp;

- **Charge Trapping과 Memory Window 차이**   
  - 위의 분석 결과와 Fig.3(a)에 plot된 $$I_D$$-$$V_G$$ curve를 확인했을 때, 특정 $$V_G$$에서 $$\text{FeFET}_{CCW}$$의 $$I_D$$가 급격히 상승하는 현상을 토대로 MW의 차이는 다음과 같이 설명됨    
    - Channel에 전자가 축적되면, 전자는 터널링을 통해 IL-FE Interface에 트랩됨   
    - **트랩된 전자는 FE에 인가되는 field를 증가시켜 분극의 반전 전환(Reversal Switching)을 가속화함**    
    - 따라서, $$\text{FeFET}_{CW}$$는 Charge Trapping에 의해 분극 전환이 가속되어 $$I_D$$가 급격히 증가하지만, $$\text{FeFET}_{CCW}$$는 Charge Trapping이 억제되어 분극 전환이 완만하게 진행되므로 $$I_D$$가 급격히 증가하지 않음    

&nbsp;

- **$$I_G$$ 및 Fast IV 측정**   
  - 위 가설에 대해 본 논문에서는 Gate current와 Fast IV 측정을 통해 검증을 완료함  
  - **Gate current 측정**   
    - Fig.3(b)에 따르면, $$\text{FeFET}_{CW}$$에서는 $$V_G$$=3V에서 $$I_G$$가 흐르기 시작하지만, $$\text{FeFET}_{CCW}$$에서는 매우 약한 세기로만 흐름(Fig.3(a)에서 $$I_D$$가 $$\text{FeFET}_{CW}$$에서만 급격히 증가하는 것과 일치)    
  - **FIV 측정**   
    - 두 소자에 대해 FIV 측정은 1ms 길이와 50mV의 Step voltage에 대한 Pulse으로 수행됨        
    - Fig.3(c)와 Fig.3(d)를 보면 빠른 $$V_G$$ Sweep에 의해 Electron Trapping이 줄어듦으로써 $$\text{FeFET}_{CCW}$$의 MW가 넓어지는 반면, $$\text{FeFET}_{CW}$$에서는 동일하게 Electron Trapping이 줄어듦에도 불구하고 **분극 전환의 가속이 약화됨으로써 시계 방향의 Hysteresis가 오히려 악화됨**      
    - 특히, FIV에서 Reverse로 $$V_G$$를 주었을 때만 curve가 shift됨을 알 수 있는데, 이는 Hole Trapping, 즉 hole에 의한 분극 전환의 가속은 거의 무시됨을 의미   

&nbsp;

### 3-2. Gate Stack: LFN Analysis      

&nbsp;

<div align="center">
  <img src="/assets/images/AND/81.png" width="50%" height="50%" alt=""/>
  <p><em></em></p>
</div>

&nbsp;

- **Low Frequency Noise 분석**   
  - 본 논문에서는 Scaling의 영향을 검증하기 위해 MW 이외에도 소자들의 Low-Frequency Noise(LFN) 특성에 대해서도 분석을 수행    
  - Fig.3(a)는 소자의 $$I_D$$에 대한 Normalized Power Spectral Density($$S_{ID}/I_D^2$$)를 보여주는데, Power Spectral Density(PSD)는 $$I_D$$가 낮은 영역과 높은 영역, 즉 서로 다른 $$V_G$$ 조건에서 측정됨     
  - 분석 결과, 모든 경우에서 [1/f Noise 특성](https://miniharu22.github.io/device%20paper%20review/GAA0/#1-introduction)이 관찰되었으며, Noise의 크기는 두 소자 모두 유사함을 확인함    
    - FeFET의 1/f Noise 특성은 **Carrier Number Fluctuation(CNF)**에 의해 해석 가능한데, Gate Oxide 내의 Defect에 의해 Channel Carrier가 Trapping & Detrapping되는 과정에서 발생되기 때문    
    - CNF model은 아래와 같이 표현되며, $$N_{BT}$$는 Bulk Trap Density, λ는 Tunneling Attenuation coefficient(터널링 감쇠 계수)   

<div align= 'center'>
  $$\frac{S_{ID}}{I_D^2} = (\frac{g_m}{I_D})^2 \frac{q^2 k_B T N_{BT}}{WL C_{ox}^2 f}$$
</div>   

&nbsp;

- **LNF와 CNF 비교 검증**   
  - Fig.3(f)는 10Hz 조건에서 $$I_D$$에 대해 $$\text{FeFET}_{CCW}$$와 $$\text{FeFET}_{CW}$$의 $$S_{ID}/I_D^2$$와 $$(g_m/I_D)^2$$를 Plot한 것으로 $$S_{ID}/I_D^2$$의 경향성이 $$(g_m/I_D)^2$$와 유사함을 알 수 있음    
    - 이는 CNF가 Low-Frequency Noise의 원인임을 입증함    
    - 또한 두 소자의 LNF & CNF Plot이 유사한 점과 CNF가 Gate Oxide 내 Trap에서 기인된다는 점을 고려하면, **두 FeFET의 IL은 유사한 Trap Density를 가짐을 유추 가능**   
    - **결국, IL Trap Density가 동일하다면 IL THK가 MW 열화의 원인이므로 IL THK의 Scaling은 한계가 있음이 입증됨**  

&nbsp;

### 3-3. Channel Width

&nbsp;

<div align="center">
  <img src="/assets/images/AND/83.png" width="60%" height="60%" alt=""/>
  <p><em></em></p>
</div>

&nbsp;

- **Channel Width에 따른 메모리 특성 분석**   
  - Channel Width와 Length에 대한 Scaling이 FeFET의 메모리 특성에 끼치는 영향에 대해서도 분석되었는데, 본 논문에서는 $$\text{FeFET}_{CCW}$$ 소자에 한해서만 수행됨   
  - Fig.4(a)와 Fig.4(b)는 Channel Length가 동일하게 0.25μm일 때, Width가 좁아짐에 따라 MW가 감소함을 보여줌   
    - Width에 따른 MW의 변화는 Nanosheet 구조의 corner 부분에서 발생하는 **Polarization Dead zone** 현상으로 설명됨   
    - 기존 연구 보고에 따르면, NS 구조의 HZO corner에서는 벡터 방향의 상쇄로 인해 Polarization field가 감소하며, 이로 인해 제어가 불가능한 Dead zone이 형성됨   
    - 본 논문에서 제안된 FeFET은 NS 구조를 가지고 있기 때문에, **Channel Width가 좁아질수록 전체 Width에서 Dead zone이 차지하는 비율이 증가하고, 이로 인해 Width 방향의 전체 분극량이 감소하여 MW도 감소함**   

&nbsp;

- **HRS & LRS state 분석**   
  - Fig.4(a)를 보면, Width Scaling에 의해 MW가 감소함에도 불구하고 HRS는 비교적 안정적으로 유지되는 것을 확인 가능한데 이는 다음과 같이 설명됨   
    - LRS에 비해, Depletion region에 의한 Voltage Drop에 의해 FE에 인가되는 field이 약할뿐더러, hole trapping에 의한 분극 전환의 가속도 거의 없기 때문에, FE Switching을 유도할 hole을 body에 공급할 방법이 없음    
    - 따라서, HRS에서 FE는 분극의 정도가 약하며, Dead zone이 MW에 미치는 영향이 LRS에 비해 훨씬 작을 것이므로 예상됨    
  - 또한, Channel Width Scaling이 Retention 특성에 미치는 영향은 30°C에서 평가되었는데, Fig.4(c)를 보면 Channel Width와 상관 없이 FeFET이 $$\text{10}^5$$s 동안 안정적인 Thermal stability를 보이는 것을 알 수 있음   
    - 게다가 Fig.4(d)의 Endurance 특성을 보면, $$\text{10}^6$$회 이상의 cycle에도 HRS와 LRS가 명확히 구분된 상태에서 안정적으로 유지됨을 알 수 있음    

&nbsp;

### 3-4. Channel Length   

&nbsp;

<div align="center">
  <img src="/assets/images/AND/84.png" width="60%" height="60%" alt=""/>
  <p><em></em></p>
</div>

&nbsp;

- **Channel Length에 따른 메모리 특성 분석**   
  - Fig.5(a)와 Fig.5(b)를 보면, Width가 0.5μm로 고정된 상태에서 Channel Length가 길어질수록 MW가 감소하는 것을 확인 가능   
  - 이러한 Channel Length에 따른 MW의 변화는 본 논문에서는 **Damage-Induced Ferroelectricity Engancement**로 설명함  
    - Gate Metal이 Dry Etching으로 Patterning될 때, **Gate Edge 주변의 강유전층(FE)이 damage를 받는데, 이것이 강유전성을 향상시킴**   
    - 이는 Fig.5(c)에서도 설명되는데, Channel Length가 짧아질수록 강유전층의 전체 면적 중 Damage를 입은 Edge 영역의 비중이 증가함에 따라, Voltage Sweep에서의 분극 스위칭 전류가 더 크게 나타남을 보여줌   

&nbsp;

- **Domain Wall expansion**   
  - Channel Length가 짧아질수록 분극 스위칭의 주 메커니즘이 **Domain nucleation**에서 **Domain Wall expansion**으로 전환됨    
    - 이는 초기 Domain의 생성이 Damage를 입은 Gate edge에서 나타나고, 이후 Domain Wall이 Chennel의 중심 방향으로 확산됨을 의미    
  - 해당 가설에 대해 본 논문에서는 Program의 속도 측정을 통해 검증을 수행하는데, 이는 완전히 Erase를 진행한 후에 3.5V의 Square Program Pulse를 Transient 방식으로 Gate에 인가하고, 그에 따른 $$V_{th}$$의 변화를 관찰하는 방식으로 진행    
    - Fig.5(d)는 Channel Length가 짧을수록 Program의 속도가 더 빠름을 보여주는데, 이는 빠른 전환 속도가 Damage를 받은 Edge 영역에서 발생하는 DW expansion에 의한 것이라는 뒷받침함   

&nbsp;

## 4. Summary   

&nbsp;

- **IL THK에 따른 MW 차이 분석**   
  - MW가 열화된 소자에 대해 TEM 측정 결과, IL의 두께가 더 작은 것으로 나타남   
    - 이는 **Charge Trapping**에 의한 것으로 Channel에 축적된 전자가 터널링을 통해 IL-FE Interface에 Trap되는데, **해당 전자는 FE에 걸리는 field의 세기를 증가시켜 분극의 스위칭을 가속하기 때문에 MW가 열화되는 것**   
  - LNF 분석 결과, 두 소자의 Trap Density는 동일한 것으로 측정되었기 때문에 **결국 IL THK가 Charge Trapping을 심화시키는 원인으로 설명됨**    

&nbsp;

- **Width & Length vs MW**   
  - **Width가 좁아질수록 NS 구조의 HZO layer의 corner에서 분극 상쇄 현상이 발생, MW를 열화시킴**   
  - **Dry Etching 과정에서 damage를 입은 Gate edge에서 강유전성이 향상되는데, Length가 짧아질수록 Gate Edge 영역이 넓어지므로 이로 인해 Program의 속도가 빨라지고(= $$V_{th}$$의 변화가 빠름) 결과적으로 MW가 확장됨**    

&nbsp;
