

================================================================
== Vitis HLS Report for 'bicg_Pipeline_VITIS_LOOP_9_1'
================================================================
* Date:           Wed Apr  5 23:56:24 2023

* Version:        2022.2 (Build 3670227 on Oct 13 2022)
* Project:        bicg
* Solution:       solution1 (Vivado IP Flow Target)
* Product family: zynquplus
* Target device:  xck24-ubva530-2LV-c


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+---------+----------+------------+
    |  Clock |  Target | Estimated| Uncertainty|
    +--------+---------+----------+------------+
    |ap_clk  |  5.00 ns|  3.601 ns|     1.35 ns|
    +--------+---------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+-----+-----+---------+
    |  Latency (cycles) |  Latency (absolute) |  Interval | Pipeline|
    |   min   |   max   |    min   |    max   | min | max |   Type  |
    +---------+---------+----------+----------+-----+-----+---------+
    |      902|      902|  4.510 us|  4.510 us|  902|  902|       no|
    +---------+---------+----------+----------+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +------------------+---------+---------+----------+-----------+-----------+------+----------+
        |                  |  Latency (cycles) | Iteration|  Initiation Interval  | Trip |          |
        |     Loop Name    |   min   |   max   |  Latency |  achieved |   target  | Count| Pipelined|
        +------------------+---------+---------+----------+-----------+-----------+------+----------+
        |- VITIS_LOOP_9_1  |      900|      900|        30|         30|          1|    30|       yes|
        +------------------+---------+---------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-----+--------+-------+-----+
|       Name      | BRAM_18K| DSP |   FF   |  LUT  | URAM|
+-----------------+---------+-----+--------+-------+-----+
|DSP              |        -|    -|       -|      -|    -|
|Expression       |        -|    -|       0|   2646|    -|
|FIFO             |        -|    -|       -|      -|    -|
|Instance         |        -|  129|       0|    860|    -|
|Memory           |        -|    -|       -|      -|    -|
|Multiplexer      |        -|    -|       -|    689|    -|
|Register         |        -|    -|    3794|      -|    -|
+-----------------+---------+-----+--------+-------+-----+
|Total            |        0|  129|    3794|   4195|    0|
+-----------------+---------+-----+--------+-------+-----+
|Available        |      432|  360|  141120|  70560|    0|
+-----------------+---------+-----+--------+-------+-----+
|Utilization (%)  |        0|   35|       2|      5|    0|
+-----------------+---------+-----+--------+-------+-----+

+ Detail: 
    * Instance: 
    +------------------------+--------------------+---------+----+---+----+-----+
    |        Instance        |       Module       | BRAM_18K| DSP| FF| LUT| URAM|
    +------------------------+--------------------+---------+----+---+----+-----+
    |mul_32s_32s_32_1_1_U1   |mul_32s_32s_32_1_1  |        0|   3|  0|  20|    0|
    |mul_32s_32s_32_1_1_U2   |mul_32s_32s_32_1_1  |        0|   3|  0|  20|    0|
    |mul_32s_32s_32_1_1_U3   |mul_32s_32s_32_1_1  |        0|   3|  0|  20|    0|
    |mul_32s_32s_32_1_1_U4   |mul_32s_32s_32_1_1  |        0|   3|  0|  20|    0|
    |mul_32s_32s_32_1_1_U5   |mul_32s_32s_32_1_1  |        0|   3|  0|  20|    0|
    |mul_32s_32s_32_1_1_U6   |mul_32s_32s_32_1_1  |        0|   3|  0|  20|    0|
    |mul_32s_32s_32_1_1_U7   |mul_32s_32s_32_1_1  |        0|   3|  0|  20|    0|
    |mul_32s_32s_32_1_1_U8   |mul_32s_32s_32_1_1  |        0|   3|  0|  20|    0|
    |mul_32s_32s_32_1_1_U9   |mul_32s_32s_32_1_1  |        0|   3|  0|  20|    0|
    |mul_32s_32s_32_1_1_U10  |mul_32s_32s_32_1_1  |        0|   3|  0|  20|    0|
    |mul_32s_32s_32_1_1_U11  |mul_32s_32s_32_1_1  |        0|   3|  0|  20|    0|
    |mul_32s_32s_32_1_1_U12  |mul_32s_32s_32_1_1  |        0|   3|  0|  20|    0|
    |mul_32s_32s_32_1_1_U13  |mul_32s_32s_32_1_1  |        0|   3|  0|  20|    0|
    |mul_32s_32s_32_1_1_U14  |mul_32s_32s_32_1_1  |        0|   3|  0|  20|    0|
    |mul_32s_32s_32_1_1_U15  |mul_32s_32s_32_1_1  |        0|   3|  0|  20|    0|
    |mul_32s_32s_32_1_1_U16  |mul_32s_32s_32_1_1  |        0|   3|  0|  20|    0|
    |mul_32s_32s_32_1_1_U17  |mul_32s_32s_32_1_1  |        0|   3|  0|  20|    0|
    |mul_32s_32s_32_1_1_U18  |mul_32s_32s_32_1_1  |        0|   3|  0|  20|    0|
    |mul_32s_32s_32_1_1_U19  |mul_32s_32s_32_1_1  |        0|   3|  0|  20|    0|
    |mul_32s_32s_32_1_1_U20  |mul_32s_32s_32_1_1  |        0|   3|  0|  20|    0|
    |mul_32s_32s_32_1_1_U21  |mul_32s_32s_32_1_1  |        0|   3|  0|  20|    0|
    |mul_32s_32s_32_1_1_U22  |mul_32s_32s_32_1_1  |        0|   3|  0|  20|    0|
    |mul_32s_32s_32_1_1_U23  |mul_32s_32s_32_1_1  |        0|   3|  0|  20|    0|
    |mul_32s_32s_32_1_1_U24  |mul_32s_32s_32_1_1  |        0|   3|  0|  20|    0|
    |mul_32s_32s_32_1_1_U25  |mul_32s_32s_32_1_1  |        0|   3|  0|  20|    0|
    |mul_32s_32s_32_1_1_U26  |mul_32s_32s_32_1_1  |        0|   3|  0|  20|    0|
    |mul_32s_32s_32_1_1_U27  |mul_32s_32s_32_1_1  |        0|   3|  0|  20|    0|
    |mul_32s_32s_32_1_1_U28  |mul_32s_32s_32_1_1  |        0|   3|  0|  20|    0|
    |mul_32s_32s_32_1_1_U29  |mul_32s_32s_32_1_1  |        0|   3|  0|  20|    0|
    |mul_32s_32s_32_1_1_U30  |mul_32s_32s_32_1_1  |        0|   3|  0|  20|    0|
    |mul_32s_32s_32_1_1_U31  |mul_32s_32s_32_1_1  |        0|   3|  0|  20|    0|
    |mul_32s_32s_32_1_1_U32  |mul_32s_32s_32_1_1  |        0|   3|  0|  20|    0|
    |mul_32s_32s_32_1_1_U33  |mul_32s_32s_32_1_1  |        0|   3|  0|  20|    0|
    |mul_32s_32s_32_1_1_U34  |mul_32s_32s_32_1_1  |        0|   3|  0|  20|    0|
    |mul_32s_32s_32_1_1_U35  |mul_32s_32s_32_1_1  |        0|   3|  0|  20|    0|
    |mul_32s_32s_32_1_1_U36  |mul_32s_32s_32_1_1  |        0|   3|  0|  20|    0|
    |mul_32s_32s_32_1_1_U37  |mul_32s_32s_32_1_1  |        0|   3|  0|  20|    0|
    |mul_32s_32s_32_1_1_U38  |mul_32s_32s_32_1_1  |        0|   3|  0|  20|    0|
    |mul_32s_32s_32_1_1_U39  |mul_32s_32s_32_1_1  |        0|   3|  0|  20|    0|
    |mul_32s_32s_32_1_1_U40  |mul_32s_32s_32_1_1  |        0|   3|  0|  20|    0|
    |mul_32s_32s_32_1_1_U41  |mul_32s_32s_32_1_1  |        0|   3|  0|  20|    0|
    |mul_32s_32s_32_1_1_U42  |mul_32s_32s_32_1_1  |        0|   3|  0|  20|    0|
    |mul_32s_32s_32_1_1_U43  |mul_32s_32s_32_1_1  |        0|   3|  0|  20|    0|
    +------------------------+--------------------+---------+----+---+----+-----+
    |Total                   |                    |        0| 129|  0| 860|    0|
    +------------------------+--------------------+---------+----+---+----+-----+

    * DSP: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +------------------------+----------+----+---+----+------------+------------+
    |      Variable Name     | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
    +------------------------+----------+----+---+----+------------+------------+
    |add_ln14_10_fu_1159_p2  |         +|   0|  0|  17|          10|           4|
    |add_ln14_11_fu_1169_p2  |         +|   0|  0|  17|          10|           4|
    |add_ln14_12_fu_1533_p2  |         +|   0|  0|  17|          10|           4|
    |add_ln14_13_fu_1543_p2  |         +|   0|  0|  17|          10|           4|
    |add_ln14_14_fu_1179_p2  |         +|   0|  0|  17|          10|           5|
    |add_ln14_15_fu_1189_p2  |         +|   0|  0|  17|          10|           5|
    |add_ln14_16_fu_1594_p2  |         +|   0|  0|  17|          10|           5|
    |add_ln14_17_fu_1604_p2  |         +|   0|  0|  17|          10|           5|
    |add_ln14_18_fu_1209_p2  |         +|   0|  0|  17|          10|           5|
    |add_ln14_19_fu_1219_p2  |         +|   0|  0|  17|          10|           5|
    |add_ln14_1_fu_1392_p2   |         +|   0|  0|  17|          10|           2|
    |add_ln14_20_fu_1243_p2  |         +|   0|  0|  17|          10|           5|
    |add_ln14_21_fu_1253_p2  |         +|   0|  0|  17|          10|           5|
    |add_ln14_22_fu_1283_p2  |         +|   0|  0|  17|          10|           5|
    |add_ln14_23_fu_1293_p2  |         +|   0|  0|  17|          10|           5|
    |add_ln14_24_fu_1629_p2  |         +|   0|  0|  17|          10|           5|
    |add_ln14_25_fu_1639_p2  |         +|   0|  0|  17|          10|           5|
    |add_ln14_26_fu_1316_p2  |         +|   0|  0|  17|          10|           5|
    |add_ln14_27_fu_1326_p2  |         +|   0|  0|  17|          10|           5|
    |add_ln14_2_fu_1132_p2   |         +|   0|  0|  17|          10|           3|
    |add_ln14_3_fu_1143_p2   |         +|   0|  0|  17|          10|           3|
    |add_ln14_4_fu_1415_p2   |         +|   0|  0|  17|          10|           3|
    |add_ln14_5_fu_1425_p2   |         +|   0|  0|  17|          10|           3|
    |add_ln14_6_fu_1456_p2   |         +|   0|  0|  17|          10|           4|
    |add_ln14_7_fu_1466_p2   |         +|   0|  0|  17|          10|           4|
    |add_ln14_8_fu_1498_p2   |         +|   0|  0|  17|          10|           4|
    |add_ln14_9_fu_1508_p2   |         +|   0|  0|  17|          10|           4|
    |add_ln14_fu_1382_p2     |         +|   0|  0|  17|          10|           2|
    |add_ln15_10_fu_1671_p2  |         +|   0|  0|  39|          32|          32|
    |add_ln15_11_fu_1686_p2  |         +|   0|  0|  39|          32|          32|
    |add_ln15_13_fu_1363_p2  |         +|   0|  0|  39|          32|          32|
    |add_ln15_14_fu_1691_p2  |         +|   0|  0|  39|          32|          32|
    |add_ln15_15_fu_1728_p2  |         +|   0|  0|  39|          32|          32|
    |add_ln15_16_fu_1440_p2  |         +|   0|  0|  39|          32|          32|
    |add_ln15_17_fu_1446_p2  |         +|   0|  0|  39|          32|          32|
    |add_ln15_18_fu_1746_p2  |         +|   0|  0|  39|          32|          32|
    |add_ln15_19_fu_1752_p2  |         +|   0|  0|  39|          32|          32|
    |add_ln15_1_fu_1482_p2   |         +|   0|  0|  39|          32|          32|
    |add_ln15_21_fu_1767_p2  |         +|   0|  0|  39|          32|          32|
    |add_ln15_22_fu_1772_p2  |         +|   0|  0|  39|          32|          32|
    |add_ln15_23_fu_1795_p2  |         +|   0|  0|  39|          32|          32|
    |add_ln15_24_fu_1800_p2  |         +|   0|  0|  39|          32|          32|
    |add_ln15_25_fu_1806_p2  |         +|   0|  0|  39|          32|          32|
    |add_ln15_26_fu_1819_p2  |         +|   0|  0|  39|          32|          32|
    |add_ln15_27_fu_1825_p2  |         +|   0|  0|  39|          32|          32|
    |add_ln15_28_fu_1838_p2  |         +|   0|  0|  39|          32|          32|
    |add_ln15_29_fu_1844_p2  |         +|   0|  0|  39|          32|          32|
    |add_ln15_2_fu_1518_p2   |         +|   0|  0|  39|          32|          32|
    |add_ln15_3_fu_1553_p2   |         +|   0|  0|  39|          32|          32|
    |add_ln15_5_fu_1263_p2   |         +|   0|  0|  39|          32|          32|
    |add_ln15_6_fu_1559_p2   |         +|   0|  0|  39|          32|          32|
    |add_ln15_7_fu_1614_p2   |         +|   0|  0|  39|          32|          32|
    |add_ln15_8_fu_1649_p2   |         +|   0|  0|  39|          32|          32|
    |add_ln15_9_fu_1655_p2   |         +|   0|  0|  39|          32|          32|
    |add_ln15_fu_1476_p2     |         +|   0|  0|  39|          32|          32|
    |add_ln16_10_fu_1279_p2  |         +|   0|  0|  39|          32|          32|
    |add_ln16_11_fu_1717_p2  |         +|   0|  0|  32|          32|          32|
    |add_ln16_12_fu_1722_p2  |         +|   0|  0|  32|          32|          32|
    |add_ln16_13_fu_1848_p2  |         +|   0|  0|  32|          32|          32|
    |add_ln16_14_fu_1737_p2  |         +|   0|  0|  32|          32|          32|
    |add_ln16_15_fu_1312_p2  |         +|   0|  0|  39|          32|          32|
    |add_ln16_16_fu_1741_p2  |         +|   0|  0|  32|          32|          32|
    |add_ln16_17_fu_1786_p2  |         +|   0|  0|  32|          32|          32|
    |add_ln16_18_fu_1345_p2  |         +|   0|  0|  39|          32|          32|
    |add_ln16_19_fu_1790_p2  |         +|   0|  0|  32|          32|          32|
    |add_ln16_1_fu_1575_p2   |         +|   0|  0|  32|          32|          32|
    |add_ln16_20_fu_1852_p2  |         +|   0|  0|  32|          32|          32|
    |add_ln16_21_fu_1378_p2  |         +|   0|  0|  39|          32|          32|
    |add_ln16_22_fu_1411_p2  |         +|   0|  0|  39|          32|          32|
    |add_ln16_23_fu_1856_p2  |         +|   0|  0|  32|          32|          32|
    |add_ln16_24_fu_1860_p2  |         +|   0|  0|  32|          32|          32|
    |add_ln16_25_fu_1452_p2  |         +|   0|  0|  39|          32|          32|
    |add_ln16_26_fu_1864_p2  |         +|   0|  0|  32|          32|          32|
    |add_ln16_27_fu_1869_p2  |         +|   0|  0|  32|          32|          32|
    |add_ln16_28_fu_1875_p2  |         +|   0|  0|  32|          32|          32|
    |add_ln16_2_fu_1579_p2   |         +|   0|  0|  32|          32|          32|
    |add_ln16_3_fu_1239_p2   |         +|   0|  0|  39|          32|          32|
    |add_ln16_4_fu_1583_p2   |         +|   0|  0|  32|          32|          32|
    |add_ln16_5_fu_1588_p2   |         +|   0|  0|  32|          32|          32|
    |add_ln16_6_fu_1625_p2   |         +|   0|  0|  39|          32|          32|
    |add_ln16_7_fu_1682_p2   |         +|   0|  0|  39|          32|          32|
    |add_ln16_8_fu_1709_p2   |         +|   0|  0|  32|          32|          32|
    |add_ln16_9_fu_1713_p2   |         +|   0|  0|  32|          32|          32|
    |add_ln16_fu_1529_p2     |         +|   0|  0|  39|          32|          32|
    |add_ln9_fu_1094_p2      |         +|   0|  0|  12|           5|           1|
    |grp_fu_1074_p2          |         +|   0|  0|  39|          32|          32|
    |q_d0                    |         +|   0|  0|  32|          32|          32|
    |sub_ln14_fu_1126_p2     |         -|   0|  0|  17|          10|          10|
    |icmp_ln9_fu_1088_p2     |      icmp|   0|  0|   9|           5|           3|
    |or_ln14_fu_1353_p2      |        or|   0|  0|  10|          10|           1|
    +------------------------+----------+----+---+----+------------+------------+
    |Total                   |          |   0|  0|2646|        2166|        1989|
    +------------------------+----------+----+---+----+------------+------------+

    * Multiplexer: 
    +----------------------+-----+-----------+-----+-----------+
    |         Name         | LUT | Input Size| Bits| Total Bits|
    +----------------------+-----+-----------+-----+-----------+
    |A_address0            |   65|         16|   10|        160|
    |A_address1            |   65|         16|   10|        160|
    |ap_NS_fsm             |  145|         31|    1|         31|
    |ap_done_int           |    9|          2|    1|          2|
    |ap_sig_allocacmp_i_1  |    9|          2|    5|         10|
    |i_fu_224              |    9|          2|    5|         10|
    |q_address0            |   14|          3|    5|         15|
    |reg_946               |    9|          2|   32|         64|
    |reg_951               |    9|          2|   32|         64|
    |reg_956               |    9|          2|   32|         64|
    |reg_961               |    9|          2|   32|         64|
    |reg_966               |    9|          2|   32|         64|
    |reg_971               |    9|          2|   32|         64|
    |reg_976               |    9|          2|   32|         64|
    |reg_993               |    9|          2|   32|         64|
    |reg_998               |    9|          2|   32|         64|
    |s_address0            |   81|         17|    5|         85|
    |s_address1            |   81|         17|    5|         85|
    |s_d0                  |   65|         16|   32|        512|
    |s_d1                  |   65|         16|   32|        512|
    +----------------------+-----+-----------+-----+-----------+
    |Total                 |  689|        156|  399|       2158|
    +----------------------+-----+-----------+-----+-----------+

    * Register: 
    +----------------------+----+----+-----+-----------+
    |         Name         | FF | LUT| Bits| Const Bits|
    +----------------------+----+----+-----+-----------+
    |A_load_15_reg_2656    |  32|   0|   32|          0|
    |A_load_21_reg_2357    |  32|   0|   32|          0|
    |A_load_23_reg_2388    |  32|   0|   32|          0|
    |A_load_25_reg_2424    |  32|   0|   32|          0|
    |A_load_27_reg_2712    |  32|   0|   32|          0|
    |A_load_29_reg_2465    |  32|   0|   32|          0|
    |add_ln15_10_reg_2702  |  32|   0|   32|          0|
    |add_ln15_11_reg_2728  |  32|   0|   32|          0|
    |add_ln15_12_reg_2445  |  32|   0|   32|          0|
    |add_ln15_13_reg_2450  |  32|   0|   32|          0|
    |add_ln15_14_reg_2733  |  32|   0|   32|          0|
    |add_ln15_15_reg_2758  |  32|   0|   32|          0|
    |add_ln15_16_reg_2526  |  32|   0|   32|          0|
    |add_ln15_17_reg_2531  |  32|   0|   32|          0|
    |add_ln15_18_reg_2773  |  32|   0|   32|          0|
    |add_ln15_19_reg_2778  |  32|   0|   32|          0|
    |add_ln15_1_reg_2556   |  32|   0|   32|          0|
    |add_ln15_20_reg_2591  |  32|   0|   32|          0|
    |add_ln15_21_reg_2793  |  32|   0|   32|          0|
    |add_ln15_22_reg_2798  |  32|   0|   32|          0|
    |add_ln15_23_reg_2818  |  32|   0|   32|          0|
    |add_ln15_24_reg_2823  |  32|   0|   32|          0|
    |add_ln15_25_reg_2828  |  32|   0|   32|          0|
    |add_ln15_26_reg_2843  |  32|   0|   32|          0|
    |add_ln15_27_reg_2848  |  32|   0|   32|          0|
    |add_ln15_28_reg_2863  |  32|   0|   32|          0|
    |add_ln15_29_reg_2868  |  32|   0|   32|          0|
    |add_ln15_2_reg_2581   |  32|   0|   32|          0|
    |add_ln15_3_reg_2611   |  32|   0|   32|          0|
    |add_ln15_4_reg_2312   |  32|   0|   32|          0|
    |add_ln15_5_reg_2342   |  32|   0|   32|          0|
    |add_ln15_6_reg_2616   |  32|   0|   32|          0|
    |add_ln15_7_reg_2646   |  32|   0|   32|          0|
    |add_ln15_8_reg_2682   |  32|   0|   32|          0|
    |add_ln15_9_reg_2687   |  32|   0|   32|          0|
    |add_ln15_reg_2551     |  32|   0|   32|          0|
    |add_ln16_10_reg_2363  |  32|   0|   32|          0|
    |add_ln16_12_reg_2753  |  32|   0|   32|          0|
    |add_ln16_15_reg_2394  |  32|   0|   32|          0|
    |add_ln16_16_reg_2768  |  32|   0|   32|          0|
    |add_ln16_18_reg_2430  |  32|   0|   32|          0|
    |add_ln16_19_reg_2813  |  32|   0|   32|          0|
    |add_ln16_21_reg_2471  |  32|   0|   32|          0|
    |add_ln16_22_reg_2506  |  32|   0|   32|          0|
    |add_ln16_25_reg_2536  |  32|   0|   32|          0|
    |add_ln16_3_reg_2327   |  32|   0|   32|          0|
    |add_ln16_5_reg_2631   |  32|   0|   32|          0|
    |add_ln16_6_reg_2667   |  32|   0|   32|          0|
    |add_ln16_7_reg_2723   |  32|   0|   32|          0|
    |add_ln16_reg_2596     |  32|   0|   32|          0|
    |ap_CS_fsm             |  30|   0|   30|          0|
    |ap_done_reg           |   1|   0|    1|          0|
    |i_fu_224              |   5|   0|    5|          0|
    |mul_ln15_15_reg_2743  |  32|   0|   32|          0|
    |mul_ln15_21_reg_2788  |  32|   0|   32|          0|
    |mul_ln15_23_reg_2803  |  32|   0|   32|          0|
    |mul_ln15_25_reg_2808  |  32|   0|   32|          0|
    |mul_ln15_27_reg_2838  |  32|   0|   32|          0|
    |mul_ln15_29_reg_2858  |  32|   0|   32|          0|
    |mul_ln16_10_reg_2697  |  32|   0|   32|          0|
    |mul_ln16_11_reg_2707  |  32|   0|   32|          0|
    |mul_ln16_12_reg_2317  |  32|   0|   32|          0|
    |mul_ln16_13_reg_2322  |  32|   0|   32|          0|
    |mul_ln16_14_reg_2738  |  32|   0|   32|          0|
    |mul_ln16_15_reg_2748  |  32|   0|   32|          0|
    |mul_ln16_16_reg_2347  |  32|   0|   32|          0|
    |mul_ln16_17_reg_2352  |  32|   0|   32|          0|
    |mul_ln16_18_reg_2763  |  32|   0|   32|          0|
    |mul_ln16_19_reg_2783  |  32|   0|   32|          0|
    |mul_ln16_1_reg_2561   |  32|   0|   32|          0|
    |mul_ln16_20_reg_2378  |  32|   0|   32|          0|
    |mul_ln16_21_reg_2383  |  32|   0|   32|          0|
    |mul_ln16_22_reg_2414  |  32|   0|   32|          0|
    |mul_ln16_23_reg_2419  |  32|   0|   32|          0|
    |mul_ln16_24_reg_2455  |  32|   0|   32|          0|
    |mul_ln16_25_reg_2460  |  32|   0|   32|          0|
    |mul_ln16_26_reg_2833  |  32|   0|   32|          0|
    |mul_ln16_27_reg_2853  |  32|   0|   32|          0|
    |mul_ln16_28_reg_2496  |  32|   0|   32|          0|
    |mul_ln16_29_reg_2501  |  32|   0|   32|          0|
    |mul_ln16_2_reg_2566   |  32|   0|   32|          0|
    |mul_ln16_3_reg_2586   |  32|   0|   32|          0|
    |mul_ln16_4_reg_2292   |  32|   0|   32|          0|
    |mul_ln16_5_reg_2297   |  32|   0|   32|          0|
    |mul_ln16_6_reg_2621   |  32|   0|   32|          0|
    |mul_ln16_7_reg_2626   |  32|   0|   32|          0|
    |mul_ln16_8_reg_2651   |  32|   0|   32|          0|
    |mul_ln16_9_reg_2692   |  32|   0|   32|          0|
    |mul_ln16_reg_2521     |  32|   0|   32|          0|
    |q_addr_reg_2240       |   5|   0|    5|          0|
    |r_load_reg_2265       |  32|   0|   32|          0|
    |reg_1003              |  32|   0|   32|          0|
    |reg_1042              |  32|   0|   32|          0|
    |reg_1046              |  32|   0|   32|          0|
    |reg_1050              |  32|   0|   32|          0|
    |reg_1054              |  32|   0|   32|          0|
    |reg_1058              |  32|   0|   32|          0|
    |reg_1062              |  32|   0|   32|          0|
    |reg_1066              |  32|   0|   32|          0|
    |reg_1070              |  32|   0|   32|          0|
    |reg_934               |  32|   0|   32|          0|
    |reg_938               |  32|   0|   32|          0|
    |reg_942               |  32|   0|   32|          0|
    |reg_946               |  32|   0|   32|          0|
    |reg_951               |  32|   0|   32|          0|
    |reg_956               |  32|   0|   32|          0|
    |reg_961               |  32|   0|   32|          0|
    |reg_966               |  32|   0|   32|          0|
    |reg_971               |  32|   0|   32|          0|
    |reg_976               |  32|   0|   32|          0|
    |reg_981               |  32|   0|   32|          0|
    |reg_985               |  32|   0|   32|          0|
    |reg_989               |  32|   0|   32|          0|
    |reg_993               |  32|   0|   32|          0|
    |reg_998               |  32|   0|   32|          0|
    |s_load_11_reg_2409    |  32|   0|   32|          0|
    |s_load_14_reg_2486    |  32|   0|   32|          0|
    |s_load_15_reg_2491    |  32|   0|   32|          0|
    |s_load_25_reg_2662    |  32|   0|   32|          0|
    |s_load_29_reg_2718    |  32|   0|   32|          0|
    |sub_ln14_reg_2198     |   9|   0|   10|          1|
    |tmp_q_reg_2260        |  32|   0|   32|          0|
    +----------------------+----+----+-----+-----------+
    |Total                 |3794|   0| 3795|          1|
    +----------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+------------+-----+-----+------------+------------------------------+--------------+
|  RTL Ports | Dir | Bits|  Protocol  |         Source Object        |    C Type    |
+------------+-----+-----+------------+------------------------------+--------------+
|ap_clk      |   in|    1|  ap_ctrl_hs|  bicg_Pipeline_VITIS_LOOP_9_1|  return value|
|ap_rst      |   in|    1|  ap_ctrl_hs|  bicg_Pipeline_VITIS_LOOP_9_1|  return value|
|ap_start    |   in|    1|  ap_ctrl_hs|  bicg_Pipeline_VITIS_LOOP_9_1|  return value|
|ap_done     |  out|    1|  ap_ctrl_hs|  bicg_Pipeline_VITIS_LOOP_9_1|  return value|
|ap_idle     |  out|    1|  ap_ctrl_hs|  bicg_Pipeline_VITIS_LOOP_9_1|  return value|
|ap_ready    |  out|    1|  ap_ctrl_hs|  bicg_Pipeline_VITIS_LOOP_9_1|  return value|
|s_address0  |  out|    5|   ap_memory|                             s|         array|
|s_ce0       |  out|    1|   ap_memory|                             s|         array|
|s_we0       |  out|    1|   ap_memory|                             s|         array|
|s_d0        |  out|   32|   ap_memory|                             s|         array|
|s_q0        |   in|   32|   ap_memory|                             s|         array|
|s_address1  |  out|    5|   ap_memory|                             s|         array|
|s_ce1       |  out|    1|   ap_memory|                             s|         array|
|s_we1       |  out|    1|   ap_memory|                             s|         array|
|s_d1        |  out|   32|   ap_memory|                             s|         array|
|s_q1        |   in|   32|   ap_memory|                             s|         array|
|A_address0  |  out|   10|   ap_memory|                             A|         array|
|A_ce0       |  out|    1|   ap_memory|                             A|         array|
|A_q0        |   in|   32|   ap_memory|                             A|         array|
|A_address1  |  out|   10|   ap_memory|                             A|         array|
|A_ce1       |  out|    1|   ap_memory|                             A|         array|
|A_q1        |   in|   32|   ap_memory|                             A|         array|
|q_address0  |  out|    5|   ap_memory|                             q|         array|
|q_ce0       |  out|    1|   ap_memory|                             q|         array|
|q_we0       |  out|    1|   ap_memory|                             q|         array|
|q_d0        |  out|   32|   ap_memory|                             q|         array|
|q_q0        |   in|   32|   ap_memory|                             q|         array|
|r_address0  |  out|    5|   ap_memory|                             r|         array|
|r_ce0       |  out|    1|   ap_memory|                             r|         array|
|r_q0        |   in|   32|   ap_memory|                             r|         array|
|p_load      |   in|   32|     ap_none|                        p_load|        scalar|
|p_load_1    |   in|   32|     ap_none|                      p_load_1|        scalar|
|p_load_2    |   in|   32|     ap_none|                      p_load_2|        scalar|
|p_load_3    |   in|   32|     ap_none|                      p_load_3|        scalar|
|p_load_4    |   in|   32|     ap_none|                      p_load_4|        scalar|
|p_load_5    |   in|   32|     ap_none|                      p_load_5|        scalar|
|p_load_6    |   in|   32|     ap_none|                      p_load_6|        scalar|
|p_load_7    |   in|   32|     ap_none|                      p_load_7|        scalar|
|p_load_8    |   in|   32|     ap_none|                      p_load_8|        scalar|
|p_load_9    |   in|   32|     ap_none|                      p_load_9|        scalar|
|p_load_10   |   in|   32|     ap_none|                     p_load_10|        scalar|
|p_load_11   |   in|   32|     ap_none|                     p_load_11|        scalar|
|p_load_12   |   in|   32|     ap_none|                     p_load_12|        scalar|
|p_load_13   |   in|   32|     ap_none|                     p_load_13|        scalar|
|p_load_14   |   in|   32|     ap_none|                     p_load_14|        scalar|
|p_load_15   |   in|   32|     ap_none|                     p_load_15|        scalar|
|p_load_16   |   in|   32|     ap_none|                     p_load_16|        scalar|
|p_load_17   |   in|   32|     ap_none|                     p_load_17|        scalar|
|p_load_18   |   in|   32|     ap_none|                     p_load_18|        scalar|
|p_load_19   |   in|   32|     ap_none|                     p_load_19|        scalar|
|p_load_20   |   in|   32|     ap_none|                     p_load_20|        scalar|
|p_load_21   |   in|   32|     ap_none|                     p_load_21|        scalar|
|p_load_22   |   in|   32|     ap_none|                     p_load_22|        scalar|
|p_load_23   |   in|   32|     ap_none|                     p_load_23|        scalar|
|p_load_24   |   in|   32|     ap_none|                     p_load_24|        scalar|
|p_load_25   |   in|   32|     ap_none|                     p_load_25|        scalar|
|p_load_26   |   in|   32|     ap_none|                     p_load_26|        scalar|
|p_load_27   |   in|   32|     ap_none|                     p_load_27|        scalar|
|p_load_28   |   in|   32|     ap_none|                     p_load_28|        scalar|
|p_load_29   |   in|   32|     ap_none|                     p_load_29|        scalar|
+------------+-----+-----+------------+------------------------------+--------------+

