tst r0, r1
mvncs r2, r3
eor r2, r0, r2
lsr r2, r2, r2
add r0, r2, r0, lsr 4
