TimeQuest Timing Analyzer report for AP9
Fri Feb 10 14:43:32 2017
Quartus II 32-bit Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clock_manager:U5|clock_1MHz'
 12. Slow 1200mV 85C Model Setup: 'cpu:U1|control:U1|OP[4]'
 13. Slow 1200mV 85C Model Setup: 'clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]'
 14. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 15. Slow 1200mV 85C Model Setup: 'ps2_keyboard:U3|dec_keyboard:U2|f3'
 16. Slow 1200mV 85C Model Setup: 'PS2_CLK'
 17. Slow 1200mV 85C Model Setup: 'clock_manager:U5|clock_25Mhz_int'
 18. Slow 1200mV 85C Model Setup: 'clock_manager:U5|clock_100Khz_int'
 19. Slow 1200mV 85C Model Setup: 'clock_manager:U5|clock_1KHz'
 20. Slow 1200mV 85C Model Setup: 'clock_manager:U5|clock_1Mhz_int'
 21. Slow 1200mV 85C Model Setup: 'clock_manager:U5|clock_10Khz_int'
 22. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 23. Slow 1200mV 85C Model Hold: 'cpu:U1|control:U1|OP[4]'
 24. Slow 1200mV 85C Model Hold: 'clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]'
 25. Slow 1200mV 85C Model Hold: 'clock_manager:U5|clock_1Mhz_int'
 26. Slow 1200mV 85C Model Hold: 'clock_manager:U5|clock_100Khz_int'
 27. Slow 1200mV 85C Model Hold: 'PS2_CLK'
 28. Slow 1200mV 85C Model Hold: 'clock_manager:U5|clock_25Mhz_int'
 29. Slow 1200mV 85C Model Hold: 'clock_manager:U5|clock_1KHz'
 30. Slow 1200mV 85C Model Hold: 'clock_manager:U5|clock_10Khz_int'
 31. Slow 1200mV 85C Model Hold: 'clock_manager:U5|clock_1MHz'
 32. Slow 1200mV 85C Model Hold: 'ps2_keyboard:U3|dec_keyboard:U2|f3'
 33. Slow 1200mV 85C Model Recovery: 'ps2_keyboard:U3|keyboard:U1|scan_ready'
 34. Slow 1200mV 85C Model Recovery: 'ps2_keyboard:U3|keyboard:U1|ready_set'
 35. Slow 1200mV 85C Model Removal: 'ps2_keyboard:U3|keyboard:U1|ready_set'
 36. Slow 1200mV 85C Model Removal: 'ps2_keyboard:U3|keyboard:U1|scan_ready'
 37. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 38. Slow 1200mV 85C Model Minimum Pulse Width: 'clock_manager:U5|clock_1MHz'
 39. Slow 1200mV 85C Model Minimum Pulse Width: 'PS2_CLK'
 40. Slow 1200mV 85C Model Minimum Pulse Width: 'clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]'
 41. Slow 1200mV 85C Model Minimum Pulse Width: 'ps2_keyboard:U3|dec_keyboard:U2|f3'
 42. Slow 1200mV 85C Model Minimum Pulse Width: 'clock_manager:U5|clock_25Mhz_int'
 43. Slow 1200mV 85C Model Minimum Pulse Width: 'clock_manager:U5|clock_100Khz_int'
 44. Slow 1200mV 85C Model Minimum Pulse Width: 'clock_manager:U5|clock_10Khz_int'
 45. Slow 1200mV 85C Model Minimum Pulse Width: 'clock_manager:U5|clock_1Mhz_int'
 46. Slow 1200mV 85C Model Minimum Pulse Width: 'clock_manager:U5|clock_1KHz'
 47. Slow 1200mV 85C Model Minimum Pulse Width: 'ps2_keyboard:U3|keyboard:U1|ready_set'
 48. Slow 1200mV 85C Model Minimum Pulse Width: 'ps2_keyboard:U3|keyboard:U1|scan_ready'
 49. Slow 1200mV 85C Model Minimum Pulse Width: 'cpu:U1|control:U1|OP[4]'
 50. Setup Times
 51. Hold Times
 52. Clock to Output Times
 53. Minimum Clock to Output Times
 54. Slow 1200mV 85C Model Metastability Report
 55. Slow 1200mV 0C Model Fmax Summary
 56. Slow 1200mV 0C Model Setup Summary
 57. Slow 1200mV 0C Model Hold Summary
 58. Slow 1200mV 0C Model Recovery Summary
 59. Slow 1200mV 0C Model Removal Summary
 60. Slow 1200mV 0C Model Minimum Pulse Width Summary
 61. Slow 1200mV 0C Model Setup: 'clock_manager:U5|clock_1MHz'
 62. Slow 1200mV 0C Model Setup: 'cpu:U1|control:U1|OP[4]'
 63. Slow 1200mV 0C Model Setup: 'clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]'
 64. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 65. Slow 1200mV 0C Model Setup: 'ps2_keyboard:U3|dec_keyboard:U2|f3'
 66. Slow 1200mV 0C Model Setup: 'PS2_CLK'
 67. Slow 1200mV 0C Model Setup: 'clock_manager:U5|clock_25Mhz_int'
 68. Slow 1200mV 0C Model Setup: 'clock_manager:U5|clock_100Khz_int'
 69. Slow 1200mV 0C Model Setup: 'clock_manager:U5|clock_1KHz'
 70. Slow 1200mV 0C Model Setup: 'clock_manager:U5|clock_1Mhz_int'
 71. Slow 1200mV 0C Model Setup: 'clock_manager:U5|clock_10Khz_int'
 72. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 73. Slow 1200mV 0C Model Hold: 'cpu:U1|control:U1|OP[4]'
 74. Slow 1200mV 0C Model Hold: 'clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]'
 75. Slow 1200mV 0C Model Hold: 'clock_manager:U5|clock_1Mhz_int'
 76. Slow 1200mV 0C Model Hold: 'clock_manager:U5|clock_100Khz_int'
 77. Slow 1200mV 0C Model Hold: 'PS2_CLK'
 78. Slow 1200mV 0C Model Hold: 'clock_manager:U5|clock_25Mhz_int'
 79. Slow 1200mV 0C Model Hold: 'clock_manager:U5|clock_1KHz'
 80. Slow 1200mV 0C Model Hold: 'ps2_keyboard:U3|dec_keyboard:U2|f3'
 81. Slow 1200mV 0C Model Hold: 'clock_manager:U5|clock_1MHz'
 82. Slow 1200mV 0C Model Hold: 'clock_manager:U5|clock_10Khz_int'
 83. Slow 1200mV 0C Model Recovery: 'ps2_keyboard:U3|keyboard:U1|scan_ready'
 84. Slow 1200mV 0C Model Recovery: 'ps2_keyboard:U3|keyboard:U1|ready_set'
 85. Slow 1200mV 0C Model Removal: 'ps2_keyboard:U3|keyboard:U1|ready_set'
 86. Slow 1200mV 0C Model Removal: 'ps2_keyboard:U3|keyboard:U1|scan_ready'
 87. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 88. Slow 1200mV 0C Model Minimum Pulse Width: 'clock_manager:U5|clock_1MHz'
 89. Slow 1200mV 0C Model Minimum Pulse Width: 'PS2_CLK'
 90. Slow 1200mV 0C Model Minimum Pulse Width: 'clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]'
 91. Slow 1200mV 0C Model Minimum Pulse Width: 'ps2_keyboard:U3|dec_keyboard:U2|f3'
 92. Slow 1200mV 0C Model Minimum Pulse Width: 'clock_manager:U5|clock_25Mhz_int'
 93. Slow 1200mV 0C Model Minimum Pulse Width: 'clock_manager:U5|clock_100Khz_int'
 94. Slow 1200mV 0C Model Minimum Pulse Width: 'clock_manager:U5|clock_10Khz_int'
 95. Slow 1200mV 0C Model Minimum Pulse Width: 'clock_manager:U5|clock_1Mhz_int'
 96. Slow 1200mV 0C Model Minimum Pulse Width: 'clock_manager:U5|clock_1KHz'
 97. Slow 1200mV 0C Model Minimum Pulse Width: 'ps2_keyboard:U3|keyboard:U1|ready_set'
 98. Slow 1200mV 0C Model Minimum Pulse Width: 'ps2_keyboard:U3|keyboard:U1|scan_ready'
 99. Slow 1200mV 0C Model Minimum Pulse Width: 'cpu:U1|control:U1|OP[4]'
100. Setup Times
101. Hold Times
102. Clock to Output Times
103. Minimum Clock to Output Times
104. Slow 1200mV 0C Model Metastability Report
105. Fast 1200mV 0C Model Setup Summary
106. Fast 1200mV 0C Model Hold Summary
107. Fast 1200mV 0C Model Recovery Summary
108. Fast 1200mV 0C Model Removal Summary
109. Fast 1200mV 0C Model Minimum Pulse Width Summary
110. Fast 1200mV 0C Model Setup: 'clock_manager:U5|clock_1MHz'
111. Fast 1200mV 0C Model Setup: 'cpu:U1|control:U1|OP[4]'
112. Fast 1200mV 0C Model Setup: 'clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]'
113. Fast 1200mV 0C Model Setup: 'CLOCK_50'
114. Fast 1200mV 0C Model Setup: 'ps2_keyboard:U3|dec_keyboard:U2|f3'
115. Fast 1200mV 0C Model Setup: 'PS2_CLK'
116. Fast 1200mV 0C Model Setup: 'clock_manager:U5|clock_25Mhz_int'
117. Fast 1200mV 0C Model Setup: 'clock_manager:U5|clock_100Khz_int'
118. Fast 1200mV 0C Model Setup: 'clock_manager:U5|clock_1KHz'
119. Fast 1200mV 0C Model Setup: 'clock_manager:U5|clock_1Mhz_int'
120. Fast 1200mV 0C Model Setup: 'clock_manager:U5|clock_10Khz_int'
121. Fast 1200mV 0C Model Hold: 'CLOCK_50'
122. Fast 1200mV 0C Model Hold: 'cpu:U1|control:U1|OP[4]'
123. Fast 1200mV 0C Model Hold: 'clock_manager:U5|clock_100Khz_int'
124. Fast 1200mV 0C Model Hold: 'clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]'
125. Fast 1200mV 0C Model Hold: 'clock_manager:U5|clock_1Mhz_int'
126. Fast 1200mV 0C Model Hold: 'clock_manager:U5|clock_25Mhz_int'
127. Fast 1200mV 0C Model Hold: 'PS2_CLK'
128. Fast 1200mV 0C Model Hold: 'clock_manager:U5|clock_1KHz'
129. Fast 1200mV 0C Model Hold: 'clock_manager:U5|clock_1MHz'
130. Fast 1200mV 0C Model Hold: 'clock_manager:U5|clock_10Khz_int'
131. Fast 1200mV 0C Model Hold: 'ps2_keyboard:U3|dec_keyboard:U2|f3'
132. Fast 1200mV 0C Model Recovery: 'ps2_keyboard:U3|keyboard:U1|scan_ready'
133. Fast 1200mV 0C Model Recovery: 'ps2_keyboard:U3|keyboard:U1|ready_set'
134. Fast 1200mV 0C Model Removal: 'ps2_keyboard:U3|keyboard:U1|ready_set'
135. Fast 1200mV 0C Model Removal: 'ps2_keyboard:U3|keyboard:U1|scan_ready'
136. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
137. Fast 1200mV 0C Model Minimum Pulse Width: 'PS2_CLK'
138. Fast 1200mV 0C Model Minimum Pulse Width: 'clock_manager:U5|clock_1MHz'
139. Fast 1200mV 0C Model Minimum Pulse Width: 'clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]'
140. Fast 1200mV 0C Model Minimum Pulse Width: 'ps2_keyboard:U3|dec_keyboard:U2|f3'
141. Fast 1200mV 0C Model Minimum Pulse Width: 'clock_manager:U5|clock_25Mhz_int'
142. Fast 1200mV 0C Model Minimum Pulse Width: 'clock_manager:U5|clock_100Khz_int'
143. Fast 1200mV 0C Model Minimum Pulse Width: 'clock_manager:U5|clock_10Khz_int'
144. Fast 1200mV 0C Model Minimum Pulse Width: 'clock_manager:U5|clock_1Mhz_int'
145. Fast 1200mV 0C Model Minimum Pulse Width: 'clock_manager:U5|clock_1KHz'
146. Fast 1200mV 0C Model Minimum Pulse Width: 'ps2_keyboard:U3|keyboard:U1|ready_set'
147. Fast 1200mV 0C Model Minimum Pulse Width: 'ps2_keyboard:U3|keyboard:U1|scan_ready'
148. Fast 1200mV 0C Model Minimum Pulse Width: 'cpu:U1|control:U1|OP[4]'
149. Setup Times
150. Hold Times
151. Clock to Output Times
152. Minimum Clock to Output Times
153. Fast 1200mV 0C Model Metastability Report
154. Multicorner Timing Analysis Summary
155. Setup Times
156. Hold Times
157. Clock to Output Times
158. Minimum Clock to Output Times
159. Board Trace Model Assignments
160. Input Transition Times
161. Signal Integrity Metrics (Slow 1200mv 0c Model)
162. Signal Integrity Metrics (Slow 1200mv 85c Model)
163. Signal Integrity Metrics (Fast 1200mv 0c Model)
164. Setup Transfers
165. Hold Transfers
166. Recovery Transfers
167. Removal Transfers
168. Report TCCS
169. Report RSKM
170. Unconstrained Paths
171. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition ;
; Revision Name      ; AP9                                                             ;
; Device Family      ; Cyclone IV E                                                    ;
; Device Name        ; EP4CE115F29C7                                                   ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Enabled                                                         ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                     ;
+--------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------------------+
; Clock Name                                                   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                          ;
+--------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------------------+
; CLOCK_50                                                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                                                     ;
; clock_manager:U5|clock_1KHz                                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_manager:U5|clock_1KHz }                                  ;
; clock_manager:U5|clock_1MHz                                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_manager:U5|clock_1MHz }                                  ;
; clock_manager:U5|clock_1Mhz_int                              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_manager:U5|clock_1Mhz_int }                              ;
; clock_manager:U5|clock_10Khz_int                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_manager:U5|clock_10Khz_int }                             ;
; clock_manager:U5|clock_25Mhz_int                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_manager:U5|clock_25Mhz_int }                             ;
; clock_manager:U5|clock_100Khz_int                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_manager:U5|clock_100Khz_int }                            ;
; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] } ;
; cpu:U1|control:U1|OP[4]                                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { cpu:U1|control:U1|OP[4] }                                      ;
; PS2_CLK                                                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { PS2_CLK }                                                      ;
; ps2_keyboard:U3|dec_keyboard:U2|f3                           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ps2_keyboard:U3|dec_keyboard:U2|f3 }                           ;
; ps2_keyboard:U3|keyboard:U1|ready_set                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ps2_keyboard:U3|keyboard:U1|ready_set }                        ;
; ps2_keyboard:U3|keyboard:U1|scan_ready                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ps2_keyboard:U3|keyboard:U1|scan_ready }                       ;
+--------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                                          ;
+------------+-----------------+--------------------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                   ; Note                                                          ;
+------------+-----------------+--------------------------------------------------------------+---------------------------------------------------------------+
; 20.67 MHz  ; 20.67 MHz       ; clock_manager:U5|clock_1MHz                                  ;                                                               ;
; 91.74 MHz  ; 91.74 MHz       ; CLOCK_50                                                     ;                                                               ;
; 141.72 MHz ; 141.72 MHz      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;                                                               ;
; 265.75 MHz ; 250.0 MHz       ; PS2_CLK                                                      ; limit due to minimum period restriction (max I/O toggle rate) ;
; 360.75 MHz ; 360.75 MHz      ; cpu:U1|control:U1|OP[4]                                      ;                                                               ;
; 508.65 MHz ; 437.64 MHz      ; clock_manager:U5|clock_25Mhz_int                             ; limit due to minimum period restriction (tmin)                ;
; 626.57 MHz ; 437.64 MHz      ; ps2_keyboard:U3|dec_keyboard:U2|f3                           ; limit due to minimum period restriction (tmin)                ;
; 629.33 MHz ; 437.64 MHz      ; clock_manager:U5|clock_100Khz_int                            ; limit due to minimum period restriction (tmin)                ;
; 635.32 MHz ; 437.64 MHz      ; clock_manager:U5|clock_1KHz                                  ; limit due to minimum period restriction (tmin)                ;
; 641.44 MHz ; 437.64 MHz      ; clock_manager:U5|clock_1Mhz_int                              ; limit due to minimum period restriction (tmin)                ;
; 727.8 MHz  ; 437.64 MHz      ; clock_manager:U5|clock_10Khz_int                             ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+--------------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                                    ;
+--------------------------------------------------------------+---------+---------------+
; Clock                                                        ; Slack   ; End Point TNS ;
+--------------------------------------------------------------+---------+---------------+
; clock_manager:U5|clock_1MHz                                  ; -47.378 ; -5770.202     ;
; cpu:U1|control:U1|OP[4]                                      ; -44.452 ; -701.675      ;
; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; -20.528 ; -1065.446     ;
; CLOCK_50                                                     ; -8.533  ; -3240.360     ;
; ps2_keyboard:U3|dec_keyboard:U2|f3                           ; -4.553  ; -35.954       ;
; PS2_CLK                                                      ; -2.763  ; -53.423       ;
; clock_manager:U5|clock_25Mhz_int                             ; -0.966  ; -5.220        ;
; clock_manager:U5|clock_100Khz_int                            ; -0.589  ; -0.999        ;
; clock_manager:U5|clock_1KHz                                  ; -0.574  ; -0.574        ;
; clock_manager:U5|clock_1Mhz_int                              ; -0.559  ; -1.001        ;
; clock_manager:U5|clock_10Khz_int                             ; -0.374  ; -0.761        ;
+--------------------------------------------------------------+---------+---------------+


+---------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                                    ;
+--------------------------------------------------------------+--------+---------------+
; Clock                                                        ; Slack  ; End Point TNS ;
+--------------------------------------------------------------+--------+---------------+
; CLOCK_50                                                     ; -1.520 ; -4.917        ;
; cpu:U1|control:U1|OP[4]                                      ; -1.173 ; -13.493       ;
; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; -0.390 ; -1.901        ;
; clock_manager:U5|clock_1Mhz_int                              ; -0.340 ; -0.340        ;
; clock_manager:U5|clock_100Khz_int                            ; -0.324 ; -0.324        ;
; PS2_CLK                                                      ; -0.206 ; -0.206        ;
; clock_manager:U5|clock_25Mhz_int                             ; -0.188 ; -0.188        ;
; clock_manager:U5|clock_1KHz                                  ; 0.028  ; 0.000         ;
; clock_manager:U5|clock_10Khz_int                             ; 0.402  ; 0.000         ;
; clock_manager:U5|clock_1MHz                                  ; 0.402  ; 0.000         ;
; ps2_keyboard:U3|dec_keyboard:U2|f3                           ; 0.402  ; 0.000         ;
+--------------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                          ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; ps2_keyboard:U3|keyboard:U1|scan_ready ; -2.857 ; -2.857        ;
; ps2_keyboard:U3|keyboard:U1|ready_set  ; 0.106  ; 0.000         ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                          ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; ps2_keyboard:U3|keyboard:U1|ready_set  ; 0.065 ; 0.000         ;
; ps2_keyboard:U3|keyboard:U1|scan_ready ; 3.341 ; 0.000         ;
+----------------------------------------+-------+---------------+


+---------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                                     ;
+--------------------------------------------------------------+--------+---------------+
; Clock                                                        ; Slack  ; End Point TNS ;
+--------------------------------------------------------------+--------+---------------+
; CLOCK_50                                                     ; -3.000 ; -2112.208     ;
; clock_manager:U5|clock_1MHz                                  ; -3.000 ; -518.310      ;
; PS2_CLK                                                      ; -3.000 ; -32.555       ;
; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; -1.285 ; -196.605      ;
; ps2_keyboard:U3|dec_keyboard:U2|f3                           ; -1.285 ; -12.850       ;
; clock_manager:U5|clock_25Mhz_int                             ; -1.285 ; -10.280       ;
; clock_manager:U5|clock_100Khz_int                            ; -1.285 ; -5.140        ;
; clock_manager:U5|clock_10Khz_int                             ; -1.285 ; -5.140        ;
; clock_manager:U5|clock_1Mhz_int                              ; -1.285 ; -5.140        ;
; clock_manager:U5|clock_1KHz                                  ; -1.285 ; -3.855        ;
; ps2_keyboard:U3|keyboard:U1|ready_set                        ; -1.285 ; -1.285        ;
; ps2_keyboard:U3|keyboard:U1|scan_ready                       ; -1.285 ; -1.285        ;
; cpu:U1|control:U1|OP[4]                                      ; 0.470  ; 0.000         ;
+--------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_manager:U5|clock_1MHz'                                                                                                                               ;
+---------+--------------------------------------+------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                            ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -47.378 ; cpu:U1|control:U1|Y[13]~_Duplicate_1 ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.071     ; 48.305     ;
; -47.248 ; cpu:U1|control:U1|Y[15]~_Duplicate_1 ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.071     ; 48.175     ;
; -47.118 ; cpu:U1|control:U1|Y[10]~_Duplicate_1 ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.071     ; 48.045     ;
; -47.111 ; cpu:U1|control:U1|Y[11]~_Duplicate_1 ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.071     ; 48.038     ;
; -47.058 ; cpu:U1|control:U1|Y[14]~_Duplicate_1 ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.071     ; 47.985     ;
; -46.943 ; cpu:U1|control:U1|Y[12]~_Duplicate_1 ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.071     ; 47.870     ;
; -46.931 ; cpu:U1|control:U1|Y[9]~_Duplicate_1  ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.071     ; 47.858     ;
; -46.815 ; cpu:U1|control:U1|Y[8]~_Duplicate_1  ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.071     ; 47.742     ;
; -46.627 ; cpu:U1|control:U1|Y[6]~_Duplicate_1  ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.071     ; 47.554     ;
; -46.280 ; cpu:U1|control:U1|Y[4]~_Duplicate_1  ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.071     ; 47.207     ;
; -46.270 ; cpu:U1|control:U1|Y[3]~_Duplicate_1  ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.071     ; 47.197     ;
; -46.185 ; cpu:U1|control:U1|Y[7]~_Duplicate_1  ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.077     ; 47.106     ;
; -46.146 ; cpu:U1|control:U1|Y[5]~_Duplicate_1  ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.071     ; 47.073     ;
; -45.915 ; cpu:U1|control:U1|X[15]              ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.073     ; 46.840     ;
; -45.849 ; cpu:U1|control:U1|X[14]              ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.081     ; 46.766     ;
; -45.534 ; cpu:U1|control:U1|Y[0]~_Duplicate_1  ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.074     ; 46.458     ;
; -45.436 ; cpu:U1|control:U1|Y[1]~_Duplicate_1  ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.071     ; 46.363     ;
; -45.036 ; cpu:U1|control:U1|Y[2]~_Duplicate_1  ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.071     ; 45.963     ;
; -44.238 ; cpu:U1|control:U1|X[13]              ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.074     ; 45.162     ;
; -41.713 ; cpu:U1|control:U1|X[12]              ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.066     ; 42.645     ;
; -40.043 ; cpu:U1|control:U1|X[11]              ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.066     ; 40.975     ;
; -37.321 ; cpu:U1|control:U1|X[10]              ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.071     ; 38.248     ;
; -35.759 ; cpu:U1|control:U1|X[9]               ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.077     ; 36.680     ;
; -32.719 ; cpu:U1|control:U1|X[8]               ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.080     ; 33.637     ;
; -30.883 ; cpu:U1|control:U1|X[7]               ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.077     ; 31.804     ;
; -27.609 ; cpu:U1|control:U1|X[6]               ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.080     ; 28.527     ;
; -25.764 ; cpu:U1|control:U1|X[5]               ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.103     ; 26.659     ;
; -23.768 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|RAM_DATA_OUT[4]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.101     ; 24.665     ;
; -23.532 ; cpu:U1|control:U1|LoadSP             ; cpu:U1|control:U1|RAM_DATA_OUT[4]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.093     ; 24.437     ;
; -23.531 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|RAM_DATA_OUT[15] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.093     ; 24.436     ;
; -23.446 ; cpu:U1|control:U1|SP[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[4]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.092     ; 24.352     ;
; -23.370 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|RAM_DATA_OUT[14] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.097     ; 24.271     ;
; -23.359 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|RAM_DATA_OUT[1]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.111     ; 24.246     ;
; -23.329 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|RAM_DATA_OUT[8]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.099     ; 24.228     ;
; -23.295 ; cpu:U1|control:U1|LoadSP             ; cpu:U1|control:U1|RAM_DATA_OUT[15] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.085     ; 24.208     ;
; -23.268 ; cpu:U1|control:U1|LoadSP             ; cpu:U1|control:U1|RAM_DATA_OUT[14] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.089     ; 24.177     ;
; -23.228 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|RAM_DATA_OUT[12] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.093     ; 24.133     ;
; -23.209 ; cpu:U1|control:U1|SP[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[15] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.084     ; 24.123     ;
; -23.185 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|RAM_DATA_OUT[2]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.073     ; 24.110     ;
; -23.182 ; cpu:U1|control:U1|SP[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[14] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.088     ; 24.092     ;
; -23.152 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|RAM_DATA_OUT[6]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.077     ; 24.073     ;
; -23.141 ; cpu:U1|control:U1|LoadSP             ; cpu:U1|control:U1|RAM_DATA_OUT[8]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.139     ; 24.000     ;
; -23.131 ; cpu:U1|control:U1|LoadSP             ; cpu:U1|control:U1|RAM_DATA_OUT[2]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.113     ; 24.016     ;
; -23.123 ; cpu:U1|control:U1|LoadSP             ; cpu:U1|control:U1|RAM_DATA_OUT[1]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.103     ; 24.018     ;
; -23.121 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|RAM_DATA_OUT[13] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.097     ; 24.022     ;
; -23.098 ; cpu:U1|control:U1|LoadSP             ; cpu:U1|control:U1|RAM_DATA_OUT[6]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.117     ; 23.979     ;
; -23.065 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|RAM_DATA_OUT[10] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.110     ; 23.953     ;
; -23.055 ; cpu:U1|control:U1|SP[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[8]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.138     ; 23.915     ;
; -23.048 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|RAM_DATA_OUT[9]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.099     ; 23.947     ;
; -23.045 ; cpu:U1|control:U1|SP[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[2]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.112     ; 23.931     ;
; -23.037 ; cpu:U1|control:U1|SP[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[1]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.102     ; 23.933     ;
; -23.019 ; cpu:U1|control:U1|LoadSP             ; cpu:U1|control:U1|RAM_DATA_OUT[13] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.089     ; 23.928     ;
; -23.012 ; cpu:U1|control:U1|SP[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[6]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.116     ; 23.894     ;
; -22.992 ; cpu:U1|control:U1|LoadSP             ; cpu:U1|control:U1|RAM_DATA_OUT[12] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.085     ; 23.905     ;
; -22.979 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|RAM_DATA_OUT[5]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.093     ; 23.884     ;
; -22.963 ; cpu:U1|control:U1|LoadSP             ; cpu:U1|control:U1|RAM_DATA_OUT[10] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.102     ; 23.859     ;
; -22.933 ; cpu:U1|control:U1|SP[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[13] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.088     ; 23.843     ;
; -22.906 ; cpu:U1|control:U1|SP[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[12] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.084     ; 23.820     ;
; -22.877 ; cpu:U1|control:U1|LoadSP             ; cpu:U1|control:U1|RAM_DATA_OUT[5]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.085     ; 23.790     ;
; -22.877 ; cpu:U1|control:U1|SP[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[10] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.101     ; 23.774     ;
; -22.860 ; cpu:U1|control:U1|LoadSP             ; cpu:U1|control:U1|RAM_DATA_OUT[9]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.139     ; 23.719     ;
; -22.859 ; cpu:U1|control:U1|M4[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[4]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.101     ; 23.756     ;
; -22.826 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|RAM_DATA_OUT[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.077     ; 23.747     ;
; -22.791 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|RAM_DATA_OUT[7]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.093     ; 23.696     ;
; -22.791 ; cpu:U1|control:U1|SP[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[5]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.084     ; 23.705     ;
; -22.774 ; cpu:U1|control:U1|SP[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[9]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.138     ; 23.634     ;
; -22.744 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|reg[4][2]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.080     ; 23.662     ;
; -22.690 ; cpu:U1|control:U1|LoadSP             ; cpu:U1|control:U1|reg[4][2]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.120     ; 23.568     ;
; -22.655 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|reg[7][2]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.080     ; 23.573     ;
; -22.638 ; cpu:U1|control:U1|LoadSP             ; cpu:U1|control:U1|RAM_DATA_OUT[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.117     ; 23.519     ;
; -22.637 ; cpu:U1|control:U1|LoadSP             ; cpu:U1|control:U1|RAM_DATA_OUT[7]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.085     ; 23.550     ;
; -22.622 ; cpu:U1|control:U1|M4[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[15] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.093     ; 23.527     ;
; -22.604 ; cpu:U1|control:U1|SP[4]              ; cpu:U1|control:U1|reg[4][2]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.119     ; 23.483     ;
; -22.601 ; cpu:U1|control:U1|LoadSP             ; cpu:U1|control:U1|reg[7][2]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.120     ; 23.479     ;
; -22.595 ; cpu:U1|control:U1|M4[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[14] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.097     ; 23.496     ;
; -22.587 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|RAM_DATA_OUT[3]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.097     ; 23.488     ;
; -22.552 ; cpu:U1|control:U1|SP[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.116     ; 23.434     ;
; -22.551 ; cpu:U1|control:U1|SP[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[7]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.084     ; 23.465     ;
; -22.515 ; cpu:U1|control:U1|SP[4]              ; cpu:U1|control:U1|reg[7][2]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.119     ; 23.394     ;
; -22.488 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|reg[6][2]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.080     ; 23.406     ;
; -22.485 ; cpu:U1|control:U1|LoadSP             ; cpu:U1|control:U1|RAM_DATA_OUT[3]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.089     ; 23.394     ;
; -22.450 ; cpu:U1|control:U1|M4[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[1]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.111     ; 23.337     ;
; -22.434 ; cpu:U1|control:U1|LoadSP             ; cpu:U1|control:U1|reg[6][2]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.120     ; 23.312     ;
; -22.420 ; cpu:U1|control:U1|M4[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[8]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.099     ; 23.319     ;
; -22.410 ; cpu:U1|control:U1|M4[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[2]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.073     ; 23.335     ;
; -22.406 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|reg[1][8]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.092     ; 23.312     ;
; -22.399 ; cpu:U1|control:U1|SP[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[3]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.088     ; 23.309     ;
; -22.390 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|RAM_DATA_OUT[11] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.097     ; 23.291     ;
; -22.377 ; cpu:U1|control:U1|M4[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[6]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.077     ; 23.298     ;
; -22.348 ; cpu:U1|control:U1|SP[4]              ; cpu:U1|control:U1|reg[6][2]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.119     ; 23.227     ;
; -22.346 ; cpu:U1|control:U1|M4[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[13] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.097     ; 23.247     ;
; -22.345 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|reg[0][2]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.074     ; 23.269     ;
; -22.336 ; cpu:U1|control:U1|LoadSP             ; cpu:U1|control:U1|RAM_DATA_OUT[11] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.137     ; 23.197     ;
; -22.319 ; cpu:U1|control:U1|M4[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[12] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.093     ; 23.224     ;
; -22.302 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|reg[7][1]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.106     ; 23.194     ;
; -22.291 ; cpu:U1|control:U1|LoadSP             ; cpu:U1|control:U1|reg[0][2]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.114     ; 23.175     ;
; -22.290 ; cpu:U1|control:U1|M4[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[10] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.110     ; 23.178     ;
; -22.250 ; cpu:U1|control:U1|SP[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[11] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.136     ; 23.112     ;
; -22.225 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|reg[5][2]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.080     ; 23.143     ;
; -22.218 ; cpu:U1|control:U1|LoadSP             ; cpu:U1|control:U1|reg[1][8]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.132     ; 23.084     ;
+---------+--------------------------------------+------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'cpu:U1|control:U1|OP[4]'                                                                                                                           ;
+---------+--------------------------------------+--------------------------------+-----------------------------+-------------------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                        ; Launch Clock                ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+--------------------------------+-----------------------------+-------------------------+--------------+------------+------------+
; -44.452 ; cpu:U1|control:U1|Y[13]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[7]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.971      ; 46.014     ;
; -44.322 ; cpu:U1|control:U1|Y[15]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[7]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.971      ; 45.884     ;
; -44.234 ; cpu:U1|control:U1|Y[13]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[9]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.971      ; 45.796     ;
; -44.218 ; cpu:U1|control:U1|Y[13]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[10]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.973      ; 45.790     ;
; -44.192 ; cpu:U1|control:U1|Y[10]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[7]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.971      ; 45.754     ;
; -44.185 ; cpu:U1|control:U1|Y[11]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[7]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.971      ; 45.747     ;
; -44.174 ; cpu:U1|control:U1|Y[13]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[0]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 2.112      ; 45.747     ;
; -44.132 ; cpu:U1|control:U1|Y[14]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[7]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.971      ; 45.694     ;
; -44.104 ; cpu:U1|control:U1|Y[15]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[9]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.971      ; 45.666     ;
; -44.103 ; cpu:U1|control:U1|Y[13]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[15]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.951      ; 45.826     ;
; -44.088 ; cpu:U1|control:U1|Y[15]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[10]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.973      ; 45.660     ;
; -44.044 ; cpu:U1|control:U1|Y[15]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[0]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 2.112      ; 45.617     ;
; -44.017 ; cpu:U1|control:U1|Y[12]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[7]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.971      ; 45.579     ;
; -44.006 ; cpu:U1|control:U1|Y[13]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[14]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.943      ; 45.540     ;
; -44.005 ; cpu:U1|control:U1|Y[9]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[7]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.971      ; 45.567     ;
; -43.974 ; cpu:U1|control:U1|Y[10]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[9]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.971      ; 45.536     ;
; -43.973 ; cpu:U1|control:U1|Y[15]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[15]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.951      ; 45.696     ;
; -43.967 ; cpu:U1|control:U1|Y[11]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[9]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.971      ; 45.529     ;
; -43.958 ; cpu:U1|control:U1|Y[10]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[10]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.973      ; 45.530     ;
; -43.951 ; cpu:U1|control:U1|Y[11]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[10]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.973      ; 45.523     ;
; -43.914 ; cpu:U1|control:U1|Y[14]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[9]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.971      ; 45.476     ;
; -43.914 ; cpu:U1|control:U1|Y[10]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[0]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 2.112      ; 45.487     ;
; -43.907 ; cpu:U1|control:U1|Y[11]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[0]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 2.112      ; 45.480     ;
; -43.898 ; cpu:U1|control:U1|Y[14]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[10]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.973      ; 45.470     ;
; -43.889 ; cpu:U1|control:U1|Y[8]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[7]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.971      ; 45.451     ;
; -43.876 ; cpu:U1|control:U1|Y[15]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[14]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.943      ; 45.410     ;
; -43.854 ; cpu:U1|control:U1|Y[14]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[0]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 2.112      ; 45.427     ;
; -43.843 ; cpu:U1|control:U1|Y[10]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[15]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.951      ; 45.566     ;
; -43.838 ; cpu:U1|control:U1|Y[13]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.963      ; 45.577     ;
; -43.836 ; cpu:U1|control:U1|Y[11]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[15]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.951      ; 45.559     ;
; -43.827 ; cpu:U1|control:U1|Y[13]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[3]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 2.135      ; 45.425     ;
; -43.809 ; cpu:U1|control:U1|Y[13]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[1]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.951      ; 45.365     ;
; -43.799 ; cpu:U1|control:U1|Y[12]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[9]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.971      ; 45.361     ;
; -43.787 ; cpu:U1|control:U1|Y[9]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[9]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.971      ; 45.349     ;
; -43.783 ; cpu:U1|control:U1|Y[12]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[10]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.973      ; 45.355     ;
; -43.783 ; cpu:U1|control:U1|Y[14]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[15]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.951      ; 45.506     ;
; -43.771 ; cpu:U1|control:U1|Y[9]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[10]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.973      ; 45.343     ;
; -43.746 ; cpu:U1|control:U1|Y[10]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[14]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.943      ; 45.280     ;
; -43.739 ; cpu:U1|control:U1|Y[12]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[0]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 2.112      ; 45.312     ;
; -43.739 ; cpu:U1|control:U1|Y[11]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[14]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.943      ; 45.273     ;
; -43.727 ; cpu:U1|control:U1|Y[9]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[0]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 2.112      ; 45.300     ;
; -43.708 ; cpu:U1|control:U1|Y[15]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.963      ; 45.447     ;
; -43.701 ; cpu:U1|control:U1|Y[6]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[7]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.971      ; 45.263     ;
; -43.697 ; cpu:U1|control:U1|Y[15]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[3]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 2.135      ; 45.295     ;
; -43.686 ; cpu:U1|control:U1|Y[14]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[14]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.943      ; 45.220     ;
; -43.681 ; cpu:U1|control:U1|Y[13]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[5]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.957      ; 45.230     ;
; -43.679 ; cpu:U1|control:U1|Y[15]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[1]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.951      ; 45.235     ;
; -43.673 ; cpu:U1|control:U1|Y[13]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[11]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.945      ; 45.247     ;
; -43.671 ; cpu:U1|control:U1|Y[8]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[9]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.971      ; 45.233     ;
; -43.668 ; cpu:U1|control:U1|Y[12]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[15]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.951      ; 45.391     ;
; -43.656 ; cpu:U1|control:U1|Y[9]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[15]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.951      ; 45.379     ;
; -43.655 ; cpu:U1|control:U1|Y[8]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[10]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.973      ; 45.227     ;
; -43.648 ; cpu:U1|control:U1|Y[13]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[8]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.973      ; 45.229     ;
; -43.632 ; cpu:U1|control:U1|Y[13]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[2]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.953      ; 45.356     ;
; -43.611 ; cpu:U1|control:U1|Y[8]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[0]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 2.112      ; 45.184     ;
; -43.578 ; cpu:U1|control:U1|Y[10]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.963      ; 45.317     ;
; -43.571 ; cpu:U1|control:U1|Y[12]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[14]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.943      ; 45.105     ;
; -43.571 ; cpu:U1|control:U1|Y[11]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.963      ; 45.310     ;
; -43.567 ; cpu:U1|control:U1|Y[10]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[3]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 2.135      ; 45.165     ;
; -43.560 ; cpu:U1|control:U1|Y[11]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[3]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 2.135      ; 45.158     ;
; -43.559 ; cpu:U1|control:U1|Y[9]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[14]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.943      ; 45.093     ;
; -43.551 ; cpu:U1|control:U1|Y[15]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[5]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.957      ; 45.100     ;
; -43.549 ; cpu:U1|control:U1|Y[10]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[1]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.951      ; 45.105     ;
; -43.547 ; cpu:U1|control:U1|Y[13]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[13]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.947      ; 45.266     ;
; -43.543 ; cpu:U1|control:U1|Y[15]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[11]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.945      ; 45.117     ;
; -43.542 ; cpu:U1|control:U1|Y[11]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[1]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.951      ; 45.098     ;
; -43.540 ; cpu:U1|control:U1|Y[8]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[15]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.951      ; 45.263     ;
; -43.518 ; cpu:U1|control:U1|Y[14]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.963      ; 45.257     ;
; -43.518 ; cpu:U1|control:U1|Y[15]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[8]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.973      ; 45.099     ;
; -43.515 ; cpu:U1|control:U1|Y[13]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[12]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.944      ; 45.236     ;
; -43.507 ; cpu:U1|control:U1|Y[14]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[3]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 2.135      ; 45.105     ;
; -43.502 ; cpu:U1|control:U1|Y[15]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[2]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.953      ; 45.226     ;
; -43.489 ; cpu:U1|control:U1|Y[14]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[1]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.951      ; 45.045     ;
; -43.483 ; cpu:U1|control:U1|Y[6]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[9]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.971      ; 45.045     ;
; -43.467 ; cpu:U1|control:U1|Y[6]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[10]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.973      ; 45.039     ;
; -43.443 ; cpu:U1|control:U1|Y[8]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[14]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.943      ; 44.977     ;
; -43.423 ; cpu:U1|control:U1|Y[6]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[0]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 2.112      ; 44.996     ;
; -43.421 ; cpu:U1|control:U1|Y[10]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[5]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.957      ; 44.970     ;
; -43.417 ; cpu:U1|control:U1|Y[15]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[13]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.947      ; 45.136     ;
; -43.414 ; cpu:U1|control:U1|Y[11]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[5]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.957      ; 44.963     ;
; -43.413 ; cpu:U1|control:U1|Y[10]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[11]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.945      ; 44.987     ;
; -43.406 ; cpu:U1|control:U1|Y[11]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[11]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.945      ; 44.980     ;
; -43.403 ; cpu:U1|control:U1|Y[12]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.963      ; 45.142     ;
; -43.392 ; cpu:U1|control:U1|Y[12]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[3]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 2.135      ; 44.990     ;
; -43.391 ; cpu:U1|control:U1|Y[9]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.963      ; 45.130     ;
; -43.388 ; cpu:U1|control:U1|Y[10]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[8]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.973      ; 44.969     ;
; -43.385 ; cpu:U1|control:U1|Y[15]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[12]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.944      ; 45.106     ;
; -43.381 ; cpu:U1|control:U1|Y[11]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[8]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.973      ; 44.962     ;
; -43.380 ; cpu:U1|control:U1|Y[9]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[3]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 2.135      ; 44.978     ;
; -43.374 ; cpu:U1|control:U1|Y[12]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[1]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.951      ; 44.930     ;
; -43.372 ; cpu:U1|control:U1|Y[10]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[2]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.953      ; 45.096     ;
; -43.365 ; cpu:U1|control:U1|Y[11]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[2]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.953      ; 45.089     ;
; -43.362 ; cpu:U1|control:U1|Y[9]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[1]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.951      ; 44.918     ;
; -43.361 ; cpu:U1|control:U1|Y[14]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[5]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.957      ; 44.910     ;
; -43.354 ; cpu:U1|control:U1|Y[4]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[7]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.971      ; 44.916     ;
; -43.353 ; cpu:U1|control:U1|Y[14]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[11]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.945      ; 44.927     ;
; -43.352 ; cpu:U1|control:U1|Y[6]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[15]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.951      ; 45.075     ;
; -43.344 ; cpu:U1|control:U1|Y[3]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[7]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.971      ; 44.906     ;
; -43.328 ; cpu:U1|control:U1|Y[14]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[8]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.973      ; 44.909     ;
; -43.318 ; cpu:U1|control:U1|Y[13]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[6]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.940      ; 44.849     ;
+---------+--------------------------------------+--------------------------------+-----------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]'                                                                                                                         ;
+---------+--------------------------------+------------------------------------+-----------------------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                      ; To Node                            ; Launch Clock                ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------+------------------------------------+-----------------------------+--------------------------------------------------------------+--------------+------------+------------+
; -20.528 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.181      ; 22.707     ;
; -20.528 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVSIZE     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.181      ; 22.707     ;
; -20.528 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[1]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.181      ; 22.707     ;
; -20.528 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[2]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.181      ; 22.707     ;
; -20.528 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[3]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.181      ; 22.707     ;
; -20.485 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[4]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.180      ; 22.663     ;
; -20.485 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[6]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.180      ; 22.663     ;
; -20.485 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[5]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.180      ; 22.663     ;
; -20.485 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[4]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.180      ; 22.663     ;
; -20.136 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.181      ; 22.315     ;
; -20.136 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVSIZE     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.181      ; 22.315     ;
; -20.136 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[1]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.181      ; 22.315     ;
; -20.136 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[2]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.181      ; 22.315     ;
; -20.136 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[3]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.181      ; 22.315     ;
; -20.111 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.181      ; 22.290     ;
; -20.111 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVSIZE     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.181      ; 22.290     ;
; -20.111 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[1]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.181      ; 22.290     ;
; -20.111 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[2]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.181      ; 22.290     ;
; -20.111 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[3]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.181      ; 22.290     ;
; -20.093 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[4]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.180      ; 22.271     ;
; -20.093 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[6]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.180      ; 22.271     ;
; -20.093 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[5]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.180      ; 22.271     ;
; -20.093 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[4]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.180      ; 22.271     ;
; -20.068 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[4]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.180      ; 22.246     ;
; -20.068 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[6]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.180      ; 22.246     ;
; -20.068 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[5]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.180      ; 22.246     ;
; -20.068 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[4]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.180      ; 22.246     ;
; -19.978 ; cpu:U1|control:U1|vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.181      ; 22.157     ;
; -19.978 ; cpu:U1|control:U1|vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|PREVSIZE     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.181      ; 22.157     ;
; -19.978 ; cpu:U1|control:U1|vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[1]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.181      ; 22.157     ;
; -19.978 ; cpu:U1|control:U1|vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[2]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.181      ; 22.157     ;
; -19.978 ; cpu:U1|control:U1|vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[3]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.181      ; 22.157     ;
; -19.935 ; cpu:U1|control:U1|vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[4]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.180      ; 22.113     ;
; -19.935 ; cpu:U1|control:U1|vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[6]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.180      ; 22.113     ;
; -19.935 ; cpu:U1|control:U1|vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[5]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.180      ; 22.113     ;
; -19.935 ; cpu:U1|control:U1|vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[4]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.180      ; 22.113     ;
; -19.621 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|YP[3]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.201      ; 21.820     ;
; -19.338 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|YP[5]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.198      ; 21.534     ;
; -19.309 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[0] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.195      ; 21.502     ;
; -19.309 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[1] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.195      ; 21.502     ;
; -19.309 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[3] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.195      ; 21.502     ;
; -19.309 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[2] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.195      ; 21.502     ;
; -19.309 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[3]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.195      ; 21.502     ;
; -19.309 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.195      ; 21.502     ;
; -19.309 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[2]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.195      ; 21.502     ;
; -19.309 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[1]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.195      ; 21.502     ;
; -19.268 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|LNCNT[0]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.201      ; 21.467     ;
; -19.268 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|LNCNT[1]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.201      ; 21.467     ;
; -19.268 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|LNCNT[2]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.201      ; 21.467     ;
; -19.268 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|LNCNT[3]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.201      ; 21.467     ;
; -19.263 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|YP[7]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.195      ; 21.456     ;
; -19.263 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|YP[4]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.195      ; 21.456     ;
; -19.263 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|YP[6]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.195      ; 21.456     ;
; -19.263 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.195      ; 21.456     ;
; -19.229 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|YP[3]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.201      ; 21.428     ;
; -19.204 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|YP[3]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.201      ; 21.403     ;
; -19.071 ; cpu:U1|control:U1|vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|YP[3]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.201      ; 21.270     ;
; -18.956 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|XP[3]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.189      ; 21.143     ;
; -18.956 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|XP[4]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.189      ; 21.143     ;
; -18.956 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|XP[5]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.189      ; 21.143     ;
; -18.956 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|XP[6]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.189      ; 21.143     ;
; -18.956 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|XP[7]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.189      ; 21.143     ;
; -18.956 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|XP[8]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.189      ; 21.143     ;
; -18.956 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[1]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.189      ; 21.143     ;
; -18.946 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|YP[5]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.198      ; 21.142     ;
; -18.921 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|YP[5]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.198      ; 21.117     ;
; -18.917 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[0] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.195      ; 21.110     ;
; -18.917 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[1] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.195      ; 21.110     ;
; -18.917 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[3] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.195      ; 21.110     ;
; -18.917 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[2] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.195      ; 21.110     ;
; -18.917 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[3]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.195      ; 21.110     ;
; -18.917 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.195      ; 21.110     ;
; -18.917 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[2]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.195      ; 21.110     ;
; -18.917 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[1]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.195      ; 21.110     ;
; -18.892 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[0] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.195      ; 21.085     ;
; -18.892 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[1] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.195      ; 21.085     ;
; -18.892 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[3] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.195      ; 21.085     ;
; -18.892 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[2] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.195      ; 21.085     ;
; -18.892 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[3]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.195      ; 21.085     ;
; -18.892 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.195      ; 21.085     ;
; -18.892 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[2]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.195      ; 21.085     ;
; -18.892 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[1]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.195      ; 21.085     ;
; -18.876 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|LNCNT[0]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.201      ; 21.075     ;
; -18.876 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|LNCNT[1]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.201      ; 21.075     ;
; -18.876 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|LNCNT[2]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.201      ; 21.075     ;
; -18.876 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|LNCNT[3]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.201      ; 21.075     ;
; -18.871 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|YP[7]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.195      ; 21.064     ;
; -18.871 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|YP[4]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.195      ; 21.064     ;
; -18.871 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|YP[6]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.195      ; 21.064     ;
; -18.871 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.195      ; 21.064     ;
; -18.851 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|LNCNT[0]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.201      ; 21.050     ;
; -18.851 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|LNCNT[1]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.201      ; 21.050     ;
; -18.851 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|LNCNT[2]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.201      ; 21.050     ;
; -18.851 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|LNCNT[3]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.201      ; 21.050     ;
; -18.846 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|YP[7]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.195      ; 21.039     ;
; -18.846 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|YP[4]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.195      ; 21.039     ;
; -18.846 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|YP[6]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.195      ; 21.039     ;
; -18.846 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.195      ; 21.039     ;
; -18.811 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[4]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.190      ; 20.999     ;
; -18.811 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[5]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.190      ; 20.999     ;
+---------+--------------------------------+------------------------------------+-----------------------------+--------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                                                                                                                                                                      ;
+--------+-----------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                                                                                                             ; Launch Clock                                                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+
; -8.533 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a19~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.126     ; 8.435      ;
; -8.533 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a19~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.126     ; 8.435      ;
; -8.532 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a19~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.120     ; 8.440      ;
; -8.501 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a17~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.136     ; 8.393      ;
; -8.501 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a17~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.136     ; 8.393      ;
; -8.500 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a17~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.130     ; 8.398      ;
; -8.471 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.150     ; 8.349      ;
; -8.471 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.150     ; 8.349      ;
; -8.469 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.144     ; 8.353      ;
; -8.460 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.144     ; 8.344      ;
; -8.460 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.144     ; 8.344      ;
; -8.458 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.138     ; 8.348      ;
; -8.437 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a11~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.133     ; 8.332      ;
; -8.437 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a11~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.133     ; 8.332      ;
; -8.436 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a11~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.127     ; 8.337      ;
; -8.416 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a19~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.126     ; 8.318      ;
; -8.416 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a19~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.126     ; 8.318      ;
; -8.415 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a19~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.120     ; 8.323      ;
; -8.413 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a9~porta_we_reg        ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.122     ; 8.319      ;
; -8.413 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a9~porta_address_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.122     ; 8.319      ;
; -8.412 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a9~porta_datain_reg0   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.116     ; 8.324      ;
; -8.412 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a13~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.142     ; 8.298      ;
; -8.412 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a13~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.142     ; 8.298      ;
; -8.411 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a13~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.136     ; 8.303      ;
; -8.407 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a14~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.149     ; 8.286      ;
; -8.407 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a14~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.149     ; 8.286      ;
; -8.406 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a14~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.143     ; 8.291      ;
; -8.384 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a17~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.136     ; 8.276      ;
; -8.384 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a17~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.136     ; 8.276      ;
; -8.383 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a17~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.130     ; 8.281      ;
; -8.354 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.150     ; 8.232      ;
; -8.354 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.150     ; 8.232      ;
; -8.352 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.144     ; 8.236      ;
; -8.343 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.144     ; 8.227      ;
; -8.343 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.144     ; 8.227      ;
; -8.341 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.138     ; 8.231      ;
; -8.320 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a11~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.133     ; 8.215      ;
; -8.320 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a11~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.133     ; 8.215      ;
; -8.319 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a11~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.127     ; 8.220      ;
; -8.296 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a9~porta_we_reg        ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.122     ; 8.202      ;
; -8.296 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a9~porta_address_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.122     ; 8.202      ;
; -8.295 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a9~porta_datain_reg0   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.116     ; 8.207      ;
; -8.295 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a13~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.142     ; 8.181      ;
; -8.295 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a13~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.142     ; 8.181      ;
; -8.294 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a13~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.136     ; 8.186      ;
; -8.290 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a14~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.149     ; 8.169      ;
; -8.290 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a14~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.149     ; 8.169      ;
; -8.289 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a14~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.143     ; 8.174      ;
; -8.256 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a22~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.138     ; 8.146      ;
; -8.256 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a22~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.138     ; 8.146      ;
; -8.254 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a22~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.132     ; 8.150      ;
; -8.240 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a19~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.126     ; 8.142      ;
; -8.240 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a19~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.126     ; 8.142      ;
; -8.239 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a19~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.120     ; 8.147      ;
; -8.208 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a17~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.136     ; 8.100      ;
; -8.208 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a17~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.136     ; 8.100      ;
; -8.207 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a17~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.130     ; 8.105      ;
; -8.179 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a19~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.112     ; 8.095      ;
; -8.179 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a19~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.112     ; 8.095      ;
; -8.178 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.150     ; 8.056      ;
; -8.178 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.150     ; 8.056      ;
; -8.177 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a19~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.106     ; 8.099      ;
; -8.176 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.144     ; 8.060      ;
; -8.167 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.144     ; 8.051      ;
; -8.167 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.144     ; 8.051      ;
; -8.165 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.138     ; 8.055      ;
; -8.164 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a19~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.112     ; 8.080      ;
; -8.164 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a19~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.112     ; 8.080      ;
; -8.162 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a19~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.106     ; 8.084      ;
; -8.161 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a8~porta_we_reg        ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.127     ; 8.062      ;
; -8.161 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a8~porta_address_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.127     ; 8.062      ;
; -8.160 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a8~porta_datain_reg0   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.121     ; 8.067      ;
; -8.146 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[8] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a19~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.126     ; 8.048      ;
; -8.146 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[8] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a19~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.126     ; 8.048      ;
; -8.144 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a17~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.122     ; 8.050      ;
; -8.144 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a17~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.122     ; 8.050      ;
; -8.144 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[8] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a19~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.120     ; 8.052      ;
; -8.144 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a11~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.133     ; 8.039      ;
; -8.144 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a11~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.133     ; 8.039      ;
; -8.143 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a17~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.116     ; 8.055      ;
; -8.143 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a11~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.127     ; 8.044      ;
; -8.139 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a22~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.138     ; 8.029      ;
; -8.139 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a22~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.138     ; 8.029      ;
; -8.138 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a31~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.126     ; 8.040      ;
; -8.138 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a31~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.126     ; 8.040      ;
; -8.137 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a22~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.132     ; 8.033      ;
; -8.136 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a31~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.120     ; 8.044      ;
; -8.134 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[8] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.150     ; 8.012      ;
; -8.134 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[8] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.150     ; 8.012      ;
; -8.133 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[6] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a19~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.112     ; 8.049      ;
; -8.133 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[6] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a19~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.112     ; 8.049      ;
; -8.132 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[8] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.144     ; 8.016      ;
; -8.131 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[6] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a19~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.106     ; 8.053      ;
; -8.129 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a17~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.122     ; 8.035      ;
; -8.129 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a17~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.122     ; 8.035      ;
; -8.128 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a17~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.116     ; 8.040      ;
; -8.123 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[8] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.144     ; 8.007      ;
; -8.123 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[8] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.144     ; 8.007      ;
; -8.121 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[8] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.138     ; 8.011      ;
; -8.120 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a9~porta_we_reg        ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.122     ; 8.026      ;
+--------+-----------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ps2_keyboard:U3|dec_keyboard:U2|f3'                                                                                                                                                   ;
+--------+------------------------------------------+----------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                      ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+----------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -4.553 ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[5] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.548     ; 4.993      ;
; -4.521 ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[5] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.573     ; 4.936      ;
; -4.505 ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[5] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.548     ; 4.945      ;
; -4.503 ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[5] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.573     ; 4.918      ;
; -4.471 ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[5] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.573     ; 4.886      ;
; -4.409 ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[5] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.573     ; 4.824      ;
; -4.349 ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[5] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.548     ; 4.789      ;
; -4.293 ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[6] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.545     ; 4.736      ;
; -4.241 ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[4] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.570     ; 4.659      ;
; -4.179 ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[4] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.570     ; 4.597      ;
; -4.173 ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[4] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.545     ; 4.616      ;
; -4.130 ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[6] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.570     ; 4.548      ;
; -3.999 ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[6] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.545     ; 4.442      ;
; -3.990 ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[4] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.545     ; 4.433      ;
; -3.937 ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[6] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.545     ; 4.380      ;
; -3.832 ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[4] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.545     ; 4.275      ;
; -3.816 ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[6] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.570     ; 4.234      ;
; -3.736 ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[6] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.570     ; 4.154      ;
; -3.710 ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[4] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.570     ; 4.128      ;
; -3.701 ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[0] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.570     ; 4.119      ;
; -3.701 ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[0] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.570     ; 4.119      ;
; -3.690 ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[3] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.572     ; 4.106      ;
; -3.652 ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[0] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.545     ; 4.095      ;
; -3.589 ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[3] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.547     ; 4.030      ;
; -3.569 ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[3] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.572     ; 3.985      ;
; -3.528 ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[0] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.545     ; 3.971      ;
; -3.480 ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[0] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.570     ; 3.898      ;
; -3.421 ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[3] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.547     ; 3.862      ;
; -3.413 ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[7] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.548     ; 3.853      ;
; -3.402 ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[1] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.573     ; 3.817      ;
; -3.387 ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[0] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.545     ; 3.830      ;
; -3.335 ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[7] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.573     ; 3.750      ;
; -3.218 ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[2] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.548     ; 3.658      ;
; -3.210 ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[1] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.573     ; 3.625      ;
; -3.175 ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[3] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.572     ; 3.591      ;
; -3.153 ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[2] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.573     ; 3.568      ;
; -3.146 ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[3] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.547     ; 3.587      ;
; -3.120 ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[7] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.573     ; 3.535      ;
; -3.112 ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[2] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.548     ; 3.552      ;
; -3.093 ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[7] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.548     ; 3.533      ;
; -3.080 ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[2] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.573     ; 3.495      ;
; -3.062 ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[2] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.548     ; 3.502      ;
; -3.056 ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[1] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.548     ; 3.496      ;
; -3.049 ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[1] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.573     ; 3.464      ;
; -3.001 ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[1] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.573     ; 3.416      ;
; -2.882 ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[7] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.548     ; 3.322      ;
; -2.871 ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[2] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.573     ; 3.286      ;
; -2.792 ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[7] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.573     ; 3.207      ;
; -2.785 ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[1] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.548     ; 3.225      ;
; -2.733 ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.573     ; 3.148      ;
; -2.710 ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.573     ; 3.125      ;
; -2.584 ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[0] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.570     ; 3.002      ;
; -2.580 ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[6] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.570     ; 2.998      ;
; -2.435 ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.548     ; 2.875      ;
; -2.412 ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.548     ; 2.852      ;
; -2.244 ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.573     ; 2.659      ;
; -2.231 ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[5] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.507     ; 2.712      ;
; -2.221 ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.573     ; 2.636      ;
; -2.212 ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[4] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.570     ; 2.630      ;
; -2.088 ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.548     ; 2.528      ;
; -2.082 ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.548     ; 2.522      ;
; -1.948 ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[3] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.572     ; 2.364      ;
; -1.903 ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[4] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.504     ; 2.387      ;
; -1.822 ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[6] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.504     ; 2.306      ;
; -1.816 ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[2] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.573     ; 2.231      ;
; -1.814 ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[7] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.573     ; 2.229      ;
; -1.758 ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.573     ; 2.173      ;
; -1.751 ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.573     ; 2.166      ;
; -1.684 ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[3] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.506     ; 2.166      ;
; -1.670 ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.548     ; 2.110      ;
; -1.662 ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.548     ; 2.102      ;
; -1.550 ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[1] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.548     ; 1.990      ;
; -1.515 ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.507     ; 1.996      ;
; -1.492 ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.507     ; 1.973      ;
; -1.399 ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.573     ; 1.814      ;
; -1.391 ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.573     ; 1.806      ;
; -1.116 ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[0] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.504     ; 1.600      ;
; -1.036 ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[1] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.507     ; 1.517      ;
; -1.036 ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[2] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.507     ; 1.517      ;
; -1.034 ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[7] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.507     ; 1.515      ;
; -0.596 ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]    ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.081     ; 1.513      ;
; -0.453 ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]    ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[5] ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.081     ; 1.370      ;
; -0.440 ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]    ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.081     ; 1.357      ;
; -0.422 ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]    ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[6] ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.078     ; 1.342      ;
; -0.421 ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]    ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[0] ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.078     ; 1.341      ;
; -0.421 ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]    ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[4] ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.078     ; 1.341      ;
; -0.305 ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]    ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[1] ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.081     ; 1.222      ;
; -0.305 ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]    ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[2] ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.081     ; 1.222      ;
; -0.303 ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]    ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[7] ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.081     ; 1.220      ;
; -0.254 ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]    ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[3] ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.080     ; 1.172      ;
; 0.152  ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]    ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.081     ; 0.765      ;
; 0.183  ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]    ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.081     ; 0.734      ;
+--------+------------------------------------------+----------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'PS2_CLK'                                                                                                                          ;
+--------+---------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.763 ; ps2_keyboard:U3|keyboard:U1|INCNT[0]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[7]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.214      ; 3.995      ;
; -2.763 ; ps2_keyboard:U3|keyboard:U1|INCNT[0]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[4]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.214      ; 3.995      ;
; -2.763 ; ps2_keyboard:U3|keyboard:U1|INCNT[0]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[6]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.214      ; 3.995      ;
; -2.763 ; ps2_keyboard:U3|keyboard:U1|INCNT[0]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[2]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.214      ; 3.995      ;
; -2.763 ; ps2_keyboard:U3|keyboard:U1|INCNT[0]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[1]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.214      ; 3.995      ;
; -2.763 ; ps2_keyboard:U3|keyboard:U1|INCNT[0]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[5]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.214      ; 3.995      ;
; -2.763 ; ps2_keyboard:U3|keyboard:U1|INCNT[0]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[3]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.214      ; 3.995      ;
; -2.763 ; ps2_keyboard:U3|keyboard:U1|INCNT[0]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[8]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.214      ; 3.995      ;
; -2.763 ; ps2_keyboard:U3|keyboard:U1|INCNT[0]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[0]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.214      ; 3.995      ;
; -2.733 ; ps2_keyboard:U3|keyboard:U1|INCNT[1]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[7]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.214      ; 3.965      ;
; -2.733 ; ps2_keyboard:U3|keyboard:U1|INCNT[1]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[4]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.214      ; 3.965      ;
; -2.733 ; ps2_keyboard:U3|keyboard:U1|INCNT[1]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[6]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.214      ; 3.965      ;
; -2.733 ; ps2_keyboard:U3|keyboard:U1|INCNT[1]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[2]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.214      ; 3.965      ;
; -2.733 ; ps2_keyboard:U3|keyboard:U1|INCNT[1]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[1]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.214      ; 3.965      ;
; -2.733 ; ps2_keyboard:U3|keyboard:U1|INCNT[1]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[5]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.214      ; 3.965      ;
; -2.733 ; ps2_keyboard:U3|keyboard:U1|INCNT[1]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[3]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.214      ; 3.965      ;
; -2.733 ; ps2_keyboard:U3|keyboard:U1|INCNT[1]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[8]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.214      ; 3.965      ;
; -2.733 ; ps2_keyboard:U3|keyboard:U1|INCNT[1]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[0]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.214      ; 3.965      ;
; -2.654 ; ps2_keyboard:U3|keyboard:U1|INCNT[0]  ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.219      ; 3.891      ;
; -2.645 ; ps2_keyboard:U3|keyboard:U1|INCNT[0]  ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.275      ; 3.938      ;
; -2.645 ; ps2_keyboard:U3|keyboard:U1|INCNT[0]  ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.275      ; 3.938      ;
; -2.645 ; ps2_keyboard:U3|keyboard:U1|INCNT[0]  ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.275      ; 3.938      ;
; -2.627 ; ps2_keyboard:U3|keyboard:U1|INCNT[2]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[7]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.214      ; 3.859      ;
; -2.627 ; ps2_keyboard:U3|keyboard:U1|INCNT[2]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[4]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.214      ; 3.859      ;
; -2.627 ; ps2_keyboard:U3|keyboard:U1|INCNT[2]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[6]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.214      ; 3.859      ;
; -2.627 ; ps2_keyboard:U3|keyboard:U1|INCNT[2]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[2]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.214      ; 3.859      ;
; -2.627 ; ps2_keyboard:U3|keyboard:U1|INCNT[2]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[1]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.214      ; 3.859      ;
; -2.627 ; ps2_keyboard:U3|keyboard:U1|INCNT[2]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[5]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.214      ; 3.859      ;
; -2.627 ; ps2_keyboard:U3|keyboard:U1|INCNT[2]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[3]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.214      ; 3.859      ;
; -2.627 ; ps2_keyboard:U3|keyboard:U1|INCNT[2]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[8]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.214      ; 3.859      ;
; -2.627 ; ps2_keyboard:U3|keyboard:U1|INCNT[2]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[0]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.214      ; 3.859      ;
; -2.604 ; ps2_keyboard:U3|keyboard:U1|INCNT[1]  ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.219      ; 3.841      ;
; -2.595 ; ps2_keyboard:U3|keyboard:U1|INCNT[1]  ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.275      ; 3.888      ;
; -2.595 ; ps2_keyboard:U3|keyboard:U1|INCNT[1]  ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.275      ; 3.888      ;
; -2.595 ; ps2_keyboard:U3|keyboard:U1|INCNT[1]  ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.275      ; 3.888      ;
; -2.583 ; ps2_keyboard:U3|keyboard:U1|INCNT[0]  ; ps2_keyboard:U3|keyboard:U1|ready_set    ; PS2_CLK      ; PS2_CLK     ; 1.000        ; -0.125     ; 3.476      ;
; -2.533 ; ps2_keyboard:U3|keyboard:U1|INCNT[1]  ; ps2_keyboard:U3|keyboard:U1|ready_set    ; PS2_CLK      ; PS2_CLK     ; 1.000        ; -0.125     ; 3.426      ;
; -2.512 ; ps2_keyboard:U3|keyboard:U1|INCNT[2]  ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.219      ; 3.749      ;
; -2.503 ; ps2_keyboard:U3|keyboard:U1|INCNT[2]  ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.275      ; 3.796      ;
; -2.503 ; ps2_keyboard:U3|keyboard:U1|INCNT[2]  ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.275      ; 3.796      ;
; -2.503 ; ps2_keyboard:U3|keyboard:U1|INCNT[2]  ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.275      ; 3.796      ;
; -2.490 ; ps2_keyboard:U3|keyboard:U1|INCNT[3]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[7]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.214      ; 3.722      ;
; -2.490 ; ps2_keyboard:U3|keyboard:U1|INCNT[3]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[4]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.214      ; 3.722      ;
; -2.490 ; ps2_keyboard:U3|keyboard:U1|INCNT[3]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[6]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.214      ; 3.722      ;
; -2.490 ; ps2_keyboard:U3|keyboard:U1|INCNT[3]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[2]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.214      ; 3.722      ;
; -2.490 ; ps2_keyboard:U3|keyboard:U1|INCNT[3]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[1]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.214      ; 3.722      ;
; -2.490 ; ps2_keyboard:U3|keyboard:U1|INCNT[3]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[5]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.214      ; 3.722      ;
; -2.490 ; ps2_keyboard:U3|keyboard:U1|INCNT[3]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[3]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.214      ; 3.722      ;
; -2.490 ; ps2_keyboard:U3|keyboard:U1|INCNT[3]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[8]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.214      ; 3.722      ;
; -2.490 ; ps2_keyboard:U3|keyboard:U1|INCNT[3]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[0]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.214      ; 3.722      ;
; -2.441 ; ps2_keyboard:U3|keyboard:U1|INCNT[2]  ; ps2_keyboard:U3|keyboard:U1|ready_set    ; PS2_CLK      ; PS2_CLK     ; 1.000        ; -0.125     ; 3.334      ;
; -2.352 ; ps2_keyboard:U3|keyboard:U1|INCNT[3]  ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.219      ; 3.589      ;
; -2.343 ; ps2_keyboard:U3|keyboard:U1|INCNT[3]  ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.275      ; 3.636      ;
; -2.343 ; ps2_keyboard:U3|keyboard:U1|INCNT[3]  ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.275      ; 3.636      ;
; -2.343 ; ps2_keyboard:U3|keyboard:U1|INCNT[3]  ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.275      ; 3.636      ;
; -2.290 ; ps2_keyboard:U3|keyboard:U1|INCNT[0]  ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.315      ; 3.623      ;
; -2.290 ; ps2_keyboard:U3|keyboard:U1|INCNT[0]  ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.315      ; 3.623      ;
; -2.290 ; ps2_keyboard:U3|keyboard:U1|INCNT[0]  ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.315      ; 3.623      ;
; -2.290 ; ps2_keyboard:U3|keyboard:U1|INCNT[0]  ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.315      ; 3.623      ;
; -2.281 ; ps2_keyboard:U3|keyboard:U1|INCNT[3]  ; ps2_keyboard:U3|keyboard:U1|ready_set    ; PS2_CLK      ; PS2_CLK     ; 1.000        ; -0.125     ; 3.174      ;
; -2.240 ; ps2_keyboard:U3|keyboard:U1|INCNT[1]  ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.315      ; 3.573      ;
; -2.240 ; ps2_keyboard:U3|keyboard:U1|INCNT[1]  ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.315      ; 3.573      ;
; -2.240 ; ps2_keyboard:U3|keyboard:U1|INCNT[1]  ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.315      ; 3.573      ;
; -2.240 ; ps2_keyboard:U3|keyboard:U1|INCNT[1]  ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.315      ; 3.573      ;
; -2.148 ; ps2_keyboard:U3|keyboard:U1|INCNT[2]  ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.315      ; 3.481      ;
; -2.148 ; ps2_keyboard:U3|keyboard:U1|INCNT[2]  ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.315      ; 3.481      ;
; -2.148 ; ps2_keyboard:U3|keyboard:U1|INCNT[2]  ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.315      ; 3.481      ;
; -2.148 ; ps2_keyboard:U3|keyboard:U1|INCNT[2]  ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.315      ; 3.481      ;
; -2.045 ; ps2_keyboard:U3|keyboard:U1|READ_CHAR ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[7]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.220      ; 3.283      ;
; -2.045 ; ps2_keyboard:U3|keyboard:U1|READ_CHAR ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[4]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.220      ; 3.283      ;
; -2.045 ; ps2_keyboard:U3|keyboard:U1|READ_CHAR ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[6]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.220      ; 3.283      ;
; -2.045 ; ps2_keyboard:U3|keyboard:U1|READ_CHAR ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[2]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.220      ; 3.283      ;
; -2.045 ; ps2_keyboard:U3|keyboard:U1|READ_CHAR ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[1]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.220      ; 3.283      ;
; -2.045 ; ps2_keyboard:U3|keyboard:U1|READ_CHAR ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[5]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.220      ; 3.283      ;
; -2.045 ; ps2_keyboard:U3|keyboard:U1|READ_CHAR ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[3]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.220      ; 3.283      ;
; -2.045 ; ps2_keyboard:U3|keyboard:U1|READ_CHAR ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[8]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.220      ; 3.283      ;
; -2.045 ; ps2_keyboard:U3|keyboard:U1|READ_CHAR ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[0]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.220      ; 3.283      ;
; -1.990 ; ps2_keyboard:U3|keyboard:U1|INCNT[3]  ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.315      ; 3.323      ;
; -1.990 ; ps2_keyboard:U3|keyboard:U1|INCNT[3]  ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.315      ; 3.323      ;
; -1.990 ; ps2_keyboard:U3|keyboard:U1|INCNT[3]  ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.315      ; 3.323      ;
; -1.990 ; ps2_keyboard:U3|keyboard:U1|INCNT[3]  ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.315      ; 3.323      ;
; -1.946 ; ps2_keyboard:U3|keyboard:U1|READ_CHAR ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.225      ; 3.189      ;
; -1.935 ; ps2_keyboard:U3|keyboard:U1|READ_CHAR ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.281      ; 3.234      ;
; -1.935 ; ps2_keyboard:U3|keyboard:U1|READ_CHAR ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.281      ; 3.234      ;
; -1.935 ; ps2_keyboard:U3|keyboard:U1|READ_CHAR ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.281      ; 3.234      ;
; -1.584 ; ps2_keyboard:U3|keyboard:U1|READ_CHAR ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.321      ; 2.923      ;
; -1.584 ; ps2_keyboard:U3|keyboard:U1|READ_CHAR ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.321      ; 2.923      ;
; -1.584 ; ps2_keyboard:U3|keyboard:U1|READ_CHAR ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.321      ; 2.923      ;
; -1.584 ; ps2_keyboard:U3|keyboard:U1|READ_CHAR ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.321      ; 2.923      ;
; -1.539 ; ps2_keyboard:U3|keyboard:U1|READ_CHAR ; ps2_keyboard:U3|keyboard:U1|ready_set    ; PS2_CLK      ; PS2_CLK     ; 1.000        ; -0.089     ; 2.468      ;
; -1.426 ; ps2_keyboard:U3|keyboard:U1|INCNT[0]  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR    ; PS2_CLK      ; PS2_CLK     ; 1.000        ; -0.092     ; 2.352      ;
; -1.396 ; ps2_keyboard:U3|keyboard:U1|INCNT[1]  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR    ; PS2_CLK      ; PS2_CLK     ; 1.000        ; -0.092     ; 2.322      ;
; -1.361 ; ps2_keyboard:U3|keyboard:U1|INCNT[2]  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]     ; PS2_CLK      ; PS2_CLK     ; 1.000        ; -0.048     ; 2.331      ;
; -1.290 ; ps2_keyboard:U3|keyboard:U1|INCNT[2]  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR    ; PS2_CLK      ; PS2_CLK     ; 1.000        ; -0.092     ; 2.216      ;
; -1.185 ; ps2_keyboard:U3|keyboard:U1|INCNT[1]  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]     ; PS2_CLK      ; PS2_CLK     ; 1.000        ; -0.048     ; 2.155      ;
; -1.153 ; ps2_keyboard:U3|keyboard:U1|INCNT[3]  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR    ; PS2_CLK      ; PS2_CLK     ; 1.000        ; -0.092     ; 2.079      ;
; -1.149 ; ps2_keyboard:U3|keyboard:U1|INCNT[2]  ; ps2_keyboard:U3|keyboard:U1|INCNT[2]     ; PS2_CLK      ; PS2_CLK     ; 1.000        ; -0.048     ; 2.119      ;
; -1.146 ; ps2_keyboard:U3|keyboard:U1|INCNT[0]  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]     ; PS2_CLK      ; PS2_CLK     ; 1.000        ; -0.048     ; 2.116      ;
; -1.144 ; ps2_keyboard:U3|keyboard:U1|READ_CHAR ; ps2_keyboard:U3|keyboard:U1|INCNT[2]     ; PS2_CLK      ; PS2_CLK     ; 1.000        ; -0.080     ; 2.082      ;
; -1.144 ; ps2_keyboard:U3|keyboard:U1|READ_CHAR ; ps2_keyboard:U3|keyboard:U1|INCNT[3]     ; PS2_CLK      ; PS2_CLK     ; 1.000        ; -0.080     ; 2.082      ;
+--------+---------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_manager:U5|clock_25Mhz_int'                                                                                                                           ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -0.966 ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.081     ; 1.883      ;
; -0.966 ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.081     ; 1.883      ;
; -0.966 ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.081     ; 1.883      ;
; -0.966 ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.081     ; 1.883      ;
; -0.966 ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.081     ; 1.883      ;
; -0.944 ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.081     ; 1.861      ;
; -0.857 ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.081     ; 1.774      ;
; -0.827 ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.081     ; 1.744      ;
; -0.812 ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.081     ; 1.729      ;
; -0.793 ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.081     ; 1.710      ;
; -0.737 ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.081     ; 1.654      ;
; -0.725 ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.081     ; 1.642      ;
; -0.703 ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.081     ; 1.620      ;
; -0.695 ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.081     ; 1.612      ;
; -0.597 ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.081     ; 1.514      ;
; -0.597 ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.081     ; 1.514      ;
; -0.597 ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.081     ; 1.514      ;
; -0.597 ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.081     ; 1.514      ;
; -0.597 ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.081     ; 1.514      ;
; -0.390 ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_1Mhz_int ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.081     ; 1.307      ;
; -0.245 ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_1Mhz_int ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.081     ; 1.162      ;
; -0.224 ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.081     ; 1.141      ;
; -0.212 ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.081     ; 1.129      ;
; -0.190 ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.081     ; 1.107      ;
; -0.048 ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_1Mhz_int ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.081     ; 0.965      ;
; 0.028  ; clock_manager:U5|clock_1Khz_int ; clock_manager:U5|clock_1KHz     ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.180     ; 0.790      ;
; 0.115  ; clock_manager:U5|clock_1Mhz_int ; clock_manager:U5|clock_1MHz     ; clock_manager:U5|clock_1Mhz_int  ; clock_manager:U5|clock_25Mhz_int ; 0.500        ; 2.863      ; 3.478      ;
; 0.699  ; clock_manager:U5|clock_1Mhz_int ; clock_manager:U5|clock_1MHz     ; clock_manager:U5|clock_1Mhz_int  ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; 2.863      ; 3.394      ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_manager:U5|clock_100Khz_int'                                                                                                                              ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -0.589 ; clock_manager:U5|count_10Khz[1]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 1.000        ; -0.081     ; 1.506      ;
; -0.410 ; clock_manager:U5|count_10Khz[2]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 1.000        ; -0.081     ; 1.327      ;
; -0.264 ; clock_manager:U5|count_10Khz[0]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 1.000        ; -0.081     ; 1.181      ;
; -0.219 ; clock_manager:U5|count_10Khz[0]  ; clock_manager:U5|count_10Khz[2]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 1.000        ; -0.081     ; 1.136      ;
; -0.191 ; clock_manager:U5|count_10Khz[1]  ; clock_manager:U5|count_10Khz[0]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 1.000        ; -0.081     ; 1.108      ;
; -0.048 ; clock_manager:U5|count_10Khz[1]  ; clock_manager:U5|count_10Khz[2]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 1.000        ; -0.081     ; 0.965      ;
; -0.046 ; clock_manager:U5|count_10Khz[2]  ; clock_manager:U5|count_10Khz[0]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 1.000        ; -0.081     ; 0.963      ;
; 0.095  ; clock_manager:U5|count_10Khz[0]  ; clock_manager:U5|count_10Khz[1]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 1.000        ; -0.081     ; 0.822      ;
; 0.152  ; clock_manager:U5|count_10Khz[2]  ; clock_manager:U5|count_10Khz[2]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; clock_manager:U5|count_10Khz[0]  ; clock_manager:U5|count_10Khz[0]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; clock_manager:U5|count_10Khz[1]  ; clock_manager:U5|count_10Khz[1]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 1.000        ; -0.081     ; 0.765      ;
; 0.263  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int  ; clock_manager:U5|clock_100Khz_int ; 0.500        ; 2.694      ; 3.161      ;
; 0.778  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int  ; clock_manager:U5|clock_100Khz_int ; 1.000        ; 2.694      ; 3.146      ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_manager:U5|clock_1KHz'                                                                                                                                             ;
+--------+---------------------------------------+---------------------------------------+----------------------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                           ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+----------------------------------------+-----------------------------+--------------+------------+------------+
; -0.574 ; ps2_keyboard:U3|dec_keyboard:U2|state ; ps2_keyboard:U3|dec_keyboard:U2|f2    ; clock_manager:U5|clock_1KHz            ; clock_manager:U5|clock_1KHz ; 1.000        ; -0.078     ; 1.494      ;
; -0.245 ; ps2_keyboard:U3|dec_keyboard:U2|f2    ; ps2_keyboard:U3|dec_keyboard:U2|f2    ; clock_manager:U5|clock_1KHz            ; clock_manager:U5|clock_1KHz ; 1.000        ; -0.078     ; 1.165      ;
; 0.108  ; ps2_keyboard:U3|dec_keyboard:U2|state ; ps2_keyboard:U3|dec_keyboard:U2|f3    ; clock_manager:U5|clock_1KHz            ; clock_manager:U5|clock_1KHz ; 1.000        ; -0.078     ; 0.812      ;
; 0.155  ; ps2_keyboard:U3|dec_keyboard:U2|state ; ps2_keyboard:U3|dec_keyboard:U2|state ; clock_manager:U5|clock_1KHz            ; clock_manager:U5|clock_1KHz ; 1.000        ; -0.078     ; 0.765      ;
; 0.329  ; ps2_keyboard:U3|dec_keyboard:U2|f     ; ps2_keyboard:U3|dec_keyboard:U2|f2    ; ps2_keyboard:U3|keyboard:U1|scan_ready ; clock_manager:U5|clock_1KHz ; 1.000        ; 2.067      ; 2.746      ;
; 0.383  ; ps2_keyboard:U3|dec_keyboard:U2|f     ; ps2_keyboard:U3|dec_keyboard:U2|f3    ; ps2_keyboard:U3|keyboard:U1|scan_ready ; clock_manager:U5|clock_1KHz ; 1.000        ; 2.067      ; 2.692      ;
; 0.383  ; ps2_keyboard:U3|dec_keyboard:U2|f     ; ps2_keyboard:U3|dec_keyboard:U2|state ; ps2_keyboard:U3|keyboard:U1|scan_ready ; clock_manager:U5|clock_1KHz ; 1.000        ; 2.067      ; 2.692      ;
+--------+---------------------------------------+---------------------------------------+----------------------------------------+-----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_manager:U5|clock_1Mhz_int'                                                                                                                                ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                      ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+---------------------------------+--------------+------------+------------+
; -0.559 ; clock_manager:U5|count_100Khz[1]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 1.000        ; -0.080     ; 1.477      ;
; -0.551 ; clock_manager:U5|count_100Khz[2]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 1.000        ; -0.080     ; 1.469      ;
; -0.260 ; clock_manager:U5|count_100Khz[0]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 1.000        ; -0.080     ; 1.178      ;
; -0.234 ; clock_manager:U5|count_100Khz[2]  ; clock_manager:U5|count_100Khz[0]  ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 1.000        ; -0.080     ; 1.152      ;
; -0.208 ; clock_manager:U5|count_100Khz[1]  ; clock_manager:U5|count_100Khz[2]  ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 1.000        ; -0.080     ; 1.126      ;
; 0.099  ; clock_manager:U5|count_100Khz[0]  ; clock_manager:U5|count_100Khz[2]  ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 1.000        ; -0.080     ; 0.819      ;
; 0.100  ; clock_manager:U5|count_100Khz[0]  ; clock_manager:U5|count_100Khz[1]  ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 1.000        ; -0.080     ; 0.818      ;
; 0.104  ; clock_manager:U5|count_100Khz[1]  ; clock_manager:U5|count_100Khz[0]  ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 1.000        ; -0.080     ; 0.814      ;
; 0.153  ; clock_manager:U5|count_100Khz[2]  ; clock_manager:U5|count_100Khz[2]  ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; clock_manager:U5|count_100Khz[0]  ; clock_manager:U5|count_100Khz[0]  ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; clock_manager:U5|count_100Khz[1]  ; clock_manager:U5|count_100Khz[1]  ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 1.000        ; -0.080     ; 0.765      ;
; 0.177  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_1Mhz_int ; 0.500        ; 2.894      ; 3.447      ;
; 0.777  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_1Mhz_int ; 1.000        ; 2.894      ; 3.347      ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_manager:U5|clock_10Khz_int'                                                                                                                           ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -0.374 ; clock_manager:U5|count_1Khz[1]  ; clock_manager:U5|clock_1Khz_int ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 1.000        ; -0.081     ; 1.291      ;
; -0.207 ; clock_manager:U5|count_1Khz[2]  ; clock_manager:U5|clock_1Khz_int ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 1.000        ; -0.081     ; 1.124      ;
; -0.203 ; clock_manager:U5|count_1Khz[0]  ; clock_manager:U5|count_1Khz[2]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 1.000        ; -0.081     ; 1.120      ;
; -0.184 ; clock_manager:U5|count_1Khz[1]  ; clock_manager:U5|count_1Khz[0]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 1.000        ; -0.081     ; 1.101      ;
; 0.080  ; clock_manager:U5|count_1Khz[1]  ; clock_manager:U5|count_1Khz[2]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 1.000        ; -0.081     ; 0.837      ;
; 0.095  ; clock_manager:U5|count_1Khz[0]  ; clock_manager:U5|count_1Khz[1]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 1.000        ; -0.081     ; 0.822      ;
; 0.095  ; clock_manager:U5|count_1Khz[0]  ; clock_manager:U5|clock_1Khz_int ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 1.000        ; -0.081     ; 0.822      ;
; 0.110  ; clock_manager:U5|count_1Khz[2]  ; clock_manager:U5|count_1Khz[0]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 1.000        ; -0.081     ; 0.807      ;
; 0.152  ; clock_manager:U5|clock_1Khz_int ; clock_manager:U5|clock_1Khz_int ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; clock_manager:U5|count_1Khz[2]  ; clock_manager:U5|count_1Khz[2]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; clock_manager:U5|count_1Khz[0]  ; clock_manager:U5|count_1Khz[0]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; clock_manager:U5|count_1Khz[1]  ; clock_manager:U5|count_1Khz[1]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 1.000        ; -0.081     ; 0.765      ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                                                                                                                                                                        ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                     ; To Node                                                                                                                                                        ; Launch Clock                                                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+
; -1.520 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                  ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|address_reg_a[1]                                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.042      ; 1.970      ;
; -1.519 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                  ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|address_reg_a[2]                                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.042      ; 1.971      ;
; -1.519 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                  ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|address_reg_a[0]                                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.042      ; 1.971      ;
; -1.031 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                  ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|address_reg_a[1]                                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; -0.500       ; 3.042      ; 1.959      ;
; -1.030 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                  ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|address_reg_a[2]                                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; -0.500       ; 3.042      ; 1.960      ;
; -1.030 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                  ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|address_reg_a[0]                                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; -0.500       ; 3.042      ; 1.960      ;
; -0.236 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|usedw_is_0_dff                                           ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.047      ; 3.259      ;
; -0.123 ; clock_manager:U5|clock_25Mhz_int                                                                                                              ; clock_manager:U5|clock_25Mhz_int                                                                                                                               ; clock_manager:U5|clock_25Mhz_int                             ; CLOCK_50    ; 0.000        ; 3.052      ; 3.377      ;
; 0.066  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|usedw_is_1_dff                                           ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.047      ; 3.561      ;
; 0.217  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|usedw_is_2_dff                                           ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.047      ; 3.712      ;
; 0.230  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|usedw_is_0_dff                                           ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; -0.500       ; 3.047      ; 3.225      ;
; 0.320  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[0]                                          ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.047      ; 3.815      ;
; 0.345  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[1]                                          ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.049      ; 3.842      ;
; 0.345  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[9]                                          ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.049      ; 3.842      ;
; 0.346  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[11]                                         ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.049      ; 3.843      ;
; 0.347  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[10]                                         ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.049      ; 3.844      ;
; 0.369  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[8]                                          ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.049      ; 3.866      ;
; 0.387  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.046      ; 3.881      ;
; 0.402  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|full_dff                                ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|full_dff                                                 ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[0]                         ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[0]                                          ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[1]                         ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[1]                                          ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[2]                         ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[2]                                          ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[3]                         ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[3]                                          ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[4]                         ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[4]                                          ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[5]                         ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[5]                                          ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[6]                         ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[6]                                          ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[7]                         ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[7]                                          ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[8]                         ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[8]                                          ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[9]                         ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[9]                                          ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[10]                        ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[10]                                         ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[11]                        ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[11]                                         ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|usedw_is_0_dff                          ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|usedw_is_0_dff                                           ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; clock_manager:U5|clock_25Mhz_int                                                                                                              ; clock_manager:U5|clock_25Mhz_int                                                                                                                               ; clock_manager:U5|clock_25Mhz_int                             ; CLOCK_50    ; -0.500       ; 3.052      ; 3.402      ;
; 0.405  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[4]                                          ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.051      ; 3.904      ;
; 0.406  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[3]                                          ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.051      ; 3.905      ;
; 0.406  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[5]                                          ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.051      ; 3.905      ;
; 0.407  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[2]                                          ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.051      ; 3.906      ;
; 0.407  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[6]                                          ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.051      ; 3.906      ;
; 0.407  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[7]                                          ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.051      ; 3.906      ;
; 0.407  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_epb:wr_ptr|counter_reg_bit[3]      ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|altsyncram_58e1:FIFOram|ram_block1a13~porta_address_reg0 ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.435      ; 1.064      ;
; 0.407  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|rd_ptr_lsb                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|rd_ptr_lsb                                               ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.674      ;
; 0.408  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_epb:wr_ptr|counter_reg_bit[4]      ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|altsyncram_58e1:FIFOram|ram_block1a13~porta_address_reg0 ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.435      ; 1.065      ;
; 0.408  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_epb:wr_ptr|counter_reg_bit[6]      ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|altsyncram_58e1:FIFOram|ram_block1a13~porta_address_reg0 ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.435      ; 1.065      ;
; 0.422  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_epb:wr_ptr|counter_reg_bit[10]     ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|altsyncram_58e1:FIFOram|ram_block1a13~porta_address_reg0 ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.435      ; 1.079      ;
; 0.425  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_dpb:rd_ptr_msb|counter_reg_bit[10] ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_dpb:rd_ptr_msb|counter_reg_bit[10]                  ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.692      ;
; 0.428  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|rd_ptr_lsb                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[0]                                          ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.695      ;
; 0.436  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_dpb:rd_ptr_msb|counter_reg_bit[8]  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[9]                                          ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.703      ;
; 0.436  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_dpb:rd_ptr_msb|counter_reg_bit[10] ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[11]                                         ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.703      ;
; 0.440  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_epb:wr_ptr|counter_reg_bit[1]      ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|altsyncram_58e1:FIFOram|ram_block1a13~porta_address_reg0 ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.435      ; 1.097      ;
; 0.513  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                  ; vga:U4|VGA_MOD:U4|lpm_ram_dq1:inst2|altsyncram:altsyncram_component|altsyncram_4rc1:auto_generated|ram_block1a5~porta_we_reg                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.394      ; 4.391      ;
; 0.516  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                  ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a6~porta_we_reg                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.353      ; 4.353      ;
; 0.523  ; cpu:U1|control:U1|RAM_DATA_OUT[5]                                                                                                             ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a21~porta_datain_reg0                                                          ; clock_manager:U5|clock_1MHz                                  ; CLOCK_50    ; 0.000        ; 0.481      ; 1.256      ;
; 0.535  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                  ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a1~porta_we_reg                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.337      ; 4.356      ;
; 0.537  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                  ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a7~porta_we_reg                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.360      ; 4.381      ;
; 0.549  ; cpu:U1|control:U1|RAM_ADDRESS[5]                                                                                                              ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a7~porta_address_reg0                                                          ; clock_manager:U5|clock_1MHz                                  ; CLOCK_50    ; 0.000        ; 0.477      ; 1.278      ;
; 0.554  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|empty_dff                                                ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.047      ; 4.049      ;
; 0.559  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                  ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a5~porta_address_reg0                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.394      ; 4.437      ;
; 0.559  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|usedw_is_1_dff                                           ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; -0.500       ; 3.047      ; 3.554      ;
; 0.560  ; cpu:U1|control:U1|RAM_ADDRESS[8]                                                                                                              ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a7~porta_address_reg0                                                          ; clock_manager:U5|clock_1MHz                                  ; CLOCK_50    ; 0.000        ; 0.477      ; 1.289      ;
; 0.562  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                  ; vga:U4|VGA_MOD:U4|lpm_ram_dq1:inst2|altsyncram:altsyncram_component|altsyncram_4rc1:auto_generated|ram_block1a7~porta_address_reg0                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.411      ; 4.457      ;
; 0.563  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                  ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a2~porta_address_reg0                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.389      ; 4.436      ;
; 0.573  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                  ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a20~porta_datain_reg0                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.384      ; 4.441      ;
; 0.575  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                  ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a20~porta_we_reg                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.378      ; 4.437      ;
; 0.575  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                  ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a20~porta_address_reg0                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.378      ; 4.437      ;
; 0.578  ; cpu:U1|control:U1|RAM_ADDRESS[1]                                                                                                              ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a7~porta_address_reg0                                                          ; clock_manager:U5|clock_1MHz                                  ; CLOCK_50    ; 0.000        ; 0.477      ; 1.307      ;
; 0.582  ; cpu:U1|control:U1|RAM_DATA_OUT[14]                                                                                                            ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a94~porta_datain_reg0                                                          ; clock_manager:U5|clock_1MHz                                  ; CLOCK_50    ; 0.000        ; 0.483      ; 1.317      ;
; 0.587  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                  ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a10~porta_address_reg0                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.377      ; 4.448      ;
; 0.589  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                  ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a16~porta_address_reg0                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.383      ; 4.456      ;
; 0.595  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                  ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a10~porta_we_reg                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.377      ; 4.456      ;
; 0.595  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                  ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a27~porta_address_reg0                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.397      ; 4.476      ;
; 0.598  ; cpu:U1|control:U1|RAM_ADDRESS[9]                                                                                                              ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a18~porta_address_reg0                                                         ; clock_manager:U5|clock_1MHz                                  ; CLOCK_50    ; 0.000        ; 0.479      ; 1.329      ;
; 0.601  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                  ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a12~porta_we_reg                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.391      ; 4.476      ;
; 0.601  ; cpu:U1|control:U1|RAM_ADDRESS[12]                                                                                                             ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a5~porta_address_reg0                                                          ; clock_manager:U5|clock_1MHz                                  ; CLOCK_50    ; 0.000        ; 0.486      ; 1.339      ;
; 0.604  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                  ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a27~porta_we_reg                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.397      ; 4.485      ;
; 0.614  ; cpu:U1|control:U1|RAM_ADDRESS[10]                                                                                                             ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a7~porta_address_reg0                                                          ; clock_manager:U5|clock_1MHz                                  ; CLOCK_50    ; 0.000        ; 0.477      ; 1.343      ;
; 0.615  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                  ; vga:U4|VGA_MOD:U4|lpm_ram_dq1:inst2|altsyncram:altsyncram_component|altsyncram_4rc1:auto_generated|ram_block1a2~porta_we_reg                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.383      ; 4.482      ;
; 0.616  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                  ; vga:U4|VGA_MOD:U4|lpm_ram_dq1:inst2|altsyncram:altsyncram_component|altsyncram_4rc1:auto_generated|ram_block1a1~porta_datain_reg0                              ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.360      ; 4.460      ;
; 0.616  ; cpu:U1|control:U1|RAM_ADDRESS[11]                                                                                                             ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a91~porta_address_reg0                                                         ; clock_manager:U5|clock_1MHz                                  ; CLOCK_50    ; 0.000        ; 0.476      ; 1.344      ;
; 0.617  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                  ; vga:U4|VGA_MOD:U4|lpm_ram_dq1:inst2|altsyncram:altsyncram_component|altsyncram_4rc1:auto_generated|ram_block1a1~porta_we_reg                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.354      ; 4.455      ;
; 0.617  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                  ; vga:U4|VGA_MOD:U4|lpm_ram_dq1:inst2|altsyncram:altsyncram_component|altsyncram_4rc1:auto_generated|ram_block1a1~porta_address_reg0                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.354      ; 4.455      ;
; 0.617  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_dpb:rd_ptr_msb|counter_reg_bit[0]  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[1]                                          ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.884      ;
; 0.619  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                  ; vga:U4|VGA_MOD:U4|lpm_ram_dq1:inst2|altsyncram:altsyncram_component|altsyncram_4rc1:auto_generated|ram_block1a3~porta_datain_reg0                              ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.401      ; 4.504      ;
; 0.619  ; cpu:U1|control:U1|RAM_ADDRESS[2]                                                                                                              ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a60~porta_address_reg0                                                         ; clock_manager:U5|clock_1MHz                                  ; CLOCK_50    ; 0.000        ; 0.479      ; 1.350      ;
; 0.620  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                  ; vga:U4|VGA_MOD:U4|lpm_ram_dq1:inst2|altsyncram:altsyncram_component|altsyncram_4rc1:auto_generated|ram_block1a3~porta_we_reg                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.395      ; 4.499      ;
; 0.620  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                  ; vga:U4|VGA_MOD:U4|lpm_ram_dq1:inst2|altsyncram:altsyncram_component|altsyncram_4rc1:auto_generated|ram_block1a3~porta_address_reg0                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.395      ; 4.499      ;
; 0.622  ; cpu:U1|control:U1|RAM_ADDRESS[6]                                                                                                              ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a7~porta_address_reg0                                                          ; clock_manager:U5|clock_1MHz                                  ; CLOCK_50    ; 0.000        ; 0.477      ; 1.351      ;
; 0.623  ; cpu:U1|control:U1|RAM_DATA_OUT[9]                                                                                                             ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a9~porta_datain_reg0                                                           ; clock_manager:U5|clock_1MHz                                  ; CLOCK_50    ; 0.000        ; 0.505      ; 1.380      ;
; 0.625  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|altsyncram_58e1:FIFOram|q_b[13]                          ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.329      ; 4.402      ;
; 0.625  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|altsyncram_58e1:FIFOram|q_b[16]                          ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.329      ; 4.402      ;
; 0.625  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                  ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a12~porta_datain_reg0                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.397      ; 4.506      ;
; 0.627  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                  ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a12~porta_address_reg0                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.391      ; 4.502      ;
; 0.627  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                  ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a5~porta_we_reg                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.394      ; 4.505      ;
; 0.628  ; cpu:U1|control:U1|RAM_ADDRESS[1]                                                                                                              ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a18~porta_address_reg0                                                         ; clock_manager:U5|clock_1MHz                                  ; CLOCK_50    ; 0.000        ; 0.479      ; 1.359      ;
; 0.629  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                  ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a10~porta_datain_reg0                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.383      ; 4.496      ;
; 0.633  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                  ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a11~porta_address_reg0                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.378      ; 4.495      ;
; 0.635  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                  ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a19~porta_address_reg0                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.386      ; 4.505      ;
; 0.636  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|altsyncram_58e1:FIFOram|q_b[11]                          ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.331      ; 4.415      ;
; 0.636  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|altsyncram_58e1:FIFOram|q_b[12]                          ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.331      ; 4.415      ;
; 0.638  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                  ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a26~porta_address_reg0                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.406      ; 4.528      ;
; 0.641  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_dpb:rd_ptr_msb|counter_reg_bit[7]  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_dpb:rd_ptr_msb|counter_reg_bit[7]                   ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.908      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'cpu:U1|control:U1|OP[4]'                                                                                                                           ;
+--------+--------------------------------------+--------------------------------+-----------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                        ; Launch Clock                ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------+-----------------------------+-------------------------+--------------+------------+------------+
; -1.173 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[3]$latch  ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; 0.000        ; 5.413      ; 4.472      ;
; -1.067 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[0]$latch  ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; 0.000        ; 5.389      ; 4.554      ;
; -0.976 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[15]$latch ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; 0.000        ; 5.221      ; 4.477      ;
; -0.970 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[14]$latch ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; 0.000        ; 5.212      ; 4.474      ;
; -0.930 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[8]$latch  ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; 0.000        ; 5.244      ; 4.546      ;
; -0.883 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[7]$latch  ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; 0.000        ; 5.242      ; 4.591      ;
; -0.822 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[6]$latch  ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; 0.000        ; 5.210      ; 4.620      ;
; -0.819 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[10]$latch ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; 0.000        ; 5.244      ; 4.657      ;
; -0.812 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[9]$latch  ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; 0.000        ; 5.242      ; 4.662      ;
; -0.807 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[13]$latch ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; 0.000        ; 5.217      ; 4.642      ;
; -0.770 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[11]$latch ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; 0.000        ; 5.215      ; 4.677      ;
; -0.770 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[2]$latch  ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; 0.000        ; 5.224      ; 4.686      ;
; -0.745 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[12]$latch ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; 0.000        ; 5.214      ; 4.701      ;
; -0.739 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[4]$latch  ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; 0.000        ; 5.234      ; 4.727      ;
; -0.734 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[3]$latch  ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; -0.500       ; 5.413      ; 4.431      ;
; -0.628 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[1]$latch  ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; 0.000        ; 5.222      ; 4.826      ;
; -0.598 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[15]$latch ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; -0.500       ; 5.221      ; 4.375      ;
; -0.596 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[0]$latch  ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; -0.500       ; 5.389      ; 4.545      ;
; -0.582 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[5]$latch  ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; 0.000        ; 5.227      ; 4.877      ;
; -0.539 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[7]$latch  ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; -0.500       ; 5.242      ; 4.455      ;
; -0.520 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[14]$latch ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; -0.500       ; 5.212      ; 4.444      ;
; -0.478 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[9]$latch  ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; -0.500       ; 5.242      ; 4.516      ;
; -0.476 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[8]$latch  ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; -0.500       ; 5.244      ; 4.520      ;
; -0.474 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[10]$latch ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; -0.500       ; 5.244      ; 4.522      ;
; -0.386 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[2]$latch  ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; -0.500       ; 5.224      ; 4.590      ;
; -0.370 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[6]$latch  ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; -0.500       ; 5.210      ; 4.592      ;
; -0.365 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[11]$latch ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; -0.500       ; 5.215      ; 4.602      ;
; -0.358 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[13]$latch ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; -0.500       ; 5.217      ; 4.611      ;
; -0.342 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[12]$latch ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; -0.500       ; 5.214      ; 4.624      ;
; -0.331 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[4]$latch  ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; -0.500       ; 5.234      ; 4.655      ;
; -0.229 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[5]$latch  ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; -0.500       ; 5.227      ; 4.750      ;
; -0.194 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[1]$latch  ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; -0.500       ; 5.222      ; 4.780      ;
; 1.378  ; cpu:U1|control:U1|X[1]               ; cpu:U1|alu:U2|RESULT[1]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.299      ; 3.197      ;
; 1.492  ; cpu:U1|control:U1|X[4]               ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.311      ; 3.323      ;
; 1.650  ; cpu:U1|control:U1|Y[5]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[5]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.307      ; 3.477      ;
; 1.691  ; cpu:U1|control:U1|X[12]              ; cpu:U1|alu:U2|RESULT[12]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.299      ; 3.510      ;
; 1.851  ; cpu:U1|control:U1|Y[2]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[2]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.304      ; 3.675      ;
; 1.890  ; cpu:U1|control:U1|Y[2]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[5]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.307      ; 3.717      ;
; 1.895  ; cpu:U1|control:U1|Y[2]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[3]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.493      ; 3.908      ;
; 1.907  ; cpu:U1|control:U1|Y[0]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[0]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.466      ; 3.893      ;
; 1.950  ; cpu:U1|control:U1|OP[1]              ; cpu:U1|alu:U2|RESULT[14]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.291      ; 3.761      ;
; 2.035  ; cpu:U1|control:U1|OP[2]              ; cpu:U1|alu:U2|RESULT[11]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.297      ; 3.852      ;
; 2.054  ; cpu:U1|control:U1|X[0]               ; cpu:U1|alu:U2|RESULT[0]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.466      ; 4.040      ;
; 2.085  ; cpu:U1|control:U1|OP[0]              ; cpu:U1|alu:U2|RESULT[3]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.498      ; 4.103      ;
; 2.095  ; cpu:U1|control:U1|Y[6]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[6]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.290      ; 3.905      ;
; 2.115  ; cpu:U1|control:U1|Y[0]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[5]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.304      ; 3.939      ;
; 2.120  ; cpu:U1|control:U1|Y[0]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[3]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.490      ; 4.130      ;
; 2.123  ; cpu:U1|control:U1|Y[4]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[5]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.307      ; 3.950      ;
; 2.152  ; cpu:U1|control:U1|Y[15]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[5]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.307      ; 3.979      ;
; 2.157  ; cpu:U1|control:U1|Y[15]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[8]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.324      ; 4.001      ;
; 2.186  ; cpu:U1|control:U1|Y[13]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[6]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.290      ; 3.996      ;
; 2.190  ; cpu:U1|control:U1|X[11]              ; cpu:U1|alu:U2|RESULT[11]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.300      ; 4.010      ;
; 2.195  ; cpu:U1|control:U1|Y[13]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[13]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.297      ; 4.012      ;
; 2.221  ; cpu:U1|control:U1|OP[1]              ; cpu:U1|alu:U2|RESULT[6]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.289      ; 4.030      ;
; 2.224  ; cpu:U1|control:U1|OP[0]              ; cpu:U1|alu:U2|RESULT[14]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.297      ; 4.041      ;
; 2.233  ; cpu:U1|control:U1|OP[1]              ; cpu:U1|alu:U2|RESULT[5]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.306      ; 4.059      ;
; 2.235  ; cpu:U1|control:U1|OP[1]              ; cpu:U1|alu:U2|RESULT[8]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.323      ; 4.078      ;
; 2.244  ; cpu:U1|control:U1|OP[1]              ; cpu:U1|alu:U2|RESULT[2]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.303      ; 4.067      ;
; 2.259  ; cpu:U1|control:U1|Y[0]               ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.464      ; 4.243      ;
; 2.259  ; cpu:U1|control:U1|Y[1]               ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.464      ; 4.243      ;
; 2.259  ; cpu:U1|control:U1|Y[2]               ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.464      ; 4.243      ;
; 2.259  ; cpu:U1|control:U1|Y[3]               ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.464      ; 4.243      ;
; 2.259  ; cpu:U1|control:U1|Y[4]               ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.464      ; 4.243      ;
; 2.259  ; cpu:U1|control:U1|Y[5]               ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.464      ; 4.243      ;
; 2.259  ; cpu:U1|control:U1|Y[6]               ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.464      ; 4.243      ;
; 2.259  ; cpu:U1|control:U1|Y[7]               ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.464      ; 4.243      ;
; 2.259  ; cpu:U1|control:U1|Y[8]               ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.464      ; 4.243      ;
; 2.259  ; cpu:U1|control:U1|Y[9]               ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.464      ; 4.243      ;
; 2.259  ; cpu:U1|control:U1|Y[10]              ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.464      ; 4.243      ;
; 2.259  ; cpu:U1|control:U1|Y[11]              ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.464      ; 4.243      ;
; 2.259  ; cpu:U1|control:U1|Y[12]              ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.464      ; 4.243      ;
; 2.259  ; cpu:U1|control:U1|Y[13]              ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.464      ; 4.243      ;
; 2.259  ; cpu:U1|control:U1|Y[14]              ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.464      ; 4.243      ;
; 2.259  ; cpu:U1|control:U1|Y[15]              ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.464      ; 4.243      ;
; 2.280  ; cpu:U1|control:U1|Y[6]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[8]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.324      ; 4.124      ;
; 2.288  ; cpu:U1|control:U1|OP[1]              ; cpu:U1|alu:U2|RESULT[0]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.468      ; 4.276      ;
; 2.324  ; cpu:U1|control:U1|Y[15]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[12]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.294      ; 4.138      ;
; 2.337  ; cpu:U1|control:U1|Y[6]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[11]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.295      ; 4.152      ;
; 2.361  ; cpu:U1|control:U1|OP[0]              ; cpu:U1|alu:U2|RESULT[7]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.327      ; 4.208      ;
; 2.370  ; cpu:U1|control:U1|Y[0]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[2]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.301      ; 4.191      ;
; 2.373  ; cpu:U1|control:U1|X[8]               ; cpu:U1|alu:U2|RESULT[8]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.316      ; 4.209      ;
; 2.392  ; cpu:U1|control:U1|OP[1]              ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.313      ; 4.225      ;
; 2.421  ; cpu:U1|control:U1|OP[1]              ; cpu:U1|alu:U2|RESULT[15]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.300      ; 4.241      ;
; 2.429  ; cpu:U1|control:U1|Y[12]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[12]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.294      ; 4.243      ;
; 2.433  ; cpu:U1|control:U1|X[0]               ; cpu:U1|alu:U2|RESULT[3]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.490      ; 4.443      ;
; 2.436  ; cpu:U1|control:U1|Y[4]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.314      ; 4.270      ;
; 2.439  ; cpu:U1|control:U1|Y[0]               ; cpu:U1|alu:U2|RESULT[2]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.454      ; 4.413      ;
; 2.439  ; cpu:U1|control:U1|Y[1]               ; cpu:U1|alu:U2|RESULT[2]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.454      ; 4.413      ;
; 2.439  ; cpu:U1|control:U1|Y[2]               ; cpu:U1|alu:U2|RESULT[2]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.454      ; 4.413      ;
; 2.439  ; cpu:U1|control:U1|Y[3]               ; cpu:U1|alu:U2|RESULT[2]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.454      ; 4.413      ;
; 2.439  ; cpu:U1|control:U1|Y[4]               ; cpu:U1|alu:U2|RESULT[2]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.454      ; 4.413      ;
; 2.439  ; cpu:U1|control:U1|Y[5]               ; cpu:U1|alu:U2|RESULT[2]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.454      ; 4.413      ;
; 2.439  ; cpu:U1|control:U1|Y[6]               ; cpu:U1|alu:U2|RESULT[2]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.454      ; 4.413      ;
; 2.439  ; cpu:U1|control:U1|Y[7]               ; cpu:U1|alu:U2|RESULT[2]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.454      ; 4.413      ;
; 2.439  ; cpu:U1|control:U1|Y[8]               ; cpu:U1|alu:U2|RESULT[2]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.454      ; 4.413      ;
; 2.439  ; cpu:U1|control:U1|Y[9]               ; cpu:U1|alu:U2|RESULT[2]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.454      ; 4.413      ;
; 2.439  ; cpu:U1|control:U1|Y[10]              ; cpu:U1|alu:U2|RESULT[2]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.454      ; 4.413      ;
; 2.439  ; cpu:U1|control:U1|Y[11]              ; cpu:U1|alu:U2|RESULT[2]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.454      ; 4.413      ;
; 2.439  ; cpu:U1|control:U1|Y[12]              ; cpu:U1|alu:U2|RESULT[2]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.454      ; 4.413      ;
; 2.439  ; cpu:U1|control:U1|Y[13]              ; cpu:U1|alu:U2|RESULT[2]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.454      ; 4.413      ;
+--------+--------------------------------------+--------------------------------+-----------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]'                                                                                                                                                                                                                                                                     ;
+--------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                                                                             ; Launch Clock                                                 ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; -0.390 ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|B[9]                                                ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst4|lpm_ff:lpm_ff_component|dffs[9] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.484      ; 1.310      ;
; -0.383 ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|G[9]                                                ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst3|lpm_ff:lpm_ff_component|dffs[9] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.484      ; 1.317      ;
; -0.347 ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|G[8]                                                ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst3|lpm_ff:lpm_ff_component|dffs[8] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.484      ; 1.353      ;
; -0.336 ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|R[8]                                                ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst2|lpm_ff:lpm_ff_component|dffs[8] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.484      ; 1.364      ;
; -0.276 ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|B[8]                                                ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst4|lpm_ff:lpm_ff_component|dffs[8] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.494      ; 1.434      ;
; -0.169 ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|R[9]                                                ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst2|lpm_ff:lpm_ff_component|dffs[9] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.484      ; 1.531      ;
; 0.036  ; cpu:U1|control:U1|vga_char[9]                                                            ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[1]                                                  ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.524      ; 1.766      ;
; 0.138  ; cpu:U1|control:U1|vga_char[10]                                                           ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[2]                                                  ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.524      ; 1.868      ;
; 0.191  ; cpu:U1|control:U1|vga_char[11]                                                           ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[3]                                                  ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.524      ; 1.921      ;
; 0.235  ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|R[0]                                                ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst2|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.483      ; 1.934      ;
; 0.268  ; cpu:U1|control:U1|vga_pos[0]                                                             ; vga:U4|TEXT_DRAWER:U3|XP[4]                                                         ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.509      ; 1.983      ;
; 0.385  ; cpu:U1|control:U1|vga_pos[0]                                                             ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[0]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.515      ; 2.106      ;
; 0.403  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[17]                                                        ; vga:U4|TEXT_DRAWER:U3|OUTDATA[17]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[18]                                                        ; vga:U4|TEXT_DRAWER:U3|OUTDATA[18]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[19]                                                        ; vga:U4|TEXT_DRAWER:U3|OUTDATA[19]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[20]                                                        ; vga:U4|TEXT_DRAWER:U3|OUTDATA[20]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; vga:U4|TEXT_DRAWER:U3|DATA_QUEUE                                                         ; vga:U4|TEXT_DRAWER:U3|DATA_QUEUE                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; vga:U4|TEXT_DRAWER:U3|STATE[1]                                                           ; vga:U4|TEXT_DRAWER:U3|STATE[1]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[0]                                                         ; vga:U4|TEXT_DRAWER:U3|OUTDATA[0]                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[13]                                                        ; vga:U4|TEXT_DRAWER:U3|OUTDATA[13]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[16]                                                        ; vga:U4|TEXT_DRAWER:U3|OUTDATA[16]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[1]                                                         ; vga:U4|TEXT_DRAWER:U3|OUTDATA[1]                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[2]                                                         ; vga:U4|TEXT_DRAWER:U3|OUTDATA[2]                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[3]                                                         ; vga:U4|TEXT_DRAWER:U3|OUTDATA[3]                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[4]                                                         ; vga:U4|TEXT_DRAWER:U3|OUTDATA[4]                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[5]                                                         ; vga:U4|TEXT_DRAWER:U3|OUTDATA[5]                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[6]                                                         ; vga:U4|TEXT_DRAWER:U3|OUTDATA[6]                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[7]                                                         ; vga:U4|TEXT_DRAWER:U3|OUTDATA[7]                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[8]                                                         ; vga:U4|TEXT_DRAWER:U3|OUTDATA[8]                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[9]                                                         ; vga:U4|TEXT_DRAWER:U3|OUTDATA[9]                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[10]                                                        ; vga:U4|TEXT_DRAWER:U3|OUTDATA[10]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[11]                                                        ; vga:U4|TEXT_DRAWER:U3|OUTDATA[11]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[12]                                                        ; vga:U4|TEXT_DRAWER:U3|OUTDATA[12]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[14]                                                        ; vga:U4|TEXT_DRAWER:U3|OUTDATA[14]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[15]                                                        ; vga:U4|TEXT_DRAWER:U3|OUTDATA[15]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.080      ; 0.669      ;
; 0.408  ; vga:U4|TEXT_DRAWER:U3|STATE[0]                                                           ; vga:U4|TEXT_DRAWER:U3|STATE[0]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.080      ; 0.674      ;
; 0.425  ; cpu:U1|control:U1|vga_char[12]                                                           ; vga:U4|TEXT_DRAWER:U3|XP[4]                                                         ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.527      ; 2.158      ;
; 0.434  ; cpu:U1|control:U1|videoflag                                                              ; vga:U4|TEXT_DRAWER:U3|STATE[0]                                                      ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.525      ; 2.165      ;
; 0.440  ; cpu:U1|control:U1|vga_char[12]                                                           ; vga:U4|TEXT_DRAWER:U3|XP[5]                                                         ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.527      ; 2.173      ;
; 0.444  ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[9]                                                  ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[9]                                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.078      ; 0.708      ;
; 0.450  ; vga:U4|TEXT_DRAWER:U3|STATE[2]                                                           ; vga:U4|TEXT_DRAWER:U3|STATE[1]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.080      ; 0.716      ;
; 0.451  ; vga:U4|TEXT_DRAWER:U3|STATE[1]                                                           ; vga:U4|TEXT_DRAWER:U3|DATA_QUEUE                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.080      ; 0.717      ;
; 0.453  ; cpu:U1|control:U1|vga_char[12]                                                           ; vga:U4|TEXT_DRAWER:U3|XP[6]                                                         ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.527      ; 2.186      ;
; 0.453  ; cpu:U1|control:U1|vga_char[8]                                                            ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[0]                                                  ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.524      ; 2.183      ;
; 0.465  ; vga:U4|TEXT_DRAWER:U3|LNCNT[3]                                                           ; vga:U4|TEXT_DRAWER:U3|LNCNT[3]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.080      ; 0.731      ;
; 0.472  ; vga:U4|TEXT_DRAWER:U3|PIXCNT[3]                                                          ; vga:U4|TEXT_DRAWER:U3|PIXCNT[3]                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.080      ; 0.738      ;
; 0.474  ; cpu:U1|control:U1|vga_char[12]                                                           ; vga:U4|TEXT_DRAWER:U3|YP[5]                                                         ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.536      ; 2.216      ;
; 0.478  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[4] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[17]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.175      ; 1.869      ;
; 0.478  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[4] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[18]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.175      ; 1.869      ;
; 0.479  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[4] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[20]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.175      ; 1.870      ;
; 0.480  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[4] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[19]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.175      ; 1.871      ;
; 0.505  ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|R[0]                                                ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst2|lpm_ff:lpm_ff_component|dffs[6] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.522      ; 2.243      ;
; 0.506  ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|R[0]                                                ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst2|lpm_ff:lpm_ff_component|dffs[4] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.522      ; 2.244      ;
; 0.506  ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|R[0]                                                ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst2|lpm_ff:lpm_ff_component|dffs[7] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.522      ; 2.244      ;
; 0.507  ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|R[0]                                                ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst2|lpm_ff:lpm_ff_component|dffs[5] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.522      ; 2.245      ;
; 0.507  ; cpu:U1|control:U1|vga_char[12]                                                           ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[5]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.528      ; 2.241      ;
; 0.510  ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|R[0]                                                ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst2|lpm_ff:lpm_ff_component|dffs[1] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.522      ; 2.248      ;
; 0.510  ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|R[0]                                                ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst2|lpm_ff:lpm_ff_component|dffs[3] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.522      ; 2.248      ;
; 0.511  ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|R[0]                                                ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst2|lpm_ff:lpm_ff_component|dffs[2] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.522      ; 2.249      ;
; 0.516  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[2] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[17]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.175      ; 1.907      ;
; 0.516  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[2] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[18]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.175      ; 1.907      ;
; 0.517  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[2] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[20]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.175      ; 1.908      ;
; 0.518  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[2] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[19]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.175      ; 1.909      ;
; 0.550  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[5] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[17]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.175      ; 1.941      ;
; 0.550  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[5] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[18]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.175      ; 1.941      ;
; 0.551  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[5] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[20]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.175      ; 1.942      ;
; 0.553  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[5] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[19]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.175      ; 1.944      ;
; 0.577  ; cpu:U1|control:U1|vga_char[12]                                                           ; vga:U4|TEXT_DRAWER:U3|YP[4]                                                         ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.533      ; 2.316      ;
; 0.599  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[0] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[17]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.175      ; 1.990      ;
; 0.599  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[0] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[18]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.175      ; 1.990      ;
; 0.600  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[0] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[20]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.175      ; 1.991      ;
; 0.601  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[0] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[19]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.175      ; 1.992      ;
; 0.657  ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[3]                                                  ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[3]                                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.078      ; 0.921      ;
; 0.658  ; vga:U4|TEXT_DRAWER:U3|LNCNT[0]                                                           ; vga:U4|TEXT_DRAWER:U3|LNCNT[0]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.080      ; 0.924      ;
; 0.658  ; vga:U4|TEXT_DRAWER:U3|LNCNT[1]                                                           ; vga:U4|TEXT_DRAWER:U3|LNCNT[1]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.080      ; 0.924      ;
; 0.660  ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[6]                                                  ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[6]                                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.078      ; 0.924      ;
; 0.662  ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[2]                                                  ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[2]                                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.078      ; 0.926      ;
; 0.662  ; vga:U4|TEXT_DRAWER:U3|LNCNT[2]                                                           ; vga:U4|TEXT_DRAWER:U3|LNCNT[2]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.080      ; 0.928      ;
; 0.666  ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[1]                                                  ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[1]                                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.078      ; 0.930      ;
; 0.668  ; vga:U4|TEXT_DRAWER:U3|PIXCNT[1]                                                          ; vga:U4|TEXT_DRAWER:U3|PIXCNT[1]                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.080      ; 0.934      ;
; 0.671  ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[4]                                                  ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[4]                                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.078      ; 0.935      ;
; 0.671  ; vga:U4|TEXT_DRAWER:U3|PIXCNT[2]                                                          ; vga:U4|TEXT_DRAWER:U3|PIXCNT[2]                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.080      ; 0.937      ;
; 0.673  ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4]                                                  ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|VSYNC                                               ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.077      ; 0.936      ;
; 0.674  ; vga:U4|TEXT_DRAWER:U3|STATE[2]                                                           ; vga:U4|TEXT_DRAWER:U3|DATA_QUEUE                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.080      ; 0.940      ;
; 0.681  ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[6]                                                  ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[6]                                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.078      ; 0.945      ;
; 0.681  ; cpu:U1|control:U1|vga_char[12]                                                           ; vga:U4|TEXT_DRAWER:U3|YP[7]                                                         ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.533      ; 2.420      ;
; 0.685  ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[0]                                                  ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[0]                                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.078      ; 0.949      ;
; 0.691  ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[7]                                                  ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[7]                                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.078      ; 0.955      ;
; 0.697  ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3]                                                  ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3]                                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.078      ; 0.961      ;
; 0.701  ; cpu:U1|control:U1|vga_char[12]                                                           ; vga:U4|TEXT_DRAWER:U3|YP[6]                                                         ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.533      ; 2.440      ;
; 0.707  ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1]                                                  ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1]                                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.078      ; 0.971      ;
; 0.726  ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|HSYNC                                                    ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff0:inst|lpm_ff:lpm_ff_component|dffs[0]  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.075      ; 0.987      ;
; 0.727  ; cpu:U1|control:U1|vga_char[12]                                                           ; vga:U4|TEXT_DRAWER:U3|XP[3]                                                         ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.527      ; 2.460      ;
; 0.741  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[18]                                                        ; vga:U4|TEXT_DRAWER:U3|DATA[18]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.080      ; 1.007      ;
; 0.741  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[19]                                                        ; vga:U4|TEXT_DRAWER:U3|DATA[19]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.080      ; 1.007      ;
; 0.741  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[11]                                                        ; vga:U4|TEXT_DRAWER:U3|DATA[11]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.080      ; 1.007      ;
; 0.741  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[12]                                                        ; vga:U4|TEXT_DRAWER:U3|DATA[12]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.080      ; 1.007      ;
; 0.742  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[17]                                                        ; vga:U4|TEXT_DRAWER:U3|DATA[17]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.080      ; 1.008      ;
; 0.742  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[8]                                                         ; vga:U4|TEXT_DRAWER:U3|DATA[8]                                                       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.080      ; 1.008      ;
; 0.742  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[9]                                                         ; vga:U4|TEXT_DRAWER:U3|DATA[9]                                                       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.080      ; 1.008      ;
+--------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_manager:U5|clock_1Mhz_int'                                                                                                                                 ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                      ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+---------------------------------+--------------+------------+------------+
; -0.340 ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_1Mhz_int ; 0.000        ; 3.034      ; 3.132      ;
; 0.226  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_1Mhz_int ; -0.500       ; 3.034      ; 3.198      ;
; 0.403  ; clock_manager:U5|count_100Khz[1]  ; clock_manager:U5|count_100Khz[1]  ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; clock_manager:U5|count_100Khz[2]  ; clock_manager:U5|count_100Khz[2]  ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 0.000        ; 0.080      ; 0.669      ;
; 0.408  ; clock_manager:U5|count_100Khz[0]  ; clock_manager:U5|count_100Khz[0]  ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 0.000        ; 0.080      ; 0.674      ;
; 0.435  ; clock_manager:U5|count_100Khz[0]  ; clock_manager:U5|count_100Khz[1]  ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 0.000        ; 0.080      ; 0.701      ;
; 0.436  ; clock_manager:U5|count_100Khz[0]  ; clock_manager:U5|count_100Khz[2]  ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 0.000        ; 0.080      ; 0.702      ;
; 0.444  ; clock_manager:U5|count_100Khz[1]  ; clock_manager:U5|count_100Khz[0]  ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 0.000        ; 0.080      ; 0.710      ;
; 0.656  ; clock_manager:U5|count_100Khz[1]  ; clock_manager:U5|count_100Khz[2]  ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 0.000        ; 0.080      ; 0.922      ;
; 0.754  ; clock_manager:U5|count_100Khz[2]  ; clock_manager:U5|count_100Khz[0]  ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 0.000        ; 0.080      ; 1.020      ;
; 0.775  ; clock_manager:U5|count_100Khz[0]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 0.000        ; 0.080      ; 1.041      ;
; 1.045  ; clock_manager:U5|count_100Khz[1]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 0.000        ; 0.080      ; 1.311      ;
; 1.073  ; clock_manager:U5|count_100Khz[2]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 0.000        ; 0.080      ; 1.339      ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_manager:U5|clock_100Khz_int'                                                                                                                               ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -0.324 ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int  ; clock_manager:U5|clock_100Khz_int ; 0.000        ; 2.827      ; 2.941      ;
; 0.158  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int  ; clock_manager:U5|clock_100Khz_int ; -0.500       ; 2.827      ; 2.923      ;
; 0.402  ; clock_manager:U5|count_10Khz[1]  ; clock_manager:U5|count_10Khz[1]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; clock_manager:U5|count_10Khz[2]  ; clock_manager:U5|count_10Khz[2]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 0.000        ; 0.081      ; 0.669      ;
; 0.407  ; clock_manager:U5|count_10Khz[0]  ; clock_manager:U5|count_10Khz[0]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 0.000        ; 0.081      ; 0.674      ;
; 0.435  ; clock_manager:U5|count_10Khz[0]  ; clock_manager:U5|count_10Khz[1]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 0.000        ; 0.081      ; 0.702      ;
; 0.602  ; clock_manager:U5|count_10Khz[2]  ; clock_manager:U5|count_10Khz[0]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 0.000        ; 0.081      ; 0.869      ;
; 0.603  ; clock_manager:U5|count_10Khz[1]  ; clock_manager:U5|count_10Khz[2]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 0.000        ; 0.081      ; 0.870      ;
; 0.651  ; clock_manager:U5|count_10Khz[0]  ; clock_manager:U5|count_10Khz[2]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 0.000        ; 0.081      ; 0.918      ;
; 0.667  ; clock_manager:U5|count_10Khz[1]  ; clock_manager:U5|count_10Khz[0]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 0.000        ; 0.081      ; 0.934      ;
; 0.774  ; clock_manager:U5|count_10Khz[0]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 0.000        ; 0.081      ; 1.041      ;
; 0.904  ; clock_manager:U5|count_10Khz[2]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 0.000        ; 0.081      ; 1.171      ;
; 1.056  ; clock_manager:U5|count_10Khz[1]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 0.000        ; 0.081      ; 1.323      ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'PS2_CLK'                                                                                                                                                     ;
+--------+----------------------------------------+------------------------------------------+---------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                  ; Launch Clock                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+------------------------------------------+---------------------------------------+-------------+--------------+------------+------------+
; -0.206 ; ps2_keyboard:U3|keyboard:U1|ready_set  ; ps2_keyboard:U3|keyboard:U1|ready_set    ; ps2_keyboard:U3|keyboard:U1|ready_set ; PS2_CLK     ; 0.000        ; 3.770      ; 4.002      ;
; 0.210  ; ps2_keyboard:U3|keyboard:U1|ready_set  ; ps2_keyboard:U3|keyboard:U1|ready_set    ; ps2_keyboard:U3|keyboard:U1|ready_set ; PS2_CLK     ; -0.500       ; 3.770      ; 3.918      ;
; 0.440  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR    ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.043      ; 0.669      ;
; 0.440  ; ps2_keyboard:U3|keyboard:U1|INCNT[1]   ; ps2_keyboard:U3|keyboard:U1|INCNT[1]     ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.043      ; 0.669      ;
; 0.445  ; ps2_keyboard:U3|keyboard:U1|INCNT[0]   ; ps2_keyboard:U3|keyboard:U1|INCNT[0]     ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.043      ; 0.674      ;
; 0.464  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[8] ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[7]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.047      ; 0.697      ;
; 0.507  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[4] ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.179      ; 0.872      ;
; 0.509  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[1] ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.179      ; 0.874      ;
; 0.512  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[3] ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.179      ; 0.877      ;
; 0.592  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[3] ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[2]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.047      ; 0.825      ;
; 0.594  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[1] ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[0]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.047      ; 0.827      ;
; 0.596  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[4] ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[3]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.047      ; 0.829      ;
; 0.690  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[7] ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[6]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.047      ; 0.923      ;
; 0.693  ; ps2_keyboard:U3|keyboard:U1|INCNT[0]   ; ps2_keyboard:U3|keyboard:U1|INCNT[1]     ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.048      ; 0.927      ;
; 0.813  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[7] ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.090      ; 1.089      ;
; 0.871  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[6] ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[5]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.047      ; 1.104      ;
; 0.900  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[2] ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.204      ; 1.290      ;
; 0.937  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[5] ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.204      ; 1.327      ;
; 0.938  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[6] ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.204      ; 1.328      ;
; 0.942  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[0] ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.204      ; 1.332      ;
; 1.212  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[5] ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[4]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.047      ; 1.445      ;
; 1.214  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|INCNT[1]     ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.048      ; 1.448      ;
; 1.215  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|INCNT[2]     ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.048      ; 1.449      ;
; 1.215  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|INCNT[3]     ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.048      ; 1.449      ;
; 1.215  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|INCNT[0]     ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.048      ; 1.449      ;
; 1.362  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[2] ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[1]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.047      ; 1.595      ;
; 1.368  ; ps2_keyboard:U3|keyboard:U1|INCNT[2]   ; ps2_keyboard:U3|keyboard:U1|INCNT[1]     ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.048      ; 1.602      ;
; 1.369  ; ps2_keyboard:U3|keyboard:U1|INCNT[2]   ; ps2_keyboard:U3|keyboard:U1|INCNT[2]     ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.048      ; 1.603      ;
; 1.369  ; ps2_keyboard:U3|keyboard:U1|INCNT[2]   ; ps2_keyboard:U3|keyboard:U1|INCNT[3]     ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.048      ; 1.603      ;
; 1.369  ; ps2_keyboard:U3|keyboard:U1|INCNT[2]   ; ps2_keyboard:U3|keyboard:U1|INCNT[0]     ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.048      ; 1.603      ;
; 1.457  ; ps2_keyboard:U3|keyboard:U1|INCNT[1]   ; ps2_keyboard:U3|keyboard:U1|INCNT[2]     ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.048      ; 1.691      ;
; 1.457  ; ps2_keyboard:U3|keyboard:U1|INCNT[1]   ; ps2_keyboard:U3|keyboard:U1|INCNT[3]     ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.048      ; 1.691      ;
; 1.457  ; ps2_keyboard:U3|keyboard:U1|INCNT[1]   ; ps2_keyboard:U3|keyboard:U1|INCNT[0]     ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.048      ; 1.691      ;
; 1.505  ; ps2_keyboard:U3|keyboard:U1|INCNT[0]   ; ps2_keyboard:U3|keyboard:U1|INCNT[2]     ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.048      ; 1.739      ;
; 1.505  ; ps2_keyboard:U3|keyboard:U1|INCNT[0]   ; ps2_keyboard:U3|keyboard:U1|INCNT[3]     ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.048      ; 1.739      ;
; 1.595  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|READ_CHAR    ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.080      ; 1.861      ;
; 1.749  ; ps2_keyboard:U3|keyboard:U1|INCNT[2]   ; ps2_keyboard:U3|keyboard:U1|READ_CHAR    ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.080      ; 2.015      ;
; 1.753  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|INCNT[2]     ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.092      ; 2.031      ;
; 1.753  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]     ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.092      ; 2.031      ;
; 1.753  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|INCNT[1]     ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.092      ; 2.031      ;
; 1.753  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|INCNT[0]     ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.092      ; 2.031      ;
; 1.837  ; ps2_keyboard:U3|keyboard:U1|INCNT[1]   ; ps2_keyboard:U3|keyboard:U1|READ_CHAR    ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.080      ; 2.103      ;
; 1.885  ; ps2_keyboard:U3|keyboard:U1|INCNT[0]   ; ps2_keyboard:U3|keyboard:U1|READ_CHAR    ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.080      ; 2.151      ;
; 2.031  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|ready_set    ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.021      ; 2.238      ;
; 2.184  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.510      ; 2.880      ;
; 2.184  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.510      ; 2.880      ;
; 2.184  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.510      ; 2.880      ;
; 2.184  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.510      ; 2.880      ;
; 2.474  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.477      ; 3.137      ;
; 2.495  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.501      ; 3.182      ;
; 2.495  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.501      ; 3.182      ;
; 2.495  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.501      ; 3.182      ;
; 2.565  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[7]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.472      ; 3.223      ;
; 2.565  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[4]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.472      ; 3.223      ;
; 2.565  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[6]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.472      ; 3.223      ;
; 2.565  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[2]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.472      ; 3.223      ;
; 2.565  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[1]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.472      ; 3.223      ;
; 2.565  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[5]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.472      ; 3.223      ;
; 2.565  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[3]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.472      ; 3.223      ;
; 2.565  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[8]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.472      ; 3.223      ;
; 2.565  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[0]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.472      ; 3.223      ;
; 2.634  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.504      ; 3.324      ;
; 2.634  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.504      ; 3.324      ;
; 2.634  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.504      ; 3.324      ;
; 2.634  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.504      ; 3.324      ;
; 2.729  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|ready_set    ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.045      ; 2.960      ;
; 2.766  ; ps2_keyboard:U3|keyboard:U1|INCNT[2]   ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.504      ; 3.456      ;
; 2.766  ; ps2_keyboard:U3|keyboard:U1|INCNT[2]   ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.504      ; 3.456      ;
; 2.766  ; ps2_keyboard:U3|keyboard:U1|INCNT[2]   ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.504      ; 3.456      ;
; 2.766  ; ps2_keyboard:U3|keyboard:U1|INCNT[2]   ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.504      ; 3.456      ;
; 2.860  ; ps2_keyboard:U3|keyboard:U1|INCNT[2]   ; ps2_keyboard:U3|keyboard:U1|ready_set    ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.045      ; 3.091      ;
; 2.868  ; ps2_keyboard:U3|keyboard:U1|INCNT[1]   ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.504      ; 3.558      ;
; 2.868  ; ps2_keyboard:U3|keyboard:U1|INCNT[1]   ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.504      ; 3.558      ;
; 2.868  ; ps2_keyboard:U3|keyboard:U1|INCNT[1]   ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.504      ; 3.558      ;
; 2.868  ; ps2_keyboard:U3|keyboard:U1|INCNT[1]   ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.504      ; 3.558      ;
; 2.896  ; ps2_keyboard:U3|keyboard:U1|INCNT[0]   ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.504      ; 3.586      ;
; 2.896  ; ps2_keyboard:U3|keyboard:U1|INCNT[0]   ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.504      ; 3.586      ;
; 2.896  ; ps2_keyboard:U3|keyboard:U1|INCNT[0]   ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.504      ; 3.586      ;
; 2.896  ; ps2_keyboard:U3|keyboard:U1|INCNT[0]   ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.504      ; 3.586      ;
; 2.923  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.471      ; 3.580      ;
; 2.942  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.495      ; 3.623      ;
; 2.942  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.495      ; 3.623      ;
; 2.942  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.495      ; 3.623      ;
; 2.962  ; ps2_keyboard:U3|keyboard:U1|INCNT[1]   ; ps2_keyboard:U3|keyboard:U1|ready_set    ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.045      ; 3.193      ;
; 2.971  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[7]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.466      ; 3.623      ;
; 2.971  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[4]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.466      ; 3.623      ;
; 2.971  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[6]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.466      ; 3.623      ;
; 2.971  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[2]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.466      ; 3.623      ;
; 2.971  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[1]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.466      ; 3.623      ;
; 2.971  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[5]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.466      ; 3.623      ;
; 2.971  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[3]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.466      ; 3.623      ;
; 2.971  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[8]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.466      ; 3.623      ;
; 2.971  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[0]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.466      ; 3.623      ;
; 2.990  ; ps2_keyboard:U3|keyboard:U1|INCNT[0]   ; ps2_keyboard:U3|keyboard:U1|ready_set    ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.045      ; 3.221      ;
; 3.054  ; ps2_keyboard:U3|keyboard:U1|INCNT[2]   ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.471      ; 3.711      ;
; 3.073  ; ps2_keyboard:U3|keyboard:U1|INCNT[2]   ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.495      ; 3.754      ;
; 3.073  ; ps2_keyboard:U3|keyboard:U1|INCNT[2]   ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.495      ; 3.754      ;
; 3.073  ; ps2_keyboard:U3|keyboard:U1|INCNT[2]   ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.495      ; 3.754      ;
; 3.125  ; ps2_keyboard:U3|keyboard:U1|INCNT[2]   ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[7]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.466      ; 3.777      ;
; 3.125  ; ps2_keyboard:U3|keyboard:U1|INCNT[2]   ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[4]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.466      ; 3.777      ;
+--------+----------------------------------------+------------------------------------------+---------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_manager:U5|clock_25Mhz_int'                                                                                                                            ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -0.188 ; clock_manager:U5|clock_1Mhz_int ; clock_manager:U5|clock_1MHz     ; clock_manager:U5|clock_1Mhz_int  ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 3.002      ; 3.252      ;
; 0.383  ; clock_manager:U5|clock_1Mhz_int ; clock_manager:U5|clock_1MHz     ; clock_manager:U5|clock_1Mhz_int  ; clock_manager:U5|clock_25Mhz_int ; -0.500       ; 3.002      ; 3.323      ;
; 0.390  ; clock_manager:U5|clock_1Khz_int ; clock_manager:U5|clock_1KHz     ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.100      ; 0.696      ;
; 0.435  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.081      ; 0.702      ;
; 0.561  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_1Mhz_int ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.081      ; 0.828      ;
; 0.634  ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.081      ; 0.901      ;
; 0.647  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.081      ; 0.914      ;
; 0.652  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_1Mhz_int ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.081      ; 0.919      ;
; 0.656  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.081      ; 0.923      ;
; 0.661  ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.081      ; 0.928      ;
; 0.897  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_1Mhz_int ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.081      ; 1.164      ;
; 0.952  ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.081      ; 1.219      ;
; 0.965  ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.081      ; 1.232      ;
; 0.970  ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.081      ; 1.237      ;
; 0.974  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.081      ; 1.241      ;
; 0.974  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.081      ; 1.241      ;
; 0.979  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.081      ; 1.246      ;
; 1.073  ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.081      ; 1.340      ;
; 1.078  ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.081      ; 1.345      ;
; 1.091  ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.081      ; 1.358      ;
; 1.096  ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.081      ; 1.363      ;
; 1.148  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.081      ; 1.415      ;
; 1.148  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.081      ; 1.415      ;
; 1.148  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.081      ; 1.415      ;
; 1.148  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.081      ; 1.415      ;
; 1.494  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.081      ; 1.761      ;
; 1.494  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.081      ; 1.761      ;
; 1.494  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.081      ; 1.761      ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_manager:U5|clock_1KHz'                                                                                                                                             ;
+-------+---------------------------------------+---------------------------------------+----------------------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock                           ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+----------------------------------------+-----------------------------+--------------+------------+------------+
; 0.028 ; ps2_keyboard:U3|dec_keyboard:U2|f     ; ps2_keyboard:U3|dec_keyboard:U2|f2    ; ps2_keyboard:U3|keyboard:U1|scan_ready ; clock_manager:U5|clock_1KHz ; 0.000        ; 2.266      ; 2.490      ;
; 0.232 ; ps2_keyboard:U3|dec_keyboard:U2|f     ; ps2_keyboard:U3|dec_keyboard:U2|f3    ; ps2_keyboard:U3|keyboard:U1|scan_ready ; clock_manager:U5|clock_1KHz ; 0.000        ; 2.266      ; 2.694      ;
; 0.232 ; ps2_keyboard:U3|dec_keyboard:U2|f     ; ps2_keyboard:U3|dec_keyboard:U2|state ; ps2_keyboard:U3|keyboard:U1|scan_ready ; clock_manager:U5|clock_1KHz ; 0.000        ; 2.266      ; 2.694      ;
; 0.410 ; ps2_keyboard:U3|dec_keyboard:U2|state ; ps2_keyboard:U3|dec_keyboard:U2|state ; clock_manager:U5|clock_1KHz            ; clock_manager:U5|clock_1KHz ; 0.000        ; 0.078      ; 0.674      ;
; 0.433 ; ps2_keyboard:U3|dec_keyboard:U2|state ; ps2_keyboard:U3|dec_keyboard:U2|f3    ; clock_manager:U5|clock_1KHz            ; clock_manager:U5|clock_1KHz ; 0.000        ; 0.078      ; 0.697      ;
; 0.799 ; ps2_keyboard:U3|dec_keyboard:U2|f2    ; ps2_keyboard:U3|dec_keyboard:U2|f2    ; clock_manager:U5|clock_1KHz            ; clock_manager:U5|clock_1KHz ; 0.000        ; 0.078      ; 1.063      ;
; 1.038 ; ps2_keyboard:U3|dec_keyboard:U2|state ; ps2_keyboard:U3|dec_keyboard:U2|f2    ; clock_manager:U5|clock_1KHz            ; clock_manager:U5|clock_1KHz ; 0.000        ; 0.078      ; 1.302      ;
+-------+---------------------------------------+---------------------------------------+----------------------------------------+-----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_manager:U5|clock_10Khz_int'                                                                                                                           ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.402 ; clock_manager:U5|clock_1Khz_int ; clock_manager:U5|clock_1Khz_int ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; clock_manager:U5|count_1Khz[1]  ; clock_manager:U5|count_1Khz[1]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; clock_manager:U5|count_1Khz[2]  ; clock_manager:U5|count_1Khz[2]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 0.000        ; 0.081      ; 0.669      ;
; 0.407 ; clock_manager:U5|count_1Khz[0]  ; clock_manager:U5|count_1Khz[0]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 0.000        ; 0.081      ; 0.674      ;
; 0.425 ; clock_manager:U5|count_1Khz[2]  ; clock_manager:U5|count_1Khz[0]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 0.000        ; 0.081      ; 0.692      ;
; 0.436 ; clock_manager:U5|count_1Khz[0]  ; clock_manager:U5|clock_1Khz_int ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 0.000        ; 0.081      ; 0.703      ;
; 0.436 ; clock_manager:U5|count_1Khz[0]  ; clock_manager:U5|count_1Khz[1]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 0.000        ; 0.081      ; 0.703      ;
; 0.452 ; clock_manager:U5|count_1Khz[1]  ; clock_manager:U5|count_1Khz[2]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 0.000        ; 0.081      ; 0.719      ;
; 0.652 ; clock_manager:U5|count_1Khz[0]  ; clock_manager:U5|count_1Khz[2]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 0.000        ; 0.081      ; 0.919      ;
; 0.671 ; clock_manager:U5|count_1Khz[1]  ; clock_manager:U5|count_1Khz[0]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 0.000        ; 0.081      ; 0.938      ;
; 0.719 ; clock_manager:U5|count_1Khz[2]  ; clock_manager:U5|clock_1Khz_int ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 0.000        ; 0.081      ; 0.986      ;
; 0.868 ; clock_manager:U5|count_1Khz[1]  ; clock_manager:U5|clock_1Khz_int ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 0.000        ; 0.081      ; 1.135      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_manager:U5|clock_1MHz'                                                                                                                  ;
+-------+-------------------------------+-------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.402 ; cpu:U1|control:U1|IR[9]       ; cpu:U1|control:U1|IR[9]       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[6][9]   ; cpu:U1|control:U1|reg[6][9]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|selM2[0]    ; cpu:U1|control:U1|selM2[0]    ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|IR[6]       ; cpu:U1|control:U1|IR[6]       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|IR[1]       ; cpu:U1|control:U1|IR[1]       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[6][0]   ; cpu:U1|control:U1|reg[6][0]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[7][0]   ; cpu:U1|control:U1|reg[7][0]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|IR[5]       ; cpu:U1|control:U1|IR[5]       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|MAR[5]      ; cpu:U1|control:U1|MAR[5]      ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|MAR[6]      ; cpu:U1|control:U1|MAR[6]      ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|FR[10]~reg0 ; cpu:U1|control:U1|FR[10]~reg0 ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[1][2]   ; cpu:U1|control:U1|reg[1][2]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[3][2]   ; cpu:U1|control:U1|reg[3][2]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[3][6]   ; cpu:U1|control:U1|reg[3][6]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[1][6]   ; cpu:U1|control:U1|reg[1][6]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[7][6]   ; cpu:U1|control:U1|reg[7][6]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[6][6]   ; cpu:U1|control:U1|reg[6][6]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|FR[8]~reg0  ; cpu:U1|control:U1|FR[8]~reg0  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|FR[7]~reg0  ; cpu:U1|control:U1|FR[7]~reg0  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[0][2]   ; cpu:U1|control:U1|reg[0][2]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[2][2]   ; cpu:U1|control:U1|reg[2][2]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[2][6]   ; cpu:U1|control:U1|reg[2][6]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[0][6]   ; cpu:U1|control:U1|reg[0][6]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[4][6]   ; cpu:U1|control:U1|reg[4][6]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[5][6]   ; cpu:U1|control:U1|reg[5][6]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[1][14]  ; cpu:U1|control:U1|reg[1][14]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[3][14]  ; cpu:U1|control:U1|reg[3][14]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[6][14]  ; cpu:U1|control:U1|reg[6][14]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[7][14]  ; cpu:U1|control:U1|reg[7][14]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[1][15]  ; cpu:U1|control:U1|reg[1][15]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[3][15]  ; cpu:U1|control:U1|reg[3][15]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[6][15]  ; cpu:U1|control:U1|reg[6][15]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[7][15]  ; cpu:U1|control:U1|reg[7][15]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[1][13]  ; cpu:U1|control:U1|reg[1][13]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[3][13]  ; cpu:U1|control:U1|reg[3][13]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[7][13]  ; cpu:U1|control:U1|reg[7][13]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[6][13]  ; cpu:U1|control:U1|reg[6][13]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[5][7]   ; cpu:U1|control:U1|reg[5][7]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[4][7]   ; cpu:U1|control:U1|reg[4][7]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[2][14]  ; cpu:U1|control:U1|reg[2][14]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[0][14]  ; cpu:U1|control:U1|reg[0][14]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[5][14]  ; cpu:U1|control:U1|reg[5][14]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[4][14]  ; cpu:U1|control:U1|reg[4][14]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|M2[15]      ; cpu:U1|control:U1|M2[15]      ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[2][15]  ; cpu:U1|control:U1|reg[2][15]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[0][15]  ; cpu:U1|control:U1|reg[0][15]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[4][15]  ; cpu:U1|control:U1|reg[4][15]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[5][15]  ; cpu:U1|control:U1|reg[5][15]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|M2[13]      ; cpu:U1|control:U1|M2[13]      ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[0][13]  ; cpu:U1|control:U1|reg[0][13]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[2][13]  ; cpu:U1|control:U1|reg[2][13]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[4][13]  ; cpu:U1|control:U1|reg[4][13]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[5][13]  ; cpu:U1|control:U1|reg[5][13]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[7][12]  ; cpu:U1|control:U1|reg[7][12]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[6][12]  ; cpu:U1|control:U1|reg[6][12]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|M2[12]      ; cpu:U1|control:U1|M2[12]      ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[4][12]  ; cpu:U1|control:U1|reg[4][12]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[5][12]  ; cpu:U1|control:U1|reg[5][12]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|IR[4]       ; cpu:U1|control:U1|IR[4]       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|IR[3]       ; cpu:U1|control:U1|IR[3]       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[6][1]   ; cpu:U1|control:U1|reg[6][1]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[7][1]   ; cpu:U1|control:U1|reg[7][1]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[1][3]   ; cpu:U1|control:U1|reg[1][3]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[3][3]   ; cpu:U1|control:U1|reg[3][3]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[3][4]   ; cpu:U1|control:U1|reg[3][4]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[1][4]   ; cpu:U1|control:U1|reg[1][4]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[6][4]   ; cpu:U1|control:U1|reg[6][4]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[7][4]   ; cpu:U1|control:U1|reg[7][4]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|MAR[1]      ; cpu:U1|control:U1|MAR[1]      ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|MAR[3]      ; cpu:U1|control:U1|MAR[3]      ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|MAR[4]      ; cpu:U1|control:U1|MAR[4]      ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[4][1]   ; cpu:U1|control:U1|reg[4][1]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[5][1]   ; cpu:U1|control:U1|reg[5][1]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[0][3]   ; cpu:U1|control:U1|reg[0][3]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[2][3]   ; cpu:U1|control:U1|reg[2][3]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[2][4]   ; cpu:U1|control:U1|reg[2][4]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[0][4]   ; cpu:U1|control:U1|reg[0][4]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[4][4]   ; cpu:U1|control:U1|reg[4][4]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[5][4]   ; cpu:U1|control:U1|reg[5][4]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[1][5]   ; cpu:U1|control:U1|reg[1][5]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[3][5]   ; cpu:U1|control:U1|reg[3][5]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[7][5]   ; cpu:U1|control:U1|reg[7][5]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[6][5]   ; cpu:U1|control:U1|reg[6][5]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|FR[15]~reg0 ; cpu:U1|control:U1|FR[15]~reg0 ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[0][5]   ; cpu:U1|control:U1|reg[0][5]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[2][5]   ; cpu:U1|control:U1|reg[2][5]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[5][5]   ; cpu:U1|control:U1|reg[5][5]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; cpu:U1|control:U1|reg[4][5]   ; cpu:U1|control:U1|reg[4][5]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.081      ; 0.669      ;
; 0.403 ; cpu:U1|control:U1|IR[10]      ; cpu:U1|control:U1|IR[10]      ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; cpu:U1|control:U1|reg[6][8]   ; cpu:U1|control:U1|reg[6][8]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; cpu:U1|control:U1|IR[8]       ; cpu:U1|control:U1|IR[8]       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; cpu:U1|control:U1|reg[7][8]   ; cpu:U1|control:U1|reg[7][8]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; cpu:U1|control:U1|IR[7]       ; cpu:U1|control:U1|IR[7]       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; cpu:U1|control:U1|reg[1][8]   ; cpu:U1|control:U1|reg[1][8]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; cpu:U1|control:U1|reg[3][8]   ; cpu:U1|control:U1|reg[3][8]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; cpu:U1|control:U1|IR[12]      ; cpu:U1|control:U1|IR[12]      ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; cpu:U1|control:U1|IR[14]      ; cpu:U1|control:U1|IR[14]      ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; cpu:U1|control:U1|IR[13]      ; cpu:U1|control:U1|IR[13]      ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; cpu:U1|control:U1|M2[8]       ; cpu:U1|control:U1|M2[8]       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; cpu:U1|control:U1|reg[4][8]   ; cpu:U1|control:U1|reg[4][8]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.080      ; 0.669      ;
+-------+-------------------------------+-------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ps2_keyboard:U3|dec_keyboard:U2|f3'                                                                                                                                                   ;
+-------+------------------------------------------+----------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                      ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+----------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.402 ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]    ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]    ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.081      ; 0.669      ;
; 0.793 ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]    ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[3] ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.082      ; 1.061      ;
; 0.841 ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]    ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[7] ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.081      ; 1.108      ;
; 0.843 ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]    ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[1] ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.081      ; 1.110      ;
; 0.843 ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]    ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[2] ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.081      ; 1.110      ;
; 0.899 ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]    ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[5] ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.081      ; 1.166      ;
; 0.900 ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]    ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.081      ; 1.167      ;
; 0.972 ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]    ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[0] ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.084      ; 1.242      ;
; 0.973 ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]    ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[4] ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.084      ; 1.243      ;
; 0.974 ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]    ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[6] ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.084      ; 1.244      ;
; 1.074 ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]    ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.081      ; 1.341      ;
; 1.351 ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[7] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.169     ; 1.398      ;
; 1.353 ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[1] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.169     ; 1.400      ;
; 1.353 ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[2] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.169     ; 1.400      ;
; 1.397 ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[0] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.166     ; 1.447      ;
; 1.456 ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[5] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.169     ; 1.503      ;
; 1.652 ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[3] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.168     ; 1.700      ;
; 1.677 ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.232     ; 1.661      ;
; 1.686 ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.232     ; 1.670      ;
; 1.695 ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.169     ; 1.742      ;
; 1.721 ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.169     ; 1.768      ;
; 1.850 ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[1] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.208     ; 1.858      ;
; 1.912 ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[3] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.231     ; 1.897      ;
; 1.991 ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.208     ; 1.999      ;
; 1.995 ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.208     ; 2.003      ;
; 2.026 ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[6] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.166     ; 2.076      ;
; 2.071 ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[4] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.166     ; 2.121      ;
; 2.080 ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.232     ; 2.064      ;
; 2.081 ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.232     ; 2.065      ;
; 2.088 ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[7] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.232     ; 2.072      ;
; 2.090 ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[2] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.232     ; 2.074      ;
; 2.143 ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[1] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.232     ; 2.127      ;
; 2.343 ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[7] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.208     ; 2.351      ;
; 2.365 ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[1] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.232     ; 2.349      ;
; 2.397 ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.208     ; 2.405      ;
; 2.399 ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.208     ; 2.407      ;
; 2.414 ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[7] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.208     ; 2.422      ;
; 2.430 ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[5] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.232     ; 2.414      ;
; 2.438 ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[5] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.232     ; 2.422      ;
; 2.455 ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[2] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.232     ; 2.439      ;
; 2.463 ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[4] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.229     ; 2.450      ;
; 2.463 ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[2] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.232     ; 2.447      ;
; 2.469 ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[1] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.232     ; 2.453      ;
; 2.490 ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.232     ; 2.474      ;
; 2.516 ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.232     ; 2.500      ;
; 2.534 ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[2] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.208     ; 2.542      ;
; 2.554 ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[7] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.232     ; 2.538      ;
; 2.565 ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[7] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.232     ; 2.549      ;
; 2.595 ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[7] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.208     ; 2.603      ;
; 2.648 ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[7] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.232     ; 2.632      ;
; 2.690 ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.208     ; 2.698      ;
; 2.716 ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.208     ; 2.724      ;
; 2.722 ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[2] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.232     ; 2.706      ;
; 2.729 ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[6] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.229     ; 2.716      ;
; 2.733 ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[3] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.207     ; 2.742      ;
; 2.743 ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[5] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.208     ; 2.751      ;
; 2.747 ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[5] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.208     ; 2.755      ;
; 2.756 ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[0] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.229     ; 2.743      ;
; 2.761 ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[5] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.232     ; 2.745      ;
; 2.782 ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[1] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.232     ; 2.766      ;
; 2.806 ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[6] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.229     ; 2.793      ;
; 2.810 ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[3] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.231     ; 2.795      ;
; 2.821 ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[2] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.208     ; 2.829      ;
; 2.830 ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[2] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.208     ; 2.838      ;
; 2.853 ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[1] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.208     ; 2.861      ;
; 2.857 ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[1] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.208     ; 2.865      ;
; 2.865 ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[3] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.207     ; 2.874      ;
; 2.877 ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[3] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.231     ; 2.862      ;
; 2.900 ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[3] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.231     ; 2.885      ;
; 2.918 ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.232     ; 2.902      ;
; 2.937 ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[6] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.205     ; 2.948      ;
; 2.944 ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.232     ; 2.928      ;
; 2.946 ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[0] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.205     ; 2.957      ;
; 2.968 ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[3] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.207     ; 2.977      ;
; 2.969 ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[5] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.208     ; 2.977      ;
; 3.018 ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[0] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.205     ; 3.029      ;
; 3.036 ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[5] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.232     ; 3.020      ;
; 3.088 ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[0] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.229     ; 3.075      ;
; 3.093 ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[6] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.229     ; 3.080      ;
; 3.143 ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[4] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.229     ; 3.130      ;
; 3.151 ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[0] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.205     ; 3.162      ;
; 3.191 ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[6] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.229     ; 3.178      ;
; 3.226 ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[6] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.205     ; 3.237      ;
; 3.324 ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[4] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.205     ; 3.335      ;
; 3.337 ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[0] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.229     ; 3.324      ;
; 3.426 ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[4] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.205     ; 3.437      ;
; 3.455 ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[4] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.229     ; 3.442      ;
; 3.465 ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[6] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.205     ; 3.476      ;
; 3.496 ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[0] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.229     ; 3.483      ;
; 3.821 ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[4] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.205     ; 3.832      ;
; 3.850 ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[4] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.229     ; 3.837      ;
+-------+------------------------------------------+----------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'ps2_keyboard:U3|keyboard:U1|scan_ready'                                                                                                                        ;
+--------+------------------------------------+-----------------------------------+-----------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                           ; Launch Clock                ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-----------------------------------+-----------------------------+----------------------------------------+--------------+------------+------------+
; -2.857 ; ps2_keyboard:U3|dec_keyboard:U2|f2 ; ps2_keyboard:U3|dec_keyboard:U2|f ; clock_manager:U5|clock_1KHz ; ps2_keyboard:U3|keyboard:U1|scan_ready ; 1.000        ; -2.266     ; 1.599      ;
+--------+------------------------------------+-----------------------------------+-----------------------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'ps2_keyboard:U3|keyboard:U1|ready_set'                                                                                                                                           ;
+-------+----------------------------------------+----------------------------------------+----------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock                           ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+----------------------------------------+---------------------------------------+--------------+------------+------------+
; 0.106 ; ps2_keyboard:U3|keyboard:U1|scan_ready ; ps2_keyboard:U3|keyboard:U1|scan_ready ; ps2_keyboard:U3|keyboard:U1|scan_ready ; ps2_keyboard:U3|keyboard:U1|ready_set ; 0.500        ; 1.297      ; 1.941      ;
; 0.616 ; ps2_keyboard:U3|keyboard:U1|scan_ready ; ps2_keyboard:U3|keyboard:U1|scan_ready ; ps2_keyboard:U3|keyboard:U1|scan_ready ; ps2_keyboard:U3|keyboard:U1|ready_set ; 1.000        ; 1.297      ; 1.931      ;
+-------+----------------------------------------+----------------------------------------+----------------------------------------+---------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'ps2_keyboard:U3|keyboard:U1|ready_set'                                                                                                                                            ;
+-------+----------------------------------------+----------------------------------------+----------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock                           ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+----------------------------------------+---------------------------------------+--------------+------------+------------+
; 0.065 ; ps2_keyboard:U3|keyboard:U1|scan_ready ; ps2_keyboard:U3|keyboard:U1|scan_ready ; ps2_keyboard:U3|keyboard:U1|scan_ready ; ps2_keyboard:U3|keyboard:U1|ready_set ; 0.000        ; 1.371      ; 1.854      ;
; 0.573 ; ps2_keyboard:U3|keyboard:U1|scan_ready ; ps2_keyboard:U3|keyboard:U1|scan_ready ; ps2_keyboard:U3|keyboard:U1|scan_ready ; ps2_keyboard:U3|keyboard:U1|ready_set ; -0.500       ; 1.371      ; 1.862      ;
+-------+----------------------------------------+----------------------------------------+----------------------------------------+---------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'ps2_keyboard:U3|keyboard:U1|scan_ready'                                                                                                                        ;
+-------+------------------------------------+-----------------------------------+-----------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                           ; Launch Clock                ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+-----------------------------------+-----------------------------+----------------------------------------+--------------+------------+------------+
; 3.341 ; ps2_keyboard:U3|dec_keyboard:U2|f2 ; ps2_keyboard:U3|dec_keyboard:U2|f ; clock_manager:U5|clock_1KHz ; ps2_keyboard:U3|keyboard:U1|scan_ready ; 0.000        ; -2.067     ; 1.470      ;
+-------+------------------------------------+-----------------------------------+-----------------------------+----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                 ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                                                                                  ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLOCK_50 ; Rise       ; CLOCK_50                                                                                                ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a0                      ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a0~porta_we_reg         ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a1                      ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a10                     ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a100                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a100~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a100~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a100~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a101                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a101~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a101~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a101~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a102                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a102~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a102~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a102~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a103                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a103~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a103~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a103~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a104                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a104~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a104~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a104~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a105                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a105~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a105~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a105~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a106                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a106~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a106~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a106~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a107                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a107~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a107~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a107~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a108                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a108~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a108~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a108~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a109                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a109~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a109~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a109~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a10~porta_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a10~porta_we_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a11                     ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a110                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a110~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a110~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a110~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a111                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a111~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a111~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a111~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a112                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a112~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a112~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a112~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a113                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a113~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a113~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a113~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a114                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a114~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a114~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a114~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a115                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a115~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a115~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a115~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a116                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a116~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a116~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a116~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a117                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a117~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a117~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a117~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a118                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a118~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a118~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a118~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a119                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a119~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a119~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a119~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a11~porta_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a11~porta_datain_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a11~porta_we_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a12                     ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a120                    ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a120~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a120~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a120~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a121                    ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock_manager:U5|clock_1MHz'                                                       ;
+--------+--------------+----------------+------------+-----------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                       ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------+-----------------------------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|Y[0]        ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|Y[10]       ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|Y[11]       ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|Y[12]       ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|Y[13]       ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|Y[14]       ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|Y[15]       ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|Y[1]        ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|Y[2]        ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|Y[3]        ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|Y[4]        ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|Y[5]        ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|Y[6]        ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|Y[7]        ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|Y[8]        ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|Y[9]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|DecSP       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|FR[0]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|FR[10]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|FR[11]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|FR[12]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|FR[13]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|FR[14]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|FR[15]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|FR[1]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|FR[2]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|FR[3]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|FR[4]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|FR[5]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|FR[6]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|FR[7]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|FR[8]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|FR[9]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|IR[0]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|IR[10]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|IR[11]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|IR[12]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|IR[13]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|IR[14]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|IR[15]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|IR[1]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|IR[2]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|IR[3]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|IR[4]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|IR[5]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|IR[6]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|IR[7]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|IR[8]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|IR[9]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|IncPC       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|IncSP       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|LoadIR      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|LoadMAR     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|LoadPC      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|LoadReg[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|LoadReg[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|LoadReg[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|LoadReg[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|LoadReg[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|LoadReg[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|LoadReg[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|LoadReg[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|LoadSP      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M2[0]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M2[10]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M2[11]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M2[12]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M2[13]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M2[14]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M2[15]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M2[1]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M2[2]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M2[3]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M2[4]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M2[5]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M2[6]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M2[7]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M2[8]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M2[9]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M4[0]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M4[10]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M4[11]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M4[12]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M4[13]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M4[14]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M4[15]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M4[1]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M4[2]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M4[3]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M4[4]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M4[5]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M4[6]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M4[7]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M4[8]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M4[9]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|MAR[0]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|MAR[10]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|MAR[11]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|MAR[12]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|MAR[13]     ;
+--------+--------------+----------------+------------+-----------------------------+------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'PS2_CLK'                                                                        ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; PS2_CLK ; Rise       ; PS2_CLK                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|INCNT[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|INCNT[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|INCNT[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|INCNT[3]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|READ_CHAR    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[5]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[6]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[7]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[8]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|ready_set    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ;
; 0.023  ; 0.211        ; 0.188          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ;
; 0.023  ; 0.211        ; 0.188          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ;
; 0.023  ; 0.211        ; 0.188          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ;
; 0.023  ; 0.211        ; 0.188          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ;
; 0.023  ; 0.211        ; 0.188          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ;
; 0.023  ; 0.211        ; 0.188          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ;
; 0.023  ; 0.211        ; 0.188          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ;
; 0.023  ; 0.211        ; 0.188          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ;
; 0.034  ; 0.222        ; 0.188          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[0]   ;
; 0.034  ; 0.222        ; 0.188          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[1]   ;
; 0.034  ; 0.222        ; 0.188          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[2]   ;
; 0.034  ; 0.222        ; 0.188          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[3]   ;
; 0.034  ; 0.222        ; 0.188          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[4]   ;
; 0.034  ; 0.222        ; 0.188          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[5]   ;
; 0.034  ; 0.222        ; 0.188          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[6]   ;
; 0.034  ; 0.222        ; 0.188          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[7]   ;
; 0.034  ; 0.222        ; 0.188          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[8]   ;
; 0.043  ; 0.231        ; 0.188          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|INCNT[0]     ;
; 0.043  ; 0.231        ; 0.188          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|INCNT[1]     ;
; 0.043  ; 0.231        ; 0.188          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|INCNT[2]     ;
; 0.043  ; 0.231        ; 0.188          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|INCNT[3]     ;
; 0.057  ; 0.245        ; 0.188          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|READ_CHAR    ;
; 0.068  ; 0.256        ; 0.188          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|ready_set    ;
; 0.176  ; 0.176        ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|scan_code[0]|clk                   ;
; 0.176  ; 0.176        ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|scan_code[1]|clk                   ;
; 0.176  ; 0.176        ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|scan_code[2]|clk                   ;
; 0.176  ; 0.176        ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|scan_code[3]|clk                   ;
; 0.176  ; 0.176        ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|scan_code[4]|clk                   ;
; 0.176  ; 0.176        ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|scan_code[5]|clk                   ;
; 0.176  ; 0.176        ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|scan_code[6]|clk                   ;
; 0.176  ; 0.176        ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|scan_code[7]|clk                   ;
; 0.187  ; 0.187        ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|SHIFTIN[0]|clk                     ;
; 0.187  ; 0.187        ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|SHIFTIN[1]|clk                     ;
; 0.187  ; 0.187        ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|SHIFTIN[2]|clk                     ;
; 0.187  ; 0.187        ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|SHIFTIN[3]|clk                     ;
; 0.187  ; 0.187        ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|SHIFTIN[4]|clk                     ;
; 0.187  ; 0.187        ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|SHIFTIN[5]|clk                     ;
; 0.187  ; 0.187        ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|SHIFTIN[6]|clk                     ;
; 0.187  ; 0.187        ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|SHIFTIN[7]|clk                     ;
; 0.187  ; 0.187        ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|SHIFTIN[8]|clk                     ;
; 0.196  ; 0.196        ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|INCNT[0]|clk                       ;
; 0.196  ; 0.196        ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|INCNT[1]|clk                       ;
; 0.196  ; 0.196        ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|INCNT[2]|clk                       ;
; 0.196  ; 0.196        ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|INCNT[3]|clk                       ;
; 0.210  ; 0.210        ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|READ_CHAR|clk                      ;
; 0.221  ; 0.221        ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|ready_set|clk                      ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; PS2_CLK~input|o                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PS2_CLK ; Rise       ; PS2_CLK~input|i                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; PS2_CLK~input|i                          ;
; 0.519  ; 0.739        ; 0.220          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|ready_set    ;
; 0.530  ; 0.750        ; 0.220          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|READ_CHAR    ;
; 0.543  ; 0.763        ; 0.220          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|INCNT[0]     ;
; 0.543  ; 0.763        ; 0.220          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|INCNT[1]     ;
; 0.543  ; 0.763        ; 0.220          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|INCNT[2]     ;
; 0.543  ; 0.763        ; 0.220          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|INCNT[3]     ;
; 0.551  ; 0.771        ; 0.220          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[0]   ;
; 0.551  ; 0.771        ; 0.220          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[1]   ;
; 0.551  ; 0.771        ; 0.220          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[2]   ;
; 0.551  ; 0.771        ; 0.220          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[3]   ;
; 0.551  ; 0.771        ; 0.220          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[4]   ;
; 0.551  ; 0.771        ; 0.220          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[5]   ;
; 0.551  ; 0.771        ; 0.220          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[6]   ;
; 0.551  ; 0.771        ; 0.220          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[7]   ;
; 0.551  ; 0.771        ; 0.220          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[8]   ;
; 0.562  ; 0.782        ; 0.220          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ;
; 0.562  ; 0.782        ; 0.220          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ;
; 0.562  ; 0.782        ; 0.220          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ;
; 0.562  ; 0.782        ; 0.220          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ;
; 0.563  ; 0.783        ; 0.220          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ;
; 0.563  ; 0.783        ; 0.220          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ;
; 0.563  ; 0.783        ; 0.220          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ;
; 0.563  ; 0.783        ; 0.220          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ;
; 0.681  ; 0.681        ; 0.000          ; High Pulse Width ; PS2_CLK ; Rise       ; PS2_CLK~input|o                          ;
; 0.775  ; 0.775        ; 0.000          ; High Pulse Width ; PS2_CLK ; Rise       ; U3|U1|ready_set|clk                      ;
; 0.786  ; 0.786        ; 0.000          ; High Pulse Width ; PS2_CLK ; Rise       ; U3|U1|READ_CHAR|clk                      ;
; 0.799  ; 0.799        ; 0.000          ; High Pulse Width ; PS2_CLK ; Rise       ; U3|U1|INCNT[0]|clk                       ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]'                                                               ;
+--------+--------------+----------------+------------+--------------------------------------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                                                        ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------+--------------------------------------------------------------+------------+---------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|CHARADDR[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|CHARADDR[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|CHARADDR[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|CHARADDR[3]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|CHARADDR[4]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|CHARADDR[5]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|CHARADDR[6]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|CHARADDR[7]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|CHARADDR[8]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|CHARADDR[9]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[10]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[11]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[12]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[13]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[14]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[15]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[16]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[17]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[18]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[19]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[20]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[4]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[5]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[6]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[7]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[8]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[9]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA_QUEUE      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|LNAUX[3]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|LNCNT[0]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|LNCNT[1]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|LNCNT[2]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|LNCNT[3]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[0]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[10]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[11]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[12]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[13]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[14]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[15]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[16]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[17]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[18]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[19]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[1]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[20]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[2]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[3]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[4]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[5]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[6]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[7]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[8]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[9]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PIXCNT[0]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PIXCNT[1]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PIXCNT[2]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PIXCNT[3]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[3]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[4]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[5]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[6]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[0]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[1]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[2]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[3]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVSIZE        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[3]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[4]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[5]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[3]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[4]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|STATE[0]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|STATE[1]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|STATE[2]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|XP[3]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|XP[4]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|XP[5]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|XP[6]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|XP[7]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|XP[8]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|YP[3]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|YP[4]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|YP[5]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|YP[6]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|YP[7]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|HSYNC ;
+--------+--------------+----------------+------------+--------------------------------------------------------------+------------+---------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ps2_keyboard:U3|dec_keyboard:U2|f3'                                                                            ;
+--------+--------------+----------------+------------------+------------------------------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+------------------------------------+------------+----------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ;
; 0.283  ; 0.471        ; 0.188          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[1] ;
; 0.283  ; 0.471        ; 0.188          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[2] ;
; 0.283  ; 0.471        ; 0.188          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[3] ;
; 0.283  ; 0.471        ; 0.188          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[5] ;
; 0.283  ; 0.471        ; 0.188          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[7] ;
; 0.283  ; 0.471        ; 0.188          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ;
; 0.283  ; 0.471        ; 0.188          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ;
; 0.285  ; 0.473        ; 0.188          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[0] ;
; 0.285  ; 0.473        ; 0.188          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[4] ;
; 0.285  ; 0.473        ; 0.188          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[6] ;
; 0.304  ; 0.524        ; 0.220          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[0] ;
; 0.304  ; 0.524        ; 0.220          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[4] ;
; 0.304  ; 0.524        ; 0.220          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[6] ;
; 0.306  ; 0.526        ; 0.220          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[1] ;
; 0.306  ; 0.526        ; 0.220          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[2] ;
; 0.306  ; 0.526        ; 0.220          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[3] ;
; 0.306  ; 0.526        ; 0.220          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[5] ;
; 0.306  ; 0.526        ; 0.220          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[7] ;
; 0.306  ; 0.526        ; 0.220          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ;
; 0.306  ; 0.526        ; 0.220          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|f3~clkctrl|inclk[0]                    ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|f3~clkctrl|outclk                      ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|bin_digit[1]|clk                       ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|bin_digit[2]|clk                       ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|bin_digit[3]|clk                       ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|bin_digit[5]|clk                       ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|bin_digit[7]|clk                       ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|cc[0]|clk                              ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|cc[1]|clk                              ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|bin_digit[0]|clk                       ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|bin_digit[4]|clk                       ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|bin_digit[6]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|f3|q                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|f3|q                                   ;
; 0.560  ; 0.560        ; 0.000          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|bin_digit[0]|clk                       ;
; 0.560  ; 0.560        ; 0.000          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|bin_digit[4]|clk                       ;
; 0.560  ; 0.560        ; 0.000          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|bin_digit[6]|clk                       ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|bin_digit[1]|clk                       ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|bin_digit[2]|clk                       ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|bin_digit[3]|clk                       ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|bin_digit[5]|clk                       ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|bin_digit[7]|clk                       ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|cc[0]|clk                              ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|cc[1]|clk                              ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|f3~clkctrl|inclk[0]                    ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|f3~clkctrl|outclk                      ;
+--------+--------------+----------------+------------------+------------------------------------+------------+----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock_manager:U5|clock_25Mhz_int'                                                                   ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|clock_1KHz         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|clock_1MHz         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|clock_1Mhz_int     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[0]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[1]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[2]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[3]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[4]      ;
; 0.254  ; 0.474        ; 0.220          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|clock_1KHz         ;
; 0.254  ; 0.474        ; 0.220          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|clock_1MHz         ;
; 0.254  ; 0.474        ; 0.220          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|clock_1Mhz_int     ;
; 0.254  ; 0.474        ; 0.220          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[0]      ;
; 0.254  ; 0.474        ; 0.220          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[1]      ;
; 0.254  ; 0.474        ; 0.220          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[2]      ;
; 0.254  ; 0.474        ; 0.220          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[3]      ;
; 0.254  ; 0.474        ; 0.220          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[4]      ;
; 0.336  ; 0.524        ; 0.188          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|clock_1MHz         ;
; 0.336  ; 0.524        ; 0.188          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|clock_1Mhz_int     ;
; 0.336  ; 0.524        ; 0.188          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[0]      ;
; 0.336  ; 0.524        ; 0.188          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[1]      ;
; 0.336  ; 0.524        ; 0.188          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[2]      ;
; 0.336  ; 0.524        ; 0.188          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[3]      ;
; 0.336  ; 0.524        ; 0.188          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[4]      ;
; 0.337  ; 0.525        ; 0.188          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|clock_1KHz         ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_25Mhz_int~clkctrl|inclk[0] ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_25Mhz_int~clkctrl|outclk   ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_1MHz|clk                   ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_1Mhz_int|clk               ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|count_1Mhz[0]|clk                ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|count_1Mhz[1]|clk                ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|count_1Mhz[2]|clk                ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|count_1Mhz[3]|clk                ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|count_1Mhz[4]|clk                ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_1KHz|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_25Mhz_int|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_25Mhz_int|q                ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_1KHz|clk                   ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_1MHz|clk                   ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_1Mhz_int|clk               ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|count_1Mhz[0]|clk                ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|count_1Mhz[1]|clk                ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|count_1Mhz[2]|clk                ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|count_1Mhz[3]|clk                ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|count_1Mhz[4]|clk                ;
; 0.519  ; 0.519        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_25Mhz_int~clkctrl|inclk[0] ;
; 0.519  ; 0.519        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_25Mhz_int~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock_manager:U5|clock_100Khz_int'                                                                    ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_manager:U5|clock_100Khz_int ; Rise       ; clock_manager:U5|clock_10Khz_int     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_manager:U5|clock_100Khz_int ; Rise       ; clock_manager:U5|count_10Khz[0]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_manager:U5|clock_100Khz_int ; Rise       ; clock_manager:U5|count_10Khz[1]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_manager:U5|clock_100Khz_int ; Rise       ; clock_manager:U5|count_10Khz[2]      ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clock_manager:U5|clock_100Khz_int ; Rise       ; clock_manager:U5|clock_10Khz_int     ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clock_manager:U5|clock_100Khz_int ; Rise       ; clock_manager:U5|count_10Khz[0]      ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clock_manager:U5|clock_100Khz_int ; Rise       ; clock_manager:U5|count_10Khz[1]      ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clock_manager:U5|clock_100Khz_int ; Rise       ; clock_manager:U5|count_10Khz[2]      ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clock_manager:U5|clock_100Khz_int ; Rise       ; clock_manager:U5|clock_10Khz_int     ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clock_manager:U5|clock_100Khz_int ; Rise       ; clock_manager:U5|count_10Khz[0]      ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clock_manager:U5|clock_100Khz_int ; Rise       ; clock_manager:U5|count_10Khz[1]      ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clock_manager:U5|clock_100Khz_int ; Rise       ; clock_manager:U5|count_10Khz[2]      ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_100Khz_int ; Rise       ; U5|clock_100Khz_int~clkctrl|inclk[0] ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_100Khz_int ; Rise       ; U5|clock_100Khz_int~clkctrl|outclk   ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_100Khz_int ; Rise       ; U5|clock_10Khz_int|clk               ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_100Khz_int ; Rise       ; U5|count_10Khz[0]|clk                ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_100Khz_int ; Rise       ; U5|count_10Khz[1]|clk                ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_100Khz_int ; Rise       ; U5|count_10Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_100Khz_int ; Rise       ; U5|clock_100Khz_int|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_100Khz_int ; Rise       ; U5|clock_100Khz_int|q                ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_100Khz_int ; Rise       ; U5|clock_10Khz_int|clk               ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_100Khz_int ; Rise       ; U5|count_10Khz[0]|clk                ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_100Khz_int ; Rise       ; U5|count_10Khz[1]|clk                ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_100Khz_int ; Rise       ; U5|count_10Khz[2]|clk                ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_100Khz_int ; Rise       ; U5|clock_100Khz_int~clkctrl|inclk[0] ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_100Khz_int ; Rise       ; U5|clock_100Khz_int~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock_manager:U5|clock_10Khz_int'                                                                   ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_manager:U5|clock_10Khz_int ; Rise       ; clock_manager:U5|clock_1Khz_int     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_manager:U5|clock_10Khz_int ; Rise       ; clock_manager:U5|count_1Khz[0]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_manager:U5|clock_10Khz_int ; Rise       ; clock_manager:U5|count_1Khz[1]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_manager:U5|clock_10Khz_int ; Rise       ; clock_manager:U5|count_1Khz[2]      ;
; 0.270  ; 0.490        ; 0.220          ; High Pulse Width ; clock_manager:U5|clock_10Khz_int ; Rise       ; clock_manager:U5|clock_1Khz_int     ;
; 0.270  ; 0.490        ; 0.220          ; High Pulse Width ; clock_manager:U5|clock_10Khz_int ; Rise       ; clock_manager:U5|count_1Khz[0]      ;
; 0.270  ; 0.490        ; 0.220          ; High Pulse Width ; clock_manager:U5|clock_10Khz_int ; Rise       ; clock_manager:U5|count_1Khz[1]      ;
; 0.270  ; 0.490        ; 0.220          ; High Pulse Width ; clock_manager:U5|clock_10Khz_int ; Rise       ; clock_manager:U5|count_1Khz[2]      ;
; 0.320  ; 0.508        ; 0.188          ; Low Pulse Width  ; clock_manager:U5|clock_10Khz_int ; Rise       ; clock_manager:U5|clock_1Khz_int     ;
; 0.320  ; 0.508        ; 0.188          ; Low Pulse Width  ; clock_manager:U5|clock_10Khz_int ; Rise       ; clock_manager:U5|count_1Khz[0]      ;
; 0.320  ; 0.508        ; 0.188          ; Low Pulse Width  ; clock_manager:U5|clock_10Khz_int ; Rise       ; clock_manager:U5|count_1Khz[1]      ;
; 0.320  ; 0.508        ; 0.188          ; Low Pulse Width  ; clock_manager:U5|clock_10Khz_int ; Rise       ; clock_manager:U5|count_1Khz[2]      ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_10Khz_int ; Rise       ; U5|clock_10Khz_int~clkctrl|inclk[0] ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_10Khz_int ; Rise       ; U5|clock_10Khz_int~clkctrl|outclk   ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_10Khz_int ; Rise       ; U5|clock_1Khz_int|clk               ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_10Khz_int ; Rise       ; U5|count_1Khz[0]|clk                ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_10Khz_int ; Rise       ; U5|count_1Khz[1]|clk                ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_10Khz_int ; Rise       ; U5|count_1Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_10Khz_int ; Rise       ; U5|clock_10Khz_int|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_10Khz_int ; Rise       ; U5|clock_10Khz_int|q                ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_10Khz_int ; Rise       ; U5|clock_10Khz_int~clkctrl|inclk[0] ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_10Khz_int ; Rise       ; U5|clock_10Khz_int~clkctrl|outclk   ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_10Khz_int ; Rise       ; U5|clock_1Khz_int|clk               ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_10Khz_int ; Rise       ; U5|count_1Khz[0]|clk                ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_10Khz_int ; Rise       ; U5|count_1Khz[1]|clk                ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_10Khz_int ; Rise       ; U5|count_1Khz[2]|clk                ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock_manager:U5|clock_1Mhz_int'                                                                  ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_manager:U5|clock_1Mhz_int ; Rise       ; clock_manager:U5|clock_100Khz_int  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_manager:U5|clock_1Mhz_int ; Rise       ; clock_manager:U5|count_100Khz[0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_manager:U5|clock_1Mhz_int ; Rise       ; clock_manager:U5|count_100Khz[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_manager:U5|clock_1Mhz_int ; Rise       ; clock_manager:U5|count_100Khz[2]   ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; clock_manager:U5|clock_1Mhz_int ; Rise       ; clock_manager:U5|clock_100Khz_int  ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; clock_manager:U5|clock_1Mhz_int ; Rise       ; clock_manager:U5|count_100Khz[0]   ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; clock_manager:U5|clock_1Mhz_int ; Rise       ; clock_manager:U5|count_100Khz[1]   ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; clock_manager:U5|clock_1Mhz_int ; Rise       ; clock_manager:U5|count_100Khz[2]   ;
; 0.338  ; 0.526        ; 0.188          ; Low Pulse Width  ; clock_manager:U5|clock_1Mhz_int ; Rise       ; clock_manager:U5|clock_100Khz_int  ;
; 0.338  ; 0.526        ; 0.188          ; Low Pulse Width  ; clock_manager:U5|clock_1Mhz_int ; Rise       ; clock_manager:U5|count_100Khz[0]   ;
; 0.338  ; 0.526        ; 0.188          ; Low Pulse Width  ; clock_manager:U5|clock_1Mhz_int ; Rise       ; clock_manager:U5|count_100Khz[1]   ;
; 0.338  ; 0.526        ; 0.188          ; Low Pulse Width  ; clock_manager:U5|clock_1Mhz_int ; Rise       ; clock_manager:U5|count_100Khz[2]   ;
; 0.483  ; 0.483        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_1Mhz_int ; Rise       ; U5|clock_1Mhz_int~clkctrl|inclk[0] ;
; 0.483  ; 0.483        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_1Mhz_int ; Rise       ; U5|clock_1Mhz_int~clkctrl|outclk   ;
; 0.491  ; 0.491        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_1Mhz_int ; Rise       ; U5|clock_100Khz_int|clk            ;
; 0.491  ; 0.491        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_1Mhz_int ; Rise       ; U5|count_100Khz[0]|clk             ;
; 0.491  ; 0.491        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_1Mhz_int ; Rise       ; U5|count_100Khz[1]|clk             ;
; 0.491  ; 0.491        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_1Mhz_int ; Rise       ; U5|count_100Khz[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_1Mhz_int ; Rise       ; U5|clock_1Mhz_int|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_1Mhz_int ; Rise       ; U5|clock_1Mhz_int|q                ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_1Mhz_int ; Rise       ; U5|clock_100Khz_int|clk            ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_1Mhz_int ; Rise       ; U5|count_100Khz[0]|clk             ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_1Mhz_int ; Rise       ; U5|count_100Khz[1]|clk             ;
; 0.509  ; 0.509        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_1Mhz_int ; Rise       ; U5|count_100Khz[2]|clk             ;
; 0.517  ; 0.517        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_1Mhz_int ; Rise       ; U5|clock_1Mhz_int~clkctrl|inclk[0] ;
; 0.517  ; 0.517        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_1Mhz_int ; Rise       ; U5|clock_1Mhz_int~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock_manager:U5|clock_1KHz'                                                                     ;
+--------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_manager:U5|clock_1KHz ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|f2    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_manager:U5|clock_1KHz ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|f3    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_manager:U5|clock_1KHz ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|state ;
; 0.279  ; 0.499        ; 0.220          ; High Pulse Width ; clock_manager:U5|clock_1KHz ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|f2    ;
; 0.279  ; 0.499        ; 0.220          ; High Pulse Width ; clock_manager:U5|clock_1KHz ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|f3    ;
; 0.279  ; 0.499        ; 0.220          ; High Pulse Width ; clock_manager:U5|clock_1KHz ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|state ;
; 0.309  ; 0.497        ; 0.188          ; Low Pulse Width  ; clock_manager:U5|clock_1KHz ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|f2    ;
; 0.309  ; 0.497        ; 0.188          ; Low Pulse Width  ; clock_manager:U5|clock_1KHz ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|f3    ;
; 0.309  ; 0.497        ; 0.188          ; Low Pulse Width  ; clock_manager:U5|clock_1KHz ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|state ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_1KHz ; Rise       ; U5|clock_1KHz~clkctrl|inclk[0]        ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_1KHz ; Rise       ; U5|clock_1KHz~clkctrl|outclk          ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_1KHz ; Rise       ; U3|U2|f2|clk                          ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_1KHz ; Rise       ; U3|U2|f3|clk                          ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_1KHz ; Rise       ; U3|U2|state|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_1KHz ; Rise       ; U5|clock_1KHz|q                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_1KHz ; Rise       ; U5|clock_1KHz|q                       ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_1KHz ; Rise       ; U3|U2|f2|clk                          ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_1KHz ; Rise       ; U3|U2|f3|clk                          ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_1KHz ; Rise       ; U3|U2|state|clk                       ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_1KHz ; Rise       ; U5|clock_1KHz~clkctrl|inclk[0]        ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_1KHz ; Rise       ; U5|clock_1KHz~clkctrl|outclk          ;
+--------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ps2_keyboard:U3|keyboard:U1|ready_set'                                                                      ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ps2_keyboard:U3|keyboard:U1|ready_set ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_ready ;
; 0.292  ; 0.512        ; 0.220          ; High Pulse Width ; ps2_keyboard:U3|keyboard:U1|ready_set ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_ready ;
; 0.297  ; 0.485        ; 0.188          ; Low Pulse Width  ; ps2_keyboard:U3|keyboard:U1|ready_set ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_ready ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; ps2_keyboard:U3|keyboard:U1|ready_set ; Rise       ; U3|U1|scan_ready|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ps2_keyboard:U3|keyboard:U1|ready_set ; Rise       ; U3|U1|ready_set|q                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ps2_keyboard:U3|keyboard:U1|ready_set ; Rise       ; U3|U1|ready_set|q                      ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; ps2_keyboard:U3|keyboard:U1|ready_set ; Rise       ; U3|U1|scan_ready|clk                   ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ps2_keyboard:U3|keyboard:U1|scan_ready'                                                                 ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+-----------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ps2_keyboard:U3|keyboard:U1|scan_ready ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|f ;
; 0.263  ; 0.451        ; 0.188          ; Low Pulse Width  ; ps2_keyboard:U3|keyboard:U1|scan_ready ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|f ;
; 0.324  ; 0.544        ; 0.220          ; High Pulse Width ; ps2_keyboard:U3|keyboard:U1|scan_ready ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|f ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; ps2_keyboard:U3|keyboard:U1|scan_ready ; Rise       ; U3|U2|f|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ps2_keyboard:U3|keyboard:U1|scan_ready ; Rise       ; U3|U1|scan_ready|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ps2_keyboard:U3|keyboard:U1|scan_ready ; Rise       ; U3|U1|scan_ready|q                ;
; 0.580  ; 0.580        ; 0.000          ; High Pulse Width ; ps2_keyboard:U3|keyboard:U1|scan_ready ; Rise       ; U3|U2|f|clk                       ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'cpu:U1|control:U1|OP[4]'                                                                 ;
+-------+--------------+----------------+------------------+-------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+-------------------------+------------+------------------------------------+
; 0.470 ; 0.470        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[0]$latch|datac        ;
; 0.474 ; 0.474        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[14]~7clkctrl|inclk[0] ;
; 0.474 ; 0.474        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[14]~7clkctrl|outclk   ;
; 0.474 ; 0.474        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[0]$latch      ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[2]$latch|datad        ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[4]$latch|datad        ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[5]$latch|datad        ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[7]$latch|datad        ;
; 0.478 ; 0.478        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[9]$latch|datad        ;
; 0.479 ; 0.479        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[10]$latch|datad       ;
; 0.479 ; 0.479        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[8]$latch|datad        ;
; 0.482 ; 0.482        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[1]$latch|datad        ;
; 0.483 ; 0.483        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[11]$latch|datad       ;
; 0.483 ; 0.483        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[12]$latch|datad       ;
; 0.483 ; 0.483        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[15]$latch|datad       ;
; 0.484 ; 0.484        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[14]~7|combout         ;
; 0.484 ; 0.484        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[6]$latch|datad        ;
; 0.485 ; 0.485        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[13]$latch|datad       ;
; 0.485 ; 0.485        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[14]$latch|datad       ;
; 0.485 ; 0.485        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[13]$latch     ;
; 0.485 ; 0.485        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[14]$latch     ;
; 0.485 ; 0.485        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[6]$latch      ;
; 0.486 ; 0.486        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[14]~7|datad           ;
; 0.486 ; 0.486        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[3]$latch|datac        ;
; 0.486 ; 0.486        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[11]$latch     ;
; 0.486 ; 0.486        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[12]$latch     ;
; 0.487 ; 0.487        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[15]$latch     ;
; 0.487 ; 0.487        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[1]$latch      ;
; 0.490 ; 0.490        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[10]$latch     ;
; 0.490 ; 0.490        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[3]$latch      ;
; 0.490 ; 0.490        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[8]$latch      ;
; 0.491 ; 0.491        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[2]$latch      ;
; 0.491 ; 0.491        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[4]$latch      ;
; 0.491 ; 0.491        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[7]$latch      ;
; 0.491 ; 0.491        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[9]$latch      ;
; 0.492 ; 0.492        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[5]$latch      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U1|OP[4]|q                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U1|OP[4]|q                      ;
; 0.508 ; 0.508        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[2]$latch      ;
; 0.508 ; 0.508        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[3]$latch      ;
; 0.508 ; 0.508        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[4]$latch      ;
; 0.508 ; 0.508        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[5]$latch      ;
; 0.508 ; 0.508        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[7]$latch      ;
; 0.508 ; 0.508        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[9]$latch      ;
; 0.509 ; 0.509        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[10]$latch     ;
; 0.509 ; 0.509        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[8]$latch      ;
; 0.512 ; 0.512        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[3]$latch|datac        ;
; 0.512 ; 0.512        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[1]$latch      ;
; 0.513 ; 0.513        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[14]~7|datad           ;
; 0.513 ; 0.513        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[11]$latch     ;
; 0.513 ; 0.513        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[12]$latch     ;
; 0.513 ; 0.513        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[15]$latch     ;
; 0.514 ; 0.514        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[13]$latch|datad       ;
; 0.514 ; 0.514        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[14]$latch|datad       ;
; 0.514 ; 0.514        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[6]$latch|datad        ;
; 0.514 ; 0.514        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[6]$latch      ;
; 0.515 ; 0.515        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[11]$latch|datad       ;
; 0.515 ; 0.515        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[12]$latch|datad       ;
; 0.515 ; 0.515        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[13]$latch     ;
; 0.515 ; 0.515        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[14]$latch     ;
; 0.516 ; 0.516        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[14]~7|combout         ;
; 0.516 ; 0.516        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[15]$latch|datad       ;
; 0.516 ; 0.516        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[1]$latch|datad        ;
; 0.519 ; 0.519        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[10]$latch|datad       ;
; 0.519 ; 0.519        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[8]$latch|datad        ;
; 0.520 ; 0.520        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[2]$latch|datad        ;
; 0.520 ; 0.520        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[4]$latch|datad        ;
; 0.520 ; 0.520        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[7]$latch|datad        ;
; 0.520 ; 0.520        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[9]$latch|datad        ;
; 0.521 ; 0.521        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[5]$latch|datad        ;
; 0.524 ; 0.524        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[14]~7clkctrl|inclk[0] ;
; 0.524 ; 0.524        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[14]~7clkctrl|outclk   ;
; 0.524 ; 0.524        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[0]$latch      ;
; 0.528 ; 0.528        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[0]$latch|datac        ;
+-------+--------------+----------------+------------------+-------------------------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                          ;
+-----------+--------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------+
; Data Port ; Clock Port                                                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                              ;
+-----------+--------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------+
; CLOCK_50  ; CLOCK_50                                                     ; 5.311 ; 5.430 ; Rise       ; CLOCK_50                                                     ;
; KEY[*]    ; PS2_CLK                                                      ; 4.703 ; 5.124 ; Rise       ; PS2_CLK                                                      ;
;  KEY[0]   ; PS2_CLK                                                      ; 4.703 ; 5.124 ; Rise       ; PS2_CLK                                                      ;
; PS2_DAT   ; PS2_CLK                                                      ; 3.569 ; 4.067 ; Rise       ; PS2_CLK                                                      ;
; KEY[*]    ; clock_manager:U5|clock_1MHz                                  ; 8.116 ; 8.526 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  KEY[0]   ; clock_manager:U5|clock_1MHz                                  ; 8.116 ; 8.526 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
; KEY[*]    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.062 ; 4.539 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  KEY[0]   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.062 ; 4.539 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
+-----------+--------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                             ;
+-----------+--------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------+
; Data Port ; Clock Port                                                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                              ;
+-----------+--------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------+
; CLOCK_50  ; CLOCK_50                                                     ; -1.286 ; -1.415 ; Rise       ; CLOCK_50                                                     ;
; KEY[*]    ; PS2_CLK                                                      ; -1.739 ; -2.181 ; Rise       ; PS2_CLK                                                      ;
;  KEY[0]   ; PS2_CLK                                                      ; -1.739 ; -2.181 ; Rise       ; PS2_CLK                                                      ;
; PS2_DAT   ; PS2_CLK                                                      ; -1.465 ; -1.990 ; Rise       ; PS2_CLK                                                      ;
; KEY[*]    ; clock_manager:U5|clock_1MHz                                  ; -1.931 ; -2.359 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  KEY[0]   ; clock_manager:U5|clock_1MHz                                  ; -1.931 ; -2.359 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
; KEY[*]    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; -0.874 ; -1.256 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  KEY[0]   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; -0.874 ; -1.256 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
+-----------+--------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                  ;
+-----------+--------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------+
; Data Port ; Clock Port                                                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                              ;
+-----------+--------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------+
; VGA_B[*]  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 11.626 ; 11.480 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.912  ; 8.803  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[1] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.360  ; 9.231  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[2] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.978  ; 9.879  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[3] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.082  ; 8.976  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[4] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.000  ; 8.886  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[5] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.499  ; 9.352  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[6] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.829  ; 9.752  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[7] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.715  ; 9.633  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[8] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 11.523 ; 11.362 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[9] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 11.626 ; 11.480 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_CLK   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.382  ;        ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_G[*]  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.940  ; 9.808  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.656  ; 8.555  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[1] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.272  ; 8.151  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[2] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.646  ; 8.520  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[3] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.249  ; 8.128  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[4] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.276  ; 8.158  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[5] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.331  ; 8.217  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[6] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.063  ; 7.957  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[7] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.299  ; 8.178  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[8] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.940  ; 9.808  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[9] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.775  ; 9.682  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_HS    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 14.344 ; 14.089 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_R[*]  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 13.672 ; 13.505 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 13.672 ; 13.505 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[1] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.822 ; 10.951 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[2] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 12.447 ; 12.402 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[3] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 12.026 ; 11.892 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[4] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 11.686 ; 11.617 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[5] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 11.929 ; 11.801 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[6] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.989  ; 10.054 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[7] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.306 ; 10.347 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[8] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 11.733 ; 11.589 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[9] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.345  ; 9.305  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_VS    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 12.795 ; 12.643 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_CLK   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;        ; 5.441  ; Fall       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
+-----------+--------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                          ;
+-----------+--------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------+
; Data Port ; Clock Port                                                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                              ;
+-----------+--------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------+
; VGA_B[*]  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.572  ; 8.462  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.572  ; 8.462  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[1] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.002  ; 8.874  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[2] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.594  ; 9.494  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[3] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.735  ; 8.628  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[4] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.656  ; 8.542  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[5] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.134  ; 8.989  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[6] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.450  ; 9.372  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[7] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.342  ; 9.259  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[8] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 11.079 ; 10.920 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[9] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 11.175 ; 11.031 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_CLK   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.191  ;        ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_G[*]  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 7.754  ; 7.648  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.323  ; 8.223  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[1] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 7.955  ; 7.835  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[2] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.315  ; 8.190  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[3] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 7.932  ; 7.811  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[4] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 7.960  ; 7.843  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[5] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.013  ; 7.899  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[6] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 7.754  ; 7.648  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[7] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 7.982  ; 7.862  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[8] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.556  ; 9.425  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[9] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.400  ; 9.306  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_HS    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 13.783 ; 13.534 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_R[*]  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.987  ; 8.944  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 13.138 ; 12.974 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[1] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.404 ; 10.523 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[2] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 11.964 ; 11.917 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[3] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 11.559 ; 11.427 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[4] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 11.232 ; 11.162 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[5] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 11.466 ; 11.339 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[6] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.604  ; 9.662  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[7] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.908  ; 9.943  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[8] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 11.279 ; 11.137 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[9] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.987  ; 8.944  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_VS    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 12.298 ; 12.147 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_CLK   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;        ; 5.243  ; Fall       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
+-----------+--------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                                           ;
+------------+-----------------+--------------------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                   ; Note                                                          ;
+------------+-----------------+--------------------------------------------------------------+---------------------------------------------------------------+
; 22.85 MHz  ; 22.85 MHz       ; clock_manager:U5|clock_1MHz                                  ;                                                               ;
; 97.35 MHz  ; 97.35 MHz       ; CLOCK_50                                                     ;                                                               ;
; 154.87 MHz ; 154.87 MHz      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;                                                               ;
; 287.52 MHz ; 250.0 MHz       ; PS2_CLK                                                      ; limit due to minimum period restriction (max I/O toggle rate) ;
; 365.76 MHz ; 365.76 MHz      ; cpu:U1|control:U1|OP[4]                                      ;                                                               ;
; 559.28 MHz ; 437.64 MHz      ; clock_manager:U5|clock_25Mhz_int                             ; limit due to minimum period restriction (tmin)                ;
; 695.41 MHz ; 437.64 MHz      ; ps2_keyboard:U3|dec_keyboard:U2|f3                           ; limit due to minimum period restriction (tmin)                ;
; 700.28 MHz ; 437.64 MHz      ; clock_manager:U5|clock_100Khz_int                            ; limit due to minimum period restriction (tmin)                ;
; 707.71 MHz ; 437.64 MHz      ; clock_manager:U5|clock_1KHz                                  ; limit due to minimum period restriction (tmin)                ;
; 711.74 MHz ; 437.64 MHz      ; clock_manager:U5|clock_1Mhz_int                              ; limit due to minimum period restriction (tmin)                ;
; 811.69 MHz ; 437.64 MHz      ; clock_manager:U5|clock_10Khz_int                             ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+--------------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                                     ;
+--------------------------------------------------------------+---------+---------------+
; Clock                                                        ; Slack   ; End Point TNS ;
+--------------------------------------------------------------+---------+---------------+
; clock_manager:U5|clock_1MHz                                  ; -42.767 ; -5295.555     ;
; cpu:U1|control:U1|OP[4]                                      ; -40.284 ; -635.315      ;
; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; -18.472 ; -952.769      ;
; CLOCK_50                                                     ; -7.657  ; -2877.619     ;
; ps2_keyboard:U3|dec_keyboard:U2|f3                           ; -4.162  ; -33.127       ;
; PS2_CLK                                                      ; -2.478  ; -47.602       ;
; clock_manager:U5|clock_25Mhz_int                             ; -0.788  ; -4.184        ;
; clock_manager:U5|clock_100Khz_int                            ; -0.428  ; -0.588        ;
; clock_manager:U5|clock_1KHz                                  ; -0.413  ; -0.413        ;
; clock_manager:U5|clock_1Mhz_int                              ; -0.405  ; -0.602        ;
; clock_manager:U5|clock_10Khz_int                             ; -0.232  ; -0.369        ;
+--------------------------------------------------------------+---------+---------------+


+---------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                                     ;
+--------------------------------------------------------------+--------+---------------+
; Clock                                                        ; Slack  ; End Point TNS ;
+--------------------------------------------------------------+--------+---------------+
; CLOCK_50                                                     ; -1.339 ; -4.245        ;
; cpu:U1|control:U1|OP[4]                                      ; -1.045 ; -10.935       ;
; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; -0.370 ; -1.865        ;
; clock_manager:U5|clock_1Mhz_int                              ; -0.224 ; -0.224        ;
; clock_manager:U5|clock_100Khz_int                            ; -0.203 ; -0.203        ;
; PS2_CLK                                                      ; -0.179 ; -0.179        ;
; clock_manager:U5|clock_25Mhz_int                             ; -0.103 ; -0.103        ;
; clock_manager:U5|clock_1KHz                                  ; 0.071  ; 0.000         ;
; ps2_keyboard:U3|dec_keyboard:U2|f3                           ; 0.352  ; 0.000         ;
; clock_manager:U5|clock_1MHz                                  ; 0.353  ; 0.000         ;
; clock_manager:U5|clock_10Khz_int                             ; 0.354  ; 0.000         ;
+--------------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                           ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; ps2_keyboard:U3|keyboard:U1|scan_ready ; -2.445 ; -2.445        ;
; ps2_keyboard:U3|keyboard:U1|ready_set  ; 0.190  ; 0.000         ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                           ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; ps2_keyboard:U3|keyboard:U1|ready_set  ; 0.052 ; 0.000         ;
; ps2_keyboard:U3|keyboard:U1|scan_ready ; 2.995 ; 0.000         ;
+----------------------------------------+-------+---------------+


+---------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                      ;
+--------------------------------------------------------------+--------+---------------+
; Clock                                                        ; Slack  ; End Point TNS ;
+--------------------------------------------------------------+--------+---------------+
; CLOCK_50                                                     ; -3.000 ; -2079.384     ;
; clock_manager:U5|clock_1MHz                                  ; -3.000 ; -518.310      ;
; PS2_CLK                                                      ; -3.000 ; -32.555       ;
; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; -1.285 ; -196.605      ;
; ps2_keyboard:U3|dec_keyboard:U2|f3                           ; -1.285 ; -12.850       ;
; clock_manager:U5|clock_25Mhz_int                             ; -1.285 ; -10.280       ;
; clock_manager:U5|clock_100Khz_int                            ; -1.285 ; -5.140        ;
; clock_manager:U5|clock_10Khz_int                             ; -1.285 ; -5.140        ;
; clock_manager:U5|clock_1Mhz_int                              ; -1.285 ; -5.140        ;
; clock_manager:U5|clock_1KHz                                  ; -1.285 ; -3.855        ;
; ps2_keyboard:U3|keyboard:U1|ready_set                        ; -1.285 ; -1.285        ;
; ps2_keyboard:U3|keyboard:U1|scan_ready                       ; -1.285 ; -1.285        ;
; cpu:U1|control:U1|OP[4]                                      ; 0.359  ; 0.000         ;
+--------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_manager:U5|clock_1MHz'                                                                                                                                ;
+---------+--------------------------------------+------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                            ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -42.767 ; cpu:U1|control:U1|Y[13]~_Duplicate_1 ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.061     ; 43.705     ;
; -42.656 ; cpu:U1|control:U1|Y[15]~_Duplicate_1 ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.061     ; 43.594     ;
; -42.535 ; cpu:U1|control:U1|Y[10]~_Duplicate_1 ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.061     ; 43.473     ;
; -42.530 ; cpu:U1|control:U1|Y[11]~_Duplicate_1 ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.061     ; 43.468     ;
; -42.495 ; cpu:U1|control:U1|Y[14]~_Duplicate_1 ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.061     ; 43.433     ;
; -42.387 ; cpu:U1|control:U1|Y[12]~_Duplicate_1 ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.061     ; 43.325     ;
; -42.377 ; cpu:U1|control:U1|Y[9]~_Duplicate_1  ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.061     ; 43.315     ;
; -42.268 ; cpu:U1|control:U1|Y[8]~_Duplicate_1  ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.061     ; 43.206     ;
; -42.065 ; cpu:U1|control:U1|Y[6]~_Duplicate_1  ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.061     ; 43.003     ;
; -41.738 ; cpu:U1|control:U1|Y[4]~_Duplicate_1  ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.061     ; 42.676     ;
; -41.729 ; cpu:U1|control:U1|Y[3]~_Duplicate_1  ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.061     ; 42.667     ;
; -41.670 ; cpu:U1|control:U1|Y[7]~_Duplicate_1  ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.067     ; 42.602     ;
; -41.629 ; cpu:U1|control:U1|Y[5]~_Duplicate_1  ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.061     ; 42.567     ;
; -41.396 ; cpu:U1|control:U1|X[15]              ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.063     ; 42.332     ;
; -41.363 ; cpu:U1|control:U1|X[14]              ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.073     ; 42.289     ;
; -41.045 ; cpu:U1|control:U1|Y[0]~_Duplicate_1  ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.067     ; 41.977     ;
; -40.923 ; cpu:U1|control:U1|Y[1]~_Duplicate_1  ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.061     ; 41.861     ;
; -40.595 ; cpu:U1|control:U1|Y[2]~_Duplicate_1  ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.061     ; 41.533     ;
; -39.875 ; cpu:U1|control:U1|X[13]              ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.064     ; 40.810     ;
; -37.604 ; cpu:U1|control:U1|X[12]              ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.057     ; 38.546     ;
; -36.075 ; cpu:U1|control:U1|X[11]              ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.057     ; 37.017     ;
; -33.571 ; cpu:U1|control:U1|X[10]              ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.061     ; 34.509     ;
; -32.226 ; cpu:U1|control:U1|X[9]               ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.067     ; 33.158     ;
; -29.467 ; cpu:U1|control:U1|X[8]               ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.069     ; 30.397     ;
; -27.835 ; cpu:U1|control:U1|X[7]               ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.067     ; 28.767     ;
; -24.858 ; cpu:U1|control:U1|X[6]               ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.069     ; 25.788     ;
; -23.237 ; cpu:U1|control:U1|X[5]               ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.090     ; 24.146     ;
; -21.766 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|RAM_DATA_OUT[4]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.089     ; 22.676     ;
; -21.750 ; cpu:U1|control:U1|LoadSP             ; cpu:U1|control:U1|RAM_DATA_OUT[4]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.085     ; 22.664     ;
; -21.671 ; cpu:U1|control:U1|SP[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[4]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.085     ; 22.585     ;
; -21.622 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|RAM_DATA_OUT[15] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.081     ; 22.540     ;
; -21.606 ; cpu:U1|control:U1|LoadSP             ; cpu:U1|control:U1|RAM_DATA_OUT[15] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.077     ; 22.528     ;
; -21.527 ; cpu:U1|control:U1|SP[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[15] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.077     ; 22.449     ;
; -21.507 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|RAM_DATA_OUT[14] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.085     ; 22.421     ;
; -21.448 ; cpu:U1|control:U1|LoadSP             ; cpu:U1|control:U1|RAM_DATA_OUT[14] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.081     ; 22.366     ;
; -21.369 ; cpu:U1|control:U1|SP[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[14] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.081     ; 22.287     ;
; -21.368 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|RAM_DATA_OUT[13] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.085     ; 22.282     ;
; -21.326 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|RAM_DATA_OUT[2]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.062     ; 22.263     ;
; -21.321 ; cpu:U1|control:U1|LoadSP             ; cpu:U1|control:U1|RAM_DATA_OUT[8]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.128     ; 22.192     ;
; -21.315 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|RAM_DATA_OUT[12] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.081     ; 22.233     ;
; -21.309 ; cpu:U1|control:U1|LoadSP             ; cpu:U1|control:U1|RAM_DATA_OUT[13] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.081     ; 22.227     ;
; -21.309 ; cpu:U1|control:U1|LoadSP             ; cpu:U1|control:U1|RAM_DATA_OUT[2]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.100     ; 22.208     ;
; -21.303 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|RAM_DATA_OUT[1]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.097     ; 22.205     ;
; -21.299 ; cpu:U1|control:U1|LoadSP             ; cpu:U1|control:U1|RAM_DATA_OUT[12] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.077     ; 22.221     ;
; -21.295 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|RAM_DATA_OUT[8]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.090     ; 22.204     ;
; -21.287 ; cpu:U1|control:U1|LoadSP             ; cpu:U1|control:U1|RAM_DATA_OUT[1]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.093     ; 22.193     ;
; -21.272 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|RAM_DATA_OUT[6]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.067     ; 22.204     ;
; -21.255 ; cpu:U1|control:U1|LoadSP             ; cpu:U1|control:U1|RAM_DATA_OUT[6]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.105     ; 22.149     ;
; -21.242 ; cpu:U1|control:U1|SP[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[8]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.128     ; 22.113     ;
; -21.230 ; cpu:U1|control:U1|SP[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[13] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.081     ; 22.148     ;
; -21.230 ; cpu:U1|control:U1|SP[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[2]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.100     ; 22.129     ;
; -21.220 ; cpu:U1|control:U1|SP[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[12] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.077     ; 22.142     ;
; -21.213 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|RAM_DATA_OUT[10] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.096     ; 22.116     ;
; -21.213 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|RAM_DATA_OUT[5]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.081     ; 22.131     ;
; -21.208 ; cpu:U1|control:U1|SP[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[1]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.093     ; 22.114     ;
; -21.181 ; cpu:U1|control:U1|LoadSP             ; cpu:U1|control:U1|RAM_DATA_OUT[9]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.128     ; 22.052     ;
; -21.176 ; cpu:U1|control:U1|SP[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[6]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.105     ; 22.070     ;
; -21.155 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|RAM_DATA_OUT[9]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.090     ; 22.064     ;
; -21.154 ; cpu:U1|control:U1|LoadSP             ; cpu:U1|control:U1|RAM_DATA_OUT[10] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.092     ; 22.061     ;
; -21.154 ; cpu:U1|control:U1|LoadSP             ; cpu:U1|control:U1|RAM_DATA_OUT[5]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.077     ; 22.076     ;
; -21.105 ; cpu:U1|control:U1|M4[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[4]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.089     ; 22.015     ;
; -21.102 ; cpu:U1|control:U1|SP[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[9]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.128     ; 21.973     ;
; -21.075 ; cpu:U1|control:U1|SP[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[10] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.092     ; 21.982     ;
; -21.075 ; cpu:U1|control:U1|SP[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[5]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.077     ; 21.997     ;
; -20.994 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|RAM_DATA_OUT[7]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.081     ; 21.912     ;
; -20.976 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|reg[4][2]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.071     ; 21.904     ;
; -20.961 ; cpu:U1|control:U1|M4[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[15] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.081     ; 21.879     ;
; -20.959 ; cpu:U1|control:U1|LoadSP             ; cpu:U1|control:U1|reg[4][2]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.109     ; 21.849     ;
; -20.935 ; cpu:U1|control:U1|LoadSP             ; cpu:U1|control:U1|RAM_DATA_OUT[7]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.077     ; 21.857     ;
; -20.899 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|reg[7][2]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.071     ; 21.827     ;
; -20.882 ; cpu:U1|control:U1|LoadSP             ; cpu:U1|control:U1|reg[7][2]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.109     ; 21.772     ;
; -20.880 ; cpu:U1|control:U1|SP[4]              ; cpu:U1|control:U1|reg[4][2]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.109     ; 21.770     ;
; -20.877 ; cpu:U1|control:U1|LoadSP             ; cpu:U1|control:U1|RAM_DATA_OUT[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.105     ; 21.771     ;
; -20.856 ; cpu:U1|control:U1|SP[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[7]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.077     ; 21.778     ;
; -20.851 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|RAM_DATA_OUT[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.067     ; 21.783     ;
; -20.831 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|RAM_DATA_OUT[3]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.085     ; 21.745     ;
; -20.803 ; cpu:U1|control:U1|M4[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[14] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.085     ; 21.717     ;
; -20.803 ; cpu:U1|control:U1|SP[4]              ; cpu:U1|control:U1|reg[7][2]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.109     ; 21.693     ;
; -20.798 ; cpu:U1|control:U1|SP[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.105     ; 21.692     ;
; -20.772 ; cpu:U1|control:U1|LoadSP             ; cpu:U1|control:U1|RAM_DATA_OUT[3]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.081     ; 21.690     ;
; -20.738 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|reg[6][2]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.071     ; 21.666     ;
; -20.721 ; cpu:U1|control:U1|LoadSP             ; cpu:U1|control:U1|reg[6][2]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.109     ; 21.611     ;
; -20.693 ; cpu:U1|control:U1|SP[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[3]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.081     ; 21.611     ;
; -20.664 ; cpu:U1|control:U1|M4[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[13] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.085     ; 21.578     ;
; -20.654 ; cpu:U1|control:U1|M4[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[12] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.081     ; 21.572     ;
; -20.642 ; cpu:U1|control:U1|M4[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[1]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.097     ; 21.544     ;
; -20.642 ; cpu:U1|control:U1|SP[4]              ; cpu:U1|control:U1|reg[6][2]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.109     ; 21.532     ;
; -20.634 ; cpu:U1|control:U1|M4[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[8]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.090     ; 21.543     ;
; -20.622 ; cpu:U1|control:U1|M4[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[2]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.062     ; 21.559     ;
; -20.589 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|reg[0][2]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.063     ; 21.525     ;
; -20.572 ; cpu:U1|control:U1|LoadSP             ; cpu:U1|control:U1|reg[0][2]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.101     ; 21.470     ;
; -20.568 ; cpu:U1|control:U1|M4[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[6]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.067     ; 21.500     ;
; -20.540 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|RAM_DATA_OUT[11] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.086     ; 21.453     ;
; -20.523 ; cpu:U1|control:U1|LoadSP             ; cpu:U1|control:U1|RAM_DATA_OUT[11] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.124     ; 21.398     ;
; -20.509 ; cpu:U1|control:U1|M4[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[10] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.096     ; 21.412     ;
; -20.509 ; cpu:U1|control:U1|M4[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[5]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.081     ; 21.427     ;
; -20.494 ; cpu:U1|control:U1|M4[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[9]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.090     ; 21.403     ;
; -20.493 ; cpu:U1|control:U1|SP[4]              ; cpu:U1|control:U1|reg[0][2]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.101     ; 21.391     ;
; -20.489 ; cpu:U1|control:U1|LoadSP             ; cpu:U1|control:U1|reg[1][8]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.119     ; 21.369     ;
; -20.479 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|reg[5][2]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.071     ; 21.407     ;
+---------+--------------------------------------+------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'cpu:U1|control:U1|OP[4]'                                                                                                                            ;
+---------+--------------------------------------+--------------------------------+-----------------------------+-------------------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                        ; Launch Clock                ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+--------------------------------+-----------------------------+-------------------------+--------------+------------+------------+
; -40.284 ; cpu:U1|control:U1|Y[13]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[7]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.724      ; 41.687     ;
; -40.173 ; cpu:U1|control:U1|Y[15]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[7]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.724      ; 41.576     ;
; -40.059 ; cpu:U1|control:U1|Y[13]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[9]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.724      ; 41.461     ;
; -40.052 ; cpu:U1|control:U1|Y[10]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[7]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.724      ; 41.455     ;
; -40.051 ; cpu:U1|control:U1|Y[13]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[10]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.727      ; 41.463     ;
; -40.047 ; cpu:U1|control:U1|Y[11]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[7]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.724      ; 41.450     ;
; -40.012 ; cpu:U1|control:U1|Y[14]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[7]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.724      ; 41.415     ;
; -39.957 ; cpu:U1|control:U1|Y[13]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[0]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.850      ; 41.368     ;
; -39.948 ; cpu:U1|control:U1|Y[15]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[9]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.724      ; 41.350     ;
; -39.940 ; cpu:U1|control:U1|Y[15]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[10]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.727      ; 41.352     ;
; -39.904 ; cpu:U1|control:U1|Y[12]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[7]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.724      ; 41.307     ;
; -39.894 ; cpu:U1|control:U1|Y[9]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[7]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.724      ; 41.297     ;
; -39.889 ; cpu:U1|control:U1|Y[13]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[15]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.707      ; 41.425     ;
; -39.846 ; cpu:U1|control:U1|Y[15]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[0]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.850      ; 41.257     ;
; -39.827 ; cpu:U1|control:U1|Y[10]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[9]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.724      ; 41.229     ;
; -39.822 ; cpu:U1|control:U1|Y[11]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[9]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.724      ; 41.224     ;
; -39.819 ; cpu:U1|control:U1|Y[10]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[10]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.727      ; 41.231     ;
; -39.814 ; cpu:U1|control:U1|Y[11]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[10]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.727      ; 41.226     ;
; -39.795 ; cpu:U1|control:U1|Y[13]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[14]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.700      ; 41.172     ;
; -39.787 ; cpu:U1|control:U1|Y[14]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[9]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.724      ; 41.189     ;
; -39.785 ; cpu:U1|control:U1|Y[8]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[7]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.724      ; 41.188     ;
; -39.779 ; cpu:U1|control:U1|Y[14]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[10]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.727      ; 41.191     ;
; -39.778 ; cpu:U1|control:U1|Y[15]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[15]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.707      ; 41.314     ;
; -39.725 ; cpu:U1|control:U1|Y[10]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[0]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.850      ; 41.136     ;
; -39.723 ; cpu:U1|control:U1|Y[13]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.714      ; 41.270     ;
; -39.720 ; cpu:U1|control:U1|Y[11]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[0]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.850      ; 41.131     ;
; -39.703 ; cpu:U1|control:U1|Y[13]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[3]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.876      ; 41.141     ;
; -39.685 ; cpu:U1|control:U1|Y[14]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[0]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.850      ; 41.096     ;
; -39.684 ; cpu:U1|control:U1|Y[15]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[14]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.700      ; 41.061     ;
; -39.679 ; cpu:U1|control:U1|Y[12]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[9]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.724      ; 41.081     ;
; -39.671 ; cpu:U1|control:U1|Y[12]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[10]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.727      ; 41.083     ;
; -39.669 ; cpu:U1|control:U1|Y[9]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[9]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.724      ; 41.071     ;
; -39.664 ; cpu:U1|control:U1|Y[13]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[1]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.708      ; 41.065     ;
; -39.661 ; cpu:U1|control:U1|Y[9]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[10]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.727      ; 41.073     ;
; -39.657 ; cpu:U1|control:U1|Y[10]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[15]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.707      ; 41.193     ;
; -39.652 ; cpu:U1|control:U1|Y[11]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[15]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.707      ; 41.188     ;
; -39.617 ; cpu:U1|control:U1|Y[14]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[15]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.707      ; 41.153     ;
; -39.612 ; cpu:U1|control:U1|Y[15]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.714      ; 41.159     ;
; -39.592 ; cpu:U1|control:U1|Y[15]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[3]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.876      ; 41.030     ;
; -39.582 ; cpu:U1|control:U1|Y[6]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[7]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.724      ; 40.985     ;
; -39.577 ; cpu:U1|control:U1|Y[12]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[0]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.850      ; 40.988     ;
; -39.567 ; cpu:U1|control:U1|Y[9]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[0]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.850      ; 40.978     ;
; -39.563 ; cpu:U1|control:U1|Y[10]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[14]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.700      ; 40.940     ;
; -39.560 ; cpu:U1|control:U1|Y[8]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[9]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.724      ; 40.962     ;
; -39.558 ; cpu:U1|control:U1|Y[11]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[14]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.700      ; 40.935     ;
; -39.554 ; cpu:U1|control:U1|Y[13]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[11]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.703      ; 40.959     ;
; -39.554 ; cpu:U1|control:U1|Y[13]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[5]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.707      ; 40.941     ;
; -39.553 ; cpu:U1|control:U1|Y[15]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[1]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.708      ; 40.954     ;
; -39.552 ; cpu:U1|control:U1|Y[8]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[10]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.727      ; 40.964     ;
; -39.523 ; cpu:U1|control:U1|Y[14]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[14]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.700      ; 40.900     ;
; -39.518 ; cpu:U1|control:U1|Y[13]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[2]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.704      ; 41.049     ;
; -39.509 ; cpu:U1|control:U1|Y[12]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[15]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.707      ; 41.045     ;
; -39.499 ; cpu:U1|control:U1|Y[9]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[15]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.707      ; 41.035     ;
; -39.491 ; cpu:U1|control:U1|Y[10]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.714      ; 41.038     ;
; -39.486 ; cpu:U1|control:U1|Y[11]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.714      ; 41.033     ;
; -39.471 ; cpu:U1|control:U1|Y[10]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[3]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.876      ; 40.909     ;
; -39.466 ; cpu:U1|control:U1|Y[11]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[3]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.876      ; 40.904     ;
; -39.465 ; cpu:U1|control:U1|Y[13]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[8]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.727      ; 40.886     ;
; -39.458 ; cpu:U1|control:U1|Y[8]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[0]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.850      ; 40.869     ;
; -39.451 ; cpu:U1|control:U1|Y[14]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.714      ; 40.998     ;
; -39.443 ; cpu:U1|control:U1|Y[15]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[11]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.703      ; 40.848     ;
; -39.443 ; cpu:U1|control:U1|Y[15]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[5]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.707      ; 40.830     ;
; -39.433 ; cpu:U1|control:U1|Y[13]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[13]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.706      ; 40.967     ;
; -39.432 ; cpu:U1|control:U1|Y[10]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[1]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.708      ; 40.833     ;
; -39.431 ; cpu:U1|control:U1|Y[14]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[3]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.876      ; 40.869     ;
; -39.427 ; cpu:U1|control:U1|Y[11]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[1]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.708      ; 40.828     ;
; -39.415 ; cpu:U1|control:U1|Y[12]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[14]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.700      ; 40.792     ;
; -39.409 ; cpu:U1|control:U1|Y[13]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[12]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.702      ; 40.945     ;
; -39.407 ; cpu:U1|control:U1|Y[15]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[2]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.704      ; 40.938     ;
; -39.405 ; cpu:U1|control:U1|Y[9]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[14]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.700      ; 40.782     ;
; -39.392 ; cpu:U1|control:U1|Y[14]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[1]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.708      ; 40.793     ;
; -39.390 ; cpu:U1|control:U1|Y[8]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[15]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.707      ; 40.926     ;
; -39.357 ; cpu:U1|control:U1|Y[6]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[9]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.724      ; 40.759     ;
; -39.354 ; cpu:U1|control:U1|Y[15]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[8]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.727      ; 40.775     ;
; -39.349 ; cpu:U1|control:U1|Y[6]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[10]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.727      ; 40.761     ;
; -39.343 ; cpu:U1|control:U1|Y[12]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.714      ; 40.890     ;
; -39.333 ; cpu:U1|control:U1|Y[9]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.714      ; 40.880     ;
; -39.323 ; cpu:U1|control:U1|Y[12]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[3]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.876      ; 40.761     ;
; -39.322 ; cpu:U1|control:U1|Y[10]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[11]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.703      ; 40.727     ;
; -39.322 ; cpu:U1|control:U1|Y[10]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[5]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.707      ; 40.709     ;
; -39.322 ; cpu:U1|control:U1|Y[15]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[13]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.706      ; 40.856     ;
; -39.317 ; cpu:U1|control:U1|Y[11]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[11]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.703      ; 40.722     ;
; -39.317 ; cpu:U1|control:U1|Y[11]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[5]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.707      ; 40.704     ;
; -39.313 ; cpu:U1|control:U1|Y[9]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[3]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.876      ; 40.751     ;
; -39.298 ; cpu:U1|control:U1|Y[15]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[12]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.702      ; 40.834     ;
; -39.296 ; cpu:U1|control:U1|Y[8]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[14]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.700      ; 40.673     ;
; -39.286 ; cpu:U1|control:U1|Y[10]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[2]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.704      ; 40.817     ;
; -39.284 ; cpu:U1|control:U1|Y[12]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[1]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.708      ; 40.685     ;
; -39.282 ; cpu:U1|control:U1|Y[14]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[11]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.703      ; 40.687     ;
; -39.282 ; cpu:U1|control:U1|Y[14]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[5]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.707      ; 40.669     ;
; -39.281 ; cpu:U1|control:U1|Y[11]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[2]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.704      ; 40.812     ;
; -39.274 ; cpu:U1|control:U1|Y[9]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[1]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.708      ; 40.675     ;
; -39.257 ; cpu:U1|control:U1|Y[13]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[6]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.698      ; 40.634     ;
; -39.255 ; cpu:U1|control:U1|Y[4]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[7]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.724      ; 40.658     ;
; -39.255 ; cpu:U1|control:U1|Y[6]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[0]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.850      ; 40.666     ;
; -39.246 ; cpu:U1|control:U1|Y[3]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[7]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.724      ; 40.649     ;
; -39.246 ; cpu:U1|control:U1|Y[14]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[2]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.704      ; 40.777     ;
; -39.233 ; cpu:U1|control:U1|Y[10]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[8]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.727      ; 40.654     ;
; -39.228 ; cpu:U1|control:U1|Y[11]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[8]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.727      ; 40.649     ;
; -39.224 ; cpu:U1|control:U1|Y[8]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.714      ; 40.771     ;
+---------+--------------------------------------+--------------------------------+-----------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]'                                                                                                                          ;
+---------+--------------------------------+------------------------------------+-----------------------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                      ; To Node                            ; Launch Clock                ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------+------------------------------------+-----------------------------+--------------------------------------------------------------+--------------+------------+------------+
; -18.472 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.110      ; 20.581     ;
; -18.472 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVSIZE     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.110      ; 20.581     ;
; -18.472 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[1]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.110      ; 20.581     ;
; -18.472 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[2]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.110      ; 20.581     ;
; -18.472 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[3]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.110      ; 20.581     ;
; -18.426 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[4]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.109      ; 20.534     ;
; -18.426 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[6]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.109      ; 20.534     ;
; -18.426 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[5]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.109      ; 20.534     ;
; -18.426 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[4]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.109      ; 20.534     ;
; -18.126 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.110      ; 20.235     ;
; -18.126 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVSIZE     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.110      ; 20.235     ;
; -18.126 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[1]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.110      ; 20.235     ;
; -18.126 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[2]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.110      ; 20.235     ;
; -18.126 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[3]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.110      ; 20.235     ;
; -18.104 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.110      ; 20.213     ;
; -18.104 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVSIZE     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.110      ; 20.213     ;
; -18.104 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[1]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.110      ; 20.213     ;
; -18.104 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[2]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.110      ; 20.213     ;
; -18.104 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[3]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.110      ; 20.213     ;
; -18.080 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[4]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.109      ; 20.188     ;
; -18.080 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[6]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.109      ; 20.188     ;
; -18.080 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[5]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.109      ; 20.188     ;
; -18.080 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[4]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.109      ; 20.188     ;
; -18.058 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[4]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.109      ; 20.166     ;
; -18.058 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[6]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.109      ; 20.166     ;
; -18.058 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[5]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.109      ; 20.166     ;
; -18.058 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[4]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.109      ; 20.166     ;
; -17.987 ; cpu:U1|control:U1|vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.110      ; 20.096     ;
; -17.987 ; cpu:U1|control:U1|vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|PREVSIZE     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.110      ; 20.096     ;
; -17.987 ; cpu:U1|control:U1|vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[1]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.110      ; 20.096     ;
; -17.987 ; cpu:U1|control:U1|vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[2]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.110      ; 20.096     ;
; -17.987 ; cpu:U1|control:U1|vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[3]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.110      ; 20.096     ;
; -17.941 ; cpu:U1|control:U1|vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[4]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.109      ; 20.049     ;
; -17.941 ; cpu:U1|control:U1|vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[6]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.109      ; 20.049     ;
; -17.941 ; cpu:U1|control:U1|vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[5]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.109      ; 20.049     ;
; -17.941 ; cpu:U1|control:U1|vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[4]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.109      ; 20.049     ;
; -17.617 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|YP[3]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.129      ; 19.745     ;
; -17.358 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|YP[5]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.125      ; 19.482     ;
; -17.332 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[0] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.123      ; 19.454     ;
; -17.332 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[1] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.123      ; 19.454     ;
; -17.332 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[3] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.123      ; 19.454     ;
; -17.332 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[2] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.123      ; 19.454     ;
; -17.332 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[3]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.123      ; 19.454     ;
; -17.332 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.123      ; 19.454     ;
; -17.332 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[2]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.123      ; 19.454     ;
; -17.332 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[1]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.123      ; 19.454     ;
; -17.294 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|LNCNT[0]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.128      ; 19.421     ;
; -17.294 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|LNCNT[1]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.128      ; 19.421     ;
; -17.294 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|LNCNT[2]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.128      ; 19.421     ;
; -17.294 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|LNCNT[3]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.128      ; 19.421     ;
; -17.286 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|YP[7]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.123      ; 19.408     ;
; -17.286 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|YP[4]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.123      ; 19.408     ;
; -17.286 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|YP[6]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.123      ; 19.408     ;
; -17.286 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.123      ; 19.408     ;
; -17.271 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|YP[3]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.129      ; 19.399     ;
; -17.249 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|YP[3]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.129      ; 19.377     ;
; -17.132 ; cpu:U1|control:U1|vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|YP[3]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.129      ; 19.260     ;
; -17.012 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|YP[5]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.125      ; 19.136     ;
; -17.000 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|XP[3]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.116      ; 19.115     ;
; -17.000 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|XP[4]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.116      ; 19.115     ;
; -17.000 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|XP[5]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.116      ; 19.115     ;
; -17.000 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|XP[6]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.116      ; 19.115     ;
; -17.000 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|XP[7]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.116      ; 19.115     ;
; -17.000 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|XP[8]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.116      ; 19.115     ;
; -17.000 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[1]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.116      ; 19.115     ;
; -16.990 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|YP[5]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.125      ; 19.114     ;
; -16.986 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[0] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.123      ; 19.108     ;
; -16.986 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[1] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.123      ; 19.108     ;
; -16.986 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[3] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.123      ; 19.108     ;
; -16.986 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[2] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.123      ; 19.108     ;
; -16.986 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[3]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.123      ; 19.108     ;
; -16.986 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.123      ; 19.108     ;
; -16.986 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[2]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.123      ; 19.108     ;
; -16.986 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[1]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.123      ; 19.108     ;
; -16.964 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[0] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.123      ; 19.086     ;
; -16.964 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[1] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.123      ; 19.086     ;
; -16.964 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[3] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.123      ; 19.086     ;
; -16.964 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[2] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.123      ; 19.086     ;
; -16.964 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[3]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.123      ; 19.086     ;
; -16.964 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.123      ; 19.086     ;
; -16.964 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[2]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.123      ; 19.086     ;
; -16.964 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[1]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.123      ; 19.086     ;
; -16.948 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|LNCNT[0]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.128      ; 19.075     ;
; -16.948 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|LNCNT[1]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.128      ; 19.075     ;
; -16.948 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|LNCNT[2]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.128      ; 19.075     ;
; -16.948 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|LNCNT[3]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.128      ; 19.075     ;
; -16.940 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|YP[7]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.123      ; 19.062     ;
; -16.940 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|YP[4]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.123      ; 19.062     ;
; -16.940 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|YP[6]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.123      ; 19.062     ;
; -16.940 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.123      ; 19.062     ;
; -16.926 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|LNCNT[0]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.128      ; 19.053     ;
; -16.926 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|LNCNT[1]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.128      ; 19.053     ;
; -16.926 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|LNCNT[2]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.128      ; 19.053     ;
; -16.926 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|LNCNT[3]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.128      ; 19.053     ;
; -16.918 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|YP[7]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.123      ; 19.040     ;
; -16.918 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|YP[4]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.123      ; 19.040     ;
; -16.918 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|YP[6]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.123      ; 19.040     ;
; -16.918 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.123      ; 19.040     ;
; -16.873 ; cpu:U1|control:U1|vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|YP[5]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.125      ; 18.997     ;
; -16.863 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[4]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 1.117      ; 18.979     ;
+---------+--------------------------------+------------------------------------+-----------------------------+--------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                                                                                                                                                                       ;
+--------+-----------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                                                                                                             ; Launch Clock                                                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+
; -7.657 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a19~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.048     ; 7.629      ;
; -7.657 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a19~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.043     ; 7.634      ;
; -7.657 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a19~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.048     ; 7.629      ;
; -7.651 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a17~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.058     ; 7.613      ;
; -7.651 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a17~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.053     ; 7.618      ;
; -7.651 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a17~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.058     ; 7.613      ;
; -7.633 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.073     ; 7.580      ;
; -7.633 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.068     ; 7.585      ;
; -7.633 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.073     ; 7.580      ;
; -7.630 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a13~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.064     ; 7.586      ;
; -7.630 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a13~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.059     ; 7.591      ;
; -7.630 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a13~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.064     ; 7.586      ;
; -7.625 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a14~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.072     ; 7.573      ;
; -7.625 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a14~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.067     ; 7.578      ;
; -7.625 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a14~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.072     ; 7.573      ;
; -7.621 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.066     ; 7.575      ;
; -7.621 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.061     ; 7.580      ;
; -7.621 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.066     ; 7.575      ;
; -7.566 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a11~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.055     ; 7.531      ;
; -7.566 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a11~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.050     ; 7.536      ;
; -7.566 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a11~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.055     ; 7.531      ;
; -7.557 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a19~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.048     ; 7.529      ;
; -7.557 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a19~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.043     ; 7.534      ;
; -7.557 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a19~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.048     ; 7.529      ;
; -7.551 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a17~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.058     ; 7.513      ;
; -7.551 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a17~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.053     ; 7.518      ;
; -7.551 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a17~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.058     ; 7.513      ;
; -7.541 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a9~porta_we_reg        ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.045     ; 7.516      ;
; -7.541 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a9~porta_datain_reg0   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.040     ; 7.521      ;
; -7.541 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a9~porta_address_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.045     ; 7.516      ;
; -7.533 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.073     ; 7.480      ;
; -7.533 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.068     ; 7.485      ;
; -7.533 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.073     ; 7.480      ;
; -7.530 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a13~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.064     ; 7.486      ;
; -7.530 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a13~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.059     ; 7.491      ;
; -7.530 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a13~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.064     ; 7.486      ;
; -7.525 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a14~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.072     ; 7.473      ;
; -7.525 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a14~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.067     ; 7.478      ;
; -7.525 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a14~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.072     ; 7.473      ;
; -7.521 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.066     ; 7.475      ;
; -7.521 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.061     ; 7.480      ;
; -7.521 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.066     ; 7.475      ;
; -7.475 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a22~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.060     ; 7.435      ;
; -7.475 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a22~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.055     ; 7.440      ;
; -7.475 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a22~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.060     ; 7.435      ;
; -7.466 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a11~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.055     ; 7.431      ;
; -7.466 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a11~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.050     ; 7.436      ;
; -7.466 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a11~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.055     ; 7.431      ;
; -7.441 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a9~porta_we_reg        ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.045     ; 7.416      ;
; -7.441 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a9~porta_datain_reg0   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.040     ; 7.421      ;
; -7.441 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a9~porta_address_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.045     ; 7.416      ;
; -7.419 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a19~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.032     ; 7.407      ;
; -7.419 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a19~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.027     ; 7.412      ;
; -7.419 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a19~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.032     ; 7.407      ;
; -7.413 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a17~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.042     ; 7.391      ;
; -7.413 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a17~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.037     ; 7.396      ;
; -7.413 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a17~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.042     ; 7.391      ;
; -7.412 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a19~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.032     ; 7.400      ;
; -7.412 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a19~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.027     ; 7.405      ;
; -7.412 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a19~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.032     ; 7.400      ;
; -7.406 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a17~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.042     ; 7.384      ;
; -7.406 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a17~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.037     ; 7.389      ;
; -7.406 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a17~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.042     ; 7.384      ;
; -7.400 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a19~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.048     ; 7.372      ;
; -7.400 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a19~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.043     ; 7.377      ;
; -7.400 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a19~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.048     ; 7.372      ;
; -7.396 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.057     ; 7.359      ;
; -7.396 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.052     ; 7.364      ;
; -7.396 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.057     ; 7.359      ;
; -7.394 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a17~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.058     ; 7.356      ;
; -7.394 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a17~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.053     ; 7.361      ;
; -7.394 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a17~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.058     ; 7.356      ;
; -7.393 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a13~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.048     ; 7.365      ;
; -7.393 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a13~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.043     ; 7.370      ;
; -7.393 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a13~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.048     ; 7.365      ;
; -7.389 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.057     ; 7.352      ;
; -7.389 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.052     ; 7.357      ;
; -7.389 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.057     ; 7.352      ;
; -7.388 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a14~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.056     ; 7.352      ;
; -7.388 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a14~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.051     ; 7.357      ;
; -7.388 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a14~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.056     ; 7.352      ;
; -7.386 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a13~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.048     ; 7.358      ;
; -7.386 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a13~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.043     ; 7.363      ;
; -7.386 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a13~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.048     ; 7.358      ;
; -7.384 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.050     ; 7.354      ;
; -7.384 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.045     ; 7.359      ;
; -7.384 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.050     ; 7.354      ;
; -7.381 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a14~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.056     ; 7.345      ;
; -7.381 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a14~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.051     ; 7.350      ;
; -7.381 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a14~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.056     ; 7.345      ;
; -7.377 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.050     ; 7.347      ;
; -7.377 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.045     ; 7.352      ;
; -7.377 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.050     ; 7.347      ;
; -7.376 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.073     ; 7.323      ;
; -7.376 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.068     ; 7.328      ;
; -7.376 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.073     ; 7.323      ;
; -7.375 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a22~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.060     ; 7.335      ;
; -7.375 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a22~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.055     ; 7.340      ;
; -7.375 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a22~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.060     ; 7.335      ;
; -7.373 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a13~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -1.064     ; 7.329      ;
+--------+-----------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ps2_keyboard:U3|dec_keyboard:U2|f3'                                                                                                                                                    ;
+--------+------------------------------------------+----------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                      ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+----------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -4.162 ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[5] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.623     ; 4.528      ;
; -4.137 ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[5] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.623     ; 4.503      ;
; -4.131 ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[5] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.650     ; 4.470      ;
; -4.129 ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[5] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.650     ; 4.468      ;
; -4.124 ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[5] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.650     ; 4.463      ;
; -4.104 ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[5] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.650     ; 4.443      ;
; -4.000 ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[5] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.623     ; 4.366      ;
; -3.950 ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[4] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.649     ; 4.290      ;
; -3.925 ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[4] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.649     ; 4.265      ;
; -3.921 ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[6] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.622     ; 4.288      ;
; -3.889 ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[4] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.622     ; 4.256      ;
; -3.780 ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[6] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.649     ; 4.120      ;
; -3.719 ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[4] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.622     ; 4.086      ;
; -3.694 ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[6] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.622     ; 4.061      ;
; -3.643 ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[6] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.622     ; 4.010      ;
; -3.573 ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[4] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.622     ; 3.940      ;
; -3.537 ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[6] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.649     ; 3.877      ;
; -3.454 ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[4] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.649     ; 3.794      ;
; -3.440 ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[3] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.649     ; 3.780      ;
; -3.417 ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[0] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.649     ; 3.757      ;
; -3.401 ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[6] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.649     ; 3.741      ;
; -3.399 ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[0] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.649     ; 3.739      ;
; -3.373 ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[0] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.622     ; 3.740      ;
; -3.332 ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[3] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.622     ; 3.699      ;
; -3.302 ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[3] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.649     ; 3.642      ;
; -3.263 ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[0] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.622     ; 3.630      ;
; -3.203 ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[0] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.649     ; 3.543      ;
; -3.166 ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[7] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.623     ; 3.532      ;
; -3.152 ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[3] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.622     ; 3.519      ;
; -3.138 ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[1] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.650     ; 3.477      ;
; -3.107 ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[7] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.650     ; 3.446      ;
; -3.097 ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[0] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.622     ; 3.464      ;
; -2.969 ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[1] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.650     ; 3.308      ;
; -2.963 ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[2] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.623     ; 3.329      ;
; -2.954 ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[3] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.649     ; 3.294      ;
; -2.916 ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[2] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.650     ; 3.255      ;
; -2.911 ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[7] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.650     ; 3.250      ;
; -2.890 ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[3] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.622     ; 3.257      ;
; -2.884 ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[2] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.623     ; 3.250      ;
; -2.875 ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[7] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.623     ; 3.241      ;
; -2.853 ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[2] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.650     ; 3.192      ;
; -2.833 ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[1] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.623     ; 3.199      ;
; -2.826 ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[2] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.623     ; 3.192      ;
; -2.825 ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[1] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.650     ; 3.164      ;
; -2.806 ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[1] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.650     ; 3.145      ;
; -2.689 ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[7] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.623     ; 3.055      ;
; -2.675 ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[2] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.650     ; 3.014      ;
; -2.591 ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[1] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.623     ; 2.957      ;
; -2.590 ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[7] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.650     ; 2.929      ;
; -2.496 ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.650     ; 2.835      ;
; -2.474 ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.650     ; 2.813      ;
; -2.403 ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[0] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.649     ; 2.743      ;
; -2.397 ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[6] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.649     ; 2.737      ;
; -2.283 ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.623     ; 2.649      ;
; -2.270 ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.623     ; 2.636      ;
; -2.119 ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.650     ; 2.458      ;
; -2.106 ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.650     ; 2.445      ;
; -2.085 ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[4] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.649     ; 2.425      ;
; -2.058 ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[5] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.586     ; 2.461      ;
; -1.974 ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.623     ; 2.340      ;
; -1.964 ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.623     ; 2.330      ;
; -1.796 ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[3] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.649     ; 2.136      ;
; -1.728 ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[4] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.585     ; 2.132      ;
; -1.689 ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[2] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.650     ; 2.028      ;
; -1.687 ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[7] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.650     ; 2.026      ;
; -1.682 ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.650     ; 2.021      ;
; -1.668 ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.650     ; 2.007      ;
; -1.656 ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[6] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.585     ; 2.060      ;
; -1.594 ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.623     ; 1.960      ;
; -1.580 ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.623     ; 1.946      ;
; -1.541 ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[3] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.585     ; 1.945      ;
; -1.451 ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[1] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.623     ; 1.817      ;
; -1.376 ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.586     ; 1.779      ;
; -1.363 ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.586     ; 1.766      ;
; -1.296 ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.650     ; 1.635      ;
; -1.286 ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.650     ; 1.625      ;
; -1.028 ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[0] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.585     ; 1.432      ;
; -0.963 ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[1] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.586     ; 1.366      ;
; -0.963 ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[2] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.586     ; 1.366      ;
; -0.961 ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[7] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.586     ; 1.364      ;
; -0.438 ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]    ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.074     ; 1.363      ;
; -0.299 ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]    ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.074     ; 1.224      ;
; -0.298 ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]    ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[5] ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.074     ; 1.223      ;
; -0.286 ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]    ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[6] ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.073     ; 1.212      ;
; -0.285 ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]    ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[0] ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.073     ; 1.211      ;
; -0.285 ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]    ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[4] ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.073     ; 1.211      ;
; -0.180 ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]    ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[1] ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.074     ; 1.105      ;
; -0.180 ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]    ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[2] ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.074     ; 1.105      ;
; -0.178 ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]    ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[7] ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.074     ; 1.103      ;
; -0.127 ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]    ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[3] ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.073     ; 1.053      ;
; 0.242  ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]    ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.074     ; 0.683      ;
; 0.266  ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]    ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.074     ; 0.659      ;
+--------+------------------------------------------+----------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'PS2_CLK'                                                                                                                           ;
+--------+---------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.478 ; ps2_keyboard:U3|keyboard:U1|INCNT[0]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[7]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.188      ; 3.685      ;
; -2.478 ; ps2_keyboard:U3|keyboard:U1|INCNT[0]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[4]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.188      ; 3.685      ;
; -2.478 ; ps2_keyboard:U3|keyboard:U1|INCNT[0]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[6]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.188      ; 3.685      ;
; -2.478 ; ps2_keyboard:U3|keyboard:U1|INCNT[0]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[2]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.188      ; 3.685      ;
; -2.478 ; ps2_keyboard:U3|keyboard:U1|INCNT[0]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[1]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.188      ; 3.685      ;
; -2.478 ; ps2_keyboard:U3|keyboard:U1|INCNT[0]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[5]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.188      ; 3.685      ;
; -2.478 ; ps2_keyboard:U3|keyboard:U1|INCNT[0]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[3]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.188      ; 3.685      ;
; -2.478 ; ps2_keyboard:U3|keyboard:U1|INCNT[0]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[8]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.188      ; 3.685      ;
; -2.478 ; ps2_keyboard:U3|keyboard:U1|INCNT[0]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[0]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.188      ; 3.685      ;
; -2.453 ; ps2_keyboard:U3|keyboard:U1|INCNT[1]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[7]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.188      ; 3.660      ;
; -2.453 ; ps2_keyboard:U3|keyboard:U1|INCNT[1]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[4]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.188      ; 3.660      ;
; -2.453 ; ps2_keyboard:U3|keyboard:U1|INCNT[1]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[6]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.188      ; 3.660      ;
; -2.453 ; ps2_keyboard:U3|keyboard:U1|INCNT[1]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[2]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.188      ; 3.660      ;
; -2.453 ; ps2_keyboard:U3|keyboard:U1|INCNT[1]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[1]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.188      ; 3.660      ;
; -2.453 ; ps2_keyboard:U3|keyboard:U1|INCNT[1]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[5]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.188      ; 3.660      ;
; -2.453 ; ps2_keyboard:U3|keyboard:U1|INCNT[1]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[3]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.188      ; 3.660      ;
; -2.453 ; ps2_keyboard:U3|keyboard:U1|INCNT[1]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[8]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.188      ; 3.660      ;
; -2.453 ; ps2_keyboard:U3|keyboard:U1|INCNT[1]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[0]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.188      ; 3.660      ;
; -2.405 ; ps2_keyboard:U3|keyboard:U1|INCNT[0]  ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.198      ; 3.622      ;
; -2.389 ; ps2_keyboard:U3|keyboard:U1|INCNT[0]  ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.249      ; 3.657      ;
; -2.389 ; ps2_keyboard:U3|keyboard:U1|INCNT[0]  ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.249      ; 3.657      ;
; -2.389 ; ps2_keyboard:U3|keyboard:U1|INCNT[0]  ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.249      ; 3.657      ;
; -2.364 ; ps2_keyboard:U3|keyboard:U1|INCNT[2]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[7]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.188      ; 3.571      ;
; -2.364 ; ps2_keyboard:U3|keyboard:U1|INCNT[2]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[4]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.188      ; 3.571      ;
; -2.364 ; ps2_keyboard:U3|keyboard:U1|INCNT[2]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[6]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.188      ; 3.571      ;
; -2.364 ; ps2_keyboard:U3|keyboard:U1|INCNT[2]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[2]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.188      ; 3.571      ;
; -2.364 ; ps2_keyboard:U3|keyboard:U1|INCNT[2]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[1]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.188      ; 3.571      ;
; -2.364 ; ps2_keyboard:U3|keyboard:U1|INCNT[2]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[5]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.188      ; 3.571      ;
; -2.364 ; ps2_keyboard:U3|keyboard:U1|INCNT[2]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[3]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.188      ; 3.571      ;
; -2.364 ; ps2_keyboard:U3|keyboard:U1|INCNT[2]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[8]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.188      ; 3.571      ;
; -2.364 ; ps2_keyboard:U3|keyboard:U1|INCNT[2]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[0]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.188      ; 3.571      ;
; -2.360 ; ps2_keyboard:U3|keyboard:U1|INCNT[1]  ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.198      ; 3.577      ;
; -2.344 ; ps2_keyboard:U3|keyboard:U1|INCNT[1]  ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.249      ; 3.612      ;
; -2.344 ; ps2_keyboard:U3|keyboard:U1|INCNT[1]  ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.249      ; 3.612      ;
; -2.344 ; ps2_keyboard:U3|keyboard:U1|INCNT[1]  ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.249      ; 3.612      ;
; -2.334 ; ps2_keyboard:U3|keyboard:U1|INCNT[0]  ; ps2_keyboard:U3|keyboard:U1|ready_set    ; PS2_CLK      ; PS2_CLK     ; 1.000        ; -0.128     ; 3.225      ;
; -2.289 ; ps2_keyboard:U3|keyboard:U1|INCNT[1]  ; ps2_keyboard:U3|keyboard:U1|ready_set    ; PS2_CLK      ; PS2_CLK     ; 1.000        ; -0.128     ; 3.180      ;
; -2.274 ; ps2_keyboard:U3|keyboard:U1|INCNT[2]  ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.198      ; 3.491      ;
; -2.258 ; ps2_keyboard:U3|keyboard:U1|INCNT[2]  ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.249      ; 3.526      ;
; -2.258 ; ps2_keyboard:U3|keyboard:U1|INCNT[2]  ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.249      ; 3.526      ;
; -2.258 ; ps2_keyboard:U3|keyboard:U1|INCNT[2]  ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.249      ; 3.526      ;
; -2.237 ; ps2_keyboard:U3|keyboard:U1|INCNT[3]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[7]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.188      ; 3.444      ;
; -2.237 ; ps2_keyboard:U3|keyboard:U1|INCNT[3]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[4]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.188      ; 3.444      ;
; -2.237 ; ps2_keyboard:U3|keyboard:U1|INCNT[3]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[6]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.188      ; 3.444      ;
; -2.237 ; ps2_keyboard:U3|keyboard:U1|INCNT[3]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[2]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.188      ; 3.444      ;
; -2.237 ; ps2_keyboard:U3|keyboard:U1|INCNT[3]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[1]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.188      ; 3.444      ;
; -2.237 ; ps2_keyboard:U3|keyboard:U1|INCNT[3]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[5]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.188      ; 3.444      ;
; -2.237 ; ps2_keyboard:U3|keyboard:U1|INCNT[3]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[3]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.188      ; 3.444      ;
; -2.237 ; ps2_keyboard:U3|keyboard:U1|INCNT[3]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[8]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.188      ; 3.444      ;
; -2.237 ; ps2_keyboard:U3|keyboard:U1|INCNT[3]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[0]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.188      ; 3.444      ;
; -2.203 ; ps2_keyboard:U3|keyboard:U1|INCNT[2]  ; ps2_keyboard:U3|keyboard:U1|ready_set    ; PS2_CLK      ; PS2_CLK     ; 1.000        ; -0.128     ; 3.094      ;
; -2.127 ; ps2_keyboard:U3|keyboard:U1|INCNT[3]  ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.198      ; 3.344      ;
; -2.111 ; ps2_keyboard:U3|keyboard:U1|INCNT[3]  ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.249      ; 3.379      ;
; -2.111 ; ps2_keyboard:U3|keyboard:U1|INCNT[3]  ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.249      ; 3.379      ;
; -2.111 ; ps2_keyboard:U3|keyboard:U1|INCNT[3]  ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.249      ; 3.379      ;
; -2.056 ; ps2_keyboard:U3|keyboard:U1|INCNT[3]  ; ps2_keyboard:U3|keyboard:U1|ready_set    ; PS2_CLK      ; PS2_CLK     ; 1.000        ; -0.128     ; 2.947      ;
; -2.054 ; ps2_keyboard:U3|keyboard:U1|INCNT[0]  ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.291      ; 3.364      ;
; -2.054 ; ps2_keyboard:U3|keyboard:U1|INCNT[0]  ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.291      ; 3.364      ;
; -2.054 ; ps2_keyboard:U3|keyboard:U1|INCNT[0]  ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.291      ; 3.364      ;
; -2.054 ; ps2_keyboard:U3|keyboard:U1|INCNT[0]  ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.291      ; 3.364      ;
; -2.009 ; ps2_keyboard:U3|keyboard:U1|INCNT[1]  ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.291      ; 3.319      ;
; -2.009 ; ps2_keyboard:U3|keyboard:U1|INCNT[1]  ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.291      ; 3.319      ;
; -2.009 ; ps2_keyboard:U3|keyboard:U1|INCNT[1]  ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.291      ; 3.319      ;
; -2.009 ; ps2_keyboard:U3|keyboard:U1|INCNT[1]  ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.291      ; 3.319      ;
; -1.923 ; ps2_keyboard:U3|keyboard:U1|INCNT[2]  ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.291      ; 3.233      ;
; -1.923 ; ps2_keyboard:U3|keyboard:U1|INCNT[2]  ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.291      ; 3.233      ;
; -1.923 ; ps2_keyboard:U3|keyboard:U1|INCNT[2]  ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.291      ; 3.233      ;
; -1.923 ; ps2_keyboard:U3|keyboard:U1|INCNT[2]  ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.291      ; 3.233      ;
; -1.776 ; ps2_keyboard:U3|keyboard:U1|INCNT[3]  ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.291      ; 3.086      ;
; -1.776 ; ps2_keyboard:U3|keyboard:U1|INCNT[3]  ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.291      ; 3.086      ;
; -1.776 ; ps2_keyboard:U3|keyboard:U1|INCNT[3]  ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.291      ; 3.086      ;
; -1.776 ; ps2_keyboard:U3|keyboard:U1|INCNT[3]  ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.291      ; 3.086      ;
; -1.771 ; ps2_keyboard:U3|keyboard:U1|READ_CHAR ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[7]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.203      ; 2.993      ;
; -1.771 ; ps2_keyboard:U3|keyboard:U1|READ_CHAR ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[4]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.203      ; 2.993      ;
; -1.771 ; ps2_keyboard:U3|keyboard:U1|READ_CHAR ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[6]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.203      ; 2.993      ;
; -1.771 ; ps2_keyboard:U3|keyboard:U1|READ_CHAR ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[2]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.203      ; 2.993      ;
; -1.771 ; ps2_keyboard:U3|keyboard:U1|READ_CHAR ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[1]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.203      ; 2.993      ;
; -1.771 ; ps2_keyboard:U3|keyboard:U1|READ_CHAR ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[5]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.203      ; 2.993      ;
; -1.771 ; ps2_keyboard:U3|keyboard:U1|READ_CHAR ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[3]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.203      ; 2.993      ;
; -1.771 ; ps2_keyboard:U3|keyboard:U1|READ_CHAR ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[8]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.203      ; 2.993      ;
; -1.771 ; ps2_keyboard:U3|keyboard:U1|READ_CHAR ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[0]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.203      ; 2.993      ;
; -1.682 ; ps2_keyboard:U3|keyboard:U1|READ_CHAR ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.213      ; 2.914      ;
; -1.666 ; ps2_keyboard:U3|keyboard:U1|READ_CHAR ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.264      ; 2.949      ;
; -1.666 ; ps2_keyboard:U3|keyboard:U1|READ_CHAR ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.264      ; 2.949      ;
; -1.666 ; ps2_keyboard:U3|keyboard:U1|READ_CHAR ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.264      ; 2.949      ;
; -1.362 ; ps2_keyboard:U3|keyboard:U1|READ_CHAR ; ps2_keyboard:U3|keyboard:U1|ready_set    ; PS2_CLK      ; PS2_CLK     ; 1.000        ; -0.085     ; 2.296      ;
; -1.331 ; ps2_keyboard:U3|keyboard:U1|READ_CHAR ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.306      ; 2.656      ;
; -1.331 ; ps2_keyboard:U3|keyboard:U1|READ_CHAR ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.306      ; 2.656      ;
; -1.331 ; ps2_keyboard:U3|keyboard:U1|READ_CHAR ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.306      ; 2.656      ;
; -1.331 ; ps2_keyboard:U3|keyboard:U1|READ_CHAR ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.306      ; 2.656      ;
; -1.229 ; ps2_keyboard:U3|keyboard:U1|INCNT[0]  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR    ; PS2_CLK      ; PS2_CLK     ; 1.000        ; -0.095     ; 2.153      ;
; -1.204 ; ps2_keyboard:U3|keyboard:U1|INCNT[1]  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR    ; PS2_CLK      ; PS2_CLK     ; 1.000        ; -0.095     ; 2.128      ;
; -1.147 ; ps2_keyboard:U3|keyboard:U1|INCNT[2]  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]     ; PS2_CLK      ; PS2_CLK     ; 1.000        ; -0.045     ; 2.121      ;
; -1.115 ; ps2_keyboard:U3|keyboard:U1|INCNT[2]  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR    ; PS2_CLK      ; PS2_CLK     ; 1.000        ; -0.095     ; 2.039      ;
; -1.017 ; ps2_keyboard:U3|keyboard:U1|INCNT[1]  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]     ; PS2_CLK      ; PS2_CLK     ; 1.000        ; -0.045     ; 1.991      ;
; -0.988 ; ps2_keyboard:U3|keyboard:U1|INCNT[3]  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR    ; PS2_CLK      ; PS2_CLK     ; 1.000        ; -0.095     ; 1.912      ;
; -0.942 ; ps2_keyboard:U3|keyboard:U1|INCNT[0]  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]     ; PS2_CLK      ; PS2_CLK     ; 1.000        ; -0.045     ; 1.916      ;
; -0.934 ; ps2_keyboard:U3|keyboard:U1|READ_CHAR ; ps2_keyboard:U3|keyboard:U1|INCNT[2]     ; PS2_CLK      ; PS2_CLK     ; 1.000        ; -0.065     ; 1.888      ;
; -0.934 ; ps2_keyboard:U3|keyboard:U1|READ_CHAR ; ps2_keyboard:U3|keyboard:U1|INCNT[3]     ; PS2_CLK      ; PS2_CLK     ; 1.000        ; -0.065     ; 1.888      ;
; -0.934 ; ps2_keyboard:U3|keyboard:U1|READ_CHAR ; ps2_keyboard:U3|keyboard:U1|INCNT[1]     ; PS2_CLK      ; PS2_CLK     ; 1.000        ; -0.065     ; 1.888      ;
+--------+---------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_manager:U5|clock_25Mhz_int'                                                                                                                            ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -0.788 ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.073     ; 1.714      ;
; -0.788 ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.073     ; 1.714      ;
; -0.788 ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.073     ; 1.714      ;
; -0.788 ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.073     ; 1.714      ;
; -0.788 ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.073     ; 1.714      ;
; -0.740 ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.073     ; 1.666      ;
; -0.664 ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.073     ; 1.590      ;
; -0.647 ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.073     ; 1.573      ;
; -0.624 ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.073     ; 1.550      ;
; -0.595 ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.073     ; 1.521      ;
; -0.558 ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.073     ; 1.484      ;
; -0.548 ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.073     ; 1.474      ;
; -0.538 ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.073     ; 1.464      ;
; -0.531 ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.073     ; 1.457      ;
; -0.460 ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.073     ; 1.386      ;
; -0.460 ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.073     ; 1.386      ;
; -0.460 ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.073     ; 1.386      ;
; -0.460 ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.073     ; 1.386      ;
; -0.460 ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.073     ; 1.386      ;
; -0.244 ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_1Mhz_int ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.073     ; 1.170      ;
; -0.116 ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_1Mhz_int ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.073     ; 1.042      ;
; -0.097 ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.073     ; 1.023      ;
; -0.087 ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.073     ; 1.013      ;
; -0.075 ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.073     ; 1.001      ;
; 0.055  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_1Mhz_int ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.073     ; 0.871      ;
; 0.133  ; clock_manager:U5|clock_1Khz_int ; clock_manager:U5|clock_1KHz     ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.155     ; 0.711      ;
; 0.143  ; clock_manager:U5|clock_1Mhz_int ; clock_manager:U5|clock_1MHz     ; clock_manager:U5|clock_1Mhz_int  ; clock_manager:U5|clock_25Mhz_int ; 0.500        ; 2.581      ; 3.150      ;
; 0.652  ; clock_manager:U5|clock_1Mhz_int ; clock_manager:U5|clock_1MHz     ; clock_manager:U5|clock_1Mhz_int  ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; 2.581      ; 3.141      ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_manager:U5|clock_100Khz_int'                                                                                                                               ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -0.428 ; clock_manager:U5|count_10Khz[1]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 1.000        ; -0.072     ; 1.355      ;
; -0.270 ; clock_manager:U5|count_10Khz[2]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 1.000        ; -0.072     ; 1.197      ;
; -0.153 ; clock_manager:U5|count_10Khz[0]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 1.000        ; -0.072     ; 1.080      ;
; -0.093 ; clock_manager:U5|count_10Khz[0]  ; clock_manager:U5|count_10Khz[2]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 1.000        ; -0.072     ; 1.020      ;
; -0.067 ; clock_manager:U5|count_10Khz[1]  ; clock_manager:U5|count_10Khz[0]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 1.000        ; -0.072     ; 0.994      ;
; 0.057  ; clock_manager:U5|count_10Khz[1]  ; clock_manager:U5|count_10Khz[2]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 1.000        ; -0.072     ; 0.870      ;
; 0.057  ; clock_manager:U5|count_10Khz[2]  ; clock_manager:U5|count_10Khz[0]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 1.000        ; -0.072     ; 0.870      ;
; 0.180  ; clock_manager:U5|count_10Khz[0]  ; clock_manager:U5|count_10Khz[1]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 1.000        ; -0.072     ; 0.747      ;
; 0.244  ; clock_manager:U5|count_10Khz[2]  ; clock_manager:U5|count_10Khz[2]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; clock_manager:U5|count_10Khz[0]  ; clock_manager:U5|count_10Khz[0]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; clock_manager:U5|count_10Khz[1]  ; clock_manager:U5|count_10Khz[1]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 1.000        ; -0.072     ; 0.683      ;
; 0.289  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int  ; clock_manager:U5|clock_100Khz_int ; 0.500        ; 2.416      ; 2.839      ;
; 0.703  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int  ; clock_manager:U5|clock_100Khz_int ; 1.000        ; 2.416      ; 2.925      ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_manager:U5|clock_1KHz'                                                                                                                                              ;
+--------+---------------------------------------+---------------------------------------+----------------------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                           ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+----------------------------------------+-----------------------------+--------------+------------+------------+
; -0.413 ; ps2_keyboard:U3|dec_keyboard:U2|state ; ps2_keyboard:U3|dec_keyboard:U2|f2    ; clock_manager:U5|clock_1KHz            ; clock_manager:U5|clock_1KHz ; 1.000        ; -0.070     ; 1.342      ;
; -0.120 ; ps2_keyboard:U3|dec_keyboard:U2|f2    ; ps2_keyboard:U3|dec_keyboard:U2|f2    ; clock_manager:U5|clock_1KHz            ; clock_manager:U5|clock_1KHz ; 1.000        ; -0.070     ; 1.049      ;
; 0.191  ; ps2_keyboard:U3|dec_keyboard:U2|state ; ps2_keyboard:U3|dec_keyboard:U2|f3    ; clock_manager:U5|clock_1KHz            ; clock_manager:U5|clock_1KHz ; 1.000        ; -0.070     ; 0.738      ;
; 0.246  ; ps2_keyboard:U3|dec_keyboard:U2|state ; ps2_keyboard:U3|dec_keyboard:U2|state ; clock_manager:U5|clock_1KHz            ; clock_manager:U5|clock_1KHz ; 1.000        ; -0.070     ; 0.683      ;
; 0.376  ; ps2_keyboard:U3|dec_keyboard:U2|f     ; ps2_keyboard:U3|dec_keyboard:U2|f2    ; ps2_keyboard:U3|keyboard:U1|scan_ready ; clock_manager:U5|clock_1KHz ; 1.000        ; 1.834      ; 2.467      ;
; 0.378  ; ps2_keyboard:U3|dec_keyboard:U2|f     ; ps2_keyboard:U3|dec_keyboard:U2|f3    ; ps2_keyboard:U3|keyboard:U1|scan_ready ; clock_manager:U5|clock_1KHz ; 1.000        ; 1.834      ; 2.465      ;
; 0.378  ; ps2_keyboard:U3|dec_keyboard:U2|f     ; ps2_keyboard:U3|dec_keyboard:U2|state ; ps2_keyboard:U3|keyboard:U1|scan_ready ; clock_manager:U5|clock_1KHz ; 1.000        ; 1.834      ; 2.465      ;
+--------+---------------------------------------+---------------------------------------+----------------------------------------+-----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_manager:U5|clock_1Mhz_int'                                                                                                                                 ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                      ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+---------------------------------+--------------+------------+------------+
; -0.405 ; clock_manager:U5|count_100Khz[1]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 1.000        ; -0.073     ; 1.331      ;
; -0.392 ; clock_manager:U5|count_100Khz[2]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 1.000        ; -0.073     ; 1.318      ;
; -0.150 ; clock_manager:U5|count_100Khz[0]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 1.000        ; -0.073     ; 1.076      ;
; -0.113 ; clock_manager:U5|count_100Khz[2]  ; clock_manager:U5|count_100Khz[0]  ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 1.000        ; -0.073     ; 1.039      ;
; -0.084 ; clock_manager:U5|count_100Khz[1]  ; clock_manager:U5|count_100Khz[2]  ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 1.000        ; -0.073     ; 1.010      ;
; 0.182  ; clock_manager:U5|count_100Khz[0]  ; clock_manager:U5|count_100Khz[2]  ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 1.000        ; -0.073     ; 0.744      ;
; 0.184  ; clock_manager:U5|count_100Khz[0]  ; clock_manager:U5|count_100Khz[1]  ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 1.000        ; -0.073     ; 0.742      ;
; 0.195  ; clock_manager:U5|count_100Khz[1]  ; clock_manager:U5|count_100Khz[0]  ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 1.000        ; -0.073     ; 0.731      ;
; 0.222  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_1Mhz_int ; 0.500        ; 2.606      ; 3.096      ;
; 0.243  ; clock_manager:U5|count_100Khz[2]  ; clock_manager:U5|count_100Khz[2]  ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; clock_manager:U5|count_100Khz[0]  ; clock_manager:U5|count_100Khz[0]  ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; clock_manager:U5|count_100Khz[1]  ; clock_manager:U5|count_100Khz[1]  ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 1.000        ; -0.073     ; 0.683      ;
; 0.704  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_1Mhz_int ; 1.000        ; 2.606      ; 3.114      ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_manager:U5|clock_10Khz_int'                                                                                                                            ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -0.232 ; clock_manager:U5|count_1Khz[1]  ; clock_manager:U5|clock_1Khz_int ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 1.000        ; -0.072     ; 1.159      ;
; -0.084 ; clock_manager:U5|count_1Khz[2]  ; clock_manager:U5|clock_1Khz_int ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 1.000        ; -0.072     ; 1.011      ;
; -0.077 ; clock_manager:U5|count_1Khz[0]  ; clock_manager:U5|count_1Khz[2]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 1.000        ; -0.072     ; 1.004      ;
; -0.060 ; clock_manager:U5|count_1Khz[1]  ; clock_manager:U5|count_1Khz[0]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 1.000        ; -0.072     ; 0.987      ;
; 0.167  ; clock_manager:U5|count_1Khz[1]  ; clock_manager:U5|count_1Khz[2]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 1.000        ; -0.072     ; 0.760      ;
; 0.181  ; clock_manager:U5|count_1Khz[0]  ; clock_manager:U5|count_1Khz[1]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 1.000        ; -0.072     ; 0.746      ;
; 0.181  ; clock_manager:U5|count_1Khz[0]  ; clock_manager:U5|clock_1Khz_int ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 1.000        ; -0.072     ; 0.746      ;
; 0.195  ; clock_manager:U5|count_1Khz[2]  ; clock_manager:U5|count_1Khz[0]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 1.000        ; -0.072     ; 0.732      ;
; 0.244  ; clock_manager:U5|clock_1Khz_int ; clock_manager:U5|clock_1Khz_int ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; clock_manager:U5|count_1Khz[2]  ; clock_manager:U5|count_1Khz[2]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; clock_manager:U5|count_1Khz[0]  ; clock_manager:U5|count_1Khz[0]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; clock_manager:U5|count_1Khz[1]  ; clock_manager:U5|count_1Khz[1]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 1.000        ; -0.072     ; 0.683      ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                        ; To Node                                                                                                                                                        ; Launch Clock                                                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+
; -1.339 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                     ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|address_reg_a[1]                                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 2.757      ; 1.832      ;
; -1.338 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                     ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|address_reg_a[2]                                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 2.757      ; 1.833      ;
; -1.337 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                     ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|address_reg_a[0]                                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 2.757      ; 1.834      ;
; -0.919 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                     ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|address_reg_a[1]                                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; -0.500       ; 2.757      ; 1.752      ;
; -0.918 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                     ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|address_reg_a[2]                                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; -0.500       ; 2.757      ; 1.753      ;
; -0.918 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                     ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|address_reg_a[0]                                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; -0.500       ; 2.757      ; 1.753      ;
; -0.148 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                     ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|usedw_is_0_dff                                           ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 2.760      ; 3.026      ;
; -0.083 ; clock_manager:U5|clock_25Mhz_int                                                                                                                 ; clock_manager:U5|clock_25Mhz_int                                                                                                                               ; clock_manager:U5|clock_25Mhz_int                             ; CLOCK_50    ; 0.000        ; 2.766      ; 3.097      ;
; 0.114  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                     ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|usedw_is_1_dff                                           ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 2.760      ; 3.288      ;
; 0.218  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                     ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|usedw_is_0_dff                                           ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; -0.500       ; 2.760      ; 2.892      ;
; 0.251  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                     ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|usedw_is_2_dff                                           ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 2.760      ; 3.425      ;
; 0.354  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|full_dff                                   ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|full_dff                                                 ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[0]                            ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[0]                                          ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[1]                            ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[1]                                          ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[2]                            ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[2]                                          ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[3]                            ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[3]                                          ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[4]                            ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[4]                                          ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[5]                            ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[5]                                          ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[6]                            ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[6]                                          ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[7]                            ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[7]                                          ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[8]                            ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[8]                                          ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[9]                            ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[9]                                          ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[10]                           ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[10]                                         ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[11]                           ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[11]                                         ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|usedw_is_0_dff                             ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|usedw_is_0_dff                                           ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.365  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|rd_ptr_lsb                                 ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|rd_ptr_lsb                                               ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.608      ;
; 0.371  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 2.762      ; 3.547      ;
; 0.376  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                     ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[0]                                          ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 2.760      ; 3.550      ;
; 0.384  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_dpb:rd_ptr_msb|counter_reg_bit[10]    ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_dpb:rd_ptr_msb|counter_reg_bit[10]                  ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.627      ;
; 0.388  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|rd_ptr_lsb                                 ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[0]                                          ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.631      ;
; 0.392  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                     ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[1]                                          ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 2.762      ; 3.568      ;
; 0.392  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                     ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[9]                                          ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 2.762      ; 3.568      ;
; 0.393  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                     ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[11]                                         ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 2.762      ; 3.569      ;
; 0.394  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                     ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[10]                                         ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 2.762      ; 3.570      ;
; 0.398  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_epb:wr_ptr|counter_reg_bit[4]         ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|altsyncram_58e1:FIFOram|ram_block1a13~porta_address_reg0 ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.388      ; 0.987      ;
; 0.398  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_epb:wr_ptr|counter_reg_bit[6]         ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|altsyncram_58e1:FIFOram|ram_block1a13~porta_address_reg0 ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.388      ; 0.987      ;
; 0.399  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_epb:wr_ptr|counter_reg_bit[3]         ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|altsyncram_58e1:FIFOram|ram_block1a13~porta_address_reg0 ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.388      ; 0.988      ;
; 0.403  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_dpb:rd_ptr_msb|counter_reg_bit[8]     ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[9]                                          ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.646      ;
; 0.403  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_dpb:rd_ptr_msb|counter_reg_bit[10]    ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[11]                                         ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.646      ;
; 0.413  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                     ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[8]                                          ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 2.762      ; 3.589      ;
; 0.413  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_epb:wr_ptr|counter_reg_bit[10]        ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|altsyncram_58e1:FIFOram|ram_block1a13~porta_address_reg0 ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.388      ; 1.002      ;
; 0.419  ; clock_manager:U5|clock_25Mhz_int                                                                                                                 ; clock_manager:U5|clock_25Mhz_int                                                                                                                               ; clock_manager:U5|clock_25Mhz_int                             ; CLOCK_50    ; -0.500       ; 2.766      ; 3.099      ;
; 0.430  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_epb:wr_ptr|counter_reg_bit[1]         ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|altsyncram_58e1:FIFOram|ram_block1a13~porta_address_reg0 ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.388      ; 1.019      ;
; 0.445  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                     ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[4]                                          ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 2.765      ; 3.624      ;
; 0.446  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                     ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[3]                                          ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 2.765      ; 3.625      ;
; 0.446  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                     ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[5]                                          ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 2.765      ; 3.625      ;
; 0.447  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                     ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[6]                                          ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 2.765      ; 3.626      ;
; 0.447  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                     ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[7]                                          ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 2.765      ; 3.626      ;
; 0.448  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                     ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[2]                                          ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 2.765      ; 3.627      ;
; 0.465  ; cpu:U1|control:U1|RAM_DATA_OUT[5]                                                                                                                ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a21~porta_datain_reg0                                                          ; clock_manager:U5|clock_1MHz                                  ; CLOCK_50    ; 0.000        ; 0.448      ; 1.144      ;
; 0.493  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                     ; vga:U4|VGA_MOD:U4|lpm_ram_dq1:inst2|altsyncram:altsyncram_component|altsyncram_4rc1:auto_generated|ram_block1a5~porta_we_reg                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.069      ; 4.006      ;
; 0.497  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                     ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|usedw_is_1_dff                                           ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; -0.500       ; 2.760      ; 3.171      ;
; 0.499  ; cpu:U1|control:U1|RAM_ADDRESS[5]                                                                                                                 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a7~porta_address_reg0                                                          ; clock_manager:U5|clock_1MHz                                  ; CLOCK_50    ; 0.000        ; 0.444      ; 1.174      ;
; 0.518  ; cpu:U1|control:U1|RAM_ADDRESS[8]                                                                                                                 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a7~porta_address_reg0                                                          ; clock_manager:U5|clock_1MHz                                  ; CLOCK_50    ; 0.000        ; 0.444      ; 1.193      ;
; 0.528  ; cpu:U1|control:U1|RAM_DATA_OUT[14]                                                                                                               ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a94~porta_datain_reg0                                                          ; clock_manager:U5|clock_1MHz                                  ; CLOCK_50    ; 0.000        ; 0.451      ; 1.210      ;
; 0.533  ; cpu:U1|control:U1|RAM_ADDRESS[1]                                                                                                                 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a7~porta_address_reg0                                                          ; clock_manager:U5|clock_1MHz                                  ; CLOCK_50    ; 0.000        ; 0.444      ; 1.208      ;
; 0.561  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                     ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a6~porta_we_reg                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.027      ; 4.032      ;
; 0.561  ; cpu:U1|control:U1|RAM_ADDRESS[12]                                                                                                                ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a5~porta_address_reg0                                                          ; clock_manager:U5|clock_1MHz                                  ; CLOCK_50    ; 0.000        ; 0.454      ; 1.246      ;
; 0.565  ; cpu:U1|control:U1|RAM_ADDRESS[10]                                                                                                                ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a7~porta_address_reg0                                                          ; clock_manager:U5|clock_1MHz                                  ; CLOCK_50    ; 0.000        ; 0.444      ; 1.240      ;
; 0.569  ; cpu:U1|control:U1|RAM_ADDRESS[9]                                                                                                                 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a18~porta_address_reg0                                                         ; clock_manager:U5|clock_1MHz                                  ; CLOCK_50    ; 0.000        ; 0.446      ; 1.246      ;
; 0.572  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                     ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a27~porta_we_reg                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.074      ; 4.090      ;
; 0.573  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_dpb:rd_ptr_msb|counter_reg_bit[0]     ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[1]                                          ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.816      ;
; 0.574  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                     ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a12~porta_we_reg                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.067      ; 4.085      ;
; 0.575  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                     ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a1~porta_we_reg                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.010      ; 4.029      ;
; 0.575  ; cpu:U1|control:U1|RAM_ADDRESS[11]                                                                                                                ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a91~porta_address_reg0                                                         ; clock_manager:U5|clock_1MHz                                  ; CLOCK_50    ; 0.000        ; 0.444      ; 1.250      ;
; 0.577  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                     ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|empty_dff                                                ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 2.760      ; 3.751      ;
; 0.577  ; cpu:U1|control:U1|RAM_ADDRESS[6]                                                                                                                 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a7~porta_address_reg0                                                          ; clock_manager:U5|clock_1MHz                                  ; CLOCK_50    ; 0.000        ; 0.444      ; 1.252      ;
; 0.580  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                     ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a7~porta_we_reg                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.034      ; 4.058      ;
; 0.582  ; cpu:U1|control:U1|RAM_DATA_OUT[9]                                                                                                                ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a9~porta_datain_reg0                                                           ; clock_manager:U5|clock_1MHz                                  ; CLOCK_50    ; 0.000        ; 0.472      ; 1.285      ;
; 0.583  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                     ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a5~porta_address_reg0                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.068      ; 4.095      ;
; 0.584  ; cpu:U1|control:U1|RAM_ADDRESS[2]                                                                                                                 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a60~porta_address_reg0                                                         ; clock_manager:U5|clock_1MHz                                  ; CLOCK_50    ; 0.000        ; 0.448      ; 1.263      ;
; 0.586  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_dpb:rd_ptr_msb|counter_reg_bit[9]     ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[10]                                         ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.829      ;
; 0.587  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                     ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a2~porta_address_reg0                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.063      ; 4.094      ;
; 0.587  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_dpb:rd_ptr_msb|counter_reg_bit[7]     ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_dpb:rd_ptr_msb|counter_reg_bit[7]                   ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.830      ;
; 0.588  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                     ; vga:U4|VGA_MOD:U4|lpm_ram_dq1:inst2|altsyncram:altsyncram_component|altsyncram_4rc1:auto_generated|ram_block1a3~porta_we_reg                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.071      ; 4.103      ;
; 0.588  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                     ; vga:U4|VGA_MOD:U4|lpm_ram_dq1:inst2|altsyncram:altsyncram_component|altsyncram_4rc1:auto_generated|ram_block1a3~porta_datain_reg0                              ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.076      ; 4.108      ;
; 0.588  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                     ; vga:U4|VGA_MOD:U4|lpm_ram_dq1:inst2|altsyncram:altsyncram_component|altsyncram_4rc1:auto_generated|ram_block1a3~porta_address_reg0                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.071      ; 4.103      ;
; 0.588  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_dpb:rd_ptr_msb|counter_reg_bit[9]     ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_dpb:rd_ptr_msb|counter_reg_bit[9]                   ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.831      ;
; 0.589  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                     ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a20~porta_datain_reg0                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.058      ; 4.091      ;
; 0.589  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_dpb:rd_ptr_msb|counter_reg_bit[7]     ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[8]                                          ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.832      ;
; 0.590  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                     ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a20~porta_we_reg                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.053      ; 4.087      ;
; 0.590  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                     ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a20~porta_address_reg0                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 3.053      ; 4.087      ;
; 0.590  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|wrreq_delaya[1]                            ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|wrreq_delaya[0]                                          ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.833      ;
; 0.591  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_dpb:rd_ptr_msb|counter_reg_bit[8]     ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_dpb:rd_ptr_msb|counter_reg_bit[8]                   ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.834      ;
; 0.596  ; cpu:U1|control:U1|RAM_ADDRESS[1]                                                                                                                 ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a18~porta_address_reg0                                                         ; clock_manager:U5|clock_1MHz                                  ; CLOCK_50    ; 0.000        ; 0.446      ; 1.273      ;
; 0.599  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_epb:wr_ptr|counter_reg_bit[1]         ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_epb:wr_ptr|counter_reg_bit[1]                       ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.842      ;
; 0.599  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_dpb:rd_ptr_msb|counter_reg_bit[1]     ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_dpb:rd_ptr_msb|counter_reg_bit[1]                   ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.842      ;
; 0.599  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_qp7:usedw_counter|counter_reg_bit[1]  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_qp7:usedw_counter|counter_reg_bit[1]                ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.842      ;
; 0.599  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_qp7:usedw_counter|counter_reg_bit[9]  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_qp7:usedw_counter|counter_reg_bit[9]                ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.842      ;
; 0.600  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_epb:wr_ptr|counter_reg_bit[3]         ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_epb:wr_ptr|counter_reg_bit[3]                       ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.843      ;
; 0.600  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_epb:wr_ptr|counter_reg_bit[9]         ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_epb:wr_ptr|counter_reg_bit[9]                       ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.843      ;
; 0.600  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_qp7:usedw_counter|counter_reg_bit[7]  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_qp7:usedw_counter|counter_reg_bit[7]                ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.843      ;
; 0.600  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_qp7:usedw_counter|counter_reg_bit[11] ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_qp7:usedw_counter|counter_reg_bit[11]               ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.843      ;
; 0.600  ; cpu:U1|control:U1|RAM_ADDRESS[11]                                                                                                                ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a5~porta_address_reg0                                                          ; clock_manager:U5|clock_1MHz                                  ; CLOCK_50    ; 0.000        ; 0.454      ; 1.285      ;
; 0.601  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_epb:wr_ptr|counter_reg_bit[11]        ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_epb:wr_ptr|counter_reg_bit[11]                      ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.844      ;
; 0.601  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_dpb:rd_ptr_msb|counter_reg_bit[2]     ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_dpb:rd_ptr_msb|counter_reg_bit[2]                   ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.844      ;
; 0.601  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_qp7:usedw_counter|counter_reg_bit[2]  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_qp7:usedw_counter|counter_reg_bit[2]                ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.844      ;
; 0.602  ; cpu:U1|control:U1|RAM_ADDRESS[11]                                                                                                                ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a90~porta_address_reg0                                                         ; clock_manager:U5|clock_1MHz                                  ; CLOCK_50    ; 0.000        ; 0.436      ; 1.269      ;
; 0.603  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_epb:wr_ptr|counter_reg_bit[5]         ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_epb:wr_ptr|counter_reg_bit[5]                       ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.846      ;
; 0.603  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_epb:wr_ptr|counter_reg_bit[7]         ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_epb:wr_ptr|counter_reg_bit[7]                       ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.846      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'cpu:U1|control:U1|OP[4]'                                                                                                                            ;
+--------+--------------------------------------+--------------------------------+-----------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                        ; Launch Clock                ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------+-----------------------------+-------------------------+--------------+------------+------------+
; -1.045 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[3]$latch  ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; 0.000        ; 4.827      ; 3.995      ;
; -0.868 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[0]$latch  ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; 0.000        ; 4.799      ; 4.144      ;
; -0.863 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[14]$latch ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; 0.000        ; 4.644      ; 3.994      ;
; -0.793 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[15]$latch ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; 0.000        ; 4.651      ; 4.071      ;
; -0.779 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[8]$latch  ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; 0.000        ; 4.672      ; 4.106      ;
; -0.740 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[7]$latch  ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; 0.000        ; 4.669      ; 4.142      ;
; -0.693 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[13]$latch ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; 0.000        ; 4.650      ; 4.170      ;
; -0.690 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[6]$latch  ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; 0.000        ; 4.642      ; 4.165      ;
; -0.607 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[9]$latch  ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; 0.000        ; 4.669      ; 4.275      ;
; -0.606 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[10]$latch ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; 0.000        ; 4.672      ; 4.279      ;
; -0.606 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[4]$latch  ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; 0.000        ; 4.659      ; 4.266      ;
; -0.598 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[11]$latch ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; 0.000        ; 4.646      ; 4.261      ;
; -0.586 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[2]$latch  ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; 0.000        ; 4.648      ; 4.275      ;
; -0.575 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[12]$latch ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; 0.000        ; 4.646      ; 4.284      ;
; -0.520 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[3]$latch  ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; -0.500       ; 4.827      ; 4.040      ;
; -0.507 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[1]$latch  ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; 0.000        ; 4.652      ; 4.358      ;
; -0.428 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[15]$latch ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; -0.500       ; 4.651      ; 3.956      ;
; -0.407 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[0]$latch  ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; -0.500       ; 4.799      ; 4.125      ;
; -0.379 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[5]$latch  ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; 0.000        ; 4.651      ; 4.485      ;
; -0.362 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[7]$latch  ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; -0.500       ; 4.669      ; 4.040      ;
; -0.333 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[14]$latch ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; -0.500       ; 4.644      ; 4.044      ;
; -0.314 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[9]$latch  ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; -0.500       ; 4.669      ; 4.088      ;
; -0.312 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[10]$latch ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; -0.500       ; 4.672      ; 4.093      ;
; -0.287 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[8]$latch  ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; -0.500       ; 4.672      ; 4.118      ;
; -0.217 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[11]$latch ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; -0.500       ; 4.646      ; 4.162      ;
; -0.198 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[6]$latch  ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; -0.500       ; 4.642      ; 4.177      ;
; -0.180 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[4]$latch  ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; -0.500       ; 4.659      ; 4.212      ;
; -0.176 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[13]$latch ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; -0.500       ; 4.650      ; 4.207      ;
; -0.173 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[2]$latch  ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; -0.500       ; 4.648      ; 4.208      ;
; -0.150 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[12]$latch ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; -0.500       ; 4.646      ; 4.229      ;
; -0.078 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[5]$latch  ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; -0.500       ; 4.651      ; 4.306      ;
; -0.040 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[1]$latch  ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; -0.500       ; 4.652      ; 4.345      ;
; 1.319  ; cpu:U1|control:U1|X[1]               ; cpu:U1|alu:U2|RESULT[1]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.019      ; 2.858      ;
; 1.425  ; cpu:U1|control:U1|X[4]               ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.026      ; 2.971      ;
; 1.592  ; cpu:U1|control:U1|Y[5]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[5]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.023      ; 3.135      ;
; 1.620  ; cpu:U1|control:U1|X[12]              ; cpu:U1|alu:U2|RESULT[12]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.022      ; 3.162      ;
; 1.788  ; cpu:U1|control:U1|Y[0]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[0]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.166      ; 3.474      ;
; 1.819  ; cpu:U1|control:U1|Y[2]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[2]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.020      ; 3.359      ;
; 1.832  ; cpu:U1|control:U1|Y[2]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[3]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.199      ; 3.551      ;
; 1.848  ; cpu:U1|control:U1|Y[2]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[5]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.023      ; 3.391      ;
; 1.888  ; cpu:U1|control:U1|OP[1]              ; cpu:U1|alu:U2|RESULT[14]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.014      ; 3.422      ;
; 1.919  ; cpu:U1|control:U1|X[0]               ; cpu:U1|alu:U2|RESULT[0]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.166      ; 3.605      ;
; 1.941  ; cpu:U1|control:U1|OP[0]              ; cpu:U1|alu:U2|RESULT[3]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.203      ; 3.664      ;
; 1.972  ; cpu:U1|control:U1|OP[2]              ; cpu:U1|alu:U2|RESULT[11]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.018      ; 3.510      ;
; 1.987  ; cpu:U1|control:U1|Y[6]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[6]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.014      ; 3.521      ;
; 2.018  ; cpu:U1|control:U1|Y[15]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[8]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.044      ; 3.582      ;
; 2.030  ; cpu:U1|control:U1|X[11]              ; cpu:U1|alu:U2|RESULT[11]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.022      ; 3.572      ;
; 2.032  ; cpu:U1|control:U1|Y[0]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[3]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.194      ; 3.746      ;
; 2.041  ; cpu:U1|control:U1|Y[13]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[6]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.014      ; 3.575      ;
; 2.048  ; cpu:U1|control:U1|Y[0]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[5]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.018      ; 3.586      ;
; 2.060  ; cpu:U1|control:U1|Y[15]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[5]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.023      ; 3.603      ;
; 2.061  ; cpu:U1|control:U1|Y[13]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[13]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.022      ; 3.603      ;
; 2.070  ; cpu:U1|control:U1|Y[4]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[5]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.023      ; 3.613      ;
; 2.080  ; cpu:U1|control:U1|OP[0]              ; cpu:U1|alu:U2|RESULT[14]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.020      ; 3.620      ;
; 2.082  ; cpu:U1|control:U1|OP[1]              ; cpu:U1|alu:U2|RESULT[6]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.012      ; 3.614      ;
; 2.104  ; cpu:U1|control:U1|Y[0]               ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.180      ; 3.804      ;
; 2.104  ; cpu:U1|control:U1|Y[1]               ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.180      ; 3.804      ;
; 2.104  ; cpu:U1|control:U1|Y[2]               ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.180      ; 3.804      ;
; 2.104  ; cpu:U1|control:U1|Y[3]               ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.180      ; 3.804      ;
; 2.104  ; cpu:U1|control:U1|Y[4]               ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.180      ; 3.804      ;
; 2.104  ; cpu:U1|control:U1|Y[5]               ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.180      ; 3.804      ;
; 2.104  ; cpu:U1|control:U1|Y[6]               ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.180      ; 3.804      ;
; 2.104  ; cpu:U1|control:U1|Y[7]               ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.180      ; 3.804      ;
; 2.104  ; cpu:U1|control:U1|Y[8]               ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.180      ; 3.804      ;
; 2.104  ; cpu:U1|control:U1|Y[9]               ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.180      ; 3.804      ;
; 2.104  ; cpu:U1|control:U1|Y[10]              ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.180      ; 3.804      ;
; 2.104  ; cpu:U1|control:U1|Y[11]              ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.180      ; 3.804      ;
; 2.104  ; cpu:U1|control:U1|Y[12]              ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.180      ; 3.804      ;
; 2.104  ; cpu:U1|control:U1|Y[13]              ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.180      ; 3.804      ;
; 2.104  ; cpu:U1|control:U1|Y[14]              ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.180      ; 3.804      ;
; 2.104  ; cpu:U1|control:U1|Y[15]              ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.180      ; 3.804      ;
; 2.125  ; cpu:U1|control:U1|OP[1]              ; cpu:U1|alu:U2|RESULT[8]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.042      ; 3.687      ;
; 2.129  ; cpu:U1|control:U1|Y[6]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[8]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.044      ; 3.693      ;
; 2.145  ; cpu:U1|control:U1|OP[1]              ; cpu:U1|alu:U2|RESULT[5]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.021      ; 3.686      ;
; 2.173  ; cpu:U1|control:U1|OP[1]              ; cpu:U1|alu:U2|RESULT[0]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.169      ; 3.862      ;
; 2.179  ; cpu:U1|control:U1|OP[1]              ; cpu:U1|alu:U2|RESULT[2]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.018      ; 3.717      ;
; 2.202  ; cpu:U1|control:U1|X[8]               ; cpu:U1|alu:U2|RESULT[8]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.036      ; 3.758      ;
; 2.204  ; cpu:U1|control:U1|Y[15]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[12]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.018      ; 3.742      ;
; 2.211  ; cpu:U1|control:U1|OP[0]              ; cpu:U1|alu:U2|RESULT[7]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.045      ; 3.776      ;
; 2.233  ; cpu:U1|control:U1|Y[6]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[11]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.018      ; 3.771      ;
; 2.254  ; cpu:U1|control:U1|Y[0]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[2]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.015      ; 3.789      ;
; 2.257  ; cpu:U1|control:U1|Y[12]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[12]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.018      ; 3.795      ;
; 2.264  ; cpu:U1|control:U1|OP[1]              ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.029      ; 3.813      ;
; 2.273  ; cpu:U1|control:U1|OP[3]              ; cpu:U1|alu:U2|RESULT[3]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.197      ; 3.990      ;
; 2.276  ; cpu:U1|control:U1|Y[3]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[3]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.199      ; 3.995      ;
; 2.278  ; cpu:U1|control:U1|X[2]               ; cpu:U1|alu:U2|RESULT[2]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.015      ; 3.813      ;
; 2.280  ; cpu:U1|control:U1|X[0]               ; cpu:U1|alu:U2|RESULT[3]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.194      ; 3.994      ;
; 2.288  ; cpu:U1|control:U1|Y[4]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.031      ; 3.839      ;
; 2.291  ; cpu:U1|control:U1|Y[15]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[6]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.014      ; 3.825      ;
; 2.293  ; cpu:U1|control:U1|Y[0]               ; cpu:U1|alu:U2|RESULT[2]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.169      ; 3.982      ;
; 2.293  ; cpu:U1|control:U1|Y[1]               ; cpu:U1|alu:U2|RESULT[2]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.169      ; 3.982      ;
; 2.293  ; cpu:U1|control:U1|Y[2]               ; cpu:U1|alu:U2|RESULT[2]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.169      ; 3.982      ;
; 2.293  ; cpu:U1|control:U1|Y[3]               ; cpu:U1|alu:U2|RESULT[2]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.169      ; 3.982      ;
; 2.293  ; cpu:U1|control:U1|Y[4]               ; cpu:U1|alu:U2|RESULT[2]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.169      ; 3.982      ;
; 2.293  ; cpu:U1|control:U1|Y[5]               ; cpu:U1|alu:U2|RESULT[2]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.169      ; 3.982      ;
; 2.293  ; cpu:U1|control:U1|Y[6]               ; cpu:U1|alu:U2|RESULT[2]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.169      ; 3.982      ;
; 2.293  ; cpu:U1|control:U1|Y[7]               ; cpu:U1|alu:U2|RESULT[2]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.169      ; 3.982      ;
; 2.293  ; cpu:U1|control:U1|Y[8]               ; cpu:U1|alu:U2|RESULT[2]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.169      ; 3.982      ;
; 2.293  ; cpu:U1|control:U1|Y[9]               ; cpu:U1|alu:U2|RESULT[2]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.169      ; 3.982      ;
; 2.293  ; cpu:U1|control:U1|Y[10]              ; cpu:U1|alu:U2|RESULT[2]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.169      ; 3.982      ;
+--------+--------------------------------------+--------------------------------+-----------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]'                                                                                                                                                                                                                                                                      ;
+--------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                                                                             ; Launch Clock                                                 ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; -0.370 ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|G[9]                                                ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst3|lpm_ff:lpm_ff_component|dffs[9] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.360      ; 1.191      ;
; -0.364 ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|B[9]                                                ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst4|lpm_ff:lpm_ff_component|dffs[9] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.360      ; 1.197      ;
; -0.338 ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|G[8]                                                ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst3|lpm_ff:lpm_ff_component|dffs[8] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.359      ; 1.222      ;
; -0.316 ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|R[8]                                                ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst2|lpm_ff:lpm_ff_component|dffs[8] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.359      ; 1.244      ;
; -0.247 ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|B[8]                                                ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst4|lpm_ff:lpm_ff_component|dffs[8] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.372      ; 1.326      ;
; -0.198 ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|R[9]                                                ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst2|lpm_ff:lpm_ff_component|dffs[9] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.359      ; 1.362      ;
; -0.032 ; cpu:U1|control:U1|vga_char[9]                                                            ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[1]                                                  ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.419      ; 1.578      ;
; 0.082  ; cpu:U1|control:U1|vga_char[10]                                                           ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[2]                                                  ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.419      ; 1.692      ;
; 0.170  ; cpu:U1|control:U1|vga_char[11]                                                           ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[3]                                                  ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.419      ; 1.780      ;
; 0.192  ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|R[0]                                                ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst2|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.359      ; 1.752      ;
; 0.219  ; cpu:U1|control:U1|vga_pos[0]                                                             ; vga:U4|TEXT_DRAWER:U3|XP[4]                                                         ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.403      ; 1.813      ;
; 0.323  ; cpu:U1|control:U1|vga_pos[0]                                                             ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[0]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.410      ; 1.924      ;
; 0.333  ; cpu:U1|control:U1|videoflag                                                              ; vga:U4|TEXT_DRAWER:U3|STATE[0]                                                      ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.417      ; 1.941      ;
; 0.353  ; vga:U4|TEXT_DRAWER:U3|DATA_QUEUE                                                         ; vga:U4|TEXT_DRAWER:U3|DATA_QUEUE                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; vga:U4|TEXT_DRAWER:U3|STATE[1]                                                           ; vga:U4|TEXT_DRAWER:U3|STATE[1]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[0]                                                         ; vga:U4|TEXT_DRAWER:U3|OUTDATA[0]                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[13]                                                        ; vga:U4|TEXT_DRAWER:U3|OUTDATA[13]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[16]                                                        ; vga:U4|TEXT_DRAWER:U3|OUTDATA[16]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[1]                                                         ; vga:U4|TEXT_DRAWER:U3|OUTDATA[1]                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[2]                                                         ; vga:U4|TEXT_DRAWER:U3|OUTDATA[2]                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[3]                                                         ; vga:U4|TEXT_DRAWER:U3|OUTDATA[3]                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[4]                                                         ; vga:U4|TEXT_DRAWER:U3|OUTDATA[4]                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[5]                                                         ; vga:U4|TEXT_DRAWER:U3|OUTDATA[5]                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[6]                                                         ; vga:U4|TEXT_DRAWER:U3|OUTDATA[6]                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[7]                                                         ; vga:U4|TEXT_DRAWER:U3|OUTDATA[7]                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[8]                                                         ; vga:U4|TEXT_DRAWER:U3|OUTDATA[8]                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[9]                                                         ; vga:U4|TEXT_DRAWER:U3|OUTDATA[9]                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[10]                                                        ; vga:U4|TEXT_DRAWER:U3|OUTDATA[10]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[14]                                                        ; vga:U4|TEXT_DRAWER:U3|OUTDATA[14]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[15]                                                        ; vga:U4|TEXT_DRAWER:U3|OUTDATA[15]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.073      ; 0.597      ;
; 0.354  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[17]                                                        ; vga:U4|TEXT_DRAWER:U3|OUTDATA[17]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[18]                                                        ; vga:U4|TEXT_DRAWER:U3|OUTDATA[18]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[19]                                                        ; vga:U4|TEXT_DRAWER:U3|OUTDATA[19]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[20]                                                        ; vga:U4|TEXT_DRAWER:U3|OUTDATA[20]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[11]                                                        ; vga:U4|TEXT_DRAWER:U3|OUTDATA[11]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[12]                                                        ; vga:U4|TEXT_DRAWER:U3|OUTDATA[12]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.072      ; 0.597      ;
; 0.358  ; cpu:U1|control:U1|vga_char[8]                                                            ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[0]                                                  ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.419      ; 1.968      ;
; 0.365  ; vga:U4|TEXT_DRAWER:U3|STATE[0]                                                           ; vga:U4|TEXT_DRAWER:U3|STATE[0]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.072      ; 0.608      ;
; 0.371  ; cpu:U1|control:U1|vga_char[12]                                                           ; vga:U4|TEXT_DRAWER:U3|XP[5]                                                         ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.422      ; 1.984      ;
; 0.382  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[4] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[17]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.093      ; 1.676      ;
; 0.383  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[4] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[18]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.093      ; 1.677      ;
; 0.384  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[4] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[20]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.093      ; 1.678      ;
; 0.385  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[4] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[19]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.093      ; 1.679      ;
; 0.387  ; cpu:U1|control:U1|vga_char[12]                                                           ; vga:U4|TEXT_DRAWER:U3|YP[5]                                                         ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.431      ; 2.009      ;
; 0.389  ; cpu:U1|control:U1|vga_char[12]                                                           ; vga:U4|TEXT_DRAWER:U3|XP[4]                                                         ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.422      ; 2.002      ;
; 0.391  ; cpu:U1|control:U1|vga_char[12]                                                           ; vga:U4|TEXT_DRAWER:U3|XP[6]                                                         ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.422      ; 2.004      ;
; 0.401  ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[9]                                                  ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[9]                                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.071      ; 0.643      ;
; 0.405  ; vga:U4|TEXT_DRAWER:U3|STATE[2]                                                           ; vga:U4|TEXT_DRAWER:U3|STATE[1]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.073      ; 0.649      ;
; 0.407  ; vga:U4|TEXT_DRAWER:U3|STATE[1]                                                           ; vga:U4|TEXT_DRAWER:U3|DATA_QUEUE                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.073      ; 0.651      ;
; 0.418  ; vga:U4|TEXT_DRAWER:U3|LNCNT[3]                                                           ; vga:U4|TEXT_DRAWER:U3|LNCNT[3]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.073      ; 0.662      ;
; 0.418  ; cpu:U1|control:U1|vga_char[12]                                                           ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[5]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.423      ; 2.032      ;
; 0.426  ; vga:U4|TEXT_DRAWER:U3|PIXCNT[3]                                                          ; vga:U4|TEXT_DRAWER:U3|PIXCNT[3]                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.438  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[5] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[17]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.093      ; 1.732      ;
; 0.439  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[5] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[18]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.093      ; 1.733      ;
; 0.440  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[5] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[20]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.093      ; 1.734      ;
; 0.441  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[5] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[19]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.093      ; 1.735      ;
; 0.454  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[2] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[17]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.093      ; 1.748      ;
; 0.455  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[2] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[18]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.093      ; 1.749      ;
; 0.456  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[2] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[20]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.093      ; 1.750      ;
; 0.457  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[2] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[19]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.093      ; 1.751      ;
; 0.501  ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|R[0]                                                ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst2|lpm_ff:lpm_ff_component|dffs[6] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.397      ; 2.099      ;
; 0.501  ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|R[0]                                                ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst2|lpm_ff:lpm_ff_component|dffs[7] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.397      ; 2.099      ;
; 0.502  ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|R[0]                                                ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst2|lpm_ff:lpm_ff_component|dffs[4] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.397      ; 2.100      ;
; 0.502  ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|R[0]                                                ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst2|lpm_ff:lpm_ff_component|dffs[5] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.397      ; 2.100      ;
; 0.504  ; cpu:U1|control:U1|vga_char[12]                                                           ; vga:U4|TEXT_DRAWER:U3|YP[4]                                                         ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.429      ; 2.124      ;
; 0.506  ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|R[0]                                                ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst2|lpm_ff:lpm_ff_component|dffs[3] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.397      ; 2.104      ;
; 0.507  ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|R[0]                                                ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst2|lpm_ff:lpm_ff_component|dffs[1] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.397      ; 2.105      ;
; 0.507  ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|R[0]                                                ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst2|lpm_ff:lpm_ff_component|dffs[2] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.397      ; 2.105      ;
; 0.537  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[0] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[17]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.093      ; 1.831      ;
; 0.538  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[0] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[18]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.093      ; 1.832      ;
; 0.538  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[0] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[20]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.093      ; 1.832      ;
; 0.540  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[0] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[19]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.093      ; 1.834      ;
; 0.593  ; cpu:U1|control:U1|vga_char[12]                                                           ; vga:U4|TEXT_DRAWER:U3|YP[6]                                                         ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.429      ; 2.213      ;
; 0.601  ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[3]                                                  ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[3]                                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.070      ; 0.842      ;
; 0.601  ; vga:U4|TEXT_DRAWER:U3|LNCNT[0]                                                           ; vga:U4|TEXT_DRAWER:U3|LNCNT[0]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.073      ; 0.845      ;
; 0.601  ; vga:U4|TEXT_DRAWER:U3|LNCNT[1]                                                           ; vga:U4|TEXT_DRAWER:U3|LNCNT[1]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.073      ; 0.845      ;
; 0.602  ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[6]                                                  ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[6]                                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.070      ; 0.843      ;
; 0.604  ; vga:U4|TEXT_DRAWER:U3|LNCNT[2]                                                           ; vga:U4|TEXT_DRAWER:U3|LNCNT[2]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.073      ; 0.848      ;
; 0.606  ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[2]                                                  ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[2]                                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.070      ; 0.847      ;
; 0.609  ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[1]                                                  ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[1]                                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.070      ; 0.850      ;
; 0.611  ; vga:U4|TEXT_DRAWER:U3|PIXCNT[1]                                                          ; vga:U4|TEXT_DRAWER:U3|PIXCNT[1]                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.072      ; 0.854      ;
; 0.612  ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[4]                                                  ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[4]                                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.070      ; 0.853      ;
; 0.613  ; vga:U4|TEXT_DRAWER:U3|PIXCNT[2]                                                          ; vga:U4|TEXT_DRAWER:U3|PIXCNT[2]                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.072      ; 0.856      ;
; 0.614  ; vga:U4|TEXT_DRAWER:U3|STATE[2]                                                           ; vga:U4|TEXT_DRAWER:U3|DATA_QUEUE                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.073      ; 0.858      ;
; 0.614  ; cpu:U1|control:U1|vga_char[12]                                                           ; vga:U4|TEXT_DRAWER:U3|YP[7]                                                         ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.429      ; 2.234      ;
; 0.619  ; cpu:U1|control:U1|vga_char[12]                                                           ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[3]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.423      ; 2.233      ;
; 0.620  ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[6]                                                  ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[6]                                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.071      ; 0.862      ;
; 0.626  ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[0]                                                  ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[0]                                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.070      ; 0.867      ;
; 0.626  ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4]                                                  ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|VSYNC                                               ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.070      ; 0.867      ;
; 0.630  ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[7]                                                  ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[7]                                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.070      ; 0.871      ;
; 0.635  ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3]                                                  ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3]                                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.071      ; 0.877      ;
; 0.636  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[3] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[17]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.093      ; 1.930      ;
; 0.637  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[3] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[18]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.093      ; 1.931      ;
; 0.638  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[3] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[20]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.093      ; 1.932      ;
; 0.639  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[7] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[17]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.093      ; 1.933      ;
; 0.639  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[3] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[19]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.093      ; 1.933      ;
; 0.640  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[7] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[18]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.093      ; 1.934      ;
; 0.641  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[7] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[20]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.093      ; 1.935      ;
; 0.642  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[7] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[19]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 1.093      ; 1.936      ;
; 0.643  ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1]                                                  ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[1]                                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.071      ; 0.885      ;
+--------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_manager:U5|clock_1Mhz_int'                                                                                                                                  ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                      ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+---------------------------------+--------------+------------+------------+
; -0.224 ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_1Mhz_int ; 0.000        ; 2.733      ; 2.913      ;
; 0.235  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_1Mhz_int ; -0.500       ; 2.733      ; 2.872      ;
; 0.353  ; clock_manager:U5|count_100Khz[1]  ; clock_manager:U5|count_100Khz[1]  ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; clock_manager:U5|count_100Khz[2]  ; clock_manager:U5|count_100Khz[2]  ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 0.000        ; 0.073      ; 0.597      ;
; 0.364  ; clock_manager:U5|count_100Khz[0]  ; clock_manager:U5|count_100Khz[0]  ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 0.000        ; 0.073      ; 0.608      ;
; 0.392  ; clock_manager:U5|count_100Khz[0]  ; clock_manager:U5|count_100Khz[1]  ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 0.000        ; 0.073      ; 0.636      ;
; 0.393  ; clock_manager:U5|count_100Khz[0]  ; clock_manager:U5|count_100Khz[2]  ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 0.000        ; 0.073      ; 0.637      ;
; 0.408  ; clock_manager:U5|count_100Khz[1]  ; clock_manager:U5|count_100Khz[0]  ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 0.000        ; 0.073      ; 0.652      ;
; 0.599  ; clock_manager:U5|count_100Khz[1]  ; clock_manager:U5|count_100Khz[2]  ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 0.000        ; 0.073      ; 0.843      ;
; 0.688  ; clock_manager:U5|count_100Khz[2]  ; clock_manager:U5|count_100Khz[0]  ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 0.000        ; 0.073      ; 0.932      ;
; 0.697  ; clock_manager:U5|count_100Khz[0]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 0.000        ; 0.073      ; 0.941      ;
; 0.957  ; clock_manager:U5|count_100Khz[1]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 0.000        ; 0.073      ; 1.201      ;
; 0.980  ; clock_manager:U5|count_100Khz[2]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 0.000        ; 0.073      ; 1.224      ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_manager:U5|clock_100Khz_int'                                                                                                                                ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -0.203 ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int  ; clock_manager:U5|clock_100Khz_int ; 0.000        ; 2.534      ; 2.735      ;
; 0.187  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int  ; clock_manager:U5|clock_100Khz_int ; -0.500       ; 2.534      ; 2.625      ;
; 0.354  ; clock_manager:U5|count_10Khz[1]  ; clock_manager:U5|count_10Khz[1]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; clock_manager:U5|count_10Khz[2]  ; clock_manager:U5|count_10Khz[2]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 0.000        ; 0.072      ; 0.597      ;
; 0.365  ; clock_manager:U5|count_10Khz[0]  ; clock_manager:U5|count_10Khz[0]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 0.000        ; 0.072      ; 0.608      ;
; 0.395  ; clock_manager:U5|count_10Khz[0]  ; clock_manager:U5|count_10Khz[1]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 0.000        ; 0.072      ; 0.638      ;
; 0.557  ; clock_manager:U5|count_10Khz[1]  ; clock_manager:U5|count_10Khz[2]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 0.000        ; 0.072      ; 0.800      ;
; 0.559  ; clock_manager:U5|count_10Khz[2]  ; clock_manager:U5|count_10Khz[0]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 0.000        ; 0.072      ; 0.802      ;
; 0.594  ; clock_manager:U5|count_10Khz[0]  ; clock_manager:U5|count_10Khz[2]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 0.000        ; 0.072      ; 0.837      ;
; 0.610  ; clock_manager:U5|count_10Khz[1]  ; clock_manager:U5|count_10Khz[0]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 0.000        ; 0.072      ; 0.853      ;
; 0.700  ; clock_manager:U5|count_10Khz[0]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 0.000        ; 0.072      ; 0.943      ;
; 0.818  ; clock_manager:U5|count_10Khz[2]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 0.000        ; 0.072      ; 1.061      ;
; 0.970  ; clock_manager:U5|count_10Khz[1]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 0.000        ; 0.072      ; 1.213      ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'PS2_CLK'                                                                                                                                                      ;
+--------+----------------------------------------+------------------------------------------+---------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                  ; Launch Clock                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+------------------------------------------+---------------------------------------+-------------+--------------+------------+------------+
; -0.179 ; ps2_keyboard:U3|keyboard:U1|ready_set  ; ps2_keyboard:U3|keyboard:U1|ready_set    ; ps2_keyboard:U3|keyboard:U1|ready_set ; PS2_CLK     ; 0.000        ; 3.524      ; 3.749      ;
; 0.075  ; ps2_keyboard:U3|keyboard:U1|ready_set  ; ps2_keyboard:U3|keyboard:U1|ready_set    ; ps2_keyboard:U3|keyboard:U1|ready_set ; PS2_CLK     ; -0.500       ; 3.524      ; 3.503      ;
; 0.387  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR    ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.039      ; 0.597      ;
; 0.387  ; ps2_keyboard:U3|keyboard:U1|INCNT[1]   ; ps2_keyboard:U3|keyboard:U1|INCNT[1]     ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.039      ; 0.597      ;
; 0.398  ; ps2_keyboard:U3|keyboard:U1|INCNT[0]   ; ps2_keyboard:U3|keyboard:U1|INCNT[0]     ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.039      ; 0.608      ;
; 0.424  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[8] ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[7]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.045      ; 0.640      ;
; 0.453  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[4] ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.172      ; 0.796      ;
; 0.455  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[1] ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.172      ; 0.798      ;
; 0.458  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[3] ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.172      ; 0.801      ;
; 0.539  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[3] ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[2]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.045      ; 0.755      ;
; 0.541  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[1] ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[0]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.045      ; 0.757      ;
; 0.543  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[4] ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[3]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.045      ; 0.759      ;
; 0.632  ; ps2_keyboard:U3|keyboard:U1|INCNT[0]   ; ps2_keyboard:U3|keyboard:U1|INCNT[1]     ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.045      ; 0.848      ;
; 0.639  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[7] ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[6]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.045      ; 0.855      ;
; 0.747  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[7] ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.091      ; 1.009      ;
; 0.780  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[6] ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[5]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.045      ; 0.996      ;
; 0.821  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[2] ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.199      ; 1.191      ;
; 0.853  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[6] ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.199      ; 1.223      ;
; 0.854  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[5] ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.199      ; 1.224      ;
; 0.861  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[0] ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.199      ; 1.231      ;
; 1.074  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[5] ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[4]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.045      ; 1.290      ;
; 1.100  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|INCNT[1]     ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.045      ; 1.316      ;
; 1.100  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|INCNT[0]     ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.045      ; 1.316      ;
; 1.101  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|INCNT[2]     ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.045      ; 1.317      ;
; 1.101  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|INCNT[3]     ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.045      ; 1.317      ;
; 1.206  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[2] ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[1]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.045      ; 1.422      ;
; 1.242  ; ps2_keyboard:U3|keyboard:U1|INCNT[2]   ; ps2_keyboard:U3|keyboard:U1|INCNT[1]     ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.045      ; 1.458      ;
; 1.242  ; ps2_keyboard:U3|keyboard:U1|INCNT[2]   ; ps2_keyboard:U3|keyboard:U1|INCNT[0]     ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.045      ; 1.458      ;
; 1.243  ; ps2_keyboard:U3|keyboard:U1|INCNT[2]   ; ps2_keyboard:U3|keyboard:U1|INCNT[2]     ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.045      ; 1.459      ;
; 1.243  ; ps2_keyboard:U3|keyboard:U1|INCNT[2]   ; ps2_keyboard:U3|keyboard:U1|INCNT[3]     ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.045      ; 1.459      ;
; 1.324  ; ps2_keyboard:U3|keyboard:U1|INCNT[1]   ; ps2_keyboard:U3|keyboard:U1|INCNT[0]     ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.045      ; 1.540      ;
; 1.325  ; ps2_keyboard:U3|keyboard:U1|INCNT[1]   ; ps2_keyboard:U3|keyboard:U1|INCNT[2]     ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.045      ; 1.541      ;
; 1.325  ; ps2_keyboard:U3|keyboard:U1|INCNT[1]   ; ps2_keyboard:U3|keyboard:U1|INCNT[3]     ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.045      ; 1.541      ;
; 1.368  ; ps2_keyboard:U3|keyboard:U1|INCNT[0]   ; ps2_keyboard:U3|keyboard:U1|INCNT[2]     ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.045      ; 1.584      ;
; 1.368  ; ps2_keyboard:U3|keyboard:U1|INCNT[0]   ; ps2_keyboard:U3|keyboard:U1|INCNT[3]     ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.045      ; 1.584      ;
; 1.445  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|READ_CHAR    ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.065      ; 1.681      ;
; 1.587  ; ps2_keyboard:U3|keyboard:U1|INCNT[2]   ; ps2_keyboard:U3|keyboard:U1|READ_CHAR    ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.065      ; 1.823      ;
; 1.602  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|INCNT[2]     ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.095      ; 1.868      ;
; 1.602  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]     ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.095      ; 1.868      ;
; 1.602  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|INCNT[1]     ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.095      ; 1.868      ;
; 1.602  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|INCNT[0]     ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.095      ; 1.868      ;
; 1.669  ; ps2_keyboard:U3|keyboard:U1|INCNT[1]   ; ps2_keyboard:U3|keyboard:U1|READ_CHAR    ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.065      ; 1.905      ;
; 1.712  ; ps2_keyboard:U3|keyboard:U1|INCNT[0]   ; ps2_keyboard:U3|keyboard:U1|READ_CHAR    ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.065      ; 1.948      ;
; 1.818  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|ready_set    ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.017      ; 2.006      ;
; 2.007  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.482      ; 2.660      ;
; 2.007  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.482      ; 2.660      ;
; 2.007  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.482      ; 2.660      ;
; 2.007  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.482      ; 2.660      ;
; 2.266  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.449      ; 2.886      ;
; 2.284  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.470      ; 2.925      ;
; 2.284  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.470      ; 2.925      ;
; 2.284  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.470      ; 2.925      ;
; 2.358  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[7]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.439      ; 2.968      ;
; 2.358  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[4]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.439      ; 2.968      ;
; 2.358  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[6]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.439      ; 2.968      ;
; 2.358  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[2]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.439      ; 2.968      ;
; 2.358  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[1]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.439      ; 2.968      ;
; 2.358  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[5]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.439      ; 2.968      ;
; 2.358  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[3]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.439      ; 2.968      ;
; 2.358  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[8]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.439      ; 2.968      ;
; 2.358  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[0]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.439      ; 2.968      ;
; 2.367  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.467      ; 3.005      ;
; 2.367  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.467      ; 3.005      ;
; 2.367  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.467      ; 3.005      ;
; 2.367  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.467      ; 3.005      ;
; 2.454  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|ready_set    ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.030      ; 2.655      ;
; 2.490  ; ps2_keyboard:U3|keyboard:U1|INCNT[2]   ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.467      ; 3.128      ;
; 2.490  ; ps2_keyboard:U3|keyboard:U1|INCNT[2]   ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.467      ; 3.128      ;
; 2.490  ; ps2_keyboard:U3|keyboard:U1|INCNT[2]   ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.467      ; 3.128      ;
; 2.490  ; ps2_keyboard:U3|keyboard:U1|INCNT[2]   ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.467      ; 3.128      ;
; 2.574  ; ps2_keyboard:U3|keyboard:U1|INCNT[1]   ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.467      ; 3.212      ;
; 2.574  ; ps2_keyboard:U3|keyboard:U1|INCNT[1]   ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.467      ; 3.212      ;
; 2.574  ; ps2_keyboard:U3|keyboard:U1|INCNT[1]   ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.467      ; 3.212      ;
; 2.574  ; ps2_keyboard:U3|keyboard:U1|INCNT[1]   ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.467      ; 3.212      ;
; 2.577  ; ps2_keyboard:U3|keyboard:U1|INCNT[2]   ; ps2_keyboard:U3|keyboard:U1|ready_set    ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.030      ; 2.778      ;
; 2.598  ; ps2_keyboard:U3|keyboard:U1|INCNT[0]   ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.467      ; 3.236      ;
; 2.598  ; ps2_keyboard:U3|keyboard:U1|INCNT[0]   ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.467      ; 3.236      ;
; 2.598  ; ps2_keyboard:U3|keyboard:U1|INCNT[0]   ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.467      ; 3.236      ;
; 2.598  ; ps2_keyboard:U3|keyboard:U1|INCNT[0]   ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.467      ; 3.236      ;
; 2.626  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.434      ; 3.231      ;
; 2.644  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.455      ; 3.270      ;
; 2.644  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.455      ; 3.270      ;
; 2.644  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.455      ; 3.270      ;
; 2.661  ; ps2_keyboard:U3|keyboard:U1|INCNT[1]   ; ps2_keyboard:U3|keyboard:U1|ready_set    ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.030      ; 2.862      ;
; 2.685  ; ps2_keyboard:U3|keyboard:U1|INCNT[0]   ; ps2_keyboard:U3|keyboard:U1|ready_set    ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.030      ; 2.886      ;
; 2.696  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[7]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.424      ; 3.291      ;
; 2.696  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[4]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.424      ; 3.291      ;
; 2.696  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[6]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.424      ; 3.291      ;
; 2.696  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[2]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.424      ; 3.291      ;
; 2.696  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[1]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.424      ; 3.291      ;
; 2.696  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[5]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.424      ; 3.291      ;
; 2.696  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[3]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.424      ; 3.291      ;
; 2.696  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[8]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.424      ; 3.291      ;
; 2.696  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[0]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.424      ; 3.291      ;
; 2.749  ; ps2_keyboard:U3|keyboard:U1|INCNT[2]   ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.434      ; 3.354      ;
; 2.767  ; ps2_keyboard:U3|keyboard:U1|INCNT[2]   ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.455      ; 3.393      ;
; 2.767  ; ps2_keyboard:U3|keyboard:U1|INCNT[2]   ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.455      ; 3.393      ;
; 2.767  ; ps2_keyboard:U3|keyboard:U1|INCNT[2]   ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.455      ; 3.393      ;
; 2.833  ; ps2_keyboard:U3|keyboard:U1|INCNT[1]   ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.434      ; 3.438      ;
; 2.838  ; ps2_keyboard:U3|keyboard:U1|INCNT[2]   ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[7]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.424      ; 3.433      ;
+--------+----------------------------------------+------------------------------------------+---------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_manager:U5|clock_25Mhz_int'                                                                                                                             ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -0.103 ; clock_manager:U5|clock_1Mhz_int ; clock_manager:U5|clock_1MHz     ; clock_manager:U5|clock_1Mhz_int  ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 2.706      ; 3.007      ;
; 0.353  ; clock_manager:U5|clock_1Khz_int ; clock_manager:U5|clock_1KHz     ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.096      ; 0.640      ;
; 0.394  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.073      ; 0.638      ;
; 0.401  ; clock_manager:U5|clock_1Mhz_int ; clock_manager:U5|clock_1MHz     ; clock_manager:U5|clock_1Mhz_int  ; clock_manager:U5|clock_25Mhz_int ; -0.500       ; 2.706      ; 3.011      ;
; 0.514  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_1Mhz_int ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.073      ; 0.758      ;
; 0.579  ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.073      ; 0.823      ;
; 0.590  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.073      ; 0.834      ;
; 0.595  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_1Mhz_int ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.073      ; 0.839      ;
; 0.599  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.073      ; 0.843      ;
; 0.605  ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.073      ; 0.849      ;
; 0.827  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_1Mhz_int ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.073      ; 1.071      ;
; 0.865  ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.073      ; 1.109      ;
; 0.872  ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.073      ; 1.116      ;
; 0.878  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.073      ; 1.122      ;
; 0.883  ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.073      ; 1.127      ;
; 0.885  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.073      ; 1.129      ;
; 0.889  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.073      ; 1.133      ;
; 0.964  ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.073      ; 1.208      ;
; 0.975  ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.073      ; 1.219      ;
; 0.982  ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.073      ; 1.226      ;
; 0.993  ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.073      ; 1.237      ;
; 1.061  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.073      ; 1.305      ;
; 1.061  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.073      ; 1.305      ;
; 1.061  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.073      ; 1.305      ;
; 1.061  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.073      ; 1.305      ;
; 1.382  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.073      ; 1.626      ;
; 1.382  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.073      ; 1.626      ;
; 1.382  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.073      ; 1.626      ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_manager:U5|clock_1KHz'                                                                                                                                              ;
+-------+---------------------------------------+---------------------------------------+----------------------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock                           ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+----------------------------------------+-----------------------------+--------------+------------+------------+
; 0.071 ; ps2_keyboard:U3|dec_keyboard:U2|f     ; ps2_keyboard:U3|dec_keyboard:U2|f2    ; ps2_keyboard:U3|keyboard:U1|scan_ready ; clock_manager:U5|clock_1KHz ; 0.000        ; 2.014      ; 2.266      ;
; 0.273 ; ps2_keyboard:U3|dec_keyboard:U2|f     ; ps2_keyboard:U3|dec_keyboard:U2|f3    ; ps2_keyboard:U3|keyboard:U1|scan_ready ; clock_manager:U5|clock_1KHz ; 0.000        ; 2.014      ; 2.468      ;
; 0.273 ; ps2_keyboard:U3|dec_keyboard:U2|f     ; ps2_keyboard:U3|dec_keyboard:U2|state ; ps2_keyboard:U3|keyboard:U1|scan_ready ; clock_manager:U5|clock_1KHz ; 0.000        ; 2.014      ; 2.468      ;
; 0.367 ; ps2_keyboard:U3|dec_keyboard:U2|state ; ps2_keyboard:U3|dec_keyboard:U2|state ; clock_manager:U5|clock_1KHz            ; clock_manager:U5|clock_1KHz ; 0.000        ; 0.070      ; 0.608      ;
; 0.391 ; ps2_keyboard:U3|dec_keyboard:U2|state ; ps2_keyboard:U3|dec_keyboard:U2|f3    ; clock_manager:U5|clock_1KHz            ; clock_manager:U5|clock_1KHz ; 0.000        ; 0.070      ; 0.632      ;
; 0.738 ; ps2_keyboard:U3|dec_keyboard:U2|f2    ; ps2_keyboard:U3|dec_keyboard:U2|f2    ; clock_manager:U5|clock_1KHz            ; clock_manager:U5|clock_1KHz ; 0.000        ; 0.070      ; 0.979      ;
; 0.951 ; ps2_keyboard:U3|dec_keyboard:U2|state ; ps2_keyboard:U3|dec_keyboard:U2|f2    ; clock_manager:U5|clock_1KHz            ; clock_manager:U5|clock_1KHz ; 0.000        ; 0.070      ; 1.192      ;
+-------+---------------------------------------+---------------------------------------+----------------------------------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ps2_keyboard:U3|dec_keyboard:U2|f3'                                                                                                                                                    ;
+-------+------------------------------------------+----------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                      ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+----------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.352 ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]    ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]    ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.074      ; 0.597      ;
; 0.736 ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]    ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[3] ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.075      ; 0.982      ;
; 0.761 ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]    ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[7] ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.074      ; 1.006      ;
; 0.763 ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]    ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[1] ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.074      ; 1.008      ;
; 0.763 ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]    ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[2] ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.074      ; 1.008      ;
; 0.830 ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]    ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[5] ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.074      ; 1.075      ;
; 0.830 ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]    ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.074      ; 1.075      ;
; 0.895 ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]    ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[0] ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.075      ; 1.141      ;
; 0.895 ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]    ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[4] ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.075      ; 1.141      ;
; 0.896 ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]    ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[6] ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.075      ; 1.142      ;
; 0.969 ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]    ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.074      ; 1.214      ;
; 1.360 ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[7] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.277     ; 1.284      ;
; 1.362 ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[1] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.277     ; 1.286      ;
; 1.362 ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[2] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.277     ; 1.286      ;
; 1.406 ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[0] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.276     ; 1.331      ;
; 1.465 ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[5] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.277     ; 1.389      ;
; 1.623 ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[3] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.276     ; 1.548      ;
; 1.675 ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.339     ; 1.537      ;
; 1.676 ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.277     ; 1.600      ;
; 1.682 ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.339     ; 1.544      ;
; 1.699 ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.277     ; 1.623      ;
; 1.792 ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[1] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.312     ; 1.681      ;
; 1.869 ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[3] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.338     ; 1.732      ;
; 1.900 ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.312     ; 1.789      ;
; 1.917 ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.312     ; 1.806      ;
; 1.989 ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.339     ; 1.851      ;
; 1.993 ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[6] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.276     ; 1.918      ;
; 1.999 ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[7] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.339     ; 1.861      ;
; 2.001 ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[2] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.339     ; 1.863      ;
; 2.006 ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.339     ; 1.868      ;
; 2.040 ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[4] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.276     ; 1.965      ;
; 2.071 ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[1] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.339     ; 1.933      ;
; 2.237 ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[1] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.339     ; 2.099      ;
; 2.240 ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[7] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.312     ; 2.129      ;
; 2.258 ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.312     ; 2.147      ;
; 2.278 ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.312     ; 2.167      ;
; 2.307 ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[7] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.312     ; 2.196      ;
; 2.318 ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[5] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.339     ; 2.180      ;
; 2.331 ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[2] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.339     ; 2.193      ;
; 2.339 ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[5] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.339     ; 2.201      ;
; 2.346 ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[2] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.339     ; 2.208      ;
; 2.361 ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.339     ; 2.223      ;
; 2.361 ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[1] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.339     ; 2.223      ;
; 2.382 ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[4] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.338     ; 2.245      ;
; 2.384 ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.339     ; 2.246      ;
; 2.391 ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[2] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.312     ; 2.280      ;
; 2.440 ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[7] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.339     ; 2.302      ;
; 2.451 ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[7] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.339     ; 2.313      ;
; 2.470 ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[7] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.312     ; 2.359      ;
; 2.529 ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[7] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.339     ; 2.391      ;
; 2.540 ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.312     ; 2.429      ;
; 2.563 ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.312     ; 2.452      ;
; 2.587 ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[6] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.338     ; 2.450      ;
; 2.598 ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[5] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.339     ; 2.460      ;
; 2.599 ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[2] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.339     ; 2.461      ;
; 2.607 ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[5] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.312     ; 2.496      ;
; 2.608 ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[5] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.312     ; 2.497      ;
; 2.614 ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[3] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.311     ; 2.504      ;
; 2.625 ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[0] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.338     ; 2.488      ;
; 2.633 ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[1] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.339     ; 2.495      ;
; 2.674 ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[2] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.312     ; 2.563      ;
; 2.678 ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[6] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.338     ; 2.541      ;
; 2.685 ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[3] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.338     ; 2.548      ;
; 2.696 ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[1] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.312     ; 2.585      ;
; 2.697 ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[2] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.312     ; 2.586      ;
; 2.700 ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[1] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.312     ; 2.589      ;
; 2.720 ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[3] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.311     ; 2.610      ;
; 2.726 ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[3] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.338     ; 2.589      ;
; 2.753 ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[3] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.338     ; 2.616      ;
; 2.799 ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[6] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.311     ; 2.689      ;
; 2.810 ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[5] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.312     ; 2.699      ;
; 2.819 ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.339     ; 2.681      ;
; 2.823 ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.339     ; 2.685      ;
; 2.834 ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[3] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.311     ; 2.724      ;
; 2.836 ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[0] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.311     ; 2.726      ;
; 2.878 ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[5] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.339     ; 2.740      ;
; 2.914 ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[0] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.311     ; 2.804      ;
; 2.931 ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[4] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.338     ; 2.794      ;
; 2.931 ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[6] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.338     ; 2.794      ;
; 2.956 ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[0] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.338     ; 2.819      ;
; 2.989 ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[0] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.311     ; 2.879      ;
; 3.011 ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[6] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.338     ; 2.874      ;
; 3.067 ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[6] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.311     ; 2.957      ;
; 3.096 ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[4] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.311     ; 2.986      ;
; 3.162 ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[0] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.338     ; 3.025      ;
; 3.189 ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[4] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.311     ; 3.079      ;
; 3.261 ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[4] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.338     ; 3.124      ;
; 3.272 ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[6] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.311     ; 3.162      ;
; 3.317 ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[0] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.338     ; 3.180      ;
; 3.569 ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[4] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.311     ; 3.459      ;
; 3.591 ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[4] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; -0.338     ; 3.454      ;
+-------+------------------------------------------+----------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_manager:U5|clock_1MHz'                                                                                                                   ;
+-------+-------------------------------+-------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.353 ; cpu:U1|control:U1|IR[9]       ; cpu:U1|control:U1|IR[9]       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; cpu:U1|control:U1|reg[6][8]   ; cpu:U1|control:U1|reg[6][8]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; cpu:U1|control:U1|reg[6][9]   ; cpu:U1|control:U1|reg[6][9]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; cpu:U1|control:U1|IR[1]       ; cpu:U1|control:U1|IR[1]       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; cpu:U1|control:U1|reg[1][2]   ; cpu:U1|control:U1|reg[1][2]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; cpu:U1|control:U1|reg[3][2]   ; cpu:U1|control:U1|reg[3][2]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; cpu:U1|control:U1|reg[3][6]   ; cpu:U1|control:U1|reg[3][6]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; cpu:U1|control:U1|reg[1][6]   ; cpu:U1|control:U1|reg[1][6]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; cpu:U1|control:U1|reg[7][6]   ; cpu:U1|control:U1|reg[7][6]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; cpu:U1|control:U1|reg[0][2]   ; cpu:U1|control:U1|reg[0][2]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; cpu:U1|control:U1|reg[2][2]   ; cpu:U1|control:U1|reg[2][2]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; cpu:U1|control:U1|reg[2][6]   ; cpu:U1|control:U1|reg[2][6]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; cpu:U1|control:U1|reg[0][6]   ; cpu:U1|control:U1|reg[0][6]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; cpu:U1|control:U1|reg[7][7]   ; cpu:U1|control:U1|reg[7][7]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; cpu:U1|control:U1|reg[6][7]   ; cpu:U1|control:U1|reg[6][7]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; cpu:U1|control:U1|reg[1][14]  ; cpu:U1|control:U1|reg[1][14]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; cpu:U1|control:U1|reg[3][14]  ; cpu:U1|control:U1|reg[3][14]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; cpu:U1|control:U1|reg[6][14]  ; cpu:U1|control:U1|reg[6][14]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; cpu:U1|control:U1|reg[7][14]  ; cpu:U1|control:U1|reg[7][14]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; cpu:U1|control:U1|reg[3][15]  ; cpu:U1|control:U1|reg[3][15]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; cpu:U1|control:U1|reg[2][14]  ; cpu:U1|control:U1|reg[2][14]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; cpu:U1|control:U1|reg[0][14]  ; cpu:U1|control:U1|reg[0][14]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; cpu:U1|control:U1|reg[5][14]  ; cpu:U1|control:U1|reg[5][14]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; cpu:U1|control:U1|reg[4][14]  ; cpu:U1|control:U1|reg[4][14]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; cpu:U1|control:U1|M2[15]      ; cpu:U1|control:U1|M2[15]      ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; cpu:U1|control:U1|reg[2][15]  ; cpu:U1|control:U1|reg[2][15]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; cpu:U1|control:U1|reg[0][15]  ; cpu:U1|control:U1|reg[0][15]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; cpu:U1|control:U1|reg[4][13]  ; cpu:U1|control:U1|reg[4][13]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; cpu:U1|control:U1|reg[5][13]  ; cpu:U1|control:U1|reg[5][13]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; cpu:U1|control:U1|reg[1][12]  ; cpu:U1|control:U1|reg[1][12]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; cpu:U1|control:U1|reg[3][12]  ; cpu:U1|control:U1|reg[3][12]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; cpu:U1|control:U1|M2[12]      ; cpu:U1|control:U1|M2[12]      ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; cpu:U1|control:U1|reg[0][12]  ; cpu:U1|control:U1|reg[0][12]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; cpu:U1|control:U1|reg[2][12]  ; cpu:U1|control:U1|reg[2][12]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; cpu:U1|control:U1|IR[3]       ; cpu:U1|control:U1|IR[3]       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; cpu:U1|control:U1|reg[6][1]   ; cpu:U1|control:U1|reg[6][1]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; cpu:U1|control:U1|reg[7][1]   ; cpu:U1|control:U1|reg[7][1]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; cpu:U1|control:U1|reg[1][3]   ; cpu:U1|control:U1|reg[1][3]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; cpu:U1|control:U1|reg[3][3]   ; cpu:U1|control:U1|reg[3][3]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; cpu:U1|control:U1|reg[3][4]   ; cpu:U1|control:U1|reg[3][4]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; cpu:U1|control:U1|reg[1][4]   ; cpu:U1|control:U1|reg[1][4]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; cpu:U1|control:U1|reg[6][4]   ; cpu:U1|control:U1|reg[6][4]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; cpu:U1|control:U1|reg[7][4]   ; cpu:U1|control:U1|reg[7][4]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; cpu:U1|control:U1|reg[4][1]   ; cpu:U1|control:U1|reg[4][1]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; cpu:U1|control:U1|reg[5][1]   ; cpu:U1|control:U1|reg[5][1]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; cpu:U1|control:U1|reg[0][3]   ; cpu:U1|control:U1|reg[0][3]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; cpu:U1|control:U1|reg[2][3]   ; cpu:U1|control:U1|reg[2][3]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; cpu:U1|control:U1|reg[2][4]   ; cpu:U1|control:U1|reg[2][4]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; cpu:U1|control:U1|reg[0][4]   ; cpu:U1|control:U1|reg[0][4]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; cpu:U1|control:U1|reg[4][4]   ; cpu:U1|control:U1|reg[4][4]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; cpu:U1|control:U1|reg[5][4]   ; cpu:U1|control:U1|reg[5][4]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; cpu:U1|control:U1|reg[7][5]   ; cpu:U1|control:U1|reg[7][5]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; cpu:U1|control:U1|reg[6][5]   ; cpu:U1|control:U1|reg[6][5]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; cpu:U1|control:U1|FR[15]~reg0 ; cpu:U1|control:U1|FR[15]~reg0 ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; cpu:U1|control:U1|reg[5][5]   ; cpu:U1|control:U1|reg[5][5]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; cpu:U1|control:U1|reg[4][5]   ; cpu:U1|control:U1|reg[4][5]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.073      ; 0.597      ;
; 0.354 ; cpu:U1|control:U1|IR[10]      ; cpu:U1|control:U1|IR[10]      ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; cpu:U1|control:U1|IR[8]       ; cpu:U1|control:U1|IR[8]       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; cpu:U1|control:U1|reg[7][8]   ; cpu:U1|control:U1|reg[7][8]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; cpu:U1|control:U1|IR[7]       ; cpu:U1|control:U1|IR[7]       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; cpu:U1|control:U1|reg[1][8]   ; cpu:U1|control:U1|reg[1][8]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; cpu:U1|control:U1|reg[3][8]   ; cpu:U1|control:U1|reg[3][8]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; cpu:U1|control:U1|IR[14]      ; cpu:U1|control:U1|IR[14]      ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; cpu:U1|control:U1|M2[8]       ; cpu:U1|control:U1|M2[8]       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; cpu:U1|control:U1|reg[4][8]   ; cpu:U1|control:U1|reg[4][8]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; cpu:U1|control:U1|reg[5][8]   ; cpu:U1|control:U1|reg[5][8]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; cpu:U1|control:U1|reg[0][8]   ; cpu:U1|control:U1|reg[0][8]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; cpu:U1|control:U1|reg[2][8]   ; cpu:U1|control:U1|reg[2][8]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; cpu:U1|control:U1|reg[7][9]   ; cpu:U1|control:U1|reg[7][9]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; cpu:U1|control:U1|reg[1][9]   ; cpu:U1|control:U1|reg[1][9]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; cpu:U1|control:U1|reg[3][9]   ; cpu:U1|control:U1|reg[3][9]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; cpu:U1|control:U1|reg[7][11]  ; cpu:U1|control:U1|reg[7][11]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; cpu:U1|control:U1|reg[6][11]  ; cpu:U1|control:U1|reg[6][11]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; cpu:U1|control:U1|reg[3][11]  ; cpu:U1|control:U1|reg[3][11]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; cpu:U1|control:U1|reg[1][11]  ; cpu:U1|control:U1|reg[1][11]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; cpu:U1|control:U1|selM2[0]    ; cpu:U1|control:U1|selM2[0]    ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; cpu:U1|control:U1|reg[5][10]  ; cpu:U1|control:U1|reg[5][10]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; cpu:U1|control:U1|reg[5][9]   ; cpu:U1|control:U1|reg[5][9]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; cpu:U1|control:U1|reg[4][9]   ; cpu:U1|control:U1|reg[4][9]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; cpu:U1|control:U1|M2[9]       ; cpu:U1|control:U1|M2[9]       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; cpu:U1|control:U1|reg[0][9]   ; cpu:U1|control:U1|reg[0][9]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; cpu:U1|control:U1|reg[2][9]   ; cpu:U1|control:U1|reg[2][9]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; cpu:U1|control:U1|reg[4][11]  ; cpu:U1|control:U1|reg[4][11]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; cpu:U1|control:U1|reg[5][11]  ; cpu:U1|control:U1|reg[5][11]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; cpu:U1|control:U1|reg[2][11]  ; cpu:U1|control:U1|reg[2][11]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; cpu:U1|control:U1|IR[6]       ; cpu:U1|control:U1|IR[6]       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; cpu:U1|control:U1|IR[0]       ; cpu:U1|control:U1|IR[0]       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; cpu:U1|control:U1|reg[1][0]   ; cpu:U1|control:U1|reg[1][0]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; cpu:U1|control:U1|reg[3][0]   ; cpu:U1|control:U1|reg[3][0]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; cpu:U1|control:U1|reg[6][0]   ; cpu:U1|control:U1|reg[6][0]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; cpu:U1|control:U1|reg[7][0]   ; cpu:U1|control:U1|reg[7][0]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; cpu:U1|control:U1|reg[7][3]   ; cpu:U1|control:U1|reg[7][3]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; cpu:U1|control:U1|reg[6][3]   ; cpu:U1|control:U1|reg[6][3]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; cpu:U1|control:U1|IR[5]       ; cpu:U1|control:U1|IR[5]       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; cpu:U1|control:U1|FR[9]~reg0  ; cpu:U1|control:U1|FR[9]~reg0  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; cpu:U1|control:U1|MAR[0]      ; cpu:U1|control:U1|MAR[0]      ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; cpu:U1|control:U1|MAR[2]      ; cpu:U1|control:U1|MAR[2]      ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; cpu:U1|control:U1|MAR[5]      ; cpu:U1|control:U1|MAR[5]      ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; cpu:U1|control:U1|MAR[6]      ; cpu:U1|control:U1|MAR[6]      ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; cpu:U1|control:U1|MAR[10]     ; cpu:U1|control:U1|MAR[10]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.072      ; 0.597      ;
+-------+-------------------------------+-------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_manager:U5|clock_10Khz_int'                                                                                                                            ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.354 ; clock_manager:U5|clock_1Khz_int ; clock_manager:U5|clock_1Khz_int ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_manager:U5|count_1Khz[1]  ; clock_manager:U5|count_1Khz[1]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; clock_manager:U5|count_1Khz[2]  ; clock_manager:U5|count_1Khz[2]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 0.000        ; 0.072      ; 0.597      ;
; 0.365 ; clock_manager:U5|count_1Khz[0]  ; clock_manager:U5|count_1Khz[0]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 0.000        ; 0.072      ; 0.608      ;
; 0.385 ; clock_manager:U5|count_1Khz[2]  ; clock_manager:U5|count_1Khz[0]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 0.000        ; 0.072      ; 0.628      ;
; 0.395 ; clock_manager:U5|count_1Khz[0]  ; clock_manager:U5|clock_1Khz_int ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 0.000        ; 0.072      ; 0.638      ;
; 0.395 ; clock_manager:U5|count_1Khz[0]  ; clock_manager:U5|count_1Khz[1]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 0.000        ; 0.072      ; 0.638      ;
; 0.410 ; clock_manager:U5|count_1Khz[1]  ; clock_manager:U5|count_1Khz[2]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 0.000        ; 0.072      ; 0.653      ;
; 0.596 ; clock_manager:U5|count_1Khz[0]  ; clock_manager:U5|count_1Khz[2]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 0.000        ; 0.072      ; 0.839      ;
; 0.614 ; clock_manager:U5|count_1Khz[1]  ; clock_manager:U5|count_1Khz[0]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 0.000        ; 0.072      ; 0.857      ;
; 0.658 ; clock_manager:U5|count_1Khz[2]  ; clock_manager:U5|clock_1Khz_int ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 0.000        ; 0.072      ; 0.901      ;
; 0.805 ; clock_manager:U5|count_1Khz[1]  ; clock_manager:U5|clock_1Khz_int ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 0.000        ; 0.072      ; 1.048      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'ps2_keyboard:U3|keyboard:U1|scan_ready'                                                                                                                         ;
+--------+------------------------------------+-----------------------------------+-----------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                           ; Launch Clock                ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-----------------------------------+-----------------------------+----------------------------------------+--------------+------------+------------+
; -2.445 ; ps2_keyboard:U3|dec_keyboard:U2|f2 ; ps2_keyboard:U3|dec_keyboard:U2|f ; clock_manager:U5|clock_1KHz ; ps2_keyboard:U3|keyboard:U1|scan_ready ; 1.000        ; -2.014     ; 1.440      ;
+--------+------------------------------------+-----------------------------------+-----------------------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'ps2_keyboard:U3|keyboard:U1|ready_set'                                                                                                                                            ;
+-------+----------------------------------------+----------------------------------------+----------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock                           ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+----------------------------------------+---------------------------------------+--------------+------------+------------+
; 0.190 ; ps2_keyboard:U3|keyboard:U1|scan_ready ; ps2_keyboard:U3|keyboard:U1|scan_ready ; ps2_keyboard:U3|keyboard:U1|scan_ready ; ps2_keyboard:U3|keyboard:U1|ready_set ; 0.500        ; 1.202      ; 1.744      ;
; 0.657 ; ps2_keyboard:U3|keyboard:U1|scan_ready ; ps2_keyboard:U3|keyboard:U1|scan_ready ; ps2_keyboard:U3|keyboard:U1|scan_ready ; ps2_keyboard:U3|keyboard:U1|ready_set ; 1.000        ; 1.202      ; 1.777      ;
+-------+----------------------------------------+----------------------------------------+----------------------------------------+---------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'ps2_keyboard:U3|keyboard:U1|ready_set'                                                                                                                                             ;
+-------+----------------------------------------+----------------------------------------+----------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock                           ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+----------------------------------------+---------------------------------------+--------------+------------+------------+
; 0.052 ; ps2_keyboard:U3|keyboard:U1|scan_ready ; ps2_keyboard:U3|keyboard:U1|scan_ready ; ps2_keyboard:U3|keyboard:U1|scan_ready ; ps2_keyboard:U3|keyboard:U1|ready_set ; 0.000        ; 1.270      ; 1.706      ;
; 0.518 ; ps2_keyboard:U3|keyboard:U1|scan_ready ; ps2_keyboard:U3|keyboard:U1|scan_ready ; ps2_keyboard:U3|keyboard:U1|scan_ready ; ps2_keyboard:U3|keyboard:U1|ready_set ; -0.500       ; 1.270      ; 1.672      ;
+-------+----------------------------------------+----------------------------------------+----------------------------------------+---------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'ps2_keyboard:U3|keyboard:U1|scan_ready'                                                                                                                         ;
+-------+------------------------------------+-----------------------------------+-----------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                           ; Launch Clock                ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+-----------------------------------+-----------------------------+----------------------------------------+--------------+------------+------------+
; 2.995 ; ps2_keyboard:U3|dec_keyboard:U2|f2 ; ps2_keyboard:U3|dec_keyboard:U2|f ; clock_manager:U5|clock_1KHz ; ps2_keyboard:U3|keyboard:U1|scan_ready ; 0.000        ; -1.834     ; 1.342      ;
+-------+------------------------------------+-----------------------------------+-----------------------------+----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                  ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                                                                                  ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLOCK_50 ; Rise       ; CLOCK_50                                                                                                ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a0                      ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a0~porta_we_reg         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a1                      ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a10                     ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a100                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a100~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a100~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a100~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a101                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a101~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a101~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a101~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a102                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a102~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a102~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a102~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a103                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a103~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a103~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a103~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a104                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a104~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a104~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a104~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a105                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a105~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a105~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a105~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a106                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a106~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a106~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a106~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a107                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a107~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a107~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a107~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a108                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a108~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a108~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a108~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a109                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a109~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a109~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a109~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a10~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a10~porta_we_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a11                     ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a110                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a110~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a110~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a110~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a111                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a111~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a111~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a111~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a112                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a112~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a112~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a112~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a113                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a113~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a113~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a113~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a114                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a114~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a114~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a114~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a115                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a115~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a115~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a115~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a116                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a116~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a116~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a116~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a117                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a117~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a117~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a117~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a118                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a118~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a118~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a118~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a119                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a119~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a119~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a119~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a11~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a11~porta_datain_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a11~porta_we_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a12                     ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a120                    ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a120~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a120~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a120~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a121                    ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock_manager:U5|clock_1MHz'                                                        ;
+--------+--------------+----------------+------------+-----------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                       ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------+-----------------------------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|Y[0]        ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|Y[10]       ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|Y[11]       ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|Y[12]       ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|Y[13]       ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|Y[14]       ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|Y[15]       ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|Y[1]        ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|Y[2]        ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|Y[3]        ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|Y[4]        ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|Y[5]        ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|Y[6]        ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|Y[7]        ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|Y[8]        ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|Y[9]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|DecSP       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|FR[0]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|FR[10]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|FR[11]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|FR[12]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|FR[13]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|FR[14]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|FR[15]~reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|FR[1]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|FR[2]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|FR[3]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|FR[4]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|FR[5]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|FR[6]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|FR[7]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|FR[8]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|FR[9]~reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|IR[0]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|IR[10]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|IR[11]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|IR[12]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|IR[13]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|IR[14]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|IR[15]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|IR[1]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|IR[2]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|IR[3]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|IR[4]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|IR[5]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|IR[6]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|IR[7]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|IR[8]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|IR[9]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|IncPC       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|IncSP       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|LoadIR      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|LoadMAR     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|LoadPC      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|LoadReg[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|LoadReg[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|LoadReg[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|LoadReg[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|LoadReg[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|LoadReg[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|LoadReg[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|LoadReg[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|LoadSP      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M2[0]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M2[10]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M2[11]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M2[12]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M2[13]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M2[14]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M2[15]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M2[1]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M2[2]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M2[3]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M2[4]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M2[5]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M2[6]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M2[7]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M2[8]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M2[9]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M4[0]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M4[10]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M4[11]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M4[12]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M4[13]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M4[14]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M4[15]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M4[1]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M4[2]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M4[3]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M4[4]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M4[5]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M4[6]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M4[7]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M4[8]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M4[9]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|MAR[0]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|MAR[10]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|MAR[11]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|MAR[12]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|MAR[13]     ;
+--------+--------------+----------------+------------+-----------------------------+------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'PS2_CLK'                                                                         ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; PS2_CLK ; Rise       ; PS2_CLK                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|INCNT[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|INCNT[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|INCNT[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|INCNT[3]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|READ_CHAR    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[5]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[6]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[7]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[8]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|ready_set    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ;
; 0.162  ; 0.348        ; 0.186          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ;
; 0.165  ; 0.351        ; 0.186          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ;
; 0.165  ; 0.351        ; 0.186          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ;
; 0.165  ; 0.351        ; 0.186          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ;
; 0.166  ; 0.352        ; 0.186          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ;
; 0.166  ; 0.352        ; 0.186          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ;
; 0.166  ; 0.352        ; 0.186          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ;
; 0.166  ; 0.352        ; 0.186          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ;
; 0.167  ; 0.353        ; 0.186          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[0]   ;
; 0.167  ; 0.353        ; 0.186          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[1]   ;
; 0.167  ; 0.353        ; 0.186          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[2]   ;
; 0.167  ; 0.353        ; 0.186          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[3]   ;
; 0.167  ; 0.353        ; 0.186          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[4]   ;
; 0.167  ; 0.353        ; 0.186          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[5]   ;
; 0.167  ; 0.353        ; 0.186          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[6]   ;
; 0.167  ; 0.353        ; 0.186          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[7]   ;
; 0.167  ; 0.353        ; 0.186          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[8]   ;
; 0.178  ; 0.364        ; 0.186          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|INCNT[0]     ;
; 0.178  ; 0.364        ; 0.186          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|INCNT[1]     ;
; 0.178  ; 0.364        ; 0.186          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|INCNT[2]     ;
; 0.178  ; 0.364        ; 0.186          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|INCNT[3]     ;
; 0.178  ; 0.364        ; 0.186          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|READ_CHAR    ;
; 0.183  ; 0.369        ; 0.186          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|ready_set    ;
; 0.309  ; 0.309        ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|scan_code[7]|clk                   ;
; 0.313  ; 0.313        ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|scan_code[0]|clk                   ;
; 0.313  ; 0.313        ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|scan_code[1]|clk                   ;
; 0.313  ; 0.313        ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|scan_code[2]|clk                   ;
; 0.313  ; 0.313        ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|scan_code[3]|clk                   ;
; 0.313  ; 0.313        ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|scan_code[4]|clk                   ;
; 0.313  ; 0.313        ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|scan_code[5]|clk                   ;
; 0.313  ; 0.313        ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|scan_code[6]|clk                   ;
; 0.314  ; 0.314        ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|SHIFTIN[0]|clk                     ;
; 0.314  ; 0.314        ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|SHIFTIN[1]|clk                     ;
; 0.314  ; 0.314        ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|SHIFTIN[2]|clk                     ;
; 0.314  ; 0.314        ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|SHIFTIN[3]|clk                     ;
; 0.314  ; 0.314        ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|SHIFTIN[4]|clk                     ;
; 0.314  ; 0.314        ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|SHIFTIN[5]|clk                     ;
; 0.314  ; 0.314        ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|SHIFTIN[6]|clk                     ;
; 0.314  ; 0.314        ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|SHIFTIN[7]|clk                     ;
; 0.314  ; 0.314        ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|SHIFTIN[8]|clk                     ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|INCNT[0]|clk                       ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|INCNT[1]|clk                       ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|INCNT[2]|clk                       ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|INCNT[3]|clk                       ;
; 0.325  ; 0.325        ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|READ_CHAR|clk                      ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; PS2_CLK~input|o                          ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|ready_set|clk                      ;
; 0.412  ; 0.630        ; 0.218          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|ready_set    ;
; 0.417  ; 0.635        ; 0.218          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|READ_CHAR    ;
; 0.418  ; 0.636        ; 0.218          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|INCNT[0]     ;
; 0.418  ; 0.636        ; 0.218          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|INCNT[1]     ;
; 0.418  ; 0.636        ; 0.218          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|INCNT[2]     ;
; 0.418  ; 0.636        ; 0.218          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|INCNT[3]     ;
; 0.428  ; 0.646        ; 0.218          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[0]   ;
; 0.428  ; 0.646        ; 0.218          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[1]   ;
; 0.428  ; 0.646        ; 0.218          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[2]   ;
; 0.428  ; 0.646        ; 0.218          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[3]   ;
; 0.428  ; 0.646        ; 0.218          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[4]   ;
; 0.428  ; 0.646        ; 0.218          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[5]   ;
; 0.428  ; 0.646        ; 0.218          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[6]   ;
; 0.428  ; 0.646        ; 0.218          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[7]   ;
; 0.428  ; 0.646        ; 0.218          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[8]   ;
; 0.429  ; 0.647        ; 0.218          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ;
; 0.429  ; 0.647        ; 0.218          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ;
; 0.429  ; 0.647        ; 0.218          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ;
; 0.429  ; 0.647        ; 0.218          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ;
; 0.429  ; 0.647        ; 0.218          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ;
; 0.429  ; 0.647        ; 0.218          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ;
; 0.429  ; 0.647        ; 0.218          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ;
; 0.433  ; 0.651        ; 0.218          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PS2_CLK ; Rise       ; PS2_CLK~input|i                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; PS2_CLK~input|i                          ;
; 0.669  ; 0.669        ; 0.000          ; High Pulse Width ; PS2_CLK ; Rise       ; U3|U1|ready_set|clk                      ;
; 0.672  ; 0.672        ; 0.000          ; High Pulse Width ; PS2_CLK ; Rise       ; PS2_CLK~input|o                          ;
; 0.674  ; 0.674        ; 0.000          ; High Pulse Width ; PS2_CLK ; Rise       ; U3|U1|INCNT[0]|clk                       ;
; 0.674  ; 0.674        ; 0.000          ; High Pulse Width ; PS2_CLK ; Rise       ; U3|U1|INCNT[1]|clk                       ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]'                                                                ;
+--------+--------------+----------------+------------+--------------------------------------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                                                        ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------+--------------------------------------------------------------+------------+---------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|CHARADDR[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|CHARADDR[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|CHARADDR[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|CHARADDR[3]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|CHARADDR[4]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|CHARADDR[5]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|CHARADDR[6]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|CHARADDR[7]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|CHARADDR[8]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|CHARADDR[9]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[10]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[11]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[12]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[13]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[14]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[15]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[16]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[17]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[18]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[19]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[20]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[4]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[5]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[6]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[7]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[8]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[9]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA_QUEUE      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|LNAUX[3]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|LNCNT[0]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|LNCNT[1]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|LNCNT[2]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|LNCNT[3]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[0]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[10]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[11]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[12]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[13]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[14]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[15]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[16]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[17]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[18]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[19]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[1]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[20]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[2]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[3]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[4]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[5]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[6]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[7]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[8]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[9]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PIXCNT[0]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PIXCNT[1]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PIXCNT[2]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PIXCNT[3]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[3]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[4]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[5]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[6]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[0]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[1]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[2]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[3]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVSIZE        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[3]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[4]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[5]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[3]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[4]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|STATE[0]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|STATE[1]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|STATE[2]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|XP[3]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|XP[4]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|XP[5]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|XP[6]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|XP[7]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|XP[8]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|YP[3]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|YP[4]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|YP[5]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|YP[6]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|YP[7]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|HSYNC ;
+--------+--------------+----------------+------------+--------------------------------------------------------------+------------+---------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ps2_keyboard:U3|dec_keyboard:U2|f3'                                                                             ;
+--------+--------------+----------------+------------------+------------------------------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+------------------------------------+------------+----------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ;
; 0.261  ; 0.479        ; 0.218          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[0] ;
; 0.261  ; 0.479        ; 0.218          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[1] ;
; 0.261  ; 0.479        ; 0.218          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[2] ;
; 0.261  ; 0.479        ; 0.218          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[3] ;
; 0.261  ; 0.479        ; 0.218          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[4] ;
; 0.261  ; 0.479        ; 0.218          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[5] ;
; 0.261  ; 0.479        ; 0.218          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[6] ;
; 0.261  ; 0.479        ; 0.218          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[7] ;
; 0.261  ; 0.479        ; 0.218          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ;
; 0.261  ; 0.479        ; 0.218          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ;
; 0.334  ; 0.520        ; 0.186          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[0] ;
; 0.334  ; 0.520        ; 0.186          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[1] ;
; 0.334  ; 0.520        ; 0.186          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[2] ;
; 0.334  ; 0.520        ; 0.186          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[3] ;
; 0.334  ; 0.520        ; 0.186          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[4] ;
; 0.334  ; 0.520        ; 0.186          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[5] ;
; 0.334  ; 0.520        ; 0.186          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[6] ;
; 0.334  ; 0.520        ; 0.186          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[7] ;
; 0.334  ; 0.520        ; 0.186          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ;
; 0.334  ; 0.520        ; 0.186          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|f3~clkctrl|inclk[0]                    ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|f3~clkctrl|outclk                      ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|bin_digit[0]|clk                       ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|bin_digit[1]|clk                       ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|bin_digit[2]|clk                       ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|bin_digit[3]|clk                       ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|bin_digit[4]|clk                       ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|bin_digit[5]|clk                       ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|bin_digit[6]|clk                       ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|bin_digit[7]|clk                       ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|cc[0]|clk                              ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|cc[1]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|f3|q                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|f3|q                                   ;
; 0.518  ; 0.518        ; 0.000          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|bin_digit[0]|clk                       ;
; 0.518  ; 0.518        ; 0.000          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|bin_digit[1]|clk                       ;
; 0.518  ; 0.518        ; 0.000          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|bin_digit[2]|clk                       ;
; 0.518  ; 0.518        ; 0.000          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|bin_digit[3]|clk                       ;
; 0.518  ; 0.518        ; 0.000          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|bin_digit[4]|clk                       ;
; 0.518  ; 0.518        ; 0.000          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|bin_digit[5]|clk                       ;
; 0.518  ; 0.518        ; 0.000          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|bin_digit[6]|clk                       ;
; 0.518  ; 0.518        ; 0.000          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|bin_digit[7]|clk                       ;
; 0.518  ; 0.518        ; 0.000          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|cc[0]|clk                              ;
; 0.518  ; 0.518        ; 0.000          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|cc[1]|clk                              ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|f3~clkctrl|inclk[0]                    ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|f3~clkctrl|outclk                      ;
+--------+--------------+----------------+------------------+------------------------------------+------------+----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock_manager:U5|clock_25Mhz_int'                                                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|clock_1KHz         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|clock_1MHz         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|clock_1Mhz_int     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[0]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[1]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[2]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[3]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[4]      ;
; 0.232  ; 0.450        ; 0.218          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|clock_1MHz         ;
; 0.232  ; 0.450        ; 0.218          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|clock_1Mhz_int     ;
; 0.232  ; 0.450        ; 0.218          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[0]      ;
; 0.232  ; 0.450        ; 0.218          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[1]      ;
; 0.232  ; 0.450        ; 0.218          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[2]      ;
; 0.232  ; 0.450        ; 0.218          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[3]      ;
; 0.232  ; 0.450        ; 0.218          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[4]      ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|clock_1KHz         ;
; 0.361  ; 0.547        ; 0.186          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|clock_1KHz         ;
; 0.362  ; 0.548        ; 0.186          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|clock_1MHz         ;
; 0.362  ; 0.548        ; 0.186          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|clock_1Mhz_int     ;
; 0.362  ; 0.548        ; 0.186          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[0]      ;
; 0.362  ; 0.548        ; 0.186          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[1]      ;
; 0.362  ; 0.548        ; 0.186          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[2]      ;
; 0.362  ; 0.548        ; 0.186          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[3]      ;
; 0.362  ; 0.548        ; 0.186          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[4]      ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_1MHz|clk                   ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_1Mhz_int|clk               ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|count_1Mhz[0]|clk                ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|count_1Mhz[1]|clk                ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|count_1Mhz[2]|clk                ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|count_1Mhz[3]|clk                ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|count_1Mhz[4]|clk                ;
; 0.491  ; 0.491        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_1KHz|clk                   ;
; 0.499  ; 0.499        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_25Mhz_int~clkctrl|inclk[0] ;
; 0.499  ; 0.499        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_25Mhz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_25Mhz_int|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_25Mhz_int|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_25Mhz_int~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_25Mhz_int~clkctrl|outclk   ;
; 0.508  ; 0.508        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_1KHz|clk                   ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_1MHz|clk                   ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_1Mhz_int|clk               ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|count_1Mhz[0]|clk                ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|count_1Mhz[1]|clk                ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|count_1Mhz[2]|clk                ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|count_1Mhz[3]|clk                ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|count_1Mhz[4]|clk                ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock_manager:U5|clock_100Khz_int'                                                                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_manager:U5|clock_100Khz_int ; Rise       ; clock_manager:U5|clock_10Khz_int     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_manager:U5|clock_100Khz_int ; Rise       ; clock_manager:U5|count_10Khz[0]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_manager:U5|clock_100Khz_int ; Rise       ; clock_manager:U5|count_10Khz[1]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_manager:U5|clock_100Khz_int ; Rise       ; clock_manager:U5|count_10Khz[2]      ;
; 0.275  ; 0.493        ; 0.218          ; High Pulse Width ; clock_manager:U5|clock_100Khz_int ; Rise       ; clock_manager:U5|clock_10Khz_int     ;
; 0.275  ; 0.493        ; 0.218          ; High Pulse Width ; clock_manager:U5|clock_100Khz_int ; Rise       ; clock_manager:U5|count_10Khz[0]      ;
; 0.275  ; 0.493        ; 0.218          ; High Pulse Width ; clock_manager:U5|clock_100Khz_int ; Rise       ; clock_manager:U5|count_10Khz[1]      ;
; 0.275  ; 0.493        ; 0.218          ; High Pulse Width ; clock_manager:U5|clock_100Khz_int ; Rise       ; clock_manager:U5|count_10Khz[2]      ;
; 0.320  ; 0.506        ; 0.186          ; Low Pulse Width  ; clock_manager:U5|clock_100Khz_int ; Rise       ; clock_manager:U5|clock_10Khz_int     ;
; 0.320  ; 0.506        ; 0.186          ; Low Pulse Width  ; clock_manager:U5|clock_100Khz_int ; Rise       ; clock_manager:U5|count_10Khz[0]      ;
; 0.320  ; 0.506        ; 0.186          ; Low Pulse Width  ; clock_manager:U5|clock_100Khz_int ; Rise       ; clock_manager:U5|count_10Khz[1]      ;
; 0.320  ; 0.506        ; 0.186          ; Low Pulse Width  ; clock_manager:U5|clock_100Khz_int ; Rise       ; clock_manager:U5|count_10Khz[2]      ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_100Khz_int ; Rise       ; U5|clock_100Khz_int~clkctrl|inclk[0] ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_100Khz_int ; Rise       ; U5|clock_100Khz_int~clkctrl|outclk   ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_100Khz_int ; Rise       ; U5|clock_10Khz_int|clk               ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_100Khz_int ; Rise       ; U5|count_10Khz[0]|clk                ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_100Khz_int ; Rise       ; U5|count_10Khz[1]|clk                ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_100Khz_int ; Rise       ; U5|count_10Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_100Khz_int ; Rise       ; U5|clock_100Khz_int|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_100Khz_int ; Rise       ; U5|clock_100Khz_int|q                ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_100Khz_int ; Rise       ; U5|clock_10Khz_int|clk               ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_100Khz_int ; Rise       ; U5|count_10Khz[0]|clk                ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_100Khz_int ; Rise       ; U5|count_10Khz[1]|clk                ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_100Khz_int ; Rise       ; U5|count_10Khz[2]|clk                ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_100Khz_int ; Rise       ; U5|clock_100Khz_int~clkctrl|inclk[0] ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_100Khz_int ; Rise       ; U5|clock_100Khz_int~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock_manager:U5|clock_10Khz_int'                                                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_manager:U5|clock_10Khz_int ; Rise       ; clock_manager:U5|clock_1Khz_int     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_manager:U5|clock_10Khz_int ; Rise       ; clock_manager:U5|count_1Khz[0]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_manager:U5|clock_10Khz_int ; Rise       ; clock_manager:U5|count_1Khz[1]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_manager:U5|clock_10Khz_int ; Rise       ; clock_manager:U5|count_1Khz[2]      ;
; 0.247  ; 0.465        ; 0.218          ; High Pulse Width ; clock_manager:U5|clock_10Khz_int ; Rise       ; clock_manager:U5|clock_1Khz_int     ;
; 0.247  ; 0.465        ; 0.218          ; High Pulse Width ; clock_manager:U5|clock_10Khz_int ; Rise       ; clock_manager:U5|count_1Khz[0]      ;
; 0.247  ; 0.465        ; 0.218          ; High Pulse Width ; clock_manager:U5|clock_10Khz_int ; Rise       ; clock_manager:U5|count_1Khz[1]      ;
; 0.247  ; 0.465        ; 0.218          ; High Pulse Width ; clock_manager:U5|clock_10Khz_int ; Rise       ; clock_manager:U5|count_1Khz[2]      ;
; 0.347  ; 0.533        ; 0.186          ; Low Pulse Width  ; clock_manager:U5|clock_10Khz_int ; Rise       ; clock_manager:U5|clock_1Khz_int     ;
; 0.347  ; 0.533        ; 0.186          ; Low Pulse Width  ; clock_manager:U5|clock_10Khz_int ; Rise       ; clock_manager:U5|count_1Khz[0]      ;
; 0.347  ; 0.533        ; 0.186          ; Low Pulse Width  ; clock_manager:U5|clock_10Khz_int ; Rise       ; clock_manager:U5|count_1Khz[1]      ;
; 0.347  ; 0.533        ; 0.186          ; Low Pulse Width  ; clock_manager:U5|clock_10Khz_int ; Rise       ; clock_manager:U5|count_1Khz[2]      ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_10Khz_int ; Rise       ; U5|clock_10Khz_int~clkctrl|inclk[0] ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_10Khz_int ; Rise       ; U5|clock_10Khz_int~clkctrl|outclk   ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_10Khz_int ; Rise       ; U5|clock_1Khz_int|clk               ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_10Khz_int ; Rise       ; U5|count_1Khz[0]|clk                ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_10Khz_int ; Rise       ; U5|count_1Khz[1]|clk                ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_10Khz_int ; Rise       ; U5|count_1Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_10Khz_int ; Rise       ; U5|clock_10Khz_int|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_10Khz_int ; Rise       ; U5|clock_10Khz_int|q                ;
; 0.505  ; 0.505        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_10Khz_int ; Rise       ; U5|clock_1Khz_int|clk               ;
; 0.505  ; 0.505        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_10Khz_int ; Rise       ; U5|count_1Khz[0]|clk                ;
; 0.505  ; 0.505        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_10Khz_int ; Rise       ; U5|count_1Khz[1]|clk                ;
; 0.505  ; 0.505        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_10Khz_int ; Rise       ; U5|count_1Khz[2]|clk                ;
; 0.508  ; 0.508        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_10Khz_int ; Rise       ; U5|clock_10Khz_int~clkctrl|inclk[0] ;
; 0.508  ; 0.508        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_10Khz_int ; Rise       ; U5|clock_10Khz_int~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock_manager:U5|clock_1Mhz_int'                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_manager:U5|clock_1Mhz_int ; Rise       ; clock_manager:U5|clock_100Khz_int  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_manager:U5|clock_1Mhz_int ; Rise       ; clock_manager:U5|count_100Khz[0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_manager:U5|clock_1Mhz_int ; Rise       ; clock_manager:U5|count_100Khz[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_manager:U5|clock_1Mhz_int ; Rise       ; clock_manager:U5|count_100Khz[2]   ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; clock_manager:U5|clock_1Mhz_int ; Rise       ; clock_manager:U5|clock_100Khz_int  ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; clock_manager:U5|clock_1Mhz_int ; Rise       ; clock_manager:U5|count_100Khz[0]   ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; clock_manager:U5|clock_1Mhz_int ; Rise       ; clock_manager:U5|count_100Khz[1]   ;
; 0.234  ; 0.452        ; 0.218          ; High Pulse Width ; clock_manager:U5|clock_1Mhz_int ; Rise       ; clock_manager:U5|count_100Khz[2]   ;
; 0.359  ; 0.545        ; 0.186          ; Low Pulse Width  ; clock_manager:U5|clock_1Mhz_int ; Rise       ; clock_manager:U5|clock_100Khz_int  ;
; 0.359  ; 0.545        ; 0.186          ; Low Pulse Width  ; clock_manager:U5|clock_1Mhz_int ; Rise       ; clock_manager:U5|count_100Khz[0]   ;
; 0.359  ; 0.545        ; 0.186          ; Low Pulse Width  ; clock_manager:U5|clock_1Mhz_int ; Rise       ; clock_manager:U5|count_100Khz[1]   ;
; 0.359  ; 0.545        ; 0.186          ; Low Pulse Width  ; clock_manager:U5|clock_1Mhz_int ; Rise       ; clock_manager:U5|count_100Khz[2]   ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_1Mhz_int ; Rise       ; U5|clock_100Khz_int|clk            ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_1Mhz_int ; Rise       ; U5|count_100Khz[0]|clk             ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_1Mhz_int ; Rise       ; U5|count_100Khz[1]|clk             ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_1Mhz_int ; Rise       ; U5|count_100Khz[2]|clk             ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_1Mhz_int ; Rise       ; U5|clock_1Mhz_int~clkctrl|inclk[0] ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_1Mhz_int ; Rise       ; U5|clock_1Mhz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_1Mhz_int ; Rise       ; U5|clock_1Mhz_int|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_1Mhz_int ; Rise       ; U5|clock_1Mhz_int|q                ;
; 0.501  ; 0.501        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_1Mhz_int ; Rise       ; U5|clock_1Mhz_int~clkctrl|inclk[0] ;
; 0.501  ; 0.501        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_1Mhz_int ; Rise       ; U5|clock_1Mhz_int~clkctrl|outclk   ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_1Mhz_int ; Rise       ; U5|clock_100Khz_int|clk            ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_1Mhz_int ; Rise       ; U5|count_100Khz[0]|clk             ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_1Mhz_int ; Rise       ; U5|count_100Khz[1]|clk             ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_1Mhz_int ; Rise       ; U5|count_100Khz[2]|clk             ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock_manager:U5|clock_1KHz'                                                                      ;
+--------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_manager:U5|clock_1KHz ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|f2    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_manager:U5|clock_1KHz ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|f3    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_manager:U5|clock_1KHz ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|state ;
; 0.260  ; 0.478        ; 0.218          ; High Pulse Width ; clock_manager:U5|clock_1KHz ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|f2    ;
; 0.260  ; 0.478        ; 0.218          ; High Pulse Width ; clock_manager:U5|clock_1KHz ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|f3    ;
; 0.260  ; 0.478        ; 0.218          ; High Pulse Width ; clock_manager:U5|clock_1KHz ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|state ;
; 0.334  ; 0.520        ; 0.186          ; Low Pulse Width  ; clock_manager:U5|clock_1KHz ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|f2    ;
; 0.334  ; 0.520        ; 0.186          ; Low Pulse Width  ; clock_manager:U5|clock_1KHz ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|f3    ;
; 0.334  ; 0.520        ; 0.186          ; Low Pulse Width  ; clock_manager:U5|clock_1KHz ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|state ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_1KHz ; Rise       ; U5|clock_1KHz~clkctrl|inclk[0]        ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_1KHz ; Rise       ; U5|clock_1KHz~clkctrl|outclk          ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_1KHz ; Rise       ; U3|U2|f2|clk                          ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_1KHz ; Rise       ; U3|U2|f3|clk                          ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_1KHz ; Rise       ; U3|U2|state|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_1KHz ; Rise       ; U5|clock_1KHz|q                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_1KHz ; Rise       ; U5|clock_1KHz|q                       ;
; 0.518  ; 0.518        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_1KHz ; Rise       ; U3|U2|f2|clk                          ;
; 0.518  ; 0.518        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_1KHz ; Rise       ; U3|U2|f3|clk                          ;
; 0.518  ; 0.518        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_1KHz ; Rise       ; U3|U2|state|clk                       ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_1KHz ; Rise       ; U5|clock_1KHz~clkctrl|inclk[0]        ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_1KHz ; Rise       ; U5|clock_1KHz~clkctrl|outclk          ;
+--------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ps2_keyboard:U3|keyboard:U1|ready_set'                                                                       ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ps2_keyboard:U3|keyboard:U1|ready_set ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_ready ;
; 0.255  ; 0.473        ; 0.218          ; High Pulse Width ; ps2_keyboard:U3|keyboard:U1|ready_set ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_ready ;
; 0.340  ; 0.526        ; 0.186          ; Low Pulse Width  ; ps2_keyboard:U3|keyboard:U1|ready_set ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_ready ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; ps2_keyboard:U3|keyboard:U1|ready_set ; Rise       ; U3|U1|scan_ready|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ps2_keyboard:U3|keyboard:U1|ready_set ; Rise       ; U3|U1|ready_set|q                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ps2_keyboard:U3|keyboard:U1|ready_set ; Rise       ; U3|U1|ready_set|q                      ;
; 0.512  ; 0.512        ; 0.000          ; High Pulse Width ; ps2_keyboard:U3|keyboard:U1|ready_set ; Rise       ; U3|U1|scan_ready|clk                   ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ps2_keyboard:U3|keyboard:U1|scan_ready'                                                                  ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+-----------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; ps2_keyboard:U3|keyboard:U1|scan_ready ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|f ;
; 0.284  ; 0.470        ; 0.186          ; Low Pulse Width  ; ps2_keyboard:U3|keyboard:U1|scan_ready ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|f ;
; 0.310  ; 0.528        ; 0.218          ; High Pulse Width ; ps2_keyboard:U3|keyboard:U1|scan_ready ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|f ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; ps2_keyboard:U3|keyboard:U1|scan_ready ; Rise       ; U3|U2|f|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ps2_keyboard:U3|keyboard:U1|scan_ready ; Rise       ; U3|U1|scan_ready|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ps2_keyboard:U3|keyboard:U1|scan_ready ; Rise       ; U3|U1|scan_ready|q                ;
; 0.566  ; 0.566        ; 0.000          ; High Pulse Width ; ps2_keyboard:U3|keyboard:U1|scan_ready ; Rise       ; U3|U2|f|clk                       ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'cpu:U1|control:U1|OP[4]'                                                                  ;
+-------+--------------+----------------+------------------+-------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+-------------------------+------------+------------------------------------+
; 0.359 ; 0.359        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[5]$latch      ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[2]$latch      ;
; 0.361 ; 0.361        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[11]$latch     ;
; 0.361 ; 0.361        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[14]$latch     ;
; 0.361 ; 0.361        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[4]$latch      ;
; 0.362 ; 0.362        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[12]$latch     ;
; 0.362 ; 0.362        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[13]$latch     ;
; 0.362 ; 0.362        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[15]$latch     ;
; 0.362 ; 0.362        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[6]$latch      ;
; 0.363 ; 0.363        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[1]$latch      ;
; 0.366 ; 0.366        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[10]$latch     ;
; 0.366 ; 0.366        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[7]$latch      ;
; 0.366 ; 0.366        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[8]$latch      ;
; 0.366 ; 0.366        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[9]$latch      ;
; 0.380 ; 0.380        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[3]$latch      ;
; 0.391 ; 0.391        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[3]$latch|datac        ;
; 0.392 ; 0.392        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[0]$latch      ;
; 0.393 ; 0.393        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[5]$latch|datad        ;
; 0.394 ; 0.394        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[2]$latch|datad        ;
; 0.395 ; 0.395        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[11]$latch|datad       ;
; 0.395 ; 0.395        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[14]$latch|datad       ;
; 0.395 ; 0.395        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[4]$latch|datad        ;
; 0.396 ; 0.396        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[12]$latch|datad       ;
; 0.396 ; 0.396        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[13]$latch|datad       ;
; 0.396 ; 0.396        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[15]$latch|datad       ;
; 0.396 ; 0.396        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[6]$latch|datad        ;
; 0.397 ; 0.397        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[1]$latch|datad        ;
; 0.400 ; 0.400        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[10]$latch|datad       ;
; 0.400 ; 0.400        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[7]$latch|datad        ;
; 0.400 ; 0.400        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[8]$latch|datad        ;
; 0.400 ; 0.400        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[9]$latch|datad        ;
; 0.403 ; 0.403        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[0]$latch|datac        ;
; 0.421 ; 0.421        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[14]~7clkctrl|inclk[0] ;
; 0.421 ; 0.421        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[14]~7clkctrl|outclk   ;
; 0.438 ; 0.438        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[14]~7|combout         ;
; 0.472 ; 0.472        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[14]~7|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U1|OP[4]|q                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U1|OP[4]|q                      ;
; 0.528 ; 0.528        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[14]~7|datad           ;
; 0.562 ; 0.562        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[14]~7|combout         ;
; 0.578 ; 0.578        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[14]~7clkctrl|inclk[0] ;
; 0.578 ; 0.578        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[14]~7clkctrl|outclk   ;
; 0.595 ; 0.595        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[0]$latch|datac        ;
; 0.598 ; 0.598        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[10]$latch|datad       ;
; 0.598 ; 0.598        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[7]$latch|datad        ;
; 0.598 ; 0.598        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[8]$latch|datad        ;
; 0.598 ; 0.598        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[9]$latch|datad        ;
; 0.601 ; 0.601        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[1]$latch|datad        ;
; 0.602 ; 0.602        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[11]$latch|datad       ;
; 0.602 ; 0.602        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[12]$latch|datad       ;
; 0.602 ; 0.602        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[13]$latch|datad       ;
; 0.602 ; 0.602        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[15]$latch|datad       ;
; 0.603 ; 0.603        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[14]$latch|datad       ;
; 0.603 ; 0.603        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[6]$latch|datad        ;
; 0.604 ; 0.604        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[2]$latch|datad        ;
; 0.604 ; 0.604        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[4]$latch|datad        ;
; 0.604 ; 0.604        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[5]$latch|datad        ;
; 0.605 ; 0.605        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[0]$latch      ;
; 0.608 ; 0.608        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[3]$latch|datac        ;
; 0.618 ; 0.618        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[3]$latch      ;
; 0.632 ; 0.632        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[10]$latch     ;
; 0.632 ; 0.632        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[7]$latch      ;
; 0.632 ; 0.632        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[8]$latch      ;
; 0.632 ; 0.632        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[9]$latch      ;
; 0.635 ; 0.635        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[1]$latch      ;
; 0.636 ; 0.636        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[11]$latch     ;
; 0.636 ; 0.636        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[12]$latch     ;
; 0.636 ; 0.636        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[13]$latch     ;
; 0.636 ; 0.636        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[15]$latch     ;
; 0.637 ; 0.637        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[14]$latch     ;
; 0.637 ; 0.637        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[6]$latch      ;
; 0.638 ; 0.638        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[2]$latch      ;
; 0.638 ; 0.638        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[4]$latch      ;
; 0.638 ; 0.638        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[5]$latch      ;
+-------+--------------+----------------+------------------+-------------------------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                          ;
+-----------+--------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------+
; Data Port ; Clock Port                                                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                              ;
+-----------+--------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------+
; CLOCK_50  ; CLOCK_50                                                     ; 4.841 ; 5.116 ; Rise       ; CLOCK_50                                                     ;
; KEY[*]    ; PS2_CLK                                                      ; 4.209 ; 4.353 ; Rise       ; PS2_CLK                                                      ;
;  KEY[0]   ; PS2_CLK                                                      ; 4.209 ; 4.353 ; Rise       ; PS2_CLK                                                      ;
; PS2_DAT   ; PS2_CLK                                                      ; 3.160 ; 3.406 ; Rise       ; PS2_CLK                                                      ;
; KEY[*]    ; clock_manager:U5|clock_1MHz                                  ; 7.490 ; 7.528 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  KEY[0]   ; clock_manager:U5|clock_1MHz                                  ; 7.490 ; 7.528 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
; KEY[*]    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 3.708 ; 3.928 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  KEY[0]   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 3.708 ; 3.928 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
+-----------+--------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                             ;
+-----------+--------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------+
; Data Port ; Clock Port                                                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                              ;
+-----------+--------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------+
; CLOCK_50  ; CLOCK_50                                                     ; -1.164 ; -1.438 ; Rise       ; CLOCK_50                                                     ;
; KEY[*]    ; PS2_CLK                                                      ; -1.441 ; -1.708 ; Rise       ; PS2_CLK                                                      ;
;  KEY[0]   ; PS2_CLK                                                      ; -1.441 ; -1.708 ; Rise       ; PS2_CLK                                                      ;
; PS2_DAT   ; PS2_CLK                                                      ; -1.191 ; -1.556 ; Rise       ; PS2_CLK                                                      ;
; KEY[*]    ; clock_manager:U5|clock_1MHz                                  ; -1.735 ; -2.000 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  KEY[0]   ; clock_manager:U5|clock_1MHz                                  ; -1.735 ; -2.000 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
; KEY[*]    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; -0.749 ; -0.996 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  KEY[0]   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; -0.749 ; -0.996 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
+-----------+--------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                  ;
+-----------+--------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------+
; Data Port ; Clock Port                                                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                              ;
+-----------+--------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------+
; VGA_B[*]  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.649 ; 10.383 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.129  ; 7.945  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[1] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.543  ; 8.342  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[2] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.119  ; 8.920  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[3] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.269  ; 8.115  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[4] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.197  ; 8.032  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[5] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.660  ; 8.438  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[6] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.984  ; 8.790  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[7] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.851  ; 8.699  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[8] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.571 ; 10.281 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[9] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.649 ; 10.383 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_CLK   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.938  ;        ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_G[*]  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.079  ; 8.862  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 7.890  ; 7.726  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[1] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 7.517  ; 7.367  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[2] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 7.879  ; 7.698  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[3] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 7.495  ; 7.345  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[4] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 7.533  ; 7.374  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[5] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 7.583  ; 7.427  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[6] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 7.325  ; 7.191  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[7] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 7.545  ; 7.395  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[8] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.079  ; 8.862  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[9] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.922  ; 8.750  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_HS    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 13.265 ; 12.699 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_R[*]  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 12.599 ; 12.191 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 12.599 ; 12.191 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[1] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.909  ; 9.877  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[2] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 11.433 ; 11.192 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[3] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 11.028 ; 10.745 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[4] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.720 ; 10.489 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[5] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.948 ; 10.654 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[6] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.139  ; 9.079  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[7] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.429  ; 9.333  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[8] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.751 ; 10.481 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[9] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.516  ; 8.415  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_VS    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 11.761 ; 11.423 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_CLK   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;        ; 4.874  ; Fall       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
+-----------+--------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                          ;
+-----------+--------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------+
; Data Port ; Clock Port                                                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                              ;
+-----------+--------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------+
; VGA_B[*]  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 7.801  ; 7.620  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 7.801  ; 7.620  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[1] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.199  ; 8.002  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[2] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.751  ; 8.556  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[3] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 7.936  ; 7.784  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[4] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 7.867  ; 7.704  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[5] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.311  ; 8.093  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[6] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.620  ; 8.430  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[7] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.494  ; 8.344  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[8] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.146 ; 9.863  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[9] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.219 ; 9.959  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_CLK   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.745  ;        ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_G[*]  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 7.027  ; 6.895  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 7.570  ; 7.409  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[1] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 7.212  ; 7.064  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[2] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 7.560  ; 7.382  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[3] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 7.190  ; 7.043  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[4] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 7.229  ; 7.072  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[5] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 7.277  ; 7.123  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[6] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 7.027  ; 6.895  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[7] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 7.240  ; 7.092  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[8] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.712  ; 8.499  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[9] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.562  ; 8.393  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_HS    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 12.729 ; 12.182 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_R[*]  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.174  ; 8.073  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 12.090 ; 11.694 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[1] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.509  ; 9.474  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[2] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.972 ; 10.737 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[3] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.582 ; 10.307 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[4] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.287 ; 10.061 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[5] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.507 ; 10.221 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[6] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.770  ; 8.708  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[7] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.047  ; 8.951  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[8] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.319 ; 10.056 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[9] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.174  ; 8.073  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_VS    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 11.288 ; 10.959 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_CLK   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;        ; 4.680  ; Fall       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
+-----------+--------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                                     ;
+--------------------------------------------------------------+---------+---------------+
; Clock                                                        ; Slack   ; End Point TNS ;
+--------------------------------------------------------------+---------+---------------+
; clock_manager:U5|clock_1MHz                                  ; -22.567 ; -2797.953     ;
; cpu:U1|control:U1|OP[4]                                      ; -21.233 ; -333.916      ;
; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; -9.556  ; -454.226      ;
; CLOCK_50                                                     ; -3.819  ; -1228.053     ;
; ps2_keyboard:U3|dec_keyboard:U2|f3                           ; -1.551  ; -11.247       ;
; PS2_CLK                                                      ; -0.853  ; -14.783       ;
; clock_manager:U5|clock_25Mhz_int                             ; 0.056   ; 0.000         ;
; clock_manager:U5|clock_100Khz_int                            ; 0.221   ; 0.000         ;
; clock_manager:U5|clock_1KHz                                  ; 0.230   ; 0.000         ;
; clock_manager:U5|clock_1Mhz_int                              ; 0.233   ; 0.000         ;
; clock_manager:U5|clock_10Khz_int                             ; 0.321   ; 0.000         ;
+--------------------------------------------------------------+---------+---------------+


+---------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                                     ;
+--------------------------------------------------------------+--------+---------------+
; Clock                                                        ; Slack  ; End Point TNS ;
+--------------------------------------------------------------+--------+---------------+
; CLOCK_50                                                     ; -0.875 ; -3.390        ;
; cpu:U1|control:U1|OP[4]                                      ; -0.864 ; -11.936       ;
; clock_manager:U5|clock_100Khz_int                            ; -0.333 ; -0.333        ;
; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; -0.311 ; -1.731        ;
; clock_manager:U5|clock_1Mhz_int                              ; -0.299 ; -0.299        ;
; clock_manager:U5|clock_25Mhz_int                             ; -0.153 ; -0.153        ;
; PS2_CLK                                                      ; -0.133 ; -0.133        ;
; clock_manager:U5|clock_1KHz                                  ; -0.116 ; -0.128        ;
; clock_manager:U5|clock_1MHz                                  ; 0.180  ; 0.000         ;
; clock_manager:U5|clock_10Khz_int                             ; 0.181  ; 0.000         ;
; ps2_keyboard:U3|dec_keyboard:U2|f3                           ; 0.181  ; 0.000         ;
+--------------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                           ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; ps2_keyboard:U3|keyboard:U1|scan_ready ; -0.995 ; -0.995        ;
; ps2_keyboard:U3|keyboard:U1|ready_set  ; 0.256  ; 0.000         ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                           ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; ps2_keyboard:U3|keyboard:U1|ready_set  ; 0.030 ; 0.000         ;
; ps2_keyboard:U3|keyboard:U1|scan_ready ; 1.709 ; 0.000         ;
+----------------------------------------+-------+---------------+


+---------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                      ;
+--------------------------------------------------------------+--------+---------------+
; Clock                                                        ; Slack  ; End Point TNS ;
+--------------------------------------------------------------+--------+---------------+
; CLOCK_50                                                     ; -3.000 ; -1082.052     ;
; PS2_CLK                                                      ; -3.000 ; -42.808       ;
; clock_manager:U5|clock_1MHz                                  ; -1.000 ; -382.000      ;
; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; -1.000 ; -153.000      ;
; ps2_keyboard:U3|dec_keyboard:U2|f3                           ; -1.000 ; -10.000       ;
; clock_manager:U5|clock_25Mhz_int                             ; -1.000 ; -8.000        ;
; clock_manager:U5|clock_100Khz_int                            ; -1.000 ; -4.000        ;
; clock_manager:U5|clock_10Khz_int                             ; -1.000 ; -4.000        ;
; clock_manager:U5|clock_1Mhz_int                              ; -1.000 ; -4.000        ;
; clock_manager:U5|clock_1KHz                                  ; -1.000 ; -3.000        ;
; ps2_keyboard:U3|keyboard:U1|ready_set                        ; -1.000 ; -1.000        ;
; ps2_keyboard:U3|keyboard:U1|scan_ready                       ; -1.000 ; -1.000        ;
; cpu:U1|control:U1|OP[4]                                      ; 0.281  ; 0.000         ;
+--------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_manager:U5|clock_1MHz'                                                                                                                                ;
+---------+--------------------------------------+------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                            ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -22.567 ; cpu:U1|control:U1|Y[13]~_Duplicate_1 ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.033     ; 23.521     ;
; -22.501 ; cpu:U1|control:U1|Y[15]~_Duplicate_1 ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.033     ; 23.455     ;
; -22.437 ; cpu:U1|control:U1|Y[10]~_Duplicate_1 ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.033     ; 23.391     ;
; -22.437 ; cpu:U1|control:U1|Y[11]~_Duplicate_1 ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.033     ; 23.391     ;
; -22.414 ; cpu:U1|control:U1|Y[14]~_Duplicate_1 ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.033     ; 23.368     ;
; -22.359 ; cpu:U1|control:U1|Y[12]~_Duplicate_1 ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.033     ; 23.313     ;
; -22.351 ; cpu:U1|control:U1|Y[9]~_Duplicate_1  ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.033     ; 23.305     ;
; -22.295 ; cpu:U1|control:U1|Y[8]~_Duplicate_1  ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.033     ; 23.249     ;
; -22.188 ; cpu:U1|control:U1|Y[6]~_Duplicate_1  ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.033     ; 23.142     ;
; -22.035 ; cpu:U1|control:U1|Y[4]~_Duplicate_1  ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.033     ; 22.989     ;
; -22.031 ; cpu:U1|control:U1|Y[3]~_Duplicate_1  ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.033     ; 22.985     ;
; -21.964 ; cpu:U1|control:U1|Y[5]~_Duplicate_1  ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.033     ; 22.918     ;
; -21.958 ; cpu:U1|control:U1|Y[7]~_Duplicate_1  ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.036     ; 22.909     ;
; -21.912 ; cpu:U1|control:U1|X[14]              ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.042     ; 22.857     ;
; -21.890 ; cpu:U1|control:U1|X[15]              ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.032     ; 22.845     ;
; -21.742 ; cpu:U1|control:U1|Y[0]~_Duplicate_1  ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.039     ; 22.690     ;
; -21.673 ; cpu:U1|control:U1|Y[1]~_Duplicate_1  ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.033     ; 22.627     ;
; -21.467 ; cpu:U1|control:U1|Y[2]~_Duplicate_1  ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.033     ; 22.421     ;
; -21.055 ; cpu:U1|control:U1|X[13]              ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.033     ; 22.009     ;
; -19.993 ; cpu:U1|control:U1|X[12]              ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.025     ; 20.955     ;
; -19.129 ; cpu:U1|control:U1|X[11]              ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.025     ; 20.091     ;
; -17.874 ; cpu:U1|control:U1|X[10]              ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.028     ; 18.833     ;
; -17.056 ; cpu:U1|control:U1|X[9]               ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.036     ; 18.007     ;
; -15.660 ; cpu:U1|control:U1|X[8]               ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.037     ; 16.610     ;
; -14.691 ; cpu:U1|control:U1|X[7]               ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.036     ; 15.642     ;
; -13.110 ; cpu:U1|control:U1|X[6]               ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.037     ; 14.060     ;
; -12.186 ; cpu:U1|control:U1|X[5]               ; cpu:U1|control:U1|FR[3]~reg0       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.048     ; 13.125     ;
; -11.790 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|RAM_DATA_OUT[4]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.055     ; 12.722     ;
; -11.662 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|RAM_DATA_OUT[14] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.052     ; 12.597     ;
; -11.645 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|RAM_DATA_OUT[15] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.050     ; 12.582     ;
; -11.550 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|RAM_DATA_OUT[1]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.065     ; 12.472     ;
; -11.547 ; cpu:U1|control:U1|LoadSP             ; cpu:U1|control:U1|RAM_DATA_OUT[4]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.053     ; 12.481     ;
; -11.522 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|RAM_DATA_OUT[2]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.034     ; 12.475     ;
; -11.519 ; cpu:U1|control:U1|SP[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[4]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.053     ; 12.453     ;
; -11.518 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|RAM_DATA_OUT[8]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.062     ; 12.443     ;
; -11.499 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|RAM_DATA_OUT[12] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.050     ; 12.436     ;
; -11.473 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|RAM_DATA_OUT[6]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.037     ; 12.423     ;
; -11.463 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|RAM_DATA_OUT[13] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.052     ; 12.398     ;
; -11.431 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|RAM_DATA_OUT[10] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.065     ; 12.353     ;
; -11.406 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|RAM_DATA_OUT[9]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.062     ; 12.331     ;
; -11.403 ; cpu:U1|control:U1|LoadSP             ; cpu:U1|control:U1|RAM_DATA_OUT[14] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.050     ; 12.340     ;
; -11.402 ; cpu:U1|control:U1|LoadSP             ; cpu:U1|control:U1|RAM_DATA_OUT[15] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.048     ; 12.341     ;
; -11.394 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|RAM_DATA_OUT[5]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.050     ; 12.331     ;
; -11.375 ; cpu:U1|control:U1|SP[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[14] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.050     ; 12.312     ;
; -11.374 ; cpu:U1|control:U1|SP[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[15] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.048     ; 12.313     ;
; -11.359 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|reg[4][2]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.042     ; 12.304     ;
; -11.319 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|reg[7][2]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.042     ; 12.264     ;
; -11.309 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|RAM_DATA_OUT[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.037     ; 12.259     ;
; -11.307 ; cpu:U1|control:U1|LoadSP             ; cpu:U1|control:U1|RAM_DATA_OUT[1]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.063     ; 12.231     ;
; -11.305 ; cpu:U1|control:U1|LoadSP             ; cpu:U1|control:U1|RAM_DATA_OUT[8]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.090     ; 12.202     ;
; -11.293 ; cpu:U1|control:U1|LoadSP             ; cpu:U1|control:U1|RAM_DATA_OUT[2]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.062     ; 12.218     ;
; -11.286 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|RAM_DATA_OUT[3]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.052     ; 12.221     ;
; -11.279 ; cpu:U1|control:U1|SP[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[1]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.063     ; 12.203     ;
; -11.277 ; cpu:U1|control:U1|SP[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[8]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.090     ; 12.174     ;
; -11.265 ; cpu:U1|control:U1|SP[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[2]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.062     ; 12.190     ;
; -11.259 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|RAM_DATA_OUT[7]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.050     ; 12.196     ;
; -11.256 ; cpu:U1|control:U1|LoadSP             ; cpu:U1|control:U1|RAM_DATA_OUT[12] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.048     ; 12.195     ;
; -11.244 ; cpu:U1|control:U1|LoadSP             ; cpu:U1|control:U1|RAM_DATA_OUT[6]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.065     ; 12.166     ;
; -11.240 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|reg[6][2]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.042     ; 12.185     ;
; -11.228 ; cpu:U1|control:U1|SP[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[12] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.048     ; 12.167     ;
; -11.216 ; cpu:U1|control:U1|SP[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[6]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.065     ; 12.138     ;
; -11.204 ; cpu:U1|control:U1|LoadSP             ; cpu:U1|control:U1|RAM_DATA_OUT[13] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.050     ; 12.141     ;
; -11.193 ; cpu:U1|control:U1|LoadSP             ; cpu:U1|control:U1|RAM_DATA_OUT[9]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.090     ; 12.090     ;
; -11.188 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|reg[0][2]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.034     ; 12.141     ;
; -11.182 ; cpu:U1|control:U1|M4[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[4]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.055     ; 12.114     ;
; -11.176 ; cpu:U1|control:U1|SP[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[13] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.050     ; 12.113     ;
; -11.172 ; cpu:U1|control:U1|LoadSP             ; cpu:U1|control:U1|RAM_DATA_OUT[10] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.063     ; 12.096     ;
; -11.165 ; cpu:U1|control:U1|SP[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[9]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.090     ; 12.062     ;
; -11.144 ; cpu:U1|control:U1|SP[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[10] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.063     ; 12.068     ;
; -11.135 ; cpu:U1|control:U1|LoadSP             ; cpu:U1|control:U1|RAM_DATA_OUT[5]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.048     ; 12.074     ;
; -11.133 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|RAM_DATA_OUT[11] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.056     ; 12.064     ;
; -11.130 ; cpu:U1|control:U1|LoadSP             ; cpu:U1|control:U1|reg[4][2]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.070     ; 12.047     ;
; -11.107 ; cpu:U1|control:U1|SP[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[5]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.048     ; 12.046     ;
; -11.102 ; cpu:U1|control:U1|SP[4]              ; cpu:U1|control:U1|reg[4][2]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.070     ; 12.019     ;
; -11.096 ; cpu:U1|control:U1|LoadSP             ; cpu:U1|control:U1|RAM_DATA_OUT[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.065     ; 12.018     ;
; -11.090 ; cpu:U1|control:U1|LoadSP             ; cpu:U1|control:U1|reg[7][2]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.070     ; 12.007     ;
; -11.087 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|reg[7][1]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.061     ; 12.013     ;
; -11.083 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|reg[1][8]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.052     ; 12.018     ;
; -11.081 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|reg[5][2]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.042     ; 12.026     ;
; -11.068 ; cpu:U1|control:U1|SP[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.065     ; 11.990     ;
; -11.062 ; cpu:U1|control:U1|SP[4]              ; cpu:U1|control:U1|reg[7][2]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.070     ; 11.979     ;
; -11.038 ; cpu:U1|control:U1|M4[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[14] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.052     ; 11.973     ;
; -11.037 ; cpu:U1|control:U1|M4[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[15] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.050     ; 11.974     ;
; -11.027 ; cpu:U1|control:U1|LoadSP             ; cpu:U1|control:U1|RAM_DATA_OUT[3]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.050     ; 11.964     ;
; -11.024 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|reg[1][2]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.034     ; 11.977     ;
; -11.018 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|reg[3][2]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.034     ; 11.971     ;
; -11.016 ; cpu:U1|control:U1|LoadSP             ; cpu:U1|control:U1|RAM_DATA_OUT[7]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.048     ; 11.955     ;
; -11.011 ; cpu:U1|control:U1|LoadSP             ; cpu:U1|control:U1|reg[6][2]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.070     ; 11.928     ;
; -11.001 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|reg[2][2]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.034     ; 11.954     ;
; -10.999 ; cpu:U1|control:U1|SP[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[3]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.050     ; 11.936     ;
; -10.988 ; cpu:U1|control:U1|SP[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[7]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.048     ; 11.927     ;
; -10.983 ; cpu:U1|control:U1|SP[4]              ; cpu:U1|control:U1|reg[6][2]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.070     ; 11.900     ;
; -10.962 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|reg[6][1]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.061     ; 11.888     ;
; -10.959 ; cpu:U1|control:U1|LoadSP             ; cpu:U1|control:U1|reg[0][2]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.062     ; 11.884     ;
; -10.952 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|reg[1][10]       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.055     ; 11.884     ;
; -10.945 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|reg[0][10]       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.055     ; 11.877     ;
; -10.942 ; cpu:U1|control:U1|M4[4]              ; cpu:U1|control:U1|RAM_DATA_OUT[1]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.065     ; 11.864     ;
; -10.931 ; cpu:U1|control:U1|SP[4]              ; cpu:U1|control:U1|reg[0][2]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.062     ; 11.856     ;
; -10.920 ; cpu:U1|control:U1|LoadSP             ; cpu:U1|control:U1|RAM_DATA_OUT[11] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.084     ; 11.823     ;
; -10.915 ; cpu:U1|control:U1|M4[7]              ; cpu:U1|control:U1|reg[6][10]       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 1.000        ; -0.055     ; 11.847     ;
+---------+--------------------------------------+------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'cpu:U1|control:U1|OP[4]'                                                                                                                            ;
+---------+--------------------------------------+--------------------------------+-----------------------------+-------------------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                        ; Launch Clock                ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+--------------------------------+-----------------------------+-------------------------+--------------+------------+------------+
; -21.233 ; cpu:U1|control:U1|Y[13]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[0]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.206      ; 22.431     ;
; -21.167 ; cpu:U1|control:U1|Y[15]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[0]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.206      ; 22.365     ;
; -21.159 ; cpu:U1|control:U1|Y[13]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[7]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.143      ; 22.355     ;
; -21.103 ; cpu:U1|control:U1|Y[10]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[0]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.206      ; 22.301     ;
; -21.103 ; cpu:U1|control:U1|Y[11]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[0]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.206      ; 22.301     ;
; -21.093 ; cpu:U1|control:U1|Y[15]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[7]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.143      ; 22.289     ;
; -21.080 ; cpu:U1|control:U1|Y[14]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[0]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.206      ; 22.278     ;
; -21.034 ; cpu:U1|control:U1|Y[13]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[15]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.132      ; 22.314     ;
; -21.029 ; cpu:U1|control:U1|Y[10]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[7]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.143      ; 22.225     ;
; -21.029 ; cpu:U1|control:U1|Y[11]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[7]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.143      ; 22.225     ;
; -21.025 ; cpu:U1|control:U1|Y[12]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[0]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.206      ; 22.223     ;
; -21.018 ; cpu:U1|control:U1|Y[13]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[10]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.146      ; 22.217     ;
; -21.017 ; cpu:U1|control:U1|Y[9]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[0]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.206      ; 22.215     ;
; -21.013 ; cpu:U1|control:U1|Y[13]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[9]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.143      ; 22.208     ;
; -21.006 ; cpu:U1|control:U1|Y[14]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[7]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.143      ; 22.202     ;
; -20.968 ; cpu:U1|control:U1|Y[15]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[15]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.132      ; 22.248     ;
; -20.961 ; cpu:U1|control:U1|Y[8]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[0]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.206      ; 22.159     ;
; -20.952 ; cpu:U1|control:U1|Y[15]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[10]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.146      ; 22.151     ;
; -20.951 ; cpu:U1|control:U1|Y[12]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[7]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.143      ; 22.147     ;
; -20.947 ; cpu:U1|control:U1|Y[15]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[9]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.143      ; 22.142     ;
; -20.943 ; cpu:U1|control:U1|Y[13]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[14]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.129      ; 22.123     ;
; -20.943 ; cpu:U1|control:U1|Y[9]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[7]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.143      ; 22.139     ;
; -20.904 ; cpu:U1|control:U1|Y[10]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[15]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.132      ; 22.184     ;
; -20.904 ; cpu:U1|control:U1|Y[11]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[15]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.132      ; 22.184     ;
; -20.888 ; cpu:U1|control:U1|Y[10]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[10]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.146      ; 22.087     ;
; -20.888 ; cpu:U1|control:U1|Y[11]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[10]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.146      ; 22.087     ;
; -20.887 ; cpu:U1|control:U1|Y[8]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[7]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.143      ; 22.083     ;
; -20.883 ; cpu:U1|control:U1|Y[10]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[9]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.143      ; 22.078     ;
; -20.883 ; cpu:U1|control:U1|Y[11]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[9]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.143      ; 22.078     ;
; -20.881 ; cpu:U1|control:U1|Y[14]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[15]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.132      ; 22.161     ;
; -20.880 ; cpu:U1|control:U1|Y[13]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.140      ; 22.170     ;
; -20.877 ; cpu:U1|control:U1|Y[15]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[14]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.129      ; 22.057     ;
; -20.865 ; cpu:U1|control:U1|Y[14]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[10]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.146      ; 22.064     ;
; -20.860 ; cpu:U1|control:U1|Y[14]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[9]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.143      ; 22.055     ;
; -20.854 ; cpu:U1|control:U1|Y[6]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[0]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.206      ; 22.052     ;
; -20.842 ; cpu:U1|control:U1|Y[13]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[3]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.220      ; 22.054     ;
; -20.827 ; cpu:U1|control:U1|Y[13]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[1]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.133      ; 22.017     ;
; -20.826 ; cpu:U1|control:U1|Y[12]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[15]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.132      ; 22.106     ;
; -20.818 ; cpu:U1|control:U1|Y[9]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[15]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.132      ; 22.098     ;
; -20.814 ; cpu:U1|control:U1|Y[15]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.140      ; 22.104     ;
; -20.813 ; cpu:U1|control:U1|Y[10]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[14]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.129      ; 21.993     ;
; -20.813 ; cpu:U1|control:U1|Y[11]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[14]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.129      ; 21.993     ;
; -20.810 ; cpu:U1|control:U1|Y[12]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[10]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.146      ; 22.009     ;
; -20.805 ; cpu:U1|control:U1|Y[12]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[9]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.143      ; 22.000     ;
; -20.802 ; cpu:U1|control:U1|Y[9]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[10]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.146      ; 22.001     ;
; -20.797 ; cpu:U1|control:U1|Y[9]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[9]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.143      ; 21.992     ;
; -20.790 ; cpu:U1|control:U1|Y[14]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[14]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.129      ; 21.970     ;
; -20.780 ; cpu:U1|control:U1|Y[6]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[7]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.143      ; 21.976     ;
; -20.776 ; cpu:U1|control:U1|Y[15]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[3]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.220      ; 21.988     ;
; -20.768 ; cpu:U1|control:U1|Y[13]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[8]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.146      ; 21.973     ;
; -20.767 ; cpu:U1|control:U1|Y[13]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[5]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.136      ; 21.956     ;
; -20.762 ; cpu:U1|control:U1|Y[8]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[15]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.132      ; 22.042     ;
; -20.761 ; cpu:U1|control:U1|Y[15]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[1]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.133      ; 21.951     ;
; -20.757 ; cpu:U1|control:U1|Y[13]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[2]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.132      ; 22.036     ;
; -20.750 ; cpu:U1|control:U1|Y[10]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.140      ; 22.040     ;
; -20.750 ; cpu:U1|control:U1|Y[11]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.140      ; 22.040     ;
; -20.746 ; cpu:U1|control:U1|Y[8]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[10]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.146      ; 21.945     ;
; -20.741 ; cpu:U1|control:U1|Y[8]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[9]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.143      ; 21.936     ;
; -20.737 ; cpu:U1|control:U1|Y[13]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[11]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.128      ; 21.937     ;
; -20.735 ; cpu:U1|control:U1|Y[12]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[14]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.129      ; 21.915     ;
; -20.727 ; cpu:U1|control:U1|Y[14]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.140      ; 22.017     ;
; -20.727 ; cpu:U1|control:U1|Y[9]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[14]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.129      ; 21.907     ;
; -20.712 ; cpu:U1|control:U1|Y[10]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[3]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.220      ; 21.924     ;
; -20.712 ; cpu:U1|control:U1|Y[11]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[3]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.220      ; 21.924     ;
; -20.702 ; cpu:U1|control:U1|Y[15]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[8]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.146      ; 21.907     ;
; -20.701 ; cpu:U1|control:U1|Y[4]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[0]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.206      ; 21.899     ;
; -20.701 ; cpu:U1|control:U1|Y[15]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[5]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.136      ; 21.890     ;
; -20.697 ; cpu:U1|control:U1|Y[3]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[0]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.206      ; 21.895     ;
; -20.697 ; cpu:U1|control:U1|Y[10]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[1]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.133      ; 21.887     ;
; -20.697 ; cpu:U1|control:U1|Y[11]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[1]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.133      ; 21.887     ;
; -20.691 ; cpu:U1|control:U1|Y[15]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[2]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.132      ; 21.970     ;
; -20.689 ; cpu:U1|control:U1|Y[14]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[3]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.220      ; 21.901     ;
; -20.674 ; cpu:U1|control:U1|Y[14]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[1]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.133      ; 21.864     ;
; -20.672 ; cpu:U1|control:U1|Y[12]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.140      ; 21.962     ;
; -20.671 ; cpu:U1|control:U1|Y[8]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[14]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.129      ; 21.851     ;
; -20.671 ; cpu:U1|control:U1|Y[15]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[11]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.128      ; 21.871     ;
; -20.664 ; cpu:U1|control:U1|Y[9]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.140      ; 21.954     ;
; -20.663 ; cpu:U1|control:U1|Y[13]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[13]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.131      ; 21.942     ;
; -20.655 ; cpu:U1|control:U1|Y[6]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[15]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.132      ; 21.935     ;
; -20.654 ; cpu:U1|control:U1|Y[13]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[12]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.127      ; 21.933     ;
; -20.639 ; cpu:U1|control:U1|Y[6]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[10]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.146      ; 21.838     ;
; -20.638 ; cpu:U1|control:U1|Y[10]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[8]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.146      ; 21.843     ;
; -20.638 ; cpu:U1|control:U1|Y[11]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[8]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.146      ; 21.843     ;
; -20.637 ; cpu:U1|control:U1|Y[10]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[5]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.136      ; 21.826     ;
; -20.637 ; cpu:U1|control:U1|Y[11]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[5]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.136      ; 21.826     ;
; -20.634 ; cpu:U1|control:U1|Y[6]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[9]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.143      ; 21.829     ;
; -20.634 ; cpu:U1|control:U1|Y[12]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[3]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.220      ; 21.846     ;
; -20.630 ; cpu:U1|control:U1|Y[5]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[0]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.206      ; 21.828     ;
; -20.627 ; cpu:U1|control:U1|Y[4]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[7]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.143      ; 21.823     ;
; -20.627 ; cpu:U1|control:U1|Y[10]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[2]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.132      ; 21.906     ;
; -20.627 ; cpu:U1|control:U1|Y[11]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[2]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.132      ; 21.906     ;
; -20.626 ; cpu:U1|control:U1|Y[9]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[3]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.220      ; 21.838     ;
; -20.624 ; cpu:U1|control:U1|Y[7]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[0]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.203      ; 21.819     ;
; -20.623 ; cpu:U1|control:U1|Y[3]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[7]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.143      ; 21.819     ;
; -20.621 ; cpu:U1|control:U1|Y[13]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[6]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.126      ; 21.800     ;
; -20.619 ; cpu:U1|control:U1|Y[12]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[1]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.133      ; 21.809     ;
; -20.615 ; cpu:U1|control:U1|Y[14]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[8]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.146      ; 21.820     ;
; -20.614 ; cpu:U1|control:U1|Y[14]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[5]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.136      ; 21.803     ;
; -20.611 ; cpu:U1|control:U1|Y[9]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[1]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.133      ; 21.801     ;
; -20.608 ; cpu:U1|control:U1|Y[8]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; 0.500        ; 1.140      ; 21.898     ;
+---------+--------------------------------------+--------------------------------+-----------------------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]'                                                                                                                         ;
+--------+--------------------------------+------------------------------------+-----------------------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                            ; Launch Clock                ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+------------------------------------+-----------------------------+--------------------------------------------------------------+--------------+------------+------------+
; -9.556 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.600      ; 11.143     ;
; -9.556 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVSIZE     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.600      ; 11.143     ;
; -9.556 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[1]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.600      ; 11.143     ;
; -9.556 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[2]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.600      ; 11.143     ;
; -9.556 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[3]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.600      ; 11.143     ;
; -9.523 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[4]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.599      ; 11.109     ;
; -9.523 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[6]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.599      ; 11.109     ;
; -9.523 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[5]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.599      ; 11.109     ;
; -9.523 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[4]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.599      ; 11.109     ;
; -9.348 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.600      ; 10.935     ;
; -9.348 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVSIZE     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.600      ; 10.935     ;
; -9.348 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[1]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.600      ; 10.935     ;
; -9.348 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[2]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.600      ; 10.935     ;
; -9.348 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[3]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.600      ; 10.935     ;
; -9.329 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.600      ; 10.916     ;
; -9.329 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVSIZE     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.600      ; 10.916     ;
; -9.329 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[1]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.600      ; 10.916     ;
; -9.329 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[2]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.600      ; 10.916     ;
; -9.329 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[3]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.600      ; 10.916     ;
; -9.315 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[4]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.599      ; 10.901     ;
; -9.315 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[6]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.599      ; 10.901     ;
; -9.315 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[5]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.599      ; 10.901     ;
; -9.315 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[4]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.599      ; 10.901     ;
; -9.296 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[4]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.599      ; 10.882     ;
; -9.296 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[6]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.599      ; 10.882     ;
; -9.296 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[5]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.599      ; 10.882     ;
; -9.296 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[4]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.599      ; 10.882     ;
; -9.260 ; cpu:U1|control:U1|vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.600      ; 10.847     ;
; -9.260 ; cpu:U1|control:U1|vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|PREVSIZE     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.600      ; 10.847     ;
; -9.260 ; cpu:U1|control:U1|vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[1]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.600      ; 10.847     ;
; -9.260 ; cpu:U1|control:U1|vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[2]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.600      ; 10.847     ;
; -9.260 ; cpu:U1|control:U1|vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[3]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.600      ; 10.847     ;
; -9.227 ; cpu:U1|control:U1|vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[4]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.599      ; 10.813     ;
; -9.227 ; cpu:U1|control:U1|vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[6]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.599      ; 10.813     ;
; -9.227 ; cpu:U1|control:U1|vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[5]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.599      ; 10.813     ;
; -9.227 ; cpu:U1|control:U1|vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[4]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.599      ; 10.813     ;
; -8.961 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|YP[3]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.616      ; 10.564     ;
; -8.816 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|YP[5]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.612      ; 10.415     ;
; -8.797 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[0] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.609      ; 10.393     ;
; -8.797 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[1] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.609      ; 10.393     ;
; -8.797 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[3] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.609      ; 10.393     ;
; -8.797 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[2] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.609      ; 10.393     ;
; -8.797 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[3]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.609      ; 10.393     ;
; -8.797 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.609      ; 10.393     ;
; -8.797 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[2]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.609      ; 10.393     ;
; -8.797 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[1]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.609      ; 10.393     ;
; -8.785 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|YP[7]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.609      ; 10.381     ;
; -8.785 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|YP[4]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.609      ; 10.381     ;
; -8.785 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|YP[6]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.609      ; 10.381     ;
; -8.785 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.609      ; 10.381     ;
; -8.780 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|LNCNT[0]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.613      ; 10.380     ;
; -8.780 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|LNCNT[1]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.613      ; 10.380     ;
; -8.780 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|LNCNT[2]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.613      ; 10.380     ;
; -8.780 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|LNCNT[3]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.613      ; 10.380     ;
; -8.753 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|YP[3]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.616      ; 10.356     ;
; -8.734 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|YP[3]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.616      ; 10.337     ;
; -8.665 ; cpu:U1|control:U1|vga_pos[10]  ; vga:U4|TEXT_DRAWER:U3|YP[3]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.616      ; 10.268     ;
; -8.635 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|XP[3]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.603      ; 10.225     ;
; -8.635 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|XP[4]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.603      ; 10.225     ;
; -8.635 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|XP[5]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.603      ; 10.225     ;
; -8.635 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|XP[6]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.603      ; 10.225     ;
; -8.635 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|XP[7]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.603      ; 10.225     ;
; -8.635 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|XP[8]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.603      ; 10.225     ;
; -8.635 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[1]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.603      ; 10.225     ;
; -8.608 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|YP[5]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.612      ; 10.207     ;
; -8.589 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[0] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.609      ; 10.185     ;
; -8.589 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[1] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.609      ; 10.185     ;
; -8.589 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[3] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.609      ; 10.185     ;
; -8.589 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[2] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.609      ; 10.185     ;
; -8.589 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[3]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.609      ; 10.185     ;
; -8.589 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.609      ; 10.185     ;
; -8.589 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[2]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.609      ; 10.185     ;
; -8.589 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[1]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.609      ; 10.185     ;
; -8.589 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|YP[5]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.612      ; 10.188     ;
; -8.577 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|YP[7]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.609      ; 10.173     ;
; -8.577 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|YP[4]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.609      ; 10.173     ;
; -8.577 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|YP[6]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.609      ; 10.173     ;
; -8.577 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.609      ; 10.173     ;
; -8.572 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|LNCNT[0]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.613      ; 10.172     ;
; -8.572 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|LNCNT[1]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.613      ; 10.172     ;
; -8.572 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|LNCNT[2]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.613      ; 10.172     ;
; -8.572 ; cpu:U1|control:U1|vga_pos[9]   ; vga:U4|TEXT_DRAWER:U3|LNCNT[3]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.613      ; 10.172     ;
; -8.570 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[4]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.603      ; 10.160     ;
; -8.570 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[5]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.603      ; 10.160     ;
; -8.570 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[3]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.603      ; 10.160     ;
; -8.570 ; cpu:U1|control:U1|vga_char[12] ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[2]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.603      ; 10.160     ;
; -8.570 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[0] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.609      ; 10.166     ;
; -8.570 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[1] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.609      ; 10.166     ;
; -8.570 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[3] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.609      ; 10.166     ;
; -8.570 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[2] ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.609      ; 10.166     ;
; -8.570 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[3]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.609      ; 10.166     ;
; -8.570 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.609      ; 10.166     ;
; -8.570 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[2]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.609      ; 10.166     ;
; -8.570 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[1]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.609      ; 10.166     ;
; -8.558 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|YP[7]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.609      ; 10.154     ;
; -8.558 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|YP[4]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.609      ; 10.154     ;
; -8.558 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|YP[6]        ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.609      ; 10.154     ;
; -8.558 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[0]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.609      ; 10.154     ;
; -8.553 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|LNCNT[0]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.613      ; 10.153     ;
; -8.553 ; cpu:U1|control:U1|vga_pos[8]   ; vga:U4|TEXT_DRAWER:U3|LNCNT[1]     ; clock_manager:U5|clock_1MHz ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.000        ; 0.613      ; 10.153     ;
+--------+--------------------------------+------------------------------------+-----------------------------+--------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                                                                                                                                                                       ;
+--------+-----------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                                                                                                             ; Launch Clock                                                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+
; -3.819 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.633     ; 4.185      ;
; -3.819 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.633     ; 4.185      ;
; -3.817 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.630     ; 4.186      ;
; -3.807 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.626     ; 4.180      ;
; -3.807 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.626     ; 4.180      ;
; -3.805 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.623     ; 4.181      ;
; -3.795 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a19~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.609     ; 4.185      ;
; -3.795 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a19~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.609     ; 4.185      ;
; -3.793 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a19~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.606     ; 4.186      ;
; -3.763 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.633     ; 4.129      ;
; -3.763 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.633     ; 4.129      ;
; -3.761 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.630     ; 4.130      ;
; -3.759 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a13~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.627     ; 4.131      ;
; -3.759 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a13~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.627     ; 4.131      ;
; -3.757 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a13~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.624     ; 4.132      ;
; -3.756 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a14~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.634     ; 4.121      ;
; -3.756 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a14~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.634     ; 4.121      ;
; -3.754 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a14~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.631     ; 4.122      ;
; -3.751 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.626     ; 4.124      ;
; -3.751 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.626     ; 4.124      ;
; -3.749 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.623     ; 4.125      ;
; -3.739 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a19~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.609     ; 4.129      ;
; -3.739 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a19~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.609     ; 4.129      ;
; -3.737 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a19~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.606     ; 4.130      ;
; -3.721 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a17~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.620     ; 4.100      ;
; -3.721 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a17~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.620     ; 4.100      ;
; -3.719 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a17~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.617     ; 4.101      ;
; -3.708 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[6] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.618     ; 4.089      ;
; -3.708 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[6] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.618     ; 4.089      ;
; -3.706 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[6] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.615     ; 4.090      ;
; -3.703 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a13~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.627     ; 4.075      ;
; -3.703 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a13~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.627     ; 4.075      ;
; -3.701 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a13~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.624     ; 4.076      ;
; -3.700 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a14~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.634     ; 4.065      ;
; -3.700 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a14~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.634     ; 4.065      ;
; -3.698 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a14~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.631     ; 4.066      ;
; -3.696 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[6] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.611     ; 4.084      ;
; -3.696 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[6] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.611     ; 4.084      ;
; -3.694 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[6] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.608     ; 4.085      ;
; -3.682 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.618     ; 4.063      ;
; -3.682 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.618     ; 4.063      ;
; -3.680 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.615     ; 4.064      ;
; -3.676 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a11~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.617     ; 4.058      ;
; -3.676 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a11~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.614     ; 4.061      ;
; -3.676 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a11~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.617     ; 4.058      ;
; -3.672 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.618     ; 4.053      ;
; -3.672 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.618     ; 4.053      ;
; -3.671 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a22~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.619     ; 4.051      ;
; -3.671 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a22~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.619     ; 4.051      ;
; -3.670 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.611     ; 4.058      ;
; -3.670 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.611     ; 4.058      ;
; -3.670 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.615     ; 4.054      ;
; -3.669 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a22~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.616     ; 4.052      ;
; -3.668 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.633     ; 4.034      ;
; -3.668 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.633     ; 4.034      ;
; -3.668 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.608     ; 4.059      ;
; -3.666 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.630     ; 4.035      ;
; -3.665 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a17~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.620     ; 4.044      ;
; -3.665 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a17~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.620     ; 4.044      ;
; -3.663 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a17~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.617     ; 4.045      ;
; -3.660 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.611     ; 4.048      ;
; -3.660 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.611     ; 4.048      ;
; -3.658 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.608     ; 4.049      ;
; -3.656 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.626     ; 4.029      ;
; -3.656 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.626     ; 4.029      ;
; -3.656 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[6] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a19~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.594     ; 4.061      ;
; -3.656 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[6] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a19~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.594     ; 4.061      ;
; -3.654 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.623     ; 4.030      ;
; -3.654 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[6] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a19~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.591     ; 4.062      ;
; -3.652 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a9~porta_we_reg        ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.606     ; 4.045      ;
; -3.652 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a9~porta_datain_reg0   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.603     ; 4.048      ;
; -3.652 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[2] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a9~porta_address_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.606     ; 4.045      ;
; -3.648 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[6] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a13~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.612     ; 4.035      ;
; -3.648 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[6] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a13~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.612     ; 4.035      ;
; -3.646 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[6] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a13~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.609     ; 4.036      ;
; -3.645 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[6] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a14~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.619     ; 4.025      ;
; -3.645 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[6] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a14~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.619     ; 4.025      ;
; -3.644 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a19~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.609     ; 4.034      ;
; -3.644 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a19~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.609     ; 4.034      ;
; -3.643 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[6] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a14~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.616     ; 4.026      ;
; -3.642 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[8] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.633     ; 4.008      ;
; -3.642 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[8] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.633     ; 4.008      ;
; -3.642 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a19~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.606     ; 4.035      ;
; -3.640 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[8] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a28~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.630     ; 4.009      ;
; -3.631 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[8] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a19~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.609     ; 4.021      ;
; -3.631 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[8] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a19~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.609     ; 4.021      ;
; -3.630 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[8] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.626     ; 4.003      ;
; -3.630 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[8] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.626     ; 4.003      ;
; -3.630 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a19~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.594     ; 4.035      ;
; -3.630 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a19~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.594     ; 4.035      ;
; -3.629 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[8] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a19~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.606     ; 4.022      ;
; -3.628 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[8] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a29~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.623     ; 4.004      ;
; -3.628 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a19~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.591     ; 4.036      ;
; -3.622 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a13~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.612     ; 4.009      ;
; -3.622 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a13~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.612     ; 4.009      ;
; -3.620 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a11~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.617     ; 4.002      ;
; -3.620 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a11~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.614     ; 4.005      ;
; -3.620 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a11~porta_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.617     ; 4.002      ;
; -3.620 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[3] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a13~porta_datain_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.609     ; 4.010      ;
; -3.620 ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Hcnt[4] ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a19~porta_we_reg       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 1.000        ; -0.594     ; 4.025      ;
+--------+-----------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ps2_keyboard:U3|dec_keyboard:U2|f3'                                                                                                                                                    ;
+--------+------------------------------------------+----------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                      ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+----------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -1.551 ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[5] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.084     ; 2.444      ;
; -1.533 ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[5] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.084     ; 2.426      ;
; -1.528 ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[5] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.102     ; 2.403      ;
; -1.524 ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[5] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.102     ; 2.399      ;
; -1.498 ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[6] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.083     ; 2.392      ;
; -1.485 ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[5] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.102     ; 2.360      ;
; -1.464 ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[5] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.084     ; 2.357      ;
; -1.446 ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[5] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.102     ; 2.321      ;
; -1.432 ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[4] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.101     ; 2.308      ;
; -1.416 ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[4] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.083     ; 2.310      ;
; -1.401 ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[4] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.101     ; 2.277      ;
; -1.351 ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[6] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.083     ; 2.245      ;
; -1.337 ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[6] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.101     ; 2.213      ;
; -1.319 ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[6] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.083     ; 2.213      ;
; -1.316 ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[4] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.083     ; 2.210      ;
; -1.260 ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[4] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.083     ; 2.154      ;
; -1.244 ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[6] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.101     ; 2.120      ;
; -1.207 ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[0] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.101     ; 2.083      ;
; -1.200 ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[6] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.101     ; 2.076      ;
; -1.194 ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[4] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.101     ; 2.070      ;
; -1.178 ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[0] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.101     ; 2.054      ;
; -1.157 ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[0] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.083     ; 2.051      ;
; -1.099 ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[3] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.102     ; 1.974      ;
; -1.085 ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[3] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.084     ; 1.978      ;
; -1.083 ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[0] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.101     ; 1.959      ;
; -1.076 ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[0] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.083     ; 1.970      ;
; -1.074 ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[3] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.102     ; 1.949      ;
; -1.040 ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[7] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.084     ; 1.933      ;
; -1.034 ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[0] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.083     ; 1.928      ;
; -1.014 ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[1] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.102     ; 1.889      ;
; -0.982 ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[7] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.102     ; 1.857      ;
; -0.957 ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[3] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.084     ; 1.850      ;
; -0.940 ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[2] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.084     ; 1.833      ;
; -0.910 ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[1] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.102     ; 1.785      ;
; -0.906 ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[3] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.102     ; 1.781      ;
; -0.892 ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[2] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.102     ; 1.767      ;
; -0.888 ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[3] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.084     ; 1.781      ;
; -0.883 ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[7] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.084     ; 1.776      ;
; -0.871 ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[2] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.084     ; 1.764      ;
; -0.864 ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[2] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.084     ; 1.757      ;
; -0.855 ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[7] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.102     ; 1.730      ;
; -0.855 ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[1] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.084     ; 1.748      ;
; -0.838 ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[1] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.102     ; 1.713      ;
; -0.837 ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[2] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.102     ; 1.712      ;
; -0.829 ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[1] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.102     ; 1.704      ;
; -0.770 ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[7] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.084     ; 1.663      ;
; -0.754 ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[1] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.084     ; 1.647      ;
; -0.748 ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[2] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.102     ; 1.623      ;
; -0.743 ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.102     ; 1.618      ;
; -0.726 ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[7] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.102     ; 1.601      ;
; -0.723 ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.102     ; 1.598      ;
; -0.655 ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[0] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.101     ; 1.531      ;
; -0.619 ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[6] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.101     ; 1.495      ;
; -0.548 ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.084     ; 1.441      ;
; -0.529 ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.084     ; 1.422      ;
; -0.465 ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[4] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.101     ; 1.341      ;
; -0.433 ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.102     ; 1.308      ;
; -0.414 ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.102     ; 1.289      ;
; -0.410 ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[5] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.083     ; 1.304      ;
; -0.391 ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.084     ; 1.284      ;
; -0.387 ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.084     ; 1.280      ;
; -0.304 ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[4] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.082     ; 1.199      ;
; -0.284 ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[2] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.102     ; 1.159      ;
; -0.282 ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[7] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.102     ; 1.157      ;
; -0.270 ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[3] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.102     ; 1.145      ;
; -0.258 ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[6] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.082     ; 1.153      ;
; -0.209 ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.102     ; 1.084      ;
; -0.199 ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.102     ; 1.074      ;
; -0.152 ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.084     ; 1.045      ;
; -0.149 ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[3] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.083     ; 1.043      ;
; -0.142 ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.084     ; 1.035      ;
; -0.128 ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[1] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.084     ; 1.021      ;
; -0.086 ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.083     ; 0.980      ;
; -0.066 ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.083     ; 0.960      ;
; -0.029 ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.102     ; 0.904      ;
; -0.025 ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.102     ; 0.900      ;
; 0.091  ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[0] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.082     ; 0.804      ;
; 0.170  ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[1] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.083     ; 0.724      ;
; 0.171  ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[2] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.083     ; 0.723      ;
; 0.172  ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[7] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.083     ; 0.722      ;
; 0.203  ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]    ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.042     ; 0.742      ;
; 0.263  ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]    ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[6] ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.041     ; 0.683      ;
; 0.264  ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]    ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[4] ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.041     ; 0.682      ;
; 0.265  ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]    ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[0] ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.041     ; 0.681      ;
; 0.281  ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]    ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[5] ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.042     ; 0.664      ;
; 0.286  ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]    ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.042     ; 0.659      ;
; 0.371  ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]    ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[1] ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.042     ; 0.574      ;
; 0.372  ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]    ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[2] ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.042     ; 0.573      ;
; 0.373  ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]    ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[7] ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.042     ; 0.572      ;
; 0.379  ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]    ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[3] ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.042     ; 0.566      ;
; 0.586  ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]    ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.042     ; 0.359      ;
; 0.595  ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]    ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 1.000        ; -0.042     ; 0.350      ;
+--------+------------------------------------------+----------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'PS2_CLK'                                                                                                                           ;
+--------+---------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.853 ; ps2_keyboard:U3|keyboard:U1|INCNT[0]  ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.137      ; 1.997      ;
; -0.853 ; ps2_keyboard:U3|keyboard:U1|INCNT[0]  ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.137      ; 1.997      ;
; -0.853 ; ps2_keyboard:U3|keyboard:U1|INCNT[0]  ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.137      ; 1.997      ;
; -0.844 ; ps2_keyboard:U3|keyboard:U1|INCNT[0]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[7]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.122      ; 1.973      ;
; -0.844 ; ps2_keyboard:U3|keyboard:U1|INCNT[0]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[4]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.122      ; 1.973      ;
; -0.844 ; ps2_keyboard:U3|keyboard:U1|INCNT[0]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[6]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.122      ; 1.973      ;
; -0.844 ; ps2_keyboard:U3|keyboard:U1|INCNT[0]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[2]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.122      ; 1.973      ;
; -0.844 ; ps2_keyboard:U3|keyboard:U1|INCNT[0]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[1]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.122      ; 1.973      ;
; -0.844 ; ps2_keyboard:U3|keyboard:U1|INCNT[0]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[5]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.122      ; 1.973      ;
; -0.844 ; ps2_keyboard:U3|keyboard:U1|INCNT[0]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[3]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.122      ; 1.973      ;
; -0.844 ; ps2_keyboard:U3|keyboard:U1|INCNT[0]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[8]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.122      ; 1.973      ;
; -0.844 ; ps2_keyboard:U3|keyboard:U1|INCNT[0]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[0]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.122      ; 1.973      ;
; -0.838 ; ps2_keyboard:U3|keyboard:U1|INCNT[1]  ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.137      ; 1.982      ;
; -0.838 ; ps2_keyboard:U3|keyboard:U1|INCNT[1]  ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.137      ; 1.982      ;
; -0.838 ; ps2_keyboard:U3|keyboard:U1|INCNT[1]  ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.137      ; 1.982      ;
; -0.831 ; ps2_keyboard:U3|keyboard:U1|INCNT[0]  ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.127      ; 1.965      ;
; -0.824 ; ps2_keyboard:U3|keyboard:U1|INCNT[1]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[7]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.122      ; 1.953      ;
; -0.824 ; ps2_keyboard:U3|keyboard:U1|INCNT[1]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[4]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.122      ; 1.953      ;
; -0.824 ; ps2_keyboard:U3|keyboard:U1|INCNT[1]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[6]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.122      ; 1.953      ;
; -0.824 ; ps2_keyboard:U3|keyboard:U1|INCNT[1]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[2]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.122      ; 1.953      ;
; -0.824 ; ps2_keyboard:U3|keyboard:U1|INCNT[1]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[1]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.122      ; 1.953      ;
; -0.824 ; ps2_keyboard:U3|keyboard:U1|INCNT[1]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[5]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.122      ; 1.953      ;
; -0.824 ; ps2_keyboard:U3|keyboard:U1|INCNT[1]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[3]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.122      ; 1.953      ;
; -0.824 ; ps2_keyboard:U3|keyboard:U1|INCNT[1]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[8]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.122      ; 1.953      ;
; -0.824 ; ps2_keyboard:U3|keyboard:U1|INCNT[1]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[0]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.122      ; 1.953      ;
; -0.816 ; ps2_keyboard:U3|keyboard:U1|INCNT[1]  ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.127      ; 1.950      ;
; -0.780 ; ps2_keyboard:U3|keyboard:U1|INCNT[2]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[7]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.122      ; 1.909      ;
; -0.780 ; ps2_keyboard:U3|keyboard:U1|INCNT[2]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[4]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.122      ; 1.909      ;
; -0.780 ; ps2_keyboard:U3|keyboard:U1|INCNT[2]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[6]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.122      ; 1.909      ;
; -0.780 ; ps2_keyboard:U3|keyboard:U1|INCNT[2]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[2]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.122      ; 1.909      ;
; -0.780 ; ps2_keyboard:U3|keyboard:U1|INCNT[2]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[1]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.122      ; 1.909      ;
; -0.780 ; ps2_keyboard:U3|keyboard:U1|INCNT[2]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[5]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.122      ; 1.909      ;
; -0.780 ; ps2_keyboard:U3|keyboard:U1|INCNT[2]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[3]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.122      ; 1.909      ;
; -0.780 ; ps2_keyboard:U3|keyboard:U1|INCNT[2]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[8]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.122      ; 1.909      ;
; -0.780 ; ps2_keyboard:U3|keyboard:U1|INCNT[2]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[0]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.122      ; 1.909      ;
; -0.778 ; ps2_keyboard:U3|keyboard:U1|INCNT[2]  ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.137      ; 1.922      ;
; -0.778 ; ps2_keyboard:U3|keyboard:U1|INCNT[2]  ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.137      ; 1.922      ;
; -0.778 ; ps2_keyboard:U3|keyboard:U1|INCNT[2]  ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.137      ; 1.922      ;
; -0.773 ; ps2_keyboard:U3|keyboard:U1|INCNT[0]  ; ps2_keyboard:U3|keyboard:U1|ready_set    ; PS2_CLK      ; PS2_CLK     ; 1.000        ; -0.060     ; 1.720      ;
; -0.758 ; ps2_keyboard:U3|keyboard:U1|INCNT[1]  ; ps2_keyboard:U3|keyboard:U1|ready_set    ; PS2_CLK      ; PS2_CLK     ; 1.000        ; -0.060     ; 1.705      ;
; -0.756 ; ps2_keyboard:U3|keyboard:U1|INCNT[2]  ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.127      ; 1.890      ;
; -0.717 ; ps2_keyboard:U3|keyboard:U1|INCNT[3]  ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.137      ; 1.861      ;
; -0.717 ; ps2_keyboard:U3|keyboard:U1|INCNT[3]  ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.137      ; 1.861      ;
; -0.717 ; ps2_keyboard:U3|keyboard:U1|INCNT[3]  ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.137      ; 1.861      ;
; -0.710 ; ps2_keyboard:U3|keyboard:U1|INCNT[3]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[7]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.122      ; 1.839      ;
; -0.710 ; ps2_keyboard:U3|keyboard:U1|INCNT[3]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[4]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.122      ; 1.839      ;
; -0.710 ; ps2_keyboard:U3|keyboard:U1|INCNT[3]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[6]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.122      ; 1.839      ;
; -0.710 ; ps2_keyboard:U3|keyboard:U1|INCNT[3]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[2]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.122      ; 1.839      ;
; -0.710 ; ps2_keyboard:U3|keyboard:U1|INCNT[3]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[1]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.122      ; 1.839      ;
; -0.710 ; ps2_keyboard:U3|keyboard:U1|INCNT[3]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[5]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.122      ; 1.839      ;
; -0.710 ; ps2_keyboard:U3|keyboard:U1|INCNT[3]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[3]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.122      ; 1.839      ;
; -0.710 ; ps2_keyboard:U3|keyboard:U1|INCNT[3]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[8]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.122      ; 1.839      ;
; -0.710 ; ps2_keyboard:U3|keyboard:U1|INCNT[3]  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[0]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.122      ; 1.839      ;
; -0.698 ; ps2_keyboard:U3|keyboard:U1|INCNT[2]  ; ps2_keyboard:U3|keyboard:U1|ready_set    ; PS2_CLK      ; PS2_CLK     ; 1.000        ; -0.060     ; 1.645      ;
; -0.695 ; ps2_keyboard:U3|keyboard:U1|INCNT[3]  ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.127      ; 1.829      ;
; -0.643 ; ps2_keyboard:U3|keyboard:U1|INCNT[0]  ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.164      ; 1.814      ;
; -0.643 ; ps2_keyboard:U3|keyboard:U1|INCNT[0]  ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.164      ; 1.814      ;
; -0.643 ; ps2_keyboard:U3|keyboard:U1|INCNT[0]  ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.164      ; 1.814      ;
; -0.643 ; ps2_keyboard:U3|keyboard:U1|INCNT[0]  ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.164      ; 1.814      ;
; -0.637 ; ps2_keyboard:U3|keyboard:U1|INCNT[3]  ; ps2_keyboard:U3|keyboard:U1|ready_set    ; PS2_CLK      ; PS2_CLK     ; 1.000        ; -0.060     ; 1.584      ;
; -0.628 ; ps2_keyboard:U3|keyboard:U1|INCNT[1]  ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.164      ; 1.799      ;
; -0.628 ; ps2_keyboard:U3|keyboard:U1|INCNT[1]  ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.164      ; 1.799      ;
; -0.628 ; ps2_keyboard:U3|keyboard:U1|INCNT[1]  ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.164      ; 1.799      ;
; -0.628 ; ps2_keyboard:U3|keyboard:U1|INCNT[1]  ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.164      ; 1.799      ;
; -0.568 ; ps2_keyboard:U3|keyboard:U1|INCNT[2]  ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.164      ; 1.739      ;
; -0.568 ; ps2_keyboard:U3|keyboard:U1|INCNT[2]  ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.164      ; 1.739      ;
; -0.568 ; ps2_keyboard:U3|keyboard:U1|INCNT[2]  ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.164      ; 1.739      ;
; -0.568 ; ps2_keyboard:U3|keyboard:U1|INCNT[2]  ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.164      ; 1.739      ;
; -0.551 ; ps2_keyboard:U3|keyboard:U1|READ_CHAR ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[7]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.126      ; 1.684      ;
; -0.551 ; ps2_keyboard:U3|keyboard:U1|READ_CHAR ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[4]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.126      ; 1.684      ;
; -0.551 ; ps2_keyboard:U3|keyboard:U1|READ_CHAR ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[6]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.126      ; 1.684      ;
; -0.551 ; ps2_keyboard:U3|keyboard:U1|READ_CHAR ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[2]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.126      ; 1.684      ;
; -0.551 ; ps2_keyboard:U3|keyboard:U1|READ_CHAR ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[1]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.126      ; 1.684      ;
; -0.551 ; ps2_keyboard:U3|keyboard:U1|READ_CHAR ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[5]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.126      ; 1.684      ;
; -0.551 ; ps2_keyboard:U3|keyboard:U1|READ_CHAR ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[3]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.126      ; 1.684      ;
; -0.551 ; ps2_keyboard:U3|keyboard:U1|READ_CHAR ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[8]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.126      ; 1.684      ;
; -0.551 ; ps2_keyboard:U3|keyboard:U1|READ_CHAR ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[0]   ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.126      ; 1.684      ;
; -0.518 ; ps2_keyboard:U3|keyboard:U1|READ_CHAR ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.141      ; 1.666      ;
; -0.518 ; ps2_keyboard:U3|keyboard:U1|READ_CHAR ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.141      ; 1.666      ;
; -0.518 ; ps2_keyboard:U3|keyboard:U1|READ_CHAR ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.141      ; 1.666      ;
; -0.507 ; ps2_keyboard:U3|keyboard:U1|INCNT[3]  ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.164      ; 1.678      ;
; -0.507 ; ps2_keyboard:U3|keyboard:U1|INCNT[3]  ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.164      ; 1.678      ;
; -0.507 ; ps2_keyboard:U3|keyboard:U1|INCNT[3]  ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.164      ; 1.678      ;
; -0.507 ; ps2_keyboard:U3|keyboard:U1|INCNT[3]  ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.164      ; 1.678      ;
; -0.496 ; ps2_keyboard:U3|keyboard:U1|READ_CHAR ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.131      ; 1.634      ;
; -0.308 ; ps2_keyboard:U3|keyboard:U1|READ_CHAR ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.168      ; 1.483      ;
; -0.308 ; ps2_keyboard:U3|keyboard:U1|READ_CHAR ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.168      ; 1.483      ;
; -0.308 ; ps2_keyboard:U3|keyboard:U1|READ_CHAR ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.168      ; 1.483      ;
; -0.308 ; ps2_keyboard:U3|keyboard:U1|READ_CHAR ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; PS2_CLK      ; PS2_CLK     ; 1.000        ; 0.168      ; 1.483      ;
; -0.273 ; ps2_keyboard:U3|keyboard:U1|READ_CHAR ; ps2_keyboard:U3|keyboard:U1|ready_set    ; PS2_CLK      ; PS2_CLK     ; 1.000        ; -0.041     ; 1.239      ;
; -0.172 ; ps2_keyboard:U3|keyboard:U1|INCNT[2]  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]     ; PS2_CLK      ; PS2_CLK     ; 1.000        ; -0.022     ; 1.157      ;
; -0.147 ; ps2_keyboard:U3|keyboard:U1|INCNT[0]  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR    ; PS2_CLK      ; PS2_CLK     ; 1.000        ; -0.045     ; 1.109      ;
; -0.127 ; ps2_keyboard:U3|keyboard:U1|INCNT[1]  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR    ; PS2_CLK      ; PS2_CLK     ; 1.000        ; -0.045     ; 1.089      ;
; -0.083 ; ps2_keyboard:U3|keyboard:U1|INCNT[2]  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR    ; PS2_CLK      ; PS2_CLK     ; 1.000        ; -0.045     ; 1.045      ;
; -0.081 ; ps2_keyboard:U3|keyboard:U1|INCNT[1]  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]     ; PS2_CLK      ; PS2_CLK     ; 1.000        ; -0.022     ; 1.066      ;
; -0.062 ; ps2_keyboard:U3|keyboard:U1|INCNT[0]  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]     ; PS2_CLK      ; PS2_CLK     ; 1.000        ; -0.022     ; 1.047      ;
; -0.057 ; ps2_keyboard:U3|keyboard:U1|INCNT[2]  ; ps2_keyboard:U3|keyboard:U1|INCNT[2]     ; PS2_CLK      ; PS2_CLK     ; 1.000        ; -0.022     ; 1.042      ;
; -0.038 ; ps2_keyboard:U3|keyboard:U1|READ_CHAR ; ps2_keyboard:U3|keyboard:U1|INCNT[2]     ; PS2_CLK      ; PS2_CLK     ; 1.000        ; -0.037     ; 1.008      ;
; -0.038 ; ps2_keyboard:U3|keyboard:U1|READ_CHAR ; ps2_keyboard:U3|keyboard:U1|INCNT[3]     ; PS2_CLK      ; PS2_CLK     ; 1.000        ; -0.037     ; 1.008      ;
; -0.038 ; ps2_keyboard:U3|keyboard:U1|READ_CHAR ; ps2_keyboard:U3|keyboard:U1|INCNT[1]     ; PS2_CLK      ; PS2_CLK     ; 1.000        ; -0.037     ; 1.008      ;
+--------+---------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_manager:U5|clock_25Mhz_int'                                                                                                                           ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.056 ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.042     ; 0.889      ;
; 0.065 ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.042     ; 0.880      ;
; 0.065 ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.042     ; 0.880      ;
; 0.065 ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.042     ; 0.880      ;
; 0.065 ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.042     ; 0.880      ;
; 0.065 ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.042     ; 0.880      ;
; 0.101 ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.042     ; 0.844      ;
; 0.120 ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.042     ; 0.825      ;
; 0.124 ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.042     ; 0.821      ;
; 0.131 ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.042     ; 0.814      ;
; 0.132 ; clock_manager:U5|clock_1Mhz_int ; clock_manager:U5|clock_1MHz     ; clock_manager:U5|clock_1Mhz_int  ; clock_manager:U5|clock_25Mhz_int ; 0.500        ; 1.497      ; 1.957      ;
; 0.162 ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.042     ; 0.783      ;
; 0.169 ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.042     ; 0.776      ;
; 0.194 ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.042     ; 0.751      ;
; 0.199 ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.042     ; 0.746      ;
; 0.253 ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.042     ; 0.692      ;
; 0.253 ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.042     ; 0.692      ;
; 0.253 ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.042     ; 0.692      ;
; 0.253 ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.042     ; 0.692      ;
; 0.253 ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.042     ; 0.692      ;
; 0.304 ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_1Mhz_int ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.042     ; 0.641      ;
; 0.391 ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_1Mhz_int ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.042     ; 0.554      ;
; 0.398 ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.042     ; 0.547      ;
; 0.405 ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.042     ; 0.540      ;
; 0.416 ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.042     ; 0.529      ;
; 0.491 ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_1Mhz_int ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.042     ; 0.454      ;
; 0.515 ; clock_manager:U5|clock_1Khz_int ; clock_manager:U5|clock_1KHz     ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; -0.099     ; 0.373      ;
; 0.895 ; clock_manager:U5|clock_1Mhz_int ; clock_manager:U5|clock_1MHz     ; clock_manager:U5|clock_1Mhz_int  ; clock_manager:U5|clock_25Mhz_int ; 1.000        ; 1.497      ; 1.694      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_manager:U5|clock_100Khz_int'                                                                                                                              ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.221 ; clock_manager:U5|count_10Khz[1]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 1.000        ; -0.042     ; 0.724      ;
; 0.316 ; clock_manager:U5|count_10Khz[2]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 1.000        ; -0.042     ; 0.629      ;
; 0.357 ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int  ; clock_manager:U5|clock_100Khz_int ; 0.500        ; 1.427      ; 1.662      ;
; 0.388 ; clock_manager:U5|count_10Khz[0]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 1.000        ; -0.042     ; 0.557      ;
; 0.404 ; clock_manager:U5|count_10Khz[0]  ; clock_manager:U5|count_10Khz[2]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 1.000        ; -0.042     ; 0.541      ;
; 0.413 ; clock_manager:U5|count_10Khz[1]  ; clock_manager:U5|count_10Khz[0]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 1.000        ; -0.042     ; 0.532      ;
; 0.483 ; clock_manager:U5|count_10Khz[1]  ; clock_manager:U5|count_10Khz[2]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 1.000        ; -0.042     ; 0.462      ;
; 0.488 ; clock_manager:U5|count_10Khz[2]  ; clock_manager:U5|count_10Khz[0]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 1.000        ; -0.042     ; 0.457      ;
; 0.558 ; clock_manager:U5|count_10Khz[0]  ; clock_manager:U5|count_10Khz[1]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 1.000        ; -0.042     ; 0.387      ;
; 0.586 ; clock_manager:U5|count_10Khz[2]  ; clock_manager:U5|count_10Khz[2]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; clock_manager:U5|count_10Khz[0]  ; clock_manager:U5|count_10Khz[0]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; clock_manager:U5|count_10Khz[1]  ; clock_manager:U5|count_10Khz[1]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 1.000        ; -0.042     ; 0.359      ;
; 1.036 ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int  ; clock_manager:U5|clock_100Khz_int ; 1.000        ; 1.427      ; 1.483      ;
+-------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_manager:U5|clock_1KHz'                                                                                                                                             ;
+-------+---------------------------------------+---------------------------------------+----------------------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock                           ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+----------------------------------------+-----------------------------+--------------+------------+------------+
; 0.230 ; ps2_keyboard:U3|dec_keyboard:U2|state ; ps2_keyboard:U3|dec_keyboard:U2|f2    ; clock_manager:U5|clock_1KHz            ; clock_manager:U5|clock_1KHz ; 1.000        ; -0.039     ; 0.718      ;
; 0.393 ; ps2_keyboard:U3|dec_keyboard:U2|f2    ; ps2_keyboard:U3|dec_keyboard:U2|f2    ; clock_manager:U5|clock_1KHz            ; clock_manager:U5|clock_1KHz ; 1.000        ; -0.039     ; 0.555      ;
; 0.569 ; ps2_keyboard:U3|dec_keyboard:U2|state ; ps2_keyboard:U3|dec_keyboard:U2|f3    ; clock_manager:U5|clock_1KHz            ; clock_manager:U5|clock_1KHz ; 1.000        ; -0.039     ; 0.379      ;
; 0.589 ; ps2_keyboard:U3|dec_keyboard:U2|state ; ps2_keyboard:U3|dec_keyboard:U2|state ; clock_manager:U5|clock_1KHz            ; clock_manager:U5|clock_1KHz ; 1.000        ; -0.039     ; 0.359      ;
; 0.655 ; ps2_keyboard:U3|dec_keyboard:U2|f     ; ps2_keyboard:U3|dec_keyboard:U2|f2    ; ps2_keyboard:U3|keyboard:U1|scan_ready ; clock_manager:U5|clock_1KHz ; 1.000        ; 1.097      ; 1.439      ;
; 0.673 ; ps2_keyboard:U3|dec_keyboard:U2|f     ; ps2_keyboard:U3|dec_keyboard:U2|f3    ; ps2_keyboard:U3|keyboard:U1|scan_ready ; clock_manager:U5|clock_1KHz ; 1.000        ; 1.097      ; 1.421      ;
; 0.673 ; ps2_keyboard:U3|dec_keyboard:U2|f     ; ps2_keyboard:U3|dec_keyboard:U2|state ; ps2_keyboard:U3|keyboard:U1|scan_ready ; clock_manager:U5|clock_1KHz ; 1.000        ; 1.097      ; 1.421      ;
+-------+---------------------------------------+---------------------------------------+----------------------------------------+-----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_manager:U5|clock_1Mhz_int'                                                                                                                                ;
+-------+-----------------------------------+-----------------------------------+-----------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                      ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+-----------------------------------+---------------------------------+--------------+------------+------------+
; 0.233 ; clock_manager:U5|count_100Khz[1]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 1.000        ; -0.042     ; 0.712      ;
; 0.240 ; clock_manager:U5|count_100Khz[2]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 1.000        ; -0.042     ; 0.705      ;
; 0.281 ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_1Mhz_int ; 0.500        ; 1.518      ; 1.829      ;
; 0.390 ; clock_manager:U5|count_100Khz[0]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 1.000        ; -0.042     ; 0.555      ;
; 0.395 ; clock_manager:U5|count_100Khz[2]  ; clock_manager:U5|count_100Khz[0]  ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 1.000        ; -0.042     ; 0.550      ;
; 0.402 ; clock_manager:U5|count_100Khz[1]  ; clock_manager:U5|count_100Khz[2]  ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 1.000        ; -0.042     ; 0.543      ;
; 0.558 ; clock_manager:U5|count_100Khz[1]  ; clock_manager:U5|count_100Khz[0]  ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 1.000        ; -0.042     ; 0.387      ;
; 0.560 ; clock_manager:U5|count_100Khz[0]  ; clock_manager:U5|count_100Khz[2]  ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 1.000        ; -0.042     ; 0.385      ;
; 0.561 ; clock_manager:U5|count_100Khz[0]  ; clock_manager:U5|count_100Khz[1]  ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 1.000        ; -0.042     ; 0.384      ;
; 0.586 ; clock_manager:U5|count_100Khz[2]  ; clock_manager:U5|count_100Khz[2]  ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; clock_manager:U5|count_100Khz[0]  ; clock_manager:U5|count_100Khz[0]  ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; clock_manager:U5|count_100Khz[1]  ; clock_manager:U5|count_100Khz[1]  ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 1.000        ; -0.042     ; 0.359      ;
; 0.994 ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_1Mhz_int ; 1.000        ; 1.518      ; 1.616      ;
+-------+-----------------------------------+-----------------------------------+-----------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_manager:U5|clock_10Khz_int'                                                                                                                           ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.321 ; clock_manager:U5|count_1Khz[1]  ; clock_manager:U5|clock_1Khz_int ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 1.000        ; -0.042     ; 0.624      ;
; 0.409 ; clock_manager:U5|count_1Khz[0]  ; clock_manager:U5|count_1Khz[2]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 1.000        ; -0.042     ; 0.536      ;
; 0.411 ; clock_manager:U5|count_1Khz[2]  ; clock_manager:U5|clock_1Khz_int ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 1.000        ; -0.042     ; 0.534      ;
; 0.414 ; clock_manager:U5|count_1Khz[1]  ; clock_manager:U5|count_1Khz[0]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 1.000        ; -0.042     ; 0.531      ;
; 0.550 ; clock_manager:U5|count_1Khz[1]  ; clock_manager:U5|count_1Khz[2]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 1.000        ; -0.042     ; 0.395      ;
; 0.557 ; clock_manager:U5|count_1Khz[0]  ; clock_manager:U5|count_1Khz[1]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 1.000        ; -0.042     ; 0.388      ;
; 0.557 ; clock_manager:U5|count_1Khz[0]  ; clock_manager:U5|clock_1Khz_int ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 1.000        ; -0.042     ; 0.388      ;
; 0.571 ; clock_manager:U5|count_1Khz[2]  ; clock_manager:U5|count_1Khz[0]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 1.000        ; -0.042     ; 0.374      ;
; 0.586 ; clock_manager:U5|clock_1Khz_int ; clock_manager:U5|clock_1Khz_int ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; clock_manager:U5|count_1Khz[2]  ; clock_manager:U5|count_1Khz[2]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; clock_manager:U5|count_1Khz[0]  ; clock_manager:U5|count_1Khz[0]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 1.000        ; -0.042     ; 0.359      ;
; 0.586 ; clock_manager:U5|count_1Khz[1]  ; clock_manager:U5|count_1Khz[1]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 1.000        ; -0.042     ; 0.359      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                 ; To Node                                                                                                                                                        ; Launch Clock                                                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+
; -0.875 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|address_reg_a[1]                                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.542      ; 0.886      ;
; -0.874 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|address_reg_a[2]                                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.542      ; 0.887      ;
; -0.874 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|address_reg_a[0]                                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.542      ; 0.887      ;
; -0.287 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|address_reg_a[1]                                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; -0.500       ; 1.542      ; 0.974      ;
; -0.286 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|address_reg_a[2]                                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; -0.500       ; 1.542      ; 0.975      ;
; -0.285 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|address_reg_a[0]                                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; -0.500       ; 1.542      ; 0.976      ;
; -0.252 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|usedw_is_0_dff                                           ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.549      ; 1.516      ;
; -0.156 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|usedw_is_1_dff                                           ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.549      ; 1.612      ;
; -0.151 ; clock_manager:U5|clock_25Mhz_int                                                                                                          ; clock_manager:U5|clock_25Mhz_int                                                                                                                               ; clock_manager:U5|clock_25Mhz_int                             ; CLOCK_50    ; 0.000        ; 1.563      ; 1.631      ;
; -0.090 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|usedw_is_2_dff                                           ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.549      ; 1.678      ;
; -0.046 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[0]                                          ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.549      ; 1.722      ;
; -0.015 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[1]                                          ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.552      ; 1.756      ;
; -0.015 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[9]                                          ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.552      ; 1.756      ;
; -0.015 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[11]                                         ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.552      ; 1.756      ;
; -0.014 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[10]                                         ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.552      ; 1.757      ;
; -0.013 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[8]                                          ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.552      ; 1.758      ;
; 0.014  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[4]                                          ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.554      ; 1.787      ;
; 0.015  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[3]                                          ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.554      ; 1.788      ;
; 0.015  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[5]                                          ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.554      ; 1.788      ;
; 0.016  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[6]                                          ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.554      ; 1.789      ;
; 0.016  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[7]                                          ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.554      ; 1.789      ;
; 0.017  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[2]                                          ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.554      ; 1.790      ;
; 0.067  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|empty_dff                                                ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.549      ; 1.835      ;
; 0.101  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq1:inst2|altsyncram:altsyncram_component|altsyncram_4rc1:auto_generated|ram_block1a7~porta_address_reg0                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.737      ; 2.077      ;
; 0.126  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a5~porta_address_reg0                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.718      ; 2.083      ;
; 0.128  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a27~porta_address_reg0                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.724      ; 2.091      ;
; 0.130  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a2~porta_address_reg0                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.714      ; 2.083      ;
; 0.131  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a10~porta_address_reg0                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.703      ; 2.073      ;
; 0.135  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq1:inst2|altsyncram:altsyncram_component|altsyncram_4rc1:auto_generated|ram_block1a5~porta_we_reg                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.722      ; 2.096      ;
; 0.137  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|altsyncram_58e1:FIFOram|ram_block1a14~portb_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.688      ; 2.064      ;
; 0.138  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|altsyncram_58e1:FIFOram|q_b[13]                          ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.689      ; 2.052      ;
; 0.138  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|altsyncram_58e1:FIFOram|q_b[16]                          ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.689      ; 2.052      ;
; 0.138  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_dpb:rd_ptr_msb|counter_reg_bit[0]                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.552      ; 1.909      ;
; 0.138  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_dpb:rd_ptr_msb|counter_reg_bit[1]                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.552      ; 1.909      ;
; 0.138  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_dpb:rd_ptr_msb|counter_reg_bit[2]                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.552      ; 1.909      ;
; 0.138  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_dpb:rd_ptr_msb|counter_reg_bit[3]                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.552      ; 1.909      ;
; 0.138  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_dpb:rd_ptr_msb|counter_reg_bit[4]                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.552      ; 1.909      ;
; 0.138  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_dpb:rd_ptr_msb|counter_reg_bit[5]                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.552      ; 1.909      ;
; 0.138  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_dpb:rd_ptr_msb|counter_reg_bit[6]                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.552      ; 1.909      ;
; 0.138  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_dpb:rd_ptr_msb|counter_reg_bit[7]                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.552      ; 1.909      ;
; 0.138  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_dpb:rd_ptr_msb|counter_reg_bit[8]                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.552      ; 1.909      ;
; 0.138  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_dpb:rd_ptr_msb|counter_reg_bit[9]                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.552      ; 1.909      ;
; 0.138  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_dpb:rd_ptr_msb|counter_reg_bit[10]                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.552      ; 1.909      ;
; 0.138  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a16~porta_address_reg0                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.709      ; 2.086      ;
; 0.139  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|rd_ptr_lsb                                               ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.549      ; 1.907      ;
; 0.147  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|altsyncram_58e1:FIFOram|ram_block1a11~portb_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.692      ; 2.078      ;
; 0.148  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|altsyncram_58e1:FIFOram|ram_block1a3~portb_address_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.694      ; 2.081      ;
; 0.148  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|altsyncram_58e1:FIFOram|q_b[11]                          ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.691      ; 2.064      ;
; 0.148  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|altsyncram_58e1:FIFOram|q_b[12]                          ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.691      ; 2.064      ;
; 0.151  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a12~porta_address_reg0                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.721      ; 2.111      ;
; 0.155  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|altsyncram_58e1:FIFOram|ram_block1a20~portb_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.684      ; 2.078      ;
; 0.159  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a26~porta_address_reg0                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.732      ; 2.130      ;
; 0.161  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|altsyncram_58e1:FIFOram|q_b[9]                           ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.697      ; 2.083      ;
; 0.161  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|altsyncram_58e1:FIFOram|q_b[10]                          ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.697      ; 2.083      ;
; 0.161  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|altsyncram_58e1:FIFOram|ram_block1a9~portb_address_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.698      ; 2.098      ;
; 0.163  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a15~porta_address_reg0                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.727      ; 2.129      ;
; 0.164  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq1:inst2|altsyncram:altsyncram_component|altsyncram_4rc1:auto_generated|ram_block1a2~porta_we_reg                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.712      ; 2.115      ;
; 0.165  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.549      ; 1.933      ;
; 0.165  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a22~porta_address_reg0                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.709      ; 2.113      ;
; 0.168  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a19~porta_address_reg0                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.720      ; 2.127      ;
; 0.170  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|altsyncram_58e1:FIFOram|q_b[0]                           ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.698      ; 2.093      ;
; 0.170  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|altsyncram_58e1:FIFOram|q_b[17]                          ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.698      ; 2.093      ;
; 0.170  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|altsyncram_58e1:FIFOram|q_b[5]                           ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.696      ; 2.091      ;
; 0.170  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|altsyncram_58e1:FIFOram|q_b[6]                           ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.696      ; 2.091      ;
; 0.172  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|altsyncram_58e1:FIFOram|q_b[1]                           ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.698      ; 2.095      ;
; 0.172  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|altsyncram_58e1:FIFOram|q_b[2]                           ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.698      ; 2.095      ;
; 0.172  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|altsyncram_58e1:FIFOram|ram_block1a5~portb_address_reg0  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.697      ; 2.108      ;
; 0.173  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq1:inst2|altsyncram:altsyncram_component|altsyncram_4rc1:auto_generated|ram_block1a6~porta_address_reg0                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.740      ; 2.152      ;
; 0.174  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a17~porta_address_reg0                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.708      ; 2.121      ;
; 0.175  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq1:inst2|altsyncram:altsyncram_component|altsyncram_4rc1:auto_generated|ram_block1a5~porta_address_reg0                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.722      ; 2.136      ;
; 0.178  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a6~porta_we_reg                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.682      ; 2.099      ;
; 0.179  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|altsyncram_58e1:FIFOram|ram_block1a13~portb_address_reg0 ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.690      ; 2.108      ;
; 0.179  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_epb:wr_ptr|counter_reg_bit[3]  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|altsyncram_58e1:FIFOram|ram_block1a13~porta_address_reg0 ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.222      ; 0.505      ;
; 0.179  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_epb:wr_ptr|counter_reg_bit[4]  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|altsyncram_58e1:FIFOram|ram_block1a13~porta_address_reg0 ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.222      ; 0.505      ;
; 0.180  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a23~porta_address_reg0                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.730      ; 2.149      ;
; 0.180  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_epb:wr_ptr|counter_reg_bit[6]  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|altsyncram_58e1:FIFOram|ram_block1a13~porta_address_reg0 ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.222      ; 0.506      ;
; 0.181  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|full_dff                            ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|full_dff                                                 ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[1]                     ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[1]                                          ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[2]                     ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[2]                                          ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[3]                     ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[3]                                          ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[4]                     ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[4]                                          ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[5]                     ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[5]                                          ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[6]                     ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[6]                                          ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[7]                     ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[7]                                          ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[8]                     ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[8]                                          ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[9]                     ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[9]                                          ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[10]                    ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[10]                                         ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[11]                    ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[11]                                         ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.182  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|cntr_epb:wr_ptr|counter_reg_bit[10] ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|altsyncram_58e1:FIFOram|ram_block1a13~porta_address_reg0 ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.222      ; 0.508      ;
; 0.182  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[0]                     ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|low_addressa[0]                                          ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|usedw_is_0_dff                      ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|usedw_is_0_dff                                           ; CLOCK_50                                                     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.184  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a24~porta_address_reg0                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.743      ; 2.166      ;
; 0.185  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a1~porta_we_reg                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.667      ; 2.091      ;
; 0.185  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a18~porta_address_reg0                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.689      ; 2.113      ;
; 0.187  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a7~porta_we_reg                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.689      ; 2.115      ;
; 0.188  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a12~porta_we_reg                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.721      ; 2.148      ;
; 0.189  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|altsyncram_58e1:FIFOram|q_b[3]                           ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.693      ; 2.107      ;
; 0.189  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|fifo0:inst7|scfifo:scfifo_component|scfifo_it21:auto_generated|a_dpfifo_p331:dpfifo|altsyncram_58e1:FIFOram|q_b[4]                           ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.693      ; 2.107      ;
; 0.189  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a27~porta_we_reg                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.724      ; 2.152      ;
; 0.189  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]                                                                              ; vga:U4|VGA_MOD:U4|lpm_ram_dq0:inst3|altsyncram:altsyncram_component|altsyncram_8rc1:auto_generated|ram_block1a11~porta_address_reg0                            ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50    ; 0.000        ; 1.712      ; 2.140      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'cpu:U1|control:U1|OP[4]'                                                                                                                            ;
+--------+--------------------------------------+--------------------------------+-----------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                        ; Launch Clock                ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------+-----------------------------+-------------------------+--------------+------------+------------+
; -0.864 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[3]$latch  ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; 0.000        ; 2.938      ; 2.179      ;
; -0.843 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[15]$latch ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; 0.000        ; 2.846      ; 2.108      ;
; -0.812 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[0]$latch  ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; 0.000        ; 2.923      ; 2.216      ;
; -0.799 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[14]$latch ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; 0.000        ; 2.843      ; 2.149      ;
; -0.792 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[7]$latch  ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; 0.000        ; 2.857      ; 2.170      ;
; -0.785 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[10]$latch ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; 0.000        ; 2.861      ; 2.181      ;
; -0.780 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[8]$latch  ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; 0.000        ; 2.861      ; 2.186      ;
; -0.777 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[9]$latch  ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; 0.000        ; 2.857      ; 2.185      ;
; -0.735 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[6]$latch  ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; 0.000        ; 2.840      ; 2.210      ;
; -0.724 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[13]$latch ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; 0.000        ; 2.845      ; 2.226      ;
; -0.707 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[11]$latch ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; 0.000        ; 2.842      ; 2.240      ;
; -0.695 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[4]$latch  ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; 0.000        ; 2.855      ; 2.265      ;
; -0.686 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[2]$latch  ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; 0.000        ; 2.846      ; 2.265      ;
; -0.664 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[12]$latch ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; 0.000        ; 2.841      ; 2.282      ;
; -0.650 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[5]$latch  ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; 0.000        ; 2.850      ; 2.305      ;
; -0.623 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[1]$latch  ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; 0.000        ; 2.847      ; 2.329      ;
; -0.500 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[3]$latch  ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.938      ; 2.063      ;
; -0.435 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[14]$latch ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.843      ; 2.033      ;
; -0.407 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[15]$latch ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.846      ; 2.064      ;
; -0.406 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[8]$latch  ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.861      ; 2.080      ;
; -0.373 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[7]$latch  ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.857      ; 2.109      ;
; -0.362 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[6]$latch  ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.840      ; 2.103      ;
; -0.360 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[13]$latch ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.845      ; 2.110      ;
; -0.312 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[0]$latch  ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.923      ; 2.236      ;
; -0.309 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[4]$latch  ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.855      ; 2.171      ;
; -0.307 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[9]$latch  ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.857      ; 2.175      ;
; -0.240 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[10]$latch ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.861      ; 2.246      ;
; -0.235 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[1]$latch  ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.847      ; 2.237      ;
; -0.215 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[2]$latch  ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.846      ; 2.256      ;
; -0.179 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[11]$latch ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.842      ; 2.288      ;
; -0.161 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[12]$latch ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.841      ; 2.305      ;
; -0.100 ; cpu:U1|control:U1|OP[4]              ; cpu:U1|alu:U2|RESULT[5]$latch  ; cpu:U1|control:U1|OP[4]     ; cpu:U1|control:U1|OP[4] ; -0.500       ; 2.850      ; 2.375      ;
; 0.609  ; cpu:U1|control:U1|X[1]               ; cpu:U1|alu:U2|RESULT[1]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.315      ; 1.444      ;
; 0.678  ; cpu:U1|control:U1|X[4]               ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.323      ; 1.521      ;
; 0.734  ; cpu:U1|control:U1|Y[5]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[5]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.324      ; 1.578      ;
; 0.779  ; cpu:U1|control:U1|X[12]              ; cpu:U1|alu:U2|RESULT[12]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.323      ; 1.622      ;
; 0.834  ; cpu:U1|control:U1|Y[2]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[2]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.320      ; 1.674      ;
; 0.860  ; cpu:U1|control:U1|Y[2]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[5]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.324      ; 1.704      ;
; 0.861  ; cpu:U1|control:U1|Y[0]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[0]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.391      ; 1.772      ;
; 0.861  ; cpu:U1|control:U1|OP[1]              ; cpu:U1|alu:U2|RESULT[14]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.316      ; 1.697      ;
; 0.874  ; cpu:U1|control:U1|Y[2]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[3]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.412      ; 1.806      ;
; 0.949  ; cpu:U1|control:U1|Y[6]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[6]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.314      ; 1.783      ;
; 0.954  ; cpu:U1|control:U1|OP[2]              ; cpu:U1|alu:U2|RESULT[11]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.323      ; 1.797      ;
; 0.955  ; cpu:U1|control:U1|X[0]               ; cpu:U1|alu:U2|RESULT[0]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.391      ; 1.866      ;
; 0.955  ; cpu:U1|control:U1|OP[0]              ; cpu:U1|alu:U2|RESULT[3]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.417      ; 1.892      ;
; 0.967  ; cpu:U1|control:U1|Y[0]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[5]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.318      ; 1.805      ;
; 0.971  ; cpu:U1|control:U1|Y[4]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[5]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.324      ; 1.815      ;
; 0.976  ; cpu:U1|control:U1|Y[15]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[5]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.324      ; 1.820      ;
; 0.981  ; cpu:U1|control:U1|Y[0]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[3]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.406      ; 1.907      ;
; 0.997  ; cpu:U1|control:U1|Y[13]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[13]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.319      ; 1.836      ;
; 1.000  ; cpu:U1|control:U1|OP[1]              ; cpu:U1|alu:U2|RESULT[6]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.313      ; 1.833      ;
; 1.001  ; cpu:U1|control:U1|OP[1]              ; cpu:U1|alu:U2|RESULT[8]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.334      ; 1.855      ;
; 1.004  ; cpu:U1|control:U1|Y[15]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[8]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.335      ; 1.859      ;
; 1.006  ; cpu:U1|control:U1|OP[1]              ; cpu:U1|alu:U2|RESULT[2]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.319      ; 1.845      ;
; 1.010  ; cpu:U1|control:U1|X[11]              ; cpu:U1|alu:U2|RESULT[11]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.324      ; 1.854      ;
; 1.012  ; cpu:U1|control:U1|OP[0]              ; cpu:U1|alu:U2|RESULT[14]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.322      ; 1.854      ;
; 1.018  ; cpu:U1|control:U1|Y[13]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[6]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.314      ; 1.852      ;
; 1.032  ; cpu:U1|control:U1|Y[6]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[8]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.335      ; 1.887      ;
; 1.043  ; cpu:U1|control:U1|OP[1]              ; cpu:U1|alu:U2|RESULT[0]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.396      ; 1.959      ;
; 1.058  ; cpu:U1|control:U1|OP[1]              ; cpu:U1|alu:U2|RESULT[5]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.323      ; 1.901      ;
; 1.070  ; cpu:U1|control:U1|Y[0]               ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.394      ; 1.984      ;
; 1.070  ; cpu:U1|control:U1|Y[1]               ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.394      ; 1.984      ;
; 1.070  ; cpu:U1|control:U1|Y[2]               ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.394      ; 1.984      ;
; 1.070  ; cpu:U1|control:U1|Y[3]               ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.394      ; 1.984      ;
; 1.070  ; cpu:U1|control:U1|Y[4]               ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.394      ; 1.984      ;
; 1.070  ; cpu:U1|control:U1|Y[5]               ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.394      ; 1.984      ;
; 1.070  ; cpu:U1|control:U1|Y[6]               ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.394      ; 1.984      ;
; 1.070  ; cpu:U1|control:U1|Y[7]               ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.394      ; 1.984      ;
; 1.070  ; cpu:U1|control:U1|Y[8]               ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.394      ; 1.984      ;
; 1.070  ; cpu:U1|control:U1|Y[9]               ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.394      ; 1.984      ;
; 1.070  ; cpu:U1|control:U1|Y[10]              ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.394      ; 1.984      ;
; 1.070  ; cpu:U1|control:U1|Y[11]              ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.394      ; 1.984      ;
; 1.070  ; cpu:U1|control:U1|Y[12]              ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.394      ; 1.984      ;
; 1.070  ; cpu:U1|control:U1|Y[13]              ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.394      ; 1.984      ;
; 1.070  ; cpu:U1|control:U1|Y[14]              ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.394      ; 1.984      ;
; 1.070  ; cpu:U1|control:U1|Y[15]              ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.394      ; 1.984      ;
; 1.076  ; cpu:U1|control:U1|Y[15]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[12]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.315      ; 1.911      ;
; 1.083  ; cpu:U1|control:U1|Y[6]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[11]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.316      ; 1.919      ;
; 1.086  ; cpu:U1|control:U1|Y[0]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[2]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.314      ; 1.920      ;
; 1.095  ; cpu:U1|control:U1|OP[0]              ; cpu:U1|alu:U2|RESULT[7]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.336      ; 1.951      ;
; 1.099  ; cpu:U1|control:U1|OP[1]              ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.328      ; 1.947      ;
; 1.102  ; cpu:U1|control:U1|OP[6]              ; cpu:U1|alu:U2|RESULT[8]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.334      ; 1.956      ;
; 1.108  ; cpu:U1|control:U1|X[8]               ; cpu:U1|alu:U2|RESULT[8]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.331      ; 1.959      ;
; 1.117  ; cpu:U1|control:U1|Y[12]~_Duplicate_1 ; cpu:U1|alu:U2|RESULT[12]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.315      ; 1.952      ;
; 1.119  ; cpu:U1|control:U1|Y[4]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[4]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.329      ; 1.968      ;
; 1.130  ; cpu:U1|control:U1|X[2]               ; cpu:U1|alu:U2|RESULT[2]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.314      ; 1.964      ;
; 1.134  ; cpu:U1|control:U1|X[0]               ; cpu:U1|alu:U2|RESULT[5]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.318      ; 1.972      ;
; 1.143  ; cpu:U1|control:U1|OP[6]              ; cpu:U1|alu:U2|RESULT[0]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.396      ; 2.059      ;
; 1.144  ; cpu:U1|control:U1|Y[3]~_Duplicate_1  ; cpu:U1|alu:U2|RESULT[3]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.412      ; 2.076      ;
; 1.146  ; cpu:U1|control:U1|OP[1]              ; cpu:U1|alu:U2|RESULT[12]$latch ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.314      ; 1.980      ;
; 1.148  ; cpu:U1|control:U1|Y[0]               ; cpu:U1|alu:U2|RESULT[2]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.385      ; 2.053      ;
; 1.148  ; cpu:U1|control:U1|X[0]               ; cpu:U1|alu:U2|RESULT[3]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.406      ; 2.074      ;
; 1.148  ; cpu:U1|control:U1|Y[1]               ; cpu:U1|alu:U2|RESULT[2]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.385      ; 2.053      ;
; 1.148  ; cpu:U1|control:U1|Y[2]               ; cpu:U1|alu:U2|RESULT[2]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.385      ; 2.053      ;
; 1.148  ; cpu:U1|control:U1|Y[3]               ; cpu:U1|alu:U2|RESULT[2]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.385      ; 2.053      ;
; 1.148  ; cpu:U1|control:U1|Y[4]               ; cpu:U1|alu:U2|RESULT[2]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.385      ; 2.053      ;
; 1.148  ; cpu:U1|control:U1|Y[5]               ; cpu:U1|alu:U2|RESULT[2]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.385      ; 2.053      ;
; 1.148  ; cpu:U1|control:U1|Y[6]               ; cpu:U1|alu:U2|RESULT[2]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.385      ; 2.053      ;
; 1.148  ; cpu:U1|control:U1|Y[7]               ; cpu:U1|alu:U2|RESULT[2]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.385      ; 2.053      ;
; 1.148  ; cpu:U1|control:U1|Y[8]               ; cpu:U1|alu:U2|RESULT[2]$latch  ; clock_manager:U5|clock_1MHz ; cpu:U1|control:U1|OP[4] ; -0.500       ; 1.385      ; 2.053      ;
+--------+--------------------------------------+--------------------------------+-----------------------------+-------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_manager:U5|clock_100Khz_int'                                                                                                                                ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -0.333 ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int  ; clock_manager:U5|clock_100Khz_int ; 0.000        ; 1.497      ; 1.373      ;
; 0.181  ; clock_manager:U5|count_10Khz[1]  ; clock_manager:U5|count_10Khz[1]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; clock_manager:U5|count_10Khz[2]  ; clock_manager:U5|count_10Khz[2]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.188  ; clock_manager:U5|count_10Khz[0]  ; clock_manager:U5|count_10Khz[0]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 0.000        ; 0.042      ; 0.314      ;
; 0.197  ; clock_manager:U5|count_10Khz[0]  ; clock_manager:U5|count_10Khz[1]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 0.000        ; 0.042      ; 0.323      ;
; 0.267  ; clock_manager:U5|count_10Khz[1]  ; clock_manager:U5|count_10Khz[2]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 0.000        ; 0.042      ; 0.393      ;
; 0.269  ; clock_manager:U5|count_10Khz[2]  ; clock_manager:U5|count_10Khz[0]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 0.000        ; 0.042      ; 0.395      ;
; 0.296  ; clock_manager:U5|count_10Khz[0]  ; clock_manager:U5|count_10Khz[2]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 0.000        ; 0.042      ; 0.422      ;
; 0.306  ; clock_manager:U5|count_10Khz[1]  ; clock_manager:U5|count_10Khz[0]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 0.000        ; 0.042      ; 0.432      ;
; 0.334  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int  ; clock_manager:U5|clock_100Khz_int ; -0.500       ; 1.497      ; 1.540      ;
; 0.349  ; clock_manager:U5|count_10Khz[0]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 0.000        ; 0.042      ; 0.475      ;
; 0.412  ; clock_manager:U5|count_10Khz[2]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 0.000        ; 0.042      ; 0.538      ;
; 0.481  ; clock_manager:U5|count_10Khz[1]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; 0.000        ; 0.042      ; 0.607      ;
+--------+----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]'                                                                                                                                                                                                                                                                      ;
+--------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                                                                             ; Launch Clock                                                 ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+
; -0.311 ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|B[9]                                                ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst4|lpm_ff:lpm_ff_component|dffs[9] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.785      ; 0.588      ;
; -0.306 ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|G[9]                                                ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst3|lpm_ff:lpm_ff_component|dffs[9] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.785      ; 0.593      ;
; -0.292 ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|G[8]                                                ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst3|lpm_ff:lpm_ff_component|dffs[8] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.784      ; 0.606      ;
; -0.285 ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|R[8]                                                ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst2|lpm_ff:lpm_ff_component|dffs[8] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.784      ; 0.613      ;
; -0.241 ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|B[8]                                                ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst4|lpm_ff:lpm_ff_component|dffs[8] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.796      ; 0.669      ;
; -0.208 ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|R[9]                                                ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst2|lpm_ff:lpm_ff_component|dffs[9] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.784      ; 0.690      ;
; -0.064 ; cpu:U1|control:U1|vga_char[9]                                                            ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[1]                                                  ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.773      ; 0.813      ;
; -0.024 ; cpu:U1|control:U1|vga_char[10]                                                           ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[2]                                                  ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.773      ; 0.853      ;
; 0.002  ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|R[0]                                                ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst2|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.783      ; 0.899      ;
; 0.043  ; cpu:U1|control:U1|vga_char[11]                                                           ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[3]                                                  ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.773      ; 0.920      ;
; 0.064  ; cpu:U1|control:U1|vga_pos[0]                                                             ; vga:U4|TEXT_DRAWER:U3|XP[4]                                                         ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.762      ; 0.930      ;
; 0.104  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[4] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[17]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.637      ; 0.855      ;
; 0.104  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[4] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[18]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.637      ; 0.855      ;
; 0.105  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[4] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[20]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.637      ; 0.856      ;
; 0.106  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[4] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[19]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.637      ; 0.857      ;
; 0.121  ; cpu:U1|control:U1|videoflag                                                              ; vga:U4|TEXT_DRAWER:U3|STATE[0]                                                      ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.774      ; 0.999      ;
; 0.122  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[2] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[17]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.637      ; 0.873      ;
; 0.122  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[2] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[18]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.637      ; 0.873      ;
; 0.123  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[2] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[20]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.637      ; 0.874      ;
; 0.124  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[2] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[19]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.637      ; 0.875      ;
; 0.129  ; cpu:U1|control:U1|vga_pos[0]                                                             ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[0]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.768      ; 1.001      ;
; 0.139  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[5] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[17]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.637      ; 0.890      ;
; 0.139  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[5] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[18]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.637      ; 0.890      ;
; 0.140  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[5] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[20]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.637      ; 0.891      ;
; 0.141  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[5] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[19]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.637      ; 0.892      ;
; 0.141  ; cpu:U1|control:U1|vga_char[8]                                                            ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[0]                                                  ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.773      ; 1.018      ;
; 0.145  ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|R[0]                                                ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst2|lpm_ff:lpm_ff_component|dffs[6] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.819      ; 1.078      ;
; 0.146  ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|R[0]                                                ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst2|lpm_ff:lpm_ff_component|dffs[4] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.819      ; 1.079      ;
; 0.146  ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|R[0]                                                ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst2|lpm_ff:lpm_ff_component|dffs[5] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.819      ; 1.079      ;
; 0.146  ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|R[0]                                                ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst2|lpm_ff:lpm_ff_component|dffs[7] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.819      ; 1.079      ;
; 0.147  ; cpu:U1|control:U1|vga_char[12]                                                           ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[5]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.780      ; 1.031      ;
; 0.148  ; cpu:U1|control:U1|vga_char[12]                                                           ; vga:U4|TEXT_DRAWER:U3|YP[5]                                                         ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.789      ; 1.041      ;
; 0.150  ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|R[0]                                                ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst2|lpm_ff:lpm_ff_component|dffs[1] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.819      ; 1.083      ;
; 0.150  ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|R[0]                                                ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst2|lpm_ff:lpm_ff_component|dffs[3] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.819      ; 1.083      ;
; 0.151  ; vga:U4|VGA_MOD:U4|COLOR_BRIDGE:inst1|R[0]                                                ; vga:U4|VGA_MOD:U4|VIDEO_FILTER:inst8|lpm_dff2:inst2|lpm_ff:lpm_ff_component|dffs[2] ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.819      ; 1.084      ;
; 0.153  ; cpu:U1|control:U1|vga_char[12]                                                           ; vga:U4|TEXT_DRAWER:U3|XP[4]                                                         ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.780      ; 1.037      ;
; 0.158  ; cpu:U1|control:U1|vga_char[12]                                                           ; vga:U4|TEXT_DRAWER:U3|XP[5]                                                         ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.780      ; 1.042      ;
; 0.163  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[0] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[17]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.637      ; 0.914      ;
; 0.163  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[0] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[18]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.637      ; 0.914      ;
; 0.164  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[0] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[20]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.637      ; 0.915      ;
; 0.164  ; cpu:U1|control:U1|vga_char[12]                                                           ; vga:U4|TEXT_DRAWER:U3|XP[6]                                                         ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.780      ; 1.048      ;
; 0.165  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[0] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[19]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.637      ; 0.916      ;
; 0.180  ; vga:U4|TEXT_DRAWER:U3|DATA_QUEUE                                                         ; vga:U4|TEXT_DRAWER:U3|DATA_QUEUE                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; vga:U4|TEXT_DRAWER:U3|STATE[1]                                                           ; vga:U4|TEXT_DRAWER:U3|STATE[1]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[0]                                                         ; vga:U4|TEXT_DRAWER:U3|OUTDATA[0]                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[13]                                                        ; vga:U4|TEXT_DRAWER:U3|OUTDATA[13]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[1]                                                         ; vga:U4|TEXT_DRAWER:U3|OUTDATA[1]                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[2]                                                         ; vga:U4|TEXT_DRAWER:U3|OUTDATA[2]                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[3]                                                         ; vga:U4|TEXT_DRAWER:U3|OUTDATA[3]                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[4]                                                         ; vga:U4|TEXT_DRAWER:U3|OUTDATA[4]                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[5]                                                         ; vga:U4|TEXT_DRAWER:U3|OUTDATA[5]                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[6]                                                         ; vga:U4|TEXT_DRAWER:U3|OUTDATA[6]                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[7]                                                         ; vga:U4|TEXT_DRAWER:U3|OUTDATA[7]                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[8]                                                         ; vga:U4|TEXT_DRAWER:U3|OUTDATA[8]                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[9]                                                         ; vga:U4|TEXT_DRAWER:U3|OUTDATA[9]                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.043      ; 0.307      ;
; 0.180  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[10]                                                        ; vga:U4|TEXT_DRAWER:U3|OUTDATA[10]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.043      ; 0.307      ;
; 0.181  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[17]                                                        ; vga:U4|TEXT_DRAWER:U3|OUTDATA[17]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[18]                                                        ; vga:U4|TEXT_DRAWER:U3|OUTDATA[18]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[19]                                                        ; vga:U4|TEXT_DRAWER:U3|OUTDATA[19]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[20]                                                        ; vga:U4|TEXT_DRAWER:U3|OUTDATA[20]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[16]                                                        ; vga:U4|TEXT_DRAWER:U3|OUTDATA[16]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[11]                                                        ; vga:U4|TEXT_DRAWER:U3|OUTDATA[11]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[12]                                                        ; vga:U4|TEXT_DRAWER:U3|OUTDATA[12]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[14]                                                        ; vga:U4|TEXT_DRAWER:U3|OUTDATA[14]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; vga:U4|TEXT_DRAWER:U3|OUTDATA[15]                                                        ; vga:U4|TEXT_DRAWER:U3|OUTDATA[15]                                                   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.042      ; 0.307      ;
; 0.188  ; vga:U4|TEXT_DRAWER:U3|STATE[0]                                                           ; vga:U4|TEXT_DRAWER:U3|STATE[0]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.042      ; 0.314      ;
; 0.201  ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[9]                                                  ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|Vcnt[9]                                             ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.040      ; 0.325      ;
; 0.203  ; vga:U4|TEXT_DRAWER:U3|STATE[1]                                                           ; vga:U4|TEXT_DRAWER:U3|DATA_QUEUE                                                    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.043      ; 0.330      ;
; 0.207  ; vga:U4|TEXT_DRAWER:U3|STATE[2]                                                           ; vga:U4|TEXT_DRAWER:U3|STATE[1]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.043      ; 0.334      ;
; 0.210  ; vga:U4|TEXT_DRAWER:U3|LNCNT[3]                                                           ; vga:U4|TEXT_DRAWER:U3|LNCNT[3]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.043      ; 0.337      ;
; 0.214  ; vga:U4|TEXT_DRAWER:U3|PIXCNT[3]                                                          ; vga:U4|TEXT_DRAWER:U3|PIXCNT[3]                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.042      ; 0.340      ;
; 0.221  ; cpu:U1|control:U1|vga_char[12]                                                           ; vga:U4|TEXT_DRAWER:U3|YP[4]                                                         ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.786      ; 1.111      ;
; 0.222  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[3] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[17]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.637      ; 0.973      ;
; 0.222  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[3] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[18]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.637      ; 0.973      ;
; 0.223  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[3] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[20]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.637      ; 0.974      ;
; 0.224  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[3] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[19]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.637      ; 0.975      ;
; 0.226  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[7] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[17]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.637      ; 0.977      ;
; 0.226  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[7] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[18]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.637      ; 0.977      ;
; 0.227  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[7] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[20]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.637      ; 0.978      ;
; 0.228  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[7] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[19]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.637      ; 0.979      ;
; 0.255  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[6] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[17]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.637      ; 1.006      ;
; 0.255  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[6] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[18]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.637      ; 1.006      ;
; 0.256  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[4] ; vga:U4|TEXT_DRAWER:U3|DATA[17]                                                      ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.637      ; 1.007      ;
; 0.256  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[4] ; vga:U4|TEXT_DRAWER:U3|DATA[18]                                                      ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.637      ; 1.007      ;
; 0.256  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[6] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[20]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.637      ; 1.007      ;
; 0.257  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[6] ; vga:U4|TEXT_DRAWER:U3|OUTDATA[19]                                                   ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.637      ; 1.008      ;
; 0.257  ; cpu:U1|control:U1|vga_char[12]                                                           ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[3]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.780      ; 1.141      ;
; 0.258  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[4] ; vga:U4|TEXT_DRAWER:U3|DATA[19]                                                      ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.637      ; 1.009      ;
; 0.270  ; cpu:U1|control:U1|vga_char[12]                                                           ; vga:U4|TEXT_DRAWER:U3|YP[7]                                                         ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.786      ; 1.160      ;
; 0.274  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[2] ; vga:U4|TEXT_DRAWER:U3|DATA[17]                                                      ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.637      ; 1.025      ;
; 0.274  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[2] ; vga:U4|TEXT_DRAWER:U3|DATA[18]                                                      ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.637      ; 1.025      ;
; 0.276  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[2] ; vga:U4|TEXT_DRAWER:U3|DATA[19]                                                      ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.637      ; 1.027      ;
; 0.278  ; cpu:U1|control:U1|vga_char[12]                                                           ; vga:U4|TEXT_DRAWER:U3|YP[6]                                                         ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.786      ; 1.168      ;
; 0.287  ; cpu:U1|control:U1|vga_char[12]                                                           ; vga:U4|TEXT_DRAWER:U3|XP[3]                                                         ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.780      ; 1.171      ;
; 0.289  ; cpu:U1|control:U1|vga_char[12]                                                           ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[4]                                                   ; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.780      ; 1.173      ;
; 0.291  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[5] ; vga:U4|TEXT_DRAWER:U3|DATA[17]                                                      ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.637      ; 1.042      ;
; 0.291  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[5] ; vga:U4|TEXT_DRAWER:U3|DATA[18]                                                      ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.637      ; 1.042      ;
; 0.293  ; vga:U4|lpm_rom0:U5|altsyncram:altsyncram_component|altsyncram_nd71:auto_generated|q_a[5] ; vga:U4|TEXT_DRAWER:U3|DATA[19]                                                      ; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.637      ; 1.044      ;
; 0.298  ; vga:U4|TEXT_DRAWER:U3|LNCNT[0]                                                           ; vga:U4|TEXT_DRAWER:U3|LNCNT[0]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.043      ; 0.425      ;
; 0.299  ; vga:U4|TEXT_DRAWER:U3|LNCNT[1]                                                           ; vga:U4|TEXT_DRAWER:U3|LNCNT[1]                                                      ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 0.000        ; 0.043      ; 0.426      ;
+--------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_manager:U5|clock_1Mhz_int'                                                                                                                                  ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                      ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+---------------------------------+--------------+------------+------------+
; -0.299 ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_1Mhz_int ; 0.000        ; 1.592      ; 1.502      ;
; 0.181  ; clock_manager:U5|count_100Khz[1]  ; clock_manager:U5|count_100Khz[1]  ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; clock_manager:U5|count_100Khz[2]  ; clock_manager:U5|count_100Khz[2]  ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.188  ; clock_manager:U5|count_100Khz[0]  ; clock_manager:U5|count_100Khz[0]  ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 0.000        ; 0.042      ; 0.314      ;
; 0.195  ; clock_manager:U5|count_100Khz[0]  ; clock_manager:U5|count_100Khz[1]  ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 0.000        ; 0.042      ; 0.321      ;
; 0.196  ; clock_manager:U5|count_100Khz[0]  ; clock_manager:U5|count_100Khz[2]  ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 0.000        ; 0.042      ; 0.322      ;
; 0.197  ; clock_manager:U5|count_100Khz[1]  ; clock_manager:U5|count_100Khz[0]  ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 0.000        ; 0.042      ; 0.323      ;
; 0.301  ; clock_manager:U5|count_100Khz[1]  ; clock_manager:U5|count_100Khz[2]  ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 0.000        ; 0.042      ; 0.427      ;
; 0.342  ; clock_manager:U5|count_100Khz[2]  ; clock_manager:U5|count_100Khz[0]  ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 0.000        ; 0.042      ; 0.468      ;
; 0.347  ; clock_manager:U5|count_100Khz[0]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 0.000        ; 0.042      ; 0.473      ;
; 0.403  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_1Mhz_int ; -0.500       ; 1.592      ; 1.704      ;
; 0.472  ; clock_manager:U5|count_100Khz[1]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 0.000        ; 0.042      ; 0.598      ;
; 0.480  ; clock_manager:U5|count_100Khz[2]  ; clock_manager:U5|clock_100Khz_int ; clock_manager:U5|clock_1Mhz_int   ; clock_manager:U5|clock_1Mhz_int ; 0.000        ; 0.042      ; 0.606      ;
+--------+-----------------------------------+-----------------------------------+-----------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_manager:U5|clock_25Mhz_int'                                                                                                                             ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -0.153 ; clock_manager:U5|clock_1Mhz_int ; clock_manager:U5|clock_1MHz     ; clock_manager:U5|clock_1Mhz_int  ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 1.570      ; 1.626      ;
; 0.161  ; clock_manager:U5|clock_1Khz_int ; clock_manager:U5|clock_1KHz     ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.049      ; 0.314      ;
; 0.196  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.042      ; 0.322      ;
; 0.253  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_1Mhz_int ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.042      ; 0.379      ;
; 0.288  ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.042      ; 0.414      ;
; 0.295  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.042      ; 0.421      ;
; 0.297  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_1Mhz_int ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.042      ; 0.423      ;
; 0.299  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.042      ; 0.425      ;
; 0.301  ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.042      ; 0.427      ;
; 0.409  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_1Mhz_int ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.042      ; 0.535      ;
; 0.437  ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.042      ; 0.563      ;
; 0.448  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.042      ; 0.574      ;
; 0.448  ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.042      ; 0.574      ;
; 0.451  ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.042      ; 0.577      ;
; 0.453  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.042      ; 0.579      ;
; 0.456  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.042      ; 0.582      ;
; 0.500  ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.042      ; 0.626      ;
; 0.503  ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.042      ; 0.629      ;
; 0.508  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.042      ; 0.634      ;
; 0.508  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.042      ; 0.634      ;
; 0.508  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.042      ; 0.634      ;
; 0.508  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.042      ; 0.634      ;
; 0.514  ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.042      ; 0.640      ;
; 0.517  ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|count_1Mhz[4]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.042      ; 0.643      ;
; 0.592  ; clock_manager:U5|clock_1Mhz_int ; clock_manager:U5|clock_1MHz     ; clock_manager:U5|clock_1Mhz_int  ; clock_manager:U5|clock_25Mhz_int ; -0.500       ; 1.570      ; 1.871      ;
; 0.670  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|count_1Mhz[2]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.042      ; 0.796      ;
; 0.670  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|count_1Mhz[1]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.042      ; 0.796      ;
; 0.670  ; clock_manager:U5|count_1Mhz[3]  ; clock_manager:U5|count_1Mhz[0]  ; clock_manager:U5|clock_25Mhz_int ; clock_manager:U5|clock_25Mhz_int ; 0.000        ; 0.042      ; 0.796      ;
+--------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'PS2_CLK'                                                                                                                                                      ;
+--------+----------------------------------------+------------------------------------------+---------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                  ; Launch Clock                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+------------------------------------------+---------------------------------------+-------------+--------------+------------+------------+
; -0.133 ; ps2_keyboard:U3|keyboard:U1|ready_set  ; ps2_keyboard:U3|keyboard:U1|ready_set    ; ps2_keyboard:U3|keyboard:U1|ready_set ; PS2_CLK     ; 0.000        ; 1.784      ; 1.860      ;
; 0.201  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR    ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; ps2_keyboard:U3|keyboard:U1|INCNT[1]   ; ps2_keyboard:U3|keyboard:U1|INCNT[1]     ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.022      ; 0.307      ;
; 0.208  ; ps2_keyboard:U3|keyboard:U1|INCNT[0]   ; ps2_keyboard:U3|keyboard:U1|INCNT[0]     ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.022      ; 0.314      ;
; 0.212  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[8] ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[7]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.019      ; 0.315      ;
; 0.233  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[4] ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.073      ; 0.390      ;
; 0.234  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[1] ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.073      ; 0.391      ;
; 0.237  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[3] ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.073      ; 0.394      ;
; 0.273  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[3] ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[2]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.019      ; 0.376      ;
; 0.275  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[1] ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[0]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.019      ; 0.378      ;
; 0.277  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[4] ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[3]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.019      ; 0.380      ;
; 0.318  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[7] ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[6]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.019      ; 0.421      ;
; 0.321  ; ps2_keyboard:U3|keyboard:U1|INCNT[0]   ; ps2_keyboard:U3|keyboard:U1|INCNT[1]     ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.022      ; 0.427      ;
; 0.350  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[7] ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.045      ; 0.479      ;
; 0.390  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[6] ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[5]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.019      ; 0.493      ;
; 0.407  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[2] ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.091      ; 0.582      ;
; 0.423  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[6] ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.091      ; 0.598      ;
; 0.432  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[5] ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.091      ; 0.607      ;
; 0.436  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[0] ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.091      ; 0.611      ;
; 0.552  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[5] ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[4]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.019      ; 0.655      ;
; 0.583  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|INCNT[1]     ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.022      ; 0.689      ;
; 0.583  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|INCNT[0]     ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.022      ; 0.689      ;
; 0.584  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|INCNT[2]     ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.022      ; 0.690      ;
; 0.584  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|INCNT[3]     ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.022      ; 0.690      ;
; 0.593  ; ps2_keyboard:U3|keyboard:U1|ready_set  ; ps2_keyboard:U3|keyboard:U1|ready_set    ; ps2_keyboard:U3|keyboard:U1|ready_set ; PS2_CLK     ; -0.500       ; 1.784      ; 2.086      ;
; 0.635  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[2] ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[1]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.019      ; 0.738      ;
; 0.651  ; ps2_keyboard:U3|keyboard:U1|INCNT[2]   ; ps2_keyboard:U3|keyboard:U1|INCNT[1]     ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.022      ; 0.757      ;
; 0.651  ; ps2_keyboard:U3|keyboard:U1|INCNT[2]   ; ps2_keyboard:U3|keyboard:U1|INCNT[0]     ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.022      ; 0.757      ;
; 0.652  ; ps2_keyboard:U3|keyboard:U1|INCNT[2]   ; ps2_keyboard:U3|keyboard:U1|INCNT[2]     ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.022      ; 0.758      ;
; 0.652  ; ps2_keyboard:U3|keyboard:U1|INCNT[2]   ; ps2_keyboard:U3|keyboard:U1|INCNT[3]     ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.022      ; 0.758      ;
; 0.692  ; ps2_keyboard:U3|keyboard:U1|INCNT[0]   ; ps2_keyboard:U3|keyboard:U1|INCNT[2]     ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.022      ; 0.798      ;
; 0.693  ; ps2_keyboard:U3|keyboard:U1|INCNT[1]   ; ps2_keyboard:U3|keyboard:U1|INCNT[0]     ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.022      ; 0.799      ;
; 0.694  ; ps2_keyboard:U3|keyboard:U1|INCNT[1]   ; ps2_keyboard:U3|keyboard:U1|INCNT[2]     ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.022      ; 0.800      ;
; 0.694  ; ps2_keyboard:U3|keyboard:U1|INCNT[1]   ; ps2_keyboard:U3|keyboard:U1|INCNT[3]     ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.022      ; 0.800      ;
; 0.714  ; ps2_keyboard:U3|keyboard:U1|INCNT[0]   ; ps2_keyboard:U3|keyboard:U1|INCNT[3]     ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.022      ; 0.820      ;
; 0.773  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|READ_CHAR    ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.037      ; 0.894      ;
; 0.809  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|INCNT[2]     ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.045      ; 0.938      ;
; 0.809  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]     ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.045      ; 0.938      ;
; 0.809  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|INCNT[1]     ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.045      ; 0.938      ;
; 0.809  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|INCNT[0]     ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.045      ; 0.938      ;
; 0.838  ; ps2_keyboard:U3|keyboard:U1|INCNT[2]   ; ps2_keyboard:U3|keyboard:U1|READ_CHAR    ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.037      ; 0.959      ;
; 0.883  ; ps2_keyboard:U3|keyboard:U1|INCNT[1]   ; ps2_keyboard:U3|keyboard:U1|READ_CHAR    ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.037      ; 1.004      ;
; 0.903  ; ps2_keyboard:U3|keyboard:U1|INCNT[0]   ; ps2_keyboard:U3|keyboard:U1|READ_CHAR    ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.037      ; 1.024      ;
; 0.953  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|ready_set    ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.010      ; 1.047      ;
; 1.016  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.258      ; 1.358      ;
; 1.016  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.258      ; 1.358      ;
; 1.016  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.258      ; 1.358      ;
; 1.016  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.258      ; 1.358      ;
; 1.141  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.257      ; 1.482      ;
; 1.177  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.249      ; 1.510      ;
; 1.177  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.249      ; 1.510      ;
; 1.177  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.249      ; 1.510      ;
; 1.181  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[7]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.251      ; 1.516      ;
; 1.181  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[4]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.251      ; 1.516      ;
; 1.181  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[6]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.251      ; 1.516      ;
; 1.181  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[2]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.251      ; 1.516      ;
; 1.181  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[1]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.251      ; 1.516      ;
; 1.181  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[5]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.251      ; 1.516      ;
; 1.181  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[3]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.251      ; 1.516      ;
; 1.181  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[8]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.251      ; 1.516      ;
; 1.181  ; ps2_keyboard:U3|keyboard:U1|READ_CHAR  ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[0]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.251      ; 1.516      ;
; 1.227  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.254      ; 1.565      ;
; 1.227  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.254      ; 1.565      ;
; 1.227  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.254      ; 1.565      ;
; 1.227  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.254      ; 1.565      ;
; 1.270  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|ready_set    ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.021      ; 1.375      ;
; 1.295  ; ps2_keyboard:U3|keyboard:U1|INCNT[2]   ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.254      ; 1.633      ;
; 1.295  ; ps2_keyboard:U3|keyboard:U1|INCNT[2]   ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.254      ; 1.633      ;
; 1.295  ; ps2_keyboard:U3|keyboard:U1|INCNT[2]   ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.254      ; 1.633      ;
; 1.295  ; ps2_keyboard:U3|keyboard:U1|INCNT[2]   ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.254      ; 1.633      ;
; 1.337  ; ps2_keyboard:U3|keyboard:U1|INCNT[1]   ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.254      ; 1.675      ;
; 1.337  ; ps2_keyboard:U3|keyboard:U1|INCNT[1]   ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.254      ; 1.675      ;
; 1.337  ; ps2_keyboard:U3|keyboard:U1|INCNT[1]   ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.254      ; 1.675      ;
; 1.337  ; ps2_keyboard:U3|keyboard:U1|INCNT[1]   ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.254      ; 1.675      ;
; 1.338  ; ps2_keyboard:U3|keyboard:U1|INCNT[2]   ; ps2_keyboard:U3|keyboard:U1|ready_set    ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.021      ; 1.443      ;
; 1.352  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.253      ; 1.689      ;
; 1.357  ; ps2_keyboard:U3|keyboard:U1|INCNT[0]   ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.254      ; 1.695      ;
; 1.357  ; ps2_keyboard:U3|keyboard:U1|INCNT[0]   ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.254      ; 1.695      ;
; 1.357  ; ps2_keyboard:U3|keyboard:U1|INCNT[0]   ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.254      ; 1.695      ;
; 1.357  ; ps2_keyboard:U3|keyboard:U1|INCNT[0]   ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.254      ; 1.695      ;
; 1.380  ; ps2_keyboard:U3|keyboard:U1|INCNT[1]   ; ps2_keyboard:U3|keyboard:U1|ready_set    ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.021      ; 1.485      ;
; 1.388  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.245      ; 1.717      ;
; 1.388  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.245      ; 1.717      ;
; 1.388  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.245      ; 1.717      ;
; 1.400  ; ps2_keyboard:U3|keyboard:U1|INCNT[0]   ; ps2_keyboard:U3|keyboard:U1|ready_set    ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.021      ; 1.505      ;
; 1.420  ; ps2_keyboard:U3|keyboard:U1|INCNT[2]   ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.253      ; 1.757      ;
; 1.424  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[7]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.247      ; 1.755      ;
; 1.424  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[4]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.247      ; 1.755      ;
; 1.424  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[6]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.247      ; 1.755      ;
; 1.424  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[2]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.247      ; 1.755      ;
; 1.424  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[1]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.247      ; 1.755      ;
; 1.424  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[5]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.247      ; 1.755      ;
; 1.424  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[3]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.247      ; 1.755      ;
; 1.424  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[8]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.247      ; 1.755      ;
; 1.424  ; ps2_keyboard:U3|keyboard:U1|INCNT[3]   ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[0]   ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.247      ; 1.755      ;
; 1.456  ; ps2_keyboard:U3|keyboard:U1|INCNT[2]   ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.245      ; 1.785      ;
; 1.456  ; ps2_keyboard:U3|keyboard:U1|INCNT[2]   ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.245      ; 1.785      ;
; 1.456  ; ps2_keyboard:U3|keyboard:U1|INCNT[2]   ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.245      ; 1.785      ;
; 1.462  ; ps2_keyboard:U3|keyboard:U1|INCNT[1]   ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.253      ; 1.799      ;
; 1.482  ; ps2_keyboard:U3|keyboard:U1|INCNT[0]   ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; PS2_CLK                               ; PS2_CLK     ; 0.000        ; 0.253      ; 1.819      ;
+--------+----------------------------------------+------------------------------------------+---------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_manager:U5|clock_1KHz'                                                                                                                                               ;
+--------+---------------------------------------+---------------------------------------+----------------------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                           ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+----------------------------------------+-----------------------------+--------------+------------+------------+
; -0.116 ; ps2_keyboard:U3|dec_keyboard:U2|f     ; ps2_keyboard:U3|dec_keyboard:U2|f2    ; ps2_keyboard:U3|keyboard:U1|scan_ready ; clock_manager:U5|clock_1KHz ; 0.000        ; 1.199      ; 1.177      ;
; -0.006 ; ps2_keyboard:U3|dec_keyboard:U2|f     ; ps2_keyboard:U3|dec_keyboard:U2|f3    ; ps2_keyboard:U3|keyboard:U1|scan_ready ; clock_manager:U5|clock_1KHz ; 0.000        ; 1.199      ; 1.287      ;
; -0.006 ; ps2_keyboard:U3|dec_keyboard:U2|f     ; ps2_keyboard:U3|dec_keyboard:U2|state ; ps2_keyboard:U3|keyboard:U1|scan_ready ; clock_manager:U5|clock_1KHz ; 0.000        ; 1.199      ; 1.287      ;
; 0.191  ; ps2_keyboard:U3|dec_keyboard:U2|state ; ps2_keyboard:U3|dec_keyboard:U2|state ; clock_manager:U5|clock_1KHz            ; clock_manager:U5|clock_1KHz ; 0.000        ; 0.039      ; 0.314      ;
; 0.202  ; ps2_keyboard:U3|dec_keyboard:U2|state ; ps2_keyboard:U3|dec_keyboard:U2|f3    ; clock_manager:U5|clock_1KHz            ; clock_manager:U5|clock_1KHz ; 0.000        ; 0.039      ; 0.325      ;
; 0.354  ; ps2_keyboard:U3|dec_keyboard:U2|f2    ; ps2_keyboard:U3|dec_keyboard:U2|f2    ; clock_manager:U5|clock_1KHz            ; clock_manager:U5|clock_1KHz ; 0.000        ; 0.039      ; 0.477      ;
; 0.469  ; ps2_keyboard:U3|dec_keyboard:U2|state ; ps2_keyboard:U3|dec_keyboard:U2|f2    ; clock_manager:U5|clock_1KHz            ; clock_manager:U5|clock_1KHz ; 0.000        ; 0.039      ; 0.592      ;
+--------+---------------------------------------+---------------------------------------+----------------------------------------+-----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_manager:U5|clock_1MHz'                                                                                                                   ;
+-------+-------------------------------+-------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.180 ; cpu:U1|control:U1|FR[15]~reg0 ; cpu:U1|control:U1|FR[15]~reg0 ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.043      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|IR[9]       ; cpu:U1|control:U1|IR[9]       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[6][8]   ; cpu:U1|control:U1|reg[6][8]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|M2[8]       ; cpu:U1|control:U1|M2[8]       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[6][9]   ; cpu:U1|control:U1|reg[6][9]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[7][9]   ; cpu:U1|control:U1|reg[7][9]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[1][9]   ; cpu:U1|control:U1|reg[1][9]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[3][9]   ; cpu:U1|control:U1|reg[3][9]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|selM2[0]    ; cpu:U1|control:U1|selM2[0]    ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[5][9]   ; cpu:U1|control:U1|reg[5][9]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[4][9]   ; cpu:U1|control:U1|reg[4][9]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|M2[9]       ; cpu:U1|control:U1|M2[9]       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[0][9]   ; cpu:U1|control:U1|reg[0][9]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[2][9]   ; cpu:U1|control:U1|reg[2][9]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|IR[6]       ; cpu:U1|control:U1|IR[6]       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|IR[0]       ; cpu:U1|control:U1|IR[0]       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|IR[1]       ; cpu:U1|control:U1|IR[1]       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[6][0]   ; cpu:U1|control:U1|reg[6][0]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[7][0]   ; cpu:U1|control:U1|reg[7][0]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|IR[5]       ; cpu:U1|control:U1|IR[5]       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|FR[9]~reg0  ; cpu:U1|control:U1|FR[9]~reg0  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|MAR[0]      ; cpu:U1|control:U1|MAR[0]      ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|MAR[2]      ; cpu:U1|control:U1|MAR[2]      ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|MAR[5]      ; cpu:U1|control:U1|MAR[5]      ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|MAR[6]      ; cpu:U1|control:U1|MAR[6]      ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|IR[2]       ; cpu:U1|control:U1|IR[2]       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|FR[10]~reg0 ; cpu:U1|control:U1|FR[10]~reg0 ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[4][0]   ; cpu:U1|control:U1|reg[4][0]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[5][0]   ; cpu:U1|control:U1|reg[5][0]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[1][2]   ; cpu:U1|control:U1|reg[1][2]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[3][2]   ; cpu:U1|control:U1|reg[3][2]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[6][2]   ; cpu:U1|control:U1|reg[6][2]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[7][2]   ; cpu:U1|control:U1|reg[7][2]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[3][6]   ; cpu:U1|control:U1|reg[3][6]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[1][6]   ; cpu:U1|control:U1|reg[1][6]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[7][6]   ; cpu:U1|control:U1|reg[7][6]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[6][6]   ; cpu:U1|control:U1|reg[6][6]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|FR[8]~reg0  ; cpu:U1|control:U1|FR[8]~reg0  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|FR[7]~reg0  ; cpu:U1|control:U1|FR[7]~reg0  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[0][2]   ; cpu:U1|control:U1|reg[0][2]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[2][2]   ; cpu:U1|control:U1|reg[2][2]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[4][2]   ; cpu:U1|control:U1|reg[4][2]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[5][2]   ; cpu:U1|control:U1|reg[5][2]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[2][6]   ; cpu:U1|control:U1|reg[2][6]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[0][6]   ; cpu:U1|control:U1|reg[0][6]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[4][6]   ; cpu:U1|control:U1|reg[4][6]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[5][6]   ; cpu:U1|control:U1|reg[5][6]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[7][7]   ; cpu:U1|control:U1|reg[7][7]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[6][7]   ; cpu:U1|control:U1|reg[6][7]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[3][7]   ; cpu:U1|control:U1|reg[3][7]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[1][7]   ; cpu:U1|control:U1|reg[1][7]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[1][14]  ; cpu:U1|control:U1|reg[1][14]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[3][14]  ; cpu:U1|control:U1|reg[3][14]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[6][14]  ; cpu:U1|control:U1|reg[6][14]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[7][14]  ; cpu:U1|control:U1|reg[7][14]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[1][15]  ; cpu:U1|control:U1|reg[1][15]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[3][15]  ; cpu:U1|control:U1|reg[3][15]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[6][15]  ; cpu:U1|control:U1|reg[6][15]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[7][15]  ; cpu:U1|control:U1|reg[7][15]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[1][13]  ; cpu:U1|control:U1|reg[1][13]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[3][13]  ; cpu:U1|control:U1|reg[3][13]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[7][13]  ; cpu:U1|control:U1|reg[7][13]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[6][13]  ; cpu:U1|control:U1|reg[6][13]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[5][7]   ; cpu:U1|control:U1|reg[5][7]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[4][7]   ; cpu:U1|control:U1|reg[4][7]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[2][7]   ; cpu:U1|control:U1|reg[2][7]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[0][7]   ; cpu:U1|control:U1|reg[0][7]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|M2[14]      ; cpu:U1|control:U1|M2[14]      ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[2][14]  ; cpu:U1|control:U1|reg[2][14]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[0][14]  ; cpu:U1|control:U1|reg[0][14]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[5][14]  ; cpu:U1|control:U1|reg[5][14]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[4][14]  ; cpu:U1|control:U1|reg[4][14]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|M2[15]      ; cpu:U1|control:U1|M2[15]      ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[2][15]  ; cpu:U1|control:U1|reg[2][15]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[0][15]  ; cpu:U1|control:U1|reg[0][15]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[4][15]  ; cpu:U1|control:U1|reg[4][15]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[5][15]  ; cpu:U1|control:U1|reg[5][15]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|M2[13]      ; cpu:U1|control:U1|M2[13]      ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[0][13]  ; cpu:U1|control:U1|reg[0][13]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[2][13]  ; cpu:U1|control:U1|reg[2][13]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[4][13]  ; cpu:U1|control:U1|reg[4][13]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[5][13]  ; cpu:U1|control:U1|reg[5][13]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[1][12]  ; cpu:U1|control:U1|reg[1][12]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[3][12]  ; cpu:U1|control:U1|reg[3][12]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[7][12]  ; cpu:U1|control:U1|reg[7][12]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[6][12]  ; cpu:U1|control:U1|reg[6][12]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|M2[12]      ; cpu:U1|control:U1|M2[12]      ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[0][12]  ; cpu:U1|control:U1|reg[0][12]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[2][12]  ; cpu:U1|control:U1|reg[2][12]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[4][12]  ; cpu:U1|control:U1|reg[4][12]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[5][12]  ; cpu:U1|control:U1|reg[5][12]  ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|IR[4]       ; cpu:U1|control:U1|IR[4]       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|IR[3]       ; cpu:U1|control:U1|IR[3]       ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[1][1]   ; cpu:U1|control:U1|reg[1][1]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[3][1]   ; cpu:U1|control:U1|reg[3][1]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[6][1]   ; cpu:U1|control:U1|reg[6][1]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[7][1]   ; cpu:U1|control:U1|reg[7][1]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[1][3]   ; cpu:U1|control:U1|reg[1][3]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[3][3]   ; cpu:U1|control:U1|reg[3][3]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; cpu:U1|control:U1|reg[3][4]   ; cpu:U1|control:U1|reg[3][4]   ; clock_manager:U5|clock_1MHz ; clock_manager:U5|clock_1MHz ; 0.000        ; 0.042      ; 0.307      ;
+-------+-------------------------------+-------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_manager:U5|clock_10Khz_int'                                                                                                                            ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.181 ; clock_manager:U5|clock_1Khz_int ; clock_manager:U5|clock_1Khz_int ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; clock_manager:U5|count_1Khz[1]  ; clock_manager:U5|count_1Khz[1]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; clock_manager:U5|count_1Khz[2]  ; clock_manager:U5|count_1Khz[2]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 0.000        ; 0.042      ; 0.307      ;
; 0.188 ; clock_manager:U5|count_1Khz[0]  ; clock_manager:U5|count_1Khz[0]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 0.000        ; 0.042      ; 0.314      ;
; 0.194 ; clock_manager:U5|count_1Khz[2]  ; clock_manager:U5|count_1Khz[0]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 0.000        ; 0.042      ; 0.320      ;
; 0.198 ; clock_manager:U5|count_1Khz[0]  ; clock_manager:U5|clock_1Khz_int ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 0.000        ; 0.042      ; 0.324      ;
; 0.198 ; clock_manager:U5|count_1Khz[0]  ; clock_manager:U5|count_1Khz[1]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 0.000        ; 0.042      ; 0.324      ;
; 0.206 ; clock_manager:U5|count_1Khz[1]  ; clock_manager:U5|count_1Khz[2]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 0.000        ; 0.042      ; 0.332      ;
; 0.295 ; clock_manager:U5|count_1Khz[0]  ; clock_manager:U5|count_1Khz[2]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 0.000        ; 0.042      ; 0.421      ;
; 0.307 ; clock_manager:U5|count_1Khz[1]  ; clock_manager:U5|count_1Khz[0]  ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 0.000        ; 0.042      ; 0.433      ;
; 0.328 ; clock_manager:U5|count_1Khz[2]  ; clock_manager:U5|clock_1Khz_int ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 0.000        ; 0.042      ; 0.454      ;
; 0.390 ; clock_manager:U5|count_1Khz[1]  ; clock_manager:U5|clock_1Khz_int ; clock_manager:U5|clock_10Khz_int ; clock_manager:U5|clock_10Khz_int ; 0.000        ; 0.042      ; 0.516      ;
+-------+---------------------------------+---------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ps2_keyboard:U3|dec_keyboard:U2|f3'                                                                                                                                                    ;
+-------+------------------------------------------+----------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                      ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+----------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.181 ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]    ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]    ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.042      ; 0.307      ;
; 0.351 ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]    ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[3] ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.042      ; 0.477      ;
; 0.394 ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]    ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[7] ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.042      ; 0.520      ;
; 0.397 ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]    ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[2] ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.042      ; 0.523      ;
; 0.398 ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]    ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[1] ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.042      ; 0.524      ;
; 0.400 ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]    ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[5] ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.042      ; 0.526      ;
; 0.400 ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]    ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.042      ; 0.526      ;
; 0.438 ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[7] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.094      ; 0.646      ;
; 0.441 ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[2] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.094      ; 0.649      ;
; 0.442 ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[1] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.094      ; 0.650      ;
; 0.446 ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]    ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[0] ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.043      ; 0.573      ;
; 0.446 ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]    ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[4] ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.043      ; 0.573      ;
; 0.447 ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]    ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[6] ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.043      ; 0.574      ;
; 0.464 ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[0] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.095      ; 0.673      ;
; 0.475 ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]    ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.042      ; 0.601      ;
; 0.476 ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[5] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.094      ; 0.684      ;
; 0.580 ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.075      ; 0.769      ;
; 0.583 ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.075      ; 0.772      ;
; 0.586 ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[3] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.094      ; 0.794      ;
; 0.594 ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.094      ; 0.802      ;
; 0.606 ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.094      ; 0.814      ;
; 0.651 ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[1] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.093      ; 0.858      ;
; 0.685 ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[3] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.075      ; 0.874      ;
; 0.717 ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.093      ; 0.924      ;
; 0.720 ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.093      ; 0.927      ;
; 0.745 ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[6] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.095      ; 0.954      ;
; 0.766 ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[4] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.095      ; 0.975      ;
; 0.775 ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[7] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.075      ; 0.964      ;
; 0.777 ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[2] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.075      ; 0.966      ;
; 0.777 ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.075      ; 0.966      ;
; 0.780 ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.075      ; 0.969      ;
; 0.787 ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[1] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.075      ; 0.976      ;
; 0.890 ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[1] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.075      ; 1.079      ;
; 0.894 ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.093      ; 1.101      ;
; 0.897 ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.093      ; 1.104      ;
; 0.919 ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[5] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.075      ; 1.108      ;
; 0.923 ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[7] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.093      ; 1.130      ;
; 0.929 ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[5] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.075      ; 1.118      ;
; 0.939 ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[2] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.075      ; 1.128      ;
; 0.941 ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[7] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.093      ; 1.148      ;
; 0.943 ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[1] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.075      ; 1.132      ;
; 0.955 ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[2] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.075      ; 1.144      ;
; 0.963 ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[4] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.076      ; 1.153      ;
; 0.974 ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.075      ; 1.163      ;
; 0.978 ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[2] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.093      ; 1.185      ;
; 0.979 ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[7] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.075      ; 1.168      ;
; 0.987 ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.075      ; 1.176      ;
; 0.997 ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[7] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.075      ; 1.186      ;
; 1.039 ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[7] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.093      ; 1.246      ;
; 1.039 ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[7] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.075      ; 1.228      ;
; 1.057 ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[5] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.093      ; 1.264      ;
; 1.063 ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[2] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.075      ; 1.252      ;
; 1.064 ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[1] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.075      ; 1.253      ;
; 1.066 ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[6] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.076      ; 1.256      ;
; 1.071 ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[5] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.075      ; 1.260      ;
; 1.073 ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.093      ; 1.280      ;
; 1.086 ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.093      ; 1.293      ;
; 1.091 ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[3] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.093      ; 1.298      ;
; 1.094 ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[0] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.076      ; 1.284      ;
; 1.098 ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[6] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.076      ; 1.288      ;
; 1.103 ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[2] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.093      ; 1.310      ;
; 1.115 ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[1] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.093      ; 1.322      ;
; 1.115 ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[1] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.093      ; 1.322      ;
; 1.116 ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[3] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.075      ; 1.305      ;
; 1.129 ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[2] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.093      ; 1.336      ;
; 1.134 ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[3] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.075      ; 1.323      ;
; 1.135 ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[3] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.075      ; 1.324      ;
; 1.136 ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[5] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.093      ; 1.343      ;
; 1.144 ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[3] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.093      ; 1.351      ;
; 1.155 ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.075      ; 1.344      ;
; 1.165 ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[0] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.094      ; 1.373      ;
; 1.167 ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.075      ; 1.356      ;
; 1.174 ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[6] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.094      ; 1.382      ;
; 1.179 ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[5] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.093      ; 1.386      ;
; 1.202 ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[0] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.094      ; 1.410      ;
; 1.220 ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[3] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.093      ; 1.427      ;
; 1.222 ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[5] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.075      ; 1.411      ;
; 1.225 ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[6] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.076      ; 1.415      ;
; 1.246 ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[4] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.076      ; 1.436      ;
; 1.261 ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[0] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.076      ; 1.451      ;
; 1.270 ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[6] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.076      ; 1.460      ;
; 1.272 ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[0] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.094      ; 1.480      ;
; 1.295 ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[6] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.094      ; 1.503      ;
; 1.343 ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[4] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.094      ; 1.551      ;
; 1.363 ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[0] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.076      ; 1.553      ;
; 1.383 ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[4] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.094      ; 1.591      ;
; 1.409 ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[4] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.076      ; 1.599      ;
; 1.428 ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[0] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.076      ; 1.618      ;
; 1.452 ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[6] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.094      ; 1.660      ;
; 1.579 ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[4] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.076      ; 1.769      ;
; 1.584 ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[4] ; PS2_CLK                            ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; 0.000        ; 0.094      ; 1.792      ;
+-------+------------------------------------------+----------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'ps2_keyboard:U3|keyboard:U1|scan_ready'                                                                                                                         ;
+--------+------------------------------------+-----------------------------------+-----------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                           ; Launch Clock                ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-----------------------------------+-----------------------------+----------------------------------------+--------------+------------+------------+
; -0.995 ; ps2_keyboard:U3|dec_keyboard:U2|f2 ; ps2_keyboard:U3|dec_keyboard:U2|f ; clock_manager:U5|clock_1KHz ; ps2_keyboard:U3|keyboard:U1|scan_ready ; 1.000        ; -1.199     ; 0.793      ;
+--------+------------------------------------+-----------------------------------+-----------------------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'ps2_keyboard:U3|keyboard:U1|ready_set'                                                                                                                                            ;
+-------+----------------------------------------+----------------------------------------+----------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock                           ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+----------------------------------------+---------------------------------------+--------------+------------+------------+
; 0.256 ; ps2_keyboard:U3|keyboard:U1|scan_ready ; ps2_keyboard:U3|keyboard:U1|scan_ready ; ps2_keyboard:U3|keyboard:U1|scan_ready ; ps2_keyboard:U3|keyboard:U1|ready_set ; 0.500        ; 0.615      ; 0.971      ;
; 0.820 ; ps2_keyboard:U3|keyboard:U1|scan_ready ; ps2_keyboard:U3|keyboard:U1|scan_ready ; ps2_keyboard:U3|keyboard:U1|scan_ready ; ps2_keyboard:U3|keyboard:U1|ready_set ; 1.000        ; 0.615      ; 0.907      ;
+-------+----------------------------------------+----------------------------------------+----------------------------------------+---------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'ps2_keyboard:U3|keyboard:U1|ready_set'                                                                                                                                             ;
+-------+----------------------------------------+----------------------------------------+----------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock                           ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+----------------------------------------+---------------------------------------+--------------+------------+------------+
; 0.030 ; ps2_keyboard:U3|keyboard:U1|scan_ready ; ps2_keyboard:U3|keyboard:U1|scan_ready ; ps2_keyboard:U3|keyboard:U1|scan_ready ; ps2_keyboard:U3|keyboard:U1|ready_set ; 0.000        ; 0.652      ; 0.871      ;
; 0.586 ; ps2_keyboard:U3|keyboard:U1|scan_ready ; ps2_keyboard:U3|keyboard:U1|scan_ready ; ps2_keyboard:U3|keyboard:U1|scan_ready ; ps2_keyboard:U3|keyboard:U1|ready_set ; -0.500       ; 0.652      ; 0.927      ;
+-------+----------------------------------------+----------------------------------------+----------------------------------------+---------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'ps2_keyboard:U3|keyboard:U1|scan_ready'                                                                                                                         ;
+-------+------------------------------------+-----------------------------------+-----------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                           ; Launch Clock                ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+-----------------------------------+-----------------------------+----------------------------------------+--------------+------------+------------+
; 1.709 ; ps2_keyboard:U3|dec_keyboard:U2|f2 ; ps2_keyboard:U3|dec_keyboard:U2|f ; clock_manager:U5|clock_1KHz ; ps2_keyboard:U3|keyboard:U1|scan_ready ; 0.000        ; -1.097     ; 0.706      ;
+-------+------------------------------------+-----------------------------------+-----------------------------+----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                  ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                                                                                  ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLOCK_50 ; Rise       ; CLOCK_50                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|address_reg_a[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|address_reg_a[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|address_reg_a[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|out_address_reg_a[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|out_address_reg_a[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|out_address_reg_a[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a0                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a0~porta_we_reg         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a1                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a10                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a100                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a100~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a100~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a100~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a101                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a101~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a101~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a101~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a102                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a102~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a102~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a102~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a103                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a103~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a103~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a103~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a104                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a104~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a104~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a104~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a105                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a105~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a105~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a105~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a106                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a106~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a106~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a106~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a107                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a107~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a107~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a107~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a108                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a108~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a108~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a108~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a109                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a109~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a109~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a109~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a10~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a10~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a11                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a110                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a110~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a110~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a110~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a111                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a111~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a111~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a111~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a112                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a112~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a112~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a112~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a113                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a113~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a113~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a113~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a114                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a114~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a114~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a114~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a115                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a115~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a115~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a115~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a116                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a116~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a116~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a116~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a117                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a117~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a117~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a117~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a118                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a118~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a118~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a118~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a119                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a119~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a119~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a119~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a11~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a11~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; RAM:U2|altsyncram:altsyncram_component|altsyncram_rgr3:auto_generated|ram_block1a11~porta_we_reg        ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'PS2_CLK'                                                                         ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; PS2_CLK ; Rise       ; PS2_CLK                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|INCNT[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|INCNT[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|INCNT[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|INCNT[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|READ_CHAR    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|ready_set    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ;
; -0.471 ; -0.287       ; 0.184          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ;
; -0.471 ; -0.287       ; 0.184          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ;
; -0.471 ; -0.287       ; 0.184          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ;
; -0.469 ; -0.285       ; 0.184          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ;
; -0.469 ; -0.285       ; 0.184          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ;
; -0.469 ; -0.285       ; 0.184          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ;
; -0.469 ; -0.285       ; 0.184          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ;
; -0.456 ; -0.272       ; 0.184          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ;
; -0.455 ; -0.271       ; 0.184          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[0]   ;
; -0.455 ; -0.271       ; 0.184          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[1]   ;
; -0.455 ; -0.271       ; 0.184          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[2]   ;
; -0.455 ; -0.271       ; 0.184          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[3]   ;
; -0.455 ; -0.271       ; 0.184          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[4]   ;
; -0.455 ; -0.271       ; 0.184          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[5]   ;
; -0.455 ; -0.271       ; 0.184          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[6]   ;
; -0.455 ; -0.271       ; 0.184          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[7]   ;
; -0.455 ; -0.271       ; 0.184          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[8]   ;
; -0.438 ; -0.254       ; 0.184          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|INCNT[0]     ;
; -0.438 ; -0.254       ; 0.184          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|INCNT[1]     ;
; -0.438 ; -0.254       ; 0.184          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|INCNT[2]     ;
; -0.438 ; -0.254       ; 0.184          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|INCNT[3]     ;
; -0.433 ; -0.249       ; 0.184          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|READ_CHAR    ;
; -0.423 ; -0.239       ; 0.184          ; Low Pulse Width  ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|ready_set    ;
; -0.291 ; -0.291       ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|scan_code[1]|clk                   ;
; -0.291 ; -0.291       ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|scan_code[3]|clk                   ;
; -0.291 ; -0.291       ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|scan_code[4]|clk                   ;
; -0.289 ; -0.289       ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|scan_code[0]|clk                   ;
; -0.289 ; -0.289       ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|scan_code[2]|clk                   ;
; -0.289 ; -0.289       ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|scan_code[5]|clk                   ;
; -0.289 ; -0.289       ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|scan_code[6]|clk                   ;
; -0.276 ; -0.276       ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|scan_code[7]|clk                   ;
; -0.275 ; -0.275       ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|SHIFTIN[0]|clk                     ;
; -0.275 ; -0.275       ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|SHIFTIN[1]|clk                     ;
; -0.275 ; -0.275       ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|SHIFTIN[2]|clk                     ;
; -0.275 ; -0.275       ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|SHIFTIN[3]|clk                     ;
; -0.275 ; -0.275       ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|SHIFTIN[4]|clk                     ;
; -0.275 ; -0.275       ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|SHIFTIN[5]|clk                     ;
; -0.275 ; -0.275       ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|SHIFTIN[6]|clk                     ;
; -0.275 ; -0.275       ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|SHIFTIN[7]|clk                     ;
; -0.275 ; -0.275       ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|SHIFTIN[8]|clk                     ;
; -0.258 ; -0.258       ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|INCNT[0]|clk                       ;
; -0.258 ; -0.258       ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|INCNT[1]|clk                       ;
; -0.258 ; -0.258       ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|INCNT[2]|clk                       ;
; -0.258 ; -0.258       ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|INCNT[3]|clk                       ;
; -0.253 ; -0.253       ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|READ_CHAR|clk                      ;
; -0.243 ; -0.243       ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; U3|U1|ready_set|clk                      ;
; -0.052 ; -0.052       ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; PS2_CLK~input|o                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PS2_CLK ; Rise       ; PS2_CLK~input|i                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PS2_CLK ; Rise       ; PS2_CLK~input|i                          ;
; 1.015  ; 1.231        ; 0.216          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|ready_set    ;
; 1.025  ; 1.241        ; 0.216          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|READ_CHAR    ;
; 1.029  ; 1.245        ; 0.216          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|INCNT[0]     ;
; 1.029  ; 1.245        ; 0.216          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|INCNT[1]     ;
; 1.029  ; 1.245        ; 0.216          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|INCNT[2]     ;
; 1.029  ; 1.245        ; 0.216          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|INCNT[3]     ;
; 1.046  ; 1.262        ; 0.216          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[0]   ;
; 1.046  ; 1.262        ; 0.216          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[1]   ;
; 1.046  ; 1.262        ; 0.216          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[2]   ;
; 1.046  ; 1.262        ; 0.216          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[3]   ;
; 1.046  ; 1.262        ; 0.216          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[4]   ;
; 1.046  ; 1.262        ; 0.216          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[5]   ;
; 1.046  ; 1.262        ; 0.216          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[6]   ;
; 1.046  ; 1.262        ; 0.216          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[7]   ;
; 1.046  ; 1.262        ; 0.216          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|SHIFTIN[8]   ;
; 1.047  ; 1.263        ; 0.216          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[7] ;
; 1.052  ; 1.052        ; 0.000          ; High Pulse Width ; PS2_CLK ; Rise       ; PS2_CLK~input|o                          ;
; 1.059  ; 1.275        ; 0.216          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[0] ;
; 1.059  ; 1.275        ; 0.216          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[2] ;
; 1.059  ; 1.275        ; 0.216          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[5] ;
; 1.059  ; 1.275        ; 0.216          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[6] ;
; 1.062  ; 1.278        ; 0.216          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[1] ;
; 1.062  ; 1.278        ; 0.216          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[3] ;
; 1.062  ; 1.278        ; 0.216          ; High Pulse Width ; PS2_CLK ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_code[4] ;
; 1.237  ; 1.237        ; 0.000          ; High Pulse Width ; PS2_CLK ; Rise       ; U3|U1|ready_set|clk                      ;
; 1.247  ; 1.247        ; 0.000          ; High Pulse Width ; PS2_CLK ; Rise       ; U3|U1|READ_CHAR|clk                      ;
; 1.251  ; 1.251        ; 0.000          ; High Pulse Width ; PS2_CLK ; Rise       ; U3|U1|INCNT[0]|clk                       ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock_manager:U5|clock_1MHz'                                                        ;
+--------+--------------+----------------+------------+-----------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                       ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------+-----------------------------+------------+-------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|DecSP       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|FR[0]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|FR[10]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|FR[11]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|FR[12]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|FR[13]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|FR[14]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|FR[15]~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|FR[1]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|FR[2]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|FR[3]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|FR[4]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|FR[5]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|FR[6]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|FR[7]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|FR[8]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|FR[9]~reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|IR[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|IR[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|IR[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|IR[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|IR[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|IR[14]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|IR[15]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|IR[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|IR[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|IR[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|IR[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|IR[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|IR[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|IR[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|IR[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|IR[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|IncPC       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|IncSP       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|LoadIR      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|LoadMAR     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|LoadPC      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|LoadReg[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|LoadReg[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|LoadReg[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|LoadReg[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|LoadReg[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|LoadReg[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|LoadReg[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|LoadReg[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|LoadSP      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M2[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M2[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M2[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M2[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M2[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M2[14]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M2[15]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M2[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M2[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M2[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M2[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M2[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M2[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M2[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M2[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M2[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M4[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M4[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M4[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M4[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M4[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M4[14]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M4[15]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M4[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M4[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M4[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M4[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M4[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M4[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M4[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M4[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|M4[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|MAR[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|MAR[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|MAR[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|MAR[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|MAR[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|MAR[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|MAR[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|MAR[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|MAR[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|MAR[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|MAR[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|MAR[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|MAR[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|MAR[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|MAR[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|MAR[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|OP[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|OP[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|OP[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|OP[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|clock_1MHz ; Rise       ; cpu:U1|control:U1|OP[4]       ;
+--------+--------------+----------------+------------+-----------------------------+------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]'                                                                ;
+--------+--------------+----------------+------------+--------------------------------------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                                                        ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------+--------------------------------------------------------------+------------+---------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|CHARADDR[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|CHARADDR[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|CHARADDR[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|CHARADDR[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|CHARADDR[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|CHARADDR[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|CHARADDR[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|CHARADDR[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|CHARADDR[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|CHARADDR[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[10]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[11]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[12]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[13]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[14]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[15]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[16]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[17]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[18]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[19]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[20]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[8]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA[9]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|DATA_QUEUE      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|LNAUX[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|LNCNT[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|LNCNT[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|LNCNT[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|LNCNT[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[16]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[17]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[18]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[19]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[20]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|OUTDATA[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PIXCNT[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PIXCNT[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PIXCNT[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PIXCNT[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCHAR[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVCOLOR[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVSIZE        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVXPOS[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|PREVYPOS[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|STATE[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|STATE[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|STATE[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|XP[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|XP[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|XP[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|XP[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|XP[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|XP[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|YP[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|YP[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|YP[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|YP[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|TEXT_DRAWER:U3|YP[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; Rise       ; vga:U4|VGA_MOD:U4|VGA_SYNC:inst|HSYNC ;
+--------+--------------+----------------+------------+--------------------------------------------------------------+------------+---------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ps2_keyboard:U3|dec_keyboard:U2|f3'                                                                             ;
+--------+--------------+----------------+------------------+------------------------------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+------------------------------------+------------+----------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[3] ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[0] ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[1] ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[2] ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[4] ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[5] ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[6] ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[7] ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|bin_digit[3]|clk                       ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|bin_digit[0]|clk                       ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|bin_digit[1]|clk                       ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|bin_digit[2]|clk                       ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|bin_digit[4]|clk                       ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|bin_digit[5]|clk                       ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|bin_digit[6]|clk                       ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|bin_digit[7]|clk                       ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|cc[0]|clk                              ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|cc[1]|clk                              ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|f3~clkctrl|inclk[0]                    ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|f3~clkctrl|outclk                      ;
; 0.392  ; 0.608        ; 0.216          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[0] ;
; 0.392  ; 0.608        ; 0.216          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[4] ;
; 0.392  ; 0.608        ; 0.216          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[6] ;
; 0.393  ; 0.609        ; 0.216          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[1] ;
; 0.393  ; 0.609        ; 0.216          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[2] ;
; 0.393  ; 0.609        ; 0.216          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[3] ;
; 0.393  ; 0.609        ; 0.216          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[5] ;
; 0.393  ; 0.609        ; 0.216          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|bin_digit[7] ;
; 0.393  ; 0.609        ; 0.216          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|cc[0]        ;
; 0.393  ; 0.609        ; 0.216          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|cc[1]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|f3|q                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|f3|q                                   ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|f3~clkctrl|inclk[0]                    ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|f3~clkctrl|outclk                      ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|bin_digit[0]|clk                       ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|bin_digit[4]|clk                       ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|bin_digit[6]|clk                       ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|bin_digit[1]|clk                       ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|bin_digit[2]|clk                       ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|bin_digit[3]|clk                       ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|bin_digit[5]|clk                       ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|bin_digit[7]|clk                       ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|cc[0]|clk                              ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; ps2_keyboard:U3|dec_keyboard:U2|f3 ; Rise       ; U3|U2|cc[1]|clk                              ;
+--------+--------------+----------------+------------------+------------------------------------+------------+----------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock_manager:U5|clock_25Mhz_int'                                                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|clock_1KHz         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|clock_1MHz         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|clock_1Mhz_int     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[4]      ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|clock_1MHz         ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|clock_1Mhz_int     ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[0]      ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[1]      ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[2]      ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[3]      ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[4]      ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|clock_1KHz         ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|clock_1KHz         ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|clock_1MHz         ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|clock_1Mhz_int     ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[0]      ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[1]      ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[2]      ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[3]      ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; clock_manager:U5|count_1Mhz[4]      ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_1MHz|clk                   ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_1Mhz_int|clk               ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|count_1Mhz[0]|clk                ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|count_1Mhz[1]|clk                ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|count_1Mhz[2]|clk                ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|count_1Mhz[3]|clk                ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|count_1Mhz[4]|clk                ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_1KHz|clk                   ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_25Mhz_int~clkctrl|inclk[0] ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_25Mhz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_25Mhz_int|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_25Mhz_int|q                ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_25Mhz_int~clkctrl|inclk[0] ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_25Mhz_int~clkctrl|outclk   ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_1KHz|clk                   ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_1MHz|clk                   ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|clock_1Mhz_int|clk               ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|count_1Mhz[0]|clk                ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|count_1Mhz[1]|clk                ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|count_1Mhz[2]|clk                ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|count_1Mhz[3]|clk                ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_25Mhz_int ; Rise       ; U5|count_1Mhz[4]|clk                ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock_manager:U5|clock_100Khz_int'                                                                     ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_manager:U5|clock_100Khz_int ; Rise       ; clock_manager:U5|clock_10Khz_int     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_manager:U5|clock_100Khz_int ; Rise       ; clock_manager:U5|count_10Khz[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_manager:U5|clock_100Khz_int ; Rise       ; clock_manager:U5|count_10Khz[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_manager:U5|clock_100Khz_int ; Rise       ; clock_manager:U5|count_10Khz[2]      ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; clock_manager:U5|clock_100Khz_int ; Rise       ; clock_manager:U5|clock_10Khz_int     ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; clock_manager:U5|clock_100Khz_int ; Rise       ; clock_manager:U5|count_10Khz[0]      ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; clock_manager:U5|clock_100Khz_int ; Rise       ; clock_manager:U5|count_10Khz[1]      ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; clock_manager:U5|clock_100Khz_int ; Rise       ; clock_manager:U5|count_10Khz[2]      ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clock_manager:U5|clock_100Khz_int ; Rise       ; clock_manager:U5|clock_10Khz_int     ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clock_manager:U5|clock_100Khz_int ; Rise       ; clock_manager:U5|count_10Khz[0]      ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clock_manager:U5|clock_100Khz_int ; Rise       ; clock_manager:U5|count_10Khz[1]      ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clock_manager:U5|clock_100Khz_int ; Rise       ; clock_manager:U5|count_10Khz[2]      ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_100Khz_int ; Rise       ; U5|clock_10Khz_int|clk               ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_100Khz_int ; Rise       ; U5|count_10Khz[0]|clk                ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_100Khz_int ; Rise       ; U5|count_10Khz[1]|clk                ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_100Khz_int ; Rise       ; U5|count_10Khz[2]|clk                ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_100Khz_int ; Rise       ; U5|clock_100Khz_int~clkctrl|inclk[0] ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_100Khz_int ; Rise       ; U5|clock_100Khz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_100Khz_int ; Rise       ; U5|clock_100Khz_int|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_100Khz_int ; Rise       ; U5|clock_100Khz_int|q                ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_100Khz_int ; Rise       ; U5|clock_100Khz_int~clkctrl|inclk[0] ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_100Khz_int ; Rise       ; U5|clock_100Khz_int~clkctrl|outclk   ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_100Khz_int ; Rise       ; U5|clock_10Khz_int|clk               ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_100Khz_int ; Rise       ; U5|count_10Khz[0]|clk                ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_100Khz_int ; Rise       ; U5|count_10Khz[1]|clk                ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_100Khz_int ; Rise       ; U5|count_10Khz[2]|clk                ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock_manager:U5|clock_10Khz_int'                                                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_manager:U5|clock_10Khz_int ; Rise       ; clock_manager:U5|clock_1Khz_int     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_manager:U5|clock_10Khz_int ; Rise       ; clock_manager:U5|count_1Khz[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_manager:U5|clock_10Khz_int ; Rise       ; clock_manager:U5|count_1Khz[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_manager:U5|clock_10Khz_int ; Rise       ; clock_manager:U5|count_1Khz[2]      ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; clock_manager:U5|clock_10Khz_int ; Rise       ; clock_manager:U5|clock_1Khz_int     ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; clock_manager:U5|clock_10Khz_int ; Rise       ; clock_manager:U5|count_1Khz[0]      ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; clock_manager:U5|clock_10Khz_int ; Rise       ; clock_manager:U5|count_1Khz[1]      ;
; 0.266  ; 0.450        ; 0.184          ; Low Pulse Width  ; clock_manager:U5|clock_10Khz_int ; Rise       ; clock_manager:U5|count_1Khz[2]      ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; clock_manager:U5|clock_10Khz_int ; Rise       ; clock_manager:U5|clock_1Khz_int     ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; clock_manager:U5|clock_10Khz_int ; Rise       ; clock_manager:U5|count_1Khz[0]      ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; clock_manager:U5|clock_10Khz_int ; Rise       ; clock_manager:U5|count_1Khz[1]      ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; clock_manager:U5|clock_10Khz_int ; Rise       ; clock_manager:U5|count_1Khz[2]      ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_10Khz_int ; Rise       ; U5|clock_1Khz_int|clk               ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_10Khz_int ; Rise       ; U5|count_1Khz[0]|clk                ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_10Khz_int ; Rise       ; U5|count_1Khz[1]|clk                ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_10Khz_int ; Rise       ; U5|count_1Khz[2]|clk                ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_10Khz_int ; Rise       ; U5|clock_10Khz_int~clkctrl|inclk[0] ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_10Khz_int ; Rise       ; U5|clock_10Khz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_10Khz_int ; Rise       ; U5|clock_10Khz_int|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_10Khz_int ; Rise       ; U5|clock_10Khz_int|q                ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_10Khz_int ; Rise       ; U5|clock_10Khz_int~clkctrl|inclk[0] ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_10Khz_int ; Rise       ; U5|clock_10Khz_int~clkctrl|outclk   ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_10Khz_int ; Rise       ; U5|clock_1Khz_int|clk               ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_10Khz_int ; Rise       ; U5|count_1Khz[0]|clk                ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_10Khz_int ; Rise       ; U5|count_1Khz[1]|clk                ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_10Khz_int ; Rise       ; U5|count_1Khz[2]|clk                ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock_manager:U5|clock_1Mhz_int'                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_manager:U5|clock_1Mhz_int ; Rise       ; clock_manager:U5|clock_100Khz_int  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_manager:U5|clock_1Mhz_int ; Rise       ; clock_manager:U5|count_100Khz[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_manager:U5|clock_1Mhz_int ; Rise       ; clock_manager:U5|count_100Khz[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_manager:U5|clock_1Mhz_int ; Rise       ; clock_manager:U5|count_100Khz[2]   ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; clock_manager:U5|clock_1Mhz_int ; Rise       ; clock_manager:U5|clock_100Khz_int  ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; clock_manager:U5|clock_1Mhz_int ; Rise       ; clock_manager:U5|count_100Khz[0]   ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; clock_manager:U5|clock_1Mhz_int ; Rise       ; clock_manager:U5|count_100Khz[1]   ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; clock_manager:U5|clock_1Mhz_int ; Rise       ; clock_manager:U5|count_100Khz[2]   ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clock_manager:U5|clock_1Mhz_int ; Rise       ; clock_manager:U5|clock_100Khz_int  ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clock_manager:U5|clock_1Mhz_int ; Rise       ; clock_manager:U5|count_100Khz[0]   ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clock_manager:U5|clock_1Mhz_int ; Rise       ; clock_manager:U5|count_100Khz[1]   ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; clock_manager:U5|clock_1Mhz_int ; Rise       ; clock_manager:U5|count_100Khz[2]   ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_1Mhz_int ; Rise       ; U5|clock_100Khz_int|clk            ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_1Mhz_int ; Rise       ; U5|count_100Khz[0]|clk             ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_1Mhz_int ; Rise       ; U5|count_100Khz[1]|clk             ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_1Mhz_int ; Rise       ; U5|count_100Khz[2]|clk             ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_1Mhz_int ; Rise       ; U5|clock_1Mhz_int~clkctrl|inclk[0] ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_1Mhz_int ; Rise       ; U5|clock_1Mhz_int~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_1Mhz_int ; Rise       ; U5|clock_1Mhz_int|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_1Mhz_int ; Rise       ; U5|clock_1Mhz_int|q                ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_1Mhz_int ; Rise       ; U5|clock_1Mhz_int~clkctrl|inclk[0] ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_1Mhz_int ; Rise       ; U5|clock_1Mhz_int~clkctrl|outclk   ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_1Mhz_int ; Rise       ; U5|clock_100Khz_int|clk            ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_1Mhz_int ; Rise       ; U5|count_100Khz[0]|clk             ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_1Mhz_int ; Rise       ; U5|count_100Khz[1]|clk             ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_1Mhz_int ; Rise       ; U5|count_100Khz[2]|clk             ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock_manager:U5|clock_1KHz'                                                                      ;
+--------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_manager:U5|clock_1KHz ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|f2    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_manager:U5|clock_1KHz ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|f3    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_manager:U5|clock_1KHz ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|state ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width  ; clock_manager:U5|clock_1KHz ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|f2    ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width  ; clock_manager:U5|clock_1KHz ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|f3    ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width  ; clock_manager:U5|clock_1KHz ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|state ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; clock_manager:U5|clock_1KHz ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|f2    ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; clock_manager:U5|clock_1KHz ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|f3    ;
; 0.346  ; 0.562        ; 0.216          ; High Pulse Width ; clock_manager:U5|clock_1KHz ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|state ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_1KHz ; Rise       ; U3|U2|f2|clk                          ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_1KHz ; Rise       ; U3|U2|f3|clk                          ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_1KHz ; Rise       ; U3|U2|state|clk                       ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_1KHz ; Rise       ; U5|clock_1KHz~clkctrl|inclk[0]        ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_1KHz ; Rise       ; U5|clock_1KHz~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_1KHz ; Rise       ; U5|clock_1KHz|q                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_manager:U5|clock_1KHz ; Rise       ; U5|clock_1KHz|q                       ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_1KHz ; Rise       ; U5|clock_1KHz~clkctrl|inclk[0]        ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_1KHz ; Rise       ; U5|clock_1KHz~clkctrl|outclk          ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_1KHz ; Rise       ; U3|U2|f2|clk                          ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_1KHz ; Rise       ; U3|U2|f3|clk                          ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; clock_manager:U5|clock_1KHz ; Rise       ; U3|U2|state|clk                       ;
+--------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ps2_keyboard:U3|keyboard:U1|ready_set'                                                                       ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ps2_keyboard:U3|keyboard:U1|ready_set ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_ready ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width  ; ps2_keyboard:U3|keyboard:U1|ready_set ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_ready ;
; 0.345  ; 0.561        ; 0.216          ; High Pulse Width ; ps2_keyboard:U3|keyboard:U1|ready_set ; Rise       ; ps2_keyboard:U3|keyboard:U1|scan_ready ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; ps2_keyboard:U3|keyboard:U1|ready_set ; Rise       ; U3|U1|scan_ready|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ps2_keyboard:U3|keyboard:U1|ready_set ; Rise       ; U3|U1|ready_set|q                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ps2_keyboard:U3|keyboard:U1|ready_set ; Rise       ; U3|U1|ready_set|q                      ;
; 0.567  ; 0.567        ; 0.000          ; High Pulse Width ; ps2_keyboard:U3|keyboard:U1|ready_set ; Rise       ; U3|U1|scan_ready|clk                   ;
+--------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ps2_keyboard:U3|keyboard:U1|scan_ready'                                                                  ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+-----------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ps2_keyboard:U3|keyboard:U1|scan_ready ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|f ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; ps2_keyboard:U3|keyboard:U1|scan_ready ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|f ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; ps2_keyboard:U3|keyboard:U1|scan_ready ; Rise       ; ps2_keyboard:U3|dec_keyboard:U2|f ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; ps2_keyboard:U3|keyboard:U1|scan_ready ; Rise       ; U3|U2|f|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ps2_keyboard:U3|keyboard:U1|scan_ready ; Rise       ; U3|U1|scan_ready|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ps2_keyboard:U3|keyboard:U1|scan_ready ; Rise       ; U3|U1|scan_ready|q                ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; ps2_keyboard:U3|keyboard:U1|scan_ready ; Rise       ; U3|U2|f|clk                       ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'cpu:U1|control:U1|OP[4]'                                                                  ;
+-------+--------------+----------------+------------------+-------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+-------------------------+------------+------------------------------------+
; 0.281 ; 0.281        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[0]$latch      ;
; 0.283 ; 0.283        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[3]$latch      ;
; 0.284 ; 0.284        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[0]$latch|datac        ;
; 0.286 ; 0.286        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[10]$latch|datad       ;
; 0.286 ; 0.286        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[3]$latch|datac        ;
; 0.286 ; 0.286        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[8]$latch|datad        ;
; 0.287 ; 0.287        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[7]$latch|datad        ;
; 0.287 ; 0.287        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[9]$latch|datad        ;
; 0.288 ; 0.288        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[2]$latch|datad        ;
; 0.288 ; 0.288        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[4]$latch|datad        ;
; 0.288 ; 0.288        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[5]$latch|datad        ;
; 0.289 ; 0.289        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[1]$latch|datad        ;
; 0.290 ; 0.290        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[11]$latch|datad       ;
; 0.290 ; 0.290        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[12]$latch|datad       ;
; 0.290 ; 0.290        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[15]$latch|datad       ;
; 0.291 ; 0.291        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[13]$latch|datad       ;
; 0.291 ; 0.291        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[14]$latch|datad       ;
; 0.291 ; 0.291        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[6]$latch|datad        ;
; 0.291 ; 0.291        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[10]$latch     ;
; 0.291 ; 0.291        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[8]$latch      ;
; 0.292 ; 0.292        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[7]$latch      ;
; 0.292 ; 0.292        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[9]$latch      ;
; 0.293 ; 0.293        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[2]$latch      ;
; 0.293 ; 0.293        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[4]$latch      ;
; 0.293 ; 0.293        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[5]$latch      ;
; 0.294 ; 0.294        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[1]$latch      ;
; 0.295 ; 0.295        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[11]$latch     ;
; 0.295 ; 0.295        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[12]$latch     ;
; 0.295 ; 0.295        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[15]$latch     ;
; 0.296 ; 0.296        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[13]$latch     ;
; 0.296 ; 0.296        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[14]$latch     ;
; 0.296 ; 0.296        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[6]$latch      ;
; 0.320 ; 0.320        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[14]~7clkctrl|inclk[0] ;
; 0.320 ; 0.320        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[14]~7clkctrl|outclk   ;
; 0.428 ; 0.428        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[14]~7|datad           ;
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[14]~7|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U1|OP[4]|q                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U1|OP[4]|q                      ;
; 0.565 ; 0.565        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[14]~7|combout         ;
; 0.569 ; 0.569        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[14]~7|datad           ;
; 0.674 ; 0.674        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[14]~7clkctrl|inclk[0] ;
; 0.674 ; 0.674        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[14]~7clkctrl|outclk   ;
; 0.697 ; 0.697        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[13]$latch     ;
; 0.698 ; 0.698        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[14]$latch     ;
; 0.698 ; 0.698        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[6]$latch      ;
; 0.699 ; 0.699        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[11]$latch     ;
; 0.699 ; 0.699        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[12]$latch     ;
; 0.699 ; 0.699        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[15]$latch     ;
; 0.699 ; 0.699        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[1]$latch      ;
; 0.700 ; 0.700        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[4]$latch      ;
; 0.701 ; 0.701        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[13]$latch|datad       ;
; 0.701 ; 0.701        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[2]$latch      ;
; 0.701 ; 0.701        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[5]$latch      ;
; 0.702 ; 0.702        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[14]$latch|datad       ;
; 0.702 ; 0.702        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[6]$latch|datad        ;
; 0.702 ; 0.702        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[10]$latch     ;
; 0.702 ; 0.702        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[7]$latch      ;
; 0.702 ; 0.702        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[8]$latch      ;
; 0.702 ; 0.702        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[9]$latch      ;
; 0.703 ; 0.703        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[11]$latch|datad       ;
; 0.703 ; 0.703        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[12]$latch|datad       ;
; 0.703 ; 0.703        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[15]$latch|datad       ;
; 0.703 ; 0.703        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[1]$latch|datad        ;
; 0.704 ; 0.704        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[4]$latch|datad        ;
; 0.705 ; 0.705        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[2]$latch|datad        ;
; 0.705 ; 0.705        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[5]$latch|datad        ;
; 0.706 ; 0.706        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[10]$latch|datad       ;
; 0.706 ; 0.706        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[7]$latch|datad        ;
; 0.706 ; 0.706        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[8]$latch|datad        ;
; 0.706 ; 0.706        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[9]$latch|datad        ;
; 0.707 ; 0.707        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[3]$latch|datac        ;
; 0.709 ; 0.709        ; 0.000          ; High Pulse Width ; cpu:U1|control:U1|OP[4] ; Rise       ; U1|U2|RESULT[0]$latch|datac        ;
; 0.710 ; 0.710        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[3]$latch      ;
; 0.712 ; 0.712        ; 0.000          ; Low Pulse Width  ; cpu:U1|control:U1|OP[4] ; Fall       ; cpu:U1|alu:U2|RESULT[0]$latch      ;
+-------+--------------+----------------+------------------+-------------------------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                          ;
+-----------+--------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------+
; Data Port ; Clock Port                                                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                              ;
+-----------+--------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------+
; CLOCK_50  ; CLOCK_50                                                     ; 2.818 ; 3.125 ; Rise       ; CLOCK_50                                                     ;
; KEY[*]    ; PS2_CLK                                                      ; 2.428 ; 3.312 ; Rise       ; PS2_CLK                                                      ;
;  KEY[0]   ; PS2_CLK                                                      ; 2.428 ; 3.312 ; Rise       ; PS2_CLK                                                      ;
; PS2_DAT   ; PS2_CLK                                                      ; 1.787 ; 2.772 ; Rise       ; PS2_CLK                                                      ;
; KEY[*]    ; clock_manager:U5|clock_1MHz                                  ; 3.826 ; 4.859 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  KEY[0]   ; clock_manager:U5|clock_1MHz                                  ; 3.826 ; 4.859 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
; KEY[*]    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.969 ; 2.840 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  KEY[0]   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 1.969 ; 2.840 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
+-----------+--------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                             ;
+-----------+--------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------+
; Data Port ; Clock Port                                                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                              ;
+-----------+--------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------+
; CLOCK_50  ; CLOCK_50                                                     ; -0.708 ; -1.019 ; Rise       ; CLOCK_50                                                     ;
; KEY[*]    ; PS2_CLK                                                      ; -1.032 ; -1.764 ; Rise       ; PS2_CLK                                                      ;
;  KEY[0]   ; PS2_CLK                                                      ; -1.032 ; -1.764 ; Rise       ; PS2_CLK                                                      ;
; PS2_DAT   ; PS2_CLK                                                      ; -0.810 ; -1.686 ; Rise       ; PS2_CLK                                                      ;
; KEY[*]    ; clock_manager:U5|clock_1MHz                                  ; -0.922 ; -1.614 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  KEY[0]   ; clock_manager:U5|clock_1MHz                                  ; -0.922 ; -1.614 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
; KEY[*]    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; -0.379 ; -1.043 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  KEY[0]   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; -0.379 ; -1.043 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
+-----------+--------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                ;
+-----------+--------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------+
; Data Port ; Clock Port                                                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                              ;
+-----------+--------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------+
; VGA_B[*]  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 6.098 ; 6.316 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.701 ; 4.747 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[1] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.947 ; 5.012 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[2] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.251 ; 5.371 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[3] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.817 ; 4.869 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[4] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.769 ; 4.816 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[5] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.990 ; 5.056 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[6] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.150 ; 5.274 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[7] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.117 ; 5.232 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[8] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 6.065 ; 6.265 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[9] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 6.098 ; 6.316 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_CLK   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 2.948 ;       ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_G[*]  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.233 ; 5.336 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.579 ; 4.602 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[1] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.389 ; 4.382 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[2] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.577 ; 4.597 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[3] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.371 ; 4.361 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[4] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.408 ; 4.399 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[5] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.440 ; 4.436 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[6] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.285 ; 4.271 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[7] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.421 ; 4.410 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[8] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.233 ; 5.336 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[9] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.180 ; 5.281 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_HS    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 7.380 ; 7.740 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_R[*]  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 7.089 ; 7.453 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 7.089 ; 7.453 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[1] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.735 ; 5.978 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[2] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 6.516 ; 6.819 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[3] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 6.265 ; 6.537 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[4] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 6.128 ; 6.376 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[5] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 6.229 ; 6.472 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[6] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.317 ; 5.489 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[7] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.446 ; 5.629 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[8] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 6.177 ; 6.393 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[9] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.993 ; 5.085 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_VS    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 6.669 ; 6.976 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_CLK   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;       ; 3.117 ; Fall       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
+-----------+--------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                        ;
+-----------+--------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------+
; Data Port ; Clock Port                                                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                              ;
+-----------+--------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------+
; VGA_B[*]  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.529 ; 4.571 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.529 ; 4.571 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[1] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.765 ; 4.826 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[2] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.056 ; 5.170 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[3] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.641 ; 4.688 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[4] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.594 ; 4.637 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[5] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.806 ; 4.867 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[6] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.959 ; 5.075 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[7] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.928 ; 5.036 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[8] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.840 ; 6.029 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[9] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.868 ; 6.076 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_CLK   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 2.851 ;       ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_G[*]  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.127 ; 4.112 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.410 ; 4.430 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[1] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.227 ; 4.218 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[2] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.409 ; 4.425 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[3] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.210 ; 4.197 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[4] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.246 ; 4.237 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[5] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.278 ; 4.272 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[6] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.127 ; 4.112 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[7] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.259 ; 4.247 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[8] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.038 ; 5.134 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[9] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.988 ; 5.083 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_HS    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 7.099 ; 7.442 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_R[*]  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.810 ; 4.897 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 6.819 ; 7.166 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[1] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.520 ; 5.751 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[2] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 6.271 ; 6.559 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[3] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 6.029 ; 6.287 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[4] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.897 ; 6.133 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[5] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.994 ; 6.226 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[6] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.119 ; 5.282 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[7] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.243 ; 5.415 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[8] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.947 ; 6.151 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[9] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.810 ; 4.897 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_VS    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 6.419 ; 6.711 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_CLK   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;       ; 3.012 ; Fall       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
+-----------+--------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                             ;
+---------------------------------------------------------------+------------+---------+----------+---------+---------------------+
; Clock                                                         ; Setup      ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------------------------+------------+---------+----------+---------+---------------------+
; Worst-case Slack                                              ; -47.378    ; -1.520  ; -2.857   ; 0.030   ; -3.000              ;
;  CLOCK_50                                                     ; -8.533     ; -1.520  ; N/A      ; N/A     ; -3.000              ;
;  PS2_CLK                                                      ; -2.763     ; -0.206  ; N/A      ; N/A     ; -3.000              ;
;  clock_manager:U5|clock_100Khz_int                            ; -0.589     ; -0.333  ; N/A      ; N/A     ; -1.285              ;
;  clock_manager:U5|clock_10Khz_int                             ; -0.374     ; 0.181   ; N/A      ; N/A     ; -1.285              ;
;  clock_manager:U5|clock_1KHz                                  ; -0.574     ; -0.116  ; N/A      ; N/A     ; -1.285              ;
;  clock_manager:U5|clock_1MHz                                  ; -47.378    ; 0.180   ; N/A      ; N/A     ; -3.000              ;
;  clock_manager:U5|clock_1Mhz_int                              ; -0.559     ; -0.340  ; N/A      ; N/A     ; -1.285              ;
;  clock_manager:U5|clock_25Mhz_int                             ; -0.966     ; -0.188  ; N/A      ; N/A     ; -1.285              ;
;  clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; -20.528    ; -0.390  ; N/A      ; N/A     ; -1.285              ;
;  cpu:U1|control:U1|OP[4]                                      ; -44.452    ; -1.173  ; N/A      ; N/A     ; 0.281               ;
;  ps2_keyboard:U3|dec_keyboard:U2|f3                           ; -4.553     ; 0.181   ; N/A      ; N/A     ; -1.285              ;
;  ps2_keyboard:U3|keyboard:U1|ready_set                        ; N/A        ; N/A     ; 0.106    ; 0.030   ; -1.285              ;
;  ps2_keyboard:U3|keyboard:U1|scan_ready                       ; N/A        ; N/A     ; -2.857   ; 1.709   ; -1.285              ;
; Design-wide TNS                                               ; -10875.615 ; -21.369 ; -2.857   ; 0.0     ; -2904.653           ;
;  CLOCK_50                                                     ; -3240.360  ; -4.917  ; N/A      ; N/A     ; -2112.208           ;
;  PS2_CLK                                                      ; -53.423    ; -0.206  ; N/A      ; N/A     ; -42.808             ;
;  clock_manager:U5|clock_100Khz_int                            ; -0.999     ; -0.333  ; N/A      ; N/A     ; -5.140              ;
;  clock_manager:U5|clock_10Khz_int                             ; -0.761     ; 0.000   ; N/A      ; N/A     ; -5.140              ;
;  clock_manager:U5|clock_1KHz                                  ; -0.574     ; -0.128  ; N/A      ; N/A     ; -3.855              ;
;  clock_manager:U5|clock_1MHz                                  ; -5770.202  ; 0.000   ; N/A      ; N/A     ; -518.310            ;
;  clock_manager:U5|clock_1Mhz_int                              ; -1.001     ; -0.340  ; N/A      ; N/A     ; -5.140              ;
;  clock_manager:U5|clock_25Mhz_int                             ; -5.220     ; -0.188  ; N/A      ; N/A     ; -10.280             ;
;  clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; -1065.446  ; -1.901  ; N/A      ; N/A     ; -196.605            ;
;  cpu:U1|control:U1|OP[4]                                      ; -701.675   ; -13.493 ; N/A      ; N/A     ; 0.000               ;
;  ps2_keyboard:U3|dec_keyboard:U2|f3                           ; -35.954    ; 0.000   ; N/A      ; N/A     ; -12.850             ;
;  ps2_keyboard:U3|keyboard:U1|ready_set                        ; N/A        ; N/A     ; 0.000    ; 0.000   ; -1.285              ;
;  ps2_keyboard:U3|keyboard:U1|scan_ready                       ; N/A        ; N/A     ; -2.857   ; 0.000   ; -1.285              ;
+---------------------------------------------------------------+------------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                          ;
+-----------+--------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------+
; Data Port ; Clock Port                                                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                              ;
+-----------+--------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------+
; CLOCK_50  ; CLOCK_50                                                     ; 5.311 ; 5.430 ; Rise       ; CLOCK_50                                                     ;
; KEY[*]    ; PS2_CLK                                                      ; 4.703 ; 5.124 ; Rise       ; PS2_CLK                                                      ;
;  KEY[0]   ; PS2_CLK                                                      ; 4.703 ; 5.124 ; Rise       ; PS2_CLK                                                      ;
; PS2_DAT   ; PS2_CLK                                                      ; 3.569 ; 4.067 ; Rise       ; PS2_CLK                                                      ;
; KEY[*]    ; clock_manager:U5|clock_1MHz                                  ; 8.116 ; 8.526 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  KEY[0]   ; clock_manager:U5|clock_1MHz                                  ; 8.116 ; 8.526 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
; KEY[*]    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.062 ; 4.539 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  KEY[0]   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.062 ; 4.539 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
+-----------+--------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                             ;
+-----------+--------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------+
; Data Port ; Clock Port                                                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                              ;
+-----------+--------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------+
; CLOCK_50  ; CLOCK_50                                                     ; -0.708 ; -1.019 ; Rise       ; CLOCK_50                                                     ;
; KEY[*]    ; PS2_CLK                                                      ; -1.032 ; -1.708 ; Rise       ; PS2_CLK                                                      ;
;  KEY[0]   ; PS2_CLK                                                      ; -1.032 ; -1.708 ; Rise       ; PS2_CLK                                                      ;
; PS2_DAT   ; PS2_CLK                                                      ; -0.810 ; -1.556 ; Rise       ; PS2_CLK                                                      ;
; KEY[*]    ; clock_manager:U5|clock_1MHz                                  ; -0.922 ; -1.614 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
;  KEY[0]   ; clock_manager:U5|clock_1MHz                                  ; -0.922 ; -1.614 ; Rise       ; clock_manager:U5|clock_1MHz                                  ;
; KEY[*]    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; -0.379 ; -0.996 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  KEY[0]   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; -0.379 ; -0.996 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
+-----------+--------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                  ;
+-----------+--------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------+
; Data Port ; Clock Port                                                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                              ;
+-----------+--------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------+
; VGA_B[*]  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 11.626 ; 11.480 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.912  ; 8.803  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[1] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.360  ; 9.231  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[2] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.978  ; 9.879  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[3] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.082  ; 8.976  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[4] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.000  ; 8.886  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[5] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.499  ; 9.352  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[6] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.829  ; 9.752  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[7] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.715  ; 9.633  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[8] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 11.523 ; 11.362 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[9] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 11.626 ; 11.480 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_CLK   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.382  ;        ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_G[*]  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.940  ; 9.808  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.656  ; 8.555  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[1] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.272  ; 8.151  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[2] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.646  ; 8.520  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[3] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.249  ; 8.128  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[4] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.276  ; 8.158  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[5] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.331  ; 8.217  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[6] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.063  ; 7.957  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[7] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 8.299  ; 8.178  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[8] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.940  ; 9.808  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[9] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.775  ; 9.682  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_HS    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 14.344 ; 14.089 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_R[*]  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 13.672 ; 13.505 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 13.672 ; 13.505 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[1] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.822 ; 10.951 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[2] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 12.447 ; 12.402 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[3] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 12.026 ; 11.892 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[4] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 11.686 ; 11.617 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[5] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 11.929 ; 11.801 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[6] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.989  ; 10.054 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[7] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 10.306 ; 10.347 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[8] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 11.733 ; 11.589 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[9] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 9.345  ; 9.305  ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_VS    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 12.795 ; 12.643 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_CLK   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;        ; 5.441  ; Fall       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
+-----------+--------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                        ;
+-----------+--------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------+
; Data Port ; Clock Port                                                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                              ;
+-----------+--------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------+
; VGA_B[*]  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.529 ; 4.571 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.529 ; 4.571 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[1] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.765 ; 4.826 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[2] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.056 ; 5.170 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[3] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.641 ; 4.688 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[4] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.594 ; 4.637 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[5] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.806 ; 4.867 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[6] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.959 ; 5.075 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[7] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.928 ; 5.036 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[8] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.840 ; 6.029 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_B[9] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.868 ; 6.076 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_CLK   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 2.851 ;       ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_G[*]  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.127 ; 4.112 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.410 ; 4.430 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[1] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.227 ; 4.218 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[2] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.409 ; 4.425 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[3] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.210 ; 4.197 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[4] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.246 ; 4.237 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[5] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.278 ; 4.272 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[6] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.127 ; 4.112 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[7] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.259 ; 4.247 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[8] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.038 ; 5.134 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_G[9] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.988 ; 5.083 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_HS    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 7.099 ; 7.442 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_R[*]  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.810 ; 4.897 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 6.819 ; 7.166 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[1] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.520 ; 5.751 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[2] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 6.271 ; 6.559 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[3] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 6.029 ; 6.287 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[4] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.897 ; 6.133 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[5] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.994 ; 6.226 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[6] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.119 ; 5.282 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[7] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.243 ; 5.415 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[8] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 5.947 ; 6.151 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
;  VGA_R[9] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 4.810 ; 4.897 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_VS    ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 6.419 ; 6.711 ; Rise       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
; VGA_CLK   ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;       ; 3.012 ; Fall       ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ;
+-----------+--------------------------------------------------------------+-------+-------+------------+--------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; VGA_VS        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_HS        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_BLANK_N   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_CLK       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[7]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[8]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[9]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[7]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[8]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[9]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[7]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[8]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[9]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; KEY[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PS2_CLK                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; PS2_DAT                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; VGA_VS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_HS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_BLANK_N   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_CLK       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[8]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_R[9]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[8]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_G[9]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[8]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[9]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.73e-09 V                   ; 3.19 V              ; -0.173 V            ; 0.152 V                              ; 0.259 V                              ; 2.79e-10 s                  ; 2.42e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.73e-09 V                  ; 3.19 V             ; -0.173 V           ; 0.152 V                             ; 0.259 V                             ; 2.79e-10 s                 ; 2.42e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; VGA_VS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_HS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_BLANK_N   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_CLK       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[8]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_R[9]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[8]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_G[9]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[8]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; VGA_B[9]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.54e-07 V                   ; 3.14 V              ; -0.115 V            ; 0.146 V                              ; 0.141 V                              ; 3.07e-10 s                  ; 3.95e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 6.54e-07 V                  ; 3.14 V             ; -0.115 V           ; 0.146 V                             ; 0.141 V                             ; 3.07e-10 s                 ; 3.95e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; VGA_VS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_HS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_BLANK_N   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_CLK       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[8]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[9]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[8]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[9]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[8]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[9]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.258 V            ; 0.41 V                               ; 0.318 V                              ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.258 V           ; 0.41 V                              ; 0.318 V                             ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                 ;
+--------------------------------------------------------------+--------------------------------------------------------------+--------------+----------+--------------+----------+
; From Clock                                                   ; To Clock                                                     ; RR Paths     ; FR Paths ; RF Paths     ; FF Paths ;
+--------------------------------------------------------------+--------------------------------------------------------------+--------------+----------+--------------+----------+
; CLOCK_50                                                     ; CLOCK_50                                                     ; 6370         ; 1179     ; 0            ; 0        ;
; clock_manager:U5|clock_1MHz                                  ; CLOCK_50                                                     ; 3459         ; 0        ; 0            ; 0        ;
; clock_manager:U5|clock_25Mhz_int                             ; CLOCK_50                                                     ; 1            ; 1        ; 0            ; 0        ;
; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50                                                     ; 92897        ; 1180     ; 0            ; 0        ;
; clock_manager:U5|clock_1KHz                                  ; clock_manager:U5|clock_1KHz                                  ; 4            ; 0        ; 0            ; 0        ;
; ps2_keyboard:U3|keyboard:U1|scan_ready                       ; clock_manager:U5|clock_1KHz                                  ; 3            ; 0        ; 0            ; 0        ;
; CLOCK_50                                                     ; clock_manager:U5|clock_1MHz                                  ; 23373090     ; 0        ; 0            ; 0        ;
; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|clock_1MHz                                  ; > 2147483647 ; 0        ; 0            ; 0        ;
; cpu:U1|control:U1|OP[4]                                      ; clock_manager:U5|clock_1MHz                                  ; 12           ; 127588   ; 0            ; 0        ;
; ps2_keyboard:U3|dec_keyboard:U2|f3                           ; clock_manager:U5|clock_1MHz                                  ; 8            ; 0        ; 0            ; 0        ;
; clock_manager:U5|clock_1Mhz_int                              ; clock_manager:U5|clock_1Mhz_int                              ; 11           ; 0        ; 0            ; 0        ;
; clock_manager:U5|clock_100Khz_int                            ; clock_manager:U5|clock_1Mhz_int                              ; 1            ; 1        ; 0            ; 0        ;
; clock_manager:U5|clock_10Khz_int                             ; clock_manager:U5|clock_10Khz_int                             ; 12           ; 0        ; 0            ; 0        ;
; clock_manager:U5|clock_1Mhz_int                              ; clock_manager:U5|clock_25Mhz_int                             ; 1            ; 1        ; 0            ; 0        ;
; clock_manager:U5|clock_10Khz_int                             ; clock_manager:U5|clock_25Mhz_int                             ; 1            ; 0        ; 0            ; 0        ;
; clock_manager:U5|clock_25Mhz_int                             ; clock_manager:U5|clock_25Mhz_int                             ; 28           ; 0        ; 0            ; 0        ;
; clock_manager:U5|clock_10Khz_int                             ; clock_manager:U5|clock_100Khz_int                            ; 1            ; 1        ; 0            ; 0        ;
; clock_manager:U5|clock_100Khz_int                            ; clock_manager:U5|clock_100Khz_int                            ; 11           ; 0        ; 0            ; 0        ;
; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 94           ; 0        ; 0            ; 0        ;
; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; > 2147483647 ; 0        ; 0            ; 0        ;
; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 3767         ; 0        ; 0            ; 0        ;
; clock_manager:U5|clock_1MHz                                  ; cpu:U1|control:U1|OP[4]                                      ; 0            ; 0        ; > 2147483647 ; 0        ;
; cpu:U1|control:U1|OP[4]                                      ; cpu:U1|control:U1|OP[4]                                      ; 0            ; 0        ; 80           ; 80       ;
; PS2_CLK                                                      ; PS2_CLK                                                      ; 141          ; 0        ; 0            ; 0        ;
; ps2_keyboard:U3|keyboard:U1|ready_set                        ; PS2_CLK                                                      ; 1            ; 1        ; 0            ; 0        ;
; PS2_CLK                                                      ; ps2_keyboard:U3|dec_keyboard:U2|f3                           ; 621          ; 0        ; 0            ; 0        ;
; ps2_keyboard:U3|dec_keyboard:U2|f3                           ; ps2_keyboard:U3|dec_keyboard:U2|f3                           ; 12           ; 0        ; 0            ; 0        ;
+--------------------------------------------------------------+--------------------------------------------------------------+--------------+----------+--------------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                  ;
+--------------------------------------------------------------+--------------------------------------------------------------+--------------+----------+--------------+----------+
; From Clock                                                   ; To Clock                                                     ; RR Paths     ; FR Paths ; RF Paths     ; FF Paths ;
+--------------------------------------------------------------+--------------------------------------------------------------+--------------+----------+--------------+----------+
; CLOCK_50                                                     ; CLOCK_50                                                     ; 6370         ; 1179     ; 0            ; 0        ;
; clock_manager:U5|clock_1MHz                                  ; CLOCK_50                                                     ; 3459         ; 0        ; 0            ; 0        ;
; clock_manager:U5|clock_25Mhz_int                             ; CLOCK_50                                                     ; 1            ; 1        ; 0            ; 0        ;
; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; CLOCK_50                                                     ; 92897        ; 1180     ; 0            ; 0        ;
; clock_manager:U5|clock_1KHz                                  ; clock_manager:U5|clock_1KHz                                  ; 4            ; 0        ; 0            ; 0        ;
; ps2_keyboard:U3|keyboard:U1|scan_ready                       ; clock_manager:U5|clock_1KHz                                  ; 3            ; 0        ; 0            ; 0        ;
; CLOCK_50                                                     ; clock_manager:U5|clock_1MHz                                  ; 23373090     ; 0        ; 0            ; 0        ;
; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|clock_1MHz                                  ; > 2147483647 ; 0        ; 0            ; 0        ;
; cpu:U1|control:U1|OP[4]                                      ; clock_manager:U5|clock_1MHz                                  ; 12           ; 127588   ; 0            ; 0        ;
; ps2_keyboard:U3|dec_keyboard:U2|f3                           ; clock_manager:U5|clock_1MHz                                  ; 8            ; 0        ; 0            ; 0        ;
; clock_manager:U5|clock_1Mhz_int                              ; clock_manager:U5|clock_1Mhz_int                              ; 11           ; 0        ; 0            ; 0        ;
; clock_manager:U5|clock_100Khz_int                            ; clock_manager:U5|clock_1Mhz_int                              ; 1            ; 1        ; 0            ; 0        ;
; clock_manager:U5|clock_10Khz_int                             ; clock_manager:U5|clock_10Khz_int                             ; 12           ; 0        ; 0            ; 0        ;
; clock_manager:U5|clock_1Mhz_int                              ; clock_manager:U5|clock_25Mhz_int                             ; 1            ; 1        ; 0            ; 0        ;
; clock_manager:U5|clock_10Khz_int                             ; clock_manager:U5|clock_25Mhz_int                             ; 1            ; 0        ; 0            ; 0        ;
; clock_manager:U5|clock_25Mhz_int                             ; clock_manager:U5|clock_25Mhz_int                             ; 28           ; 0        ; 0            ; 0        ;
; clock_manager:U5|clock_10Khz_int                             ; clock_manager:U5|clock_100Khz_int                            ; 1            ; 1        ; 0            ; 0        ;
; clock_manager:U5|clock_100Khz_int                            ; clock_manager:U5|clock_100Khz_int                            ; 11           ; 0        ; 0            ; 0        ;
; CLOCK_50                                                     ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 94           ; 0        ; 0            ; 0        ;
; clock_manager:U5|clock_1MHz                                  ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; > 2147483647 ; 0        ; 0            ; 0        ;
; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] ; 3767         ; 0        ; 0            ; 0        ;
; clock_manager:U5|clock_1MHz                                  ; cpu:U1|control:U1|OP[4]                                      ; 0            ; 0        ; > 2147483647 ; 0        ;
; cpu:U1|control:U1|OP[4]                                      ; cpu:U1|control:U1|OP[4]                                      ; 0            ; 0        ; 80           ; 80       ;
; PS2_CLK                                                      ; PS2_CLK                                                      ; 141          ; 0        ; 0            ; 0        ;
; ps2_keyboard:U3|keyboard:U1|ready_set                        ; PS2_CLK                                                      ; 1            ; 1        ; 0            ; 0        ;
; PS2_CLK                                                      ; ps2_keyboard:U3|dec_keyboard:U2|f3                           ; 621          ; 0        ; 0            ; 0        ;
; ps2_keyboard:U3|dec_keyboard:U2|f3                           ; ps2_keyboard:U3|dec_keyboard:U2|f3                           ; 12           ; 0        ; 0            ; 0        ;
+--------------------------------------------------------------+--------------------------------------------------------------+--------------+----------+--------------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                          ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; From Clock                             ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; ps2_keyboard:U3|keyboard:U1|scan_ready ; ps2_keyboard:U3|keyboard:U1|ready_set  ; 1        ; 1        ; 0        ; 0        ;
; clock_manager:U5|clock_1KHz            ; ps2_keyboard:U3|keyboard:U1|scan_ready ; 1        ; 0        ; 0        ; 0        ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                           ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; From Clock                             ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; ps2_keyboard:U3|keyboard:U1|scan_ready ; ps2_keyboard:U3|keyboard:U1|ready_set  ; 1        ; 1        ; 0        ; 0        ;
; clock_manager:U5|clock_1KHz            ; ps2_keyboard:U3|keyboard:U1|scan_ready ; 1        ; 0        ; 0        ; 0        ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 609   ; 609  ;
; Unconstrained Output Ports      ; 33    ; 33   ;
; Unconstrained Output Port Paths ; 33    ; 33   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition
    Info: Processing started: Fri Feb 10 14:43:11 2017
Info: Command: quartus_sta AP9 -c AP9
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): Timing Analysis is analyzing one or more combinational loops as latches
    Warning (335094): Node "U1|U2|RESULT[8]$latch|combout" is a latch
    Warning (335094): Node "U1|U2|RESULT[10]$latch|combout" is a latch
    Warning (335094): Node "U1|U2|RESULT[9]$latch|combout" is a latch
    Warning (335094): Node "U1|U2|RESULT[11]$latch|combout" is a latch
    Warning (335094): Node "U1|U2|RESULT[12]$latch|combout" is a latch
    Warning (335094): Node "U1|U2|RESULT[0]$latch|combout" is a latch
    Warning (335094): Node "U1|U2|RESULT[1]$latch|combout" is a latch
    Warning (335094): Node "U1|U2|RESULT[3]$latch|combout" is a latch
    Warning (335094): Node "U1|U2|RESULT[4]$latch|combout" is a latch
    Warning (335094): Node "U1|U2|RESULT[2]$latch|combout" is a latch
    Warning (335094): Node "U1|U2|RESULT[5]$latch|combout" is a latch
    Warning (335094): Node "U1|U2|RESULT[6]$latch|combout" is a latch
    Warning (335094): Node "U1|U2|RESULT[14]$latch|combout" is a latch
    Warning (335094): Node "U1|U2|RESULT[15]$latch|combout" is a latch
    Warning (335094): Node "U1|U2|RESULT[13]$latch|combout" is a latch
    Warning (335094): Node "U1|U2|RESULT[7]$latch|combout" is a latch
Critical Warning (332012): Synopsys Design Constraints File file not found: 'AP9.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name clock_manager:U5|clock_1MHz clock_manager:U5|clock_1MHz
    Info (332105): create_clock -period 1.000 -name clock_manager:U5|clock_25Mhz_int clock_manager:U5|clock_25Mhz_int
    Info (332105): create_clock -period 1.000 -name ps2_keyboard:U3|dec_keyboard:U2|f3 ps2_keyboard:U3|dec_keyboard:U2|f3
    Info (332105): create_clock -period 1.000 -name clock_manager:U5|clock_1KHz clock_manager:U5|clock_1KHz
    Info (332105): create_clock -period 1.000 -name PS2_CLK PS2_CLK
    Info (332105): create_clock -period 1.000 -name ps2_keyboard:U3|keyboard:U1|scan_ready ps2_keyboard:U3|keyboard:U1|scan_ready
    Info (332105): create_clock -period 1.000 -name ps2_keyboard:U3|keyboard:U1|ready_set ps2_keyboard:U3|keyboard:U1|ready_set
    Info (332105): create_clock -period 1.000 -name clock_manager:U5|clock_10Khz_int clock_manager:U5|clock_10Khz_int
    Info (332105): create_clock -period 1.000 -name clock_manager:U5|clock_100Khz_int clock_manager:U5|clock_100Khz_int
    Info (332105): create_clock -period 1.000 -name clock_manager:U5|clock_1Mhz_int clock_manager:U5|clock_1Mhz_int
    Info (332105): create_clock -period 1.000 -name cpu:U1|control:U1|OP[4] cpu:U1|control:U1|OP[4]
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: U1|U2|RESULT[14]~7  from: datad  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -rise_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -setup 0.010
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -fall_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -setup 0.010
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -rise_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -setup 0.010
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -fall_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -setup 0.010
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -rise_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -hold 0.010
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -fall_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -hold 0.010
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -rise_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -hold 0.010
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -fall_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -hold 0.010
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -rise_to [get_clocks {clock_manager:U5|clock_1KHz}] -setup 0.010
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -fall_to [get_clocks {clock_manager:U5|clock_1KHz}] -setup 0.010
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -rise_to [get_clocks {clock_manager:U5|clock_1KHz}] -setup 0.010
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -fall_to [get_clocks {clock_manager:U5|clock_1KHz}] -setup 0.010
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -rise_to [get_clocks {clock_manager:U5|clock_1KHz}] -hold 0.010
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -fall_to [get_clocks {clock_manager:U5|clock_1KHz}] -hold 0.010
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -rise_to [get_clocks {clock_manager:U5|clock_1KHz}] -hold 0.010
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -fall_to [get_clocks {clock_manager:U5|clock_1KHz}] -hold 0.010
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ps2_keyboard:U3|keyboard:U1|ready_set}] -rise_to [get_clocks {PS2_CLK}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ps2_keyboard:U3|keyboard:U1|ready_set}] -fall_to [get_clocks {PS2_CLK}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ps2_keyboard:U3|keyboard:U1|ready_set}] -rise_to [get_clocks {PS2_CLK}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ps2_keyboard:U3|keyboard:U1|ready_set}] -fall_to [get_clocks {PS2_CLK}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ps2_keyboard:U3|keyboard:U1|ready_set}] -rise_to [get_clocks {PS2_CLK}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ps2_keyboard:U3|keyboard:U1|ready_set}] -fall_to [get_clocks {PS2_CLK}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ps2_keyboard:U3|keyboard:U1|ready_set}] -rise_to [get_clocks {PS2_CLK}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ps2_keyboard:U3|keyboard:U1|ready_set}] -fall_to [get_clocks {PS2_CLK}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -rise_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -fall_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -rise_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -fall_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -rise_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -fall_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -rise_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -fall_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -rise_to [get_clocks {clock_manager:U5|clock_1MHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -fall_to [get_clocks {clock_manager:U5|clock_1MHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -rise_to [get_clocks {clock_manager:U5|clock_1MHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -fall_to [get_clocks {clock_manager:U5|clock_1MHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -rise_to [get_clocks {clock_manager:U5|clock_1MHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -fall_to [get_clocks {clock_manager:U5|clock_1MHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -rise_to [get_clocks {clock_manager:U5|clock_1MHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -fall_to [get_clocks {clock_manager:U5|clock_1MHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {PS2_CLK}] -rise_to [get_clocks {ps2_keyboard:U3|keyboard:U1|ready_set}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {PS2_CLK}] -fall_to [get_clocks {ps2_keyboard:U3|keyboard:U1|ready_set}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {PS2_CLK}] -rise_to [get_clocks {ps2_keyboard:U3|keyboard:U1|ready_set}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {PS2_CLK}] -fall_to [get_clocks {ps2_keyboard:U3|keyboard:U1|ready_set}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {PS2_CLK}] -rise_to [get_clocks {ps2_keyboard:U3|keyboard:U1|ready_set}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {PS2_CLK}] -fall_to [get_clocks {ps2_keyboard:U3|keyboard:U1|ready_set}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {PS2_CLK}] -rise_to [get_clocks {ps2_keyboard:U3|keyboard:U1|ready_set}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {PS2_CLK}] -fall_to [get_clocks {ps2_keyboard:U3|keyboard:U1|ready_set}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {PS2_CLK}] -rise_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {PS2_CLK}] -fall_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {PS2_CLK}] -rise_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {PS2_CLK}] -fall_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {PS2_CLK}] -rise_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {PS2_CLK}] -fall_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {PS2_CLK}] -rise_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {PS2_CLK}] -fall_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {cpu:U1|control:U1|OP[4]}] -rise_to [get_clocks {cpu:U1|control:U1|OP[4]}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {cpu:U1|control:U1|OP[4]}] -fall_to [get_clocks {cpu:U1|control:U1|OP[4]}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {cpu:U1|control:U1|OP[4]}] -rise_to [get_clocks {cpu:U1|control:U1|OP[4]}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {cpu:U1|control:U1|OP[4]}] -fall_to [get_clocks {cpu:U1|control:U1|OP[4]}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {cpu:U1|control:U1|OP[4]}] -rise_to [get_clocks {cpu:U1|control:U1|OP[4]}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {cpu:U1|control:U1|OP[4]}] -fall_to [get_clocks {cpu:U1|control:U1|OP[4]}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {cpu:U1|control:U1|OP[4]}] -rise_to [get_clocks {cpu:U1|control:U1|OP[4]}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {cpu:U1|control:U1|OP[4]}] -fall_to [get_clocks {cpu:U1|control:U1|OP[4]}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {cpu:U1|control:U1|OP[4]}] -rise_to [get_clocks {clock_manager:U5|clock_1MHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {cpu:U1|control:U1|OP[4]}] -fall_to [get_clocks {clock_manager:U5|clock_1MHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {cpu:U1|control:U1|OP[4]}] -rise_to [get_clocks {clock_manager:U5|clock_1MHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {cpu:U1|control:U1|OP[4]}] -fall_to [get_clocks {clock_manager:U5|clock_1MHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {cpu:U1|control:U1|OP[4]}] -rise_to [get_clocks {clock_manager:U5|clock_1MHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {cpu:U1|control:U1|OP[4]}] -fall_to [get_clocks {clock_manager:U5|clock_1MHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {cpu:U1|control:U1|OP[4]}] -rise_to [get_clocks {clock_manager:U5|clock_1MHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {cpu:U1|control:U1|OP[4]}] -fall_to [get_clocks {clock_manager:U5|clock_1MHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -rise_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -fall_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -rise_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -fall_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -rise_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -fall_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -rise_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -fall_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -rise_to [get_clocks {CLOCK_50}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -fall_to [get_clocks {CLOCK_50}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -rise_to [get_clocks {CLOCK_50}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -fall_to [get_clocks {CLOCK_50}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -rise_to [get_clocks {CLOCK_50}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -fall_to [get_clocks {CLOCK_50}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -rise_to [get_clocks {CLOCK_50}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -fall_to [get_clocks {CLOCK_50}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_10Khz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_10Khz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_10Khz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_10Khz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_10Khz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_10Khz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_10Khz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_10Khz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -rise_to [get_clocks {CLOCK_50}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -fall_to [get_clocks {CLOCK_50}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -rise_to [get_clocks {CLOCK_50}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -fall_to [get_clocks {CLOCK_50}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -rise_to [get_clocks {CLOCK_50}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -fall_to [get_clocks {CLOCK_50}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -rise_to [get_clocks {CLOCK_50}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -fall_to [get_clocks {CLOCK_50}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_10Khz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_10Khz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_10Khz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_10Khz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_10Khz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_10Khz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_10Khz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_10Khz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_1KHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_1KHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_1KHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_1KHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_1KHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_1KHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_1KHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_1KHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_1MHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_1MHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_1MHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_1MHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_1MHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_1MHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_1MHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_1MHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1MHz}] -rise_to [get_clocks {cpu:U1|control:U1|OP[4]}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1MHz}] -fall_to [get_clocks {cpu:U1|control:U1|OP[4]}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1MHz}] -rise_to [get_clocks {cpu:U1|control:U1|OP[4]}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1MHz}] -fall_to [get_clocks {cpu:U1|control:U1|OP[4]}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1MHz}] -rise_to [get_clocks {cpu:U1|control:U1|OP[4]}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1MHz}] -fall_to [get_clocks {cpu:U1|control:U1|OP[4]}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1MHz}] -rise_to [get_clocks {cpu:U1|control:U1|OP[4]}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1MHz}] -fall_to [get_clocks {cpu:U1|control:U1|OP[4]}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1MHz}] -rise_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1MHz}] -fall_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1MHz}] -rise_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1MHz}] -fall_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1MHz}] -rise_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1MHz}] -fall_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1MHz}] -rise_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1MHz}] -fall_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1MHz}] -rise_to [get_clocks {clock_manager:U5|clock_1MHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1MHz}] -fall_to [get_clocks {clock_manager:U5|clock_1MHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1MHz}] -rise_to [get_clocks {clock_manager:U5|clock_1MHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1MHz}] -fall_to [get_clocks {clock_manager:U5|clock_1MHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1MHz}] -rise_to [get_clocks {clock_manager:U5|clock_1MHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1MHz}] -fall_to [get_clocks {clock_manager:U5|clock_1MHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1MHz}] -rise_to [get_clocks {clock_manager:U5|clock_1MHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1MHz}] -fall_to [get_clocks {clock_manager:U5|clock_1MHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1MHz}] -rise_to [get_clocks {CLOCK_50}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1MHz}] -fall_to [get_clocks {CLOCK_50}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1MHz}] -rise_to [get_clocks {CLOCK_50}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1MHz}] -fall_to [get_clocks {CLOCK_50}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1MHz}] -rise_to [get_clocks {CLOCK_50}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1MHz}] -fall_to [get_clocks {CLOCK_50}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1MHz}] -rise_to [get_clocks {CLOCK_50}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1MHz}] -fall_to [get_clocks {CLOCK_50}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1KHz}] -rise_to [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -setup 0.010
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1KHz}] -fall_to [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -setup 0.010
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1KHz}] -rise_to [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -setup 0.010
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1KHz}] -fall_to [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -setup 0.010
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1KHz}] -rise_to [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -hold 0.010
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1KHz}] -fall_to [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -hold 0.010
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1KHz}] -rise_to [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -hold 0.010
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1KHz}] -fall_to [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -hold 0.010
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1KHz}] -rise_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1KHz}] -fall_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1KHz}] -rise_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1KHz}] -fall_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1KHz}] -rise_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1KHz}] -fall_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1KHz}] -rise_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1KHz}] -fall_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1KHz}] -rise_to [get_clocks {clock_manager:U5|clock_1KHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1KHz}] -fall_to [get_clocks {clock_manager:U5|clock_1KHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1KHz}] -rise_to [get_clocks {clock_manager:U5|clock_1KHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1KHz}] -fall_to [get_clocks {clock_manager:U5|clock_1KHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1KHz}] -rise_to [get_clocks {clock_manager:U5|clock_1KHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1KHz}] -fall_to [get_clocks {clock_manager:U5|clock_1KHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1KHz}] -rise_to [get_clocks {clock_manager:U5|clock_1KHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1KHz}] -fall_to [get_clocks {clock_manager:U5|clock_1KHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {cpu:U1|control:U1|OP[4]}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {cpu:U1|control:U1|OP[4]}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {cpu:U1|control:U1|OP[4]}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {cpu:U1|control:U1|OP[4]}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {cpu:U1|control:U1|OP[4]}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {cpu:U1|control:U1|OP[4]}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {cpu:U1|control:U1|OP[4]}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {cpu:U1|control:U1|OP[4]}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {clock_manager:U5|clock_1MHz}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {clock_manager:U5|clock_1MHz}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {clock_manager:U5|clock_1MHz}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {clock_manager:U5|clock_1MHz}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {clock_manager:U5|clock_1MHz}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {clock_manager:U5|clock_1MHz}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {clock_manager:U5|clock_1MHz}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {clock_manager:U5|clock_1MHz}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -hold 0.020
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -47.378
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -47.378     -5770.202 clock_manager:U5|clock_1MHz 
    Info (332119):   -44.452      -701.675 cpu:U1|control:U1|OP[4] 
    Info (332119):   -20.528     -1065.446 clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] 
    Info (332119):    -8.533     -3240.360 CLOCK_50 
    Info (332119):    -4.553       -35.954 ps2_keyboard:U3|dec_keyboard:U2|f3 
    Info (332119):    -2.763       -53.423 PS2_CLK 
    Info (332119):    -0.966        -5.220 clock_manager:U5|clock_25Mhz_int 
    Info (332119):    -0.589        -0.999 clock_manager:U5|clock_100Khz_int 
    Info (332119):    -0.574        -0.574 clock_manager:U5|clock_1KHz 
    Info (332119):    -0.559        -1.001 clock_manager:U5|clock_1Mhz_int 
    Info (332119):    -0.374        -0.761 clock_manager:U5|clock_10Khz_int 
Info (332146): Worst-case hold slack is -1.520
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.520        -4.917 CLOCK_50 
    Info (332119):    -1.173       -13.493 cpu:U1|control:U1|OP[4] 
    Info (332119):    -0.390        -1.901 clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] 
    Info (332119):    -0.340        -0.340 clock_manager:U5|clock_1Mhz_int 
    Info (332119):    -0.324        -0.324 clock_manager:U5|clock_100Khz_int 
    Info (332119):    -0.206        -0.206 PS2_CLK 
    Info (332119):    -0.188        -0.188 clock_manager:U5|clock_25Mhz_int 
    Info (332119):     0.028         0.000 clock_manager:U5|clock_1KHz 
    Info (332119):     0.402         0.000 clock_manager:U5|clock_10Khz_int 
    Info (332119):     0.402         0.000 clock_manager:U5|clock_1MHz 
    Info (332119):     0.402         0.000 ps2_keyboard:U3|dec_keyboard:U2|f3 
Info (332146): Worst-case recovery slack is -2.857
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.857        -2.857 ps2_keyboard:U3|keyboard:U1|scan_ready 
    Info (332119):     0.106         0.000 ps2_keyboard:U3|keyboard:U1|ready_set 
Info (332146): Worst-case removal slack is 0.065
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.065         0.000 ps2_keyboard:U3|keyboard:U1|ready_set 
    Info (332119):     3.341         0.000 ps2_keyboard:U3|keyboard:U1|scan_ready 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000     -2112.208 CLOCK_50 
    Info (332119):    -3.000      -518.310 clock_manager:U5|clock_1MHz 
    Info (332119):    -3.000       -32.555 PS2_CLK 
    Info (332119):    -1.285      -196.605 clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] 
    Info (332119):    -1.285       -12.850 ps2_keyboard:U3|dec_keyboard:U2|f3 
    Info (332119):    -1.285       -10.280 clock_manager:U5|clock_25Mhz_int 
    Info (332119):    -1.285        -5.140 clock_manager:U5|clock_100Khz_int 
    Info (332119):    -1.285        -5.140 clock_manager:U5|clock_10Khz_int 
    Info (332119):    -1.285        -5.140 clock_manager:U5|clock_1Mhz_int 
    Info (332119):    -1.285        -3.855 clock_manager:U5|clock_1KHz 
    Info (332119):    -1.285        -1.285 ps2_keyboard:U3|keyboard:U1|ready_set 
    Info (332119):    -1.285        -1.285 ps2_keyboard:U3|keyboard:U1|scan_ready 
    Info (332119):     0.470         0.000 cpu:U1|control:U1|OP[4] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: U1|U2|RESULT[14]~7  from: datad  to: combout
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -rise_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -setup 0.010
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -fall_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -setup 0.010
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -rise_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -setup 0.010
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -fall_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -setup 0.010
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -rise_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -hold 0.010
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -fall_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -hold 0.010
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -rise_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -hold 0.010
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -fall_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -hold 0.010
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -rise_to [get_clocks {clock_manager:U5|clock_1KHz}] -setup 0.010
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -fall_to [get_clocks {clock_manager:U5|clock_1KHz}] -setup 0.010
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -rise_to [get_clocks {clock_manager:U5|clock_1KHz}] -setup 0.010
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -fall_to [get_clocks {clock_manager:U5|clock_1KHz}] -setup 0.010
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -rise_to [get_clocks {clock_manager:U5|clock_1KHz}] -hold 0.010
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -fall_to [get_clocks {clock_manager:U5|clock_1KHz}] -hold 0.010
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -rise_to [get_clocks {clock_manager:U5|clock_1KHz}] -hold 0.010
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -fall_to [get_clocks {clock_manager:U5|clock_1KHz}] -hold 0.010
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ps2_keyboard:U3|keyboard:U1|ready_set}] -rise_to [get_clocks {PS2_CLK}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ps2_keyboard:U3|keyboard:U1|ready_set}] -fall_to [get_clocks {PS2_CLK}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ps2_keyboard:U3|keyboard:U1|ready_set}] -rise_to [get_clocks {PS2_CLK}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ps2_keyboard:U3|keyboard:U1|ready_set}] -fall_to [get_clocks {PS2_CLK}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ps2_keyboard:U3|keyboard:U1|ready_set}] -rise_to [get_clocks {PS2_CLK}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ps2_keyboard:U3|keyboard:U1|ready_set}] -fall_to [get_clocks {PS2_CLK}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ps2_keyboard:U3|keyboard:U1|ready_set}] -rise_to [get_clocks {PS2_CLK}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ps2_keyboard:U3|keyboard:U1|ready_set}] -fall_to [get_clocks {PS2_CLK}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -rise_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -fall_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -rise_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -fall_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -rise_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -fall_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -rise_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -fall_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -rise_to [get_clocks {clock_manager:U5|clock_1MHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -fall_to [get_clocks {clock_manager:U5|clock_1MHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -rise_to [get_clocks {clock_manager:U5|clock_1MHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -fall_to [get_clocks {clock_manager:U5|clock_1MHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -rise_to [get_clocks {clock_manager:U5|clock_1MHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -fall_to [get_clocks {clock_manager:U5|clock_1MHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -rise_to [get_clocks {clock_manager:U5|clock_1MHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -fall_to [get_clocks {clock_manager:U5|clock_1MHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {PS2_CLK}] -rise_to [get_clocks {ps2_keyboard:U3|keyboard:U1|ready_set}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {PS2_CLK}] -fall_to [get_clocks {ps2_keyboard:U3|keyboard:U1|ready_set}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {PS2_CLK}] -rise_to [get_clocks {ps2_keyboard:U3|keyboard:U1|ready_set}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {PS2_CLK}] -fall_to [get_clocks {ps2_keyboard:U3|keyboard:U1|ready_set}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {PS2_CLK}] -rise_to [get_clocks {ps2_keyboard:U3|keyboard:U1|ready_set}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {PS2_CLK}] -fall_to [get_clocks {ps2_keyboard:U3|keyboard:U1|ready_set}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {PS2_CLK}] -rise_to [get_clocks {ps2_keyboard:U3|keyboard:U1|ready_set}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {PS2_CLK}] -fall_to [get_clocks {ps2_keyboard:U3|keyboard:U1|ready_set}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {PS2_CLK}] -rise_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {PS2_CLK}] -fall_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {PS2_CLK}] -rise_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {PS2_CLK}] -fall_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {PS2_CLK}] -rise_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {PS2_CLK}] -fall_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {PS2_CLK}] -rise_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {PS2_CLK}] -fall_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {cpu:U1|control:U1|OP[4]}] -rise_to [get_clocks {cpu:U1|control:U1|OP[4]}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {cpu:U1|control:U1|OP[4]}] -fall_to [get_clocks {cpu:U1|control:U1|OP[4]}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {cpu:U1|control:U1|OP[4]}] -rise_to [get_clocks {cpu:U1|control:U1|OP[4]}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {cpu:U1|control:U1|OP[4]}] -fall_to [get_clocks {cpu:U1|control:U1|OP[4]}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {cpu:U1|control:U1|OP[4]}] -rise_to [get_clocks {cpu:U1|control:U1|OP[4]}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {cpu:U1|control:U1|OP[4]}] -fall_to [get_clocks {cpu:U1|control:U1|OP[4]}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {cpu:U1|control:U1|OP[4]}] -rise_to [get_clocks {cpu:U1|control:U1|OP[4]}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {cpu:U1|control:U1|OP[4]}] -fall_to [get_clocks {cpu:U1|control:U1|OP[4]}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {cpu:U1|control:U1|OP[4]}] -rise_to [get_clocks {clock_manager:U5|clock_1MHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {cpu:U1|control:U1|OP[4]}] -fall_to [get_clocks {clock_manager:U5|clock_1MHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {cpu:U1|control:U1|OP[4]}] -rise_to [get_clocks {clock_manager:U5|clock_1MHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {cpu:U1|control:U1|OP[4]}] -fall_to [get_clocks {clock_manager:U5|clock_1MHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {cpu:U1|control:U1|OP[4]}] -rise_to [get_clocks {clock_manager:U5|clock_1MHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {cpu:U1|control:U1|OP[4]}] -fall_to [get_clocks {clock_manager:U5|clock_1MHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {cpu:U1|control:U1|OP[4]}] -rise_to [get_clocks {clock_manager:U5|clock_1MHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {cpu:U1|control:U1|OP[4]}] -fall_to [get_clocks {clock_manager:U5|clock_1MHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -rise_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -fall_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -rise_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -fall_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -rise_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -fall_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -rise_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -fall_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -rise_to [get_clocks {CLOCK_50}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -fall_to [get_clocks {CLOCK_50}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -rise_to [get_clocks {CLOCK_50}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -fall_to [get_clocks {CLOCK_50}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -rise_to [get_clocks {CLOCK_50}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -fall_to [get_clocks {CLOCK_50}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -rise_to [get_clocks {CLOCK_50}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -fall_to [get_clocks {CLOCK_50}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_10Khz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_10Khz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_10Khz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_10Khz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_10Khz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_10Khz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_10Khz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_10Khz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -rise_to [get_clocks {CLOCK_50}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -fall_to [get_clocks {CLOCK_50}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -rise_to [get_clocks {CLOCK_50}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -fall_to [get_clocks {CLOCK_50}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -rise_to [get_clocks {CLOCK_50}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -fall_to [get_clocks {CLOCK_50}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -rise_to [get_clocks {CLOCK_50}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -fall_to [get_clocks {CLOCK_50}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_10Khz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_10Khz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_10Khz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_10Khz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_10Khz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_10Khz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_10Khz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_10Khz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_1KHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_1KHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_1KHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_1KHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_1KHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_1KHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_1KHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_1KHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_1MHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_1MHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_1MHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_1MHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_1MHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_1MHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_1MHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_1MHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1MHz}] -rise_to [get_clocks {cpu:U1|control:U1|OP[4]}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1MHz}] -fall_to [get_clocks {cpu:U1|control:U1|OP[4]}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1MHz}] -rise_to [get_clocks {cpu:U1|control:U1|OP[4]}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1MHz}] -fall_to [get_clocks {cpu:U1|control:U1|OP[4]}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1MHz}] -rise_to [get_clocks {cpu:U1|control:U1|OP[4]}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1MHz}] -fall_to [get_clocks {cpu:U1|control:U1|OP[4]}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1MHz}] -rise_to [get_clocks {cpu:U1|control:U1|OP[4]}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1MHz}] -fall_to [get_clocks {cpu:U1|control:U1|OP[4]}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1MHz}] -rise_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1MHz}] -fall_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1MHz}] -rise_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1MHz}] -fall_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1MHz}] -rise_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1MHz}] -fall_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1MHz}] -rise_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1MHz}] -fall_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1MHz}] -rise_to [get_clocks {clock_manager:U5|clock_1MHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1MHz}] -fall_to [get_clocks {clock_manager:U5|clock_1MHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1MHz}] -rise_to [get_clocks {clock_manager:U5|clock_1MHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1MHz}] -fall_to [get_clocks {clock_manager:U5|clock_1MHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1MHz}] -rise_to [get_clocks {clock_manager:U5|clock_1MHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1MHz}] -fall_to [get_clocks {clock_manager:U5|clock_1MHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1MHz}] -rise_to [get_clocks {clock_manager:U5|clock_1MHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1MHz}] -fall_to [get_clocks {clock_manager:U5|clock_1MHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1MHz}] -rise_to [get_clocks {CLOCK_50}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1MHz}] -fall_to [get_clocks {CLOCK_50}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1MHz}] -rise_to [get_clocks {CLOCK_50}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1MHz}] -fall_to [get_clocks {CLOCK_50}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1MHz}] -rise_to [get_clocks {CLOCK_50}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1MHz}] -fall_to [get_clocks {CLOCK_50}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1MHz}] -rise_to [get_clocks {CLOCK_50}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1MHz}] -fall_to [get_clocks {CLOCK_50}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1KHz}] -rise_to [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -setup 0.010
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1KHz}] -fall_to [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -setup 0.010
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1KHz}] -rise_to [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -setup 0.010
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1KHz}] -fall_to [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -setup 0.010
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1KHz}] -rise_to [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -hold 0.010
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1KHz}] -fall_to [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -hold 0.010
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1KHz}] -rise_to [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -hold 0.010
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1KHz}] -fall_to [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -hold 0.010
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1KHz}] -rise_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1KHz}] -fall_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1KHz}] -rise_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1KHz}] -fall_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1KHz}] -rise_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1KHz}] -fall_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1KHz}] -rise_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1KHz}] -fall_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1KHz}] -rise_to [get_clocks {clock_manager:U5|clock_1KHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1KHz}] -fall_to [get_clocks {clock_manager:U5|clock_1KHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1KHz}] -rise_to [get_clocks {clock_manager:U5|clock_1KHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1KHz}] -fall_to [get_clocks {clock_manager:U5|clock_1KHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1KHz}] -rise_to [get_clocks {clock_manager:U5|clock_1KHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1KHz}] -fall_to [get_clocks {clock_manager:U5|clock_1KHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1KHz}] -rise_to [get_clocks {clock_manager:U5|clock_1KHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1KHz}] -fall_to [get_clocks {clock_manager:U5|clock_1KHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {cpu:U1|control:U1|OP[4]}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {cpu:U1|control:U1|OP[4]}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {cpu:U1|control:U1|OP[4]}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {cpu:U1|control:U1|OP[4]}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {cpu:U1|control:U1|OP[4]}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {cpu:U1|control:U1|OP[4]}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {cpu:U1|control:U1|OP[4]}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {cpu:U1|control:U1|OP[4]}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {clock_manager:U5|clock_1MHz}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {clock_manager:U5|clock_1MHz}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {clock_manager:U5|clock_1MHz}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {clock_manager:U5|clock_1MHz}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {clock_manager:U5|clock_1MHz}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {clock_manager:U5|clock_1MHz}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {clock_manager:U5|clock_1MHz}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {clock_manager:U5|clock_1MHz}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -hold 0.020
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -42.767
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -42.767     -5295.555 clock_manager:U5|clock_1MHz 
    Info (332119):   -40.284      -635.315 cpu:U1|control:U1|OP[4] 
    Info (332119):   -18.472      -952.769 clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] 
    Info (332119):    -7.657     -2877.619 CLOCK_50 
    Info (332119):    -4.162       -33.127 ps2_keyboard:U3|dec_keyboard:U2|f3 
    Info (332119):    -2.478       -47.602 PS2_CLK 
    Info (332119):    -0.788        -4.184 clock_manager:U5|clock_25Mhz_int 
    Info (332119):    -0.428        -0.588 clock_manager:U5|clock_100Khz_int 
    Info (332119):    -0.413        -0.413 clock_manager:U5|clock_1KHz 
    Info (332119):    -0.405        -0.602 clock_manager:U5|clock_1Mhz_int 
    Info (332119):    -0.232        -0.369 clock_manager:U5|clock_10Khz_int 
Info (332146): Worst-case hold slack is -1.339
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.339        -4.245 CLOCK_50 
    Info (332119):    -1.045       -10.935 cpu:U1|control:U1|OP[4] 
    Info (332119):    -0.370        -1.865 clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] 
    Info (332119):    -0.224        -0.224 clock_manager:U5|clock_1Mhz_int 
    Info (332119):    -0.203        -0.203 clock_manager:U5|clock_100Khz_int 
    Info (332119):    -0.179        -0.179 PS2_CLK 
    Info (332119):    -0.103        -0.103 clock_manager:U5|clock_25Mhz_int 
    Info (332119):     0.071         0.000 clock_manager:U5|clock_1KHz 
    Info (332119):     0.352         0.000 ps2_keyboard:U3|dec_keyboard:U2|f3 
    Info (332119):     0.353         0.000 clock_manager:U5|clock_1MHz 
    Info (332119):     0.354         0.000 clock_manager:U5|clock_10Khz_int 
Info (332146): Worst-case recovery slack is -2.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.445        -2.445 ps2_keyboard:U3|keyboard:U1|scan_ready 
    Info (332119):     0.190         0.000 ps2_keyboard:U3|keyboard:U1|ready_set 
Info (332146): Worst-case removal slack is 0.052
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.052         0.000 ps2_keyboard:U3|keyboard:U1|ready_set 
    Info (332119):     2.995         0.000 ps2_keyboard:U3|keyboard:U1|scan_ready 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000     -2079.384 CLOCK_50 
    Info (332119):    -3.000      -518.310 clock_manager:U5|clock_1MHz 
    Info (332119):    -3.000       -32.555 PS2_CLK 
    Info (332119):    -1.285      -196.605 clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] 
    Info (332119):    -1.285       -12.850 ps2_keyboard:U3|dec_keyboard:U2|f3 
    Info (332119):    -1.285       -10.280 clock_manager:U5|clock_25Mhz_int 
    Info (332119):    -1.285        -5.140 clock_manager:U5|clock_100Khz_int 
    Info (332119):    -1.285        -5.140 clock_manager:U5|clock_10Khz_int 
    Info (332119):    -1.285        -5.140 clock_manager:U5|clock_1Mhz_int 
    Info (332119):    -1.285        -3.855 clock_manager:U5|clock_1KHz 
    Info (332119):    -1.285        -1.285 ps2_keyboard:U3|keyboard:U1|ready_set 
    Info (332119):    -1.285        -1.285 ps2_keyboard:U3|keyboard:U1|scan_ready 
    Info (332119):     0.359         0.000 cpu:U1|control:U1|OP[4] 
Info: Analyzing Fast 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: U1|U2|RESULT[14]~7  from: datad  to: combout
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -rise_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -setup 0.010
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -fall_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -setup 0.010
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -rise_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -setup 0.010
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -fall_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -setup 0.010
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -rise_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -hold 0.010
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -fall_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -hold 0.010
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -rise_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -hold 0.010
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -fall_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -hold 0.010
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -rise_to [get_clocks {clock_manager:U5|clock_1KHz}] -setup 0.010
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -fall_to [get_clocks {clock_manager:U5|clock_1KHz}] -setup 0.010
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -rise_to [get_clocks {clock_manager:U5|clock_1KHz}] -setup 0.010
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -fall_to [get_clocks {clock_manager:U5|clock_1KHz}] -setup 0.010
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -rise_to [get_clocks {clock_manager:U5|clock_1KHz}] -hold 0.010
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -fall_to [get_clocks {clock_manager:U5|clock_1KHz}] -hold 0.010
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -rise_to [get_clocks {clock_manager:U5|clock_1KHz}] -hold 0.010
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -fall_to [get_clocks {clock_manager:U5|clock_1KHz}] -hold 0.010
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ps2_keyboard:U3|keyboard:U1|ready_set}] -rise_to [get_clocks {PS2_CLK}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ps2_keyboard:U3|keyboard:U1|ready_set}] -fall_to [get_clocks {PS2_CLK}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ps2_keyboard:U3|keyboard:U1|ready_set}] -rise_to [get_clocks {PS2_CLK}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ps2_keyboard:U3|keyboard:U1|ready_set}] -fall_to [get_clocks {PS2_CLK}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ps2_keyboard:U3|keyboard:U1|ready_set}] -rise_to [get_clocks {PS2_CLK}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ps2_keyboard:U3|keyboard:U1|ready_set}] -fall_to [get_clocks {PS2_CLK}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ps2_keyboard:U3|keyboard:U1|ready_set}] -rise_to [get_clocks {PS2_CLK}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ps2_keyboard:U3|keyboard:U1|ready_set}] -fall_to [get_clocks {PS2_CLK}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -rise_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -fall_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -rise_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -fall_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -rise_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -fall_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -rise_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -fall_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -rise_to [get_clocks {clock_manager:U5|clock_1MHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -fall_to [get_clocks {clock_manager:U5|clock_1MHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -rise_to [get_clocks {clock_manager:U5|clock_1MHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -fall_to [get_clocks {clock_manager:U5|clock_1MHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -rise_to [get_clocks {clock_manager:U5|clock_1MHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -fall_to [get_clocks {clock_manager:U5|clock_1MHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -rise_to [get_clocks {clock_manager:U5|clock_1MHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -fall_to [get_clocks {clock_manager:U5|clock_1MHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {PS2_CLK}] -rise_to [get_clocks {ps2_keyboard:U3|keyboard:U1|ready_set}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {PS2_CLK}] -fall_to [get_clocks {ps2_keyboard:U3|keyboard:U1|ready_set}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {PS2_CLK}] -rise_to [get_clocks {ps2_keyboard:U3|keyboard:U1|ready_set}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {PS2_CLK}] -fall_to [get_clocks {ps2_keyboard:U3|keyboard:U1|ready_set}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {PS2_CLK}] -rise_to [get_clocks {ps2_keyboard:U3|keyboard:U1|ready_set}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {PS2_CLK}] -fall_to [get_clocks {ps2_keyboard:U3|keyboard:U1|ready_set}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {PS2_CLK}] -rise_to [get_clocks {ps2_keyboard:U3|keyboard:U1|ready_set}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {PS2_CLK}] -fall_to [get_clocks {ps2_keyboard:U3|keyboard:U1|ready_set}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {PS2_CLK}] -rise_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {PS2_CLK}] -fall_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {PS2_CLK}] -rise_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {PS2_CLK}] -fall_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {PS2_CLK}] -rise_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {PS2_CLK}] -fall_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {PS2_CLK}] -rise_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {PS2_CLK}] -fall_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {cpu:U1|control:U1|OP[4]}] -rise_to [get_clocks {cpu:U1|control:U1|OP[4]}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {cpu:U1|control:U1|OP[4]}] -fall_to [get_clocks {cpu:U1|control:U1|OP[4]}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {cpu:U1|control:U1|OP[4]}] -rise_to [get_clocks {cpu:U1|control:U1|OP[4]}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {cpu:U1|control:U1|OP[4]}] -fall_to [get_clocks {cpu:U1|control:U1|OP[4]}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {cpu:U1|control:U1|OP[4]}] -rise_to [get_clocks {cpu:U1|control:U1|OP[4]}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {cpu:U1|control:U1|OP[4]}] -fall_to [get_clocks {cpu:U1|control:U1|OP[4]}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {cpu:U1|control:U1|OP[4]}] -rise_to [get_clocks {cpu:U1|control:U1|OP[4]}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {cpu:U1|control:U1|OP[4]}] -fall_to [get_clocks {cpu:U1|control:U1|OP[4]}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {cpu:U1|control:U1|OP[4]}] -rise_to [get_clocks {clock_manager:U5|clock_1MHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {cpu:U1|control:U1|OP[4]}] -fall_to [get_clocks {clock_manager:U5|clock_1MHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {cpu:U1|control:U1|OP[4]}] -rise_to [get_clocks {clock_manager:U5|clock_1MHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {cpu:U1|control:U1|OP[4]}] -fall_to [get_clocks {clock_manager:U5|clock_1MHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {cpu:U1|control:U1|OP[4]}] -rise_to [get_clocks {clock_manager:U5|clock_1MHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {cpu:U1|control:U1|OP[4]}] -fall_to [get_clocks {clock_manager:U5|clock_1MHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {cpu:U1|control:U1|OP[4]}] -rise_to [get_clocks {clock_manager:U5|clock_1MHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {cpu:U1|control:U1|OP[4]}] -fall_to [get_clocks {clock_manager:U5|clock_1MHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -rise_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -fall_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -rise_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -fall_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -rise_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -fall_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -rise_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -fall_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -rise_to [get_clocks {CLOCK_50}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -fall_to [get_clocks {CLOCK_50}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -rise_to [get_clocks {CLOCK_50}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -fall_to [get_clocks {CLOCK_50}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -rise_to [get_clocks {CLOCK_50}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -fall_to [get_clocks {CLOCK_50}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -rise_to [get_clocks {CLOCK_50}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -fall_to [get_clocks {CLOCK_50}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_10Khz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_10Khz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_10Khz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_10Khz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_10Khz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_10Khz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_10Khz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_10Khz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_100Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -rise_to [get_clocks {CLOCK_50}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -fall_to [get_clocks {CLOCK_50}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -rise_to [get_clocks {CLOCK_50}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -fall_to [get_clocks {CLOCK_50}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -rise_to [get_clocks {CLOCK_50}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -fall_to [get_clocks {CLOCK_50}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -rise_to [get_clocks {CLOCK_50}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_25Mhz_int}] -fall_to [get_clocks {CLOCK_50}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_10Khz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_10Khz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_10Khz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_10Khz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_10Khz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_10Khz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_10Khz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_10Khz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_1KHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_1KHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_1KHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_1KHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_1KHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_1KHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -rise_to [get_clocks {clock_manager:U5|clock_1KHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_10Khz_int}] -fall_to [get_clocks {clock_manager:U5|clock_1KHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_100Khz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_25Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_1Mhz_int}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_1MHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_1MHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_1MHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_1MHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_1MHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_1MHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -rise_to [get_clocks {clock_manager:U5|clock_1MHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1Mhz_int}] -fall_to [get_clocks {clock_manager:U5|clock_1MHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1MHz}] -rise_to [get_clocks {cpu:U1|control:U1|OP[4]}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1MHz}] -fall_to [get_clocks {cpu:U1|control:U1|OP[4]}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1MHz}] -rise_to [get_clocks {cpu:U1|control:U1|OP[4]}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1MHz}] -fall_to [get_clocks {cpu:U1|control:U1|OP[4]}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1MHz}] -rise_to [get_clocks {cpu:U1|control:U1|OP[4]}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1MHz}] -fall_to [get_clocks {cpu:U1|control:U1|OP[4]}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1MHz}] -rise_to [get_clocks {cpu:U1|control:U1|OP[4]}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1MHz}] -fall_to [get_clocks {cpu:U1|control:U1|OP[4]}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1MHz}] -rise_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1MHz}] -fall_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1MHz}] -rise_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1MHz}] -fall_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1MHz}] -rise_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1MHz}] -fall_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1MHz}] -rise_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1MHz}] -fall_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1MHz}] -rise_to [get_clocks {clock_manager:U5|clock_1MHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1MHz}] -fall_to [get_clocks {clock_manager:U5|clock_1MHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1MHz}] -rise_to [get_clocks {clock_manager:U5|clock_1MHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1MHz}] -fall_to [get_clocks {clock_manager:U5|clock_1MHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1MHz}] -rise_to [get_clocks {clock_manager:U5|clock_1MHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1MHz}] -fall_to [get_clocks {clock_manager:U5|clock_1MHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1MHz}] -rise_to [get_clocks {clock_manager:U5|clock_1MHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1MHz}] -fall_to [get_clocks {clock_manager:U5|clock_1MHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1MHz}] -rise_to [get_clocks {CLOCK_50}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1MHz}] -fall_to [get_clocks {CLOCK_50}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1MHz}] -rise_to [get_clocks {CLOCK_50}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1MHz}] -fall_to [get_clocks {CLOCK_50}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1MHz}] -rise_to [get_clocks {CLOCK_50}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1MHz}] -fall_to [get_clocks {CLOCK_50}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1MHz}] -rise_to [get_clocks {CLOCK_50}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1MHz}] -fall_to [get_clocks {CLOCK_50}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1KHz}] -rise_to [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -setup 0.010
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1KHz}] -fall_to [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -setup 0.010
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1KHz}] -rise_to [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -setup 0.010
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1KHz}] -fall_to [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -setup 0.010
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1KHz}] -rise_to [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -hold 0.010
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1KHz}] -fall_to [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -hold 0.010
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1KHz}] -rise_to [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -hold 0.010
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1KHz}] -fall_to [get_clocks {ps2_keyboard:U3|keyboard:U1|scan_ready}] -hold 0.010
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1KHz}] -rise_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1KHz}] -fall_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1KHz}] -rise_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1KHz}] -fall_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1KHz}] -rise_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1KHz}] -fall_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1KHz}] -rise_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1KHz}] -fall_to [get_clocks {ps2_keyboard:U3|dec_keyboard:U2|f3}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1KHz}] -rise_to [get_clocks {clock_manager:U5|clock_1KHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1KHz}] -fall_to [get_clocks {clock_manager:U5|clock_1KHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1KHz}] -rise_to [get_clocks {clock_manager:U5|clock_1KHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1KHz}] -fall_to [get_clocks {clock_manager:U5|clock_1KHz}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1KHz}] -rise_to [get_clocks {clock_manager:U5|clock_1KHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clock_manager:U5|clock_1KHz}] -fall_to [get_clocks {clock_manager:U5|clock_1KHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1KHz}] -rise_to [get_clocks {clock_manager:U5|clock_1KHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clock_manager:U5|clock_1KHz}] -fall_to [get_clocks {clock_manager:U5|clock_1KHz}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {cpu:U1|control:U1|OP[4]}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {cpu:U1|control:U1|OP[4]}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {cpu:U1|control:U1|OP[4]}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {cpu:U1|control:U1|OP[4]}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {cpu:U1|control:U1|OP[4]}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {cpu:U1|control:U1|OP[4]}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {cpu:U1|control:U1|OP[4]}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {cpu:U1|control:U1|OP[4]}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0]}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {clock_manager:U5|clock_1MHz}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {clock_manager:U5|clock_1MHz}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {clock_manager:U5|clock_1MHz}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {clock_manager:U5|clock_1MHz}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {clock_manager:U5|clock_1MHz}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {clock_manager:U5|clock_1MHz}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {clock_manager:U5|clock_1MHz}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {clock_manager:U5|clock_1MHz}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -rise_to [get_clocks {CLOCK_50}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {CLOCK_50}] -fall_to [get_clocks {CLOCK_50}] -hold 0.020
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -22.567
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -22.567     -2797.953 clock_manager:U5|clock_1MHz 
    Info (332119):   -21.233      -333.916 cpu:U1|control:U1|OP[4] 
    Info (332119):    -9.556      -454.226 clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] 
    Info (332119):    -3.819     -1228.053 CLOCK_50 
    Info (332119):    -1.551       -11.247 ps2_keyboard:U3|dec_keyboard:U2|f3 
    Info (332119):    -0.853       -14.783 PS2_CLK 
    Info (332119):     0.056         0.000 clock_manager:U5|clock_25Mhz_int 
    Info (332119):     0.221         0.000 clock_manager:U5|clock_100Khz_int 
    Info (332119):     0.230         0.000 clock_manager:U5|clock_1KHz 
    Info (332119):     0.233         0.000 clock_manager:U5|clock_1Mhz_int 
    Info (332119):     0.321         0.000 clock_manager:U5|clock_10Khz_int 
Info (332146): Worst-case hold slack is -0.875
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.875        -3.390 CLOCK_50 
    Info (332119):    -0.864       -11.936 cpu:U1|control:U1|OP[4] 
    Info (332119):    -0.333        -0.333 clock_manager:U5|clock_100Khz_int 
    Info (332119):    -0.311        -1.731 clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] 
    Info (332119):    -0.299        -0.299 clock_manager:U5|clock_1Mhz_int 
    Info (332119):    -0.153        -0.153 clock_manager:U5|clock_25Mhz_int 
    Info (332119):    -0.133        -0.133 PS2_CLK 
    Info (332119):    -0.116        -0.128 clock_manager:U5|clock_1KHz 
    Info (332119):     0.180         0.000 clock_manager:U5|clock_1MHz 
    Info (332119):     0.181         0.000 clock_manager:U5|clock_10Khz_int 
    Info (332119):     0.181         0.000 ps2_keyboard:U3|dec_keyboard:U2|f3 
Info (332146): Worst-case recovery slack is -0.995
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.995        -0.995 ps2_keyboard:U3|keyboard:U1|scan_ready 
    Info (332119):     0.256         0.000 ps2_keyboard:U3|keyboard:U1|ready_set 
Info (332146): Worst-case removal slack is 0.030
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.030         0.000 ps2_keyboard:U3|keyboard:U1|ready_set 
    Info (332119):     1.709         0.000 ps2_keyboard:U3|keyboard:U1|scan_ready 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000     -1082.052 CLOCK_50 
    Info (332119):    -3.000       -42.808 PS2_CLK 
    Info (332119):    -1.000      -382.000 clock_manager:U5|clock_1MHz 
    Info (332119):    -1.000      -153.000 clock_manager:U5|lpm_dff1:U1|lpm_ff:lpm_ff_component|dffs[0] 
    Info (332119):    -1.000       -10.000 ps2_keyboard:U3|dec_keyboard:U2|f3 
    Info (332119):    -1.000        -8.000 clock_manager:U5|clock_25Mhz_int 
    Info (332119):    -1.000        -4.000 clock_manager:U5|clock_100Khz_int 
    Info (332119):    -1.000        -4.000 clock_manager:U5|clock_10Khz_int 
    Info (332119):    -1.000        -4.000 clock_manager:U5|clock_1Mhz_int 
    Info (332119):    -1.000        -3.000 clock_manager:U5|clock_1KHz 
    Info (332119):    -1.000        -1.000 ps2_keyboard:U3|keyboard:U1|ready_set 
    Info (332119):    -1.000        -1.000 ps2_keyboard:U3|keyboard:U1|scan_ready 
    Info (332119):     0.281         0.000 cpu:U1|control:U1|OP[4] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 22 warnings
    Info: Peak virtual memory: 379 megabytes
    Info: Processing ended: Fri Feb 10 14:43:32 2017
    Info: Elapsed time: 00:00:21
    Info: Total CPU time (on all processors): 00:00:20


