module sync_w2r #(
    parameter ADDR_WIDTH = 4
)(
    input  wire                rclk,
    input  wire                rrst_n,
    input  wire [ADDR_WIDTH:0] wptr_gray,

    output reg  [ADDR_WIDTH:0] wptr_gray_sync
);

    reg [ADDR_WIDTH:0] wptr_gray_ff1;

    always @(posedge rclk or negedge rrst_n) begin
        if (!rrst_n) begin
            wptr_gray_ff1  <= 0;
            wptr_gray_sync <= 0;
        end else begin
            wptr_gray_ff1  <= wptr_gray;
            wptr_gray_sync <= wptr_gray_ff1;
        end
    end

endmodule
