<?xml version="1.0" encoding="UTF-8"?>
<ipxact:component xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014" xmlns:kactus2="http://kactus2.cs.tut.fi" xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2014/ http://www.accellera.org/XMLSchema/IPXACT/1685-2014/index.xsd">
	<ipxact:vendor>tut.fi</ipxact:vendor>
	<ipxact:library>cpu.logic.test</ipxact:library>
	<ipxact:name>data_memory</ipxact:name>
	<ipxact:version>1.0</ipxact:version>
	<ipxact:busInterfaces>
		<ipxact:busInterface>
			<ipxact:name>slave</ipxact:name>
			<ipxact:busType vendor="tut.fi" library="interface" name="local_memory" version="1.1"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="tut.fi" library="interface" name="local_memory.absDef" version="1.1"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>read_data</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>read_data</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>write_data</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>write_data</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>write</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>write</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>address</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>adr_i</ipxact:name>
							</ipxact:physicalPort>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:slave/>
		</ipxact:busInterface>
	</ipxact:busInterfaces>
	<ipxact:model>
		<ipxact:views>
			<ipxact:view>
				<ipxact:name>flat_verilog</ipxact:name>
				<ipxact:componentInstantiationRef>verilog_implementation</ipxact:componentInstantiationRef>
			</ipxact:view>
		</ipxact:views>
		<ipxact:instantiations>
			<ipxact:componentInstantiation>
				<ipxact:name>verilog_implementation</ipxact:name>
				<ipxact:language>Verilog</ipxact:language>
				<ipxact:fileSetRef>
					<ipxact:localName>verilogSource</ipxact:localName>
				</ipxact:fileSetRef>
			</ipxact:componentInstantiation>
		</ipxact:instantiations>
		<ipxact:ports>
			<ipxact:port>
				<ipxact:name>read_data</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_e8a51461_67cf_40dd_8517_7fbe90c1b038-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
					<ipxact:wireTypeDefs>
						<ipxact:wireTypeDef>
							<ipxact:typeName>reg</ipxact:typeName>
						</ipxact:wireTypeDef>
					</ipxact:wireTypeDefs>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags></kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>clk_i</ipxact:name>
				<ipxact:description>The mandatory clock, as this is synchronous logic.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>0</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:adHocVisible/>
					<kactus2:portTags></kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>rst_i</ipxact:name>
				<ipxact:description>The mandatory reset, as this is synchronous logic.</ipxact:description>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>0</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:adHocVisible/>
					<kactus2:portTags></kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>adr_i</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_c2a19fd3_6557_4a78_9796_9a7306bf8931-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
				<ipxact:vendorExtensions>
					<kactus2:portTags></kactus2:portTags>
				</ipxact:vendorExtensions>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>write_data</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>uuid_e8a51461_67cf_40dd_8517_7fbe90c1b038-1</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>write</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>0</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
		</ipxact:ports>
	</ipxact:model>
	<ipxact:fileSets>
		<ipxact:fileSet>
			<ipxact:name>verilogSource</ipxact:name>
			<ipxact:group>generatedFiles</ipxact:group>
			<ipxact:file>
				<ipxact:name>data_memory.v</ipxact:name>
				<ipxact:fileType>verilogSource</ipxact:fileType>
				<ipxact:description>Generated at 10:33:39 on 16.05.2017 by Kactus2. </ipxact:description>
				<ipxact:vendorExtensions>
					<kactus2:hash>866adc8f854881d6feb62604bfaa6df223ac13f6</kactus2:hash>
				</ipxact:vendorExtensions>
			</ipxact:file>
		</ipxact:fileSet>
	</ipxact:fileSets>
	<ipxact:description>Used to supplant data memory in simulations. NOTICE: Ports are described in interfaces.local_memory.</ipxact:description>
	<ipxact:parameters>
		<ipxact:parameter parameterId="uuid_e8a51461_67cf_40dd_8517_7fbe90c1b038" resolve="user" usageCount="2">
			<ipxact:name>DATA_WIDTH</ipxact:name>
			<ipxact:description>Width for data.</ipxact:description>
			<ipxact:value>32</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter parameterId="uuid_c2a19fd3_6557_4a78_9796_9a7306bf8931" resolve="user" usageCount="1">
			<ipxact:name>ADDR_WIDTH</ipxact:name>
			<ipxact:description>Width of the addresses.</ipxact:description>
			<ipxact:value>9</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter parameterId="uuid_c98bf258_93f4_4ebf_b7f8_3de391261024" resolve="user">
			<ipxact:name>MEMORY_SIZE</ipxact:name>
			<ipxact:description>Size of the memory in AUBs.</ipxact:description>
			<ipxact:value>128</ipxact:value>
		</ipxact:parameter>
		<ipxact:parameter parameterId="uuid_d2d93f59_05c9_4f81_b11e_d1c62224f083" resolve="user">
			<ipxact:name>AUB</ipxact:name>
			<ipxact:description>Addressable unit bits.</ipxact:description>
			<ipxact:value>8</ipxact:value>
		</ipxact:parameter>
	</ipxact:parameters>
	<ipxact:vendorExtensions>
		<kactus2:version>3,4,19,0</kactus2:version>
		<kactus2:kts_attributes>
			<kactus2:kts_productHier>IP</kactus2:kts_productHier>
			<kactus2:kts_implementation>HW</kactus2:kts_implementation>
			<kactus2:kts_firmness>Mutable</kactus2:kts_firmness>
		</kactus2:kts_attributes>
	</ipxact:vendorExtensions>
</ipxact:component>
