fsm target_language_keyword_02 {
  in       bool i;
  out wire bool o;

  import bool func(bool module); // Argument is a Verilog keyword

  void main() {
    o = func(i);
    fence;
  }
}
// @sim/test {{{
//  reg [1:0] tick;
//
//  always @(posedge clk) begin
//    if (rst) begin
//      tick <= 2'd0;
//    end else begin
//      tick <= tick + 2'd1;
//    end
//  end
//
//  wire i = tick[1];
//  wire o;
//
//  always @(posedge clk) begin
//    if (!rst) begin
//      assert(o == ~i);
//    end
//  end
// }}}
//
// @sim/dpi {{{
//  #include "svdpi.h"
//  extern "C" void func(svBitVecVal *o, const svBitVecVal *i) {
//    *o = !*i;
//  }
// }}}
//
// @sim/expect: TIMEOUT at 100ns
//
// @manifest/foreign-functions|func {{{
//  {
//    "return" : {
//      "width" : 1,
//      "signed" : false
//    },
//    "args" : [
//      {
//        "name" : "module",
//        "width" : 1,
//        "signed" : false
//      }
//    ]
//  }
// }}}
