<!DOCTYPE html><html lang="zh-CN" data-theme="light"><head><meta charset="UTF-8"><meta http-equiv="X-UA-Compatible" content="IE=edge"><meta name="viewport" content="width=device-width, initial-scale=1.0,viewport-fit=cover"><title>【IC设计】Xilinx不同系列的Zynq板卡介绍(Zynq-7000，UltraScale MPSoC_RFSoC，ACAP） | 潘业成的博客</title><meta name="author" content="TDppy"><meta name="copyright" content="TDppy"><meta name="format-detection" content="telephone=no"><meta name="theme-color" content="#ffffff"><meta name="description" content="Xilinx Zynq SoC 系列针对不同的应用领域，Xilinx 公司设计开发了各种逻辑资源规模和集成各种外设功能的 Zynq SOC 器件，包括专为成本优化的 Zynq-7000 平台，面向高性能实时计算应用领域的 Zynq UltraScale+ MPSoC，面向射频通信的 Zynq UltraScale+ RFSoC，以及具备高度可扩展特性的自适应加速平台 ACAP。 专为成本优化的 Z">
<meta property="og:type" content="article">
<meta property="og:title" content="【IC设计】Xilinx不同系列的Zynq板卡介绍(Zynq-7000，UltraScale MPSoC_RFSoC，ACAP）">
<meta property="og:url" content="https://www.whyc.fun/2024/Q2/ic-design-xilinx-different-series-zynq-board-introduction-zynq-7000-ultrascale-mpsoc-rfsoc-acap/index.html">
<meta property="og:site_name" content="潘业成的博客">
<meta property="og:description" content="Xilinx Zynq SoC 系列针对不同的应用领域，Xilinx 公司设计开发了各种逻辑资源规模和集成各种外设功能的 Zynq SOC 器件，包括专为成本优化的 Zynq-7000 平台，面向高性能实时计算应用领域的 Zynq UltraScale+ MPSoC，面向射频通信的 Zynq UltraScale+ RFSoC，以及具备高度可扩展特性的自适应加速平台 ACAP。 专为成本优化的 Z">
<meta property="og:locale" content="zh_CN">
<meta property="og:image" content="https://www.whyc.fun/img/butterfly-icon.png">
<meta property="article:published_time" content="2024-05-06T11:39:54.000Z">
<meta property="article:modified_time" content="2026-01-18T08:18:03.172Z">
<meta property="article:author" content="TDppy">
<meta property="article:tag" content="FPGA">
<meta name="twitter:card" content="summary">
<meta name="twitter:image" content="https://www.whyc.fun/img/butterfly-icon.png"><script type="application/ld+json">{
  "@context": "https://schema.org",
  "@type": "BlogPosting",
  "headline": "【IC设计】Xilinx不同系列的Zynq板卡介绍(Zynq-7000，UltraScale MPSoC_RFSoC，ACAP）",
  "url": "https://www.whyc.fun/2024/Q2/ic-design-xilinx-different-series-zynq-board-introduction-zynq-7000-ultrascale-mpsoc-rfsoc-acap/",
  "image": "https://www.whyc.fun/img/butterfly-icon.png",
  "datePublished": "2024-05-06T11:39:54.000Z",
  "dateModified": "2026-01-18T08:18:03.172Z",
  "author": [
    {
      "@type": "Person",
      "name": "TDppy",
      "url": "https://www.whyc.fun"
    }
  ]
}</script><link rel="shortcut icon" href="/img/favicon.ico"><link rel="canonical" href="https://www.whyc.fun/2024/Q2/ic-design-xilinx-different-series-zynq-board-introduction-zynq-7000-ultrascale-mpsoc-rfsoc-acap/index.html"><link rel="preconnect" href="//cdn.jsdelivr.net"/><link rel="preconnect" href="//busuanzi.ibruce.info"/><link rel="stylesheet" href="/css/index.css?v=5.5.4-b1"><link rel="stylesheet" href="https://cdn.jsdelivr.net/npm/@fortawesome/fontawesome-free@7.1.0/css/all.min.css"><script>
    (() => {
      
    const saveToLocal = {
      set: (key, value, ttl) => {
        if (!ttl) return
        const expiry = Date.now() + ttl * 86400000
        localStorage.setItem(key, JSON.stringify({ value, expiry }))
      },
      get: key => {
        const itemStr = localStorage.getItem(key)
        if (!itemStr) return undefined
        const { value, expiry } = JSON.parse(itemStr)
        if (Date.now() > expiry) {
          localStorage.removeItem(key)
          return undefined
        }
        return value
      }
    }

    window.btf = {
      saveToLocal,
      getScript: (url, attr = {}) => new Promise((resolve, reject) => {
        const script = document.createElement('script')
        script.src = url
        script.async = true
        Object.entries(attr).forEach(([key, val]) => script.setAttribute(key, val))
        script.onload = script.onreadystatechange = () => {
          if (!script.readyState || /loaded|complete/.test(script.readyState)) resolve()
        }
        script.onerror = reject
        document.head.appendChild(script)
      }),
      getCSS: (url, id) => new Promise((resolve, reject) => {
        const link = document.createElement('link')
        link.rel = 'stylesheet'
        link.href = url
        if (id) link.id = id
        link.onload = link.onreadystatechange = () => {
          if (!link.readyState || /loaded|complete/.test(link.readyState)) resolve()
        }
        link.onerror = reject
        document.head.appendChild(link)
      }),
      addGlobalFn: (key, fn, name = false, parent = window) => {
        if (!false && key.startsWith('pjax')) return
        const globalFn = parent.globalFn || {}
        globalFn[key] = globalFn[key] || {}
        globalFn[key][name || Object.keys(globalFn[key]).length] = fn
        parent.globalFn = globalFn
      }
    }
  
      
      const activateDarkMode = () => {
        document.documentElement.setAttribute('data-theme', 'dark')
        if (document.querySelector('meta[name="theme-color"]') !== null) {
          document.querySelector('meta[name="theme-color"]').setAttribute('content', '#0d0d0d')
        }
      }
      const activateLightMode = () => {
        document.documentElement.setAttribute('data-theme', 'light')
        if (document.querySelector('meta[name="theme-color"]') !== null) {
          document.querySelector('meta[name="theme-color"]').setAttribute('content', '#ffffff')
        }
      }

      btf.activateDarkMode = activateDarkMode
      btf.activateLightMode = activateLightMode

      const theme = saveToLocal.get('theme')
    
          theme === 'dark' ? activateDarkMode() : theme === 'light' ? activateLightMode() : null
        
      
      const asideStatus = saveToLocal.get('aside-status')
      if (asideStatus !== undefined) {
        document.documentElement.classList.toggle('hide-aside', asideStatus === 'hide')
      }
    
      
    const detectApple = () => {
      if (/iPad|iPhone|iPod|Macintosh/.test(navigator.userAgent)) {
        document.documentElement.classList.add('apple')
      }
    }
    detectApple()
  
    })()
  </script><script>const GLOBAL_CONFIG = {
  root: '/',
  algolia: undefined,
  localSearch: undefined,
  translate: undefined,
  highlight: {"plugin":"highlight.js","highlightCopy":true,"highlightLang":true,"highlightHeightLimit":false,"highlightFullpage":false,"highlightMacStyle":false},
  copy: {
    success: '复制成功',
    error: '复制失败',
    noSupport: '浏览器不支持'
  },
  relativeDate: {
    homepage: false,
    post: false
  },
  runtime: '',
  dateSuffix: {
    just: '刚刚',
    min: '分钟前',
    hour: '小时前',
    day: '天前',
    month: '个月前'
  },
  copyright: undefined,
  lightbox: 'null',
  Snackbar: undefined,
  infinitegrid: {
    js: 'https://cdn.jsdelivr.net/npm/@egjs/infinitegrid@4.12.0/dist/infinitegrid.min.js',
    buttonText: '加载更多'
  },
  isPhotoFigcaption: false,
  islazyloadPlugin: false,
  isAnchor: false,
  percent: {
    toc: true,
    rightside: false,
  },
  autoDarkmode: false
}</script><script id="config-diff">var GLOBAL_CONFIG_SITE = {
  title: '【IC设计】Xilinx不同系列的Zynq板卡介绍(Zynq-7000，UltraScale MPSoC_RFSoC，ACAP）',
  isHighlightShrink: false,
  isToc: true,
  pageType: 'post'
}</script><meta name="generator" content="Hexo 6.3.0"></head><body><div class="bg-animation" id="web_bg" style="background-image: url(https://oss.012700.xyz/butterfly/2024/10/index.jpg);"></div><div id="sidebar"><div id="menu-mask"></div><div id="sidebar-menus"><div class="avatar-img text-center"><img src="/img/butterfly-icon.png" onerror="this.onerror=null;this.src='/img/friend_404.gif'" alt="avatar"/></div><div class="site-data text-center"><a href="/archives/"><div class="headline">文章</div><div class="length-num">130</div></a><a href="/tags/"><div class="headline">标签</div><div class="length-num">74</div></a><a href="/categories/"><div class="headline">分类</div><div class="length-num">11</div></a></div><div class="menus_items"><div class="menus_item"><a class="site-page" href="/"><span> 首页</span></a></div><div class="menus_item"><a class="site-page" href="/archives/"><span> 时间轴</span></a></div><div class="menus_item"><a class="site-page" href="/tags/"><span> 标签</span></a></div></div></div></div><div class="post" id="body-wrap"><header class="post-bg" id="page-header" style="background-image: url(https://oss.012700.xyz/butterfly/2024/10/index.jpg);"><nav id="nav"><span id="blog-info"><a class="nav-site-title" href="/"><span class="site-name">潘业成的博客</span></a><a class="nav-page-title" href="/"><span class="site-name">【IC设计】Xilinx不同系列的Zynq板卡介绍(Zynq-7000，UltraScale MPSoC_RFSoC，ACAP）</span><span class="site-name"><i class="fa-solid fa-circle-arrow-left"></i><span>  返回首页</span></span></a></span><div id="menus"><div class="menus_items"><div class="menus_item"><a class="site-page" href="/"><span> 首页</span></a></div><div class="menus_item"><a class="site-page" href="/archives/"><span> 时间轴</span></a></div><div class="menus_item"><a class="site-page" href="/tags/"><span> 标签</span></a></div></div><div id="toggle-menu"><span class="site-page"><i class="fas fa-bars fa-fw"></i></span></div></div></nav><div id="post-info"><h1 class="post-title">【IC设计】Xilinx不同系列的Zynq板卡介绍(Zynq-7000，UltraScale MPSoC_RFSoC，ACAP）</h1><div id="post-meta"><div class="meta-firstline"><span class="post-meta-date"><i class="far fa-calendar-alt fa-fw post-meta-icon"></i><span class="post-meta-label">发表于</span><time class="post-meta-date-created" datetime="2024-05-06T11:39:54.000Z" title="发表于 2024-05-06 11:39:54">2024-05-06</time><span class="post-meta-separator">|</span><i class="fas fa-history fa-fw post-meta-icon"></i><span class="post-meta-label">更新于</span><time class="post-meta-date-updated" datetime="2026-01-18T08:18:03.172Z" title="更新于 2026-01-18 08:18:03">2026-01-18</time></span><span class="post-meta-categories"><span class="post-meta-separator">|</span><i class="fas fa-inbox fa-fw post-meta-icon"></i><a class="post-meta-categories" href="/categories/%E6%95%B0%E5%AD%97IC%E8%AE%BE%E8%AE%A1/">数字IC设计</a></span></div><div class="meta-secondline"><span class="post-meta-separator">|</span><span class="post-meta-pv-cv" id="" data-flag-title=""><i class="far fa-eye fa-fw post-meta-icon"></i><span class="post-meta-label">浏览量:</span><span id="busuanzi_value_page_pv"><i class="fa-solid fa-spinner fa-spin"></i></span></span></div></div></div></header><main class="layout" id="content-inner"><div id="post"><article class="container post-content" id="article-container"><h1 id="Xilinx-Zynq-SoC-系列"><a href="#Xilinx-Zynq-SoC-系列" class="headerlink" title="Xilinx Zynq SoC 系列"></a>Xilinx Zynq SoC 系列</h1><p>针对不同的应用领域，Xilinx 公司设计开发了各种逻辑资源规模和集成各种外设功能的 Zynq SOC 器件，包括专为成本优化的 Zynq-7000 平台，面向高性能实时计算应用领域的 Zynq UltraScale+ MPSoC，面向射频通信的 Zynq UltraScale+ RFSoC，以及具备高度可扩展特性的自适应加速平台 ACAP。</p>
<h2 id="专为成本优化的-Zynq-7000-平台"><a href="#专为成本优化的-Zynq-7000-平台" class="headerlink" title="专为成本优化的 Zynq-7000 平台"></a>专为成本优化的 Zynq-7000 平台</h2><p><img src="/f04bddf1148cdba61cf557a05ba9d984.png" alt="在这里插入图片描述"><br>Zynq-7000 SoC 属于成本优化的可扩展 SoC 平台，该系列器件集成了单核或双核的 Arm Cortex-A9，28nm 7 系列可编程逻辑，以及速率高达 12.5G 的收发器。<br>Zynq-7000 SoC 非常适合以下应用领域：<br>ADAS<br>医疗内窥镜<br>小型蜂窝基带<br>专业相机<br>机器视觉<br>电信级以太网回传<br>多功能打印机</p>
<h2 id="面向高性能实时计算应用领域的-Zynq-UltraScale-MPSoC"><a href="#面向高性能实时计算应用领域的-Zynq-UltraScale-MPSoC" class="headerlink" title="面向高性能实时计算应用领域的 Zynq UltraScale+ MPSoC"></a>面向高性能实时计算应用领域的 Zynq UltraScale+ MPSoC</h2><p>Zynq UltraScale+ MPSoC 器件不仅提供 64 位可扩展性处理器，同时还将实时控制与软硬件引擎相结合，支持图形、视频、波形与数据包处理。置于包含通用实时处理器和可编程逻辑的平台上，三个不同变体包括双核应用处理器(CG) 器件、四核应用处理器和 GPU (EG) 器件、以及视频编解码器 (EV) 器件，为 5G 无线、下一代 ADAS 和工业物联网创造了无限可能性。<br>基于上述特性，Zynq- UltraScale+ MPSoC 非常适合以下应用领域：<br>下一代 ADAS<br>5G 无线通信<br>工业物联网<br>人工智能<br>机器视觉</p>
<h2 id="面向射频通信的-Zynq-UltraScale-RFSoC"><a href="#面向射频通信的-Zynq-UltraScale-RFSoC" class="headerlink" title="面向射频通信的 Zynq UltraScale+ RFSoC"></a>面向射频通信的 Zynq UltraScale+ RFSoC</h2><p>Zynq® UltraScale+™ RFSoC 是在 Zynq® UltraScale+™ MPSoC 基础上，通过集成一个全面的 RF 模数信号链，实现了对射频信号的高性能收发。<img src="/d11949c4f3446fd95d5a802a5c4031ac.png" alt="在这里插入图片描述"><br>Zynq® UltraScale+™ RFSoC 在 SoC 架构中集成数千兆采样 RF 数据转换器和软判决前向纠错 (SD-FEC)。 配 有 ARM® Cortex®-A53 处 理 子 系 统 和UltraScale + 可编程逻辑，该系列是业界唯一单芯片自适应射频平台。<br>Zynq UltraScale+ RFSoC 系列可为模拟、数字和嵌入式设计提供适当的平台，从而可简化信号链上的校准和同步。多代产品系列包含广泛的器件类型，具有不同的直接 RF 性能，可满足各种频谱需求和使用案例。<br>目前，Zynq UltraScale+ RFSoC 已经推出了 3 代产品，每代产品都实现了更加优异的射频性能。</p>
<h3 id="Zynq-UltraScale-RFSoC-GEN1"><a href="#Zynq-UltraScale-RFSoC-GEN1" class="headerlink" title="Zynq UltraScale+ RFSoC GEN1"></a>Zynq UltraScale+ RFSoC GEN1</h3><p>硬件可编程 SoC 上 RF 数据转换器的突破性集成<br>8x 或 16x 6.554GSPS DAC<br>8x 4.096GSPS 或 16x 2.058SPS ADC</p>
<h3 id="Zynq-UltraScale-RFSoC-GEN2"><a href="#Zynq-UltraScale-RFSoC-GEN2" class="headerlink" title="Zynq UltraScale+ RFSoC GEN2"></a>Zynq UltraScale+ RFSoC GEN2</h3><p>及时支持最新的 5G 频段，实现区域部署<br>16x 6.554GSPS DAC<br>16x 2.220GSPS ADC</p>
<h3 id="Zynq-UltraScale-RFSoC-GEN3"><a href="#Zynq-UltraScale-RFSoC-GEN3" class="headerlink" title="Zynq UltraScale+ RFSoC GEN3"></a>Zynq UltraScale+ RFSoC GEN3</h3><p>全面支持 6GHz 以下频段，含扩展的毫米波接口<br>8x &#x2F; 16x 9.85GSPS DAC<br>8x 5.0GSPS 或 16x 2.5GSPS ADC</p>
<h3 id="Zynq-UltraScale-RFSoC-应用"><a href="#Zynq-UltraScale-RFSoC-应用" class="headerlink" title="Zynq UltraScale+ RFSoC 应用"></a>Zynq UltraScale+ RFSoC 应用</h3><p>测试和测量<br>   设计人员可通过在 Zynq UltraScale+ RFSoC 中使用直接 RF 采样、高灵活、可重构逻辑及软件可编程性，为信号生成和信号分析构建高速度的多功能仪器。<br>卫星通信<br>  利用高度集成的 RF-DAC&#x2F;ADC 和可编程逻辑，设计人员可使用基于 ARM 的处理系统为地面站构建复杂的高带宽连接调制解调器。<br>LiDAR<br>   Zynq UltraScale+ RFSoC 集成数据转换器，再加上自适应硬件的灵活性和并行性，可为从ADAS 到高级 3D 成像应用的新兴 LiDAR 技术<br>提供独特的解决方案。</p>
<h2 id="具备高度可扩展特性的自适应加速平台-ACAP"><a href="#具备高度可扩展特性的自适应加速平台-ACAP" class="headerlink" title="具备高度可扩展特性的自适应加速平台 ACAP"></a>具备高度可扩展特性的自适应加速平台 ACAP</h2><p>ACAP 是一种自适应计算加速平台，其高度集成的多核计算平台，可适应不断变化的算法，实现异构加速。可在硬件和软件级别进行动态自定义，以适应各种应用和工作负载。ACAP 围绕可编程 NoC 进行设计，软件开发者和硬件程序员可轻松地对其进行编程。<br>Versal ACAP 为云、网络和边缘应用提供无与伦比的应用和系统级价值。颠覆性的 7nm 架构将异构计算引擎与广泛的硬化内存和接口技术相结合，与同类10nm FPGA 相比，具有卓越的性能功耗比。</p>
<h1 id="Zynq-SOC-应用前景"><a href="#Zynq-SOC-应用前景" class="headerlink" title="Zynq-SOC 应用前景"></a>Zynq-SOC 应用前景</h1><p>基于 Zynq-SoC 器件强大的硬件特性和便捷的软件功能，用户可获得更智能&amp; 优化 &amp; 最安全的解决方案。<br>通过运行各种成熟的操作系统（Linux、RTOS），这些成熟的 OS 所提供的中间件、协议栈、加速器和 IP 生态环境等，能为用户提供最简洁高效的应用开发环境。<br>其中，<strong>Zynq-7000 系列</strong>主要面向传统嵌入式和 FPGA 交叉应用领域，实现复杂 FPGA+ARM 结构的板级简化，让系统设计更加灵活简洁**。Zynq UltraScale+ MPSoC**则主要面向高速数据传输和处理的场景，在拥有强大的 PCIE 数据传输能力的同时，还能实现高性能的数据计算，让传统的数据采集和处理应用不再依赖于 PC+FPGA 加速卡的分体式结构。<strong>Zynq UltraScale+ RFSoC</strong> 则通过自身优异的射频性能，实现了无线通信、信号分析的最优解决方案。</p>
</article><div class="post-copyright"><div class="post-copyright__author"><span class="post-copyright-meta"><i class="fas fa-circle-user fa-fw"></i>文章作者: </span><span class="post-copyright-info"><a href="https://www.whyc.fun">TDppy</a></span></div><div class="post-copyright__type"><span class="post-copyright-meta"><i class="fas fa-square-arrow-up-right fa-fw"></i>文章链接: </span><span class="post-copyright-info"><a href="https://www.whyc.fun/2024/Q2/ic-design-xilinx-different-series-zynq-board-introduction-zynq-7000-ultrascale-mpsoc-rfsoc-acap/">https://www.whyc.fun/2024/Q2/ic-design-xilinx-different-series-zynq-board-introduction-zynq-7000-ultrascale-mpsoc-rfsoc-acap/</a></span></div><div class="post-copyright__notice"><span class="post-copyright-meta"><i class="fas fa-circle-exclamation fa-fw"></i>版权声明: </span><span class="post-copyright-info">本博客所有文章除特别声明外，均采用 <a href="https://creativecommons.org/licenses/by-nc-sa/4.0/" target="_blank">CC BY-NC-SA 4.0</a> 许可协议。转载请注明来源 <a href="https://www.whyc.fun" target="_blank">潘业成的博客</a>！</span></div></div><div class="tag_share"><div class="post-meta__tag-list"><a class="post-meta__tags" href="/tags/FPGA/">FPGA</a></div><div class="post-share"><div class="social-share" data-image="/img/butterfly-icon.png" data-sites="facebook,x,wechat,weibo,qq"></div><link rel="stylesheet" href="https://cdn.jsdelivr.net/npm/butterfly-extsrc@1.1.6/sharejs/dist/css/share.min.css" media="print" onload="this.media='all'"><script src="https://cdn.jsdelivr.net/npm/butterfly-extsrc@1.1.6/sharejs/dist/js/social-share.min.js" defer></script></div></div><nav class="pagination-post" id="pagination"><a class="pagination-related" href="/2024/Q2/ic-design-50-duty-cycle-odd-even-frequency-division-verilog/" title="【IC设计】任意倍数占空比为50%的奇数分频和偶数分频（Verilog源码、仿真波形、讲解）"><div class="cover" style="background: var(--default-bg-color)"></div><div class="info"><div class="info-1"><div class="info-item-1">上一篇</div><div class="info-item-2">【IC设计】任意倍数占空比为50%的奇数分频和偶数分频（Verilog源码、仿真波形、讲解）</div></div><div class="info-2"><div class="info-item-1">任意倍数占空比为50%的偶数分频以四分频为例，分频后的一个周期是分频前的四个周期，并且分频后的一个周期中，一半是高电平，一半是低电平，这就是占空比为50%的四分频。要实现该功能，使用一个计数器在0~3之间计数，clk_out在0和2时翻转即可。 12345678910111213141516171819202122232425262728293031323334353637383940module even_divider#( parameter DIVIDE_FACTOR = 4 )(    input clk_in   ,    input rst_n    ,    output reg clk_out);    parameter CNT_WIDTH = $clog2(DIVIDE_FACTOR) ;    reg [CNT_WIDTH : 0] cnt                     ;        // 1.计数器    always@(posedge clk_in or negedge rst_n) begin        if( ~rst_n ) be...</div></div></div></a><a class="pagination-related" href="/2024/Q2/ic-design-brief-introduction-to-latch-principles-and-verilog-practice/" title="【IC设计】简要介绍锁存器原理与Verilog实践"><div class="cover" style="background: var(--default-bg-color)"></div><div class="info text-right"><div class="info-1"><div class="info-item-1">下一篇</div><div class="info-item-2">【IC设计】简要介绍锁存器原理与Verilog实践</div></div><div class="info-2"><div class="info-item-1">锁存器原理   当控制信号 C&#x3D;0 时，Q维持不变根据与非门的逻辑定律，无论 D 输入什么信号，RD 和 SD 信号同时为 1。根据由与非门组成的 RS 锁存器的逻辑定律，RD 和 SD 都同时 等于 1 的话，锁存器的输出端 Q 将维持原状态不变。 当控制信号 C&#x3D;1 时，Q由D来决定 如果此时 D&#x3D;0，SD 就等于1，RD 就等于 0，根据 RS 锁存器的逻辑规律，电路的结果就为 0 状态； 如果 D &#x3D;1，那么 RD 就等于 1，SD 也就等于 0，锁存器的结果就为 1 状态。也就是说，此时锁存器的状态是由激励输入端 D 来确定的，并且 D 等于什么，锁存器的状态就是什么，这就是我们前面所说的，将单路数据 D 存入到锁存器之中。     在绝大多数设计中我们要避免产生锁存器。它会让您设计的时序出问题，并且它的隐蔽性很强，新人很难查出问题。锁存器最大的危害在于不能过滤毛刺和影响工具进行时序分析。这对于下一级电路是极其危险的。所以，只要能用触发器的地方，就不用锁存器。 if语句if语句不带else123456789101112131415...</div></div></div></a></nav><div class="relatedPosts"><div class="headline"><i class="fas fa-thumbs-up fa-fw"></i><span>相关推荐</span></div><div class="relatedPosts-list"><a class="pagination-related" href="/2024/Q2/ic-design-digital-ic-fpga-autumn-recruitment-hand-tear-code-summary/" title="【IC设计】数字IC_FPGA秋招手撕代码总结"><div class="cover" style="background: var(--default-bg-color)"></div><div class="info text-center"><div class="info-1"><div class="info-item-1"><i class="far fa-calendar-alt fa-fw"></i> 2024-05-19</div><div class="info-item-2">【IC设计】数字IC_FPGA秋招手撕代码总结</div></div><div class="info-2"><div class="info-item-1"> 总结下秋招需要学习的手撕代码题，还有很多不足之处陆续补充！  FIFO【IC设计】同步FIFO设计（Verilog源码、参数化设计、面试必备） 分频【IC设计】任意倍数占空比为50%的奇数分频和偶数分频（Verilog源码、仿真波形、讲解） 边沿检测【IC设计】边沿检测电路（上升沿、下降沿、双沿，附带源代码和仿真波形） 锁存器【IC设计】简要介绍锁存器原理与Verilog实践 状态机【IC设计】牛客网-序列检测习题总结 </div></div></div></a><a class="pagination-related" href="/2022/Q3/pre-master-one-study-crazy-work-15-hours-organized-verilog-language-entry-knowledge/" title="【准研一学习】狂肝15小时整理的Verilog语言入门知识"><div class="cover" style="background: var(--default-bg-color)"></div><div class="info text-center"><div class="info-1"><div class="info-item-1"><i class="far fa-calendar-alt fa-fw"></i> 2022-08-19</div><div class="info-item-2">【准研一学习】狂肝15小时整理的Verilog语言入门知识</div></div><div class="info-2"><div class="info-item-1">闲言稍叙Verilog和VHDL就是目前使用最多的两个硬件描述语言(HDL)，如果阅读本文的你也是Verilog新手，这部分闲言或许对你有所启发。 作者本科是计算机科学与技术专业，现在是准研一，方向和硬件相关。由于学艺不精，只会点C、Java，电路、信号、单片机等硬件课程都只懂皮毛。由于课题组研究需要，学习了Verilog语言并总结为本文。 C语言是软件描述语言，编码的核心目的在于经过编译、链接后能够产生机器能够识别的指令序列，进而完成代码功能。而Verilog是硬件描述语言，编码的核心目的在于描述门与门之间的连接，通过综合、实现所写的代码，产生可以转化为芯片的图纸，交由厂商通过光刻来生产所设计的电路，最终经过封装、测试，即通常所称的芯片。 要学习Verilog首先需要一个编程平台，有Vivado、Modelsim等，其中Vivado是用的最多的，但是运行比较慢，Modelsim运行的快，但是界面丑，这个看个人喜好安装就好。 有编程平台后，通过在网站上刷题和看书，逐渐就可以上手了。那么下面列举出我学习Verilog所使用过的网站、书籍： 网站：1.HDLBits网站地址该网站是全...</div></div></div></a><a class="pagination-related" href="/2023/Q3/ic-design-zc706-board-lighting-entry-verilog-code-xdc-constraint-experiment-screenshot/" title="【IC设计】ZC706板卡点灯入门（含Verilog代码，xdc约束，实验截图）"><div class="cover" style="background: var(--default-bg-color)"></div><div class="info text-center"><div class="info-1"><div class="info-item-1"><i class="far fa-calendar-alt fa-fw"></i> 2023-09-19</div><div class="info-item-2">【IC设计】ZC706板卡点灯入门（含Verilog代码，xdc约束，实验截图）</div></div><div class="info-2"><div class="info-item-1"> 这篇博客将针对AMD Zynq 7000 SoC ZC706 Evaluation Kit板卡(对应Vivado创建工程时FPGA型号：XC7Z045ffg900-2)实现基本的点灯程序。  假定已知的前置知识本文对以下内容不再介绍，  使用Vivado进行综合、实现、生成比特流并烧录FPGA FPGA的概念、Verilog的基础语法   需求：板卡时钟为200MHz，让板子上的一个LED灯保持0.5秒亮，0.5秒灭。 注意点：①板卡使用JTAG接口烧录时，必须将SW4拨为01，如图所示：  ②ZC706的时钟都是差分时钟，必须使用Verilog原语将其转换为单端时钟才可以直接使用：  IBUFGDS IBUFGDS_inst(     .O(single_clock),    //Clock buffer Output     .I(clk_p),  //Diff_p clock buffer input (connect directly to top-level port)     .IB(clk_n)  //Diff_n clock buffer input(conne...</div></div></div></a><a class="pagination-related" href="/2024/Q1/ic-design-vivado-single-port-ram-usage-and-timing-analysis/" title="【IC设计】Vivado单口RAM的使用和时序分析"><div class="cover" style="background: var(--default-bg-color)"></div><div class="info text-center"><div class="info-1"><div class="info-item-1"><i class="far fa-calendar-alt fa-fw"></i> 2024-01-25</div><div class="info-item-2">【IC设计】Vivado单口RAM的使用和时序分析</div></div><div class="info-2"><div class="info-item-1">创建单口RAM IPIP Catalog中选择单口RAM IP  Basic Port A Options Other Options  仿真找到IP例化原语IP Sources-Instantiation Template-veo文件中找到IP例化原语  编写Testbench创建single_port_ram_test.v，代码如下： 12345678910111213141516171819202122232425262728293031323334353637383940414243444546474849505152535455565758596061626364656667686970717273747576777879808182838485868788899091929394959697`timescale 1ns / 1ps//功能：测试单口ram//ena means port a clock enable://enables read,write and reset operations through port A.Optional in all conf...</div></div></div></a></div></div></div><div class="aside-content" id="aside-content"><div class="card-widget card-info text-center"><div class="avatar-img"><img src="/img/butterfly-icon.png" onerror="this.onerror=null;this.src='/img/friend_404.gif'" alt="avatar"/></div><div class="author-info-name">TDppy</div><div class="author-info-description"></div><div class="site-data"><a href="/archives/"><div class="headline">文章</div><div class="length-num">130</div></a><a href="/tags/"><div class="headline">标签</div><div class="length-num">74</div></a><a href="/categories/"><div class="headline">分类</div><div class="length-num">11</div></a></div><a id="card-info-btn" target="_blank" rel="noopener" href="https://github.com/TDppy"><i class="fab fa-github"></i><span>Follow Me</span></a><div class="card-info-social-icons"><a class="social-icon" href="https://github.com/TDppy" target="_blank" title="Github"><i class="fab fa-github" style="color: #24292e;"></i></a><a class="social-icon" href="mailto:2287015934@qq.com" target="_blank" title="Email"><i class="fas fa-envelope" style="color: #4a7dbe;"></i></a></div></div><div class="card-widget card-announcement"><div class="item-headline"><i class="fas fa-bullhorn fa-shake"></i><span>公告</span></div><div class="announcement_content">如何呢，又能怎。</div></div><div class="sticky_layout"><div class="card-widget" id="card-toc"><div class="item-headline"><i class="fas fa-stream"></i><span>目录</span><span class="toc-percentage"></span></div><div class="toc-content"><ol class="toc"><li class="toc-item toc-level-1"><a class="toc-link" href="#Xilinx-Zynq-SoC-%E7%B3%BB%E5%88%97"><span class="toc-number">1.</span> <span class="toc-text">Xilinx Zynq SoC 系列</span></a><ol class="toc-child"><li class="toc-item toc-level-2"><a class="toc-link" href="#%E4%B8%93%E4%B8%BA%E6%88%90%E6%9C%AC%E4%BC%98%E5%8C%96%E7%9A%84-Zynq-7000-%E5%B9%B3%E5%8F%B0"><span class="toc-number">1.1.</span> <span class="toc-text">专为成本优化的 Zynq-7000 平台</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#%E9%9D%A2%E5%90%91%E9%AB%98%E6%80%A7%E8%83%BD%E5%AE%9E%E6%97%B6%E8%AE%A1%E7%AE%97%E5%BA%94%E7%94%A8%E9%A2%86%E5%9F%9F%E7%9A%84-Zynq-UltraScale-MPSoC"><span class="toc-number">1.2.</span> <span class="toc-text">面向高性能实时计算应用领域的 Zynq UltraScale+ MPSoC</span></a></li><li class="toc-item toc-level-2"><a class="toc-link" href="#%E9%9D%A2%E5%90%91%E5%B0%84%E9%A2%91%E9%80%9A%E4%BF%A1%E7%9A%84-Zynq-UltraScale-RFSoC"><span class="toc-number">1.3.</span> <span class="toc-text">面向射频通信的 Zynq UltraScale+ RFSoC</span></a><ol class="toc-child"><li class="toc-item toc-level-3"><a class="toc-link" href="#Zynq-UltraScale-RFSoC-GEN1"><span class="toc-number">1.3.1.</span> <span class="toc-text">Zynq UltraScale+ RFSoC GEN1</span></a></li><li class="toc-item toc-level-3"><a class="toc-link" href="#Zynq-UltraScale-RFSoC-GEN2"><span class="toc-number">1.3.2.</span> <span class="toc-text">Zynq UltraScale+ RFSoC GEN2</span></a></li><li class="toc-item toc-level-3"><a class="toc-link" href="#Zynq-UltraScale-RFSoC-GEN3"><span class="toc-number">1.3.3.</span> <span class="toc-text">Zynq UltraScale+ RFSoC GEN3</span></a></li><li class="toc-item toc-level-3"><a class="toc-link" href="#Zynq-UltraScale-RFSoC-%E5%BA%94%E7%94%A8"><span class="toc-number">1.3.4.</span> <span class="toc-text">Zynq UltraScale+ RFSoC 应用</span></a></li></ol></li><li class="toc-item toc-level-2"><a class="toc-link" href="#%E5%85%B7%E5%A4%87%E9%AB%98%E5%BA%A6%E5%8F%AF%E6%89%A9%E5%B1%95%E7%89%B9%E6%80%A7%E7%9A%84%E8%87%AA%E9%80%82%E5%BA%94%E5%8A%A0%E9%80%9F%E5%B9%B3%E5%8F%B0-ACAP"><span class="toc-number">1.4.</span> <span class="toc-text">具备高度可扩展特性的自适应加速平台 ACAP</span></a></li></ol></li><li class="toc-item toc-level-1"><a class="toc-link" href="#Zynq-SOC-%E5%BA%94%E7%94%A8%E5%89%8D%E6%99%AF"><span class="toc-number">2.</span> <span class="toc-text">Zynq-SOC 应用前景</span></a></li></ol></div></div><div class="card-widget card-recent-post"><div class="item-headline"><i class="fas fa-history"></i><span>最新文章</span></div><div class="aside-list"><div class="aside-list-item no-cover"><div class="content"><a class="title" href="/2026/Q1/operating-system-riscv-plic/" title="【操作系统】RISC-V PLIC总结">【操作系统】RISC-V PLIC总结</a><time datetime="2026-01-18T15:25:18.000Z" title="发表于 2026-01-18 15:25:18">2026-01-18</time></div></div><div class="aside-list-item no-cover"><div class="content"><a class="title" href="/2026/Q1/hello-world/" title="欢迎来到潘业成的博客">欢迎来到潘业成的博客</a><time datetime="2026-01-12T00:00:00.000Z" title="发表于 2026-01-12 00:00:00">2026-01-12</time></div></div><div class="aside-list-item no-cover"><div class="content"><a class="title" href="/2026/Q1/operating-system-what-happens-after-pressing-enter-in-xv6-operating-system/" title="【操作系统】xv6操作系统中按下键盘回车后发生的事情">【操作系统】xv6操作系统中按下键盘回车后发生的事情</a><time datetime="2026-01-10T11:58:18.000Z" title="发表于 2026-01-10 11:58:18">2026-01-10</time></div></div><div class="aside-list-item no-cover"><div class="content"><a class="title" href="/2026/Q1/operating-system-hand-write-xv6-operating-system-types-h-param-h-memlayout-h-riscv-h-defs-h-header-file-analysis/" title="【操作系统】手撸xv6操作系统——types.h_param.h_memlayout.h_riscv.h_defs.h头文件解析">【操作系统】手撸xv6操作系统——types.h_param.h_memlayout.h_riscv.h_defs.h头文件解析</a><time datetime="2026-01-06T23:02:58.000Z" title="发表于 2026-01-06 23:02:58">2026-01-06</time></div></div><div class="aside-list-item no-cover"><div class="content"><a class="title" href="/2025/Q4/operating-system-hand-write-xv6-operating-system-entry-s-and-start-c-analysis/" title="【操作系统】手撸xv6操作系统——entry.S和start.c解析">【操作系统】手撸xv6操作系统——entry.S和start.c解析</a><time datetime="2025-12-30T15:57:42.000Z" title="发表于 2025-12-30 15:57:42">2025-12-30</time></div></div></div></div></div></div></main><footer id="footer"><div class="footer-other"><div class="footer-copyright"><span class="copyright">&copy;&nbsp;2025 - 2026 By TDppy</span><span class="framework-info"><span>框架 </span><a target="_blank" rel="noopener" href="https://hexo.io">Hexo 6.3.0</a><span class="footer-separator">|</span><span>主题 </span><a target="_blank" rel="noopener" href="https://github.com/jerryc127/hexo-theme-butterfly">Butterfly 5.5.4-b1</a></span></div></div></footer></div><div id="rightside"><div id="rightside-config-hide"><button id="readmode" type="button" title="阅读模式"><i class="fas fa-book-open"></i></button><button id="darkmode" type="button" title="日间和夜间模式切换"><i class="fas fa-adjust"></i></button><button id="hide-aside-btn" type="button" title="单栏和双栏切换"><i class="fas fa-arrows-alt-h"></i></button></div><div id="rightside-config-show"><button id="rightside-config" type="button" title="设置"><i class="fas fa-cog fa-spin"></i></button><button class="close" id="mobile-toc-button" type="button" title="目录"><i class="fas fa-list-ul"></i></button><button id="go-up" type="button" title="回到顶部"><span class="scroll-percent"></span><i class="fas fa-arrow-up"></i></button></div></div><div><script src="/js/utils.js?v=5.5.4-b1"></script><script src="/js/main.js?v=5.5.4-b1"></script><div class="js-pjax"></div><script defer="defer" id="ribbon" src="https://cdn.jsdelivr.net/npm/butterfly-extsrc@1.1.6/dist/canvas-ribbon.min.js" size="150" alpha="0.6" zIndex="-1" mobile="false" data-click="false"></script><script async data-pjax src="//busuanzi.ibruce.info/busuanzi/2.3/busuanzi.pure.mini.js"></script></div></body></html>