
#Circuit Summary:
#---------------
#number of inputs = 32
#number of outputs = 32
#number of gates = 4800
#number of wires = 4832
#atpg: cputime for reading in circuit ../sample_circuits/c6288.ckt: 0.0s 0.0s
#atpg: cputime for levelling circuit ../sample_circuits/c6288.ckt: 0.1s 0.1s
#atpg: cputime for rearranging gate inputs ../sample_circuits/c6288.ckt: 0.0s 0.1s
#atpg: cputime for creating dummy nodes ../sample_circuits/c6288.ckt: 0.0s 0.1s
#atpg: cputime for generating fault list ../sample_circuits/c6288.ckt: 0.0s 0.1s
T'00011101111101110001110100101110 0'
T'10011111100011110101010100100110 1'
T'11100001100110011000001111110001 0'
T'10010010010011111100010001000001 1'
T'11000111101000110111100110001111 0'
T'11001100001010010100010101100001 1'
T'11101111011010110011110001011001 1'
T'11110001000001010001001010101001 1'
T'11111101001110010000100101001010 1'
T'11111111011101010000011011011001 0'
T'11111111111010110000010101000001 1'
T'11111111110110110000001010010111 1'
T'11111111111100010000000110000110 1'
T'11111111110101010000000010011111 1'
T'11111111111100110000000001010101 1'
T'11111111111001010000000000110111 1'
T'11111111111101010000000000010110 1'
T'11111111111110110000000000001110 1'
T'11111111111111010000000000000101 1'
T'11111111111111110000000000000010 1'
T'10110100100111110001011111110110 1'
T'01101001110001111110010001111001 1'
T'11111111111111110011111111111110 1'
T'01111111101000110001101100011101 1'
T'11111111111111110000111111111111 1'
T'01111111111001110000000011110100 1'
T'11111111111111110000000000001110 1'
T'01111111111111101111111111111111 1'
T'10110100011110111110011011010100 1'
T'11100010111111011111011110100110 1'
T'11111010100000111111010100010010 1'
T'10111111011010110000111111101110 1'
T'11111111111111110000001111111111 1'
T'11111111111111110000000000011110 1'
T'11111111111111101111111111111110 1'
T'11011101101010011111110010110111 1'
T'11011111111111110000001111001101 1'
T'11111111101010110111111111101001 1'
T'11101111111101110000001111111010 1'
T'10101111111111101111111111111110 0'
T'11111110100001111110111111110111 1'
T'11111111111111010111101111111110 1'
T'11111111111111110000000011111111 1'
T'01111111111111101111111111111111 0'
T'11111011111101010000111111110111 1'
T'01001011111111101111111111111110 0'
T'10111111111111101111111111111110 0'
T'11111111111100011111111110010001 1'
T'11111111111011111111111110110010 1'
T'11111111111111110111111111111111 1'
T'11110010111111101111111111111110 0'
T'11111111011100011111111111111111 1'
T'11111111111111110001111111111110 1'
T'00111111111111101101111111110100 0'
T'01011111011111111101111111111110 1'
T'11111111110111011111111111111101 1'
T'11111111111101111111111111111110 1'
T'11110111111011111111111111111110 1'
T'11111111111101011111111111111001 1'
T'11111111111111011111111111111000 1'
T'11111111111111111111111111111010 1'
T'11101111111110011111111111111100 1'
T'11111111101111111110011111111110 1'
T'11110100000101111100110100000000 1'
T'11111111010110011110110011001110 1'
T'11111000000001111111010011001000 1'
T'11111111100101111111101100101101 1'
T'11111110111011111111110011111010 1'
T'11111111011110111111111111100011 1'
T'11111111110101111111111101100001 1'
T'11111111111111011111111111101100 1'
T'11111111111000111111111111100000 1'
T'11111111111111111111111111101001 1'
T'11111111111110011111111111111111 1'
T'11111111111111011111111111111111 1'
T'11111111101111101111111111111111 1'
T'11111111110011101111111111111110 1'
T'11110001100111111111011110011110 1'
T'11111111100010111111110110001110 1'
T'11111110010111011111110000100001 1'
T'11111111111001011111111001010100 1'
T'11111111100000011111111100000001 1'
T'11011100111111111111111111111111 1'
T'11111111111111001101111111111111 1'
T'11111111101011110101111111111111 1'
T'11111111110111110001111111111110 1'
T'00000000011111001111111111111110 1'
T'11111111011001110111111111100100 1'
T'11111010111100010101111111101111 1'
T'11111101111111010000011111111100 1'
T'11111011111111110001111111001111 1'
T'11101111000011010001111101111101 1'
T'10110011101000010111000110001100 1'
T'10111111111111110000000000111000 1'
T'11111111101111111111111111111111 1'
T'11111111001111111111111111111110 1'
T'11110111110111101111111111111110 1'
T'10111111111111001111111111111110 1'
T'01111111111100001111111111111001 1'
T'11111111111111111111111111110110 1'
T'11101011111101001111111111110110 1'
T'11111111111100111111111111111111 1'
T'11111111111110111111111111111010 1'
T'11111111111111111111111111011110 1'
T'11111111111100011111111111101001 1'
T'11111111110001111111111111111110 1'
T'11111111101010011111111110000010 1'
T'11111111000000011111111000000000 1'
T'11111111100010111111111110111010 1'
T'11111100010010011111101110110001 1'
T'11111110101011111111101010110001 1'
T'11100101101000011110101100001100 1'
T'11011001011011111101000111010101 1'
T'10111100111001011110111010111010 1'
T'11111110101111111110011111111110 1'
T'11111111111110001111111111111111 1'
T'10111111101101010111111111111100 1'
T'11111111110110001111111111111010 0'
T'10111101111111101111111111110110 0'
T'11111110111111110111111111111111 1'
T'11111110111110001111111111111000 1'
T'01111111110011000111111111110011 1'
T'11111111111110101111111111111110 1'
T'11101111111100110111111111111101 1'
T'11111111111010011111111110100001 0'
T'11111111010110000111111111111101 1'
T'11111111110000011111111110000001 1'
T'11111111111111100111111110111110 1'
T'11111111110000000111111110111111 1'
T'11111111111010001111111111111001 1'
T'11111111001100111111111101000011 1'
T'01111111001111100111111111100010 1'
T'10101110000000001111111100000001 1'
T'11111111010000011111111000000001 1'
T'11011011001001010111111101110000 1'
T'11011100101011101111111101011111 1'
T'11111001101110101111111010010100 1'
T'11111101011101100111110001101111 1'
T'11111000000000001111110000000000 1'
T'11111100000000011111100000000000 1'
T'11110111011111101111111111111110 1'
T'11011000000000010111000000000001 1'
T'11111100000110101111100010100101 0'
T'10110100010000110110101011001001 1'
T'11111101001100111101100001010110 1'
T'10000000000000011000000000000001 1'
T'10100011010010011000001111001000 1'
T'11100001100001100110110000110010 1'
T'11111111111111111010011111111111 1'
T'11001001110010101010111001110111 0'
T'11110111101111011011011101101000 1'
T'11111111110101101011111111111111 1'
First try detect: 120
Random    detect: 10
All 0 / 1 detect: 9
Bit flip  detect: 13
Total   patterns: 152

#FAULT COVERAGE RESULTS :
#number of test vectors = 152
#total number of gate faults (uncollapsed) = 17376
#total number of detected faults = 16969
#total gate fault coverage = 97.66%
#number of equivalent gate faults (collapsed) = 17312
#number of equivalent detected faults = 16922
#equivalent gate fault coverage = 97.75%

#atpg: cputime for test pattern generation ../sample_circuits/c6288.ckt: 19.5s 19.7s
