# 01.VERILOGSTUDY
## 공부한 내용
### ***Verilog를 이용한 elevator 설계***


### **[이번주 목표]**

**: elevator_control 코드 해석**

**: top code인 elevator코드의 구조 이해**

## 이번주에 공부한 것

### **1.  깨달은 점 & 이 코드의 단점**
**[깨달은 점]**
**1) Dir= 1’b1**
**: 올라가는 방향 direction임을 친구의 설명을 통해서 알게 됨. (밑에 코드를 보고)**
```
  if(dir & floor[1])
 	   reg_btup[1] = 0;	
  else  if (btup[1] == 1'b1)
		reg_btup[1] = 1;
```
=> 이런 코딩을 통해서 나타내는 의미를 알 수 있었다.

**2) 수업시간에 배웠던 이론(논리회로)을 state가 이렇게 쓰인다는 것을 알게됨**
**=> 추후에 state를 알아보기 위해서 그래프(그림)을 그려볼 것임.**

**[단점]**
**1) 엘리베이터 모듈을 연결할 때, 층수의 벡터가 led_door [7:0]를 결국 [8:1] floor로 하는데 굳이 왜하는지 모르겠음.**

### **2.  다음주까지 알아올 것**
**1) UP이 나타내는 것을 알아보기**
**2) STATE가 의미하는바 확실하게 그래프 그려서 알아두기(그림그려서)**
**3) &, | 의 개수에 따른 문법의 차이 알아오기**
**4) ~|의 의미 알아오기**
**5) reg_in_bt_floor&=~floor;  ( &=의 의미알아두기)**
**6) default의미 찾아보고 정리해오기**
**7) function과 module의 특징, 차이점,공통점 알아오기**
**8) cnt가 무슨 의미를 지니는지, 왜 5bit인지 알아보기**
