LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.NUMERIC_STD.ALL;


ENTITY FQDIVIDER IS
PORT ( CLK_IN  , RST: IN STD_LOGIC;  --ENTRADA CLK 50 MHZ , RESET Y LA SALIDA EL CLK DE 25MHZ
       CLK_OUT : OUT STD_LOGIC);
END FQDIVIDER;


ARCHITECTURE BEHAVIORAL OF FQDIVIDER IS

SIGNAL TEMPORAL : STD_LOGIC := '0';  --TEMPORAL ENCARGADO DE HACER LA DIVISION DE FRECUENCIA

BEGIN

CLK_OUT <= TEMPORAL;       --CONCURRENCIA CLK 25 MHZ

PROCESS(CLK_IN,RST)  --LISTA DE SENSITIVIDAD CLK_IN / RESET
BEGIN
	 IF RST = '1' THEN
	    TEMPORAL <= '0' ;
    ELSIF FALLING_EDGE(CLK_IN) THEN
       TEMPORAL <=  NOT TEMPORAL;   --TEMPORAL NO ESTA CAMBIANDO. POR ESO LA NIEGAS.
    END IF;   
END PROCESS;
END BEHAVIORAL;
