Fitter report for deliverable2
Mon Feb 13 23:38:08 2017
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter DSP Block Usage Summary
 26. DSP Block Details
 27. Other Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; Fitter Summary                                                                        ;
+------------------------------------+--------------------------------------------------+
; Fitter Status                      ; Successful - Mon Feb 13 23:38:08 2017            ;
; Quartus II 32-bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name                      ; deliverable2                                     ;
; Top-level Entity Name              ; d2_exam_top                                      ;
; Family                             ; Cyclone IV E                                     ;
; Device                             ; EP4CE115F29C7                                    ;
; Timing Models                      ; Final                                            ;
; Total logic elements               ; 402 / 114,480 ( < 1 % )                          ;
;     Total combinational functions  ; 314 / 114,480 ( < 1 % )                          ;
;     Dedicated logic registers      ; 301 / 114,480 ( < 1 % )                          ;
; Total registers                    ; 301                                              ;
; Total pins                         ; 114 / 529 ( 22 % )                               ;
; Total virtual pins                 ; 0                                                ;
; Total memory bits                  ; 0 / 3,981,312 ( 0 % )                            ;
; Embedded Multiplier 9-bit elements ; 6 / 532 ( 1 % )                                  ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                    ;
+------------------------------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE115F29C7                         ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.36        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  36.0%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------+
; I/O Assignment Warnings                    ;
+------------+-------------------------------+
; Pin Name   ; Reason                        ;
+------------+-------------------------------+
; LEDG[0]    ; Incomplete set of assignments ;
; LEDG[1]    ; Incomplete set of assignments ;
; LEDG[2]    ; Incomplete set of assignments ;
; LEDG[3]    ; Incomplete set of assignments ;
; LEDG[4]    ; Incomplete set of assignments ;
; LEDG[5]    ; Incomplete set of assignments ;
; LEDG[6]    ; Incomplete set of assignments ;
; LEDG[7]    ; Incomplete set of assignments ;
; LEDR[0]    ; Incomplete set of assignments ;
; LEDR[1]    ; Incomplete set of assignments ;
; LEDR[2]    ; Incomplete set of assignments ;
; LEDR[3]    ; Incomplete set of assignments ;
; LEDR[4]    ; Incomplete set of assignments ;
; LEDR[5]    ; Incomplete set of assignments ;
; LEDR[6]    ; Incomplete set of assignments ;
; LEDR[7]    ; Incomplete set of assignments ;
; LEDR[8]    ; Incomplete set of assignments ;
; LEDR[9]    ; Incomplete set of assignments ;
; LEDR[10]   ; Incomplete set of assignments ;
; LEDR[11]   ; Incomplete set of assignments ;
; LEDR[12]   ; Incomplete set of assignments ;
; LEDR[13]   ; Incomplete set of assignments ;
; LEDR[14]   ; Incomplete set of assignments ;
; LEDR[15]   ; Incomplete set of assignments ;
; LEDR[16]   ; Incomplete set of assignments ;
; LEDR[17]   ; Incomplete set of assignments ;
; DAC_DA[0]  ; Incomplete set of assignments ;
; DAC_DA[1]  ; Incomplete set of assignments ;
; DAC_DA[2]  ; Incomplete set of assignments ;
; DAC_DA[3]  ; Incomplete set of assignments ;
; DAC_DA[4]  ; Incomplete set of assignments ;
; DAC_DA[5]  ; Incomplete set of assignments ;
; DAC_DA[6]  ; Incomplete set of assignments ;
; DAC_DA[7]  ; Incomplete set of assignments ;
; DAC_DA[8]  ; Incomplete set of assignments ;
; DAC_DA[9]  ; Incomplete set of assignments ;
; DAC_DA[10] ; Incomplete set of assignments ;
; DAC_DA[11] ; Incomplete set of assignments ;
; DAC_DA[12] ; Incomplete set of assignments ;
; DAC_DA[13] ; Incomplete set of assignments ;
; DAC_DB[0]  ; Incomplete set of assignments ;
; DAC_DB[1]  ; Incomplete set of assignments ;
; DAC_DB[2]  ; Incomplete set of assignments ;
; DAC_DB[3]  ; Incomplete set of assignments ;
; DAC_DB[4]  ; Incomplete set of assignments ;
; DAC_DB[5]  ; Incomplete set of assignments ;
; DAC_DB[6]  ; Incomplete set of assignments ;
; DAC_DB[7]  ; Incomplete set of assignments ;
; DAC_DB[8]  ; Incomplete set of assignments ;
; DAC_DB[9]  ; Incomplete set of assignments ;
; DAC_DB[10] ; Incomplete set of assignments ;
; DAC_DB[11] ; Incomplete set of assignments ;
; DAC_DB[12] ; Incomplete set of assignments ;
; DAC_DB[13] ; Incomplete set of assignments ;
; ADC_CLK_A  ; Incomplete set of assignments ;
; ADC_CLK_B  ; Incomplete set of assignments ;
; ADC_OEB_A  ; Incomplete set of assignments ;
; ADC_OEB_B  ; Incomplete set of assignments ;
; DAC_CLK_A  ; Incomplete set of assignments ;
; DAC_CLK_B  ; Incomplete set of assignments ;
; DAC_MODE   ; Incomplete set of assignments ;
; DAC_WRT_A  ; Incomplete set of assignments ;
; DAC_WRT_B  ; Incomplete set of assignments ;
; ADC_DB[0]  ; Incomplete set of assignments ;
; ADC_DB[13] ; Incomplete set of assignments ;
; ADC_DB[12] ; Incomplete set of assignments ;
; ADC_DB[11] ; Incomplete set of assignments ;
; ADC_DB[10] ; Incomplete set of assignments ;
; ADC_DB[9]  ; Incomplete set of assignments ;
; ADC_DB[8]  ; Incomplete set of assignments ;
; ADC_DB[7]  ; Incomplete set of assignments ;
; ADC_DB[6]  ; Incomplete set of assignments ;
; ADC_DB[5]  ; Incomplete set of assignments ;
; ADC_DB[4]  ; Incomplete set of assignments ;
; ADC_DB[3]  ; Incomplete set of assignments ;
; ADC_DB[2]  ; Incomplete set of assignments ;
; ADC_DB[1]  ; Incomplete set of assignments ;
; KEY[0]     ; Incomplete set of assignments ;
; KEY[1]     ; Incomplete set of assignments ;
; KEY[2]     ; Incomplete set of assignments ;
; KEY[3]     ; Incomplete set of assignments ;
; SW[0]      ; Incomplete set of assignments ;
; SW[1]      ; Incomplete set of assignments ;
; SW[2]      ; Incomplete set of assignments ;
; SW[3]      ; Incomplete set of assignments ;
; SW[4]      ; Incomplete set of assignments ;
; SW[5]      ; Incomplete set of assignments ;
; SW[6]      ; Incomplete set of assignments ;
; SW[7]      ; Incomplete set of assignments ;
; SW[8]      ; Incomplete set of assignments ;
; SW[9]      ; Incomplete set of assignments ;
; SW[10]     ; Incomplete set of assignments ;
; SW[11]     ; Incomplete set of assignments ;
; SW[12]     ; Incomplete set of assignments ;
; SW[13]     ; Incomplete set of assignments ;
; SW[14]     ; Incomplete set of assignments ;
; SW[15]     ; Incomplete set of assignments ;
; SW[16]     ; Incomplete set of assignments ;
; SW[17]     ; Incomplete set of assignments ;
; ADC_DA[0]  ; Incomplete set of assignments ;
; ADC_DA[13] ; Incomplete set of assignments ;
; ADC_DA[12] ; Incomplete set of assignments ;
; ADC_DA[11] ; Incomplete set of assignments ;
; ADC_DA[10] ; Incomplete set of assignments ;
; ADC_DA[9]  ; Incomplete set of assignments ;
; ADC_DA[8]  ; Incomplete set of assignments ;
; ADC_DA[7]  ; Incomplete set of assignments ;
; ADC_DA[6]  ; Incomplete set of assignments ;
; ADC_DA[5]  ; Incomplete set of assignments ;
; ADC_DA[4]  ; Incomplete set of assignments ;
; ADC_DA[3]  ; Incomplete set of assignments ;
; ADC_DA[2]  ; Incomplete set of assignments ;
; ADC_DA[1]  ; Incomplete set of assignments ;
; clock_50   ; Incomplete set of assignments ;
+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                   ;
+-------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------+------------------+-----------------------+
; Node                                ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                      ; Destination Port ; Destination Port Name ;
+-------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------+------------------+-----------------------+
; MER_device:bbx_mer15|delay_I[0][0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; MER_device:bbx_mer15|delay_I[0][0]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|delay_I[0][0]~_Duplicate_1                       ; Q                ;                       ;
; MER_device:bbx_mer15|delay_I[0][1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; MER_device:bbx_mer15|delay_I[0][1]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|delay_I[0][1]~_Duplicate_1                       ; Q                ;                       ;
; MER_device:bbx_mer15|delay_I[0][2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; MER_device:bbx_mer15|delay_I[0][2]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|delay_I[0][2]~_Duplicate_1                       ; Q                ;                       ;
; MER_device:bbx_mer15|delay_I[0][3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; MER_device:bbx_mer15|delay_I[0][3]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|delay_I[0][3]~_Duplicate_1                       ; Q                ;                       ;
; MER_device:bbx_mer15|delay_I[0][4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; MER_device:bbx_mer15|delay_I[0][4]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|delay_I[0][4]~_Duplicate_1                       ; Q                ;                       ;
; MER_device:bbx_mer15|delay_I[0][5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; MER_device:bbx_mer15|delay_I[0][5]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|delay_I[0][5]~_Duplicate_1                       ; Q                ;                       ;
; MER_device:bbx_mer15|delay_I[0][6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; MER_device:bbx_mer15|delay_I[0][6]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|delay_I[0][6]~_Duplicate_1                       ; Q                ;                       ;
; MER_device:bbx_mer15|delay_I[0][7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; MER_device:bbx_mer15|delay_I[0][7]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|delay_I[0][7]~_Duplicate_1                       ; Q                ;                       ;
; MER_device:bbx_mer15|delay_I[0][8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; MER_device:bbx_mer15|delay_I[0][8]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|delay_I[0][8]~_Duplicate_1                       ; Q                ;                       ;
; MER_device:bbx_mer15|delay_I[0][9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; MER_device:bbx_mer15|delay_I[0][9]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|delay_I[0][9]~_Duplicate_1                       ; Q                ;                       ;
; MER_device:bbx_mer15|delay_I[0][10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; MER_device:bbx_mer15|delay_I[0][10] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|delay_I[0][10]~_Duplicate_1                      ; Q                ;                       ;
; MER_device:bbx_mer15|delay_I[0][11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; MER_device:bbx_mer15|delay_I[0][11] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|delay_I[0][11]~_Duplicate_1                      ; Q                ;                       ;
; MER_device:bbx_mer15|delay_I[0][12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; MER_device:bbx_mer15|delay_I[0][12] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|delay_I[0][12]~_Duplicate_1                      ; Q                ;                       ;
; MER_device:bbx_mer15|delay_I[0][13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; MER_device:bbx_mer15|delay_I[0][13] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|delay_I[0][13]~_Duplicate_1                      ; Q                ;                       ;
; MER_device:bbx_mer15|delay_I[0][14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; MER_device:bbx_mer15|delay_I[0][14] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|delay_I[0][14]~_Duplicate_1                      ; Q                ;                       ;
; MER_device:bbx_mer15|delay_I[0][15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; MER_device:bbx_mer15|delay_I[0][15] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|delay_I[0][15]~_Duplicate_1                      ; Q                ;                       ;
; MER_device:bbx_mer15|delay_I[0][16] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; MER_device:bbx_mer15|delay_I[0][16] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|delay_I[0][16]~_Duplicate_1                      ; Q                ;                       ;
; MER_device:bbx_mer15|delay_I[0][17] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; MER_device:bbx_mer15|delay_I[0][17] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|delay_I[0][17]~_Duplicate_1                      ; Q                ;                       ;
; MER_device:bbx_mer15|delay_I[1][0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; MER_device:bbx_mer15|delay_I[1][0]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|delay_I[1][0]~_Duplicate_1                       ; Q                ;                       ;
; MER_device:bbx_mer15|delay_I[1][1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; MER_device:bbx_mer15|delay_I[1][1]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|delay_I[1][1]~_Duplicate_1                       ; Q                ;                       ;
; MER_device:bbx_mer15|delay_I[1][2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; MER_device:bbx_mer15|delay_I[1][2]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|delay_I[1][2]~_Duplicate_1                       ; Q                ;                       ;
; MER_device:bbx_mer15|delay_I[1][3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; MER_device:bbx_mer15|delay_I[1][3]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|delay_I[1][3]~_Duplicate_1                       ; Q                ;                       ;
; MER_device:bbx_mer15|delay_I[1][4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; MER_device:bbx_mer15|delay_I[1][4]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|delay_I[1][4]~_Duplicate_1                       ; Q                ;                       ;
; MER_device:bbx_mer15|delay_I[1][5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; MER_device:bbx_mer15|delay_I[1][5]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|delay_I[1][5]~_Duplicate_1                       ; Q                ;                       ;
; MER_device:bbx_mer15|delay_I[1][6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; MER_device:bbx_mer15|delay_I[1][6]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|delay_I[1][6]~_Duplicate_1                       ; Q                ;                       ;
; MER_device:bbx_mer15|delay_I[1][7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; MER_device:bbx_mer15|delay_I[1][7]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|delay_I[1][7]~_Duplicate_1                       ; Q                ;                       ;
; MER_device:bbx_mer15|delay_I[1][8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; MER_device:bbx_mer15|delay_I[1][8]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|delay_I[1][8]~_Duplicate_1                       ; Q                ;                       ;
; MER_device:bbx_mer15|delay_I[1][9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; MER_device:bbx_mer15|delay_I[1][9]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|delay_I[1][9]~_Duplicate_1                       ; Q                ;                       ;
; MER_device:bbx_mer15|delay_I[1][10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; MER_device:bbx_mer15|delay_I[1][10] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|delay_I[1][10]~_Duplicate_1                      ; Q                ;                       ;
; MER_device:bbx_mer15|delay_I[1][11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; MER_device:bbx_mer15|delay_I[1][11] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|delay_I[1][11]~_Duplicate_1                      ; Q                ;                       ;
; MER_device:bbx_mer15|delay_I[1][12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; MER_device:bbx_mer15|delay_I[1][12] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|delay_I[1][12]~_Duplicate_1                      ; Q                ;                       ;
; MER_device:bbx_mer15|delay_I[1][13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; MER_device:bbx_mer15|delay_I[1][13] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|delay_I[1][13]~_Duplicate_1                      ; Q                ;                       ;
; MER_device:bbx_mer15|delay_I[1][14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; MER_device:bbx_mer15|delay_I[1][14] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|delay_I[1][14]~_Duplicate_1                      ; Q                ;                       ;
; MER_device:bbx_mer15|delay_I[1][15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; MER_device:bbx_mer15|delay_I[1][15] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|delay_I[1][15]~_Duplicate_1                      ; Q                ;                       ;
; MER_device:bbx_mer15|delay_I[1][16] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; MER_device:bbx_mer15|delay_I[1][16] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|delay_I[1][16]~_Duplicate_1                      ; Q                ;                       ;
; MER_device:bbx_mer15|delay_I[1][17] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; MER_device:bbx_mer15|delay_I[1][17] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|delay_I[1][17]~_Duplicate_1                      ; Q                ;                       ;
; MER_device:bbx_mer15|delay_I[2][0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; MER_device:bbx_mer15|delay_I[2][1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; MER_device:bbx_mer15|delay_I[2][2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; MER_device:bbx_mer15|delay_I[2][3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; MER_device:bbx_mer15|delay_I[2][4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; MER_device:bbx_mer15|delay_I[2][5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; MER_device:bbx_mer15|delay_I[2][6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; MER_device:bbx_mer15|delay_I[2][7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; MER_device:bbx_mer15|delay_I[2][8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; MER_device:bbx_mer15|delay_I[2][9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; MER_device:bbx_mer15|delay_I[2][10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; MER_device:bbx_mer15|delay_I[2][11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; MER_device:bbx_mer15|delay_I[2][12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; MER_device:bbx_mer15|delay_I[2][13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; MER_device:bbx_mer15|delay_I[2][14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; MER_device:bbx_mer15|delay_I[2][15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; MER_device:bbx_mer15|delay_I[2][16] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; MER_device:bbx_mer15|delay_I[2][17] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1 ; DATAB            ;                       ;
+-------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------+------------------+-----------------------+


+------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                  ;
+----------+----------------+--------------+--------------+---------------+----------------------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To   ; Ignored Value ; Ignored Source             ;
+----------+----------------+--------------+--------------+---------------+----------------------------+
; Location ;                ;              ; ADC_CLK_A    ; PIN_V24       ; Compiler or HDL Assignment ;
; Location ;                ;              ; ADC_CLK_B    ; PIN_V23       ; Compiler or HDL Assignment ;
; Location ;                ;              ; ADC_DA[0]    ; PIN_T22       ; Compiler or HDL Assignment ;
; Location ;                ;              ; ADC_DA[10]   ; PIN_L22       ; Compiler or HDL Assignment ;
; Location ;                ;              ; ADC_DA[11]   ; PIN_L21       ; Compiler or HDL Assignment ;
; Location ;                ;              ; ADC_DA[12]   ; PIN_U26       ; Compiler or HDL Assignment ;
; Location ;                ;              ; ADC_DA[13]   ; PIN_U25       ; Compiler or HDL Assignment ;
; Location ;                ;              ; ADC_DA[1]    ; PIN_T21       ; Compiler or HDL Assignment ;
; Location ;                ;              ; ADC_DA[2]    ; PIN_R23       ; Compiler or HDL Assignment ;
; Location ;                ;              ; ADC_DA[3]    ; PIN_R22       ; Compiler or HDL Assignment ;
; Location ;                ;              ; ADC_DA[4]    ; PIN_R21       ; Compiler or HDL Assignment ;
; Location ;                ;              ; ADC_DA[5]    ; PIN_P21       ; Compiler or HDL Assignment ;
; Location ;                ;              ; ADC_DA[6]    ; PIN_P26       ; Compiler or HDL Assignment ;
; Location ;                ;              ; ADC_DA[7]    ; PIN_P25       ; Compiler or HDL Assignment ;
; Location ;                ;              ; ADC_DA[8]    ; PIN_N26       ; Compiler or HDL Assignment ;
; Location ;                ;              ; ADC_DA[9]    ; PIN_N25       ; Compiler or HDL Assignment ;
; Location ;                ;              ; ADC_DB[0]    ; PIN_V22       ; Compiler or HDL Assignment ;
; Location ;                ;              ; ADC_DB[10]   ; PIN_L28       ; Compiler or HDL Assignment ;
; Location ;                ;              ; ADC_DB[11]   ; PIN_L27       ; Compiler or HDL Assignment ;
; Location ;                ;              ; ADC_DB[12]   ; PIN_J26       ; Compiler or HDL Assignment ;
; Location ;                ;              ; ADC_DB[13]   ; PIN_J25       ; Compiler or HDL Assignment ;
; Location ;                ;              ; ADC_DB[1]    ; PIN_U22       ; Compiler or HDL Assignment ;
; Location ;                ;              ; ADC_DB[2]    ; PIN_V28       ; Compiler or HDL Assignment ;
; Location ;                ;              ; ADC_DB[3]    ; PIN_V27       ; Compiler or HDL Assignment ;
; Location ;                ;              ; ADC_DB[4]    ; PIN_U28       ; Compiler or HDL Assignment ;
; Location ;                ;              ; ADC_DB[5]    ; PIN_U27       ; Compiler or HDL Assignment ;
; Location ;                ;              ; ADC_DB[6]    ; PIN_R28       ; Compiler or HDL Assignment ;
; Location ;                ;              ; ADC_DB[7]    ; PIN_R27       ; Compiler or HDL Assignment ;
; Location ;                ;              ; ADC_DB[8]    ; PIN_V26       ; Compiler or HDL Assignment ;
; Location ;                ;              ; ADC_DB[9]    ; PIN_V25       ; Compiler or HDL Assignment ;
; Location ;                ;              ; ADC_OEB_A    ; PIN_T25       ; Compiler or HDL Assignment ;
; Location ;                ;              ; ADC_OEB_B    ; PIN_T26       ; Compiler or HDL Assignment ;
; Location ;                ;              ; ADC_OTR_A    ; PIN_Y28       ; QSF Assignment             ;
; Location ;                ;              ; ADC_OTR_A    ; PIN_Y28       ; Compiler or HDL Assignment ;
; Location ;                ;              ; ADC_OTR_B    ; PIN_Y27       ; QSF Assignment             ;
; Location ;                ;              ; ADC_OTR_B    ; PIN_Y27       ; Compiler or HDL Assignment ;
; Location ;                ;              ; DAC_CLK_A    ; PIN_G23       ; Compiler or HDL Assignment ;
; Location ;                ;              ; DAC_CLK_B    ; PIN_G24       ; Compiler or HDL Assignment ;
; Location ;                ;              ; DAC_DA[0]    ; PIN_D27       ; Compiler or HDL Assignment ;
; Location ;                ;              ; DAC_DA[10]   ; PIN_M27       ; Compiler or HDL Assignment ;
; Location ;                ;              ; DAC_DA[11]   ; PIN_M28       ; Compiler or HDL Assignment ;
; Location ;                ;              ; DAC_DA[12]   ; PIN_K21       ; Compiler or HDL Assignment ;
; Location ;                ;              ; DAC_DA[13]   ; PIN_K22       ; Compiler or HDL Assignment ;
; Location ;                ;              ; DAC_DA[1]    ; PIN_D28       ; Compiler or HDL Assignment ;
; Location ;                ;              ; DAC_DA[2]    ; PIN_E27       ; Compiler or HDL Assignment ;
; Location ;                ;              ; DAC_DA[3]    ; PIN_E28       ; Compiler or HDL Assignment ;
; Location ;                ;              ; DAC_DA[4]    ; PIN_F27       ; Compiler or HDL Assignment ;
; Location ;                ;              ; DAC_DA[5]    ; PIN_F28       ; Compiler or HDL Assignment ;
; Location ;                ;              ; DAC_DA[6]    ; PIN_G27       ; Compiler or HDL Assignment ;
; Location ;                ;              ; DAC_DA[7]    ; PIN_G28       ; Compiler or HDL Assignment ;
; Location ;                ;              ; DAC_DA[8]    ; PIN_K27       ; Compiler or HDL Assignment ;
; Location ;                ;              ; DAC_DA[9]    ; PIN_K28       ; Compiler or HDL Assignment ;
; Location ;                ;              ; DAC_DB[0]    ; PIN_F24       ; Compiler or HDL Assignment ;
; Location ;                ;              ; DAC_DB[10]   ; PIN_K25       ; Compiler or HDL Assignment ;
; Location ;                ;              ; DAC_DB[11]   ; PIN_K26       ; Compiler or HDL Assignment ;
; Location ;                ;              ; DAC_DB[12]   ; PIN_L23       ; Compiler or HDL Assignment ;
; Location ;                ;              ; DAC_DB[13]   ; PIN_L24       ; Compiler or HDL Assignment ;
; Location ;                ;              ; DAC_DB[1]    ; PIN_F25       ; Compiler or HDL Assignment ;
; Location ;                ;              ; DAC_DB[2]    ; PIN_D26       ; Compiler or HDL Assignment ;
; Location ;                ;              ; DAC_DB[3]    ; PIN_C27       ; Compiler or HDL Assignment ;
; Location ;                ;              ; DAC_DB[4]    ; PIN_F26       ; Compiler or HDL Assignment ;
; Location ;                ;              ; DAC_DB[5]    ; PIN_E26       ; Compiler or HDL Assignment ;
; Location ;                ;              ; DAC_DB[6]    ; PIN_G25       ; Compiler or HDL Assignment ;
; Location ;                ;              ; DAC_DB[7]    ; PIN_G26       ; Compiler or HDL Assignment ;
; Location ;                ;              ; DAC_DB[8]    ; PIN_H25       ; Compiler or HDL Assignment ;
; Location ;                ;              ; DAC_DB[9]    ; PIN_H26       ; Compiler or HDL Assignment ;
; Location ;                ;              ; DAC_MODE     ; PIN_H24       ; Compiler or HDL Assignment ;
; Location ;                ;              ; DAC_WRT_A    ; PIN_H23       ; Compiler or HDL Assignment ;
; Location ;                ;              ; DAC_WRT_B    ; PIN_M25       ; Compiler or HDL Assignment ;
; Location ;                ;              ; I2C_SCLK     ; PIN_B7        ; QSF Assignment             ;
; Location ;                ;              ; I2C_SCLK     ; PIN_B7        ; Compiler or HDL Assignment ;
; Location ;                ;              ; I2C_SDAT     ; PIN_A8        ; QSF Assignment             ;
; Location ;                ;              ; I2C_SDAT     ; PIN_A8        ; Compiler or HDL Assignment ;
; Location ;                ;              ; KEY[0]       ; PIN_M23       ; Compiler or HDL Assignment ;
; Location ;                ;              ; KEY[1]       ; PIN_M21       ; Compiler or HDL Assignment ;
; Location ;                ;              ; KEY[2]       ; PIN_N21       ; Compiler or HDL Assignment ;
; Location ;                ;              ; KEY[3]       ; PIN_R24       ; Compiler or HDL Assignment ;
; Location ;                ;              ; LEDG[0]      ; PIN_E21       ; Compiler or HDL Assignment ;
; Location ;                ;              ; LEDG[1]      ; PIN_E22       ; Compiler or HDL Assignment ;
; Location ;                ;              ; LEDG[2]      ; PIN_E25       ; Compiler or HDL Assignment ;
; Location ;                ;              ; LEDG[3]      ; PIN_E24       ; Compiler or HDL Assignment ;
; Location ;                ;              ; LEDR[0]      ; PIN_G19       ; Compiler or HDL Assignment ;
; Location ;                ;              ; LEDR[10]     ; PIN_J15       ; Compiler or HDL Assignment ;
; Location ;                ;              ; LEDR[11]     ; PIN_H16       ; Compiler or HDL Assignment ;
; Location ;                ;              ; LEDR[12]     ; PIN_J16       ; Compiler or HDL Assignment ;
; Location ;                ;              ; LEDR[13]     ; PIN_H17       ; Compiler or HDL Assignment ;
; Location ;                ;              ; LEDR[14]     ; PIN_F15       ; Compiler or HDL Assignment ;
; Location ;                ;              ; LEDR[15]     ; PIN_G15       ; Compiler or HDL Assignment ;
; Location ;                ;              ; LEDR[16]     ; PIN_G16       ; Compiler or HDL Assignment ;
; Location ;                ;              ; LEDR[17]     ; PIN_H15       ; Compiler or HDL Assignment ;
; Location ;                ;              ; LEDR[1]      ; PIN_F19       ; Compiler or HDL Assignment ;
; Location ;                ;              ; LEDR[2]      ; PIN_E19       ; Compiler or HDL Assignment ;
; Location ;                ;              ; LEDR[3]      ; PIN_F21       ; Compiler or HDL Assignment ;
; Location ;                ;              ; LEDR[4]      ; PIN_F18       ; Compiler or HDL Assignment ;
; Location ;                ;              ; LEDR[5]      ; PIN_E18       ; Compiler or HDL Assignment ;
; Location ;                ;              ; LEDR[6]      ; PIN_J19       ; Compiler or HDL Assignment ;
; Location ;                ;              ; LEDR[7]      ; PIN_H19       ; Compiler or HDL Assignment ;
; Location ;                ;              ; LEDR[8]      ; PIN_J17       ; Compiler or HDL Assignment ;
; Location ;                ;              ; LEDR[9]      ; PIN_G17       ; Compiler or HDL Assignment ;
; Location ;                ;              ; OSC_SMA_ADC4 ; PIN_J27       ; QSF Assignment             ;
; Location ;                ;              ; OSC_SMA_ADC4 ; PIN_J27       ; Compiler or HDL Assignment ;
; Location ;                ;              ; SMA_DAC4     ; PIN_J28       ; QSF Assignment             ;
; Location ;                ;              ; SMA_DAC4     ; PIN_J28       ; Compiler or HDL Assignment ;
; Location ;                ;              ; SW[0]        ; PIN_AB28      ; Compiler or HDL Assignment ;
; Location ;                ;              ; SW[10]       ; PIN_AC24      ; Compiler or HDL Assignment ;
; Location ;                ;              ; SW[11]       ; PIN_AB24      ; Compiler or HDL Assignment ;
; Location ;                ;              ; SW[12]       ; PIN_AB23      ; Compiler or HDL Assignment ;
; Location ;                ;              ; SW[13]       ; PIN_AA24      ; Compiler or HDL Assignment ;
; Location ;                ;              ; SW[14]       ; PIN_AA23      ; Compiler or HDL Assignment ;
; Location ;                ;              ; SW[15]       ; PIN_AA22      ; Compiler or HDL Assignment ;
; Location ;                ;              ; SW[16]       ; PIN_Y24       ; Compiler or HDL Assignment ;
; Location ;                ;              ; SW[17]       ; PIN_Y23       ; Compiler or HDL Assignment ;
; Location ;                ;              ; SW[1]        ; PIN_AC28      ; Compiler or HDL Assignment ;
; Location ;                ;              ; SW[2]        ; PIN_AC27      ; Compiler or HDL Assignment ;
; Location ;                ;              ; SW[3]        ; PIN_AD27      ; Compiler or HDL Assignment ;
; Location ;                ;              ; SW[4]        ; PIN_AB27      ; Compiler or HDL Assignment ;
; Location ;                ;              ; SW[5]        ; PIN_AC26      ; Compiler or HDL Assignment ;
; Location ;                ;              ; SW[6]        ; PIN_AD26      ; Compiler or HDL Assignment ;
; Location ;                ;              ; SW[7]        ; PIN_AB26      ; Compiler or HDL Assignment ;
; Location ;                ;              ; SW[8]        ; PIN_AC25      ; Compiler or HDL Assignment ;
; Location ;                ;              ; SW[9]        ; PIN_AB25      ; Compiler or HDL Assignment ;
; Location ;                ;              ; clock_27     ; PIN_B14       ; QSF Assignment             ;
; Location ;                ;              ; clock_27     ; PIN_B14       ; Compiler or HDL Assignment ;
; Location ;                ;              ; clock_50     ; PIN_Y2        ; Compiler or HDL Assignment ;
+----------+----------------+--------------+--------------+---------------+----------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 881 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 881 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; MER_device:bbx_mer15           ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ; MER_device:bbx_mer15           ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 871     ; 0                 ; N/A                     ; Source File       ;
; MER_device:bbx_mer15           ; 0       ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/aus892/engr-ece/EE465/MOD465/exams/deliverable2/output_files/deliverable2.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 402 / 114,480 ( < 1 % ) ;
;     -- Combinational with no register       ; 101                     ;
;     -- Register only                        ; 88                      ;
;     -- Combinational with a register        ; 213                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 11                      ;
;     -- 3 input functions                    ; 122                     ;
;     -- <=2 input functions                  ; 181                     ;
;     -- Register only                        ; 88                      ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 175                     ;
;     -- arithmetic mode                      ; 139                     ;
;                                             ;                         ;
; Total registers*                            ; 301 / 117,053 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 301 / 114,480 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 2,573 ( 0 % )       ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 49 / 7,155 ( < 1 % )    ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 114 / 529 ( 22 % )      ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )          ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )           ;
;                                             ;                         ;
; Global signals                              ; 3                       ;
; M9Ks                                        ; 0 / 432 ( 0 % )         ;
; Total block memory bits                     ; 0 / 3,981,312 ( 0 % )   ;
; Total block memory implementation bits      ; 0 / 3,981,312 ( 0 % )   ;
; Embedded Multiplier 9-bit elements          ; 6 / 532 ( 1 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )           ;
; Global clocks                               ; 3 / 20 ( 15 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%            ;
; Peak interconnect usage (total/H/V)         ; 4% / 3% / 5%            ;
; Maximum fan-out                             ; 262                     ;
; Highest non-global fan-out                  ; 221                     ;
; Total fan-out                               ; 1949                    ;
; Average fan-out                             ; 2.07                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                  ;
+---------------------------------------------+------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                    ; MER_device:bbx_mer15 ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                  ; Low                            ;
;                                             ;                        ;                      ;                                ;
; Total logic elements                        ; 402 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )   ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register       ; 101                    ; 0                    ; 0                              ;
;     -- Register only                        ; 88                     ; 0                    ; 0                              ;
;     -- Combinational with a register        ; 213                    ; 0                    ; 0                              ;
;                                             ;                        ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                      ;                                ;
;     -- 4 input functions                    ; 11                     ; 0                    ; 0                              ;
;     -- 3 input functions                    ; 122                    ; 0                    ; 0                              ;
;     -- <=2 input functions                  ; 181                    ; 0                    ; 0                              ;
;     -- Register only                        ; 88                     ; 0                    ; 0                              ;
;                                             ;                        ;                      ;                                ;
; Logic elements by mode                      ;                        ;                      ;                                ;
;     -- normal mode                          ; 175                    ; 0                    ; 0                              ;
;     -- arithmetic mode                      ; 139                    ; 0                    ; 0                              ;
;                                             ;                        ;                      ;                                ;
; Total registers                             ; 301                    ; 0                    ; 0                              ;
;     -- Dedicated logic registers            ; 301 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )   ; 0 / 114480 ( 0 % )             ;
;                                             ;                        ;                      ;                                ;
; Total LABs:  partially or completely used   ; 49 / 7155 ( < 1 % )    ; 0 / 7155 ( 0 % )     ; 0 / 7155 ( 0 % )               ;
;                                             ;                        ;                      ;                                ;
; Virtual pins                                ; 0                      ; 0                    ; 0                              ;
; I/O pins                                    ; 114                    ; 0                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 6 / 532 ( 1 % )        ; 0 / 532 ( 0 % )      ; 0 / 532 ( 0 % )                ;
; Total memory bits                           ; 0                      ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                      ; 0                    ; 0                              ;
; Clock control block                         ; 3 / 24 ( 12 % )        ; 0 / 24 ( 0 % )       ; 0 / 24 ( 0 % )                 ;
;                                             ;                        ;                      ;                                ;
; Connections                                 ;                        ;                      ;                                ;
;     -- Input Connections                    ; 0                      ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                      ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                      ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                      ; 0                    ; 0                              ;
;                                             ;                        ;                      ;                                ;
; Internal Connections                        ;                        ;                      ;                                ;
;     -- Total Connections                    ; 2071                   ; 0                    ; 5                              ;
;     -- Registered Connections               ; 441                    ; 0                    ; 0                              ;
;                                             ;                        ;                      ;                                ;
; External Connections                        ;                        ;                      ;                                ;
;     -- Top                                  ; 0                      ; 0                    ; 0                              ;
;     -- MER_device:bbx_mer15                 ; 0                      ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                      ; 0                    ; 0                              ;
;                                             ;                        ;                      ;                                ;
; Partition Interface                         ;                        ;                      ;                                ;
;     -- Input Ports                          ; 51                     ; 0                    ; 0                              ;
;     -- Output Ports                         ; 63                     ; 0                    ; 0                              ;
;     -- Bidir Ports                          ; 0                      ; 0                    ; 0                              ;
;                                             ;                        ;                      ;                                ;
; Registered Ports                            ;                        ;                      ;                                ;
;     -- Registered Input Ports               ; 0                      ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 0                    ; 0                              ;
;                                             ;                        ;                      ;                                ;
; Port Connectivity                           ;                        ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                    ; 0                              ;
+---------------------------------------------+------------------------+----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                      ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; ADC_DA[0]  ; T22   ; 5        ; 115          ; 32           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_DA[10] ; L22   ; 6        ; 115          ; 62           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_DA[11] ; L21   ; 6        ; 115          ; 62           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_DA[12] ; U26   ; 5        ; 115          ; 27           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_DA[13] ; U25   ; 5        ; 115          ; 27           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_DA[1]  ; T21   ; 5        ; 115          ; 32           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_DA[2]  ; R23   ; 5        ; 115          ; 35           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_DA[3]  ; R22   ; 5        ; 115          ; 36           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_DA[4]  ; R21   ; 5        ; 115          ; 36           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_DA[5]  ; P21   ; 5        ; 115          ; 36           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_DA[6]  ; P26   ; 6        ; 115          ; 40           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_DA[7]  ; P25   ; 6        ; 115          ; 41           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_DA[8]  ; N26   ; 6        ; 115          ; 44           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_DA[9]  ; N25   ; 6        ; 115          ; 45           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_DB[0]  ; V22   ; 5        ; 115          ; 26           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_DB[10] ; L28   ; 6        ; 115          ; 47           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_DB[11] ; L27   ; 6        ; 115          ; 48           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_DB[12] ; J26   ; 6        ; 115          ; 51           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_DB[13] ; J25   ; 6        ; 115          ; 51           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_DB[1]  ; U22   ; 5        ; 115          ; 26           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_DB[2]  ; V28   ; 5        ; 115          ; 22           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_DB[3]  ; V27   ; 5        ; 115          ; 22           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_DB[4]  ; U28   ; 5        ; 115          ; 28           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_DB[5]  ; U27   ; 5        ; 115          ; 29           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_DB[6]  ; R28   ; 5        ; 115          ; 34           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_DB[7]  ; R27   ; 5        ; 115          ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_DB[8]  ; V26   ; 5        ; 115          ; 23           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ADC_DB[9]  ; V25   ; 5        ; 115          ; 23           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; KEY[0]     ; M23   ; 6        ; 115          ; 40           ; 7            ; 221                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; KEY[1]     ; M21   ; 6        ; 115          ; 53           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; KEY[2]     ; N21   ; 6        ; 115          ; 42           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; KEY[3]     ; R24   ; 5        ; 115          ; 35           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[0]      ; AB28  ; 5        ; 115          ; 17           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[10]     ; AC24  ; 5        ; 115          ; 4            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[11]     ; AB24  ; 5        ; 115          ; 5            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[12]     ; AB23  ; 5        ; 115          ; 7            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[13]     ; AA24  ; 5        ; 115          ; 9            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[14]     ; AA23  ; 5        ; 115          ; 10           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[15]     ; AA22  ; 5        ; 115          ; 6            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[16]     ; Y24   ; 5        ; 115          ; 13           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[17]     ; Y23   ; 5        ; 115          ; 14           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[1]      ; AC28  ; 5        ; 115          ; 14           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[2]      ; AC27  ; 5        ; 115          ; 15           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[3]      ; AD27  ; 5        ; 115          ; 13           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[4]      ; AB27  ; 5        ; 115          ; 18           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[5]      ; AC26  ; 5        ; 115          ; 11           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[6]      ; AD26  ; 5        ; 115          ; 10           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[7]      ; AB26  ; 5        ; 115          ; 15           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[8]      ; AC25  ; 5        ; 115          ; 4            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[9]      ; AB25  ; 5        ; 115          ; 16           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; clock_50   ; Y2    ; 2        ; 0            ; 36           ; 14           ; 6                     ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; ADC_CLK_A  ; V24   ; 5        ; 115          ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_CLK_B  ; V23   ; 5        ; 115          ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_OEB_A  ; T25   ; 5        ; 115          ; 31           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_OEB_B  ; T26   ; 5        ; 115          ; 31           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_CLK_A  ; G23   ; 6        ; 115          ; 69           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_CLK_B  ; G24   ; 6        ; 115          ; 69           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_DA[0]  ; D27   ; 6        ; 115          ; 61           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_DA[10] ; M27   ; 6        ; 115          ; 46           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_DA[11] ; M28   ; 6        ; 115          ; 45           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_DA[12] ; K21   ; 6        ; 115          ; 64           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_DA[13] ; K22   ; 6        ; 115          ; 64           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_DA[1]  ; D28   ; 6        ; 115          ; 60           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_DA[2]  ; E27   ; 6        ; 115          ; 57           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_DA[3]  ; E28   ; 6        ; 115          ; 57           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_DA[4]  ; F27   ; 6        ; 115          ; 56           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_DA[5]  ; F28   ; 6        ; 115          ; 56           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_DA[6]  ; G27   ; 6        ; 115          ; 52           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_DA[7]  ; G28   ; 6        ; 115          ; 52           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_DA[8]  ; K27   ; 6        ; 115          ; 50           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_DA[9]  ; K28   ; 6        ; 115          ; 49           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_DB[0]  ; F24   ; 6        ; 115          ; 68           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_DB[10] ; K25   ; 6        ; 115          ; 55           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_DB[11] ; K26   ; 6        ; 115          ; 55           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_DB[12] ; L23   ; 6        ; 115          ; 49           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_DB[13] ; L24   ; 6        ; 115          ; 48           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_DB[1]  ; F25   ; 6        ; 115          ; 68           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_DB[2]  ; D26   ; 6        ; 115          ; 62           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_DB[3]  ; C27   ; 6        ; 115          ; 61           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_DB[4]  ; F26   ; 6        ; 115          ; 59           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_DB[5]  ; E26   ; 6        ; 115          ; 59           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_DB[6]  ; G25   ; 6        ; 115          ; 66           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_DB[7]  ; G26   ; 6        ; 115          ; 66           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_DB[8]  ; H25   ; 6        ; 115          ; 58           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_DB[9]  ; H26   ; 6        ; 115          ; 58           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_MODE   ; H24   ; 6        ; 115          ; 65           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_WRT_A  ; H23   ; 6        ; 115          ; 65           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_WRT_B  ; M25   ; 6        ; 115          ; 47           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[0]    ; E21   ; 7        ; 107          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[1]    ; E22   ; 7        ; 111          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[2]    ; E25   ; 7        ; 83           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[3]    ; E24   ; 7        ; 85           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[4]    ; AD28  ; 5        ; 115          ; 12           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDG[5]    ; AC17  ; 4        ; 74           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDG[6]    ; P1    ; 1        ; 0            ; 42           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDG[7]    ; AB10  ; 3        ; 38           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDR[0]    ; G19   ; 7        ; 69           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[10]   ; J15   ; 7        ; 60           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[11]   ; H16   ; 7        ; 65           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[12]   ; J16   ; 7        ; 65           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[13]   ; H17   ; 7        ; 67           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[14]   ; F15   ; 7        ; 58           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[15]   ; G15   ; 7        ; 65           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[16]   ; G16   ; 7        ; 67           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[17]   ; H15   ; 7        ; 60           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[1]    ; F19   ; 7        ; 94           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[2]    ; E19   ; 7        ; 94           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[3]    ; F21   ; 7        ; 107          ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[4]    ; F18   ; 7        ; 87           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[5]    ; E18   ; 7        ; 87           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[6]    ; J19   ; 7        ; 72           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[7]    ; H19   ; 7        ; 72           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[8]    ; J17   ; 7        ; 69           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[9]    ; G17   ; 7        ; 83           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                    ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                               ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO                ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO            ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                                ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                                   ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                                  ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                                ; -                        ; -                       ; Dedicated Programming Pin ;
; R8       ; nCE                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; T22      ; DIFFIO_R29n, DEV_OE                    ; Use as regular IO        ; ADC_DA[0]               ; Dual Purpose Pin          ;
; T21      ; DIFFIO_R29p, DEV_CLRn                  ; Use as regular IO        ; ADC_DA[1]               ; Dual Purpose Pin          ;
; P24      ; CONF_DONE                              ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; P26      ; DIFFIO_R24n, INIT_DONE                 ; Use as regular IO        ; ADC_DA[6]               ; Dual Purpose Pin          ;
; P25      ; DIFFIO_R24p, CRC_ERROR                 ; Use as regular IO        ; ADC_DA[7]               ; Dual Purpose Pin          ;
; P28      ; DIFFIO_R23n, nCEO                      ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; G28      ; DIFFIO_R15n, nWE                       ; Use as regular IO        ; DAC_DA[7]               ; Dual Purpose Pin          ;
; G27      ; DIFFIO_R15p, nOE                       ; Use as regular IO        ; DAC_DA[6]               ; Dual Purpose Pin          ;
; F28      ; DIFFIO_R13n, nAVD                      ; Use as regular IO        ; DAC_DA[5]               ; Dual Purpose Pin          ;
; F27      ; DIFFIO_R13p                            ; Use as regular IO        ; DAC_DA[4]               ; Dual Purpose Pin          ;
; E28      ; DIFFIO_R12n, PADD23                    ; Use as regular IO        ; DAC_DA[3]               ; Dual Purpose Pin          ;
; D28      ; DIFFIO_R9n, PADD22                     ; Use as regular IO        ; DAC_DA[1]               ; Dual Purpose Pin          ;
; D27      ; DIFFIO_R9p, PADD21                     ; Use as regular IO        ; DAC_DA[0]               ; Dual Purpose Pin          ;
; C27      ; DIFFIO_R8n, PADD20, DQS2R/CQ3R,CDPCLK5 ; Use as regular IO        ; DAC_DB[3]               ; Dual Purpose Pin          ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 5 / 56 ( 9 % )   ; 2.5V          ; --           ;
; 2        ; 1 / 63 ( 2 % )   ; 2.5V          ; --           ;
; 3        ; 1 / 73 ( 1 % )   ; 2.5V          ; --           ;
; 4        ; 1 / 71 ( 1 % )   ; 2.5V          ; --           ;
; 5        ; 42 / 65 ( 65 % ) ; 2.5V          ; --           ;
; 6        ; 47 / 58 ( 81 % ) ; 2.5V          ; --           ;
; 7        ; 22 / 72 ( 31 % ) ; 2.5V          ; --           ;
; 8        ; 0 / 71 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 517        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 482        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA4      ; 101        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA5      ; 119        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA6      ; 118        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA7      ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 191        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA22     ; 275        ; 5        ; SW[15]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA23     ; 280        ; 5        ; SW[14]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 279        ; 5        ; SW[13]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA26     ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB2      ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB3      ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB4      ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AB5      ; 127        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB6      ; 126        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB7      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 173        ; 3        ; LEDG[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB11     ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 181        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB14     ; 192        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 254        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 253        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 257        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB21     ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ; 265        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB23     ; 276        ; 5        ; SW[12]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 274        ; 5        ; SW[11]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 292        ; 5        ; SW[9]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 291        ; 5        ; SW[7]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB27     ; 296        ; 5        ; SW[4]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB28     ; 295        ; 5        ; SW[0]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC2      ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC3      ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC4      ; 125        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC5      ; 124        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 185        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC12     ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; LEDG[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AC18     ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC19     ; 247        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC22     ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; SW[10]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC25     ; 272        ; 5        ; SW[8]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 282        ; 5        ; SW[5]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC27     ; 290        ; 5        ; SW[2]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC28     ; 289        ; 5        ; SW[1]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD2      ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD3      ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD4      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD5      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD15     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD18     ; 237        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD19     ; 248        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD22     ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD25     ; 255        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD26     ; 281        ; 5        ; SW[6]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD27     ; 286        ; 5        ; SW[3]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD28     ; 285        ; 5        ; LEDG[4]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE1      ; 106        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE2      ; 105        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE3      ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE4      ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE5      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE6      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE8      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE18     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 231        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 238        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 251        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF3      ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF4      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF5      ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF6      ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF8      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF16     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF18     ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF19     ; 232        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF20     ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ; 262        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF24     ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 234        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF26     ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG4      ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 193        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG15     ; 201        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG18     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG19     ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG22     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH4      ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 194        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH19     ; 220        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH22     ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 230        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 271        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 518        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 519        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 510        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 508        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 382        ; 6        ; DAC_DB[3]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 520        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 509        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; DAC_DB[2]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D27      ; 381        ; 6        ; DAC_DA[0]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D28      ; 380        ; 6        ; DAC_DA[1]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 467        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E18      ; 427        ; 7        ; LEDR[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E19      ; 421        ; 7        ; LEDR[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; LEDG[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E22      ; 403        ; 7        ; LEDG[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; LEDG[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E25      ; 434        ; 7        ; LEDG[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E26      ; 378        ; 6        ; DAC_DB[5]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E27      ; 375        ; 6        ; DAC_DA[2]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E28      ; 374        ; 6        ; DAC_DA[3]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 527        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 466        ; 7        ; LEDR[14]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F18      ; 428        ; 7        ; LEDR[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F19      ; 420        ; 7        ; LEDR[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; LEDR[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F22      ; 409        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; DAC_DB[0]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F25      ; 395        ; 6        ; DAC_DB[1]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F26      ; 379        ; 6        ; DAC_DB[4]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F27      ; 373        ; 6        ; DAC_DA[4]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F28      ; 372        ; 6        ; DAC_DA[5]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 528        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G10      ; 513        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 506        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 503        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G13      ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G15      ; 457        ; 7        ; LEDR[15]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 453        ; 7        ; LEDR[16]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G17      ; 437        ; 7        ; LEDR[9]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G18      ; 452        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G19      ; 451        ; 7        ; LEDR[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G20      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G21      ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G22      ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G23      ; 398        ; 6        ; DAC_CLK_A                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G24      ; 397        ; 6        ; DAC_CLK_B                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G25      ; 393        ; 6        ; DAC_DB[6]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G26      ; 392        ; 6        ; DAC_DB[7]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G27      ; 367        ; 6        ; DAC_DA[6]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G28      ; 366        ; 6        ; DAC_DA[7]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ; 529        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 464        ; 7        ; LEDR[17]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H16      ; 459        ; 7        ; LEDR[11]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H17      ; 454        ; 7        ; LEDR[13]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; LEDR[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H22      ; 399        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H23      ; 391        ; 6        ; DAC_WRT_A                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H24      ; 390        ; 6        ; DAC_MODE                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H25      ; 377        ; 6        ; DAC_DB[8]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H26      ; 376        ; 6        ; DAC_DB[9]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 35         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 37         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 465        ; 7        ; LEDR[10]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J16      ; 458        ; 7        ; LEDR[12]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J17      ; 450        ; 7        ; LEDR[8]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; LEDR[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 365        ; 6        ; ADC_DB[13]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J26      ; 364        ; 6        ; ADC_DB[12]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J27      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 39         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; DAC_DA[12]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K22      ; 388        ; 6        ; DAC_DA[13]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; DAC_DB[10]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K26      ; 370        ; 6        ; DAC_DB[11]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K27      ; 362        ; 6        ; DAC_DA[8]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K28      ; 361        ; 6        ; DAC_DA[9]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 49         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 48         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 32         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 31         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L6       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 42         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 40         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; ADC_DA[11]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 384        ; 6        ; ADC_DA[10]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L23      ; 360        ; 6        ; DAC_DB[12]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L24      ; 359        ; 6        ; DAC_DB[13]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L25      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L26      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L27      ; 358        ; 6        ; ADC_DB[11]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L28      ; 357        ; 6        ; ADC_DB[10]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 34         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 33         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 46         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; KEY[1]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; KEY[0]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M25      ; 356        ; 6        ; DAC_WRT_B                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M26      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 354        ; 6        ; DAC_DA[10]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M28      ; 353        ; 6        ; DAC_DA[11]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 44         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; KEY[2]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; ADC_DA[9]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 351        ; 6        ; ADC_DA[8]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; LEDG[6]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P2       ; 52         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 61         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ; 58         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P8       ; 60         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; ADC_DA[5]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; ADC_DA[7]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ; 345        ; 6        ; ADC_DA[6]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P27      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 349        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; ADC_DA[4]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R22      ; 332        ; 5        ; ADC_DA[3]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R23      ; 331        ; 5        ; ADC_DA[2]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R24      ; 330        ; 5        ; KEY[3]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R25      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 329        ; 5        ; ADC_DB[7]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R28      ; 328        ; 5        ; ADC_DB[6]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T8       ; 100        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; ADC_DA[1]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 324        ; 5        ; ADC_DA[0]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; ADC_OEB_A                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T26      ; 322        ; 5        ; ADC_OEB_B                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U7       ; 103        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U8       ; 104        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 313        ; 5        ; ADC_DB[1]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U23      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U24      ; 316        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U25      ; 315        ; 5        ; ADC_DA[13]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U26      ; 314        ; 5        ; ADC_DA[12]                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U27      ; 318        ; 5        ; ADC_DB[5]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U28      ; 317        ; 5        ; ADC_DB[4]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 108        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V6       ; 107        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V7       ; 110        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V8       ; 109        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 312        ; 5        ; ADC_DB[0]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V23      ; 309        ; 5        ; ADC_CLK_B                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V24      ; 308        ; 5        ; ADC_CLK_A                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V25      ; 307        ; 5        ; ADC_DB[9]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V26      ; 306        ; 5        ; ADC_DB[8]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V27      ; 304        ; 5        ; ADC_DB[3]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V28      ; 303        ; 5        ; ADC_DB[2]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 112        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W4       ; 111        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W8       ; 116        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 321        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W26      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W27      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W28      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; clock_50                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y4       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y5       ; 114        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y6       ; 113        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y7       ; 117        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 198        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 250        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 249        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y23      ; 288        ; 5        ; SW[17]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 287        ; 5        ; SW[16]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y26      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                          ;
+--------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node           ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                      ; Library Name ;
+--------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------+--------------+
; |d2_exam_top                         ; 402 (62)    ; 301 (62)                  ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 114  ; 0            ; 101 (0)      ; 88 (45)           ; 213 (18)         ; |d2_exam_top                                                             ; work         ;
;    |MER_device:bbx_mer15|            ; 235 (197)   ; 156 (120)                 ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 71 (69)      ; 24 (6)            ; 140 (122)        ; |d2_exam_top|MER_device:bbx_mer15                                        ; work         ;
;       |delay_chain:dc_I|             ; 36 (36)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 18 (18)          ; |d2_exam_top|MER_device:bbx_mer15|delay_chain:dc_I                       ; work         ;
;       |lpm_mult:Mult0|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |d2_exam_top|MER_device:bbx_mer15|lpm_mult:Mult0                         ; work         ;
;          |mult_v9t:auto_generated|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |d2_exam_top|MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated ; work         ;
;       |lpm_mult:Mult1|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |d2_exam_top|MER_device:bbx_mer15|lpm_mult:Mult1                         ; work         ;
;          |mult_66t:auto_generated|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |d2_exam_top|MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated ; work         ;
;       |lpm_mult:Mult2|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |d2_exam_top|MER_device:bbx_mer15|lpm_mult:Mult2                         ; work         ;
;          |mult_46t:auto_generated|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |d2_exam_top|MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated ; work         ;
;       |mapper:C1_map|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |d2_exam_top|MER_device:bbx_mer15|mapper:C1_map                          ; work         ;
;       |mapper:C2_map|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |d2_exam_top|MER_device:bbx_mer15|mapper:C2_map                          ; work         ;
;    |clk_gen:clk_gen_mod|             ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 5 (5)            ; |d2_exam_top|clk_gen:clk_gen_mod                                         ; work         ;
;    |lfsr_22_max:lfsr_data_mod|       ; 26 (26)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 21 (21)          ; |d2_exam_top|lfsr_22_max:lfsr_data_mod                                   ; work         ;
;    |mapper_16_qam:mapper_16_qam_mod| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |d2_exam_top|mapper_16_qam:mapper_16_qam_mod                             ; work         ;
;    |ref_level_gen:ref_level_gen_mod| ; 53 (53)     ; 53 (53)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 36 (36)          ; |d2_exam_top|ref_level_gen:ref_level_gen_mod                             ; work         ;
;    |slicer_4_ask:slicer_4_ask_mod|   ; 61 (61)     ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 38 (38)          ; |d2_exam_top|slicer_4_ask:slicer_4_ask_mod                               ; work         ;
+--------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                        ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; LEDG[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[8]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[9]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[10]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[11]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[12]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[13]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[14]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[15]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[16]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[17]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_DA[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_DA[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_DA[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_DA[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_DA[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_DA[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_DA[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_DA[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_DA[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_DA[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_DA[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_DA[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_DA[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_DA[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_DB[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_DB[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_DB[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_DB[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_DB[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_DB[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_DB[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_DB[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_DB[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_DB[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_DB[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_DB[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_DB[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_DB[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_CLK_A  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_CLK_B  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_OEB_A  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_OEB_B  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_CLK_A  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_CLK_B  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_MODE   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_WRT_A  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_WRT_B  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_DB[0]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_DB[13] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ADC_DB[12] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ADC_DB[11] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_DB[10] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_DB[9]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_DB[8]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_DB[7]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_DB[6]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_DB[5]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ADC_DB[4]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_DB[3]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_DB[2]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_DB[1]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; KEY[0]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; KEY[1]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; KEY[2]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; KEY[3]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[0]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[1]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[2]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[3]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SW[4]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[5]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SW[6]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SW[7]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[8]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[9]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SW[10]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[11]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[12]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[13]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[14]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SW[15]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[16]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SW[17]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ADC_DA[0]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_DA[13] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ADC_DA[12] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ADC_DA[11] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ADC_DA[10] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_DA[9]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ADC_DA[8]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_DA[7]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_DA[6]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ADC_DA[5]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ADC_DA[4]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_DA[3]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_DA[2]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_DA[1]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; clock_50   ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+------------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                       ;
+--------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                    ; Pad To Core Index ; Setting ;
+--------------------------------------------------------+-------------------+---------+
; ADC_DB[0]                                              ;                   ;         ;
;      - registered_ADC_B[0]~feeder                      ; 0                 ; 6       ;
; ADC_DB[13]                                             ;                   ;         ;
;      - registered_ADC_B[13]~feeder                     ; 1                 ; 6       ;
; ADC_DB[12]                                             ;                   ;         ;
;      - registered_ADC_B[12]~feeder                     ; 1                 ; 6       ;
; ADC_DB[11]                                             ;                   ;         ;
;      - registered_ADC_B[11]~feeder                     ; 0                 ; 6       ;
; ADC_DB[10]                                             ;                   ;         ;
;      - registered_ADC_B[10]~feeder                     ; 0                 ; 6       ;
; ADC_DB[9]                                              ;                   ;         ;
;      - registered_ADC_B[9]~feeder                      ; 0                 ; 6       ;
; ADC_DB[8]                                              ;                   ;         ;
;      - registered_ADC_B[8]~feeder                      ; 0                 ; 6       ;
; ADC_DB[7]                                              ;                   ;         ;
;      - registered_ADC_B[7]~feeder                      ; 0                 ; 6       ;
; ADC_DB[6]                                              ;                   ;         ;
;      - registered_ADC_B[6]~feeder                      ; 0                 ; 6       ;
; ADC_DB[5]                                              ;                   ;         ;
;      - registered_ADC_B[5]                             ; 1                 ; 6       ;
; ADC_DB[4]                                              ;                   ;         ;
;      - registered_ADC_B[4]~feeder                      ; 0                 ; 6       ;
; ADC_DB[3]                                              ;                   ;         ;
;      - registered_ADC_B[3]~feeder                      ; 0                 ; 6       ;
; ADC_DB[2]                                              ;                   ;         ;
;      - registered_ADC_B[2]~feeder                      ; 0                 ; 6       ;
; ADC_DB[1]                                              ;                   ;         ;
;      - registered_ADC_B[1]~feeder                      ; 0                 ; 6       ;
; KEY[0]                                                 ;                   ;         ;
;      - clk_gen:clk_gen_mod|sys_clk                     ; 1                 ; 6       ;
;      - clk_gen:clk_gen_mod|down_count[1]               ; 1                 ; 6       ;
;      - clk_gen:clk_gen_mod|down_count[2]               ; 1                 ; 6       ;
;      - clk_gen:clk_gen_mod|down_count[3]               ; 1                 ; 6       ;
;      - clk_gen:clk_gen_mod|down_count[4]               ; 1                 ; 6       ;
;      - ref_level_gen:ref_level_gen_mod|acc_full[17]    ; 1                 ; 6       ;
;      - ref_level_gen:ref_level_gen_mod|acc_full[16]    ; 1                 ; 6       ;
;      - ref_level_gen:ref_level_gen_mod|acc_full[15]    ; 1                 ; 6       ;
;      - ref_level_gen:ref_level_gen_mod|acc_full[14]    ; 1                 ; 6       ;
;      - ref_level_gen:ref_level_gen_mod|acc_full[13]    ; 1                 ; 6       ;
;      - ref_level_gen:ref_level_gen_mod|acc_full[12]    ; 1                 ; 6       ;
;      - ref_level_gen:ref_level_gen_mod|acc_full[11]    ; 1                 ; 6       ;
;      - ref_level_gen:ref_level_gen_mod|acc_full[10]    ; 1                 ; 6       ;
;      - ref_level_gen:ref_level_gen_mod|acc_full[9]     ; 1                 ; 6       ;
;      - ref_level_gen:ref_level_gen_mod|acc_full[8]     ; 1                 ; 6       ;
;      - ref_level_gen:ref_level_gen_mod|acc_full[7]     ; 1                 ; 6       ;
;      - ref_level_gen:ref_level_gen_mod|acc_full[6]     ; 1                 ; 6       ;
;      - ref_level_gen:ref_level_gen_mod|acc_full[5]     ; 1                 ; 6       ;
;      - ref_level_gen:ref_level_gen_mod|acc_full[4]     ; 1                 ; 6       ;
;      - ref_level_gen:ref_level_gen_mod|acc_full[3]     ; 1                 ; 6       ;
;      - ref_level_gen:ref_level_gen_mod|acc_full[2]     ; 1                 ; 6       ;
;      - ref_level_gen:ref_level_gen_mod|acc_full[1]     ; 1                 ; 6       ;
;      - ref_level_gen:ref_level_gen_mod|acc_full[0]     ; 1                 ; 6       ;
;      - lfsr_22_max:lfsr_data_mod|fb_reg[0]             ; 1                 ; 6       ;
;      - lfsr_22_max:lfsr_data_mod|fb_reg[1]             ; 1                 ; 6       ;
;      - lfsr_22_max:lfsr_data_mod|fb_reg[3]             ; 1                 ; 6       ;
;      - lfsr_22_max:lfsr_data_mod|fb_reg[2]             ; 1                 ; 6       ;
;      - lfsr_22_max:lfsr_data_mod|fb_reg[21]            ; 1                 ; 6       ;
;      - clk_gen:clk_gen_mod|down_count[0]               ; 1                 ; 6       ;
;      - ref_level_gen:ref_level_gen_mod|ref_level[17]   ; 1                 ; 6       ;
;      - ref_level_gen:ref_level_gen_mod|ref_level[16]   ; 1                 ; 6       ;
;      - ref_level_gen:ref_level_gen_mod|ref_level[15]   ; 1                 ; 6       ;
;      - ref_level_gen:ref_level_gen_mod|ref_level[14]   ; 1                 ; 6       ;
;      - ref_level_gen:ref_level_gen_mod|ref_level[13]   ; 1                 ; 6       ;
;      - ref_level_gen:ref_level_gen_mod|ref_level[12]   ; 1                 ; 6       ;
;      - ref_level_gen:ref_level_gen_mod|ref_level[11]   ; 1                 ; 6       ;
;      - ref_level_gen:ref_level_gen_mod|ref_level[10]   ; 1                 ; 6       ;
;      - ref_level_gen:ref_level_gen_mod|ref_level[9]    ; 1                 ; 6       ;
;      - ref_level_gen:ref_level_gen_mod|ref_level[8]    ; 1                 ; 6       ;
;      - ref_level_gen:ref_level_gen_mod|ref_level[7]    ; 1                 ; 6       ;
;      - ref_level_gen:ref_level_gen_mod|ref_level[6]    ; 1                 ; 6       ;
;      - ref_level_gen:ref_level_gen_mod|ref_level[5]    ; 1                 ; 6       ;
;      - ref_level_gen:ref_level_gen_mod|ref_level[4]    ; 1                 ; 6       ;
;      - ref_level_gen:ref_level_gen_mod|ref_level[3]    ; 1                 ; 6       ;
;      - ref_level_gen:ref_level_gen_mod|ref_level[2]    ; 1                 ; 6       ;
;      - ref_level_gen:ref_level_gen_mod|ref_level[0]    ; 1                 ; 6       ;
;      - ref_level_gen:ref_level_gen_mod|ref_level[1]    ; 1                 ; 6       ;
;      - lfsr_22_max:lfsr_data_mod|fb_reg[20]            ; 1                 ; 6       ;
;      - lfsr_22_max:lfsr_data_mod|fb_reg[19]            ; 1                 ; 6       ;
;      - lfsr_22_max:lfsr_data_mod|fb_reg[18]            ; 1                 ; 6       ;
;      - ref_level_gen:ref_level_gen_mod|dec_var_abs[16] ; 1                 ; 6       ;
;      - ref_level_gen:ref_level_gen_mod|dec_var_abs[15] ; 1                 ; 6       ;
;      - ref_level_gen:ref_level_gen_mod|dec_var_abs[14] ; 1                 ; 6       ;
;      - ref_level_gen:ref_level_gen_mod|dec_var_abs[13] ; 1                 ; 6       ;
;      - ref_level_gen:ref_level_gen_mod|dec_var_abs[12] ; 1                 ; 6       ;
;      - ref_level_gen:ref_level_gen_mod|dec_var_abs[11] ; 1                 ; 6       ;
;      - ref_level_gen:ref_level_gen_mod|dec_var_abs[10] ; 1                 ; 6       ;
;      - ref_level_gen:ref_level_gen_mod|dec_var_abs[9]  ; 1                 ; 6       ;
;      - ref_level_gen:ref_level_gen_mod|dec_var_abs[8]  ; 1                 ; 6       ;
;      - ref_level_gen:ref_level_gen_mod|dec_var_abs[7]  ; 1                 ; 6       ;
;      - ref_level_gen:ref_level_gen_mod|dec_var_abs[6]  ; 1                 ; 6       ;
;      - ref_level_gen:ref_level_gen_mod|dec_var_abs[5]  ; 1                 ; 6       ;
;      - ref_level_gen:ref_level_gen_mod|dec_var_abs[4]  ; 1                 ; 6       ;
;      - ref_level_gen:ref_level_gen_mod|dec_var_abs[3]  ; 1                 ; 6       ;
;      - ref_level_gen:ref_level_gen_mod|dec_var_abs[2]  ; 1                 ; 6       ;
;      - ref_level_gen:ref_level_gen_mod|dec_var_abs[1]  ; 1                 ; 6       ;
;      - ref_level_gen:ref_level_gen_mod|dec_var_abs[0]  ; 1                 ; 6       ;
;      - lfsr_22_max:lfsr_data_mod|fb_reg[17]            ; 1                 ; 6       ;
;      - lfsr_22_max:lfsr_data_mod|fb_reg[16]            ; 1                 ; 6       ;
;      - lfsr_22_max:lfsr_data_mod|fb_reg[15]            ; 1                 ; 6       ;
;      - lfsr_22_max:lfsr_data_mod|fb_reg[14]            ; 1                 ; 6       ;
;      - lfsr_22_max:lfsr_data_mod|fb_reg[13]            ; 1                 ; 6       ;
;      - lfsr_22_max:lfsr_data_mod|fb_reg[12]            ; 1                 ; 6       ;
;      - lfsr_22_max:lfsr_data_mod|fb_reg[11]            ; 1                 ; 6       ;
;      - lfsr_22_max:lfsr_data_mod|fb_reg[10]            ; 1                 ; 6       ;
;      - lfsr_22_max:lfsr_data_mod|fb_reg[9]             ; 1                 ; 6       ;
;      - lfsr_22_max:lfsr_data_mod|fb_reg[8]             ; 1                 ; 6       ;
;      - lfsr_22_max:lfsr_data_mod|fb_reg[7]             ; 1                 ; 6       ;
;      - lfsr_22_max:lfsr_data_mod|fb_reg[6]             ; 1                 ; 6       ;
;      - lfsr_22_max:lfsr_data_mod|fb_reg[5]             ; 1                 ; 6       ;
;      - lfsr_22_max:lfsr_data_mod|fb_reg[4]             ; 1                 ; 6       ;
;      - LEDG[0]~output                                  ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_1[0]                     ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_3[0]                     ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_2[0]                     ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|sum_I[17]                  ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|sum_I[18]                  ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|sum_I[19]                  ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|sum_I[20]                  ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|sum_I[21]                  ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|sum_I[22]                  ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|sum_I[23]                  ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|sum_I[24]                  ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|sum_I[25]                  ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|sum_I[26]                  ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|sum_I[27]                  ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|sum_I[28]                  ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|sum_I[29]                  ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|sum_I[30]                  ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|sum_I[31]                  ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|sum_I[32]                  ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|sum_I[33]                  ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|sum_I[34]                  ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|sum_I[17]~54               ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|delay_I~0                  ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|delay_I~1                  ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|delay_I~2                  ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|delay_I~3                  ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|delay_I~4                  ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|delay_I~5                  ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|delay_I~6                  ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|delay_I~7                  ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|delay_I~8                  ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|delay_I~9                  ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|delay_I~10                 ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|delay_I~11                 ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|delay_I~12                 ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|delay_I~13                 ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|delay_I~14                 ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|delay_I~15                 ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|delay_I~16                 ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|delay_I~17                 ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|delay_I~18                 ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|delay_I~19                 ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|delay_I~20                 ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|delay_I~21                 ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|delay_I~22                 ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|delay_I~23                 ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|delay_I~24                 ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|delay_I~25                 ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|delay_I~26                 ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|delay_I~27                 ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|delay_I~28                 ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|delay_I~29                 ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|delay_I~30                 ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|delay_I~31                 ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|delay_I~32                 ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|delay_I~33                 ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|delay_I~34                 ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|delay_I~35                 ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|delay_I~36                 ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|delay_I~37                 ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|delay_I~38                 ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|delay_I~39                 ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|delay_I~40                 ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|delay_I~41                 ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|delay_I~42                 ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|delay_I~43                 ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|delay_I~44                 ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|delay_I~45                 ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|delay_I~46                 ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|delay_I~47                 ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|delay_I~48                 ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|delay_I~49                 ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|delay_I~50                 ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|delay_I~51                 ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|delay_I~52                 ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|delay_I~53                 ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_1~1                      ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_1~2                      ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_1~3                      ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_1~4                      ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_3~1                      ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_3~2                      ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_3~3                      ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_3~4                      ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_2~1                      ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_2~2                      ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_2~3                      ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_2~4                      ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_1~5                      ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_1~6                      ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_3~5                      ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_2~5                      ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_2~6                      ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_1~7                      ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_1~8                      ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_3~6                      ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_2~7                      ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_2~8                      ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_1~9                      ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_1~10                     ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_3~7                      ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_2~9                      ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_2~10                     ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_1~11                     ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_1~12                     ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_3~8                      ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_2~11                     ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_2~12                     ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_1~13                     ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_1~14                     ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_3~9                      ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_2~13                     ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_2~14                     ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_1~15                     ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_3~10                     ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_2~15                     ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_2~16                     ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_1~16                     ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_3~11                     ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_2~17                     ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_2~18                     ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_1~17                     ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_3~12                     ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_2~19                     ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_2~20                     ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_1~18                     ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_3~13                     ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_2~21                     ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_1~19                     ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_3~14                     ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_1~20                     ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_3~15                     ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_1~21                     ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_3~16                     ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_3~17                     ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_3~18                     ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_3~19                     ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_3~20                     ; 1                 ; 6       ;
;      - MER_device:bbx_mer15|q_3~21                     ; 1                 ; 6       ;
; KEY[1]                                                 ;                   ;         ;
;      - LEDG[1]~output                                  ; 0                 ; 6       ;
; KEY[2]                                                 ;                   ;         ;
;      - LEDG[2]~output                                  ; 0                 ; 6       ;
; KEY[3]                                                 ;                   ;         ;
;      - LEDG[3]~output                                  ; 0                 ; 6       ;
; SW[0]                                                  ;                   ;         ;
;      - LEDR[0]~output                                  ; 0                 ; 6       ;
; SW[1]                                                  ;                   ;         ;
;      - LEDR[1]~output                                  ; 0                 ; 6       ;
; SW[2]                                                  ;                   ;         ;
;      - LEDR[2]~output                                  ; 0                 ; 6       ;
; SW[3]                                                  ;                   ;         ;
;      - LEDR[3]~output                                  ; 1                 ; 6       ;
; SW[4]                                                  ;                   ;         ;
;      - LEDR[4]~output                                  ; 0                 ; 6       ;
; SW[5]                                                  ;                   ;         ;
;      - LEDR[5]~output                                  ; 1                 ; 6       ;
; SW[6]                                                  ;                   ;         ;
;      - LEDR[6]~output                                  ; 1                 ; 6       ;
; SW[7]                                                  ;                   ;         ;
;      - LEDR[7]~output                                  ; 0                 ; 6       ;
; SW[8]                                                  ;                   ;         ;
;      - LEDR[8]~output                                  ; 0                 ; 6       ;
; SW[9]                                                  ;                   ;         ;
;      - LEDR[9]~output                                  ; 1                 ; 6       ;
; SW[10]                                                 ;                   ;         ;
;      - LEDR[10]~output                                 ; 0                 ; 6       ;
; SW[11]                                                 ;                   ;         ;
;      - LEDR[11]~output                                 ; 0                 ; 6       ;
; SW[12]                                                 ;                   ;         ;
;      - LEDR[12]~output                                 ; 0                 ; 6       ;
; SW[13]                                                 ;                   ;         ;
;      - LEDR[13]~output                                 ; 0                 ; 6       ;
; SW[14]                                                 ;                   ;         ;
;      - LEDR[14]~output                                 ; 1                 ; 6       ;
; SW[15]                                                 ;                   ;         ;
;      - LEDR[15]~output                                 ; 0                 ; 6       ;
; SW[16]                                                 ;                   ;         ;
;      - LEDR[16]~output                                 ; 0                 ; 6       ;
; SW[17]                                                 ;                   ;         ;
;      - LEDR[17]~output                                 ; 1                 ; 6       ;
; ADC_DA[0]                                              ;                   ;         ;
;      - registered_ADC_A[0]~feeder                      ; 0                 ; 6       ;
; ADC_DA[13]                                             ;                   ;         ;
;      - registered_ADC_A[13]~feeder                     ; 1                 ; 6       ;
; ADC_DA[12]                                             ;                   ;         ;
;      - registered_ADC_A[12]                            ; 1                 ; 6       ;
; ADC_DA[11]                                             ;                   ;         ;
;      - registered_ADC_A[11]~feeder                     ; 1                 ; 6       ;
; ADC_DA[10]                                             ;                   ;         ;
;      - registered_ADC_A[10]~feeder                     ; 0                 ; 6       ;
; ADC_DA[9]                                              ;                   ;         ;
;      - registered_ADC_A[9]~feeder                      ; 1                 ; 6       ;
; ADC_DA[8]                                              ;                   ;         ;
;      - registered_ADC_A[8]~feeder                      ; 0                 ; 6       ;
; ADC_DA[7]                                              ;                   ;         ;
;      - registered_ADC_A[7]~feeder                      ; 0                 ; 6       ;
; ADC_DA[6]                                              ;                   ;         ;
;      - registered_ADC_A[6]                             ; 1                 ; 6       ;
; ADC_DA[5]                                              ;                   ;         ;
;      - registered_ADC_A[5]~feeder                      ; 1                 ; 6       ;
; ADC_DA[4]                                              ;                   ;         ;
;      - registered_ADC_A[4]~feeder                      ; 0                 ; 6       ;
; ADC_DA[3]                                              ;                   ;         ;
;      - registered_ADC_A[3]~feeder                      ; 0                 ; 6       ;
; ADC_DA[2]                                              ;                   ;         ;
;      - registered_ADC_A[2]                             ; 0                 ; 6       ;
; ADC_DA[1]                                              ;                   ;         ;
;      - registered_ADC_A[1]~feeder                      ; 1                 ; 6       ;
; clock_50                                               ;                   ;         ;
+--------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                        ;
+-----------------------------------+-------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                              ; Location          ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------+-------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; KEY[0]                            ; PIN_M23           ; 221     ; Async. clear, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; MER_device:bbx_mer15|sum_I[17]~54 ; LCCOMB_X45_Y42_N0 ; 57      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; clk_gen:clk_gen_mod|Equal3~1      ; LCCOMB_X45_Y42_N6 ; 143     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; clk_gen:clk_gen_mod|Equal3~1      ; LCCOMB_X45_Y42_N6 ; 36      ; Clock                                 ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; clk_gen:clk_gen_mod|sys_clk       ; FF_X114_Y37_N15   ; 262     ; Clock                                 ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; clock_50                          ; PIN_Y2            ; 4       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; clock_50                          ; PIN_Y2            ; 3       ; Clock                                 ; yes    ; Global Clock         ; GCLK4            ; --                        ;
+-----------------------------------+-------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                             ;
+------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                         ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk_gen:clk_gen_mod|Equal3~1 ; LCCOMB_X45_Y42_N6 ; 36      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; clk_gen:clk_gen_mod|sys_clk  ; FF_X114_Y37_N15   ; 262     ; 12                                   ; Global Clock         ; GCLK6            ; --                        ;
; clock_50                     ; PIN_Y2            ; 3       ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
+------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                           ;
+---------------------------------------------------------------------------------+---------+
; Name                                                                            ; Fan-Out ;
+---------------------------------------------------------------------------------+---------+
; KEY[0]~input                                                                    ; 221     ;
; clk_gen:clk_gen_mod|Equal3~1                                                    ; 142     ;
; MER_device:bbx_mer15|sum_I[17]~54                                               ; 57      ;
; lfsr_22_max:lfsr_data_mod|fb_reg[1]                                             ; 17      ;
; MER_device:bbx_mer15|q_1[0]                                                     ; 11      ;
; MER_device:bbx_mer15|q_3[0]                                                     ; 10      ;
; clk_gen:clk_gen_mod|sys_clk                                                     ; 7       ;
; MER_device:bbx_mer15|mapper:C1_map|Mux15~0                                      ; 5       ;
; MER_device:bbx_mer15|mapper:C2_map|Mux16~0                                      ; 5       ;
; MER_device:bbx_mer15|delay_chain:dc_I|d[1][4]                                   ; 5       ;
; MER_device:bbx_mer15|delay_chain:dc_I|d[1][17]                                  ; 4       ;
; MER_device:bbx_mer15|delay_chain:dc_I|d[1][16]                                  ; 4       ;
; MER_device:bbx_mer15|delay_chain:dc_I|d[1][15]                                  ; 4       ;
; MER_device:bbx_mer15|delay_chain:dc_I|d[1][14]                                  ; 4       ;
; MER_device:bbx_mer15|delay_chain:dc_I|d[1][13]                                  ; 4       ;
; MER_device:bbx_mer15|delay_chain:dc_I|d[1][12]                                  ; 4       ;
; MER_device:bbx_mer15|delay_chain:dc_I|d[1][11]                                  ; 4       ;
; MER_device:bbx_mer15|delay_chain:dc_I|d[1][10]                                  ; 4       ;
; MER_device:bbx_mer15|delay_chain:dc_I|d[1][9]                                   ; 4       ;
; MER_device:bbx_mer15|delay_chain:dc_I|d[1][8]                                   ; 4       ;
; MER_device:bbx_mer15|delay_chain:dc_I|d[1][7]                                   ; 4       ;
; MER_device:bbx_mer15|delay_chain:dc_I|d[1][6]                                   ; 4       ;
; MER_device:bbx_mer15|delay_chain:dc_I|d[1][5]                                   ; 4       ;
; MER_device:bbx_mer15|delay_chain:dc_I|d[1][3]                                   ; 4       ;
; MER_device:bbx_mer15|delay_chain:dc_I|d[1][2]                                   ; 4       ;
; MER_device:bbx_mer15|delay_chain:dc_I|d[1][1]                                   ; 4       ;
; MER_device:bbx_mer15|delay_chain:dc_I|d[1][0]                                   ; 4       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_out2~DATAOUT31  ; 4       ;
; lfsr_22_max:lfsr_data_mod|fb_reg[0]                                             ; 4       ;
; clock_50~input                                                                  ; 3       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_out2~DATAOUT32  ; 3       ;
; lfsr_22_max:lfsr_data_mod|fb_reg[1]~_wirecell                                   ; 3       ;
; ref_level_gen:ref_level_gen_mod|ref_level[0]                                    ; 3       ;
; MER_device:bbx_mer15|delay_I~53                                                 ; 2       ;
; MER_device:bbx_mer15|delay_I~52                                                 ; 2       ;
; MER_device:bbx_mer15|delay_I~51                                                 ; 2       ;
; MER_device:bbx_mer15|delay_I~50                                                 ; 2       ;
; MER_device:bbx_mer15|delay_I~49                                                 ; 2       ;
; MER_device:bbx_mer15|delay_I~48                                                 ; 2       ;
; MER_device:bbx_mer15|delay_I~47                                                 ; 2       ;
; MER_device:bbx_mer15|delay_I~46                                                 ; 2       ;
; MER_device:bbx_mer15|delay_I~45                                                 ; 2       ;
; MER_device:bbx_mer15|delay_I~44                                                 ; 2       ;
; MER_device:bbx_mer15|delay_I~43                                                 ; 2       ;
; MER_device:bbx_mer15|delay_I~42                                                 ; 2       ;
; MER_device:bbx_mer15|delay_I~41                                                 ; 2       ;
; MER_device:bbx_mer15|delay_I~40                                                 ; 2       ;
; MER_device:bbx_mer15|delay_I~39                                                 ; 2       ;
; MER_device:bbx_mer15|delay_I~38                                                 ; 2       ;
; MER_device:bbx_mer15|delay_I~37                                                 ; 2       ;
; MER_device:bbx_mer15|delay_I~36                                                 ; 2       ;
; MER_device:bbx_mer15|delay_I~35                                                 ; 2       ;
; MER_device:bbx_mer15|delay_I~34                                                 ; 2       ;
; MER_device:bbx_mer15|delay_I~33                                                 ; 2       ;
; MER_device:bbx_mer15|delay_I~32                                                 ; 2       ;
; MER_device:bbx_mer15|delay_I~31                                                 ; 2       ;
; MER_device:bbx_mer15|delay_I~30                                                 ; 2       ;
; MER_device:bbx_mer15|delay_I~29                                                 ; 2       ;
; MER_device:bbx_mer15|delay_I~28                                                 ; 2       ;
; MER_device:bbx_mer15|delay_I~27                                                 ; 2       ;
; MER_device:bbx_mer15|delay_I~26                                                 ; 2       ;
; MER_device:bbx_mer15|delay_I~25                                                 ; 2       ;
; MER_device:bbx_mer15|delay_I~24                                                 ; 2       ;
; MER_device:bbx_mer15|delay_I~23                                                 ; 2       ;
; MER_device:bbx_mer15|delay_I~22                                                 ; 2       ;
; MER_device:bbx_mer15|delay_I~21                                                 ; 2       ;
; MER_device:bbx_mer15|delay_I~20                                                 ; 2       ;
; MER_device:bbx_mer15|delay_I~19                                                 ; 2       ;
; MER_device:bbx_mer15|q_2[20]                                                    ; 2       ;
; MER_device:bbx_mer15|q_2[19]                                                    ; 2       ;
; MER_device:bbx_mer15|q_2[10]                                                    ; 2       ;
; MER_device:bbx_mer15|q_3[20]                                                    ; 2       ;
; MER_device:bbx_mer15|q_3[19]                                                    ; 2       ;
; MER_device:bbx_mer15|q_3[1]                                                     ; 2       ;
; MER_device:bbx_mer15|q_1[20]                                                    ; 2       ;
; MER_device:bbx_mer15|q_1[19]                                                    ; 2       ;
; MER_device:bbx_mer15|q_1[6]                                                     ; 2       ;
; MER_device:bbx_mer15|delay_I~0                                                  ; 2       ;
; MER_device:bbx_mer15|delay_I[0][0]~_Duplicate_1                                 ; 2       ;
; MER_device:bbx_mer15|q_2[0]                                                     ; 2       ;
; lfsr_22_max:lfsr_data_mod|fb_reg[19]                                            ; 2       ;
; slicer_4_ask:slicer_4_ask_mod|LessThan1~4                                       ; 2       ;
; ref_level_gen:ref_level_gen_mod|ref_level[1]                                    ; 2       ;
; ref_level_gen:ref_level_gen_mod|ref_level[2]                                    ; 2       ;
; ref_level_gen:ref_level_gen_mod|ref_level[3]                                    ; 2       ;
; ref_level_gen:ref_level_gen_mod|ref_level[4]                                    ; 2       ;
; ref_level_gen:ref_level_gen_mod|ref_level[5]                                    ; 2       ;
; ref_level_gen:ref_level_gen_mod|ref_level[6]                                    ; 2       ;
; ref_level_gen:ref_level_gen_mod|ref_level[7]                                    ; 2       ;
; ref_level_gen:ref_level_gen_mod|ref_level[8]                                    ; 2       ;
; ref_level_gen:ref_level_gen_mod|ref_level[9]                                    ; 2       ;
; ref_level_gen:ref_level_gen_mod|ref_level[10]                                   ; 2       ;
; ref_level_gen:ref_level_gen_mod|ref_level[11]                                   ; 2       ;
; ref_level_gen:ref_level_gen_mod|ref_level[12]                                   ; 2       ;
; ref_level_gen:ref_level_gen_mod|ref_level[13]                                   ; 2       ;
; ref_level_gen:ref_level_gen_mod|ref_level[14]                                   ; 2       ;
; ref_level_gen:ref_level_gen_mod|ref_level[15]                                   ; 2       ;
; ref_level_gen:ref_level_gen_mod|ref_level[16]                                   ; 2       ;
; ref_level_gen:ref_level_gen_mod|ref_level[17]                                   ; 2       ;
; clk_gen:clk_gen_mod|down_count[0]                                               ; 2       ;
; Equal0~0                                                                        ; 2       ;
; ref_level_gen:ref_level_gen_mod|acc_full[1]                                     ; 2       ;
; ref_level_gen:ref_level_gen_mod|acc_full[0]                                     ; 2       ;
; ref_level_gen:ref_level_gen_mod|acc_full[2]                                     ; 2       ;
; ref_level_gen:ref_level_gen_mod|acc_full[3]                                     ; 2       ;
; ref_level_gen:ref_level_gen_mod|acc_full[4]                                     ; 2       ;
; ref_level_gen:ref_level_gen_mod|acc_full[5]                                     ; 2       ;
; ref_level_gen:ref_level_gen_mod|acc_full[6]                                     ; 2       ;
; ref_level_gen:ref_level_gen_mod|acc_full[7]                                     ; 2       ;
; ref_level_gen:ref_level_gen_mod|acc_full[8]                                     ; 2       ;
; ref_level_gen:ref_level_gen_mod|acc_full[9]                                     ; 2       ;
; ref_level_gen:ref_level_gen_mod|acc_full[10]                                    ; 2       ;
; ref_level_gen:ref_level_gen_mod|acc_full[11]                                    ; 2       ;
; ref_level_gen:ref_level_gen_mod|acc_full[12]                                    ; 2       ;
; ref_level_gen:ref_level_gen_mod|acc_full[13]                                    ; 2       ;
; ref_level_gen:ref_level_gen_mod|acc_full[14]                                    ; 2       ;
; ref_level_gen:ref_level_gen_mod|acc_full[15]                                    ; 2       ;
; ref_level_gen:ref_level_gen_mod|acc_full[16]                                    ; 2       ;
; ref_level_gen:ref_level_gen_mod|acc_full[17]                                    ; 2       ;
; slicer_4_ask:slicer_4_ask_mod|LessThan0~34                                      ; 2       ;
; clk_gen:clk_gen_mod|down_count[4]                                               ; 2       ;
; clk_gen:clk_gen_mod|down_count[3]                                               ; 2       ;
; clk_gen:clk_gen_mod|down_count[2]                                               ; 2       ;
; clk_gen:clk_gen_mod|down_count[1]                                               ; 2       ;
; ADC_DA[1]~input                                                                 ; 1       ;
; ADC_DA[2]~input                                                                 ; 1       ;
; ADC_DA[3]~input                                                                 ; 1       ;
; ADC_DA[4]~input                                                                 ; 1       ;
; ADC_DA[5]~input                                                                 ; 1       ;
; ADC_DA[6]~input                                                                 ; 1       ;
; ADC_DA[7]~input                                                                 ; 1       ;
; ADC_DA[8]~input                                                                 ; 1       ;
; ADC_DA[9]~input                                                                 ; 1       ;
; ADC_DA[10]~input                                                                ; 1       ;
; ADC_DA[11]~input                                                                ; 1       ;
; ADC_DA[12]~input                                                                ; 1       ;
; ADC_DA[13]~input                                                                ; 1       ;
; ADC_DA[0]~input                                                                 ; 1       ;
; SW[17]~input                                                                    ; 1       ;
; SW[16]~input                                                                    ; 1       ;
; SW[15]~input                                                                    ; 1       ;
; SW[14]~input                                                                    ; 1       ;
; SW[13]~input                                                                    ; 1       ;
; SW[12]~input                                                                    ; 1       ;
; SW[11]~input                                                                    ; 1       ;
; SW[10]~input                                                                    ; 1       ;
; SW[9]~input                                                                     ; 1       ;
; SW[8]~input                                                                     ; 1       ;
; SW[7]~input                                                                     ; 1       ;
; SW[6]~input                                                                     ; 1       ;
; SW[5]~input                                                                     ; 1       ;
; SW[4]~input                                                                     ; 1       ;
; SW[3]~input                                                                     ; 1       ;
; SW[2]~input                                                                     ; 1       ;
; SW[1]~input                                                                     ; 1       ;
; SW[0]~input                                                                     ; 1       ;
; KEY[3]~input                                                                    ; 1       ;
; KEY[2]~input                                                                    ; 1       ;
; KEY[1]~input                                                                    ; 1       ;
; ADC_DB[1]~input                                                                 ; 1       ;
; ADC_DB[2]~input                                                                 ; 1       ;
; ADC_DB[3]~input                                                                 ; 1       ;
; ADC_DB[4]~input                                                                 ; 1       ;
; ADC_DB[5]~input                                                                 ; 1       ;
; ADC_DB[6]~input                                                                 ; 1       ;
; ADC_DB[7]~input                                                                 ; 1       ;
; ADC_DB[8]~input                                                                 ; 1       ;
; ADC_DB[9]~input                                                                 ; 1       ;
; ADC_DB[10]~input                                                                ; 1       ;
; ADC_DB[11]~input                                                                ; 1       ;
; ADC_DB[12]~input                                                                ; 1       ;
; ADC_DB[13]~input                                                                ; 1       ;
; ADC_DB[0]~input                                                                 ; 1       ;
; MER_device:bbx_mer15|q_3~21                                                     ; 1       ;
; MER_device:bbx_mer15|q_3~20                                                     ; 1       ;
; MER_device:bbx_mer15|q_3[2]                                                     ; 1       ;
; MER_device:bbx_mer15|q_3~19                                                     ; 1       ;
; MER_device:bbx_mer15|q_3[3]                                                     ; 1       ;
; MER_device:bbx_mer15|q_3~18                                                     ; 1       ;
; MER_device:bbx_mer15|q_3[4]                                                     ; 1       ;
; MER_device:bbx_mer15|q_3~17                                                     ; 1       ;
; MER_device:bbx_mer15|q_3[5]                                                     ; 1       ;
; MER_device:bbx_mer15|q_3~16                                                     ; 1       ;
; MER_device:bbx_mer15|q_3[6]                                                     ; 1       ;
; MER_device:bbx_mer15|q_1~21                                                     ; 1       ;
; MER_device:bbx_mer15|q_3~15                                                     ; 1       ;
; MER_device:bbx_mer15|q_3[7]                                                     ; 1       ;
; MER_device:bbx_mer15|q_1~20                                                     ; 1       ;
; MER_device:bbx_mer15|q_1[7]                                                     ; 1       ;
; MER_device:bbx_mer15|q_3~14                                                     ; 1       ;
; MER_device:bbx_mer15|q_3[8]                                                     ; 1       ;
; MER_device:bbx_mer15|q_1~19                                                     ; 1       ;
; MER_device:bbx_mer15|q_1[8]                                                     ; 1       ;
; MER_device:bbx_mer15|q_2~21                                                     ; 1       ;
; MER_device:bbx_mer15|q_3~13                                                     ; 1       ;
; MER_device:bbx_mer15|q_3[9]                                                     ; 1       ;
; MER_device:bbx_mer15|q_1~18                                                     ; 1       ;
; MER_device:bbx_mer15|q_1[9]                                                     ; 1       ;
; MER_device:bbx_mer15|q_2~20                                                     ; 1       ;
; MER_device:bbx_mer15|q_2~19                                                     ; 1       ;
; MER_device:bbx_mer15|q_2[1]                                                     ; 1       ;
; MER_device:bbx_mer15|q_3~12                                                     ; 1       ;
; MER_device:bbx_mer15|q_3[10]                                                    ; 1       ;
; MER_device:bbx_mer15|q_1~17                                                     ; 1       ;
; MER_device:bbx_mer15|q_1[10]                                                    ; 1       ;
; MER_device:bbx_mer15|q_2~18                                                     ; 1       ;
; MER_device:bbx_mer15|q_2[11]                                                    ; 1       ;
; MER_device:bbx_mer15|q_2~17                                                     ; 1       ;
; MER_device:bbx_mer15|q_2[2]                                                     ; 1       ;
; MER_device:bbx_mer15|q_3~11                                                     ; 1       ;
; MER_device:bbx_mer15|q_3[11]                                                    ; 1       ;
; MER_device:bbx_mer15|q_1~16                                                     ; 1       ;
; MER_device:bbx_mer15|q_1[11]                                                    ; 1       ;
; MER_device:bbx_mer15|q_2~16                                                     ; 1       ;
; MER_device:bbx_mer15|q_2[12]                                                    ; 1       ;
; MER_device:bbx_mer15|q_2~15                                                     ; 1       ;
; MER_device:bbx_mer15|q_2[3]                                                     ; 1       ;
; MER_device:bbx_mer15|q_3~10                                                     ; 1       ;
; MER_device:bbx_mer15|q_3[12]                                                    ; 1       ;
; MER_device:bbx_mer15|q_1~15                                                     ; 1       ;
; MER_device:bbx_mer15|q_1[12]                                                    ; 1       ;
; MER_device:bbx_mer15|q_2~14                                                     ; 1       ;
; MER_device:bbx_mer15|q_2[13]                                                    ; 1       ;
; MER_device:bbx_mer15|q_2~13                                                     ; 1       ;
; MER_device:bbx_mer15|q_2[4]                                                     ; 1       ;
; MER_device:bbx_mer15|q_3~9                                                      ; 1       ;
; MER_device:bbx_mer15|q_3[13]                                                    ; 1       ;
; MER_device:bbx_mer15|q_1~14                                                     ; 1       ;
; MER_device:bbx_mer15|q_1[13]                                                    ; 1       ;
; MER_device:bbx_mer15|q_1~13                                                     ; 1       ;
; MER_device:bbx_mer15|q_2~12                                                     ; 1       ;
; MER_device:bbx_mer15|q_2[14]                                                    ; 1       ;
; MER_device:bbx_mer15|q_2~11                                                     ; 1       ;
; MER_device:bbx_mer15|q_2[5]                                                     ; 1       ;
; MER_device:bbx_mer15|q_3~8                                                      ; 1       ;
; MER_device:bbx_mer15|q_3[14]                                                    ; 1       ;
; MER_device:bbx_mer15|q_1~12                                                     ; 1       ;
; MER_device:bbx_mer15|q_1[14]                                                    ; 1       ;
; MER_device:bbx_mer15|q_1~11                                                     ; 1       ;
; MER_device:bbx_mer15|q_1[1]                                                     ; 1       ;
; MER_device:bbx_mer15|q_2~10                                                     ; 1       ;
; MER_device:bbx_mer15|q_2[15]                                                    ; 1       ;
; MER_device:bbx_mer15|q_2~9                                                      ; 1       ;
; MER_device:bbx_mer15|q_2[6]                                                     ; 1       ;
; MER_device:bbx_mer15|q_3~7                                                      ; 1       ;
; MER_device:bbx_mer15|q_3[15]                                                    ; 1       ;
; MER_device:bbx_mer15|q_1~10                                                     ; 1       ;
; MER_device:bbx_mer15|q_1[15]                                                    ; 1       ;
; MER_device:bbx_mer15|q_1~9                                                      ; 1       ;
; MER_device:bbx_mer15|q_1[2]                                                     ; 1       ;
; MER_device:bbx_mer15|q_2~8                                                      ; 1       ;
; MER_device:bbx_mer15|q_2[16]                                                    ; 1       ;
; MER_device:bbx_mer15|q_2~7                                                      ; 1       ;
; MER_device:bbx_mer15|q_2[7]                                                     ; 1       ;
; MER_device:bbx_mer15|q_3~6                                                      ; 1       ;
; MER_device:bbx_mer15|q_3[16]                                                    ; 1       ;
; MER_device:bbx_mer15|q_1~8                                                      ; 1       ;
; MER_device:bbx_mer15|q_1[16]                                                    ; 1       ;
; MER_device:bbx_mer15|q_1~7                                                      ; 1       ;
; MER_device:bbx_mer15|q_1[3]                                                     ; 1       ;
; MER_device:bbx_mer15|q_2~6                                                      ; 1       ;
; MER_device:bbx_mer15|q_2[17]                                                    ; 1       ;
; MER_device:bbx_mer15|q_2~5                                                      ; 1       ;
; MER_device:bbx_mer15|q_2[8]                                                     ; 1       ;
; MER_device:bbx_mer15|q_3~5                                                      ; 1       ;
; MER_device:bbx_mer15|q_3[17]                                                    ; 1       ;
; MER_device:bbx_mer15|q_1~6                                                      ; 1       ;
; MER_device:bbx_mer15|q_1[17]                                                    ; 1       ;
; MER_device:bbx_mer15|q_1~5                                                      ; 1       ;
; MER_device:bbx_mer15|q_1[4]                                                     ; 1       ;
; MER_device:bbx_mer15|q_2~4                                                      ; 1       ;
; MER_device:bbx_mer15|q_2~3                                                      ; 1       ;
; MER_device:bbx_mer15|q_2~2                                                      ; 1       ;
; MER_device:bbx_mer15|q_2[18]                                                    ; 1       ;
; MER_device:bbx_mer15|q_2~1                                                      ; 1       ;
; MER_device:bbx_mer15|q_2[9]                                                     ; 1       ;
; MER_device:bbx_mer15|q_3~4                                                      ; 1       ;
; MER_device:bbx_mer15|q_3~3                                                      ; 1       ;
; MER_device:bbx_mer15|q_3~2                                                      ; 1       ;
; MER_device:bbx_mer15|q_3[18]                                                    ; 1       ;
; MER_device:bbx_mer15|q_3~1                                                      ; 1       ;
; MER_device:bbx_mer15|q_1~4                                                      ; 1       ;
; MER_device:bbx_mer15|q_1~3                                                      ; 1       ;
; MER_device:bbx_mer15|q_1~2                                                      ; 1       ;
; MER_device:bbx_mer15|q_1[18]                                                    ; 1       ;
; MER_device:bbx_mer15|q_1~1                                                      ; 1       ;
; MER_device:bbx_mer15|q_1[5]                                                     ; 1       ;
; MER_device:bbx_mer15|q_2~0                                                      ; 1       ;
; MER_device:bbx_mer15|q_2[21]                                                    ; 1       ;
; MER_device:bbx_mer15|delay_I~18                                                 ; 1       ;
; MER_device:bbx_mer15|delay_I~17                                                 ; 1       ;
; MER_device:bbx_mer15|delay_I~16                                                 ; 1       ;
; MER_device:bbx_mer15|delay_I~15                                                 ; 1       ;
; MER_device:bbx_mer15|delay_I~14                                                 ; 1       ;
; MER_device:bbx_mer15|delay_I~13                                                 ; 1       ;
; MER_device:bbx_mer15|delay_I~12                                                 ; 1       ;
; MER_device:bbx_mer15|delay_I~11                                                 ; 1       ;
; MER_device:bbx_mer15|delay_I~10                                                 ; 1       ;
; MER_device:bbx_mer15|delay_I~9                                                  ; 1       ;
; MER_device:bbx_mer15|delay_I~8                                                  ; 1       ;
; MER_device:bbx_mer15|delay_I~7                                                  ; 1       ;
; MER_device:bbx_mer15|delay_I~6                                                  ; 1       ;
; MER_device:bbx_mer15|delay_I~5                                                  ; 1       ;
; MER_device:bbx_mer15|delay_I~4                                                  ; 1       ;
; MER_device:bbx_mer15|delay_I~3                                                  ; 1       ;
; MER_device:bbx_mer15|delay_I~2                                                  ; 1       ;
; MER_device:bbx_mer15|delay_I~1                                                  ; 1       ;
; MER_device:bbx_mer15|q_3~0                                                      ; 1       ;
; MER_device:bbx_mer15|q_3[21]                                                    ; 1       ;
; MER_device:bbx_mer15|q_1~0                                                      ; 1       ;
; MER_device:bbx_mer15|q_1[21]                                                    ; 1       ;
; MER_device:bbx_mer15|delay_I[0][17]~_Duplicate_1                                ; 1       ;
; MER_device:bbx_mer15|delay_I[0][16]~_Duplicate_1                                ; 1       ;
; MER_device:bbx_mer15|delay_I[0][15]~_Duplicate_1                                ; 1       ;
; MER_device:bbx_mer15|delay_I[0][14]~_Duplicate_1                                ; 1       ;
; MER_device:bbx_mer15|delay_I[0][13]~_Duplicate_1                                ; 1       ;
; MER_device:bbx_mer15|delay_I[0][12]~_Duplicate_1                                ; 1       ;
; MER_device:bbx_mer15|delay_I[0][11]~_Duplicate_1                                ; 1       ;
; MER_device:bbx_mer15|delay_I[0][10]~_Duplicate_1                                ; 1       ;
; MER_device:bbx_mer15|delay_I[0][9]~_Duplicate_1                                 ; 1       ;
; MER_device:bbx_mer15|delay_I[0][8]~_Duplicate_1                                 ; 1       ;
; MER_device:bbx_mer15|delay_I[0][7]~_Duplicate_1                                 ; 1       ;
; MER_device:bbx_mer15|delay_I[0][6]~_Duplicate_1                                 ; 1       ;
; MER_device:bbx_mer15|delay_I[0][5]~_Duplicate_1                                 ; 1       ;
; MER_device:bbx_mer15|delay_I[0][4]~_Duplicate_1                                 ; 1       ;
; MER_device:bbx_mer15|delay_I[0][3]~_Duplicate_1                                 ; 1       ;
; MER_device:bbx_mer15|delay_I[0][2]~_Duplicate_1                                 ; 1       ;
; MER_device:bbx_mer15|delay_I[0][1]~_Duplicate_1                                 ; 1       ;
; MER_device:bbx_mer15|delay_I[1][17]~_Duplicate_1                                ; 1       ;
; MER_device:bbx_mer15|delay_I[1][16]~_Duplicate_1                                ; 1       ;
; MER_device:bbx_mer15|delay_I[1][15]~_Duplicate_1                                ; 1       ;
; MER_device:bbx_mer15|delay_I[1][14]~_Duplicate_1                                ; 1       ;
; MER_device:bbx_mer15|delay_I[1][13]~_Duplicate_1                                ; 1       ;
; MER_device:bbx_mer15|delay_I[1][12]~_Duplicate_1                                ; 1       ;
; MER_device:bbx_mer15|delay_I[1][11]~_Duplicate_1                                ; 1       ;
; MER_device:bbx_mer15|delay_I[1][10]~_Duplicate_1                                ; 1       ;
; MER_device:bbx_mer15|delay_I[1][9]~_Duplicate_1                                 ; 1       ;
; MER_device:bbx_mer15|delay_I[1][8]~_Duplicate_1                                 ; 1       ;
; MER_device:bbx_mer15|delay_I[1][7]~_Duplicate_1                                 ; 1       ;
; MER_device:bbx_mer15|delay_I[1][6]~_Duplicate_1                                 ; 1       ;
; MER_device:bbx_mer15|delay_I[1][5]~_Duplicate_1                                 ; 1       ;
; MER_device:bbx_mer15|delay_I[1][4]~_Duplicate_1                                 ; 1       ;
; MER_device:bbx_mer15|delay_I[1][3]~_Duplicate_1                                 ; 1       ;
; MER_device:bbx_mer15|delay_I[1][2]~_Duplicate_1                                 ; 1       ;
; MER_device:bbx_mer15|delay_I[1][1]~_Duplicate_1                                 ; 1       ;
; MER_device:bbx_mer15|delay_I[1][0]~_Duplicate_1                                 ; 1       ;
; MER_device:bbx_mer15|delay_chain:dc_I|d[0][17]                                  ; 1       ;
; MER_device:bbx_mer15|delay_chain:dc_I|d[0][16]                                  ; 1       ;
; MER_device:bbx_mer15|delay_chain:dc_I|d[0][15]                                  ; 1       ;
; MER_device:bbx_mer15|delay_chain:dc_I|d[0][14]                                  ; 1       ;
; MER_device:bbx_mer15|delay_chain:dc_I|d[0][13]                                  ; 1       ;
; MER_device:bbx_mer15|delay_chain:dc_I|d[0][12]                                  ; 1       ;
; MER_device:bbx_mer15|delay_chain:dc_I|d[0][11]                                  ; 1       ;
; MER_device:bbx_mer15|delay_chain:dc_I|d[0][10]                                  ; 1       ;
; MER_device:bbx_mer15|delay_chain:dc_I|d[0][9]                                   ; 1       ;
; MER_device:bbx_mer15|delay_chain:dc_I|d[0][8]                                   ; 1       ;
; MER_device:bbx_mer15|delay_chain:dc_I|d[0][7]                                   ; 1       ;
; MER_device:bbx_mer15|delay_chain:dc_I|d[0][6]                                   ; 1       ;
; MER_device:bbx_mer15|delay_chain:dc_I|d[0][5]                                   ; 1       ;
; MER_device:bbx_mer15|delay_chain:dc_I|d[0][4]                                   ; 1       ;
; MER_device:bbx_mer15|delay_chain:dc_I|d[0][3]                                   ; 1       ;
; MER_device:bbx_mer15|delay_chain:dc_I|d[0][2]                                   ; 1       ;
; MER_device:bbx_mer15|delay_chain:dc_I|d[0][1]                                   ; 1       ;
; MER_device:bbx_mer15|delay_chain:dc_I|d[0][0]                                   ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_mult1~0         ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_mult1~DATAOUT34 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_mult1~DATAOUT33 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_mult1~DATAOUT32 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_mult1~DATAOUT31 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_mult1~DATAOUT30 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_mult1~DATAOUT29 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_mult1~DATAOUT28 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_mult1~DATAOUT27 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_mult1~DATAOUT26 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_mult1~DATAOUT25 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_mult1~DATAOUT24 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_mult1~DATAOUT23 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_mult1~DATAOUT22 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_mult1~DATAOUT21 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_mult1~DATAOUT20 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_mult1~DATAOUT19 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_mult1~DATAOUT18 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_mult1~DATAOUT17 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_mult1~DATAOUT16 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_mult1~DATAOUT15 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_mult1~DATAOUT14 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_mult1~DATAOUT13 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_mult1~DATAOUT12 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_mult1~DATAOUT11 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_mult1~DATAOUT10 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_mult1~DATAOUT9  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_mult1~DATAOUT8  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_mult1~DATAOUT7  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_mult1~DATAOUT6  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_mult1~DATAOUT5  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_mult1~DATAOUT4  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_mult1~DATAOUT3  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_mult1~DATAOUT2  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_mult1~DATAOUT1  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_mult1           ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_mult1~2         ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_mult1~1         ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_mult1~0         ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_mult1~DATAOUT32 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_mult1~DATAOUT31 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_mult1~DATAOUT30 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_mult1~DATAOUT29 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_mult1~DATAOUT28 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_mult1~DATAOUT27 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_mult1~DATAOUT26 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_mult1~DATAOUT25 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_mult1~DATAOUT24 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_mult1~DATAOUT23 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_mult1~DATAOUT22 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_mult1~DATAOUT21 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_mult1~DATAOUT20 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_mult1~DATAOUT19 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_mult1~DATAOUT18 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_mult1~DATAOUT17 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_mult1~DATAOUT16 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_mult1~DATAOUT15 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_mult1~DATAOUT14 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_mult1~DATAOUT13 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_mult1~DATAOUT12 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_mult1~DATAOUT11 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_mult1~DATAOUT10 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_mult1~DATAOUT9  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_mult1~DATAOUT8  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_mult1~DATAOUT7  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_mult1~DATAOUT6  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_mult1~DATAOUT5  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_mult1~DATAOUT4  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_mult1~DATAOUT3  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_mult1~DATAOUT2  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_mult1~DATAOUT1  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_mult1           ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1~3         ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1~2         ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1~1         ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1~0         ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1~DATAOUT31 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1~DATAOUT30 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1~DATAOUT29 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1~DATAOUT28 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1~DATAOUT27 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1~DATAOUT26 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1~DATAOUT25 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1~DATAOUT24 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1~DATAOUT23 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1~DATAOUT22 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1~DATAOUT21 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1~DATAOUT20 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1~DATAOUT19 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1~DATAOUT18 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1~DATAOUT17 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1~DATAOUT16 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1~DATAOUT15 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1~DATAOUT14 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1~DATAOUT13 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1~DATAOUT12 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1~DATAOUT11 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1~DATAOUT10 ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1~DATAOUT9  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1~DATAOUT8  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1~DATAOUT7  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1~DATAOUT6  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1~DATAOUT5  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1~DATAOUT4  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1~DATAOUT3  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1~DATAOUT2  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1~DATAOUT1  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1           ; 1       ;
; MER_device:bbx_mer15|sum_I[34]~87                                               ; 1       ;
; MER_device:bbx_mer15|Add0~68                                                    ; 1       ;
; MER_device:bbx_mer15|sum_I[33]~86                                               ; 1       ;
; MER_device:bbx_mer15|sum_I[33]~85                                               ; 1       ;
; MER_device:bbx_mer15|Add0~67                                                    ; 1       ;
; MER_device:bbx_mer15|Add0~66                                                    ; 1       ;
; MER_device:bbx_mer15|sum_I[32]~84                                               ; 1       ;
; MER_device:bbx_mer15|sum_I[32]~83                                               ; 1       ;
; MER_device:bbx_mer15|Add0~65                                                    ; 1       ;
; MER_device:bbx_mer15|Add0~64                                                    ; 1       ;
; MER_device:bbx_mer15|sum_I[31]~82                                               ; 1       ;
; MER_device:bbx_mer15|sum_I[31]~81                                               ; 1       ;
; MER_device:bbx_mer15|Add0~63                                                    ; 1       ;
; MER_device:bbx_mer15|Add0~62                                                    ; 1       ;
; MER_device:bbx_mer15|sum_I[30]~80                                               ; 1       ;
; MER_device:bbx_mer15|sum_I[30]~79                                               ; 1       ;
; MER_device:bbx_mer15|Add0~61                                                    ; 1       ;
; MER_device:bbx_mer15|Add0~60                                                    ; 1       ;
; MER_device:bbx_mer15|sum_I[29]~78                                               ; 1       ;
; MER_device:bbx_mer15|sum_I[29]~77                                               ; 1       ;
; MER_device:bbx_mer15|Add0~59                                                    ; 1       ;
; MER_device:bbx_mer15|Add0~58                                                    ; 1       ;
; MER_device:bbx_mer15|sum_I[28]~76                                               ; 1       ;
; MER_device:bbx_mer15|sum_I[28]~75                                               ; 1       ;
; MER_device:bbx_mer15|Add0~57                                                    ; 1       ;
; MER_device:bbx_mer15|Add0~56                                                    ; 1       ;
; MER_device:bbx_mer15|sum_I[27]~74                                               ; 1       ;
; MER_device:bbx_mer15|sum_I[27]~73                                               ; 1       ;
; MER_device:bbx_mer15|Add0~55                                                    ; 1       ;
; MER_device:bbx_mer15|Add0~54                                                    ; 1       ;
; MER_device:bbx_mer15|sum_I[26]~72                                               ; 1       ;
; MER_device:bbx_mer15|sum_I[26]~71                                               ; 1       ;
; MER_device:bbx_mer15|Add0~53                                                    ; 1       ;
; MER_device:bbx_mer15|Add0~52                                                    ; 1       ;
; MER_device:bbx_mer15|sum_I[25]~70                                               ; 1       ;
; MER_device:bbx_mer15|sum_I[25]~69                                               ; 1       ;
; MER_device:bbx_mer15|Add0~51                                                    ; 1       ;
; MER_device:bbx_mer15|Add0~50                                                    ; 1       ;
; MER_device:bbx_mer15|sum_I[24]~68                                               ; 1       ;
; MER_device:bbx_mer15|sum_I[24]~67                                               ; 1       ;
; MER_device:bbx_mer15|Add0~49                                                    ; 1       ;
; MER_device:bbx_mer15|Add0~48                                                    ; 1       ;
; MER_device:bbx_mer15|sum_I[23]~66                                               ; 1       ;
; MER_device:bbx_mer15|sum_I[23]~65                                               ; 1       ;
; MER_device:bbx_mer15|Add0~47                                                    ; 1       ;
; MER_device:bbx_mer15|Add0~46                                                    ; 1       ;
; MER_device:bbx_mer15|sum_I[22]~64                                               ; 1       ;
; MER_device:bbx_mer15|sum_I[22]~63                                               ; 1       ;
; MER_device:bbx_mer15|Add0~45                                                    ; 1       ;
; MER_device:bbx_mer15|Add0~44                                                    ; 1       ;
; MER_device:bbx_mer15|sum_I[21]~62                                               ; 1       ;
; MER_device:bbx_mer15|sum_I[21]~61                                               ; 1       ;
; MER_device:bbx_mer15|Add0~43                                                    ; 1       ;
; MER_device:bbx_mer15|Add0~42                                                    ; 1       ;
; MER_device:bbx_mer15|sum_I[20]~60                                               ; 1       ;
; MER_device:bbx_mer15|sum_I[20]~59                                               ; 1       ;
; MER_device:bbx_mer15|Add0~41                                                    ; 1       ;
; MER_device:bbx_mer15|Add0~40                                                    ; 1       ;
; MER_device:bbx_mer15|sum_I[19]~58                                               ; 1       ;
; MER_device:bbx_mer15|sum_I[19]~57                                               ; 1       ;
; MER_device:bbx_mer15|Add0~39                                                    ; 1       ;
; MER_device:bbx_mer15|Add0~38                                                    ; 1       ;
; MER_device:bbx_mer15|sum_I[18]~56                                               ; 1       ;
; MER_device:bbx_mer15|sum_I[18]~55                                               ; 1       ;
; MER_device:bbx_mer15|Add0~37                                                    ; 1       ;
; MER_device:bbx_mer15|Add0~36                                                    ; 1       ;
; MER_device:bbx_mer15|sum_I[17]~53                                               ; 1       ;
; MER_device:bbx_mer15|sum_I[17]~52                                               ; 1       ;
; MER_device:bbx_mer15|sum_I[17]~51                                               ; 1       ;
; MER_device:bbx_mer15|sum_I[17]~49                                               ; 1       ;
; MER_device:bbx_mer15|sum_I[17]~47                                               ; 1       ;
; MER_device:bbx_mer15|sum_I[17]~45                                               ; 1       ;
; MER_device:bbx_mer15|sum_I[17]~43                                               ; 1       ;
; MER_device:bbx_mer15|sum_I[17]~41                                               ; 1       ;
; MER_device:bbx_mer15|sum_I[17]~39                                               ; 1       ;
; MER_device:bbx_mer15|sum_I[17]~37                                               ; 1       ;
; MER_device:bbx_mer15|sum_I[17]~35                                               ; 1       ;
; MER_device:bbx_mer15|sum_I[17]~33                                               ; 1       ;
; MER_device:bbx_mer15|sum_I[17]~31                                               ; 1       ;
; MER_device:bbx_mer15|sum_I[17]~29                                               ; 1       ;
; MER_device:bbx_mer15|sum_I[17]~27                                               ; 1       ;
; MER_device:bbx_mer15|sum_I[17]~25                                               ; 1       ;
; MER_device:bbx_mer15|sum_I[17]~23                                               ; 1       ;
; MER_device:bbx_mer15|sum_I[17]~21                                               ; 1       ;
; MER_device:bbx_mer15|sum_I[17]~19                                               ; 1       ;
; MER_device:bbx_mer15|Add0~35                                                    ; 1       ;
; MER_device:bbx_mer15|Add0~34                                                    ; 1       ;
; MER_device:bbx_mer15|Add0~33                                                    ; 1       ;
; MER_device:bbx_mer15|Add0~32                                                    ; 1       ;
; MER_device:bbx_mer15|Add0~31                                                    ; 1       ;
; MER_device:bbx_mer15|Add0~30                                                    ; 1       ;
; MER_device:bbx_mer15|Add0~29                                                    ; 1       ;
; MER_device:bbx_mer15|Add0~28                                                    ; 1       ;
; MER_device:bbx_mer15|Add0~27                                                    ; 1       ;
; MER_device:bbx_mer15|Add0~26                                                    ; 1       ;
; MER_device:bbx_mer15|Add0~25                                                    ; 1       ;
; MER_device:bbx_mer15|Add0~24                                                    ; 1       ;
; MER_device:bbx_mer15|Add0~23                                                    ; 1       ;
; MER_device:bbx_mer15|Add0~22                                                    ; 1       ;
; MER_device:bbx_mer15|Add0~21                                                    ; 1       ;
; MER_device:bbx_mer15|Add0~20                                                    ; 1       ;
; MER_device:bbx_mer15|Add0~19                                                    ; 1       ;
; MER_device:bbx_mer15|Add0~18                                                    ; 1       ;
; MER_device:bbx_mer15|Add0~17                                                    ; 1       ;
; MER_device:bbx_mer15|Add0~16                                                    ; 1       ;
; MER_device:bbx_mer15|Add0~15                                                    ; 1       ;
; MER_device:bbx_mer15|Add0~14                                                    ; 1       ;
; MER_device:bbx_mer15|Add0~13                                                    ; 1       ;
; MER_device:bbx_mer15|Add0~12                                                    ; 1       ;
; MER_device:bbx_mer15|Add0~11                                                    ; 1       ;
; MER_device:bbx_mer15|Add0~10                                                    ; 1       ;
; MER_device:bbx_mer15|Add0~9                                                     ; 1       ;
; MER_device:bbx_mer15|Add0~8                                                     ; 1       ;
; MER_device:bbx_mer15|Add0~7                                                     ; 1       ;
; MER_device:bbx_mer15|Add0~6                                                     ; 1       ;
; MER_device:bbx_mer15|Add0~5                                                     ; 1       ;
; MER_device:bbx_mer15|Add0~4                                                     ; 1       ;
; MER_device:bbx_mer15|Add0~3                                                     ; 1       ;
; MER_device:bbx_mer15|Add0~2                                                     ; 1       ;
; MER_device:bbx_mer15|Add0~1                                                     ; 1       ;
; MER_device:bbx_mer15|Add0~0                                                     ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_out2~DATAOUT34  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_out2~DATAOUT33  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_out2~DATAOUT32  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_out2~DATAOUT31  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_out2~DATAOUT30  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_out2~DATAOUT29  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_out2~DATAOUT28  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_out2~DATAOUT27  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_out2~DATAOUT26  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_out2~DATAOUT25  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_out2~DATAOUT24  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_out2~DATAOUT23  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_out2~DATAOUT22  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_out2~DATAOUT21  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_out2~DATAOUT20  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_out2~DATAOUT19  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_out2~DATAOUT18  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_out2~DATAOUT17  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_out2~DATAOUT16  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_out2~DATAOUT15  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_out2~DATAOUT14  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_out2~DATAOUT13  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_out2~DATAOUT12  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_out2~DATAOUT11  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_out2~DATAOUT10  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_out2~DATAOUT9   ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_out2~DATAOUT8   ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_out2~DATAOUT7   ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_out2~DATAOUT6   ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_out2~DATAOUT5   ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_out2~DATAOUT4   ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_out2~DATAOUT3   ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_out2~DATAOUT2   ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_out2~DATAOUT1   ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_out2~DATAOUT31  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_out2~DATAOUT30  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_out2~DATAOUT29  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_out2~DATAOUT28  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_out2~DATAOUT27  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_out2~DATAOUT26  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_out2~DATAOUT25  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_out2~DATAOUT24  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_out2~DATAOUT23  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_out2~DATAOUT22  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_out2~DATAOUT21  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_out2~DATAOUT20  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_out2~DATAOUT19  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_out2~DATAOUT18  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_out2~DATAOUT17  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_out2~DATAOUT16  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_out2~DATAOUT15  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_out2~DATAOUT14  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_out2~DATAOUT13  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_out2~DATAOUT12  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_out2~DATAOUT11  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_out2~DATAOUT10  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_out2~DATAOUT9   ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_out2~DATAOUT8   ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_out2~DATAOUT7   ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_out2~DATAOUT6   ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_out2~DATAOUT5   ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_out2~DATAOUT4   ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_out2~DATAOUT3   ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_out2~DATAOUT2   ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_out2~DATAOUT1   ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_out2            ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_out2~DATAOUT30  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_out2~DATAOUT29  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_out2~DATAOUT28  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_out2~DATAOUT27  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_out2~DATAOUT26  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_out2~DATAOUT25  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_out2~DATAOUT24  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_out2~DATAOUT23  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_out2~DATAOUT22  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_out2~DATAOUT21  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_out2~DATAOUT20  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_out2~DATAOUT19  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_out2~DATAOUT18  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_out2~DATAOUT17  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_out2~DATAOUT16  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_out2~DATAOUT15  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_out2~DATAOUT14  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_out2~DATAOUT13  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_out2~DATAOUT12  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_out2~DATAOUT11  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_out2~DATAOUT10  ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_out2~DATAOUT9   ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_out2~DATAOUT8   ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_out2~DATAOUT7   ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_out2~DATAOUT6   ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_out2~DATAOUT5   ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_out2~DATAOUT4   ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_out2~DATAOUT3   ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_out2~DATAOUT2   ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_out2~DATAOUT1   ; 1       ;
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_out2            ; 1       ;
; MER_device:bbx_mer15|sum_I[34]                                                  ; 1       ;
; MER_device:bbx_mer15|sum_I[33]                                                  ; 1       ;
; MER_device:bbx_mer15|sum_I[32]                                                  ; 1       ;
; MER_device:bbx_mer15|sum_I[31]                                                  ; 1       ;
; MER_device:bbx_mer15|sum_I[30]                                                  ; 1       ;
; MER_device:bbx_mer15|sum_I[29]                                                  ; 1       ;
; MER_device:bbx_mer15|sum_I[28]                                                  ; 1       ;
; MER_device:bbx_mer15|sum_I[27]                                                  ; 1       ;
; MER_device:bbx_mer15|sum_I[26]                                                  ; 1       ;
; MER_device:bbx_mer15|sum_I[25]                                                  ; 1       ;
; MER_device:bbx_mer15|sum_I[24]                                                  ; 1       ;
; MER_device:bbx_mer15|sum_I[23]                                                  ; 1       ;
; MER_device:bbx_mer15|sum_I[22]                                                  ; 1       ;
; MER_device:bbx_mer15|sum_I[21]                                                  ; 1       ;
; MER_device:bbx_mer15|sum_I[20]                                                  ; 1       ;
; MER_device:bbx_mer15|sum_I[19]                                                  ; 1       ;
; MER_device:bbx_mer15|sum_I[18]                                                  ; 1       ;
; MER_device:bbx_mer15|sum_I[17]                                                  ; 1       ;
; lfsr_22_max:lfsr_data_mod|fb_reg[0]~_wirecell                                   ; 1       ;
; DAC_OUT[13]                                                                     ; 1       ;
; DAC_OUT[12]                                                                     ; 1       ;
; DAC_OUT[11]                                                                     ; 1       ;
; DAC_OUT[10]                                                                     ; 1       ;
; DAC_OUT[9]                                                                      ; 1       ;
; DAC_OUT[8]                                                                      ; 1       ;
; DAC_OUT[7]                                                                      ; 1       ;
; DAC_OUT[6]                                                                      ; 1       ;
; DAC_OUT[5]                                                                      ; 1       ;
; DAC_OUT[4]                                                                      ; 1       ;
; DAC_OUT[3]                                                                      ; 1       ;
; DAC_OUT[2]                                                                      ; 1       ;
; DAC_OUT[1]                                                                      ; 1       ;
; DAC_OUT[0]                                                                      ; 1       ;
; lfsr_22_max:lfsr_data_mod|fb_reg[4]~12                                          ; 1       ;
; lfsr_22_max:lfsr_data_mod|fb_reg[5]~11                                          ; 1       ;
; lfsr_22_max:lfsr_data_mod|fb_reg[6]~10                                          ; 1       ;
; lfsr_22_max:lfsr_data_mod|fb_reg[7]~9                                           ; 1       ;
; lfsr_22_max:lfsr_data_mod|fb_reg[8]~8                                           ; 1       ;
; lfsr_22_max:lfsr_data_mod|fb_reg[12]~7                                          ; 1       ;
; lfsr_22_max:lfsr_data_mod|fb_reg[13]~6                                          ; 1       ;
; lfsr_22_max:lfsr_data_mod|fb_reg[15]~5                                          ; 1       ;
; lfsr_22_max:lfsr_data_mod|fb_reg[16]~4                                          ; 1       ;
; lfsr_22_max:lfsr_data_mod|fb_reg[17]~3                                          ; 1       ;
; lfsr_22_max:lfsr_data_mod|fb_reg[18]~2                                          ; 1       ;
; sym_in_delay[0][1]~1                                                            ; 1       ;
; sym_in_delay[0][0]~0                                                            ; 1       ;
; clk_gen:clk_gen_mod|down_count[0]~14                                            ; 1       ;
; lfsr_22_max:lfsr_data_mod|fb_reg[3]~1                                           ; 1       ;
; sym_correct~0                                                                   ; 1       ;
; clk_gen:clk_gen_mod|sys_clk~0                                                   ; 1       ;
; lfsr_22_max:lfsr_data_mod|fb_reg[4]                                             ; 1       ;
; lfsr_22_max:lfsr_data_mod|fb_reg[5]                                             ; 1       ;
; lfsr_22_max:lfsr_data_mod|fb_reg[6]                                             ; 1       ;
; lfsr_22_max:lfsr_data_mod|fb_reg[7]                                             ; 1       ;
; lfsr_22_max:lfsr_data_mod|fb_reg[8]                                             ; 1       ;
; lfsr_22_max:lfsr_data_mod|fb_reg[9]                                             ; 1       ;
; lfsr_22_max:lfsr_data_mod|fb_reg[10]                                            ; 1       ;
; lfsr_22_max:lfsr_data_mod|fb_reg[11]                                            ; 1       ;
; lfsr_22_max:lfsr_data_mod|fb_reg[12]                                            ; 1       ;
; lfsr_22_max:lfsr_data_mod|fb_reg[13]                                            ; 1       ;
; lfsr_22_max:lfsr_data_mod|fb_reg[14]                                            ; 1       ;
; lfsr_22_max:lfsr_data_mod|fb_reg[15]                                            ; 1       ;
; lfsr_22_max:lfsr_data_mod|fb_reg[16]                                            ; 1       ;
; lfsr_22_max:lfsr_data_mod|fb_reg[17]                                            ; 1       ;
; ref_level_gen:ref_level_gen_mod|dec_var_abs[0]                                  ; 1       ;
; ref_level_gen:ref_level_gen_mod|dec_var_abs[1]                                  ; 1       ;
; ref_level_gen:ref_level_gen_mod|dec_var_abs[2]                                  ; 1       ;
; ref_level_gen:ref_level_gen_mod|dec_var_abs[3]                                  ; 1       ;
; ref_level_gen:ref_level_gen_mod|dec_var_abs[4]                                  ; 1       ;
; ref_level_gen:ref_level_gen_mod|dec_var_abs[5]                                  ; 1       ;
; ref_level_gen:ref_level_gen_mod|dec_var_abs[6]                                  ; 1       ;
; ref_level_gen:ref_level_gen_mod|dec_var_abs[7]                                  ; 1       ;
; ref_level_gen:ref_level_gen_mod|dec_var_abs[8]                                  ; 1       ;
; ref_level_gen:ref_level_gen_mod|dec_var_abs[9]                                  ; 1       ;
; ref_level_gen:ref_level_gen_mod|dec_var_abs[10]                                 ; 1       ;
; ref_level_gen:ref_level_gen_mod|dec_var_abs[11]                                 ; 1       ;
; ref_level_gen:ref_level_gen_mod|dec_var_abs[12]                                 ; 1       ;
; ref_level_gen:ref_level_gen_mod|dec_var_abs[13]                                 ; 1       ;
; ref_level_gen:ref_level_gen_mod|dec_var_abs[14]                                 ; 1       ;
; ref_level_gen:ref_level_gen_mod|dec_var_abs[15]                                 ; 1       ;
; ref_level_gen:ref_level_gen_mod|dec_var_abs[16]                                 ; 1       ;
; lfsr_22_max:lfsr_data_mod|fb_reg[18]                                            ; 1       ;
; lfsr_22_max:lfsr_data_mod|fb_reg~0                                              ; 1       ;
; lfsr_22_max:lfsr_data_mod|fb_reg[20]                                            ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|sym_out~2                                         ; 1       ;
; sym_in_delay[0][1]                                                              ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|sym_out~1                                         ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|sym_out~0                                         ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|LessThan1~3                                       ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|LessThan1~2                                       ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|LessThan1~1                                       ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|LessThan1~0                                       ; 1       ;
; sym_in_delay[0][0]                                                              ; 1       ;
; lfsr_22_max:lfsr_data_mod|fb_reg[21]                                            ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|sym_out[1]                                        ; 1       ;
; sym_in_delay[3][1]                                                              ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|sym_out[0]                                        ; 1       ;
; sym_in_delay[3][0]                                                              ; 1       ;
; lfsr_22_max:lfsr_data_mod|fb_reg[2]                                             ; 1       ;
; lfsr_22_max:lfsr_data_mod|fb_reg[3]                                             ; 1       ;
; mapper_16_qam:mapper_16_qam_mod|Equal0~0                                        ; 1       ;
; DAC_DB[13]~reg0                                                                 ; 1       ;
; DAC_DB[12]~reg0                                                                 ; 1       ;
; DAC_DB[11]~reg0                                                                 ; 1       ;
; DAC_DB[10]~reg0                                                                 ; 1       ;
; DAC_DB[9]~reg0                                                                  ; 1       ;
; DAC_DB[8]~reg0                                                                  ; 1       ;
; DAC_DB[7]~reg0                                                                  ; 1       ;
; DAC_DB[6]~reg0                                                                  ; 1       ;
; DAC_DB[5]~reg0                                                                  ; 1       ;
; DAC_DB[4]~reg0                                                                  ; 1       ;
; DAC_DB[3]~reg0                                                                  ; 1       ;
; DAC_DB[2]~reg0                                                                  ; 1       ;
; DAC_DB[1]~reg0                                                                  ; 1       ;
; DAC_DB[0]~reg0                                                                  ; 1       ;
; DAC_DA[13]~reg0                                                                 ; 1       ;
; DAC_DA[12]~reg0                                                                 ; 1       ;
; DAC_DA[11]~reg0                                                                 ; 1       ;
; DAC_DA[10]~reg0                                                                 ; 1       ;
; DAC_DA[9]~reg0                                                                  ; 1       ;
; DAC_DA[8]~reg0                                                                  ; 1       ;
; DAC_DA[7]~reg0                                                                  ; 1       ;
; DAC_DA[6]~reg0                                                                  ; 1       ;
; DAC_DA[5]~reg0                                                                  ; 1       ;
; DAC_DA[4]~reg0                                                                  ; 1       ;
; DAC_DA[3]~reg0                                                                  ; 1       ;
; DAC_DA[2]~reg0                                                                  ; 1       ;
; DAC_DA[1]~reg0                                                                  ; 1       ;
; DAC_DA[0]~reg0                                                                  ; 1       ;
; sym_correct                                                                     ; 1       ;
; sym_error                                                                       ; 1       ;
; registered_ADC_A[1]                                                             ; 1       ;
; registered_ADC_A[2]                                                             ; 1       ;
; registered_ADC_A[3]                                                             ; 1       ;
; registered_ADC_A[4]                                                             ; 1       ;
; registered_ADC_A[5]                                                             ; 1       ;
; registered_ADC_A[6]                                                             ; 1       ;
; registered_ADC_A[7]                                                             ; 1       ;
; registered_ADC_A[8]                                                             ; 1       ;
; registered_ADC_A[9]                                                             ; 1       ;
; registered_ADC_A[10]                                                            ; 1       ;
; registered_ADC_A[11]                                                            ; 1       ;
; registered_ADC_A[12]                                                            ; 1       ;
; registered_ADC_A[13]                                                            ; 1       ;
; registered_ADC_A[0]                                                             ; 1       ;
; ref_level_gen:ref_level_gen_mod|acc_full[17]~52                                 ; 1       ;
; ref_level_gen:ref_level_gen_mod|acc_full[16]~51                                 ; 1       ;
; ref_level_gen:ref_level_gen_mod|acc_full[16]~50                                 ; 1       ;
; ref_level_gen:ref_level_gen_mod|acc_full[15]~49                                 ; 1       ;
; ref_level_gen:ref_level_gen_mod|acc_full[15]~48                                 ; 1       ;
; ref_level_gen:ref_level_gen_mod|acc_full[14]~47                                 ; 1       ;
; ref_level_gen:ref_level_gen_mod|acc_full[14]~46                                 ; 1       ;
; ref_level_gen:ref_level_gen_mod|acc_full[13]~45                                 ; 1       ;
; ref_level_gen:ref_level_gen_mod|acc_full[13]~44                                 ; 1       ;
; ref_level_gen:ref_level_gen_mod|acc_full[12]~43                                 ; 1       ;
; ref_level_gen:ref_level_gen_mod|acc_full[12]~42                                 ; 1       ;
; ref_level_gen:ref_level_gen_mod|acc_full[11]~41                                 ; 1       ;
; ref_level_gen:ref_level_gen_mod|acc_full[11]~40                                 ; 1       ;
; ref_level_gen:ref_level_gen_mod|acc_full[10]~39                                 ; 1       ;
; ref_level_gen:ref_level_gen_mod|acc_full[10]~38                                 ; 1       ;
; ref_level_gen:ref_level_gen_mod|acc_full[9]~37                                  ; 1       ;
; ref_level_gen:ref_level_gen_mod|acc_full[9]~36                                  ; 1       ;
; ref_level_gen:ref_level_gen_mod|acc_full[8]~35                                  ; 1       ;
; ref_level_gen:ref_level_gen_mod|acc_full[8]~34                                  ; 1       ;
; ref_level_gen:ref_level_gen_mod|acc_full[7]~33                                  ; 1       ;
; ref_level_gen:ref_level_gen_mod|acc_full[7]~32                                  ; 1       ;
; ref_level_gen:ref_level_gen_mod|acc_full[6]~31                                  ; 1       ;
; ref_level_gen:ref_level_gen_mod|acc_full[6]~30                                  ; 1       ;
; ref_level_gen:ref_level_gen_mod|acc_full[5]~29                                  ; 1       ;
; ref_level_gen:ref_level_gen_mod|acc_full[5]~28                                  ; 1       ;
; ref_level_gen:ref_level_gen_mod|acc_full[4]~27                                  ; 1       ;
; ref_level_gen:ref_level_gen_mod|acc_full[4]~26                                  ; 1       ;
; ref_level_gen:ref_level_gen_mod|acc_full[3]~25                                  ; 1       ;
; ref_level_gen:ref_level_gen_mod|acc_full[3]~24                                  ; 1       ;
; ref_level_gen:ref_level_gen_mod|acc_full[2]~23                                  ; 1       ;
; ref_level_gen:ref_level_gen_mod|acc_full[2]~22                                  ; 1       ;
; ref_level_gen:ref_level_gen_mod|acc_full[1]~21                                  ; 1       ;
; ref_level_gen:ref_level_gen_mod|acc_full[1]~20                                  ; 1       ;
; ref_level_gen:ref_level_gen_mod|acc_full[0]~19                                  ; 1       ;
; ref_level_gen:ref_level_gen_mod|acc_full[0]~18                                  ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|LessThan0~33                                      ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|LessThan0~31                                      ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|LessThan0~29                                      ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|LessThan0~27                                      ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|LessThan0~25                                      ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|LessThan0~23                                      ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|LessThan0~21                                      ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|LessThan0~19                                      ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|LessThan0~17                                      ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|LessThan0~15                                      ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|LessThan0~13                                      ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|LessThan0~11                                      ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|LessThan0~9                                       ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|LessThan0~7                                       ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|LessThan0~5                                       ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|LessThan0~3                                       ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|LessThan0~1                                       ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|LessThan2~34                                      ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|LessThan2~33                                      ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|LessThan2~31                                      ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|LessThan2~29                                      ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|LessThan2~27                                      ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|LessThan2~25                                      ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|LessThan2~23                                      ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|LessThan2~21                                      ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|LessThan2~19                                      ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|LessThan2~17                                      ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|LessThan2~15                                      ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|LessThan2~13                                      ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|LessThan2~11                                      ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|LessThan2~9                                       ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|LessThan2~7                                       ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|LessThan2~5                                       ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|LessThan2~3                                       ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|LessThan2~1                                       ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|Add0~32                                           ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|Add0~31                                           ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|Add0~30                                           ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|Add0~29                                           ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|Add0~28                                           ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|Add0~27                                           ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|Add0~26                                           ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|Add0~25                                           ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|Add0~24                                           ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|Add0~23                                           ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|Add0~22                                           ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|Add0~21                                           ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|Add0~20                                           ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|Add0~19                                           ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|Add0~18                                           ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|Add0~17                                           ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|Add0~16                                           ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|Add0~15                                           ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|Add0~14                                           ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|Add0~13                                           ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|Add0~12                                           ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|Add0~11                                           ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|Add0~10                                           ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|Add0~9                                            ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|Add0~8                                            ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|Add0~7                                            ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|Add0~6                                            ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|Add0~5                                            ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|Add0~4                                            ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|Add0~3                                            ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|Add0~2                                            ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|Add0~1                                            ; 1       ;
; slicer_4_ask:slicer_4_ask_mod|Add0~0                                            ; 1       ;
; clk_gen:clk_gen_mod|down_count[4]~12                                            ; 1       ;
; clk_gen:clk_gen_mod|down_count[3]~11                                            ; 1       ;
; clk_gen:clk_gen_mod|down_count[3]~10                                            ; 1       ;
; clk_gen:clk_gen_mod|down_count[2]~9                                             ; 1       ;
; clk_gen:clk_gen_mod|down_count[2]~8                                             ; 1       ;
; clk_gen:clk_gen_mod|down_count[1]~7                                             ; 1       ;
; clk_gen:clk_gen_mod|down_count[1]~6                                             ; 1       ;
; clk_gen:clk_gen_mod|down_count[1]~5                                             ; 1       ;
+---------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 532               ;
; Simple Multipliers (18-bit)           ; 3           ; 1                   ; 266               ;
; Embedded Multiplier Blocks            ; 3           ; --                  ; 266               ;
; Embedded Multiplier 9-bit elements    ; 6           ; 2                   ; 532               ;
; Signed Embedded Multipliers           ; 3           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 0           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                       ;
+--------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                     ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+--------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y42_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    MER_device:bbx_mer15|lpm_mult:Mult2|mult_46t:auto_generated|mac_mult1 ;                            ; DSPMULT_X44_Y42_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y43_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    MER_device:bbx_mer15|lpm_mult:Mult1|mult_66t:auto_generated|mac_mult1 ;                            ; DSPMULT_X44_Y43_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y44_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    MER_device:bbx_mer15|lpm_mult:Mult0|mult_v9t:auto_generated|mac_mult1 ;                            ; DSPMULT_X44_Y44_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
+--------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 557 / 342,891 ( < 1 % ) ;
; C16 interconnects           ; 94 / 10,120 ( < 1 % )   ;
; C4 interconnects            ; 348 / 209,544 ( < 1 % ) ;
; Direct links                ; 120 / 342,891 ( < 1 % ) ;
; Global clocks               ; 3 / 20 ( 15 % )         ;
; Local interconnects         ; 172 / 119,088 ( < 1 % ) ;
; R24 interconnects           ; 60 / 9,963 ( < 1 % )    ;
; R4 interconnects            ; 343 / 289,782 ( < 1 % ) ;
+-----------------------------+-------------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 8.20) ; Number of LABs  (Total = 49) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 0                            ;
; 2                                          ; 20                           ;
; 3                                          ; 2                            ;
; 4                                          ; 3                            ;
; 5                                          ; 0                            ;
; 6                                          ; 0                            ;
; 7                                          ; 0                            ;
; 8                                          ; 1                            ;
; 9                                          ; 2                            ;
; 10                                         ; 1                            ;
; 11                                         ; 1                            ;
; 12                                         ; 1                            ;
; 13                                         ; 1                            ;
; 14                                         ; 0                            ;
; 15                                         ; 0                            ;
; 16                                         ; 17                           ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.43) ; Number of LABs  (Total = 49) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 8                            ;
; 1 Clock                            ; 40                           ;
; 1 Clock enable                     ; 13                           ;
; 1 Sync. clear                      ; 1                            ;
; 2 Clock enables                    ; 3                            ;
; 2 Clocks                           ; 5                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 12.86) ; Number of LABs  (Total = 49) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 1                            ;
; 1                                            ; 0                            ;
; 2                                            ; 4                            ;
; 3                                            ; 3                            ;
; 4                                            ; 14                           ;
; 5                                            ; 1                            ;
; 6                                            ; 2                            ;
; 7                                            ; 1                            ;
; 8                                            ; 1                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 1                            ;
; 16                                           ; 2                            ;
; 17                                           ; 1                            ;
; 18                                           ; 0                            ;
; 19                                           ; 1                            ;
; 20                                           ; 0                            ;
; 21                                           ; 1                            ;
; 22                                           ; 1                            ;
; 23                                           ; 2                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 2                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 2                            ;
; 30                                           ; 0                            ;
; 31                                           ; 4                            ;
; 32                                           ; 3                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 5.29) ; Number of LABs  (Total = 49) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 5                            ;
; 1                                               ; 16                           ;
; 2                                               ; 8                            ;
; 3                                               ; 0                            ;
; 4                                               ; 1                            ;
; 5                                               ; 2                            ;
; 6                                               ; 0                            ;
; 7                                               ; 2                            ;
; 8                                               ; 2                            ;
; 9                                               ; 4                            ;
; 10                                              ; 1                            ;
; 11                                              ; 0                            ;
; 12                                              ; 0                            ;
; 13                                              ; 1                            ;
; 14                                              ; 0                            ;
; 15                                              ; 0                            ;
; 16                                              ; 4                            ;
; 17                                              ; 0                            ;
; 18                                              ; 1                            ;
; 19                                              ; 1                            ;
; 20                                              ; 0                            ;
; 21                                              ; 0                            ;
; 22                                              ; 0                            ;
; 23                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 8.67) ; Number of LABs  (Total = 49) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 6                            ;
; 2                                           ; 11                           ;
; 3                                           ; 5                            ;
; 4                                           ; 7                            ;
; 5                                           ; 1                            ;
; 6                                           ; 1                            ;
; 7                                           ; 1                            ;
; 8                                           ; 0                            ;
; 9                                           ; 3                            ;
; 10                                          ; 1                            ;
; 11                                          ; 0                            ;
; 12                                          ; 2                            ;
; 13                                          ; 0                            ;
; 14                                          ; 0                            ;
; 15                                          ; 0                            ;
; 16                                          ; 0                            ;
; 17                                          ; 0                            ;
; 18                                          ; 3                            ;
; 19                                          ; 1                            ;
; 20                                          ; 0                            ;
; 21                                          ; 0                            ;
; 22                                          ; 0                            ;
; 23                                          ; 2                            ;
; 24                                          ; 0                            ;
; 25                                          ; 0                            ;
; 26                                          ; 1                            ;
; 27                                          ; 0                            ;
; 28                                          ; 0                            ;
; 29                                          ; 1                            ;
; 30                                          ; 0                            ;
; 31                                          ; 0                            ;
; 32                                          ; 1                            ;
; 33                                          ; 1                            ;
; 34                                          ; 0                            ;
; 35                                          ; 0                            ;
; 36                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 110          ; 0            ; 110          ; 0            ; 0            ; 114       ; 110          ; 0            ; 114       ; 114       ; 0            ; 63           ; 0            ; 0            ; 51           ; 0            ; 63           ; 51           ; 0            ; 0            ; 0            ; 63           ; 0            ; 0            ; 0            ; 0            ; 0            ; 114       ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 4            ; 114          ; 4            ; 114          ; 114          ; 0         ; 4            ; 114          ; 0         ; 0         ; 114          ; 51           ; 114          ; 114          ; 63           ; 114          ; 51           ; 63           ; 114          ; 114          ; 114          ; 51           ; 114          ; 114          ; 114          ; 114          ; 114          ; 0         ; 114          ; 114          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; LEDG[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[8]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[9]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[10]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[11]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[12]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[13]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[14]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[15]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[16]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[17]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_DA[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_DA[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_DA[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_DA[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_DA[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_DA[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_DA[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_DA[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_DA[8]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_DA[9]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_DA[10]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_DA[11]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_DA[12]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_DA[13]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_DB[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_DB[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_DB[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_DB[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_DB[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_DB[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_DB[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_DB[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_DB[8]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_DB[9]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_DB[10]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_DB[11]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_DB[12]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_DB[13]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_CLK_A          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_CLK_B          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_OEB_A          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_OEB_B          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_CLK_A          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_CLK_B          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_MODE           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_WRT_A          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_WRT_B          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_DB[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_DB[13]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_DB[12]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_DB[11]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_DB[10]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_DB[9]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_DB[8]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_DB[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_DB[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_DB[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_DB[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_DB[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_DB[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_DB[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[4]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[5]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[6]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[7]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[8]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[9]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[10]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[11]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[12]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[13]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[14]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[15]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[16]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[17]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_DA[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_DA[13]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_DA[12]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_DA[11]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_DA[10]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_DA[9]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_DA[8]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_DA[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_DA[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_DA[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_DA[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_DA[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_DA[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_DA[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clock_50           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                       ;
+-----------------------------+-----------------------------------+-------------------+
; Source Clock(s)             ; Destination Clock(s)              ; Delay Added in ns ;
+-----------------------------+-----------------------------------+-------------------+
; clk_gen:clk_gen_mod|sys_clk ; clk_gen:clk_gen_mod|down_count[1] ; 23.6              ;
; clock_50                    ; clk_gen:clk_gen_mod|sys_clk       ; 12.3              ;
; clock_50,I/O                ; clk_gen:clk_gen_mod|sys_clk       ; 4.7               ;
; clock_50                    ; clock_50                          ; 4.6               ;
+-----------------------------+-----------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+---------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                           ;
+-----------------------------------+-------------------------------------------------+-------------------+
; Source Register                   ; Destination Register                            ; Delay Added in ns ;
+-----------------------------------+-------------------------------------------------+-------------------+
; clk_gen:clk_gen_mod|sys_clk       ; clk_gen:clk_gen_mod|sys_clk                     ; 2.542             ;
; clk_gen:clk_gen_mod|down_count[1] ; clk_gen:clk_gen_mod|down_count[4]               ; 2.013             ;
; MER_device:bbx_mer15|sum_I[18]    ; ref_level_gen:ref_level_gen_mod|acc_full[17]    ; 1.513             ;
; MER_device:bbx_mer15|sum_I[20]    ; ref_level_gen:ref_level_gen_mod|acc_full[17]    ; 1.483             ;
; MER_device:bbx_mer15|sum_I[19]    ; ref_level_gen:ref_level_gen_mod|acc_full[17]    ; 1.483             ;
; MER_device:bbx_mer15|sum_I[31]    ; ref_level_gen:ref_level_gen_mod|acc_full[17]    ; 1.415             ;
; MER_device:bbx_mer15|sum_I[17]    ; ref_level_gen:ref_level_gen_mod|acc_full[17]    ; 1.415             ;
; MER_device:bbx_mer15|sum_I[32]    ; ref_level_gen:ref_level_gen_mod|acc_full[17]    ; 1.412             ;
; MER_device:bbx_mer15|sum_I[33]    ; ref_level_gen:ref_level_gen_mod|acc_full[17]    ; 1.305             ;
; MER_device:bbx_mer15|sum_I[27]    ; ref_level_gen:ref_level_gen_mod|acc_full[17]    ; 1.305             ;
; MER_device:bbx_mer15|sum_I[22]    ; ref_level_gen:ref_level_gen_mod|acc_full[17]    ; 1.287             ;
; MER_device:bbx_mer15|sum_I[21]    ; ref_level_gen:ref_level_gen_mod|acc_full[17]    ; 1.287             ;
; MER_device:bbx_mer15|sum_I[24]    ; ref_level_gen:ref_level_gen_mod|acc_full[17]    ; 1.275             ;
; MER_device:bbx_mer15|sum_I[23]    ; ref_level_gen:ref_level_gen_mod|acc_full[17]    ; 1.271             ;
; MER_device:bbx_mer15|sum_I[26]    ; ref_level_gen:ref_level_gen_mod|acc_full[17]    ; 1.208             ;
; MER_device:bbx_mer15|sum_I[28]    ; ref_level_gen:ref_level_gen_mod|acc_full[17]    ; 1.207             ;
; MER_device:bbx_mer15|sum_I[34]    ; slicer_4_ask:slicer_4_ask_mod|sym_out[0]        ; 1.204             ;
; MER_device:bbx_mer15|sum_I[29]    ; ref_level_gen:ref_level_gen_mod|acc_full[17]    ; 1.186             ;
; MER_device:bbx_mer15|sum_I[25]    ; ref_level_gen:ref_level_gen_mod|acc_full[17]    ; 1.160             ;
; MER_device:bbx_mer15|sum_I[30]    ; ref_level_gen:ref_level_gen_mod|acc_full[17]    ; 1.141             ;
; clk_gen:clk_gen_mod|down_count[4] ; MER_device:bbx_mer15|q_1[4]                     ; 0.927             ;
; clk_gen:clk_gen_mod|down_count[3] ; MER_device:bbx_mer15|q_1[4]                     ; 0.927             ;
; clk_gen:clk_gen_mod|down_count[2] ; MER_device:bbx_mer15|q_1[4]                     ; 0.927             ;
; KEY[0]                            ; MER_device:bbx_mer15|delay_I[1][1]~_Duplicate_1 ; 0.646             ;
; MER_device:bbx_mer15|q_1[0]       ; MER_device:bbx_mer15|q_1[1]                     ; 0.025             ;
+-----------------------------------+-------------------------------------------------+-------------------+
Note: This table only shows the top 25 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP4CE115F29C7 for design "deliverable2"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location P28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 4 pins of 114 total pins
    Info (169086): Pin LEDG[4] not assigned to an exact location on the device
    Info (169086): Pin LEDG[5] not assigned to an exact location on the device
    Info (169086): Pin LEDG[6] not assigned to an exact location on the device
    Info (169086): Pin LEDG[7] not assigned to an exact location on the device
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity d2_exam_top
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Warning (332174): Ignored filter at qfit2_legacy_fmain_fitter_flow.tcl(116): altera_reserved_tck could not be matched with a port
Warning (332049): Ignored create_clock at qfit2_legacy_fmain_fitter_flow.tcl(116): Argument <targets> is an empty collection
    Info (332050): run_legacy_fitter_flow
Warning (332174): Ignored filter at qfit2_legacy_fmain_fitter_flow.tcl(116): altera_reserved_tck could not be matched with a clock
Critical Warning (332012): Synopsys Design Constraints File file not found: 'deliverable2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clock_50~input (placed in PIN Y2 (CLK2, DIFFCLK_1p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clk_gen:clk_gen_mod|down_count[2]
        Info (176357): Destination node clk_gen:clk_gen_mod|down_count[3]
        Info (176357): Destination node clk_gen:clk_gen_mod|down_count[4]
Info (176353): Automatically promoted node clk_gen:clk_gen_mod|sys_clk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clk_gen:clk_gen_mod|sys_clk~0
        Info (176357): Destination node ADC_CLK_A~output
        Info (176357): Destination node ADC_CLK_B~output
        Info (176357): Destination node DAC_CLK_A~output
        Info (176357): Destination node DAC_CLK_B~output
        Info (176357): Destination node DAC_WRT_B~output
        Info (176357): Destination node DAC_WRT_A~output
Info (176353): Automatically promoted node clk_gen:clk_gen_mod|Equal3~1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node lfsr_22_max:lfsr_data_mod|fb_reg[0]
        Info (176357): Destination node lfsr_22_max:lfsr_data_mod|fb_reg[1]
        Info (176357): Destination node lfsr_22_max:lfsr_data_mod|fb_reg[3]
        Info (176357): Destination node lfsr_22_max:lfsr_data_mod|fb_reg[2]
        Info (176357): Destination node ref_level_gen:ref_level_gen_mod|acc_full[17]
        Info (176357): Destination node ref_level_gen:ref_level_gen_mod|acc_full[16]
        Info (176357): Destination node ref_level_gen:ref_level_gen_mod|acc_full[15]
        Info (176357): Destination node ref_level_gen:ref_level_gen_mod|acc_full[14]
        Info (176357): Destination node ref_level_gen:ref_level_gen_mod|acc_full[13]
        Info (176357): Destination node ref_level_gen:ref_level_gen_mod|acc_full[12]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 54 registers into blocks of type Embedded multiplier block
    Extra Info (176220): Created 36 register duplicates
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 4 (unused VREF, 2.5V VCCIO, 0 input, 4 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  52 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  62 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  73 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  71 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has 2.5V VCCIO pins. 41 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 2.5V VCCIO pins. 47 total pin(s) used --  11 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 2.5V VCCIO pins. 22 total pin(s) used --  50 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  71 pins available
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "ADC_CLK_A" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_CLK_B" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DA[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DA[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DA[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DA[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DA[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DA[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DB[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DB[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DB[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DB[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DB[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DB[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DB[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DB[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DB[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DB[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DB[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DB[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DB[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DB[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_OEB_A" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_OEB_B" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_OTR_A" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_OTR_A" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_OTR_B" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_OTR_B" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DAC_CLK_A" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DAC_CLK_B" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DAC_DA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DAC_DA[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DAC_DA[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DAC_DA[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DAC_DA[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DAC_DA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DAC_DA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DAC_DA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DAC_DA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DAC_DA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DAC_DA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DAC_DA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DAC_DA[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DAC_DA[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DAC_DB[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DAC_DB[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DAC_DB[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DAC_DB[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DAC_DB[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DAC_DB[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DAC_DB[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DAC_DB[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DAC_DB[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DAC_DB[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DAC_DB[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DAC_DB[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DAC_DB[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DAC_DB[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DAC_MODE" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DAC_WRT_A" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DAC_WRT_B" is assigned to location or region, but does not exist in design
    Warning (15706): Node "I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OSC_SMA_ADC4" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OSC_SMA_ADC4" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SMA_DAC4" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SMA_DAC4" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "clock_27" is assigned to location or region, but does not exist in design
    Warning (15706): Node "clock_27" is assigned to location or region, but does not exist in design
    Warning (15706): Node "clock_50" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:04
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:04
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 3% of the available device resources in the region that extends from location X34_Y37 to location X45_Y48
Info (170194): Fitter routing operations ending: elapsed time is 00:00:04
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.79 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info: Quartus II 32-bit Fitter was successful. 0 errors, 132 warnings
    Info: Peak virtual memory: 710 megabytes
    Info: Processing ended: Mon Feb 13 23:38:09 2017
    Info: Elapsed time: 00:00:26
    Info: Total CPU time (on all processors): 00:00:29


