INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jakub/Desktop/AGH/Semestr 6/Systemy rekonfigurowalne/Laboratorium/Lab. 2 - Verilog i weryfikacja - praktyka/kaskada_bramek_AND_JG/kaskada_bramek_AND_JG.srcs/sources_1/new/kaskada_bramek_AND.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module kaskada_bramek_AND
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jakub/Desktop/AGH/Semestr 6/Systemy rekonfigurowalne/Laboratorium/Lab. 2 - Verilog i weryfikacja - praktyka/kaskada_bramek_AND_JG/kaskada_bramek_AND_JG.srcs/sim_1/new/tb_kaskada_bramek_AND.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module tb_kaskada_bramek_AND
INFO: [VRFC 10-2263] Analyzing Verilog file "C:/Users/Jakub/Desktop/AGH/Semestr 6/Systemy rekonfigurowalne/Laboratorium/Lab. 2 - Verilog i weryfikacja - praktyka/kaskada_bramek_AND_JG/kaskada_bramek_AND_JG.sim/sim_1/behav/xsim/glbl.v" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module glbl
