//
// Verilog module for: foo<>
//
module foo(a, b, c);
   input a;
   input b;
   output c;

// -- signals ---
   wire b;
   wire a;
   reg c;

// --- instances
endmodule

