TimeQuest Timing Analyzer report for ALU
Wed Jul 22 00:57:53 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK'
 12. Slow Model Hold: 'CLOCK'
 13. Slow Model Minimum Pulse Width: 'CLOCK'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'CLOCK'
 26. Fast Model Hold: 'CLOCK'
 27. Fast Model Minimum Pulse Width: 'CLOCK'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; ALU                                                               ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C70F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; CLOCK      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+------------------------------------------------+
; Slow Model Fmax Summary                        ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 97.6 MHz ; 97.6 MHz        ; CLOCK      ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLOCK ; -9.246 ; -14909.655    ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLOCK ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLOCK ; -1.423 ; -7067.060             ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK'                                                                                                                                                                                                                                                     ;
+--------+-------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                     ; To Node                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -9.246 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 10.281     ;
; -9.172 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 10.208     ;
; -9.104 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 10.139     ;
; -9.103 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 10.138     ;
; -9.032 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.008      ; 10.076     ;
; -9.029 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 10.065     ;
; -8.961 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.996      ;
; -8.934 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.969      ;
; -8.927 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.008      ; 9.971      ;
; -8.889 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.008      ; 9.933      ;
; -8.858 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.893      ;
; -8.836 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.871      ;
; -8.807 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.842      ;
; -8.791 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.826      ;
; -8.784 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.008      ; 9.828      ;
; -8.766 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.801      ;
; -8.715 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.750      ;
; -8.698 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.733      ;
; -8.693 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.728      ;
; -8.676 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.711      ;
; -8.664 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.699      ;
; -8.624 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 9.660      ;
; -8.623 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.658      ;
; -8.556 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.591      ;
; -8.533 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.568      ;
; -8.526 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.561      ;
; -8.484 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.519      ;
; -8.484 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.008      ; 9.528      ;
; -8.410 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 9.446      ;
; -8.386 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.421      ;
; -8.383 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.418      ;
; -8.379 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.008      ; 9.423      ;
; -8.342 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.377      ;
; -8.310 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.345      ;
; -8.288 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.323      ;
; -8.270 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.008      ; 9.314      ;
; -8.259 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.294      ;
; -8.218 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.253      ;
; -8.172 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.207      ;
; -8.165 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.008      ; 9.209      ;
; -8.128 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.163      ;
; -8.096 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.131      ;
; -8.074 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.109      ;
; -8.068 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.103      ;
; -8.045 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.080      ;
; -8.004 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.039      ;
; -7.978 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.013      ;
; -7.946 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.981      ;
; -7.925 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.960      ;
; -7.914 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.949      ;
; -7.872 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 8.908      ;
; -7.836 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a85~porta_address_reg3  ; CLOCK        ; CLOCK       ; 1.000        ; 0.079      ; 8.880      ;
; -7.826 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a113~porta_address_reg3 ; CLOCK        ; CLOCK       ; 1.000        ; 0.087      ; 8.878      ;
; -7.804 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.839      ;
; -7.764 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.799      ;
; -7.732 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.008      ; 8.776      ;
; -7.634 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.669      ;
; -7.627 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.008      ; 8.671      ;
; -7.558 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.593      ;
; -7.546 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.581      ;
; -7.537 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.572      ;
; -7.536 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.571      ;
; -7.525 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.560      ;
; -7.520 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.555      ;
; -7.517 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a116~porta_address_reg3 ; CLOCK        ; CLOCK       ; 1.000        ; 0.094      ; 8.576      ;
; -7.507 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.542      ;
; -7.504 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a106~porta_address_reg3 ; CLOCK        ; CLOCK       ; 1.000        ; 0.101      ; 8.570      ;
; -7.497 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a89~porta_address_reg3  ; CLOCK        ; CLOCK       ; 1.000        ; 0.106      ; 8.568      ;
; -7.495 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a76~porta_address_reg3  ; CLOCK        ; CLOCK       ; 1.000        ; 0.040      ; 8.500      ;
; -7.494 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a78~porta_address_reg3  ; CLOCK        ; CLOCK       ; 1.000        ; 0.052      ; 8.511      ;
; -7.487 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a80~porta_address_reg3  ; CLOCK        ; CLOCK       ; 1.000        ; 0.074      ; 8.526      ;
; -7.472 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a93~porta_address_reg3  ; CLOCK        ; CLOCK       ; 1.000        ; 0.103      ; 8.540      ;
; -7.472 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 8.508      ;
; -7.466 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.501      ;
; -7.463 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.498      ;
; -7.404 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.439      ;
; -7.394 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.429      ;
; -7.382 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.417      ;
; -7.376 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.411      ;
; -7.332 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.008      ; 8.376      ;
; -7.320 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.355      ;
; -7.306 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.341      ;
; -7.234 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.269      ;
; -7.227 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.008      ; 8.271      ;
; -7.226 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.261      ;
; -7.191 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a26~porta_address_reg3  ; CLOCK        ; CLOCK       ; 1.000        ; 0.064      ; 8.220      ;
; -7.185 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a37~porta_address_reg3  ; CLOCK        ; CLOCK       ; 1.000        ; 0.091      ; 8.241      ;
; -7.181 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a97~porta_address_reg3  ; CLOCK        ; CLOCK       ; 1.000        ; 0.083      ; 8.229      ;
; -7.172 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a114~porta_address_reg3 ; CLOCK        ; CLOCK       ; 1.000        ; 0.106      ; 8.243      ;
; -7.171 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a94~porta_address_reg3  ; CLOCK        ; CLOCK       ; 1.000        ; 0.108      ; 8.244      ;
; -7.158 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.193      ;
; -7.148 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg3 ; CLOCK        ; CLOCK       ; 1.000        ; 0.110      ; 8.223      ;
; -7.136 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.171      ;
; -7.107 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.142      ;
; -7.104 ; lpm_dff:IR|dffs[5]                                                            ; lpm_dff:ALU_OUT|dffs[5]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; -0.050     ; 8.090      ;
; -7.067 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.102      ;
; -7.066 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.101      ;
; -7.058 ; lpm_dff:IR|dffs[15]                                                           ; lpm_dff:ALU_OUT|dffs[30]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 8.057      ;
; -7.013 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.048      ;
; -6.989 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.024      ;
+--------+-------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK'                                                                                                                                                                                                                    ;
+-------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                     ; To Node                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
+-------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK'                                                                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0                       ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0                       ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg0    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg0    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg1    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg1    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg10   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg10   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg11   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg11   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg2    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg2    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg3    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg3    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg4    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg4    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg5    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg5    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg6    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg6    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg7    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg7    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg8    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg8    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg9    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg9    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a1                       ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a1                       ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a10                      ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a10                      ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100                     ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100                     ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101                     ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101                     ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102                     ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102                     ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg5  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RESET     ; CLOCK      ; 5.122 ; 5.122 ; Rise       ; CLOCK           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RESET     ; CLOCK      ; -0.163 ; -0.163 ; Rise       ; CLOCK           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; ALU_INSTANT_OUT[*]   ; CLOCK      ; 16.880 ; 16.880 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[0]  ; CLOCK      ; 15.480 ; 15.480 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[1]  ; CLOCK      ; 16.220 ; 16.220 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[2]  ; CLOCK      ; 16.556 ; 16.556 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[3]  ; CLOCK      ; 16.804 ; 16.804 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[4]  ; CLOCK      ; 16.413 ; 16.413 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[5]  ; CLOCK      ; 16.573 ; 16.573 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[6]  ; CLOCK      ; 16.392 ; 16.392 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[7]  ; CLOCK      ; 16.390 ; 16.390 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[8]  ; CLOCK      ; 15.491 ; 15.491 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[9]  ; CLOCK      ; 16.214 ; 16.214 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[10] ; CLOCK      ; 15.781 ; 15.781 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[11] ; CLOCK      ; 16.725 ; 16.725 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[12] ; CLOCK      ; 16.267 ; 16.267 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[13] ; CLOCK      ; 16.083 ; 16.083 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[14] ; CLOCK      ; 15.220 ; 15.220 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[15] ; CLOCK      ; 14.780 ; 14.780 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[16] ; CLOCK      ; 15.406 ; 15.406 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[17] ; CLOCK      ; 14.970 ; 14.970 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[18] ; CLOCK      ; 16.529 ; 16.529 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[19] ; CLOCK      ; 15.731 ; 15.731 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[20] ; CLOCK      ; 15.471 ; 15.471 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[21] ; CLOCK      ; 15.845 ; 15.845 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[22] ; CLOCK      ; 16.743 ; 16.743 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[23] ; CLOCK      ; 14.892 ; 14.892 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[24] ; CLOCK      ; 16.722 ; 16.722 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[25] ; CLOCK      ; 16.071 ; 16.071 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[26] ; CLOCK      ; 15.497 ; 15.497 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[27] ; CLOCK      ; 16.341 ; 16.341 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[28] ; CLOCK      ; 16.377 ; 16.377 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[29] ; CLOCK      ; 16.567 ; 16.567 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[30] ; CLOCK      ; 16.880 ; 16.880 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[31] ; CLOCK      ; 15.793 ; 15.793 ; Rise       ; CLOCK           ;
; ReadDataOne[*]       ; CLOCK      ; 15.903 ; 15.903 ; Rise       ; CLOCK           ;
;  ReadDataOne[0]      ; CLOCK      ; 12.646 ; 12.646 ; Rise       ; CLOCK           ;
;  ReadDataOne[1]      ; CLOCK      ; 12.603 ; 12.603 ; Rise       ; CLOCK           ;
;  ReadDataOne[2]      ; CLOCK      ; 14.102 ; 14.102 ; Rise       ; CLOCK           ;
;  ReadDataOne[3]      ; CLOCK      ; 14.067 ; 14.067 ; Rise       ; CLOCK           ;
;  ReadDataOne[4]      ; CLOCK      ; 14.762 ; 14.762 ; Rise       ; CLOCK           ;
;  ReadDataOne[5]      ; CLOCK      ; 13.586 ; 13.586 ; Rise       ; CLOCK           ;
;  ReadDataOne[6]      ; CLOCK      ; 15.109 ; 15.109 ; Rise       ; CLOCK           ;
;  ReadDataOne[7]      ; CLOCK      ; 13.173 ; 13.173 ; Rise       ; CLOCK           ;
;  ReadDataOne[8]      ; CLOCK      ; 13.401 ; 13.401 ; Rise       ; CLOCK           ;
;  ReadDataOne[9]      ; CLOCK      ; 13.425 ; 13.425 ; Rise       ; CLOCK           ;
;  ReadDataOne[10]     ; CLOCK      ; 15.188 ; 15.188 ; Rise       ; CLOCK           ;
;  ReadDataOne[11]     ; CLOCK      ; 12.313 ; 12.313 ; Rise       ; CLOCK           ;
;  ReadDataOne[12]     ; CLOCK      ; 12.642 ; 12.642 ; Rise       ; CLOCK           ;
;  ReadDataOne[13]     ; CLOCK      ; 13.012 ; 13.012 ; Rise       ; CLOCK           ;
;  ReadDataOne[14]     ; CLOCK      ; 13.629 ; 13.629 ; Rise       ; CLOCK           ;
;  ReadDataOne[15]     ; CLOCK      ; 13.234 ; 13.234 ; Rise       ; CLOCK           ;
;  ReadDataOne[16]     ; CLOCK      ; 14.651 ; 14.651 ; Rise       ; CLOCK           ;
;  ReadDataOne[17]     ; CLOCK      ; 14.259 ; 14.259 ; Rise       ; CLOCK           ;
;  ReadDataOne[18]     ; CLOCK      ; 13.928 ; 13.928 ; Rise       ; CLOCK           ;
;  ReadDataOne[19]     ; CLOCK      ; 13.165 ; 13.165 ; Rise       ; CLOCK           ;
;  ReadDataOne[20]     ; CLOCK      ; 13.435 ; 13.435 ; Rise       ; CLOCK           ;
;  ReadDataOne[21]     ; CLOCK      ; 15.654 ; 15.654 ; Rise       ; CLOCK           ;
;  ReadDataOne[22]     ; CLOCK      ; 13.840 ; 13.840 ; Rise       ; CLOCK           ;
;  ReadDataOne[23]     ; CLOCK      ; 13.757 ; 13.757 ; Rise       ; CLOCK           ;
;  ReadDataOne[24]     ; CLOCK      ; 12.288 ; 12.288 ; Rise       ; CLOCK           ;
;  ReadDataOne[25]     ; CLOCK      ; 15.903 ; 15.903 ; Rise       ; CLOCK           ;
;  ReadDataOne[26]     ; CLOCK      ; 13.558 ; 13.558 ; Rise       ; CLOCK           ;
;  ReadDataOne[27]     ; CLOCK      ; 13.111 ; 13.111 ; Rise       ; CLOCK           ;
;  ReadDataOne[28]     ; CLOCK      ; 13.604 ; 13.604 ; Rise       ; CLOCK           ;
;  ReadDataOne[29]     ; CLOCK      ; 14.254 ; 14.254 ; Rise       ; CLOCK           ;
;  ReadDataOne[30]     ; CLOCK      ; 14.821 ; 14.821 ; Rise       ; CLOCK           ;
;  ReadDataOne[31]     ; CLOCK      ; 14.954 ; 14.954 ; Rise       ; CLOCK           ;
; ReadDataTwo[*]       ; CLOCK      ; 14.801 ; 14.801 ; Rise       ; CLOCK           ;
;  ReadDataTwo[0]      ; CLOCK      ; 14.026 ; 14.026 ; Rise       ; CLOCK           ;
;  ReadDataTwo[1]      ; CLOCK      ; 13.571 ; 13.571 ; Rise       ; CLOCK           ;
;  ReadDataTwo[2]      ; CLOCK      ; 13.220 ; 13.220 ; Rise       ; CLOCK           ;
;  ReadDataTwo[3]      ; CLOCK      ; 13.936 ; 13.936 ; Rise       ; CLOCK           ;
;  ReadDataTwo[4]      ; CLOCK      ; 14.261 ; 14.261 ; Rise       ; CLOCK           ;
;  ReadDataTwo[5]      ; CLOCK      ; 13.369 ; 13.369 ; Rise       ; CLOCK           ;
;  ReadDataTwo[6]      ; CLOCK      ; 13.144 ; 13.144 ; Rise       ; CLOCK           ;
;  ReadDataTwo[7]      ; CLOCK      ; 13.536 ; 13.536 ; Rise       ; CLOCK           ;
;  ReadDataTwo[8]      ; CLOCK      ; 14.801 ; 14.801 ; Rise       ; CLOCK           ;
;  ReadDataTwo[9]      ; CLOCK      ; 13.642 ; 13.642 ; Rise       ; CLOCK           ;
;  ReadDataTwo[10]     ; CLOCK      ; 14.341 ; 14.341 ; Rise       ; CLOCK           ;
;  ReadDataTwo[11]     ; CLOCK      ; 13.932 ; 13.932 ; Rise       ; CLOCK           ;
;  ReadDataTwo[12]     ; CLOCK      ; 13.469 ; 13.469 ; Rise       ; CLOCK           ;
;  ReadDataTwo[13]     ; CLOCK      ; 14.521 ; 14.521 ; Rise       ; CLOCK           ;
;  ReadDataTwo[14]     ; CLOCK      ; 13.107 ; 13.107 ; Rise       ; CLOCK           ;
;  ReadDataTwo[15]     ; CLOCK      ; 14.342 ; 14.342 ; Rise       ; CLOCK           ;
;  ReadDataTwo[16]     ; CLOCK      ; 13.918 ; 13.918 ; Rise       ; CLOCK           ;
;  ReadDataTwo[17]     ; CLOCK      ; 14.227 ; 14.227 ; Rise       ; CLOCK           ;
;  ReadDataTwo[18]     ; CLOCK      ; 13.947 ; 13.947 ; Rise       ; CLOCK           ;
;  ReadDataTwo[19]     ; CLOCK      ; 13.369 ; 13.369 ; Rise       ; CLOCK           ;
;  ReadDataTwo[20]     ; CLOCK      ; 13.450 ; 13.450 ; Rise       ; CLOCK           ;
;  ReadDataTwo[21]     ; CLOCK      ; 13.852 ; 13.852 ; Rise       ; CLOCK           ;
;  ReadDataTwo[22]     ; CLOCK      ; 12.688 ; 12.688 ; Rise       ; CLOCK           ;
;  ReadDataTwo[23]     ; CLOCK      ; 12.528 ; 12.528 ; Rise       ; CLOCK           ;
;  ReadDataTwo[24]     ; CLOCK      ; 14.205 ; 14.205 ; Rise       ; CLOCK           ;
;  ReadDataTwo[25]     ; CLOCK      ; 12.572 ; 12.572 ; Rise       ; CLOCK           ;
;  ReadDataTwo[26]     ; CLOCK      ; 12.589 ; 12.589 ; Rise       ; CLOCK           ;
;  ReadDataTwo[27]     ; CLOCK      ; 13.512 ; 13.512 ; Rise       ; CLOCK           ;
;  ReadDataTwo[28]     ; CLOCK      ; 14.763 ; 14.763 ; Rise       ; CLOCK           ;
;  ReadDataTwo[29]     ; CLOCK      ; 14.363 ; 14.363 ; Rise       ; CLOCK           ;
;  ReadDataTwo[30]     ; CLOCK      ; 13.491 ; 13.491 ; Rise       ; CLOCK           ;
;  ReadDataTwo[31]     ; CLOCK      ; 14.638 ; 14.638 ; Rise       ; CLOCK           ;
; do_update            ; CLOCK      ; 9.622  ; 9.622  ; Rise       ; CLOCK           ;
; eq                   ; CLOCK      ; 13.002 ; 13.002 ; Rise       ; CLOCK           ;
; inst_cache_en        ; CLOCK      ; 9.384  ; 9.384  ; Rise       ; CLOCK           ;
; instr[*]             ; CLOCK      ; 9.679  ; 9.679  ; Rise       ; CLOCK           ;
;  instr[0]            ; CLOCK      ; 7.494  ; 7.494  ; Rise       ; CLOCK           ;
;  instr[1]            ; CLOCK      ; 8.589  ; 8.589  ; Rise       ; CLOCK           ;
;  instr[2]            ; CLOCK      ; 7.663  ; 7.663  ; Rise       ; CLOCK           ;
;  instr[3]            ; CLOCK      ; 8.477  ; 8.477  ; Rise       ; CLOCK           ;
;  instr[4]            ; CLOCK      ; 8.115  ; 8.115  ; Rise       ; CLOCK           ;
;  instr[5]            ; CLOCK      ; 8.365  ; 8.365  ; Rise       ; CLOCK           ;
;  instr[6]            ; CLOCK      ; 8.688  ; 8.688  ; Rise       ; CLOCK           ;
;  instr[7]            ; CLOCK      ; 9.264  ; 9.264  ; Rise       ; CLOCK           ;
;  instr[8]            ; CLOCK      ; 8.415  ; 8.415  ; Rise       ; CLOCK           ;
;  instr[9]            ; CLOCK      ; 8.382  ; 8.382  ; Rise       ; CLOCK           ;
;  instr[10]           ; CLOCK      ; 8.675  ; 8.675  ; Rise       ; CLOCK           ;
;  instr[11]           ; CLOCK      ; 8.281  ; 8.281  ; Rise       ; CLOCK           ;
;  instr[12]           ; CLOCK      ; 8.232  ; 8.232  ; Rise       ; CLOCK           ;
;  instr[13]           ; CLOCK      ; 8.523  ; 8.523  ; Rise       ; CLOCK           ;
;  instr[14]           ; CLOCK      ; 9.008  ; 9.008  ; Rise       ; CLOCK           ;
;  instr[15]           ; CLOCK      ; 9.499  ; 9.499  ; Rise       ; CLOCK           ;
;  instr[16]           ; CLOCK      ; 9.097  ; 9.097  ; Rise       ; CLOCK           ;
;  instr[17]           ; CLOCK      ; 7.850  ; 7.850  ; Rise       ; CLOCK           ;
;  instr[18]           ; CLOCK      ; 9.679  ; 9.679  ; Rise       ; CLOCK           ;
;  instr[19]           ; CLOCK      ; 7.912  ; 7.912  ; Rise       ; CLOCK           ;
; is_shamt_load        ; CLOCK      ; 12.056 ; 12.056 ; Rise       ; CLOCK           ;
; overflow             ; CLOCK      ; 15.248 ; 15.248 ; Rise       ; CLOCK           ;
; pc[*]                ; CLOCK      ; 12.025 ; 12.025 ; Rise       ; CLOCK           ;
;  pc[2]               ; CLOCK      ; 9.651  ; 9.651  ; Rise       ; CLOCK           ;
;  pc[3]               ; CLOCK      ; 11.000 ; 11.000 ; Rise       ; CLOCK           ;
;  pc[4]               ; CLOCK      ; 10.882 ; 10.882 ; Rise       ; CLOCK           ;
;  pc[5]               ; CLOCK      ; 9.822  ; 9.822  ; Rise       ; CLOCK           ;
;  pc[6]               ; CLOCK      ; 10.066 ; 10.066 ; Rise       ; CLOCK           ;
;  pc[7]               ; CLOCK      ; 9.960  ; 9.960  ; Rise       ; CLOCK           ;
;  pc[8]               ; CLOCK      ; 9.104  ; 9.104  ; Rise       ; CLOCK           ;
;  pc[9]               ; CLOCK      ; 12.025 ; 12.025 ; Rise       ; CLOCK           ;
;  pc[10]              ; CLOCK      ; 11.418 ; 11.418 ; Rise       ; CLOCK           ;
;  pc[11]              ; CLOCK      ; 10.221 ; 10.221 ; Rise       ; CLOCK           ;
;  pc[12]              ; CLOCK      ; 11.154 ; 11.154 ; Rise       ; CLOCK           ;
;  pc[13]              ; CLOCK      ; 9.597  ; 9.597  ; Rise       ; CLOCK           ;
;  pc[14]              ; CLOCK      ; 8.740  ; 8.740  ; Rise       ; CLOCK           ;
;  pc[15]              ; CLOCK      ; 8.784  ; 8.784  ; Rise       ; CLOCK           ;
;  pc[16]              ; CLOCK      ; 8.850  ; 8.850  ; Rise       ; CLOCK           ;
;  pc[17]              ; CLOCK      ; 8.206  ; 8.206  ; Rise       ; CLOCK           ;
;  pc[18]              ; CLOCK      ; 8.140  ; 8.140  ; Rise       ; CLOCK           ;
;  pc[19]              ; CLOCK      ; 8.357  ; 8.357  ; Rise       ; CLOCK           ;
;  pc[20]              ; CLOCK      ; 7.921  ; 7.921  ; Rise       ; CLOCK           ;
;  pc[21]              ; CLOCK      ; 7.465  ; 7.465  ; Rise       ; CLOCK           ;
;  pc[22]              ; CLOCK      ; 7.294  ; 7.294  ; Rise       ; CLOCK           ;
;  pc[23]              ; CLOCK      ; 8.062  ; 8.062  ; Rise       ; CLOCK           ;
;  pc[24]              ; CLOCK      ; 8.089  ; 8.089  ; Rise       ; CLOCK           ;
;  pc[25]              ; CLOCK      ; 9.056  ; 9.056  ; Rise       ; CLOCK           ;
;  pc[26]              ; CLOCK      ; 8.415  ; 8.415  ; Rise       ; CLOCK           ;
;  pc[27]              ; CLOCK      ; 8.628  ; 8.628  ; Rise       ; CLOCK           ;
;  pc[28]              ; CLOCK      ; 8.330  ; 8.330  ; Rise       ; CLOCK           ;
;  pc[29]              ; CLOCK      ; 8.406  ; 8.406  ; Rise       ; CLOCK           ;
;  pc[30]              ; CLOCK      ; 8.002  ; 8.002  ; Rise       ; CLOCK           ;
;  pc[31]              ; CLOCK      ; 7.699  ; 7.699  ; Rise       ; CLOCK           ;
; reg_write            ; CLOCK      ; 9.434  ; 9.434  ; Rise       ; CLOCK           ;
; sgn                  ; CLOCK      ; 15.823 ; 15.823 ; Rise       ; CLOCK           ;
; write_date[*]        ; CLOCK      ; 14.467 ; 14.467 ; Rise       ; CLOCK           ;
;  write_date[0]       ; CLOCK      ; 12.823 ; 12.823 ; Rise       ; CLOCK           ;
;  write_date[1]       ; CLOCK      ; 13.711 ; 13.711 ; Rise       ; CLOCK           ;
;  write_date[2]       ; CLOCK      ; 13.648 ; 13.648 ; Rise       ; CLOCK           ;
;  write_date[3]       ; CLOCK      ; 12.786 ; 12.786 ; Rise       ; CLOCK           ;
;  write_date[4]       ; CLOCK      ; 12.218 ; 12.218 ; Rise       ; CLOCK           ;
;  write_date[5]       ; CLOCK      ; 12.808 ; 12.808 ; Rise       ; CLOCK           ;
;  write_date[6]       ; CLOCK      ; 13.638 ; 13.638 ; Rise       ; CLOCK           ;
;  write_date[7]       ; CLOCK      ; 13.651 ; 13.651 ; Rise       ; CLOCK           ;
;  write_date[8]       ; CLOCK      ; 13.192 ; 13.192 ; Rise       ; CLOCK           ;
;  write_date[9]       ; CLOCK      ; 14.467 ; 14.467 ; Rise       ; CLOCK           ;
;  write_date[10]      ; CLOCK      ; 12.296 ; 12.296 ; Rise       ; CLOCK           ;
;  write_date[11]      ; CLOCK      ; 11.489 ; 11.489 ; Rise       ; CLOCK           ;
;  write_date[12]      ; CLOCK      ; 12.851 ; 12.851 ; Rise       ; CLOCK           ;
;  write_date[13]      ; CLOCK      ; 13.168 ; 13.168 ; Rise       ; CLOCK           ;
;  write_date[14]      ; CLOCK      ; 12.198 ; 12.198 ; Rise       ; CLOCK           ;
;  write_date[15]      ; CLOCK      ; 12.840 ; 12.840 ; Rise       ; CLOCK           ;
;  write_date[16]      ; CLOCK      ; 11.291 ; 11.291 ; Rise       ; CLOCK           ;
;  write_date[17]      ; CLOCK      ; 13.499 ; 13.499 ; Rise       ; CLOCK           ;
;  write_date[18]      ; CLOCK      ; 10.731 ; 10.731 ; Rise       ; CLOCK           ;
;  write_date[19]      ; CLOCK      ; 11.892 ; 11.892 ; Rise       ; CLOCK           ;
;  write_date[20]      ; CLOCK      ; 11.020 ; 11.020 ; Rise       ; CLOCK           ;
;  write_date[21]      ; CLOCK      ; 11.741 ; 11.741 ; Rise       ; CLOCK           ;
;  write_date[22]      ; CLOCK      ; 12.877 ; 12.877 ; Rise       ; CLOCK           ;
;  write_date[23]      ; CLOCK      ; 11.338 ; 11.338 ; Rise       ; CLOCK           ;
;  write_date[24]      ; CLOCK      ; 12.343 ; 12.343 ; Rise       ; CLOCK           ;
;  write_date[25]      ; CLOCK      ; 12.637 ; 12.637 ; Rise       ; CLOCK           ;
;  write_date[26]      ; CLOCK      ; 11.616 ; 11.616 ; Rise       ; CLOCK           ;
;  write_date[27]      ; CLOCK      ; 12.153 ; 12.153 ; Rise       ; CLOCK           ;
;  write_date[28]      ; CLOCK      ; 12.393 ; 12.393 ; Rise       ; CLOCK           ;
;  write_date[29]      ; CLOCK      ; 12.145 ; 12.145 ; Rise       ; CLOCK           ;
;  write_date[30]      ; CLOCK      ; 12.131 ; 12.131 ; Rise       ; CLOCK           ;
;  write_date[31]      ; CLOCK      ; 11.700 ; 11.700 ; Rise       ; CLOCK           ;
; zero                 ; CLOCK      ; 20.365 ; 20.365 ; Rise       ; CLOCK           ;
+----------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                      ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; ALU_INSTANT_OUT[*]   ; CLOCK      ; 9.352  ; 9.352  ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[0]  ; CLOCK      ; 10.749 ; 10.749 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[1]  ; CLOCK      ; 11.541 ; 11.541 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[2]  ; CLOCK      ; 11.195 ; 11.195 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[3]  ; CLOCK      ; 11.828 ; 11.828 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[4]  ; CLOCK      ; 10.405 ; 10.405 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[5]  ; CLOCK      ; 10.861 ; 10.861 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[6]  ; CLOCK      ; 11.136 ; 11.136 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[7]  ; CLOCK      ; 11.198 ; 11.198 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[8]  ; CLOCK      ; 10.931 ; 10.931 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[9]  ; CLOCK      ; 11.412 ; 11.412 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[10] ; CLOCK      ; 10.088 ; 10.088 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[11] ; CLOCK      ; 11.857 ; 11.857 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[12] ; CLOCK      ; 11.387 ; 11.387 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[13] ; CLOCK      ; 10.734 ; 10.734 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[14] ; CLOCK      ; 10.989 ; 10.989 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[15] ; CLOCK      ; 10.517 ; 10.517 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[16] ; CLOCK      ; 11.124 ; 11.124 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[17] ; CLOCK      ; 10.412 ; 10.412 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[18] ; CLOCK      ; 11.135 ; 11.135 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[19] ; CLOCK      ; 10.850 ; 10.850 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[20] ; CLOCK      ; 10.323 ; 10.323 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[21] ; CLOCK      ; 10.418 ; 10.418 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[22] ; CLOCK      ; 11.692 ; 11.692 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[23] ; CLOCK      ; 9.352  ; 9.352  ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[24] ; CLOCK      ; 11.352 ; 11.352 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[25] ; CLOCK      ; 10.264 ; 10.264 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[26] ; CLOCK      ; 10.296 ; 10.296 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[27] ; CLOCK      ; 10.893 ; 10.893 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[28] ; CLOCK      ; 9.915  ; 9.915  ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[29] ; CLOCK      ; 10.034 ; 10.034 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[30] ; CLOCK      ; 10.110 ; 10.110 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[31] ; CLOCK      ; 10.588 ; 10.588 ; Rise       ; CLOCK           ;
; ReadDataOne[*]       ; CLOCK      ; 9.166  ; 9.166  ; Rise       ; CLOCK           ;
;  ReadDataOne[0]      ; CLOCK      ; 9.568  ; 9.568  ; Rise       ; CLOCK           ;
;  ReadDataOne[1]      ; CLOCK      ; 9.166  ; 9.166  ; Rise       ; CLOCK           ;
;  ReadDataOne[2]      ; CLOCK      ; 9.843  ; 9.843  ; Rise       ; CLOCK           ;
;  ReadDataOne[3]      ; CLOCK      ; 10.326 ; 10.326 ; Rise       ; CLOCK           ;
;  ReadDataOne[4]      ; CLOCK      ; 11.369 ; 11.369 ; Rise       ; CLOCK           ;
;  ReadDataOne[5]      ; CLOCK      ; 10.540 ; 10.540 ; Rise       ; CLOCK           ;
;  ReadDataOne[6]      ; CLOCK      ; 10.936 ; 10.936 ; Rise       ; CLOCK           ;
;  ReadDataOne[7]      ; CLOCK      ; 9.689  ; 9.689  ; Rise       ; CLOCK           ;
;  ReadDataOne[8]      ; CLOCK      ; 10.393 ; 10.393 ; Rise       ; CLOCK           ;
;  ReadDataOne[9]      ; CLOCK      ; 9.568  ; 9.568  ; Rise       ; CLOCK           ;
;  ReadDataOne[10]     ; CLOCK      ; 10.895 ; 10.895 ; Rise       ; CLOCK           ;
;  ReadDataOne[11]     ; CLOCK      ; 9.329  ; 9.329  ; Rise       ; CLOCK           ;
;  ReadDataOne[12]     ; CLOCK      ; 9.658  ; 9.658  ; Rise       ; CLOCK           ;
;  ReadDataOne[13]     ; CLOCK      ; 9.360  ; 9.360  ; Rise       ; CLOCK           ;
;  ReadDataOne[14]     ; CLOCK      ; 9.860  ; 9.860  ; Rise       ; CLOCK           ;
;  ReadDataOne[15]     ; CLOCK      ; 10.297 ; 10.297 ; Rise       ; CLOCK           ;
;  ReadDataOne[16]     ; CLOCK      ; 11.010 ; 11.010 ; Rise       ; CLOCK           ;
;  ReadDataOne[17]     ; CLOCK      ; 10.740 ; 10.740 ; Rise       ; CLOCK           ;
;  ReadDataOne[18]     ; CLOCK      ; 10.625 ; 10.625 ; Rise       ; CLOCK           ;
;  ReadDataOne[19]     ; CLOCK      ; 9.862  ; 9.862  ; Rise       ; CLOCK           ;
;  ReadDataOne[20]     ; CLOCK      ; 10.241 ; 10.241 ; Rise       ; CLOCK           ;
;  ReadDataOne[21]     ; CLOCK      ; 12.429 ; 12.429 ; Rise       ; CLOCK           ;
;  ReadDataOne[22]     ; CLOCK      ; 10.448 ; 10.448 ; Rise       ; CLOCK           ;
;  ReadDataOne[23]     ; CLOCK      ; 10.826 ; 10.826 ; Rise       ; CLOCK           ;
;  ReadDataOne[24]     ; CLOCK      ; 9.437  ; 9.437  ; Rise       ; CLOCK           ;
;  ReadDataOne[25]     ; CLOCK      ; 11.958 ; 11.958 ; Rise       ; CLOCK           ;
;  ReadDataOne[26]     ; CLOCK      ; 10.131 ; 10.131 ; Rise       ; CLOCK           ;
;  ReadDataOne[27]     ; CLOCK      ; 9.642  ; 9.642  ; Rise       ; CLOCK           ;
;  ReadDataOne[28]     ; CLOCK      ; 10.024 ; 10.024 ; Rise       ; CLOCK           ;
;  ReadDataOne[29]     ; CLOCK      ; 10.634 ; 10.634 ; Rise       ; CLOCK           ;
;  ReadDataOne[30]     ; CLOCK      ; 11.337 ; 11.337 ; Rise       ; CLOCK           ;
;  ReadDataOne[31]     ; CLOCK      ; 11.033 ; 11.033 ; Rise       ; CLOCK           ;
; ReadDataTwo[*]       ; CLOCK      ; 9.451  ; 9.451  ; Rise       ; CLOCK           ;
;  ReadDataTwo[0]      ; CLOCK      ; 10.835 ; 10.835 ; Rise       ; CLOCK           ;
;  ReadDataTwo[1]      ; CLOCK      ; 10.464 ; 10.464 ; Rise       ; CLOCK           ;
;  ReadDataTwo[2]      ; CLOCK      ; 9.861  ; 9.861  ; Rise       ; CLOCK           ;
;  ReadDataTwo[3]      ; CLOCK      ; 10.129 ; 10.129 ; Rise       ; CLOCK           ;
;  ReadDataTwo[4]      ; CLOCK      ; 11.342 ; 11.342 ; Rise       ; CLOCK           ;
;  ReadDataTwo[5]      ; CLOCK      ; 9.958  ; 9.958  ; Rise       ; CLOCK           ;
;  ReadDataTwo[6]      ; CLOCK      ; 9.942  ; 9.942  ; Rise       ; CLOCK           ;
;  ReadDataTwo[7]      ; CLOCK      ; 10.251 ; 10.251 ; Rise       ; CLOCK           ;
;  ReadDataTwo[8]      ; CLOCK      ; 10.771 ; 10.771 ; Rise       ; CLOCK           ;
;  ReadDataTwo[9]      ; CLOCK      ; 9.891  ; 9.891  ; Rise       ; CLOCK           ;
;  ReadDataTwo[10]     ; CLOCK      ; 10.531 ; 10.531 ; Rise       ; CLOCK           ;
;  ReadDataTwo[11]     ; CLOCK      ; 10.732 ; 10.732 ; Rise       ; CLOCK           ;
;  ReadDataTwo[12]     ; CLOCK      ; 9.895  ; 9.895  ; Rise       ; CLOCK           ;
;  ReadDataTwo[13]     ; CLOCK      ; 11.455 ; 11.455 ; Rise       ; CLOCK           ;
;  ReadDataTwo[14]     ; CLOCK      ; 9.488  ; 9.488  ; Rise       ; CLOCK           ;
;  ReadDataTwo[15]     ; CLOCK      ; 10.421 ; 10.421 ; Rise       ; CLOCK           ;
;  ReadDataTwo[16]     ; CLOCK      ; 9.730  ; 9.730  ; Rise       ; CLOCK           ;
;  ReadDataTwo[17]     ; CLOCK      ; 9.947  ; 9.947  ; Rise       ; CLOCK           ;
;  ReadDataTwo[18]     ; CLOCK      ; 10.985 ; 10.985 ; Rise       ; CLOCK           ;
;  ReadDataTwo[19]     ; CLOCK      ; 10.249 ; 10.249 ; Rise       ; CLOCK           ;
;  ReadDataTwo[20]     ; CLOCK      ; 10.248 ; 10.248 ; Rise       ; CLOCK           ;
;  ReadDataTwo[21]     ; CLOCK      ; 10.086 ; 10.086 ; Rise       ; CLOCK           ;
;  ReadDataTwo[22]     ; CLOCK      ; 9.538  ; 9.538  ; Rise       ; CLOCK           ;
;  ReadDataTwo[23]     ; CLOCK      ; 9.954  ; 9.954  ; Rise       ; CLOCK           ;
;  ReadDataTwo[24]     ; CLOCK      ; 10.361 ; 10.361 ; Rise       ; CLOCK           ;
;  ReadDataTwo[25]     ; CLOCK      ; 9.451  ; 9.451  ; Rise       ; CLOCK           ;
;  ReadDataTwo[26]     ; CLOCK      ; 9.460  ; 9.460  ; Rise       ; CLOCK           ;
;  ReadDataTwo[27]     ; CLOCK      ; 9.454  ; 9.454  ; Rise       ; CLOCK           ;
;  ReadDataTwo[28]     ; CLOCK      ; 11.123 ; 11.123 ; Rise       ; CLOCK           ;
;  ReadDataTwo[29]     ; CLOCK      ; 11.244 ; 11.244 ; Rise       ; CLOCK           ;
;  ReadDataTwo[30]     ; CLOCK      ; 9.605  ; 9.605  ; Rise       ; CLOCK           ;
;  ReadDataTwo[31]     ; CLOCK      ; 11.126 ; 11.126 ; Rise       ; CLOCK           ;
; do_update            ; CLOCK      ; 9.517  ; 9.517  ; Rise       ; CLOCK           ;
; eq                   ; CLOCK      ; 10.036 ; 10.036 ; Rise       ; CLOCK           ;
; inst_cache_en        ; CLOCK      ; 9.306  ; 9.306  ; Rise       ; CLOCK           ;
; instr[*]             ; CLOCK      ; 7.494  ; 7.494  ; Rise       ; CLOCK           ;
;  instr[0]            ; CLOCK      ; 7.494  ; 7.494  ; Rise       ; CLOCK           ;
;  instr[1]            ; CLOCK      ; 8.589  ; 8.589  ; Rise       ; CLOCK           ;
;  instr[2]            ; CLOCK      ; 7.663  ; 7.663  ; Rise       ; CLOCK           ;
;  instr[3]            ; CLOCK      ; 8.477  ; 8.477  ; Rise       ; CLOCK           ;
;  instr[4]            ; CLOCK      ; 8.115  ; 8.115  ; Rise       ; CLOCK           ;
;  instr[5]            ; CLOCK      ; 8.365  ; 8.365  ; Rise       ; CLOCK           ;
;  instr[6]            ; CLOCK      ; 8.688  ; 8.688  ; Rise       ; CLOCK           ;
;  instr[7]            ; CLOCK      ; 9.264  ; 9.264  ; Rise       ; CLOCK           ;
;  instr[8]            ; CLOCK      ; 8.415  ; 8.415  ; Rise       ; CLOCK           ;
;  instr[9]            ; CLOCK      ; 8.382  ; 8.382  ; Rise       ; CLOCK           ;
;  instr[10]           ; CLOCK      ; 8.675  ; 8.675  ; Rise       ; CLOCK           ;
;  instr[11]           ; CLOCK      ; 8.281  ; 8.281  ; Rise       ; CLOCK           ;
;  instr[12]           ; CLOCK      ; 8.232  ; 8.232  ; Rise       ; CLOCK           ;
;  instr[13]           ; CLOCK      ; 8.523  ; 8.523  ; Rise       ; CLOCK           ;
;  instr[14]           ; CLOCK      ; 9.008  ; 9.008  ; Rise       ; CLOCK           ;
;  instr[15]           ; CLOCK      ; 9.499  ; 9.499  ; Rise       ; CLOCK           ;
;  instr[16]           ; CLOCK      ; 9.097  ; 9.097  ; Rise       ; CLOCK           ;
;  instr[17]           ; CLOCK      ; 7.850  ; 7.850  ; Rise       ; CLOCK           ;
;  instr[18]           ; CLOCK      ; 9.679  ; 9.679  ; Rise       ; CLOCK           ;
;  instr[19]           ; CLOCK      ; 7.912  ; 7.912  ; Rise       ; CLOCK           ;
; is_shamt_load        ; CLOCK      ; 10.729 ; 10.729 ; Rise       ; CLOCK           ;
; overflow             ; CLOCK      ; 10.391 ; 10.391 ; Rise       ; CLOCK           ;
; pc[*]                ; CLOCK      ; 7.294  ; 7.294  ; Rise       ; CLOCK           ;
;  pc[2]               ; CLOCK      ; 9.651  ; 9.651  ; Rise       ; CLOCK           ;
;  pc[3]               ; CLOCK      ; 11.000 ; 11.000 ; Rise       ; CLOCK           ;
;  pc[4]               ; CLOCK      ; 10.882 ; 10.882 ; Rise       ; CLOCK           ;
;  pc[5]               ; CLOCK      ; 9.822  ; 9.822  ; Rise       ; CLOCK           ;
;  pc[6]               ; CLOCK      ; 10.066 ; 10.066 ; Rise       ; CLOCK           ;
;  pc[7]               ; CLOCK      ; 9.960  ; 9.960  ; Rise       ; CLOCK           ;
;  pc[8]               ; CLOCK      ; 9.104  ; 9.104  ; Rise       ; CLOCK           ;
;  pc[9]               ; CLOCK      ; 12.025 ; 12.025 ; Rise       ; CLOCK           ;
;  pc[10]              ; CLOCK      ; 11.418 ; 11.418 ; Rise       ; CLOCK           ;
;  pc[11]              ; CLOCK      ; 10.221 ; 10.221 ; Rise       ; CLOCK           ;
;  pc[12]              ; CLOCK      ; 11.154 ; 11.154 ; Rise       ; CLOCK           ;
;  pc[13]              ; CLOCK      ; 9.597  ; 9.597  ; Rise       ; CLOCK           ;
;  pc[14]              ; CLOCK      ; 8.740  ; 8.740  ; Rise       ; CLOCK           ;
;  pc[15]              ; CLOCK      ; 8.784  ; 8.784  ; Rise       ; CLOCK           ;
;  pc[16]              ; CLOCK      ; 8.850  ; 8.850  ; Rise       ; CLOCK           ;
;  pc[17]              ; CLOCK      ; 8.206  ; 8.206  ; Rise       ; CLOCK           ;
;  pc[18]              ; CLOCK      ; 8.140  ; 8.140  ; Rise       ; CLOCK           ;
;  pc[19]              ; CLOCK      ; 8.357  ; 8.357  ; Rise       ; CLOCK           ;
;  pc[20]              ; CLOCK      ; 7.921  ; 7.921  ; Rise       ; CLOCK           ;
;  pc[21]              ; CLOCK      ; 7.465  ; 7.465  ; Rise       ; CLOCK           ;
;  pc[22]              ; CLOCK      ; 7.294  ; 7.294  ; Rise       ; CLOCK           ;
;  pc[23]              ; CLOCK      ; 8.062  ; 8.062  ; Rise       ; CLOCK           ;
;  pc[24]              ; CLOCK      ; 8.089  ; 8.089  ; Rise       ; CLOCK           ;
;  pc[25]              ; CLOCK      ; 9.056  ; 9.056  ; Rise       ; CLOCK           ;
;  pc[26]              ; CLOCK      ; 8.415  ; 8.415  ; Rise       ; CLOCK           ;
;  pc[27]              ; CLOCK      ; 8.628  ; 8.628  ; Rise       ; CLOCK           ;
;  pc[28]              ; CLOCK      ; 8.330  ; 8.330  ; Rise       ; CLOCK           ;
;  pc[29]              ; CLOCK      ; 8.406  ; 8.406  ; Rise       ; CLOCK           ;
;  pc[30]              ; CLOCK      ; 8.002  ; 8.002  ; Rise       ; CLOCK           ;
;  pc[31]              ; CLOCK      ; 7.699  ; 7.699  ; Rise       ; CLOCK           ;
; reg_write            ; CLOCK      ; 9.313  ; 9.313  ; Rise       ; CLOCK           ;
; sgn                  ; CLOCK      ; 10.618 ; 10.618 ; Rise       ; CLOCK           ;
; write_date[*]        ; CLOCK      ; 7.987  ; 7.987  ; Rise       ; CLOCK           ;
;  write_date[0]       ; CLOCK      ; 9.229  ; 9.229  ; Rise       ; CLOCK           ;
;  write_date[1]       ; CLOCK      ; 9.950  ; 9.950  ; Rise       ; CLOCK           ;
;  write_date[2]       ; CLOCK      ; 10.601 ; 10.601 ; Rise       ; CLOCK           ;
;  write_date[3]       ; CLOCK      ; 8.544  ; 8.544  ; Rise       ; CLOCK           ;
;  write_date[4]       ; CLOCK      ; 7.987  ; 7.987  ; Rise       ; CLOCK           ;
;  write_date[5]       ; CLOCK      ; 9.052  ; 9.052  ; Rise       ; CLOCK           ;
;  write_date[6]       ; CLOCK      ; 10.592 ; 10.592 ; Rise       ; CLOCK           ;
;  write_date[7]       ; CLOCK      ; 10.619 ; 10.619 ; Rise       ; CLOCK           ;
;  write_date[8]       ; CLOCK      ; 9.501  ; 9.501  ; Rise       ; CLOCK           ;
;  write_date[9]       ; CLOCK      ; 10.956 ; 10.956 ; Rise       ; CLOCK           ;
;  write_date[10]      ; CLOCK      ; 10.192 ; 10.192 ; Rise       ; CLOCK           ;
;  write_date[11]      ; CLOCK      ; 9.413  ; 9.413  ; Rise       ; CLOCK           ;
;  write_date[12]      ; CLOCK      ; 10.507 ; 10.507 ; Rise       ; CLOCK           ;
;  write_date[13]      ; CLOCK      ; 10.578 ; 10.578 ; Rise       ; CLOCK           ;
;  write_date[14]      ; CLOCK      ; 8.962  ; 8.962  ; Rise       ; CLOCK           ;
;  write_date[15]      ; CLOCK      ; 9.605  ; 9.605  ; Rise       ; CLOCK           ;
;  write_date[16]      ; CLOCK      ; 9.242  ; 9.242  ; Rise       ; CLOCK           ;
;  write_date[17]      ; CLOCK      ; 11.115 ; 11.115 ; Rise       ; CLOCK           ;
;  write_date[18]      ; CLOCK      ; 9.095  ; 9.095  ; Rise       ; CLOCK           ;
;  write_date[19]      ; CLOCK      ; 8.657  ; 8.657  ; Rise       ; CLOCK           ;
;  write_date[20]      ; CLOCK      ; 9.062  ; 9.062  ; Rise       ; CLOCK           ;
;  write_date[21]      ; CLOCK      ; 9.115  ; 9.115  ; Rise       ; CLOCK           ;
;  write_date[22]      ; CLOCK      ; 9.964  ; 9.964  ; Rise       ; CLOCK           ;
;  write_date[23]      ; CLOCK      ; 8.739  ; 8.739  ; Rise       ; CLOCK           ;
;  write_date[24]      ; CLOCK      ; 10.202 ; 10.202 ; Rise       ; CLOCK           ;
;  write_date[25]      ; CLOCK      ; 10.543 ; 10.543 ; Rise       ; CLOCK           ;
;  write_date[26]      ; CLOCK      ; 9.708  ; 9.708  ; Rise       ; CLOCK           ;
;  write_date[27]      ; CLOCK      ; 9.968  ; 9.968  ; Rise       ; CLOCK           ;
;  write_date[28]      ; CLOCK      ; 10.431 ; 10.431 ; Rise       ; CLOCK           ;
;  write_date[29]      ; CLOCK      ; 9.807  ; 9.807  ; Rise       ; CLOCK           ;
;  write_date[30]      ; CLOCK      ; 8.587  ; 8.587  ; Rise       ; CLOCK           ;
;  write_date[31]      ; CLOCK      ; 9.616  ; 9.616  ; Rise       ; CLOCK           ;
; zero                 ; CLOCK      ; 11.635 ; 11.635 ; Rise       ; CLOCK           ;
+----------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------+
; Propagation Delay                                      ;
+------------+---------------+----+--------+--------+----+
; Input Port ; Output Port   ; RR ; RF     ; FR     ; FF ;
+------------+---------------+----+--------+--------+----+
; RESET      ; inst_cache_en ;    ; 10.421 ; 10.421 ;    ;
+------------+---------------+----+--------+--------+----+


+--------------------------------------------------------+
; Minimum Propagation Delay                              ;
+------------+---------------+----+--------+--------+----+
; Input Port ; Output Port   ; RR ; RF     ; FR     ; FF ;
+------------+---------------+----+--------+--------+----+
; RESET      ; inst_cache_en ;    ; 10.421 ; 10.421 ;    ;
+------------+---------------+----+--------+--------+----+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLOCK ; -3.352 ; -5554.479     ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLOCK ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLOCK ; -1.423 ; -7067.060             ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK'                                                                                                                                                                                                                                                     ;
+--------+-------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                     ; To Node                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.352 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 4.383      ;
; -3.307 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 4.338      ;
; -3.294 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.005      ; 4.331      ;
; -3.282 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 4.314      ;
; -3.276 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 4.307      ;
; -3.262 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.005      ; 4.299      ;
; -3.249 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a85~porta_address_reg3  ; CLOCK        ; CLOCK       ; 1.000        ; 0.082      ; 4.330      ;
; -3.237 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 4.269      ;
; -3.236 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a113~porta_address_reg3 ; CLOCK        ; CLOCK       ; 1.000        ; 0.091      ; 4.326      ;
; -3.235 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 4.266      ;
; -3.224 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.006      ; 4.262      ;
; -3.208 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 4.239      ;
; -3.206 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 4.238      ;
; -3.195 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 4.226      ;
; -3.192 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.006      ; 4.230      ;
; -3.188 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 4.219      ;
; -3.188 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 4.219      ;
; -3.165 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 4.197      ;
; -3.138 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 4.170      ;
; -3.125 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 4.157      ;
; -3.118 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 4.150      ;
; -3.118 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 4.150      ;
; -3.112 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 4.144      ;
; -3.104 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a76~porta_address_reg3  ; CLOCK        ; CLOCK       ; 1.000        ; 0.046      ; 4.149      ;
; -3.104 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 4.135      ;
; -3.103 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a78~porta_address_reg3  ; CLOCK        ; CLOCK       ; 1.000        ; 0.058      ; 4.160      ;
; -3.095 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a80~porta_address_reg3  ; CLOCK        ; CLOCK       ; 1.000        ; 0.079      ; 4.173      ;
; -3.088 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a116~porta_address_reg3 ; CLOCK        ; CLOCK       ; 1.000        ; 0.098      ; 4.185      ;
; -3.078 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a106~porta_address_reg3 ; CLOCK        ; CLOCK       ; 1.000        ; 0.103      ; 4.180      ;
; -3.070 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 4.101      ;
; -3.067 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a89~porta_address_reg3  ; CLOCK        ; CLOCK       ; 1.000        ; 0.108      ; 4.174      ;
; -3.067 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 4.099      ;
; -3.054 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.006      ; 4.092      ;
; -3.047 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a93~porta_address_reg3  ; CLOCK        ; CLOCK       ; 1.000        ; 0.106      ; 4.152      ;
; -3.036 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 4.068      ;
; -3.034 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 4.066      ;
; -3.027 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 4.058      ;
; -3.022 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.006      ; 4.060      ;
; -3.000 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 4.032      ;
; -2.995 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 4.027      ;
; -2.982 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 4.013      ;
; -2.969 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.005      ; 4.006      ;
; -2.968 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 4.000      ;
; -2.963 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a26~porta_address_reg3  ; CLOCK        ; CLOCK       ; 1.000        ; 0.069      ; 4.031      ;
; -2.955 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.987      ;
; -2.951 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a37~porta_address_reg3  ; CLOCK        ; CLOCK       ; 1.000        ; 0.095      ; 4.045      ;
; -2.951 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 3.982      ;
; -2.948 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a97~porta_address_reg3  ; CLOCK        ; CLOCK       ; 1.000        ; 0.088      ; 4.035      ;
; -2.948 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.980      ;
; -2.948 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.980      ;
; -2.937 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.005      ; 3.974      ;
; -2.911 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a114~porta_address_reg3 ; CLOCK        ; CLOCK       ; 1.000        ; 0.109      ; 4.019      ;
; -2.910 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 3.941      ;
; -2.907 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a94~porta_address_reg3  ; CLOCK        ; CLOCK       ; 1.000        ; 0.111      ; 4.017      ;
; -2.888 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg3 ; CLOCK        ; CLOCK       ; 1.000        ; 0.113      ; 4.000      ;
; -2.883 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 3.914      ;
; -2.870 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 3.901      ;
; -2.864 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.896      ;
; -2.863 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 3.894      ;
; -2.863 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 3.894      ;
; -2.831 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 3.862      ;
; -2.830 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.862      ;
; -2.810 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 3.841      ;
; -2.780 ; lpm_dff:IR|dffs[15]                                                           ; lpm_dff:ALU_OUT|dffs[30]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; -0.035     ; 3.777      ;
; -2.779 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 3.810      ;
; -2.765 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 3.796      ;
; -2.761 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.793      ;
; -2.752 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.005      ; 3.789      ;
; -2.745 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 3.776      ;
; -2.740 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a66~porta_address_reg3  ; CLOCK        ; CLOCK       ; 1.000        ; 0.032      ; 3.771      ;
; -2.734 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 3.765      ;
; -2.720 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.005      ; 3.757      ;
; -2.700 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a117~porta_address_reg3 ; CLOCK        ; CLOCK       ; 1.000        ; 0.057      ; 3.756      ;
; -2.693 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 3.724      ;
; -2.686 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg3 ; CLOCK        ; CLOCK       ; 1.000        ; 0.068      ; 3.753      ;
; -2.680 ; lpm_dff:IR|dffs[15]                                                           ; lpm_dff:ALU_OUT|dffs[25]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; -0.016     ; 3.696      ;
; -2.666 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 3.697      ;
; -2.664 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a103~porta_address_reg3 ; CLOCK        ; CLOCK       ; 1.000        ; 0.078      ; 3.741      ;
; -2.663 ; lpm_dff:IR|dffs[15]                                                           ; lpm_dff:ALU_OUT|dffs[29]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; -0.036     ; 3.659      ;
; -2.653 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 3.684      ;
; -2.646 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 3.677      ;
; -2.646 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 3.677      ;
; -2.645 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 3.676      ;
; -2.644 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 3.675      ;
; -2.623 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 3.654      ;
; -2.613 ; lpm_dff:IR|dffs[5]                                                            ; lpm_dff:ALU_OUT|dffs[5]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; -0.045     ; 3.600      ;
; -2.603 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 3.634      ;
; -2.599 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 3.630      ;
; -2.591 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.623      ;
; -2.587 ; lpm_dff:A_REG|dffs[1]                                                         ; lpm_dff:ALU_OUT|dffs[0]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; 0.016      ; 3.635      ;
; -2.586 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.005      ; 3.623      ;
; -2.578 ; lpm_dff:IR|dffs[15]                                                           ; lpm_dff:ALU_OUT|dffs[11]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; -0.026     ; 3.584      ;
; -2.575 ; lpm_dff:IR|dffs[15]                                                           ; lpm_dff:ALU_OUT|dffs[23]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; -0.004     ; 3.603      ;
; -2.575 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.607      ;
; -2.568 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 3.599      ;
; -2.562 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 3.593      ;
; -2.554 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.005      ; 3.591      ;
; -2.554 ; lpm_dff:B_REG|dffs[3]                                                         ; lpm_dff:ALU_OUT|dffs[23]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.040      ; 3.626      ;
; -2.553 ; lpm_dff:IR|dffs[19]                                                           ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                        ; CLOCK        ; CLOCK       ; 1.000        ; -0.079     ; 3.506      ;
; -2.553 ; lpm_dff:IR|dffs[19]                                                           ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]                                        ; CLOCK        ; CLOCK       ; 1.000        ; -0.079     ; 3.506      ;
+--------+-------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK'                                                                                                                                                                                                                    ;
+-------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                     ; To Node                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18]      ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
+-------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK'                                                                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0                       ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0                       ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg0    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg0    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg1    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg1    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg10   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg10   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg11   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg11   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg2    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg2    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg3    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg3    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg4    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg4    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg5    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg5    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg6    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg6    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg7    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg7    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg8    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg8    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg9    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a0~porta_address_reg9    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a1                       ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a1                       ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a10                      ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a10                      ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100                     ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100                     ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a100~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101                     ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101                     ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a101~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102                     ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102                     ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE40:inst|altsyncram:altsyncram_component|altsyncram_ht71:auto_generated|ram_block1a102~porta_address_reg5  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RESET     ; CLOCK      ; 2.223 ; 2.223 ; Rise       ; CLOCK           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RESET     ; CLOCK      ; 0.191 ; 0.191 ; Rise       ; CLOCK           ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; ALU_INSTANT_OUT[*]   ; CLOCK      ; 8.538 ; 8.538 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[0]  ; CLOCK      ; 7.930 ; 7.930 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[1]  ; CLOCK      ; 8.204 ; 8.204 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[2]  ; CLOCK      ; 8.272 ; 8.272 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[3]  ; CLOCK      ; 8.412 ; 8.412 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[4]  ; CLOCK      ; 8.191 ; 8.191 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[5]  ; CLOCK      ; 8.222 ; 8.222 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[6]  ; CLOCK      ; 8.299 ; 8.299 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[7]  ; CLOCK      ; 8.207 ; 8.207 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[8]  ; CLOCK      ; 7.859 ; 7.859 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[9]  ; CLOCK      ; 8.048 ; 8.048 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[10] ; CLOCK      ; 7.853 ; 7.853 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[11] ; CLOCK      ; 8.471 ; 8.471 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[12] ; CLOCK      ; 8.309 ; 8.309 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[13] ; CLOCK      ; 8.220 ; 8.220 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[14] ; CLOCK      ; 7.741 ; 7.741 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[15] ; CLOCK      ; 7.590 ; 7.590 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[16] ; CLOCK      ; 7.838 ; 7.838 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[17] ; CLOCK      ; 7.588 ; 7.588 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[18] ; CLOCK      ; 8.238 ; 8.238 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[19] ; CLOCK      ; 8.027 ; 8.027 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[20] ; CLOCK      ; 7.851 ; 7.851 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[21] ; CLOCK      ; 8.042 ; 8.042 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[22] ; CLOCK      ; 8.399 ; 8.399 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[23] ; CLOCK      ; 7.528 ; 7.528 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[24] ; CLOCK      ; 8.329 ; 8.329 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[25] ; CLOCK      ; 8.189 ; 8.189 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[26] ; CLOCK      ; 7.804 ; 7.804 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[27] ; CLOCK      ; 8.313 ; 8.313 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[28] ; CLOCK      ; 8.307 ; 8.307 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[29] ; CLOCK      ; 8.387 ; 8.387 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[30] ; CLOCK      ; 8.538 ; 8.538 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[31] ; CLOCK      ; 8.072 ; 8.072 ; Rise       ; CLOCK           ;
; ReadDataOne[*]       ; CLOCK      ; 8.116 ; 8.116 ; Rise       ; CLOCK           ;
;  ReadDataOne[0]      ; CLOCK      ; 6.539 ; 6.539 ; Rise       ; CLOCK           ;
;  ReadDataOne[1]      ; CLOCK      ; 6.465 ; 6.465 ; Rise       ; CLOCK           ;
;  ReadDataOne[2]      ; CLOCK      ; 7.152 ; 7.152 ; Rise       ; CLOCK           ;
;  ReadDataOne[3]      ; CLOCK      ; 7.233 ; 7.233 ; Rise       ; CLOCK           ;
;  ReadDataOne[4]      ; CLOCK      ; 7.444 ; 7.444 ; Rise       ; CLOCK           ;
;  ReadDataOne[5]      ; CLOCK      ; 6.932 ; 6.932 ; Rise       ; CLOCK           ;
;  ReadDataOne[6]      ; CLOCK      ; 7.639 ; 7.639 ; Rise       ; CLOCK           ;
;  ReadDataOne[7]      ; CLOCK      ; 6.702 ; 6.702 ; Rise       ; CLOCK           ;
;  ReadDataOne[8]      ; CLOCK      ; 6.962 ; 6.962 ; Rise       ; CLOCK           ;
;  ReadDataOne[9]      ; CLOCK      ; 6.905 ; 6.905 ; Rise       ; CLOCK           ;
;  ReadDataOne[10]     ; CLOCK      ; 7.642 ; 7.642 ; Rise       ; CLOCK           ;
;  ReadDataOne[11]     ; CLOCK      ; 6.442 ; 6.442 ; Rise       ; CLOCK           ;
;  ReadDataOne[12]     ; CLOCK      ; 6.447 ; 6.447 ; Rise       ; CLOCK           ;
;  ReadDataOne[13]     ; CLOCK      ; 6.790 ; 6.790 ; Rise       ; CLOCK           ;
;  ReadDataOne[14]     ; CLOCK      ; 6.915 ; 6.915 ; Rise       ; CLOCK           ;
;  ReadDataOne[15]     ; CLOCK      ; 6.731 ; 6.731 ; Rise       ; CLOCK           ;
;  ReadDataOne[16]     ; CLOCK      ; 7.413 ; 7.413 ; Rise       ; CLOCK           ;
;  ReadDataOne[17]     ; CLOCK      ; 7.311 ; 7.311 ; Rise       ; CLOCK           ;
;  ReadDataOne[18]     ; CLOCK      ; 7.032 ; 7.032 ; Rise       ; CLOCK           ;
;  ReadDataOne[19]     ; CLOCK      ; 6.868 ; 6.868 ; Rise       ; CLOCK           ;
;  ReadDataOne[20]     ; CLOCK      ; 6.885 ; 6.885 ; Rise       ; CLOCK           ;
;  ReadDataOne[21]     ; CLOCK      ; 7.981 ; 7.981 ; Rise       ; CLOCK           ;
;  ReadDataOne[22]     ; CLOCK      ; 7.100 ; 7.100 ; Rise       ; CLOCK           ;
;  ReadDataOne[23]     ; CLOCK      ; 7.039 ; 7.039 ; Rise       ; CLOCK           ;
;  ReadDataOne[24]     ; CLOCK      ; 6.305 ; 6.305 ; Rise       ; CLOCK           ;
;  ReadDataOne[25]     ; CLOCK      ; 8.116 ; 8.116 ; Rise       ; CLOCK           ;
;  ReadDataOne[26]     ; CLOCK      ; 7.021 ; 7.021 ; Rise       ; CLOCK           ;
;  ReadDataOne[27]     ; CLOCK      ; 6.838 ; 6.838 ; Rise       ; CLOCK           ;
;  ReadDataOne[28]     ; CLOCK      ; 6.919 ; 6.919 ; Rise       ; CLOCK           ;
;  ReadDataOne[29]     ; CLOCK      ; 7.184 ; 7.184 ; Rise       ; CLOCK           ;
;  ReadDataOne[30]     ; CLOCK      ; 7.537 ; 7.537 ; Rise       ; CLOCK           ;
;  ReadDataOne[31]     ; CLOCK      ; 7.531 ; 7.531 ; Rise       ; CLOCK           ;
; ReadDataTwo[*]       ; CLOCK      ; 7.539 ; 7.539 ; Rise       ; CLOCK           ;
;  ReadDataTwo[0]      ; CLOCK      ; 7.078 ; 7.078 ; Rise       ; CLOCK           ;
;  ReadDataTwo[1]      ; CLOCK      ; 6.986 ; 6.986 ; Rise       ; CLOCK           ;
;  ReadDataTwo[2]      ; CLOCK      ; 6.773 ; 6.773 ; Rise       ; CLOCK           ;
;  ReadDataTwo[3]      ; CLOCK      ; 7.174 ; 7.174 ; Rise       ; CLOCK           ;
;  ReadDataTwo[4]      ; CLOCK      ; 7.316 ; 7.316 ; Rise       ; CLOCK           ;
;  ReadDataTwo[5]      ; CLOCK      ; 6.773 ; 6.773 ; Rise       ; CLOCK           ;
;  ReadDataTwo[6]      ; CLOCK      ; 6.772 ; 6.772 ; Rise       ; CLOCK           ;
;  ReadDataTwo[7]      ; CLOCK      ; 6.875 ; 6.875 ; Rise       ; CLOCK           ;
;  ReadDataTwo[8]      ; CLOCK      ; 7.482 ; 7.482 ; Rise       ; CLOCK           ;
;  ReadDataTwo[9]      ; CLOCK      ; 6.921 ; 6.921 ; Rise       ; CLOCK           ;
;  ReadDataTwo[10]     ; CLOCK      ; 7.283 ; 7.283 ; Rise       ; CLOCK           ;
;  ReadDataTwo[11]     ; CLOCK      ; 7.088 ; 7.088 ; Rise       ; CLOCK           ;
;  ReadDataTwo[12]     ; CLOCK      ; 6.906 ; 6.906 ; Rise       ; CLOCK           ;
;  ReadDataTwo[13]     ; CLOCK      ; 7.429 ; 7.429 ; Rise       ; CLOCK           ;
;  ReadDataTwo[14]     ; CLOCK      ; 6.667 ; 6.667 ; Rise       ; CLOCK           ;
;  ReadDataTwo[15]     ; CLOCK      ; 7.382 ; 7.382 ; Rise       ; CLOCK           ;
;  ReadDataTwo[16]     ; CLOCK      ; 7.018 ; 7.018 ; Rise       ; CLOCK           ;
;  ReadDataTwo[17]     ; CLOCK      ; 7.219 ; 7.219 ; Rise       ; CLOCK           ;
;  ReadDataTwo[18]     ; CLOCK      ; 7.164 ; 7.164 ; Rise       ; CLOCK           ;
;  ReadDataTwo[19]     ; CLOCK      ; 6.938 ; 6.938 ; Rise       ; CLOCK           ;
;  ReadDataTwo[20]     ; CLOCK      ; 6.877 ; 6.877 ; Rise       ; CLOCK           ;
;  ReadDataTwo[21]     ; CLOCK      ; 7.046 ; 7.046 ; Rise       ; CLOCK           ;
;  ReadDataTwo[22]     ; CLOCK      ; 6.527 ; 6.527 ; Rise       ; CLOCK           ;
;  ReadDataTwo[23]     ; CLOCK      ; 6.420 ; 6.420 ; Rise       ; CLOCK           ;
;  ReadDataTwo[24]     ; CLOCK      ; 7.232 ; 7.232 ; Rise       ; CLOCK           ;
;  ReadDataTwo[25]     ; CLOCK      ; 6.537 ; 6.537 ; Rise       ; CLOCK           ;
;  ReadDataTwo[26]     ; CLOCK      ; 6.502 ; 6.502 ; Rise       ; CLOCK           ;
;  ReadDataTwo[27]     ; CLOCK      ; 6.964 ; 6.964 ; Rise       ; CLOCK           ;
;  ReadDataTwo[28]     ; CLOCK      ; 7.539 ; 7.539 ; Rise       ; CLOCK           ;
;  ReadDataTwo[29]     ; CLOCK      ; 7.307 ; 7.307 ; Rise       ; CLOCK           ;
;  ReadDataTwo[30]     ; CLOCK      ; 6.875 ; 6.875 ; Rise       ; CLOCK           ;
;  ReadDataTwo[31]     ; CLOCK      ; 7.438 ; 7.438 ; Rise       ; CLOCK           ;
; do_update            ; CLOCK      ; 5.289 ; 5.289 ; Rise       ; CLOCK           ;
; eq                   ; CLOCK      ; 6.692 ; 6.692 ; Rise       ; CLOCK           ;
; inst_cache_en        ; CLOCK      ; 5.044 ; 5.044 ; Rise       ; CLOCK           ;
; instr[*]             ; CLOCK      ; 5.267 ; 5.267 ; Rise       ; CLOCK           ;
;  instr[0]            ; CLOCK      ; 4.203 ; 4.203 ; Rise       ; CLOCK           ;
;  instr[1]            ; CLOCK      ; 4.653 ; 4.653 ; Rise       ; CLOCK           ;
;  instr[2]            ; CLOCK      ; 4.274 ; 4.274 ; Rise       ; CLOCK           ;
;  instr[3]            ; CLOCK      ; 4.644 ; 4.644 ; Rise       ; CLOCK           ;
;  instr[4]            ; CLOCK      ; 4.432 ; 4.432 ; Rise       ; CLOCK           ;
;  instr[5]            ; CLOCK      ; 4.692 ; 4.692 ; Rise       ; CLOCK           ;
;  instr[6]            ; CLOCK      ; 4.836 ; 4.836 ; Rise       ; CLOCK           ;
;  instr[7]            ; CLOCK      ; 5.066 ; 5.066 ; Rise       ; CLOCK           ;
;  instr[8]            ; CLOCK      ; 4.748 ; 4.748 ; Rise       ; CLOCK           ;
;  instr[9]            ; CLOCK      ; 4.709 ; 4.709 ; Rise       ; CLOCK           ;
;  instr[10]           ; CLOCK      ; 4.771 ; 4.771 ; Rise       ; CLOCK           ;
;  instr[11]           ; CLOCK      ; 4.625 ; 4.625 ; Rise       ; CLOCK           ;
;  instr[12]           ; CLOCK      ; 4.597 ; 4.597 ; Rise       ; CLOCK           ;
;  instr[13]           ; CLOCK      ; 4.709 ; 4.709 ; Rise       ; CLOCK           ;
;  instr[14]           ; CLOCK      ; 4.952 ; 4.952 ; Rise       ; CLOCK           ;
;  instr[15]           ; CLOCK      ; 5.155 ; 5.155 ; Rise       ; CLOCK           ;
;  instr[16]           ; CLOCK      ; 4.978 ; 4.978 ; Rise       ; CLOCK           ;
;  instr[17]           ; CLOCK      ; 4.472 ; 4.472 ; Rise       ; CLOCK           ;
;  instr[18]           ; CLOCK      ; 5.267 ; 5.267 ; Rise       ; CLOCK           ;
;  instr[19]           ; CLOCK      ; 4.431 ; 4.431 ; Rise       ; CLOCK           ;
; is_shamt_load        ; CLOCK      ; 6.443 ; 6.443 ; Rise       ; CLOCK           ;
; overflow             ; CLOCK      ; 7.874 ; 7.874 ; Rise       ; CLOCK           ;
; pc[*]                ; CLOCK      ; 6.433 ; 6.433 ; Rise       ; CLOCK           ;
;  pc[2]               ; CLOCK      ; 5.347 ; 5.347 ; Rise       ; CLOCK           ;
;  pc[3]               ; CLOCK      ; 5.927 ; 5.927 ; Rise       ; CLOCK           ;
;  pc[4]               ; CLOCK      ; 6.010 ; 6.010 ; Rise       ; CLOCK           ;
;  pc[5]               ; CLOCK      ; 5.428 ; 5.428 ; Rise       ; CLOCK           ;
;  pc[6]               ; CLOCK      ; 5.509 ; 5.509 ; Rise       ; CLOCK           ;
;  pc[7]               ; CLOCK      ; 5.580 ; 5.580 ; Rise       ; CLOCK           ;
;  pc[8]               ; CLOCK      ; 5.074 ; 5.074 ; Rise       ; CLOCK           ;
;  pc[9]               ; CLOCK      ; 6.433 ; 6.433 ; Rise       ; CLOCK           ;
;  pc[10]              ; CLOCK      ; 6.142 ; 6.142 ; Rise       ; CLOCK           ;
;  pc[11]              ; CLOCK      ; 5.624 ; 5.624 ; Rise       ; CLOCK           ;
;  pc[12]              ; CLOCK      ; 6.045 ; 6.045 ; Rise       ; CLOCK           ;
;  pc[13]              ; CLOCK      ; 5.322 ; 5.322 ; Rise       ; CLOCK           ;
;  pc[14]              ; CLOCK      ; 4.717 ; 4.717 ; Rise       ; CLOCK           ;
;  pc[15]              ; CLOCK      ; 4.817 ; 4.817 ; Rise       ; CLOCK           ;
;  pc[16]              ; CLOCK      ; 4.782 ; 4.782 ; Rise       ; CLOCK           ;
;  pc[17]              ; CLOCK      ; 4.472 ; 4.472 ; Rise       ; CLOCK           ;
;  pc[18]              ; CLOCK      ; 4.495 ; 4.495 ; Rise       ; CLOCK           ;
;  pc[19]              ; CLOCK      ; 4.545 ; 4.545 ; Rise       ; CLOCK           ;
;  pc[20]              ; CLOCK      ; 4.376 ; 4.376 ; Rise       ; CLOCK           ;
;  pc[21]              ; CLOCK      ; 4.200 ; 4.200 ; Rise       ; CLOCK           ;
;  pc[22]              ; CLOCK      ; 4.072 ; 4.072 ; Rise       ; CLOCK           ;
;  pc[23]              ; CLOCK      ; 4.381 ; 4.381 ; Rise       ; CLOCK           ;
;  pc[24]              ; CLOCK      ; 4.399 ; 4.399 ; Rise       ; CLOCK           ;
;  pc[25]              ; CLOCK      ; 4.908 ; 4.908 ; Rise       ; CLOCK           ;
;  pc[26]              ; CLOCK      ; 4.626 ; 4.626 ; Rise       ; CLOCK           ;
;  pc[27]              ; CLOCK      ; 4.657 ; 4.657 ; Rise       ; CLOCK           ;
;  pc[28]              ; CLOCK      ; 4.509 ; 4.509 ; Rise       ; CLOCK           ;
;  pc[29]              ; CLOCK      ; 4.595 ; 4.595 ; Rise       ; CLOCK           ;
;  pc[30]              ; CLOCK      ; 4.479 ; 4.479 ; Rise       ; CLOCK           ;
;  pc[31]              ; CLOCK      ; 4.275 ; 4.275 ; Rise       ; CLOCK           ;
; reg_write            ; CLOCK      ; 5.048 ; 5.048 ; Rise       ; CLOCK           ;
; sgn                  ; CLOCK      ; 8.102 ; 8.102 ; Rise       ; CLOCK           ;
; write_date[*]        ; CLOCK      ; 7.500 ; 7.500 ; Rise       ; CLOCK           ;
;  write_date[0]       ; CLOCK      ; 6.745 ; 6.745 ; Rise       ; CLOCK           ;
;  write_date[1]       ; CLOCK      ; 7.159 ; 7.159 ; Rise       ; CLOCK           ;
;  write_date[2]       ; CLOCK      ; 7.155 ; 7.155 ; Rise       ; CLOCK           ;
;  write_date[3]       ; CLOCK      ; 6.719 ; 6.719 ; Rise       ; CLOCK           ;
;  write_date[4]       ; CLOCK      ; 6.478 ; 6.478 ; Rise       ; CLOCK           ;
;  write_date[5]       ; CLOCK      ; 6.730 ; 6.730 ; Rise       ; CLOCK           ;
;  write_date[6]       ; CLOCK      ; 7.113 ; 7.113 ; Rise       ; CLOCK           ;
;  write_date[7]       ; CLOCK      ; 7.115 ; 7.115 ; Rise       ; CLOCK           ;
;  write_date[8]       ; CLOCK      ; 6.865 ; 6.865 ; Rise       ; CLOCK           ;
;  write_date[9]       ; CLOCK      ; 7.500 ; 7.500 ; Rise       ; CLOCK           ;
;  write_date[10]      ; CLOCK      ; 6.487 ; 6.487 ; Rise       ; CLOCK           ;
;  write_date[11]      ; CLOCK      ; 6.129 ; 6.129 ; Rise       ; CLOCK           ;
;  write_date[12]      ; CLOCK      ; 6.786 ; 6.786 ; Rise       ; CLOCK           ;
;  write_date[13]      ; CLOCK      ; 6.820 ; 6.820 ; Rise       ; CLOCK           ;
;  write_date[14]      ; CLOCK      ; 6.428 ; 6.428 ; Rise       ; CLOCK           ;
;  write_date[15]      ; CLOCK      ; 6.821 ; 6.821 ; Rise       ; CLOCK           ;
;  write_date[16]      ; CLOCK      ; 6.081 ; 6.081 ; Rise       ; CLOCK           ;
;  write_date[17]      ; CLOCK      ; 6.964 ; 6.964 ; Rise       ; CLOCK           ;
;  write_date[18]      ; CLOCK      ; 5.741 ; 5.741 ; Rise       ; CLOCK           ;
;  write_date[19]      ; CLOCK      ; 6.273 ; 6.273 ; Rise       ; CLOCK           ;
;  write_date[20]      ; CLOCK      ; 5.853 ; 5.853 ; Rise       ; CLOCK           ;
;  write_date[21]      ; CLOCK      ; 6.223 ; 6.223 ; Rise       ; CLOCK           ;
;  write_date[22]      ; CLOCK      ; 6.777 ; 6.777 ; Rise       ; CLOCK           ;
;  write_date[23]      ; CLOCK      ; 6.034 ; 6.034 ; Rise       ; CLOCK           ;
;  write_date[24]      ; CLOCK      ; 6.509 ; 6.509 ; Rise       ; CLOCK           ;
;  write_date[25]      ; CLOCK      ; 6.660 ; 6.660 ; Rise       ; CLOCK           ;
;  write_date[26]      ; CLOCK      ; 6.218 ; 6.218 ; Rise       ; CLOCK           ;
;  write_date[27]      ; CLOCK      ; 6.418 ; 6.418 ; Rise       ; CLOCK           ;
;  write_date[28]      ; CLOCK      ; 6.536 ; 6.536 ; Rise       ; CLOCK           ;
;  write_date[29]      ; CLOCK      ; 6.412 ; 6.412 ; Rise       ; CLOCK           ;
;  write_date[30]      ; CLOCK      ; 6.383 ; 6.383 ; Rise       ; CLOCK           ;
;  write_date[31]      ; CLOCK      ; 6.174 ; 6.174 ; Rise       ; CLOCK           ;
; zero                 ; CLOCK      ; 9.874 ; 9.874 ; Rise       ; CLOCK           ;
+----------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; ALU_INSTANT_OUT[*]   ; CLOCK      ; 5.044 ; 5.044 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[0]  ; CLOCK      ; 5.729 ; 5.729 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[1]  ; CLOCK      ; 6.151 ; 6.151 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[2]  ; CLOCK      ; 5.893 ; 5.893 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[3]  ; CLOCK      ; 6.163 ; 6.163 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[4]  ; CLOCK      ; 5.506 ; 5.506 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[5]  ; CLOCK      ; 5.743 ; 5.743 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[6]  ; CLOCK      ; 5.876 ; 5.876 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[7]  ; CLOCK      ; 5.938 ; 5.938 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[8]  ; CLOCK      ; 5.705 ; 5.705 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[9]  ; CLOCK      ; 5.987 ; 5.987 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[10] ; CLOCK      ; 5.332 ; 5.332 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[11] ; CLOCK      ; 6.349 ; 6.349 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[12] ; CLOCK      ; 6.063 ; 6.063 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[13] ; CLOCK      ; 5.707 ; 5.707 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[14] ; CLOCK      ; 5.721 ; 5.721 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[15] ; CLOCK      ; 5.588 ; 5.588 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[16] ; CLOCK      ; 5.954 ; 5.954 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[17] ; CLOCK      ; 5.575 ; 5.575 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[18] ; CLOCK      ; 5.830 ; 5.830 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[19] ; CLOCK      ; 5.696 ; 5.696 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[20] ; CLOCK      ; 5.455 ; 5.455 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[21] ; CLOCK      ; 5.486 ; 5.486 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[22] ; CLOCK      ; 6.138 ; 6.138 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[23] ; CLOCK      ; 5.044 ; 5.044 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[24] ; CLOCK      ; 5.974 ; 5.974 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[25] ; CLOCK      ; 5.487 ; 5.487 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[26] ; CLOCK      ; 5.411 ; 5.411 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[27] ; CLOCK      ; 5.757 ; 5.757 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[28] ; CLOCK      ; 5.311 ; 5.311 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[29] ; CLOCK      ; 5.309 ; 5.309 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[30] ; CLOCK      ; 5.374 ; 5.374 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[31] ; CLOCK      ; 5.691 ; 5.691 ; Rise       ; CLOCK           ;
; ReadDataOne[*]       ; CLOCK      ; 4.868 ; 4.868 ; Rise       ; CLOCK           ;
;  ReadDataOne[0]      ; CLOCK      ; 5.061 ; 5.061 ; Rise       ; CLOCK           ;
;  ReadDataOne[1]      ; CLOCK      ; 4.868 ; 4.868 ; Rise       ; CLOCK           ;
;  ReadDataOne[2]      ; CLOCK      ; 5.165 ; 5.165 ; Rise       ; CLOCK           ;
;  ReadDataOne[3]      ; CLOCK      ; 5.516 ; 5.516 ; Rise       ; CLOCK           ;
;  ReadDataOne[4]      ; CLOCK      ; 5.829 ; 5.829 ; Rise       ; CLOCK           ;
;  ReadDataOne[5]      ; CLOCK      ; 5.632 ; 5.632 ; Rise       ; CLOCK           ;
;  ReadDataOne[6]      ; CLOCK      ; 5.724 ; 5.724 ; Rise       ; CLOCK           ;
;  ReadDataOne[7]      ; CLOCK      ; 5.102 ; 5.102 ; Rise       ; CLOCK           ;
;  ReadDataOne[8]      ; CLOCK      ; 5.621 ; 5.621 ; Rise       ; CLOCK           ;
;  ReadDataOne[9]      ; CLOCK      ; 5.109 ; 5.109 ; Rise       ; CLOCK           ;
;  ReadDataOne[10]     ; CLOCK      ; 5.643 ; 5.643 ; Rise       ; CLOCK           ;
;  ReadDataOne[11]     ; CLOCK      ; 5.076 ; 5.076 ; Rise       ; CLOCK           ;
;  ReadDataOne[12]     ; CLOCK      ; 5.122 ; 5.122 ; Rise       ; CLOCK           ;
;  ReadDataOne[13]     ; CLOCK      ; 5.082 ; 5.082 ; Rise       ; CLOCK           ;
;  ReadDataOne[14]     ; CLOCK      ; 5.273 ; 5.273 ; Rise       ; CLOCK           ;
;  ReadDataOne[15]     ; CLOCK      ; 5.344 ; 5.344 ; Rise       ; CLOCK           ;
;  ReadDataOne[16]     ; CLOCK      ; 5.844 ; 5.844 ; Rise       ; CLOCK           ;
;  ReadDataOne[17]     ; CLOCK      ; 5.724 ; 5.724 ; Rise       ; CLOCK           ;
;  ReadDataOne[18]     ; CLOCK      ; 5.523 ; 5.523 ; Rise       ; CLOCK           ;
;  ReadDataOne[19]     ; CLOCK      ; 5.327 ; 5.327 ; Rise       ; CLOCK           ;
;  ReadDataOne[20]     ; CLOCK      ; 5.337 ; 5.337 ; Rise       ; CLOCK           ;
;  ReadDataOne[21]     ; CLOCK      ; 6.385 ; 6.385 ; Rise       ; CLOCK           ;
;  ReadDataOne[22]     ; CLOCK      ; 5.562 ; 5.562 ; Rise       ; CLOCK           ;
;  ReadDataOne[23]     ; CLOCK      ; 5.700 ; 5.700 ; Rise       ; CLOCK           ;
;  ReadDataOne[24]     ; CLOCK      ; 5.094 ; 5.094 ; Rise       ; CLOCK           ;
;  ReadDataOne[25]     ; CLOCK      ; 6.289 ; 6.289 ; Rise       ; CLOCK           ;
;  ReadDataOne[26]     ; CLOCK      ; 5.437 ; 5.437 ; Rise       ; CLOCK           ;
;  ReadDataOne[27]     ; CLOCK      ; 5.187 ; 5.187 ; Rise       ; CLOCK           ;
;  ReadDataOne[28]     ; CLOCK      ; 5.264 ; 5.264 ; Rise       ; CLOCK           ;
;  ReadDataOne[29]     ; CLOCK      ; 5.597 ; 5.597 ; Rise       ; CLOCK           ;
;  ReadDataOne[30]     ; CLOCK      ; 6.041 ; 6.041 ; Rise       ; CLOCK           ;
;  ReadDataOne[31]     ; CLOCK      ; 5.767 ; 5.767 ; Rise       ; CLOCK           ;
; ReadDataTwo[*]       ; CLOCK      ; 5.047 ; 5.047 ; Rise       ; CLOCK           ;
;  ReadDataTwo[0]      ; CLOCK      ; 5.570 ; 5.570 ; Rise       ; CLOCK           ;
;  ReadDataTwo[1]      ; CLOCK      ; 5.518 ; 5.518 ; Rise       ; CLOCK           ;
;  ReadDataTwo[2]      ; CLOCK      ; 5.216 ; 5.216 ; Rise       ; CLOCK           ;
;  ReadDataTwo[3]      ; CLOCK      ; 5.433 ; 5.433 ; Rise       ; CLOCK           ;
;  ReadDataTwo[4]      ; CLOCK      ; 5.954 ; 5.954 ; Rise       ; CLOCK           ;
;  ReadDataTwo[5]      ; CLOCK      ; 5.256 ; 5.256 ; Rise       ; CLOCK           ;
;  ReadDataTwo[6]      ; CLOCK      ; 5.222 ; 5.222 ; Rise       ; CLOCK           ;
;  ReadDataTwo[7]      ; CLOCK      ; 5.339 ; 5.339 ; Rise       ; CLOCK           ;
;  ReadDataTwo[8]      ; CLOCK      ; 5.764 ; 5.764 ; Rise       ; CLOCK           ;
;  ReadDataTwo[9]      ; CLOCK      ; 5.169 ; 5.169 ; Rise       ; CLOCK           ;
;  ReadDataTwo[10]     ; CLOCK      ; 5.510 ; 5.510 ; Rise       ; CLOCK           ;
;  ReadDataTwo[11]     ; CLOCK      ; 5.732 ; 5.732 ; Rise       ; CLOCK           ;
;  ReadDataTwo[12]     ; CLOCK      ; 5.324 ; 5.324 ; Rise       ; CLOCK           ;
;  ReadDataTwo[13]     ; CLOCK      ; 5.975 ; 5.975 ; Rise       ; CLOCK           ;
;  ReadDataTwo[14]     ; CLOCK      ; 5.105 ; 5.105 ; Rise       ; CLOCK           ;
;  ReadDataTwo[15]     ; CLOCK      ; 5.533 ; 5.533 ; Rise       ; CLOCK           ;
;  ReadDataTwo[16]     ; CLOCK      ; 5.080 ; 5.080 ; Rise       ; CLOCK           ;
;  ReadDataTwo[17]     ; CLOCK      ; 5.359 ; 5.359 ; Rise       ; CLOCK           ;
;  ReadDataTwo[18]     ; CLOCK      ; 5.810 ; 5.810 ; Rise       ; CLOCK           ;
;  ReadDataTwo[19]     ; CLOCK      ; 5.478 ; 5.478 ; Rise       ; CLOCK           ;
;  ReadDataTwo[20]     ; CLOCK      ; 5.411 ; 5.411 ; Rise       ; CLOCK           ;
;  ReadDataTwo[21]     ; CLOCK      ; 5.286 ; 5.286 ; Rise       ; CLOCK           ;
;  ReadDataTwo[22]     ; CLOCK      ; 5.129 ; 5.129 ; Rise       ; CLOCK           ;
;  ReadDataTwo[23]     ; CLOCK      ; 5.330 ; 5.330 ; Rise       ; CLOCK           ;
;  ReadDataTwo[24]     ; CLOCK      ; 5.534 ; 5.534 ; Rise       ; CLOCK           ;
;  ReadDataTwo[25]     ; CLOCK      ; 5.181 ; 5.181 ; Rise       ; CLOCK           ;
;  ReadDataTwo[26]     ; CLOCK      ; 5.047 ; 5.047 ; Rise       ; CLOCK           ;
;  ReadDataTwo[27]     ; CLOCK      ; 5.059 ; 5.059 ; Rise       ; CLOCK           ;
;  ReadDataTwo[28]     ; CLOCK      ; 5.905 ; 5.905 ; Rise       ; CLOCK           ;
;  ReadDataTwo[29]     ; CLOCK      ; 5.839 ; 5.839 ; Rise       ; CLOCK           ;
;  ReadDataTwo[30]     ; CLOCK      ; 5.071 ; 5.071 ; Rise       ; CLOCK           ;
;  ReadDataTwo[31]     ; CLOCK      ; 5.769 ; 5.769 ; Rise       ; CLOCK           ;
; do_update            ; CLOCK      ; 5.257 ; 5.257 ; Rise       ; CLOCK           ;
; eq                   ; CLOCK      ; 5.330 ; 5.330 ; Rise       ; CLOCK           ;
; inst_cache_en        ; CLOCK      ; 4.989 ; 4.989 ; Rise       ; CLOCK           ;
; instr[*]             ; CLOCK      ; 4.203 ; 4.203 ; Rise       ; CLOCK           ;
;  instr[0]            ; CLOCK      ; 4.203 ; 4.203 ; Rise       ; CLOCK           ;
;  instr[1]            ; CLOCK      ; 4.653 ; 4.653 ; Rise       ; CLOCK           ;
;  instr[2]            ; CLOCK      ; 4.274 ; 4.274 ; Rise       ; CLOCK           ;
;  instr[3]            ; CLOCK      ; 4.644 ; 4.644 ; Rise       ; CLOCK           ;
;  instr[4]            ; CLOCK      ; 4.432 ; 4.432 ; Rise       ; CLOCK           ;
;  instr[5]            ; CLOCK      ; 4.692 ; 4.692 ; Rise       ; CLOCK           ;
;  instr[6]            ; CLOCK      ; 4.836 ; 4.836 ; Rise       ; CLOCK           ;
;  instr[7]            ; CLOCK      ; 5.066 ; 5.066 ; Rise       ; CLOCK           ;
;  instr[8]            ; CLOCK      ; 4.748 ; 4.748 ; Rise       ; CLOCK           ;
;  instr[9]            ; CLOCK      ; 4.709 ; 4.709 ; Rise       ; CLOCK           ;
;  instr[10]           ; CLOCK      ; 4.771 ; 4.771 ; Rise       ; CLOCK           ;
;  instr[11]           ; CLOCK      ; 4.625 ; 4.625 ; Rise       ; CLOCK           ;
;  instr[12]           ; CLOCK      ; 4.597 ; 4.597 ; Rise       ; CLOCK           ;
;  instr[13]           ; CLOCK      ; 4.709 ; 4.709 ; Rise       ; CLOCK           ;
;  instr[14]           ; CLOCK      ; 4.952 ; 4.952 ; Rise       ; CLOCK           ;
;  instr[15]           ; CLOCK      ; 5.155 ; 5.155 ; Rise       ; CLOCK           ;
;  instr[16]           ; CLOCK      ; 4.978 ; 4.978 ; Rise       ; CLOCK           ;
;  instr[17]           ; CLOCK      ; 4.472 ; 4.472 ; Rise       ; CLOCK           ;
;  instr[18]           ; CLOCK      ; 5.267 ; 5.267 ; Rise       ; CLOCK           ;
;  instr[19]           ; CLOCK      ; 4.431 ; 4.431 ; Rise       ; CLOCK           ;
; is_shamt_load        ; CLOCK      ; 5.744 ; 5.744 ; Rise       ; CLOCK           ;
; overflow             ; CLOCK      ; 5.540 ; 5.540 ; Rise       ; CLOCK           ;
; pc[*]                ; CLOCK      ; 4.072 ; 4.072 ; Rise       ; CLOCK           ;
;  pc[2]               ; CLOCK      ; 5.347 ; 5.347 ; Rise       ; CLOCK           ;
;  pc[3]               ; CLOCK      ; 5.927 ; 5.927 ; Rise       ; CLOCK           ;
;  pc[4]               ; CLOCK      ; 6.010 ; 6.010 ; Rise       ; CLOCK           ;
;  pc[5]               ; CLOCK      ; 5.428 ; 5.428 ; Rise       ; CLOCK           ;
;  pc[6]               ; CLOCK      ; 5.509 ; 5.509 ; Rise       ; CLOCK           ;
;  pc[7]               ; CLOCK      ; 5.580 ; 5.580 ; Rise       ; CLOCK           ;
;  pc[8]               ; CLOCK      ; 5.074 ; 5.074 ; Rise       ; CLOCK           ;
;  pc[9]               ; CLOCK      ; 6.433 ; 6.433 ; Rise       ; CLOCK           ;
;  pc[10]              ; CLOCK      ; 6.142 ; 6.142 ; Rise       ; CLOCK           ;
;  pc[11]              ; CLOCK      ; 5.624 ; 5.624 ; Rise       ; CLOCK           ;
;  pc[12]              ; CLOCK      ; 6.045 ; 6.045 ; Rise       ; CLOCK           ;
;  pc[13]              ; CLOCK      ; 5.322 ; 5.322 ; Rise       ; CLOCK           ;
;  pc[14]              ; CLOCK      ; 4.717 ; 4.717 ; Rise       ; CLOCK           ;
;  pc[15]              ; CLOCK      ; 4.817 ; 4.817 ; Rise       ; CLOCK           ;
;  pc[16]              ; CLOCK      ; 4.782 ; 4.782 ; Rise       ; CLOCK           ;
;  pc[17]              ; CLOCK      ; 4.472 ; 4.472 ; Rise       ; CLOCK           ;
;  pc[18]              ; CLOCK      ; 4.495 ; 4.495 ; Rise       ; CLOCK           ;
;  pc[19]              ; CLOCK      ; 4.545 ; 4.545 ; Rise       ; CLOCK           ;
;  pc[20]              ; CLOCK      ; 4.376 ; 4.376 ; Rise       ; CLOCK           ;
;  pc[21]              ; CLOCK      ; 4.200 ; 4.200 ; Rise       ; CLOCK           ;
;  pc[22]              ; CLOCK      ; 4.072 ; 4.072 ; Rise       ; CLOCK           ;
;  pc[23]              ; CLOCK      ; 4.381 ; 4.381 ; Rise       ; CLOCK           ;
;  pc[24]              ; CLOCK      ; 4.399 ; 4.399 ; Rise       ; CLOCK           ;
;  pc[25]              ; CLOCK      ; 4.908 ; 4.908 ; Rise       ; CLOCK           ;
;  pc[26]              ; CLOCK      ; 4.626 ; 4.626 ; Rise       ; CLOCK           ;
;  pc[27]              ; CLOCK      ; 4.657 ; 4.657 ; Rise       ; CLOCK           ;
;  pc[28]              ; CLOCK      ; 4.509 ; 4.509 ; Rise       ; CLOCK           ;
;  pc[29]              ; CLOCK      ; 4.595 ; 4.595 ; Rise       ; CLOCK           ;
;  pc[30]              ; CLOCK      ; 4.479 ; 4.479 ; Rise       ; CLOCK           ;
;  pc[31]              ; CLOCK      ; 4.275 ; 4.275 ; Rise       ; CLOCK           ;
; reg_write            ; CLOCK      ; 5.015 ; 5.015 ; Rise       ; CLOCK           ;
; sgn                  ; CLOCK      ; 5.721 ; 5.721 ; Rise       ; CLOCK           ;
; write_date[*]        ; CLOCK      ; 4.445 ; 4.445 ; Rise       ; CLOCK           ;
;  write_date[0]       ; CLOCK      ; 4.996 ; 4.996 ; Rise       ; CLOCK           ;
;  write_date[1]       ; CLOCK      ; 5.318 ; 5.318 ; Rise       ; CLOCK           ;
;  write_date[2]       ; CLOCK      ; 5.643 ; 5.643 ; Rise       ; CLOCK           ;
;  write_date[3]       ; CLOCK      ; 4.679 ; 4.679 ; Rise       ; CLOCK           ;
;  write_date[4]       ; CLOCK      ; 4.445 ; 4.445 ; Rise       ; CLOCK           ;
;  write_date[5]       ; CLOCK      ; 4.895 ; 4.895 ; Rise       ; CLOCK           ;
;  write_date[6]       ; CLOCK      ; 5.611 ; 5.611 ; Rise       ; CLOCK           ;
;  write_date[7]       ; CLOCK      ; 5.637 ; 5.637 ; Rise       ; CLOCK           ;
;  write_date[8]       ; CLOCK      ; 5.076 ; 5.076 ; Rise       ; CLOCK           ;
;  write_date[9]       ; CLOCK      ; 5.778 ; 5.778 ; Rise       ; CLOCK           ;
;  write_date[10]      ; CLOCK      ; 5.432 ; 5.432 ; Rise       ; CLOCK           ;
;  write_date[11]      ; CLOCK      ; 5.100 ; 5.100 ; Rise       ; CLOCK           ;
;  write_date[12]      ; CLOCK      ; 5.637 ; 5.637 ; Rise       ; CLOCK           ;
;  write_date[13]      ; CLOCK      ; 5.559 ; 5.559 ; Rise       ; CLOCK           ;
;  write_date[14]      ; CLOCK      ; 4.870 ; 4.870 ; Rise       ; CLOCK           ;
;  write_date[15]      ; CLOCK      ; 5.264 ; 5.264 ; Rise       ; CLOCK           ;
;  write_date[16]      ; CLOCK      ; 5.066 ; 5.066 ; Rise       ; CLOCK           ;
;  write_date[17]      ; CLOCK      ; 5.786 ; 5.786 ; Rise       ; CLOCK           ;
;  write_date[18]      ; CLOCK      ; 4.919 ; 4.919 ; Rise       ; CLOCK           ;
;  write_date[19]      ; CLOCK      ; 4.716 ; 4.716 ; Rise       ; CLOCK           ;
;  write_date[20]      ; CLOCK      ; 4.904 ; 4.904 ; Rise       ; CLOCK           ;
;  write_date[21]      ; CLOCK      ; 4.958 ; 4.958 ; Rise       ; CLOCK           ;
;  write_date[22]      ; CLOCK      ; 5.373 ; 5.373 ; Rise       ; CLOCK           ;
;  write_date[23]      ; CLOCK      ; 4.768 ; 4.768 ; Rise       ; CLOCK           ;
;  write_date[24]      ; CLOCK      ; 5.448 ; 5.448 ; Rise       ; CLOCK           ;
;  write_date[25]      ; CLOCK      ; 5.630 ; 5.630 ; Rise       ; CLOCK           ;
;  write_date[26]      ; CLOCK      ; 5.259 ; 5.259 ; Rise       ; CLOCK           ;
;  write_date[27]      ; CLOCK      ; 5.331 ; 5.331 ; Rise       ; CLOCK           ;
;  write_date[28]      ; CLOCK      ; 5.581 ; 5.581 ; Rise       ; CLOCK           ;
;  write_date[29]      ; CLOCK      ; 5.267 ; 5.267 ; Rise       ; CLOCK           ;
;  write_date[30]      ; CLOCK      ; 4.696 ; 4.696 ; Rise       ; CLOCK           ;
;  write_date[31]      ; CLOCK      ; 5.159 ; 5.159 ; Rise       ; CLOCK           ;
; zero                 ; CLOCK      ; 5.988 ; 5.988 ; Rise       ; CLOCK           ;
+----------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+---------------+----+-------+-------+----+
; Input Port ; Output Port   ; RR ; RF    ; FR    ; FF ;
+------------+---------------+----+-------+-------+----+
; RESET      ; inst_cache_en ;    ; 5.294 ; 5.294 ;    ;
+------------+---------------+----+-------+-------+----+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+---------------+----+-------+-------+----+
; Input Port ; Output Port   ; RR ; RF    ; FR    ; FF ;
+------------+---------------+----+-------+-------+----+
; RESET      ; inst_cache_en ;    ; 5.294 ; 5.294 ;    ;
+------------+---------------+----+-------+-------+----+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+------------+-------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -9.246     ; 0.215 ; N/A      ; N/A     ; -1.423              ;
;  CLOCK           ; -9.246     ; 0.215 ; N/A      ; N/A     ; -1.423              ;
; Design-wide TNS  ; -14909.655 ; 0.0   ; 0.0      ; 0.0     ; -7067.06            ;
;  CLOCK           ; -14909.655 ; 0.000 ; N/A      ; N/A     ; -7067.060           ;
+------------------+------------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RESET     ; CLOCK      ; 5.122 ; 5.122 ; Rise       ; CLOCK           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RESET     ; CLOCK      ; 0.191 ; 0.191 ; Rise       ; CLOCK           ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; ALU_INSTANT_OUT[*]   ; CLOCK      ; 16.880 ; 16.880 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[0]  ; CLOCK      ; 15.480 ; 15.480 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[1]  ; CLOCK      ; 16.220 ; 16.220 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[2]  ; CLOCK      ; 16.556 ; 16.556 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[3]  ; CLOCK      ; 16.804 ; 16.804 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[4]  ; CLOCK      ; 16.413 ; 16.413 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[5]  ; CLOCK      ; 16.573 ; 16.573 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[6]  ; CLOCK      ; 16.392 ; 16.392 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[7]  ; CLOCK      ; 16.390 ; 16.390 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[8]  ; CLOCK      ; 15.491 ; 15.491 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[9]  ; CLOCK      ; 16.214 ; 16.214 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[10] ; CLOCK      ; 15.781 ; 15.781 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[11] ; CLOCK      ; 16.725 ; 16.725 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[12] ; CLOCK      ; 16.267 ; 16.267 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[13] ; CLOCK      ; 16.083 ; 16.083 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[14] ; CLOCK      ; 15.220 ; 15.220 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[15] ; CLOCK      ; 14.780 ; 14.780 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[16] ; CLOCK      ; 15.406 ; 15.406 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[17] ; CLOCK      ; 14.970 ; 14.970 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[18] ; CLOCK      ; 16.529 ; 16.529 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[19] ; CLOCK      ; 15.731 ; 15.731 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[20] ; CLOCK      ; 15.471 ; 15.471 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[21] ; CLOCK      ; 15.845 ; 15.845 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[22] ; CLOCK      ; 16.743 ; 16.743 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[23] ; CLOCK      ; 14.892 ; 14.892 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[24] ; CLOCK      ; 16.722 ; 16.722 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[25] ; CLOCK      ; 16.071 ; 16.071 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[26] ; CLOCK      ; 15.497 ; 15.497 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[27] ; CLOCK      ; 16.341 ; 16.341 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[28] ; CLOCK      ; 16.377 ; 16.377 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[29] ; CLOCK      ; 16.567 ; 16.567 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[30] ; CLOCK      ; 16.880 ; 16.880 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[31] ; CLOCK      ; 15.793 ; 15.793 ; Rise       ; CLOCK           ;
; ReadDataOne[*]       ; CLOCK      ; 15.903 ; 15.903 ; Rise       ; CLOCK           ;
;  ReadDataOne[0]      ; CLOCK      ; 12.646 ; 12.646 ; Rise       ; CLOCK           ;
;  ReadDataOne[1]      ; CLOCK      ; 12.603 ; 12.603 ; Rise       ; CLOCK           ;
;  ReadDataOne[2]      ; CLOCK      ; 14.102 ; 14.102 ; Rise       ; CLOCK           ;
;  ReadDataOne[3]      ; CLOCK      ; 14.067 ; 14.067 ; Rise       ; CLOCK           ;
;  ReadDataOne[4]      ; CLOCK      ; 14.762 ; 14.762 ; Rise       ; CLOCK           ;
;  ReadDataOne[5]      ; CLOCK      ; 13.586 ; 13.586 ; Rise       ; CLOCK           ;
;  ReadDataOne[6]      ; CLOCK      ; 15.109 ; 15.109 ; Rise       ; CLOCK           ;
;  ReadDataOne[7]      ; CLOCK      ; 13.173 ; 13.173 ; Rise       ; CLOCK           ;
;  ReadDataOne[8]      ; CLOCK      ; 13.401 ; 13.401 ; Rise       ; CLOCK           ;
;  ReadDataOne[9]      ; CLOCK      ; 13.425 ; 13.425 ; Rise       ; CLOCK           ;
;  ReadDataOne[10]     ; CLOCK      ; 15.188 ; 15.188 ; Rise       ; CLOCK           ;
;  ReadDataOne[11]     ; CLOCK      ; 12.313 ; 12.313 ; Rise       ; CLOCK           ;
;  ReadDataOne[12]     ; CLOCK      ; 12.642 ; 12.642 ; Rise       ; CLOCK           ;
;  ReadDataOne[13]     ; CLOCK      ; 13.012 ; 13.012 ; Rise       ; CLOCK           ;
;  ReadDataOne[14]     ; CLOCK      ; 13.629 ; 13.629 ; Rise       ; CLOCK           ;
;  ReadDataOne[15]     ; CLOCK      ; 13.234 ; 13.234 ; Rise       ; CLOCK           ;
;  ReadDataOne[16]     ; CLOCK      ; 14.651 ; 14.651 ; Rise       ; CLOCK           ;
;  ReadDataOne[17]     ; CLOCK      ; 14.259 ; 14.259 ; Rise       ; CLOCK           ;
;  ReadDataOne[18]     ; CLOCK      ; 13.928 ; 13.928 ; Rise       ; CLOCK           ;
;  ReadDataOne[19]     ; CLOCK      ; 13.165 ; 13.165 ; Rise       ; CLOCK           ;
;  ReadDataOne[20]     ; CLOCK      ; 13.435 ; 13.435 ; Rise       ; CLOCK           ;
;  ReadDataOne[21]     ; CLOCK      ; 15.654 ; 15.654 ; Rise       ; CLOCK           ;
;  ReadDataOne[22]     ; CLOCK      ; 13.840 ; 13.840 ; Rise       ; CLOCK           ;
;  ReadDataOne[23]     ; CLOCK      ; 13.757 ; 13.757 ; Rise       ; CLOCK           ;
;  ReadDataOne[24]     ; CLOCK      ; 12.288 ; 12.288 ; Rise       ; CLOCK           ;
;  ReadDataOne[25]     ; CLOCK      ; 15.903 ; 15.903 ; Rise       ; CLOCK           ;
;  ReadDataOne[26]     ; CLOCK      ; 13.558 ; 13.558 ; Rise       ; CLOCK           ;
;  ReadDataOne[27]     ; CLOCK      ; 13.111 ; 13.111 ; Rise       ; CLOCK           ;
;  ReadDataOne[28]     ; CLOCK      ; 13.604 ; 13.604 ; Rise       ; CLOCK           ;
;  ReadDataOne[29]     ; CLOCK      ; 14.254 ; 14.254 ; Rise       ; CLOCK           ;
;  ReadDataOne[30]     ; CLOCK      ; 14.821 ; 14.821 ; Rise       ; CLOCK           ;
;  ReadDataOne[31]     ; CLOCK      ; 14.954 ; 14.954 ; Rise       ; CLOCK           ;
; ReadDataTwo[*]       ; CLOCK      ; 14.801 ; 14.801 ; Rise       ; CLOCK           ;
;  ReadDataTwo[0]      ; CLOCK      ; 14.026 ; 14.026 ; Rise       ; CLOCK           ;
;  ReadDataTwo[1]      ; CLOCK      ; 13.571 ; 13.571 ; Rise       ; CLOCK           ;
;  ReadDataTwo[2]      ; CLOCK      ; 13.220 ; 13.220 ; Rise       ; CLOCK           ;
;  ReadDataTwo[3]      ; CLOCK      ; 13.936 ; 13.936 ; Rise       ; CLOCK           ;
;  ReadDataTwo[4]      ; CLOCK      ; 14.261 ; 14.261 ; Rise       ; CLOCK           ;
;  ReadDataTwo[5]      ; CLOCK      ; 13.369 ; 13.369 ; Rise       ; CLOCK           ;
;  ReadDataTwo[6]      ; CLOCK      ; 13.144 ; 13.144 ; Rise       ; CLOCK           ;
;  ReadDataTwo[7]      ; CLOCK      ; 13.536 ; 13.536 ; Rise       ; CLOCK           ;
;  ReadDataTwo[8]      ; CLOCK      ; 14.801 ; 14.801 ; Rise       ; CLOCK           ;
;  ReadDataTwo[9]      ; CLOCK      ; 13.642 ; 13.642 ; Rise       ; CLOCK           ;
;  ReadDataTwo[10]     ; CLOCK      ; 14.341 ; 14.341 ; Rise       ; CLOCK           ;
;  ReadDataTwo[11]     ; CLOCK      ; 13.932 ; 13.932 ; Rise       ; CLOCK           ;
;  ReadDataTwo[12]     ; CLOCK      ; 13.469 ; 13.469 ; Rise       ; CLOCK           ;
;  ReadDataTwo[13]     ; CLOCK      ; 14.521 ; 14.521 ; Rise       ; CLOCK           ;
;  ReadDataTwo[14]     ; CLOCK      ; 13.107 ; 13.107 ; Rise       ; CLOCK           ;
;  ReadDataTwo[15]     ; CLOCK      ; 14.342 ; 14.342 ; Rise       ; CLOCK           ;
;  ReadDataTwo[16]     ; CLOCK      ; 13.918 ; 13.918 ; Rise       ; CLOCK           ;
;  ReadDataTwo[17]     ; CLOCK      ; 14.227 ; 14.227 ; Rise       ; CLOCK           ;
;  ReadDataTwo[18]     ; CLOCK      ; 13.947 ; 13.947 ; Rise       ; CLOCK           ;
;  ReadDataTwo[19]     ; CLOCK      ; 13.369 ; 13.369 ; Rise       ; CLOCK           ;
;  ReadDataTwo[20]     ; CLOCK      ; 13.450 ; 13.450 ; Rise       ; CLOCK           ;
;  ReadDataTwo[21]     ; CLOCK      ; 13.852 ; 13.852 ; Rise       ; CLOCK           ;
;  ReadDataTwo[22]     ; CLOCK      ; 12.688 ; 12.688 ; Rise       ; CLOCK           ;
;  ReadDataTwo[23]     ; CLOCK      ; 12.528 ; 12.528 ; Rise       ; CLOCK           ;
;  ReadDataTwo[24]     ; CLOCK      ; 14.205 ; 14.205 ; Rise       ; CLOCK           ;
;  ReadDataTwo[25]     ; CLOCK      ; 12.572 ; 12.572 ; Rise       ; CLOCK           ;
;  ReadDataTwo[26]     ; CLOCK      ; 12.589 ; 12.589 ; Rise       ; CLOCK           ;
;  ReadDataTwo[27]     ; CLOCK      ; 13.512 ; 13.512 ; Rise       ; CLOCK           ;
;  ReadDataTwo[28]     ; CLOCK      ; 14.763 ; 14.763 ; Rise       ; CLOCK           ;
;  ReadDataTwo[29]     ; CLOCK      ; 14.363 ; 14.363 ; Rise       ; CLOCK           ;
;  ReadDataTwo[30]     ; CLOCK      ; 13.491 ; 13.491 ; Rise       ; CLOCK           ;
;  ReadDataTwo[31]     ; CLOCK      ; 14.638 ; 14.638 ; Rise       ; CLOCK           ;
; do_update            ; CLOCK      ; 9.622  ; 9.622  ; Rise       ; CLOCK           ;
; eq                   ; CLOCK      ; 13.002 ; 13.002 ; Rise       ; CLOCK           ;
; inst_cache_en        ; CLOCK      ; 9.384  ; 9.384  ; Rise       ; CLOCK           ;
; instr[*]             ; CLOCK      ; 9.679  ; 9.679  ; Rise       ; CLOCK           ;
;  instr[0]            ; CLOCK      ; 7.494  ; 7.494  ; Rise       ; CLOCK           ;
;  instr[1]            ; CLOCK      ; 8.589  ; 8.589  ; Rise       ; CLOCK           ;
;  instr[2]            ; CLOCK      ; 7.663  ; 7.663  ; Rise       ; CLOCK           ;
;  instr[3]            ; CLOCK      ; 8.477  ; 8.477  ; Rise       ; CLOCK           ;
;  instr[4]            ; CLOCK      ; 8.115  ; 8.115  ; Rise       ; CLOCK           ;
;  instr[5]            ; CLOCK      ; 8.365  ; 8.365  ; Rise       ; CLOCK           ;
;  instr[6]            ; CLOCK      ; 8.688  ; 8.688  ; Rise       ; CLOCK           ;
;  instr[7]            ; CLOCK      ; 9.264  ; 9.264  ; Rise       ; CLOCK           ;
;  instr[8]            ; CLOCK      ; 8.415  ; 8.415  ; Rise       ; CLOCK           ;
;  instr[9]            ; CLOCK      ; 8.382  ; 8.382  ; Rise       ; CLOCK           ;
;  instr[10]           ; CLOCK      ; 8.675  ; 8.675  ; Rise       ; CLOCK           ;
;  instr[11]           ; CLOCK      ; 8.281  ; 8.281  ; Rise       ; CLOCK           ;
;  instr[12]           ; CLOCK      ; 8.232  ; 8.232  ; Rise       ; CLOCK           ;
;  instr[13]           ; CLOCK      ; 8.523  ; 8.523  ; Rise       ; CLOCK           ;
;  instr[14]           ; CLOCK      ; 9.008  ; 9.008  ; Rise       ; CLOCK           ;
;  instr[15]           ; CLOCK      ; 9.499  ; 9.499  ; Rise       ; CLOCK           ;
;  instr[16]           ; CLOCK      ; 9.097  ; 9.097  ; Rise       ; CLOCK           ;
;  instr[17]           ; CLOCK      ; 7.850  ; 7.850  ; Rise       ; CLOCK           ;
;  instr[18]           ; CLOCK      ; 9.679  ; 9.679  ; Rise       ; CLOCK           ;
;  instr[19]           ; CLOCK      ; 7.912  ; 7.912  ; Rise       ; CLOCK           ;
; is_shamt_load        ; CLOCK      ; 12.056 ; 12.056 ; Rise       ; CLOCK           ;
; overflow             ; CLOCK      ; 15.248 ; 15.248 ; Rise       ; CLOCK           ;
; pc[*]                ; CLOCK      ; 12.025 ; 12.025 ; Rise       ; CLOCK           ;
;  pc[2]               ; CLOCK      ; 9.651  ; 9.651  ; Rise       ; CLOCK           ;
;  pc[3]               ; CLOCK      ; 11.000 ; 11.000 ; Rise       ; CLOCK           ;
;  pc[4]               ; CLOCK      ; 10.882 ; 10.882 ; Rise       ; CLOCK           ;
;  pc[5]               ; CLOCK      ; 9.822  ; 9.822  ; Rise       ; CLOCK           ;
;  pc[6]               ; CLOCK      ; 10.066 ; 10.066 ; Rise       ; CLOCK           ;
;  pc[7]               ; CLOCK      ; 9.960  ; 9.960  ; Rise       ; CLOCK           ;
;  pc[8]               ; CLOCK      ; 9.104  ; 9.104  ; Rise       ; CLOCK           ;
;  pc[9]               ; CLOCK      ; 12.025 ; 12.025 ; Rise       ; CLOCK           ;
;  pc[10]              ; CLOCK      ; 11.418 ; 11.418 ; Rise       ; CLOCK           ;
;  pc[11]              ; CLOCK      ; 10.221 ; 10.221 ; Rise       ; CLOCK           ;
;  pc[12]              ; CLOCK      ; 11.154 ; 11.154 ; Rise       ; CLOCK           ;
;  pc[13]              ; CLOCK      ; 9.597  ; 9.597  ; Rise       ; CLOCK           ;
;  pc[14]              ; CLOCK      ; 8.740  ; 8.740  ; Rise       ; CLOCK           ;
;  pc[15]              ; CLOCK      ; 8.784  ; 8.784  ; Rise       ; CLOCK           ;
;  pc[16]              ; CLOCK      ; 8.850  ; 8.850  ; Rise       ; CLOCK           ;
;  pc[17]              ; CLOCK      ; 8.206  ; 8.206  ; Rise       ; CLOCK           ;
;  pc[18]              ; CLOCK      ; 8.140  ; 8.140  ; Rise       ; CLOCK           ;
;  pc[19]              ; CLOCK      ; 8.357  ; 8.357  ; Rise       ; CLOCK           ;
;  pc[20]              ; CLOCK      ; 7.921  ; 7.921  ; Rise       ; CLOCK           ;
;  pc[21]              ; CLOCK      ; 7.465  ; 7.465  ; Rise       ; CLOCK           ;
;  pc[22]              ; CLOCK      ; 7.294  ; 7.294  ; Rise       ; CLOCK           ;
;  pc[23]              ; CLOCK      ; 8.062  ; 8.062  ; Rise       ; CLOCK           ;
;  pc[24]              ; CLOCK      ; 8.089  ; 8.089  ; Rise       ; CLOCK           ;
;  pc[25]              ; CLOCK      ; 9.056  ; 9.056  ; Rise       ; CLOCK           ;
;  pc[26]              ; CLOCK      ; 8.415  ; 8.415  ; Rise       ; CLOCK           ;
;  pc[27]              ; CLOCK      ; 8.628  ; 8.628  ; Rise       ; CLOCK           ;
;  pc[28]              ; CLOCK      ; 8.330  ; 8.330  ; Rise       ; CLOCK           ;
;  pc[29]              ; CLOCK      ; 8.406  ; 8.406  ; Rise       ; CLOCK           ;
;  pc[30]              ; CLOCK      ; 8.002  ; 8.002  ; Rise       ; CLOCK           ;
;  pc[31]              ; CLOCK      ; 7.699  ; 7.699  ; Rise       ; CLOCK           ;
; reg_write            ; CLOCK      ; 9.434  ; 9.434  ; Rise       ; CLOCK           ;
; sgn                  ; CLOCK      ; 15.823 ; 15.823 ; Rise       ; CLOCK           ;
; write_date[*]        ; CLOCK      ; 14.467 ; 14.467 ; Rise       ; CLOCK           ;
;  write_date[0]       ; CLOCK      ; 12.823 ; 12.823 ; Rise       ; CLOCK           ;
;  write_date[1]       ; CLOCK      ; 13.711 ; 13.711 ; Rise       ; CLOCK           ;
;  write_date[2]       ; CLOCK      ; 13.648 ; 13.648 ; Rise       ; CLOCK           ;
;  write_date[3]       ; CLOCK      ; 12.786 ; 12.786 ; Rise       ; CLOCK           ;
;  write_date[4]       ; CLOCK      ; 12.218 ; 12.218 ; Rise       ; CLOCK           ;
;  write_date[5]       ; CLOCK      ; 12.808 ; 12.808 ; Rise       ; CLOCK           ;
;  write_date[6]       ; CLOCK      ; 13.638 ; 13.638 ; Rise       ; CLOCK           ;
;  write_date[7]       ; CLOCK      ; 13.651 ; 13.651 ; Rise       ; CLOCK           ;
;  write_date[8]       ; CLOCK      ; 13.192 ; 13.192 ; Rise       ; CLOCK           ;
;  write_date[9]       ; CLOCK      ; 14.467 ; 14.467 ; Rise       ; CLOCK           ;
;  write_date[10]      ; CLOCK      ; 12.296 ; 12.296 ; Rise       ; CLOCK           ;
;  write_date[11]      ; CLOCK      ; 11.489 ; 11.489 ; Rise       ; CLOCK           ;
;  write_date[12]      ; CLOCK      ; 12.851 ; 12.851 ; Rise       ; CLOCK           ;
;  write_date[13]      ; CLOCK      ; 13.168 ; 13.168 ; Rise       ; CLOCK           ;
;  write_date[14]      ; CLOCK      ; 12.198 ; 12.198 ; Rise       ; CLOCK           ;
;  write_date[15]      ; CLOCK      ; 12.840 ; 12.840 ; Rise       ; CLOCK           ;
;  write_date[16]      ; CLOCK      ; 11.291 ; 11.291 ; Rise       ; CLOCK           ;
;  write_date[17]      ; CLOCK      ; 13.499 ; 13.499 ; Rise       ; CLOCK           ;
;  write_date[18]      ; CLOCK      ; 10.731 ; 10.731 ; Rise       ; CLOCK           ;
;  write_date[19]      ; CLOCK      ; 11.892 ; 11.892 ; Rise       ; CLOCK           ;
;  write_date[20]      ; CLOCK      ; 11.020 ; 11.020 ; Rise       ; CLOCK           ;
;  write_date[21]      ; CLOCK      ; 11.741 ; 11.741 ; Rise       ; CLOCK           ;
;  write_date[22]      ; CLOCK      ; 12.877 ; 12.877 ; Rise       ; CLOCK           ;
;  write_date[23]      ; CLOCK      ; 11.338 ; 11.338 ; Rise       ; CLOCK           ;
;  write_date[24]      ; CLOCK      ; 12.343 ; 12.343 ; Rise       ; CLOCK           ;
;  write_date[25]      ; CLOCK      ; 12.637 ; 12.637 ; Rise       ; CLOCK           ;
;  write_date[26]      ; CLOCK      ; 11.616 ; 11.616 ; Rise       ; CLOCK           ;
;  write_date[27]      ; CLOCK      ; 12.153 ; 12.153 ; Rise       ; CLOCK           ;
;  write_date[28]      ; CLOCK      ; 12.393 ; 12.393 ; Rise       ; CLOCK           ;
;  write_date[29]      ; CLOCK      ; 12.145 ; 12.145 ; Rise       ; CLOCK           ;
;  write_date[30]      ; CLOCK      ; 12.131 ; 12.131 ; Rise       ; CLOCK           ;
;  write_date[31]      ; CLOCK      ; 11.700 ; 11.700 ; Rise       ; CLOCK           ;
; zero                 ; CLOCK      ; 20.365 ; 20.365 ; Rise       ; CLOCK           ;
+----------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; ALU_INSTANT_OUT[*]   ; CLOCK      ; 5.044 ; 5.044 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[0]  ; CLOCK      ; 5.729 ; 5.729 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[1]  ; CLOCK      ; 6.151 ; 6.151 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[2]  ; CLOCK      ; 5.893 ; 5.893 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[3]  ; CLOCK      ; 6.163 ; 6.163 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[4]  ; CLOCK      ; 5.506 ; 5.506 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[5]  ; CLOCK      ; 5.743 ; 5.743 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[6]  ; CLOCK      ; 5.876 ; 5.876 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[7]  ; CLOCK      ; 5.938 ; 5.938 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[8]  ; CLOCK      ; 5.705 ; 5.705 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[9]  ; CLOCK      ; 5.987 ; 5.987 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[10] ; CLOCK      ; 5.332 ; 5.332 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[11] ; CLOCK      ; 6.349 ; 6.349 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[12] ; CLOCK      ; 6.063 ; 6.063 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[13] ; CLOCK      ; 5.707 ; 5.707 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[14] ; CLOCK      ; 5.721 ; 5.721 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[15] ; CLOCK      ; 5.588 ; 5.588 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[16] ; CLOCK      ; 5.954 ; 5.954 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[17] ; CLOCK      ; 5.575 ; 5.575 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[18] ; CLOCK      ; 5.830 ; 5.830 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[19] ; CLOCK      ; 5.696 ; 5.696 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[20] ; CLOCK      ; 5.455 ; 5.455 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[21] ; CLOCK      ; 5.486 ; 5.486 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[22] ; CLOCK      ; 6.138 ; 6.138 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[23] ; CLOCK      ; 5.044 ; 5.044 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[24] ; CLOCK      ; 5.974 ; 5.974 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[25] ; CLOCK      ; 5.487 ; 5.487 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[26] ; CLOCK      ; 5.411 ; 5.411 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[27] ; CLOCK      ; 5.757 ; 5.757 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[28] ; CLOCK      ; 5.311 ; 5.311 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[29] ; CLOCK      ; 5.309 ; 5.309 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[30] ; CLOCK      ; 5.374 ; 5.374 ; Rise       ; CLOCK           ;
;  ALU_INSTANT_OUT[31] ; CLOCK      ; 5.691 ; 5.691 ; Rise       ; CLOCK           ;
; ReadDataOne[*]       ; CLOCK      ; 4.868 ; 4.868 ; Rise       ; CLOCK           ;
;  ReadDataOne[0]      ; CLOCK      ; 5.061 ; 5.061 ; Rise       ; CLOCK           ;
;  ReadDataOne[1]      ; CLOCK      ; 4.868 ; 4.868 ; Rise       ; CLOCK           ;
;  ReadDataOne[2]      ; CLOCK      ; 5.165 ; 5.165 ; Rise       ; CLOCK           ;
;  ReadDataOne[3]      ; CLOCK      ; 5.516 ; 5.516 ; Rise       ; CLOCK           ;
;  ReadDataOne[4]      ; CLOCK      ; 5.829 ; 5.829 ; Rise       ; CLOCK           ;
;  ReadDataOne[5]      ; CLOCK      ; 5.632 ; 5.632 ; Rise       ; CLOCK           ;
;  ReadDataOne[6]      ; CLOCK      ; 5.724 ; 5.724 ; Rise       ; CLOCK           ;
;  ReadDataOne[7]      ; CLOCK      ; 5.102 ; 5.102 ; Rise       ; CLOCK           ;
;  ReadDataOne[8]      ; CLOCK      ; 5.621 ; 5.621 ; Rise       ; CLOCK           ;
;  ReadDataOne[9]      ; CLOCK      ; 5.109 ; 5.109 ; Rise       ; CLOCK           ;
;  ReadDataOne[10]     ; CLOCK      ; 5.643 ; 5.643 ; Rise       ; CLOCK           ;
;  ReadDataOne[11]     ; CLOCK      ; 5.076 ; 5.076 ; Rise       ; CLOCK           ;
;  ReadDataOne[12]     ; CLOCK      ; 5.122 ; 5.122 ; Rise       ; CLOCK           ;
;  ReadDataOne[13]     ; CLOCK      ; 5.082 ; 5.082 ; Rise       ; CLOCK           ;
;  ReadDataOne[14]     ; CLOCK      ; 5.273 ; 5.273 ; Rise       ; CLOCK           ;
;  ReadDataOne[15]     ; CLOCK      ; 5.344 ; 5.344 ; Rise       ; CLOCK           ;
;  ReadDataOne[16]     ; CLOCK      ; 5.844 ; 5.844 ; Rise       ; CLOCK           ;
;  ReadDataOne[17]     ; CLOCK      ; 5.724 ; 5.724 ; Rise       ; CLOCK           ;
;  ReadDataOne[18]     ; CLOCK      ; 5.523 ; 5.523 ; Rise       ; CLOCK           ;
;  ReadDataOne[19]     ; CLOCK      ; 5.327 ; 5.327 ; Rise       ; CLOCK           ;
;  ReadDataOne[20]     ; CLOCK      ; 5.337 ; 5.337 ; Rise       ; CLOCK           ;
;  ReadDataOne[21]     ; CLOCK      ; 6.385 ; 6.385 ; Rise       ; CLOCK           ;
;  ReadDataOne[22]     ; CLOCK      ; 5.562 ; 5.562 ; Rise       ; CLOCK           ;
;  ReadDataOne[23]     ; CLOCK      ; 5.700 ; 5.700 ; Rise       ; CLOCK           ;
;  ReadDataOne[24]     ; CLOCK      ; 5.094 ; 5.094 ; Rise       ; CLOCK           ;
;  ReadDataOne[25]     ; CLOCK      ; 6.289 ; 6.289 ; Rise       ; CLOCK           ;
;  ReadDataOne[26]     ; CLOCK      ; 5.437 ; 5.437 ; Rise       ; CLOCK           ;
;  ReadDataOne[27]     ; CLOCK      ; 5.187 ; 5.187 ; Rise       ; CLOCK           ;
;  ReadDataOne[28]     ; CLOCK      ; 5.264 ; 5.264 ; Rise       ; CLOCK           ;
;  ReadDataOne[29]     ; CLOCK      ; 5.597 ; 5.597 ; Rise       ; CLOCK           ;
;  ReadDataOne[30]     ; CLOCK      ; 6.041 ; 6.041 ; Rise       ; CLOCK           ;
;  ReadDataOne[31]     ; CLOCK      ; 5.767 ; 5.767 ; Rise       ; CLOCK           ;
; ReadDataTwo[*]       ; CLOCK      ; 5.047 ; 5.047 ; Rise       ; CLOCK           ;
;  ReadDataTwo[0]      ; CLOCK      ; 5.570 ; 5.570 ; Rise       ; CLOCK           ;
;  ReadDataTwo[1]      ; CLOCK      ; 5.518 ; 5.518 ; Rise       ; CLOCK           ;
;  ReadDataTwo[2]      ; CLOCK      ; 5.216 ; 5.216 ; Rise       ; CLOCK           ;
;  ReadDataTwo[3]      ; CLOCK      ; 5.433 ; 5.433 ; Rise       ; CLOCK           ;
;  ReadDataTwo[4]      ; CLOCK      ; 5.954 ; 5.954 ; Rise       ; CLOCK           ;
;  ReadDataTwo[5]      ; CLOCK      ; 5.256 ; 5.256 ; Rise       ; CLOCK           ;
;  ReadDataTwo[6]      ; CLOCK      ; 5.222 ; 5.222 ; Rise       ; CLOCK           ;
;  ReadDataTwo[7]      ; CLOCK      ; 5.339 ; 5.339 ; Rise       ; CLOCK           ;
;  ReadDataTwo[8]      ; CLOCK      ; 5.764 ; 5.764 ; Rise       ; CLOCK           ;
;  ReadDataTwo[9]      ; CLOCK      ; 5.169 ; 5.169 ; Rise       ; CLOCK           ;
;  ReadDataTwo[10]     ; CLOCK      ; 5.510 ; 5.510 ; Rise       ; CLOCK           ;
;  ReadDataTwo[11]     ; CLOCK      ; 5.732 ; 5.732 ; Rise       ; CLOCK           ;
;  ReadDataTwo[12]     ; CLOCK      ; 5.324 ; 5.324 ; Rise       ; CLOCK           ;
;  ReadDataTwo[13]     ; CLOCK      ; 5.975 ; 5.975 ; Rise       ; CLOCK           ;
;  ReadDataTwo[14]     ; CLOCK      ; 5.105 ; 5.105 ; Rise       ; CLOCK           ;
;  ReadDataTwo[15]     ; CLOCK      ; 5.533 ; 5.533 ; Rise       ; CLOCK           ;
;  ReadDataTwo[16]     ; CLOCK      ; 5.080 ; 5.080 ; Rise       ; CLOCK           ;
;  ReadDataTwo[17]     ; CLOCK      ; 5.359 ; 5.359 ; Rise       ; CLOCK           ;
;  ReadDataTwo[18]     ; CLOCK      ; 5.810 ; 5.810 ; Rise       ; CLOCK           ;
;  ReadDataTwo[19]     ; CLOCK      ; 5.478 ; 5.478 ; Rise       ; CLOCK           ;
;  ReadDataTwo[20]     ; CLOCK      ; 5.411 ; 5.411 ; Rise       ; CLOCK           ;
;  ReadDataTwo[21]     ; CLOCK      ; 5.286 ; 5.286 ; Rise       ; CLOCK           ;
;  ReadDataTwo[22]     ; CLOCK      ; 5.129 ; 5.129 ; Rise       ; CLOCK           ;
;  ReadDataTwo[23]     ; CLOCK      ; 5.330 ; 5.330 ; Rise       ; CLOCK           ;
;  ReadDataTwo[24]     ; CLOCK      ; 5.534 ; 5.534 ; Rise       ; CLOCK           ;
;  ReadDataTwo[25]     ; CLOCK      ; 5.181 ; 5.181 ; Rise       ; CLOCK           ;
;  ReadDataTwo[26]     ; CLOCK      ; 5.047 ; 5.047 ; Rise       ; CLOCK           ;
;  ReadDataTwo[27]     ; CLOCK      ; 5.059 ; 5.059 ; Rise       ; CLOCK           ;
;  ReadDataTwo[28]     ; CLOCK      ; 5.905 ; 5.905 ; Rise       ; CLOCK           ;
;  ReadDataTwo[29]     ; CLOCK      ; 5.839 ; 5.839 ; Rise       ; CLOCK           ;
;  ReadDataTwo[30]     ; CLOCK      ; 5.071 ; 5.071 ; Rise       ; CLOCK           ;
;  ReadDataTwo[31]     ; CLOCK      ; 5.769 ; 5.769 ; Rise       ; CLOCK           ;
; do_update            ; CLOCK      ; 5.257 ; 5.257 ; Rise       ; CLOCK           ;
; eq                   ; CLOCK      ; 5.330 ; 5.330 ; Rise       ; CLOCK           ;
; inst_cache_en        ; CLOCK      ; 4.989 ; 4.989 ; Rise       ; CLOCK           ;
; instr[*]             ; CLOCK      ; 4.203 ; 4.203 ; Rise       ; CLOCK           ;
;  instr[0]            ; CLOCK      ; 4.203 ; 4.203 ; Rise       ; CLOCK           ;
;  instr[1]            ; CLOCK      ; 4.653 ; 4.653 ; Rise       ; CLOCK           ;
;  instr[2]            ; CLOCK      ; 4.274 ; 4.274 ; Rise       ; CLOCK           ;
;  instr[3]            ; CLOCK      ; 4.644 ; 4.644 ; Rise       ; CLOCK           ;
;  instr[4]            ; CLOCK      ; 4.432 ; 4.432 ; Rise       ; CLOCK           ;
;  instr[5]            ; CLOCK      ; 4.692 ; 4.692 ; Rise       ; CLOCK           ;
;  instr[6]            ; CLOCK      ; 4.836 ; 4.836 ; Rise       ; CLOCK           ;
;  instr[7]            ; CLOCK      ; 5.066 ; 5.066 ; Rise       ; CLOCK           ;
;  instr[8]            ; CLOCK      ; 4.748 ; 4.748 ; Rise       ; CLOCK           ;
;  instr[9]            ; CLOCK      ; 4.709 ; 4.709 ; Rise       ; CLOCK           ;
;  instr[10]           ; CLOCK      ; 4.771 ; 4.771 ; Rise       ; CLOCK           ;
;  instr[11]           ; CLOCK      ; 4.625 ; 4.625 ; Rise       ; CLOCK           ;
;  instr[12]           ; CLOCK      ; 4.597 ; 4.597 ; Rise       ; CLOCK           ;
;  instr[13]           ; CLOCK      ; 4.709 ; 4.709 ; Rise       ; CLOCK           ;
;  instr[14]           ; CLOCK      ; 4.952 ; 4.952 ; Rise       ; CLOCK           ;
;  instr[15]           ; CLOCK      ; 5.155 ; 5.155 ; Rise       ; CLOCK           ;
;  instr[16]           ; CLOCK      ; 4.978 ; 4.978 ; Rise       ; CLOCK           ;
;  instr[17]           ; CLOCK      ; 4.472 ; 4.472 ; Rise       ; CLOCK           ;
;  instr[18]           ; CLOCK      ; 5.267 ; 5.267 ; Rise       ; CLOCK           ;
;  instr[19]           ; CLOCK      ; 4.431 ; 4.431 ; Rise       ; CLOCK           ;
; is_shamt_load        ; CLOCK      ; 5.744 ; 5.744 ; Rise       ; CLOCK           ;
; overflow             ; CLOCK      ; 5.540 ; 5.540 ; Rise       ; CLOCK           ;
; pc[*]                ; CLOCK      ; 4.072 ; 4.072 ; Rise       ; CLOCK           ;
;  pc[2]               ; CLOCK      ; 5.347 ; 5.347 ; Rise       ; CLOCK           ;
;  pc[3]               ; CLOCK      ; 5.927 ; 5.927 ; Rise       ; CLOCK           ;
;  pc[4]               ; CLOCK      ; 6.010 ; 6.010 ; Rise       ; CLOCK           ;
;  pc[5]               ; CLOCK      ; 5.428 ; 5.428 ; Rise       ; CLOCK           ;
;  pc[6]               ; CLOCK      ; 5.509 ; 5.509 ; Rise       ; CLOCK           ;
;  pc[7]               ; CLOCK      ; 5.580 ; 5.580 ; Rise       ; CLOCK           ;
;  pc[8]               ; CLOCK      ; 5.074 ; 5.074 ; Rise       ; CLOCK           ;
;  pc[9]               ; CLOCK      ; 6.433 ; 6.433 ; Rise       ; CLOCK           ;
;  pc[10]              ; CLOCK      ; 6.142 ; 6.142 ; Rise       ; CLOCK           ;
;  pc[11]              ; CLOCK      ; 5.624 ; 5.624 ; Rise       ; CLOCK           ;
;  pc[12]              ; CLOCK      ; 6.045 ; 6.045 ; Rise       ; CLOCK           ;
;  pc[13]              ; CLOCK      ; 5.322 ; 5.322 ; Rise       ; CLOCK           ;
;  pc[14]              ; CLOCK      ; 4.717 ; 4.717 ; Rise       ; CLOCK           ;
;  pc[15]              ; CLOCK      ; 4.817 ; 4.817 ; Rise       ; CLOCK           ;
;  pc[16]              ; CLOCK      ; 4.782 ; 4.782 ; Rise       ; CLOCK           ;
;  pc[17]              ; CLOCK      ; 4.472 ; 4.472 ; Rise       ; CLOCK           ;
;  pc[18]              ; CLOCK      ; 4.495 ; 4.495 ; Rise       ; CLOCK           ;
;  pc[19]              ; CLOCK      ; 4.545 ; 4.545 ; Rise       ; CLOCK           ;
;  pc[20]              ; CLOCK      ; 4.376 ; 4.376 ; Rise       ; CLOCK           ;
;  pc[21]              ; CLOCK      ; 4.200 ; 4.200 ; Rise       ; CLOCK           ;
;  pc[22]              ; CLOCK      ; 4.072 ; 4.072 ; Rise       ; CLOCK           ;
;  pc[23]              ; CLOCK      ; 4.381 ; 4.381 ; Rise       ; CLOCK           ;
;  pc[24]              ; CLOCK      ; 4.399 ; 4.399 ; Rise       ; CLOCK           ;
;  pc[25]              ; CLOCK      ; 4.908 ; 4.908 ; Rise       ; CLOCK           ;
;  pc[26]              ; CLOCK      ; 4.626 ; 4.626 ; Rise       ; CLOCK           ;
;  pc[27]              ; CLOCK      ; 4.657 ; 4.657 ; Rise       ; CLOCK           ;
;  pc[28]              ; CLOCK      ; 4.509 ; 4.509 ; Rise       ; CLOCK           ;
;  pc[29]              ; CLOCK      ; 4.595 ; 4.595 ; Rise       ; CLOCK           ;
;  pc[30]              ; CLOCK      ; 4.479 ; 4.479 ; Rise       ; CLOCK           ;
;  pc[31]              ; CLOCK      ; 4.275 ; 4.275 ; Rise       ; CLOCK           ;
; reg_write            ; CLOCK      ; 5.015 ; 5.015 ; Rise       ; CLOCK           ;
; sgn                  ; CLOCK      ; 5.721 ; 5.721 ; Rise       ; CLOCK           ;
; write_date[*]        ; CLOCK      ; 4.445 ; 4.445 ; Rise       ; CLOCK           ;
;  write_date[0]       ; CLOCK      ; 4.996 ; 4.996 ; Rise       ; CLOCK           ;
;  write_date[1]       ; CLOCK      ; 5.318 ; 5.318 ; Rise       ; CLOCK           ;
;  write_date[2]       ; CLOCK      ; 5.643 ; 5.643 ; Rise       ; CLOCK           ;
;  write_date[3]       ; CLOCK      ; 4.679 ; 4.679 ; Rise       ; CLOCK           ;
;  write_date[4]       ; CLOCK      ; 4.445 ; 4.445 ; Rise       ; CLOCK           ;
;  write_date[5]       ; CLOCK      ; 4.895 ; 4.895 ; Rise       ; CLOCK           ;
;  write_date[6]       ; CLOCK      ; 5.611 ; 5.611 ; Rise       ; CLOCK           ;
;  write_date[7]       ; CLOCK      ; 5.637 ; 5.637 ; Rise       ; CLOCK           ;
;  write_date[8]       ; CLOCK      ; 5.076 ; 5.076 ; Rise       ; CLOCK           ;
;  write_date[9]       ; CLOCK      ; 5.778 ; 5.778 ; Rise       ; CLOCK           ;
;  write_date[10]      ; CLOCK      ; 5.432 ; 5.432 ; Rise       ; CLOCK           ;
;  write_date[11]      ; CLOCK      ; 5.100 ; 5.100 ; Rise       ; CLOCK           ;
;  write_date[12]      ; CLOCK      ; 5.637 ; 5.637 ; Rise       ; CLOCK           ;
;  write_date[13]      ; CLOCK      ; 5.559 ; 5.559 ; Rise       ; CLOCK           ;
;  write_date[14]      ; CLOCK      ; 4.870 ; 4.870 ; Rise       ; CLOCK           ;
;  write_date[15]      ; CLOCK      ; 5.264 ; 5.264 ; Rise       ; CLOCK           ;
;  write_date[16]      ; CLOCK      ; 5.066 ; 5.066 ; Rise       ; CLOCK           ;
;  write_date[17]      ; CLOCK      ; 5.786 ; 5.786 ; Rise       ; CLOCK           ;
;  write_date[18]      ; CLOCK      ; 4.919 ; 4.919 ; Rise       ; CLOCK           ;
;  write_date[19]      ; CLOCK      ; 4.716 ; 4.716 ; Rise       ; CLOCK           ;
;  write_date[20]      ; CLOCK      ; 4.904 ; 4.904 ; Rise       ; CLOCK           ;
;  write_date[21]      ; CLOCK      ; 4.958 ; 4.958 ; Rise       ; CLOCK           ;
;  write_date[22]      ; CLOCK      ; 5.373 ; 5.373 ; Rise       ; CLOCK           ;
;  write_date[23]      ; CLOCK      ; 4.768 ; 4.768 ; Rise       ; CLOCK           ;
;  write_date[24]      ; CLOCK      ; 5.448 ; 5.448 ; Rise       ; CLOCK           ;
;  write_date[25]      ; CLOCK      ; 5.630 ; 5.630 ; Rise       ; CLOCK           ;
;  write_date[26]      ; CLOCK      ; 5.259 ; 5.259 ; Rise       ; CLOCK           ;
;  write_date[27]      ; CLOCK      ; 5.331 ; 5.331 ; Rise       ; CLOCK           ;
;  write_date[28]      ; CLOCK      ; 5.581 ; 5.581 ; Rise       ; CLOCK           ;
;  write_date[29]      ; CLOCK      ; 5.267 ; 5.267 ; Rise       ; CLOCK           ;
;  write_date[30]      ; CLOCK      ; 4.696 ; 4.696 ; Rise       ; CLOCK           ;
;  write_date[31]      ; CLOCK      ; 5.159 ; 5.159 ; Rise       ; CLOCK           ;
; zero                 ; CLOCK      ; 5.988 ; 5.988 ; Rise       ; CLOCK           ;
+----------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------+
; Progagation Delay                                      ;
+------------+---------------+----+--------+--------+----+
; Input Port ; Output Port   ; RR ; RF     ; FR     ; FF ;
+------------+---------------+----+--------+--------+----+
; RESET      ; inst_cache_en ;    ; 10.421 ; 10.421 ;    ;
+------------+---------------+----+--------+--------+----+


+------------------------------------------------------+
; Minimum Progagation Delay                            ;
+------------+---------------+----+-------+-------+----+
; Input Port ; Output Port   ; RR ; RF    ; FR    ; FF ;
+------------+---------------+----+-------+-------+----+
; RESET      ; inst_cache_en ;    ; 5.294 ; 5.294 ;    ;
+------------+---------------+----+-------+-------+----+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK      ; CLOCK    ; 42288    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK      ; CLOCK    ; 42288    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1045  ; 1045 ;
; Unconstrained Output Ports      ; 186   ; 186  ;
; Unconstrained Output Port Paths ; 5216  ; 5216 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Jul 22 00:57:51 2020
Info: Command: quartus_sta CPU -c ALU
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ALU.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK CLOCK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -9.246
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.246    -14909.655 CLOCK 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLOCK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423     -7067.060 CLOCK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.352
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.352     -5554.479 CLOCK 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423     -7067.060 CLOCK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4616 megabytes
    Info: Processing ended: Wed Jul 22 00:57:53 2020
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


