# Xilinx RS IP 基准测试结果

## 测试环境

| 项目 | 配置 |
|------|------|
| Vivado 版本 | 2025.1 |
| 目标器件 | xczu3eg-sfvc784-1-e (Zynq UltraScale+ ZU3EG) |
| RS IP 版本 | rs_encoder v9.0, rs_decoder v9.0 |

## 核心结果

### Xilinx RS IP 综合数据

| 配置 | 编码器 LUT | 解码器 LUT | 合计 | BRAM |
|------|-----------|-----------|------|------|
| RS(7,5) | 35 | 210 | 245 | 0 |
| RS(15,11) | 47 | 225 | 272 | 0.5 |
| RS(15,9) | 50 | 259 | 309 | 0.5 |
| RS(31,27) | 53 | 272 | 325 | 0.5 |
| RS(31,23) | 67 | 343 | 410 | 0.5 |
| RS(63,55) | 85 | 400 | 485 | 0.5 |
| RS(63,53) | 97 | 436 | 533 | 0.5 |

### CS-FEC 资源节省

| 配置 | RS IP | CS-FEC | 节省 |
|------|-------|--------|-----|
| RS(7,5) | 245 | 25 | **89.8%** |
| RS(15,11) | 272 | 41 | **84.9%** |
| RS(31,23) | 410 | 174 | **57.6%** |

## 关键结论

1. RS 解码器资源是编码器的 **4-6 倍**
2. CS-FEC 在小码长可节省 **57-90%** LUT
3. CS-FEC 无需 BRAM/DSP

## 图表

| 文件 | 说明 |
|------|------|
| `fig1_matrix_transform.pdf` | 编码矩阵转换 |
| `fig3_complexity_comparison.pdf` | 计算复杂度对比 |
| `fig5_rs_vs_csfec_lut.pdf` | **RS IP vs CS-FEC 资源对比** |
