# PLCT开源进展·第36期·2022年08月01日

## 卷首语

## 本期亮点


## V8 for RISC-V
RV32GC合并了
* 3736732: [riscv32] Add RISCV32 backend | https://chromium-review.googlesource.com/c/v8/v8/+/3736732


## OpenJDK for RISC-V



## Clang/LLVM for RISC-V 相关工作

## GNU Toolchain for RISC-V 相关工作

## AOSP for RISC-V

- RVI upstream: aosp-riscv (<https://github.com/aosp-riscv>) 和 RVI upstream (<https://github.com/riscv-android-src>) 之间的同步工作已接近完成，aosp-riscv 作为我们的二级仓库的使命已经完成，除部分仓库，譬如 working-group 和 test-riscv 我们还会继续维护外，后期针对其他仓库的开发工作将全部直接向 RVI upstream 进行提交。
  
  以下是本期针对 RVI upstream 提交的 PR 列表：
  - updated qemu for riscv: https://github.com/riscv-android-src/platform-prebuilts-android-emulator/pull/2
  - updated android 12 guide: https://github.com/riscv-android-src/riscv-android/pull/5
  - Updated the android12.md for cts: https://github.com/riscv-android-src/riscv-android/pull/6
  - rollback commented code: https://github.com/riscv-android-src/platform-bionic/pull/34
  - revert the changes: https://github.com/riscv-android-src/platform-frameworks-av/pull/1
  - remove build options for aosp 10: https://github.com/riscv-android-src/platform-build-soong/pull/6
  - remove.sdk_rv: https://github.com/riscv-android-src/platform-build/pull/4
  - revert.mainline_system_x86: https://github.com/riscv-android-src/platform-build/pull/5
  - remove.sdk_phone_riscv64: https://github.com/riscv-android-src/platform-build/pull/6
  - add -mno-relax when building libc++: https://github.com/riscv-android-src/toolchain-llvm_android/pull/3

- bionic unit test (基于 emulator) 状态更新:
  - Round issue for math lib: https://gitee.com/aosp-riscv/working-group/issues/I5BV63, opened LLVM/compiler-rt PR: https://reviews.llvm.org/D128240, 根据代码审查的意见进行修改，提交等待重新审核。
  - Signal Stack unwinding failure: https://gitee.com/aosp-riscv/working-group/issues/I5D6NY, 检查发现llvm 的构建 manifest 没有使用最新的 bionic 和 ndk 分支，提交 issue 讨论: https://github.com/riscv-android-src/toolchain-llvm-project/issues/5。
  - "-nan" sprintf error: https://gitee.com/aosp-riscv/working-group/issues/I5CKA4, 提交了一个 issue: https://github.com/riscv-collab/riscv-gnu-toolchain/issues/1092 给 GNU toolchain, 等待答复后再看怎么处理。

- Articles:
  - RenderScript poriting analysis for AOSP RISC-V: https://gitee.com/aosp-riscv/working-group/blob/master/articles/20220509-renderscipt-adaptation-analysis-in-android12-riscv64-porting.md (in chinese)
  - Setup CTS env:  https://gitee.com/aosp-riscv/working-group/blob/master/articles/20220705-build-the-cts.md
  - Call Stack (RISC-V): https://zhuanlan.zhihu.com/p/542845861
  - Stack Unwinding - Overview: https://zhuanlan.zhihu.com/p/543823849
  - Stack Unwinding 基于 Frame Pointer: https://zhuanlan.zhihu.com/p/543825539
  - Stack Unwinding 基于 CFI: https://zhuanlan.zhihu.com/p/546207071
  - 交叉编译 GCC toolchain for RISC-V: https://zhuanlan.zhihu.com/p/544827596

## Arch Linux for RISC-V

## Gentoo for RISC-V


## Nixpkgs for RISC-V

## Firefox on RV64GCV

之前的小伙伴跑路了。需要重新招人开始。欢迎加入。

## Enable DynamoRIO running on RV64GC

还没开始

## OpenCV for RV64GCV


## Experimental/simd in LIBCXX

- 在builtin层添加了比较操作符（==, !=, <=, <）的重载实现
- 在builtin层添加了最值计算相关操作（min, max, minmax, clamp）的重载实现
- 修复了部分外部接口与规范不符的问题
- 修复了simd_mask类中比较操作符（==, !=）的实现
- 重构测试用例，添加可遍历所有可向量化元素类型及ABI标签的模版类，用于保证后续测试实现的覆盖度
- 当前的架构代码位于[PLCT的LLVM仓库](https://github.com/plctlab/llvm-project)的**libcxx-simd-dev**分支中。

## LuaJIT RV64G porting

之前的小伙伴跑路了。需要重新招人开始。欢迎加入。

## gem5

- RVV支持进展
	- 新增定点饱和加减法指令
	- 新增stride load指令
	- 新增int/float reduce指令
	- 已实现的算术指令全部支持vmu/vtu
	- 简化了已有的访存指令

	- 通过[魔改 Spike](https://github.com/ksco/riscv-isa-sim/blob/rvv-tests/riscv/insns/addi.h#L1-L14)来生成 RVV 指令测试，已支持大部分指令：[https://github.com/ksco/riscv-tests-upstream/tree/spike]()

	- RVV实现已提交 [draft patch](https://gem5-review.googlesource.com/c/public/gem5/+/59789) 到gem5上游，附有一份 [RFC](：https://docs.google.com/document/d/1yUDPU9NvpKo1WM1WYfdx20_aXLnlHssUUsDYR4lu95Q/edit)，欢迎大家提出评论和建议！

- RVK支持
	- 向上游提交的K扩展支持已经合并：[https://gem5-review.googlesource.com/c/public/gem5/+/60949]()

- 其他
	-  一些小的修复和改进patch已合并进入上游：
		- arch-riscv: Use more precise mnemonics：[https://gem5-review.googlesource.com/c/public/gem5/+/61149]()
		- arch-riscv: Treat InvalidRegClass as zero register：[https://gem5-review.googlesource.com/c/public/gem5/+/61150]()
	- 尝试为 gem5 新增了 HTIF 设备支持，已经可以部分工作，但仍存在问题：[https://github.com/plctlab/plct-gem5/tree/htif-dev]()


## Spike


## QEMU


## Other Support for RISC-V International

### SAIL


## 在方舟开源编译器社区的工作


## MLIR


## Chisel / FIRRTL （CAAT小队）


## coreboot for riscv


## openocd


## opensbi

## u-boot


## RISCV平台测试测评工作


## openEuler for RISC-V

- 从2022年2月份开始转入 TARSIER 双周报：
  https://github.com/isrc-cas/tarsier-oerv/

## Debian for RISC-V

- 已经改为双周报形式，直接在 debian-riscv 邮件列表中发布。

  ## 参考链接

  - PLCT2022年开源路线图 https://github.com/plctlab/PLCT-Weekly/blob/master/PLCT-Roadmap-2022.md
  - PLCT实验室的开放职位(社招) https://github.com/plctlab/PLCT-Weekly/blob/master/Jobs.md
  - PLCT实验室的开放职位(实习生) https://github.com/plctlab/weloveinterns/blob/master/open-internships.md
  - PLCT Weekly https://github.com/isrc-cas/PLCT-Weekly
  - PLCT公开报告的Slides（部分） https://github.com/isrc-cas/PLCT-Open-Reports
