Timing Analyzer report for scndp5
Sun Apr 23 12:28:15 2006
Version 5.0 Build 148 04/26/2005 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Clock Setup: 'scnclk'
  6. tco
  7. tpd
  8. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2005 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic       
functions, and any output files any of the foregoing           
(including device programming or simulation files), and any    
associated documentation or information are expressly subject  
to the terms and conditions of the Altera Program License      
Subscription Agreement, Altera MegaCore Function License       
Agreement, or other applicable license agreement, including,   
without limitation, that your use is for the sole purpose of   
programming logic devices manufactured by Altera and sold by   
Altera or its authorized distributors.  Please refer to the    
applicable agreement for further details.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                           ;
+------------------------------+-------+---------------+------------------------------------------------+----------+---------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                                    ; From     ; To      ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+------------------------------------------------+----------+---------+------------+----------+--------------+
; Worst-case tco               ; N/A   ; None          ; 37.800 ns                                      ; scnt[1]  ; s[4]    ; scnclk     ;          ; 0            ;
; Worst-case tpd               ; N/A   ; None          ; 40.800 ns                                      ; datai[9] ; s[4]    ;            ;          ; 0            ;
; Clock Setup: 'scnclk'        ; N/A   ; None          ; Restricted to 200.00 MHz ( period = 5.000 ns ) ; scnt[0]  ; scnt[2] ; scnclk     ; scnclk   ; 0            ;
; Total number of failed paths ;       ;               ;                                                ;          ;         ;            ;          ; 0            ;
+------------------------------+-------+---------------+------------------------------------------------+----------+---------+------------+----------+--------------+


+------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                             ;
+-------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                ; Setting            ; From ; To ; Entity Name ;
+-------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                           ; EP1K100QC208-3     ;      ;    ;             ;
; Timing Models                                         ; Final              ;      ;    ;             ;
; Number of source nodes to report per destination node ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                 ; 10                 ;      ;    ;             ;
; Number of paths to report                             ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                          ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                ; Off                ;      ;    ;             ;
; Report IO Paths Separately                            ; Off                ;      ;    ;             ;
; Default hold multicycle                               ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains             ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                        ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                      ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                 ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements               ; Off                ;      ;    ;             ;
; Enable Recovery/Removal analysis                      ; Off                ;      ;    ;             ;
; Enable Clock Latency                                  ; Off                ;      ;    ;             ;
+-------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; scnclk          ;                    ; User Pin ; NONE             ; 0.000 ns      ; 0.000 ns     ; NONE     ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'scnclk'                                                                                                                                                                  ;
+-------+------------------------------------------------+---------+---------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period)                           ; From    ; To      ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+---------+---------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A   ; Restricted to 200.00 MHz ( period = 5.000 ns ) ; scnt[0] ; scnt[0] ; scnclk     ; scnclk   ; None                        ; None                      ; 1.500 ns                ;
; N/A   ; Restricted to 200.00 MHz ( period = 5.000 ns ) ; scnt[0] ; scnt[2] ; scnclk     ; scnclk   ; None                        ; None                      ; 1.500 ns                ;
; N/A   ; Restricted to 200.00 MHz ( period = 5.000 ns ) ; scnt[2] ; scnt[0] ; scnclk     ; scnclk   ; None                        ; None                      ; 1.400 ns                ;
; N/A   ; Restricted to 200.00 MHz ( period = 5.000 ns ) ; scnt[0] ; scnt[1] ; scnclk     ; scnclk   ; None                        ; None                      ; 1.400 ns                ;
; N/A   ; Restricted to 200.00 MHz ( period = 5.000 ns ) ; scnt[1] ; scnt[2] ; scnclk     ; scnclk   ; None                        ; None                      ; 1.400 ns                ;
; N/A   ; Restricted to 200.00 MHz ( period = 5.000 ns ) ; scnt[1] ; scnt[0] ; scnclk     ; scnclk   ; None                        ; None                      ; 1.200 ns                ;
; N/A   ; Restricted to 200.00 MHz ( period = 5.000 ns ) ; scnt[1] ; scnt[1] ; scnclk     ; scnclk   ; None                        ; None                      ; 1.200 ns                ;
; N/A   ; Restricted to 200.00 MHz ( period = 5.000 ns ) ; scnt[2] ; scnt[2] ; scnclk     ; scnclk   ; None                        ; None                      ; 1.200 ns                ;
+-------+------------------------------------------------+---------+---------+------------+----------+-----------------------------+---------------------------+-------------------------+


+--------------------------------------------------------------------+
; tco                                                                ;
+-------+--------------+------------+---------+---------+------------+
; Slack ; Required tco ; Actual tco ; From    ; To      ; From Clock ;
+-------+--------------+------------+---------+---------+------------+
; N/A   ; None         ; 37.800 ns  ; scnt[1] ; s[4]    ; scnclk     ;
; N/A   ; None         ; 37.600 ns  ; scnt[1] ; s[3]    ; scnclk     ;
; N/A   ; None         ; 37.600 ns  ; scnt[1] ; s[6]    ; scnclk     ;
; N/A   ; None         ; 37.500 ns  ; scnt[1] ; s[2]    ; scnclk     ;
; N/A   ; None         ; 37.400 ns  ; scnt[0] ; s[4]    ; scnclk     ;
; N/A   ; None         ; 37.200 ns  ; scnt[0] ; s[3]    ; scnclk     ;
; N/A   ; None         ; 37.200 ns  ; scnt[0] ; s[6]    ; scnclk     ;
; N/A   ; None         ; 37.100 ns  ; scnt[0] ; s[2]    ; scnclk     ;
; N/A   ; None         ; 36.800 ns  ; scnt[1] ; s[1]    ; scnclk     ;
; N/A   ; None         ; 36.400 ns  ; scnt[0] ; s[1]    ; scnclk     ;
; N/A   ; None         ; 35.500 ns  ; scnt[1] ; s[5]    ; scnclk     ;
; N/A   ; None         ; 35.100 ns  ; scnt[0] ; s[5]    ; scnclk     ;
; N/A   ; None         ; 35.000 ns  ; scnt[1] ; s[0]    ; scnclk     ;
; N/A   ; None         ; 34.600 ns  ; scnt[0] ; s[0]    ; scnclk     ;
; N/A   ; None         ; 34.100 ns  ; scnt[2] ; s[4]    ; scnclk     ;
; N/A   ; None         ; 33.900 ns  ; scnt[2] ; s[3]    ; scnclk     ;
; N/A   ; None         ; 33.900 ns  ; scnt[2] ; s[6]    ; scnclk     ;
; N/A   ; None         ; 33.800 ns  ; scnt[2] ; s[2]    ; scnclk     ;
; N/A   ; None         ; 33.100 ns  ; scnt[2] ; s[1]    ; scnclk     ;
; N/A   ; None         ; 31.800 ns  ; scnt[2] ; s[5]    ; scnclk     ;
; N/A   ; None         ; 31.300 ns  ; scnt[2] ; s[0]    ; scnclk     ;
; N/A   ; None         ; 16.500 ns  ; scnt[2] ; scan[1] ; scnclk     ;
; N/A   ; None         ; 16.400 ns  ; scnt[0] ; scan[2] ; scnclk     ;
; N/A   ; None         ; 16.400 ns  ; scnt[0] ; scan[1] ; scnclk     ;
; N/A   ; None         ; 16.300 ns  ; scnt[2] ; scan[2] ; scnclk     ;
; N/A   ; None         ; 16.200 ns  ; scnt[1] ; scan[1] ; scnclk     ;
; N/A   ; None         ; 16.100 ns  ; scnt[1] ; scan[2] ; scnclk     ;
; N/A   ; None         ; 15.100 ns  ; scnt[0] ; scan[4] ; scnclk     ;
; N/A   ; None         ; 15.100 ns  ; scnt[2] ; scan[3] ; scnclk     ;
; N/A   ; None         ; 15.000 ns  ; scnt[1] ; scan[4] ; scnclk     ;
; N/A   ; None         ; 15.000 ns  ; scnt[1] ; scan[3] ; scnclk     ;
; N/A   ; None         ; 14.800 ns  ; scnt[2] ; scan[4] ; scnclk     ;
; N/A   ; None         ; 14.800 ns  ; scnt[0] ; scan[3] ; scnclk     ;
; N/A   ; None         ; 14.100 ns  ; scnt[0] ; scan[0] ; scnclk     ;
; N/A   ; None         ; 14.000 ns  ; scnt[1] ; scan[0] ; scnclk     ;
; N/A   ; None         ; 13.800 ns  ; scnt[2] ; scan[0] ; scnclk     ;
+-------+--------------+------------+---------+---------+------------+


+---------------------------------------------------------------+
; tpd                                                           ;
+-------+-------------------+-----------------+----------+------+
; Slack ; Required P2P Time ; Actual P2P Time ; From     ; To   ;
+-------+-------------------+-----------------+----------+------+
; N/A   ; None              ; 40.800 ns       ; datai[9] ; s[4] ;
; N/A   ; None              ; 40.600 ns       ; datai[9] ; s[3] ;
; N/A   ; None              ; 40.600 ns       ; datai[9] ; s[6] ;
; N/A   ; None              ; 40.500 ns       ; datai[9] ; s[2] ;
; N/A   ; None              ; 39.800 ns       ; datai[9] ; s[1] ;
; N/A   ; None              ; 39.700 ns       ; datai[8] ; s[4] ;
; N/A   ; None              ; 39.500 ns       ; datai[8] ; s[3] ;
; N/A   ; None              ; 39.500 ns       ; datah[2] ; s[4] ;
; N/A   ; None              ; 39.500 ns       ; datai[8] ; s[6] ;
; N/A   ; None              ; 39.400 ns       ; datai[8] ; s[2] ;
; N/A   ; None              ; 39.300 ns       ; datah[2] ; s[3] ;
; N/A   ; None              ; 39.300 ns       ; datah[2] ; s[6] ;
; N/A   ; None              ; 39.200 ns       ; datah[2] ; s[2] ;
; N/A   ; None              ; 38.700 ns       ; datai[8] ; s[1] ;
; N/A   ; None              ; 38.500 ns       ; datah[2] ; s[1] ;
; N/A   ; None              ; 38.500 ns       ; datai[9] ; s[5] ;
; N/A   ; None              ; 38.300 ns       ; datah[1] ; s[4] ;
; N/A   ; None              ; 38.100 ns       ; datah[1] ; s[3] ;
; N/A   ; None              ; 38.100 ns       ; datah[1] ; s[6] ;
; N/A   ; None              ; 38.000 ns       ; datai[9] ; s[0] ;
; N/A   ; None              ; 38.000 ns       ; datah[1] ; s[2] ;
; N/A   ; None              ; 38.000 ns       ; datah[3] ; s[4] ;
; N/A   ; None              ; 37.800 ns       ; datah[3] ; s[3] ;
; N/A   ; None              ; 37.800 ns       ; datai[1] ; s[4] ;
; N/A   ; None              ; 37.800 ns       ; datah[3] ; s[6] ;
; N/A   ; None              ; 37.700 ns       ; datah[3] ; s[2] ;
; N/A   ; None              ; 37.600 ns       ; datai[1] ; s[3] ;
; N/A   ; None              ; 37.600 ns       ; datah[0] ; s[4] ;
; N/A   ; None              ; 37.600 ns       ; datai[1] ; s[6] ;
; N/A   ; None              ; 37.500 ns       ; datai[1] ; s[2] ;
; N/A   ; None              ; 37.400 ns       ; datah[0] ; s[3] ;
; N/A   ; None              ; 37.400 ns       ; datai[8] ; s[5] ;
; N/A   ; None              ; 37.400 ns       ; datah[0] ; s[6] ;
; N/A   ; None              ; 37.300 ns       ; datah[1] ; s[1] ;
; N/A   ; None              ; 37.300 ns       ; datah[0] ; s[2] ;
; N/A   ; None              ; 37.300 ns       ; datai[3] ; s[4] ;
; N/A   ; None              ; 37.200 ns       ; datah[2] ; s[5] ;
; N/A   ; None              ; 37.100 ns       ; datai[3] ; s[3] ;
; N/A   ; None              ; 37.100 ns       ; datai[0] ; s[4] ;
; N/A   ; None              ; 37.100 ns       ; datai[2] ; s[4] ;
; N/A   ; None              ; 37.100 ns       ; datai[3] ; s[6] ;
; N/A   ; None              ; 37.000 ns       ; datah[3] ; s[1] ;
; N/A   ; None              ; 37.000 ns       ; datai[3] ; s[2] ;
; N/A   ; None              ; 36.900 ns       ; datai[8] ; s[0] ;
; N/A   ; None              ; 36.900 ns       ; datai[0] ; s[3] ;
; N/A   ; None              ; 36.900 ns       ; datai[2] ; s[3] ;
; N/A   ; None              ; 36.900 ns       ; datah[5] ; s[4] ;
; N/A   ; None              ; 36.900 ns       ; datai[0] ; s[6] ;
; N/A   ; None              ; 36.900 ns       ; datai[2] ; s[6] ;
; N/A   ; None              ; 36.800 ns       ; datai[1] ; s[1] ;
; N/A   ; None              ; 36.800 ns       ; datai[0] ; s[2] ;
; N/A   ; None              ; 36.800 ns       ; datai[2] ; s[2] ;
; N/A   ; None              ; 36.700 ns       ; datah[2] ; s[0] ;
; N/A   ; None              ; 36.700 ns       ; datah[5] ; s[3] ;
; N/A   ; None              ; 36.700 ns       ; datah[7] ; s[4] ;
; N/A   ; None              ; 36.700 ns       ; datah[5] ; s[6] ;
; N/A   ; None              ; 36.600 ns       ; datah[0] ; s[1] ;
; N/A   ; None              ; 36.600 ns       ; datah[5] ; s[2] ;
; N/A   ; None              ; 36.600 ns       ; datah[6] ; s[4] ;
; N/A   ; None              ; 36.500 ns       ; datah[7] ; s[3] ;
; N/A   ; None              ; 36.500 ns       ; datah[7] ; s[6] ;
; N/A   ; None              ; 36.400 ns       ; datah[7] ; s[2] ;
; N/A   ; None              ; 36.400 ns       ; datah[6] ; s[3] ;
; N/A   ; None              ; 36.400 ns       ; datah[6] ; s[6] ;
; N/A   ; None              ; 36.300 ns       ; datai[3] ; s[1] ;
; N/A   ; None              ; 36.300 ns       ; datah[6] ; s[2] ;
; N/A   ; None              ; 36.100 ns       ; datai[0] ; s[1] ;
; N/A   ; None              ; 36.100 ns       ; datai[2] ; s[1] ;
; N/A   ; None              ; 36.000 ns       ; datah[1] ; s[5] ;
; N/A   ; None              ; 35.900 ns       ; datah[5] ; s[1] ;
; N/A   ; None              ; 35.700 ns       ; datah[7] ; s[1] ;
; N/A   ; None              ; 35.700 ns       ; datah[3] ; s[5] ;
; N/A   ; None              ; 35.600 ns       ; datah[6] ; s[1] ;
; N/A   ; None              ; 35.500 ns       ; datah[1] ; s[0] ;
; N/A   ; None              ; 35.500 ns       ; datai[1] ; s[5] ;
; N/A   ; None              ; 35.300 ns       ; datah[0] ; s[5] ;
; N/A   ; None              ; 35.200 ns       ; datah[3] ; s[0] ;
; N/A   ; None              ; 35.000 ns       ; datai[1] ; s[0] ;
; N/A   ; None              ; 35.000 ns       ; datai[3] ; s[5] ;
; N/A   ; None              ; 34.900 ns       ; datai[5] ; s[4] ;
; N/A   ; None              ; 34.800 ns       ; datah[0] ; s[0] ;
; N/A   ; None              ; 34.800 ns       ; datai[0] ; s[5] ;
; N/A   ; None              ; 34.800 ns       ; datai[2] ; s[5] ;
; N/A   ; None              ; 34.700 ns       ; datai[5] ; s[3] ;
; N/A   ; None              ; 34.700 ns       ; datai[5] ; s[6] ;
; N/A   ; None              ; 34.600 ns       ; datai[5] ; s[2] ;
; N/A   ; None              ; 34.600 ns       ; datah[5] ; s[5] ;
; N/A   ; None              ; 34.500 ns       ; datai[3] ; s[0] ;
; N/A   ; None              ; 34.400 ns       ; datah[7] ; s[5] ;
; N/A   ; None              ; 34.300 ns       ; datai[0] ; s[0] ;
; N/A   ; None              ; 34.300 ns       ; datai[2] ; s[0] ;
; N/A   ; None              ; 34.300 ns       ; datai[4] ; s[4] ;
; N/A   ; None              ; 34.300 ns       ; datah[6] ; s[5] ;
; N/A   ; None              ; 34.100 ns       ; datah[5] ; s[0] ;
; N/A   ; None              ; 34.100 ns       ; datai[4] ; s[3] ;
; N/A   ; None              ; 34.100 ns       ; datai[4] ; s[6] ;
; N/A   ; None              ; 34.000 ns       ; datai[4] ; s[2] ;
; N/A   ; None              ; 34.000 ns       ; datai[6] ; s[4] ;
; N/A   ; None              ; 33.900 ns       ; datah[7] ; s[0] ;
; N/A   ; None              ; 33.900 ns       ; datai[5] ; s[1] ;
; N/A   ; None              ; 33.800 ns       ; datah[6] ; s[0] ;
; N/A   ; None              ; 33.800 ns       ; datai[6] ; s[3] ;
; N/A   ; None              ; 33.800 ns       ; datai[7] ; s[4] ;
; N/A   ; None              ; 33.800 ns       ; datai[6] ; s[6] ;
; N/A   ; None              ; 33.700 ns       ; datai[6] ; s[2] ;
; N/A   ; None              ; 33.600 ns       ; datai[7] ; s[3] ;
; N/A   ; None              ; 33.600 ns       ; datai[7] ; s[6] ;
; N/A   ; None              ; 33.500 ns       ; datai[7] ; s[2] ;
; N/A   ; None              ; 33.300 ns       ; datai[4] ; s[1] ;
; N/A   ; None              ; 33.000 ns       ; datai[6] ; s[1] ;
; N/A   ; None              ; 32.800 ns       ; datai[7] ; s[1] ;
; N/A   ; None              ; 32.600 ns       ; datai[5] ; s[5] ;
; N/A   ; None              ; 32.100 ns       ; datai[5] ; s[0] ;
; N/A   ; None              ; 32.000 ns       ; datai[4] ; s[5] ;
; N/A   ; None              ; 31.900 ns       ; datah[4] ; s[4] ;
; N/A   ; None              ; 31.700 ns       ; datah[4] ; s[3] ;
; N/A   ; None              ; 31.700 ns       ; datai[6] ; s[5] ;
; N/A   ; None              ; 31.700 ns       ; datah[4] ; s[6] ;
; N/A   ; None              ; 31.600 ns       ; datah[4] ; s[2] ;
; N/A   ; None              ; 31.500 ns       ; datai[4] ; s[0] ;
; N/A   ; None              ; 31.500 ns       ; datai[7] ; s[5] ;
; N/A   ; None              ; 31.200 ns       ; datai[6] ; s[0] ;
; N/A   ; None              ; 31.000 ns       ; datai[7] ; s[0] ;
; N/A   ; None              ; 30.900 ns       ; datah[4] ; s[1] ;
; N/A   ; None              ; 29.600 ns       ; datah[4] ; s[5] ;
; N/A   ; None              ; 29.100 ns       ; datah[4] ; s[0] ;
+-------+-------------------+-----------------+----------+------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Timing Analyzer
    Info: Version 5.0 Build 148 04/26/2005 SJ Full Version
    Info: Processing started: Sun Apr 23 12:28:14 2006
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off scndp5 -c scndp5
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "scnclk" is an undefined clock
Info: Clock "scnclk" Internal fmax is restricted to 200.0 MHz between source register "scnt[0]" and destination register "scnt[0]"
    Info: fmax restricted to Clock High delay (2.5 ns) plus Clock Low delay (2.5 ns) : restricted to 5.0 ns. Expand message to see actual delay path.
        Info: + Longest register to register delay is 1.500 ns
            Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC2_D17; Fanout = 18; REG Node = 'scnt[0]'
            Info: 2: + IC(0.200 ns) + CELL(1.300 ns) = 1.500 ns; Loc. = LC2_D17; Fanout = 18; REG Node = 'scnt[0]'
            Info: Total cell delay = 1.300 ns ( 86.67 % )
            Info: Total interconnect delay = 0.200 ns ( 13.33 % )
        Info: - Smallest clock skew is 0.000 ns
            Info: + Shortest clock path from clock "scnclk" to destination register is 1.900 ns
                Info: 1: + IC(0.000 ns) + CELL(0.500 ns) = 0.500 ns; Loc. = PIN_79; Fanout = 3; CLK Node = 'scnclk'
                Info: 2: + IC(1.400 ns) + CELL(0.000 ns) = 1.900 ns; Loc. = LC2_D17; Fanout = 18; REG Node = 'scnt[0]'
                Info: Total cell delay = 0.500 ns ( 26.32 % )
                Info: Total interconnect delay = 1.400 ns ( 73.68 % )
            Info: - Longest clock path from clock "scnclk" to source register is 1.900 ns
                Info: 1: + IC(0.000 ns) + CELL(0.500 ns) = 0.500 ns; Loc. = PIN_79; Fanout = 3; CLK Node = 'scnclk'
                Info: 2: + IC(1.400 ns) + CELL(0.000 ns) = 1.900 ns; Loc. = LC2_D17; Fanout = 18; REG Node = 'scnt[0]'
                Info: Total cell delay = 0.500 ns ( 26.32 % )
                Info: Total interconnect delay = 1.400 ns ( 73.68 % )
        Info: + Micro clock to output delay of source is 1.100 ns
        Info: + Micro setup delay of destination is 0.700 ns
Info: tco from clock "scnclk" to destination pin "s[4]" through register "scnt[1]" is 37.800 ns
    Info: + Longest clock path from clock "scnclk" to source register is 1.900 ns
        Info: 1: + IC(0.000 ns) + CELL(0.500 ns) = 0.500 ns; Loc. = PIN_79; Fanout = 3; CLK Node = 'scnclk'
        Info: 2: + IC(1.400 ns) + CELL(0.000 ns) = 1.900 ns; Loc. = LC8_D17; Fanout = 20; REG Node = 'scnt[1]'
        Info: Total cell delay = 0.500 ns ( 26.32 % )
        Info: Total interconnect delay = 1.400 ns ( 73.68 % )
    Info: + Micro clock to output delay of source is 1.100 ns
    Info: + Longest register to pin delay is 34.800 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC8_D17; Fanout = 20; REG Node = 'scnt[1]'
        Info: 2: + IC(2.000 ns) + CELL(1.700 ns) = 3.700 ns; Loc. = LC4_D3; Fanout = 1; COMB Node = 'hexd[1]~878'
        Info: 3: + IC(0.200 ns) + CELL(2.000 ns) = 5.900 ns; Loc. = LC5_D3; Fanout = 2; COMB Node = 'hexd[1]~879'
        Info: 4: + IC(0.200 ns) + CELL(1.900 ns) = 8.000 ns; Loc. = LC2_D3; Fanout = 21; COMB Node = 'hexd[1]~880'
        Info: 5: + IC(2.300 ns) + CELL(2.200 ns) = 12.500 ns; Loc. = LC2_D14; Fanout = 1; COMB Node = 'reduce_nor~172'
        Info: 6: + IC(2.100 ns) + CELL(1.500 ns) = 16.100 ns; Loc. = LC3_D23; Fanout = 1; COMB Node = 's~405'
        Info: 7: + IC(0.000 ns) + CELL(1.900 ns) = 18.000 ns; Loc. = LC4_D23; Fanout = 1; COMB Node = 's~389'
        Info: 8: + IC(2.100 ns) + CELL(1.000 ns) = 21.100 ns; Loc. = LC8_D1; Fanout = 1; COMB Node = 's~401'
        Info: 9: + IC(1.400 ns) + CELL(1.900 ns) = 24.400 ns; Loc. = LC1_D3; Fanout = 7; COMB Node = 's~388'
        Info: 10: + IC(4.300 ns) + CELL(6.100 ns) = 34.800 ns; Loc. = PIN_93; Fanout = 0; PIN Node = 's[4]'
        Info: Total cell delay = 20.200 ns ( 58.05 % )
        Info: Total interconnect delay = 14.600 ns ( 41.95 % )
Info: Longest tpd from source pin "datai[9]" to destination pin "s[4]" is 40.800 ns
    Info: 1: + IC(0.000 ns) + CELL(3.100 ns) = 3.100 ns; Loc. = PIN_180; Fanout = 1; PIN Node = 'datai[9]'
    Info: 2: + IC(4.400 ns) + CELL(2.200 ns) = 9.700 ns; Loc. = LC4_D3; Fanout = 1; COMB Node = 'hexd[1]~878'
    Info: 3: + IC(0.200 ns) + CELL(2.000 ns) = 11.900 ns; Loc. = LC5_D3; Fanout = 2; COMB Node = 'hexd[1]~879'
    Info: 4: + IC(0.200 ns) + CELL(1.900 ns) = 14.000 ns; Loc. = LC2_D3; Fanout = 21; COMB Node = 'hexd[1]~880'
    Info: 5: + IC(2.300 ns) + CELL(2.200 ns) = 18.500 ns; Loc. = LC2_D14; Fanout = 1; COMB Node = 'reduce_nor~172'
    Info: 6: + IC(2.100 ns) + CELL(1.500 ns) = 22.100 ns; Loc. = LC3_D23; Fanout = 1; COMB Node = 's~405'
    Info: 7: + IC(0.000 ns) + CELL(1.900 ns) = 24.000 ns; Loc. = LC4_D23; Fanout = 1; COMB Node = 's~389'
    Info: 8: + IC(2.100 ns) + CELL(1.000 ns) = 27.100 ns; Loc. = LC8_D1; Fanout = 1; COMB Node = 's~401'
    Info: 9: + IC(1.400 ns) + CELL(1.900 ns) = 30.400 ns; Loc. = LC1_D3; Fanout = 7; COMB Node = 's~388'
    Info: 10: + IC(4.300 ns) + CELL(6.100 ns) = 40.800 ns; Loc. = PIN_93; Fanout = 0; PIN Node = 's[4]'
    Info: Total cell delay = 23.800 ns ( 58.33 % )
    Info: Total interconnect delay = 17.000 ns ( 41.67 % )
Info: Quartus II Timing Analyzer was successful. 0 errors, 1 warning
    Info: Processing ended: Sun Apr 23 12:28:15 2006
    Info: Elapsed time: 00:00:02


