Timing Analyzer report for Breakout
Sun Jul  6 10:54:22 2025
Quartus Prime Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 100C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 100C Model Setup Summary
  8. Slow 1200mV 100C Model Hold Summary
  9. Slow 1200mV 100C Model Recovery Summary
 10. Slow 1200mV 100C Model Removal Summary
 11. Slow 1200mV 100C Model Minimum Pulse Width Summary
 12. Slow 1200mV 100C Model Setup: 'u_pllvga|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 100C Model Setup: 'sync:u_SYNC|sync[1]'
 14. Slow 1200mV 100C Model Hold: 'u_pllvga|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 100C Model Hold: 'sync:u_SYNC|sync[1]'
 16. Slow 1200mV 100C Model Metastability Summary
 17. Slow 1200mV -40C Model Fmax Summary
 18. Slow 1200mV -40C Model Setup Summary
 19. Slow 1200mV -40C Model Hold Summary
 20. Slow 1200mV -40C Model Recovery Summary
 21. Slow 1200mV -40C Model Removal Summary
 22. Slow 1200mV -40C Model Minimum Pulse Width Summary
 23. Slow 1200mV -40C Model Setup: 'u_pllvga|altpll_component|auto_generated|pll1|clk[0]'
 24. Slow 1200mV -40C Model Setup: 'sync:u_SYNC|sync[1]'
 25. Slow 1200mV -40C Model Hold: 'u_pllvga|altpll_component|auto_generated|pll1|clk[0]'
 26. Slow 1200mV -40C Model Hold: 'sync:u_SYNC|sync[1]'
 27. Slow 1200mV -40C Model Metastability Summary
 28. Fast 1200mV -40C Model Setup Summary
 29. Fast 1200mV -40C Model Hold Summary
 30. Fast 1200mV -40C Model Recovery Summary
 31. Fast 1200mV -40C Model Removal Summary
 32. Fast 1200mV -40C Model Minimum Pulse Width Summary
 33. Fast 1200mV -40C Model Setup: 'u_pllvga|altpll_component|auto_generated|pll1|clk[0]'
 34. Fast 1200mV -40C Model Setup: 'sync:u_SYNC|sync[1]'
 35. Fast 1200mV -40C Model Hold: 'u_pllvga|altpll_component|auto_generated|pll1|clk[0]'
 36. Fast 1200mV -40C Model Hold: 'sync:u_SYNC|sync[1]'
 37. Fast 1200mV -40C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv n40c Model)
 42. Signal Integrity Metrics (Slow 1200mv 100c Model)
 43. Signal Integrity Metrics (Fast 1200mv n40c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2024  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; Breakout                                               ;
; Device Family         ; Cyclone IV GX                                          ;
; Device Name           ; EP4CGX150DF27I7                                        ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 2.49        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  70.2%      ;
;     Processor 3            ;  66.9%      ;
;     Processor 4            ;   1.7%      ;
;     Processors 5-16        ;   0.9%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                           ;
+------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------------------+----------------------------------------------------------+
; Clock Name                                           ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                                 ; Targets                                                  ;
+------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------------------+----------------------------------------------------------+
; clock                                                ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                        ; { clock }                                                ;
; sync:u_SYNC|sync[1]                                  ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                        ; { sync:u_SYNC|sync[1] }                                  ;
; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 15.384 ; 65.0 MHz   ; 0.000 ; 7.692  ; 50.00      ; 10        ; 13          ;       ;        ;           ;            ; false    ; clock  ; u_pllvga|altpll_component|auto_generated|pll1|inclk[0] ; { u_pllvga|altpll_component|auto_generated|pll1|clk[0] } ;
+------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Fmax Summary                                                                                                  ;
+------------+-----------------+------------------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                           ; Note                                           ;
+------------+-----------------+------------------------------------------------------+------------------------------------------------+
; 9.19 MHz   ; 9.19 MHz        ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ;                                                ;
; 430.48 MHz ; 400.0 MHz       ; sync:u_SYNC|sync[1]                                  ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+------------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup Summary                                           ;
+------------------------------------------------------+---------+---------------+
; Clock                                                ; Slack   ; End Point TNS ;
+------------------------------------------------------+---------+---------------+
; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; -93.487 ; -10249.225    ;
; sync:u_SYNC|sync[1]                                  ; -1.323  ; -22.868       ;
+------------------------------------------------------+---------+---------------+


+------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold Summary                                          ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.378 ; 0.000         ;
; sync:u_SYNC|sync[1]                                  ; 0.403 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


-------------------------------------------
; Slow 1200mV 100C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV 100C Model Removal Summary ;
------------------------------------------
No paths to report.


+-------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width Summary                            ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; sync:u_SYNC|sync[1]                                  ; -1.500 ; -31.500       ;
; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 7.318  ; 0.000         ;
; clock                                                ; 9.892  ; 0.000         ;
+------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'u_pllvga|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                       ;
+---------+-----------------------+-----------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node             ; To Node                           ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------+-----------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; -93.487 ; AUDIO:u_audio|freq[0] ; AUDIO:u_audio|freq_IN[0]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; 0.351      ; 109.220    ;
; -93.392 ; AUDIO:u_audio|freq[1] ; AUDIO:u_audio|freq_IN[0]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; 0.351      ; 109.125    ;
; -93.115 ; AUDIO:u_audio|freq[4] ; AUDIO:u_audio|freq_IN[0]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; 0.352      ; 108.849    ;
; -92.912 ; AUDIO:u_audio|freq[2] ; AUDIO:u_audio|freq_IN[0]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; 0.351      ; 108.645    ;
; -92.895 ; AUDIO:u_audio|freq[8] ; AUDIO:u_audio|freq_IN[0]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; 0.352      ; 108.629    ;
; -92.660 ; AUDIO:u_audio|freq[3] ; AUDIO:u_audio|freq_IN[0]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; 0.351      ; 108.393    ;
; -92.587 ; AUDIO:u_audio|freq[5] ; AUDIO:u_audio|freq_IN[0]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.081     ; 107.888    ;
; -89.698 ; AUDIO:u_audio|freq[0] ; AUDIO:u_audio|freq_IN[1]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.093     ; 104.987    ;
; -89.603 ; AUDIO:u_audio|freq[1] ; AUDIO:u_audio|freq_IN[1]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.093     ; 104.892    ;
; -89.326 ; AUDIO:u_audio|freq[4] ; AUDIO:u_audio|freq_IN[1]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.092     ; 104.616    ;
; -89.123 ; AUDIO:u_audio|freq[2] ; AUDIO:u_audio|freq_IN[1]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.093     ; 104.412    ;
; -89.106 ; AUDIO:u_audio|freq[8] ; AUDIO:u_audio|freq_IN[1]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.092     ; 104.396    ;
; -88.871 ; AUDIO:u_audio|freq[3] ; AUDIO:u_audio|freq_IN[1]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.093     ; 104.160    ;
; -88.798 ; AUDIO:u_audio|freq[5] ; AUDIO:u_audio|freq_IN[1]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.525     ; 103.655    ;
; -85.298 ; AUDIO:u_audio|freq[0] ; AUDIO:u_audio|freq_IN[2]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.093     ; 100.587    ;
; -85.203 ; AUDIO:u_audio|freq[1] ; AUDIO:u_audio|freq_IN[2]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.093     ; 100.492    ;
; -85.171 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[2][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.091     ; 100.462    ;
; -85.169 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[2][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.091     ; 100.460    ;
; -85.166 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[2][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.091     ; 100.457    ;
; -85.164 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[2][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.091     ; 100.455    ;
; -85.161 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[2][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.091     ; 100.452    ;
; -85.159 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[2][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.091     ; 100.450    ;
; -85.151 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[1][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.086     ; 100.447    ;
; -85.150 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[0][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.091     ; 100.441    ;
; -85.150 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[1][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.086     ; 100.446    ;
; -85.149 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[0][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.091     ; 100.440    ;
; -85.148 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[4][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.091     ; 100.439    ;
; -85.148 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[4][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.091     ; 100.439    ;
; -85.146 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[1][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.086     ; 100.442    ;
; -85.145 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[0][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.091     ; 100.436    ;
; -85.145 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[1][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.086     ; 100.441    ;
; -85.144 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[0][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.091     ; 100.435    ;
; -85.143 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[4][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.091     ; 100.434    ;
; -85.143 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[4][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.091     ; 100.434    ;
; -85.141 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[4][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.086     ; 100.437    ;
; -85.141 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[1][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.086     ; 100.437    ;
; -85.140 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[0][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.091     ; 100.431    ;
; -85.140 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[1][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.086     ; 100.436    ;
; -85.139 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[0][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.091     ; 100.430    ;
; -85.138 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[4][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.091     ; 100.429    ;
; -85.138 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[4][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.091     ; 100.429    ;
; -85.136 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[4][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.086     ; 100.432    ;
; -85.131 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[1][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.091     ; 100.422    ;
; -85.131 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[4][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.086     ; 100.427    ;
; -85.127 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[1][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.091     ; 100.418    ;
; -85.126 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[1][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.091     ; 100.417    ;
; -85.122 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[1][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.091     ; 100.413    ;
; -85.121 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[1][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.091     ; 100.412    ;
; -85.117 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[1][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.091     ; 100.408    ;
; -85.110 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[1][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.086     ; 100.406    ;
; -85.108 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[1][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.088     ; 100.402    ;
; -85.108 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[1][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.090     ; 100.400    ;
; -85.108 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[1][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.088     ; 100.402    ;
; -85.105 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[1][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.086     ; 100.401    ;
; -85.104 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[4][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.091     ; 100.395    ;
; -85.103 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[1][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.088     ; 100.397    ;
; -85.103 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[1][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.090     ; 100.395    ;
; -85.103 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[1][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.088     ; 100.397    ;
; -85.100 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[1][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.086     ; 100.396    ;
; -85.099 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[4][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.091     ; 100.390    ;
; -85.098 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[1][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.088     ; 100.392    ;
; -85.098 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[1][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.090     ; 100.390    ;
; -85.098 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[1][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.088     ; 100.392    ;
; -85.096 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[2][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.091     ; 100.387    ;
; -85.094 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[4][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.091     ; 100.385    ;
; -85.091 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[2][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.088     ; 100.385    ;
; -85.091 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[1][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.091     ; 100.382    ;
; -85.091 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[2][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.091     ; 100.382    ;
; -85.087 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[2][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.088     ; 100.381    ;
; -85.086 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[2][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.088     ; 100.380    ;
; -85.086 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[1][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.091     ; 100.377    ;
; -85.086 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[2][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.091     ; 100.377    ;
; -85.084 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[0][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.087     ; 100.379    ;
; -85.083 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[0][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.091     ; 100.374    ;
; -85.082 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[0][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.091     ; 100.373    ;
; -85.082 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[2][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.088     ; 100.376    ;
; -85.081 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[2][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.088     ; 100.375    ;
; -85.081 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[1][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.091     ; 100.372    ;
; -85.079 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[0][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.087     ; 100.374    ;
; -85.078 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[0][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.091     ; 100.369    ;
; -85.077 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[0][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.091     ; 100.368    ;
; -85.077 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[2][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.088     ; 100.371    ;
; -85.075 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[4][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.087     ; 100.370    ;
; -85.074 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[0][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.087     ; 100.369    ;
; -85.073 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[0][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.091     ; 100.364    ;
; -85.072 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[0][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.091     ; 100.363    ;
; -85.070 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[4][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.087     ; 100.365    ;
; -85.065 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[4][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.087     ; 100.360    ;
; -85.058 ; BALL:u_BALL|bx_reg[8] ; BLOCKS:u_blocks|parede_reg[2][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.091     ; 100.349    ;
; -85.056 ; BALL:u_BALL|bx_reg[8] ; BLOCKS:u_blocks|parede_reg[2][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.091     ; 100.347    ;
; -85.038 ; BALL:u_BALL|bx_reg[8] ; BLOCKS:u_blocks|parede_reg[1][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.086     ; 100.334    ;
; -85.037 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[2][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.091     ; 100.328    ;
; -85.037 ; BALL:u_BALL|bx_reg[8] ; BLOCKS:u_blocks|parede_reg[0][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.091     ; 100.328    ;
; -85.037 ; BALL:u_BALL|bx_reg[8] ; BLOCKS:u_blocks|parede_reg[1][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.086     ; 100.333    ;
; -85.036 ; BALL:u_BALL|bx_reg[8] ; BLOCKS:u_blocks|parede_reg[0][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.091     ; 100.327    ;
; -85.035 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[2][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.091     ; 100.326    ;
; -85.035 ; BALL:u_BALL|bx_reg[8] ; BLOCKS:u_blocks|parede_reg[4][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.091     ; 100.326    ;
; -85.035 ; BALL:u_BALL|bx_reg[8] ; BLOCKS:u_blocks|parede_reg[4][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.091     ; 100.326    ;
; -85.028 ; BALL:u_BALL|bx_reg[8] ; BLOCKS:u_blocks|parede_reg[4][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.086     ; 100.324    ;
; -85.018 ; BALL:u_BALL|bx_reg[8] ; BLOCKS:u_blocks|parede_reg[1][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.091     ; 100.309    ;
+---------+-----------------------+-----------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'sync:u_SYNC|sync[1]'                                                                                                       ;
+--------+----------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                        ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; -1.323 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 2.232      ;
; -1.302 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 2.211      ;
; -1.274 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 2.183      ;
; -1.272 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.090     ; 2.180      ;
; -1.272 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.090     ; 2.180      ;
; -1.272 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.090     ; 2.180      ;
; -1.272 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.090     ; 2.180      ;
; -1.272 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.090     ; 2.180      ;
; -1.272 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.090     ; 2.180      ;
; -1.272 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.090     ; 2.180      ;
; -1.272 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.090     ; 2.180      ;
; -1.196 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 2.105      ;
; -1.175 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 2.084      ;
; -1.151 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 2.060      ;
; -1.147 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 2.056      ;
; -1.145 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.090     ; 2.053      ;
; -1.145 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.090     ; 2.053      ;
; -1.145 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.090     ; 2.053      ;
; -1.145 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.090     ; 2.053      ;
; -1.145 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.090     ; 2.053      ;
; -1.145 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.090     ; 2.053      ;
; -1.145 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.090     ; 2.053      ;
; -1.145 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.090     ; 2.053      ;
; -1.108 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 2.017      ;
; -1.018 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 1.927      ;
; -0.997 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 1.906      ;
; -0.969 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 1.878      ;
; -0.967 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.090     ; 1.875      ;
; -0.967 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.090     ; 1.875      ;
; -0.967 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.090     ; 1.875      ;
; -0.967 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.090     ; 1.875      ;
; -0.967 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.090     ; 1.875      ;
; -0.967 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.090     ; 1.875      ;
; -0.967 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.090     ; 1.875      ;
; -0.967 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.090     ; 1.875      ;
; -0.923 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 1.832      ;
; -0.873 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.330      ; 2.201      ;
; -0.873 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.330      ; 2.201      ;
; -0.873 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.330      ; 2.201      ;
; -0.873 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.330      ; 2.201      ;
; -0.873 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.330      ; 2.201      ;
; -0.873 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.330      ; 2.201      ;
; -0.873 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.330      ; 2.201      ;
; -0.873 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.330      ; 2.201      ;
; -0.862 ; TECLADO:u_teclado|Tecla[5] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.526     ; 1.334      ;
; -0.803 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 1.712      ;
; -0.791 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 1.700      ;
; -0.779 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 1.688      ;
; -0.716 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.330      ; 2.044      ;
; -0.716 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.330      ; 2.044      ;
; -0.716 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.330      ; 2.044      ;
; -0.716 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.330      ; 2.044      ;
; -0.716 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.330      ; 2.044      ;
; -0.716 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.330      ; 2.044      ;
; -0.716 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.330      ; 2.044      ;
; -0.716 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.330      ; 2.044      ;
; -0.697 ; TECLADO:u_teclado|Tecla[2] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.526     ; 1.169      ;
; -0.686 ; TECLADO:u_teclado|Tecla[7] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.526     ; 1.158      ;
; -0.672 ; TECLADO:u_teclado|Tecla[6] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.526     ; 1.144      ;
; -0.658 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|tec_reg      ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.088     ; 1.568      ;
; -0.638 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 1.547      ;
; -0.524 ; TECLADO:u_teclado|Tecla[6] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.106     ; 1.416      ;
; -0.516 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.330      ; 1.844      ;
; -0.516 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.330      ; 1.844      ;
; -0.516 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.330      ; 1.844      ;
; -0.516 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.330      ; 1.844      ;
; -0.516 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.330      ; 1.844      ;
; -0.516 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.330      ; 1.844      ;
; -0.516 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.330      ; 1.844      ;
; -0.516 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.330      ; 1.844      ;
; -0.510 ; TECLADO:u_teclado|Tecla[3] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.526     ; 0.982      ;
; -0.498 ; TECLADO:u_teclado|Tecla[0] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.526     ; 0.970      ;
; -0.485 ; TECLADO:u_teclado|Tecla[1] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.526     ; 0.957      ;
; -0.483 ; TECLADO:u_teclado|Tecla[4] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.526     ; 0.955      ;
; -0.352 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.330      ; 1.680      ;
; -0.352 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.330      ; 1.680      ;
; -0.352 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.330      ; 1.680      ;
; -0.352 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.330      ; 1.680      ;
; -0.352 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.330      ; 1.680      ;
; -0.352 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.330      ; 1.680      ;
; -0.352 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.330      ; 1.680      ;
; -0.352 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.330      ; 1.680      ;
; -0.235 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|tec_reg      ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.088     ; 1.145      ;
; -0.232 ; TECLADO:u_teclado|Tecla[4] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.106     ; 1.124      ;
; -0.216 ; TECLADO:u_teclado|Tecla[1] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.106     ; 1.108      ;
; -0.053 ; TECLADO:u_teclado|Tecla[3] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.106     ; 0.945      ;
; -0.026 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|tec_reg      ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.088     ; 0.936      ;
; 0.076  ; TECLADO:u_teclado|Tecla[2] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.106     ; 0.816      ;
; 0.076  ; TECLADO:u_teclado|Tecla[5] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.106     ; 0.816      ;
; 0.078  ; TECLADO:u_teclado|Tecla[7] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.106     ; 0.814      ;
+--------+----------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'u_pllvga|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                  ;
+-------+-----------------------------------+-----------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 0.378 ; BLOCKS:u_blocks|game_reg          ; BLOCKS:u_blocks|game_reg          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.110      ; 0.674      ;
; 0.379 ; BLOCKS:u_blocks|score1_reg[1]     ; BLOCKS:u_blocks|score1_reg[1]     ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.109      ; 0.674      ;
; 0.383 ; BLOCKS:u_blocks|score1_reg[0]     ; BLOCKS:u_blocks|score1_reg[0]     ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.109      ; 0.678      ;
; 0.395 ; BLOCKS:u_blocks|parede_reg[2][4]  ; BLOCKS:u_blocks|parede_reg[2][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.093      ; 0.674      ;
; 0.395 ; BLOCKS:u_blocks|parede_reg[2][2]  ; BLOCKS:u_blocks|parede_reg[2][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.093      ; 0.674      ;
; 0.395 ; BLOCKS:u_blocks|parede_reg[2][1]  ; BLOCKS:u_blocks|parede_reg[2][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.093      ; 0.674      ;
; 0.395 ; BLOCKS:u_blocks|parede_reg[0][4]  ; BLOCKS:u_blocks|parede_reg[0][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.093      ; 0.674      ;
; 0.395 ; BLOCKS:u_blocks|parede_reg[0][2]  ; BLOCKS:u_blocks|parede_reg[0][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.093      ; 0.674      ;
; 0.395 ; BLOCKS:u_blocks|parede_reg[0][1]  ; BLOCKS:u_blocks|parede_reg[0][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.093      ; 0.674      ;
; 0.395 ; BLOCKS:u_blocks|parede_reg[1][4]  ; BLOCKS:u_blocks|parede_reg[1][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.093      ; 0.674      ;
; 0.395 ; BLOCKS:u_blocks|parede_reg[1][2]  ; BLOCKS:u_blocks|parede_reg[1][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.093      ; 0.674      ;
; 0.395 ; BLOCKS:u_blocks|parede_reg[1][1]  ; BLOCKS:u_blocks|parede_reg[1][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.093      ; 0.674      ;
; 0.395 ; BLOCKS:u_blocks|parede_reg[3][4]  ; BLOCKS:u_blocks|parede_reg[3][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.093      ; 0.674      ;
; 0.395 ; BLOCKS:u_blocks|parede_reg[3][2]  ; BLOCKS:u_blocks|parede_reg[3][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.093      ; 0.674      ;
; 0.395 ; BLOCKS:u_blocks|parede_reg[3][1]  ; BLOCKS:u_blocks|parede_reg[3][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.093      ; 0.674      ;
; 0.395 ; BLOCKS:u_blocks|parede_reg[5][1]  ; BLOCKS:u_blocks|parede_reg[5][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.093      ; 0.674      ;
; 0.395 ; BLOCKS:u_blocks|parede_reg[5][4]  ; BLOCKS:u_blocks|parede_reg[5][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.093      ; 0.674      ;
; 0.395 ; BLOCKS:u_blocks|parede_reg[5][2]  ; BLOCKS:u_blocks|parede_reg[5][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.093      ; 0.674      ;
; 0.395 ; BLOCKS:u_blocks|parede_reg[4][4]  ; BLOCKS:u_blocks|parede_reg[4][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.093      ; 0.674      ;
; 0.395 ; BLOCKS:u_blocks|parede_reg[4][1]  ; BLOCKS:u_blocks|parede_reg[4][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.093      ; 0.674      ;
; 0.395 ; BLOCKS:u_blocks|parede_reg[4][2]  ; BLOCKS:u_blocks|parede_reg[4][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.093      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|hit_reg           ; BLOCKS:u_blocks|hit_reg           ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|score2_reg[1]     ; BLOCKS:u_blocks|score2_reg[1]     ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|score2_reg[3]     ; BLOCKS:u_blocks|score2_reg[3]     ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[2][8]  ; BLOCKS:u_blocks|parede_reg[2][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[2][0]  ; BLOCKS:u_blocks|parede_reg[2][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[2][12] ; BLOCKS:u_blocks|parede_reg[2][12] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[2][6]  ; BLOCKS:u_blocks|parede_reg[2][6]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[2][10] ; BLOCKS:u_blocks|parede_reg[2][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[2][14] ; BLOCKS:u_blocks|parede_reg[2][14] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[2][3]  ; BLOCKS:u_blocks|parede_reg[2][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[2][7]  ; BLOCKS:u_blocks|parede_reg[2][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[2][11] ; BLOCKS:u_blocks|parede_reg[2][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[2][15] ; BLOCKS:u_blocks|parede_reg[2][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[2][9]  ; BLOCKS:u_blocks|parede_reg[2][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[2][13] ; BLOCKS:u_blocks|parede_reg[2][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[2][5]  ; BLOCKS:u_blocks|parede_reg[2][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[0][8]  ; BLOCKS:u_blocks|parede_reg[0][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[0][0]  ; BLOCKS:u_blocks|parede_reg[0][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[0][12] ; BLOCKS:u_blocks|parede_reg[0][12] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[0][6]  ; BLOCKS:u_blocks|parede_reg[0][6]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[0][10] ; BLOCKS:u_blocks|parede_reg[0][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[0][14] ; BLOCKS:u_blocks|parede_reg[0][14] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[0][3]  ; BLOCKS:u_blocks|parede_reg[0][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[0][7]  ; BLOCKS:u_blocks|parede_reg[0][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[0][11] ; BLOCKS:u_blocks|parede_reg[0][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[0][15] ; BLOCKS:u_blocks|parede_reg[0][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[0][9]  ; BLOCKS:u_blocks|parede_reg[0][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[0][13] ; BLOCKS:u_blocks|parede_reg[0][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[0][5]  ; BLOCKS:u_blocks|parede_reg[0][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[1][8]  ; BLOCKS:u_blocks|parede_reg[1][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[1][0]  ; BLOCKS:u_blocks|parede_reg[1][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[1][12] ; BLOCKS:u_blocks|parede_reg[1][12] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[1][6]  ; BLOCKS:u_blocks|parede_reg[1][6]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[1][10] ; BLOCKS:u_blocks|parede_reg[1][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[1][14] ; BLOCKS:u_blocks|parede_reg[1][14] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[1][3]  ; BLOCKS:u_blocks|parede_reg[1][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[1][7]  ; BLOCKS:u_blocks|parede_reg[1][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[1][11] ; BLOCKS:u_blocks|parede_reg[1][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[1][15] ; BLOCKS:u_blocks|parede_reg[1][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[1][9]  ; BLOCKS:u_blocks|parede_reg[1][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[1][13] ; BLOCKS:u_blocks|parede_reg[1][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[1][5]  ; BLOCKS:u_blocks|parede_reg[1][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[3][8]  ; BLOCKS:u_blocks|parede_reg[3][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[3][0]  ; BLOCKS:u_blocks|parede_reg[3][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[3][12] ; BLOCKS:u_blocks|parede_reg[3][12] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[3][6]  ; BLOCKS:u_blocks|parede_reg[3][6]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[3][10] ; BLOCKS:u_blocks|parede_reg[3][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[3][14] ; BLOCKS:u_blocks|parede_reg[3][14] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[3][3]  ; BLOCKS:u_blocks|parede_reg[3][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[3][7]  ; BLOCKS:u_blocks|parede_reg[3][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[3][11] ; BLOCKS:u_blocks|parede_reg[3][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[3][15] ; BLOCKS:u_blocks|parede_reg[3][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[3][9]  ; BLOCKS:u_blocks|parede_reg[3][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[3][13] ; BLOCKS:u_blocks|parede_reg[3][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[3][5]  ; BLOCKS:u_blocks|parede_reg[3][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[5][5]  ; BLOCKS:u_blocks|parede_reg[5][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[5][9]  ; BLOCKS:u_blocks|parede_reg[5][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[5][13] ; BLOCKS:u_blocks|parede_reg[5][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[5][8]  ; BLOCKS:u_blocks|parede_reg[5][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[5][0]  ; BLOCKS:u_blocks|parede_reg[5][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[5][12] ; BLOCKS:u_blocks|parede_reg[5][12] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[5][10] ; BLOCKS:u_blocks|parede_reg[5][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[5][6]  ; BLOCKS:u_blocks|parede_reg[5][6]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[5][14] ; BLOCKS:u_blocks|parede_reg[5][14] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[5][7]  ; BLOCKS:u_blocks|parede_reg[5][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[5][3]  ; BLOCKS:u_blocks|parede_reg[5][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[5][11] ; BLOCKS:u_blocks|parede_reg[5][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[5][15] ; BLOCKS:u_blocks|parede_reg[5][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[4][14] ; BLOCKS:u_blocks|parede_reg[4][14] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[4][12] ; BLOCKS:u_blocks|parede_reg[4][12] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[4][13] ; BLOCKS:u_blocks|parede_reg[4][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[4][15] ; BLOCKS:u_blocks|parede_reg[4][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[4][6]  ; BLOCKS:u_blocks|parede_reg[4][6]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[4][7]  ; BLOCKS:u_blocks|parede_reg[4][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[4][5]  ; BLOCKS:u_blocks|parede_reg[4][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[4][0]  ; BLOCKS:u_blocks|parede_reg[4][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[4][3]  ; BLOCKS:u_blocks|parede_reg[4][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[4][8]  ; BLOCKS:u_blocks|parede_reg[4][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[4][9]  ; BLOCKS:u_blocks|parede_reg[4][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
+-------+-----------------------------------+-----------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'sync:u_SYNC|sync[1]'                                                                                                       ;
+-------+----------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                        ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; 0.403 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.089      ; 0.678      ;
; 0.425 ; TECLADO:u_teclado|Tecla[7] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.106      ; 0.717      ;
; 0.427 ; TECLADO:u_teclado|Tecla[2] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.106      ; 0.719      ;
; 0.427 ; TECLADO:u_teclado|Tecla[5] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.106      ; 0.719      ;
; 0.569 ; TECLADO:u_teclado|Tecla[3] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.106      ; 0.861      ;
; 0.594 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|tec_reg      ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 0.870      ;
; 0.710 ; TECLADO:u_teclado|Tecla[1] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.106      ; 1.002      ;
; 0.758 ; TECLADO:u_teclado|Tecla[4] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.106      ; 1.050      ;
; 0.763 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|tec_reg      ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 1.039      ;
; 0.862 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.089      ; 1.137      ;
; 0.863 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.089      ; 1.138      ;
; 0.863 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.089      ; 1.138      ;
; 0.930 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 1.641      ;
; 0.930 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 1.641      ;
; 0.930 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 1.641      ;
; 0.930 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 1.641      ;
; 0.930 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 1.641      ;
; 0.930 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 1.641      ;
; 0.930 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 1.641      ;
; 0.930 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 1.641      ;
; 0.933 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.089      ; 1.208      ;
; 0.992 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.089      ; 1.267      ;
; 0.993 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.089      ; 1.268      ;
; 0.993 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.089      ; 1.268      ;
; 1.016 ; TECLADO:u_teclado|Tecla[4] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.331     ; 0.871      ;
; 1.017 ; TECLADO:u_teclado|Tecla[1] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.331     ; 0.872      ;
; 1.030 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.089      ; 1.305      ;
; 1.032 ; TECLADO:u_teclado|Tecla[0] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.331     ; 0.887      ;
; 1.036 ; TECLADO:u_teclado|Tecla[3] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.331     ; 0.891      ;
; 1.039 ; TECLADO:u_teclado|Tecla[6] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.106      ; 1.331      ;
; 1.087 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.089      ; 1.362      ;
; 1.096 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.089      ; 1.371      ;
; 1.101 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 1.812      ;
; 1.101 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 1.812      ;
; 1.101 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 1.812      ;
; 1.101 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 1.812      ;
; 1.101 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 1.812      ;
; 1.101 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 1.812      ;
; 1.101 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 1.812      ;
; 1.101 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 1.812      ;
; 1.160 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.089      ; 1.435      ;
; 1.161 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.089      ; 1.436      ;
; 1.162 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|tec_reg      ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 1.438      ;
; 1.171 ; TECLADO:u_teclado|Tecla[6] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.331     ; 1.026      ;
; 1.188 ; TECLADO:u_teclado|Tecla[7] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.331     ; 1.043      ;
; 1.203 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.089      ; 1.478      ;
; 1.203 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.089      ; 1.478      ;
; 1.240 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.089      ; 1.515      ;
; 1.246 ; TECLADO:u_teclado|Tecla[2] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.331     ; 1.101      ;
; 1.274 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 1.985      ;
; 1.274 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 1.985      ;
; 1.274 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 1.985      ;
; 1.274 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 1.985      ;
; 1.274 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 1.985      ;
; 1.274 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 1.985      ;
; 1.274 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 1.985      ;
; 1.274 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 1.985      ;
; 1.379 ; TECLADO:u_teclado|Tecla[5] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.331     ; 1.234      ;
; 1.405 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 2.116      ;
; 1.405 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 2.116      ;
; 1.405 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 2.116      ;
; 1.405 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 2.116      ;
; 1.405 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 2.116      ;
; 1.405 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 2.116      ;
; 1.405 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 2.116      ;
; 1.405 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.525      ; 2.116      ;
; 1.635 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.088      ; 1.909      ;
; 1.635 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.088      ; 1.909      ;
; 1.635 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.088      ; 1.909      ;
; 1.635 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.088      ; 1.909      ;
; 1.635 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.088      ; 1.909      ;
; 1.635 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.088      ; 1.909      ;
; 1.635 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.088      ; 1.909      ;
; 1.635 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.088      ; 1.909      ;
; 1.767 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.088      ; 2.041      ;
; 1.767 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.088      ; 2.041      ;
; 1.767 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.088      ; 2.041      ;
; 1.767 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.088      ; 2.041      ;
; 1.767 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.088      ; 2.041      ;
; 1.767 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.088      ; 2.041      ;
; 1.767 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.088      ; 2.041      ;
; 1.767 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.088      ; 2.041      ;
; 1.870 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.088      ; 2.144      ;
; 1.870 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.088      ; 2.144      ;
; 1.870 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.088      ; 2.144      ;
; 1.870 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.088      ; 2.144      ;
; 1.870 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.088      ; 2.144      ;
; 1.870 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.088      ; 2.144      ;
; 1.870 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.088      ; 2.144      ;
; 1.870 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.088      ; 2.144      ;
+-------+----------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+


------------------------------------------------
; Slow 1200mV 100C Model Metastability Summary ;
------------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Fmax Summary                                                                                                  ;
+------------+-----------------+------------------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                           ; Note                                           ;
+------------+-----------------+------------------------------------------------------+------------------------------------------------+
; 10.71 MHz  ; 10.71 MHz       ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ;                                                ;
; 494.07 MHz ; 400.0 MHz       ; sync:u_SYNC|sync[1]                                  ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+------------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup Summary                                           ;
+------------------------------------------------------+---------+---------------+
; Clock                                                ; Slack   ; End Point TNS ;
+------------------------------------------------------+---------+---------------+
; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; -77.946 ; -8616.283     ;
; sync:u_SYNC|sync[1]                                  ; -1.024  ; -17.318       ;
+------------------------------------------------------+---------+---------------+


+------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold Summary                                          ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.310 ; 0.000         ;
; sync:u_SYNC|sync[1]                                  ; 0.344 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


-------------------------------------------
; Slow 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+-------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width Summary                            ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; sync:u_SYNC|sync[1]                                  ; -1.500 ; -31.500       ;
; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 7.309  ; 0.000         ;
; clock                                                ; 9.910  ; 0.000         ;
+------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'u_pllvga|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                       ;
+---------+-----------------------+-----------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node             ; To Node                           ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------+-----------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; -77.946 ; AUDIO:u_audio|freq[0] ; AUDIO:u_audio|freq_IN[0]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; 0.317      ; 93.647     ;
; -77.863 ; AUDIO:u_audio|freq[1] ; AUDIO:u_audio|freq_IN[0]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; 0.317      ; 93.564     ;
; -77.693 ; AUDIO:u_audio|freq[4] ; AUDIO:u_audio|freq_IN[0]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; 0.318      ; 93.395     ;
; -77.532 ; AUDIO:u_audio|freq[2] ; AUDIO:u_audio|freq_IN[0]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; 0.317      ; 93.233     ;
; -77.521 ; AUDIO:u_audio|freq[8] ; AUDIO:u_audio|freq_IN[0]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; 0.318      ; 93.223     ;
; -77.269 ; AUDIO:u_audio|freq[3] ; AUDIO:u_audio|freq_IN[0]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; 0.317      ; 92.970     ;
; -77.225 ; AUDIO:u_audio|freq[5] ; AUDIO:u_audio|freq_IN[0]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.068     ; 92.541     ;
; -74.707 ; AUDIO:u_audio|freq[0] ; AUDIO:u_audio|freq_IN[1]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.081     ; 90.010     ;
; -74.624 ; AUDIO:u_audio|freq[1] ; AUDIO:u_audio|freq_IN[1]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.081     ; 89.927     ;
; -74.454 ; AUDIO:u_audio|freq[4] ; AUDIO:u_audio|freq_IN[1]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.080     ; 89.758     ;
; -74.293 ; AUDIO:u_audio|freq[2] ; AUDIO:u_audio|freq_IN[1]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.081     ; 89.596     ;
; -74.282 ; AUDIO:u_audio|freq[8] ; AUDIO:u_audio|freq_IN[1]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.080     ; 89.586     ;
; -74.030 ; AUDIO:u_audio|freq[3] ; AUDIO:u_audio|freq_IN[1]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.081     ; 89.333     ;
; -73.986 ; AUDIO:u_audio|freq[5] ; AUDIO:u_audio|freq_IN[1]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.466     ; 88.904     ;
; -72.181 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[2][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.078     ; 87.487     ;
; -72.179 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[2][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.078     ; 87.485     ;
; -72.176 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[4][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.078     ; 87.482     ;
; -72.175 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[4][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.078     ; 87.481     ;
; -72.170 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[0][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.078     ; 87.476     ;
; -72.169 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[0][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.078     ; 87.475     ;
; -72.165 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[2][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.078     ; 87.471     ;
; -72.163 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[2][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.078     ; 87.469     ;
; -72.160 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[4][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.078     ; 87.466     ;
; -72.159 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[4][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.078     ; 87.465     ;
; -72.154 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[1][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.073     ; 87.465     ;
; -72.154 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[0][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.078     ; 87.460     ;
; -72.153 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[0][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.078     ; 87.459     ;
; -72.152 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[1][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.073     ; 87.463     ;
; -72.142 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[2][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.078     ; 87.448     ;
; -72.141 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[1][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.078     ; 87.447     ;
; -72.140 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[2][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.078     ; 87.446     ;
; -72.139 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[1][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.075     ; 87.448     ;
; -72.139 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[1][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.073     ; 87.450     ;
; -72.139 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[1][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.075     ; 87.448     ;
; -72.138 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[1][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.078     ; 87.444     ;
; -72.138 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[4][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.073     ; 87.449     ;
; -72.138 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[1][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.073     ; 87.449     ;
; -72.137 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[4][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.078     ; 87.443     ;
; -72.136 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[4][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.078     ; 87.442     ;
; -72.136 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[1][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.073     ; 87.447     ;
; -72.133 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[4][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.079     ; 87.438     ;
; -72.131 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[0][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.078     ; 87.437     ;
; -72.130 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[0][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.078     ; 87.436     ;
; -72.125 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[1][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.078     ; 87.431     ;
; -72.123 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[1][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.075     ; 87.432     ;
; -72.123 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[1][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.073     ; 87.434     ;
; -72.123 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[1][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.075     ; 87.432     ;
; -72.122 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[2][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.079     ; 87.427     ;
; -72.122 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[2][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.075     ; 87.431     ;
; -72.122 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[1][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.078     ; 87.428     ;
; -72.122 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[4][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.073     ; 87.433     ;
; -72.119 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[2][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.075     ; 87.428     ;
; -72.117 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[4][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.079     ; 87.422     ;
; -72.115 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[1][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.073     ; 87.426     ;
; -72.114 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[1][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.079     ; 87.419     ;
; -72.113 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[1][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.073     ; 87.424     ;
; -72.109 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[0][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.079     ; 87.414     ;
; -72.107 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[0][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.079     ; 87.412     ;
; -72.106 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[2][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.079     ; 87.411     ;
; -72.106 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[2][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.075     ; 87.415     ;
; -72.103 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[2][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.075     ; 87.412     ;
; -72.102 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[1][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.078     ; 87.408     ;
; -72.102 ; BALL:u_BALL|bx_reg[8] ; BLOCKS:u_blocks|parede_reg[2][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.078     ; 87.408     ;
; -72.102 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[1][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.078     ; 87.408     ;
; -72.100 ; BALL:u_BALL|bx_reg[8] ; BLOCKS:u_blocks|parede_reg[2][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.078     ; 87.406     ;
; -72.100 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[1][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.075     ; 87.409     ;
; -72.100 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[1][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.073     ; 87.411     ;
; -72.100 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[1][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.075     ; 87.409     ;
; -72.099 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[1][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.078     ; 87.405     ;
; -72.099 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[4][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.073     ; 87.410     ;
; -72.098 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[1][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.079     ; 87.403     ;
; -72.097 ; BALL:u_BALL|bx_reg[8] ; BLOCKS:u_blocks|parede_reg[4][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.078     ; 87.403     ;
; -72.096 ; BALL:u_BALL|bx_reg[8] ; BLOCKS:u_blocks|parede_reg[4][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.078     ; 87.402     ;
; -72.094 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[4][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.079     ; 87.399     ;
; -72.093 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[0][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.079     ; 87.398     ;
; -72.092 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[4][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.074     ; 87.402     ;
; -72.091 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[0][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.074     ; 87.401     ;
; -72.091 ; BALL:u_BALL|bx_reg[8] ; BLOCKS:u_blocks|parede_reg[0][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.078     ; 87.397     ;
; -72.091 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[0][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.079     ; 87.396     ;
; -72.090 ; BALL:u_BALL|bx_reg[8] ; BLOCKS:u_blocks|parede_reg[0][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.078     ; 87.396     ;
; -72.086 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[1][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.078     ; 87.392     ;
; -72.083 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[2][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.079     ; 87.388     ;
; -72.083 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[2][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.075     ; 87.392     ;
; -72.080 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[2][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.075     ; 87.389     ;
; -72.076 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[4][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.074     ; 87.386     ;
; -72.075 ; BALL:u_BALL|bx_reg[8] ; BLOCKS:u_blocks|parede_reg[1][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.073     ; 87.386     ;
; -72.075 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[1][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.079     ; 87.380     ;
; -72.075 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[0][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.074     ; 87.385     ;
; -72.073 ; BALL:u_BALL|bx_reg[8] ; BLOCKS:u_blocks|parede_reg[1][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.073     ; 87.384     ;
; -72.070 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[0][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.079     ; 87.375     ;
; -72.068 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[0][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.079     ; 87.373     ;
; -72.063 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[1][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.078     ; 87.369     ;
; -72.062 ; BALL:u_BALL|bx_reg[8] ; BLOCKS:u_blocks|parede_reg[1][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.078     ; 87.368     ;
; -72.060 ; BALL:u_BALL|bx_reg[8] ; BLOCKS:u_blocks|parede_reg[1][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.075     ; 87.369     ;
; -72.060 ; BALL:u_BALL|bx_reg[8] ; BLOCKS:u_blocks|parede_reg[1][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.073     ; 87.371     ;
; -72.060 ; BALL:u_BALL|bx_reg[8] ; BLOCKS:u_blocks|parede_reg[1][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.075     ; 87.369     ;
; -72.059 ; BALL:u_BALL|bx_reg[8] ; BLOCKS:u_blocks|parede_reg[1][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.078     ; 87.365     ;
; -72.059 ; BALL:u_BALL|bx_reg[8] ; BLOCKS:u_blocks|parede_reg[4][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.073     ; 87.370     ;
; -72.058 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[2][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.078     ; 87.364     ;
; -72.056 ; BALL:u_BALL|bx_reg[6] ; BLOCKS:u_blocks|parede_reg[2][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.078     ; 87.362     ;
+---------+-----------------------+-----------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'sync:u_SYNC|sync[1]'                                                                                                       ;
+--------+----------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                        ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; -1.024 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.948      ;
; -1.016 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.940      ;
; -0.975 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.899      ;
; -0.975 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.899      ;
; -0.975 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.899      ;
; -0.975 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.899      ;
; -0.975 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.899      ;
; -0.975 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.899      ;
; -0.975 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.899      ;
; -0.975 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.899      ;
; -0.970 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.894      ;
; -0.916 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.840      ;
; -0.908 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.832      ;
; -0.867 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.791      ;
; -0.867 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.791      ;
; -0.867 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.791      ;
; -0.867 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.791      ;
; -0.867 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.791      ;
; -0.867 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.791      ;
; -0.867 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.791      ;
; -0.867 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.791      ;
; -0.862 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.786      ;
; -0.846 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.770      ;
; -0.829 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.753      ;
; -0.792 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.716      ;
; -0.784 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.708      ;
; -0.743 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.667      ;
; -0.743 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.667      ;
; -0.743 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.667      ;
; -0.743 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.667      ;
; -0.743 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.667      ;
; -0.743 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.667      ;
; -0.743 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.667      ;
; -0.743 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.667      ;
; -0.738 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.662      ;
; -0.671 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.595      ;
; -0.652 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.924      ;
; -0.652 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.924      ;
; -0.652 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.924      ;
; -0.652 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.924      ;
; -0.652 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.924      ;
; -0.652 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.924      ;
; -0.652 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.924      ;
; -0.652 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.924      ;
; -0.620 ; TECLADO:u_teclado|Tecla[5] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.438     ; 1.182      ;
; -0.614 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.538      ;
; -0.574 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.498      ;
; -0.529 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.453      ;
; -0.517 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.789      ;
; -0.517 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.789      ;
; -0.517 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.789      ;
; -0.517 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.789      ;
; -0.517 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.789      ;
; -0.517 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.789      ;
; -0.517 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.789      ;
; -0.517 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.789      ;
; -0.496 ; TECLADO:u_teclado|Tecla[2] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.438     ; 1.058      ;
; -0.446 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|tec_reg      ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.075     ; 1.371      ;
; -0.431 ; TECLADO:u_teclado|Tecla[7] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.438     ; 0.993      ;
; -0.418 ; TECLADO:u_teclado|Tecla[6] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.438     ; 0.980      ;
; -0.403 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.327      ;
; -0.349 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.621      ;
; -0.349 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.621      ;
; -0.349 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.621      ;
; -0.349 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.621      ;
; -0.349 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.621      ;
; -0.349 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.621      ;
; -0.349 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.621      ;
; -0.349 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.621      ;
; -0.333 ; TECLADO:u_teclado|Tecla[6] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.090     ; 1.243      ;
; -0.289 ; TECLADO:u_teclado|Tecla[3] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.438     ; 0.851      ;
; -0.284 ; TECLADO:u_teclado|Tecla[0] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.438     ; 0.846      ;
; -0.269 ; TECLADO:u_teclado|Tecla[1] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.438     ; 0.831      ;
; -0.268 ; TECLADO:u_teclado|Tecla[4] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.438     ; 0.830      ;
; -0.214 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.486      ;
; -0.214 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.486      ;
; -0.214 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.486      ;
; -0.214 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.486      ;
; -0.214 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.486      ;
; -0.214 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.486      ;
; -0.214 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.486      ;
; -0.214 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.272      ; 1.486      ;
; -0.072 ; TECLADO:u_teclado|Tecla[4] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.090     ; 0.982      ;
; -0.065 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|tec_reg      ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.075     ; 0.990      ;
; -0.042 ; TECLADO:u_teclado|Tecla[1] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.090     ; 0.952      ;
; 0.090  ; TECLADO:u_teclado|Tecla[3] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.090     ; 0.820      ;
; 0.093  ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|tec_reg      ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.075     ; 0.832      ;
; 0.210  ; TECLADO:u_teclado|Tecla[2] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.090     ; 0.700      ;
; 0.210  ; TECLADO:u_teclado|Tecla[5] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.090     ; 0.700      ;
; 0.211  ; TECLADO:u_teclado|Tecla[7] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.090     ; 0.699      ;
+--------+----------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'u_pllvga|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                  ;
+-------+-----------------------------------+-----------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 0.310 ; BLOCKS:u_blocks|game_reg          ; BLOCKS:u_blocks|game_reg          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 0.574      ;
; 0.311 ; BLOCKS:u_blocks|score1_reg[1]     ; BLOCKS:u_blocks|score1_reg[1]     ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.095      ; 0.574      ;
; 0.325 ; BLOCKS:u_blocks|score1_reg[0]     ; BLOCKS:u_blocks|score1_reg[0]     ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.095      ; 0.588      ;
; 0.326 ; BLOCKS:u_blocks|hit_reg           ; BLOCKS:u_blocks|hit_reg           ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|score2_reg[1]     ; BLOCKS:u_blocks|score2_reg[1]     ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|score2_reg[3]     ; BLOCKS:u_blocks|score2_reg[3]     ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[2][8]  ; BLOCKS:u_blocks|parede_reg[2][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[2][0]  ; BLOCKS:u_blocks|parede_reg[2][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[2][4]  ; BLOCKS:u_blocks|parede_reg[2][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[2][12] ; BLOCKS:u_blocks|parede_reg[2][12] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[2][6]  ; BLOCKS:u_blocks|parede_reg[2][6]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[2][10] ; BLOCKS:u_blocks|parede_reg[2][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[2][2]  ; BLOCKS:u_blocks|parede_reg[2][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[2][14] ; BLOCKS:u_blocks|parede_reg[2][14] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[2][3]  ; BLOCKS:u_blocks|parede_reg[2][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[2][7]  ; BLOCKS:u_blocks|parede_reg[2][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[2][11] ; BLOCKS:u_blocks|parede_reg[2][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[2][15] ; BLOCKS:u_blocks|parede_reg[2][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[2][9]  ; BLOCKS:u_blocks|parede_reg[2][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[2][13] ; BLOCKS:u_blocks|parede_reg[2][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[2][5]  ; BLOCKS:u_blocks|parede_reg[2][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[2][1]  ; BLOCKS:u_blocks|parede_reg[2][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[0][8]  ; BLOCKS:u_blocks|parede_reg[0][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[0][0]  ; BLOCKS:u_blocks|parede_reg[0][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[0][4]  ; BLOCKS:u_blocks|parede_reg[0][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[0][12] ; BLOCKS:u_blocks|parede_reg[0][12] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[0][6]  ; BLOCKS:u_blocks|parede_reg[0][6]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[0][10] ; BLOCKS:u_blocks|parede_reg[0][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[0][2]  ; BLOCKS:u_blocks|parede_reg[0][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[0][14] ; BLOCKS:u_blocks|parede_reg[0][14] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[0][3]  ; BLOCKS:u_blocks|parede_reg[0][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[0][7]  ; BLOCKS:u_blocks|parede_reg[0][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[0][11] ; BLOCKS:u_blocks|parede_reg[0][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[0][15] ; BLOCKS:u_blocks|parede_reg[0][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[0][9]  ; BLOCKS:u_blocks|parede_reg[0][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[0][13] ; BLOCKS:u_blocks|parede_reg[0][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[0][5]  ; BLOCKS:u_blocks|parede_reg[0][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[0][1]  ; BLOCKS:u_blocks|parede_reg[0][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[1][8]  ; BLOCKS:u_blocks|parede_reg[1][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[1][0]  ; BLOCKS:u_blocks|parede_reg[1][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[1][4]  ; BLOCKS:u_blocks|parede_reg[1][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[1][12] ; BLOCKS:u_blocks|parede_reg[1][12] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[1][6]  ; BLOCKS:u_blocks|parede_reg[1][6]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[1][10] ; BLOCKS:u_blocks|parede_reg[1][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[1][2]  ; BLOCKS:u_blocks|parede_reg[1][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[1][14] ; BLOCKS:u_blocks|parede_reg[1][14] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[1][3]  ; BLOCKS:u_blocks|parede_reg[1][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[1][7]  ; BLOCKS:u_blocks|parede_reg[1][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[1][11] ; BLOCKS:u_blocks|parede_reg[1][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[1][15] ; BLOCKS:u_blocks|parede_reg[1][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[1][9]  ; BLOCKS:u_blocks|parede_reg[1][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[1][13] ; BLOCKS:u_blocks|parede_reg[1][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[1][5]  ; BLOCKS:u_blocks|parede_reg[1][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[1][1]  ; BLOCKS:u_blocks|parede_reg[1][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[3][8]  ; BLOCKS:u_blocks|parede_reg[3][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[3][0]  ; BLOCKS:u_blocks|parede_reg[3][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[3][4]  ; BLOCKS:u_blocks|parede_reg[3][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[3][12] ; BLOCKS:u_blocks|parede_reg[3][12] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[3][6]  ; BLOCKS:u_blocks|parede_reg[3][6]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[3][10] ; BLOCKS:u_blocks|parede_reg[3][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[3][2]  ; BLOCKS:u_blocks|parede_reg[3][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[3][14] ; BLOCKS:u_blocks|parede_reg[3][14] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[3][3]  ; BLOCKS:u_blocks|parede_reg[3][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[3][7]  ; BLOCKS:u_blocks|parede_reg[3][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[3][11] ; BLOCKS:u_blocks|parede_reg[3][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[3][15] ; BLOCKS:u_blocks|parede_reg[3][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[3][9]  ; BLOCKS:u_blocks|parede_reg[3][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[3][13] ; BLOCKS:u_blocks|parede_reg[3][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[3][5]  ; BLOCKS:u_blocks|parede_reg[3][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[3][1]  ; BLOCKS:u_blocks|parede_reg[3][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[5][5]  ; BLOCKS:u_blocks|parede_reg[5][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[5][1]  ; BLOCKS:u_blocks|parede_reg[5][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[5][9]  ; BLOCKS:u_blocks|parede_reg[5][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[5][13] ; BLOCKS:u_blocks|parede_reg[5][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[5][8]  ; BLOCKS:u_blocks|parede_reg[5][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[5][0]  ; BLOCKS:u_blocks|parede_reg[5][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[5][12] ; BLOCKS:u_blocks|parede_reg[5][12] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[5][4]  ; BLOCKS:u_blocks|parede_reg[5][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[5][2]  ; BLOCKS:u_blocks|parede_reg[5][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[5][10] ; BLOCKS:u_blocks|parede_reg[5][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[5][6]  ; BLOCKS:u_blocks|parede_reg[5][6]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[5][14] ; BLOCKS:u_blocks|parede_reg[5][14] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[5][7]  ; BLOCKS:u_blocks|parede_reg[5][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[5][3]  ; BLOCKS:u_blocks|parede_reg[5][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[5][11] ; BLOCKS:u_blocks|parede_reg[5][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[5][15] ; BLOCKS:u_blocks|parede_reg[5][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[4][14] ; BLOCKS:u_blocks|parede_reg[4][14] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[4][12] ; BLOCKS:u_blocks|parede_reg[4][12] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[4][13] ; BLOCKS:u_blocks|parede_reg[4][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[4][15] ; BLOCKS:u_blocks|parede_reg[4][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[4][6]  ; BLOCKS:u_blocks|parede_reg[4][6]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[4][4]  ; BLOCKS:u_blocks|parede_reg[4][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[4][7]  ; BLOCKS:u_blocks|parede_reg[4][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[4][5]  ; BLOCKS:u_blocks|parede_reg[4][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[4][0]  ; BLOCKS:u_blocks|parede_reg[4][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[4][1]  ; BLOCKS:u_blocks|parede_reg[4][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[4][2]  ; BLOCKS:u_blocks|parede_reg[4][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[4][3]  ; BLOCKS:u_blocks|parede_reg[4][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[4][8]  ; BLOCKS:u_blocks|parede_reg[4][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[4][9]  ; BLOCKS:u_blocks|parede_reg[4][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
+-------+-----------------------------------+-----------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'sync:u_SYNC|sync[1]'                                                                                                       ;
+-------+----------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                        ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; 0.344 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 0.588      ;
; 0.382 ; TECLADO:u_teclado|Tecla[7] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 0.640      ;
; 0.383 ; TECLADO:u_teclado|Tecla[5] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 0.641      ;
; 0.384 ; TECLADO:u_teclado|Tecla[2] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 0.642      ;
; 0.504 ; TECLADO:u_teclado|Tecla[3] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 0.762      ;
; 0.513 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|tec_reg      ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 0.757      ;
; 0.643 ; TECLADO:u_teclado|Tecla[1] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 0.901      ;
; 0.688 ; TECLADO:u_teclado|Tecla[4] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 0.946      ;
; 0.691 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|tec_reg      ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 0.935      ;
; 0.750 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 0.994      ;
; 0.750 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 0.994      ;
; 0.750 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 0.994      ;
; 0.810 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.054      ;
; 0.855 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.461      ;
; 0.855 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.461      ;
; 0.855 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.461      ;
; 0.855 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.461      ;
; 0.855 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.461      ;
; 0.855 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.461      ;
; 0.855 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.461      ;
; 0.855 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.461      ;
; 0.869 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.113      ;
; 0.869 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.113      ;
; 0.869 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.113      ;
; 0.875 ; TECLADO:u_teclado|Tecla[4] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.273     ; 0.770      ;
; 0.876 ; TECLADO:u_teclado|Tecla[1] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.273     ; 0.771      ;
; 0.884 ; TECLADO:u_teclado|Tecla[0] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.273     ; 0.779      ;
; 0.893 ; TECLADO:u_teclado|Tecla[3] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.273     ; 0.788      ;
; 0.915 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.159      ;
; 0.924 ; TECLADO:u_teclado|Tecla[6] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 1.182      ;
; 0.947 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.191      ;
; 0.966 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.210      ;
; 0.994 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.238      ;
; 0.998 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|tec_reg      ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.242      ;
; 1.000 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.606      ;
; 1.000 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.606      ;
; 1.000 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.606      ;
; 1.000 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.606      ;
; 1.000 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.606      ;
; 1.000 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.606      ;
; 1.000 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.606      ;
; 1.000 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.606      ;
; 1.017 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.261      ;
; 1.032 ; TECLADO:u_teclado|Tecla[6] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.273     ; 0.927      ;
; 1.046 ; TECLADO:u_teclado|Tecla[7] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.273     ; 0.941      ;
; 1.047 ; TECLADO:u_teclado|Tecla[2] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.273     ; 0.942      ;
; 1.052 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.296      ;
; 1.052 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.296      ;
; 1.062 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.306      ;
; 1.166 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.772      ;
; 1.166 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.772      ;
; 1.166 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.772      ;
; 1.166 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.772      ;
; 1.166 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.772      ;
; 1.166 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.772      ;
; 1.166 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.772      ;
; 1.166 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.772      ;
; 1.189 ; TECLADO:u_teclado|Tecla[5] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.273     ; 1.084      ;
; 1.286 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.892      ;
; 1.286 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.892      ;
; 1.286 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.892      ;
; 1.286 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.892      ;
; 1.286 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.892      ;
; 1.286 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.892      ;
; 1.286 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.892      ;
; 1.286 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.438      ; 1.892      ;
; 1.447 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.075      ; 1.690      ;
; 1.447 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.075      ; 1.690      ;
; 1.447 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.075      ; 1.690      ;
; 1.447 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.075      ; 1.690      ;
; 1.447 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.075      ; 1.690      ;
; 1.447 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.075      ; 1.690      ;
; 1.447 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.075      ; 1.690      ;
; 1.447 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.075      ; 1.690      ;
; 1.593 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.075      ; 1.836      ;
; 1.593 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.075      ; 1.836      ;
; 1.593 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.075      ; 1.836      ;
; 1.593 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.075      ; 1.836      ;
; 1.593 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.075      ; 1.836      ;
; 1.593 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.075      ; 1.836      ;
; 1.593 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.075      ; 1.836      ;
; 1.593 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.075      ; 1.836      ;
; 1.669 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.075      ; 1.912      ;
; 1.669 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.075      ; 1.912      ;
; 1.669 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.075      ; 1.912      ;
; 1.669 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.075      ; 1.912      ;
; 1.669 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.075      ; 1.912      ;
; 1.669 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.075      ; 1.912      ;
; 1.669 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.075      ; 1.912      ;
; 1.669 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.075      ; 1.912      ;
+-------+----------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+


------------------------------------------------
; Slow 1200mV -40C Model Metastability Summary ;
------------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup Summary                                           ;
+------------------------------------------------------+---------+---------------+
; Clock                                                ; Slack   ; End Point TNS ;
+------------------------------------------------------+---------+---------------+
; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; -35.511 ; -3627.266     ;
; sync:u_SYNC|sync[1]                                  ; -0.099  ; -0.845        ;
+------------------------------------------------------+---------+---------------+


+------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold Summary                                          ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.159 ; 0.000         ;
; sync:u_SYNC|sync[1]                                  ; 0.173 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


-------------------------------------------
; Fast 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Fast 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+-------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width Summary                            ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; sync:u_SYNC|sync[1]                                  ; -1.000 ; -21.000       ;
; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 7.433  ; 0.000         ;
; clock                                                ; 9.627  ; 0.000         ;
+------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'u_pllvga|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                       ;
+---------+-----------------------+-----------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node             ; To Node                           ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------+-----------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; -35.511 ; AUDIO:u_audio|freq[0] ; AUDIO:u_audio|freq_IN[0]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; 0.150      ; 51.033     ;
; -35.476 ; AUDIO:u_audio|freq[1] ; AUDIO:u_audio|freq_IN[0]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; 0.150      ; 50.998     ;
; -35.305 ; AUDIO:u_audio|freq[4] ; AUDIO:u_audio|freq_IN[0]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; 0.151      ; 50.828     ;
; -35.216 ; AUDIO:u_audio|freq[2] ; AUDIO:u_audio|freq_IN[0]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; 0.150      ; 50.738     ;
; -35.196 ; AUDIO:u_audio|freq[8] ; AUDIO:u_audio|freq_IN[0]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; 0.151      ; 50.719     ;
; -35.131 ; AUDIO:u_audio|freq[3] ; AUDIO:u_audio|freq_IN[0]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; 0.150      ; 50.653     ;
; -35.076 ; AUDIO:u_audio|freq[5] ; AUDIO:u_audio|freq_IN[0]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.045     ; 50.403     ;
; -33.723 ; AUDIO:u_audio|freq[0] ; AUDIO:u_audio|freq_IN[1]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.048     ; 49.047     ;
; -33.688 ; AUDIO:u_audio|freq[1] ; AUDIO:u_audio|freq_IN[1]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.048     ; 49.012     ;
; -33.517 ; AUDIO:u_audio|freq[4] ; AUDIO:u_audio|freq_IN[1]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.047     ; 48.842     ;
; -33.428 ; AUDIO:u_audio|freq[2] ; AUDIO:u_audio|freq_IN[1]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.048     ; 48.752     ;
; -33.408 ; AUDIO:u_audio|freq[8] ; AUDIO:u_audio|freq_IN[1]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.047     ; 48.733     ;
; -33.343 ; AUDIO:u_audio|freq[3] ; AUDIO:u_audio|freq_IN[1]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.048     ; 48.667     ;
; -33.288 ; AUDIO:u_audio|freq[5] ; AUDIO:u_audio|freq_IN[1]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.243     ; 48.417     ;
; -31.665 ; AUDIO:u_audio|freq[0] ; AUDIO:u_audio|freq_IN[2]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.048     ; 46.989     ;
; -31.630 ; AUDIO:u_audio|freq[1] ; AUDIO:u_audio|freq_IN[2]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.048     ; 46.954     ;
; -31.459 ; AUDIO:u_audio|freq[4] ; AUDIO:u_audio|freq_IN[2]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.047     ; 46.784     ;
; -31.370 ; AUDIO:u_audio|freq[2] ; AUDIO:u_audio|freq_IN[2]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.048     ; 46.694     ;
; -31.350 ; AUDIO:u_audio|freq[8] ; AUDIO:u_audio|freq_IN[2]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.047     ; 46.675     ;
; -31.285 ; AUDIO:u_audio|freq[3] ; AUDIO:u_audio|freq_IN[2]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.048     ; 46.609     ;
; -31.230 ; AUDIO:u_audio|freq[5] ; AUDIO:u_audio|freq_IN[2]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.243     ; 46.359     ;
; -31.119 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[2][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.045     ; 46.446     ;
; -31.117 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[2][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.045     ; 46.444     ;
; -31.113 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[2][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.045     ; 46.440     ;
; -31.111 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[2][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.045     ; 46.438     ;
; -31.103 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[0][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.045     ; 46.430     ;
; -31.102 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[0][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.045     ; 46.429     ;
; -31.102 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[4][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.045     ; 46.429     ;
; -31.102 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[4][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.045     ; 46.429     ;
; -31.097 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[0][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.045     ; 46.424     ;
; -31.096 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[0][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.045     ; 46.423     ;
; -31.096 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[4][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.045     ; 46.423     ;
; -31.096 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[4][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.045     ; 46.423     ;
; -31.094 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[1][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.045     ; 46.421     ;
; -31.090 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[1][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.045     ; 46.417     ;
; -31.088 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[1][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.045     ; 46.415     ;
; -31.084 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[1][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.045     ; 46.411     ;
; -31.076 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[1][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.040     ; 46.408     ;
; -31.075 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[1][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.040     ; 46.407     ;
; -31.073 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[4][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.045     ; 46.400     ;
; -31.072 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[2][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.045     ; 46.399     ;
; -31.070 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[4][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.040     ; 46.402     ;
; -31.070 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[1][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.040     ; 46.402     ;
; -31.069 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[1][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.040     ; 46.401     ;
; -31.069 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[1][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.040     ; 46.401     ;
; -31.067 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[4][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.045     ; 46.394     ;
; -31.066 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[2][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.045     ; 46.393     ;
; -31.064 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[1][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.045     ; 46.391     ;
; -31.064 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[4][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.040     ; 46.396     ;
; -31.063 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[1][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.040     ; 46.395     ;
; -31.062 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[1][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.042     ; 46.392     ;
; -31.061 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[1][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.042     ; 46.391     ;
; -31.061 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[1][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.044     ; 46.389     ;
; -31.060 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[2][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.042     ; 46.390     ;
; -31.060 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[0][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.045     ; 46.387     ;
; -31.058 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[0][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.045     ; 46.385     ;
; -31.058 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[1][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.045     ; 46.385     ;
; -31.056 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[2][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.042     ; 46.386     ;
; -31.056 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[1][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.042     ; 46.386     ;
; -31.055 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[1][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.042     ; 46.385     ;
; -31.055 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[1][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.044     ; 46.383     ;
; -31.054 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[2][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.042     ; 46.384     ;
; -31.054 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[0][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.045     ; 46.381     ;
; -31.052 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[0][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.045     ; 46.379     ;
; -31.050 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[2][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.042     ; 46.380     ;
; -31.041 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[0][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.042     ; 46.371     ;
; -31.038 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[4][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.042     ; 46.368     ;
; -31.035 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[0][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.042     ; 46.365     ;
; -31.032 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[4][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.042     ; 46.362     ;
; -31.005 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[2][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.045     ; 46.332     ;
; -31.003 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[2][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.045     ; 46.330     ;
; -30.993 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[5][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.045     ; 46.320     ;
; -30.989 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[0][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.045     ; 46.316     ;
; -30.988 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[5][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.045     ; 46.315     ;
; -30.988 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[0][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.045     ; 46.315     ;
; -30.988 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[4][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.045     ; 46.315     ;
; -30.988 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[4][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.045     ; 46.315     ;
; -30.987 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[5][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.045     ; 46.314     ;
; -30.983 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[2][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.044     ; 46.311     ;
; -30.983 ; BALL:u_BALL|bx_reg[7] ; BLOCKS:u_blocks|parede_reg[2][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.045     ; 46.310     ;
; -30.982 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[5][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.045     ; 46.309     ;
; -30.981 ; BALL:u_BALL|bx_reg[7] ; BLOCKS:u_blocks|parede_reg[2][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.045     ; 46.308     ;
; -30.980 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[1][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.045     ; 46.307     ;
; -30.977 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[4][14] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.040     ; 46.309     ;
; -30.977 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[2][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.044     ; 46.305     ;
; -30.976 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[1][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.045     ; 46.303     ;
; -30.975 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[3][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.045     ; 46.302     ;
; -30.975 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[3][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.045     ; 46.302     ;
; -30.974 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[4][12] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.040     ; 46.306     ;
; -30.971 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|score2_reg[0]     ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.040     ; 46.303     ;
; -30.971 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|score2_reg[2]     ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.040     ; 46.303     ;
; -30.971 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[4][14] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.040     ; 46.303     ;
; -30.969 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[3][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.045     ; 46.296     ;
; -30.969 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[3][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.045     ; 46.296     ;
; -30.968 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[4][12] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.040     ; 46.300     ;
; -30.967 ; BALL:u_BALL|bx_reg[7] ; BLOCKS:u_blocks|parede_reg[0][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.045     ; 46.294     ;
; -30.966 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[4][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.042     ; 46.296     ;
; -30.966 ; BALL:u_BALL|bx_reg[7] ; BLOCKS:u_blocks|parede_reg[0][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.045     ; 46.293     ;
; -30.966 ; BALL:u_BALL|bx_reg[7] ; BLOCKS:u_blocks|parede_reg[4][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.045     ; 46.293     ;
; -30.966 ; BALL:u_BALL|bx_reg[7] ; BLOCKS:u_blocks|parede_reg[4][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.045     ; 46.293     ;
+---------+-----------------------+-----------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'sync:u_SYNC|sync[1]'                                                                                                       ;
+--------+----------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                        ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; -0.099 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.045     ; 1.042      ;
; -0.089 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.045     ; 1.032      ;
; -0.080 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.045     ; 1.023      ;
; -0.071 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.046     ; 1.013      ;
; -0.071 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.046     ; 1.013      ;
; -0.071 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.046     ; 1.013      ;
; -0.071 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.046     ; 1.013      ;
; -0.071 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.046     ; 1.013      ;
; -0.071 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.046     ; 1.013      ;
; -0.071 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.046     ; 1.013      ;
; -0.071 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.046     ; 1.013      ;
; -0.038 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.045     ; 0.981      ;
; -0.028 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.045     ; 0.971      ;
; -0.019 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.045     ; 0.962      ;
; -0.010 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.046     ; 0.952      ;
; -0.010 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.046     ; 0.952      ;
; -0.010 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.046     ; 0.952      ;
; -0.010 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.046     ; 0.952      ;
; -0.010 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.046     ; 0.952      ;
; -0.010 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.046     ; 0.952      ;
; -0.010 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.046     ; 0.952      ;
; -0.010 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.046     ; 0.952      ;
; -0.009 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.045     ; 0.952      ;
; 0.009  ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.045     ; 0.934      ;
; 0.040  ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.045     ; 0.903      ;
; 0.050  ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.045     ; 0.893      ;
; 0.059  ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.045     ; 0.884      ;
; 0.068  ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.046     ; 0.874      ;
; 0.068  ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.046     ; 0.874      ;
; 0.068  ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.046     ; 0.874      ;
; 0.068  ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.046     ; 0.874      ;
; 0.068  ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.046     ; 0.874      ;
; 0.068  ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.046     ; 0.874      ;
; 0.068  ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.046     ; 0.874      ;
; 0.068  ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.046     ; 0.874      ;
; 0.103  ; TECLADO:u_teclado|Tecla[5] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.260     ; 0.625      ;
; 0.130  ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.045     ; 0.813      ;
; 0.141  ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 1.008      ;
; 0.141  ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 1.008      ;
; 0.141  ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 1.008      ;
; 0.141  ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 1.008      ;
; 0.141  ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 1.008      ;
; 0.141  ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 1.008      ;
; 0.141  ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 1.008      ;
; 0.141  ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 1.008      ;
; 0.148  ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.045     ; 0.795      ;
; 0.163  ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.045     ; 0.780      ;
; 0.169  ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.045     ; 0.774      ;
; 0.177  ; TECLADO:u_teclado|Tecla[2] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.260     ; 0.551      ;
; 0.196  ; TECLADO:u_teclado|Tecla[7] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.260     ; 0.532      ;
; 0.202  ; TECLADO:u_teclado|Tecla[6] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.260     ; 0.526      ;
; 0.207  ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|tec_reg      ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.044     ; 0.737      ;
; 0.218  ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 0.931      ;
; 0.218  ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 0.931      ;
; 0.218  ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 0.931      ;
; 0.218  ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 0.931      ;
; 0.218  ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 0.931      ;
; 0.218  ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 0.931      ;
; 0.218  ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 0.931      ;
; 0.218  ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 0.931      ;
; 0.244  ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.045     ; 0.699      ;
; 0.271  ; TECLADO:u_teclado|Tecla[3] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.260     ; 0.457      ;
; 0.279  ; TECLADO:u_teclado|Tecla[0] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.260     ; 0.449      ;
; 0.284  ; TECLADO:u_teclado|Tecla[1] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.260     ; 0.444      ;
; 0.285  ; TECLADO:u_teclado|Tecla[4] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.260     ; 0.443      ;
; 0.289  ; TECLADO:u_teclado|Tecla[6] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.053     ; 0.646      ;
; 0.304  ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 0.845      ;
; 0.304  ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 0.845      ;
; 0.304  ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 0.845      ;
; 0.304  ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 0.845      ;
; 0.304  ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 0.845      ;
; 0.304  ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 0.845      ;
; 0.304  ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 0.845      ;
; 0.304  ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 0.845      ;
; 0.391  ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 0.758      ;
; 0.391  ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 0.758      ;
; 0.391  ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 0.758      ;
; 0.391  ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 0.758      ;
; 0.391  ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 0.758      ;
; 0.391  ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 0.758      ;
; 0.391  ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 0.758      ;
; 0.391  ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.161      ; 0.758      ;
; 0.418  ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|tec_reg      ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.044     ; 0.526      ;
; 0.426  ; TECLADO:u_teclado|Tecla[1] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.053     ; 0.509      ;
; 0.431  ; TECLADO:u_teclado|Tecla[4] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.053     ; 0.504      ;
; 0.497  ; TECLADO:u_teclado|Tecla[3] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.053     ; 0.438      ;
; 0.513  ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|tec_reg      ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.044     ; 0.431      ;
; 0.564  ; TECLADO:u_teclado|Tecla[2] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.053     ; 0.371      ;
; 0.564  ; TECLADO:u_teclado|Tecla[5] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.053     ; 0.371      ;
; 0.566  ; TECLADO:u_teclado|Tecla[7] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.053     ; 0.369      ;
+--------+----------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'u_pllvga|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                  ;
+-------+-----------------------------------+-----------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 0.159 ; BLOCKS:u_blocks|score1_reg[1]     ; BLOCKS:u_blocks|score1_reg[1]     ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.296      ;
; 0.160 ; BLOCKS:u_blocks|game_reg          ; BLOCKS:u_blocks|game_reg          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.296      ;
; 0.163 ; BLOCKS:u_blocks|score1_reg[0]     ; BLOCKS:u_blocks|score1_reg[0]     ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.300      ;
; 0.167 ; BLOCKS:u_blocks|hit_reg           ; BLOCKS:u_blocks|hit_reg           ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|score2_reg[1]     ; BLOCKS:u_blocks|score2_reg[1]     ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|score2_reg[3]     ; BLOCKS:u_blocks|score2_reg[3]     ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[2][4]  ; BLOCKS:u_blocks|parede_reg[2][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[2][12] ; BLOCKS:u_blocks|parede_reg[2][12] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[2][6]  ; BLOCKS:u_blocks|parede_reg[2][6]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[2][2]  ; BLOCKS:u_blocks|parede_reg[2][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[2][14] ; BLOCKS:u_blocks|parede_reg[2][14] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[2][3]  ; BLOCKS:u_blocks|parede_reg[2][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[2][7]  ; BLOCKS:u_blocks|parede_reg[2][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[2][15] ; BLOCKS:u_blocks|parede_reg[2][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[2][1]  ; BLOCKS:u_blocks|parede_reg[2][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[0][4]  ; BLOCKS:u_blocks|parede_reg[0][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[0][12] ; BLOCKS:u_blocks|parede_reg[0][12] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[0][6]  ; BLOCKS:u_blocks|parede_reg[0][6]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[0][2]  ; BLOCKS:u_blocks|parede_reg[0][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[0][14] ; BLOCKS:u_blocks|parede_reg[0][14] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[0][3]  ; BLOCKS:u_blocks|parede_reg[0][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[0][7]  ; BLOCKS:u_blocks|parede_reg[0][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[0][15] ; BLOCKS:u_blocks|parede_reg[0][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[0][1]  ; BLOCKS:u_blocks|parede_reg[0][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[1][4]  ; BLOCKS:u_blocks|parede_reg[1][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[1][12] ; BLOCKS:u_blocks|parede_reg[1][12] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[1][6]  ; BLOCKS:u_blocks|parede_reg[1][6]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[1][2]  ; BLOCKS:u_blocks|parede_reg[1][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[1][14] ; BLOCKS:u_blocks|parede_reg[1][14] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[1][3]  ; BLOCKS:u_blocks|parede_reg[1][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[1][7]  ; BLOCKS:u_blocks|parede_reg[1][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[1][15] ; BLOCKS:u_blocks|parede_reg[1][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[1][1]  ; BLOCKS:u_blocks|parede_reg[1][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[3][4]  ; BLOCKS:u_blocks|parede_reg[3][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[3][12] ; BLOCKS:u_blocks|parede_reg[3][12] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[3][6]  ; BLOCKS:u_blocks|parede_reg[3][6]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[3][2]  ; BLOCKS:u_blocks|parede_reg[3][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[3][14] ; BLOCKS:u_blocks|parede_reg[3][14] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[3][3]  ; BLOCKS:u_blocks|parede_reg[3][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[3][7]  ; BLOCKS:u_blocks|parede_reg[3][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[3][15] ; BLOCKS:u_blocks|parede_reg[3][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[3][1]  ; BLOCKS:u_blocks|parede_reg[3][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[5][1]  ; BLOCKS:u_blocks|parede_reg[5][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[5][9]  ; BLOCKS:u_blocks|parede_reg[5][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[5][12] ; BLOCKS:u_blocks|parede_reg[5][12] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[5][4]  ; BLOCKS:u_blocks|parede_reg[5][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[5][2]  ; BLOCKS:u_blocks|parede_reg[5][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[5][14] ; BLOCKS:u_blocks|parede_reg[5][14] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[5][7]  ; BLOCKS:u_blocks|parede_reg[5][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[4][14] ; BLOCKS:u_blocks|parede_reg[4][14] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[4][12] ; BLOCKS:u_blocks|parede_reg[4][12] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[4][15] ; BLOCKS:u_blocks|parede_reg[4][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[4][6]  ; BLOCKS:u_blocks|parede_reg[4][6]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[4][4]  ; BLOCKS:u_blocks|parede_reg[4][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[4][7]  ; BLOCKS:u_blocks|parede_reg[4][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[4][1]  ; BLOCKS:u_blocks|parede_reg[4][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[4][2]  ; BLOCKS:u_blocks|parede_reg[4][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[4][3]  ; BLOCKS:u_blocks|parede_reg[4][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|score1_reg[2]     ; BLOCKS:u_blocks|score1_reg[2]     ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[2][8]  ; BLOCKS:u_blocks|parede_reg[2][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[2][0]  ; BLOCKS:u_blocks|parede_reg[2][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[2][10] ; BLOCKS:u_blocks|parede_reg[2][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[2][11] ; BLOCKS:u_blocks|parede_reg[2][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[2][9]  ; BLOCKS:u_blocks|parede_reg[2][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[2][13] ; BLOCKS:u_blocks|parede_reg[2][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[2][5]  ; BLOCKS:u_blocks|parede_reg[2][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[0][8]  ; BLOCKS:u_blocks|parede_reg[0][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[0][0]  ; BLOCKS:u_blocks|parede_reg[0][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[0][10] ; BLOCKS:u_blocks|parede_reg[0][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[0][11] ; BLOCKS:u_blocks|parede_reg[0][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[0][9]  ; BLOCKS:u_blocks|parede_reg[0][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[0][13] ; BLOCKS:u_blocks|parede_reg[0][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[0][5]  ; BLOCKS:u_blocks|parede_reg[0][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[1][8]  ; BLOCKS:u_blocks|parede_reg[1][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[1][0]  ; BLOCKS:u_blocks|parede_reg[1][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[1][10] ; BLOCKS:u_blocks|parede_reg[1][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[1][11] ; BLOCKS:u_blocks|parede_reg[1][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[1][9]  ; BLOCKS:u_blocks|parede_reg[1][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[1][13] ; BLOCKS:u_blocks|parede_reg[1][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[1][5]  ; BLOCKS:u_blocks|parede_reg[1][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[3][8]  ; BLOCKS:u_blocks|parede_reg[3][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[3][0]  ; BLOCKS:u_blocks|parede_reg[3][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[3][10] ; BLOCKS:u_blocks|parede_reg[3][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[3][11] ; BLOCKS:u_blocks|parede_reg[3][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[3][9]  ; BLOCKS:u_blocks|parede_reg[3][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[3][13] ; BLOCKS:u_blocks|parede_reg[3][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[3][5]  ; BLOCKS:u_blocks|parede_reg[3][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[5][5]  ; BLOCKS:u_blocks|parede_reg[5][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[5][13] ; BLOCKS:u_blocks|parede_reg[5][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[5][8]  ; BLOCKS:u_blocks|parede_reg[5][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[5][0]  ; BLOCKS:u_blocks|parede_reg[5][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[5][10] ; BLOCKS:u_blocks|parede_reg[5][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[5][6]  ; BLOCKS:u_blocks|parede_reg[5][6]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[5][3]  ; BLOCKS:u_blocks|parede_reg[5][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[5][11] ; BLOCKS:u_blocks|parede_reg[5][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[5][15] ; BLOCKS:u_blocks|parede_reg[5][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[4][13] ; BLOCKS:u_blocks|parede_reg[4][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[4][5]  ; BLOCKS:u_blocks|parede_reg[4][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[4][0]  ; BLOCKS:u_blocks|parede_reg[4][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[4][8]  ; BLOCKS:u_blocks|parede_reg[4][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
+-------+-----------------------------------+-----------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'sync:u_SYNC|sync[1]'                                                                                                       ;
+-------+----------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                        ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; 0.173 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.045      ; 0.300      ;
; 0.177 ; TECLADO:u_teclado|Tecla[7] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.053      ; 0.312      ;
; 0.179 ; TECLADO:u_teclado|Tecla[2] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.053      ; 0.314      ;
; 0.179 ; TECLADO:u_teclado|Tecla[5] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.053      ; 0.314      ;
; 0.235 ; TECLADO:u_teclado|Tecla[3] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.053      ; 0.370      ;
; 0.244 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|tec_reg      ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.046      ; 0.372      ;
; 0.294 ; TECLADO:u_teclado|Tecla[1] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.053      ; 0.429      ;
; 0.314 ; TECLADO:u_teclado|Tecla[4] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.053      ; 0.449      ;
; 0.316 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|tec_reg      ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.046      ; 0.444      ;
; 0.386 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.045      ; 0.513      ;
; 0.386 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.045      ; 0.513      ;
; 0.386 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.045      ; 0.513      ;
; 0.402 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.259      ; 0.743      ;
; 0.402 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.259      ; 0.743      ;
; 0.402 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.259      ; 0.743      ;
; 0.402 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.259      ; 0.743      ;
; 0.402 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.259      ; 0.743      ;
; 0.402 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.259      ; 0.743      ;
; 0.402 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.259      ; 0.743      ;
; 0.402 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.259      ; 0.743      ;
; 0.405 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.045      ; 0.532      ;
; 0.433 ; TECLADO:u_teclado|Tecla[6] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.053      ; 0.568      ;
; 0.440 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.045      ; 0.567      ;
; 0.440 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.045      ; 0.567      ;
; 0.440 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.045      ; 0.567      ;
; 0.443 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.045      ; 0.570      ;
; 0.454 ; TECLADO:u_teclado|Tecla[4] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.162     ; 0.374      ;
; 0.455 ; TECLADO:u_teclado|Tecla[1] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.162     ; 0.375      ;
; 0.457 ; TECLADO:u_teclado|Tecla[0] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.162     ; 0.377      ;
; 0.457 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.045      ; 0.584      ;
; 0.461 ; TECLADO:u_teclado|Tecla[3] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.162     ; 0.381      ;
; 0.473 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.259      ; 0.814      ;
; 0.473 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.259      ; 0.814      ;
; 0.473 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.259      ; 0.814      ;
; 0.473 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.259      ; 0.814      ;
; 0.473 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.259      ; 0.814      ;
; 0.473 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.259      ; 0.814      ;
; 0.473 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.259      ; 0.814      ;
; 0.473 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.259      ; 0.814      ;
; 0.491 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.045      ; 0.618      ;
; 0.500 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|tec_reg      ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.046      ; 0.628      ;
; 0.510 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.045      ; 0.637      ;
; 0.510 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.045      ; 0.637      ;
; 0.517 ; TECLADO:u_teclado|Tecla[6] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.162     ; 0.437      ;
; 0.525 ; TECLADO:u_teclado|Tecla[7] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.162     ; 0.445      ;
; 0.528 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.045      ; 0.655      ;
; 0.528 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.045      ; 0.655      ;
; 0.530 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.045      ; 0.657      ;
; 0.547 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.259      ; 0.888      ;
; 0.547 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.259      ; 0.888      ;
; 0.547 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.259      ; 0.888      ;
; 0.547 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.259      ; 0.888      ;
; 0.547 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.259      ; 0.888      ;
; 0.547 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.259      ; 0.888      ;
; 0.547 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.259      ; 0.888      ;
; 0.547 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.259      ; 0.888      ;
; 0.550 ; TECLADO:u_teclado|Tecla[2] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.162     ; 0.470      ;
; 0.597 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.259      ; 0.938      ;
; 0.597 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.259      ; 0.938      ;
; 0.597 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.259      ; 0.938      ;
; 0.597 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.259      ; 0.938      ;
; 0.597 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.259      ; 0.938      ;
; 0.597 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.259      ; 0.938      ;
; 0.597 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.259      ; 0.938      ;
; 0.597 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.259      ; 0.938      ;
; 0.608 ; TECLADO:u_teclado|Tecla[5] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.162     ; 0.528      ;
; 0.718 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.044      ; 0.844      ;
; 0.718 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.044      ; 0.844      ;
; 0.718 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.044      ; 0.844      ;
; 0.718 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.044      ; 0.844      ;
; 0.718 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.044      ; 0.844      ;
; 0.718 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.044      ; 0.844      ;
; 0.718 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.044      ; 0.844      ;
; 0.718 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.044      ; 0.844      ;
; 0.778 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.044      ; 0.904      ;
; 0.778 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.044      ; 0.904      ;
; 0.778 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.044      ; 0.904      ;
; 0.778 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.044      ; 0.904      ;
; 0.778 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.044      ; 0.904      ;
; 0.778 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.044      ; 0.904      ;
; 0.778 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.044      ; 0.904      ;
; 0.778 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.044      ; 0.904      ;
; 0.822 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.044      ; 0.948      ;
; 0.822 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.044      ; 0.948      ;
; 0.822 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.044      ; 0.948      ;
; 0.822 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.044      ; 0.948      ;
; 0.822 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.044      ; 0.948      ;
; 0.822 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.044      ; 0.948      ;
; 0.822 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.044      ; 0.948      ;
; 0.822 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.044      ; 0.948      ;
+-------+----------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+


------------------------------------------------
; Fast 1200mV -40C Model Metastability Summary ;
------------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                   ;
+-------------------------------------------------------+------------+-------+----------+---------+---------------------+
; Clock                                                 ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack                                      ; -93.487    ; 0.159 ; N/A      ; N/A     ; -1.500              ;
;  clock                                                ; N/A        ; N/A   ; N/A      ; N/A     ; 9.627               ;
;  sync:u_SYNC|sync[1]                                  ; -1.323     ; 0.173 ; N/A      ; N/A     ; -1.500              ;
;  u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; -93.487    ; 0.159 ; N/A      ; N/A     ; 7.309               ;
; Design-wide TNS                                       ; -10272.093 ; 0.0   ; 0.0      ; 0.0     ; -31.5               ;
;  clock                                                ; N/A        ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  sync:u_SYNC|sync[1]                                  ; -22.868    ; 0.000 ; N/A      ; N/A     ; -31.500             ;
;  u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; -10249.225 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-------------------------------------------------------+------------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; h_sync        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; v_sync        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_L_out   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_R_out   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+------------------------------------------------------------------------+
; Input Transition Times                                                 ;
+---------------------+--------------+-----------------+-----------------+
; Pin                 ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+---------------------+--------------+-----------------+-----------------+
; clock               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ps2_DATA            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ps2_CLK             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+---------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; h_sync        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; v_sync        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; audio_L_out   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; audio_R_out   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; red[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; red[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; red[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; green[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; green[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; green[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; blue[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; blue[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.1e-09 V                    ; 2.58 V              ; -0.0544 V           ; 0.311 V                              ; 0.084 V                              ; 1.05e-10 s                  ; 2.03e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.1e-09 V                   ; 2.58 V             ; -0.0544 V          ; 0.311 V                             ; 0.084 V                             ; 1.05e-10 s                 ; 2.03e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-09 V                   ; 2.39 V              ; -0.0693 V           ; 0.141 V                              ; 0.097 V                              ; 2.77e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-09 V                  ; 2.39 V             ; -0.0693 V          ; 0.141 V                             ; 0.097 V                             ; 2.77e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 100c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; h_sync        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; v_sync        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; audio_L_out   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; audio_R_out   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; red[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; red[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; red[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; green[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; green[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; green[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; blue[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; blue[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.46e-07 V                   ; 2.35 V              ; -0.0216 V           ; 0.041 V                              ; 0.044 V                              ; 2.35e-10 s                  ; 3.4e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 9.46e-07 V                  ; 2.35 V             ; -0.0216 V          ; 0.041 V                             ; 0.044 V                             ; 2.35e-10 s                 ; 3.4e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-06 V                   ; 2.35 V              ; -0.00816 V          ; 0.1 V                                ; 0.012 V                              ; 4.51e-10 s                  ; 3.91e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-06 V                  ; 2.35 V             ; -0.00816 V         ; 0.1 V                               ; 0.012 V                             ; 4.51e-10 s                 ; 3.91e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; h_sync        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; v_sync        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; audio_L_out   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; audio_R_out   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; red[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; red[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; red[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; green[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; green[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; green[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; blue[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; blue[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.09e-09 V                   ; 3.33 V              ; -0.207 V            ; 0.732 V                              ; 0.246 V                              ; 7.99e-11 s                  ; 1.55e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.09e-09 V                  ; 3.33 V             ; -0.207 V           ; 0.732 V                             ; 0.246 V                             ; 7.99e-11 s                 ; 1.55e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.44e-09 V                   ; 2.77 V              ; -0.0664 V           ; 0.17 V                               ; 0.079 V                              ; 2.61e-10 s                  ; 2.04e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.44e-09 V                  ; 2.77 V             ; -0.0664 V          ; 0.17 V                              ; 0.079 V                             ; 2.61e-10 s                 ; 2.04e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                             ;
+------------------------------------------------------+------------------------------------------------------+--------------+----------+----------+----------+
; From Clock                                           ; To Clock                                             ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------+------------------------------------------------------+--------------+----------+----------+----------+
; sync:u_SYNC|sync[1]                                  ; sync:u_SYNC|sync[1]                                  ; 0            ; 0        ; 0        ; 112      ;
; sync:u_SYNC|sync[1]                                  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0            ; 9        ; 0        ; 0        ;
; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------------------------------------------------+------------------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                              ;
+------------------------------------------------------+------------------------------------------------------+--------------+----------+----------+----------+
; From Clock                                           ; To Clock                                             ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------+------------------------------------------------------+--------------+----------+----------+----------+
; sync:u_SYNC|sync[1]                                  ; sync:u_SYNC|sync[1]                                  ; 0            ; 0        ; 0        ; 112      ;
; sync:u_SYNC|sync[1]                                  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0            ; 9        ; 0        ; 0        ;
; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------------------------------------------------+------------------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 6     ; 6    ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 180   ; 180  ;
+---------------------------------+-------+------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                                  ;
+------------------------------------------------------+------------------------------------------------------+-----------+-------------+
; Target                                               ; Clock                                                ; Type      ; Status      ;
+------------------------------------------------------+------------------------------------------------------+-----------+-------------+
; clock                                                ; clock                                                ; Base      ; Constrained ;
; sync:u_SYNC|sync[1]                                  ; sync:u_SYNC|sync[1]                                  ; Base      ; Constrained ;
; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; Generated ; Constrained ;
+------------------------------------------------------+------------------------------------------------------+-----------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; ps2_CLK    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ps2_DATA   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; audio_L_out ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; audio_R_out ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; v_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; ps2_CLK    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ps2_DATA   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; audio_L_out ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; audio_R_out ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; v_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition
    Info: Processing started: Sun Jul  6 10:54:11 2025
Info: Command: quartus_sta Breakout -c Breakout
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Breakout.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name clock clock
    Info (332110): create_generated_clock -source {u_pllvga|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 10 -multiply_by 13 -duty_cycle 50.00 -name {u_pllvga|altpll_component|auto_generated|pll1|clk[0]} {u_pllvga|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name sync:u_SYNC|sync[1] sync:u_SYNC|sync[1]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 100C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -93.487
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -93.487          -10249.225 u_pllvga|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -1.323             -22.868 sync:u_SYNC|sync[1] 
Info (332146): Worst-case hold slack is 0.378
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.378               0.000 u_pllvga|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.403               0.000 sync:u_SYNC|sync[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.500
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.500             -31.500 sync:u_SYNC|sync[1] 
    Info (332119):     7.318               0.000 u_pllvga|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.892               0.000 clock 
Info: Analyzing Slow 1200mV -40C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -77.946
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -77.946           -8616.283 u_pllvga|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -1.024             -17.318 sync:u_SYNC|sync[1] 
Info (332146): Worst-case hold slack is 0.310
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.310               0.000 u_pllvga|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.344               0.000 sync:u_SYNC|sync[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.500
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.500             -31.500 sync:u_SYNC|sync[1] 
    Info (332119):     7.309               0.000 u_pllvga|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.910               0.000 clock 
Info: Analyzing Fast 1200mV -40C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -35.511
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -35.511           -3627.266 u_pllvga|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -0.099              -0.845 sync:u_SYNC|sync[1] 
Info (332146): Worst-case hold slack is 0.159
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.159               0.000 u_pllvga|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.173               0.000 sync:u_SYNC|sync[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.000             -21.000 sync:u_SYNC|sync[1] 
    Info (332119):     7.433               0.000 u_pllvga|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.627               0.000 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 5242 megabytes
    Info: Processing ended: Sun Jul  6 10:54:22 2025
    Info: Elapsed time: 00:00:11
    Info: Total CPU time (on all processors): 00:00:12


