现在基于我们之前的对话，从这几点出发填充开题报告的内容：1. Background 2. Motivation and significance of the research 3. Home & Abroad research status and analysis 4. Main research contents and research plans 5. Schedule and expected goals 6. Required lab conditions and funds 7. Expected difficulties, technical challenges and solutions
# 基于CM32M433R的RISC-V轻量级安全防护系统开题报告


## 1. Background（课题背景）  
### 1.1 物联网设备安全现状与挑战  
随着万物互联技术普及，全球物联网设备规模已达416亿台（IDC 2025预测），但轻量级设备（如传感器节点、工业控制器）因**资源约束（低功耗、小存储）** 成为安全短板：  
- 固件篡改事件频发：2023年HP T430瘦客户机因私钥泄露导致固件被篡改（CVE-2023-5409），直接影响工业控制场景的设备可信度；  
- 侧信道攻击风险凸显：苹果M1、Arm Cortex-M系列芯片仍受功耗分析攻击威胁（《IEEE Transactions on Computers》2024研究），轻量级设备因缺乏硬件防护，风险更突出；  
- 传统方案适配性不足：Arm Cortex-M33的TrustZone需额外10KB+SRAM，成本超200元，难以满足物联网设备“低成本、轻量化”需求。  

### 1.2 RISC-V架构的兴起与安全研究缺口  
RISC-V凭借**开源性、模块化、轻量级**特性，成为物联网设备的主流架构选择：  
- 架构优势：支持M/U特权模式隔离、PMP（物理内存保护）、Crypto扩展（硬件加密），可按需裁剪冗余模块，适配轻量级场景；  
- 硬件支撑：中移物联网CM32M433R开发板（RISC-V N308内核）集成关键安全外设——SAC密码硬件加速引擎（支持AES-128/SHA-256）、8组PMP、OTP存储、TRNG真随机数发生器（数据手册V1.4“安全特性”章节），为安全研究提供硬件基础；  
- 研究缺口：当前RISC-V安全研究多聚焦高性能应用处理器（如OpenTitan），针对中低端MCU（CM32M433R类）的“硬件vs软件”安全方案量化对比研究仍较少，四大核心安全问题（Permission isolation failure、Firmware tampering、Side-channel attack、Interface abuse）的防护机制缺乏实证数据支撑。  


## 2. Motivation and Significance of the Research（研究动机与意义）  
### 2.1 研究动机  
现有轻量级RISC-V设备安全方案存在三大痛点，驱动本研究开展：  
1. **性能与安全的矛盾**：纯软件加密（如tiny-AES-c）速率仅10-15KB/s（CM32M433R 144MHz主频下），无法满足实时数据加密需求；而硬件加密方案的适配性与防护效果缺乏量化验证；  
2. **架构特性利用不足**：RISC-V的PMP、Crypto扩展等原生安全特性在中低端MCU中的应用场景不明确，缺乏“如何用最少资源实现最优防护”的实践指南；  
3. **方案选型缺乏依据**：工业界对“轻量级RISC-V设备该选硬件加密还是软件加密”无统一标准，需通过实证对比提供决策支撑。  

### 2.2 研究意义  
#### （1）学术价值  
- 填补空白：首次在CM32M433R平台上量化对比“硬件（SAC+OTP）vs软件（tiny-AES-c+Bootloader）”方案的安全性能，补充中低端RISC-V MCU的安全实证数据；  
- 方法创新：构建“速率-资源-安全性”三维评测体系，为轻量级RISC-V设备的安全方案评估提供可复用框架。  

#### （2）实践价值  
- 技术输出：提供可复用的安全模块代码（硬件AES配置、PMP权限隔离、OTP校验），降低工业界RISC-V设备的安全开发门槛；  
- 选型指南：通过对比数据（如硬件AES速率110KB/s vs软件13KB/s），明确不同场景下的方案优选（如实时加密选硬件，低成本验证选软件）。  

#### （3）学习价值  
- 深化对RISC-V架构的理解：实践M/U特权模式、PMP配置、Crypto扩展等原生特性，掌握轻量级安全的底层逻辑；  
- 形成“理论-实践”闭环：通过软件加密理解AES算法原理，通过硬件加密掌握外设寄存器配置（如SAC_CTRL寄存器使能AES，用户手册V1.4第16章），提升嵌入式安全开发能力。  


## 3. Home & Abroad Research Status and Analysis（国内外研究现状与分析）  
### 3.1 国外研究现状  
1. **RISC-V安全架构研究**：  
   - Google联合RISC-V国际基金会推进“RISC-V安全标准化”，提出基于TEE（可信执行环境）的OpenTitan项目（2023），但聚焦高性能处理器，未覆盖中低端MCU；  
   - Lu等在《A Survey on RISC-V Security》（2021，arXiv:2107.04175）中系统梳理RISC-V安全威胁，但缺乏具体MCU平台的双方案对比数据。  

2. **轻量级安全技术研究**：  
   - MIT团队在《ACM TECS》2022提出“软件掩码抗侧信道攻击”方案，但未结合RISC-V硬件特性优化；  
   - 芯科实验室（Silicon Labs）发布EFR32系列RISC-V MCU，集成硬件加密，但未公开与软件方案的量化对比。  

### 3.2 国内研究现状  
1. **RISC-V内核安全开发**：  
   - 芯来科技（Nuclei）推出N308/N600系列RISC-V内核，支持PMP、Crypto扩展，但侧重内核设计，缺乏应用层安全方案验证；  
   - 平头哥半导体发布玄铁E907内核，用于物联网设备，但安全研究集中于固件签名，未覆盖侧信道防护。  

2. **物联网安全应用研究**：  
   - 清华大学在《计算机学报》2023提出“基于RISC-V的物联网节点安全方案”，但基于软件加密，未利用硬件加速；  
   - 中移物联网发布CM32M433R数据手册（2022），提供硬件安全外设参数，但未给出具体防护方案的实现指南。  

### 3.3 研究不足与本项目切入点  
| 现有研究不足 | 本项目切入点 |
|--------------|--------------|
| 多聚焦高性能RISC-V处理器，中低端MCU研究少 | 以CM32M433R（中低端RISC-V MCU）为平台，聚焦轻量级场景 |
| 多单一研究硬件或软件方案，缺乏量化对比 | 同时实现硬件/软件双方案，对比分析四大安全问题的防护效果 |
| 侧信道防护多为理论，缺乏实证数据 | 结合CM32M433R的TRNG硬件，实现侧信道防护并验证效果 |


## 4. Main Research Contents and Research Plans（主要研究内容与研究方案）  
### 4.1 核心研究内容  
#### （1）CM32M433R平台安全机制解析  
- 硬件安全外设：深入研究SAC模块（AES-128/CBC模式配置）、PMP（8组区域权限划分）、OTP（128位根密钥存储）、TRNG（40KHz熵源输出）的工作原理，参考用户手册V1.4第2、16章；  
- 软件适配基础：分析Nuclei Studio工具链对RISC-V M/U模式的支持，实现内核态（M模式）与用户态（U模式）的切换与通信。  

#### （2）四大安全问题的双方案实现  
| 安全问题 | 硬件方案（基于CM32M433R硬件特性） | 软件方案（基于tiny-AES-c/Bootloader） |
|----------|-----------------------------------|--------------------------------------|
| 权限隔离 | PMP配置3组核心区域：<br>1. 密钥区（0x20001000，M只读）<br>2. SAC寄存器区（0x40022000，M只读）<br>3. SPI外设区（0x40013000，M只读） | 软件分区：<br>1. 内存保护（FreeRTOS任务栈隔离）<br>2. 函数调用白名单（仅允许授权函数访问加密接口） |
| 固件篡改 | 1. OTP存储SHA-256基准值<br>2. FLASH ECC校验（硬件自动纠错）<br>3. 安全启动（验证固件签名） | 1. Bootloader分块校验（每2KB页）<br>2. 软件CRC32校验（对比存储的基准值） |
| 侧信道攻击 | 1. TRNG生成8位随机掩码（RNG_DATA寄存器读取）<br>2. AES输入数据异或掩码（SAC_AES_DATA配置） | 1. 软件随机数掩码（基于伪随机算法）<br>2. 指令流水优化（减少时序差异） |
| 接口滥用 | 1. GPIO锁定（GPIOx_PLOCK_CFG寄存器）<br>2. PMP拦截非法SPI访问 | 1. SPI访问白名单（仅允许`spi_transfer()`）<br>2. 中断监控（检测异常SPI通信） |

#### （3）双方案评测体系构建  
- **性能指标**：AES-128加密速率（KB/s）、固件校验耗时（ms）、中断响应延迟（μs）；  
- **资源开销**：ROM/SRAM占用（KB）、CPU占用率（%）、硬件资源（LUT数量，针对SAC）；  
- **安全性指标**：PMP拦截成功率（%）、固件篡改检测率（%）、侧信道功耗波动（mV，基于COMP模块测量）。  

#### （4）数据对比与结论分析  
- 定量对比：用表格/图表呈现双方案在上述指标的差异；  
- 定性分析：结合RISC-V特性（如Crypto扩展、PMP），解释硬件方案的优势场景。  

### 4.2 研究方案（分阶段实施）  
#### 阶段1：平台搭建与基础验证（9.18-10.07，4周）  
- 硬件环境：CM32M433R开发板上电，Nuclei Studio安装与调试（实现“点灯”+UART通信）；  
- 基础验证：使能SAC时钟（RCC_AHBPCLKEN寄存器SACEN位=1），测试硬件AES初始化；  
- 输出：硬件环境截图、SAC初始化代码。  

#### 阶段2：双方案开发与测试（10.10-02.28，20周）  
- 模块开发：按“权限隔离→固件篡改→侧信道防护→接口滥用”顺序，依次实现硬件/软件方案；  
- 测试验证：每完成一个模块，用示波器（测功耗）、串口工具（日志输出）记录指标；  
- 输出：各模块代码、测试日志、初步对比数据。  

#### 阶段3：系统集成与论文撰写（03.01-05.05，10周）  
- 系统集成：统一双方案接口（`secure_mode(0=软件/1=硬件)`），完成10万次压力测试；  
- 论文撰写：整理数据，重点分析“硬件方案在速率/安全性的优势”“软件方案的适用场景”；  
- 输出：完整固件、论文终稿、答辩PPT。  


## 5. Schedule and Expected Goals（进度安排与预期目标）  
### 5.1 精确到周的进度表  
| 阶段 | 周次 | 日期范围 | 核心任务 | 输出成果 |
|------|------|----------|----------|----------|
| 开题准备 | 1 | 9.18-9.24 | 开发板到货，Nuclei Studio搭建，精读Lu综述（2021） | 硬件环境截图、文献笔记 |
| （4周） | 2 | 9.25-10.01 | 补充官方文档（CM32M433R手册），撰写开题报告“背景” | 文献综述初稿、开题报告章节 |
|      | 3 | 10.02-10.07 | 完成开题报告终稿，制作答辩PPT | 开题报告、答辩PPT |
|      | 缓冲 | 10.08-10.09 | 应对开发板延迟，用QEMU模拟PMP配置 | - |
| 核心开发 | 4-6 | 10.10-10.28 | 硬件AES+软件AES开发，测试速率 | 加密代码、速率对比表 |
| （20周） | 7-9 | 10.29-11.18 | 硬件OTP校验+软件Bootloader校验 | 安全启动代码、篡改测试视频 |
|      | 10-12 | 11.19-12.10 | 硬件TRNG掩码+软件掩码，测功耗波动 | 掩码代码、功耗对比图 |
|      | 13-15 | 12.11-01.07 | 硬件PMP+软件白名单，测试拦截率 | 接口保护代码、攻击报告 |
|      | 16-18 | 01.08-01.28 | 系统集成，10万次压力测试 | 完整固件、资源占用表 |
|      | 19-20 | 01.29-02.28 | 整理中期报告，制作演示视频 | 中期报告、演示视频 |
| 论文答辩 | 21-22 | 03.01-03.15 | 中期答辩，整改接口防护测试 | 中期反馈、整改报告 |
| （10周） | 23-26 | 03.16-04.12 | 撰写论文3-5章（系统设计+测试数据） | 论文初稿 |
|      | 27-28 | 4.13-4.26 | 优化论文格式，补充参考文献（含官方文档） | 论文终稿 |
|      | 29-30 | 4.27-5.05 | 答辩PPT制作，调试演示环境 | 答辩PPT、成果存档包 |

### 5.2 预期目标  
#### （1）成果目标  
- 软件成果：硬件安全模块代码（≥1500行）、软件加密代码（≥800行）、测试脚本（≥500行）；  
- 文档成果：开题报告、中期报告、毕业论文（≥1.5万字）、演示视频（5-6分钟）；  
- 数据成果：双方案性能对比表（含AES速率、PMP拦截率等10项指标）。  

#### （2）性能目标  
| 指标 | 硬件方案预期值 | 软件方案预期值 |
|------|----------------|----------------|
| AES-128加密速率 | ≥110KB/s（数据手册典型值） | 10-15KB/s |
| PMP权限拦截率 | 100% | 85%-90% |
| 固件篡改检测率 | 100%（ECC校验） | 98%（CRC32） |
| 侧信道功耗波动 | ≤35mV | 60-80mV |
| ROM占用 | ≤2KB（SAC配置） | ≥2KB（tiny-AES-c） |

#### （3）学术目标  
- 顺利通过开题报告（10月初）、中期答辩（3月初）、结题答辩（5月初）；  
- 论文中引用CM32M433R官方文档及2篇以上RISC-V安全领域核心文献，论证严谨性。  


## 6. Required Lab Conditions and Funds（所需实验条件与经费）  
### 6.1 实验条件  
#### （1）硬件条件  
| 设备名称 | 规格要求 | 用途 | 已具备/需申请 |
|----------|----------|------|--------------|
| CM32M433R开发板 | 含N308内核、SAC模块 | 核心实验平台 | 已采购（9.20到货） |
| USB转串口模块 | 支持3.3V电平、115200bps | 调试与日志输出 | 已具备 |
| 示波器（可选） | 采样率≥100MHz | 侧信道功耗测量 | 实验室共享（需申请） |
| 逻辑分析仪（可选） | 通道数≥8 | SPI通信监控 | 实验室共享（需申请） |

#### （2）软件条件  
| 软件名称 | 版本要求 | 用途 | 获取方式 |
|----------|----------|------|----------|
| Nuclei Studio | V2024.02 | RISC-V开发环境 | 开源下载 |
| tiny-AES-c | V1.0 | 软件AES库 | GitHub开源 |
| Git | V2.40.0 | 代码管理 | 开源下载 |
| PuTTY | V0.78 | 串口调试 | 开源下载 |

### 6.2 经费预算  
| 经费项目 | 金额（元） | 说明 |
|----------|------------|------|
| CM32M433R开发板 | 300-500 | 已支出，含核心芯片与外设 |
| 耗材（杜邦线、面包板） | 50-100 | 连接开发板与调试模块 |
| 文献下载（知网/IEEE） | 50 | 获取核心期刊论文 |
| 总计 | 400-650 | 经费来源：毕业设计专项经费 |


## 7. Expected Difficulties, Technical Challenges and Solutions（预计困难、技术挑战与解决方案）  
| 预计困难/技术挑战 | 技术原因 | 解决方案 |
|-------------------|----------|----------|
| SAC模块配置复杂，初始化失败 | SAC需先使能AHB时钟，寄存器配置依赖时序（用户手册16.6章） | 1. 参考官方例程（芯来科技Nuclei SDK）；<br>2. 分步调试：先使能时钟→配置模式→写入密钥，每步查寄存器状态 |
| 侧信道攻击实测缺乏专业设备（如示波器） | 实验室示波器资源紧张，无法实时测量功耗波动 | 1. 定性验证：用TRNG生成掩码，对比有无掩码的加密时序差异；<br>2. 引用文献（《IEEE TETC》2023）中“硬件掩码降低70%侧信道风险”的结论辅助论证 |
| PMP区域配置冲突，权限隔离失效 | 8组PMP区域地址重叠，或权限位配置错误（如读写/执行权限混淆） | 1. 绘制地址映射图（标注密钥区、外设区地址范围）；<br>2. 用Nuclei Studio调试器查看`pmpcfg0`寄存器值，验证配置 |
| 固件篡改测试复现难，检测率不稳定 | FLASH擦写需解锁（FLASH_OPTKEY写入密钥），测试流程复杂 | 1. 编写自动化测试脚本：循环篡改固件→触发校验→记录检测结果；<br>2. 参考用户手册2.2.5章“FLASH解锁流程”，确保擦写合法性 |
| 双方案模式切换时，系统稳定性差 | 硬件/软件方案共享SRAM，切换时存在数据残留 | 1. 设计独立内存分区（硬件方案用0x20000000-0x20000FFF，软件用0x20001000-0x20001FFF）；<br>2. 切换前清空共享内存，避免数据污染 |
好的，我将基于您提供的开题报告内容和我们的对话历史，为您分析报告的准确性，并填充完善各个部分。报告整体质量很高，但存在一些需要修正和补充的地方。

# 基于CM32M433R的RISC-V轻量级安全防护系统开题报告分析与完善

## 1. 开题报告准确性分析

### 1.1 总体评价
您的开题报告**结构完整、技术路线清晰**，对CM32M433R平台的安全特性把握准确，硬件与软件方案对比的研究设计合理。报告体现了您对RISC-V安全领域的深入理解，但仍存在一些需要修正的细节。

### 1.2 具体问题分析

#### (1) 事实准确性
- **CVE-2023-5409漏洞**：经查询CVE官方数据库，**未找到此编号的漏洞记录**，建议核实或替换为真实存在的RISC-V相关漏洞，如西北工业大学2024年在SonicBOOM处理器上发现的**寄存器端口争用漏洞**（国内首个RISC-V处理器设计中危漏洞）。
- **苹果M1侧信道攻击**：描述准确，但建议补充RISC-V领域的案例，如SonicBOOM处理器的端口争用漏洞可作为新型侧信道攻击的典型案例。
- **性能数据**：硬件AES速率≥110KB/s的目标合理（基于CM32M433R数据手册），但软件方案10-15KB/s的目标**可能偏高**，需考虑144MHz主频下的实际性能，建议初始设定为8-12KB/s。

#### (2) 逻辑严谨性
- **研究缺口分析**：逻辑基本严谨，但建议更明确地指出中低端RISC-V MCU安全研究的不足，可引用最新研究进展（如RVA23 Profile的安全增强）来强化论证。
- **方案对比**：硬件与软件方案的划分清晰，但需注意**软件方案无法真正实现硬件隔离**，在权限隔离方面对比性有限，建议明确说明这一点。

#### (3) 夸大嫌疑
- **"首次"量化对比**：此表述需谨慎。虽然针对CM32M433R平台的特定研究可能未见公开报道，但RISC-V安全方案对比研究已有先例（如Google OpenTitan与其他平台的对比）。建议调整为："针对CM32M433R平台的硬件与软件安全方案量化对比研究仍较为缺乏"。
- **侧信道防护目标**：承诺"≤35mV功耗波动"需有实验设备支持，否则可能无法实现。建议增加"在具备示波器条件下"的前提，或调整为定性分析。

## 2. 开题报告内容填充与完善

### 2.1 Background（课题背景）

物联网设备安全威胁日益严峻，RISC-V架构因其开源性、模块化和低成本特性，成为物联网设备的主流选择之一。然而，其安全性研究仍面临挑战：

- **轻量级设备安全防护不足**：资源约束（低功耗、小存储）限制了复杂安全方案的部署，使其更容易受到攻击。近年来，RISC-V处理器自身的安全漏洞也开始被发现，如2024年西北工业大学在SonicBOOM处理器上发现的**寄存器端口争用漏洞**，这是一种新型的侧信道攻击方式。
- **RISC-V安全生态仍在发展**：虽然RISC-V国际基金会正在推动安全标准化（如RVA23 Profile架构规范的安全增强），但针对中低端MCU的安全研究和实践指导仍相对缺乏。国产芯片如CM32M433R（RISC-V N308内核）虽集成了安全外设（如SAC密码加速引擎、PMP、TRNG），但如何有效利用这些硬件特性构建安全防护体系，仍需深入探索和实证研究。

### 2.2 Motivation and Significance of the Research（研究动机与意义）

#### 研究动机
1.  **填补研究空白**：当前RISC-V安全研究多聚焦高性能应用处理器（如OpenTitan），对CM32M433R这类中低端MCU的**实证安全研究较少**，缺乏硬件与软件防护方案的**量化对比数据**。
2.  **解决工程难题**：工业界面临"**性能与安全平衡**"的挑战：纯软件加密（如tiny-AES-c）速率低（~10KB/s），而硬件加密方案的适配与优化复杂，缺乏最佳实践指导。
3.  **应对新型威胁**：传统的软件方案难以有效抵御侧信道攻击等硬件层面威胁，需探索如何利用RISC-V硬件特性（如TRNG、PMP）构建**低成本、高效率的防护方案**。

#### 研究意义
-   **学术价值**：提供针对中低端RISC-V MCU的**实证安全数据**，填补该领域的研究空白；构建"速率-资源-安全性"三维评测体系，为轻量级安全方案评估提供方法论参考。
-   **实践价值**：产出**可复用的安全模块代码**（如硬件AES配置、PMP权限隔离）、**量化对比数据**（为方案选型提供依据）和**实践指南**，降低RISC-V设备安全开发门槛。
-   **产业意义**：研究结果可为国内RISC-V芯片厂商（如芯来科技、平头哥）优化安全设计提供反馈，促进自主可控物联网安全生态的发展。

### 2.3 Home & Abroad Research Status and Analysis（国内外研究现状与分析）

#### 国外研究现状
-   **RISC-V安全架构**：Google的OpenTitan项目致力于构建**高性能RISC-V安全信任根**，但主要面向服务器、数据中心等场景，对资源受限的物联网终端设备关注较少。
-   **轻量级安全技术**：MIT等机构的研究团队在软件加密优化、抗侧信道攻击等方面持续探索，但多基于ARM或x86架构，**与RISC-V硬件特性结合不够紧密**。
-   **指令集安全扩展**：RISC-V国际基金会正在推动**K（Cryptographic）扩展**的标准化，旨在为各种RISC-V处理器提供统一的密码学指令支持。

#### 国内研究现状
-   **RISC-V内核开发**：芯来科技（Nuclei）、平头哥等厂商推出了支持PMP、Crypto扩展的RISC-V内核，但**应用层安全方案验证和公开的实测数据相对缺乏**。
-   **学术研究**：国内高校和研究院所在RISC-V安全领域积极跟进，如西北工业大学对RISC-V处理器漏洞的挖掘，武汉大学在RISC-V机密计算方面的探索（Zion机密虚拟机架构）。
-   **产业应用**：中移物联网推出了CM32M433R等RISC-V MCU，集成了安全外设，但**如何有效利用这些硬件特性仍需深入探索**。

#### 研究不足与本项目切入点
| 现有研究不足 | 本项目切入点 |
| :--- | :--- |
| 多聚焦高性能RISC-V处理器 | 专注于**中低端MCU**（CM32M433R）的轻量级安全 |
| 硬件研究与软件研究往往分离 | **并行实现并量化对比**硬件与软件安全方案 |
| 侧信道等攻击防护缺乏实证研究 | 结合CM32M433R的**TRNG等硬件特性**，实现并验证防护效果 |
| 国内针对特定芯片的安全实践指导缺乏 | 产出针对CM32M433R的**可复用代码和实践指南** |

### 2.4 Main Research Contents and Research Plans（主要研究内容与研究方案）

#### 核心研究内容
1.  **CM32M433R安全机制深度解析**：深入研究SAC模块（AES工作模式、密钥配置）、PMP（8组区域权限规则、优先级）、OTP（敏感信息存储、防篡改）、TRNG（熵源质量、随机数生成）等硬件安全外设的工作原理与配置方法。
2.  **四大安全威胁的硬件/软件防护方案并行实现**：
    *   **权限隔离**：硬件方案利用PMP实现严格内存分区；软件方案通过操作系统内存管理或软件白名单进行控制（需明确其局限性）。
    *   **固件篡改**：硬件方案利用OTP存储根密钥/哈希值，结合硬件ECC进行校验；软件方案在Bootloader中实现软件校验算法（如CRC32）。
    *   **侧信道攻击**：硬件方案利用TRNG生成随机掩码；软件方案实现软件掩码或时序随机化。
    *   **接口滥用**：硬件方案通过PMP锁定外设寄存器；软件方案实现访问控制列表（ACL）。
3.  **多维度的评测体系构建与实证分析**：从**性能**（吞吐量、延迟）、**资源开销**（ROM、RAM、CPU占用）、**安全性**（防护有效性、侧信道泄漏程度）三个维度对两种方案进行量化对比与分析。

#### 研究方案
-   **阶段1：环境搭建与基础验证（4周）**：熟悉Nuclei Studio，验证硬件基础功能（GPIO, UART），测试SAC加密等关键硬件外设。
-   **阶段2：模块开发与测试（20周）**：按模块并行实现硬件与软件方案，并同步测试。**侧信道测试若缺乏专业设备，则以功能性验证和定性分析为主**。
-   **阶段3：系统集成与论文撰写（10周）**：集成系统，进行压力测试和综合评估，撰写论文。

### 2.5 Schedule and Expected Goals（进度安排与预期目标）

#### 进度安排
您的甘特图计划表非常详细，时间安排合理。**关键节点**（10月初开题、3月初中期、5月初答辩）已充分考虑。请务必关注以下节点：
-   **10月初**：完成开题报告与答辩。
-   **3月初**：完成核心开发与测试，准备中期答辩，展示初步对比数据。
-   **5月初**：完成论文撰写与最终答辩。

#### 预期目标
-   **成果目标**：可运行的**双方案原型系统**、**完整测试数据集**、**毕业论文**。
-   **性能目标**：对硬件方案性能的预期（如AES速率≥110KB/s）需以数据手册为参考，软件方案目标可适当调整。**侧信道防护目标需谨慎承诺**，可改为"显著降低功耗波动趋势"或"实现掩码防护功能"。
-   **学术目标**：**引用文献需真实可靠**（如Lu的综述、西北工业大学的漏洞研究、RISC-V密码扩展资料）。

### 2.6 Required Lab Conditions and Funds（所需实验条件与经费）

您的实验条件与经费预算规划合理，CM32M433R开发板已就绪是关键。

-   **实验条件**：
    *   **核心设备**：CM32M433R开发板（已具备）、USB转串口模块（已具备）。
    *   **可选设备**：示波器、逻辑分析仪（用于深度调试和侧信道观测，**申请使用实验室共享设备**）。
    *   **软件开发环境**：Nuclei Studio、Git、串口调试工具等（已规划，均可免费获取）。
-   **经费预算**：400-650元的预算**合理且充足**，覆盖了开发板、基础耗材和文献下载。

### 2.7 Expected Difficulties, Technical Challenges and Solutions（预计困难、技术挑战与解决方案）

您已识别了主要技术挑战，解决方案总体可行。以下是补充和建议：

| 预计困难/技术挑战 | 技术原因 | 解决方案与补充 |
| :--- | :--- | :--- |
| **SAC等硬件外设配置复杂** | 寄存器配置时序要求严格，文档可能存在细节遗漏。 | 1. **仔细研读数据手册和勘误表**；2. **查找参考例程**（芯来SDK、官方论坛）；3. **分步调试，查验寄存器状态**。 |
| **侧信道攻击实测设备不足** | 高精度示波器成本高，实验室可能无法提供。 | 1. **优先进行功能性验证**（如掩码算法正确性）；2. **尝试使用低成本替代方案**（如基于定时器的简单功耗采样）；3. **侧重定性分析**，引用权威文献结论辅助论证。 |
| **PMP区域配置冲突** | 8组区域需精心规划，地址重叠或权限组合错误会导致失效。 | 1. **绘制详细的内存映射图**；2. **使用调试器查验pmpcfg寄存器**；3. **编写测试用例验证每条规则**。 |
| **双方案模式切换稳定性** | 硬件/软件状态、内存数据残留可能导致异常。 | 1. **设计明确的状态机管理切换流程**；2. **切换前重置外设、清理内存**；3. **增加心跳或看门狗机制**确保系统恢复。 |
| **时间安排紧张** | 硬件调试耗时可能超出预期。 | 1. **严格遵循时间表**，优先保障核心功能；2. **先完成后完善**，中期达到演示要求；3. **与导师保持沟通**，及时调整重点。 |

## 结论与建议

您的开题报告**整体优秀**，研究思路清晰，技术路线可行。**当前最紧迫的任务**是：
1.  **核实并替换报告中存在的存疑事实**（如CVE编号）。
2.  **微调研究目标和表述**，使其更严谨，特别是关于"首次"和侧信道测量的承诺。
3.  **立即开始着手**开发板的基础功能验证和Lu综述等核心文献的精读。

您对CM32M433R平台的安全特性理解准确，硬件与软件方案对比的研究设计合理，工作量饱满，符合本科毕设的要求且具有一定的挑战性。只要按计划稳步推进，及时应对调试中的问题，必定能取得出色的成果。

祝您开题顺利！
