# Lab2

此部分内容为对本实验相关的建议，你可以不在此次实验中完成相关的部分，但在这次实验里完成以下内容对接下来的实验将会带来帮助。

## 基础部分

* 作为一个习惯，`wire` 型变量在驱动它的模块前进行声明，注意宽度，默认 1bit；不进行声明的变量会被认为是 1-bit `wire` 变量。请关注 critical warnings。
* 你可能需要修改附件 `VGADisplay.v` 中的文件路径，需要和你放置 `mem` 文件的路径匹配。
  * 如果你使用的是 Windows 系统且下板后 VGA 是“亮起来的黑”，那么最坏情况下你要尝试：`/, //, \, \\` 四种路径分隔符。
* 使用自己生成的 ROM 核、RAM 核，而非提供的固核，以便后续实验使用，生成 ROM 与 RAM 的方式可以参考 Lab0 的课件。
* 实验课件给出的 `Top` 原理图中去抖动模块 `SAnti_jitter` 实例 `U9` 的输出端口 `Key_x[4:0]` 行扫描输出信号并没有接出，会造成按键阵列无法正常使用，你需要根据数逻所学对此进行修改。
  * 具体来说，你需要给 `Top` 模块增加一个 `key_x[4:0]` 的输出，并在约束文件中给出对应约束。
* 你可以尝试使用 CS61C 提供的[汇编器](http://venus.cs61c.org/)对RISC-V代码的汇编进行参考。

## VGA部分

在之后的实验中我们将通过屏幕查看寄存器的值等 debug 信号，在本节你需要修改 VGA 接口，接入并显示各类 debug 信号；Lab2 中 SCPU 使用的是给定的 IP Core，我们不能将需要的信号从 SCPU 中接出到 VGA 模块中，因此本实验仅仅给 debug 信号留出位置，等待我们自己完成 SCPU 时直接接入。

具体来说，你可以阅读附件 `IP/Supplementary/VGA/VGA.srcs` 中的源代码，理解各部分作用，修改 `VGA.v` 中 `module VGA` 的端口描述（增加若干 debug 信号输入），将增加的输入接到 `VGA` 模块的 `vga_debugger` 实例即可。