0.7
2020.2
May 22 2024
19:03:11
C:/Users/zhanggenqi/Desktop/DSP_in_VLSI/FINAL/TESTBED/testbench.v,1749538688,verilog,,,,clk_gen;testbench,,,,,,,,
C:/Users/zhanggenqi/Desktop/DSP_in_VLSI/FINAL/VIVADO/DSP_in_VLSI_FINAL_v5/DSP_in_VLSI_FINAL_v5.sim/sim_1/synth/timing/xsim/testbench_time_synth.v,1749560103,verilog,,C:/Users/zhanggenqi/Desktop/DSP_in_VLSI/FINAL/TESTBED/testbench.v,,BACK_SUBSTITUTION;CORDIC;CORDIC_0;CORDIC_1;CORDIC_2;CORDIC_3;CORDIC_4;CORDIC_ARRAY;DU_0;DU_1_2;DU_1_2_5;DU_3;back_sub_main;fi_mul;fi_mul_81;fi_mul_82;fi_mul_83;fi_mul_84;fi_mul_85;fi_mul_86;fi_mul_87;fi_mul_88;fi_mul_89;glbl;reciprocal;single_stage;single_stage_21;single_stage_36;single_stage_51;single_stage_6;single_stage_66;single_stage__parameterized0;single_stage__parameterized0_22;single_stage__parameterized0_37;single_stage__parameterized0_52;single_stage__parameterized0_67;single_stage__parameterized0_7;single_stage__parameterized1;single_stage__parameterized10;single_stage__parameterized10_24;single_stage__parameterized10_39;single_stage__parameterized10_54;single_stage__parameterized10_69;single_stage__parameterized10_9;single_stage__parameterized11;single_stage__parameterized11_10;single_stage__parameterized11_25;single_stage__parameterized11_40;single_stage__parameterized11_55;single_stage__parameterized11_70;single_stage__parameterized12;single_stage__parameterized12_11;single_stage__parameterized12_26;single_stage__parameterized12_41;single_stage__parameterized12_56;single_stage__parameterized12_71;single_stage__parameterized13;single_stage__parameterized13_12;single_stage__parameterized13_27;single_stage__parameterized13_42;single_stage__parameterized13_57;single_stage__parameterized13_72;single_stage__parameterized1_13;single_stage__parameterized1_28;single_stage__parameterized1_43;single_stage__parameterized1_58;single_stage__parameterized1_73;single_stage__parameterized2;single_stage__parameterized2_14;single_stage__parameterized2_29;single_stage__parameterized2_44;single_stage__parameterized2_59;single_stage__parameterized2_74;single_stage__parameterized3;single_stage__parameterized3_15;single_stage__parameterized3_30;single_stage__parameterized3_45;single_stage__parameterized3_60;single_stage__parameterized3_75;single_stage__parameterized4;single_stage__parameterized4_16;single_stage__parameterized4_31;single_stage__parameterized4_46;single_stage__parameterized4_61;single_stage__parameterized4_76;single_stage__parameterized5;single_stage__parameterized5_17;single_stage__parameterized5_32;single_stage__parameterized5_47;single_stage__parameterized5_62;single_stage__parameterized5_77;single_stage__parameterized6;single_stage__parameterized6_18;single_stage__parameterized6_33;single_stage__parameterized6_48;single_stage__parameterized6_63;single_stage__parameterized6_78;single_stage__parameterized7;single_stage__parameterized7_19;single_stage__parameterized7_34;single_stage__parameterized7_49;single_stage__parameterized7_64;single_stage__parameterized7_79;single_stage__parameterized8;single_stage__parameterized8_20;single_stage__parameterized8_35;single_stage__parameterized8_50;single_stage__parameterized8_65;single_stage__parameterized8_80;single_stage__parameterized9;single_stage__parameterized9_23;single_stage__parameterized9_38;single_stage__parameterized9_53;single_stage__parameterized9_68;single_stage__parameterized9_8;top,,,,,,,,
