# Симулятор цифровых логических схем

На `golang` сделан MVP простого симулятор-интерпретатора в котором в функции `main` написан конструирующий схему код и условный `simulate` который выполняет симуляцию и завершается когда кончилось время симуляции либо схема пришла к неизменному состоянию.

## Элементы представления схемы

Схема состоит из проводов `wire` которые соединяют между собой логические элементы `gate`. На начальном шаге состояния уровней `wire` и `gate` в неопределенном состоянии X. Для удобства симуляции `wire` и `gate` хранят свое состояние. Состояние `wire` может быть изменено внешним воздействием, либо выходным состоянием `gate`. Состояние `gate` пересчитывается только если сменилось состояние хотя бы одного входного `wire`.

Цепочки из `wire` пока не поддерживаются.

## Процесс симуляции

Схему возбуждаем неким входным вектором, который формирует список `wire` состояния которых изменились.

На *i*-том шаге симуляции выбираем список проводов состояние которых изменилось на противоположное, по этому списку добавляем соответствующий `gate` в очередь обсчета `gate` на следующий шаг симуляции. Далее для всех `gate` считаем выходное состояние и если оно изменилось то добавляем соотв. `wire` на шаг *i+1*.

Каждый `wire` имеет список `gate` ко входам которых он подключен, каждый `gate` знает к какому `wire` подключен его выход и входы.

`wire` не имеющий подключенных `gate` ко его входу считается выходным, а не имеющий подключений ко входу - входным.

## 

## Планы

Состряпать простой генератор из сконструированной схемы в код на `golang` который можно скомпилировать и запустить подобно `verilator`