### blk_mem_gen_0和blk_mem_gen_1

是xilinx的IP核Block RAM

### spi_xil_bram_out

此模块设计功能是：

1. 接收存放cpu想要传送出去的数据；
   1. wen0：写入数据使能信号，同时接入xilinx_bram模块的ena和wea，设计中，clka时钟比cpu时钟快，所以此信号打了两拍；
   2. waddr0：写入地址；
   3. wdata0：写入数据；
2. 在传送时，把数据读取出来。
   1. ren0：读取数据的使能信号；
   2. rdata0：读取数据；
   3. 在模块内部定义一个reg [10:0] raddr_reg，每当读取一个数据，则reg加1，并传入addrb做地址选择；
   4. not_empty0：当raddr_reg == waddr时，置0，否则置1。

### spi_xil_bram_in

此模块设计功能是：

1. 读取接收的数据；
   1. ren1：读取数据使能信号，接入xilinx_bram模块的enb，设计中，clkb时钟比cpu时钟快，所以此信号打了两拍；
   2. raddr1：写入地址；
   3. rdata1：写入数据；
2. 在传送时，把数据读取出来。
   1. wen1：读取数据的使能信号；
   2. wdata1：读取数据；
   3. 在模块内部定义一个reg [10:0] waddr_reg，每当读取一个数据，则reg加1，并传入addra做地址选择；
   4. not_empty1：当raddr == waddr_reg时，置0，否则置1。

### spi_fsm

有限状态机，当片选信号发出时，使能p2s和s2p，其他时候在等待状态。

### spi_counter

计数器

当mors == 1'b0时，SCLK接收到信号后，打一拍，当SCLK上升沿时，cnt归零并计数，其实时候cnt不计数。

当mors == 1'b1时，cnt计数并在cnt0 == 1'b0时，sclk = ~sclk。

### spi_p2s

当not_empty0 == 1'b1且p2s_enable == 1'b0时，使能一个ren0，接收一个数据，并在p2s_enable == 1'b1后，开始运行，且在cnt == 2'b10时移位。

当first==1'b1时，发出5050a0a0

### spi_s2p

当s2p_enable == 1'b1时，开始在cnt == 2'b01处移位，并打一拍，s2p_enable == 1'b0时，wen1 == 1'b1。

### spi_top

顶层文件