## 4.1
### 4.1.1
    **R型：**
    写寄存器，数据来自ALU。不能写内存，不能读内存。不产生分支。


### 4.1.2
    地址来源多路选择器 寄存器 ALUSrc多路选择器 ALU 指令存储器  PC+4加法器 分支地址加法器 寄存器写数据来源多路选择器。
### 4.1.3
    分支地址加法器产生输出不使用。
    数据寄存器不产生输出。

***
## 4.2
### 4.2．1
    指令存储器，寄存器，PC+4加法器，分支地址加法器，地址来源多路选择器，ALUSrc多路选择器，ALU，数据存储器，寄存器写数据来源多路选择器。
### 4.2．2
    添加可选择参与ALU计算的第二个寄存器来源的多路选择器。
### 4.2．3
    添加控制信号判断多路选择的寄存器来源是rt或rd（0为rt，1为rd）。

***
## 4.3
### 4.3.1
+ 指令的时钟周期仅需考虑干路，即依次经过指令存储器，寄存器堆，多选器，ALU，数据存储器，多选器。
+ 改进前：400+200+30+120+350+30=1130ps
+ 改进后：1130+300=1430ps
### 4.3.2
    1130/（1430*0.95）=83.2%
### 4.3.3
    处理器含：指令存储器，ALU，寄存器堆，数据存储器，控制单元各1个，加法器2个，多选器3个。
    改进前造价：1000+100+200+2000+500+2*30+3*10=3890
    改进后造价：3890+600=4490
    改进前后的性价比：（3890/1）：（4490/0.832）=1.39：1

***
## 4.4
### 4.4.1
    若只需取值，则只有取值和计算下个指令位置两个步骤，由于这两步并发，且取值耗时更长，则周期内只算取值时间。即时钟周期为200ps.
### 4.4.2

    无条件相对跳转的主干经历：取值，符号扩展，左移，加法器，多路选择器。
    耗时：200+15+10+70+20=315ps
### 4.4.3
    有条件相对跳转的主干经历：取值，寄存器，多选器（寄存器+多选器+ALU用时大于符号扩展+左移+加法器），ALU（产生0标志），多选器。
    耗时：200+90+20+90+20=420ps
### 4.4.4
    除J型指令的所有指令。
### 4.4.5
    不需要运行寄存器的非J型指令：如无条件相对跳转指令。
### 4.4.6
    add指令比beq指令的时钟周期长，且均有：寄存器+多选器+ALU，若左移单元有影响，则需要符号扩展+左移+加法器+延迟t用时大于寄存器+多选器+ALU（15+10+70+t>90+20+90）。即当t>105ps时，beq指令产生延迟（t-105ps）。若要对add指令产生影响，则要更长延迟。

***
## 4.7

### 4.7.1
    1010 1100 0110 0010 0000 0000 0001 0100
    101 011:I型
    Rs:00011=3=r3
    Rt:00010=2=r2
    立即数:0000 0000 0001 0100=20
    原低16位：0000 0000 0001 0100 
    符号拓展：0000 0000 0000 0000 0000 0000 0001 0100
    左移2位：0000 0000 0000 0000 0000 0000 0101 0000
    原低26位：00 0110 0010 0000 0000 0001 0100
    左移2位：0001 1000 1000 0000 0000 0000 0101 0000
### 4.7.2

|ALUOp|	function|ALU控制信号|
|:-:|:--|:-:|
|00|	01| 0100（无用）|	0010（加法）|
### 4.7.3

    PC+4   PC——PC+4——分支——jump——PC
### 4.7.4

写寄存器多选器：2
ALU第二输入项多选器：20
ALU/内存输出多选器：内存单元内容
分支跳转多选器：PC+4
无条件跳转多选器：PC+4
### 4.7.5

ALU：-3和20
PC+4加法器：PC和4
跳转地址加法器：PC+4和80
### 4.7.6
|读R1	|读R2|	写R|写数据	|写寄存器使能|
|:-:|:--|:-:|:-:|:-:|
|3|	2	|无	|无	|0|

## 4.x1 单周期处理器数据通路有3个运算器,它们的作用分别是什么? 
+ PC+4加法器：根据当前指令地址+4产生顺序执行的下一位指令地址。
+ 分支跳转地址加法器：根据PC+4和相对偏移地址产生分支跳转地址。
+ ALU：根据不同需要，进行运算。运算逻辑由ALU控制单元决定是与、或、加、减、小于则置为、或非中的哪一个。


## 4.x2 多周期处理器数据通路中只有一个运算器, 在时序上是如何安排的, 使这一个运算器能代替单周期处理器的三个运算器? 
**在多周期时，处理器在不同时期，依次使用ALU来代替单周期处理器的三个运算器：**
+ 取指，读取当前PC值，并将PC值由A通道传入ALU，B通道则选择4传入ALU，进行PC+4操作，并将运算后的值传回程序计数器（PC）。
+ 译码、读取寄存器数据阶段，读取修改后+4的PC值，并将PC值由不同通道选择不同的值，进行偏移地址计算并将运算后的值传入ALUOUT中暂存。
+ 当涉及内存的指令时候，将从寄存器中读入的值由A通道传入ALU，B通道选择指令[15-0]的值传入ALU。进行加法运算后，把值覆盖存入ALUOUT中。
+ 如果为R型指令，将从2个寄存器中读入的值分别由A、B通道传入ALU，进行A OP B运算后，把值覆盖存入ALUOUT中。
+ 若是分支指令，将从2个寄存器中读入的值分别由A、B通道传入ALU，进行减法运算后，若值为0（A==B)，则将2）步骤中存入ALUOUT中的偏移地址传回PC中。
+ 若是J型指令，此步骤不使用ALU。
