`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Module Name: lab1
//////////////////////////////////////////////////////////////////////////////////


module lab1_2_2(
    input [1:0] x,
    input [1:0] y,
    input s,
     output [1:0] m
    );
    assign #3 m = (~s & x) | (s & y);
    //assign #3 m[0] = (~s & x[0]) | (s & y[0]);
    //assign m[1] = (~s & x[1]) | (s & y[1]);
    
endmodule