Acest proiect conține două comparatoare implementate în limbajul VHDL pentru FPGA. Fiecare comparatoare compară doi vectori de 4 biți și furnizează rezultatul mai mic, egal sau mai mare, iar unul dintre vectorii de intrare este comun la ambele comparatoare.
