Timing Analyzer report for uart
Sun Feb 02 03:19:25 2025
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                         ;
+-----------------------+---------------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                  ;
; Revision Name         ; uart                                                    ;
; Device Family         ; Cyclone IV E                                            ;
; Device Name           ; EP4CE10F17C8                                            ;
; Timing Models         ; Final                                                   ;
; Delay Model           ; Combined                                                ;
; Rise/Fall Delays      ; Enabled                                                 ;
+-----------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.3%      ;
;     Processors 3-6         ;   0.3%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 264.34 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.783 ; -120.010           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.453 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -90.733                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                     ;
+--------+-------------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -2.783 ; uart_rx:uart_rx_init|baud_cnt[6]    ; uart_rx:uart_rx_init|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.703      ;
; -2.783 ; uart_rx:uart_rx_init|baud_cnt[6]    ; uart_rx:uart_rx_init|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.703      ;
; -2.783 ; uart_rx:uart_rx_init|baud_cnt[6]    ; uart_rx:uart_rx_init|baud_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.703      ;
; -2.783 ; uart_rx:uart_rx_init|baud_cnt[6]    ; uart_rx:uart_rx_init|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.703      ;
; -2.783 ; uart_rx:uart_rx_init|baud_cnt[6]    ; uart_rx:uart_rx_init|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.703      ;
; -2.783 ; uart_rx:uart_rx_init|baud_cnt[6]    ; uart_rx:uart_rx_init|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.703      ;
; -2.783 ; uart_rx:uart_rx_init|baud_cnt[6]    ; uart_rx:uart_rx_init|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.703      ;
; -2.780 ; uart_rx:uart_rx_init|baud_cnt[7]    ; uart_rx:uart_rx_init|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.575     ; 3.206      ;
; -2.780 ; uart_rx:uart_rx_init|baud_cnt[7]    ; uart_rx:uart_rx_init|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.575     ; 3.206      ;
; -2.780 ; uart_rx:uart_rx_init|baud_cnt[7]    ; uart_rx:uart_rx_init|baud_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.575     ; 3.206      ;
; -2.780 ; uart_rx:uart_rx_init|baud_cnt[7]    ; uart_rx:uart_rx_init|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.575     ; 3.206      ;
; -2.780 ; uart_rx:uart_rx_init|baud_cnt[7]    ; uart_rx:uart_rx_init|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.575     ; 3.206      ;
; -2.780 ; uart_rx:uart_rx_init|baud_cnt[7]    ; uart_rx:uart_rx_init|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.575     ; 3.206      ;
; -2.780 ; uart_rx:uart_rx_init|baud_cnt[7]    ; uart_rx:uart_rx_init|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.575     ; 3.206      ;
; -2.741 ; uart_rx:uart_rx_init|baud_cnt[6]    ; uart_rx:uart_rx_init|rx_flag      ; clk          ; clk         ; 1.000        ; -0.077     ; 3.665      ;
; -2.738 ; uart_rx:uart_rx_init|baud_cnt[7]    ; uart_rx:uart_rx_init|rx_flag      ; clk          ; clk         ; 1.000        ; -0.571     ; 3.168      ;
; -2.670 ; uart_rx:uart_rx_init|baud_cnt[3]    ; uart_rx:uart_rx_init|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.590      ;
; -2.670 ; uart_rx:uart_rx_init|baud_cnt[3]    ; uart_rx:uart_rx_init|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.590      ;
; -2.670 ; uart_rx:uart_rx_init|baud_cnt[3]    ; uart_rx:uart_rx_init|baud_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.590      ;
; -2.670 ; uart_rx:uart_rx_init|baud_cnt[3]    ; uart_rx:uart_rx_init|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.590      ;
; -2.670 ; uart_rx:uart_rx_init|baud_cnt[3]    ; uart_rx:uart_rx_init|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.590      ;
; -2.670 ; uart_rx:uart_rx_init|baud_cnt[3]    ; uart_rx:uart_rx_init|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.590      ;
; -2.670 ; uart_rx:uart_rx_init|baud_cnt[3]    ; uart_rx:uart_rx_init|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.590      ;
; -2.639 ; uart_rx:uart_rx_init|baud_cnt[12]   ; uart_rx:uart_rx_init|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.575     ; 3.065      ;
; -2.639 ; uart_rx:uart_rx_init|baud_cnt[12]   ; uart_rx:uart_rx_init|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.575     ; 3.065      ;
; -2.639 ; uart_rx:uart_rx_init|baud_cnt[12]   ; uart_rx:uart_rx_init|baud_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.575     ; 3.065      ;
; -2.639 ; uart_rx:uart_rx_init|baud_cnt[12]   ; uart_rx:uart_rx_init|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.575     ; 3.065      ;
; -2.639 ; uart_rx:uart_rx_init|baud_cnt[12]   ; uart_rx:uart_rx_init|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.575     ; 3.065      ;
; -2.639 ; uart_rx:uart_rx_init|baud_cnt[12]   ; uart_rx:uart_rx_init|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.575     ; 3.065      ;
; -2.639 ; uart_rx:uart_rx_init|baud_cnt[12]   ; uart_rx:uart_rx_init|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.575     ; 3.065      ;
; -2.630 ; uart_rx:uart_rx_init|baud_cnt[10]   ; uart_rx:uart_rx_init|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.550      ;
; -2.630 ; uart_rx:uart_rx_init|baud_cnt[10]   ; uart_rx:uart_rx_init|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.550      ;
; -2.630 ; uart_rx:uart_rx_init|baud_cnt[10]   ; uart_rx:uart_rx_init|baud_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.550      ;
; -2.630 ; uart_rx:uart_rx_init|baud_cnt[10]   ; uart_rx:uart_rx_init|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.550      ;
; -2.630 ; uart_rx:uart_rx_init|baud_cnt[10]   ; uart_rx:uart_rx_init|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.550      ;
; -2.630 ; uart_rx:uart_rx_init|baud_cnt[10]   ; uart_rx:uart_rx_init|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.550      ;
; -2.630 ; uart_rx:uart_rx_init|baud_cnt[10]   ; uart_rx:uart_rx_init|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.550      ;
; -2.628 ; uart_rx:uart_rx_init|baud_cnt[11]   ; uart_rx:uart_rx_init|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.575     ; 3.054      ;
; -2.628 ; uart_rx:uart_rx_init|baud_cnt[11]   ; uart_rx:uart_rx_init|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.575     ; 3.054      ;
; -2.628 ; uart_rx:uart_rx_init|baud_cnt[11]   ; uart_rx:uart_rx_init|baud_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.575     ; 3.054      ;
; -2.628 ; uart_rx:uart_rx_init|baud_cnt[11]   ; uart_rx:uart_rx_init|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.575     ; 3.054      ;
; -2.628 ; uart_rx:uart_rx_init|baud_cnt[11]   ; uart_rx:uart_rx_init|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.575     ; 3.054      ;
; -2.628 ; uart_rx:uart_rx_init|baud_cnt[11]   ; uart_rx:uart_rx_init|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.575     ; 3.054      ;
; -2.628 ; uart_rx:uart_rx_init|baud_cnt[11]   ; uart_rx:uart_rx_init|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.575     ; 3.054      ;
; -2.628 ; uart_rx:uart_rx_init|baud_cnt[3]    ; uart_rx:uart_rx_init|rx_flag      ; clk          ; clk         ; 1.000        ; -0.077     ; 3.552      ;
; -2.609 ; uart_rx:uart_rx_init|baud_cnt[9]    ; uart_rx:uart_rx_init|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.529      ;
; -2.609 ; uart_rx:uart_rx_init|baud_cnt[9]    ; uart_rx:uart_rx_init|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.529      ;
; -2.609 ; uart_rx:uart_rx_init|baud_cnt[9]    ; uart_rx:uart_rx_init|baud_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.529      ;
; -2.609 ; uart_rx:uart_rx_init|baud_cnt[9]    ; uart_rx:uart_rx_init|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.529      ;
; -2.609 ; uart_rx:uart_rx_init|baud_cnt[9]    ; uart_rx:uart_rx_init|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.529      ;
; -2.609 ; uart_rx:uart_rx_init|baud_cnt[9]    ; uart_rx:uart_rx_init|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.529      ;
; -2.609 ; uart_rx:uart_rx_init|baud_cnt[9]    ; uart_rx:uart_rx_init|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.529      ;
; -2.597 ; uart_rx:uart_rx_init|baud_cnt[12]   ; uart_rx:uart_rx_init|rx_flag      ; clk          ; clk         ; 1.000        ; -0.571     ; 3.027      ;
; -2.588 ; uart_rx:uart_rx_init|baud_cnt[10]   ; uart_rx:uart_rx_init|rx_flag      ; clk          ; clk         ; 1.000        ; -0.077     ; 3.512      ;
; -2.586 ; uart_rx:uart_rx_init|baud_cnt[11]   ; uart_rx:uart_rx_init|rx_flag      ; clk          ; clk         ; 1.000        ; -0.571     ; 3.016      ;
; -2.567 ; uart_rx:uart_rx_init|baud_cnt[9]    ; uart_rx:uart_rx_init|rx_flag      ; clk          ; clk         ; 1.000        ; -0.077     ; 3.491      ;
; -2.519 ; uart_rx:uart_rx_init|baud_cnt[4]    ; uart_rx:uart_rx_init|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.439      ;
; -2.519 ; uart_rx:uart_rx_init|baud_cnt[4]    ; uart_rx:uart_rx_init|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.439      ;
; -2.519 ; uart_rx:uart_rx_init|baud_cnt[4]    ; uart_rx:uart_rx_init|baud_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.439      ;
; -2.519 ; uart_rx:uart_rx_init|baud_cnt[4]    ; uart_rx:uart_rx_init|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.439      ;
; -2.519 ; uart_rx:uart_rx_init|baud_cnt[4]    ; uart_rx:uart_rx_init|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.439      ;
; -2.519 ; uart_rx:uart_rx_init|baud_cnt[4]    ; uart_rx:uart_rx_init|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.439      ;
; -2.519 ; uart_rx:uart_rx_init|baud_cnt[4]    ; uart_rx:uart_rx_init|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.439      ;
; -2.477 ; uart_rx:uart_rx_init|baud_cnt[4]    ; uart_rx:uart_rx_init|rx_flag      ; clk          ; clk         ; 1.000        ; -0.077     ; 3.401      ;
; -2.435 ; uart_rx:uart_rx_init|bit_cnt[1]     ; uart_rx:uart_rx_init|rx_data[7]   ; clk          ; clk         ; 1.000        ; -0.080     ; 3.356      ;
; -2.435 ; uart_rx:uart_rx_init|bit_cnt[1]     ; uart_rx:uart_rx_init|rx_data[6]   ; clk          ; clk         ; 1.000        ; -0.080     ; 3.356      ;
; -2.435 ; uart_rx:uart_rx_init|bit_cnt[1]     ; uart_rx:uart_rx_init|rx_data[5]   ; clk          ; clk         ; 1.000        ; -0.080     ; 3.356      ;
; -2.435 ; uart_rx:uart_rx_init|bit_cnt[1]     ; uart_rx:uart_rx_init|rx_data[4]   ; clk          ; clk         ; 1.000        ; -0.080     ; 3.356      ;
; -2.435 ; uart_rx:uart_rx_init|bit_cnt[1]     ; uart_rx:uart_rx_init|rx_data[3]   ; clk          ; clk         ; 1.000        ; -0.080     ; 3.356      ;
; -2.435 ; uart_rx:uart_rx_init|bit_cnt[1]     ; uart_rx:uart_rx_init|rx_data[2]   ; clk          ; clk         ; 1.000        ; -0.080     ; 3.356      ;
; -2.435 ; uart_rx:uart_rx_init|bit_cnt[1]     ; uart_rx:uart_rx_init|rx_data[1]   ; clk          ; clk         ; 1.000        ; -0.080     ; 3.356      ;
; -2.435 ; uart_rx:uart_rx_init|bit_cnt[1]     ; uart_rx:uart_rx_init|rx_data[0]   ; clk          ; clk         ; 1.000        ; -0.080     ; 3.356      ;
; -2.420 ; uart_rx:uart_rx_init|baud_cnt[2]    ; uart_rx:uart_rx_init|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.340      ;
; -2.420 ; uart_rx:uart_rx_init|baud_cnt[2]    ; uart_rx:uart_rx_init|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.340      ;
; -2.420 ; uart_rx:uart_rx_init|baud_cnt[2]    ; uart_rx:uart_rx_init|baud_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.340      ;
; -2.420 ; uart_rx:uart_rx_init|baud_cnt[2]    ; uart_rx:uart_rx_init|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.340      ;
; -2.420 ; uart_rx:uart_rx_init|baud_cnt[2]    ; uart_rx:uart_rx_init|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.340      ;
; -2.420 ; uart_rx:uart_rx_init|baud_cnt[2]    ; uart_rx:uart_rx_init|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.340      ;
; -2.420 ; uart_rx:uart_rx_init|baud_cnt[2]    ; uart_rx:uart_rx_init|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.340      ;
; -2.420 ; uart_rx:uart_rx_init|baud_cnt[8]    ; uart_rx:uart_rx_init|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.340      ;
; -2.420 ; uart_rx:uart_rx_init|baud_cnt[8]    ; uart_rx:uart_rx_init|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.340      ;
; -2.420 ; uart_rx:uart_rx_init|baud_cnt[8]    ; uart_rx:uart_rx_init|baud_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.340      ;
; -2.420 ; uart_rx:uart_rx_init|baud_cnt[8]    ; uart_rx:uart_rx_init|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.340      ;
; -2.420 ; uart_rx:uart_rx_init|baud_cnt[8]    ; uart_rx:uart_rx_init|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.340      ;
; -2.420 ; uart_rx:uart_rx_init|baud_cnt[8]    ; uart_rx:uart_rx_init|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.340      ;
; -2.420 ; uart_rx:uart_rx_init|baud_cnt[8]    ; uart_rx:uart_rx_init|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.340      ;
; -2.404 ; uart_tx:uart_tx_init|tx_data_reg[5] ; uart_tx:uart_tx_init|rs232_tx     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.324      ;
; -2.378 ; uart_rx:uart_rx_init|baud_cnt[2]    ; uart_rx:uart_rx_init|rx_flag      ; clk          ; clk         ; 1.000        ; -0.077     ; 3.302      ;
; -2.378 ; uart_rx:uart_rx_init|baud_cnt[8]    ; uart_rx:uart_rx_init|rx_flag      ; clk          ; clk         ; 1.000        ; -0.077     ; 3.302      ;
; -2.377 ; uart_rx:uart_rx_init|baud_cnt[5]    ; uart_rx:uart_rx_init|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.575     ; 2.803      ;
; -2.377 ; uart_rx:uart_rx_init|baud_cnt[5]    ; uart_rx:uart_rx_init|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.575     ; 2.803      ;
; -2.377 ; uart_rx:uart_rx_init|baud_cnt[5]    ; uart_rx:uart_rx_init|baud_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.575     ; 2.803      ;
; -2.377 ; uart_rx:uart_rx_init|baud_cnt[5]    ; uart_rx:uart_rx_init|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.575     ; 2.803      ;
; -2.377 ; uart_rx:uart_rx_init|baud_cnt[5]    ; uart_rx:uart_rx_init|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.575     ; 2.803      ;
; -2.377 ; uart_rx:uart_rx_init|baud_cnt[5]    ; uart_rx:uart_rx_init|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.575     ; 2.803      ;
; -2.377 ; uart_rx:uart_rx_init|baud_cnt[5]    ; uart_rx:uart_rx_init|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.575     ; 2.803      ;
; -2.346 ; uart_tx:uart_tx_init|bit_cnt[0]     ; uart_tx:uart_tx_init|rs232_tx     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.266      ;
; -2.335 ; uart_rx:uart_rx_init|baud_cnt[5]    ; uart_rx:uart_rx_init|rx_flag      ; clk          ; clk         ; 1.000        ; -0.571     ; 2.765      ;
; -2.309 ; uart_rx:uart_rx_init|baud_cnt[6]    ; uart_rx:uart_rx_init|baud_cnt[12] ; clk          ; clk         ; 1.000        ; 0.393      ; 3.703      ;
; -2.309 ; uart_rx:uart_rx_init|baud_cnt[6]    ; uart_rx:uart_rx_init|baud_cnt[7]  ; clk          ; clk         ; 1.000        ; 0.393      ; 3.703      ;
+--------+-------------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                     ;
+-------+-------------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.453 ; uart_tx:uart_tx_init|tx_flag        ; uart_tx:uart_tx_init|tx_flag      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; uart_rx:uart_rx_init|rx_flag        ; uart_rx:uart_rx_init|rx_flag      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.465 ; uart_tx:uart_tx_init|bit_cnt[3]     ; uart_tx:uart_tx_init|bit_cnt[3]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.466 ; uart_rx:uart_rx_init|bit_cnt[3]     ; uart_rx:uart_rx_init|bit_cnt[3]   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.758      ;
; 0.470 ; uart_tx:uart_tx_init|baud_cnt[12]   ; uart_tx:uart_tx_init|baud_cnt[12] ; clk          ; clk         ; 0.000        ; 0.100      ; 0.782      ;
; 0.623 ; uart_tx:uart_tx_init|baud_cnt[1]    ; uart_tx:uart_tx_init|baud_cnt[2]  ; clk          ; clk         ; 0.000        ; 0.574      ; 1.409      ;
; 0.624 ; uart_tx:uart_tx_init|baud_cnt[11]   ; uart_tx:uart_tx_init|baud_cnt[12] ; clk          ; clk         ; 0.000        ; 0.574      ; 1.410      ;
; 0.625 ; uart_tx:uart_tx_init|tx_data_reg[0] ; uart_tx:uart_tx_init|rs232_tx     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.918      ;
; 0.641 ; uart_tx:uart_tx_init|tx_flag        ; uart_tx:uart_tx_init|baud_cnt[2]  ; clk          ; clk         ; 0.000        ; 0.574      ; 1.427      ;
; 0.643 ; uart_tx:uart_tx_init|baud_cnt[10]   ; uart_tx:uart_tx_init|baud_cnt[12] ; clk          ; clk         ; 0.000        ; 0.574      ; 1.429      ;
; 0.653 ; uart_tx:uart_tx_init|bit_cnt[3]     ; uart_tx:uart_tx_init|bit_cnt[0]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.946      ;
; 0.693 ; uart_rx:uart_rx_init|bit_cnt[3]     ; uart_rx:uart_rx_init|bit_cnt[0]   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.985      ;
; 0.725 ; uart_rx:uart_rx_init|rx_data[0]     ; uart_rx:uart_rx_init|rx_data[1]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.017      ;
; 0.725 ; uart_rx:uart_rx_init|baud_cnt[11]   ; uart_rx:uart_rx_init|baud_cnt[11] ; clk          ; clk         ; 0.000        ; 0.101      ; 1.038      ;
; 0.725 ; uart_rx:uart_rx_init|rx_r1          ; uart_rx:uart_rx_init|rx_r2        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.017      ;
; 0.727 ; uart_rx:uart_rx_init|baud_cnt[12]   ; uart_rx:uart_rx_init|baud_cnt[12] ; clk          ; clk         ; 0.000        ; 0.101      ; 1.040      ;
; 0.736 ; uart_rx:uart_rx_init|baud_cnt[9]    ; uart_rx:uart_rx_init|baud_cnt[11] ; clk          ; clk         ; 0.000        ; 0.575      ; 1.523      ;
; 0.737 ; uart_rx:uart_rx_init|baud_cnt[3]    ; uart_rx:uart_rx_init|baud_cnt[5]  ; clk          ; clk         ; 0.000        ; 0.575      ; 1.524      ;
; 0.744 ; uart_rx:uart_rx_init|baud_cnt[5]    ; uart_rx:uart_rx_init|baud_cnt[5]  ; clk          ; clk         ; 0.000        ; 0.101      ; 1.057      ;
; 0.745 ; uart_rx:uart_rx_init|baud_cnt[3]    ; uart_rx:uart_rx_init|baud_cnt[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; uart_rx:uart_rx_init|baud_cnt[9]    ; uart_rx:uart_rx_init|baud_cnt[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; uart_rx:uart_rx_init|baud_cnt[9]    ; uart_rx:uart_rx_init|baud_cnt[12] ; clk          ; clk         ; 0.000        ; 0.575      ; 1.532      ;
; 0.746 ; uart_tx:uart_tx_init|baud_cnt[2]    ; uart_tx:uart_tx_init|baud_cnt[2]  ; clk          ; clk         ; 0.000        ; 0.100      ; 1.058      ;
; 0.747 ; uart_tx:uart_tx_init|baud_cnt[4]    ; uart_tx:uart_tx_init|baud_cnt[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; uart_tx:uart_tx_init|baud_cnt[5]    ; uart_tx:uart_tx_init|baud_cnt[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; uart_tx:uart_tx_init|baud_cnt[7]    ; uart_tx:uart_tx_init|baud_cnt[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; uart_rx:uart_rx_init|baud_cnt[2]    ; uart_rx:uart_rx_init|baud_cnt[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.749 ; uart_tx:uart_tx_init|baud_cnt[6]    ; uart_tx:uart_tx_init|baud_cnt[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.042      ;
; 0.754 ; uart_rx:uart_rx_init|baud_cnt[2]    ; uart_rx:uart_rx_init|baud_cnt[5]  ; clk          ; clk         ; 0.000        ; 0.575      ; 1.541      ;
; 0.757 ; uart_rx:uart_rx_init|bit_cnt[2]     ; uart_rx:uart_rx_init|bit_cnt[2]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.049      ;
; 0.761 ; uart_tx:uart_tx_init|baud_cnt[1]    ; uart_tx:uart_tx_init|baud_cnt[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; uart_tx:uart_tx_init|baud_cnt[3]    ; uart_tx:uart_tx_init|baud_cnt[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; uart_tx:uart_tx_init|baud_cnt[9]    ; uart_tx:uart_tx_init|baud_cnt[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; uart_tx:uart_tx_init|baud_cnt[11]   ; uart_tx:uart_tx_init|baud_cnt[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; uart_rx:uart_rx_init|baud_cnt[0]    ; uart_rx:uart_rx_init|baud_cnt[0]  ; clk          ; clk         ; 0.000        ; 0.101      ; 1.075      ;
; 0.764 ; uart_tx:uart_tx_init|baud_cnt[9]    ; uart_tx:uart_tx_init|baud_cnt[12] ; clk          ; clk         ; 0.000        ; 0.574      ; 1.550      ;
; 0.766 ; uart_tx:uart_tx_init|baud_cnt[8]    ; uart_tx:uart_tx_init|baud_cnt[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; uart_tx:uart_tx_init|baud_cnt[10]   ; uart_tx:uart_tx_init|baud_cnt[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.773 ; uart_rx:uart_rx_init|rx_flag        ; uart_rx:uart_rx_init|baud_cnt[0]  ; clk          ; clk         ; 0.000        ; 0.571      ; 1.556      ;
; 0.781 ; uart_tx:uart_tx_init|bit_cnt[2]     ; uart_tx:uart_tx_init|bit_cnt[2]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.074      ;
; 0.782 ; uart_tx:uart_tx_init|tx_flag        ; uart_tx:uart_tx_init|baud_cnt[0]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.075      ;
; 0.783 ; uart_tx:uart_tx_init|baud_cnt[8]    ; uart_tx:uart_tx_init|baud_cnt[12] ; clk          ; clk         ; 0.000        ; 0.574      ; 1.569      ;
; 0.804 ; uart_tx:uart_tx_init|bit_cnt[1]     ; uart_tx:uart_tx_init|bit_cnt[1]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.097      ;
; 0.807 ; uart_rx:uart_rx_init|baud_cnt[10]   ; uart_rx:uart_rx_init|baud_cnt[11] ; clk          ; clk         ; 0.000        ; 0.575      ; 1.594      ;
; 0.814 ; uart_rx:uart_rx_init|baud_cnt[4]    ; uart_rx:uart_rx_init|baud_cnt[5]  ; clk          ; clk         ; 0.000        ; 0.575      ; 1.601      ;
; 0.818 ; uart_tx:uart_tx_init|baud_cnt[0]    ; uart_tx:uart_tx_init|baud_cnt[2]  ; clk          ; clk         ; 0.000        ; 0.574      ; 1.604      ;
; 0.822 ; uart_rx:uart_rx_init|baud_cnt[6]    ; uart_rx:uart_rx_init|baud_cnt[7]  ; clk          ; clk         ; 0.000        ; 0.575      ; 1.609      ;
; 0.839 ; uart_rx:uart_rx_init|bit_flag       ; uart_rx:uart_rx_init|bit_cnt[3]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.131      ;
; 0.839 ; uart_rx:uart_rx_init|bit_flag       ; uart_rx:uart_rx_init|bit_cnt[0]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.131      ;
; 0.845 ; uart_tx:uart_tx_init|bit_cnt[3]     ; uart_tx:uart_tx_init|rs232_tx     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.138      ;
; 0.846 ; uart_rx:uart_rx_init|baud_cnt[10]   ; uart_rx:uart_rx_init|baud_cnt[12] ; clk          ; clk         ; 0.000        ; 0.575      ; 1.633      ;
; 0.852 ; uart_rx:uart_rx_init|rx_data[1]     ; uart_rx:uart_rx_init|rx_data[2]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.144      ;
; 0.877 ; uart_rx:uart_rx_init|baud_cnt[3]    ; uart_rx:uart_rx_init|baud_cnt[7]  ; clk          ; clk         ; 0.000        ; 0.575      ; 1.664      ;
; 0.888 ; uart_tx:uart_tx_init|baud_cnt[7]    ; uart_tx:uart_tx_init|baud_cnt[12] ; clk          ; clk         ; 0.000        ; 0.574      ; 1.674      ;
; 0.894 ; uart_rx:uart_rx_init|baud_cnt[2]    ; uart_rx:uart_rx_init|baud_cnt[7]  ; clk          ; clk         ; 0.000        ; 0.575      ; 1.681      ;
; 0.906 ; uart_rx:uart_rx_init|rx_data[3]     ; uart_rx:uart_rx_init|rx_data[4]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.198      ;
; 0.906 ; uart_tx:uart_tx_init|baud_cnt[6]    ; uart_tx:uart_tx_init|baud_cnt[12] ; clk          ; clk         ; 0.000        ; 0.574      ; 1.692      ;
; 0.908 ; uart_rx:uart_rx_init|rx_r2          ; uart_rx:uart_rx_init|rx_data[0]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.200      ;
; 0.913 ; uart_rx:uart_rx_init|rx_data[6]     ; uart_rx:uart_rx_init|rx_data[7]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.205      ;
; 0.924 ; uart_tx:uart_tx_init|bit_cnt[2]     ; uart_tx:uart_tx_init|rs232_tx     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.217      ;
; 0.943 ; uart_rx:uart_rx_init|baud_cnt[8]    ; uart_rx:uart_rx_init|baud_cnt[11] ; clk          ; clk         ; 0.000        ; 0.575      ; 1.730      ;
; 0.945 ; uart_rx:uart_rx_init|baud_cnt[7]    ; uart_rx:uart_rx_init|baud_cnt[7]  ; clk          ; clk         ; 0.000        ; 0.101      ; 1.258      ;
; 0.950 ; uart_rx:uart_rx_init|baud_cnt[1]    ; uart_rx:uart_rx_init|baud_cnt[1]  ; clk          ; clk         ; 0.000        ; 0.101      ; 1.263      ;
; 0.954 ; uart_rx:uart_rx_init|baud_cnt[4]    ; uart_rx:uart_rx_init|baud_cnt[7]  ; clk          ; clk         ; 0.000        ; 0.575      ; 1.741      ;
; 0.959 ; uart_rx:uart_rx_init|baud_cnt[8]    ; uart_rx:uart_rx_init|baud_cnt[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.252      ;
; 0.960 ; uart_tx:uart_tx_init|baud_cnt[0]    ; uart_tx:uart_tx_init|baud_cnt[0]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.253      ;
; 0.963 ; uart_rx:uart_rx_init|bit_cnt[1]     ; uart_rx:uart_rx_init|bit_cnt[1]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.255      ;
; 0.964 ; uart_rx:uart_rx_init|rx_r2          ; uart_rx:uart_rx_init|rx_r3        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.256      ;
; 0.966 ; uart_rx:uart_rx_init|po_flag        ; uart_tx:uart_tx_init|tx_flag      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.259      ;
; 0.969 ; uart_rx:uart_rx_init|baud_cnt[6]    ; uart_rx:uart_rx_init|baud_cnt[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.262      ;
; 0.970 ; uart_rx:uart_rx_init|baud_cnt[4]    ; uart_rx:uart_rx_init|baud_cnt[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.263      ;
; 0.970 ; uart_rx:uart_rx_init|baud_cnt[10]   ; uart_rx:uart_rx_init|baud_cnt[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.263      ;
; 0.974 ; uart_rx:uart_rx_init|bit_cnt[0]     ; uart_rx:uart_rx_init|bit_cnt[3]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.266      ;
; 0.974 ; uart_rx:uart_rx_init|bit_cnt[0]     ; uart_rx:uart_rx_init|bit_cnt[0]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.266      ;
; 0.975 ; uart_rx:uart_rx_init|baud_cnt[8]    ; uart_rx:uart_rx_init|baud_cnt[12] ; clk          ; clk         ; 0.000        ; 0.575      ; 1.762      ;
; 1.011 ; uart_tx:uart_tx_init|bit_flag       ; uart_tx:uart_tx_init|bit_cnt[3]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.304      ;
; 1.015 ; uart_tx:uart_tx_init|bit_flag       ; uart_tx:uart_tx_init|bit_cnt[0]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.308      ;
; 1.028 ; uart_tx:uart_tx_init|baud_cnt[5]    ; uart_tx:uart_tx_init|baud_cnt[12] ; clk          ; clk         ; 0.000        ; 0.574      ; 1.814      ;
; 1.044 ; uart_tx:uart_tx_init|baud_cnt[4]    ; uart_tx:uart_tx_init|baud_cnt[12] ; clk          ; clk         ; 0.000        ; 0.574      ; 1.830      ;
; 1.079 ; uart_rx:uart_rx_init|baud_cnt[11]   ; uart_rx:uart_rx_init|baud_cnt[12] ; clk          ; clk         ; 0.000        ; 0.101      ; 1.392      ;
; 1.099 ; uart_rx:uart_rx_init|baud_cnt[9]    ; uart_rx:uart_rx_init|baud_cnt[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.392      ;
; 1.100 ; uart_rx:uart_rx_init|rx_flag        ; uart_rx:uart_rx_init|baud_cnt[1]  ; clk          ; clk         ; 0.000        ; 0.571      ; 1.883      ;
; 1.100 ; uart_rx:uart_rx_init|baud_cnt[3]    ; uart_rx:uart_rx_init|baud_cnt[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.393      ;
; 1.101 ; uart_tx:uart_tx_init|baud_cnt[5]    ; uart_tx:uart_tx_init|baud_cnt[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.394      ;
; 1.101 ; uart_tx:uart_tx_init|baud_cnt[7]    ; uart_tx:uart_tx_init|baud_cnt[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.394      ;
; 1.102 ; uart_rx:uart_rx_init|baud_cnt[6]    ; uart_rx:uart_rx_init|baud_cnt[11] ; clk          ; clk         ; 0.000        ; 0.575      ; 1.889      ;
; 1.104 ; uart_rx:uart_rx_init|baud_cnt[0]    ; uart_rx:uart_rx_init|baud_cnt[1]  ; clk          ; clk         ; 0.000        ; 0.101      ; 1.417      ;
; 1.108 ; uart_rx:uart_rx_init|baud_cnt[2]    ; uart_rx:uart_rx_init|baud_cnt[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.401      ;
; 1.108 ; uart_tx:uart_tx_init|baud_cnt[4]    ; uart_tx:uart_tx_init|baud_cnt[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.401      ;
; 1.110 ; uart_tx:uart_tx_init|baud_cnt[6]    ; uart_tx:uart_tx_init|baud_cnt[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.403      ;
; 1.117 ; uart_tx:uart_tx_init|baud_cnt[3]    ; uart_tx:uart_tx_init|baud_cnt[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; uart_tx:uart_tx_init|baud_cnt[9]    ; uart_tx:uart_tx_init|baud_cnt[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; uart_rx:uart_rx_init|baud_cnt[2]    ; uart_rx:uart_rx_init|baud_cnt[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; uart_tx:uart_tx_init|baud_cnt[4]    ; uart_tx:uart_tx_init|baud_cnt[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.119 ; uart_tx:uart_tx_init|baud_cnt[6]    ; uart_tx:uart_tx_init|baud_cnt[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.412      ;
; 1.125 ; uart_tx:uart_tx_init|tx_flag        ; uart_tx:uart_tx_init|baud_cnt[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; uart_rx:uart_rx_init|baud_cnt[6]    ; uart_rx:uart_rx_init|baud_cnt[12] ; clk          ; clk         ; 0.000        ; 0.575      ; 1.912      ;
; 1.127 ; uart_tx:uart_tx_init|baud_cnt[8]    ; uart_tx:uart_tx_init|baud_cnt[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; uart_tx:uart_tx_init|baud_cnt[10]   ; uart_tx:uart_tx_init|baud_cnt[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.420      ;
; 1.131 ; uart_rx:uart_rx_init|rx_data[2]     ; uart_rx:uart_rx_init|rx_data[3]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.423      ;
+-------+-------------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 280.43 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.566 ; -107.769          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.402 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -90.733                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                    ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -2.566 ; uart_rx:uart_rx_init|baud_cnt[7]  ; uart_rx:uart_rx_init|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.540     ; 3.028      ;
; -2.566 ; uart_rx:uart_rx_init|baud_cnt[7]  ; uart_rx:uart_rx_init|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.540     ; 3.028      ;
; -2.566 ; uart_rx:uart_rx_init|baud_cnt[7]  ; uart_rx:uart_rx_init|baud_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.540     ; 3.028      ;
; -2.566 ; uart_rx:uart_rx_init|baud_cnt[7]  ; uart_rx:uart_rx_init|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.540     ; 3.028      ;
; -2.566 ; uart_rx:uart_rx_init|baud_cnt[7]  ; uart_rx:uart_rx_init|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.540     ; 3.028      ;
; -2.566 ; uart_rx:uart_rx_init|baud_cnt[7]  ; uart_rx:uart_rx_init|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.540     ; 3.028      ;
; -2.566 ; uart_rx:uart_rx_init|baud_cnt[7]  ; uart_rx:uart_rx_init|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.540     ; 3.028      ;
; -2.543 ; uart_rx:uart_rx_init|baud_cnt[6]  ; uart_rx:uart_rx_init|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.473      ;
; -2.543 ; uart_rx:uart_rx_init|baud_cnt[6]  ; uart_rx:uart_rx_init|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.473      ;
; -2.543 ; uart_rx:uart_rx_init|baud_cnt[6]  ; uart_rx:uart_rx_init|baud_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.473      ;
; -2.543 ; uart_rx:uart_rx_init|baud_cnt[6]  ; uart_rx:uart_rx_init|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.473      ;
; -2.543 ; uart_rx:uart_rx_init|baud_cnt[6]  ; uart_rx:uart_rx_init|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.473      ;
; -2.543 ; uart_rx:uart_rx_init|baud_cnt[6]  ; uart_rx:uart_rx_init|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.473      ;
; -2.543 ; uart_rx:uart_rx_init|baud_cnt[6]  ; uart_rx:uart_rx_init|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.473      ;
; -2.527 ; uart_rx:uart_rx_init|baud_cnt[7]  ; uart_rx:uart_rx_init|rx_flag      ; clk          ; clk         ; 1.000        ; -0.536     ; 2.993      ;
; -2.504 ; uart_rx:uart_rx_init|baud_cnt[6]  ; uart_rx:uart_rx_init|rx_flag      ; clk          ; clk         ; 1.000        ; -0.068     ; 3.438      ;
; -2.473 ; uart_rx:uart_rx_init|baud_cnt[3]  ; uart_rx:uart_rx_init|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.403      ;
; -2.473 ; uart_rx:uart_rx_init|baud_cnt[3]  ; uart_rx:uart_rx_init|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.403      ;
; -2.473 ; uart_rx:uart_rx_init|baud_cnt[3]  ; uart_rx:uart_rx_init|baud_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.403      ;
; -2.473 ; uart_rx:uart_rx_init|baud_cnt[3]  ; uart_rx:uart_rx_init|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.403      ;
; -2.473 ; uart_rx:uart_rx_init|baud_cnt[3]  ; uart_rx:uart_rx_init|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.403      ;
; -2.473 ; uart_rx:uart_rx_init|baud_cnt[3]  ; uart_rx:uart_rx_init|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.403      ;
; -2.473 ; uart_rx:uart_rx_init|baud_cnt[3]  ; uart_rx:uart_rx_init|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.403      ;
; -2.434 ; uart_rx:uart_rx_init|baud_cnt[3]  ; uart_rx:uart_rx_init|rx_flag      ; clk          ; clk         ; 1.000        ; -0.068     ; 3.368      ;
; -2.414 ; uart_rx:uart_rx_init|baud_cnt[12] ; uart_rx:uart_rx_init|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.540     ; 2.876      ;
; -2.414 ; uart_rx:uart_rx_init|baud_cnt[12] ; uart_rx:uart_rx_init|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.540     ; 2.876      ;
; -2.414 ; uart_rx:uart_rx_init|baud_cnt[12] ; uart_rx:uart_rx_init|baud_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.540     ; 2.876      ;
; -2.414 ; uart_rx:uart_rx_init|baud_cnt[12] ; uart_rx:uart_rx_init|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.540     ; 2.876      ;
; -2.414 ; uart_rx:uart_rx_init|baud_cnt[12] ; uart_rx:uart_rx_init|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.540     ; 2.876      ;
; -2.414 ; uart_rx:uart_rx_init|baud_cnt[12] ; uart_rx:uart_rx_init|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.540     ; 2.876      ;
; -2.414 ; uart_rx:uart_rx_init|baud_cnt[12] ; uart_rx:uart_rx_init|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.540     ; 2.876      ;
; -2.405 ; uart_rx:uart_rx_init|baud_cnt[11] ; uart_rx:uart_rx_init|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.540     ; 2.867      ;
; -2.405 ; uart_rx:uart_rx_init|baud_cnt[11] ; uart_rx:uart_rx_init|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.540     ; 2.867      ;
; -2.405 ; uart_rx:uart_rx_init|baud_cnt[11] ; uart_rx:uart_rx_init|baud_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.540     ; 2.867      ;
; -2.405 ; uart_rx:uart_rx_init|baud_cnt[11] ; uart_rx:uart_rx_init|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.540     ; 2.867      ;
; -2.405 ; uart_rx:uart_rx_init|baud_cnt[11] ; uart_rx:uart_rx_init|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.540     ; 2.867      ;
; -2.405 ; uart_rx:uart_rx_init|baud_cnt[11] ; uart_rx:uart_rx_init|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.540     ; 2.867      ;
; -2.405 ; uart_rx:uart_rx_init|baud_cnt[11] ; uart_rx:uart_rx_init|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.540     ; 2.867      ;
; -2.400 ; uart_rx:uart_rx_init|baud_cnt[10] ; uart_rx:uart_rx_init|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.330      ;
; -2.400 ; uart_rx:uart_rx_init|baud_cnt[10] ; uart_rx:uart_rx_init|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.330      ;
; -2.400 ; uart_rx:uart_rx_init|baud_cnt[10] ; uart_rx:uart_rx_init|baud_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.330      ;
; -2.400 ; uart_rx:uart_rx_init|baud_cnt[10] ; uart_rx:uart_rx_init|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.330      ;
; -2.400 ; uart_rx:uart_rx_init|baud_cnt[10] ; uart_rx:uart_rx_init|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.330      ;
; -2.400 ; uart_rx:uart_rx_init|baud_cnt[10] ; uart_rx:uart_rx_init|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.330      ;
; -2.400 ; uart_rx:uart_rx_init|baud_cnt[10] ; uart_rx:uart_rx_init|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.330      ;
; -2.382 ; uart_rx:uart_rx_init|baud_cnt[9]  ; uart_rx:uart_rx_init|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.312      ;
; -2.382 ; uart_rx:uart_rx_init|baud_cnt[9]  ; uart_rx:uart_rx_init|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.312      ;
; -2.382 ; uart_rx:uart_rx_init|baud_cnt[9]  ; uart_rx:uart_rx_init|baud_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.312      ;
; -2.382 ; uart_rx:uart_rx_init|baud_cnt[9]  ; uart_rx:uart_rx_init|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.312      ;
; -2.382 ; uart_rx:uart_rx_init|baud_cnt[9]  ; uart_rx:uart_rx_init|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.312      ;
; -2.382 ; uart_rx:uart_rx_init|baud_cnt[9]  ; uart_rx:uart_rx_init|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.312      ;
; -2.382 ; uart_rx:uart_rx_init|baud_cnt[9]  ; uart_rx:uart_rx_init|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.312      ;
; -2.375 ; uart_rx:uart_rx_init|baud_cnt[12] ; uart_rx:uart_rx_init|rx_flag      ; clk          ; clk         ; 1.000        ; -0.536     ; 2.841      ;
; -2.366 ; uart_rx:uart_rx_init|baud_cnt[11] ; uart_rx:uart_rx_init|rx_flag      ; clk          ; clk         ; 1.000        ; -0.536     ; 2.832      ;
; -2.361 ; uart_rx:uart_rx_init|baud_cnt[10] ; uart_rx:uart_rx_init|rx_flag      ; clk          ; clk         ; 1.000        ; -0.068     ; 3.295      ;
; -2.343 ; uart_rx:uart_rx_init|baud_cnt[9]  ; uart_rx:uart_rx_init|rx_flag      ; clk          ; clk         ; 1.000        ; -0.068     ; 3.277      ;
; -2.327 ; uart_rx:uart_rx_init|baud_cnt[4]  ; uart_rx:uart_rx_init|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.257      ;
; -2.327 ; uart_rx:uart_rx_init|baud_cnt[4]  ; uart_rx:uart_rx_init|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.257      ;
; -2.327 ; uart_rx:uart_rx_init|baud_cnt[4]  ; uart_rx:uart_rx_init|baud_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.257      ;
; -2.327 ; uart_rx:uart_rx_init|baud_cnt[4]  ; uart_rx:uart_rx_init|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.257      ;
; -2.327 ; uart_rx:uart_rx_init|baud_cnt[4]  ; uart_rx:uart_rx_init|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.257      ;
; -2.327 ; uart_rx:uart_rx_init|baud_cnt[4]  ; uart_rx:uart_rx_init|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.257      ;
; -2.327 ; uart_rx:uart_rx_init|baud_cnt[4]  ; uart_rx:uart_rx_init|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.257      ;
; -2.288 ; uart_rx:uart_rx_init|baud_cnt[4]  ; uart_rx:uart_rx_init|rx_flag      ; clk          ; clk         ; 1.000        ; -0.068     ; 3.222      ;
; -2.224 ; uart_rx:uart_rx_init|baud_cnt[8]  ; uart_rx:uart_rx_init|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.154      ;
; -2.224 ; uart_rx:uart_rx_init|baud_cnt[8]  ; uart_rx:uart_rx_init|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.154      ;
; -2.224 ; uart_rx:uart_rx_init|baud_cnt[8]  ; uart_rx:uart_rx_init|baud_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.154      ;
; -2.224 ; uart_rx:uart_rx_init|baud_cnt[8]  ; uart_rx:uart_rx_init|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.154      ;
; -2.224 ; uart_rx:uart_rx_init|baud_cnt[8]  ; uart_rx:uart_rx_init|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.154      ;
; -2.224 ; uart_rx:uart_rx_init|baud_cnt[8]  ; uart_rx:uart_rx_init|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.154      ;
; -2.224 ; uart_rx:uart_rx_init|baud_cnt[8]  ; uart_rx:uart_rx_init|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.154      ;
; -2.221 ; uart_rx:uart_rx_init|baud_cnt[2]  ; uart_rx:uart_rx_init|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.151      ;
; -2.221 ; uart_rx:uart_rx_init|baud_cnt[2]  ; uart_rx:uart_rx_init|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.151      ;
; -2.221 ; uart_rx:uart_rx_init|baud_cnt[2]  ; uart_rx:uart_rx_init|baud_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.151      ;
; -2.221 ; uart_rx:uart_rx_init|baud_cnt[2]  ; uart_rx:uart_rx_init|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.151      ;
; -2.221 ; uart_rx:uart_rx_init|baud_cnt[2]  ; uart_rx:uart_rx_init|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.151      ;
; -2.221 ; uart_rx:uart_rx_init|baud_cnt[2]  ; uart_rx:uart_rx_init|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.151      ;
; -2.221 ; uart_rx:uart_rx_init|baud_cnt[2]  ; uart_rx:uart_rx_init|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.151      ;
; -2.217 ; uart_rx:uart_rx_init|baud_cnt[5]  ; uart_rx:uart_rx_init|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.540     ; 2.679      ;
; -2.217 ; uart_rx:uart_rx_init|baud_cnt[5]  ; uart_rx:uart_rx_init|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.540     ; 2.679      ;
; -2.217 ; uart_rx:uart_rx_init|baud_cnt[5]  ; uart_rx:uart_rx_init|baud_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.540     ; 2.679      ;
; -2.217 ; uart_rx:uart_rx_init|baud_cnt[5]  ; uart_rx:uart_rx_init|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.540     ; 2.679      ;
; -2.217 ; uart_rx:uart_rx_init|baud_cnt[5]  ; uart_rx:uart_rx_init|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.540     ; 2.679      ;
; -2.217 ; uart_rx:uart_rx_init|baud_cnt[5]  ; uart_rx:uart_rx_init|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.540     ; 2.679      ;
; -2.217 ; uart_rx:uart_rx_init|baud_cnt[5]  ; uart_rx:uart_rx_init|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.540     ; 2.679      ;
; -2.216 ; uart_rx:uart_rx_init|bit_cnt[1]   ; uart_rx:uart_rx_init|rx_data[7]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.146      ;
; -2.216 ; uart_rx:uart_rx_init|bit_cnt[1]   ; uart_rx:uart_rx_init|rx_data[6]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.146      ;
; -2.216 ; uart_rx:uart_rx_init|bit_cnt[1]   ; uart_rx:uart_rx_init|rx_data[5]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.146      ;
; -2.216 ; uart_rx:uart_rx_init|bit_cnt[1]   ; uart_rx:uart_rx_init|rx_data[4]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.146      ;
; -2.216 ; uart_rx:uart_rx_init|bit_cnt[1]   ; uart_rx:uart_rx_init|rx_data[3]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.146      ;
; -2.216 ; uart_rx:uart_rx_init|bit_cnt[1]   ; uart_rx:uart_rx_init|rx_data[2]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.146      ;
; -2.216 ; uart_rx:uart_rx_init|bit_cnt[1]   ; uart_rx:uart_rx_init|rx_data[1]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.146      ;
; -2.216 ; uart_rx:uart_rx_init|bit_cnt[1]   ; uart_rx:uart_rx_init|rx_data[0]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.146      ;
; -2.185 ; uart_rx:uart_rx_init|baud_cnt[8]  ; uart_rx:uart_rx_init|rx_flag      ; clk          ; clk         ; 1.000        ; -0.068     ; 3.119      ;
; -2.182 ; uart_rx:uart_rx_init|baud_cnt[2]  ; uart_rx:uart_rx_init|rx_flag      ; clk          ; clk         ; 1.000        ; -0.068     ; 3.116      ;
; -2.178 ; uart_rx:uart_rx_init|baud_cnt[5]  ; uart_rx:uart_rx_init|rx_flag      ; clk          ; clk         ; 1.000        ; -0.536     ; 2.644      ;
; -2.117 ; uart_rx:uart_rx_init|baud_cnt[7]  ; uart_rx:uart_rx_init|baud_cnt[12] ; clk          ; clk         ; 1.000        ; -0.091     ; 3.028      ;
; -2.117 ; uart_rx:uart_rx_init|baud_cnt[7]  ; uart_rx:uart_rx_init|baud_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.091     ; 3.028      ;
; -2.117 ; uart_rx:uart_rx_init|baud_cnt[7]  ; uart_rx:uart_rx_init|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.091     ; 3.028      ;
; -2.117 ; uart_rx:uart_rx_init|baud_cnt[7]  ; uart_rx:uart_rx_init|baud_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.091     ; 3.028      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                      ;
+-------+-------------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; uart_tx:uart_tx_init|tx_flag        ; uart_tx:uart_tx_init|tx_flag      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx_init|rx_flag        ; uart_rx:uart_rx_init|rx_flag      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; uart_tx:uart_tx_init|bit_cnt[3]     ; uart_tx:uart_tx_init|bit_cnt[3]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; uart_rx:uart_rx_init|bit_cnt[3]     ; uart_rx:uart_rx_init|bit_cnt[3]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.684      ;
; 0.435 ; uart_tx:uart_tx_init|baud_cnt[12]   ; uart_tx:uart_tx_init|baud_cnt[12] ; clk          ; clk         ; 0.000        ; 0.091      ; 0.721      ;
; 0.561 ; uart_tx:uart_tx_init|baud_cnt[1]    ; uart_tx:uart_tx_init|baud_cnt[2]  ; clk          ; clk         ; 0.000        ; 0.539      ; 1.295      ;
; 0.562 ; uart_tx:uart_tx_init|baud_cnt[11]   ; uart_tx:uart_tx_init|baud_cnt[12] ; clk          ; clk         ; 0.000        ; 0.539      ; 1.296      ;
; 0.578 ; uart_tx:uart_tx_init|tx_flag        ; uart_tx:uart_tx_init|baud_cnt[2]  ; clk          ; clk         ; 0.000        ; 0.539      ; 1.312      ;
; 0.579 ; uart_tx:uart_tx_init|tx_data_reg[0] ; uart_tx:uart_tx_init|rs232_tx     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.846      ;
; 0.579 ; uart_tx:uart_tx_init|baud_cnt[10]   ; uart_tx:uart_tx_init|baud_cnt[12] ; clk          ; clk         ; 0.000        ; 0.539      ; 1.313      ;
; 0.609 ; uart_tx:uart_tx_init|bit_cnt[3]     ; uart_tx:uart_tx_init|bit_cnt[0]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.876      ;
; 0.643 ; uart_rx:uart_rx_init|bit_cnt[3]     ; uart_rx:uart_rx_init|bit_cnt[0]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.910      ;
; 0.644 ; uart_rx:uart_rx_init|rx_r1          ; uart_rx:uart_rx_init|rx_r2        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.911      ;
; 0.645 ; uart_rx:uart_rx_init|baud_cnt[3]    ; uart_rx:uart_rx_init|baud_cnt[5]  ; clk          ; clk         ; 0.000        ; 0.540      ; 1.380      ;
; 0.648 ; uart_rx:uart_rx_init|baud_cnt[9]    ; uart_rx:uart_rx_init|baud_cnt[11] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.383      ;
; 0.663 ; uart_rx:uart_rx_init|rx_flag        ; uart_rx:uart_rx_init|baud_cnt[0]  ; clk          ; clk         ; 0.000        ; 0.536      ; 1.394      ;
; 0.667 ; uart_rx:uart_rx_init|rx_data[0]     ; uart_rx:uart_rx_init|rx_data[1]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.934      ;
; 0.667 ; uart_rx:uart_rx_init|baud_cnt[2]    ; uart_rx:uart_rx_init|baud_cnt[5]  ; clk          ; clk         ; 0.000        ; 0.540      ; 1.402      ;
; 0.673 ; uart_rx:uart_rx_init|baud_cnt[9]    ; uart_rx:uart_rx_init|baud_cnt[12] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.408      ;
; 0.676 ; uart_rx:uart_rx_init|baud_cnt[11]   ; uart_rx:uart_rx_init|baud_cnt[11] ; clk          ; clk         ; 0.000        ; 0.091      ; 0.962      ;
; 0.677 ; uart_rx:uart_rx_init|baud_cnt[12]   ; uart_rx:uart_rx_init|baud_cnt[12] ; clk          ; clk         ; 0.000        ; 0.091      ; 0.963      ;
; 0.684 ; uart_tx:uart_tx_init|baud_cnt[9]    ; uart_tx:uart_tx_init|baud_cnt[12] ; clk          ; clk         ; 0.000        ; 0.539      ; 1.418      ;
; 0.691 ; uart_rx:uart_rx_init|baud_cnt[5]    ; uart_rx:uart_rx_init|baud_cnt[5]  ; clk          ; clk         ; 0.000        ; 0.091      ; 0.977      ;
; 0.693 ; uart_tx:uart_tx_init|baud_cnt[2]    ; uart_tx:uart_tx_init|baud_cnt[2]  ; clk          ; clk         ; 0.000        ; 0.091      ; 0.979      ;
; 0.694 ; uart_rx:uart_rx_init|baud_cnt[2]    ; uart_rx:uart_rx_init|baud_cnt[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.961      ;
; 0.694 ; uart_rx:uart_rx_init|baud_cnt[3]    ; uart_rx:uart_rx_init|baud_cnt[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.961      ;
; 0.695 ; uart_rx:uart_rx_init|baud_cnt[9]    ; uart_rx:uart_rx_init|baud_cnt[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.962      ;
; 0.696 ; uart_tx:uart_tx_init|baud_cnt[4]    ; uart_tx:uart_tx_init|baud_cnt[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.963      ;
; 0.696 ; uart_tx:uart_tx_init|baud_cnt[5]    ; uart_tx:uart_tx_init|baud_cnt[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.963      ;
; 0.696 ; uart_tx:uart_tx_init|baud_cnt[7]    ; uart_tx:uart_tx_init|baud_cnt[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.963      ;
; 0.698 ; uart_rx:uart_rx_init|baud_cnt[10]   ; uart_rx:uart_rx_init|baud_cnt[11] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.433      ;
; 0.700 ; uart_tx:uart_tx_init|baud_cnt[6]    ; uart_tx:uart_tx_init|baud_cnt[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.967      ;
; 0.702 ; uart_tx:uart_tx_init|baud_cnt[8]    ; uart_tx:uart_tx_init|baud_cnt[12] ; clk          ; clk         ; 0.000        ; 0.539      ; 1.436      ;
; 0.705 ; uart_rx:uart_rx_init|baud_cnt[4]    ; uart_rx:uart_rx_init|baud_cnt[5]  ; clk          ; clk         ; 0.000        ; 0.540      ; 1.440      ;
; 0.706 ; uart_tx:uart_tx_init|baud_cnt[1]    ; uart_tx:uart_tx_init|baud_cnt[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; uart_tx:uart_tx_init|baud_cnt[3]    ; uart_tx:uart_tx_init|baud_cnt[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; uart_tx:uart_tx_init|baud_cnt[9]    ; uart_tx:uart_tx_init|baud_cnt[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; uart_tx:uart_tx_init|baud_cnt[11]   ; uart_tx:uart_tx_init|baud_cnt[11] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; uart_rx:uart_rx_init|bit_cnt[2]     ; uart_rx:uart_rx_init|bit_cnt[2]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.712 ; uart_tx:uart_tx_init|baud_cnt[10]   ; uart_tx:uart_tx_init|baud_cnt[10] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; uart_rx:uart_rx_init|baud_cnt[0]    ; uart_rx:uart_rx_init|baud_cnt[0]  ; clk          ; clk         ; 0.000        ; 0.091      ; 0.998      ;
; 0.713 ; uart_tx:uart_tx_init|baud_cnt[8]    ; uart_tx:uart_tx_init|baud_cnt[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.980      ;
; 0.713 ; uart_rx:uart_rx_init|baud_cnt[6]    ; uart_rx:uart_rx_init|baud_cnt[7]  ; clk          ; clk         ; 0.000        ; 0.540      ; 1.448      ;
; 0.727 ; uart_tx:uart_tx_init|bit_cnt[2]     ; uart_tx:uart_tx_init|bit_cnt[2]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.994      ;
; 0.730 ; uart_tx:uart_tx_init|tx_flag        ; uart_tx:uart_tx_init|baud_cnt[0]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.997      ;
; 0.747 ; uart_tx:uart_tx_init|bit_cnt[1]     ; uart_tx:uart_tx_init|bit_cnt[1]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.014      ;
; 0.758 ; uart_tx:uart_tx_init|baud_cnt[0]    ; uart_tx:uart_tx_init|baud_cnt[2]  ; clk          ; clk         ; 0.000        ; 0.539      ; 1.492      ;
; 0.767 ; uart_rx:uart_rx_init|baud_cnt[3]    ; uart_rx:uart_rx_init|baud_cnt[7]  ; clk          ; clk         ; 0.000        ; 0.540      ; 1.502      ;
; 0.779 ; uart_rx:uart_rx_init|bit_flag       ; uart_rx:uart_rx_init|bit_cnt[3]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.046      ;
; 0.779 ; uart_rx:uart_rx_init|bit_flag       ; uart_rx:uart_rx_init|bit_cnt[0]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.046      ;
; 0.781 ; uart_rx:uart_rx_init|baud_cnt[10]   ; uart_rx:uart_rx_init|baud_cnt[12] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.516      ;
; 0.789 ; uart_rx:uart_rx_init|baud_cnt[2]    ; uart_rx:uart_rx_init|baud_cnt[7]  ; clk          ; clk         ; 0.000        ; 0.540      ; 1.524      ;
; 0.790 ; uart_rx:uart_rx_init|rx_data[1]     ; uart_rx:uart_rx_init|rx_data[2]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.057      ;
; 0.795 ; uart_tx:uart_tx_init|bit_cnt[3]     ; uart_tx:uart_tx_init|rs232_tx     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.062      ;
; 0.797 ; uart_tx:uart_tx_init|baud_cnt[7]    ; uart_tx:uart_tx_init|baud_cnt[12] ; clk          ; clk         ; 0.000        ; 0.539      ; 1.531      ;
; 0.811 ; uart_tx:uart_tx_init|baud_cnt[6]    ; uart_tx:uart_tx_init|baud_cnt[12] ; clk          ; clk         ; 0.000        ; 0.539      ; 1.545      ;
; 0.813 ; uart_rx:uart_rx_init|rx_data[6]     ; uart_rx:uart_rx_init|rx_data[7]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.080      ;
; 0.815 ; uart_rx:uart_rx_init|baud_cnt[8]    ; uart_rx:uart_rx_init|baud_cnt[11] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.550      ;
; 0.827 ; uart_rx:uart_rx_init|baud_cnt[4]    ; uart_rx:uart_rx_init|baud_cnt[7]  ; clk          ; clk         ; 0.000        ; 0.540      ; 1.562      ;
; 0.831 ; uart_rx:uart_rx_init|rx_r2          ; uart_rx:uart_rx_init|rx_data[0]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.098      ;
; 0.851 ; uart_rx:uart_rx_init|rx_data[3]     ; uart_rx:uart_rx_init|rx_data[4]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.118      ;
; 0.856 ; uart_tx:uart_tx_init|bit_cnt[2]     ; uart_tx:uart_tx_init|rs232_tx     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.123      ;
; 0.858 ; uart_rx:uart_rx_init|baud_cnt[7]    ; uart_rx:uart_rx_init|baud_cnt[7]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.144      ;
; 0.858 ; uart_tx:uart_tx_init|baud_cnt[0]    ; uart_tx:uart_tx_init|baud_cnt[0]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.125      ;
; 0.865 ; uart_rx:uart_rx_init|baud_cnt[8]    ; uart_rx:uart_rx_init|baud_cnt[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.132      ;
; 0.867 ; uart_rx:uart_rx_init|po_flag        ; uart_tx:uart_tx_init|tx_flag      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.134      ;
; 0.869 ; uart_rx:uart_rx_init|baud_cnt[4]    ; uart_rx:uart_rx_init|baud_cnt[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.136      ;
; 0.870 ; uart_rx:uart_rx_init|baud_cnt[10]   ; uart_rx:uart_rx_init|baud_cnt[10] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.137      ;
; 0.872 ; uart_rx:uart_rx_init|baud_cnt[1]    ; uart_rx:uart_rx_init|baud_cnt[1]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.158      ;
; 0.877 ; uart_rx:uart_rx_init|baud_cnt[6]    ; uart_rx:uart_rx_init|baud_cnt[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.144      ;
; 0.881 ; uart_rx:uart_rx_init|bit_cnt[1]     ; uart_rx:uart_rx_init|bit_cnt[1]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.148      ;
; 0.891 ; uart_rx:uart_rx_init|rx_r2          ; uart_rx:uart_rx_init|rx_r3        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.158      ;
; 0.894 ; uart_rx:uart_rx_init|bit_cnt[0]     ; uart_rx:uart_rx_init|bit_cnt[3]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.161      ;
; 0.894 ; uart_rx:uart_rx_init|bit_cnt[0]     ; uart_rx:uart_rx_init|bit_cnt[0]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.161      ;
; 0.900 ; uart_rx:uart_rx_init|baud_cnt[8]    ; uart_rx:uart_rx_init|baud_cnt[12] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.635      ;
; 0.919 ; uart_tx:uart_tx_init|baud_cnt[5]    ; uart_tx:uart_tx_init|baud_cnt[12] ; clk          ; clk         ; 0.000        ; 0.539      ; 1.653      ;
; 0.929 ; uart_tx:uart_tx_init|baud_cnt[4]    ; uart_tx:uart_tx_init|baud_cnt[12] ; clk          ; clk         ; 0.000        ; 0.539      ; 1.663      ;
; 0.932 ; uart_tx:uart_tx_init|bit_flag       ; uart_tx:uart_tx_init|bit_cnt[3]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.199      ;
; 0.937 ; uart_tx:uart_tx_init|bit_flag       ; uart_tx:uart_tx_init|bit_cnt[0]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.204      ;
; 0.957 ; uart_rx:uart_rx_init|baud_cnt[6]    ; uart_rx:uart_rx_init|baud_cnt[11] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.692      ;
; 0.959 ; uart_rx:uart_rx_init|rx_flag        ; uart_rx:uart_rx_init|baud_cnt[1]  ; clk          ; clk         ; 0.000        ; 0.536      ; 1.690      ;
; 1.000 ; uart_rx:uart_rx_init|baud_cnt[11]   ; uart_rx:uart_rx_init|baud_cnt[12] ; clk          ; clk         ; 0.000        ; 0.091      ; 1.286      ;
; 1.008 ; uart_rx:uart_rx_init|baud_cnt[0]    ; uart_rx:uart_rx_init|baud_cnt[1]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.294      ;
; 1.011 ; uart_rx:uart_rx_init|baud_cnt[3]    ; uart_rx:uart_rx_init|baud_cnt[11] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.746      ;
; 1.013 ; uart_rx:uart_rx_init|rx_data[4]     ; uart_rx:uart_rx_init|rx_data[5]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.280      ;
; 1.013 ; uart_rx:uart_rx_init|baud_cnt[2]    ; uart_rx:uart_rx_init|baud_cnt[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.280      ;
; 1.015 ; uart_tx:uart_tx_init|baud_cnt[4]    ; uart_tx:uart_tx_init|baud_cnt[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.282      ;
; 1.016 ; uart_rx:uart_rx_init|baud_cnt[3]    ; uart_rx:uart_rx_init|baud_cnt[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.283      ;
; 1.019 ; uart_tx:uart_tx_init|baud_cnt[6]    ; uart_tx:uart_tx_init|baud_cnt[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.286      ;
; 1.019 ; uart_rx:uart_rx_init|baud_cnt[9]    ; uart_rx:uart_rx_init|baud_cnt[10] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.286      ;
; 1.020 ; uart_tx:uart_tx_init|baud_cnt[5]    ; uart_tx:uart_tx_init|baud_cnt[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.287      ;
; 1.020 ; uart_tx:uart_tx_init|baud_cnt[7]    ; uart_tx:uart_tx_init|baud_cnt[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.287      ;
; 1.022 ; uart_rx:uart_rx_init|baud_cnt[6]    ; uart_rx:uart_rx_init|baud_cnt[12] ; clk          ; clk         ; 0.000        ; 0.540      ; 1.757      ;
; 1.026 ; uart_rx:uart_rx_init|rx_data[2]     ; uart_rx:uart_rx_init|rx_data[3]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.293      ;
; 1.028 ; uart_tx:uart_tx_init|baud_cnt[3]    ; uart_tx:uart_tx_init|baud_cnt[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; uart_tx:uart_tx_init|tx_flag        ; uart_tx:uart_tx_init|baud_cnt[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; uart_rx:uart_rx_init|baud_cnt[2]    ; uart_rx:uart_rx_init|baud_cnt[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.029 ; uart_tx:uart_tx_init|baud_cnt[9]    ; uart_tx:uart_tx_init|baud_cnt[10] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.030 ; uart_tx:uart_tx_init|baud_cnt[10]   ; uart_tx:uart_tx_init|baud_cnt[11] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; uart_tx:uart_tx_init|baud_cnt[4]    ; uart_tx:uart_tx_init|baud_cnt[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.297      ;
+-------+-------------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.596 ; -17.834           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -66.016                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                      ;
+--------+-------------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.596 ; uart_rx:uart_rx_init|baud_cnt[3]    ; uart_rx:uart_rx_init|rx_flag      ; clk          ; clk         ; 1.000        ; -0.033     ; 1.550      ;
; -0.577 ; uart_rx:uart_rx_init|baud_cnt[6]    ; uart_rx:uart_rx_init|rx_flag      ; clk          ; clk         ; 1.000        ; -0.033     ; 1.531      ;
; -0.559 ; uart_rx:uart_rx_init|baud_cnt[3]    ; uart_rx:uart_rx_init|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.510      ;
; -0.559 ; uart_rx:uart_rx_init|baud_cnt[3]    ; uart_rx:uart_rx_init|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.510      ;
; -0.559 ; uart_rx:uart_rx_init|baud_cnt[3]    ; uart_rx:uart_rx_init|baud_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.510      ;
; -0.559 ; uart_rx:uart_rx_init|baud_cnt[3]    ; uart_rx:uart_rx_init|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.510      ;
; -0.559 ; uart_rx:uart_rx_init|baud_cnt[3]    ; uart_rx:uart_rx_init|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.510      ;
; -0.559 ; uart_rx:uart_rx_init|baud_cnt[3]    ; uart_rx:uart_rx_init|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.510      ;
; -0.559 ; uart_rx:uart_rx_init|baud_cnt[3]    ; uart_rx:uart_rx_init|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.510      ;
; -0.552 ; uart_rx:uart_rx_init|baud_cnt[7]    ; uart_rx:uart_rx_init|rx_flag      ; clk          ; clk         ; 1.000        ; -0.232     ; 1.307      ;
; -0.540 ; uart_rx:uart_rx_init|baud_cnt[6]    ; uart_rx:uart_rx_init|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.491      ;
; -0.540 ; uart_rx:uart_rx_init|baud_cnt[6]    ; uart_rx:uart_rx_init|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.491      ;
; -0.540 ; uart_rx:uart_rx_init|baud_cnt[6]    ; uart_rx:uart_rx_init|baud_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.491      ;
; -0.540 ; uart_rx:uart_rx_init|baud_cnt[6]    ; uart_rx:uart_rx_init|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.491      ;
; -0.540 ; uart_rx:uart_rx_init|baud_cnt[6]    ; uart_rx:uart_rx_init|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.491      ;
; -0.540 ; uart_rx:uart_rx_init|baud_cnt[6]    ; uart_rx:uart_rx_init|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.491      ;
; -0.540 ; uart_rx:uart_rx_init|baud_cnt[6]    ; uart_rx:uart_rx_init|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.491      ;
; -0.531 ; uart_rx:uart_rx_init|baud_cnt[4]    ; uart_rx:uart_rx_init|rx_flag      ; clk          ; clk         ; 1.000        ; -0.033     ; 1.485      ;
; -0.515 ; uart_rx:uart_rx_init|baud_cnt[7]    ; uart_rx:uart_rx_init|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.267      ;
; -0.515 ; uart_rx:uart_rx_init|baud_cnt[7]    ; uart_rx:uart_rx_init|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.267      ;
; -0.515 ; uart_rx:uart_rx_init|baud_cnt[7]    ; uart_rx:uart_rx_init|baud_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.267      ;
; -0.515 ; uart_rx:uart_rx_init|baud_cnt[7]    ; uart_rx:uart_rx_init|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.267      ;
; -0.515 ; uart_rx:uart_rx_init|baud_cnt[7]    ; uart_rx:uart_rx_init|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.267      ;
; -0.515 ; uart_rx:uart_rx_init|baud_cnt[7]    ; uart_rx:uart_rx_init|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.267      ;
; -0.515 ; uart_rx:uart_rx_init|baud_cnt[7]    ; uart_rx:uart_rx_init|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.267      ;
; -0.497 ; uart_rx:uart_rx_init|baud_cnt[10]   ; uart_rx:uart_rx_init|rx_flag      ; clk          ; clk         ; 1.000        ; -0.033     ; 1.451      ;
; -0.494 ; uart_rx:uart_rx_init|baud_cnt[4]    ; uart_rx:uart_rx_init|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.445      ;
; -0.494 ; uart_rx:uart_rx_init|baud_cnt[4]    ; uart_rx:uart_rx_init|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.445      ;
; -0.494 ; uart_rx:uart_rx_init|baud_cnt[4]    ; uart_rx:uart_rx_init|baud_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.445      ;
; -0.494 ; uart_rx:uart_rx_init|baud_cnt[4]    ; uart_rx:uart_rx_init|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.445      ;
; -0.494 ; uart_rx:uart_rx_init|baud_cnt[4]    ; uart_rx:uart_rx_init|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.445      ;
; -0.494 ; uart_rx:uart_rx_init|baud_cnt[4]    ; uart_rx:uart_rx_init|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.445      ;
; -0.494 ; uart_rx:uart_rx_init|baud_cnt[4]    ; uart_rx:uart_rx_init|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.445      ;
; -0.491 ; uart_rx:uart_rx_init|baud_cnt[11]   ; uart_rx:uart_rx_init|rx_flag      ; clk          ; clk         ; 1.000        ; -0.232     ; 1.246      ;
; -0.490 ; uart_rx:uart_rx_init|baud_cnt[9]    ; uart_rx:uart_rx_init|rx_flag      ; clk          ; clk         ; 1.000        ; -0.033     ; 1.444      ;
; -0.488 ; uart_rx:uart_rx_init|baud_cnt[12]   ; uart_rx:uart_rx_init|rx_flag      ; clk          ; clk         ; 1.000        ; -0.232     ; 1.243      ;
; -0.487 ; uart_tx:uart_tx_init|tx_data_reg[5] ; uart_tx:uart_tx_init|rs232_tx     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.437      ;
; -0.463 ; uart_rx:uart_rx_init|baud_cnt[12]   ; uart_rx:uart_rx_init|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.215      ;
; -0.463 ; uart_rx:uart_rx_init|baud_cnt[12]   ; uart_rx:uart_rx_init|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.215      ;
; -0.463 ; uart_rx:uart_rx_init|baud_cnt[12]   ; uart_rx:uart_rx_init|baud_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.215      ;
; -0.463 ; uart_rx:uart_rx_init|baud_cnt[12]   ; uart_rx:uart_rx_init|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.215      ;
; -0.463 ; uart_rx:uart_rx_init|baud_cnt[12]   ; uart_rx:uart_rx_init|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.215      ;
; -0.463 ; uart_rx:uart_rx_init|baud_cnt[12]   ; uart_rx:uart_rx_init|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.215      ;
; -0.463 ; uart_rx:uart_rx_init|baud_cnt[12]   ; uart_rx:uart_rx_init|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.215      ;
; -0.460 ; uart_rx:uart_rx_init|baud_cnt[10]   ; uart_rx:uart_rx_init|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.411      ;
; -0.460 ; uart_rx:uart_rx_init|baud_cnt[10]   ; uart_rx:uart_rx_init|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.411      ;
; -0.460 ; uart_rx:uart_rx_init|baud_cnt[10]   ; uart_rx:uart_rx_init|baud_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.411      ;
; -0.460 ; uart_rx:uart_rx_init|baud_cnt[10]   ; uart_rx:uart_rx_init|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.411      ;
; -0.460 ; uart_rx:uart_rx_init|baud_cnt[10]   ; uart_rx:uart_rx_init|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.411      ;
; -0.460 ; uart_rx:uart_rx_init|baud_cnt[10]   ; uart_rx:uart_rx_init|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.411      ;
; -0.460 ; uart_rx:uart_rx_init|baud_cnt[10]   ; uart_rx:uart_rx_init|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.411      ;
; -0.457 ; uart_tx:uart_tx_init|bit_cnt[0]     ; uart_tx:uart_tx_init|rs232_tx     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.407      ;
; -0.455 ; uart_rx:uart_rx_init|baud_cnt[11]   ; uart_rx:uart_rx_init|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.207      ;
; -0.455 ; uart_rx:uart_rx_init|baud_cnt[11]   ; uart_rx:uart_rx_init|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.207      ;
; -0.455 ; uart_rx:uart_rx_init|baud_cnt[11]   ; uart_rx:uart_rx_init|baud_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.207      ;
; -0.455 ; uart_rx:uart_rx_init|baud_cnt[11]   ; uart_rx:uart_rx_init|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.207      ;
; -0.455 ; uart_rx:uart_rx_init|baud_cnt[11]   ; uart_rx:uart_rx_init|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.207      ;
; -0.455 ; uart_rx:uart_rx_init|baud_cnt[11]   ; uart_rx:uart_rx_init|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.207      ;
; -0.455 ; uart_rx:uart_rx_init|baud_cnt[11]   ; uart_rx:uart_rx_init|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.207      ;
; -0.453 ; uart_rx:uart_rx_init|baud_cnt[9]    ; uart_rx:uart_rx_init|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.404      ;
; -0.453 ; uart_rx:uart_rx_init|baud_cnt[9]    ; uart_rx:uart_rx_init|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.404      ;
; -0.453 ; uart_rx:uart_rx_init|baud_cnt[9]    ; uart_rx:uart_rx_init|baud_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.404      ;
; -0.453 ; uart_rx:uart_rx_init|baud_cnt[9]    ; uart_rx:uart_rx_init|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.404      ;
; -0.453 ; uart_rx:uart_rx_init|baud_cnt[9]    ; uart_rx:uart_rx_init|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.404      ;
; -0.453 ; uart_rx:uart_rx_init|baud_cnt[9]    ; uart_rx:uart_rx_init|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.404      ;
; -0.453 ; uart_rx:uart_rx_init|baud_cnt[9]    ; uart_rx:uart_rx_init|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.404      ;
; -0.448 ; uart_rx:uart_rx_init|bit_cnt[1]     ; uart_rx:uart_rx_init|rx_data[7]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.399      ;
; -0.448 ; uart_rx:uart_rx_init|bit_cnt[1]     ; uart_rx:uart_rx_init|rx_data[6]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.399      ;
; -0.448 ; uart_rx:uart_rx_init|bit_cnt[1]     ; uart_rx:uart_rx_init|rx_data[5]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.399      ;
; -0.448 ; uart_rx:uart_rx_init|bit_cnt[1]     ; uart_rx:uart_rx_init|rx_data[4]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.399      ;
; -0.448 ; uart_rx:uart_rx_init|bit_cnt[1]     ; uart_rx:uart_rx_init|rx_data[3]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.399      ;
; -0.448 ; uart_rx:uart_rx_init|bit_cnt[1]     ; uart_rx:uart_rx_init|rx_data[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.399      ;
; -0.448 ; uart_rx:uart_rx_init|bit_cnt[1]     ; uart_rx:uart_rx_init|rx_data[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.399      ;
; -0.448 ; uart_rx:uart_rx_init|bit_cnt[1]     ; uart_rx:uart_rx_init|rx_data[0]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.399      ;
; -0.437 ; uart_rx:uart_rx_init|baud_cnt[1]    ; uart_rx:uart_rx_init|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.189      ;
; -0.424 ; uart_rx:uart_rx_init|baud_cnt[5]    ; uart_rx:uart_rx_init|rx_flag      ; clk          ; clk         ; 1.000        ; -0.232     ; 1.179      ;
; -0.417 ; uart_rx:uart_rx_init|baud_cnt[2]    ; uart_rx:uart_rx_init|rx_flag      ; clk          ; clk         ; 1.000        ; -0.033     ; 1.371      ;
; -0.410 ; uart_rx:uart_rx_init|baud_cnt[8]    ; uart_rx:uart_rx_init|rx_flag      ; clk          ; clk         ; 1.000        ; -0.033     ; 1.364      ;
; -0.387 ; uart_rx:uart_rx_init|baud_cnt[5]    ; uart_rx:uart_rx_init|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.139      ;
; -0.387 ; uart_rx:uart_rx_init|baud_cnt[5]    ; uart_rx:uart_rx_init|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.139      ;
; -0.387 ; uart_rx:uart_rx_init|baud_cnt[5]    ; uart_rx:uart_rx_init|baud_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.139      ;
; -0.387 ; uart_rx:uart_rx_init|baud_cnt[5]    ; uart_rx:uart_rx_init|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.139      ;
; -0.387 ; uart_rx:uart_rx_init|baud_cnt[5]    ; uart_rx:uart_rx_init|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.139      ;
; -0.387 ; uart_rx:uart_rx_init|baud_cnt[5]    ; uart_rx:uart_rx_init|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.139      ;
; -0.387 ; uart_rx:uart_rx_init|baud_cnt[5]    ; uart_rx:uart_rx_init|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.139      ;
; -0.380 ; uart_rx:uart_rx_init|baud_cnt[2]    ; uart_rx:uart_rx_init|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.331      ;
; -0.380 ; uart_rx:uart_rx_init|baud_cnt[2]    ; uart_rx:uart_rx_init|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.331      ;
; -0.380 ; uart_rx:uart_rx_init|baud_cnt[2]    ; uart_rx:uart_rx_init|baud_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.331      ;
; -0.380 ; uart_rx:uart_rx_init|baud_cnt[2]    ; uart_rx:uart_rx_init|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.331      ;
; -0.380 ; uart_rx:uart_rx_init|baud_cnt[2]    ; uart_rx:uart_rx_init|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.331      ;
; -0.380 ; uart_rx:uart_rx_init|baud_cnt[2]    ; uart_rx:uart_rx_init|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.331      ;
; -0.380 ; uart_rx:uart_rx_init|baud_cnt[2]    ; uart_rx:uart_rx_init|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.331      ;
; -0.373 ; uart_rx:uart_rx_init|baud_cnt[1]    ; uart_rx:uart_rx_init|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.125      ;
; -0.373 ; uart_rx:uart_rx_init|baud_cnt[8]    ; uart_rx:uart_rx_init|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.324      ;
; -0.373 ; uart_rx:uart_rx_init|baud_cnt[8]    ; uart_rx:uart_rx_init|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.324      ;
; -0.373 ; uart_rx:uart_rx_init|baud_cnt[8]    ; uart_rx:uart_rx_init|baud_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.324      ;
; -0.373 ; uart_rx:uart_rx_init|baud_cnt[8]    ; uart_rx:uart_rx_init|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.324      ;
; -0.373 ; uart_rx:uart_rx_init|baud_cnt[8]    ; uart_rx:uart_rx_init|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.324      ;
; -0.373 ; uart_rx:uart_rx_init|baud_cnt[8]    ; uart_rx:uart_rx_init|baud_cnt[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.324      ;
; -0.373 ; uart_rx:uart_rx_init|baud_cnt[8]    ; uart_rx:uart_rx_init|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.324      ;
+--------+-------------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                        ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; uart_tx:uart_tx_init|tx_flag        ; uart_tx:uart_tx_init|tx_flag        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx_init|rx_flag        ; uart_rx:uart_rx_init|rx_flag        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; uart_tx:uart_tx_init|baud_cnt[12]   ; uart_tx:uart_tx_init|baud_cnt[12]   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.316      ;
; 0.193 ; uart_tx:uart_tx_init|bit_cnt[3]     ; uart_tx:uart_tx_init|bit_cnt[3]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; uart_rx:uart_rx_init|bit_cnt[3]     ; uart_rx:uart_rx_init|bit_cnt[3]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.251 ; uart_tx:uart_tx_init|tx_data_reg[0] ; uart_tx:uart_tx_init|rs232_tx       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.372      ;
; 0.254 ; uart_tx:uart_tx_init|baud_cnt[1]    ; uart_tx:uart_tx_init|baud_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.236      ; 0.574      ;
; 0.254 ; uart_tx:uart_tx_init|baud_cnt[11]   ; uart_tx:uart_tx_init|baud_cnt[12]   ; clk          ; clk         ; 0.000        ; 0.236      ; 0.574      ;
; 0.267 ; uart_tx:uart_tx_init|tx_flag        ; uart_tx:uart_tx_init|baud_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.236      ; 0.587      ;
; 0.268 ; uart_tx:uart_tx_init|bit_cnt[3]     ; uart_tx:uart_tx_init|bit_cnt[0]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.389      ;
; 0.269 ; uart_tx:uart_tx_init|baud_cnt[10]   ; uart_tx:uart_tx_init|baud_cnt[12]   ; clk          ; clk         ; 0.000        ; 0.236      ; 0.589      ;
; 0.271 ; uart_rx:uart_rx_init|rx_r1          ; uart_rx:uart_rx_init|rx_r2          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.392      ;
; 0.279 ; uart_rx:uart_rx_init|rx_data[0]     ; uart_rx:uart_rx_init|rx_data[1]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.399      ;
; 0.285 ; uart_rx:uart_rx_init|bit_cnt[3]     ; uart_rx:uart_rx_init|bit_cnt[0]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.405      ;
; 0.290 ; uart_rx:uart_rx_init|baud_cnt[12]   ; uart_rx:uart_rx_init|baud_cnt[12]   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.418      ;
; 0.290 ; uart_rx:uart_rx_init|baud_cnt[11]   ; uart_rx:uart_rx_init|baud_cnt[11]   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.418      ;
; 0.298 ; uart_tx:uart_tx_init|baud_cnt[4]    ; uart_tx:uart_tx_init|baud_cnt[4]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; uart_tx:uart_tx_init|baud_cnt[5]    ; uart_tx:uart_tx_init|baud_cnt[5]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; uart_tx:uart_tx_init|baud_cnt[7]    ; uart_tx:uart_tx_init|baud_cnt[7]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; uart_rx:uart_rx_init|baud_cnt[5]    ; uart_rx:uart_rx_init|baud_cnt[5]    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.426      ;
; 0.299 ; uart_rx:uart_rx_init|baud_cnt[2]    ; uart_rx:uart_rx_init|baud_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; uart_rx:uart_rx_init|baud_cnt[3]    ; uart_rx:uart_rx_init|baud_cnt[3]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; uart_rx:uart_rx_init|baud_cnt[9]    ; uart_rx:uart_rx_init|baud_cnt[9]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; uart_tx:uart_tx_init|baud_cnt[2]    ; uart_tx:uart_tx_init|baud_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.427      ;
; 0.300 ; uart_tx:uart_tx_init|baud_cnt[6]    ; uart_tx:uart_tx_init|baud_cnt[6]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.421      ;
; 0.304 ; uart_tx:uart_tx_init|baud_cnt[1]    ; uart_tx:uart_tx_init|baud_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart_tx:uart_tx_init|baud_cnt[3]    ; uart_tx:uart_tx_init|baud_cnt[3]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart_tx:uart_tx_init|baud_cnt[9]    ; uart_tx:uart_tx_init|baud_cnt[9]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart_tx:uart_tx_init|baud_cnt[11]   ; uart_tx:uart_tx_init|baud_cnt[11]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart_rx:uart_rx_init|baud_cnt[0]    ; uart_rx:uart_rx_init|baud_cnt[0]    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.432      ;
; 0.305 ; uart_rx:uart_rx_init|bit_cnt[2]     ; uart_rx:uart_rx_init|bit_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.307 ; uart_tx:uart_tx_init|baud_cnt[8]    ; uart_tx:uart_tx_init|baud_cnt[8]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; uart_tx:uart_tx_init|baud_cnt[10]   ; uart_tx:uart_tx_init|baud_cnt[10]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.310 ; uart_tx:uart_tx_init|tx_flag        ; uart_tx:uart_tx_init|baud_cnt[0]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.431      ;
; 0.312 ; uart_rx:uart_rx_init|baud_cnt[9]    ; uart_rx:uart_rx_init|baud_cnt[11]   ; clk          ; clk         ; 0.000        ; 0.235      ; 0.631      ;
; 0.312 ; uart_rx:uart_rx_init|baud_cnt[3]    ; uart_rx:uart_rx_init|baud_cnt[5]    ; clk          ; clk         ; 0.000        ; 0.235      ; 0.631      ;
; 0.315 ; uart_tx:uart_tx_init|bit_cnt[2]     ; uart_tx:uart_tx_init|bit_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.436      ;
; 0.315 ; uart_rx:uart_rx_init|baud_cnt[9]    ; uart_rx:uart_rx_init|baud_cnt[12]   ; clk          ; clk         ; 0.000        ; 0.235      ; 0.634      ;
; 0.320 ; uart_tx:uart_tx_init|baud_cnt[9]    ; uart_tx:uart_tx_init|baud_cnt[12]   ; clk          ; clk         ; 0.000        ; 0.236      ; 0.640      ;
; 0.322 ; uart_rx:uart_rx_init|rx_flag        ; uart_rx:uart_rx_init|baud_cnt[0]    ; clk          ; clk         ; 0.000        ; 0.232      ; 0.638      ;
; 0.324 ; uart_rx:uart_rx_init|baud_cnt[2]    ; uart_rx:uart_rx_init|baud_cnt[5]    ; clk          ; clk         ; 0.000        ; 0.235      ; 0.643      ;
; 0.325 ; uart_rx:uart_rx_init|rx_data[1]     ; uart_rx:uart_rx_init|rx_data[2]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.445      ;
; 0.325 ; uart_tx:uart_tx_init|baud_cnt[0]    ; uart_tx:uart_tx_init|baud_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.236      ; 0.645      ;
; 0.326 ; uart_tx:uart_tx_init|bit_cnt[1]     ; uart_tx:uart_tx_init|bit_cnt[1]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.447      ;
; 0.333 ; uart_rx:uart_rx_init|baud_cnt[4]    ; uart_rx:uart_rx_init|baud_cnt[5]    ; clk          ; clk         ; 0.000        ; 0.235      ; 0.652      ;
; 0.334 ; uart_rx:uart_rx_init|baud_cnt[6]    ; uart_rx:uart_rx_init|baud_cnt[7]    ; clk          ; clk         ; 0.000        ; 0.235      ; 0.653      ;
; 0.334 ; uart_rx:uart_rx_init|baud_cnt[10]   ; uart_rx:uart_rx_init|baud_cnt[11]   ; clk          ; clk         ; 0.000        ; 0.235      ; 0.653      ;
; 0.335 ; uart_tx:uart_tx_init|baud_cnt[8]    ; uart_tx:uart_tx_init|baud_cnt[12]   ; clk          ; clk         ; 0.000        ; 0.236      ; 0.655      ;
; 0.337 ; uart_rx:uart_rx_init|baud_cnt[10]   ; uart_rx:uart_rx_init|baud_cnt[12]   ; clk          ; clk         ; 0.000        ; 0.235      ; 0.656      ;
; 0.338 ; uart_rx:uart_rx_init|rx_data[3]     ; uart_rx:uart_rx_init|rx_data[4]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.458      ;
; 0.345 ; uart_rx:uart_rx_init|rx_r2          ; uart_rx:uart_rx_init|rx_data[0]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.465      ;
; 0.345 ; uart_tx:uart_tx_init|bit_cnt[3]     ; uart_tx:uart_tx_init|rs232_tx       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.466      ;
; 0.347 ; uart_rx:uart_rx_init|bit_flag       ; uart_rx:uart_rx_init|bit_cnt[3]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.467      ;
; 0.347 ; uart_rx:uart_rx_init|bit_flag       ; uart_rx:uart_rx_init|bit_cnt[0]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.467      ;
; 0.358 ; uart_rx:uart_rx_init|rx_r2          ; uart_rx:uart_rx_init|rx_r3          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.478      ;
; 0.361 ; uart_rx:uart_rx_init|rx_data[6]     ; uart_rx:uart_rx_init|rx_data[7]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.481      ;
; 0.365 ; uart_rx:uart_rx_init|baud_cnt[7]    ; uart_rx:uart_rx_init|baud_cnt[7]    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.493      ;
; 0.369 ; uart_rx:uart_rx_init|baud_cnt[1]    ; uart_rx:uart_rx_init|baud_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.497      ;
; 0.369 ; uart_tx:uart_tx_init|baud_cnt[0]    ; uart_tx:uart_tx_init|baud_cnt[0]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.490      ;
; 0.371 ; uart_rx:uart_rx_init|po_flag        ; uart_tx:uart_tx_init|tx_flag        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.492      ;
; 0.372 ; uart_tx:uart_tx_init|bit_cnt[2]     ; uart_tx:uart_tx_init|rs232_tx       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.493      ;
; 0.374 ; uart_rx:uart_rx_init|bit_cnt[1]     ; uart_rx:uart_rx_init|bit_cnt[1]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.494      ;
; 0.374 ; uart_rx:uart_rx_init|baud_cnt[4]    ; uart_rx:uart_rx_init|baud_cnt[4]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.494      ;
; 0.375 ; uart_rx:uart_rx_init|baud_cnt[6]    ; uart_rx:uart_rx_init|baud_cnt[6]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.495      ;
; 0.375 ; uart_rx:uart_rx_init|baud_cnt[8]    ; uart_rx:uart_rx_init|baud_cnt[8]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.495      ;
; 0.375 ; uart_rx:uart_rx_init|baud_cnt[10]   ; uart_rx:uart_rx_init|baud_cnt[10]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.495      ;
; 0.378 ; uart_rx:uart_rx_init|baud_cnt[3]    ; uart_rx:uart_rx_init|baud_cnt[7]    ; clk          ; clk         ; 0.000        ; 0.235      ; 0.697      ;
; 0.380 ; uart_tx:uart_tx_init|baud_cnt[7]    ; uart_tx:uart_tx_init|baud_cnt[12]   ; clk          ; clk         ; 0.000        ; 0.236      ; 0.700      ;
; 0.390 ; uart_rx:uart_rx_init|baud_cnt[2]    ; uart_rx:uart_rx_init|baud_cnt[7]    ; clk          ; clk         ; 0.000        ; 0.235      ; 0.709      ;
; 0.394 ; uart_tx:uart_tx_init|baud_cnt[6]    ; uart_tx:uart_tx_init|baud_cnt[12]   ; clk          ; clk         ; 0.000        ; 0.236      ; 0.714      ;
; 0.398 ; uart_tx:uart_tx_init|bit_flag       ; uart_tx:uart_tx_init|bit_cnt[3]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.519      ;
; 0.399 ; uart_rx:uart_rx_init|baud_cnt[4]    ; uart_rx:uart_rx_init|baud_cnt[7]    ; clk          ; clk         ; 0.000        ; 0.235      ; 0.718      ;
; 0.400 ; uart_rx:uart_rx_init|baud_cnt[8]    ; uart_rx:uart_rx_init|baud_cnt[11]   ; clk          ; clk         ; 0.000        ; 0.235      ; 0.719      ;
; 0.403 ; uart_tx:uart_tx_init|bit_flag       ; uart_tx:uart_tx_init|bit_cnt[0]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.524      ;
; 0.403 ; uart_rx:uart_rx_init|baud_cnt[8]    ; uart_rx:uart_rx_init|baud_cnt[12]   ; clk          ; clk         ; 0.000        ; 0.235      ; 0.722      ;
; 0.410 ; uart_rx:uart_rx_init|bit_cnt[0]     ; uart_rx:uart_rx_init|bit_cnt[3]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.530      ;
; 0.410 ; uart_rx:uart_rx_init|bit_cnt[0]     ; uart_rx:uart_rx_init|bit_cnt[0]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.530      ;
; 0.432 ; uart_rx:uart_rx_init|rx_data[2]     ; uart_rx:uart_rx_init|rx_data[3]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.552      ;
; 0.436 ; uart_rx:uart_rx_init|rx_data[4]     ; uart_rx:uart_rx_init|rx_data[5]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.556      ;
; 0.439 ; uart_rx:uart_rx_init|baud_cnt[11]   ; uart_rx:uart_rx_init|baud_cnt[12]   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.567      ;
; 0.446 ; uart_tx:uart_tx_init|baud_cnt[5]    ; uart_tx:uart_tx_init|baud_cnt[12]   ; clk          ; clk         ; 0.000        ; 0.236      ; 0.766      ;
; 0.447 ; uart_rx:uart_rx_init|rx_data[0]     ; uart_tx:uart_tx_init|tx_data_reg[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.568      ;
; 0.447 ; uart_tx:uart_tx_init|baud_cnt[5]    ; uart_tx:uart_tx_init|baud_cnt[6]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.568      ;
; 0.447 ; uart_tx:uart_tx_init|baud_cnt[7]    ; uart_tx:uart_tx_init|baud_cnt[8]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.568      ;
; 0.448 ; uart_rx:uart_rx_init|baud_cnt[3]    ; uart_rx:uart_rx_init|baud_cnt[4]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.448 ; uart_rx:uart_rx_init|baud_cnt[9]    ; uart_rx:uart_rx_init|baud_cnt[10]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.453 ; uart_tx:uart_tx_init|baud_cnt[3]    ; uart_tx:uart_tx_init|baud_cnt[4]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; uart_tx:uart_tx_init|baud_cnt[9]    ; uart_tx:uart_tx_init|baud_cnt[10]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.456 ; uart_tx:uart_tx_init|baud_cnt[4]    ; uart_tx:uart_tx_init|baud_cnt[5]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.456 ; uart_rx:uart_rx_init|baud_cnt[0]    ; uart_rx:uart_rx_init|baud_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.584      ;
; 0.457 ; uart_rx:uart_rx_init|baud_cnt[2]    ; uart_rx:uart_rx_init|baud_cnt[3]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.577      ;
; 0.458 ; uart_tx:uart_tx_init|baud_cnt[6]    ; uart_tx:uart_tx_init|baud_cnt[7]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.579      ;
; 0.458 ; uart_tx:uart_tx_init|baud_cnt[4]    ; uart_tx:uart_tx_init|baud_cnt[12]   ; clk          ; clk         ; 0.000        ; 0.236      ; 0.778      ;
; 0.459 ; uart_tx:uart_tx_init|baud_cnt[4]    ; uart_tx:uart_tx_init|baud_cnt[6]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.580      ;
; 0.460 ; uart_rx:uart_rx_init|baud_cnt[2]    ; uart_rx:uart_rx_init|baud_cnt[4]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.580      ;
; 0.461 ; uart_tx:uart_tx_init|baud_cnt[6]    ; uart_tx:uart_tx_init|baud_cnt[8]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.582      ;
; 0.463 ; uart_tx:uart_tx_init|tx_flag        ; uart_tx:uart_tx_init|baud_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.584      ;
; 0.465 ; uart_tx:uart_tx_init|baud_cnt[8]    ; uart_tx:uart_tx_init|baud_cnt[9]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; uart_tx:uart_tx_init|baud_cnt[10]   ; uart_tx:uart_tx_init|baud_cnt[11]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.586      ;
; 0.466 ; uart_rx:uart_rx_init|baud_cnt[6]    ; uart_rx:uart_rx_init|baud_cnt[11]   ; clk          ; clk         ; 0.000        ; 0.235      ; 0.785      ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.783   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -2.783   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -120.01  ; 0.0   ; 0.0      ; 0.0     ; -90.733             ;
;  clk             ; -120.010 ; 0.000 ; N/A      ; N/A     ; -90.733             ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; rs232_tx      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rs232_rx                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rs232_tx      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rs232_tx      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rs232_tx      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 761      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 761      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 60    ; 60   ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rs232_rx   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; rs232_tx    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rs232_rx   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; rs232_tx    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition
    Info: Processing started: Sun Feb 02 03:19:22 2025
Info: Command: quartus_sta uart -c uart
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uart.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.783
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.783            -120.010 clk 
Info (332146): Worst-case hold slack is 0.453
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.453               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -90.733 clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.566
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.566            -107.769 clk 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.402               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -90.733 clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.596
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.596             -17.834 clk 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -66.016 clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4771 megabytes
    Info: Processing ended: Sun Feb 02 03:19:25 2025
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


