Partition Merge report for Computer_Integration_HW_test
Tue May 17 00:10:22 2016
Quartus Prime Version 15.1.1 Build 189 12/02/2015 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Partition Merge Rapid Recompile Summary
  5. Partition Merge Rapid Recompile Table of Changed Logic Entities
  6. Partition Merge Rapid Recompile Table of Modified Assignments
  7. Connections to In-System Debugging Instance "auto_signaltap_0"
  8. Partition Merge Partition Pin Processing
  9. Partition Merge Resource Usage Summary
 10. Partition Merge RAM Summary
 11. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------------+
; Partition Merge Summary                                                           ;
+---------------------------------+-------------------------------------------------+
; Partition Merge Status          ; Successful - Tue May 17 00:10:22 2016           ;
; Quartus Prime Version           ; 15.1.1 Build 189 12/02/2015 SJ Standard Edition ;
; Revision Name                   ; Computer_Integration_HW_test                    ;
; Top-level Entity Name           ; computer_integration_HW_test                    ;
; Family                          ; Cyclone V                                       ;
; Logic utilization (in ALMs)     ; 25,647 / 32,070 ( 80 % )                        ;
; Total registers                 ; 37095                                           ;
; Total pins                      ; 67 / 457 ( 15 % )                               ;
; Total virtual pins              ; 0                                               ;
; Total block memory bits         ; 65,792 / 4,065,280 ( 2 % )                      ;
; Total DSP Blocks                ; 0 / 87 ( 0 % )                                  ;
; Total HSSI RX PCSs              ; 0                                               ;
; Total HSSI PMA RX Deserializers ; 0                                               ;
; Total HSSI TX PCSs              ; 0                                               ;
; Total HSSI PMA TX Serializers   ; 0                                               ;
; Total PLLs                      ; 0 / 6 ( 0 % )                                   ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                   ;
+---------------------------------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                                   ;
+--------------------------------+----------------+--------------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used        ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+--------------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File              ; Source File            ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Hybrid (Rapid Recompile) ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Hybrid (Rapid Recompile) ; Post-Synthesis         ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File              ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+--------------------------+------------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Rapid Recompile Summary                                                                                                                                                                                                   ;
+--------------------------------+------------------------+--------------------------------+-------------------------------+----------------------------------------------------------------------------------------------------------------+
; Partition Name                 ; Rapid Recompile Status ; Netlist Preservation Requested ; Netlist Preservation Achieved ; Notes                                                                                                          ;
+--------------------------------+------------------------+--------------------------------+-------------------------------+----------------------------------------------------------------------------------------------------------------+
; Top                            ; Disengaged             ; 5.14% (2466 / 47940)           ; 0.00% (0 / 47940)             ; Rapid Recompile disengaged: Design change is too large for Rapid Recompile, full compilation performed instead ;
; sld_hub:auto_hub               ; Engaged                ; 93.40% (297 / 318)             ; 60.06% (191 / 318)            ;                                                                                                                ;
; sld_signaltap:auto_signaltap_0 ; Engaged                ; 84.85% (5836 / 6878)           ; 71.68% (4930 / 6878)          ;                                                                                                                ;
+--------------------------------+------------------------+--------------------------------+-------------------------------+----------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Rapid Recompile Table of Changed Logic Entities                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+
; Changed Logic Entities                                                                                                                                                                                                                                                                                                ; Number of Changed Nodes ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+
; |computer_integration_HW_test|computer_integration:Computer|sram:Memory                                                                                                                                                                                                                                               ; 87748                   ;
; |computer_integration_HW_test|computer_integration:Computer|alu:Arithmetic                                                                                                                                                                                                                                            ; 745                     ;
; |computer_integration_HW_test|computer_integration:Computer|Program_Control:PC_InstrMem                                                                                                                                                                                                                               ; 361                     ;
; |computer_integration_HW_test|computer_integration:Computer|file_register:General_Registers                                                                                                                                                                                                                           ; 183                     ;
; |computer_integration_HW_test|computer_integration_HW_SM:Computer_Control_SM                                                                                                                                                                                                                                          ; 165                     ;
; |computer_integration_HW_test                                                                                                                                                                                                                                                                                         ; 85                      ;
; |computer_integration_HW_test|computer_integration:Computer|control_signals:Control                                                                                                                                                                                                                                   ; 64                      ;
; |computer_integration_HW_test|computer_integration:Computer|Program_Control:PC_InstrMem|instruction_memory:inst_mem                                                                                                                                                                                                   ; 56                      ;
; |computer_integration_HW_test|computer_integration:Computer|file_register:General_Registers|mux_2to1:WRITE_ADDR[0].mux                                                                                                                                                                                                ; 3                       ;
; |computer_integration_HW_test|computer_integration:Computer|file_register:General_Registers|mux_2to1:WRITE_ADDR[3].mux                                                                                                                                                                                                ; 3                       ;
; |computer_integration_HW_test|computer_integration:Computer|Program_Control:PC_InstrMem|instruction_memory:inst_mem|mux_2to1:WRITE[0].mux                                                                                                                                                                             ; 2                       ;
; |computer_integration_HW_test|computer_integration:Computer|Program_Control:PC_InstrMem|instruction_memory:inst_mem|mux_2to1:WRITE[16].mux                                                                                                                                                                            ; 2                       ;
; |computer_integration_HW_test|computer_integration:Computer|Program_Control:PC_InstrMem|instruction_memory:inst_mem|register_32bit:FILE_REGISTER[0].F_REG|d_flipflop:REGISTER[0].FF                                                                                                                                   ; 2                       ;
; |computer_integration_HW_test|computer_integration:Computer|Program_Control:PC_InstrMem|instruction_memory:inst_mem|register_32bit:FILE_REGISTER[0].F_REG|d_flipflop:REGISTER[11].FF                                                                                                                                  ; 2                       ;
; |computer_integration_HW_test|computer_integration:Computer|Program_Control:PC_InstrMem|instruction_memory:inst_mem|register_32bit:FILE_REGISTER[0].F_REG|d_flipflop:REGISTER[16].FF                                                                                                                                  ; 2                       ;
; |computer_integration_HW_test|computer_integration:Computer|Program_Control:PC_InstrMem|instruction_memory:inst_mem|register_32bit:FILE_REGISTER[0].F_REG|d_flipflop:REGISTER[19].FF                                                                                                                                  ; 2                       ;
; |computer_integration_HW_test|computer_integration:Computer|Program_Control:PC_InstrMem|instruction_memory:inst_mem|register_32bit:FILE_REGISTER[0].F_REG|d_flipflop:REGISTER[1].FF                                                                                                                                   ; 2                       ;
; |computer_integration_HW_test|computer_integration:Computer|Program_Control:PC_InstrMem|instruction_memory:inst_mem|register_32bit:FILE_REGISTER[0].F_REG|d_flipflop:REGISTER[22].FF                                                                                                                                  ; 2                       ;
; |computer_integration_HW_test|computer_integration:Computer|Program_Control:PC_InstrMem|instruction_memory:inst_mem|register_32bit:FILE_REGISTER[0].F_REG|d_flipflop:REGISTER[24].FF                                                                                                                                  ; 2                       ;
; |computer_integration_HW_test|computer_integration:Computer|Program_Control:PC_InstrMem|instruction_memory:inst_mem|register_32bit:FILE_REGISTER[0].F_REG|d_flipflop:REGISTER[26].FF                                                                                                                                  ; 2                       ;
; |computer_integration_HW_test|computer_integration:Computer|Program_Control:PC_InstrMem|instruction_memory:inst_mem|register_32bit:FILE_REGISTER[0].F_REG|d_flipflop:REGISTER[27].FF                                                                                                                                  ; 2                       ;
; |computer_integration_HW_test|computer_integration:Computer|Program_Control:PC_InstrMem|instruction_memory:inst_mem|register_32bit:FILE_REGISTER[0].F_REG|d_flipflop:REGISTER[28].FF                                                                                                                                  ; 2                       ;
; |computer_integration_HW_test|computer_integration:Computer|Program_Control:PC_InstrMem|instruction_memory:inst_mem|register_32bit:FILE_REGISTER[0].F_REG|d_flipflop:REGISTER[29].FF                                                                                                                                  ; 2                       ;
; |computer_integration_HW_test|computer_integration:Computer|Program_Control:PC_InstrMem|instruction_memory:inst_mem|register_32bit:FILE_REGISTER[0].F_REG|d_flipflop:REGISTER[2].FF                                                                                                                                   ; 2                       ;
; |computer_integration_HW_test|computer_integration:Computer|Program_Control:PC_InstrMem|instruction_memory:inst_mem|register_32bit:FILE_REGISTER[0].F_REG|d_flipflop:REGISTER[31].FF                                                                                                                                  ; 2                       ;
; |computer_integration_HW_test|computer_integration:Computer|Program_Control:PC_InstrMem|instruction_memory:inst_mem|register_32bit:FILE_REGISTER[0].F_REG|d_flipflop:REGISTER[3].FF                                                                                                                                   ; 2                       ;
; |computer_integration_HW_test|computer_integration:Computer|Program_Control:PC_InstrMem|instruction_memory:inst_mem|register_32bit:FILE_REGISTER[0].F_REG|d_flipflop:REGISTER[4].FF                                                                                                                                   ; 2                       ;
; |computer_integration_HW_test|computer_integration:Computer|Program_Control:PC_InstrMem|instruction_memory:inst_mem|register_32bit:FILE_REGISTER[0].F_REG|d_flipflop:REGISTER[5].FF                                                                                                                                   ; 2                       ;
; |computer_integration_HW_test|computer_integration:Computer|Program_Control:PC_InstrMem|instruction_memory:inst_mem|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[0].FF                                                                                                                                  ; 2                       ;
; |computer_integration_HW_test|computer_integration:Computer|Program_Control:PC_InstrMem|instruction_memory:inst_mem|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[11].FF                                                                                                                                 ; 2                       ;
; |computer_integration_HW_test|computer_integration:Computer|Program_Control:PC_InstrMem|instruction_memory:inst_mem|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[16].FF                                                                                                                                 ; 2                       ;
; |computer_integration_HW_test|computer_integration:Computer|Program_Control:PC_InstrMem|instruction_memory:inst_mem|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[19].FF                                                                                                                                 ; 2                       ;
; |computer_integration_HW_test|computer_integration:Computer|Program_Control:PC_InstrMem|instruction_memory:inst_mem|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[1].FF                                                                                                                                  ; 2                       ;
; |computer_integration_HW_test|computer_integration:Computer|Program_Control:PC_InstrMem|instruction_memory:inst_mem|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[22].FF                                                                                                                                 ; 2                       ;
; |computer_integration_HW_test|computer_integration:Computer|Program_Control:PC_InstrMem|instruction_memory:inst_mem|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[24].FF                                                                                                                                 ; 2                       ;
; |computer_integration_HW_test|computer_integration:Computer|Program_Control:PC_InstrMem|instruction_memory:inst_mem|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[26].FF                                                                                                                                 ; 2                       ;
; |computer_integration_HW_test|computer_integration:Computer|Program_Control:PC_InstrMem|instruction_memory:inst_mem|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[27].FF                                                                                                                                 ; 2                       ;
; |computer_integration_HW_test|computer_integration:Computer|Program_Control:PC_InstrMem|instruction_memory:inst_mem|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[28].FF                                                                                                                                 ; 2                       ;
; |computer_integration_HW_test|computer_integration:Computer|Program_Control:PC_InstrMem|instruction_memory:inst_mem|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[29].FF                                                                                                                                 ; 2                       ;
; |computer_integration_HW_test|computer_integration:Computer|Program_Control:PC_InstrMem|instruction_memory:inst_mem|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[2].FF                                                                                                                                  ; 2                       ;
; |computer_integration_HW_test|computer_integration:Computer|Program_Control:PC_InstrMem|instruction_memory:inst_mem|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[31].FF                                                                                                                                 ; 2                       ;
; |computer_integration_HW_test|computer_integration:Computer|Program_Control:PC_InstrMem|instruction_memory:inst_mem|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[3].FF                                                                                                                                  ; 2                       ;
; |computer_integration_HW_test|computer_integration:Computer|Program_Control:PC_InstrMem|instruction_memory:inst_mem|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[4].FF                                                                                                                                  ; 2                       ;
; |computer_integration_HW_test|computer_integration:Computer|Program_Control:PC_InstrMem|instruction_memory:inst_mem|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[5].FF                                                                                                                                  ; 2                       ;
; |computer_integration_HW_test|computer_integration:Computer|Program_Control:PC_InstrMem|instruction_memory:inst_mem|register_32bit:FILE_REGISTER[11].F_REG|d_flipflop:REGISTER[0].FF                                                                                                                                  ; 2                       ;
; |computer_integration_HW_test|computer_integration:Computer|Program_Control:PC_InstrMem|instruction_memory:inst_mem|register_32bit:FILE_REGISTER[11].F_REG|d_flipflop:REGISTER[11].FF                                                                                                                                 ; 2                       ;
; |computer_integration_HW_test|computer_integration:Computer|Program_Control:PC_InstrMem|instruction_memory:inst_mem|register_32bit:FILE_REGISTER[11].F_REG|d_flipflop:REGISTER[16].FF                                                                                                                                 ; 2                       ;
; |computer_integration_HW_test|computer_integration:Computer|Program_Control:PC_InstrMem|instruction_memory:inst_mem|register_32bit:FILE_REGISTER[11].F_REG|d_flipflop:REGISTER[19].FF                                                                                                                                 ; 2                       ;
; |computer_integration_HW_test|computer_integration:Computer|Program_Control:PC_InstrMem|instruction_memory:inst_mem|register_32bit:FILE_REGISTER[11].F_REG|d_flipflop:REGISTER[1].FF                                                                                                                                  ; 2                       ;
; |computer_integration_HW_test|computer_integration:Computer|Program_Control:PC_InstrMem|instruction_memory:inst_mem|register_32bit:FILE_REGISTER[11].F_REG|d_flipflop:REGISTER[22].FF                                                                                                                                 ; 2                       ;
; |sld_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub              ; 37                      ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_g884:auto_generated                                                                                                                                            ; 482                     ;
; |sld_signaltap                                                                                                                                                                                                                                                                                                        ; 224                     ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                           ; 156                     ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                             ; 98                      ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                 ; 95                      ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                ; 91                      ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_uai:auto_generated                                                        ; 38                      ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                          ; 36                      ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                              ; 34                      ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                         ; 34                      ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                            ; 32                      ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                          ; 21                      ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                   ; 19                      ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_39i:auto_generated                                                                       ; 12                      ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:225:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:226:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:227:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:228:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:229:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:230:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:231:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:232:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:233:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:234:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:235:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:236:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:237:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:238:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:239:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:240:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:241:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:242:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:243:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:244:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:245:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:246:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:247:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:248:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:249:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:250:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:251:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:252:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:253:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:254:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:255:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:256:sm1 ; 3                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated                                                                                                              ; 2                       ;
; |sld_signaltap|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                       ; 2                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+
This list only includes the top 50 out of 916 changed logic entities


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Rapid Recompile Table of Modified Assignments                                                                                                                      ;
+---------------------------------+------------------------------------------------------------------------------------------------------------+----------------+--------------------+
; Modified Assignments            ; Target                                                                                                     ; Previous Value ; Current Value      ;
+---------------------------------+------------------------------------------------------------------------------------------------------------+----------------+--------------------+
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[0]  ; --             ; acq_trigger_in[39] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[0]  ; --             ; acq_data_in[39]    ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[10] ; --             ; acq_trigger_in[40] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[10] ; --             ; acq_data_in[40]    ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[11] ; --             ; acq_trigger_in[41] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[11] ; --             ; acq_data_in[41]    ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[12] ; --             ; acq_trigger_in[42] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[12] ; --             ; acq_data_in[42]    ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[13] ; --             ; acq_trigger_in[43] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[13] ; --             ; acq_data_in[43]    ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[14] ; --             ; acq_trigger_in[44] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[14] ; --             ; acq_data_in[44]    ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[15] ; --             ; acq_trigger_in[45] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[15] ; --             ; acq_data_in[45]    ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[16] ; --             ; acq_trigger_in[46] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[16] ; --             ; acq_data_in[46]    ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[17] ; --             ; acq_trigger_in[47] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[17] ; --             ; acq_data_in[47]    ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[18] ; --             ; acq_trigger_in[48] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[18] ; --             ; acq_data_in[48]    ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[19] ; --             ; acq_trigger_in[49] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[19] ; --             ; acq_data_in[49]    ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[1]  ; --             ; acq_trigger_in[50] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[1]  ; --             ; acq_data_in[50]    ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[20] ; --             ; acq_trigger_in[51] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[20] ; --             ; acq_data_in[51]    ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[21] ; --             ; acq_trigger_in[52] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[21] ; --             ; acq_data_in[52]    ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[22] ; --             ; acq_trigger_in[53] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[22] ; --             ; acq_data_in[53]    ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[23] ; --             ; acq_trigger_in[54] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[23] ; --             ; acq_data_in[54]    ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[24] ; --             ; acq_trigger_in[55] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[24] ; --             ; acq_data_in[55]    ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[25] ; --             ; acq_trigger_in[56] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[25] ; --             ; acq_data_in[56]    ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[26] ; --             ; acq_trigger_in[57] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[26] ; --             ; acq_data_in[57]    ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[27] ; --             ; acq_trigger_in[58] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[27] ; --             ; acq_data_in[58]    ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[28] ; --             ; acq_trigger_in[59] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[28] ; --             ; acq_data_in[59]    ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[29] ; --             ; acq_trigger_in[60] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[29] ; --             ; acq_data_in[60]    ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[2]  ; --             ; acq_trigger_in[61] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[2]  ; --             ; acq_data_in[61]    ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[30] ; --             ; acq_trigger_in[62] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[30] ; --             ; acq_data_in[62]    ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[31] ; --             ; acq_trigger_in[63] ;
; CONNECT_TO_SLD_NODE_ENTITY_PORT ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[31] ; --             ; acq_data_in[63]    ;
+---------------------------------+------------------------------------------------------------------------------------------------------------+----------------+--------------------+
This list only includes the top 50 out of 847 changed assignments


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                                                                                                                                                                                                            ;
+------------------------------------------------------------------------------------------------------------+---------------+-----------+--------------------------------+-------------------+-----------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                       ; Type          ; Status    ; Partition Name                 ; Netlist Type Used ; Actual Connection                                                                                                                 ; Details ;
+------------------------------------------------------------------------------------------------------------+---------------+-----------+--------------------------------+-------------------+-----------------------------------------------------------------------------------------------------------------------------------+---------+
; computer_integration:Computer|Program_Control:PC_InstrMem|counter[0]                                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|Program_Control:PC_InstrMem|counter[0]                                                              ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|counter[0]                                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|Program_Control:PC_InstrMem|counter[0]                                                              ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|counter[1]                                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|Program_Control:PC_InstrMem|counter[1]                                                              ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|counter[1]                                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|Program_Control:PC_InstrMem|counter[1]                                                              ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|counter[2]                                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|Program_Control:PC_InstrMem|counter[2]                                                              ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|counter[2]                                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|Program_Control:PC_InstrMem|counter[2]                                                              ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|counter[3]                                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|Program_Control:PC_InstrMem|counter[3]                                                              ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|counter[3]                                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|Program_Control:PC_InstrMem|counter[3]                                                              ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|counter[4]                                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|Program_Control:PC_InstrMem|counter[4]                                                              ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|counter[4]                                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|Program_Control:PC_InstrMem|counter[4]                                                              ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|counter[5]                                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|Program_Control:PC_InstrMem|counter[5]                                                              ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|counter[5]                                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|Program_Control:PC_InstrMem|counter[5]                                                              ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|counter[6]                                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|Program_Control:PC_InstrMem|counter[6]                                                              ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|counter[6]                                       ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|Program_Control:PC_InstrMem|counter[6]                                                              ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[0]                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[0]~11                                                       ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[0]                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[0]~11                                                       ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[10]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[10]~22                                                      ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[10]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[10]~22                                                      ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[11]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[11]~33                                                      ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[11]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[11]~33                                                      ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[12]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[12]~44                                                      ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[12]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[12]~44                                                      ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[13]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                               ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[13]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                               ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[14]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[10]~22                                                      ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[14]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[10]~22                                                      ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[15]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                               ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[15]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                               ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[16]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[16]~56                                                      ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[16]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[16]~56                                                      ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[17]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                               ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[17]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                               ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[18]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                               ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[18]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                               ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[19]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[19]~67                                                      ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[19]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[19]~67                                                      ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[1]                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[1]~78                                                       ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[1]                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[1]~78                                                       ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[20]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                               ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[20]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                               ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[21]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                               ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[21]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                               ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[22]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[22]~89                                                      ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[22]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[22]~89                                                      ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[23]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                               ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[23]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                               ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[24]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[24]~100                                                     ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[24]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[24]~100                                                     ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[25]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                               ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[25]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                               ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[26]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[26]~101_wirecell                                            ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[26]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[26]~101_wirecell                                            ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[27]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|control_signals:Control|WideOr8~0                                                                   ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[27]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|control_signals:Control|WideOr8~0                                                                   ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[28]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[28]~102                                                     ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[28]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[28]~102                                                     ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[29]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[29]~103                                                     ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[29]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[29]~103                                                     ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[2]                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[2]~114                                                      ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[2]                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[2]~114                                                      ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[30]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                               ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[30]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                               ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[31]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[31]~115_wirecell                                            ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[31]                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[31]~115_wirecell                                            ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[3]                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[3]~126                                                      ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[3]                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[3]~126                                                      ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[4]                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[4]~137                                                      ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[4]                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[4]~137                                                      ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[5]                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[5]~148                                                      ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[5]                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[5]~148                                                      ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[6]                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[10]~22                                                      ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[6]                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[10]~22                                                      ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[7]                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[10]~22                                                      ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[7]                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[10]~22                                                      ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[8]                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[10]~22                                                      ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[8]                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[10]~22                                                      ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[9]                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[10]~22                                                      ; N/A     ;
; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[9]                                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|Program_Control:PC_InstrMem|instruction[10]~22                                                      ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[0]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[0].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[0]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[0].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[10] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[10].FF|q ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[10] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[10].FF|q ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[11] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[11].FF|q ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[11] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[11].FF|q ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[12] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[12].FF|q ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[12] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[12].FF|q ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[13] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[13].FF|q ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[13] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[13].FF|q ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[14] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[14].FF|q ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[14] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[14].FF|q ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[15] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[15].FF|q ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[15] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[15].FF|q ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[16] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[16].FF|q ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[16] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[16].FF|q ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[17] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[17].FF|q ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[17] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[17].FF|q ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[18] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[18].FF|q ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[18] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[18].FF|q ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[19] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[19].FF|q ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[19] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[19].FF|q ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[1]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[1].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[1]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[1].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[20] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[20].FF|q ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[20] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[20].FF|q ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[21] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[21].FF|q ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[21] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[21].FF|q ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[22] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[22].FF|q ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[22] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[22].FF|q ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[23] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[23].FF|q ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[23] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[23].FF|q ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[24] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[24].FF|q ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[24] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[24].FF|q ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[25] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[25].FF|q ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[25] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[25].FF|q ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[26] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[26].FF|q ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[26] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[26].FF|q ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[27] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[27].FF|q ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[27] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[27].FF|q ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[28] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[28].FF|q ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[28] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[28].FF|q ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[29] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[29].FF|q ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[29] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[29].FF|q ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[2]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[2].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[2]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[2].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[30] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[30].FF|q ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[30] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[30].FF|q ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[31] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[31].FF|q ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[31] ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[31].FF|q ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[3]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[3].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[3]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[3].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[4]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[4].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[4]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[4].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[5]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[5].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[5]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[5].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[6]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[6].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[6]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[6].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[7]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[7].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[7]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[7].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[8]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[8].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[8]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[8].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[9]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[9].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|Q[9]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[10].F_REG|d_flipflop:REGISTER[9].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[0]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[0].FF|q   ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[0]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[0].FF|q   ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[10]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[10].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[10]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[10].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[11]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[11].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[11]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[11].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[12]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[12].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[12]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[12].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[13]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[13].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[13]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[13].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[14]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[14].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[14]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[14].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[15]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[15].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[15]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[15].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[16]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[16].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[16]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[16].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[17]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[17].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[17]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[17].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[18]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[18].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[18]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[18].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[19]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[19].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[19]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[19].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[1]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[1].FF|q   ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[1]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[1].FF|q   ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[20]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[20].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[20]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[20].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[21]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[21].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[21]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[21].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[22]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[22].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[22]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[22].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[23]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[23].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[23]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[23].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[24]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[24].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[24]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[24].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[25]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[25].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[25]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[25].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[26]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[26].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[26]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[26].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[27]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[27].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[27]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[27].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[28]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[28].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[28]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[28].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[29]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[29].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[29]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[29].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[2]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[2].FF|q   ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[2]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[2].FF|q   ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[30]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[30].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[30]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[30].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[31]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[31].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[31]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[31].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[3]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[3].FF|q   ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[3]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[3].FF|q   ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[4]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[4].FF|q   ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[4]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[4].FF|q   ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[5]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[5].FF|q   ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[5]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[5].FF|q   ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[6]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[6].FF|q   ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[6]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[6].FF|q   ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[7]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[7].FF|q   ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[7]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[7].FF|q   ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[8]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[8].FF|q   ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[8]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[8].FF|q   ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[9]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[9].FF|q   ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|Q[9]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[8].F_REG|d_flipflop:REGISTER[9].FF|q   ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[0]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[0].FF|q   ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[0]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[0].FF|q   ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[10]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[10].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[10]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[10].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[11]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[11].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[11]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[11].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[12]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[12].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[12]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[12].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[13]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[13].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[13]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[13].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[14]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[14].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[14]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[14].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[15]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[15].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[15]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[15].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[16]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[16].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[16]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[16].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[17]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[17].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[17]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[17].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[18]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[18].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[18]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[18].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[19]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[19].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[19]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[19].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[1]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[1].FF|q   ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[1]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[1].FF|q   ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[20]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[20].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[20]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[20].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[21]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[21].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[21]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[21].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[22]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[22].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[22]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[22].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[23]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[23].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[23]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[23].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[24]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[24].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[24]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[24].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[25]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[25].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[25]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[25].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[26]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[26].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[26]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[26].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[27]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[27].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[27]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[27].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[28]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[28].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[28]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[28].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[29]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[29].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[29]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[29].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[2]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[2].FF|q   ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[2]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[2].FF|q   ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[30]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[30].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[30]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[30].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[31]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[31].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[31]  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[31].FF|q  ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[3]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[3].FF|q   ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[3]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[3].FF|q   ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[4]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[4].FF|q   ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[4]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[4].FF|q   ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[5]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[5].FF|q   ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[5]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[5].FF|q   ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[6]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[6].FF|q   ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[6]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[6].FF|q   ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[7]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[7].FF|q   ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[7]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[7].FF|q   ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[8]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[8].FF|q   ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[8]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[8].FF|q   ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[9]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[9].FF|q   ; N/A     ;
; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|Q[9]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|file_register:General_Registers|register_32bit:FILE_REGISTER[9].F_REG|d_flipflop:REGISTER[9].FF|q   ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[0][0]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[0][0]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[0][0]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[0][0]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[0][10]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[0][10]                                                                           ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[0][10]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[0][10]                                                                           ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[0][11]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[0][11]                                                                           ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[0][11]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[0][11]                                                                           ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[0][12]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[0][12]                                                                           ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[0][12]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[0][12]                                                                           ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[0][13]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[0][13]                                                                           ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[0][13]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[0][13]                                                                           ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[0][14]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[0][14]                                                                           ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[0][14]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[0][14]                                                                           ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[0][15]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[0][15]                                                                           ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[0][15]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[0][15]                                                                           ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[0][1]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[0][1]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[0][1]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[0][1]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[0][2]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[0][2]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[0][2]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[0][2]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[0][3]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[0][3]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[0][3]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[0][3]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[0][4]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[0][4]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[0][4]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[0][4]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[0][5]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[0][5]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[0][5]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[0][5]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[0][6]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[0][6]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[0][6]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[0][6]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[0][7]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[0][7]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[0][7]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[0][7]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[0][8]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[0][8]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[0][8]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[0][8]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[0][9]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[0][9]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[0][9]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[0][9]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[1][0]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[1][0]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[1][0]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[1][0]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[1][10]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[1][10]                                                                           ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[1][10]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[1][10]                                                                           ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[1][11]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[1][11]                                                                           ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[1][11]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[1][11]                                                                           ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[1][12]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[1][12]                                                                           ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[1][12]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[1][12]                                                                           ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[1][13]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[1][13]                                                                           ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[1][13]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[1][13]                                                                           ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[1][14]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[1][14]                                                                           ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[1][14]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[1][14]                                                                           ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[1][15]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[1][15]                                                                           ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[1][15]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[1][15]                                                                           ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[1][1]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[1][1]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[1][1]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[1][1]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[1][2]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[1][2]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[1][2]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[1][2]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[1][3]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[1][3]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[1][3]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[1][3]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[1][4]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[1][4]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[1][4]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[1][4]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[1][5]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[1][5]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[1][5]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[1][5]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[1][6]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[1][6]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[1][6]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[1][6]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[1][7]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[1][7]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[1][7]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[1][7]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[1][8]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[1][8]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[1][8]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[1][8]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[1][9]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[1][9]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[1][9]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[1][9]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[2][0]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[2][0]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[2][0]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[2][0]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[2][10]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[2][10]                                                                           ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[2][10]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[2][10]                                                                           ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[2][11]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[2][11]                                                                           ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[2][11]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[2][11]                                                                           ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[2][12]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[2][12]                                                                           ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[2][12]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[2][12]                                                                           ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[2][13]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[2][13]                                                                           ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[2][13]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[2][13]                                                                           ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[2][14]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[2][14]                                                                           ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[2][14]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[2][14]                                                                           ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[2][15]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[2][15]                                                                           ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[2][15]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[2][15]                                                                           ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[2][1]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[2][1]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[2][1]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[2][1]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[2][2]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[2][2]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[2][2]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[2][2]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[2][3]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[2][3]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[2][3]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[2][3]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[2][4]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[2][4]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[2][4]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[2][4]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[2][5]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[2][5]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[2][5]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[2][5]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[2][6]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[2][6]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[2][6]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[2][6]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[2][7]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[2][7]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[2][7]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[2][7]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[2][8]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[2][8]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[2][8]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[2][8]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[2][9]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[2][9]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[2][9]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[2][9]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[3][0]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[3][0]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[3][0]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[3][0]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[3][10]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[3][10]                                                                           ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[3][10]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[3][10]                                                                           ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[3][11]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[3][11]                                                                           ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[3][11]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[3][11]                                                                           ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[3][12]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[3][12]                                                                           ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[3][12]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[3][12]                                                                           ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[3][13]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[3][13]                                                                           ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[3][13]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[3][13]                                                                           ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[3][14]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[3][14]                                                                           ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[3][14]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[3][14]                                                                           ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[3][15]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[3][15]                                                                           ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[3][15]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[3][15]                                                                           ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[3][1]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[3][1]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[3][1]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[3][1]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[3][2]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[3][2]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[3][2]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[3][2]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[3][3]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[3][3]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[3][3]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[3][3]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[3][4]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[3][4]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[3][4]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[3][4]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[3][5]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[3][5]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[3][5]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[3][5]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[3][6]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[3][6]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[3][6]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[3][6]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[3][7]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[3][7]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[3][7]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[3][7]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[3][8]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[3][8]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[3][8]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[3][8]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[3][9]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[3][9]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[3][9]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[3][9]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[4][0]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[4][0]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[4][0]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[4][0]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[4][10]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[4][10]                                                                           ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[4][10]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[4][10]                                                                           ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[4][11]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[4][11]                                                                           ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[4][11]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[4][11]                                                                           ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[4][12]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[4][12]                                                                           ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[4][12]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[4][12]                                                                           ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[4][13]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[4][13]                                                                           ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[4][13]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[4][13]                                                                           ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[4][14]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[4][14]                                                                           ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[4][14]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[4][14]                                                                           ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[4][15]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[4][15]                                                                           ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[4][15]                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[4][15]                                                                           ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[4][1]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[4][1]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[4][1]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[4][1]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[4][2]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[4][2]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[4][2]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[4][2]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[4][3]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[4][3]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[4][3]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[4][3]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[4][4]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[4][4]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[4][4]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[4][4]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[4][5]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[4][5]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[4][5]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[4][5]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[4][6]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[4][6]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[4][6]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[4][6]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[4][7]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[4][7]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[4][7]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[4][7]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[4][8]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[4][8]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[4][8]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[4][8]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[4][9]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[4][9]                                                                            ; N/A     ;
; computer_integration:Computer|sram:Memory|memory[4][9]                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration:Computer|sram:Memory|memory[4][9]                                                                            ; N/A     ;
; computer_integration:Computer|wr_instr[0]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration_HW_SM:Computer_Control_SM|wr_instr[0]                                                                        ; N/A     ;
; computer_integration:Computer|wr_instr[0]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration_HW_SM:Computer_Control_SM|wr_instr[0]                                                                        ; N/A     ;
; computer_integration:Computer|wr_instr[10]                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration_HW_SM:Computer_Control_SM|wr_instr[10]                                                                       ; N/A     ;
; computer_integration:Computer|wr_instr[10]                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration_HW_SM:Computer_Control_SM|wr_instr[10]                                                                       ; N/A     ;
; computer_integration:Computer|wr_instr[11]                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration_HW_SM:Computer_Control_SM|wr_instr[11]                                                                       ; N/A     ;
; computer_integration:Computer|wr_instr[11]                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration_HW_SM:Computer_Control_SM|wr_instr[11]                                                                       ; N/A     ;
; computer_integration:Computer|wr_instr[12]                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration_HW_SM:Computer_Control_SM|wr_instr[12]                                                                       ; N/A     ;
; computer_integration:Computer|wr_instr[12]                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration_HW_SM:Computer_Control_SM|wr_instr[12]                                                                       ; N/A     ;
; computer_integration:Computer|wr_instr[13]                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                               ; N/A     ;
; computer_integration:Computer|wr_instr[13]                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                               ; N/A     ;
; computer_integration:Computer|wr_instr[14]                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration_HW_SM:Computer_Control_SM|wr_instr[10]                                                                       ; N/A     ;
; computer_integration:Computer|wr_instr[14]                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration_HW_SM:Computer_Control_SM|wr_instr[10]                                                                       ; N/A     ;
; computer_integration:Computer|wr_instr[15]                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                               ; N/A     ;
; computer_integration:Computer|wr_instr[15]                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                               ; N/A     ;
; computer_integration:Computer|wr_instr[16]                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration_HW_SM:Computer_Control_SM|wr_instr[16]                                                                       ; N/A     ;
; computer_integration:Computer|wr_instr[16]                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration_HW_SM:Computer_Control_SM|wr_instr[16]                                                                       ; N/A     ;
; computer_integration:Computer|wr_instr[17]                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                               ; N/A     ;
; computer_integration:Computer|wr_instr[17]                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                               ; N/A     ;
; computer_integration:Computer|wr_instr[18]                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                               ; N/A     ;
; computer_integration:Computer|wr_instr[18]                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                               ; N/A     ;
; computer_integration:Computer|wr_instr[19]                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration_HW_SM:Computer_Control_SM|wr_instr[19]                                                                       ; N/A     ;
; computer_integration:Computer|wr_instr[19]                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration_HW_SM:Computer_Control_SM|wr_instr[19]                                                                       ; N/A     ;
; computer_integration:Computer|wr_instr[1]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration_HW_SM:Computer_Control_SM|wr_instr[1]                                                                        ; N/A     ;
; computer_integration:Computer|wr_instr[1]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration_HW_SM:Computer_Control_SM|wr_instr[1]                                                                        ; N/A     ;
; computer_integration:Computer|wr_instr[20]                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                               ; N/A     ;
; computer_integration:Computer|wr_instr[20]                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                               ; N/A     ;
; computer_integration:Computer|wr_instr[21]                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                               ; N/A     ;
; computer_integration:Computer|wr_instr[21]                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                               ; N/A     ;
; computer_integration:Computer|wr_instr[22]                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration_HW_SM:Computer_Control_SM|wr_instr[22]                                                                       ; N/A     ;
; computer_integration:Computer|wr_instr[22]                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration_HW_SM:Computer_Control_SM|wr_instr[22]                                                                       ; N/A     ;
; computer_integration:Computer|wr_instr[23]                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                               ; N/A     ;
; computer_integration:Computer|wr_instr[23]                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                               ; N/A     ;
; computer_integration:Computer|wr_instr[24]                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration_HW_SM:Computer_Control_SM|wr_instr[24]                                                                       ; N/A     ;
; computer_integration:Computer|wr_instr[24]                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration_HW_SM:Computer_Control_SM|wr_instr[24]                                                                       ; N/A     ;
; computer_integration:Computer|wr_instr[25]                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                               ; N/A     ;
; computer_integration:Computer|wr_instr[25]                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                               ; N/A     ;
; computer_integration:Computer|wr_instr[26]                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration_HW_SM:Computer_Control_SM|wr_instr[26]                                                                       ; N/A     ;
; computer_integration:Computer|wr_instr[26]                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration_HW_SM:Computer_Control_SM|wr_instr[26]                                                                       ; N/A     ;
; computer_integration:Computer|wr_instr[27]                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration_HW_SM:Computer_Control_SM|wr_instr[27]                                                                       ; N/A     ;
; computer_integration:Computer|wr_instr[27]                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration_HW_SM:Computer_Control_SM|wr_instr[27]                                                                       ; N/A     ;
; computer_integration:Computer|wr_instr[28]                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration_HW_SM:Computer_Control_SM|wr_instr[28]                                                                       ; N/A     ;
; computer_integration:Computer|wr_instr[28]                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration_HW_SM:Computer_Control_SM|wr_instr[28]                                                                       ; N/A     ;
; computer_integration:Computer|wr_instr[29]                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration_HW_SM:Computer_Control_SM|wr_instr[29]                                                                       ; N/A     ;
; computer_integration:Computer|wr_instr[29]                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration_HW_SM:Computer_Control_SM|wr_instr[29]                                                                       ; N/A     ;
; computer_integration:Computer|wr_instr[2]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration_HW_SM:Computer_Control_SM|wr_instr[2]                                                                        ; N/A     ;
; computer_integration:Computer|wr_instr[2]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration_HW_SM:Computer_Control_SM|wr_instr[2]                                                                        ; N/A     ;
; computer_integration:Computer|wr_instr[30]                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                               ; N/A     ;
; computer_integration:Computer|wr_instr[30]                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                               ; N/A     ;
; computer_integration:Computer|wr_instr[31]                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration_HW_SM:Computer_Control_SM|wr_instr[31]                                                                       ; N/A     ;
; computer_integration:Computer|wr_instr[31]                                                                 ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration_HW_SM:Computer_Control_SM|wr_instr[31]                                                                       ; N/A     ;
; computer_integration:Computer|wr_instr[3]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration_HW_SM:Computer_Control_SM|wr_instr[3]                                                                        ; N/A     ;
; computer_integration:Computer|wr_instr[3]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration_HW_SM:Computer_Control_SM|wr_instr[3]                                                                        ; N/A     ;
; computer_integration:Computer|wr_instr[4]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration_HW_SM:Computer_Control_SM|wr_instr[4]                                                                        ; N/A     ;
; computer_integration:Computer|wr_instr[4]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration_HW_SM:Computer_Control_SM|wr_instr[4]                                                                        ; N/A     ;
; computer_integration:Computer|wr_instr[5]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration_HW_SM:Computer_Control_SM|wr_instr[5]                                                                        ; N/A     ;
; computer_integration:Computer|wr_instr[5]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration_HW_SM:Computer_Control_SM|wr_instr[5]                                                                        ; N/A     ;
; computer_integration:Computer|wr_instr[6]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration_HW_SM:Computer_Control_SM|wr_instr[10]                                                                       ; N/A     ;
; computer_integration:Computer|wr_instr[6]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration_HW_SM:Computer_Control_SM|wr_instr[10]                                                                       ; N/A     ;
; computer_integration:Computer|wr_instr[7]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration_HW_SM:Computer_Control_SM|wr_instr[10]                                                                       ; N/A     ;
; computer_integration:Computer|wr_instr[7]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration_HW_SM:Computer_Control_SM|wr_instr[10]                                                                       ; N/A     ;
; computer_integration:Computer|wr_instr[8]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration_HW_SM:Computer_Control_SM|wr_instr[10]                                                                       ; N/A     ;
; computer_integration:Computer|wr_instr[8]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration_HW_SM:Computer_Control_SM|wr_instr[10]                                                                       ; N/A     ;
; computer_integration:Computer|wr_instr[9]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration_HW_SM:Computer_Control_SM|wr_instr[10]                                                                       ; N/A     ;
; computer_integration:Computer|wr_instr[9]                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration_HW_SM:Computer_Control_SM|wr_instr[10]                                                                       ; N/A     ;
; computer_integration:Computer|wr_instr_addr[0]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration_HW_SM:Computer_Control_SM|wr_instr_addr[0]                                                                   ; N/A     ;
; computer_integration:Computer|wr_instr_addr[0]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration_HW_SM:Computer_Control_SM|wr_instr_addr[0]                                                                   ; N/A     ;
; computer_integration:Computer|wr_instr_addr[1]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration_HW_SM:Computer_Control_SM|wr_instr_addr[1]                                                                   ; N/A     ;
; computer_integration:Computer|wr_instr_addr[1]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration_HW_SM:Computer_Control_SM|wr_instr_addr[1]                                                                   ; N/A     ;
; computer_integration:Computer|wr_instr_addr[2]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration_HW_SM:Computer_Control_SM|wr_instr_addr[2]                                                                   ; N/A     ;
; computer_integration:Computer|wr_instr_addr[2]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration_HW_SM:Computer_Control_SM|wr_instr_addr[2]                                                                   ; N/A     ;
; computer_integration:Computer|wr_instr_addr[3]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration_HW_SM:Computer_Control_SM|wr_instr_addr[3]                                                                   ; N/A     ;
; computer_integration:Computer|wr_instr_addr[3]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration_HW_SM:Computer_Control_SM|wr_instr_addr[3]                                                                   ; N/A     ;
; computer_integration:Computer|wr_instr_addr[4]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration_HW_SM:Computer_Control_SM|wr_instr_addr[4]                                                                   ; N/A     ;
; computer_integration:Computer|wr_instr_addr[4]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration_HW_SM:Computer_Control_SM|wr_instr_addr[4]                                                                   ; N/A     ;
; computer_integration:Computer|wr_instr_addr[5]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                               ; N/A     ;
; computer_integration:Computer|wr_instr_addr[5]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                               ; N/A     ;
; computer_integration:Computer|wr_instr_addr[6]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                               ; N/A     ;
; computer_integration:Computer|wr_instr_addr[6]                                                             ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                                                               ; N/A     ;
; computer_integration:Computer|wr_instr_en                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration_HW_SM:Computer_Control_SM|wr_instr_en                                                                        ; N/A     ;
; computer_integration:Computer|wr_instr_en                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration_HW_SM:Computer_Control_SM|wr_instr_en                                                                        ; N/A     ;
; computer_integration_HW_SM:Computer_Control_SM|comp_en                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration_HW_SM:Computer_Control_SM|comp_en~_wirecell                                                                  ; N/A     ;
; computer_integration_HW_SM:Computer_Control_SM|comp_en                                                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; computer_integration_HW_SM:Computer_Control_SM|comp_en~_wirecell                                                                  ; N/A     ;
; div_clock:clock_divider|div_clks[18]~reg0                                                                  ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; div_clock:clock_divider|div_clks[18]                                                                                              ; N/A     ;
; sys_clk                                                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sys_clk                                                                                                                           ; N/A     ;
; sys_clk                                                                                                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; sys_clk                                                                                                                           ; N/A     ;
; auto_signaltap_0|gnd                                                                                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                               ; N/A     ;
; auto_signaltap_0|gnd                                                                                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                               ; N/A     ;
; auto_signaltap_0|gnd                                                                                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                               ; N/A     ;
; auto_signaltap_0|gnd                                                                                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                               ; N/A     ;
; auto_signaltap_0|gnd                                                                                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                               ; N/A     ;
; auto_signaltap_0|gnd                                                                                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                               ; N/A     ;
; auto_signaltap_0|gnd                                                                                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                               ; N/A     ;
; auto_signaltap_0|gnd                                                                                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                               ; N/A     ;
; auto_signaltap_0|gnd                                                                                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                               ; N/A     ;
; auto_signaltap_0|gnd                                                                                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                               ; N/A     ;
; auto_signaltap_0|gnd                                                                                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                               ; N/A     ;
; auto_signaltap_0|gnd                                                                                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                               ; N/A     ;
; auto_signaltap_0|gnd                                                                                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                               ; N/A     ;
; auto_signaltap_0|gnd                                                                                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                               ; N/A     ;
; auto_signaltap_0|gnd                                                                                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                               ; N/A     ;
; auto_signaltap_0|gnd                                                                                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                               ; N/A     ;
; auto_signaltap_0|gnd                                                                                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                               ; N/A     ;
; auto_signaltap_0|gnd                                                                                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                               ; N/A     ;
; auto_signaltap_0|gnd                                                                                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                               ; N/A     ;
; auto_signaltap_0|gnd                                                                                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                               ; N/A     ;
; auto_signaltap_0|gnd                                                                                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                                                               ; N/A     ;
; auto_signaltap_0|vcc                                                                                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                               ; N/A     ;
; auto_signaltap_0|vcc                                                                                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                               ; N/A     ;
; auto_signaltap_0|vcc                                                                                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                               ; N/A     ;
; auto_signaltap_0|vcc                                                                                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                               ; N/A     ;
; auto_signaltap_0|vcc                                                                                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                               ; N/A     ;
; auto_signaltap_0|vcc                                                                                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                               ; N/A     ;
; auto_signaltap_0|vcc                                                                                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                               ; N/A     ;
; auto_signaltap_0|vcc                                                                                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                               ; N/A     ;
; auto_signaltap_0|vcc                                                                                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                               ; N/A     ;
; auto_signaltap_0|vcc                                                                                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                               ; N/A     ;
; auto_signaltap_0|vcc                                                                                       ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                                                               ; N/A     ;
+------------------------------------------------------------------------------------------------------------+---------------+-----------+--------------------------------+-------------------+-----------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                 ;
+---------------------------------------------------------------------+-----------+---------------+----------+-------------+
; Name                                                                ; Partition ; Type          ; Location ; Status      ;
+---------------------------------------------------------------------+-----------+---------------+----------+-------------+
; CLOCK_50                                                            ; Top       ; Input Port    ; n/a      ;             ;
;     -- CLOCK_50                                                     ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- CLOCK_50~input                                               ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; HEX0[0]                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX0[0]                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX0[0]~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; HEX0[1]                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX0[1]                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX0[1]~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; HEX0[2]                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX0[2]                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX0[2]~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; HEX0[3]                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX0[3]                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX0[3]~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; HEX0[4]                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX0[4]                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX0[4]~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; HEX0[5]                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX0[5]                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX0[5]~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; HEX0[6]                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX0[6]                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX0[6]~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; HEX1[0]                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX1[0]                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX1[0]~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; HEX1[1]                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX1[1]                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX1[1]~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; HEX1[2]                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX1[2]                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX1[2]~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; HEX1[3]                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX1[3]                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX1[3]~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; HEX1[4]                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX1[4]                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX1[4]~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; HEX1[5]                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX1[5]                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX1[5]~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; HEX1[6]                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX1[6]                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX1[6]~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; HEX2[0]                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX2[0]                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX2[0]~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; HEX2[1]                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX2[1]                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX2[1]~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; HEX2[2]                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX2[2]                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX2[2]~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; HEX2[3]                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX2[3]                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX2[3]~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; HEX2[4]                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX2[4]                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX2[4]~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; HEX2[5]                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX2[5]                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX2[5]~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; HEX2[6]                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX2[6]                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX2[6]~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; HEX3[0]                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX3[0]                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX3[0]~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; HEX3[1]                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX3[1]                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX3[1]~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; HEX3[2]                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX3[2]                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX3[2]~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; HEX3[3]                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX3[3]                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX3[3]~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; HEX3[4]                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX3[4]                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX3[4]~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; HEX3[5]                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX3[5]                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX3[5]~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; HEX3[6]                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX3[6]                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX3[6]~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; HEX4[0]                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX4[0]                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX4[0]~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; HEX4[1]                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX4[1]                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX4[1]~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; HEX4[2]                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX4[2]                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX4[2]~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; HEX4[3]                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX4[3]                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX4[3]~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; HEX4[4]                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX4[4]                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX4[4]~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; HEX4[5]                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX4[5]                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX4[5]~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; HEX4[6]                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX4[6]                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX4[6]~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; HEX5[0]                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX5[0]                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX5[0]~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; HEX5[1]                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX5[1]                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX5[1]~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; HEX5[2]                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX5[2]                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX5[2]~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; HEX5[3]                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX5[3]                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX5[3]~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; HEX5[4]                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX5[4]                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX5[4]~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; HEX5[5]                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX5[5]                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX5[5]~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; HEX5[6]                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX5[6]                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX5[6]~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; KEY[0]                                                              ; Top       ; Input Port    ; n/a      ;             ;
;     -- KEY[0]                                                       ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- KEY[0]~input                                                 ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; KEY[1]                                                              ; Top       ; Input Port    ; n/a      ;             ;
;     -- KEY[1]                                                       ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- KEY[1]~input                                                 ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; KEY[2]                                                              ; Top       ; Input Port    ; n/a      ;             ;
;     -- KEY[2]                                                       ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- KEY[2]~input                                                 ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; KEY[3]                                                              ; Top       ; Input Port    ; n/a      ;             ;
;     -- KEY[3]                                                       ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- KEY[3]~input                                                 ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; LEDR[0]                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[0]                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[0]~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; LEDR[1]                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[1]                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[1]~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; LEDR[2]                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[2]                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[2]~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; LEDR[3]                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[3]                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[3]~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; LEDR[4]                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[4]                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[4]~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; LEDR[5]                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[5]                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[5]~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; LEDR[6]                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[6]                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[6]~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; LEDR[7]                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[7]                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[7]~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; LEDR[8]                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[8]                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[8]~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; LEDR[9]                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[9]                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[9]~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; SW[0]                                                               ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[0]                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[0]~input                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; SW[1]                                                               ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[1]                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[1]~input                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; SW[2]                                                               ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[2]                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[2]~input                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; SW[3]                                                               ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[3]                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[3]~input                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; SW[4]                                                               ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[4]                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[4]~input                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; SW[5]                                                               ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[5]                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[5]~input                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; SW[6]                                                               ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[6]                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[6]~input                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; SW[7]                                                               ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[7]                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[7]~input                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; SW[8]                                                               ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[8]                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[8]~input                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; SW[9]                                                               ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[9]                                                        ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[9]~input                                                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; altera_reserved_tck                                                 ; Top       ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tck                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tck~input                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; altera_reserved_tdi                                                 ; Top       ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tdi                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tdi~input                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; altera_reserved_tdo                                                 ; Top       ; Output Port   ; n/a      ;             ;
;     -- altera_reserved_tdo                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- altera_reserved_tdo~output                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; altera_reserved_tms                                                 ; Top       ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tms                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tms~input                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Control_SM_comp_en                              ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_10_.F_REG_Q_0_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_10_.F_REG_Q_10_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_10_.F_REG_Q_11_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_10_.F_REG_Q_12_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_10_.F_REG_Q_13_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_10_.F_REG_Q_14_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_10_.F_REG_Q_15_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_10_.F_REG_Q_16_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_10_.F_REG_Q_17_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_10_.F_REG_Q_18_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_10_.F_REG_Q_19_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_10_.F_REG_Q_1_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_10_.F_REG_Q_20_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_10_.F_REG_Q_21_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_10_.F_REG_Q_22_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_10_.F_REG_Q_23_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_10_.F_REG_Q_24_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_10_.F_REG_Q_25_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_10_.F_REG_Q_26_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_10_.F_REG_Q_27_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_10_.F_REG_Q_28_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_10_.F_REG_Q_29_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_10_.F_REG_Q_2_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_10_.F_REG_Q_30_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_10_.F_REG_Q_31_ ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_10_.F_REG_Q_3_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_10_.F_REG_Q_4_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_10_.F_REG_Q_5_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_10_.F_REG_Q_6_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_10_.F_REG_Q_7_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_10_.F_REG_Q_8_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_10_.F_REG_Q_9_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_8_.F_REG_Q_0_   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_8_.F_REG_Q_10_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_8_.F_REG_Q_11_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_8_.F_REG_Q_12_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_8_.F_REG_Q_13_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_8_.F_REG_Q_14_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_8_.F_REG_Q_15_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_8_.F_REG_Q_16_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_8_.F_REG_Q_17_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_8_.F_REG_Q_18_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_8_.F_REG_Q_19_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_8_.F_REG_Q_1_   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_8_.F_REG_Q_20_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_8_.F_REG_Q_21_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_8_.F_REG_Q_22_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_8_.F_REG_Q_23_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_8_.F_REG_Q_24_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_8_.F_REG_Q_25_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_8_.F_REG_Q_26_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_8_.F_REG_Q_27_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_8_.F_REG_Q_28_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_8_.F_REG_Q_29_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_8_.F_REG_Q_2_   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_8_.F_REG_Q_30_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_8_.F_REG_Q_31_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_8_.F_REG_Q_3_   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_8_.F_REG_Q_4_   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_8_.F_REG_Q_5_   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_8_.F_REG_Q_6_   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_8_.F_REG_Q_7_   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_8_.F_REG_Q_8_   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_8_.F_REG_Q_9_   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_9_.F_REG_Q_0_   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_9_.F_REG_Q_10_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_9_.F_REG_Q_11_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_9_.F_REG_Q_12_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_9_.F_REG_Q_13_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_9_.F_REG_Q_14_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_9_.F_REG_Q_15_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_9_.F_REG_Q_16_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_9_.F_REG_Q_17_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_9_.F_REG_Q_18_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_9_.F_REG_Q_19_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_9_.F_REG_Q_1_   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_9_.F_REG_Q_20_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_9_.F_REG_Q_21_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_9_.F_REG_Q_22_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_9_.F_REG_Q_23_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_9_.F_REG_Q_24_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_9_.F_REG_Q_25_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_9_.F_REG_Q_26_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_9_.F_REG_Q_27_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_9_.F_REG_Q_28_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_9_.F_REG_Q_29_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_9_.F_REG_Q_2_   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_9_.F_REG_Q_30_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_9_.F_REG_Q_31_  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_9_.F_REG_Q_3_   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_9_.F_REG_Q_4_   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_9_.F_REG_Q_5_   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_9_.F_REG_Q_6_   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_9_.F_REG_Q_7_   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_9_.F_REG_Q_8_   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_General_Registers_FILE_REGISTER_9_.F_REG_Q_9_   ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_0__0_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_0__10_                            ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_0__11_                            ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_0__12_                            ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_0__13_                            ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_0__14_                            ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_0__15_                            ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_0__1_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_0__2_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_0__3_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_0__4_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_0__5_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_0__6_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_0__7_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_0__8_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_0__9_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_1__0_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_1__10_                            ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_1__11_                            ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_1__12_                            ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_1__13_                            ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_1__14_                            ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_1__15_                            ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_1__1_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_1__2_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_1__3_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_1__4_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_1__5_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_1__6_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_1__7_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_1__8_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_1__9_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_2__0_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_2__10_                            ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_2__11_                            ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_2__12_                            ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_2__13_                            ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_2__14_                            ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_2__15_                            ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_2__1_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_2__2_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_2__3_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_2__4_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_2__5_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_2__6_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_2__7_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_2__8_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_2__9_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_3__0_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_3__10_                            ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_3__11_                            ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_3__12_                            ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_3__13_                            ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_3__14_                            ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_3__15_                            ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_3__1_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_3__2_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_3__3_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_3__4_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_3__5_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_3__6_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_3__7_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_3__8_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_3__9_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_4__0_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_4__10_                            ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_4__11_                            ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_4__12_                            ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_4__13_                            ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_4__14_                            ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_4__15_                            ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_4__1_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_4__2_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_4__3_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_4__4_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_4__5_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_4__6_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_4__7_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_4__8_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_Memory_memory_4__9_                             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_PC_InstrMem_counter_0_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_PC_InstrMem_counter_1_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_PC_InstrMem_counter_2_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_PC_InstrMem_counter_3_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_PC_InstrMem_counter_4_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_PC_InstrMem_counter_5_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_PC_InstrMem_counter_6_                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_PC_InstrMem_instruction_0_                      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_PC_InstrMem_instruction_10_                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_PC_InstrMem_instruction_11_                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_PC_InstrMem_instruction_12_                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_PC_InstrMem_instruction_13_                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_PC_InstrMem_instruction_14_                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_PC_InstrMem_instruction_15_                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_PC_InstrMem_instruction_16_                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_PC_InstrMem_instruction_17_                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_PC_InstrMem_instruction_18_                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_PC_InstrMem_instruction_19_                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_PC_InstrMem_instruction_1_                      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_PC_InstrMem_instruction_20_                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_PC_InstrMem_instruction_21_                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_PC_InstrMem_instruction_22_                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_PC_InstrMem_instruction_23_                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_PC_InstrMem_instruction_24_                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_PC_InstrMem_instruction_25_                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_PC_InstrMem_instruction_26_                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_PC_InstrMem_instruction_27_                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_PC_InstrMem_instruction_28_                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_PC_InstrMem_instruction_29_                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_PC_InstrMem_instruction_2_                      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_PC_InstrMem_instruction_30_                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_PC_InstrMem_instruction_31_                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_PC_InstrMem_instruction_3_                      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_PC_InstrMem_instruction_4_                      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_PC_InstrMem_instruction_5_                      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_PC_InstrMem_instruction_6_                      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_PC_InstrMem_instruction_7_                      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_PC_InstrMem_instruction_8_                      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_PC_InstrMem_instruction_9_                      ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_wr_instr_0_                                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_wr_instr_10_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_wr_instr_11_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_wr_instr_12_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_wr_instr_13_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_wr_instr_14_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_wr_instr_15_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_wr_instr_16_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_wr_instr_17_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_wr_instr_18_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_wr_instr_19_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_wr_instr_1_                                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_wr_instr_20_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_wr_instr_21_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_wr_instr_22_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_wr_instr_23_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_wr_instr_24_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_wr_instr_25_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_wr_instr_26_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_wr_instr_27_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_wr_instr_28_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_wr_instr_29_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_wr_instr_2_                                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_wr_instr_30_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_wr_instr_31_                                    ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_wr_instr_3_                                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_wr_instr_4_                                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_wr_instr_5_                                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_wr_instr_6_                                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_wr_instr_7_                                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_wr_instr_8_                                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_wr_instr_9_                                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_wr_instr_addr_0_                                ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_wr_instr_addr_1_                                ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_wr_instr_addr_2_                                ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_wr_instr_addr_3_                                ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_wr_instr_addr_4_                                ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_wr_instr_addr_5_                                ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_wr_instr_addr_6_                                ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.Computer_wr_instr_en                                     ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.clock_divider_div_clks_18_~reg0                          ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
; pre_syn.bp.sys_clk                                                  ; Top       ; Output Port   ; n/a      ;             ;
;                                                                     ;           ;               ;          ;             ;
+---------------------------------------------------------------------+-----------+---------------+----------+-------------+


+---------------------------------------------------------+
; Partition Merge Resource Usage Summary                  ;
+---------------------------------------------+-----------+
; Resource                                    ; Usage     ;
+---------------------------------------------+-----------+
; Estimate of Logic utilization (ALMs needed) ; 24844     ;
;                                             ;           ;
; Combinational ALUT usage for logic          ; 14685     ;
;     -- 7 input functions                    ; 5         ;
;     -- 6 input functions                    ; 11486     ;
;     -- 5 input functions                    ; 614       ;
;     -- 4 input functions                    ; 131       ;
;     -- <=3 input functions                  ; 2449      ;
;                                             ;           ;
; Dedicated logic registers                   ; 37095     ;
;                                             ;           ;
; I/O pins                                    ; 67        ;
; Total MLAB memory bits                      ; 0         ;
; Total block memory bits                     ; 65792     ;
;                                             ;           ;
; Total DSP Blocks                            ; 0         ;
;                                             ;           ;
; Maximum fan-out node                        ; sys_clk~0 ;
; Maximum fan-out                             ; 33546     ;
; Total fan-out                               ; 196059    ;
; Average fan-out                             ; 3.67      ;
+---------------------------------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size  ; MIF  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_g884:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 256          ; 257          ; 256          ; 257          ; 65792 ; None ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+------+


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 15.1.1 Build 189 12/02/2015 SJ Standard Edition
    Info: Processing started: Tue May 17 00:10:07 2016
Info: Command: quartus_cdb --read_settings_files=on --write_settings_files=off Computer_Integration_HW_test -c Computer_Integration_HW_test --merge=on --recompile=on
Info (35007): Using synthesis netlist for partition "Top"
Info (12849): Using Hybrid (Rapid Recompile) netlist for partition "sld_hub:auto_hub"
Info (12849): Using Hybrid (Rapid Recompile) netlist for partition "sld_signaltap:auto_signaltap_0"
Info (35024): Successfully connected in-system debug instance "auto_signaltap_0" to all 547 required data inputs, trigger inputs, acquisition clocks, and dynamic pins
Info (35002): Resolved and merged 3 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 9 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Warning (21074): Design contains 6 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "SW[2]" File: C:/Users/adolfp/OneDrive/EE469/Lab4/Verilog/computer_integration_HW/computer_integration_HW_test.sv Line: 26
    Warning (15610): No output dependent on input pin "SW[3]" File: C:/Users/adolfp/OneDrive/EE469/Lab4/Verilog/computer_integration_HW/computer_integration_HW_test.sv Line: 26
    Warning (15610): No output dependent on input pin "SW[4]" File: C:/Users/adolfp/OneDrive/EE469/Lab4/Verilog/computer_integration_HW/computer_integration_HW_test.sv Line: 26
    Warning (15610): No output dependent on input pin "SW[5]" File: C:/Users/adolfp/OneDrive/EE469/Lab4/Verilog/computer_integration_HW/computer_integration_HW_test.sv Line: 26
    Warning (15610): No output dependent on input pin "KEY[1]" File: C:/Users/adolfp/OneDrive/EE469/Lab4/Verilog/computer_integration_HW/computer_integration_HW_test.sv Line: 27
    Warning (15610): No output dependent on input pin "KEY[2]" File: C:/Users/adolfp/OneDrive/EE469/Lab4/Verilog/computer_integration_HW/computer_integration_HW_test.sv Line: 27
Info (21057): Implemented 51731 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 18 input pins
    Info (21059): Implemented 53 output pins
    Info (21061): Implemented 51402 logic cells
    Info (21064): Implemented 257 RAM segments
Warning (20013): Ignored 1 assignments for entity "altsyncram_4884" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name OPTIMIZE_POWER_DURING_SYNTHESIS NORMAL_COMPILATION -entity altsyncram_4884 -tag quartusii was ignored
Info: Quartus Prime Partition Merge was successful. 0 errors, 9 warnings
    Info: Peak virtual memory: 1609 megabytes
    Info: Processing ended: Tue May 17 00:10:24 2016
    Info: Elapsed time: 00:00:17
    Info: Total CPU time (on all processors): 00:00:16


