Classic Timing Analyzer report for HW
Mon May 13 12:36:46 2019
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'CLK'
  7. tco
  8. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                     ;
+------------------------------+-------+---------------+----------------------------------+-----------------------------+------------------------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From                        ; To                           ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+-----------------------------+------------------------------+------------+----------+--------------+
; Worst-case tco               ; N/A   ; None          ; 6.919 ns                         ; Registrador:inst|Saida[23]  ; PC[23]                       ; CLK        ; --       ; 0            ;
; Clock Setup: 'CLK'           ; N/A   ; None          ; 130.14 MHz ( period = 7.684 ns ) ; Controler:inst15|ALUSrcB[0] ; Registrador:inst12|Saida[31] ; CLK        ; CLK      ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;                             ;                              ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+-----------------------------+------------------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2S15F484C3       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; Off                ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; CLK             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'CLK'                                                                                                                                                                                                                                                               ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------------+------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                                  ; To                           ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------------+------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 130.14 MHz ( period = 7.684 ns )                    ; Controler:inst15|ALUSrcB[0]           ; Registrador:inst12|Saida[31] ; CLK        ; CLK      ; None                        ; None                      ; 7.488 ns                ;
; N/A                                     ; 130.17 MHz ( period = 7.682 ns )                    ; Controler:inst15|ALUSrcB[0]           ; Registrador:inst12|Saida[30] ; CLK        ; CLK      ; None                        ; None                      ; 7.486 ns                ;
; N/A                                     ; 131.44 MHz ( period = 7.608 ns )                    ; Controler:inst15|ALUop[1]             ; Registrador:inst12|Saida[31] ; CLK        ; CLK      ; None                        ; None                      ; 7.412 ns                ;
; N/A                                     ; 131.48 MHz ( period = 7.606 ns )                    ; Controler:inst15|ALUop[1]             ; Registrador:inst12|Saida[30] ; CLK        ; CLK      ; None                        ; None                      ; 7.410 ns                ;
; N/A                                     ; 131.70 MHz ( period = 7.593 ns )                    ; Instr_Reg:inst3|Instr15_0[0]          ; Registrador:inst12|Saida[31] ; CLK        ; CLK      ; None                        ; None                      ; 7.398 ns                ;
; N/A                                     ; 131.73 MHz ( period = 7.591 ns )                    ; Instr_Reg:inst3|Instr15_0[0]          ; Registrador:inst12|Saida[30] ; CLK        ; CLK      ; None                        ; None                      ; 7.396 ns                ;
; N/A                                     ; 132.57 MHz ( period = 7.543 ns )                    ; Controler:inst15|ALUSrcA[1]           ; Registrador:inst12|Saida[31] ; CLK        ; CLK      ; None                        ; None                      ; 7.355 ns                ;
; N/A                                     ; 132.61 MHz ( period = 7.541 ns )                    ; Controler:inst15|ALUSrcA[1]           ; Registrador:inst12|Saida[30] ; CLK        ; CLK      ; None                        ; None                      ; 7.353 ns                ;
; N/A                                     ; 132.71 MHz ( period = 7.535 ns )                    ; Controler:inst15|ALUSrcB[1]           ; Registrador:inst12|Saida[31] ; CLK        ; CLK      ; None                        ; None                      ; 7.339 ns                ;
; N/A                                     ; 132.73 MHz ( period = 7.534 ns )                    ; Registrador:inst8|Saida[0]            ; Registrador:inst12|Saida[31] ; CLK        ; CLK      ; None                        ; None                      ; 7.338 ns                ;
; N/A                                     ; 132.75 MHz ( period = 7.533 ns )                    ; Controler:inst15|ALUSrcB[1]           ; Registrador:inst12|Saida[30] ; CLK        ; CLK      ; None                        ; None                      ; 7.337 ns                ;
; N/A                                     ; 132.77 MHz ( period = 7.532 ns )                    ; Registrador:inst8|Saida[0]            ; Registrador:inst12|Saida[30] ; CLK        ; CLK      ; None                        ; None                      ; 7.336 ns                ;
; N/A                                     ; 135.54 MHz ( period = 7.378 ns )                    ; Registrador:inst7|Saida[0]~DUPLICATE  ; Registrador:inst12|Saida[31] ; CLK        ; CLK      ; None                        ; None                      ; 7.189 ns                ;
; N/A                                     ; 135.57 MHz ( period = 7.376 ns )                    ; Registrador:inst7|Saida[0]~DUPLICATE  ; Registrador:inst12|Saida[30] ; CLK        ; CLK      ; None                        ; None                      ; 7.187 ns                ;
; N/A                                     ; 135.87 MHz ( period = 7.360 ns )                    ; Controler:inst15|ALUSrcB[0]           ; Registrador:inst12|Saida[29] ; CLK        ; CLK      ; None                        ; None                      ; 7.165 ns                ;
; N/A                                     ; 135.91 MHz ( period = 7.358 ns )                    ; Controler:inst15|ALUSrcB[0]           ; Registrador:inst12|Saida[28] ; CLK        ; CLK      ; None                        ; None                      ; 7.163 ns                ;
; N/A                                     ; 136.63 MHz ( period = 7.319 ns )                    ; Registrador:inst7|Saida[2]            ; Registrador:inst12|Saida[31] ; CLK        ; CLK      ; None                        ; None                      ; 7.131 ns                ;
; N/A                                     ; 136.67 MHz ( period = 7.317 ns )                    ; Controler:inst15|ALUSrcB[1]~DUPLICATE ; Registrador:inst12|Saida[31] ; CLK        ; CLK      ; None                        ; None                      ; 7.121 ns                ;
; N/A                                     ; 136.67 MHz ( period = 7.317 ns )                    ; Registrador:inst7|Saida[2]            ; Registrador:inst12|Saida[30] ; CLK        ; CLK      ; None                        ; None                      ; 7.129 ns                ;
; N/A                                     ; 136.71 MHz ( period = 7.315 ns )                    ; Controler:inst15|ALUSrcB[1]~DUPLICATE ; Registrador:inst12|Saida[30] ; CLK        ; CLK      ; None                        ; None                      ; 7.119 ns                ;
; N/A                                     ; 137.29 MHz ( period = 7.284 ns )                    ; Controler:inst15|ALUop[1]             ; Registrador:inst12|Saida[29] ; CLK        ; CLK      ; None                        ; None                      ; 7.089 ns                ;
; N/A                                     ; 137.32 MHz ( period = 7.282 ns )                    ; Controler:inst15|ALUop[1]             ; Registrador:inst12|Saida[28] ; CLK        ; CLK      ; None                        ; None                      ; 7.087 ns                ;
; N/A                                     ; 137.57 MHz ( period = 7.269 ns )                    ; Instr_Reg:inst3|Instr15_0[0]          ; Registrador:inst12|Saida[29] ; CLK        ; CLK      ; None                        ; None                      ; 7.075 ns                ;
; N/A                                     ; 137.61 MHz ( period = 7.267 ns )                    ; Instr_Reg:inst3|Instr15_0[0]          ; Registrador:inst12|Saida[28] ; CLK        ; CLK      ; None                        ; None                      ; 7.073 ns                ;
; N/A                                     ; 137.63 MHz ( period = 7.266 ns )                    ; Registrador:inst|Saida[2]             ; Registrador:inst12|Saida[31] ; CLK        ; CLK      ; None                        ; None                      ; 7.078 ns                ;
; N/A                                     ; 137.67 MHz ( period = 7.264 ns )                    ; Registrador:inst|Saida[2]             ; Registrador:inst12|Saida[30] ; CLK        ; CLK      ; None                        ; None                      ; 7.076 ns                ;
; N/A                                     ; 137.93 MHz ( period = 7.250 ns )                    ; Registrador:inst7|Saida[1]            ; Registrador:inst12|Saida[31] ; CLK        ; CLK      ; None                        ; None                      ; 7.062 ns                ;
; N/A                                     ; 137.97 MHz ( period = 7.248 ns )                    ; Registrador:inst7|Saida[1]            ; Registrador:inst12|Saida[30] ; CLK        ; CLK      ; None                        ; None                      ; 7.060 ns                ;
; N/A                                     ; 138.47 MHz ( period = 7.222 ns )                    ; Controler:inst15|ALUop[0]             ; Registrador:inst12|Saida[31] ; CLK        ; CLK      ; None                        ; None                      ; 7.026 ns                ;
; N/A                                     ; 138.50 MHz ( period = 7.220 ns )                    ; Controler:inst15|ALUop[0]             ; Registrador:inst12|Saida[30] ; CLK        ; CLK      ; None                        ; None                      ; 7.024 ns                ;
; N/A                                     ; 138.52 MHz ( period = 7.219 ns )                    ; Registrador:inst|Saida[0]             ; Registrador:inst12|Saida[31] ; CLK        ; CLK      ; None                        ; None                      ; 7.024 ns                ;
; N/A                                     ; 138.52 MHz ( period = 7.219 ns )                    ; Controler:inst15|ALUSrcA[1]           ; Registrador:inst12|Saida[29] ; CLK        ; CLK      ; None                        ; None                      ; 7.032 ns                ;
; N/A                                     ; 138.56 MHz ( period = 7.217 ns )                    ; Registrador:inst|Saida[0]             ; Registrador:inst12|Saida[30] ; CLK        ; CLK      ; None                        ; None                      ; 7.022 ns                ;
; N/A                                     ; 138.56 MHz ( period = 7.217 ns )                    ; Controler:inst15|ALUSrcA[1]           ; Registrador:inst12|Saida[28] ; CLK        ; CLK      ; None                        ; None                      ; 7.030 ns                ;
; N/A                                     ; 138.68 MHz ( period = 7.211 ns )                    ; Controler:inst15|ALUSrcB[1]           ; Registrador:inst12|Saida[29] ; CLK        ; CLK      ; None                        ; None                      ; 7.016 ns                ;
; N/A                                     ; 138.70 MHz ( period = 7.210 ns )                    ; Instr_Reg:inst3|Instr15_0[4]          ; Registrador:inst12|Saida[31] ; CLK        ; CLK      ; None                        ; None                      ; 7.019 ns                ;
; N/A                                     ; 138.70 MHz ( period = 7.210 ns )                    ; Registrador:inst8|Saida[0]            ; Registrador:inst12|Saida[29] ; CLK        ; CLK      ; None                        ; None                      ; 7.015 ns                ;
; N/A                                     ; 138.72 MHz ( period = 7.209 ns )                    ; Controler:inst15|ALUSrcB[1]           ; Registrador:inst12|Saida[28] ; CLK        ; CLK      ; None                        ; None                      ; 7.014 ns                ;
; N/A                                     ; 138.73 MHz ( period = 7.208 ns )                    ; Instr_Reg:inst3|Instr15_0[4]          ; Registrador:inst12|Saida[30] ; CLK        ; CLK      ; None                        ; None                      ; 7.017 ns                ;
; N/A                                     ; 138.73 MHz ( period = 7.208 ns )                    ; Registrador:inst8|Saida[0]            ; Registrador:inst12|Saida[28] ; CLK        ; CLK      ; None                        ; None                      ; 7.013 ns                ;
; N/A                                     ; 139.02 MHz ( period = 7.193 ns )                    ; Registrador:inst|Saida[1]             ; Registrador:inst12|Saida[31] ; CLK        ; CLK      ; None                        ; None                      ; 7.005 ns                ;
; N/A                                     ; 139.06 MHz ( period = 7.191 ns )                    ; Registrador:inst|Saida[1]             ; Registrador:inst12|Saida[30] ; CLK        ; CLK      ; None                        ; None                      ; 7.003 ns                ;
; N/A                                     ; 139.92 MHz ( period = 7.147 ns )                    ; Registrador:inst8|Saida[6]            ; Registrador:inst12|Saida[31] ; CLK        ; CLK      ; None                        ; None                      ; 6.956 ns                ;
; N/A                                     ; 139.96 MHz ( period = 7.145 ns )                    ; Registrador:inst8|Saida[6]            ; Registrador:inst12|Saida[30] ; CLK        ; CLK      ; None                        ; None                      ; 6.954 ns                ;
; N/A                                     ; 140.71 MHz ( period = 7.107 ns )                    ; Registrador:inst|Saida[3]             ; Registrador:inst12|Saida[31] ; CLK        ; CLK      ; None                        ; None                      ; 6.917 ns                ;
; N/A                                     ; 140.75 MHz ( period = 7.105 ns )                    ; Registrador:inst|Saida[3]             ; Registrador:inst12|Saida[30] ; CLK        ; CLK      ; None                        ; None                      ; 6.915 ns                ;
; N/A                                     ; 140.85 MHz ( period = 7.100 ns )                    ; Registrador:inst|Saida[4]             ; Registrador:inst12|Saida[31] ; CLK        ; CLK      ; None                        ; None                      ; 6.912 ns                ;
; N/A                                     ; 140.88 MHz ( period = 7.098 ns )                    ; Registrador:inst|Saida[4]             ; Registrador:inst12|Saida[30] ; CLK        ; CLK      ; None                        ; None                      ; 6.910 ns                ;
; N/A                                     ; 141.28 MHz ( period = 7.078 ns )                    ; Instr_Reg:inst3|Instr15_0[2]          ; Registrador:inst12|Saida[31] ; CLK        ; CLK      ; None                        ; None                      ; 6.882 ns                ;
; N/A                                     ; 141.32 MHz ( period = 7.076 ns )                    ; Instr_Reg:inst3|Instr15_0[2]          ; Registrador:inst12|Saida[30] ; CLK        ; CLK      ; None                        ; None                      ; 6.880 ns                ;
; N/A                                     ; 141.54 MHz ( period = 7.065 ns )                    ; Controler:inst15|ALUSrcB[0]           ; Registrador:inst12|Saida[27] ; CLK        ; CLK      ; None                        ; None                      ; 6.868 ns                ;
; N/A                                     ; 141.76 MHz ( period = 7.054 ns )                    ; Registrador:inst7|Saida[0]~DUPLICATE  ; Registrador:inst12|Saida[29] ; CLK        ; CLK      ; None                        ; None                      ; 6.866 ns                ;
; N/A                                     ; 141.80 MHz ( period = 7.052 ns )                    ; Registrador:inst7|Saida[0]~DUPLICATE  ; Registrador:inst12|Saida[28] ; CLK        ; CLK      ; None                        ; None                      ; 6.864 ns                ;
; N/A                                     ; 142.21 MHz ( period = 7.032 ns )                    ; Controler:inst15|ALUSrcB[0]           ; Registrador:inst12|Saida[24] ; CLK        ; CLK      ; None                        ; None                      ; 6.830 ns                ;
; N/A                                     ; 142.21 MHz ( period = 7.032 ns )                    ; Controler:inst15|ALUSrcB[0]           ; Registrador:inst12|Saida[25] ; CLK        ; CLK      ; None                        ; None                      ; 6.830 ns                ;
; N/A                                     ; 142.53 MHz ( period = 7.016 ns )                    ; Registrador:inst8|Saida[2]            ; Registrador:inst12|Saida[31] ; CLK        ; CLK      ; None                        ; None                      ; 6.820 ns                ;
; N/A                                     ; 142.57 MHz ( period = 7.014 ns )                    ; Registrador:inst8|Saida[2]            ; Registrador:inst12|Saida[30] ; CLK        ; CLK      ; None                        ; None                      ; 6.818 ns                ;
; N/A                                     ; 142.82 MHz ( period = 7.002 ns )                    ; Registrador:inst8|Saida[4]            ; Registrador:inst12|Saida[31] ; CLK        ; CLK      ; None                        ; None                      ; 6.811 ns                ;
; N/A                                     ; 142.86 MHz ( period = 7.000 ns )                    ; Registrador:inst8|Saida[4]            ; Registrador:inst12|Saida[30] ; CLK        ; CLK      ; None                        ; None                      ; 6.809 ns                ;
; N/A                                     ; 142.96 MHz ( period = 6.995 ns )                    ; Registrador:inst7|Saida[2]            ; Registrador:inst12|Saida[29] ; CLK        ; CLK      ; None                        ; None                      ; 6.808 ns                ;
; N/A                                     ; 143.00 MHz ( period = 6.993 ns )                    ; Registrador:inst7|Saida[2]            ; Registrador:inst12|Saida[28] ; CLK        ; CLK      ; None                        ; None                      ; 6.806 ns                ;
; N/A                                     ; 143.00 MHz ( period = 6.993 ns )                    ; Controler:inst15|ALUSrcB[1]~DUPLICATE ; Registrador:inst12|Saida[29] ; CLK        ; CLK      ; None                        ; None                      ; 6.798 ns                ;
; N/A                                     ; 143.00 MHz ( period = 6.993 ns )                    ; Controler:inst15|ALUSrcB[0]           ; Registrador:inst12|Saida[26] ; CLK        ; CLK      ; None                        ; None                      ; 6.797 ns                ;
; N/A                                     ; 143.04 MHz ( period = 6.991 ns )                    ; Controler:inst15|ALUSrcB[1]~DUPLICATE ; Registrador:inst12|Saida[28] ; CLK        ; CLK      ; None                        ; None                      ; 6.796 ns                ;
; N/A                                     ; 143.08 MHz ( period = 6.989 ns )                    ; Controler:inst15|ALUop[1]             ; Registrador:inst12|Saida[27] ; CLK        ; CLK      ; None                        ; None                      ; 6.792 ns                ;
; N/A                                     ; 143.39 MHz ( period = 6.974 ns )                    ; Instr_Reg:inst3|Instr15_0[0]          ; Registrador:inst12|Saida[27] ; CLK        ; CLK      ; None                        ; None                      ; 6.778 ns                ;
; N/A                                     ; 143.76 MHz ( period = 6.956 ns )                    ; Controler:inst15|ALUop[1]             ; Registrador:inst12|Saida[24] ; CLK        ; CLK      ; None                        ; None                      ; 6.754 ns                ;
; N/A                                     ; 143.76 MHz ( period = 6.956 ns )                    ; Controler:inst15|ALUop[1]             ; Registrador:inst12|Saida[25] ; CLK        ; CLK      ; None                        ; None                      ; 6.754 ns                ;
; N/A                                     ; 144.05 MHz ( period = 6.942 ns )                    ; Registrador:inst|Saida[2]             ; Registrador:inst12|Saida[29] ; CLK        ; CLK      ; None                        ; None                      ; 6.755 ns                ;
; N/A                                     ; 144.07 MHz ( period = 6.941 ns )                    ; Instr_Reg:inst3|Instr15_0[0]          ; Registrador:inst12|Saida[24] ; CLK        ; CLK      ; None                        ; None                      ; 6.740 ns                ;
; N/A                                     ; 144.07 MHz ( period = 6.941 ns )                    ; Instr_Reg:inst3|Instr15_0[0]          ; Registrador:inst12|Saida[25] ; CLK        ; CLK      ; None                        ; None                      ; 6.740 ns                ;
; N/A                                     ; 144.09 MHz ( period = 6.940 ns )                    ; Registrador:inst|Saida[2]             ; Registrador:inst12|Saida[28] ; CLK        ; CLK      ; None                        ; None                      ; 6.753 ns                ;
; N/A                                     ; 144.11 MHz ( period = 6.939 ns )                    ; Registrador:inst7|Saida[4]            ; Registrador:inst12|Saida[31] ; CLK        ; CLK      ; None                        ; None                      ; 6.751 ns                ;
; N/A                                     ; 144.15 MHz ( period = 6.937 ns )                    ; Registrador:inst7|Saida[4]            ; Registrador:inst12|Saida[30] ; CLK        ; CLK      ; None                        ; None                      ; 6.749 ns                ;
; N/A                                     ; 144.22 MHz ( period = 6.934 ns )                    ; Registrador:inst8|Saida[1]            ; Registrador:inst12|Saida[31] ; CLK        ; CLK      ; None                        ; None                      ; 6.738 ns                ;
; N/A                                     ; 144.26 MHz ( period = 6.932 ns )                    ; Registrador:inst8|Saida[1]            ; Registrador:inst12|Saida[30] ; CLK        ; CLK      ; None                        ; None                      ; 6.736 ns                ;
; N/A                                     ; 144.38 MHz ( period = 6.926 ns )                    ; Registrador:inst7|Saida[1]            ; Registrador:inst12|Saida[29] ; CLK        ; CLK      ; None                        ; None                      ; 6.739 ns                ;
; N/A                                     ; 144.43 MHz ( period = 6.924 ns )                    ; Registrador:inst7|Saida[1]            ; Registrador:inst12|Saida[28] ; CLK        ; CLK      ; None                        ; None                      ; 6.737 ns                ;
; N/A                                     ; 144.43 MHz ( period = 6.924 ns )                    ; Controler:inst15|ALUSrcA[1]           ; Registrador:inst12|Saida[27] ; CLK        ; CLK      ; None                        ; None                      ; 6.735 ns                ;
; N/A                                     ; 144.57 MHz ( period = 6.917 ns )                    ; Controler:inst15|ALUop[1]             ; Registrador:inst12|Saida[26] ; CLK        ; CLK      ; None                        ; None                      ; 6.721 ns                ;
; N/A                                     ; 144.59 MHz ( period = 6.916 ns )                    ; Instr_Reg:inst3|Instr15_0[1]          ; Registrador:inst12|Saida[31] ; CLK        ; CLK      ; None                        ; None                      ; 6.720 ns                ;
; N/A                                     ; 144.59 MHz ( period = 6.916 ns )                    ; Controler:inst15|ALUSrcB[1]           ; Registrador:inst12|Saida[27] ; CLK        ; CLK      ; None                        ; None                      ; 6.719 ns                ;
; N/A                                     ; 144.61 MHz ( period = 6.915 ns )                    ; Registrador:inst8|Saida[0]            ; Registrador:inst12|Saida[27] ; CLK        ; CLK      ; None                        ; None                      ; 6.718 ns                ;
; N/A                                     ; 144.63 MHz ( period = 6.914 ns )                    ; Instr_Reg:inst3|Instr15_0[1]          ; Registrador:inst12|Saida[30] ; CLK        ; CLK      ; None                        ; None                      ; 6.718 ns                ;
; N/A                                     ; 144.89 MHz ( period = 6.902 ns )                    ; Instr_Reg:inst3|Instr15_0[0]          ; Registrador:inst12|Saida[26] ; CLK        ; CLK      ; None                        ; None                      ; 6.707 ns                ;
; N/A                                     ; 144.97 MHz ( period = 6.898 ns )                    ; Controler:inst15|ALUop[0]             ; Registrador:inst12|Saida[29] ; CLK        ; CLK      ; None                        ; None                      ; 6.703 ns                ;
; N/A                                     ; 145.01 MHz ( period = 6.896 ns )                    ; Controler:inst15|ALUop[0]             ; Registrador:inst12|Saida[28] ; CLK        ; CLK      ; None                        ; None                      ; 6.701 ns                ;
; N/A                                     ; 145.03 MHz ( period = 6.895 ns )                    ; Registrador:inst|Saida[0]             ; Registrador:inst12|Saida[29] ; CLK        ; CLK      ; None                        ; None                      ; 6.701 ns                ;
; N/A                                     ; 145.07 MHz ( period = 6.893 ns )                    ; Registrador:inst|Saida[0]             ; Registrador:inst12|Saida[28] ; CLK        ; CLK      ; None                        ; None                      ; 6.699 ns                ;
; N/A                                     ; 145.12 MHz ( period = 6.891 ns )                    ; Controler:inst15|ALUSrcA[1]           ; Registrador:inst12|Saida[24] ; CLK        ; CLK      ; None                        ; None                      ; 6.697 ns                ;
; N/A                                     ; 145.12 MHz ( period = 6.891 ns )                    ; Controler:inst15|ALUSrcA[1]           ; Registrador:inst12|Saida[25] ; CLK        ; CLK      ; None                        ; None                      ; 6.697 ns                ;
; N/A                                     ; 145.22 MHz ( period = 6.886 ns )                    ; Instr_Reg:inst3|Instr15_0[4]          ; Registrador:inst12|Saida[29] ; CLK        ; CLK      ; None                        ; None                      ; 6.696 ns                ;
; N/A                                     ; 145.26 MHz ( period = 6.884 ns )                    ; Instr_Reg:inst3|Instr15_0[4]          ; Registrador:inst12|Saida[28] ; CLK        ; CLK      ; None                        ; None                      ; 6.694 ns                ;
; N/A                                     ; 145.29 MHz ( period = 6.883 ns )                    ; Controler:inst15|ALUSrcB[1]           ; Registrador:inst12|Saida[24] ; CLK        ; CLK      ; None                        ; None                      ; 6.681 ns                ;
; N/A                                     ; 145.29 MHz ( period = 6.883 ns )                    ; Controler:inst15|ALUSrcB[1]           ; Registrador:inst12|Saida[25] ; CLK        ; CLK      ; None                        ; None                      ; 6.681 ns                ;
; N/A                                     ; 145.31 MHz ( period = 6.882 ns )                    ; Registrador:inst8|Saida[0]            ; Registrador:inst12|Saida[24] ; CLK        ; CLK      ; None                        ; None                      ; 6.680 ns                ;
; N/A                                     ; 145.31 MHz ( period = 6.882 ns )                    ; Registrador:inst8|Saida[0]            ; Registrador:inst12|Saida[25] ; CLK        ; CLK      ; None                        ; None                      ; 6.680 ns                ;
; N/A                                     ; 145.58 MHz ( period = 6.869 ns )                    ; Registrador:inst|Saida[1]             ; Registrador:inst12|Saida[29] ; CLK        ; CLK      ; None                        ; None                      ; 6.682 ns                ;
; N/A                                     ; 145.62 MHz ( period = 6.867 ns )                    ; Registrador:inst|Saida[1]             ; Registrador:inst12|Saida[28] ; CLK        ; CLK      ; None                        ; None                      ; 6.680 ns                ;
; N/A                                     ; 145.75 MHz ( period = 6.861 ns )                    ; Registrador:inst8|Saida[3]            ; Registrador:inst12|Saida[31] ; CLK        ; CLK      ; None                        ; None                      ; 6.665 ns                ;
; N/A                                     ; 145.79 MHz ( period = 6.859 ns )                    ; Registrador:inst8|Saida[3]            ; Registrador:inst12|Saida[30] ; CLK        ; CLK      ; None                        ; None                      ; 6.663 ns                ;
; N/A                                     ; 145.94 MHz ( period = 6.852 ns )                    ; Controler:inst15|ALUSrcA[1]           ; Registrador:inst12|Saida[26] ; CLK        ; CLK      ; None                        ; None                      ; 6.664 ns                ;
; N/A                                     ; 146.05 MHz ( period = 6.847 ns )                    ; Registrador:inst7|Saida[3]            ; Registrador:inst12|Saida[31] ; CLK        ; CLK      ; None                        ; None                      ; 6.659 ns                ;
; N/A                                     ; 146.09 MHz ( period = 6.845 ns )                    ; Registrador:inst7|Saida[3]            ; Registrador:inst12|Saida[30] ; CLK        ; CLK      ; None                        ; None                      ; 6.657 ns                ;
; N/A                                     ; 146.11 MHz ( period = 6.844 ns )                    ; Controler:inst15|ALUSrcB[1]           ; Registrador:inst12|Saida[26] ; CLK        ; CLK      ; None                        ; None                      ; 6.648 ns                ;
; N/A                                     ; 146.13 MHz ( period = 6.843 ns )                    ; Registrador:inst8|Saida[0]            ; Registrador:inst12|Saida[26] ; CLK        ; CLK      ; None                        ; None                      ; 6.647 ns                ;
; N/A                                     ; 146.56 MHz ( period = 6.823 ns )                    ; Registrador:inst8|Saida[6]            ; Registrador:inst12|Saida[29] ; CLK        ; CLK      ; None                        ; None                      ; 6.633 ns                ;
; N/A                                     ; 146.61 MHz ( period = 6.821 ns )                    ; Registrador:inst8|Saida[6]            ; Registrador:inst12|Saida[28] ; CLK        ; CLK      ; None                        ; None                      ; 6.631 ns                ;
; N/A                                     ; 147.43 MHz ( period = 6.783 ns )                    ; Registrador:inst|Saida[3]             ; Registrador:inst12|Saida[29] ; CLK        ; CLK      ; None                        ; None                      ; 6.594 ns                ;
; N/A                                     ; 147.47 MHz ( period = 6.781 ns )                    ; Registrador:inst|Saida[3]             ; Registrador:inst12|Saida[28] ; CLK        ; CLK      ; None                        ; None                      ; 6.592 ns                ;
; N/A                                     ; 147.58 MHz ( period = 6.776 ns )                    ; Registrador:inst|Saida[4]             ; Registrador:inst12|Saida[29] ; CLK        ; CLK      ; None                        ; None                      ; 6.589 ns                ;
; N/A                                     ; 147.62 MHz ( period = 6.774 ns )                    ; Registrador:inst|Saida[4]             ; Registrador:inst12|Saida[28] ; CLK        ; CLK      ; None                        ; None                      ; 6.587 ns                ;
; N/A                                     ; 147.93 MHz ( period = 6.760 ns )                    ; Registrador:inst8|Saida[5]            ; Registrador:inst12|Saida[31] ; CLK        ; CLK      ; None                        ; None                      ; 6.564 ns                ;
; N/A                                     ; 147.95 MHz ( period = 6.759 ns )                    ; Registrador:inst7|Saida[0]~DUPLICATE  ; Registrador:inst12|Saida[27] ; CLK        ; CLK      ; None                        ; None                      ; 6.569 ns                ;
; N/A                                     ; 147.97 MHz ( period = 6.758 ns )                    ; Registrador:inst8|Saida[5]            ; Registrador:inst12|Saida[30] ; CLK        ; CLK      ; None                        ; None                      ; 6.562 ns                ;
; N/A                                     ; 147.97 MHz ( period = 6.758 ns )                    ; Controler:inst15|ALUSrcB[0]           ; Registrador:inst12|Saida[23] ; CLK        ; CLK      ; None                        ; None                      ; 6.554 ns                ;
; N/A                                     ; 148.06 MHz ( period = 6.754 ns )                    ; Instr_Reg:inst3|Instr15_0[2]          ; Registrador:inst12|Saida[29] ; CLK        ; CLK      ; None                        ; None                      ; 6.559 ns                ;
; N/A                                     ; 148.10 MHz ( period = 6.752 ns )                    ; Instr_Reg:inst3|Instr15_0[2]          ; Registrador:inst12|Saida[28] ; CLK        ; CLK      ; None                        ; None                      ; 6.557 ns                ;
; N/A                                     ; 148.15 MHz ( period = 6.750 ns )                    ; Controler:inst15|ALUSrcB[0]           ; Registrador:inst12|Saida[22] ; CLK        ; CLK      ; None                        ; None                      ; 6.546 ns                ;
; N/A                                     ; 148.37 MHz ( period = 6.740 ns )                    ; Registrador:inst7|Saida[5]            ; Registrador:inst12|Saida[31] ; CLK        ; CLK      ; None                        ; None                      ; 6.542 ns                ;
; N/A                                     ; 148.41 MHz ( period = 6.738 ns )                    ; Registrador:inst7|Saida[5]            ; Registrador:inst12|Saida[30] ; CLK        ; CLK      ; None                        ; None                      ; 6.540 ns                ;
; N/A                                     ; 148.68 MHz ( period = 6.726 ns )                    ; Registrador:inst7|Saida[0]~DUPLICATE  ; Registrador:inst12|Saida[24] ; CLK        ; CLK      ; None                        ; None                      ; 6.531 ns                ;
; N/A                                     ; 148.68 MHz ( period = 6.726 ns )                    ; Registrador:inst7|Saida[0]~DUPLICATE  ; Registrador:inst12|Saida[25] ; CLK        ; CLK      ; None                        ; None                      ; 6.531 ns                ;
; N/A                                     ; 149.25 MHz ( period = 6.700 ns )                    ; Registrador:inst7|Saida[2]            ; Registrador:inst12|Saida[27] ; CLK        ; CLK      ; None                        ; None                      ; 6.511 ns                ;
; N/A                                     ; 149.30 MHz ( period = 6.698 ns )                    ; Controler:inst15|ALUSrcB[1]~DUPLICATE ; Registrador:inst12|Saida[27] ; CLK        ; CLK      ; None                        ; None                      ; 6.501 ns                ;
; N/A                                     ; 149.43 MHz ( period = 6.692 ns )                    ; Registrador:inst8|Saida[2]            ; Registrador:inst12|Saida[29] ; CLK        ; CLK      ; None                        ; None                      ; 6.497 ns                ;
; N/A                                     ; 149.48 MHz ( period = 6.690 ns )                    ; Registrador:inst8|Saida[2]            ; Registrador:inst12|Saida[28] ; CLK        ; CLK      ; None                        ; None                      ; 6.495 ns                ;
; N/A                                     ; 149.54 MHz ( period = 6.687 ns )                    ; Registrador:inst7|Saida[0]~DUPLICATE  ; Registrador:inst12|Saida[26] ; CLK        ; CLK      ; None                        ; None                      ; 6.498 ns                ;
; N/A                                     ; 149.66 MHz ( period = 6.682 ns )                    ; Controler:inst15|ALUop[1]             ; Registrador:inst12|Saida[23] ; CLK        ; CLK      ; None                        ; None                      ; 6.478 ns                ;
; N/A                                     ; 149.75 MHz ( period = 6.678 ns )                    ; Registrador:inst8|Saida[4]            ; Registrador:inst12|Saida[29] ; CLK        ; CLK      ; None                        ; None                      ; 6.488 ns                ;
; N/A                                     ; 149.79 MHz ( period = 6.676 ns )                    ; Registrador:inst8|Saida[4]            ; Registrador:inst12|Saida[28] ; CLK        ; CLK      ; None                        ; None                      ; 6.486 ns                ;
; N/A                                     ; 149.84 MHz ( period = 6.674 ns )                    ; Controler:inst15|ALUop[1]             ; Registrador:inst12|Saida[22] ; CLK        ; CLK      ; None                        ; None                      ; 6.470 ns                ;
; N/A                                     ; 149.99 MHz ( period = 6.667 ns )                    ; Registrador:inst7|Saida[2]            ; Registrador:inst12|Saida[24] ; CLK        ; CLK      ; None                        ; None                      ; 6.473 ns                ;
; N/A                                     ; 149.99 MHz ( period = 6.667 ns )                    ; Registrador:inst7|Saida[2]            ; Registrador:inst12|Saida[25] ; CLK        ; CLK      ; None                        ; None                      ; 6.473 ns                ;
; N/A                                     ; 149.99 MHz ( period = 6.667 ns )                    ; Instr_Reg:inst3|Instr15_0[0]          ; Registrador:inst12|Saida[23] ; CLK        ; CLK      ; None                        ; None                      ; 6.464 ns                ;
; N/A                                     ; 150.04 MHz ( period = 6.665 ns )                    ; Controler:inst15|ALUSrcB[1]~DUPLICATE ; Registrador:inst12|Saida[24] ; CLK        ; CLK      ; None                        ; None                      ; 6.463 ns                ;
; N/A                                     ; 150.04 MHz ( period = 6.665 ns )                    ; Controler:inst15|ALUSrcB[1]~DUPLICATE ; Registrador:inst12|Saida[25] ; CLK        ; CLK      ; None                        ; None                      ; 6.463 ns                ;
; N/A                                     ; 150.17 MHz ( period = 6.659 ns )                    ; Instr_Reg:inst3|Instr15_0[0]          ; Registrador:inst12|Saida[22] ; CLK        ; CLK      ; None                        ; None                      ; 6.456 ns                ;
; N/A                                     ; 150.44 MHz ( period = 6.647 ns )                    ; Registrador:inst|Saida[2]             ; Registrador:inst12|Saida[27] ; CLK        ; CLK      ; None                        ; None                      ; 6.458 ns                ;
; N/A                                     ; 150.81 MHz ( period = 6.631 ns )                    ; Registrador:inst7|Saida[1]            ; Registrador:inst12|Saida[27] ; CLK        ; CLK      ; None                        ; None                      ; 6.442 ns                ;
; N/A                                     ; 150.88 MHz ( period = 6.628 ns )                    ; Registrador:inst7|Saida[2]            ; Registrador:inst12|Saida[26] ; CLK        ; CLK      ; None                        ; None                      ; 6.440 ns                ;
; N/A                                     ; 150.92 MHz ( period = 6.626 ns )                    ; Controler:inst15|ALUSrcB[1]~DUPLICATE ; Registrador:inst12|Saida[26] ; CLK        ; CLK      ; None                        ; None                      ; 6.430 ns                ;
; N/A                                     ; 151.13 MHz ( period = 6.617 ns )                    ; Controler:inst15|ALUSrcA[1]           ; Registrador:inst12|Saida[23] ; CLK        ; CLK      ; None                        ; None                      ; 6.421 ns                ;
; N/A                                     ; 151.17 MHz ( period = 6.615 ns )                    ; Registrador:inst7|Saida[4]            ; Registrador:inst12|Saida[29] ; CLK        ; CLK      ; None                        ; None                      ; 6.428 ns                ;
; N/A                                     ; 151.19 MHz ( period = 6.614 ns )                    ; Registrador:inst|Saida[2]             ; Registrador:inst12|Saida[24] ; CLK        ; CLK      ; None                        ; None                      ; 6.420 ns                ;
; N/A                                     ; 151.19 MHz ( period = 6.614 ns )                    ; Registrador:inst|Saida[2]             ; Registrador:inst12|Saida[25] ; CLK        ; CLK      ; None                        ; None                      ; 6.420 ns                ;
; N/A                                     ; 151.22 MHz ( period = 6.613 ns )                    ; Registrador:inst7|Saida[4]            ; Registrador:inst12|Saida[28] ; CLK        ; CLK      ; None                        ; None                      ; 6.426 ns                ;
; N/A                                     ; 151.29 MHz ( period = 6.610 ns )                    ; Registrador:inst8|Saida[1]            ; Registrador:inst12|Saida[29] ; CLK        ; CLK      ; None                        ; None                      ; 6.415 ns                ;
; N/A                                     ; 151.31 MHz ( period = 6.609 ns )                    ; Controler:inst15|ALUSrcA[1]           ; Registrador:inst12|Saida[22] ; CLK        ; CLK      ; None                        ; None                      ; 6.413 ns                ;
; N/A                                     ; 151.31 MHz ( period = 6.609 ns )                    ; Controler:inst15|ALUSrcB[1]           ; Registrador:inst12|Saida[23] ; CLK        ; CLK      ; None                        ; None                      ; 6.405 ns                ;
; N/A                                     ; 151.33 MHz ( period = 6.608 ns )                    ; Registrador:inst8|Saida[1]            ; Registrador:inst12|Saida[28] ; CLK        ; CLK      ; None                        ; None                      ; 6.413 ns                ;
; N/A                                     ; 151.33 MHz ( period = 6.608 ns )                    ; Registrador:inst8|Saida[0]            ; Registrador:inst12|Saida[23] ; CLK        ; CLK      ; None                        ; None                      ; 6.404 ns                ;
; N/A                                     ; 151.45 MHz ( period = 6.603 ns )                    ; Controler:inst15|ALUop[0]             ; Registrador:inst12|Saida[27] ; CLK        ; CLK      ; None                        ; None                      ; 6.406 ns                ;
; N/A                                     ; 151.49 MHz ( period = 6.601 ns )                    ; Controler:inst15|ALUSrcB[1]           ; Registrador:inst12|Saida[22] ; CLK        ; CLK      ; None                        ; None                      ; 6.397 ns                ;
; N/A                                     ; 151.52 MHz ( period = 6.600 ns )                    ; Registrador:inst|Saida[0]             ; Registrador:inst12|Saida[27] ; CLK        ; CLK      ; None                        ; None                      ; 6.404 ns                ;
; N/A                                     ; 151.52 MHz ( period = 6.600 ns )                    ; Registrador:inst8|Saida[0]            ; Registrador:inst12|Saida[22] ; CLK        ; CLK      ; None                        ; None                      ; 6.396 ns                ;
; N/A                                     ; 151.56 MHz ( period = 6.598 ns )                    ; Registrador:inst7|Saida[1]            ; Registrador:inst12|Saida[24] ; CLK        ; CLK      ; None                        ; None                      ; 6.404 ns                ;
; N/A                                     ; 151.56 MHz ( period = 6.598 ns )                    ; Registrador:inst7|Saida[1]            ; Registrador:inst12|Saida[25] ; CLK        ; CLK      ; None                        ; None                      ; 6.404 ns                ;
; N/A                                     ; 151.70 MHz ( period = 6.592 ns )                    ; Instr_Reg:inst3|Instr15_0[1]          ; Registrador:inst12|Saida[29] ; CLK        ; CLK      ; None                        ; None                      ; 6.397 ns                ;
; N/A                                     ; 151.72 MHz ( period = 6.591 ns )                    ; Instr_Reg:inst3|Instr15_0[4]          ; Registrador:inst12|Saida[27] ; CLK        ; CLK      ; None                        ; None                      ; 6.399 ns                ;
; N/A                                     ; 151.75 MHz ( period = 6.590 ns )                    ; Instr_Reg:inst3|Instr15_0[1]          ; Registrador:inst12|Saida[28] ; CLK        ; CLK      ; None                        ; None                      ; 6.395 ns                ;
; N/A                                     ; 152.09 MHz ( period = 6.575 ns )                    ; Registrador:inst|Saida[2]             ; Registrador:inst12|Saida[26] ; CLK        ; CLK      ; None                        ; None                      ; 6.387 ns                ;
; N/A                                     ; 152.11 MHz ( period = 6.574 ns )                    ; Registrador:inst|Saida[1]             ; Registrador:inst12|Saida[27] ; CLK        ; CLK      ; None                        ; None                      ; 6.385 ns                ;
; N/A                                     ; 152.21 MHz ( period = 6.570 ns )                    ; Controler:inst15|ALUop[0]             ; Registrador:inst12|Saida[24] ; CLK        ; CLK      ; None                        ; None                      ; 6.368 ns                ;
; N/A                                     ; 152.21 MHz ( period = 6.570 ns )                    ; Controler:inst15|ALUop[0]             ; Registrador:inst12|Saida[25] ; CLK        ; CLK      ; None                        ; None                      ; 6.368 ns                ;
; N/A                                     ; 152.28 MHz ( period = 6.567 ns )                    ; Registrador:inst|Saida[0]             ; Registrador:inst12|Saida[24] ; CLK        ; CLK      ; None                        ; None                      ; 6.366 ns                ;
; N/A                                     ; 152.28 MHz ( period = 6.567 ns )                    ; Registrador:inst|Saida[0]             ; Registrador:inst12|Saida[25] ; CLK        ; CLK      ; None                        ; None                      ; 6.366 ns                ;
; N/A                                     ; 152.46 MHz ( period = 6.559 ns )                    ; Registrador:inst7|Saida[1]            ; Registrador:inst12|Saida[26] ; CLK        ; CLK      ; None                        ; None                      ; 6.371 ns                ;
; N/A                                     ; 152.49 MHz ( period = 6.558 ns )                    ; Instr_Reg:inst3|Instr15_0[4]          ; Registrador:inst12|Saida[24] ; CLK        ; CLK      ; None                        ; None                      ; 6.361 ns                ;
; N/A                                     ; 152.49 MHz ( period = 6.558 ns )                    ; Instr_Reg:inst3|Instr15_0[4]          ; Registrador:inst12|Saida[25] ; CLK        ; CLK      ; None                        ; None                      ; 6.361 ns                ;
; N/A                                     ; 152.88 MHz ( period = 6.541 ns )                    ; Registrador:inst|Saida[1]             ; Registrador:inst12|Saida[24] ; CLK        ; CLK      ; None                        ; None                      ; 6.347 ns                ;
; N/A                                     ; 152.88 MHz ( period = 6.541 ns )                    ; Registrador:inst|Saida[1]             ; Registrador:inst12|Saida[25] ; CLK        ; CLK      ; None                        ; None                      ; 6.347 ns                ;
; N/A                                     ; 152.98 MHz ( period = 6.537 ns )                    ; Registrador:inst8|Saida[3]            ; Registrador:inst12|Saida[29] ; CLK        ; CLK      ; None                        ; None                      ; 6.342 ns                ;
; N/A                                     ; 153.02 MHz ( period = 6.535 ns )                    ; Registrador:inst8|Saida[3]            ; Registrador:inst12|Saida[28] ; CLK        ; CLK      ; None                        ; None                      ; 6.340 ns                ;
; N/A                                     ; 153.12 MHz ( period = 6.531 ns )                    ; Controler:inst15|ALUop[0]             ; Registrador:inst12|Saida[26] ; CLK        ; CLK      ; None                        ; None                      ; 6.335 ns                ;
; N/A                                     ; 153.19 MHz ( period = 6.528 ns )                    ; Registrador:inst|Saida[0]             ; Registrador:inst12|Saida[26] ; CLK        ; CLK      ; None                        ; None                      ; 6.333 ns                ;
; N/A                                     ; 153.19 MHz ( period = 6.528 ns )                    ; Registrador:inst8|Saida[6]            ; Registrador:inst12|Saida[27] ; CLK        ; CLK      ; None                        ; None                      ; 6.336 ns                ;
; N/A                                     ; 153.30 MHz ( period = 6.523 ns )                    ; Registrador:inst7|Saida[3]            ; Registrador:inst12|Saida[29] ; CLK        ; CLK      ; None                        ; None                      ; 6.336 ns                ;
; N/A                                     ; 153.35 MHz ( period = 6.521 ns )                    ; Registrador:inst7|Saida[3]            ; Registrador:inst12|Saida[28] ; CLK        ; CLK      ; None                        ; None                      ; 6.334 ns                ;
; N/A                                     ; 153.40 MHz ( period = 6.519 ns )                    ; Instr_Reg:inst3|Instr15_0[4]          ; Registrador:inst12|Saida[26] ; CLK        ; CLK      ; None                        ; None                      ; 6.328 ns                ;
; N/A                                     ; 153.52 MHz ( period = 6.514 ns )                    ; Instr_Reg:inst3|Instr15_0[3]          ; Registrador:inst12|Saida[31] ; CLK        ; CLK      ; None                        ; None                      ; 6.320 ns                ;
; N/A                                     ; 153.56 MHz ( period = 6.512 ns )                    ; Instr_Reg:inst3|Instr15_0[3]          ; Registrador:inst12|Saida[30] ; CLK        ; CLK      ; None                        ; None                      ; 6.318 ns                ;
; N/A                                     ; 153.80 MHz ( period = 6.502 ns )                    ; Registrador:inst|Saida[1]             ; Registrador:inst12|Saida[26] ; CLK        ; CLK      ; None                        ; None                      ; 6.314 ns                ;
; N/A                                     ; 153.96 MHz ( period = 6.495 ns )                    ; Registrador:inst8|Saida[6]            ; Registrador:inst12|Saida[24] ; CLK        ; CLK      ; None                        ; None                      ; 6.298 ns                ;
; N/A                                     ; 153.96 MHz ( period = 6.495 ns )                    ; Registrador:inst8|Saida[6]            ; Registrador:inst12|Saida[25] ; CLK        ; CLK      ; None                        ; None                      ; 6.298 ns                ;
; N/A                                     ; 154.13 MHz ( period = 6.488 ns )                    ; Registrador:inst|Saida[3]             ; Registrador:inst12|Saida[27] ; CLK        ; CLK      ; None                        ; None                      ; 6.297 ns                ;
; N/A                                     ; 154.30 MHz ( period = 6.481 ns )                    ; Registrador:inst|Saida[4]             ; Registrador:inst12|Saida[27] ; CLK        ; CLK      ; None                        ; None                      ; 6.292 ns                ;
; N/A                                     ; 154.42 MHz ( period = 6.476 ns )                    ; Registrador:inst7|Saida[6]            ; Registrador:inst12|Saida[31] ; CLK        ; CLK      ; None                        ; None                      ; 6.278 ns                ;
; N/A                                     ; 154.46 MHz ( period = 6.474 ns )                    ; Registrador:inst7|Saida[6]            ; Registrador:inst12|Saida[30] ; CLK        ; CLK      ; None                        ; None                      ; 6.276 ns                ;
; N/A                                     ; 154.51 MHz ( period = 6.472 ns )                    ; Registrador:inst7|Saida[7]            ; Registrador:inst12|Saida[31] ; CLK        ; CLK      ; None                        ; None                      ; 6.299 ns                ;
; N/A                                     ; 154.56 MHz ( period = 6.470 ns )                    ; Registrador:inst7|Saida[7]            ; Registrador:inst12|Saida[30] ; CLK        ; CLK      ; None                        ; None                      ; 6.297 ns                ;
; N/A                                     ; 154.63 MHz ( period = 6.467 ns )                    ; Registrador:inst8|Saida[7]            ; Registrador:inst12|Saida[31] ; CLK        ; CLK      ; None                        ; None                      ; 6.276 ns                ;
; N/A                                     ; 154.68 MHz ( period = 6.465 ns )                    ; Registrador:inst8|Saida[7]            ; Registrador:inst12|Saida[30] ; CLK        ; CLK      ; None                        ; None                      ; 6.274 ns                ;
; N/A                                     ; 154.82 MHz ( period = 6.459 ns )                    ; Instr_Reg:inst3|Instr15_0[2]          ; Registrador:inst12|Saida[27] ; CLK        ; CLK      ; None                        ; None                      ; 6.262 ns                ;
; N/A                                     ; 154.89 MHz ( period = 6.456 ns )                    ; Registrador:inst8|Saida[6]            ; Registrador:inst12|Saida[26] ; CLK        ; CLK      ; None                        ; None                      ; 6.265 ns                ;
; N/A                                     ; 154.92 MHz ( period = 6.455 ns )                    ; Registrador:inst|Saida[3]             ; Registrador:inst12|Saida[24] ; CLK        ; CLK      ; None                        ; None                      ; 6.259 ns                ;
; N/A                                     ; 154.92 MHz ( period = 6.455 ns )                    ; Registrador:inst|Saida[3]             ; Registrador:inst12|Saida[25] ; CLK        ; CLK      ; None                        ; None                      ; 6.259 ns                ;
; N/A                                     ; 154.99 MHz ( period = 6.452 ns )                    ; Registrador:inst7|Saida[0]~DUPLICATE  ; Registrador:inst12|Saida[23] ; CLK        ; CLK      ; None                        ; None                      ; 6.255 ns                ;
; N/A                                     ; 155.09 MHz ( period = 6.448 ns )                    ; Registrador:inst|Saida[4]             ; Registrador:inst12|Saida[24] ; CLK        ; CLK      ; None                        ; None                      ; 6.254 ns                ;
; N/A                                     ; 155.09 MHz ( period = 6.448 ns )                    ; Registrador:inst|Saida[4]             ; Registrador:inst12|Saida[25] ; CLK        ; CLK      ; None                        ; None                      ; 6.254 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                       ;                              ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+---------------------------------------+------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+--------------------------------------------------------------------------------------+
; tco                                                                                  ;
+-------+--------------+------------+----------------------------+--------+------------+
; Slack ; Required tco ; Actual tco ; From                       ; To     ; From Clock ;
+-------+--------------+------------+----------------------------+--------+------------+
; N/A   ; None         ; 6.919 ns   ; Registrador:inst|Saida[23] ; PC[23] ; CLK        ;
; N/A   ; None         ; 6.728 ns   ; Registrador:inst|Saida[10] ; PC[10] ; CLK        ;
; N/A   ; None         ; 6.715 ns   ; Registrador:inst|Saida[7]  ; PC[7]  ; CLK        ;
; N/A   ; None         ; 6.592 ns   ; Registrador:inst|Saida[9]  ; PC[9]  ; CLK        ;
; N/A   ; None         ; 6.559 ns   ; Registrador:inst|Saida[29] ; PC[29] ; CLK        ;
; N/A   ; None         ; 6.467 ns   ; Registrador:inst|Saida[22] ; PC[22] ; CLK        ;
; N/A   ; None         ; 6.443 ns   ; Registrador:inst|Saida[11] ; PC[11] ; CLK        ;
; N/A   ; None         ; 6.390 ns   ; Registrador:inst|Saida[15] ; PC[15] ; CLK        ;
; N/A   ; None         ; 6.373 ns   ; Registrador:inst|Saida[5]  ; PC[5]  ; CLK        ;
; N/A   ; None         ; 6.335 ns   ; Registrador:inst|Saida[26] ; PC[26] ; CLK        ;
; N/A   ; None         ; 6.296 ns   ; Registrador:inst|Saida[21] ; PC[21] ; CLK        ;
; N/A   ; None         ; 6.280 ns   ; Registrador:inst|Saida[30] ; PC[30] ; CLK        ;
; N/A   ; None         ; 6.160 ns   ; Registrador:inst|Saida[0]  ; PC[0]  ; CLK        ;
; N/A   ; None         ; 6.158 ns   ; Registrador:inst|Saida[16] ; PC[16] ; CLK        ;
; N/A   ; None         ; 6.153 ns   ; Registrador:inst|Saida[6]  ; PC[6]  ; CLK        ;
; N/A   ; None         ; 6.106 ns   ; Registrador:inst|Saida[27] ; PC[27] ; CLK        ;
; N/A   ; None         ; 6.103 ns   ; Registrador:inst|Saida[20] ; PC[20] ; CLK        ;
; N/A   ; None         ; 6.017 ns   ; Registrador:inst|Saida[12] ; PC[12] ; CLK        ;
; N/A   ; None         ; 6.005 ns   ; Registrador:inst|Saida[24] ; PC[24] ; CLK        ;
; N/A   ; None         ; 6.004 ns   ; Registrador:inst|Saida[18] ; PC[18] ; CLK        ;
; N/A   ; None         ; 5.955 ns   ; Registrador:inst|Saida[1]  ; PC[1]  ; CLK        ;
; N/A   ; None         ; 5.946 ns   ; Registrador:inst|Saida[14] ; PC[14] ; CLK        ;
; N/A   ; None         ; 5.903 ns   ; Registrador:inst|Saida[31] ; PC[31] ; CLK        ;
; N/A   ; None         ; 5.791 ns   ; Registrador:inst|Saida[25] ; PC[25] ; CLK        ;
; N/A   ; None         ; 5.787 ns   ; Registrador:inst|Saida[8]  ; PC[8]  ; CLK        ;
; N/A   ; None         ; 5.762 ns   ; Registrador:inst|Saida[28] ; PC[28] ; CLK        ;
; N/A   ; None         ; 5.761 ns   ; Registrador:inst|Saida[2]  ; PC[2]  ; CLK        ;
; N/A   ; None         ; 5.749 ns   ; Registrador:inst|Saida[17] ; PC[17] ; CLK        ;
; N/A   ; None         ; 5.715 ns   ; Registrador:inst|Saida[4]  ; PC[4]  ; CLK        ;
; N/A   ; None         ; 5.709 ns   ; Registrador:inst|Saida[3]  ; PC[3]  ; CLK        ;
; N/A   ; None         ; 5.704 ns   ; Registrador:inst|Saida[19] ; PC[19] ; CLK        ;
; N/A   ; None         ; 5.546 ns   ; Registrador:inst|Saida[13] ; PC[13] ; CLK        ;
+-------+--------------+------------+----------------------------+--------+------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Mon May 13 12:36:45 2019
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off HW -c HW --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "CLK" is an undefined clock
Info: Clock "CLK" has Internal fmax of 130.14 MHz between source register "Controler:inst15|ALUSrcB[0]" and destination register "Registrador:inst12|Saida[31]" (period= 7.684 ns)
    Info: + Longest register to register delay is 7.488 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X27_Y11_N27; Fanout = 38; REG Node = 'Controler:inst15|ALUSrcB[0]'
        Info: 2: + IC(0.399 ns) + CELL(0.346 ns) = 0.745 ns; Loc. = LCCOMB_X27_Y11_N2; Fanout = 4; COMB Node = 'Ula32:inst11|carry_temp[0]~0'
        Info: 3: + IC(0.523 ns) + CELL(0.357 ns) = 1.625 ns; Loc. = LCCOMB_X26_Y11_N18; Fanout = 4; COMB Node = 'Ula32:inst11|carry_temp[2]~4DUPLICATE'
        Info: 4: + IC(0.247 ns) + CELL(0.154 ns) = 2.026 ns; Loc. = LCCOMB_X26_Y11_N6; Fanout = 1; COMB Node = 'Ula32:inst11|carry_temp[4]~6DUPLICATE'
        Info: 5: + IC(0.312 ns) + CELL(0.154 ns) = 2.492 ns; Loc. = LCCOMB_X25_Y11_N26; Fanout = 2; COMB Node = 'Ula32:inst11|carry_temp[6]~10'
        Info: 6: + IC(0.303 ns) + CELL(0.053 ns) = 2.848 ns; Loc. = LCCOMB_X26_Y11_N14; Fanout = 3; COMB Node = 'Ula32:inst11|carry_temp[7]~11'
        Info: 7: + IC(0.211 ns) + CELL(0.053 ns) = 3.112 ns; Loc. = LCCOMB_X26_Y11_N0; Fanout = 3; COMB Node = 'Ula32:inst11|carry_temp[9]~53'
        Info: 8: + IC(0.598 ns) + CELL(0.053 ns) = 3.763 ns; Loc. = LCCOMB_X27_Y14_N16; Fanout = 3; COMB Node = 'Ula32:inst11|carry_temp[11]~49'
        Info: 9: + IC(0.299 ns) + CELL(0.053 ns) = 4.115 ns; Loc. = LCCOMB_X26_Y14_N16; Fanout = 3; COMB Node = 'Ula32:inst11|carry_temp[13]~45'
        Info: 10: + IC(0.213 ns) + CELL(0.053 ns) = 4.381 ns; Loc. = LCCOMB_X26_Y14_N28; Fanout = 3; COMB Node = 'Ula32:inst11|carry_temp[15]~41'
        Info: 11: + IC(0.367 ns) + CELL(0.053 ns) = 4.801 ns; Loc. = LCCOMB_X26_Y14_N24; Fanout = 3; COMB Node = 'Ula32:inst11|carry_temp[17]~37'
        Info: 12: + IC(0.305 ns) + CELL(0.053 ns) = 5.159 ns; Loc. = LCCOMB_X26_Y14_N4; Fanout = 3; COMB Node = 'Ula32:inst11|carry_temp[19]~33'
        Info: 13: + IC(0.205 ns) + CELL(0.053 ns) = 5.417 ns; Loc. = LCCOMB_X26_Y14_N0; Fanout = 3; COMB Node = 'Ula32:inst11|carry_temp[21]~29'
        Info: 14: + IC(0.618 ns) + CELL(0.053 ns) = 6.088 ns; Loc. = LCCOMB_X26_Y17_N20; Fanout = 3; COMB Node = 'Ula32:inst11|carry_temp[23]~25'
        Info: 15: + IC(0.213 ns) + CELL(0.053 ns) = 6.354 ns; Loc. = LCCOMB_X26_Y17_N16; Fanout = 3; COMB Node = 'Ula32:inst11|carry_temp[25]~21'
        Info: 16: + IC(0.233 ns) + CELL(0.053 ns) = 6.640 ns; Loc. = LCCOMB_X26_Y17_N28; Fanout = 3; COMB Node = 'Ula32:inst11|carry_temp[27]~17'
        Info: 17: + IC(0.373 ns) + CELL(0.053 ns) = 7.066 ns; Loc. = LCCOMB_X26_Y17_N26; Fanout = 2; COMB Node = 'Ula32:inst11|carry_temp[29]~12'
        Info: 18: + IC(0.214 ns) + CELL(0.053 ns) = 7.333 ns; Loc. = LCCOMB_X26_Y17_N0; Fanout = 1; COMB Node = 'Ula32:inst11|Mux0~1'
        Info: 19: + IC(0.000 ns) + CELL(0.155 ns) = 7.488 ns; Loc. = LCFF_X26_Y17_N1; Fanout = 33; REG Node = 'Registrador:inst12|Saida[31]'
        Info: Total cell delay = 1.855 ns ( 24.77 % )
        Info: Total interconnect delay = 5.633 ns ( 75.23 % )
    Info: - Smallest clock skew is -0.012 ns
        Info: + Shortest clock path from clock "CLK" to destination register is 2.477 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'CLK'
            Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 1334; COMB Node = 'CLK~clkctrl'
            Info: 3: + IC(0.662 ns) + CELL(0.618 ns) = 2.477 ns; Loc. = LCFF_X26_Y17_N1; Fanout = 33; REG Node = 'Registrador:inst12|Saida[31]'
            Info: Total cell delay = 1.472 ns ( 59.43 % )
            Info: Total interconnect delay = 1.005 ns ( 40.57 % )
        Info: - Longest clock path from clock "CLK" to source register is 2.489 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'CLK'
            Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 1334; COMB Node = 'CLK~clkctrl'
            Info: 3: + IC(0.674 ns) + CELL(0.618 ns) = 2.489 ns; Loc. = LCFF_X27_Y11_N27; Fanout = 38; REG Node = 'Controler:inst15|ALUSrcB[0]'
            Info: Total cell delay = 1.472 ns ( 59.14 % )
            Info: Total interconnect delay = 1.017 ns ( 40.86 % )
    Info: + Micro clock to output delay of source is 0.094 ns
    Info: + Micro setup delay of destination is 0.090 ns
Info: tco from clock "CLK" to destination pin "PC[23]" through register "Registrador:inst|Saida[23]" is 6.919 ns
    Info: + Longest clock path from clock "CLK" to source register is 2.469 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'CLK'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 1334; COMB Node = 'CLK~clkctrl'
        Info: 3: + IC(0.654 ns) + CELL(0.618 ns) = 2.469 ns; Loc. = LCFF_X21_Y17_N11; Fanout = 2; REG Node = 'Registrador:inst|Saida[23]'
        Info: Total cell delay = 1.472 ns ( 59.62 % )
        Info: Total interconnect delay = 0.997 ns ( 40.38 % )
    Info: + Micro clock to output delay of source is 0.094 ns
    Info: + Longest register to pin delay is 4.356 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X21_Y17_N11; Fanout = 2; REG Node = 'Registrador:inst|Saida[23]'
        Info: 2: + IC(2.384 ns) + CELL(1.972 ns) = 4.356 ns; Loc. = PIN_Y6; Fanout = 0; PIN Node = 'PC[23]'
        Info: Total cell delay = 1.972 ns ( 45.27 % )
        Info: Total interconnect delay = 2.384 ns ( 54.73 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 179 megabytes
    Info: Processing ended: Mon May 13 12:36:47 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:03


