ЭЛЕМЕНТЫ ТРОИЧНОЙ ЦИКЛИЧЕСКОЙ ИНВЕРСИИ 
ТРАНЗИСТОРНО-ТРАНЗИСТОРНОЙ ЛОГИКИ 
 
А.А. Семѐнов, Э.Р. Незиров, А.С. Дронкин 
Саратовский национальный исследовательский 
государственный университет им. Н.Г. Чернышевского 
E-mail: semenovaa@info.sgu.ru 
 
Аннотация: Исследована возможность создания на основе схемо-
технических решений транзисторно-транзисторной логики (ТТЛ) базовых 
элементов троичной логики — троичных логических элементов левой и 
правой циклических инверсий. Разработаны принципиальные электриче-
ские схемы и модели троичных логических элементов левой и правой цик-
лических инверсий, которые были реализованы в пакете схемотехническо-
го моделирования на основе SPICE-моделей биполярных транзисторов, со-
ответствующих реальным распространенным и доступным отечественным 
полупроводниковым триодам. Исследованы численно переходные процес-
сы и динамика поведения разработанных троичных логических элементов 
на основе созданных моделей, определены их характерные параметры, да-
ны рекомендации по применению. 
Ключевые слова: логические элементы, троичная логика, троичный 
логический базис, циклическая инверсия, транзисторно-транзисторной ло-
гика, цифровые модели, повышение производительности микропроцессо-
ров. 
 
Возможным способом повышения производительности современных 
микропроцессоров без отказа от привычных и отлаженных технологий, как 
в области создания интегральных схем, так и микроархитектуры, может 
быть переход цифровой техники от двоичной основы к троичной системе 
счисления, то есть использованию в рамках одного разряда трѐх возмож-
ных состояний — ложь/неопределенность/истина — или же –1, 0 и 1, что 
позволяет получить целый ряд преимуществ [1]. 
Преимущества троичной системы известны давно, но широкое еѐ 
применение сдерживалось и сдерживается отсутствием технологически 
удачных схемотехнических решений для базовых логических элементов. 
Ранее нами были разработаны ряд базовых элементов троичной 
транзисторно-транзисторной логики: «INV-MIN», «INV-MAX», «INV» — 
троичных аналогов логических элементов «И-НЕ», «ИЛИ-НЕ», «НЕ» (ин-
вертор) двоичной логики [2,3]. 
Но в троичной логике аналоги двоичных «НЕ», «И», «ИЛИ» не обра-
зуют функционально полную систему логических функций (базисом), по-
скольку троичный инвертор способен выполнить преобразование логиче-
ских уровней «1»→«–1»; «0»→«0»; «–1»→«1», но не преобразования типа 
«1»→«0»; «0»→«–1»; «–1»→«1» или «1»→«–1»; «–1»→«0»; «0»→«1». 

78 
 
Такие операции в троичной логике носят названия левой и правой 
циклических инверсий (rotate down cycle; left cycle; double inverse cycle и 
rotate up cycle; right inverse cycle) [4]. Любая из этих функций может осу-
ществить обычную троичную инверсию, в то время как обратное — невоз-
можно. Таким образом, в троичной логике универсальностью может обла-
дать любой из двухвходовых вентилей при наличии одной из циклических 
инверсий. 
Следует также подчеркнуть, что в троичной логике левая и правая 
циклические инверсии фактически представляют собой функции декре-
мента и инкремента, то есть, уменьшения на единицу и увеличения на еди-
ницу, поэтому без них практически невозможно построение троичных 
счетчиков. В связи с чем целью данной работы было исследование воз-
можности создания на основе схемотехнических решений транзисторно-
транзисторной логики базовых элементов троичной логики — троичных 
логических элементов левой и правой циклических инверсий. 
В качестве основы при построении указанных троичных логических 
элементов был задействован всѐ тот же изученный ранее входной каскад 
на основе многоэмиттерного транзистора (МЭТ) [2,3]. 
Входной каскад троичного логического элемента ТТЛ на основе 
МЭТ, в котором при реализации циклических инверсий оставлен лишь 
один вход, в данном случае осуществляет лишь функцию согласования – 
обеспечение стандартного тока нагрузки для предыдущего каскада ТТЛ. 
В коллекторную цепь МЭТ (рис.1, а) был включен нагрузочный ре-
зистор R1', обеспечивающий базовый ток транзистора VT2 в ситуации, ко-
гда МЭТ переходит в инверсный режим и ток его коллектора сравнительно 
мал. 
В эмиттерную цепь этого транзистора были введены диоды 
VD2…VD4, обеспечивающие такой порог включения транзистора VT11, 
что он открывался лишь в тот момент, когда пилообразное напряжение на 
входе МЭТ превышало уровень примерно в 2/3 от питающего напряжения, 
что соответствует инверсии входного сигнала логической «1». Фактически 
транзистор VT11 формирует сигнал логической «–1» для использования 
его во внутренней логике работы схемы циклического инвертора. 
Полностью симметричный существующему каскад на двух транзи-
сторах VT3, VT6 p-n-p–типа, диодах VD5…VD7 и резисторах R4, R6. 
Принцип действия каскада полностью идентичен описанному выше, но 
ключ на транзисторе VT6 открывался лишь в тот момент, когда пилооб-
разное напряжение на входе МЭТ опускалось ниже уровня примерно в 1/3 
от питающего напряжения, что соответствует инверсии входного сигнала 
логической «–1». При этом транзистор VT6 формирует сигнал троичной 
логической «1» для использования его во внутренней логике работы схемы 
циклического инвертора. Таким образом, транзисторы VT2, VT3 с диодами 
и резисторами в их эмиттерных цепях фактически представляют собой де-

79 
 
текторы троичных логических уровней «1» и «–1» соответственно. А тран-
зисторы VT11, VT6 формируют из них логические уровни «–1» и «1». 
Рис. 1. Принципиальная электрическая схема троичного логического эле-
мента левой циклической инверсии (а)  и  осциллограммы его входного и 
выходного сигналов (б); принципиальная электрическая схема троичного 
логического элемента правой циклической инверсии (в)  и  осциллограммы 
его входного и выходного сигналов (г). 
 
Резисторы R2, R5 в цепях коллекторов транзисторов VT2, VT3 обес-
печивают ограничение их максимального тока. 
Троичный логический элемент левой циклической инверсии осу-
ществляет преобразование логических уровней согласно следующему пра-
вилу: 
«1»→«0»; «0»→«–1»; «–1»→«1». 
Операция «–1»→«1» соответствует логике работы обычного инвер-
тора, и еѐ успешно выполняет транзистор VT4, инвертирующий сигнал де-
тектора троичного логического уровня «–1» на основе транзистора VT3 и 
подающий потенциал шины питания +Uп в качестве логической «1» на 
выход логического элемента Q (рис. 1, а). 
Каскад на включенных последовательно ключах VT8 и VT10, базы 
которых подключены к коллекторам транзисторов VT11 и VT6 соответ-

80 
 
ственно, отслеживает ситуацию на входе логического элемента: НЕ «1» и 
НЕ «–1», а это – логический «0». Но этим сигналом, выделенным на рези-
сторе R8, включается ключ на транзисторе VT5, подающий на выход Q по-
тенциал шины питания –Uп в качестве логической «–1». Таким образом 
реализуется преобразование логических уровней «0»→«–1». 
Транзистор VT12 дублирует сигнал обнаружения логического «0» 
для дальнейшего использования его во внутренней логике работы схемы, 
но также логическим уровнем «–1». 
Каскад на включенных последовательно ключах VT7 и VT9, базы ко-
торых подключены к коллекторам транзисторов VT6 и VT12, соответ-
ственно, отслеживает следующую логическую ситуацию: если на коллек-
торах НЕ «1» и НЕ «–1», то на входе A — НЕ «–1» и НЕ «0», а следова-
тельно, обнаружен уровень «1», и на выход Q подаѐтся потенциал общего 
провода, как уровень логического «0». Таким образом реализуется преоб-
разование логических уровней «1»→«0». 
Подобная логика работы схемы представляется несколько сложной, 
но объясняется она тем, что уровень логического «0» так или иначе прихо-
дится формировать сдвоенным ключом на включенных последовательно 
транзисторах. В схеме также приняты меры для исключения взаимного 
влияния ключей, что несколько усложняет еѐ, но повышает надѐжность 
работы. 
Принципиальная электрическая схема троичного логического эле-
мента правой циклической инверсии представлена на рисунке 1, в. Этот 
логический элемент осуществляет преобразование логических уровней со-
гласно следующему правилу: «1»→«–1»; «–1»→«0»; «0»→«1». 
В его схемотехнике лишь преобразование «1»→«–1» выполняется 
также как в обычном троичном инверторе, а для вариантов «–1»→«0» и 
«0»→«1» применены схемотехнические решения, аналогичные описанным 
выше для троичного логического элемента левой циклической инверсии. 
Для исследования разработанных троичных элементов циклической 
инверсии в пакете схемотехнического моделирования [5] были реализова-
ны их модели на основе SPICE-моделей биполярных транзисторов, соот-
ветствующих распространенным отечественным полупроводниковым три-
одам типа КТ3102, КТ3107 [6]. 
В процессе исследования модели троичного элемента левой цикличе-
ской инверсии на его вход A подавалось пилообразное напряжение ампли-
тудой 2,5 В (рис. 1, б). 
Исследование показало, что на выходе Q элемента при этом форми-
ровался трехуровневый сигнал (рис. 1, б), соответствующий правилу пре-
образования входных логических уровней: «1»→«0»; «0»→«–1»; «–
1»→«1», что подтверждает работоспособность предложенной схемы (рис. 
1, а). 
На вход A модели троичного элемента правой циклической инверсии 
также подавалось пилообразное напряжение амплитудой 2,5 В (рис. 1, г), а 

81 
 
на его выходе Q при этом формировался трехуровневый сигнал (рис. 1, г), 
согласно которому входные логические уровни претерпевали преобразова-
ние по следующему правилу: «1»→«–1»; «–1»→«0»; «0»→«1», что под-
тверждает работоспособность предложенной схемы логического элемента 
(рис. 1, в). 
Таким образом, продемонстрирована возможность создания базовых 
элементов троичной транзисторно-транзисторной логики — троичных 
циклических инверторов. 
Исследование показало, что при выбранных моделях биполярных 
транзисторов, соответствующих распространенным отечественным полу-
проводниковым триодам типа КТ3102, КТ3107, и управлении входным пи-
лообразным сигналом работоспособность троичных циклических инверто-
ров, выполненных по предложенным схемам, сохраняется до частоты 9 
МГц, причем задержка распространения становится заметной, начиная с 
частоты 3 МГц. 
 
Библиографический список 
1. Дронкин А.С., Семѐнов А.А. Модели троичных логических элементов и их 
применение в схемотехнике процессоров. ‒ Взаимодействие сверхвысокочастотного, 
терагерцового и оптического излучения с полупроводниковыми микро- и нанострукту-
рами, метаматериалами и биообъектами: Сборник статей восьмой Всероссийской науч-
ной школы-семинара / под ред. проф. Ал.В. Скрипаля. Саратов: Изд-во «Саратовский 
источник», 2021. С. 31-36. 
2. Семѐнов А.А., Дронкин А.С. Базовые элементы троичной транзисторно-
транзисторной логики // Взаимодействие сверхвысокочастотного, терагерцового и оп-
тического излучения с полупроводниковыми микро- и наноструктурами, метаматериа-
лами и биообъектами: Сборник статей девятой Всероссийской научной школы-
семинара / под ред. проф. Ал.В. Скрипаля – Саратов: Изд-во «Саратовский источник», 
2022. С. 52-56. 
3. Патент № 2782474 Российская Федерация, МПК Н 03 К 19/088 (2006.01). 
Логический элемент троичной транзисторно-транзисторной логики / Семѐнов А.А., 
Дронкин А.С.; заявитель и патентообладатель Федеральное государственное бюджетное 
образовательное учреждение высшего образования "Саратовский национальный иссле-
довательский 
государственный 
университет 
имени 
Н.Г. 
Чернышевского". 
–                        
№ 2022114332; заявл. 27.05.2022; опубл. 28.10.2022, Бюл. № 31. – 22 с. 
4. https://homepage.cs.uiowa.edu/~dwjones/ternary/logic.shtml/. Douglas W. Jones. 
Standard Ternary Logic ‒ THE UNIVERSITY OF IOWA Department of Computer Sci-
ence. Обращение к ресурсу 23.04.2024. 
5. Карлащук В.И. Электронная лаборатория на IBM PC. Программа Electronics 
Workbench и еѐ применение. ‒ М.: СОЛОН-Пресс, 2016. ‒ 726 c. 
6. Транзисторы для аппаратуры широкого применения: Справочник / 
К.М.Брежнева, Е.И.Гантман, Т.И.Давыдова и др. Под ред. Б.Л.Перельмана. ‒ М.: Ра-
дио и связь, 1981, 656 с. 
 
 

82