module gateq2(input a,b,c,output o1,o2,q);
nand(o1,a,b);
nor(o2,a,b);
and(q,o1,o2,c);
endmodule