Report.sources['./../../../OsvvmLibraries/AXI4/Axi4/testbench_MultipleMemory/TbAxi4_MultipleMemory.vhd'] = '--\n--&nbsp;&nbsp;File&nbsp;Name:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;TbAxi4_MultipleMemory.vhd\n--&nbsp;&nbsp;Design&nbsp;Unit&nbsp;Name:&nbsp;&nbsp;TbAxi4_MultipleMemory\n--&nbsp;&nbsp;Revision:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;OSVVM&nbsp;MODELS&nbsp;STANDARD&nbsp;VERSION\n--\n--&nbsp;&nbsp;Maintainer:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Jim&nbsp;Lewis&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;email:&nbsp;&nbsp;jim@synthworks.com\n--&nbsp;&nbsp;Contributor(s):\n--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Jim&nbsp;Lewis&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;jim@synthworks.com\n--\n--\n--&nbsp;&nbsp;Description:\n--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Simple&nbsp;AXI&nbsp;Lite&nbsp;Manager&nbsp;Model\n--\n--\n--&nbsp;&nbsp;Developed&nbsp;by:\n--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;SynthWorks&nbsp;Design&nbsp;Inc.\n--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;VHDL&nbsp;Training&nbsp;Classes\n--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;http://www.SynthWorks.com\n--\n--&nbsp;&nbsp;Revision&nbsp;History:\n--&nbsp;&nbsp;&nbsp;&nbsp;Date&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Version&nbsp;&nbsp;&nbsp;&nbsp;Description\n--&nbsp;&nbsp;&nbsp;&nbsp;04/2018&nbsp;&nbsp;&nbsp;2018&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Initial&nbsp;revision\n--&nbsp;&nbsp;&nbsp;&nbsp;01/2020&nbsp;&nbsp;&nbsp;2020.01&nbsp;&nbsp;&nbsp;&nbsp;Updated&nbsp;license&nbsp;notice\n--&nbsp;&nbsp;&nbsp;&nbsp;12/2020&nbsp;&nbsp;&nbsp;2020.12&nbsp;&nbsp;&nbsp;&nbsp;Updated&nbsp;signal&nbsp;and&nbsp;port&nbsp;names\n--\n--\n--&nbsp;&nbsp;This&nbsp;file&nbsp;is&nbsp;part&nbsp;of&nbsp;OSVVM.\n--\n--&nbsp;&nbsp;Copyright&nbsp;(c)&nbsp;2018&nbsp;-&nbsp;2020&nbsp;by&nbsp;SynthWorks&nbsp;Design&nbsp;Inc.\n--\n--&nbsp;&nbsp;Licensed&nbsp;under&nbsp;the&nbsp;Apache&nbsp;License,&nbsp;Version&nbsp;2.0&nbsp;(the&nbsp;&quot;License&quot;);\n--&nbsp;&nbsp;you&nbsp;may&nbsp;not&nbsp;use&nbsp;this&nbsp;file&nbsp;except&nbsp;in&nbsp;compliance&nbsp;with&nbsp;the&nbsp;License.\n--&nbsp;&nbsp;You&nbsp;may&nbsp;obtain&nbsp;a&nbsp;copy&nbsp;of&nbsp;the&nbsp;License&nbsp;at\n--\n--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;https://www.apache.org/licenses/LICENSE-2.0\n--\n--&nbsp;&nbsp;Unless&nbsp;required&nbsp;by&nbsp;applicable&nbsp;law&nbsp;or&nbsp;agreed&nbsp;to&nbsp;in&nbsp;writing,&nbsp;software\n--&nbsp;&nbsp;distributed&nbsp;under&nbsp;the&nbsp;License&nbsp;is&nbsp;distributed&nbsp;on&nbsp;an&nbsp;&quot;AS&nbsp;IS&quot;&nbsp;BASIS,\n--&nbsp;&nbsp;WITHOUT&nbsp;WARRANTIES&nbsp;OR&nbsp;CONDITIONS&nbsp;OF&nbsp;ANY&nbsp;KIND,&nbsp;either&nbsp;express&nbsp;or&nbsp;implied.\n--&nbsp;&nbsp;See&nbsp;the&nbsp;License&nbsp;for&nbsp;the&nbsp;specific&nbsp;language&nbsp;governing&nbsp;permissions&nbsp;and\n--&nbsp;&nbsp;limitations&nbsp;under&nbsp;the&nbsp;License.\n--\n&nbsp;\nlibrary&nbsp;ieee&nbsp;;\n&nbsp;&nbsp;use&nbsp;ieee.std_logic_1164.all&nbsp;;\n&nbsp;&nbsp;use&nbsp;ieee.numeric_std.all&nbsp;;\n&nbsp;&nbsp;use&nbsp;ieee.numeric_std_unsigned.all&nbsp;;\n&nbsp;\nlibrary&nbsp;osvvm&nbsp;;\n&nbsp;&nbsp;context&nbsp;osvvm.OsvvmContext&nbsp;;\n&nbsp;\nlibrary&nbsp;OSVVM_AXI4&nbsp;;\n&nbsp;&nbsp;context&nbsp;OSVVM_AXI4.Axi4Context&nbsp;;\n&nbsp;\nentity&nbsp;TbAxi4_MultipleMemory&nbsp;is\nend&nbsp;entity&nbsp;TbAxi4_MultipleMemory&nbsp;;\narchitecture&nbsp;TestHarness&nbsp;of&nbsp;TbAxi4_MultipleMemory&nbsp;is\n&nbsp;&nbsp;constant&nbsp;AXI_ADDR_WIDTH&nbsp;:&nbsp;integer&nbsp;:=&nbsp;32&nbsp;;\n&nbsp;&nbsp;constant&nbsp;AXI_DATA_WIDTH&nbsp;:&nbsp;integer&nbsp;:=&nbsp;32&nbsp;;\n&nbsp;&nbsp;constant&nbsp;AXI_STRB_WIDTH&nbsp;:&nbsp;integer&nbsp;:=&nbsp;AXI_DATA_WIDTH/8&nbsp;;\n&nbsp;\n&nbsp;&nbsp;constant&nbsp;tperiod_Clk&nbsp;:&nbsp;time&nbsp;:=&nbsp;10&nbsp;ns&nbsp;;\n&nbsp;&nbsp;constant&nbsp;tpd&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;time&nbsp;:=&nbsp;2&nbsp;ns&nbsp;;\n&nbsp;\n&nbsp;&nbsp;signal&nbsp;Clk&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;std_logic&nbsp;;\n&nbsp;&nbsp;signal&nbsp;nReset&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;std_logic&nbsp;;\n&nbsp;\n&nbsp;&nbsp;signal&nbsp;Manager1Rec,&nbsp;Manager2Rec,&nbsp;Subordinate1Rec,&nbsp;Subordinate2Rec&nbsp;:&nbsp;AddressBusRecType&nbsp;(\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Address(AXI_ADDR_WIDTH-1&nbsp;downto&nbsp;0),\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DataToModel(AXI_DATA_WIDTH-1&nbsp;downto&nbsp;0),\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DataFromModel(AXI_DATA_WIDTH-1&nbsp;downto&nbsp;0)\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;)&nbsp;;\n&nbsp;\n&nbsp;\n&nbsp;&nbsp;signal&nbsp;AxiBus1,&nbsp;AxiBus2&nbsp;:&nbsp;Axi4RecType(\n&nbsp;&nbsp;&nbsp;&nbsp;WriteAddress(\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Addr(AXI_ADDR_WIDTH-1&nbsp;downto&nbsp;0),\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ID(7&nbsp;downto&nbsp;0),\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;User(7&nbsp;downto&nbsp;0)\n&nbsp;&nbsp;&nbsp;&nbsp;),\n&nbsp;&nbsp;&nbsp;&nbsp;WriteData&nbsp;&nbsp;&nbsp;(\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Data(AXI_DATA_WIDTH-1&nbsp;downto&nbsp;0),\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Strb(AXI_STRB_WIDTH-1&nbsp;downto&nbsp;0),\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;User(7&nbsp;downto&nbsp;0),\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ID(7&nbsp;downto&nbsp;0)\n&nbsp;&nbsp;&nbsp;&nbsp;),\n&nbsp;&nbsp;&nbsp;&nbsp;WriteResponse(\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ID(7&nbsp;downto&nbsp;0),\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;User(7&nbsp;downto&nbsp;0)\n&nbsp;&nbsp;&nbsp;&nbsp;),\n&nbsp;&nbsp;&nbsp;&nbsp;ReadAddress&nbsp;(\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Addr(AXI_ADDR_WIDTH-1&nbsp;downto&nbsp;0),\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ID(7&nbsp;downto&nbsp;0),\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;User(7&nbsp;downto&nbsp;0)\n&nbsp;&nbsp;&nbsp;&nbsp;),\n&nbsp;&nbsp;&nbsp;&nbsp;ReadData&nbsp;&nbsp;&nbsp;&nbsp;(\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Data(AXI_DATA_WIDTH-1&nbsp;downto&nbsp;0),\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ID(7&nbsp;downto&nbsp;0),\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;User(7&nbsp;downto&nbsp;0)\n&nbsp;&nbsp;&nbsp;&nbsp;)\n&nbsp;&nbsp;)&nbsp;;\n&nbsp;\n&nbsp;\n&nbsp;&nbsp;component&nbsp;TestCtrl&nbsp;is\n&nbsp;&nbsp;&nbsp;&nbsp;port&nbsp;(\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;Global&nbsp;Signal&nbsp;Interface\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;nReset&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;In&nbsp;&nbsp;&nbsp;&nbsp;std_logic&nbsp;;\n&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;Transaction&nbsp;Interfaces\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Manager1Rec&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;inout&nbsp;AddressBusRecType&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Subordinate1Rec&nbsp;&nbsp;&nbsp;:&nbsp;inout&nbsp;AddressBusRecType&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Manager2Rec&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;inout&nbsp;AddressBusRecType&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Subordinate2Rec&nbsp;&nbsp;&nbsp;:&nbsp;inout&nbsp;AddressBusRecType\n&nbsp;&nbsp;&nbsp;&nbsp;)&nbsp;;\n&nbsp;&nbsp;end&nbsp;component&nbsp;TestCtrl&nbsp;;\n&nbsp;\n&nbsp;\nbegin\n&nbsp;\n&nbsp;&nbsp;--&nbsp;create&nbsp;Clock\n&nbsp;&nbsp;Osvvm.TbUtilPkg.CreateClock&nbsp;(\n&nbsp;&nbsp;&nbsp;&nbsp;Clk&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;Clk,\n&nbsp;&nbsp;&nbsp;&nbsp;Period&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;Tperiod_Clk\n&nbsp;&nbsp;)&nbsp;&nbsp;;\n&nbsp;\n&nbsp;&nbsp;--&nbsp;create&nbsp;nReset\n&nbsp;&nbsp;Osvvm.TbUtilPkg.CreateReset&nbsp;(\n&nbsp;&nbsp;&nbsp;&nbsp;Reset&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;nReset,\n&nbsp;&nbsp;&nbsp;&nbsp;ResetActive&nbsp;=&gt;&nbsp;&apos;0&apos;,\n&nbsp;&nbsp;&nbsp;&nbsp;Clk&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;Clk,\n&nbsp;&nbsp;&nbsp;&nbsp;Period&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;7&nbsp;*&nbsp;tperiod_Clk,\n&nbsp;&nbsp;&nbsp;&nbsp;tpd&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;tpd\n&nbsp;&nbsp;)&nbsp;;\n&nbsp;\n&nbsp;&nbsp;Memory_1&nbsp;:&nbsp;Axi4Memory\n&nbsp;&nbsp;port&nbsp;map&nbsp;(\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;Globals\n&nbsp;&nbsp;&nbsp;&nbsp;Clk&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;Clk,\n&nbsp;&nbsp;&nbsp;&nbsp;nReset&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;nReset,\n&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AXI&nbsp;Manager&nbsp;Functional&nbsp;Interface\n&nbsp;&nbsp;&nbsp;&nbsp;AxiBus&nbsp;&nbsp;=&gt;&nbsp;AxiBus1,\n&nbsp;&nbsp;&nbsp;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;Testbench&nbsp;Transaction&nbsp;Interface\n&nbsp;&nbsp;&nbsp;&nbsp;TransRec&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;Subordinate1Rec\n&nbsp;&nbsp;)&nbsp;;\n&nbsp;\n&nbsp;&nbsp;Memory_2&nbsp;:&nbsp;Axi4Memory\n&nbsp;&nbsp;port&nbsp;map&nbsp;(\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;Globals\n&nbsp;&nbsp;&nbsp;&nbsp;Clk&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;Clk,\n&nbsp;&nbsp;&nbsp;&nbsp;nReset&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;nReset,\n&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AXI&nbsp;Manager&nbsp;Functional&nbsp;Interface\n&nbsp;&nbsp;&nbsp;&nbsp;AxiBus&nbsp;&nbsp;=&gt;&nbsp;AxiBus2,\n&nbsp;&nbsp;&nbsp;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;Testbench&nbsp;Transaction&nbsp;Interface\n&nbsp;&nbsp;&nbsp;&nbsp;TransRec&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;Subordinate2Rec\n&nbsp;&nbsp;)&nbsp;;\n&nbsp;\n&nbsp;&nbsp;Manager_1&nbsp;:&nbsp;Axi4Manager\n&nbsp;&nbsp;port&nbsp;map&nbsp;(\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;Globals\n&nbsp;&nbsp;&nbsp;&nbsp;Clk&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;Clk,\n&nbsp;&nbsp;&nbsp;&nbsp;nReset&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;nReset,\n&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AXI&nbsp;Manager&nbsp;Functional&nbsp;Interface\n&nbsp;&nbsp;&nbsp;&nbsp;AxiBus&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus1,\n&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;Testbench&nbsp;Transaction&nbsp;Interface\n&nbsp;&nbsp;&nbsp;&nbsp;TransRec&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;Manager1Rec\n&nbsp;&nbsp;)&nbsp;;\n&nbsp;\n&nbsp;&nbsp;Manager_2&nbsp;:&nbsp;Axi4Manager\n&nbsp;&nbsp;port&nbsp;map&nbsp;(\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;Globals\n&nbsp;&nbsp;&nbsp;&nbsp;Clk&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;Clk,\n&nbsp;&nbsp;&nbsp;&nbsp;nReset&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;nReset,\n&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AXI&nbsp;Manager&nbsp;Functional&nbsp;Interface\n&nbsp;&nbsp;&nbsp;&nbsp;AxiBus&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;AxiBus2,\n&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;Testbench&nbsp;Transaction&nbsp;Interface\n&nbsp;&nbsp;&nbsp;&nbsp;TransRec&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;Manager2Rec\n&nbsp;&nbsp;)&nbsp;;\n&nbsp;\n&nbsp;\n&nbsp;&nbsp;TestCtrl_1&nbsp;:&nbsp;TestCtrl\n&nbsp;&nbsp;port&nbsp;map&nbsp;(\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;Global&nbsp;Signal&nbsp;Interface\n&nbsp;&nbsp;&nbsp;&nbsp;nReset&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;nReset,\n&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;Transaction&nbsp;Interfaces\n&nbsp;&nbsp;&nbsp;&nbsp;Manager1Rec&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;Manager1Rec,\n&nbsp;&nbsp;&nbsp;&nbsp;Subordinate1Rec&nbsp;&nbsp;=&gt;&nbsp;Subordinate1Rec,\n&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;Manager2Rec&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;Manager2Rec,\n&nbsp;&nbsp;&nbsp;&nbsp;Subordinate2Rec&nbsp;&nbsp;=&gt;&nbsp;Subordinate2Rec\n&nbsp;&nbsp;)&nbsp;;\n&nbsp;\nend&nbsp;architecture&nbsp;TestHarness&nbsp;;';
Report.brushes['./../../../OsvvmLibraries/AXI4/Axi4/testbench_MultipleMemory/TbAxi4_MultipleMemory.vhd'] = 'vhdl'
