WARNING:
La sintesi e implementazione del FMA senza pipeling funziona perfettamente incluse
le simulazioni post synthesis e post implementation.
Mentre per l'FMA con il pipeling la simulazione behavioural è perfettamente corretta,
il codice è sintetizzabile e implementabile, ma la simulazione post synthesis
genera uscite che non coincidono con la simulazione behavioral.
Quindi probabilmente c'è un errore nella gestione della sintesi di Vivado per il pipelining,
quindi per risolverlo bisogna vedere se c'è un metodo diverso di pipeling che non porti a questo
problema oppure modificare la configurazione della sintesi.

Tutti i codici sono scritti in VHDL-2008, quindi settare come File Type: VHDL 2008,
su tutti i codici VHDL.
