## üë• Autores

- Gustavo Gallo - [@gustavgallo](https://github.com/gustavgallo)  
- Rodrigo Machado - [@GncRodrigo](https://github.com/GncRodrigo)

## üìå Descri√ß√£o

Este projeto visa a implementa√ß√£o e simula√ß√£o de um sistema digital com m√∫ltiplos dom√≠nios de rel√≥gio, utilizando a linguagem de descri√ß√£o de hardware **SystemVerilog**. O objetivo √© explorar t√©cnicas de sincroniza√ß√£o entre diferentes dom√≠nios de clock, um aspecto crucial em sistemas digitais complexos.

## üß© Estrutura do Projeto

- **[1]** **deserializer**: recebe dados via data_in. Sempre que write_in estiver ativo, o bit √© armazenado em data_out podendo formar um conjunto de 8 bits, trabalha com clock de 100KHz.
- **[2]** **queue**: armazena sequ√™ncias de 8 bits em data_out, com capacidade para guardar at√© 4 entradas em len_out. Possui opera√ß√µes de **enqueue** (inser√ß√£o) e **dequeue** (remo√ß√£o), trabalha com clock de 10KHz.
- **[3]** **module_top**: conecta o deserializer √† queue, enviando automaticamente data_out √† fila quando o data_out do deserializer estiver completo, tamb√©m gera os clocks para simula√ß√£o e o sinal de **ack** utilizado no m√≥dulo **[1]**.
- **[4]** **tb_module_top**: m√≥dulo de teste, armazena oito palavras na queue, depois retira uma por vez exibindo seu conte√∫do em data_out, ap√≥s isso ser√° atualizado o sinal reset, mais 8 palavras ser√£o enfileiradas na queue, e haver√° uma tentativa de inserir mais uma palavra, demonstrando um travamento com status alto *(caso ruim)*.
- **[5]** **Gera√ß√£o de Clocks**: dentro do module_top, existe um processo que gera clocks de 100KHz e de 10KHz derivados do clock de 1MHz gerado no testbench tb_module_top.sv.
  
## üõ†Ô∏è Tecnologias Utilizadas

- **Linguagem:** SystemVerilog  
- **Simula√ß√£o:** ModelSim, Questa ou qualquer simulador compat√≠vel com SystemVerilog.

## üöÄ Como Executar

Clone o reposit√≥rio:

bash
git clone https://github.com/gustavgallo/MultipleClock-T3.git


Em seguida, execute a simula√ß√£o com:

bash
cd source



bash
vsim -do sim.do


Certifique-se de que o arquivo sim.do est√° corretamente configurado para compilar os m√≥dulos e iniciar a simula√ß√£o.

## üñ•Ô∏è Simula√ß√£o

Segue em anexo a forma de onda resultante do testbench **[4]**, e seus respectivos valores:

![Captura de tela de 2025-06-04 08-30-26](https://github.com/user-attachments/assets/8ab3f39a-3c7e-44ca-aca6-66402e568789)
