Timing Analyzer report for grant
Mon Dec 23 15:00:36 2019
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; grant                                               ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.4%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 266.03 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.759 ; -152.890           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.453 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -126.421                         ;
+-------+--------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                        ;
+--------+---------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -2.759 ; uart:U2|rx_count[0] ; uart:U2|rx_data[0]   ; clk          ; clk         ; 1.000        ; -0.076     ; 3.684      ;
; -2.737 ; uart:U2|rx_count[1] ; uart:U2|rx_data[0]   ; clk          ; clk         ; 1.000        ; -0.076     ; 3.662      ;
; -2.563 ; uart:U2|rx_count[2] ; uart:U2|rx_data[0]   ; clk          ; clk         ; 1.000        ; -0.076     ; 3.488      ;
; -2.465 ; uart:U2|rx_count[0] ; uart:U2|rx_data[1]   ; clk          ; clk         ; 1.000        ; -0.079     ; 3.387      ;
; -2.465 ; uart:U2|rx_count[0] ; uart:U2|rx_data[2]   ; clk          ; clk         ; 1.000        ; -0.079     ; 3.387      ;
; -2.465 ; uart:U2|rx_count[0] ; uart:U2|rx_data[3]   ; clk          ; clk         ; 1.000        ; -0.079     ; 3.387      ;
; -2.465 ; uart:U2|rx_count[0] ; uart:U2|rx_data[4]   ; clk          ; clk         ; 1.000        ; -0.079     ; 3.387      ;
; -2.465 ; uart:U2|rx_count[0] ; uart:U2|rx_data[5]   ; clk          ; clk         ; 1.000        ; -0.079     ; 3.387      ;
; -2.465 ; uart:U2|rx_count[0] ; uart:U2|rx_data[6]   ; clk          ; clk         ; 1.000        ; -0.079     ; 3.387      ;
; -2.465 ; uart:U2|rx_count[0] ; uart:U2|rx_data[7]   ; clk          ; clk         ; 1.000        ; -0.079     ; 3.387      ;
; -2.453 ; uart:U2|os_count[1] ; uart:U2|rx_data[0]   ; clk          ; clk         ; 1.000        ; -0.076     ; 3.378      ;
; -2.448 ; uart:U2|os_count[3] ; uart:U2|rx_data[0]   ; clk          ; clk         ; 1.000        ; -0.076     ; 3.373      ;
; -2.435 ; uart:U2|rx_count[3] ; uart:U2|rx_data[0]   ; clk          ; clk         ; 1.000        ; -0.076     ; 3.360      ;
; -2.431 ; uart:U2|rx_count[1] ; uart:U2|rx_data[1]   ; clk          ; clk         ; 1.000        ; -0.079     ; 3.353      ;
; -2.431 ; uart:U2|rx_count[1] ; uart:U2|rx_data[2]   ; clk          ; clk         ; 1.000        ; -0.079     ; 3.353      ;
; -2.431 ; uart:U2|rx_count[1] ; uart:U2|rx_data[3]   ; clk          ; clk         ; 1.000        ; -0.079     ; 3.353      ;
; -2.431 ; uart:U2|rx_count[1] ; uart:U2|rx_data[4]   ; clk          ; clk         ; 1.000        ; -0.079     ; 3.353      ;
; -2.431 ; uart:U2|rx_count[1] ; uart:U2|rx_data[5]   ; clk          ; clk         ; 1.000        ; -0.079     ; 3.353      ;
; -2.431 ; uart:U2|rx_count[1] ; uart:U2|rx_data[6]   ; clk          ; clk         ; 1.000        ; -0.079     ; 3.353      ;
; -2.431 ; uart:U2|rx_count[1] ; uart:U2|rx_data[7]   ; clk          ; clk         ; 1.000        ; -0.079     ; 3.353      ;
; -2.341 ; uart:U2|os_count[1] ; uart:U2|rx_count[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.261      ;
; -2.341 ; uart:U2|os_count[1] ; uart:U2|rx_count[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.261      ;
; -2.341 ; uart:U2|os_count[1] ; uart:U2|rx_count[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.261      ;
; -2.331 ; uart:U2|os_count[3] ; uart:U2|rx_count[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.251      ;
; -2.331 ; uart:U2|os_count[3] ; uart:U2|rx_count[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.251      ;
; -2.331 ; uart:U2|os_count[3] ; uart:U2|rx_count[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.251      ;
; -2.329 ; uart:U2|os_count[1] ; uart:U2|rx_buffer[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.250      ;
; -2.329 ; uart:U2|os_count[1] ; uart:U2|rx_buffer[2] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.250      ;
; -2.329 ; uart:U2|os_count[1] ; uart:U2|rx_buffer[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.250      ;
; -2.329 ; uart:U2|os_count[1] ; uart:U2|rx_buffer[4] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.250      ;
; -2.329 ; uart:U2|os_count[1] ; uart:U2|rx_buffer[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.250      ;
; -2.329 ; uart:U2|os_count[1] ; uart:U2|rx_buffer[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.250      ;
; -2.329 ; uart:U2|os_count[1] ; uart:U2|rx_buffer[7] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.250      ;
; -2.329 ; uart:U2|os_count[1] ; uart:U2|rx_buffer[8] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.250      ;
; -2.329 ; uart:U2|os_count[1] ; uart:U2|rx_buffer[9] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.250      ;
; -2.319 ; uart:U2|os_count[3] ; uart:U2|rx_buffer[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.240      ;
; -2.319 ; uart:U2|os_count[3] ; uart:U2|rx_buffer[2] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.240      ;
; -2.319 ; uart:U2|os_count[3] ; uart:U2|rx_buffer[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.240      ;
; -2.319 ; uart:U2|os_count[3] ; uart:U2|rx_buffer[4] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.240      ;
; -2.319 ; uart:U2|os_count[3] ; uart:U2|rx_buffer[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.240      ;
; -2.319 ; uart:U2|os_count[3] ; uart:U2|rx_buffer[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.240      ;
; -2.319 ; uart:U2|os_count[3] ; uart:U2|rx_buffer[7] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.240      ;
; -2.319 ; uart:U2|os_count[3] ; uart:U2|rx_buffer[8] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.240      ;
; -2.319 ; uart:U2|os_count[3] ; uart:U2|rx_buffer[9] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.240      ;
; -2.305 ; uart:U2|tx_busy     ; adder:U1|i[3]        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.225      ;
; -2.305 ; uart:U2|tx_busy     ; adder:U1|i[4]        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.225      ;
; -2.305 ; uart:U2|tx_busy     ; adder:U1|i[2]        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.225      ;
; -2.305 ; uart:U2|tx_busy     ; adder:U1|i[1]        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.225      ;
; -2.305 ; uart:U2|tx_busy     ; adder:U1|i[0]        ; clk          ; clk         ; 1.000        ; -0.081     ; 3.225      ;
; -2.277 ; uart:U2|os_count[2] ; uart:U2|rx_data[0]   ; clk          ; clk         ; 1.000        ; -0.076     ; 3.202      ;
; -2.271 ; uart:U2|rx_count[2] ; uart:U2|rx_data[1]   ; clk          ; clk         ; 1.000        ; -0.079     ; 3.193      ;
; -2.271 ; uart:U2|rx_count[2] ; uart:U2|rx_data[2]   ; clk          ; clk         ; 1.000        ; -0.079     ; 3.193      ;
; -2.271 ; uart:U2|rx_count[2] ; uart:U2|rx_data[3]   ; clk          ; clk         ; 1.000        ; -0.079     ; 3.193      ;
; -2.271 ; uart:U2|rx_count[2] ; uart:U2|rx_data[4]   ; clk          ; clk         ; 1.000        ; -0.079     ; 3.193      ;
; -2.271 ; uart:U2|rx_count[2] ; uart:U2|rx_data[5]   ; clk          ; clk         ; 1.000        ; -0.079     ; 3.193      ;
; -2.271 ; uart:U2|rx_count[2] ; uart:U2|rx_data[6]   ; clk          ; clk         ; 1.000        ; -0.079     ; 3.193      ;
; -2.271 ; uart:U2|rx_count[2] ; uart:U2|rx_data[7]   ; clk          ; clk         ; 1.000        ; -0.079     ; 3.193      ;
; -2.250 ; uart:U2|rx_count[0] ; uart:U2|rx_buffer[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.171      ;
; -2.250 ; uart:U2|rx_count[0] ; uart:U2|rx_buffer[2] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.171      ;
; -2.250 ; uart:U2|rx_count[0] ; uart:U2|rx_buffer[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.171      ;
; -2.250 ; uart:U2|rx_count[0] ; uart:U2|rx_buffer[4] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.171      ;
; -2.250 ; uart:U2|rx_count[0] ; uart:U2|rx_buffer[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.171      ;
; -2.250 ; uart:U2|rx_count[0] ; uart:U2|rx_buffer[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.171      ;
; -2.250 ; uart:U2|rx_count[0] ; uart:U2|rx_buffer[7] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.171      ;
; -2.250 ; uart:U2|rx_count[0] ; uart:U2|rx_buffer[8] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.171      ;
; -2.250 ; uart:U2|rx_count[0] ; uart:U2|rx_buffer[9] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.171      ;
; -2.216 ; uart:U2|rx_count[1] ; uart:U2|rx_buffer[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.137      ;
; -2.216 ; uart:U2|rx_count[1] ; uart:U2|rx_buffer[2] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.137      ;
; -2.216 ; uart:U2|rx_count[1] ; uart:U2|rx_buffer[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.137      ;
; -2.216 ; uart:U2|rx_count[1] ; uart:U2|rx_buffer[4] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.137      ;
; -2.216 ; uart:U2|rx_count[1] ; uart:U2|rx_buffer[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.137      ;
; -2.216 ; uart:U2|rx_count[1] ; uart:U2|rx_buffer[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.137      ;
; -2.216 ; uart:U2|rx_count[1] ; uart:U2|rx_buffer[7] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.137      ;
; -2.216 ; uart:U2|rx_count[1] ; uart:U2|rx_buffer[8] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.137      ;
; -2.216 ; uart:U2|rx_count[1] ; uart:U2|rx_buffer[9] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.137      ;
; -2.150 ; uart:U2|os_count[1] ; uart:U2|rx_count[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.070      ;
; -2.150 ; uart:U2|os_count[2] ; uart:U2|rx_count[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.070      ;
; -2.150 ; uart:U2|os_count[2] ; uart:U2|rx_count[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.070      ;
; -2.150 ; uart:U2|os_count[2] ; uart:U2|rx_count[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.070      ;
; -2.149 ; uart:U2|rx_count[3] ; uart:U2|rx_data[1]   ; clk          ; clk         ; 1.000        ; -0.079     ; 3.071      ;
; -2.149 ; uart:U2|rx_count[3] ; uart:U2|rx_data[2]   ; clk          ; clk         ; 1.000        ; -0.079     ; 3.071      ;
; -2.149 ; uart:U2|rx_count[3] ; uart:U2|rx_data[3]   ; clk          ; clk         ; 1.000        ; -0.079     ; 3.071      ;
; -2.149 ; uart:U2|rx_count[3] ; uart:U2|rx_data[4]   ; clk          ; clk         ; 1.000        ; -0.079     ; 3.071      ;
; -2.149 ; uart:U2|rx_count[3] ; uart:U2|rx_data[5]   ; clk          ; clk         ; 1.000        ; -0.079     ; 3.071      ;
; -2.149 ; uart:U2|rx_count[3] ; uart:U2|rx_data[6]   ; clk          ; clk         ; 1.000        ; -0.079     ; 3.071      ;
; -2.149 ; uart:U2|rx_count[3] ; uart:U2|rx_data[7]   ; clk          ; clk         ; 1.000        ; -0.079     ; 3.071      ;
; -2.143 ; uart:U2|os_count[1] ; uart:U2|rx_data[1]   ; clk          ; clk         ; 1.000        ; -0.079     ; 3.065      ;
; -2.143 ; uart:U2|os_count[1] ; uart:U2|rx_data[2]   ; clk          ; clk         ; 1.000        ; -0.079     ; 3.065      ;
; -2.143 ; uart:U2|os_count[1] ; uart:U2|rx_data[3]   ; clk          ; clk         ; 1.000        ; -0.079     ; 3.065      ;
; -2.143 ; uart:U2|os_count[1] ; uart:U2|rx_data[4]   ; clk          ; clk         ; 1.000        ; -0.079     ; 3.065      ;
; -2.143 ; uart:U2|os_count[1] ; uart:U2|rx_data[5]   ; clk          ; clk         ; 1.000        ; -0.079     ; 3.065      ;
; -2.143 ; uart:U2|os_count[1] ; uart:U2|rx_data[6]   ; clk          ; clk         ; 1.000        ; -0.079     ; 3.065      ;
; -2.143 ; uart:U2|os_count[1] ; uart:U2|rx_data[7]   ; clk          ; clk         ; 1.000        ; -0.079     ; 3.065      ;
; -2.140 ; uart:U2|os_count[3] ; uart:U2|rx_count[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.060      ;
; -2.138 ; uart:U2|os_count[2] ; uart:U2|rx_buffer[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.059      ;
; -2.138 ; uart:U2|os_count[2] ; uart:U2|rx_buffer[2] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.059      ;
; -2.138 ; uart:U2|os_count[2] ; uart:U2|rx_buffer[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.059      ;
; -2.138 ; uart:U2|os_count[2] ; uart:U2|rx_buffer[4] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.059      ;
; -2.138 ; uart:U2|os_count[2] ; uart:U2|rx_buffer[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.059      ;
; -2.138 ; uart:U2|os_count[2] ; uart:U2|rx_buffer[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.059      ;
+--------+---------------------+----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                   ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.453 ; adder:U1|sig_state.S2     ; adder:U1|sig_state.S2     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; adder:U1|state_of_rx_busy ; adder:U1|state_of_rx_busy ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; adder:U1|tx_ena           ; adder:U1|tx_ena           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:U2|tx_busy           ; uart:U2|tx_busy           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:U2|rx_count[3]       ; uart:U2|rx_count[3]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:U2|os_count[0]       ; uart:U2|os_count[0]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:U2|os_count[3]       ; uart:U2|os_count[3]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:U2|os_count[2]       ; uart:U2|os_count[2]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:U2|os_count[1]       ; uart:U2|os_count[1]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:U2|rx_count[2]       ; uart:U2|rx_count[2]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:U2|count_os[1]       ; uart:U2|count_os[1]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:U2|count_os[2]       ; uart:U2|count_os[2]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; uart:U2|rx_state          ; uart:U2|rx_state          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.465 ; uart:U2|rx_count[0]       ; uart:U2|rx_count[0]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; uart:U2|count_os[0]       ; uart:U2|count_os[0]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.493 ; uart:U2|count_baud[6]     ; uart:U2|count_baud[6]     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.785      ;
; 0.501 ; uart:U2|tx_buffer[8]      ; uart:U2|tx_buffer[7]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; uart:U2|tx_buffer[9]      ; uart:U2|tx_buffer[8]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; uart:U2|tx_buffer[10]     ; uart:U2|tx_buffer[9]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.794      ;
; 0.502 ; uart:U2|tx_buffer[2]      ; uart:U2|tx_buffer[1]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.795      ;
; 0.502 ; uart:U2|rx_buffer[9]      ; uart:U2|rx_buffer[8]      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.794      ;
; 0.503 ; uart:U2|tx_buffer[3]      ; uart:U2|tx_buffer[2]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.796      ;
; 0.529 ; uart:U2|rx_buffer[7]      ; uart:U2|rx_buffer[6]      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.821      ;
; 0.543 ; uart:U2|rx_count[0]       ; uart:U2|rx_count[2]       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.836      ;
; 0.546 ; uart:U2|tx_state          ; uart:U2|tx_busy           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.839      ;
; 0.568 ; adder:U1|sig_state.S2     ; adder:U1|state_of_rx_busy ; clk          ; clk         ; 0.000        ; 0.081      ; 0.861      ;
; 0.569 ; adder:U1|sig_state.S2     ; adder:U1|tx_ena           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.862      ;
; 0.626 ; adder:U1|tx_data[5]       ; uart:U2|tx_buffer[7]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.919      ;
; 0.627 ; adder:U1|tx_data[3]       ; uart:U2|tx_buffer[5]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.920      ;
; 0.653 ; uart:U2|count_baud[4]     ; uart:U2|baud_pulse        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.945      ;
; 0.668 ; uart:U2|rx_buffer[6]      ; uart:U2|rx_buffer[5]      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.960      ;
; 0.668 ; uart:U2|rx_buffer[8]      ; uart:U2|rx_buffer[7]      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.960      ;
; 0.685 ; uart:U2|tx_buffer[1]      ; uart:U2|tx_buffer[0]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.978      ;
; 0.688 ; uart:U2|tx_buffer[6]      ; uart:U2|tx_buffer[5]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.981      ;
; 0.689 ; uart:U2|tx_buffer[5]      ; uart:U2|tx_buffer[4]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.982      ;
; 0.693 ; uart:U2|rx_buffer[5]      ; uart:U2|rx_data[4]        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.986      ;
; 0.699 ; uart:U2|rx_data[0]        ; adder:U1|secret[0]        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.992      ;
; 0.700 ; uart:U2|rx_buffer[6]      ; uart:U2|rx_data[5]        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.993      ;
; 0.705 ; uart:U2|rx_buffer[3]      ; uart:U2|rx_data[2]        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.998      ;
; 0.709 ; uart:U2|rx_buffer[8]      ; uart:U2|rx_data[7]        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.002      ;
; 0.721 ; uart:U2|rx_buffer[4]      ; uart:U2|rx_data[3]        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.014      ;
; 0.725 ; uart:U2|tx_buffer[0]      ; uart:U2|tx                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.018      ;
; 0.725 ; uart:U2|rx_buffer[3]      ; uart:U2|rx_buffer[2]      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.017      ;
; 0.731 ; uart:U2|rx_buffer[2]      ; uart:U2|rx_data[1]        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.024      ;
; 0.734 ; uart:U2|rx_buffer[7]      ; uart:U2|rx_data[6]        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.027      ;
; 0.743 ; uart:U2|tx_buffer[7]      ; uart:U2|tx_buffer[6]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.036      ;
; 0.744 ; uart:U2|tx_buffer[4]      ; uart:U2|tx_buffer[3]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.037      ;
; 0.745 ; uart:U2|count_baud[3]     ; uart:U2|count_baud[3]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.037      ;
; 0.746 ; uart:U2|count_baud[1]     ; uart:U2|count_baud[1]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.038      ;
; 0.748 ; uart:U2|count_baud[2]     ; uart:U2|count_baud[2]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.040      ;
; 0.748 ; uart:U2|count_baud[6]     ; uart:U2|baud_pulse        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.040      ;
; 0.749 ; uart:U2|count_baud[4]     ; uart:U2|count_baud[4]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.041      ;
; 0.759 ; adder:U1|i[4]             ; adder:U1|i[4]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.052      ;
; 0.769 ; uart:U2|tx_state          ; uart:U2|tx_count[2]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.062      ;
; 0.770 ; uart:U2|tx_state          ; uart:U2|tx_count[0]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.063      ;
; 0.770 ; uart:U2|tx_busy           ; adder:U1|tx_ena           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.063      ;
; 0.771 ; uart:U2|count_baud[0]     ; uart:U2|count_baud[0]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.063      ;
; 0.773 ; adder:U1|i[2]             ; adder:U1|i[2]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.066      ;
; 0.773 ; uart:U2|os_count[0]       ; uart:U2|os_count[1]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.066      ;
; 0.785 ; uart:U2|rx_state          ; uart:U2|rx_busy           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.077      ;
; 0.786 ; adder:U1|i[3]             ; adder:U1|i[3]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.079      ;
; 0.795 ; adder:U1|i[1]             ; adder:U1|i[1]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.088      ;
; 0.795 ; uart:U2|tx_busy           ; adder:U1|sig_state.S1     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.088      ;
; 0.797 ; adder:U1|i[0]             ; adder:U1|i[0]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.090      ;
; 0.800 ; uart:U2|tx_state          ; uart:U2|tx_count[3]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.093      ;
; 0.830 ; adder:U1|i[0]             ; adder:U1|tx_data[0]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.123      ;
; 0.836 ; uart:U2|count_os[1]       ; uart:U2|count_os[2]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.129      ;
; 0.840 ; uart:U2|tx_busy           ; adder:U1|sig_state.S2     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.133      ;
; 0.848 ; uart:U2|rx_buffer[4]      ; uart:U2|rx_buffer[3]      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.140      ;
; 0.850 ; uart:U2|rx_buffer[5]      ; uart:U2|rx_buffer[4]      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.142      ;
; 0.859 ; adder:U1|tx_ena           ; uart:U2|tx_busy           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.152      ;
; 0.875 ; uart:U2|rx_buffer[2]      ; uart:U2|rx_buffer[1]      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.167      ;
; 0.876 ; uart:U2|count_os[2]       ; uart:U2|count_os[0]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.169      ;
; 0.881 ; uart:U2|tx_busy           ; adder:U1|sig_state.S0     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.174      ;
; 0.882 ; uart:U2|count_os[1]       ; uart:U2|count_os[0]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.175      ;
; 0.890 ; adder:U1|sig_state.S2     ; adder:U1|sig_state.S0     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.183      ;
; 0.894 ; uart:U2|rx_count[1]       ; uart:U2|rx_count[3]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.187      ;
; 0.908 ; uart:U2|count_baud[0]     ; uart:U2|baud_pulse        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.200      ;
; 0.936 ; adder:U1|tx_ena           ; uart:U2|tx_state          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.229      ;
; 0.954 ; uart:U2|count_baud[5]     ; uart:U2|count_baud[5]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.246      ;
; 0.956 ; uart:U2|count_baud[5]     ; uart:U2|baud_pulse        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.248      ;
; 0.978 ; uart:U2|rx_data[0]        ; adder:U1|tx_data[0]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.271      ;
; 0.987 ; adder:U1|tx_data[3]       ; uart:U2|tx_buffer[10]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.280      ;
; 1.009 ; uart:U2|rx_data[4]        ; adder:U1|tx_data[4]       ; clk          ; clk         ; 0.000        ; 0.084      ; 1.305      ;
; 1.020 ; uart:U2|count_os[0]       ; uart:U2|count_os[2]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.313      ;
; 1.021 ; uart:U2|rx_data[1]        ; adder:U1|tx_data[1]       ; clk          ; clk         ; 0.000        ; 0.084      ; 1.317      ;
; 1.025 ; uart:U2|rx_data[6]        ; adder:U1|secret[6]        ; clk          ; clk         ; 0.000        ; 0.084      ; 1.321      ;
; 1.026 ; adder:U1|tx_data[4]       ; uart:U2|tx_buffer[6]      ; clk          ; clk         ; 0.000        ; 0.083      ; 1.321      ;
; 1.033 ; uart:U2|tx_state          ; uart:U2|tx_count[1]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.326      ;
; 1.033 ; uart:U2|count_os[0]       ; uart:U2|count_os[1]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.326      ;
; 1.037 ; uart:U2|tx_state          ; uart:U2|tx_state          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.330      ;
; 1.045 ; uart:U2|rx_data[1]        ; adder:U1|secret[1]        ; clk          ; clk         ; 0.000        ; 0.084      ; 1.341      ;
; 1.046 ; uart:U2|rx_data[2]        ; adder:U1|secret[2]        ; clk          ; clk         ; 0.000        ; 0.084      ; 1.342      ;
; 1.046 ; uart:U2|count_os[2]       ; uart:U2|count_os[1]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.339      ;
; 1.048 ; adder:U1|i[3]             ; adder:U1|tx_data[0]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.341      ;
; 1.048 ; uart:U2|count_baud[2]     ; uart:U2|baud_pulse        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.340      ;
; 1.054 ; adder:U1|tx_data[1]       ; uart:U2|tx_buffer[3]      ; clk          ; clk         ; 0.000        ; 0.083      ; 1.349      ;
; 1.064 ; uart:U2|rx_data[6]        ; adder:U1|tx_data[6]       ; clk          ; clk         ; 0.000        ; 0.084      ; 1.360      ;
; 1.070 ; uart:U2|rx_state          ; uart:U2|rx_count[0]       ; clk          ; clk         ; 0.000        ; 0.080      ; 1.362      ;
; 1.075 ; uart:U2|rx_state          ; uart:U2|rx_count[2]       ; clk          ; clk         ; 0.000        ; 0.080      ; 1.367      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 286.78 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.487 ; -136.069          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.402 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -126.421                        ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                         ;
+--------+---------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -2.487 ; uart:U2|rx_count[0] ; uart:U2|rx_data[0]   ; clk          ; clk         ; 1.000        ; -0.066     ; 3.423      ;
; -2.465 ; uart:U2|rx_count[1] ; uart:U2|rx_data[0]   ; clk          ; clk         ; 1.000        ; -0.066     ; 3.401      ;
; -2.305 ; uart:U2|rx_count[2] ; uart:U2|rx_data[0]   ; clk          ; clk         ; 1.000        ; -0.066     ; 3.241      ;
; -2.213 ; uart:U2|os_count[1] ; uart:U2|rx_data[0]   ; clk          ; clk         ; 1.000        ; -0.066     ; 3.149      ;
; -2.208 ; uart:U2|os_count[3] ; uart:U2|rx_data[0]   ; clk          ; clk         ; 1.000        ; -0.066     ; 3.144      ;
; -2.181 ; uart:U2|rx_count[0] ; uart:U2|rx_data[1]   ; clk          ; clk         ; 1.000        ; -0.070     ; 3.113      ;
; -2.181 ; uart:U2|rx_count[0] ; uart:U2|rx_data[2]   ; clk          ; clk         ; 1.000        ; -0.070     ; 3.113      ;
; -2.181 ; uart:U2|rx_count[0] ; uart:U2|rx_data[3]   ; clk          ; clk         ; 1.000        ; -0.070     ; 3.113      ;
; -2.181 ; uart:U2|rx_count[0] ; uart:U2|rx_data[4]   ; clk          ; clk         ; 1.000        ; -0.070     ; 3.113      ;
; -2.181 ; uart:U2|rx_count[0] ; uart:U2|rx_data[5]   ; clk          ; clk         ; 1.000        ; -0.070     ; 3.113      ;
; -2.181 ; uart:U2|rx_count[0] ; uart:U2|rx_data[6]   ; clk          ; clk         ; 1.000        ; -0.070     ; 3.113      ;
; -2.181 ; uart:U2|rx_count[0] ; uart:U2|rx_data[7]   ; clk          ; clk         ; 1.000        ; -0.070     ; 3.113      ;
; -2.180 ; uart:U2|rx_count[3] ; uart:U2|rx_data[0]   ; clk          ; clk         ; 1.000        ; -0.066     ; 3.116      ;
; -2.153 ; uart:U2|rx_count[1] ; uart:U2|rx_data[1]   ; clk          ; clk         ; 1.000        ; -0.070     ; 3.085      ;
; -2.153 ; uart:U2|rx_count[1] ; uart:U2|rx_data[2]   ; clk          ; clk         ; 1.000        ; -0.070     ; 3.085      ;
; -2.153 ; uart:U2|rx_count[1] ; uart:U2|rx_data[3]   ; clk          ; clk         ; 1.000        ; -0.070     ; 3.085      ;
; -2.153 ; uart:U2|rx_count[1] ; uart:U2|rx_data[4]   ; clk          ; clk         ; 1.000        ; -0.070     ; 3.085      ;
; -2.153 ; uart:U2|rx_count[1] ; uart:U2|rx_data[5]   ; clk          ; clk         ; 1.000        ; -0.070     ; 3.085      ;
; -2.153 ; uart:U2|rx_count[1] ; uart:U2|rx_data[6]   ; clk          ; clk         ; 1.000        ; -0.070     ; 3.085      ;
; -2.153 ; uart:U2|rx_count[1] ; uart:U2|rx_data[7]   ; clk          ; clk         ; 1.000        ; -0.070     ; 3.085      ;
; -2.076 ; uart:U2|os_count[1] ; uart:U2|rx_buffer[1] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.007      ;
; -2.076 ; uart:U2|os_count[1] ; uart:U2|rx_buffer[2] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.007      ;
; -2.076 ; uart:U2|os_count[1] ; uart:U2|rx_buffer[3] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.007      ;
; -2.076 ; uart:U2|os_count[1] ; uart:U2|rx_buffer[4] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.007      ;
; -2.076 ; uart:U2|os_count[1] ; uart:U2|rx_buffer[5] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.007      ;
; -2.076 ; uart:U2|os_count[1] ; uart:U2|rx_buffer[6] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.007      ;
; -2.076 ; uart:U2|os_count[1] ; uart:U2|rx_buffer[7] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.007      ;
; -2.076 ; uart:U2|os_count[1] ; uart:U2|rx_buffer[8] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.007      ;
; -2.076 ; uart:U2|os_count[1] ; uart:U2|rx_buffer[9] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.007      ;
; -2.067 ; uart:U2|os_count[3] ; uart:U2|rx_buffer[1] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.998      ;
; -2.067 ; uart:U2|os_count[3] ; uart:U2|rx_buffer[2] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.998      ;
; -2.067 ; uart:U2|os_count[3] ; uart:U2|rx_buffer[3] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.998      ;
; -2.067 ; uart:U2|os_count[3] ; uart:U2|rx_buffer[4] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.998      ;
; -2.067 ; uart:U2|os_count[3] ; uart:U2|rx_buffer[5] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.998      ;
; -2.067 ; uart:U2|os_count[3] ; uart:U2|rx_buffer[6] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.998      ;
; -2.067 ; uart:U2|os_count[3] ; uart:U2|rx_buffer[7] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.998      ;
; -2.067 ; uart:U2|os_count[3] ; uart:U2|rx_buffer[8] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.998      ;
; -2.067 ; uart:U2|os_count[3] ; uart:U2|rx_buffer[9] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.998      ;
; -2.059 ; uart:U2|os_count[1] ; uart:U2|rx_count[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.989      ;
; -2.059 ; uart:U2|os_count[1] ; uart:U2|rx_count[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.989      ;
; -2.059 ; uart:U2|os_count[1] ; uart:U2|rx_count[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.989      ;
; -2.058 ; uart:U2|tx_busy     ; adder:U1|i[3]        ; clk          ; clk         ; 1.000        ; -0.073     ; 2.987      ;
; -2.058 ; uart:U2|tx_busy     ; adder:U1|i[4]        ; clk          ; clk         ; 1.000        ; -0.073     ; 2.987      ;
; -2.058 ; uart:U2|tx_busy     ; adder:U1|i[2]        ; clk          ; clk         ; 1.000        ; -0.073     ; 2.987      ;
; -2.058 ; uart:U2|tx_busy     ; adder:U1|i[1]        ; clk          ; clk         ; 1.000        ; -0.073     ; 2.987      ;
; -2.058 ; uart:U2|tx_busy     ; adder:U1|i[0]        ; clk          ; clk         ; 1.000        ; -0.073     ; 2.987      ;
; -2.054 ; uart:U2|os_count[3] ; uart:U2|rx_count[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.984      ;
; -2.054 ; uart:U2|os_count[3] ; uart:U2|rx_count[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.984      ;
; -2.054 ; uart:U2|os_count[3] ; uart:U2|rx_count[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.984      ;
; -2.047 ; uart:U2|os_count[2] ; uart:U2|rx_data[0]   ; clk          ; clk         ; 1.000        ; -0.066     ; 2.983      ;
; -2.019 ; uart:U2|rx_count[2] ; uart:U2|rx_data[1]   ; clk          ; clk         ; 1.000        ; -0.070     ; 2.951      ;
; -2.019 ; uart:U2|rx_count[2] ; uart:U2|rx_data[2]   ; clk          ; clk         ; 1.000        ; -0.070     ; 2.951      ;
; -2.019 ; uart:U2|rx_count[2] ; uart:U2|rx_data[3]   ; clk          ; clk         ; 1.000        ; -0.070     ; 2.951      ;
; -2.019 ; uart:U2|rx_count[2] ; uart:U2|rx_data[4]   ; clk          ; clk         ; 1.000        ; -0.070     ; 2.951      ;
; -2.019 ; uart:U2|rx_count[2] ; uart:U2|rx_data[5]   ; clk          ; clk         ; 1.000        ; -0.070     ; 2.951      ;
; -2.019 ; uart:U2|rx_count[2] ; uart:U2|rx_data[6]   ; clk          ; clk         ; 1.000        ; -0.070     ; 2.951      ;
; -2.019 ; uart:U2|rx_count[2] ; uart:U2|rx_data[7]   ; clk          ; clk         ; 1.000        ; -0.070     ; 2.951      ;
; -2.018 ; uart:U2|rx_count[0] ; uart:U2|rx_buffer[1] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.949      ;
; -2.018 ; uart:U2|rx_count[0] ; uart:U2|rx_buffer[2] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.949      ;
; -2.018 ; uart:U2|rx_count[0] ; uart:U2|rx_buffer[3] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.949      ;
; -2.018 ; uart:U2|rx_count[0] ; uart:U2|rx_buffer[4] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.949      ;
; -2.018 ; uart:U2|rx_count[0] ; uart:U2|rx_buffer[5] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.949      ;
; -2.018 ; uart:U2|rx_count[0] ; uart:U2|rx_buffer[6] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.949      ;
; -2.018 ; uart:U2|rx_count[0] ; uart:U2|rx_buffer[7] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.949      ;
; -2.018 ; uart:U2|rx_count[0] ; uart:U2|rx_buffer[8] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.949      ;
; -2.018 ; uart:U2|rx_count[0] ; uart:U2|rx_buffer[9] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.949      ;
; -1.990 ; uart:U2|rx_count[1] ; uart:U2|rx_buffer[1] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.921      ;
; -1.990 ; uart:U2|rx_count[1] ; uart:U2|rx_buffer[2] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.921      ;
; -1.990 ; uart:U2|rx_count[1] ; uart:U2|rx_buffer[3] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.921      ;
; -1.990 ; uart:U2|rx_count[1] ; uart:U2|rx_buffer[4] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.921      ;
; -1.990 ; uart:U2|rx_count[1] ; uart:U2|rx_buffer[5] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.921      ;
; -1.990 ; uart:U2|rx_count[1] ; uart:U2|rx_buffer[6] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.921      ;
; -1.990 ; uart:U2|rx_count[1] ; uart:U2|rx_buffer[7] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.921      ;
; -1.990 ; uart:U2|rx_count[1] ; uart:U2|rx_buffer[8] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.921      ;
; -1.990 ; uart:U2|rx_count[1] ; uart:U2|rx_buffer[9] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.921      ;
; -1.939 ; uart:U2|os_pulse    ; uart:U2|rx_data[0]   ; clk          ; clk         ; 1.000        ; -0.069     ; 2.872      ;
; -1.919 ; uart:U2|os_count[0] ; uart:U2|rx_data[0]   ; clk          ; clk         ; 1.000        ; -0.066     ; 2.855      ;
; -1.913 ; uart:U2|os_count[2] ; uart:U2|rx_buffer[1] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.844      ;
; -1.913 ; uart:U2|os_count[2] ; uart:U2|rx_buffer[2] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.844      ;
; -1.913 ; uart:U2|os_count[2] ; uart:U2|rx_buffer[3] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.844      ;
; -1.913 ; uart:U2|os_count[2] ; uart:U2|rx_buffer[4] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.844      ;
; -1.913 ; uart:U2|os_count[2] ; uart:U2|rx_buffer[5] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.844      ;
; -1.913 ; uart:U2|os_count[2] ; uart:U2|rx_buffer[6] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.844      ;
; -1.913 ; uart:U2|os_count[2] ; uart:U2|rx_buffer[7] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.844      ;
; -1.913 ; uart:U2|os_count[2] ; uart:U2|rx_buffer[8] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.844      ;
; -1.913 ; uart:U2|os_count[2] ; uart:U2|rx_buffer[9] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.844      ;
; -1.904 ; uart:U2|rx_count[3] ; uart:U2|rx_data[1]   ; clk          ; clk         ; 1.000        ; -0.070     ; 2.836      ;
; -1.904 ; uart:U2|rx_count[3] ; uart:U2|rx_data[2]   ; clk          ; clk         ; 1.000        ; -0.070     ; 2.836      ;
; -1.904 ; uart:U2|rx_count[3] ; uart:U2|rx_data[3]   ; clk          ; clk         ; 1.000        ; -0.070     ; 2.836      ;
; -1.904 ; uart:U2|rx_count[3] ; uart:U2|rx_data[4]   ; clk          ; clk         ; 1.000        ; -0.070     ; 2.836      ;
; -1.904 ; uart:U2|rx_count[3] ; uart:U2|rx_data[5]   ; clk          ; clk         ; 1.000        ; -0.070     ; 2.836      ;
; -1.904 ; uart:U2|rx_count[3] ; uart:U2|rx_data[6]   ; clk          ; clk         ; 1.000        ; -0.070     ; 2.836      ;
; -1.904 ; uart:U2|rx_count[3] ; uart:U2|rx_data[7]   ; clk          ; clk         ; 1.000        ; -0.070     ; 2.836      ;
; -1.893 ; uart:U2|os_count[2] ; uart:U2|rx_count[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.823      ;
; -1.893 ; uart:U2|os_count[2] ; uart:U2|rx_count[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.823      ;
; -1.893 ; uart:U2|os_count[2] ; uart:U2|rx_count[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.823      ;
; -1.892 ; uart:U2|os_count[1] ; uart:U2|rx_data[1]   ; clk          ; clk         ; 1.000        ; -0.070     ; 2.824      ;
; -1.892 ; uart:U2|os_count[1] ; uart:U2|rx_data[2]   ; clk          ; clk         ; 1.000        ; -0.070     ; 2.824      ;
; -1.892 ; uart:U2|os_count[1] ; uart:U2|rx_data[3]   ; clk          ; clk         ; 1.000        ; -0.070     ; 2.824      ;
; -1.892 ; uart:U2|os_count[1] ; uart:U2|rx_data[4]   ; clk          ; clk         ; 1.000        ; -0.070     ; 2.824      ;
+--------+---------------------+----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                    ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; adder:U1|sig_state.S2     ; adder:U1|sig_state.S2     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; adder:U1|state_of_rx_busy ; adder:U1|state_of_rx_busy ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; adder:U1|tx_ena           ; adder:U1|tx_ena           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:U2|tx_busy           ; uart:U2|tx_busy           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:U2|rx_count[3]       ; uart:U2|rx_count[3]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:U2|rx_state          ; uart:U2|rx_state          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:U2|os_count[0]       ; uart:U2|os_count[0]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:U2|os_count[3]       ; uart:U2|os_count[3]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:U2|os_count[2]       ; uart:U2|os_count[2]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:U2|os_count[1]       ; uart:U2|os_count[1]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:U2|rx_count[2]       ; uart:U2|rx_count[2]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:U2|count_os[1]       ; uart:U2|count_os[1]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:U2|count_os[2]       ; uart:U2|count_os[2]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; uart:U2|rx_count[0]       ; uart:U2|rx_count[0]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; uart:U2|count_os[0]       ; uart:U2|count_os[0]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.684      ;
; 0.457 ; uart:U2|count_baud[6]     ; uart:U2|count_baud[6]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.724      ;
; 0.471 ; uart:U2|tx_buffer[2]      ; uart:U2|tx_buffer[1]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; uart:U2|tx_buffer[8]      ; uart:U2|tx_buffer[7]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; uart:U2|tx_buffer[9]      ; uart:U2|tx_buffer[8]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; uart:U2|tx_buffer[10]     ; uart:U2|tx_buffer[9]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; uart:U2|rx_buffer[9]      ; uart:U2|rx_buffer[8]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.738      ;
; 0.472 ; uart:U2|tx_buffer[3]      ; uart:U2|tx_buffer[2]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.739      ;
; 0.494 ; uart:U2|rx_buffer[7]      ; uart:U2|rx_buffer[6]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.761      ;
; 0.503 ; uart:U2|tx_state          ; uart:U2|tx_busy           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.770      ;
; 0.503 ; uart:U2|rx_count[0]       ; uart:U2|rx_count[2]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.770      ;
; 0.532 ; adder:U1|sig_state.S2     ; adder:U1|state_of_rx_busy ; clk          ; clk         ; 0.000        ; 0.072      ; 0.799      ;
; 0.532 ; adder:U1|sig_state.S2     ; adder:U1|tx_ena           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.799      ;
; 0.580 ; adder:U1|tx_data[5]       ; uart:U2|tx_buffer[7]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.581 ; adder:U1|tx_data[3]       ; uart:U2|tx_buffer[5]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.848      ;
; 0.609 ; uart:U2|count_baud[4]     ; uart:U2|baud_pulse        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.876      ;
; 0.610 ; uart:U2|tx_buffer[1]      ; uart:U2|tx_buffer[0]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.877      ;
; 0.611 ; uart:U2|tx_buffer[6]      ; uart:U2|tx_buffer[5]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.878      ;
; 0.612 ; uart:U2|rx_buffer[5]      ; uart:U2|rx_data[4]        ; clk          ; clk         ; 0.000        ; 0.074      ; 0.881      ;
; 0.615 ; uart:U2|tx_buffer[5]      ; uart:U2|tx_buffer[4]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.882      ;
; 0.620 ; uart:U2|rx_buffer[6]      ; uart:U2|rx_data[5]        ; clk          ; clk         ; 0.000        ; 0.074      ; 0.889      ;
; 0.620 ; uart:U2|rx_buffer[6]      ; uart:U2|rx_buffer[5]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.887      ;
; 0.621 ; uart:U2|rx_buffer[8]      ; uart:U2|rx_buffer[7]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.888      ;
; 0.624 ; uart:U2|rx_buffer[3]      ; uart:U2|rx_data[2]        ; clk          ; clk         ; 0.000        ; 0.074      ; 0.893      ;
; 0.628 ; uart:U2|rx_buffer[8]      ; uart:U2|rx_data[7]        ; clk          ; clk         ; 0.000        ; 0.074      ; 0.897      ;
; 0.635 ; uart:U2|rx_buffer[4]      ; uart:U2|rx_data[3]        ; clk          ; clk         ; 0.000        ; 0.074      ; 0.904      ;
; 0.646 ; uart:U2|tx_buffer[0]      ; uart:U2|tx                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.913      ;
; 0.646 ; uart:U2|rx_buffer[2]      ; uart:U2|rx_data[1]        ; clk          ; clk         ; 0.000        ; 0.074      ; 0.915      ;
; 0.647 ; uart:U2|rx_data[0]        ; adder:U1|secret[0]        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.914      ;
; 0.647 ; uart:U2|rx_buffer[7]      ; uart:U2|rx_data[6]        ; clk          ; clk         ; 0.000        ; 0.074      ; 0.916      ;
; 0.667 ; uart:U2|rx_buffer[3]      ; uart:U2|rx_buffer[2]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.934      ;
; 0.680 ; uart:U2|tx_state          ; uart:U2|tx_count[2]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.947      ;
; 0.680 ; uart:U2|tx_state          ; uart:U2|tx_count[0]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.947      ;
; 0.691 ; uart:U2|tx_buffer[7]      ; uart:U2|tx_buffer[6]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.958      ;
; 0.693 ; uart:U2|count_baud[3]     ; uart:U2|count_baud[3]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.960      ;
; 0.694 ; uart:U2|count_baud[1]     ; uart:U2|count_baud[1]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.961      ;
; 0.694 ; uart:U2|count_baud[6]     ; uart:U2|baud_pulse        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.961      ;
; 0.695 ; uart:U2|tx_buffer[4]      ; uart:U2|tx_buffer[3]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.962      ;
; 0.698 ; uart:U2|count_baud[2]     ; uart:U2|count_baud[2]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.965      ;
; 0.699 ; uart:U2|count_baud[4]     ; uart:U2|count_baud[4]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.966      ;
; 0.709 ; adder:U1|i[4]             ; adder:U1|i[4]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.977      ;
; 0.715 ; uart:U2|os_count[0]       ; uart:U2|os_count[1]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.982      ;
; 0.717 ; adder:U1|i[2]             ; adder:U1|i[2]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.985      ;
; 0.720 ; uart:U2|count_baud[0]     ; uart:U2|count_baud[0]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.987      ;
; 0.722 ; uart:U2|tx_busy           ; adder:U1|tx_ena           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.989      ;
; 0.728 ; adder:U1|i[3]             ; adder:U1|i[3]             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.996      ;
; 0.731 ; uart:U2|rx_state          ; uart:U2|rx_busy           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.998      ;
; 0.739 ; adder:U1|i[1]             ; adder:U1|i[1]             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.007      ;
; 0.741 ; uart:U2|tx_state          ; uart:U2|tx_count[3]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.008      ;
; 0.744 ; adder:U1|i[0]             ; adder:U1|i[0]             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.012      ;
; 0.752 ; uart:U2|tx_busy           ; adder:U1|sig_state.S1     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.019      ;
; 0.770 ; adder:U1|i[0]             ; adder:U1|tx_data[0]       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.038      ;
; 0.774 ; uart:U2|count_os[1]       ; uart:U2|count_os[2]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.041      ;
; 0.786 ; uart:U2|rx_buffer[5]      ; uart:U2|rx_buffer[4]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.053      ;
; 0.787 ; uart:U2|rx_buffer[4]      ; uart:U2|rx_buffer[3]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.054      ;
; 0.794 ; uart:U2|tx_busy           ; adder:U1|sig_state.S2     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.061      ;
; 0.801 ; uart:U2|rx_buffer[2]      ; uart:U2|rx_buffer[1]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.068      ;
; 0.804 ; adder:U1|tx_ena           ; uart:U2|tx_busy           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.071      ;
; 0.811 ; uart:U2|count_os[2]       ; uart:U2|count_os[0]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.078      ;
; 0.817 ; uart:U2|count_os[1]       ; uart:U2|count_os[0]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.084      ;
; 0.818 ; uart:U2|rx_count[1]       ; uart:U2|rx_count[3]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.085      ;
; 0.824 ; uart:U2|tx_busy           ; adder:U1|sig_state.S0     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.091      ;
; 0.830 ; adder:U1|sig_state.S2     ; adder:U1|sig_state.S0     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.097      ;
; 0.833 ; uart:U2|count_baud[0]     ; uart:U2|baud_pulse        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.100      ;
; 0.860 ; uart:U2|count_baud[5]     ; uart:U2|count_baud[5]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.127      ;
; 0.862 ; adder:U1|tx_ena           ; uart:U2|tx_state          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.129      ;
; 0.864 ; uart:U2|rx_data[0]        ; adder:U1|tx_data[0]       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.132      ;
; 0.876 ; adder:U1|tx_data[3]       ; uart:U2|tx_buffer[10]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.143      ;
; 0.876 ; uart:U2|count_baud[5]     ; uart:U2|baud_pulse        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.143      ;
; 0.900 ; uart:U2|rx_data[4]        ; adder:U1|tx_data[4]       ; clk          ; clk         ; 0.000        ; 0.077      ; 1.172      ;
; 0.907 ; uart:U2|rx_data[1]        ; adder:U1|tx_data[1]       ; clk          ; clk         ; 0.000        ; 0.077      ; 1.179      ;
; 0.911 ; uart:U2|rx_data[6]        ; adder:U1|secret[6]        ; clk          ; clk         ; 0.000        ; 0.076      ; 1.182      ;
; 0.915 ; uart:U2|tx_state          ; uart:U2|tx_count[1]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.182      ;
; 0.922 ; adder:U1|tx_data[4]       ; uart:U2|tx_buffer[6]      ; clk          ; clk         ; 0.000        ; 0.076      ; 1.193      ;
; 0.928 ; uart:U2|rx_data[1]        ; adder:U1|secret[1]        ; clk          ; clk         ; 0.000        ; 0.076      ; 1.199      ;
; 0.931 ; uart:U2|count_os[0]       ; uart:U2|count_os[2]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.198      ;
; 0.933 ; uart:U2|rx_data[2]        ; adder:U1|secret[2]        ; clk          ; clk         ; 0.000        ; 0.076      ; 1.204      ;
; 0.933 ; uart:U2|count_os[0]       ; uart:U2|count_os[1]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.200      ;
; 0.939 ; adder:U1|tx_data[1]       ; uart:U2|tx_buffer[3]      ; clk          ; clk         ; 0.000        ; 0.076      ; 1.210      ;
; 0.945 ; uart:U2|rx_data[6]        ; adder:U1|tx_data[6]       ; clk          ; clk         ; 0.000        ; 0.077      ; 1.217      ;
; 0.946 ; uart:U2|count_os[2]       ; uart:U2|count_os[1]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.213      ;
; 0.959 ; uart:U2|tx_state          ; uart:U2|tx_state          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.226      ;
; 0.965 ; uart:U2|rx_state          ; uart:U2|rx_count[2]       ; clk          ; clk         ; 0.000        ; 0.071      ; 1.231      ;
; 0.966 ; uart:U2|rx_state          ; uart:U2|rx_count[0]       ; clk          ; clk         ; 0.000        ; 0.071      ; 1.232      ;
; 0.967 ; adder:U1|i[3]             ; adder:U1|tx_data[0]       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.235      ;
; 0.985 ; uart:U2|count_baud[2]     ; uart:U2|baud_pulse        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.252      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.623 ; -20.040           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -91.323                         ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                           ;
+--------+-----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -0.623 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[0]   ; clk          ; clk         ; 1.000        ; -0.031     ; 1.579      ;
; -0.607 ; uart:U2|rx_count[1]   ; uart:U2|rx_data[0]   ; clk          ; clk         ; 1.000        ; -0.031     ; 1.563      ;
; -0.528 ; uart:U2|rx_count[2]   ; uart:U2|rx_data[0]   ; clk          ; clk         ; 1.000        ; -0.031     ; 1.484      ;
; -0.495 ; uart:U2|os_count[1]   ; uart:U2|rx_data[0]   ; clk          ; clk         ; 1.000        ; -0.031     ; 1.451      ;
; -0.491 ; uart:U2|os_count[3]   ; uart:U2|rx_data[0]   ; clk          ; clk         ; 1.000        ; -0.031     ; 1.447      ;
; -0.479 ; uart:U2|rx_count[3]   ; uart:U2|rx_data[0]   ; clk          ; clk         ; 1.000        ; -0.031     ; 1.435      ;
; -0.475 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[1]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.427      ;
; -0.475 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[2]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.427      ;
; -0.475 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[3]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.427      ;
; -0.475 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[4]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.427      ;
; -0.475 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[5]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.427      ;
; -0.475 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[6]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.427      ;
; -0.475 ; uart:U2|rx_count[0]   ; uart:U2|rx_data[7]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.427      ;
; -0.459 ; uart:U2|rx_count[1]   ; uart:U2|rx_data[1]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.411      ;
; -0.459 ; uart:U2|rx_count[1]   ; uart:U2|rx_data[2]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.411      ;
; -0.459 ; uart:U2|rx_count[1]   ; uart:U2|rx_data[3]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.411      ;
; -0.459 ; uart:U2|rx_count[1]   ; uart:U2|rx_data[4]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.411      ;
; -0.459 ; uart:U2|rx_count[1]   ; uart:U2|rx_data[5]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.411      ;
; -0.459 ; uart:U2|rx_count[1]   ; uart:U2|rx_data[6]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.411      ;
; -0.459 ; uart:U2|rx_count[1]   ; uart:U2|rx_data[7]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.411      ;
; -0.443 ; uart:U2|os_count[1]   ; uart:U2|rx_count[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.394      ;
; -0.443 ; uart:U2|os_count[1]   ; uart:U2|rx_count[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.394      ;
; -0.443 ; uart:U2|os_count[1]   ; uart:U2|rx_count[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.394      ;
; -0.439 ; uart:U2|os_count[3]   ; uart:U2|rx_count[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.390      ;
; -0.439 ; uart:U2|os_count[3]   ; uart:U2|rx_count[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.390      ;
; -0.439 ; uart:U2|os_count[3]   ; uart:U2|rx_count[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.390      ;
; -0.403 ; uart:U2|os_count[1]   ; uart:U2|rx_buffer[1] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.355      ;
; -0.403 ; uart:U2|os_count[1]   ; uart:U2|rx_buffer[2] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.355      ;
; -0.403 ; uart:U2|os_count[1]   ; uart:U2|rx_buffer[3] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.355      ;
; -0.403 ; uart:U2|os_count[1]   ; uart:U2|rx_buffer[4] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.355      ;
; -0.403 ; uart:U2|os_count[1]   ; uart:U2|rx_buffer[5] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.355      ;
; -0.403 ; uart:U2|os_count[1]   ; uart:U2|rx_buffer[6] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.355      ;
; -0.403 ; uart:U2|os_count[1]   ; uart:U2|rx_buffer[7] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.355      ;
; -0.403 ; uart:U2|os_count[1]   ; uart:U2|rx_buffer[8] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.355      ;
; -0.403 ; uart:U2|os_count[1]   ; uart:U2|rx_buffer[9] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.355      ;
; -0.399 ; uart:U2|os_count[3]   ; uart:U2|rx_buffer[1] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.351      ;
; -0.399 ; uart:U2|os_count[3]   ; uart:U2|rx_buffer[2] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.351      ;
; -0.399 ; uart:U2|os_count[3]   ; uart:U2|rx_buffer[3] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.351      ;
; -0.399 ; uart:U2|os_count[3]   ; uart:U2|rx_buffer[4] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.351      ;
; -0.399 ; uart:U2|os_count[3]   ; uart:U2|rx_buffer[5] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.351      ;
; -0.399 ; uart:U2|os_count[3]   ; uart:U2|rx_buffer[6] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.351      ;
; -0.399 ; uart:U2|os_count[3]   ; uart:U2|rx_buffer[7] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.351      ;
; -0.399 ; uart:U2|os_count[3]   ; uart:U2|rx_buffer[8] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.351      ;
; -0.399 ; uart:U2|os_count[3]   ; uart:U2|rx_buffer[9] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.351      ;
; -0.394 ; uart:U2|os_count[2]   ; uart:U2|rx_data[0]   ; clk          ; clk         ; 1.000        ; -0.031     ; 1.350      ;
; -0.388 ; uart:U2|tx_busy       ; adder:U1|i[3]        ; clk          ; clk         ; 1.000        ; -0.037     ; 1.338      ;
; -0.388 ; uart:U2|tx_busy       ; adder:U1|i[4]        ; clk          ; clk         ; 1.000        ; -0.037     ; 1.338      ;
; -0.388 ; uart:U2|tx_busy       ; adder:U1|i[2]        ; clk          ; clk         ; 1.000        ; -0.037     ; 1.338      ;
; -0.388 ; uart:U2|tx_busy       ; adder:U1|i[1]        ; clk          ; clk         ; 1.000        ; -0.037     ; 1.338      ;
; -0.388 ; uart:U2|tx_busy       ; adder:U1|i[0]        ; clk          ; clk         ; 1.000        ; -0.037     ; 1.338      ;
; -0.380 ; uart:U2|rx_count[2]   ; uart:U2|rx_data[1]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.332      ;
; -0.380 ; uart:U2|rx_count[2]   ; uart:U2|rx_data[2]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.332      ;
; -0.380 ; uart:U2|rx_count[2]   ; uart:U2|rx_data[3]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.332      ;
; -0.380 ; uart:U2|rx_count[2]   ; uart:U2|rx_data[4]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.332      ;
; -0.380 ; uart:U2|rx_count[2]   ; uart:U2|rx_data[5]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.332      ;
; -0.380 ; uart:U2|rx_count[2]   ; uart:U2|rx_data[6]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.332      ;
; -0.380 ; uart:U2|rx_count[2]   ; uart:U2|rx_data[7]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.332      ;
; -0.368 ; uart:U2|os_count[1]   ; uart:U2|rx_count[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.319      ;
; -0.364 ; uart:U2|os_count[3]   ; uart:U2|rx_count[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.315      ;
; -0.353 ; uart:U2|os_count[0]   ; uart:U2|rx_data[0]   ; clk          ; clk         ; 1.000        ; -0.031     ; 1.309      ;
; -0.349 ; uart:U2|rx_count[0]   ; uart:U2|rx_buffer[1] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.301      ;
; -0.349 ; uart:U2|rx_count[0]   ; uart:U2|rx_buffer[2] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.301      ;
; -0.349 ; uart:U2|rx_count[0]   ; uart:U2|rx_buffer[3] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.301      ;
; -0.349 ; uart:U2|rx_count[0]   ; uart:U2|rx_buffer[4] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.301      ;
; -0.349 ; uart:U2|rx_count[0]   ; uart:U2|rx_buffer[5] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.301      ;
; -0.349 ; uart:U2|rx_count[0]   ; uart:U2|rx_buffer[6] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.301      ;
; -0.349 ; uart:U2|rx_count[0]   ; uart:U2|rx_buffer[7] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.301      ;
; -0.349 ; uart:U2|rx_count[0]   ; uart:U2|rx_buffer[8] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.301      ;
; -0.349 ; uart:U2|rx_count[0]   ; uart:U2|rx_buffer[9] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.301      ;
; -0.347 ; uart:U2|os_count[1]   ; uart:U2|rx_data[1]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.299      ;
; -0.347 ; uart:U2|os_count[1]   ; uart:U2|rx_data[2]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.299      ;
; -0.347 ; uart:U2|os_count[1]   ; uart:U2|rx_data[3]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.299      ;
; -0.347 ; uart:U2|os_count[1]   ; uart:U2|rx_data[4]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.299      ;
; -0.347 ; uart:U2|os_count[1]   ; uart:U2|rx_data[5]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.299      ;
; -0.347 ; uart:U2|os_count[1]   ; uart:U2|rx_data[6]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.299      ;
; -0.347 ; uart:U2|os_count[1]   ; uart:U2|rx_data[7]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.299      ;
; -0.343 ; uart:U2|os_count[3]   ; uart:U2|rx_data[1]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.295      ;
; -0.343 ; uart:U2|os_count[3]   ; uart:U2|rx_data[2]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.295      ;
; -0.343 ; uart:U2|os_count[3]   ; uart:U2|rx_data[3]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.295      ;
; -0.343 ; uart:U2|os_count[3]   ; uart:U2|rx_data[4]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.295      ;
; -0.343 ; uart:U2|os_count[3]   ; uart:U2|rx_data[5]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.295      ;
; -0.343 ; uart:U2|os_count[3]   ; uart:U2|rx_data[6]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.295      ;
; -0.343 ; uart:U2|os_count[3]   ; uart:U2|rx_data[7]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.295      ;
; -0.342 ; uart:U2|os_count[2]   ; uart:U2|rx_count[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.293      ;
; -0.342 ; uart:U2|os_count[2]   ; uart:U2|rx_count[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.293      ;
; -0.342 ; uart:U2|os_count[2]   ; uart:U2|rx_count[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.293      ;
; -0.333 ; uart:U2|count_baud[3] ; uart:U2|os_pulse     ; clk          ; clk         ; 1.000        ; -0.041     ; 1.279      ;
; -0.333 ; uart:U2|rx_count[1]   ; uart:U2|rx_buffer[1] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.285      ;
; -0.333 ; uart:U2|rx_count[1]   ; uart:U2|rx_buffer[2] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.285      ;
; -0.333 ; uart:U2|rx_count[1]   ; uart:U2|rx_buffer[3] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.285      ;
; -0.333 ; uart:U2|rx_count[1]   ; uart:U2|rx_buffer[4] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.285      ;
; -0.333 ; uart:U2|rx_count[1]   ; uart:U2|rx_buffer[5] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.285      ;
; -0.333 ; uart:U2|rx_count[1]   ; uart:U2|rx_buffer[6] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.285      ;
; -0.333 ; uart:U2|rx_count[1]   ; uart:U2|rx_buffer[7] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.285      ;
; -0.333 ; uart:U2|rx_count[1]   ; uart:U2|rx_buffer[8] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.285      ;
; -0.333 ; uart:U2|rx_count[1]   ; uart:U2|rx_buffer[9] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.285      ;
; -0.331 ; uart:U2|rx_count[3]   ; uart:U2|rx_data[1]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.283      ;
; -0.331 ; uart:U2|rx_count[3]   ; uart:U2|rx_data[2]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.283      ;
; -0.331 ; uart:U2|rx_count[3]   ; uart:U2|rx_data[3]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.283      ;
; -0.331 ; uart:U2|rx_count[3]   ; uart:U2|rx_data[4]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.283      ;
+--------+-----------------------+----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                    ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; adder:U1|sig_state.S2     ; adder:U1|sig_state.S2     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; adder:U1|state_of_rx_busy ; adder:U1|state_of_rx_busy ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; adder:U1|tx_ena           ; adder:U1|tx_ena           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:U2|tx_busy           ; uart:U2|tx_busy           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:U2|count_os[1]       ; uart:U2|count_os[1]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:U2|count_os[2]       ; uart:U2|count_os[2]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; uart:U2|rx_count[3]       ; uart:U2|rx_count[3]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:U2|rx_state          ; uart:U2|rx_state          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:U2|os_count[0]       ; uart:U2|os_count[0]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:U2|os_count[3]       ; uart:U2|os_count[3]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:U2|os_count[2]       ; uart:U2|os_count[2]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:U2|os_count[1]       ; uart:U2|os_count[1]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:U2|rx_count[2]       ; uart:U2|rx_count[2]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; uart:U2|count_os[0]       ; uart:U2|count_os[0]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; uart:U2|tx_buffer[8]      ; uart:U2|tx_buffer[7]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; uart:U2|tx_buffer[9]      ; uart:U2|tx_buffer[8]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; uart:U2|tx_buffer[10]     ; uart:U2|tx_buffer[9]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; uart:U2|rx_count[0]       ; uart:U2|rx_count[0]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; uart:U2|tx_buffer[2]      ; uart:U2|tx_buffer[1]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; uart:U2|rx_buffer[9]      ; uart:U2|rx_buffer[8]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.196 ; uart:U2|tx_buffer[3]      ; uart:U2|tx_buffer[2]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.197 ; uart:U2|count_baud[6]     ; uart:U2|count_baud[6]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.318      ;
; 0.207 ; uart:U2|rx_buffer[7]      ; uart:U2|rx_buffer[6]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.327      ;
; 0.224 ; uart:U2|tx_state          ; uart:U2|tx_busy           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.345      ;
; 0.224 ; uart:U2|rx_count[0]       ; uart:U2|rx_count[2]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.344      ;
; 0.226 ; adder:U1|sig_state.S2     ; adder:U1|state_of_rx_busy ; clk          ; clk         ; 0.000        ; 0.037      ; 0.347      ;
; 0.228 ; adder:U1|sig_state.S2     ; adder:U1|tx_ena           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.349      ;
; 0.254 ; adder:U1|tx_data[3]       ; uart:U2|tx_buffer[5]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.374      ;
; 0.254 ; adder:U1|tx_data[5]       ; uart:U2|tx_buffer[7]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.374      ;
; 0.259 ; uart:U2|count_baud[4]     ; uart:U2|baud_pulse        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.380      ;
; 0.260 ; uart:U2|tx_buffer[5]      ; uart:U2|tx_buffer[4]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.380      ;
; 0.260 ; uart:U2|tx_buffer[6]      ; uart:U2|tx_buffer[5]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.380      ;
; 0.261 ; uart:U2|rx_buffer[5]      ; uart:U2|rx_data[4]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.382      ;
; 0.262 ; uart:U2|tx_buffer[1]      ; uart:U2|tx_buffer[0]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.382      ;
; 0.264 ; uart:U2|rx_buffer[8]      ; uart:U2|rx_buffer[7]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.384      ;
; 0.265 ; uart:U2|rx_buffer[6]      ; uart:U2|rx_buffer[5]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.385      ;
; 0.266 ; uart:U2|rx_buffer[6]      ; uart:U2|rx_data[5]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.387      ;
; 0.268 ; uart:U2|rx_data[0]        ; adder:U1|secret[0]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.388      ;
; 0.269 ; uart:U2|rx_buffer[3]      ; uart:U2|rx_data[2]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.390      ;
; 0.271 ; uart:U2|rx_buffer[4]      ; uart:U2|rx_data[3]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.392      ;
; 0.272 ; uart:U2|rx_buffer[8]      ; uart:U2|rx_data[7]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.393      ;
; 0.274 ; uart:U2|tx_buffer[0]      ; uart:U2|tx                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.394      ;
; 0.278 ; uart:U2|rx_buffer[2]      ; uart:U2|rx_data[1]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.399      ;
; 0.278 ; uart:U2|rx_buffer[3]      ; uart:U2|rx_buffer[2]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.398      ;
; 0.278 ; uart:U2|rx_buffer[7]      ; uart:U2|rx_data[6]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.399      ;
; 0.291 ; uart:U2|tx_state          ; uart:U2|tx_count[2]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.412      ;
; 0.292 ; uart:U2|tx_state          ; uart:U2|tx_count[0]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.413      ;
; 0.296 ; uart:U2|tx_buffer[7]      ; uart:U2|tx_buffer[6]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.297 ; uart:U2|count_baud[1]     ; uart:U2|count_baud[1]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.298 ; uart:U2|tx_buffer[4]      ; uart:U2|tx_buffer[3]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; uart:U2|count_baud[3]     ; uart:U2|count_baud[3]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; uart:U2|count_baud[2]     ; uart:U2|count_baud[2]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; uart:U2|count_baud[6]     ; uart:U2|baud_pulse        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.300 ; uart:U2|count_baud[4]     ; uart:U2|count_baud[4]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.421      ;
; 0.305 ; adder:U1|i[4]             ; adder:U1|i[4]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.308 ; uart:U2|count_baud[0]     ; uart:U2|count_baud[0]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.429      ;
; 0.309 ; uart:U2|os_count[0]       ; uart:U2|os_count[1]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.429      ;
; 0.312 ; adder:U1|i[2]             ; adder:U1|i[2]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.432      ;
; 0.313 ; uart:U2|tx_busy           ; adder:U1|tx_ena           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.434      ;
; 0.317 ; adder:U1|i[3]             ; adder:U1|i[3]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.437      ;
; 0.318 ; uart:U2|rx_state          ; uart:U2|rx_busy           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.438      ;
; 0.323 ; adder:U1|i[1]             ; adder:U1|i[1]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.443      ;
; 0.323 ; uart:U2|tx_busy           ; adder:U1|sig_state.S1     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.444      ;
; 0.324 ; uart:U2|rx_buffer[4]      ; uart:U2|rx_buffer[3]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.444      ;
; 0.324 ; uart:U2|rx_buffer[5]      ; uart:U2|rx_buffer[4]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.444      ;
; 0.324 ; adder:U1|i[0]             ; adder:U1|i[0]             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.444      ;
; 0.324 ; uart:U2|tx_state          ; uart:U2|tx_count[3]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.445      ;
; 0.336 ; uart:U2|rx_buffer[2]      ; uart:U2|rx_buffer[1]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.456      ;
; 0.339 ; adder:U1|i[0]             ; adder:U1|tx_data[0]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.459      ;
; 0.339 ; uart:U2|count_os[1]       ; uart:U2|count_os[2]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.460      ;
; 0.345 ; uart:U2|tx_busy           ; adder:U1|sig_state.S2     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.466      ;
; 0.348 ; adder:U1|tx_ena           ; uart:U2|tx_busy           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.469      ;
; 0.349 ; adder:U1|tx_ena           ; uart:U2|tx_state          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.470      ;
; 0.351 ; uart:U2|count_baud[0]     ; uart:U2|baud_pulse        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.472      ;
; 0.357 ; uart:U2|count_os[2]       ; uart:U2|count_os[0]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.478      ;
; 0.362 ; adder:U1|sig_state.S2     ; adder:U1|sig_state.S0     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.483      ;
; 0.362 ; uart:U2|rx_count[1]       ; uart:U2|rx_count[3]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.482      ;
; 0.363 ; uart:U2|count_os[1]       ; uart:U2|count_os[0]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.484      ;
; 0.367 ; uart:U2|tx_busy           ; adder:U1|sig_state.S0     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.488      ;
; 0.367 ; uart:U2|count_baud[5]     ; uart:U2|count_baud[5]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.488      ;
; 0.369 ; uart:U2|count_baud[5]     ; uart:U2|baud_pulse        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.490      ;
; 0.400 ; uart:U2|tx_state          ; uart:U2|tx_count[1]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.521      ;
; 0.401 ; uart:U2|count_os[0]       ; uart:U2|count_os[2]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.522      ;
; 0.405 ; uart:U2|count_os[0]       ; uart:U2|count_os[1]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.526      ;
; 0.405 ; uart:U2|rx_data[0]        ; adder:U1|tx_data[0]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.525      ;
; 0.405 ; adder:U1|tx_data[4]       ; uart:U2|tx_buffer[6]      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.529      ;
; 0.407 ; adder:U1|tx_data[3]       ; uart:U2|tx_buffer[10]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.527      ;
; 0.408 ; uart:U2|count_os[2]       ; uart:U2|count_os[1]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.529      ;
; 0.410 ; uart:U2|count_baud[2]     ; uart:U2|baud_pulse        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.531      ;
; 0.412 ; adder:U1|i[3]             ; adder:U1|tx_data[0]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.532      ;
; 0.412 ; adder:U1|tx_data[1]       ; uart:U2|tx_buffer[3]      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.536      ;
; 0.414 ; uart:U2|rx_data[4]        ; adder:U1|tx_data[4]       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.538      ;
; 0.414 ; uart:U2|rx_data[1]        ; adder:U1|tx_data[1]       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.538      ;
; 0.415 ; uart:U2|rx_data[6]        ; adder:U1|secret[6]        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.539      ;
; 0.420 ; uart:U2|rx_state          ; uart:U2|rx_count[0]       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.539      ;
; 0.421 ; uart:U2|rx_data[1]        ; adder:U1|secret[1]        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.545      ;
; 0.423 ; uart:U2|rx_data[2]        ; adder:U1|secret[2]        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.547      ;
; 0.426 ; uart:U2|rx_state          ; uart:U2|rx_count[2]       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.545      ;
; 0.427 ; uart:U2|tx_state          ; uart:U2|tx_state          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.548      ;
; 0.429 ; uart:U2|rx_data[6]        ; adder:U1|tx_data[6]       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.553      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 2
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 0.481 ns




+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.759   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -2.759   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -152.89  ; 0.0   ; 0.0      ; 0.0     ; -126.421            ;
;  clk             ; -152.890 ; 0.000 ; N/A      ; N/A     ; -126.421            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; tx            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rx                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 815      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 815      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 94    ; 94   ;
; Unconstrained Output Ports      ; 4     ; 4    ;
; Unconstrained Output Port Paths ; 4     ; 4    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LED[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LED[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Mon Dec 23 15:00:34 2019
Info: Command: quartus_sta grant -c grant
Info: qsta_default_script.tcl version: #1
Info (20032): Parallel compilation is enabled and will use up to 4 processors
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'grant.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.759
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.759            -152.890 clk 
Info (332146): Worst-case hold slack is 0.453
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.453               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -126.421 clk 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.487
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.487            -136.069 clk 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.402               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -126.421 clk 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.623
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.623             -20.040 clk 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -91.323 clk 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 2
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 0.481 ns
    Info (332114): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4757 megabytes
    Info: Processing ended: Mon Dec 23 15:00:36 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


