m255
K4
z2
13
!s112 1.1
!i10d 8192
!i10e 25
!i10f 100
cModel Technology
Z0 dD:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/simulation/modelsim
vALU
Z1 DXx6 sv_std 3 std 0 22 AD7iAPLo6nTIKk<N0eo=D3
Z2 !s110 1594865741
!i10b 1
!s100 A?o7VIU^:ekIiei55]IB13
I>h:DLbSc;EeCM[Q`nQ0700
Z3 VDg1SIo80bB@j0V0VzS_@n1
!s105 ALU_sv_unit
S1
R0
Z4 w1539384711
8D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/ALU.sv
FD:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/ALU.sv
L0 1
Z5 OV;L;10.5b;63
r1
!s85 0
31
Z6 !s108 1594865741.000000
!s107 D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/ALU.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog|D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/ALU.sv|
!i113 1
Z7 o-sv -work work
Z8 !s92 -sv -work work +incdir+D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog
Z9 tCvgOpt 0
n@a@l@u
vALU_NBITS
R1
Z10 !s110 1594865738
!i10b 1
!s100 FHRP20Z3n7Glc7BFcDM@N2
IINMMRYKYQnDn>fZT8DI:d2
R3
!s105 ALU_NBITS_sv_unit
S1
R0
w1594658498
8D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/ALU_NBITS.sv
FD:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/ALU_NBITS.sv
L0 1
R5
r1
!s85 0
31
Z11 !s108 1594865738.000000
!s107 D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/ALU_NBITS.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog|D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/ALU_NBITS.sv|
!i113 1
R7
R8
R9
n@a@l@u_@n@b@i@t@s
vALU_Vec
R1
R10
!i10b 1
!s100 5g;WMCP=<F68h:APYIbz>1
ID5f4Q8Vg0QFazX4]joA<F0
R3
!s105 ALU_Vec_sv_unit
S1
R0
w1594658461
8D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/ALU_Vec.sv
FD:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/ALU_Vec.sv
L0 1
R5
r1
!s85 0
31
R11
!s107 D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/ALU_Vec.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog|D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/ALU_Vec.sv|
!i113 1
R7
R8
R9
n@a@l@u_@vec
vBancoRegistros
R1
R2
!i10b 1
!s100 U@a[=md9jL`I:4^l]Z`iV0
I0[1jKDfLLb=zTe<]gXETz3
R3
!s105 BancoRegistros_sv_unit
S1
R0
w1594094421
8D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/BancoRegistros.sv
FD:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/BancoRegistros.sv
L0 1
R5
r1
!s85 0
31
R6
!s107 D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/BancoRegistros.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog|D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/BancoRegistros.sv|
!i113 1
R7
R8
R9
n@banco@registros
vBancoRegistrosV
R1
R10
!i10b 1
!s100 ]I^Bi_f8WjjD_WBFO65>d2
Izj?Sizlo[;>YK8KU6MmCN0
R3
!s105 BancoRegistrosV_sv_unit
S1
R0
w1594512502
8D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/BancoRegistrosV.sv
FD:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/BancoRegistrosV.sv
L0 1
R5
r1
!s85 0
31
R11
!s107 D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/BancoRegistrosV.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog|D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/BancoRegistrosV.sv|
!i113 1
R7
R8
R9
n@banco@registros@v
vclockDivider
R1
Z12 !s110 1594865737
!i10b 1
!s100 [AGZnzQEULfJA6Zab?LXA1
IIfNV<lH4ZWoD45NYg_]253
R3
!s105 clockDivider_sv_unit
S1
R0
w1556851978
8D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/clockDivider.sv
FD:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/clockDivider.sv
L0 1
R5
r1
!s85 0
31
Z13 !s108 1594865736.000000
!s107 D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/clockDivider.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA|D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/clockDivider.sv|
!i113 1
R7
Z14 !s92 -sv -work work +incdir+D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA
R9
nclock@divider
vColorDecoder
R1
Z15 !s110 1594865736
!i10b 1
!s100 []]iSgfOVRFcR@=S8kWWJ2
ITUZz6;n1P5PhnJm=F5jP_1
R3
!s105 ColorDecoder_sv_unit
S1
R0
w1594784890
8D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/ColorDecoder.sv
FD:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/ColorDecoder.sv
L0 1
R5
r1
!s85 0
31
R13
!s107 D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/ColorDecoder.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA|D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/ColorDecoder.sv|
!i113 1
R7
R14
R9
n@color@decoder
vComparador
R1
R15
!i10b 1
!s100 FGZg2l]e`6hRkI]ECCGEc2
ITgM2nRcmKGo^mZaZBlGQX3
R3
!s105 Comparador_sv_unit
S1
R0
w1556851980
8D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/Comparador.sv
FD:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/Comparador.sv
L0 1
R5
r1
!s85 0
31
R13
!s107 D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/Comparador.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA|D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/Comparador.sv|
!i113 1
R7
R14
R9
n@comparador
vcondcheck
R1
Z16 !s110 1594865740
!i10b 1
!s100 26G_YaLE0TiZ11F564zTY0
I0X3NM5NABJM90]BFJ95UY3
R3
Z17 !s105 Condition_Unit_sv_unit
S1
R0
Z18 w1594865042
Z19 8D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/Condition_Unit.sv
Z20 FD:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/Condition_Unit.sv
Z21 L0 35
R5
r1
!s85 0
31
Z22 !s108 1594865740.000000
Z23 !s107 D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/Condition_Unit.sv|
Z24 !s90 -reportprogress|300|-sv|-work|work|+incdir+D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog|D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/Condition_Unit.sv|
!i113 1
R7
R8
R9
vcondcheckV
R1
R10
!i10b 1
!s100 Oz[nFY07Kj<lm]<Pjm^[Q1
I`<Bnb]P0g_JTh]7MO3;8T2
R3
Z25 !s105 Condition_UnitV_sv_unit
S1
R0
Z26 w1594507878
Z27 8D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/Condition_UnitV.sv
Z28 FD:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/Condition_UnitV.sv
R21
R5
r1
!s85 0
31
R11
Z29 !s107 D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/Condition_UnitV.sv|
Z30 !s90 -reportprogress|300|-sv|-work|work|+incdir+D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog|D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/Condition_UnitV.sv|
!i113 1
R7
R8
R9
ncondcheck@v
vCondition_Unit
R1
R16
!i10b 1
!s100 <Qi<[`UC`hNI@SzIBWXF42
I6C6d[A]LX0RjE>X`N[a2Z0
R3
R17
S1
R0
R18
R19
R20
L0 1
R5
r1
!s85 0
31
R22
R23
R24
!i113 1
R7
R8
R9
n@condition_@unit
vCondition_UnitV
R1
R10
!i10b 1
!s100 3H[TM]<gRi91IQhfaba_z3
I9Ohz`58bT51mo`zcV0LU^2
R3
R25
S1
R0
R26
R27
R28
L0 1
R5
r1
!s85 0
31
R11
R29
R30
!i113 1
R7
R8
R9
n@condition_@unit@v
vControl_Unit
R1
R16
!i10b 1
!s100 GId4YDHmo6a7EzL67Km4_0
IjE7hETX7A@c@C9hYNaeeJ2
R3
!s105 Control_Unit_sv_unit
S1
R0
w1594092614
8D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/Control_Unit.sv
FD:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/Control_Unit.sv
L0 1
R5
r1
!s85 0
31
R22
!s107 D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/Control_Unit.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog|D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/Control_Unit.sv|
!i113 1
R7
R8
R9
n@control_@unit
vControl_UnitV
R1
R10
!i10b 1
!s100 z0F_?f[QiA8d[E2MPbO9[3
I46nYVKL5HKI_3=_U8SLZM3
R3
!s105 Control_UnitV_sv_unit
S1
R0
w1594507729
8D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/Control_UnitV.sv
FD:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/Control_UnitV.sv
L0 1
R5
r1
!s85 0
31
R11
!s107 D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/Control_UnitV.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog|D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/Control_UnitV.sv|
!i113 1
R7
R8
R9
n@control_@unit@v
vDecode
R1
R16
!i10b 1
!s100 0cFEfJgBRVFl8eDVOGGM<2
IJj9iXBWHaVO^^TTeLN19z2
R3
!s105 Decode_sv_unit
S1
R0
w1594262910
8D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/Decode.sv
FD:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/Decode.sv
L0 1
R5
r1
!s85 0
31
R22
!s107 D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/Decode.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog|D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/Decode.sv|
!i113 1
R7
R8
R9
n@decode
vDecodeV
R1
R12
!i10b 1
!s100 l4W2Zz012I6=0GGFk:_Ak3
Ik]PeFfKiH:X`BYdFjUGYi3
R3
!s105 DecodeV_sv_unit
S1
R0
w1594508686
8D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/DecodeV.sv
FD:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/DecodeV.sv
L0 1
R5
r1
!s85 0
31
Z31 !s108 1594865737.000000
!s107 D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/DecodeV.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog|D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/DecodeV.sv|
!i113 1
R7
R8
R9
n@decode@v
vdisplayAreaVerificator
R1
R15
!i10b 1
!s100 3mIgRIOYln=hn<OALjF8_0
IH>JY>n^0:92n3eXW6>nmU2
R3
!s105 displayAreaVerificator_sv_unit
S1
R0
w1556851982
8D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/displayAreaVerificator.sv
FD:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/displayAreaVerificator.sv
L0 1
R5
r1
!s85 0
31
R13
!s107 D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/displayAreaVerificator.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA|D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/displayAreaVerificator.sv|
!i113 1
R7
R14
R9
ndisplay@area@verificator
vExecute
R1
R16
!i10b 1
!s100 =fc6ZM2Ef?PMd:h5lKEhX1
I0KhACZK`NPD4[lHVT@^_j0
R3
!s105 Execute_sv_unit
S1
R0
w1594862901
8D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/Execute.sv
FD:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/Execute.sv
L0 1
R5
r1
!s85 0
31
R22
!s107 D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/Execute.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog|D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/Execute.sv|
!i113 1
R7
R8
R9
n@execute
vExecuteV
R1
R12
!i10b 1
!s100 S9]ool_k]WIQgfMT2b7?:1
I8fALgl6hLF]^]X^Bf_egU2
R3
!s105 ExecuteV_sv_unit
S1
R0
w1594508477
8D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/ExecuteV.sv
FD:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/ExecuteV.sv
L0 1
R5
r1
!s85 0
31
R31
!s107 D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/ExecuteV.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog|D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/ExecuteV.sv|
!i113 1
R7
R8
R9
n@execute@v
vExtend
R1
R16
!i10b 1
!s100 0Gg]=WJm=N5GcL6a<6HLl3
I=j7UgeSgR9e1]K2?0Z:J81
R3
!s105 Extend_sv_unit
S1
R0
w1594091609
8D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/Extend.sv
FD:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/Extend.sv
L0 2
R5
r1
!s85 0
31
R22
!s107 D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/Extend.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog|D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/Extend.sv|
!i113 1
R7
R8
R9
n@extend
vExtendV
R1
R12
!i10b 1
!s100 T9NFSh:3=FeEB_N33F:@E3
IZ]0XzNNP>_i?Z>acVOBZ60
R3
!s105 ExtendV_sv_unit
S1
R0
w1594508373
8D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/ExtendV.sv
FD:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/ExtendV.sv
L0 2
R5
r1
!s85 0
31
R31
!s107 D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/ExtendV.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog|D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/ExtendV.sv|
!i113 1
R7
R8
R9
n@extend@v
vFetch
R1
R16
!i10b 1
!s100 ?1[BV2MhP06U61KbkcBe50
I_TBBOojVma6Zh3?<a0zZ60
R3
!s105 Fetch_sv_unit
S1
R0
w1594529321
8D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/Fetch.sv
FD:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/Fetch.sv
L0 1
R5
r1
!s85 0
31
R22
!s107 D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/Fetch.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog|D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/Fetch.sv|
!i113 1
R7
R8
R9
n@fetch
vflopenr
R1
R16
!i10b 1
!s100 [;I?a3n1W=dAhB^Mod_]j2
Ia4N4f[SYPEBPA]EHDcA=11
R3
!s105 flopenr_sv_unit
S1
R0
R4
8D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/flopenr.sv
FD:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/flopenr.sv
L0 1
R5
r1
!s85 0
31
R22
!s107 D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/flopenr.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog|D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/flopenr.sv|
!i113 1
R7
R8
R9
vHazard_Unit
R1
Z32 !s110 1594865739
!i10b 1
!s100 U<ezbR9=CUGB5FXd3flFc3
IS>LbGF2;4IdS<ccN`aG[^1
R3
!s105 Hazard_Unit_sv_unit
S1
R0
w1594265443
8D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/Hazard_Unit.sv
FD:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/Hazard_Unit.sv
L0 1
R5
r1
!s85 0
31
Z33 !s108 1594865739.000000
!s107 D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/Hazard_Unit.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog|D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/Hazard_Unit.sv|
!i113 1
R7
R8
R9
n@hazard_@unit
vhdisplayareaverificator
R1
R15
!i10b 1
!s100 ?KfHXQDK<_j41FEhRR@Dk2
I=Q6HQ3X:G_05THmbl>0XM0
R3
!s105 hdisplayareaverificator_sv_unit
S1
R0
w1556851984
8D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/hdisplayareaverificator.sv
FD:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/hdisplayareaverificator.sv
L0 1
R5
r1
!s85 0
31
R13
!s107 D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/hdisplayareaverificator.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA|D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/hdisplayareaverificator.sv|
!i113 1
R7
R14
R9
vhsync_generator
R1
R15
!i10b 1
!s100 f>adJW>c93HOZ?hNfJPje1
I=oz4E5?ig2a@;RlBIH7]h2
R3
!s105 hsync_generator_sv_unit
S1
R0
Z34 w1556851986
8D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/hsync_generator.sv
FD:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/hsync_generator.sv
L0 1
R5
r1
!s85 0
31
R13
!s107 D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/hsync_generator.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA|D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/hsync_generator.sv|
!i113 1
R7
R14
R9
vInstSelector
R1
R2
!i10b 1
!s100 eD4N2518IXR59?<=A_8CR3
IMoMlB4Az[R5GL?7mUZ^;W3
R3
!s105 InstSelector_sv_unit
S1
R0
w1594864798
8D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/InstSelector.sv
FD:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/InstSelector.sv
L0 1
R5
r1
!s85 0
31
R6
!s107 D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/InstSelector.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog|D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/InstSelector.sv|
!i113 1
R7
R8
R9
n@inst@selector
vmainController
R1
R15
!i10b 1
!s100 7K[XzioDC@c_>Ek]=^38H3
Ia3EzTP=ED1kf`88T7M@gY3
R3
!s105 mainController_sv_unit
S1
R0
w1594860429
8D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/mainController.sv
FD:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/mainController.sv
L0 1
R5
r1
!s85 0
31
R13
!s107 D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/mainController.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA|D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/mainController.sv|
!i113 1
R7
R14
R9
nmain@controller
vMemInst
R1
R2
!i10b 1
!s100 lO;5>>QYMLnK_3<QfZnhX0
I=ddZoAzoo>]UE6^aY5M4O1
R3
!s105 MemInst_sv_unit
S1
R0
w1594848238
8D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/MemInst.sv
FD:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/MemInst.sv
L0 1
R5
r1
!s85 0
31
R6
!s107 D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/MemInst.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog|D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/MemInst.sv|
!i113 1
R7
R8
R9
n@mem@inst
vMemory
R1
R32
!i10b 1
!s100 f=H2jZJVnZYe2hMXXVX:J1
IjYVVnDGf2eI4Oa0^TMj[m3
R3
!s105 Memory_sv_unit
S1
R0
w1594682534
8D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/Memory.sv
FD:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/Memory.sv
L0 1
R5
r1
!s85 0
31
R33
!s107 D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/Memory.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog|D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/Memory.sv|
!i113 1
R7
R8
R9
n@memory
vMux2
R1
R32
!i10b 1
!s100 ?L8gORO7PNSLCncL1O9nO3
Io_>8H@[8LMcJ2QMDdSnk:1
R3
!s105 Mux2_sv_unit
S1
R0
R4
8D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/Mux2.sv
FD:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/Mux2.sv
L0 1
R5
r1
!s85 0
31
R33
!s107 D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/Mux2.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog|D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/Mux2.sv|
!i113 1
R7
R8
R9
n@mux2
vMUX2x1
R1
R15
!i10b 1
!s100 g8WJW_OTVWLe?@=Ia]<Oz3
Im]3PF9M^[ogQZ<=LKk`RI1
R3
!s105 MUX2x1_sv_unit
S1
R0
w1556851988
8D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/MUX2x1.sv
FD:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/MUX2x1.sv
L0 1
R5
r1
!s85 0
31
R13
!s107 D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/MUX2x1.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA|D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/MUX2x1.sv|
!i113 1
R7
R14
R9
n@m@u@x2x1
vMux3
R1
R32
!i10b 1
!s100 m1QBW`AVLM4b1G1=@Pcfh0
In<YCl^YYQ^mTI:H2dSV@>0
R3
!s105 Mux3_sv_unit
S1
R0
R4
8D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/Mux3.sv
FD:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/Mux3.sv
L0 1
R5
r1
!s85 0
31
R33
!s107 D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/Mux3.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog|D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/Mux3.sv|
!i113 1
R7
R8
R9
n@mux3
vmux_2to1
R1
R12
!i10b 1
!s100 agj;nQRWofCbHTbPzJjz92
I^KjCXjba04Zl_B_KWAke90
R3
!s105 mux_2to1_sv_unit
S1
R0
w1593559125
8D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/mux_2to1.sv
FD:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/mux_2to1.sv
L0 1
R5
r1
!s85 0
31
R31
!s107 D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/mux_2to1.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog|D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/mux_2to1.sv|
!i113 1
R7
R8
R9
vmux_4to1
R1
R12
!i10b 1
!s100 X_4Q50bN;o^WF385A4^7z3
IiJ0?C]4MMb?8:lBe5UHWZ3
R3
!s105 mux_4to1_sv_unit
S1
R0
w1593559117
8D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/mux_4to1.sv
FD:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/mux_4to1.sv
L0 1
R5
r1
!s85 0
31
R31
!s107 D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/mux_4to1.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog|D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/mux_4to1.sv|
!i113 1
R7
R8
R9
vnBitCounter
R1
R15
!i10b 1
!s100 TRjk=`dbXfhc=J]2dK<B;1
IU990;c@4LIK:N3ieU_hbD2
R3
!s105 nBitCounter_sv_unit
S1
R0
R34
8D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/nBitCounter.sv
FD:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/nBitCounter.sv
L0 1
R5
r1
!s85 0
31
R13
!s107 D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/nBitCounter.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA|D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/nBitCounter.sv|
!i113 1
R7
R14
R9
nn@bit@counter
vPCreg
R1
R32
!i10b 1
!s100 k^RkTHf]H1T0g>O01oMB[1
I:;_`aQj:=0P[L]Q?o<3[B1
R3
!s105 PCreg_sv_unit
S1
R0
R4
8D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/PCreg.sv
FD:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/PCreg.sv
L0 1
R5
r1
!s85 0
31
R33
!s107 D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/PCreg.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog|D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/PCreg.sv|
!i113 1
R7
R8
R9
n@p@creg
vPipeline_SIMD
R1
Z35 !s110 1594865734
!i10b 1
!s100 Unz^:LgoSZC8N_dMJb5001
IWY:[5giemNL0Jl58zl17X1
R3
!s105 Pipeline_SIMD_sv_unit
S1
R0
w1594861666
8D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/Pipeline_SIMD.sv
FD:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/Pipeline_SIMD.sv
L0 1
R5
r1
!s85 0
31
Z36 !s108 1594865734.000000
!s107 D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/Pipeline_SIMD.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog|D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/Pipeline_SIMD.sv|
!i113 1
R7
R8
R9
n@pipeline_@s@i@m@d
vRAM
R35
!i10b 1
!s100 H4@ZH1F7jYKfd[kB2LSjd0
I0MGKR[WnJz3YeVWkn]3i70
R3
R0
w1594853892
8D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/RAM.v
FD:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/RAM.v
Z37 L0 39
R5
r1
!s85 0
31
R36
!s107 D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/RAM.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog|D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/RAM.v|
!i113 1
Z38 o-vlog01compat -work work
Z39 !s92 -vlog01compat -work work +incdir+D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog
R9
n@r@a@m
vRamV
R35
!i10b 1
!s100 ]LFla=iKW2j;I^:1?H@J]0
IOaXg[iP]j_H]L[=k1P=n41
R3
R0
w1594527746
8D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/RamV.v
FD:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/RamV.v
R37
R5
r1
!s85 0
31
R36
!s107 D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/RamV.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog|D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/RamV.v|
!i113 1
R38
R39
R9
n@ram@v
vRegDE
R1
R32
!i10b 1
!s100 ^U]4l5SYkR`o^G9Un3:8J1
I>;ljiozkU:P3h]1zz;=z=0
R3
!s105 RegDE_sv_unit
S1
R0
w1594091717
8D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/RegDE.sv
FD:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/RegDE.sv
L0 1
R5
r1
!s85 0
31
R33
!s107 D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/RegDE.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog|D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/RegDE.sv|
!i113 1
R7
R8
R9
n@reg@d@e
vRegDEV
R1
R12
!i10b 1
!s100 K>6:c1?Bk;YzQ`ChO2eVo0
IWI>gJ=bA_C5;aEfJJ?VYA2
R3
!s105 RegDEV_sv_unit
S1
R0
w1594508447
8D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/RegDEV.sv
FD:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/RegDEV.sv
L0 1
R5
r1
!s85 0
31
R31
!s107 D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/RegDEV.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog|D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/RegDEV.sv|
!i113 1
R7
R8
R9
n@reg@d@e@v
vRegEM
R1
R32
!i10b 1
!s100 D729cM?3FCYjD08P25InW1
I]B>DfF3o7z^DDYFn3g5T=1
R3
!s105 RegEM_sv_unit
S1
R0
w1594093617
8D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/RegEM.sv
FD:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/RegEM.sv
L0 1
R5
r1
!s85 0
31
R33
!s107 D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/RegEM.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog|D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/RegEM.sv|
!i113 1
R7
R8
R9
n@reg@e@m
vRegEMV
R1
R12
!i10b 1
!s100 iKGG2NPe6>JXz;f>nzYC`2
IACb2Y`bMmM<Ead]]5Tj@R2
R3
!s105 RegEMV_sv_unit
S1
R0
w1594507900
8D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/RegEMV.sv
FD:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/RegEMV.sv
L0 1
R5
r1
!s85 0
31
R31
!s107 D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/RegEMV.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog|D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/RegEMV.sv|
!i113 1
R7
R8
R9
n@reg@e@m@v
vRegFD
R1
R32
!i10b 1
!s100 OJNeI09XJAOA]YXhC=SYM3
IMW?B[Z^<3SlB[j@RB9XP41
R3
!s105 RegFD_sv_unit
S1
R0
w1594529508
8D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/RegFD.sv
FD:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/RegFD.sv
L0 1
R5
r1
!s85 0
31
R33
!s107 D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/RegFD.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog|D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/RegFD.sv|
!i113 1
R7
R8
R9
n@reg@f@d
vRegMW
R1
R32
!i10b 1
!s100 5nD>K1<7UTg`zn`YE6zCn1
I9zcXa8iiOo9CDLSbFYPff1
R3
!s105 RegMW_sv_unit
S1
R0
w1594093663
8D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/RegMW.sv
FD:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/RegMW.sv
L0 1
R5
r1
!s85 0
31
R11
!s107 D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/RegMW.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog|D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/RegMW.sv|
!i113 1
R7
R8
R9
n@reg@m@w
vRegMWV
R1
R12
!i10b 1
!s100 67>85S>_;K=5bmIXV6X9O3
I3N?@FI]7QXDm<]HDi@ci00
R3
!s105 RegMWV_sv_unit
S1
R0
w1594507985
8D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/RegMWV.sv
FD:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/RegMWV.sv
L0 1
R5
r1
!s85 0
31
R31
!s107 D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/RegMWV.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog|D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/RegMWV.sv|
!i113 1
R7
R8
R9
n@reg@m@w@v
vRestador
R1
Z40 !s110 1594865735
!i10b 1
!s100 cd?=@d<R5MMAj3Yc3QmHm2
I?cdW;ijDGF0S;jR?i7^9M2
R3
!s105 Restador_sv_unit
S1
R0
w1556851990
8D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/Restador.sv
FD:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/Restador.sv
L0 1
R5
r1
!s85 0
31
Z41 !s108 1594865735.000000
!s107 D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/Restador.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA|D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/Restador.sv|
!i113 1
R7
R14
R9
n@restador
vsleep
R1
R40
!i10b 1
!s100 SiBQ>o]PC4b;gk[jKJIDe2
I@8IZVN<kVZhPcAF_gKclE2
R3
!s105 sleep_sv_unit
S1
R0
w1556851992
8D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/sleep.sv
FD:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/sleep.sv
L0 2
R5
r1
!s85 0
31
R41
!s107 D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/sleep.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA|D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/sleep.sv|
!i113 1
R7
R14
R9
vSpriteCharacter
R1
R40
!i10b 1
!s100 XQ:`L:2DZcC7ONE<UM5Fj3
I^Z89AM=jIU]O3Z6Kmin>o0
R3
!s105 SpriteCharacter_sv_unit
S1
R0
w1594784652
8D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/SpriteCharacter.sv
FD:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/SpriteCharacter.sv
L0 1
R5
r1
!s85 0
31
R41
!s107 D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/SpriteCharacter.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA|D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/SpriteCharacter.sv|
!i113 1
R7
R14
R9
n@sprite@character
vspritePositionVerificator
R1
R40
!i10b 1
!s100 Lg0IXTAoS13FSIFk?B64?1
IAjo]RDe>EO:[LhE[UjNa90
R3
!s105 spritePositionVerificator_sv_unit
S1
R0
w1594180047
8D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/spritePositionVerificator.sv
FD:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/spritePositionVerificator.sv
L0 1
R5
r1
!s85 0
31
R41
!s107 D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/spritePositionVerificator.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA|D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/spritePositionVerificator.sv|
!i113 1
R7
R14
R9
nsprite@position@verificator
vStopCounter
R1
R10
!i10b 1
!s100 :`hX6fI`[M?`H@egIUcDR2
IOgiNVV_R74<H2CbmnX>T23
R3
!s105 StopCounter_sv_unit
S1
R0
R4
8D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/StopCounter.sv
FD:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/StopCounter.sv
L0 1
R5
r1
!s85 0
31
R11
!s107 D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/StopCounter.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog|D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/StopCounter.sv|
!i113 1
R7
R8
R9
n@stop@counter
vSumador_1bit
R1
R10
!i10b 1
!s100 Kn^Cm6RJkX3^Vb5ThnFBh0
IWECB8L2U>iQdRL_QC40bi2
R3
!s105 Sumador_1bit_sv_unit
S1
R0
R4
8D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/Sumador_1bit.sv
FD:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/Sumador_1bit.sv
L0 1
R5
r1
!s85 0
31
R11
!s107 D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/Sumador_1bit.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog|D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/Sumador_1bit.sv|
!i113 1
R7
R8
R9
n@sumador_1bit
vSumador_Completo
R1
R10
!i10b 1
!s100 65=9=k:;Y_OleVW3;_EC[1
IgPRU5FdOZRkXFzU]dzJ4W3
R3
!s105 Sumador_Completo_sv_unit
S1
R0
R4
8D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/Sumador_Completo.sv
FD:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/Sumador_Completo.sv
L0 1
R5
r1
!s85 0
31
R11
!s107 D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/Sumador_Completo.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog|D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/Sumador_Completo.sv|
!i113 1
R7
R8
R9
n@sumador_@completo
vtestbench_Pipeline
R1
!s110 1594865758
!i10b 1
!s100 0Z3VkH]@MBjN8GW6F4VTH3
I7ATIZnT[0O5N1kNET8i<90
R3
!s105 testbench_Pipeline_sv_unit
S1
R0
w1594865069
8D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/testbench_Pipeline.sv
FD:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/testbench_Pipeline.sv
L0 3
R5
r1
!s85 0
31
!s108 1594865758.000000
!s107 D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/testbench_Pipeline.sv|
!s90 -reportprogress|300|-work|work|D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/testbench_Pipeline.sv|
!i113 1
o-work work
R9
ntestbench_@pipeline
vuserSelectionVerificator
R1
R40
!i10b 1
!s100 3Q8l:6c9XIG6:D<Yf9:XJ3
I3XCkhHV22IZLgK`oO<M_43
R3
!s105 userSelectionVerificator_sv_unit
S1
R0
Z42 w1556851996
8D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/userSelectionVerificator.sv
FD:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/userSelectionVerificator.sv
L0 1
R5
r1
!s85 0
31
R41
!s107 D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/userSelectionVerificator.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA|D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/userSelectionVerificator.sv|
!i113 1
R7
R14
R9
nuser@selection@verificator
vvdisplayareaverificator
R1
R40
!i10b 1
!s100 1;O;3Rk6L9k80eGElTQn90
If:YVYMLY0V:3N@GoTd99E2
R3
!s105 vdisplayareaverificator_sv_unit
S1
R0
R42
8D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/vdisplayareaverificator.sv
FD:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/vdisplayareaverificator.sv
L0 1
R5
r1
!s85 0
31
R41
!s107 D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/vdisplayareaverificator.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA|D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/vdisplayareaverificator.sv|
!i113 1
R7
R14
R9
vVecGen
R1
R2
!i10b 1
!s100 :hJN[@hAXgJ[mzHHCe?<;0
Ic_MTWeSG?aS0kGNjSeYJm3
R3
!s105 VecGen_sv_unit
S1
R0
w1594691177
8D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VecGen.sv
FD:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VecGen.sv
L0 1
R5
r1
!s85 0
31
R6
!s107 D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VecGen.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog|D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VecGen.sv|
!i113 1
R7
R8
R9
n@vec@gen
vVGA_Controller
R1
R40
!i10b 1
!s100 [SH6_?Lc=>26<iG31;[8z1
Ik2D;3W2b=FBflW7]chUD^2
R3
!s105 VGA_Controller_sv_unit
S1
R0
R42
8D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/VGA_Controller.sv
FD:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/VGA_Controller.sv
L0 1
R5
r1
!s85 0
31
R41
!s107 D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/VGA_Controller.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA|D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/VGA_Controller.sv|
!i113 1
R7
R14
R9
n@v@g@a_@controller
vvsync_generator
R1
R40
!i10b 1
!s100 adV0n=@OI852N>ZT_TofL3
IImaP5dJL^Ze7GeK<QLYEg1
R3
!s105 vsync_generator_sv_unit
S1
R0
w1556851998
8D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/vsync_generator.sv
FD:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/vsync_generator.sv
L0 1
R5
r1
!s85 0
31
R36
!s107 D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/vsync_generator.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA|D:/ArquiII/GitVersion/Proyecto_2_Arqui_2_SIMD/SystemVerilog/VGA/vsync_generator.sv|
!i113 1
R7
R14
R9
