<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:18:38.1838</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.11.15</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0158133</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>표시 장치</inventionTitle><inventionTitleEng>DISPLAY DEVICE</inventionTitleEng><openDate>2025.05.23</openDate><openNumber>10-2025-0071974</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/126</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/121</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/123</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G09G 3/3233</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 표시 장치가 제공된다. 표시 장치는 기판 상에 배치된 , 액티브층, 상기 액티브층 상에 배치된 제1 금속층, 상기 제1 금속층 상에 배치된 제2 금속층, 상기 액티브층에 배치된 반도체 영역, 상기 반도체 영역의 제1 측에 배치된 드레인 전극, 상기 반도체 영역의 제1 측에 반대되는 제2 측에 배치된 소스 전극, 및 상기 제1 금속층에 배치된 게이트 전극을 포함하는 제1 트랜지스터, 상기 제1 금속층에 배치되어 상기 제1 트랜지스터의 게이트 전극에 전기적으로 연결된 제1 커패시터 전극을 포함하는 제1 커패시터, 상기 제1 금속층에 배치되어 구동 전압을 공급하는 구동 전압 라인에 전기적으로 연결된 제2 커패시터 전극을 포함하는 제2 커패시터, 및 상기 제2 금속층에 배치되어 상기 제1 커패시터 전극, 상기 제2 커패시터 전극, 및 상기 제1 트랜지스터의 드레인 전극과 중첩하는 차폐 전극을 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 기판 상에 배치된 액티브층;상기 액티브층 상에 배치된 제1 금속층;상기 제1 금속층 상에 배치된 제2 금속층;상기 액티브층에 배치된 반도체 영역, 상기 반도체 영역의 제1 측에 배치된 드레인 전극, 상기 반도체 영역의 제1 측에 반대되는 제2 측에 배치된 소스 전극, 및 상기 제1 금속층에 배치된 게이트 전극을 포함하는 제1 트랜지스터;상기 제1 금속층에 배치되어 상기 제1 트랜지스터의 게이트 전극에 전기적으로 연결된 제1 커패시터 전극을 포함하는 제1 커패시터;상기 제1 금속층에 배치되어 구동 전압을 공급하는 구동 전압 라인에 전기적으로 연결된 제2 커패시터 전극을 포함하는 제2 커패시터; 및상기 제2 금속층에 배치되어 상기 제1 커패시터 전극, 상기 제2 커패시터 전극, 및 상기 제1 트랜지스터의 드레인 전극과 중첩하는 차폐 전극을 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서,상기 제1 트랜지스터로부터 구동 전류를 수신하는 발광 소자를 더 포함하고,상기 차폐 전극은 상기 발광 소자의 제1 전극에 전기적으로 연결되는 표시 장치.</claim></claimInfo><claimInfo><claim>3. 제1 항에 있어서,상기 제2 금속층 상의 제3 금속층에 배치되어 상기 제1 트랜지스터의 소스 전극 및 상기 차폐 전극을 전기적으로 연결하는 제1 연결 전극을 더 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>4. 제3 항에 있어서,상기 액티브층 하부의 제4 금속층에 배치되고 상기 제1 트랜지스터의 반도체 영역과 중첩하며 상기 제1 연결 전극을 통해 상기 차폐 전극에 전기적으로 연결되는 상기 제1 트랜지스터의 바이어스 전극을 더 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>5. 제1 항에 있어서,데이터 전압을 공급하는 데이터 라인;제1 게이트 신호를 공급하는 제1 게이트 라인; 및상기 액티브층에 배치된 반도체 영역, 상기 데이터 라인과 전기적으로 연결된 드레인 전극, 상기 제1 트랜지스터의 게이트 전극과 전기적으로 연결된 소스 전극, 및 상기 제1 금속층에 배치되어 상기 제1 게이트 라인에 전기적으로 연결된 게이트 전극을 포함하는 제2 트랜지스터를 더 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>6. 제5 항에 있어서,상기 제1 및 제2 커패시터는 평면 상에서 상기 제1 게이트 라인 및 상기 제1 트랜지스터의 사이에 배치되는 표시 장치.</claim></claimInfo><claimInfo><claim>7. 제5 항에 있어서,상기 액티브층 하부의 제4 금속층에 배치되고 상기 제2 트랜지스터의 반도체 영역과 중첩하며 상기 제2 트랜지스터의 게이트 전극에 전기적으로 연결되는 상기 제2 트랜지스터의 바이어스 전극을 더 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>8. 제5 항에 있어서,레퍼런스 전압을 공급하는 레퍼런스 전압 라인;제2 게이트 신호를 공급하는 제2 게이트 라인; 및상기 액티브층에 배치된 반도체 영역, 상기 레퍼런스 전압 라인과 전기적으로 연결된 드레인 전극, 상기 제1 트랜지스터의 게이트 전극과 전기적으로 연결된 소스 전극, 및 상기 제1 금속층에 배치되어 상기 제2 게이트 라인에 전기적으로 연결된 게이트 전극을 포함하는 제3 트랜지스터를 더 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>9. 제8 항에 있어서,상기 제1 및 제2 커패시터는 평면 상에서 상기 제2 게이트 라인 및 상기 제1 트랜지스터의 사이에 배치되는 표시 장치.</claim></claimInfo><claimInfo><claim>10. 제8 항에 있어서,상기 액티브층 하부의 제4 금속층에 배치되고 상기 제3 트랜지스터의 반도체 영역과 중첩하며 상기 제2 게이트 라인의 일 부분에 해당하는 상기 제3 트랜지스터의 바이어스 전극을 더 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>11. 제8 항에 있어서,초기화 전압을 공급하는 초기화 전압 라인;제3 게이트 신호를 공급하는 제3 게이트 라인; 및상기 액티브층에 배치된 반도체 영역, 상기 제1 트랜지스터의 소스 전극에 전기적으로 연결된 드레인 전극, 상기 초기화 전압 라인과 전기적으로 연결된 소스 전극, 및 상기 제1 금속층에 배치되어 상기 제3 게이트 라인에 전기적으로 연결된 게이트 전극을 포함하는 제4 트랜지스터를 더 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>12. 제11 항에 있어서,상기 액티브층 하부의 제4 금속층에 배치되고 상기 제4 트랜지스터의 반도체 영역과 중첩하며 상기 제3 게이트 라인의 일 부분에 해당하는 상기 제4 트랜지스터의 바이어스 전극을 더 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>13. 제11 항에 있어서,발광 신호를 공급하는 발광 제어 라인; 및상기 액티브층에 배치된 반도체 영역, 상기 구동 전압 라인에 전기적으로 연결된 드레인 전극, 상기 제1 트랜지스터의 드레인 전극에 전기적으로 연결된 소스 전극, 및 상기 제1 금속층에 배치되어 상기 발광 제어 라인에 전기적으로 연결된 게이트 전극을 포함하는 제5 트랜지스터를 더 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>14. 제13 항에 있어서,상기 액티브층 하부의 제4 금속층에 배치되고 상기 제5 트랜지스터의 반도체 영역과 중첩하며 상기 제5 트랜지스터의 게이트 전극에 전기적으로 연결되는 상기 제5 트랜지스터의 바이어스 전극을 더 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>15. 제13 항에 있어서,상기 발광 제어 라인은 평면 상에서 상기 제3 게이트 라인 및 상기 제1 트랜지스터 사이에 배치되는 표시 장치.</claim></claimInfo><claimInfo><claim>16. 제13 항에 있어서,상기 제2 금속층 상의 제3 금속층 상에 배치된 발광 소자;상기 제1 트랜지스터의 소스 전극 및 상기 발광 소자의 제1 전극 사이에 접속된 제6 트랜지스터; 및상기 제6 트랜지스터의 소스 전극 및 상기 발광 소자의 제1 전극을 방전시키는 제7 트랜지스터를 더 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>17. 제1 방향으로 연장되고 제1 게이트 신호를 공급하는 제1 게이트 라인;상기 제1 게이트 라인 상에 배치된 발광 소자;상기 발광 소자에 구동 전류를 공급하는 제1 트랜지스터;상기 제1 게이트 신호를 기초로 데이터 전압을 상기 제1 트랜지스터의 게이트 전극에 공급하는 제2 트랜지스터;상기 제1 트랜지스터의 게이트 전극 및 상기 제1 트랜지스터의 소스 전극 사이에 형성된 제1 커패시터; 및상기 제1 트랜지스터의 소스 전극에 전기적으로 연결되고, 상기 제1 커패시터의 제2 전극에 해당하는 차폐 전극을 포함하고,상기 제1 커패시터는 평면 상에서 상기 제1 게이트 라인 및 상기 제1 트랜지스터 사이에 배치되는 표시 장치.</claim></claimInfo><claimInfo><claim>18. 제17 항에 있어서,상기 차폐 전극은 상기 제1 트랜지스터 상에 배치되어 상기 제1 트랜지스터의 드레인 전극과 중첩하는 표시 장치.</claim></claimInfo><claimInfo><claim>19. 제17 항에 있어서,상기 제1 방향으로 연장되고 제2 게이트 신호를 공급하는 제2 게이트 라인; 및상기 제2 게이트 신호를 기초로 레퍼런스 전압을 상기 제1 트랜지스터의 게이트 전극에 공급하는 제3 트랜지스터를 더 포함하고,상기 제1 커패시터는 평면 상에서 상기 제2 게이트 라인 및 상기 제1 트랜지스터 사이에 배치되는 표시 장치.</claim></claimInfo><claimInfo><claim>20. 제19 항에 있어서,상기 제1 방향으로 연장되고 제3 게이트 신호를 공급하는 제3 게이트 라인;상기 제1 방향으로 연장되고 발광 신호를 공급하는 발광 제어 라인;상기 제3 게이트 신호를 기초로 상기 발광 소자의 제1 전극을 방전시키는 제4 트랜지스터; 및상기 발광 신호를 기초로 상기 구동 전압을 상기 제1 트랜지스터의 드레인 전극에 공급하는 제5 트랜지스터를 더 포함하는 표시 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기 용인시 기흥구...</address><code>120120164552</code><country>대한민국</country><engName>Samsung Display Co., Ltd.</engName><name>삼성디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>PARK, Jun Hyun</engName><name>박준현</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>SEO, Young Wan</engName><name>서영완</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서초구 남부순환로 ****, *층(서초동, 한원빌딩)</address><code>920071001019</code><country>대한민국</country><engName>KASAN IP &amp; LAW FIRM</engName><name>특허법인가산</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.11.15</receiptDate><receiptNumber>1-1-2023-1263865-22</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230158133.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93ebcc81bc5cc1a2d82cdb8d56a73e82cef0aea8a807ce352658ba104a616fa86df0d2ee7f21ae8a0dc9d13a0c0246c18bba08d888df2be871</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf517d5eb0fc83a092f0a25218d99d098ac4804ea75593242919ac326f6bfd486658cef647886dd94f92060e73506ed0c18877ad186a03eb2f</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>