TimeQuest Timing Analyzer report for UA
Tue Apr 25 12:06:15 2017
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clk'
 12. Slow 1200mV 85C Model Hold: 'clk'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Slow 1200mV 85C Model Metastability Report
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'clk'
 28. Slow 1200mV 0C Model Hold: 'clk'
 29. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Propagation Delay
 35. Minimum Propagation Delay
 36. Slow 1200mV 0C Model Metastability Report
 37. Fast 1200mV 0C Model Setup Summary
 38. Fast 1200mV 0C Model Hold Summary
 39. Fast 1200mV 0C Model Recovery Summary
 40. Fast 1200mV 0C Model Removal Summary
 41. Fast 1200mV 0C Model Minimum Pulse Width Summary
 42. Fast 1200mV 0C Model Setup: 'clk'
 43. Fast 1200mV 0C Model Hold: 'clk'
 44. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Propagation Delay
 50. Minimum Propagation Delay
 51. Fast 1200mV 0C Model Metastability Report
 52. Multicorner Timing Analysis Summary
 53. Setup Times
 54. Hold Times
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Progagation Delay
 58. Minimum Progagation Delay
 59. Board Trace Model Assignments
 60. Input Transition Times
 61. Slow Corner Signal Integrity Metrics
 62. Fast Corner Signal Integrity Metrics
 63. Setup Transfers
 64. Hold Transfers
 65. Report TCCS
 66. Report RSKM
 67. Unconstrained Paths
 68. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                   ;
+--------------------+----------------------------------------------------------------+
; Quartus II Version ; Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition ;
; Revision Name      ; UA                                                             ;
; Device Family      ; Cyclone III                                                    ;
; Device Name        ; EP3C5E144C7                                                    ;
; Timing Models      ; Final                                                          ;
; Delay Model        ; Combined                                                       ;
; Rise/Fall Delays   ; Enabled                                                        ;
+--------------------+----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 241.31 MHz ; 241.31 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -3.144 ; -20.208            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.499 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -17.135                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                                 ;
+--------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.144 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.071      ;
; -3.099 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.026      ;
; -3.065 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.992      ;
; -3.013 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.940      ;
; -3.012 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.939      ;
; -2.968 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.895      ;
; -2.967 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.894      ;
; -2.934 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.861      ;
; -2.933 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.860      ;
; -2.911 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.838      ;
; -2.876 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.803      ;
; -2.846 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.773      ;
; -2.797 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.724      ;
; -2.780 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.707      ;
; -2.779 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.706      ;
; -2.643 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.570      ;
; -2.473 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[0]                                              ; clk          ; clk         ; 1.000        ; -0.068     ; 3.403      ;
; -2.208 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[0]                                              ; clk          ; clk         ; 1.000        ; -0.068     ; 3.138      ;
; -1.979 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[0]                                              ; clk          ; clk         ; 1.000        ; -0.068     ; 2.909      ;
; -1.971 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[0]                                              ; clk          ; clk         ; 1.000        ; -0.068     ; 2.901      ;
; -1.565 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[8]                                              ; clk          ; clk         ; 1.000        ; -0.065     ; 2.498      ;
; -1.476 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[8]                                              ; clk          ; clk         ; 1.000        ; -0.065     ; 2.409      ;
; -1.434 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[4]                                              ; clk          ; clk         ; 1.000        ; -0.068     ; 2.364      ;
; -1.397 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[8]                                              ; clk          ; clk         ; 1.000        ; -0.065     ; 2.330      ;
; -1.355 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[4]                                              ; clk          ; clk         ; 1.000        ; -0.068     ; 2.285      ;
; -1.243 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[8]                                              ; clk          ; clk         ; 1.000        ; -0.065     ; 2.176      ;
; -1.231 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[4]                                              ; clk          ; clk         ; 1.000        ; -0.068     ; 2.161      ;
; -1.139 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[4]                                              ; clk          ; clk         ; 1.000        ; -0.068     ; 2.069      ;
; -1.113 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[6]                                              ; clk          ; clk         ; 1.000        ; -0.068     ; 2.043      ;
; -1.091 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[6]                                              ; clk          ; clk         ; 1.000        ; -0.068     ; 2.021      ;
; -0.967 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[6]                                              ; clk          ; clk         ; 1.000        ; -0.068     ; 1.897      ;
; -0.901 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[7]                                              ; clk          ; clk         ; 1.000        ; -0.068     ; 1.831      ;
; -0.885 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[7]                                              ; clk          ; clk         ; 1.000        ; -0.068     ; 1.815      ;
; -0.856 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[7]                                              ; clk          ; clk         ; 1.000        ; -0.068     ; 1.786      ;
; -0.818 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[6]                                              ; clk          ; clk         ; 1.000        ; -0.068     ; 1.748      ;
; -0.549 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[7]                                              ; clk          ; clk         ; 1.000        ; -0.068     ; 1.479      ;
; -0.473 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[2]                                              ; clk          ; clk         ; 1.000        ; -0.068     ; 1.403      ;
; -0.411 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[2]                                              ; clk          ; clk         ; 1.000        ; -0.068     ; 1.341      ;
; -0.404 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[2]                                              ; clk          ; clk         ; 1.000        ; -0.068     ; 1.334      ;
; -0.204 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[5]                                              ; clk          ; clk         ; 1.000        ; -0.071     ; 1.131      ;
; -0.123 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[2]                                              ; clk          ; clk         ; 1.000        ; -0.068     ; 1.053      ;
; -0.069 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[5]                                              ; clk          ; clk         ; 1.000        ; -0.071     ; 0.996      ;
; 0.037  ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[5]                                              ; clk          ; clk         ; 1.000        ; -0.071     ; 0.890      ;
+--------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                 ;
+-------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                ; To Node                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[5]                                              ; clk          ; clk         ; 0.000        ; 0.071      ; 0.776      ;
; 0.600 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[5]                                              ; clk          ; clk         ; 0.000        ; 0.071      ; 0.877      ;
; 0.635 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.912      ;
; 0.684 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[2]                                              ; clk          ; clk         ; 0.000        ; 0.074      ; 0.964      ;
; 0.703 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.980      ;
; 0.721 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[5]                                              ; clk          ; clk         ; 0.000        ; 0.071      ; 0.998      ;
; 0.735 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.012      ;
; 0.947 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[2]                                              ; clk          ; clk         ; 0.000        ; 0.074      ; 1.227      ;
; 0.952 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[2]                                              ; clk          ; clk         ; 0.000        ; 0.074      ; 1.232      ;
; 1.007 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[2]                                              ; clk          ; clk         ; 0.000        ; 0.074      ; 1.287      ;
; 1.020 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.297      ;
; 1.026 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.303      ;
; 1.038 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.315      ;
; 1.044 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.321      ;
; 1.052 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.329      ;
; 1.076 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[7]                                              ; clk          ; clk         ; 0.000        ; 0.074      ; 1.356      ;
; 1.152 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.429      ;
; 1.284 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[6]                                              ; clk          ; clk         ; 0.000        ; 0.074      ; 1.564      ;
; 1.356 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[4]                                              ; clk          ; clk         ; 0.000        ; 0.074      ; 1.636      ;
; 1.365 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.642      ;
; 1.375 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[0]                                              ; clk          ; clk         ; 0.000        ; 0.074      ; 1.655      ;
; 1.399 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[7]                                              ; clk          ; clk         ; 0.000        ; 0.074      ; 1.679      ;
; 1.399 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[7]                                              ; clk          ; clk         ; 0.000        ; 0.074      ; 1.679      ;
; 1.414 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[6]                                              ; clk          ; clk         ; 0.000        ; 0.074      ; 1.694      ;
; 1.430 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[7]                                              ; clk          ; clk         ; 0.000        ; 0.074      ; 1.710      ;
; 1.456 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[8]                                              ; clk          ; clk         ; 0.000        ; 0.077      ; 1.739      ;
; 1.471 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[4]                                              ; clk          ; clk         ; 0.000        ; 0.074      ; 1.751      ;
; 1.490 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[0]                                              ; clk          ; clk         ; 0.000        ; 0.074      ; 1.770      ;
; 1.546 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[6]                                              ; clk          ; clk         ; 0.000        ; 0.074      ; 1.826      ;
; 1.571 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[8]                                              ; clk          ; clk         ; 0.000        ; 0.077      ; 1.854      ;
; 1.582 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[6]                                              ; clk          ; clk         ; 0.000        ; 0.074      ; 1.862      ;
; 1.589 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.866      ;
; 1.609 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[0]                                              ; clk          ; clk         ; 0.000        ; 0.074      ; 1.889      ;
; 1.625 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[4]                                              ; clk          ; clk         ; 0.000        ; 0.074      ; 1.905      ;
; 1.634 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.911      ;
; 1.662 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[4]                                              ; clk          ; clk         ; 0.000        ; 0.074      ; 1.942      ;
; 1.680 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.957      ;
; 1.681 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[0]                                              ; clk          ; clk         ; 0.000        ; 0.074      ; 1.961      ;
; 1.762 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[8]                                              ; clk          ; clk         ; 0.000        ; 0.077      ; 2.045      ;
; 1.802 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[8]                                              ; clk          ; clk         ; 0.000        ; 0.077      ; 2.085      ;
; 1.858 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.071      ; 2.135      ;
; 2.164 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.071      ; 2.441      ;
; 2.168 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.071      ; 2.445      ;
+-------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[0]                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[2]                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[4]                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[5]                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[6]                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[7]                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[8]                                              ;
; 0.236  ; 0.424        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ;
; 0.236  ; 0.424        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ;
; 0.236  ; 0.424        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ;
; 0.236  ; 0.424        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ;
; 0.236  ; 0.424        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[0]                                              ;
; 0.236  ; 0.424        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[2]                                              ;
; 0.236  ; 0.424        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[4]                                              ;
; 0.236  ; 0.424        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[5]                                              ;
; 0.236  ; 0.424        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[6]                                              ;
; 0.236  ; 0.424        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[7]                                              ;
; 0.236  ; 0.424        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[8]                                              ;
; 0.354  ; 0.574        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[0]                                              ;
; 0.354  ; 0.574        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[2]                                              ;
; 0.354  ; 0.574        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[4]                                              ;
; 0.354  ; 0.574        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[6]                                              ;
; 0.354  ; 0.574        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[7]                                              ;
; 0.354  ; 0.574        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[8]                                              ;
; 0.355  ; 0.575        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ;
; 0.355  ; 0.575        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ;
; 0.355  ; 0.575        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ;
; 0.355  ; 0.575        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ;
; 0.355  ; 0.575        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[5]                                              ;
; 0.389  ; 0.389        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst1|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                      ;
; 0.389  ; 0.389        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst1|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                      ;
; 0.389  ; 0.389        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst1|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                      ;
; 0.389  ; 0.389        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst1|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                      ;
; 0.389  ; 0.389        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst3|lpm_ff_component|dffs[0]|clk                                                     ;
; 0.389  ; 0.389        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst3|lpm_ff_component|dffs[2]|clk                                                     ;
; 0.389  ; 0.389        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst3|lpm_ff_component|dffs[4]|clk                                                     ;
; 0.389  ; 0.389        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst3|lpm_ff_component|dffs[5]|clk                                                     ;
; 0.389  ; 0.389        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst3|lpm_ff_component|dffs[6]|clk                                                     ;
; 0.389  ; 0.389        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst3|lpm_ff_component|dffs[7]|clk                                                     ;
; 0.389  ; 0.389        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst3|lpm_ff_component|dffs[8]|clk                                                     ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                              ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                                              ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                  ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                                              ;
; 0.610  ; 0.610        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst3|lpm_ff_component|dffs[0]|clk                                                     ;
; 0.610  ; 0.610        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst3|lpm_ff_component|dffs[2]|clk                                                     ;
; 0.610  ; 0.610        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst3|lpm_ff_component|dffs[4]|clk                                                     ;
; 0.610  ; 0.610        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst3|lpm_ff_component|dffs[6]|clk                                                     ;
; 0.610  ; 0.610        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst3|lpm_ff_component|dffs[7]|clk                                                     ;
; 0.610  ; 0.610        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst3|lpm_ff_component|dffs[8]|clk                                                     ;
; 0.611  ; 0.611        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst1|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                      ;
; 0.611  ; 0.611        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst1|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                      ;
; 0.611  ; 0.611        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst1|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                      ;
; 0.611  ; 0.611        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst1|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                      ;
; 0.611  ; 0.611        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst3|lpm_ff_component|dffs[5]|clk                                                     ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; xpin[*]   ; clk        ; 5.021 ; 5.261 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; 5.021 ; 5.261 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; 4.615 ; 5.101 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; 2.678 ; 2.961 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; 2.698 ; 2.698 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; 2.509 ; 2.461 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; 3.392 ; 3.767 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; 4.007 ; 4.352 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; xpin[*]   ; clk        ; 0.146  ; 0.051  ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; -2.195 ; -2.517 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; -1.970 ; -2.287 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; -2.220 ; -2.507 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; -0.147 ; -0.294 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; 0.146  ; 0.051  ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; -2.054 ; -2.405 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; -1.849 ; -2.209 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; a[*]       ; clk        ; 8.016 ; 7.890 ; Rise       ; clk             ;
;  a[0]      ; clk        ; 7.782 ; 7.828 ; Rise       ; clk             ;
;  a[1]      ; clk        ; 7.092 ; 6.946 ; Rise       ; clk             ;
;  a[2]      ; clk        ; 7.439 ; 7.346 ; Rise       ; clk             ;
;  a[3]      ; clk        ; 8.016 ; 7.890 ; Rise       ; clk             ;
;  a[4]      ; clk        ; 6.862 ; 6.799 ; Rise       ; clk             ;
;  a[5]      ; clk        ; 7.673 ; 7.612 ; Rise       ; clk             ;
;  a[6]      ; clk        ; 6.332 ; 6.223 ; Rise       ; clk             ;
;  a[7]      ; clk        ; 7.265 ; 7.125 ; Rise       ; clk             ;
;  a[8]      ; clk        ; 7.447 ; 7.275 ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 9.577 ; 9.548 ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 7.603 ; 7.478 ; Rise       ; clk             ;
;  ctpin[1]  ; clk        ; 7.419 ; 7.303 ; Rise       ; clk             ;
;  ctpin[2]  ; clk        ; 7.541 ; 7.356 ; Rise       ; clk             ;
;  ctpin[3]  ; clk        ; 9.577 ; 9.548 ; Rise       ; clk             ;
;  ctpin[4]  ; clk        ; 8.494 ; 8.388 ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 8.508 ; 8.363 ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 7.657 ; 7.625 ; Rise       ; clk             ;
;  ctpin[7]  ; clk        ; 8.174 ; 8.064 ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 8.511 ; 8.499 ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 5.993 ; 5.933 ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 8.511 ; 8.499 ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 7.337 ; 7.305 ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 7.373 ; 7.368 ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 7.030 ; 7.088 ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 6.636 ; 6.504 ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 6.934 ; 6.880 ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 6.656 ; 6.611 ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 5.781 ; 5.750 ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 7.030 ; 7.088 ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 6.064 ; 5.987 ; Rise       ; clk             ;
;  ypin[8]   ; clk        ; 5.714 ; 5.656 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; a[*]       ; clk        ; 5.905 ; 5.745 ; Rise       ; clk             ;
;  a[0]      ; clk        ; 7.086 ; 7.138 ; Rise       ; clk             ;
;  a[1]      ; clk        ; 6.577 ; 6.490 ; Rise       ; clk             ;
;  a[2]      ; clk        ; 6.749 ; 6.635 ; Rise       ; clk             ;
;  a[3]      ; clk        ; 7.303 ; 7.260 ; Rise       ; clk             ;
;  a[4]      ; clk        ; 6.396 ; 6.263 ; Rise       ; clk             ;
;  a[5]      ; clk        ; 7.153 ; 7.080 ; Rise       ; clk             ;
;  a[6]      ; clk        ; 5.905 ; 5.745 ; Rise       ; clk             ;
;  a[7]      ; clk        ; 6.753 ; 6.726 ; Rise       ; clk             ;
;  a[8]      ; clk        ; 6.921 ; 6.721 ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 6.550 ; 6.484 ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 7.069 ; 6.915 ; Rise       ; clk             ;
;  ctpin[1]  ; clk        ; 6.923 ; 6.884 ; Rise       ; clk             ;
;  ctpin[2]  ; clk        ; 6.761 ; 6.758 ; Rise       ; clk             ;
;  ctpin[3]  ; clk        ; 9.004 ; 8.902 ; Rise       ; clk             ;
;  ctpin[4]  ; clk        ; 7.458 ; 7.421 ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 7.301 ; 7.221 ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 6.550 ; 6.484 ; Rise       ; clk             ;
;  ctpin[7]  ; clk        ; 7.150 ; 7.110 ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 5.863 ; 5.805 ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 5.863 ; 5.805 ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 8.281 ; 8.268 ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 7.153 ; 7.122 ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 7.188 ; 7.182 ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 5.596 ; 5.539 ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 6.480 ; 6.352 ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 6.769 ; 6.717 ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 6.499 ; 6.455 ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 5.659 ; 5.628 ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 6.913 ; 6.972 ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 5.931 ; 5.856 ; Rise       ; clk             ;
;  ypin[8]   ; clk        ; 5.596 ; 5.539 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; xpin[0]    ; ctpin[1]    ; 8.261 ;       ;       ; 8.562 ;
; xpin[0]    ; ctpin[2]    ; 8.718 ;       ;       ; 8.959 ;
; xpin[0]    ; ctpin[4]    ; 9.443 ;       ;       ; 9.651 ;
; xpin[0]    ; ctpin[5]    ;       ; 9.139 ; 9.652 ;       ;
; xpin[0]    ; ctpin[6]    ;       ; 8.508 ; 8.898 ;       ;
; xpin[0]    ; ctpin[7]    ; 9.123 ;       ;       ; 9.327 ;
; xpin[1]    ; ctpin[5]    ; 9.006 ; 8.834 ; 9.310 ; 9.219 ;
; xpin[1]    ; ctpin[6]    ; 8.252 ;       ;       ; 8.588 ;
; xpin[3]    ; ctpin[3]    ; 8.359 ;       ;       ; 8.492 ;
; xpin[3]    ; ctpin[4]    ; 7.231 ;       ;       ; 7.269 ;
; xpin[3]    ; ctpin[5]    ;       ; 6.923 ; 7.186 ;       ;
; xpin[3]    ; ctpin[6]    ;       ; 6.185 ; 6.335 ;       ;
; xpin[3]    ; ctpin[7]    ; 6.911 ;       ;       ; 6.945 ;
; xpin[4]    ; ctpin[3]    ; 8.187 ;       ;       ; 8.272 ;
; xpin[4]    ; ctpin[4]    ; 7.059 ;       ;       ; 7.049 ;
; xpin[4]    ; ctpin[5]    ;       ; 6.734 ; 6.949 ;       ;
; xpin[4]    ; ctpin[6]    ;       ; 5.996 ; 6.098 ;       ;
; xpin[4]    ; ctpin[7]    ; 6.739 ;       ;       ; 6.725 ;
; xpin[6]    ; ctpin[0]    ; 7.983 ;       ;       ; 8.259 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; xpin[0]    ; ctpin[1]    ; 8.046 ;       ;       ; 8.335 ;
; xpin[0]    ; ctpin[2]    ; 8.484 ;       ;       ; 8.718 ;
; xpin[0]    ; ctpin[4]    ; 8.669 ;       ;       ; 8.916 ;
; xpin[0]    ; ctpin[5]    ;       ; 8.890 ; 9.382 ;       ;
; xpin[0]    ; ctpin[6]    ;       ; 8.284 ; 8.659 ;       ;
; xpin[0]    ; ctpin[7]    ; 8.361 ;       ;       ; 8.605 ;
; xpin[1]    ; ctpin[5]    ; 8.747 ; 8.572 ; 9.016 ; 8.942 ;
; xpin[1]    ; ctpin[6]    ; 8.024 ;       ;       ; 8.336 ;
; xpin[3]    ; ctpin[3]    ; 8.124 ;       ;       ; 8.253 ;
; xpin[3]    ; ctpin[4]    ; 7.042 ;       ;       ; 7.079 ;
; xpin[3]    ; ctpin[5]    ;       ; 6.765 ; 7.022 ;       ;
; xpin[3]    ; ctpin[6]    ;       ; 6.036 ; 6.190 ;       ;
; xpin[3]    ; ctpin[7]    ; 6.734 ;       ;       ; 6.768 ;
; xpin[4]    ; ctpin[3]    ; 7.979 ;       ;       ; 8.063 ;
; xpin[4]    ; ctpin[4]    ; 6.897 ;       ;       ; 6.889 ;
; xpin[4]    ; ctpin[5]    ;       ; 6.584 ; 6.795 ;       ;
; xpin[4]    ; ctpin[6]    ;       ; 5.855 ; 5.963 ;       ;
; xpin[4]    ; ctpin[7]    ; 6.589 ;       ;       ; 6.578 ;
; xpin[6]    ; ctpin[0]    ; 7.778 ;       ;       ; 8.042 ;
+------------+-------------+-------+-------+-------+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 269.83 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.706 ; -17.283           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.454 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -17.135                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                  ;
+--------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.706 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.640      ;
; -2.679 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.613      ;
; -2.637 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.571      ;
; -2.591 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.525      ;
; -2.590 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.524      ;
; -2.564 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.498      ;
; -2.563 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.497      ;
; -2.522 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.456      ;
; -2.521 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.455      ;
; -2.512 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.446      ;
; -2.497 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.431      ;
; -2.497 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.431      ;
; -2.428 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.362      ;
; -2.382 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.316      ;
; -2.381 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.315      ;
; -2.288 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.065     ; 3.222      ;
; -2.233 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[0]                                              ; clk          ; clk         ; 1.000        ; -0.062     ; 3.170      ;
; -1.967 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[0]                                              ; clk          ; clk         ; 1.000        ; -0.062     ; 2.904      ;
; -1.780 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[0]                                              ; clk          ; clk         ; 1.000        ; -0.062     ; 2.717      ;
; -1.771 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[0]                                              ; clk          ; clk         ; 1.000        ; -0.062     ; 2.708      ;
; -1.362 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[8]                                              ; clk          ; clk         ; 1.000        ; -0.059     ; 2.302      ;
; -1.274 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[8]                                              ; clk          ; clk         ; 1.000        ; -0.059     ; 2.214      ;
; -1.236 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[4]                                              ; clk          ; clk         ; 1.000        ; -0.062     ; 2.173      ;
; -1.177 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[8]                                              ; clk          ; clk         ; 1.000        ; -0.059     ; 2.117      ;
; -1.153 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[4]                                              ; clk          ; clk         ; 1.000        ; -0.062     ; 2.090      ;
; -1.067 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[8]                                              ; clk          ; clk         ; 1.000        ; -0.059     ; 2.007      ;
; -1.020 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[4]                                              ; clk          ; clk         ; 1.000        ; -0.062     ; 1.957      ;
; -0.974 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[4]                                              ; clk          ; clk         ; 1.000        ; -0.062     ; 1.911      ;
; -0.933 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[6]                                              ; clk          ; clk         ; 1.000        ; -0.062     ; 1.870      ;
; -0.869 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[6]                                              ; clk          ; clk         ; 1.000        ; -0.062     ; 1.806      ;
; -0.757 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[6]                                              ; clk          ; clk         ; 1.000        ; -0.062     ; 1.694      ;
; -0.715 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[7]                                              ; clk          ; clk         ; 1.000        ; -0.062     ; 1.652      ;
; -0.686 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[7]                                              ; clk          ; clk         ; 1.000        ; -0.062     ; 1.623      ;
; -0.683 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[7]                                              ; clk          ; clk         ; 1.000        ; -0.062     ; 1.620      ;
; -0.671 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[6]                                              ; clk          ; clk         ; 1.000        ; -0.062     ; 1.608      ;
; -0.405 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[7]                                              ; clk          ; clk         ; 1.000        ; -0.062     ; 1.342      ;
; -0.318 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[2]                                              ; clk          ; clk         ; 1.000        ; -0.062     ; 1.255      ;
; -0.266 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[2]                                              ; clk          ; clk         ; 1.000        ; -0.062     ; 1.203      ;
; -0.259 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[2]                                              ; clk          ; clk         ; 1.000        ; -0.062     ; 1.196      ;
; -0.087 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[5]                                              ; clk          ; clk         ; 1.000        ; -0.065     ; 1.021      ;
; -0.005 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[2]                                              ; clk          ; clk         ; 1.000        ; -0.062     ; 0.942      ;
; 0.029  ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[5]                                              ; clk          ; clk         ; 1.000        ; -0.065     ; 0.905      ;
; 0.137  ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[5]                                              ; clk          ; clk         ; 1.000        ; -0.065     ; 0.797      ;
+--------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                  ;
+-------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                ; To Node                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.454 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[5]                                              ; clk          ; clk         ; 0.000        ; 0.065      ; 0.710      ;
; 0.537 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[5]                                              ; clk          ; clk         ; 0.000        ; 0.065      ; 0.793      ;
; 0.585 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.065      ; 0.841      ;
; 0.632 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[2]                                              ; clk          ; clk         ; 0.000        ; 0.068      ; 0.891      ;
; 0.638 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.065      ; 0.894      ;
; 0.655 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[5]                                              ; clk          ; clk         ; 0.000        ; 0.065      ; 0.911      ;
; 0.667 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.065      ; 0.923      ;
; 0.873 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[2]                                              ; clk          ; clk         ; 0.000        ; 0.068      ; 1.132      ;
; 0.875 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[2]                                              ; clk          ; clk         ; 0.000        ; 0.068      ; 1.134      ;
; 0.925 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.065      ; 1.181      ;
; 0.931 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[2]                                              ; clk          ; clk         ; 0.000        ; 0.068      ; 1.190      ;
; 0.931 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.065      ; 1.187      ;
; 0.939 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.065      ; 1.195      ;
; 0.945 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.065      ; 1.201      ;
; 0.951 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.065      ; 1.207      ;
; 0.976 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[7]                                              ; clk          ; clk         ; 0.000        ; 0.068      ; 1.235      ;
; 1.041 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.065      ; 1.297      ;
; 1.141 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[6]                                              ; clk          ; clk         ; 0.000        ; 0.068      ; 1.400      ;
; 1.210 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[4]                                              ; clk          ; clk         ; 0.000        ; 0.068      ; 1.469      ;
; 1.215 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.065      ; 1.471      ;
; 1.226 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[0]                                              ; clk          ; clk         ; 0.000        ; 0.068      ; 1.485      ;
; 1.283 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[7]                                              ; clk          ; clk         ; 0.000        ; 0.068      ; 1.542      ;
; 1.284 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[7]                                              ; clk          ; clk         ; 0.000        ; 0.068      ; 1.543      ;
; 1.295 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[8]                                              ; clk          ; clk         ; 0.000        ; 0.071      ; 1.557      ;
; 1.302 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[7]                                              ; clk          ; clk         ; 0.000        ; 0.068      ; 1.561      ;
; 1.305 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[6]                                              ; clk          ; clk         ; 0.000        ; 0.068      ; 1.564      ;
; 1.314 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[4]                                              ; clk          ; clk         ; 0.000        ; 0.068      ; 1.573      ;
; 1.330 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[0]                                              ; clk          ; clk         ; 0.000        ; 0.068      ; 1.589      ;
; 1.399 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[8]                                              ; clk          ; clk         ; 0.000        ; 0.071      ; 1.661      ;
; 1.416 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[6]                                              ; clk          ; clk         ; 0.000        ; 0.068      ; 1.675      ;
; 1.432 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[6]                                              ; clk          ; clk         ; 0.000        ; 0.068      ; 1.691      ;
; 1.456 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.065      ; 1.712      ;
; 1.480 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[0]                                              ; clk          ; clk         ; 0.000        ; 0.068      ; 1.739      ;
; 1.488 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[4]                                              ; clk          ; clk         ; 0.000        ; 0.068      ; 1.747      ;
; 1.489 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.065      ; 1.745      ;
; 1.497 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[4]                                              ; clk          ; clk         ; 0.000        ; 0.068      ; 1.756      ;
; 1.504 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[0]                                              ; clk          ; clk         ; 0.000        ; 0.068      ; 1.763      ;
; 1.536 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.065      ; 1.792      ;
; 1.573 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[8]                                              ; clk          ; clk         ; 0.000        ; 0.071      ; 1.835      ;
; 1.623 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[8]                                              ; clk          ; clk         ; 0.000        ; 0.071      ; 1.885      ;
; 1.683 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.065      ; 1.939      ;
; 1.942 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.065      ; 2.198      ;
; 1.970 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.065      ; 2.226      ;
+-------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[0]                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[2]                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[4]                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[5]                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[6]                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[7]                                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[8]                                              ;
; 0.232  ; 0.418        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ;
; 0.232  ; 0.418        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ;
; 0.232  ; 0.418        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ;
; 0.232  ; 0.418        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ;
; 0.232  ; 0.418        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[0]                                              ;
; 0.232  ; 0.418        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[2]                                              ;
; 0.232  ; 0.418        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[4]                                              ;
; 0.232  ; 0.418        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[5]                                              ;
; 0.232  ; 0.418        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[6]                                              ;
; 0.232  ; 0.418        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[7]                                              ;
; 0.232  ; 0.418        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[8]                                              ;
; 0.362  ; 0.580        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ;
; 0.362  ; 0.580        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ;
; 0.362  ; 0.580        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ;
; 0.362  ; 0.580        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ;
; 0.362  ; 0.580        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[0]                                              ;
; 0.362  ; 0.580        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[2]                                              ;
; 0.362  ; 0.580        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[4]                                              ;
; 0.362  ; 0.580        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[5]                                              ;
; 0.362  ; 0.580        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[6]                                              ;
; 0.362  ; 0.580        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[7]                                              ;
; 0.362  ; 0.580        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[8]                                              ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst1|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                      ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst1|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                      ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst1|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                      ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst1|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                      ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst3|lpm_ff_component|dffs[0]|clk                                                     ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst3|lpm_ff_component|dffs[2]|clk                                                     ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst3|lpm_ff_component|dffs[4]|clk                                                     ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst3|lpm_ff_component|dffs[5]|clk                                                     ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst3|lpm_ff_component|dffs[6]|clk                                                     ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst3|lpm_ff_component|dffs[7]|clk                                                     ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst3|lpm_ff_component|dffs[8]|clk                                                     ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                              ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                                              ;
; 0.597  ; 0.597        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                ;
; 0.597  ; 0.597        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                  ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                                              ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst1|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                      ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst1|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                      ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst1|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                      ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst1|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                      ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst3|lpm_ff_component|dffs[0]|clk                                                     ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst3|lpm_ff_component|dffs[2]|clk                                                     ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst3|lpm_ff_component|dffs[4]|clk                                                     ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst3|lpm_ff_component|dffs[5]|clk                                                     ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst3|lpm_ff_component|dffs[6]|clk                                                     ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst3|lpm_ff_component|dffs[7]|clk                                                     ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst3|lpm_ff_component|dffs[8]|clk                                                     ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; xpin[*]   ; clk        ; 4.457 ; 4.637 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; 4.457 ; 4.637 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; 4.124 ; 4.451 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; 2.366 ; 2.553 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; 2.415 ; 2.532 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; 2.251 ; 2.318 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; 3.005 ; 3.296 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; 3.600 ; 3.807 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; xpin[*]   ; clk        ; 0.131  ; -0.043 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; -1.924 ; -2.147 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; -1.733 ; -1.935 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; -1.959 ; -2.148 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; -0.125 ; -0.359 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; 0.131  ; -0.043 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; -1.810 ; -2.036 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; -1.612 ; -1.869 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; a[*]       ; clk        ; 7.546 ; 7.438 ; Rise       ; clk             ;
;  a[0]      ; clk        ; 7.268 ; 7.438 ; Rise       ; clk             ;
;  a[1]      ; clk        ; 6.705 ; 6.554 ; Rise       ; clk             ;
;  a[2]      ; clk        ; 7.018 ; 6.928 ; Rise       ; clk             ;
;  a[3]      ; clk        ; 7.546 ; 7.405 ; Rise       ; clk             ;
;  a[4]      ; clk        ; 6.486 ; 6.403 ; Rise       ; clk             ;
;  a[5]      ; clk        ; 7.307 ; 7.105 ; Rise       ; clk             ;
;  a[6]      ; clk        ; 6.003 ; 5.873 ; Rise       ; clk             ;
;  a[7]      ; clk        ; 6.875 ; 6.676 ; Rise       ; clk             ;
;  a[8]      ; clk        ; 7.030 ; 6.824 ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 9.023 ; 8.923 ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 7.171 ; 7.002 ; Rise       ; clk             ;
;  ctpin[1]  ; clk        ; 7.012 ; 6.872 ; Rise       ; clk             ;
;  ctpin[2]  ; clk        ; 7.157 ; 6.906 ; Rise       ; clk             ;
;  ctpin[3]  ; clk        ; 9.023 ; 8.923 ; Rise       ; clk             ;
;  ctpin[4]  ; clk        ; 8.016 ; 7.856 ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 8.045 ; 7.777 ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 7.215 ; 7.123 ; Rise       ; clk             ;
;  ctpin[7]  ; clk        ; 7.712 ; 7.559 ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 8.066 ; 7.978 ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 5.726 ; 5.610 ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 8.066 ; 7.978 ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 6.984 ; 6.888 ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 7.007 ; 6.959 ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 6.783 ; 6.805 ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 6.332 ; 6.124 ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 6.628 ; 6.468 ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 6.351 ; 6.227 ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 5.519 ; 5.446 ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 6.783 ; 6.805 ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 5.788 ; 5.651 ; Rise       ; clk             ;
;  ypin[8]   ; clk        ; 5.466 ; 5.369 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; a[*]       ; clk        ; 5.620 ; 5.447 ; Rise       ; clk             ;
;  a[0]      ; clk        ; 6.649 ; 6.794 ; Rise       ; clk             ;
;  a[1]      ; clk        ; 6.266 ; 6.103 ; Rise       ; clk             ;
;  a[2]      ; clk        ; 6.407 ; 6.270 ; Rise       ; clk             ;
;  a[3]      ; clk        ; 6.939 ; 6.800 ; Rise       ; clk             ;
;  a[4]      ; clk        ; 6.071 ; 5.927 ; Rise       ; clk             ;
;  a[5]      ; clk        ; 6.818 ; 6.630 ; Rise       ; clk             ;
;  a[6]      ; clk        ; 5.620 ; 5.447 ; Rise       ; clk             ;
;  a[7]      ; clk        ; 6.428 ; 6.316 ; Rise       ; clk             ;
;  a[8]      ; clk        ; 6.560 ; 6.334 ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 6.247 ; 6.097 ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 6.696 ; 6.503 ; Rise       ; clk             ;
;  ctpin[1]  ; clk        ; 6.592 ; 6.464 ; Rise       ; clk             ;
;  ctpin[2]  ; clk        ; 6.436 ; 6.348 ; Rise       ; clk             ;
;  ctpin[3]  ; clk        ; 8.508 ; 8.345 ; Rise       ; clk             ;
;  ctpin[4]  ; clk        ; 7.077 ; 6.956 ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 6.958 ; 6.757 ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 6.247 ; 6.097 ; Rise       ; clk             ;
;  ctpin[7]  ; clk        ; 6.785 ; 6.670 ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 5.607 ; 5.494 ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 5.607 ; 5.494 ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 7.853 ; 7.768 ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 6.814 ; 6.721 ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 6.836 ; 6.789 ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 5.357 ; 5.263 ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 6.189 ; 5.988 ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 6.475 ; 6.321 ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 6.206 ; 6.086 ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 5.408 ; 5.336 ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 6.676 ; 6.700 ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 5.665 ; 5.533 ; Rise       ; clk             ;
;  ypin[8]   ; clk        ; 5.357 ; 5.263 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; xpin[0]    ; ctpin[1]    ; 7.721 ;       ;       ; 7.863 ;
; xpin[0]    ; ctpin[2]    ; 8.160 ;       ;       ; 8.212 ;
; xpin[0]    ; ctpin[4]    ; 8.827 ;       ;       ; 8.844 ;
; xpin[0]    ; ctpin[5]    ;       ; 8.433 ; 8.957 ;       ;
; xpin[0]    ; ctpin[6]    ;       ; 7.882 ; 8.217 ;       ;
; xpin[0]    ; ctpin[7]    ; 8.523 ;       ;       ; 8.547 ;
; xpin[1]    ; ctpin[5]    ; 8.444 ; 8.176 ; 8.617 ; 8.427 ;
; xpin[1]    ; ctpin[6]    ; 7.704 ;       ;       ; 7.876 ;
; xpin[3]    ; ctpin[3]    ; 7.928 ;       ;       ; 8.067 ;
; xpin[3]    ; ctpin[4]    ; 6.876 ;       ;       ; 6.913 ;
; xpin[3]    ; ctpin[5]    ;       ; 6.494 ; 6.942 ;       ;
; xpin[3]    ; ctpin[6]    ;       ; 5.840 ; 6.112 ;       ;
; xpin[3]    ; ctpin[7]    ; 6.572 ;       ;       ; 6.616 ;
; xpin[4]    ; ctpin[3]    ; 7.784 ;       ;       ; 7.864 ;
; xpin[4]    ; ctpin[4]    ; 6.732 ;       ;       ; 6.710 ;
; xpin[4]    ; ctpin[5]    ;       ; 6.330 ; 6.728 ;       ;
; xpin[4]    ; ctpin[6]    ;       ; 5.676 ; 5.898 ;       ;
; xpin[4]    ; ctpin[7]    ; 6.428 ;       ;       ; 6.413 ;
; xpin[6]    ; ctpin[0]    ; 7.459 ;       ;       ; 7.577 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; xpin[0]    ; ctpin[1]    ; 7.528 ;       ;       ; 7.663 ;
; xpin[0]    ; ctpin[2]    ; 7.951 ;       ;       ; 7.998 ;
; xpin[0]    ; ctpin[4]    ; 8.105 ;       ;       ; 8.189 ;
; xpin[0]    ; ctpin[5]    ;       ; 8.211 ; 8.716 ;       ;
; xpin[0]    ; ctpin[6]    ;       ; 7.681 ; 8.003 ;       ;
; xpin[0]    ; ctpin[7]    ; 7.813 ;       ;       ; 7.903 ;
; xpin[1]    ; ctpin[5]    ; 8.214 ; 7.948 ; 8.358 ; 8.185 ;
; xpin[1]    ; ctpin[6]    ; 7.501 ;       ;       ; 7.655 ;
; xpin[3]    ; ctpin[3]    ; 7.709 ;       ;       ; 7.846 ;
; xpin[3]    ; ctpin[4]    ; 6.699 ;       ;       ; 6.740 ;
; xpin[3]    ; ctpin[5]    ;       ; 6.351 ; 6.788 ;       ;
; xpin[3]    ; ctpin[6]    ;       ; 5.707 ; 5.974 ;       ;
; xpin[3]    ; ctpin[7]    ; 6.407 ;       ;       ; 6.454 ;
; xpin[4]    ; ctpin[3]    ; 7.591 ;       ;       ; 7.671 ;
; xpin[4]    ; ctpin[4]    ; 6.581 ;       ;       ; 6.565 ;
; xpin[4]    ; ctpin[5]    ;       ; 6.194 ; 6.583 ;       ;
; xpin[4]    ; ctpin[6]    ;       ; 5.550 ; 5.769 ;       ;
; xpin[4]    ; ctpin[7]    ; 6.289 ;       ;       ; 6.279 ;
; xpin[6]    ; ctpin[0]    ; 7.277 ;       ;       ; 7.388 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.023 ; -4.926            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.217 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -14.671                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                  ;
+--------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.023 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.973      ;
; -0.990 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.940      ;
; -0.979 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.929      ;
; -0.959 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.909      ;
; -0.955 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.905      ;
; -0.926 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.876      ;
; -0.922 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.872      ;
; -0.915 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.865      ;
; -0.911 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.861      ;
; -0.909 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.859      ;
; -0.886 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.836      ;
; -0.853 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.803      ;
; -0.845 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.795      ;
; -0.842 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.792      ;
; -0.841 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.791      ;
; -0.772 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.722      ;
; -0.642 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[0]                                              ; clk          ; clk         ; 1.000        ; -0.035     ; 1.594      ;
; -0.515 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[0]                                              ; clk          ; clk         ; 1.000        ; -0.035     ; 1.467      ;
; -0.496 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[0]                                              ; clk          ; clk         ; 1.000        ; -0.035     ; 1.448      ;
; -0.493 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[0]                                              ; clk          ; clk         ; 1.000        ; -0.035     ; 1.445      ;
; -0.246 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[8]                                              ; clk          ; clk         ; 1.000        ; -0.032     ; 1.201      ;
; -0.213 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[8]                                              ; clk          ; clk         ; 1.000        ; -0.032     ; 1.168      ;
; -0.202 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[8]                                              ; clk          ; clk         ; 1.000        ; -0.032     ; 1.157      ;
; -0.173 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[4]                                              ; clk          ; clk         ; 1.000        ; -0.035     ; 1.125      ;
; -0.140 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[4]                                              ; clk          ; clk         ; 1.000        ; -0.035     ; 1.092      ;
; -0.132 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[8]                                              ; clk          ; clk         ; 1.000        ; -0.032     ; 1.087      ;
; -0.105 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[4]                                              ; clk          ; clk         ; 1.000        ; -0.035     ; 1.057      ;
; -0.042 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[6]                                              ; clk          ; clk         ; 1.000        ; -0.035     ; 0.994      ;
; -0.005 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[6]                                              ; clk          ; clk         ; 1.000        ; -0.035     ; 0.957      ;
; 0.005  ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[4]                                              ; clk          ; clk         ; 1.000        ; -0.035     ; 0.947      ;
; 0.026  ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[6]                                              ; clk          ; clk         ; 1.000        ; -0.035     ; 0.926      ;
; 0.063  ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[7]                                              ; clk          ; clk         ; 1.000        ; -0.035     ; 0.889      ;
; 0.068  ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[7]                                              ; clk          ; clk         ; 1.000        ; -0.035     ; 0.884      ;
; 0.092  ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[7]                                              ; clk          ; clk         ; 1.000        ; -0.035     ; 0.860      ;
; 0.136  ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[6]                                              ; clk          ; clk         ; 1.000        ; -0.035     ; 0.816      ;
; 0.247  ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[7]                                              ; clk          ; clk         ; 1.000        ; -0.035     ; 0.705      ;
; 0.260  ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[2]                                              ; clk          ; clk         ; 1.000        ; -0.035     ; 0.692      ;
; 0.301  ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[2]                                              ; clk          ; clk         ; 1.000        ; -0.035     ; 0.651      ;
; 0.303  ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[2]                                              ; clk          ; clk         ; 1.000        ; -0.035     ; 0.649      ;
; 0.409  ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[5]                                              ; clk          ; clk         ; 1.000        ; -0.037     ; 0.541      ;
; 0.440  ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[2]                                              ; clk          ; clk         ; 1.000        ; -0.035     ; 0.512      ;
; 0.488  ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[5]                                              ; clk          ; clk         ; 1.000        ; -0.037     ; 0.462      ;
; 0.523  ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[5]                                              ; clk          ; clk         ; 1.000        ; -0.037     ; 0.427      ;
+--------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                  ;
+-------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                ; To Node                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.217 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[5]                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.358      ;
; 0.267 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[5]                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.408      ;
; 0.272 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.413      ;
; 0.289 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[2]                                              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.432      ;
; 0.315 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.456      ;
; 0.322 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[5]                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.463      ;
; 0.328 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.469      ;
; 0.409 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[2]                                              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.552      ;
; 0.421 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[2]                                              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.564      ;
; 0.442 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[2]                                              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.585      ;
; 0.464 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.605      ;
; 0.465 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.606      ;
; 0.465 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.606      ;
; 0.477 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.618      ;
; 0.478 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.619      ;
; 0.493 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[7]                                              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.636      ;
; 0.531 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.672      ;
; 0.613 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.754      ;
; 0.616 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[6]                                              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.759      ;
; 0.627 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[7]                                              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.770      ;
; 0.631 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[6]                                              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.774      ;
; 0.640 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[7]                                              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.783      ;
; 0.646 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[7]                                              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.789      ;
; 0.649 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[4]                                              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.792      ;
; 0.651 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[0]                                              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.794      ;
; 0.695 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[6]                                              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.838      ;
; 0.697 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[0]                                              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.840      ;
; 0.700 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[4]                                              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.843      ;
; 0.721 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[8]                                              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.867      ;
; 0.721 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.862      ;
; 0.732 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[0]                                              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.875      ;
; 0.740 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[4]                                              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.883      ;
; 0.742 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.883      ;
; 0.750 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[6]                                              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.893      ;
; 0.769 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.910      ;
; 0.769 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[8]                                              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.915      ;
; 0.789 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[4]                                              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.932      ;
; 0.800 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[0]                                              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.943      ;
; 0.804 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[8]                                              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.950      ;
; 0.861 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[8]                                              ; clk          ; clk         ; 0.000        ; 0.042      ; 1.007      ;
; 0.866 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.007      ;
; 0.985 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.126      ;
; 1.015 ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 1.156      ;
+-------+------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[0]                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[2]                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[4]                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[5]                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[6]                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[7]                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[8]                                              ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[0]                                              ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[2]                                              ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[4]                                              ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[5]                                              ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[6]                                              ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[7]                                              ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[8]                                              ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst1|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                      ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst1|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                      ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst1|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                      ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst1|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                      ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst3|lpm_ff_component|dffs[0]|clk                                                     ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst3|lpm_ff_component|dffs[2]|clk                                                     ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst3|lpm_ff_component|dffs[4]|clk                                                     ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst3|lpm_ff_component|dffs[5]|clk                                                     ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst3|lpm_ff_component|dffs[6]|clk                                                     ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst3|lpm_ff_component|dffs[7]|clk                                                     ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst3|lpm_ff_component|dffs[8]|clk                                                     ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                              ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                                              ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[0] ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[1] ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[2] ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4:UAinst1|lpm_counter:lpm_counter_component|cntr_60j:auto_generated|counter_reg_bit[3] ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[5]                                              ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[0]                                              ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[2]                                              ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[4]                                              ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[6]                                              ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[7]                                              ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:UAinst3|lpm_ff:lpm_ff_component|dffs[8]                                              ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                  ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                                              ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst1|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                      ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst1|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                      ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst1|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                      ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst1|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                      ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst3|lpm_ff_component|dffs[5]|clk                                                     ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst3|lpm_ff_component|dffs[0]|clk                                                     ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst3|lpm_ff_component|dffs[2]|clk                                                     ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst3|lpm_ff_component|dffs[4]|clk                                                     ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst3|lpm_ff_component|dffs[6]|clk                                                     ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst3|lpm_ff_component|dffs[7]|clk                                                     ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst3|lpm_ff_component|dffs[8]|clk                                                     ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; xpin[*]   ; clk        ; 2.504 ; 3.027 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; 2.504 ; 3.027 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; 2.270 ; 2.986 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; 1.376 ; 1.952 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; 1.338 ; 1.512 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; 1.276 ; 1.435 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; 1.731 ; 2.297 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; 1.973 ; 2.617 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; xpin[*]   ; clk        ; 0.031  ; -0.235 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; -1.131 ; -1.737 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; -1.022 ; -1.616 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; -1.151 ; -1.726 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; -0.098 ; -0.388 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; 0.031  ; -0.235 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; -1.054 ; -1.659 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; -0.967 ; -1.572 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; a[*]       ; clk        ; 4.191 ; 4.205 ; Rise       ; clk             ;
;  a[0]      ; clk        ; 4.191 ; 4.021 ; Rise       ; clk             ;
;  a[1]      ; clk        ; 3.682 ; 3.682 ; Rise       ; clk             ;
;  a[2]      ; clk        ; 3.911 ; 3.928 ; Rise       ; clk             ;
;  a[3]      ; clk        ; 4.180 ; 4.205 ; Rise       ; clk             ;
;  a[4]      ; clk        ; 3.603 ; 3.648 ; Rise       ; clk             ;
;  a[5]      ; clk        ; 3.957 ; 4.093 ; Rise       ; clk             ;
;  a[6]      ; clk        ; 3.313 ; 3.321 ; Rise       ; clk             ;
;  a[7]      ; clk        ; 3.777 ; 3.827 ; Rise       ; clk             ;
;  a[8]      ; clk        ; 3.855 ; 3.906 ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 5.009 ; 5.197 ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 3.932 ; 3.992 ; Rise       ; clk             ;
;  ctpin[1]  ; clk        ; 3.868 ; 3.901 ; Rise       ; clk             ;
;  ctpin[2]  ; clk        ; 3.877 ; 3.935 ; Rise       ; clk             ;
;  ctpin[3]  ; clk        ; 5.009 ; 5.197 ; Rise       ; clk             ;
;  ctpin[4]  ; clk        ; 4.355 ; 4.449 ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 4.300 ; 4.407 ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 3.918 ; 4.000 ; Rise       ; clk             ;
;  ctpin[7]  ; clk        ; 4.189 ; 4.260 ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 4.468 ; 4.687 ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 3.131 ; 3.202 ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 4.468 ; 4.687 ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 3.883 ; 4.036 ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 3.872 ; 4.042 ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 3.908 ; 4.022 ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 3.431 ; 3.546 ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 3.597 ; 3.753 ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 3.475 ; 3.604 ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 3.029 ; 3.093 ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 3.908 ; 4.022 ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 3.150 ; 3.229 ; Rise       ; clk             ;
;  ypin[8]   ; clk        ; 2.997 ; 3.061 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; a[*]       ; clk        ; 3.094 ; 3.077 ; Rise       ; clk             ;
;  a[0]      ; clk        ; 3.835 ; 3.690 ; Rise       ; clk             ;
;  a[1]      ; clk        ; 3.389 ; 3.496 ; Rise       ; clk             ;
;  a[2]      ; clk        ; 3.549 ; 3.588 ; Rise       ; clk             ;
;  a[3]      ; clk        ; 3.776 ; 3.935 ; Rise       ; clk             ;
;  a[4]      ; clk        ; 3.364 ; 3.378 ; Rise       ; clk             ;
;  a[5]      ; clk        ; 3.667 ; 3.818 ; Rise       ; clk             ;
;  a[6]      ; clk        ; 3.094 ; 3.077 ; Rise       ; clk             ;
;  a[7]      ; clk        ; 3.512 ; 3.626 ; Rise       ; clk             ;
;  a[8]      ; clk        ; 3.589 ; 3.600 ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 3.352 ; 3.452 ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 3.661 ; 3.682 ; Rise       ; clk             ;
;  ctpin[1]  ; clk        ; 3.580 ; 3.728 ; Rise       ; clk             ;
;  ctpin[2]  ; clk        ; 3.515 ; 3.647 ; Rise       ; clk             ;
;  ctpin[3]  ; clk        ; 4.714 ; 4.866 ; Rise       ; clk             ;
;  ctpin[4]  ; clk        ; 3.837 ; 3.994 ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 3.708 ; 3.845 ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 3.352 ; 3.452 ; Rise       ; clk             ;
;  ctpin[7]  ; clk        ; 3.678 ; 3.813 ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 3.066 ; 3.134 ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 3.066 ; 3.134 ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 4.349 ; 4.560 ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 3.787 ; 3.936 ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 3.777 ; 3.940 ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 2.937 ; 2.999 ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 3.354 ; 3.465 ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 3.515 ; 3.665 ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 3.396 ; 3.521 ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 2.968 ; 3.029 ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 3.849 ; 3.961 ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 3.084 ; 3.160 ; Rise       ; clk             ;
;  ypin[8]   ; clk        ; 2.937 ; 2.999 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; xpin[0]    ; ctpin[1]    ; 4.345 ;       ;       ; 5.056 ;
; xpin[0]    ; ctpin[2]    ; 4.532 ;       ;       ; 5.252 ;
; xpin[0]    ; ctpin[4]    ; 4.869 ;       ;       ; 5.613 ;
; xpin[0]    ; ctpin[5]    ;       ; 4.859 ; 5.378 ;       ;
; xpin[0]    ; ctpin[6]    ;       ; 4.493 ; 5.045 ;       ;
; xpin[0]    ; ctpin[7]    ; 4.703 ;       ;       ; 5.424 ;
; xpin[1]    ; ctpin[5]    ; 4.621 ; 4.701 ; 5.235 ; 5.341 ;
; xpin[1]    ; ctpin[6]    ; 4.288 ;       ;       ; 4.975 ;
; xpin[3]    ; ctpin[3]    ; 4.453 ;       ;       ; 4.926 ;
; xpin[3]    ; ctpin[4]    ; 3.766 ;       ;       ; 4.168 ;
; xpin[3]    ; ctpin[5]    ;       ; 3.734 ; 3.912 ;       ;
; xpin[3]    ; ctpin[6]    ;       ; 3.327 ; 3.530 ;       ;
; xpin[3]    ; ctpin[7]    ; 3.600 ;       ;       ; 3.979 ;
; xpin[4]    ; ctpin[3]    ; 4.399 ;       ;       ; 4.862 ;
; xpin[4]    ; ctpin[4]    ; 3.712 ;       ;       ; 4.104 ;
; xpin[4]    ; ctpin[5]    ;       ; 3.672 ; 3.835 ;       ;
; xpin[4]    ; ctpin[6]    ;       ; 3.265 ; 3.453 ;       ;
; xpin[4]    ; ctpin[7]    ; 3.546 ;       ;       ; 3.915 ;
; xpin[6]    ; ctpin[0]    ; 4.190 ;       ;       ; 4.865 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; xpin[0]    ; ctpin[1]    ; 4.234 ;       ;       ; 4.934 ;
; xpin[0]    ; ctpin[2]    ; 4.414 ;       ;       ; 5.122 ;
; xpin[0]    ; ctpin[4]    ; 4.523 ;       ;       ; 5.246 ;
; xpin[0]    ; ctpin[5]    ;       ; 4.728 ; 5.240 ;       ;
; xpin[0]    ; ctpin[6]    ;       ; 4.376 ; 4.921 ;       ;
; xpin[0]    ; ctpin[7]    ; 4.364 ;       ;       ; 5.065 ;
; xpin[1]    ; ctpin[5]    ; 4.491 ; 4.563 ; 5.081 ; 5.196 ;
; xpin[1]    ; ctpin[6]    ; 4.172 ;       ;       ; 4.844 ;
; xpin[3]    ; ctpin[3]    ; 4.335 ;       ;       ; 4.797 ;
; xpin[3]    ; ctpin[4]    ; 3.675 ;       ;       ; 4.070 ;
; xpin[3]    ; ctpin[5]    ;       ; 3.653 ; 3.837 ;       ;
; xpin[3]    ; ctpin[6]    ;       ; 3.247 ; 3.464 ;       ;
; xpin[3]    ; ctpin[7]    ; 3.516 ;       ;       ; 3.889 ;
; xpin[4]    ; ctpin[3]    ; 4.289 ;       ;       ; 4.749 ;
; xpin[4]    ; ctpin[4]    ; 3.629 ;       ;       ; 4.022 ;
; xpin[4]    ; ctpin[5]    ;       ; 3.593 ; 3.763 ;       ;
; xpin[4]    ; ctpin[6]    ;       ; 3.187 ; 3.390 ;       ;
; xpin[4]    ; ctpin[7]    ; 3.470 ;       ;       ; 3.841 ;
; xpin[6]    ; ctpin[0]    ; 4.083 ;       ;       ; 4.749 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.144  ; 0.217 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -3.144  ; 0.217 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -20.208 ; 0.0   ; 0.0      ; 0.0     ; -17.135             ;
;  clk             ; -20.208 ; 0.000 ; N/A      ; N/A     ; -17.135             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; xpin[*]   ; clk        ; 5.021 ; 5.261 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; 5.021 ; 5.261 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; 4.615 ; 5.101 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; 2.678 ; 2.961 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; 2.698 ; 2.698 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; 2.509 ; 2.461 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; 3.392 ; 3.767 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; 4.007 ; 4.352 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; xpin[*]   ; clk        ; 0.146  ; 0.051  ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; -1.131 ; -1.737 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; -1.022 ; -1.616 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; -1.151 ; -1.726 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; -0.098 ; -0.294 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; 0.146  ; 0.051  ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; -1.054 ; -1.659 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; -0.967 ; -1.572 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; a[*]       ; clk        ; 8.016 ; 7.890 ; Rise       ; clk             ;
;  a[0]      ; clk        ; 7.782 ; 7.828 ; Rise       ; clk             ;
;  a[1]      ; clk        ; 7.092 ; 6.946 ; Rise       ; clk             ;
;  a[2]      ; clk        ; 7.439 ; 7.346 ; Rise       ; clk             ;
;  a[3]      ; clk        ; 8.016 ; 7.890 ; Rise       ; clk             ;
;  a[4]      ; clk        ; 6.862 ; 6.799 ; Rise       ; clk             ;
;  a[5]      ; clk        ; 7.673 ; 7.612 ; Rise       ; clk             ;
;  a[6]      ; clk        ; 6.332 ; 6.223 ; Rise       ; clk             ;
;  a[7]      ; clk        ; 7.265 ; 7.125 ; Rise       ; clk             ;
;  a[8]      ; clk        ; 7.447 ; 7.275 ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 9.577 ; 9.548 ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 7.603 ; 7.478 ; Rise       ; clk             ;
;  ctpin[1]  ; clk        ; 7.419 ; 7.303 ; Rise       ; clk             ;
;  ctpin[2]  ; clk        ; 7.541 ; 7.356 ; Rise       ; clk             ;
;  ctpin[3]  ; clk        ; 9.577 ; 9.548 ; Rise       ; clk             ;
;  ctpin[4]  ; clk        ; 8.494 ; 8.388 ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 8.508 ; 8.363 ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 7.657 ; 7.625 ; Rise       ; clk             ;
;  ctpin[7]  ; clk        ; 8.174 ; 8.064 ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 8.511 ; 8.499 ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 5.993 ; 5.933 ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 8.511 ; 8.499 ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 7.337 ; 7.305 ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 7.373 ; 7.368 ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 7.030 ; 7.088 ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 6.636 ; 6.504 ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 6.934 ; 6.880 ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 6.656 ; 6.611 ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 5.781 ; 5.750 ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 7.030 ; 7.088 ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 6.064 ; 5.987 ; Rise       ; clk             ;
;  ypin[8]   ; clk        ; 5.714 ; 5.656 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; a[*]       ; clk        ; 3.094 ; 3.077 ; Rise       ; clk             ;
;  a[0]      ; clk        ; 3.835 ; 3.690 ; Rise       ; clk             ;
;  a[1]      ; clk        ; 3.389 ; 3.496 ; Rise       ; clk             ;
;  a[2]      ; clk        ; 3.549 ; 3.588 ; Rise       ; clk             ;
;  a[3]      ; clk        ; 3.776 ; 3.935 ; Rise       ; clk             ;
;  a[4]      ; clk        ; 3.364 ; 3.378 ; Rise       ; clk             ;
;  a[5]      ; clk        ; 3.667 ; 3.818 ; Rise       ; clk             ;
;  a[6]      ; clk        ; 3.094 ; 3.077 ; Rise       ; clk             ;
;  a[7]      ; clk        ; 3.512 ; 3.626 ; Rise       ; clk             ;
;  a[8]      ; clk        ; 3.589 ; 3.600 ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 3.352 ; 3.452 ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 3.661 ; 3.682 ; Rise       ; clk             ;
;  ctpin[1]  ; clk        ; 3.580 ; 3.728 ; Rise       ; clk             ;
;  ctpin[2]  ; clk        ; 3.515 ; 3.647 ; Rise       ; clk             ;
;  ctpin[3]  ; clk        ; 4.714 ; 4.866 ; Rise       ; clk             ;
;  ctpin[4]  ; clk        ; 3.837 ; 3.994 ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 3.708 ; 3.845 ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 3.352 ; 3.452 ; Rise       ; clk             ;
;  ctpin[7]  ; clk        ; 3.678 ; 3.813 ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 3.066 ; 3.134 ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 3.066 ; 3.134 ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 4.349 ; 4.560 ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 3.787 ; 3.936 ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 3.777 ; 3.940 ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 2.937 ; 2.999 ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 3.354 ; 3.465 ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 3.515 ; 3.665 ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 3.396 ; 3.521 ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 2.968 ; 3.029 ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 3.849 ; 3.961 ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 3.084 ; 3.160 ; Rise       ; clk             ;
;  ypin[8]   ; clk        ; 2.937 ; 2.999 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; xpin[0]    ; ctpin[1]    ; 8.261 ;       ;       ; 8.562 ;
; xpin[0]    ; ctpin[2]    ; 8.718 ;       ;       ; 8.959 ;
; xpin[0]    ; ctpin[4]    ; 9.443 ;       ;       ; 9.651 ;
; xpin[0]    ; ctpin[5]    ;       ; 9.139 ; 9.652 ;       ;
; xpin[0]    ; ctpin[6]    ;       ; 8.508 ; 8.898 ;       ;
; xpin[0]    ; ctpin[7]    ; 9.123 ;       ;       ; 9.327 ;
; xpin[1]    ; ctpin[5]    ; 9.006 ; 8.834 ; 9.310 ; 9.219 ;
; xpin[1]    ; ctpin[6]    ; 8.252 ;       ;       ; 8.588 ;
; xpin[3]    ; ctpin[3]    ; 8.359 ;       ;       ; 8.492 ;
; xpin[3]    ; ctpin[4]    ; 7.231 ;       ;       ; 7.269 ;
; xpin[3]    ; ctpin[5]    ;       ; 6.923 ; 7.186 ;       ;
; xpin[3]    ; ctpin[6]    ;       ; 6.185 ; 6.335 ;       ;
; xpin[3]    ; ctpin[7]    ; 6.911 ;       ;       ; 6.945 ;
; xpin[4]    ; ctpin[3]    ; 8.187 ;       ;       ; 8.272 ;
; xpin[4]    ; ctpin[4]    ; 7.059 ;       ;       ; 7.049 ;
; xpin[4]    ; ctpin[5]    ;       ; 6.734 ; 6.949 ;       ;
; xpin[4]    ; ctpin[6]    ;       ; 5.996 ; 6.098 ;       ;
; xpin[4]    ; ctpin[7]    ; 6.739 ;       ;       ; 6.725 ;
; xpin[6]    ; ctpin[0]    ; 7.983 ;       ;       ; 8.259 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; xpin[0]    ; ctpin[1]    ; 4.234 ;       ;       ; 4.934 ;
; xpin[0]    ; ctpin[2]    ; 4.414 ;       ;       ; 5.122 ;
; xpin[0]    ; ctpin[4]    ; 4.523 ;       ;       ; 5.246 ;
; xpin[0]    ; ctpin[5]    ;       ; 4.728 ; 5.240 ;       ;
; xpin[0]    ; ctpin[6]    ;       ; 4.376 ; 4.921 ;       ;
; xpin[0]    ; ctpin[7]    ; 4.364 ;       ;       ; 5.065 ;
; xpin[1]    ; ctpin[5]    ; 4.491 ; 4.563 ; 5.081 ; 5.196 ;
; xpin[1]    ; ctpin[6]    ; 4.172 ;       ;       ; 4.844 ;
; xpin[3]    ; ctpin[3]    ; 4.335 ;       ;       ; 4.797 ;
; xpin[3]    ; ctpin[4]    ; 3.675 ;       ;       ; 4.070 ;
; xpin[3]    ; ctpin[5]    ;       ; 3.653 ; 3.837 ;       ;
; xpin[3]    ; ctpin[6]    ;       ; 3.247 ; 3.464 ;       ;
; xpin[3]    ; ctpin[7]    ; 3.516 ;       ;       ; 3.889 ;
; xpin[4]    ; ctpin[3]    ; 4.289 ;       ;       ; 4.749 ;
; xpin[4]    ; ctpin[4]    ; 3.629 ;       ;       ; 4.022 ;
; xpin[4]    ; ctpin[5]    ;       ; 3.593 ; 3.763 ;       ;
; xpin[4]    ; ctpin[6]    ;       ; 3.187 ; 3.390 ;       ;
; xpin[4]    ; ctpin[7]    ; 3.470 ;       ;       ; 3.841 ;
; xpin[6]    ; ctpin[0]    ; 4.083 ;       ;       ; 4.749 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; a[8]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; a[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; a[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; a[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; a[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; a[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; a[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; a[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; a[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; outpin[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; outpin[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; outpin[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; outpin[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; xpin[4]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[6]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[5]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; a[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; a[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; a[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; a[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; a[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; a[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-007 V                  ; 2.36 V              ; -0.00365 V          ; 0.11 V                               ; 0.005 V                              ; 4.55e-010 s                 ; 4.35e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-007 V                 ; 2.36 V             ; -0.00365 V         ; 0.11 V                              ; 0.005 V                             ; 4.55e-010 s                ; 4.35e-010 s                ; Yes                       ; Yes                       ;
; a[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; a[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; a[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-007 V                  ; 2.36 V              ; -0.00365 V          ; 0.11 V                               ; 0.005 V                              ; 4.55e-010 s                 ; 4.35e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-007 V                 ; 2.36 V             ; -0.00365 V         ; 0.11 V                              ; 0.005 V                             ; 4.55e-010 s                ; 4.35e-010 s                ; Yes                       ; Yes                       ;
; ctpin[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; ctpin[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; ctpin[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; ctpin[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; ctpin[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; ctpin[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-007 V                  ; 2.36 V              ; -0.00365 V          ; 0.11 V                               ; 0.005 V                              ; 4.55e-010 s                 ; 4.35e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-007 V                 ; 2.36 V             ; -0.00365 V         ; 0.11 V                              ; 0.005 V                             ; 4.55e-010 s                ; 4.35e-010 s                ; Yes                       ; Yes                       ;
; ctpin[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-007 V                  ; 2.36 V              ; -0.00365 V          ; 0.11 V                               ; 0.005 V                              ; 4.55e-010 s                 ; 4.35e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-007 V                 ; 2.36 V             ; -0.00365 V         ; 0.11 V                              ; 0.005 V                             ; 4.55e-010 s                ; 4.35e-010 s                ; Yes                       ; Yes                       ;
; ctpin[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; outpin[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; outpin[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; outpin[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; outpin[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; ypin[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; ypin[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; ypin[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.33 V              ; -0.00261 V          ; 0.108 V                              ; 0.056 V                              ; 3.55e-009 s                 ; 3.31e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.33 V             ; -0.00261 V         ; 0.108 V                             ; 0.056 V                             ; 3.55e-009 s                ; 3.31e-009 s                ; Yes                       ; Yes                       ;
; ypin[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; ypin[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-007 V                  ; 2.36 V              ; -0.00365 V          ; 0.11 V                               ; 0.005 V                              ; 4.55e-010 s                 ; 4.35e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-007 V                 ; 2.36 V             ; -0.00365 V         ; 0.11 V                              ; 0.005 V                             ; 4.55e-010 s                ; 4.35e-010 s                ; Yes                       ; Yes                       ;
; ypin[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; ypin[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.118 V                              ; 0.031 V                              ; 6.66e-010 s                 ; 6.26e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.118 V                             ; 0.031 V                             ; 6.66e-010 s                ; 6.26e-010 s                ; Yes                       ; Yes                       ;
; ypin[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.118 V                              ; 0.031 V                              ; 6.66e-010 s                 ; 6.26e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.118 V                             ; 0.031 V                             ; 6.66e-010 s                ; 6.26e-010 s                ; Yes                       ; Yes                       ;
; ypin[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-007 V                  ; 2.35 V              ; -0.00806 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-010 s                 ; 4.47e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-007 V                 ; 2.35 V             ; -0.00806 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-010 s                ; 4.47e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-007 V                  ; 2.35 V              ; -0.0133 V           ; 0.084 V                              ; 0.028 V                              ; 4.31e-010 s                 ; 3.59e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-007 V                 ; 2.35 V             ; -0.0133 V          ; 0.084 V                             ; 0.028 V                             ; 4.31e-010 s                ; 3.59e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.8e-007 V                   ; 2.35 V              ; -0.00679 V          ; 0.09 V                               ; 0.045 V                              ; 6.2e-010 s                  ; 7.91e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 4.8e-007 V                  ; 2.35 V             ; -0.00679 V         ; 0.09 V                              ; 0.045 V                             ; 6.2e-010 s                 ; 7.91e-010 s                ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; a[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; a[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; a[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; a[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; a[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; a[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; a[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; a[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; a[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; ctpin[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ctpin[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ctpin[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ctpin[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ctpin[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ctpin[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; ctpin[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; ctpin[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; outpin[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; outpin[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; outpin[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; outpin[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ypin[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ypin[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ypin[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-009 s                 ; 2.24e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-009 s                ; 2.24e-009 s                ; No                        ; Yes                       ;
; ypin[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ypin[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; ypin[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ypin[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; ypin[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; ypin[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-008 V                   ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-010 s                  ; 2.2e-010 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-008 V                  ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-010 s                 ; 2.2e-010 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-008 V                  ; 2.7 V               ; -0.012 V            ; 0.274 V                              ; 0.034 V                              ; 3.18e-010 s                 ; 4.96e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-008 V                 ; 2.7 V              ; -0.012 V           ; 0.274 V                             ; 0.034 V                             ; 3.18e-010 s                ; 4.96e-010 s                ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 475      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 475      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 8     ; 8    ;
; Unconstrained Input Port Paths  ; 56    ; 56   ;
; Unconstrained Output Ports      ; 28    ; 28   ;
; Unconstrained Output Port Paths ; 97    ; 97   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Warning: Tcl Script File registr.qip not found
    Info: set_global_assignment -name QIP_FILE registr.qip
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Tue Apr 25 12:06:08 2017
Info: Command: quartus_sta UA -c UA
Info: qsta_default_script.tcl version: #1
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'UA.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name clk clk
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -3.144
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.144       -20.208 clk 
Info: Worst-case hold slack is 0.499
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.499         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -17.135 clk 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -2.706
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.706       -17.283 clk 
Info: Worst-case hold slack is 0.454
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.454         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -17.135 clk 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -1.023
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.023        -4.926 clk 
Info: Worst-case hold slack is 0.217
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.217         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -14.671 clk 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 275 megabytes
    Info: Processing ended: Tue Apr 25 12:06:15 2017
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:04


