/* generated configuration header file - do not edit */
#ifndef BSP_CLOCK_CFG_H_
#define BSP_CLOCK_CFG_H_
#define BSP_CFG_XTAL_HZ (12000000) /* XTAL 12000000Hz */
#define BSP_CFG_HOCO_FREQUENCY (4) /* HOCO 48MHz */
#define BSP_CFG_CLOCK_SOURCE (CGC_CLOCK_HOCO) /* Clock Src: HOCO */
#define BSP_CFG_ICK_DIV (CGC_SYS_CLOCK_DIV_2) /* ICLK Div /2 */
#define BSP_CFG_PCKB_DIV (CGC_SYS_CLOCK_DIV_2) /* PCLKB Div /2 */
#define BSP_CFG_PCKD_DIV (CGC_SYS_CLOCK_DIV_1) /* PCLKD Div /1 */
#define BSP_CFG_FCK_DIV (CGC_SYS_CLOCK_DIV_2) /* FCLK Div /2 */
#define BSP_CFG_SDADC_CLOCK_SOURCE (0) /* Clock Src: HOCO */
#define BSP_CFG_SDADCCLK_DIV (7) /* SDADCCLK Div /12 */
#endif /* BSP_CLOCK_CFG_H_ */
