TimeQuest Timing Analyzer report for cpu_nuevo
Mon Feb 05 18:47:18 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'estadoSiguiente.escribir_op2'
 12. Slow Model Setup: 'estadoSiguiente.escribir_op1'
 13. Slow Model Setup: 'estadoSiguiente.escribir_data'
 14. Slow Model Setup: 'control[0]'
 15. Slow Model Setup: 'estadoSiguiente.incrementar_pc'
 16. Slow Model Setup: 'estadoSiguiente.escribir_ram'
 17. Slow Model Setup: 'estadoSiguiente.leer_ri'
 18. Slow Model Hold: 'estadoSiguiente.incrementar_pc'
 19. Slow Model Hold: 'estadoSiguiente.escribir_ram'
 20. Slow Model Hold: 'control[0]'
 21. Slow Model Hold: 'estadoSiguiente.escribir_op1'
 22. Slow Model Hold: 'estadoSiguiente.escribir_op2'
 23. Slow Model Hold: 'estadoSiguiente.leer_ri'
 24. Slow Model Hold: 'estadoSiguiente.escribir_data'
 25. Slow Model Recovery: 'estadoSiguiente.activar_leer_pc'
 26. Slow Model Recovery: 'estadoSiguiente.activar_leer_data'
 27. Slow Model Recovery: 'estadoSiguiente.activar_leer_ri'
 28. Slow Model Recovery: 'estadoSiguiente.espera'
 29. Slow Model Recovery: 'estadoSiguiente.activar_carga_alu'
 30. Slow Model Removal: 'estadoSiguiente.activar_leer_ri'
 31. Slow Model Removal: 'estadoSiguiente.activar_carga_alu'
 32. Slow Model Removal: 'estadoSiguiente.activar_leer_data'
 33. Slow Model Removal: 'estadoSiguiente.activar_leer_pc'
 34. Slow Model Removal: 'estadoSiguiente.espera'
 35. Slow Model Minimum Pulse Width: 'control[0]'
 36. Slow Model Minimum Pulse Width: 'estadoSiguiente.activar_carga_alu'
 37. Slow Model Minimum Pulse Width: 'estadoSiguiente.activar_leer_data'
 38. Slow Model Minimum Pulse Width: 'estadoSiguiente.activar_leer_pc'
 39. Slow Model Minimum Pulse Width: 'estadoSiguiente.activar_leer_ri'
 40. Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_data'
 41. Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_op1'
 42. Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_op2'
 43. Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_ram'
 44. Slow Model Minimum Pulse Width: 'estadoSiguiente.espera'
 45. Slow Model Minimum Pulse Width: 'estadoSiguiente.incrementar_pc'
 46. Slow Model Minimum Pulse Width: 'estadoSiguiente.leer_ri'
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Fast Model Setup Summary
 52. Fast Model Hold Summary
 53. Fast Model Recovery Summary
 54. Fast Model Removal Summary
 55. Fast Model Minimum Pulse Width Summary
 56. Fast Model Setup: 'estadoSiguiente.escribir_op2'
 57. Fast Model Setup: 'estadoSiguiente.escribir_op1'
 58. Fast Model Setup: 'estadoSiguiente.escribir_data'
 59. Fast Model Setup: 'control[0]'
 60. Fast Model Setup: 'estadoSiguiente.escribir_ram'
 61. Fast Model Setup: 'estadoSiguiente.leer_ri'
 62. Fast Model Setup: 'estadoSiguiente.incrementar_pc'
 63. Fast Model Hold: 'estadoSiguiente.incrementar_pc'
 64. Fast Model Hold: 'control[0]'
 65. Fast Model Hold: 'estadoSiguiente.escribir_ram'
 66. Fast Model Hold: 'estadoSiguiente.escribir_op1'
 67. Fast Model Hold: 'estadoSiguiente.escribir_op2'
 68. Fast Model Hold: 'estadoSiguiente.leer_ri'
 69. Fast Model Hold: 'estadoSiguiente.escribir_data'
 70. Fast Model Recovery: 'estadoSiguiente.activar_leer_pc'
 71. Fast Model Recovery: 'estadoSiguiente.activar_leer_data'
 72. Fast Model Recovery: 'estadoSiguiente.activar_leer_ri'
 73. Fast Model Recovery: 'estadoSiguiente.espera'
 74. Fast Model Recovery: 'estadoSiguiente.activar_carga_alu'
 75. Fast Model Removal: 'estadoSiguiente.activar_leer_data'
 76. Fast Model Removal: 'estadoSiguiente.activar_leer_pc'
 77. Fast Model Removal: 'estadoSiguiente.activar_leer_ri'
 78. Fast Model Removal: 'estadoSiguiente.activar_carga_alu'
 79. Fast Model Removal: 'estadoSiguiente.espera'
 80. Fast Model Minimum Pulse Width: 'control[0]'
 81. Fast Model Minimum Pulse Width: 'estadoSiguiente.activar_carga_alu'
 82. Fast Model Minimum Pulse Width: 'estadoSiguiente.activar_leer_data'
 83. Fast Model Minimum Pulse Width: 'estadoSiguiente.activar_leer_pc'
 84. Fast Model Minimum Pulse Width: 'estadoSiguiente.activar_leer_ri'
 85. Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_data'
 86. Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_op1'
 87. Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_op2'
 88. Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_ram'
 89. Fast Model Minimum Pulse Width: 'estadoSiguiente.espera'
 90. Fast Model Minimum Pulse Width: 'estadoSiguiente.incrementar_pc'
 91. Fast Model Minimum Pulse Width: 'estadoSiguiente.leer_ri'
 92. Setup Times
 93. Hold Times
 94. Clock to Output Times
 95. Minimum Clock to Output Times
 96. Multicorner Timing Analysis Summary
 97. Setup Times
 98. Hold Times
 99. Clock to Output Times
100. Minimum Clock to Output Times
101. Setup Transfers
102. Hold Transfers
103. Recovery Transfers
104. Removal Transfers
105. Report TCCS
106. Report RSKM
107. Unconstrained Paths
108. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; cpu_nuevo                                                         ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                               ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+
; Clock Name                        ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                               ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+
; control[0]                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { control[0] }                        ;
; estadoSiguiente.activar_carga_alu ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.activar_carga_alu } ;
; estadoSiguiente.activar_leer_data ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.activar_leer_data } ;
; estadoSiguiente.activar_leer_pc   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.activar_leer_pc }   ;
; estadoSiguiente.activar_leer_ri   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.activar_leer_ri }   ;
; estadoSiguiente.escribir_data     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.escribir_data }     ;
; estadoSiguiente.escribir_op1      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.escribir_op1 }      ;
; estadoSiguiente.escribir_op2      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.escribir_op2 }      ;
; estadoSiguiente.escribir_ram      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.escribir_ram }      ;
; estadoSiguiente.espera            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.espera }            ;
; estadoSiguiente.incrementar_pc    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.incrementar_pc }    ;
; estadoSiguiente.leer_ri           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.leer_ri }           ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                               ;
+------------+-----------------+--------------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note                                                  ;
+------------+-----------------+--------------------------------+-------------------------------------------------------+
; INF MHz    ; 165.62 MHz      ; estadoSiguiente.incrementar_pc ; limit due to hold check                               ;
; 188.25 MHz ; 163.03 MHz      ; control[0]                     ; limit due to high minimum pulse width violation (tch) ;
; 444.44 MHz ; 204.75 MHz      ; estadoSiguiente.escribir_ram   ; limit due to hold check                               ;
; 636.94 MHz ; 285.39 MHz      ; estadoSiguiente.escribir_op2   ; limit due to hold check                               ;
; 771.6 MHz  ; 260.01 MHz      ; estadoSiguiente.escribir_op1   ; limit due to hold check                               ;
+------------+-----------------+--------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------+
; Slow Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; estadoSiguiente.escribir_op2   ; -7.105 ; -56.757       ;
; estadoSiguiente.escribir_op1   ; -7.029 ; -59.668       ;
; estadoSiguiente.escribir_data  ; -6.431 ; -48.974       ;
; control[0]                     ; -4.312 ; -327.512      ;
; estadoSiguiente.incrementar_pc ; -4.243 ; -27.182       ;
; estadoSiguiente.escribir_ram   ; -3.792 ; -23.026       ;
; estadoSiguiente.leer_ri        ; -2.755 ; -21.308       ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow Model Hold Summary                                 ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; estadoSiguiente.incrementar_pc ; -3.019 ; -20.181       ;
; estadoSiguiente.escribir_ram   ; -2.442 ; -16.046       ;
; control[0]                     ; -1.957 ; -16.053       ;
; estadoSiguiente.escribir_op1   ; -1.923 ; -12.258       ;
; estadoSiguiente.escribir_op2   ; -1.847 ; -11.650       ;
; estadoSiguiente.leer_ri        ; 0.711  ; 0.000         ;
; estadoSiguiente.escribir_data  ; 5.571  ; 0.000         ;
+--------------------------------+--------+---------------+


+------------------------------------------------------------+
; Slow Model Recovery Summary                                ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; estadoSiguiente.activar_leer_pc   ; -5.490 ; -5.490        ;
; estadoSiguiente.activar_leer_data ; -4.488 ; -4.488        ;
; estadoSiguiente.activar_leer_ri   ; -4.466 ; -4.466        ;
; estadoSiguiente.espera            ; -3.903 ; -3.903        ;
; estadoSiguiente.activar_carga_alu ; -3.617 ; -7.074        ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Slow Model Removal Summary                                ;
+-----------------------------------+-------+---------------+
; Clock                             ; Slack ; End Point TNS ;
+-----------------------------------+-------+---------------+
; estadoSiguiente.activar_leer_ri   ; 0.210 ; 0.000         ;
; estadoSiguiente.activar_carga_alu ; 0.222 ; 0.000         ;
; estadoSiguiente.activar_leer_data ; 0.236 ; 0.000         ;
; estadoSiguiente.activar_leer_pc   ; 0.271 ; 0.000         ;
; estadoSiguiente.espera            ; 3.082 ; 0.000         ;
+-----------------------------------+-------+---------------+


+------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                     ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; control[0]                        ; -2.567 ; -352.651      ;
; estadoSiguiente.activar_carga_alu ; 0.500  ; 0.000         ;
; estadoSiguiente.activar_leer_data ; 0.500  ; 0.000         ;
; estadoSiguiente.activar_leer_pc   ; 0.500  ; 0.000         ;
; estadoSiguiente.activar_leer_ri   ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_data     ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_op1      ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_op2      ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_ram      ; 0.500  ; 0.000         ;
; estadoSiguiente.espera            ; 0.500  ; 0.000         ;
; estadoSiguiente.incrementar_pc    ; 0.500  ; 0.000         ;
; estadoSiguiente.leer_ri           ; 0.500  ; 0.000         ;
+-----------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'estadoSiguiente.escribir_op2'                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node   ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; -7.105 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.009      ; 6.211      ;
; -7.105 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.009      ; 6.211      ;
; -7.105 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.009      ; 6.211      ;
; -7.105 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.009      ; 6.211      ;
; -7.105 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.009      ; 6.211      ;
; -7.105 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.009      ; 6.211      ;
; -7.072 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.009      ; 6.227      ;
; -7.072 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.009      ; 6.227      ;
; -7.072 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.009      ; 6.227      ;
; -7.072 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.009      ; 6.227      ;
; -7.072 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.009      ; 6.227      ;
; -7.072 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.009      ; 6.227      ;
; -6.390 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.634      ; 6.181      ;
; -6.390 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.634      ; 6.181      ;
; -6.390 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.634      ; 6.181      ;
; -6.390 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.634      ; 6.181      ;
; -6.390 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.634      ; 6.181      ;
; -6.390 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.634      ; 6.181      ;
; -6.361 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.768      ; 6.270      ;
; -6.361 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.768      ; 6.270      ;
; -6.361 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.768      ; 6.270      ;
; -6.361 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.768      ; 6.270      ;
; -6.361 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.768      ; 6.270      ;
; -6.361 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.768      ; 6.270      ;
; -6.344 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.768      ; 6.253      ;
; -6.344 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.768      ; 6.253      ;
; -6.344 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.768      ; 6.253      ;
; -6.344 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.768      ; 6.253      ;
; -6.344 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.768      ; 6.253      ;
; -6.344 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.768      ; 6.253      ;
; -5.981 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.769      ; 5.839      ;
; -5.981 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.769      ; 5.839      ;
; -5.981 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.769      ; 5.839      ;
; -5.981 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.769      ; 5.839      ;
; -5.981 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.769      ; 5.839      ;
; -5.981 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.769      ; 5.839      ;
; -5.926 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.767      ; 5.834      ;
; -5.926 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.767      ; 5.834      ;
; -5.926 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.767      ; 5.834      ;
; -5.926 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.767      ; 5.834      ;
; -5.926 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.767      ; 5.834      ;
; -5.926 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.767      ; 5.834      ;
; -5.852 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.768      ; 5.762      ;
; -5.852 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.768      ; 5.762      ;
; -5.852 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.768      ; 5.762      ;
; -5.852 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.768      ; 5.762      ;
; -5.852 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.768      ; 5.762      ;
; -5.852 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.768      ; 5.762      ;
; -1.331 ; registro8b:r_data|data_out[6]~reg0                                                                  ; in_op2[6] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.130      ; 1.602      ;
; -0.736 ; registro8b:r_data|data_out[0]~reg0                                                                  ; in_op2[0] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.129      ; 0.957      ;
; -0.679 ; registro8b:r_data|data_out[7]~reg0                                                                  ; in_op2[7] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.127      ; 0.948      ;
; -0.678 ; registro8b:r_data|data_out[4]~reg0                                                                  ; in_op2[4] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.182      ; 0.953      ;
; -0.630 ; registro8b:r_data|data_out[1]~reg0                                                                  ; in_op2[1] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.181      ; 0.952      ;
; -0.627 ; registro8b:r_data|data_out[5]~reg0                                                                  ; in_op2[5] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.181      ; 0.954      ;
; -0.618 ; registro8b:r_data|data_out[3]~reg0                                                                  ; in_op2[3] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.183      ; 0.947      ;
; -0.427 ; registro8b:r_data|data_out[2]~reg0                                                                  ; in_op2[2] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.388      ; 1.122      ;
; -0.285 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.874      ; 2.560      ;
; -0.224 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.874      ; 2.548      ;
; -0.142 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.874      ; 2.417      ;
; -0.135 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.874      ; 2.459      ;
; 0.215  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 2.874      ; 2.560      ;
; 0.276  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 2.874      ; 2.548      ;
; 0.358  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 2.874      ; 2.417      ;
; 0.365  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 2.874      ; 2.459      ;
; 0.383  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 3.499      ; 2.577      ;
; 0.488  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 3.632      ; 2.589      ;
; 0.489  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 3.499      ; 2.471      ;
; 0.605  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 3.633      ; 2.473      ;
; 0.781  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 3.634      ; 2.246      ;
; 0.799  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 3.633      ; 2.279      ;
; 0.826  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 3.633      ; 2.252      ;
; 0.834  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 3.634      ; 2.193      ;
; 0.883  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 3.499      ; 2.577      ;
; 0.885  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 3.633      ; 2.193      ;
; 0.894  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 3.633      ; 2.185      ;
; 0.985  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 3.632      ; 2.092      ;
; 0.988  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 3.632      ; 2.589      ;
; 0.989  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 3.633      ; 2.090      ;
; 0.989  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 3.499      ; 2.471      ;
; 1.105  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 3.633      ; 2.473      ;
; 1.281  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 3.634      ; 2.246      ;
; 1.299  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 3.633      ; 2.279      ;
; 1.326  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 3.633      ; 2.252      ;
; 1.334  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 3.634      ; 2.193      ;
; 1.385  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 3.633      ; 2.193      ;
; 1.394  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 3.633      ; 2.185      ;
; 1.485  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 3.632      ; 2.092      ;
; 1.489  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 3.633      ; 2.090      ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'estadoSiguiente.escribir_op1'                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node   ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; -7.029 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.085      ; 6.211      ;
; -7.029 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.085      ; 6.211      ;
; -7.029 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.085      ; 6.211      ;
; -7.029 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.085      ; 6.211      ;
; -7.029 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.085      ; 6.211      ;
; -7.029 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.085      ; 6.211      ;
; -6.996 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.085      ; 6.227      ;
; -6.996 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.085      ; 6.227      ;
; -6.996 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.085      ; 6.227      ;
; -6.996 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.085      ; 6.227      ;
; -6.996 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.085      ; 6.227      ;
; -6.996 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.085      ; 6.227      ;
; -6.314 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.710      ; 6.181      ;
; -6.314 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.710      ; 6.181      ;
; -6.314 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.710      ; 6.181      ;
; -6.314 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.710      ; 6.181      ;
; -6.314 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.710      ; 6.181      ;
; -6.314 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.710      ; 6.181      ;
; -6.285 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.844      ; 6.270      ;
; -6.285 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.844      ; 6.270      ;
; -6.285 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.844      ; 6.270      ;
; -6.285 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.844      ; 6.270      ;
; -6.285 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.844      ; 6.270      ;
; -6.285 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.844      ; 6.270      ;
; -6.268 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.844      ; 6.253      ;
; -6.268 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.844      ; 6.253      ;
; -6.268 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.844      ; 6.253      ;
; -6.268 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.844      ; 6.253      ;
; -6.268 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.844      ; 6.253      ;
; -6.268 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.844      ; 6.253      ;
; -5.905 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.845      ; 5.839      ;
; -5.905 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.845      ; 5.839      ;
; -5.905 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.845      ; 5.839      ;
; -5.905 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.845      ; 5.839      ;
; -5.905 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.845      ; 5.839      ;
; -5.905 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.845      ; 5.839      ;
; -5.850 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.843      ; 5.834      ;
; -5.850 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.843      ; 5.834      ;
; -5.850 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.843      ; 5.834      ;
; -5.850 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.843      ; 5.834      ;
; -5.850 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.843      ; 5.834      ;
; -5.850 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.843      ; 5.834      ;
; -5.776 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.844      ; 5.762      ;
; -5.776 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.844      ; 5.762      ;
; -5.776 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.844      ; 5.762      ;
; -5.776 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.844      ; 5.762      ;
; -5.776 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.844      ; 5.762      ;
; -5.776 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.844      ; 5.762      ;
; -1.408 ; registro8b:r_data|data_out[7]~reg0                                                                  ; in_op1[7] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.709      ; 1.416      ;
; -1.206 ; registro8b:r_data|data_out[4]~reg0                                                                  ; in_op1[4] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.953      ; 1.257      ;
; -1.203 ; registro8b:r_data|data_out[0]~reg0                                                                  ; in_op1[0] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.953      ; 1.253      ;
; -1.170 ; registro8b:r_data|data_out[5]~reg0                                                                  ; in_op1[5] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.950      ; 1.260      ;
; -1.165 ; registro8b:r_data|data_out[2]~reg0                                                                  ; in_op1[2] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.953      ; 1.264      ;
; -1.157 ; registro8b:r_data|data_out[3]~reg0                                                                  ; in_op1[3] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.953      ; 1.252      ;
; -1.082 ; registro8b:r_data|data_out[1]~reg0                                                                  ; in_op1[1] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.953      ; 1.177      ;
; -0.854 ; registro8b:r_data|data_out[6]~reg0                                                                  ; in_op1[6] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.954      ; 0.954      ;
; -0.209 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.950      ; 2.560      ;
; -0.148 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.950      ; 2.548      ;
; -0.066 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.950      ; 2.417      ;
; -0.059 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.950      ; 2.459      ;
; 0.291  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 2.950      ; 2.560      ;
; 0.352  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 2.950      ; 2.548      ;
; 0.434  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 2.950      ; 2.417      ;
; 0.441  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 2.950      ; 2.459      ;
; 0.459  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.575      ; 2.577      ;
; 0.564  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.708      ; 2.589      ;
; 0.565  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.575      ; 2.471      ;
; 0.681  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.709      ; 2.473      ;
; 0.857  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.710      ; 2.246      ;
; 0.875  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.709      ; 2.279      ;
; 0.902  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.709      ; 2.252      ;
; 0.910  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.710      ; 2.193      ;
; 0.959  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.575      ; 2.577      ;
; 0.961  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.709      ; 2.193      ;
; 0.970  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.709      ; 2.185      ;
; 1.061  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.708      ; 2.092      ;
; 1.064  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.708      ; 2.589      ;
; 1.065  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.709      ; 2.090      ;
; 1.065  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.575      ; 2.471      ;
; 1.181  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.709      ; 2.473      ;
; 1.357  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.710      ; 2.246      ;
; 1.375  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.709      ; 2.279      ;
; 1.402  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.709      ; 2.252      ;
; 1.410  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.710      ; 2.193      ;
; 1.461  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.709      ; 2.193      ;
; 1.470  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.709      ; 2.185      ;
; 1.561  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.708      ; 2.092      ;
; 1.565  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.709      ; 2.090      ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'estadoSiguiente.escribir_data'                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------------------------+------------+--------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node    ; Launch Clock ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+------------+--------------+-------------------------------+--------------+------------+------------+
; -6.431 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.290     ; 5.226      ;
; -6.431 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.290     ; 5.226      ;
; -6.431 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.290     ; 5.226      ;
; -6.431 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.290     ; 5.226      ;
; -6.431 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.290     ; 5.226      ;
; -6.431 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.290     ; 5.226      ;
; -6.389 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.292     ; 5.238      ;
; -6.389 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.292     ; 5.238      ;
; -6.389 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.292     ; 5.238      ;
; -6.389 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.292     ; 5.238      ;
; -6.389 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.292     ; 5.238      ;
; -6.389 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.292     ; 5.238      ;
; -6.218 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.036     ; 5.482      ;
; -6.218 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.036     ; 5.482      ;
; -6.218 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.036     ; 5.482      ;
; -6.218 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.036     ; 5.482      ;
; -6.218 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.036     ; 5.482      ;
; -6.218 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.036     ; 5.482      ;
; -6.173 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.037     ; 5.443      ;
; -6.173 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.037     ; 5.443      ;
; -6.173 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.037     ; 5.443      ;
; -6.173 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.037     ; 5.443      ;
; -6.173 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.037     ; 5.443      ;
; -6.173 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.037     ; 5.443      ;
; -6.028 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.292     ; 4.869      ;
; -6.028 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.293     ; 4.877      ;
; -6.028 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.292     ; 4.869      ;
; -6.028 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.292     ; 4.869      ;
; -6.028 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.292     ; 4.869      ;
; -6.028 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.292     ; 4.869      ;
; -6.028 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.292     ; 4.869      ;
; -6.028 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.293     ; 4.877      ;
; -6.028 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.293     ; 4.877      ;
; -6.028 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.293     ; 4.877      ;
; -6.028 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.293     ; 4.877      ;
; -6.028 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.293     ; 4.877      ;
; -5.936 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.295     ; 4.779      ;
; -5.936 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.295     ; 4.779      ;
; -5.936 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.295     ; 4.779      ;
; -5.936 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.295     ; 4.779      ;
; -5.936 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.295     ; 4.779      ;
; -5.936 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.295     ; 4.779      ;
; -5.771 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.034     ; 5.037      ;
; -5.771 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.034     ; 5.037      ;
; -5.771 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.034     ; 5.037      ;
; -5.771 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.034     ; 5.037      ;
; -5.771 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.034     ; 5.037      ;
; -5.771 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.034     ; 5.037      ;
+--------+-----------------------------------------------------------------------------------------------------+------------+--------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'control[0]'                                                                                                                                                                                                               ;
+--------+-----------------------------------------+-----------------------------------------------------------------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                                                                             ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------------------------------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; -4.312 ; estadoSiguiente.reset_pc                ; registro8b:r_pc|registro[6]                                                                         ; control[0]                   ; control[0]  ; 1.000        ; -0.452     ; 4.900      ;
; -4.312 ; estadoSiguiente.reset_pc                ; registro8b:r_pc|registro[7]                                                                         ; control[0]                   ; control[0]  ; 1.000        ; -0.452     ; 4.900      ;
; -4.312 ; estadoSiguiente.reset_pc                ; registro8b:r_pc|registro[1]                                                                         ; control[0]                   ; control[0]  ; 1.000        ; -0.452     ; 4.900      ;
; -4.312 ; estadoSiguiente.reset_pc                ; registro8b:r_pc|registro[0]                                                                         ; control[0]                   ; control[0]  ; 1.000        ; -0.452     ; 4.900      ;
; -4.194 ; estadoSiguiente.mostrar_salida          ; registro8b:r_ri|registro[7]                                                                         ; control[0]                   ; control[0]  ; 1.000        ; -0.572     ; 4.662      ;
; -4.055 ; estadoSiguiente.reset_pc                ; registro8b:r_pc|registro[4]                                                                         ; control[0]                   ; control[0]  ; 1.000        ; -0.451     ; 4.644      ;
; -4.055 ; estadoSiguiente.reset_pc                ; registro8b:r_pc|registro[3]                                                                         ; control[0]                   ; control[0]  ; 1.000        ; -0.451     ; 4.644      ;
; -4.055 ; estadoSiguiente.reset_pc                ; registro8b:r_pc|registro[2]                                                                         ; control[0]                   ; control[0]  ; 1.000        ; -0.451     ; 4.644      ;
; -4.055 ; estadoSiguiente.reset_pc                ; registro8b:r_pc|registro[5]                                                                         ; control[0]                   ; control[0]  ; 1.000        ; -0.451     ; 4.644      ;
; -4.018 ; estadoSiguiente.activar_esc_ri          ; registro8b:r_ri|registro[7]                                                                         ; control[0]                   ; control[0]  ; 1.000        ; 0.001      ; 5.059      ;
; -3.821 ; estadoSiguiente.mostrar_salida          ; registro8b:r_ri|registro[5]                                                                         ; control[0]                   ; control[0]  ; 1.000        ; -0.568     ; 4.293      ;
; -3.821 ; estadoSiguiente.mostrar_salida          ; registro8b:r_ri|registro[6]                                                                         ; control[0]                   ; control[0]  ; 1.000        ; -0.568     ; 4.293      ;
; -3.645 ; estadoSiguiente.activar_esc_ri          ; registro8b:r_ri|registro[5]                                                                         ; control[0]                   ; control[0]  ; 1.000        ; 0.005      ; 4.690      ;
; -3.645 ; estadoSiguiente.activar_esc_ri          ; registro8b:r_ri|registro[6]                                                                         ; control[0]                   ; control[0]  ; 1.000        ; 0.005      ; 4.690      ;
; -3.619 ; codigo_operacion_alu[0]                 ; alu:modulo_alu|resultado[7]~reg0                                                                    ; control[0]                   ; control[0]  ; 1.000        ; 0.001      ; 4.660      ;
; -3.533 ; codigo_operacion_alu[0]                 ; alu:modulo_alu|resultado[6]~reg0                                                                    ; control[0]                   ; control[0]  ; 1.000        ; 0.001      ; 4.574      ;
; -3.492 ; estadoSiguiente.mostrar_salida          ; registro8b:r_ri|registro[0]                                                                         ; control[0]                   ; control[0]  ; 1.000        ; -0.569     ; 3.963      ;
; -3.492 ; estadoSiguiente.mostrar_salida          ; registro8b:r_ri|registro[1]                                                                         ; control[0]                   ; control[0]  ; 1.000        ; -0.569     ; 3.963      ;
; -3.492 ; estadoSiguiente.mostrar_salida          ; registro8b:r_ri|registro[3]                                                                         ; control[0]                   ; control[0]  ; 1.000        ; -0.569     ; 3.963      ;
; -3.492 ; estadoSiguiente.mostrar_salida          ; registro8b:r_ri|registro[2]                                                                         ; control[0]                   ; control[0]  ; 1.000        ; -0.569     ; 3.963      ;
; -3.492 ; estadoSiguiente.mostrar_salida          ; registro8b:r_ri|registro[4]                                                                         ; control[0]                   ; control[0]  ; 1.000        ; -0.569     ; 3.963      ;
; -3.447 ; codigo_operacion_alu[0]                 ; alu:modulo_alu|resultado[5]~reg0                                                                    ; control[0]                   ; control[0]  ; 1.000        ; 0.001      ; 4.488      ;
; -3.441 ; estadoSiguiente.leer_op2                ; registro8b:r_operador2|registro[0]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.008      ; 4.489      ;
; -3.441 ; estadoSiguiente.leer_op2                ; registro8b:r_operador2|registro[1]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.008      ; 4.489      ;
; -3.441 ; estadoSiguiente.leer_op2                ; registro8b:r_operador2|registro[2]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.008      ; 4.489      ;
; -3.441 ; estadoSiguiente.leer_op2                ; registro8b:r_operador2|registro[3]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.008      ; 4.489      ;
; -3.441 ; estadoSiguiente.leer_op2                ; registro8b:r_operador2|registro[4]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.008      ; 4.489      ;
; -3.441 ; estadoSiguiente.leer_op2                ; registro8b:r_operador2|registro[5]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.008      ; 4.489      ;
; -3.441 ; estadoSiguiente.leer_op2                ; registro8b:r_operador2|registro[7]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.008      ; 4.489      ;
; -3.361 ; codigo_operacion_alu[0]                 ; alu:modulo_alu|resultado[4]~reg0                                                                    ; control[0]                   ; control[0]  ; 1.000        ; 0.001      ; 4.402      ;
; -3.340 ; registro8b:r_operador2|data_out[2]~reg0 ; alu:modulo_alu|resultado[7]~reg0                                                                    ; control[0]                   ; control[0]  ; 1.000        ; -0.007     ; 4.373      ;
; -3.316 ; estadoSiguiente.activar_esc_ri          ; registro8b:r_ri|registro[0]                                                                         ; control[0]                   ; control[0]  ; 1.000        ; 0.004      ; 4.360      ;
; -3.316 ; estadoSiguiente.activar_esc_ri          ; registro8b:r_ri|registro[1]                                                                         ; control[0]                   ; control[0]  ; 1.000        ; 0.004      ; 4.360      ;
; -3.316 ; estadoSiguiente.activar_esc_ri          ; registro8b:r_ri|registro[3]                                                                         ; control[0]                   ; control[0]  ; 1.000        ; 0.004      ; 4.360      ;
; -3.316 ; estadoSiguiente.activar_esc_ri          ; registro8b:r_ri|registro[2]                                                                         ; control[0]                   ; control[0]  ; 1.000        ; 0.004      ; 4.360      ;
; -3.316 ; estadoSiguiente.activar_esc_ri          ; registro8b:r_ri|registro[4]                                                                         ; control[0]                   ; control[0]  ; 1.000        ; 0.004      ; 4.360      ;
; -3.278 ; estadoSiguiente.leer_op1                ; registro8b:r_operador1|registro[0]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.006      ; 4.324      ;
; -3.278 ; estadoSiguiente.leer_op1                ; registro8b:r_operador1|registro[1]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.006      ; 4.324      ;
; -3.278 ; estadoSiguiente.leer_op1                ; registro8b:r_operador1|registro[2]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.006      ; 4.324      ;
; -3.278 ; estadoSiguiente.leer_op1                ; registro8b:r_operador1|registro[3]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.006      ; 4.324      ;
; -3.278 ; estadoSiguiente.leer_op1                ; registro8b:r_operador1|registro[4]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.006      ; 4.324      ;
; -3.278 ; estadoSiguiente.leer_op1                ; registro8b:r_operador1|registro[5]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.006      ; 4.324      ;
; -3.278 ; estadoSiguiente.leer_op1                ; registro8b:r_operador1|registro[6]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.006      ; 4.324      ;
; -3.278 ; estadoSiguiente.leer_op1                ; registro8b:r_operador1|registro[7]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.006      ; 4.324      ;
; -3.275 ; codigo_operacion_alu[0]                 ; alu:modulo_alu|resultado[3]~reg0                                                                    ; control[0]                   ; control[0]  ; 1.000        ; 0.001      ; 4.316      ;
; -3.254 ; registro8b:r_operador2|data_out[2]~reg0 ; alu:modulo_alu|resultado[6]~reg0                                                                    ; control[0]                   ; control[0]  ; 1.000        ; -0.007     ; 4.287      ;
; -3.189 ; codigo_operacion_alu[0]                 ; alu:modulo_alu|resultado[2]~reg0                                                                    ; control[0]                   ; control[0]  ; 1.000        ; 0.001      ; 4.230      ;
; -3.168 ; registro8b:r_operador2|data_out[2]~reg0 ; alu:modulo_alu|resultado[5]~reg0                                                                    ; control[0]                   ; control[0]  ; 1.000        ; -0.007     ; 4.201      ;
; -3.119 ; registro8b:r_ri|data_out[1]~reg0        ; codigo_operacion_alu[1]                                                                             ; control[0]                   ; control[0]  ; 1.000        ; 0.005      ; 4.164      ;
; -3.119 ; registro8b:r_ri|data_out[1]~reg0        ; codigo_operacion_alu[0]                                                                             ; control[0]                   ; control[0]  ; 1.000        ; 0.005      ; 4.164      ;
; -3.118 ; estadoSiguiente.activar_leer_op2        ; registro8b:r_operador2|registro[0]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.008      ; 4.166      ;
; -3.118 ; estadoSiguiente.activar_leer_op2        ; registro8b:r_operador2|registro[1]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.008      ; 4.166      ;
; -3.118 ; estadoSiguiente.activar_leer_op2        ; registro8b:r_operador2|registro[2]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.008      ; 4.166      ;
; -3.118 ; estadoSiguiente.activar_leer_op2        ; registro8b:r_operador2|registro[3]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.008      ; 4.166      ;
; -3.118 ; estadoSiguiente.activar_leer_op2        ; registro8b:r_operador2|registro[4]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.008      ; 4.166      ;
; -3.118 ; estadoSiguiente.activar_leer_op2        ; registro8b:r_operador2|registro[5]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.008      ; 4.166      ;
; -3.118 ; estadoSiguiente.activar_leer_op2        ; registro8b:r_operador2|registro[7]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.008      ; 4.166      ;
; -3.111 ; registro8b:r_ri|data_out[2]~reg0        ; codigo_operacion_alu[1]                                                                             ; control[0]                   ; control[0]  ; 1.000        ; 0.005      ; 4.156      ;
; -3.111 ; registro8b:r_ri|data_out[2]~reg0        ; codigo_operacion_alu[0]                                                                             ; control[0]                   ; control[0]  ; 1.000        ; 0.005      ; 4.156      ;
; -3.100 ; estadoSiguiente.activar_leer_ram        ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg       ; control[0]                   ; control[0]  ; 1.000        ; 0.105      ; 4.159      ;
; -3.091 ; estadoSiguiente.leer_op2                ; registro8b:r_operador2|registro[6]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.001      ; 4.132      ;
; -3.082 ; registro8b:r_operador2|data_out[2]~reg0 ; alu:modulo_alu|resultado[4]~reg0                                                                    ; control[0]                   ; control[0]  ; 1.000        ; -0.007     ; 4.115      ;
; -3.078 ; posicion_ram[5]                         ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg5 ; estadoSiguiente.escribir_ram ; control[0]  ; 0.500        ; -1.324     ; 2.208      ;
; -3.037 ; registro8b:r_operador2|data_out[3]~reg0 ; alu:modulo_alu|resultado[3]~reg0                                                                    ; control[0]                   ; control[0]  ; 1.000        ; -0.008     ; 4.069      ;
; -3.035 ; posicion_ram[5]                         ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; estadoSiguiente.escribir_ram ; control[0]  ; 0.500        ; -1.281     ; 2.208      ;
; -3.013 ; registro8b:r_operador2|data_out[1]~reg0 ; alu:modulo_alu|resultado[7]~reg0                                                                    ; control[0]                   ; control[0]  ; 1.000        ; 0.001      ; 4.054      ;
; -3.001 ; op_a_cargar                             ; op_a_cargar                                                                                         ; control[0]                   ; control[0]  ; 1.000        ; 0.000      ; 4.041      ;
; -2.996 ; registro8b:r_operador2|data_out[2]~reg0 ; alu:modulo_alu|resultado[3]~reg0                                                                    ; control[0]                   ; control[0]  ; 1.000        ; -0.007     ; 4.029      ;
; -2.981 ; registro8b:r_operador1|data_out[3]~reg0 ; alu:modulo_alu|resultado[3]~reg0                                                                    ; control[0]                   ; control[0]  ; 1.000        ; -0.005     ; 4.016      ;
; -2.960 ; codigo_operacion_alu[0]                 ; alu:modulo_alu|resultado[1]~reg0                                                                    ; control[0]                   ; control[0]  ; 1.000        ; 0.001      ; 4.001      ;
; -2.941 ; registro8b:r_ri|data_out[7]~reg0        ; codigo_operacion_alu[1]                                                                             ; control[0]                   ; control[0]  ; 1.000        ; 0.005      ; 3.986      ;
; -2.941 ; registro8b:r_ri|data_out[7]~reg0        ; codigo_operacion_alu[0]                                                                             ; control[0]                   ; control[0]  ; 1.000        ; 0.005      ; 3.986      ;
; -2.927 ; registro8b:r_operador2|data_out[1]~reg0 ; alu:modulo_alu|resultado[6]~reg0                                                                    ; control[0]                   ; control[0]  ; 1.000        ; 0.001      ; 3.968      ;
; -2.906 ; estadoSiguiente.activar_leer_op1        ; registro8b:r_operador1|registro[0]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.006      ; 3.952      ;
; -2.906 ; estadoSiguiente.activar_leer_op1        ; registro8b:r_operador1|registro[1]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.006      ; 3.952      ;
; -2.906 ; estadoSiguiente.activar_leer_op1        ; registro8b:r_operador1|registro[2]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.006      ; 3.952      ;
; -2.906 ; estadoSiguiente.activar_leer_op1        ; registro8b:r_operador1|registro[3]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.006      ; 3.952      ;
; -2.906 ; estadoSiguiente.activar_leer_op1        ; registro8b:r_operador1|registro[4]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.006      ; 3.952      ;
; -2.906 ; estadoSiguiente.activar_leer_op1        ; registro8b:r_operador1|registro[5]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.006      ; 3.952      ;
; -2.906 ; estadoSiguiente.activar_leer_op1        ; registro8b:r_operador1|registro[6]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.006      ; 3.952      ;
; -2.906 ; estadoSiguiente.activar_leer_op1        ; registro8b:r_operador1|registro[7]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.006      ; 3.952      ;
; -2.899 ; registro8b:r_operador2|data_out[1]~reg0 ; alu:modulo_alu|resultado[1]~reg0                                                                    ; control[0]                   ; control[0]  ; 1.000        ; 0.001      ; 3.940      ;
; -2.851 ; registro8b:r_operador2|data_out[4]~reg0 ; alu:modulo_alu|resultado[7]~reg0                                                                    ; control[0]                   ; control[0]  ; 1.000        ; -0.008     ; 3.883      ;
; -2.841 ; registro8b:r_operador2|data_out[1]~reg0 ; alu:modulo_alu|resultado[5]~reg0                                                                    ; control[0]                   ; control[0]  ; 1.000        ; 0.001      ; 3.882      ;
; -2.772 ; registro8b:r_ri|data_out[6]~reg0        ; codigo_operacion_alu[1]                                                                             ; control[0]                   ; control[0]  ; 1.000        ; 0.005      ; 3.817      ;
; -2.772 ; registro8b:r_ri|data_out[6]~reg0        ; codigo_operacion_alu[0]                                                                             ; control[0]                   ; control[0]  ; 1.000        ; 0.005      ; 3.817      ;
; -2.768 ; estadoSiguiente.activar_esc_op1         ; registro8b:r_operador1|registro[0]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.006      ; 3.814      ;
; -2.768 ; estadoSiguiente.activar_esc_op1         ; registro8b:r_operador1|registro[1]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.006      ; 3.814      ;
; -2.768 ; estadoSiguiente.activar_esc_op1         ; registro8b:r_operador1|registro[2]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.006      ; 3.814      ;
; -2.768 ; estadoSiguiente.activar_esc_op1         ; registro8b:r_operador1|registro[3]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.006      ; 3.814      ;
; -2.768 ; estadoSiguiente.activar_esc_op1         ; registro8b:r_operador1|registro[4]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.006      ; 3.814      ;
; -2.768 ; estadoSiguiente.activar_esc_op1         ; registro8b:r_operador1|registro[5]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.006      ; 3.814      ;
; -2.768 ; estadoSiguiente.activar_esc_op1         ; registro8b:r_operador1|registro[6]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.006      ; 3.814      ;
; -2.768 ; estadoSiguiente.activar_esc_op1         ; registro8b:r_operador1|registro[7]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.006      ; 3.814      ;
; -2.768 ; estadoSiguiente.activar_leer_op2        ; registro8b:r_operador2|registro[6]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.001      ; 3.809      ;
; -2.765 ; registro8b:r_operador2|data_out[4]~reg0 ; alu:modulo_alu|resultado[6]~reg0                                                                    ; control[0]                   ; control[0]  ; 1.000        ; -0.008     ; 3.797      ;
; -2.755 ; registro8b:r_operador2|data_out[1]~reg0 ; alu:modulo_alu|resultado[4]~reg0                                                                    ; control[0]                   ; control[0]  ; 1.000        ; 0.001      ; 3.796      ;
; -2.679 ; registro8b:r_operador2|data_out[4]~reg0 ; alu:modulo_alu|resultado[5]~reg0                                                                    ; control[0]                   ; control[0]  ; 1.000        ; -0.008     ; 3.711      ;
; -2.669 ; registro8b:r_operador2|data_out[1]~reg0 ; alu:modulo_alu|resultado[3]~reg0                                                                    ; control[0]                   ; control[0]  ; 1.000        ; 0.001      ; 3.710      ;
; -2.655 ; estadoSiguiente.activar_esc_op2         ; registro8b:r_operador2|registro[0]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.008      ; 3.703      ;
+--------+-----------------------------------------+-----------------------------------------------------------------------------------------------------+------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'estadoSiguiente.incrementar_pc'                                                                                                            ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node  ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+
; -4.243 ; posicion_ram[2]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.902      ; 4.142      ;
; -4.034 ; posicion_ram[0]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.914      ; 3.945      ;
; -3.868 ; posicion_ram[1]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.044      ; 3.909      ;
; -3.774 ; posicion_ram[4]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.883      ; 3.654      ;
; -3.649 ; posicion_ram[3]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.044      ; 3.690      ;
; -3.635 ; posicion_ram[5]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.883      ; 3.515      ;
; -3.506 ; posicion_ram[2]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.902      ; 4.040      ;
; -3.490 ; posicion_ram[2]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.481      ; 3.724      ;
; -3.350 ; posicion_ram[2]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.641      ; 3.641      ;
; -3.297 ; posicion_ram[0]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.914      ; 3.843      ;
; -3.281 ; posicion_ram[0]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.493      ; 3.527      ;
; -3.276 ; posicion_ram[2]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.481      ; 3.558      ;
; -3.141 ; posicion_ram[0]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.653      ; 3.444      ;
; -3.131 ; posicion_ram[0]                ; in_pc[1] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.488      ; 3.424      ;
; -3.131 ; posicion_ram[1]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.044      ; 3.807      ;
; -3.120 ; posicion_ram[2]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.478      ; 3.662      ;
; -3.115 ; posicion_ram[1]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.623      ; 3.491      ;
; -3.067 ; posicion_ram[0]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.493      ; 3.361      ;
; -3.066 ; posicion_ram[0]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.491      ; 3.357      ;
; -3.060 ; posicion_actual[6]             ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.913      ; 2.970      ;
; -3.037 ; posicion_ram[4]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.883      ; 3.552      ;
; -2.986 ; posicion_ram[0]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.490      ; 3.540      ;
; -2.975 ; posicion_ram[1]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.783      ; 3.408      ;
; -2.918 ; posicion_ram[4]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.459      ; 3.441      ;
; -2.912 ; posicion_ram[3]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.044      ; 3.588      ;
; -2.910 ; posicion_ram[3]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.620      ; 3.594      ;
; -2.901 ; posicion_ram[1]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.623      ; 3.325      ;
; -2.900 ; posicion_ram[1]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.621      ; 3.321      ;
; -2.898 ; posicion_ram[5]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.883      ; 3.413      ;
; -2.882 ; posicion_ram[2]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.479      ; 3.161      ;
; -2.881 ; posicion_ram[4]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.622      ; 3.153      ;
; -2.870 ; posicion_ram[1]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.620      ; 3.554      ;
; -2.768 ; posicion_actual[7]             ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.046      ; 2.811      ;
; -2.756 ; posicion_ram[3]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.783      ; 3.189      ;
; -2.741 ; posicion_ram[5]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.459      ; 3.264      ;
; -2.717 ; posicion_actual[6]             ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.913      ; 3.262      ;
; -2.682 ; posicion_ram[3]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.623      ; 3.106      ;
; -2.571 ; posicion_ram[1]                ; in_pc[1] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.618      ; 2.994      ;
; -2.523 ; posicion_actual[7]             ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.622      ; 3.209      ;
; -2.503 ; posicion_ram[3]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.623      ; 2.879      ;
; -2.413 ; posicion_ram[4]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.462      ; 2.676      ;
; -2.343 ; posicion_ram[5]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.622      ; 2.615      ;
; -2.187 ; posicion_actual[6]             ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.489      ; 2.740      ;
; -2.062 ; posicion_actual[7]             ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.046      ; 2.740      ;
; 1.320  ; estadoSiguiente.incrementar_pc ; in_pc[3] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 4.608      ; 2.845      ;
; 1.481  ; estadoSiguiente.incrementar_pc ; in_pc[6] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 5.029      ; 2.349      ;
; 1.621  ; estadoSiguiente.incrementar_pc ; in_pc[4] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 4.608      ; 2.592      ;
; 1.643  ; estadoSiguiente.incrementar_pc ; in_pc[0] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 4.605      ; 2.830      ;
; 1.711  ; estadoSiguiente.incrementar_pc ; in_pc[1] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 4.603      ; 2.501      ;
; 1.787  ; estadoSiguiente.incrementar_pc ; in_pc[2] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 4.606      ; 2.423      ;
; 1.820  ; estadoSiguiente.incrementar_pc ; in_pc[3] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 4.608      ; 2.845      ;
; 1.969  ; estadoSiguiente.incrementar_pc ; in_pc[5] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 4.768      ; 2.253      ;
; 1.981  ; estadoSiguiente.incrementar_pc ; in_pc[6] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 5.029      ; 2.349      ;
; 2.121  ; estadoSiguiente.incrementar_pc ; in_pc[4] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 4.608      ; 2.592      ;
; 2.143  ; estadoSiguiente.incrementar_pc ; in_pc[0] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 4.605      ; 2.830      ;
; 2.151  ; estadoSiguiente.incrementar_pc ; in_pc[7] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 5.029      ; 2.314      ;
; 2.211  ; estadoSiguiente.incrementar_pc ; in_pc[1] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 4.603      ; 2.501      ;
; 2.287  ; estadoSiguiente.incrementar_pc ; in_pc[2] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 4.606      ; 2.423      ;
; 2.469  ; estadoSiguiente.incrementar_pc ; in_pc[5] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 4.768      ; 2.253      ;
; 2.651  ; estadoSiguiente.incrementar_pc ; in_pc[7] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 5.029      ; 2.314      ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'estadoSiguiente.escribir_ram'                                                                                                                      ;
+--------+----------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node            ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+
; -3.792 ; estadoSiguiente.leer_ram         ; posicion_actual[7] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.813      ; 2.422      ;
; -3.175 ; estadoSiguiente.leer_ram         ; posicion_ram[5]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.976      ; 2.642      ;
; -2.995 ; estadoSiguiente.leer_ram         ; posicion_ram[2]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.957      ; 3.090      ;
; -2.933 ; estadoSiguiente.leer_ram         ; posicion_actual[6] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.946      ; 3.004      ;
; -2.694 ; estadoSiguiente.leer_ram         ; posicion_ram[3]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.815      ; 2.807      ;
; -2.658 ; registro8b:r_pc|data_out[7]~reg0 ; posicion_actual[7] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 1.263      ; 1.738      ;
; -2.556 ; estadoSiguiente.leer_ram         ; posicion_ram[0]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.945      ; 2.634      ;
; -2.532 ; estadoSiguiente.leer_ram         ; posicion_ram[4]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.976      ; 2.642      ;
; -2.349 ; estadoSiguiente.leer_ram         ; posicion_ram[1]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.815      ; 2.125      ;
; -1.350 ; registro8b:r_pc|data_out[5]~reg0 ; posicion_ram[5]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 1.426      ; 1.267      ;
; -1.213 ; registro8b:r_pc|data_out[1]~reg0 ; posicion_ram[1]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 1.265      ; 1.439      ;
; -0.869 ; registro8b:r_pc|data_out[3]~reg0 ; posicion_ram[3]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 1.265      ; 1.432      ;
; -0.745 ; registro8b:r_pc|data_out[6]~reg0 ; posicion_actual[6] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 1.398      ; 1.268      ;
; -0.734 ; registro8b:r_pc|data_out[0]~reg0 ; posicion_ram[0]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 1.395      ; 1.262      ;
; -0.726 ; registro8b:r_pc|data_out[2]~reg0 ; posicion_ram[2]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 1.403      ; 1.267      ;
; -0.708 ; registro8b:r_pc|data_out[4]~reg0 ; posicion_ram[4]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 1.426      ; 1.268      ;
; -0.625 ; estadoSiguiente.escribir_ram     ; posicion_actual[7] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 3.983      ; 2.729      ;
; -0.125 ; estadoSiguiente.escribir_ram     ; posicion_actual[7] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 3.983      ; 2.729      ;
; 0.679  ; estadoSiguiente.escribir_ram     ; posicion_ram[5]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 4.146      ; 2.262      ;
; 0.817  ; estadoSiguiente.escribir_ram     ; posicion_ram[1]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 3.985      ; 2.433      ;
; 0.929  ; estadoSiguiente.escribir_ram     ; posicion_ram[2]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 4.127      ; 2.640      ;
; 1.160  ; estadoSiguiente.escribir_ram     ; posicion_ram[3]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 3.985      ; 2.427      ;
; 1.179  ; estadoSiguiente.escribir_ram     ; posicion_ram[5]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 4.146      ; 2.262      ;
; 1.297  ; estadoSiguiente.escribir_ram     ; posicion_ram[0]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 4.115      ; 2.255      ;
; 1.317  ; estadoSiguiente.escribir_ram     ; posicion_ram[1]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 3.985      ; 2.433      ;
; 1.319  ; estadoSiguiente.escribir_ram     ; posicion_ram[4]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 4.146      ; 2.265      ;
; 1.429  ; estadoSiguiente.escribir_ram     ; posicion_ram[2]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 4.127      ; 2.640      ;
; 1.567  ; estadoSiguiente.escribir_ram     ; posicion_actual[6] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 4.116      ; 1.978      ;
; 1.660  ; estadoSiguiente.escribir_ram     ; posicion_ram[3]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 3.985      ; 2.427      ;
; 1.797  ; estadoSiguiente.escribir_ram     ; posicion_ram[0]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 4.115      ; 2.255      ;
; 1.819  ; estadoSiguiente.escribir_ram     ; posicion_ram[4]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 4.146      ; 2.265      ;
; 2.067  ; estadoSiguiente.escribir_ram     ; posicion_actual[6] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 4.116      ; 1.978      ;
+--------+----------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'estadoSiguiente.leer_ri'                                                                                                          ;
+--------+-----------------------------------------+-----------------+--------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node         ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------+--------------+-------------------------+--------------+------------+------------+
; -2.755 ; estadoSiguiente.mostrar_salida          ; salida[5]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.312      ; 2.345      ;
; -2.739 ; estadoSiguiente.mostrar_salida          ; salida[4]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.314      ; 2.299      ;
; -2.735 ; estadoSiguiente.mostrar_salida          ; salida[0]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.432      ; 2.240      ;
; -2.694 ; estadoSiguiente.mostrar_salida          ; salida[7]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.475      ; 2.241      ;
; -2.664 ; estadoSiguiente.mostrar_salida          ; salida[6]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.474      ; 2.257      ;
; -2.647 ; estadoSiguiente.mostrar_salida          ; salida[1]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.476      ; 2.256      ;
; -2.646 ; estadoSiguiente.mostrar_salida          ; salida[2]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.474      ; 2.239      ;
; -2.617 ; registro8b:r_ri|data_out[0]~reg0        ; salida[0]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 1.000      ; 2.690      ;
; -2.428 ; estadoSiguiente.mostrar_salida          ; salida[3]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.310      ; 2.030      ;
; -2.300 ; registro8b:r_ri|data_out[5]~reg0        ; salida[5]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.880      ; 2.458      ;
; -2.266 ; registro8b:r_ri|data_out[4]~reg0        ; salida[4]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.882      ; 2.394      ;
; -1.969 ; registro8b:r_ri|data_out[3]~reg0        ; salida[3]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.878      ; 2.139      ;
; -1.870 ; registro8b:r_ri|data_out[7]~reg0        ; salida[7]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 1.050      ; 1.992      ;
; -1.799 ; registro8b:r_ri|data_out[6]~reg0        ; salida[6]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 1.049      ; 1.967      ;
; -1.782 ; registro8b:r_ri|data_out[2]~reg0        ; salida[2]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 1.049      ; 1.950      ;
; -1.780 ; registro8b:r_ri|data_out[1]~reg0        ; salida[1]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 1.051      ; 1.964      ;
; -1.592 ; registro8b:r_resultado|data_out[5]~reg0 ; salida[5]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.880      ; 1.750      ;
; -1.578 ; registro8b:r_resultado|data_out[4]~reg0 ; salida[4]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.882      ; 1.706      ;
; -1.268 ; registro8b:r_resultado|data_out[3]~reg0 ; salida[3]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.878      ; 1.438      ;
; -1.184 ; registro8b:r_resultado|data_out[0]~reg0 ; salida[0]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 1.007      ; 1.264      ;
; -1.139 ; registro8b:r_resultado|data_out[7]~reg0 ; salida[7]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 1.050      ; 1.261      ;
; -1.110 ; registro8b:r_resultado|data_out[6]~reg0 ; salida[6]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 1.049      ; 1.278      ;
; -1.094 ; registro8b:r_resultado|data_out[1]~reg0 ; salida[1]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 1.051      ; 1.278      ;
; -1.094 ; registro8b:r_resultado|data_out[2]~reg0 ; salida[2]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 1.049      ; 1.262      ;
+--------+-----------------------------------------+-----------------+--------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'estadoSiguiente.incrementar_pc'                                                                                                             ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node  ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+
; -3.019 ; estadoSiguiente.incrementar_pc ; in_pc[7] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 5.029      ; 2.314      ;
; -2.984 ; estadoSiguiente.incrementar_pc ; in_pc[6] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 5.029      ; 2.349      ;
; -2.819 ; estadoSiguiente.incrementar_pc ; in_pc[5] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 4.768      ; 2.253      ;
; -2.519 ; estadoSiguiente.incrementar_pc ; in_pc[7] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 5.029      ; 2.314      ;
; -2.487 ; estadoSiguiente.incrementar_pc ; in_pc[2] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 4.606      ; 2.423      ;
; -2.484 ; estadoSiguiente.incrementar_pc ; in_pc[6] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 5.029      ; 2.349      ;
; -2.406 ; estadoSiguiente.incrementar_pc ; in_pc[1] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 4.603      ; 2.501      ;
; -2.320 ; estadoSiguiente.incrementar_pc ; in_pc[4] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 4.608      ; 2.592      ;
; -2.319 ; estadoSiguiente.incrementar_pc ; in_pc[5] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 4.768      ; 2.253      ;
; -2.079 ; estadoSiguiente.incrementar_pc ; in_pc[0] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 4.605      ; 2.830      ;
; -2.067 ; estadoSiguiente.incrementar_pc ; in_pc[3] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 4.608      ; 2.845      ;
; -1.987 ; estadoSiguiente.incrementar_pc ; in_pc[2] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 4.606      ; 2.423      ;
; -1.906 ; estadoSiguiente.incrementar_pc ; in_pc[1] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 4.603      ; 2.501      ;
; -1.820 ; estadoSiguiente.incrementar_pc ; in_pc[4] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 4.608      ; 2.592      ;
; -1.579 ; estadoSiguiente.incrementar_pc ; in_pc[0] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 4.605      ; 2.830      ;
; -1.567 ; estadoSiguiente.incrementar_pc ; in_pc[3] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 4.608      ; 2.845      ;
; 1.429  ; posicion_actual[6]             ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.913      ; 2.342      ;
; 1.494  ; posicion_ram[5]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.883      ; 2.377      ;
; 1.663  ; posicion_ram[3]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.044      ; 2.707      ;
; 1.671  ; posicion_ram[4]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.883      ; 2.554      ;
; 1.694  ; posicion_actual[7]             ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.046      ; 2.740      ;
; 1.765  ; posicion_actual[7]             ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.046      ; 2.811      ;
; 1.873  ; posicion_ram[2]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.902      ; 2.775      ;
; 1.993  ; posicion_ram[5]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.622      ; 2.615      ;
; 2.112  ; posicion_ram[1]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.044      ; 3.156      ;
; 2.214  ; posicion_ram[4]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.462      ; 2.676      ;
; 2.228  ; posicion_ram[0]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.914      ; 3.142      ;
; 2.251  ; posicion_actual[6]             ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.489      ; 2.740      ;
; 2.256  ; posicion_ram[3]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.623      ; 2.879      ;
; 2.349  ; posicion_actual[6]             ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.913      ; 3.262      ;
; 2.376  ; posicion_ram[1]                ; in_pc[1] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.618      ; 2.994      ;
; 2.406  ; posicion_ram[3]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.783      ; 3.189      ;
; 2.483  ; posicion_ram[3]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.623      ; 3.106      ;
; 2.530  ; posicion_ram[5]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.883      ; 3.413      ;
; 2.531  ; posicion_ram[4]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.622      ; 3.153      ;
; 2.544  ; posicion_ram[3]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.044      ; 3.588      ;
; 2.587  ; posicion_actual[7]             ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.622      ; 3.209      ;
; 2.625  ; posicion_ram[1]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.783      ; 3.408      ;
; 2.669  ; posicion_ram[4]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.883      ; 3.552      ;
; 2.682  ; posicion_ram[2]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.479      ; 3.161      ;
; 2.700  ; posicion_ram[1]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.621      ; 3.321      ;
; 2.702  ; posicion_ram[1]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.623      ; 3.325      ;
; 2.714  ; posicion_ram[0]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.490      ; 3.204      ;
; 2.763  ; posicion_ram[1]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.044      ; 3.807      ;
; 2.791  ; posicion_ram[0]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.653      ; 3.444      ;
; 2.805  ; posicion_ram[5]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.459      ; 3.264      ;
; 2.866  ; posicion_ram[0]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.491      ; 3.357      ;
; 2.868  ; posicion_ram[1]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.623      ; 3.491      ;
; 2.868  ; posicion_ram[0]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.493      ; 3.361      ;
; 2.929  ; posicion_ram[0]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.914      ; 3.843      ;
; 2.934  ; posicion_ram[1]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.620      ; 3.554      ;
; 2.936  ; posicion_ram[0]                ; in_pc[1] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.488      ; 3.424      ;
; 2.974  ; posicion_ram[3]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.620      ; 3.594      ;
; 2.982  ; posicion_ram[4]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.459      ; 3.441      ;
; 3.000  ; posicion_ram[2]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.641      ; 3.641      ;
; 3.034  ; posicion_ram[0]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.493      ; 3.527      ;
; 3.077  ; posicion_ram[2]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.481      ; 3.558      ;
; 3.138  ; posicion_ram[2]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.902      ; 4.040      ;
; 3.184  ; posicion_ram[2]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.478      ; 3.662      ;
; 3.243  ; posicion_ram[2]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.481      ; 3.724      ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'estadoSiguiente.escribir_ram'                                                                                                                       ;
+--------+----------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node            ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+
; -2.442 ; estadoSiguiente.escribir_ram     ; posicion_actual[6] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 4.116      ; 1.978      ;
; -2.188 ; estadoSiguiente.escribir_ram     ; posicion_ram[5]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 4.146      ; 2.262      ;
; -2.185 ; estadoSiguiente.escribir_ram     ; posicion_ram[4]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 4.146      ; 2.265      ;
; -2.164 ; estadoSiguiente.escribir_ram     ; posicion_ram[0]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 4.115      ; 2.255      ;
; -1.942 ; estadoSiguiente.escribir_ram     ; posicion_actual[6] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 4.116      ; 1.978      ;
; -1.862 ; estadoSiguiente.escribir_ram     ; posicion_ram[3]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 3.985      ; 2.427      ;
; -1.856 ; estadoSiguiente.escribir_ram     ; posicion_ram[1]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 3.985      ; 2.433      ;
; -1.791 ; estadoSiguiente.escribir_ram     ; posicion_ram[2]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 4.127      ; 2.640      ;
; -1.688 ; estadoSiguiente.escribir_ram     ; posicion_ram[5]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 4.146      ; 2.262      ;
; -1.685 ; estadoSiguiente.escribir_ram     ; posicion_ram[4]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 4.146      ; 2.265      ;
; -1.664 ; estadoSiguiente.escribir_ram     ; posicion_ram[0]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 4.115      ; 2.255      ;
; -1.558 ; estadoSiguiente.escribir_ram     ; posicion_actual[7] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 3.983      ; 2.729      ;
; -1.362 ; estadoSiguiente.escribir_ram     ; posicion_ram[3]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 3.985      ; 2.427      ;
; -1.356 ; estadoSiguiente.escribir_ram     ; posicion_ram[1]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 3.985      ; 2.433      ;
; -1.291 ; estadoSiguiente.escribir_ram     ; posicion_ram[2]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 4.127      ; 2.640      ;
; -1.058 ; estadoSiguiente.escribir_ram     ; posicion_actual[7] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 3.983      ; 2.729      ;
; 0.341  ; registro8b:r_pc|data_out[5]~reg0 ; posicion_ram[5]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 1.426      ; 1.267      ;
; 0.342  ; registro8b:r_pc|data_out[4]~reg0 ; posicion_ram[4]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 1.426      ; 1.268      ;
; 0.364  ; registro8b:r_pc|data_out[2]~reg0 ; posicion_ram[2]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 1.403      ; 1.267      ;
; 0.367  ; registro8b:r_pc|data_out[0]~reg0 ; posicion_ram[0]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 1.395      ; 1.262      ;
; 0.370  ; registro8b:r_pc|data_out[6]~reg0 ; posicion_actual[6] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 1.398      ; 1.268      ;
; 0.667  ; registro8b:r_pc|data_out[3]~reg0 ; posicion_ram[3]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 1.265      ; 1.432      ;
; 0.674  ; registro8b:r_pc|data_out[1]~reg0 ; posicion_ram[1]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 1.265      ; 1.439      ;
; 0.975  ; registro8b:r_pc|data_out[7]~reg0 ; posicion_actual[7] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 1.263      ; 1.738      ;
; 1.810  ; estadoSiguiente.leer_ram         ; posicion_ram[1]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.815      ; 2.125      ;
; 2.109  ; estadoSiguiente.leer_ram         ; posicion_actual[7] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.813      ; 2.422      ;
; 2.166  ; estadoSiguiente.leer_ram         ; posicion_ram[5]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.976      ; 2.642      ;
; 2.166  ; estadoSiguiente.leer_ram         ; posicion_ram[4]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.976      ; 2.642      ;
; 2.189  ; estadoSiguiente.leer_ram         ; posicion_ram[0]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.945      ; 2.634      ;
; 2.492  ; estadoSiguiente.leer_ram         ; posicion_ram[3]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.815      ; 2.807      ;
; 2.558  ; estadoSiguiente.leer_ram         ; posicion_actual[6] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.946      ; 3.004      ;
; 2.633  ; estadoSiguiente.leer_ram         ; posicion_ram[2]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.957      ; 3.090      ;
+--------+----------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'control[0]'                                                                                                                                                  ;
+--------+-----------------------------------+----------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+----------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; -1.957 ; estadoSiguiente.escribir_op1      ; estadoSiguiente.activar_leer_op1       ; estadoSiguiente.escribir_op1      ; control[0]  ; 0.000        ; 2.736      ; 1.389      ;
; -1.558 ; estadoSiguiente.leer_ri           ; estadoSiguiente.incrementar_pc         ; estadoSiguiente.leer_ri           ; control[0]  ; 0.000        ; 2.717      ; 1.769      ;
; -1.461 ; estadoSiguiente.escribir_ram      ; estadoSiguiente.incrementar_pc         ; estadoSiguiente.escribir_ram      ; control[0]  ; 0.000        ; 2.717      ; 1.866      ;
; -1.457 ; estadoSiguiente.escribir_op1      ; estadoSiguiente.activar_leer_op1       ; estadoSiguiente.escribir_op1      ; control[0]  ; -0.500       ; 2.736      ; 1.389      ;
; -1.325 ; estadoSiguiente.espera            ; estadoSiguiente.activar_leer_pc        ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.724      ; 2.009      ;
; -1.289 ; estadoSiguiente.activar_leer_ri   ; estadoSiguiente.leer_ri                ; estadoSiguiente.activar_leer_ri   ; control[0]  ; 0.000        ; 2.726      ; 2.047      ;
; -1.206 ; estadoSiguiente.activar_leer_pc   ; estadoSiguiente.activar_leer_ram       ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 2.717      ; 2.121      ;
; -1.154 ; estadoSiguiente.activar_leer_data ; estadoSiguiente.activar_esc_op2        ; estadoSiguiente.activar_leer_data ; control[0]  ; 0.000        ; 2.736      ; 2.192      ;
; -1.153 ; estadoSiguiente.activar_leer_data ; estadoSiguiente.activar_esc_op1        ; estadoSiguiente.activar_leer_data ; control[0]  ; 0.000        ; 2.736      ; 2.193      ;
; -1.137 ; estadoSiguiente.escribir_op2      ; estadoSiguiente.activar_leer_op2       ; estadoSiguiente.escribir_op2      ; control[0]  ; 0.000        ; 2.736      ; 2.209      ;
; -1.058 ; estadoSiguiente.leer_ri           ; estadoSiguiente.incrementar_pc         ; estadoSiguiente.leer_ri           ; control[0]  ; -0.500       ; 2.717      ; 1.769      ;
; -1.047 ; estadoSiguiente.activar_leer_pc   ; estadoSiguiente.escribir_ram           ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 2.718      ; 2.281      ;
; -1.014 ; estadoSiguiente.incrementar_pc    ; estadoSiguiente.activar_esc_data       ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 2.724      ; 2.320      ;
; -0.961 ; estadoSiguiente.escribir_ram      ; estadoSiguiente.incrementar_pc         ; estadoSiguiente.escribir_ram      ; control[0]  ; -0.500       ; 2.717      ; 1.866      ;
; -0.825 ; estadoSiguiente.espera            ; estadoSiguiente.activar_leer_pc        ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 2.724      ; 2.009      ;
; -0.789 ; estadoSiguiente.activar_leer_ri   ; estadoSiguiente.leer_ri                ; estadoSiguiente.activar_leer_ri   ; control[0]  ; -0.500       ; 2.726      ; 2.047      ;
; -0.762 ; estadoSiguiente.incrementar_pc    ; estadoSiguiente.espera                 ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 2.724      ; 2.572      ;
; -0.706 ; estadoSiguiente.activar_leer_pc   ; estadoSiguiente.activar_leer_ram       ; estadoSiguiente.activar_leer_pc   ; control[0]  ; -0.500       ; 2.717      ; 2.121      ;
; -0.654 ; estadoSiguiente.activar_leer_data ; estadoSiguiente.activar_esc_op2        ; estadoSiguiente.activar_leer_data ; control[0]  ; -0.500       ; 2.736      ; 2.192      ;
; -0.653 ; estadoSiguiente.activar_leer_data ; estadoSiguiente.activar_esc_op1        ; estadoSiguiente.activar_leer_data ; control[0]  ; -0.500       ; 2.736      ; 2.193      ;
; -0.637 ; estadoSiguiente.escribir_op2      ; estadoSiguiente.activar_leer_op2       ; estadoSiguiente.escribir_op2      ; control[0]  ; -0.500       ; 2.736      ; 2.209      ;
; -0.547 ; estadoSiguiente.activar_leer_pc   ; estadoSiguiente.escribir_ram           ; estadoSiguiente.activar_leer_pc   ; control[0]  ; -0.500       ; 2.718      ; 2.281      ;
; -0.514 ; estadoSiguiente.incrementar_pc    ; estadoSiguiente.activar_esc_data       ; estadoSiguiente.incrementar_pc    ; control[0]  ; -0.500       ; 2.724      ; 2.320      ;
; -0.501 ; estadoSiguiente.activar_carga_alu ; estadoSiguiente.activar_esc_resultado  ; estadoSiguiente.activar_carga_alu ; control[0]  ; 0.000        ; 2.719      ; 2.828      ;
; -0.490 ; estadoSiguiente.escribir_data     ; estadoSiguiente.activar_leer_data      ; estadoSiguiente.escribir_data     ; control[0]  ; 0.000        ; 2.724      ; 2.844      ;
; -0.292 ; estadoSiguiente.activar_leer_data ; registro8b:r_data|registro[0]          ; estadoSiguiente.activar_leer_data ; control[0]  ; 0.000        ; 2.724      ; 3.042      ;
; -0.292 ; estadoSiguiente.activar_leer_data ; registro8b:r_data|registro[2]          ; estadoSiguiente.activar_leer_data ; control[0]  ; 0.000        ; 2.724      ; 3.042      ;
; -0.292 ; estadoSiguiente.activar_leer_data ; registro8b:r_data|registro[5]          ; estadoSiguiente.activar_leer_data ; control[0]  ; 0.000        ; 2.724      ; 3.042      ;
; -0.292 ; estadoSiguiente.activar_leer_data ; registro8b:r_data|registro[6]          ; estadoSiguiente.activar_leer_data ; control[0]  ; 0.000        ; 2.724      ; 3.042      ;
; -0.292 ; estadoSiguiente.activar_leer_data ; registro8b:r_data|registro[7]          ; estadoSiguiente.activar_leer_data ; control[0]  ; 0.000        ; 2.724      ; 3.042      ;
; -0.262 ; estadoSiguiente.incrementar_pc    ; estadoSiguiente.espera                 ; estadoSiguiente.incrementar_pc    ; control[0]  ; -0.500       ; 2.724      ; 2.572      ;
; -0.001 ; estadoSiguiente.activar_carga_alu ; estadoSiguiente.activar_esc_resultado  ; estadoSiguiente.activar_carga_alu ; control[0]  ; -0.500       ; 2.719      ; 2.828      ;
; 0.010  ; estadoSiguiente.escribir_data     ; estadoSiguiente.activar_leer_data      ; estadoSiguiente.escribir_data     ; control[0]  ; -0.500       ; 2.724      ; 2.844      ;
; 0.026  ; estadoSiguiente.espera            ; registro8b:r_data|registro[0]          ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.724      ; 3.360      ;
; 0.026  ; estadoSiguiente.espera            ; registro8b:r_data|registro[2]          ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.724      ; 3.360      ;
; 0.026  ; estadoSiguiente.espera            ; registro8b:r_data|registro[5]          ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.724      ; 3.360      ;
; 0.026  ; estadoSiguiente.espera            ; registro8b:r_data|registro[6]          ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.724      ; 3.360      ;
; 0.026  ; estadoSiguiente.espera            ; registro8b:r_data|registro[7]          ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.724      ; 3.360      ;
; 0.062  ; Selector16~1                      ; registro8b:r_data|registro[0]          ; estadoSiguiente.activar_leer_data ; control[0]  ; -0.500       ; 1.887      ; 1.755      ;
; 0.062  ; Selector16~1                      ; registro8b:r_data|registro[2]          ; estadoSiguiente.activar_leer_data ; control[0]  ; -0.500       ; 1.887      ; 1.755      ;
; 0.062  ; Selector16~1                      ; registro8b:r_data|registro[5]          ; estadoSiguiente.activar_leer_data ; control[0]  ; -0.500       ; 1.887      ; 1.755      ;
; 0.062  ; Selector16~1                      ; registro8b:r_data|registro[6]          ; estadoSiguiente.activar_leer_data ; control[0]  ; -0.500       ; 1.887      ; 1.755      ;
; 0.062  ; Selector16~1                      ; registro8b:r_data|registro[7]          ; estadoSiguiente.activar_leer_data ; control[0]  ; -0.500       ; 1.887      ; 1.755      ;
; 0.063  ; estadoSiguiente.activar_leer_data ; registro8b:r_data|registro[1]          ; estadoSiguiente.activar_leer_data ; control[0]  ; 0.000        ; 2.724      ; 3.397      ;
; 0.063  ; estadoSiguiente.activar_leer_data ; registro8b:r_data|registro[3]          ; estadoSiguiente.activar_leer_data ; control[0]  ; 0.000        ; 2.724      ; 3.397      ;
; 0.063  ; estadoSiguiente.activar_leer_data ; registro8b:r_data|registro[4]          ; estadoSiguiente.activar_leer_data ; control[0]  ; 0.000        ; 2.724      ; 3.397      ;
; 0.150  ; in_data[3]                        ; registro8b:r_data|registro[3]          ; estadoSiguiente.escribir_data     ; control[0]  ; -0.500       ; 0.152      ; 0.108      ;
; 0.151  ; in_data[1]                        ; registro8b:r_data|registro[1]          ; estadoSiguiente.escribir_data     ; control[0]  ; -0.500       ; 0.151      ; 0.108      ;
; 0.208  ; estadoSiguiente.activar_leer_data ; registro8b:r_data|registro[0]          ; estadoSiguiente.activar_leer_data ; control[0]  ; -0.500       ; 2.724      ; 3.042      ;
; 0.208  ; estadoSiguiente.activar_leer_data ; registro8b:r_data|registro[2]          ; estadoSiguiente.activar_leer_data ; control[0]  ; -0.500       ; 2.724      ; 3.042      ;
; 0.208  ; estadoSiguiente.activar_leer_data ; registro8b:r_data|registro[5]          ; estadoSiguiente.activar_leer_data ; control[0]  ; -0.500       ; 2.724      ; 3.042      ;
; 0.208  ; estadoSiguiente.activar_leer_data ; registro8b:r_data|registro[6]          ; estadoSiguiente.activar_leer_data ; control[0]  ; -0.500       ; 2.724      ; 3.042      ;
; 0.208  ; estadoSiguiente.activar_leer_data ; registro8b:r_data|registro[7]          ; estadoSiguiente.activar_leer_data ; control[0]  ; -0.500       ; 2.724      ; 3.042      ;
; 0.324  ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[0]     ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.719      ; 3.653      ;
; 0.324  ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[1]     ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.719      ; 3.653      ;
; 0.324  ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[2]     ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.719      ; 3.653      ;
; 0.324  ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[3]     ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.719      ; 3.653      ;
; 0.324  ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[4]     ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.719      ; 3.653      ;
; 0.324  ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[5]     ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.719      ; 3.653      ;
; 0.324  ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[6]     ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.719      ; 3.653      ;
; 0.324  ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[7]     ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.719      ; 3.653      ;
; 0.381  ; estadoSiguiente.espera            ; registro8b:r_data|registro[1]          ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.724      ; 3.715      ;
; 0.381  ; estadoSiguiente.espera            ; registro8b:r_data|registro[3]          ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.724      ; 3.715      ;
; 0.381  ; estadoSiguiente.espera            ; registro8b:r_data|registro[4]          ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.724      ; 3.715      ;
; 0.406  ; in_data[4]                        ; registro8b:r_data|registro[4]          ; estadoSiguiente.escribir_data     ; control[0]  ; -0.500       ; -0.104     ; 0.108      ;
; 0.417  ; Selector16~1                      ; registro8b:r_data|registro[1]          ; estadoSiguiente.activar_leer_data ; control[0]  ; -0.500       ; 1.887      ; 2.110      ;
; 0.417  ; Selector16~1                      ; registro8b:r_data|registro[3]          ; estadoSiguiente.activar_leer_data ; control[0]  ; -0.500       ; 1.887      ; 2.110      ;
; 0.417  ; Selector16~1                      ; registro8b:r_data|registro[4]          ; estadoSiguiente.activar_leer_data ; control[0]  ; -0.500       ; 1.887      ; 2.110      ;
; 0.423  ; estadoSiguiente.activar_leer_pc   ; registro8b:r_pc|registro[4]            ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 2.719      ; 3.752      ;
; 0.423  ; estadoSiguiente.activar_leer_pc   ; registro8b:r_pc|registro[3]            ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 2.719      ; 3.752      ;
; 0.423  ; estadoSiguiente.activar_leer_pc   ; registro8b:r_pc|registro[2]            ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 2.719      ; 3.752      ;
; 0.423  ; estadoSiguiente.activar_leer_pc   ; registro8b:r_pc|registro[5]            ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 2.719      ; 3.752      ;
; 0.499  ; op_a_cargar                       ; op_a_cargar                            ; control[0]                        ; control[0]  ; 0.000        ; 0.000      ; 0.805      ;
; 0.526  ; estadoSiguiente.espera            ; registro8b:r_data|registro[0]          ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 2.724      ; 3.360      ;
; 0.526  ; estadoSiguiente.espera            ; registro8b:r_data|registro[2]          ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 2.724      ; 3.360      ;
; 0.526  ; estadoSiguiente.espera            ; registro8b:r_data|registro[5]          ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 2.724      ; 3.360      ;
; 0.526  ; estadoSiguiente.espera            ; registro8b:r_data|registro[6]          ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 2.724      ; 3.360      ;
; 0.526  ; estadoSiguiente.espera            ; registro8b:r_data|registro[7]          ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 2.724      ; 3.360      ;
; 0.563  ; estadoSiguiente.activar_leer_data ; registro8b:r_data|registro[1]          ; estadoSiguiente.activar_leer_data ; control[0]  ; -0.500       ; 2.724      ; 3.397      ;
; 0.563  ; estadoSiguiente.activar_leer_data ; registro8b:r_data|registro[3]          ; estadoSiguiente.activar_leer_data ; control[0]  ; -0.500       ; 2.724      ; 3.397      ;
; 0.563  ; estadoSiguiente.activar_leer_data ; registro8b:r_data|registro[4]          ; estadoSiguiente.activar_leer_data ; control[0]  ; -0.500       ; 2.724      ; 3.397      ;
; 0.621  ; estadoSiguiente.incrementar_pc    ; estadoSiguiente.activar_carga_alu      ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 2.736      ; 3.967      ;
; 0.680  ; estadoSiguiente.activar_leer_pc   ; registro8b:r_pc|registro[6]            ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 2.718      ; 4.008      ;
; 0.680  ; estadoSiguiente.activar_leer_pc   ; registro8b:r_pc|registro[7]            ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 2.718      ; 4.008      ;
; 0.680  ; estadoSiguiente.activar_leer_pc   ; registro8b:r_pc|registro[1]            ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 2.718      ; 4.008      ;
; 0.680  ; estadoSiguiente.activar_leer_pc   ; registro8b:r_pc|registro[0]            ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 2.718      ; 4.008      ;
; 0.732  ; estadoSiguiente.incrementar_pc    ; op_a_cargar                            ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 2.738      ; 4.080      ;
; 0.736  ; estadoSiguiente.escribir_status   ; estadoSiguiente.activar_leer_resultado ; control[0]                        ; control[0]  ; 0.000        ; 0.000      ; 1.042      ;
; 0.741  ; estadoSiguiente.activar_esc_ri    ; estadoSiguiente.activar_leer_ri        ; control[0]                        ; control[0]  ; 0.000        ; 0.000      ; 1.047      ;
; 0.743  ; estadoSiguiente.espera            ; registro8b:r_pc|registro[4]            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.719      ; 4.072      ;
; 0.743  ; estadoSiguiente.espera            ; registro8b:r_pc|registro[3]            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.719      ; 4.072      ;
; 0.743  ; estadoSiguiente.espera            ; registro8b:r_pc|registro[2]            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.719      ; 4.072      ;
; 0.743  ; estadoSiguiente.espera            ; registro8b:r_pc|registro[5]            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.719      ; 4.072      ;
; 0.784  ; Selector12~1                      ; registro8b:r_pc|registro[4]            ; estadoSiguiente.activar_leer_pc   ; control[0]  ; -0.500       ; 1.883      ; 2.473      ;
; 0.784  ; Selector12~1                      ; registro8b:r_pc|registro[3]            ; estadoSiguiente.activar_leer_pc   ; control[0]  ; -0.500       ; 1.883      ; 2.473      ;
; 0.784  ; Selector12~1                      ; registro8b:r_pc|registro[2]            ; estadoSiguiente.activar_leer_pc   ; control[0]  ; -0.500       ; 1.883      ; 2.473      ;
; 0.784  ; Selector12~1                      ; registro8b:r_pc|registro[5]            ; estadoSiguiente.activar_leer_pc   ; control[0]  ; -0.500       ; 1.883      ; 2.473      ;
; 0.790  ; estadoSiguiente.activar_carga_alu ; registro8b:r_operador1|registro[0]     ; estadoSiguiente.activar_carga_alu ; control[0]  ; 0.000        ; 2.742      ; 4.142      ;
; 0.790  ; estadoSiguiente.activar_carga_alu ; registro8b:r_operador1|registro[1]     ; estadoSiguiente.activar_carga_alu ; control[0]  ; 0.000        ; 2.742      ; 4.142      ;
; 0.790  ; estadoSiguiente.activar_carga_alu ; registro8b:r_operador1|registro[2]     ; estadoSiguiente.activar_carga_alu ; control[0]  ; 0.000        ; 2.742      ; 4.142      ;
+--------+-----------------------------------+----------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'estadoSiguiente.escribir_op1'                                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node   ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; -1.923 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.709      ; 2.090      ;
; -1.920 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.708      ; 2.092      ;
; -1.828 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.709      ; 2.185      ;
; -1.821 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.710      ; 2.193      ;
; -1.820 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.709      ; 2.193      ;
; -1.768 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.710      ; 2.246      ;
; -1.761 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.709      ; 2.252      ;
; -1.734 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.709      ; 2.279      ;
; -1.540 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.709      ; 2.473      ;
; -1.423 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.709      ; 2.090      ;
; -1.423 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.708      ; 2.589      ;
; -1.420 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.708      ; 2.092      ;
; -1.408 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.575      ; 2.471      ;
; -1.328 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.709      ; 2.185      ;
; -1.321 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.710      ; 2.193      ;
; -1.320 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.709      ; 2.193      ;
; -1.302 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.575      ; 2.577      ;
; -1.268 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.710      ; 2.246      ;
; -1.261 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.709      ; 2.252      ;
; -1.234 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.709      ; 2.279      ;
; -1.040 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.709      ; 2.473      ;
; -0.923 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.708      ; 2.589      ;
; -0.908 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.575      ; 2.471      ;
; -0.837 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 2.950      ; 2.417      ;
; -0.802 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.575      ; 2.577      ;
; -0.795 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 2.950      ; 2.459      ;
; -0.706 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 2.950      ; 2.548      ;
; -0.694 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 2.950      ; 2.560      ;
; -0.337 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.950      ; 2.417      ;
; -0.295 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.950      ; 2.459      ;
; -0.206 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.950      ; 2.548      ;
; -0.194 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.950      ; 2.560      ;
; 0.500  ; registro8b:r_data|data_out[6]~reg0                                                                  ; in_op1[6] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.954      ; 0.954      ;
; 0.724  ; registro8b:r_data|data_out[1]~reg0                                                                  ; in_op1[1] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.953      ; 1.177      ;
; 0.799  ; registro8b:r_data|data_out[3]~reg0                                                                  ; in_op1[3] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.953      ; 1.252      ;
; 0.800  ; registro8b:r_data|data_out[0]~reg0                                                                  ; in_op1[0] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.953      ; 1.253      ;
; 0.804  ; registro8b:r_data|data_out[4]~reg0                                                                  ; in_op1[4] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.953      ; 1.257      ;
; 0.810  ; registro8b:r_data|data_out[5]~reg0                                                                  ; in_op1[5] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.950      ; 1.260      ;
; 0.811  ; registro8b:r_data|data_out[2]~reg0                                                                  ; in_op1[2] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.953      ; 1.264      ;
; 1.207  ; registro8b:r_data|data_out[7]~reg0                                                                  ; in_op1[7] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.709      ; 1.416      ;
; 5.418  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.844      ; 5.762      ;
; 5.418  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.844      ; 5.762      ;
; 5.418  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.844      ; 5.762      ;
; 5.418  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.844      ; 5.762      ;
; 5.418  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.844      ; 5.762      ;
; 5.418  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.844      ; 5.762      ;
; 5.491  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.843      ; 5.834      ;
; 5.491  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.843      ; 5.834      ;
; 5.491  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.843      ; 5.834      ;
; 5.491  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.843      ; 5.834      ;
; 5.491  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.843      ; 5.834      ;
; 5.491  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.843      ; 5.834      ;
; 5.494  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.845      ; 5.839      ;
; 5.494  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.845      ; 5.839      ;
; 5.494  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.845      ; 5.839      ;
; 5.494  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.845      ; 5.839      ;
; 5.494  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.845      ; 5.839      ;
; 5.494  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.845      ; 5.839      ;
; 5.909  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.844      ; 6.253      ;
; 5.909  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.844      ; 6.253      ;
; 5.909  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.844      ; 6.253      ;
; 5.909  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.844      ; 6.253      ;
; 5.909  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.844      ; 6.253      ;
; 5.909  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.844      ; 6.253      ;
; 5.926  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.844      ; 6.270      ;
; 5.926  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.844      ; 6.270      ;
; 5.926  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.844      ; 6.270      ;
; 5.926  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.844      ; 6.270      ;
; 5.926  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.844      ; 6.270      ;
; 5.926  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.844      ; 6.270      ;
; 5.971  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.710      ; 6.181      ;
; 5.971  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.710      ; 6.181      ;
; 5.971  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.710      ; 6.181      ;
; 5.971  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.710      ; 6.181      ;
; 5.971  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.710      ; 6.181      ;
; 5.971  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.710      ; 6.181      ;
; 6.626  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.085      ; 6.211      ;
; 6.626  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.085      ; 6.211      ;
; 6.626  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.085      ; 6.211      ;
; 6.626  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.085      ; 6.211      ;
; 6.626  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.085      ; 6.211      ;
; 6.626  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.085      ; 6.211      ;
; 6.642  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.085      ; 6.227      ;
; 6.642  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.085      ; 6.227      ;
; 6.642  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.085      ; 6.227      ;
; 6.642  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.085      ; 6.227      ;
; 6.642  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.085      ; 6.227      ;
; 6.642  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.085      ; 6.227      ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'estadoSiguiente.escribir_op2'                                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node   ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; -1.847 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 3.633      ; 2.090      ;
; -1.844 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 3.632      ; 2.092      ;
; -1.752 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 3.633      ; 2.185      ;
; -1.745 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 3.634      ; 2.193      ;
; -1.744 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 3.633      ; 2.193      ;
; -1.692 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 3.634      ; 2.246      ;
; -1.685 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 3.633      ; 2.252      ;
; -1.658 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 3.633      ; 2.279      ;
; -1.464 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 3.633      ; 2.473      ;
; -1.347 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 3.633      ; 2.090      ;
; -1.347 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 3.632      ; 2.589      ;
; -1.344 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 3.632      ; 2.092      ;
; -1.332 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 3.499      ; 2.471      ;
; -1.252 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 3.633      ; 2.185      ;
; -1.245 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 3.634      ; 2.193      ;
; -1.244 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 3.633      ; 2.193      ;
; -1.226 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 3.499      ; 2.577      ;
; -1.192 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 3.634      ; 2.246      ;
; -1.185 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 3.633      ; 2.252      ;
; -1.158 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 3.633      ; 2.279      ;
; -0.964 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 3.633      ; 2.473      ;
; -0.847 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 3.632      ; 2.589      ;
; -0.832 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 3.499      ; 2.471      ;
; -0.761 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 2.874      ; 2.417      ;
; -0.726 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 3.499      ; 2.577      ;
; -0.719 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 2.874      ; 2.459      ;
; -0.630 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 2.874      ; 2.548      ;
; -0.618 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 2.874      ; 2.560      ;
; -0.261 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.874      ; 2.417      ;
; -0.219 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.874      ; 2.459      ;
; -0.130 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.874      ; 2.548      ;
; -0.118 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.874      ; 2.560      ;
; 0.234  ; registro8b:r_data|data_out[2]~reg0                                                                  ; in_op2[2] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.388      ; 1.122      ;
; 0.264  ; registro8b:r_data|data_out[3]~reg0                                                                  ; in_op2[3] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.183      ; 0.947      ;
; 0.271  ; registro8b:r_data|data_out[1]~reg0                                                                  ; in_op2[1] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.181      ; 0.952      ;
; 0.271  ; registro8b:r_data|data_out[4]~reg0                                                                  ; in_op2[4] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.182      ; 0.953      ;
; 0.273  ; registro8b:r_data|data_out[5]~reg0                                                                  ; in_op2[5] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.181      ; 0.954      ;
; 0.321  ; registro8b:r_data|data_out[7]~reg0                                                                  ; in_op2[7] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.127      ; 0.948      ;
; 0.328  ; registro8b:r_data|data_out[0]~reg0                                                                  ; in_op2[0] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.129      ; 0.957      ;
; 0.972  ; registro8b:r_data|data_out[6]~reg0                                                                  ; in_op2[6] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.130      ; 1.602      ;
; 5.494  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.768      ; 5.762      ;
; 5.494  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.768      ; 5.762      ;
; 5.494  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.768      ; 5.762      ;
; 5.494  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.768      ; 5.762      ;
; 5.494  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.768      ; 5.762      ;
; 5.494  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.768      ; 5.762      ;
; 5.567  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.767      ; 5.834      ;
; 5.567  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.767      ; 5.834      ;
; 5.567  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.767      ; 5.834      ;
; 5.567  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.767      ; 5.834      ;
; 5.567  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.767      ; 5.834      ;
; 5.567  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.767      ; 5.834      ;
; 5.570  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.769      ; 5.839      ;
; 5.570  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.769      ; 5.839      ;
; 5.570  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.769      ; 5.839      ;
; 5.570  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.769      ; 5.839      ;
; 5.570  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.769      ; 5.839      ;
; 5.570  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.769      ; 5.839      ;
; 5.985  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.768      ; 6.253      ;
; 5.985  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.768      ; 6.253      ;
; 5.985  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.768      ; 6.253      ;
; 5.985  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.768      ; 6.253      ;
; 5.985  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.768      ; 6.253      ;
; 5.985  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.768      ; 6.253      ;
; 6.002  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.768      ; 6.270      ;
; 6.002  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.768      ; 6.270      ;
; 6.002  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.768      ; 6.270      ;
; 6.002  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.768      ; 6.270      ;
; 6.002  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.768      ; 6.270      ;
; 6.002  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.768      ; 6.270      ;
; 6.047  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.634      ; 6.181      ;
; 6.047  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.634      ; 6.181      ;
; 6.047  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.634      ; 6.181      ;
; 6.047  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.634      ; 6.181      ;
; 6.047  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.634      ; 6.181      ;
; 6.047  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.634      ; 6.181      ;
; 6.702  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.009      ; 6.211      ;
; 6.702  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.009      ; 6.211      ;
; 6.702  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.009      ; 6.211      ;
; 6.702  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.009      ; 6.211      ;
; 6.702  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.009      ; 6.211      ;
; 6.702  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.009      ; 6.211      ;
; 6.718  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.009      ; 6.227      ;
; 6.718  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.009      ; 6.227      ;
; 6.718  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.009      ; 6.227      ;
; 6.718  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.009      ; 6.227      ;
; 6.718  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.009      ; 6.227      ;
; 6.718  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.009      ; 6.227      ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'estadoSiguiente.leer_ri'                                                                                                          ;
+-------+-----------------------------------------+-----------------+--------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node         ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------+--------------+-------------------------+--------------+------------+------------+
; 0.711 ; registro8b:r_resultado|data_out[7]~reg0 ; salida[7]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 1.050      ; 1.261      ;
; 0.713 ; registro8b:r_resultado|data_out[2]~reg0 ; salida[2]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 1.049      ; 1.262      ;
; 0.727 ; registro8b:r_resultado|data_out[1]~reg0 ; salida[1]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 1.051      ; 1.278      ;
; 0.729 ; registro8b:r_resultado|data_out[6]~reg0 ; salida[6]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 1.049      ; 1.278      ;
; 0.757 ; registro8b:r_resultado|data_out[0]~reg0 ; salida[0]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 1.007      ; 1.264      ;
; 1.060 ; registro8b:r_resultado|data_out[3]~reg0 ; salida[3]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.878      ; 1.438      ;
; 1.324 ; registro8b:r_resultado|data_out[4]~reg0 ; salida[4]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.882      ; 1.706      ;
; 1.370 ; registro8b:r_resultado|data_out[5]~reg0 ; salida[5]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.880      ; 1.750      ;
; 1.401 ; registro8b:r_ri|data_out[2]~reg0        ; salida[2]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 1.049      ; 1.950      ;
; 1.413 ; registro8b:r_ri|data_out[1]~reg0        ; salida[1]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 1.051      ; 1.964      ;
; 1.418 ; registro8b:r_ri|data_out[6]~reg0        ; salida[6]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 1.049      ; 1.967      ;
; 1.442 ; registro8b:r_ri|data_out[7]~reg0        ; salida[7]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 1.050      ; 1.992      ;
; 1.761 ; registro8b:r_ri|data_out[3]~reg0        ; salida[3]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.878      ; 2.139      ;
; 2.012 ; registro8b:r_ri|data_out[4]~reg0        ; salida[4]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.882      ; 2.394      ;
; 2.078 ; registro8b:r_ri|data_out[5]~reg0        ; salida[5]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.880      ; 2.458      ;
; 2.190 ; registro8b:r_ri|data_out[0]~reg0        ; salida[0]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 1.000      ; 2.690      ;
; 2.220 ; estadoSiguiente.mostrar_salida          ; salida[3]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.310      ; 2.030      ;
; 2.265 ; estadoSiguiente.mostrar_salida          ; salida[2]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.474      ; 2.239      ;
; 2.266 ; estadoSiguiente.mostrar_salida          ; salida[7]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.475      ; 2.241      ;
; 2.280 ; estadoSiguiente.mostrar_salida          ; salida[1]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.476      ; 2.256      ;
; 2.283 ; estadoSiguiente.mostrar_salida          ; salida[6]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.474      ; 2.257      ;
; 2.308 ; estadoSiguiente.mostrar_salida          ; salida[0]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.432      ; 2.240      ;
; 2.485 ; estadoSiguiente.mostrar_salida          ; salida[4]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.314      ; 2.299      ;
; 2.533 ; estadoSiguiente.mostrar_salida          ; salida[5]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.312      ; 2.345      ;
+-------+-----------------------------------------+-----------------+--------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'estadoSiguiente.escribir_data'                                                                                                                                                                 ;
+-------+-----------------------------------------------------------------------------------------------------+------------+--------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                           ; To Node    ; Launch Clock ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------+------------+--------------+-------------------------------+--------------+------------+------------+
; 5.571 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.034     ; 5.037      ;
; 5.571 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.034     ; 5.037      ;
; 5.571 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.034     ; 5.037      ;
; 5.571 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.034     ; 5.037      ;
; 5.571 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.034     ; 5.037      ;
; 5.571 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.034     ; 5.037      ;
; 5.574 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.295     ; 4.779      ;
; 5.574 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.295     ; 4.779      ;
; 5.574 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.295     ; 4.779      ;
; 5.574 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.295     ; 4.779      ;
; 5.574 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.295     ; 4.779      ;
; 5.574 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.295     ; 4.779      ;
; 5.661 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.292     ; 4.869      ;
; 5.661 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.292     ; 4.869      ;
; 5.661 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.292     ; 4.869      ;
; 5.661 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.292     ; 4.869      ;
; 5.661 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.292     ; 4.869      ;
; 5.661 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.292     ; 4.869      ;
; 5.670 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.293     ; 4.877      ;
; 5.670 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.293     ; 4.877      ;
; 5.670 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.293     ; 4.877      ;
; 5.670 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.293     ; 4.877      ;
; 5.670 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.293     ; 4.877      ;
; 5.670 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.293     ; 4.877      ;
; 5.980 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.037     ; 5.443      ;
; 5.980 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.037     ; 5.443      ;
; 5.980 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.037     ; 5.443      ;
; 5.980 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.037     ; 5.443      ;
; 5.980 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.037     ; 5.443      ;
; 5.980 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.037     ; 5.443      ;
; 6.016 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.290     ; 5.226      ;
; 6.016 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.290     ; 5.226      ;
; 6.016 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.290     ; 5.226      ;
; 6.016 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.290     ; 5.226      ;
; 6.016 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.290     ; 5.226      ;
; 6.016 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.290     ; 5.226      ;
; 6.018 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.036     ; 5.482      ;
; 6.018 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.036     ; 5.482      ;
; 6.018 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.036     ; 5.482      ;
; 6.018 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.036     ; 5.482      ;
; 6.018 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.036     ; 5.482      ;
; 6.018 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.036     ; 5.482      ;
; 6.030 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.292     ; 5.238      ;
; 6.030 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.292     ; 5.238      ;
; 6.030 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.292     ; 5.238      ;
; 6.030 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.292     ; 5.238      ;
; 6.030 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.292     ; 5.238      ;
; 6.030 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.292     ; 5.238      ;
+-------+-----------------------------------------------------------------------------------------------------+------------+--------------+-------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'estadoSiguiente.activar_leer_pc'                                                                                                             ;
+--------+--------------------------------+--------------+--------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node      ; Launch Clock                   ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------+--------------------------------+---------------------------------+--------------+------------+------------+
; -5.490 ; estadoSiguiente.reset_pc       ; Selector12~1 ; control[0]                     ; estadoSiguiente.activar_leer_pc ; 0.500        ; -2.334     ; 1.983      ;
; -2.913 ; estadoSiguiente.incrementar_pc ; Selector12~1 ; estadoSiguiente.incrementar_pc ; estadoSiguiente.activar_leer_pc ; 0.500        ; 0.836      ; 2.880      ;
; -2.413 ; estadoSiguiente.incrementar_pc ; Selector12~1 ; estadoSiguiente.incrementar_pc ; estadoSiguiente.activar_leer_pc ; 1.000        ; 0.836      ; 2.880      ;
; -1.444 ; estadoSiguiente.espera         ; Selector12~1 ; estadoSiguiente.espera         ; estadoSiguiente.activar_leer_pc ; 0.500        ; 0.836      ; 1.411      ;
; -0.944 ; estadoSiguiente.espera         ; Selector12~1 ; estadoSiguiente.espera         ; estadoSiguiente.activar_leer_pc ; 1.000        ; 0.836      ; 1.411      ;
+--------+--------------------------------+--------------+--------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'estadoSiguiente.activar_leer_data'                                                                                                       ;
+--------+----------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node      ; Launch Clock           ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; -4.488 ; estadoSiguiente.activar_esc_data ; Selector16~1 ; control[0]             ; estadoSiguiente.activar_leer_data ; 0.500        ; -1.887     ; 0.952      ;
; -1.885 ; estadoSiguiente.espera           ; Selector16~1 ; estadoSiguiente.espera ; estadoSiguiente.activar_leer_data ; 0.500        ; 0.837      ; 1.377      ;
; -1.385 ; estadoSiguiente.espera           ; Selector16~1 ; estadoSiguiente.espera ; estadoSiguiente.activar_leer_data ; 1.000        ; 0.837      ; 1.377      ;
+--------+----------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'estadoSiguiente.activar_leer_ri'                                                                                                          ;
+--------+--------------------------------+-------------+------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node     ; Launch Clock                 ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------+------------------------------+---------------------------------+--------------+------------+------------+
; -4.466 ; estadoSiguiente.activar_esc_ri ; Selector9~2 ; control[0]                   ; estadoSiguiente.activar_leer_ri ; 0.500        ; -0.828     ; 2.592      ;
; -1.361 ; estadoSiguiente.espera         ; Selector9~2 ; estadoSiguiente.espera       ; estadoSiguiente.activar_leer_ri ; 0.500        ; 1.905      ; 2.524      ;
; -1.289 ; estadoSiguiente.escribir_op1   ; Selector9~2 ; estadoSiguiente.escribir_op1 ; estadoSiguiente.activar_leer_ri ; 0.500        ; 1.905      ; 2.452      ;
; -1.256 ; estadoSiguiente.escribir_op2   ; Selector9~2 ; estadoSiguiente.escribir_op2 ; estadoSiguiente.activar_leer_ri ; 0.500        ; 1.905      ; 2.419      ;
; -0.861 ; estadoSiguiente.espera         ; Selector9~2 ; estadoSiguiente.espera       ; estadoSiguiente.activar_leer_ri ; 1.000        ; 1.905      ; 2.524      ;
; -0.789 ; estadoSiguiente.escribir_op1   ; Selector9~2 ; estadoSiguiente.escribir_op1 ; estadoSiguiente.activar_leer_ri ; 1.000        ; 1.905      ; 2.452      ;
; -0.756 ; estadoSiguiente.escribir_op2   ; Selector9~2 ; estadoSiguiente.escribir_op2 ; estadoSiguiente.activar_leer_ri ; 1.000        ; 1.905      ; 2.419      ;
+--------+--------------------------------+-------------+------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'estadoSiguiente.espera'                                                                                                   ;
+--------+----------------------------------------+--------------+--------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node      ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+--------------+--------------+------------------------+--------------+------------+------------+
; -3.903 ; estadoSiguiente.activar_esc_resultado  ; Selector18~1 ; control[0]   ; estadoSiguiente.espera ; 0.500        ; -1.139     ; 1.897      ;
; -3.531 ; estadoSiguiente.escribir_resultado     ; Selector18~1 ; control[0]   ; estadoSiguiente.espera ; 0.500        ; -1.139     ; 1.525      ;
; -3.449 ; estadoSiguiente.activar_leer_resultado ; Selector18~1 ; control[0]   ; estadoSiguiente.espera ; 0.500        ; -1.139     ; 1.443      ;
+--------+----------------------------------------+--------------+--------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'estadoSiguiente.activar_carga_alu'                                                                                                      ;
+--------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node      ; Launch Clock           ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; -3.617 ; estadoSiguiente.activar_esc_op2 ; Selector22~2 ; control[0]             ; estadoSiguiente.activar_carga_alu ; 0.500        ; -1.139     ; 1.763      ;
; -3.457 ; estadoSiguiente.activar_esc_op1 ; Selector20~2 ; control[0]             ; estadoSiguiente.activar_carga_alu ; 0.500        ; -1.323     ; 1.380      ;
; -1.158 ; estadoSiguiente.espera          ; Selector20~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 0.500        ; 1.413      ; 2.121      ;
; -0.937 ; estadoSiguiente.espera          ; Selector22~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 0.500        ; 1.597      ; 2.123      ;
; -0.658 ; estadoSiguiente.espera          ; Selector20~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 1.000        ; 1.413      ; 2.121      ;
; -0.437 ; estadoSiguiente.espera          ; Selector22~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 1.000        ; 1.597      ; 2.123      ;
+--------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'estadoSiguiente.activar_leer_ri'                                                                                                          ;
+-------+--------------------------------+-------------+------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node     ; Launch Clock                 ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------+------------------------------+---------------------------------+--------------+------------+------------+
; 0.210 ; estadoSiguiente.escribir_op2   ; Selector9~2 ; estadoSiguiente.escribir_op2 ; estadoSiguiente.activar_leer_ri ; 0.000        ; 1.905      ; 2.419      ;
; 0.243 ; estadoSiguiente.escribir_op1   ; Selector9~2 ; estadoSiguiente.escribir_op1 ; estadoSiguiente.activar_leer_ri ; 0.000        ; 1.905      ; 2.452      ;
; 0.315 ; estadoSiguiente.espera         ; Selector9~2 ; estadoSiguiente.espera       ; estadoSiguiente.activar_leer_ri ; 0.000        ; 1.905      ; 2.524      ;
; 0.710 ; estadoSiguiente.escribir_op2   ; Selector9~2 ; estadoSiguiente.escribir_op2 ; estadoSiguiente.activar_leer_ri ; -0.500       ; 1.905      ; 2.419      ;
; 0.743 ; estadoSiguiente.escribir_op1   ; Selector9~2 ; estadoSiguiente.escribir_op1 ; estadoSiguiente.activar_leer_ri ; -0.500       ; 1.905      ; 2.452      ;
; 0.815 ; estadoSiguiente.espera         ; Selector9~2 ; estadoSiguiente.espera       ; estadoSiguiente.activar_leer_ri ; -0.500       ; 1.905      ; 2.524      ;
; 3.920 ; estadoSiguiente.activar_esc_ri ; Selector9~2 ; control[0]                   ; estadoSiguiente.activar_leer_ri ; -0.500       ; -0.828     ; 2.592      ;
+-------+--------------------------------+-------------+------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'estadoSiguiente.activar_carga_alu'                                                                                                      ;
+-------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node      ; Launch Clock           ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; 0.222 ; estadoSiguiente.espera          ; Selector22~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 0.000        ; 1.597      ; 2.123      ;
; 0.404 ; estadoSiguiente.espera          ; Selector20~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 0.000        ; 1.413      ; 2.121      ;
; 0.722 ; estadoSiguiente.espera          ; Selector22~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; -0.500       ; 1.597      ; 2.123      ;
; 0.904 ; estadoSiguiente.espera          ; Selector20~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; -0.500       ; 1.413      ; 2.121      ;
; 3.203 ; estadoSiguiente.activar_esc_op1 ; Selector20~2 ; control[0]             ; estadoSiguiente.activar_carga_alu ; -0.500       ; -1.323     ; 1.380      ;
; 3.402 ; estadoSiguiente.activar_esc_op2 ; Selector22~2 ; control[0]             ; estadoSiguiente.activar_carga_alu ; -0.500       ; -1.139     ; 1.763      ;
+-------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'estadoSiguiente.activar_leer_data'                                                                                                       ;
+-------+----------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node      ; Launch Clock           ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; 0.236 ; estadoSiguiente.espera           ; Selector16~1 ; estadoSiguiente.espera ; estadoSiguiente.activar_leer_data ; 0.000        ; 0.837      ; 1.377      ;
; 0.736 ; estadoSiguiente.espera           ; Selector16~1 ; estadoSiguiente.espera ; estadoSiguiente.activar_leer_data ; -0.500       ; 0.837      ; 1.377      ;
; 3.339 ; estadoSiguiente.activar_esc_data ; Selector16~1 ; control[0]             ; estadoSiguiente.activar_leer_data ; -0.500       ; -1.887     ; 0.952      ;
+-------+----------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'estadoSiguiente.activar_leer_pc'                                                                                                             ;
+-------+--------------------------------+--------------+--------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node      ; Launch Clock                   ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------+--------------------------------+---------------------------------+--------------+------------+------------+
; 0.271 ; estadoSiguiente.espera         ; Selector12~1 ; estadoSiguiente.espera         ; estadoSiguiente.activar_leer_pc ; 0.000        ; 0.836      ; 1.411      ;
; 0.771 ; estadoSiguiente.espera         ; Selector12~1 ; estadoSiguiente.espera         ; estadoSiguiente.activar_leer_pc ; -0.500       ; 0.836      ; 1.411      ;
; 1.740 ; estadoSiguiente.incrementar_pc ; Selector12~1 ; estadoSiguiente.incrementar_pc ; estadoSiguiente.activar_leer_pc ; 0.000        ; 0.836      ; 2.880      ;
; 2.240 ; estadoSiguiente.incrementar_pc ; Selector12~1 ; estadoSiguiente.incrementar_pc ; estadoSiguiente.activar_leer_pc ; -0.500       ; 0.836      ; 2.880      ;
; 4.817 ; estadoSiguiente.reset_pc       ; Selector12~1 ; control[0]                     ; estadoSiguiente.activar_leer_pc ; -0.500       ; -2.334     ; 1.983      ;
+-------+--------------------------------+--------------+--------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'estadoSiguiente.espera'                                                                                                   ;
+-------+----------------------------------------+--------------+--------------+------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node      ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+--------------+--------------+------------------------+--------------+------------+------------+
; 3.082 ; estadoSiguiente.activar_leer_resultado ; Selector18~1 ; control[0]   ; estadoSiguiente.espera ; -0.500       ; -1.139     ; 1.443      ;
; 3.164 ; estadoSiguiente.escribir_resultado     ; Selector18~1 ; control[0]   ; estadoSiguiente.espera ; -0.500       ; -1.139     ; 1.525      ;
; 3.536 ; estadoSiguiente.activar_esc_resultado  ; Selector18~1 ; control[0]   ; estadoSiguiente.espera ; -0.500       ; -1.139     ; 1.897      ;
+-------+----------------------------------------+--------------+--------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'control[0]'                                                                                                                                              ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                                              ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; control[0] ; Rise       ; control[0]                                                                                          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[0]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[0]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[1]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[1]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[2]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[2]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[3]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[3]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[4]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[4]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[5]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[5]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[6]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[6]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[7]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[7]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; codigo_operacion_alu[0]                                                                             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; codigo_operacion_alu[0]                                                                             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; codigo_operacion_alu[1]                                                                             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; codigo_operacion_alu[1]                                                                             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_carga_alu                                                                   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_carga_alu                                                                   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_data                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_esc_data                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_op1                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_esc_op1                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_op2                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_esc_op2                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_resultado                                                               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_esc_resultado                                                               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_ri                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_esc_ri                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_status                                                                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_esc_status                                                                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_leer_data                                                                   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_leer_data                                                                   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_leer_op1                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_leer_op1                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_leer_op2                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_leer_op2                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_leer_pc                                                                     ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.activar_carga_alu'                                                                                  ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                   ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector20~1|combout                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector20~1|combout                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Rise       ; Selector20~1|datac                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Rise       ; Selector20~1|datac                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector20~2                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector20~2                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector20~2|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector20~2|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector22~1|combout                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector22~1|combout                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Rise       ; Selector22~1|dataa                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Rise       ; Selector22~1|dataa                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector22~2                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector22~2                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector22~2|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector22~2|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Rise       ; estadoSiguiente.activar_carga_alu|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Rise       ; estadoSiguiente.activar_carga_alu|regout ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.activar_leer_data'                                                                                  ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                   ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_data ; Fall       ; Selector16~1                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_data ; Fall       ; Selector16~1                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_data ; Rise       ; Selector16~1|datac                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_data ; Rise       ; Selector16~1|datac                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_data ; Rise       ; estadoSiguiente.activar_leer_data|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_data ; Rise       ; estadoSiguiente.activar_leer_data|regout ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.activar_leer_pc'                                                                                ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_pc ; Fall       ; Selector12~1                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_pc ; Fall       ; Selector12~1                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_pc ; Rise       ; Selector12~1|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_pc ; Rise       ; Selector12~1|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_pc ; Rise       ; estadoSiguiente.activar_leer_pc|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_pc ; Rise       ; estadoSiguiente.activar_leer_pc|regout ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.activar_leer_ri'                                                                                ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_ri ; Fall       ; Selector9~1|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_ri ; Fall       ; Selector9~1|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_ri ; Rise       ; Selector9~1|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_ri ; Rise       ; Selector9~1|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_ri ; Fall       ; Selector9~2                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_ri ; Fall       ; Selector9~2                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_ri ; Fall       ; Selector9~2|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_ri ; Fall       ; Selector9~2|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_ri ; Rise       ; estadoSiguiente.activar_leer_ri|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_ri ; Rise       ; estadoSiguiente.activar_leer_ri|regout ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_data'                                                                                        ;
+-------+--------------+----------------+------------------+-------------------------------+------------+------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                         ;
+-------+--------------+----------------+------------------+-------------------------------+------------+------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; estadoSiguiente.escribir_data|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; estadoSiguiente.escribir_data|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; estadoSiguiente.escribir_data~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; estadoSiguiente.escribir_data~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; estadoSiguiente.escribir_data~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; estadoSiguiente.escribir_data~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[0]|datab                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[0]|datab                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[4]|datab                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[4]|datab                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[7]|datab                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[7]|datab                               ;
+-------+--------------+----------------+------------------+-------------------------------+------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_op1'                                                                                       ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                        ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr41~0|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr41~0|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr41~0|dataa                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr41~0|dataa                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[7]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[7]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[0]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[0]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[0]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[0]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[1]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[1]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[1]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[1]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[2]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[2]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[2]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[2]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[3]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[3]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[3]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[3]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[4]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[4]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[4]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[4]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[5]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[5]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[5]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[5]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[6]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[6]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[6]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[6]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[7]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[7]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[7]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[7]|dataa                                ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_op2'                                                                                       ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                        ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr41~0|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr41~0|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr41~0|datab                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr41~0|datab                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[2]|datab                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[2]|datab                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[7]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[7]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[0]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[0]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[0]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[0]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[1]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[1]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[1]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[1]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[2]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[2]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[2]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[2]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[3]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[3]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[3]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[3]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[4]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[4]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[4]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[4]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[5]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[5]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[5]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[5]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[6]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[6]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[6]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[6]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[7]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[7]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[7]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[7]|dataa                                ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_ram'                                                                             ;
+-------+--------------+----------------+------------------+------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+------------------------------+------------+-------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr39~0clkctrl|inclk[0]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr39~0clkctrl|inclk[0]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr39~0clkctrl|outclk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr39~0clkctrl|outclk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr39~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr39~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr39~0|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr39~0|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr40~0clkctrl|inclk[0]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr40~0clkctrl|inclk[0]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr40~0clkctrl|outclk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr40~0clkctrl|outclk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr40~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr40~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr40~0|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr40~0|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; estadoSiguiente.escribir_ram|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; estadoSiguiente.escribir_ram|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[0]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[0]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[0]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[0]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[1]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[1]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[1]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[1]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[2]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[2]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[2]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[2]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[3]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[3]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[3]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[3]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[4]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[4]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[4]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[4]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[5]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[5]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[5]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[5]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[6]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[6]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[6]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[6]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[7]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[7]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[7]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[7]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_actual[6]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_actual[6]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_actual[6]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_actual[6]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_actual[7]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_actual[7]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_actual[7]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_actual[7]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[0]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[0]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[0]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[0]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[1]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[1]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[1]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[1]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[2]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[2]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[2]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[2]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[3]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[3]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[3]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[3]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[4]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[4]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[4]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[4]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[5]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[5]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[5]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[5]|datac               ;
+-------+--------------+----------------+------------------+------------------------------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.espera'                                                                       ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                        ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Fall       ; Selector18~1                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Fall       ; Selector18~1                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Rise       ; Selector18~1|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Rise       ; Selector18~1|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Rise       ; estadoSiguiente.espera|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Rise       ; estadoSiguiente.espera|regout ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.incrementar_pc'                                                                               ;
+-------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr38~0clkctrl|inclk[0]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr38~0clkctrl|inclk[0]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr38~0clkctrl|outclk              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr38~0clkctrl|outclk              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr38~0|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr38~0|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr38~0|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr38~0|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr40~0clkctrl|inclk[0]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr40~0clkctrl|inclk[0]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr40~0clkctrl|outclk              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr40~0clkctrl|outclk              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr40~0|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr40~0|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr40~0|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr40~0|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; estadoSiguiente.incrementar_pc|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; estadoSiguiente.incrementar_pc|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[0]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[0]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[0]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[0]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[1]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[1]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[1]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[1]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[2]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[2]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[2]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[2]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[3]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[3]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[3]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[3]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[4]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[4]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[4]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[4]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[5]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[5]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[5]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[5]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[6]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[6]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[6]|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[6]|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[7]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[7]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[7]|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[7]|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[0]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[0]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[0]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[0]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[1]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[1]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[1]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[1]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[2]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[2]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[2]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[2]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[3]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[3]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[3]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[3]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[4]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[4]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[4]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[4]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[5]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[5]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[5]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[5]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[6]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[6]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[6]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[6]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[7]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[7]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[7]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[7]|datad                       ;
+-------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.leer_ri'                                                                        ;
+-------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                         ;
+-------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; WideOr3~0clkctrl|inclk[0]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; WideOr3~0clkctrl|inclk[0]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; WideOr3~0clkctrl|outclk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; WideOr3~0clkctrl|outclk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; WideOr3~0|combout              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; WideOr3~0|combout              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Rise       ; WideOr3~0|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Rise       ; WideOr3~0|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Rise       ; estadoSiguiente.leer_ri|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Rise       ; estadoSiguiente.leer_ri|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[0]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[0]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[0]$latch|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[0]$latch|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[1]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[1]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[1]$latch|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[1]$latch|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[2]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[2]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[2]$latch|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[2]$latch|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[3]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[3]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[3]$latch|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[3]$latch|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[4]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[4]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[4]$latch|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[4]$latch|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[5]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[5]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[5]$latch|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[5]$latch|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[6]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[6]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[6]$latch|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[6]$latch|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[7]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[7]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[7]$latch|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[7]$latch|datac          ;
+-------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                  ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; control[*]  ; control[0]                     ; 7.957  ; 7.957  ; Rise       ; control[0]                     ;
;  control[1] ; control[0]                     ; 5.482  ; 5.482  ; Rise       ; control[0]                     ;
;  control[2] ; control[0]                     ; 7.957  ; 7.957  ; Rise       ; control[0]                     ;
; data_in[*]  ; estadoSiguiente.escribir_ram   ; 4.778  ; 4.778  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[0] ; estadoSiguiente.escribir_ram   ; 4.414  ; 4.414  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[1] ; estadoSiguiente.escribir_ram   ; 4.778  ; 4.778  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[2] ; estadoSiguiente.escribir_ram   ; 4.344  ; 4.344  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[3] ; estadoSiguiente.escribir_ram   ; 4.710  ; 4.710  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[4] ; estadoSiguiente.escribir_ram   ; 4.325  ; 4.325  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[5] ; estadoSiguiente.escribir_ram   ; -0.110 ; -0.110 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[6] ; estadoSiguiente.escribir_ram   ; -0.074 ; -0.074 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[7] ; estadoSiguiente.escribir_ram   ; -0.215 ; -0.215 ; Fall       ; estadoSiguiente.escribir_ram   ;
; data_in[*]  ; estadoSiguiente.incrementar_pc ; 4.989  ; 4.989  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[0] ; estadoSiguiente.incrementar_pc ; 4.625  ; 4.625  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[1] ; estadoSiguiente.incrementar_pc ; 4.989  ; 4.989  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[2] ; estadoSiguiente.incrementar_pc ; 4.555  ; 4.555  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[3] ; estadoSiguiente.incrementar_pc ; 4.921  ; 4.921  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[4] ; estadoSiguiente.incrementar_pc ; 4.536  ; 4.536  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[5] ; estadoSiguiente.incrementar_pc ; 0.101  ; 0.101  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[6] ; estadoSiguiente.incrementar_pc ; 0.137  ; 0.137  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[7] ; estadoSiguiente.incrementar_pc ; -0.004 ; -0.004 ; Fall       ; estadoSiguiente.incrementar_pc ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; control[*]  ; control[0]                     ; -4.322 ; -4.322 ; Rise       ; control[0]                     ;
;  control[1] ; control[0]                     ; -4.729 ; -4.729 ; Rise       ; control[0]                     ;
;  control[2] ; control[0]                     ; -4.322 ; -4.322 ; Rise       ; control[0]                     ;
; data_in[*]  ; estadoSiguiente.escribir_ram   ; 1.370  ; 1.370  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[0] ; estadoSiguiente.escribir_ram   ; -3.159 ; -3.159 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[1] ; estadoSiguiente.escribir_ram   ; -3.518 ; -3.518 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[2] ; estadoSiguiente.escribir_ram   ; -3.142 ; -3.142 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[3] ; estadoSiguiente.escribir_ram   ; -3.752 ; -3.752 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[4] ; estadoSiguiente.escribir_ram   ; -3.117 ; -3.117 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[5] ; estadoSiguiente.escribir_ram   ; 1.370  ; 1.370  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[6] ; estadoSiguiente.escribir_ram   ; 1.032  ; 1.032  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[7] ; estadoSiguiente.escribir_ram   ; 1.163  ; 1.163  ; Fall       ; estadoSiguiente.escribir_ram   ;
; data_in[*]  ; estadoSiguiente.incrementar_pc ; 1.159  ; 1.159  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[0] ; estadoSiguiente.incrementar_pc ; -3.370 ; -3.370 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[1] ; estadoSiguiente.incrementar_pc ; -3.729 ; -3.729 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[2] ; estadoSiguiente.incrementar_pc ; -3.353 ; -3.353 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[3] ; estadoSiguiente.incrementar_pc ; -3.963 ; -3.963 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[4] ; estadoSiguiente.incrementar_pc ; -3.328 ; -3.328 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[5] ; estadoSiguiente.incrementar_pc ; 1.159  ; 1.159  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[6] ; estadoSiguiente.incrementar_pc ; 0.821  ; 0.821  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[7] ; estadoSiguiente.incrementar_pc ; 0.952  ; 0.952  ; Fall       ; estadoSiguiente.incrementar_pc ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port  ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+------------+-------------------------+-------+-------+------------+-------------------------+
; salida[*]  ; estadoSiguiente.leer_ri ; 9.160 ; 9.160 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[0] ; estadoSiguiente.leer_ri ; 8.342 ; 8.342 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[1] ; estadoSiguiente.leer_ri ; 8.796 ; 8.796 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[2] ; estadoSiguiente.leer_ri ; 8.794 ; 8.794 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[3] ; estadoSiguiente.leer_ri ; 8.614 ; 8.614 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[4] ; estadoSiguiente.leer_ri ; 8.959 ; 8.959 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[5] ; estadoSiguiente.leer_ri ; 8.569 ; 8.569 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[6] ; estadoSiguiente.leer_ri ; 8.402 ; 8.402 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[7] ; estadoSiguiente.leer_ri ; 9.160 ; 9.160 ; Fall       ; estadoSiguiente.leer_ri ;
+------------+-------------------------+-------+-------+------------+-------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port  ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+------------+-------------------------+-------+-------+------------+-------------------------+
; salida[*]  ; estadoSiguiente.leer_ri ; 8.342 ; 8.342 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[0] ; estadoSiguiente.leer_ri ; 8.342 ; 8.342 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[1] ; estadoSiguiente.leer_ri ; 8.796 ; 8.796 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[2] ; estadoSiguiente.leer_ri ; 8.794 ; 8.794 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[3] ; estadoSiguiente.leer_ri ; 8.614 ; 8.614 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[4] ; estadoSiguiente.leer_ri ; 8.959 ; 8.959 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[5] ; estadoSiguiente.leer_ri ; 8.569 ; 8.569 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[6] ; estadoSiguiente.leer_ri ; 8.402 ; 8.402 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[7] ; estadoSiguiente.leer_ri ; 9.160 ; 9.160 ; Fall       ; estadoSiguiente.leer_ri ;
+------------+-------------------------+-------+-------+------------+-------------------------+


+---------------------------------------------------------+
; Fast Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; estadoSiguiente.escribir_op2   ; -3.196 ; -24.784       ;
; estadoSiguiente.escribir_op1   ; -3.171 ; -25.124       ;
; estadoSiguiente.escribir_data  ; -2.653 ; -20.624       ;
; control[0]                     ; -1.460 ; -38.789       ;
; estadoSiguiente.escribir_ram   ; -0.811 ; -4.318        ;
; estadoSiguiente.leer_ri        ; -0.783 ; -5.194        ;
; estadoSiguiente.incrementar_pc ; -0.600 ; -2.468        ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast Model Hold Summary                                 ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; estadoSiguiente.incrementar_pc ; -1.252 ; -8.868        ;
; control[0]                     ; -1.216 ; -28.217       ;
; estadoSiguiente.escribir_ram   ; -1.104 ; -7.799        ;
; estadoSiguiente.escribir_op1   ; -0.600 ; -3.674        ;
; estadoSiguiente.escribir_op2   ; -0.575 ; -3.474        ;
; estadoSiguiente.leer_ri        ; 0.955  ; 0.000         ;
; estadoSiguiente.escribir_data  ; 3.129  ; 0.000         ;
+--------------------------------+--------+---------------+


+------------------------------------------------------------+
; Fast Model Recovery Summary                                ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; estadoSiguiente.activar_leer_pc   ; -1.783 ; -1.783        ;
; estadoSiguiente.activar_leer_data ; -1.617 ; -1.617        ;
; estadoSiguiente.activar_leer_ri   ; -1.613 ; -1.613        ;
; estadoSiguiente.espera            ; -1.482 ; -1.482        ;
; estadoSiguiente.activar_carga_alu ; -1.329 ; -2.632        ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Fast Model Removal Summary                                ;
+-----------------------------------+-------+---------------+
; Clock                             ; Slack ; End Point TNS ;
+-----------------------------------+-------+---------------+
; estadoSiguiente.activar_leer_data ; 0.072 ; 0.000         ;
; estadoSiguiente.activar_leer_pc   ; 0.079 ; 0.000         ;
; estadoSiguiente.activar_leer_ri   ; 0.087 ; 0.000         ;
; estadoSiguiente.activar_carga_alu ; 0.117 ; 0.000         ;
; estadoSiguiente.espera            ; 1.892 ; 0.000         ;
+-----------------------------------+-------+---------------+


+------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                     ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; control[0]                        ; -1.627 ; -231.746      ;
; estadoSiguiente.activar_carga_alu ; 0.500  ; 0.000         ;
; estadoSiguiente.activar_leer_data ; 0.500  ; 0.000         ;
; estadoSiguiente.activar_leer_pc   ; 0.500  ; 0.000         ;
; estadoSiguiente.activar_leer_ri   ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_data     ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_op1      ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_op2      ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_ram      ; 0.500  ; 0.000         ;
; estadoSiguiente.espera            ; 0.500  ; 0.000         ;
; estadoSiguiente.incrementar_pc    ; 0.500  ; 0.000         ;
; estadoSiguiente.leer_ri           ; 0.500  ; 0.000         ;
+-----------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'estadoSiguiente.escribir_op2'                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node   ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; -3.196 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.603     ; 2.695      ;
; -3.196 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.603     ; 2.695      ;
; -3.196 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.603     ; 2.695      ;
; -3.196 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.603     ; 2.695      ;
; -3.196 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.603     ; 2.695      ;
; -3.196 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.603     ; 2.695      ;
; -3.193 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.603     ; 2.703      ;
; -3.193 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.603     ; 2.703      ;
; -3.193 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.603     ; 2.703      ;
; -3.193 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.603     ; 2.703      ;
; -3.193 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.603     ; 2.703      ;
; -3.193 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.603     ; 2.703      ;
; -2.992 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.424     ; 2.678      ;
; -2.992 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.424     ; 2.678      ;
; -2.992 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.424     ; 2.678      ;
; -2.992 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.424     ; 2.678      ;
; -2.992 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.424     ; 2.678      ;
; -2.992 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.424     ; 2.678      ;
; -2.945 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.336     ; 2.719      ;
; -2.945 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.336     ; 2.719      ;
; -2.945 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.336     ; 2.719      ;
; -2.945 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.336     ; 2.719      ;
; -2.945 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.336     ; 2.719      ;
; -2.945 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.336     ; 2.719      ;
; -2.935 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.336     ; 2.709      ;
; -2.935 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.336     ; 2.709      ;
; -2.935 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.336     ; 2.709      ;
; -2.935 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.336     ; 2.709      ;
; -2.935 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.336     ; 2.709      ;
; -2.935 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.336     ; 2.709      ;
; -2.815 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.334     ; 2.579      ;
; -2.815 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.334     ; 2.579      ;
; -2.815 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.334     ; 2.579      ;
; -2.815 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.334     ; 2.579      ;
; -2.815 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.334     ; 2.579      ;
; -2.815 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.334     ; 2.579      ;
; -2.803 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.336     ; 2.577      ;
; -2.803 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.336     ; 2.577      ;
; -2.803 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.336     ; 2.577      ;
; -2.803 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.336     ; 2.577      ;
; -2.803 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.336     ; 2.577      ;
; -2.803 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.336     ; 2.577      ;
; -2.794 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.335     ; 2.570      ;
; -2.794 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.335     ; 2.570      ;
; -2.794 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.335     ; 2.570      ;
; -2.794 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.335     ; 2.570      ;
; -2.794 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.335     ; 2.570      ;
; -2.794 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.335     ; 2.570      ;
; -0.324 ; registro8b:r_data|data_out[6]~reg0                                                                  ; in_op2[6] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.103      ; 0.538      ;
; -0.150 ; registro8b:r_data|data_out[0]~reg0                                                                  ; in_op2[0] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.108      ; 0.357      ;
; -0.133 ; registro8b:r_data|data_out[7]~reg0                                                                  ; in_op2[7] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.106      ; 0.351      ;
; -0.118 ; registro8b:r_data|data_out[4]~reg0                                                                  ; in_op2[4] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.136      ; 0.354      ;
; -0.110 ; registro8b:r_data|data_out[1]~reg0                                                                  ; in_op2[1] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.134      ; 0.354      ;
; -0.107 ; registro8b:r_data|data_out[5]~reg0                                                                  ; in_op2[5] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.134      ; 0.354      ;
; -0.101 ; registro8b:r_data|data_out[3]~reg0                                                                  ; in_op2[3] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.136      ; 0.350      ;
; -0.068 ; registro8b:r_data|data_out[2]~reg0                                                                  ; in_op2[2] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.174      ; 0.403      ;
; 0.211  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.871      ; 0.903      ;
; 0.258  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.871      ; 0.867      ;
; 0.305  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.871      ; 0.820      ;
; 0.318  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.871      ; 0.796      ;
; 0.415  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.050      ; 0.886      ;
; 0.471  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.050      ; 0.830      ;
; 0.503  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.138      ; 0.886      ;
; 0.566  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.138      ; 0.823      ;
; 0.595  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.140      ; 0.784      ;
; 0.597  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.138      ; 0.792      ;
; 0.619  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.140      ; 0.760      ;
; 0.625  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.138      ; 0.764      ;
; 0.630  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.138      ; 0.759      ;
; 0.640  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.139      ; 0.751      ;
; 0.684  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.138      ; 0.705      ;
; 0.686  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.139      ; 0.705      ;
; 0.711  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 0.871      ; 0.903      ;
; 0.758  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 0.871      ; 0.867      ;
; 0.805  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 0.871      ; 0.820      ;
; 0.818  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 0.871      ; 0.796      ;
; 0.915  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.050      ; 0.886      ;
; 0.971  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.050      ; 0.830      ;
; 1.003  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.138      ; 0.886      ;
; 1.066  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.138      ; 0.823      ;
; 1.095  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.140      ; 0.784      ;
; 1.097  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.138      ; 0.792      ;
; 1.119  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.140      ; 0.760      ;
; 1.125  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.138      ; 0.764      ;
; 1.130  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.138      ; 0.759      ;
; 1.140  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.139      ; 0.751      ;
; 1.184  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.138      ; 0.705      ;
; 1.186  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.139      ; 0.705      ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'estadoSiguiente.escribir_op1'                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node   ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; -3.171 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.578     ; 2.695      ;
; -3.171 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.578     ; 2.695      ;
; -3.171 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.578     ; 2.695      ;
; -3.171 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.578     ; 2.695      ;
; -3.171 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.578     ; 2.695      ;
; -3.171 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.578     ; 2.695      ;
; -3.168 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.578     ; 2.703      ;
; -3.168 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.578     ; 2.703      ;
; -3.168 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.578     ; 2.703      ;
; -3.168 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.578     ; 2.703      ;
; -3.168 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.578     ; 2.703      ;
; -3.168 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.578     ; 2.703      ;
; -2.967 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.399     ; 2.678      ;
; -2.967 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.399     ; 2.678      ;
; -2.967 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.399     ; 2.678      ;
; -2.967 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.399     ; 2.678      ;
; -2.967 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.399     ; 2.678      ;
; -2.967 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.399     ; 2.678      ;
; -2.920 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.311     ; 2.719      ;
; -2.920 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.311     ; 2.719      ;
; -2.920 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.311     ; 2.719      ;
; -2.920 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.311     ; 2.719      ;
; -2.920 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.311     ; 2.719      ;
; -2.920 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.311     ; 2.719      ;
; -2.910 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.311     ; 2.709      ;
; -2.910 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.311     ; 2.709      ;
; -2.910 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.311     ; 2.709      ;
; -2.910 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.311     ; 2.709      ;
; -2.910 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.311     ; 2.709      ;
; -2.910 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.311     ; 2.709      ;
; -2.790 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.309     ; 2.579      ;
; -2.790 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.309     ; 2.579      ;
; -2.790 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.309     ; 2.579      ;
; -2.790 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.309     ; 2.579      ;
; -2.790 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.309     ; 2.579      ;
; -2.790 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.309     ; 2.579      ;
; -2.778 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.311     ; 2.577      ;
; -2.778 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.311     ; 2.577      ;
; -2.778 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.311     ; 2.577      ;
; -2.778 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.311     ; 2.577      ;
; -2.778 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.311     ; 2.577      ;
; -2.778 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.311     ; 2.577      ;
; -2.769 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.310     ; 2.570      ;
; -2.769 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.310     ; 2.570      ;
; -2.769 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.310     ; 2.570      ;
; -2.769 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.310     ; 2.570      ;
; -2.769 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.310     ; 2.570      ;
; -2.769 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.310     ; 2.570      ;
; -0.301 ; registro8b:r_data|data_out[7]~reg0                                                                  ; in_op1[7] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.027      ; 0.486      ;
; -0.211 ; registro8b:r_data|data_out[0]~reg0                                                                  ; in_op1[0] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.123      ; 0.436      ;
; -0.211 ; registro8b:r_data|data_out[4]~reg0                                                                  ; in_op1[4] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.123      ; 0.436      ;
; -0.209 ; registro8b:r_data|data_out[5]~reg0                                                                  ; in_op1[5] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.119      ; 0.438      ;
; -0.206 ; registro8b:r_data|data_out[2]~reg0                                                                  ; in_op1[2] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.122      ; 0.441      ;
; -0.200 ; registro8b:r_data|data_out[3]~reg0                                                                  ; in_op1[3] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.123      ; 0.435      ;
; -0.194 ; registro8b:r_data|data_out[1]~reg0                                                                  ; in_op1[1] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.123      ; 0.429      ;
; -0.119 ; registro8b:r_data|data_out[6]~reg0                                                                  ; in_op1[6] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.123      ; 0.355      ;
; 0.236  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.896      ; 0.903      ;
; 0.283  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.896      ; 0.867      ;
; 0.330  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.896      ; 0.820      ;
; 0.343  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.896      ; 0.796      ;
; 0.440  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.075      ; 0.886      ;
; 0.496  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.075      ; 0.830      ;
; 0.528  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.163      ; 0.886      ;
; 0.591  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.163      ; 0.823      ;
; 0.620  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.165      ; 0.784      ;
; 0.622  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.163      ; 0.792      ;
; 0.644  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.165      ; 0.760      ;
; 0.650  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.163      ; 0.764      ;
; 0.655  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.163      ; 0.759      ;
; 0.665  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.164      ; 0.751      ;
; 0.709  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.163      ; 0.705      ;
; 0.711  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.164      ; 0.705      ;
; 0.736  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 0.896      ; 0.903      ;
; 0.783  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 0.896      ; 0.867      ;
; 0.830  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 0.896      ; 0.820      ;
; 0.843  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 0.896      ; 0.796      ;
; 0.940  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.075      ; 0.886      ;
; 0.996  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.075      ; 0.830      ;
; 1.028  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.163      ; 0.886      ;
; 1.091  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.163      ; 0.823      ;
; 1.120  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.165      ; 0.784      ;
; 1.122  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.163      ; 0.792      ;
; 1.144  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.165      ; 0.760      ;
; 1.150  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.163      ; 0.764      ;
; 1.155  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.163      ; 0.759      ;
; 1.165  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.164      ; 0.751      ;
; 1.209  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.163      ; 0.705      ;
; 1.211  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.164      ; 0.705      ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'estadoSiguiente.escribir_data'                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------------------------+------------+--------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node    ; Launch Clock ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+------------+--------------+-------------------------------+--------------+------------+------------+
; -2.653 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.359     ; 2.392      ;
; -2.653 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.359     ; 2.392      ;
; -2.653 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.359     ; 2.392      ;
; -2.653 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.359     ; 2.392      ;
; -2.653 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.359     ; 2.392      ;
; -2.653 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.359     ; 2.392      ;
; -2.650 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.361     ; 2.399      ;
; -2.650 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.361     ; 2.399      ;
; -2.650 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.361     ; 2.399      ;
; -2.650 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.361     ; 2.399      ;
; -2.650 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.361     ; 2.399      ;
; -2.650 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.361     ; 2.399      ;
; -2.624 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.293     ; 2.491      ;
; -2.624 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.293     ; 2.491      ;
; -2.624 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.293     ; 2.491      ;
; -2.624 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.293     ; 2.491      ;
; -2.624 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.293     ; 2.491      ;
; -2.624 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.293     ; 2.491      ;
; -2.606 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.294     ; 2.472      ;
; -2.606 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.294     ; 2.472      ;
; -2.606 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.294     ; 2.472      ;
; -2.606 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.294     ; 2.472      ;
; -2.606 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.294     ; 2.472      ;
; -2.606 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.294     ; 2.472      ;
; -2.546 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.362     ; 2.295      ;
; -2.546 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.362     ; 2.295      ;
; -2.546 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.362     ; 2.295      ;
; -2.546 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.362     ; 2.295      ;
; -2.546 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.362     ; 2.295      ;
; -2.546 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.362     ; 2.295      ;
; -2.543 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.361     ; 2.290      ;
; -2.543 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.361     ; 2.290      ;
; -2.543 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.361     ; 2.290      ;
; -2.543 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.361     ; 2.290      ;
; -2.543 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.361     ; 2.290      ;
; -2.543 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.361     ; 2.290      ;
; -2.532 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.365     ; 2.278      ;
; -2.532 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.365     ; 2.278      ;
; -2.532 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.365     ; 2.278      ;
; -2.532 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.365     ; 2.278      ;
; -2.532 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.365     ; 2.278      ;
; -2.532 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.365     ; 2.278      ;
; -2.470 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.291     ; 2.338      ;
; -2.470 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.291     ; 2.338      ;
; -2.470 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.291     ; 2.338      ;
; -2.470 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.291     ; 2.338      ;
; -2.470 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.291     ; 2.338      ;
; -2.470 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.291     ; 2.338      ;
+--------+-----------------------------------------------------------------------------------------------------+------------+--------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'control[0]'                                                                                                                                                                                                                                                                          ;
+--------+----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                          ; To Node                                                                                             ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg0 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_memory_reg0  ; control[0]                   ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg1 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a1~porta_memory_reg0  ; control[0]                   ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg2 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a2~porta_memory_reg0  ; control[0]                   ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg3 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a3~porta_memory_reg0  ; control[0]                   ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg4 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a4~porta_memory_reg0  ; control[0]                   ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg5 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a5~porta_memory_reg0  ; control[0]                   ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg6 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a6~porta_memory_reg0  ; control[0]                   ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg7 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a7~porta_memory_reg0  ; control[0]                   ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -0.670 ; estadoSiguiente.activar_esc_ri                                                                     ; registro8b:r_ri|registro[7]                                                                         ; control[0]                   ; control[0]  ; 1.000        ; 0.001      ; 1.703      ;
; -0.651 ; estadoSiguiente.reset_pc                                                                           ; registro8b:r_pc|registro[6]                                                                         ; control[0]                   ; control[0]  ; 1.000        ; 0.082      ; 1.765      ;
; -0.651 ; estadoSiguiente.reset_pc                                                                           ; registro8b:r_pc|registro[7]                                                                         ; control[0]                   ; control[0]  ; 1.000        ; 0.082      ; 1.765      ;
; -0.651 ; estadoSiguiente.reset_pc                                                                           ; registro8b:r_pc|registro[1]                                                                         ; control[0]                   ; control[0]  ; 1.000        ; 0.082      ; 1.765      ;
; -0.651 ; estadoSiguiente.reset_pc                                                                           ; registro8b:r_pc|registro[0]                                                                         ; control[0]                   ; control[0]  ; 1.000        ; 0.082      ; 1.765      ;
; -0.566 ; estadoSiguiente.reset_pc                                                                           ; registro8b:r_pc|registro[4]                                                                         ; control[0]                   ; control[0]  ; 1.000        ; 0.083      ; 1.681      ;
; -0.566 ; estadoSiguiente.reset_pc                                                                           ; registro8b:r_pc|registro[3]                                                                         ; control[0]                   ; control[0]  ; 1.000        ; 0.083      ; 1.681      ;
; -0.566 ; estadoSiguiente.reset_pc                                                                           ; registro8b:r_pc|registro[2]                                                                         ; control[0]                   ; control[0]  ; 1.000        ; 0.083      ; 1.681      ;
; -0.566 ; estadoSiguiente.reset_pc                                                                           ; registro8b:r_pc|registro[5]                                                                         ; control[0]                   ; control[0]  ; 1.000        ; 0.083      ; 1.681      ;
; -0.558 ; estadoSiguiente.leer_op2                                                                           ; registro8b:r_operador2|registro[0]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.008      ; 1.598      ;
; -0.558 ; estadoSiguiente.leer_op2                                                                           ; registro8b:r_operador2|registro[1]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.008      ; 1.598      ;
; -0.558 ; estadoSiguiente.leer_op2                                                                           ; registro8b:r_operador2|registro[2]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.008      ; 1.598      ;
; -0.558 ; estadoSiguiente.leer_op2                                                                           ; registro8b:r_operador2|registro[3]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.008      ; 1.598      ;
; -0.558 ; estadoSiguiente.leer_op2                                                                           ; registro8b:r_operador2|registro[4]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.008      ; 1.598      ;
; -0.558 ; estadoSiguiente.leer_op2                                                                           ; registro8b:r_operador2|registro[5]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.008      ; 1.598      ;
; -0.558 ; estadoSiguiente.leer_op2                                                                           ; registro8b:r_operador2|registro[7]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.008      ; 1.598      ;
; -0.551 ; estadoSiguiente.activar_esc_ri                                                                     ; registro8b:r_ri|registro[5]                                                                         ; control[0]                   ; control[0]  ; 1.000        ; 0.004      ; 1.587      ;
; -0.551 ; estadoSiguiente.activar_esc_ri                                                                     ; registro8b:r_ri|registro[6]                                                                         ; control[0]                   ; control[0]  ; 1.000        ; 0.004      ; 1.587      ;
; -0.532 ; estadoSiguiente.mostrar_salida                                                                     ; registro8b:r_ri|registro[7]                                                                         ; control[0]                   ; control[0]  ; 1.000        ; 0.014      ; 1.578      ;
; -0.515 ; codigo_operacion_alu[0]                                                                            ; alu:modulo_alu|resultado[7]~reg0                                                                    ; control[0]                   ; control[0]  ; 1.000        ; 0.002      ; 1.549      ;
; -0.508 ; registro8b:r_ri|data_out[1]~reg0                                                                   ; codigo_operacion_alu[1]                                                                             ; control[0]                   ; control[0]  ; 1.000        ; 0.002      ; 1.542      ;
; -0.508 ; registro8b:r_ri|data_out[1]~reg0                                                                   ; codigo_operacion_alu[0]                                                                             ; control[0]                   ; control[0]  ; 1.000        ; 0.002      ; 1.542      ;
; -0.487 ; estadoSiguiente.leer_op1                                                                           ; registro8b:r_operador1|registro[0]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.007      ; 1.526      ;
; -0.487 ; estadoSiguiente.leer_op1                                                                           ; registro8b:r_operador1|registro[1]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.007      ; 1.526      ;
; -0.487 ; estadoSiguiente.leer_op1                                                                           ; registro8b:r_operador1|registro[2]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.007      ; 1.526      ;
; -0.487 ; estadoSiguiente.leer_op1                                                                           ; registro8b:r_operador1|registro[3]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.007      ; 1.526      ;
; -0.487 ; estadoSiguiente.leer_op1                                                                           ; registro8b:r_operador1|registro[4]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.007      ; 1.526      ;
; -0.487 ; estadoSiguiente.leer_op1                                                                           ; registro8b:r_operador1|registro[5]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.007      ; 1.526      ;
; -0.487 ; estadoSiguiente.leer_op1                                                                           ; registro8b:r_operador1|registro[6]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.007      ; 1.526      ;
; -0.487 ; estadoSiguiente.leer_op1                                                                           ; registro8b:r_operador1|registro[7]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.007      ; 1.526      ;
; -0.480 ; codigo_operacion_alu[0]                                                                            ; alu:modulo_alu|resultado[6]~reg0                                                                    ; control[0]                   ; control[0]  ; 1.000        ; 0.002      ; 1.514      ;
; -0.456 ; estadoSiguiente.activar_esc_ri                                                                     ; registro8b:r_ri|registro[0]                                                                         ; control[0]                   ; control[0]  ; 1.000        ; 0.004      ; 1.492      ;
; -0.456 ; estadoSiguiente.activar_esc_ri                                                                     ; registro8b:r_ri|registro[1]                                                                         ; control[0]                   ; control[0]  ; 1.000        ; 0.004      ; 1.492      ;
; -0.456 ; estadoSiguiente.activar_esc_ri                                                                     ; registro8b:r_ri|registro[3]                                                                         ; control[0]                   ; control[0]  ; 1.000        ; 0.004      ; 1.492      ;
; -0.456 ; estadoSiguiente.activar_esc_ri                                                                     ; registro8b:r_ri|registro[2]                                                                         ; control[0]                   ; control[0]  ; 1.000        ; 0.004      ; 1.492      ;
; -0.456 ; estadoSiguiente.activar_esc_ri                                                                     ; registro8b:r_ri|registro[4]                                                                         ; control[0]                   ; control[0]  ; 1.000        ; 0.004      ; 1.492      ;
; -0.456 ; estadoSiguiente.leer_op2                                                                           ; registro8b:r_operador2|registro[6]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.002      ; 1.490      ;
; -0.445 ; codigo_operacion_alu[0]                                                                            ; alu:modulo_alu|resultado[5]~reg0                                                                    ; control[0]                   ; control[0]  ; 1.000        ; 0.002      ; 1.479      ;
; -0.443 ; registro8b:r_ri|data_out[2]~reg0                                                                   ; codigo_operacion_alu[1]                                                                             ; control[0]                   ; control[0]  ; 1.000        ; 0.002      ; 1.477      ;
; -0.443 ; registro8b:r_ri|data_out[2]~reg0                                                                   ; codigo_operacion_alu[0]                                                                             ; control[0]                   ; control[0]  ; 1.000        ; 0.002      ; 1.477      ;
; -0.441 ; estadoSiguiente.activar_leer_op2                                                                   ; registro8b:r_operador2|registro[0]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.008      ; 1.481      ;
; -0.441 ; estadoSiguiente.activar_leer_op2                                                                   ; registro8b:r_operador2|registro[1]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.008      ; 1.481      ;
; -0.441 ; estadoSiguiente.activar_leer_op2                                                                   ; registro8b:r_operador2|registro[2]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.008      ; 1.481      ;
; -0.441 ; estadoSiguiente.activar_leer_op2                                                                   ; registro8b:r_operador2|registro[3]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.008      ; 1.481      ;
; -0.441 ; estadoSiguiente.activar_leer_op2                                                                   ; registro8b:r_operador2|registro[4]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.008      ; 1.481      ;
; -0.441 ; estadoSiguiente.activar_leer_op2                                                                   ; registro8b:r_operador2|registro[5]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.008      ; 1.481      ;
; -0.441 ; estadoSiguiente.activar_leer_op2                                                                   ; registro8b:r_operador2|registro[7]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.008      ; 1.481      ;
; -0.413 ; estadoSiguiente.mostrar_salida                                                                     ; registro8b:r_ri|registro[5]                                                                         ; control[0]                   ; control[0]  ; 1.000        ; 0.017      ; 1.462      ;
; -0.413 ; estadoSiguiente.mostrar_salida                                                                     ; registro8b:r_ri|registro[6]                                                                         ; control[0]                   ; control[0]  ; 1.000        ; 0.017      ; 1.462      ;
; -0.410 ; codigo_operacion_alu[0]                                                                            ; alu:modulo_alu|resultado[4]~reg0                                                                    ; control[0]                   ; control[0]  ; 1.000        ; 0.002      ; 1.444      ;
; -0.378 ; registro8b:r_operador2|data_out[1]~reg0                                                            ; alu:modulo_alu|resultado[7]~reg0                                                                    ; control[0]                   ; control[0]  ; 1.000        ; 0.002      ; 1.412      ;
; -0.375 ; codigo_operacion_alu[0]                                                                            ; alu:modulo_alu|resultado[3]~reg0                                                                    ; control[0]                   ; control[0]  ; 1.000        ; 0.002      ; 1.409      ;
; -0.374 ; registro8b:r_ri|data_out[7]~reg0                                                                   ; codigo_operacion_alu[1]                                                                             ; control[0]                   ; control[0]  ; 1.000        ; 0.002      ; 1.408      ;
; -0.374 ; registro8b:r_ri|data_out[7]~reg0                                                                   ; codigo_operacion_alu[0]                                                                             ; control[0]                   ; control[0]  ; 1.000        ; 0.002      ; 1.408      ;
; -0.358 ; posicion_ram[5]                                                                                    ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg5 ; estadoSiguiente.escribir_ram ; control[0]  ; 0.500        ; -0.164     ; 0.693      ;
; -0.354 ; posicion_ram[5]                                                                                    ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; estadoSiguiente.escribir_ram ; control[0]  ; 0.500        ; -0.160     ; 0.693      ;
; -0.351 ; registro8b:r_operador2|data_out[2]~reg0                                                            ; alu:modulo_alu|resultado[7]~reg0                                                                    ; control[0]                   ; control[0]  ; 1.000        ; -0.006     ; 1.377      ;
; -0.345 ; estadoSiguiente.activar_leer_op1                                                                   ; registro8b:r_operador1|registro[0]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.007      ; 1.384      ;
; -0.345 ; estadoSiguiente.activar_leer_op1                                                                   ; registro8b:r_operador1|registro[1]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.007      ; 1.384      ;
; -0.345 ; estadoSiguiente.activar_leer_op1                                                                   ; registro8b:r_operador1|registro[2]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.007      ; 1.384      ;
; -0.345 ; estadoSiguiente.activar_leer_op1                                                                   ; registro8b:r_operador1|registro[3]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.007      ; 1.384      ;
; -0.345 ; estadoSiguiente.activar_leer_op1                                                                   ; registro8b:r_operador1|registro[4]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.007      ; 1.384      ;
; -0.345 ; estadoSiguiente.activar_leer_op1                                                                   ; registro8b:r_operador1|registro[5]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.007      ; 1.384      ;
; -0.345 ; estadoSiguiente.activar_leer_op1                                                                   ; registro8b:r_operador1|registro[6]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.007      ; 1.384      ;
; -0.345 ; estadoSiguiente.activar_leer_op1                                                                   ; registro8b:r_operador1|registro[7]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.007      ; 1.384      ;
; -0.343 ; registro8b:r_operador2|data_out[1]~reg0                                                            ; alu:modulo_alu|resultado[6]~reg0                                                                    ; control[0]                   ; control[0]  ; 1.000        ; 0.002      ; 1.377      ;
; -0.340 ; codigo_operacion_alu[0]                                                                            ; alu:modulo_alu|resultado[2]~reg0                                                                    ; control[0]                   ; control[0]  ; 1.000        ; 0.002      ; 1.374      ;
; -0.339 ; estadoSiguiente.activar_leer_op2                                                                   ; registro8b:r_operador2|registro[6]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.002      ; 1.373      ;
; -0.324 ; registro8b:r_ri|data_out[6]~reg0                                                                   ; codigo_operacion_alu[1]                                                                             ; control[0]                   ; control[0]  ; 1.000        ; 0.002      ; 1.358      ;
; -0.324 ; registro8b:r_ri|data_out[6]~reg0                                                                   ; codigo_operacion_alu[0]                                                                             ; control[0]                   ; control[0]  ; 1.000        ; 0.002      ; 1.358      ;
; -0.320 ; registro8b:r_operador2|data_out[3]~reg0                                                            ; alu:modulo_alu|resultado[3]~reg0                                                                    ; control[0]                   ; control[0]  ; 1.000        ; -0.008     ; 1.344      ;
; -0.318 ; estadoSiguiente.mostrar_salida                                                                     ; registro8b:r_ri|registro[0]                                                                         ; control[0]                   ; control[0]  ; 1.000        ; 0.017      ; 1.367      ;
; -0.318 ; estadoSiguiente.mostrar_salida                                                                     ; registro8b:r_ri|registro[1]                                                                         ; control[0]                   ; control[0]  ; 1.000        ; 0.017      ; 1.367      ;
; -0.318 ; estadoSiguiente.mostrar_salida                                                                     ; registro8b:r_ri|registro[3]                                                                         ; control[0]                   ; control[0]  ; 1.000        ; 0.017      ; 1.367      ;
; -0.318 ; estadoSiguiente.mostrar_salida                                                                     ; registro8b:r_ri|registro[2]                                                                         ; control[0]                   ; control[0]  ; 1.000        ; 0.017      ; 1.367      ;
; -0.318 ; estadoSiguiente.mostrar_salida                                                                     ; registro8b:r_ri|registro[4]                                                                         ; control[0]                   ; control[0]  ; 1.000        ; 0.017      ; 1.367      ;
; -0.316 ; registro8b:r_operador2|data_out[2]~reg0                                                            ; alu:modulo_alu|resultado[6]~reg0                                                                    ; control[0]                   ; control[0]  ; 1.000        ; -0.006     ; 1.342      ;
; -0.308 ; registro8b:r_operador2|data_out[1]~reg0                                                            ; alu:modulo_alu|resultado[5]~reg0                                                                    ; control[0]                   ; control[0]  ; 1.000        ; 0.002      ; 1.342      ;
; -0.305 ; registro8b:r_operador1|data_out[3]~reg0                                                            ; alu:modulo_alu|resultado[3]~reg0                                                                    ; control[0]                   ; control[0]  ; 1.000        ; -0.005     ; 1.332      ;
; -0.302 ; estadoSiguiente.activar_esc_resultado                                                              ; registro8b:r_resultado|registro[0]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.000      ; 1.334      ;
; -0.302 ; estadoSiguiente.activar_esc_resultado                                                              ; registro8b:r_resultado|registro[1]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.000      ; 1.334      ;
; -0.302 ; estadoSiguiente.activar_esc_resultado                                                              ; registro8b:r_resultado|registro[2]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.000      ; 1.334      ;
; -0.302 ; estadoSiguiente.activar_esc_resultado                                                              ; registro8b:r_resultado|registro[3]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.000      ; 1.334      ;
; -0.302 ; estadoSiguiente.activar_esc_resultado                                                              ; registro8b:r_resultado|registro[4]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.000      ; 1.334      ;
; -0.302 ; estadoSiguiente.activar_esc_resultado                                                              ; registro8b:r_resultado|registro[5]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.000      ; 1.334      ;
; -0.302 ; estadoSiguiente.activar_esc_resultado                                                              ; registro8b:r_resultado|registro[6]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.000      ; 1.334      ;
; -0.302 ; estadoSiguiente.activar_esc_resultado                                                              ; registro8b:r_resultado|registro[7]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.000      ; 1.334      ;
; -0.294 ; estadoSiguiente.activar_esc_op2                                                                    ; registro8b:r_operador2|registro[0]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.008      ; 1.334      ;
; -0.294 ; estadoSiguiente.activar_esc_op2                                                                    ; registro8b:r_operador2|registro[1]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.008      ; 1.334      ;
; -0.294 ; estadoSiguiente.activar_esc_op2                                                                    ; registro8b:r_operador2|registro[2]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.008      ; 1.334      ;
; -0.294 ; estadoSiguiente.activar_esc_op2                                                                    ; registro8b:r_operador2|registro[3]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.008      ; 1.334      ;
; -0.294 ; estadoSiguiente.activar_esc_op2                                                                    ; registro8b:r_operador2|registro[4]                                                                  ; control[0]                   ; control[0]  ; 1.000        ; 0.008      ; 1.334      ;
+--------+----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'estadoSiguiente.escribir_ram'                                                                                                                      ;
+--------+----------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node            ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.811 ; estadoSiguiente.leer_ram         ; posicion_actual[7] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.259      ; 0.773      ;
; -0.745 ; registro8b:r_pc|data_out[7]~reg0 ; posicion_actual[7] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.176      ; 0.624      ;
; -0.625 ; estadoSiguiente.leer_ram         ; posicion_ram[2]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.299      ; 1.035      ;
; -0.602 ; estadoSiguiente.leer_ram         ; posicion_ram[5]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.309      ; 0.842      ;
; -0.571 ; estadoSiguiente.leer_ram         ; posicion_actual[6] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.288      ; 0.963      ;
; -0.473 ; estadoSiguiente.leer_ram         ; posicion_ram[3]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.261      ; 0.894      ;
; -0.437 ; estadoSiguiente.leer_ram         ; posicion_ram[0]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.291      ; 0.837      ;
; -0.426 ; estadoSiguiente.leer_ram         ; posicion_ram[4]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.307      ; 0.842      ;
; -0.373 ; estadoSiguiente.leer_ram         ; posicion_ram[1]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.262      ; 0.695      ;
; -0.333 ; registro8b:r_pc|data_out[5]~reg0 ; posicion_ram[5]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.226      ; 0.490      ;
; -0.306 ; registro8b:r_pc|data_out[1]~reg0 ; posicion_ram[1]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.179      ; 0.545      ;
; -0.203 ; registro8b:r_pc|data_out[3]~reg0 ; posicion_ram[3]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.178      ; 0.541      ;
; -0.181 ; registro8b:r_pc|data_out[6]~reg0 ; posicion_actual[6] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.206      ; 0.491      ;
; -0.171 ; registro8b:r_pc|data_out[0]~reg0 ; posicion_ram[0]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.208      ; 0.488      ;
; -0.167 ; registro8b:r_pc|data_out[2]~reg0 ; posicion_ram[2]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.213      ; 0.491      ;
; -0.158 ; registro8b:r_pc|data_out[4]~reg0 ; posicion_ram[4]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.224      ; 0.491      ;
; 0.550  ; estadoSiguiente.escribir_ram     ; posicion_actual[7] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 1.584      ; 0.878      ;
; 0.959  ; estadoSiguiente.escribir_ram     ; posicion_ram[5]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 1.634      ; 0.747      ;
; 0.988  ; estadoSiguiente.escribir_ram     ; posicion_ram[1]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 1.587      ; 0.800      ;
; 1.034  ; estadoSiguiente.escribir_ram     ; posicion_ram[2]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 1.624      ; 0.842      ;
; 1.050  ; estadoSiguiente.escribir_ram     ; posicion_actual[7] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 1.584      ; 0.878      ;
; 1.089  ; estadoSiguiente.escribir_ram     ; posicion_ram[3]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 1.586      ; 0.798      ;
; 1.123  ; estadoSiguiente.escribir_ram     ; posicion_ram[0]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 1.616      ; 0.743      ;
; 1.135  ; estadoSiguiente.escribir_ram     ; posicion_ram[4]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 1.632      ; 0.747      ;
; 1.208  ; estadoSiguiente.escribir_ram     ; posicion_actual[6] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 1.613      ; 0.650      ;
; 1.459  ; estadoSiguiente.escribir_ram     ; posicion_ram[5]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 1.634      ; 0.747      ;
; 1.488  ; estadoSiguiente.escribir_ram     ; posicion_ram[1]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 1.587      ; 0.800      ;
; 1.534  ; estadoSiguiente.escribir_ram     ; posicion_ram[2]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 1.624      ; 0.842      ;
; 1.589  ; estadoSiguiente.escribir_ram     ; posicion_ram[3]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 1.586      ; 0.798      ;
; 1.623  ; estadoSiguiente.escribir_ram     ; posicion_ram[0]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 1.616      ; 0.743      ;
; 1.635  ; estadoSiguiente.escribir_ram     ; posicion_ram[4]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 1.632      ; 0.747      ;
; 1.708  ; estadoSiguiente.escribir_ram     ; posicion_actual[6] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 1.613      ; 0.650      ;
+--------+----------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'estadoSiguiente.leer_ri'                                                                                                          ;
+--------+-----------------------------------------+-----------------+--------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node         ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------+--------------+-------------------------+--------------+------------+------------+
; -0.783 ; registro8b:r_ri|data_out[0]~reg0        ; salida[0]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; -0.003     ; 0.876      ;
; -0.662 ; registro8b:r_ri|data_out[5]~reg0        ; salida[5]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; -0.021     ; 0.785      ;
; -0.661 ; estadoSiguiente.mostrar_salida          ; salida[0]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.014      ; 0.771      ;
; -0.646 ; registro8b:r_ri|data_out[4]~reg0        ; salida[4]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; -0.019     ; 0.768      ;
; -0.640 ; estadoSiguiente.mostrar_salida          ; salida[6]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.038      ; 0.781      ;
; -0.638 ; estadoSiguiente.mostrar_salida          ; salida[7]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.039      ; 0.772      ;
; -0.629 ; estadoSiguiente.mostrar_salida          ; salida[1]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.040      ; 0.780      ;
; -0.627 ; estadoSiguiente.mostrar_salida          ; salida[2]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.039      ; 0.770      ;
; -0.612 ; estadoSiguiente.mostrar_salida          ; salida[5]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; -0.004     ; 0.752      ;
; -0.607 ; estadoSiguiente.mostrar_salida          ; salida[4]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; -0.002     ; 0.746      ;
; -0.569 ; registro8b:r_ri|data_out[3]~reg0        ; salida[3]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; -0.022     ; 0.698      ;
; -0.521 ; estadoSiguiente.mostrar_salida          ; salida[3]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; -0.005     ; 0.667      ;
; -0.520 ; registro8b:r_ri|data_out[7]~reg0        ; salida[7]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.032      ; 0.647      ;
; -0.514 ; registro8b:r_ri|data_out[6]~reg0        ; salida[6]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.031      ; 0.648      ;
; -0.504 ; registro8b:r_ri|data_out[2]~reg0        ; salida[2]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.032      ; 0.640      ;
; -0.501 ; registro8b:r_ri|data_out[1]~reg0        ; salida[1]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.033      ; 0.645      ;
; -0.500 ; registro8b:r_resultado|data_out[5]~reg0 ; salida[5]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; -0.021     ; 0.623      ;
; -0.496 ; registro8b:r_resultado|data_out[4]~reg0 ; salida[4]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; -0.019     ; 0.618      ;
; -0.410 ; registro8b:r_resultado|data_out[3]~reg0 ; salida[3]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; -0.022     ; 0.539      ;
; -0.386 ; registro8b:r_resultado|data_out[0]~reg0 ; salida[0]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.007      ; 0.489      ;
; -0.362 ; registro8b:r_resultado|data_out[6]~reg0 ; salida[6]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.031      ; 0.496      ;
; -0.360 ; registro8b:r_resultado|data_out[7]~reg0 ; salida[7]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.032      ; 0.487      ;
; -0.352 ; registro8b:r_resultado|data_out[1]~reg0 ; salida[1]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.033      ; 0.496      ;
; -0.351 ; registro8b:r_resultado|data_out[2]~reg0 ; salida[2]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.032      ; 0.487      ;
+--------+-----------------------------------------+-----------------+--------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'estadoSiguiente.incrementar_pc'                                                                                                            ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node  ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.600 ; posicion_ram[2]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.247      ; 1.280      ;
; -0.547 ; posicion_ram[0]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.255      ; 1.235      ;
; -0.500 ; posicion_ram[1]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.284      ; 1.217      ;
; -0.438 ; posicion_ram[4]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.239      ; 1.110      ;
; -0.415 ; posicion_ram[3]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.285      ; 1.133      ;
; -0.384 ; posicion_ram[5]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.237      ; 1.054      ;
; -0.376 ; posicion_ram[2]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.248      ; 1.232      ;
; -0.323 ; posicion_ram[0]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.256      ; 1.187      ;
; -0.308 ; posicion_ram[2]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.177      ; 1.100      ;
; -0.298 ; posicion_ram[2]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.133      ; 1.072      ;
; -0.276 ; posicion_ram[1]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.285      ; 1.169      ;
; -0.255 ; posicion_ram[0]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.185      ; 1.055      ;
; -0.251 ; posicion_ram[2]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.133      ; 1.039      ;
; -0.245 ; posicion_ram[0]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.141      ; 1.027      ;
; -0.244 ; posicion_ram[2]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.131      ; 1.103      ;
; -0.214 ; posicion_ram[4]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.240      ; 1.062      ;
; -0.208 ; posicion_ram[1]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.214      ; 1.037      ;
; -0.206 ; posicion_ram[0]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.139      ; 0.999      ;
; -0.198 ; posicion_ram[0]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.141      ; 0.994      ;
; -0.198 ; posicion_ram[1]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.170      ; 1.009      ;
; -0.191 ; posicion_ram[3]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.286      ; 1.085      ;
; -0.188 ; posicion_ram[0]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.139      ; 1.055      ;
; -0.185 ; posicion_ram[0]                ; in_pc[1] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.138      ; 0.979      ;
; -0.179 ; posicion_actual[6]             ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.258      ; 0.870      ;
; -0.169 ; posicion_ram[3]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.169      ; 1.066      ;
; -0.167 ; posicion_ram[1]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.168      ; 1.063      ;
; -0.160 ; posicion_ram[5]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.238      ; 1.006      ;
; -0.159 ; posicion_ram[1]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.168      ; 0.981      ;
; -0.156 ; posicion_ram[2]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.131      ; 0.941      ;
; -0.151 ; posicion_ram[1]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.170      ; 0.976      ;
; -0.146 ; posicion_ram[4]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.169      ; 0.930      ;
; -0.145 ; posicion_ram[4]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.123      ; 0.996      ;
; -0.123 ; posicion_ram[3]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.215      ; 0.953      ;
; -0.097 ; posicion_actual[7]             ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.287      ; 0.817      ;
; -0.097 ; posicion_ram[5]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.121      ; 0.946      ;
; -0.066 ; posicion_ram[3]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.171      ; 0.892      ;
; -0.060 ; posicion_actual[6]             ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.259      ; 0.927      ;
; -0.040 ; posicion_actual[7]             ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.171      ; 0.939      ;
; -0.033 ; posicion_ram[1]                ; in_pc[1] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.167      ; 0.856      ;
; -0.010 ; posicion_ram[3]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.171      ; 0.822      ;
; 0.007  ; posicion_ram[5]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.167      ; 0.775      ;
; 0.016  ; posicion_ram[4]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.125      ; 0.764      ;
; 0.037  ; posicion_actual[6]             ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.142      ; 0.833      ;
; 0.114  ; posicion_actual[7]             ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.288      ; 0.782      ;
; 1.106  ; estadoSiguiente.incrementar_pc ; in_pc[3] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 1.757      ; 0.933      ;
; 1.183  ; estadoSiguiente.incrementar_pc ; in_pc[6] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 1.871      ; 0.762      ;
; 1.190  ; estadoSiguiente.incrementar_pc ; in_pc[4] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 1.757      ; 0.863      ;
; 1.201  ; estadoSiguiente.incrementar_pc ; in_pc[0] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 1.755      ; 0.923      ;
; 1.234  ; estadoSiguiente.incrementar_pc ; in_pc[1] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 1.754      ; 0.817      ;
; 1.265  ; estadoSiguiente.incrementar_pc ; in_pc[2] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 1.755      ; 0.785      ;
; 1.319  ; estadoSiguiente.incrementar_pc ; in_pc[5] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 1.801      ; 0.738      ;
; 1.360  ; estadoSiguiente.incrementar_pc ; in_pc[7] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 1.872      ; 0.761      ;
; 1.606  ; estadoSiguiente.incrementar_pc ; in_pc[3] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.757      ; 0.933      ;
; 1.683  ; estadoSiguiente.incrementar_pc ; in_pc[6] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.871      ; 0.762      ;
; 1.690  ; estadoSiguiente.incrementar_pc ; in_pc[4] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.757      ; 0.863      ;
; 1.701  ; estadoSiguiente.incrementar_pc ; in_pc[0] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.755      ; 0.923      ;
; 1.734  ; estadoSiguiente.incrementar_pc ; in_pc[1] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.754      ; 0.817      ;
; 1.765  ; estadoSiguiente.incrementar_pc ; in_pc[2] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.755      ; 0.785      ;
; 1.819  ; estadoSiguiente.incrementar_pc ; in_pc[5] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.801      ; 0.738      ;
; 1.860  ; estadoSiguiente.incrementar_pc ; in_pc[7] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.872      ; 0.761      ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'estadoSiguiente.incrementar_pc'                                                                                                             ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node  ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+
; -1.252 ; estadoSiguiente.incrementar_pc ; in_pc[7] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.872      ; 0.761      ;
; -1.250 ; estadoSiguiente.incrementar_pc ; in_pc[6] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.871      ; 0.762      ;
; -1.204 ; estadoSiguiente.incrementar_pc ; in_pc[5] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.801      ; 0.738      ;
; -1.111 ; estadoSiguiente.incrementar_pc ; in_pc[2] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.755      ; 0.785      ;
; -1.078 ; estadoSiguiente.incrementar_pc ; in_pc[1] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.754      ; 0.817      ;
; -1.035 ; estadoSiguiente.incrementar_pc ; in_pc[4] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.757      ; 0.863      ;
; -0.973 ; estadoSiguiente.incrementar_pc ; in_pc[0] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.755      ; 0.923      ;
; -0.965 ; estadoSiguiente.incrementar_pc ; in_pc[3] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.757      ; 0.933      ;
; -0.752 ; estadoSiguiente.incrementar_pc ; in_pc[7] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 1.872      ; 0.761      ;
; -0.750 ; estadoSiguiente.incrementar_pc ; in_pc[6] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 1.871      ; 0.762      ;
; -0.704 ; estadoSiguiente.incrementar_pc ; in_pc[5] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 1.801      ; 0.738      ;
; -0.611 ; estadoSiguiente.incrementar_pc ; in_pc[2] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 1.755      ; 0.785      ;
; -0.578 ; estadoSiguiente.incrementar_pc ; in_pc[1] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 1.754      ; 0.817      ;
; -0.535 ; estadoSiguiente.incrementar_pc ; in_pc[4] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 1.757      ; 0.863      ;
; -0.473 ; estadoSiguiente.incrementar_pc ; in_pc[0] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 1.755      ; 0.923      ;
; -0.465 ; estadoSiguiente.incrementar_pc ; in_pc[3] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 1.757      ; 0.933      ;
; 0.452  ; posicion_ram[5]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.237      ; 0.689      ;
; 0.453  ; posicion_actual[6]             ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.258      ; 0.711      ;
; 0.494  ; posicion_actual[7]             ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.288      ; 0.782      ;
; 0.500  ; posicion_ram[4]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.239      ; 0.739      ;
; 0.524  ; posicion_ram[3]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.285      ; 0.809      ;
; 0.530  ; posicion_actual[7]             ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.287      ; 0.817      ;
; 0.599  ; posicion_ram[2]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.247      ; 0.846      ;
; 0.608  ; posicion_ram[5]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.167      ; 0.775      ;
; 0.639  ; posicion_ram[4]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.125      ; 0.764      ;
; 0.651  ; posicion_ram[3]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.171      ; 0.822      ;
; 0.657  ; posicion_ram[1]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.284      ; 0.941      ;
; 0.668  ; posicion_actual[6]             ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.259      ; 0.927      ;
; 0.678  ; posicion_ram[0]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.255      ; 0.933      ;
; 0.689  ; posicion_ram[1]                ; in_pc[1] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.167      ; 0.856      ;
; 0.691  ; posicion_actual[6]             ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.142      ; 0.833      ;
; 0.721  ; posicion_ram[3]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.171      ; 0.892      ;
; 0.738  ; posicion_ram[3]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.215      ; 0.953      ;
; 0.761  ; posicion_ram[4]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.169      ; 0.930      ;
; 0.768  ; posicion_ram[5]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.238      ; 1.006      ;
; 0.768  ; posicion_actual[7]             ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.171      ; 0.939      ;
; 0.775  ; posicion_ram[0]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.139      ; 0.914      ;
; 0.799  ; posicion_ram[3]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.286      ; 1.085      ;
; 0.806  ; posicion_ram[1]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.170      ; 0.976      ;
; 0.810  ; posicion_ram[2]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.131      ; 0.941      ;
; 0.813  ; posicion_ram[1]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.168      ; 0.981      ;
; 0.822  ; posicion_ram[4]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.240      ; 1.062      ;
; 0.823  ; posicion_ram[1]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.214      ; 1.037      ;
; 0.825  ; posicion_ram[5]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.121      ; 0.946      ;
; 0.839  ; posicion_ram[1]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.170      ; 1.009      ;
; 0.841  ; posicion_ram[0]                ; in_pc[1] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.138      ; 0.979      ;
; 0.853  ; posicion_ram[0]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.141      ; 0.994      ;
; 0.860  ; posicion_ram[0]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.139      ; 0.999      ;
; 0.870  ; posicion_ram[0]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.185      ; 1.055      ;
; 0.873  ; posicion_ram[4]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.123      ; 0.996      ;
; 0.884  ; posicion_ram[1]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.285      ; 1.169      ;
; 0.886  ; posicion_ram[0]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.141      ; 1.027      ;
; 0.895  ; posicion_ram[1]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.168      ; 1.063      ;
; 0.897  ; posicion_ram[3]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.169      ; 1.066      ;
; 0.906  ; posicion_ram[2]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.133      ; 1.039      ;
; 0.923  ; posicion_ram[2]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.177      ; 1.100      ;
; 0.931  ; posicion_ram[0]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.256      ; 1.187      ;
; 0.939  ; posicion_ram[2]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.133      ; 1.072      ;
; 0.972  ; posicion_ram[2]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.131      ; 1.103      ;
; 0.984  ; posicion_ram[2]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.248      ; 1.232      ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'control[0]'                                                                                                                                                                                                         ;
+--------+-----------------------------------+-----------------------------------------------------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                                                                       ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------------------------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; -1.216 ; estadoSiguiente.escribir_op1      ; estadoSiguiente.activar_leer_op1                                                              ; estadoSiguiente.escribir_op1      ; control[0]  ; 0.000        ; 1.418      ; 0.495      ;
; -1.090 ; estadoSiguiente.leer_ri           ; estadoSiguiente.incrementar_pc                                                                ; estadoSiguiente.leer_ri           ; control[0]  ; 0.000        ; 1.406      ; 0.609      ;
; -1.080 ; estadoSiguiente.escribir_ram      ; estadoSiguiente.incrementar_pc                                                                ; estadoSiguiente.escribir_ram      ; control[0]  ; 0.000        ; 1.406      ; 0.619      ;
; -0.996 ; estadoSiguiente.activar_leer_ri   ; estadoSiguiente.leer_ri                                                                       ; estadoSiguiente.activar_leer_ri   ; control[0]  ; 0.000        ; 1.412      ; 0.709      ;
; -0.984 ; estadoSiguiente.espera            ; estadoSiguiente.activar_leer_pc                                                               ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.412      ; 0.721      ;
; -0.982 ; estadoSiguiente.activar_leer_pc   ; estadoSiguiente.activar_leer_ram                                                              ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 1.406      ; 0.717      ;
; -0.960 ; estadoSiguiente.activar_leer_data ; estadoSiguiente.activar_esc_op2                                                               ; estadoSiguiente.activar_leer_data ; control[0]  ; 0.000        ; 1.418      ; 0.751      ;
; -0.960 ; estadoSiguiente.activar_leer_data ; estadoSiguiente.activar_esc_op1                                                               ; estadoSiguiente.activar_leer_data ; control[0]  ; 0.000        ; 1.418      ; 0.751      ;
; -0.957 ; estadoSiguiente.escribir_op2      ; estadoSiguiente.activar_leer_op2                                                              ; estadoSiguiente.escribir_op2      ; control[0]  ; 0.000        ; 1.418      ; 0.754      ;
; -0.915 ; estadoSiguiente.activar_leer_pc   ; estadoSiguiente.escribir_ram                                                                  ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 1.407      ; 0.785      ;
; -0.906 ; estadoSiguiente.incrementar_pc    ; estadoSiguiente.activar_esc_data                                                              ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 1.412      ; 0.799      ;
; -0.863 ; estadoSiguiente.incrementar_pc    ; estadoSiguiente.espera                                                                        ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 1.412      ; 0.842      ;
; -0.773 ; estadoSiguiente.escribir_data     ; estadoSiguiente.activar_leer_data                                                             ; estadoSiguiente.escribir_data     ; control[0]  ; 0.000        ; 1.412      ; 0.932      ;
; -0.724 ; estadoSiguiente.activar_carga_alu ; estadoSiguiente.activar_esc_resultado                                                         ; estadoSiguiente.activar_carga_alu ; control[0]  ; 0.000        ; 1.404      ; 0.973      ;
; -0.716 ; estadoSiguiente.escribir_op1      ; estadoSiguiente.activar_leer_op1                                                              ; estadoSiguiente.escribir_op1      ; control[0]  ; -0.500       ; 1.418      ; 0.495      ;
; -0.590 ; estadoSiguiente.leer_ri           ; estadoSiguiente.incrementar_pc                                                                ; estadoSiguiente.leer_ri           ; control[0]  ; -0.500       ; 1.406      ; 0.609      ;
; -0.580 ; estadoSiguiente.escribir_ram      ; estadoSiguiente.incrementar_pc                                                                ; estadoSiguiente.escribir_ram      ; control[0]  ; -0.500       ; 1.406      ; 0.619      ;
; -0.561 ; estadoSiguiente.activar_leer_data ; registro8b:r_data|registro[0]                                                                 ; estadoSiguiente.activar_leer_data ; control[0]  ; 0.000        ; 1.412      ; 1.144      ;
; -0.561 ; estadoSiguiente.activar_leer_data ; registro8b:r_data|registro[2]                                                                 ; estadoSiguiente.activar_leer_data ; control[0]  ; 0.000        ; 1.412      ; 1.144      ;
; -0.561 ; estadoSiguiente.activar_leer_data ; registro8b:r_data|registro[5]                                                                 ; estadoSiguiente.activar_leer_data ; control[0]  ; 0.000        ; 1.412      ; 1.144      ;
; -0.561 ; estadoSiguiente.activar_leer_data ; registro8b:r_data|registro[6]                                                                 ; estadoSiguiente.activar_leer_data ; control[0]  ; 0.000        ; 1.412      ; 1.144      ;
; -0.561 ; estadoSiguiente.activar_leer_data ; registro8b:r_data|registro[7]                                                                 ; estadoSiguiente.activar_leer_data ; control[0]  ; 0.000        ; 1.412      ; 1.144      ;
; -0.496 ; estadoSiguiente.activar_leer_ri   ; estadoSiguiente.leer_ri                                                                       ; estadoSiguiente.activar_leer_ri   ; control[0]  ; -0.500       ; 1.412      ; 0.709      ;
; -0.489 ; estadoSiguiente.espera            ; registro8b:r_data|registro[0]                                                                 ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.412      ; 1.216      ;
; -0.489 ; estadoSiguiente.espera            ; registro8b:r_data|registro[2]                                                                 ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.412      ; 1.216      ;
; -0.489 ; estadoSiguiente.espera            ; registro8b:r_data|registro[5]                                                                 ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.412      ; 1.216      ;
; -0.489 ; estadoSiguiente.espera            ; registro8b:r_data|registro[6]                                                                 ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.412      ; 1.216      ;
; -0.489 ; estadoSiguiente.espera            ; registro8b:r_data|registro[7]                                                                 ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.412      ; 1.216      ;
; -0.484 ; estadoSiguiente.espera            ; estadoSiguiente.activar_leer_pc                                                               ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 1.412      ; 0.721      ;
; -0.482 ; estadoSiguiente.activar_leer_pc   ; estadoSiguiente.activar_leer_ram                                                              ; estadoSiguiente.activar_leer_pc   ; control[0]  ; -0.500       ; 1.406      ; 0.717      ;
; -0.460 ; estadoSiguiente.activar_leer_data ; estadoSiguiente.activar_esc_op2                                                               ; estadoSiguiente.activar_leer_data ; control[0]  ; -0.500       ; 1.418      ; 0.751      ;
; -0.460 ; estadoSiguiente.activar_leer_data ; estadoSiguiente.activar_esc_op1                                                               ; estadoSiguiente.activar_leer_data ; control[0]  ; -0.500       ; 1.418      ; 0.751      ;
; -0.457 ; estadoSiguiente.escribir_op2      ; estadoSiguiente.activar_leer_op2                                                              ; estadoSiguiente.escribir_op2      ; control[0]  ; -0.500       ; 1.418      ; 0.754      ;
; -0.450 ; estadoSiguiente.activar_leer_data ; registro8b:r_data|registro[1]                                                                 ; estadoSiguiente.activar_leer_data ; control[0]  ; 0.000        ; 1.411      ; 1.254      ;
; -0.450 ; estadoSiguiente.activar_leer_data ; registro8b:r_data|registro[3]                                                                 ; estadoSiguiente.activar_leer_data ; control[0]  ; 0.000        ; 1.411      ; 1.254      ;
; -0.450 ; estadoSiguiente.activar_leer_data ; registro8b:r_data|registro[4]                                                                 ; estadoSiguiente.activar_leer_data ; control[0]  ; 0.000        ; 1.411      ; 1.254      ;
; -0.424 ; estadoSiguiente.incrementar_pc    ; op_a_cargar                                                                                   ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 1.426      ; 1.295      ;
; -0.423 ; estadoSiguiente.incrementar_pc    ; estadoSiguiente.activar_carga_alu                                                             ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 1.418      ; 1.288      ;
; -0.415 ; estadoSiguiente.activar_leer_pc   ; estadoSiguiente.escribir_ram                                                                  ; estadoSiguiente.activar_leer_pc   ; control[0]  ; -0.500       ; 1.407      ; 0.785      ;
; -0.406 ; estadoSiguiente.incrementar_pc    ; estadoSiguiente.activar_esc_data                                                              ; estadoSiguiente.incrementar_pc    ; control[0]  ; -0.500       ; 1.412      ; 0.799      ;
; -0.404 ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[0]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.404      ; 1.293      ;
; -0.404 ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[1]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.404      ; 1.293      ;
; -0.404 ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[2]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.404      ; 1.293      ;
; -0.404 ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[3]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.404      ; 1.293      ;
; -0.404 ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[4]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.404      ; 1.293      ;
; -0.404 ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[5]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.404      ; 1.293      ;
; -0.404 ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[6]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.404      ; 1.293      ;
; -0.404 ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[7]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.404      ; 1.293      ;
; -0.378 ; estadoSiguiente.espera            ; registro8b:r_data|registro[1]                                                                 ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.411      ; 1.326      ;
; -0.378 ; estadoSiguiente.espera            ; registro8b:r_data|registro[3]                                                                 ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.411      ; 1.326      ;
; -0.378 ; estadoSiguiente.espera            ; registro8b:r_data|registro[4]                                                                 ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.411      ; 1.326      ;
; -0.363 ; estadoSiguiente.incrementar_pc    ; estadoSiguiente.espera                                                                        ; estadoSiguiente.incrementar_pc    ; control[0]  ; -0.500       ; 1.412      ; 0.842      ;
; -0.337 ; estadoSiguiente.activar_leer_pc   ; registro8b:r_pc|registro[4]                                                                   ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 1.408      ; 1.364      ;
; -0.337 ; estadoSiguiente.activar_leer_pc   ; registro8b:r_pc|registro[3]                                                                   ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 1.408      ; 1.364      ;
; -0.337 ; estadoSiguiente.activar_leer_pc   ; registro8b:r_pc|registro[2]                                                                   ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 1.408      ; 1.364      ;
; -0.337 ; estadoSiguiente.activar_leer_pc   ; registro8b:r_pc|registro[5]                                                                   ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 1.408      ; 1.364      ;
; -0.273 ; estadoSiguiente.activar_carga_alu ; registro8b:r_operador1|registro[0]                                                            ; estadoSiguiente.activar_carga_alu ; control[0]  ; 0.000        ; 1.425      ; 1.445      ;
; -0.273 ; estadoSiguiente.activar_carga_alu ; registro8b:r_operador1|registro[1]                                                            ; estadoSiguiente.activar_carga_alu ; control[0]  ; 0.000        ; 1.425      ; 1.445      ;
; -0.273 ; estadoSiguiente.activar_carga_alu ; registro8b:r_operador1|registro[2]                                                            ; estadoSiguiente.activar_carga_alu ; control[0]  ; 0.000        ; 1.425      ; 1.445      ;
; -0.273 ; estadoSiguiente.activar_carga_alu ; registro8b:r_operador1|registro[3]                                                            ; estadoSiguiente.activar_carga_alu ; control[0]  ; 0.000        ; 1.425      ; 1.445      ;
; -0.273 ; estadoSiguiente.activar_carga_alu ; registro8b:r_operador1|registro[4]                                                            ; estadoSiguiente.activar_carga_alu ; control[0]  ; 0.000        ; 1.425      ; 1.445      ;
; -0.273 ; estadoSiguiente.activar_carga_alu ; registro8b:r_operador1|registro[5]                                                            ; estadoSiguiente.activar_carga_alu ; control[0]  ; 0.000        ; 1.425      ; 1.445      ;
; -0.273 ; estadoSiguiente.activar_carga_alu ; registro8b:r_operador1|registro[6]                                                            ; estadoSiguiente.activar_carga_alu ; control[0]  ; 0.000        ; 1.425      ; 1.445      ;
; -0.273 ; estadoSiguiente.activar_carga_alu ; registro8b:r_operador1|registro[7]                                                            ; estadoSiguiente.activar_carga_alu ; control[0]  ; 0.000        ; 1.425      ; 1.445      ;
; -0.273 ; estadoSiguiente.escribir_data     ; estadoSiguiente.activar_leer_data                                                             ; estadoSiguiente.escribir_data     ; control[0]  ; -0.500       ; 1.412      ; 0.932      ;
; -0.263 ; estadoSiguiente.espera            ; registro8b:r_pc|registro[4]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.408      ; 1.438      ;
; -0.263 ; estadoSiguiente.espera            ; registro8b:r_pc|registro[3]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.408      ; 1.438      ;
; -0.263 ; estadoSiguiente.espera            ; registro8b:r_pc|registro[2]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.408      ; 1.438      ;
; -0.263 ; estadoSiguiente.espera            ; registro8b:r_pc|registro[5]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.408      ; 1.438      ;
; -0.259 ; estadoSiguiente.escribir_op1      ; registro8b:r_ri|registro[0]                                                                   ; estadoSiguiente.escribir_op1      ; control[0]  ; 0.000        ; 1.426      ; 1.460      ;
; -0.259 ; estadoSiguiente.escribir_op1      ; registro8b:r_ri|registro[1]                                                                   ; estadoSiguiente.escribir_op1      ; control[0]  ; 0.000        ; 1.426      ; 1.460      ;
; -0.259 ; estadoSiguiente.escribir_op1      ; registro8b:r_ri|registro[3]                                                                   ; estadoSiguiente.escribir_op1      ; control[0]  ; 0.000        ; 1.426      ; 1.460      ;
; -0.259 ; estadoSiguiente.escribir_op1      ; registro8b:r_ri|registro[2]                                                                   ; estadoSiguiente.escribir_op1      ; control[0]  ; 0.000        ; 1.426      ; 1.460      ;
; -0.259 ; estadoSiguiente.escribir_op1      ; registro8b:r_ri|registro[4]                                                                   ; estadoSiguiente.escribir_op1      ; control[0]  ; 0.000        ; 1.426      ; 1.460      ;
; -0.252 ; estadoSiguiente.activar_leer_pc   ; registro8b:r_pc|registro[6]                                                                   ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 1.407      ; 1.448      ;
; -0.252 ; estadoSiguiente.activar_leer_pc   ; registro8b:r_pc|registro[7]                                                                   ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 1.407      ; 1.448      ;
; -0.252 ; estadoSiguiente.activar_leer_pc   ; registro8b:r_pc|registro[1]                                                                   ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 1.407      ; 1.448      ;
; -0.252 ; estadoSiguiente.activar_leer_pc   ; registro8b:r_pc|registro[0]                                                                   ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 1.407      ; 1.448      ;
; -0.251 ; estadoSiguiente.escribir_op2      ; registro8b:r_ri|registro[0]                                                                   ; estadoSiguiente.escribir_op2      ; control[0]  ; 0.000        ; 1.426      ; 1.468      ;
; -0.251 ; estadoSiguiente.escribir_op2      ; registro8b:r_ri|registro[1]                                                                   ; estadoSiguiente.escribir_op2      ; control[0]  ; 0.000        ; 1.426      ; 1.468      ;
; -0.251 ; estadoSiguiente.escribir_op2      ; registro8b:r_ri|registro[3]                                                                   ; estadoSiguiente.escribir_op2      ; control[0]  ; 0.000        ; 1.426      ; 1.468      ;
; -0.251 ; estadoSiguiente.escribir_op2      ; registro8b:r_ri|registro[2]                                                                   ; estadoSiguiente.escribir_op2      ; control[0]  ; 0.000        ; 1.426      ; 1.468      ;
; -0.251 ; estadoSiguiente.escribir_op2      ; registro8b:r_ri|registro[4]                                                                   ; estadoSiguiente.escribir_op2      ; control[0]  ; 0.000        ; 1.426      ; 1.468      ;
; -0.237 ; estadoSiguiente.espera            ; registro8b:r_ri|registro[0]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.426      ; 1.482      ;
; -0.237 ; estadoSiguiente.espera            ; registro8b:r_ri|registro[1]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.426      ; 1.482      ;
; -0.237 ; estadoSiguiente.espera            ; registro8b:r_ri|registro[3]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.426      ; 1.482      ;
; -0.237 ; estadoSiguiente.espera            ; registro8b:r_ri|registro[2]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.426      ; 1.482      ;
; -0.237 ; estadoSiguiente.espera            ; registro8b:r_ri|registro[4]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.426      ; 1.482      ;
; -0.224 ; estadoSiguiente.activar_carga_alu ; estadoSiguiente.activar_esc_resultado                                                         ; estadoSiguiente.activar_carga_alu ; control[0]  ; -0.500       ; 1.404      ; 0.973      ;
; -0.211 ; estadoSiguiente.escribir_ram      ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg ; estadoSiguiente.escribir_ram      ; control[0]  ; 0.000        ; 1.470      ; 1.538      ;
; -0.207 ; estadoSiguiente.activar_leer_ri   ; registro8b:r_ri|registro[0]                                                                   ; estadoSiguiente.activar_leer_ri   ; control[0]  ; 0.000        ; 1.426      ; 1.512      ;
; -0.207 ; estadoSiguiente.activar_leer_ri   ; registro8b:r_ri|registro[1]                                                                   ; estadoSiguiente.activar_leer_ri   ; control[0]  ; 0.000        ; 1.426      ; 1.512      ;
; -0.207 ; estadoSiguiente.activar_leer_ri   ; registro8b:r_ri|registro[3]                                                                   ; estadoSiguiente.activar_leer_ri   ; control[0]  ; 0.000        ; 1.426      ; 1.512      ;
; -0.207 ; estadoSiguiente.activar_leer_ri   ; registro8b:r_ri|registro[2]                                                                   ; estadoSiguiente.activar_leer_ri   ; control[0]  ; 0.000        ; 1.426      ; 1.512      ;
; -0.207 ; estadoSiguiente.activar_leer_ri   ; registro8b:r_ri|registro[4]                                                                   ; estadoSiguiente.activar_leer_ri   ; control[0]  ; 0.000        ; 1.426      ; 1.512      ;
; -0.205 ; estadoSiguiente.activar_carga_alu ; registro8b:r_operador2|registro[6]                                                            ; estadoSiguiente.activar_carga_alu ; control[0]  ; 0.000        ; 1.420      ; 1.508      ;
; -0.178 ; estadoSiguiente.espera            ; registro8b:r_pc|registro[6]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.407      ; 1.522      ;
; -0.178 ; estadoSiguiente.espera            ; registro8b:r_pc|registro[7]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.407      ; 1.522      ;
; -0.178 ; estadoSiguiente.espera            ; registro8b:r_pc|registro[1]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.407      ; 1.522      ;
; -0.178 ; estadoSiguiente.espera            ; registro8b:r_pc|registro[0]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.407      ; 1.522      ;
+--------+-----------------------------------+-----------------------------------------------------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'estadoSiguiente.escribir_ram'                                                                                                                       ;
+--------+----------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node            ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+
; -1.104 ; estadoSiguiente.escribir_ram     ; posicion_actual[6] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 1.613      ; 0.650      ;
; -1.028 ; estadoSiguiente.escribir_ram     ; posicion_ram[5]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 1.634      ; 0.747      ;
; -1.026 ; estadoSiguiente.escribir_ram     ; posicion_ram[4]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 1.632      ; 0.747      ;
; -1.014 ; estadoSiguiente.escribir_ram     ; posicion_ram[0]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 1.616      ; 0.743      ;
; -0.929 ; estadoSiguiente.escribir_ram     ; posicion_ram[3]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 1.586      ; 0.798      ;
; -0.928 ; estadoSiguiente.escribir_ram     ; posicion_ram[1]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 1.587      ; 0.800      ;
; -0.923 ; estadoSiguiente.escribir_ram     ; posicion_ram[2]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 1.624      ; 0.842      ;
; -0.847 ; estadoSiguiente.escribir_ram     ; posicion_actual[7] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 1.584      ; 0.878      ;
; -0.604 ; estadoSiguiente.escribir_ram     ; posicion_actual[6] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 1.613      ; 0.650      ;
; -0.528 ; estadoSiguiente.escribir_ram     ; posicion_ram[5]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 1.634      ; 0.747      ;
; -0.526 ; estadoSiguiente.escribir_ram     ; posicion_ram[4]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 1.632      ; 0.747      ;
; -0.514 ; estadoSiguiente.escribir_ram     ; posicion_ram[0]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 1.616      ; 0.743      ;
; -0.429 ; estadoSiguiente.escribir_ram     ; posicion_ram[3]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 1.586      ; 0.798      ;
; -0.428 ; estadoSiguiente.escribir_ram     ; posicion_ram[1]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 1.587      ; 0.800      ;
; -0.423 ; estadoSiguiente.escribir_ram     ; posicion_ram[2]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 1.624      ; 0.842      ;
; -0.347 ; estadoSiguiente.escribir_ram     ; posicion_actual[7] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 1.584      ; 0.878      ;
; 0.764  ; registro8b:r_pc|data_out[5]~reg0 ; posicion_ram[5]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.226      ; 0.490      ;
; 0.767  ; registro8b:r_pc|data_out[4]~reg0 ; posicion_ram[4]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.224      ; 0.491      ;
; 0.778  ; registro8b:r_pc|data_out[2]~reg0 ; posicion_ram[2]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.213      ; 0.491      ;
; 0.780  ; registro8b:r_pc|data_out[0]~reg0 ; posicion_ram[0]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.208      ; 0.488      ;
; 0.785  ; registro8b:r_pc|data_out[6]~reg0 ; posicion_actual[6] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.206      ; 0.491      ;
; 0.863  ; registro8b:r_pc|data_out[3]~reg0 ; posicion_ram[3]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.178      ; 0.541      ;
; 0.866  ; registro8b:r_pc|data_out[1]~reg0 ; posicion_ram[1]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.179      ; 0.545      ;
; 0.933  ; estadoSiguiente.leer_ram         ; posicion_ram[1]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.262      ; 0.695      ;
; 0.948  ; registro8b:r_pc|data_out[7]~reg0 ; posicion_actual[7] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.176      ; 0.624      ;
; 1.014  ; estadoSiguiente.leer_ram         ; posicion_actual[7] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.259      ; 0.773      ;
; 1.033  ; estadoSiguiente.leer_ram         ; posicion_ram[5]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.309      ; 0.842      ;
; 1.035  ; estadoSiguiente.leer_ram         ; posicion_ram[4]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.307      ; 0.842      ;
; 1.046  ; estadoSiguiente.leer_ram         ; posicion_ram[0]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.291      ; 0.837      ;
; 1.133  ; estadoSiguiente.leer_ram         ; posicion_ram[3]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.261      ; 0.894      ;
; 1.175  ; estadoSiguiente.leer_ram         ; posicion_actual[6] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.288      ; 0.963      ;
; 1.236  ; estadoSiguiente.leer_ram         ; posicion_ram[2]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.299      ; 1.035      ;
+--------+----------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'estadoSiguiente.escribir_op1'                                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node   ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; -0.600 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.164      ; 0.705      ;
; -0.599 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.163      ; 0.705      ;
; -0.554 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.164      ; 0.751      ;
; -0.546 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.165      ; 0.760      ;
; -0.545 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.163      ; 0.759      ;
; -0.540 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.163      ; 0.764      ;
; -0.522 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.165      ; 0.784      ;
; -0.512 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.163      ; 0.792      ;
; -0.481 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.163      ; 0.823      ;
; -0.418 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.163      ; 0.886      ;
; -0.386 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.075      ; 0.830      ;
; -0.330 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.075      ; 0.886      ;
; -0.241 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 0.896      ; 0.796      ;
; -0.217 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 0.896      ; 0.820      ;
; -0.170 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 0.896      ; 0.867      ;
; -0.134 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 0.896      ; 0.903      ;
; -0.100 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.164      ; 0.705      ;
; -0.099 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.163      ; 0.705      ;
; -0.054 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.164      ; 0.751      ;
; -0.046 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.165      ; 0.760      ;
; -0.045 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.163      ; 0.759      ;
; -0.040 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.163      ; 0.764      ;
; -0.022 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.165      ; 0.784      ;
; -0.012 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.163      ; 0.792      ;
; 0.019  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.163      ; 0.823      ;
; 0.082  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.163      ; 0.886      ;
; 0.114  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.075      ; 0.830      ;
; 0.170  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.075      ; 0.886      ;
; 0.259  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.896      ; 0.796      ;
; 0.283  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.896      ; 0.820      ;
; 0.330  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.896      ; 0.867      ;
; 0.366  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.896      ; 0.903      ;
; 0.732  ; registro8b:r_data|data_out[6]~reg0                                                                  ; in_op1[6] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.123      ; 0.355      ;
; 0.806  ; registro8b:r_data|data_out[1]~reg0                                                                  ; in_op1[1] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.123      ; 0.429      ;
; 0.812  ; registro8b:r_data|data_out[3]~reg0                                                                  ; in_op1[3] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.123      ; 0.435      ;
; 0.813  ; registro8b:r_data|data_out[0]~reg0                                                                  ; in_op1[0] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.123      ; 0.436      ;
; 0.813  ; registro8b:r_data|data_out[4]~reg0                                                                  ; in_op1[4] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.123      ; 0.436      ;
; 0.819  ; registro8b:r_data|data_out[2]~reg0                                                                  ; in_op1[2] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.122      ; 0.441      ;
; 0.819  ; registro8b:r_data|data_out[5]~reg0                                                                  ; in_op1[5] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.119      ; 0.438      ;
; 0.959  ; registro8b:r_data|data_out[7]~reg0                                                                  ; in_op1[7] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.027      ; 0.486      ;
; 3.380  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.310     ; 2.570      ;
; 3.380  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.310     ; 2.570      ;
; 3.380  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.310     ; 2.570      ;
; 3.380  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.310     ; 2.570      ;
; 3.380  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.310     ; 2.570      ;
; 3.380  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.310     ; 2.570      ;
; 3.388  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.311     ; 2.577      ;
; 3.388  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.309     ; 2.579      ;
; 3.388  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.311     ; 2.577      ;
; 3.388  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.311     ; 2.577      ;
; 3.388  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.311     ; 2.577      ;
; 3.388  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.311     ; 2.577      ;
; 3.388  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.311     ; 2.577      ;
; 3.388  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.309     ; 2.579      ;
; 3.388  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.309     ; 2.579      ;
; 3.388  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.309     ; 2.579      ;
; 3.388  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.309     ; 2.579      ;
; 3.388  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.309     ; 2.579      ;
; 3.520  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.311     ; 2.709      ;
; 3.520  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.311     ; 2.709      ;
; 3.520  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.311     ; 2.709      ;
; 3.520  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.311     ; 2.709      ;
; 3.520  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.311     ; 2.709      ;
; 3.520  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.311     ; 2.709      ;
; 3.530  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.311     ; 2.719      ;
; 3.530  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.311     ; 2.719      ;
; 3.530  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.311     ; 2.719      ;
; 3.530  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.311     ; 2.719      ;
; 3.530  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.311     ; 2.719      ;
; 3.530  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.311     ; 2.719      ;
; 3.577  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.399     ; 2.678      ;
; 3.577  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.399     ; 2.678      ;
; 3.577  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.399     ; 2.678      ;
; 3.577  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.399     ; 2.678      ;
; 3.577  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.399     ; 2.678      ;
; 3.577  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.399     ; 2.678      ;
; 3.773  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.578     ; 2.695      ;
; 3.773  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.578     ; 2.695      ;
; 3.773  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.578     ; 2.695      ;
; 3.773  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.578     ; 2.695      ;
; 3.773  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.578     ; 2.695      ;
; 3.773  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.578     ; 2.695      ;
; 3.781  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.578     ; 2.703      ;
; 3.781  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.578     ; 2.703      ;
; 3.781  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.578     ; 2.703      ;
; 3.781  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.578     ; 2.703      ;
; 3.781  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.578     ; 2.703      ;
; 3.781  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.578     ; 2.703      ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'estadoSiguiente.escribir_op2'                                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node   ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; -0.575 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.139      ; 0.705      ;
; -0.574 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.138      ; 0.705      ;
; -0.529 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.139      ; 0.751      ;
; -0.521 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.140      ; 0.760      ;
; -0.520 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.138      ; 0.759      ;
; -0.515 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.138      ; 0.764      ;
; -0.497 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.140      ; 0.784      ;
; -0.487 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.138      ; 0.792      ;
; -0.456 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.138      ; 0.823      ;
; -0.393 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.138      ; 0.886      ;
; -0.361 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.050      ; 0.830      ;
; -0.305 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.050      ; 0.886      ;
; -0.216 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 0.871      ; 0.796      ;
; -0.192 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 0.871      ; 0.820      ;
; -0.145 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 0.871      ; 0.867      ;
; -0.109 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 0.871      ; 0.903      ;
; -0.075 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.139      ; 0.705      ;
; -0.074 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.138      ; 0.705      ;
; -0.029 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.139      ; 0.751      ;
; -0.021 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.140      ; 0.760      ;
; -0.020 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.138      ; 0.759      ;
; -0.015 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.138      ; 0.764      ;
; 0.003  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.140      ; 0.784      ;
; 0.013  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.138      ; 0.792      ;
; 0.044  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.138      ; 0.823      ;
; 0.107  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.138      ; 0.886      ;
; 0.139  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.050      ; 0.830      ;
; 0.195  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.050      ; 0.886      ;
; 0.284  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.871      ; 0.796      ;
; 0.308  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.871      ; 0.820      ;
; 0.355  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.871      ; 0.867      ;
; 0.391  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.871      ; 0.903      ;
; 0.714  ; registro8b:r_data|data_out[3]~reg0                                                                  ; in_op2[3] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.136      ; 0.350      ;
; 0.718  ; registro8b:r_data|data_out[4]~reg0                                                                  ; in_op2[4] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.136      ; 0.354      ;
; 0.720  ; registro8b:r_data|data_out[1]~reg0                                                                  ; in_op2[1] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.134      ; 0.354      ;
; 0.720  ; registro8b:r_data|data_out[5]~reg0                                                                  ; in_op2[5] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.134      ; 0.354      ;
; 0.729  ; registro8b:r_data|data_out[2]~reg0                                                                  ; in_op2[2] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.174      ; 0.403      ;
; 0.745  ; registro8b:r_data|data_out[7]~reg0                                                                  ; in_op2[7] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.106      ; 0.351      ;
; 0.749  ; registro8b:r_data|data_out[0]~reg0                                                                  ; in_op2[0] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.108      ; 0.357      ;
; 0.935  ; registro8b:r_data|data_out[6]~reg0                                                                  ; in_op2[6] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.103      ; 0.538      ;
; 3.405  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.335     ; 2.570      ;
; 3.405  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.335     ; 2.570      ;
; 3.405  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.335     ; 2.570      ;
; 3.405  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.335     ; 2.570      ;
; 3.405  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.335     ; 2.570      ;
; 3.405  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.335     ; 2.570      ;
; 3.413  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.336     ; 2.577      ;
; 3.413  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.334     ; 2.579      ;
; 3.413  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.336     ; 2.577      ;
; 3.413  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.336     ; 2.577      ;
; 3.413  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.336     ; 2.577      ;
; 3.413  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.336     ; 2.577      ;
; 3.413  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.336     ; 2.577      ;
; 3.413  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.334     ; 2.579      ;
; 3.413  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.334     ; 2.579      ;
; 3.413  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.334     ; 2.579      ;
; 3.413  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.334     ; 2.579      ;
; 3.413  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.334     ; 2.579      ;
; 3.545  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.336     ; 2.709      ;
; 3.545  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.336     ; 2.709      ;
; 3.545  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.336     ; 2.709      ;
; 3.545  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.336     ; 2.709      ;
; 3.545  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.336     ; 2.709      ;
; 3.545  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.336     ; 2.709      ;
; 3.555  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.336     ; 2.719      ;
; 3.555  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.336     ; 2.719      ;
; 3.555  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.336     ; 2.719      ;
; 3.555  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.336     ; 2.719      ;
; 3.555  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.336     ; 2.719      ;
; 3.555  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.336     ; 2.719      ;
; 3.602  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.424     ; 2.678      ;
; 3.602  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.424     ; 2.678      ;
; 3.602  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.424     ; 2.678      ;
; 3.602  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.424     ; 2.678      ;
; 3.602  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.424     ; 2.678      ;
; 3.602  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.424     ; 2.678      ;
; 3.798  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.603     ; 2.695      ;
; 3.798  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.603     ; 2.695      ;
; 3.798  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.603     ; 2.695      ;
; 3.798  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.603     ; 2.695      ;
; 3.798  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.603     ; 2.695      ;
; 3.798  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.603     ; 2.695      ;
; 3.806  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.603     ; 2.703      ;
; 3.806  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.603     ; 2.703      ;
; 3.806  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.603     ; 2.703      ;
; 3.806  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.603     ; 2.703      ;
; 3.806  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.603     ; 2.703      ;
; 3.806  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.603     ; 2.703      ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'estadoSiguiente.leer_ri'                                                                                                          ;
+-------+-----------------------------------------+-----------------+--------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node         ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------+--------------+-------------------------+--------------+------------+------------+
; 0.955 ; registro8b:r_resultado|data_out[2]~reg0 ; salida[2]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.032      ; 0.487      ;
; 0.955 ; registro8b:r_resultado|data_out[7]~reg0 ; salida[7]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.032      ; 0.487      ;
; 0.963 ; registro8b:r_resultado|data_out[1]~reg0 ; salida[1]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.033      ; 0.496      ;
; 0.965 ; registro8b:r_resultado|data_out[6]~reg0 ; salida[6]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.031      ; 0.496      ;
; 0.982 ; registro8b:r_resultado|data_out[0]~reg0 ; salida[0]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.007      ; 0.489      ;
; 1.061 ; registro8b:r_resultado|data_out[3]~reg0 ; salida[3]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; -0.022     ; 0.539      ;
; 1.108 ; registro8b:r_ri|data_out[2]~reg0        ; salida[2]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.032      ; 0.640      ;
; 1.112 ; registro8b:r_ri|data_out[1]~reg0        ; salida[1]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.033      ; 0.645      ;
; 1.115 ; registro8b:r_ri|data_out[7]~reg0        ; salida[7]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.032      ; 0.647      ;
; 1.117 ; registro8b:r_ri|data_out[6]~reg0        ; salida[6]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.031      ; 0.648      ;
; 1.137 ; registro8b:r_resultado|data_out[4]~reg0 ; salida[4]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; -0.019     ; 0.618      ;
; 1.144 ; registro8b:r_resultado|data_out[5]~reg0 ; salida[5]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; -0.021     ; 0.623      ;
; 1.172 ; estadoSiguiente.mostrar_salida          ; salida[3]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; -0.005     ; 0.667      ;
; 1.220 ; registro8b:r_ri|data_out[3]~reg0        ; salida[3]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; -0.022     ; 0.698      ;
; 1.231 ; estadoSiguiente.mostrar_salida          ; salida[2]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.039      ; 0.770      ;
; 1.233 ; estadoSiguiente.mostrar_salida          ; salida[7]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.039      ; 0.772      ;
; 1.240 ; estadoSiguiente.mostrar_salida          ; salida[1]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.040      ; 0.780      ;
; 1.243 ; estadoSiguiente.mostrar_salida          ; salida[6]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.038      ; 0.781      ;
; 1.248 ; estadoSiguiente.mostrar_salida          ; salida[4]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; -0.002     ; 0.746      ;
; 1.256 ; estadoSiguiente.mostrar_salida          ; salida[5]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; -0.004     ; 0.752      ;
; 1.257 ; estadoSiguiente.mostrar_salida          ; salida[0]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.014      ; 0.771      ;
; 1.287 ; registro8b:r_ri|data_out[4]~reg0        ; salida[4]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; -0.019     ; 0.768      ;
; 1.306 ; registro8b:r_ri|data_out[5]~reg0        ; salida[5]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; -0.021     ; 0.785      ;
; 1.379 ; registro8b:r_ri|data_out[0]~reg0        ; salida[0]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; -0.003     ; 0.876      ;
+-------+-----------------------------------------+-----------------+--------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'estadoSiguiente.escribir_data'                                                                                                                                                                 ;
+-------+-----------------------------------------------------------------------------------------------------+------------+--------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                           ; To Node    ; Launch Clock ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------+------------+--------------+-------------------------------+--------------+------------+------------+
; 3.129 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.291     ; 2.338      ;
; 3.129 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.291     ; 2.338      ;
; 3.129 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.291     ; 2.338      ;
; 3.129 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.291     ; 2.338      ;
; 3.129 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.291     ; 2.338      ;
; 3.129 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.291     ; 2.338      ;
; 3.143 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.365     ; 2.278      ;
; 3.143 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.365     ; 2.278      ;
; 3.143 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.365     ; 2.278      ;
; 3.143 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.365     ; 2.278      ;
; 3.143 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.365     ; 2.278      ;
; 3.143 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.365     ; 2.278      ;
; 3.151 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.361     ; 2.290      ;
; 3.151 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.361     ; 2.290      ;
; 3.151 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.361     ; 2.290      ;
; 3.151 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.361     ; 2.290      ;
; 3.151 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.361     ; 2.290      ;
; 3.151 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.361     ; 2.290      ;
; 3.157 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.362     ; 2.295      ;
; 3.157 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.362     ; 2.295      ;
; 3.157 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.362     ; 2.295      ;
; 3.157 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.362     ; 2.295      ;
; 3.157 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.362     ; 2.295      ;
; 3.157 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.362     ; 2.295      ;
; 3.251 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.359     ; 2.392      ;
; 3.251 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.359     ; 2.392      ;
; 3.251 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.359     ; 2.392      ;
; 3.251 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.359     ; 2.392      ;
; 3.251 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.359     ; 2.392      ;
; 3.251 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.359     ; 2.392      ;
; 3.260 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.361     ; 2.399      ;
; 3.260 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.361     ; 2.399      ;
; 3.260 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.361     ; 2.399      ;
; 3.260 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.361     ; 2.399      ;
; 3.260 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.361     ; 2.399      ;
; 3.260 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.361     ; 2.399      ;
; 3.266 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.294     ; 2.472      ;
; 3.266 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.294     ; 2.472      ;
; 3.266 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.294     ; 2.472      ;
; 3.266 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.294     ; 2.472      ;
; 3.266 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.294     ; 2.472      ;
; 3.266 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.294     ; 2.472      ;
; 3.284 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.293     ; 2.491      ;
; 3.284 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.293     ; 2.491      ;
; 3.284 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.293     ; 2.491      ;
; 3.284 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.293     ; 2.491      ;
; 3.284 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.293     ; 2.491      ;
; 3.284 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.293     ; 2.491      ;
+-------+-----------------------------------------------------------------------------------------------------+------------+--------------+-------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'estadoSiguiente.activar_leer_pc'                                                                                                             ;
+--------+--------------------------------+--------------+--------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node      ; Launch Clock                   ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------+--------------------------------+---------------------------------+--------------+------------+------------+
; -1.783 ; estadoSiguiente.reset_pc       ; Selector12~1 ; control[0]                     ; estadoSiguiente.activar_leer_pc ; 0.500        ; -1.055     ; 0.729      ;
; -0.526 ; estadoSiguiente.incrementar_pc ; Selector12~1 ; estadoSiguiente.incrementar_pc ; estadoSiguiente.activar_leer_pc ; 0.500        ; 0.270      ; 0.938      ;
; -0.078 ; estadoSiguiente.espera         ; Selector12~1 ; estadoSiguiente.espera         ; estadoSiguiente.activar_leer_pc ; 0.500        ; 0.270      ; 0.490      ;
; -0.026 ; estadoSiguiente.incrementar_pc ; Selector12~1 ; estadoSiguiente.incrementar_pc ; estadoSiguiente.activar_leer_pc ; 1.000        ; 0.270      ; 0.938      ;
; 0.422  ; estadoSiguiente.espera         ; Selector12~1 ; estadoSiguiente.espera         ; estadoSiguiente.activar_leer_pc ; 1.000        ; 0.270      ; 0.490      ;
+--------+--------------------------------+--------------+--------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'estadoSiguiente.activar_leer_data'                                                                                                       ;
+--------+----------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node      ; Launch Clock           ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; -1.617 ; estadoSiguiente.activar_esc_data ; Selector16~1 ; control[0]             ; estadoSiguiente.activar_leer_data ; 0.500        ; -1.137     ; 0.353      ;
; -0.199 ; estadoSiguiente.espera           ; Selector16~1 ; estadoSiguiente.espera ; estadoSiguiente.activar_leer_data ; 0.500        ; 0.275      ; 0.488      ;
; 0.301  ; estadoSiguiente.espera           ; Selector16~1 ; estadoSiguiente.espera ; estadoSiguiente.activar_leer_data ; 1.000        ; 0.275      ; 0.488      ;
+--------+----------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'estadoSiguiente.activar_leer_ri'                                                                                                          ;
+--------+--------------------------------+-------------+------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node     ; Launch Clock                 ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------+------------------------------+---------------------------------+--------------+------------+------------+
; -1.613 ; estadoSiguiente.activar_esc_ri ; Selector9~2 ; control[0]                   ; estadoSiguiente.activar_leer_ri ; 0.500        ; -0.838     ; 0.844      ;
; -0.033 ; estadoSiguiente.espera         ; Selector9~2 ; estadoSiguiente.espera       ; estadoSiguiente.activar_leer_ri ; 0.500        ; 0.584      ; 0.827      ;
; -0.026 ; estadoSiguiente.escribir_op2   ; Selector9~2 ; estadoSiguiente.escribir_op2 ; estadoSiguiente.activar_leer_ri ; 0.500        ; 0.584      ; 0.820      ;
; -0.018 ; estadoSiguiente.escribir_op1   ; Selector9~2 ; estadoSiguiente.escribir_op1 ; estadoSiguiente.activar_leer_ri ; 0.500        ; 0.584      ; 0.812      ;
; 0.467  ; estadoSiguiente.espera         ; Selector9~2 ; estadoSiguiente.espera       ; estadoSiguiente.activar_leer_ri ; 1.000        ; 0.584      ; 0.827      ;
; 0.474  ; estadoSiguiente.escribir_op2   ; Selector9~2 ; estadoSiguiente.escribir_op2 ; estadoSiguiente.activar_leer_ri ; 1.000        ; 0.584      ; 0.820      ;
; 0.482  ; estadoSiguiente.escribir_op1   ; Selector9~2 ; estadoSiguiente.escribir_op1 ; estadoSiguiente.activar_leer_ri ; 1.000        ; 0.584      ; 0.812      ;
+--------+--------------------------------+-------------+------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'estadoSiguiente.espera'                                                                                                   ;
+--------+----------------------------------------+--------------+--------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node      ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+--------------+--------------+------------------------+--------------+------------+------------+
; -1.482 ; estadoSiguiente.activar_esc_resultado  ; Selector18~1 ; control[0]   ; estadoSiguiente.espera ; 0.500        ; -0.902     ; 0.684      ;
; -1.340 ; estadoSiguiente.escribir_resultado     ; Selector18~1 ; control[0]   ; estadoSiguiente.espera ; 0.500        ; -0.902     ; 0.542      ;
; -1.288 ; estadoSiguiente.activar_leer_resultado ; Selector18~1 ; control[0]   ; estadoSiguiente.espera ; 0.500        ; -0.902     ; 0.490      ;
+--------+----------------------------------------+--------------+--------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'estadoSiguiente.activar_carga_alu'                                                                                                      ;
+--------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node      ; Launch Clock           ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; -1.329 ; estadoSiguiente.activar_esc_op2 ; Selector22~2 ; control[0]             ; estadoSiguiente.activar_carga_alu ; 0.500        ; -0.895     ; 0.583      ;
; -1.303 ; estadoSiguiente.activar_esc_op1 ; Selector20~2 ; control[0]             ; estadoSiguiente.activar_carga_alu ; 0.500        ; -0.977     ; 0.474      ;
; -0.049 ; estadoSiguiente.espera          ; Selector20~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 0.500        ; 0.441      ; 0.779      ;
; 0.032  ; estadoSiguiente.espera          ; Selector22~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 0.500        ; 0.523      ; 0.781      ;
; 0.451  ; estadoSiguiente.espera          ; Selector20~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 1.000        ; 0.441      ; 0.779      ;
; 0.532  ; estadoSiguiente.espera          ; Selector22~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 1.000        ; 0.523      ; 0.781      ;
+--------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'estadoSiguiente.activar_leer_data'                                                                                                       ;
+-------+----------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node      ; Launch Clock           ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; 0.072 ; estadoSiguiente.espera           ; Selector16~1 ; estadoSiguiente.espera ; estadoSiguiente.activar_leer_data ; 0.000        ; 0.275      ; 0.488      ;
; 0.572 ; estadoSiguiente.espera           ; Selector16~1 ; estadoSiguiente.espera ; estadoSiguiente.activar_leer_data ; -0.500       ; 0.275      ; 0.488      ;
; 1.990 ; estadoSiguiente.activar_esc_data ; Selector16~1 ; control[0]             ; estadoSiguiente.activar_leer_data ; -0.500       ; -1.137     ; 0.353      ;
+-------+----------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'estadoSiguiente.activar_leer_pc'                                                                                                             ;
+-------+--------------------------------+--------------+--------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node      ; Launch Clock                   ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------+--------------------------------+---------------------------------+--------------+------------+------------+
; 0.079 ; estadoSiguiente.espera         ; Selector12~1 ; estadoSiguiente.espera         ; estadoSiguiente.activar_leer_pc ; 0.000        ; 0.270      ; 0.490      ;
; 0.527 ; estadoSiguiente.incrementar_pc ; Selector12~1 ; estadoSiguiente.incrementar_pc ; estadoSiguiente.activar_leer_pc ; 0.000        ; 0.270      ; 0.938      ;
; 0.579 ; estadoSiguiente.espera         ; Selector12~1 ; estadoSiguiente.espera         ; estadoSiguiente.activar_leer_pc ; -0.500       ; 0.270      ; 0.490      ;
; 1.027 ; estadoSiguiente.incrementar_pc ; Selector12~1 ; estadoSiguiente.incrementar_pc ; estadoSiguiente.activar_leer_pc ; -0.500       ; 0.270      ; 0.938      ;
; 2.284 ; estadoSiguiente.reset_pc       ; Selector12~1 ; control[0]                     ; estadoSiguiente.activar_leer_pc ; -0.500       ; -1.055     ; 0.729      ;
+-------+--------------------------------+--------------+--------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'estadoSiguiente.activar_leer_ri'                                                                                                          ;
+-------+--------------------------------+-------------+------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node     ; Launch Clock                 ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------+------------------------------+---------------------------------+--------------+------------+------------+
; 0.087 ; estadoSiguiente.escribir_op1   ; Selector9~2 ; estadoSiguiente.escribir_op1 ; estadoSiguiente.activar_leer_ri ; 0.000        ; 0.584      ; 0.812      ;
; 0.095 ; estadoSiguiente.escribir_op2   ; Selector9~2 ; estadoSiguiente.escribir_op2 ; estadoSiguiente.activar_leer_ri ; 0.000        ; 0.584      ; 0.820      ;
; 0.102 ; estadoSiguiente.espera         ; Selector9~2 ; estadoSiguiente.espera       ; estadoSiguiente.activar_leer_ri ; 0.000        ; 0.584      ; 0.827      ;
; 0.587 ; estadoSiguiente.escribir_op1   ; Selector9~2 ; estadoSiguiente.escribir_op1 ; estadoSiguiente.activar_leer_ri ; -0.500       ; 0.584      ; 0.812      ;
; 0.595 ; estadoSiguiente.escribir_op2   ; Selector9~2 ; estadoSiguiente.escribir_op2 ; estadoSiguiente.activar_leer_ri ; -0.500       ; 0.584      ; 0.820      ;
; 0.602 ; estadoSiguiente.espera         ; Selector9~2 ; estadoSiguiente.espera       ; estadoSiguiente.activar_leer_ri ; -0.500       ; 0.584      ; 0.827      ;
; 2.182 ; estadoSiguiente.activar_esc_ri ; Selector9~2 ; control[0]                   ; estadoSiguiente.activar_leer_ri ; -0.500       ; -0.838     ; 0.844      ;
+-------+--------------------------------+-------------+------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'estadoSiguiente.activar_carga_alu'                                                                                                      ;
+-------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node      ; Launch Clock           ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; 0.117 ; estadoSiguiente.espera          ; Selector22~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 0.000        ; 0.523      ; 0.781      ;
; 0.197 ; estadoSiguiente.espera          ; Selector20~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 0.000        ; 0.441      ; 0.779      ;
; 0.617 ; estadoSiguiente.espera          ; Selector22~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; -0.500       ; 0.523      ; 0.781      ;
; 0.697 ; estadoSiguiente.espera          ; Selector20~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; -0.500       ; 0.441      ; 0.779      ;
; 1.951 ; estadoSiguiente.activar_esc_op1 ; Selector20~2 ; control[0]             ; estadoSiguiente.activar_carga_alu ; -0.500       ; -0.977     ; 0.474      ;
; 1.978 ; estadoSiguiente.activar_esc_op2 ; Selector22~2 ; control[0]             ; estadoSiguiente.activar_carga_alu ; -0.500       ; -0.895     ; 0.583      ;
+-------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'estadoSiguiente.espera'                                                                                                   ;
+-------+----------------------------------------+--------------+--------------+------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node      ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+--------------+--------------+------------------------+--------------+------------+------------+
; 1.892 ; estadoSiguiente.activar_leer_resultado ; Selector18~1 ; control[0]   ; estadoSiguiente.espera ; -0.500       ; -0.902     ; 0.490      ;
; 1.944 ; estadoSiguiente.escribir_resultado     ; Selector18~1 ; control[0]   ; estadoSiguiente.espera ; -0.500       ; -0.902     ; 0.542      ;
; 2.086 ; estadoSiguiente.activar_esc_resultado  ; Selector18~1 ; control[0]   ; estadoSiguiente.espera ; -0.500       ; -0.902     ; 0.684      ;
+-------+----------------------------------------+--------------+--------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'control[0]'                                                                                                                                              ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                                              ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; control[0] ; Rise       ; control[0]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[0]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[0]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[1]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[1]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[2]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[2]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[3]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[3]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[4]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[4]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[5]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[5]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[6]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[6]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[7]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[7]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; codigo_operacion_alu[0]                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; codigo_operacion_alu[0]                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; codigo_operacion_alu[1]                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; codigo_operacion_alu[1]                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_carga_alu                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_carga_alu                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_data                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_esc_data                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_op1                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_esc_op1                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_op2                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_esc_op2                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_resultado                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_esc_resultado                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_ri                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_esc_ri                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_status                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_esc_status                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_leer_data                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_leer_data                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_leer_op1                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_leer_op1                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_leer_op2                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_leer_op2                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_leer_pc                                                                     ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.activar_carga_alu'                                                                                  ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                   ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector20~1|combout                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector20~1|combout                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Rise       ; Selector20~1|datac                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Rise       ; Selector20~1|datac                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector20~2                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector20~2                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector20~2|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector20~2|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector22~1|combout                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector22~1|combout                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Rise       ; Selector22~1|dataa                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Rise       ; Selector22~1|dataa                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector22~2                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector22~2                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector22~2|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector22~2|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Rise       ; estadoSiguiente.activar_carga_alu|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Rise       ; estadoSiguiente.activar_carga_alu|regout ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.activar_leer_data'                                                                                  ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                   ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_data ; Fall       ; Selector16~1                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_data ; Fall       ; Selector16~1                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_data ; Rise       ; Selector16~1|datac                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_data ; Rise       ; Selector16~1|datac                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_data ; Rise       ; estadoSiguiente.activar_leer_data|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_data ; Rise       ; estadoSiguiente.activar_leer_data|regout ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.activar_leer_pc'                                                                                ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_pc ; Fall       ; Selector12~1                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_pc ; Fall       ; Selector12~1                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_pc ; Rise       ; Selector12~1|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_pc ; Rise       ; Selector12~1|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_pc ; Rise       ; estadoSiguiente.activar_leer_pc|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_pc ; Rise       ; estadoSiguiente.activar_leer_pc|regout ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.activar_leer_ri'                                                                                ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_ri ; Fall       ; Selector9~1|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_ri ; Fall       ; Selector9~1|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_ri ; Rise       ; Selector9~1|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_ri ; Rise       ; Selector9~1|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_ri ; Fall       ; Selector9~2                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_ri ; Fall       ; Selector9~2                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_ri ; Fall       ; Selector9~2|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_ri ; Fall       ; Selector9~2|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_ri ; Rise       ; estadoSiguiente.activar_leer_ri|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_ri ; Rise       ; estadoSiguiente.activar_leer_ri|regout ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_data'                                                                                        ;
+-------+--------------+----------------+------------------+-------------------------------+------------+------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                         ;
+-------+--------------+----------------+------------------+-------------------------------+------------+------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; estadoSiguiente.escribir_data|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; estadoSiguiente.escribir_data|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; estadoSiguiente.escribir_data~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; estadoSiguiente.escribir_data~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; estadoSiguiente.escribir_data~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; estadoSiguiente.escribir_data~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[0]|datab                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[0]|datab                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[4]|datab                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[4]|datab                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[7]|datab                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[7]|datab                               ;
+-------+--------------+----------------+------------------+-------------------------------+------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_op1'                                                                                       ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                        ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr41~0|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr41~0|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr41~0|dataa                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr41~0|dataa                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[7]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[7]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[0]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[0]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[0]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[0]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[1]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[1]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[1]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[1]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[2]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[2]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[2]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[2]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[3]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[3]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[3]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[3]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[4]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[4]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[4]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[4]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[5]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[5]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[5]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[5]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[6]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[6]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[6]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[6]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[7]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[7]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[7]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[7]|dataa                                ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_op2'                                                                                       ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                        ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr41~0|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr41~0|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr41~0|datab                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr41~0|datab                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[2]|datab                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[2]|datab                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[7]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[7]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[0]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[0]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[0]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[0]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[1]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[1]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[1]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[1]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[2]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[2]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[2]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[2]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[3]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[3]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[3]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[3]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[4]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[4]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[4]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[4]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[5]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[5]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[5]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[5]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[6]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[6]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[6]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[6]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[7]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[7]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[7]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[7]|dataa                                ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_ram'                                                                             ;
+-------+--------------+----------------+------------------+------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+------------------------------+------------+-------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr39~0clkctrl|inclk[0]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr39~0clkctrl|inclk[0]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr39~0clkctrl|outclk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr39~0clkctrl|outclk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr39~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr39~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr39~0|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr39~0|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr40~0clkctrl|inclk[0]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr40~0clkctrl|inclk[0]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr40~0clkctrl|outclk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr40~0clkctrl|outclk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr40~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr40~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr40~0|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr40~0|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; estadoSiguiente.escribir_ram|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; estadoSiguiente.escribir_ram|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[0]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[0]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[0]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[0]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[1]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[1]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[1]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[1]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[2]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[2]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[2]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[2]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[3]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[3]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[3]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[3]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[4]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[4]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[4]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[4]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[5]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[5]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[5]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[5]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[6]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[6]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[6]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[6]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[7]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[7]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[7]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[7]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_actual[6]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_actual[6]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_actual[6]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_actual[6]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_actual[7]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_actual[7]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_actual[7]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_actual[7]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[0]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[0]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[0]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[0]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[1]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[1]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[1]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[1]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[2]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[2]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[2]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[2]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[3]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[3]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[3]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[3]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[4]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[4]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[4]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[4]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[5]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[5]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[5]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[5]|datac               ;
+-------+--------------+----------------+------------------+------------------------------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.espera'                                                                       ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                        ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Fall       ; Selector18~1                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Fall       ; Selector18~1                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Rise       ; Selector18~1|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Rise       ; Selector18~1|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Rise       ; estadoSiguiente.espera|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Rise       ; estadoSiguiente.espera|regout ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.incrementar_pc'                                                                               ;
+-------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr38~0clkctrl|inclk[0]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr38~0clkctrl|inclk[0]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr38~0clkctrl|outclk              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr38~0clkctrl|outclk              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr38~0|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr38~0|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr38~0|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr38~0|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr40~0clkctrl|inclk[0]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr40~0clkctrl|inclk[0]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr40~0clkctrl|outclk              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr40~0clkctrl|outclk              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr40~0|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr40~0|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr40~0|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr40~0|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; estadoSiguiente.incrementar_pc|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; estadoSiguiente.incrementar_pc|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[0]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[0]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[0]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[0]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[1]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[1]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[1]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[1]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[2]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[2]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[2]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[2]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[3]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[3]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[3]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[3]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[4]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[4]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[4]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[4]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[5]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[5]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[5]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[5]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[6]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[6]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[6]|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[6]|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[7]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[7]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[7]|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[7]|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[0]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[0]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[0]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[0]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[1]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[1]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[1]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[1]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[2]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[2]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[2]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[2]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[3]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[3]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[3]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[3]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[4]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[4]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[4]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[4]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[5]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[5]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[5]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[5]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[6]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[6]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[6]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[6]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[7]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[7]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[7]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[7]|datad                       ;
+-------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.leer_ri'                                                                        ;
+-------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                         ;
+-------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; WideOr3~0clkctrl|inclk[0]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; WideOr3~0clkctrl|inclk[0]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; WideOr3~0clkctrl|outclk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; WideOr3~0clkctrl|outclk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; WideOr3~0|combout              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; WideOr3~0|combout              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Rise       ; WideOr3~0|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Rise       ; WideOr3~0|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Rise       ; estadoSiguiente.leer_ri|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Rise       ; estadoSiguiente.leer_ri|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[0]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[0]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[0]$latch|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[0]$latch|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[1]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[1]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[1]$latch|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[1]$latch|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[2]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[2]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[2]$latch|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[2]$latch|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[3]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[3]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[3]$latch|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[3]$latch|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[4]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[4]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[4]$latch|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[4]$latch|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[5]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[5]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[5]$latch|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[5]$latch|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[6]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[6]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[6]$latch|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[6]$latch|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[7]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[7]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[7]$latch|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[7]$latch|datac          ;
+-------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                  ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; control[*]  ; control[0]                     ; 3.271  ; 3.271  ; Rise       ; control[0]                     ;
;  control[1] ; control[0]                     ; 2.398  ; 2.398  ; Rise       ; control[0]                     ;
;  control[2] ; control[0]                     ; 3.271  ; 3.271  ; Rise       ; control[0]                     ;
; data_in[*]  ; estadoSiguiente.escribir_ram   ; 2.432  ; 2.432  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[0] ; estadoSiguiente.escribir_ram   ; 2.328  ; 2.328  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[1] ; estadoSiguiente.escribir_ram   ; 2.432  ; 2.432  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[2] ; estadoSiguiente.escribir_ram   ; 2.304  ; 2.304  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[3] ; estadoSiguiente.escribir_ram   ; 2.416  ; 2.416  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[4] ; estadoSiguiente.escribir_ram   ; 2.289  ; 2.289  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[5] ; estadoSiguiente.escribir_ram   ; -0.110 ; -0.110 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[6] ; estadoSiguiente.escribir_ram   ; -0.088 ; -0.088 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[7] ; estadoSiguiente.escribir_ram   ; -0.151 ; -0.151 ; Fall       ; estadoSiguiente.escribir_ram   ;
; data_in[*]  ; estadoSiguiente.incrementar_pc ; 2.481  ; 2.481  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[0] ; estadoSiguiente.incrementar_pc ; 2.377  ; 2.377  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[1] ; estadoSiguiente.incrementar_pc ; 2.481  ; 2.481  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[2] ; estadoSiguiente.incrementar_pc ; 2.353  ; 2.353  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[3] ; estadoSiguiente.incrementar_pc ; 2.465  ; 2.465  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[4] ; estadoSiguiente.incrementar_pc ; 2.338  ; 2.338  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[5] ; estadoSiguiente.incrementar_pc ; -0.061 ; -0.061 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[6] ; estadoSiguiente.incrementar_pc ; -0.039 ; -0.039 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[7] ; estadoSiguiente.incrementar_pc ; -0.102 ; -0.102 ; Fall       ; estadoSiguiente.incrementar_pc ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; control[*]  ; control[0]                     ; -1.984 ; -1.984 ; Rise       ; control[0]                     ;
;  control[1] ; control[0]                     ; -2.149 ; -2.149 ; Rise       ; control[0]                     ;
;  control[2] ; control[0]                     ; -1.984 ; -1.984 ; Rise       ; control[0]                     ;
; data_in[*]  ; estadoSiguiente.escribir_ram   ; 0.464  ; 0.464  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[0] ; estadoSiguiente.escribir_ram   ; -1.976 ; -1.976 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[1] ; estadoSiguiente.escribir_ram   ; -2.077 ; -2.077 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[2] ; estadoSiguiente.escribir_ram   ; -1.964 ; -1.964 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[3] ; estadoSiguiente.escribir_ram   ; -2.140 ; -2.140 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[4] ; estadoSiguiente.escribir_ram   ; -1.946 ; -1.946 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[5] ; estadoSiguiente.escribir_ram   ; 0.464  ; 0.464  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[6] ; estadoSiguiente.escribir_ram   ; 0.364  ; 0.364  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[7] ; estadoSiguiente.escribir_ram   ; 0.422  ; 0.422  ; Fall       ; estadoSiguiente.escribir_ram   ;
; data_in[*]  ; estadoSiguiente.incrementar_pc ; 0.415  ; 0.415  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[0] ; estadoSiguiente.incrementar_pc ; -2.025 ; -2.025 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[1] ; estadoSiguiente.incrementar_pc ; -2.126 ; -2.126 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[2] ; estadoSiguiente.incrementar_pc ; -2.013 ; -2.013 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[3] ; estadoSiguiente.incrementar_pc ; -2.189 ; -2.189 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[4] ; estadoSiguiente.incrementar_pc ; -1.995 ; -1.995 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[5] ; estadoSiguiente.incrementar_pc ; 0.415  ; 0.415  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[6] ; estadoSiguiente.incrementar_pc ; 0.315  ; 0.315  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[7] ; estadoSiguiente.incrementar_pc ; 0.373  ; 0.373  ; Fall       ; estadoSiguiente.incrementar_pc ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port  ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+------------+-------------------------+-------+-------+------------+-------------------------+
; salida[*]  ; estadoSiguiente.leer_ri ; 3.697 ; 3.697 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[0] ; estadoSiguiente.leer_ri ; 3.420 ; 3.420 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[1] ; estadoSiguiente.leer_ri ; 3.585 ; 3.585 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[2] ; estadoSiguiente.leer_ri ; 3.584 ; 3.584 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[3] ; estadoSiguiente.leer_ri ; 3.649 ; 3.649 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[4] ; estadoSiguiente.leer_ri ; 3.633 ; 3.633 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[5] ; estadoSiguiente.leer_ri ; 3.497 ; 3.497 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[6] ; estadoSiguiente.leer_ri ; 3.457 ; 3.457 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[7] ; estadoSiguiente.leer_ri ; 3.697 ; 3.697 ; Fall       ; estadoSiguiente.leer_ri ;
+------------+-------------------------+-------+-------+------------+-------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port  ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+------------+-------------------------+-------+-------+------------+-------------------------+
; salida[*]  ; estadoSiguiente.leer_ri ; 3.420 ; 3.420 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[0] ; estadoSiguiente.leer_ri ; 3.420 ; 3.420 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[1] ; estadoSiguiente.leer_ri ; 3.585 ; 3.585 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[2] ; estadoSiguiente.leer_ri ; 3.584 ; 3.584 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[3] ; estadoSiguiente.leer_ri ; 3.649 ; 3.649 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[4] ; estadoSiguiente.leer_ri ; 3.633 ; 3.633 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[5] ; estadoSiguiente.leer_ri ; 3.497 ; 3.497 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[6] ; estadoSiguiente.leer_ri ; 3.457 ; 3.457 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[7] ; estadoSiguiente.leer_ri ; 3.697 ; 3.697 ; Fall       ; estadoSiguiente.leer_ri ;
+------------+-------------------------+-------+-------+------------+-------------------------+


+----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                ;
+------------------------------------+----------+---------+----------+---------+---------------------+
; Clock                              ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                   ; -7.105   ; -3.019  ; -5.490   ; 0.072   ; -2.567              ;
;  control[0]                        ; -4.312   ; -1.957  ; N/A      ; N/A     ; -2.567              ;
;  estadoSiguiente.activar_carga_alu ; N/A      ; N/A     ; -3.617   ; 0.117   ; 0.500               ;
;  estadoSiguiente.activar_leer_data ; N/A      ; N/A     ; -4.488   ; 0.072   ; 0.500               ;
;  estadoSiguiente.activar_leer_pc   ; N/A      ; N/A     ; -5.490   ; 0.079   ; 0.500               ;
;  estadoSiguiente.activar_leer_ri   ; N/A      ; N/A     ; -4.466   ; 0.087   ; 0.500               ;
;  estadoSiguiente.escribir_data     ; -6.431   ; 3.129   ; N/A      ; N/A     ; 0.500               ;
;  estadoSiguiente.escribir_op1      ; -7.029   ; -1.923  ; N/A      ; N/A     ; 0.500               ;
;  estadoSiguiente.escribir_op2      ; -7.105   ; -1.847  ; N/A      ; N/A     ; 0.500               ;
;  estadoSiguiente.escribir_ram      ; -3.792   ; -2.442  ; N/A      ; N/A     ; 0.500               ;
;  estadoSiguiente.espera            ; N/A      ; N/A     ; -3.903   ; 1.892   ; 0.500               ;
;  estadoSiguiente.incrementar_pc    ; -4.243   ; -3.019  ; N/A      ; N/A     ; 0.500               ;
;  estadoSiguiente.leer_ri           ; -2.755   ; 0.711   ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS                    ; -564.427 ; -76.188 ; -25.421  ; 0.0     ; -352.651            ;
;  control[0]                        ; -327.512 ; -28.217 ; N/A      ; N/A     ; -352.651            ;
;  estadoSiguiente.activar_carga_alu ; N/A      ; N/A     ; -7.074   ; 0.000   ; 0.000               ;
;  estadoSiguiente.activar_leer_data ; N/A      ; N/A     ; -4.488   ; 0.000   ; 0.000               ;
;  estadoSiguiente.activar_leer_pc   ; N/A      ; N/A     ; -5.490   ; 0.000   ; 0.000               ;
;  estadoSiguiente.activar_leer_ri   ; N/A      ; N/A     ; -4.466   ; 0.000   ; 0.000               ;
;  estadoSiguiente.escribir_data     ; -48.974  ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  estadoSiguiente.escribir_op1      ; -59.668  ; -12.258 ; N/A      ; N/A     ; 0.000               ;
;  estadoSiguiente.escribir_op2      ; -56.757  ; -11.650 ; N/A      ; N/A     ; 0.000               ;
;  estadoSiguiente.escribir_ram      ; -23.026  ; -16.046 ; N/A      ; N/A     ; 0.000               ;
;  estadoSiguiente.espera            ; N/A      ; N/A     ; -3.903   ; 0.000   ; 0.000               ;
;  estadoSiguiente.incrementar_pc    ; -27.182  ; -20.181 ; N/A      ; N/A     ; 0.000               ;
;  estadoSiguiente.leer_ri           ; -21.308  ; 0.000   ; N/A      ; N/A     ; 0.000               ;
+------------------------------------+----------+---------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                  ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; control[*]  ; control[0]                     ; 7.957  ; 7.957  ; Rise       ; control[0]                     ;
;  control[1] ; control[0]                     ; 5.482  ; 5.482  ; Rise       ; control[0]                     ;
;  control[2] ; control[0]                     ; 7.957  ; 7.957  ; Rise       ; control[0]                     ;
; data_in[*]  ; estadoSiguiente.escribir_ram   ; 4.778  ; 4.778  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[0] ; estadoSiguiente.escribir_ram   ; 4.414  ; 4.414  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[1] ; estadoSiguiente.escribir_ram   ; 4.778  ; 4.778  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[2] ; estadoSiguiente.escribir_ram   ; 4.344  ; 4.344  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[3] ; estadoSiguiente.escribir_ram   ; 4.710  ; 4.710  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[4] ; estadoSiguiente.escribir_ram   ; 4.325  ; 4.325  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[5] ; estadoSiguiente.escribir_ram   ; -0.110 ; -0.110 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[6] ; estadoSiguiente.escribir_ram   ; -0.074 ; -0.074 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[7] ; estadoSiguiente.escribir_ram   ; -0.151 ; -0.151 ; Fall       ; estadoSiguiente.escribir_ram   ;
; data_in[*]  ; estadoSiguiente.incrementar_pc ; 4.989  ; 4.989  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[0] ; estadoSiguiente.incrementar_pc ; 4.625  ; 4.625  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[1] ; estadoSiguiente.incrementar_pc ; 4.989  ; 4.989  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[2] ; estadoSiguiente.incrementar_pc ; 4.555  ; 4.555  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[3] ; estadoSiguiente.incrementar_pc ; 4.921  ; 4.921  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[4] ; estadoSiguiente.incrementar_pc ; 4.536  ; 4.536  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[5] ; estadoSiguiente.incrementar_pc ; 0.101  ; 0.101  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[6] ; estadoSiguiente.incrementar_pc ; 0.137  ; 0.137  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[7] ; estadoSiguiente.incrementar_pc ; -0.004 ; -0.004 ; Fall       ; estadoSiguiente.incrementar_pc ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; control[*]  ; control[0]                     ; -1.984 ; -1.984 ; Rise       ; control[0]                     ;
;  control[1] ; control[0]                     ; -2.149 ; -2.149 ; Rise       ; control[0]                     ;
;  control[2] ; control[0]                     ; -1.984 ; -1.984 ; Rise       ; control[0]                     ;
; data_in[*]  ; estadoSiguiente.escribir_ram   ; 1.370  ; 1.370  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[0] ; estadoSiguiente.escribir_ram   ; -1.976 ; -1.976 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[1] ; estadoSiguiente.escribir_ram   ; -2.077 ; -2.077 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[2] ; estadoSiguiente.escribir_ram   ; -1.964 ; -1.964 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[3] ; estadoSiguiente.escribir_ram   ; -2.140 ; -2.140 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[4] ; estadoSiguiente.escribir_ram   ; -1.946 ; -1.946 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[5] ; estadoSiguiente.escribir_ram   ; 1.370  ; 1.370  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[6] ; estadoSiguiente.escribir_ram   ; 1.032  ; 1.032  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[7] ; estadoSiguiente.escribir_ram   ; 1.163  ; 1.163  ; Fall       ; estadoSiguiente.escribir_ram   ;
; data_in[*]  ; estadoSiguiente.incrementar_pc ; 1.159  ; 1.159  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[0] ; estadoSiguiente.incrementar_pc ; -2.025 ; -2.025 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[1] ; estadoSiguiente.incrementar_pc ; -2.126 ; -2.126 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[2] ; estadoSiguiente.incrementar_pc ; -2.013 ; -2.013 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[3] ; estadoSiguiente.incrementar_pc ; -2.189 ; -2.189 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[4] ; estadoSiguiente.incrementar_pc ; -1.995 ; -1.995 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[5] ; estadoSiguiente.incrementar_pc ; 1.159  ; 1.159  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[6] ; estadoSiguiente.incrementar_pc ; 0.821  ; 0.821  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[7] ; estadoSiguiente.incrementar_pc ; 0.952  ; 0.952  ; Fall       ; estadoSiguiente.incrementar_pc ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port  ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+------------+-------------------------+-------+-------+------------+-------------------------+
; salida[*]  ; estadoSiguiente.leer_ri ; 9.160 ; 9.160 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[0] ; estadoSiguiente.leer_ri ; 8.342 ; 8.342 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[1] ; estadoSiguiente.leer_ri ; 8.796 ; 8.796 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[2] ; estadoSiguiente.leer_ri ; 8.794 ; 8.794 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[3] ; estadoSiguiente.leer_ri ; 8.614 ; 8.614 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[4] ; estadoSiguiente.leer_ri ; 8.959 ; 8.959 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[5] ; estadoSiguiente.leer_ri ; 8.569 ; 8.569 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[6] ; estadoSiguiente.leer_ri ; 8.402 ; 8.402 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[7] ; estadoSiguiente.leer_ri ; 9.160 ; 9.160 ; Fall       ; estadoSiguiente.leer_ri ;
+------------+-------------------------+-------+-------+------------+-------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port  ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+------------+-------------------------+-------+-------+------------+-------------------------+
; salida[*]  ; estadoSiguiente.leer_ri ; 3.420 ; 3.420 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[0] ; estadoSiguiente.leer_ri ; 3.420 ; 3.420 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[1] ; estadoSiguiente.leer_ri ; 3.585 ; 3.585 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[2] ; estadoSiguiente.leer_ri ; 3.584 ; 3.584 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[3] ; estadoSiguiente.leer_ri ; 3.649 ; 3.649 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[4] ; estadoSiguiente.leer_ri ; 3.633 ; 3.633 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[5] ; estadoSiguiente.leer_ri ; 3.497 ; 3.497 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[6] ; estadoSiguiente.leer_ri ; 3.457 ; 3.457 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[7] ; estadoSiguiente.leer_ri ; 3.697 ; 3.697 ; Fall       ; estadoSiguiente.leer_ri ;
+------------+-------------------------+-------+-------+------------+-------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                ;
+-----------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+--------------------------------+----------+----------+----------+----------+
; control[0]                        ; control[0]                     ; 385      ; 0        ; 0        ; 0        ;
; estadoSiguiente.activar_carga_alu ; control[0]                     ; 17       ; 33       ; 0        ; 0        ;
; estadoSiguiente.activar_leer_data ; control[0]                     ; 10       ; 18       ; 0        ; 0        ;
; estadoSiguiente.activar_leer_pc   ; control[0]                     ; 10       ; 18       ; 0        ; 0        ;
; estadoSiguiente.activar_leer_ri   ; control[0]                     ; 9        ; 17       ; 0        ; 0        ;
; estadoSiguiente.escribir_data     ; control[0]                     ; 1        ; 9        ; 0        ; 0        ;
; estadoSiguiente.escribir_op1      ; control[0]                     ; 9        ; 25       ; 0        ; 0        ;
; estadoSiguiente.escribir_op2      ; control[0]                     ; 9        ; 25       ; 0        ; 0        ;
; estadoSiguiente.escribir_ram      ; control[0]                     ; 2        ; 22       ; 0        ; 0        ;
; estadoSiguiente.espera            ; control[0]                     ; 50       ; 58       ; 0        ; 0        ;
; estadoSiguiente.incrementar_pc    ; control[0]                     ; 15       ; 31       ; 0        ; 0        ;
; estadoSiguiente.leer_ri           ; control[0]                     ; 1        ; 1        ; 0        ; 0        ;
; control[0]                        ; estadoSiguiente.escribir_data  ; 0        ; 0        ; 48       ; 0        ;
; control[0]                        ; estadoSiguiente.escribir_op1   ; 0        ; 0        ; 56       ; 0        ;
; estadoSiguiente.escribir_op1      ; estadoSiguiente.escribir_op1   ; 0        ; 0        ; 8        ; 8        ;
; estadoSiguiente.escribir_op2      ; estadoSiguiente.escribir_op1   ; 0        ; 0        ; 8        ; 8        ;
; control[0]                        ; estadoSiguiente.escribir_op2   ; 0        ; 0        ; 56       ; 0        ;
; estadoSiguiente.escribir_op1      ; estadoSiguiente.escribir_op2   ; 0        ; 0        ; 8        ; 8        ;
; estadoSiguiente.escribir_op2      ; estadoSiguiente.escribir_op2   ; 0        ; 0        ; 8        ; 8        ;
; control[0]                        ; estadoSiguiente.escribir_ram   ; 0        ; 0        ; 16       ; 0        ;
; estadoSiguiente.escribir_ram      ; estadoSiguiente.escribir_ram   ; 0        ; 0        ; 8        ; 8        ;
; estadoSiguiente.escribir_ram      ; estadoSiguiente.incrementar_pc ; 0        ; 0        ; 0        ; 52       ;
; estadoSiguiente.incrementar_pc    ; estadoSiguiente.incrementar_pc ; 0        ; 0        ; 8        ; 8        ;
; control[0]                        ; estadoSiguiente.leer_ri        ; 0        ; 0        ; 24       ; 0        ;
+-----------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                 ;
+-----------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+--------------------------------+----------+----------+----------+----------+
; control[0]                        ; control[0]                     ; 385      ; 0        ; 0        ; 0        ;
; estadoSiguiente.activar_carga_alu ; control[0]                     ; 17       ; 33       ; 0        ; 0        ;
; estadoSiguiente.activar_leer_data ; control[0]                     ; 10       ; 18       ; 0        ; 0        ;
; estadoSiguiente.activar_leer_pc   ; control[0]                     ; 10       ; 18       ; 0        ; 0        ;
; estadoSiguiente.activar_leer_ri   ; control[0]                     ; 9        ; 17       ; 0        ; 0        ;
; estadoSiguiente.escribir_data     ; control[0]                     ; 1        ; 9        ; 0        ; 0        ;
; estadoSiguiente.escribir_op1      ; control[0]                     ; 9        ; 25       ; 0        ; 0        ;
; estadoSiguiente.escribir_op2      ; control[0]                     ; 9        ; 25       ; 0        ; 0        ;
; estadoSiguiente.escribir_ram      ; control[0]                     ; 2        ; 22       ; 0        ; 0        ;
; estadoSiguiente.espera            ; control[0]                     ; 50       ; 58       ; 0        ; 0        ;
; estadoSiguiente.incrementar_pc    ; control[0]                     ; 15       ; 31       ; 0        ; 0        ;
; estadoSiguiente.leer_ri           ; control[0]                     ; 1        ; 1        ; 0        ; 0        ;
; control[0]                        ; estadoSiguiente.escribir_data  ; 0        ; 0        ; 48       ; 0        ;
; control[0]                        ; estadoSiguiente.escribir_op1   ; 0        ; 0        ; 56       ; 0        ;
; estadoSiguiente.escribir_op1      ; estadoSiguiente.escribir_op1   ; 0        ; 0        ; 8        ; 8        ;
; estadoSiguiente.escribir_op2      ; estadoSiguiente.escribir_op1   ; 0        ; 0        ; 8        ; 8        ;
; control[0]                        ; estadoSiguiente.escribir_op2   ; 0        ; 0        ; 56       ; 0        ;
; estadoSiguiente.escribir_op1      ; estadoSiguiente.escribir_op2   ; 0        ; 0        ; 8        ; 8        ;
; estadoSiguiente.escribir_op2      ; estadoSiguiente.escribir_op2   ; 0        ; 0        ; 8        ; 8        ;
; control[0]                        ; estadoSiguiente.escribir_ram   ; 0        ; 0        ; 16       ; 0        ;
; estadoSiguiente.escribir_ram      ; estadoSiguiente.escribir_ram   ; 0        ; 0        ; 8        ; 8        ;
; estadoSiguiente.escribir_ram      ; estadoSiguiente.incrementar_pc ; 0        ; 0        ; 0        ; 52       ;
; estadoSiguiente.incrementar_pc    ; estadoSiguiente.incrementar_pc ; 0        ; 0        ; 8        ; 8        ;
; control[0]                        ; estadoSiguiente.leer_ri        ; 0        ; 0        ; 24       ; 0        ;
+-----------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                             ;
+--------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+-----------------------------------+----------+----------+----------+----------+
; control[0]                     ; estadoSiguiente.activar_carga_alu ; 0        ; 0        ; 2        ; 0        ;
; estadoSiguiente.espera         ; estadoSiguiente.activar_carga_alu ; 0        ; 0        ; 2        ; 2        ;
; control[0]                     ; estadoSiguiente.activar_leer_data ; 0        ; 0        ; 1        ; 0        ;
; estadoSiguiente.espera         ; estadoSiguiente.activar_leer_data ; 0        ; 0        ; 1        ; 1        ;
; control[0]                     ; estadoSiguiente.activar_leer_pc   ; 0        ; 0        ; 1        ; 0        ;
; estadoSiguiente.espera         ; estadoSiguiente.activar_leer_pc   ; 0        ; 0        ; 1        ; 1        ;
; estadoSiguiente.incrementar_pc ; estadoSiguiente.activar_leer_pc   ; 0        ; 0        ; 1        ; 1        ;
; control[0]                     ; estadoSiguiente.activar_leer_ri   ; 0        ; 0        ; 1        ; 0        ;
; estadoSiguiente.escribir_op1   ; estadoSiguiente.activar_leer_ri   ; 0        ; 0        ; 1        ; 1        ;
; estadoSiguiente.escribir_op2   ; estadoSiguiente.activar_leer_ri   ; 0        ; 0        ; 1        ; 1        ;
; estadoSiguiente.espera         ; estadoSiguiente.activar_leer_ri   ; 0        ; 0        ; 1        ; 1        ;
; control[0]                     ; estadoSiguiente.espera            ; 0        ; 0        ; 3        ; 0        ;
+--------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                              ;
+--------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+-----------------------------------+----------+----------+----------+----------+
; control[0]                     ; estadoSiguiente.activar_carga_alu ; 0        ; 0        ; 2        ; 0        ;
; estadoSiguiente.espera         ; estadoSiguiente.activar_carga_alu ; 0        ; 0        ; 2        ; 2        ;
; control[0]                     ; estadoSiguiente.activar_leer_data ; 0        ; 0        ; 1        ; 0        ;
; estadoSiguiente.espera         ; estadoSiguiente.activar_leer_data ; 0        ; 0        ; 1        ; 1        ;
; control[0]                     ; estadoSiguiente.activar_leer_pc   ; 0        ; 0        ; 1        ; 0        ;
; estadoSiguiente.espera         ; estadoSiguiente.activar_leer_pc   ; 0        ; 0        ; 1        ; 1        ;
; estadoSiguiente.incrementar_pc ; estadoSiguiente.activar_leer_pc   ; 0        ; 0        ; 1        ; 1        ;
; control[0]                     ; estadoSiguiente.activar_leer_ri   ; 0        ; 0        ; 1        ; 0        ;
; estadoSiguiente.escribir_op1   ; estadoSiguiente.activar_leer_ri   ; 0        ; 0        ; 1        ; 1        ;
; estadoSiguiente.escribir_op2   ; estadoSiguiente.activar_leer_ri   ; 0        ; 0        ; 1        ; 1        ;
; estadoSiguiente.espera         ; estadoSiguiente.activar_leer_ri   ; 0        ; 0        ; 1        ; 1        ;
; control[0]                     ; estadoSiguiente.espera            ; 0        ; 0        ; 3        ; 0        ;
+--------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 42    ; 42   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Feb 05 18:47:15 2024
Info: Command: quartus_sta cpu_nuevo -c cpu_nuevo
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 71 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'cpu_nuevo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name control[0] control[0]
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.escribir_ram estadoSiguiente.escribir_ram
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.escribir_op1 estadoSiguiente.escribir_op1
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.activar_leer_pc estadoSiguiente.activar_leer_pc
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.incrementar_pc estadoSiguiente.incrementar_pc
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.activar_leer_ri estadoSiguiente.activar_leer_ri
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.activar_carga_alu estadoSiguiente.activar_carga_alu
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.escribir_op2 estadoSiguiente.escribir_op2
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.activar_leer_data estadoSiguiente.activar_leer_data
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.escribir_data estadoSiguiente.escribir_data
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.espera estadoSiguiente.espera
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.leer_ri estadoSiguiente.leer_ri
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Selector17~2|combout"
    Warning (332126): Node "Selector17~2|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Selector19~1|combout"
    Warning (332126): Node "Selector19~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Selector15~1|combout"
    Warning (332126): Node "Selector15~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Selector21~1|combout"
    Warning (332126): Node "Selector21~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Selector11~1|combout"
    Warning (332126): Node "Selector11~1|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Selector13~2|combout"
    Warning (332126): Node "Selector13~1|datab"
    Warning (332126): Node "Selector13~1|combout"
    Warning (332126): Node "Selector13~2|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Selector8~2|combout"
    Warning (332126): Node "Selector8~2|datad"
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.105
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.105       -56.757 estadoSiguiente.escribir_op2 
    Info (332119):    -7.029       -59.668 estadoSiguiente.escribir_op1 
    Info (332119):    -6.431       -48.974 estadoSiguiente.escribir_data 
    Info (332119):    -4.312      -327.512 control[0] 
    Info (332119):    -4.243       -27.182 estadoSiguiente.incrementar_pc 
    Info (332119):    -3.792       -23.026 estadoSiguiente.escribir_ram 
    Info (332119):    -2.755       -21.308 estadoSiguiente.leer_ri 
Info (332146): Worst-case hold slack is -3.019
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.019       -20.181 estadoSiguiente.incrementar_pc 
    Info (332119):    -2.442       -16.046 estadoSiguiente.escribir_ram 
    Info (332119):    -1.957       -16.053 control[0] 
    Info (332119):    -1.923       -12.258 estadoSiguiente.escribir_op1 
    Info (332119):    -1.847       -11.650 estadoSiguiente.escribir_op2 
    Info (332119):     0.711         0.000 estadoSiguiente.leer_ri 
    Info (332119):     5.571         0.000 estadoSiguiente.escribir_data 
Info (332146): Worst-case recovery slack is -5.490
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.490        -5.490 estadoSiguiente.activar_leer_pc 
    Info (332119):    -4.488        -4.488 estadoSiguiente.activar_leer_data 
    Info (332119):    -4.466        -4.466 estadoSiguiente.activar_leer_ri 
    Info (332119):    -3.903        -3.903 estadoSiguiente.espera 
    Info (332119):    -3.617        -7.074 estadoSiguiente.activar_carga_alu 
Info (332146): Worst-case removal slack is 0.210
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.210         0.000 estadoSiguiente.activar_leer_ri 
    Info (332119):     0.222         0.000 estadoSiguiente.activar_carga_alu 
    Info (332119):     0.236         0.000 estadoSiguiente.activar_leer_data 
    Info (332119):     0.271         0.000 estadoSiguiente.activar_leer_pc 
    Info (332119):     3.082         0.000 estadoSiguiente.espera 
Info (332146): Worst-case minimum pulse width slack is -2.567
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.567      -352.651 control[0] 
    Info (332119):     0.500         0.000 estadoSiguiente.activar_carga_alu 
    Info (332119):     0.500         0.000 estadoSiguiente.activar_leer_data 
    Info (332119):     0.500         0.000 estadoSiguiente.activar_leer_pc 
    Info (332119):     0.500         0.000 estadoSiguiente.activar_leer_ri 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_data 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_op1 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_op2 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_ram 
    Info (332119):     0.500         0.000 estadoSiguiente.espera 
    Info (332119):     0.500         0.000 estadoSiguiente.incrementar_pc 
    Info (332119):     0.500         0.000 estadoSiguiente.leer_ri 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.196
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.196       -24.784 estadoSiguiente.escribir_op2 
    Info (332119):    -3.171       -25.124 estadoSiguiente.escribir_op1 
    Info (332119):    -2.653       -20.624 estadoSiguiente.escribir_data 
    Info (332119):    -1.460       -38.789 control[0] 
    Info (332119):    -0.811        -4.318 estadoSiguiente.escribir_ram 
    Info (332119):    -0.783        -5.194 estadoSiguiente.leer_ri 
    Info (332119):    -0.600        -2.468 estadoSiguiente.incrementar_pc 
Info (332146): Worst-case hold slack is -1.252
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.252        -8.868 estadoSiguiente.incrementar_pc 
    Info (332119):    -1.216       -28.217 control[0] 
    Info (332119):    -1.104        -7.799 estadoSiguiente.escribir_ram 
    Info (332119):    -0.600        -3.674 estadoSiguiente.escribir_op1 
    Info (332119):    -0.575        -3.474 estadoSiguiente.escribir_op2 
    Info (332119):     0.955         0.000 estadoSiguiente.leer_ri 
    Info (332119):     3.129         0.000 estadoSiguiente.escribir_data 
Info (332146): Worst-case recovery slack is -1.783
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.783        -1.783 estadoSiguiente.activar_leer_pc 
    Info (332119):    -1.617        -1.617 estadoSiguiente.activar_leer_data 
    Info (332119):    -1.613        -1.613 estadoSiguiente.activar_leer_ri 
    Info (332119):    -1.482        -1.482 estadoSiguiente.espera 
    Info (332119):    -1.329        -2.632 estadoSiguiente.activar_carga_alu 
Info (332146): Worst-case removal slack is 0.072
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.072         0.000 estadoSiguiente.activar_leer_data 
    Info (332119):     0.079         0.000 estadoSiguiente.activar_leer_pc 
    Info (332119):     0.087         0.000 estadoSiguiente.activar_leer_ri 
    Info (332119):     0.117         0.000 estadoSiguiente.activar_carga_alu 
    Info (332119):     1.892         0.000 estadoSiguiente.espera 
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627      -231.746 control[0] 
    Info (332119):     0.500         0.000 estadoSiguiente.activar_carga_alu 
    Info (332119):     0.500         0.000 estadoSiguiente.activar_leer_data 
    Info (332119):     0.500         0.000 estadoSiguiente.activar_leer_pc 
    Info (332119):     0.500         0.000 estadoSiguiente.activar_leer_ri 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_data 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_op1 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_op2 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_ram 
    Info (332119):     0.500         0.000 estadoSiguiente.espera 
    Info (332119):     0.500         0.000 estadoSiguiente.incrementar_pc 
    Info (332119):     0.500         0.000 estadoSiguiente.leer_ri 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 28 warnings
    Info: Peak virtual memory: 4546 megabytes
    Info: Processing ended: Mon Feb 05 18:47:18 2024
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


