TimeQuest Timing Analyzer report for Tetris_DE1
Wed Mar 14 15:07:36 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Fmax Summary
  7. Setup Summary
  8. Hold Summary
  9. Recovery Summary
 10. Removal Summary
 11. Minimum Pulse Width Summary
 12. Setup: 'PLL:pll|altpll:altpll_component|_clk0'
 13. Setup: 'PLL:pll|altpll:altpll_component|_clk1'
 14. Setup: 'CLOCK_50'
 15. Hold: 'PLL:pll|altpll:altpll_component|_clk0'
 16. Hold: 'PLL:pll|altpll:altpll_component|_clk1'
 17. Hold: 'CLOCK_50'
 18. Recovery: 'PLL:pll|altpll:altpll_component|_clk0'
 19. Recovery: 'PLL:pll|altpll:altpll_component|_clk1'
 20. Removal: 'PLL:pll|altpll:altpll_component|_clk0'
 21. Removal: 'PLL:pll|altpll:altpll_component|_clk1'
 22. Minimum Pulse Width: 'PLL:pll|altpll:altpll_component|_clk0'
 23. Minimum Pulse Width: 'CLOCK_50'
 24. Minimum Pulse Width: 'PLL:pll|altpll:altpll_component|_clk1'
 25. Setup Times
 26. Hold Times
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Output Enable Times
 30. Minimum Output Enable Times
 31. Output Disable Times
 32. Minimum Output Disable Times
 33. Setup Transfers
 34. Hold Transfers
 35. Recovery Transfers
 36. Removal Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Tetris_DE1                                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Slow Model                                                        ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------+
; SDC File List                                      ;
+----------------+--------+--------------------------+
; SDC File Path  ; Status ; Read at                  ;
+----------------+--------+--------------------------+
; Tetris_DE1.sdc ; OK     ; Wed Mar 14 15:07:36 2018 ;
+----------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                   ;
+---------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------+-------------------------------------+
; Clock Name                            ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                            ; Targets                             ;
+---------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------+-------------------------------------+
; CLOCK_50                              ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                   ; { CLOCK_50 }                        ;
; PLL:pll|altpll:altpll_component|_clk0 ; Generated ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000  ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; CLOCK_50 ; pll|altpll_component|pll|inclk[0] ; { pll|altpll_component|pll|clk[0] } ;
; PLL:pll|altpll:altpll_component|_clk1 ; Generated ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; CLOCK_50 ; pll|altpll_component|pll|inclk[0] ; { pll|altpll_component|pll|clk[1] } ;
+---------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fmax Summary                                                                                                                         ;
+------------+-----------------+---------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                            ; Note                                                          ;
+------------+-----------------+---------------------------------------+---------------------------------------------------------------+
; 71.75 MHz  ; 71.75 MHz       ; PLL:pll|altpll:altpll_component|_clk1 ;                                                               ;
; 153.73 MHz ; 153.73 MHz      ; PLL:pll|altpll:altpll_component|_clk0 ;                                                               ;
; 985.22 MHz ; 380.08 MHz      ; CLOCK_50                              ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+---------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------+
; Setup Summary                                                  ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; PLL:pll|altpll:altpll_component|_clk0 ; 3.495  ; 0.000         ;
; PLL:pll|altpll:altpll_component|_clk1 ; 6.062  ; 0.000         ;
; CLOCK_50                              ; 18.985 ; 0.000         ;
+---------------------------------------+--------+---------------+


+---------------------------------------------------------------+
; Hold Summary                                                  ;
+---------------------------------------+-------+---------------+
; Clock                                 ; Slack ; End Point TNS ;
+---------------------------------------+-------+---------------+
; PLL:pll|altpll:altpll_component|_clk0 ; 0.445 ; 0.000         ;
; PLL:pll|altpll:altpll_component|_clk1 ; 0.445 ; 0.000         ;
; CLOCK_50                              ; 0.767 ; 0.000         ;
+---------------------------------------+-------+---------------+


+----------------------------------------------------------------+
; Recovery Summary                                               ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; PLL:pll|altpll:altpll_component|_clk0 ; 2.848  ; 0.000         ;
; PLL:pll|altpll:altpll_component|_clk1 ; 12.848 ; 0.000         ;
+---------------------------------------+--------+---------------+


+---------------------------------------------------------------+
; Removal Summary                                               ;
+---------------------------------------+-------+---------------+
; Clock                                 ; Slack ; End Point TNS ;
+---------------------------------------+-------+---------------+
; PLL:pll|altpll:altpll_component|_clk0 ; 6.904 ; 0.000         ;
; PLL:pll|altpll:altpll_component|_clk1 ; 6.904 ; 0.000         ;
+---------------------------------------+-------+---------------+


+---------------------------------------------------------------+
; Minimum Pulse Width Summary                                   ;
+---------------------------------------+-------+---------------+
; Clock                                 ; Slack ; End Point TNS ;
+---------------------------------------+-------+---------------+
; PLL:pll|altpll:altpll_component|_clk0 ; 3.889 ; 0.000         ;
; CLOCK_50                              ; 8.889 ; 0.000         ;
; PLL:pll|altpll:altpll_component|_clk1 ; 8.889 ; 0.000         ;
+---------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'PLL:pll|altpll:altpll_component|_clk0'                                                                                                                                                                                   ;
+-------+--------------------------------------------------------+----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 3.495 ; VGA_Framebuffer:vga|x_cursor[2]                        ; VGA_Framebuffer:vga|x_cursor[0]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.543      ;
; 3.517 ; VGA_Framebuffer:vga|x_cursor[7]                        ; VGA_Framebuffer:vga|x_cursor[0]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -0.003     ; 6.518      ;
; 3.529 ; VGA_Framebuffer:vga|x_cursor[2]                        ; VGA_Framebuffer:vga|x_cursor[2]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.509      ;
; 3.535 ; VGA_Framebuffer:vga|x_end[0]                           ; VGA_Framebuffer:vga|x_cursor[2]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -0.004     ; 6.499      ;
; 3.551 ; VGA_Framebuffer:vga|x_cursor[7]                        ; VGA_Framebuffer:vga|x_cursor[2]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -0.003     ; 6.484      ;
; 3.559 ; VGA_Framebuffer:vga|x_end[0]                           ; VGA_Framebuffer:vga|x_cursor[1]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -0.001     ; 6.478      ;
; 3.559 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA ; VGA_Framebuffer:vga|x_cursor[0]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.002      ; 6.481      ;
; 3.568 ; VGA_Framebuffer:vga|x_end[0]                           ; VGA_Framebuffer:vga|x_cursor[0]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -0.004     ; 6.466      ;
; 3.575 ; VGA_Framebuffer:vga|x_cursor[3]                        ; VGA_Framebuffer:vga|x_cursor[0]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.463      ;
; 3.583 ; VGA_Framebuffer:vga|x_cursor[2]                        ; VGA_Framebuffer:vga|x_cursor[1]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.003      ; 6.458      ;
; 3.609 ; VGA_Framebuffer:vga|x_cursor[3]                        ; VGA_Framebuffer:vga|x_cursor[2]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.429      ;
; 3.609 ; VGA_Framebuffer:vga|x_end[1]                           ; VGA_Framebuffer:vga|x_cursor[2]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -0.004     ; 6.425      ;
; 3.633 ; VGA_Framebuffer:vga|x_end[1]                           ; VGA_Framebuffer:vga|x_cursor[1]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -0.001     ; 6.404      ;
; 3.634 ; VGA_Framebuffer:vga|x_end[0]                           ; VGA_Framebuffer:vga|y_cursor[5]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.404      ;
; 3.642 ; VGA_Framebuffer:vga|x_cursor[9]                        ; VGA_Framebuffer:vga|x_cursor[2]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.396      ;
; 3.642 ; VGA_Framebuffer:vga|x_end[1]                           ; VGA_Framebuffer:vga|x_cursor[0]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -0.004     ; 6.392      ;
; 3.648 ; VGA_Framebuffer:vga|x_end[0]                           ; VGA_Framebuffer:vga|y_cursor[8]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.002      ; 6.392      ;
; 3.666 ; VGA_Framebuffer:vga|x_cursor[9]                        ; VGA_Framebuffer:vga|x_cursor[1]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.003      ; 6.375      ;
; 3.673 ; VGA_Framebuffer:vga|x_cursor[9]                        ; VGA_Framebuffer:vga|x_cursor[0]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.365      ;
; 3.674 ; VGA_Framebuffer:vga|x_cursor[5]                        ; VGA_Framebuffer:vga|x_cursor[0]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -0.003     ; 6.361      ;
; 3.708 ; VGA_Framebuffer:vga|x_end[0]                           ; VGA_Framebuffer:vga|y_cursor[2]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.003      ; 6.333      ;
; 3.708 ; VGA_Framebuffer:vga|x_cursor[5]                        ; VGA_Framebuffer:vga|x_cursor[2]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -0.003     ; 6.327      ;
; 3.720 ; VGA_Framebuffer:vga|x_cursor[3]                        ; VGA_Framebuffer:vga|x_cursor[1]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.003      ; 6.321      ;
; 3.740 ; VGA_Framebuffer:vga|x_end[0]                           ; VGA_Framebuffer:vga|y_cursor[3]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.003      ; 6.301      ;
; 3.746 ; VGA_Framebuffer:vga|x_end[0]                           ; VGA_Framebuffer:vga|y_cursor[6]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.003      ; 6.295      ;
; 3.764 ; VGA_Framebuffer:vga|x_end[0]                           ; VGA_Framebuffer:vga|state.DRAWING_RECT ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 6.275      ;
; 3.768 ; VGA_Framebuffer:vga|x_end[0]                           ; VGA_Framebuffer:vga|state.IDLE         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 6.271      ;
; 3.770 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA ; VGA_Framebuffer:vga|x_cursor[0]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -0.002     ; 6.266      ;
; 3.772 ; VGA_Framebuffer:vga|x_cursor[2]                        ; VGA_Framebuffer:vga|y_cursor[5]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 6.270      ;
; 3.774 ; VGA_Framebuffer:vga|x_cursor[6]                        ; VGA_Framebuffer:vga|x_cursor[0]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -0.003     ; 6.261      ;
; 3.778 ; VGA_Framebuffer:vga|x_end[0]                           ; VGA_Framebuffer:vga|y_cursor[7]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.003      ; 6.263      ;
; 3.786 ; VGA_Framebuffer:vga|x_cursor[2]                        ; VGA_Framebuffer:vga|y_cursor[8]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.006      ; 6.258      ;
; 3.808 ; VGA_Framebuffer:vga|x_cursor[6]                        ; VGA_Framebuffer:vga|x_cursor[2]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -0.003     ; 6.227      ;
; 3.818 ; VGA_Framebuffer:vga|x_cursor[8]                        ; VGA_Framebuffer:vga|x_cursor[2]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.220      ;
; 3.822 ; VGA_Framebuffer:vga|x_cursor[0]                        ; VGA_Framebuffer:vga|x_cursor[0]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.216      ;
; 3.822 ; VGA_Framebuffer:vga|x_end[1]                           ; VGA_Framebuffer:vga|y_cursor[5]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.216      ;
; 3.836 ; VGA_Framebuffer:vga|x_end[1]                           ; VGA_Framebuffer:vga|y_cursor[8]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.002      ; 6.204      ;
; 3.842 ; VGA_Framebuffer:vga|x_cursor[8]                        ; VGA_Framebuffer:vga|x_cursor[1]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.003      ; 6.199      ;
; 3.846 ; VGA_Framebuffer:vga|x_cursor[2]                        ; VGA_Framebuffer:vga|y_cursor[2]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.007      ; 6.199      ;
; 3.851 ; VGA_Framebuffer:vga|x_cursor[8]                        ; VGA_Framebuffer:vga|x_cursor[0]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.187      ;
; 3.855 ; VGA_Framebuffer:vga|x_cursor[9]                        ; VGA_Framebuffer:vga|y_cursor[5]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 6.187      ;
; 3.856 ; VGA_Framebuffer:vga|x_cursor[0]                        ; VGA_Framebuffer:vga|x_cursor[2]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.182      ;
; 3.869 ; VGA_Framebuffer:vga|x_cursor[9]                        ; VGA_Framebuffer:vga|y_cursor[8]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.006      ; 6.175      ;
; 3.877 ; VGA_Framebuffer:vga|x_cursor[0]                        ; VGA_Framebuffer:vga|x_cursor[3]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.161      ;
; 3.878 ; VGA_Framebuffer:vga|x_cursor[2]                        ; VGA_Framebuffer:vga|y_cursor[3]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.007      ; 6.167      ;
; 3.884 ; VGA_Framebuffer:vga|x_cursor[2]                        ; VGA_Framebuffer:vga|y_cursor[6]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.007      ; 6.161      ;
; 3.894 ; VGA_Framebuffer:vga|x_cursor[1]                        ; VGA_Framebuffer:vga|x_cursor[3]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -0.003     ; 6.141      ;
; 3.896 ; VGA_Framebuffer:vga|x_end[1]                           ; VGA_Framebuffer:vga|y_cursor[2]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.003      ; 6.145      ;
; 3.899 ; VGA_Framebuffer:vga|x_end[0]                           ; VGA_Framebuffer:vga|x_cursor[3]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -0.004     ; 6.135      ;
; 3.906 ; VGA_Framebuffer:vga|x_end[0]                           ; VGA_Framebuffer:vga|y_cursor[1]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.132      ;
; 3.909 ; VGA_Framebuffer:vga|x_cursor[3]                        ; VGA_Framebuffer:vga|y_cursor[5]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 6.133      ;
; 3.912 ; VGA_Framebuffer:vga|x_end[0]                           ; VGA_Framebuffer:vga|y_cursor[0]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.126      ;
; 3.916 ; VGA_Framebuffer:vga|x_cursor[2]                        ; VGA_Framebuffer:vga|y_cursor[7]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.007      ; 6.129      ;
; 3.918 ; VGA_Framebuffer:vga|x_cursor[6]                        ; VGA_Framebuffer:vga|x_cursor[1]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.120      ;
; 3.923 ; VGA_Framebuffer:vga|x_cursor[3]                        ; VGA_Framebuffer:vga|y_cursor[8]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.006      ; 6.121      ;
; 3.923 ; VGA_Framebuffer:vga|x_cursor[2]                        ; VGA_Framebuffer:vga|x_cursor[3]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.115      ;
; 3.928 ; VGA_Framebuffer:vga|x_end[1]                           ; VGA_Framebuffer:vga|y_cursor[3]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.003      ; 6.113      ;
; 3.929 ; VGA_Framebuffer:vga|x_cursor[9]                        ; VGA_Framebuffer:vga|y_cursor[2]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.007      ; 6.116      ;
; 3.931 ; VGA_Framebuffer:vga|x_cursor[0]                        ; VGA_Framebuffer:vga|x_cursor[1]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.003      ; 6.110      ;
; 3.934 ; VGA_Framebuffer:vga|x_end[1]                           ; VGA_Framebuffer:vga|y_cursor[6]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.003      ; 6.107      ;
; 3.944 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA ; VGA_Framebuffer:vga|x_cursor[8]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.002      ; 6.096      ;
; 3.957 ; VGA_Framebuffer:vga|x_end[0]                           ; VGA_Framebuffer:vga|y_cursor[4]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.081      ;
; 3.961 ; VGA_Framebuffer:vga|x_cursor[9]                        ; VGA_Framebuffer:vga|y_cursor[3]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.007      ; 6.084      ;
; 3.964 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA ; VGA_Framebuffer:vga|x_cursor[3]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.002      ; 6.076      ;
; 3.966 ; VGA_Framebuffer:vga|x_end[1]                           ; VGA_Framebuffer:vga|y_cursor[7]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.003      ; 6.075      ;
; 3.967 ; VGA_Framebuffer:vga|x_cursor[9]                        ; VGA_Framebuffer:vga|y_cursor[6]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.007      ; 6.078      ;
; 3.970 ; VGA_Framebuffer:vga|x_cursor[5]                        ; VGA_Framebuffer:vga|x_cursor[1]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.068      ;
; 3.973 ; VGA_Framebuffer:vga|x_end[1]                           ; VGA_Framebuffer:vga|x_cursor[3]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -0.004     ; 6.061      ;
; 3.983 ; VGA_Framebuffer:vga|y_cursor[4]                        ; VGA_Framebuffer:vga|state.DRAWING_RECT ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 6.056      ;
; 3.983 ; VGA_Framebuffer:vga|x_cursor[3]                        ; VGA_Framebuffer:vga|y_cursor[2]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.007      ; 6.062      ;
; 3.987 ; VGA_Framebuffer:vga|y_cursor[4]                        ; VGA_Framebuffer:vga|state.IDLE         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 6.052      ;
; 3.991 ; RESET_N                                                ; VGA_Framebuffer:vga|x_end[0]           ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.746     ; 3.301      ;
; 3.999 ; VGA_Framebuffer:vga|x_cursor[9]                        ; VGA_Framebuffer:vga|y_cursor[7]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.007      ; 6.046      ;
; 4.002 ; VGA_Framebuffer:vga|x_cursor[7]                        ; VGA_Framebuffer:vga|x_cursor[1]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.036      ;
; 4.006 ; VGA_Framebuffer:vga|x_cursor[9]                        ; VGA_Framebuffer:vga|x_cursor[3]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.032      ;
; 4.015 ; VGA_Framebuffer:vga|x_cursor[3]                        ; VGA_Framebuffer:vga|y_cursor[3]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.007      ; 6.030      ;
; 4.021 ; VGA_Framebuffer:vga|x_cursor[3]                        ; VGA_Framebuffer:vga|y_cursor[6]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.007      ; 6.024      ;
; 4.026 ; VGA_Framebuffer:vga|x_cursor[1]                        ; VGA_Framebuffer:vga|x_cursor[5]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.012      ;
; 4.026 ; VGA_Framebuffer:vga|x_start[1]                         ; VGA_Framebuffer:vga|state.DRAWING_RECT ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.002      ; 6.014      ;
; 4.028 ; VGA_Framebuffer:vga|x_cursor[2]                        ; VGA_Framebuffer:vga|y_cursor[0]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 6.014      ;
; 4.030 ; VGA_Framebuffer:vga|x_start[1]                         ; VGA_Framebuffer:vga|state.IDLE         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.002      ; 6.010      ;
; 4.031 ; VGA_Framebuffer:vga|x_cursor[8]                        ; VGA_Framebuffer:vga|y_cursor[5]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 6.011      ;
; 4.044 ; VGA_Framebuffer:vga|x_cursor[2]                        ; VGA_Framebuffer:vga|y_cursor[1]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 5.998      ;
; 4.045 ; VGA_Framebuffer:vga|x_cursor[8]                        ; VGA_Framebuffer:vga|y_cursor[8]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.006      ; 5.999      ;
; 4.048 ; VGA_Framebuffer:vga|x_cursor[7]                        ; VGA_Framebuffer:vga|x_cursor[3]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -0.003     ; 5.987      ;
; 4.050 ; VGA_Framebuffer:vga|x_cursor[7]                        ; VGA_Framebuffer:vga|y_cursor[0]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 5.989      ;
; 4.053 ; VGA_Framebuffer:vga|x_cursor[3]                        ; VGA_Framebuffer:vga|y_cursor[7]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.007      ; 5.992      ;
; 4.060 ; VGA_Framebuffer:vga|x_cursor[3]                        ; VGA_Framebuffer:vga|x_cursor[3]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 5.978      ;
; 4.093 ; VGA_Framebuffer:vga|x_cursor[7]                        ; VGA_Framebuffer:vga|y_cursor[2]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 5.949      ;
; 4.094 ; VGA_Framebuffer:vga|x_end[1]                           ; VGA_Framebuffer:vga|y_cursor[1]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 5.944      ;
; 4.095 ; VGA_Framebuffer:vga|x_cursor[2]                        ; VGA_Framebuffer:vga|y_cursor[4]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 5.947      ;
; 4.100 ; VGA_Framebuffer:vga|x_end[1]                           ; VGA_Framebuffer:vga|y_cursor[0]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 5.938      ;
; 4.105 ; VGA_Framebuffer:vga|x_cursor[8]                        ; VGA_Framebuffer:vga|y_cursor[2]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.007      ; 5.940      ;
; 4.107 ; VGA_Framebuffer:vga|x_cursor[6]                        ; VGA_Framebuffer:vga|y_cursor[5]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 5.932      ;
; 4.108 ; VGA_Framebuffer:vga|x_cursor[3]                        ; VGA_Framebuffer:vga|y_cursor[0]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 5.934      ;
; 4.112 ; VGA_Framebuffer:vga|x_end[0]                           ; VGA_Framebuffer:vga|state.FILLING_RECT ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 5.927      ;
; 4.120 ; VGA_Framebuffer:vga|x_cursor[0]                        ; VGA_Framebuffer:vga|y_cursor[5]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 5.922      ;
; 4.121 ; VGA_Framebuffer:vga|x_cursor[6]                        ; VGA_Framebuffer:vga|y_cursor[8]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.003      ; 5.920      ;
; 4.127 ; VGA_Framebuffer:vga|x_cursor[9]                        ; VGA_Framebuffer:vga|y_cursor[1]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 5.915      ;
; 4.133 ; VGA_Framebuffer:vga|x_cursor[9]                        ; VGA_Framebuffer:vga|y_cursor[0]        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.004      ; 5.909      ;
+-------+--------------------------------------------------------+----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'PLL:pll|altpll:altpll_component|_clk1'                                                                                                                                                                                                          ;
+-------+---------------------------------------------------------+--------------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                      ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+--------------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 6.062 ; Tetris_Datapath:datapath|board.cells[8][10].filled      ; Tetris_Controller:controller|REDRAW                          ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 13.980     ;
; 6.248 ; Tetris_Datapath:datapath|board.cells[8][10].filled      ; Tetris_Controller:controller|MOVE_RIGHT                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 13.794     ;
; 6.473 ; Tetris_Datapath:datapath|board.cells[8][2].filled       ; Tetris_Controller:controller|REDRAW                          ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.012      ; 13.577     ;
; 6.659 ; Tetris_Datapath:datapath|board.cells[8][2].filled       ; Tetris_Controller:controller|MOVE_RIGHT                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.012      ; 13.391     ;
; 6.682 ; Tetris_Datapath:datapath|board.cells[5][5].filled       ; Tetris_Controller:controller|REDRAW                          ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.002      ; 13.358     ;
; 6.716 ; Tetris_Datapath:datapath|falling_piece.blocks[1].row[2] ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[0].row[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.012      ; 13.334     ;
; 6.716 ; Tetris_Datapath:datapath|falling_piece.blocks[1].row[2] ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[2].col[1] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.012      ; 13.334     ;
; 6.716 ; Tetris_Datapath:datapath|falling_piece.blocks[1].row[2] ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[2].row[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.012      ; 13.334     ;
; 6.716 ; Tetris_Datapath:datapath|falling_piece.blocks[1].row[2] ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[3].col[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.012      ; 13.334     ;
; 6.716 ; Tetris_Datapath:datapath|falling_piece.blocks[1].row[2] ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[3].col[1] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.012      ; 13.334     ;
; 6.716 ; Tetris_Datapath:datapath|falling_piece.blocks[1].row[2] ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[1].row[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.012      ; 13.334     ;
; 6.716 ; Tetris_Datapath:datapath|falling_piece.blocks[1].row[2] ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[1].col[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.012      ; 13.334     ;
; 6.716 ; Tetris_Datapath:datapath|falling_piece.blocks[1].row[2] ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[0].col[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.012      ; 13.334     ;
; 6.757 ; Tetris_Datapath:datapath|board.cells[5][5].filled       ; Tetris_Controller:controller|MOVE_RIGHT                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.002      ; 13.283     ;
; 6.845 ; Tetris_Datapath:datapath|falling_piece.blocks[3].row[3] ; Tetris_Controller:controller|MOVE_LEFT                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.000      ; 13.193     ;
; 6.887 ; Tetris_Datapath:datapath|falling_piece.blocks[3].row[2] ; Tetris_Controller:controller|MOVE_LEFT                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.000      ; 13.151     ;
; 6.895 ; Tetris_Datapath:datapath|falling_piece.blocks[3].row[1] ; Tetris_Controller:controller|REDRAW                          ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.010      ; 13.153     ;
; 6.896 ; Tetris_Datapath:datapath|falling_piece.blocks[3].row[1] ; Tetris_Controller:controller|MOVE_RIGHT                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.010      ; 13.152     ;
; 6.936 ; Tetris_Datapath:datapath|falling_piece.blocks[3].row[3] ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[0].row[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.001      ; 13.103     ;
; 6.936 ; Tetris_Datapath:datapath|falling_piece.blocks[3].row[3] ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[2].col[1] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.001      ; 13.103     ;
; 6.936 ; Tetris_Datapath:datapath|falling_piece.blocks[3].row[3] ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[2].row[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.001      ; 13.103     ;
; 6.936 ; Tetris_Datapath:datapath|falling_piece.blocks[3].row[3] ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[3].col[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.001      ; 13.103     ;
; 6.936 ; Tetris_Datapath:datapath|falling_piece.blocks[3].row[3] ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[3].col[1] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.001      ; 13.103     ;
; 6.936 ; Tetris_Datapath:datapath|falling_piece.blocks[3].row[3] ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[1].row[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.001      ; 13.103     ;
; 6.936 ; Tetris_Datapath:datapath|falling_piece.blocks[3].row[3] ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[1].col[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.001      ; 13.103     ;
; 6.936 ; Tetris_Datapath:datapath|falling_piece.blocks[3].row[3] ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[0].col[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.001      ; 13.103     ;
; 6.937 ; Tetris_Datapath:datapath|board.cells[8][10].filled      ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[0].row[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 13.106     ;
; 6.937 ; Tetris_Datapath:datapath|board.cells[8][10].filled      ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[2].col[1] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 13.106     ;
; 6.937 ; Tetris_Datapath:datapath|board.cells[8][10].filled      ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[2].row[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 13.106     ;
; 6.937 ; Tetris_Datapath:datapath|board.cells[8][10].filled      ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[3].col[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 13.106     ;
; 6.937 ; Tetris_Datapath:datapath|board.cells[8][10].filled      ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[3].col[1] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 13.106     ;
; 6.937 ; Tetris_Datapath:datapath|board.cells[8][10].filled      ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[1].row[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 13.106     ;
; 6.937 ; Tetris_Datapath:datapath|board.cells[8][10].filled      ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[1].col[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 13.106     ;
; 6.937 ; Tetris_Datapath:datapath|board.cells[8][10].filled      ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[0].col[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 13.106     ;
; 6.948 ; Tetris_Datapath:datapath|falling_piece.blocks[3].row[3] ; Tetris_Controller:controller|REDRAW                          ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.000      ; 13.090     ;
; 6.966 ; Tetris_Datapath:datapath|board.cells[0][1].filled       ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[0].row[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.007      ; 13.079     ;
; 6.966 ; Tetris_Datapath:datapath|board.cells[0][1].filled       ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[2].col[1] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.007      ; 13.079     ;
; 6.966 ; Tetris_Datapath:datapath|board.cells[0][1].filled       ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[2].row[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.007      ; 13.079     ;
; 6.966 ; Tetris_Datapath:datapath|board.cells[0][1].filled       ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[3].col[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.007      ; 13.079     ;
; 6.966 ; Tetris_Datapath:datapath|board.cells[0][1].filled       ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[3].col[1] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.007      ; 13.079     ;
; 6.966 ; Tetris_Datapath:datapath|board.cells[0][1].filled       ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[1].row[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.007      ; 13.079     ;
; 6.966 ; Tetris_Datapath:datapath|board.cells[0][1].filled       ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[1].col[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.007      ; 13.079     ;
; 6.966 ; Tetris_Datapath:datapath|board.cells[0][1].filled       ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[0].col[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.007      ; 13.079     ;
; 7.015 ; Tetris_Datapath:datapath|falling_piece.blocks[3].row[3] ; Tetris_Controller:controller|MOVE_RIGHT                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.000      ; 13.023     ;
; 7.026 ; Tetris_Datapath:datapath|board.cells[7][1].filled       ; Tetris_Controller:controller|MOVE_LEFT                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.002      ; 13.014     ;
; 7.056 ; Tetris_Datapath:datapath|falling_piece.blocks[3].row[2] ; Tetris_Controller:controller|REDRAW                          ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.000      ; 12.982     ;
; 7.057 ; Tetris_Datapath:datapath|falling_piece.blocks[1].row[2] ; Tetris_Controller:controller|MOVE_DOWN                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.010      ; 12.991     ;
; 7.057 ; Tetris_Datapath:datapath|falling_piece.blocks[1].row[2] ; Tetris_Controller:controller|MERGE                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.010      ; 12.991     ;
; 7.057 ; Tetris_Datapath:datapath|falling_piece.blocks[3].row[2] ; Tetris_Controller:controller|MOVE_RIGHT                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.000      ; 12.981     ;
; 7.077 ; Tetris_Datapath:datapath|board.cells[7][5].filled       ; Tetris_Controller:controller|MOVE_LEFT                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.002      ; 12.963     ;
; 7.078 ; Tetris_Datapath:datapath|falling_piece.blocks[1].row[3] ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[0].row[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.012      ; 12.972     ;
; 7.078 ; Tetris_Datapath:datapath|falling_piece.blocks[1].row[3] ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[2].col[1] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.012      ; 12.972     ;
; 7.078 ; Tetris_Datapath:datapath|falling_piece.blocks[1].row[3] ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[2].row[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.012      ; 12.972     ;
; 7.078 ; Tetris_Datapath:datapath|falling_piece.blocks[1].row[3] ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[3].col[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.012      ; 12.972     ;
; 7.078 ; Tetris_Datapath:datapath|falling_piece.blocks[1].row[3] ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[3].col[1] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.012      ; 12.972     ;
; 7.078 ; Tetris_Datapath:datapath|falling_piece.blocks[1].row[3] ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[1].row[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.012      ; 12.972     ;
; 7.078 ; Tetris_Datapath:datapath|falling_piece.blocks[1].row[3] ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[1].col[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.012      ; 12.972     ;
; 7.078 ; Tetris_Datapath:datapath|falling_piece.blocks[1].row[3] ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[0].col[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.012      ; 12.972     ;
; 7.166 ; Tetris_Datapath:datapath|falling_piece.blocks[3].row[1] ; Tetris_Controller:controller|MOVE_LEFT                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.010      ; 12.882     ;
; 7.168 ; Tetris_Datapath:datapath|board.cells[5][5].filled       ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[0].row[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.003      ; 12.873     ;
; 7.168 ; Tetris_Datapath:datapath|board.cells[5][5].filled       ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[2].col[1] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.003      ; 12.873     ;
; 7.168 ; Tetris_Datapath:datapath|board.cells[5][5].filled       ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[2].row[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.003      ; 12.873     ;
; 7.168 ; Tetris_Datapath:datapath|board.cells[5][5].filled       ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[3].col[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.003      ; 12.873     ;
; 7.168 ; Tetris_Datapath:datapath|board.cells[5][5].filled       ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[3].col[1] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.003      ; 12.873     ;
; 7.168 ; Tetris_Datapath:datapath|board.cells[5][5].filled       ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[1].row[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.003      ; 12.873     ;
; 7.168 ; Tetris_Datapath:datapath|board.cells[5][5].filled       ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[1].col[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.003      ; 12.873     ;
; 7.168 ; Tetris_Datapath:datapath|board.cells[5][5].filled       ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[0].col[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.003      ; 12.873     ;
; 7.194 ; Tetris_Datapath:datapath|falling_piece.blocks[3].row[2] ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[0].row[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.001      ; 12.845     ;
; 7.194 ; Tetris_Datapath:datapath|falling_piece.blocks[3].row[2] ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[2].col[1] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.001      ; 12.845     ;
; 7.194 ; Tetris_Datapath:datapath|falling_piece.blocks[3].row[2] ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[2].row[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.001      ; 12.845     ;
; 7.194 ; Tetris_Datapath:datapath|falling_piece.blocks[3].row[2] ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[3].col[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.001      ; 12.845     ;
; 7.194 ; Tetris_Datapath:datapath|falling_piece.blocks[3].row[2] ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[3].col[1] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.001      ; 12.845     ;
; 7.194 ; Tetris_Datapath:datapath|falling_piece.blocks[3].row[2] ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[1].row[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.001      ; 12.845     ;
; 7.194 ; Tetris_Datapath:datapath|falling_piece.blocks[3].row[2] ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[1].col[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.001      ; 12.845     ;
; 7.194 ; Tetris_Datapath:datapath|falling_piece.blocks[3].row[2] ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[0].col[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.001      ; 12.845     ;
; 7.195 ; Tetris_Datapath:datapath|board.cells[7][1].filled       ; Tetris_Controller:controller|REDRAW                          ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.002      ; 12.845     ;
; 7.196 ; Tetris_Datapath:datapath|board.cells[7][1].filled       ; Tetris_Controller:controller|MOVE_RIGHT                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.002      ; 12.844     ;
; 7.209 ; Tetris_Datapath:datapath|falling_piece.blocks[1].row[2] ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[3].row[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.010      ; 12.839     ;
; 7.214 ; Tetris_Datapath:datapath|board.cells[0][1].filled       ; Tetris_Controller:controller|REDRAW                          ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.006      ; 12.830     ;
; 7.246 ; Tetris_Datapath:datapath|board.cells[7][5].filled       ; Tetris_Controller:controller|REDRAW                          ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.002      ; 12.794     ;
; 7.247 ; Tetris_Datapath:datapath|board.cells[7][5].filled       ; Tetris_Controller:controller|MOVE_RIGHT                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.002      ; 12.793     ;
; 7.287 ; Tetris_Datapath:datapath|board.cells[6][14].filled      ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[0].row[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.007      ; 12.758     ;
; 7.287 ; Tetris_Datapath:datapath|board.cells[6][14].filled      ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[2].col[1] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.007      ; 12.758     ;
; 7.287 ; Tetris_Datapath:datapath|board.cells[6][14].filled      ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[2].row[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.007      ; 12.758     ;
; 7.287 ; Tetris_Datapath:datapath|board.cells[6][14].filled      ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[3].col[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.007      ; 12.758     ;
; 7.287 ; Tetris_Datapath:datapath|board.cells[6][14].filled      ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[3].col[1] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.007      ; 12.758     ;
; 7.287 ; Tetris_Datapath:datapath|board.cells[6][14].filled      ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[1].row[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.007      ; 12.758     ;
; 7.287 ; Tetris_Datapath:datapath|board.cells[6][14].filled      ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[1].col[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.007      ; 12.758     ;
; 7.287 ; Tetris_Datapath:datapath|board.cells[6][14].filled      ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[0].col[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.007      ; 12.758     ;
; 7.307 ; Tetris_Datapath:datapath|board.cells[0][1].filled       ; Tetris_Controller:controller|MOVE_DOWN                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 12.736     ;
; 7.307 ; Tetris_Datapath:datapath|board.cells[0][1].filled       ; Tetris_Controller:controller|MERGE                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.005      ; 12.736     ;
; 7.336 ; Tetris_Datapath:datapath|board.cells[6][2].filled       ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[0].row[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 12.706     ;
; 7.336 ; Tetris_Datapath:datapath|board.cells[6][2].filled       ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[2].col[1] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 12.706     ;
; 7.336 ; Tetris_Datapath:datapath|board.cells[6][2].filled       ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[2].row[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 12.706     ;
; 7.336 ; Tetris_Datapath:datapath|board.cells[6][2].filled       ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[3].col[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 12.706     ;
; 7.336 ; Tetris_Datapath:datapath|board.cells[6][2].filled       ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[3].col[1] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 12.706     ;
; 7.336 ; Tetris_Datapath:datapath|board.cells[6][2].filled       ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[1].row[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 12.706     ;
; 7.336 ; Tetris_Datapath:datapath|board.cells[6][2].filled       ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[1].col[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 12.706     ;
; 7.336 ; Tetris_Datapath:datapath|board.cells[6][2].filled       ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[0].col[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.004      ; 12.706     ;
; 7.348 ; Tetris_Datapath:datapath|board.cells[8][2].filled       ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[0].row[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.013      ; 12.703     ;
+-------+---------------------------------------------------------+--------------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Setup: 'CLOCK_50'                                                                                       ;
+--------+----------------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+---------+--------------+-------------+--------------+------------+------------+
; 18.985 ; reset_sync_reg ; RESET_N ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 1.053      ;
+--------+----------------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'PLL:pll|altpll:altpll_component|_clk0'                                                                                                                                                                                                        ;
+-------+----------------------------------------------------------+----------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                  ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+----------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 0.445 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; VGA_Framebuffer:vga|state.IDLE                           ; VGA_Framebuffer:vga|state.IDLE                           ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; VGA_Framebuffer:vga|state.DRAWING_RECT                   ; VGA_Framebuffer:vga|state.DRAWING_RECT                   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; VGA_Framebuffer:vga|substate.INIT                        ; VGA_Framebuffer:vga|substate.INIT                        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; VGA_Framebuffer:vga|substate.DRAWING_R2                  ; VGA_Framebuffer:vga|substate.DRAWING_R2                  ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; VGA_Framebuffer:vga|x_cursor[2]                          ; VGA_Framebuffer:vga|x_cursor[2]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; VGA_Framebuffer:vga|x_cursor[3]                          ; VGA_Framebuffer:vga|x_cursor[3]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; VGA_Framebuffer:vga|x_end[0]                             ; VGA_Framebuffer:vga|x_end[0]                             ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; VGA_Framebuffer:vga|substate.DRAWING_R1                  ; VGA_Framebuffer:vga|substate.DRAWING_R1                  ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; VGA_Framebuffer:vga|state.FILLING_RECT                   ; VGA_Framebuffer:vga|state.FILLING_RECT                   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; VGA_Framebuffer:vga|x_cursor[0]                          ; VGA_Framebuffer:vga|x_cursor[0]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; VGA_Framebuffer:vga|flip_on_next_vs                      ; VGA_Framebuffer:vga|flip_on_next_vs                      ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; VGA_Framebuffer:vga|fb_buffer_idx                        ; VGA_Framebuffer:vga|fb_buffer_idx                        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.615 ; VGA_Framebuffer:vga|flip_on_next_vs                      ; VGA_Framebuffer:vga|fb_buffer_idx                        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.901      ;
; 0.635 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.921      ;
; 0.636 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.922      ;
; 0.670 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.956      ;
; 0.672 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.958      ;
; 0.672 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.958      ;
; 0.672 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.958      ;
; 0.775 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.061      ;
; 0.909 ; VGA_Framebuffer:vga|state.DRAWING_RECT                   ; VGA_Framebuffer:vga|fb_wr_req                            ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.195      ;
; 0.962 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.248      ;
; 0.966 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.252      ;
; 0.967 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.253      ;
; 0.967 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.253      ;
; 0.976 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.263      ;
; 0.978 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.264      ;
; 0.980 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.266      ;
; 0.980 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.266      ;
; 0.981 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.267      ;
; 0.981 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.267      ;
; 0.984 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.270      ;
; 0.987 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.273      ;
; 0.987 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.273      ;
; 0.989 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.275      ;
; 0.993 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.279      ;
; 1.005 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.291      ;
; 1.010 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[8]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[8]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.296      ;
; 1.015 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.301      ;
; 1.018 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.304      ;
; 1.018 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.304      ;
; 1.018 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.304      ;
; 1.019 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.305      ;
; 1.019 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.305      ;
; 1.019 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.305      ;
; 1.019 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.305      ;
; 1.022 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.308      ;
; 1.023 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.309      ;
; 1.024 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.310      ;
; 1.034 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.320      ;
; 1.035 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.321      ;
; 1.040 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -0.009     ; 1.317      ;
; 1.041 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.327      ;
; 1.050 ; VGA_Framebuffer:vga|state.IDLE                           ; VGA_Framebuffer:vga|substate.INIT                        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.336      ;
; 1.061 ; VGA_Framebuffer:vga|state.FILLING_RECT                   ; VGA_Framebuffer:vga|fb_wr_req                            ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.347      ;
; 1.126 ; Tetris_View:view|FB_COLOR[10]                            ; VGA_Framebuffer:vga|latched_color[10]                    ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.009      ; 1.421      ;
; 1.164 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.008      ; 1.458      ;
; 1.164 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.008      ; 1.458      ;
; 1.167 ; Tetris_View:view|FB_DRAW_RECT                            ; VGA_Framebuffer:vga|state.IDLE                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.009      ; 1.462      ;
; 1.167 ; Tetris_View:view|FB_CLEAR                                ; VGA_Framebuffer:vga|x_end[0]                             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.008      ; 1.461      ;
; 1.168 ; Tetris_View:view|FB_CLEAR                                ; VGA_Framebuffer:vga|x_end[1]                             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.008      ; 1.462      ;
; 1.178 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.008      ; 1.472      ;
; 1.185 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -0.009     ; 1.462      ;
; 1.196 ; VGA_Framebuffer:vga|substate.INIT                        ; VGA_Framebuffer:vga|y_cursor[1]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -0.001     ; 1.481      ;
; 1.196 ; VGA_Framebuffer:vga|substate.INIT                        ; VGA_Framebuffer:vga|y_cursor[4]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -0.001     ; 1.481      ;
; 1.196 ; Tetris_View:view|FB_CLEAR                                ; VGA_Framebuffer:vga|state.DRAWING_RECT                   ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.009      ; 1.491      ;
; 1.197 ; VGA_Framebuffer:vga|substate.INIT                        ; VGA_Framebuffer:vga|y_cursor[5]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -0.001     ; 1.482      ;
; 1.201 ; VGA_Framebuffer:vga|substate.INIT                        ; VGA_Framebuffer:vga|y_cursor[0]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -0.001     ; 1.486      ;
; 1.201 ; Tetris_View:view|FB_CLEAR                                ; VGA_Framebuffer:vga|substate.INIT                        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.009      ; 1.496      ;
; 1.237 ; Tetris_View:view|FB_FLIP                                 ; VGA_Framebuffer:vga|flip_on_next_vs                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.009      ; 1.532      ;
; 1.262 ; VGA_Framebuffer:vga|y_cursor[5]                          ; VGA_Framebuffer:vga|y_cursor[5]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.548      ;
; 1.297 ; VGA_Framebuffer:vga|state.IDLE                           ; VGA_Framebuffer:vga|state.FILLING_RECT                   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.583      ;
; 1.375 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -0.009     ; 1.652      ;
; 1.379 ; VGA_Framebuffer:vga|state.DRAWING_RECT                   ; VGA_Framebuffer:vga|substate.DRAWING_R2                  ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.665      ;
; 1.398 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.684      ;
; 1.399 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.685      ;
; 1.399 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.685      ;
; 1.408 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.694      ;
; 1.408 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.694      ;
; 1.409 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.695      ;
; 1.412 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.698      ;
; 1.413 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.699      ;
; 1.419 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.705      ;
; 1.430 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.716      ;
; 1.434 ; Tetris_View:view|FB_CLEAR                                ; VGA_Framebuffer:vga|flip_on_next_vs                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.009      ; 1.729      ;
; 1.437 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.723      ;
; 1.438 ; VGA_Framebuffer:vga|y_cursor[6]                          ; VGA_Framebuffer:vga|y_cursor[6]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.724      ;
; 1.448 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.734      ;
; 1.451 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.737      ;
; 1.451 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.737      ;
; 1.452 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.738      ;
+-------+----------------------------------------------------------+----------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'PLL:pll|altpll:altpll_component|_clk1'                                                                                                                                                                                                          ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                   ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 0.445 ; Tetris_Controller:controller|rnd_count_r[0]               ; Tetris_Controller:controller|rnd_count_r[0]               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Controller:controller|rnd_count_r[2]               ; Tetris_Controller:controller|rnd_count_r[2]               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Controller:controller|rnd_count_r[1]               ; Tetris_Controller:controller|rnd_count_r[1]               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Controller:controller|row_check_state.CHECKING_ROW ; Tetris_Controller:controller|row_check_state.CHECKING_ROW ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|falling_piece.blocks[0].col[1]   ; Tetris_Datapath:datapath|falling_piece.blocks[0].col[1]   ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|falling_piece.blocks[0].col[2]   ; Tetris_Datapath:datapath|falling_piece.blocks[0].col[2]   ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|falling_piece.blocks[0].col[3]   ; Tetris_Datapath:datapath|falling_piece.blocks[0].col[3]   ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|falling_piece.blocks[2].col[3]   ; Tetris_Datapath:datapath|falling_piece.blocks[2].col[3]   ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|falling_piece.blocks[3].col[3]   ; Tetris_Datapath:datapath|falling_piece.blocks[3].col[3]   ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[8][0].filled         ; Tetris_Datapath:datapath|board.cells[8][0].filled         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[8][1].filled         ; Tetris_Datapath:datapath|board.cells[8][1].filled         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[8][2].filled         ; Tetris_Datapath:datapath|board.cells[8][2].filled         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[8][3].filled         ; Tetris_Datapath:datapath|board.cells[8][3].filled         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[8][4].filled         ; Tetris_Datapath:datapath|board.cells[8][4].filled         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[8][5].filled         ; Tetris_Datapath:datapath|board.cells[8][5].filled         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[8][6].filled         ; Tetris_Datapath:datapath|board.cells[8][6].filled         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[8][7].filled         ; Tetris_Datapath:datapath|board.cells[8][7].filled         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[8][8].filled         ; Tetris_Datapath:datapath|board.cells[8][8].filled         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[8][9].filled         ; Tetris_Datapath:datapath|board.cells[8][9].filled         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[8][10].filled        ; Tetris_Datapath:datapath|board.cells[8][10].filled        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[8][11].filled        ; Tetris_Datapath:datapath|board.cells[8][11].filled        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[8][12].filled        ; Tetris_Datapath:datapath|board.cells[8][12].filled        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[8][13].filled        ; Tetris_Datapath:datapath|board.cells[8][13].filled        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[8][14].filled        ; Tetris_Datapath:datapath|board.cells[8][14].filled        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[8][15].filled        ; Tetris_Datapath:datapath|board.cells[8][15].filled        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[9][0].filled         ; Tetris_Datapath:datapath|board.cells[9][0].filled         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[9][1].filled         ; Tetris_Datapath:datapath|board.cells[9][1].filled         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[9][2].filled         ; Tetris_Datapath:datapath|board.cells[9][2].filled         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[9][3].filled         ; Tetris_Datapath:datapath|board.cells[9][3].filled         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[9][4].filled         ; Tetris_Datapath:datapath|board.cells[9][4].filled         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[9][5].filled         ; Tetris_Datapath:datapath|board.cells[9][5].filled         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[9][6].filled         ; Tetris_Datapath:datapath|board.cells[9][6].filled         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[9][7].filled         ; Tetris_Datapath:datapath|board.cells[9][7].filled         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[9][8].filled         ; Tetris_Datapath:datapath|board.cells[9][8].filled         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[9][9].filled         ; Tetris_Datapath:datapath|board.cells[9][9].filled         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[9][10].filled        ; Tetris_Datapath:datapath|board.cells[9][10].filled        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[9][11].filled        ; Tetris_Datapath:datapath|board.cells[9][11].filled        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[9][12].filled        ; Tetris_Datapath:datapath|board.cells[9][12].filled        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[9][13].filled        ; Tetris_Datapath:datapath|board.cells[9][13].filled        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[9][14].filled        ; Tetris_Datapath:datapath|board.cells[9][14].filled        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[9][15].filled        ; Tetris_Datapath:datapath|board.cells[9][15].filled        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[9][16].filled        ; Tetris_Datapath:datapath|board.cells[9][16].filled        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[9][17].filled        ; Tetris_Datapath:datapath|board.cells[9][17].filled        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[9][18].filled        ; Tetris_Datapath:datapath|board.cells[9][18].filled        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[9][19].filled        ; Tetris_Datapath:datapath|board.cells[9][19].filled        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[3][0].filled         ; Tetris_Datapath:datapath|board.cells[3][0].filled         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[3][1].filled         ; Tetris_Datapath:datapath|board.cells[3][1].filled         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[3][2].filled         ; Tetris_Datapath:datapath|board.cells[3][2].filled         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[3][3].filled         ; Tetris_Datapath:datapath|board.cells[3][3].filled         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[3][4].filled         ; Tetris_Datapath:datapath|board.cells[3][4].filled         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[3][5].filled         ; Tetris_Datapath:datapath|board.cells[3][5].filled         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[3][6].filled         ; Tetris_Datapath:datapath|board.cells[3][6].filled         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[3][7].filled         ; Tetris_Datapath:datapath|board.cells[3][7].filled         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[3][8].filled         ; Tetris_Datapath:datapath|board.cells[3][8].filled         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[3][9].filled         ; Tetris_Datapath:datapath|board.cells[3][9].filled         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[3][10].filled        ; Tetris_Datapath:datapath|board.cells[3][10].filled        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[3][11].filled        ; Tetris_Datapath:datapath|board.cells[3][11].filled        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[3][12].filled        ; Tetris_Datapath:datapath|board.cells[3][12].filled        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[3][13].filled        ; Tetris_Datapath:datapath|board.cells[3][13].filled        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[3][14].filled        ; Tetris_Datapath:datapath|board.cells[3][14].filled        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[3][15].filled        ; Tetris_Datapath:datapath|board.cells[3][15].filled        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[2][0].filled         ; Tetris_Datapath:datapath|board.cells[2][0].filled         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[2][1].filled         ; Tetris_Datapath:datapath|board.cells[2][1].filled         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[2][2].filled         ; Tetris_Datapath:datapath|board.cells[2][2].filled         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[2][3].filled         ; Tetris_Datapath:datapath|board.cells[2][3].filled         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[2][4].filled         ; Tetris_Datapath:datapath|board.cells[2][4].filled         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[2][5].filled         ; Tetris_Datapath:datapath|board.cells[2][5].filled         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[2][6].filled         ; Tetris_Datapath:datapath|board.cells[2][6].filled         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[2][7].filled         ; Tetris_Datapath:datapath|board.cells[2][7].filled         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[2][8].filled         ; Tetris_Datapath:datapath|board.cells[2][8].filled         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[2][9].filled         ; Tetris_Datapath:datapath|board.cells[2][9].filled         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[2][10].filled        ; Tetris_Datapath:datapath|board.cells[2][10].filled        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[2][11].filled        ; Tetris_Datapath:datapath|board.cells[2][11].filled        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[2][12].filled        ; Tetris_Datapath:datapath|board.cells[2][12].filled        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[2][13].filled        ; Tetris_Datapath:datapath|board.cells[2][13].filled        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[2][14].filled        ; Tetris_Datapath:datapath|board.cells[2][14].filled        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[2][15].filled        ; Tetris_Datapath:datapath|board.cells[2][15].filled        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[3][16].filled        ; Tetris_Datapath:datapath|board.cells[3][16].filled        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[3][17].filled        ; Tetris_Datapath:datapath|board.cells[3][17].filled        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[3][18].filled        ; Tetris_Datapath:datapath|board.cells[3][18].filled        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[3][19].filled        ; Tetris_Datapath:datapath|board.cells[3][19].filled        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[2][16].filled        ; Tetris_Datapath:datapath|board.cells[2][16].filled        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[2][17].filled        ; Tetris_Datapath:datapath|board.cells[2][17].filled        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[2][18].filled        ; Tetris_Datapath:datapath|board.cells[2][18].filled        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[2][19].filled        ; Tetris_Datapath:datapath|board.cells[2][19].filled        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[1][0].filled         ; Tetris_Datapath:datapath|board.cells[1][0].filled         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[1][1].filled         ; Tetris_Datapath:datapath|board.cells[1][1].filled         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[1][2].filled         ; Tetris_Datapath:datapath|board.cells[1][2].filled         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[1][3].filled         ; Tetris_Datapath:datapath|board.cells[1][3].filled         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[1][4].filled         ; Tetris_Datapath:datapath|board.cells[1][4].filled         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[1][5].filled         ; Tetris_Datapath:datapath|board.cells[1][5].filled         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[1][6].filled         ; Tetris_Datapath:datapath|board.cells[1][6].filled         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[1][7].filled         ; Tetris_Datapath:datapath|board.cells[1][7].filled         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[1][8].filled         ; Tetris_Datapath:datapath|board.cells[1][8].filled         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[1][9].filled         ; Tetris_Datapath:datapath|board.cells[1][9].filled         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[1][10].filled        ; Tetris_Datapath:datapath|board.cells[1][10].filled        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[1][11].filled        ; Tetris_Datapath:datapath|board.cells[1][11].filled        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[1][12].filled        ; Tetris_Datapath:datapath|board.cells[1][12].filled        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[1][13].filled        ; Tetris_Datapath:datapath|board.cells[1][13].filled        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Tetris_Datapath:datapath|board.cells[1][14].filled        ; Tetris_Datapath:datapath|board.cells[1][14].filled        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Hold: 'CLOCK_50'                                                                                       ;
+-------+----------------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+---------+--------------+-------------+--------------+------------+------------+
; 0.767 ; reset_sync_reg ; RESET_N ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.053      ;
+-------+----------------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'PLL:pll|altpll:altpll_component|_clk0'                                                                                                                            ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                  ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; 2.848 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.752     ; 4.438      ;
; 2.848 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.752     ; 4.438      ;
; 2.848 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.743     ; 4.447      ;
; 2.848 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.743     ; 4.447      ;
; 2.848 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.743     ; 4.447      ;
; 2.848 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.743     ; 4.447      ;
; 2.848 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.743     ; 4.447      ;
; 2.848 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.743     ; 4.447      ;
; 2.848 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.743     ; 4.447      ;
; 2.848 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.743     ; 4.447      ;
; 2.848 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.743     ; 4.447      ;
; 2.848 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.743     ; 4.447      ;
; 2.848 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.752     ; 4.438      ;
; 2.848 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.743     ; 4.447      ;
; 2.848 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.743     ; 4.447      ;
; 2.848 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.743     ; 4.447      ;
; 2.848 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.743     ; 4.447      ;
; 2.848 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.743     ; 4.447      ;
; 2.848 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.743     ; 4.447      ;
; 2.848 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.743     ; 4.447      ;
; 2.848 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.743     ; 4.447      ;
; 2.848 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.743     ; 4.447      ;
; 2.848 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.752     ; 4.438      ;
; 2.848 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.756     ; 4.434      ;
; 2.848 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.756     ; 4.434      ;
; 2.848 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.756     ; 4.434      ;
; 2.848 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.756     ; 4.434      ;
; 2.848 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.756     ; 4.434      ;
; 2.848 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.748     ; 4.442      ;
; 2.848 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.756     ; 4.434      ;
; 2.848 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.756     ; 4.434      ;
; 2.848 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.756     ; 4.434      ;
; 2.848 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.756     ; 4.434      ;
; 2.848 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.748     ; 4.442      ;
; 2.848 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.736     ; 4.454      ;
; 2.848 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.736     ; 4.454      ;
; 2.848 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.736     ; 4.454      ;
; 2.848 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.736     ; 4.454      ;
; 2.848 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.736     ; 4.454      ;
; 2.848 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.736     ; 4.454      ;
; 2.848 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.736     ; 4.454      ;
; 2.848 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.736     ; 4.454      ;
; 2.848 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[8]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.736     ; 4.454      ;
; 2.848 ; RESET_N   ; VGA_Framebuffer:vga|state.IDLE                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.745     ; 4.445      ;
; 2.848 ; RESET_N   ; VGA_Framebuffer:vga|state.DRAWING_RECT                   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.745     ; 4.445      ;
; 2.848 ; RESET_N   ; VGA_Framebuffer:vga|fb_wr_req                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.745     ; 4.445      ;
; 2.848 ; RESET_N   ; VGA_Framebuffer:vga|state.FILLING_RECT                   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.745     ; 4.445      ;
; 2.848 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.748     ; 4.442      ;
; 2.848 ; RESET_N   ; VGA_Framebuffer:vga|flip_on_next_vs                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.745     ; 4.445      ;
; 2.848 ; RESET_N   ; VGA_Framebuffer:vga|fb_buffer_idx                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.745     ; 4.445      ;
; 2.848 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.740     ; 4.450      ;
; 2.848 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.740     ; 4.450      ;
; 2.848 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.740     ; 4.450      ;
; 2.848 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.740     ; 4.450      ;
; 2.848 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.740     ; 4.450      ;
; 2.848 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.740     ; 4.450      ;
; 2.848 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.740     ; 4.450      ;
; 2.848 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.740     ; 4.450      ;
; 2.848 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.752     ; 4.438      ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'PLL:pll|altpll:altpll_component|_clk1'                                                                                                                              ;
+--------+-----------+-----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                   ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; 12.848 ; RESET_N   ; \timegen:counter[0]                                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.766     ; 4.424      ;
; 12.848 ; RESET_N   ; \timegen:counter[1]                                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.766     ; 4.424      ;
; 12.848 ; RESET_N   ; \timegen:counter[2]                                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.766     ; 4.424      ;
; 12.848 ; RESET_N   ; \timegen:counter[3]                                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.766     ; 4.424      ;
; 12.848 ; RESET_N   ; \timegen:counter[4]                                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.766     ; 4.424      ;
; 12.848 ; RESET_N   ; \timegen:counter[5]                                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.766     ; 4.424      ;
; 12.848 ; RESET_N   ; \timegen:counter[6]                                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.766     ; 4.424      ;
; 12.848 ; RESET_N   ; \timegen:counter[7]                                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.766     ; 4.424      ;
; 12.848 ; RESET_N   ; \timegen:counter[8]                                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.766     ; 4.424      ;
; 12.848 ; RESET_N   ; \timegen:counter[9]                                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.757     ; 4.433      ;
; 12.848 ; RESET_N   ; \timegen:counter[10]                                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.757     ; 4.433      ;
; 12.848 ; RESET_N   ; \timegen:counter[11]                                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.757     ; 4.433      ;
; 12.848 ; RESET_N   ; \timegen:counter[12]                                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.757     ; 4.433      ;
; 12.848 ; RESET_N   ; \timegen:counter[13]                                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.766     ; 4.424      ;
; 12.848 ; RESET_N   ; \timegen:counter[14]                                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.757     ; 4.433      ;
; 12.848 ; RESET_N   ; \timegen:counter[15]                                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.757     ; 4.433      ;
; 12.848 ; RESET_N   ; \timegen:counter[16]                                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.757     ; 4.433      ;
; 12.848 ; RESET_N   ; \timegen:counter[17]                                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.757     ; 4.433      ;
; 12.848 ; RESET_N   ; \timegen:counter[18]                                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.757     ; 4.433      ;
; 12.848 ; RESET_N   ; time_10ms                                                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.766     ; 4.424      ;
; 12.848 ; RESET_N   ; Tetris_Controller:controller|time_to_next_fall[0]         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.742     ; 4.448      ;
; 12.848 ; RESET_N   ; Tetris_Controller:controller|time_to_next_fall[1]         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.742     ; 4.448      ;
; 12.848 ; RESET_N   ; Tetris_Controller:controller|time_to_next_fall[2]         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.742     ; 4.448      ;
; 12.848 ; RESET_N   ; Tetris_Controller:controller|time_to_next_fall[3]         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.742     ; 4.448      ;
; 12.848 ; RESET_N   ; Tetris_Controller:controller|time_to_next_fall[4]         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.742     ; 4.448      ;
; 12.848 ; RESET_N   ; Tetris_Controller:controller|time_to_next_fall[5]         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.742     ; 4.448      ;
; 12.848 ; RESET_N   ; Tetris_Controller:controller|time_to_next_fall[6]         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.742     ; 4.448      ;
; 12.848 ; RESET_N   ; Tetris_Controller:controller|move_piece_down              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.742     ; 4.448      ;
; 12.848 ; RESET_N   ; Tetris_Controller:controller|time_to_next_move[1]         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.741     ; 4.449      ;
; 12.848 ; RESET_N   ; Tetris_Controller:controller|time_to_next_move[2]         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.741     ; 4.449      ;
; 12.848 ; RESET_N   ; Tetris_Controller:controller|time_to_next_move[3]         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.741     ; 4.449      ;
; 12.848 ; RESET_N   ; Tetris_Controller:controller|time_to_next_move[4]         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.741     ; 4.449      ;
; 12.848 ; RESET_N   ; Tetris_Controller:controller|move_time                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.741     ; 4.449      ;
; 12.848 ; RESET_N   ; Tetris_Controller:controller|ROTATE                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.744     ; 4.446      ;
; 12.848 ; RESET_N   ; Tetris_Controller:controller|rnd_count_r[0]               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.743     ; 4.447      ;
; 12.848 ; RESET_N   ; Tetris_Controller:controller|rnd_count_r[2]               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.743     ; 4.447      ;
; 12.848 ; RESET_N   ; Tetris_Controller:controller|rnd_count_r[1]               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.743     ; 4.447      ;
; 12.848 ; RESET_N   ; Tetris_Controller:controller|row_check_state.IDLE         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.743     ; 4.447      ;
; 12.848 ; RESET_N   ; Tetris_Controller:controller|row_check_state.CHECKING_ROW ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.743     ; 4.447      ;
; 12.848 ; RESET_N   ; Tetris_Datapath:datapath|falling_piece.blocks[0].col[1]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.753     ; 4.437      ;
; 12.848 ; RESET_N   ; Tetris_Datapath:datapath|falling_piece.blocks[2].row[0]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.754     ; 4.436      ;
; 12.848 ; RESET_N   ; Tetris_Datapath:datapath|falling_piece.blocks[0].row[1]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.744     ; 4.446      ;
; 12.848 ; RESET_N   ; Tetris_Datapath:datapath|falling_piece.blocks[2].row[1]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.754     ; 4.436      ;
; 12.848 ; RESET_N   ; Tetris_Datapath:datapath|falling_piece.blocks[2].col[1]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.752     ; 4.438      ;
; 12.848 ; RESET_N   ; Tetris_Datapath:datapath|falling_piece.blocks[0].col[2]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.753     ; 4.437      ;
; 12.848 ; RESET_N   ; Tetris_Datapath:datapath|falling_piece.blocks[0].row[2]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.747     ; 4.443      ;
; 12.848 ; RESET_N   ; Tetris_Datapath:datapath|falling_piece.blocks[2].row[2]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.756     ; 4.434      ;
; 12.848 ; RESET_N   ; Tetris_Datapath:datapath|falling_piece.blocks[2].col[2]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.752     ; 4.438      ;
; 12.848 ; RESET_N   ; Tetris_Datapath:datapath|falling_piece.blocks[0].row[3]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.746     ; 4.444      ;
; 12.848 ; RESET_N   ; Tetris_Datapath:datapath|falling_piece.blocks[0].col[3]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.752     ; 4.438      ;
; 12.848 ; RESET_N   ; Tetris_Datapath:datapath|falling_piece.blocks[2].row[3]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.756     ; 4.434      ;
; 12.848 ; RESET_N   ; Tetris_Datapath:datapath|falling_piece.blocks[2].col[3]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.745     ; 4.445      ;
; 12.848 ; RESET_N   ; Tetris_Datapath:datapath|falling_piece.blocks[0].row[4]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.744     ; 4.446      ;
; 12.848 ; RESET_N   ; Tetris_Datapath:datapath|falling_piece.blocks[2].row[4]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.755     ; 4.435      ;
; 12.848 ; RESET_N   ; Tetris_Datapath:datapath|falling_piece.blocks[3].row[0]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.755     ; 4.435      ;
; 12.848 ; RESET_N   ; Tetris_Datapath:datapath|falling_piece.blocks[3].row[1]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.754     ; 4.436      ;
; 12.848 ; RESET_N   ; Tetris_Datapath:datapath|falling_piece.blocks[3].row[2]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.744     ; 4.446      ;
; 12.848 ; RESET_N   ; Tetris_Datapath:datapath|falling_piece.blocks[3].col[2]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.745     ; 4.445      ;
; 12.848 ; RESET_N   ; Tetris_Datapath:datapath|falling_piece.blocks[3].row[3]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.744     ; 4.446      ;
; 12.848 ; RESET_N   ; Tetris_Datapath:datapath|falling_piece.blocks[3].col[3]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.745     ; 4.445      ;
; 12.848 ; RESET_N   ; Tetris_Datapath:datapath|falling_piece.blocks[3].row[4]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.755     ; 4.435      ;
; 12.848 ; RESET_N   ; Tetris_Datapath:datapath|falling_piece.blocks[1].col[0]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.748     ; 4.442      ;
; 12.848 ; RESET_N   ; Tetris_Datapath:datapath|falling_piece.blocks[1].row[0]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.754     ; 4.436      ;
; 12.848 ; RESET_N   ; Tetris_Datapath:datapath|falling_piece.blocks[1].col[1]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.752     ; 4.438      ;
; 12.848 ; RESET_N   ; Tetris_Datapath:datapath|falling_piece.blocks[1].row[1]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.755     ; 4.435      ;
; 12.848 ; RESET_N   ; Tetris_Datapath:datapath|falling_piece.blocks[1].col[2]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.748     ; 4.442      ;
; 12.848 ; RESET_N   ; Tetris_Datapath:datapath|falling_piece.blocks[1].row[2]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.755     ; 4.435      ;
; 12.848 ; RESET_N   ; Tetris_Datapath:datapath|falling_piece.blocks[1].row[3]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.755     ; 4.435      ;
; 12.848 ; RESET_N   ; Tetris_Datapath:datapath|falling_piece.blocks[1].row[4]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.755     ; 4.435      ;
; 12.848 ; RESET_N   ; Tetris_Datapath:datapath|board.cells[8][0].filled         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.745     ; 4.445      ;
; 12.848 ; RESET_N   ; Tetris_Datapath:datapath|board.cells[8][1].filled         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.756     ; 4.434      ;
; 12.848 ; RESET_N   ; Tetris_Datapath:datapath|board.cells[8][2].filled         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.756     ; 4.434      ;
; 12.848 ; RESET_N   ; Tetris_Datapath:datapath|board.cells[8][3].filled         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.742     ; 4.448      ;
; 12.848 ; RESET_N   ; Tetris_Datapath:datapath|board.cells[8][4].filled         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.742     ; 4.448      ;
; 12.848 ; RESET_N   ; Tetris_Datapath:datapath|board.cells[8][5].filled         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.756     ; 4.434      ;
; 12.848 ; RESET_N   ; Tetris_Datapath:datapath|board.cells[8][6].filled         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.756     ; 4.434      ;
; 12.848 ; RESET_N   ; Tetris_Datapath:datapath|board.cells[8][7].filled         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.751     ; 4.439      ;
; 12.848 ; RESET_N   ; Tetris_Datapath:datapath|board.cells[8][8].filled         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.751     ; 4.439      ;
; 12.848 ; RESET_N   ; Tetris_Datapath:datapath|board.cells[8][9].filled         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.748     ; 4.442      ;
; 12.848 ; RESET_N   ; Tetris_Datapath:datapath|board.cells[8][10].filled        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.748     ; 4.442      ;
; 12.848 ; RESET_N   ; Tetris_Datapath:datapath|board.cells[8][11].filled        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.748     ; 4.442      ;
; 12.848 ; RESET_N   ; Tetris_Datapath:datapath|board.cells[8][12].filled        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.748     ; 4.442      ;
; 12.848 ; RESET_N   ; Tetris_Datapath:datapath|board.cells[8][13].filled        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.748     ; 4.442      ;
; 12.848 ; RESET_N   ; Tetris_Datapath:datapath|board.cells[8][14].filled        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.748     ; 4.442      ;
; 12.848 ; RESET_N   ; Tetris_Datapath:datapath|board.cells[8][15].filled        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.755     ; 4.435      ;
; 12.848 ; RESET_N   ; Tetris_Datapath:datapath|board.cells[9][0].filled         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.745     ; 4.445      ;
; 12.848 ; RESET_N   ; Tetris_Datapath:datapath|board.cells[9][1].filled         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.751     ; 4.439      ;
; 12.848 ; RESET_N   ; Tetris_Datapath:datapath|board.cells[9][2].filled         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.751     ; 4.439      ;
; 12.848 ; RESET_N   ; Tetris_Datapath:datapath|board.cells[9][3].filled         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.748     ; 4.442      ;
; 12.848 ; RESET_N   ; Tetris_Datapath:datapath|board.cells[9][4].filled         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.751     ; 4.439      ;
; 12.848 ; RESET_N   ; Tetris_Datapath:datapath|board.cells[9][5].filled         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.751     ; 4.439      ;
; 12.848 ; RESET_N   ; Tetris_Datapath:datapath|board.cells[9][6].filled         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.751     ; 4.439      ;
; 12.848 ; RESET_N   ; Tetris_Datapath:datapath|board.cells[9][7].filled         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.748     ; 4.442      ;
; 12.848 ; RESET_N   ; Tetris_Datapath:datapath|board.cells[9][8].filled         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.748     ; 4.442      ;
; 12.848 ; RESET_N   ; Tetris_Datapath:datapath|board.cells[9][9].filled         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.748     ; 4.442      ;
; 12.848 ; RESET_N   ; Tetris_Datapath:datapath|board.cells[9][10].filled        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.748     ; 4.442      ;
; 12.848 ; RESET_N   ; Tetris_Datapath:datapath|board.cells[9][11].filled        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.751     ; 4.439      ;
; 12.848 ; RESET_N   ; Tetris_Datapath:datapath|board.cells[9][12].filled        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.751     ; 4.439      ;
; 12.848 ; RESET_N   ; Tetris_Datapath:datapath|board.cells[9][13].filled        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.751     ; 4.439      ;
; 12.848 ; RESET_N   ; Tetris_Datapath:datapath|board.cells[9][14].filled        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.751     ; 4.439      ;
+--------+-----------+-----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'PLL:pll|altpll:altpll_component|_clk0'                                                                                                                             ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                  ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; 6.904 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.752     ; 4.438      ;
; 6.904 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.752     ; 4.438      ;
; 6.904 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.743     ; 4.447      ;
; 6.904 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.743     ; 4.447      ;
; 6.904 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.743     ; 4.447      ;
; 6.904 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.743     ; 4.447      ;
; 6.904 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.743     ; 4.447      ;
; 6.904 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.743     ; 4.447      ;
; 6.904 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.743     ; 4.447      ;
; 6.904 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.743     ; 4.447      ;
; 6.904 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.743     ; 4.447      ;
; 6.904 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.743     ; 4.447      ;
; 6.904 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.752     ; 4.438      ;
; 6.904 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.743     ; 4.447      ;
; 6.904 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.743     ; 4.447      ;
; 6.904 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.743     ; 4.447      ;
; 6.904 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.743     ; 4.447      ;
; 6.904 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.743     ; 4.447      ;
; 6.904 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.743     ; 4.447      ;
; 6.904 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.743     ; 4.447      ;
; 6.904 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.743     ; 4.447      ;
; 6.904 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.743     ; 4.447      ;
; 6.904 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.752     ; 4.438      ;
; 6.904 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.756     ; 4.434      ;
; 6.904 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.756     ; 4.434      ;
; 6.904 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.756     ; 4.434      ;
; 6.904 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.756     ; 4.434      ;
; 6.904 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.756     ; 4.434      ;
; 6.904 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.748     ; 4.442      ;
; 6.904 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.756     ; 4.434      ;
; 6.904 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.756     ; 4.434      ;
; 6.904 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.756     ; 4.434      ;
; 6.904 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.756     ; 4.434      ;
; 6.904 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.748     ; 4.442      ;
; 6.904 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.736     ; 4.454      ;
; 6.904 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.736     ; 4.454      ;
; 6.904 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.736     ; 4.454      ;
; 6.904 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.736     ; 4.454      ;
; 6.904 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.736     ; 4.454      ;
; 6.904 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.736     ; 4.454      ;
; 6.904 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.736     ; 4.454      ;
; 6.904 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.736     ; 4.454      ;
; 6.904 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[8]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.736     ; 4.454      ;
; 6.904 ; RESET_N   ; VGA_Framebuffer:vga|state.IDLE                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.745     ; 4.445      ;
; 6.904 ; RESET_N   ; VGA_Framebuffer:vga|state.DRAWING_RECT                   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.745     ; 4.445      ;
; 6.904 ; RESET_N   ; VGA_Framebuffer:vga|fb_wr_req                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.745     ; 4.445      ;
; 6.904 ; RESET_N   ; VGA_Framebuffer:vga|state.FILLING_RECT                   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.745     ; 4.445      ;
; 6.904 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.748     ; 4.442      ;
; 6.904 ; RESET_N   ; VGA_Framebuffer:vga|flip_on_next_vs                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.745     ; 4.445      ;
; 6.904 ; RESET_N   ; VGA_Framebuffer:vga|fb_buffer_idx                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.745     ; 4.445      ;
; 6.904 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.740     ; 4.450      ;
; 6.904 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.740     ; 4.450      ;
; 6.904 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.740     ; 4.450      ;
; 6.904 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.740     ; 4.450      ;
; 6.904 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.740     ; 4.450      ;
; 6.904 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.740     ; 4.450      ;
; 6.904 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.740     ; 4.450      ;
; 6.904 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.740     ; 4.450      ;
; 6.904 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.752     ; 4.438      ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'PLL:pll|altpll:altpll_component|_clk1'                                                                                                                              ;
+-------+-----------+-----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                   ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; 6.904 ; RESET_N   ; \timegen:counter[0]                                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.766     ; 4.424      ;
; 6.904 ; RESET_N   ; \timegen:counter[1]                                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.766     ; 4.424      ;
; 6.904 ; RESET_N   ; \timegen:counter[2]                                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.766     ; 4.424      ;
; 6.904 ; RESET_N   ; \timegen:counter[3]                                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.766     ; 4.424      ;
; 6.904 ; RESET_N   ; \timegen:counter[4]                                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.766     ; 4.424      ;
; 6.904 ; RESET_N   ; \timegen:counter[5]                                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.766     ; 4.424      ;
; 6.904 ; RESET_N   ; \timegen:counter[6]                                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.766     ; 4.424      ;
; 6.904 ; RESET_N   ; \timegen:counter[7]                                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.766     ; 4.424      ;
; 6.904 ; RESET_N   ; \timegen:counter[8]                                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.766     ; 4.424      ;
; 6.904 ; RESET_N   ; \timegen:counter[9]                                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.757     ; 4.433      ;
; 6.904 ; RESET_N   ; \timegen:counter[10]                                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.757     ; 4.433      ;
; 6.904 ; RESET_N   ; \timegen:counter[11]                                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.757     ; 4.433      ;
; 6.904 ; RESET_N   ; \timegen:counter[12]                                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.757     ; 4.433      ;
; 6.904 ; RESET_N   ; \timegen:counter[13]                                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.766     ; 4.424      ;
; 6.904 ; RESET_N   ; \timegen:counter[14]                                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.757     ; 4.433      ;
; 6.904 ; RESET_N   ; \timegen:counter[15]                                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.757     ; 4.433      ;
; 6.904 ; RESET_N   ; \timegen:counter[16]                                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.757     ; 4.433      ;
; 6.904 ; RESET_N   ; \timegen:counter[17]                                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.757     ; 4.433      ;
; 6.904 ; RESET_N   ; \timegen:counter[18]                                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.757     ; 4.433      ;
; 6.904 ; RESET_N   ; time_10ms                                                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.766     ; 4.424      ;
; 6.904 ; RESET_N   ; Tetris_Controller:controller|time_to_next_fall[0]         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 4.448      ;
; 6.904 ; RESET_N   ; Tetris_Controller:controller|time_to_next_fall[1]         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 4.448      ;
; 6.904 ; RESET_N   ; Tetris_Controller:controller|time_to_next_fall[2]         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 4.448      ;
; 6.904 ; RESET_N   ; Tetris_Controller:controller|time_to_next_fall[3]         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 4.448      ;
; 6.904 ; RESET_N   ; Tetris_Controller:controller|time_to_next_fall[4]         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 4.448      ;
; 6.904 ; RESET_N   ; Tetris_Controller:controller|time_to_next_fall[5]         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 4.448      ;
; 6.904 ; RESET_N   ; Tetris_Controller:controller|time_to_next_fall[6]         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 4.448      ;
; 6.904 ; RESET_N   ; Tetris_Controller:controller|move_piece_down              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 4.448      ;
; 6.904 ; RESET_N   ; Tetris_Controller:controller|time_to_next_move[1]         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.741     ; 4.449      ;
; 6.904 ; RESET_N   ; Tetris_Controller:controller|time_to_next_move[2]         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.741     ; 4.449      ;
; 6.904 ; RESET_N   ; Tetris_Controller:controller|time_to_next_move[3]         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.741     ; 4.449      ;
; 6.904 ; RESET_N   ; Tetris_Controller:controller|time_to_next_move[4]         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.741     ; 4.449      ;
; 6.904 ; RESET_N   ; Tetris_Controller:controller|move_time                    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.741     ; 4.449      ;
; 6.904 ; RESET_N   ; Tetris_Controller:controller|ROTATE                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.744     ; 4.446      ;
; 6.904 ; RESET_N   ; Tetris_Controller:controller|rnd_count_r[0]               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.743     ; 4.447      ;
; 6.904 ; RESET_N   ; Tetris_Controller:controller|rnd_count_r[2]               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.743     ; 4.447      ;
; 6.904 ; RESET_N   ; Tetris_Controller:controller|rnd_count_r[1]               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.743     ; 4.447      ;
; 6.904 ; RESET_N   ; Tetris_Controller:controller|row_check_state.IDLE         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.743     ; 4.447      ;
; 6.904 ; RESET_N   ; Tetris_Controller:controller|row_check_state.CHECKING_ROW ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.743     ; 4.447      ;
; 6.904 ; RESET_N   ; Tetris_Datapath:datapath|falling_piece.blocks[0].col[1]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.753     ; 4.437      ;
; 6.904 ; RESET_N   ; Tetris_Datapath:datapath|falling_piece.blocks[2].row[0]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.754     ; 4.436      ;
; 6.904 ; RESET_N   ; Tetris_Datapath:datapath|falling_piece.blocks[0].row[1]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.744     ; 4.446      ;
; 6.904 ; RESET_N   ; Tetris_Datapath:datapath|falling_piece.blocks[2].row[1]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.754     ; 4.436      ;
; 6.904 ; RESET_N   ; Tetris_Datapath:datapath|falling_piece.blocks[2].col[1]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.752     ; 4.438      ;
; 6.904 ; RESET_N   ; Tetris_Datapath:datapath|falling_piece.blocks[0].col[2]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.753     ; 4.437      ;
; 6.904 ; RESET_N   ; Tetris_Datapath:datapath|falling_piece.blocks[0].row[2]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.747     ; 4.443      ;
; 6.904 ; RESET_N   ; Tetris_Datapath:datapath|falling_piece.blocks[2].row[2]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.756     ; 4.434      ;
; 6.904 ; RESET_N   ; Tetris_Datapath:datapath|falling_piece.blocks[2].col[2]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.752     ; 4.438      ;
; 6.904 ; RESET_N   ; Tetris_Datapath:datapath|falling_piece.blocks[0].row[3]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.746     ; 4.444      ;
; 6.904 ; RESET_N   ; Tetris_Datapath:datapath|falling_piece.blocks[0].col[3]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.752     ; 4.438      ;
; 6.904 ; RESET_N   ; Tetris_Datapath:datapath|falling_piece.blocks[2].row[3]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.756     ; 4.434      ;
; 6.904 ; RESET_N   ; Tetris_Datapath:datapath|falling_piece.blocks[2].col[3]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.745     ; 4.445      ;
; 6.904 ; RESET_N   ; Tetris_Datapath:datapath|falling_piece.blocks[0].row[4]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.744     ; 4.446      ;
; 6.904 ; RESET_N   ; Tetris_Datapath:datapath|falling_piece.blocks[2].row[4]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.755     ; 4.435      ;
; 6.904 ; RESET_N   ; Tetris_Datapath:datapath|falling_piece.blocks[3].row[0]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.755     ; 4.435      ;
; 6.904 ; RESET_N   ; Tetris_Datapath:datapath|falling_piece.blocks[3].row[1]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.754     ; 4.436      ;
; 6.904 ; RESET_N   ; Tetris_Datapath:datapath|falling_piece.blocks[3].row[2]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.744     ; 4.446      ;
; 6.904 ; RESET_N   ; Tetris_Datapath:datapath|falling_piece.blocks[3].col[2]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.745     ; 4.445      ;
; 6.904 ; RESET_N   ; Tetris_Datapath:datapath|falling_piece.blocks[3].row[3]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.744     ; 4.446      ;
; 6.904 ; RESET_N   ; Tetris_Datapath:datapath|falling_piece.blocks[3].col[3]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.745     ; 4.445      ;
; 6.904 ; RESET_N   ; Tetris_Datapath:datapath|falling_piece.blocks[3].row[4]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.755     ; 4.435      ;
; 6.904 ; RESET_N   ; Tetris_Datapath:datapath|falling_piece.blocks[1].col[0]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.748     ; 4.442      ;
; 6.904 ; RESET_N   ; Tetris_Datapath:datapath|falling_piece.blocks[1].row[0]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.754     ; 4.436      ;
; 6.904 ; RESET_N   ; Tetris_Datapath:datapath|falling_piece.blocks[1].col[1]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.752     ; 4.438      ;
; 6.904 ; RESET_N   ; Tetris_Datapath:datapath|falling_piece.blocks[1].row[1]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.755     ; 4.435      ;
; 6.904 ; RESET_N   ; Tetris_Datapath:datapath|falling_piece.blocks[1].col[2]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.748     ; 4.442      ;
; 6.904 ; RESET_N   ; Tetris_Datapath:datapath|falling_piece.blocks[1].row[2]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.755     ; 4.435      ;
; 6.904 ; RESET_N   ; Tetris_Datapath:datapath|falling_piece.blocks[1].row[3]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.755     ; 4.435      ;
; 6.904 ; RESET_N   ; Tetris_Datapath:datapath|falling_piece.blocks[1].row[4]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.755     ; 4.435      ;
; 6.904 ; RESET_N   ; Tetris_Datapath:datapath|board.cells[8][0].filled         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.745     ; 4.445      ;
; 6.904 ; RESET_N   ; Tetris_Datapath:datapath|board.cells[8][1].filled         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.756     ; 4.434      ;
; 6.904 ; RESET_N   ; Tetris_Datapath:datapath|board.cells[8][2].filled         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.756     ; 4.434      ;
; 6.904 ; RESET_N   ; Tetris_Datapath:datapath|board.cells[8][3].filled         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 4.448      ;
; 6.904 ; RESET_N   ; Tetris_Datapath:datapath|board.cells[8][4].filled         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 4.448      ;
; 6.904 ; RESET_N   ; Tetris_Datapath:datapath|board.cells[8][5].filled         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.756     ; 4.434      ;
; 6.904 ; RESET_N   ; Tetris_Datapath:datapath|board.cells[8][6].filled         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.756     ; 4.434      ;
; 6.904 ; RESET_N   ; Tetris_Datapath:datapath|board.cells[8][7].filled         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.751     ; 4.439      ;
; 6.904 ; RESET_N   ; Tetris_Datapath:datapath|board.cells[8][8].filled         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.751     ; 4.439      ;
; 6.904 ; RESET_N   ; Tetris_Datapath:datapath|board.cells[8][9].filled         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.748     ; 4.442      ;
; 6.904 ; RESET_N   ; Tetris_Datapath:datapath|board.cells[8][10].filled        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.748     ; 4.442      ;
; 6.904 ; RESET_N   ; Tetris_Datapath:datapath|board.cells[8][11].filled        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.748     ; 4.442      ;
; 6.904 ; RESET_N   ; Tetris_Datapath:datapath|board.cells[8][12].filled        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.748     ; 4.442      ;
; 6.904 ; RESET_N   ; Tetris_Datapath:datapath|board.cells[8][13].filled        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.748     ; 4.442      ;
; 6.904 ; RESET_N   ; Tetris_Datapath:datapath|board.cells[8][14].filled        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.748     ; 4.442      ;
; 6.904 ; RESET_N   ; Tetris_Datapath:datapath|board.cells[8][15].filled        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.755     ; 4.435      ;
; 6.904 ; RESET_N   ; Tetris_Datapath:datapath|board.cells[9][0].filled         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.745     ; 4.445      ;
; 6.904 ; RESET_N   ; Tetris_Datapath:datapath|board.cells[9][1].filled         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.751     ; 4.439      ;
; 6.904 ; RESET_N   ; Tetris_Datapath:datapath|board.cells[9][2].filled         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.751     ; 4.439      ;
; 6.904 ; RESET_N   ; Tetris_Datapath:datapath|board.cells[9][3].filled         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.748     ; 4.442      ;
; 6.904 ; RESET_N   ; Tetris_Datapath:datapath|board.cells[9][4].filled         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.751     ; 4.439      ;
; 6.904 ; RESET_N   ; Tetris_Datapath:datapath|board.cells[9][5].filled         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.751     ; 4.439      ;
; 6.904 ; RESET_N   ; Tetris_Datapath:datapath|board.cells[9][6].filled         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.751     ; 4.439      ;
; 6.904 ; RESET_N   ; Tetris_Datapath:datapath|board.cells[9][7].filled         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.748     ; 4.442      ;
; 6.904 ; RESET_N   ; Tetris_Datapath:datapath|board.cells[9][8].filled         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.748     ; 4.442      ;
; 6.904 ; RESET_N   ; Tetris_Datapath:datapath|board.cells[9][9].filled         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.748     ; 4.442      ;
; 6.904 ; RESET_N   ; Tetris_Datapath:datapath|board.cells[9][10].filled        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.748     ; 4.442      ;
; 6.904 ; RESET_N   ; Tetris_Datapath:datapath|board.cells[9][11].filled        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.751     ; 4.439      ;
; 6.904 ; RESET_N   ; Tetris_Datapath:datapath|board.cells[9][12].filled        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.751     ; 4.439      ;
; 6.904 ; RESET_N   ; Tetris_Datapath:datapath|board.cells[9][13].filled        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.751     ; 4.439      ;
; 6.904 ; RESET_N   ; Tetris_Datapath:datapath|board.cells[9][14].filled        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.751     ; 4.439      ;
+-------+-----------+-----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'PLL:pll|altpll:altpll_component|_clk0'                                                                                                             ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                                                   ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------------------+
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[0]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[0]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[1]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[1]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[2]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[2]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[3]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[3]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[4]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[4]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[5]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[5]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[6]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[6]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[7]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[7]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'CLOCK_50'                                                                                       ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; RESET_N                           ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RESET_N                           ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; reset_sync_reg                    ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; reset_sync_reg                    ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; RESET_N|clk                       ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RESET_N|clk                       ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; reset_sync_reg|clk                ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; reset_sync_reg|clk                ;
; 17.369 ; 20.000       ; 2.631          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'PLL:pll|altpll:altpll_component|_clk1'                                                                                                                 ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+--------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                                                       ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+--------------------------------------------------------------+
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|MERGE                           ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|MERGE                           ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|MOVE_DOWN                       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|MOVE_DOWN                       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|MOVE_LEFT                       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|MOVE_LEFT                       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|MOVE_RIGHT                      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|MOVE_RIGHT                      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[0].col[0] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[0].col[0] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[0].row[0] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[0].row[0] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[1].col[0] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[1].col[0] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[1].row[0] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[1].row[0] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[2].col[1] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[2].col[1] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[2].row[0] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[2].row[0] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[3].col[0] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[3].col[0] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[3].col[1] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[3].col[1] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[3].row[0] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|NEW_PIECE_TYPE.blocks[3].row[0] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|REDRAW                          ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|REDRAW                          ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|REMOVE_ROW                      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|REMOVE_ROW                      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|ROTATE                          ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|ROTATE                          ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|move_piece_down                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|move_piece_down                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|move_time                       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|move_time                       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|rnd_count_r[0]                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|rnd_count_r[0]                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|rnd_count_r[1]                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|rnd_count_r[1]                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|rnd_count_r[2]                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|rnd_count_r[2]                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|row_check_ack                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|row_check_ack                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|row_check_counter[0]            ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|row_check_counter[0]            ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|row_check_counter[1]            ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|row_check_counter[1]            ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|row_check_counter[2]            ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|row_check_counter[2]            ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|row_check_counter[3]            ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|row_check_counter[3]            ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|row_check_counter[4]            ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|row_check_counter[4]            ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|row_check_state.CHECKING_ROW    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|row_check_state.CHECKING_ROW    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|row_check_state.IDLE            ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|row_check_state.IDLE            ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|time_to_next_fall[0]            ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|time_to_next_fall[0]            ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|time_to_next_fall[1]            ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|time_to_next_fall[1]            ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|time_to_next_fall[2]            ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|time_to_next_fall[2]            ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|time_to_next_fall[3]            ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|time_to_next_fall[3]            ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|time_to_next_fall[4]            ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|time_to_next_fall[4]            ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|time_to_next_fall[5]            ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|time_to_next_fall[5]            ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|time_to_next_fall[6]            ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|time_to_next_fall[6]            ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|time_to_next_move[1]            ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|time_to_next_move[1]            ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|time_to_next_move[2]            ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|time_to_next_move[2]            ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|time_to_next_move[3]            ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|time_to_next_move[3]            ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|time_to_next_move[4]            ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Controller:controller|time_to_next_move[4]            ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Datapath:datapath|board.cells[0][0].filled            ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Datapath:datapath|board.cells[0][0].filled            ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Datapath:datapath|board.cells[0][10].filled           ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Datapath:datapath|board.cells[0][10].filled           ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Datapath:datapath|board.cells[0][11].filled           ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Datapath:datapath|board.cells[0][11].filled           ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Datapath:datapath|board.cells[0][12].filled           ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Datapath:datapath|board.cells[0][12].filled           ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Datapath:datapath|board.cells[0][13].filled           ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Datapath:datapath|board.cells[0][13].filled           ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Datapath:datapath|board.cells[0][14].filled           ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Datapath:datapath|board.cells[0][14].filled           ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Datapath:datapath|board.cells[0][15].filled           ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Datapath:datapath|board.cells[0][15].filled           ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Datapath:datapath|board.cells[0][16].filled           ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Datapath:datapath|board.cells[0][16].filled           ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Datapath:datapath|board.cells[0][17].filled           ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Datapath:datapath|board.cells[0][17].filled           ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Datapath:datapath|board.cells[0][18].filled           ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; Tetris_Datapath:datapath|board.cells[0][18].filled           ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+--------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+--------------+------------+--------+--------+------------+---------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                       ;
+--------------+------------+--------+--------+------------+---------------------------------------+
; SW[*]        ; CLOCK_50   ; -0.186 ; -0.186 ; Rise       ; CLOCK_50                              ;
;  SW[9]       ; CLOCK_50   ; -0.186 ; -0.186 ; Rise       ; CLOCK_50                              ;
; SRAM_DQ[*]   ; CLOCK_50   ; 7.114  ; 7.114  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 6.887  ; 6.887  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 6.926  ; 6.926  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 6.636  ; 6.636  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 6.629  ; 6.629  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 6.525  ; 6.525  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 6.514  ; 6.514  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 6.819  ; 6.819  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 6.813  ; 6.813  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 6.217  ; 6.217  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 6.228  ; 6.228  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; 6.859  ; 6.859  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; 6.209  ; 6.209  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; 6.580  ; 6.580  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; 6.882  ; 6.882  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; 6.878  ; 6.878  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; 7.114  ; 7.114  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; KEY[*]       ; CLOCK_50   ; 9.090  ; 9.090  ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
;  KEY[0]      ; CLOCK_50   ; 8.253  ; 8.253  ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
;  KEY[1]      ; CLOCK_50   ; 7.082  ; 7.082  ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
;  KEY[2]      ; CLOCK_50   ; 9.090  ; 9.090  ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
;  KEY[3]      ; CLOCK_50   ; 8.138  ; 8.138  ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
+--------------+------------+--------+--------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Hold Times                                                                                       ;
+--------------+------------+--------+--------+------------+---------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                       ;
+--------------+------------+--------+--------+------------+---------------------------------------+
; SW[*]        ; CLOCK_50   ; 0.434  ; 0.434  ; Rise       ; CLOCK_50                              ;
;  SW[9]       ; CLOCK_50   ; 0.434  ; 0.434  ; Rise       ; CLOCK_50                              ;
; SRAM_DQ[*]   ; CLOCK_50   ; -5.961 ; -5.961 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; -6.639 ; -6.639 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; -6.678 ; -6.678 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; -6.388 ; -6.388 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; -6.381 ; -6.381 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; -6.277 ; -6.277 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; -6.266 ; -6.266 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; -6.571 ; -6.571 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; -6.565 ; -6.565 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; -5.969 ; -5.969 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; -5.980 ; -5.980 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; -6.611 ; -6.611 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; -5.961 ; -5.961 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; -6.332 ; -6.332 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; -6.634 ; -6.634 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; -6.630 ; -6.630 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; -6.866 ; -6.866 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; KEY[*]       ; CLOCK_50   ; -6.832 ; -6.832 ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
;  KEY[0]      ; CLOCK_50   ; -7.111 ; -7.111 ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
;  KEY[1]      ; CLOCK_50   ; -6.832 ; -6.832 ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
;  KEY[2]      ; CLOCK_50   ; -8.183 ; -8.183 ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
;  KEY[3]      ; CLOCK_50   ; -7.597 ; -7.597 ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
+--------------+------------+--------+--------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+----------------+------------+-------+-------+------------+---------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+----------------+------------+-------+-------+------------+---------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 8.803 ; 8.803 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 8.020 ; 8.020 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 7.999 ; 7.999 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 7.822 ; 7.822 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 7.799 ; 7.799 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 7.375 ; 7.375 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 8.628 ; 8.628 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 7.858 ; 7.858 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 8.803 ; 8.803 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 7.938 ; 7.938 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 8.054 ; 8.054 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 7.766 ; 7.766 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 7.967 ; 7.967 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 7.684 ; 7.684 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 7.999 ; 7.999 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 7.473 ; 7.473 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 7.940 ; 7.940 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 7.736 ; 7.736 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 7.951 ; 7.951 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_DQ[*]     ; CLOCK_50   ; 6.500 ; 6.500 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 5.892 ; 5.892 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 5.902 ; 5.902 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 6.195 ; 6.195 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 6.205 ; 6.205 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 6.500 ; 6.500 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 6.499 ; 6.499 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 6.414 ; 6.414 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 6.416 ; 6.416 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 6.183 ; 6.183 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 6.183 ; 6.183 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 6.165 ; 6.165 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 6.173 ; 6.173 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 6.187 ; 6.187 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 6.175 ; 6.175 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 5.874 ; 5.874 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 5.262 ; 5.262 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_LB_N      ; CLOCK_50   ; 7.345 ; 7.345 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_OE_N      ; CLOCK_50   ; 7.280 ; 7.280 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_UB_N      ; CLOCK_50   ; 7.101 ; 7.101 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_WE_N      ; CLOCK_50   ; 7.865 ; 7.865 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_B[*]       ; CLOCK_50   ; 9.410 ; 9.410 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[0]      ; CLOCK_50   ; 9.065 ; 9.065 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[1]      ; CLOCK_50   ; 9.329 ; 9.329 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[2]      ; CLOCK_50   ; 9.410 ; 9.410 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[3]      ; CLOCK_50   ; 8.741 ; 8.741 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_G[*]       ; CLOCK_50   ; 8.852 ; 8.852 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[0]      ; CLOCK_50   ; 7.688 ; 7.688 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[1]      ; CLOCK_50   ; 7.349 ; 7.349 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[2]      ; CLOCK_50   ; 7.680 ; 7.680 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[3]      ; CLOCK_50   ; 8.852 ; 8.852 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_HS         ; CLOCK_50   ; 5.780 ; 5.780 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_R[*]       ; CLOCK_50   ; 9.315 ; 9.315 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[0]      ; CLOCK_50   ; 9.315 ; 9.315 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[1]      ; CLOCK_50   ; 8.761 ; 8.761 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[2]      ; CLOCK_50   ; 8.504 ; 8.504 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[3]      ; CLOCK_50   ; 8.795 ; 8.795 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_VS         ; CLOCK_50   ; 6.000 ; 6.000 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+----------------+------------+-------+-------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+----------------+------------+-------+-------+------------+---------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+----------------+------------+-------+-------+------------+---------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 5.966 ; 5.966 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 7.434 ; 7.434 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 7.325 ; 7.325 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 6.733 ; 6.733 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 6.957 ; 6.957 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 6.483 ; 6.483 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 7.368 ; 7.368 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 6.773 ; 6.773 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 7.525 ; 7.525 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 6.544 ; 6.544 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 6.600 ; 6.600 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 5.966 ; 5.966 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 6.215 ; 6.215 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 6.087 ; 6.087 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 6.643 ; 6.643 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 6.279 ; 6.279 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 6.340 ; 6.340 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 6.468 ; 6.468 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 6.099 ; 6.099 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_DQ[*]     ; CLOCK_50   ; 5.262 ; 5.262 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 5.892 ; 5.892 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 5.902 ; 5.902 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 6.195 ; 6.195 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 6.205 ; 6.205 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 6.500 ; 6.500 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 6.499 ; 6.499 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 6.414 ; 6.414 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 6.416 ; 6.416 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 6.183 ; 6.183 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 6.183 ; 6.183 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 6.165 ; 6.165 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 6.173 ; 6.173 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 6.187 ; 6.187 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 6.175 ; 6.175 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 5.874 ; 5.874 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 5.262 ; 5.262 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_LB_N      ; CLOCK_50   ; 6.297 ; 6.297 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_OE_N      ; CLOCK_50   ; 7.077 ; 7.077 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_UB_N      ; CLOCK_50   ; 6.053 ; 6.053 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_WE_N      ; CLOCK_50   ; 6.817 ; 6.817 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_B[*]       ; CLOCK_50   ; 7.042 ; 7.042 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[0]      ; CLOCK_50   ; 7.042 ; 7.042 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[1]      ; CLOCK_50   ; 7.306 ; 7.306 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[2]      ; CLOCK_50   ; 7.381 ; 7.381 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[3]      ; CLOCK_50   ; 7.079 ; 7.079 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_G[*]       ; CLOCK_50   ; 6.854 ; 6.854 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[0]      ; CLOCK_50   ; 7.193 ; 7.193 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[1]      ; CLOCK_50   ; 6.854 ; 6.854 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[2]      ; CLOCK_50   ; 7.185 ; 7.185 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[3]      ; CLOCK_50   ; 6.855 ; 6.855 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_HS         ; CLOCK_50   ; 5.780 ; 5.780 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_R[*]       ; CLOCK_50   ; 6.797 ; 6.797 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[0]      ; CLOCK_50   ; 7.640 ; 7.640 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[1]      ; CLOCK_50   ; 7.086 ; 7.086 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[2]      ; CLOCK_50   ; 6.843 ; 6.843 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[3]      ; CLOCK_50   ; 6.797 ; 6.797 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_VS         ; CLOCK_50   ; 6.000 ; 6.000 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+----------------+------------+-------+-------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Output Enable Times                                                                           ;
+--------------+------------+-------+------+------------+---------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                       ;
+--------------+------------+-------+------+------------+---------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 6.950 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 7.660 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 7.670 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 8.227 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 8.237 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 6.950 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 6.950 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 7.547 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 7.557 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 8.207 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 8.207 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; 8.184 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; 7.173 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; 7.193 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; 8.194 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; 7.922 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; 7.632 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+-------+------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                   ;
+--------------+------------+-------+------+------------+---------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                       ;
+--------------+------------+-------+------+------------+---------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 5.902 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 6.612 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 6.622 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 7.179 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 7.189 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 5.902 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 5.902 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 6.499 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 6.509 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 7.159 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 7.159 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; 7.136 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; 6.125 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; 6.145 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; 7.146 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; 6.874 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; 6.584 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+-------+------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                   ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                       ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 6.950     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 7.660     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 7.670     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 8.227     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 8.237     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 6.950     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 6.950     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 7.547     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 7.557     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 8.207     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 8.207     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; 8.184     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; 7.173     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; 7.193     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; 8.194     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; 7.922     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; 7.632     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                           ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                       ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 5.902     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 6.612     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 6.622     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 7.179     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 7.189     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 5.902     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 5.902     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 6.499     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 6.509     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 7.159     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 7.159     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; 7.136     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; 6.125     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; 6.145     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; 7.146     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; 6.874     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; 6.584     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                           ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
; From Clock                            ; To Clock                              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
; CLOCK_50                              ; CLOCK_50                              ; 1        ; 0        ; 0        ; 0        ;
; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 26       ; 0        ; 0        ; 0        ;
; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 2638     ; 0        ; 0        ; 0        ;
; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 28       ; 0        ; 0        ; 0        ;
; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk1 ; 19       ; 0        ; 0        ; 0        ;
; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 2        ; 0        ; 0        ; 0        ;
; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 44422    ; 0        ; 0        ; 0        ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                            ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
; From Clock                            ; To Clock                              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
; CLOCK_50                              ; CLOCK_50                              ; 1        ; 0        ; 0        ; 0        ;
; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 26       ; 0        ; 0        ; 0        ;
; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 2638     ; 0        ; 0        ; 0        ;
; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 28       ; 0        ; 0        ; 0        ;
; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk1 ; 19       ; 0        ; 0        ; 0        ;
; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 2        ; 0        ; 0        ; 0        ;
; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 44422    ; 0        ; 0        ; 0        ;
+---------------------------------------+---------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                             ;
+------------+---------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; PLL:pll|altpll:altpll_component|_clk0 ; 59       ; 0        ; 0        ; 0        ;
; CLOCK_50   ; PLL:pll|altpll:altpll_component|_clk1 ; 288      ; 0        ; 0        ; 0        ;
+------------+---------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                              ;
+------------+---------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; PLL:pll|altpll:altpll_component|_clk0 ; 59       ; 0        ; 0        ; 0        ;
; CLOCK_50   ; PLL:pll|altpll:altpll_component|_clk1 ; 288      ; 0        ; 0        ; 0        ;
+------------+---------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 21    ; 21   ;
; Unconstrained Input Port Paths  ; 38    ; 38   ;
; Unconstrained Output Ports      ; 52    ; 52   ;
; Unconstrained Output Port Paths ; 187   ; 187  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Mar 14 15:07:35 2018
Info: Command: quartus_sta Tetris_DE1 -c Tetris_DE1
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'Tetris_DE1.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {pll|altpll_component|pll|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {PLL:pll|altpll:altpll_component|_clk0} {pll|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {pll|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {PLL:pll|altpll:altpll_component|_clk1} {pll|altpll_component|pll|clk[1]}
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info (332146): Worst-case setup slack is 3.495
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.495         0.000 PLL:pll|altpll:altpll_component|_clk0 
    Info (332119):     6.062         0.000 PLL:pll|altpll:altpll_component|_clk1 
    Info (332119):    18.985         0.000 CLOCK_50 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 PLL:pll|altpll:altpll_component|_clk0 
    Info (332119):     0.445         0.000 PLL:pll|altpll:altpll_component|_clk1 
    Info (332119):     0.767         0.000 CLOCK_50 
Info (332146): Worst-case recovery slack is 2.848
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.848         0.000 PLL:pll|altpll:altpll_component|_clk0 
    Info (332119):    12.848         0.000 PLL:pll|altpll:altpll_component|_clk1 
Info (332146): Worst-case removal slack is 6.904
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     6.904         0.000 PLL:pll|altpll:altpll_component|_clk0 
    Info (332119):     6.904         0.000 PLL:pll|altpll:altpll_component|_clk1 
Info (332146): Worst-case minimum pulse width slack is 3.889
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.889         0.000 PLL:pll|altpll:altpll_component|_clk0 
    Info (332119):     8.889         0.000 CLOCK_50 
    Info (332119):     8.889         0.000 PLL:pll|altpll:altpll_component|_clk1 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 492 megabytes
    Info: Processing ended: Wed Mar 14 15:07:36 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


