## Modulo E/S.

Junto con el procesador y el conjunto de módulos de memoria, el tercer elemento clave de una computadora es un conjunto de módulos de E/S. Cada módulo se conecta al bus del sistema o a un conmutador central, y controla uno o más dispositivos periféricos estos mismos modulos a su vez permite la comunicación entre el periférico y el bus.

> ![[ARC-ModES.png]]

> **Estructura de un Modulo E/S**
> ![[ARC-ModCompo.png]]

### Funciones de los Modulos E/S.

- Control y temporización.
- Comunicación con el procesador.
- Comunicación con los dispositivos.
- Almacenamiento temporal de datos.
- Detección de errores.

### Camunicación entre CPU y modulo E/S.

1. El procesador manda una señal al modulo de E/S para comprobar el estado del dispositivo conectado al mismo.
2. El modulo E/S devuelve el estado del dispositivo.
3. Si el dispositivo esta listo y esta preparado para transmitir, el procesador solicita la transferencia de datos mediante una orden al modulo.
4. El modulo E/S obtiene un dato del dispositivo externo.
5. Los datos se transfieren desde el modulo de E/S al procesador.

## Definicion de Interrupcion.

Una interrupción es un evento no programado que altera el flujo normal de ejecución de una tarea,  es una suspensión transitoria en la ejecución de un programa, provocada por una señal, condición o suceso, haciendo que el control pase a otro programa.

> ![[ARC-CicloInterrupcion.png]]

### Tipos de Interrupciones.

- **INTERRUPCIONES EXTERNAS:** Las interrupciones externas se inician a petición de dispositivos externos. Una interrupción por "hardware" se define como una señal proveniente de un dispositivo periférico que llega a una entrada del microprocesador y le indica que el dispositivo que la originó está solicitando ser atendido. Este tipo de interrupciones tienen dos posibles vías de acceso a la CPU, los pines denominados
	- **NMI (interrupción no enmascarable):**  se utiliza para indicar eventos catastróficos tales como, fallos en la alimentación del sistema o errores de memoria,etc.
	- **INTR (solicitud de interrupción):**  Se emplea el indicador IE (habilitación de interrupción). Si dicho indicador está a nivel lógico 1, la petición de interrupción solicitada a través del pin INTR no es atendida, pero si IE está a nivel 0, la INTR puede interrumpir a la CPU.
- **INTERRUPCIONES INTERNAS O EXCEPCIONES:** Las excepciones se activan de forma interna mediante condiciones excepcionales, como overflows, división por cero o intento de ejecución de códigos de operación inválidos.
- **INTERRUPCIONES SOFTWARE O LLAMADAS AL SISTEMA:** Producidas por un programa por medio de la instrucción INT para invocar ciertas subrutinas, las instrucciones de interrupción software se emplean normalmente para llamar al sistema operativo.

### Tabla de Vector de Interrupción.

Las interrupciones son señales enviadas a la CPU para que termine la ejecución de la instrucción en curso y atienda una petición determinada, continuando más tarde con lo que estaba haciendo. Cada interrupción lleva asociado un número que identifica el tipo de servicio a realizar, a partir de dicho número se calcula la dirección de la rutina que lo atiende.Cuando se retorna se continúa con la instrucción siguiente a la que se estaba ejecutando cuando se produjo la interrupción. 
Para que todo esto sea posible se dispone de una tabla en la que quedan reflejadas las direcciones de las distintas rutinas. Esta tabla recibe el nombre de ***tabla de vectores de interrupción*** y cada una de las direcciones recibe el nombre de ***vector de interrupción.***
El operando de una instrucción de interrupción tal como INT 05H identifica el tipo de solicitud. Como existen 256 entradas, cada una de cuatro bytes, eso nos daria una tabla ocupa los primeros 1,024 bytes de memoria (desde 000H hasta 3FFH). Cada dirección en la tabla relaciona a una rutina de BIOS o del SO para un tipo específico de interrupción.

> ![[ARC-TablaIntr.png]]

Cuando la computadora se enciende, el BIOS y el SO establecen una tabla de servicios de interrupción en las localidades de memoria 000H-3FFH. La tabla permite el uso de 256 (100H) interrupciones, cada una con un desplazamiento: segmento relativo de cuatro bytes en la forma IP:CS.
El SO almacena la dirección inicial del segmento de código de un programa en el registro CS. Esta dirección de segmento, más un valor de desplazamiento en el registro de apuntador de instrucción (IP), indica la dirección de una instrucción que es buscada para su ejecución.

> ![[ARC-Ejem.png]]

### Preservación del Entorno.
Cuando se interrumpe el funcionamiento de un procesador, se almacena el valor del (PC) contador de programa en la pila a fin de que el procesador pueda continuar la ejecución de la tarea interrumpida una vez que finalice la rutina de servicio. Algunos procesadores salvan sólo uno o dos registros, como el contador de programa y el registro de estado. Otros procesadores salvan todos los registros.

### Tratamiento de Instrucciones.
Cuando se produce una interrupción, se genera un número que la identifica. El procesador 8086 mantiene una tabla denominada **tabla de descriptores de interrupciones** (Interrupt Descriptor Table, IDT). El descriptor de puerta indica cómo ha de tratarse la interrupción en cuestión si debe ser por tarea o por Procedimiento.

- **Si la puerta es de tarea:** Se provoca una cambio de tarea. En este caso se salvará el contexto de forma automática, y tiene las ventajas de poder independizarse del resto del sistema y de ser ideal para el tratamiento de interrupciones, ya que generalmente las interrupciones vienen provocadas por un evento asíncrono independiente de la tarea interrumpida.
- **Si la puerta es una puerta de procedimiento:** Se llamará a un procedimiento de la forma habitual. Este mecanismo es preferible en el caso de excepciones, pues normalmente, para recuperar una situación de excepción, el mícro necesitará los datos que la provocaron.

> ### Proceso de Interrupción
> ![[ARC-ProcInter.png]]

### Prioridad en las Interrupciones.

Existen dos técnicas para atender interrupciones procedentes de varios dispositivos que comparten las líneas de interrupción:

- **Tecnica de Sondeo (polled interrupts techniques):** El procesador responde a las interrupciones ejecutando la misma rutina de servicio para todos los dispositivos, las prioridades de ésta tecnica se establecen por el orden en que el procesador los sondea. El procesador comprueba mediante la rutina de servicio general el estado de cada dispositivo, comenzando por el de mayor prioridad, si un dispositivo concreto presenta un estado de interrupción, se determina cuál es y se activa la rutina de tratamiento adecuada.

> ![[ARC-TecSondeo.png]]
> Las interrupciones con sondeo son lentas, y para un número elevado de dispositivos, el tiempo necesario para sondear cada dispositivo puede ser mayor que el tiempo de servicio de cada dispositivo.

- **Tecnica de Encadenamiento (daisy chain techniques):** Los dispositivos pueden conectarse en forma encadenada para establecer sistemas de prioridades. Supóngase que uno o más dispositivos interrumpen al procesador, como respuesta, éste almacena su entorno y genera una señal de confirmación de interrupción (INTA) dirigida hacia el dispositivo de prioridad más alta (en este caso el dispositivo 1 de la imagen) si este dispositivo ha generado la interrupción, aceptará la señal INTA. De lo contrario, pasará la señal INTA a otro dispositivo hasta que sea aceptada. Una vez aceptada, el dispositivo proporcionará un medio al procesador para que determine la dirección del vector de interrupciones apropiado utilizando hardware externo.

> ![[ARC-TecEncadenamiento.png]]

- **CHIP 8259A:** Es un tipo de tecnica de encadenamiento. Este circuito integrado está especialmente diseñado para controlar las interrupciones.  Acepta las solicitudes de interrupción de los dispositivos conectados a él, determina qué interrupción tiene la prioridad más alta, y se lo indica entonces a la CPU activando la señal INTR. La CPU reconoce la solicitud mediante la línea INTA. Esto hace que el 8259A sitúe el vector apropiado en el bus de datos. Entonces, la CPU puede iniciar el procesamiento de la interrupción y, comunicarse directamente con el módulo de E/S para leer o escribir datos. Este chip puede controlar hasta 8 interrupciones vectorizadas. A su vez, a un 8259 se le pueden conectar en cascada un máximo de 8 chips 8259 adicionales, lo que permite gestionar sistemas con hasta 64 interrupciones.

> ![[ARC-Chip.png]]

---

## Buses del Sistema.

**Caracteristicas de los Buses:**

-  Es un camino de comunicación entre dos o más dispositivos.
-  Sólo un dispositivo puede transmitir con éxito en un momento dado.
-  El bus que conecta los componentes principales del computador (CPU, memoria, E/S) se denomina **bus del sistema ("system bus")**.
-  Un bus está constituido por varios caminos de comunicación, o líneas. Cada línea es capaz de transmitir señales binarias.

### Estructura de los Buses.

El bus de sistema está constituido, usualmente, por entre 50 y 100 líneas. A cada línea se le asigna un significado o una función particular de entre las siguientes:

- **Lineas de Datos:** Estos proporcionan un camino para transmitir datos entre los módulos del sistema. La anchura del bus es un factor clave a la hora de determinar las prestaciones del conjunto del sistema.
- **Lineas de Direcciones:** Se utilizan para designar la fuente o el destino del dato situado en el bus de datos. Claramente, la anchura del bus de direcciones determina la máxima capacidad de memoria posible en el sistema. Además, las líneas de direcciones generalmente se utilizan también para direccionar los puertos de E/S.
- **Lineas de Control:** Se utilizan para controlar el acceso y el uso de las líneas de datos y de direcciones.
- **Lineas de Alimentacion** (No tan importantes en el traspaso de datos)

### Problemas que se Presentan.
Si se conecta un gran número de dispositivos al bus, las prestaciones pueden disminuir. Hay dos causas principales;

1. En general, a más dispositivos conectados al bus, mayor es el retardo de propagación.
2. El bus puede convertirse en un cuello de botella a medida que las peticiones de transferencia acumuladas se aproximan a la capacidad del bus.

> Debido a ello se utilizan varios buses organizados jerárquicamente.
> ![[ARC-JerarquiaBuses.png]]

### Elementos de Diceño de un Bus.

##### Tipos de Buses
- **Dedicadas:** Está permanentemente asignada a una función o a un subconjunto físico de componentes del computador.
- **Multiplexadas:** En este tipo de buses  la información de dirección y datospodría transmitirse a través del mismo conjunto de líneas si se utiliza una línea de control para indicar si la información puesta en el bus es de dirección o dato.

##### Metodo de Arbitraje
- **Centralizadas:**  un único dispositivo hardware, denominado controlador del bus o árbitro, es responsable de asignar tiempos en el bus.
- **Distribuidas:**  no existe un controlador central. En su lugar, cada módulo dispone de lógica para controlar el acceso y los módulos actúan conjuntamente para compartir el bus.

En ambos métodos de arbitraje, el propósito es designar un dispositivo, como maestro del bus.

##### Temporizacion
- **Sincrona:** la presencia de un evento en el bus está determinada por un reloj que transmite una serie de pulsos cada cierto tiempo.
- **Asincrona:** la presencia de un evento en el bus es consecuencia y depende de que se produzca un evento previo.

##### Anchura de Bus
La anchura del *bus de datos* afecta a las prestaciones del sistema: cuanto más ancho es el bus de datos, mayor es el número de bits que se transmiten a la vez.
La anchura del *bus de direcciones* afecta a la capacidad del sistema: cuanto más ancho es el bus de direcciones, mayor es el rango de posiciones a las que se puede hacer referencia.

##### Tipos de Transferencia de Datos
- **Lectura**
- **Escritura**
- **Lectura-modificación-escritura**
- **Lectura-después de -escritura**
- **Bloque**

## Tecnica para las Operaciones de E/S.

- **E/S Programadas:** La CPU controla la operación de E/S comprobando el estado del dispositivo. El CPU es el responsable de comprobar periódicamente el estado del modulo de E/S hasta que haya finalizado.
> ![[ARC-ESProgramada.png]]
- **E/S mediante interrupciones:** El CPU tras enviar una orden de E/S continúa algún trabajo útil. El modulo de E/S interrumpirá al CPU para solicitar su servicio cuando esté preparado para intercambiar datos.
> ![[ARC-ESInterrupcion.png]]
- **DMA:** El controlador del dispositivo transfiere un bloque de datos desde o para sus buffers de almacenamiento a memoria directa sin intervención directa del CPU.
> ![[ARC-DMA.png]]

### Canales de Entrada y Salida.
Un **precesador de entrada/salida** es una unidad dotada de un microprocesador que, cuando se le solicita una comunicación con el periférico, éste recibe los datos desde el procesador del sistema y ejecuta el programa correspondiente de manera autónoma e independiente al procesador principal del sistema, suponiendo ello un aumento del rendimiento. Estos dispositivos se clasifican en:

- **Canal Selector:** El procesador de E/S selecciona el periférico que tiene que comunicar y destina todo su tiempo a atenderlo, no atendiendo al resto.
- **Canales Multiplexores:** El procesador de E/S reparte el tiempo de comunicación de manera secuencial y en espacios cortos entre todos los periféricos, dando la sensación de que está atendiendo a todos de modo paralelo.