# 硬件加速器

上一章节，我们详细讨论了计算图的基本组成，生成和执行等关键设计。当前主流深度学习模型大多基于神经网络实现，无论是训练还是推理，都会产生海量的计算任务，尤其是涉及矩阵乘法这种高计算任务的算子。另一方面，通用处理器芯片如CPU，在执行这类算子时通常耗时较大，难以满足训练/推理任务的需求。因此工业界和学术界都将目光投向特定领域的加速器芯片设计，希望以此来解决算力资源不足的问题。

本章将会着重介绍加速器的基本组成原理，并且以矩阵乘法为例，介绍在加速器上的编程方式及优化方法。最后，介绍由异构算子组成的异构计算图表达与执行方式。

本章的学习目标包括：

-   掌握加速器的基本组成

-   掌握矩阵乘法的常见优化手段

-   理解编程API的设计理念

-   理解异构硬件加速的表达与执行

```toc
:maxdepth: 2

accelerator_introduction
accelerator_architecture
accelerator_programming
summary
```
