\glossaryentry{FPGA?\glossentry{gls-FPGA}|setentrycounter[]{page}\glsnumberformat}{2}
\glossaryentry{CPLD?\glossentry{gls-CPLD}|setentrycounter[]{page}\glsnumberformat}{2}
\glossaryentry{Verilog?\glossentry{Verilog}|setentrycounter[]{page}\glsnumberformat}{3}
\glossaryentry{API?\glossentry{gls-API}|setentrycounter[]{page}\glsnumberformat}{19}
\glossaryentry{CPLD?\glossentry{gls-CPLD}|setentrycounter[]{page}\glsnumberformat}{19}
\glossaryentry{FPGA?\glossentry{gls-FPGA}|setentrycounter[]{page}\glsnumberformat}{19}
\glossaryentry{SPI?\glossentry{gls-SPI}|setentrycounter[]{page}\glsnumberformat}{19}
\glossaryentry{UART?\glossentry{gls-UART}|setentrycounter[]{page}\glsnumberformat}{19}
\glossaryentry{VHDL?\glossentry{gls-VHDL}|setentrycounter[]{page}\glsnumberformat}{19}
