tratar de forma separada as equipes

qual estrategia, metodo deve ser ultilizada
funcional
formal

qual a diferença desses metodos

é possivel decidir ultilizar as duas

formal representação matematica do problema, minimizar a complexidade dessa verificação, sao provadores de teorema

abordagem por equivalencia tanto trabalhar com aspctos com circuitos combinacionais ou sequenciais

verificação funcional checar
se o modelo que foi eleborado em hdl atende aos requisitos das especificcação

metodologias para trabalhar com verificação funcional

implentar o testbench, verica se o que foi implementado - o design- analise de cobertura comparada de a implementação do DUV estão corretas, saidas correspondem ao esperado
planos de verificação
especificar
detalha
definir o que e como será verificado
depois definir a metodologia a ser tranalhada
uvm aspecto de destaque
reuso - hdl
contrução dos elementos que compoe a metodologia UVM
banco de testes que sao reutilizaveis


elementos que compoe o testebench

env
scoredboard
agent
monitor
sequencer
driver
interface
DUT


