# Reading C:/intelFPGA_lite/16.1/modelsim_ase/tcl/vsim/pref.tcl
# do KPN_Modules_run_msim_rtl_verilog.do
# if {[file exists rtl_work]} {
# 	vdel -lib rtl_work -all
# }
# vlib rtl_work
# vmap work rtl_work
# Model Technology ModelSim - Intel FPGA Edition vmap 10.5b Lib Mapping Utility 2016.10 Oct  5 2016
# vmap work rtl_work 
# Copying C:/intelFPGA_lite/16.1/modelsim_ase/win32aloem/../modelsim.ini to modelsim.ini
# Modifying modelsim.ini
# 
# vlog -vlog01compat -work work +incdir+C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program {C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/adder_module.v}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 22:09:15 on May 05,2017
# vlog -reportprogress 300 -vlog01compat -work work "+incdir+C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program" C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/adder_module.v 
# -- Compiling module adder_module
# 
# Top level modules:
# 	adder_module
# End time: 22:09:15 on May 05,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -vlog01compat -work work +incdir+C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program {C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/clock_divider_module.v}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 22:09:15 on May 05,2017
# vlog -reportprogress 300 -vlog01compat -work work "+incdir+C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program" C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/clock_divider_module.v 
# -- Compiling module clock_divider
# 
# Top level modules:
# 	clock_divider
# End time: 22:09:15 on May 05,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -vlog01compat -work work +incdir+C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program {C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/write_to_display.v}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 22:09:15 on May 05,2017
# vlog -reportprogress 300 -vlog01compat -work work "+incdir+C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program" C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/write_to_display.v 
# -- Compiling module write_to_display
# 
# Top level modules:
# 	write_to_display
# End time: 22:09:15 on May 05,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -vlog01compat -work work +incdir+C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program {C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/bcd_converter.v}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 22:09:15 on May 05,2017
# vlog -reportprogress 300 -vlog01compat -work work "+incdir+C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program" C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/bcd_converter.v 
# -- Compiling module bcd_converter
# 
# Top level modules:
# 	bcd_converter
# End time: 22:09:16 on May 05,2017, Elapsed time: 0:00:01
# Errors: 0, Warnings: 0
# vlog -vlog01compat -work work +incdir+C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program {C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/top_module_display.v}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 22:09:16 on May 05,2017
# vlog -reportprogress 300 -vlog01compat -work work "+incdir+C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program" C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/top_module_display.v 
# -- Compiling module top_module_display
# 
# Top level modules:
# 	top_module_display
# End time: 22:09:16 on May 05,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -vlog01compat -work work +incdir+C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program {C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_pong_chu.v}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 22:09:16 on May 05,2017
# vlog -reportprogress 300 -vlog01compat -work work "+incdir+C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program" C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/fifo_pong_chu.v 
# -- Compiling module fifo_pong_chu
# 
# Top level modules:
# 	fifo_pong_chu
# End time: 22:09:16 on May 05,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -vlog01compat -work work +incdir+C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program {C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/queue_module.v}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 22:09:16 on May 05,2017
# vlog -reportprogress 300 -vlog01compat -work work "+incdir+C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program" C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/queue_module.v 
# -- Compiling module queue_module
# 
# Top level modules:
# 	queue_module
# End time: 22:09:16 on May 05,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# 
vlog -reportprogress 300 -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/top_module_display_testbench.v
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 22:09:35 on May 05,2017
# vlog -reportprogress 300 -work work C:/Users/Felipe/Desktop/Tec/ProyectoDiseno/ProyectoGithub/ProyectoRedesKPN/KPN_Modules/Modules_Implementation_For_Software_Program/top_module_display_testbench.v 
# -- Compiling module top_module_display_testbench
# 
# Top level modules:
# 	top_module_display_testbench
# End time: 22:09:35 on May 05,2017, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
vsim work.top_module_display_testbench
# vsim work.top_module_display_testbench 
# Start time: 22:09:40 on May 05,2017
# Loading work.top_module_display_testbench
# Loading work.top_module_display
# Loading work.clock_divider
# Loading work.queue_module
# Loading work.fifo_pong_chu
# Loading work.adder_module
# Loading work.bcd_converter
# Loading work.write_to_display
run -all
# La entrada 1 es:    x
# La entrada 2 es:    x
# La salida es:    x
# La entrada recibida es:    0
# La entrada 1 es:    0
# La entrada 2 es:    0
# La salida es:    0
# La entrada recibida es:    x
# La entrada 1 es:    6
# La entrada 2 es:    6
# La salida es:   12
# La entrada recibida es:    0
# La entrada 1 es:    5
# La entrada 2 es:    5
# La salida es:   10
# La entrada recibida es:   12
# La entrada 1 es:    4
# La entrada 2 es:    4
# La salida es:    8
# La entrada recibida es:   10
# La entrada 1 es:    3
# La entrada 2 es:    3
# La salida es:    6
# La entrada recibida es:    8
# La entrada 1 es:    x
# La entrada 2 es:    x
# La salida es:    x
# La entrada recibida es:    6
# La entrada 1 es:    0
# La entrada 2 es:    0
# La salida es:    0
# La entrada recibida es:    x
# La entrada 1 es:    0
# La entrada 2 es:    0
# La salida es:    0
# La entrada recibida es:    0
# La entrada 1 es:    0
# La entrada 2 es:    0
# La salida es:    0
# La entrada recibida es:    0
# La entrada 1 es:    0
# La entrada 2 es:    0
# La salida es:    0
# La entrada recibida es:    0
# La entrada 1 es:    0
# La entrada 2 es:    0
# La salida es:    0
# La entrada recibida es:    0
# La entrada 1 es:    0
# La entrada 2 es:    0
# La salida es:    0
# La entrada recibida es:    0
# La entrada 1 es:    0
# La entrada 2 es:    0
# La salida es:    0
# La entrada recibida es:    0
# La entrada 1 es:    0
# La entrada 2 es:    0
# La salida es:    0
# La entrada recibida es:    0
# La entrada 1 es:    0
# La entrada 2 es:    0
# La salida es:    0
# La entrada recibida es:    0
# La entrada 1 es:    0
# La entrada 2 es:    0
# La salida es:    0
# La entrada recibida es:    0
# La entrada 1 es:    0
# La entrada 2 es:    0
# La salida es:    0
# La entrada recibida es:    0
# La entrada 1 es:    0
# La entrada 2 es:    0
# La salida es:    0
# La entrada recibida es:    0
# La entrada 1 es:    0
# La entrada 2 es:    0
# La salida es:    0
# La entrada recibida es:    0
# End time: 22:11:06 on May 05,2017, Elapsed time: 0:01:26
# Errors: 0, Warnings: 0
