Quartus Prime Archive log --	C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/signal_processing_template_tmp_archive.qarlog

Archive:	C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/signal_processing_template_tmp_archive.qar
Date:		Tue Feb 14 13:31:56 2023
Quartus Prime		17.1.0 Build 590 10/25/2017 SJ Lite Edition

	=========== Files Selected: ===========
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/control.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/custom_ip/control/clock_divider.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/custom_ip/data_source/GCL.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/custom_ip/data_source/LFSR.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/custom_ip/data_source/adc2streaming.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/custom_ip/data_source/adc_driver.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/custom_ip/data_source/adc_ltc2308.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/custom_ip/data_source/dac_driver.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/custom_ip/data_source/data_source.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/custom_ip/data_source/data_source_dac.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/custom_ip/data_source/embedded_adc.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/custom_ip/data_source/timer.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/custom_ip/processing/FIR_filter.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/custom_ip/processing/IIR_filter.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/custom_ip/processing/filtro_promedio_movil.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/custom_ip/processing/multiplicador.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/custom_ip/processing/prom_coherente_pipelined.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/custom_ip/processing/reference_mixer.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/custom_ip/processing/referencias.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/custom_ip/processing/remove_mean_value_pipelined.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/data_in.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/lu_tables/x2048_14b.mem
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/lu_tables/x2048_16b.mem
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/lu_tables/y2048_16b.mem
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador.qsys
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador.sopcinfo
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/procesador.cmp
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/procesador.debuginfo
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/procesador.qip
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/procesador.regmap
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/procesador.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/procesador_hps_0_hps.svd
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/altdq_dqs2_acv_connect_to_hard_phy_cyclonev.sv
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/altera_avalon_sc_fifo.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/altera_avalon_st_clock_crosser.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/altera_avalon_st_handshake_clock_crosser.sdc
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/altera_avalon_st_handshake_clock_crosser.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/altera_avalon_st_pipeline_base.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/altera_avalon_st_pipeline_stage.sv
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/altera_default_burst_converter.sv
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/altera_incr_burst_converter.sv
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/altera_mem_if_dll_cyclonev.sv
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/altera_mem_if_hard_memory_controller_top_cyclonev.sv
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/altera_mem_if_hhp_qseq_synth_top.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/altera_mem_if_oct_cyclonev.sv
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/altera_merlin_address_alignment.sv
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/altera_merlin_arbitrator.sv
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/altera_merlin_axi_master_ni.sv
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/altera_merlin_burst_adapter.sv
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/altera_merlin_burst_adapter_13_1.sv
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/altera_merlin_burst_adapter_new.sv
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/altera_merlin_burst_adapter_uncmpr.sv
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/altera_merlin_burst_uncompressor.sv
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/altera_merlin_master_agent.sv
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/altera_merlin_master_translator.sv
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/altera_merlin_reorder_memory.sv
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/altera_merlin_slave_agent.sv
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/altera_merlin_slave_translator.sv
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/altera_merlin_traffic_limiter.sv
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/altera_pll_reconfig_core.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/altera_pll_reconfig_top.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/altera_reset_controller.sdc
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/altera_reset_controller.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/altera_reset_synchronizer.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/altera_std_synchronizer.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/altera_std_synchronizer_nocut.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/altera_wrap_burst_converter.sv
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/hps.pre.xml
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/hps_AC_ROM.hex
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/hps_inst_ROM.hex
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/hps_sdram.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/hps_sdram_p0.ppf
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/hps_sdram_p0.sdc
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/hps_sdram_p0.sv
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/hps_sdram_p0_acv_hard_addr_cmd_pads.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/hps_sdram_p0_acv_hard_io_pads.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/hps_sdram_p0_acv_hard_memphy.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/hps_sdram_p0_acv_ldc.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/hps_sdram_p0_altdqdqs.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/hps_sdram_p0_clock_pair_generator.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/hps_sdram_p0_generic_ddio.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/hps_sdram_p0_iss_probe.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/hps_sdram_p0_parameters.tcl
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/hps_sdram_p0_phy_csr.sv
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/hps_sdram_p0_pin_assignments.tcl
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/hps_sdram_p0_pin_map.tcl
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/hps_sdram_p0_report_timing.tcl
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/hps_sdram_p0_report_timing_core.tcl
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/hps_sdram_p0_reset.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/hps_sdram_p0_reset_sync.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/hps_sdram_p0_timing.tcl
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/hps_sdram_pll.sv
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/interrupt_logic.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/procesador_divisor_clock.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/procesador_enable.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/procesador_fifo0_32_bit.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/procesador_finalizacion.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/procesador_hps_0.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/procesador_hps_0_fpga_interfaces.sv
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/procesador_hps_0_hps_io.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/procesador_hps_0_hps_io_border.sv
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/procesador_irq_mapper.sv
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/procesador_jtag_uart_0.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/procesador_mm_interconnect_0.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/procesador_mm_interconnect_0_avalon_st_adapter.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/procesador_mm_interconnect_0_avalon_st_adapter_error_adapter_0.sv
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/procesador_mm_interconnect_0_cmd_demux.sv
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/procesador_mm_interconnect_0_cmd_demux_001.sv
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/procesador_mm_interconnect_0_cmd_demux_003.sv
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/procesador_mm_interconnect_0_cmd_mux.sv
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/procesador_mm_interconnect_0_cmd_mux_001.sv
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/procesador_mm_interconnect_0_cmd_mux_002.sv
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/procesador_mm_interconnect_0_cmd_mux_013.sv
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/procesador_mm_interconnect_0_router.sv
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/procesador_mm_interconnect_0_router_001.sv
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/procesador_mm_interconnect_0_router_003.sv
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/procesador_mm_interconnect_0_router_004.sv
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/procesador_mm_interconnect_0_router_005.sv
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/procesador_mm_interconnect_0_router_006.sv
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/procesador_mm_interconnect_0_router_017.sv
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/procesador_mm_interconnect_0_rsp_demux.sv
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/procesador_mm_interconnect_0_rsp_demux_002.sv
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/procesador_mm_interconnect_0_rsp_demux_003.sv
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/procesador_mm_interconnect_0_rsp_demux_013.sv
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/procesador_mm_interconnect_0_rsp_mux.sv
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/procesador_mm_interconnect_0_rsp_mux_001.sv
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/procesador_mm_interconnect_0_rsp_mux_003.sv
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/procesador_nios2_gen2_0.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/procesador_nios2_gen2_0_cpu.sdc
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/procesador_nios2_gen2_0_cpu.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/procesador_nios2_gen2_0_cpu_debug_slave_sysclk.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/procesador_nios2_gen2_0_cpu_debug_slave_tck.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/procesador_nios2_gen2_0_cpu_debug_slave_wrapper.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/procesador_nios2_gen2_0_cpu_ociram_default_contents.mif
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/procesador_nios2_gen2_0_cpu_rf_ram_a.mif
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/procesador_nios2_gen2_0_cpu_rf_ram_b.mif
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/procesador_nios2_gen2_0_cpu_test_bench.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/procesador_pll.qip
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/procesador_pll.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/procesador_program_memory.hex
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/procesador_program_memory.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/procesador_reset.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/procesador_result0_32_bit.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/sequencer/alt_types.pre.h
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/sequencer/emif.pre.xml
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/sequencer/sdram_io.pre.h
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/sequencer/sequencer.pre.c
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/sequencer/sequencer.pre.h
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/sequencer/sequencer_auto.pre.h
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/sequencer/sequencer_auto_ac_init.pre.c
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/sequencer/sequencer_auto_inst_init.pre.c
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/sequencer/sequencer_defines.pre.h
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/sequencer/system.pre.h
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/sequencer/tclrpt.pre.c
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/sequencer/tclrpt.pre.h
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/procesador/synthesis/submodules/slave_template.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/signal_processing.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/signal_processing_template.qpf
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/signal_processing_template.qsf
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/signal_processing_template.v
C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/timing.sdc
c:/intelfpga_lite/17.1/quartus/bin64/assignment_defaults.qdf
	======= Total: 162 files to archive =======

	================ Status: ===============
All files archived successfully.


******* Archived project restoration attempt on Tue Feb 14 13:32:00 2023
Source archive file:	C:/Users/MatiOliva/Documents/00-ProyectosQuartus/signal_processing_fpga/signal_processing_template_tmp_archive.qar
Archive was extracted into	C:/Users/MatiOliva/Documents/00-ProyectosQuartus/efficient_lockin/
		 - successfully.
