[VIC]
CONSTANT_ONE_NET_cascade_=ltout:in2
I_DUT.U_1.memoryTrigTest_10_cascade_=ltout:in2
I_DUT.U_1.memoryTrigTest_16_cascade_=ltout:in2
I_DUT.U_1.memoryTrigTest_18_cascade_=ltout:in1
I_DUT.U_1.memoryTrigTest_1_cascade_=ltout:in2
I_DUT.U_1.memoryTrigTest_2_cascade_=ltout:in2
I_DUT.U_1.memoryTrigTest_6_cascade_=ltout:in2
I_DUT.U_1.memoryTrigTest_9_cascade_=ltout:in3
I_DUT.U_4.un1_m_inv_2_cascade_=ltout:in0
I_DUT.U_4.un2_m_19_0_i_cascade_=ltout:in3
I_DUT.U_5.FRAM_SDI_1_0_cascade_=ltout:in2
I_DUT.U_5.FRAM_SDI_1_3_cascade_=ltout:in2
I_DUT.U_5.N_32_i_cascade_=ltout:in2
I_DUT.U_5.N_98_cascade_=ltout:in2
I_DUT.U_5.adc_clock11_i_0_reti_cascade_=ltout:in0
I_DUT.U_5.fpga_m_ret_5_RNIKVDZ0Z3_cascade_=ltout:in3
I_DUT.U_5.fpga_m_ret_5_RNIL0EZ0Z3_cascade_=ltout:in3
I_DUT.U_6.N_53_cascade_=ltout:in3
I_DUT.U_6.N_92_cascade_=ltout:in3
I_DUT.U_6.un1_done_sig_1_i_a3_1_cascade_=ltout:in3
I_DUT.count11_0_2_cascade_=ltout:in0
I_DUT.fpga_m_ret_5_RNI0PRE1_0_cascade_=ltout:in2
I_DUT.un3_ac0_5_cascade_=ltout:in0
