  2
低功率嵌入式非揮發性記憶體之矽智產設計(3/3) 
Silicon IP Design of Low-Power Embedded Nonvolatile Memory (3/3) 
計畫編號:NSC 96-2221-E-005-091 
執行時間:96 年 8 月 1 日至 97 年 7 月 31 日 
主持人:林泓均 國立中興大學電機系 教授 
Email: hclin@dragon.nchu.edu.tw 
一、中文摘要 
本研究計畫乃利用CMOS標準製程實作的非揮發
性記憶體元件EEPROM來設計嵌入式多準位記憶體的
矽智產系統。此系統包括多準位式非揮發性記憶體陣
列以及記憶體的週邊電路；位址解碼、電壓切換開
關、讀寫判讀操作、控制時脈產生電路、參考電壓電
路與升壓(電荷幫浦)整流電路等。最終的目的是能讓
單一個記憶體元件，能夠儲存多位元的資料，本研究
實現了單一記憶體元件，能儲存2 位元資料的週邊電
路，可以在不增加記憶體陣列的前提下，達到增加記
憶體容量的目的。 
而在控制電路的改良方面，本研究使用了移位暫
存器來作為控制電路的基礎，始用移位暫存器所造成
的移位效果，達到延遲的產生，再利用這些延遲做組
合邏輯運算，達到控制訊號的產生。比起先前所使用
的電壓延遲電路，加上負載之後，上升時間急遽增
大，造成漏電流的產生，而讓整體功率消耗變大，而
本研究成功的將整體系統的消耗功率，下降了73%，
達到降低功率消耗的目的。 
面對低功率、低電壓、縮小製程技術的趨勢，這
些電路模組將面臨新的挑戰，本計畫也同時進行因應
此趨勢所需改變的電路設計技術做先期研究，例如低
壓參考電路須突破一般使用能隙參考電壓之限制，以
及升壓整流電路，由於元件縮小製程所面臨的耐壓挑
戰皆已提出可能克服的方法。 
關鍵字：非揮發性記憶體、嵌入式多準位式、參考電
壓電路、移位暫存器、電荷幫浦整流電路 
 
Abstract 
This project employed new EEPROM non-volatile 
memory cells using the standard CMOS technology to 
develop the multi-level embedded EEPROM. A two-bit 
per cell/multi-level non-volatile memory system was 
designed fabricated, including the memory array and 
peripheral circuits such as address decoder, high-voltage 
switches, read/write sensing/verifying circuits, timing 
generation circuits, voltage reference, and charge pump 
regulators. 
For improvement of control circuits, this project 
utilized shift registers with some logic circuits to obtain 
the required delay time for generation of control signals. 
In comparison to the previous version using voltage 
controlled delay circuits, since the rising/falling times of 
signals are longer due to large loading effects, larger 
leakage current induces larger power consumption. The 
proposed technique significantly reduces the power 
consumption of the control system up to 73%. 
Due to the trends of low power, low voltage, and 
smaller geometry of devices, the new design challenges 
need to be solved. We have proposed some solutions, for 
example, the low reference voltage circuit has to 
overcome the limitation of band-gap reference voltage, 
and the bias limitation of smaller devices may make non-
volatile memory more difficult to be embedded in the 
standard CMOS process. 
Keywords: non-volatile memory, multi-level embedded, 
reference voltage circuit, shift register, charge pump 
regulator 
 
二、計畫緣由與目的 
本計劃的目的是由文獻上提出的一種利用標準
0.35μm CMOS 標準製程的 Single-poly EEPROM 記憶
體結構[1][16]為基礎，因為其面積小、製程簡單、低
成本與低操作電壓等特點，這樣的非揮發性記憶體適
合應用在嵌入式系統設計的應用。 
因此，本研究計畫利用此款標準 CMOS 製程的記
憶體元件，設計配合記憶體的週邊相關電路，包括：
位址解碼電路、電壓驅動電路、讀寫控制時序電路等
完成一系統性的設計電路。電路的操作從位址選擇到
記憶元件的內容讀取、資料寫入、資料抹除等功能，
其中需要提供穩定的特殊高、低工作電壓源與正確的
動作時序，在本計劃皆一併考量，最後完成此內嵌式
非揮發性記憶體之完整電路。 
 
三、研究方法和成果 
本計畫進行的系統整體架構方塊圖如圖1所示。以
下將就系統功能簡述如下: 
3.1 EEPROM 陣列： 
本系統採用 NOR 型的記憶體陣列架構，因為
NOR 型記憶體陣列具有速度快及操作電壓較低的優
勢。圖 2 所示為一組記憶體陣列共 16 顆記憶體元件，
其中左邊 8 顆記憶體元件共用同一條源極線(SL)，字
元線(WL)四條，每兩個並排連接的記憶體元件共用同
一條字元線，利用位址解碼電路選擇想要動作的記憶
體元件，而兩條位元線(BL)的功用就是選擇到的字元
線會同時對並排連接的兩個記憶體元件作存取。圖 2
右邊的 8 顆電晶體是感測放大器判讀資料用的參考電
  4
        如圖 4 為多階判讀中，機率分佈對電流的示意
圖，其中電流是在參考記憶體元件上的浮動閘施加適
當電壓所得，基本上以二分法來做為多階判讀的基
礎。而寫入動作的參考電壓，設定為 ref1、ref2 和
ref3；讀取動作的參考電壓，設定為 ref4、ref5 和
ref6 ；寫入動作的參考電壓設定成比讀取動作的參考
電壓高一點，是為了讀取時能夠更準確的感測到所儲
存的數值。舉個例子來說，假如寫入的參考電壓設定
成跟讀取一樣的話，那可能會發生感測與判讀電路有
誤判的情況，所以必須留一小段空間，當做緩衝，避
免寫入的電壓與讀取電壓相差太近，造成讀取誤動
作。 
而讀取時所使用的二分法，基本上來說，先判斷
高位元，再判斷低位元。舉例來說，假設記憶體元件
裡儲存的電荷為 0.76V，在讀取時， 先將 0.76V 讀取
出 來 ， 再 跟 ref5=0.741V 做 比 較 ， 比 較 結 果
0.76V>0.741V，這代表高位元為 1；然後，將參考電
壓轉換成 ref6=0.789V，再進行一次比較，比較結果
0.76V<0.789V，這代表低位元為 0，所以最後讀出的
數值為 10。 
        如圖 5 為寫入動作的波形圖，其中包括了寫入前
的資料判讀、寫入一段時間之後的資料檢測以及資料
交換三種動作當三種動作都模擬成功，就針對模擬出
來的波形，進而設計控制電路；而抹除動作與寫入動
作類似，但是 CV1 與 CV2 的信號為對調，可以在不
增加感測與判讀電路的前提下，而能完成抹除動作。 
 
  
 
圖 5. 整體動作波形圖 
 
 
3.3 升壓與電壓調節器： 
目的在提供記憶體元件的字組線、位元線操作在
讀取、寫入或抹除時所需的電壓，例如電荷幫浦電路
是透過二相時序產生的時脈信號提供至升壓電路以產
生所需的正電壓，並注意切換時間的掌握和電壓穩定
度。 
所提出的電荷幫浦電路以特殊的基板連接方式提
高基底端的電壓以降低body effect 對電路增益下降的
影響，同時提高閘極與源極的壓差，可以提高電壓增
益，並有效輸出電流，達到能在最少的級數下，產生
所欲輸出的高電壓，再利用電壓調節器控制所要的輸
出。 
升壓電路的架構如圖 6 所示，包括：電壓控制振
盪器、時脈產生器、PMOS 正電壓電荷幫浦電路。 
 
圖6.升壓電路架構方塊圖 
電壓控制振盪器(voltage controlled OSC)： 
圖7為一電壓控制振盪器細部電路，是用來供應電荷
幫浦電路時脈之振盪器，可藉由控制運算放大器之輸
入端電壓，來控制由奇數個反閘組成之振盪器的電
流，其中運算放大器加上PMOS與電阻形成一電流限
制架構，控制流過PMOS與電阻的電流即是控制振盪
器的輸出訊號頻率。因此可利用放大器的負回授方式
以及控制選擇電壓V1，再加上利用電阻與PMOS的比
例，來設計、調整輸出的振盪頻率。 
 
圖7.電壓控制振盪器 
時脈產生器(phase generator)： 
首先由圖8為運用基本邏輯閘來實現無重疊二相位
(Non-overlap two-phase)時脈。接下來，圖9為PMOS
二相位電荷幫浦所需時脈的波形，其中c和d可由圖10
之輔助電路產生，其動作原理說明如下： t1時a為
high，b為low，所以Mn1導通Mp2不導通，a為0 V，C1
透過Mp1充電至VDD，同時Mp3和Mn2不導通，Mp4導通
d的電壓為接近2VDD。t2和t4期間非常短暫，a和b同時
為 low，於是Mp2和Mp4導通，故c和d的電壓同時為
VDD。t3時間b為high，a為low，動作情形跟t1類似，故
c的電壓為接近2VDD，d則是0 V。 
 
圖8. 無重疊二相位時脈產生器 
 
  6
四、結果與討論 
4.1  感測與寫入驗證電路模擬與量測： 
4.1.1 模擬結果 
記憶體週邊電路部份，感測電路扮演資料判讀正
確與否的關鍵性。圖 13 說明整個系統的詳細電路
圖。圖 14 為模擬寫入的結果，以寫入 01 與 10 為
例。寫入 01 時，模擬浮動閘等效電位停止在
0.701V；而寫入 10 時，模擬浮動閘等效電位停在
0.759V。圖 15 與圖 16 分別為抹除與讀取時之時序波
形圖。 
4.1.2 晶片測試結果 
晶片的量測是到 CIC 進行的，並使用 Agilent 
93000 SOC Test System 來進行量測。若我們在位
址”00”處寫入資料”10”， 圖 17 為寫入動作開始前的
資料確認，由於 EEPROM 記憶體陣列中第一列的輸
入(D1i)是”1”，所以導致 Vr1 保持在高電位這也代表
有資料需要寫入 EEPROM 記憶體陣列中的第一列，
而 EEPROM 記憶體陣列中第二列的輸入(D0i)是”0”，
所以 Vr0 會掉到在低電位這就表示不需要寫入資料到
EEPROM 記憶體陣列中的第二列。圖 18 為寫入動作
完成後的資料讀取結果，當 EEPROM 記憶體陣列中
第一列的輸出(D1o)為”1”時代表寫入資料成功，此時
Vr1 會由高電位降到低電位這時候週邊電路就會停止
對 EEPROM 記憶體陣列中第一列中位址”00”的 cell
進行寫入動作，而 EEPROM 記憶體陣列的第二列由
於不需要寫入資料所以輸出 D0o 一直都是”0”。圖 19
為抹除動作成功後的資料讀取結果。 
 
 
圖13. 系統詳細電路圖 
  8
 
 
圖 19.  抹除動作完成後的資料讀取結果 
 
4.2  位址解碼與電壓驅動電路： 
本計劃的位址輸出經由位址閂鎖電路送至位址解
碼電路。由於測試晶片之字元線為 4 條，所以位址緩
衝電路的位址輸入只需兩條(4=22)， “enable”作為電
路的致能訊號，當訊號為 “0”時，電路為關閉狀態，
當訊號為 “1”時，電路開始接受來至 A1、A0 兩端點
的位址輸入，而在電路末端的位址閂鎖方塊則會分別
產生位址輸入的信號及反向的信號，舉例來說，當輸
入信號為(A1、A0=01)，輸出信號為(a1、a1*、a0、
a0* = 0110)。當被選取位址的位元，經由寫入/讀取的
動作設定以獲得不同的驅動電壓。其中，寫入動作會
根據預寫入資料的檢查結果在位元線電壓驅動電路
(Bit-line Voltage Driver)上產生 7V 的電壓輸出到寫入
記憶元件的汲極端。經由字元線驅動電路(Word-line 
Voltage Driver)產生 4V 的電壓輸出到寫入記憶元件的
閘極端。源極端的電壓則切換在接地電位。 
當進行記憶元件的資料讀取時，位元線與字元線
則分別經由信號控制而切換至浮接狀態與電壓
1.8V；透過源極端的電壓(1 ~ 1.5V)來驅動 EEPROM
之電流進入感測放大電路，以便完成記憶元件的讀取
動作。圖 20 分別說明(a)位元線、(b)字元線以及 (c)源
極端的電壓驅動電路。前一小節中之圖 14 、圖 15 與
圖 16 顯示整體電路模擬的結果。 
4.3  參考電壓電路模擬與量測 
4.3.1 低製程變異之次臨限電壓CMOS參考電壓電路 
本計畫也針對 0.18μm CMOS 製程或更先進製程
所可能需要之電路模組做先期研究，因此提出一套利
用次臨界(sub-threshold)特性所設計的電壓參考電路
[12]，操作電壓範圍在 0.8V 到  2.6V，工作電流為
3.6μA。透過臨界電壓的追蹤技術，不僅可將肇因於
製程變異而形成 NMOS 電晶體的臨界電壓變化降至
最小，同時通道長度效應亦可獲得補償。此電路架構
已發表於研討會[13]。其輸出電壓對溫度與操作電源
的模擬結果分別如圖 21、圖 22 所示。 
 
 
(a) 
 
 
(b) 
 
 
(c) 
 
圖20. (a)位元線、(b)字元線以及 
         (c)源極端的電壓驅動電路 
-40 0 40 80 120
276.5
277.0
277.5
278.0
278.5
279.0
279.5
R
ef
er
en
ce
 V
ol
ta
ge
 (m
V)
Temperature (oC)
 FF
 TT
 SS
 SF
 FS
 
圖 21. 溫度變化對輸出電壓的影響 
1.0 1.5 2.0 2.5
270
275
280
285
290
R
ef
er
en
ce
 V
ol
ta
ge
 (m
V)
Supply Voltage (V)
 FF
 TT
 SS
 SF
 FS
 
圖 22.  操作電壓對輸出電壓變化 
  10
0 20 40 60 80 100
0
2
4
6
8
10
 
 
O
ut
pu
t V
ol
ta
ge
 (V
ol
t)
Output Current (μΑ)
 Simulation (10 MHz)
 Measurement (10 MHz)
 Simulation (8 MHz)
 Measurement (8 MHz)
圖 28. 四級電荷幫浦電路固定供應電壓 1.8V 時，輸
出電壓隨負載電流增加而減小 
 
五、績效 
近一年多來所產出之晶片計八片，其中參考電壓
與電荷幫浦電路各兩片、二階與多階 EEPROM 控制
電路有四片。例如圖 29 與圖 30 分別為無電阻式參考
電壓電路及二相位 PMOS 電荷幫浦電路之晶片顯微
照片。 
 
圖 29. 無電阻式參考電壓電路晶片 
 
圖 30. 二相位 PMOS 電荷幫浦電路之晶片 
近一年多來發表的相關論文與專利如下： 
 [1] Po-Hsuan Huang, Hongchin Lin, and Yen-Tai Lin, 
“A Simple Subthreshold CMOS Voltage Reference 
Circuit with Channel Length Modulation 
Compensation,” IEEE Trans. Circuits and Systems II, 
Vol. 53, No. 9, pp. 882-885, 2006. (SCI) 
[2] Nansen Chen, Hongchin Lin, and J. Y. Lai, “Cost-
Effective Chip-On Heat Sink Leadframe Package for 
800 Mb/s/Lead Applications,” IEEE Trans. Advanced 
Packaging, Vol. 29, No. 2, pp. 364-371, 2006 (SCI) 
[3] Hongchin Lin and Dern-Koan Chang, “A Low-
Voltage Process Corner Insensitive Subthreshold 
CMOS Voltage Reference Circuit,” Intl. Conf. on IC 
Design and Technology, pp. 227-230, 2006, Padova, 
Italy (EI)  
[4] 林泓均、張登堪，“利用臨界電壓差異之電
流產生單元及具有該電流產生單元之參考電
壓電路＂，中華民國專利申請中。 
[5] Chien-pin Hsu and Hongchin Lin, “Analysis of 
Power Efficiency for Four-Phase Negative Charge 
Pumps with Body Potential Control,” Intl. Conf. on 
IC Design and Technology, pp. 157-160, 2007, 
Austin, TX, U.S.A. (EI) 
[6] Chien-pin Hsu and Hongchin Lin, “Analysis of 
Power Efficiency for Four-Phase Positive Charge 
Pumps,” IASTED Intl. Conf. on Circuits, Signals and 
Systems, pp. 15-19, 2007, Banff, Canada (EI). 
[7] Chiu-Chiao Chung, Hongchin Lin, Yen-Tai Lin, “A 
Multilevel Read and Verifying Scheme for Bi-NAND 
flash memories,” IEEE J. Solid-State Circuits, Vol. 
42, no. 5, pp. 1180-1188, 2007 (SCI). 
[8] Chien-pin Hsu and Hongchin Lin, “A PMOS Charge 
Pump for Low Supply Voltages,” to appear in 
International Conference on Solid State Devices and 
Materials, pp. 1002-1003, 2008, Ibaraki, Japan. 
 
六、參考文獻 
[1] Kung-Hong Lee and Ya-Chin King, “New Single-
poly EEPROM with Cell Size down to 8F2 for High 
Density Embedded Nonvolatile Memory 
Applications,” VLSI Technology Symposium, Kyoto, 
Japan, pp. 93-94, 2003. 
[2] A. Chrisanthopoulos, Y. Moisiadis, A. Varagis, Y. 
Tsiatouhas, and A. Arapoyanni, “A new Flash 
memory sense amplifier in 0.18 μm CMOS 
technology,” Proc. IEEE Int. Conf. Electronics, 
circuits, and Systems (ICECS), vol. 2, pp. 941-944, 
Sep., 2001. 
[3] Hongchin Lin and Funian Liang, “A High speed 
current-mode multi-level identifying circuit for flash 
memories,” IEICE Trans. Electron., vol. E86-C, no. 
2, pp. 229-235, 2003. 
[4] Rino Micheloni, Luca Crippa, Miriam Sangalli, and 
Giovanni Campardo, “The Flash Memory Read Path: 
Build Blocks and Critical Aspects,” proceedings of 
IEEE, Vol. 91, no. 4, April 2003. 
[5] T. Tanzawa and T. Tanaka, “A dynamic analysis of 
the Dickson charge pump circuit,” IEEE J. Solid-
state circuit, vol. SC-32, no. 8, pp.1231-1240, 
August 1997. 
[6] Jongshin Shin, In-Young Chung, et al., “A New 
Charge Pump Without Degradation in Threshold 
Voltage Due to Body Effect,” IEEE J. Solid-State 
Circuits, vol. 35, no. 8, pp.1227-1230, August 2000. 
