{
   "ActiveEmotionalView":"Default View",
   "Default View_ScaleFactor":"1.20759",
   "Default View_TopLeft":"442,0",
   "ExpandedHierarchyInLayout":"",
   "guistr":"# # String gsaved with Nlview 7.0r4  2019-12-20 bk=1.5203 VDI=41 GEI=36 GUI=JA:10.0 TLS
#  -string -flagsOSRD
preplace port port-id_c2c_channel_up -pg 1 -lvl 0 -x 0 -y 1020 -defaultsOSRD
preplace port port-id_c2c_do_cc -pg 1 -lvl 3 -x 1490 -y 260 -defaultsOSRD
preplace port port-id_c2c_init_clk -pg 1 -lvl 0 -x 0 -y 1040 -defaultsOSRD
preplace port port-id_c2c_link_reset -pg 1 -lvl 0 -x 0 -y 1060 -defaultsOSRD
preplace port port-id_c2c_mmcm_unlocked -pg 1 -lvl 0 -x 0 -y 1080 -defaultsOSRD
preplace port port-id_c2c_phy_clk -pg 1 -lvl 0 -x 0 -y 1100 -defaultsOSRD
preplace port port-id_c2c_pma_init -pg 1 -lvl 3 -x 1490 -y 280 -defaultsOSRD
preplace port port-id_c2c_rx_valid -pg 1 -lvl 0 -x 0 -y 1120 -defaultsOSRD
preplace port port-id_c2c_tx_ready -pg 1 -lvl 0 -x 0 -y 1140 -defaultsOSRD
preplace port port-id_c2c_tx_tvalid -pg 1 -lvl 3 -x 1490 -y 300 -defaultsOSRD
preplace port port-id_drp_clk -pg 1 -lvl 3 -x 1490 -y 1250 -defaultsOSRD
preplace port port-id_drp_en -pg 1 -lvl 3 -x 1490 -y 80 -defaultsOSRD
preplace portBus c2c_rx_data -pg 1 -lvl 0 -x 0 -y 20 -defaultsOSRD
preplace portBus c2c_rxbufstatus -pg 1 -lvl 0 -x 0 -y 540 -defaultsOSRD
preplace portBus c2c_rxclkcorcnt -pg 1 -lvl 0 -x 0 -y 560 -defaultsOSRD
preplace portBus c2c_tx_tdata -pg 1 -lvl 3 -x 1490 -y 160 -defaultsOSRD
preplace portBus drp_addr -pg 1 -lvl 3 -x 1490 -y 20 -defaultsOSRD
preplace portBus drp_di -pg 1 -lvl 3 -x 1490 -y 40 -defaultsOSRD
preplace portBus drp_do -pg 1 -lvl 0 -x 0 -y 40 -defaultsOSRD
preplace portBus drp_we -pg 1 -lvl 3 -x 1490 -y 60 -defaultsOSRD
preplace portBus mgt_rx_data -pg 1 -lvl 0 -x 0 -y 940 -defaultsOSRD
preplace portBus mgt_rx_k -pg 1 -lvl 0 -x 0 -y 960 -defaultsOSRD
preplace portBus mgt_tx_data -pg 1 -lvl 0 -x 0 -y 980 -defaultsOSRD
preplace portBus mgt_tx_k -pg 1 -lvl 0 -x 0 -y 1000 -defaultsOSRD
preplace portBus realigned1_aligned0 -pg 1 -lvl 0 -x 0 -y 1160 -defaultsOSRD
preplace inst axi_chip2chip_0 -pg 1 -lvl 2 -x 1070 -y 240 -defaultsOSRD
preplace inst axi_interconnect_0 -pg 1 -lvl 2 -x 1070 -y 560 -defaultsOSRD
preplace inst bram0 -pg 1 -lvl 2 -x 1070 -y 790 -defaultsOSRD
preplace inst bram2 -pg 1 -lvl 2 -x 1070 -y 940 -defaultsOSRD
preplace inst bram3 -pg 1 -lvl 2 -x 1070 -y 1090 -defaultsOSRD
preplace inst c2c_reset_fsm_0 -pg 1 -lvl 1 -x 470 -y 100 -defaultsOSRD
preplace inst clk_wiz -pg 1 -lvl 2 -x 1070 -y 1230 -defaultsOSRD
preplace inst rst_clk_wiz_100M -pg 1 -lvl 1 -x 470 -y 260 -defaultsOSRD
preplace inst system_ila_0 -pg 1 -lvl 1 -x 470 -y 710 -defaultsOSRD
preplace inst vio_0 -pg 1 -lvl 1 -x 470 -y 1290 -defaultsOSRD
preplace inst xlconstant_0 -pg 1 -lvl 2 -x 1070 -y 1520 -defaultsOSRD
preplace netloc Net_1 1 2 1 N 1250
preplace netloc aurora_pma_init 1 0 2 220 1180 760
preplace netloc aurora_pma_init_out 1 0 3 280 1080 680J 20 1450J
preplace netloc aurora_reset_pb 1 0 3 260 1400 NJ 1400 1380J
preplace netloc axi_c2c_multi_bit_error_out 1 0 3 200 1490 820J 1390 1350J
preplace netloc axi_c2c_phy_clk_0_1 1 0 2 40 1390 770
preplace netloc axi_chip2chip_0_axi_c2c_lnk_hndlr_in_progress 1 0 3 150 1480 800J 1380 1360J
preplace netloc bram1_delay 1 1 1 780 780n
preplace netloc bram2_delay 1 1 1 790 930n
preplace netloc c2c_channel_up 1 0 3 60J 1420 NJ 1420 1410J
preplace netloc c2c_config_error_out 1 0 3 250 1430 NJ 1430 1400J
preplace netloc c2c_link_reset_1 1 0 1 20J 100n
preplace netloc c2c_link_status_out 1 0 3 130 1440 NJ 1440 1390J
preplace netloc c2c_m_aresetn 1 0 2 230 1100 670
preplace netloc c2c_mmcm_unlocked 1 0 2 100J 1110 740
preplace netloc c2c_reset_fsm_state 1 0 2 240 1120 650
preplace netloc c2c_rx_data 1 0 2 50J 1130 720
preplace netloc c2c_rx_valid 1 0 2 80J 1140 730
preplace netloc c2c_rxbufstatus 1 0 1 NJ 540
preplace netloc c2c_rxclkcorcnt 1 0 1 NJ 560
preplace netloc c2c_tx_data 1 0 3 170 1450 NJ 1450 1430J
preplace netloc c2c_tx_ready 1 0 1 70J 780n
preplace netloc c2c_tx_valid 1 0 3 270 1150 710J 40 1440J
preplace netloc clk_in1_0_1 1 0 2 30J 1190 700J
preplace netloc clk_wiz_locked 1 0 3 140 1410 NJ 1410 1340J
preplace netloc do_cc 1 0 3 180 1460 750J 60 1420J
preplace netloc fsm_c2c_channel_up 1 0 2 190 1160 700
preplace netloc mgt_rx_data_1 1 0 1 NJ 940
preplace netloc mgt_rx_k_1 1 0 1 NJ 960
preplace netloc mgt_tx_data_1 1 0 1 NJ 980
preplace netloc mgt_tx_k_1 1 0 1 NJ 1000
preplace netloc realigned1_aligned0_1 1 0 1 90J 1020n
preplace netloc rst_clk_wiz_100M_peripheral_aresetn 1 0 2 160 1170 690
preplace netloc vio_channel_up 1 0 2 120 1470 650
preplace netloc xlconstant_0_dout 1 0 3 110 1500 810 1460 1320
preplace netloc S00_AXI_1 1 0 3 270 10 820 50 1360
preplace netloc axi_interconnect_0_M00_AXI 1 0 3 280 20 660 30 1370
preplace netloc axi_interconnect_0_M01_AXI 1 1 2 820 1310 1330
preplace netloc axi_interconnect_0_M02_AXI 1 0 3 210 1090 800 1320 1320
levelinfo -pg 1 0 470 1070 1490
pagesize -pg 1 -db -bbox -sgen -230 0 1680 1580
"
}

