/**
 * Copyright (c) @CompanyNameMagicTag 2021-2023. All rights reserved.
 *
 * Description: pcie_pcs_rb_regs.h header file
 * Author: @CompanyNameTag
 */


#ifndef MP16C_PCIE_PCS_RB_REGS_H
#define MP16C_PCIE_PCS_RB_REGS_H


/* phy优化寄存器 */
#define MP16C_PCIE_PHY_BASE_ADDRESS                         0x40109000
#define MP16C_PCIE_PHY_DA_PLL_ICP_OFF                       0x0A18
#define MP16C_PCIE_PHY_TERMKCTRL0_OFF                       0x0A9C
#define MP16C_PCIE_PHY_PLL_CKGCTRLR0_OFF                    0x0B24
#define MP16C_PCIE_PHY_PLL_CKGCTRLR1_OFF                    0x0B2C
#define MP16C_PCIE_PHY_GS_WINDOW_OFF                        0x1588
#define MP16C_PCIE_PHY_REG_RX_TST_OFF                       0x1590
#define MP16C_PCIE_PHY_RG_RX0_EQ_OFF                        0x1534
#define MP16C_PCIE_PHY_OFSTK_SEL_COUNT_OFF                  0x1524
#define MP16C_PCIE_PHY_RXUPDTCTRL_OFF                       0x152C
#define MP16C_PCIE_PHY_RX_CTLE_OFF                          0x1574
#define MP16C_PCIE_PHY_RXCTRL_GSA_OFF                       0x1530
#define MP16C_PCIE_PHY_DA_RX0_CDR_KP_OFF                    0x1564
#define MP16C_PCIE_PHY_DA_RX0_CDR_KI_OFF                    0x1540
#define MP16C_PCIE_PHY_GS_ADAPE_OFF                         0x1580
#define MP16C_PCIE_PHY_DCC_WAIT_TIMER_OFF                   0x15A0
#define MP16C_PCIE_PHY_RX_EQ_CFG_OFF                        0x1A04
#define MP16C_PCIE_PHY_RX_GS_GAIN_OFF                       0x1A18
#define MP16C_PCIE_PHY_RX_GS_ATT_OFF                        0x1A1C
#define MP16C_PCIE_PHY_GL_KI_FINE_OFF                       0x1A20
#define MP16C_PCIE_PHY_EBUF_RD_THRD_OFF                     0x1C04
#define MP16C_PCIE_PHY_PMA_INTF_LANE_SIG_CTRL_EN_0_OFF      0x1B10
#define MP16C_PCIE_PHY_PMA_INTF_LANE_SIG_CTRL_VAL_0_OFF     0x1B54
#define MP16C_PCIE_PHY_PMA_INTF_LANE_SIG_CTRL_EN_2_OFF      0x1B18
#define MP16C_PCIE_PHY_PMA_INTF_LANE_SIG_CTRL_VAL_2_OFF     0x1B5C

#endif
