/*
 * Copyright (c) Huawei Technologies Co., Ltd. 2012-2019. All rights reserved.
 * Description: function define
 * Author: image
 * Create: 2019-04-12
 */

#ifndef __HAL_VDP_REG_MMU_H__
#define __HAL_VDP_REG_MMU_H__

#include "hi_reg_vdp.h"

hi_void vdp_mmu_setsrclock(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 src_lock);
hi_void vdp_mmu_setpagetyps(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 page_typ_s);
hi_void vdp_mmu_setglbbypass(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 glb_bypass);
hi_void vdp_mmu_setptwpf(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 ptw_pf);
hi_void vdp_mmu_setpagetypns(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 page_typ_ns);
hi_void vdp_mmu_setinten(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 int_en);
hi_void vdp_mmu_setmstclkgten(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 mst_clk_gt_en);
hi_void vdp_mmu_setcomclkgten(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 com_clk_gt_en);
hi_void vdp_mmu_setautoclkgten(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 auto_clk_gt_en);
hi_void vdp_mmu_setrfsret1n(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 rfs_ret1n);
hi_void vdp_mmu_setrfsema(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 rfs_ema);
hi_void vdp_mmu_setrfsemaw(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 rfs_emaw);
hi_void vdp_mmu_setintstlbunmatchwrmsk(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 ints_tlbunmatch_wr_msk);
hi_void vdp_mmu_setintstlbunmatchrdmsk(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 ints_tlbunmatch_rd_msk);
hi_void vdp_mmu_setintstlbinvalidwrmsk(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 ints_tlbinvalid_wr_msk);
hi_void vdp_mmu_setintstlbinvalidrdmsk(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 ints_tlbinvalid_rd_msk);
hi_void vdp_mmu_setintsptwtransmsk(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 ints_ptw_trans_msk);
hi_void vdp_mmu_setintstlbmissmsk(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 ints_tlbmiss_msk);
hi_void vdp_mmu_setintstlbunmatchwrraw(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 ints_tlbunmatch_wr_raw);
hi_void vdp_mmu_setintstlbunmatchrdraw(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 ints_tlbunmatch_rd_raw);
hi_void vdp_mmu_setintstlbinvalidwrraw(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 ints_tlbinvalid_wr_raw);
hi_void vdp_mmu_setintstlbinvalidrdraw(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 ints_tlbinvalid_rd_raw);
hi_void vdp_mmu_setintsptwtransraw(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 ints_ptw_trans_raw);
hi_void vdp_mmu_setintstlbmissraw(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 ints_tlbmiss_raw);
hi_void vdp_mmu_setintstlbunmatchwrstat(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 ints_tlbunmatch_wr_stat);
hi_void vdp_mmu_setintstlbunmatchrdstat(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 ints_tlbunmatch_rd_stat);
hi_void vdp_mmu_setintstlbinvalidwrstat(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 ints_tlbinvalid_wr_stat);
hi_void vdp_mmu_setintstlbinvalidrdstat(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 ints_tlbinvalid_rd_stat);
hi_void vdp_mmu_setintsptwtransstat(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 ints_ptw_trans_stat);
hi_void vdp_mmu_setintstlbmissstat(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 ints_tlbmiss_stat);
hi_void vdp_mmu_setintstlbunmatchwrclr(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 ints_tlbunmatch_wr_clr);
hi_void vdp_mmu_setintstlbunmatchrdclr(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 ints_tlbunmatch_rd_clr);
hi_void vdp_mmu_setintstlbinvalidwrclr(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 ints_tlbinvalid_wr_clr);
hi_void vdp_mmu_setintstlbinvalidrdclr(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 ints_tlbinvalid_rd_clr);
hi_void vdp_mmu_setintsptwtransclr(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 ints_ptw_trans_clr);
hi_void vdp_mmu_setintstlbmissclr(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 ints_tlbmiss_clr);
hi_void vdp_mmu_setintnstlbunmatchwrmsk(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 intns_tlbunmatch_wr_msk);
hi_void vdp_mmu_setintnstlbunmatchrdmsk(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 intns_tlbunmatch_rd_msk);
hi_void vdp_mmu_setintnstlbinvalidwrmsk(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 intns_tlbinvalid_wr_msk);
hi_void vdp_mmu_setintnstlbinvalidrdmsk(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 intns_tlbinvalid_rd_msk);
hi_void vdp_mmu_setintnsptwtransmsk(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 intns_ptw_trans_msk);
hi_void vdp_mmu_setintnstlbmissmsk(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 intns_tlbmiss_msk);
hi_void vdp_mmu_setintnstlbunmatchwrraw(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 intns_tlbunmatch_wr_raw);
hi_void vdp_mmu_setintnstlbunmatchrdraw(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 intns_tlbunmatch_rd_raw);
hi_void vdp_mmu_setintnstlbinvalidwrraw(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 intns_tlbinvalid_wr_raw);
hi_void vdp_mmu_setintnstlbinvalidrdraw(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 intns_tlbinvalid_rd_raw);
hi_void vdp_mmu_setintnsptwtransraw(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 intns_ptw_trans_raw);
hi_void vdp_mmu_setintnstlbmissraw(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 intns_tlbmiss_raw);
hi_void vdp_mmu_setintnstlbunmatchwrstat(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 intns_tlbunmatch_wr_stat);
hi_void vdp_mmu_setintnstlbunmatchrdstat(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 intns_tlbunmatch_rd_stat);
hi_void vdp_mmu_setintnstlbinvalidwrstat(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 intns_tlbinvalid_wr_stat);
hi_void vdp_mmu_setintnstlbinvalidrdstat(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 intns_tlbinvalid_rd_stat);
hi_void vdp_mmu_setintnsptwtransstat(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 intns_ptw_trans_stat);
hi_void vdp_mmu_setintnstlbmissstat(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 intns_tlbmiss_stat);
hi_void vdp_mmu_setintnstlbunmatchwrclr(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 intns_tlbunmatch_wr_clr);
hi_void vdp_mmu_setintnstlbunmatchrdclr(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 intns_tlbunmatch_rd_clr);
hi_void vdp_mmu_setintnstlbinvalidwrclr(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 intns_tlbinvalid_wr_clr);
hi_void vdp_mmu_setintnstlbinvalidrdclr(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 intns_tlbinvalid_rd_clr);
hi_void vdp_mmu_setintnsptwtransclr(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 intns_ptw_trans_clr);
hi_void vdp_mmu_setintnstlbmissclr(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 intns_tlbmiss_clr);
hi_void vdp_mmu_setscbttbr(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 scb_ttbr);
hi_void vdp_mmu_setscbttbrh(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 scb_ttbr_h);
hi_void vdp_mmu_setscmdtagrden(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 scmd_tag_rd_en);
hi_void vdp_mmu_setscmdrdaccess0(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 scmd_rd_access0);
hi_void vdp_mmu_setscmdrdaccess1(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 scmd_rd_access1);
hi_void vdp_mmu_setscmdtagwren(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 scmd_tag_wr_en);
hi_void vdp_mmu_setscmdwraccess0(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 scmd_wr_access0);
hi_void vdp_mmu_setscmdwraccess1(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 scmd_wr_access1);
hi_void vdp_mmu_seterrsrdaddr(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 err_s_rd_addr);
hi_void vdp_mmu_seterrsrdaddrh(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 err_s_rd_addr_h);
hi_void vdp_mmu_seterrswraddr(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 err_s_wr_addr);
hi_void vdp_mmu_seterrswraddrh(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 err_s_wr_addr_h);
hi_void vdp_mmu_setcbttbr(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 cb_ttbr);
hi_void vdp_mmu_setcbttbrh(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 cb_ttbr_h);
hi_void vdp_mmu_setcmdtagrden(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 cmd_tag_rd_en);
hi_void vdp_mmu_setcmdrdaccess0(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 cmd_rd_access0);
hi_void vdp_mmu_setcmdrdaccess1(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 cmd_rd_access1);
hi_void vdp_mmu_setcmdtagwren(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 cmd_tag_wr_en);
hi_void vdp_mmu_setcmdwraccess0(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 cmd_wr_access0);
hi_void vdp_mmu_setcmdwraccess1(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 cmd_wr_access1);
hi_void vdp_mmu_seterrnsrdaddr(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 err_ns_rd_addr);
hi_void vdp_mmu_seterrnsrdaddrh(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 err_ns_rd_addr_h);
hi_void vdp_mmu_seterrnswraddr(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 err_ns_wr_addr);
hi_void vdp_mmu_seterrnswraddrh(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 err_ns_wr_addr_h);
hi_void vdp_mmu_setfaultaddrptws(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 fault_addr_ptw_s);
hi_void vdp_mmu_setfaultsidptws(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 fault_sid_ptw_s);
hi_void vdp_mmu_setfaultiidptws(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 fault_iid_ptw_s);
hi_void vdp_mmu_setfaultaddrptwns(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 fault_addr_ptw_ns);
hi_void vdp_mmu_setfaultsidptwns(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 fault_sid_ptw_ns);
hi_void vdp_mmu_setfaultiidptwns(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 fault_iid_ptw_ns);
hi_void vdp_mmu_setfaultaddrwrs(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 fault_addr_wr_s);
hi_void vdp_mmu_setfaulttlbwrs(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 fault_tlb_wr_s);
hi_void vdp_mmu_setfaultsidwrs(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 fault_sid_wr_s);
hi_void vdp_mmu_setfaultiidwrs(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 fault_iid_wr_s);
hi_void vdp_mmu_setfaultaddrwrns(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 fault_addr_wr_ns);
hi_void vdp_mmu_setfaulttlbwrns(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 fault_tlb_wr_ns);
hi_void vdp_mmu_setfaultsidwrns(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 fault_sid_wr_ns);
hi_void vdp_mmu_setfaultiidwrns(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 fault_iid_wr_ns);
hi_void vdp_mmu_setfaultaddrrds(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 fault_addr_rd_s);
hi_void vdp_mmu_setfaulttlbrds(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 fault_tlb_rd_s);
hi_void vdp_mmu_setfaultsidrds(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 fault_sid_rd_s);
hi_void vdp_mmu_setfaultiidrds(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 fault_iid_rd_s);
hi_void vdp_mmu_setfaultaddrrdns(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 fault_addr_rd_ns);
hi_void vdp_mmu_setfaulttlbrdns(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 fault_tlb_rd_ns);
hi_void vdp_mmu_setfaultsidrdns(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 fault_sid_rd_ns);
hi_void vdp_mmu_setfaultiidrdns(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 fault_iid_rd_ns);
hi_void vdp_mmu_setmatchaddrwrs(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 match_addr_wr_s);
hi_void vdp_mmu_setmatchtlbwrs(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 match_tlb_wr_s);
hi_void vdp_mmu_setmatchsidwrs(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 match_sid_wr_s);
hi_void vdp_mmu_setmatchiidwrs(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 match_iid_wr_s);
hi_void vdp_mmu_setmatchaddrwrns(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 match_addr_wr_ns);
hi_void vdp_mmu_setmatchtlbwrns(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 match_tlb_wr_ns);
hi_void vdp_mmu_setmatchsidwrns(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 match_sid_wr_ns);
hi_void vdp_mmu_setmatchiidwrns(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 match_iid_wr_ns);
hi_void vdp_mmu_setmatchaddrrds(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 match_addr_rd_s);
hi_void vdp_mmu_setmatchtlbrds(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 match_tlb_rd_s);
hi_void vdp_mmu_setmatchsidrds(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 match_sid_rd_s);
hi_void vdp_mmu_setmatchiidrds(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 match_iid_rd_s);
hi_void vdp_mmu_setmatchaddrrdns(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 match_addr_rd_ns);
hi_void vdp_mmu_setmatchtlbrdns(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 match_tlb_rd_ns);
hi_void vdp_mmu_setmatchsidrdns(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 match_sid_rd_ns);
hi_void vdp_mmu_setmatchiidrdns(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 match_iid_rd_ns);
hi_void vdp_mmu_setprefdbg0(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 pref_dbg0);
hi_void vdp_mmu_setdbgprefidle(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 dbg_pref_idle);
hi_void vdp_mmu_setdbgprefosd(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 dbg_pref_osd);
hi_void vdp_mmu_setprefdbg1(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 pref_dbg1);
hi_void vdp_mmu_setprefdbg2(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 pref_dbg2);
hi_void vdp_mmu_setprefdbg3(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 pref_dbg3);
hi_void vdp_mmu_settburidle(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 tbu_r_idle);
hi_void vdp_mmu_settbudbg0(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 tbu_dbg0);
hi_void vdp_mmu_setrdummycnt(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 r_dummy_cnt);
hi_void vdp_mmu_setrincnt(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 r_in_cnt);
hi_void vdp_mmu_setroutcnt(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 r_out_cnt);
hi_void vdp_mmu_settbuwidle(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 tbu_w_idle);
hi_void vdp_mmu_settbudbg1(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 tbu_dbg1);
hi_void vdp_mmu_setwdummycnt(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 w_dummy_cnt);
hi_void vdp_mmu_setwincnt(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 w_in_cnt);
hi_void vdp_mmu_setwoutcnt(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 w_out_cnt);
hi_void vdp_mmu_settbudbg2(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 tbu_dbg2);
hi_void vdp_mmu_settbudbg3(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 tbu_dbg3);
hi_void vdp_mmu_setinoutcmdcntrd(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 in_out_cmd_cnt_rd);
hi_void vdp_mmu_setrdydebugrd(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 rdy_debug_rd);
hi_void vdp_mmu_setvlddebugrd(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 vld_debug_rd);
hi_void vdp_mmu_setcurmisscntrd(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 cur_miss_cnt_rd);
hi_void vdp_mmu_setlastmisscntrd(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 last_miss_cnt_rd);
hi_void vdp_mmu_setinoutcmdcntwr(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 in_out_cmd_cnt_wr);
hi_void vdp_mmu_setrdydebugwr(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 rdy_debug_wr);
hi_void vdp_mmu_setvlddebugwr(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 vld_debug_wr);
hi_void vdp_mmu_setcurmisscntwr(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 cur_miss_cnt_wr);
hi_void vdp_mmu_setlastmisscntwr(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 last_miss_cnt_wr);
hi_void vdp_mmu_setcurdoubleupdcntrd(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 cur_double_upd_cnt_rd);
hi_void vdp_mmu_setlastdoubleupdcntrd(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 last_double_upd_cnt_rd);
hi_void vdp_mmu_setcurdoublemisscntrd(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 cur_double_miss_cnt_rd);
hi_void vdp_mmu_setlastdoublemisscntrd(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 last_double_miss_cnt_rd);
hi_void vdp_mmu_setmstfsmcur(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 mst_fsm_cur);
hi_void vdp_mmu_setcurdoubleupdcntwr(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 cur_double_upd_cnt_wr);
hi_void vdp_mmu_setlastdoubleupdcntwr(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 last_double_upd_cnt_wr);
hi_void vdp_mmu_setcurdoublemisscntwr(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 cur_double_miss_cnt_wr);
hi_void vdp_mmu_setlastdoublemisscntwr(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 last_double_miss_cnt_wr);
hi_void vdp_mmu_setcursel1chnmisscntrd(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 cur_sel1_chn_miss_cnt_rd);
hi_void vdp_mmu_setlastsel1chnmisscntrd(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 last_sel1_chn_miss_cnt_rd);
hi_void vdp_mmu_setcursel2chnmisscntrd(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 cur_sel2_chn_miss_cnt_rd);
hi_void vdp_mmu_setlastsel2chnmisscntrd(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 last_sel2_chn_miss_cnt_rd);
hi_void vdp_mmu_setcursel1chnmisscntwr(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 cur_sel1_chn_miss_cnt_wr);
hi_void vdp_mmu_setlastsel1chnmisscntwr(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 last_sel1_chn_miss_cnt_wr);
hi_void vdp_mmu_setcursel2chnmisscntwr(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 cur_sel2_chn_miss_cnt_wr);
hi_void vdp_mmu_setlastsel2chnmisscntwr(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 last_sel2_chn_miss_cnt_wr);
hi_void vdp_mmu_setsel1chnrd(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 sel1_chn_rd);
hi_void vdp_mmu_setsel2chnrd(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 sel2_chn_rd);
hi_void vdp_mmu_setsel1chnwr(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 sel1_chn_wr);
hi_void vdp_mmu_setsel2chnwr(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 sel2_chn_wr);
hi_u32 vdp_mmu_get_error_state(vdp_regs_type *vdp_reg, hi_u32 offset);
hi_void vdp_mmu_clear_error_state(vdp_regs_type *vdp_reg, hi_u32 offset, hi_u32 state);
hi_u32 vdp_mmu_get_error_addr_ns(vdp_regs_type *vdp_reg, hi_u32 offset);

#endif


