TimeQuest Timing Analyzer report for Processor
Sun Nov 19 18:21:41 2017
Quartus II 32-bit Version 11.1 Build 173 11/01/2011 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Hold: 'clock'
 13. Slow Model Minimum Pulse Width: 'clock'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clock'
 24. Fast Model Hold: 'clock'
 25. Fast Model Minimum Pulse Width: 'clock'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 173 11/01/2011 SJ Web Edition ;
; Revision Name      ; Processor                                        ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C20F484C7                                     ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+------------------------------------------------+
; Slow Model Fmax Summary                        ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 6.16 MHz ; 6.16 MHz        ; clock      ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------+
; Slow Model Setup Summary         ;
+-------+----------+---------------+
; Clock ; Slack    ; End Point TNS ;
+-------+----------+---------------+
; clock ; -161.361 ; -16037.794    ;
+-------+----------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -4.848 ; -65.226       ;
+-------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -2.064 ; -1075.891             ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                  ;
+----------+--------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack    ; From Node          ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+----------+--------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -161.361 ; CU:Step1|stage[31] ; CU:Step1|y_select[1] ; clock        ; clock       ; 1.000        ; -0.008     ; 162.391    ;
; -161.222 ; CU:Step1|stage[31] ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; -0.008     ; 162.252    ;
; -161.222 ; CU:Step1|stage[31] ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; -0.008     ; 162.252    ;
; -161.181 ; CU:Step1|stage[0]  ; CU:Step1|y_select[1] ; clock        ; clock       ; 1.000        ; -0.014     ; 162.205    ;
; -161.127 ; CU:Step1|stage[31] ; CU:Step1|inc_select  ; clock        ; clock       ; 1.000        ; -0.009     ; 162.156    ;
; -161.042 ; CU:Step1|stage[0]  ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; -0.014     ; 162.066    ;
; -161.042 ; CU:Step1|stage[0]  ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; -0.014     ; 162.066    ;
; -161.029 ; CU:Step1|stage[31] ; CU:Step1|pc_select   ; clock        ; clock       ; 1.000        ; -0.009     ; 162.058    ;
; -160.959 ; CU:Step1|stage[31] ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; -0.008     ; 161.989    ;
; -160.959 ; CU:Step1|stage[31] ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; -0.008     ; 161.989    ;
; -160.959 ; CU:Step1|stage[31] ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; -0.008     ; 161.989    ;
; -160.947 ; CU:Step1|stage[0]  ; CU:Step1|inc_select  ; clock        ; clock       ; 1.000        ; -0.015     ; 161.970    ;
; -160.849 ; CU:Step1|stage[0]  ; CU:Step1|pc_select   ; clock        ; clock       ; 1.000        ; -0.015     ; 161.872    ;
; -160.832 ; CU:Step1|stage[31] ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; -0.009     ; 161.861    ;
; -160.832 ; CU:Step1|stage[31] ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; -0.009     ; 161.861    ;
; -160.832 ; CU:Step1|stage[31] ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; -0.009     ; 161.861    ;
; -160.820 ; CU:Step1|stage[1]  ; CU:Step1|y_select[1] ; clock        ; clock       ; 1.000        ; -0.008     ; 161.850    ;
; -160.779 ; CU:Step1|stage[0]  ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; -0.014     ; 161.803    ;
; -160.779 ; CU:Step1|stage[0]  ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; -0.014     ; 161.803    ;
; -160.779 ; CU:Step1|stage[0]  ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; -0.014     ; 161.803    ;
; -160.733 ; CU:Step1|stage[31] ; CU:Step1|ps_enable   ; clock        ; clock       ; 1.000        ; -0.010     ; 161.761    ;
; -160.723 ; CU:Step1|stage[31] ; CU:Step1|y_select[0] ; clock        ; clock       ; 1.000        ; -0.009     ; 161.752    ;
; -160.703 ; CU:Step1|stage[31] ; CU:Step1|pc_enable   ; clock        ; clock       ; 1.000        ; -0.009     ; 161.732    ;
; -160.681 ; CU:Step1|stage[1]  ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; -0.008     ; 161.711    ;
; -160.681 ; CU:Step1|stage[1]  ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; -0.008     ; 161.711    ;
; -160.652 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; -0.015     ; 161.675    ;
; -160.652 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; -0.015     ; 161.675    ;
; -160.652 ; CU:Step1|stage[0]  ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; -0.015     ; 161.675    ;
; -160.586 ; CU:Step1|stage[1]  ; CU:Step1|inc_select  ; clock        ; clock       ; 1.000        ; -0.009     ; 161.615    ;
; -160.553 ; CU:Step1|stage[0]  ; CU:Step1|ps_enable   ; clock        ; clock       ; 1.000        ; -0.016     ; 161.575    ;
; -160.543 ; CU:Step1|stage[0]  ; CU:Step1|y_select[0] ; clock        ; clock       ; 1.000        ; -0.015     ; 161.566    ;
; -160.523 ; CU:Step1|stage[0]  ; CU:Step1|pc_enable   ; clock        ; clock       ; 1.000        ; -0.015     ; 161.546    ;
; -160.519 ; CU:Step1|stage[31] ; CU:Step1|alu_op[2]   ; clock        ; clock       ; 1.000        ; -0.011     ; 161.546    ;
; -160.488 ; CU:Step1|stage[1]  ; CU:Step1|pc_select   ; clock        ; clock       ; 1.000        ; -0.009     ; 161.517    ;
; -160.418 ; CU:Step1|stage[1]  ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; -0.008     ; 161.448    ;
; -160.418 ; CU:Step1|stage[1]  ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; -0.008     ; 161.448    ;
; -160.418 ; CU:Step1|stage[1]  ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; -0.008     ; 161.448    ;
; -160.374 ; CU:Step1|stage[31] ; CU:Step1|b_inv       ; clock        ; clock       ; 1.000        ; -0.011     ; 161.401    ;
; -160.339 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[2]   ; clock        ; clock       ; 1.000        ; -0.017     ; 161.360    ;
; -160.300 ; CU:Step1|stage[31] ; CU:Step1|mem_select  ; clock        ; clock       ; 1.000        ; -0.009     ; 161.329    ;
; -160.291 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; -0.009     ; 161.320    ;
; -160.291 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; -0.009     ; 161.320    ;
; -160.291 ; CU:Step1|stage[1]  ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; -0.009     ; 161.320    ;
; -160.205 ; CU:Step1|stage[2]  ; CU:Step1|y_select[1] ; clock        ; clock       ; 1.000        ; 0.001      ; 161.244    ;
; -160.194 ; CU:Step1|stage[0]  ; CU:Step1|b_inv       ; clock        ; clock       ; 1.000        ; -0.017     ; 161.215    ;
; -160.192 ; CU:Step1|stage[1]  ; CU:Step1|ps_enable   ; clock        ; clock       ; 1.000        ; -0.010     ; 161.220    ;
; -160.182 ; CU:Step1|stage[1]  ; CU:Step1|y_select[0] ; clock        ; clock       ; 1.000        ; -0.009     ; 161.211    ;
; -160.162 ; CU:Step1|stage[1]  ; CU:Step1|pc_enable   ; clock        ; clock       ; 1.000        ; -0.009     ; 161.191    ;
; -160.120 ; CU:Step1|stage[0]  ; CU:Step1|mem_select  ; clock        ; clock       ; 1.000        ; -0.015     ; 161.143    ;
; -160.092 ; CU:Step1|stage[31] ; CU:Step1|ir_enable   ; clock        ; clock       ; 1.000        ; -0.009     ; 161.121    ;
; -160.066 ; CU:Step1|stage[2]  ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; 0.001      ; 161.105    ;
; -160.066 ; CU:Step1|stage[2]  ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; 0.001      ; 161.105    ;
; -160.016 ; CU:Step1|stage[6]  ; CU:Step1|y_select[1] ; clock        ; clock       ; 1.000        ; -0.014     ; 161.040    ;
; -160.000 ; CU:Step1|stage[31] ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; 0.883      ; 161.921    ;
; -159.978 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[2]   ; clock        ; clock       ; 1.000        ; -0.011     ; 161.005    ;
; -159.971 ; CU:Step1|stage[2]  ; CU:Step1|inc_select  ; clock        ; clock       ; 1.000        ; 0.000      ; 161.009    ;
; -159.932 ; CU:Step1|stage[7]  ; CU:Step1|y_select[1] ; clock        ; clock       ; 1.000        ; -0.014     ; 160.956    ;
; -159.912 ; CU:Step1|stage[0]  ; CU:Step1|ir_enable   ; clock        ; clock       ; 1.000        ; -0.015     ; 160.935    ;
; -159.877 ; CU:Step1|stage[6]  ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; -0.014     ; 160.901    ;
; -159.877 ; CU:Step1|stage[6]  ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; -0.014     ; 160.901    ;
; -159.873 ; CU:Step1|stage[2]  ; CU:Step1|pc_select   ; clock        ; clock       ; 1.000        ; 0.000      ; 160.911    ;
; -159.839 ; CU:Step1|stage[14] ; CU:Step1|y_select[1] ; clock        ; clock       ; 1.000        ; -0.014     ; 160.863    ;
; -159.833 ; CU:Step1|stage[1]  ; CU:Step1|b_inv       ; clock        ; clock       ; 1.000        ; -0.011     ; 160.860    ;
; -159.820 ; CU:Step1|stage[0]  ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; 0.877      ; 161.735    ;
; -159.803 ; CU:Step1|stage[2]  ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; 0.001      ; 160.842    ;
; -159.803 ; CU:Step1|stage[2]  ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; 0.001      ; 160.842    ;
; -159.803 ; CU:Step1|stage[2]  ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; 0.001      ; 160.842    ;
; -159.793 ; CU:Step1|stage[7]  ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; -0.014     ; 160.817    ;
; -159.793 ; CU:Step1|stage[7]  ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; -0.014     ; 160.817    ;
; -159.782 ; CU:Step1|stage[6]  ; CU:Step1|inc_select  ; clock        ; clock       ; 1.000        ; -0.015     ; 160.805    ;
; -159.766 ; CU:Step1|stage[10] ; CU:Step1|y_select[1] ; clock        ; clock       ; 1.000        ; -0.014     ; 160.790    ;
; -159.759 ; CU:Step1|stage[1]  ; CU:Step1|mem_select  ; clock        ; clock       ; 1.000        ; -0.009     ; 160.788    ;
; -159.700 ; CU:Step1|stage[14] ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; -0.014     ; 160.724    ;
; -159.700 ; CU:Step1|stage[14] ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; -0.014     ; 160.724    ;
; -159.698 ; CU:Step1|stage[7]  ; CU:Step1|inc_select  ; clock        ; clock       ; 1.000        ; -0.015     ; 160.721    ;
; -159.693 ; CU:Step1|stage[8]  ; CU:Step1|y_select[1] ; clock        ; clock       ; 1.000        ; -0.014     ; 160.717    ;
; -159.684 ; CU:Step1|stage[6]  ; CU:Step1|pc_select   ; clock        ; clock       ; 1.000        ; -0.015     ; 160.707    ;
; -159.676 ; CU:Step1|stage[2]  ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; 0.000      ; 160.714    ;
; -159.676 ; CU:Step1|stage[2]  ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; 0.000      ; 160.714    ;
; -159.676 ; CU:Step1|stage[2]  ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; 0.000      ; 160.714    ;
; -159.638 ; CU:Step1|stage[3]  ; CU:Step1|y_select[1] ; clock        ; clock       ; 1.000        ; -0.001     ; 160.675    ;
; -159.627 ; CU:Step1|stage[10] ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; -0.014     ; 160.651    ;
; -159.627 ; CU:Step1|stage[10] ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; -0.014     ; 160.651    ;
; -159.614 ; CU:Step1|stage[6]  ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; -0.014     ; 160.638    ;
; -159.614 ; CU:Step1|stage[6]  ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; -0.014     ; 160.638    ;
; -159.614 ; CU:Step1|stage[6]  ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; -0.014     ; 160.638    ;
; -159.605 ; CU:Step1|stage[14] ; CU:Step1|inc_select  ; clock        ; clock       ; 1.000        ; -0.015     ; 160.628    ;
; -159.600 ; CU:Step1|stage[7]  ; CU:Step1|pc_select   ; clock        ; clock       ; 1.000        ; -0.015     ; 160.623    ;
; -159.577 ; CU:Step1|stage[2]  ; CU:Step1|ps_enable   ; clock        ; clock       ; 1.000        ; -0.001     ; 160.614    ;
; -159.567 ; CU:Step1|stage[2]  ; CU:Step1|y_select[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 160.605    ;
; -159.554 ; CU:Step1|stage[8]  ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; -0.014     ; 160.578    ;
; -159.554 ; CU:Step1|stage[8]  ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; -0.014     ; 160.578    ;
; -159.551 ; CU:Step1|stage[1]  ; CU:Step1|ir_enable   ; clock        ; clock       ; 1.000        ; -0.009     ; 160.580    ;
; -159.547 ; CU:Step1|stage[2]  ; CU:Step1|pc_enable   ; clock        ; clock       ; 1.000        ; 0.000      ; 160.585    ;
; -159.544 ; CU:Step1|stage[31] ; CU:Step1|ma_select   ; clock        ; clock       ; 1.000        ; 0.883      ; 161.465    ;
; -159.532 ; CU:Step1|stage[10] ; CU:Step1|inc_select  ; clock        ; clock       ; 1.000        ; -0.015     ; 160.555    ;
; -159.530 ; CU:Step1|stage[7]  ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; -0.014     ; 160.554    ;
; -159.530 ; CU:Step1|stage[7]  ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; -0.014     ; 160.554    ;
; -159.530 ; CU:Step1|stage[7]  ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; -0.014     ; 160.554    ;
; -159.507 ; CU:Step1|stage[14] ; CU:Step1|pc_select   ; clock        ; clock       ; 1.000        ; -0.015     ; 160.530    ;
+----------+--------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                         ; To Node                                                                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.848 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[2]                                                                 ; clock        ; clock       ; -0.500       ; 5.981      ; 0.919      ;
; -4.847 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[1]                                                                 ; clock        ; clock       ; -0.500       ; 5.981      ; 0.920      ;
; -4.843 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[3]                                                                 ; clock        ; clock       ; -0.500       ; 5.981      ; 0.924      ;
; -4.767 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[3]                                                         ; clock        ; clock       ; -0.500       ; 6.134      ; 1.153      ;
; -4.766 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[1]                                                         ; clock        ; clock       ; -0.500       ; 6.134      ; 1.154      ;
; -4.750 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[5]                                                                 ; clock        ; clock       ; -0.500       ; 5.981      ; 1.017      ;
; -4.619 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[2]                                                         ; clock        ; clock       ; -0.500       ; 6.134      ; 1.301      ;
; -4.300 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[6]                                                                 ; clock        ; clock       ; -0.500       ; 5.986      ; 1.472      ;
; -4.158 ; BUFFREG:Step5|output[7]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[7]                                                                 ; clock        ; clock       ; -0.500       ; 5.986      ; 1.614      ;
; -4.128 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[4]                                                         ; clock        ; clock       ; -0.500       ; 6.140      ; 1.798      ;
; -3.977 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[0]                                                         ; clock        ; clock       ; -0.500       ; 6.140      ; 1.949      ;
; -3.973 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[4]                                                                 ; clock        ; clock       ; -0.500       ; 5.986      ; 1.799      ;
; -3.820 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[0]                                                                 ; clock        ; clock       ; -0.500       ; 5.986      ; 1.952      ;
; -3.798 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[6]                                                         ; clock        ; clock       ; -0.500       ; 6.134      ; 2.122      ;
; -3.632 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[5]                                                         ; clock        ; clock       ; -0.500       ; 6.134      ; 2.288      ;
; 0.445  ; CU:Step1|alu_op[2]                                                                ; CU:Step1|alu_op[2]                                                                                                                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|pc_enable                                                                ; CU:Step1|pc_enable                                                                                                                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|b_inv                                                                    ; CU:Step1|b_inv                                                                                                                       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|ir_enable                                                                ; CU:Step1|ir_enable                                                                                                                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|mem_select                                                               ; CU:Step1|mem_select                                                                                                                  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|ps_enable                                                                ; CU:Step1|ps_enable                                                                                                                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.457  ; BUFFREG:Step3|output[13]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[13]                                                         ; clock        ; clock       ; 0.000        ; 0.863      ; 1.606      ;
; 0.479  ; CU:Step1|alu_op[1]                                                                ; BUFFREG:Step7|output[13]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.866      ; 1.631      ;
; 0.481  ; CU:Step1|alu_op[1]                                                                ; BUFFREG:Step7|output[12]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.866      ; 1.633      ;
; 0.620  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[15]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[15]                                                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.906      ;
; 0.621  ; BUFFREG:Step4|output[8]                                                           ; BUFFREG:Step5|output[8]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.907      ;
; 0.624  ; BUFFREG:Step4|output[5]                                                           ; BUFFREG:Step5|output[5]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.910      ;
; 0.628  ; BUFFREG:Step4|output[10]                                                          ; BUFFREG:Step5|output[10]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.914      ;
; 0.635  ; BUFFREG:Step4|output[15]                                                          ; BUFFREG:Step5|output[15]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.921      ;
; 0.672  ; IR:Step12|Instruction[21]                                                         ; CU:Step1|ma_select                                                                                                                   ; clock        ; clock       ; 0.000        ; 0.890      ; 1.848      ;
; 0.728  ; BUFFREG:Step4|output[7]                                                           ; BUFFREG:Step5|output[7]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.014      ;
; 0.764  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12] ; BUFFREG:Step6|output[12]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.050      ;
; 0.764  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10] ; BUFFREG:Step6|output[10]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.050      ;
; 0.764  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[14] ; BUFFREG:Step6|output[14]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.050      ;
; 0.765  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[13] ; BUFFREG:Step6|output[13]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.051      ;
; 0.877  ; BUFFREG:Step4|output[0]                                                           ; BUFFREG:Step5|output[0]                                                                                                              ; clock        ; clock       ; 0.000        ; -0.005     ; 1.158      ;
; 0.962  ; CU:Step1|alu_op[0]                                                                ; BUFFREG:Step7|output[13]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.866      ; 2.114      ;
; 0.992  ; CU:Step1|pc_select                                                                ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[12]                                                         ; clock        ; clock       ; 0.000        ; 0.861      ; 2.139      ;
; 0.992  ; CU:Step1|pc_select                                                                ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[13]                                                         ; clock        ; clock       ; 0.000        ; 0.861      ; 2.139      ;
; 1.000  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11] ; BUFFREG:Step6|output[11]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.286      ;
; 1.063  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]  ; BUFFREG:Step6|output[4]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.349      ;
; 1.064  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[6]  ; BUFFREG:Step6|output[6]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.350      ;
; 1.130  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]  ; BUFFREG:Step6|output[1]                                                                                                              ; clock        ; clock       ; 0.000        ; -0.003     ; 1.413      ;
; 1.131  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[11]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11]                                                    ; clock        ; clock       ; 0.000        ; 0.004      ; 1.421      ;
; 1.166  ; IR:Step12|Instruction[23]                                                         ; CU:Step1|ma_select                                                                                                                   ; clock        ; clock       ; 0.000        ; 0.893      ; 2.345      ;
; 1.214  ; BUFFREG:Step4|output[4]                                                           ; BUFFREG:Step5|output[4]                                                                                                              ; clock        ; clock       ; 0.000        ; -0.005     ; 1.495      ;
; 1.216  ; BUFFREG:Step4|output[6]                                                           ; BUFFREG:Step5|output[6]                                                                                                              ; clock        ; clock       ; 0.000        ; -0.001     ; 1.501      ;
; 1.261  ; CU:Step1|alu_op[1]                                                                ; BUFFREG:Step7|output[0]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.008      ; 1.555      ;
; 1.273  ; CU:Step1|alu_op[1]                                                                ; BUFFREG:Step7|output[10]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.014      ; 1.573      ;
; 1.301  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[5]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]                                                     ; clock        ; clock       ; 0.000        ; 0.009      ; 1.596      ;
; 1.310  ; BUFFREG:Step3|output[7]                                                           ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[7]                                                          ; clock        ; clock       ; 0.000        ; -0.005     ; 1.591      ;
; 1.319  ; BUFFREG:Step4|output[9]                                                           ; BUFFREG:Step5|output[9]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.005      ; 1.610      ;
; 1.321  ; BUFFREG:Step3|output[10]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[10]                                                         ; clock        ; clock       ; 0.000        ; -0.005     ; 1.602      ;
; 1.333  ; BUFFREG:Step3|output[9]                                                           ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[9]                                                          ; clock        ; clock       ; 0.000        ; -0.005     ; 1.614      ;
; 1.334  ; BUFFREG:Step3|output[11]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[11]                                                         ; clock        ; clock       ; 0.000        ; -0.005     ; 1.615      ;
; 1.341  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[7]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[7]                                                     ; clock        ; clock       ; 0.000        ; 0.009      ; 1.636      ;
; 1.342  ; BUFFREG:Step3|output[5]                                                           ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[5]                                                          ; clock        ; clock       ; 0.000        ; -0.005     ; 1.623      ;
; 1.363  ; BUFFREG:Step3|output[13]                                                          ; BUFFREG:Step7|output[13]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.868      ; 2.517      ;
; 1.389  ; CU:Step1|alu_op[0]                                                                ; BUFFREG:Step7|output[7]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.008      ; 1.683      ;
; 1.404  ; BUFFREG:Step4|output[2]                                                           ; BUFFREG:Step5|output[2]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.005      ; 1.695      ;
; 1.407  ; BUFFREG:Step4|output[3]                                                           ; BUFFREG:Step5|output[3]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.005      ; 1.698      ;
; 1.411  ; BUFFREG:Step7|output[11]                                                          ; BUFFREG:Step6|output[11]                                                                                                             ; clock        ; clock       ; 0.000        ; -0.004     ; 1.693      ;
; 1.457  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[2]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]                                                     ; clock        ; clock       ; 0.000        ; 0.012      ; 1.755      ;
; 1.458  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[0]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]                                                     ; clock        ; clock       ; 0.000        ; 0.012      ; 1.756      ;
; 1.474  ; CU:Step1|alu_op[2]                                                                ; BUFFREG:Step7|output[5]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.009      ; 1.769      ;
; 1.488  ; CU:Step1|alu_op[2]                                                                ; BUFFREG:Step7|output[8]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.009      ; 1.783      ;
; 1.488  ; CU:Step1|alu_op[2]                                                                ; BUFFREG:Step7|output[15]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.009      ; 1.783      ;
; 1.488  ; CU:Step1|alu_op[2]                                                                ; BUFFREG:Step7|output[14]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.009      ; 1.783      ;
; 1.501  ; BUFFREG:Step7|output[14]                                                          ; BUFFREG:Step6|output[14]                                                                                                             ; clock        ; clock       ; 0.000        ; -0.010     ; 1.777      ;
; 1.501  ; IR:Step12|Instruction[23]                                                         ; CU:Step1|ps_enable                                                                                                                   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.787      ;
; 1.506  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step3|output[9]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.002      ; 1.794      ;
; 1.508  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]  ; BUFFREG:Step6|output[2]                                                                                                              ; clock        ; clock       ; 0.000        ; -0.003     ; 1.791      ;
; 1.514  ; CU:Step1|rf_write                                                                 ; CU:Step1|rf_write                                                                                                                    ; clock        ; clock       ; 0.000        ; 0.000      ; 1.800      ;
; 1.516  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step3|output[7]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.002      ; 1.804      ;
; 1.517  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step3|output[11]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.002      ; 1.805      ;
; 1.517  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step3|output[13]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.002      ; 1.805      ;
; 1.518  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step3|output[15]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.002      ; 1.806      ;
; 1.518  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step3|output[14]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.002      ; 1.806      ;
; 1.519  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step3|output[5]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.002      ; 1.807      ;
; 1.540  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]  ; BUFFREG:Step6|output[0]                                                                                                              ; clock        ; clock       ; 0.000        ; -0.003     ; 1.823      ;
; 1.540  ; IR:Step12|Instruction[22]                                                         ; CU:Step1|ma_select                                                                                                                   ; clock        ; clock       ; 0.000        ; 0.893      ; 2.719      ;
; 1.541  ; BUFFREG:Step6|output[7]                                                           ; Registry:Step2|Reg16:Register14|output[7]                                                                                            ; clock        ; clock       ; -0.500       ; 0.004      ; 1.331      ;
; 1.542  ; BUFFREG:Step6|output[7]                                                           ; Registry:Step2|Reg16:Register15|output[7]                                                                                            ; clock        ; clock       ; -0.500       ; 0.004      ; 1.332      ;
; 1.548  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[1]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]                                                     ; clock        ; clock       ; 0.000        ; 0.012      ; 1.846      ;
; 1.559  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[10]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10]                                                    ; clock        ; clock       ; 0.000        ; -0.014     ; 1.831      ;
; 1.559  ; BUFFREG:Step6|output[9]                                                           ; Registry:Step2|Reg16:Register15|output[9]                                                                                            ; clock        ; clock       ; -0.500       ; 0.004      ; 1.349      ;
; 1.559  ; BUFFREG:Step6|output[9]                                                           ; Registry:Step2|Reg16:Register14|output[9]                                                                                            ; clock        ; clock       ; -0.500       ; 0.004      ; 1.349      ;
; 1.563  ; IR:Step12|Instruction[15]                                                         ; CU:Step1|ps_enable                                                                                                                   ; clock        ; clock       ; 0.000        ; 0.003      ; 1.852      ;
; 1.574  ; CU:Step1|ir_enable                                                                ; IR:Step12|Instruction[21]                                                                                                            ; clock        ; clock       ; 0.000        ; 0.002      ; 1.862      ;
; 1.585  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[8]  ; BUFFREG:Step6|output[8]                                                                                                              ; clock        ; clock       ; 0.000        ; -0.004     ; 1.867      ;
; 1.588  ; CU:Step1|alu_op[1]                                                                ; BUFFREG:Step7|output[11]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.001      ; 1.875      ;
; 1.589  ; BUFFREG:Step5|output[3]                                                           ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg3 ; clock        ; clock       ; -0.500       ; 0.077      ; 1.416      ;
; 1.590  ; Registry:Step2|Reg16:Register11|output[1]                                         ; BUFFREG:Step3|output[1]                                                                                                              ; clock        ; clock       ; -0.500       ; 0.000      ; 1.376      ;
; 1.592  ; CU:Step1|ir_enable                                                                ; IR:Step12|Instruction[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.010      ; 1.888      ;
; 1.596  ; BUFFREG:Step5|output[2]                                                           ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg2 ; clock        ; clock       ; -0.500       ; 0.077      ; 1.423      ;
; 1.598  ; CU:Step1|alu_op[0]                                                                ; BUFFREG:Step7|output[11]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.001      ; 1.885      ;
; 1.599  ; BUFFREG:Step5|output[1]                                                           ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg1 ; clock        ; clock       ; -0.500       ; 0.077      ; 1.426      ;
; 1.615  ; CU:Step1|ir_enable                                                                ; IR:Step12|Instruction[22]                                                                                                            ; clock        ; clock       ; 0.000        ; -0.001     ; 1.900      ;
; 1.615  ; CU:Step1|ir_enable                                                                ; IR:Step12|Instruction[23]                                                                                                            ; clock        ; clock       ; 0.000        ; -0.001     ; 1.900      ;
; 1.615  ; CU:Step1|ir_enable                                                                ; IR:Step12|Instruction[20]                                                                                                            ; clock        ; clock       ; 0.000        ; -0.001     ; 1.900      ;
+--------+-----------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg2  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+--------------+------------+---------+---------+------------+-----------------+
; Data Port    ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+--------------+------------+---------+---------+------------+-----------------+
; reset        ; clock      ; 162.326 ; 162.326 ; Rise       ; clock           ;
; IOPush[*]    ; clock      ; 5.046   ; 5.046   ; Fall       ; clock           ;
;  IOPush[0]   ; clock      ; 4.922   ; 4.922   ; Fall       ; clock           ;
;  IOPush[1]   ; clock      ; 4.826   ; 4.826   ; Fall       ; clock           ;
;  IOPush[2]   ; clock      ; 5.046   ; 5.046   ; Fall       ; clock           ;
;  IOPush[3]   ; clock      ; 4.500   ; 4.500   ; Fall       ; clock           ;
; IOSwitch[*]  ; clock      ; 0.892   ; 0.892   ; Fall       ; clock           ;
;  IOSwitch[0] ; clock      ; 0.148   ; 0.148   ; Fall       ; clock           ;
;  IOSwitch[1] ; clock      ; 0.080   ; 0.080   ; Fall       ; clock           ;
;  IOSwitch[2] ; clock      ; 0.183   ; 0.183   ; Fall       ; clock           ;
;  IOSwitch[3] ; clock      ; 0.681   ; 0.681   ; Fall       ; clock           ;
;  IOSwitch[4] ; clock      ; 0.173   ; 0.173   ; Fall       ; clock           ;
;  IOSwitch[5] ; clock      ; 0.278   ; 0.278   ; Fall       ; clock           ;
;  IOSwitch[6] ; clock      ; -0.091  ; -0.091  ; Fall       ; clock           ;
;  IOSwitch[7] ; clock      ; 0.755   ; 0.755   ; Fall       ; clock           ;
;  IOSwitch[8] ; clock      ; 0.604   ; 0.604   ; Fall       ; clock           ;
;  IOSwitch[9] ; clock      ; 0.892   ; 0.892   ; Fall       ; clock           ;
+--------------+------------+---------+---------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; reset        ; clock      ; -4.074 ; -4.074 ; Rise       ; clock           ;
; IOPush[*]    ; clock      ; -4.252 ; -4.252 ; Fall       ; clock           ;
;  IOPush[0]   ; clock      ; -4.674 ; -4.674 ; Fall       ; clock           ;
;  IOPush[1]   ; clock      ; -4.578 ; -4.578 ; Fall       ; clock           ;
;  IOPush[2]   ; clock      ; -4.798 ; -4.798 ; Fall       ; clock           ;
;  IOPush[3]   ; clock      ; -4.252 ; -4.252 ; Fall       ; clock           ;
; IOSwitch[*]  ; clock      ; 0.339  ; 0.339  ; Fall       ; clock           ;
;  IOSwitch[0] ; clock      ; 0.100  ; 0.100  ; Fall       ; clock           ;
;  IOSwitch[1] ; clock      ; 0.168  ; 0.168  ; Fall       ; clock           ;
;  IOSwitch[2] ; clock      ; 0.065  ; 0.065  ; Fall       ; clock           ;
;  IOSwitch[3] ; clock      ; -0.433 ; -0.433 ; Fall       ; clock           ;
;  IOSwitch[4] ; clock      ; 0.075  ; 0.075  ; Fall       ; clock           ;
;  IOSwitch[5] ; clock      ; -0.030 ; -0.030 ; Fall       ; clock           ;
;  IOSwitch[6] ; clock      ; 0.339  ; 0.339  ; Fall       ; clock           ;
;  IOSwitch[7] ; clock      ; -0.507 ; -0.507 ; Fall       ; clock           ;
;  IOSwitch[8] ; clock      ; -0.356 ; -0.356 ; Fall       ; clock           ;
;  IOSwitch[9] ; clock      ; -0.644 ; -0.644 ; Fall       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; InR_Output[*]     ; clock      ; 9.325  ; 9.325  ; Rise       ; clock           ;
;  InR_Output[0]    ; clock      ; 9.325  ; 9.325  ; Rise       ; clock           ;
;  InR_Output[1]    ; clock      ; 8.305  ; 8.305  ; Rise       ; clock           ;
;  InR_Output[2]    ; clock      ; 8.444  ; 8.444  ; Rise       ; clock           ;
;  InR_Output[3]    ; clock      ; 8.118  ; 8.118  ; Rise       ; clock           ;
;  InR_Output[4]    ; clock      ; 9.071  ; 9.071  ; Rise       ; clock           ;
;  InR_Output[5]    ; clock      ; 8.292  ; 8.292  ; Rise       ; clock           ;
;  InR_Output[6]    ; clock      ; 8.549  ; 8.549  ; Rise       ; clock           ;
;  InR_Output[7]    ; clock      ; 7.900  ; 7.900  ; Rise       ; clock           ;
;  InR_Output[8]    ; clock      ; 8.302  ; 8.302  ; Rise       ; clock           ;
;  InR_Output[9]    ; clock      ; 8.063  ; 8.063  ; Rise       ; clock           ;
;  InR_Output[10]   ; clock      ; 7.332  ; 7.332  ; Rise       ; clock           ;
;  InR_Output[11]   ; clock      ; 8.595  ; 8.595  ; Rise       ; clock           ;
;  InR_Output[12]   ; clock      ; 8.828  ; 8.828  ; Rise       ; clock           ;
;  InR_Output[13]   ; clock      ; 8.913  ; 8.913  ; Rise       ; clock           ;
;  InR_Output[14]   ; clock      ; 8.496  ; 8.496  ; Rise       ; clock           ;
;  InR_Output[15]   ; clock      ; 7.332  ; 7.332  ; Rise       ; clock           ;
;  InR_Output[16]   ; clock      ; 7.916  ; 7.916  ; Rise       ; clock           ;
;  InR_Output[17]   ; clock      ; 7.214  ; 7.214  ; Rise       ; clock           ;
;  InR_Output[18]   ; clock      ; 8.950  ; 8.950  ; Rise       ; clock           ;
;  InR_Output[19]   ; clock      ; 7.687  ; 7.687  ; Rise       ; clock           ;
;  InR_Output[20]   ; clock      ; 7.967  ; 7.967  ; Rise       ; clock           ;
;  InR_Output[21]   ; clock      ; 7.618  ; 7.618  ; Rise       ; clock           ;
;  InR_Output[22]   ; clock      ; 8.390  ; 8.390  ; Rise       ; clock           ;
;  InR_Output[23]   ; clock      ; 7.860  ; 7.860  ; Rise       ; clock           ;
; Stage_Output[*]   ; clock      ; 9.091  ; 9.091  ; Rise       ; clock           ;
;  Stage_Output[0]  ; clock      ; 7.288  ; 7.288  ; Rise       ; clock           ;
;  Stage_Output[1]  ; clock      ; 7.512  ; 7.512  ; Rise       ; clock           ;
;  Stage_Output[2]  ; clock      ; 7.469  ; 7.469  ; Rise       ; clock           ;
;  Stage_Output[3]  ; clock      ; 9.091  ; 9.091  ; Rise       ; clock           ;
;  Stage_Output[4]  ; clock      ; 7.481  ; 7.481  ; Rise       ; clock           ;
;  Stage_Output[5]  ; clock      ; 7.240  ; 7.240  ; Rise       ; clock           ;
;  Stage_Output[6]  ; clock      ; 7.214  ; 7.214  ; Rise       ; clock           ;
;  Stage_Output[7]  ; clock      ; 8.083  ; 8.083  ; Rise       ; clock           ;
;  Stage_Output[8]  ; clock      ; 8.489  ; 8.489  ; Rise       ; clock           ;
;  Stage_Output[9]  ; clock      ; 7.870  ; 7.870  ; Rise       ; clock           ;
;  Stage_Output[10] ; clock      ; 7.831  ; 7.831  ; Rise       ; clock           ;
;  Stage_Output[11] ; clock      ; 8.018  ; 8.018  ; Rise       ; clock           ;
;  Stage_Output[12] ; clock      ; 7.838  ; 7.838  ; Rise       ; clock           ;
;  Stage_Output[13] ; clock      ; 7.205  ; 7.205  ; Rise       ; clock           ;
;  Stage_Output[14] ; clock      ; 8.212  ; 8.212  ; Rise       ; clock           ;
;  Stage_Output[15] ; clock      ; 8.032  ; 8.032  ; Rise       ; clock           ;
;  Stage_Output[16] ; clock      ; 7.930  ; 7.930  ; Rise       ; clock           ;
;  Stage_Output[17] ; clock      ; 7.822  ; 7.822  ; Rise       ; clock           ;
;  Stage_Output[18] ; clock      ; 8.027  ; 8.027  ; Rise       ; clock           ;
;  Stage_Output[19] ; clock      ; 8.777  ; 8.777  ; Rise       ; clock           ;
;  Stage_Output[20] ; clock      ; 7.963  ; 7.963  ; Rise       ; clock           ;
;  Stage_Output[21] ; clock      ; 7.227  ; 7.227  ; Rise       ; clock           ;
;  Stage_Output[22] ; clock      ; 7.646  ; 7.646  ; Rise       ; clock           ;
;  Stage_Output[23] ; clock      ; 8.233  ; 8.233  ; Rise       ; clock           ;
;  Stage_Output[24] ; clock      ; 7.804  ; 7.804  ; Rise       ; clock           ;
;  Stage_Output[25] ; clock      ; 7.237  ; 7.237  ; Rise       ; clock           ;
;  Stage_Output[26] ; clock      ; 7.633  ; 7.633  ; Rise       ; clock           ;
;  Stage_Output[27] ; clock      ; 7.974  ; 7.974  ; Rise       ; clock           ;
;  Stage_Output[28] ; clock      ; 7.271  ; 7.271  ; Rise       ; clock           ;
;  Stage_Output[29] ; clock      ; 7.242  ; 7.242  ; Rise       ; clock           ;
;  Stage_Output[30] ; clock      ; 7.637  ; 7.637  ; Rise       ; clock           ;
;  Stage_Output[31] ; clock      ; 7.585  ; 7.585  ; Rise       ; clock           ;
; IOHEX0[*]         ; clock      ; 15.493 ; 15.493 ; Fall       ; clock           ;
;  IOHEX0[0]        ; clock      ; 14.640 ; 14.640 ; Fall       ; clock           ;
;  IOHEX0[1]        ; clock      ; 15.493 ; 15.493 ; Fall       ; clock           ;
;  IOHEX0[2]        ; clock      ; 14.277 ; 14.277 ; Fall       ; clock           ;
;  IOHEX0[3]        ; clock      ; 15.125 ; 15.125 ; Fall       ; clock           ;
;  IOHEX0[4]        ; clock      ; 14.978 ; 14.978 ; Fall       ; clock           ;
;  IOHEX0[5]        ; clock      ; 14.429 ; 14.429 ; Fall       ; clock           ;
;  IOHEX0[6]        ; clock      ; 13.829 ; 13.829 ; Fall       ; clock           ;
; IOLEDG[*]         ; clock      ; 15.582 ; 15.582 ; Fall       ; clock           ;
;  IOLEDG[0]        ; clock      ; 14.912 ; 14.912 ; Fall       ; clock           ;
;  IOLEDG[1]        ; clock      ; 14.357 ; 14.357 ; Fall       ; clock           ;
;  IOLEDG[2]        ; clock      ; 14.441 ; 14.441 ; Fall       ; clock           ;
;  IOLEDG[3]        ; clock      ; 14.194 ; 14.194 ; Fall       ; clock           ;
;  IOLEDG[4]        ; clock      ; 15.286 ; 15.286 ; Fall       ; clock           ;
;  IOLEDG[5]        ; clock      ; 15.582 ; 15.582 ; Fall       ; clock           ;
;  IOLEDG[6]        ; clock      ; 14.573 ; 14.573 ; Fall       ; clock           ;
;  IOLEDG[7]        ; clock      ; 15.341 ; 15.341 ; Fall       ; clock           ;
+-------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; InR_Output[*]     ; clock      ; 7.214  ; 7.214  ; Rise       ; clock           ;
;  InR_Output[0]    ; clock      ; 9.325  ; 9.325  ; Rise       ; clock           ;
;  InR_Output[1]    ; clock      ; 8.305  ; 8.305  ; Rise       ; clock           ;
;  InR_Output[2]    ; clock      ; 8.444  ; 8.444  ; Rise       ; clock           ;
;  InR_Output[3]    ; clock      ; 8.118  ; 8.118  ; Rise       ; clock           ;
;  InR_Output[4]    ; clock      ; 9.071  ; 9.071  ; Rise       ; clock           ;
;  InR_Output[5]    ; clock      ; 8.292  ; 8.292  ; Rise       ; clock           ;
;  InR_Output[6]    ; clock      ; 8.549  ; 8.549  ; Rise       ; clock           ;
;  InR_Output[7]    ; clock      ; 7.900  ; 7.900  ; Rise       ; clock           ;
;  InR_Output[8]    ; clock      ; 8.302  ; 8.302  ; Rise       ; clock           ;
;  InR_Output[9]    ; clock      ; 8.063  ; 8.063  ; Rise       ; clock           ;
;  InR_Output[10]   ; clock      ; 7.332  ; 7.332  ; Rise       ; clock           ;
;  InR_Output[11]   ; clock      ; 8.595  ; 8.595  ; Rise       ; clock           ;
;  InR_Output[12]   ; clock      ; 8.828  ; 8.828  ; Rise       ; clock           ;
;  InR_Output[13]   ; clock      ; 8.913  ; 8.913  ; Rise       ; clock           ;
;  InR_Output[14]   ; clock      ; 8.496  ; 8.496  ; Rise       ; clock           ;
;  InR_Output[15]   ; clock      ; 7.332  ; 7.332  ; Rise       ; clock           ;
;  InR_Output[16]   ; clock      ; 7.916  ; 7.916  ; Rise       ; clock           ;
;  InR_Output[17]   ; clock      ; 7.214  ; 7.214  ; Rise       ; clock           ;
;  InR_Output[18]   ; clock      ; 8.950  ; 8.950  ; Rise       ; clock           ;
;  InR_Output[19]   ; clock      ; 7.687  ; 7.687  ; Rise       ; clock           ;
;  InR_Output[20]   ; clock      ; 7.967  ; 7.967  ; Rise       ; clock           ;
;  InR_Output[21]   ; clock      ; 7.618  ; 7.618  ; Rise       ; clock           ;
;  InR_Output[22]   ; clock      ; 8.390  ; 8.390  ; Rise       ; clock           ;
;  InR_Output[23]   ; clock      ; 7.860  ; 7.860  ; Rise       ; clock           ;
; Stage_Output[*]   ; clock      ; 7.205  ; 7.205  ; Rise       ; clock           ;
;  Stage_Output[0]  ; clock      ; 7.288  ; 7.288  ; Rise       ; clock           ;
;  Stage_Output[1]  ; clock      ; 7.512  ; 7.512  ; Rise       ; clock           ;
;  Stage_Output[2]  ; clock      ; 7.469  ; 7.469  ; Rise       ; clock           ;
;  Stage_Output[3]  ; clock      ; 9.091  ; 9.091  ; Rise       ; clock           ;
;  Stage_Output[4]  ; clock      ; 7.481  ; 7.481  ; Rise       ; clock           ;
;  Stage_Output[5]  ; clock      ; 7.240  ; 7.240  ; Rise       ; clock           ;
;  Stage_Output[6]  ; clock      ; 7.214  ; 7.214  ; Rise       ; clock           ;
;  Stage_Output[7]  ; clock      ; 8.083  ; 8.083  ; Rise       ; clock           ;
;  Stage_Output[8]  ; clock      ; 8.489  ; 8.489  ; Rise       ; clock           ;
;  Stage_Output[9]  ; clock      ; 7.870  ; 7.870  ; Rise       ; clock           ;
;  Stage_Output[10] ; clock      ; 7.831  ; 7.831  ; Rise       ; clock           ;
;  Stage_Output[11] ; clock      ; 8.018  ; 8.018  ; Rise       ; clock           ;
;  Stage_Output[12] ; clock      ; 7.838  ; 7.838  ; Rise       ; clock           ;
;  Stage_Output[13] ; clock      ; 7.205  ; 7.205  ; Rise       ; clock           ;
;  Stage_Output[14] ; clock      ; 8.212  ; 8.212  ; Rise       ; clock           ;
;  Stage_Output[15] ; clock      ; 8.032  ; 8.032  ; Rise       ; clock           ;
;  Stage_Output[16] ; clock      ; 7.930  ; 7.930  ; Rise       ; clock           ;
;  Stage_Output[17] ; clock      ; 7.822  ; 7.822  ; Rise       ; clock           ;
;  Stage_Output[18] ; clock      ; 8.027  ; 8.027  ; Rise       ; clock           ;
;  Stage_Output[19] ; clock      ; 8.777  ; 8.777  ; Rise       ; clock           ;
;  Stage_Output[20] ; clock      ; 7.963  ; 7.963  ; Rise       ; clock           ;
;  Stage_Output[21] ; clock      ; 7.227  ; 7.227  ; Rise       ; clock           ;
;  Stage_Output[22] ; clock      ; 7.646  ; 7.646  ; Rise       ; clock           ;
;  Stage_Output[23] ; clock      ; 8.233  ; 8.233  ; Rise       ; clock           ;
;  Stage_Output[24] ; clock      ; 7.804  ; 7.804  ; Rise       ; clock           ;
;  Stage_Output[25] ; clock      ; 7.237  ; 7.237  ; Rise       ; clock           ;
;  Stage_Output[26] ; clock      ; 7.633  ; 7.633  ; Rise       ; clock           ;
;  Stage_Output[27] ; clock      ; 7.974  ; 7.974  ; Rise       ; clock           ;
;  Stage_Output[28] ; clock      ; 7.271  ; 7.271  ; Rise       ; clock           ;
;  Stage_Output[29] ; clock      ; 7.242  ; 7.242  ; Rise       ; clock           ;
;  Stage_Output[30] ; clock      ; 7.637  ; 7.637  ; Rise       ; clock           ;
;  Stage_Output[31] ; clock      ; 7.585  ; 7.585  ; Rise       ; clock           ;
; IOHEX0[*]         ; clock      ; 13.829 ; 13.829 ; Fall       ; clock           ;
;  IOHEX0[0]        ; clock      ; 14.640 ; 14.640 ; Fall       ; clock           ;
;  IOHEX0[1]        ; clock      ; 15.493 ; 15.493 ; Fall       ; clock           ;
;  IOHEX0[2]        ; clock      ; 14.277 ; 14.277 ; Fall       ; clock           ;
;  IOHEX0[3]        ; clock      ; 15.125 ; 15.125 ; Fall       ; clock           ;
;  IOHEX0[4]        ; clock      ; 14.978 ; 14.978 ; Fall       ; clock           ;
;  IOHEX0[5]        ; clock      ; 14.429 ; 14.429 ; Fall       ; clock           ;
;  IOHEX0[6]        ; clock      ; 13.829 ; 13.829 ; Fall       ; clock           ;
; IOLEDG[*]         ; clock      ; 14.194 ; 14.194 ; Fall       ; clock           ;
;  IOLEDG[0]        ; clock      ; 14.912 ; 14.912 ; Fall       ; clock           ;
;  IOLEDG[1]        ; clock      ; 14.357 ; 14.357 ; Fall       ; clock           ;
;  IOLEDG[2]        ; clock      ; 14.441 ; 14.441 ; Fall       ; clock           ;
;  IOLEDG[3]        ; clock      ; 14.194 ; 14.194 ; Fall       ; clock           ;
;  IOLEDG[4]        ; clock      ; 15.286 ; 15.286 ; Fall       ; clock           ;
;  IOLEDG[5]        ; clock      ; 15.582 ; 15.582 ; Fall       ; clock           ;
;  IOLEDG[6]        ; clock      ; 14.573 ; 14.573 ; Fall       ; clock           ;
;  IOLEDG[7]        ; clock      ; 15.341 ; 15.341 ; Fall       ; clock           ;
+-------------------+------------+--------+--------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clock ; -62.302 ; -6070.373     ;
+-------+---------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -1.749 ; -22.939       ;
+-------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -2.000 ; -951.380              ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                 ;
+---------+--------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node          ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -62.302 ; CU:Step1|stage[31] ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; -0.006     ; 63.328     ;
; -62.302 ; CU:Step1|stage[31] ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; -0.006     ; 63.328     ;
; -62.296 ; CU:Step1|stage[31] ; CU:Step1|y_select[1] ; clock        ; clock       ; 1.000        ; -0.006     ; 63.322     ;
; -62.243 ; CU:Step1|stage[0]  ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; -0.011     ; 63.264     ;
; -62.243 ; CU:Step1|stage[0]  ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; -0.011     ; 63.264     ;
; -62.237 ; CU:Step1|stage[0]  ; CU:Step1|y_select[1] ; clock        ; clock       ; 1.000        ; -0.011     ; 63.258     ;
; -62.230 ; CU:Step1|stage[31] ; CU:Step1|inc_select  ; clock        ; clock       ; 1.000        ; -0.007     ; 63.255     ;
; -62.221 ; CU:Step1|stage[31] ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; -0.006     ; 63.247     ;
; -62.221 ; CU:Step1|stage[31] ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; -0.006     ; 63.247     ;
; -62.221 ; CU:Step1|stage[31] ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; -0.006     ; 63.247     ;
; -62.175 ; CU:Step1|stage[31] ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; -0.007     ; 63.200     ;
; -62.175 ; CU:Step1|stage[31] ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; -0.007     ; 63.200     ;
; -62.175 ; CU:Step1|stage[31] ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; -0.007     ; 63.200     ;
; -62.171 ; CU:Step1|stage[0]  ; CU:Step1|inc_select  ; clock        ; clock       ; 1.000        ; -0.012     ; 63.191     ;
; -62.162 ; CU:Step1|stage[0]  ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; -0.011     ; 63.183     ;
; -62.162 ; CU:Step1|stage[0]  ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; -0.011     ; 63.183     ;
; -62.162 ; CU:Step1|stage[0]  ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; -0.011     ; 63.183     ;
; -62.142 ; CU:Step1|stage[31] ; CU:Step1|pc_select   ; clock        ; clock       ; 1.000        ; -0.007     ; 63.167     ;
; -62.116 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; -0.012     ; 63.136     ;
; -62.116 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; -0.012     ; 63.136     ;
; -62.116 ; CU:Step1|stage[0]  ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; -0.012     ; 63.136     ;
; -62.094 ; CU:Step1|stage[31] ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; -0.002     ; 63.124     ;
; -62.083 ; CU:Step1|stage[0]  ; CU:Step1|pc_select   ; clock        ; clock       ; 1.000        ; -0.012     ; 63.103     ;
; -62.080 ; CU:Step1|stage[1]  ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; -0.006     ; 63.106     ;
; -62.080 ; CU:Step1|stage[1]  ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; -0.006     ; 63.106     ;
; -62.074 ; CU:Step1|stage[1]  ; CU:Step1|y_select[1] ; clock        ; clock       ; 1.000        ; -0.006     ; 63.100     ;
; -62.053 ; CU:Step1|stage[31] ; CU:Step1|ps_enable   ; clock        ; clock       ; 1.000        ; -0.008     ; 63.077     ;
; -62.035 ; CU:Step1|stage[0]  ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; -0.007     ; 63.060     ;
; -62.032 ; CU:Step1|stage[31] ; CU:Step1|y_select[0] ; clock        ; clock       ; 1.000        ; -0.006     ; 63.058     ;
; -62.008 ; CU:Step1|stage[1]  ; CU:Step1|inc_select  ; clock        ; clock       ; 1.000        ; -0.007     ; 63.033     ;
; -61.999 ; CU:Step1|stage[31] ; CU:Step1|pc_enable   ; clock        ; clock       ; 1.000        ; -0.006     ; 63.025     ;
; -61.999 ; CU:Step1|stage[1]  ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; -0.006     ; 63.025     ;
; -61.999 ; CU:Step1|stage[1]  ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; -0.006     ; 63.025     ;
; -61.999 ; CU:Step1|stage[1]  ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; -0.006     ; 63.025     ;
; -61.994 ; CU:Step1|stage[0]  ; CU:Step1|ps_enable   ; clock        ; clock       ; 1.000        ; -0.013     ; 63.013     ;
; -61.973 ; CU:Step1|stage[0]  ; CU:Step1|y_select[0] ; clock        ; clock       ; 1.000        ; -0.011     ; 62.994     ;
; -61.953 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; -0.007     ; 62.978     ;
; -61.953 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; -0.007     ; 62.978     ;
; -61.953 ; CU:Step1|stage[1]  ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; -0.007     ; 62.978     ;
; -61.944 ; CU:Step1|stage[31] ; CU:Step1|alu_op[2]   ; clock        ; clock       ; 1.000        ; -0.008     ; 62.968     ;
; -61.940 ; CU:Step1|stage[0]  ; CU:Step1|pc_enable   ; clock        ; clock       ; 1.000        ; -0.011     ; 62.961     ;
; -61.928 ; CU:Step1|stage[31] ; CU:Step1|ma_select   ; clock        ; clock       ; 1.000        ; -0.002     ; 62.958     ;
; -61.922 ; CU:Step1|stage[31] ; CU:Step1|b_inv       ; clock        ; clock       ; 1.000        ; -0.008     ; 62.946     ;
; -61.920 ; CU:Step1|stage[1]  ; CU:Step1|pc_select   ; clock        ; clock       ; 1.000        ; -0.007     ; 62.945     ;
; -61.897 ; CU:Step1|stage[31] ; CU:Step1|mem_select  ; clock        ; clock       ; 1.000        ; -0.007     ; 62.922     ;
; -61.885 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[2]   ; clock        ; clock       ; 1.000        ; -0.013     ; 62.904     ;
; -61.878 ; CU:Step1|stage[2]  ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; 0.001      ; 62.911     ;
; -61.878 ; CU:Step1|stage[2]  ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; 0.001      ; 62.911     ;
; -61.872 ; CU:Step1|stage[2]  ; CU:Step1|y_select[1] ; clock        ; clock       ; 1.000        ; 0.001      ; 62.905     ;
; -61.872 ; CU:Step1|stage[1]  ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; -0.002     ; 62.902     ;
; -61.869 ; CU:Step1|stage[0]  ; CU:Step1|ma_select   ; clock        ; clock       ; 1.000        ; -0.007     ; 62.894     ;
; -61.863 ; CU:Step1|stage[0]  ; CU:Step1|b_inv       ; clock        ; clock       ; 1.000        ; -0.013     ; 62.882     ;
; -61.838 ; CU:Step1|stage[0]  ; CU:Step1|mem_select  ; clock        ; clock       ; 1.000        ; -0.012     ; 62.858     ;
; -61.831 ; CU:Step1|stage[1]  ; CU:Step1|ps_enable   ; clock        ; clock       ; 1.000        ; -0.008     ; 62.855     ;
; -61.810 ; CU:Step1|stage[1]  ; CU:Step1|y_select[0] ; clock        ; clock       ; 1.000        ; -0.006     ; 62.836     ;
; -61.806 ; CU:Step1|stage[2]  ; CU:Step1|inc_select  ; clock        ; clock       ; 1.000        ; 0.000      ; 62.838     ;
; -61.797 ; CU:Step1|stage[2]  ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; 0.001      ; 62.830     ;
; -61.797 ; CU:Step1|stage[2]  ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; 0.001      ; 62.830     ;
; -61.797 ; CU:Step1|stage[2]  ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; 0.001      ; 62.830     ;
; -61.786 ; CU:Step1|stage[31] ; CU:Step1|ir_enable   ; clock        ; clock       ; 1.000        ; -0.006     ; 62.812     ;
; -61.777 ; CU:Step1|stage[1]  ; CU:Step1|pc_enable   ; clock        ; clock       ; 1.000        ; -0.006     ; 62.803     ;
; -61.755 ; CU:Step1|stage[6]  ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; -0.011     ; 62.776     ;
; -61.755 ; CU:Step1|stage[6]  ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; -0.011     ; 62.776     ;
; -61.751 ; CU:Step1|stage[2]  ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; 0.000      ; 62.783     ;
; -61.751 ; CU:Step1|stage[2]  ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; 0.000      ; 62.783     ;
; -61.751 ; CU:Step1|stage[2]  ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; 0.000      ; 62.783     ;
; -61.749 ; CU:Step1|stage[6]  ; CU:Step1|y_select[1] ; clock        ; clock       ; 1.000        ; -0.011     ; 62.770     ;
; -61.727 ; CU:Step1|stage[0]  ; CU:Step1|ir_enable   ; clock        ; clock       ; 1.000        ; -0.011     ; 62.748     ;
; -61.722 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[2]   ; clock        ; clock       ; 1.000        ; -0.008     ; 62.746     ;
; -61.718 ; CU:Step1|stage[2]  ; CU:Step1|pc_select   ; clock        ; clock       ; 1.000        ; 0.000      ; 62.750     ;
; -61.706 ; CU:Step1|stage[1]  ; CU:Step1|ma_select   ; clock        ; clock       ; 1.000        ; -0.002     ; 62.736     ;
; -61.705 ; CU:Step1|stage[7]  ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; -0.011     ; 62.726     ;
; -61.705 ; CU:Step1|stage[7]  ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; -0.011     ; 62.726     ;
; -61.700 ; CU:Step1|stage[1]  ; CU:Step1|b_inv       ; clock        ; clock       ; 1.000        ; -0.008     ; 62.724     ;
; -61.699 ; CU:Step1|stage[7]  ; CU:Step1|y_select[1] ; clock        ; clock       ; 1.000        ; -0.011     ; 62.720     ;
; -61.683 ; CU:Step1|stage[6]  ; CU:Step1|inc_select  ; clock        ; clock       ; 1.000        ; -0.012     ; 62.703     ;
; -61.675 ; CU:Step1|stage[1]  ; CU:Step1|mem_select  ; clock        ; clock       ; 1.000        ; -0.007     ; 62.700     ;
; -61.674 ; CU:Step1|stage[6]  ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; -0.011     ; 62.695     ;
; -61.674 ; CU:Step1|stage[6]  ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; -0.011     ; 62.695     ;
; -61.674 ; CU:Step1|stage[6]  ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; -0.011     ; 62.695     ;
; -61.670 ; CU:Step1|stage[3]  ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; 0.001      ; 62.703     ;
; -61.670 ; CU:Step1|stage[3]  ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; 0.001      ; 62.703     ;
; -61.670 ; CU:Step1|stage[2]  ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; 0.005      ; 62.707     ;
; -61.664 ; CU:Step1|stage[3]  ; CU:Step1|y_select[1] ; clock        ; clock       ; 1.000        ; 0.001      ; 62.697     ;
; -61.633 ; CU:Step1|stage[7]  ; CU:Step1|inc_select  ; clock        ; clock       ; 1.000        ; -0.012     ; 62.653     ;
; -61.629 ; CU:Step1|stage[2]  ; CU:Step1|ps_enable   ; clock        ; clock       ; 1.000        ; -0.001     ; 62.660     ;
; -61.628 ; CU:Step1|stage[6]  ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; -0.012     ; 62.648     ;
; -61.628 ; CU:Step1|stage[6]  ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; -0.012     ; 62.648     ;
; -61.628 ; CU:Step1|stage[6]  ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; -0.012     ; 62.648     ;
; -61.624 ; CU:Step1|stage[7]  ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; -0.011     ; 62.645     ;
; -61.624 ; CU:Step1|stage[7]  ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; -0.011     ; 62.645     ;
; -61.624 ; CU:Step1|stage[7]  ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; -0.011     ; 62.645     ;
; -61.612 ; CU:Step1|stage[14] ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; -0.011     ; 62.633     ;
; -61.612 ; CU:Step1|stage[14] ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; -0.011     ; 62.633     ;
; -61.608 ; CU:Step1|stage[2]  ; CU:Step1|y_select[0] ; clock        ; clock       ; 1.000        ; 0.001      ; 62.641     ;
; -61.606 ; CU:Step1|stage[14] ; CU:Step1|y_select[1] ; clock        ; clock       ; 1.000        ; -0.011     ; 62.627     ;
; -61.599 ; CU:Step1|stage[10] ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; -0.011     ; 62.620     ;
; -61.599 ; CU:Step1|stage[10] ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; -0.011     ; 62.620     ;
; -61.598 ; CU:Step1|stage[3]  ; CU:Step1|inc_select  ; clock        ; clock       ; 1.000        ; 0.000      ; 62.630     ;
; -61.595 ; CU:Step1|stage[6]  ; CU:Step1|pc_select   ; clock        ; clock       ; 1.000        ; -0.012     ; 62.615     ;
+---------+--------------------+----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                         ; To Node                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.749 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[1]              ; clock        ; clock       ; -0.500       ; 2.493      ; 0.396      ;
; -1.749 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[2]              ; clock        ; clock       ; -0.500       ; 2.493      ; 0.396      ;
; -1.745 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[3]              ; clock        ; clock       ; -0.500       ; 2.493      ; 0.400      ;
; -1.683 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[3]      ; clock        ; clock       ; -0.500       ; 2.510      ; 0.479      ;
; -1.681 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[1]      ; clock        ; clock       ; -0.500       ; 2.510      ; 0.481      ;
; -1.676 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[5]              ; clock        ; clock       ; -0.500       ; 2.493      ; 0.469      ;
; -1.596 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[2]      ; clock        ; clock       ; -0.500       ; 2.510      ; 0.566      ;
; -1.550 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[6]              ; clock        ; clock       ; -0.500       ; 2.497      ; 0.599      ;
; -1.462 ; BUFFREG:Step5|output[7]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[7]              ; clock        ; clock       ; -0.500       ; 2.497      ; 0.687      ;
; -1.432 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[4]      ; clock        ; clock       ; -0.500       ; 2.515      ; 0.735      ;
; -1.415 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[4]              ; clock        ; clock       ; -0.500       ; 2.498      ; 0.735      ;
; -1.341 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[0]      ; clock        ; clock       ; -0.500       ; 2.515      ; 0.826      ;
; -1.321 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[0]              ; clock        ; clock       ; -0.500       ; 2.498      ; 0.829      ;
; -1.285 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[6]      ; clock        ; clock       ; -0.500       ; 2.509      ; 0.876      ;
; -1.254 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[5]      ; clock        ; clock       ; -0.500       ; 2.509      ; 0.907      ;
; 0.215  ; CU:Step1|alu_op[2]                                                                ; CU:Step1|alu_op[2]                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|pc_enable                                                                ; CU:Step1|pc_enable                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|b_inv                                                                    ; CU:Step1|b_inv                                                                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|ir_enable                                                                ; CU:Step1|ir_enable                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|mem_select                                                               ; CU:Step1|mem_select                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|ps_enable                                                                ; CU:Step1|ps_enable                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.238  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[15]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[15] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.390      ;
; 0.239  ; BUFFREG:Step4|output[8]                                                           ; BUFFREG:Step5|output[8]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.391      ;
; 0.241  ; BUFFREG:Step4|output[5]                                                           ; BUFFREG:Step5|output[5]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.244  ; BUFFREG:Step4|output[10]                                                          ; BUFFREG:Step5|output[10]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.396      ;
; 0.249  ; BUFFREG:Step4|output[15]                                                          ; BUFFREG:Step5|output[15]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.401      ;
; 0.317  ; BUFFREG:Step4|output[7]                                                           ; BUFFREG:Step5|output[7]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.469      ;
; 0.325  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12] ; BUFFREG:Step6|output[12]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.477      ;
; 0.325  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10] ; BUFFREG:Step6|output[10]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.477      ;
; 0.325  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[14] ; BUFFREG:Step6|output[14]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.477      ;
; 0.326  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[13] ; BUFFREG:Step6|output[13]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.478      ;
; 0.337  ; BUFFREG:Step4|output[0]                                                           ; BUFFREG:Step5|output[0]                                                           ; clock        ; clock       ; 0.000        ; -0.005     ; 0.484      ;
; 0.412  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11] ; BUFFREG:Step6|output[11]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.564      ;
; 0.424  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[11]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11] ; clock        ; clock       ; 0.000        ; 0.005      ; 0.581      ;
; 0.429  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]  ; BUFFREG:Step6|output[1]                                                           ; clock        ; clock       ; 0.000        ; -0.004     ; 0.577      ;
; 0.453  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]  ; BUFFREG:Step6|output[4]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.605      ;
; 0.455  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[6]  ; BUFFREG:Step6|output[6]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.607      ;
; 0.463  ; BUFFREG:Step4|output[4]                                                           ; BUFFREG:Step5|output[4]                                                           ; clock        ; clock       ; 0.000        ; -0.005     ; 0.610      ;
; 0.477  ; BUFFREG:Step4|output[6]                                                           ; BUFFREG:Step5|output[6]                                                           ; clock        ; clock       ; 0.000        ; -0.001     ; 0.628      ;
; 0.490  ; CU:Step1|alu_op[1]                                                                ; BUFFREG:Step7|output[0]                                                           ; clock        ; clock       ; 0.000        ; 0.006      ; 0.648      ;
; 0.496  ; CU:Step1|alu_op[1]                                                                ; BUFFREG:Step7|output[10]                                                          ; clock        ; clock       ; 0.000        ; 0.011      ; 0.659      ;
; 0.499  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[12]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12] ; clock        ; clock       ; 0.000        ; 0.018      ; 0.669      ;
; 0.524  ; BUFFREG:Step4|output[9]                                                           ; BUFFREG:Step5|output[9]                                                           ; clock        ; clock       ; 0.000        ; 0.004      ; 0.680      ;
; 0.526  ; BUFFREG:Step4|output[2]                                                           ; BUFFREG:Step5|output[2]                                                           ; clock        ; clock       ; 0.000        ; 0.004      ; 0.682      ;
; 0.526  ; BUFFREG:Step4|output[3]                                                           ; BUFFREG:Step5|output[3]                                                           ; clock        ; clock       ; 0.000        ; 0.004      ; 0.682      ;
; 0.526  ; CU:Step1|alu_op[1]                                                                ; BUFFREG:Step7|output[13]                                                          ; clock        ; clock       ; 0.000        ; -0.011     ; 0.667      ;
; 0.529  ; CU:Step1|alu_op[0]                                                                ; BUFFREG:Step7|output[7]                                                           ; clock        ; clock       ; 0.000        ; 0.006      ; 0.687      ;
; 0.529  ; CU:Step1|alu_op[1]                                                                ; BUFFREG:Step7|output[12]                                                          ; clock        ; clock       ; 0.000        ; -0.011     ; 0.670      ;
; 0.532  ; BUFFREG:Step7|output[11]                                                          ; BUFFREG:Step6|output[11]                                                          ; clock        ; clock       ; 0.000        ; -0.004     ; 0.680      ;
; 0.538  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[5]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]  ; clock        ; clock       ; 0.000        ; 0.006      ; 0.696      ;
; 0.538  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[7]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[7]  ; clock        ; clock       ; 0.000        ; 0.006      ; 0.696      ;
; 0.540  ; BUFFREG:Step3|output[10]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[10]      ; clock        ; clock       ; 0.000        ; -0.005     ; 0.687      ;
; 0.544  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[2]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]  ; clock        ; clock       ; 0.000        ; 0.010      ; 0.706      ;
; 0.545  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[0]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]  ; clock        ; clock       ; 0.000        ; 0.010      ; 0.707      ;
; 0.551  ; BUFFREG:Step3|output[9]                                                           ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[9]       ; clock        ; clock       ; 0.000        ; -0.006     ; 0.697      ;
; 0.554  ; BUFFREG:Step3|output[5]                                                           ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[5]       ; clock        ; clock       ; 0.000        ; -0.006     ; 0.700      ;
; 0.554  ; BUFFREG:Step3|output[11]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[11]      ; clock        ; clock       ; 0.000        ; -0.006     ; 0.700      ;
; 0.558  ; CU:Step1|rf_write                                                                 ; CU:Step1|rf_write                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.710      ;
; 0.559  ; BUFFREG:Step3|output[13]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[13]      ; clock        ; clock       ; 0.000        ; -0.019     ; 0.692      ;
; 0.560  ; BUFFREG:Step3|output[7]                                                           ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[7]       ; clock        ; clock       ; 0.000        ; -0.006     ; 0.706      ;
; 0.565  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]  ; BUFFREG:Step6|output[2]                                                           ; clock        ; clock       ; 0.000        ; -0.004     ; 0.713      ;
; 0.573  ; BUFFREG:Step7|output[14]                                                          ; BUFFREG:Step6|output[14]                                                          ; clock        ; clock       ; 0.000        ; -0.007     ; 0.718      ;
; 0.575  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]  ; BUFFREG:Step6|output[0]                                                           ; clock        ; clock       ; 0.000        ; -0.004     ; 0.723      ;
; 0.581  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step3|output[9]                                                           ; clock        ; clock       ; 0.000        ; 0.002      ; 0.735      ;
; 0.586  ; IR:Step12|Instruction[21]                                                         ; CU:Step1|ma_select                                                                ; clock        ; clock       ; 0.000        ; 0.003      ; 0.741      ;
; 0.588  ; IR:Step12|Instruction[15]                                                         ; CU:Step1|ps_enable                                                                ; clock        ; clock       ; 0.000        ; 0.002      ; 0.742      ;
; 0.590  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step3|output[7]                                                           ; clock        ; clock       ; 0.000        ; 0.002      ; 0.744      ;
; 0.592  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step3|output[11]                                                          ; clock        ; clock       ; 0.000        ; 0.002      ; 0.746      ;
; 0.592  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step3|output[13]                                                          ; clock        ; clock       ; 0.000        ; 0.002      ; 0.746      ;
; 0.593  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step3|output[5]                                                           ; clock        ; clock       ; 0.000        ; 0.002      ; 0.747      ;
; 0.593  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step3|output[15]                                                          ; clock        ; clock       ; 0.000        ; 0.002      ; 0.747      ;
; 0.593  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step3|output[14]                                                          ; clock        ; clock       ; 0.000        ; 0.002      ; 0.747      ;
; 0.598  ; CU:Step1|alu_op[1]                                                                ; BUFFREG:Step7|output[11]                                                          ; clock        ; clock       ; 0.000        ; 0.002      ; 0.752      ;
; 0.600  ; IR:Step12|Instruction[23]                                                         ; CU:Step1|ps_enable                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.752      ;
; 0.604  ; CU:Step1|alu_op[0]                                                                ; BUFFREG:Step7|output[11]                                                          ; clock        ; clock       ; 0.000        ; 0.002      ; 0.758      ;
; 0.609  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[1]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]  ; clock        ; clock       ; 0.000        ; 0.010      ; 0.771      ;
; 0.613  ; CU:Step1|alu_op[0]                                                                ; BUFFREG:Step7|output[5]                                                           ; clock        ; clock       ; 0.000        ; 0.005      ; 0.770      ;
; 0.615  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[10]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10] ; clock        ; clock       ; 0.000        ; -0.011     ; 0.756      ;
; 0.625  ; CU:Step1|alu_op[1]                                                                ; BUFFREG:Step7|output[2]                                                           ; clock        ; clock       ; 0.000        ; 0.011      ; 0.788      ;
; 0.628  ; CU:Step1|y_select[0]                                                              ; CU:Step1|y_select[0]                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.780      ;
; 0.630  ; CU:Step1|alu_op[2]                                                                ; BUFFREG:Step7|output[5]                                                           ; clock        ; clock       ; 0.000        ; 0.006      ; 0.788      ;
; 0.631  ; CU:Step1|alu_op[1]                                                                ; BUFFREG:Step7|output[15]                                                          ; clock        ; clock       ; 0.000        ; 0.005      ; 0.788      ;
; 0.632  ; CU:Step1|alu_op[1]                                                                ; BUFFREG:Step7|output[9]                                                           ; clock        ; clock       ; 0.000        ; 0.011      ; 0.795      ;
; 0.639  ; CU:Step1|alu_op[2]                                                                ; BUFFREG:Step7|output[8]                                                           ; clock        ; clock       ; 0.000        ; 0.006      ; 0.797      ;
; 0.639  ; CU:Step1|alu_op[2]                                                                ; BUFFREG:Step7|output[15]                                                          ; clock        ; clock       ; 0.000        ; 0.006      ; 0.797      ;
; 0.639  ; CU:Step1|alu_op[2]                                                                ; BUFFREG:Step7|output[14]                                                          ; clock        ; clock       ; 0.000        ; 0.006      ; 0.797      ;
; 0.640  ; CU:Step1|alu_op[1]                                                                ; BUFFREG:Step7|output[4]                                                           ; clock        ; clock       ; 0.000        ; 0.005      ; 0.797      ;
; 0.640  ; CU:Step1|alu_op[1]                                                                ; BUFFREG:Step7|output[8]                                                           ; clock        ; clock       ; 0.000        ; 0.005      ; 0.797      ;
; 0.641  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[9]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[9]  ; clock        ; clock       ; 0.000        ; 0.006      ; 0.799      ;
; 0.643  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[6]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[6]  ; clock        ; clock       ; 0.000        ; 0.006      ; 0.801      ;
; 0.647  ; IR:Step12|Instruction[2]                                                          ; BUFFREG:Step4|output[7]                                                           ; clock        ; clock       ; 0.000        ; -0.004     ; 0.795      ;
; 0.648  ; IR:Step12|Instruction[2]                                                          ; BUFFREG:Step4|output[15]                                                          ; clock        ; clock       ; 0.000        ; -0.004     ; 0.796      ;
; 0.649  ; IR:Step12|Instruction[2]                                                          ; BUFFREG:Step4|output[9]                                                           ; clock        ; clock       ; 0.000        ; -0.004     ; 0.797      ;
; 0.650  ; IR:Step12|Instruction[2]                                                          ; BUFFREG:Step4|output[10]                                                          ; clock        ; clock       ; 0.000        ; -0.004     ; 0.798      ;
; 0.650  ; BUFFREG:Step7|output[13]                                                          ; BUFFREG:Step6|output[13]                                                          ; clock        ; clock       ; 0.000        ; 0.009      ; 0.811      ;
; 0.652  ; IR:Step12|Instruction[12]                                                         ; BUFFREG:Step7|output[4]                                                           ; clock        ; clock       ; 0.000        ; 0.001      ; 0.805      ;
; 0.653  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[8]  ; BUFFREG:Step6|output[8]                                                           ; clock        ; clock       ; 0.000        ; -0.005     ; 0.800      ;
; 0.656  ; BUFFREG:Step7|output[12]                                                          ; BUFFREG:Step6|output[12]                                                          ; clock        ; clock       ; 0.000        ; 0.009      ; 0.817      ;
; 0.661  ; BUFFREG:Step4|output[14]                                                          ; BUFFREG:Step5|output[14]                                                          ; clock        ; clock       ; 0.000        ; 0.002      ; 0.815      ;
; 0.662  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[3]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[3]  ; clock        ; clock       ; 0.000        ; 0.012      ; 0.826      ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg2  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; reset        ; clock      ; 62.786 ; 62.786 ; Rise       ; clock           ;
; IOPush[*]    ; clock      ; 2.363  ; 2.363  ; Fall       ; clock           ;
;  IOPush[0]   ; clock      ; 2.277  ; 2.277  ; Fall       ; clock           ;
;  IOPush[1]   ; clock      ; 2.221  ; 2.221  ; Fall       ; clock           ;
;  IOPush[2]   ; clock      ; 2.363  ; 2.363  ; Fall       ; clock           ;
;  IOPush[3]   ; clock      ; 2.103  ; 2.103  ; Fall       ; clock           ;
; IOSwitch[*]  ; clock      ; -0.032 ; -0.032 ; Fall       ; clock           ;
;  IOSwitch[0] ; clock      ; -0.428 ; -0.428 ; Fall       ; clock           ;
;  IOSwitch[1] ; clock      ; -0.446 ; -0.446 ; Fall       ; clock           ;
;  IOSwitch[2] ; clock      ; -0.401 ; -0.401 ; Fall       ; clock           ;
;  IOSwitch[3] ; clock      ; -0.179 ; -0.179 ; Fall       ; clock           ;
;  IOSwitch[4] ; clock      ; -0.393 ; -0.393 ; Fall       ; clock           ;
;  IOSwitch[5] ; clock      ; -0.345 ; -0.345 ; Fall       ; clock           ;
;  IOSwitch[6] ; clock      ; -0.489 ; -0.489 ; Fall       ; clock           ;
;  IOSwitch[7] ; clock      ; -0.115 ; -0.115 ; Fall       ; clock           ;
;  IOSwitch[8] ; clock      ; -0.206 ; -0.206 ; Fall       ; clock           ;
;  IOSwitch[9] ; clock      ; -0.032 ; -0.032 ; Fall       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; reset        ; clock      ; -0.963 ; -0.963 ; Rise       ; clock           ;
; IOPush[*]    ; clock      ; -1.983 ; -1.983 ; Fall       ; clock           ;
;  IOPush[0]   ; clock      ; -2.157 ; -2.157 ; Fall       ; clock           ;
;  IOPush[1]   ; clock      ; -2.101 ; -2.101 ; Fall       ; clock           ;
;  IOPush[2]   ; clock      ; -2.243 ; -2.243 ; Fall       ; clock           ;
;  IOPush[3]   ; clock      ; -1.983 ; -1.983 ; Fall       ; clock           ;
; IOSwitch[*]  ; clock      ; 0.609  ; 0.609  ; Fall       ; clock           ;
;  IOSwitch[0] ; clock      ; 0.548  ; 0.548  ; Fall       ; clock           ;
;  IOSwitch[1] ; clock      ; 0.566  ; 0.566  ; Fall       ; clock           ;
;  IOSwitch[2] ; clock      ; 0.521  ; 0.521  ; Fall       ; clock           ;
;  IOSwitch[3] ; clock      ; 0.299  ; 0.299  ; Fall       ; clock           ;
;  IOSwitch[4] ; clock      ; 0.513  ; 0.513  ; Fall       ; clock           ;
;  IOSwitch[5] ; clock      ; 0.465  ; 0.465  ; Fall       ; clock           ;
;  IOSwitch[6] ; clock      ; 0.609  ; 0.609  ; Fall       ; clock           ;
;  IOSwitch[7] ; clock      ; 0.235  ; 0.235  ; Fall       ; clock           ;
;  IOSwitch[8] ; clock      ; 0.326  ; 0.326  ; Fall       ; clock           ;
;  IOSwitch[9] ; clock      ; 0.152  ; 0.152  ; Fall       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; InR_Output[*]     ; clock      ; 4.776 ; 4.776 ; Rise       ; clock           ;
;  InR_Output[0]    ; clock      ; 4.776 ; 4.776 ; Rise       ; clock           ;
;  InR_Output[1]    ; clock      ; 4.248 ; 4.248 ; Rise       ; clock           ;
;  InR_Output[2]    ; clock      ; 4.380 ; 4.380 ; Rise       ; clock           ;
;  InR_Output[3]    ; clock      ; 4.306 ; 4.306 ; Rise       ; clock           ;
;  InR_Output[4]    ; clock      ; 4.686 ; 4.686 ; Rise       ; clock           ;
;  InR_Output[5]    ; clock      ; 4.337 ; 4.337 ; Rise       ; clock           ;
;  InR_Output[6]    ; clock      ; 4.343 ; 4.343 ; Rise       ; clock           ;
;  InR_Output[7]    ; clock      ; 4.178 ; 4.178 ; Rise       ; clock           ;
;  InR_Output[8]    ; clock      ; 4.421 ; 4.421 ; Rise       ; clock           ;
;  InR_Output[9]    ; clock      ; 4.272 ; 4.272 ; Rise       ; clock           ;
;  InR_Output[10]   ; clock      ; 3.971 ; 3.971 ; Rise       ; clock           ;
;  InR_Output[11]   ; clock      ; 4.390 ; 4.390 ; Rise       ; clock           ;
;  InR_Output[12]   ; clock      ; 4.465 ; 4.465 ; Rise       ; clock           ;
;  InR_Output[13]   ; clock      ; 4.481 ; 4.481 ; Rise       ; clock           ;
;  InR_Output[14]   ; clock      ; 4.378 ; 4.378 ; Rise       ; clock           ;
;  InR_Output[15]   ; clock      ; 3.926 ; 3.926 ; Rise       ; clock           ;
;  InR_Output[16]   ; clock      ; 4.246 ; 4.246 ; Rise       ; clock           ;
;  InR_Output[17]   ; clock      ; 3.885 ; 3.885 ; Rise       ; clock           ;
;  InR_Output[18]   ; clock      ; 4.601 ; 4.601 ; Rise       ; clock           ;
;  InR_Output[19]   ; clock      ; 4.069 ; 4.069 ; Rise       ; clock           ;
;  InR_Output[20]   ; clock      ; 4.122 ; 4.122 ; Rise       ; clock           ;
;  InR_Output[21]   ; clock      ; 4.075 ; 4.075 ; Rise       ; clock           ;
;  InR_Output[22]   ; clock      ; 4.390 ; 4.390 ; Rise       ; clock           ;
;  InR_Output[23]   ; clock      ; 4.146 ; 4.146 ; Rise       ; clock           ;
; Stage_Output[*]   ; clock      ; 4.702 ; 4.702 ; Rise       ; clock           ;
;  Stage_Output[0]  ; clock      ; 3.939 ; 3.939 ; Rise       ; clock           ;
;  Stage_Output[1]  ; clock      ; 4.000 ; 4.000 ; Rise       ; clock           ;
;  Stage_Output[2]  ; clock      ; 3.978 ; 3.978 ; Rise       ; clock           ;
;  Stage_Output[3]  ; clock      ; 4.702 ; 4.702 ; Rise       ; clock           ;
;  Stage_Output[4]  ; clock      ; 3.983 ; 3.983 ; Rise       ; clock           ;
;  Stage_Output[5]  ; clock      ; 3.914 ; 3.914 ; Rise       ; clock           ;
;  Stage_Output[6]  ; clock      ; 3.896 ; 3.896 ; Rise       ; clock           ;
;  Stage_Output[7]  ; clock      ; 4.222 ; 4.222 ; Rise       ; clock           ;
;  Stage_Output[8]  ; clock      ; 4.472 ; 4.472 ; Rise       ; clock           ;
;  Stage_Output[9]  ; clock      ; 4.072 ; 4.072 ; Rise       ; clock           ;
;  Stage_Output[10] ; clock      ; 4.046 ; 4.046 ; Rise       ; clock           ;
;  Stage_Output[11] ; clock      ; 4.149 ; 4.149 ; Rise       ; clock           ;
;  Stage_Output[12] ; clock      ; 4.142 ; 4.142 ; Rise       ; clock           ;
;  Stage_Output[13] ; clock      ; 3.881 ; 3.881 ; Rise       ; clock           ;
;  Stage_Output[14] ; clock      ; 4.348 ; 4.348 ; Rise       ; clock           ;
;  Stage_Output[15] ; clock      ; 4.166 ; 4.166 ; Rise       ; clock           ;
;  Stage_Output[16] ; clock      ; 4.090 ; 4.090 ; Rise       ; clock           ;
;  Stage_Output[17] ; clock      ; 4.128 ; 4.128 ; Rise       ; clock           ;
;  Stage_Output[18] ; clock      ; 4.153 ; 4.153 ; Rise       ; clock           ;
;  Stage_Output[19] ; clock      ; 4.571 ; 4.571 ; Rise       ; clock           ;
;  Stage_Output[20] ; clock      ; 4.121 ; 4.121 ; Rise       ; clock           ;
;  Stage_Output[21] ; clock      ; 3.893 ; 3.893 ; Rise       ; clock           ;
;  Stage_Output[22] ; clock      ; 4.010 ; 4.010 ; Rise       ; clock           ;
;  Stage_Output[23] ; clock      ; 4.220 ; 4.220 ; Rise       ; clock           ;
;  Stage_Output[24] ; clock      ; 4.117 ; 4.117 ; Rise       ; clock           ;
;  Stage_Output[25] ; clock      ; 3.898 ; 3.898 ; Rise       ; clock           ;
;  Stage_Output[26] ; clock      ; 3.999 ; 3.999 ; Rise       ; clock           ;
;  Stage_Output[27] ; clock      ; 4.126 ; 4.126 ; Rise       ; clock           ;
;  Stage_Output[28] ; clock      ; 3.935 ; 3.935 ; Rise       ; clock           ;
;  Stage_Output[29] ; clock      ; 3.906 ; 3.906 ; Rise       ; clock           ;
;  Stage_Output[30] ; clock      ; 4.001 ; 4.001 ; Rise       ; clock           ;
;  Stage_Output[31] ; clock      ; 4.061 ; 4.061 ; Rise       ; clock           ;
; IOHEX0[*]         ; clock      ; 7.162 ; 7.162 ; Fall       ; clock           ;
;  IOHEX0[0]        ; clock      ; 6.861 ; 6.861 ; Fall       ; clock           ;
;  IOHEX0[1]        ; clock      ; 7.162 ; 7.162 ; Fall       ; clock           ;
;  IOHEX0[2]        ; clock      ; 6.771 ; 6.771 ; Fall       ; clock           ;
;  IOHEX0[3]        ; clock      ; 7.085 ; 7.085 ; Fall       ; clock           ;
;  IOHEX0[4]        ; clock      ; 6.982 ; 6.982 ; Fall       ; clock           ;
;  IOHEX0[5]        ; clock      ; 6.771 ; 6.771 ; Fall       ; clock           ;
;  IOHEX0[6]        ; clock      ; 6.582 ; 6.582 ; Fall       ; clock           ;
; IOLEDG[*]         ; clock      ; 7.285 ; 7.285 ; Fall       ; clock           ;
;  IOLEDG[0]        ; clock      ; 7.052 ; 7.052 ; Fall       ; clock           ;
;  IOLEDG[1]        ; clock      ; 6.851 ; 6.851 ; Fall       ; clock           ;
;  IOLEDG[2]        ; clock      ; 6.853 ; 6.853 ; Fall       ; clock           ;
;  IOLEDG[3]        ; clock      ; 6.817 ; 6.817 ; Fall       ; clock           ;
;  IOLEDG[4]        ; clock      ; 7.178 ; 7.178 ; Fall       ; clock           ;
;  IOLEDG[5]        ; clock      ; 7.285 ; 7.285 ; Fall       ; clock           ;
;  IOLEDG[6]        ; clock      ; 6.969 ; 6.969 ; Fall       ; clock           ;
;  IOLEDG[7]        ; clock      ; 7.210 ; 7.210 ; Fall       ; clock           ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; InR_Output[*]     ; clock      ; 3.885 ; 3.885 ; Rise       ; clock           ;
;  InR_Output[0]    ; clock      ; 4.776 ; 4.776 ; Rise       ; clock           ;
;  InR_Output[1]    ; clock      ; 4.248 ; 4.248 ; Rise       ; clock           ;
;  InR_Output[2]    ; clock      ; 4.380 ; 4.380 ; Rise       ; clock           ;
;  InR_Output[3]    ; clock      ; 4.306 ; 4.306 ; Rise       ; clock           ;
;  InR_Output[4]    ; clock      ; 4.686 ; 4.686 ; Rise       ; clock           ;
;  InR_Output[5]    ; clock      ; 4.337 ; 4.337 ; Rise       ; clock           ;
;  InR_Output[6]    ; clock      ; 4.343 ; 4.343 ; Rise       ; clock           ;
;  InR_Output[7]    ; clock      ; 4.178 ; 4.178 ; Rise       ; clock           ;
;  InR_Output[8]    ; clock      ; 4.421 ; 4.421 ; Rise       ; clock           ;
;  InR_Output[9]    ; clock      ; 4.272 ; 4.272 ; Rise       ; clock           ;
;  InR_Output[10]   ; clock      ; 3.971 ; 3.971 ; Rise       ; clock           ;
;  InR_Output[11]   ; clock      ; 4.390 ; 4.390 ; Rise       ; clock           ;
;  InR_Output[12]   ; clock      ; 4.465 ; 4.465 ; Rise       ; clock           ;
;  InR_Output[13]   ; clock      ; 4.481 ; 4.481 ; Rise       ; clock           ;
;  InR_Output[14]   ; clock      ; 4.378 ; 4.378 ; Rise       ; clock           ;
;  InR_Output[15]   ; clock      ; 3.926 ; 3.926 ; Rise       ; clock           ;
;  InR_Output[16]   ; clock      ; 4.246 ; 4.246 ; Rise       ; clock           ;
;  InR_Output[17]   ; clock      ; 3.885 ; 3.885 ; Rise       ; clock           ;
;  InR_Output[18]   ; clock      ; 4.601 ; 4.601 ; Rise       ; clock           ;
;  InR_Output[19]   ; clock      ; 4.069 ; 4.069 ; Rise       ; clock           ;
;  InR_Output[20]   ; clock      ; 4.122 ; 4.122 ; Rise       ; clock           ;
;  InR_Output[21]   ; clock      ; 4.075 ; 4.075 ; Rise       ; clock           ;
;  InR_Output[22]   ; clock      ; 4.390 ; 4.390 ; Rise       ; clock           ;
;  InR_Output[23]   ; clock      ; 4.146 ; 4.146 ; Rise       ; clock           ;
; Stage_Output[*]   ; clock      ; 3.881 ; 3.881 ; Rise       ; clock           ;
;  Stage_Output[0]  ; clock      ; 3.939 ; 3.939 ; Rise       ; clock           ;
;  Stage_Output[1]  ; clock      ; 4.000 ; 4.000 ; Rise       ; clock           ;
;  Stage_Output[2]  ; clock      ; 3.978 ; 3.978 ; Rise       ; clock           ;
;  Stage_Output[3]  ; clock      ; 4.702 ; 4.702 ; Rise       ; clock           ;
;  Stage_Output[4]  ; clock      ; 3.983 ; 3.983 ; Rise       ; clock           ;
;  Stage_Output[5]  ; clock      ; 3.914 ; 3.914 ; Rise       ; clock           ;
;  Stage_Output[6]  ; clock      ; 3.896 ; 3.896 ; Rise       ; clock           ;
;  Stage_Output[7]  ; clock      ; 4.222 ; 4.222 ; Rise       ; clock           ;
;  Stage_Output[8]  ; clock      ; 4.472 ; 4.472 ; Rise       ; clock           ;
;  Stage_Output[9]  ; clock      ; 4.072 ; 4.072 ; Rise       ; clock           ;
;  Stage_Output[10] ; clock      ; 4.046 ; 4.046 ; Rise       ; clock           ;
;  Stage_Output[11] ; clock      ; 4.149 ; 4.149 ; Rise       ; clock           ;
;  Stage_Output[12] ; clock      ; 4.142 ; 4.142 ; Rise       ; clock           ;
;  Stage_Output[13] ; clock      ; 3.881 ; 3.881 ; Rise       ; clock           ;
;  Stage_Output[14] ; clock      ; 4.348 ; 4.348 ; Rise       ; clock           ;
;  Stage_Output[15] ; clock      ; 4.166 ; 4.166 ; Rise       ; clock           ;
;  Stage_Output[16] ; clock      ; 4.090 ; 4.090 ; Rise       ; clock           ;
;  Stage_Output[17] ; clock      ; 4.128 ; 4.128 ; Rise       ; clock           ;
;  Stage_Output[18] ; clock      ; 4.153 ; 4.153 ; Rise       ; clock           ;
;  Stage_Output[19] ; clock      ; 4.571 ; 4.571 ; Rise       ; clock           ;
;  Stage_Output[20] ; clock      ; 4.121 ; 4.121 ; Rise       ; clock           ;
;  Stage_Output[21] ; clock      ; 3.893 ; 3.893 ; Rise       ; clock           ;
;  Stage_Output[22] ; clock      ; 4.010 ; 4.010 ; Rise       ; clock           ;
;  Stage_Output[23] ; clock      ; 4.220 ; 4.220 ; Rise       ; clock           ;
;  Stage_Output[24] ; clock      ; 4.117 ; 4.117 ; Rise       ; clock           ;
;  Stage_Output[25] ; clock      ; 3.898 ; 3.898 ; Rise       ; clock           ;
;  Stage_Output[26] ; clock      ; 3.999 ; 3.999 ; Rise       ; clock           ;
;  Stage_Output[27] ; clock      ; 4.126 ; 4.126 ; Rise       ; clock           ;
;  Stage_Output[28] ; clock      ; 3.935 ; 3.935 ; Rise       ; clock           ;
;  Stage_Output[29] ; clock      ; 3.906 ; 3.906 ; Rise       ; clock           ;
;  Stage_Output[30] ; clock      ; 4.001 ; 4.001 ; Rise       ; clock           ;
;  Stage_Output[31] ; clock      ; 4.061 ; 4.061 ; Rise       ; clock           ;
; IOHEX0[*]         ; clock      ; 6.582 ; 6.582 ; Fall       ; clock           ;
;  IOHEX0[0]        ; clock      ; 6.861 ; 6.861 ; Fall       ; clock           ;
;  IOHEX0[1]        ; clock      ; 7.162 ; 7.162 ; Fall       ; clock           ;
;  IOHEX0[2]        ; clock      ; 6.771 ; 6.771 ; Fall       ; clock           ;
;  IOHEX0[3]        ; clock      ; 7.085 ; 7.085 ; Fall       ; clock           ;
;  IOHEX0[4]        ; clock      ; 6.982 ; 6.982 ; Fall       ; clock           ;
;  IOHEX0[5]        ; clock      ; 6.771 ; 6.771 ; Fall       ; clock           ;
;  IOHEX0[6]        ; clock      ; 6.582 ; 6.582 ; Fall       ; clock           ;
; IOLEDG[*]         ; clock      ; 6.817 ; 6.817 ; Fall       ; clock           ;
;  IOLEDG[0]        ; clock      ; 7.052 ; 7.052 ; Fall       ; clock           ;
;  IOLEDG[1]        ; clock      ; 6.851 ; 6.851 ; Fall       ; clock           ;
;  IOLEDG[2]        ; clock      ; 6.853 ; 6.853 ; Fall       ; clock           ;
;  IOLEDG[3]        ; clock      ; 6.817 ; 6.817 ; Fall       ; clock           ;
;  IOLEDG[4]        ; clock      ; 7.178 ; 7.178 ; Fall       ; clock           ;
;  IOLEDG[5]        ; clock      ; 7.285 ; 7.285 ; Fall       ; clock           ;
;  IOLEDG[6]        ; clock      ; 6.969 ; 6.969 ; Fall       ; clock           ;
;  IOLEDG[7]        ; clock      ; 7.210 ; 7.210 ; Fall       ; clock           ;
+-------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                ;
+------------------+------------+---------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+---------+----------+---------+---------------------+
; Worst-case Slack ; -161.361   ; -4.848  ; N/A      ; N/A     ; -2.064              ;
;  clock           ; -161.361   ; -4.848  ; N/A      ; N/A     ; -2.064              ;
; Design-wide TNS  ; -16037.794 ; -65.226 ; 0.0      ; 0.0     ; -1075.891           ;
;  clock           ; -16037.794 ; -65.226 ; N/A      ; N/A     ; -1075.891           ;
+------------------+------------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+--------------+------------+---------+---------+------------+-----------------+
; Data Port    ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+--------------+------------+---------+---------+------------+-----------------+
; reset        ; clock      ; 162.326 ; 162.326 ; Rise       ; clock           ;
; IOPush[*]    ; clock      ; 5.046   ; 5.046   ; Fall       ; clock           ;
;  IOPush[0]   ; clock      ; 4.922   ; 4.922   ; Fall       ; clock           ;
;  IOPush[1]   ; clock      ; 4.826   ; 4.826   ; Fall       ; clock           ;
;  IOPush[2]   ; clock      ; 5.046   ; 5.046   ; Fall       ; clock           ;
;  IOPush[3]   ; clock      ; 4.500   ; 4.500   ; Fall       ; clock           ;
; IOSwitch[*]  ; clock      ; 0.892   ; 0.892   ; Fall       ; clock           ;
;  IOSwitch[0] ; clock      ; 0.148   ; 0.148   ; Fall       ; clock           ;
;  IOSwitch[1] ; clock      ; 0.080   ; 0.080   ; Fall       ; clock           ;
;  IOSwitch[2] ; clock      ; 0.183   ; 0.183   ; Fall       ; clock           ;
;  IOSwitch[3] ; clock      ; 0.681   ; 0.681   ; Fall       ; clock           ;
;  IOSwitch[4] ; clock      ; 0.173   ; 0.173   ; Fall       ; clock           ;
;  IOSwitch[5] ; clock      ; 0.278   ; 0.278   ; Fall       ; clock           ;
;  IOSwitch[6] ; clock      ; -0.091  ; -0.091  ; Fall       ; clock           ;
;  IOSwitch[7] ; clock      ; 0.755   ; 0.755   ; Fall       ; clock           ;
;  IOSwitch[8] ; clock      ; 0.604   ; 0.604   ; Fall       ; clock           ;
;  IOSwitch[9] ; clock      ; 0.892   ; 0.892   ; Fall       ; clock           ;
+--------------+------------+---------+---------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; reset        ; clock      ; -0.963 ; -0.963 ; Rise       ; clock           ;
; IOPush[*]    ; clock      ; -1.983 ; -1.983 ; Fall       ; clock           ;
;  IOPush[0]   ; clock      ; -2.157 ; -2.157 ; Fall       ; clock           ;
;  IOPush[1]   ; clock      ; -2.101 ; -2.101 ; Fall       ; clock           ;
;  IOPush[2]   ; clock      ; -2.243 ; -2.243 ; Fall       ; clock           ;
;  IOPush[3]   ; clock      ; -1.983 ; -1.983 ; Fall       ; clock           ;
; IOSwitch[*]  ; clock      ; 0.609  ; 0.609  ; Fall       ; clock           ;
;  IOSwitch[0] ; clock      ; 0.548  ; 0.548  ; Fall       ; clock           ;
;  IOSwitch[1] ; clock      ; 0.566  ; 0.566  ; Fall       ; clock           ;
;  IOSwitch[2] ; clock      ; 0.521  ; 0.521  ; Fall       ; clock           ;
;  IOSwitch[3] ; clock      ; 0.299  ; 0.299  ; Fall       ; clock           ;
;  IOSwitch[4] ; clock      ; 0.513  ; 0.513  ; Fall       ; clock           ;
;  IOSwitch[5] ; clock      ; 0.465  ; 0.465  ; Fall       ; clock           ;
;  IOSwitch[6] ; clock      ; 0.609  ; 0.609  ; Fall       ; clock           ;
;  IOSwitch[7] ; clock      ; 0.235  ; 0.235  ; Fall       ; clock           ;
;  IOSwitch[8] ; clock      ; 0.326  ; 0.326  ; Fall       ; clock           ;
;  IOSwitch[9] ; clock      ; 0.152  ; 0.152  ; Fall       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; InR_Output[*]     ; clock      ; 9.325  ; 9.325  ; Rise       ; clock           ;
;  InR_Output[0]    ; clock      ; 9.325  ; 9.325  ; Rise       ; clock           ;
;  InR_Output[1]    ; clock      ; 8.305  ; 8.305  ; Rise       ; clock           ;
;  InR_Output[2]    ; clock      ; 8.444  ; 8.444  ; Rise       ; clock           ;
;  InR_Output[3]    ; clock      ; 8.118  ; 8.118  ; Rise       ; clock           ;
;  InR_Output[4]    ; clock      ; 9.071  ; 9.071  ; Rise       ; clock           ;
;  InR_Output[5]    ; clock      ; 8.292  ; 8.292  ; Rise       ; clock           ;
;  InR_Output[6]    ; clock      ; 8.549  ; 8.549  ; Rise       ; clock           ;
;  InR_Output[7]    ; clock      ; 7.900  ; 7.900  ; Rise       ; clock           ;
;  InR_Output[8]    ; clock      ; 8.302  ; 8.302  ; Rise       ; clock           ;
;  InR_Output[9]    ; clock      ; 8.063  ; 8.063  ; Rise       ; clock           ;
;  InR_Output[10]   ; clock      ; 7.332  ; 7.332  ; Rise       ; clock           ;
;  InR_Output[11]   ; clock      ; 8.595  ; 8.595  ; Rise       ; clock           ;
;  InR_Output[12]   ; clock      ; 8.828  ; 8.828  ; Rise       ; clock           ;
;  InR_Output[13]   ; clock      ; 8.913  ; 8.913  ; Rise       ; clock           ;
;  InR_Output[14]   ; clock      ; 8.496  ; 8.496  ; Rise       ; clock           ;
;  InR_Output[15]   ; clock      ; 7.332  ; 7.332  ; Rise       ; clock           ;
;  InR_Output[16]   ; clock      ; 7.916  ; 7.916  ; Rise       ; clock           ;
;  InR_Output[17]   ; clock      ; 7.214  ; 7.214  ; Rise       ; clock           ;
;  InR_Output[18]   ; clock      ; 8.950  ; 8.950  ; Rise       ; clock           ;
;  InR_Output[19]   ; clock      ; 7.687  ; 7.687  ; Rise       ; clock           ;
;  InR_Output[20]   ; clock      ; 7.967  ; 7.967  ; Rise       ; clock           ;
;  InR_Output[21]   ; clock      ; 7.618  ; 7.618  ; Rise       ; clock           ;
;  InR_Output[22]   ; clock      ; 8.390  ; 8.390  ; Rise       ; clock           ;
;  InR_Output[23]   ; clock      ; 7.860  ; 7.860  ; Rise       ; clock           ;
; Stage_Output[*]   ; clock      ; 9.091  ; 9.091  ; Rise       ; clock           ;
;  Stage_Output[0]  ; clock      ; 7.288  ; 7.288  ; Rise       ; clock           ;
;  Stage_Output[1]  ; clock      ; 7.512  ; 7.512  ; Rise       ; clock           ;
;  Stage_Output[2]  ; clock      ; 7.469  ; 7.469  ; Rise       ; clock           ;
;  Stage_Output[3]  ; clock      ; 9.091  ; 9.091  ; Rise       ; clock           ;
;  Stage_Output[4]  ; clock      ; 7.481  ; 7.481  ; Rise       ; clock           ;
;  Stage_Output[5]  ; clock      ; 7.240  ; 7.240  ; Rise       ; clock           ;
;  Stage_Output[6]  ; clock      ; 7.214  ; 7.214  ; Rise       ; clock           ;
;  Stage_Output[7]  ; clock      ; 8.083  ; 8.083  ; Rise       ; clock           ;
;  Stage_Output[8]  ; clock      ; 8.489  ; 8.489  ; Rise       ; clock           ;
;  Stage_Output[9]  ; clock      ; 7.870  ; 7.870  ; Rise       ; clock           ;
;  Stage_Output[10] ; clock      ; 7.831  ; 7.831  ; Rise       ; clock           ;
;  Stage_Output[11] ; clock      ; 8.018  ; 8.018  ; Rise       ; clock           ;
;  Stage_Output[12] ; clock      ; 7.838  ; 7.838  ; Rise       ; clock           ;
;  Stage_Output[13] ; clock      ; 7.205  ; 7.205  ; Rise       ; clock           ;
;  Stage_Output[14] ; clock      ; 8.212  ; 8.212  ; Rise       ; clock           ;
;  Stage_Output[15] ; clock      ; 8.032  ; 8.032  ; Rise       ; clock           ;
;  Stage_Output[16] ; clock      ; 7.930  ; 7.930  ; Rise       ; clock           ;
;  Stage_Output[17] ; clock      ; 7.822  ; 7.822  ; Rise       ; clock           ;
;  Stage_Output[18] ; clock      ; 8.027  ; 8.027  ; Rise       ; clock           ;
;  Stage_Output[19] ; clock      ; 8.777  ; 8.777  ; Rise       ; clock           ;
;  Stage_Output[20] ; clock      ; 7.963  ; 7.963  ; Rise       ; clock           ;
;  Stage_Output[21] ; clock      ; 7.227  ; 7.227  ; Rise       ; clock           ;
;  Stage_Output[22] ; clock      ; 7.646  ; 7.646  ; Rise       ; clock           ;
;  Stage_Output[23] ; clock      ; 8.233  ; 8.233  ; Rise       ; clock           ;
;  Stage_Output[24] ; clock      ; 7.804  ; 7.804  ; Rise       ; clock           ;
;  Stage_Output[25] ; clock      ; 7.237  ; 7.237  ; Rise       ; clock           ;
;  Stage_Output[26] ; clock      ; 7.633  ; 7.633  ; Rise       ; clock           ;
;  Stage_Output[27] ; clock      ; 7.974  ; 7.974  ; Rise       ; clock           ;
;  Stage_Output[28] ; clock      ; 7.271  ; 7.271  ; Rise       ; clock           ;
;  Stage_Output[29] ; clock      ; 7.242  ; 7.242  ; Rise       ; clock           ;
;  Stage_Output[30] ; clock      ; 7.637  ; 7.637  ; Rise       ; clock           ;
;  Stage_Output[31] ; clock      ; 7.585  ; 7.585  ; Rise       ; clock           ;
; IOHEX0[*]         ; clock      ; 15.493 ; 15.493 ; Fall       ; clock           ;
;  IOHEX0[0]        ; clock      ; 14.640 ; 14.640 ; Fall       ; clock           ;
;  IOHEX0[1]        ; clock      ; 15.493 ; 15.493 ; Fall       ; clock           ;
;  IOHEX0[2]        ; clock      ; 14.277 ; 14.277 ; Fall       ; clock           ;
;  IOHEX0[3]        ; clock      ; 15.125 ; 15.125 ; Fall       ; clock           ;
;  IOHEX0[4]        ; clock      ; 14.978 ; 14.978 ; Fall       ; clock           ;
;  IOHEX0[5]        ; clock      ; 14.429 ; 14.429 ; Fall       ; clock           ;
;  IOHEX0[6]        ; clock      ; 13.829 ; 13.829 ; Fall       ; clock           ;
; IOLEDG[*]         ; clock      ; 15.582 ; 15.582 ; Fall       ; clock           ;
;  IOLEDG[0]        ; clock      ; 14.912 ; 14.912 ; Fall       ; clock           ;
;  IOLEDG[1]        ; clock      ; 14.357 ; 14.357 ; Fall       ; clock           ;
;  IOLEDG[2]        ; clock      ; 14.441 ; 14.441 ; Fall       ; clock           ;
;  IOLEDG[3]        ; clock      ; 14.194 ; 14.194 ; Fall       ; clock           ;
;  IOLEDG[4]        ; clock      ; 15.286 ; 15.286 ; Fall       ; clock           ;
;  IOLEDG[5]        ; clock      ; 15.582 ; 15.582 ; Fall       ; clock           ;
;  IOLEDG[6]        ; clock      ; 14.573 ; 14.573 ; Fall       ; clock           ;
;  IOLEDG[7]        ; clock      ; 15.341 ; 15.341 ; Fall       ; clock           ;
+-------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; InR_Output[*]     ; clock      ; 3.885 ; 3.885 ; Rise       ; clock           ;
;  InR_Output[0]    ; clock      ; 4.776 ; 4.776 ; Rise       ; clock           ;
;  InR_Output[1]    ; clock      ; 4.248 ; 4.248 ; Rise       ; clock           ;
;  InR_Output[2]    ; clock      ; 4.380 ; 4.380 ; Rise       ; clock           ;
;  InR_Output[3]    ; clock      ; 4.306 ; 4.306 ; Rise       ; clock           ;
;  InR_Output[4]    ; clock      ; 4.686 ; 4.686 ; Rise       ; clock           ;
;  InR_Output[5]    ; clock      ; 4.337 ; 4.337 ; Rise       ; clock           ;
;  InR_Output[6]    ; clock      ; 4.343 ; 4.343 ; Rise       ; clock           ;
;  InR_Output[7]    ; clock      ; 4.178 ; 4.178 ; Rise       ; clock           ;
;  InR_Output[8]    ; clock      ; 4.421 ; 4.421 ; Rise       ; clock           ;
;  InR_Output[9]    ; clock      ; 4.272 ; 4.272 ; Rise       ; clock           ;
;  InR_Output[10]   ; clock      ; 3.971 ; 3.971 ; Rise       ; clock           ;
;  InR_Output[11]   ; clock      ; 4.390 ; 4.390 ; Rise       ; clock           ;
;  InR_Output[12]   ; clock      ; 4.465 ; 4.465 ; Rise       ; clock           ;
;  InR_Output[13]   ; clock      ; 4.481 ; 4.481 ; Rise       ; clock           ;
;  InR_Output[14]   ; clock      ; 4.378 ; 4.378 ; Rise       ; clock           ;
;  InR_Output[15]   ; clock      ; 3.926 ; 3.926 ; Rise       ; clock           ;
;  InR_Output[16]   ; clock      ; 4.246 ; 4.246 ; Rise       ; clock           ;
;  InR_Output[17]   ; clock      ; 3.885 ; 3.885 ; Rise       ; clock           ;
;  InR_Output[18]   ; clock      ; 4.601 ; 4.601 ; Rise       ; clock           ;
;  InR_Output[19]   ; clock      ; 4.069 ; 4.069 ; Rise       ; clock           ;
;  InR_Output[20]   ; clock      ; 4.122 ; 4.122 ; Rise       ; clock           ;
;  InR_Output[21]   ; clock      ; 4.075 ; 4.075 ; Rise       ; clock           ;
;  InR_Output[22]   ; clock      ; 4.390 ; 4.390 ; Rise       ; clock           ;
;  InR_Output[23]   ; clock      ; 4.146 ; 4.146 ; Rise       ; clock           ;
; Stage_Output[*]   ; clock      ; 3.881 ; 3.881 ; Rise       ; clock           ;
;  Stage_Output[0]  ; clock      ; 3.939 ; 3.939 ; Rise       ; clock           ;
;  Stage_Output[1]  ; clock      ; 4.000 ; 4.000 ; Rise       ; clock           ;
;  Stage_Output[2]  ; clock      ; 3.978 ; 3.978 ; Rise       ; clock           ;
;  Stage_Output[3]  ; clock      ; 4.702 ; 4.702 ; Rise       ; clock           ;
;  Stage_Output[4]  ; clock      ; 3.983 ; 3.983 ; Rise       ; clock           ;
;  Stage_Output[5]  ; clock      ; 3.914 ; 3.914 ; Rise       ; clock           ;
;  Stage_Output[6]  ; clock      ; 3.896 ; 3.896 ; Rise       ; clock           ;
;  Stage_Output[7]  ; clock      ; 4.222 ; 4.222 ; Rise       ; clock           ;
;  Stage_Output[8]  ; clock      ; 4.472 ; 4.472 ; Rise       ; clock           ;
;  Stage_Output[9]  ; clock      ; 4.072 ; 4.072 ; Rise       ; clock           ;
;  Stage_Output[10] ; clock      ; 4.046 ; 4.046 ; Rise       ; clock           ;
;  Stage_Output[11] ; clock      ; 4.149 ; 4.149 ; Rise       ; clock           ;
;  Stage_Output[12] ; clock      ; 4.142 ; 4.142 ; Rise       ; clock           ;
;  Stage_Output[13] ; clock      ; 3.881 ; 3.881 ; Rise       ; clock           ;
;  Stage_Output[14] ; clock      ; 4.348 ; 4.348 ; Rise       ; clock           ;
;  Stage_Output[15] ; clock      ; 4.166 ; 4.166 ; Rise       ; clock           ;
;  Stage_Output[16] ; clock      ; 4.090 ; 4.090 ; Rise       ; clock           ;
;  Stage_Output[17] ; clock      ; 4.128 ; 4.128 ; Rise       ; clock           ;
;  Stage_Output[18] ; clock      ; 4.153 ; 4.153 ; Rise       ; clock           ;
;  Stage_Output[19] ; clock      ; 4.571 ; 4.571 ; Rise       ; clock           ;
;  Stage_Output[20] ; clock      ; 4.121 ; 4.121 ; Rise       ; clock           ;
;  Stage_Output[21] ; clock      ; 3.893 ; 3.893 ; Rise       ; clock           ;
;  Stage_Output[22] ; clock      ; 4.010 ; 4.010 ; Rise       ; clock           ;
;  Stage_Output[23] ; clock      ; 4.220 ; 4.220 ; Rise       ; clock           ;
;  Stage_Output[24] ; clock      ; 4.117 ; 4.117 ; Rise       ; clock           ;
;  Stage_Output[25] ; clock      ; 3.898 ; 3.898 ; Rise       ; clock           ;
;  Stage_Output[26] ; clock      ; 3.999 ; 3.999 ; Rise       ; clock           ;
;  Stage_Output[27] ; clock      ; 4.126 ; 4.126 ; Rise       ; clock           ;
;  Stage_Output[28] ; clock      ; 3.935 ; 3.935 ; Rise       ; clock           ;
;  Stage_Output[29] ; clock      ; 3.906 ; 3.906 ; Rise       ; clock           ;
;  Stage_Output[30] ; clock      ; 4.001 ; 4.001 ; Rise       ; clock           ;
;  Stage_Output[31] ; clock      ; 4.061 ; 4.061 ; Rise       ; clock           ;
; IOHEX0[*]         ; clock      ; 6.582 ; 6.582 ; Fall       ; clock           ;
;  IOHEX0[0]        ; clock      ; 6.861 ; 6.861 ; Fall       ; clock           ;
;  IOHEX0[1]        ; clock      ; 7.162 ; 7.162 ; Fall       ; clock           ;
;  IOHEX0[2]        ; clock      ; 6.771 ; 6.771 ; Fall       ; clock           ;
;  IOHEX0[3]        ; clock      ; 7.085 ; 7.085 ; Fall       ; clock           ;
;  IOHEX0[4]        ; clock      ; 6.982 ; 6.982 ; Fall       ; clock           ;
;  IOHEX0[5]        ; clock      ; 6.771 ; 6.771 ; Fall       ; clock           ;
;  IOHEX0[6]        ; clock      ; 6.582 ; 6.582 ; Fall       ; clock           ;
; IOLEDG[*]         ; clock      ; 6.817 ; 6.817 ; Fall       ; clock           ;
;  IOLEDG[0]        ; clock      ; 7.052 ; 7.052 ; Fall       ; clock           ;
;  IOLEDG[1]        ; clock      ; 6.851 ; 6.851 ; Fall       ; clock           ;
;  IOLEDG[2]        ; clock      ; 6.853 ; 6.853 ; Fall       ; clock           ;
;  IOLEDG[3]        ; clock      ; 6.817 ; 6.817 ; Fall       ; clock           ;
;  IOLEDG[4]        ; clock      ; 7.178 ; 7.178 ; Fall       ; clock           ;
;  IOLEDG[5]        ; clock      ; 7.285 ; 7.285 ; Fall       ; clock           ;
;  IOLEDG[6]        ; clock      ; 6.969 ; 6.969 ; Fall       ; clock           ;
;  IOLEDG[7]        ; clock      ; 7.210 ; 7.210 ; Fall       ; clock           ;
+-------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clock      ; clock    ; > 2147483647 ; 965      ; 6483     ; 25       ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clock      ; clock    ; > 2147483647 ; 965      ; 6483     ; 25       ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 15    ; 15   ;
; Unconstrained Input Port Paths  ; 478   ; 478  ;
; Unconstrained Output Ports      ; 71    ; 71   ;
; Unconstrained Output Port Paths ; 71    ; 71   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 173 11/01/2011 SJ Web Edition
    Info: Processing started: Sun Nov 19 18:21:10 2017
Info: Command: quartus_sta Project -c Processor
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Processor.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -161.361
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -161.361    -16037.794 clock 
Info (332146): Worst-case hold slack is -4.848
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.848       -65.226 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.064
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.064     -1075.891 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 71 output pins without output pin load capacitance assignment
    Info (306007): Pin "IOLEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InR_Output[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InR_Output[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InR_Output[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InR_Output[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InR_Output[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InR_Output[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InR_Output[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InR_Output[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InR_Output[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InR_Output[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InR_Output[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InR_Output[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InR_Output[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InR_Output[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InR_Output[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InR_Output[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InR_Output[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InR_Output[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InR_Output[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InR_Output[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InR_Output[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InR_Output[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InR_Output[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InR_Output[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -62.302
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -62.302     -6070.373 clock 
Info (332146): Worst-case hold slack is -1.749
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.749       -22.939 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -951.380 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 658 megabytes
    Info: Processing ended: Sun Nov 19 18:21:41 2017
    Info: Elapsed time: 00:00:31
    Info: Total CPU time (on all processors): 00:00:27


