Classic Timing Analyzer report for mipsHardware
Wed Oct 16 11:44:49 2019
Quartus II 64-Bit Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. tsu
  8. tco
  9. th
 10. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                               ;
+------------------------------+-------+---------------+----------------------------------+------------------+-------------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From             ; To                ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+------------------+-------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 5.137 ns                         ; funct[2]         ; muxregdst[0]~reg0 ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 6.600 ns                         ; stateOut[3]~reg0 ; stateOut[3]       ; clk        ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -2.219 ns                        ; funct[1]         ; functOut[1]~reg0  ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A   ; None          ; 466.64 MHz ( period = 2.143 ns ) ; state.execute    ; functOut[5]~reg0  ; clk        ; clk      ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;                  ;                   ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+------------------+-------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2S15F484C3       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; Off                ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                             ;
+-------+------------------------------------------------+---------------------+---------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period)                           ; From                ; To                  ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+---------------------+---------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A   ; 466.64 MHz ( period = 2.143 ns )               ; state.execute       ; functOut[0]~reg0    ; clk        ; clk      ; None                        ; None                      ; 1.959 ns                ;
; N/A   ; 466.64 MHz ( period = 2.143 ns )               ; state.execute       ; functOut[5]~reg0    ; clk        ; clk      ; None                        ; None                      ; 1.959 ns                ;
; N/A   ; 466.85 MHz ( period = 2.142 ns )               ; state.execute       ; functOut[1]~reg0    ; clk        ; clk      ; None                        ; None                      ; 1.958 ns                ;
; N/A   ; 466.85 MHz ( period = 2.142 ns )               ; state.execute       ; functOut[2]~reg0    ; clk        ; clk      ; None                        ; None                      ; 1.958 ns                ;
; N/A   ; 466.85 MHz ( period = 2.142 ns )               ; state.execute       ; functOut[3]~reg0    ; clk        ; clk      ; None                        ; None                      ; 1.958 ns                ;
; N/A   ; 466.85 MHz ( period = 2.142 ns )               ; state.execute       ; functOut[4]~reg0    ; clk        ; clk      ; None                        ; None                      ; 1.958 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.decode2       ; functOut[0]~reg0    ; clk        ; clk      ; None                        ; None                      ; 1.747 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.decode2       ; functOut[5]~reg0    ; clk        ; clk      ; None                        ; None                      ; 1.747 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.decode2       ; functOut[1]~reg0    ; clk        ; clk      ; None                        ; None                      ; 1.746 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.decode2       ; functOut[2]~reg0    ; clk        ; clk      ; None                        ; None                      ; 1.746 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.decode2       ; functOut[3]~reg0    ; clk        ; clk      ; None                        ; None                      ; 1.746 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.decode2       ; functOut[4]~reg0    ; clk        ; clk      ; None                        ; None                      ; 1.746 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.add_sub_and   ; muxalusrcb[0]~reg0  ; clk        ; clk      ; None                        ; None                      ; 1.668 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.execute       ; stateOut[1]~reg0    ; clk        ; clk      ; None                        ; None                      ; 1.585 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.decode2       ; state.execute       ; clk        ; clk      ; None                        ; None                      ; 1.514 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; stateOut[3]~reg0    ; stateOut[3]~reg0    ; clk        ; clk      ; None                        ; None                      ; 1.480 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.decode2       ; alucontrol[0]~reg0  ; clk        ; clk      ; None                        ; None                      ; 1.478 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.add_sub_and   ; stateOut[6]~reg0    ; clk        ; clk      ; None                        ; None                      ; 1.471 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.decode2       ; muxregdst[1]~reg0   ; clk        ; clk      ; None                        ; None                      ; 1.426 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.break2        ; stateOut[6]~reg0    ; clk        ; clk      ; None                        ; None                      ; 1.424 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.closeWR       ; muxalusrcb[0]~reg0  ; clk        ; clk      ; None                        ; None                      ; 1.422 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.execute       ; stateOut[2]~reg0    ; clk        ; clk      ; None                        ; None                      ; 1.414 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.fetch2        ; stateOut[2]~reg0    ; clk        ; clk      ; None                        ; None                      ; 1.395 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.execute       ; state.add_sub_and   ; clk        ; clk      ; None                        ; None                      ; 1.385 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.execute       ; state.break2        ; clk        ; clk      ; None                        ; None                      ; 1.385 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.fetch3        ; stateOut[2]~reg0    ; clk        ; clk      ; None                        ; None                      ; 1.380 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.addi_addiu    ; regwrite~reg0       ; clk        ; clk      ; None                        ; None                      ; 1.358 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.execute       ; pcwrite~reg0        ; clk        ; clk      ; None                        ; None                      ; 1.326 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.execute       ; state.execute       ; clk        ; clk      ; None                        ; None                      ; 1.324 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.fetch3        ; alucontrol[0]~reg0  ; clk        ; clk      ; None                        ; None                      ; 1.325 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.addi_addiu    ; muxalusrca[0]~reg0  ; clk        ; clk      ; None                        ; None                      ; 1.310 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.addi_addiu    ; muxalusrcb[0]~reg0  ; clk        ; clk      ; None                        ; None                      ; 1.296 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.fetch2        ; alucontrol[0]~reg0  ; clk        ; clk      ; None                        ; None                      ; 1.294 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.fetch3        ; muxregdst[1]~reg0   ; clk        ; clk      ; None                        ; None                      ; 1.273 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.fetch3        ; stateOut[1]~reg0    ; clk        ; clk      ; None                        ; None                      ; 1.270 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.wait_Final    ; muxalusrcb[0]~reg0  ; clk        ; clk      ; None                        ; None                      ; 1.254 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.addi_addiu    ; stateOut[6]~reg0    ; clk        ; clk      ; None                        ; None                      ; 1.254 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.fetch2        ; muxregdst[1]~reg0   ; clk        ; clk      ; None                        ; None                      ; 1.242 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.wait_Final    ; stateOut[2]~reg0    ; clk        ; clk      ; None                        ; None                      ; 1.238 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.fetch3        ; stateOut[0]~reg0    ; clk        ; clk      ; None                        ; None                      ; 1.216 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.closeWR       ; stateOut[0]~reg0    ; clk        ; clk      ; None                        ; None                      ; 1.171 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.execute       ; muxalusrcb[0]~reg0  ; clk        ; clk      ; None                        ; None                      ; 1.165 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.execute       ; regwrite~reg0       ; clk        ; clk      ; None                        ; None                      ; 1.138 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.execute       ; muxregdst[1]~reg0   ; clk        ; clk      ; None                        ; None                      ; 1.138 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.execute       ; muxalusrca[0]~reg0  ; clk        ; clk      ; None                        ; None                      ; 1.132 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.decode        ; alucontrol[0]~reg0  ; clk        ; clk      ; None                        ; None                      ; 1.128 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.decode        ; muxalusrcb[1]~reg0  ; clk        ; clk      ; None                        ; None                      ; 1.127 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.execute       ; alucontrol[0]~reg0  ; clk        ; clk      ; None                        ; None                      ; 1.124 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.execute       ; aluoutwrite~reg0    ; clk        ; clk      ; None                        ; None                      ; 1.124 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.decode2       ; stateOut[1]~reg0    ; clk        ; clk      ; None                        ; None                      ; 1.104 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.execute       ; alucontrol[1]~reg0  ; clk        ; clk      ; None                        ; None                      ; 1.103 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.execute       ; muxalusrcb[1]~reg0  ; clk        ; clk      ; None                        ; None                      ; 1.099 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.execute       ; stateOut[3]~reg0    ; clk        ; clk      ; None                        ; None                      ; 1.082 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.fetch2        ; stateOut[1]~reg0    ; clk        ; clk      ; None                        ; None                      ; 1.085 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.decode        ; muxregdst[1]~reg0   ; clk        ; clk      ; None                        ; None                      ; 1.076 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.fetch2        ; pcwrite~reg0        ; clk        ; clk      ; None                        ; None                      ; 1.070 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.execute       ; muxpcsource[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 1.034 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.add_sub_and   ; regwrite~reg0       ; clk        ; clk      ; None                        ; None                      ; 1.034 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; pcwrite~reg0        ; pcwrite~reg0        ; clk        ; clk      ; None                        ; None                      ; 1.036 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.decode2       ; muxalusrcb[1]~reg0  ; clk        ; clk      ; None                        ; None                      ; 0.996 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.add_sub_and   ; muxalusrca[0]~reg0  ; clk        ; clk      ; None                        ; None                      ; 0.986 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.fetch1        ; stateOut[2]~reg0    ; clk        ; clk      ; None                        ; None                      ; 0.983 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.fetch1        ; alucontrol[0]~reg0  ; clk        ; clk      ; None                        ; None                      ; 0.974 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.execute       ; irwrite~reg0        ; clk        ; clk      ; None                        ; None                      ; 0.966 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.execute       ; muxregdst[0]~reg0   ; clk        ; clk      ; None                        ; None                      ; 0.962 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.execute       ; stateOut[0]~reg0    ; clk        ; clk      ; None                        ; None                      ; 0.947 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; muxpcsource[0]~reg0 ; muxpcsource[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 0.930 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.fetch1        ; muxregdst[1]~reg0   ; clk        ; clk      ; None                        ; None                      ; 0.922 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.decode        ; aluoutwrite~reg0    ; clk        ; clk      ; None                        ; None                      ; 0.908 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.add_sub_and   ; muxregdst[0]~reg0   ; clk        ; clk      ; None                        ; None                      ; 0.891 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.execute       ; stateOut[6]~reg0    ; clk        ; clk      ; None                        ; None                      ; 0.830 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.fetch1        ; stateOut[0]~reg0    ; clk        ; clk      ; None                        ; None                      ; 0.788 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.fetch3        ; irwrite~reg0        ; clk        ; clk      ; None                        ; None                      ; 0.759 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.decode        ; state.decode2       ; clk        ; clk      ; None                        ; None                      ; 0.747 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.break2        ; pcwrite~reg0        ; clk        ; clk      ; None                        ; None                      ; 0.741 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.break2        ; alucontrol[1]~reg0  ; clk        ; clk      ; None                        ; None                      ; 0.699 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; muxalusrcb[0]~reg0  ; muxalusrcb[0]~reg0  ; clk        ; clk      ; None                        ; None                      ; 0.691 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.add_sub_and   ; state.closeWR       ; clk        ; clk      ; None                        ; None                      ; 0.654 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.fetch3        ; state.decode        ; clk        ; clk      ; None                        ; None                      ; 0.641 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.break2        ; state.closeWR       ; clk        ; clk      ; None                        ; None                      ; 0.607 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.fetch2        ; state.fetch3        ; clk        ; clk      ; None                        ; None                      ; 0.600 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.execute       ; state.addi_addiu    ; clk        ; clk      ; None                        ; None                      ; 0.570 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.wait_Final    ; state.fetch1        ; clk        ; clk      ; None                        ; None                      ; 0.523 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; regwrite~reg0       ; regwrite~reg0       ; clk        ; clk      ; None                        ; None                      ; 0.488 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; irwrite~reg0        ; irwrite~reg0        ; clk        ; clk      ; None                        ; None                      ; 0.488 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; alucontrol[0]~reg0  ; alucontrol[0]~reg0  ; clk        ; clk      ; None                        ; None                      ; 0.488 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; aluoutwrite~reg0    ; aluoutwrite~reg0    ; clk        ; clk      ; None                        ; None                      ; 0.488 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; muxregdst[0]~reg0   ; muxregdst[0]~reg0   ; clk        ; clk      ; None                        ; None                      ; 0.488 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; muxregdst[1]~reg0   ; muxregdst[1]~reg0   ; clk        ; clk      ; None                        ; None                      ; 0.488 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; stateOut[0]~reg0    ; stateOut[0]~reg0    ; clk        ; clk      ; None                        ; None                      ; 0.488 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; stateOut[1]~reg0    ; stateOut[1]~reg0    ; clk        ; clk      ; None                        ; None                      ; 0.488 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; stateOut[2]~reg0    ; stateOut[2]~reg0    ; clk        ; clk      ; None                        ; None                      ; 0.488 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.closeWR       ; stateOut[6]~reg0    ; clk        ; clk      ; None                        ; None                      ; 0.458 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.closeWR       ; state.wait_Final    ; clk        ; clk      ; None                        ; None                      ; 0.457 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.fetch1        ; state.fetch2        ; clk        ; clk      ; None                        ; None                      ; 0.449 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; state.addi_addiu    ; state.closeWR       ; clk        ; clk      ; None                        ; None                      ; 0.437 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; alucontrol[1]~reg0  ; alucontrol[1]~reg0  ; clk        ; clk      ; None                        ; None                      ; 0.396 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; muxalusrca[0]~reg0  ; muxalusrca[0]~reg0  ; clk        ; clk      ; None                        ; None                      ; 0.396 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; muxalusrcb[1]~reg0  ; muxalusrcb[1]~reg0  ; clk        ; clk      ; None                        ; None                      ; 0.396 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; stateOut[6]~reg0    ; stateOut[6]~reg0    ; clk        ; clk      ; None                        ; None                      ; 0.396 ns                ;
+-------+------------------------------------------------+---------------------+---------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; tsu                                                                                                                                                    ;
+-----------------------------------------+-----------------------------------------------------+------------+-----------+--------------------+----------+
; Slack                                   ; Required tsu                                        ; Actual tsu ; From      ; To                 ; To Clock ;
+-----------------------------------------+-----------------------------------------------------+------------+-----------+--------------------+----------+
; N/A                                     ; None                                                ; 5.137 ns   ; funct[2]  ; irwrite~reg0       ; clk      ;
; N/A                                     ; None                                                ; 5.137 ns   ; funct[2]  ; muxregdst[0]~reg0  ; clk      ;
; N/A                                     ; None                                                ; 5.047 ns   ; funct[5]  ; irwrite~reg0       ; clk      ;
; N/A                                     ; None                                                ; 5.047 ns   ; funct[5]  ; muxregdst[0]~reg0  ; clk      ;
; N/A                                     ; None                                                ; 5.022 ns   ; funct[4]  ; alucontrol[0]~reg0 ; clk      ;
; N/A                                     ; None                                                ; 5.022 ns   ; funct[4]  ; aluoutwrite~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.978 ns   ; funct[2]  ; stateOut[6]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.973 ns   ; funct[2]  ; alucontrol[0]~reg0 ; clk      ;
; N/A                                     ; None                                                ; 4.973 ns   ; funct[2]  ; aluoutwrite~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.954 ns   ; opcode[1] ; functOut[0]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.954 ns   ; opcode[1] ; functOut[5]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.953 ns   ; opcode[1] ; functOut[1]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.953 ns   ; opcode[1] ; functOut[2]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.953 ns   ; opcode[1] ; functOut[3]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.953 ns   ; opcode[1] ; functOut[4]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.936 ns   ; funct[4]  ; muxalusrcb[1]~reg0 ; clk      ;
; N/A                                     ; None                                                ; 4.934 ns   ; funct[4]  ; muxalusrca[0]~reg0 ; clk      ;
; N/A                                     ; None                                                ; 4.933 ns   ; funct[4]  ; alucontrol[1]~reg0 ; clk      ;
; N/A                                     ; None                                                ; 4.888 ns   ; funct[5]  ; stateOut[6]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.887 ns   ; funct[2]  ; muxalusrcb[1]~reg0 ; clk      ;
; N/A                                     ; None                                                ; 4.885 ns   ; funct[2]  ; muxalusrca[0]~reg0 ; clk      ;
; N/A                                     ; None                                                ; 4.884 ns   ; funct[2]  ; alucontrol[1]~reg0 ; clk      ;
; N/A                                     ; None                                                ; 4.862 ns   ; funct[4]  ; stateOut[1]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.833 ns   ; funct[4]  ; stateOut[0]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.831 ns   ; funct[4]  ; stateOut[2]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.821 ns   ; opcode[1] ; alucontrol[0]~reg0 ; clk      ;
; N/A                                     ; None                                                ; 4.821 ns   ; opcode[1] ; aluoutwrite~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.813 ns   ; funct[2]  ; stateOut[1]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.803 ns   ; opcode[4] ; functOut[0]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.803 ns   ; opcode[4] ; functOut[5]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.802 ns   ; opcode[4] ; functOut[1]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.802 ns   ; opcode[4] ; functOut[2]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.802 ns   ; opcode[4] ; functOut[3]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.802 ns   ; opcode[4] ; functOut[4]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.784 ns   ; funct[2]  ; stateOut[0]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.782 ns   ; funct[2]  ; stateOut[2]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.778 ns   ; opcode[2] ; alucontrol[0]~reg0 ; clk      ;
; N/A                                     ; None                                                ; 4.778 ns   ; opcode[2] ; aluoutwrite~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.759 ns   ; funct[5]  ; alucontrol[0]~reg0 ; clk      ;
; N/A                                     ; None                                                ; 4.759 ns   ; funct[5]  ; aluoutwrite~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.755 ns   ; funct[4]  ; muxalusrcb[0]~reg0 ; clk      ;
; N/A                                     ; None                                                ; 4.746 ns   ; funct[1]  ; alucontrol[0]~reg0 ; clk      ;
; N/A                                     ; None                                                ; 4.746 ns   ; funct[1]  ; aluoutwrite~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.741 ns   ; opcode[1] ; stateOut[1]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.735 ns   ; opcode[1] ; muxalusrcb[1]~reg0 ; clk      ;
; N/A                                     ; None                                                ; 4.733 ns   ; opcode[1] ; muxalusrca[0]~reg0 ; clk      ;
; N/A                                     ; None                                                ; 4.732 ns   ; opcode[1] ; alucontrol[1]~reg0 ; clk      ;
; N/A                                     ; None                                                ; 4.724 ns   ; funct[0]  ; functOut[0]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.724 ns   ; funct[0]  ; functOut[1]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.724 ns   ; funct[0]  ; functOut[2]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.724 ns   ; funct[0]  ; functOut[3]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.724 ns   ; funct[0]  ; functOut[4]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.724 ns   ; funct[0]  ; functOut[5]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.706 ns   ; funct[2]  ; muxalusrcb[0]~reg0 ; clk      ;
; N/A                                     ; None                                                ; 4.702 ns   ; funct[1]  ; irwrite~reg0       ; clk      ;
; N/A                                     ; None                                                ; 4.702 ns   ; funct[1]  ; muxregdst[0]~reg0  ; clk      ;
; N/A                                     ; None                                                ; 4.698 ns   ; opcode[2] ; stateOut[1]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.694 ns   ; funct[2]  ; stateOut[3]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.692 ns   ; opcode[2] ; muxalusrcb[1]~reg0 ; clk      ;
; N/A                                     ; None                                                ; 4.690 ns   ; opcode[2] ; muxalusrca[0]~reg0 ; clk      ;
; N/A                                     ; None                                                ; 4.689 ns   ; opcode[2] ; alucontrol[1]~reg0 ; clk      ;
; N/A                                     ; None                                                ; 4.681 ns   ; funct[2]  ; pcwrite~reg0       ; clk      ;
; N/A                                     ; None                                                ; 4.676 ns   ; funct[0]  ; irwrite~reg0       ; clk      ;
; N/A                                     ; None                                                ; 4.676 ns   ; funct[0]  ; muxregdst[0]~reg0  ; clk      ;
; N/A                                     ; None                                                ; 4.673 ns   ; funct[5]  ; muxalusrcb[1]~reg0 ; clk      ;
; N/A                                     ; None                                                ; 4.671 ns   ; funct[5]  ; muxalusrca[0]~reg0 ; clk      ;
; N/A                                     ; None                                                ; 4.670 ns   ; funct[5]  ; alucontrol[1]~reg0 ; clk      ;
; N/A                                     ; None                                                ; 4.667 ns   ; opcode[5] ; functOut[0]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.667 ns   ; opcode[5] ; functOut[5]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.666 ns   ; opcode[5] ; functOut[1]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.666 ns   ; opcode[5] ; functOut[2]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.666 ns   ; opcode[5] ; functOut[3]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.666 ns   ; opcode[5] ; functOut[4]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.665 ns   ; opcode[4] ; alucontrol[0]~reg0 ; clk      ;
; N/A                                     ; None                                                ; 4.665 ns   ; opcode[4] ; aluoutwrite~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.664 ns   ; opcode[0] ; alucontrol[0]~reg0 ; clk      ;
; N/A                                     ; None                                                ; 4.664 ns   ; opcode[0] ; aluoutwrite~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.660 ns   ; funct[1]  ; muxalusrcb[1]~reg0 ; clk      ;
; N/A                                     ; None                                                ; 4.659 ns   ; funct[2]  ; functOut[0]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.659 ns   ; funct[2]  ; functOut[5]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.658 ns   ; funct[1]  ; muxalusrca[0]~reg0 ; clk      ;
; N/A                                     ; None                                                ; 4.657 ns   ; funct[1]  ; alucontrol[1]~reg0 ; clk      ;
; N/A                                     ; None                                                ; 4.657 ns   ; funct[2]  ; functOut[1]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.657 ns   ; funct[2]  ; functOut[2]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.657 ns   ; funct[2]  ; functOut[3]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.657 ns   ; funct[2]  ; functOut[4]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.653 ns   ; funct[2]  ; regwrite~reg0      ; clk      ;
; N/A                                     ; None                                                ; 4.653 ns   ; funct[2]  ; muxregdst[1]~reg0  ; clk      ;
; N/A                                     ; None                                                ; 4.647 ns   ; funct[5]  ; functOut[0]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.647 ns   ; funct[5]  ; functOut[1]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.647 ns   ; funct[5]  ; functOut[2]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.647 ns   ; funct[5]  ; functOut[3]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.647 ns   ; funct[5]  ; functOut[4]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.647 ns   ; funct[5]  ; functOut[5]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.632 ns   ; opcode[1] ; stateOut[0]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.630 ns   ; opcode[1] ; stateOut[2]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.623 ns   ; opcode[0] ; functOut[0]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.623 ns   ; opcode[0] ; functOut[1]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.623 ns   ; opcode[0] ; functOut[2]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.623 ns   ; opcode[0] ; functOut[3]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.623 ns   ; opcode[0] ; functOut[4]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.623 ns   ; opcode[0] ; functOut[5]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.617 ns   ; funct[3]  ; functOut[0]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.617 ns   ; funct[3]  ; functOut[5]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.615 ns   ; funct[3]  ; functOut[1]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.615 ns   ; funct[3]  ; functOut[2]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.615 ns   ; funct[3]  ; functOut[3]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.615 ns   ; funct[3]  ; functOut[4]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.611 ns   ; opcode[3] ; alucontrol[0]~reg0 ; clk      ;
; N/A                                     ; None                                                ; 4.611 ns   ; opcode[3] ; aluoutwrite~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.599 ns   ; funct[5]  ; stateOut[1]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.589 ns   ; opcode[2] ; stateOut[0]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.587 ns   ; opcode[2] ; stateOut[2]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.586 ns   ; funct[1]  ; stateOut[1]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.585 ns   ; opcode[4] ; stateOut[1]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.584 ns   ; opcode[0] ; stateOut[1]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.579 ns   ; opcode[4] ; muxalusrcb[1]~reg0 ; clk      ;
; N/A                                     ; None                                                ; 4.578 ns   ; opcode[0] ; muxalusrcb[1]~reg0 ; clk      ;
; N/A                                     ; None                                                ; 4.577 ns   ; opcode[4] ; muxalusrca[0]~reg0 ; clk      ;
; N/A                                     ; None                                                ; 4.576 ns   ; opcode[4] ; alucontrol[1]~reg0 ; clk      ;
; N/A                                     ; None                                                ; 4.576 ns   ; opcode[0] ; muxalusrca[0]~reg0 ; clk      ;
; N/A                                     ; None                                                ; 4.575 ns   ; opcode[0] ; alucontrol[1]~reg0 ; clk      ;
; N/A                                     ; None                                                ; 4.571 ns   ; opcode[2] ; functOut[0]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.571 ns   ; opcode[2] ; functOut[5]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.570 ns   ; funct[5]  ; stateOut[0]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.570 ns   ; opcode[2] ; functOut[1]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.570 ns   ; opcode[2] ; functOut[2]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.570 ns   ; opcode[2] ; functOut[3]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.570 ns   ; opcode[2] ; functOut[4]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.568 ns   ; funct[5]  ; stateOut[2]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.564 ns   ; opcode[1] ; irwrite~reg0       ; clk      ;
; N/A                                     ; None                                                ; 4.564 ns   ; opcode[1] ; muxregdst[0]~reg0  ; clk      ;
; N/A                                     ; None                                                ; 4.557 ns   ; funct[1]  ; stateOut[0]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.555 ns   ; funct[1]  ; stateOut[2]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.555 ns   ; funct[4]  ; pcwrite~reg0       ; clk      ;
; N/A                                     ; None                                                ; 4.554 ns   ; opcode[1] ; muxalusrcb[0]~reg0 ; clk      ;
; N/A                                     ; None                                                ; 4.551 ns   ; funct[5]  ; stateOut[3]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.546 ns   ; funct[4]  ; irwrite~reg0       ; clk      ;
; N/A                                     ; None                                                ; 4.546 ns   ; funct[4]  ; muxregdst[0]~reg0  ; clk      ;
; N/A                                     ; None                                                ; 4.543 ns   ; funct[1]  ; stateOut[6]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.540 ns   ; funct[5]  ; regwrite~reg0      ; clk      ;
; N/A                                     ; None                                                ; 4.539 ns   ; funct[5]  ; muxregdst[1]~reg0  ; clk      ;
; N/A                                     ; None                                                ; 4.531 ns   ; opcode[3] ; stateOut[1]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.526 ns   ; opcode[5] ; alucontrol[0]~reg0 ; clk      ;
; N/A                                     ; None                                                ; 4.526 ns   ; opcode[5] ; aluoutwrite~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.525 ns   ; opcode[3] ; muxalusrcb[1]~reg0 ; clk      ;
; N/A                                     ; None                                                ; 4.523 ns   ; opcode[3] ; muxalusrca[0]~reg0 ; clk      ;
; N/A                                     ; None                                                ; 4.522 ns   ; opcode[3] ; alucontrol[1]~reg0 ; clk      ;
; N/A                                     ; None                                                ; 4.521 ns   ; opcode[2] ; irwrite~reg0       ; clk      ;
; N/A                                     ; None                                                ; 4.521 ns   ; opcode[2] ; muxregdst[0]~reg0  ; clk      ;
; N/A                                     ; None                                                ; 4.517 ns   ; funct[0]  ; stateOut[6]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.511 ns   ; opcode[2] ; muxalusrcb[0]~reg0 ; clk      ;
; N/A                                     ; None                                                ; 4.492 ns   ; funct[5]  ; muxalusrcb[0]~reg0 ; clk      ;
; N/A                                     ; None                                                ; 4.479 ns   ; funct[1]  ; muxalusrcb[0]~reg0 ; clk      ;
; N/A                                     ; None                                                ; 4.476 ns   ; opcode[4] ; stateOut[0]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.475 ns   ; opcode[0] ; stateOut[0]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.474 ns   ; opcode[4] ; stateOut[2]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.473 ns   ; opcode[0] ; stateOut[2]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.471 ns   ; funct[4]  ; functOut[0]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.471 ns   ; funct[4]  ; functOut[5]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.469 ns   ; funct[4]  ; functOut[1]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.469 ns   ; funct[4]  ; functOut[2]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.469 ns   ; funct[4]  ; functOut[3]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.469 ns   ; funct[4]  ; functOut[4]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.446 ns   ; opcode[5] ; stateOut[1]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.445 ns   ; opcode[1] ; pcwrite~reg0       ; clk      ;
; N/A                                     ; None                                                ; 4.440 ns   ; opcode[5] ; muxalusrcb[1]~reg0 ; clk      ;
; N/A                                     ; None                                                ; 4.439 ns   ; funct[3]  ; pcwrite~reg0       ; clk      ;
; N/A                                     ; None                                                ; 4.438 ns   ; opcode[5] ; muxalusrca[0]~reg0 ; clk      ;
; N/A                                     ; None                                                ; 4.437 ns   ; opcode[5] ; alucontrol[1]~reg0 ; clk      ;
; N/A                                     ; None                                                ; 4.434 ns   ; funct[1]  ; functOut[0]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.434 ns   ; funct[1]  ; functOut[5]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.432 ns   ; funct[1]  ; functOut[1]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.432 ns   ; funct[1]  ; functOut[2]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.432 ns   ; funct[1]  ; functOut[3]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.432 ns   ; funct[1]  ; functOut[4]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.431 ns   ; funct[0]  ; alucontrol[0]~reg0 ; clk      ;
; N/A                                     ; None                                                ; 4.431 ns   ; funct[0]  ; aluoutwrite~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.422 ns   ; opcode[3] ; stateOut[0]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.420 ns   ; opcode[3] ; stateOut[2]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.408 ns   ; opcode[4] ; irwrite~reg0       ; clk      ;
; N/A                                     ; None                                                ; 4.408 ns   ; opcode[4] ; muxregdst[0]~reg0  ; clk      ;
; N/A                                     ; None                                                ; 4.407 ns   ; opcode[0] ; irwrite~reg0       ; clk      ;
; N/A                                     ; None                                                ; 4.407 ns   ; opcode[0] ; muxregdst[0]~reg0  ; clk      ;
; N/A                                     ; None                                                ; 4.405 ns   ; opcode[1] ; stateOut[6]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.402 ns   ; opcode[2] ; pcwrite~reg0       ; clk      ;
; N/A                                     ; None                                                ; 4.398 ns   ; opcode[4] ; muxalusrcb[0]~reg0 ; clk      ;
; N/A                                     ; None                                                ; 4.397 ns   ; opcode[0] ; muxalusrcb[0]~reg0 ; clk      ;
; N/A                                     ; None                                                ; 4.387 ns   ; funct[4]  ; stateOut[6]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.375 ns   ; funct[0]  ; pcwrite~reg0       ; clk      ;
; N/A                                     ; None                                                ; 4.373 ns   ; funct[3]  ; stateOut[1]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.362 ns   ; opcode[2] ; stateOut[6]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.354 ns   ; opcode[3] ; irwrite~reg0       ; clk      ;
; N/A                                     ; None                                                ; 4.354 ns   ; opcode[3] ; muxregdst[0]~reg0  ; clk      ;
; N/A                                     ; None                                                ; 4.345 ns   ; funct[0]  ; muxalusrcb[1]~reg0 ; clk      ;
; N/A                                     ; None                                                ; 4.344 ns   ; opcode[3] ; muxalusrcb[0]~reg0 ; clk      ;
; N/A                                     ; None                                                ; 4.343 ns   ; funct[0]  ; muxalusrca[0]~reg0 ; clk      ;
; N/A                                     ; None                                                ; 4.342 ns   ; funct[0]  ; alucontrol[1]~reg0 ; clk      ;
; N/A                                     ; None                                                ; 4.337 ns   ; opcode[5] ; stateOut[0]~reg0   ; clk      ;
; N/A                                     ; None                                                ; 4.335 ns   ; opcode[5] ; stateOut[2]~reg0   ; clk      ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;           ;                    ;          ;
+-----------------------------------------+-----------------------------------------------------+------------+-----------+--------------------+----------+


+---------------------------------------------------------------------------------------+
; tco                                                                                   ;
+-------+--------------+------------+---------------------+----------------+------------+
; Slack ; Required tco ; Actual tco ; From                ; To             ; From Clock ;
+-------+--------------+------------+---------------------+----------------+------------+
; N/A   ; None         ; 6.600 ns   ; stateOut[3]~reg0    ; stateOut[3]    ; clk        ;
; N/A   ; None         ; 6.545 ns   ; muxregdst[0]~reg0   ; muxregdst[0]   ; clk        ;
; N/A   ; None         ; 6.528 ns   ; alucontrol[0]~reg0  ; alucontrol[0]  ; clk        ;
; N/A   ; None         ; 6.501 ns   ; functOut[1]~reg0    ; functOut[1]    ; clk        ;
; N/A   ; None         ; 5.692 ns   ; regwrite~reg0       ; regwrite       ; clk        ;
; N/A   ; None         ; 5.683 ns   ; muxalusrcb[0]~reg0  ; muxalusrcb[0]  ; clk        ;
; N/A   ; None         ; 5.672 ns   ; stateOut[1]~reg0    ; stateOut[1]    ; clk        ;
; N/A   ; None         ; 5.650 ns   ; pcwrite~reg0        ; pcwrite        ; clk        ;
; N/A   ; None         ; 5.643 ns   ; stateOut[2]~reg0    ; stateOut[2]    ; clk        ;
; N/A   ; None         ; 5.594 ns   ; stateOut[0]~reg0    ; stateOut[0]    ; clk        ;
; N/A   ; None         ; 5.565 ns   ; functOut[0]~reg0    ; functOut[0]    ; clk        ;
; N/A   ; None         ; 5.519 ns   ; functOut[2]~reg0    ; functOut[2]    ; clk        ;
; N/A   ; None         ; 5.488 ns   ; functOut[5]~reg0    ; functOut[5]    ; clk        ;
; N/A   ; None         ; 5.485 ns   ; functOut[3]~reg0    ; functOut[3]    ; clk        ;
; N/A   ; None         ; 5.483 ns   ; irwrite~reg0        ; irwrite        ; clk        ;
; N/A   ; None         ; 5.408 ns   ; muxpcsource[0]~reg0 ; muxpcsource[0] ; clk        ;
; N/A   ; None         ; 5.379 ns   ; stateOut[6]~reg0    ; stateOut[6]    ; clk        ;
; N/A   ; None         ; 5.374 ns   ; muxregdst[1]~reg0   ; muxmemtoreg[3] ; clk        ;
; N/A   ; None         ; 5.374 ns   ; muxregdst[1]~reg0   ; muxmemtoreg[0] ; clk        ;
; N/A   ; None         ; 5.364 ns   ; muxregdst[1]~reg0   ; muxregdst[1]   ; clk        ;
; N/A   ; None         ; 5.358 ns   ; muxpcsource[0]~reg0 ; muxpcsource[1] ; clk        ;
; N/A   ; None         ; 5.358 ns   ; muxalusrcb[1]~reg0  ; muxalusrcb[1]  ; clk        ;
; N/A   ; None         ; 5.334 ns   ; functOut[4]~reg0    ; functOut[4]    ; clk        ;
; N/A   ; None         ; 5.194 ns   ; aluoutwrite~reg0    ; aluoutwrite    ; clk        ;
; N/A   ; None         ; 5.188 ns   ; alucontrol[1]~reg0  ; alucontrol[1]  ; clk        ;
; N/A   ; None         ; 5.187 ns   ; muxalusrca[0]~reg0  ; muxalusrca[0]  ; clk        ;
+-------+--------------+------------+---------------------+----------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; th                                                                                                                                                     ;
+-----------------------------------------+-----------------------------------------------------+-----------+-----------+---------------------+----------+
; Minimum Slack                           ; Required th                                         ; Actual th ; From      ; To                  ; To Clock ;
+-----------------------------------------+-----------------------------------------------------+-----------+-----------+---------------------+----------+
; N/A                                     ; None                                                ; -2.219 ns ; funct[1]  ; functOut[1]~reg0    ; clk      ;
; N/A                                     ; None                                                ; -2.220 ns ; funct[1]  ; functOut[2]~reg0    ; clk      ;
; N/A                                     ; None                                                ; -2.304 ns ; funct[5]  ; functOut[5]~reg0    ; clk      ;
; N/A                                     ; None                                                ; -2.393 ns ; reset     ; state.decode        ; clk      ;
; N/A                                     ; None                                                ; -2.461 ns ; reset     ; state.break2        ; clk      ;
; N/A                                     ; None                                                ; -2.471 ns ; funct[2]  ; functOut[2]~reg0    ; clk      ;
; N/A                                     ; None                                                ; -2.537 ns ; reset     ; irwrite~reg0        ; clk      ;
; N/A                                     ; None                                                ; -2.537 ns ; reset     ; alucontrol[0]~reg0  ; clk      ;
; N/A                                     ; None                                                ; -2.537 ns ; reset     ; alucontrol[1]~reg0  ; clk      ;
; N/A                                     ; None                                                ; -2.537 ns ; reset     ; aluoutwrite~reg0    ; clk      ;
; N/A                                     ; None                                                ; -2.537 ns ; reset     ; muxregdst[0]~reg0   ; clk      ;
; N/A                                     ; None                                                ; -2.537 ns ; reset     ; muxalusrca[0]~reg0  ; clk      ;
; N/A                                     ; None                                                ; -2.537 ns ; reset     ; muxalusrcb[1]~reg0  ; clk      ;
; N/A                                     ; None                                                ; -2.547 ns ; reset     ; state.execute       ; clk      ;
; N/A                                     ; None                                                ; -2.547 ns ; reset     ; pcwrite~reg0        ; clk      ;
; N/A                                     ; None                                                ; -2.548 ns ; reset     ; state.decode2       ; clk      ;
; N/A                                     ; None                                                ; -2.552 ns ; reset     ; state.closeWR       ; clk      ;
; N/A                                     ; None                                                ; -2.552 ns ; reset     ; muxalusrcb[0]~reg0  ; clk      ;
; N/A                                     ; None                                                ; -2.565 ns ; funct[1]  ; functOut[3]~reg0    ; clk      ;
; N/A                                     ; None                                                ; -2.565 ns ; funct[1]  ; functOut[4]~reg0    ; clk      ;
; N/A                                     ; None                                                ; -2.566 ns ; reset     ; muxpcsource[0]~reg0 ; clk      ;
; N/A                                     ; None                                                ; -2.569 ns ; funct[3]  ; state.break2        ; clk      ;
; N/A                                     ; None                                                ; -2.589 ns ; opcode[3] ; stateOut[3]~reg0    ; clk      ;
; N/A                                     ; None                                                ; -2.595 ns ; reset     ; state.wait_Final    ; clk      ;
; N/A                                     ; None                                                ; -2.604 ns ; reset     ; state.fetch1        ; clk      ;
; N/A                                     ; None                                                ; -2.668 ns ; reset     ; regwrite~reg0       ; clk      ;
; N/A                                     ; None                                                ; -2.668 ns ; reset     ; muxregdst[1]~reg0   ; clk      ;
; N/A                                     ; None                                                ; -2.712 ns ; opcode[3] ; state.addi_addiu    ; clk      ;
; N/A                                     ; None                                                ; -2.724 ns ; opcode[0] ; stateOut[3]~reg0    ; clk      ;
; N/A                                     ; None                                                ; -2.745 ns ; reset     ; state.add_sub_and   ; clk      ;
; N/A                                     ; None                                                ; -2.747 ns ; opcode[3] ; functOut[5]~reg0    ; clk      ;
; N/A                                     ; None                                                ; -2.749 ns ; opcode[3] ; functOut[2]~reg0    ; clk      ;
; N/A                                     ; None                                                ; -2.750 ns ; funct[3]  ; functOut[3]~reg0    ; clk      ;
; N/A                                     ; None                                                ; -2.750 ns ; opcode[3] ; functOut[0]~reg0    ; clk      ;
; N/A                                     ; None                                                ; -2.752 ns ; reset     ; state.addi_addiu    ; clk      ;
; N/A                                     ; None                                                ; -2.761 ns ; reset     ; state.fetch3        ; clk      ;
; N/A                                     ; None                                                ; -2.761 ns ; reset     ; state.fetch2        ; clk      ;
; N/A                                     ; None                                                ; -2.783 ns ; opcode[3] ; functOut[3]~reg0    ; clk      ;
; N/A                                     ; None                                                ; -2.793 ns ; opcode[0] ; muxpcsource[0]~reg0 ; clk      ;
; N/A                                     ; None                                                ; -2.820 ns ; funct[3]  ; muxalusrcb[0]~reg0  ; clk      ;
; N/A                                     ; None                                                ; -2.822 ns ; funct[0]  ; functOut[0]~reg0    ; clk      ;
; N/A                                     ; None                                                ; -2.834 ns ; funct[0]  ; muxalusrcb[0]~reg0  ; clk      ;
; N/A                                     ; None                                                ; -2.874 ns ; funct[3]  ; state.add_sub_and   ; clk      ;
; N/A                                     ; None                                                ; -2.901 ns ; reset     ; stateOut[0]~reg0    ; clk      ;
; N/A                                     ; None                                                ; -2.901 ns ; reset     ; stateOut[1]~reg0    ; clk      ;
; N/A                                     ; None                                                ; -2.901 ns ; reset     ; stateOut[2]~reg0    ; clk      ;
; N/A                                     ; None                                                ; -2.901 ns ; reset     ; stateOut[6]~reg0    ; clk      ;
; N/A                                     ; None                                                ; -2.915 ns ; reset     ; stateOut[3]~reg0    ; clk      ;
; N/A                                     ; None                                                ; -2.923 ns ; opcode[3] ; muxalusrcb[0]~reg0  ; clk      ;
; N/A                                     ; None                                                ; -2.930 ns ; opcode[3] ; alucontrol[1]~reg0  ; clk      ;
; N/A                                     ; None                                                ; -2.939 ns ; opcode[3] ; muxpcsource[0]~reg0 ; clk      ;
; N/A                                     ; None                                                ; -2.941 ns ; opcode[3] ; functOut[4]~reg0    ; clk      ;
; N/A                                     ; None                                                ; -2.985 ns ; funct[4]  ; functOut[4]~reg0    ; clk      ;
; N/A                                     ; None                                                ; -2.992 ns ; opcode[2] ; muxpcsource[0]~reg0 ; clk      ;
; N/A                                     ; None                                                ; -2.997 ns ; funct[1]  ; alucontrol[0]~reg0  ; clk      ;
; N/A                                     ; None                                                ; -3.015 ns ; funct[0]  ; pcwrite~reg0        ; clk      ;
; N/A                                     ; None                                                ; -3.033 ns ; funct[1]  ; alucontrol[1]~reg0  ; clk      ;
; N/A                                     ; None                                                ; -3.042 ns ; opcode[2] ; stateOut[3]~reg0    ; clk      ;
; N/A                                     ; None                                                ; -3.049 ns ; funct[3]  ; pcwrite~reg0        ; clk      ;
; N/A                                     ; None                                                ; -3.088 ns ; opcode[5] ; muxpcsource[0]~reg0 ; clk      ;
; N/A                                     ; None                                                ; -3.091 ns ; opcode[3] ; aluoutwrite~reg0    ; clk      ;
; N/A                                     ; None                                                ; -3.105 ns ; funct[3]  ; muxpcsource[0]~reg0 ; clk      ;
; N/A                                     ; None                                                ; -3.134 ns ; opcode[3] ; muxalusrca[0]~reg0  ; clk      ;
; N/A                                     ; None                                                ; -3.138 ns ; opcode[5] ; stateOut[3]~reg0    ; clk      ;
; N/A                                     ; None                                                ; -3.144 ns ; funct[3]  ; stateOut[2]~reg0    ; clk      ;
; N/A                                     ; None                                                ; -3.210 ns ; opcode[2] ; state.addi_addiu    ; clk      ;
; N/A                                     ; None                                                ; -3.224 ns ; opcode[4] ; muxpcsource[0]~reg0 ; clk      ;
; N/A                                     ; None                                                ; -3.235 ns ; funct[1]  ; state.execute       ; clk      ;
; N/A                                     ; None                                                ; -3.253 ns ; funct[0]  ; muxpcsource[0]~reg0 ; clk      ;
; N/A                                     ; None                                                ; -3.257 ns ; funct[5]  ; muxpcsource[0]~reg0 ; clk      ;
; N/A                                     ; None                                                ; -3.257 ns ; opcode[3] ; state.execute       ; clk      ;
; N/A                                     ; None                                                ; -3.258 ns ; funct[1]  ; state.add_sub_and   ; clk      ;
; N/A                                     ; None                                                ; -3.258 ns ; funct[1]  ; state.break2        ; clk      ;
; N/A                                     ; None                                                ; -3.261 ns ; funct[1]  ; muxpcsource[0]~reg0 ; clk      ;
; N/A                                     ; None                                                ; -3.274 ns ; opcode[4] ; stateOut[3]~reg0    ; clk      ;
; N/A                                     ; None                                                ; -3.306 ns ; opcode[5] ; state.addi_addiu    ; clk      ;
; N/A                                     ; None                                                ; -3.319 ns ; funct[5]  ; state.execute       ; clk      ;
; N/A                                     ; None                                                ; -3.329 ns ; funct[3]  ; state.execute       ; clk      ;
; N/A                                     ; None                                                ; -3.342 ns ; funct[5]  ; state.add_sub_and   ; clk      ;
; N/A                                     ; None                                                ; -3.342 ns ; funct[5]  ; state.break2        ; clk      ;
; N/A                                     ; None                                                ; -3.356 ns ; funct[3]  ; stateOut[1]~reg0    ; clk      ;
; N/A                                     ; None                                                ; -3.357 ns ; funct[1]  ; muxalusrcb[0]~reg0  ; clk      ;
; N/A                                     ; None                                                ; -3.375 ns ; opcode[1] ; muxpcsource[0]~reg0 ; clk      ;
; N/A                                     ; None                                                ; -3.412 ns ; funct[0]  ; state.add_sub_and   ; clk      ;
; N/A                                     ; None                                                ; -3.417 ns ; opcode[5] ; state.add_sub_and   ; clk      ;
; N/A                                     ; None                                                ; -3.417 ns ; opcode[5] ; state.break2        ; clk      ;
; N/A                                     ; None                                                ; -3.422 ns ; funct[3]  ; muxregdst[1]~reg0   ; clk      ;
; N/A                                     ; None                                                ; -3.423 ns ; funct[3]  ; regwrite~reg0       ; clk      ;
; N/A                                     ; None                                                ; -3.425 ns ; opcode[1] ; stateOut[3]~reg0    ; clk      ;
; N/A                                     ; None                                                ; -3.425 ns ; opcode[3] ; muxregdst[1]~reg0   ; clk      ;
; N/A                                     ; None                                                ; -3.426 ns ; opcode[3] ; regwrite~reg0       ; clk      ;
; N/A                                     ; None                                                ; -3.433 ns ; funct[1]  ; stateOut[2]~reg0    ; clk      ;
; N/A                                     ; None                                                ; -3.435 ns ; funct[1]  ; stateOut[0]~reg0    ; clk      ;
; N/A                                     ; None                                                ; -3.435 ns ; funct[1]  ; stateOut[1]~reg0    ; clk      ;
; N/A                                     ; None                                                ; -3.435 ns ; opcode[3] ; muxalusrcb[1]~reg0  ; clk      ;
; N/A                                     ; None                                                ; -3.441 ns ; funct[5]  ; muxalusrcb[0]~reg0  ; clk      ;
; N/A                                     ; None                                                ; -3.442 ns ; opcode[4] ; state.addi_addiu    ; clk      ;
; N/A                                     ; None                                                ; -3.456 ns ; funct[1]  ; pcwrite~reg0        ; clk      ;
; N/A                                     ; None                                                ; -3.465 ns ; funct[0]  ; state.execute       ; clk      ;
; N/A                                     ; None                                                ; -3.469 ns ; opcode[3] ; alucontrol[0]~reg0  ; clk      ;
; N/A                                     ; None                                                ; -3.471 ns ; opcode[3] ; stateOut[0]~reg0    ; clk      ;
; N/A                                     ; None                                                ; -3.478 ns ; opcode[3] ; pcwrite~reg0        ; clk      ;
; N/A                                     ; None                                                ; -3.480 ns ; funct[0]  ; state.break2        ; clk      ;
; N/A                                     ; None                                                ; -3.482 ns ; funct[4]  ; muxpcsource[0]~reg0 ; clk      ;
; N/A                                     ; None                                                ; -3.486 ns ; opcode[3] ; state.add_sub_and   ; clk      ;
; N/A                                     ; None                                                ; -3.486 ns ; opcode[3] ; state.break2        ; clk      ;
; N/A                                     ; None                                                ; -3.517 ns ; funct[5]  ; stateOut[2]~reg0    ; clk      ;
; N/A                                     ; None                                                ; -3.519 ns ; funct[5]  ; stateOut[0]~reg0    ; clk      ;
; N/A                                     ; None                                                ; -3.519 ns ; funct[5]  ; stateOut[1]~reg0    ; clk      ;
; N/A                                     ; None                                                ; -3.522 ns ; opcode[5] ; muxregdst[1]~reg0   ; clk      ;
; N/A                                     ; None                                                ; -3.523 ns ; opcode[5] ; regwrite~reg0       ; clk      ;
; N/A                                     ; None                                                ; -3.536 ns ; funct[1]  ; muxalusrca[0]~reg0  ; clk      ;
; N/A                                     ; None                                                ; -3.538 ns ; funct[1]  ; muxalusrcb[1]~reg0  ; clk      ;
; N/A                                     ; None                                                ; -3.539 ns ; funct[3]  ; aluoutwrite~reg0    ; clk      ;
; N/A                                     ; None                                                ; -3.540 ns ; funct[5]  ; pcwrite~reg0        ; clk      ;
; N/A                                     ; None                                                ; -3.555 ns ; opcode[0] ; state.add_sub_and   ; clk      ;
; N/A                                     ; None                                                ; -3.555 ns ; opcode[0] ; state.break2        ; clk      ;
; N/A                                     ; None                                                ; -3.556 ns ; opcode[4] ; state.add_sub_and   ; clk      ;
; N/A                                     ; None                                                ; -3.556 ns ; opcode[4] ; state.break2        ; clk      ;
; N/A                                     ; None                                                ; -3.571 ns ; funct[3]  ; stateOut[3]~reg0    ; clk      ;
; N/A                                     ; None                                                ; -3.573 ns ; opcode[3] ; stateOut[2]~reg0    ; clk      ;
; N/A                                     ; None                                                ; -3.577 ns ; funct[3]  ; alucontrol[0]~reg0  ; clk      ;
; N/A                                     ; None                                                ; -3.582 ns ; funct[3]  ; muxalusrca[0]~reg0  ; clk      ;
; N/A                                     ; None                                                ; -3.587 ns ; funct[3]  ; alucontrol[1]~reg0  ; clk      ;
; N/A                                     ; None                                                ; -3.593 ns ; opcode[1] ; state.addi_addiu    ; clk      ;
; N/A                                     ; None                                                ; -3.598 ns ; funct[0]  ; muxalusrcb[1]~reg0  ; clk      ;
; N/A                                     ; None                                                ; -3.619 ns ; funct[5]  ; alucontrol[1]~reg0  ; clk      ;
; N/A                                     ; None                                                ; -3.620 ns ; funct[5]  ; muxalusrca[0]~reg0  ; clk      ;
; N/A                                     ; None                                                ; -3.622 ns ; funct[5]  ; muxalusrcb[1]~reg0  ; clk      ;
; N/A                                     ; None                                                ; -3.624 ns ; funct[1]  ; aluoutwrite~reg0    ; clk      ;
; N/A                                     ; None                                                ; -3.631 ns ; funct[0]  ; alucontrol[0]~reg0  ; clk      ;
; N/A                                     ; None                                                ; -3.633 ns ; opcode[3] ; functOut[1]~reg0    ; clk      ;
; N/A                                     ; None                                                ; -3.634 ns ; funct[0]  ; stateOut[0]~reg0    ; clk      ;
; N/A                                     ; None                                                ; -3.634 ns ; opcode[5] ; state.execute       ; clk      ;
; N/A                                     ; None                                                ; -3.660 ns ; opcode[0] ; muxregdst[1]~reg0   ; clk      ;
; N/A                                     ; None                                                ; -3.661 ns ; opcode[4] ; muxregdst[1]~reg0   ; clk      ;
; N/A                                     ; None                                                ; -3.661 ns ; opcode[0] ; regwrite~reg0       ; clk      ;
; N/A                                     ; None                                                ; -3.662 ns ; opcode[4] ; regwrite~reg0       ; clk      ;
; N/A                                     ; None                                                ; -3.663 ns ; opcode[3] ; stateOut[1]~reg0    ; clk      ;
; N/A                                     ; None                                                ; -3.669 ns ; opcode[2] ; state.add_sub_and   ; clk      ;
; N/A                                     ; None                                                ; -3.669 ns ; opcode[2] ; state.break2        ; clk      ;
; N/A                                     ; None                                                ; -3.702 ns ; funct[3]  ; muxalusrcb[1]~reg0  ; clk      ;
; N/A                                     ; None                                                ; -3.708 ns ; funct[5]  ; alucontrol[0]~reg0  ; clk      ;
; N/A                                     ; None                                                ; -3.708 ns ; funct[5]  ; aluoutwrite~reg0    ; clk      ;
; N/A                                     ; None                                                ; -3.712 ns ; opcode[1] ; state.add_sub_and   ; clk      ;
; N/A                                     ; None                                                ; -3.712 ns ; opcode[1] ; state.break2        ; clk      ;
; N/A                                     ; None                                                ; -3.713 ns ; funct[2]  ; muxpcsource[0]~reg0 ; clk      ;
; N/A                                     ; None                                                ; -3.719 ns ; funct[0]  ; stateOut[3]~reg0    ; clk      ;
; N/A                                     ; None                                                ; -3.720 ns ; funct[0]  ; muxregdst[1]~reg0   ; clk      ;
; N/A                                     ; None                                                ; -3.721 ns ; funct[0]  ; regwrite~reg0       ; clk      ;
; N/A                                     ; None                                                ; -3.723 ns ; funct[5]  ; stateOut[3]~reg0    ; clk      ;
; N/A                                     ; None                                                ; -3.724 ns ; funct[5]  ; muxregdst[1]~reg0   ; clk      ;
; N/A                                     ; None                                                ; -3.725 ns ; funct[5]  ; regwrite~reg0       ; clk      ;
; N/A                                     ; None                                                ; -3.737 ns ; funct[2]  ; alucontrol[1]~reg0  ; clk      ;
; N/A                                     ; None                                                ; -3.738 ns ; funct[3]  ; stateOut[0]~reg0    ; clk      ;
; N/A                                     ; None                                                ; -3.740 ns ; funct[0]  ; stateOut[2]~reg0    ; clk      ;
; N/A                                     ; None                                                ; -3.742 ns ; funct[0]  ; stateOut[1]~reg0    ; clk      ;
; N/A                                     ; None                                                ; -3.771 ns ; funct[3]  ; stateOut[6]~reg0    ; clk      ;
; N/A                                     ; None                                                ; -3.772 ns ; opcode[0] ; state.execute       ; clk      ;
; N/A                                     ; None                                                ; -3.773 ns ; opcode[4] ; state.execute       ; clk      ;
; N/A                                     ; None                                                ; -3.774 ns ; opcode[2] ; muxregdst[1]~reg0   ; clk      ;
; N/A                                     ; None                                                ; -3.774 ns ; opcode[3] ; stateOut[6]~reg0    ; clk      ;
; N/A                                     ; None                                                ; -3.775 ns ; opcode[2] ; regwrite~reg0       ; clk      ;
; N/A                                     ; None                                                ; -3.787 ns ; funct[0]  ; aluoutwrite~reg0    ; clk      ;
; N/A                                     ; None                                                ; -3.788 ns ; funct[1]  ; muxregdst[1]~reg0   ; clk      ;
; N/A                                     ; None                                                ; -3.789 ns ; funct[1]  ; regwrite~reg0       ; clk      ;
; N/A                                     ; None                                                ; -3.799 ns ; funct[4]  ; muxregdst[1]~reg0   ; clk      ;
; N/A                                     ; None                                                ; -3.800 ns ; funct[1]  ; stateOut[3]~reg0    ; clk      ;
; N/A                                     ; None                                                ; -3.800 ns ; funct[4]  ; regwrite~reg0       ; clk      ;
; N/A                                     ; None                                                ; -3.817 ns ; opcode[1] ; muxregdst[1]~reg0   ; clk      ;
; N/A                                     ; None                                                ; -3.818 ns ; opcode[1] ; regwrite~reg0       ; clk      ;
; N/A                                     ; None                                                ; -3.830 ns ; funct[0]  ; muxalusrca[0]~reg0  ; clk      ;
; N/A                                     ; None                                                ; -3.842 ns ; funct[0]  ; alucontrol[1]~reg0  ; clk      ;
; N/A                                     ; None                                                ; -3.848 ns ; funct[2]  ; state.execute       ; clk      ;
; N/A                                     ; None                                                ; -3.852 ns ; funct[4]  ; stateOut[3]~reg0    ; clk      ;
; N/A                                     ; None                                                ; -3.861 ns ; funct[1]  ; stateOut[6]~reg0    ; clk      ;
; N/A                                     ; None                                                ; -3.863 ns ; reset     ; functOut[1]~reg0    ; clk      ;
; N/A                                     ; None                                                ; -3.863 ns ; reset     ; functOut[2]~reg0    ; clk      ;
; N/A                                     ; None                                                ; -3.863 ns ; reset     ; functOut[3]~reg0    ; clk      ;
; N/A                                     ; None                                                ; -3.863 ns ; reset     ; functOut[4]~reg0    ; clk      ;
; N/A                                     ; None                                                ; -3.864 ns ; reset     ; functOut[0]~reg0    ; clk      ;
; N/A                                     ; None                                                ; -3.864 ns ; reset     ; functOut[5]~reg0    ; clk      ;
; N/A                                     ; None                                                ; -3.871 ns ; funct[2]  ; state.add_sub_and   ; clk      ;
; N/A                                     ; None                                                ; -3.871 ns ; funct[2]  ; state.break2        ; clk      ;
; N/A                                     ; None                                                ; -3.871 ns ; opcode[5] ; stateOut[6]~reg0    ; clk      ;
; N/A                                     ; None                                                ; -3.886 ns ; opcode[2] ; state.execute       ; clk      ;
; N/A                                     ; None                                                ; -3.900 ns ; opcode[5] ; pcwrite~reg0        ; clk      ;
; N/A                                     ; None                                                ; -3.929 ns ; opcode[1] ; state.execute       ; clk      ;
; N/A                                     ; None                                                ; -3.930 ns ; funct[3]  ; irwrite~reg0        ; clk      ;
; N/A                                     ; None                                                ; -3.930 ns ; funct[3]  ; muxregdst[0]~reg0   ; clk      ;
; N/A                                     ; None                                                ; -3.933 ns ; opcode[3] ; irwrite~reg0        ; clk      ;
; N/A                                     ; None                                                ; -3.933 ns ; opcode[3] ; muxregdst[0]~reg0   ; clk      ;
; N/A                                     ; None                                                ; -3.970 ns ; funct[2]  ; muxalusrcb[0]~reg0  ; clk      ;
; N/A                                     ; None                                                ; -3.995 ns ; opcode[5] ; stateOut[2]~reg0    ; clk      ;
; N/A                                     ; None                                                ; -4.000 ns ; funct[0]  ; stateOut[6]~reg0    ; clk      ;
; N/A                                     ; None                                                ; -4.009 ns ; opcode[0] ; stateOut[6]~reg0    ; clk      ;
; N/A                                     ; None                                                ; -4.010 ns ; opcode[4] ; stateOut[6]~reg0    ; clk      ;
; N/A                                     ; None                                                ; -4.020 ns ; opcode[5] ; muxalusrcb[0]~reg0  ; clk      ;
; N/A                                     ; None                                                ; -4.021 ns ; funct[4]  ; stateOut[6]~reg0    ; clk      ;
; N/A                                     ; None                                                ; -4.029 ns ; funct[1]  ; irwrite~reg0        ; clk      ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;           ;           ;                     ;          ;
+-----------------------------------------+-----------------------------------------------------+-----------+-----------+---------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Full Version
    Info: Processing started: Wed Oct 16 11:44:48 2019
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off mipsHardware -c mipsHardware --timing_analysis_only
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Info: Clock "clk" has Internal fmax of 466.64 MHz between source register "state.execute" and destination register "functOut[0]~reg0" (period= 2.143 ns)
    Info: + Longest register to register delay is 1.959 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X35_Y6_N21; Fanout = 31; REG Node = 'state.execute'
        Info: 2: + IC(0.263 ns) + CELL(0.228 ns) = 0.491 ns; Loc. = LCCOMB_X35_Y6_N28; Fanout = 2; COMB Node = 'functOut[1]~2'
        Info: 3: + IC(0.234 ns) + CELL(0.272 ns) = 0.997 ns; Loc. = LCCOMB_X35_Y6_N8; Fanout = 2; COMB Node = 'functOut[0]~3'
        Info: 4: + IC(0.216 ns) + CELL(0.746 ns) = 1.959 ns; Loc. = LCFF_X35_Y6_N23; Fanout = 1; REG Node = 'functOut[0]~reg0'
        Info: Total cell delay = 1.246 ns ( 63.60 % )
        Info: Total interconnect delay = 0.713 ns ( 36.40 % )
    Info: - Smallest clock skew is 0.000 ns
        Info: + Shortest clock path from clock "clk" to destination register is 2.483 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'
            Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 34; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(0.668 ns) + CELL(0.618 ns) = 2.483 ns; Loc. = LCFF_X35_Y6_N23; Fanout = 1; REG Node = 'functOut[0]~reg0'
            Info: Total cell delay = 1.472 ns ( 59.28 % )
            Info: Total interconnect delay = 1.011 ns ( 40.72 % )
        Info: - Longest clock path from clock "clk" to source register is 2.483 ns
            Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'
            Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 34; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(0.668 ns) + CELL(0.618 ns) = 2.483 ns; Loc. = LCFF_X35_Y6_N21; Fanout = 31; REG Node = 'state.execute'
            Info: Total cell delay = 1.472 ns ( 59.28 % )
            Info: Total interconnect delay = 1.011 ns ( 40.72 % )
    Info: + Micro clock to output delay of source is 0.094 ns
    Info: + Micro setup delay of destination is 0.090 ns
Info: tsu for register "irwrite~reg0" (data pin = "funct[2]", clock pin = "clk") is 5.137 ns
    Info: + Longest pin to register delay is 7.532 ns
        Info: 1: + IC(0.000 ns) + CELL(0.810 ns) = 0.810 ns; Loc. = PIN_U5; Fanout = 8; PIN Node = 'funct[2]'
        Info: 2: + IC(4.382 ns) + CELL(0.346 ns) = 5.538 ns; Loc. = LCCOMB_X31_Y6_N14; Fanout = 3; COMB Node = 'Selector12~1'
        Info: 3: + IC(0.373 ns) + CELL(0.378 ns) = 6.289 ns; Loc. = LCCOMB_X31_Y6_N20; Fanout = 5; COMB Node = 'Selector60~2'
        Info: 4: + IC(0.742 ns) + CELL(0.346 ns) = 7.377 ns; Loc. = LCCOMB_X37_Y6_N16; Fanout = 1; COMB Node = 'Selector87~0'
        Info: 5: + IC(0.000 ns) + CELL(0.155 ns) = 7.532 ns; Loc. = LCFF_X37_Y6_N17; Fanout = 2; REG Node = 'irwrite~reg0'
        Info: Total cell delay = 2.035 ns ( 27.02 % )
        Info: Total interconnect delay = 5.497 ns ( 72.98 % )
    Info: + Micro setup delay of destination is 0.090 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.485 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 34; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.670 ns) + CELL(0.618 ns) = 2.485 ns; Loc. = LCFF_X37_Y6_N17; Fanout = 2; REG Node = 'irwrite~reg0'
        Info: Total cell delay = 1.472 ns ( 59.24 % )
        Info: Total interconnect delay = 1.013 ns ( 40.76 % )
Info: tco from clock "clk" to destination pin "stateOut[3]" through register "stateOut[3]~reg0" is 6.600 ns
    Info: + Longest clock path from clock "clk" to source register is 2.472 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 34; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.657 ns) + CELL(0.618 ns) = 2.472 ns; Loc. = LCFF_X30_Y6_N17; Fanout = 3; REG Node = 'stateOut[3]~reg0'
        Info: Total cell delay = 1.472 ns ( 59.55 % )
        Info: Total interconnect delay = 1.000 ns ( 40.45 % )
    Info: + Micro clock to output delay of source is 0.094 ns
    Info: + Longest register to pin delay is 4.034 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X30_Y6_N17; Fanout = 3; REG Node = 'stateOut[3]~reg0'
        Info: 2: + IC(2.052 ns) + CELL(1.982 ns) = 4.034 ns; Loc. = PIN_B5; Fanout = 0; PIN Node = 'stateOut[3]'
        Info: Total cell delay = 1.982 ns ( 49.13 % )
        Info: Total interconnect delay = 2.052 ns ( 50.87 % )
Info: th for register "functOut[1]~reg0" (data pin = "funct[1]", clock pin = "clk") is -2.219 ns
    Info: + Longest clock path from clock "clk" to destination register is 2.483 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 34; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.668 ns) + CELL(0.618 ns) = 2.483 ns; Loc. = LCFF_X35_Y6_N25; Fanout = 1; REG Node = 'functOut[1]~reg0'
        Info: Total cell delay = 1.472 ns ( 59.28 % )
        Info: Total interconnect delay = 1.011 ns ( 40.72 % )
    Info: + Micro hold delay of destination is 0.149 ns
    Info: - Shortest pin to register delay is 4.851 ns
        Info: 1: + IC(0.000 ns) + CELL(0.810 ns) = 0.810 ns; Loc. = PIN_R4; Fanout = 12; PIN Node = 'funct[1]'
        Info: 2: + IC(3.833 ns) + CELL(0.053 ns) = 4.696 ns; Loc. = LCCOMB_X35_Y6_N24; Fanout = 1; COMB Node = 'functOut[1]~reg0feeder'
        Info: 3: + IC(0.000 ns) + CELL(0.155 ns) = 4.851 ns; Loc. = LCFF_X35_Y6_N25; Fanout = 1; REG Node = 'functOut[1]~reg0'
        Info: Total cell delay = 1.018 ns ( 20.99 % )
        Info: Total interconnect delay = 3.833 ns ( 79.01 % )
Info: Quartus II 64-Bit Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 4368 megabytes
    Info: Processing ended: Wed Oct 16 11:44:49 2019
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


