title:: Formal Verification In Hardware Design: A Survey

- ## verification & validation
	- verification是一种内部过程，验证产品是否满足特定的regulation，requirement，specification
	- validation一般需要外部(客户)参与，验证用户对于产品的接受度
- # SPCIFICATION AND VERIFICATION CONDITIONS
	- 两种主要的用于specification的方法和对应的verification
		- 聚焦于描述对于设计的理想的性质
			- 主要是时序的性质，即动态的性质
			- 利用时序逻辑描述性质
			- 此时验证需要展示系统所有的可能行贿都满足specification的时序性质
		- 基于系统的高层及模型specification
			- 此时验证需要证明系统实现的所有可能行为都和高层级specification的行为是一致的、
	-