TimeQuest Timing Analyzer report for UARTrecShowChar
Sun Feb 16 15:54:29 2020
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOckIn'
 13. Slow 1200mV 85C Model Setup: 'uart_rx:r1|fd:f1|temp2'
 14. Slow 1200mV 85C Model Hold: 'uart_rx:r1|fd:f1|temp2'
 15. Slow 1200mV 85C Model Hold: 'CLOckIn'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'CLOckIn'
 24. Slow 1200mV 0C Model Setup: 'uart_rx:r1|fd:f1|temp2'
 25. Slow 1200mV 0C Model Hold: 'uart_rx:r1|fd:f1|temp2'
 26. Slow 1200mV 0C Model Hold: 'CLOckIn'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'CLOckIn'
 34. Fast 1200mV 0C Model Setup: 'uart_rx:r1|fd:f1|temp2'
 35. Fast 1200mV 0C Model Hold: 'uart_rx:r1|fd:f1|temp2'
 36. Fast 1200mV 0C Model Hold: 'CLOckIn'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; UARTrecShowChar                                     ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6F17C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.4%      ;
;     Processors 3-4         ;   0.3%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                         ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; Clock Name             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                    ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; CLOckIn                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOckIn }                ;
; uart_rx:r1|fd:f1|temp2 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { uart_rx:r1|fd:f1|temp2 } ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+


+--------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                           ;
+------------+-----------------+------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name             ; Note ;
+------------+-----------------+------------------------+------+
; 148.26 MHz ; 148.26 MHz      ; CLOckIn                ;      ;
; 242.78 MHz ; 242.78 MHz      ; uart_rx:r1|fd:f1|temp2 ;      ;
+------------+-----------------+------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary             ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; CLOckIn                ; -5.745 ; -59.970       ;
; uart_rx:r1|fd:f1|temp2 ; -3.119 ; -109.527      ;
+------------------------+--------+---------------+


+------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary             ;
+------------------------+-------+---------------+
; Clock                  ; Slack ; End Point TNS ;
+------------------------+-------+---------------+
; uart_rx:r1|fd:f1|temp2 ; 0.455 ; 0.000         ;
; CLOckIn                ; 0.733 ; 0.000         ;
+------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------------------+--------+-----------------+
; Clock                  ; Slack  ; End Point TNS   ;
+------------------------+--------+-----------------+
; CLOckIn                ; -3.000 ; -41.662         ;
; uart_rx:r1|fd:f1|temp2 ; -1.487 ; -84.759         ;
+------------------------+--------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOckIn'                                                                                         ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -5.745 ; uart_rx:r1|fd:f1|K[0]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 6.665      ;
; -5.694 ; uart_rx:r1|fd:f1|K[1]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 6.614      ;
; -5.661 ; uart_rx:r1|fd:f1|K[4]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 6.581      ;
; -5.596 ; uart_rx:r1|fd:f1|K[2]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 6.516      ;
; -5.551 ; uart_rx:r1|fd:f1|K[3]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 6.471      ;
; -5.405 ; uart_rx:r1|fd:f1|K[5]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 6.325      ;
; -5.308 ; uart_rx:r1|fd:f1|K[6]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 6.228      ;
; -5.256 ; uart_rx:r1|fd:f1|K[7]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 6.176      ;
; -5.161 ; uart_rx:r1|fd:f1|K[8]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 6.081      ;
; -5.133 ; uart_rx:r1|fd:f1|K[12] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 6.053      ;
; -5.109 ; uart_rx:r1|fd:f1|K[9]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 6.029      ;
; -5.014 ; uart_rx:r1|fd:f1|K[10] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.934      ;
; -4.979 ; uart_rx:r1|fd:f1|K[13] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.899      ;
; -4.962 ; uart_rx:r1|fd:f1|K[11] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.882      ;
; -4.925 ; uart_rx:r1|fd:f1|K[14] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.845      ;
; -4.814 ; uart_rx:r1|fd:f1|K[15] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.734      ;
; -4.725 ; uart_rx:r1|fd:f1|K[0]  ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 5.644      ;
; -4.724 ; uart_rx:r1|fd:f1|K[0]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 5.643      ;
; -4.674 ; uart_rx:r1|fd:f1|K[1]  ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 5.593      ;
; -4.673 ; uart_rx:r1|fd:f1|K[1]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 5.592      ;
; -4.668 ; uart_rx:r1|fd:f1|K[17] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.588      ;
; -4.643 ; uart_rx:r1|fd:f1|K[0]  ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.563      ;
; -4.642 ; uart_rx:r1|fd:f1|K[16] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.562      ;
; -4.641 ; uart_rx:r1|fd:f1|K[4]  ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 5.560      ;
; -4.640 ; uart_rx:r1|fd:f1|K[4]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 5.559      ;
; -4.592 ; uart_rx:r1|fd:f1|K[1]  ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.512      ;
; -4.576 ; uart_rx:r1|fd:f1|K[2]  ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 5.495      ;
; -4.575 ; uart_rx:r1|fd:f1|K[2]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 5.494      ;
; -4.559 ; uart_rx:r1|fd:f1|K[4]  ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.479      ;
; -4.531 ; uart_rx:r1|fd:f1|K[3]  ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 5.450      ;
; -4.530 ; uart_rx:r1|fd:f1|K[3]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 5.449      ;
; -4.518 ; uart_rx:r1|fd:f1|K[19] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.438      ;
; -4.500 ; uart_rx:r1|fd:f1|K[18] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.420      ;
; -4.494 ; uart_rx:r1|fd:f1|K[2]  ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.414      ;
; -4.449 ; uart_rx:r1|fd:f1|K[3]  ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.369      ;
; -4.417 ; uart_rx:r1|fd:f1|K[23] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.337      ;
; -4.385 ; uart_rx:r1|fd:f1|K[5]  ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 5.304      ;
; -4.384 ; uart_rx:r1|fd:f1|K[5]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 5.303      ;
; -4.303 ; uart_rx:r1|fd:f1|K[5]  ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.223      ;
; -4.288 ; uart_rx:r1|fd:f1|K[6]  ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 5.207      ;
; -4.287 ; uart_rx:r1|fd:f1|K[6]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 5.206      ;
; -4.236 ; uart_rx:r1|fd:f1|K[7]  ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 5.155      ;
; -4.235 ; uart_rx:r1|fd:f1|K[7]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 5.154      ;
; -4.220 ; uart_rx:r1|fd:f1|K[21] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.140      ;
; -4.206 ; uart_rx:r1|fd:f1|K[6]  ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.126      ;
; -4.154 ; uart_rx:r1|fd:f1|K[7]  ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.074      ;
; -4.149 ; uart_rx:r1|fd:f1|K[20] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 5.069      ;
; -4.141 ; uart_rx:r1|fd:f1|K[8]  ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 5.060      ;
; -4.140 ; uart_rx:r1|fd:f1|K[8]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 5.059      ;
; -4.113 ; uart_rx:r1|fd:f1|K[12] ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 5.032      ;
; -4.112 ; uart_rx:r1|fd:f1|K[12] ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 5.031      ;
; -4.089 ; uart_rx:r1|fd:f1|K[9]  ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 5.008      ;
; -4.088 ; uart_rx:r1|fd:f1|K[9]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 5.007      ;
; -4.059 ; uart_rx:r1|fd:f1|K[8]  ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 4.979      ;
; -4.031 ; uart_rx:r1|fd:f1|K[12] ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 4.951      ;
; -4.007 ; uart_rx:r1|fd:f1|K[9]  ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 4.927      ;
; -3.994 ; uart_rx:r1|fd:f1|K[10] ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 4.913      ;
; -3.993 ; uart_rx:r1|fd:f1|K[10] ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 4.912      ;
; -3.959 ; uart_rx:r1|fd:f1|K[13] ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 4.878      ;
; -3.958 ; uart_rx:r1|fd:f1|K[13] ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 4.877      ;
; -3.942 ; uart_rx:r1|fd:f1|K[11] ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 4.861      ;
; -3.941 ; uart_rx:r1|fd:f1|K[11] ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 4.860      ;
; -3.922 ; uart_rx:r1|fd:f1|K[22] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 4.842      ;
; -3.912 ; uart_rx:r1|fd:f1|K[10] ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 4.832      ;
; -3.905 ; uart_rx:r1|fd:f1|K[14] ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 4.824      ;
; -3.904 ; uart_rx:r1|fd:f1|K[14] ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 4.823      ;
; -3.877 ; uart_rx:r1|fd:f1|K[13] ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 4.797      ;
; -3.860 ; uart_rx:r1|fd:f1|K[11] ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 4.780      ;
; -3.823 ; uart_rx:r1|fd:f1|K[14] ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 4.743      ;
; -3.632 ; uart_rx:r1|fd:f1|K[15] ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 4.552      ;
; -3.551 ; uart_rx:r1|fd:f1|K[15] ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 4.470      ;
; -3.550 ; uart_rx:r1|fd:f1|K[15] ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 4.469      ;
; -3.486 ; uart_rx:r1|fd:f1|K[17] ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 4.406      ;
; -3.482 ; uart_rx:r1|fd:f1|K[16] ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 4.401      ;
; -3.481 ; uart_rx:r1|fd:f1|K[16] ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 4.400      ;
; -3.412 ; uart_rx:r1|fd:f1|K[24] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 4.332      ;
; -3.405 ; uart_rx:r1|fd:f1|K[17] ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 4.324      ;
; -3.404 ; uart_rx:r1|fd:f1|K[17] ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 4.323      ;
; -3.401 ; uart_rx:r1|fd:f1|K[16] ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 4.321      ;
; -3.340 ; uart_rx:r1|fd:f1|K[18] ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 4.259      ;
; -3.339 ; uart_rx:r1|fd:f1|K[18] ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 4.258      ;
; -3.289 ; uart_rx:r1|fd:f1|K[19] ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 4.209      ;
; -3.255 ; uart_rx:r1|fd:f1|K[19] ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 4.174      ;
; -3.254 ; uart_rx:r1|fd:f1|K[19] ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 4.173      ;
; -3.239 ; uart_rx:r1|fd:f1|K[23] ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 4.159      ;
; -3.212 ; uart_rx:r1|fd:f1|K[18] ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 4.132      ;
; -3.129 ; uart_rx:r1|fd:f1|K[23] ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 4.048      ;
; -3.129 ; uart_rx:r1|fd:f1|K[23] ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 4.048      ;
; -2.991 ; uart_rx:r1|fd:f1|K[21] ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 3.911      ;
; -2.989 ; uart_rx:r1|fd:f1|K[20] ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 3.908      ;
; -2.988 ; uart_rx:r1|fd:f1|K[20] ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 3.907      ;
; -2.893 ; uart_rx:r1|fd:f1|K[20] ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 3.813      ;
; -2.881 ; uart_rx:r1|fd:f1|K[21] ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 3.800      ;
; -2.881 ; uart_rx:r1|fd:f1|K[21] ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 3.800      ;
; -2.744 ; uart_rx:r1|fd:f1|K[22] ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.081     ; 3.664      ;
; -2.634 ; uart_rx:r1|fd:f1|K[22] ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 3.553      ;
; -2.634 ; uart_rx:r1|fd:f1|K[22] ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 3.553      ;
; -2.623 ; uart_rx:r1|fd:f1|K[1]  ; uart_rx:r1|fd:f1|K[24] ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 3.542      ;
; -2.527 ; uart_rx:r1|fd:f1|K[0]  ; uart_rx:r1|fd:f1|K[24] ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 3.446      ;
; -2.512 ; uart_rx:r1|fd:f1|K[0]  ; uart_rx:r1|fd:f1|K[23] ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.082     ; 3.431      ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'uart_rx:r1|fd:f1|temp2'                                                                                               ;
+--------+---------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; -3.119 ; uart_rx:r1|rcnt[0]  ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 4.041      ;
; -3.087 ; uart_rx:r1|rcnt[1]  ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 4.009      ;
; -3.057 ; uart_rx:r1|rcnt[1]  ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.979      ;
; -2.989 ; uart_rx:r1|rcnt[0]  ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.911      ;
; -2.974 ; uart_rx:r1|rcnt[2]  ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.896      ;
; -2.973 ; uart_rx:r1|rcnt[0]  ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.895      ;
; -2.941 ; uart_rx:r1|rcnt[1]  ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.863      ;
; -2.939 ; uart_rx:r1|rcnt[3]  ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.861      ;
; -2.911 ; uart_rx:r1|rcnt[1]  ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.833      ;
; -2.909 ; uart_rx:r1|rcnt[3]  ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.831      ;
; -2.864 ; uart_rx:r1|rcnt[6]  ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.786      ;
; -2.851 ; uart_rx:r1|rcnt[6]  ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.773      ;
; -2.844 ; uart_rx:r1|rcnt[2]  ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.766      ;
; -2.843 ; uart_rx:r1|rcnt[0]  ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.765      ;
; -2.828 ; uart_rx:r1|rcnt[4]  ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.750      ;
; -2.828 ; uart_rx:r1|rcnt[2]  ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.750      ;
; -2.827 ; uart_rx:r1|rcnt[0]  ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.749      ;
; -2.795 ; uart_rx:r1|rcnt[1]  ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.717      ;
; -2.794 ; uart_rx:r1|rcnt[5]  ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.716      ;
; -2.793 ; uart_rx:r1|rcnt[3]  ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.715      ;
; -2.765 ; uart_rx:r1|rcnt[1]  ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.687      ;
; -2.764 ; uart_rx:r1|rcnt[5]  ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.686      ;
; -2.763 ; uart_rx:r1|rcnt[3]  ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.685      ;
; -2.699 ; uart_rx:r1|rcnt[4]  ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.621      ;
; -2.698 ; uart_rx:r1|rcnt[2]  ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.620      ;
; -2.697 ; uart_rx:r1|rcnt[0]  ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.619      ;
; -2.682 ; uart_rx:r1|rcnt[4]  ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.604      ;
; -2.682 ; uart_rx:r1|rcnt[2]  ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.604      ;
; -2.681 ; uart_rx:r1|rcnt[0]  ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.603      ;
; -2.680 ; uart_rx:r1|rcnt[6]  ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.602      ;
; -2.680 ; uart_rx:r1|rcnt[11] ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.602      ;
; -2.679 ; uart_rx:r1|rcnt[5]  ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.601      ;
; -2.674 ; uart_rx:r1|rcnt[11] ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.596      ;
; -2.673 ; uart_rx:r1|rcnt[5]  ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.595      ;
; -2.652 ; uart_rx:r1|rcnt[7]  ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.574      ;
; -2.649 ; uart_rx:r1|rcnt[1]  ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.571      ;
; -2.648 ; uart_rx:r1|rcnt[5]  ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.570      ;
; -2.647 ; uart_rx:r1|rcnt[3]  ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.569      ;
; -2.622 ; uart_rx:r1|rcnt[7]  ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.544      ;
; -2.619 ; uart_rx:r1|rcnt[1]  ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.541      ;
; -2.618 ; uart_rx:r1|rcnt[5]  ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.540      ;
; -2.618 ; uart_rx:r1|rcnt[10] ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.540      ;
; -2.617 ; uart_rx:r1|rcnt[3]  ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.539      ;
; -2.612 ; uart_rx:r1|rcnt[10] ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.534      ;
; -2.593 ; uart_rx:r1|rcnt[8]  ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.515      ;
; -2.591 ; uart_rx:r1|rcnt[7]  ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.513      ;
; -2.587 ; uart_rx:r1|rcnt[8]  ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.509      ;
; -2.585 ; uart_rx:r1|rcnt[7]  ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.507      ;
; -2.578 ; uart_rx:r1|rcnt[28] ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.501      ;
; -2.565 ; uart_rx:r1|rcnt[28] ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.488      ;
; -2.561 ; uart_rx:r1|rcnt[6]  ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.483      ;
; -2.553 ; uart_rx:r1|rcnt[4]  ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.475      ;
; -2.552 ; uart_rx:r1|rcnt[2]  ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.474      ;
; -2.551 ; uart_rx:r1|rcnt[0]  ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.473      ;
; -2.537 ; uart_rx:r1|rcnt[8]  ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.459      ;
; -2.536 ; uart_rx:r1|rcnt[4]  ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.458      ;
; -2.536 ; uart_rx:r1|rcnt[2]  ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.458      ;
; -2.535 ; uart_rx:r1|rcnt[0]  ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.457      ;
; -2.534 ; uart_rx:r1|rcnt[6]  ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.456      ;
; -2.534 ; uart_rx:r1|rcnt[15] ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.456      ;
; -2.528 ; uart_rx:r1|rcnt[15] ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.450      ;
; -2.515 ; uart_rx:r1|rcnt[13] ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.437      ;
; -2.509 ; uart_rx:r1|rcnt[13] ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.431      ;
; -2.506 ; uart_rx:r1|rcnt[7]  ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.428      ;
; -2.505 ; uart_rx:r1|rcnt[9]  ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.427      ;
; -2.504 ; uart_rx:r1|rcnt[14] ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.426      ;
; -2.503 ; uart_rx:r1|rcnt[1]  ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.425      ;
; -2.502 ; uart_rx:r1|rcnt[5]  ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.424      ;
; -2.501 ; uart_rx:r1|rcnt[3]  ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.423      ;
; -2.498 ; uart_rx:r1|rcnt[14] ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.420      ;
; -2.476 ; uart_rx:r1|rcnt[7]  ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.398      ;
; -2.475 ; uart_rx:r1|rcnt[9]  ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.397      ;
; -2.473 ; uart_rx:r1|rcnt[1]  ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.395      ;
; -2.472 ; uart_rx:r1|rcnt[5]  ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.394      ;
; -2.471 ; uart_rx:r1|rcnt[3]  ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.393      ;
; -2.415 ; uart_rx:r1|rcnt[6]  ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.337      ;
; -2.408 ; uart_rx:r1|rcnt[8]  ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.330      ;
; -2.407 ; uart_rx:r1|rcnt[4]  ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.329      ;
; -2.406 ; uart_rx:r1|rcnt[2]  ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.328      ;
; -2.405 ; uart_rx:r1|rcnt[0]  ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.327      ;
; -2.391 ; uart_rx:r1|rcnt[10] ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.313      ;
; -2.391 ; uart_rx:r1|rcnt[8]  ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.313      ;
; -2.390 ; uart_rx:r1|rcnt[4]  ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.312      ;
; -2.390 ; uart_rx:r1|rcnt[2]  ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.312      ;
; -2.389 ; uart_rx:r1|rcnt[0]  ; uart_rx:r1|rcnt[21]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.311      ;
; -2.388 ; uart_rx:r1|rcnt[6]  ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.310      ;
; -2.360 ; uart_rx:r1|rcnt[0]  ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.282      ;
; -2.360 ; uart_rx:r1|rcnt[7]  ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.282      ;
; -2.359 ; uart_rx:r1|rcnt[9]  ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.281      ;
; -2.357 ; uart_rx:r1|rcnt[1]  ; uart_rx:r1|rcnt[20]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.279      ;
; -2.356 ; uart_rx:r1|rcnt[11] ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.278      ;
; -2.356 ; uart_rx:r1|rcnt[5]  ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.278      ;
; -2.355 ; uart_rx:r1|rcnt[3]  ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.277      ;
; -2.354 ; uart_rx:r1|rcnt[0]  ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.276      ;
; -2.350 ; uart_rx:r1|rcnt[26] ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.273      ;
; -2.337 ; uart_rx:r1|rcnt[26] ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.078     ; 3.260      ;
; -2.336 ; uart_rx:r1|rcnt[2]  ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.258      ;
; -2.330 ; uart_rx:r1|rcnt[7]  ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.252      ;
; -2.330 ; uart_rx:r1|rcnt[2]  ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.252      ;
; -2.329 ; uart_rx:r1|rcnt[9]  ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.079     ; 3.251      ;
+--------+---------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'uart_rx:r1|fd:f1|temp2'                                                                                                     ;
+-------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.455 ; uart_rx:r1|rbufs[6]       ; uart_rx:r1|rbufs[6]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; uart_rx:r1|rbufs[7]       ; uart_rx:r1|rbufs[7]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; uart_rx:r1|rbufs[4]       ; uart_rx:r1|rbufs[4]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; uart_rx:r1|rbufs[5]       ; uart_rx:r1|rbufs[5]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; uart_rx:r1|rbufs[3]       ; uart_rx:r1|rbufs[3]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; uart_rx:r1|rbufs[2]       ; uart_rx:r1|rbufs[2]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; uart_rx:r1|rbufs[1]       ; uart_rx:r1|rbufs[1]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; uart_rx:r1|rbufs[0]       ; uart_rx:r1|rbufs[0]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; uart_rx:r1|state.r_wait   ; uart_rx:r1|state.r_wait   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; uart_rx:r1|count[1]       ; uart_rx:r1|count[1]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; uart_rx:r1|count[2]       ; uart_rx:r1|count[2]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; uart_rx:r1|state.r_center ; uart_rx:r1|state.r_center ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; uart_rx:r1|state.r_start  ; uart_rx:r1|state.r_start  ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 0.746      ;
; 0.467 ; uart_rx:r1|count[0]       ; uart_rx:r1|count[0]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 0.758      ;
; 0.513 ; uart_rx:r1|count[1]       ; uart_rx:r1|count[2]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 0.804      ;
; 0.702 ; uart_rx:r1|rbufs[6]       ; uart_rx:r1|TESTOUT[6]     ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 0.993      ;
; 0.741 ; uart_rx:r1|state.r_wait   ; uart_rx:r1|count[3]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.080      ; 1.033      ;
; 0.762 ; uart_rx:r1|rcnt[3]        ; uart_rx:r1|rcnt[3]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.053      ;
; 0.762 ; uart_rx:r1|rcnt[15]       ; uart_rx:r1|rcnt[15]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.053      ;
; 0.763 ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.054      ;
; 0.763 ; uart_rx:r1|rcnt[13]       ; uart_rx:r1|rcnt[13]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.054      ;
; 0.763 ; uart_rx:r1|rcnt[11]       ; uart_rx:r1|rcnt[11]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.054      ;
; 0.763 ; uart_rx:r1|rcnt[5]        ; uart_rx:r1|rcnt[5]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.054      ;
; 0.764 ; uart_rx:r1|rcnt[19]       ; uart_rx:r1|rcnt[19]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.078      ; 1.054      ;
; 0.765 ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.078      ; 1.055      ;
; 0.765 ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.078      ; 1.055      ;
; 0.765 ; uart_rx:r1|rcnt[21]       ; uart_rx:r1|rcnt[21]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.078      ; 1.055      ;
; 0.765 ; uart_rx:r1|rcnt[17]       ; uart_rx:r1|rcnt[17]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.078      ; 1.055      ;
; 0.765 ; uart_rx:r1|rcnt[9]        ; uart_rx:r1|rcnt[9]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.056      ;
; 0.765 ; uart_rx:r1|rcnt[7]        ; uart_rx:r1|rcnt[7]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.056      ;
; 0.765 ; uart_rx:r1|rcnt[6]        ; uart_rx:r1|rcnt[6]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.056      ;
; 0.765 ; uart_rx:r1|rcnt[2]        ; uart_rx:r1|rcnt[2]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.056      ;
; 0.766 ; uart_rx:r1|rcnt[12]       ; uart_rx:r1|rcnt[12]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.057      ;
; 0.766 ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.078      ; 1.056      ;
; 0.766 ; uart_rx:r1|rcnt[16]       ; uart_rx:r1|rcnt[16]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.078      ; 1.056      ;
; 0.766 ; uart_rx:r1|rcnt[14]       ; uart_rx:r1|rcnt[14]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.057      ;
; 0.766 ; uart_rx:r1|rcnt[4]        ; uart_rx:r1|rcnt[4]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.057      ;
; 0.767 ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.078      ; 1.057      ;
; 0.767 ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.078      ; 1.057      ;
; 0.767 ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.078      ; 1.057      ;
; 0.767 ; uart_rx:r1|rcnt[18]       ; uart_rx:r1|rcnt[18]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.078      ; 1.057      ;
; 0.767 ; uart_rx:r1|rcnt[10]       ; uart_rx:r1|rcnt[10]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.058      ;
; 0.767 ; uart_rx:r1|rcnt[8]        ; uart_rx:r1|rcnt[8]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.058      ;
; 0.768 ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.078      ; 1.058      ;
; 0.768 ; uart_rx:r1|rcnt[20]       ; uart_rx:r1|rcnt[20]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.078      ; 1.058      ;
; 0.769 ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.078      ; 1.059      ;
; 0.769 ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.078      ; 1.059      ;
; 0.769 ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.078      ; 1.059      ;
; 0.778 ; uart_rx:r1|state.r_wait   ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.069      ;
; 0.787 ; uart_rx:r1|count[0]       ; uart_rx:r1|count[2]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.078      ;
; 0.788 ; uart_rx:r1|rcnt[0]        ; uart_rx:r1|rcnt[0]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.079      ;
; 0.794 ; uart_rx:r1|state.r_stop   ; uart_rx:r1|state.r_start  ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.085      ;
; 0.823 ; uart_rx:r1|state.r_wait   ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.114      ;
; 0.832 ; uart_rx:r1|count[0]       ; uart_rx:r1|count[1]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.123      ;
; 0.832 ; uart_rx:r1|state.r_sample ; uart_rx:r1|state.r_wait   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.123      ;
; 0.892 ; uart_rx:r1|rbufs[1]       ; uart_rx:r1|TESTOUT[1]     ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.080      ; 1.184      ;
; 0.906 ; uart_rx:r1|rbufs[0]       ; uart_rx:r1|TESTOUT[0]     ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.080      ; 1.198      ;
; 0.908 ; uart_rx:r1|rbufs[2]       ; uart_rx:r1|TESTOUT[2]     ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.078      ; 1.198      ;
; 0.951 ; uart_rx:r1|rbufs[7]       ; uart_rx:r1|TESTOUT[7]     ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.078      ; 1.241      ;
; 0.951 ; uart_rx:r1|rbufs[4]       ; uart_rx:r1|TESTOUT[4]     ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.078      ; 1.241      ;
; 0.956 ; uart_rx:r1|rbufs[3]       ; uart_rx:r1|TESTOUT[3]     ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.078      ; 1.246      ;
; 0.963 ; uart_rx:r1|count[1]       ; uart_rx:r1|count[0]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.254      ;
; 0.964 ; uart_rx:r1|count[1]       ; uart_rx:r1|state.r_center ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.255      ;
; 1.017 ; uart_rx:r1|state.r_wait   ; uart_rx:r1|count[0]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.080      ; 1.309      ;
; 1.103 ; uart_rx:r1|count[0]       ; uart_rx:r1|state.r_center ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.394      ;
; 1.117 ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|rcnt[2]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.408      ;
; 1.117 ; uart_rx:r1|rcnt[3]        ; uart_rx:r1|rcnt[4]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.408      ;
; 1.118 ; uart_rx:r1|rcnt[5]        ; uart_rx:r1|rcnt[6]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.409      ;
; 1.118 ; uart_rx:r1|rcnt[11]       ; uart_rx:r1|rcnt[12]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.409      ;
; 1.118 ; uart_rx:r1|rcnt[15]       ; uart_rx:r1|rcnt[16]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.078      ; 1.408      ;
; 1.118 ; uart_rx:r1|rcnt[13]       ; uart_rx:r1|rcnt[14]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.409      ;
; 1.119 ; uart_rx:r1|rcnt[17]       ; uart_rx:r1|rcnt[18]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.078      ; 1.409      ;
; 1.119 ; uart_rx:r1|rcnt[9]        ; uart_rx:r1|rcnt[10]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.410      ;
; 1.119 ; uart_rx:r1|rcnt[7]        ; uart_rx:r1|rcnt[8]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.410      ;
; 1.119 ; uart_rx:r1|rcnt[19]       ; uart_rx:r1|rcnt[20]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.078      ; 1.409      ;
; 1.120 ; uart_rx:r1|rcnt[21]       ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.078      ; 1.410      ;
; 1.120 ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.078      ; 1.410      ;
; 1.120 ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.078      ; 1.410      ;
; 1.121 ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.078      ; 1.411      ;
; 1.121 ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.078      ; 1.411      ;
; 1.126 ; uart_rx:r1|rcnt[2]        ; uart_rx:r1|rcnt[3]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.417      ;
; 1.126 ; uart_rx:r1|rcnt[0]        ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.417      ;
; 1.126 ; uart_rx:r1|rcnt[6]        ; uart_rx:r1|rcnt[7]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.417      ;
; 1.127 ; uart_rx:r1|rcnt[14]       ; uart_rx:r1|rcnt[15]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.418      ;
; 1.127 ; uart_rx:r1|rcnt[12]       ; uart_rx:r1|rcnt[13]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.418      ;
; 1.127 ; uart_rx:r1|rcnt[4]        ; uart_rx:r1|rcnt[5]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.418      ;
; 1.127 ; uart_rx:r1|rcnt[16]       ; uart_rx:r1|rcnt[17]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.078      ; 1.417      ;
; 1.128 ; uart_rx:r1|rcnt[10]       ; uart_rx:r1|rcnt[11]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.419      ;
; 1.128 ; uart_rx:r1|rcnt[18]       ; uart_rx:r1|rcnt[19]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.078      ; 1.418      ;
; 1.128 ; uart_rx:r1|rcnt[8]        ; uart_rx:r1|rcnt[9]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.419      ;
; 1.128 ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.078      ; 1.418      ;
; 1.129 ; uart_rx:r1|rcnt[20]       ; uart_rx:r1|rcnt[21]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.078      ; 1.419      ;
; 1.129 ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.078      ; 1.419      ;
; 1.130 ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.078      ; 1.420      ;
; 1.130 ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.078      ; 1.420      ;
; 1.130 ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.078      ; 1.420      ;
; 1.135 ; uart_rx:r1|rcnt[0]        ; uart_rx:r1|rcnt[2]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.426      ;
; 1.135 ; uart_rx:r1|rcnt[2]        ; uart_rx:r1|rcnt[4]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.426      ;
; 1.135 ; uart_rx:r1|rcnt[6]        ; uart_rx:r1|rcnt[8]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.426      ;
; 1.136 ; uart_rx:r1|rcnt[4]        ; uart_rx:r1|rcnt[6]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.079      ; 1.427      ;
+-------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOckIn'                                                                                                   ;
+-------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; 0.733 ; uart_rx:r1|fd:f1|K[11] ; uart_rx:r1|fd:f1|K[11] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.027      ;
; 0.733 ; uart_rx:r1|fd:f1|K[9]  ; uart_rx:r1|fd:f1|K[9]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.027      ;
; 0.734 ; uart_rx:r1|fd:f1|K[7]  ; uart_rx:r1|fd:f1|K[7]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.028      ;
; 0.734 ; uart_rx:r1|fd:f1|K[1]  ; uart_rx:r1|fd:f1|K[1]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.028      ;
; 0.735 ; uart_rx:r1|fd:f1|K[5]  ; uart_rx:r1|fd:f1|K[5]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.029      ;
; 0.736 ; uart_rx:r1|fd:f1|K[21] ; uart_rx:r1|fd:f1|K[21] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.030      ;
; 0.736 ; uart_rx:r1|fd:f1|K[10] ; uart_rx:r1|fd:f1|K[10] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.030      ;
; 0.736 ; uart_rx:r1|fd:f1|K[2]  ; uart_rx:r1|fd:f1|K[2]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.030      ;
; 0.737 ; uart_rx:r1|fd:f1|K[8]  ; uart_rx:r1|fd:f1|K[8]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.031      ;
; 0.737 ; uart_rx:r1|fd:f1|K[6]  ; uart_rx:r1|fd:f1|K[6]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.031      ;
; 0.738 ; uart_rx:r1|fd:f1|K[20] ; uart_rx:r1|fd:f1|K[20] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.032      ;
; 0.738 ; uart_rx:r1|fd:f1|K[22] ; uart_rx:r1|fd:f1|K[22] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.032      ;
; 0.925 ; uart_rx:r1|fd:f1|K[24] ; uart_rx:r1|fd:f1|K[24] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.219      ;
; 0.932 ; uart_rx:r1|fd:f1|K[16] ; uart_rx:r1|fd:f1|K[16] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.226      ;
; 0.932 ; uart_rx:r1|fd:f1|K[14] ; uart_rx:r1|fd:f1|K[14] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.226      ;
; 0.935 ; uart_rx:r1|fd:f1|K[18] ; uart_rx:r1|fd:f1|K[18] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.229      ;
; 0.939 ; uart_rx:r1|fd:f1|K[19] ; uart_rx:r1|fd:f1|K[19] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.233      ;
; 0.941 ; uart_rx:r1|fd:f1|K[17] ; uart_rx:r1|fd:f1|K[17] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.235      ;
; 0.941 ; uart_rx:r1|fd:f1|K[15] ; uart_rx:r1|fd:f1|K[15] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.235      ;
; 0.942 ; uart_rx:r1|fd:f1|K[13] ; uart_rx:r1|fd:f1|K[13] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.236      ;
; 0.983 ; uart_rx:r1|fd:f1|K[12] ; uart_rx:r1|fd:f1|K[12] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.277      ;
; 1.088 ; uart_rx:r1|fd:f1|K[9]  ; uart_rx:r1|fd:f1|K[10] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.382      ;
; 1.088 ; uart_rx:r1|fd:f1|K[11] ; uart_rx:r1|fd:f1|K[12] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.382      ;
; 1.089 ; uart_rx:r1|fd:f1|K[1]  ; uart_rx:r1|fd:f1|K[2]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.383      ;
; 1.089 ; uart_rx:r1|fd:f1|K[7]  ; uart_rx:r1|fd:f1|K[8]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.383      ;
; 1.089 ; uart_rx:r1|fd:f1|K[5]  ; uart_rx:r1|fd:f1|K[6]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.383      ;
; 1.090 ; uart_rx:r1|fd:f1|K[21] ; uart_rx:r1|fd:f1|K[22] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.384      ;
; 1.097 ; uart_rx:r1|fd:f1|K[10] ; uart_rx:r1|fd:f1|K[11] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.391      ;
; 1.098 ; uart_rx:r1|fd:f1|K[8]  ; uart_rx:r1|fd:f1|K[9]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.392      ;
; 1.098 ; uart_rx:r1|fd:f1|K[6]  ; uart_rx:r1|fd:f1|K[7]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.392      ;
; 1.098 ; uart_rx:r1|fd:f1|K[0]  ; uart_rx:r1|fd:f1|K[1]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.392      ;
; 1.099 ; uart_rx:r1|fd:f1|K[22] ; uart_rx:r1|fd:f1|K[23] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.393      ;
; 1.099 ; uart_rx:r1|fd:f1|K[20] ; uart_rx:r1|fd:f1|K[21] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.393      ;
; 1.106 ; uart_rx:r1|fd:f1|K[10] ; uart_rx:r1|fd:f1|K[12] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.400      ;
; 1.107 ; uart_rx:r1|fd:f1|K[8]  ; uart_rx:r1|fd:f1|K[10] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.401      ;
; 1.107 ; uart_rx:r1|fd:f1|K[0]  ; uart_rx:r1|fd:f1|K[2]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.401      ;
; 1.107 ; uart_rx:r1|fd:f1|K[6]  ; uart_rx:r1|fd:f1|K[8]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.401      ;
; 1.108 ; uart_rx:r1|fd:f1|K[22] ; uart_rx:r1|fd:f1|K[24] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.402      ;
; 1.108 ; uart_rx:r1|fd:f1|K[20] ; uart_rx:r1|fd:f1|K[22] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.402      ;
; 1.169 ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; CLOckIn     ; 0.000        ; 2.617      ; 4.289      ;
; 1.192 ; uart_rx:r1|fd:f1|K[23] ; uart_rx:r1|fd:f1|K[23] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.486      ;
; 1.218 ; uart_rx:r1|fd:f1|K[11] ; uart_rx:r1|fd:f1|K[13] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.512      ;
; 1.218 ; uart_rx:r1|fd:f1|K[9]  ; uart_rx:r1|fd:f1|K[11] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.512      ;
; 1.219 ; uart_rx:r1|fd:f1|K[7]  ; uart_rx:r1|fd:f1|K[9]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.513      ;
; 1.220 ; uart_rx:r1|fd:f1|K[3]  ; uart_rx:r1|fd:f1|K[5]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.514      ;
; 1.220 ; uart_rx:r1|fd:f1|K[5]  ; uart_rx:r1|fd:f1|K[7]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.514      ;
; 1.221 ; uart_rx:r1|fd:f1|K[21] ; uart_rx:r1|fd:f1|K[23] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.515      ;
; 1.228 ; uart_rx:r1|fd:f1|K[11] ; uart_rx:r1|fd:f1|K[14] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.522      ;
; 1.228 ; uart_rx:r1|fd:f1|K[9]  ; uart_rx:r1|fd:f1|K[12] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.522      ;
; 1.229 ; uart_rx:r1|fd:f1|K[3]  ; uart_rx:r1|fd:f1|K[6]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.523      ;
; 1.229 ; uart_rx:r1|fd:f1|K[7]  ; uart_rx:r1|fd:f1|K[10] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.523      ;
; 1.229 ; uart_rx:r1|fd:f1|K[5]  ; uart_rx:r1|fd:f1|K[8]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.523      ;
; 1.230 ; uart_rx:r1|fd:f1|K[21] ; uart_rx:r1|fd:f1|K[24] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.524      ;
; 1.237 ; uart_rx:r1|fd:f1|K[10] ; uart_rx:r1|fd:f1|K[13] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.531      ;
; 1.237 ; uart_rx:r1|fd:f1|K[2]  ; uart_rx:r1|fd:f1|K[5]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.531      ;
; 1.238 ; uart_rx:r1|fd:f1|K[8]  ; uart_rx:r1|fd:f1|K[11] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.532      ;
; 1.238 ; uart_rx:r1|fd:f1|K[6]  ; uart_rx:r1|fd:f1|K[9]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.532      ;
; 1.239 ; uart_rx:r1|fd:f1|K[20] ; uart_rx:r1|fd:f1|K[23] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.533      ;
; 1.246 ; uart_rx:r1|fd:f1|K[10] ; uart_rx:r1|fd:f1|K[14] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.540      ;
; 1.246 ; uart_rx:r1|fd:f1|K[2]  ; uart_rx:r1|fd:f1|K[6]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.540      ;
; 1.247 ; uart_rx:r1|fd:f1|K[8]  ; uart_rx:r1|fd:f1|K[12] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.541      ;
; 1.247 ; uart_rx:r1|fd:f1|K[6]  ; uart_rx:r1|fd:f1|K[10] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.541      ;
; 1.248 ; uart_rx:r1|fd:f1|K[20] ; uart_rx:r1|fd:f1|K[24] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.542      ;
; 1.265 ; uart_rx:r1|fd:f1|K[4]  ; uart_rx:r1|fd:f1|K[5]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.081      ; 1.558      ;
; 1.271 ; uart_rx:r1|fd:f1|K[18] ; uart_rx:r1|fd:f1|K[19] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.565      ;
; 1.284 ; uart_rx:r1|fd:f1|K[16] ; uart_rx:r1|fd:f1|K[17] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.578      ;
; 1.284 ; uart_rx:r1|fd:f1|K[14] ; uart_rx:r1|fd:f1|K[15] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.578      ;
; 1.294 ; uart_rx:r1|fd:f1|K[19] ; uart_rx:r1|fd:f1|K[20] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.588      ;
; 1.295 ; uart_rx:r1|fd:f1|K[15] ; uart_rx:r1|fd:f1|K[16] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.589      ;
; 1.295 ; uart_rx:r1|fd:f1|K[17] ; uart_rx:r1|fd:f1|K[18] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.589      ;
; 1.296 ; uart_rx:r1|fd:f1|K[13] ; uart_rx:r1|fd:f1|K[14] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.590      ;
; 1.302 ; uart_rx:r1|fd:f1|K[14] ; uart_rx:r1|fd:f1|K[16] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.596      ;
; 1.302 ; uart_rx:r1|fd:f1|K[16] ; uart_rx:r1|fd:f1|K[18] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.596      ;
; 1.305 ; uart_rx:r1|fd:f1|K[18] ; uart_rx:r1|fd:f1|K[20] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.599      ;
; 1.308 ; uart_rx:r1|fd:f1|K[4]  ; uart_rx:r1|fd:f1|K[6]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.081      ; 1.601      ;
; 1.316 ; uart_rx:r1|fd:f1|K[12] ; uart_rx:r1|fd:f1|K[13] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.610      ;
; 1.358 ; uart_rx:r1|fd:f1|K[9]  ; uart_rx:r1|fd:f1|K[13] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.652      ;
; 1.358 ; uart_rx:r1|fd:f1|K[11] ; uart_rx:r1|fd:f1|K[15] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.652      ;
; 1.359 ; uart_rx:r1|fd:f1|K[7]  ; uart_rx:r1|fd:f1|K[11] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.653      ;
; 1.359 ; uart_rx:r1|fd:f1|K[1]  ; uart_rx:r1|fd:f1|K[5]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.653      ;
; 1.360 ; uart_rx:r1|fd:f1|K[3]  ; uart_rx:r1|fd:f1|K[7]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.654      ;
; 1.360 ; uart_rx:r1|fd:f1|K[5]  ; uart_rx:r1|fd:f1|K[9]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.654      ;
; 1.362 ; uart_rx:r1|fd:f1|K[12] ; uart_rx:r1|fd:f1|K[14] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.656      ;
; 1.368 ; uart_rx:r1|fd:f1|K[9]  ; uart_rx:r1|fd:f1|K[14] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.662      ;
; 1.368 ; uart_rx:r1|fd:f1|K[11] ; uart_rx:r1|fd:f1|K[16] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.662      ;
; 1.369 ; uart_rx:r1|fd:f1|K[19] ; uart_rx:r1|fd:f1|K[21] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.663      ;
; 1.369 ; uart_rx:r1|fd:f1|K[3]  ; uart_rx:r1|fd:f1|K[8]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.663      ;
; 1.369 ; uart_rx:r1|fd:f1|K[1]  ; uart_rx:r1|fd:f1|K[6]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.663      ;
; 1.369 ; uart_rx:r1|fd:f1|K[7]  ; uart_rx:r1|fd:f1|K[12] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.663      ;
; 1.369 ; uart_rx:r1|fd:f1|K[5]  ; uart_rx:r1|fd:f1|K[10] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.663      ;
; 1.376 ; uart_rx:r1|fd:f1|K[15] ; uart_rx:r1|fd:f1|K[17] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.670      ;
; 1.377 ; uart_rx:r1|fd:f1|K[17] ; uart_rx:r1|fd:f1|K[19] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.671      ;
; 1.377 ; uart_rx:r1|fd:f1|K[13] ; uart_rx:r1|fd:f1|K[15] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.671      ;
; 1.377 ; uart_rx:r1|fd:f1|K[10] ; uart_rx:r1|fd:f1|K[15] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.671      ;
; 1.377 ; uart_rx:r1|fd:f1|K[2]  ; uart_rx:r1|fd:f1|K[7]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.671      ;
; 1.378 ; uart_rx:r1|fd:f1|K[8]  ; uart_rx:r1|fd:f1|K[13] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.672      ;
; 1.378 ; uart_rx:r1|fd:f1|K[0]  ; uart_rx:r1|fd:f1|K[5]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.672      ;
; 1.378 ; uart_rx:r1|fd:f1|K[6]  ; uart_rx:r1|fd:f1|K[11] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.672      ;
; 1.386 ; uart_rx:r1|fd:f1|K[10] ; uart_rx:r1|fd:f1|K[16] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.680      ;
; 1.386 ; uart_rx:r1|fd:f1|K[2]  ; uart_rx:r1|fd:f1|K[8]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.082      ; 1.680      ;
+-------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                            ;
+------------+-----------------+------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name             ; Note ;
+------------+-----------------+------------------------+------+
; 159.62 MHz ; 159.62 MHz      ; CLOckIn                ;      ;
; 274.12 MHz ; 274.12 MHz      ; uart_rx:r1|fd:f1|temp2 ;      ;
+------------+-----------------+------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary              ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; CLOckIn                ; -5.265 ; -51.437       ;
; uart_rx:r1|fd:f1|temp2 ; -2.648 ; -95.730       ;
+------------------------+--------+---------------+


+------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary              ;
+------------------------+-------+---------------+
; Clock                  ; Slack ; End Point TNS ;
+------------------------+-------+---------------+
; uart_rx:r1|fd:f1|temp2 ; 0.404 ; 0.000         ;
; CLOckIn                ; 0.681 ; 0.000         ;
+------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------------+--------+----------------+
; Clock                  ; Slack  ; End Point TNS  ;
+------------------------+--------+----------------+
; CLOckIn                ; -3.000 ; -41.662        ;
; uart_rx:r1|fd:f1|temp2 ; -1.487 ; -84.759        ;
+------------------------+--------+----------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOckIn'                                                                                          ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -5.265 ; uart_rx:r1|fd:f1|K[0]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 6.194      ;
; -5.224 ; uart_rx:r1|fd:f1|K[4]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 6.153      ;
; -5.194 ; uart_rx:r1|fd:f1|K[1]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 6.123      ;
; -5.135 ; uart_rx:r1|fd:f1|K[2]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 6.064      ;
; -5.072 ; uart_rx:r1|fd:f1|K[3]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 6.001      ;
; -4.946 ; uart_rx:r1|fd:f1|K[5]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.875      ;
; -4.888 ; uart_rx:r1|fd:f1|K[6]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.817      ;
; -4.816 ; uart_rx:r1|fd:f1|K[7]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.745      ;
; -4.779 ; uart_rx:r1|fd:f1|K[12] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.708      ;
; -4.761 ; uart_rx:r1|fd:f1|K[8]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.690      ;
; -4.689 ; uart_rx:r1|fd:f1|K[9]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.618      ;
; -4.634 ; uart_rx:r1|fd:f1|K[10] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.563      ;
; -4.586 ; uart_rx:r1|fd:f1|K[14] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.515      ;
; -4.577 ; uart_rx:r1|fd:f1|K[13] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.506      ;
; -4.562 ; uart_rx:r1|fd:f1|K[11] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.491      ;
; -4.416 ; uart_rx:r1|fd:f1|K[15] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.345      ;
; -4.292 ; uart_rx:r1|fd:f1|K[16] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.221      ;
; -4.290 ; uart_rx:r1|fd:f1|K[17] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.219      ;
; -4.276 ; uart_rx:r1|fd:f1|K[0]  ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.205      ;
; -4.276 ; uart_rx:r1|fd:f1|K[0]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.205      ;
; -4.235 ; uart_rx:r1|fd:f1|K[4]  ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.164      ;
; -4.235 ; uart_rx:r1|fd:f1|K[4]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.164      ;
; -4.205 ; uart_rx:r1|fd:f1|K[1]  ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.134      ;
; -4.205 ; uart_rx:r1|fd:f1|K[1]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.134      ;
; -4.179 ; uart_rx:r1|fd:f1|K[0]  ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.108      ;
; -4.171 ; uart_rx:r1|fd:f1|K[18] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.100      ;
; -4.160 ; uart_rx:r1|fd:f1|K[19] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.089      ;
; -4.146 ; uart_rx:r1|fd:f1|K[2]  ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.075      ;
; -4.146 ; uart_rx:r1|fd:f1|K[2]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.075      ;
; -4.138 ; uart_rx:r1|fd:f1|K[4]  ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.067      ;
; -4.108 ; uart_rx:r1|fd:f1|K[1]  ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.037      ;
; -4.083 ; uart_rx:r1|fd:f1|K[3]  ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.012      ;
; -4.083 ; uart_rx:r1|fd:f1|K[3]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 5.012      ;
; -4.049 ; uart_rx:r1|fd:f1|K[2]  ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 4.978      ;
; -4.045 ; uart_rx:r1|fd:f1|K[23] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 4.974      ;
; -3.986 ; uart_rx:r1|fd:f1|K[3]  ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 4.915      ;
; -3.957 ; uart_rx:r1|fd:f1|K[5]  ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 4.886      ;
; -3.957 ; uart_rx:r1|fd:f1|K[5]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 4.886      ;
; -3.903 ; uart_rx:r1|fd:f1|K[21] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 4.832      ;
; -3.899 ; uart_rx:r1|fd:f1|K[6]  ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 4.828      ;
; -3.899 ; uart_rx:r1|fd:f1|K[6]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 4.828      ;
; -3.860 ; uart_rx:r1|fd:f1|K[5]  ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 4.789      ;
; -3.838 ; uart_rx:r1|fd:f1|K[20] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 4.767      ;
; -3.827 ; uart_rx:r1|fd:f1|K[7]  ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 4.756      ;
; -3.827 ; uart_rx:r1|fd:f1|K[7]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 4.756      ;
; -3.802 ; uart_rx:r1|fd:f1|K[6]  ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 4.731      ;
; -3.790 ; uart_rx:r1|fd:f1|K[12] ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 4.719      ;
; -3.790 ; uart_rx:r1|fd:f1|K[12] ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 4.719      ;
; -3.772 ; uart_rx:r1|fd:f1|K[8]  ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 4.701      ;
; -3.772 ; uart_rx:r1|fd:f1|K[8]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 4.701      ;
; -3.730 ; uart_rx:r1|fd:f1|K[7]  ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 4.659      ;
; -3.700 ; uart_rx:r1|fd:f1|K[9]  ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 4.629      ;
; -3.700 ; uart_rx:r1|fd:f1|K[9]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 4.629      ;
; -3.693 ; uart_rx:r1|fd:f1|K[12] ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 4.622      ;
; -3.675 ; uart_rx:r1|fd:f1|K[8]  ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 4.604      ;
; -3.645 ; uart_rx:r1|fd:f1|K[10] ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 4.574      ;
; -3.645 ; uart_rx:r1|fd:f1|K[10] ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 4.574      ;
; -3.615 ; uart_rx:r1|fd:f1|K[22] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 4.544      ;
; -3.603 ; uart_rx:r1|fd:f1|K[9]  ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 4.532      ;
; -3.597 ; uart_rx:r1|fd:f1|K[14] ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 4.526      ;
; -3.597 ; uart_rx:r1|fd:f1|K[14] ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 4.526      ;
; -3.588 ; uart_rx:r1|fd:f1|K[13] ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 4.517      ;
; -3.588 ; uart_rx:r1|fd:f1|K[13] ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 4.517      ;
; -3.573 ; uart_rx:r1|fd:f1|K[11] ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 4.502      ;
; -3.573 ; uart_rx:r1|fd:f1|K[11] ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 4.502      ;
; -3.548 ; uart_rx:r1|fd:f1|K[10] ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 4.477      ;
; -3.500 ; uart_rx:r1|fd:f1|K[14] ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 4.429      ;
; -3.491 ; uart_rx:r1|fd:f1|K[13] ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 4.420      ;
; -3.476 ; uart_rx:r1|fd:f1|K[11] ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 4.405      ;
; -3.240 ; uart_rx:r1|fd:f1|K[15] ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 4.169      ;
; -3.239 ; uart_rx:r1|fd:f1|K[24] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 4.168      ;
; -3.157 ; uart_rx:r1|fd:f1|K[15] ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 4.086      ;
; -3.156 ; uart_rx:r1|fd:f1|K[15] ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 4.085      ;
; -3.136 ; uart_rx:r1|fd:f1|K[16] ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 4.065      ;
; -3.135 ; uart_rx:r1|fd:f1|K[16] ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 4.064      ;
; -3.114 ; uart_rx:r1|fd:f1|K[17] ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 4.043      ;
; -3.083 ; uart_rx:r1|fd:f1|K[16] ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 4.012      ;
; -3.031 ; uart_rx:r1|fd:f1|K[17] ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 3.960      ;
; -3.030 ; uart_rx:r1|fd:f1|K[17] ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 3.959      ;
; -3.015 ; uart_rx:r1|fd:f1|K[18] ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 3.944      ;
; -3.014 ; uart_rx:r1|fd:f1|K[18] ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 3.943      ;
; -2.933 ; uart_rx:r1|fd:f1|K[18] ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 3.862      ;
; -2.906 ; uart_rx:r1|fd:f1|K[19] ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 3.835      ;
; -2.901 ; uart_rx:r1|fd:f1|K[19] ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 3.830      ;
; -2.900 ; uart_rx:r1|fd:f1|K[19] ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 3.829      ;
; -2.863 ; uart_rx:r1|fd:f1|K[23] ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 3.792      ;
; -2.761 ; uart_rx:r1|fd:f1|K[23] ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 3.690      ;
; -2.760 ; uart_rx:r1|fd:f1|K[23] ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 3.689      ;
; -2.682 ; uart_rx:r1|fd:f1|K[20] ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 3.611      ;
; -2.681 ; uart_rx:r1|fd:f1|K[20] ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 3.610      ;
; -2.649 ; uart_rx:r1|fd:f1|K[21] ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 3.578      ;
; -2.559 ; uart_rx:r1|fd:f1|K[20] ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 3.488      ;
; -2.547 ; uart_rx:r1|fd:f1|K[21] ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 3.476      ;
; -2.546 ; uart_rx:r1|fd:f1|K[21] ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 3.475      ;
; -2.433 ; uart_rx:r1|fd:f1|K[22] ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 3.362      ;
; -2.331 ; uart_rx:r1|fd:f1|K[22] ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 3.260      ;
; -2.330 ; uart_rx:r1|fd:f1|K[22] ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 3.259      ;
; -2.199 ; uart_rx:r1|fd:f1|K[1]  ; uart_rx:r1|fd:f1|K[24] ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 3.128      ;
; -2.124 ; uart_rx:r1|fd:f1|K[0]  ; uart_rx:r1|fd:f1|K[23] ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 3.053      ;
; -2.112 ; uart_rx:r1|fd:f1|K[0]  ; uart_rx:r1|fd:f1|K[24] ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.073     ; 3.041      ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'uart_rx:r1|fd:f1|temp2'                                                                                                ;
+--------+---------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; -2.648 ; uart_rx:r1|rcnt[0]  ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.579      ;
; -2.601 ; uart_rx:r1|rcnt[1]  ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.532      ;
; -2.567 ; uart_rx:r1|rcnt[6]  ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.499      ;
; -2.562 ; uart_rx:r1|rcnt[1]  ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.493      ;
; -2.554 ; uart_rx:r1|rcnt[6]  ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.486      ;
; -2.523 ; uart_rx:r1|rcnt[2]  ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.454      ;
; -2.522 ; uart_rx:r1|rcnt[0]  ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.453      ;
; -2.511 ; uart_rx:r1|rcnt[0]  ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.442      ;
; -2.475 ; uart_rx:r1|rcnt[1]  ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.406      ;
; -2.472 ; uart_rx:r1|rcnt[3]  ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.403      ;
; -2.436 ; uart_rx:r1|rcnt[1]  ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.367      ;
; -2.433 ; uart_rx:r1|rcnt[11] ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.365      ;
; -2.433 ; uart_rx:r1|rcnt[3]  ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.364      ;
; -2.421 ; uart_rx:r1|rcnt[5]  ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.353      ;
; -2.420 ; uart_rx:r1|rcnt[11] ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.352      ;
; -2.408 ; uart_rx:r1|rcnt[5]  ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.340      ;
; -2.397 ; uart_rx:r1|rcnt[4]  ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.328      ;
; -2.397 ; uart_rx:r1|rcnt[2]  ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.328      ;
; -2.396 ; uart_rx:r1|rcnt[0]  ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.327      ;
; -2.386 ; uart_rx:r1|rcnt[2]  ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.317      ;
; -2.385 ; uart_rx:r1|rcnt[0]  ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.316      ;
; -2.363 ; uart_rx:r1|rcnt[10] ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.295      ;
; -2.350 ; uart_rx:r1|rcnt[10] ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.282      ;
; -2.349 ; uart_rx:r1|rcnt[1]  ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.280      ;
; -2.347 ; uart_rx:r1|rcnt[5]  ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.278      ;
; -2.346 ; uart_rx:r1|rcnt[3]  ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.277      ;
; -2.342 ; uart_rx:r1|rcnt[8]  ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.274      ;
; -2.338 ; uart_rx:r1|rcnt[7]  ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.270      ;
; -2.329 ; uart_rx:r1|rcnt[8]  ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.261      ;
; -2.325 ; uart_rx:r1|rcnt[7]  ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.257      ;
; -2.316 ; uart_rx:r1|rcnt[28] ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.249      ;
; -2.310 ; uart_rx:r1|rcnt[1]  ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.241      ;
; -2.308 ; uart_rx:r1|rcnt[5]  ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.239      ;
; -2.307 ; uart_rx:r1|rcnt[3]  ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.238      ;
; -2.298 ; uart_rx:r1|rcnt[28] ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.231      ;
; -2.297 ; uart_rx:r1|rcnt[15] ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.229      ;
; -2.284 ; uart_rx:r1|rcnt[15] ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.216      ;
; -2.271 ; uart_rx:r1|rcnt[4]  ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.202      ;
; -2.271 ; uart_rx:r1|rcnt[2]  ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.202      ;
; -2.270 ; uart_rx:r1|rcnt[0]  ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.201      ;
; -2.267 ; uart_rx:r1|rcnt[6]  ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.198      ;
; -2.267 ; uart_rx:r1|rcnt[13] ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.199      ;
; -2.260 ; uart_rx:r1|rcnt[4]  ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.191      ;
; -2.260 ; uart_rx:r1|rcnt[2]  ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.191      ;
; -2.259 ; uart_rx:r1|rcnt[0]  ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.190      ;
; -2.258 ; uart_rx:r1|rcnt[14] ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.190      ;
; -2.254 ; uart_rx:r1|rcnt[13] ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.186      ;
; -2.245 ; uart_rx:r1|rcnt[14] ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.177      ;
; -2.225 ; uart_rx:r1|rcnt[7]  ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.156      ;
; -2.223 ; uart_rx:r1|rcnt[1]  ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.154      ;
; -2.221 ; uart_rx:r1|rcnt[5]  ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.152      ;
; -2.220 ; uart_rx:r1|rcnt[3]  ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.151      ;
; -2.186 ; uart_rx:r1|rcnt[7]  ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.117      ;
; -2.184 ; uart_rx:r1|rcnt[1]  ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.115      ;
; -2.182 ; uart_rx:r1|rcnt[5]  ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.113      ;
; -2.181 ; uart_rx:r1|rcnt[3]  ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.112      ;
; -2.146 ; uart_rx:r1|rcnt[8]  ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.077      ;
; -2.145 ; uart_rx:r1|rcnt[4]  ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.076      ;
; -2.145 ; uart_rx:r1|rcnt[2]  ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.076      ;
; -2.144 ; uart_rx:r1|rcnt[0]  ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.075      ;
; -2.142 ; uart_rx:r1|rcnt[6]  ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.073      ;
; -2.141 ; uart_rx:r1|rcnt[6]  ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.072      ;
; -2.134 ; uart_rx:r1|rcnt[4]  ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.065      ;
; -2.134 ; uart_rx:r1|rcnt[2]  ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.065      ;
; -2.133 ; uart_rx:r1|rcnt[0]  ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.064      ;
; -2.128 ; uart_rx:r1|rcnt[0]  ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.060      ;
; -2.115 ; uart_rx:r1|rcnt[0]  ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.047      ;
; -2.109 ; uart_rx:r1|rcnt[2]  ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.041      ;
; -2.099 ; uart_rx:r1|rcnt[9]  ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.030      ;
; -2.099 ; uart_rx:r1|rcnt[7]  ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.030      ;
; -2.097 ; uart_rx:r1|rcnt[1]  ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.028      ;
; -2.096 ; uart_rx:r1|rcnt[2]  ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 3.028      ;
; -2.095 ; uart_rx:r1|rcnt[5]  ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.026      ;
; -2.094 ; uart_rx:r1|rcnt[3]  ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 3.025      ;
; -2.084 ; uart_rx:r1|rcnt[26] ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.017      ;
; -2.068 ; uart_rx:r1|rcnt[30] ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 3.001      ;
; -2.066 ; uart_rx:r1|rcnt[26] ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 2.999      ;
; -2.060 ; uart_rx:r1|rcnt[9]  ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 2.991      ;
; -2.060 ; uart_rx:r1|rcnt[7]  ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 2.991      ;
; -2.058 ; uart_rx:r1|rcnt[1]  ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 2.989      ;
; -2.056 ; uart_rx:r1|rcnt[5]  ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 2.987      ;
; -2.055 ; uart_rx:r1|rcnt[3]  ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 2.986      ;
; -2.050 ; uart_rx:r1|rcnt[30] ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.069     ; 2.983      ;
; -2.038 ; uart_rx:r1|rcnt[9]  ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 2.970      ;
; -2.034 ; uart_rx:r1|rcnt[4]  ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 2.966      ;
; -2.025 ; uart_rx:r1|rcnt[9]  ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 2.957      ;
; -2.021 ; uart_rx:r1|rcnt[4]  ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 2.953      ;
; -2.020 ; uart_rx:r1|rcnt[10] ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 2.951      ;
; -2.020 ; uart_rx:r1|rcnt[8]  ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 2.951      ;
; -2.019 ; uart_rx:r1|rcnt[4]  ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 2.950      ;
; -2.019 ; uart_rx:r1|rcnt[2]  ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 2.950      ;
; -2.018 ; uart_rx:r1|rcnt[0]  ; uart_rx:r1|rcnt[21]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 2.949      ;
; -2.016 ; uart_rx:r1|rcnt[6]  ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 2.947      ;
; -2.015 ; uart_rx:r1|rcnt[6]  ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 2.946      ;
; -2.009 ; uart_rx:r1|rcnt[8]  ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 2.940      ;
; -2.008 ; uart_rx:r1|rcnt[4]  ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 2.939      ;
; -2.008 ; uart_rx:r1|rcnt[2]  ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 2.939      ;
; -2.007 ; uart_rx:r1|rcnt[0]  ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.071     ; 2.938      ;
; -1.987 ; uart_rx:r1|rcnt[3]  ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 2.919      ;
; -1.974 ; uart_rx:r1|rcnt[3]  ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.070     ; 2.906      ;
+--------+---------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'uart_rx:r1|fd:f1|temp2'                                                                                                      ;
+-------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.404 ; uart_rx:r1|rbufs[6]       ; uart_rx:r1|rbufs[6]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; uart_rx:r1|rbufs[7]       ; uart_rx:r1|rbufs[7]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; uart_rx:r1|rbufs[4]       ; uart_rx:r1|rbufs[4]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; uart_rx:r1|rbufs[5]       ; uart_rx:r1|rbufs[5]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; uart_rx:r1|rbufs[3]       ; uart_rx:r1|rbufs[3]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; uart_rx:r1|rbufs[2]       ; uart_rx:r1|rbufs[2]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; uart_rx:r1|rbufs[1]       ; uart_rx:r1|rbufs[1]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; uart_rx:r1|rbufs[0]       ; uart_rx:r1|rbufs[0]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; uart_rx:r1|state.r_wait   ; uart_rx:r1|state.r_wait   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; uart_rx:r1|count[1]       ; uart_rx:r1|count[1]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; uart_rx:r1|count[2]       ; uart_rx:r1|count[2]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; uart_rx:r1|state.r_center ; uart_rx:r1|state.r_center ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; uart_rx:r1|state.r_start  ; uart_rx:r1|state.r_start  ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.669      ;
; 0.419 ; uart_rx:r1|count[0]       ; uart_rx:r1|count[0]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.684      ;
; 0.475 ; uart_rx:r1|count[1]       ; uart_rx:r1|count[2]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.740      ;
; 0.650 ; uart_rx:r1|rbufs[6]       ; uart_rx:r1|TESTOUT[6]     ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.915      ;
; 0.672 ; uart_rx:r1|state.r_wait   ; uart_rx:r1|count[3]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.071      ; 0.938      ;
; 0.707 ; uart_rx:r1|rcnt[3]        ; uart_rx:r1|rcnt[3]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.972      ;
; 0.707 ; uart_rx:r1|rcnt[15]       ; uart_rx:r1|rcnt[15]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.972      ;
; 0.707 ; uart_rx:r1|rcnt[13]       ; uart_rx:r1|rcnt[13]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.972      ;
; 0.707 ; uart_rx:r1|rcnt[5]        ; uart_rx:r1|rcnt[5]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.972      ;
; 0.708 ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.973      ;
; 0.708 ; uart_rx:r1|rcnt[21]       ; uart_rx:r1|rcnt[21]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.973      ;
; 0.708 ; uart_rx:r1|rcnt[19]       ; uart_rx:r1|rcnt[19]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.973      ;
; 0.708 ; uart_rx:r1|rcnt[11]       ; uart_rx:r1|rcnt[11]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.973      ;
; 0.709 ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.974      ;
; 0.709 ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.974      ;
; 0.709 ; uart_rx:r1|rcnt[17]       ; uart_rx:r1|rcnt[17]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.974      ;
; 0.710 ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.975      ;
; 0.710 ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.975      ;
; 0.710 ; uart_rx:r1|rcnt[9]        ; uart_rx:r1|rcnt[9]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.975      ;
; 0.710 ; uart_rx:r1|rcnt[6]        ; uart_rx:r1|rcnt[6]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.975      ;
; 0.711 ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.976      ;
; 0.711 ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.976      ;
; 0.711 ; uart_rx:r1|rcnt[7]        ; uart_rx:r1|rcnt[7]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.976      ;
; 0.712 ; uart_rx:r1|rcnt[16]       ; uart_rx:r1|rcnt[16]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.977      ;
; 0.712 ; uart_rx:r1|rcnt[14]       ; uart_rx:r1|rcnt[14]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.977      ;
; 0.712 ; uart_rx:r1|rcnt[2]        ; uart_rx:r1|rcnt[2]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.977      ;
; 0.713 ; uart_rx:r1|rcnt[12]       ; uart_rx:r1|rcnt[12]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.978      ;
; 0.713 ; uart_rx:r1|rcnt[18]       ; uart_rx:r1|rcnt[18]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.978      ;
; 0.713 ; uart_rx:r1|rcnt[10]       ; uart_rx:r1|rcnt[10]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.978      ;
; 0.713 ; uart_rx:r1|rcnt[4]        ; uart_rx:r1|rcnt[4]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.978      ;
; 0.714 ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.979      ;
; 0.714 ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.979      ;
; 0.714 ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.979      ;
; 0.714 ; uart_rx:r1|rcnt[20]       ; uart_rx:r1|rcnt[20]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.979      ;
; 0.714 ; uart_rx:r1|rcnt[8]        ; uart_rx:r1|rcnt[8]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.979      ;
; 0.715 ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.980      ;
; 0.725 ; uart_rx:r1|state.r_wait   ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 0.990      ;
; 0.735 ; uart_rx:r1|rcnt[0]        ; uart_rx:r1|rcnt[0]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.000      ;
; 0.739 ; uart_rx:r1|count[0]       ; uart_rx:r1|count[2]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.004      ;
; 0.742 ; uart_rx:r1|state.r_stop   ; uart_rx:r1|state.r_start  ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.007      ;
; 0.765 ; uart_rx:r1|state.r_wait   ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.030      ;
; 0.771 ; uart_rx:r1|state.r_sample ; uart_rx:r1|state.r_wait   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.036      ;
; 0.776 ; uart_rx:r1|count[0]       ; uart_rx:r1|count[1]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.041      ;
; 0.833 ; uart_rx:r1|rbufs[0]       ; uart_rx:r1|TESTOUT[0]     ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.071      ; 1.099      ;
; 0.834 ; uart_rx:r1|rbufs[1]       ; uart_rx:r1|TESTOUT[1]     ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.071      ; 1.100      ;
; 0.849 ; uart_rx:r1|rbufs[2]       ; uart_rx:r1|TESTOUT[2]     ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 1.113      ;
; 0.873 ; uart_rx:r1|rbufs[7]       ; uart_rx:r1|TESTOUT[7]     ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 1.137      ;
; 0.873 ; uart_rx:r1|rbufs[4]       ; uart_rx:r1|TESTOUT[4]     ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 1.137      ;
; 0.879 ; uart_rx:r1|rbufs[3]       ; uart_rx:r1|TESTOUT[3]     ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 1.143      ;
; 0.882 ; uart_rx:r1|count[1]       ; uart_rx:r1|count[0]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.147      ;
; 0.883 ; uart_rx:r1|count[1]       ; uart_rx:r1|state.r_center ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.148      ;
; 0.909 ; uart_rx:r1|state.r_wait   ; uart_rx:r1|count[0]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.071      ; 1.175      ;
; 1.016 ; uart_rx:r1|count[0]       ; uart_rx:r1|state.r_center ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.281      ;
; 1.029 ; uart_rx:r1|rcnt[0]        ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.294      ;
; 1.029 ; uart_rx:r1|rcnt[5]        ; uart_rx:r1|rcnt[6]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.294      ;
; 1.029 ; uart_rx:r1|rcnt[13]       ; uart_rx:r1|rcnt[14]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.294      ;
; 1.029 ; uart_rx:r1|rcnt[3]        ; uart_rx:r1|rcnt[4]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.294      ;
; 1.029 ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.294      ;
; 1.029 ; uart_rx:r1|rcnt[6]        ; uart_rx:r1|rcnt[7]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.294      ;
; 1.030 ; uart_rx:r1|rcnt[2]        ; uart_rx:r1|rcnt[3]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.295      ;
; 1.030 ; uart_rx:r1|rcnt[14]       ; uart_rx:r1|rcnt[15]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.295      ;
; 1.030 ; uart_rx:r1|rcnt[16]       ; uart_rx:r1|rcnt[17]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.295      ;
; 1.030 ; uart_rx:r1|rcnt[21]       ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.295      ;
; 1.030 ; uart_rx:r1|rcnt[15]       ; uart_rx:r1|rcnt[16]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.069      ; 1.294      ;
; 1.030 ; uart_rx:r1|rcnt[11]       ; uart_rx:r1|rcnt[12]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.295      ;
; 1.030 ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.295      ;
; 1.030 ; uart_rx:r1|rcnt[19]       ; uart_rx:r1|rcnt[20]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.295      ;
; 1.031 ; uart_rx:r1|rcnt[12]       ; uart_rx:r1|rcnt[13]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.296      ;
; 1.031 ; uart_rx:r1|rcnt[4]        ; uart_rx:r1|rcnt[5]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.296      ;
; 1.031 ; uart_rx:r1|rcnt[20]       ; uart_rx:r1|rcnt[21]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.296      ;
; 1.031 ; uart_rx:r1|rcnt[18]       ; uart_rx:r1|rcnt[19]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.296      ;
; 1.031 ; uart_rx:r1|rcnt[10]       ; uart_rx:r1|rcnt[11]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.296      ;
; 1.031 ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.296      ;
; 1.032 ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.297      ;
; 1.032 ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.297      ;
; 1.032 ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.297      ;
; 1.032 ; uart_rx:r1|rcnt[8]        ; uart_rx:r1|rcnt[9]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.297      ;
; 1.033 ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.298      ;
; 1.033 ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|rcnt[2]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.298      ;
; 1.033 ; uart_rx:r1|rcnt[17]       ; uart_rx:r1|rcnt[18]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.298      ;
; 1.034 ; uart_rx:r1|rcnt[9]        ; uart_rx:r1|rcnt[10]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.299      ;
; 1.035 ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.300      ;
; 1.035 ; uart_rx:r1|rcnt[7]        ; uart_rx:r1|rcnt[8]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.300      ;
; 1.035 ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.300      ;
; 1.044 ; uart_rx:r1|rcnt[6]        ; uart_rx:r1|rcnt[8]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.309      ;
; 1.044 ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.309      ;
; 1.045 ; uart_rx:r1|rcnt[0]        ; uart_rx:r1|rcnt[2]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.310      ;
; 1.046 ; uart_rx:r1|rcnt[2]        ; uart_rx:r1|rcnt[4]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.070      ; 1.311      ;
+-------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOckIn'                                                                                                    ;
+-------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; 0.681 ; uart_rx:r1|fd:f1|K[11] ; uart_rx:r1|fd:f1|K[11] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 0.949      ;
; 0.682 ; uart_rx:r1|fd:f1|K[9]  ; uart_rx:r1|fd:f1|K[9]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 0.950      ;
; 0.682 ; uart_rx:r1|fd:f1|K[7]  ; uart_rx:r1|fd:f1|K[7]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 0.950      ;
; 0.682 ; uart_rx:r1|fd:f1|K[1]  ; uart_rx:r1|fd:f1|K[1]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 0.950      ;
; 0.684 ; uart_rx:r1|fd:f1|K[2]  ; uart_rx:r1|fd:f1|K[2]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 0.952      ;
; 0.685 ; uart_rx:r1|fd:f1|K[21] ; uart_rx:r1|fd:f1|K[21] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 0.953      ;
; 0.685 ; uart_rx:r1|fd:f1|K[5]  ; uart_rx:r1|fd:f1|K[5]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 0.953      ;
; 0.687 ; uart_rx:r1|fd:f1|K[10] ; uart_rx:r1|fd:f1|K[10] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 0.955      ;
; 0.688 ; uart_rx:r1|fd:f1|K[22] ; uart_rx:r1|fd:f1|K[22] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 0.956      ;
; 0.688 ; uart_rx:r1|fd:f1|K[8]  ; uart_rx:r1|fd:f1|K[8]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 0.956      ;
; 0.688 ; uart_rx:r1|fd:f1|K[6]  ; uart_rx:r1|fd:f1|K[6]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 0.956      ;
; 0.689 ; uart_rx:r1|fd:f1|K[20] ; uart_rx:r1|fd:f1|K[20] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 0.957      ;
; 0.815 ; uart_rx:r1|fd:f1|K[24] ; uart_rx:r1|fd:f1|K[24] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.083      ;
; 0.843 ; uart_rx:r1|fd:f1|K[18] ; uart_rx:r1|fd:f1|K[18] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.111      ;
; 0.846 ; uart_rx:r1|fd:f1|K[17] ; uart_rx:r1|fd:f1|K[17] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.114      ;
; 0.846 ; uart_rx:r1|fd:f1|K[15] ; uart_rx:r1|fd:f1|K[15] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.114      ;
; 0.846 ; uart_rx:r1|fd:f1|K[13] ; uart_rx:r1|fd:f1|K[13] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.114      ;
; 0.848 ; uart_rx:r1|fd:f1|K[16] ; uart_rx:r1|fd:f1|K[16] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.116      ;
; 0.848 ; uart_rx:r1|fd:f1|K[14] ; uart_rx:r1|fd:f1|K[14] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.116      ;
; 0.851 ; uart_rx:r1|fd:f1|K[19] ; uart_rx:r1|fd:f1|K[19] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.119      ;
; 0.872 ; uart_rx:r1|fd:f1|K[12] ; uart_rx:r1|fd:f1|K[12] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.140      ;
; 1.003 ; uart_rx:r1|fd:f1|K[10] ; uart_rx:r1|fd:f1|K[11] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.271      ;
; 1.003 ; uart_rx:r1|fd:f1|K[11] ; uart_rx:r1|fd:f1|K[12] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.271      ;
; 1.004 ; uart_rx:r1|fd:f1|K[8]  ; uart_rx:r1|fd:f1|K[9]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.272      ;
; 1.004 ; uart_rx:r1|fd:f1|K[0]  ; uart_rx:r1|fd:f1|K[1]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.272      ;
; 1.004 ; uart_rx:r1|fd:f1|K[1]  ; uart_rx:r1|fd:f1|K[2]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.272      ;
; 1.004 ; uart_rx:r1|fd:f1|K[9]  ; uart_rx:r1|fd:f1|K[10] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.272      ;
; 1.004 ; uart_rx:r1|fd:f1|K[7]  ; uart_rx:r1|fd:f1|K[8]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.272      ;
; 1.005 ; uart_rx:r1|fd:f1|K[22] ; uart_rx:r1|fd:f1|K[23] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.273      ;
; 1.005 ; uart_rx:r1|fd:f1|K[6]  ; uart_rx:r1|fd:f1|K[7]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.273      ;
; 1.006 ; uart_rx:r1|fd:f1|K[20] ; uart_rx:r1|fd:f1|K[21] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.274      ;
; 1.009 ; uart_rx:r1|fd:f1|K[21] ; uart_rx:r1|fd:f1|K[22] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.277      ;
; 1.009 ; uart_rx:r1|fd:f1|K[5]  ; uart_rx:r1|fd:f1|K[6]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.277      ;
; 1.021 ; uart_rx:r1|fd:f1|K[10] ; uart_rx:r1|fd:f1|K[12] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.289      ;
; 1.021 ; uart_rx:r1|fd:f1|K[0]  ; uart_rx:r1|fd:f1|K[2]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.289      ;
; 1.022 ; uart_rx:r1|fd:f1|K[22] ; uart_rx:r1|fd:f1|K[24] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.290      ;
; 1.022 ; uart_rx:r1|fd:f1|K[8]  ; uart_rx:r1|fd:f1|K[10] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.290      ;
; 1.022 ; uart_rx:r1|fd:f1|K[6]  ; uart_rx:r1|fd:f1|K[8]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.290      ;
; 1.023 ; uart_rx:r1|fd:f1|K[20] ; uart_rx:r1|fd:f1|K[22] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.291      ;
; 1.052 ; uart_rx:r1|fd:f1|K[23] ; uart_rx:r1|fd:f1|K[23] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.320      ;
; 1.095 ; uart_rx:r1|fd:f1|K[11] ; uart_rx:r1|fd:f1|K[13] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.363      ;
; 1.096 ; uart_rx:r1|fd:f1|K[9]  ; uart_rx:r1|fd:f1|K[11] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.364      ;
; 1.097 ; uart_rx:r1|fd:f1|K[7]  ; uart_rx:r1|fd:f1|K[9]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.365      ;
; 1.103 ; uart_rx:r1|fd:f1|K[3]  ; uart_rx:r1|fd:f1|K[5]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.371      ;
; 1.103 ; uart_rx:r1|fd:f1|K[21] ; uart_rx:r1|fd:f1|K[23] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.371      ;
; 1.103 ; uart_rx:r1|fd:f1|K[5]  ; uart_rx:r1|fd:f1|K[7]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.371      ;
; 1.125 ; uart_rx:r1|fd:f1|K[11] ; uart_rx:r1|fd:f1|K[14] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.393      ;
; 1.125 ; uart_rx:r1|fd:f1|K[10] ; uart_rx:r1|fd:f1|K[13] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.393      ;
; 1.125 ; uart_rx:r1|fd:f1|K[2]  ; uart_rx:r1|fd:f1|K[5]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.393      ;
; 1.126 ; uart_rx:r1|fd:f1|K[9]  ; uart_rx:r1|fd:f1|K[12] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.394      ;
; 1.126 ; uart_rx:r1|fd:f1|K[7]  ; uart_rx:r1|fd:f1|K[10] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.394      ;
; 1.126 ; uart_rx:r1|fd:f1|K[8]  ; uart_rx:r1|fd:f1|K[11] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.394      ;
; 1.127 ; uart_rx:r1|fd:f1|K[6]  ; uart_rx:r1|fd:f1|K[9]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.395      ;
; 1.128 ; uart_rx:r1|fd:f1|K[20] ; uart_rx:r1|fd:f1|K[23] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.396      ;
; 1.130 ; uart_rx:r1|fd:f1|K[4]  ; uart_rx:r1|fd:f1|K[5]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.398      ;
; 1.131 ; uart_rx:r1|fd:f1|K[3]  ; uart_rx:r1|fd:f1|K[6]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.399      ;
; 1.131 ; uart_rx:r1|fd:f1|K[21] ; uart_rx:r1|fd:f1|K[24] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.399      ;
; 1.131 ; uart_rx:r1|fd:f1|K[5]  ; uart_rx:r1|fd:f1|K[8]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.399      ;
; 1.139 ; uart_rx:r1|fd:f1|K[18] ; uart_rx:r1|fd:f1|K[19] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.407      ;
; 1.140 ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; CLOckIn     ; 0.000        ; 2.406      ; 4.011      ;
; 1.140 ; uart_rx:r1|fd:f1|K[2]  ; uart_rx:r1|fd:f1|K[6]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.408      ;
; 1.143 ; uart_rx:r1|fd:f1|K[10] ; uart_rx:r1|fd:f1|K[14] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.411      ;
; 1.144 ; uart_rx:r1|fd:f1|K[8]  ; uart_rx:r1|fd:f1|K[12] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.412      ;
; 1.144 ; uart_rx:r1|fd:f1|K[6]  ; uart_rx:r1|fd:f1|K[10] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.412      ;
; 1.145 ; uart_rx:r1|fd:f1|K[20] ; uart_rx:r1|fd:f1|K[24] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.413      ;
; 1.152 ; uart_rx:r1|fd:f1|K[16] ; uart_rx:r1|fd:f1|K[17] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.420      ;
; 1.152 ; uart_rx:r1|fd:f1|K[14] ; uart_rx:r1|fd:f1|K[15] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.420      ;
; 1.176 ; uart_rx:r1|fd:f1|K[12] ; uart_rx:r1|fd:f1|K[13] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.444      ;
; 1.211 ; uart_rx:r1|fd:f1|K[19] ; uart_rx:r1|fd:f1|K[20] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.479      ;
; 1.217 ; uart_rx:r1|fd:f1|K[17] ; uart_rx:r1|fd:f1|K[18] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.485      ;
; 1.217 ; uart_rx:r1|fd:f1|K[15] ; uart_rx:r1|fd:f1|K[16] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.485      ;
; 1.217 ; uart_rx:r1|fd:f1|K[11] ; uart_rx:r1|fd:f1|K[15] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.485      ;
; 1.217 ; uart_rx:r1|fd:f1|K[16] ; uart_rx:r1|fd:f1|K[18] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.485      ;
; 1.217 ; uart_rx:r1|fd:f1|K[14] ; uart_rx:r1|fd:f1|K[16] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.485      ;
; 1.218 ; uart_rx:r1|fd:f1|K[13] ; uart_rx:r1|fd:f1|K[14] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.486      ;
; 1.218 ; uart_rx:r1|fd:f1|K[9]  ; uart_rx:r1|fd:f1|K[13] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.486      ;
; 1.219 ; uart_rx:r1|fd:f1|K[7]  ; uart_rx:r1|fd:f1|K[11] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.487      ;
; 1.219 ; uart_rx:r1|fd:f1|K[1]  ; uart_rx:r1|fd:f1|K[5]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.487      ;
; 1.221 ; uart_rx:r1|fd:f1|K[18] ; uart_rx:r1|fd:f1|K[20] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.489      ;
; 1.224 ; uart_rx:r1|fd:f1|K[4]  ; uart_rx:r1|fd:f1|K[6]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.492      ;
; 1.225 ; uart_rx:r1|fd:f1|K[3]  ; uart_rx:r1|fd:f1|K[7]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.493      ;
; 1.225 ; uart_rx:r1|fd:f1|K[5]  ; uart_rx:r1|fd:f1|K[9]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.493      ;
; 1.226 ; uart_rx:r1|fd:f1|K[19] ; uart_rx:r1|fd:f1|K[21] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.494      ;
; 1.233 ; uart_rx:r1|fd:f1|K[17] ; uart_rx:r1|fd:f1|K[19] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.501      ;
; 1.233 ; uart_rx:r1|fd:f1|K[15] ; uart_rx:r1|fd:f1|K[17] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.501      ;
; 1.233 ; uart_rx:r1|fd:f1|K[13] ; uart_rx:r1|fd:f1|K[15] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.501      ;
; 1.247 ; uart_rx:r1|fd:f1|K[10] ; uart_rx:r1|fd:f1|K[15] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.515      ;
; 1.247 ; uart_rx:r1|fd:f1|K[11] ; uart_rx:r1|fd:f1|K[16] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.515      ;
; 1.247 ; uart_rx:r1|fd:f1|K[2]  ; uart_rx:r1|fd:f1|K[7]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.515      ;
; 1.248 ; uart_rx:r1|fd:f1|K[1]  ; uart_rx:r1|fd:f1|K[6]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.516      ;
; 1.248 ; uart_rx:r1|fd:f1|K[9]  ; uart_rx:r1|fd:f1|K[14] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.516      ;
; 1.248 ; uart_rx:r1|fd:f1|K[7]  ; uart_rx:r1|fd:f1|K[12] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.516      ;
; 1.248 ; uart_rx:r1|fd:f1|K[8]  ; uart_rx:r1|fd:f1|K[13] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.516      ;
; 1.248 ; uart_rx:r1|fd:f1|K[0]  ; uart_rx:r1|fd:f1|K[5]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.516      ;
; 1.249 ; uart_rx:r1|fd:f1|K[6]  ; uart_rx:r1|fd:f1|K[11] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.517      ;
; 1.252 ; uart_rx:r1|fd:f1|K[4]  ; uart_rx:r1|fd:f1|K[7]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.520      ;
; 1.253 ; uart_rx:r1|fd:f1|K[3]  ; uart_rx:r1|fd:f1|K[8]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.521      ;
; 1.253 ; uart_rx:r1|fd:f1|K[5]  ; uart_rx:r1|fd:f1|K[10] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.521      ;
; 1.261 ; uart_rx:r1|fd:f1|K[18] ; uart_rx:r1|fd:f1|K[21] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.529      ;
; 1.262 ; uart_rx:r1|fd:f1|K[2]  ; uart_rx:r1|fd:f1|K[8]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.073      ; 1.530      ;
+-------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary              ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; CLOckIn                ; -1.867 ; -11.738       ;
; uart_rx:r1|fd:f1|temp2 ; -0.841 ; -17.144       ;
+------------------------+--------+---------------+


+------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary              ;
+------------------------+-------+---------------+
; Clock                  ; Slack ; End Point TNS ;
+------------------------+-------+---------------+
; uart_rx:r1|fd:f1|temp2 ; 0.185 ; 0.000         ;
; CLOckIn                ; 0.290 ; 0.000         ;
+------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------------+--------+----------------+
; Clock                  ; Slack  ; End Point TNS  ;
+------------------------+--------+----------------+
; CLOckIn                ; -3.000 ; -30.690        ;
; uart_rx:r1|fd:f1|temp2 ; -1.000 ; -57.000        ;
+------------------------+--------+----------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOckIn'                                                                                          ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -1.867 ; uart_rx:r1|fd:f1|K[0]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 2.818      ;
; -1.858 ; uart_rx:r1|fd:f1|K[1]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 2.809      ;
; -1.800 ; uart_rx:r1|fd:f1|K[4]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 2.751      ;
; -1.799 ; uart_rx:r1|fd:f1|K[2]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 2.750      ;
; -1.796 ; uart_rx:r1|fd:f1|K[3]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 2.747      ;
; -1.726 ; uart_rx:r1|fd:f1|K[5]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 2.677      ;
; -1.663 ; uart_rx:r1|fd:f1|K[6]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 2.614      ;
; -1.654 ; uart_rx:r1|fd:f1|K[7]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 2.605      ;
; -1.595 ; uart_rx:r1|fd:f1|K[8]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 2.546      ;
; -1.587 ; uart_rx:r1|fd:f1|K[9]  ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 2.538      ;
; -1.546 ; uart_rx:r1|fd:f1|K[12] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 2.497      ;
; -1.532 ; uart_rx:r1|fd:f1|K[13] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 2.483      ;
; -1.526 ; uart_rx:r1|fd:f1|K[10] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 2.477      ;
; -1.518 ; uart_rx:r1|fd:f1|K[11] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 2.469      ;
; -1.464 ; uart_rx:r1|fd:f1|K[15] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 2.415      ;
; -1.459 ; uart_rx:r1|fd:f1|K[14] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 2.410      ;
; -1.419 ; uart_rx:r1|fd:f1|K[0]  ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.369      ;
; -1.418 ; uart_rx:r1|fd:f1|K[0]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.368      ;
; -1.414 ; uart_rx:r1|fd:f1|K[0]  ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 2.365      ;
; -1.403 ; uart_rx:r1|fd:f1|K[1]  ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.353      ;
; -1.402 ; uart_rx:r1|fd:f1|K[1]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.352      ;
; -1.398 ; uart_rx:r1|fd:f1|K[1]  ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 2.349      ;
; -1.396 ; uart_rx:r1|fd:f1|K[17] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 2.347      ;
; -1.352 ; uart_rx:r1|fd:f1|K[4]  ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.302      ;
; -1.351 ; uart_rx:r1|fd:f1|K[2]  ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.301      ;
; -1.351 ; uart_rx:r1|fd:f1|K[4]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.301      ;
; -1.350 ; uart_rx:r1|fd:f1|K[2]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.300      ;
; -1.349 ; uart_rx:r1|fd:f1|K[16] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 2.300      ;
; -1.347 ; uart_rx:r1|fd:f1|K[4]  ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 2.298      ;
; -1.346 ; uart_rx:r1|fd:f1|K[2]  ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 2.297      ;
; -1.341 ; uart_rx:r1|fd:f1|K[3]  ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.291      ;
; -1.340 ; uart_rx:r1|fd:f1|K[3]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.290      ;
; -1.336 ; uart_rx:r1|fd:f1|K[3]  ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 2.287      ;
; -1.324 ; uart_rx:r1|fd:f1|K[19] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 2.275      ;
; -1.285 ; uart_rx:r1|fd:f1|K[23] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 2.236      ;
; -1.282 ; uart_rx:r1|fd:f1|K[18] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 2.233      ;
; -1.271 ; uart_rx:r1|fd:f1|K[5]  ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.221      ;
; -1.270 ; uart_rx:r1|fd:f1|K[5]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.220      ;
; -1.266 ; uart_rx:r1|fd:f1|K[5]  ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 2.217      ;
; -1.215 ; uart_rx:r1|fd:f1|K[6]  ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.165      ;
; -1.214 ; uart_rx:r1|fd:f1|K[6]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.164      ;
; -1.210 ; uart_rx:r1|fd:f1|K[6]  ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 2.161      ;
; -1.199 ; uart_rx:r1|fd:f1|K[7]  ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.149      ;
; -1.198 ; uart_rx:r1|fd:f1|K[7]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.148      ;
; -1.194 ; uart_rx:r1|fd:f1|K[7]  ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 2.145      ;
; -1.183 ; uart_rx:r1|fd:f1|K[21] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 2.134      ;
; -1.147 ; uart_rx:r1|fd:f1|K[8]  ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.097      ;
; -1.146 ; uart_rx:r1|fd:f1|K[8]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.096      ;
; -1.142 ; uart_rx:r1|fd:f1|K[8]  ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 2.093      ;
; -1.135 ; uart_rx:r1|fd:f1|K[20] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 2.086      ;
; -1.132 ; uart_rx:r1|fd:f1|K[9]  ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.082      ;
; -1.131 ; uart_rx:r1|fd:f1|K[9]  ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.081      ;
; -1.127 ; uart_rx:r1|fd:f1|K[9]  ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 2.078      ;
; -1.098 ; uart_rx:r1|fd:f1|K[12] ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.048      ;
; -1.097 ; uart_rx:r1|fd:f1|K[12] ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.047      ;
; -1.093 ; uart_rx:r1|fd:f1|K[12] ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 2.044      ;
; -1.078 ; uart_rx:r1|fd:f1|K[10] ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.028      ;
; -1.077 ; uart_rx:r1|fd:f1|K[10] ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.027      ;
; -1.077 ; uart_rx:r1|fd:f1|K[13] ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.027      ;
; -1.076 ; uart_rx:r1|fd:f1|K[13] ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.026      ;
; -1.073 ; uart_rx:r1|fd:f1|K[10] ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 2.024      ;
; -1.072 ; uart_rx:r1|fd:f1|K[13] ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 2.023      ;
; -1.063 ; uart_rx:r1|fd:f1|K[11] ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.013      ;
; -1.062 ; uart_rx:r1|fd:f1|K[11] ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 2.012      ;
; -1.058 ; uart_rx:r1|fd:f1|K[11] ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 2.009      ;
; -1.047 ; uart_rx:r1|fd:f1|K[22] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 1.998      ;
; -1.011 ; uart_rx:r1|fd:f1|K[14] ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 1.961      ;
; -1.010 ; uart_rx:r1|fd:f1|K[14] ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 1.960      ;
; -1.006 ; uart_rx:r1|fd:f1|K[14] ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 1.957      ;
; -0.967 ; uart_rx:r1|fd:f1|K[15] ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 1.918      ;
; -0.950 ; uart_rx:r1|fd:f1|K[15] ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 1.900      ;
; -0.950 ; uart_rx:r1|fd:f1|K[15] ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 1.900      ;
; -0.899 ; uart_rx:r1|fd:f1|K[17] ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 1.850      ;
; -0.882 ; uart_rx:r1|fd:f1|K[17] ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 1.832      ;
; -0.882 ; uart_rx:r1|fd:f1|K[17] ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 1.832      ;
; -0.852 ; uart_rx:r1|fd:f1|K[16] ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 1.803      ;
; -0.851 ; uart_rx:r1|fd:f1|K[16] ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 1.801      ;
; -0.851 ; uart_rx:r1|fd:f1|K[16] ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 1.801      ;
; -0.843 ; uart_rx:r1|fd:f1|K[24] ; uart_rx:r1|fd:f1|temp2 ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 1.794      ;
; -0.827 ; uart_rx:r1|fd:f1|K[19] ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 1.778      ;
; -0.810 ; uart_rx:r1|fd:f1|K[19] ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 1.760      ;
; -0.810 ; uart_rx:r1|fd:f1|K[19] ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 1.760      ;
; -0.807 ; uart_rx:r1|fd:f1|K[23] ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 1.758      ;
; -0.785 ; uart_rx:r1|fd:f1|K[18] ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 1.736      ;
; -0.784 ; uart_rx:r1|fd:f1|K[18] ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 1.734      ;
; -0.784 ; uart_rx:r1|fd:f1|K[18] ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 1.734      ;
; -0.774 ; uart_rx:r1|fd:f1|K[23] ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 1.724      ;
; -0.774 ; uart_rx:r1|fd:f1|K[23] ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 1.724      ;
; -0.686 ; uart_rx:r1|fd:f1|K[21] ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 1.637      ;
; -0.653 ; uart_rx:r1|fd:f1|K[21] ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 1.603      ;
; -0.653 ; uart_rx:r1|fd:f1|K[21] ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 1.603      ;
; -0.647 ; uart_rx:r1|fd:f1|K[20] ; uart_rx:r1|fd:f1|K[3]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 1.597      ;
; -0.647 ; uart_rx:r1|fd:f1|K[20] ; uart_rx:r1|fd:f1|K[0]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 1.597      ;
; -0.638 ; uart_rx:r1|fd:f1|K[20] ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 1.589      ;
; -0.616 ; uart_rx:r1|fd:f1|K[1]  ; uart_rx:r1|fd:f1|K[24] ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 1.566      ;
; -0.572 ; uart_rx:r1|fd:f1|K[0]  ; uart_rx:r1|fd:f1|K[24] ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 1.522      ;
; -0.569 ; uart_rx:r1|fd:f1|K[22] ; uart_rx:r1|fd:f1|K[4]  ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.036     ; 1.520      ;
; -0.554 ; uart_rx:r1|fd:f1|K[3]  ; uart_rx:r1|fd:f1|K[24] ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 1.504      ;
; -0.552 ; uart_rx:r1|fd:f1|K[1]  ; uart_rx:r1|fd:f1|K[23] ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 1.502      ;
; -0.548 ; uart_rx:r1|fd:f1|K[1]  ; uart_rx:r1|fd:f1|K[22] ; CLOckIn      ; CLOckIn     ; 1.000        ; -0.037     ; 1.498      ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'uart_rx:r1|fd:f1|temp2'                                                                                                ;
+--------+---------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; -0.841 ; uart_rx:r1|rcnt[1]  ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.790      ;
; -0.837 ; uart_rx:r1|rcnt[1]  ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.786      ;
; -0.827 ; uart_rx:r1|rcnt[0]  ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.776      ;
; -0.789 ; uart_rx:r1|rcnt[0]  ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.738      ;
; -0.773 ; uart_rx:r1|rcnt[1]  ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.722      ;
; -0.770 ; uart_rx:r1|rcnt[3]  ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.719      ;
; -0.769 ; uart_rx:r1|rcnt[1]  ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.718      ;
; -0.766 ; uart_rx:r1|rcnt[3]  ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.715      ;
; -0.760 ; uart_rx:r1|rcnt[2]  ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.709      ;
; -0.759 ; uart_rx:r1|rcnt[0]  ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.708      ;
; -0.722 ; uart_rx:r1|rcnt[2]  ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.671      ;
; -0.721 ; uart_rx:r1|rcnt[0]  ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.670      ;
; -0.705 ; uart_rx:r1|rcnt[1]  ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.654      ;
; -0.702 ; uart_rx:r1|rcnt[5]  ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.651      ;
; -0.702 ; uart_rx:r1|rcnt[3]  ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.651      ;
; -0.701 ; uart_rx:r1|rcnt[1]  ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.650      ;
; -0.698 ; uart_rx:r1|rcnt[5]  ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.647      ;
; -0.698 ; uart_rx:r1|rcnt[3]  ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.647      ;
; -0.692 ; uart_rx:r1|rcnt[4]  ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.641      ;
; -0.692 ; uart_rx:r1|rcnt[2]  ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.641      ;
; -0.691 ; uart_rx:r1|rcnt[0]  ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.640      ;
; -0.654 ; uart_rx:r1|rcnt[4]  ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.603      ;
; -0.654 ; uart_rx:r1|rcnt[2]  ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.603      ;
; -0.653 ; uart_rx:r1|rcnt[0]  ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.602      ;
; -0.646 ; uart_rx:r1|rcnt[6]  ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.037     ; 1.596      ;
; -0.641 ; uart_rx:r1|rcnt[6]  ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.037     ; 1.591      ;
; -0.638 ; uart_rx:r1|rcnt[7]  ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.587      ;
; -0.637 ; uart_rx:r1|rcnt[1]  ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.586      ;
; -0.634 ; uart_rx:r1|rcnt[7]  ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.583      ;
; -0.634 ; uart_rx:r1|rcnt[5]  ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.583      ;
; -0.634 ; uart_rx:r1|rcnt[3]  ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.583      ;
; -0.633 ; uart_rx:r1|rcnt[1]  ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.582      ;
; -0.630 ; uart_rx:r1|rcnt[5]  ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.579      ;
; -0.630 ; uart_rx:r1|rcnt[3]  ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.579      ;
; -0.624 ; uart_rx:r1|rcnt[6]  ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.573      ;
; -0.624 ; uart_rx:r1|rcnt[4]  ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.573      ;
; -0.624 ; uart_rx:r1|rcnt[2]  ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.573      ;
; -0.623 ; uart_rx:r1|rcnt[0]  ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.572      ;
; -0.586 ; uart_rx:r1|rcnt[4]  ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.535      ;
; -0.586 ; uart_rx:r1|rcnt[2]  ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.535      ;
; -0.585 ; uart_rx:r1|rcnt[6]  ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.534      ;
; -0.585 ; uart_rx:r1|rcnt[0]  ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.534      ;
; -0.573 ; uart_rx:r1|rcnt[11] ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.037     ; 1.523      ;
; -0.571 ; uart_rx:r1|rcnt[5]  ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.037     ; 1.521      ;
; -0.570 ; uart_rx:r1|rcnt[9]  ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.519      ;
; -0.570 ; uart_rx:r1|rcnt[7]  ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.519      ;
; -0.569 ; uart_rx:r1|rcnt[1]  ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.518      ;
; -0.568 ; uart_rx:r1|rcnt[11] ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.037     ; 1.518      ;
; -0.566 ; uart_rx:r1|rcnt[9]  ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.515      ;
; -0.566 ; uart_rx:r1|rcnt[7]  ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.515      ;
; -0.566 ; uart_rx:r1|rcnt[5]  ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.515      ;
; -0.566 ; uart_rx:r1|rcnt[5]  ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.037     ; 1.516      ;
; -0.566 ; uart_rx:r1|rcnt[3]  ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.515      ;
; -0.565 ; uart_rx:r1|rcnt[1]  ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.514      ;
; -0.562 ; uart_rx:r1|rcnt[5]  ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.511      ;
; -0.562 ; uart_rx:r1|rcnt[3]  ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.511      ;
; -0.556 ; uart_rx:r1|rcnt[8]  ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.505      ;
; -0.556 ; uart_rx:r1|rcnt[6]  ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.505      ;
; -0.556 ; uart_rx:r1|rcnt[4]  ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.505      ;
; -0.556 ; uart_rx:r1|rcnt[2]  ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.505      ;
; -0.555 ; uart_rx:r1|rcnt[0]  ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.504      ;
; -0.545 ; uart_rx:r1|rcnt[10] ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.037     ; 1.495      ;
; -0.540 ; uart_rx:r1|rcnt[10] ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.037     ; 1.490      ;
; -0.532 ; uart_rx:r1|rcnt[7]  ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.037     ; 1.482      ;
; -0.531 ; uart_rx:r1|rcnt[8]  ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.037     ; 1.481      ;
; -0.527 ; uart_rx:r1|rcnt[7]  ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.037     ; 1.477      ;
; -0.526 ; uart_rx:r1|rcnt[8]  ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.037     ; 1.476      ;
; -0.518 ; uart_rx:r1|rcnt[8]  ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.467      ;
; -0.518 ; uart_rx:r1|rcnt[4]  ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.467      ;
; -0.518 ; uart_rx:r1|rcnt[2]  ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.467      ;
; -0.517 ; uart_rx:r1|rcnt[6]  ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.466      ;
; -0.517 ; uart_rx:r1|rcnt[0]  ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.466      ;
; -0.502 ; uart_rx:r1|rcnt[9]  ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.451      ;
; -0.502 ; uart_rx:r1|rcnt[7]  ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.451      ;
; -0.501 ; uart_rx:r1|rcnt[1]  ; uart_rx:r1|rcnt[21]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.450      ;
; -0.498 ; uart_rx:r1|rcnt[11] ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.447      ;
; -0.498 ; uart_rx:r1|rcnt[9]  ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.447      ;
; -0.498 ; uart_rx:r1|rcnt[7]  ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.447      ;
; -0.498 ; uart_rx:r1|rcnt[5]  ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.447      ;
; -0.498 ; uart_rx:r1|rcnt[3]  ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.447      ;
; -0.497 ; uart_rx:r1|rcnt[1]  ; uart_rx:r1|rcnt[20]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.446      ;
; -0.494 ; uart_rx:r1|rcnt[11] ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.443      ;
; -0.494 ; uart_rx:r1|rcnt[5]  ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.443      ;
; -0.494 ; uart_rx:r1|rcnt[3]  ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.443      ;
; -0.491 ; uart_rx:r1|rcnt[15] ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.037     ; 1.441      ;
; -0.488 ; uart_rx:r1|rcnt[10] ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.437      ;
; -0.488 ; uart_rx:r1|rcnt[8]  ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.437      ;
; -0.488 ; uart_rx:r1|rcnt[6]  ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.437      ;
; -0.488 ; uart_rx:r1|rcnt[4]  ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.437      ;
; -0.488 ; uart_rx:r1|rcnt[2]  ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.437      ;
; -0.487 ; uart_rx:r1|rcnt[0]  ; uart_rx:r1|rcnt[21]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.436      ;
; -0.486 ; uart_rx:r1|rcnt[15] ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.037     ; 1.436      ;
; -0.482 ; uart_rx:r1|rcnt[28] ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.037     ; 1.432      ;
; -0.479 ; uart_rx:r1|rcnt[13] ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.037     ; 1.429      ;
; -0.477 ; uart_rx:r1|rcnt[28] ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.037     ; 1.427      ;
; -0.476 ; uart_rx:r1|rcnt[14] ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.037     ; 1.426      ;
; -0.474 ; uart_rx:r1|rcnt[13] ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.037     ; 1.424      ;
; -0.471 ; uart_rx:r1|rcnt[14] ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.037     ; 1.421      ;
; -0.450 ; uart_rx:r1|rcnt[10] ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.399      ;
; -0.450 ; uart_rx:r1|rcnt[8]  ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 1.000        ; -0.038     ; 1.399      ;
+--------+---------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'uart_rx:r1|fd:f1|temp2'                                                                                                      ;
+-------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.185 ; uart_rx:r1|rbufs[6]       ; uart_rx:r1|rbufs[6]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; uart_rx:r1|rbufs[7]       ; uart_rx:r1|rbufs[7]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; uart_rx:r1|rbufs[4]       ; uart_rx:r1|rbufs[4]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; uart_rx:r1|rbufs[5]       ; uart_rx:r1|rbufs[5]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; uart_rx:r1|rbufs[3]       ; uart_rx:r1|rbufs[3]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; uart_rx:r1|rbufs[2]       ; uart_rx:r1|rbufs[2]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; uart_rx:r1|rbufs[1]       ; uart_rx:r1|rbufs[1]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; uart_rx:r1|rbufs[0]       ; uart_rx:r1|rbufs[0]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; uart_rx:r1|state.r_wait   ; uart_rx:r1|state.r_wait   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; uart_rx:r1|count[1]       ; uart_rx:r1|count[1]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; uart_rx:r1|count[2]       ; uart_rx:r1|count[2]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; uart_rx:r1|state.r_center ; uart_rx:r1|state.r_center ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; uart_rx:r1|state.r_start  ; uart_rx:r1|state.r_start  ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.307      ;
; 0.192 ; uart_rx:r1|count[0]       ; uart_rx:r1|count[0]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.314      ;
; 0.206 ; uart_rx:r1|count[1]       ; uart_rx:r1|count[2]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.328      ;
; 0.267 ; uart_rx:r1|rbufs[6]       ; uart_rx:r1|TESTOUT[6]     ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.389      ;
; 0.288 ; uart_rx:r1|state.r_wait   ; uart_rx:r1|count[3]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.410      ;
; 0.301 ; uart_rx:r1|rcnt[15]       ; uart_rx:r1|rcnt[15]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.423      ;
; 0.302 ; uart_rx:r1|rcnt[3]        ; uart_rx:r1|rcnt[3]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.424      ;
; 0.302 ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.424      ;
; 0.302 ; uart_rx:r1|rcnt[13]       ; uart_rx:r1|rcnt[13]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.424      ;
; 0.302 ; uart_rx:r1|rcnt[5]        ; uart_rx:r1|rcnt[5]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.424      ;
; 0.303 ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.425      ;
; 0.303 ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.425      ;
; 0.303 ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.425      ;
; 0.303 ; uart_rx:r1|rcnt[21]       ; uart_rx:r1|rcnt[21]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.425      ;
; 0.303 ; uart_rx:r1|rcnt[19]       ; uart_rx:r1|rcnt[19]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.425      ;
; 0.303 ; uart_rx:r1|rcnt[17]       ; uart_rx:r1|rcnt[17]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.425      ;
; 0.303 ; uart_rx:r1|rcnt[11]       ; uart_rx:r1|rcnt[11]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.425      ;
; 0.303 ; uart_rx:r1|rcnt[7]        ; uart_rx:r1|rcnt[7]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.425      ;
; 0.303 ; uart_rx:r1|rcnt[6]        ; uart_rx:r1|rcnt[6]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.425      ;
; 0.304 ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.426      ;
; 0.304 ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.426      ;
; 0.304 ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.426      ;
; 0.304 ; uart_rx:r1|rcnt[16]       ; uart_rx:r1|rcnt[16]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.426      ;
; 0.304 ; uart_rx:r1|rcnt[14]       ; uart_rx:r1|rcnt[14]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.426      ;
; 0.304 ; uart_rx:r1|rcnt[9]        ; uart_rx:r1|rcnt[9]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.426      ;
; 0.304 ; uart_rx:r1|rcnt[8]        ; uart_rx:r1|rcnt[8]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.426      ;
; 0.304 ; uart_rx:r1|rcnt[2]        ; uart_rx:r1|rcnt[2]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.426      ;
; 0.305 ; uart_rx:r1|rcnt[12]       ; uart_rx:r1|rcnt[12]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.427      ;
; 0.305 ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.427      ;
; 0.305 ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.427      ;
; 0.305 ; uart_rx:r1|rcnt[20]       ; uart_rx:r1|rcnt[20]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.427      ;
; 0.305 ; uart_rx:r1|rcnt[18]       ; uart_rx:r1|rcnt[18]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.427      ;
; 0.305 ; uart_rx:r1|rcnt[10]       ; uart_rx:r1|rcnt[10]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.427      ;
; 0.305 ; uart_rx:r1|rcnt[4]        ; uart_rx:r1|rcnt[4]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.427      ;
; 0.306 ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.428      ;
; 0.306 ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.428      ;
; 0.312 ; uart_rx:r1|state.r_wait   ; uart_rx:r1|state.r_stop   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.434      ;
; 0.314 ; uart_rx:r1|rcnt[0]        ; uart_rx:r1|rcnt[0]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.436      ;
; 0.314 ; uart_rx:r1|count[0]       ; uart_rx:r1|count[2]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.436      ;
; 0.318 ; uart_rx:r1|state.r_stop   ; uart_rx:r1|state.r_start  ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.440      ;
; 0.329 ; uart_rx:r1|state.r_wait   ; uart_rx:r1|state.r_sample ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.451      ;
; 0.332 ; uart_rx:r1|rbufs[1]       ; uart_rx:r1|TESTOUT[1]     ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.454      ;
; 0.332 ; uart_rx:r1|state.r_sample ; uart_rx:r1|state.r_wait   ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.454      ;
; 0.333 ; uart_rx:r1|rbufs[0]       ; uart_rx:r1|TESTOUT[0]     ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.455      ;
; 0.335 ; uart_rx:r1|rbufs[2]       ; uart_rx:r1|TESTOUT[2]     ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.037      ; 0.456      ;
; 0.338 ; uart_rx:r1|count[0]       ; uart_rx:r1|count[1]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.460      ;
; 0.347 ; uart_rx:r1|rbufs[7]       ; uart_rx:r1|TESTOUT[7]     ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.037      ; 0.468      ;
; 0.347 ; uart_rx:r1|rbufs[4]       ; uart_rx:r1|TESTOUT[4]     ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.037      ; 0.468      ;
; 0.351 ; uart_rx:r1|rbufs[3]       ; uart_rx:r1|TESTOUT[3]     ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.037      ; 0.472      ;
; 0.396 ; uart_rx:r1|state.r_wait   ; uart_rx:r1|count[0]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.518      ;
; 0.399 ; uart_rx:r1|count[1]       ; uart_rx:r1|count[0]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.521      ;
; 0.400 ; uart_rx:r1|count[1]       ; uart_rx:r1|state.r_center ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.522      ;
; 0.450 ; uart_rx:r1|rcnt[15]       ; uart_rx:r1|rcnt[16]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.572      ;
; 0.451 ; uart_rx:r1|rcnt[5]        ; uart_rx:r1|rcnt[6]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.573      ;
; 0.451 ; uart_rx:r1|rcnt[13]       ; uart_rx:r1|rcnt[14]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.573      ;
; 0.451 ; uart_rx:r1|rcnt[3]        ; uart_rx:r1|rcnt[4]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.573      ;
; 0.452 ; uart_rx:r1|rcnt[21]       ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.574      ;
; 0.452 ; uart_rx:r1|rcnt[7]        ; uart_rx:r1|rcnt[8]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.574      ;
; 0.452 ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|rcnt[2]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.574      ;
; 0.452 ; uart_rx:r1|rcnt[11]       ; uart_rx:r1|rcnt[12]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.574      ;
; 0.452 ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.574      ;
; 0.452 ; uart_rx:r1|rcnt[19]       ; uart_rx:r1|rcnt[20]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.574      ;
; 0.452 ; uart_rx:r1|rcnt[17]       ; uart_rx:r1|rcnt[18]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.574      ;
; 0.452 ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.574      ;
; 0.453 ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.575      ;
; 0.453 ; uart_rx:r1|rcnt[9]        ; uart_rx:r1|rcnt[10]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.575      ;
; 0.453 ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.575      ;
; 0.454 ; uart_rx:r1|count[0]       ; uart_rx:r1|state.r_center ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.576      ;
; 0.461 ; uart_rx:r1|rcnt[0]        ; uart_rx:r1|rcnt[1]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.583      ;
; 0.461 ; uart_rx:r1|rcnt[6]        ; uart_rx:r1|rcnt[7]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.583      ;
; 0.462 ; uart_rx:r1|rcnt[14]       ; uart_rx:r1|rcnt[15]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.584      ;
; 0.462 ; uart_rx:r1|rcnt[2]        ; uart_rx:r1|rcnt[3]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.584      ;
; 0.462 ; uart_rx:r1|rcnt[16]       ; uart_rx:r1|rcnt[17]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.584      ;
; 0.462 ; uart_rx:r1|rcnt[22]       ; uart_rx:r1|rcnt[23]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.584      ;
; 0.462 ; uart_rx:r1|rcnt[8]        ; uart_rx:r1|rcnt[9]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.584      ;
; 0.463 ; uart_rx:r1|rcnt[30]       ; uart_rx:r1|rcnt[31]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.585      ;
; 0.463 ; uart_rx:r1|rcnt[12]       ; uart_rx:r1|rcnt[13]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.585      ;
; 0.463 ; uart_rx:r1|rcnt[4]        ; uart_rx:r1|rcnt[5]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.585      ;
; 0.463 ; uart_rx:r1|rcnt[20]       ; uart_rx:r1|rcnt[21]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.585      ;
; 0.463 ; uart_rx:r1|rcnt[18]       ; uart_rx:r1|rcnt[19]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.585      ;
; 0.463 ; uart_rx:r1|rcnt[10]       ; uart_rx:r1|rcnt[11]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.585      ;
; 0.463 ; uart_rx:r1|rcnt[24]       ; uart_rx:r1|rcnt[25]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.585      ;
; 0.464 ; uart_rx:r1|rbufs[5]       ; uart_rx:r1|TESTOUT[5]     ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; uart_rx:r1|rcnt[28]       ; uart_rx:r1|rcnt[29]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.586      ;
; 0.464 ; uart_rx:r1|rcnt[26]       ; uart_rx:r1|rcnt[27]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.586      ;
; 0.464 ; uart_rx:r1|rcnt[6]        ; uart_rx:r1|rcnt[8]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.586      ;
; 0.464 ; uart_rx:r1|rcnt[0]        ; uart_rx:r1|rcnt[2]        ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.586      ;
; 0.465 ; uart_rx:r1|rcnt[14]       ; uart_rx:r1|rcnt[16]       ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0.000        ; 0.038      ; 0.587      ;
+-------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOckIn'                                                                                                    ;
+-------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+
; 0.290 ; uart_rx:r1|fd:f1|K[11] ; uart_rx:r1|fd:f1|K[11] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.411      ;
; 0.291 ; uart_rx:r1|fd:f1|K[9]  ; uart_rx:r1|fd:f1|K[9]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.412      ;
; 0.292 ; uart_rx:r1|fd:f1|K[7]  ; uart_rx:r1|fd:f1|K[7]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.413      ;
; 0.292 ; uart_rx:r1|fd:f1|K[2]  ; uart_rx:r1|fd:f1|K[2]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.413      ;
; 0.292 ; uart_rx:r1|fd:f1|K[1]  ; uart_rx:r1|fd:f1|K[1]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.413      ;
; 0.293 ; uart_rx:r1|fd:f1|K[21] ; uart_rx:r1|fd:f1|K[21] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; uart_rx:r1|fd:f1|K[10] ; uart_rx:r1|fd:f1|K[10] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; uart_rx:r1|fd:f1|K[5]  ; uart_rx:r1|fd:f1|K[5]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.414      ;
; 0.294 ; uart_rx:r1|fd:f1|K[20] ; uart_rx:r1|fd:f1|K[20] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; uart_rx:r1|fd:f1|K[22] ; uart_rx:r1|fd:f1|K[22] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; uart_rx:r1|fd:f1|K[8]  ; uart_rx:r1|fd:f1|K[8]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; uart_rx:r1|fd:f1|K[6]  ; uart_rx:r1|fd:f1|K[6]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.415      ;
; 0.331 ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; CLOckIn     ; 0.000        ; 1.190      ; 1.740      ;
; 0.358 ; uart_rx:r1|fd:f1|K[16] ; uart_rx:r1|fd:f1|K[16] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.479      ;
; 0.358 ; uart_rx:r1|fd:f1|K[14] ; uart_rx:r1|fd:f1|K[14] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.479      ;
; 0.360 ; uart_rx:r1|fd:f1|K[19] ; uart_rx:r1|fd:f1|K[19] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.481      ;
; 0.360 ; uart_rx:r1|fd:f1|K[18] ; uart_rx:r1|fd:f1|K[18] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.481      ;
; 0.361 ; uart_rx:r1|fd:f1|K[17] ; uart_rx:r1|fd:f1|K[17] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.482      ;
; 0.361 ; uart_rx:r1|fd:f1|K[15] ; uart_rx:r1|fd:f1|K[15] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.482      ;
; 0.361 ; uart_rx:r1|fd:f1|K[13] ; uart_rx:r1|fd:f1|K[13] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.482      ;
; 0.364 ; uart_rx:r1|fd:f1|K[24] ; uart_rx:r1|fd:f1|K[24] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.485      ;
; 0.376 ; uart_rx:r1|fd:f1|K[12] ; uart_rx:r1|fd:f1|K[12] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.497      ;
; 0.439 ; uart_rx:r1|fd:f1|K[11] ; uart_rx:r1|fd:f1|K[12] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.560      ;
; 0.440 ; uart_rx:r1|fd:f1|K[9]  ; uart_rx:r1|fd:f1|K[10] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.561      ;
; 0.441 ; uart_rx:r1|fd:f1|K[1]  ; uart_rx:r1|fd:f1|K[2]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.562      ;
; 0.441 ; uart_rx:r1|fd:f1|K[7]  ; uart_rx:r1|fd:f1|K[8]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.562      ;
; 0.442 ; uart_rx:r1|fd:f1|K[21] ; uart_rx:r1|fd:f1|K[22] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.563      ;
; 0.442 ; uart_rx:r1|fd:f1|K[5]  ; uart_rx:r1|fd:f1|K[6]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.563      ;
; 0.451 ; uart_rx:r1|fd:f1|K[10] ; uart_rx:r1|fd:f1|K[11] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.572      ;
; 0.452 ; uart_rx:r1|fd:f1|K[22] ; uart_rx:r1|fd:f1|K[23] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; uart_rx:r1|fd:f1|K[8]  ; uart_rx:r1|fd:f1|K[9]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; uart_rx:r1|fd:f1|K[6]  ; uart_rx:r1|fd:f1|K[7]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; uart_rx:r1|fd:f1|K[0]  ; uart_rx:r1|fd:f1|K[1]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; uart_rx:r1|fd:f1|K[20] ; uart_rx:r1|fd:f1|K[21] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.573      ;
; 0.454 ; uart_rx:r1|fd:f1|K[10] ; uart_rx:r1|fd:f1|K[12] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.575      ;
; 0.455 ; uart_rx:r1|fd:f1|K[22] ; uart_rx:r1|fd:f1|K[24] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; uart_rx:r1|fd:f1|K[8]  ; uart_rx:r1|fd:f1|K[10] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; uart_rx:r1|fd:f1|K[0]  ; uart_rx:r1|fd:f1|K[2]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; uart_rx:r1|fd:f1|K[6]  ; uart_rx:r1|fd:f1|K[8]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; uart_rx:r1|fd:f1|K[20] ; uart_rx:r1|fd:f1|K[22] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.576      ;
; 0.465 ; uart_rx:r1|fd:f1|K[23] ; uart_rx:r1|fd:f1|K[23] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.586      ;
; 0.502 ; uart_rx:r1|fd:f1|K[11] ; uart_rx:r1|fd:f1|K[13] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.623      ;
; 0.503 ; uart_rx:r1|fd:f1|K[9]  ; uart_rx:r1|fd:f1|K[11] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.624      ;
; 0.504 ; uart_rx:r1|fd:f1|K[7]  ; uart_rx:r1|fd:f1|K[9]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.625      ;
; 0.505 ; uart_rx:r1|fd:f1|K[11] ; uart_rx:r1|fd:f1|K[14] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.626      ;
; 0.505 ; uart_rx:r1|fd:f1|K[21] ; uart_rx:r1|fd:f1|K[23] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.626      ;
; 0.505 ; uart_rx:r1|fd:f1|K[5]  ; uart_rx:r1|fd:f1|K[7]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.626      ;
; 0.506 ; uart_rx:r1|fd:f1|K[3]  ; uart_rx:r1|fd:f1|K[5]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.627      ;
; 0.506 ; uart_rx:r1|fd:f1|K[9]  ; uart_rx:r1|fd:f1|K[12] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.627      ;
; 0.507 ; uart_rx:r1|fd:f1|K[7]  ; uart_rx:r1|fd:f1|K[10] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.628      ;
; 0.508 ; uart_rx:r1|fd:f1|K[21] ; uart_rx:r1|fd:f1|K[24] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.629      ;
; 0.508 ; uart_rx:r1|fd:f1|K[5]  ; uart_rx:r1|fd:f1|K[8]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.629      ;
; 0.509 ; uart_rx:r1|fd:f1|K[19] ; uart_rx:r1|fd:f1|K[20] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.630      ;
; 0.509 ; uart_rx:r1|fd:f1|K[3]  ; uart_rx:r1|fd:f1|K[6]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.630      ;
; 0.510 ; uart_rx:r1|fd:f1|K[15] ; uart_rx:r1|fd:f1|K[16] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.631      ;
; 0.510 ; uart_rx:r1|fd:f1|K[17] ; uart_rx:r1|fd:f1|K[18] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.631      ;
; 0.510 ; uart_rx:r1|fd:f1|K[13] ; uart_rx:r1|fd:f1|K[14] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.631      ;
; 0.516 ; uart_rx:r1|fd:f1|K[16] ; uart_rx:r1|fd:f1|K[17] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; uart_rx:r1|fd:f1|K[14] ; uart_rx:r1|fd:f1|K[15] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; uart_rx:r1|fd:f1|K[2]  ; uart_rx:r1|fd:f1|K[5]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.637      ;
; 0.517 ; uart_rx:r1|fd:f1|K[10] ; uart_rx:r1|fd:f1|K[13] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.638      ;
; 0.518 ; uart_rx:r1|fd:f1|K[18] ; uart_rx:r1|fd:f1|K[19] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.639      ;
; 0.518 ; uart_rx:r1|fd:f1|K[8]  ; uart_rx:r1|fd:f1|K[11] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.639      ;
; 0.518 ; uart_rx:r1|fd:f1|K[6]  ; uart_rx:r1|fd:f1|K[9]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.639      ;
; 0.518 ; uart_rx:r1|fd:f1|K[20] ; uart_rx:r1|fd:f1|K[23] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.639      ;
; 0.519 ; uart_rx:r1|fd:f1|K[4]  ; uart_rx:r1|fd:f1|K[5]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.036      ; 0.639      ;
; 0.519 ; uart_rx:r1|fd:f1|K[2]  ; uart_rx:r1|fd:f1|K[6]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; uart_rx:r1|fd:f1|K[14] ; uart_rx:r1|fd:f1|K[16] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; uart_rx:r1|fd:f1|K[16] ; uart_rx:r1|fd:f1|K[18] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.640      ;
; 0.520 ; uart_rx:r1|fd:f1|K[10] ; uart_rx:r1|fd:f1|K[14] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.641      ;
; 0.521 ; uart_rx:r1|fd:f1|K[8]  ; uart_rx:r1|fd:f1|K[12] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.642      ;
; 0.521 ; uart_rx:r1|fd:f1|K[6]  ; uart_rx:r1|fd:f1|K[10] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.642      ;
; 0.521 ; uart_rx:r1|fd:f1|K[20] ; uart_rx:r1|fd:f1|K[24] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.642      ;
; 0.521 ; uart_rx:r1|fd:f1|K[18] ; uart_rx:r1|fd:f1|K[20] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.642      ;
; 0.522 ; uart_rx:r1|fd:f1|K[4]  ; uart_rx:r1|fd:f1|K[6]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.036      ; 0.642      ;
; 0.534 ; uart_rx:r1|fd:f1|K[12] ; uart_rx:r1|fd:f1|K[13] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.655      ;
; 0.537 ; uart_rx:r1|fd:f1|K[12] ; uart_rx:r1|fd:f1|K[14] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.658      ;
; 0.568 ; uart_rx:r1|fd:f1|K[11] ; uart_rx:r1|fd:f1|K[15] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.689      ;
; 0.569 ; uart_rx:r1|fd:f1|K[9]  ; uart_rx:r1|fd:f1|K[13] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.690      ;
; 0.570 ; uart_rx:r1|fd:f1|K[1]  ; uart_rx:r1|fd:f1|K[5]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.691      ;
; 0.570 ; uart_rx:r1|fd:f1|K[7]  ; uart_rx:r1|fd:f1|K[11] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.691      ;
; 0.571 ; uart_rx:r1|fd:f1|K[5]  ; uart_rx:r1|fd:f1|K[9]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.692      ;
; 0.571 ; uart_rx:r1|fd:f1|K[11] ; uart_rx:r1|fd:f1|K[16] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.692      ;
; 0.572 ; uart_rx:r1|fd:f1|K[19] ; uart_rx:r1|fd:f1|K[21] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.693      ;
; 0.572 ; uart_rx:r1|fd:f1|K[3]  ; uart_rx:r1|fd:f1|K[7]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.693      ;
; 0.572 ; uart_rx:r1|fd:f1|K[9]  ; uart_rx:r1|fd:f1|K[14] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.693      ;
; 0.573 ; uart_rx:r1|fd:f1|K[15] ; uart_rx:r1|fd:f1|K[17] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.694      ;
; 0.573 ; uart_rx:r1|fd:f1|K[17] ; uart_rx:r1|fd:f1|K[19] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.694      ;
; 0.573 ; uart_rx:r1|fd:f1|K[1]  ; uart_rx:r1|fd:f1|K[6]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.694      ;
; 0.573 ; uart_rx:r1|fd:f1|K[7]  ; uart_rx:r1|fd:f1|K[12] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.694      ;
; 0.573 ; uart_rx:r1|fd:f1|K[13] ; uart_rx:r1|fd:f1|K[15] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.694      ;
; 0.574 ; uart_rx:r1|fd:f1|K[5]  ; uart_rx:r1|fd:f1|K[10] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.695      ;
; 0.575 ; uart_rx:r1|fd:f1|K[19] ; uart_rx:r1|fd:f1|K[22] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.696      ;
; 0.575 ; uart_rx:r1|fd:f1|K[3]  ; uart_rx:r1|fd:f1|K[8]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.696      ;
; 0.576 ; uart_rx:r1|fd:f1|K[15] ; uart_rx:r1|fd:f1|K[18] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.697      ;
; 0.576 ; uart_rx:r1|fd:f1|K[17] ; uart_rx:r1|fd:f1|K[20] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.697      ;
; 0.576 ; uart_rx:r1|fd:f1|K[13] ; uart_rx:r1|fd:f1|K[16] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.697      ;
; 0.582 ; uart_rx:r1|fd:f1|K[2]  ; uart_rx:r1|fd:f1|K[7]  ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.703      ;
; 0.582 ; uart_rx:r1|fd:f1|K[14] ; uart_rx:r1|fd:f1|K[17] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.703      ;
; 0.582 ; uart_rx:r1|fd:f1|K[16] ; uart_rx:r1|fd:f1|K[19] ; CLOckIn                ; CLOckIn     ; 0.000        ; 0.037      ; 0.703      ;
+-------+------------------------+------------------------+------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                   ;
+-------------------------+----------+-------+----------+---------+---------------------+
; Clock                   ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack        ; -5.745   ; 0.185 ; N/A      ; N/A     ; -3.000              ;
;  CLOckIn                ; -5.745   ; 0.290 ; N/A      ; N/A     ; -3.000              ;
;  uart_rx:r1|fd:f1|temp2 ; -3.119   ; 0.185 ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS         ; -169.497 ; 0.0   ; 0.0      ; 0.0     ; -126.421            ;
;  CLOckIn                ; -59.970  ; 0.000 ; N/A      ; N/A     ; -41.662             ;
;  uart_rx:r1|fd:f1|temp2 ; -109.527 ; 0.000 ; N/A      ; N/A     ; -84.759             ;
+-------------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; hex[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sin[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sin[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sin[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sin[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sin[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sin[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; RESet                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RX                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOckIn                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; hex[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; hex[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; hex[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; hex[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; hex[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; hex[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; hex[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; hex[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sin[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sin[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; sin[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sin[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sin[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sin[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; hex[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; hex[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; hex[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; hex[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; hex[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; hex[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; hex[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; hex[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sin[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sin[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; sin[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sin[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sin[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sin[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; hex[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; hex[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; hex[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; hex[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; hex[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; hex[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sin[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sin[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; sin[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sin[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sin[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sin[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------+
; Setup Transfers                                                                             ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; CLOckIn                ; CLOckIn                ; 1625     ; 0        ; 0        ; 0        ;
; uart_rx:r1|fd:f1|temp2 ; CLOckIn                ; 1        ; 1        ; 0        ; 0        ;
; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0        ; 0        ; 0        ; 821      ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------+
; Hold Transfers                                                                              ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; CLOckIn                ; CLOckIn                ; 1625     ; 0        ; 0        ; 0        ;
; uart_rx:r1|fd:f1|temp2 ; CLOckIn                ; 1        ; 1        ; 0        ; 0        ;
; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; 0        ; 0        ; 0        ; 821      ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 104   ; 104  ;
; Unconstrained Output Ports      ; 7     ; 7    ;
; Unconstrained Output Port Paths ; 56    ; 56   ;
+---------------------------------+-------+------+


+----------------------------------------------------------------------+
; Clock Status Summary                                                 ;
+------------------------+------------------------+------+-------------+
; Target                 ; Clock                  ; Type ; Status      ;
+------------------------+------------------------+------+-------------+
; CLOckIn                ; CLOckIn                ; Base ; Constrained ;
; uart_rx:r1|fd:f1|temp2 ; uart_rx:r1|fd:f1|temp2 ; Base ; Constrained ;
+------------------------+------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; RESet      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RX         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; hex[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; RESet      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RX         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; hex[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition
    Info: Processing started: Sun Feb 16 15:54:25 2020
Info: Command: quartus_sta UARTrecShowChar -c UARTrecShowChar
Info: qsta_default_script.tcl version: #3
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'UARTrecShowChar.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name uart_rx:r1|fd:f1|temp2 uart_rx:r1|fd:f1|temp2
    Info (332105): create_clock -period 1.000 -name CLOckIn CLOckIn
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.745
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.745             -59.970 CLOckIn 
    Info (332119):    -3.119            -109.527 uart_rx:r1|fd:f1|temp2 
Info (332146): Worst-case hold slack is 0.455
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.455               0.000 uart_rx:r1|fd:f1|temp2 
    Info (332119):     0.733               0.000 CLOckIn 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -41.662 CLOckIn 
    Info (332119):    -1.487             -84.759 uart_rx:r1|fd:f1|temp2 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.265
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.265             -51.437 CLOckIn 
    Info (332119):    -2.648             -95.730 uart_rx:r1|fd:f1|temp2 
Info (332146): Worst-case hold slack is 0.404
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.404               0.000 uart_rx:r1|fd:f1|temp2 
    Info (332119):     0.681               0.000 CLOckIn 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -41.662 CLOckIn 
    Info (332119):    -1.487             -84.759 uart_rx:r1|fd:f1|temp2 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.867
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.867             -11.738 CLOckIn 
    Info (332119):    -0.841             -17.144 uart_rx:r1|fd:f1|temp2 
Info (332146): Worst-case hold slack is 0.185
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.185               0.000 uart_rx:r1|fd:f1|temp2 
    Info (332119):     0.290               0.000 CLOckIn 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -30.690 CLOckIn 
    Info (332119):    -1.000             -57.000 uart_rx:r1|fd:f1|temp2 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4761 megabytes
    Info: Processing ended: Sun Feb 16 15:54:29 2020
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


