{
    "language": "en_US",
    "ignoreWordsList": [
        "Sigasi",
        "SHA1",
        "sha1sum",
        "plugins",
        "VHDL",
        "FlexNet",
        "FlexLM",
        "Quartus",
        "linting",
        "Verilog",
        "Altera",
        "Xilinx",
        "Graphics'",
        "ModelSim",
        "QuestaSim",
        "Vivado",
        "plugin",
        "Talkback",
        "metadata",
        "JSON",
        "UUID",
        "checkbox",
        "FPGA",
        "ASIC",
        "SystemVerilog",
        "Lieven",
        "Lemiengre"
    ],
    "documentTypes": [
        "markdown",
        "latex",
        "plaintext"
    ],
    "ignoreRegExp": [],
    "ignoreFileExtensions": [],
    "checkInterval": 5000
}