Configuration Report for MSS, SERDES(s), Fabric DDR and Fabric CCC(s)
Microchip Technology Inc. - Microchip Libero Software Release v2023.1 (Version 2023.1.0.6)
Date: Thu Jul 31 15:50:52 2025

NAND_FLASH_sb_0/CCC_0/CCC_INST/INST_CCC_IP
+-------------------+--------------------+---------------+-------+
| Register          | Field              | INIT          | Value |
+-------------------+--------------------+---------------+-------+
| FCCC_RFDIV_CR     | RFDIV[7:0]         | INIT[7:0]     | 8'h1  |
| FCCC_FBDIV_CR0    | FBDIV[7:0]         | INIT[15:8]    | 8'h3  |
| FCCC_FBDIV_CR1    | FBDIV[13:8]        | INIT[21:16]   | 6'h0  |
| FCCC_GPD0_CR      | GPDIV[7:0]         | INIT[29:22]   | 8'h1  |
| FCCC_GPD1_CR      | GPDIV[7:0]         | INIT[37:30]   | 8'h1  |
| FCCC_GPD2_CR      | GPDIV[7:0]         | INIT[45:38]   | 8'h1  |
| FCCC_GPD3_CR      | GPDIV[7:0]         | INIT[53:46]   | 8'h1  |
| FCCC_RFMUX_CR     | SELRF[3:0]         | INIT[57:54]   | 4'hb  |
| FCCC_FBMUX_CR     | SELFB[3:0]         | INIT[61:58]   | 4'h7  |
| FCCC_GPMUX0_CR    | SEL_GPMUX0[4:0]    | INIT[66:62]   | 5'h18 |
| FCCC_GPMUX1_CR    | SEL_GPMUX1[4:0]    | INIT[71:67]   | 5'h18 |
| FCCC_GPMUX2_CR    | SEL_GPMUX2[4:0]    | INIT[76:72]   | 5'h18 |
| FCCC_GPMUX3_CR    | SEL_GPMUX3[4:0]    | INIT[81:77]   | 5'h18 |
| FCCC_NGMUX0_CR0   | SELGL[4:0]         | INIT[86:82]   | 5'h18 |
| FCCC_NGMUX0_CR1   | SELGL[9:5]         | INIT[91:87]   | 5'h18 |
| FCCC_NGMUX1_CR0   | SELGL[14:10]       | INIT[96:92]   | 5'h18 |
| FCCC_NGMUX1_CR1   | SELGL[19:15]       | INIT[101:97]  | 5'h18 |
| FCCC_NGMUX2_CR0   | SELGL[24:20]       | INIT[106:102] | 5'h7  |
| FCCC_NGMUX2_CR1   | SELGL[29:25]       | INIT[111:107] | 5'h18 |
| FCCC_NGMUX3_CR0   | SELGL[34:30]       | INIT[116:112] | 5'h18 |
| FCCC_NGMUX3_CR1   | SELGL[39:35]       | INIT[121:117] | 5'h18 |
| FCCC_GPD0_SYNC_CR | RESET_GENEN[0]     | INIT[122:122] | 1'h0  |
| FCCC_GPD1_SYNC_CR | RESET_GENEN[1]     | INIT[123:123] | 1'h0  |
| FCCC_GPD2_SYNC_CR | RESET_GENEN[2]     | INIT[124:124] | 1'h0  |
| FCCC_GPD3_SYNC_CR | RESET_GENEN[3]     | INIT[125:125] | 1'h0  |
| FCCC_RFMUX_CR     | INVRF[3:0]         | INIT[131:126] | 6'h0  |
| FCCC_PDLY_CR      | SEL_PLL_DLINE[5:0] | INIT[137:132] | 6'h0  |
| FCCC_PDLY_CR      | RF_DLINE           | INIT[138:138] | 1'h1  |
| FCCC_PLL_CR0      | LOCKWIN[2:0]       | INIT[141:139] | 3'h6  |
| FCCC_PLL_CR1      | LOCKCNT[3:0]       | INIT[145:142] | 4'h5  |
| FCCC_PLL_CR7      | DIVQ[2:0]          | INIT[148:146] | 3'h3  |
| FCCC_PLL_CR5      | MODE32K            | INIT[149:149] | 1'h0  |
| FCCC_PLL_CR5      | MODE_1V2           | INIT[150:150] | 1'h1  |
| FCCC_PLL_CR5      | MODE_3V3           | INIT[151:151] | 1'h0  |
| FCCC_PLL_CR6      | FSE                | INIT[152:152] | 1'h0  |
| FCCC_PLL_CR4      | SSE                | INIT[153:153] | 1'h0  |
| FCCC_PLL_CR3      | SSMD[1:0]          | INIT[155:154] | 2'h1  |
| FCCC_PLL_CR2      | SSMF[4:0]          | INIT[160:156] | 5'h0  |
| FCCC_PLL_CR8      | DIVR[5:0]          | INIT[166:161] | 6'h0  |
| FCCC_PLL_CR9      | DIVF[5:0]          | INIT[174:167] | 8'h0  |
| FCCC_PLL_CR10     | RANGE              | INIT[178:175] | 4'h7  |
| FCCC_GPMUX0_CR    | NOPIPE_SYNCRST0    | INIT[179:179] | 1'h1  |
| FCCC_GPMUX1_CR    | NOPIPE_SYNCRST1    | INIT[180:180] | 1'h1  |
| FCCC_GPMUX2_CR    | NOPIPE_SYNCRST2    | INIT[181:181] | 1'h1  |
| FCCC_GPMUX3_CR    | NOPIPE_SYNCRST3    | INIT[182:182] | 1'h1  |
| FCCC_GPD0_SYNC_CR | SRESET_GENEN[0]    | INIT[183:183] | 1'h1  |
| FCCC_GPD1_SYNC_CR | SRESET_GENEN[1]    | INIT[184:184] | 1'h1  |
| FCCC_GPD2_SYNC_CR | SRESET_GENEN[2]    | INIT[185:185] | 1'h1  |
| FCCC_GPD3_SYNC_CR | SRESET_GENEN[3]    | INIT[186:186] | 1'h1  |
| FCCC_GPDS_SYNC_CR | SW_RESYNC_GPD      | INIT[187:187] | 1'h0  |
| FCCC_GPMUX0_CR    | INV_GPMUX0         | INIT[188:188] | 1'h0  |
| FCCC_GPMUX1_CR    | INV_GPMUX1         | INIT[189:189] | 1'h0  |
| FCCC_GPMUX2_CR    | INV_GPMUX2         | INIT[190:190] | 1'h0  |
| FCCC_GPMUX3_CR    | INV_GPMUX3         | INIT[191:191] | 1'h0  |
| RESERVED_0        | RESERVED[0]        | INIT[192:192] | 1'h0  |
| RESERVED_0        | RESERVED[1]        | INIT[193:193] | 1'h0  |
| FCCC_GPD0_SYNC_CR | GPD_MODE_N[0]      | INIT[194:194] | 1'h0  |
| FCCC_GPD1_SYNC_CR | GPD_MODE_N[1]      | INIT[195:195] | 1'h0  |
| FCCC_GPD2_SYNC_CR | GPD_MODE_N[2]      | INIT[196:196] | 1'h0  |
| FCCC_GPD3_SYNC_CR | GPD_MODE_N[3]      | INIT[197:197] | 1'h0  |
| FCCC_NGMUX0_CR1   | SELOUT_0           | INIT[198:198] | 1'h0  |
| FCCC_NGMUX1_CR1   | SELOUT_1           | INIT[199:199] | 1'h0  |
| FCCC_NGMUX2_CR1   | SELOUT_2           | INIT[200:200] | 1'h0  |
| FCCC_NGMUX3_CR1   | SELOUT_3           | INIT[201:201] | 1'h0  |
| RESERVED_1        | RESERVED[7:0]      | INIT[209:202] | 8'h0  |
+-------------------+--------------------+---------------+-------+

CCC-NE0 ( Unused )
+-------------------+--------------------+---------------+-------+
| Register          | Field              | INIT          | Value |
+-------------------+--------------------+---------------+-------+
| FCCC_RFDIV_CR     | RFDIV[7:0]         | INIT[7:0]     | 8'h0  |
| FCCC_FBDIV_CR0    | FBDIV[7:0]         | INIT[15:8]    | 8'h0  |
| FCCC_FBDIV_CR1    | FBDIV[13:8]        | INIT[21:16]   | 6'h0  |
| FCCC_GPD0_CR      | GPDIV[7:0]         | INIT[29:22]   | 8'h0  |
| FCCC_GPD1_CR      | GPDIV[7:0]         | INIT[37:30]   | 8'h0  |
| FCCC_GPD2_CR      | GPDIV[7:0]         | INIT[45:38]   | 8'h0  |
| FCCC_GPD3_CR      | GPDIV[7:0]         | INIT[53:46]   | 8'h0  |
| FCCC_RFMUX_CR     | SELRF[3:0]         | INIT[57:54]   | 4'h0  |
| FCCC_FBMUX_CR     | SELFB[3:0]         | INIT[61:58]   | 4'h0  |
| FCCC_GPMUX0_CR    | SEL_GPMUX0[4:0]    | INIT[66:62]   | 5'h0  |
| FCCC_GPMUX1_CR    | SEL_GPMUX1[4:0]    | INIT[71:67]   | 5'h0  |
| FCCC_GPMUX2_CR    | SEL_GPMUX2[4:0]    | INIT[76:72]   | 5'h0  |
| FCCC_GPMUX3_CR    | SEL_GPMUX3[4:0]    | INIT[81:77]   | 5'h0  |
| FCCC_NGMUX0_CR0   | SELGL[4:0]         | INIT[86:82]   | 5'h0  |
| FCCC_NGMUX0_CR1   | SELGL[9:5]         | INIT[91:87]   | 5'h0  |
| FCCC_NGMUX1_CR0   | SELGL[14:10]       | INIT[96:92]   | 5'h0  |
| FCCC_NGMUX1_CR1   | SELGL[19:15]       | INIT[101:97]  | 5'h0  |
| FCCC_NGMUX2_CR0   | SELGL[24:20]       | INIT[106:102] | 5'h0  |
| FCCC_NGMUX2_CR1   | SELGL[29:25]       | INIT[111:107] | 5'h0  |
| FCCC_NGMUX3_CR0   | SELGL[34:30]       | INIT[116:112] | 5'h0  |
| FCCC_NGMUX3_CR1   | SELGL[39:35]       | INIT[121:117] | 5'h0  |
| FCCC_GPD0_SYNC_CR | RESET_GENEN[0]     | INIT[122:122] | 1'h0  |
| FCCC_GPD1_SYNC_CR | RESET_GENEN[1]     | INIT[123:123] | 1'h0  |
| FCCC_GPD2_SYNC_CR | RESET_GENEN[2]     | INIT[124:124] | 1'h0  |
| FCCC_GPD3_SYNC_CR | RESET_GENEN[3]     | INIT[125:125] | 1'h0  |
| FCCC_RFMUX_CR     | INVRF[3:0]         | INIT[131:126] | 6'h0  |
| FCCC_PDLY_CR      | SEL_PLL_DLINE[5:0] | INIT[137:132] | 6'h0  |
| FCCC_PDLY_CR      | RF_DLINE           | INIT[138:138] | 1'h0  |
| FCCC_PLL_CR0      | LOCKWIN[2:0]       | INIT[141:139] | 3'h0  |
| FCCC_PLL_CR1      | LOCKCNT[3:0]       | INIT[145:142] | 4'h0  |
| FCCC_PLL_CR7      | DIVQ[2:0]          | INIT[148:146] | 3'h0  |
| FCCC_PLL_CR5      | MODE32K            | INIT[149:149] | 1'h0  |
| FCCC_PLL_CR5      | MODE_1V2           | INIT[150:150] | 1'h0  |
| FCCC_PLL_CR5      | MODE_3V3           | INIT[151:151] | 1'h0  |
| FCCC_PLL_CR6      | FSE                | INIT[152:152] | 1'h0  |
| FCCC_PLL_CR4      | SSE                | INIT[153:153] | 1'h0  |
| FCCC_PLL_CR3      | SSMD[1:0]          | INIT[155:154] | 2'h0  |
| FCCC_PLL_CR2      | SSMF[4:0]          | INIT[160:156] | 5'h0  |
| FCCC_PLL_CR8      | DIVR[5:0]          | INIT[166:161] | 6'h0  |
| FCCC_PLL_CR9      | DIVF[5:0]          | INIT[174:167] | 8'h0  |
| FCCC_PLL_CR10     | RANGE              | INIT[178:175] | 4'h0  |
| FCCC_GPMUX0_CR    | NOPIPE_SYNCRST0    | INIT[179:179] | 1'h0  |
| FCCC_GPMUX1_CR    | NOPIPE_SYNCRST1    | INIT[180:180] | 1'h0  |
| FCCC_GPMUX2_CR    | NOPIPE_SYNCRST2    | INIT[181:181] | 1'h0  |
| FCCC_GPMUX3_CR    | NOPIPE_SYNCRST3    | INIT[182:182] | 1'h0  |
| FCCC_GPD0_SYNC_CR | SRESET_GENEN[0]    | INIT[183:183] | 1'h0  |
| FCCC_GPD1_SYNC_CR | SRESET_GENEN[1]    | INIT[184:184] | 1'h0  |
| FCCC_GPD2_SYNC_CR | SRESET_GENEN[2]    | INIT[185:185] | 1'h0  |
| FCCC_GPD3_SYNC_CR | SRESET_GENEN[3]    | INIT[186:186] | 1'h0  |
| FCCC_GPDS_SYNC_CR | SW_RESYNC_GPD      | INIT[187:187] | 1'h0  |
| FCCC_GPMUX0_CR    | INV_GPMUX0         | INIT[188:188] | 1'h0  |
| FCCC_GPMUX1_CR    | INV_GPMUX1         | INIT[189:189] | 1'h0  |
| FCCC_GPMUX2_CR    | INV_GPMUX2         | INIT[190:190] | 1'h0  |
| FCCC_GPMUX3_CR    | INV_GPMUX3         | INIT[191:191] | 1'h0  |
| RESERVED_0        | RESERVED[0]        | INIT[192:192] | 1'h0  |
| RESERVED_0        | RESERVED[1]        | INIT[193:193] | 1'h0  |
| FCCC_GPD0_SYNC_CR | GPD_MODE_N[0]      | INIT[194:194] | 1'h0  |
| FCCC_GPD1_SYNC_CR | GPD_MODE_N[1]      | INIT[195:195] | 1'h0  |
| FCCC_GPD2_SYNC_CR | GPD_MODE_N[2]      | INIT[196:196] | 1'h0  |
| FCCC_GPD3_SYNC_CR | GPD_MODE_N[3]      | INIT[197:197] | 1'h0  |
| FCCC_NGMUX0_CR1   | SELOUT_0           | INIT[198:198] | 1'h0  |
| FCCC_NGMUX1_CR1   | SELOUT_1           | INIT[199:199] | 1'h0  |
| FCCC_NGMUX2_CR1   | SELOUT_2           | INIT[200:200] | 1'h0  |
| FCCC_NGMUX3_CR1   | SELOUT_3           | INIT[201:201] | 1'h0  |
| RESERVED_1        | RESERVED[7:0]      | INIT[209:202] | 8'h0  |
+-------------------+--------------------+---------------+-------+

CCC-NE1 ( Unused )
+-------------------+--------------------+---------------+-------+
| Register          | Field              | INIT          | Value |
+-------------------+--------------------+---------------+-------+
| FCCC_RFDIV_CR     | RFDIV[7:0]         | INIT[7:0]     | 8'h0  |
| FCCC_FBDIV_CR0    | FBDIV[7:0]         | INIT[15:8]    | 8'h0  |
| FCCC_FBDIV_CR1    | FBDIV[13:8]        | INIT[21:16]   | 6'h0  |
| FCCC_GPD0_CR      | GPDIV[7:0]         | INIT[29:22]   | 8'h0  |
| FCCC_GPD1_CR      | GPDIV[7:0]         | INIT[37:30]   | 8'h0  |
| FCCC_GPD2_CR      | GPDIV[7:0]         | INIT[45:38]   | 8'h0  |
| FCCC_GPD3_CR      | GPDIV[7:0]         | INIT[53:46]   | 8'h0  |
| FCCC_RFMUX_CR     | SELRF[3:0]         | INIT[57:54]   | 4'h0  |
| FCCC_FBMUX_CR     | SELFB[3:0]         | INIT[61:58]   | 4'h0  |
| FCCC_GPMUX0_CR    | SEL_GPMUX0[4:0]    | INIT[66:62]   | 5'h0  |
| FCCC_GPMUX1_CR    | SEL_GPMUX1[4:0]    | INIT[71:67]   | 5'h0  |
| FCCC_GPMUX2_CR    | SEL_GPMUX2[4:0]    | INIT[76:72]   | 5'h0  |
| FCCC_GPMUX3_CR    | SEL_GPMUX3[4:0]    | INIT[81:77]   | 5'h0  |
| FCCC_NGMUX0_CR0   | SELGL[4:0]         | INIT[86:82]   | 5'h0  |
| FCCC_NGMUX0_CR1   | SELGL[9:5]         | INIT[91:87]   | 5'h0  |
| FCCC_NGMUX1_CR0   | SELGL[14:10]       | INIT[96:92]   | 5'h0  |
| FCCC_NGMUX1_CR1   | SELGL[19:15]       | INIT[101:97]  | 5'h0  |
| FCCC_NGMUX2_CR0   | SELGL[24:20]       | INIT[106:102] | 5'h0  |
| FCCC_NGMUX2_CR1   | SELGL[29:25]       | INIT[111:107] | 5'h0  |
| FCCC_NGMUX3_CR0   | SELGL[34:30]       | INIT[116:112] | 5'h0  |
| FCCC_NGMUX3_CR1   | SELGL[39:35]       | INIT[121:117] | 5'h0  |
| FCCC_GPD0_SYNC_CR | RESET_GENEN[0]     | INIT[122:122] | 1'h0  |
| FCCC_GPD1_SYNC_CR | RESET_GENEN[1]     | INIT[123:123] | 1'h0  |
| FCCC_GPD2_SYNC_CR | RESET_GENEN[2]     | INIT[124:124] | 1'h0  |
| FCCC_GPD3_SYNC_CR | RESET_GENEN[3]     | INIT[125:125] | 1'h0  |
| FCCC_RFMUX_CR     | INVRF[3:0]         | INIT[131:126] | 6'h0  |
| FCCC_PDLY_CR      | SEL_PLL_DLINE[5:0] | INIT[137:132] | 6'h0  |
| FCCC_PDLY_CR      | RF_DLINE           | INIT[138:138] | 1'h0  |
| FCCC_PLL_CR0      | LOCKWIN[2:0]       | INIT[141:139] | 3'h0  |
| FCCC_PLL_CR1      | LOCKCNT[3:0]       | INIT[145:142] | 4'h0  |
| FCCC_PLL_CR7      | DIVQ[2:0]          | INIT[148:146] | 3'h0  |
| FCCC_PLL_CR5      | MODE32K            | INIT[149:149] | 1'h0  |
| FCCC_PLL_CR5      | MODE_1V2           | INIT[150:150] | 1'h0  |
| FCCC_PLL_CR5      | MODE_3V3           | INIT[151:151] | 1'h0  |
| FCCC_PLL_CR6      | FSE                | INIT[152:152] | 1'h0  |
| FCCC_PLL_CR4      | SSE                | INIT[153:153] | 1'h0  |
| FCCC_PLL_CR3      | SSMD[1:0]          | INIT[155:154] | 2'h0  |
| FCCC_PLL_CR2      | SSMF[4:0]          | INIT[160:156] | 5'h0  |
| FCCC_PLL_CR8      | DIVR[5:0]          | INIT[166:161] | 6'h0  |
| FCCC_PLL_CR9      | DIVF[5:0]          | INIT[174:167] | 8'h0  |
| FCCC_PLL_CR10     | RANGE              | INIT[178:175] | 4'h0  |
| FCCC_GPMUX0_CR    | NOPIPE_SYNCRST0    | INIT[179:179] | 1'h0  |
| FCCC_GPMUX1_CR    | NOPIPE_SYNCRST1    | INIT[180:180] | 1'h0  |
| FCCC_GPMUX2_CR    | NOPIPE_SYNCRST2    | INIT[181:181] | 1'h0  |
| FCCC_GPMUX3_CR    | NOPIPE_SYNCRST3    | INIT[182:182] | 1'h0  |
| FCCC_GPD0_SYNC_CR | SRESET_GENEN[0]    | INIT[183:183] | 1'h0  |
| FCCC_GPD1_SYNC_CR | SRESET_GENEN[1]    | INIT[184:184] | 1'h0  |
| FCCC_GPD2_SYNC_CR | SRESET_GENEN[2]    | INIT[185:185] | 1'h0  |
| FCCC_GPD3_SYNC_CR | SRESET_GENEN[3]    | INIT[186:186] | 1'h0  |
| FCCC_GPDS_SYNC_CR | SW_RESYNC_GPD      | INIT[187:187] | 1'h0  |
| FCCC_GPMUX0_CR    | INV_GPMUX0         | INIT[188:188] | 1'h0  |
| FCCC_GPMUX1_CR    | INV_GPMUX1         | INIT[189:189] | 1'h0  |
| FCCC_GPMUX2_CR    | INV_GPMUX2         | INIT[190:190] | 1'h0  |
| FCCC_GPMUX3_CR    | INV_GPMUX3         | INIT[191:191] | 1'h0  |
| RESERVED_0        | RESERVED[0]        | INIT[192:192] | 1'h0  |
| RESERVED_0        | RESERVED[1]        | INIT[193:193] | 1'h0  |
| FCCC_GPD0_SYNC_CR | GPD_MODE_N[0]      | INIT[194:194] | 1'h0  |
| FCCC_GPD1_SYNC_CR | GPD_MODE_N[1]      | INIT[195:195] | 1'h0  |
| FCCC_GPD2_SYNC_CR | GPD_MODE_N[2]      | INIT[196:196] | 1'h0  |
| FCCC_GPD3_SYNC_CR | GPD_MODE_N[3]      | INIT[197:197] | 1'h0  |
| FCCC_NGMUX0_CR1   | SELOUT_0           | INIT[198:198] | 1'h0  |
| FCCC_NGMUX1_CR1   | SELOUT_1           | INIT[199:199] | 1'h0  |
| FCCC_NGMUX2_CR1   | SELOUT_2           | INIT[200:200] | 1'h0  |
| FCCC_NGMUX3_CR1   | SELOUT_3           | INIT[201:201] | 1'h0  |
| RESERVED_1        | RESERVED[7:0]      | INIT[209:202] | 8'h0  |
+-------------------+--------------------+---------------+-------+

CCC-NW0 ( Unused )
+-------------------+--------------------+---------------+-------+
| Register          | Field              | INIT          | Value |
+-------------------+--------------------+---------------+-------+
| FCCC_RFDIV_CR     | RFDIV[7:0]         | INIT[7:0]     | 8'h0  |
| FCCC_FBDIV_CR0    | FBDIV[7:0]         | INIT[15:8]    | 8'h0  |
| FCCC_FBDIV_CR1    | FBDIV[13:8]        | INIT[21:16]   | 6'h0  |
| FCCC_GPD0_CR      | GPDIV[7:0]         | INIT[29:22]   | 8'h0  |
| FCCC_GPD1_CR      | GPDIV[7:0]         | INIT[37:30]   | 8'h0  |
| FCCC_GPD2_CR      | GPDIV[7:0]         | INIT[45:38]   | 8'h0  |
| FCCC_GPD3_CR      | GPDIV[7:0]         | INIT[53:46]   | 8'h0  |
| FCCC_RFMUX_CR     | SELRF[3:0]         | INIT[57:54]   | 4'h0  |
| FCCC_FBMUX_CR     | SELFB[3:0]         | INIT[61:58]   | 4'h0  |
| FCCC_GPMUX0_CR    | SEL_GPMUX0[4:0]    | INIT[66:62]   | 5'h0  |
| FCCC_GPMUX1_CR    | SEL_GPMUX1[4:0]    | INIT[71:67]   | 5'h0  |
| FCCC_GPMUX2_CR    | SEL_GPMUX2[4:0]    | INIT[76:72]   | 5'h0  |
| FCCC_GPMUX3_CR    | SEL_GPMUX3[4:0]    | INIT[81:77]   | 5'h0  |
| FCCC_NGMUX0_CR0   | SELGL[4:0]         | INIT[86:82]   | 5'h0  |
| FCCC_NGMUX0_CR1   | SELGL[9:5]         | INIT[91:87]   | 5'h0  |
| FCCC_NGMUX1_CR0   | SELGL[14:10]       | INIT[96:92]   | 5'h0  |
| FCCC_NGMUX1_CR1   | SELGL[19:15]       | INIT[101:97]  | 5'h0  |
| FCCC_NGMUX2_CR0   | SELGL[24:20]       | INIT[106:102] | 5'h0  |
| FCCC_NGMUX2_CR1   | SELGL[29:25]       | INIT[111:107] | 5'h0  |
| FCCC_NGMUX3_CR0   | SELGL[34:30]       | INIT[116:112] | 5'h0  |
| FCCC_NGMUX3_CR1   | SELGL[39:35]       | INIT[121:117] | 5'h0  |
| FCCC_GPD0_SYNC_CR | RESET_GENEN[0]     | INIT[122:122] | 1'h0  |
| FCCC_GPD1_SYNC_CR | RESET_GENEN[1]     | INIT[123:123] | 1'h0  |
| FCCC_GPD2_SYNC_CR | RESET_GENEN[2]     | INIT[124:124] | 1'h0  |
| FCCC_GPD3_SYNC_CR | RESET_GENEN[3]     | INIT[125:125] | 1'h0  |
| FCCC_RFMUX_CR     | INVRF[3:0]         | INIT[131:126] | 6'h0  |
| FCCC_PDLY_CR      | SEL_PLL_DLINE[5:0] | INIT[137:132] | 6'h0  |
| FCCC_PDLY_CR      | RF_DLINE           | INIT[138:138] | 1'h0  |
| FCCC_PLL_CR0      | LOCKWIN[2:0]       | INIT[141:139] | 3'h0  |
| FCCC_PLL_CR1      | LOCKCNT[3:0]       | INIT[145:142] | 4'h0  |
| FCCC_PLL_CR7      | DIVQ[2:0]          | INIT[148:146] | 3'h0  |
| FCCC_PLL_CR5      | MODE32K            | INIT[149:149] | 1'h0  |
| FCCC_PLL_CR5      | MODE_1V2           | INIT[150:150] | 1'h0  |
| FCCC_PLL_CR5      | MODE_3V3           | INIT[151:151] | 1'h0  |
| FCCC_PLL_CR6      | FSE                | INIT[152:152] | 1'h0  |
| FCCC_PLL_CR4      | SSE                | INIT[153:153] | 1'h0  |
| FCCC_PLL_CR3      | SSMD[1:0]          | INIT[155:154] | 2'h0  |
| FCCC_PLL_CR2      | SSMF[4:0]          | INIT[160:156] | 5'h0  |
| FCCC_PLL_CR8      | DIVR[5:0]          | INIT[166:161] | 6'h0  |
| FCCC_PLL_CR9      | DIVF[5:0]          | INIT[174:167] | 8'h0  |
| FCCC_PLL_CR10     | RANGE              | INIT[178:175] | 4'h0  |
| FCCC_GPMUX0_CR    | NOPIPE_SYNCRST0    | INIT[179:179] | 1'h0  |
| FCCC_GPMUX1_CR    | NOPIPE_SYNCRST1    | INIT[180:180] | 1'h0  |
| FCCC_GPMUX2_CR    | NOPIPE_SYNCRST2    | INIT[181:181] | 1'h0  |
| FCCC_GPMUX3_CR    | NOPIPE_SYNCRST3    | INIT[182:182] | 1'h0  |
| FCCC_GPD0_SYNC_CR | SRESET_GENEN[0]    | INIT[183:183] | 1'h0  |
| FCCC_GPD1_SYNC_CR | SRESET_GENEN[1]    | INIT[184:184] | 1'h0  |
| FCCC_GPD2_SYNC_CR | SRESET_GENEN[2]    | INIT[185:185] | 1'h0  |
| FCCC_GPD3_SYNC_CR | SRESET_GENEN[3]    | INIT[186:186] | 1'h0  |
| FCCC_GPDS_SYNC_CR | SW_RESYNC_GPD      | INIT[187:187] | 1'h0  |
| FCCC_GPMUX0_CR    | INV_GPMUX0         | INIT[188:188] | 1'h0  |
| FCCC_GPMUX1_CR    | INV_GPMUX1         | INIT[189:189] | 1'h0  |
| FCCC_GPMUX2_CR    | INV_GPMUX2         | INIT[190:190] | 1'h0  |
| FCCC_GPMUX3_CR    | INV_GPMUX3         | INIT[191:191] | 1'h0  |
| RESERVED_0        | RESERVED[0]        | INIT[192:192] | 1'h0  |
| RESERVED_0        | RESERVED[1]        | INIT[193:193] | 1'h0  |
| FCCC_GPD0_SYNC_CR | GPD_MODE_N[0]      | INIT[194:194] | 1'h0  |
| FCCC_GPD1_SYNC_CR | GPD_MODE_N[1]      | INIT[195:195] | 1'h0  |
| FCCC_GPD2_SYNC_CR | GPD_MODE_N[2]      | INIT[196:196] | 1'h0  |
| FCCC_GPD3_SYNC_CR | GPD_MODE_N[3]      | INIT[197:197] | 1'h0  |
| FCCC_NGMUX0_CR1   | SELOUT_0           | INIT[198:198] | 1'h0  |
| FCCC_NGMUX1_CR1   | SELOUT_1           | INIT[199:199] | 1'h0  |
| FCCC_NGMUX2_CR1   | SELOUT_2           | INIT[200:200] | 1'h0  |
| FCCC_NGMUX3_CR1   | SELOUT_3           | INIT[201:201] | 1'h0  |
| RESERVED_1        | RESERVED[7:0]      | INIT[209:202] | 8'h0  |
+-------------------+--------------------+---------------+-------+

CCC-SW0 ( Unused )
+-------------------+--------------------+---------------+-------+
| Register          | Field              | INIT          | Value |
+-------------------+--------------------+---------------+-------+
| FCCC_RFDIV_CR     | RFDIV[7:0]         | INIT[7:0]     | 8'h0  |
| FCCC_FBDIV_CR0    | FBDIV[7:0]         | INIT[15:8]    | 8'h0  |
| FCCC_FBDIV_CR1    | FBDIV[13:8]        | INIT[21:16]   | 6'h0  |
| FCCC_GPD0_CR      | GPDIV[7:0]         | INIT[29:22]   | 8'h0  |
| FCCC_GPD1_CR      | GPDIV[7:0]         | INIT[37:30]   | 8'h0  |
| FCCC_GPD2_CR      | GPDIV[7:0]         | INIT[45:38]   | 8'h0  |
| FCCC_GPD3_CR      | GPDIV[7:0]         | INIT[53:46]   | 8'h0  |
| FCCC_RFMUX_CR     | SELRF[3:0]         | INIT[57:54]   | 4'h0  |
| FCCC_FBMUX_CR     | SELFB[3:0]         | INIT[61:58]   | 4'h0  |
| FCCC_GPMUX0_CR    | SEL_GPMUX0[4:0]    | INIT[66:62]   | 5'h0  |
| FCCC_GPMUX1_CR    | SEL_GPMUX1[4:0]    | INIT[71:67]   | 5'h0  |
| FCCC_GPMUX2_CR    | SEL_GPMUX2[4:0]    | INIT[76:72]   | 5'h0  |
| FCCC_GPMUX3_CR    | SEL_GPMUX3[4:0]    | INIT[81:77]   | 5'h0  |
| FCCC_NGMUX0_CR0   | SELGL[4:0]         | INIT[86:82]   | 5'h0  |
| FCCC_NGMUX0_CR1   | SELGL[9:5]         | INIT[91:87]   | 5'h0  |
| FCCC_NGMUX1_CR0   | SELGL[14:10]       | INIT[96:92]   | 5'h0  |
| FCCC_NGMUX1_CR1   | SELGL[19:15]       | INIT[101:97]  | 5'h0  |
| FCCC_NGMUX2_CR0   | SELGL[24:20]       | INIT[106:102] | 5'h0  |
| FCCC_NGMUX2_CR1   | SELGL[29:25]       | INIT[111:107] | 5'h0  |
| FCCC_NGMUX3_CR0   | SELGL[34:30]       | INIT[116:112] | 5'h0  |
| FCCC_NGMUX3_CR1   | SELGL[39:35]       | INIT[121:117] | 5'h0  |
| FCCC_GPD0_SYNC_CR | RESET_GENEN[0]     | INIT[122:122] | 1'h0  |
| FCCC_GPD1_SYNC_CR | RESET_GENEN[1]     | INIT[123:123] | 1'h0  |
| FCCC_GPD2_SYNC_CR | RESET_GENEN[2]     | INIT[124:124] | 1'h0  |
| FCCC_GPD3_SYNC_CR | RESET_GENEN[3]     | INIT[125:125] | 1'h0  |
| FCCC_RFMUX_CR     | INVRF[3:0]         | INIT[131:126] | 6'h0  |
| FCCC_PDLY_CR      | SEL_PLL_DLINE[5:0] | INIT[137:132] | 6'h0  |
| FCCC_PDLY_CR      | RF_DLINE           | INIT[138:138] | 1'h0  |
| FCCC_PLL_CR0      | LOCKWIN[2:0]       | INIT[141:139] | 3'h0  |
| FCCC_PLL_CR1      | LOCKCNT[3:0]       | INIT[145:142] | 4'h0  |
| FCCC_PLL_CR7      | DIVQ[2:0]          | INIT[148:146] | 3'h0  |
| FCCC_PLL_CR5      | MODE32K            | INIT[149:149] | 1'h0  |
| FCCC_PLL_CR5      | MODE_1V2           | INIT[150:150] | 1'h0  |
| FCCC_PLL_CR5      | MODE_3V3           | INIT[151:151] | 1'h0  |
| FCCC_PLL_CR6      | FSE                | INIT[152:152] | 1'h0  |
| FCCC_PLL_CR4      | SSE                | INIT[153:153] | 1'h0  |
| FCCC_PLL_CR3      | SSMD[1:0]          | INIT[155:154] | 2'h0  |
| FCCC_PLL_CR2      | SSMF[4:0]          | INIT[160:156] | 5'h0  |
| FCCC_PLL_CR8      | DIVR[5:0]          | INIT[166:161] | 6'h0  |
| FCCC_PLL_CR9      | DIVF[5:0]          | INIT[174:167] | 8'h0  |
| FCCC_PLL_CR10     | RANGE              | INIT[178:175] | 4'h0  |
| FCCC_GPMUX0_CR    | NOPIPE_SYNCRST0    | INIT[179:179] | 1'h0  |
| FCCC_GPMUX1_CR    | NOPIPE_SYNCRST1    | INIT[180:180] | 1'h0  |
| FCCC_GPMUX2_CR    | NOPIPE_SYNCRST2    | INIT[181:181] | 1'h0  |
| FCCC_GPMUX3_CR    | NOPIPE_SYNCRST3    | INIT[182:182] | 1'h0  |
| FCCC_GPD0_SYNC_CR | SRESET_GENEN[0]    | INIT[183:183] | 1'h0  |
| FCCC_GPD1_SYNC_CR | SRESET_GENEN[1]    | INIT[184:184] | 1'h0  |
| FCCC_GPD2_SYNC_CR | SRESET_GENEN[2]    | INIT[185:185] | 1'h0  |
| FCCC_GPD3_SYNC_CR | SRESET_GENEN[3]    | INIT[186:186] | 1'h0  |
| FCCC_GPDS_SYNC_CR | SW_RESYNC_GPD      | INIT[187:187] | 1'h0  |
| FCCC_GPMUX0_CR    | INV_GPMUX0         | INIT[188:188] | 1'h0  |
| FCCC_GPMUX1_CR    | INV_GPMUX1         | INIT[189:189] | 1'h0  |
| FCCC_GPMUX2_CR    | INV_GPMUX2         | INIT[190:190] | 1'h0  |
| FCCC_GPMUX3_CR    | INV_GPMUX3         | INIT[191:191] | 1'h0  |
| RESERVED_0        | RESERVED[0]        | INIT[192:192] | 1'h0  |
| RESERVED_0        | RESERVED[1]        | INIT[193:193] | 1'h0  |
| FCCC_GPD0_SYNC_CR | GPD_MODE_N[0]      | INIT[194:194] | 1'h0  |
| FCCC_GPD1_SYNC_CR | GPD_MODE_N[1]      | INIT[195:195] | 1'h0  |
| FCCC_GPD2_SYNC_CR | GPD_MODE_N[2]      | INIT[196:196] | 1'h0  |
| FCCC_GPD3_SYNC_CR | GPD_MODE_N[3]      | INIT[197:197] | 1'h0  |
| FCCC_NGMUX0_CR1   | SELOUT_0           | INIT[198:198] | 1'h0  |
| FCCC_NGMUX1_CR1   | SELOUT_1           | INIT[199:199] | 1'h0  |
| FCCC_NGMUX2_CR1   | SELOUT_2           | INIT[200:200] | 1'h0  |
| FCCC_NGMUX3_CR1   | SELOUT_3           | INIT[201:201] | 1'h0  |
| RESERVED_1        | RESERVED[7:0]      | INIT[209:202] | 8'h0  |
+-------------------+--------------------+---------------+-------+

CCC-SW1 ( Unused )
+-------------------+--------------------+---------------+-------+
| Register          | Field              | INIT          | Value |
+-------------------+--------------------+---------------+-------+
| FCCC_RFDIV_CR     | RFDIV[7:0]         | INIT[7:0]     | 8'h0  |
| FCCC_FBDIV_CR0    | FBDIV[7:0]         | INIT[15:8]    | 8'h0  |
| FCCC_FBDIV_CR1    | FBDIV[13:8]        | INIT[21:16]   | 6'h0  |
| FCCC_GPD0_CR      | GPDIV[7:0]         | INIT[29:22]   | 8'h0  |
| FCCC_GPD1_CR      | GPDIV[7:0]         | INIT[37:30]   | 8'h0  |
| FCCC_GPD2_CR      | GPDIV[7:0]         | INIT[45:38]   | 8'h0  |
| FCCC_GPD3_CR      | GPDIV[7:0]         | INIT[53:46]   | 8'h0  |
| FCCC_RFMUX_CR     | SELRF[3:0]         | INIT[57:54]   | 4'h0  |
| FCCC_FBMUX_CR     | SELFB[3:0]         | INIT[61:58]   | 4'h0  |
| FCCC_GPMUX0_CR    | SEL_GPMUX0[4:0]    | INIT[66:62]   | 5'h0  |
| FCCC_GPMUX1_CR    | SEL_GPMUX1[4:0]    | INIT[71:67]   | 5'h0  |
| FCCC_GPMUX2_CR    | SEL_GPMUX2[4:0]    | INIT[76:72]   | 5'h0  |
| FCCC_GPMUX3_CR    | SEL_GPMUX3[4:0]    | INIT[81:77]   | 5'h0  |
| FCCC_NGMUX0_CR0   | SELGL[4:0]         | INIT[86:82]   | 5'h0  |
| FCCC_NGMUX0_CR1   | SELGL[9:5]         | INIT[91:87]   | 5'h0  |
| FCCC_NGMUX1_CR0   | SELGL[14:10]       | INIT[96:92]   | 5'h0  |
| FCCC_NGMUX1_CR1   | SELGL[19:15]       | INIT[101:97]  | 5'h0  |
| FCCC_NGMUX2_CR0   | SELGL[24:20]       | INIT[106:102] | 5'h0  |
| FCCC_NGMUX2_CR1   | SELGL[29:25]       | INIT[111:107] | 5'h0  |
| FCCC_NGMUX3_CR0   | SELGL[34:30]       | INIT[116:112] | 5'h0  |
| FCCC_NGMUX3_CR1   | SELGL[39:35]       | INIT[121:117] | 5'h0  |
| FCCC_GPD0_SYNC_CR | RESET_GENEN[0]     | INIT[122:122] | 1'h0  |
| FCCC_GPD1_SYNC_CR | RESET_GENEN[1]     | INIT[123:123] | 1'h0  |
| FCCC_GPD2_SYNC_CR | RESET_GENEN[2]     | INIT[124:124] | 1'h0  |
| FCCC_GPD3_SYNC_CR | RESET_GENEN[3]     | INIT[125:125] | 1'h0  |
| FCCC_RFMUX_CR     | INVRF[3:0]         | INIT[131:126] | 6'h0  |
| FCCC_PDLY_CR      | SEL_PLL_DLINE[5:0] | INIT[137:132] | 6'h0  |
| FCCC_PDLY_CR      | RF_DLINE           | INIT[138:138] | 1'h0  |
| FCCC_PLL_CR0      | LOCKWIN[2:0]       | INIT[141:139] | 3'h0  |
| FCCC_PLL_CR1      | LOCKCNT[3:0]       | INIT[145:142] | 4'h0  |
| FCCC_PLL_CR7      | DIVQ[2:0]          | INIT[148:146] | 3'h0  |
| FCCC_PLL_CR5      | MODE32K            | INIT[149:149] | 1'h0  |
| FCCC_PLL_CR5      | MODE_1V2           | INIT[150:150] | 1'h0  |
| FCCC_PLL_CR5      | MODE_3V3           | INIT[151:151] | 1'h0  |
| FCCC_PLL_CR6      | FSE                | INIT[152:152] | 1'h0  |
| FCCC_PLL_CR4      | SSE                | INIT[153:153] | 1'h0  |
| FCCC_PLL_CR3      | SSMD[1:0]          | INIT[155:154] | 2'h0  |
| FCCC_PLL_CR2      | SSMF[4:0]          | INIT[160:156] | 5'h0  |
| FCCC_PLL_CR8      | DIVR[5:0]          | INIT[166:161] | 6'h0  |
| FCCC_PLL_CR9      | DIVF[5:0]          | INIT[174:167] | 8'h0  |
| FCCC_PLL_CR10     | RANGE              | INIT[178:175] | 4'h0  |
| FCCC_GPMUX0_CR    | NOPIPE_SYNCRST0    | INIT[179:179] | 1'h0  |
| FCCC_GPMUX1_CR    | NOPIPE_SYNCRST1    | INIT[180:180] | 1'h0  |
| FCCC_GPMUX2_CR    | NOPIPE_SYNCRST2    | INIT[181:181] | 1'h0  |
| FCCC_GPMUX3_CR    | NOPIPE_SYNCRST3    | INIT[182:182] | 1'h0  |
| FCCC_GPD0_SYNC_CR | SRESET_GENEN[0]    | INIT[183:183] | 1'h0  |
| FCCC_GPD1_SYNC_CR | SRESET_GENEN[1]    | INIT[184:184] | 1'h0  |
| FCCC_GPD2_SYNC_CR | SRESET_GENEN[2]    | INIT[185:185] | 1'h0  |
| FCCC_GPD3_SYNC_CR | SRESET_GENEN[3]    | INIT[186:186] | 1'h0  |
| FCCC_GPDS_SYNC_CR | SW_RESYNC_GPD      | INIT[187:187] | 1'h0  |
| FCCC_GPMUX0_CR    | INV_GPMUX0         | INIT[188:188] | 1'h0  |
| FCCC_GPMUX1_CR    | INV_GPMUX1         | INIT[189:189] | 1'h0  |
| FCCC_GPMUX2_CR    | INV_GPMUX2         | INIT[190:190] | 1'h0  |
| FCCC_GPMUX3_CR    | INV_GPMUX3         | INIT[191:191] | 1'h0  |
| RESERVED_0        | RESERVED[0]        | INIT[192:192] | 1'h0  |
| RESERVED_0        | RESERVED[1]        | INIT[193:193] | 1'h0  |
| FCCC_GPD0_SYNC_CR | GPD_MODE_N[0]      | INIT[194:194] | 1'h0  |
| FCCC_GPD1_SYNC_CR | GPD_MODE_N[1]      | INIT[195:195] | 1'h0  |
| FCCC_GPD2_SYNC_CR | GPD_MODE_N[2]      | INIT[196:196] | 1'h0  |
| FCCC_GPD3_SYNC_CR | GPD_MODE_N[3]      | INIT[197:197] | 1'h0  |
| FCCC_NGMUX0_CR1   | SELOUT_0           | INIT[198:198] | 1'h0  |
| FCCC_NGMUX1_CR1   | SELOUT_1           | INIT[199:199] | 1'h0  |
| FCCC_NGMUX2_CR1   | SELOUT_2           | INIT[200:200] | 1'h0  |
| FCCC_NGMUX3_CR1   | SELOUT_3           | INIT[201:201] | 1'h0  |
| RESERVED_1        | RESERVED[7:0]      | INIT[209:202] | 8'h0  |
+-------------------+--------------------+---------------+-------+

NAND_FLASH_sb_0/NAND_FLASH_sb_MSS_0/MSS_ADLIB_INST/INST_MSS_050_IP
+-------------------------+-----------------------------+-----------------+--------------+-----------+---------------+
| Register                | Field                       | INIT            | Value        | Lock INIT | Lock Value(*) |
+-------------------------+-----------------------------+-----------------+--------------+-----------+---------------+
| ESRAM_CONFIG            | SW_CC_ESRAMFWREMAP          | INIT[127:127]   | 1'h0         | INIT[0]   | 1             |
| ESRAM_CONFIG            | SW_CC_ESRAM1FWREMAP         | INIT[128:128]   | 1'h0         | INIT[0]   | 1             |
| ESRAM_MAX_LAT           | SW_MAX_LAT_ESRAM0           | INIT[131:129]   | 3'b000       | INIT[1]   | 1             |
| ESRAM_MAX_LAT           | SW_MAX_LAT_ESRAM1           | INIT[134:132]   | 3'b000       | INIT[1]   | 1             |
| DDR_CONFIG              | SW_CC_DDRFWREMAP            | INIT[135:135]   | 1'h0         | INIT[2]   | 1             |
| ENVM_CONFIG             | SW_ENVMREMAPSIZE            | INIT[140:136]   | 5'b10001     | INIT[3]   | 1             |
| ENVM_CONFIG             | NV_FREQRNG                  | INIT[148:141]   | 8'h04        | INIT[3]   | 1             |
| ENVM_CONFIG             | NV_DPD0                     | INIT[149:149]   | 1'h0         | INIT[3]   | 1             |
| ENVM_CONFIG             | NV_DPD1                     | INIT[150:150]   | 1'h0         | INIT[3]   | 1             |
| ENVM_CONFIG             | ENVM_PERSIST                | INIT[151:151]   | 1'h0         | INIT[3]   | 1             |
| ENVM_CONFIG             | ENVM_SENSE_ON               | INIT[152:152]   | 1'h0         | INIT[3]   | 1             |
| ENVM_REMAP_BASE         | SW_ENVMREMAPBASE            | INIT[171:153]   | 19'h00001    | INIT[4]   | 1             |
| ENVM_FAB_REMAP          | SW_ENVMFABREMAPBASE         | INIT[190:172]   | 19'h00000    | INIT[5]   | 1             |
| CC_CONFIG               | CC_CACHE_ENB                | INIT[191:191]   | 1'h0         | INIT[6]   | 1             |
| CC_CONFIG               | CC_SBUS_WR_MODE             | INIT[192:192]   | 1'h0         | INIT[6]   | 1             |
| CC_CONFIG               | CC_CACHE_LOCK               | INIT[193:193]   | 1'h0         | INIT[6]   | 1             |
| CC_CACHEREGION          | CC_CACHE_REGION             | INIT[197:194]   | 4'h1         | INIT[7]   | 1             |
| CC_LOCKBASEADDR         | CC_LOCK_BASEADD             | INIT[216:198]   | 19'h00000    | INIT[8]   | 1             |
| CC_FLUSHINDX            | CC_FLUSH_INDEX              | INIT[222:217]   | 6'h00        | INIT[9]   | 1             |
| DDRB_BUF_TIMER          | DDRB_TIMER                  | INIT[232:223]   | 10'h3FF      | INIT[10]  | 1             |
| DDRB_NB_ADR             | DDRB_NB_ADDR                | INIT[248:233]   | 16'hA000     | INIT[11]  | 1             |
| DDRB_NB_SIZE            | DDRB_NB_SZ                  | INIT[252:249]   | 4'h1         | INIT[12]  | 1             |
| DDRB_CONFIG             | DDRB_DS_WEN                 | INIT[253:253]   | 1'h1         | INIT[13]  | 1             |
| DDRB_CONFIG             | DDRB_DS_REN                 | INIT[254:254]   | 1'h1         | INIT[13]  | 1             |
| DDRB_CONFIG             | DDRB_HPD_WEN                | INIT[255:255]   | 1'h1         | INIT[13]  | 1             |
| DDRB_CONFIG             | DDRB_HPD_REN                | INIT[256:256]   | 1'h1         | INIT[13]  | 1             |
| DDRB_CONFIG             | DDRB_SW_WEN                 | INIT[257:257]   | 1'h1         | INIT[13]  | 1             |
| DDRB_CONFIG             | DDRB_SW_REN                 | INIT[258:258]   | 1'h1         | INIT[13]  | 1             |
| DDRB_CONFIG             | DDRB_IDC_EN                 | INIT[259:259]   | 1'h1         | INIT[13]  | 1             |
| DDRB_CONFIG             | DDRB_BUF_SZ                 | INIT[260:260]   | 1'h1         | INIT[13]  | 1             |
| DDRB_CONFIG             | DDR_DS_MAP                  | INIT[264:261]   | 4'h0         | INIT[13]  | 1             |
| DDRB_CONFIG             | DDR_HPD_MAP                 | INIT[268:265]   | 4'h0         | INIT[13]  | 1             |
| DDRB_CONFIG             | DDR_SW_MAP                  | INIT[272:269]   | 4'h0         | INIT[13]  | 1             |
| DDRB_CONFIG             | DDR_IDC_MAP                 | INIT[276:273]   | 4'h0         | INIT[13]  | 1             |
| EDAC_ENABLE             | ESRAM0_EDAC_EN              | INIT[277:277]   | 1'h0         | INIT[14]  | 1             |
| EDAC_ENABLE             | ESRAM1_EDAC_EN              | INIT[278:278]   | 1'h0         | INIT[14]  | 1             |
| EDAC_ENABLE             | CC_EDAC_EN                  | INIT[279:279]   | 1'h0         | INIT[14]  | 1             |
| EDAC_ENABLE             | MAC_EDAC_TX_EN              | INIT[280:280]   | 1'h0         | INIT[14]  | 1             |
| EDAC_ENABLE             | MAC_EDAC_RX_EN              | INIT[281:281]   | 1'h0         | INIT[14]  | 1             |
| EDAC_ENABLE             | USB_EDAC_EN                 | INIT[282:282]   | 1'h0         | INIT[14]  | 1             |
| EDAC_ENABLE             | CAN_EDAC_EN                 | INIT[283:283]   | 1'h0         | INIT[14]  | 1             |
| MASTER_WEIGHT_CONFIG0   | SW_WEIGHT_IC                | INIT[288:284]   | 5'h01        | INIT[15]  | 1             |
| MASTER_WEIGHT_CONFIG0   | SW_WEIGHT_S                 | INIT[293:289]   | 5'h01        | INIT[15]  | 1             |
| MASTER_WEIGHT_CONFIG0   | SW_WEIGHT_GIGE              | INIT[298:294]   | 5'h01        | INIT[15]  | 1             |
| MASTER_WEIGHT_CONFIG0   | SW_WEIGHT_FAB_0             | INIT[303:299]   | 5'h01        | INIT[15]  | 1             |
| MASTER_WEIGHT_CONFIG0   | SW_WEIGHT_FAB_1             | INIT[308:304]   | 5'h01        | INIT[15]  | 1             |
| MASTER_WEIGHT_CONFIG0   | SW_WEIGHT_PDMA              | INIT[313:309]   | 5'h01        | INIT[15]  | 1             |
| MASTER_WEIGHT_CONFIG1   | SW_WEIGHT_HPDMA             | INIT[318:314]   | 5'h01        | INIT[16]  | 1             |
| MASTER_WEIGHT_CONFIG1   | SW_WEIGHT_USB               | INIT[323:319]   | 5'h01        | INIT[16]  | 1             |
| MASTER_WEIGHT_CONFIG1   | SW_WEIGHT_G                 | INIT[328:324]   | 5'h01        | INIT[16]  | 1             |
| SOFT_INTERRUPT          | SOFTINTERRUPT               | INIT[329:329]   | 1'h0         | INIT[17]  | 1             |
| SOFTRESET               | ENVM0_SOFTRESET             | INIT[330:330]   | 1'h0         | INIT[18]  | 1             |
| SOFTRESET               | ENVM1_SOFTRESET             | INIT[331:331]   | 1'h0         | INIT[19]  | 1             |
| SOFTRESET               | ESRAM0_SOFTRESET            | INIT[332:332]   | 1'h0         | INIT[20]  | 1             |
| SOFTRESET               | ESRAM1_SOFTRESET            | INIT[333:333]   | 1'h0         | INIT[21]  | 1             |
| SOFTRESET               | MAC_SOFTRESET               | INIT[334:334]   | 1'h1         | INIT[22]  | 1             |
| SOFTRESET               | PDMA_SOFTRESET              | INIT[335:335]   | 1'h0         | INIT[23]  | 1             |
| SOFTRESET               | TIMER_SOFTRESET             | INIT[336:336]   | 1'h0         | INIT[24]  | 1             |
| SOFTRESET               | MMUART0_SOFTRESET           | INIT[337:337]   | 1'h0         | INIT[25]  | 1             |
| SOFTRESET               | MMUART1_SOFTRESET           | INIT[338:338]   | 1'h1         | INIT[26]  | 1             |
| SOFTRESET               | G4SPI0_SOFTRESET            | INIT[339:339]   | 1'h1         | INIT[27]  | 1             |
| SOFTRESET               | G4SPI1_SOFTRESET            | INIT[340:340]   | 1'h1         | INIT[28]  | 1             |
| SOFTRESET               | I2C0_SOFTRESET              | INIT[341:341]   | 1'h1         | INIT[29]  | 1             |
| SOFTRESET               | I2C1_SOFTRESET              | INIT[342:342]   | 1'h1         | INIT[30]  | 1             |
| SOFTRESET               | CAN_SOFTRESET               | INIT[343:343]   | 1'h1         | INIT[31]  | 1             |
| SOFTRESET               | USB_SOFTRESET               | INIT[344:344]   | 1'h1         | INIT[32]  | 1             |
| SOFTRESET               | COMBLK_SOFTRESET            | INIT[345:345]   | 1'h0         | INIT[33]  | 1             |
| SOFTRESET               | FPGA_SOFTRESET              | INIT[346:346]   | 1'h1         | INIT[34]  | 1             |
| SOFTRESET               | HPDMA_SOFTRESET             | INIT[347:347]   | 1'h0         | INIT[35]  | 1             |
| SOFTRESET               | FIC32_0_SOFTRESET           | INIT[348:348]   | 1'h0         | INIT[36]  | 1             |
| SOFTRESET               | FIC32_1_SOFTRESET           | INIT[349:349]   | 1'h0         | INIT[37]  | 1             |
| SOFTRESET               | MSS_GPIO_SOFTRESET          | INIT[350:350]   | 1'h1         | INIT[38]  | 1             |
| SOFTRESET               | MSS_GPOUT_7_0_SOFT_RESET    | INIT[351:351]   | 1'h1         | INIT[39]  | 1             |
| SOFTRESET               | MSS_GPOUT_15_8_SOFT_RESET   | INIT[352:352]   | 1'h1         | INIT[40]  | 1             |
| SOFTRESET               | MSS_GPOUT_23_16_SOFT_RESET  | INIT[353:353]   | 1'h1         | INIT[41]  | 1             |
| SOFTRESET               | MSS_GPOUT_31_24_SOFT_RESET  | INIT[354:354]   | 1'h1         | INIT[42]  | 1             |
| SOFTRESET               | MDDR_CTLR_SOFTRESET         | INIT[355:355]   | 1'h1         | INIT[43]  | 1             |
| SOFTRESET               | MDDR_FIC64_SOFTRESET        | INIT[356:356]   | 1'h1         | INIT[44]  | 1             |
| M3_CONFIG               | STCALIB250                  | INIT[382:357]   | 26'h2000000  | INIT[45]  | 1             |
| M3_CONFIG               | STCLK_DIVISOR               | INIT[384:383]   | 2'b11        | INIT[45]  | 1             |
| M3_CONFIG               | M3_MPU_DISABLE              | INIT[385:385]   | 1'h0         | INIT[45]  | 1             |
| FAB_IF                  | FAB0_AHB_BYPASS             | INIT[386:386]   | 1'h0         | INIT[46]  | 1             |
| FAB_IF                  | FAB1_AHB_BYPASS             | INIT[387:387]   | 1'h0         | INIT[46]  | 1             |
| FAB_IF                  | FAB0_AHB_MODE               | INIT[388:388]   | 1'h0         | INIT[46]  | 1             |
| FAB_IF                  | FAB1_AHB_MODE               | INIT[389:389]   | 1'h0         | INIT[46]  | 1             |
| FAB_IF                  | SW_FIC_REG_SEL              | INIT[395:390]   | 6'h3C        | INIT[46]  | 1             |
| LOOPBACK_CTRL           | MSS_MMUARTLOOPBACK          | INIT[396:396]   | 1'h0         | INIT[47]  | 1             |
| LOOPBACK_CTRL           | MSS_SPILOOPBACK             | INIT[397:397]   | 1'h0         | INIT[47]  | 1             |
| LOOPBACK_CTRL           | MSS_I2CLOOPBACK             | INIT[398:398]   | 1'h0         | INIT[47]  | 1             |
| LOOPBACK_CTRL           | MSS_GPIOLOOPBACK            | INIT[399:399]   | 1'h0         | INIT[47]  | 1             |
| GPIO_SYSRESET_SEL       | MSS_GPIO_7_0_SYSRESET_SEL   | INIT[400:400]   | 1'h0         | INIT[48]  | 1             |
| GPIO_SYSRESET_SEL       | MSS_GPIO_15_8_SYSRESET_SEL  | INIT[401:401]   | 1'h0         | INIT[48]  | 1             |
| GPIO_SYSRESET_SEL       | MSS_GPIO_23_16_SYSRESET_SEL | INIT[402:402]   | 1'h0         | INIT[48]  | 1             |
| GPIO_SYSRESET_SEL       | MSS_GPIO_31_24_SYSRESET_SEL | INIT[403:403]   | 1'h0         | INIT[48]  | 1             |
| GPIN_SRC_SEL            | MSS_GPINSOURCE              | INIT[435:404]   | 32'h00000000 | INIT[49]  | 1             |
| MDDR_CONFIG             | MDDR_CONFIG_LOCAL           | INIT[436:436]   | 1'h1         | INIT[50]  | 1             |
| MDDR_CONFIG             | SDR_MODE                    | INIT[437:437]   | 1'h0         | INIT[50]  | 1             |
| MDDR_CONFIG             | F_AXI_AHB_MODE              | INIT[438:438]   | 1'h0         | INIT[50]  | 1             |
| MDDR_CONFIG             | PHY_SELF_REF_EN             | INIT[439:439]   | 1'h0         | INIT[50]  | 1             |
| USB_IO_INPUT_SEL        | USB_IO_INPUT_SEL            | INIT[441:440]   | 2'h0         | INIT[51]  | 1             |
| PERIPH_CLOCK_MUX_SEL    | SPI0_SCK_FAB_SEL            | INIT[442:442]   | 1'h0         | INIT[52]  | 1             |
| PERIPH_CLOCK_MUX_SEL    | SPI1_SCK_FAB_SEL            | INIT[443:443]   | 1'h0         | INIT[52]  | 1             |
| PERIPH_CLOCK_MUX_SEL    | TRACECLK_DIV2_SEL           | INIT[444:444]   | 1'h0         | INIT[52]  | 1             |
| WDOGCONFIG              | G4_TESTWDOGENABLE           | INIT[445:445]   | 1'h0         | INIT[53]  | 1             |
| WDOGCONFIG              | G4_TESTWDOGMODE             | INIT[446:446]   | 1'h0         | INIT[53]  | 1             |
| MDDR_IO_CALIB           | PCODE                       | INIT[452:447]   | 6'h00        | INIT[54]  | 1             |
| MDDR_IO_CALIB           | NCODE                       | INIT[458:453]   | 6'h00        | INIT[54]  | 1             |
| MDDR_IO_CALIB           | CALIB_TRIM                  | INIT[459:459]   | 1'h0         | INIT[54]  | 1             |
| SPARE_OUT               | MSS_SPARE_OUT               | INIT[475:460]   | 16'h0000     | INIT[55]  | 1             |
| EDAC_INT_ENABLE         | ESRAM0_EDAC_1E_EN           | INIT[476:476]   | 1'h0         | INIT[56]  | 1             |
| EDAC_INT_ENABLE         | ESRAM0_EDAC_2E_EN           | INIT[477:477]   | 1'h0         | INIT[56]  | 1             |
| EDAC_INT_ENABLE         | ESRAM1_EDAC_1E_EN           | INIT[478:478]   | 1'h0         | INIT[56]  | 1             |
| EDAC_INT_ENABLE         | ESRAM1_EDAC_2E_EN           | INIT[479:479]   | 1'h0         | INIT[56]  | 1             |
| EDAC_INT_ENABLE         | CC_EDAC_1E_EN               | INIT[480:480]   | 1'h0         | INIT[56]  | 1             |
| EDAC_INT_ENABLE         | CC_EDAC_2E_EN               | INIT[481:481]   | 1'h0         | INIT[56]  | 1             |
| EDAC_INT_ENABLE         | MAC_EDAC_TX_1E_EN           | INIT[482:482]   | 1'h0         | INIT[56]  | 1             |
| EDAC_INT_ENABLE         | MAC_EDAC_TX_2E_EN           | INIT[483:483]   | 1'h0         | INIT[56]  | 1             |
| EDAC_INT_ENABLE         | MAC_EDAC_RX_1E_EN           | INIT[484:484]   | 1'h0         | INIT[56]  | 1             |
| EDAC_INT_ENABLE         | MAC_EDAC_RX_2E_EN           | INIT[485:485]   | 1'h0         | INIT[56]  | 1             |
| EDAC_INT_ENABLE         | USB_EDAC_1E_EN              | INIT[486:486]   | 1'h0         | INIT[56]  | 1             |
| EDAC_INT_ENABLE         | USB_EDAC_2E_EN              | INIT[487:487]   | 1'h0         | INIT[56]  | 1             |
| EDAC_INT_ENABLE         | CAN_EDAC_1E_EN              | INIT[488:488]   | 1'h0         | INIT[56]  | 1             |
| EDAC_INT_ENABLE         | CAN_EDAC_2E_EN              | INIT[489:489]   | 1'h0         | INIT[56]  | 1             |
| EDAC_INT_ENABLE         | MDDR_ECC_INT_EN             | INIT[490:490]   | 1'h1         | INIT[56]  | 1             |
| USB_CONFIG              | USB_UTMI_SEL                | INIT[491:491]   | 1'h0         | INIT[57]  | 1             |
| USB_CONFIG              | USB_DDR_SELECT              | INIT[492:492]   | 1'h0         | INIT[57]  | 1             |
| ESRAM_PIPELINE_CONFIG   | ESRAM_PIPELINE_ENABLE       | INIT[493:493]   | 1'h1         | INIT[58]  | 1             |
| MSS_INTERRUPT_ENABLE    | SW_INTERRUPT_EN             | INIT[500:494]   | 7'h7F        | INIT[59]  | 1             |
| MSS_INTERRUPT_ENABLE    | CC_INTERRUPT_EN             | INIT[503:501]   | 3'h7         | INIT[59]  | 1             |
| MSS_INTERRUPT_ENABLE    | DDRB_INTERRUPT_EN           | INIT[513:504]   | 10'h3FF      | INIT[59]  | 1             |
| RTC_WAKEUP_CONFIG       | RTC_WAKEUP_M3_EN            | INIT[514:514]   | 1'h0         | INIT[60]  | 1             |
| RTC_WAKEUP_CONFIG       | RTC_WAKEUP_FAB_EN           | INIT[515:515]   | 1'h0         | INIT[60]  | 1             |
| RTC_WAKEUP_CONFIG       | RTC_WAKEUP_G4C_EN           | INIT[516:516]   | 1'h0         | INIT[60]  | 1             |
| MAC_CONFIG              | ETH_LINE_SPEED              | INIT[518:517]   | 2'h0         | INIT[61]  | 1             |
| MAC_CONFIG              | ETH_PHY_MODE                | INIT[521:519]   | 3'h0         | INIT[61]  | 1             |
| MAC_CONFIG              | RGMII_TXC_DELAY_SEL         | INIT[525:522]   | 4'h0         | INIT[61]  | 1             |
| MSSDDR_PLL_STATUS_LOW   | FACC_PLL_DIVR               | INIT[531:526]   | 6'h01        | INIT[62]  | 1             |
| MSSDDR_PLL_STATUS_LOW   | FACC_PLL_DIVF               | INIT[541:532]   | 10'h001      | INIT[62]  | 1             |
| MSSDDR_PLL_STATUS_LOW   | FACC_PLL_DIVQ               | INIT[544:542]   | 3'h3         | INIT[62]  | 1             |
| MSSDDR_PLL_STATUS_LOW   | FACC_PLL_RANGE              | INIT[548:545]   | 4'h9         | INIT[62]  | 1             |
| MSSDDR_PLL_STATUS_LOW   | FACC_PLL_LOCKWIN            | INIT[551:549]   | 3'h4         | INIT[62]  | 1             |
| MSSDDR_PLL_STATUS_LOW   | FACC_PLL_LOCKCNT            | INIT[555:552]   | 4'h0         | INIT[62]  | 1             |
| MSSDDR_PLL_STATUS_HIGH  | FACC_PLL_BYPASS             | INIT[556:556]   | 1'h1         | INIT[63]  | 1             |
| MSSDDR_PLL_STATUS_HIGH  | FACC_PLL_MODE_1V2           | INIT[557:557]   | 1'h1         | INIT[63]  | 1             |
| MSSDDR_PLL_STATUS_HIGH  | FACC_PLL_MODE_3V3           | INIT[558:558]   | 1'h0         | INIT[63]  | 1             |
| MSSDDR_PLL_STATUS_HIGH  | FACC_PLL_FSE                | INIT[559:559]   | 1'h0         | INIT[63]  | 1             |
| MSSDDR_PLL_STATUS_HIGH  | FACC_PLL_PD                 | INIT[560:560]   | 1'h0         | INIT[63]  | 1             |
| MSSDDR_PLL_STATUS_HIGH  | FACC_PLL_SSE                | INIT[561:561]   | 1'h0         | INIT[63]  | 1             |
| MSSDDR_PLL_STATUS_HIGH  | FACC_PLL_SSMD               | INIT[563:562]   | 2'h0         | INIT[63]  | 1             |
| MSSDDR_PLL_STATUS_HIGH  | FACC_PLL_SSMF               | INIT[568:564]   | 5'h00        | INIT[63]  | 1             |
| MSSDDR_FACC_CONFIG_1    | DIVISOR_A                   | INIT[570:569]   | 2'h0         | INIT[64]  | 1             |
| MSSDDR_FACC_CONFIG_1    | APB0_DIVISOR                | INIT[573:571]   | 3'h0         | INIT[64]  | 1             |
| MSSDDR_FACC_CONFIG_1    | APB1_DIVISOR                | INIT[576:574]   | 3'h0         | INIT[64]  | 1             |
| MSSDDR_FACC_CONFIG_1    | DDR_CLK_EN                  | INIT[577:577]   | 1'h0         | INIT[64]  | 1             |
| MSSDDR_FACC_CONFIG_1    | FCLK_DIVISOR                | INIT[580:578]   | 3'h0         | INIT[64]  | 1             |
| MSSDDR_FACC_CONFIG_1    | FACC_GLMUX_SEL              | INIT[581:581]   | 1'h0         | INIT[64]  | 1             |
| MSSDDR_FACC_CONFIG_1    | FIC32_0_DIVISOR             | INIT[584:582]   | 3'h0         | INIT[64]  | 1             |
| MSSDDR_FACC_CONFIG_1    | FIC32_1_DIVISOR             | INIT[587:585]   | 3'h0         | INIT[64]  | 1             |
| MSSDDR_FACC_CONFIG_1    | FIC64_DIVISOR               | INIT[590:588]   | 3'h0         | INIT[64]  | 1             |
| MSSDDR_FACC_CONFIG_1    | BASE_DIVISOR                | INIT[593:591]   | 3'h0         | INIT[64]  | 1             |
| MSSDDR_FACC_CONFIG_1    | PERSIST_CC                  | INIT[594:594]   | 1'h1         | INIT[64]  | 1             |
| MSSDDR_FACC_CONFIG_1    | CONTROLLER_PLL_INIT         | INIT[595:595]   | 1'h1         | INIT[64]  | 1             |
| MSSDDR_FACC_CONFIG_1    | FACC_FAB_REF_SEL            | INIT[596:596]   | 1'h1         | INIT[64]  | 1             |
| MSSDDR_FACC_CONFIG_2    | RTC_CLK_SEL                 | INIT[598:597]   | 2'h1         | INIT[65]  | 1             |
| MSSDDR_FACC_CONFIG_2    | FACC_SRC_SEL                | INIT[601:599]   | 3'h6         | INIT[65]  | 1             |
| MSSDDR_FACC_CONFIG_2    | FACC_PRE_SRC_SEL            | INIT[602:602]   | 1'h0         | INIT[65]  | 1             |
| MSSDDR_FACC_CONFIG_2    | FACC_STANDBY_SEL            | INIT[605:603]   | 3'h4         | INIT[65]  | 1             |
| MSSDDR_FACC_CONFIG_2    | MSS_25_50MHZ_EN             | INIT[606:606]   | 1'h1         | INIT[65]  | 1             |
| MSSDDR_FACC_CONFIG_2    | MSS_1MHZ_EN                 | INIT[607:607]   | 1'h1         | INIT[65]  | 1             |
| MSSDDR_FACC_CONFIG_2    | MSS_CLK_ENVM_EN             | INIT[608:608]   | 1'h1         | INIT[65]  | 1             |
| MSSDDR_FACC_CONFIG_2    | MSS_XTAL_EN                 | INIT[609:609]   | 1'h1         | INIT[65]  | 1             |
| PLL_LOCK_EN             | MPLL_LOCK_EN                | INIT[610:610]   | 1'h0         | INIT[66]  | 1             |
| PLL_LOCK_EN             | MPLL_LOCK_LOST_EN           | INIT[611:611]   | 1'h0         | INIT[66]  | 1             |
| PLL_LOCK_EN             | FAB_PLL_LOCK_EN             | INIT[612:612]   | 1'h0         | INIT[66]  | 1             |
| PLL_LOCK_EN             | FAB_PLL_LOCK_LOST_EN        | INIT[613:613]   | 1'h0         | INIT[66]  | 1             |
| MSSDDR_CLK_CALIB_CONFIG | FAB_CALIB_START             | INIT[614:614]   | 1'h0         | INIT[67]  | 1             |
| PLL_DELAY_LINE_SEL      | PLL_REF_DEL_SEL             | INIT[616:615]   | 2'h0         | INIT[68]  | 1             |
| PLL_DELAY_LINE_SEL      | PLL_FB_DEL_SEL              | INIT[618:617]   | 2'h0         | INIT[68]  | 1             |
| MAC_STAT_CLRONRD        | MAC_STAT_CLRONRD            | INIT[619:619]   | 1'h1         | INIT[69]  | 1             |
| WDOGLOAD                | G4_TESTWDOGLOAD             | INIT[645:620]   | 26'h1800000  | N/A       | N/A           |
| WDOGMVRP                | G4_TESTWDOGMVRP             | INIT[677:646]   | 32'hFFFFFFFF | N/A       | N/A           |
| USERCONFIG0             | CONFIG_REG0                 | INIT[709:678]   | 32'h00000000 | N/A       | N/A           |
| USERCONFIG1             | CONFIG_REG1                 | INIT[741:710]   | 32'h00000000 | N/A       | N/A           |
| USERCONFIG2             | CONFIG_REG2                 | INIT[773:742]   | 32'h00000000 | N/A       | N/A           |
| USERCONFIG3             | CONFIG_REG3                 | INIT[805:774]   | 32'h00000000 | N/A       | N/A           |
| FAB_PROT_SIZE           | SW_PROTREGIONSIZE           | INIT[810:806]   | 5'b11110     | N/A       | N/A           |
| FAB_PROT_BASE           | SW_PROTREGIONBASE           | INIT[842:811]   | 32'h00000000 | N/A       | N/A           |
| MSS_GPIO_DEF            | MSS_GPIO_7_0_DEF            | INIT[843:843]   | 1'h1         | N/A       | N/A           |
| MSS_GPIO_DEF            | MSS_GPIO_15_8_DEF           | INIT[844:844]   | 1'h1         | N/A       | N/A           |
| MSS_GPIO_DEF            | MSS_GPIO_23_16_DEF          | INIT[845:845]   | 1'h1         | N/A       | N/A           |
| MSS_GPIO_DEF            | MSS_GPIO_31_24_DEF          | INIT[846:846]   | 1'h1         | N/A       | N/A           |
| IOMUXCELL_0_CONFIG      | MSS_IOMUXSEL0               | INIT[847:847]   | 1'h0         | INIT[70]  | 1             |
| IOMUXCELL_0_CONFIG      | MSS_IOMUXSEL1               | INIT[848:848]   | 1'h0         | INIT[70]  | 1             |
| IOMUXCELL_0_CONFIG      | MSS_IOMUXSEL2               | INIT[849:849]   | 1'h0         | INIT[70]  | 1             |
| IOMUXCELL_0_CONFIG      | MSS_IOMUXSEL3               | INIT[850:850]   | 1'h0         | INIT[70]  | 1             |
| IOMUXCELL_0_CONFIG      | MSS_IOMUXSEL4UPPER          | INIT[851:851]   | 1'h0         | INIT[70]  | 1             |
| IOMUXCELL_0_CONFIG      | MSS_IOMUXSEL4MID            | INIT[852:852]   | 1'h0         | INIT[70]  | 1             |
| IOMUXCELL_0_CONFIG      | MSS_IOMUXSEL4LOWER          | INIT[853:853]   | 1'h0         | INIT[70]  | 1             |
| IOMUXCELL_0_CONFIG      | MSS_IOMUXSEL5UPPER          | INIT[854:854]   | 1'h0         | INIT[70]  | 1             |
| IOMUXCELL_0_CONFIG      | MSS_IOMUXSEL5MID            | INIT[855:855]   | 1'h0         | INIT[70]  | 1             |
| IOMUXCELL_0_CONFIG      | MSS_IOMUXSEL5LOWER          | INIT[856:856]   | 1'h0         | INIT[70]  | 1             |
| IOMUXCELL_1_CONFIG      | MSS_IOMUXSEL0               | INIT[857:857]   | 1'h0         | INIT[71]  | 1             |
| IOMUXCELL_1_CONFIG      | MSS_IOMUXSEL1               | INIT[858:858]   | 1'h0         | INIT[71]  | 1             |
| IOMUXCELL_1_CONFIG      | MSS_IOMUXSEL2               | INIT[859:859]   | 1'h0         | INIT[71]  | 1             |
| IOMUXCELL_1_CONFIG      | MSS_IOMUXSEL3               | INIT[860:860]   | 1'h0         | INIT[71]  | 1             |
| IOMUXCELL_1_CONFIG      | MSS_IOMUXSEL4UPPER          | INIT[861:861]   | 1'h0         | INIT[71]  | 1             |
| IOMUXCELL_1_CONFIG      | MSS_IOMUXSEL4MID            | INIT[862:862]   | 1'h0         | INIT[71]  | 1             |
| IOMUXCELL_1_CONFIG      | MSS_IOMUXSEL4LOWER          | INIT[863:863]   | 1'h0         | INIT[71]  | 1             |
| IOMUXCELL_1_CONFIG      | MSS_IOMUXSEL5UPPER          | INIT[864:864]   | 1'h0         | INIT[71]  | 1             |
| IOMUXCELL_1_CONFIG      | MSS_IOMUXSEL5MID            | INIT[865:865]   | 1'h0         | INIT[71]  | 1             |
| IOMUXCELL_1_CONFIG      | MSS_IOMUXSEL5LOWER          | INIT[866:866]   | 1'h0         | INIT[71]  | 1             |
| IOMUXCELL_2_CONFIG      | MSS_IOMUXSEL0               | INIT[867:867]   | 1'h0         | INIT[72]  | 1             |
| IOMUXCELL_2_CONFIG      | MSS_IOMUXSEL1               | INIT[868:868]   | 1'h0         | INIT[72]  | 1             |
| IOMUXCELL_2_CONFIG      | MSS_IOMUXSEL2               | INIT[869:869]   | 1'h0         | INIT[72]  | 1             |
| IOMUXCELL_2_CONFIG      | MSS_IOMUXSEL3               | INIT[870:870]   | 1'h0         | INIT[72]  | 1             |
| IOMUXCELL_2_CONFIG      | MSS_IOMUXSEL4UPPER          | INIT[871:871]   | 1'h0         | INIT[72]  | 1             |
| IOMUXCELL_2_CONFIG      | MSS_IOMUXSEL4MID            | INIT[872:872]   | 1'h0         | INIT[72]  | 1             |
| IOMUXCELL_2_CONFIG      | MSS_IOMUXSEL4LOWER          | INIT[873:873]   | 1'h0         | INIT[72]  | 1             |
| IOMUXCELL_2_CONFIG      | MSS_IOMUXSEL5UPPER          | INIT[874:874]   | 1'h0         | INIT[72]  | 1             |
| IOMUXCELL_2_CONFIG      | MSS_IOMUXSEL5MID            | INIT[875:875]   | 1'h0         | INIT[72]  | 1             |
| IOMUXCELL_2_CONFIG      | MSS_IOMUXSEL5LOWER          | INIT[876:876]   | 1'h0         | INIT[72]  | 1             |
| IOMUXCELL_3_CONFIG      | MSS_IOMUXSEL0               | INIT[877:877]   | 1'h0         | INIT[73]  | 1             |
| IOMUXCELL_3_CONFIG      | MSS_IOMUXSEL1               | INIT[878:878]   | 1'h0         | INIT[73]  | 1             |
| IOMUXCELL_3_CONFIG      | MSS_IOMUXSEL2               | INIT[879:879]   | 1'h0         | INIT[73]  | 1             |
| IOMUXCELL_3_CONFIG      | MSS_IOMUXSEL3               | INIT[880:880]   | 1'h0         | INIT[73]  | 1             |
| IOMUXCELL_3_CONFIG      | MSS_IOMUXSEL4UPPER          | INIT[881:881]   | 1'h0         | INIT[73]  | 1             |
| IOMUXCELL_3_CONFIG      | MSS_IOMUXSEL4MID            | INIT[882:882]   | 1'h0         | INIT[73]  | 1             |
| IOMUXCELL_3_CONFIG      | MSS_IOMUXSEL4LOWER          | INIT[883:883]   | 1'h0         | INIT[73]  | 1             |
| IOMUXCELL_3_CONFIG      | MSS_IOMUXSEL5UPPER          | INIT[884:884]   | 1'h0         | INIT[73]  | 1             |
| IOMUXCELL_3_CONFIG      | MSS_IOMUXSEL5MID            | INIT[885:885]   | 1'h0         | INIT[73]  | 1             |
| IOMUXCELL_3_CONFIG      | MSS_IOMUXSEL5LOWER          | INIT[886:886]   | 1'h0         | INIT[73]  | 1             |
| IOMUXCELL_4_CONFIG      | MSS_IOMUXSEL0               | INIT[887:887]   | 1'h0         | INIT[74]  | 1             |
| IOMUXCELL_4_CONFIG      | MSS_IOMUXSEL1               | INIT[888:888]   | 1'h0         | INIT[74]  | 1             |
| IOMUXCELL_4_CONFIG      | MSS_IOMUXSEL2               | INIT[889:889]   | 1'h0         | INIT[74]  | 1             |
| IOMUXCELL_4_CONFIG      | MSS_IOMUXSEL3               | INIT[890:890]   | 1'h0         | INIT[74]  | 1             |
| IOMUXCELL_4_CONFIG      | MSS_IOMUXSEL4UPPER          | INIT[891:891]   | 1'h0         | INIT[74]  | 1             |
| IOMUXCELL_4_CONFIG      | MSS_IOMUXSEL4MID            | INIT[892:892]   | 1'h0         | INIT[74]  | 1             |
| IOMUXCELL_4_CONFIG      | MSS_IOMUXSEL4LOWER          | INIT[893:893]   | 1'h0         | INIT[74]  | 1             |
| IOMUXCELL_4_CONFIG      | MSS_IOMUXSEL5UPPER          | INIT[894:894]   | 1'h0         | INIT[74]  | 1             |
| IOMUXCELL_4_CONFIG      | MSS_IOMUXSEL5MID            | INIT[895:895]   | 1'h0         | INIT[74]  | 1             |
| IOMUXCELL_4_CONFIG      | MSS_IOMUXSEL5LOWER          | INIT[896:896]   | 1'h0         | INIT[74]  | 1             |
| IOMUXCELL_5_CONFIG      | MSS_IOMUXSEL0               | INIT[897:897]   | 1'h0         | INIT[75]  | 1             |
| IOMUXCELL_5_CONFIG      | MSS_IOMUXSEL1               | INIT[898:898]   | 1'h0         | INIT[75]  | 1             |
| IOMUXCELL_5_CONFIG      | MSS_IOMUXSEL2               | INIT[899:899]   | 1'h0         | INIT[75]  | 1             |
| IOMUXCELL_5_CONFIG      | MSS_IOMUXSEL3               | INIT[900:900]   | 1'h0         | INIT[75]  | 1             |
| IOMUXCELL_5_CONFIG      | MSS_IOMUXSEL4UPPER          | INIT[901:901]   | 1'h0         | INIT[75]  | 1             |
| IOMUXCELL_5_CONFIG      | MSS_IOMUXSEL4MID            | INIT[902:902]   | 1'h0         | INIT[75]  | 1             |
| IOMUXCELL_5_CONFIG      | MSS_IOMUXSEL4LOWER          | INIT[903:903]   | 1'h0         | INIT[75]  | 1             |
| IOMUXCELL_5_CONFIG      | MSS_IOMUXSEL5UPPER          | INIT[904:904]   | 1'h0         | INIT[75]  | 1             |
| IOMUXCELL_5_CONFIG      | MSS_IOMUXSEL5MID            | INIT[905:905]   | 1'h0         | INIT[75]  | 1             |
| IOMUXCELL_5_CONFIG      | MSS_IOMUXSEL5LOWER          | INIT[906:906]   | 1'h0         | INIT[75]  | 1             |
| IOMUXCELL_6_CONFIG      | MSS_IOMUXSEL0               | INIT[907:907]   | 1'h0         | INIT[76]  | 1             |
| IOMUXCELL_6_CONFIG      | MSS_IOMUXSEL1               | INIT[908:908]   | 1'h0         | INIT[76]  | 1             |
| IOMUXCELL_6_CONFIG      | MSS_IOMUXSEL2               | INIT[909:909]   | 1'h0         | INIT[76]  | 1             |
| IOMUXCELL_6_CONFIG      | MSS_IOMUXSEL3               | INIT[910:910]   | 1'h0         | INIT[76]  | 1             |
| IOMUXCELL_6_CONFIG      | MSS_IOMUXSEL4UPPER          | INIT[911:911]   | 1'h0         | INIT[76]  | 1             |
| IOMUXCELL_6_CONFIG      | MSS_IOMUXSEL4MID            | INIT[912:912]   | 1'h0         | INIT[76]  | 1             |
| IOMUXCELL_6_CONFIG      | MSS_IOMUXSEL4LOWER          | INIT[913:913]   | 1'h0         | INIT[76]  | 1             |
| IOMUXCELL_6_CONFIG      | MSS_IOMUXSEL5UPPER          | INIT[914:914]   | 1'h0         | INIT[76]  | 1             |
| IOMUXCELL_6_CONFIG      | MSS_IOMUXSEL5MID            | INIT[915:915]   | 1'h0         | INIT[76]  | 1             |
| IOMUXCELL_6_CONFIG      | MSS_IOMUXSEL5LOWER          | INIT[916:916]   | 1'h0         | INIT[76]  | 1             |
| IOMUXCELL_7_CONFIG      | MSS_IOMUXSEL0               | INIT[917:917]   | 1'h0         | INIT[77]  | 1             |
| IOMUXCELL_7_CONFIG      | MSS_IOMUXSEL1               | INIT[918:918]   | 1'h0         | INIT[77]  | 1             |
| IOMUXCELL_7_CONFIG      | MSS_IOMUXSEL2               | INIT[919:919]   | 1'h0         | INIT[77]  | 1             |
| IOMUXCELL_7_CONFIG      | MSS_IOMUXSEL3               | INIT[920:920]   | 1'h0         | INIT[77]  | 1             |
| IOMUXCELL_7_CONFIG      | MSS_IOMUXSEL4UPPER          | INIT[921:921]   | 1'h0         | INIT[77]  | 1             |
| IOMUXCELL_7_CONFIG      | MSS_IOMUXSEL4MID            | INIT[922:922]   | 1'h0         | INIT[77]  | 1             |
| IOMUXCELL_7_CONFIG      | MSS_IOMUXSEL4LOWER          | INIT[923:923]   | 1'h0         | INIT[77]  | 1             |
| IOMUXCELL_7_CONFIG      | MSS_IOMUXSEL5UPPER          | INIT[924:924]   | 1'h0         | INIT[77]  | 1             |
| IOMUXCELL_7_CONFIG      | MSS_IOMUXSEL5MID            | INIT[925:925]   | 1'h0         | INIT[77]  | 1             |
| IOMUXCELL_7_CONFIG      | MSS_IOMUXSEL5LOWER          | INIT[926:926]   | 1'h0         | INIT[77]  | 1             |
| IOMUXCELL_8_CONFIG      | MSS_IOMUXSEL0               | INIT[927:927]   | 1'h0         | INIT[78]  | 1             |
| IOMUXCELL_8_CONFIG      | MSS_IOMUXSEL1               | INIT[928:928]   | 1'h0         | INIT[78]  | 1             |
| IOMUXCELL_8_CONFIG      | MSS_IOMUXSEL2               | INIT[929:929]   | 1'h0         | INIT[78]  | 1             |
| IOMUXCELL_8_CONFIG      | MSS_IOMUXSEL3               | INIT[930:930]   | 1'h0         | INIT[78]  | 1             |
| IOMUXCELL_8_CONFIG      | MSS_IOMUXSEL4UPPER          | INIT[931:931]   | 1'h0         | INIT[78]  | 1             |
| IOMUXCELL_8_CONFIG      | MSS_IOMUXSEL4MID            | INIT[932:932]   | 1'h0         | INIT[78]  | 1             |
| IOMUXCELL_8_CONFIG      | MSS_IOMUXSEL4LOWER          | INIT[933:933]   | 1'h0         | INIT[78]  | 1             |
| IOMUXCELL_8_CONFIG      | MSS_IOMUXSEL5UPPER          | INIT[934:934]   | 1'h0         | INIT[78]  | 1             |
| IOMUXCELL_8_CONFIG      | MSS_IOMUXSEL5MID            | INIT[935:935]   | 1'h0         | INIT[78]  | 1             |
| IOMUXCELL_8_CONFIG      | MSS_IOMUXSEL5LOWER          | INIT[936:936]   | 1'h0         | INIT[78]  | 1             |
| IOMUXCELL_9_CONFIG      | MSS_IOMUXSEL0               | INIT[937:937]   | 1'h0         | INIT[79]  | 1             |
| IOMUXCELL_9_CONFIG      | MSS_IOMUXSEL1               | INIT[938:938]   | 1'h0         | INIT[79]  | 1             |
| IOMUXCELL_9_CONFIG      | MSS_IOMUXSEL2               | INIT[939:939]   | 1'h0         | INIT[79]  | 1             |
| IOMUXCELL_9_CONFIG      | MSS_IOMUXSEL3               | INIT[940:940]   | 1'h0         | INIT[79]  | 1             |
| IOMUXCELL_9_CONFIG      | MSS_IOMUXSEL4UPPER          | INIT[941:941]   | 1'h0         | INIT[79]  | 1             |
| IOMUXCELL_9_CONFIG      | MSS_IOMUXSEL4MID            | INIT[942:942]   | 1'h0         | INIT[79]  | 1             |
| IOMUXCELL_9_CONFIG      | MSS_IOMUXSEL4LOWER          | INIT[943:943]   | 1'h0         | INIT[79]  | 1             |
| IOMUXCELL_9_CONFIG      | MSS_IOMUXSEL5UPPER          | INIT[944:944]   | 1'h0         | INIT[79]  | 1             |
| IOMUXCELL_9_CONFIG      | MSS_IOMUXSEL5MID            | INIT[945:945]   | 1'h0         | INIT[79]  | 1             |
| IOMUXCELL_9_CONFIG      | MSS_IOMUXSEL5LOWER          | INIT[946:946]   | 1'h0         | INIT[79]  | 1             |
| IOMUXCELL_10_CONFIG     | MSS_IOMUXSEL0               | INIT[947:947]   | 1'h0         | INIT[80]  | 1             |
| IOMUXCELL_10_CONFIG     | MSS_IOMUXSEL1               | INIT[948:948]   | 1'h0         | INIT[80]  | 1             |
| IOMUXCELL_10_CONFIG     | MSS_IOMUXSEL2               | INIT[949:949]   | 1'h0         | INIT[80]  | 1             |
| IOMUXCELL_10_CONFIG     | MSS_IOMUXSEL3               | INIT[950:950]   | 1'h0         | INIT[80]  | 1             |
| IOMUXCELL_10_CONFIG     | MSS_IOMUXSEL4UPPER          | INIT[951:951]   | 1'h0         | INIT[80]  | 1             |
| IOMUXCELL_10_CONFIG     | MSS_IOMUXSEL4MID            | INIT[952:952]   | 1'h0         | INIT[80]  | 1             |
| IOMUXCELL_10_CONFIG     | MSS_IOMUXSEL4LOWER          | INIT[953:953]   | 1'h0         | INIT[80]  | 1             |
| IOMUXCELL_10_CONFIG     | MSS_IOMUXSEL5UPPER          | INIT[954:954]   | 1'h0         | INIT[80]  | 1             |
| IOMUXCELL_10_CONFIG     | MSS_IOMUXSEL5MID            | INIT[955:955]   | 1'h0         | INIT[80]  | 1             |
| IOMUXCELL_10_CONFIG     | MSS_IOMUXSEL5LOWER          | INIT[956:956]   | 1'h0         | INIT[80]  | 1             |
| IOMUXCELL_11_CONFIG     | MSS_IOMUXSEL0               | INIT[957:957]   | 1'h0         | INIT[81]  | 1             |
| IOMUXCELL_11_CONFIG     | MSS_IOMUXSEL1               | INIT[958:958]   | 1'h0         | INIT[81]  | 1             |
| IOMUXCELL_11_CONFIG     | MSS_IOMUXSEL2               | INIT[959:959]   | 1'h0         | INIT[81]  | 1             |
| IOMUXCELL_11_CONFIG     | MSS_IOMUXSEL3               | INIT[960:960]   | 1'h0         | INIT[81]  | 1             |
| IOMUXCELL_11_CONFIG     | MSS_IOMUXSEL4UPPER          | INIT[961:961]   | 1'h0         | INIT[81]  | 1             |
| IOMUXCELL_11_CONFIG     | MSS_IOMUXSEL4MID            | INIT[962:962]   | 1'h0         | INIT[81]  | 1             |
| IOMUXCELL_11_CONFIG     | MSS_IOMUXSEL4LOWER          | INIT[963:963]   | 1'h0         | INIT[81]  | 1             |
| IOMUXCELL_11_CONFIG     | MSS_IOMUXSEL5UPPER          | INIT[964:964]   | 1'h0         | INIT[81]  | 1             |
| IOMUXCELL_11_CONFIG     | MSS_IOMUXSEL5MID            | INIT[965:965]   | 1'h0         | INIT[81]  | 1             |
| IOMUXCELL_11_CONFIG     | MSS_IOMUXSEL5LOWER          | INIT[966:966]   | 1'h0         | INIT[81]  | 1             |
| IOMUXCELL_12_CONFIG     | MSS_IOMUXSEL0               | INIT[967:967]   | 1'h0         | INIT[82]  | 1             |
| IOMUXCELL_12_CONFIG     | MSS_IOMUXSEL1               | INIT[968:968]   | 1'h0         | INIT[82]  | 1             |
| IOMUXCELL_12_CONFIG     | MSS_IOMUXSEL2               | INIT[969:969]   | 1'h0         | INIT[82]  | 1             |
| IOMUXCELL_12_CONFIG     | MSS_IOMUXSEL3               | INIT[970:970]   | 1'h0         | INIT[82]  | 1             |
| IOMUXCELL_12_CONFIG     | MSS_IOMUXSEL4UPPER          | INIT[971:971]   | 1'h0         | INIT[82]  | 1             |
| IOMUXCELL_12_CONFIG     | MSS_IOMUXSEL4MID            | INIT[972:972]   | 1'h0         | INIT[82]  | 1             |
| IOMUXCELL_12_CONFIG     | MSS_IOMUXSEL4LOWER          | INIT[973:973]   | 1'h0         | INIT[82]  | 1             |
| IOMUXCELL_12_CONFIG     | MSS_IOMUXSEL5UPPER          | INIT[974:974]   | 1'h0         | INIT[82]  | 1             |
| IOMUXCELL_12_CONFIG     | MSS_IOMUXSEL5MID            | INIT[975:975]   | 1'h0         | INIT[82]  | 1             |
| IOMUXCELL_12_CONFIG     | MSS_IOMUXSEL5LOWER          | INIT[976:976]   | 1'h0         | INIT[82]  | 1             |
| IOMUXCELL_13_CONFIG     | MSS_IOMUXSEL0               | INIT[977:977]   | 1'h0         | INIT[83]  | 1             |
| IOMUXCELL_13_CONFIG     | MSS_IOMUXSEL1               | INIT[978:978]   | 1'h0         | INIT[83]  | 1             |
| IOMUXCELL_13_CONFIG     | MSS_IOMUXSEL2               | INIT[979:979]   | 1'h0         | INIT[83]  | 1             |
| IOMUXCELL_13_CONFIG     | MSS_IOMUXSEL3               | INIT[980:980]   | 1'h0         | INIT[83]  | 1             |
| IOMUXCELL_13_CONFIG     | MSS_IOMUXSEL4UPPER          | INIT[981:981]   | 1'h0         | INIT[83]  | 1             |
| IOMUXCELL_13_CONFIG     | MSS_IOMUXSEL4MID            | INIT[982:982]   | 1'h0         | INIT[83]  | 1             |
| IOMUXCELL_13_CONFIG     | MSS_IOMUXSEL4LOWER          | INIT[983:983]   | 1'h0         | INIT[83]  | 1             |
| IOMUXCELL_13_CONFIG     | MSS_IOMUXSEL5UPPER          | INIT[984:984]   | 1'h0         | INIT[83]  | 1             |
| IOMUXCELL_13_CONFIG     | MSS_IOMUXSEL5MID            | INIT[985:985]   | 1'h0         | INIT[83]  | 1             |
| IOMUXCELL_13_CONFIG     | MSS_IOMUXSEL5LOWER          | INIT[986:986]   | 1'h0         | INIT[83]  | 1             |
| IOMUXCELL_14_CONFIG     | MSS_IOMUXSEL0               | INIT[987:987]   | 1'h0         | INIT[84]  | 1             |
| IOMUXCELL_14_CONFIG     | MSS_IOMUXSEL1               | INIT[988:988]   | 1'h0         | INIT[84]  | 1             |
| IOMUXCELL_14_CONFIG     | MSS_IOMUXSEL2               | INIT[989:989]   | 1'h0         | INIT[84]  | 1             |
| IOMUXCELL_14_CONFIG     | MSS_IOMUXSEL3               | INIT[990:990]   | 1'h0         | INIT[84]  | 1             |
| IOMUXCELL_14_CONFIG     | MSS_IOMUXSEL4UPPER          | INIT[991:991]   | 1'h0         | INIT[84]  | 1             |
| IOMUXCELL_14_CONFIG     | MSS_IOMUXSEL4MID            | INIT[992:992]   | 1'h0         | INIT[84]  | 1             |
| IOMUXCELL_14_CONFIG     | MSS_IOMUXSEL4LOWER          | INIT[993:993]   | 1'h0         | INIT[84]  | 1             |
| IOMUXCELL_14_CONFIG     | MSS_IOMUXSEL5UPPER          | INIT[994:994]   | 1'h0         | INIT[84]  | 1             |
| IOMUXCELL_14_CONFIG     | MSS_IOMUXSEL5MID            | INIT[995:995]   | 1'h0         | INIT[84]  | 1             |
| IOMUXCELL_14_CONFIG     | MSS_IOMUXSEL5LOWER          | INIT[996:996]   | 1'h0         | INIT[84]  | 1             |
| IOMUXCELL_15_CONFIG     | MSS_IOMUXSEL0               | INIT[997:997]   | 1'h0         | INIT[85]  | 1             |
| IOMUXCELL_15_CONFIG     | MSS_IOMUXSEL1               | INIT[998:998]   | 1'h0         | INIT[85]  | 1             |
| IOMUXCELL_15_CONFIG     | MSS_IOMUXSEL2               | INIT[999:999]   | 1'h0         | INIT[85]  | 1             |
| IOMUXCELL_15_CONFIG     | MSS_IOMUXSEL3               | INIT[1000:1000] | 1'h0         | INIT[85]  | 1             |
| IOMUXCELL_15_CONFIG     | MSS_IOMUXSEL4UPPER          | INIT[1001:1001] | 1'h0         | INIT[85]  | 1             |
| IOMUXCELL_15_CONFIG     | MSS_IOMUXSEL4MID            | INIT[1002:1002] | 1'h0         | INIT[85]  | 1             |
| IOMUXCELL_15_CONFIG     | MSS_IOMUXSEL4LOWER          | INIT[1003:1003] | 1'h0         | INIT[85]  | 1             |
| IOMUXCELL_15_CONFIG     | MSS_IOMUXSEL5UPPER          | INIT[1004:1004] | 1'h0         | INIT[85]  | 1             |
| IOMUXCELL_15_CONFIG     | MSS_IOMUXSEL5MID            | INIT[1005:1005] | 1'h0         | INIT[85]  | 1             |
| IOMUXCELL_15_CONFIG     | MSS_IOMUXSEL5LOWER          | INIT[1006:1006] | 1'h0         | INIT[85]  | 1             |
| IOMUXCELL_16_CONFIG     | MSS_IOMUXSEL0               | INIT[1007:1007] | 1'h0         | INIT[86]  | 1             |
| IOMUXCELL_16_CONFIG     | MSS_IOMUXSEL1               | INIT[1008:1008] | 1'h0         | INIT[86]  | 1             |
| IOMUXCELL_16_CONFIG     | MSS_IOMUXSEL2               | INIT[1009:1009] | 1'h0         | INIT[86]  | 1             |
| IOMUXCELL_16_CONFIG     | MSS_IOMUXSEL3               | INIT[1010:1010] | 1'h0         | INIT[86]  | 1             |
| IOMUXCELL_16_CONFIG     | MSS_IOMUXSEL4UPPER          | INIT[1011:1011] | 1'h0         | INIT[86]  | 1             |
| IOMUXCELL_16_CONFIG     | MSS_IOMUXSEL4MID            | INIT[1012:1012] | 1'h0         | INIT[86]  | 1             |
| IOMUXCELL_16_CONFIG     | MSS_IOMUXSEL4LOWER          | INIT[1013:1013] | 1'h0         | INIT[86]  | 1             |
| IOMUXCELL_16_CONFIG     | MSS_IOMUXSEL5UPPER          | INIT[1014:1014] | 1'h0         | INIT[86]  | 1             |
| IOMUXCELL_16_CONFIG     | MSS_IOMUXSEL5MID            | INIT[1015:1015] | 1'h0         | INIT[86]  | 1             |
| IOMUXCELL_16_CONFIG     | MSS_IOMUXSEL5LOWER          | INIT[1016:1016] | 1'h0         | INIT[86]  | 1             |
| IOMUXCELL_17_CONFIG     | MSS_IOMUXSEL0               | INIT[1017:1017] | 1'h0         | INIT[87]  | 1             |
| IOMUXCELL_17_CONFIG     | MSS_IOMUXSEL1               | INIT[1018:1018] | 1'h0         | INIT[87]  | 1             |
| IOMUXCELL_17_CONFIG     | MSS_IOMUXSEL2               | INIT[1019:1019] | 1'h0         | INIT[87]  | 1             |
| IOMUXCELL_17_CONFIG     | MSS_IOMUXSEL3               | INIT[1020:1020] | 1'h0         | INIT[87]  | 1             |
| IOMUXCELL_17_CONFIG     | MSS_IOMUXSEL4UPPER          | INIT[1021:1021] | 1'h0         | INIT[87]  | 1             |
| IOMUXCELL_17_CONFIG     | MSS_IOMUXSEL4MID            | INIT[1022:1022] | 1'h0         | INIT[87]  | 1             |
| IOMUXCELL_17_CONFIG     | MSS_IOMUXSEL4LOWER          | INIT[1023:1023] | 1'h0         | INIT[87]  | 1             |
| IOMUXCELL_17_CONFIG     | MSS_IOMUXSEL5UPPER          | INIT[1024:1024] | 1'h0         | INIT[87]  | 1             |
| IOMUXCELL_17_CONFIG     | MSS_IOMUXSEL5MID            | INIT[1025:1025] | 1'h0         | INIT[87]  | 1             |
| IOMUXCELL_17_CONFIG     | MSS_IOMUXSEL5LOWER          | INIT[1026:1026] | 1'h0         | INIT[87]  | 1             |
| IOMUXCELL_18_CONFIG     | MSS_IOMUXSEL0               | INIT[1027:1027] | 1'h0         | INIT[88]  | 1             |
| IOMUXCELL_18_CONFIG     | MSS_IOMUXSEL1               | INIT[1028:1028] | 1'h0         | INIT[88]  | 1             |
| IOMUXCELL_18_CONFIG     | MSS_IOMUXSEL2               | INIT[1029:1029] | 1'h0         | INIT[88]  | 1             |
| IOMUXCELL_18_CONFIG     | MSS_IOMUXSEL3               | INIT[1030:1030] | 1'h0         | INIT[88]  | 1             |
| IOMUXCELL_18_CONFIG     | MSS_IOMUXSEL4UPPER          | INIT[1031:1031] | 1'h0         | INIT[88]  | 1             |
| IOMUXCELL_18_CONFIG     | MSS_IOMUXSEL4MID            | INIT[1032:1032] | 1'h0         | INIT[88]  | 1             |
| IOMUXCELL_18_CONFIG     | MSS_IOMUXSEL4LOWER          | INIT[1033:1033] | 1'h0         | INIT[88]  | 1             |
| IOMUXCELL_18_CONFIG     | MSS_IOMUXSEL5UPPER          | INIT[1034:1034] | 1'h0         | INIT[88]  | 1             |
| IOMUXCELL_18_CONFIG     | MSS_IOMUXSEL5MID            | INIT[1035:1035] | 1'h0         | INIT[88]  | 1             |
| IOMUXCELL_18_CONFIG     | MSS_IOMUXSEL5LOWER          | INIT[1036:1036] | 1'h0         | INIT[88]  | 1             |
| IOMUXCELL_19_CONFIG     | MSS_IOMUXSEL0               | INIT[1037:1037] | 1'h0         | INIT[89]  | 1             |
| IOMUXCELL_19_CONFIG     | MSS_IOMUXSEL1               | INIT[1038:1038] | 1'h0         | INIT[89]  | 1             |
| IOMUXCELL_19_CONFIG     | MSS_IOMUXSEL2               | INIT[1039:1039] | 1'h0         | INIT[89]  | 1             |
| IOMUXCELL_19_CONFIG     | MSS_IOMUXSEL3               | INIT[1040:1040] | 1'h0         | INIT[89]  | 1             |
| IOMUXCELL_19_CONFIG     | MSS_IOMUXSEL4UPPER          | INIT[1041:1041] | 1'h0         | INIT[89]  | 1             |
| IOMUXCELL_19_CONFIG     | MSS_IOMUXSEL4MID            | INIT[1042:1042] | 1'h0         | INIT[89]  | 1             |
| IOMUXCELL_19_CONFIG     | MSS_IOMUXSEL4LOWER          | INIT[1043:1043] | 1'h0         | INIT[89]  | 1             |
| IOMUXCELL_19_CONFIG     | MSS_IOMUXSEL5UPPER          | INIT[1044:1044] | 1'h0         | INIT[89]  | 1             |
| IOMUXCELL_19_CONFIG     | MSS_IOMUXSEL5MID            | INIT[1045:1045] | 1'h0         | INIT[89]  | 1             |
| IOMUXCELL_19_CONFIG     | MSS_IOMUXSEL5LOWER          | INIT[1046:1046] | 1'h0         | INIT[89]  | 1             |
| IOMUXCELL_20_CONFIG     | MSS_IOMUXSEL0               | INIT[1047:1047] | 1'h0         | INIT[90]  | 1             |
| IOMUXCELL_20_CONFIG     | MSS_IOMUXSEL1               | INIT[1048:1048] | 1'h0         | INIT[90]  | 1             |
| IOMUXCELL_20_CONFIG     | MSS_IOMUXSEL2               | INIT[1049:1049] | 1'h0         | INIT[90]  | 1             |
| IOMUXCELL_20_CONFIG     | MSS_IOMUXSEL3               | INIT[1050:1050] | 1'h0         | INIT[90]  | 1             |
| IOMUXCELL_20_CONFIG     | MSS_IOMUXSEL4UPPER          | INIT[1051:1051] | 1'h0         | INIT[90]  | 1             |
| IOMUXCELL_20_CONFIG     | MSS_IOMUXSEL4MID            | INIT[1052:1052] | 1'h0         | INIT[90]  | 1             |
| IOMUXCELL_20_CONFIG     | MSS_IOMUXSEL4LOWER          | INIT[1053:1053] | 1'h0         | INIT[90]  | 1             |
| IOMUXCELL_20_CONFIG     | MSS_IOMUXSEL5UPPER          | INIT[1054:1054] | 1'h0         | INIT[90]  | 1             |
| IOMUXCELL_20_CONFIG     | MSS_IOMUXSEL5MID            | INIT[1055:1055] | 1'h0         | INIT[90]  | 1             |
| IOMUXCELL_20_CONFIG     | MSS_IOMUXSEL5LOWER          | INIT[1056:1056] | 1'h0         | INIT[90]  | 1             |
| IOMUXCELL_21_CONFIG     | MSS_IOMUXSEL0               | INIT[1057:1057] | 1'h0         | INIT[91]  | 1             |
| IOMUXCELL_21_CONFIG     | MSS_IOMUXSEL1               | INIT[1058:1058] | 1'h0         | INIT[91]  | 1             |
| IOMUXCELL_21_CONFIG     | MSS_IOMUXSEL2               | INIT[1059:1059] | 1'h0         | INIT[91]  | 1             |
| IOMUXCELL_21_CONFIG     | MSS_IOMUXSEL3               | INIT[1060:1060] | 1'h0         | INIT[91]  | 1             |
| IOMUXCELL_21_CONFIG     | MSS_IOMUXSEL4UPPER          | INIT[1061:1061] | 1'h0         | INIT[91]  | 1             |
| IOMUXCELL_21_CONFIG     | MSS_IOMUXSEL4MID            | INIT[1062:1062] | 1'h0         | INIT[91]  | 1             |
| IOMUXCELL_21_CONFIG     | MSS_IOMUXSEL4LOWER          | INIT[1063:1063] | 1'h0         | INIT[91]  | 1             |
| IOMUXCELL_21_CONFIG     | MSS_IOMUXSEL5UPPER          | INIT[1064:1064] | 1'h0         | INIT[91]  | 1             |
| IOMUXCELL_21_CONFIG     | MSS_IOMUXSEL5MID            | INIT[1065:1065] | 1'h0         | INIT[91]  | 1             |
| IOMUXCELL_21_CONFIG     | MSS_IOMUXSEL5LOWER          | INIT[1066:1066] | 1'h0         | INIT[91]  | 1             |
| IOMUXCELL_22_CONFIG     | MSS_IOMUXSEL0               | INIT[1067:1067] | 1'h0         | INIT[92]  | 1             |
| IOMUXCELL_22_CONFIG     | MSS_IOMUXSEL1               | INIT[1068:1068] | 1'h0         | INIT[92]  | 1             |
| IOMUXCELL_22_CONFIG     | MSS_IOMUXSEL2               | INIT[1069:1069] | 1'h0         | INIT[92]  | 1             |
| IOMUXCELL_22_CONFIG     | MSS_IOMUXSEL3               | INIT[1070:1070] | 1'h0         | INIT[92]  | 1             |
| IOMUXCELL_22_CONFIG     | MSS_IOMUXSEL4UPPER          | INIT[1071:1071] | 1'h0         | INIT[92]  | 1             |
| IOMUXCELL_22_CONFIG     | MSS_IOMUXSEL4MID            | INIT[1072:1072] | 1'h0         | INIT[92]  | 1             |
| IOMUXCELL_22_CONFIG     | MSS_IOMUXSEL4LOWER          | INIT[1073:1073] | 1'h0         | INIT[92]  | 1             |
| IOMUXCELL_22_CONFIG     | MSS_IOMUXSEL5UPPER          | INIT[1074:1074] | 1'h0         | INIT[92]  | 1             |
| IOMUXCELL_22_CONFIG     | MSS_IOMUXSEL5MID            | INIT[1075:1075] | 1'h0         | INIT[92]  | 1             |
| IOMUXCELL_22_CONFIG     | MSS_IOMUXSEL5LOWER          | INIT[1076:1076] | 1'h0         | INIT[92]  | 1             |
| IOMUXCELL_23_CONFIG     | MSS_IOMUXSEL0               | INIT[1077:1077] | 1'h0         | INIT[93]  | 1             |
| IOMUXCELL_23_CONFIG     | MSS_IOMUXSEL1               | INIT[1078:1078] | 1'h0         | INIT[93]  | 1             |
| IOMUXCELL_23_CONFIG     | MSS_IOMUXSEL2               | INIT[1079:1079] | 1'h0         | INIT[93]  | 1             |
| IOMUXCELL_23_CONFIG     | MSS_IOMUXSEL3               | INIT[1080:1080] | 1'h0         | INIT[93]  | 1             |
| IOMUXCELL_23_CONFIG     | MSS_IOMUXSEL4UPPER          | INIT[1081:1081] | 1'h0         | INIT[93]  | 1             |
| IOMUXCELL_23_CONFIG     | MSS_IOMUXSEL4MID            | INIT[1082:1082] | 1'h0         | INIT[93]  | 1             |
| IOMUXCELL_23_CONFIG     | MSS_IOMUXSEL4LOWER          | INIT[1083:1083] | 1'h0         | INIT[93]  | 1             |
| IOMUXCELL_23_CONFIG     | MSS_IOMUXSEL5UPPER          | INIT[1084:1084] | 1'h0         | INIT[93]  | 1             |
| IOMUXCELL_23_CONFIG     | MSS_IOMUXSEL5MID            | INIT[1085:1085] | 1'h0         | INIT[93]  | 1             |
| IOMUXCELL_23_CONFIG     | MSS_IOMUXSEL5LOWER          | INIT[1086:1086] | 1'h0         | INIT[93]  | 1             |
| IOMUXCELL_24_CONFIG     | MSS_IOMUXSEL0               | INIT[1087:1087] | 1'h0         | INIT[94]  | 1             |
| IOMUXCELL_24_CONFIG     | MSS_IOMUXSEL1               | INIT[1088:1088] | 1'h0         | INIT[94]  | 1             |
| IOMUXCELL_24_CONFIG     | MSS_IOMUXSEL2               | INIT[1089:1089] | 1'h0         | INIT[94]  | 1             |
| IOMUXCELL_24_CONFIG     | MSS_IOMUXSEL3               | INIT[1090:1090] | 1'h0         | INIT[94]  | 1             |
| IOMUXCELL_24_CONFIG     | MSS_IOMUXSEL4UPPER          | INIT[1091:1091] | 1'h0         | INIT[94]  | 1             |
| IOMUXCELL_24_CONFIG     | MSS_IOMUXSEL4MID            | INIT[1092:1092] | 1'h0         | INIT[94]  | 1             |
| IOMUXCELL_24_CONFIG     | MSS_IOMUXSEL4LOWER          | INIT[1093:1093] | 1'h0         | INIT[94]  | 1             |
| IOMUXCELL_24_CONFIG     | MSS_IOMUXSEL5UPPER          | INIT[1094:1094] | 1'h0         | INIT[94]  | 1             |
| IOMUXCELL_24_CONFIG     | MSS_IOMUXSEL5MID            | INIT[1095:1095] | 1'h0         | INIT[94]  | 1             |
| IOMUXCELL_24_CONFIG     | MSS_IOMUXSEL5LOWER          | INIT[1096:1096] | 1'h0         | INIT[94]  | 1             |
| IOMUXCELL_25_CONFIG     | MSS_IOMUXSEL0               | INIT[1097:1097] | 1'h0         | INIT[95]  | 1             |
| IOMUXCELL_25_CONFIG     | MSS_IOMUXSEL1               | INIT[1098:1098] | 1'h0         | INIT[95]  | 1             |
| IOMUXCELL_25_CONFIG     | MSS_IOMUXSEL2               | INIT[1099:1099] | 1'h0         | INIT[95]  | 1             |
| IOMUXCELL_25_CONFIG     | MSS_IOMUXSEL3               | INIT[1100:1100] | 1'h0         | INIT[95]  | 1             |
| IOMUXCELL_25_CONFIG     | MSS_IOMUXSEL4UPPER          | INIT[1101:1101] | 1'h0         | INIT[95]  | 1             |
| IOMUXCELL_25_CONFIG     | MSS_IOMUXSEL4MID            | INIT[1102:1102] | 1'h0         | INIT[95]  | 1             |
| IOMUXCELL_25_CONFIG     | MSS_IOMUXSEL4LOWER          | INIT[1103:1103] | 1'h0         | INIT[95]  | 1             |
| IOMUXCELL_25_CONFIG     | MSS_IOMUXSEL5UPPER          | INIT[1104:1104] | 1'h0         | INIT[95]  | 1             |
| IOMUXCELL_25_CONFIG     | MSS_IOMUXSEL5MID            | INIT[1105:1105] | 1'h0         | INIT[95]  | 1             |
| IOMUXCELL_25_CONFIG     | MSS_IOMUXSEL5LOWER          | INIT[1106:1106] | 1'h0         | INIT[95]  | 1             |
| IOMUXCELL_26_CONFIG     | MSS_IOMUXSEL0               | INIT[1107:1107] | 1'h0         | INIT[96]  | 1             |
| IOMUXCELL_26_CONFIG     | MSS_IOMUXSEL1               | INIT[1108:1108] | 1'h0         | INIT[96]  | 1             |
| IOMUXCELL_26_CONFIG     | MSS_IOMUXSEL2               | INIT[1109:1109] | 1'h0         | INIT[96]  | 1             |
| IOMUXCELL_26_CONFIG     | MSS_IOMUXSEL3               | INIT[1110:1110] | 1'h0         | INIT[96]  | 1             |
| IOMUXCELL_26_CONFIG     | MSS_IOMUXSEL4UPPER          | INIT[1111:1111] | 1'h0         | INIT[96]  | 1             |
| IOMUXCELL_26_CONFIG     | MSS_IOMUXSEL4MID            | INIT[1112:1112] | 1'h0         | INIT[96]  | 1             |
| IOMUXCELL_26_CONFIG     | MSS_IOMUXSEL4LOWER          | INIT[1113:1113] | 1'h0         | INIT[96]  | 1             |
| IOMUXCELL_26_CONFIG     | MSS_IOMUXSEL5UPPER          | INIT[1114:1114] | 1'h0         | INIT[96]  | 1             |
| IOMUXCELL_26_CONFIG     | MSS_IOMUXSEL5MID            | INIT[1115:1115] | 1'h0         | INIT[96]  | 1             |
| IOMUXCELL_26_CONFIG     | MSS_IOMUXSEL5LOWER          | INIT[1116:1116] | 1'h0         | INIT[96]  | 1             |
| IOMUXCELL_27_CONFIG     | MSS_IOMUXSEL0               | INIT[1117:1117] | 1'h0         | INIT[97]  | 1             |
| IOMUXCELL_27_CONFIG     | MSS_IOMUXSEL1               | INIT[1118:1118] | 1'h0         | INIT[97]  | 1             |
| IOMUXCELL_27_CONFIG     | MSS_IOMUXSEL2               | INIT[1119:1119] | 1'h0         | INIT[97]  | 1             |
| IOMUXCELL_27_CONFIG     | MSS_IOMUXSEL3               | INIT[1120:1120] | 1'h0         | INIT[97]  | 1             |
| IOMUXCELL_27_CONFIG     | MSS_IOMUXSEL4UPPER          | INIT[1121:1121] | 1'h0         | INIT[97]  | 1             |
| IOMUXCELL_27_CONFIG     | MSS_IOMUXSEL4MID            | INIT[1122:1122] | 1'h0         | INIT[97]  | 1             |
| IOMUXCELL_27_CONFIG     | MSS_IOMUXSEL4LOWER          | INIT[1123:1123] | 1'h0         | INIT[97]  | 1             |
| IOMUXCELL_27_CONFIG     | MSS_IOMUXSEL5UPPER          | INIT[1124:1124] | 1'h0         | INIT[97]  | 1             |
| IOMUXCELL_27_CONFIG     | MSS_IOMUXSEL5MID            | INIT[1125:1125] | 1'h0         | INIT[97]  | 1             |
| IOMUXCELL_27_CONFIG     | MSS_IOMUXSEL5LOWER          | INIT[1126:1126] | 1'h0         | INIT[97]  | 1             |
| IOMUXCELL_28_CONFIG     | MSS_IOMUXSEL0               | INIT[1127:1127] | 1'h0         | INIT[98]  | 1             |
| IOMUXCELL_28_CONFIG     | MSS_IOMUXSEL1               | INIT[1128:1128] | 1'h0         | INIT[98]  | 1             |
| IOMUXCELL_28_CONFIG     | MSS_IOMUXSEL2               | INIT[1129:1129] | 1'h0         | INIT[98]  | 1             |
| IOMUXCELL_28_CONFIG     | MSS_IOMUXSEL3               | INIT[1130:1130] | 1'h0         | INIT[98]  | 1             |
| IOMUXCELL_28_CONFIG     | MSS_IOMUXSEL4UPPER          | INIT[1131:1131] | 1'h0         | INIT[98]  | 1             |
| IOMUXCELL_28_CONFIG     | MSS_IOMUXSEL4MID            | INIT[1132:1132] | 1'h0         | INIT[98]  | 1             |
| IOMUXCELL_28_CONFIG     | MSS_IOMUXSEL4LOWER          | INIT[1133:1133] | 1'h0         | INIT[98]  | 1             |
| IOMUXCELL_28_CONFIG     | MSS_IOMUXSEL5UPPER          | INIT[1134:1134] | 1'h0         | INIT[98]  | 1             |
| IOMUXCELL_28_CONFIG     | MSS_IOMUXSEL5MID            | INIT[1135:1135] | 1'h0         | INIT[98]  | 1             |
| IOMUXCELL_28_CONFIG     | MSS_IOMUXSEL5LOWER          | INIT[1136:1136] | 1'h0         | INIT[98]  | 1             |
| IOMUXCELL_29_CONFIG     | MSS_IOMUXSEL0               | INIT[1137:1137] | 1'h0         | INIT[99]  | 1             |
| IOMUXCELL_29_CONFIG     | MSS_IOMUXSEL1               | INIT[1138:1138] | 1'h0         | INIT[99]  | 1             |
| IOMUXCELL_29_CONFIG     | MSS_IOMUXSEL2               | INIT[1139:1139] | 1'h0         | INIT[99]  | 1             |
| IOMUXCELL_29_CONFIG     | MSS_IOMUXSEL3               | INIT[1140:1140] | 1'h0         | INIT[99]  | 1             |
| IOMUXCELL_29_CONFIG     | MSS_IOMUXSEL4UPPER          | INIT[1141:1141] | 1'h0         | INIT[99]  | 1             |
| IOMUXCELL_29_CONFIG     | MSS_IOMUXSEL4MID            | INIT[1142:1142] | 1'h0         | INIT[99]  | 1             |
| IOMUXCELL_29_CONFIG     | MSS_IOMUXSEL4LOWER          | INIT[1143:1143] | 1'h0         | INIT[99]  | 1             |
| IOMUXCELL_29_CONFIG     | MSS_IOMUXSEL5UPPER          | INIT[1144:1144] | 1'h0         | INIT[99]  | 1             |
| IOMUXCELL_29_CONFIG     | MSS_IOMUXSEL5MID            | INIT[1145:1145] | 1'h0         | INIT[99]  | 1             |
| IOMUXCELL_29_CONFIG     | MSS_IOMUXSEL5LOWER          | INIT[1146:1146] | 1'h0         | INIT[99]  | 1             |
| IOMUXCELL_30_CONFIG     | MSS_IOMUXSEL0               | INIT[1147:1147] | 1'h0         | INIT[100] | 1             |
| IOMUXCELL_30_CONFIG     | MSS_IOMUXSEL1               | INIT[1148:1148] | 1'h0         | INIT[100] | 1             |
| IOMUXCELL_30_CONFIG     | MSS_IOMUXSEL2               | INIT[1149:1149] | 1'h0         | INIT[100] | 1             |
| IOMUXCELL_30_CONFIG     | MSS_IOMUXSEL3               | INIT[1150:1150] | 1'h0         | INIT[100] | 1             |
| IOMUXCELL_30_CONFIG     | MSS_IOMUXSEL4UPPER          | INIT[1151:1151] | 1'h0         | INIT[100] | 1             |
| IOMUXCELL_30_CONFIG     | MSS_IOMUXSEL4MID            | INIT[1152:1152] | 1'h0         | INIT[100] | 1             |
| IOMUXCELL_30_CONFIG     | MSS_IOMUXSEL4LOWER          | INIT[1153:1153] | 1'h0         | INIT[100] | 1             |
| IOMUXCELL_30_CONFIG     | MSS_IOMUXSEL5UPPER          | INIT[1154:1154] | 1'h0         | INIT[100] | 1             |
| IOMUXCELL_30_CONFIG     | MSS_IOMUXSEL5MID            | INIT[1155:1155] | 1'h0         | INIT[100] | 1             |
| IOMUXCELL_30_CONFIG     | MSS_IOMUXSEL5LOWER          | INIT[1156:1156] | 1'h0         | INIT[100] | 1             |
| IOMUXCELL_31_CONFIG     | MSS_IOMUXSEL0               | INIT[1157:1157] | 1'h0         | INIT[101] | 1             |
| IOMUXCELL_31_CONFIG     | MSS_IOMUXSEL1               | INIT[1158:1158] | 1'h0         | INIT[101] | 1             |
| IOMUXCELL_31_CONFIG     | MSS_IOMUXSEL2               | INIT[1159:1159] | 1'h0         | INIT[101] | 1             |
| IOMUXCELL_31_CONFIG     | MSS_IOMUXSEL3               | INIT[1160:1160] | 1'h0         | INIT[101] | 1             |
| IOMUXCELL_31_CONFIG     | MSS_IOMUXSEL4UPPER          | INIT[1161:1161] | 1'h0         | INIT[101] | 1             |
| IOMUXCELL_31_CONFIG     | MSS_IOMUXSEL4MID            | INIT[1162:1162] | 1'h0         | INIT[101] | 1             |
| IOMUXCELL_31_CONFIG     | MSS_IOMUXSEL4LOWER          | INIT[1163:1163] | 1'h0         | INIT[101] | 1             |
| IOMUXCELL_31_CONFIG     | MSS_IOMUXSEL5UPPER          | INIT[1164:1164] | 1'h0         | INIT[101] | 1             |
| IOMUXCELL_31_CONFIG     | MSS_IOMUXSEL5MID            | INIT[1165:1165] | 1'h0         | INIT[101] | 1             |
| IOMUXCELL_31_CONFIG     | MSS_IOMUXSEL5LOWER          | INIT[1166:1166] | 1'h0         | INIT[101] | 1             |
| IOMUXCELL_32_CONFIG     | MSS_IOMUXSEL0               | INIT[1167:1167] | 1'h0         | INIT[102] | 1             |
| IOMUXCELL_32_CONFIG     | MSS_IOMUXSEL1               | INIT[1168:1168] | 1'h0         | INIT[102] | 1             |
| IOMUXCELL_32_CONFIG     | MSS_IOMUXSEL2               | INIT[1169:1169] | 1'h0         | INIT[102] | 1             |
| IOMUXCELL_32_CONFIG     | MSS_IOMUXSEL3               | INIT[1170:1170] | 1'h0         | INIT[102] | 1             |
| IOMUXCELL_32_CONFIG     | MSS_IOMUXSEL4UPPER          | INIT[1171:1171] | 1'h0         | INIT[102] | 1             |
| IOMUXCELL_32_CONFIG     | MSS_IOMUXSEL4MID            | INIT[1172:1172] | 1'h0         | INIT[102] | 1             |
| IOMUXCELL_32_CONFIG     | MSS_IOMUXSEL4LOWER          | INIT[1173:1173] | 1'h0         | INIT[102] | 1             |
| IOMUXCELL_32_CONFIG     | MSS_IOMUXSEL5UPPER          | INIT[1174:1174] | 1'h0         | INIT[102] | 1             |
| IOMUXCELL_32_CONFIG     | MSS_IOMUXSEL5MID            | INIT[1175:1175] | 1'h0         | INIT[102] | 1             |
| IOMUXCELL_32_CONFIG     | MSS_IOMUXSEL5LOWER          | INIT[1176:1176] | 1'h0         | INIT[102] | 1             |
| IOMUXCELL_33_CONFIG     | MSS_IOMUXSEL0               | INIT[1177:1177] | 1'h0         | INIT[103] | 1             |
| IOMUXCELL_33_CONFIG     | MSS_IOMUXSEL1               | INIT[1178:1178] | 1'h0         | INIT[103] | 1             |
| IOMUXCELL_33_CONFIG     | MSS_IOMUXSEL2               | INIT[1179:1179] | 1'h0         | INIT[103] | 1             |
| IOMUXCELL_33_CONFIG     | MSS_IOMUXSEL3               | INIT[1180:1180] | 1'h0         | INIT[103] | 1             |
| IOMUXCELL_33_CONFIG     | MSS_IOMUXSEL4UPPER          | INIT[1181:1181] | 1'h0         | INIT[103] | 1             |
| IOMUXCELL_33_CONFIG     | MSS_IOMUXSEL4MID            | INIT[1182:1182] | 1'h0         | INIT[103] | 1             |
| IOMUXCELL_33_CONFIG     | MSS_IOMUXSEL4LOWER          | INIT[1183:1183] | 1'h0         | INIT[103] | 1             |
| IOMUXCELL_33_CONFIG     | MSS_IOMUXSEL5UPPER          | INIT[1184:1184] | 1'h0         | INIT[103] | 1             |
| IOMUXCELL_33_CONFIG     | MSS_IOMUXSEL5MID            | INIT[1185:1185] | 1'h0         | INIT[103] | 1             |
| IOMUXCELL_33_CONFIG     | MSS_IOMUXSEL5LOWER          | INIT[1186:1186] | 1'h0         | INIT[103] | 1             |
| IOMUXCELL_34_CONFIG     | MSS_IOMUXSEL0               | INIT[1187:1187] | 1'h0         | INIT[104] | 1             |
| IOMUXCELL_34_CONFIG     | MSS_IOMUXSEL1               | INIT[1188:1188] | 1'h0         | INIT[104] | 1             |
| IOMUXCELL_34_CONFIG     | MSS_IOMUXSEL2               | INIT[1189:1189] | 1'h0         | INIT[104] | 1             |
| IOMUXCELL_34_CONFIG     | MSS_IOMUXSEL3               | INIT[1190:1190] | 1'h0         | INIT[104] | 1             |
| IOMUXCELL_34_CONFIG     | MSS_IOMUXSEL4UPPER          | INIT[1191:1191] | 1'h0         | INIT[104] | 1             |
| IOMUXCELL_34_CONFIG     | MSS_IOMUXSEL4MID            | INIT[1192:1192] | 1'h0         | INIT[104] | 1             |
| IOMUXCELL_34_CONFIG     | MSS_IOMUXSEL4LOWER          | INIT[1193:1193] | 1'h0         | INIT[104] | 1             |
| IOMUXCELL_34_CONFIG     | MSS_IOMUXSEL5UPPER          | INIT[1194:1194] | 1'h0         | INIT[104] | 1             |
| IOMUXCELL_34_CONFIG     | MSS_IOMUXSEL5MID            | INIT[1195:1195] | 1'h0         | INIT[104] | 1             |
| IOMUXCELL_34_CONFIG     | MSS_IOMUXSEL5LOWER          | INIT[1196:1196] | 1'h0         | INIT[104] | 1             |
| IOMUXCELL_35_CONFIG     | MSS_IOMUXSEL0               | INIT[1197:1197] | 1'h0         | INIT[105] | 1             |
| IOMUXCELL_35_CONFIG     | MSS_IOMUXSEL1               | INIT[1198:1198] | 1'h0         | INIT[105] | 1             |
| IOMUXCELL_35_CONFIG     | MSS_IOMUXSEL2               | INIT[1199:1199] | 1'h0         | INIT[105] | 1             |
| IOMUXCELL_35_CONFIG     | MSS_IOMUXSEL3               | INIT[1200:1200] | 1'h0         | INIT[105] | 1             |
| IOMUXCELL_35_CONFIG     | MSS_IOMUXSEL4UPPER          | INIT[1201:1201] | 1'h0         | INIT[105] | 1             |
| IOMUXCELL_35_CONFIG     | MSS_IOMUXSEL4MID            | INIT[1202:1202] | 1'h0         | INIT[105] | 1             |
| IOMUXCELL_35_CONFIG     | MSS_IOMUXSEL4LOWER          | INIT[1203:1203] | 1'h0         | INIT[105] | 1             |
| IOMUXCELL_35_CONFIG     | MSS_IOMUXSEL5UPPER          | INIT[1204:1204] | 1'h0         | INIT[105] | 1             |
| IOMUXCELL_35_CONFIG     | MSS_IOMUXSEL5MID            | INIT[1205:1205] | 1'h0         | INIT[105] | 1             |
| IOMUXCELL_35_CONFIG     | MSS_IOMUXSEL5LOWER          | INIT[1206:1206] | 1'h0         | INIT[105] | 1             |
| IOMUXCELL_36_CONFIG     | MSS_IOMUXSEL0               | INIT[1207:1207] | 1'h0         | INIT[106] | 1             |
| IOMUXCELL_36_CONFIG     | MSS_IOMUXSEL1               | INIT[1208:1208] | 1'h0         | INIT[106] | 1             |
| IOMUXCELL_36_CONFIG     | MSS_IOMUXSEL2               | INIT[1209:1209] | 1'h0         | INIT[106] | 1             |
| IOMUXCELL_36_CONFIG     | MSS_IOMUXSEL3               | INIT[1210:1210] | 1'h0         | INIT[106] | 1             |
| IOMUXCELL_36_CONFIG     | MSS_IOMUXSEL4UPPER          | INIT[1211:1211] | 1'h0         | INIT[106] | 1             |
| IOMUXCELL_36_CONFIG     | MSS_IOMUXSEL4MID            | INIT[1212:1212] | 1'h0         | INIT[106] | 1             |
| IOMUXCELL_36_CONFIG     | MSS_IOMUXSEL4LOWER          | INIT[1213:1213] | 1'h0         | INIT[106] | 1             |
| IOMUXCELL_36_CONFIG     | MSS_IOMUXSEL5UPPER          | INIT[1214:1214] | 1'h0         | INIT[106] | 1             |
| IOMUXCELL_36_CONFIG     | MSS_IOMUXSEL5MID            | INIT[1215:1215] | 1'h0         | INIT[106] | 1             |
| IOMUXCELL_36_CONFIG     | MSS_IOMUXSEL5LOWER          | INIT[1216:1216] | 1'h0         | INIT[106] | 1             |
| IOMUXCELL_37_CONFIG     | MSS_IOMUXSEL0               | INIT[1217:1217] | 1'h0         | INIT[107] | 1             |
| IOMUXCELL_37_CONFIG     | MSS_IOMUXSEL1               | INIT[1218:1218] | 1'h0         | INIT[107] | 1             |
| IOMUXCELL_37_CONFIG     | MSS_IOMUXSEL2               | INIT[1219:1219] | 1'h0         | INIT[107] | 1             |
| IOMUXCELL_37_CONFIG     | MSS_IOMUXSEL3               | INIT[1220:1220] | 1'h0         | INIT[107] | 1             |
| IOMUXCELL_37_CONFIG     | MSS_IOMUXSEL4UPPER          | INIT[1221:1221] | 1'h0         | INIT[107] | 1             |
| IOMUXCELL_37_CONFIG     | MSS_IOMUXSEL4MID            | INIT[1222:1222] | 1'h0         | INIT[107] | 1             |
| IOMUXCELL_37_CONFIG     | MSS_IOMUXSEL4LOWER          | INIT[1223:1223] | 1'h0         | INIT[107] | 1             |
| IOMUXCELL_37_CONFIG     | MSS_IOMUXSEL5UPPER          | INIT[1224:1224] | 1'h0         | INIT[107] | 1             |
| IOMUXCELL_37_CONFIG     | MSS_IOMUXSEL5MID            | INIT[1225:1225] | 1'h0         | INIT[107] | 1             |
| IOMUXCELL_37_CONFIG     | MSS_IOMUXSEL5LOWER          | INIT[1226:1226] | 1'h0         | INIT[107] | 1             |
| IOMUXCELL_38_CONFIG     | MSS_IOMUXSEL0               | INIT[1227:1227] | 1'h0         | INIT[108] | 1             |
| IOMUXCELL_38_CONFIG     | MSS_IOMUXSEL1               | INIT[1228:1228] | 1'h0         | INIT[108] | 1             |
| IOMUXCELL_38_CONFIG     | MSS_IOMUXSEL2               | INIT[1229:1229] | 1'h0         | INIT[108] | 1             |
| IOMUXCELL_38_CONFIG     | MSS_IOMUXSEL3               | INIT[1230:1230] | 1'h0         | INIT[108] | 1             |
| IOMUXCELL_38_CONFIG     | MSS_IOMUXSEL4UPPER          | INIT[1231:1231] | 1'h0         | INIT[108] | 1             |
| IOMUXCELL_38_CONFIG     | MSS_IOMUXSEL4MID            | INIT[1232:1232] | 1'h0         | INIT[108] | 1             |
| IOMUXCELL_38_CONFIG     | MSS_IOMUXSEL4LOWER          | INIT[1233:1233] | 1'h0         | INIT[108] | 1             |
| IOMUXCELL_38_CONFIG     | MSS_IOMUXSEL5UPPER          | INIT[1234:1234] | 1'h0         | INIT[108] | 1             |
| IOMUXCELL_38_CONFIG     | MSS_IOMUXSEL5MID            | INIT[1235:1235] | 1'h0         | INIT[108] | 1             |
| IOMUXCELL_38_CONFIG     | MSS_IOMUXSEL5LOWER          | INIT[1236:1236] | 1'h0         | INIT[108] | 1             |
| IOMUXCELL_39_CONFIG     | MSS_IOMUXSEL0               | INIT[1237:1237] | 1'h0         | INIT[109] | 1             |
| IOMUXCELL_39_CONFIG     | MSS_IOMUXSEL1               | INIT[1238:1238] | 1'h0         | INIT[109] | 1             |
| IOMUXCELL_39_CONFIG     | MSS_IOMUXSEL2               | INIT[1239:1239] | 1'h0         | INIT[109] | 1             |
| IOMUXCELL_39_CONFIG     | MSS_IOMUXSEL3               | INIT[1240:1240] | 1'h0         | INIT[109] | 1             |
| IOMUXCELL_39_CONFIG     | MSS_IOMUXSEL4UPPER          | INIT[1241:1241] | 1'h0         | INIT[109] | 1             |
| IOMUXCELL_39_CONFIG     | MSS_IOMUXSEL4MID            | INIT[1242:1242] | 1'h0         | INIT[109] | 1             |
| IOMUXCELL_39_CONFIG     | MSS_IOMUXSEL4LOWER          | INIT[1243:1243] | 1'h0         | INIT[109] | 1             |
| IOMUXCELL_39_CONFIG     | MSS_IOMUXSEL5UPPER          | INIT[1244:1244] | 1'h0         | INIT[109] | 1             |
| IOMUXCELL_39_CONFIG     | MSS_IOMUXSEL5MID            | INIT[1245:1245] | 1'h0         | INIT[109] | 1             |
| IOMUXCELL_39_CONFIG     | MSS_IOMUXSEL5LOWER          | INIT[1246:1246] | 1'h0         | INIT[109] | 1             |
| IOMUXCELL_40_CONFIG     | MSS_IOMUXSEL0               | INIT[1247:1247] | 1'h0         | INIT[110] | 1             |
| IOMUXCELL_40_CONFIG     | MSS_IOMUXSEL1               | INIT[1248:1248] | 1'h0         | INIT[110] | 1             |
| IOMUXCELL_40_CONFIG     | MSS_IOMUXSEL2               | INIT[1249:1249] | 1'h0         | INIT[110] | 1             |
| IOMUXCELL_40_CONFIG     | MSS_IOMUXSEL3               | INIT[1250:1250] | 1'h0         | INIT[110] | 1             |
| IOMUXCELL_40_CONFIG     | MSS_IOMUXSEL4UPPER          | INIT[1251:1251] | 1'h0         | INIT[110] | 1             |
| IOMUXCELL_40_CONFIG     | MSS_IOMUXSEL4MID            | INIT[1252:1252] | 1'h0         | INIT[110] | 1             |
| IOMUXCELL_40_CONFIG     | MSS_IOMUXSEL4LOWER          | INIT[1253:1253] | 1'h0         | INIT[110] | 1             |
| IOMUXCELL_40_CONFIG     | MSS_IOMUXSEL5UPPER          | INIT[1254:1254] | 1'h0         | INIT[110] | 1             |
| IOMUXCELL_40_CONFIG     | MSS_IOMUXSEL5MID            | INIT[1255:1255] | 1'h0         | INIT[110] | 1             |
| IOMUXCELL_40_CONFIG     | MSS_IOMUXSEL5LOWER          | INIT[1256:1256] | 1'h0         | INIT[110] | 1             |
| IOMUXCELL_41_CONFIG     | MSS_IOMUXSEL0               | INIT[1257:1257] | 1'h0         | INIT[111] | 1             |
| IOMUXCELL_41_CONFIG     | MSS_IOMUXSEL1               | INIT[1258:1258] | 1'h0         | INIT[111] | 1             |
| IOMUXCELL_41_CONFIG     | MSS_IOMUXSEL2               | INIT[1259:1259] | 1'h0         | INIT[111] | 1             |
| IOMUXCELL_41_CONFIG     | MSS_IOMUXSEL3               | INIT[1260:1260] | 1'h0         | INIT[111] | 1             |
| IOMUXCELL_41_CONFIG     | MSS_IOMUXSEL4UPPER          | INIT[1261:1261] | 1'h0         | INIT[111] | 1             |
| IOMUXCELL_41_CONFIG     | MSS_IOMUXSEL4MID            | INIT[1262:1262] | 1'h0         | INIT[111] | 1             |
| IOMUXCELL_41_CONFIG     | MSS_IOMUXSEL4LOWER          | INIT[1263:1263] | 1'h0         | INIT[111] | 1             |
| IOMUXCELL_41_CONFIG     | MSS_IOMUXSEL5UPPER          | INIT[1264:1264] | 1'h0         | INIT[111] | 1             |
| IOMUXCELL_41_CONFIG     | MSS_IOMUXSEL5MID            | INIT[1265:1265] | 1'h0         | INIT[111] | 1             |
| IOMUXCELL_41_CONFIG     | MSS_IOMUXSEL5LOWER          | INIT[1266:1266] | 1'h0         | INIT[111] | 1             |
| IOMUXCELL_42_CONFIG     | MSS_IOMUXSEL0               | INIT[1267:1267] | 1'h0         | INIT[112] | 1             |
| IOMUXCELL_42_CONFIG     | MSS_IOMUXSEL1               | INIT[1268:1268] | 1'h0         | INIT[112] | 1             |
| IOMUXCELL_42_CONFIG     | MSS_IOMUXSEL2               | INIT[1269:1269] | 1'h0         | INIT[112] | 1             |
| IOMUXCELL_42_CONFIG     | MSS_IOMUXSEL3               | INIT[1270:1270] | 1'h0         | INIT[112] | 1             |
| IOMUXCELL_42_CONFIG     | MSS_IOMUXSEL4UPPER          | INIT[1271:1271] | 1'h0         | INIT[112] | 1             |
| IOMUXCELL_42_CONFIG     | MSS_IOMUXSEL4MID            | INIT[1272:1272] | 1'h0         | INIT[112] | 1             |
| IOMUXCELL_42_CONFIG     | MSS_IOMUXSEL4LOWER          | INIT[1273:1273] | 1'h0         | INIT[112] | 1             |
| IOMUXCELL_42_CONFIG     | MSS_IOMUXSEL5UPPER          | INIT[1274:1274] | 1'h0         | INIT[112] | 1             |
| IOMUXCELL_42_CONFIG     | MSS_IOMUXSEL5MID            | INIT[1275:1275] | 1'h0         | INIT[112] | 1             |
| IOMUXCELL_42_CONFIG     | MSS_IOMUXSEL5LOWER          | INIT[1276:1276] | 1'h0         | INIT[112] | 1             |
| IOMUXCELL_43_CONFIG     | MSS_IOMUXSEL0               | INIT[1277:1277] | 1'h0         | INIT[113] | 1             |
| IOMUXCELL_43_CONFIG     | MSS_IOMUXSEL1               | INIT[1278:1278] | 1'h0         | INIT[113] | 1             |
| IOMUXCELL_43_CONFIG     | MSS_IOMUXSEL2               | INIT[1279:1279] | 1'h0         | INIT[113] | 1             |
| IOMUXCELL_43_CONFIG     | MSS_IOMUXSEL3               | INIT[1280:1280] | 1'h0         | INIT[113] | 1             |
| IOMUXCELL_43_CONFIG     | MSS_IOMUXSEL4UPPER          | INIT[1281:1281] | 1'h0         | INIT[113] | 1             |
| IOMUXCELL_43_CONFIG     | MSS_IOMUXSEL4MID            | INIT[1282:1282] | 1'h0         | INIT[113] | 1             |
| IOMUXCELL_43_CONFIG     | MSS_IOMUXSEL4LOWER          | INIT[1283:1283] | 1'h0         | INIT[113] | 1             |
| IOMUXCELL_43_CONFIG     | MSS_IOMUXSEL5UPPER          | INIT[1284:1284] | 1'h0         | INIT[113] | 1             |
| IOMUXCELL_43_CONFIG     | MSS_IOMUXSEL5MID            | INIT[1285:1285] | 1'h0         | INIT[113] | 1             |
| IOMUXCELL_43_CONFIG     | MSS_IOMUXSEL5LOWER          | INIT[1286:1286] | 1'h0         | INIT[113] | 1             |
| IOMUXCELL_44_CONFIG     | MSS_IOMUXSEL0               | INIT[1287:1287] | 1'h0         | INIT[114] | 1             |
| IOMUXCELL_44_CONFIG     | MSS_IOMUXSEL1               | INIT[1288:1288] | 1'h0         | INIT[114] | 1             |
| IOMUXCELL_44_CONFIG     | MSS_IOMUXSEL2               | INIT[1289:1289] | 1'h0         | INIT[114] | 1             |
| IOMUXCELL_44_CONFIG     | MSS_IOMUXSEL3               | INIT[1290:1290] | 1'h0         | INIT[114] | 1             |
| IOMUXCELL_44_CONFIG     | MSS_IOMUXSEL4UPPER          | INIT[1291:1291] | 1'h0         | INIT[114] | 1             |
| IOMUXCELL_44_CONFIG     | MSS_IOMUXSEL4MID            | INIT[1292:1292] | 1'h0         | INIT[114] | 1             |
| IOMUXCELL_44_CONFIG     | MSS_IOMUXSEL4LOWER          | INIT[1293:1293] | 1'h0         | INIT[114] | 1             |
| IOMUXCELL_44_CONFIG     | MSS_IOMUXSEL5UPPER          | INIT[1294:1294] | 1'h0         | INIT[114] | 1             |
| IOMUXCELL_44_CONFIG     | MSS_IOMUXSEL5MID            | INIT[1295:1295] | 1'h0         | INIT[114] | 1             |
| IOMUXCELL_44_CONFIG     | MSS_IOMUXSEL5LOWER          | INIT[1296:1296] | 1'h0         | INIT[114] | 1             |
| IOMUXCELL_45_CONFIG     | MSS_IOMUXSEL0               | INIT[1297:1297] | 1'h0         | INIT[115] | 1             |
| IOMUXCELL_45_CONFIG     | MSS_IOMUXSEL1               | INIT[1298:1298] | 1'h0         | INIT[115] | 1             |
| IOMUXCELL_45_CONFIG     | MSS_IOMUXSEL2               | INIT[1299:1299] | 1'h0         | INIT[115] | 1             |
| IOMUXCELL_45_CONFIG     | MSS_IOMUXSEL3               | INIT[1300:1300] | 1'h0         | INIT[115] | 1             |
| IOMUXCELL_45_CONFIG     | MSS_IOMUXSEL4UPPER          | INIT[1301:1301] | 1'h0         | INIT[115] | 1             |
| IOMUXCELL_45_CONFIG     | MSS_IOMUXSEL4MID            | INIT[1302:1302] | 1'h0         | INIT[115] | 1             |
| IOMUXCELL_45_CONFIG     | MSS_IOMUXSEL4LOWER          | INIT[1303:1303] | 1'h0         | INIT[115] | 1             |
| IOMUXCELL_45_CONFIG     | MSS_IOMUXSEL5UPPER          | INIT[1304:1304] | 1'h0         | INIT[115] | 1             |
| IOMUXCELL_45_CONFIG     | MSS_IOMUXSEL5MID            | INIT[1305:1305] | 1'h0         | INIT[115] | 1             |
| IOMUXCELL_45_CONFIG     | MSS_IOMUXSEL5LOWER          | INIT[1306:1306] | 1'h0         | INIT[115] | 1             |
| IOMUXCELL_46_CONFIG     | MSS_IOMUXSEL0               | INIT[1307:1307] | 1'h0         | INIT[116] | 1             |
| IOMUXCELL_46_CONFIG     | MSS_IOMUXSEL1               | INIT[1308:1308] | 1'h0         | INIT[116] | 1             |
| IOMUXCELL_46_CONFIG     | MSS_IOMUXSEL2               | INIT[1309:1309] | 1'h0         | INIT[116] | 1             |
| IOMUXCELL_46_CONFIG     | MSS_IOMUXSEL3               | INIT[1310:1310] | 1'h0         | INIT[116] | 1             |
| IOMUXCELL_46_CONFIG     | MSS_IOMUXSEL4UPPER          | INIT[1311:1311] | 1'h0         | INIT[116] | 1             |
| IOMUXCELL_46_CONFIG     | MSS_IOMUXSEL4MID            | INIT[1312:1312] | 1'h0         | INIT[116] | 1             |
| IOMUXCELL_46_CONFIG     | MSS_IOMUXSEL4LOWER          | INIT[1313:1313] | 1'h0         | INIT[116] | 1             |
| IOMUXCELL_46_CONFIG     | MSS_IOMUXSEL5UPPER          | INIT[1314:1314] | 1'h0         | INIT[116] | 1             |
| IOMUXCELL_46_CONFIG     | MSS_IOMUXSEL5MID            | INIT[1315:1315] | 1'h0         | INIT[116] | 1             |
| IOMUXCELL_46_CONFIG     | MSS_IOMUXSEL5LOWER          | INIT[1316:1316] | 1'h0         | INIT[116] | 1             |
| IOMUXCELL_47_CONFIG     | MSS_IOMUXSEL0               | INIT[1317:1317] | 1'h0         | INIT[117] | 1             |
| IOMUXCELL_47_CONFIG     | MSS_IOMUXSEL1               | INIT[1318:1318] | 1'h0         | INIT[117] | 1             |
| IOMUXCELL_47_CONFIG     | MSS_IOMUXSEL2               | INIT[1319:1319] | 1'h0         | INIT[117] | 1             |
| IOMUXCELL_47_CONFIG     | MSS_IOMUXSEL3               | INIT[1320:1320] | 1'h0         | INIT[117] | 1             |
| IOMUXCELL_47_CONFIG     | MSS_IOMUXSEL4UPPER          | INIT[1321:1321] | 1'h0         | INIT[117] | 1             |
| IOMUXCELL_47_CONFIG     | MSS_IOMUXSEL4MID            | INIT[1322:1322] | 1'h0         | INIT[117] | 1             |
| IOMUXCELL_47_CONFIG     | MSS_IOMUXSEL4LOWER          | INIT[1323:1323] | 1'h0         | INIT[117] | 1             |
| IOMUXCELL_47_CONFIG     | MSS_IOMUXSEL5UPPER          | INIT[1324:1324] | 1'h0         | INIT[117] | 1             |
| IOMUXCELL_47_CONFIG     | MSS_IOMUXSEL5MID            | INIT[1325:1325] | 1'h0         | INIT[117] | 1             |
| IOMUXCELL_47_CONFIG     | MSS_IOMUXSEL5LOWER          | INIT[1326:1326] | 1'h0         | INIT[117] | 1             |
| IOMUXCELL_48_CONFIG     | MSS_IOMUXSEL0               | INIT[1327:1327] | 1'h0         | INIT[118] | 1             |
| IOMUXCELL_48_CONFIG     | MSS_IOMUXSEL1               | INIT[1328:1328] | 1'h0         | INIT[118] | 1             |
| IOMUXCELL_48_CONFIG     | MSS_IOMUXSEL2               | INIT[1329:1329] | 1'h0         | INIT[118] | 1             |
| IOMUXCELL_48_CONFIG     | MSS_IOMUXSEL3               | INIT[1330:1330] | 1'h0         | INIT[118] | 1             |
| IOMUXCELL_48_CONFIG     | MSS_IOMUXSEL4UPPER          | INIT[1331:1331] | 1'h0         | INIT[118] | 1             |
| IOMUXCELL_48_CONFIG     | MSS_IOMUXSEL4MID            | INIT[1332:1332] | 1'h0         | INIT[118] | 1             |
| IOMUXCELL_48_CONFIG     | MSS_IOMUXSEL4LOWER          | INIT[1333:1333] | 1'h0         | INIT[118] | 1             |
| IOMUXCELL_48_CONFIG     | MSS_IOMUXSEL5UPPER          | INIT[1334:1334] | 1'h0         | INIT[118] | 1             |
| IOMUXCELL_48_CONFIG     | MSS_IOMUXSEL5MID            | INIT[1335:1335] | 1'h0         | INIT[118] | 1             |
| IOMUXCELL_48_CONFIG     | MSS_IOMUXSEL5LOWER          | INIT[1336:1336] | 1'h0         | INIT[118] | 1             |
| IOMUXCELL_49_CONFIG     | MSS_IOMUXSEL0               | INIT[1337:1337] | 1'h0         | INIT[119] | 1             |
| IOMUXCELL_49_CONFIG     | MSS_IOMUXSEL1               | INIT[1338:1338] | 1'h0         | INIT[119] | 1             |
| IOMUXCELL_49_CONFIG     | MSS_IOMUXSEL2               | INIT[1339:1339] | 1'h0         | INIT[119] | 1             |
| IOMUXCELL_49_CONFIG     | MSS_IOMUXSEL3               | INIT[1340:1340] | 1'h0         | INIT[119] | 1             |
| IOMUXCELL_49_CONFIG     | MSS_IOMUXSEL4UPPER          | INIT[1341:1341] | 1'h0         | INIT[119] | 1             |
| IOMUXCELL_49_CONFIG     | MSS_IOMUXSEL4MID            | INIT[1342:1342] | 1'h0         | INIT[119] | 1             |
| IOMUXCELL_49_CONFIG     | MSS_IOMUXSEL4LOWER          | INIT[1343:1343] | 1'h0         | INIT[119] | 1             |
| IOMUXCELL_49_CONFIG     | MSS_IOMUXSEL5UPPER          | INIT[1344:1344] | 1'h0         | INIT[119] | 1             |
| IOMUXCELL_49_CONFIG     | MSS_IOMUXSEL5MID            | INIT[1345:1345] | 1'h0         | INIT[119] | 1             |
| IOMUXCELL_49_CONFIG     | MSS_IOMUXSEL5LOWER          | INIT[1346:1346] | 1'h0         | INIT[119] | 1             |
| IOMUXCELL_50_CONFIG     | MSS_IOMUXSEL0               | INIT[1347:1347] | 1'h0         | INIT[120] | 1             |
| IOMUXCELL_50_CONFIG     | MSS_IOMUXSEL1               | INIT[1348:1348] | 1'h0         | INIT[120] | 1             |
| IOMUXCELL_50_CONFIG     | MSS_IOMUXSEL2               | INIT[1349:1349] | 1'h0         | INIT[120] | 1             |
| IOMUXCELL_50_CONFIG     | MSS_IOMUXSEL3               | INIT[1350:1350] | 1'h0         | INIT[120] | 1             |
| IOMUXCELL_50_CONFIG     | MSS_IOMUXSEL4UPPER          | INIT[1351:1351] | 1'h0         | INIT[120] | 1             |
| IOMUXCELL_50_CONFIG     | MSS_IOMUXSEL4MID            | INIT[1352:1352] | 1'h0         | INIT[120] | 1             |
| IOMUXCELL_50_CONFIG     | MSS_IOMUXSEL4LOWER          | INIT[1353:1353] | 1'h0         | INIT[120] | 1             |
| IOMUXCELL_50_CONFIG     | MSS_IOMUXSEL5UPPER          | INIT[1354:1354] | 1'h0         | INIT[120] | 1             |
| IOMUXCELL_50_CONFIG     | MSS_IOMUXSEL5MID            | INIT[1355:1355] | 1'h0         | INIT[120] | 1             |
| IOMUXCELL_50_CONFIG     | MSS_IOMUXSEL5LOWER          | INIT[1356:1356] | 1'h0         | INIT[120] | 1             |
| IOMUXCELL_51_CONFIG     | MSS_IOMUXSEL0               | INIT[1357:1357] | 1'h0         | INIT[121] | 1             |
| IOMUXCELL_51_CONFIG     | MSS_IOMUXSEL1               | INIT[1358:1358] | 1'h0         | INIT[121] | 1             |
| IOMUXCELL_51_CONFIG     | MSS_IOMUXSEL2               | INIT[1359:1359] | 1'h0         | INIT[121] | 1             |
| IOMUXCELL_51_CONFIG     | MSS_IOMUXSEL3               | INIT[1360:1360] | 1'h0         | INIT[121] | 1             |
| IOMUXCELL_51_CONFIG     | MSS_IOMUXSEL4UPPER          | INIT[1361:1361] | 1'h0         | INIT[121] | 1             |
| IOMUXCELL_51_CONFIG     | MSS_IOMUXSEL4MID            | INIT[1362:1362] | 1'h0         | INIT[121] | 1             |
| IOMUXCELL_51_CONFIG     | MSS_IOMUXSEL4LOWER          | INIT[1363:1363] | 1'h0         | INIT[121] | 1             |
| IOMUXCELL_51_CONFIG     | MSS_IOMUXSEL5UPPER          | INIT[1364:1364] | 1'h1         | INIT[121] | 1             |
| IOMUXCELL_51_CONFIG     | MSS_IOMUXSEL5MID            | INIT[1365:1365] | 1'h0         | INIT[121] | 1             |
| IOMUXCELL_51_CONFIG     | MSS_IOMUXSEL5LOWER          | INIT[1366:1366] | 1'h0         | INIT[121] | 1             |
| IOMUXCELL_52_CONFIG     | MSS_IOMUXSEL0               | INIT[1367:1367] | 1'h1         | INIT[122] | 1             |
| IOMUXCELL_52_CONFIG     | MSS_IOMUXSEL1               | INIT[1368:1368] | 1'h0         | INIT[122] | 1             |
| IOMUXCELL_52_CONFIG     | MSS_IOMUXSEL2               | INIT[1369:1369] | 1'h0         | INIT[122] | 1             |
| IOMUXCELL_52_CONFIG     | MSS_IOMUXSEL3               | INIT[1370:1370] | 1'h0         | INIT[122] | 1             |
| IOMUXCELL_52_CONFIG     | MSS_IOMUXSEL4UPPER          | INIT[1371:1371] | 1'h0         | INIT[122] | 1             |
| IOMUXCELL_52_CONFIG     | MSS_IOMUXSEL4MID            | INIT[1372:1372] | 1'h1         | INIT[122] | 1             |
| IOMUXCELL_52_CONFIG     | MSS_IOMUXSEL4LOWER          | INIT[1373:1373] | 1'h1         | INIT[122] | 1             |
| IOMUXCELL_52_CONFIG     | MSS_IOMUXSEL5UPPER          | INIT[1374:1374] | 1'h0         | INIT[122] | 1             |
| IOMUXCELL_52_CONFIG     | MSS_IOMUXSEL5MID            | INIT[1375:1375] | 1'h1         | INIT[122] | 1             |
| IOMUXCELL_52_CONFIG     | MSS_IOMUXSEL5LOWER          | INIT[1376:1376] | 1'h1         | INIT[122] | 1             |
| IOMUXCELL_53_CONFIG     | MSS_IOMUXSEL0               | INIT[1377:1377] | 1'h0         | INIT[123] | 1             |
| IOMUXCELL_53_CONFIG     | MSS_IOMUXSEL1               | INIT[1378:1378] | 1'h0         | INIT[123] | 1             |
| IOMUXCELL_53_CONFIG     | MSS_IOMUXSEL2               | INIT[1379:1379] | 1'h0         | INIT[123] | 1             |
| IOMUXCELL_53_CONFIG     | MSS_IOMUXSEL3               | INIT[1380:1380] | 1'h0         | INIT[123] | 1             |
| IOMUXCELL_53_CONFIG     | MSS_IOMUXSEL4UPPER          | INIT[1381:1381] | 1'h0         | INIT[123] | 1             |
| IOMUXCELL_53_CONFIG     | MSS_IOMUXSEL4MID            | INIT[1382:1382] | 1'h0         | INIT[123] | 1             |
| IOMUXCELL_53_CONFIG     | MSS_IOMUXSEL4LOWER          | INIT[1383:1383] | 1'h0         | INIT[123] | 1             |
| IOMUXCELL_53_CONFIG     | MSS_IOMUXSEL5UPPER          | INIT[1384:1384] | 1'h0         | INIT[123] | 1             |
| IOMUXCELL_53_CONFIG     | MSS_IOMUXSEL5MID            | INIT[1385:1385] | 1'h0         | INIT[123] | 1             |
| IOMUXCELL_53_CONFIG     | MSS_IOMUXSEL5LOWER          | INIT[1386:1386] | 1'h0         | INIT[123] | 1             |
| IOMUXCELL_54_CONFIG     | MSS_IOMUXSEL0               | INIT[1387:1387] | 1'h0         | INIT[124] | 1             |
| IOMUXCELL_54_CONFIG     | MSS_IOMUXSEL1               | INIT[1388:1388] | 1'h0         | INIT[124] | 1             |
| IOMUXCELL_54_CONFIG     | MSS_IOMUXSEL2               | INIT[1389:1389] | 1'h0         | INIT[124] | 1             |
| IOMUXCELL_54_CONFIG     | MSS_IOMUXSEL3               | INIT[1390:1390] | 1'h0         | INIT[124] | 1             |
| IOMUXCELL_54_CONFIG     | MSS_IOMUXSEL4UPPER          | INIT[1391:1391] | 1'h0         | INIT[124] | 1             |
| IOMUXCELL_54_CONFIG     | MSS_IOMUXSEL4MID            | INIT[1392:1392] | 1'h0         | INIT[124] | 1             |
| IOMUXCELL_54_CONFIG     | MSS_IOMUXSEL4LOWER          | INIT[1393:1393] | 1'h0         | INIT[124] | 1             |
| IOMUXCELL_54_CONFIG     | MSS_IOMUXSEL5UPPER          | INIT[1394:1394] | 1'h0         | INIT[124] | 1             |
| IOMUXCELL_54_CONFIG     | MSS_IOMUXSEL5MID            | INIT[1395:1395] | 1'h0         | INIT[124] | 1             |
| IOMUXCELL_54_CONFIG     | MSS_IOMUXSEL5LOWER          | INIT[1396:1396] | 1'h0         | INIT[124] | 1             |
| IOMUXCELL_55_CONFIG     | MSS_IOMUXSEL0               | INIT[1397:1397] | 1'h0         | INIT[125] | 1             |
| IOMUXCELL_55_CONFIG     | MSS_IOMUXSEL1               | INIT[1398:1398] | 1'h0         | INIT[125] | 1             |
| IOMUXCELL_55_CONFIG     | MSS_IOMUXSEL2               | INIT[1399:1399] | 1'h0         | INIT[125] | 1             |
| IOMUXCELL_55_CONFIG     | MSS_IOMUXSEL3               | INIT[1400:1400] | 1'h0         | INIT[125] | 1             |
| IOMUXCELL_55_CONFIG     | MSS_IOMUXSEL4UPPER          | INIT[1401:1401] | 1'h0         | INIT[125] | 1             |
| IOMUXCELL_55_CONFIG     | MSS_IOMUXSEL4MID            | INIT[1402:1402] | 1'h0         | INIT[125] | 1             |
| IOMUXCELL_55_CONFIG     | MSS_IOMUXSEL4LOWER          | INIT[1403:1403] | 1'h0         | INIT[125] | 1             |
| IOMUXCELL_55_CONFIG     | MSS_IOMUXSEL5UPPER          | INIT[1404:1404] | 1'h0         | INIT[125] | 1             |
| IOMUXCELL_55_CONFIG     | MSS_IOMUXSEL5MID            | INIT[1405:1405] | 1'h0         | INIT[125] | 1             |
| IOMUXCELL_55_CONFIG     | MSS_IOMUXSEL5LOWER          | INIT[1406:1406] | 1'h0         | INIT[125] | 1             |
| IOMUXCELL_56_CONFIG     | MSS_IOMUXSEL0               | INIT[1407:1407] | 1'h0         | INIT[126] | 1             |
| IOMUXCELL_56_CONFIG     | MSS_IOMUXSEL1               | INIT[1408:1408] | 1'h0         | INIT[126] | 1             |
| IOMUXCELL_56_CONFIG     | MSS_IOMUXSEL2               | INIT[1409:1409] | 1'h0         | INIT[126] | 1             |
| IOMUXCELL_56_CONFIG     | MSS_IOMUXSEL3               | INIT[1410:1410] | 1'h0         | INIT[126] | 1             |
| IOMUXCELL_56_CONFIG     | MSS_IOMUXSEL4UPPER          | INIT[1411:1411] | 1'h0         | INIT[126] | 1             |
| IOMUXCELL_56_CONFIG     | MSS_IOMUXSEL4MID            | INIT[1412:1412] | 1'h0         | INIT[126] | 1             |
| IOMUXCELL_56_CONFIG     | MSS_IOMUXSEL4LOWER          | INIT[1413:1413] | 1'h0         | INIT[126] | 1             |
| IOMUXCELL_56_CONFIG     | MSS_IOMUXSEL5UPPER          | INIT[1414:1414] | 1'h0         | INIT[126] | 1             |
| IOMUXCELL_56_CONFIG     | MSS_IOMUXSEL5MID            | INIT[1415:1415] | 1'h0         | INIT[126] | 1             |
| IOMUXCELL_56_CONFIG     | MSS_IOMUXSEL5LOWER          | INIT[1416:1416] | 1'h0         | INIT[126] | 1             |
+-------------------------+-----------------------------+-----------------+--------------+-----------+---------------+

(*) Lock Value = 0, disables modification of the Register field.


FDDR ( Unused )
+-------------------------+--------------------------------+---------------+-------+-----------+---------------+
| Register                | Field                          | INIT          | Value | Lock INIT | Lock Value(*) |
+-------------------------+--------------------------------+---------------+-------+-----------+---------------+
| PLL_CONFIG_LOW_1        | PLL_REF_DIVISOR                | INIT[32:27]   | 6'h1  | INIT[0]   | 1             |
| PLL_CONFIG_LOW_1        | PLL_FEEDBACK_DIVISOR           | INIT[42:33]   | 10'h2 | INIT[1]   | 1             |
| PLL_CONFIG_LOW_2        | PLL_OUTPUT_DIVISOR             | INIT[45:43]   | 3'h2  | INIT[2]   | 1             |
| PLL_CONFIG_HIGH         | PLL_FILTER_RANGE               | INIT[49:46]   | 4'h9  | INIT[3]   | 1             |
| PLL_CONFIG_HIGH         | PLL_LOCKWIN                    | INIT[52:50]   | 3'h0  | INIT[4]   | 1             |
| PLL_CONFIG_HIGH         | PLL_LOCKCNT                    | INIT[56:53]   | 4'hF  | INIT[5]   | 1             |
| PLL_CONFIG_HIGH         | PLL_BYPASS                     | INIT[57:57]   | 1'h1  | INIT[6]   | 1             |
| PLL_CONFIG_HIGH         | PLL_MODE_1V2                   | INIT[58:58]   | 1'h1  | INIT[7]   | 1             |
| PLL_CONFIG_HIGH         | PLL_MODE_3V3                   | INIT[59:59]   | 1'h0  | INIT[8]   | 1             |
| PLL_CONFIG_HIGH         | PLL_FSE                        | INIT[60:60]   | 1'h0  | INIT[9]   | 1             |
| PLL_CONFIG_HIGH         | PLL_PD                         | INIT[61:61]   | 1'h1  | INIT[10]  | 1             |
| FDDR_FACC_CLK_EN        | DDR_CLK_EN                     | INIT[62:62]   | 1'h1  | INIT[11]  | 1             |
| FDDR_FACC_MUX_CONFIG    | FACC_STANDBY_SEL               | INIT[65:63]   | 3'h0  | INIT[12]  | 1             |
| FDDR_FACC_MUX_CONFIG    | FACC_SRC_SEL                   | INIT[68:66]   | 3'h0  | INIT[13]  | 1             |
| FDDR_FACC_MUX_CONFIG    | FACC_PRE_SRC_SEL               | INIT[69:69]   | 1'h0  | INIT[14]  | 1             |
| FDDR_FACC_MUX_CONFIG    | FACC_GLMUX_SEL                 | INIT[70:70]   | 1'h1  | INIT[15]  | 1             |
| FDDR_FACC_MUX_CONFIG    | FACC_FAB_REF_SEL               | INIT[71:71]   | 1'h0  | INIT[16]  | 1             |
| FDDR_FACC_DIVISOR_RATIO | FIC64_DIVISOR                  | INIT[74:72]   | 3'h0  | INIT[17]  | 1             |
| FDDR_FACC_DIVISOR_RATIO | DIVISOR_A                      | INIT[76:75]   | 2'h0  | INIT[18]  | 1             |
| FDDR_FACC_DIVISOR_RATIO | BASE_DIVISOR                   | INIT[79:77]   | 3'h0  | INIT[19]  | 1             |
| PLL_DELAY_LINE_SEL      | PLL_REF_DEL_SEL                | INIT[81:80]   | 2'h0  | INIT[20]  | 1             |
| PLL_DELAY_LINE_SEL      | PLL_FB_DEL_SEL                 | INIT[83:82]   | 2'h0  | INIT[20]  | 1             |
| FDDR_SOFT_RESET         | FDDR_CTLR_SOFTRESET            | INIT[84:84]   | 1'h1  | INIT[21]  | 1             |
| FDDR_SOFT_RESET         | FDDR_FIC64_SOFTRESET           | INIT[85:85]   | 1'h1  | INIT[22]  | 1             |
| FDDR_IO_CALIB           | PCODE                          | INIT[91:86]   | 6'h0  | INIT[23]  | 1             |
| FDDR_IO_CALIB           | NCODE                          | INIT[97:92]   | 6'h0  | INIT[23]  | 1             |
| FDDR_IO_CALIB           | CALIB_START                    | INIT[98:98]   | 1'h0  | INIT[23]  | 1             |
| FDDR_IO_CALIB           | CALIB_LOCK                     | INIT[99:99]   | 1'h0  | INIT[23]  | 1             |
| FDDR_IO_CALIB           | CALIB_TRIM                     | INIT[100:100] | 1'h0  | INIT[23]  | 1             |
| FDDR_INTERRUPT_ENABLE   | FPLL_LOCK_INT_ENABLE           | INIT[101:101] | 1'h0  | INIT[24]  | 1             |
| FDDR_INTERRUPT_ENABLE   | FPLL_LOCKLOST_INT_ENABLE       | INIT[102:102] | 1'h0  | INIT[24]  | 1             |
| FDDR_INTERRUPT_ENABLE   | FABRIC_PLL_LOCK_INT_ENABLE     | INIT[103:103] | 1'h0  | INIT[24]  | 1             |
| FDDR_INTERRUPT_ENABLE   | FABRIC_PLL_LOCKLOST_INT_ENABLE | INIT[104:104] | 1'h0  | INIT[24]  | 1             |
| FDDR_INTERRUPT_ENABLE   | FDDR_ECC_INT_ENABLE            | INIT[105:105] | 1'h0  | INIT[24]  | 1             |
| FDDR_INTERRUPT_ENABLE   | IO_CALIB_INT_ENABLE            | INIT[106:106] | 1'h0  | INIT[24]  | 1             |
| FDDR_INTERRUPT_ENABLE   | FIC64_INT_ENABLE               | INIT[107:107] | 1'h0  | INIT[24]  | 1             |
| F_AXI_AHB_MODE_SEL      | F_AXI_AHB_MODE                 | INIT[108:108] | 1'h0  | INIT[25]  | 1             |
| PHY_SELF_REF_EN         | PHY_SELF_REF_EN                | INIT[109:109] | 1'h0  | INIT[26]  | 1             |
+-------------------------+--------------------------------+---------------+-------+-----------+---------------+

(*) Lock Value = 0, disables modification of the Register field.


SERDES_IF_0 ( Unused )
+------------------------+--------------------------+---------------+----------+-----------+---------------+
| Register               | Field                    | INIT          | Value    | Lock INIT | Lock Value(*) |
+------------------------+--------------------------+---------------+----------+-----------+---------------+
| SER_PLL_CONFIG_LOW     | PLL_REF_DIVISOR          | INIT[85:80]   | 6'h1     | INIT[0]   | 1             |
| SER_PLL_CONFIG_LOW     | PLL_FEEDBACK_DIVISOR     | INIT[95:86]   | 10'h2    | INIT[1]   | 1             |
| SER_PLL_CONFIG_LOW     | PLL_OUTPUT_DIVISOR       | INIT[98:96]   | 3'h2     | INIT[2]   | 1             |
| SER_PLL_CONFIG_HIGH    | PLL_FILTER_RANGE         | INIT[102:99]  | 4'h9     | INIT[3]   | 1             |
| SER_PLL_CONFIG_HIGH    | PLL_LOCKWIN              | INIT[105:103] | 3'h0     | INIT[4]   | 1             |
| SER_PLL_CONFIG_HIGH    | PLL_LOCKCNT              | INIT[109:106] | 4'hF     | INIT[5]   | 1             |
| SER_PLL_CONFIG_HIGH    | PLL_RESET                | INIT[110:110] | 1'h1     | INIT[6]   | 1             |
| SER_PLL_CONFIG_HIGH    | PLL_BYPASS               | INIT[111:111] | 1'h1     | INIT[7]   | 1             |
| SER_PLL_CONFIG_HIGH    | PLL_MODE_1V2             | INIT[112:112] | 1'h1     | INIT[8]   | 1             |
| SER_PLL_CONFIG_HIGH    | PLL_MODE_3V3             | INIT[113:113] | 1'h0     | INIT[9]   | 1             |
| SER_PLL_CONFIG_HIGH    | PLL_FSE                  | INIT[114:114] | 1'h0     | INIT[10]  | 1             |
| SER_PLL_CONFIG_HIGH    | PLL_PD                   | INIT[115:115] | 1'h0     | INIT[11]  | 1             |
| SERDESIF_SOFT_RESET    | PCIE_CTLR_SOFTRESET      | INIT[116:116] | 1'h1     | INIT[12]  | 1             |
| SERDESIF_SOFT_RESET    | XAUI_CTRL_SOFTRESET      | INIT[117:117] | 1'h1     | INIT[13]  | 1             |
| SERDESIF_SOFT_RESET    | SERDES_LANE0_SOFTRESET   | INIT[118:118] | 1'h1     | INIT[14]  | 1             |
| SERDESIF_SOFT_RESET    | SERDES_LANE1_SOFTRESET   | INIT[119:119] | 1'h1     | INIT[15]  | 1             |
| SERDESIF_SOFT_RESET    | SERDES_LANE2_SOFTRESET   | INIT[120:120] | 1'h1     | INIT[16]  | 1             |
| SERDESIF_SOFT_RESET    | SERDES_LANE3_SOFTRESET   | INIT[121:121] | 1'h1     | INIT[17]  | 1             |
| SER_INTERRUPT_ENABLE   | SPLL_LOCK_INT_ENABLE     | INIT[122:122] | 1'h0     | INIT[18]  | 1             |
| SER_INTERRUPT_ENABLE   | SPLL_LOCKLOST_INT_ENABLE | INIT[123:123] | 1'h0     | INIT[18]  | 1             |
| SER_INTERRUPT_ENABLE   | FPLL_LOCK_INT_ENABLE     | INIT[124:124] | 1'h0     | INIT[18]  | 1             |
| SER_INTERRUPT_ENABLE   | FPLL_LOCKLOST_INT_ENABLE | INIT[125:125] | 1'h0     | INIT[18]  | 1             |
| CONFIG_AXI_AHB_BRIDGE  | CFGR_AXI_AHB_MASTER      | INIT[126:126] | 1'h1     | INIT[19]  | 1             |
| CONFIG_AXI_AHB_BRIDGE  | CFGR_AXI_AHB_SLAVE       | INIT[127:127] | 1'h1     | INIT[20]  | 1             |
| CONFIG_ECC_INTR_ENABLE | CFGR_PCIE_ECC_EN         | INIT[130:128] | 3'h7     | INIT[21]  | 1             |
| CONFIG_ECC_INTR_ENABLE | CFGR_PCIE_ECC_INTR_EN    | INIT[133:131] | 3'h7     | INIT[22]  | 1             |
| CONFIG_TEST_IN         | CONFIG_TEST_IN           | INIT[165:134] | 32'h0    | INIT[23]  | 1             |
| TEST_OUT_READ_ADDR     | TEST_OUT_READ_ADDR       | INIT[170:166] | 5'h0     | INIT[24]  | 1             |
| CONFIG_PCIE_PM         | CFGR_SLOT_CONFIG         | INIT[171:171] | 1'h0     | INIT[25]  | 1             |
| CONFIG_PCIE_PM         | CFGR_PM_AUX_PWR          | INIT[172:172] | 1'h0     | INIT[26]  | 1             |
| CONFIG_PCIE_PM         | CFGR_L2_P2_ENABLE        | INIT[173:173] | 1'h0     | INIT[27]  | 1             |
| CONFIG_PCIE_PM         | CFGR_TX_SWING            | INIT[174:174] | 1'h0     | INIT[28]  | 1             |
| CONFIG_PHY_MODE_0      | CONFIG_PHY_MODE          | INIT[190:175] | 16'h5555 | INIT[29]  | 1             |
| CONFIG_PHY_MODE_1      | CONFIG_ECPS_SEL          | INIT[194:191] | 4'h0     | INIT[30]  | 1             |
| CONFIG_PHY_MODE_1      | CONFIG_LINKK2LANE        | INIT[198:195] | 4'hF     | INIT[31]  | 1             |
| CONFIG_PHY_MODE_1      | CONFIG_REG_LANE_SEL      | INIT[202:199] | 4'hF     | INIT[32]  | 1             |
| CONFIG_PHY_MODE_2      | CONFIG_REXT_SEL          | INIT[210:203] | 8'h0     | INIT[33]  | 1             |
| CONFIG_PCIE_0          | PCIE_VENDOR_ID           | INIT[226:211] | 16'h0    | INIT[34]  | 1             |
| CONFIG_PCIE_0          | PCIE_DEVICE_ID           | INIT[242:227] | 16'h0    | INIT[35]  | 1             |
| CONFIG_PCIE_1          | PCIE_SUB_VENDOR_ID       | INIT[258:243] | 16'h0    | INIT[36]  | 1             |
| CONFIG_PCIE_1          | PCIE_SUB_DEVICE_ID       | INIT[274:259] | 16'h0    | INIT[37]  | 1             |
| CONFIG_PCIE_2          | PCIE_REV_ID              | INIT[290:275] | 16'h0    | INIT[38]  | 1             |
| CONFIG_PCIE_2          | PCIE_CLASS_CODE          | INIT[306:291] | 16'h0    | INIT[39]  | 1             |
| CONFIG_PCIE_3          | K_BRIDGE_SPEED           | INIT[307:307] | 1'h0     | INIT[40]  | 1             |
| CONFIG_PCIE_3          | K_BRIDGE_EMPH            | INIT[308:308] | 1'h0     | INIT[41]  | 1             |
| CONFIG_PCIE_3          | K_BRIDGE_SPEC_REV        | INIT[310:309] | 2'h0     | INIT[42]  | 1             |
| CONFIG_BAR_SIZE_0_1    | CONFIG_BAR_CONTROL_0     | INIT[314:311] | 4'h0     | INIT[43]  | 1             |
| CONFIG_BAR_SIZE_0_1    | CONFIG_BAR_SIZE_0        | INIT[319:315] | 5'h0     | INIT[44]  | 1             |
| CONFIG_BAR_SIZE_0_1    | CONFIG_BAR_CONTROL_1     | INIT[323:320] | 4'h0     | INIT[45]  | 1             |
| CONFIG_BAR_SIZE_0_1    | CONFIG_BAR_SIZE_1        | INIT[328:324] | 5'h0     | INIT[46]  | 1             |
| CONFIG_BAR_SIZE_2_3    | CONFIG_BAR_CONTROL_2     | INIT[332:329] | 4'h0     | INIT[47]  | 1             |
| CONFIG_BAR_SIZE_2_3    | CONFIG_BAR_SIZE_2        | INIT[337:333] | 5'h0     | INIT[48]  | 1             |
| CONFIG_BAR_SIZE_2_3    | CONFIG_BAR_CONTROL_3     | INIT[341:338] | 4'h0     | INIT[49]  | 1             |
| CONFIG_BAR_SIZE_2_3    | CONFIG_BAR_SIZE_3        | INIT[346:342] | 5'h0     | INIT[50]  | 1             |
| CONFIG_BAR_SIZE_3_4    | CONFIG_BAR_CONTROL_4     | INIT[350:347] | 4'h0     | INIT[51]  | 1             |
| CONFIG_BAR_SIZE_3_4    | CONFIG_BAR_SIZE_4        | INIT[355:351] | 5'h0     | INIT[52]  | 1             |
| CONFIG_BAR_SIZE_3_4    | CONFIG_BAR_CONTROL_5     | INIT[359:356] | 4'h0     | INIT[53]  | 1             |
| CONFIG_BAR_SIZE_3_4    | CONFIG_BAR_SIZE_5        | INIT[364:360] | 5'h0     | INIT[54]  | 1             |
| REFCLK_SEL             | LANE01_REFCLK_SEL        | INIT[366:365] | 2'h0     | INIT[55]  | 1             |
| REFCLK_SEL             | LANE23_REFCLK_SEL        | INIT[368:367] | 2'h0     | INIT[56]  | 1             |
| PCLK_SEL               | PCIE_CORECLK_SEL         | INIT[370:369] | 2'h0     | INIT[57]  | 1             |
| PCLK_SEL               | PIPE_PCLKIN_LANE01_SEL   | INIT[372:371] | 2'h0     | INIT[58]  | 1             |
| PCLK_SEL               | PIPE_PCLKIN_LANE23_SEL   | INIT[374:373] | 2'h0     | INIT[59]  | 1             |
| ECPS_RSTN_SEL          | FABRIC_EPCS_RSTN_SEL     | INIT[378:375] | 4'h0     | INIT[60]  | 1             |
| MBIST_CLK_SEL          | MBIST_CLK_SEL            | INIT[379:379] | 1'h0     | INIT[61]  | 1             |
| SERDES_FATC_RESET      | FATC_RESET               | INIT[380:380] | 1'h1     | INIT[62]  | 1             |
| RC_OSC_SPLL_REFCLK_SEL | RC_OSC_REFCLK_SEL        | INIT[381:381] | 1'h1     | INIT[63]  | 1             |
| SPREAD_SPECTRUM_CLK    | PLL_SERDESIF_SSE         | INIT[382:382] | 1'h0     | INIT[64]  | 1             |
| SPREAD_SPECTRUM_CLK    | PLL_SERDESIF_SSMD        | INIT[384:383] | 2'h0     | INIT[65]  | 1             |
| SPREAD_SPECTRUM_CLK    | PLL_SERDESIF_SSMF        | INIT[389:385] | 5'h0     | INIT[66]  | 1             |
| CONF_AXI_MSTR_WNDW_0   | CONF_AXI_MSTR_WNDW_0     | INIT[421:390] | 32'h0    | INIT[67]  | 1             |
| CONF_AXI_MSTR_WNDW_1   | CONF_AXI_MSTR_WNDW_1     | INIT[453:422] | 32'h0    | INIT[68]  | 1             |
| CONF_AXI_MSTR_WNDW_2   | CONF_AXI_MSTR_WNDW_2     | INIT[485:454] | 32'h0    | INIT[69]  | 1             |
| CONF_AXI_MSTR_WNDW_3   | CONF_AXI_MSTR_WNDW_3     | INIT[489:486] | 4'h0     | INIT[70]  | 1             |
| CONF_AXI_SLV_WNDW_0    | CONF_AXI_SLV_WNDW_0      | INIT[521:490] | 32'h0    | INIT[71]  | 1             |
| CONF_AXI_SLV_WNDW_1    | CONF_AXI_SLV_WNDW_1      | INIT[553:522] | 32'h0    | INIT[72]  | 1             |
| CONF_AXI_SLV_WNDW_2    | CONF_AXI_SLV_WNDW_2      | INIT[585:554] | 32'h0    | INIT[73]  | 1             |
| CONF_AXI_SLV_WNDW_3    | CONF_AXI_SLV_WNDW_3      | INIT[588:586] | 3'h0     | INIT[74]  | 1             |
| DESKEW_CONFIG          | DESKEW_PLL_REF_CLK       | INIT[590:589] | 2'h0     | INIT[75]  | 1             |
| DESKEW_CONFIG          | DESKEW_PLL_FDB_CLK       | INIT[592:591] | 2'h0     | INIT[76]  | 1             |
| DEBUG_MODE_KEY         | DEBUG_MODE_KEY           | INIT[600:593] | 8'h0     | INIT[77]  | 1             |
| ATSPEED_CLK_SEL        | ATSPEED_CLK_SEL          | INIT[601:601] | 1'h0     | INIT[78]  | 1             |
| EXTRA_BITS             | EXTRA_BITS               | INIT[609:602] | 8'h0F    | INIT[79]  | 1             |
+------------------------+--------------------------+---------------+----------+-----------+---------------+

(*) Lock Value = 0, disables modification of the Register field.


SERDES_IF_1 ( Unused )
+------------------------+--------------------------+---------------+----------+-----------+---------------+
| Register               | Field                    | INIT          | Value    | Lock INIT | Lock Value(*) |
+------------------------+--------------------------+---------------+----------+-----------+---------------+
| SER_PLL_CONFIG_LOW     | PLL_REF_DIVISOR          | INIT[85:80]   | 6'h1     | INIT[0]   | 1             |
| SER_PLL_CONFIG_LOW     | PLL_FEEDBACK_DIVISOR     | INIT[95:86]   | 10'h2    | INIT[1]   | 1             |
| SER_PLL_CONFIG_LOW     | PLL_OUTPUT_DIVISOR       | INIT[98:96]   | 3'h2     | INIT[2]   | 1             |
| SER_PLL_CONFIG_HIGH    | PLL_FILTER_RANGE         | INIT[102:99]  | 4'h9     | INIT[3]   | 1             |
| SER_PLL_CONFIG_HIGH    | PLL_LOCKWIN              | INIT[105:103] | 3'h0     | INIT[4]   | 1             |
| SER_PLL_CONFIG_HIGH    | PLL_LOCKCNT              | INIT[109:106] | 4'hF     | INIT[5]   | 1             |
| SER_PLL_CONFIG_HIGH    | PLL_RESET                | INIT[110:110] | 1'h1     | INIT[6]   | 1             |
| SER_PLL_CONFIG_HIGH    | PLL_BYPASS               | INIT[111:111] | 1'h1     | INIT[7]   | 1             |
| SER_PLL_CONFIG_HIGH    | PLL_MODE_1V2             | INIT[112:112] | 1'h1     | INIT[8]   | 1             |
| SER_PLL_CONFIG_HIGH    | PLL_MODE_3V3             | INIT[113:113] | 1'h0     | INIT[9]   | 1             |
| SER_PLL_CONFIG_HIGH    | PLL_FSE                  | INIT[114:114] | 1'h0     | INIT[10]  | 1             |
| SER_PLL_CONFIG_HIGH    | PLL_PD                   | INIT[115:115] | 1'h0     | INIT[11]  | 1             |
| SERDESIF_SOFT_RESET    | PCIE_CTLR_SOFTRESET      | INIT[116:116] | 1'h1     | INIT[12]  | 1             |
| SERDESIF_SOFT_RESET    | XAUI_CTRL_SOFTRESET      | INIT[117:117] | 1'h1     | INIT[13]  | 1             |
| SERDESIF_SOFT_RESET    | SERDES_LANE0_SOFTRESET   | INIT[118:118] | 1'h1     | INIT[14]  | 1             |
| SERDESIF_SOFT_RESET    | SERDES_LANE1_SOFTRESET   | INIT[119:119] | 1'h1     | INIT[15]  | 1             |
| SERDESIF_SOFT_RESET    | SERDES_LANE2_SOFTRESET   | INIT[120:120] | 1'h1     | INIT[16]  | 1             |
| SERDESIF_SOFT_RESET    | SERDES_LANE3_SOFTRESET   | INIT[121:121] | 1'h1     | INIT[17]  | 1             |
| SER_INTERRUPT_ENABLE   | SPLL_LOCK_INT_ENABLE     | INIT[122:122] | 1'h0     | INIT[18]  | 1             |
| SER_INTERRUPT_ENABLE   | SPLL_LOCKLOST_INT_ENABLE | INIT[123:123] | 1'h0     | INIT[18]  | 1             |
| SER_INTERRUPT_ENABLE   | FPLL_LOCK_INT_ENABLE     | INIT[124:124] | 1'h0     | INIT[18]  | 1             |
| SER_INTERRUPT_ENABLE   | FPLL_LOCKLOST_INT_ENABLE | INIT[125:125] | 1'h0     | INIT[18]  | 1             |
| CONFIG_AXI_AHB_BRIDGE  | CFGR_AXI_AHB_MASTER      | INIT[126:126] | 1'h1     | INIT[19]  | 1             |
| CONFIG_AXI_AHB_BRIDGE  | CFGR_AXI_AHB_SLAVE       | INIT[127:127] | 1'h1     | INIT[20]  | 1             |
| CONFIG_ECC_INTR_ENABLE | CFGR_PCIE_ECC_EN         | INIT[130:128] | 3'h7     | INIT[21]  | 1             |
| CONFIG_ECC_INTR_ENABLE | CFGR_PCIE_ECC_INTR_EN    | INIT[133:131] | 3'h7     | INIT[22]  | 1             |
| CONFIG_TEST_IN         | CONFIG_TEST_IN           | INIT[165:134] | 32'h0    | INIT[23]  | 1             |
| TEST_OUT_READ_ADDR     | TEST_OUT_READ_ADDR       | INIT[170:166] | 5'h0     | INIT[24]  | 1             |
| CONFIG_PCIE_PM         | CFGR_SLOT_CONFIG         | INIT[171:171] | 1'h0     | INIT[25]  | 1             |
| CONFIG_PCIE_PM         | CFGR_PM_AUX_PWR          | INIT[172:172] | 1'h0     | INIT[26]  | 1             |
| CONFIG_PCIE_PM         | CFGR_L2_P2_ENABLE        | INIT[173:173] | 1'h0     | INIT[27]  | 1             |
| CONFIG_PCIE_PM         | CFGR_TX_SWING            | INIT[174:174] | 1'h0     | INIT[28]  | 1             |
| CONFIG_PHY_MODE_0      | CONFIG_PHY_MODE          | INIT[190:175] | 16'h5555 | INIT[29]  | 1             |
| CONFIG_PHY_MODE_1      | CONFIG_ECPS_SEL          | INIT[194:191] | 4'h0     | INIT[30]  | 1             |
| CONFIG_PHY_MODE_1      | CONFIG_LINKK2LANE        | INIT[198:195] | 4'hF     | INIT[31]  | 1             |
| CONFIG_PHY_MODE_1      | CONFIG_REG_LANE_SEL      | INIT[202:199] | 4'hF     | INIT[32]  | 1             |
| CONFIG_PHY_MODE_2      | CONFIG_REXT_SEL          | INIT[210:203] | 8'h0     | INIT[33]  | 1             |
| CONFIG_PCIE_0          | PCIE_VENDOR_ID           | INIT[226:211] | 16'h0    | INIT[34]  | 1             |
| CONFIG_PCIE_0          | PCIE_DEVICE_ID           | INIT[242:227] | 16'h0    | INIT[35]  | 1             |
| CONFIG_PCIE_1          | PCIE_SUB_VENDOR_ID       | INIT[258:243] | 16'h0    | INIT[36]  | 1             |
| CONFIG_PCIE_1          | PCIE_SUB_DEVICE_ID       | INIT[274:259] | 16'h0    | INIT[37]  | 1             |
| CONFIG_PCIE_2          | PCIE_REV_ID              | INIT[290:275] | 16'h0    | INIT[38]  | 1             |
| CONFIG_PCIE_2          | PCIE_CLASS_CODE          | INIT[306:291] | 16'h0    | INIT[39]  | 1             |
| CONFIG_PCIE_3          | K_BRIDGE_SPEED           | INIT[307:307] | 1'h0     | INIT[40]  | 1             |
| CONFIG_PCIE_3          | K_BRIDGE_EMPH            | INIT[308:308] | 1'h0     | INIT[41]  | 1             |
| CONFIG_PCIE_3          | K_BRIDGE_SPEC_REV        | INIT[310:309] | 2'h0     | INIT[42]  | 1             |
| CONFIG_BAR_SIZE_0_1    | CONFIG_BAR_CONTROL_0     | INIT[314:311] | 4'h0     | INIT[43]  | 1             |
| CONFIG_BAR_SIZE_0_1    | CONFIG_BAR_SIZE_0        | INIT[319:315] | 5'h0     | INIT[44]  | 1             |
| CONFIG_BAR_SIZE_0_1    | CONFIG_BAR_CONTROL_1     | INIT[323:320] | 4'h0     | INIT[45]  | 1             |
| CONFIG_BAR_SIZE_0_1    | CONFIG_BAR_SIZE_1        | INIT[328:324] | 5'h0     | INIT[46]  | 1             |
| CONFIG_BAR_SIZE_2_3    | CONFIG_BAR_CONTROL_2     | INIT[332:329] | 4'h0     | INIT[47]  | 1             |
| CONFIG_BAR_SIZE_2_3    | CONFIG_BAR_SIZE_2        | INIT[337:333] | 5'h0     | INIT[48]  | 1             |
| CONFIG_BAR_SIZE_2_3    | CONFIG_BAR_CONTROL_3     | INIT[341:338] | 4'h0     | INIT[49]  | 1             |
| CONFIG_BAR_SIZE_2_3    | CONFIG_BAR_SIZE_3        | INIT[346:342] | 5'h0     | INIT[50]  | 1             |
| CONFIG_BAR_SIZE_3_4    | CONFIG_BAR_CONTROL_4     | INIT[350:347] | 4'h0     | INIT[51]  | 1             |
| CONFIG_BAR_SIZE_3_4    | CONFIG_BAR_SIZE_4        | INIT[355:351] | 5'h0     | INIT[52]  | 1             |
| CONFIG_BAR_SIZE_3_4    | CONFIG_BAR_CONTROL_5     | INIT[359:356] | 4'h0     | INIT[53]  | 1             |
| CONFIG_BAR_SIZE_3_4    | CONFIG_BAR_SIZE_5        | INIT[364:360] | 5'h0     | INIT[54]  | 1             |
| REFCLK_SEL             | LANE01_REFCLK_SEL        | INIT[366:365] | 2'h0     | INIT[55]  | 1             |
| REFCLK_SEL             | LANE23_REFCLK_SEL        | INIT[368:367] | 2'h0     | INIT[56]  | 1             |
| PCLK_SEL               | PCIE_CORECLK_SEL         | INIT[370:369] | 2'h0     | INIT[57]  | 1             |
| PCLK_SEL               | PIPE_PCLKIN_LANE01_SEL   | INIT[372:371] | 2'h0     | INIT[58]  | 1             |
| PCLK_SEL               | PIPE_PCLKIN_LANE23_SEL   | INIT[374:373] | 2'h0     | INIT[59]  | 1             |
| ECPS_RSTN_SEL          | FABRIC_EPCS_RSTN_SEL     | INIT[378:375] | 4'h0     | INIT[60]  | 1             |
| MBIST_CLK_SEL          | MBIST_CLK_SEL            | INIT[379:379] | 1'h0     | INIT[61]  | 1             |
| SERDES_FATC_RESET      | FATC_RESET               | INIT[380:380] | 1'h1     | INIT[62]  | 1             |
| RC_OSC_SPLL_REFCLK_SEL | RC_OSC_REFCLK_SEL        | INIT[381:381] | 1'h1     | INIT[63]  | 1             |
| SPREAD_SPECTRUM_CLK    | PLL_SERDESIF_SSE         | INIT[382:382] | 1'h0     | INIT[64]  | 1             |
| SPREAD_SPECTRUM_CLK    | PLL_SERDESIF_SSMD        | INIT[384:383] | 2'h0     | INIT[65]  | 1             |
| SPREAD_SPECTRUM_CLK    | PLL_SERDESIF_SSMF        | INIT[389:385] | 5'h0     | INIT[66]  | 1             |
| CONF_AXI_MSTR_WNDW_0   | CONF_AXI_MSTR_WNDW_0     | INIT[421:390] | 32'h0    | INIT[67]  | 1             |
| CONF_AXI_MSTR_WNDW_1   | CONF_AXI_MSTR_WNDW_1     | INIT[453:422] | 32'h0    | INIT[68]  | 1             |
| CONF_AXI_MSTR_WNDW_2   | CONF_AXI_MSTR_WNDW_2     | INIT[485:454] | 32'h0    | INIT[69]  | 1             |
| CONF_AXI_MSTR_WNDW_3   | CONF_AXI_MSTR_WNDW_3     | INIT[489:486] | 4'h0     | INIT[70]  | 1             |
| CONF_AXI_SLV_WNDW_0    | CONF_AXI_SLV_WNDW_0      | INIT[521:490] | 32'h0    | INIT[71]  | 1             |
| CONF_AXI_SLV_WNDW_1    | CONF_AXI_SLV_WNDW_1      | INIT[553:522] | 32'h0    | INIT[72]  | 1             |
| CONF_AXI_SLV_WNDW_2    | CONF_AXI_SLV_WNDW_2      | INIT[585:554] | 32'h0    | INIT[73]  | 1             |
| CONF_AXI_SLV_WNDW_3    | CONF_AXI_SLV_WNDW_3      | INIT[588:586] | 3'h0     | INIT[74]  | 1             |
| DESKEW_CONFIG          | DESKEW_PLL_REF_CLK       | INIT[590:589] | 2'h0     | INIT[75]  | 1             |
| DESKEW_CONFIG          | DESKEW_PLL_FDB_CLK       | INIT[592:591] | 2'h0     | INIT[76]  | 1             |
| DEBUG_MODE_KEY         | DEBUG_MODE_KEY           | INIT[600:593] | 8'h0     | INIT[77]  | 1             |
| ATSPEED_CLK_SEL        | ATSPEED_CLK_SEL          | INIT[601:601] | 1'h0     | INIT[78]  | 1             |
| EXTRA_BITS             | EXTRA_BITS               | INIT[609:602] | 8'h0F    | INIT[79]  | 1             |
+------------------------+--------------------------+---------------+----------+-----------+---------------+

(*) Lock Value = 0, disables modification of the Register field.


NAND_FLASH_sb_0/NAND_FLASH_sb_MSS_0/MSS_ADLIB_INST/INST_MSS_050_IP ( Security Settings )
+---------------------------+---------------------------+------------------+-------+----------------+---------------+
| Register                  | Field                     | ACT_UBITS        | Value | Lock ACT_UBITS | Lock Value(*) |
+---------------------------+---------------------------+------------------+-------+----------------+---------------+
| MM0_1_2_MS0_ALLOWED_R     | MM0_1_2_MS0_ALLOWED_R     | ACT_UBITS[0:0]   | 1'h1  | N/A            | N/A           |
| MM0_1_2_MS1_ALLOWED_R     | MM0_1_2_MS1_ALLOWED_R     | ACT_UBITS[1:1]   | 1'h1  | N/A            | N/A           |
| MM0_1_2_MS2_ALLOWED_R     | MM0_1_2_MS2_ALLOWED_R     | ACT_UBITS[2:2]   | 1'h1  | N/A            | N/A           |
| MM0_1_2_MS3_ALLOWED_R     | MM0_1_2_MS3_ALLOWED_R     | ACT_UBITS[3:3]   | 1'h1  | N/A            | N/A           |
| MM0_1_2_MS6_ALLOWED_R     | MM0_1_2_MS6_ALLOWED_R     | ACT_UBITS[4:4]   | 1'h1  | N/A            | N/A           |
| MM0_1_2_MS0_ALLOWED_W     | MM0_1_2_MS0_ALLOWED_W     | ACT_UBITS[5:5]   | 1'h1  | N/A            | N/A           |
| MM0_1_2_MS1_ALLOWED_W     | MM0_1_2_MS1_ALLOWED_W     | ACT_UBITS[6:6]   | 1'h1  | N/A            | N/A           |
| MM0_1_2_MS2_ALLOWED_W     | MM0_1_2_MS2_ALLOWED_W     | ACT_UBITS[7:7]   | 1'h1  | N/A            | N/A           |
| MM0_1_2_MS3_ALLOWED_W     | MM0_1_2_MS3_ALLOWED_W     | ACT_UBITS[8:8]   | 1'h1  | N/A            | N/A           |
| MM0_1_2_MS6_ALLOWED_W     | MM0_1_2_MS6_ALLOWED_W     | ACT_UBITS[9:9]   | 1'h1  | N/A            | N/A           |
| MM4_5_FIC64_MS0_ALLOWED_R | MM4_5_FIC64_MS0_ALLOWED_R | ACT_UBITS[10:10] | 1'h1  | N/A            | N/A           |
| MM4_5_FIC64_MS1_ALLOWED_R | MM4_5_FIC64_MS1_ALLOWED_R | ACT_UBITS[11:11] | 1'h1  | N/A            | N/A           |
| MM4_5_FIC64_MS2_ALLOWED_R | MM4_5_FIC64_MS2_ALLOWED_R | ACT_UBITS[12:12] | 1'h1  | N/A            | N/A           |
| MM4_5_FIC64_MS3_ALLOWED_R | MM4_5_FIC64_MS3_ALLOWED_R | ACT_UBITS[13:13] | 1'h1  | N/A            | N/A           |
| MM4_5_FIC64_MS6_ALLOWED_R | MM4_5_FIC64_MS6_ALLOWED_R | ACT_UBITS[14:14] | 1'h1  | N/A            | N/A           |
| MM4_5_FIC64_MS0_ALLOWED_W | MM4_5_FIC64_MS0_ALLOWED_W | ACT_UBITS[15:15] | 1'h1  | N/A            | N/A           |
| MM4_5_FIC64_MS1_ALLOWED_W | MM4_5_FIC64_MS1_ALLOWED_W | ACT_UBITS[16:16] | 1'h1  | N/A            | N/A           |
| MM4_5_FIC64_MS2_ALLOWED_W | MM4_5_FIC64_MS2_ALLOWED_W | ACT_UBITS[17:17] | 1'h1  | N/A            | N/A           |
| MM4_5_FIC64_MS3_ALLOWED_W | MM4_5_FIC64_MS3_ALLOWED_W | ACT_UBITS[18:18] | 1'h1  | N/A            | N/A           |
| MM4_5_FIC64_MS6_ALLOWED_W | MM4_5_FIC64_MS6_ALLOWED_W | ACT_UBITS[19:19] | 1'h1  | N/A            | N/A           |
| MM3_6_7_8_MS0_ALLOWED_R   | MM3_6_7_8_MS0_ALLOWED_R   | ACT_UBITS[20:20] | 1'h1  | N/A            | N/A           |
| MM3_6_7_8_MS1_ALLOWED_R   | MM3_6_7_8_MS1_ALLOWED_R   | ACT_UBITS[21:21] | 1'h1  | N/A            | N/A           |
| MM3_6_7_8_MS2_ALLOWED_R   | MM3_6_7_8_MS2_ALLOWED_R   | ACT_UBITS[22:22] | 1'h1  | N/A            | N/A           |
| MM3_6_7_8_MS3_ALLOWED_R   | MM3_6_7_8_MS3_ALLOWED_R   | ACT_UBITS[23:23] | 1'h1  | N/A            | N/A           |
| MM3_6_7_8_MS6_ALLOWED_R   | MM3_6_7_8_MS6_ALLOWED_R   | ACT_UBITS[24:24] | 1'h1  | N/A            | N/A           |
| MM3_6_7_8_MS0_ALLOWED_W   | MM3_6_7_8_MS0_ALLOWED_W   | ACT_UBITS[25:25] | 1'h1  | N/A            | N/A           |
| MM3_6_7_8_MS1_ALLOWED_W   | MM3_6_7_8_MS1_ALLOWED_W   | ACT_UBITS[26:26] | 1'h1  | N/A            | N/A           |
| MM3_6_7_8_MS2_ALLOWED_W   | MM3_6_7_8_MS2_ALLOWED_W   | ACT_UBITS[27:27] | 1'h1  | N/A            | N/A           |
| MM3_6_7_8_MS3_ALLOWED_W   | MM3_6_7_8_MS3_ALLOWED_W   | ACT_UBITS[28:28] | 1'h1  | N/A            | N/A           |
| MM3_6_7_8_MS6_ALLOWED_W   | MM3_6_7_8_MS6_ALLOWED_W   | ACT_UBITS[29:29] | 1'h1  | N/A            | N/A           |
| MM9_MS0_ALLOWED_R         | MM9_MS0_ALLOWED_R         | ACT_UBITS[30:30] | 1'h1  | N/A            | N/A           |
| MM9_MS1_ALLOWED_R         | MM9_MS1_ALLOWED_R         | ACT_UBITS[31:31] | 1'h1  | N/A            | N/A           |
| MM9_MS2_ALLOWED_R         | MM9_MS2_ALLOWED_R         | ACT_UBITS[32:32] | 1'h1  | N/A            | N/A           |
| MM9_MS3_ALLOWED_R         | MM9_MS3_ALLOWED_R         | ACT_UBITS[33:33] | 1'h1  | N/A            | N/A           |
| MM9_MS6_ALLOWED_R         | MM9_MS6_ALLOWED_R         | ACT_UBITS[34:34] | 1'h1  | N/A            | N/A           |
| MM9_MS0_ALLOWED_W         | MM9_MS0_ALLOWED_W         | ACT_UBITS[35:35] | 1'h1  | N/A            | N/A           |
| MM9_MS1_ALLOWED_W         | MM9_MS1_ALLOWED_W         | ACT_UBITS[36:36] | 1'h1  | N/A            | N/A           |
| MM9_MS2_ALLOWED_W         | MM9_MS2_ALLOWED_W         | ACT_UBITS[37:37] | 1'h1  | N/A            | N/A           |
| MM9_MS3_ALLOWED_W         | MM9_MS3_ALLOWED_W         | ACT_UBITS[38:38] | 1'h1  | N/A            | N/A           |
| MM9_MS6_ALLOWED_W         | MM9_MS6_ALLOWED_W         | ACT_UBITS[39:39] | 1'h1  | N/A            | N/A           |
| NVM0_LOWER_M3ACCESS       | NVM0_LOWER_M3ACCESS       | ACT_UBITS[40:40] | 1'h1  | N/A            | N/A           |
| NVM0_LOWER_FABRIC_ACCESS  | NVM0_LOWER_FABRIC_ACCESS  | ACT_UBITS[41:41] | 1'h1  | N/A            | N/A           |
| NVM0_LOWER_OTHERS_ACCESS  | NVM0_LOWER_OTHERS_ACCESS  | ACT_UBITS[42:42] | 1'h1  | N/A            | N/A           |
| NVM0_LOWER_ALLOWED        | NVM0_LOWER_ALLOWED        | ACT_UBITS[43:43] | 1'h1  | N/A            | N/A           |
| NVM0_UPPER_M3ACCESS       | NVM0_UPPER_M3ACCESS       | ACT_UBITS[44:44] | 1'h1  | N/A            | N/A           |
| NVM0_UPPER_FABRIC_ACCESS  | NVM0_UPPER_FABRIC_ACCESS  | ACT_UBITS[45:45] | 1'h1  | N/A            | N/A           |
| NVM0_UPPER_OTHERS_ACCESS  | NVM0_UPPER_OTHERS_ACCESS  | ACT_UBITS[46:46] | 1'h1  | N/A            | N/A           |
| NVM0_UPPER_ALLOWED        | NVM0_UPPER_ALLOWED        | ACT_UBITS[47:47] | 1'h1  | N/A            | N/A           |
| NVM1_LOWER_M3ACCESS       | NVM1_LOWER_M3ACCESS       | ACT_UBITS[48:48] | 1'h1  | N/A            | N/A           |
| NVM1_LOWER_FABRIC_ACCESS  | NVM1_LOWER_FABRIC_ACCESS  | ACT_UBITS[49:49] | 1'h1  | N/A            | N/A           |
| NVM1_LOWER_OTHERS_ACCESS  | NVM1_LOWER_OTHERS_ACCESS  | ACT_UBITS[50:50] | 1'h1  | N/A            | N/A           |
| NVM1_LOWER_ALLOWED        | NVM1_LOWER_ALLOWED        | ACT_UBITS[51:51] | 1'h1  | N/A            | N/A           |
| NVM1_UPPER_M3ACCESS       | NVM1_UPPER_M3ACCESS       | ACT_UBITS[52:52] | 1'h1  | N/A            | N/A           |
| NVM1_UPPER_FABRIC_ACCESS  | NVM1_UPPER_FABRIC_ACCESS  | ACT_UBITS[53:53] | 1'h1  | N/A            | N/A           |
| NVM1_UPPER_OTHERS_ACCESS  | NVM1_UPPER_OTHERS_ACCESS  | ACT_UBITS[54:54] | 1'h1  | N/A            | N/A           |
| NVM1_UPPER_ALLOWED        | NVM1_UPPER_ALLOWED        | ACT_UBITS[55:55] | 1'h1  | N/A            | N/A           |
+---------------------------+---------------------------+------------------+-------+----------------+---------------+

(*) Lock Value = 0, disables modification of the Register field.


System controller / M3 Settings
+----------------------------------+---------+
| Function                         | Enabled |
+----------------------------------+---------+
| System controller suspended mode | No      |
| M3                               | Yes     |
+----------------------------------+---------+

CCC-SW0 ( Unused pin tie-off )
+-----------------+---------+
| Input Pin       | Tie-Off |
+-----------------+---------+
| PLL_POWERDOWN_N | 0       |
| PRESET_N        | 1       |
| NGMUX0_ARST_N   | 1       |
| NGMUX1_ARST_N   | 1       |
| NGMUX2_ARST_N   | 1       |
| NGMUX3_ARST_N   | 1       |
| PLL_ARST_N      | 1       |
| GPD0_ARST_N     | 1       |
| GPD1_ARST_N     | 1       |
| GPD2_ARST_N     | 1       |
| GPD3_ARST_N     | 1       |
| CLK0            | 1       |
| CLK1            | 1       |
| CLK2            | 1       |
| CLK3            | 1       |
| PCLK            | 1       |
+-----------------+---------+

CCC-SW1 ( Unused pin tie-off )
+-----------------+---------+
| Input Pin       | Tie-Off |
+-----------------+---------+
| PLL_POWERDOWN_N | 0       |
| PRESET_N        | 1       |
| NGMUX0_ARST_N   | 1       |
| NGMUX1_ARST_N   | 1       |
| NGMUX2_ARST_N   | 1       |
| NGMUX3_ARST_N   | 1       |
| PLL_ARST_N      | 1       |
| GPD0_ARST_N     | 1       |
| GPD1_ARST_N     | 1       |
| GPD2_ARST_N     | 1       |
| GPD3_ARST_N     | 1       |
| CLK0            | 1       |
| CLK1            | 1       |
| CLK2            | 1       |
| CLK3            | 1       |
| PCLK            | 1       |
+-----------------+---------+

CCC-NW0 ( Unused pin tie-off )
+-----------------+---------+
| Input Pin       | Tie-Off |
+-----------------+---------+
| PLL_POWERDOWN_N | 0       |
| PRESET_N        | 1       |
| NGMUX0_ARST_N   | 1       |
| NGMUX1_ARST_N   | 1       |
| NGMUX2_ARST_N   | 1       |
| NGMUX3_ARST_N   | 1       |
| PLL_ARST_N      | 1       |
| GPD0_ARST_N     | 1       |
| GPD1_ARST_N     | 1       |
| GPD2_ARST_N     | 1       |
| GPD3_ARST_N     | 1       |
| CLK0            | 1       |
| CLK1            | 1       |
| CLK2            | 1       |
| CLK3            | 1       |
| PCLK            | 1       |
+-----------------+---------+

CCC-NE0 ( Unused pin tie-off )
+-----------------+---------+
| Input Pin       | Tie-Off |
+-----------------+---------+
| PLL_POWERDOWN_N | 0       |
| PRESET_N        | 1       |
| NGMUX0_ARST_N   | 1       |
| NGMUX1_ARST_N   | 1       |
| NGMUX2_ARST_N   | 1       |
| NGMUX3_ARST_N   | 1       |
| PLL_ARST_N      | 1       |
| GPD0_ARST_N     | 1       |
| GPD1_ARST_N     | 1       |
| GPD2_ARST_N     | 1       |
| GPD3_ARST_N     | 1       |
| CLK0            | 1       |
| CLK1            | 1       |
| CLK2            | 1       |
| CLK3            | 1       |
| PCLK            | 1       |
+-----------------+---------+

CCC-NE1 ( Unused pin tie-off )
+-----------------+---------+
| Input Pin       | Tie-Off |
+-----------------+---------+
| PLL_POWERDOWN_N | 0       |
| PRESET_N        | 1       |
| NGMUX0_ARST_N   | 1       |
| NGMUX1_ARST_N   | 1       |
| NGMUX2_ARST_N   | 1       |
| NGMUX3_ARST_N   | 1       |
| PLL_ARST_N      | 1       |
| GPD0_ARST_N     | 1       |
| GPD1_ARST_N     | 1       |
| GPD2_ARST_N     | 1       |
| GPD3_ARST_N     | 1       |
| CLK0            | 1       |
| CLK1            | 1       |
| CLK2            | 1       |
| CLK3            | 1       |
| PCLK            | 1       |
+-----------------+---------+

FDDR ( Unused pin tie-off )
+--------------------+---------+
| Input Pin          | Tie-Off |
+--------------------+---------+
| PRESET_N           | 0       |
| FPGA_FDDR_ARESET_N | 1       |
| CLK_BASE           | 1       |
| PCLK               | 1       |
+--------------------+---------+

SERDES_IF_0 ( Unused pin tie-off )
+-----------------------+---------+
| Input Pin             | Tie-Off |
+-----------------------+---------+
| SERDESIF_CORE_RESET_N | 0       |
| SERDESIF_PHY_RESET_N  | 0       |
| APB_RSTN              | 0       |
| EPCS_PWRDN[1:0]       | 11      |
| EPCS_RSTN[1:0]        | 11      |
| PERST_N               | 1       |
| APB_CLK               | 1       |
| CLK_BASE              | 1       |
| FAB_REF_CLK           | 1       |
| XAUI_FB_CLK           | 1       |
| FAB_REF_CLK           | 1       |
+-----------------------+---------+

SERDES_IF_1 ( Unused pin tie-off )
+-----------------------+---------+
| Input Pin             | Tie-Off |
+-----------------------+---------+
| SERDESIF_CORE_RESET_N | 0       |
| SERDESIF_PHY_RESET_N  | 0       |
| APB_RSTN              | 0       |
| EPCS_PWRDN[1:0]       | 11      |
| EPCS_RSTN[1:0]        | 11      |
| PERST_N               | 1       |
| APB_CLK               | 1       |
| CLK_BASE              | 1       |
| FAB_REF_CLK           | 1       |
| XAUI_FB_CLK           | 1       |
| FAB_REF_CLK           | 1       |
+-----------------------+---------+

