#e1(09Feb2026:15:15:18): source ./xcelium.d/env.d/env.history.09Feb2026_15_15_18
s1(09Feb2026:15:15:18):  ncverilog testbench.v alu.v +define+I0 +access+rw 
