<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:28:41.2841</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.10.13</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0131068</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>메모리 대역폭의 효율을 개선한 스토리지 장치, 컴퓨팅 시스템 및 근접 데이터 처리 모듈</inventionTitle><inventionTitleEng>STORAGE DEVICE, COMPUTING SYSTEM AND NEAR DATA  PROCESSING MODULE IMPROVING EFFICIENCY OF  MEMORY BANDWIDTH</inventionTitleEng><openDate>2024.04.22</openDate><openNumber>10-2024-0051428</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.09.01</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 3/06</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G06F 12/08</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 개시의 실시예들은, 메모리와 인접한 곳에 위치하며 메모리의 데이터를 근접 데이터 처리 방식으로 처리하는 코어 프로세서가 메모리가 사용하는 다수의 채널들을 동시에 사용하며 메모리의 데이터를 리드하고 처리하는 방안을 제공할 수 있다. 메모리와 코어 프로세서 간의 전체적인 대역폭을 동시에 사용하며 데이터 처리가 수행되므로, 코어 프로세서에 의한 근접 데이터 처리 방식의 효율이 개선될 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 다수의 메모리 셀들을 포함하는 메모리;상기 다수의 메모리 셀들과 인접한 곳에 위치하고, N개(N은 2 이상인 정수)의 채널들을 사용하여 상기 메모리에 액세스하며, 상기 메모리의 데이터를 처리하는 코어 프로세서; 및상기 N개의 채널들의 적어도 둘 이상의 채널들을 통해 동시에 데이터를 리드하고 동시에 리드된 데이터를 병합하며 병합된 데이터를 상기 코어 프로세서로 제공하는 내부 스플리터를 포함하는 스토리지 장치.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 내부 스플리터는,상기 N개의 채널들에 대해 순차적으로 할당된 논리적 어드레스와 매핑되고 상기 N개의 채널들 각각에 대해 순차적으로 할당된 물리적 어드레스를 제공하는 스토리지 장치.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 메모리의 상기 데이터는 상기 N개의 채널들 각각의 데이터 버스 폭 단위로 쪼개어져 상기 N개의 채널들을 통해 상기 메모리에 적재된 스토리지 장치.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 메모리에 상기 데이터가 적재될 때, 상기 N개의 채널들 각각에 대해 제1 방향을 따라 할당된 물리적 어드레스가 상기 제1 방향과 상이한 제2 방향을 따라 할당된 논리적 어드레스로 변환되어 제공되는 스토리지 장치.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서,상기 N개의 채널들 중 적어도 둘 이상의 채널들을 통해 동시에 적재된 둘 이상의 데이터가 하나의 커맨드를 구성하는 스토리지 장치.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서,상기 N개의 채널들 중 어느 하나의 채널을 통해 적재된 둘 이상의 데이터가 하나의 커맨드의 일부를 구성하는 스토리지 장치.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서,상기 N개의 채널들 중 제1 채널을 통해 동시에 적재된 제1 데이터와 제2 채널을 통해 동시에 적재된 제2 데이터가 하나의 커맨드의 일부를 구성하고,상기 제1 데이터 또는 상기 제2 데이터의 적어도 하나는 상기 N개의 채널들 각각의 데이터 버스 폭보다 큰 스토리지 장치.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서,상기 제1 데이터의 크기는 상기 제2 데이터의 크기와 상이한 스토리지 장치.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서,상기 메모리에 하나의 커맨드가 적재될 때 상기 N개의 채널들에 액세스하는 횟수는 상기 N 이하인 스토리지 장치.</claim></claimInfo><claimInfo><claim>10. 제1항에 있어서,상기 코어 프로세서는 상기 메모리의 외부에 위치하는 스토리지 장치.</claim></claimInfo><claimInfo><claim>11. 제1항에 있어서,상기 코어 프로세서는 상기 메모리의 내부에 위치하는 스토리지 장치.</claim></claimInfo><claimInfo><claim>12. 제1항에 있어서,상기 코어 프로세서는 상기 메모리의 외부에 위치하는 호스트와 구별되는 스토리지 장치.</claim></claimInfo><claimInfo><claim>13. N개(N은 2 이상인 정수)의 채널들을 사용하는 메모리;상기 메모리에 데이터가 적재될 때, 상기 N개의 채널들 각각에 대해 제1 방향을 따라 할당된 물리적 어드레스를 상기 제1 방향과 상이한 제2 방향을 따라 할당된 논리적 어드레스로 변환하여 제공하는 제1 스플리터; 및상기 메모리에 적재된 상기 데이터가 리드될 때, 상기 논리적 어드레스에 매핑된 물리적 어드레스를 제공하는 제2 스플리터를 포함하는 컴퓨팅 시스템.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서,상기 제2 스플리터는 상기 논리적 어드레스에 매핑된 상기 물리적 어드레스를 상기 N개의 채널들 중 적어도 둘 이상의 채널들 각각에 대해 제공하는 컴퓨팅 시스템.</claim></claimInfo><claimInfo><claim>15. 제13항에 있어서,상기 제1 스플리터에 의해 상기 N개의 채널들의 적어도 둘 이상에서 상기 데이터가 동시에 적재되고, 상기 제2 스플리터에 의해 상기 N개의 채널들의 상기 적어도 둘 이상에서 상기 데이터가 동시에 리드되는 컴퓨팅 시스템.</claim></claimInfo><claimInfo><claim>16. 제13항에 있어서,상기 제2 스플리터는 상기 메모리의 내부 또는 상기 메모리와 인접한 곳에 위치하고, 상기 제1 스플리터는 상기 메모리의 외부에 위치하는 컴퓨팅 시스템.</claim></claimInfo><claimInfo><claim>17. 제13항에 있어서,상기 제1 스플리터 및 상기 제2 스플리터는 상기 메모리의 내부 또는 상기 메모리와 인접한 곳에 위치하는 컴퓨팅 시스템.</claim></claimInfo><claimInfo><claim>18. 메모리가 사용하는 다수의 채널들 각각에 대한 논리적 어드레스에 매핑된 물리적 어드레스를 제공하는 내부 스플리터; 및상기 물리적 어드레스에 따라 상기 다수의 채널들을 동시에 사용하여 상기 메모리의 데이터를 리드하고 상기 데이터에 따른 연산을 수행하는 코어 프로세서를 포함하는 근접 데이터 처리 모듈.</claim></claimInfo><claimInfo><claim>19. 제18항에 있어서,상기 물리적 어드레스는 상기 다수의 채널들 각각에 대해 순차적으로 할당된 근접 데이터 처리 모듈.</claim></claimInfo><claimInfo><claim>20. 제18항에 있어서,상기 논리적 어드레스는 제1 방향을 따라 할당된 상기 물리적 어드레스가 상기 제1 방향과 상이한 제2 방향을 따라 할당되도록 변환되어 생성된 근접 데이터 처리 모듈.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 이천시...</address><code>119980045698</code><country>대한민국</country><engName>SK hynix Inc.</engName><name>에스케이하이닉스 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 이천시...</address><code> </code><country> </country><engName>AHN, Tae Young</engName><name>안태영</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 테헤란로 **길 **, **층(대치동, 시몬타워)</address><code>920171002616</code><country>대한민국</country><engName>YUIL HIGHEST INTERNATIONAL PATENT AND LAW FIRM</engName><name>특허법인(유한)유일하이스트</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.10.13</receiptDate><receiptNumber>1-1-2022-1075552-03</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.09.01</receiptDate><receiptNumber>1-1-2025-0997473-44</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220131068.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93a7bf73403f99bd9217f92d690c3dd26c7f77451c547fcb8d05d602a8cdf65c7266812df0eac0079e7c32db09af225315234d26c2fbfe8288</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf353dadbd91b9390dc460273e346b077aec4b484da19a1f2180ab2e54c37c9ecb283d84882bb34a964a1c60a43966b553ae50c57f339742e4</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>