|VGA_Test
CLOCK_50 => hfp_count[0].CLK
CLOCK_50 => hfp_count[1].CLK
CLOCK_50 => hfp_count[2].CLK
CLOCK_50 => hfp_count[3].CLK
CLOCK_50 => hfp_count[4].CLK
CLOCK_50 => hfp_count[5].CLK
CLOCK_50 => hdisp_count[0].CLK
CLOCK_50 => hdisp_count[1].CLK
CLOCK_50 => hdisp_count[2].CLK
CLOCK_50 => hdisp_count[3].CLK
CLOCK_50 => hdisp_count[4].CLK
CLOCK_50 => hdisp_count[5].CLK
CLOCK_50 => hdisp_count[6].CLK
CLOCK_50 => hdisp_count[7].CLK
CLOCK_50 => hdisp_count[8].CLK
CLOCK_50 => hdisp_count[9].CLK
CLOCK_50 => hdisp_count[10].CLK
CLOCK_50 => hbp_count[0].CLK
CLOCK_50 => hbp_count[1].CLK
CLOCK_50 => hbp_count[2].CLK
CLOCK_50 => hbp_count[3].CLK
CLOCK_50 => hbp_count[4].CLK
CLOCK_50 => hbp_count[5].CLK
CLOCK_50 => hbp_count[6].CLK
CLOCK_50 => hs_count[0].CLK
CLOCK_50 => hs_count[1].CLK
CLOCK_50 => hs_count[2].CLK
CLOCK_50 => hs_count[3].CLK
CLOCK_50 => hs_count[4].CLK
CLOCK_50 => hs_count[5].CLK
CLOCK_50 => hs_count[6].CLK
CLOCK_50 => hs_count[7].CLK
CLOCK_50 => hStage[0].CLK
CLOCK_50 => hStage[1].CLK
CLOCK_50 => hStage[2].CLK
CLOCK_50 => vga_clk.CLK
VGA_R[0] <= <VCC>
VGA_R[1] <= <GND>
VGA_R[2] <= <VCC>
VGA_R[3] <= <VCC>
VGA_R[4] <= <VCC>
VGA_R[5] <= <VCC>
VGA_R[6] <= <GND>
VGA_R[7] <= <GND>
VGA_G[0] <= <VCC>
VGA_G[1] <= <GND>
VGA_G[2] <= <GND>
VGA_G[3] <= <GND>
VGA_G[4] <= <VCC>
VGA_G[5] <= <GND>
VGA_G[6] <= <VCC>
VGA_G[7] <= <VCC>
VGA_B[0] <= <GND>
VGA_B[1] <= <GND>
VGA_B[2] <= <GND>
VGA_B[3] <= <VCC>
VGA_B[4] <= <VCC>
VGA_B[5] <= <GND>
VGA_B[6] <= <GND>
VGA_B[7] <= <VCC>
VGA_CLK <= vga_clk.DB_MAX_OUTPUT_PORT_TYPE
VGA_SYNC_N <= <VCC>
VGA_BLANK_N <= VGA_BLANK_N.DB_MAX_OUTPUT_PORT_TYPE
VGA_HS <= Equal10.DB_MAX_OUTPUT_PORT_TYPE
VGA_VS <= Equal11.DB_MAX_OUTPUT_PORT_TYPE
ohs[0] <= hStage[0].DB_MAX_OUTPUT_PORT_TYPE
ohs[1] <= hStage[1].DB_MAX_OUTPUT_PORT_TYPE
ohs[2] <= hStage[2].DB_MAX_OUTPUT_PORT_TYPE
ovs[0] <= vStage[0].DB_MAX_OUTPUT_PORT_TYPE
ovs[1] <= vStage[1].DB_MAX_OUTPUT_PORT_TYPE
ovs[2] <= vStage[2].DB_MAX_OUTPUT_PORT_TYPE


