# Codesign - CESI
## Support de TP

[![VHDL](https://img.shields.io/badge/Language-VHDL-orange)](https://www.intel.com/)
[![Status](https://img.shields.io/badge/Status-Valid%C3%A9-green)](https://)

> ğŸ“š [Support de cours - Notion](https://chief-violin-c20.notion.site/TP-VHDL-Codesign-2026-2be3b9c822568011b904e0d58f24585e)

---

## ğŸ“‹ Exercice 6 : SOPC Compteur

### Objectif

Concevoir le SOPC `sopc_compteur` avec **Platform Designer**, puis valider son fonctionnement par un test expÃ©rimental sur carte **DE0-Nano**.

---

## ğŸ› ï¸ Contexte technique

Cet exercice illustre une dÃ©marche complÃ¨te de **codesign** :

| Composant | Description |
|-----------|-------------|
| **HARD** | Conception matÃ©rielle du systÃ¨me embarquÃ© |
| **SOFT** | DÃ©veloppement logiciel exÃ©cutÃ© par le processeur softcore |

### Ã‰lÃ©ments mobilisÃ©s

- **Quartus Prime 18** + Platform Designer
- **NIOS II** (processeur softcore)
- **Quartus 11** + SOPC Builder (rÃ©fÃ©rence)

---

## ğŸ”§ RÃ´le de Platform Designer

**Platform Designer** permet de concevoir des microcontrÃ´leurs spÃ©cifiques Ã  une application.

Ces microcontrÃ´leurs intÃ¨grent :

- âœ… Une unitÃ© de calcul (NIOS II)
- âœ… Des pÃ©riphÃ©riques (PIO, timers, UART, USB, composants propriÃ©taires, etc.)
- âœ… De la mÃ©moire

### Types de mÃ©moire

La mÃ©moire peut Ãªtre :

| Type | Description |
|------|-------------|
| **On-chip** | RAM/ROM embarquÃ©e dans le FPGA |
| **Externe** | MÃ©moire externe au FPGA |

---

## âš™ï¸ Processeur NIOS II

Le **NIOS II** d'Intel est un processeur **softcore 32 bits**, disponible en trois variantes :

| Variante | CaractÃ©ristiques |
|----------|------------------|
| Ã‰conomique | Plus sobre en ressources FPGA |
| Standard | Ã‰quilibre performances/ressources |
| Rapide | Performances maximales |

> ğŸ’¡ La version Ã©conomique est la plus sobre en ressources FPGA.  
> L'intÃ©gration d'autres processeurs reste possible si leurs modÃ¨les sont disponibles (VHDL, Verilog, etc.).

---

## ğŸ“ˆ DÃ©marche de rÃ©alisation

1. **CrÃ©ation de l'architecture matÃ©rielle** (processeur + pÃ©riphÃ©riques) sous Quartus/Platform Designer
2. **Simulation fonctionnelle** si nÃ©cessaire avec ModelSim
3. **Programmation du FPGA** via Quartus Prime
4. **DÃ©veloppement et chargement du logiciel** dans NIOS II IDE, puis dÃ©bogage

---

## âœ… Validation

| Partie | Statut |
|--------|--------|
| Partie 2 - DÃ©veloppement logiciel | **VALIDÃ‰ [OK]** âœ… |

---

## ğŸ§° Outils utilisÃ©s

- ğŸ–¥ï¸ Quartus Prime 18
- ğŸ§ª ModelSim
- ğŸ”² Carte FPGA DE0-Nano

---

## ğŸ‘¤ Auteur

**DBIBIH Oussama**
