{
    "hands_on_practices": [
        {
            "introduction": "动态逻辑的正确操作始于一个可靠的预充电阶段。本练习将深入探讨这一关键过程，通过将预充电晶体管和动态节点电容建模为一个简单的一阶$RC$电路，来推导保证节点电压恢复到有效逻辑高电平所需的最短预充电时间。通过这个计算，你将掌握如何量化预充电时间与电路参数（如电源电压$V_{DD}$和噪声容限$\\Delta V$）之间的关系，这是高速电路设计中的一个基本权衡。",
            "id": "4260898",
            "problem": "一个互补金属氧化物半导体动态逻辑门采用两相不交叠时钟方案进行时钟控制，该方案包含一个持续时间为 $t_p$ 的预充电阶段，其后是一个持续时间为 $t_e$ 的求值阶段。在电子设计自动化 (EDA) 中，时钟策略必须确保动态存储节点在预充电期间达到足够高的电压，以保证在求值期间有稳健的噪声容限。考虑一个单独的动态门，其预充电器件在导通时可被建模为一个线性电阻 $R_p$，从电源 $V_{DD}$ 为动态节点电容 $C_N$ 充电。假设预充电的最坏情况初始条件，即在预充电阶段开始前（$t=0$ 时刻），由于前一个求值事件使节点完全放电，动态节点电压为 $0$。\n\n仅使用电容器通过电阻充电的第一性原理，推导使预充电结束时动态节点电压与 $V_{DD}$ 的差值在 $\\Delta V$ 之内（即 $V_N(t_p) \\geq V_{DD} - \\Delta V$）所需的最小预充电持续时间 $t_p$。请用 $V_{DD}$、$\\Delta V$、$R_p$ 和 $C_N$ 将最终答案表示为一个闭式解析表达式。假设 $V_{DD} > \\Delta V > 0$。无需进行数值计算。",
            "solution": "该问题要求计算动态节点电压 $V_N$ 从 $0$ 上升到至少 $V_{DD} - \\Delta V$ 所需的最小预充电持续时间 $t_p$。充电电路被建模为一个串联阻容 (RC) 电路，其中预充电晶体管由一个电阻 $R_p$ 表示，动态节点电容为 $C_N$，电源电压为 $V_{DD}$。\n\n我们首先使用第一性原理对电路进行建模。根据基尔霍夫电压定律 (KVL)，包含电源、电阻和电容的闭合回路中的电压总和必须为零。设 $t=0$ 为预充电阶段的开始。KVL 方程为：\n$$V_{DD} = V_R(t) + V_N(t)$$\n其中 $V_R(t)$ 是电阻 $R_p$ 两端的电压，$V_N(t)$ 是电容 $C_N$ 在时间 $t$ 两端的电压。\n\n流过电阻的电流 $I(t)$ 由欧姆定律给出：\n$$I(t) = \\frac{V_R(t)}{R_p}$$\n将 KVL 方程中的 $V_R(t) = V_{DD} - V_N(t)$ 代入，我们得到：\n$$I(t) = \\frac{V_{DD} - V_N(t)}{R_p}$$\n这个相同的电流负责为电容器充电。电流与电容器电压变化率之间的关系是：\n$$I(t) = C_N \\frac{dV_N(t)}{dt}$$\n将电流 $I(t)$ 的两个表达式相等，可以得到描述节点电压 $V_N(t)$ 行为的一阶线性常微分方程：\n$$C_N \\frac{dV_N}{dt} = \\frac{V_{DD} - V_N}{R_p}$$\n为了求解这个微分方程，我们可以重新整理它以使用分离变量法：\n$$\\frac{dV_N}{V_{DD} - V_N} = \\frac{dt}{R_p C_N}$$\n我们对两边进行积分。积分区间从时间 $t=0$ 的初始状态到时间 $t$ 的任意状态：\n$$\\int_{V_N(0)}^{V_N(t)} \\frac{dV'_N}{V_{DD} - V'_N} = \\int_0^t \\frac{dt'}{R_p C_N}$$\n题目给出了最坏情况的初始条件，$V_N(0) = 0$。代入这个条件，我们有：\n$$\\int_{0}^{V_N(t)} \\frac{dV'_N}{V_{DD} - V'_N} = \\frac{1}{R_p C_N} \\int_0^t dt'$$\n左边的积分计算结果为 $[-\\ln(V_{DD} - V'_N)]_{0}^{V_N(t)}$，右边就是 $\\frac{t}{R_p C_N}$。\n$$-\\ln(V_{DD} - V_N(t)) - (-\\ln(V_{DD} - 0)) = \\frac{t}{R_p C_N}$$\n$$-\\ln(V_{DD} - V_N(t)) + \\ln(V_{DD}) = \\frac{t}{R_p C_N}$$\n使用对数性质 $\\ln(a) - \\ln(b) = \\ln(a/b)$：\n$$\\ln\\left(\\frac{V_{DD}}{V_{DD} - V_N(t)}\\right) = \\frac{t}{R_p C_N}$$\n现在，我们通过对两边取指数来求解 $V_N(t)$：\n$$\\frac{V_{DD}}{V_{DD} - V_N(t)} = \\exp\\left(\\frac{t}{R_p C_N}\\right)$$\n$$V_{DD} - V_N(t) = V_{DD} \\exp\\left(-\\frac{t}{R_p C_N}\\right)$$\n$$V_N(t) = V_{DD} - V_{DD} \\exp\\left(-\\frac{t}{R_p C_N}\\right)$$\n这可以写成电容器充电的经典形式：\n$$V_N(t) = V_{DD} \\left(1 - \\exp\\left(-\\frac{t}{R_p C_N}\\right)\\right)$$\n题目要求我们找到最小预充电持续时间 $t_p$，使得节点电压 $V_N(t_p)$ 至少为 $V_{DD} - \\Delta V$。当等式成立时，将获得最小时间：\n$$V_N(t_p) = V_{DD} - \\Delta V$$\n将 $t=t_p$ 时 $V_N(t)$ 的表达式代入：\n$$V_{DD} \\left(1 - \\exp\\left(-\\frac{t_p}{R_p C_N}\\right)\\right) = V_{DD} - \\Delta V$$\n为了求解 $t_p$，我们首先将两边都除以 $V_{DD}$ (非零)：\n$$1 - \\exp\\left(-\\frac{t_p}{R_p C_N}\\right) = \\frac{V_{DD} - \\Delta V}{V_{DD}} = 1 - \\frac{\\Delta V}{V_{DD}}$$\n两边都减去 $1$ 得到：\n$$-\\exp\\left(-\\frac{t_p}{R_p C_N}\\right) = -\\frac{\\Delta V}{V_{DD}}$$\n乘以 $-1$：\n$$\\exp\\left(-\\frac{t_p}{R_p C_N}\\right) = \\frac{\\Delta V}{V_{DD}}$$\n为了分离出 $t_p$，我们对两边取自然对数：\n$$-\\frac{t_p}{R_p C_N} = \\ln\\left(\\frac{\\Delta V}{V_{DD}}\\right)$$\n最后，求解 $t_p$：\n$$t_p = -R_p C_N \\ln\\left(\\frac{\\Delta V}{V_{DD}}\\right)$$\n使用对数性质 $-\\ln(x/y) = \\ln(y/x)$，我们可以将表达式写成更直观的形式。因为题目给定 $V_{DD} > \\Delta V > 0$，对数的参数 $V_{DD}/\\Delta V$ 将大于 $1$，从而得到一个正值的 $t_p$，这与物理要求相符。\n$$t_p = R_p C_N \\ln\\left(\\frac{V_{DD}}{\\Delta V}\\right)$$\n这就是满足指定电压条件所需的最小预充电时间。",
            "answer": "$$\n\\boxed{R_p C_N \\ln\\left(\\frac{V_{DD}}{\\Delta V}\\right)}\n$$"
        },
        {
            "introduction": "在预充电之后，动态节点在评估阶段变得非常脆弱，容易受到各种噪声源的干扰，其中一个主要问题是时钟馈通效应。当时钟信号快速上升时，会通过寄生电容耦合到动态节点上，产生一个可能导致节点电压下降的位移电流。本练习将引导你通过基尔霍夫电流定律（KCL）来分析这个问题，并推导出为维持节点稳定性所允许的最大时钟转换速率（slew rate）。这个过程揭示了维持电路鲁棒性（通过维持器电流$I_k$）与追求高性能（通过快速时钟边沿）之间的内在设计张力。",
            "id": "4260886",
            "problem": "一个多米诺动态逻辑门采用现代互补金属氧化物半导体（CMOS）工艺实现，并在电子设计自动化（EDA）时钟策略的背景下进行分析。动态预充电节点的总电容主要由寄生电容构成，在预充电阶段结束时，该节点被保持在高电平。在评估阶段开始时，时钟电压波形 $V_{clk}(t)$ 以有限的摆率 $\\frac{dV_{clk}}{dt}$ 从 $0$ 单调转换到 $V_{DD}$。由于评估网络中第一个金属氧化物半导体场效应晶体管（MOSFET）的栅-漏电容，时钟通过一个等效耦合电容 $C_{gc}$ 耦合到动态节点，产生一个位移电流，该电流在 $V_{clk}(t)$ 上升时倾向于对动态节点放电。在此转换期间，一个维持器 p 沟道 MOSFET 提供一个近似恒定的电流 $I_{k}$。为保证节点的鲁棒稳定性，动态节点上未被维持器平衡的剩余净放电电流不得超过一个指定的界限 $I_{max}$，该界限由系统时序分析中允许的电压降预算和时钟边沿持续时间导出。\n\n仅以 Kirchhoff 电流定律（KCL）和电容电流关系 $i = C \\frac{dV}{dt}$ 为基本依据，推导一个表达式，用于计算允许的最大正向时钟摆率 $\\frac{dV_{clk}}{dt}$，以保证动态节点上的净放电电流不超过 $I_{max}$。将最终答案表示为一个仅包含 $I_{max}$、$I_{k}$ 和 $C_{gc}$ 的单一闭式解析表达式。结果以 $\\mathrm{V/s}$ 为单位。请勿代入数值。最终答案必须仅为一个表达式，不含任何不等式或附加说明。",
            "solution": "问题要求推导一个多米诺动态逻辑门允许的最大正向时钟摆率（记为 $\\frac{dV_{clk}}{dt}$）的表达式。推导过程必须遵循动态节点上的净放电电流不超过指定最大值 $I_{max}$ 的约束。推导将仅基于 Kirchhoff 电流定律（KCL）和基本的电容电流关系。\n\n让我们分析评估阶段动态预充电节点上的电流，特别是在时钟信号 $V_{clk}(t)$ 的上升沿期间。根据 KCL，流入和流出节点的电流的代数和必须为零。我们将流出节点的电流定义为正，流入节点的电流定义为负。\n\n根据问题陈述，有两个主要电流影响动态节点上的电荷：\n$1$. 由维持器 p 沟道 MOSFET 提供的电流，我们将其记为 $I_k$。此电流流入动态节点，以抵消漏电和噪声效应。因此，在我们的符号约定中，它表示为 $-I_k$。\n$2$. 由时钟电压上升引起的、通过栅-漏耦合电容 $C_{gc}$ 的位移电流。该电流对动态节点起到放电作用。流经电容的电流由关系式 $i = C \\frac{dV}{dt}$ 给出，其中 $V$ 是电容两端的电压。$C_{gc}$ 两端的电压是动态节点电压 $V_{dyn}$ 与时钟电压 $V_{clk}$ 之差。通过该电容*从*动态节点*流向*时钟线的电流为 $I_{coup} = C_{gc} \\frac{d(V_{dyn} - V_{clk})}{dt}$。问题陈述指出，这种耦合产生的电流“在 $V_{clk}(t)$ 上升时倾向于对动态节点放电”。该放电分量由时钟电压的变化驱动。在这种用于评估时钟馈通的简化分析（这是一种标准方法）的背景下，我们关心的放电电流分量为 $I_{discharge} = C_{gc} \\frac{dV_{clk}}{dt}$。该项表示流出动态节点的电流，因此在我们的符号约定中为正值。这是因为一个正的 $\\frac{dV_{clk}}{dt}$ 会感应出一个从动态节点移除电荷的电流。\n\n问题定义了“动态节点上未被维持器平衡的剩余净放电电流”。这是流出节点的净电流，即时钟耦合引起的放电电流与维持器电流的和。我们将其称为 $I_{net\\_discharge}$。\n\n对动态节点应用 KCL：\n$$I_{net\\_discharge} = I_{discharge} + (-I_k)$$\n代入放电电流的表达式：\n$$I_{net\\_discharge} = C_{gc} \\frac{dV_{clk}}{dt} - I_k$$\n\n问题施加了一个鲁棒性约束：净放电电流不得超过指定的界限 $I_{max}$。这可以写成一个不等式：\n$$I_{net\\_discharge} \\le I_{max}$$\n\n将我们得到的 $I_{net\\_discharge}$ 表达式代入该不等式，得到：\n$$C_{gc} \\frac{dV_{clk}}{dt} - I_k \\le I_{max}$$\n\n为了求得允许的最大时钟摆率，我们必须解这个关于 $\\frac{dV_{clk}}{dt}$ 的不等式。我们可以通过在不等式两边同时加上 $I_k$ 来重新整理各项：\n$$C_{gc} \\frac{dV_{clk}}{dt} \\le I_{max} + I_k$$\n\n由于电容 $C_{gc}$ 是一个物理参数，其值严格为正 ($C_{gc} > 0$)。因此，我们可以在不等式两边同时除以 $C_{gc}$，而无需改变不等号的方向：\n$$\\frac{dV_{clk}}{dt} \\le \\frac{I_{max} + I_k}{C_{gc}}$$\n\n这个不等式给出了时钟摆率的上限。允许的最大正向时钟摆率是等式成立时的值。我们将其记为 $(\\frac{dV_{clk}}{dt})_{max}$。\n$$ \\left(\\frac{dV_{clk}}{dt}\\right)_{max} = \\frac{I_{max} + I_k}{C_{gc}} $$\n此表达式表示电路在不违反指定电压降预算（该预算体现在参数 $I_{max}$ 中）的情况下可以容忍的最高时钟摆率。结果仅用给定的参数 $I_{max}$、$I_{k}$ 和 $C_{gc}$ 表示。对物理单位的检查证实了该表达式的有效性：电流（安培）除以电容（法拉）得到 $\\frac{C/s}{C/V} = V/s$，这正是摆率的正确单位。",
            "answer": "$$\\boxed{\\frac{I_{max} + I_{k}}{C_{gc}}}$$"
        },
        {
            "introduction": "除了噪声之外，动态逻辑的正确性还严重依赖于精确的时序控制，即使是逻辑上正确的输入也可能因为时序错误而引发灾难性故障。本练习构建了一个关键的竞争冒险场景：一个迟到的输入信号与评估时钟之间发生竞争，短暂地打开了一个放电通路。你的任务是分析这个瞬态放电过程，并确定为避免动态节点电压低于后续逻辑门开关阈值$V_{M}$所允许的最晚输入到达时间。这个推导将让你深刻理解多米诺逻辑中对输入同步的严格要求，以及时序违例是如何导致逻辑错误的。",
            "id": "4260841",
            "problem": "一个动态互补金属氧化物半导体（CMOS）$2$输入带底晶体管（footed）的多米诺与非门，在评估时钟的上升沿到来之前，其动态节点被预充电至高电压。设评估时钟$\\phi_{eval}$从时间$t=0$开始，在上升时间$T_{\\phi}$内从$0$线性上升至$V_{DD}$。由$\\phi_{eval}$控制的底晶体管在其栅极电压超过阈值电压$V_{T\\phi}$时开始导通；为简化问题，我们近似认为导通发生在上升时钟电压达到$V_{T\\phi}$的时刻。\n\n其中一个输入$Y$在所有$t \\ge 0$的时间内保持在$V_{DD}$的恒定高电平。另一个输入$X$是迟滞信号，在$\\phi_{eval}$开始上升后才从高电平转换为低电平：它在时间$t=t_{a}$之前保持在$V_{DD}$，然后在下降时间$T_{f}$内线性下降至$0$。由$X$驱动的输入晶体管在其栅极电压降至其阈值电压$V_{Tx}$以下时停止导通。假设当底晶体管和由$X$驱动的晶体管都处于阈值电压以上时，下拉网络呈现一个到地的恒定等效电阻$R_{pd}$。动态节点总电容为$C_{D}$，并在$t=0^{-}$时预充电至$V_{DD}$。忽略维持器（keeper）的作用，或等效地，假设其影响已作为最坏情况下的有效电阻被并入$R_{pd}$中。\n\n动态节点驱动一个静态反相器，其开关阈值为$V_{M}$，且$0  V_{M}  V_{DD}$。为避免由竞争引起的错误评估，动态节点电压在任何时候都不能低于$V_{M}$。仅使用线性电阻-电容放电和分段线性输入波形的基本原理，并如上所述对底晶体管和输入器件的导通起始进行建模，确定最晚允许到达时间$t_{a}^{\\max}$（从$t=0$时$\\phi_{eval}$开始上升时测量），以确保在存在放电路径的重叠区间内，动态节点电压永远不会低于$V_{M}$。\n\n请将您的最终结果表示为$t_{a}^{\\max}$关于$R_{pd}$、$C_{D}$、$V_{DD}$、$V_{M}$、$T_{f}$、$V_{Tx}$、$T_{\\phi}$和$V_{T\\phi}$的单个闭式解析表达式。并将其解释为输入$X$相对于$\\phi_{eval}$最晚到达的同步约束。最终答案请勿以不等式形式给出。无需进行数值计算。为与问题中其他时间单位保持一致，请以秒为单位陈述您的答案。",
            "solution": "该问题要求确定一个2输入带底晶体管的多米诺与非门中，一个迟下降的输入$X$的最晚允许到达时间$t_{a}^{\\max}$，以避免发生错误评估。如果动态节点电压$V_{D}(t)$降至后续静态反相器的开关阈值$V_{M}$以下，就会发生错误评估。\n\n问题的核心是评估时钟$\\phi_{eval}$开启下拉路径与迟滞输入$X$关闭下拉路径之间的竞争条件。只有当底晶体管（由$\\phi_{eval}$控制）和输入晶体管（由$X$和$Y$控制）都导通时，才存在通过下拉网络到地的放电路径。由于输入$Y$保持在$V_{DD}$高电平，其对应的NMOS晶体管在评估期间始终导通。因此，放电路径由底晶体管和由输入$X$驱动的晶体管串联控制。\n\n分析按以下步骤进行：\n1.  确定下拉路径被激活的时间区间。\n2.  对该区间内动态节点电容$C_{D}$的放电过程进行建模。\n3.  应用节点电压不得低于$V_{M}$的约束条件，以找到最大允许放电持续时间。\n4.  求解满足此约束的最晚输入到达时间$t_{a}^{\\max}$。\n\n首先，我们定义两个关键晶体管的导通窗口。\n\n评估时钟$\\phi_{eval}$从$t=0$开始，在时间$T_{\\phi}$内从$0$线性上升到$V_{DD}$。在$0 \\le t \\le T_{\\phi}$范围内，时钟电压作为时间$t$的函数由下式给出：\n$$ \\phi_{eval}(t) = \\frac{V_{DD}}{T_{\\phi}} t $$\n由$\\phi_{eval}$控制的底晶体管在其栅极电压超过其阈值电压$V_{T\\phi}$时开始导通。该事件发生的时间$t_{\\phi,on}$为：\n$$ \\phi_{eval}(t_{\\phi,on}) = V_{T\\phi} \\implies \\frac{V_{DD}}{T_{\\phi}} t_{\\phi,on} = V_{T\\phi} $$\n$$ t_{\\phi,on} = T_{\\phi} \\frac{V_{T\\phi}}{V_{DD}} $$\n底晶体管在所有$t \\ge t_{\\phi,on}$的时间内（在评估阶段）导通。\n\n输入$X$在$t=t_a$之前保持$V_{DD}$高电平，之后在下降时间$T_f$内线性下降到$0$。对于$t \\ge t_a$，输入$X$的电压由下式给出：\n$$ X(t) = \\begin{cases} V_{DD} - \\frac{V_{DD}}{T_f}(t - t_a)  \\text{当 } t_a \\le t \\le t_a + T_f \\\\ 0  \\text{当 } t > t_a + T_f \\end{cases} $$\n由$X$驱动的输入晶体管在其栅极电压低于其阈值电压$V_{Tx}$时停止导通。该事件发生的时间$t_{X,off}$可通过设置$X(t_{X,off}) = V_{Tx}$求得：\n$$ V_{Tx} = V_{DD} - \\frac{V_{DD}}{T_f}(t_{X,off} - t_a) $$\n$$ \\frac{V_{DD}}{T_f}(t_{X,off} - t_a) = V_{DD} - V_{Tx} $$\n$$ t_{X,off} - t_a = \\frac{T_f}{V_{DD}}(V_{DD} - V_{Tx}) = T_f \\left(1 - \\frac{V_{Tx}}{V_{DD}}\\right) $$\n$$ t_{X,off} = t_a + T_f \\left(1 - \\frac{V_{Tx}}{V_{DD}}\\right) $$\n输入$X$的晶体管在 $t  t_{X,off}$ 的时间内导通。\n\n只有当两个晶体管都导通时，才存在一条到地的导通路径，其电阻为$R_{pd}$。这个条件定义了放电区间。放电开始于两个晶体管中较晚导通的那个，结束于较早关断的那个。由于输入$X$初始为高电平，而时钟$\\phi_{eval}$初始为低电平，因此路径在底晶体管导通时启用，在输入$X$的晶体管关断时禁用。因此，放电区间为$[t_{start}, t_{end}]$，其中：\n$$ t_{start} = t_{\\phi,on} = T_{\\phi} \\frac{V_{T\\phi}}{V_{DD}} $$\n$$ t_{end} = t_{X,off} = t_a + T_f \\left(1 - \\frac{V_{Tx}}{V_{DD}}\\right) $$\n这里假设$t_{end} > t_{start}$，这是竞争发生的条件。\n\n在放电区间内，被建模为电容$C_D$的动态节点通过电阻$R_{pd}$放电。动态节点上的电压$V_D(t)$遵循标准的RC放电方程。放电开始时的初始电压$V_{D}(t_{start})$是预充电电压$V_{DD}$。\n$$ V_D(t) = V_{DD} \\exp\\left(-\\frac{t-t_{start}}{R_{pd}C_D}\\right) \\quad \\text{当 } t \\in [t_{start}, t_{end}] \\text{ 时} $$\n在此区间内，电压$V_D(t)$单调递减。因此，在区间末尾$t=t_{end}$时达到最小电压。\n$$ V_{D,min} = V_D(t_{end}) = V_{DD} \\exp\\left(-\\frac{t_{end}-t_{start}}{R_{pd}C_D}\\right) $$\n为防止错误评估，该最小电压不得低于反相器的开关阈值$V_M$：\n$$ V_{D,min} \\ge V_M $$\n最晚允许到达时间$t_{a}^{\\max}$对应于最小电压恰好等于$V_M$的边界条件：\n$$ V_{DD} \\exp\\left(-\\frac{t_{end}-t_{start}}{R_{pd}C_D}\\right) = V_M $$\n我们现在可以求解与此极限情况对应的放电持续时间$\\Delta t_{discharge} = t_{end} - t_{start}$。\n$$ \\exp\\left(-\\frac{\\Delta t_{discharge}}{R_{pd}C_D}\\right) = \\frac{V_M}{V_{DD}} $$\n$$ -\\frac{\\Delta t_{discharge}}{R_{pd}C_D} = \\ln\\left(\\frac{V_M}{V_{DD}}\\right) $$\n$$ \\Delta t_{discharge} = -R_{pd}C_D \\ln\\left(\\frac{V_M}{V_{DD}}\\right) = R_{pd}C_D \\ln\\left(\\frac{V_{DD}}{V_M}\\right) $$\n现在，我们代入$t_{start}$和$t_{end}$的表达式。满足此等式的$t_a$值即为$t_{a}^{\\max}$。\n$$ \\left( t_{a}^{\\max} + T_f \\left(1 - \\frac{V_{Tx}}{V_{DD}}\\right) \\right) - \\left( T_{\\phi} \\frac{V_{T\\phi}}{V_{DD}} \\right) = R_{pd}C_D \\ln\\left(\\frac{V_{DD}}{V_M}\\right) $$\n最后，我们求解$t_{a}^{\\max}$：\n$$ t_{a}^{\\max} = T_{\\phi} \\frac{V_{T\\phi}}{V_{DD}} - T_f \\left(1 - \\frac{V_{Tx}}{V_{DD}}\\right) + R_{pd}C_D \\ln\\left(\\frac{V_{DD}}{V_M}\\right) $$\n这个$t_{a}^{\\max}$的表达式代表了对输入信号$X$的同步约束。相对于$t=0$时钟开始上升的时刻，$X$的高到低跳变必须不晚于$t_{a}^{\\max}$开始。如果输入到达时间晚于此，放电窗口将过长，导致动态节点电压降至$V_M$以下，并引发逻辑错误。该表达式可以通过解析方式重新整理成更紧凑的形式。\n\n$$ t_{a}^{\\max} = \\frac{T_{\\phi}V_{T\\phi}}{V_{DD}} - \\frac{T_f(V_{DD}-V_{Tx})}{V_{DD}} + R_{pd}C_D \\ln\\left(\\frac{V_{DD}}{V_{M}}\\right) $$\n$$ t_{a}^{\\max} = \\frac{T_{\\phi}V_{T\\phi} - T_f(V_{DD}-V_{Tx})}{V_{DD}} + R_{pd}C_D \\ln\\left(\\frac{V_{DD}}{V_{M}}\\right) $$\n这是最晚允许到达时间的最终解析表达式。",
            "answer": "$$ \\boxed{\\frac{T_{\\phi}V_{T\\phi} - T_{f}(V_{DD}-V_{Tx})}{V_{DD}} + R_{pd}C_{D} \\ln\\left(\\frac{V_{DD}}{V_{M}}\\right)} $$"
        }
    ]
}