module alu (
    input  logic [7:0] a,
    input  logic [7:0] b,
    input  logic [1:0] op,   // 00=ADD, 01=SUB, 10=AND, 11=OR
    output logic [7:0] y
);
    always_comb begin
        case(op)
            2'b00: y = a + b;   // ADD
            2'b01: y = a - b;   // SUB
            2'b10: y = a & b;   // AND
            2'b11: y = a | b;   // OR
            default: y = 8'b0;
        endcase
    end
endmodule
