{
  "module_name": "qcom,gcc-ipq806x.h",
  "hash_id": "7135fc5ebbad2ebfb8a08091b61cac6dd494a0133783c917fcacb092609d25a5",
  "original_prompt": "Ingested from linux-6.6.14/include/dt-bindings/reset/qcom,gcc-ipq806x.h",
  "human_readable_source": " \n \n\n#ifndef _DT_BINDINGS_RESET_IPQ_806X_H\n#define _DT_BINDINGS_RESET_IPQ_806X_H\n\n#define QDSS_STM_RESET\t\t\t\t\t0\n#define AFAB_SMPSS_S_RESET\t\t\t\t1\n#define AFAB_SMPSS_M1_RESET\t\t\t\t2\n#define AFAB_SMPSS_M0_RESET\t\t\t\t3\n#define AFAB_EBI1_CH0_RESET\t\t\t\t4\n#define AFAB_EBI1_CH1_RESET\t\t\t\t5\n#define SFAB_ADM0_M0_RESET\t\t\t\t6\n#define SFAB_ADM0_M1_RESET\t\t\t\t7\n#define SFAB_ADM0_M2_RESET\t\t\t\t8\n#define ADM0_C2_RESET\t\t\t\t\t9\n#define ADM0_C1_RESET\t\t\t\t\t10\n#define ADM0_C0_RESET\t\t\t\t\t11\n#define ADM0_PBUS_RESET\t\t\t\t\t12\n#define ADM0_RESET\t\t\t\t\t13\n#define QDSS_CLKS_SW_RESET\t\t\t\t14\n#define QDSS_POR_RESET\t\t\t\t\t15\n#define QDSS_TSCTR_RESET\t\t\t\t16\n#define QDSS_HRESET_RESET\t\t\t\t17\n#define QDSS_AXI_RESET\t\t\t\t\t18\n#define QDSS_DBG_RESET\t\t\t\t\t19\n#define SFAB_PCIE_M_RESET\t\t\t\t20\n#define SFAB_PCIE_S_RESET\t\t\t\t21\n#define PCIE_EXT_RESET\t\t\t\t\t22\n#define PCIE_PHY_RESET\t\t\t\t\t23\n#define PCIE_PCI_RESET\t\t\t\t\t24\n#define PCIE_POR_RESET\t\t\t\t\t25\n#define PCIE_HCLK_RESET\t\t\t\t\t26\n#define PCIE_ACLK_RESET\t\t\t\t\t27\n#define SFAB_LPASS_RESET\t\t\t\t28\n#define SFAB_AFAB_M_RESET\t\t\t\t29\n#define AFAB_SFAB_M0_RESET\t\t\t\t30\n#define AFAB_SFAB_M1_RESET\t\t\t\t31\n#define SFAB_SATA_S_RESET\t\t\t\t32\n#define SFAB_DFAB_M_RESET\t\t\t\t33\n#define DFAB_SFAB_M_RESET\t\t\t\t34\n#define DFAB_SWAY0_RESET\t\t\t\t35\n#define DFAB_SWAY1_RESET\t\t\t\t36\n#define DFAB_ARB0_RESET\t\t\t\t\t37\n#define DFAB_ARB1_RESET\t\t\t\t\t38\n#define PPSS_PROC_RESET\t\t\t\t\t39\n#define PPSS_RESET\t\t\t\t\t40\n#define DMA_BAM_RESET\t\t\t\t\t41\n#define SPS_TIC_H_RESET\t\t\t\t\t42\n#define SFAB_CFPB_M_RESET\t\t\t\t43\n#define SFAB_CFPB_S_RESET\t\t\t\t44\n#define TSIF_H_RESET\t\t\t\t\t45\n#define CE1_H_RESET\t\t\t\t\t46\n#define CE1_CORE_RESET\t\t\t\t\t47\n#define CE1_SLEEP_RESET\t\t\t\t\t48\n#define CE2_H_RESET\t\t\t\t\t49\n#define CE2_CORE_RESET\t\t\t\t\t50\n#define SFAB_SFPB_M_RESET\t\t\t\t51\n#define SFAB_SFPB_S_RESET\t\t\t\t52\n#define RPM_PROC_RESET\t\t\t\t\t53\n#define PMIC_SSBI2_RESET\t\t\t\t54\n#define SDC1_RESET\t\t\t\t\t55\n#define SDC2_RESET\t\t\t\t\t56\n#define SDC3_RESET\t\t\t\t\t57\n#define SDC4_RESET\t\t\t\t\t58\n#define USB_HS1_RESET\t\t\t\t\t59\n#define USB_HSIC_RESET\t\t\t\t\t60\n#define USB_FS1_XCVR_RESET\t\t\t\t61\n#define USB_FS1_RESET\t\t\t\t\t62\n#define GSBI1_RESET\t\t\t\t\t63\n#define GSBI2_RESET\t\t\t\t\t64\n#define GSBI3_RESET\t\t\t\t\t65\n#define GSBI4_RESET\t\t\t\t\t66\n#define GSBI5_RESET\t\t\t\t\t67\n#define GSBI6_RESET\t\t\t\t\t68\n#define GSBI7_RESET\t\t\t\t\t69\n#define SPDM_RESET\t\t\t\t\t70\n#define SEC_CTRL_RESET\t\t\t\t\t71\n#define TLMM_H_RESET\t\t\t\t\t72\n#define SFAB_SATA_M_RESET\t\t\t\t73\n#define SATA_RESET\t\t\t\t\t74\n#define TSSC_RESET\t\t\t\t\t75\n#define PDM_RESET\t\t\t\t\t76\n#define MPM_H_RESET\t\t\t\t\t77\n#define MPM_RESET\t\t\t\t\t78\n#define SFAB_SMPSS_S_RESET\t\t\t\t79\n#define PRNG_RESET\t\t\t\t\t80\n#define SFAB_CE3_M_RESET\t\t\t\t81\n#define SFAB_CE3_S_RESET\t\t\t\t82\n#define CE3_SLEEP_RESET\t\t\t\t\t83\n#define PCIE_1_M_RESET\t\t\t\t\t84\n#define PCIE_1_S_RESET\t\t\t\t\t85\n#define PCIE_1_EXT_RESET\t\t\t\t86\n#define PCIE_1_PHY_RESET\t\t\t\t87\n#define PCIE_1_PCI_RESET\t\t\t\t88\n#define PCIE_1_POR_RESET\t\t\t\t89\n#define PCIE_1_HCLK_RESET\t\t\t\t90\n#define PCIE_1_ACLK_RESET\t\t\t\t91\n#define PCIE_2_M_RESET\t\t\t\t\t92\n#define PCIE_2_S_RESET\t\t\t\t\t93\n#define PCIE_2_EXT_RESET\t\t\t\t94\n#define PCIE_2_PHY_RESET\t\t\t\t95\n#define PCIE_2_PCI_RESET\t\t\t\t96\n#define PCIE_2_POR_RESET\t\t\t\t97\n#define PCIE_2_HCLK_RESET\t\t\t\t98\n#define PCIE_2_ACLK_RESET\t\t\t\t99\n#define SFAB_USB30_S_RESET\t\t\t\t100\n#define SFAB_USB30_M_RESET\t\t\t\t101\n#define USB30_0_PORT2_HS_PHY_RESET\t\t\t102\n#define USB30_0_MASTER_RESET\t\t\t\t103\n#define USB30_0_SLEEP_RESET\t\t\t\t104\n#define USB30_0_UTMI_PHY_RESET\t\t\t\t105\n#define USB30_0_POWERON_RESET\t\t\t\t106\n#define USB30_0_PHY_RESET\t\t\t\t107\n#define USB30_1_MASTER_RESET\t\t\t\t108\n#define USB30_1_SLEEP_RESET\t\t\t\t109\n#define USB30_1_UTMI_PHY_RESET\t\t\t\t110\n#define USB30_1_POWERON_RESET\t\t\t\t111\n#define USB30_1_PHY_RESET\t\t\t\t112\n#define NSSFB0_RESET\t\t\t\t\t113\n#define NSSFB1_RESET\t\t\t\t\t114\n#define UBI32_CORE1_CLKRST_CLAMP_RESET\t\t\t115\n#define UBI32_CORE1_CLAMP_RESET\t\t\t\t116\n#define UBI32_CORE1_AHB_RESET\t\t\t\t117\n#define UBI32_CORE1_AXI_RESET\t\t\t\t118\n#define UBI32_CORE2_CLKRST_CLAMP_RESET\t\t\t119\n#define UBI32_CORE2_CLAMP_RESET\t\t\t\t120\n#define UBI32_CORE2_AHB_RESET\t\t\t\t121\n#define UBI32_CORE2_AXI_RESET\t\t\t\t122\n#define GMAC_CORE1_RESET\t\t\t\t123\n#define GMAC_CORE2_RESET\t\t\t\t124\n#define GMAC_CORE3_RESET\t\t\t\t125\n#define GMAC_CORE4_RESET\t\t\t\t126\n#define GMAC_AHB_RESET\t\t\t\t\t127\n#define NSS_CH0_RST_RX_CLK_N_RESET\t\t\t128\n#define NSS_CH0_RST_TX_CLK_N_RESET\t\t\t129\n#define NSS_CH0_RST_RX_125M_N_RESET\t\t\t130\n#define NSS_CH0_HW_RST_RX_125M_N_RESET\t\t\t131\n#define NSS_CH0_RST_TX_125M_N_RESET\t\t\t132\n#define NSS_CH1_RST_RX_CLK_N_RESET\t\t\t133\n#define NSS_CH1_RST_TX_CLK_N_RESET\t\t\t134\n#define NSS_CH1_RST_RX_125M_N_RESET\t\t\t135\n#define NSS_CH1_HW_RST_RX_125M_N_RESET\t\t\t136\n#define NSS_CH1_RST_TX_125M_N_RESET\t\t\t137\n#define NSS_CH2_RST_RX_CLK_N_RESET\t\t\t138\n#define NSS_CH2_RST_TX_CLK_N_RESET\t\t\t139\n#define NSS_CH2_RST_RX_125M_N_RESET\t\t\t140\n#define NSS_CH2_HW_RST_RX_125M_N_RESET\t\t\t141\n#define NSS_CH2_RST_TX_125M_N_RESET\t\t\t142\n#define NSS_CH3_RST_RX_CLK_N_RESET\t\t\t143\n#define NSS_CH3_RST_TX_CLK_N_RESET\t\t\t144\n#define NSS_CH3_RST_RX_125M_N_RESET\t\t\t145\n#define NSS_CH3_HW_RST_RX_125M_N_RESET\t\t\t146\n#define NSS_CH3_RST_TX_125M_N_RESET\t\t\t147\n#define NSS_RST_RX_250M_125M_N_RESET\t\t\t148\n#define NSS_RST_TX_250M_125M_N_RESET\t\t\t149\n#define NSS_QSGMII_TXPI_RST_N_RESET\t\t\t150\n#define NSS_QSGMII_CDR_RST_N_RESET\t\t\t151\n#define NSS_SGMII2_CDR_RST_N_RESET\t\t\t152\n#define NSS_SGMII3_CDR_RST_N_RESET\t\t\t153\n#define NSS_CAL_PRBS_RST_N_RESET\t\t\t154\n#define NSS_LCKDT_RST_N_RESET\t\t\t\t155\n#define NSS_SRDS_N_RESET\t\t\t\t156\n#define CRYPTO_ENG1_RESET\t\t\t\t157\n#define CRYPTO_ENG2_RESET\t\t\t\t158\n#define CRYPTO_ENG3_RESET\t\t\t\t159\n#define CRYPTO_ENG4_RESET\t\t\t\t160\n#define CRYPTO_AHB_RESET\t\t\t\t161\n\n#endif\n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}