#Substrate Graph
# noVertices
40
# noArcs
134
# Vertices: id availableCpu routingCapacity isCenter
0 150 150 0
1 1565 1565 1
2 500 500 1
3 150 150 0
4 500 500 1
5 500 500 1
6 1721 1721 1
7 279 279 1
8 450 450 1
9 124 124 1
10 500 500 1
11 593 593 1
12 150 150 0
13 223 223 1
14 137 137 1
15 150 150 0
16 37 37 0
17 37 37 0
18 150 150 0
19 418 418 1
20 400 400 1
21 150 150 0
22 279 279 1
23 348 348 1
24 37 37 0
25 100 100 0
26 100 100 0
27 150 150 0
28 37 37 0
29 37 37 0
30 37 37 0
31 25 25 0
32 150 150 0
33 37 37 0
34 605 605 1
35 500 500 1
36 124 124 1
37 150 150 0
38 25 25 0
39 475 475 1
# Arcs: idS idT delay bandwidth
0 1 1 75
1 0 1 75
0 6 4 75
6 0 4 75
1 2 2 125
2 1 2 125
1 3 1 75
3 1 1 75
1 4 2 125
4 1 2 125
1 5 2 125
5 1 2 125
1 7 2 93
7 1 2 93
1 8 1 125
8 1 1 125
1 9 1 62
9 1 1 62
1 14 2 62
14 1 2 62
1 15 1 75
15 1 1 75
1 18 1 75
18 1 1 75
1 22 1 93
22 1 1 93
1 29 2 37
29 1 2 37
1 36 1 62
36 1 1 62
1 35 8 125
35 1 8 125
1 21 7 75
21 1 7 75
1 34 6 156
34 1 6 156
2 10 1 125
10 2 1 125
2 11 1 125
11 2 1 125
2 6 6 125
6 2 6 125
3 6 5 75
6 3 5 75
4 11 2 125
11 4 2 125
4 10 3 125
10 4 3 125
4 6 5 125
6 4 5 125
5 6 2 125
6 5 2 125
5 11 1 125
11 5 1 125
5 10 3 125
10 5 3 125
6 12 2 75
12 6 2 75
6 13 3 93
13 6 3 93
6 16 4 37
16 6 4 37
6 20 3 125
20 6 3 125
6 21 1 75
21 6 1 75
6 8 7 125
8 6 7 125
6 34 8 156
34 6 8 156
6 36 7 62
36 6 7 62
6 22 2 93
22 6 2 93
6 15 6 75
15 6 6 75
6 9 7 62
9 6 7 62
6 35 9 125
35 6 9 125
6 7 7 93
7 6 7 93
7 11 1 93
11 7 1 93
8 25 6 75
25 8 6 75
8 34 8 125
34 8 8 125
10 35 1 125
35 10 1 125
11 35 5 125
35 11 5 125
12 14 1 75
14 12 1 75
13 17 1 37
17 13 1 37
13 19 1 93
19 13 1 93
18 34 8 75
34 18 8 75
19 23 7 125
23 19 7 125
19 27 1 75
27 19 1 75
19 39 2 125
39 19 2 125
20 32 1 75
32 20 1 75
20 37 1 75
37 20 1 75
20 39 5 125
39 20 5 125
22 34 1 93
34 22 1 93
23 24 1 37
24 23 1 37
23 26 3 75
26 23 3 75
23 28 1 37
28 23 1 37
23 30 1 37
30 23 1 37
23 33 1 37
33 23 1 37
25 38 1 25
38 25 1 25
26 31 1 25
31 26 1 25
27 39 2 75
39 27 2 75
32 39 7 75
39 32 7 75
37 39 1 75
39 37 1 75
