const e=JSON.parse('{"key":"v-3000b66f","path":"/train/eda/eda-model/8_3_palcement.html","title":"8.3 布局问题与建模","lang":"zh-CN","frontmatter":{"title":"8.3 布局问题与建模","order":3},"headers":[{"level":2,"title":"VLSI全局布局基础介绍","slug":"vlsi全局布局基础介绍","link":"#vlsi全局布局基础介绍","children":[{"level":3,"title":"评估模型","slug":"评估模型","link":"#评估模型","children":[]},{"level":3,"title":"优化方法","slug":"优化方法","link":"#优化方法","children":[]},{"level":3,"title":"相关工具/资料","slug":"相关工具-资料","link":"#相关工具-资料","children":[]},{"level":3,"title":"参考文献","slug":"参考文献","link":"#参考文献","children":[]}]}],"git":{"createdTime":1722828566000,"updatedTime":1723362163000,"contributors":[{"name":"Xingquan-Li","email":"fzulxq@gmail.com","commits":5}]},"readingTime":{"minutes":11.91,"words":3573},"filePathRelative":"train/eda/eda-model/8_3_palcement.md","localizedDate":"2024年8月5日","excerpt":"<h2> <strong>VLSI全局布局基础介绍</strong></h2>\\n<p>VLSI是超大规模集成电路的简称。完成一个VLSI设计的流程十分复杂，包含多种数据格式的转化，其中将逻辑网表转变为可制造的几何版图的过程称为物理设计。物理设计流程可以分为布图规划、布局（placement）、时钟树综合、布线等，其中布局由于决定了电路单元的位置进而会影响后续的阶段而显得尤为关键。</p>\\n<p>VLSI自动布局的目标是在芯片版图内确定所有电路单元的位置，使得总线长等一些指标最小，同时满足一些设计约束例如单元之间不重叠。由于布局是NP-hard问题，往往无法一步到位解决，因此常拆解为全局布局（global placement）、合法化（legalization）和详细布局（detailed placement）三个阶段求解。全局布局对单元不重叠视为软约束，根据总线长最小等目标确定电路单元的大致位置，布局结果允许单元重叠。合法化在尽量保持全局布局的结果下消除单元重叠，并让单元上下边界对齐行，左边界对齐网格边。详细布局进一步微调合法化的结果，例如局部交换单元位置，以寻求更好的指标结果。由于合法化和详细布局依赖于全局布局的解，因此全局布局至关重要，也是布局中最为关键且耗时的一个环节。</p>","copyright":{"author":"iEDA","license":"GPL-3.0"}}');export{e as data};
