<header>
<main>
<unimplemented>
<implemented> power,2
</header>
UJUMP 70
ADD2I I2 I1 1
LOADI I3 I1 -3
COPYI I4 0
SEQUI I5 I3 I4
BREQZ I5 11
UJUMP 8
COPYR R0 1.0
STORR R0 I1 -1
RETRN
LOADI I6 I1 -3
COPYI I7 1
SEQUI I8 I6 I7
BREQZ I8 19
UJUMP 16
LOADR R1 I1 -2
STORR R1 I1 -1
RETRN
ADD2I I9 I1 0
LOADR R2 I1 -2
LOADI I10 I1 -3
COPYI I11 1
SUBTI I12 I10 I11
STORI I0 I2 0
STORI I1 I2 1
STORI I2 I2 2
STORI I3 I2 3
STORI I4 I2 4
STORI I5 I2 5
STORI I6 I2 6
STORI I7 I2 7
STORI I8 I2 8
STORI I9 I2 9
STORI I10 I2 10
STORI I11 I2 11
STORI I12 I2 12
STORR R0 I2 13
STORR R1 I2 14
STORR R2 I2 15
STORI I12 I2 16
STORR R2 I2 17
ADD2I I2 I2 19
COPYI I1 I2
JLINK 2
COPYI I2 I1
LOADR R3 I2 -1
SUBTI I2 I2 19
LOADI I0 I2 0
LOADI I1 I2 1
LOADI I3 I2 3
LOADI I4 I2 4
LOADI I5 I2 5
LOADI I6 I2 6
LOADI I7 I2 7
LOADI I8 I2 8
LOADI I9 I2 9
LOADI I10 I2 10
LOADI I11 I2 11
LOADI I12 I2 12
LOADR R0 I2 13
LOADR R1 I2 14
LOADR R2 I2 15
STORR R3 I9 0
LOADR R4 I1 -2
LOADR R5 I1 0
MULTR R6 R4 R5
STORR R6 I1 -1
RETRN
RETRN
COPYI I0 0
COPYI I1 0
COPYI I2 0
ADD2I I2 I1 3
ADD2I I3 I1 0
READR R0
STORR R0 I3 0
ADD2I I4 I1 2
READI I5
STORI I5 I4 0
ADD2I I6 I1 1
LOADR R1 I1 0
LOADI I7 I1 2
STORI I0 I2 0
STORI I1 I2 1
STORI I2 I2 2
STORI I3 I2 3
STORI I4 I2 4
STORI I5 I2 5
STORI I6 I2 6
STORI I7 I2 7
STORR R0 I2 8
STORR R1 I2 9
STORI I7 I2 10
STORR R1 I2 11
ADD2I I2 I2 13
COPYI I1 I2
JLINK 2
COPYI I2 I1
LOADR R2 I2 -1
SUBTI I2 I2 13
LOADI I0 I2 0
LOADI I1 I2 1
LOADI I3 I2 3
LOADI I4 I2 4
LOADI I5 I2 5
LOADI I6 I2 6
LOADI I7 I2 7
LOADR R0 I2 8
LOADR R1 I2 9
STORR R2 I6 0
LOADR R3 I1 1
PRNTR R3
HALT
