Classic Timing Analyzer report for mipsHardware
Thu Oct 17 19:56:05 2019
Quartus II 64-Bit Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. Clock Hold: 'clk'
  8. tsu
  9. tco
 10. tpd
 11. th
 12. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                                       ;
+------------------------------+------------------------------------------+---------------+----------------------------------+--------------------------------------+------------------------------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From                                 ; To                                 ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+--------------------------------------+------------------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; 4.665 ns                         ; reset                                ; unidadeControle:inst31|functOut[0] ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 18.089 ns                        ; unidadeControle:inst31|alucontrol[0] ; IORDout[31]                        ; clk        ; --       ; 0            ;
; Worst-case tpd               ; N/A                                      ; None          ; 7.444 ns                         ; clk                                  ; debug                              ; --         ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; -2.310 ns                        ; reset                                ; unidadeControle:inst31|xchgctrl    ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A                                      ; None          ; 59.03 MHz ( period = 16.940 ns ) ; regDST:inst15|regDSTOut[1]           ; Banco_reg:inst6|Reg19[15]          ; clk        ; clk      ; 0            ;
; Clock Hold: 'clk'            ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; Instr_Reg:inst4|Instr20_16[0]        ; regDST:inst15|regDSTOut[0]         ; clk        ; clk      ; 440          ;
; Total number of failed paths ;                                          ;               ;                                  ;                                      ;                                    ;            ;          ; 440          ;
+------------------------------+------------------------------------------+---------------+----------------------------------+--------------------------------------+------------------------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2S60F1020C3      ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; Off                ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                                 ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+---------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                       ; To                        ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+---------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 59.03 MHz ( period = 16.940 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg19[24] ; clk        ; clk      ; None                        ; None                      ; 3.300 ns                ;
; N/A                                     ; 59.03 MHz ( period = 16.940 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg19[16] ; clk        ; clk      ; None                        ; None                      ; 3.300 ns                ;
; N/A                                     ; 59.03 MHz ( period = 16.940 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg19[8]  ; clk        ; clk      ; None                        ; None                      ; 3.300 ns                ;
; N/A                                     ; 59.03 MHz ( period = 16.940 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg19[9]  ; clk        ; clk      ; None                        ; None                      ; 3.300 ns                ;
; N/A                                     ; 59.03 MHz ( period = 16.940 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg19[10] ; clk        ; clk      ; None                        ; None                      ; 3.300 ns                ;
; N/A                                     ; 59.03 MHz ( period = 16.940 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg19[11] ; clk        ; clk      ; None                        ; None                      ; 3.300 ns                ;
; N/A                                     ; 59.03 MHz ( period = 16.940 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg19[12] ; clk        ; clk      ; None                        ; None                      ; 3.300 ns                ;
; N/A                                     ; 59.03 MHz ( period = 16.940 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg19[13] ; clk        ; clk      ; None                        ; None                      ; 3.300 ns                ;
; N/A                                     ; 59.03 MHz ( period = 16.940 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg19[14] ; clk        ; clk      ; None                        ; None                      ; 3.300 ns                ;
; N/A                                     ; 59.03 MHz ( period = 16.940 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg19[15] ; clk        ; clk      ; None                        ; None                      ; 3.300 ns                ;
; N/A                                     ; 59.33 MHz ( period = 16.854 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg19[25] ; clk        ; clk      ; None                        ; None                      ; 3.257 ns                ;
; N/A                                     ; 59.33 MHz ( period = 16.854 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg19[26] ; clk        ; clk      ; None                        ; None                      ; 3.257 ns                ;
; N/A                                     ; 59.33 MHz ( period = 16.854 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg19[17] ; clk        ; clk      ; None                        ; None                      ; 3.257 ns                ;
; N/A                                     ; 59.33 MHz ( period = 16.854 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg19[18] ; clk        ; clk      ; None                        ; None                      ; 3.257 ns                ;
; N/A                                     ; 59.33 MHz ( period = 16.854 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg19[19] ; clk        ; clk      ; None                        ; None                      ; 3.257 ns                ;
; N/A                                     ; 59.33 MHz ( period = 16.854 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg19[20] ; clk        ; clk      ; None                        ; None                      ; 3.257 ns                ;
; N/A                                     ; 59.33 MHz ( period = 16.854 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg19[21] ; clk        ; clk      ; None                        ; None                      ; 3.257 ns                ;
; N/A                                     ; 59.33 MHz ( period = 16.854 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg19[22] ; clk        ; clk      ; None                        ; None                      ; 3.257 ns                ;
; N/A                                     ; 60.15 MHz ( period = 16.626 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg20[4]  ; clk        ; clk      ; None                        ; None                      ; 3.139 ns                ;
; N/A                                     ; 60.78 MHz ( period = 16.452 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg20[4]  ; clk        ; clk      ; None                        ; None                      ; 3.054 ns                ;
; N/A                                     ; 61.01 MHz ( period = 16.392 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg20[28] ; clk        ; clk      ; None                        ; None                      ; 3.022 ns                ;
; N/A                                     ; 61.01 MHz ( period = 16.392 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg19[31] ; clk        ; clk      ; None                        ; None                      ; 3.026 ns                ;
; N/A                                     ; 61.01 MHz ( period = 16.392 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg20[31] ; clk        ; clk      ; None                        ; None                      ; 3.022 ns                ;
; N/A                                     ; 61.01 MHz ( period = 16.392 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg19[0]  ; clk        ; clk      ; None                        ; None                      ; 3.026 ns                ;
; N/A                                     ; 61.01 MHz ( period = 16.392 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg19[1]  ; clk        ; clk      ; None                        ; None                      ; 3.026 ns                ;
; N/A                                     ; 61.01 MHz ( period = 16.392 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg19[2]  ; clk        ; clk      ; None                        ; None                      ; 3.026 ns                ;
; N/A                                     ; 61.01 MHz ( period = 16.392 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg19[3]  ; clk        ; clk      ; None                        ; None                      ; 3.026 ns                ;
; N/A                                     ; 61.01 MHz ( period = 16.392 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg19[4]  ; clk        ; clk      ; None                        ; None                      ; 3.026 ns                ;
; N/A                                     ; 61.01 MHz ( period = 16.392 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg19[5]  ; clk        ; clk      ; None                        ; None                      ; 3.026 ns                ;
; N/A                                     ; 61.01 MHz ( period = 16.392 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg19[6]  ; clk        ; clk      ; None                        ; None                      ; 3.026 ns                ;
; N/A                                     ; 61.01 MHz ( period = 16.392 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg19[7]  ; clk        ; clk      ; None                        ; None                      ; 3.026 ns                ;
; N/A                                     ; 61.01 MHz ( period = 16.392 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg19[23] ; clk        ; clk      ; None                        ; None                      ; 3.026 ns                ;
; N/A                                     ; 61.09 MHz ( period = 16.368 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg19[24] ; clk        ; clk      ; None                        ; None                      ; 3.016 ns                ;
; N/A                                     ; 61.09 MHz ( period = 16.368 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg19[16] ; clk        ; clk      ; None                        ; None                      ; 3.016 ns                ;
; N/A                                     ; 61.09 MHz ( period = 16.368 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg19[8]  ; clk        ; clk      ; None                        ; None                      ; 3.016 ns                ;
; N/A                                     ; 61.09 MHz ( period = 16.368 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg19[9]  ; clk        ; clk      ; None                        ; None                      ; 3.016 ns                ;
; N/A                                     ; 61.09 MHz ( period = 16.368 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg19[10] ; clk        ; clk      ; None                        ; None                      ; 3.016 ns                ;
; N/A                                     ; 61.09 MHz ( period = 16.368 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg19[11] ; clk        ; clk      ; None                        ; None                      ; 3.016 ns                ;
; N/A                                     ; 61.09 MHz ( period = 16.368 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg19[12] ; clk        ; clk      ; None                        ; None                      ; 3.016 ns                ;
; N/A                                     ; 61.09 MHz ( period = 16.368 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg19[13] ; clk        ; clk      ; None                        ; None                      ; 3.016 ns                ;
; N/A                                     ; 61.09 MHz ( period = 16.368 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg19[14] ; clk        ; clk      ; None                        ; None                      ; 3.016 ns                ;
; N/A                                     ; 61.09 MHz ( period = 16.368 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg19[15] ; clk        ; clk      ; None                        ; None                      ; 3.016 ns                ;
; N/A                                     ; 61.35 MHz ( period = 16.300 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg19[24] ; clk        ; clk      ; None                        ; None                      ; 2.981 ns                ;
; N/A                                     ; 61.35 MHz ( period = 16.300 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg19[16] ; clk        ; clk      ; None                        ; None                      ; 2.981 ns                ;
; N/A                                     ; 61.35 MHz ( period = 16.300 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg19[8]  ; clk        ; clk      ; None                        ; None                      ; 2.981 ns                ;
; N/A                                     ; 61.35 MHz ( period = 16.300 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg19[9]  ; clk        ; clk      ; None                        ; None                      ; 2.981 ns                ;
; N/A                                     ; 61.35 MHz ( period = 16.300 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg19[10] ; clk        ; clk      ; None                        ; None                      ; 2.981 ns                ;
; N/A                                     ; 61.35 MHz ( period = 16.300 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg19[11] ; clk        ; clk      ; None                        ; None                      ; 2.981 ns                ;
; N/A                                     ; 61.35 MHz ( period = 16.300 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg19[12] ; clk        ; clk      ; None                        ; None                      ; 2.981 ns                ;
; N/A                                     ; 61.35 MHz ( period = 16.300 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg19[13] ; clk        ; clk      ; None                        ; None                      ; 2.981 ns                ;
; N/A                                     ; 61.35 MHz ( period = 16.300 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg19[14] ; clk        ; clk      ; None                        ; None                      ; 2.981 ns                ;
; N/A                                     ; 61.35 MHz ( period = 16.300 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg19[15] ; clk        ; clk      ; None                        ; None                      ; 2.981 ns                ;
; N/A                                     ; 61.42 MHz ( period = 16.282 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg19[25] ; clk        ; clk      ; None                        ; None                      ; 2.973 ns                ;
; N/A                                     ; 61.42 MHz ( period = 16.282 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg19[26] ; clk        ; clk      ; None                        ; None                      ; 2.973 ns                ;
; N/A                                     ; 61.42 MHz ( period = 16.282 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg19[17] ; clk        ; clk      ; None                        ; None                      ; 2.973 ns                ;
; N/A                                     ; 61.42 MHz ( period = 16.282 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg19[18] ; clk        ; clk      ; None                        ; None                      ; 2.973 ns                ;
; N/A                                     ; 61.42 MHz ( period = 16.282 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg19[19] ; clk        ; clk      ; None                        ; None                      ; 2.973 ns                ;
; N/A                                     ; 61.42 MHz ( period = 16.282 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg19[20] ; clk        ; clk      ; None                        ; None                      ; 2.973 ns                ;
; N/A                                     ; 61.42 MHz ( period = 16.282 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg19[21] ; clk        ; clk      ; None                        ; None                      ; 2.973 ns                ;
; N/A                                     ; 61.42 MHz ( period = 16.282 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg19[22] ; clk        ; clk      ; None                        ; None                      ; 2.973 ns                ;
; N/A                                     ; 61.53 MHz ( period = 16.252 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg19[24] ; clk        ; clk      ; None                        ; None                      ; 2.959 ns                ;
; N/A                                     ; 61.53 MHz ( period = 16.252 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg19[16] ; clk        ; clk      ; None                        ; None                      ; 2.959 ns                ;
; N/A                                     ; 61.53 MHz ( period = 16.252 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg19[8]  ; clk        ; clk      ; None                        ; None                      ; 2.959 ns                ;
; N/A                                     ; 61.53 MHz ( period = 16.252 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg19[9]  ; clk        ; clk      ; None                        ; None                      ; 2.959 ns                ;
; N/A                                     ; 61.53 MHz ( period = 16.252 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg19[10] ; clk        ; clk      ; None                        ; None                      ; 2.959 ns                ;
; N/A                                     ; 61.53 MHz ( period = 16.252 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg19[11] ; clk        ; clk      ; None                        ; None                      ; 2.959 ns                ;
; N/A                                     ; 61.53 MHz ( period = 16.252 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg19[12] ; clk        ; clk      ; None                        ; None                      ; 2.959 ns                ;
; N/A                                     ; 61.53 MHz ( period = 16.252 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg19[13] ; clk        ; clk      ; None                        ; None                      ; 2.959 ns                ;
; N/A                                     ; 61.53 MHz ( period = 16.252 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg19[14] ; clk        ; clk      ; None                        ; None                      ; 2.959 ns                ;
; N/A                                     ; 61.53 MHz ( period = 16.252 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg19[15] ; clk        ; clk      ; None                        ; None                      ; 2.959 ns                ;
; N/A                                     ; 61.55 MHz ( period = 16.246 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg22[30] ; clk        ; clk      ; None                        ; None                      ; 2.942 ns                ;
; N/A                                     ; 61.56 MHz ( period = 16.244 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg20[24] ; clk        ; clk      ; None                        ; None                      ; 2.943 ns                ;
; N/A                                     ; 61.56 MHz ( period = 16.244 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg20[9]  ; clk        ; clk      ; None                        ; None                      ; 2.943 ns                ;
; N/A                                     ; 61.56 MHz ( period = 16.244 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg20[10] ; clk        ; clk      ; None                        ; None                      ; 2.943 ns                ;
; N/A                                     ; 61.64 MHz ( period = 16.222 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg20[4]  ; clk        ; clk      ; None                        ; None                      ; 2.938 ns                ;
; N/A                                     ; 61.66 MHz ( period = 16.218 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg20[28] ; clk        ; clk      ; None                        ; None                      ; 2.937 ns                ;
; N/A                                     ; 61.66 MHz ( period = 16.218 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg20[31] ; clk        ; clk      ; None                        ; None                      ; 2.937 ns                ;
; N/A                                     ; 61.67 MHz ( period = 16.216 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg20[27] ; clk        ; clk      ; None                        ; None                      ; 2.931 ns                ;
; N/A                                     ; 61.68 MHz ( period = 16.214 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg22[24] ; clk        ; clk      ; None                        ; None                      ; 2.927 ns                ;
; N/A                                     ; 61.68 MHz ( period = 16.214 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg19[25] ; clk        ; clk      ; None                        ; None                      ; 2.938 ns                ;
; N/A                                     ; 61.68 MHz ( period = 16.214 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg19[26] ; clk        ; clk      ; None                        ; None                      ; 2.938 ns                ;
; N/A                                     ; 61.68 MHz ( period = 16.214 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg22[31] ; clk        ; clk      ; None                        ; None                      ; 2.927 ns                ;
; N/A                                     ; 61.68 MHz ( period = 16.214 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg19[17] ; clk        ; clk      ; None                        ; None                      ; 2.938 ns                ;
; N/A                                     ; 61.68 MHz ( period = 16.214 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg19[18] ; clk        ; clk      ; None                        ; None                      ; 2.938 ns                ;
; N/A                                     ; 61.68 MHz ( period = 16.214 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg19[19] ; clk        ; clk      ; None                        ; None                      ; 2.938 ns                ;
; N/A                                     ; 61.68 MHz ( period = 16.214 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg19[20] ; clk        ; clk      ; None                        ; None                      ; 2.938 ns                ;
; N/A                                     ; 61.68 MHz ( period = 16.214 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg19[21] ; clk        ; clk      ; None                        ; None                      ; 2.938 ns                ;
; N/A                                     ; 61.68 MHz ( period = 16.214 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg19[22] ; clk        ; clk      ; None                        ; None                      ; 2.938 ns                ;
; N/A                                     ; 61.76 MHz ( period = 16.192 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg24[23] ; clk        ; clk      ; None                        ; None                      ; 2.916 ns                ;
; N/A                                     ; 61.84 MHz ( period = 16.172 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg22[26] ; clk        ; clk      ; None                        ; None                      ; 2.918 ns                ;
; N/A                                     ; 61.84 MHz ( period = 16.172 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg22[20] ; clk        ; clk      ; None                        ; None                      ; 2.918 ns                ;
; N/A                                     ; 61.84 MHz ( period = 16.172 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg22[21] ; clk        ; clk      ; None                        ; None                      ; 2.918 ns                ;
; N/A                                     ; 61.84 MHz ( period = 16.172 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg22[10] ; clk        ; clk      ; None                        ; None                      ; 2.910 ns                ;
; N/A                                     ; 61.86 MHz ( period = 16.166 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg19[25] ; clk        ; clk      ; None                        ; None                      ; 2.916 ns                ;
; N/A                                     ; 61.86 MHz ( period = 16.166 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg19[26] ; clk        ; clk      ; None                        ; None                      ; 2.916 ns                ;
; N/A                                     ; 61.86 MHz ( period = 16.166 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg19[17] ; clk        ; clk      ; None                        ; None                      ; 2.916 ns                ;
; N/A                                     ; 61.86 MHz ( period = 16.166 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg19[18] ; clk        ; clk      ; None                        ; None                      ; 2.916 ns                ;
; N/A                                     ; 61.86 MHz ( period = 16.166 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg19[19] ; clk        ; clk      ; None                        ; None                      ; 2.916 ns                ;
; N/A                                     ; 61.86 MHz ( period = 16.166 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg19[20] ; clk        ; clk      ; None                        ; None                      ; 2.916 ns                ;
; N/A                                     ; 61.86 MHz ( period = 16.166 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg19[21] ; clk        ; clk      ; None                        ; None                      ; 2.916 ns                ;
; N/A                                     ; 61.86 MHz ( period = 16.166 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg19[22] ; clk        ; clk      ; None                        ; None                      ; 2.916 ns                ;
; N/A                                     ; 61.97 MHz ( period = 16.136 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg21[14] ; clk        ; clk      ; None                        ; None                      ; 2.897 ns                ;
; N/A                                     ; 62.00 MHz ( period = 16.128 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg24[6]  ; clk        ; clk      ; None                        ; None                      ; 2.894 ns                ;
; N/A                                     ; 62.00 MHz ( period = 16.128 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg24[7]  ; clk        ; clk      ; None                        ; None                      ; 2.894 ns                ;
; N/A                                     ; 62.07 MHz ( period = 16.112 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg22[27] ; clk        ; clk      ; None                        ; None                      ; 2.885 ns                ;
; N/A                                     ; 62.07 MHz ( period = 16.112 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg22[28] ; clk        ; clk      ; None                        ; None                      ; 2.885 ns                ;
; N/A                                     ; 62.07 MHz ( period = 16.112 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg22[29] ; clk        ; clk      ; None                        ; None                      ; 2.885 ns                ;
; N/A                                     ; 62.13 MHz ( period = 16.096 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg22[19] ; clk        ; clk      ; None                        ; None                      ; 2.870 ns                ;
; N/A                                     ; 62.14 MHz ( period = 16.092 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg18[1]  ; clk        ; clk      ; None                        ; None                      ; 2.868 ns                ;
; N/A                                     ; 62.23 MHz ( period = 16.070 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg20[24] ; clk        ; clk      ; None                        ; None                      ; 2.858 ns                ;
; N/A                                     ; 62.23 MHz ( period = 16.070 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg20[9]  ; clk        ; clk      ; None                        ; None                      ; 2.858 ns                ;
; N/A                                     ; 62.23 MHz ( period = 16.070 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg20[10] ; clk        ; clk      ; None                        ; None                      ; 2.858 ns                ;
; N/A                                     ; 62.24 MHz ( period = 16.068 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg6[24]  ; clk        ; clk      ; None                        ; None                      ; 2.856 ns                ;
; N/A                                     ; 62.24 MHz ( period = 16.068 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg6[31]  ; clk        ; clk      ; None                        ; None                      ; 2.856 ns                ;
; N/A                                     ; 62.27 MHz ( period = 16.058 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg17[3]  ; clk        ; clk      ; None                        ; None                      ; 2.859 ns                ;
; N/A                                     ; 62.27 MHz ( period = 16.058 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg17[4]  ; clk        ; clk      ; None                        ; None                      ; 2.859 ns                ;
; N/A                                     ; 62.27 MHz ( period = 16.058 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg17[5]  ; clk        ; clk      ; None                        ; None                      ; 2.859 ns                ;
; N/A                                     ; 62.27 MHz ( period = 16.058 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg17[6]  ; clk        ; clk      ; None                        ; None                      ; 2.859 ns                ;
; N/A                                     ; 62.31 MHz ( period = 16.048 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg6[10]  ; clk        ; clk      ; None                        ; None                      ; 2.850 ns                ;
; N/A                                     ; 62.34 MHz ( period = 16.042 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg20[27] ; clk        ; clk      ; None                        ; None                      ; 2.846 ns                ;
; N/A                                     ; 62.34 MHz ( period = 16.040 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg24[31] ; clk        ; clk      ; None                        ; None                      ; 2.852 ns                ;
; N/A                                     ; 62.38 MHz ( period = 16.032 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg20[26] ; clk        ; clk      ; None                        ; None                      ; 2.851 ns                ;
; N/A                                     ; 62.38 MHz ( period = 16.032 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg20[29] ; clk        ; clk      ; None                        ; None                      ; 2.851 ns                ;
; N/A                                     ; 62.38 MHz ( period = 16.032 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg20[7]  ; clk        ; clk      ; None                        ; None                      ; 2.851 ns                ;
; N/A                                     ; 62.38 MHz ( period = 16.032 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg20[17] ; clk        ; clk      ; None                        ; None                      ; 2.851 ns                ;
; N/A                                     ; 62.38 MHz ( period = 16.032 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg20[18] ; clk        ; clk      ; None                        ; None                      ; 2.851 ns                ;
; N/A                                     ; 62.40 MHz ( period = 16.026 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg20[23] ; clk        ; clk      ; None                        ; None                      ; 2.841 ns                ;
; N/A                                     ; 62.42 MHz ( period = 16.020 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg20[2]  ; clk        ; clk      ; None                        ; None                      ; 2.837 ns                ;
; N/A                                     ; 62.42 MHz ( period = 16.020 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg20[5]  ; clk        ; clk      ; None                        ; None                      ; 2.837 ns                ;
; N/A                                     ; 62.44 MHz ( period = 16.016 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg17[3]  ; clk        ; clk      ; None                        ; None                      ; 2.839 ns                ;
; N/A                                     ; 62.44 MHz ( period = 16.016 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg17[4]  ; clk        ; clk      ; None                        ; None                      ; 2.839 ns                ;
; N/A                                     ; 62.44 MHz ( period = 16.016 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg17[5]  ; clk        ; clk      ; None                        ; None                      ; 2.839 ns                ;
; N/A                                     ; 62.44 MHz ( period = 16.016 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg17[6]  ; clk        ; clk      ; None                        ; None                      ; 2.839 ns                ;
; N/A                                     ; 62.46 MHz ( period = 16.010 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg20[4]  ; clk        ; clk      ; None                        ; None                      ; 2.834 ns                ;
; N/A                                     ; 62.54 MHz ( period = 15.990 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg24[28] ; clk        ; clk      ; None                        ; None                      ; 2.823 ns                ;
; N/A                                     ; 62.55 MHz ( period = 15.988 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg20[28] ; clk        ; clk      ; None                        ; None                      ; 2.821 ns                ;
; N/A                                     ; 62.55 MHz ( period = 15.988 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg20[31] ; clk        ; clk      ; None                        ; None                      ; 2.821 ns                ;
; N/A                                     ; 62.64 MHz ( period = 15.964 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg20[3]  ; clk        ; clk      ; None                        ; None                      ; 2.819 ns                ;
; N/A                                     ; 62.64 MHz ( period = 15.964 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg24[23] ; clk        ; clk      ; None                        ; None                      ; 2.805 ns                ;
; N/A                                     ; 62.65 MHz ( period = 15.962 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg8[28]  ; clk        ; clk      ; None                        ; None                      ; 2.800 ns                ;
; N/A                                     ; 62.65 MHz ( period = 15.962 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg8[30]  ; clk        ; clk      ; None                        ; None                      ; 2.800 ns                ;
; N/A                                     ; 62.72 MHz ( period = 15.944 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg24[29] ; clk        ; clk      ; None                        ; None                      ; 2.795 ns                ;
; N/A                                     ; 62.74 MHz ( period = 15.940 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg24[27] ; clk        ; clk      ; None                        ; None                      ; 2.785 ns                ;
; N/A                                     ; 62.76 MHz ( period = 15.934 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg24[24] ; clk        ; clk      ; None                        ; None                      ; 2.788 ns                ;
; N/A                                     ; 62.78 MHz ( period = 15.928 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg24[22] ; clk        ; clk      ; None                        ; None                      ; 2.781 ns                ;
; N/A                                     ; 62.80 MHz ( period = 15.924 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg24[0]  ; clk        ; clk      ; None                        ; None                      ; 2.781 ns                ;
; N/A                                     ; 62.80 MHz ( period = 15.924 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg24[4]  ; clk        ; clk      ; None                        ; None                      ; 2.781 ns                ;
; N/A                                     ; 62.80 MHz ( period = 15.924 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg24[21] ; clk        ; clk      ; None                        ; None                      ; 2.781 ns                ;
; N/A                                     ; 62.81 MHz ( period = 15.922 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg18[1]  ; clk        ; clk      ; None                        ; None                      ; 2.786 ns                ;
; N/A                                     ; 62.81 MHz ( period = 15.920 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg30[26] ; clk        ; clk      ; None                        ; None                      ; 2.792 ns                ;
; N/A                                     ; 62.81 MHz ( period = 15.920 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg30[27] ; clk        ; clk      ; None                        ; None                      ; 2.792 ns                ;
; N/A                                     ; 62.81 MHz ( period = 15.920 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg30[28] ; clk        ; clk      ; None                        ; None                      ; 2.792 ns                ;
; N/A                                     ; 62.81 MHz ( period = 15.920 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg30[29] ; clk        ; clk      ; None                        ; None                      ; 2.792 ns                ;
; N/A                                     ; 62.81 MHz ( period = 15.920 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg30[30] ; clk        ; clk      ; None                        ; None                      ; 2.792 ns                ;
; N/A                                     ; 62.81 MHz ( period = 15.920 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg30[21] ; clk        ; clk      ; None                        ; None                      ; 2.792 ns                ;
; N/A                                     ; 62.81 MHz ( period = 15.920 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg30[22] ; clk        ; clk      ; None                        ; None                      ; 2.792 ns                ;
; N/A                                     ; 62.86 MHz ( period = 15.908 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg23[24] ; clk        ; clk      ; None                        ; None                      ; 2.783 ns                ;
; N/A                                     ; 62.86 MHz ( period = 15.908 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg23[6]  ; clk        ; clk      ; None                        ; None                      ; 2.783 ns                ;
; N/A                                     ; 62.86 MHz ( period = 15.908 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg23[7]  ; clk        ; clk      ; None                        ; None                      ; 2.783 ns                ;
; N/A                                     ; 62.86 MHz ( period = 15.908 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg23[8]  ; clk        ; clk      ; None                        ; None                      ; 2.783 ns                ;
; N/A                                     ; 62.86 MHz ( period = 15.908 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg23[9]  ; clk        ; clk      ; None                        ; None                      ; 2.783 ns                ;
; N/A                                     ; 62.86 MHz ( period = 15.908 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg23[10] ; clk        ; clk      ; None                        ; None                      ; 2.783 ns                ;
; N/A                                     ; 62.86 MHz ( period = 15.908 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg23[11] ; clk        ; clk      ; None                        ; None                      ; 2.783 ns                ;
; N/A                                     ; 62.86 MHz ( period = 15.908 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg23[12] ; clk        ; clk      ; None                        ; None                      ; 2.783 ns                ;
; N/A                                     ; 62.89 MHz ( period = 15.902 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg21[14] ; clk        ; clk      ; None                        ; None                      ; 2.779 ns                ;
; N/A                                     ; 62.89 MHz ( period = 15.900 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg24[2]  ; clk        ; clk      ; None                        ; None                      ; 2.772 ns                ;
; N/A                                     ; 62.89 MHz ( period = 15.900 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg24[6]  ; clk        ; clk      ; None                        ; None                      ; 2.783 ns                ;
; N/A                                     ; 62.89 MHz ( period = 15.900 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg18[6]  ; clk        ; clk      ; None                        ; None                      ; 2.783 ns                ;
; N/A                                     ; 62.89 MHz ( period = 15.900 ns )                    ; regDST:inst15|regDSTOut[2] ; Banco_reg:inst6|Reg24[7]  ; clk        ; clk      ; None                        ; None                      ; 2.783 ns                ;
; N/A                                     ; 62.89 MHz ( period = 15.900 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg24[13] ; clk        ; clk      ; None                        ; None                      ; 2.772 ns                ;
; N/A                                     ; 62.90 MHz ( period = 15.898 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg20[6]  ; clk        ; clk      ; None                        ; None                      ; 2.781 ns                ;
; N/A                                     ; 62.90 MHz ( period = 15.898 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg10[6]  ; clk        ; clk      ; None                        ; None                      ; 2.782 ns                ;
; N/A                                     ; 62.90 MHz ( period = 15.898 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg10[7]  ; clk        ; clk      ; None                        ; None                      ; 2.782 ns                ;
; N/A                                     ; 62.90 MHz ( period = 15.898 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg20[16] ; clk        ; clk      ; None                        ; None                      ; 2.781 ns                ;
; N/A                                     ; 62.90 MHz ( period = 15.898 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg10[22] ; clk        ; clk      ; None                        ; None                      ; 2.782 ns                ;
; N/A                                     ; 62.90 MHz ( period = 15.898 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg10[8]  ; clk        ; clk      ; None                        ; None                      ; 2.782 ns                ;
; N/A                                     ; 62.96 MHz ( period = 15.882 ns )                    ; regDST:inst15|regDSTOut[4] ; Banco_reg:inst6|Reg24[23] ; clk        ; clk      ; None                        ; None                      ; 2.764 ns                ;
; N/A                                     ; 62.98 MHz ( period = 15.878 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg0[22]  ; clk        ; clk      ; None                        ; None                      ; 2.757 ns                ;
; N/A                                     ; 63.04 MHz ( period = 15.864 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg30[24] ; clk        ; clk      ; None                        ; None                      ; 2.770 ns                ;
; N/A                                     ; 63.04 MHz ( period = 15.864 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg30[12] ; clk        ; clk      ; None                        ; None                      ; 2.770 ns                ;
; N/A                                     ; 63.04 MHz ( period = 15.864 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg30[13] ; clk        ; clk      ; None                        ; None                      ; 2.770 ns                ;
; N/A                                     ; 63.04 MHz ( period = 15.862 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg23[26] ; clk        ; clk      ; None                        ; None                      ; 2.764 ns                ;
; N/A                                     ; 63.04 MHz ( period = 15.862 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg23[27] ; clk        ; clk      ; None                        ; None                      ; 2.764 ns                ;
; N/A                                     ; 63.04 MHz ( period = 15.862 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg23[28] ; clk        ; clk      ; None                        ; None                      ; 2.764 ns                ;
; N/A                                     ; 63.04 MHz ( period = 15.862 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg23[29] ; clk        ; clk      ; None                        ; None                      ; 2.764 ns                ;
; N/A                                     ; 63.04 MHz ( period = 15.862 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg23[30] ; clk        ; clk      ; None                        ; None                      ; 2.764 ns                ;
; N/A                                     ; 63.04 MHz ( period = 15.862 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg24[9]  ; clk        ; clk      ; None                        ; None                      ; 2.758 ns                ;
; N/A                                     ; 63.04 MHz ( period = 15.862 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg24[10] ; clk        ; clk      ; None                        ; None                      ; 2.758 ns                ;
; N/A                                     ; 63.06 MHz ( period = 15.858 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg20[26] ; clk        ; clk      ; None                        ; None                      ; 2.766 ns                ;
; N/A                                     ; 63.06 MHz ( period = 15.858 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg20[29] ; clk        ; clk      ; None                        ; None                      ; 2.766 ns                ;
; N/A                                     ; 63.06 MHz ( period = 15.858 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg20[7]  ; clk        ; clk      ; None                        ; None                      ; 2.766 ns                ;
; N/A                                     ; 63.06 MHz ( period = 15.858 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg20[17] ; clk        ; clk      ; None                        ; None                      ; 2.766 ns                ;
; N/A                                     ; 63.06 MHz ( period = 15.858 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg20[18] ; clk        ; clk      ; None                        ; None                      ; 2.766 ns                ;
; N/A                                     ; 63.06 MHz ( period = 15.858 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg6[19]  ; clk        ; clk      ; None                        ; None                      ; 2.753 ns                ;
; N/A                                     ; 63.08 MHz ( period = 15.852 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg20[23] ; clk        ; clk      ; None                        ; None                      ; 2.756 ns                ;
; N/A                                     ; 63.10 MHz ( period = 15.848 ns )                    ; regDST:inst15|regDSTOut[1] ; Banco_reg:inst6|Reg0[22]  ; clk        ; clk      ; None                        ; None                      ; 2.741 ns                ;
; N/A                                     ; 63.11 MHz ( period = 15.846 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg20[2]  ; clk        ; clk      ; None                        ; None                      ; 2.752 ns                ;
; N/A                                     ; 63.11 MHz ( period = 15.846 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg20[5]  ; clk        ; clk      ; None                        ; None                      ; 2.752 ns                ;
; N/A                                     ; 63.13 MHz ( period = 15.840 ns )                    ; regDST:inst15|regDSTOut[0] ; Banco_reg:inst6|Reg18[1]  ; clk        ; clk      ; None                        ; None                      ; 2.744 ns                ;
; N/A                                     ; 63.13 MHz ( period = 15.840 ns )                    ; regDST:inst15|regDSTOut[3] ; Banco_reg:inst6|Reg20[9]  ; clk        ; clk      ; None                        ; None                      ; 2.742 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                            ;                           ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+---------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clk'                                                                                                                                                                                                                             ;
+------------------------------------------+-----------------------------------------------------+---------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                                                ; To                              ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------------------------------+---------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr20_16[0]                       ; regDST:inst15|regDSTOut[0]      ; clk        ; clk      ; None                       ; None                       ; 0.873 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst31|muxregdst[1]                 ; regDST:inst15|regDSTOut[2]      ; clk        ; clk      ; None                       ; None                       ; 1.515 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst31|muxregdst[1]                 ; regDST:inst15|regDSTOut[1]      ; clk        ; clk      ; None                       ; None                       ; 1.561 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst31|muxregdst[0]                 ; regDST:inst15|regDSTOut[1]      ; clk        ; clk      ; None                       ; None                       ; 1.430 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst31|muxregdst[0]                 ; regDST:inst15|regDSTOut[3]      ; clk        ; clk      ; None                       ; None                       ; 1.650 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst31|muxregdst[1]                 ; regDST:inst15|regDSTOut[3]      ; clk        ; clk      ; None                       ; None                       ; 1.801 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst31|muxregdst[0]                 ; regDST:inst15|regDSTOut[4]      ; clk        ; clk      ; None                       ; None                       ; 1.703 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst31|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[12]  ; clk        ; clk      ; None                       ; None                       ; 1.341 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst31|muxregdst[1]                 ; regDST:inst15|regDSTOut[4]      ; clk        ; clk      ; None                       ; None                       ; 1.864 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst31|muxregdst[1]                 ; regDST:inst15|regDSTOut[0]      ; clk        ; clk      ; None                       ; None                       ; 1.875 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst31|muxregdst[0]                 ; regDST:inst15|regDSTOut[2]      ; clk        ; clk      ; None                       ; None                       ; 1.772 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr25_21[3]                       ; regDST:inst15|regDSTOut[3]      ; clk        ; clk      ; None                       ; None                       ; 1.739 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[21]                        ; memToReg:inst7|memToRegOut[21]  ; clk        ; clk      ; None                       ; None                       ; 1.182 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[24]                        ; memToReg:inst7|memToRegOut[24]  ; clk        ; clk      ; None                       ; None                       ; 1.182 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[12]                             ; setSize:inst30|saidaSetSize[12] ; clk        ; clk      ; None                       ; None                       ; 0.613 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[15]                       ; regDST:inst15|regDSTOut[4]      ; clk        ; clk      ; None                       ; None                       ; 1.918 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst31|muxregdst[0]                 ; regDST:inst15|regDSTOut[0]      ; clk        ; clk      ; None                       ; None                       ; 1.976 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[3]                              ; setSize:inst30|saidaSetSize[3]  ; clk        ; clk      ; None                       ; None                       ; 0.486 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[1]                              ; setSize:inst30|saidaSetSize[1]  ; clk        ; clk      ; None                       ; None                       ; 0.488 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[8]                              ; setSize:inst30|saidaSetSize[8]  ; clk        ; clk      ; None                       ; None                       ; 0.485 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr20_16[4]                       ; regDST:inst15|regDSTOut[4]      ; clk        ; clk      ; None                       ; None                       ; 1.948 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[15]                             ; setSize:inst30|saidaSetSize[15] ; clk        ; clk      ; None                       ; None                       ; 0.484 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst31|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[12]  ; clk        ; clk      ; None                       ; None                       ; 1.656 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[29]                             ; setSize:inst30|saidaSetSize[29] ; clk        ; clk      ; None                       ; None                       ; 0.483 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[28]                             ; setSize:inst30|saidaSetSize[28] ; clk        ; clk      ; None                       ; None                       ; 0.490 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[10]                             ; setSize:inst30|saidaSetSize[10] ; clk        ; clk      ; None                       ; None                       ; 0.490 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[17]                             ; setSize:inst30|saidaSetSize[17] ; clk        ; clk      ; None                       ; None                       ; 0.493 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[21]                             ; setSize:inst30|saidaSetSize[21] ; clk        ; clk      ; None                       ; None                       ; 0.492 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst31|muxxxchgctrl                 ; regDST:inst15|regDSTOut[2]      ; clk        ; clk      ; None                       ; None                       ; 2.048 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[12]                       ; regDST:inst15|regDSTOut[1]      ; clk        ; clk      ; None                       ; None                       ; 1.994 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr25_21[0]                       ; regDST:inst15|regDSTOut[0]      ; clk        ; clk      ; None                       ; None                       ; 2.017 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[13]                       ; regDST:inst15|regDSTOut[2]      ; clk        ; clk      ; None                       ; None                       ; 2.016 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[15]                           ; memToReg:inst7|memToRegOut[15]  ; clk        ; clk      ; None                       ; None                       ; 1.379 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[8]                        ; memToReg:inst7|memToRegOut[8]   ; clk        ; clk      ; None                       ; None                       ; 1.438 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[12]                       ; memToReg:inst7|memToRegOut[12]  ; clk        ; clk      ; None                       ; None                       ; 1.407 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[20]                             ; setSize:inst30|saidaSetSize[20] ; clk        ; clk      ; None                       ; None                       ; 0.613 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[31]                             ; setSize:inst30|saidaSetSize[31] ; clk        ; clk      ; None                       ; None                       ; 0.612 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[14]                             ; setSize:inst30|saidaSetSize[14] ; clk        ; clk      ; None                       ; None                       ; 0.613 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[22]                             ; setSize:inst30|saidaSetSize[22] ; clk        ; clk      ; None                       ; None                       ; 0.616 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[25]                             ; setSize:inst30|saidaSetSize[25] ; clk        ; clk      ; None                       ; None                       ; 0.613 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[23]                             ; setSize:inst30|saidaSetSize[23] ; clk        ; clk      ; None                       ; None                       ; 0.612 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[24]                             ; setSize:inst30|saidaSetSize[24] ; clk        ; clk      ; None                       ; None                       ; 0.620 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[30]                             ; setSize:inst30|saidaSetSize[30] ; clk        ; clk      ; None                       ; None                       ; 0.616 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[13]                             ; setSize:inst30|saidaSetSize[13] ; clk        ; clk      ; None                       ; None                       ; 0.623 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[15]                      ; memToReg:inst7|memToRegOut[15]  ; clk        ; clk      ; None                       ; None                       ; 1.449 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr25_21[4]                       ; regDST:inst15|regDSTOut[4]      ; clk        ; clk      ; None                       ; None                       ; 2.092 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[11]                             ; setSize:inst30|saidaSetSize[11] ; clk        ; clk      ; None                       ; None                       ; 0.626 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[21]                      ; memToReg:inst7|memToRegOut[21]  ; clk        ; clk      ; None                       ; None                       ; 1.461 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[30]                        ; memToReg:inst7|memToRegOut[30]  ; clk        ; clk      ; None                       ; None                       ; 1.473 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[2]                              ; setSize:inst30|saidaSetSize[2]  ; clk        ; clk      ; None                       ; None                       ; 0.651 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[7]                        ; memToReg:inst7|memToRegOut[7]   ; clk        ; clk      ; None                       ; None                       ; 1.501 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[7]                            ; memToReg:inst7|memToRegOut[7]   ; clk        ; clk      ; None                       ; None                       ; 1.497 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[27]                      ; memToReg:inst7|memToRegOut[27]  ; clk        ; clk      ; None                       ; None                       ; 1.506 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst31|muxxxchgctrl                 ; regDST:inst15|regDSTOut[0]      ; clk        ; clk      ; None                       ; None                       ; 2.253 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst31|muxxxchgctrl                 ; regDST:inst15|regDSTOut[4]      ; clk        ; clk      ; None                       ; None                       ; 2.252 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[0]                       ; memToReg:inst7|memToRegOut[0]   ; clk        ; clk      ; None                       ; None                       ; 1.760 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[15]                        ; memToReg:inst7|memToRegOut[15]  ; clk        ; clk      ; None                       ; None                       ; 1.565 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr25_21[2]                       ; regDST:inst15|regDSTOut[2]      ; clk        ; clk      ; None                       ; None                       ; 2.221 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst31|muxmemtoreg[3]               ; memToReg:inst7|memToRegOut[18]  ; clk        ; clk      ; None                       ; None                       ; 1.931 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[19]                             ; setSize:inst30|saidaSetSize[19] ; clk        ; clk      ; None                       ; None                       ; 0.771 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[16]                           ; memToReg:inst7|memToRegOut[16]  ; clk        ; clk      ; None                       ; None                       ; 1.598 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[27]                             ; setSize:inst30|saidaSetSize[27] ; clk        ; clk      ; None                       ; None                       ; 0.780 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst31|muxxxchgctrl                 ; regDST:inst15|regDSTOut[3]      ; clk        ; clk      ; None                       ; None                       ; 2.310 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[16]                             ; setSize:inst30|saidaSetSize[16] ; clk        ; clk      ; None                       ; None                       ; 0.800 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[18]                             ; setSize:inst30|saidaSetSize[18] ; clk        ; clk      ; None                       ; None                       ; 0.796 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[18]                      ; memToReg:inst7|memToRegOut[18]  ; clk        ; clk      ; None                       ; None                       ; 1.631 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[11]                       ; memToReg:inst7|memToRegOut[11]  ; clk        ; clk      ; None                       ; None                       ; 1.663 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[24]                      ; memToReg:inst7|memToRegOut[24]  ; clk        ; clk      ; None                       ; None                       ; 1.657 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[17]                      ; memToReg:inst7|memToRegOut[17]  ; clk        ; clk      ; None                       ; None                       ; 1.662 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[30]                      ; memToReg:inst7|memToRegOut[30]  ; clk        ; clk      ; None                       ; None                       ; 1.668 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[7]                       ; memToReg:inst7|memToRegOut[7]   ; clk        ; clk      ; None                       ; None                       ; 1.673 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[31]                      ; memToReg:inst7|memToRegOut[31]  ; clk        ; clk      ; None                       ; None                       ; 1.703 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr20_16[1]                       ; regDST:inst15|regDSTOut[1]      ; clk        ; clk      ; None                       ; None                       ; 2.374 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[26]                             ; setSize:inst30|saidaSetSize[26] ; clk        ; clk      ; None                       ; None                       ; 0.913 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[10]                      ; memToReg:inst7|memToRegOut[10]  ; clk        ; clk      ; None                       ; None                       ; 1.745 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst31|muxxxchgctrl                 ; regDST:inst15|regDSTOut[1]      ; clk        ; clk      ; None                       ; None                       ; 2.471 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst31|muxmemtoreg[3]               ; memToReg:inst7|memToRegOut[15]  ; clk        ; clk      ; None                       ; None                       ; 2.115 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[13]                       ; memToReg:inst7|memToRegOut[13]  ; clk        ; clk      ; None                       ; None                       ; 1.787 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[23]                      ; memToReg:inst7|memToRegOut[23]  ; clk        ; clk      ; None                       ; None                       ; 1.809 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[5]                              ; setSize:inst30|saidaSetSize[5]  ; clk        ; clk      ; None                       ; None                       ; 0.990 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[14]                           ; loadSize:inst29|lsOut[14]       ; clk        ; clk      ; None                       ; None                       ; 0.241 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[13]                           ; memToReg:inst7|memToRegOut[13]  ; clk        ; clk      ; None                       ; None                       ; 1.782 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr25_21[1]                       ; regDST:inst15|regDSTOut[1]      ; clk        ; clk      ; None                       ; None                       ; 2.465 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[31]                             ; memToReg:inst7|memToRegOut[0]   ; clk        ; clk      ; None                       ; None                       ; 2.024 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[0]                              ; memToReg:inst7|memToRegOut[0]   ; clk        ; clk      ; None                       ; None                       ; 2.042 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[14]                       ; regDST:inst15|regDSTOut[3]      ; clk        ; clk      ; None                       ; None                       ; 2.498 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst31|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[15]  ; clk        ; clk      ; None                       ; None                       ; 1.840 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[22]                      ; memToReg:inst7|memToRegOut[22]  ; clk        ; clk      ; None                       ; None                       ; 1.841 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[28]                      ; memToReg:inst7|memToRegOut[28]  ; clk        ; clk      ; None                       ; None                       ; 1.853 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[29]                      ; memToReg:inst7|memToRegOut[29]  ; clk        ; clk      ; None                       ; None                       ; 1.858 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[7]                         ; memToReg:inst7|memToRegOut[7]   ; clk        ; clk      ; None                       ; None                       ; 1.884 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[10]                       ; memToReg:inst7|memToRegOut[10]  ; clk        ; clk      ; None                       ; None                       ; 1.896 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[7]                              ; setSize:inst30|saidaSetSize[7]  ; clk        ; clk      ; None                       ; None                       ; 1.250 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[18]                        ; memToReg:inst7|memToRegOut[18]  ; clk        ; clk      ; None                       ; None                       ; 1.885 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[30]                           ; loadSize:inst29|lsOut[30]       ; clk        ; clk      ; None                       ; None                       ; 0.333 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[14]                       ; memToReg:inst7|memToRegOut[14]  ; clk        ; clk      ; None                       ; None                       ; 1.924 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[2]                            ; loadSize:inst29|lsOut[2]        ; clk        ; clk      ; None                       ; None                       ; 0.333 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[22]                           ; loadSize:inst29|lsOut[22]       ; clk        ; clk      ; None                       ; None                       ; 0.333 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[26]                           ; loadSize:inst29|lsOut[26]       ; clk        ; clk      ; None                       ; None                       ; 0.333 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[7]                            ; loadSize:inst29|lsOut[7]        ; clk        ; clk      ; None                       ; None                       ; 0.333 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[19]                        ; memToReg:inst7|memToRegOut[19]  ; clk        ; clk      ; None                       ; None                       ; 1.906 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[6]                            ; loadSize:inst29|lsOut[6]        ; clk        ; clk      ; None                       ; None                       ; 0.333 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[0]                            ; loadSize:inst29|lsOut[0]        ; clk        ; clk      ; None                       ; None                       ; 0.333 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr20_16[3]                       ; regDST:inst15|regDSTOut[3]      ; clk        ; clk      ; None                       ; None                       ; 2.549 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[25]                           ; loadSize:inst29|lsOut[25]       ; clk        ; clk      ; None                       ; None                       ; 0.333 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[3]                            ; loadSize:inst29|lsOut[3]        ; clk        ; clk      ; None                       ; None                       ; 0.333 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[16]                           ; loadSize:inst29|lsOut[16]       ; clk        ; clk      ; None                       ; None                       ; 0.333 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[10]                           ; loadSize:inst29|lsOut[10]       ; clk        ; clk      ; None                       ; None                       ; 0.333 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[19]                           ; loadSize:inst29|lsOut[19]       ; clk        ; clk      ; None                       ; None                       ; 0.333 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[28]                           ; loadSize:inst29|lsOut[28]       ; clk        ; clk      ; None                       ; None                       ; 0.333 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[8]                            ; loadSize:inst29|lsOut[8]        ; clk        ; clk      ; None                       ; None                       ; 0.333 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[15]                           ; loadSize:inst29|lsOut[15]       ; clk        ; clk      ; None                       ; None                       ; 0.333 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[5]                            ; loadSize:inst29|lsOut[5]        ; clk        ; clk      ; None                       ; None                       ; 0.333 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[20]                           ; loadSize:inst29|lsOut[20]       ; clk        ; clk      ; None                       ; None                       ; 0.333 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[18]                           ; loadSize:inst29|lsOut[18]       ; clk        ; clk      ; None                       ; None                       ; 0.333 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[11]                           ; loadSize:inst29|lsOut[11]       ; clk        ; clk      ; None                       ; None                       ; 0.333 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[27]                           ; loadSize:inst29|lsOut[27]       ; clk        ; clk      ; None                       ; None                       ; 0.333 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[1]                            ; loadSize:inst29|lsOut[1]        ; clk        ; clk      ; None                       ; None                       ; 0.333 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[4]                            ; loadSize:inst29|lsOut[4]        ; clk        ; clk      ; None                       ; None                       ; 0.333 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[13]                           ; loadSize:inst29|lsOut[13]       ; clk        ; clk      ; None                       ; None                       ; 0.333 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[29]                           ; loadSize:inst29|lsOut[29]       ; clk        ; clk      ; None                       ; None                       ; 0.333 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[9]                            ; loadSize:inst29|lsOut[9]        ; clk        ; clk      ; None                       ; None                       ; 0.333 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[24]                           ; loadSize:inst29|lsOut[24]       ; clk        ; clk      ; None                       ; None                       ; 0.333 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[17]                           ; loadSize:inst29|lsOut[17]       ; clk        ; clk      ; None                       ; None                       ; 0.333 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[21]                           ; loadSize:inst29|lsOut[21]       ; clk        ; clk      ; None                       ; None                       ; 0.333 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[23]                           ; loadSize:inst29|lsOut[23]       ; clk        ; clk      ; None                       ; None                       ; 0.333 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[31]                           ; loadSize:inst29|lsOut[31]       ; clk        ; clk      ; None                       ; None                       ; 0.333 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[12]                           ; loadSize:inst29|lsOut[12]       ; clk        ; clk      ; None                       ; None                       ; 0.333 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[18]                             ; memToReg:inst7|memToRegOut[18]  ; clk        ; clk      ; None                       ; None                       ; 1.926 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[13]                        ; memToReg:inst7|memToRegOut[13]  ; clk        ; clk      ; None                       ; None                       ; 1.958 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[31]                             ; memToReg:inst7|memToRegOut[31]  ; clk        ; clk      ; None                       ; None                       ; 1.952 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[6]                        ; memToReg:inst7|memToRegOut[6]   ; clk        ; clk      ; None                       ; None                       ; 1.987 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[0]                              ; setSize:inst30|saidaSetSize[0]  ; clk        ; clk      ; None                       ; None                       ; 1.151 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst31|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[12]  ; clk        ; clk      ; None                       ; None                       ; 1.962 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[15]                       ; memToReg:inst7|memToRegOut[15]  ; clk        ; clk      ; None                       ; None                       ; 1.985 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[6]                            ; memToReg:inst7|memToRegOut[6]   ; clk        ; clk      ; None                       ; None                       ; 1.967 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[16]                        ; memToReg:inst7|memToRegOut[16]  ; clk        ; clk      ; None                       ; None                       ; 1.995 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[22]                           ; memToReg:inst7|memToRegOut[22]  ; clk        ; clk      ; None                       ; None                       ; 1.960 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[15]                       ; memToReg:inst7|memToRegOut[30]  ; clk        ; clk      ; None                       ; None                       ; 2.006 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[29]                           ; memToReg:inst7|memToRegOut[29]  ; clk        ; clk      ; None                       ; None                       ; 2.004 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst31|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[19]  ; clk        ; clk      ; None                       ; None                       ; 2.385 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[0]                         ; memToReg:inst7|memToRegOut[0]   ; clk        ; clk      ; None                       ; None                       ; 2.245 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[13]                      ; memToReg:inst7|memToRegOut[13]  ; clk        ; clk      ; None                       ; None                       ; 2.044 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst31|muxmemtoreg[3]               ; memToReg:inst7|memToRegOut[12]  ; clk        ; clk      ; None                       ; None                       ; 2.386 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[6]                              ; setSize:inst30|saidaSetSize[6]  ; clk        ; clk      ; None                       ; None                       ; 1.248 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[10]                        ; memToReg:inst7|memToRegOut[10]  ; clk        ; clk      ; None                       ; None                       ; 2.087 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[9]                              ; setSize:inst30|saidaSetSize[9]  ; clk        ; clk      ; None                       ; None                       ; 1.269 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[11]                       ; regDST:inst15|regDSTOut[0]      ; clk        ; clk      ; None                       ; None                       ; 2.734 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst31|muxxxchgctrl                 ; memToReg:inst7|memToRegOut[15]  ; clk        ; clk      ; None                       ; None                       ; 2.141 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[0]                        ; memToReg:inst7|memToRegOut[0]   ; clk        ; clk      ; None                       ; None                       ; 2.303 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr20_16[2]                       ; regDST:inst15|regDSTOut[2]      ; clk        ; clk      ; None                       ; None                       ; 2.738 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst31|muxmemtoreg[3]               ; memToReg:inst7|memToRegOut[19]  ; clk        ; clk      ; None                       ; None                       ; 2.449 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst31|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[18]  ; clk        ; clk      ; None                       ; None                       ; 2.468 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[27]                           ; memToReg:inst7|memToRegOut[27]  ; clk        ; clk      ; None                       ; None                       ; 2.104 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[6]                         ; memToReg:inst7|memToRegOut[6]   ; clk        ; clk      ; None                       ; None                       ; 2.163 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[6]                       ; memToReg:inst7|memToRegOut[6]   ; clk        ; clk      ; None                       ; None                       ; 2.150 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst31|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[29]  ; clk        ; clk      ; None                       ; None                       ; 2.511 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst31|muxmemtoreg[3]               ; memToReg:inst7|memToRegOut[17]  ; clk        ; clk      ; None                       ; None                       ; 2.502 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst31|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[20]  ; clk        ; clk      ; None                       ; None                       ; 2.522 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst31|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[21]  ; clk        ; clk      ; None                       ; None                       ; 2.527 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[8]                         ; memToReg:inst7|memToRegOut[8]   ; clk        ; clk      ; None                       ; None                       ; 2.207 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[15]                             ; memToReg:inst7|memToRegOut[15]  ; clk        ; clk      ; None                       ; None                       ; 2.205 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst31|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[29]  ; clk        ; clk      ; None                       ; None                       ; 2.597 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst31|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[0]   ; clk        ; clk      ; None                       ; None                       ; 2.456 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst31|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[19]  ; clk        ; clk      ; None                       ; None                       ; 2.264 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[12]                           ; memToReg:inst7|memToRegOut[12]  ; clk        ; clk      ; None                       ; None                       ; 2.241 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst31|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[23]  ; clk        ; clk      ; None                       ; None                       ; 2.625 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst31|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[17]  ; clk        ; clk      ; None                       ; None                       ; 2.607 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[15]                       ; memToReg:inst7|memToRegOut[16]  ; clk        ; clk      ; None                       ; None                       ; 2.285 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[4]                              ; setSize:inst30|saidaSetSize[4]  ; clk        ; clk      ; None                       ; None                       ; 1.491 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst31|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[17]  ; clk        ; clk      ; None                       ; None                       ; 2.654 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst31|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[30]  ; clk        ; clk      ; None                       ; None                       ; 2.303 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[7]                        ; memToReg:inst7|memToRegOut[23]  ; clk        ; clk      ; None                       ; None                       ; 2.322 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[7]                              ; memToReg:inst7|memToRegOut[7]   ; clk        ; clk      ; None                       ; None                       ; 2.339 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst31|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[25]  ; clk        ; clk      ; None                       ; None                       ; 2.686 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[17]                             ; memToReg:inst7|memToRegOut[17]  ; clk        ; clk      ; None                       ; None                       ; 2.320 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst31|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[18]  ; clk        ; clk      ; None                       ; None                       ; 2.322 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[19]                      ; memToReg:inst7|memToRegOut[19]  ; clk        ; clk      ; None                       ; None                       ; 2.336 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst31|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[27]  ; clk        ; clk      ; None                       ; None                       ; 2.659 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst31|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[16]  ; clk        ; clk      ; None                       ; None                       ; 2.703 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[27]                        ; memToReg:inst7|memToRegOut[27]  ; clk        ; clk      ; None                       ; None                       ; 2.343 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst31|muxxxchgctrl                 ; memToReg:inst7|memToRegOut[21]  ; clk        ; clk      ; None                       ; None                       ; 2.406 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[14]                           ; memToReg:inst7|memToRegOut[14]  ; clk        ; clk      ; None                       ; None                       ; 2.359 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst31|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[22]  ; clk        ; clk      ; None                       ; None                       ; 2.721 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[12]                       ; memToReg:inst7|memToRegOut[28]  ; clk        ; clk      ; None                       ; None                       ; 2.394 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst31|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[30]  ; clk        ; clk      ; None                       ; None                       ; 2.748 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[14]                       ; memToReg:inst7|memToRegOut[30]  ; clk        ; clk      ; None                       ; None                       ; 2.402 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst31|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[0]   ; clk        ; clk      ; None                       ; None                       ; 2.975 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[31]                           ; memToReg:inst7|memToRegOut[31]  ; clk        ; clk      ; None                       ; None                       ; 2.425 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst31|muxmemtoreg[2]               ; memToReg:inst7|memToRegOut[15]  ; clk        ; clk      ; None                       ; None                       ; 2.791 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst31|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[18]  ; clk        ; clk      ; None                       ; None                       ; 2.776 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[27]                             ; memToReg:inst7|memToRegOut[27]  ; clk        ; clk      ; None                       ; None                       ; 2.434 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[8]                       ; memToReg:inst7|memToRegOut[8]   ; clk        ; clk      ; None                       ; None                       ; 2.484 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[13]                       ; memToReg:inst7|memToRegOut[29]  ; clk        ; clk      ; None                       ; None                       ; 2.456 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst31|muxmemtoreg[3]               ; memToReg:inst7|memToRegOut[30]  ; clk        ; clk      ; None                       ; None                       ; 2.795 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[29]                        ; memToReg:inst7|memToRegOut[29]  ; clk        ; clk      ; None                       ; None                       ; 2.458 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst31|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[25]  ; clk        ; clk      ; None                       ; None                       ; 2.826 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[29]                             ; memToReg:inst7|memToRegOut[29]  ; clk        ; clk      ; None                       ; None                       ; 2.482 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[6]                              ; memToReg:inst7|memToRegOut[6]   ; clk        ; clk      ; None                       ; None                       ; 2.484 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst31|muxmemtoreg[1]               ; memToReg:inst7|memToRegOut[15]  ; clk        ; clk      ; None                       ; None                       ; 2.829 ns                 ;
; Timing analysis restricted to 200 rows.  ; To change the limit use Settings (Assignments menu) ;                                 ;            ;          ;                            ;                            ;                          ;
+------------------------------------------+-----------------------------------------------------+---------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------+
; tsu                                                                                                       ;
+-------+--------------+------------+-------+----------------------------------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From  ; To                                                 ; To Clock ;
+-------+--------------+------------+-------+----------------------------------------------------+----------+
; N/A   ; None         ; 4.665 ns   ; reset ; unidadeControle:inst31|functOut[0]                 ; clk      ;
; N/A   ; None         ; 4.380 ns   ; reset ; unidadeControle:inst31|functOut[2]                 ; clk      ;
; N/A   ; None         ; 4.380 ns   ; reset ; unidadeControle:inst31|functOut[1]                 ; clk      ;
; N/A   ; None         ; 4.229 ns   ; reset ; unidadeControle:inst31|state.beq2                  ; clk      ;
; N/A   ; None         ; 4.214 ns   ; reset ; unidadeControle:inst31|functOut[3]                 ; clk      ;
; N/A   ; None         ; 4.207 ns   ; reset ; unidadeControle:inst31|functOut[5]                 ; clk      ;
; N/A   ; None         ; 4.170 ns   ; reset ; unidadeControle:inst31|state.addi_addiu            ; clk      ;
; N/A   ; None         ; 4.170 ns   ; reset ; unidadeControle:inst31|state.bne2                  ; clk      ;
; N/A   ; None         ; 4.098 ns   ; reset ; unidadeControle:inst31|state.jal2                  ; clk      ;
; N/A   ; None         ; 4.034 ns   ; reset ; unidadeControle:inst31|functOut[4]                 ; clk      ;
; N/A   ; None         ; 3.848 ns   ; reset ; unidadeControle:inst31|state.ble2                  ; clk      ;
; N/A   ; None         ; 3.847 ns   ; reset ; unidadeControle:inst31|state.bgt2                  ; clk      ;
; N/A   ; None         ; 3.816 ns   ; reset ; unidadeControle:inst31|muxmemtoreg[3]              ; clk      ;
; N/A   ; None         ; 3.633 ns   ; reset ; unidadeControle:inst31|alucontrol[2]               ; clk      ;
; N/A   ; None         ; 3.633 ns   ; reset ; unidadeControle:inst31|muxpcsource[0]              ; clk      ;
; N/A   ; None         ; 3.600 ns   ; reset ; unidadeControle:inst31|stateOut[4]                 ; clk      ;
; N/A   ; None         ; 3.564 ns   ; reset ; unidadeControle:inst31|state.xchg2                 ; clk      ;
; N/A   ; None         ; 3.564 ns   ; reset ; unidadeControle:inst31|state.break2                ; clk      ;
; N/A   ; None         ; 3.520 ns   ; reset ; unidadeControle:inst31|state.srav2                 ; clk      ;
; N/A   ; None         ; 3.473 ns   ; reset ; unidadeControle:inst31|stateOut[0]                 ; clk      ;
; N/A   ; None         ; 3.472 ns   ; reset ; unidadeControle:inst31|stateOut[6]                 ; clk      ;
; N/A   ; None         ; 3.458 ns   ; reset ; unidadeControle:inst31|muxmemtoreg[2]              ; clk      ;
; N/A   ; None         ; 3.441 ns   ; reset ; unidadeControle:inst31|state.sllv2                 ; clk      ;
; N/A   ; None         ; 3.432 ns   ; reset ; unidadeControle:inst31|sscontrol[0]                ; clk      ;
; N/A   ; None         ; 3.416 ns   ; reset ; unidadeControle:inst31|state.sra2                  ; clk      ;
; N/A   ; None         ; 3.416 ns   ; reset ; unidadeControle:inst31|state.sll2                  ; clk      ;
; N/A   ; None         ; 3.414 ns   ; reset ; unidadeControle:inst31|stateOut[2]                 ; clk      ;
; N/A   ; None         ; 3.396 ns   ; reset ; unidadeControle:inst31|muxmemtoreg[1]              ; clk      ;
; N/A   ; None         ; 3.285 ns   ; reset ; unidadeControle:inst31|state.decode                ; clk      ;
; N/A   ; None         ; 3.285 ns   ; reset ; unidadeControle:inst31|state.fetch1                ; clk      ;
; N/A   ; None         ; 3.258 ns   ; reset ; unidadeControle:inst31|state.lw2_wait              ; clk      ;
; N/A   ; None         ; 3.254 ns   ; reset ; unidadeControle:inst31|state.jal3                  ; clk      ;
; N/A   ; None         ; 3.251 ns   ; reset ; unidadeControle:inst31|muxpcsource[1]              ; clk      ;
; N/A   ; None         ; 3.242 ns   ; reset ; unidadeControle:inst31|state.sw2                   ; clk      ;
; N/A   ; None         ; 3.221 ns   ; reset ; unidadeControle:inst31|state.add_sub_and           ; clk      ;
; N/A   ; None         ; 3.220 ns   ; reset ; unidadeControle:inst31|state.srl2                  ; clk      ;
; N/A   ; None         ; 3.167 ns   ; reset ; unidadeControle:inst31|state.wait_Final            ; clk      ;
; N/A   ; None         ; 3.162 ns   ; reset ; unidadeControle:inst31|state.fetch3                ; clk      ;
; N/A   ; None         ; 3.152 ns   ; reset ; unidadeControle:inst31|state.sw3                   ; clk      ;
; N/A   ; None         ; 3.138 ns   ; reset ; unidadeControle:inst31|stateOut[3]                 ; clk      ;
; N/A   ; None         ; 3.138 ns   ; reset ; unidadeControle:inst31|stateOut[1]                 ; clk      ;
; N/A   ; None         ; 3.124 ns   ; reset ; unidadeControle:inst31|irwrite                     ; clk      ;
; N/A   ; None         ; 3.123 ns   ; reset ; unidadeControle:inst31|state.closeWR               ; clk      ;
; N/A   ; None         ; 3.113 ns   ; reset ; unidadeControle:inst31|muxalusrcb[1]               ; clk      ;
; N/A   ; None         ; 3.113 ns   ; reset ; unidadeControle:inst31|muxalusrca[0]               ; clk      ;
; N/A   ; None         ; 3.098 ns   ; reset ; unidadeControle:inst31|state.sll_sra_srl_sllv_srav ; clk      ;
; N/A   ; None         ; 3.098 ns   ; reset ; unidadeControle:inst31|shiftcontrol[2]             ; clk      ;
; N/A   ; None         ; 3.075 ns   ; reset ; unidadeControle:inst31|iordmux[0]                  ; clk      ;
; N/A   ; None         ; 3.050 ns   ; reset ; unidadeControle:inst31|regwrite                    ; clk      ;
; N/A   ; None         ; 3.034 ns   ; reset ; unidadeControle:inst31|aluoutwrite                 ; clk      ;
; N/A   ; None         ; 2.940 ns   ; reset ; unidadeControle:inst31|state.decode2               ; clk      ;
; N/A   ; None         ; 2.840 ns   ; reset ; unidadeControle:inst31|muxregdst[1]                ; clk      ;
; N/A   ; None         ; 2.815 ns   ; reset ; unidadeControle:inst31|state.lb2_wait              ; clk      ;
; N/A   ; None         ; 2.806 ns   ; reset ; unidadeControle:inst31|lscontrol[0]                ; clk      ;
; N/A   ; None         ; 2.787 ns   ; reset ; unidadeControle:inst31|muxshiftsrcb                ; clk      ;
; N/A   ; None         ; 2.761 ns   ; reset ; unidadeControle:inst31|shiftcontrol[0]             ; clk      ;
; N/A   ; None         ; 2.761 ns   ; reset ; unidadeControle:inst31|shiftcontrol[1]             ; clk      ;
; N/A   ; None         ; 2.747 ns   ; reset ; unidadeControle:inst31|state.execute               ; clk      ;
; N/A   ; None         ; 2.717 ns   ; reset ; unidadeControle:inst31|state.xchg3                 ; clk      ;
; N/A   ; None         ; 2.712 ns   ; reset ; unidadeControle:inst31|alucontrol[1]               ; clk      ;
; N/A   ; None         ; 2.712 ns   ; reset ; unidadeControle:inst31|muxalusrcb[0]               ; clk      ;
; N/A   ; None         ; 2.626 ns   ; reset ; unidadeControle:inst31|muxmemtoreg[0]              ; clk      ;
; N/A   ; None         ; 2.616 ns   ; reset ; unidadeControle:inst31|muxregdst[0]                ; clk      ;
; N/A   ; None         ; 2.616 ns   ; reset ; unidadeControle:inst31|muxxxchgctrl                ; clk      ;
; N/A   ; None         ; 2.591 ns   ; reset ; unidadeControle:inst31|state.fetch2                ; clk      ;
; N/A   ; None         ; 2.571 ns   ; reset ; unidadeControle:inst31|alucontrol[0]               ; clk      ;
; N/A   ; None         ; 2.571 ns   ; reset ; unidadeControle:inst31|pcwrite                     ; clk      ;
; N/A   ; None         ; 2.571 ns   ; reset ; unidadeControle:inst31|pcwritecond                 ; clk      ;
; N/A   ; None         ; 2.566 ns   ; reset ; unidadeControle:inst31|state.lh2_wait              ; clk      ;
; N/A   ; None         ; 2.549 ns   ; reset ; unidadeControle:inst31|xchgctrl                    ; clk      ;
+-------+--------------+------------+-------+----------------------------------------------------+----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; tco                                                                                                                                                                                ;
+-----------------------------------------+-----------------------------------------------------+------------+--------------------------------------+-------------------+------------+
; Slack                                   ; Required tco                                        ; Actual tco ; From                                 ; To                ; From Clock ;
+-----------------------------------------+-----------------------------------------------------+------------+--------------------------------------+-------------------+------------+
; N/A                                     ; None                                                ; 18.089 ns  ; unidadeControle:inst31|alucontrol[0] ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 18.068 ns  ; unidadeControle:inst31|alucontrol[2] ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 18.018 ns  ; unidadeControle:inst31|alucontrol[1] ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 18.000 ns  ; unidadeControle:inst31|muxalusrcb[1] ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 17.970 ns  ; unidadeControle:inst31|muxalusrcb[0] ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 17.881 ns  ; unidadeControle:inst31|muxalusrca[0] ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 17.737 ns  ; unidadeControle:inst31|alucontrol[0] ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 17.734 ns  ; Registrador:B|Saida[3]               ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 17.716 ns  ; unidadeControle:inst31|alucontrol[2] ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 17.666 ns  ; unidadeControle:inst31|alucontrol[1] ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 17.648 ns  ; Instr_Reg:inst4|Instr15_0[10]        ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 17.648 ns  ; unidadeControle:inst31|muxalusrcb[1] ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 17.642 ns  ; unidadeControle:inst31|alucontrol[0] ; aluresult[27]     ; clk        ;
; N/A                                     ; None                                                ; 17.621 ns  ; unidadeControle:inst31|alucontrol[2] ; aluresult[27]     ; clk        ;
; N/A                                     ; None                                                ; 17.618 ns  ; unidadeControle:inst31|muxalusrcb[0] ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 17.571 ns  ; unidadeControle:inst31|alucontrol[1] ; aluresult[27]     ; clk        ;
; N/A                                     ; None                                                ; 17.570 ns  ; unidadeControle:inst31|alucontrol[0] ; sltOut            ; clk        ;
; N/A                                     ; None                                                ; 17.553 ns  ; unidadeControle:inst31|muxalusrcb[1] ; aluresult[27]     ; clk        ;
; N/A                                     ; None                                                ; 17.552 ns  ; Registrador:B|Saida[2]               ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 17.549 ns  ; unidadeControle:inst31|alucontrol[2] ; sltOut            ; clk        ;
; N/A                                     ; None                                                ; 17.529 ns  ; unidadeControle:inst31|muxalusrca[0] ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 17.523 ns  ; unidadeControle:inst31|muxalusrcb[0] ; aluresult[27]     ; clk        ;
; N/A                                     ; None                                                ; 17.522 ns  ; Registrador:B|Saida[5]~DUPLICATE     ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 17.519 ns  ; Instr_Reg:inst4|Instr15_0[11]        ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 17.499 ns  ; unidadeControle:inst31|alucontrol[1] ; sltOut            ; clk        ;
; N/A                                     ; None                                                ; 17.481 ns  ; unidadeControle:inst31|muxalusrcb[1] ; sltOut            ; clk        ;
; N/A                                     ; None                                                ; 17.480 ns  ; Registrador:B|Saida[1]               ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 17.451 ns  ; unidadeControle:inst31|muxalusrcb[0] ; sltOut            ; clk        ;
; N/A                                     ; None                                                ; 17.434 ns  ; unidadeControle:inst31|muxalusrca[0] ; aluresult[27]     ; clk        ;
; N/A                                     ; None                                                ; 17.412 ns  ; Instr_Reg:inst4|Instr15_0[12]        ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 17.407 ns  ; Registrador:A|Saida[0]               ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 17.382 ns  ; Registrador:B|Saida[3]               ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 17.362 ns  ; unidadeControle:inst31|muxalusrca[0] ; sltOut            ; clk        ;
; N/A                                     ; None                                                ; 17.343 ns  ; unidadeControle:inst31|alucontrol[0] ; IORDout[16]       ; clk        ;
; N/A                                     ; None                                                ; 17.322 ns  ; unidadeControle:inst31|alucontrol[2] ; IORDout[16]       ; clk        ;
; N/A                                     ; None                                                ; 17.296 ns  ; Instr_Reg:inst4|Instr15_0[10]        ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 17.287 ns  ; Registrador:B|Saida[3]               ; aluresult[27]     ; clk        ;
; N/A                                     ; None                                                ; 17.273 ns  ; Instr_Reg:inst4|Instr15_0[3]         ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 17.272 ns  ; unidadeControle:inst31|alucontrol[1] ; IORDout[16]       ; clk        ;
; N/A                                     ; None                                                ; 17.254 ns  ; unidadeControle:inst31|muxalusrcb[1] ; IORDout[16]       ; clk        ;
; N/A                                     ; None                                                ; 17.235 ns  ; unidadeControle:inst31|alucontrol[0] ; aluresult[18]     ; clk        ;
; N/A                                     ; None                                                ; 17.224 ns  ; unidadeControle:inst31|muxalusrcb[0] ; IORDout[16]       ; clk        ;
; N/A                                     ; None                                                ; 17.218 ns  ; unidadeControle:inst31|alucontrol[0] ; IORDout[22]       ; clk        ;
; N/A                                     ; None                                                ; 17.215 ns  ; Registrador:B|Saida[3]               ; sltOut            ; clk        ;
; N/A                                     ; None                                                ; 17.214 ns  ; unidadeControle:inst31|alucontrol[2] ; aluresult[18]     ; clk        ;
; N/A                                     ; None                                                ; 17.201 ns  ; Instr_Reg:inst4|Instr15_0[10]        ; aluresult[27]     ; clk        ;
; N/A                                     ; None                                                ; 17.200 ns  ; Registrador:B|Saida[2]               ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 17.197 ns  ; unidadeControle:inst31|alucontrol[2] ; IORDout[22]       ; clk        ;
; N/A                                     ; None                                                ; 17.170 ns  ; Registrador:B|Saida[5]~DUPLICATE     ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 17.167 ns  ; Instr_Reg:inst4|Instr15_0[11]        ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 17.164 ns  ; unidadeControle:inst31|alucontrol[1] ; aluresult[18]     ; clk        ;
; N/A                                     ; None                                                ; 17.147 ns  ; unidadeControle:inst31|alucontrol[1] ; IORDout[22]       ; clk        ;
; N/A                                     ; None                                                ; 17.146 ns  ; unidadeControle:inst31|muxalusrcb[1] ; aluresult[18]     ; clk        ;
; N/A                                     ; None                                                ; 17.145 ns  ; unidadeControle:inst31|alucontrol[0] ; pcWriteSource[21] ; clk        ;
; N/A                                     ; None                                                ; 17.143 ns  ; unidadeControle:inst31|alucontrol[0] ; IORDout[28]       ; clk        ;
; N/A                                     ; None                                                ; 17.135 ns  ; unidadeControle:inst31|muxalusrca[0] ; IORDout[16]       ; clk        ;
; N/A                                     ; None                                                ; 17.129 ns  ; unidadeControle:inst31|muxalusrcb[1] ; IORDout[22]       ; clk        ;
; N/A                                     ; None                                                ; 17.129 ns  ; Instr_Reg:inst4|Instr15_0[10]        ; sltOut            ; clk        ;
; N/A                                     ; None                                                ; 17.128 ns  ; Registrador:B|Saida[1]               ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 17.124 ns  ; unidadeControle:inst31|alucontrol[2] ; pcWriteSource[21] ; clk        ;
; N/A                                     ; None                                                ; 17.122 ns  ; unidadeControle:inst31|alucontrol[2] ; IORDout[28]       ; clk        ;
; N/A                                     ; None                                                ; 17.116 ns  ; unidadeControle:inst31|muxalusrcb[0] ; aluresult[18]     ; clk        ;
; N/A                                     ; None                                                ; 17.114 ns  ; Registrador:A|Saida[1]               ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 17.105 ns  ; Registrador:B|Saida[2]               ; aluresult[27]     ; clk        ;
; N/A                                     ; None                                                ; 17.099 ns  ; unidadeControle:inst31|muxalusrcb[0] ; IORDout[22]       ; clk        ;
; N/A                                     ; None                                                ; 17.075 ns  ; Registrador:B|Saida[5]~DUPLICATE     ; aluresult[27]     ; clk        ;
; N/A                                     ; None                                                ; 17.074 ns  ; unidadeControle:inst31|alucontrol[1] ; pcWriteSource[21] ; clk        ;
; N/A                                     ; None                                                ; 17.072 ns  ; unidadeControle:inst31|alucontrol[1] ; IORDout[28]       ; clk        ;
; N/A                                     ; None                                                ; 17.072 ns  ; Instr_Reg:inst4|Instr15_0[11]        ; aluresult[27]     ; clk        ;
; N/A                                     ; None                                                ; 17.066 ns  ; Registrador:B|Saida[13]              ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 17.063 ns  ; unidadeControle:inst31|alucontrol[0] ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 17.060 ns  ; Instr_Reg:inst4|Instr15_0[12]        ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 17.056 ns  ; unidadeControle:inst31|muxalusrcb[1] ; pcWriteSource[21] ; clk        ;
; N/A                                     ; None                                                ; 17.055 ns  ; Registrador:A|Saida[0]               ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 17.054 ns  ; unidadeControle:inst31|muxalusrcb[1] ; IORDout[28]       ; clk        ;
; N/A                                     ; None                                                ; 17.053 ns  ; Instr_Reg:inst4|Instr15_0[5]         ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 17.042 ns  ; unidadeControle:inst31|alucontrol[2] ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 17.033 ns  ; Registrador:B|Saida[1]               ; aluresult[27]     ; clk        ;
; N/A                                     ; None                                                ; 17.033 ns  ; Registrador:B|Saida[2]               ; sltOut            ; clk        ;
; N/A                                     ; None                                                ; 17.027 ns  ; unidadeControle:inst31|muxalusrca[0] ; aluresult[18]     ; clk        ;
; N/A                                     ; None                                                ; 17.026 ns  ; unidadeControle:inst31|muxalusrcb[0] ; pcWriteSource[21] ; clk        ;
; N/A                                     ; None                                                ; 17.024 ns  ; unidadeControle:inst31|muxalusrcb[0] ; IORDout[28]       ; clk        ;
; N/A                                     ; None                                                ; 17.010 ns  ; unidadeControle:inst31|muxalusrca[0] ; IORDout[22]       ; clk        ;
; N/A                                     ; None                                                ; 17.003 ns  ; Registrador:B|Saida[5]~DUPLICATE     ; sltOut            ; clk        ;
; N/A                                     ; None                                                ; 17.000 ns  ; Instr_Reg:inst4|Instr15_0[11]        ; sltOut            ; clk        ;
; N/A                                     ; None                                                ; 16.992 ns  ; unidadeControle:inst31|alucontrol[1] ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 16.988 ns  ; Registrador:B|Saida[3]               ; IORDout[16]       ; clk        ;
; N/A                                     ; None                                                ; 16.974 ns  ; unidadeControle:inst31|muxalusrcb[1] ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 16.965 ns  ; Instr_Reg:inst4|Instr15_0[12]        ; aluresult[27]     ; clk        ;
; N/A                                     ; None                                                ; 16.961 ns  ; Registrador:B|Saida[1]               ; sltOut            ; clk        ;
; N/A                                     ; None                                                ; 16.960 ns  ; Registrador:A|Saida[0]               ; aluresult[27]     ; clk        ;
; N/A                                     ; None                                                ; 16.959 ns  ; Registrador:B|Saida[15]              ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 16.946 ns  ; Registrador:B|Saida[14]              ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 16.944 ns  ; unidadeControle:inst31|muxalusrcb[0] ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 16.937 ns  ; unidadeControle:inst31|muxalusrca[0] ; pcWriteSource[21] ; clk        ;
; N/A                                     ; None                                                ; 16.935 ns  ; unidadeControle:inst31|muxalusrca[0] ; IORDout[28]       ; clk        ;
; N/A                                     ; None                                                ; 16.925 ns  ; unidadeControle:inst31|alucontrol[0] ; aluresult[25]     ; clk        ;
; N/A                                     ; None                                                ; 16.921 ns  ; Instr_Reg:inst4|Instr15_0[3]         ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 16.914 ns  ; Registrador:A|Saida[13]              ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 16.904 ns  ; unidadeControle:inst31|alucontrol[2] ; aluresult[25]     ; clk        ;
; N/A                                     ; None                                                ; 16.902 ns  ; Instr_Reg:inst4|Instr15_0[10]        ; IORDout[16]       ; clk        ;
; N/A                                     ; None                                                ; 16.900 ns  ; Registrador:B|Saida[0]               ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 16.893 ns  ; Instr_Reg:inst4|Instr15_0[12]        ; sltOut            ; clk        ;
; N/A                                     ; None                                                ; 16.888 ns  ; Registrador:A|Saida[0]               ; sltOut            ; clk        ;
; N/A                                     ; None                                                ; 16.883 ns  ; Instr_Reg:inst4|Instr15_0[0]         ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 16.880 ns  ; Registrador:B|Saida[3]               ; aluresult[18]     ; clk        ;
; N/A                                     ; None                                                ; 16.863 ns  ; Registrador:B|Saida[3]               ; IORDout[22]       ; clk        ;
; N/A                                     ; None                                                ; 16.855 ns  ; unidadeControle:inst31|muxalusrca[0] ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 16.854 ns  ; unidadeControle:inst31|alucontrol[1] ; aluresult[25]     ; clk        ;
; N/A                                     ; None                                                ; 16.850 ns  ; Registrador:B|Saida[10]              ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 16.836 ns  ; unidadeControle:inst31|muxalusrcb[1] ; aluresult[25]     ; clk        ;
; N/A                                     ; None                                                ; 16.826 ns  ; Instr_Reg:inst4|Instr15_0[3]         ; aluresult[27]     ; clk        ;
; N/A                                     ; None                                                ; 16.806 ns  ; Registrador:B|Saida[2]               ; IORDout[16]       ; clk        ;
; N/A                                     ; None                                                ; 16.806 ns  ; unidadeControle:inst31|muxalusrcb[0] ; aluresult[25]     ; clk        ;
; N/A                                     ; None                                                ; 16.794 ns  ; Instr_Reg:inst4|Instr15_0[10]        ; aluresult[18]     ; clk        ;
; N/A                                     ; None                                                ; 16.790 ns  ; Registrador:B|Saida[3]               ; pcWriteSource[21] ; clk        ;
; N/A                                     ; None                                                ; 16.788 ns  ; Registrador:B|Saida[3]               ; IORDout[28]       ; clk        ;
; N/A                                     ; None                                                ; 16.777 ns  ; Instr_Reg:inst4|Instr15_0[10]        ; IORDout[22]       ; clk        ;
; N/A                                     ; None                                                ; 16.776 ns  ; Registrador:B|Saida[5]~DUPLICATE     ; IORDout[16]       ; clk        ;
; N/A                                     ; None                                                ; 16.773 ns  ; Instr_Reg:inst4|Instr15_0[11]        ; IORDout[16]       ; clk        ;
; N/A                                     ; None                                                ; 16.762 ns  ; Registrador:A|Saida[1]               ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 16.754 ns  ; Instr_Reg:inst4|Instr15_0[3]         ; sltOut            ; clk        ;
; N/A                                     ; None                                                ; 16.744 ns  ; unidadeControle:inst31|alucontrol[0] ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 16.741 ns  ; Instr_Reg:inst4|Instr15_0[8]         ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 16.736 ns  ; Registrador:B|Saida[4]               ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 16.734 ns  ; Registrador:B|Saida[1]               ; IORDout[16]       ; clk        ;
; N/A                                     ; None                                                ; 16.724 ns  ; Registrador:PC|Saida[3]              ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 16.723 ns  ; unidadeControle:inst31|alucontrol[2] ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 16.722 ns  ; Instr_Reg:inst4|Instr15_0[2]         ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 16.718 ns  ; Instr_Reg:inst4|Instr15_0[1]         ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 16.717 ns  ; unidadeControle:inst31|muxalusrca[0] ; aluresult[25]     ; clk        ;
; N/A                                     ; None                                                ; 16.714 ns  ; Registrador:B|Saida[13]              ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 16.710 ns  ; Instr_Reg:inst4|Instr15_0[9]         ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 16.708 ns  ; Registrador:A|Saida[2]               ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 16.708 ns  ; Registrador:B|Saida[3]               ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 16.704 ns  ; Instr_Reg:inst4|Instr15_0[10]        ; pcWriteSource[21] ; clk        ;
; N/A                                     ; None                                                ; 16.703 ns  ; Instr_Reg:inst4|Instr15_0[13]        ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 16.702 ns  ; Instr_Reg:inst4|Instr15_0[10]        ; IORDout[28]       ; clk        ;
; N/A                                     ; None                                                ; 16.701 ns  ; Instr_Reg:inst4|Instr15_0[5]         ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 16.698 ns  ; Registrador:B|Saida[2]               ; aluresult[18]     ; clk        ;
; N/A                                     ; None                                                ; 16.691 ns  ; unidadeControle:inst31|alucontrol[0] ; IORDout[25]       ; clk        ;
; N/A                                     ; None                                                ; 16.686 ns  ; Registrador:PC|Saida[0]              ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 16.682 ns  ; Registrador:PC|Saida[6]              ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 16.681 ns  ; Registrador:B|Saida[2]               ; IORDout[22]       ; clk        ;
; N/A                                     ; None                                                ; 16.673 ns  ; unidadeControle:inst31|alucontrol[1] ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 16.670 ns  ; unidadeControle:inst31|alucontrol[2] ; IORDout[25]       ; clk        ;
; N/A                                     ; None                                                ; 16.668 ns  ; Registrador:B|Saida[5]~DUPLICATE     ; aluresult[18]     ; clk        ;
; N/A                                     ; None                                                ; 16.667 ns  ; Registrador:A|Saida[1]               ; aluresult[27]     ; clk        ;
; N/A                                     ; None                                                ; 16.666 ns  ; Instr_Reg:inst4|Instr15_0[12]        ; IORDout[16]       ; clk        ;
; N/A                                     ; None                                                ; 16.665 ns  ; Instr_Reg:inst4|Instr15_0[11]        ; aluresult[18]     ; clk        ;
; N/A                                     ; None                                                ; 16.661 ns  ; Registrador:A|Saida[0]               ; IORDout[16]       ; clk        ;
; N/A                                     ; None                                                ; 16.655 ns  ; unidadeControle:inst31|muxalusrcb[1] ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 16.651 ns  ; Registrador:B|Saida[5]~DUPLICATE     ; IORDout[22]       ; clk        ;
; N/A                                     ; None                                                ; 16.648 ns  ; Instr_Reg:inst4|Instr15_0[11]        ; IORDout[22]       ; clk        ;
; N/A                                     ; None                                                ; 16.635 ns  ; Instr_Reg:inst4|Instr15_0[15]        ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 16.628 ns  ; Registrador:PC|Saida[9]              ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 16.627 ns  ; Instr_Reg:inst4|Instr15_0[4]         ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 16.626 ns  ; Registrador:B|Saida[1]               ; aluresult[18]     ; clk        ;
; N/A                                     ; None                                                ; 16.625 ns  ; unidadeControle:inst31|muxalusrcb[0] ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 16.624 ns  ; unidadeControle:inst31|alucontrol[0] ; IORDout[27]       ; clk        ;
; N/A                                     ; None                                                ; 16.622 ns  ; Instr_Reg:inst4|Instr15_0[10]        ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 16.620 ns  ; unidadeControle:inst31|alucontrol[1] ; IORDout[25]       ; clk        ;
; N/A                                     ; None                                                ; 16.619 ns  ; Registrador:B|Saida[13]              ; aluresult[27]     ; clk        ;
; N/A                                     ; None                                                ; 16.612 ns  ; unidadeControle:inst31|alucontrol[0] ; IORDout[29]       ; clk        ;
; N/A                                     ; None                                                ; 16.609 ns  ; Registrador:B|Saida[1]               ; IORDout[22]       ; clk        ;
; N/A                                     ; None                                                ; 16.608 ns  ; Registrador:B|Saida[2]               ; pcWriteSource[21] ; clk        ;
; N/A                                     ; None                                                ; 16.607 ns  ; Registrador:B|Saida[15]              ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 16.606 ns  ; Registrador:B|Saida[2]               ; IORDout[28]       ; clk        ;
; N/A                                     ; None                                                ; 16.606 ns  ; Instr_Reg:inst4|Instr15_0[5]         ; aluresult[27]     ; clk        ;
; N/A                                     ; None                                                ; 16.603 ns  ; unidadeControle:inst31|alucontrol[2] ; IORDout[27]       ; clk        ;
; N/A                                     ; None                                                ; 16.603 ns  ; Registrador:PC|Saida[17]             ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 16.602 ns  ; unidadeControle:inst31|muxalusrcb[1] ; IORDout[25]       ; clk        ;
; N/A                                     ; None                                                ; 16.595 ns  ; Registrador:A|Saida[1]               ; sltOut            ; clk        ;
; N/A                                     ; None                                                ; 16.594 ns  ; Registrador:B|Saida[14]              ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 16.591 ns  ; unidadeControle:inst31|alucontrol[2] ; IORDout[29]       ; clk        ;
; N/A                                     ; None                                                ; 16.582 ns  ; Registrador:PC|Saida[4]              ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 16.578 ns  ; Registrador:B|Saida[5]~DUPLICATE     ; pcWriteSource[21] ; clk        ;
; N/A                                     ; None                                                ; 16.576 ns  ; Registrador:B|Saida[5]~DUPLICATE     ; IORDout[28]       ; clk        ;
; N/A                                     ; None                                                ; 16.575 ns  ; Instr_Reg:inst4|Instr15_0[11]        ; pcWriteSource[21] ; clk        ;
; N/A                                     ; None                                                ; 16.573 ns  ; Instr_Reg:inst4|Instr15_0[11]        ; IORDout[28]       ; clk        ;
; N/A                                     ; None                                                ; 16.572 ns  ; unidadeControle:inst31|muxalusrcb[0] ; IORDout[25]       ; clk        ;
; N/A                                     ; None                                                ; 16.570 ns  ; Registrador:B|Saida[3]               ; aluresult[25]     ; clk        ;
; N/A                                     ; None                                                ; 16.563 ns  ; Registrador:A|Saida[3]               ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 16.562 ns  ; Registrador:A|Saida[13]              ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 16.558 ns  ; Instr_Reg:inst4|Instr15_0[12]        ; aluresult[18]     ; clk        ;
; N/A                                     ; None                                                ; 16.553 ns  ; unidadeControle:inst31|alucontrol[1] ; IORDout[27]       ; clk        ;
; N/A                                     ; None                                                ; 16.553 ns  ; Registrador:A|Saida[0]               ; aluresult[18]     ; clk        ;
; N/A                                     ; None                                                ; 16.548 ns  ; Registrador:B|Saida[0]               ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 16.547 ns  ; Registrador:B|Saida[13]              ; sltOut            ; clk        ;
; N/A                                     ; None                                                ; 16.544 ns  ; Registrador:A|Saida[9]               ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 16.541 ns  ; Instr_Reg:inst4|Instr15_0[12]        ; IORDout[22]       ; clk        ;
; N/A                                     ; None                                                ; 16.541 ns  ; unidadeControle:inst31|alucontrol[1] ; IORDout[29]       ; clk        ;
; N/A                                     ; None                                                ; 16.536 ns  ; Registrador:B|Saida[1]               ; pcWriteSource[21] ; clk        ;
; N/A                                     ; None                                                ; 16.536 ns  ; Registrador:A|Saida[0]               ; IORDout[22]       ; clk        ;
; N/A                                     ; None                                                ; 16.536 ns  ; unidadeControle:inst31|muxalusrca[0] ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 16.535 ns  ; unidadeControle:inst31|muxalusrcb[1] ; IORDout[27]       ; clk        ;
; N/A                                     ; None                                                ; 16.534 ns  ; Registrador:B|Saida[1]               ; IORDout[28]       ; clk        ;
; N/A                                     ; None                                                ; 16.534 ns  ; Instr_Reg:inst4|Instr15_0[5]         ; sltOut            ; clk        ;
; N/A                                     ; None                                                ; 16.531 ns  ; Instr_Reg:inst4|Instr15_0[0]         ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 16.528 ns  ; Registrador:B|Saida[6]               ; IORDout[31]       ; clk        ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;                                      ;                   ;            ;
+-----------------------------------------+-----------------------------------------------------+------------+--------------------------------------+-------------------+------------+


+---------------------------------------------------------------+
; tpd                                                           ;
+-------+-------------------+-----------------+-------+---------+
; Slack ; Required P2P Time ; Actual P2P Time ; From  ; To      ;
+-------+-------------------+-----------------+-------+---------+
; N/A   ; None              ; 7.444 ns        ; clk   ; debug   ;
; N/A   ; None              ; 7.381 ns        ; reset ; resetD2 ;
+-------+-------------------+-----------------+-------+---------+


+-----------------------------------------------------------------------------------------------------------------+
; th                                                                                                              ;
+---------------+-------------+-----------+-------+----------------------------------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From  ; To                                                 ; To Clock ;
+---------------+-------------+-----------+-------+----------------------------------------------------+----------+
; N/A           ; None        ; -2.310 ns ; reset ; unidadeControle:inst31|xchgctrl                    ; clk      ;
; N/A           ; None        ; -2.327 ns ; reset ; unidadeControle:inst31|state.lh2_wait              ; clk      ;
; N/A           ; None        ; -2.332 ns ; reset ; unidadeControle:inst31|alucontrol[0]               ; clk      ;
; N/A           ; None        ; -2.332 ns ; reset ; unidadeControle:inst31|pcwrite                     ; clk      ;
; N/A           ; None        ; -2.332 ns ; reset ; unidadeControle:inst31|pcwritecond                 ; clk      ;
; N/A           ; None        ; -2.352 ns ; reset ; unidadeControle:inst31|state.fetch2                ; clk      ;
; N/A           ; None        ; -2.377 ns ; reset ; unidadeControle:inst31|muxregdst[0]                ; clk      ;
; N/A           ; None        ; -2.377 ns ; reset ; unidadeControle:inst31|muxxxchgctrl                ; clk      ;
; N/A           ; None        ; -2.387 ns ; reset ; unidadeControle:inst31|muxmemtoreg[0]              ; clk      ;
; N/A           ; None        ; -2.473 ns ; reset ; unidadeControle:inst31|alucontrol[1]               ; clk      ;
; N/A           ; None        ; -2.473 ns ; reset ; unidadeControle:inst31|muxalusrcb[0]               ; clk      ;
; N/A           ; None        ; -2.478 ns ; reset ; unidadeControle:inst31|state.xchg3                 ; clk      ;
; N/A           ; None        ; -2.508 ns ; reset ; unidadeControle:inst31|state.execute               ; clk      ;
; N/A           ; None        ; -2.522 ns ; reset ; unidadeControle:inst31|shiftcontrol[0]             ; clk      ;
; N/A           ; None        ; -2.522 ns ; reset ; unidadeControle:inst31|shiftcontrol[1]             ; clk      ;
; N/A           ; None        ; -2.548 ns ; reset ; unidadeControle:inst31|muxshiftsrcb                ; clk      ;
; N/A           ; None        ; -2.567 ns ; reset ; unidadeControle:inst31|lscontrol[0]                ; clk      ;
; N/A           ; None        ; -2.576 ns ; reset ; unidadeControle:inst31|state.lb2_wait              ; clk      ;
; N/A           ; None        ; -2.576 ns ; reset ; unidadeControle:inst31|alucontrol[2]               ; clk      ;
; N/A           ; None        ; -2.576 ns ; reset ; unidadeControle:inst31|muxpcsource[0]              ; clk      ;
; N/A           ; None        ; -2.601 ns ; reset ; unidadeControle:inst31|muxregdst[1]                ; clk      ;
; N/A           ; None        ; -2.701 ns ; reset ; unidadeControle:inst31|state.decode2               ; clk      ;
; N/A           ; None        ; -2.795 ns ; reset ; unidadeControle:inst31|aluoutwrite                 ; clk      ;
; N/A           ; None        ; -2.811 ns ; reset ; unidadeControle:inst31|regwrite                    ; clk      ;
; N/A           ; None        ; -2.836 ns ; reset ; unidadeControle:inst31|iordmux[0]                  ; clk      ;
; N/A           ; None        ; -2.859 ns ; reset ; unidadeControle:inst31|state.sll_sra_srl_sllv_srav ; clk      ;
; N/A           ; None        ; -2.859 ns ; reset ; unidadeControle:inst31|shiftcontrol[2]             ; clk      ;
; N/A           ; None        ; -2.874 ns ; reset ; unidadeControle:inst31|muxalusrcb[1]               ; clk      ;
; N/A           ; None        ; -2.874 ns ; reset ; unidadeControle:inst31|muxalusrca[0]               ; clk      ;
; N/A           ; None        ; -2.884 ns ; reset ; unidadeControle:inst31|state.closeWR               ; clk      ;
; N/A           ; None        ; -2.885 ns ; reset ; unidadeControle:inst31|irwrite                     ; clk      ;
; N/A           ; None        ; -2.899 ns ; reset ; unidadeControle:inst31|stateOut[3]                 ; clk      ;
; N/A           ; None        ; -2.899 ns ; reset ; unidadeControle:inst31|stateOut[1]                 ; clk      ;
; N/A           ; None        ; -2.913 ns ; reset ; unidadeControle:inst31|state.sw3                   ; clk      ;
; N/A           ; None        ; -2.923 ns ; reset ; unidadeControle:inst31|state.fetch3                ; clk      ;
; N/A           ; None        ; -2.928 ns ; reset ; unidadeControle:inst31|state.wait_Final            ; clk      ;
; N/A           ; None        ; -2.981 ns ; reset ; unidadeControle:inst31|state.srl2                  ; clk      ;
; N/A           ; None        ; -2.982 ns ; reset ; unidadeControle:inst31|state.add_sub_and           ; clk      ;
; N/A           ; None        ; -3.003 ns ; reset ; unidadeControle:inst31|state.sw2                   ; clk      ;
; N/A           ; None        ; -3.012 ns ; reset ; unidadeControle:inst31|muxpcsource[1]              ; clk      ;
; N/A           ; None        ; -3.015 ns ; reset ; unidadeControle:inst31|state.jal3                  ; clk      ;
; N/A           ; None        ; -3.019 ns ; reset ; unidadeControle:inst31|state.lw2_wait              ; clk      ;
; N/A           ; None        ; -3.046 ns ; reset ; unidadeControle:inst31|state.decode                ; clk      ;
; N/A           ; None        ; -3.046 ns ; reset ; unidadeControle:inst31|state.fetch1                ; clk      ;
; N/A           ; None        ; -3.157 ns ; reset ; unidadeControle:inst31|muxmemtoreg[1]              ; clk      ;
; N/A           ; None        ; -3.175 ns ; reset ; unidadeControle:inst31|stateOut[2]                 ; clk      ;
; N/A           ; None        ; -3.177 ns ; reset ; unidadeControle:inst31|state.sra2                  ; clk      ;
; N/A           ; None        ; -3.177 ns ; reset ; unidadeControle:inst31|state.sll2                  ; clk      ;
; N/A           ; None        ; -3.193 ns ; reset ; unidadeControle:inst31|sscontrol[0]                ; clk      ;
; N/A           ; None        ; -3.202 ns ; reset ; unidadeControle:inst31|state.sllv2                 ; clk      ;
; N/A           ; None        ; -3.219 ns ; reset ; unidadeControle:inst31|muxmemtoreg[2]              ; clk      ;
; N/A           ; None        ; -3.233 ns ; reset ; unidadeControle:inst31|stateOut[6]                 ; clk      ;
; N/A           ; None        ; -3.234 ns ; reset ; unidadeControle:inst31|stateOut[0]                 ; clk      ;
; N/A           ; None        ; -3.281 ns ; reset ; unidadeControle:inst31|state.srav2                 ; clk      ;
; N/A           ; None        ; -3.325 ns ; reset ; unidadeControle:inst31|state.xchg2                 ; clk      ;
; N/A           ; None        ; -3.325 ns ; reset ; unidadeControle:inst31|state.break2                ; clk      ;
; N/A           ; None        ; -3.361 ns ; reset ; unidadeControle:inst31|stateOut[4]                 ; clk      ;
; N/A           ; None        ; -3.577 ns ; reset ; unidadeControle:inst31|muxmemtoreg[3]              ; clk      ;
; N/A           ; None        ; -3.608 ns ; reset ; unidadeControle:inst31|state.bgt2                  ; clk      ;
; N/A           ; None        ; -3.609 ns ; reset ; unidadeControle:inst31|state.ble2                  ; clk      ;
; N/A           ; None        ; -3.795 ns ; reset ; unidadeControle:inst31|functOut[4]                 ; clk      ;
; N/A           ; None        ; -3.859 ns ; reset ; unidadeControle:inst31|state.jal2                  ; clk      ;
; N/A           ; None        ; -3.931 ns ; reset ; unidadeControle:inst31|state.addi_addiu            ; clk      ;
; N/A           ; None        ; -3.931 ns ; reset ; unidadeControle:inst31|state.bne2                  ; clk      ;
; N/A           ; None        ; -3.968 ns ; reset ; unidadeControle:inst31|functOut[5]                 ; clk      ;
; N/A           ; None        ; -3.975 ns ; reset ; unidadeControle:inst31|functOut[3]                 ; clk      ;
; N/A           ; None        ; -3.990 ns ; reset ; unidadeControle:inst31|state.beq2                  ; clk      ;
; N/A           ; None        ; -4.141 ns ; reset ; unidadeControle:inst31|functOut[2]                 ; clk      ;
; N/A           ; None        ; -4.141 ns ; reset ; unidadeControle:inst31|functOut[1]                 ; clk      ;
; N/A           ; None        ; -4.426 ns ; reset ; unidadeControle:inst31|functOut[0]                 ; clk      ;
+---------------+-------------+-----------+-------+----------------------------------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Full Version
    Info: Processing started: Thu Oct 17 19:56:04 2019
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off mipsHardware -c mipsHardware --timing_analysis_only
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "setSize:inst30|saidaSetSize[24]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[25]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[26]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[27]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[28]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[29]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[30]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[31]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[0]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[1]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[2]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[3]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[4]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[5]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[6]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[7]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[16]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[17]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[18]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[19]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[20]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[21]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[22]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[23]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[24]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[25]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[26]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[27]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[28]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[29]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[30]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[31]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[0]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[2]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[3]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[1]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[4]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[0]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[1]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[2]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[3]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[4]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[5]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[6]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[7]" is a latch
    Warning: Node "loadSize:inst29|lsOut[24]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[8]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[9]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[10]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[11]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[12]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[13]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[14]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[15]" is a latch
    Warning: Node "loadSize:inst29|lsOut[25]" is a latch
    Warning: Node "loadSize:inst29|lsOut[26]" is a latch
    Warning: Node "loadSize:inst29|lsOut[27]" is a latch
    Warning: Node "loadSize:inst29|lsOut[28]" is a latch
    Warning: Node "loadSize:inst29|lsOut[29]" is a latch
    Warning: Node "loadSize:inst29|lsOut[30]" is a latch
    Warning: Node "loadSize:inst29|lsOut[31]" is a latch
    Warning: Node "loadSize:inst29|lsOut[1]" is a latch
    Warning: Node "loadSize:inst29|lsOut[2]" is a latch
    Warning: Node "loadSize:inst29|lsOut[3]" is a latch
    Warning: Node "loadSize:inst29|lsOut[4]" is a latch
    Warning: Node "loadSize:inst29|lsOut[5]" is a latch
    Warning: Node "loadSize:inst29|lsOut[6]" is a latch
    Warning: Node "loadSize:inst29|lsOut[7]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[16]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[17]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[18]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[19]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[20]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[21]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[22]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[23]" is a latch
    Warning: Node "loadSize:inst29|lsOut[0]" is a latch
    Warning: Node "loadSize:inst29|lsOut[16]" is a latch
    Warning: Node "loadSize:inst29|lsOut[17]" is a latch
    Warning: Node "loadSize:inst29|lsOut[18]" is a latch
    Warning: Node "loadSize:inst29|lsOut[19]" is a latch
    Warning: Node "loadSize:inst29|lsOut[20]" is a latch
    Warning: Node "loadSize:inst29|lsOut[21]" is a latch
    Warning: Node "loadSize:inst29|lsOut[22]" is a latch
    Warning: Node "loadSize:inst29|lsOut[23]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[8]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[9]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[10]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[11]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[12]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[13]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[14]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[15]" is a latch
    Warning: Node "loadSize:inst29|lsOut[8]" is a latch
    Warning: Node "loadSize:inst29|lsOut[9]" is a latch
    Warning: Node "loadSize:inst29|lsOut[10]" is a latch
    Warning: Node "loadSize:inst29|lsOut[11]" is a latch
    Warning: Node "loadSize:inst29|lsOut[12]" is a latch
    Warning: Node "loadSize:inst29|lsOut[13]" is a latch
    Warning: Node "loadSize:inst29|lsOut[14]" is a latch
    Warning: Node "loadSize:inst29|lsOut[15]" is a latch
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Warning: Found 10 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected ripple clock "unidadeControle:inst31|lscontrol[0]" as buffer
    Info: Detected gated clock "regDST:inst15|Mux5~0" as buffer
    Info: Detected ripple clock "unidadeControle:inst31|muxxxchgctrl" as buffer
    Info: Detected ripple clock "unidadeControle:inst31|muxregdst[1]" as buffer
    Info: Detected ripple clock "unidadeControle:inst31|muxregdst[0]" as buffer
    Info: Detected ripple clock "unidadeControle:inst31|muxmemtoreg[3]" as buffer
    Info: Detected ripple clock "unidadeControle:inst31|muxmemtoreg[2]" as buffer
    Info: Detected ripple clock "unidadeControle:inst31|muxmemtoreg[1]" as buffer
    Info: Detected gated clock "memToReg:inst7|Mux32~0" as buffer
    Info: Detected ripple clock "unidadeControle:inst31|sscontrol[0]" as buffer
Info: Clock "clk" has Internal fmax of 59.03 MHz between source register "regDST:inst15|regDSTOut[1]" and destination register "Banco_reg:inst6|Reg19[24]" (period= 16.94 ns)
    Info: + Longest register to register delay is 3.300 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X28_Y27_N0; Fanout = 33; REG Node = 'regDST:inst15|regDSTOut[1]'
        Info: 2: + IC(0.912 ns) + CELL(0.357 ns) = 1.269 ns; Loc. = LCCOMB_X29_Y26_N20; Fanout = 32; COMB Node = 'Banco_reg:inst6|Mux64~6'
        Info: 3: + IC(1.285 ns) + CELL(0.746 ns) = 3.300 ns; Loc. = LCFF_X29_Y29_N19; Fanout = 2; REG Node = 'Banco_reg:inst6|Reg19[24]'
        Info: Total cell delay = 1.103 ns ( 33.42 % )
        Info: Total interconnect delay = 2.197 ns ( 66.58 % )
    Info: - Smallest clock skew is -5.080 ns
        Info: + Shortest clock path from clock "clk" to destination register is 2.946 ns
            Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_U30; Fanout = 10; CLK Node = 'clk'
            Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.207 ns; Loc. = CLKCTRL_G3; Fanout = 1475; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(1.121 ns) + CELL(0.618 ns) = 2.946 ns; Loc. = LCFF_X29_Y29_N19; Fanout = 2; REG Node = 'Banco_reg:inst6|Reg19[24]'
            Info: Total cell delay = 1.482 ns ( 50.31 % )
            Info: Total interconnect delay = 1.464 ns ( 49.69 % )
        Info: - Longest clock path from clock "clk" to source register is 8.026 ns
            Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_U30; Fanout = 10; CLK Node = 'clk'
            Info: 2: + IC(1.405 ns) + CELL(0.712 ns) = 2.981 ns; Loc. = LCFF_X19_Y27_N7; Fanout = 13; REG Node = 'unidadeControle:inst31|muxregdst[0]'
            Info: 3: + IC(0.767 ns) + CELL(0.346 ns) = 4.094 ns; Loc. = LCCOMB_X28_Y27_N16; Fanout = 1; COMB Node = 'regDST:inst15|Mux5~0'
            Info: 4: + IC(2.479 ns) + CELL(0.000 ns) = 6.573 ns; Loc. = CLKCTRL_G11; Fanout = 5; COMB Node = 'regDST:inst15|Mux5~0clkctrl'
            Info: 5: + IC(1.400 ns) + CELL(0.053 ns) = 8.026 ns; Loc. = LCCOMB_X28_Y27_N0; Fanout = 33; REG Node = 'regDST:inst15|regDSTOut[1]'
            Info: Total cell delay = 1.975 ns ( 24.61 % )
            Info: Total interconnect delay = 6.051 ns ( 75.39 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Micro setup delay of destination is 0.090 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Warning: Circuit may not operate. Detected 201 non-operational path(s) clocked by clock "clk" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "Instr_Reg:inst4|Instr20_16[0]" and destination pin or register "regDST:inst15|regDSTOut[0]" for clock "clk" (Hold time is 4.104 ns)
    Info: + Largest clock skew is 5.071 ns
        Info: + Longest clock path from clock "clk" to destination register is 8.024 ns
            Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_U30; Fanout = 10; CLK Node = 'clk'
            Info: 2: + IC(1.405 ns) + CELL(0.712 ns) = 2.981 ns; Loc. = LCFF_X19_Y27_N7; Fanout = 13; REG Node = 'unidadeControle:inst31|muxregdst[0]'
            Info: 3: + IC(0.767 ns) + CELL(0.346 ns) = 4.094 ns; Loc. = LCCOMB_X28_Y27_N16; Fanout = 1; COMB Node = 'regDST:inst15|Mux5~0'
            Info: 4: + IC(2.479 ns) + CELL(0.000 ns) = 6.573 ns; Loc. = CLKCTRL_G11; Fanout = 5; COMB Node = 'regDST:inst15|Mux5~0clkctrl'
            Info: 5: + IC(1.398 ns) + CELL(0.053 ns) = 8.024 ns; Loc. = LCCOMB_X28_Y27_N18; Fanout = 33; REG Node = 'regDST:inst15|regDSTOut[0]'
            Info: Total cell delay = 1.975 ns ( 24.61 % )
            Info: Total interconnect delay = 6.049 ns ( 75.39 % )
        Info: - Shortest clock path from clock "clk" to source register is 2.953 ns
            Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_U30; Fanout = 10; CLK Node = 'clk'
            Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.207 ns; Loc. = CLKCTRL_G3; Fanout = 1475; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(1.128 ns) + CELL(0.618 ns) = 2.953 ns; Loc. = LCFF_X28_Y27_N7; Fanout = 37; REG Node = 'Instr_Reg:inst4|Instr20_16[0]'
            Info: Total cell delay = 1.482 ns ( 50.19 % )
            Info: Total interconnect delay = 1.471 ns ( 49.81 % )
    Info: - Micro clock to output delay of source is 0.094 ns
    Info: - Shortest register to register delay is 0.873 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X28_Y27_N7; Fanout = 37; REG Node = 'Instr_Reg:inst4|Instr20_16[0]'
        Info: 2: + IC(0.000 ns) + CELL(0.241 ns) = 0.241 ns; Loc. = LCCOMB_X28_Y27_N6; Fanout = 1; COMB Node = 'regDST:inst15|Mux0~0'
        Info: 3: + IC(0.266 ns) + CELL(0.366 ns) = 0.873 ns; Loc. = LCCOMB_X28_Y27_N18; Fanout = 33; REG Node = 'regDST:inst15|regDSTOut[0]'
        Info: Total cell delay = 0.607 ns ( 69.53 % )
        Info: Total interconnect delay = 0.266 ns ( 30.47 % )
    Info: + Micro hold delay of destination is 0.000 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: tsu for register "unidadeControle:inst31|functOut[0]" (data pin = "reset", clock pin = "clk") is 4.665 ns
    Info: + Longest pin to register delay is 7.526 ns
        Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_T30; Fanout = 58; PIN Node = 'reset'
        Info: 2: + IC(5.008 ns) + CELL(0.225 ns) = 6.097 ns; Loc. = LCCOMB_X17_Y22_N6; Fanout = 6; COMB Node = 'unidadeControle:inst31|functOut[5]~0'
        Info: 3: + IC(0.928 ns) + CELL(0.346 ns) = 7.371 ns; Loc. = LCCOMB_X16_Y27_N2; Fanout = 1; COMB Node = 'unidadeControle:inst31|functOut[0]~6'
        Info: 4: + IC(0.000 ns) + CELL(0.155 ns) = 7.526 ns; Loc. = LCFF_X16_Y27_N3; Fanout = 9; REG Node = 'unidadeControle:inst31|functOut[0]'
        Info: Total cell delay = 1.590 ns ( 21.13 % )
        Info: Total interconnect delay = 5.936 ns ( 78.87 % )
    Info: + Micro setup delay of destination is 0.090 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.951 ns
        Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_U30; Fanout = 10; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.207 ns; Loc. = CLKCTRL_G3; Fanout = 1475; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(1.126 ns) + CELL(0.618 ns) = 2.951 ns; Loc. = LCFF_X16_Y27_N3; Fanout = 9; REG Node = 'unidadeControle:inst31|functOut[0]'
        Info: Total cell delay = 1.482 ns ( 50.22 % )
        Info: Total interconnect delay = 1.469 ns ( 49.78 % )
Info: tco from clock "clk" to destination pin "IORDout[31]" through register "unidadeControle:inst31|alucontrol[0]" is 18.089 ns
    Info: + Longest clock path from clock "clk" to source register is 2.940 ns
        Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_U30; Fanout = 10; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.207 ns; Loc. = CLKCTRL_G3; Fanout = 1475; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(1.115 ns) + CELL(0.618 ns) = 2.940 ns; Loc. = LCFF_X20_Y27_N19; Fanout = 83; REG Node = 'unidadeControle:inst31|alucontrol[0]'
        Info: Total cell delay = 1.482 ns ( 50.41 % )
        Info: Total interconnect delay = 1.458 ns ( 49.59 % )
    Info: + Micro clock to output delay of source is 0.094 ns
    Info: + Longest register to pin delay is 15.055 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X20_Y27_N19; Fanout = 83; REG Node = 'unidadeControle:inst31|alucontrol[0]'
        Info: 2: + IC(1.382 ns) + CELL(0.228 ns) = 1.610 ns; Loc. = LCCOMB_X33_Y31_N0; Fanout = 41; COMB Node = 'Ula32:inst3|Mux42~1'
        Info: 3: + IC(0.660 ns) + CELL(0.225 ns) = 2.495 ns; Loc. = LCCOMB_X33_Y30_N22; Fanout = 2; COMB Node = 'Ula32:inst3|Mux56~0'
        Info: 4: + IC(0.311 ns) + CELL(0.053 ns) = 2.859 ns; Loc. = LCCOMB_X33_Y30_N4; Fanout = 1; COMB Node = 'Ula32:inst3|carry_temp[7]~22'
        Info: 5: + IC(0.577 ns) + CELL(0.225 ns) = 3.661 ns; Loc. = LCCOMB_X33_Y32_N26; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[7]~4'
        Info: 6: + IC(0.212 ns) + CELL(0.053 ns) = 3.926 ns; Loc. = LCCOMB_X33_Y32_N30; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[9]~5'
        Info: 7: + IC(0.216 ns) + CELL(0.053 ns) = 4.195 ns; Loc. = LCCOMB_X33_Y32_N0; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[11]~6'
        Info: 8: + IC(0.224 ns) + CELL(0.053 ns) = 4.472 ns; Loc. = LCCOMB_X33_Y32_N4; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[13]~7'
        Info: 9: + IC(0.205 ns) + CELL(0.053 ns) = 4.730 ns; Loc. = LCCOMB_X33_Y32_N10; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[15]~8'
        Info: 10: + IC(0.743 ns) + CELL(0.053 ns) = 5.526 ns; Loc. = LCCOMB_X28_Y32_N0; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[17]~9'
        Info: 11: + IC(0.206 ns) + CELL(0.053 ns) = 5.785 ns; Loc. = LCCOMB_X28_Y32_N4; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[19]~10'
        Info: 12: + IC(0.208 ns) + CELL(0.053 ns) = 6.046 ns; Loc. = LCCOMB_X28_Y32_N10; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[21]~11'
        Info: 13: + IC(0.210 ns) + CELL(0.053 ns) = 6.309 ns; Loc. = LCCOMB_X28_Y32_N12; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[23]~12'
        Info: 14: + IC(0.381 ns) + CELL(0.053 ns) = 6.743 ns; Loc. = LCCOMB_X28_Y32_N16; Fanout = 5; COMB Node = 'Ula32:inst3|carry_temp[25]~13'
        Info: 15: + IC(0.219 ns) + CELL(0.053 ns) = 7.015 ns; Loc. = LCCOMB_X28_Y32_N20; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[27]~14'
        Info: 16: + IC(0.221 ns) + CELL(0.053 ns) = 7.289 ns; Loc. = LCCOMB_X28_Y32_N26; Fanout = 5; COMB Node = 'Ula32:inst3|carry_temp[29]~15'
        Info: 17: + IC(0.527 ns) + CELL(0.053 ns) = 7.869 ns; Loc. = LCCOMB_X25_Y32_N26; Fanout = 4; COMB Node = 'Ula32:inst3|Mux0~1'
        Info: 18: + IC(1.828 ns) + CELL(0.366 ns) = 10.063 ns; Loc. = LCCOMB_X37_Y25_N12; Fanout = 1; COMB Node = 'iord:inst5|Mux32~0'
        Info: 19: + IC(2.818 ns) + CELL(2.174 ns) = 15.055 ns; Loc. = PIN_AE2; Fanout = 0; PIN Node = 'IORDout[31]'
        Info: Total cell delay = 3.907 ns ( 25.95 % )
        Info: Total interconnect delay = 11.148 ns ( 74.05 % )
Info: Longest tpd from source pin "clk" to destination pin "debug" is 7.444 ns
    Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_U30; Fanout = 10; CLK Node = 'clk'
    Info: 2: + IC(4.426 ns) + CELL(2.154 ns) = 7.444 ns; Loc. = PIN_M29; Fanout = 0; PIN Node = 'debug'
    Info: Total cell delay = 3.018 ns ( 40.54 % )
    Info: Total interconnect delay = 4.426 ns ( 59.46 % )
Info: th for register "unidadeControle:inst31|xchgctrl" (data pin = "reset", clock pin = "clk") is -2.310 ns
    Info: + Longest clock path from clock "clk" to destination register is 2.953 ns
        Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_U30; Fanout = 10; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.207 ns; Loc. = CLKCTRL_G3; Fanout = 1475; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(1.128 ns) + CELL(0.618 ns) = 2.953 ns; Loc. = LCFF_X16_Y26_N19; Fanout = 33; REG Node = 'unidadeControle:inst31|xchgctrl'
        Info: Total cell delay = 1.482 ns ( 50.19 % )
        Info: Total interconnect delay = 1.471 ns ( 49.81 % )
    Info: + Micro hold delay of destination is 0.149 ns
    Info: - Shortest pin to register delay is 5.412 ns
        Info: 1: + IC(0.000 ns) + CELL(0.864 ns) = 0.864 ns; Loc. = PIN_T30; Fanout = 58; PIN Node = 'reset'
        Info: 2: + IC(4.151 ns) + CELL(0.397 ns) = 5.412 ns; Loc. = LCFF_X16_Y26_N19; Fanout = 33; REG Node = 'unidadeControle:inst31|xchgctrl'
        Info: Total cell delay = 1.261 ns ( 23.30 % )
        Info: Total interconnect delay = 4.151 ns ( 76.70 % )
Info: Quartus II 64-Bit Classic Timing Analyzer was successful. 0 errors, 105 warnings
    Info: Peak virtual memory: 4408 megabytes
    Info: Processing ended: Thu Oct 17 19:56:06 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


