Fitter report for clk_card
Mon Mar 14 12:43:58 2005
Version 4.1 Build 208 09/10/2004 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Device Options
  5. Fitter Netlist Optimizations
  6. Fitter Equations
  7. Floorplan View
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Input Pins
 11. Output Pins
 12. I/O Bank Usage
 13. All Package Pins
 14. PLL Summary
 15. PLL Usage
 16. Output Pin Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Fitter DSP Block Usage Summary
 25. DSP Block Details
 26. Interconnect Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2004 Altera Corporation
Any  megafunction  design,  and related netlist (encrypted  or  decrypted),
support information,  device programming or simulation file,  and any other
associated  documentation or information  provided by  Altera  or a partner
under  Altera's   Megafunction   Partnership   Program  may  be  used  only
to program  PLD  devices (but not masked  PLD  devices) from  Altera.   Any
other  use  of such  megafunction  design,  netlist,  support  information,
device programming or simulation file,  or any other  related documentation
or information  is prohibited  for  any  other purpose,  including, but not
limited to  modification,  reverse engineering,  de-compiling, or use  with
any other  silicon devices,  unless such use is  explicitly  licensed under
a separate agreement with  Altera  or a megafunction partner.  Title to the
intellectual property,  including patents,  copyrights,  trademarks,  trade
secrets,  or maskworks,  embodied in any such megafunction design, netlist,
support  information,  device programming or simulation file,  or any other
related documentation or information provided by  Altera  or a megafunction
partner, remains with Altera, the megafunction partner, or their respective
licensors. No other licenses, including any licenses needed under any third
party's intellectual property, are provided herein.



+--------------------------------------------------------------------------+
; Fitter Summary                                                           ;
+--------------------------+-----------------------------------------------+
; Fitter Status            ; Successful - Mon Mar 14 12:43:58 2005         ;
; Quartus II Version       ; 4.1 Build 208 09/10/2004 SP 2 SJ Full Version ;
; Revision Name            ; clk_card                                      ;
; Top-level Entity Name    ; clk_card                                      ;
; Family                   ; Stratix                                       ;
; Device                   ; EP1S30F780C5                                  ;
; Timing Models            ; Production                                    ;
; Total logic elements     ; 14,335 / 32,470 ( 44 % )                      ;
; Total pins               ; 106 / 598 ( 17 % )                            ;
; Total memory bits        ; 1,954,816 / 3,317,184 ( 58 % )                ;
; DSP block 9-bit elements ; 8 / 96 ( 8 % )                                ;
; Total PLLs               ; 1 / 6 ( 16 % )                                ;
; Total DLLs               ; 0 / 2 ( 0 % )                                 ;
+--------------------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                      ;
+----------------------------------------------------+--------------------------------+--------------------------------+
; Option                                             ; Setting                        ; Default Value                  ;
+----------------------------------------------------+--------------------------------+--------------------------------+
; Device                                             ; EP1S30F780C5                   ;                                ;
; Perform Register Duplication                       ; On                             ; Off                            ;
; Physical Synthesis Effort Level                    ; Fast                           ; Normal                         ;
; Optimize Hold Timing                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Timing                                    ; Normal compilation             ; Normal compilation             ;
; Optimize IOC Register Placement for Timing         ; On                             ; On                             ;
; Limit to One Fitting Attempt                       ; Off                            ; Off                            ;
; Final Placement Optimizations                      ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                      ; 1                              ; 1                              ;
; Slow Slew Rate                                     ; Off                            ; Off                            ;
; PCI I/O                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                 ; Off                            ; Off                            ;
; Auto Packed Registers -- Stratix/Stratix GX        ; Auto                           ; Auto                           ;
; Auto Delay Chains                                  ; On                             ; On                             ;
; Auto Merge PLLs                                    ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic ; Off                            ; Off                            ;
; Perform Register Retiming                          ; Off                            ; Off                            ;
; Logic Cell Insertion -- Logic Duplication          ; Auto                           ; Auto                           ;
; Auto Register Duplication                          ; Off                            ; Off                            ;
; Auto Global Clock                                  ; On                             ; On                             ;
; Auto Global Register Control Signals               ; On                             ; On                             ;
+----------------------------------------------------+--------------------------------+--------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Auto-restart configuration after error       ; On                  ;
; Release clears before tri-states             ; Off                 ;
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Passive Serial      ;
; Reserve Data[0] pin after configuration      ; As input tri-stated ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+--------------------+---------------------+-----------+------------------------------------------------------------------------------------------------------------------------+------------------+
; Node                                                                                                                                                                                                                                     ; Action          ; Operation          ; Reason              ; Node Port ; Destination Node                                                                                                       ; Destination Port ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+--------------------+---------------------+-----------+------------------------------------------------------------------------------------------------------------------------+------------------+
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[144]~1014                                                                           ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[144] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[143]~1015                                                                           ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[143] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[142]~1016                                                                           ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[142] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[141]~1017                                                                           ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[141] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[140]~1018                                                                           ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[140] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[139]~1019                                                                           ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[139] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[138]~1020                                                                           ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[138] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[137]~1021                                                                           ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[137] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[136]~1022                                                                           ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[136] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[135]~1023                                                                           ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[135] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[134]~1024                                                                           ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[134] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[133]~1025                                                                           ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[133] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[132]~1026                                                                           ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[132] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[131]~1027                                                                           ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[131] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[130]~1028                                                                           ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[130] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[129]~1029                                                                           ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[129] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[128]~1030                                                                           ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[128] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[127]~1031                                                                           ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[127] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[126]~1032                                                                           ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[126] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[125]~1033                                                                           ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[125] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[124]~1034                                                                           ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[124] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[123]~1035                                                                           ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[123] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[122]~1036                                                                           ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[122] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[121]~1037                                                                           ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[121] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[120]~1038                                                                           ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[120] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[119]~1039                                                                           ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[119] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[118]~1040                                                                           ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[118] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[117]~1041                                                                           ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[117] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[116]~1042                                                                           ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[116] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[115]~1043                                                                           ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[115] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[114]~1044                                                                           ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[114] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[113]~1045                                                                           ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[113] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[112]~1046                                                                           ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[112] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[111]~1047                                                                           ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[111] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[110]~1048                                                                           ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[110] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[109]~1049                                                                           ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[109] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[108]~1050                                                                           ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[108] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[107]~1051                                                                           ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[107] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[106]~1052                                                                           ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[106] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[105]~1053                                                                           ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[105] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[104]~1054                                                                           ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[104] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[103]~1055                                                                           ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[103] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[102]~1056                                                                           ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[102] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[101]~1057                                                                           ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[101] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[100]~1058                                                                           ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[100] ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[99]~1059                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[99]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[98]~1060                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[98]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[97]~1061                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[97]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[96]~1062                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[96]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[95]~1063                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[95]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[94]~1064                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[94]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[93]~1065                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[93]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[92]~1066                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[92]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[91]~1067                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[91]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[90]~1068                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[90]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[89]~1069                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[89]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[88]~1070                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[88]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[87]~1071                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[87]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[86]~1072                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[86]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[85]~1073                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[85]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[84]~1074                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[84]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[83]~1075                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[83]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[82]~1076                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[82]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[81]~1077                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[81]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[80]~1078                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[80]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[79]~1079                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[79]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[78]~1080                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[78]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[77]~1081                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[77]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[76]~1082                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[76]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[75]~1083                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[75]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[74]~1084                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[74]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[73]~1085                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[73]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[72]~1086                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[72]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[71]~1087                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[71]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[70]~1088                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[70]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[69]~1089                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[69]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[68]~1090                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[68]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[67]~1091                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[67]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[66]~1092                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[66]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[65]~1093                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[65]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[64]~1094                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[64]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[63]~1095                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[63]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[62]~1096                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[62]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[61]~1097                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[61]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[60]~1098                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[60]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[59]~1099                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[59]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[58]~1100                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[58]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[57]~1101                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[57]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[56]~1102                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[56]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[55]~1103                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[55]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[54]~1104                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[54]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[53]~1105                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[53]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[52]~1106                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[52]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[51]~1107                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[51]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[50]~1108                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[50]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[49]~1109                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[49]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[48]~1110                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[48]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[47]~1111                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[47]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[46]~1112                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[46]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[45]~1113                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[45]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[44]~1114                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[44]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[43]~1115                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[43]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[42]~1116                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[42]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[41]~1117                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[41]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[40]~1118                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[40]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[39]~1119                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[39]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[38]~1120                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[38]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[37]~1121                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[37]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[36]~1122                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[36]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[35]~1123                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[35]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[34]~1124                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[34]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[33]~1125                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[33]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[32]~1126                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[32]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[31]~1127                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[31]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[30]~1128                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[30]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[29]~1129                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[29]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[28]~1130                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[28]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[27]~1131                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[27]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[26]~1132                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[26]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[25]~1133                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[25]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[24]~1134                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[24]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[23]~1135                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[23]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[22]~1136                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[22]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[21]~1137                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[21]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[20]~1138                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[20]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[19]~1139                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[19]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[18]~1140                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[18]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[17]~1141                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[17]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[16]~1142                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[16]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[15]~1143                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[15]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[14]~1144                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[14]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[13]~1145                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[13]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[12]~1146                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[12]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[11]~1147                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[11]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[10]~1148                                                                            ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[10]  ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[9]~1149                                                                             ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[9]   ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[8]~1150                                                                             ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[8]   ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[7]~1151                                                                             ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[7]   ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[6]~1152                                                                             ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[6]   ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[5]~1153                                                                             ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[5]   ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[4]~1154                                                                             ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[4]   ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[3]~1155                                                                             ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[3]   ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[2]~1156                                                                             ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[2]   ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[1]~1157                                                                             ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[1]   ; PORTBDATAOUT     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[0]~1158                                                                             ; Packed Register ; Register Packing   ; Timing optimization ; REGOUT    ; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|q_b[0]   ; PORTBDATAOUT     ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_simple_cmd_fsm:i_simple_cmds|reduce_or~1                                                                                                                         ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                        ;                  ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|data_size_reg[2]                                                                                                                                                                ; Duplicated      ; Physical Synthesis ; Timing optimization ; REGOUT    ; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|data_size_reg[2]~_DUP_REG                                     ; REGOUT           ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_type_reg[0]                                                                                                                                                                 ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                        ;                  ;
; sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|WORD_SR[0]                                                                                                                                                                          ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                        ;                  ;
; issue_reply:issue_reply0|fibre_tx:i_fibre_tx|fibre_tx_fifo:fibre_tx_fifo_inst|sync_fifo_tx:sync_fifo_tx_inst|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1|add_sub_tf8:add_sub3|_~1                ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                        ;                  ;
; issue_reply:issue_reply0|fibre_tx:i_fibre_tx|fibre_tx_fifo:fibre_tx_fifo_inst|sync_fifo_tx:sync_fifo_tx_inst|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1|add_sub_tf8:add_sub3|add_sub_cella[1]~1 ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                        ;                  ;
; issue_reply:issue_reply0|fibre_tx:i_fibre_tx|fibre_tx_fifo:fibre_tx_fifo_inst|sync_fifo_tx:sync_fifo_tx_inst|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1|add_sub_tf8:add_sub3|_~23               ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                        ;                  ;
; issue_reply:issue_reply0|fibre_tx:i_fibre_tx|fibre_tx_fifo:fibre_tx_fifo_inst|sync_fifo_tx:sync_fifo_tx_inst|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1|add_sub_tf8:add_sub3|_~24               ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                        ;                  ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1|add_sub_tf8:add_sub3|_~1                                            ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                        ;                  ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1|add_sub_tf8:add_sub3|add_sub_cella[1]~1                             ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                        ;                  ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1|add_sub_tf8:add_sub3|_~23                                           ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                        ;                  ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1|add_sub_tf8:add_sub3|_~24                                           ; Modified        ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                        ;                  ;
; sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|Mux~257                                                                                                                                                                             ; Deleted         ; Physical Synthesis ; Timing optimization ;           ;                                                                                                                        ;                  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+--------------------+---------------------+-----------+------------------------------------------------------------------------------------------------------------------------+------------------+


+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in C:/scuba2_repository/cards/clk_card/clk_card/synth/clk_card.fit.eqn.


+----------------+
; Floorplan View ;
+----------------+
Floorplan report data cannot be output to ASCII.
Please use Quartus II to view the floorplan report data.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/scuba2_repository/cards/clk_card/clk_card/synth/clk_card.pin.


+----------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                              ;
+--------------------------------+-------------------------------------------+
; Resource                       ; Usage                                     ;
+--------------------------------+-------------------------------------------+
; Logic cells                    ; 14,335 / 32,470 ( 44 % )                  ;
; Registers                      ; 8,473 / 35,978 ( 23 % )                   ;
; Total LABs                     ; 1,841 / 3,247 ( 56 % )                    ;
; Logic elements in carry chains ; 4372                                      ;
; User inserted logic cells      ; 0                                         ;
; Virtual pins                   ; 0                                         ;
; I/O pins                       ; 106 / 598 ( 17 % )                        ;
;     -- Clock pins              ; 1 / 16 ( 6 % )                            ;
; Global signals                 ; 16                                        ;
; M512s                          ; 73 / 295 ( 24 % )                         ;
; M4Ks                           ; 160 / 171 ( 93 % )                        ;
; M-RAMs                         ; 4 / 4 ( 100 % )                           ;
; Total memory bits              ; 1,954,816 / 3,317,184 ( 58 % )            ;
; Total RAM block bits           ; 3,138,624 / 3,317,184 ( 94 % )            ;
; DSP block 9-bit elements       ; 8 / 96 ( 8 % )                            ;
; Global clocks                  ; 16 / 16 ( 100 % )                         ;
; Regional clocks                ; 0 / 16 ( 0 % )                            ;
; Fast regional clocks           ; 0 / 32 ( 0 % )                            ;
; DIFFIOCLKs                     ; 0 / 32 ( 0 % )                            ;
; SERDES transmitters            ; 0 / 82 ( 0 % )                            ;
; SERDES receivers               ; 0 / 82 ( 0 % )                            ;
; Maximum fan-out node           ; cc_pll:pll0|altpll:altpll_component|_clk0 ;
; Maximum fan-out                ; 7513                                      ;
; Total fan-out                  ; 72679                                     ;
; Average fan-out                ; 4.95                                      ;
+--------------------------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                             ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; dip_sw3          ; A8    ; 4        ; 68           ; 58           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; dip_sw4          ; A9    ; 4        ; 66           ; 58           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; dv_pulse_bnc     ; AF12  ; 7        ; 60           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; dv_pulse_fibre   ; AG12  ; 7        ; 60           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; eeprom_si        ; AF16  ; 8        ; 29           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_ckr     ; AE10  ; 7        ; 64           ; 0            ; 1           ; 31                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_data[0] ; AG9   ; 7        ; 66           ; 0            ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_data[1] ; AF9   ; 7        ; 68           ; 0            ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_data[2] ; AE9   ; 7        ; 68           ; 0            ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_data[3] ; AH8   ; 7        ; 68           ; 0            ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_data[4] ; AH9   ; 7        ; 68           ; 0            ; 5           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_data[5] ; AD8   ; 7        ; 71           ; 0            ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_data[6] ; AF8   ; 7        ; 71           ; 0            ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_data[7] ; AG8   ; 7        ; 71           ; 0            ; 5           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_rdy     ; AE14  ; 7        ; 47           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_rvs     ; AD10  ; 7        ; 66           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_sc_nd   ; AF10  ; 7        ; 64           ; 0            ; 4           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; fibre_rx_status  ; AH10  ; 7        ; 64           ; 0            ; 5           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; inclk            ; K17   ; 3        ; 36           ; 58           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_ac_a  ; W26   ; 1        ; 0            ; 19           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_ac_b  ; Y26   ; 1        ; 0            ; 17           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_bc1_a ; U26   ; 1        ; 0            ; 23           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_bc1_b ; V26   ; 1        ; 0            ; 21           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_bc2_a ; W28   ; 1        ; 0            ; 20           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_bc2_b ; Y28   ; 1        ; 0            ; 18           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_bc3_a ; T28   ; 1        ; 0            ; 24           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_bc3_b ; V27   ; 1        ; 0            ; 22           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_rc1_a ; AB28  ; 1        ; 0            ; 14           ; 2           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_rc1_b ; AA28  ; 1        ; 0            ; 16           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_rc2_a ; AE28  ; 1        ; 0            ; 10           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_rc2_b ; AC28  ; 1        ; 0            ; 12           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_rc3_a ; AB26  ; 1        ; 0            ; 13           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_rc3_b ; AA25  ; 1        ; 0            ; 15           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_rc4_a ; AF28  ; 1        ; 0            ; 9            ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; lvds_reply_rc4_b ; AD28  ; 1        ; 0            ; 11           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rs232_rx         ; AF17  ; 8        ; 25           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; rst_n            ; AC9   ; 7        ; 62           ; 0            ; 5           ; 13                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; slot_id[0]       ; C28   ; 2        ; 0            ; 49           ; 3           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; slot_id[1]       ; C27   ; 2        ; 0            ; 49           ; 2           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; slot_id[2]       ; H23   ; 2        ; 0            ; 49           ; 1           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; slot_id[3]       ; H24   ; 2        ; 0            ; 49           ; 0           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ttl_nrx1         ; L24   ; 2        ; 0            ; 42           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ttl_nrx2         ; H26   ; 2        ; 0            ; 42           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; ttl_nrx3         ; H25   ; 2        ; 0            ; 42           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                 ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+
; eeprom_cs        ; AG16  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; eeprom_sck       ; AE16  ; 8        ; 29           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; eeprom_so        ; AD16  ; 8        ; 29           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fibre_rx_clk     ; C15   ; 10       ; 38           ; 58           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fibre_tx_clk     ; K14   ; 9        ; 43           ; 58           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fibre_tx_data[0] ; AF5   ; 7        ; 80           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fibre_tx_data[1] ; AH5   ; 7        ; 80           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fibre_tx_data[2] ; AF4   ; 7        ; 82           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fibre_tx_data[3] ; AG4   ; 7        ; 82           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fibre_tx_data[4] ; AG5   ; 7        ; 82           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fibre_tx_data[5] ; AG3   ; 7        ; 84           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fibre_tx_data[6] ; AE5   ; 7        ; 84           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fibre_tx_data[7] ; AH4   ; 7        ; 84           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fibre_tx_ena     ; AG6   ; 7        ; 78           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; fibre_tx_sc_nd   ; AE6   ; 7        ; 80           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; grn_led          ; AC23  ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; lvds_clk         ; E15   ; 9        ; 43           ; 58           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; lvds_cmd         ; G24   ; 2        ; 0            ; 50           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; lvds_spare       ; G23   ; 2        ; 0            ; 50           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; lvds_sync        ; F24   ; 2        ; 0            ; 51           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor_e[10]     ; AE24  ; 8        ; 5            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor_e[11]     ; AG24  ; 8        ; 3            ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor_e[12]     ; AF25  ; 8        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor_e[13]     ; AH25  ; 8        ; 1            ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor_e[14]     ; AG25  ; 8        ; 1            ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor_e[15]     ; AH26  ; 8        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor_e[1]      ; AG22  ; 8        ; 9            ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor_e[2]      ; AH22  ; 8        ; 9            ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor_e[3]      ; AF22  ; 8        ; 9            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor_e[4]      ; AE22  ; 8        ; 7            ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor_e[5]      ; AH23  ; 8        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor_e[6]      ; AF23  ; 8        ; 7            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor_e[7]      ; AD23  ; 8        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor_e[8]      ; AG23  ; 8        ; 5            ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor_e[9]      ; AH24  ; 8        ; 5            ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor_o[10]     ; AD19  ; 8        ; 21           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor_o[11]     ; AF19  ; 8        ; 21           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor_o[12]     ; AG19  ; 8        ; 21           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor_o[13]     ; AH19  ; 8        ; 21           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor_o[14]     ; AD18  ; 8        ; 23           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor_o[15]     ; AE18  ; 8        ; 23           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor_o[1]      ; AD21  ; 8        ; 14           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor_o[2]      ; AE21  ; 8        ; 14           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor_o[3]      ; AG21  ; 8        ; 14           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor_o[4]      ; AF21  ; 8        ; 17           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor_o[5]      ; AE20  ; 8        ; 17           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor_o[6]      ; AF20  ; 8        ; 17           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor_o[7]      ; AH21  ; 8        ; 19           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor_o[8]      ; AH20  ; 8        ; 19           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictor_o[9]      ; AE19  ; 8        ; 19           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictorclk_e      ; AG26  ; 8        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; mictorclk_o      ; AG18  ; 8        ; 23           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; red_led          ; AB22  ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; rs232_tx         ; AG17  ; 8        ; 25           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; ttl_tx1          ; L21   ; 2        ; 0            ; 43           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; ttl_tx2          ; G27   ; 2        ; 0            ; 43           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; ttl_tx3          ; G28   ; 2        ; 0            ; 43           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; ttl_txena1       ; K22   ; 2        ; 0            ; 44           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; ttl_txena2       ; G26   ; 2        ; 0            ; 44           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; ttl_txena3       ; G25   ; 2        ; 0            ; 44           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; wdog             ; E6    ; 4        ; 80           ; 58           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
; ylw_led          ; AC24  ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 16 / 70 ( 22 % ) ; 3.3V          ; --           ;
; 2        ; 16 / 74 ( 21 % ) ; 3.3V          ; --           ;
; 3        ; 1 / 70 ( 1 % )   ; 3.3V          ; --           ;
; 4        ; 4 / 74 ( 5 % )   ; 3.3V          ; --           ;
; 5        ; 0 / 74 ( 0 % )   ; 3.3V          ; --           ;
; 6        ; 0 / 70 ( 0 % )   ; 3.3V          ; --           ;
; 7        ; 26 / 74 ( 35 % ) ; 3.3V          ; --           ;
; 8        ; 41 / 71 ( 57 % ) ; 3.3V          ; --           ;
; 9        ; 2 / 6 ( 33 % )   ; 3.3V          ; --           ;
; 10       ; 1 / 4 ( 25 % )   ; 3.3V          ; --           ;
; 11       ; 0 / 6 ( 0 % )    ; 3.3V          ; --           ;
; 12       ; 0 / 4 ( 0 % )    ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                            ;
+----------+------------+----------+---------------------------+--------+--------------+---------+------------+-------------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; Termination ; User Assignment ;
+----------+------------+----------+---------------------------+--------+--------------+---------+------------+-------------+-----------------+
; A2       ;            ; 4        ; VCCIO4                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; A3       ; 579        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; A4       ; 577        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; A5       ; 588        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; A6       ; 595        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; A7       ; 601        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; A8       ; 618        ; 4        ; dip_sw3                   ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; A9       ; 621        ; 4        ; dip_sw4                   ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; A10      ; 626        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; A11      ; 633        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; A12      ;            ; 4        ; VCCIO4                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; A13      ; 645        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; A14      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; A15      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; A16      ; 706        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; A17      ;            ; 3        ; VCCIO3                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; A18      ; 718        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; A19      ; 724        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; A20      ; 737        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; A21      ; 741        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; A22      ; 751        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; A23      ; 757        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; A24      ; 765        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; A25      ; 769        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; A26      ; 776        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; A27      ;            ; 3        ; VCCIO3                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; AA1      ; 443        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AA2      ; 442        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AA3      ; 438        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AA4      ; 439        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AA5      ; 415        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AA6      ; 416        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AA7      ; 411        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AA8      ; 412        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AA9      ; 355        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AA10     ; 343        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AA11     ; 324        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AA12     ; 301        ; 7        ; ^VCCSEL                   ;        ;              ;         ; --         ; --          ;                 ;
; AA13     ;            ; 1        ; VCCG_PLL6                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; AA14     ; 286        ; 11       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AA15     ; 285        ; 11       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AA16     ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; AA17     ; 274        ; 8        ; GND+                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; AA18     ; 268        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AA19     ; 256        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AA20     ; 245        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AA21     ; 163        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AA22     ; 164        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AA23     ; 159        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AA24     ; 160        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AA25     ; 136        ; 1        ; lvds_reply_rc3_b          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; AA26     ; 137        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AA27     ; 133        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AA28     ; 132        ; 1        ; lvds_reply_rc1_b          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; AB1      ; 434        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AB2      ; 433        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AB3      ; 430        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AB4      ; 429        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AB5      ; 407        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AB6      ; 408        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AB7      ; 387        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AB8      ; 359        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AB9      ; 349        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AB10     ; 346        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AB11     ; 327        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AB12     ; 321        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AB13     ; 295        ; 7        ; ^nCE                      ;        ;              ;         ; --         ; --          ;                 ;
; AB14     ;            ; 1        ; GNDG_PLL6                 ; gnd    ;              ;         ; --         ; --          ;                 ;
; AB15     ; 280        ; 8        ; ^MSEL2                    ;        ;              ;         ; --         ; --          ;                 ;
; AB16     ;            ; 12       ; VCC_PLL6_OUTB             ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; AB17     ; 275        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AB18     ; 258        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AB19     ; 240        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AB20     ; 213        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AB21     ; 207        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AB22     ; 192        ; 8        ; red_led                   ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AB23     ; 167        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AB24     ; 168        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AB25     ; 146        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AB26     ; 145        ; 1        ; lvds_reply_rc3_a          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; AB27     ; 142        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AB28     ; 141        ; 1        ; lvds_reply_rc1_a          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; AC1      ; 426        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AC2      ; 425        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AC3      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AC4      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AC5      ; 384        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AC6      ; 378        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AC7      ; 362        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AC8      ; 345        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AC9      ; 332        ; 7        ; rst_n                     ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AC10     ; 326        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AC11     ; 314        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AC12     ; 302        ; 7        ; ^PORSEL                   ;        ;              ;         ; --         ; --          ;                 ;
; AC13     ; 296        ; 7        ; ^nCEO                     ;        ;              ;         ; --         ; --          ;                 ;
; AC14     ;            ; 11       ; VCC_PLL6_OUTA             ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; AC15     ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; AC16     ; 278        ; 8        ; ^MSEL0                    ;        ;              ;         ; --         ; --          ;                 ;
; AC17     ; 276        ; 8        ; GND+                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; AC18     ; 277        ; 8        ; PLL_ENA                   ;        ;              ;         ; --         ; --          ;                 ;
; AC19     ; 234        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AC20     ; 228        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AC21     ; 233        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AC22     ; 222        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AC23     ; 188        ; 8        ; grn_led                   ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AC24     ; 186        ; 8        ; ylw_led                   ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AC25     ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AC26     ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AC27     ; 150        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AC28     ; 149        ; 1        ; lvds_reply_rc2_b          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; AD1      ; 422        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AD2      ; 421        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AD3      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AD4      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AD5      ; 368        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AD6      ; 366        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AD7      ; 371        ; 7        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; AD8      ; 354        ; 7        ; fibre_rx_data[5]          ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AD9      ; 340        ; 7        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; AD10     ; 341        ; 7        ; fibre_rx_rvs              ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AD11     ; 309        ; 7        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; AD12     ; 317        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AD13     ; 312        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AD14     ; 293        ; 7        ; GND+                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; AD15     ; 290        ; 11       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AD16     ; 260        ; 8        ; eeprom_so                 ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AD17     ; 255        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AD18     ; 244        ; 8        ; mictor_o[14]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AD19     ; 236        ; 8        ; mictor_o[10]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AD20     ; 235        ; 8        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; AD21     ; 218        ; 8        ; mictor_o[1]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AD22     ; 204        ; 8        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; AD23     ; 205        ; 8        ; mictor_e[7]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AD24     ; 201        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AD25     ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AD26     ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; AD27     ; 154        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AD28     ; 153        ; 1        ; lvds_reply_rc4_b          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; AE1      ; 418        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AE2      ; 417        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AE3      ; 402        ; 6        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; AE4      ; 376        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AE5      ; 386        ; 7        ; fibre_tx_data[6]          ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AE6      ; 372        ; 7        ; fibre_tx_sc_nd            ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AE7      ; 367        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AE8      ; 353        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AE9      ; 348        ; 7        ; fibre_rx_data[2]          ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AE10     ; 334        ; 7        ; fibre_rx_ckr              ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AE11     ; 331        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AE12     ; 322        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AE13     ; 313        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AE14     ; 294        ; 7        ; fibre_rx_rdy              ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AE15     ; 289        ; 11       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AE16     ; 263        ; 8        ; eeprom_sck                ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AE17     ; 253        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AE18     ; 246        ; 8        ; mictor_o[15]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AE19     ; 232        ; 8        ; mictor_o[9]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AE20     ; 224        ; 8        ; mictor_o[5]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AE21     ; 220        ; 8        ; mictor_o[2]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AE22     ; 209        ; 8        ; mictor_e[4]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AE23     ; 211        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AE24     ; 198        ; 8        ; mictor_e[10]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AE25     ; 197        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AE26     ; 173        ; 1        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; AE27     ; 158        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AE28     ; 157        ; 1        ; lvds_reply_rc2_a          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; AF1      ; 414        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AF2      ; 413        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AF3      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; AF4      ; 379        ; 7        ; fibre_tx_data[2]          ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AF5      ; 375        ; 7        ; fibre_tx_data[0]          ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AF6      ; 360        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AF7      ; 364        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AF8      ; 356        ; 7        ; fibre_rx_data[6]          ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AF9      ; 347        ; 7        ; fibre_rx_data[1]          ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AF10     ; 339        ; 7        ; fibre_rx_sc_nd            ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AF11     ; 333        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AF12     ; 323        ; 7        ; dv_pulse_bnc              ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AF13     ; 315        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AF14     ;            ; 1        ; GNDA_PLL6                 ; gnd    ;              ;         ; --         ; --          ;                 ;
; AF15     ; 284        ; 12       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AF16     ; 262        ; 8        ; eeprom_si                 ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AF17     ; 250        ; 8        ; rs232_rx                  ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AF18     ; 243        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AF19     ; 237        ; 8        ; mictor_o[11]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AF20     ; 227        ; 8        ; mictor_o[6]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AF21     ; 223        ; 8        ; mictor_o[4]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AF22     ; 212        ; 8        ; mictor_e[3]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AF23     ; 206        ; 8        ; mictor_e[6]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AF24     ; 195        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AF25     ; 193        ; 8        ; mictor_e[12]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AF26     ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; AF27     ; 162        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; AF28     ; 161        ; 1        ; lvds_reply_rc4_a          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; AG1      ;            ; 6        ; VCCIO6                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; AG2      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; AG3      ; 385        ; 7        ; fibre_tx_data[5]          ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG4      ; 380        ; 7        ; fibre_tx_data[3]          ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG5      ; 382        ; 7        ; fibre_tx_data[4]          ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG6      ; 370        ; 7        ; fibre_tx_ena              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG7      ; 361        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AG8      ; 357        ; 7        ; fibre_rx_data[7]          ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG9      ; 344        ; 7        ; fibre_rx_data[0]          ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG10     ; 336        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AG11     ; 328        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AG12     ; 325        ; 7        ; dv_pulse_fibre            ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG13     ; 318        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AG14     ;            ; 1        ; VCCA_PLL6                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; AG15     ; 283        ; 12       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AG16     ; 257        ; 8        ; eeprom_cs                 ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG17     ; 252        ; 8        ; rs232_tx                  ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG18     ; 247        ; 8        ; mictorclk_o               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG19     ; 239        ; 8        ; mictor_o[12]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG20     ; 226        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AG21     ; 221        ; 8        ; mictor_o[3]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG22     ; 215        ; 8        ; mictor_e[1]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG23     ; 203        ; 8        ; mictor_e[8]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG24     ; 196        ; 8        ; mictor_e[11]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG25     ; 190        ; 8        ; mictor_e[14]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG26     ; 187        ; 8        ; mictorclk_e               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AG27     ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; AG28     ;            ; 1        ; VCCIO1                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; AH2      ;            ; 7        ; VCCIO7                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; AH3      ; 383        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AH4      ; 388        ; 7        ; fibre_tx_data[7]          ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AH5      ; 377        ; 7        ; fibre_tx_data[1]          ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AH6      ; 369        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AH7      ; 363        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AH8      ; 350        ; 7        ; fibre_rx_data[3]          ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AH9      ; 351        ; 7        ; fibre_rx_data[4]          ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AH10     ; 338        ; 7        ; fibre_rx_status           ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AH11     ; 330        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AH12     ;            ; 7        ; VCCIO7                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; AH13     ; 320        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AH14     ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; AH15     ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; AH16     ; 259        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; AH17     ;            ; 8        ; VCCIO8                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; AH18     ; 272        ; 8        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; AH19     ; 241        ; 8        ; mictor_o[13]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AH20     ; 231        ; 8        ; mictor_o[8]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AH21     ; 229        ; 8        ; mictor_o[7]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AH22     ; 214        ; 8        ; mictor_e[2]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AH23     ; 208        ; 8        ; mictor_e[5]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AH24     ; 200        ; 8        ; mictor_e[9]               ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AH25     ; 191        ; 8        ; mictor_e[13]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AH26     ; 189        ; 8        ; mictor_e[15]              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; AH27     ;            ; 8        ; VCCIO8                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; B1       ;            ; 5        ; VCCIO5                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; B2       ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; B3       ; 580        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; B4       ; 585        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; B5       ; 583        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; B6       ; 598        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; B7       ; 596        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; B8       ; 617        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; B9       ; 616        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; B10      ; 631        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; B11      ; 637        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; B12      ; 640        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; B13      ; 647        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; B14      ;            ; 1        ; TEMPDIODEp                ;        ;              ;         ; --         ; --          ;                 ;
; B15      ; 682        ; 10       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; B16      ; 708        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; B17      ; 713        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; B18      ; 722        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; B19      ; 726        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; B20      ; 736        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; B21      ; 743        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; B22      ; 750        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; B23      ; 762        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; B24      ; 774        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; B25      ; 775        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; B26      ; 778        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; B27      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; B28      ;            ; 2        ; VCCIO2                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; C1       ; 553        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; C2       ; 554        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; C3       ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; C4       ; 586        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; C5       ; 590        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; C6       ; 605        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; C7       ; 606        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; C8       ; 610        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; C9       ; 613        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; C10      ; 628        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; C11      ; 634        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; C12      ; 642        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; C13      ; 650        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; C14      ;            ; 1        ; TEMPDIODEn                ;        ;              ;         ; --         ; --          ;                 ;
; C15      ; 681        ; 10       ; fibre_rx_clk              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; C16      ; 703        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; C17      ; 715        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; C18      ; 719        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; C19      ; 728        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; C20      ; 738        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; C21      ; 744        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; C22      ; 753        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; C23      ; 759        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; C24      ; 770        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; C25      ; 767        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; C26      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; C27      ; 21         ; 2        ; slot_id[1]                ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; C28      ; 22         ; 2        ; slot_id[0]                ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; D1       ; 549        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; D2       ; 550        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; D3       ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; D4       ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; D5       ; 581        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; D6       ; 600        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; D7       ; 603        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; D8       ; 609        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; D9       ; 615        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; D10      ; 630        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; D11      ; 636        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; D12      ; 643        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; D13      ; 652        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; D14      ;            ; 1        ; VCCG_PLL5                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; D15      ; 676        ; 9        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; D16      ; 702        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; D17      ; 711        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; D18      ; 721        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; D19      ; 733        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; D20      ; 740        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; D21      ; 746        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; D22      ; 756        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; D23      ; 754        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; D24      ; 772        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; D25      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; D26      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; D27      ; 25         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; D28      ; 26         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; E1       ; 545        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; E2       ; 546        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; E3       ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; E4       ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; E5       ; 559        ; 5        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; E6       ; 593        ; 4        ; wdog                      ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; E7       ; 594        ; 4        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; E8       ; 612        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; E9       ; 625        ; 4        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; E10      ; 624        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; E11      ; 656        ; 4        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; E12      ; 648        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; E13      ; 653        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; E14      ;            ; 1        ; GNDG_PLL5                 ; gnd    ;              ;         ; --         ; --          ;                 ;
; E15      ; 675        ; 9        ; lvds_clk                  ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; E16      ; 705        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; E17      ; 710        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; E18      ; 693        ; 3        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; E19      ; 729        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; E20      ; 730        ; 3        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; E21      ; 747        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; E22      ; 761        ; 3        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; E23      ; 760        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; E24      ; 16         ; 2        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; E25      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; E26      ;            ; 1        ; NC                        ;        ;              ;         ; --         ; --          ;                 ;
; E27      ; 29         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; E28      ; 30         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; F1       ; 537        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; F2       ; 538        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; F3       ; 541        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; F4       ; 542        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; F5       ; 561        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; F6       ; 560        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; F7       ; 582        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; F8       ; 589        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; F9       ; 607        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; F10      ; 620        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; F11      ; 627        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; F12      ; 651        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; F13      ; 663        ; 4        ; #altera_reserved_tms      ; input  ; LVTTL        ;         ; --         ; Off         ; N               ;
; F14      ;            ; 1        ; VCCA_PLL5                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; F15      ;            ; 9        ; VCC_PLL5_OUTA             ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; F16      ; 687        ; 3        ; ^DCLK                     ;        ;              ;         ; --         ; --          ;                 ;
; F17      ; 701        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; F18      ; 712        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; F19      ; 731        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; F20      ; 763        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; F21      ; 768        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; F22      ; 777        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; F23      ; 15         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; F24      ; 14         ; 2        ; lvds_sync                 ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; F25      ; 33         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; F26      ; 34         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; F27      ; 37         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; F28      ; 38         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; G1       ; 529        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; G2       ; 530        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; G3       ; 534        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; G4       ; 533        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; G5       ; 555        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; G6       ; 556        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; G7       ; 578        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; G8       ; 587        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; G9       ; 604        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; G10      ; 619        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; G11      ; 639        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; G12      ; 644        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; G13      ; 669        ; 4        ; #altera_reserved_tdi      ; input  ; LVTTL        ;         ; --         ; Off         ; N               ;
; G14      ;            ; 1        ; GNDA_PLL5                 ; gnd    ;              ;         ; --         ; --          ;                 ;
; G15      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; G16      ;            ; 10       ; VCC_PLL5_OUTB             ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; G17      ; 688        ; 3        ; ^CONF_DONE                ;        ;              ;         ; --         ; --          ;                 ;
; G18      ; 720        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; G19      ; 732        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; G20      ;            ; 1        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; G21      ; 771        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; G22      ; 773        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; G23      ; 19         ; 2        ; lvds_spare                ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; G24      ; 20         ; 2        ; lvds_cmd                  ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; G25      ; 42         ; 2        ; ttl_txena3                ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; G26      ; 41         ; 2        ; ttl_txena2                ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; G27      ; 45         ; 2        ; ttl_tx2                   ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; G28      ; 46         ; 2        ; ttl_tx3                   ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; H1       ; 520        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; H2       ; 521        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; H3       ; 524        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; H4       ; 525        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; H5       ; 552        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; H6       ; 551        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; H7       ; 548        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; H8       ; 547        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; H9       ; 599        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; H10      ; 611        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; H11      ; 638        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; H12      ; 646        ; 4        ; +~DATA0~ / RESERVED_INPUT ; input  ; LVTTL        ;         ; Column I/O ; Off         ; N               ;
; H13      ; 670        ; 4        ; #altera_reserved_tdo      ; output ; LVTTL        ;         ; --         ; Off         ; N               ;
; H14      ; 679        ; 9        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; H15      ; 680        ; 9        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; H16      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; H17      ; 696        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; H18      ; 709        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; H19      ; 734        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; H20      ; 748        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; H21      ; 28         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; H22      ; 27         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; H23      ; 24         ; 2        ; slot_id[2]                ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; H24      ; 23         ; 2        ; slot_id[3]                ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; H25      ; 51         ; 2        ; ttl_nrx3                  ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; H26      ; 50         ; 2        ; ttl_nrx2                  ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; H27      ; 54         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; H28      ; 55         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; J1       ; 512        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; J2       ; 513        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; J3       ; 516        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; J4       ; 517        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; J5       ; 544        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; J6       ; 543        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; J7       ; 535        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; J8       ; 536        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; J9       ; 592        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; J10      ; 623        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; J11      ; 635        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; J12      ; 655        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; J13      ; 671        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; J14      ;            ; 4        ; VCCIO4                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; J15      ;            ; 3        ; VCCIO3                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; J16      ; 684        ; 10       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; J17      ; 690        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; J18      ; 716        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; J19      ; 725        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; J20      ; 742        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; J21      ; 39         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; J22      ; 40         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; J23      ; 32         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; J24      ; 31         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; J25      ; 58         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; J26      ; 59         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; J27      ; 62         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; J28      ; 63         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; K1       ; 504        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; K2       ; 505        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; K3       ; 509        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; K4       ; 508        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; K5       ; 539        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; K6       ; 540        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; K7       ; 531        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; K8       ; 532        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; K9       ; 526        ; 5        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; K10      ; 629        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; K11      ; 641        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; K12      ; 665        ; 4        ; #altera_reserved_tck      ; input  ; LVTTL        ;         ; --         ; Off         ; N               ;
; K13      ; 672        ; 4        ; GND+                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; K14      ; 677        ; 9        ; fibre_tx_clk              ; output ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; K15      ; 678        ; 9        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; K16      ; 683        ; 10       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; K17      ; 689        ; 3        ; inclk                     ; input  ; LVTTL        ;         ; Column I/O ; Off         ; Y               ;
; K18      ; 704        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; K19      ; 717        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; K20      ; 49         ; 2        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; K21      ; 43         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; K22      ; 44         ; 2        ; ttl_txena1                ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; K23      ; 35         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; K24      ; 36         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; K25      ; 67         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; K26      ; 66         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; K27      ; 70         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; K28      ; 71         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; L1       ; 496        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; L2       ; 497        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; L3       ; 500        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; L4       ; 501        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; L5       ; 522        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; L6       ; 523        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; L7       ; 528        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; L8       ; 527        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; L9       ; 519        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; L10      ; 518        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; L11      ; 649        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; L12      ; 664        ; 4        ; #altera_reserved_ntrst    ; input  ; LVTTL        ;         ; --         ; Off         ; N               ;
; L13      ; 673        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; L14      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; L15      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; L16      ; 686        ; 3        ; ^nCONFIG                  ;        ;              ;         ; --         ; --          ;                 ;
; L17      ; 692        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; L18      ; 697        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; L19      ; 57         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; L20      ; 56         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; L21      ; 48         ; 2        ; ttl_tx1                   ; output ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; L22      ; 47         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; L23      ; 52         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; L24      ; 53         ; 2        ; ttl_nrx1                  ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; L25      ; 74         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; L26      ; 75         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; L27      ; 78         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; L28      ; 79         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; M1       ;            ; 5        ; VCCIO5                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; M2       ; 487        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; M3       ; 491        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; M4       ; 492        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; M5       ; 511        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; M6       ; 510        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; M7       ; 515        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; M8       ; 514        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; M9       ; 507        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; M10      ; 506        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; M11      ; 654        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; M12      ; 666        ; 4        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; M13      ; 674        ; 4        ; GND+                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; M14      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; M15      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; M16      ; 685        ; 3        ; ^nSTATUS                  ;        ;              ;         ; --         ; --          ;                 ;
; M17      ; 691        ; 3        ; GND+                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; M18      ; 698        ; 3        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; M19      ; 69         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; M20      ; 68         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; M21      ; 61         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; M22      ; 60         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; M23      ; 65         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; M24      ; 64         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; M25      ; 83         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; M26      ; 84         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; M27      ; 87         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; M28      ;            ; 2        ; VCCIO2                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; N1       ; 488        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; N2       ; 484        ; 5        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; N3       ; 503        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; N4       ; 502        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; N5       ; 494        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; N6       ; 495        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; N7       ; 498        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; N8       ; 499        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; N9       ; 490        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; N10      ; 489        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; N11      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; N12      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; N13      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; N14      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; N15      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; N16      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; N17      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; N18      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; N19      ; 86         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; N20      ; 85         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; N21      ; 81         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; N22      ; 80         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; N23      ; 77         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; N24      ; 76         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; N25      ; 73         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; N26      ; 72         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; N27      ; 91         ; 2        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; N28      ; 88         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; P1       ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; P2       ; 483        ; 5        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; P3       ; 482        ; 5        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; P4       ; 481        ; 5        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; P5       ;            ; 1        ; GNDA_PLL4                 ; gnd    ;              ;         ; --         ; --          ;                 ;
; P6       ;            ; 1        ; VCCA_PLL4                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; P7       ;            ; 1        ; GNDG_PLL4                 ; gnd    ;              ;         ; --         ; --          ;                 ;
; P8       ;            ; 1        ; VCCG_PLL4                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; P9       ;            ; 5        ; VCCIO5                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; P10      ; 493        ; 5        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; P11      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; P12      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; P13      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; P14      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; P15      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; P16      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; P17      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; P18      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; P19      ; 82         ; 2        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; P20      ;            ; 2        ; VCCIO2                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; P21      ;            ; 1        ; VCCG_PLL1                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; P22      ;            ; 1        ; GNDG_PLL1                 ; gnd    ;              ;         ; --         ; --          ;                 ;
; P23      ;            ; 1        ; VCCA_PLL1                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; P24      ;            ; 1        ; GNDA_PLL1                 ; gnd    ;              ;         ; --         ; --          ;                 ;
; P25      ; 94         ; 2        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; P26      ; 93         ; 2        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; P27      ; 92         ; 2        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; P28      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; R1       ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; R2       ; 480        ; 6        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; R3       ; 477        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; R4       ; 478        ; 6        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; R5       ;            ; 1        ; GNDA_PLL3                 ; gnd    ;              ;         ; --         ; --          ;                 ;
; R6       ;            ; 1        ; VCCA_PLL3                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; R7       ;            ; 1        ; GNDG_PLL3                 ; gnd    ;              ;         ; --         ; --          ;                 ;
; R8       ;            ; 1        ; VCCG_PLL3                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; R9       ;            ; 6        ; VCCIO6                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; R10      ; 468        ; 6        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; R11      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; R12      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; R13      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; R14      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; R15      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; R16      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; R17      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; R18      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; R19      ; 107        ; 1        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; R20      ;            ; 1        ; VCCIO1                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; R21      ;            ; 1        ; VCCG_PLL2                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; R22      ;            ; 1        ; GNDG_PLL2                 ; gnd    ;              ;         ; --         ; --          ;                 ;
; R23      ;            ; 1        ; VCCA_PLL2                 ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; R24      ;            ; 1        ; GNDA_PLL2                 ; gnd    ;              ;         ; --         ; --          ;                 ;
; R25      ; 97         ; 1        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; R26      ; 98         ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; R27      ; 95         ; 1        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; R28      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; T1       ; 476        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T2       ; 479        ; 6        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T3       ; 474        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T4       ; 473        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T5       ; 461        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T6       ; 460        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T7       ; 469        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T8       ; 470        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T9       ; 465        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T10      ; 464        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T11      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; T12      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; T13      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; T14      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; T15      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; T16      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; T17      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; T18      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; T19      ; 105        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T20      ; 106        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T21      ; 101        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T22      ; 102        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T23      ; 110        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T24      ; 111        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T25      ; 115        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T26      ; 114        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T27      ; 96         ; 1        ; GND+                      ;        ;              ;         ; Row I/O    ; --          ;                 ;
; T28      ; 99         ; 1        ; lvds_reply_bc3_a          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; U1       ;            ; 6        ; VCCIO6                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; U2       ; 475        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; U3       ; 472        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; U4       ; 471        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; U5       ; 453        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; U6       ; 452        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; U7       ; 448        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; U8       ; 449        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; U9       ; 456        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; U10      ; 457        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; U11      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; U12      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; U13      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; U14      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; U15      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; U16      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; U17      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; U18      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; U19      ; 118        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; U20      ; 119        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; U21      ; 126        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; U22      ; 127        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; U23      ; 123        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; U24      ; 122        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; U25      ; 104        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; U26      ; 103        ; 1        ; lvds_reply_bc1_a          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; U27      ; 100        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; U28      ;            ; 1        ; VCCIO1                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; V1       ; 466        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; V2       ; 467        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; V3       ; 463        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; V4       ; 462        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; V5       ; 441        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; V6       ; 440        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; V7       ; 437        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; V8       ; 436        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; V9       ; 444        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; V10      ; 445        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; V11      ; 311        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; V12      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; V13      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; V14      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; V15      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; V16      ;            ;          ; VCCINT                    ; power  ;              ; 1.5V    ; --         ; --          ;                 ;
; V17      ;            ; 1        ; GND                       ; gnd    ;              ;         ; --         ; --          ;                 ;
; V18      ; 266        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; V19      ; 130        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; V20      ; 131        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; V21      ; 139        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; V22      ; 138        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; V23      ; 135        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; V24      ; 134        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; V25      ; 113        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; V26      ; 112        ; 1        ; lvds_reply_bc1_b          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; V27      ; 108        ; 1        ; lvds_reply_bc3_b          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; V28      ; 109        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; W1       ; 459        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; W2       ; 458        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; W3       ; 455        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; W4       ; 454        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; W5       ; 431        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; W6       ; 432        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; W7       ; 427        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; W8       ; 428        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; W9       ; 435        ; 6        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; W10      ; 319        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; W11      ; 310        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; W12      ; 299        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; W13      ; 291        ; 7        ; GND+                      ;        ;              ;         ; Column I/O ; --          ;                 ;
; W14      ; 288        ; 11       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; W15      ; 287        ; 11       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; W16      ; 282        ; 12       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; W17      ; 279        ; 8        ; ^MSEL1                    ;        ;              ;         ; --         ; --          ;                 ;
; W18      ; 267        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; W19      ; 249        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; W20      ; 140        ; 1        ; GND                       ;        ;              ;         ; --         ; --          ;                 ;
; W21      ; 147        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; W22      ; 148        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; W23      ; 143        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; W24      ; 144        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; W25      ; 121        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; W26      ; 120        ; 1        ; lvds_reply_ac_a           ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; W27      ; 117        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; W28      ; 116        ; 1        ; lvds_reply_bc2_a          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; Y1       ; 451        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; Y2       ; 450        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; Y3       ; 447        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; Y4       ; 446        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; Y5       ; 420        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; Y6       ; 419        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; Y7       ; 423        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; Y8       ; 424        ; 6        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; Y9       ; 373        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; Y10      ; 337        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; Y11      ; 316        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; Y12      ; 300        ; 7        ; ^nIO_PULLUP               ;        ;              ;         ; --         ; --          ;                 ;
; Y13      ; 292        ; 7        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; Y14      ;            ; 7        ; VCCIO7                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; Y15      ;            ; 8        ; VCCIO8                    ; power  ;              ; 3.3V    ; --         ; --          ;                 ;
; Y16      ; 281        ; 12       ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; Y17      ; 273        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; Y18      ; 261        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; Y19      ; 248        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; Y20      ; 217        ; 8        ; RESERVED_INPUT            ;        ;              ;         ; Column I/O ; --          ;                 ;
; Y21      ; 151        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; Y22      ; 152        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; Y23      ; 156        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; Y24      ; 155        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; Y25      ; 129        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; Y26      ; 128        ; 1        ; lvds_reply_ac_b           ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
; Y27      ; 125        ; 1        ; RESERVED_INPUT            ;        ;              ;         ; Row I/O    ; --          ;                 ;
; Y28      ; 124        ; 1        ; lvds_reply_bc2_b          ; input  ; LVTTL        ;         ; Row I/O    ; Off         ; Y               ;
+----------+------------+----------+---------------------------+--------+--------------+---------+------------+-------------+-----------------+


+-----------------------------------------------------------------------+
; PLL Summary                                                           ;
+-----------------------------+-----------------------------------------+
; Name                        ; cc_pll:pll0|altpll:altpll_component|pll ;
+-----------------------------+-----------------------------------------+
; PLL type                    ; Enhanced                                ;
; Scan chain                  ; None                                    ;
; PLL mode                    ; Normal                                  ;
; Feedback source             ; --                                      ;
; Compensate clock            ; clock0                                  ;
; Switchover on loss of clock ; --                                      ;
; Switchover counter          ; --                                      ;
; Primary clock               ; inclk0                                  ;
; Input frequency 0           ; 25.0 MHz                                ;
; Input frequency 1           ; --                                      ;
; Nominal VCO frequency       ; 599.9 MHz                               ;
; Freq min lock               ; 12.5 MHz                                ;
; Freq max lock               ; 33.33 MHz                               ;
; Clock Offset                ; 0 ps                                    ;
; M VCO Tap                   ; 0                                       ;
; M Initial                   ; 1                                       ;
; M value                     ; 24                                      ;
; N value                     ; 1                                       ;
; M counter delay             ; 0 ps                                    ;
; N counter delay             ; 0 ps                                    ;
; M2 value                    ; --                                      ;
; N2 value                    ; --                                      ;
; SS counter                  ; --                                      ;
; Downspread                  ; --                                      ;
; Spread frequency            ; --                                      ;
; Charge pump current         ; 50 uA                                   ;
; Loop filter resistance      ; 1.021000 KOhm                           ;
; Loop filter capacitance     ; 10 pF                                   ;
; Freq zero                   ; 0.240 MHz                               ;
; Bandwidth                   ; 550 KHz                                 ;
; Freq pole                   ; 15.844 MHz                              ;
; enable0 counter             ; --                                      ;
; enable1 counter             ; --                                      ;
; Real time reconfigurable    ; Off                                     ;
; Scan chain MIF file         ; --                                      ;
; PLL location                ; PLL_5                                   ;
+-----------------------------+-----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                 ;
+----------------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+
; Name                                         ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Delay ; Duty Cycle ; Counter ; Counter Delay ; Counter Value ; High / Low ; Initial ; VCO Tap ;
+----------------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+
; cc_pll:pll0|altpll:altpll_component|_clk0    ; clock0       ; 2    ; 1   ; 50.0 MHz         ; 0 (0 ps)    ; 0 ps  ; 50/50      ; G3      ; 0 ps          ; 12            ; 6/6 Even   ; 1       ; 0       ;
; cc_pll:pll0|altpll:altpll_component|_clk1    ; clock1       ; 8    ; 1   ; 200.0 MHz        ; 0 (0 ps)    ; 0 ps  ; 50/50      ; G1      ; 0 ps          ; 3             ; 2/1 Odd    ; 1       ; 0       ;
; cc_pll:pll0|altpll:altpll_component|_clk2    ; clock2       ; 8    ; 1   ; 200.0 MHz        ; 0 (0 ps)    ; 0 ps  ; 50/50      ; G2      ; 0 ps          ; 3             ; 2/1 Odd    ; 1       ; 0       ;
; cc_pll:pll0|altpll:altpll_component|_clk3    ; clock3       ; 1    ; 1   ; 25.0 MHz         ; 0 (0 ps)    ; 0 ps  ; 50/50      ; G0      ; 0 ps          ; 24            ; 12/12 Even ; 1       ; 0       ;
; cc_pll:pll0|altpll:altpll_component|_extclk0 ; extclock0    ; 1    ; 1   ; 25.0 MHz         ; 0 (0 ps)    ; 0 ps  ; 50/50      ; E0      ; 0 ps          ; 24            ; 12/12 Even ; 1       ; 0       ;
; cc_pll:pll0|altpll:altpll_component|_extclk1 ; extclock1    ; 1    ; 1   ; 25.0 MHz         ; 0 (0 ps)    ; 0 ps  ; 50/50      ; E1      ; 0 ps          ; 24            ; 12/12 Even ; 1       ; 0       ;
; cc_pll:pll0|altpll:altpll_component|_extclk2 ; extclock2    ; 1    ; 1   ; 25.0 MHz         ; 0 (0 ps)    ; 0 ps  ; 50/50      ; E2      ; 0 ps          ; 24            ; 12/12 Even ; 1       ; 0       ;
+----------------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+


+----------------------------------------------------------------------+
; Output Pin Load For Reported TCO                                     ;
+-------------------------+-------+------------------------------------+
; I/O Standard            ; Load  ; Termination Resistance             ;
+-------------------------+-------+------------------------------------+
; LVTTL                   ; 10 pF ; Not Available                      ;
; LVCMOS                  ; 10 pF ; Not Available                      ;
; 2.5 V                   ; 10 pF ; Not Available                      ;
; 1.8 V                   ; 10 pF ; Not Available                      ;
; 1.5 V                   ; 10 pF ; Not Available                      ;
; GTL                     ; 30 pF ; 25 Ohm                             ;
; GTL+                    ; 30 pF ; 25 Ohm                             ;
; 3.3-V PCI               ; 10 pF ; 25 Ohm                             ;
; 3.3-V PCI-X             ; 8 pF  ; 25 Ohm                             ;
; Compact PCI             ; 10 pF ; 25 Ohm                             ;
; AGP 1X                  ; 10 pF ; Not Available                      ;
; AGP 2X                  ; 10 pF ; Not Available                      ;
; CTT                     ; 30 pF ; 50 Ohm                             ;
; SSTL-3 Class I          ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II         ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I          ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II         ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I         ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II        ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I      ; 20 pF ; 50 Ohm                             ;
; 1.5-V HSTL Class II     ; 20 pF ; 25 Ohm                             ;
; 1.8-V HSTL Class I      ; 20 pF ; 50 Ohm                             ;
; 1.8-V HSTL Class II     ; 20 pF ; 25 Ohm                             ;
; LVDS                    ; 4 pF  ; 100 Ohm                            ;
; Differential LVPECL     ; 4 pF  ; 100 Ohm                            ;
; 3.3-V PCML              ; 4 pF  ; 50 Ohm                             ;
; HyperTransport          ; 4 pF  ; 100 Ohm                            ;
; Differential 1.5-V HSTL ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential SSTL-2     ; 30 pF ; (See SSTL-2)                       ;
+-------------------------+-------+------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+---------------------------------------------------------------------------------------------------+-------------+--------------+-------------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Compilation Hierarchy Node                                                                        ; Logic Cells ; LC Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                             ;
+---------------------------------------------------------------------------------------------------+-------------+--------------+-------------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |clk_card                                                                                         ; 14335 (21)  ; 8473         ; 1954816     ; 8            ; 0       ; 0         ; 1         ; 106  ; 0            ; 5862 (21)    ; 1859 (0)          ; 6614 (0)         ; 4372 (0)        ; |clk_card                                                                                                                                                                                                                                                                                                       ;
;    |cc_pll:pll0|                                                                                  ; 0 (0)       ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|cc_pll:pll0                                                                                                                                                                                                                                                                                           ;
;       |altpll:altpll_component|                                                                   ; 0 (0)       ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|cc_pll:pll0|altpll:altpll_component                                                                                                                                                                                                                                                                   ;
;    |cc_reset:cc_reset0|                                                                           ; 15 (15)     ; 12           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 8 (8)             ; 4 (4)            ; 0 (0)           ; |clk_card|cc_reset:cc_reset0                                                                                                                                                                                                                                                                                    ;
;    |dispatch:cmd0|                                                                                ; 1211 (13)   ; 710          ; 4608        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 501 (7)      ; 89 (0)            ; 621 (6)          ; 309 (0)         ; |clk_card|dispatch:cmd0                                                                                                                                                                                                                                                                                         ;
;       |dispatch_cmd_receive:receiver|                                                             ; 448 (121)   ; 293          ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 155 (103)    ; 72 (0)            ; 221 (18)         ; 88 (28)         ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver                                                                                                                                                                                                                                                           ;
;          |counter:crc_bit_counter|                                                                ; 12 (12)     ; 6            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|counter:crc_bit_counter                                                                                                                                                                                                                                   ;
;          |counter:data_counter|                                                                   ; 18 (5)      ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 13 (0)           ; 13 (0)          ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|counter:data_counter                                                                                                                                                                                                                                      ;
;             |lpm_counter:count_rtl_71|                                                            ; 13 (0)      ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (0)           ; 13 (0)          ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|counter:data_counter|lpm_counter:count_rtl_71                                                                                                                                                                                                             ;
;                |alt_counter_stratix:wysi_counter|                                                 ; 13 (13)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; 13 (13)         ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|counter:data_counter|lpm_counter:count_rtl_71|alt_counter_stratix:wysi_counter                                                                                                                                                                            ;
;          |counter:header_counter|                                                                 ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0 (0)           ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|counter:header_counter                                                                                                                                                                                                                                    ;
;          |crc:crc_calc|                                                                           ; 90 (58)     ; 64           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 64 (32)          ; 32 (0)          ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|crc:crc_calc                                                                                                                                                                                                                                              ;
;             |lpm_counter:bit_count_rtl_64|                                                        ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|crc:crc_calc|lpm_counter:bit_count_rtl_64                                                                                                                                                                                                                 ;
;                |alt_counter_stratix:wysi_counter|                                                 ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|crc:crc_calc|lpm_counter:bit_count_rtl_64|alt_counter_stratix:wysi_counter                                                                                                                                                                                ;
;          |lvds_rx:cmd_rx|                                                                         ; 97 (10)     ; 82           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (5)       ; 28 (0)            ; 54 (5)           ; 9 (0)           ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx                                                                                                                                                                                                                                            ;
;             |counter:sample_counter|                                                              ; 19 (19)     ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|counter:sample_counter                                                                                                                                                                                                                     ;
;             |reg:data_buffer|                                                                     ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (28)           ; 4 (4)            ; 0 (0)           ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|reg:data_buffer                                                                                                                                                                                                                            ;
;             |shift_reg:rx_buffer|                                                                 ; 33 (33)     ; 33           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_buffer                                                                                                                                                                                                                        ;
;             |shift_reg:rx_sample|                                                                 ; 3 (3)       ; 3            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_sample                                                                                                                                                                                                                        ;
;          |reg:crc_data_size_reg|                                                                  ; 13 (13)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; 0 (0)           ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|reg:crc_data_size_reg                                                                                                                                                                                                                                     ;
;          |reg:tmp_word0|                                                                          ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 15 (15)          ; 0 (0)           ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|reg:tmp_word0                                                                                                                                                                                                                                             ;
;          |reg:tmp_word1|                                                                          ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 26 (26)           ; 6 (6)            ; 0 (0)           ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|reg:tmp_word1                                                                                                                                                                                                                                             ;
;          |shift_reg:crc_data_reg|                                                                 ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |clk_card|dispatch:cmd0|dispatch_cmd_receive:receiver|shift_reg:crc_data_reg                                                                                                                                                                                                                                    ;
;       |dispatch_data_buf:receive_buf|                                                             ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|dispatch:cmd0|dispatch_data_buf:receive_buf                                                                                                                                                                                                                                                           ;
;          |altsyncram:altsyncram_component|                                                        ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|dispatch:cmd0|dispatch_data_buf:receive_buf|altsyncram:altsyncram_component                                                                                                                                                                                                                           ;
;             |altsyncram_4nb1:auto_generated|                                                      ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|dispatch:cmd0|dispatch_data_buf:receive_buf|altsyncram:altsyncram_component|altsyncram_4nb1:auto_generated                                                                                                                                                                                            ;
;       |dispatch_data_buf:transmit_buf|                                                            ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|dispatch:cmd0|dispatch_data_buf:transmit_buf                                                                                                                                                                                                                                                          ;
;          |altsyncram:altsyncram_component|                                                        ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|dispatch:cmd0|dispatch_data_buf:transmit_buf|altsyncram:altsyncram_component                                                                                                                                                                                                                          ;
;             |altsyncram_4nb1:auto_generated|                                                      ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|dispatch:cmd0|dispatch_data_buf:transmit_buf|altsyncram:altsyncram_component|altsyncram_4nb1:auto_generated                                                                                                                                                                                           ;
;       |dispatch_reply_transmit:transmitter|                                                       ; 429 (104)   ; 228          ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 201 (93)     ; 14 (1)            ; 214 (10)         ; 159 (28)        ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter                                                                                                                                                                                                                                                     ;
;          |counter:crc_bit_counter|                                                                ; 12 (12)     ; 6            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|counter:crc_bit_counter                                                                                                                                                                                                                             ;
;          |counter:word_counter|                                                                   ; 20 (5)      ; 14           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (5)        ; 0 (0)             ; 14 (0)           ; 14 (0)          ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|counter:word_counter                                                                                                                                                                                                                                ;
;             |lpm_counter:count_rtl_61|                                                            ; 15 (0)      ; 14           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 14 (0)           ; 14 (0)          ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|counter:word_counter|lpm_counter:count_rtl_61                                                                                                                                                                                                       ;
;                |alt_counter_stratix:wysi_counter|                                                 ; 15 (15)     ; 14           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 14 (14)          ; 14 (14)         ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|counter:word_counter|lpm_counter:count_rtl_61|alt_counter_stratix:wysi_counter                                                                                                                                                                      ;
;          |crc:crc_calc|                                                                           ; 80 (48)     ; 64           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 64 (32)          ; 32 (0)          ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|crc:crc_calc                                                                                                                                                                                                                                        ;
;             |lpm_counter:bit_count_rtl_60|                                                        ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|crc:crc_calc|lpm_counter:bit_count_rtl_60                                                                                                                                                                                                           ;
;                |alt_counter_stratix:wysi_counter|                                                 ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|crc:crc_calc|lpm_counter:bit_count_rtl_60|alt_counter_stratix:wysi_counter                                                                                                                                                                          ;
;          |lvds_tx:reply_tx|                                                                       ; 155 (9)     ; 88           ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 67 (5)       ; 0 (0)             ; 88 (4)           ; 79 (0)          ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx                                                                                                                                                                                                                                    ;
;             |counter:bit_counter|                                                                 ; 15 (15)     ; 7            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 7 (7)            ; 7 (7)           ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|counter:bit_counter                                                                                                                                                                                                                ;
;             |fifo:data_buffer|                                                                    ; 97 (57)     ; 43           ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 54 (54)      ; 0 (0)             ; 43 (3)           ; 72 (32)         ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer                                                                                                                                                                                                                   ;
;                |altsyncram:fifo_storage|                                                          ; 0 (0)       ; 0            ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|altsyncram:fifo_storage                                                                                                                                                                                           ;
;                   |altsyncram_ml21:auto_generated|                                                ; 0 (0)       ; 0            ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_ml21:auto_generated                                                                                                                                                            ;
;                |lpm_counter:num_items_rtl_62|                                                     ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|lpm_counter:num_items_rtl_62                                                                                                                                                                                      ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|lpm_counter:num_items_rtl_62|alt_counter_stratix:wysi_counter                                                                                                                                                     ;
;                |lpm_counter:read_pointer|                                                         ; 4 (0)       ; 4            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|lpm_counter:read_pointer                                                                                                                                                                                          ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 4 (4)       ; 4            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|lpm_counter:read_pointer|alt_counter_stratix:wysi_counter                                                                                                                                                         ;
;                |lpm_counter:write_pointer|                                                        ; 4 (0)       ; 4            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|lpm_counter:write_pointer                                                                                                                                                                                         ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 4 (4)       ; 4            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|lpm_counter:write_pointer|alt_counter_stratix:wysi_counter                                                                                                                                                        ;
;             |shift_reg:tx_buffer|                                                                 ; 34 (34)     ; 34           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 34 (34)          ; 0 (0)           ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|shift_reg:tx_buffer                                                                                                                                                                                                                ;
;          |reg:data_size_reg|                                                                      ; 13 (13)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 0 (0)            ; 0 (0)           ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|reg:data_size_reg                                                                                                                                                                                                                                   ;
;          |shift_reg:crc_data_reg|                                                                 ; 45 (45)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |clk_card|dispatch:cmd0|dispatch_reply_transmit:transmitter|shift_reg:crc_data_reg                                                                                                                                                                                                                              ;
;       |dispatch_wishbone:wishbone|                                                                ; 191 (92)    ; 53           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 138 (88)     ; 1 (0)             ; 52 (4)           ; 62 (13)         ; |clk_card|dispatch:cmd0|dispatch_wishbone:wishbone                                                                                                                                                                                                                                                              ;
;          |counter:addr_gen|                                                                       ; 18 (5)      ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 13 (0)           ; 13 (0)          ; |clk_card|dispatch:cmd0|dispatch_wishbone:wishbone|counter:addr_gen                                                                                                                                                                                                                                             ;
;             |lpm_counter:count_rtl_63|                                                            ; 13 (0)      ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (0)           ; 13 (0)          ; |clk_card|dispatch:cmd0|dispatch_wishbone:wishbone|counter:addr_gen|lpm_counter:count_rtl_63                                                                                                                                                                                                                    ;
;                |alt_counter_stratix:wysi_counter|                                                 ; 13 (13)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; 13 (13)         ; |clk_card|dispatch:cmd0|dispatch_wishbone:wishbone|counter:addr_gen|lpm_counter:count_rtl_63|alt_counter_stratix:wysi_counter                                                                                                                                                                                   ;
;          |us_timer:wdt|                                                                           ; 81 (42)     ; 36           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 45 (36)      ; 1 (1)             ; 35 (5)           ; 36 (6)          ; |clk_card|dispatch:cmd0|dispatch_wishbone:wishbone|us_timer:wdt                                                                                                                                                                                                                                                 ;
;             |lpm_counter:us_count_rtl_0|                                                          ; 39 (0)      ; 30           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 30 (0)           ; 30 (0)          ; |clk_card|dispatch:cmd0|dispatch_wishbone:wishbone|us_timer:wdt|lpm_counter:us_count_rtl_0                                                                                                                                                                                                                      ;
;                |alt_counter_stratix:wysi_counter|                                                 ; 39 (39)     ; 30           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 30 (30)          ; 30 (30)         ; |clk_card|dispatch:cmd0|dispatch_wishbone:wishbone|us_timer:wdt|lpm_counter:us_count_rtl_0|alt_counter_stratix:wysi_counter                                                                                                                                                                                     ;
;       |reg:cmd0|                                                                                  ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |clk_card|dispatch:cmd0|reg:cmd0                                                                                                                                                                                                                                                                                ;
;       |reg:cmd1|                                                                                  ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |clk_card|dispatch:cmd0|reg:cmd1                                                                                                                                                                                                                                                                                ;
;       |reg:reply0|                                                                                ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 30 (30)          ; 0 (0)           ; |clk_card|dispatch:cmd0|reg:reply0                                                                                                                                                                                                                                                                              ;
;       |reg:reply1|                                                                                ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |clk_card|dispatch:cmd0|reg:reply1                                                                                                                                                                                                                                                                              ;
;       |reg:reply2|                                                                                ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; |clk_card|dispatch:cmd0|reg:reply2                                                                                                                                                                                                                                                                              ;
;    |fw_rev:fw_rev_slave|                                                                          ; 5 (5)       ; 3            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 2 (2)            ; 0 (0)           ; |clk_card|fw_rev:fw_rev_slave                                                                                                                                                                                                                                                                                   ;
;    |issue_reply:issue_reply0|                                                                     ; 10591 (0)   ; 5535         ; 762368      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5056 (0)     ; 707 (0)           ; 4828 (0)         ; 3868 (0)        ; |clk_card|issue_reply:issue_reply0                                                                                                                                                                                                                                                                              ;
;       |cmd_queue:i_cmd_queue|                                                                     ; 1420 (1097) ; 453          ; 16896       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 967 (877)    ; 56 (41)           ; 397 (179)        ; 665 (527)       ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue                                                                                                                                                                                                                                                        ;
;          |cmd_queue_tpram:cmd_queue_ram40_inst|                                                   ; 0 (0)       ; 0            ; 16384       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst                                                                                                                                                                                                                   ;
;             |alt3pram:alt3pram_component|                                                         ; 0 (0)       ; 0            ; 16384       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst|alt3pram:alt3pram_component                                                                                                                                                                                       ;
;                |altdpram:altdpram_component1|                                                     ; 0 (0)       ; 0            ; 8192        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                                                                                          ;
;                   |altsyncram:ram_block|                                                          ; 0 (0)       ; 0            ; 8192        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                                                                                                     ;
;                      |altsyncram_akf1:auto_generated|                                             ; 0 (0)       ; 0            ; 8192        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_akf1:auto_generated                                                                                                      ;
;                |altdpram:altdpram_component2|                                                     ; 0 (0)       ; 0            ; 8192        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                                                                                          ;
;                   |altsyncram:ram_block|                                                          ; 0 (0)       ; 0            ; 8192        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                                                                                                     ;
;                      |altsyncram_akf1:auto_generated|                                             ; 0 (0)       ; 0            ; 8192        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_akf1:auto_generated                                                                                                      ;
;          |counter:bit_ctr|                                                                        ; 12 (12)     ; 6            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|counter:bit_ctr                                                                                                                                                                                                                                        ;
;          |crc:cmd_crc|                                                                            ; 78 (46)     ; 64           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 64 (32)          ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|crc:cmd_crc                                                                                                                                                                                                                                            ;
;             |lpm_counter:bit_count_rtl_72|                                                        ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|crc:cmd_crc|lpm_counter:bit_count_rtl_72                                                                                                                                                                                                               ;
;                |alt_counter_stratix:wysi_counter|                                                 ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|crc:cmd_crc|lpm_counter:bit_count_rtl_72|alt_counter_stratix:wysi_counter                                                                                                                                                                              ;
;          |lpm_counter:data_count_rtl_66|                                                          ; 13 (0)      ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (0)           ; 13 (0)          ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lpm_counter:data_count_rtl_66                                                                                                                                                                                                                          ;
;             |alt_counter_stratix:wysi_counter|                                                    ; 13 (13)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; 13 (13)         ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lpm_counter:data_count_rtl_66|alt_counter_stratix:wysi_counter                                                                                                                                                                                         ;
;          |lpm_counter:free_ptr_rtl_1|                                                             ; 8 (0)       ; 8            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; 8 (0)           ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lpm_counter:free_ptr_rtl_1                                                                                                                                                                                                                             ;
;             |alt_counter_stratix:wysi_counter|                                                    ; 8 (8)       ; 8            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lpm_counter:free_ptr_rtl_1|alt_counter_stratix:wysi_counter                                                                                                                                                                                            ;
;          |lvds_tx:cmd_tx2|                                                                        ; 158 (11)    ; 88           ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 70 (7)       ; 0 (0)             ; 88 (4)           ; 79 (0)          ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2                                                                                                                                                                                                                                        ;
;             |counter:bit_counter|                                                                 ; 15 (15)     ; 7            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 7 (7)            ; 7 (7)           ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|counter:bit_counter                                                                                                                                                                                                                    ;
;             |fifo:data_buffer|                                                                    ; 98 (58)     ; 43           ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 55 (55)      ; 0 (0)             ; 43 (3)           ; 72 (32)         ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer                                                                                                                                                                                                                       ;
;                |altsyncram:fifo_storage|                                                          ; 0 (0)       ; 0            ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|altsyncram:fifo_storage                                                                                                                                                                                               ;
;                   |altsyncram_ml21:auto_generated|                                                ; 0 (0)       ; 0            ; 512         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_ml21:auto_generated                                                                                                                                                                ;
;                |lpm_counter:num_items_rtl_57|                                                     ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|lpm_counter:num_items_rtl_57                                                                                                                                                                                          ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|lpm_counter:num_items_rtl_57|alt_counter_stratix:wysi_counter                                                                                                                                                         ;
;                |lpm_counter:read_pointer|                                                         ; 4 (0)       ; 4            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|lpm_counter:read_pointer                                                                                                                                                                                              ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 4 (4)       ; 4            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|lpm_counter:read_pointer|alt_counter_stratix:wysi_counter                                                                                                                                                             ;
;                |lpm_counter:write_pointer|                                                        ; 4 (0)       ; 4            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|lpm_counter:write_pointer                                                                                                                                                                                             ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 4 (4)       ; 4            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|lpm_counter:write_pointer|alt_counter_stratix:wysi_counter                                                                                                                                                            ;
;             |shift_reg:tx_buffer|                                                                 ; 34 (34)     ; 34           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 34 (34)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|shift_reg:tx_buffer                                                                                                                                                                                                                    ;
;          |reg:retire_cmd_code_reg|                                                                ; 3 (3)       ; 3            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:retire_cmd_code_reg                                                                                                                                                                                                                                ;
;          |reg:retire_data_size_reg|                                                               ; 8 (8)       ; 8            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:retire_data_size_reg                                                                                                                                                                                                                               ;
;          |reg:send_cmd_code_reg|                                                                  ; 3 (3)       ; 3            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:send_cmd_code_reg                                                                                                                                                                                                                                  ;
;          |reg:send_data_size_reg|                                                                 ; 8 (8)       ; 8            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 2 (2)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reg:send_data_size_reg                                                                                                                                                                                                                                 ;
;          |shift_reg:sh_reg|                                                                       ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|cmd_queue:i_cmd_queue|shift_reg:sh_reg                                                                                                                                                                                                                                       ;
;       |cmd_translator:i_cmd_translator|                                                           ; 437 (153)   ; 273          ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 164 (9)      ; 0 (0)             ; 273 (144)        ; 103 (0)         ; |clk_card|issue_reply:issue_reply0|cmd_translator:i_cmd_translator                                                                                                                                                                                                                                              ;
;          |cmd_translator_arbiter:i_arbiter|                                                       ; 57 (49)     ; 21           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 21 (13)          ; 24 (16)         ; |clk_card|issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter                                                                                                                                                                                                             ;
;             |lpm_counter:m_op_seq_num_rtl_74|                                                     ; 8 (0)       ; 8            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; 8 (0)           ; |clk_card|issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|lpm_counter:m_op_seq_num_rtl_74                                                                                                                                                                             ;
;                |alt_counter_stratix:wysi_counter|                                                 ; 8 (8)       ; 8            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; |clk_card|issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|lpm_counter:m_op_seq_num_rtl_74|alt_counter_stratix:wysi_counter                                                                                                                                            ;
;          |cmd_translator_ret_dat_fsm:i_return_data_cmd|                                           ; 224 (224)   ; 108          ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 116 (116)    ; 0 (0)             ; 108 (108)        ; 79 (79)         ; |clk_card|issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd                                                                                                                                                                                                 ;
;          |cmd_translator_simple_cmd_fsm:i_simple_cmds|                                            ; 3 (3)       ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_simple_cmd_fsm:i_simple_cmds                                                                                                                                                                                                  ;
;       |fibre_rx:i_fibre_rx|                                                                       ; 431 (0)     ; 318          ; 4096        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 113 (0)      ; 145 (0)           ; 173 (0)          ; 60 (0)          ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx                                                                                                                                                                                                                                                          ;
;          |fibre_rx_control:I1|                                                                    ; 1 (1)       ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_control:I1                                                                                                                                                                                                                                      ;
;          |fibre_rx_fifo:I0|                                                                       ; 64 (0)      ; 45           ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (0)       ; 25 (0)            ; 20 (0)           ; 35 (0)          ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0                                                                                                                                                                                                                                         ;
;             |sync_fifo_rx:SFIFO|                                                                  ; 64 (0)      ; 45           ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (0)       ; 25 (0)            ; 20 (0)           ; 35 (0)          ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO                                                                                                                                                                                                                      ;
;                |dcfifo:dcfifo_component|                                                          ; 64 (0)      ; 45           ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (0)       ; 25 (0)            ; 20 (0)           ; 35 (0)          ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component                                                                                                                                                                                              ;
;                   |dcfifo_k541:auto_generated|                                                    ; 64 (0)      ; 45           ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (0)       ; 25 (0)            ; 20 (0)           ; 35 (0)          ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_k541:auto_generated                                                                                                                                                                   ;
;                      |alt_sync_fifo_jkm:alt_sync_fifo1|                                           ; 64 (37)     ; 45           ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (10)      ; 25 (25)           ; 20 (2)           ; 35 (10)         ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1                                                                                                                                  ;
;                         |add_sub_tf8:add_sub3|                                                    ; 9 (9)       ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1|add_sub_tf8:add_sub3                                                                                                             ;
;                         |cntr_c08:cntr2|                                                          ; 9 (9)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1|cntr_c08:cntr2                                                                                                                   ;
;                         |dpram_cor:dpram5|                                                        ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1|dpram_cor:dpram5                                                                                                                 ;
;                            |altsyncram_hic1:altsyncram14|                                         ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1|dpram_cor:dpram5|altsyncram_hic1:altsyncram14                                                                                    ;
;                         |lpm_counter:dffe6a_rtl_69|                                               ; 9 (0)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; 9 (0)           ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1|lpm_counter:dffe6a_rtl_69                                                                                                        ;
;                            |alt_counter_stratix:wysi_counter|                                     ; 9 (9)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1|lpm_counter:dffe6a_rtl_69|alt_counter_stratix:wysi_counter                                                                       ;
;          |fibre_rx_protocol:I2|                                                                   ; 366 (343)   ; 273          ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 93 (92)      ; 120 (120)         ; 153 (131)        ; 25 (6)          ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2                                                                                                                                                                                                                                     ;
;             |altsyncram:mem0|                                                                     ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|altsyncram:mem0                                                                                                                                                                                                                     ;
;                |altsyncram_hhe2:auto_generated|                                                   ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|altsyncram:mem0|altsyncram_hhe2:auto_generated                                                                                                                                                                                      ;
;             |counter:byte_counter|                                                                ; 3 (3)       ; 3            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|counter:byte_counter                                                                                                                                                                                                                ;
;             |counter:word_counter|                                                                ; 8 (1)       ; 7            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (0)            ; 7 (0)           ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|counter:word_counter                                                                                                                                                                                                                ;
;                |lpm_counter:count_rtl_58|                                                         ; 7 (0)       ; 7            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (0)            ; 7 (0)           ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|counter:word_counter|lpm_counter:count_rtl_58                                                                                                                                                                                       ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 7 (7)       ; 7            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; 7 (7)           ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|counter:word_counter|lpm_counter:count_rtl_58|alt_counter_stratix:wysi_counter                                                                                                                                                      ;
;             |lpm_counter:read_pointer_rtl_70|                                                     ; 6 (0)       ; 6            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (0)            ; 6 (0)           ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|lpm_counter:read_pointer_rtl_70                                                                                                                                                                                                     ;
;                |alt_counter_stratix:wysi_counter|                                                 ; 6 (6)       ; 6            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|lpm_counter:read_pointer_rtl_70|alt_counter_stratix:wysi_counter                                                                                                                                                                    ;
;             |lpm_counter:write_pointer_rtl_75|                                                    ; 6 (0)       ; 6            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (0)            ; 6 (0)           ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|lpm_counter:write_pointer_rtl_75                                                                                                                                                                                                    ;
;                |alt_counter_stratix:wysi_counter|                                                 ; 6 (6)       ; 6            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; |clk_card|issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|lpm_counter:write_pointer_rtl_75|alt_counter_stratix:wysi_counter                                                                                                                                                                   ;
;       |fibre_tx:i_fibre_tx|                                                                       ; 64 (0)      ; 46           ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 18 (0)       ; 25 (0)            ; 21 (0)           ; 35 (0)          ; |clk_card|issue_reply:issue_reply0|fibre_tx:i_fibre_tx                                                                                                                                                                                                                                                          ;
;          |fibre_tx_control:fibre_tx_control_inst|                                                 ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 1 (1)           ; |clk_card|issue_reply:issue_reply0|fibre_tx:i_fibre_tx|fibre_tx_control:fibre_tx_control_inst                                                                                                                                                                                                                   ;
;          |fibre_tx_fifo:fibre_tx_fifo_inst|                                                       ; 63 (0)      ; 45           ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 18 (0)       ; 25 (0)            ; 20 (0)           ; 34 (0)          ; |clk_card|issue_reply:issue_reply0|fibre_tx:i_fibre_tx|fibre_tx_fifo:fibre_tx_fifo_inst                                                                                                                                                                                                                         ;
;             |sync_fifo_tx:sync_fifo_tx_inst|                                                      ; 63 (0)      ; 45           ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 18 (0)       ; 25 (0)            ; 20 (0)           ; 34 (0)          ; |clk_card|issue_reply:issue_reply0|fibre_tx:i_fibre_tx|fibre_tx_fifo:fibre_tx_fifo_inst|sync_fifo_tx:sync_fifo_tx_inst                                                                                                                                                                                          ;
;                |dcfifo:dcfifo_component|                                                          ; 63 (0)      ; 45           ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 18 (0)       ; 25 (0)            ; 20 (0)           ; 34 (0)          ; |clk_card|issue_reply:issue_reply0|fibre_tx:i_fibre_tx|fibre_tx_fifo:fibre_tx_fifo_inst|sync_fifo_tx:sync_fifo_tx_inst|dcfifo:dcfifo_component                                                                                                                                                                  ;
;                   |dcfifo_k541:auto_generated|                                                    ; 63 (0)      ; 45           ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 18 (0)       ; 25 (0)            ; 20 (0)           ; 34 (0)          ; |clk_card|issue_reply:issue_reply0|fibre_tx:i_fibre_tx|fibre_tx_fifo:fibre_tx_fifo_inst|sync_fifo_tx:sync_fifo_tx_inst|dcfifo:dcfifo_component|dcfifo_k541:auto_generated                                                                                                                                       ;
;                      |alt_sync_fifo_jkm:alt_sync_fifo1|                                           ; 63 (36)     ; 45           ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 18 (9)       ; 25 (25)           ; 20 (2)           ; 34 (9)          ; |clk_card|issue_reply:issue_reply0|fibre_tx:i_fibre_tx|fibre_tx_fifo:fibre_tx_fifo_inst|sync_fifo_tx:sync_fifo_tx_inst|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1                                                                                                      ;
;                         |add_sub_tf8:add_sub3|                                                    ; 9 (9)       ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; |clk_card|issue_reply:issue_reply0|fibre_tx:i_fibre_tx|fibre_tx_fifo:fibre_tx_fifo_inst|sync_fifo_tx:sync_fifo_tx_inst|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1|add_sub_tf8:add_sub3                                                                                 ;
;                         |cntr_c08:cntr2|                                                          ; 9 (9)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|issue_reply:issue_reply0|fibre_tx:i_fibre_tx|fibre_tx_fifo:fibre_tx_fifo_inst|sync_fifo_tx:sync_fifo_tx_inst|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1|cntr_c08:cntr2                                                                                       ;
;                         |dpram_cor:dpram5|                                                        ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|fibre_tx:i_fibre_tx|fibre_tx_fifo:fibre_tx_fifo_inst|sync_fifo_tx:sync_fifo_tx_inst|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1|dpram_cor:dpram5                                                                                     ;
;                            |altsyncram_hic1:altsyncram14|                                         ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|fibre_tx:i_fibre_tx|fibre_tx_fifo:fibre_tx_fifo_inst|sync_fifo_tx:sync_fifo_tx_inst|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1|dpram_cor:dpram5|altsyncram_hic1:altsyncram14                                                        ;
;                         |lpm_counter:dffe6a_rtl_65|                                               ; 9 (0)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; 9 (0)           ; |clk_card|issue_reply:issue_reply0|fibre_tx:i_fibre_tx|fibre_tx_fifo:fibre_tx_fifo_inst|sync_fifo_tx:sync_fifo_tx_inst|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1|lpm_counter:dffe6a_rtl_65                                                                            ;
;                            |alt_counter_stratix:wysi_counter|                                     ; 9 (9)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|issue_reply:issue_reply0|fibre_tx:i_fibre_tx|fibre_tx_fifo:fibre_tx_fifo_inst|sync_fifo_tx:sync_fifo_tx_inst|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1|lpm_counter:dffe6a_rtl_65|alt_counter_stratix:wysi_counter                                           ;
;       |reply_queue:i_reply_queue|                                                                 ; 7412 (22)   ; 4079         ; 737280      ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3333 (22)    ; 458 (0)           ; 3621 (0)         ; 2867 (0)        ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue                                                                                                                                                                                                                                                    ;
;          |reply_queue_receive:rx_ac|                                                              ; 721 (137)   ; 435          ; 81920       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 286 (116)    ; 47 (0)            ; 388 (21)         ; 295 (46)        ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac                                                                                                                                                                                                                          ;
;             |counter:crc_bit_counter|                                                             ; 12 (12)     ; 6            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|counter:crc_bit_counter                                                                                                                                                                                                  ;
;             |counter:read_counter|                                                                ; 15 (4)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|counter:read_counter                                                                                                                                                                                                     ;
;                |lpm_counter:count_rtl_53|                                                         ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|counter:read_counter|lpm_counter:count_rtl_53                                                                                                                                                                            ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|counter:read_counter|lpm_counter:count_rtl_53|alt_counter_stratix:wysi_counter                                                                                                                                           ;
;             |counter:write_counter|                                                               ; 15 (4)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|counter:write_counter                                                                                                                                                                                                    ;
;                |lpm_counter:count_rtl_51|                                                         ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|counter:write_counter|lpm_counter:count_rtl_51                                                                                                                                                                           ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|counter:write_counter|lpm_counter:count_rtl_51|alt_counter_stratix:wysi_counter                                                                                                                                          ;
;             |crc:crc_calc|                                                                        ; 90 (58)     ; 64           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 64 (32)          ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|crc:crc_calc                                                                                                                                                                                                             ;
;                |lpm_counter:bit_count_rtl_50|                                                     ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|crc:crc_calc|lpm_counter:bit_count_rtl_50                                                                                                                                                                                ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|crc:crc_calc|lpm_counter:bit_count_rtl_50|alt_counter_stratix:wysi_counter                                                                                                                                               ;
;             |fifo:packet_buffer|                                                                  ; 111 (61)    ; 53           ; 16384       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 58 (58)      ; 0 (0)             ; 53 (3)           ; 82 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|fifo:packet_buffer                                                                                                                                                                                                       ;
;                |altsyncram:fifo_storage|                                                          ; 0 (0)       ; 0            ; 16384       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                                                                                               ;
;                   |altsyncram_0m21:auto_generated|                                                ; 0 (0)       ; 0            ; 16384       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_0m21:auto_generated                                                                                                                                                ;
;                |lpm_counter:num_items_rtl_55|                                                     ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|fifo:packet_buffer|lpm_counter:num_items_rtl_55                                                                                                                                                                          ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|fifo:packet_buffer|lpm_counter:num_items_rtl_55|alt_counter_stratix:wysi_counter                                                                                                                                         ;
;                |lpm_counter:read_pointer|                                                         ; 9 (0)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; 9 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                                                                                              ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 9 (9)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|fifo:packet_buffer|lpm_counter:read_pointer|alt_counter_stratix:wysi_counter                                                                                                                                             ;
;                |lpm_counter:write_pointer|                                                        ; 9 (0)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; 9 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                                                                                             ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 9 (9)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|fifo:packet_buffer|lpm_counter:write_pointer|alt_counter_stratix:wysi_counter                                                                                                                                            ;
;             |fifo:packet_store|                                                                   ; 114 (60)    ; 57           ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 57 (57)      ; 0 (0)             ; 57 (3)           ; 86 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|fifo:packet_store                                                                                                                                                                                                        ;
;                |altsyncram:fifo_storage|                                                          ; 0 (0)       ; 0            ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|fifo:packet_store|altsyncram:fifo_storage                                                                                                                                                                                ;
;                   |altsyncram_io21:auto_generated|                                                ; 0 (0)       ; 0            ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|fifo:packet_store|altsyncram:fifo_storage|altsyncram_io21:auto_generated                                                                                                                                                 ;
;                |lpm_counter:num_items_rtl_54|                                                     ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|fifo:packet_store|lpm_counter:num_items_rtl_54                                                                                                                                                                           ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|fifo:packet_store|lpm_counter:num_items_rtl_54|alt_counter_stratix:wysi_counter                                                                                                                                          ;
;                |lpm_counter:read_pointer|                                                         ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|fifo:packet_store|lpm_counter:read_pointer                                                                                                                                                                               ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|fifo:packet_store|lpm_counter:read_pointer|alt_counter_stratix:wysi_counter                                                                                                                                              ;
;                |lpm_counter:write_pointer|                                                        ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|fifo:packet_store|lpm_counter:write_pointer                                                                                                                                                                              ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|fifo:packet_store|lpm_counter:write_pointer|alt_counter_stratix:wysi_counter                                                                                                                                             ;
;             |lpm_counter:packets_rtl_52|                                                          ; 12 (0)      ; 12           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (0)           ; 12 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|lpm_counter:packets_rtl_52                                                                                                                                                                                               ;
;                |alt_counter_stratix:wysi_counter|                                                 ; 12 (12)     ; 12           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; 12 (12)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|lpm_counter:packets_rtl_52|alt_counter_stratix:wysi_counter                                                                                                                                                              ;
;             |lvds_rx:lvds_receiver|                                                               ; 97 (10)     ; 82           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (5)       ; 28 (0)            ; 54 (5)           ; 9 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver                                                                                                                                                                                                    ;
;                |counter:sample_counter|                                                           ; 19 (19)     ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|counter:sample_counter                                                                                                                                                                             ;
;                |reg:data_buffer|                                                                  ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (28)           ; 4 (4)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|reg:data_buffer                                                                                                                                                                                    ;
;                |shift_reg:rx_buffer|                                                              ; 33 (33)     ; 33           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                                                                                                ;
;                |shift_reg:rx_sample|                                                              ; 3 (3)       ; 3            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                                                                                                ;
;             |reg:data_reg|                                                                        ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|reg:data_reg                                                                                                                                                                                                             ;
;             |reg:data_size|                                                                       ; 13 (13)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 1 (1)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|reg:data_size                                                                                                                                                                                                            ;
;             |reg:hdr0_reg|                                                                        ; 13 (13)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 11 (11)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|reg:hdr0_reg                                                                                                                                                                                                             ;
;             |reg:hdr1_reg|                                                                        ; 16 (16)     ; 16           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|reg:hdr1_reg                                                                                                                                                                                                             ;
;             |reg:hdr2_reg|                                                                        ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|reg:hdr2_reg                                                                                                                                                                                                             ;
;             |reg:hdr_reg|                                                                         ; 10 (10)     ; 10           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 5 (5)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|reg:hdr_reg                                                                                                                                                                                                              ;
;             |shift_reg:crc_data_reg|                                                              ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|shift_reg:crc_data_reg                                                                                                                                                                                                   ;
;          |reply_queue_receive:rx_bc1|                                                             ; 720 (136)   ; 435          ; 81920       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 285 (115)    ; 47 (0)            ; 388 (21)         ; 295 (46)        ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1                                                                                                                                                                                                                         ;
;             |counter:crc_bit_counter|                                                             ; 12 (12)     ; 6            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|counter:crc_bit_counter                                                                                                                                                                                                 ;
;             |counter:read_counter|                                                                ; 15 (4)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|counter:read_counter                                                                                                                                                                                                    ;
;                |lpm_counter:count_rtl_47|                                                         ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|counter:read_counter|lpm_counter:count_rtl_47                                                                                                                                                                           ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|counter:read_counter|lpm_counter:count_rtl_47|alt_counter_stratix:wysi_counter                                                                                                                                          ;
;             |counter:write_counter|                                                               ; 15 (4)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|counter:write_counter                                                                                                                                                                                                   ;
;                |lpm_counter:count_rtl_45|                                                         ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|counter:write_counter|lpm_counter:count_rtl_45                                                                                                                                                                          ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|counter:write_counter|lpm_counter:count_rtl_45|alt_counter_stratix:wysi_counter                                                                                                                                         ;
;             |crc:crc_calc|                                                                        ; 90 (58)     ; 64           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 64 (32)          ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|crc:crc_calc                                                                                                                                                                                                            ;
;                |lpm_counter:bit_count_rtl_44|                                                     ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|crc:crc_calc|lpm_counter:bit_count_rtl_44                                                                                                                                                                               ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|crc:crc_calc|lpm_counter:bit_count_rtl_44|alt_counter_stratix:wysi_counter                                                                                                                                              ;
;             |fifo:packet_buffer|                                                                  ; 111 (61)    ; 53           ; 16384       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 58 (58)      ; 0 (0)             ; 53 (3)           ; 82 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|fifo:packet_buffer                                                                                                                                                                                                      ;
;                |altsyncram:fifo_storage|                                                          ; 0 (0)       ; 0            ; 16384       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                                                                                              ;
;                   |altsyncram_0m21:auto_generated|                                                ; 0 (0)       ; 0            ; 16384       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_0m21:auto_generated                                                                                                                                               ;
;                |lpm_counter:num_items_rtl_49|                                                     ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|fifo:packet_buffer|lpm_counter:num_items_rtl_49                                                                                                                                                                         ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|fifo:packet_buffer|lpm_counter:num_items_rtl_49|alt_counter_stratix:wysi_counter                                                                                                                                        ;
;                |lpm_counter:read_pointer|                                                         ; 9 (0)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; 9 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                                                                                             ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 9 (9)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|fifo:packet_buffer|lpm_counter:read_pointer|alt_counter_stratix:wysi_counter                                                                                                                                            ;
;                |lpm_counter:write_pointer|                                                        ; 9 (0)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; 9 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                                                                                            ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 9 (9)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|fifo:packet_buffer|lpm_counter:write_pointer|alt_counter_stratix:wysi_counter                                                                                                                                           ;
;             |fifo:packet_store|                                                                   ; 114 (60)    ; 57           ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 57 (57)      ; 0 (0)             ; 57 (3)           ; 86 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|fifo:packet_store                                                                                                                                                                                                       ;
;                |altsyncram:fifo_storage|                                                          ; 0 (0)       ; 0            ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|fifo:packet_store|altsyncram:fifo_storage                                                                                                                                                                               ;
;                   |altsyncram_io21:auto_generated|                                                ; 0 (0)       ; 0            ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|fifo:packet_store|altsyncram:fifo_storage|altsyncram_io21:auto_generated                                                                                                                                                ;
;                |lpm_counter:num_items_rtl_48|                                                     ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|fifo:packet_store|lpm_counter:num_items_rtl_48                                                                                                                                                                          ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|fifo:packet_store|lpm_counter:num_items_rtl_48|alt_counter_stratix:wysi_counter                                                                                                                                         ;
;                |lpm_counter:read_pointer|                                                         ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|fifo:packet_store|lpm_counter:read_pointer                                                                                                                                                                              ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|fifo:packet_store|lpm_counter:read_pointer|alt_counter_stratix:wysi_counter                                                                                                                                             ;
;                |lpm_counter:write_pointer|                                                        ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|fifo:packet_store|lpm_counter:write_pointer                                                                                                                                                                             ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|fifo:packet_store|lpm_counter:write_pointer|alt_counter_stratix:wysi_counter                                                                                                                                            ;
;             |lpm_counter:packets_rtl_46|                                                          ; 12 (0)      ; 12           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (0)           ; 12 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|lpm_counter:packets_rtl_46                                                                                                                                                                                              ;
;                |alt_counter_stratix:wysi_counter|                                                 ; 12 (12)     ; 12           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; 12 (12)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|lpm_counter:packets_rtl_46|alt_counter_stratix:wysi_counter                                                                                                                                                             ;
;             |lvds_rx:lvds_receiver|                                                               ; 97 (10)     ; 82           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (5)       ; 28 (0)            ; 54 (5)           ; 9 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver                                                                                                                                                                                                   ;
;                |counter:sample_counter|                                                           ; 19 (19)     ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|counter:sample_counter                                                                                                                                                                            ;
;                |reg:data_buffer|                                                                  ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (28)           ; 4 (4)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|reg:data_buffer                                                                                                                                                                                   ;
;                |shift_reg:rx_buffer|                                                              ; 33 (33)     ; 33           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                                                                                               ;
;                |shift_reg:rx_sample|                                                              ; 3 (3)       ; 3            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                                                                                               ;
;             |reg:data_reg|                                                                        ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|reg:data_reg                                                                                                                                                                                                            ;
;             |reg:data_size|                                                                       ; 13 (13)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 1 (1)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|reg:data_size                                                                                                                                                                                                           ;
;             |reg:hdr0_reg|                                                                        ; 13 (13)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 11 (11)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|reg:hdr0_reg                                                                                                                                                                                                            ;
;             |reg:hdr1_reg|                                                                        ; 16 (16)     ; 16           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|reg:hdr1_reg                                                                                                                                                                                                            ;
;             |reg:hdr2_reg|                                                                        ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|reg:hdr2_reg                                                                                                                                                                                                            ;
;             |reg:hdr_reg|                                                                         ; 10 (10)     ; 10           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 5 (5)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|reg:hdr_reg                                                                                                                                                                                                             ;
;             |shift_reg:crc_data_reg|                                                              ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|shift_reg:crc_data_reg                                                                                                                                                                                                  ;
;          |reply_queue_receive:rx_bc2|                                                             ; 720 (136)   ; 435          ; 81920       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 285 (115)    ; 47 (0)            ; 388 (21)         ; 295 (46)        ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2                                                                                                                                                                                                                         ;
;             |counter:crc_bit_counter|                                                             ; 12 (12)     ; 6            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|counter:crc_bit_counter                                                                                                                                                                                                 ;
;             |counter:read_counter|                                                                ; 15 (4)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|counter:read_counter                                                                                                                                                                                                    ;
;                |lpm_counter:count_rtl_41|                                                         ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|counter:read_counter|lpm_counter:count_rtl_41                                                                                                                                                                           ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|counter:read_counter|lpm_counter:count_rtl_41|alt_counter_stratix:wysi_counter                                                                                                                                          ;
;             |counter:write_counter|                                                               ; 15 (4)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|counter:write_counter                                                                                                                                                                                                   ;
;                |lpm_counter:count_rtl_39|                                                         ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|counter:write_counter|lpm_counter:count_rtl_39                                                                                                                                                                          ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|counter:write_counter|lpm_counter:count_rtl_39|alt_counter_stratix:wysi_counter                                                                                                                                         ;
;             |crc:crc_calc|                                                                        ; 90 (58)     ; 64           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 64 (32)          ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|crc:crc_calc                                                                                                                                                                                                            ;
;                |lpm_counter:bit_count_rtl_38|                                                     ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|crc:crc_calc|lpm_counter:bit_count_rtl_38                                                                                                                                                                               ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|crc:crc_calc|lpm_counter:bit_count_rtl_38|alt_counter_stratix:wysi_counter                                                                                                                                              ;
;             |fifo:packet_buffer|                                                                  ; 111 (61)    ; 53           ; 16384       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 58 (58)      ; 0 (0)             ; 53 (3)           ; 82 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|fifo:packet_buffer                                                                                                                                                                                                      ;
;                |altsyncram:fifo_storage|                                                          ; 0 (0)       ; 0            ; 16384       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                                                                                              ;
;                   |altsyncram_0m21:auto_generated|                                                ; 0 (0)       ; 0            ; 16384       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_0m21:auto_generated                                                                                                                                               ;
;                |lpm_counter:num_items_rtl_43|                                                     ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|fifo:packet_buffer|lpm_counter:num_items_rtl_43                                                                                                                                                                         ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|fifo:packet_buffer|lpm_counter:num_items_rtl_43|alt_counter_stratix:wysi_counter                                                                                                                                        ;
;                |lpm_counter:read_pointer|                                                         ; 9 (0)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; 9 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                                                                                             ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 9 (9)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|fifo:packet_buffer|lpm_counter:read_pointer|alt_counter_stratix:wysi_counter                                                                                                                                            ;
;                |lpm_counter:write_pointer|                                                        ; 9 (0)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; 9 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                                                                                            ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 9 (9)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|fifo:packet_buffer|lpm_counter:write_pointer|alt_counter_stratix:wysi_counter                                                                                                                                           ;
;             |fifo:packet_store|                                                                   ; 114 (60)    ; 57           ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 57 (57)      ; 0 (0)             ; 57 (3)           ; 86 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|fifo:packet_store                                                                                                                                                                                                       ;
;                |altsyncram:fifo_storage|                                                          ; 0 (0)       ; 0            ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|fifo:packet_store|altsyncram:fifo_storage                                                                                                                                                                               ;
;                   |altsyncram_io21:auto_generated|                                                ; 0 (0)       ; 0            ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|fifo:packet_store|altsyncram:fifo_storage|altsyncram_io21:auto_generated                                                                                                                                                ;
;                |lpm_counter:num_items_rtl_42|                                                     ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|fifo:packet_store|lpm_counter:num_items_rtl_42                                                                                                                                                                          ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|fifo:packet_store|lpm_counter:num_items_rtl_42|alt_counter_stratix:wysi_counter                                                                                                                                         ;
;                |lpm_counter:read_pointer|                                                         ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|fifo:packet_store|lpm_counter:read_pointer                                                                                                                                                                              ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|fifo:packet_store|lpm_counter:read_pointer|alt_counter_stratix:wysi_counter                                                                                                                                             ;
;                |lpm_counter:write_pointer|                                                        ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|fifo:packet_store|lpm_counter:write_pointer                                                                                                                                                                             ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|fifo:packet_store|lpm_counter:write_pointer|alt_counter_stratix:wysi_counter                                                                                                                                            ;
;             |lpm_counter:packets_rtl_40|                                                          ; 12 (0)      ; 12           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (0)           ; 12 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|lpm_counter:packets_rtl_40                                                                                                                                                                                              ;
;                |alt_counter_stratix:wysi_counter|                                                 ; 12 (12)     ; 12           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; 12 (12)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|lpm_counter:packets_rtl_40|alt_counter_stratix:wysi_counter                                                                                                                                                             ;
;             |lvds_rx:lvds_receiver|                                                               ; 97 (10)     ; 82           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (5)       ; 28 (0)            ; 54 (5)           ; 9 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver                                                                                                                                                                                                   ;
;                |counter:sample_counter|                                                           ; 19 (19)     ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|counter:sample_counter                                                                                                                                                                            ;
;                |reg:data_buffer|                                                                  ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (28)           ; 4 (4)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|reg:data_buffer                                                                                                                                                                                   ;
;                |shift_reg:rx_buffer|                                                              ; 33 (33)     ; 33           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                                                                                               ;
;                |shift_reg:rx_sample|                                                              ; 3 (3)       ; 3            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                                                                                               ;
;             |reg:data_reg|                                                                        ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|reg:data_reg                                                                                                                                                                                                            ;
;             |reg:data_size|                                                                       ; 13 (13)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 1 (1)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|reg:data_size                                                                                                                                                                                                           ;
;             |reg:hdr0_reg|                                                                        ; 13 (13)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 11 (11)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|reg:hdr0_reg                                                                                                                                                                                                            ;
;             |reg:hdr1_reg|                                                                        ; 16 (16)     ; 16           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|reg:hdr1_reg                                                                                                                                                                                                            ;
;             |reg:hdr2_reg|                                                                        ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|reg:hdr2_reg                                                                                                                                                                                                            ;
;             |reg:hdr_reg|                                                                         ; 10 (10)     ; 10           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 5 (5)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|reg:hdr_reg                                                                                                                                                                                                             ;
;             |shift_reg:crc_data_reg|                                                              ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|shift_reg:crc_data_reg                                                                                                                                                                                                  ;
;          |reply_queue_receive:rx_bc3|                                                             ; 720 (136)   ; 435          ; 81920       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 285 (115)    ; 47 (0)            ; 388 (21)         ; 295 (46)        ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3                                                                                                                                                                                                                         ;
;             |counter:crc_bit_counter|                                                             ; 12 (12)     ; 6            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|counter:crc_bit_counter                                                                                                                                                                                                 ;
;             |counter:read_counter|                                                                ; 15 (4)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|counter:read_counter                                                                                                                                                                                                    ;
;                |lpm_counter:count_rtl_35|                                                         ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|counter:read_counter|lpm_counter:count_rtl_35                                                                                                                                                                           ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|counter:read_counter|lpm_counter:count_rtl_35|alt_counter_stratix:wysi_counter                                                                                                                                          ;
;             |counter:write_counter|                                                               ; 15 (4)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|counter:write_counter                                                                                                                                                                                                   ;
;                |lpm_counter:count_rtl_33|                                                         ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|counter:write_counter|lpm_counter:count_rtl_33                                                                                                                                                                          ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|counter:write_counter|lpm_counter:count_rtl_33|alt_counter_stratix:wysi_counter                                                                                                                                         ;
;             |crc:crc_calc|                                                                        ; 90 (58)     ; 64           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 64 (32)          ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|crc:crc_calc                                                                                                                                                                                                            ;
;                |lpm_counter:bit_count_rtl_32|                                                     ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|crc:crc_calc|lpm_counter:bit_count_rtl_32                                                                                                                                                                               ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|crc:crc_calc|lpm_counter:bit_count_rtl_32|alt_counter_stratix:wysi_counter                                                                                                                                              ;
;             |fifo:packet_buffer|                                                                  ; 111 (61)    ; 53           ; 16384       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 58 (58)      ; 0 (0)             ; 53 (3)           ; 82 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|fifo:packet_buffer                                                                                                                                                                                                      ;
;                |altsyncram:fifo_storage|                                                          ; 0 (0)       ; 0            ; 16384       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                                                                                              ;
;                   |altsyncram_0m21:auto_generated|                                                ; 0 (0)       ; 0            ; 16384       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_0m21:auto_generated                                                                                                                                               ;
;                |lpm_counter:num_items_rtl_37|                                                     ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|fifo:packet_buffer|lpm_counter:num_items_rtl_37                                                                                                                                                                         ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|fifo:packet_buffer|lpm_counter:num_items_rtl_37|alt_counter_stratix:wysi_counter                                                                                                                                        ;
;                |lpm_counter:read_pointer|                                                         ; 9 (0)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; 9 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                                                                                             ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 9 (9)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|fifo:packet_buffer|lpm_counter:read_pointer|alt_counter_stratix:wysi_counter                                                                                                                                            ;
;                |lpm_counter:write_pointer|                                                        ; 9 (0)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; 9 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                                                                                            ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 9 (9)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|fifo:packet_buffer|lpm_counter:write_pointer|alt_counter_stratix:wysi_counter                                                                                                                                           ;
;             |fifo:packet_store|                                                                   ; 114 (60)    ; 57           ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 57 (57)      ; 0 (0)             ; 57 (3)           ; 86 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|fifo:packet_store                                                                                                                                                                                                       ;
;                |altsyncram:fifo_storage|                                                          ; 0 (0)       ; 0            ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|fifo:packet_store|altsyncram:fifo_storage                                                                                                                                                                               ;
;                   |altsyncram_io21:auto_generated|                                                ; 0 (0)       ; 0            ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|fifo:packet_store|altsyncram:fifo_storage|altsyncram_io21:auto_generated                                                                                                                                                ;
;                |lpm_counter:num_items_rtl_36|                                                     ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|fifo:packet_store|lpm_counter:num_items_rtl_36                                                                                                                                                                          ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|fifo:packet_store|lpm_counter:num_items_rtl_36|alt_counter_stratix:wysi_counter                                                                                                                                         ;
;                |lpm_counter:read_pointer|                                                         ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|fifo:packet_store|lpm_counter:read_pointer                                                                                                                                                                              ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|fifo:packet_store|lpm_counter:read_pointer|alt_counter_stratix:wysi_counter                                                                                                                                             ;
;                |lpm_counter:write_pointer|                                                        ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|fifo:packet_store|lpm_counter:write_pointer                                                                                                                                                                             ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|fifo:packet_store|lpm_counter:write_pointer|alt_counter_stratix:wysi_counter                                                                                                                                            ;
;             |lpm_counter:packets_rtl_34|                                                          ; 12 (0)      ; 12           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (0)           ; 12 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|lpm_counter:packets_rtl_34                                                                                                                                                                                              ;
;                |alt_counter_stratix:wysi_counter|                                                 ; 12 (12)     ; 12           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; 12 (12)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|lpm_counter:packets_rtl_34|alt_counter_stratix:wysi_counter                                                                                                                                                             ;
;             |lvds_rx:lvds_receiver|                                                               ; 97 (10)     ; 82           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (5)       ; 28 (0)            ; 54 (5)           ; 9 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver                                                                                                                                                                                                   ;
;                |counter:sample_counter|                                                           ; 19 (19)     ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|counter:sample_counter                                                                                                                                                                            ;
;                |reg:data_buffer|                                                                  ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (28)           ; 4 (4)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|reg:data_buffer                                                                                                                                                                                   ;
;                |shift_reg:rx_buffer|                                                              ; 33 (33)     ; 33           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                                                                                               ;
;                |shift_reg:rx_sample|                                                              ; 3 (3)       ; 3            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                                                                                               ;
;             |reg:data_reg|                                                                        ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|reg:data_reg                                                                                                                                                                                                            ;
;             |reg:data_size|                                                                       ; 13 (13)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 1 (1)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|reg:data_size                                                                                                                                                                                                           ;
;             |reg:hdr0_reg|                                                                        ; 13 (13)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 11 (11)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|reg:hdr0_reg                                                                                                                                                                                                            ;
;             |reg:hdr1_reg|                                                                        ; 16 (16)     ; 16           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|reg:hdr1_reg                                                                                                                                                                                                            ;
;             |reg:hdr2_reg|                                                                        ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|reg:hdr2_reg                                                                                                                                                                                                            ;
;             |reg:hdr_reg|                                                                         ; 10 (10)     ; 10           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 5 (5)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|reg:hdr_reg                                                                                                                                                                                                             ;
;             |shift_reg:crc_data_reg|                                                              ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|shift_reg:crc_data_reg                                                                                                                                                                                                  ;
;          |reply_queue_receive:rx_cc|                                                              ; 720 (135)   ; 435          ; 81920       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 285 (114)    ; 47 (0)            ; 388 (21)         ; 295 (46)        ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc                                                                                                                                                                                                                          ;
;             |counter:crc_bit_counter|                                                             ; 12 (12)     ; 6            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|counter:crc_bit_counter                                                                                                                                                                                                  ;
;             |counter:read_counter|                                                                ; 15 (4)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|counter:read_counter                                                                                                                                                                                                     ;
;                |lpm_counter:count_rtl_5|                                                          ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|counter:read_counter|lpm_counter:count_rtl_5                                                                                                                                                                             ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|counter:read_counter|lpm_counter:count_rtl_5|alt_counter_stratix:wysi_counter                                                                                                                                            ;
;             |counter:write_counter|                                                               ; 15 (4)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|counter:write_counter                                                                                                                                                                                                    ;
;                |lpm_counter:count_rtl_3|                                                          ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|counter:write_counter|lpm_counter:count_rtl_3                                                                                                                                                                            ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|counter:write_counter|lpm_counter:count_rtl_3|alt_counter_stratix:wysi_counter                                                                                                                                           ;
;             |crc:crc_calc|                                                                        ; 90 (58)     ; 64           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 64 (32)          ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|crc:crc_calc                                                                                                                                                                                                             ;
;                |lpm_counter:bit_count_rtl_2|                                                      ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|crc:crc_calc|lpm_counter:bit_count_rtl_2                                                                                                                                                                                 ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|crc:crc_calc|lpm_counter:bit_count_rtl_2|alt_counter_stratix:wysi_counter                                                                                                                                                ;
;             |fifo:packet_buffer|                                                                  ; 111 (61)    ; 53           ; 16384       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 58 (58)      ; 0 (0)             ; 53 (3)           ; 82 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|fifo:packet_buffer                                                                                                                                                                                                       ;
;                |altsyncram:fifo_storage|                                                          ; 0 (0)       ; 0            ; 16384       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                                                                                               ;
;                   |altsyncram_0m21:auto_generated|                                                ; 0 (0)       ; 0            ; 16384       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_0m21:auto_generated                                                                                                                                                ;
;                |lpm_counter:num_items_rtl_7|                                                      ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|fifo:packet_buffer|lpm_counter:num_items_rtl_7                                                                                                                                                                           ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|fifo:packet_buffer|lpm_counter:num_items_rtl_7|alt_counter_stratix:wysi_counter                                                                                                                                          ;
;                |lpm_counter:read_pointer|                                                         ; 9 (0)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; 9 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                                                                                              ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 9 (9)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|fifo:packet_buffer|lpm_counter:read_pointer|alt_counter_stratix:wysi_counter                                                                                                                                             ;
;                |lpm_counter:write_pointer|                                                        ; 9 (0)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; 9 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                                                                                             ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 9 (9)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|fifo:packet_buffer|lpm_counter:write_pointer|alt_counter_stratix:wysi_counter                                                                                                                                            ;
;             |fifo:packet_store|                                                                   ; 115 (61)    ; 57           ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 58 (58)      ; 0 (0)             ; 57 (3)           ; 86 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|fifo:packet_store                                                                                                                                                                                                        ;
;                |altsyncram:fifo_storage|                                                          ; 0 (0)       ; 0            ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|fifo:packet_store|altsyncram:fifo_storage                                                                                                                                                                                ;
;                   |altsyncram_io21:auto_generated|                                                ; 0 (0)       ; 0            ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|fifo:packet_store|altsyncram:fifo_storage|altsyncram_io21:auto_generated                                                                                                                                                 ;
;                |lpm_counter:num_items_rtl_6|                                                      ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|fifo:packet_store|lpm_counter:num_items_rtl_6                                                                                                                                                                            ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|fifo:packet_store|lpm_counter:num_items_rtl_6|alt_counter_stratix:wysi_counter                                                                                                                                           ;
;                |lpm_counter:read_pointer|                                                         ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|fifo:packet_store|lpm_counter:read_pointer                                                                                                                                                                               ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|fifo:packet_store|lpm_counter:read_pointer|alt_counter_stratix:wysi_counter                                                                                                                                              ;
;                |lpm_counter:write_pointer|                                                        ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|fifo:packet_store|lpm_counter:write_pointer                                                                                                                                                                              ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|fifo:packet_store|lpm_counter:write_pointer|alt_counter_stratix:wysi_counter                                                                                                                                             ;
;             |lpm_counter:packets_rtl_4|                                                           ; 12 (0)      ; 12           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (0)           ; 12 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|lpm_counter:packets_rtl_4                                                                                                                                                                                                ;
;                |alt_counter_stratix:wysi_counter|                                                 ; 12 (12)     ; 12           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; 12 (12)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|lpm_counter:packets_rtl_4|alt_counter_stratix:wysi_counter                                                                                                                                                               ;
;             |lvds_rx:lvds_receiver|                                                               ; 97 (10)     ; 82           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (5)       ; 28 (0)            ; 54 (5)           ; 9 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver                                                                                                                                                                                                    ;
;                |counter:sample_counter|                                                           ; 19 (19)     ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|counter:sample_counter                                                                                                                                                                             ;
;                |reg:data_buffer|                                                                  ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (28)           ; 4 (4)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|reg:data_buffer                                                                                                                                                                                    ;
;                |shift_reg:rx_buffer|                                                              ; 33 (33)     ; 33           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                                                                                                ;
;                |shift_reg:rx_sample|                                                              ; 3 (3)       ; 3            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                                                                                                ;
;             |reg:data_reg|                                                                        ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|reg:data_reg                                                                                                                                                                                                             ;
;             |reg:data_size|                                                                       ; 13 (13)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 1 (1)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|reg:data_size                                                                                                                                                                                                            ;
;             |reg:hdr0_reg|                                                                        ; 13 (13)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 11 (11)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|reg:hdr0_reg                                                                                                                                                                                                             ;
;             |reg:hdr1_reg|                                                                        ; 16 (16)     ; 16           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|reg:hdr1_reg                                                                                                                                                                                                             ;
;             |reg:hdr2_reg|                                                                        ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|reg:hdr2_reg                                                                                                                                                                                                             ;
;             |reg:hdr_reg|                                                                         ; 10 (10)     ; 10           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 5 (5)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|reg:hdr_reg                                                                                                                                                                                                              ;
;             |shift_reg:crc_data_reg|                                                              ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|shift_reg:crc_data_reg                                                                                                                                                                                                   ;
;          |reply_queue_receive:rx_rc1|                                                             ; 721 (137)   ; 435          ; 81920       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 286 (116)    ; 47 (0)            ; 388 (21)         ; 295 (46)        ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1                                                                                                                                                                                                                         ;
;             |counter:crc_bit_counter|                                                             ; 12 (12)     ; 6            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|counter:crc_bit_counter                                                                                                                                                                                                 ;
;             |counter:read_counter|                                                                ; 15 (4)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|counter:read_counter                                                                                                                                                                                                    ;
;                |lpm_counter:count_rtl_29|                                                         ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|counter:read_counter|lpm_counter:count_rtl_29                                                                                                                                                                           ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|counter:read_counter|lpm_counter:count_rtl_29|alt_counter_stratix:wysi_counter                                                                                                                                          ;
;             |counter:write_counter|                                                               ; 15 (4)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|counter:write_counter                                                                                                                                                                                                   ;
;                |lpm_counter:count_rtl_27|                                                         ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|counter:write_counter|lpm_counter:count_rtl_27                                                                                                                                                                          ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|counter:write_counter|lpm_counter:count_rtl_27|alt_counter_stratix:wysi_counter                                                                                                                                         ;
;             |crc:crc_calc|                                                                        ; 90 (58)     ; 64           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 64 (32)          ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|crc:crc_calc                                                                                                                                                                                                            ;
;                |lpm_counter:bit_count_rtl_26|                                                     ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|crc:crc_calc|lpm_counter:bit_count_rtl_26                                                                                                                                                                               ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|crc:crc_calc|lpm_counter:bit_count_rtl_26|alt_counter_stratix:wysi_counter                                                                                                                                              ;
;             |fifo:packet_buffer|                                                                  ; 111 (61)    ; 53           ; 16384       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 58 (58)      ; 0 (0)             ; 53 (3)           ; 82 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|fifo:packet_buffer                                                                                                                                                                                                      ;
;                |altsyncram:fifo_storage|                                                          ; 0 (0)       ; 0            ; 16384       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                                                                                              ;
;                   |altsyncram_0m21:auto_generated|                                                ; 0 (0)       ; 0            ; 16384       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_0m21:auto_generated                                                                                                                                               ;
;                |lpm_counter:num_items_rtl_31|                                                     ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|fifo:packet_buffer|lpm_counter:num_items_rtl_31                                                                                                                                                                         ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|fifo:packet_buffer|lpm_counter:num_items_rtl_31|alt_counter_stratix:wysi_counter                                                                                                                                        ;
;                |lpm_counter:read_pointer|                                                         ; 9 (0)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; 9 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                                                                                             ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 9 (9)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|fifo:packet_buffer|lpm_counter:read_pointer|alt_counter_stratix:wysi_counter                                                                                                                                            ;
;                |lpm_counter:write_pointer|                                                        ; 9 (0)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; 9 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                                                                                            ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 9 (9)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|fifo:packet_buffer|lpm_counter:write_pointer|alt_counter_stratix:wysi_counter                                                                                                                                           ;
;             |fifo:packet_store|                                                                   ; 114 (60)    ; 57           ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 57 (57)      ; 0 (0)             ; 57 (3)           ; 86 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|fifo:packet_store                                                                                                                                                                                                       ;
;                |altsyncram:fifo_storage|                                                          ; 0 (0)       ; 0            ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|fifo:packet_store|altsyncram:fifo_storage                                                                                                                                                                               ;
;                   |altsyncram_io21:auto_generated|                                                ; 0 (0)       ; 0            ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|fifo:packet_store|altsyncram:fifo_storage|altsyncram_io21:auto_generated                                                                                                                                                ;
;                |lpm_counter:num_items_rtl_30|                                                     ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|fifo:packet_store|lpm_counter:num_items_rtl_30                                                                                                                                                                          ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|fifo:packet_store|lpm_counter:num_items_rtl_30|alt_counter_stratix:wysi_counter                                                                                                                                         ;
;                |lpm_counter:read_pointer|                                                         ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|fifo:packet_store|lpm_counter:read_pointer                                                                                                                                                                              ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|fifo:packet_store|lpm_counter:read_pointer|alt_counter_stratix:wysi_counter                                                                                                                                             ;
;                |lpm_counter:write_pointer|                                                        ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|fifo:packet_store|lpm_counter:write_pointer                                                                                                                                                                             ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|fifo:packet_store|lpm_counter:write_pointer|alt_counter_stratix:wysi_counter                                                                                                                                            ;
;             |lpm_counter:packets_rtl_28|                                                          ; 12 (0)      ; 12           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (0)           ; 12 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|lpm_counter:packets_rtl_28                                                                                                                                                                                              ;
;                |alt_counter_stratix:wysi_counter|                                                 ; 12 (12)     ; 12           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; 12 (12)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|lpm_counter:packets_rtl_28|alt_counter_stratix:wysi_counter                                                                                                                                                             ;
;             |lvds_rx:lvds_receiver|                                                               ; 97 (10)     ; 82           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (5)       ; 28 (0)            ; 54 (5)           ; 9 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver                                                                                                                                                                                                   ;
;                |counter:sample_counter|                                                           ; 19 (19)     ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|counter:sample_counter                                                                                                                                                                            ;
;                |reg:data_buffer|                                                                  ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (28)           ; 4 (4)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|reg:data_buffer                                                                                                                                                                                   ;
;                |shift_reg:rx_buffer|                                                              ; 33 (33)     ; 33           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                                                                                               ;
;                |shift_reg:rx_sample|                                                              ; 3 (3)       ; 3            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                                                                                               ;
;             |reg:data_reg|                                                                        ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|reg:data_reg                                                                                                                                                                                                            ;
;             |reg:data_size|                                                                       ; 13 (13)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 1 (1)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|reg:data_size                                                                                                                                                                                                           ;
;             |reg:hdr0_reg|                                                                        ; 13 (13)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 11 (11)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|reg:hdr0_reg                                                                                                                                                                                                            ;
;             |reg:hdr1_reg|                                                                        ; 16 (16)     ; 16           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|reg:hdr1_reg                                                                                                                                                                                                            ;
;             |reg:hdr2_reg|                                                                        ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|reg:hdr2_reg                                                                                                                                                                                                            ;
;             |reg:hdr_reg|                                                                         ; 10 (10)     ; 10           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 5 (5)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|reg:hdr_reg                                                                                                                                                                                                             ;
;             |shift_reg:crc_data_reg|                                                              ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|shift_reg:crc_data_reg                                                                                                                                                                                                  ;
;          |reply_queue_receive:rx_rc2|                                                             ; 718 (134)   ; 435          ; 81920       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 283 (113)    ; 47 (0)            ; 388 (21)         ; 295 (46)        ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2                                                                                                                                                                                                                         ;
;             |counter:crc_bit_counter|                                                             ; 12 (12)     ; 6            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|counter:crc_bit_counter                                                                                                                                                                                                 ;
;             |counter:read_counter|                                                                ; 15 (4)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|counter:read_counter                                                                                                                                                                                                    ;
;                |lpm_counter:count_rtl_23|                                                         ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|counter:read_counter|lpm_counter:count_rtl_23                                                                                                                                                                           ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|counter:read_counter|lpm_counter:count_rtl_23|alt_counter_stratix:wysi_counter                                                                                                                                          ;
;             |counter:write_counter|                                                               ; 15 (4)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|counter:write_counter                                                                                                                                                                                                   ;
;                |lpm_counter:count_rtl_21|                                                         ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|counter:write_counter|lpm_counter:count_rtl_21                                                                                                                                                                          ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|counter:write_counter|lpm_counter:count_rtl_21|alt_counter_stratix:wysi_counter                                                                                                                                         ;
;             |crc:crc_calc|                                                                        ; 90 (58)     ; 64           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 64 (32)          ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|crc:crc_calc                                                                                                                                                                                                            ;
;                |lpm_counter:bit_count_rtl_20|                                                     ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|crc:crc_calc|lpm_counter:bit_count_rtl_20                                                                                                                                                                               ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|crc:crc_calc|lpm_counter:bit_count_rtl_20|alt_counter_stratix:wysi_counter                                                                                                                                              ;
;             |fifo:packet_buffer|                                                                  ; 111 (61)    ; 53           ; 16384       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 58 (58)      ; 0 (0)             ; 53 (3)           ; 82 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|fifo:packet_buffer                                                                                                                                                                                                      ;
;                |altsyncram:fifo_storage|                                                          ; 0 (0)       ; 0            ; 16384       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                                                                                              ;
;                   |altsyncram_0m21:auto_generated|                                                ; 0 (0)       ; 0            ; 16384       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_0m21:auto_generated                                                                                                                                               ;
;                |lpm_counter:num_items_rtl_25|                                                     ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|fifo:packet_buffer|lpm_counter:num_items_rtl_25                                                                                                                                                                         ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|fifo:packet_buffer|lpm_counter:num_items_rtl_25|alt_counter_stratix:wysi_counter                                                                                                                                        ;
;                |lpm_counter:read_pointer|                                                         ; 9 (0)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; 9 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                                                                                             ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 9 (9)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|fifo:packet_buffer|lpm_counter:read_pointer|alt_counter_stratix:wysi_counter                                                                                                                                            ;
;                |lpm_counter:write_pointer|                                                        ; 9 (0)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; 9 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                                                                                            ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 9 (9)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|fifo:packet_buffer|lpm_counter:write_pointer|alt_counter_stratix:wysi_counter                                                                                                                                           ;
;             |fifo:packet_store|                                                                   ; 114 (60)    ; 57           ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 57 (57)      ; 0 (0)             ; 57 (3)           ; 86 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|fifo:packet_store                                                                                                                                                                                                       ;
;                |altsyncram:fifo_storage|                                                          ; 0 (0)       ; 0            ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|fifo:packet_store|altsyncram:fifo_storage                                                                                                                                                                               ;
;                   |altsyncram_io21:auto_generated|                                                ; 0 (0)       ; 0            ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|fifo:packet_store|altsyncram:fifo_storage|altsyncram_io21:auto_generated                                                                                                                                                ;
;                |lpm_counter:num_items_rtl_24|                                                     ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|fifo:packet_store|lpm_counter:num_items_rtl_24                                                                                                                                                                          ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|fifo:packet_store|lpm_counter:num_items_rtl_24|alt_counter_stratix:wysi_counter                                                                                                                                         ;
;                |lpm_counter:read_pointer|                                                         ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|fifo:packet_store|lpm_counter:read_pointer                                                                                                                                                                              ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|fifo:packet_store|lpm_counter:read_pointer|alt_counter_stratix:wysi_counter                                                                                                                                             ;
;                |lpm_counter:write_pointer|                                                        ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|fifo:packet_store|lpm_counter:write_pointer                                                                                                                                                                             ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|fifo:packet_store|lpm_counter:write_pointer|alt_counter_stratix:wysi_counter                                                                                                                                            ;
;             |lpm_counter:packets_rtl_22|                                                          ; 12 (0)      ; 12           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (0)           ; 12 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|lpm_counter:packets_rtl_22                                                                                                                                                                                              ;
;                |alt_counter_stratix:wysi_counter|                                                 ; 12 (12)     ; 12           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; 12 (12)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|lpm_counter:packets_rtl_22|alt_counter_stratix:wysi_counter                                                                                                                                                             ;
;             |lvds_rx:lvds_receiver|                                                               ; 97 (10)     ; 82           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (5)       ; 28 (0)            ; 54 (5)           ; 9 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver                                                                                                                                                                                                   ;
;                |counter:sample_counter|                                                           ; 19 (19)     ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|counter:sample_counter                                                                                                                                                                            ;
;                |reg:data_buffer|                                                                  ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (28)           ; 4 (4)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|reg:data_buffer                                                                                                                                                                                   ;
;                |shift_reg:rx_buffer|                                                              ; 33 (33)     ; 33           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                                                                                               ;
;                |shift_reg:rx_sample|                                                              ; 3 (3)       ; 3            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                                                                                               ;
;             |reg:data_reg|                                                                        ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|reg:data_reg                                                                                                                                                                                                            ;
;             |reg:data_size|                                                                       ; 13 (13)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 1 (1)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|reg:data_size                                                                                                                                                                                                           ;
;             |reg:hdr0_reg|                                                                        ; 13 (13)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 11 (11)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|reg:hdr0_reg                                                                                                                                                                                                            ;
;             |reg:hdr1_reg|                                                                        ; 16 (16)     ; 16           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|reg:hdr1_reg                                                                                                                                                                                                            ;
;             |reg:hdr2_reg|                                                                        ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|reg:hdr2_reg                                                                                                                                                                                                            ;
;             |reg:hdr_reg|                                                                         ; 10 (10)     ; 10           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 5 (5)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|reg:hdr_reg                                                                                                                                                                                                             ;
;             |shift_reg:crc_data_reg|                                                              ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|shift_reg:crc_data_reg                                                                                                                                                                                                  ;
;          |reply_queue_receive:rx_rc3|                                                             ; 718 (134)   ; 435          ; 81920       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 283 (113)    ; 47 (0)            ; 388 (21)         ; 295 (46)        ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3                                                                                                                                                                                                                         ;
;             |counter:crc_bit_counter|                                                             ; 12 (12)     ; 6            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|counter:crc_bit_counter                                                                                                                                                                                                 ;
;             |counter:read_counter|                                                                ; 15 (4)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|counter:read_counter                                                                                                                                                                                                    ;
;                |lpm_counter:count_rtl_17|                                                         ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|counter:read_counter|lpm_counter:count_rtl_17                                                                                                                                                                           ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|counter:read_counter|lpm_counter:count_rtl_17|alt_counter_stratix:wysi_counter                                                                                                                                          ;
;             |counter:write_counter|                                                               ; 15 (4)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|counter:write_counter                                                                                                                                                                                                   ;
;                |lpm_counter:count_rtl_15|                                                         ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|counter:write_counter|lpm_counter:count_rtl_15                                                                                                                                                                          ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|counter:write_counter|lpm_counter:count_rtl_15|alt_counter_stratix:wysi_counter                                                                                                                                         ;
;             |crc:crc_calc|                                                                        ; 90 (58)     ; 64           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 64 (32)          ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|crc:crc_calc                                                                                                                                                                                                            ;
;                |lpm_counter:bit_count_rtl_14|                                                     ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|crc:crc_calc|lpm_counter:bit_count_rtl_14                                                                                                                                                                               ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|crc:crc_calc|lpm_counter:bit_count_rtl_14|alt_counter_stratix:wysi_counter                                                                                                                                              ;
;             |fifo:packet_buffer|                                                                  ; 111 (61)    ; 53           ; 16384       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 58 (58)      ; 0 (0)             ; 53 (3)           ; 82 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|fifo:packet_buffer                                                                                                                                                                                                      ;
;                |altsyncram:fifo_storage|                                                          ; 0 (0)       ; 0            ; 16384       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                                                                                              ;
;                   |altsyncram_0m21:auto_generated|                                                ; 0 (0)       ; 0            ; 16384       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_0m21:auto_generated                                                                                                                                               ;
;                |lpm_counter:num_items_rtl_19|                                                     ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|fifo:packet_buffer|lpm_counter:num_items_rtl_19                                                                                                                                                                         ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|fifo:packet_buffer|lpm_counter:num_items_rtl_19|alt_counter_stratix:wysi_counter                                                                                                                                        ;
;                |lpm_counter:read_pointer|                                                         ; 9 (0)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; 9 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                                                                                             ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 9 (9)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|fifo:packet_buffer|lpm_counter:read_pointer|alt_counter_stratix:wysi_counter                                                                                                                                            ;
;                |lpm_counter:write_pointer|                                                        ; 9 (0)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; 9 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                                                                                            ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 9 (9)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|fifo:packet_buffer|lpm_counter:write_pointer|alt_counter_stratix:wysi_counter                                                                                                                                           ;
;             |fifo:packet_store|                                                                   ; 114 (60)    ; 57           ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 57 (57)      ; 0 (0)             ; 57 (3)           ; 86 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|fifo:packet_store                                                                                                                                                                                                       ;
;                |altsyncram:fifo_storage|                                                          ; 0 (0)       ; 0            ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|fifo:packet_store|altsyncram:fifo_storage                                                                                                                                                                               ;
;                   |altsyncram_io21:auto_generated|                                                ; 0 (0)       ; 0            ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|fifo:packet_store|altsyncram:fifo_storage|altsyncram_io21:auto_generated                                                                                                                                                ;
;                |lpm_counter:num_items_rtl_18|                                                     ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|fifo:packet_store|lpm_counter:num_items_rtl_18                                                                                                                                                                          ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|fifo:packet_store|lpm_counter:num_items_rtl_18|alt_counter_stratix:wysi_counter                                                                                                                                         ;
;                |lpm_counter:read_pointer|                                                         ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|fifo:packet_store|lpm_counter:read_pointer                                                                                                                                                                              ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|fifo:packet_store|lpm_counter:read_pointer|alt_counter_stratix:wysi_counter                                                                                                                                             ;
;                |lpm_counter:write_pointer|                                                        ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|fifo:packet_store|lpm_counter:write_pointer                                                                                                                                                                             ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|fifo:packet_store|lpm_counter:write_pointer|alt_counter_stratix:wysi_counter                                                                                                                                            ;
;             |lpm_counter:packets_rtl_16|                                                          ; 12 (0)      ; 12           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (0)           ; 12 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|lpm_counter:packets_rtl_16                                                                                                                                                                                              ;
;                |alt_counter_stratix:wysi_counter|                                                 ; 12 (12)     ; 12           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; 12 (12)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|lpm_counter:packets_rtl_16|alt_counter_stratix:wysi_counter                                                                                                                                                             ;
;             |lvds_rx:lvds_receiver|                                                               ; 97 (10)     ; 82           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (5)       ; 28 (0)            ; 54 (5)           ; 9 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver                                                                                                                                                                                                   ;
;                |counter:sample_counter|                                                           ; 19 (19)     ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|counter:sample_counter                                                                                                                                                                            ;
;                |reg:data_buffer|                                                                  ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (28)           ; 4 (4)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|reg:data_buffer                                                                                                                                                                                   ;
;                |shift_reg:rx_buffer|                                                              ; 33 (33)     ; 33           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                                                                                               ;
;                |shift_reg:rx_sample|                                                              ; 3 (3)       ; 3            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                                                                                               ;
;             |reg:data_reg|                                                                        ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|reg:data_reg                                                                                                                                                                                                            ;
;             |reg:data_size|                                                                       ; 13 (13)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 1 (1)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|reg:data_size                                                                                                                                                                                                           ;
;             |reg:hdr0_reg|                                                                        ; 13 (13)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 11 (11)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|reg:hdr0_reg                                                                                                                                                                                                            ;
;             |reg:hdr1_reg|                                                                        ; 16 (16)     ; 16           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|reg:hdr1_reg                                                                                                                                                                                                            ;
;             |reg:hdr2_reg|                                                                        ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|reg:hdr2_reg                                                                                                                                                                                                            ;
;             |reg:hdr_reg|                                                                         ; 10 (10)     ; 10           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 5 (5)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|reg:hdr_reg                                                                                                                                                                                                             ;
;             |shift_reg:crc_data_reg|                                                              ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|shift_reg:crc_data_reg                                                                                                                                                                                                  ;
;          |reply_queue_receive:rx_rc4|                                                             ; 718 (134)   ; 435          ; 81920       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 283 (113)    ; 47 (0)            ; 388 (21)         ; 295 (46)        ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4                                                                                                                                                                                                                         ;
;             |counter:crc_bit_counter|                                                             ; 12 (12)     ; 6            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|counter:crc_bit_counter                                                                                                                                                                                                 ;
;             |counter:read_counter|                                                                ; 15 (4)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|counter:read_counter                                                                                                                                                                                                    ;
;                |lpm_counter:count_rtl_11|                                                         ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|counter:read_counter|lpm_counter:count_rtl_11                                                                                                                                                                           ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|counter:read_counter|lpm_counter:count_rtl_11|alt_counter_stratix:wysi_counter                                                                                                                                          ;
;             |counter:write_counter|                                                               ; 15 (4)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|counter:write_counter                                                                                                                                                                                                   ;
;                |lpm_counter:count_rtl_9|                                                          ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|counter:write_counter|lpm_counter:count_rtl_9                                                                                                                                                                           ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|counter:write_counter|lpm_counter:count_rtl_9|alt_counter_stratix:wysi_counter                                                                                                                                          ;
;             |crc:crc_calc|                                                                        ; 90 (58)     ; 64           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 64 (32)          ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|crc:crc_calc                                                                                                                                                                                                            ;
;                |lpm_counter:bit_count_rtl_8|                                                      ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|crc:crc_calc|lpm_counter:bit_count_rtl_8                                                                                                                                                                                ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|crc:crc_calc|lpm_counter:bit_count_rtl_8|alt_counter_stratix:wysi_counter                                                                                                                                               ;
;             |fifo:packet_buffer|                                                                  ; 111 (61)    ; 53           ; 16384       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 58 (58)      ; 0 (0)             ; 53 (3)           ; 82 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|fifo:packet_buffer                                                                                                                                                                                                      ;
;                |altsyncram:fifo_storage|                                                          ; 0 (0)       ; 0            ; 16384       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|fifo:packet_buffer|altsyncram:fifo_storage                                                                                                                                                                              ;
;                   |altsyncram_0m21:auto_generated|                                                ; 0 (0)       ; 0            ; 16384       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_0m21:auto_generated                                                                                                                                               ;
;                |lpm_counter:num_items_rtl_13|                                                     ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|fifo:packet_buffer|lpm_counter:num_items_rtl_13                                                                                                                                                                         ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|fifo:packet_buffer|lpm_counter:num_items_rtl_13|alt_counter_stratix:wysi_counter                                                                                                                                        ;
;                |lpm_counter:read_pointer|                                                         ; 9 (0)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; 9 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|fifo:packet_buffer|lpm_counter:read_pointer                                                                                                                                                                             ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 9 (9)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|fifo:packet_buffer|lpm_counter:read_pointer|alt_counter_stratix:wysi_counter                                                                                                                                            ;
;                |lpm_counter:write_pointer|                                                        ; 9 (0)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; 9 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|fifo:packet_buffer|lpm_counter:write_pointer                                                                                                                                                                            ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 9 (9)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|fifo:packet_buffer|lpm_counter:write_pointer|alt_counter_stratix:wysi_counter                                                                                                                                           ;
;             |fifo:packet_store|                                                                   ; 114 (60)    ; 57           ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 57 (57)      ; 0 (0)             ; 57 (3)           ; 86 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|fifo:packet_store                                                                                                                                                                                                       ;
;                |altsyncram:fifo_storage|                                                          ; 0 (0)       ; 0            ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|fifo:packet_store|altsyncram:fifo_storage                                                                                                                                                                               ;
;                   |altsyncram_io21:auto_generated|                                                ; 0 (0)       ; 0            ; 65536       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|fifo:packet_store|altsyncram:fifo_storage|altsyncram_io21:auto_generated                                                                                                                                                ;
;                |lpm_counter:num_items_rtl_12|                                                     ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|fifo:packet_store|lpm_counter:num_items_rtl_12                                                                                                                                                                          ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|fifo:packet_store|lpm_counter:num_items_rtl_12|alt_counter_stratix:wysi_counter                                                                                                                                         ;
;                |lpm_counter:read_pointer|                                                         ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|fifo:packet_store|lpm_counter:read_pointer                                                                                                                                                                              ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|fifo:packet_store|lpm_counter:read_pointer|alt_counter_stratix:wysi_counter                                                                                                                                             ;
;                |lpm_counter:write_pointer|                                                        ; 11 (0)      ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; 11 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|fifo:packet_store|lpm_counter:write_pointer                                                                                                                                                                             ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 11 (11)     ; 11           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|fifo:packet_store|lpm_counter:write_pointer|alt_counter_stratix:wysi_counter                                                                                                                                            ;
;             |lpm_counter:packets_rtl_10|                                                          ; 12 (0)      ; 12           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (0)           ; 12 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|lpm_counter:packets_rtl_10                                                                                                                                                                                              ;
;                |alt_counter_stratix:wysi_counter|                                                 ; 12 (12)     ; 12           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; 12 (12)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|lpm_counter:packets_rtl_10|alt_counter_stratix:wysi_counter                                                                                                                                                             ;
;             |lvds_rx:lvds_receiver|                                                               ; 97 (10)     ; 82           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (5)       ; 28 (0)            ; 54 (5)           ; 9 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver                                                                                                                                                                                                   ;
;                |counter:sample_counter|                                                           ; 19 (19)     ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|counter:sample_counter                                                                                                                                                                            ;
;                |reg:data_buffer|                                                                  ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (28)           ; 4 (4)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|reg:data_buffer                                                                                                                                                                                   ;
;                |shift_reg:rx_buffer|                                                              ; 33 (33)     ; 33           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|shift_reg:rx_buffer                                                                                                                                                                               ;
;                |shift_reg:rx_sample|                                                              ; 3 (3)       ; 3            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|shift_reg:rx_sample                                                                                                                                                                               ;
;             |reg:data_reg|                                                                        ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|reg:data_reg                                                                                                                                                                                                            ;
;             |reg:data_size|                                                                       ; 13 (13)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 1 (1)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|reg:data_size                                                                                                                                                                                                           ;
;             |reg:hdr0_reg|                                                                        ; 13 (13)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 11 (11)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|reg:hdr0_reg                                                                                                                                                                                                            ;
;             |reg:hdr1_reg|                                                                        ; 16 (16)     ; 16           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|reg:hdr1_reg                                                                                                                                                                                                            ;
;             |reg:hdr2_reg|                                                                        ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|reg:hdr2_reg                                                                                                                                                                                                            ;
;             |reg:hdr_reg|                                                                         ; 10 (10)     ; 10           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 5 (5)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|reg:hdr_reg                                                                                                                                                                                                             ;
;             |shift_reg:crc_data_reg|                                                              ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|shift_reg:crc_data_reg                                                                                                                                                                                                  ;
;          |reply_queue_retire:rqr|                                                                 ; 81 (11)     ; 77           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 34 (2)            ; 43 (5)           ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_retire:rqr                                                                                                                                                                                                                             ;
;             |reg:header_a_reg|                                                                    ; 3 (3)       ; 3            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_retire:rqr|reg:header_a_reg                                                                                                                                                                                                            ;
;             |reg:header_b_reg|                                                                    ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_retire:rqr|reg:header_b_reg                                                                                                                                                                                                            ;
;             |reg:header_c_reg|                                                                    ; 3 (3)       ; 3            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_retire:rqr|reg:header_c_reg                                                                                                                                                                                                            ;
;             |reg:header_d_reg|                                                                    ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_retire:rqr|reg:header_d_reg                                                                                                                                                                                                            ;
;          |reply_queue_sequencer:rq_seq|                                                           ; 833 (715)   ; 87           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 746 (700)    ; 1 (0)             ; 86 (15)          ; 212 (144)       ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq                                                                                                                                                                                                                       ;
;             |counter:calc_counter|                                                                ; 5 (5)       ; 4            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|counter:calc_counter                                                                                                                                                                                                  ;
;             |reply_queue_accumulator:accum_32bit|                                                 ; 41 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_accumulator:accum_32bit                                                                                                                                                                                   ;
;                |altaccumulate:altaccumulate_component|                                            ; 41 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_accumulator:accum_32bit|altaccumulate:altaccumulate_component                                                                                                                                             ;
;                   |accum_1qf:accum_cell|                                                          ; 41 (41)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reply_queue_accumulator:accum_32bit|altaccumulate:altaccumulate_component|accum_1qf:accum_cell                                                                                                                        ;
;             |us_timer:timeout_timer|                                                              ; 72 (42)     ; 36           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 36 (36)      ; 1 (1)             ; 35 (5)           ; 36 (6)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|us_timer:timeout_timer                                                                                                                                                                                                ;
;                |lpm_counter:us_count_rtl_56|                                                      ; 30 (0)      ; 30           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (0)           ; 30 (0)          ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|us_timer:timeout_timer|lpm_counter:us_count_rtl_56                                                                                                                                                                    ;
;                   |alt_counter_stratix:wysi_counter|                                              ; 30 (30)     ; 30           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (30)          ; 30 (30)         ; |clk_card|issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|us_timer:timeout_timer|lpm_counter:us_count_rtl_56|alt_counter_stratix:wysi_counter                                                                                                                                   ;
;       |reply_translator:i_reply_translator|                                                       ; 827 (787)   ; 366          ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 461 (459)    ; 23 (23)           ; 343 (305)        ; 138 (100)       ; |clk_card|issue_reply:issue_reply0|reply_translator:i_reply_translator                                                                                                                                                                                                                                          ;
;          |counter:i_counter|                                                                      ; 8 (2)       ; 6            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (0)            ; 6 (0)           ; |clk_card|issue_reply:issue_reply0|reply_translator:i_reply_translator|counter:i_counter                                                                                                                                                                                                                        ;
;             |lpm_counter:count_rtl_68|                                                            ; 6 (0)       ; 6            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (0)            ; 6 (0)           ; |clk_card|issue_reply:issue_reply0|reply_translator:i_reply_translator|counter:i_counter|lpm_counter:count_rtl_68                                                                                                                                                                                               ;
;                |alt_counter_stratix:wysi_counter|                                                 ; 6 (6)       ; 6            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 6 (6)           ; |clk_card|issue_reply:issue_reply0|reply_translator:i_reply_translator|counter:i_counter|lpm_counter:count_rtl_68|alt_counter_stratix:wysi_counter                                                                                                                                                              ;
;          |lpm_counter:fibre_word_count_rtl_73|                                                    ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|issue_reply:issue_reply0|reply_translator:i_reply_translator|lpm_counter:fibre_word_count_rtl_73                                                                                                                                                                                                      ;
;             |alt_counter_stratix:wysi_counter|                                                    ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |clk_card|issue_reply:issue_reply0|reply_translator:i_reply_translator|lpm_counter:fibre_word_count_rtl_73|alt_counter_stratix:wysi_counter                                                                                                                                                                     ;
;          |reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|                      ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_translator:i_reply_translator|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram                                                                                                                                                                        ;
;             |altsyncram:altsyncram_component|                                                     ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_translator:i_reply_translator|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component                                                                                                                                        ;
;                |altsyncram_3lu:auto_generated|                                                    ; 0 (0)       ; 0            ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|issue_reply:issue_reply0|reply_translator:i_reply_translator|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_3lu:auto_generated                                                                                                          ;
;    |leds:led0|                                                                                    ; 14 (14)     ; 7            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 4 (4)             ; 3 (3)            ; 0 (0)           ; |clk_card|leds:led0                                                                                                                                                                                                                                                                                             ;
;    |ret_dat_wbs:ret_dat_param|                                                                    ; 76 (12)     ; 69           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 16 (0)            ; 53 (5)           ; 0 (0)           ; |clk_card|ret_dat_wbs:ret_dat_param                                                                                                                                                                                                                                                                             ;
;       |reg:start_reg|                                                                             ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |clk_card|ret_dat_wbs:ret_dat_param|reg:start_reg                                                                                                                                                                                                                                                               ;
;       |reg:stop_reg|                                                                              ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 16 (16)          ; 0 (0)           ; |clk_card|ret_dat_wbs:ret_dat_param|reg:stop_reg                                                                                                                                                                                                                                                                ;
;    |sld_hub:sld_hub_inst|                                                                         ; 103 (29)    ; 75           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 28 (19)      ; 17 (2)            ; 58 (8)           ; 5 (0)           ; |clk_card|sld_hub:sld_hub_inst                                                                                                                                                                                                                                                                                  ;
;       |lpm_decode:instruction_decoder|                                                            ; 5 (0)       ; 5            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; 0 (0)           ; |clk_card|sld_hub:sld_hub_inst|lpm_decode:instruction_decoder                                                                                                                                                                                                                                                   ;
;          |decode_bje:auto_generated|                                                              ; 5 (5)       ; 5            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 0 (0)           ; |clk_card|sld_hub:sld_hub_inst|lpm_decode:instruction_decoder|decode_bje:auto_generated                                                                                                                                                                                                                         ;
;       |lpm_shiftreg:jtag_ir_register|                                                             ; 10 (10)     ; 10           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 2 (2)            ; 0 (0)           ; |clk_card|sld_hub:sld_hub_inst|lpm_shiftreg:jtag_ir_register                                                                                                                                                                                                                                                    ;
;       |sld_dffex:BROADCAST|                                                                       ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_hub:sld_hub_inst|sld_dffex:BROADCAST                                                                                                                                                                                                                                                              ;
;       |sld_dffex:IRF_ENA_0|                                                                       ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_hub:sld_hub_inst|sld_dffex:IRF_ENA_0                                                                                                                                                                                                                                                              ;
;       |sld_dffex:IRF_ENA|                                                                         ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0 (0)           ; |clk_card|sld_hub:sld_hub_inst|sld_dffex:IRF_ENA                                                                                                                                                                                                                                                                ;
;       |sld_dffex:IRSR|                                                                            ; 8 (8)       ; 8            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; 0 (0)           ; |clk_card|sld_hub:sld_hub_inst|sld_dffex:IRSR                                                                                                                                                                                                                                                                   ;
;       |sld_dffex:RESET|                                                                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_hub:sld_hub_inst|sld_dffex:RESET                                                                                                                                                                                                                                                                  ;
;       |sld_dffex:\GEN_IRF:1:IRF|                                                                  ; 5 (5)       ; 5            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 0 (0)           ; |clk_card|sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF                                                                                                                                                                                                                                                         ;
;       |sld_dffex:\GEN_SHADOW_IRF:1:S_IRF|                                                         ; 5 (5)       ; 5            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 0 (0)            ; 0 (0)           ; |clk_card|sld_hub:sld_hub_inst|sld_dffex:\GEN_SHADOW_IRF:1:S_IRF                                                                                                                                                                                                                                                ;
;       |sld_jtag_state_machine:jtag_state_machine|                                                 ; 21 (21)     ; 19           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 19 (19)          ; 0 (0)           ; |clk_card|sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine                                                                                                                                                                                                                                        ;
;       |sld_rom_sr:HUB_INFO_REG|                                                                   ; 16 (16)     ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 9 (9)            ; 5 (5)           ; |clk_card|sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG                                                                                                                                                                                                                                                          ;
;    |sld_signaltap:auto_signaltap_0|                                                               ; 2012 (287)  ; 1877         ; 1187840     ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 135 (2)      ; 1003 (144)        ; 874 (141)        ; 62 (0)          ; |clk_card|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                        ;
;       |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                           ; 0 (0)       ; 0            ; 1187840     ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                                                        ;
;          |altsyncram_vs82:auto_generated|                                                         ; 0 (0)       ; 0            ; 1187840     ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated                                                                                                                                                                                         ;
;       |sld_acquisition_buffer:sld_acquisition_buffer_inst|                                        ; 29 (2)      ; 27           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (1)        ; 13 (0)            ; 14 (1)           ; 14 (0)          ; |clk_card|sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst                                                                                                                                                                                                                     ;
;          |lpm_counter:\write_address_non_zero_gen:write_pointer_counter|                          ; 14 (14)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; 14 (14)         ; |clk_card|sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|lpm_counter:\write_address_non_zero_gen:write_pointer_counter                                                                                                                                                       ;
;          |lpm_ff:\gen_non_zero_sample_depth:trigger_address_register|                             ; 13 (13)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 0 (0)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|lpm_ff:\gen_non_zero_sample_depth:trigger_address_register                                                                                                                                                          ;
;       |sld_ela_control:ela_control|                                                               ; 1472 (7)    ; 1361         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 111 (7)      ; 841 (0)           ; 520 (0)          ; 26 (0)          ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control                                                                                                                                                                                                                                            ;
;          |lpm_shiftreg:trigger_config_deserialize|                                                ; 23 (23)     ; 23           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 13 (13)          ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                                                                    ;
;          |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm| ; 1397 (0)    ; 1302         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 95 (0)       ; 831 (0)           ; 471 (0)          ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                                                                     ;
;             |lpm_shiftreg:trigger_condition_deserialize|                                          ; 870 (870)   ; 870          ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 689 (689)         ; 181 (181)        ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                                                                          ;
;             |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                      ; 192 (47)    ; 145          ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 47 (47)      ; 0 (0)             ; 145 (0)          ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                                                                      ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                            ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:100:sm1|                          ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:100:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:101:sm1|                          ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:101:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:102:sm1|                          ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:102:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:103:sm1|                          ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:103:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:104:sm1|                          ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:104:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:105:sm1|                          ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:105:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:106:sm1|                          ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:106:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:107:sm1|                          ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:107:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:108:sm1|                          ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:108:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:109:sm1|                          ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:109:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:110:sm1|                          ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:110:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:111:sm1|                          ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:111:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:112:sm1|                          ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:112:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:113:sm1|                          ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:113:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:114:sm1|                          ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:114:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:115:sm1|                          ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:115:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:116:sm1|                          ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:116:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:117:sm1|                          ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:117:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:118:sm1|                          ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:118:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:119:sm1|                          ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:119:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:120:sm1|                          ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:120:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:121:sm1|                          ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:121:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:122:sm1|                          ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:122:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:123:sm1|                          ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:123:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:124:sm1|                          ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:124:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:125:sm1|                          ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:125:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:126:sm1|                          ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:126:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:127:sm1|                          ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:127:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:128:sm1|                          ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:128:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:129:sm1|                          ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:129:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:130:sm1|                          ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:130:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:131:sm1|                          ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:131:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:132:sm1|                          ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:132:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:133:sm1|                          ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:133:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:134:sm1|                          ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:134:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:135:sm1|                          ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:135:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:136:sm1|                          ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:136:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:137:sm1|                          ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:137:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:138:sm1|                          ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:138:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:139:sm1|                          ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:139:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:140:sm1|                          ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:140:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:141:sm1|                          ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:141:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:142:sm1|                          ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:142:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:143:sm1|                          ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:143:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:144:sm1|                          ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:144:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                            ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1                                                ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                            ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1                                                ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                            ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1                                                ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                            ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1                                                ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                            ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1                                                ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                            ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1                                                ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:77:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:77:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:78:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:78:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:79:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:79:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                            ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1                                                ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:80:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:80:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:81:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:81:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:82:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:82:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:83:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:83:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:84:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:84:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:85:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:85:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:86:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:86:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:87:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:87:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:88:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:88:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:89:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:89:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                            ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1                                                ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:90:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:90:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:91:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:91:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:92:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:92:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:93:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:93:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:94:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:94:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:95:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:95:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:96:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:96:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:97:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:97:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:98:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:98:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:99:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:99:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                            ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1                                                ;
;             |sld_mbpmg:\trigger_modules_gen:1:trigger_match|                                      ; 335 (48)    ; 287          ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 48 (48)      ; 142 (0)           ; 145 (0)          ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match                                                                                                      ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                            ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:100:sm1|                          ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:100:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:101:sm1|                          ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:101:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:102:sm1|                          ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:102:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:103:sm1|                          ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:103:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:104:sm1|                          ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:104:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:105:sm1|                          ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:105:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:106:sm1|                          ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:106:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:107:sm1|                          ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:107:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:108:sm1|                          ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:108:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:109:sm1|                          ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:109:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:110:sm1|                          ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:110:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:111:sm1|                          ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:111:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:112:sm1|                          ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:112:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:113:sm1|                          ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:113:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:114:sm1|                          ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:114:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:115:sm1|                          ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:115:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:116:sm1|                          ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:116:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:117:sm1|                          ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:117:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:118:sm1|                          ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:118:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:119:sm1|                          ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:119:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:120:sm1|                          ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:120:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:121:sm1|                          ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:121:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:122:sm1|                          ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:122:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:123:sm1|                          ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:123:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:124:sm1|                          ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:124:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:125:sm1|                          ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:125:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:126:sm1|                          ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:126:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:127:sm1|                          ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:127:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:128:sm1|                          ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:128:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:129:sm1|                          ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:129:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:130:sm1|                          ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:130:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:131:sm1|                          ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:131:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:132:sm1|                          ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:132:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:133:sm1|                          ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:133:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:134:sm1|                          ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:134:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:135:sm1|                          ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:135:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:136:sm1|                          ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:136:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:137:sm1|                          ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:137:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:138:sm1|                          ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:138:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:139:sm1|                          ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:139:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:140:sm1|                          ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:140:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:141:sm1|                          ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:141:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:142:sm1|                          ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:142:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:143:sm1|                          ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:143:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:144:sm1|                          ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:144:sm1                                              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                            ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1                                                ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                            ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1                                                ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                            ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1                                                ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                            ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1                                                ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                            ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1                                                ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                            ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1                                                ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:77:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:77:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:78:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:78:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:79:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:79:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                            ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1                                                ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:80:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:80:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:81:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:81:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:82:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:82:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:83:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:83:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:84:sm1|                           ; 1 (1)       ; 1            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:84:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:85:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:85:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:86:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:86:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:87:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:87:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:88:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:88:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:89:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:89:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                            ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1                                                ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:90:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:90:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:91:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:91:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:92:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:92:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:93:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:93:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:94:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:94:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:95:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:95:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:96:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:96:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:97:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:97:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:98:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:98:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:99:sm1|                           ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:99:sm1                                               ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                            ; 2 (2)       ; 2            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:1:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1                                                ;
;          |sld_ela_level_seq_mgr:ela_level_seq_mgr|                                                ; 9 (9)       ; 3            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_level_seq_mgr:ela_level_seq_mgr                                                                                                                                                                                                    ;
;          |sld_ela_post_trigger_counter:\gen_non_zero_sample_depth:tc1|                            ; 13 (0)      ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (0)           ; 13 (0)          ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_post_trigger_counter:\gen_non_zero_sample_depth:tc1                                                                                                                                                                                ;
;             |lpm_counter:post_trigger_counter|                                                    ; 13 (0)      ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (0)           ; 13 (0)          ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_post_trigger_counter:\gen_non_zero_sample_depth:tc1|lpm_counter:post_trigger_counter                                                                                                                                               ;
;                |alt_counter_stratix:wysi_counter|                                                 ; 13 (13)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; 13 (13)         ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_post_trigger_counter:\gen_non_zero_sample_depth:tc1|lpm_counter:post_trigger_counter|alt_counter_stratix:wysi_counter                                                                                                              ;
;          |sld_ela_seg_state_machine:sm2|                                                          ; 3 (3)       ; 3            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_seg_state_machine:sm2                                                                                                                                                                                                              ;
;          |sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|                         ; 17 (2)      ; 14           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (1)        ; 0 (0)             ; 14 (1)           ; 13 (0)          ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr                                                                                                                                                                             ;
;             |lpm_compare:\non_zero_sample_depth_gen:segment_addr_compare|                         ; 2 (0)       ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|lpm_compare:\non_zero_sample_depth_gen:segment_addr_compare                                                                                                                 ;
;                |comptree:comparator|                                                              ; 2 (0)       ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|lpm_compare:\non_zero_sample_depth_gen:segment_addr_compare|comptree:comparator                                                                                             ;
;                   |cmpchain:cmp_end|                                                              ; 2 (0)       ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|lpm_compare:\non_zero_sample_depth_gen:segment_addr_compare|comptree:comparator|cmpchain:cmp_end                                                                            ;
;                      |comptree:comp|                                                              ; 2 (0)       ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|lpm_compare:\non_zero_sample_depth_gen:segment_addr_compare|comptree:comparator|cmpchain:cmp_end|comptree:comp                                                              ;
;                         |comptree:sub_comptree|                                                   ; 2 (0)       ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|lpm_compare:\non_zero_sample_depth_gen:segment_addr_compare|comptree:comparator|cmpchain:cmp_end|comptree:comp|comptree:sub_comptree                                        ;
;                            |comptree:sub_comptree|                                                ; 2 (0)       ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|lpm_compare:\non_zero_sample_depth_gen:segment_addr_compare|comptree:comparator|cmpchain:cmp_end|comptree:comp|comptree:sub_comptree|comptree:sub_comptree                  ;
;                               |cmpchain:cmp_end|                                                  ; 2 (2)       ; 0            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|lpm_compare:\non_zero_sample_depth_gen:segment_addr_compare|comptree:comparator|cmpchain:cmp_end|comptree:comp|comptree:sub_comptree|comptree:sub_comptree|cmpchain:cmp_end ;
;             |lpm_counter:\non_zero_sample_depth_gen:segment_addr_counter|                         ; 13 (13)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; 13 (13)         ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|lpm_counter:\non_zero_sample_depth_gen:segment_addr_counter                                                                                                                 ;
;          |sld_ela_state_machine:sm1|                                                              ; 3 (3)       ; 3            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_state_machine:sm1                                                                                                                                                                                                                  ;
;       |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|          ; 206 (8)     ; 196          ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (8)       ; 2 (0)             ; 194 (0)          ; 22 (0)          ; |clk_card|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                                                                       ;
;          |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                              ; 9 (0)       ; 8            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 8 (0)            ; 9 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                                                             ;
;             |alt_counter_stratix:wysi_counter|                                                    ; 9 (9)       ; 8            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; 9 (9)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|alt_counter_stratix:wysi_counter                                                                                            ;
;          |lpm_counter:read_pointer_counter|                                                       ; 13 (0)      ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (0)           ; 13 (0)          ; |clk_card|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                                                                      ;
;             |alt_counter_stratix:wysi_counter|                                                    ; 13 (13)     ; 13           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; 13 (13)         ; |clk_card|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|alt_counter_stratix:wysi_counter                                                                                                                     ;
;          |lpm_shiftreg:info_data_shift_out|                                                       ; 27 (27)     ; 27           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 27 (27)          ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                                                                      ;
;          |lpm_shiftreg:ram_data_shift_out|                                                        ; 149 (149)   ; 148          ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 146 (146)        ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                                                                       ;
;       |sld_rom_sr:crc_rom_sr|                                                                     ; 18 (18)     ; 8            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 3 (3)             ; 5 (5)            ; 0 (0)           ; |clk_card|sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                                                                  ;
;    |sync_gen:sync_gen0|                                                                           ; 287 (0)     ; 185          ; 0           ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 102 (0)      ; 14 (0)            ; 171 (0)          ; 128 (0)         ; |clk_card|sync_gen:sync_gen0                                                                                                                                                                                                                                                                                    ;
;       |sync_gen_core:sgc|                                                                         ; 184 (120)   ; 87           ; 0           ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 97 (97)      ; 10 (10)           ; 77 (13)          ; 128 (64)        ; |clk_card|sync_gen:sync_gen0|sync_gen_core:sgc                                                                                                                                                                                                                                                                  ;
;          |lpm_counter:clk_count_rtl_59|                                                           ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|sync_gen:sync_gen0|sync_gen_core:sgc|lpm_counter:clk_count_rtl_59                                                                                                                                                                                                                                     ;
;             |alt_counter_stratix:wysi_counter|                                                    ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |clk_card|sync_gen:sync_gen0|sync_gen_core:sgc|lpm_counter:clk_count_rtl_59|alt_counter_stratix:wysi_counter                                                                                                                                                                                                    ;
;          |lpm_counter:sync_count_rtl_67|                                                          ; 32 (0)      ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; 32 (0)          ; |clk_card|sync_gen:sync_gen0|sync_gen_core:sgc|lpm_counter:sync_count_rtl_67                                                                                                                                                                                                                                    ;
;             |alt_counter_stratix:wysi_counter|                                                    ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; |clk_card|sync_gen:sync_gen0|sync_gen_core:sgc|lpm_counter:sync_count_rtl_67|alt_counter_stratix:wysi_counter                                                                                                                                                                                                   ;
;          |lpm_mult:mult_rtl_76|                                                                   ; 0 (0)       ; 0            ; 0           ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|sync_gen:sync_gen0|sync_gen_core:sgc|lpm_mult:mult_rtl_76                                                                                                                                                                                                                                             ;
;             |mult_hh01:auto_generated|                                                            ; 0 (0)       ; 0            ; 0           ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |clk_card|sync_gen:sync_gen0|sync_gen_core:sgc|lpm_mult:mult_rtl_76|mult_hh01:auto_generated                                                                                                                                                                                                                    ;
;       |sync_gen_wbs:wbi|                                                                          ; 103 (71)    ; 98           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 4 (4)             ; 94 (62)          ; 0 (0)           ; |clk_card|sync_gen:sync_gen0|sync_gen_wbs:wbi                                                                                                                                                                                                                                                                   ;
;          |reg:dv_en_reg|                                                                          ; 32 (32)     ; 32           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; |clk_card|sync_gen:sync_gen0|sync_gen_wbs:wbi|reg:dv_en_reg                                                                                                                                                                                                                                                     ;
+---------------------------------------------------------------------------------------------------+-------------+--------------+-------------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                                                                                                                                 ;
+------------------+----------+---------------+---------------+-----------------------+-------------------------+----------------------------------------+---------------------------------+--------------------------------+-----+------+----------------------------+
; Name             ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; Core to Output Register ; Clock Enable to Output Enable Register ; Clock Enable to Output Register ; Clock Enable to Input Register ; TCO ; TCOE ; Falling Edge Output Enable ;
+------------------+----------+---------------+---------------+-----------------------+-------------------------+----------------------------------------+---------------------------------+--------------------------------+-----+------+----------------------------+
; lvds_reply_ac_b  ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_bc1_b ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_bc2_b ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_bc3_b ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc1_b ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc2_b ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc3_b ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc4_b ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; dv_pulse_fibre   ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; dv_pulse_bnc     ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; ttl_nrx1         ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; ttl_nrx2         ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; ttl_nrx3         ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; eeprom_si        ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; dip_sw3          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; dip_sw4          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; rs232_rx         ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_rdy     ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[7] ; Input    ; OFF           ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[6] ; Input    ; OFF           ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[5] ; Input    ; OFF           ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[4] ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[3] ; Input    ; OFF           ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[2] ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[1] ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_data[0] ; Input    ; OFF           ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; rst_n            ; Input    ; OFF           ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; inclk            ; Input    ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; slot_id[2]       ; Input    ; OFF           ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; slot_id[3]       ; Input    ; OFF           ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; slot_id[1]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; slot_id[0]       ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_status  ; Input    ; OFF           ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_rvs     ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_sc_nd   ; Input    ; OFF           ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; fibre_rx_ckr     ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc1_a ; Input    ; OFF           ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_ac_a  ; Input    ; OFF           ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_bc2_a ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc3_a ; Input    ; OFF           ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_bc1_a ; Input    ; OFF           ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_bc3_a ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc2_a ; Input    ; OFF           ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_reply_rc4_a ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_cmd         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_sync        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_spare       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_clk         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_tx1          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_txena1       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_tx2          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_txena2       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_tx3          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_txena3       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; eeprom_so        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; eeprom_sck       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; eeprom_cs        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; red_led          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ylw_led          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; grn_led          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; wdog             ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_o[15]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_o[14]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_o[13]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_o[12]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_o[11]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_o[10]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_o[9]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_o[8]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_o[7]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_o[6]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_o[5]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_o[4]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_o[3]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_o[2]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_o[1]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictorclk_o      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_e[15]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_e[14]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_e[13]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_e[12]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_e[11]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_e[10]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_e[9]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_e[8]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_e[7]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_e[6]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_e[5]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_e[4]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_e[3]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_e[2]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor_e[1]      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictorclk_e      ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; rs232_tx         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_rx_clk     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_clk     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[7] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[6] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[5] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[4] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[3] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[2] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[1] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_data[0] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_ena     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; fibre_tx_sc_nd   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
+------------------+----------+---------------+---------------+-----------------------+-------------------------+----------------------------------------+---------------------------------+--------------------------------+-----+------+----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                                     ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; lvds_reply_ac_b                                                                                                                                                                                                                         ;                   ;         ;
; lvds_reply_bc1_b                                                                                                                                                                                                                        ;                   ;         ;
; lvds_reply_bc2_b                                                                                                                                                                                                                        ;                   ;         ;
; lvds_reply_bc3_b                                                                                                                                                                                                                        ;                   ;         ;
; lvds_reply_rc1_b                                                                                                                                                                                                                        ;                   ;         ;
; lvds_reply_rc2_b                                                                                                                                                                                                                        ;                   ;         ;
; lvds_reply_rc3_b                                                                                                                                                                                                                        ;                   ;         ;
; lvds_reply_rc4_b                                                                                                                                                                                                                        ;                   ;         ;
; dv_pulse_fibre                                                                                                                                                                                                                          ;                   ;         ;
; dv_pulse_bnc                                                                                                                                                                                                                            ;                   ;         ;
; ttl_nrx1                                                                                                                                                                                                                                ;                   ;         ;
; ttl_nrx2                                                                                                                                                                                                                                ;                   ;         ;
; ttl_nrx3                                                                                                                                                                                                                                ;                   ;         ;
; eeprom_si                                                                                                                                                                                                                               ;                   ;         ;
; dip_sw3                                                                                                                                                                                                                                 ;                   ;         ;
; dip_sw4                                                                                                                                                                                                                                 ;                   ;         ;
; rs232_rx                                                                                                                                                                                                                                ;                   ;         ;
; fibre_rx_rdy                                                                                                                                                                                                                            ;                   ;         ;
;      - mictor_o[9]                                                                                                                                                                                                                      ; 0                 ; ON      ;
;      - cc_reset:cc_reset0|reset_logic~90                                                                                                                                                                                                ; 0                 ; ON      ;
; fibre_rx_data[7]                                                                                                                                                                                                                        ;                   ;         ;
;      - mictor_o[8]                                                                                                                                                                                                                      ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1|dpram_cor:dpram5|altsyncram_hic1:altsyncram14|ram_block15a7 ; 1                 ; ON      ;
;      - cc_reset:cc_reset0|rst_shift_reg[0]                                                                                                                                                                                              ; 1                 ; ON      ;
; fibre_rx_data[6]                                                                                                                                                                                                                        ;                   ;         ;
;      - mictor_o[7]                                                                                                                                                                                                                      ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1|dpram_cor:dpram5|altsyncram_hic1:altsyncram14|ram_block15a6 ; 1                 ; ON      ;
;      - cc_reset:cc_reset0|reset_logic~91                                                                                                                                                                                                ; 1                 ; ON      ;
; fibre_rx_data[5]                                                                                                                                                                                                                        ;                   ;         ;
;      - mictor_o[6]                                                                                                                                                                                                                      ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1|dpram_cor:dpram5|altsyncram_hic1:altsyncram14|ram_block15a5 ; 1                 ; ON      ;
;      - cc_reset:cc_reset0|reset_logic~91                                                                                                                                                                                                ; 1                 ; ON      ;
; fibre_rx_data[4]                                                                                                                                                                                                                        ;                   ;         ;
;      - mictor_o[5]                                                                                                                                                                                                                      ; 1                 ; ON      ;
;      - cc_reset:cc_reset0|reset_logic~91                                                                                                                                                                                                ; 0                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1|dpram_cor:dpram5|altsyncram_hic1:altsyncram14|ram_block15a5 ; 0                 ; ON      ;
; fibre_rx_data[3]                                                                                                                                                                                                                        ;                   ;         ;
;      - mictor_o[4]                                                                                                                                                                                                                      ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1|dpram_cor:dpram5|altsyncram_hic1:altsyncram14|ram_block15a3 ; 1                 ; ON      ;
;      - cc_reset:cc_reset0|reset_logic~91                                                                                                                                                                                                ; 1                 ; ON      ;
; fibre_rx_data[2]                                                                                                                                                                                                                        ;                   ;         ;
;      - mictor_o[3]                                                                                                                                                                                                                      ; 0                 ; ON      ;
;      - cc_reset:cc_reset0|reset_logic~92                                                                                                                                                                                                ; 0                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1|dpram_cor:dpram5|altsyncram_hic1:altsyncram14|ram_block15a3 ; 0                 ; ON      ;
; fibre_rx_data[1]                                                                                                                                                                                                                        ;                   ;         ;
;      - mictor_o[2]                                                                                                                                                                                                                      ; 0                 ; ON      ;
;      - cc_reset:cc_reset0|reset_logic~92                                                                                                                                                                                                ; 0                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1|dpram_cor:dpram5|altsyncram_hic1:altsyncram14|ram_block15a7 ; 0                 ; ON      ;
; fibre_rx_data[0]                                                                                                                                                                                                                        ;                   ;         ;
;      - mictor_o[1]                                                                                                                                                                                                                      ; 1                 ; ON      ;
;      - cc_reset:cc_reset0|reset_logic~92                                                                                                                                                                                                ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1|dpram_cor:dpram5|altsyncram_hic1:altsyncram14|ram_block15a6 ; 1                 ; ON      ;
; rst_n                                                                                                                                                                                                                                   ;                   ;         ;
;      - cc_reset:cc_reset0|reset_o                                                                                                                                                                                                       ; 0                 ; OFF     ;
;      - rst                                                                                                                                                                                                                              ; 1                 ; ON      ;
;      - cc_reset:cc_reset0|rst_shift_reg[4]                                                                                                                                                                                              ; 0                 ; OFF     ;
;      - cc_reset:cc_reset0|rst_shift_reg[5]                                                                                                                                                                                              ; 0                 ; OFF     ;
;      - cc_reset:cc_reset0|rst_shift_reg[6]                                                                                                                                                                                              ; 0                 ; OFF     ;
;      - cc_reset:cc_reset0|rst_shift_reg[7]                                                                                                                                                                                              ; 0                 ; OFF     ;
;      - cc_reset:cc_reset0|rst_shift_reg[8]                                                                                                                                                                                              ; 0                 ; OFF     ;
;      - cc_reset:cc_reset0|rst_shift_reg[9]                                                                                                                                                                                              ; 0                 ; OFF     ;
;      - cc_reset:cc_reset0|rst_shift_reg[2]                                                                                                                                                                                              ; 0                 ; OFF     ;
;      - cc_reset:cc_reset0|rst_shift_reg[1]                                                                                                                                                                                              ; 0                 ; OFF     ;
;      - cc_reset:cc_reset0|rst_shift_reg[0]                                                                                                                                                                                              ; 0                 ; OFF     ;
;      - cc_reset:cc_reset0|rst_shift_reg[10]                                                                                                                                                                                             ; 0                 ; OFF     ;
;      - cc_reset:cc_reset0|rst_shift_reg[3]                                                                                                                                                                                              ; 0                 ; OFF     ;
; inclk                                                                                                                                                                                                                                   ;                   ;         ;
; slot_id[2]                                                                                                                                                                                                                              ;                   ;         ;
;      - dispatch:cmd0|dispatch_cmd_receive:receiver|cmd_valid~734                                                                                                                                                                        ; 1                 ; ON      ;
;      - dispatch:cmd0|dispatch_cmd_receive:receiver|reg:tmp_word1|reg_o[24]                                                                                                                                                              ; 1                 ; ON      ;
;      - dispatch:cmd0|card[0]~30                                                                                                                                                                                                         ; 1                 ; ON      ;
;      - dispatch:cmd0|card[3]~217                                                                                                                                                                                                        ; 1                 ; ON      ;
;      - dispatch:cmd0|card[1]~218                                                                                                                                                                                                        ; 1                 ; ON      ;
;      - dispatch:cmd0|card[7]~19                                                                                                                                                                                                         ; 1                 ; ON      ;
; slot_id[3]                                                                                                                                                                                                                              ;                   ;         ;
;      - dispatch:cmd0|dispatch_cmd_receive:receiver|cmd_valid~734                                                                                                                                                                        ; 1                 ; ON      ;
;      - dispatch:cmd0|dispatch_cmd_receive:receiver|reg:tmp_word1|reg_o[24]                                                                                                                                                              ; 1                 ; ON      ;
;      - dispatch:cmd0|card[0]~30                                                                                                                                                                                                         ; 1                 ; ON      ;
;      - dispatch:cmd0|card[3]~217                                                                                                                                                                                                        ; 1                 ; ON      ;
;      - dispatch:cmd0|card[1]~218                                                                                                                                                                                                        ; 1                 ; ON      ;
;      - dispatch:cmd0|card[7]~19                                                                                                                                                                                                         ; 1                 ; ON      ;
;      - dispatch:cmd0|card[2]~20                                                                                                                                                                                                         ; 1                 ; ON      ;
; slot_id[1]                                                                                                                                                                                                                              ;                   ;         ;
;      - dispatch:cmd0|dispatch_cmd_receive:receiver|cmd_valid~734                                                                                                                                                                        ; 0                 ; ON      ;
;      - dispatch:cmd0|dispatch_cmd_receive:receiver|reg:tmp_word1|reg_o[24]                                                                                                                                                              ; 0                 ; ON      ;
;      - dispatch:cmd0|card[0]~30                                                                                                                                                                                                         ; 0                 ; ON      ;
;      - dispatch:cmd0|card[3]~217                                                                                                                                                                                                        ; 0                 ; ON      ;
;      - dispatch:cmd0|card[1]~218                                                                                                                                                                                                        ; 0                 ; ON      ;
;      - dispatch:cmd0|card[7]~19                                                                                                                                                                                                         ; 0                 ; ON      ;
;      - dispatch:cmd0|card[2]~20                                                                                                                                                                                                         ; 0                 ; ON      ;
; slot_id[0]                                                                                                                                                                                                                              ;                   ;         ;
;      - dispatch:cmd0|dispatch_cmd_receive:receiver|cmd_valid~734                                                                                                                                                                        ; 0                 ; ON      ;
;      - dispatch:cmd0|card[0]~30                                                                                                                                                                                                         ; 0                 ; ON      ;
;      - dispatch:cmd0|card[3]~217                                                                                                                                                                                                        ; 0                 ; ON      ;
;      - dispatch:cmd0|card[1]~218                                                                                                                                                                                                        ; 0                 ; ON      ;
;      - dispatch:cmd0|card[2]~20                                                                                                                                                                                                         ; 0                 ; ON      ;
; fibre_rx_status                                                                                                                                                                                                                         ;                   ;         ;
;      - cc_reset:cc_reset0|reset_logic~90                                                                                                                                                                                                ; 1                 ; ON      ;
; fibre_rx_rvs                                                                                                                                                                                                                            ;                   ;         ;
;      - cc_reset:cc_reset0|reset_logic~90                                                                                                                                                                                                ; 0                 ; ON      ;
; fibre_rx_sc_nd                                                                                                                                                                                                                          ;                   ;         ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_control:I1|rx_fw_o                                                                                                                                                         ; 1                 ; ON      ;
;      - cc_reset:cc_reset0|reset_logic~92                                                                                                                                                                                                ; 1                 ; ON      ;
; fibre_rx_ckr                                                                                                                                                                                                                            ;                   ;         ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1|dpram_cor:dpram5|altsyncram_hic1:altsyncram14|ram_block15a7 ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1|dpram_cor:dpram5|altsyncram_hic1:altsyncram14|ram_block15a6 ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1|dpram_cor:dpram5|altsyncram_hic1:altsyncram14|ram_block15a5 ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1|dpram_cor:dpram5|altsyncram_hic1:altsyncram14|ram_block15a3 ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1|cntr_c08:cntr2|counter_cella0                               ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1|cntr_c08:cntr2|counter_cella1                               ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1|cntr_c08:cntr2|counter_cella2                               ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1|cntr_c08:cntr2|counter_cella3                               ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1|cntr_c08:cntr2|counter_cella4                               ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1|cntr_c08:cntr2|counter_cella5                               ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1|cntr_c08:cntr2|counter_cella6                               ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1|cntr_c08:cntr2|counter_cella7                               ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1|cntr_c08:cntr2|counter_cella8                               ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1|dffe10a[8]                                                  ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1|dffe10a[7]                                                  ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1|dffe8a[8]                                                   ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1|dffe10a[6]                                                  ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1|dffe8a[7]                                                   ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1|dffe10a[5]                                                  ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1|dffe8a[6]                                                   ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1|dffe10a[4]                                                  ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1|dffe8a[5]                                                   ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1|dffe10a[3]                                                  ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1|dffe8a[4]                                                   ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1|dffe10a[2]                                                  ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1|dffe8a[3]                                                   ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1|dffe8a[2]                                                   ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1|dffe8a[1]                                                   ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1|dffe8a[0]                                                   ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1|dffe10a[0]                                                  ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1|dffe10a[1]                                                  ; 1                 ; ON      ;
; lvds_reply_rc1_a                                                                                                                                                                                                                        ;                   ;         ;
;      - issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|pres_state~21                                                                                                                ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|pres_state~20                                                                                                                ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|shift_reg:rx_sample|reg[2]                                                                                                   ; 1                 ; ON      ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[98]                                                                                                                                                                            ; 1                 ; ON      ;
; lvds_reply_ac_a                                                                                                                                                                                                                         ;                   ;         ;
;      - issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|pres_state~21                                                                                                                 ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|pres_state~20                                                                                                                 ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|shift_reg:rx_sample|reg[2]                                                                                                    ; 1                 ; ON      ;
; lvds_reply_bc2_a                                                                                                                                                                                                                        ;                   ;         ;
;      - issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|pres_state~21                                                                                                                ; 0                 ; ON      ;
;      - issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|pres_state~20                                                                                                                ; 0                 ; ON      ;
;      - issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|shift_reg:rx_sample|reg[2]                                                                                                   ; 0                 ; ON      ;
; lvds_reply_rc3_a                                                                                                                                                                                                                        ;                   ;         ;
;      - issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|pres_state~21                                                                                                                ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|pres_state~20                                                                                                                ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|shift_reg:rx_sample|reg[2]                                                                                                   ; 1                 ; ON      ;
; lvds_reply_bc1_a                                                                                                                                                                                                                        ;                   ;         ;
;      - issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|pres_state~21                                                                                                                ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|pres_state~20                                                                                                                ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|shift_reg:rx_sample|reg[2]                                                                                                   ; 1                 ; ON      ;
; lvds_reply_bc3_a                                                                                                                                                                                                                        ;                   ;         ;
;      - issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|pres_state~21                                                                                                                ; 0                 ; ON      ;
;      - issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|pres_state~20                                                                                                                ; 0                 ; ON      ;
;      - issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|shift_reg:rx_sample|reg[2]                                                                                                   ; 0                 ; ON      ;
; lvds_reply_rc2_a                                                                                                                                                                                                                        ;                   ;         ;
;      - issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|pres_state~21                                                                                                                ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|pres_state~20                                                                                                                ; 1                 ; ON      ;
;      - issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|shift_reg:rx_sample|reg[2]                                                                                                   ; 1                 ; ON      ;
; lvds_reply_rc4_a                                                                                                                                                                                                                        ;                   ;         ;
;      - issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|pres_state~21                                                                                                                ; 0                 ; ON      ;
;      - issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|pres_state~20                                                                                                                ; 0                 ; ON      ;
;      - issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|shift_reg:rx_sample|reg[2]                                                                                                   ; 0                 ; ON      ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+----------------------------+--------+----------------------+------------------+
; Name                                                                                                                                                                                                                                                                                                            ; Location      ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+----------------------------+--------+----------------------+------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                    ; ELA_X0_Y28_N0 ; 1176    ; Clock                      ; yes    ; Global clock         ; GCLK0            ;
; cc_pll:pll0|altpll:altpll_component|_clk0                                                                                                                                                                                                                                                                       ; PLL_5         ; 6667    ; Clock                      ; yes    ; Global clock         ; GCLK12           ;
; cc_pll:pll0|altpll:altpll_component|_clk1                                                                                                                                                                                                                                                                       ; PLL_5         ; 4       ; Clock                      ; yes    ; Global clock         ; GCLK14           ;
; cc_pll:pll0|altpll:altpll_component|_clk2                                                                                                                                                                                                                                                                       ; PLL_5         ; 820     ; Clock                      ; yes    ; Global clock         ; GCLK15           ;
; cc_pll:pll0|altpll:altpll_component|_clk3                                                                                                                                                                                                                                                                       ; PLL_5         ; 23      ; Clock                      ; yes    ; Global clock         ; GCLK13           ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|counter:data_counter|count~13                                                                                                                                                                                                                                       ; LC_X5_Y16_N3  ; 13      ; Sync. clear                ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|crc_ena~3                                                                                                                                                                                                                                                           ; LC_X3_Y15_N5  ; 64      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|crc_pres_state~21                                                                                                                                                                                                                                                   ; LC_X1_Y10_N4  ; 119     ; Clock enable, Sync. clear  ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|data_shreg_ena                                                                                                                                                                                                                                                      ; LC_X3_Y15_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|data_word_count_ena~13                                                                                                                                                                                                                                              ; LC_X5_Y17_N7  ; 13      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|next_state.ready~0                                                                                                                                                                                                                                   ; LC_X1_Y9_N1   ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|pres_state~22                                                                                                                                                                                                                                        ; LC_X1_Y9_N1   ; 14      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|rx_buf_ena~30                                                                                                                                                                                                                                        ; LC_X1_Y9_N9   ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|rx_pres_state~23                                                                                                                                                                                                                                                    ; LC_X5_Y20_N2  ; 3       ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|rx_pres_state~27                                                                                                                                                                                                                                                    ; LC_X5_Y18_N6  ; 43      ; Write enable               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|temp0_ld~0                                                                                                                                                                                                                                                          ; LC_X5_Y20_N3  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|temp1_ld~0                                                                                                                                                                                                                                                          ; LC_X5_Y20_N7  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|counter:word_counter|count~175                                                                                                                                                                                                                                ; LC_X3_Y33_N7  ; 14      ; Sync. clear                ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|crc_ena                                                                                                                                                                                                                                                       ; LC_X2_Y33_N1  ; 64      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|crc_pres_state~21                                                                                                                                                                                                                                             ; LC_X2_Y34_N0  ; 104     ; Sync. clear                ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|bit_count_ena                                                                                                                                                                                                                                ; LC_X5_Y35_N1  ; 7       ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|item_counter~1                                                                                                                                                                                                              ; LC_X5_Y37_N8  ; 32      ; Sync. load                 ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|tx_ena~42                                                                                                                                                                                                                                    ; LC_X5_Y34_N2  ; 34      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx_rdy~4                                                                                                                                                                                                                                                 ; LC_X2_Y34_N3  ; 9       ; Write enable               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|reduce_or~22                                                                                                                                                                                                                                                  ; LC_X2_Y33_N7  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|tx_pres_state~20                                                                                                                                                                                                                                              ; LC_X1_Y33_N4  ; 17      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|word_count_ena~1                                                                                                                                                                                                                                              ; LC_X3_Y34_N8  ; 14      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_wishbone:wishbone|addr_ena                                                                                                                                                                                                                                                               ; LC_X7_Y11_N4  ; 13      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_wishbone:wishbone|counter:addr_gen|count~13                                                                                                                                                                                                                                              ; LC_X7_Y23_N3  ; 13      ; Sync. clear                ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_wishbone:wishbone|reply_buf_wren_o                                                                                                                                                                                                                                                       ; LC_X5_Y24_N0  ; 4       ; Write enable               ; no     ; --                   ; --               ;
; dispatch:cmd0|dispatch_wishbone:wishbone|us_timer:wdt|reduce_nor~0                                                                                                                                                                                                                                              ; LC_X1_Y49_N7  ; 33      ; Sync. load                 ; no     ; --                   ; --               ;
; dispatch:cmd0|pres_state~20                                                                                                                                                                                                                                                                                     ; LC_X1_Y28_N3  ; 67      ; Clock enable               ; no     ; --                   ; --               ;
; fibre_rx_ckr                                                                                                                                                                                                                                                                                                    ; PIN_AE10      ; 31      ; Clock                      ; yes    ; Global clock         ; GCLK5            ;
; inclk                                                                                                                                                                                                                                                                                                           ; PIN_K17       ; 1       ; Clock                      ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|bit_ctr_ena~1                                                                                                                                                                                                                                                    ; LC_X37_Y10_N1 ; 6       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|cmd_tx_dat_mux_sel[2]~34                                                                                                                                                                                                                                         ; LC_X43_Y9_N4  ; 76      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|crc_ena                                                                                                                                                                                                                                                          ; LC_X38_Y10_N6 ; 64      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|bit_count_ena                                                                                                                                                                                                                                    ; LC_X46_Y8_N4  ; 7       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|item_counter~1                                                                                                                                                                                                                  ; LC_X66_Y19_N9 ; 32      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|write_ena~0                                                                                                                                                                                                                     ; LC_X43_Y9_N2  ; 6       ; Write enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|tx_ena~42                                                                                                                                                                                                                                        ; LC_X46_Y8_N6  ; 34      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|next_retire_state.idle~3                                                                                                                                                                                                                                         ; LC_X35_Y46_N8 ; 11      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|num_uops_contained_mux~2805                                                                                                                                                                                                                                      ; LC_X30_Y50_N2 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|present_insert_state~21                                                                                                                                                                                                                                          ; LC_X25_Y8_N9  ; 50      ; Clock enable, Sync. load   ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|present_insert_state~303                                                                                                                                                                                                                                         ; LC_X29_Y13_N2 ; 44      ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|present_send_state~21                                                                                                                                                                                                                                            ; LC_X33_Y11_N0 ; 13      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reduce_nor~13                                                                                                                                                                                                                                                    ; LC_X37_Y48_N4 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reduce_nor~15                                                                                                                                                                                                                                                    ; LC_X37_Y48_N5 ; 8       ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reduce_nor~39                                                                                                                                                                                                                                                    ; LC_X34_Y8_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reduce_nor~6                                                                                                                                                                                                                                                     ; LC_X28_Y14_N9 ; 13      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|reduce_nor~7                                                                                                                                                                                                                                                     ; LC_X28_Y14_N8 ; 13      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|sh_reg_parallel_i[0]~1                                                                                                                                                                                                                                           ; LC_X36_Y13_N3 ; 35      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|m_op_seq_num_next_state.rdy_low2~0                                                                                                                                                                                    ; LC_X31_Y8_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd|reduce_nor~2                                                                                                                                                                                              ; LC_X30_Y11_N3 ; 1       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_control:I1|rx_fw_o                                                                                                                                                                                                                                        ; LC_X45_Y2_N2  ; 13      ; Write enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|byte_count_clr~2                                                                                                                                                                                                                              ; LC_X31_Y6_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|byte_count_ena~1                                                                                                                                                                                                                              ; LC_X31_Y6_N7  ; 3       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|card_id_o[0]~0                                                                                                                                                                                                                                ; LC_X29_Y8_N1  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|card_id_o[15]~8                                                                                                                                                                                                                               ; LC_X32_Y14_N2 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_in[0]~0                                                                                                                                                                                                                                 ; LC_X30_Y5_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_in[16]~16                                                                                                                                                                                                                               ; LC_X30_Y4_N5  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_in[24]~24                                                                                                                                                                                                                               ; LC_X30_Y5_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_in[8]~8                                                                                                                                                                                                                                 ; LC_X30_Y5_N7  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_rcvd[0]~98                                                                                                                                                                                                                              ; LC_X28_Y4_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_rcvd[16]~97                                                                                                                                                                                                                             ; LC_X28_Y4_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_rcvd[24]~96                                                                                                                                                                                                                             ; LC_X30_Y5_N1  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_rcvd[8]~95                                                                                                                                                                                                                              ; LC_X28_Y5_N3  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cmd_code[15]~0                                                                                                                                                                                                                                ; LC_X32_Y14_N5 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cmd_code[7]~8                                                                                                                                                                                                                                 ; LC_X32_Y12_N4 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|counter:word_counter|count~13                                                                                                                                                                                                                 ; LC_X29_Y6_N9  ; 7       ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|current_state~20                                                                                                                                                                                                                              ; LC_X30_Y7_N2  ; 51      ; Async. clear               ; yes    ; Global clock         ; GCLK6            ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|current_state~21                                                                                                                                                                                                                              ; LC_X30_Y7_N9  ; 14      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|current_state~28                                                                                                                                                                                                                              ; LC_X30_Y7_N7  ; 39      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[0]~0                                                                                                                                                                                                                                  ; LC_X27_Y10_N2 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[10]~7                                                                                                                                                                                                                                 ; LC_X27_Y10_N0 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[19]~1                                                                                                                                                                                                                                 ; LC_X27_Y8_N5  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[24]~24                                                                                                                                                                                                                                ; LC_X27_Y9_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|next_state.rq_byte~2                                                                                                                                                                                                                          ; LC_X28_Y7_N5  ; 10      ; Clock enable, Write enable ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|num_data[15]~9                                                                                                                                                                                                                                ; LC_X31_Y7_N3  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|num_data[23]~1                                                                                                                                                                                                                                ; LC_X31_Y7_N7  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|num_data[31]~24                                                                                                                                                                                                                               ; LC_X31_Y7_N9  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|num_data[6]~0                                                                                                                                                                                                                                 ; LC_X30_Y7_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|param_id_o[15]~8                                                                                                                                                                                                                              ; LC_X32_Y14_N4 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|param_id_o[7]~0                                                                                                                                                                                                                               ; LC_X29_Y10_N7 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|fibre_tx:i_fibre_tx|fibre_tx_fifo:fibre_tx_fifo_inst|sync_fifo_tx:sync_fifo_tx_inst|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1|cs13a[8]                                                                                                       ; LC_X42_Y23_N8 ; 13      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|rdy_o~46                                                                                                                                                                                                                                                     ; LC_X45_Y37_N8 ; 34      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|buf_ps~21                                                                                                                                                                                                                          ; LC_X52_Y6_N9  ; 54      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|counter:read_counter|count~11                                                                                                                                                                                                      ; LC_X27_Y31_N6 ; 11      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|counter:write_counter|count~33                                                                                                                                                                                                     ; LC_X36_Y3_N3  ; 11      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|crc_data_ena                                                                                                                                                                                                                       ; LC_X48_Y4_N5  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|crc_ena                                                                                                                                                                                                                            ; LC_X52_Y4_N2  ; 64      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|crc_ps~21                                                                                                                                                                                                                          ; LC_X50_Y4_N6  ; 119     ; Clock enable, Sync. clear  ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|fifo:packet_buffer|item_counter~1                                                                                                                                                                                                  ; LC_X53_Y10_N6 ; 32      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|fifo:packet_buffer|write_ena~1                                                                                                                                                                                                     ; LC_X51_Y8_N2  ; 17      ; Write enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|fifo:packet_store|item_counter~1                                                                                                                                                                                                   ; LC_X62_Y8_N8  ; 32      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|fifo:packet_store|write_ena~0                                                                                                                                                                                                      ; LC_X37_Y8_N9  ; 27      ; Write enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|header0_ld~0                                                                                                                                                                                                                       ; LC_X35_Y3_N6  ; 13      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|header1_ld~0                                                                                                                                                                                                                       ; LC_X35_Y3_N3  ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|next_state.ready~0                                                                                                                                                                                           ; LC_X48_Y3_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|pres_state~22                                                                                                                                                                                                ; LC_X48_Y3_N6  ; 14      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|lvds_rx:lvds_receiver|rx_buf_ena~30                                                                                                                                                                                                ; LC_X48_Y3_N4  ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|packet_count~0                                                                                                                                                                                                                     ; LC_X33_Y45_N2 ; 12      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|packet_read~222                                                                                                                                                                                                                    ; LC_X32_Y31_N7 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|rd_count_ena~91                                                                                                                                                                                                                    ; LC_X32_Y31_N5 ; 11      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|read_ps~21                                                                                                                                                                                                                         ; LC_X33_Y46_N9 ; 15      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|wr_count_ena~0                                                                                                                                                                                                                     ; LC_X36_Y4_N4  ; 11      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|write_ns.write_short_hdr~0                                                                                                                                                                                                         ; LC_X35_Y3_N7  ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|buf_ps~21                                                                                                                                                                                                                         ; LC_X18_Y50_N0 ; 54      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|counter:read_counter|count~11                                                                                                                                                                                                     ; LC_X36_Y51_N9 ; 11      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|counter:write_counter|count~33                                                                                                                                                                                                    ; LC_X18_Y47_N7 ; 11      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|crc_data_ena                                                                                                                                                                                                                      ; LC_X18_Y51_N9 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|crc_ena                                                                                                                                                                                                                           ; LC_X18_Y51_N0 ; 64      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|crc_ps~21                                                                                                                                                                                                                         ; LC_X17_Y51_N4 ; 119     ; Clock enable, Sync. clear  ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|fifo:packet_buffer|item_counter~1                                                                                                                                                                                                 ; LC_X7_Y40_N7  ; 32      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|fifo:packet_buffer|write_ena~1                                                                                                                                                                                                    ; LC_X9_Y41_N9  ; 17      ; Write enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|fifo:packet_store|item_counter~1                                                                                                                                                                                                  ; LC_X12_Y33_N6 ; 32      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|fifo:packet_store|write_ena~0                                                                                                                                                                                                     ; LC_X17_Y46_N9 ; 27      ; Write enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|header0_ld~0                                                                                                                                                                                                                      ; LC_X19_Y48_N2 ; 13      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|header1_ld~0                                                                                                                                                                                                                      ; LC_X19_Y48_N8 ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|next_state.ready~0                                                                                                                                                                                          ; LC_X8_Y53_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|pres_state~22                                                                                                                                                                                               ; LC_X8_Y53_N8  ; 14      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|lvds_rx:lvds_receiver|rx_buf_ena~30                                                                                                                                                                                               ; LC_X9_Y53_N3  ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|packet_count~0                                                                                                                                                                                                                    ; LC_X9_Y48_N6  ; 12      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|packet_read~241                                                                                                                                                                                                                   ; LC_X35_Y45_N4 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|rd_count_ena~97                                                                                                                                                                                                                   ; LC_X35_Y45_N2 ; 11      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|read_ps~21                                                                                                                                                                                                                        ; LC_X9_Y49_N1  ; 15      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|wr_count_ena~0                                                                                                                                                                                                                    ; LC_X17_Y47_N3 ; 11      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|write_ns.write_short_hdr~0                                                                                                                                                                                                        ; LC_X19_Y48_N7 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|buf_ps~21                                                                                                                                                                                                                         ; LC_X6_Y45_N3  ; 54      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|counter:read_counter|count~11                                                                                                                                                                                                     ; LC_X19_Y41_N8 ; 11      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|counter:write_counter|count~33                                                                                                                                                                                                    ; LC_X18_Y45_N8 ; 11      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|crc_data_ena                                                                                                                                                                                                                      ; LC_X8_Y44_N3  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|crc_ena                                                                                                                                                                                                                           ; LC_X8_Y44_N8  ; 64      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|crc_ps~21                                                                                                                                                                                                                         ; LC_X2_Y44_N4  ; 119     ; Clock enable, Sync. clear  ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|fifo:packet_buffer|item_counter~1                                                                                                                                                                                                 ; LC_X6_Y47_N6  ; 32      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|fifo:packet_buffer|write_ena~1                                                                                                                                                                                                    ; LC_X6_Y46_N4  ; 17      ; Write enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|fifo:packet_store|item_counter~1                                                                                                                                                                                                  ; LC_X8_Y28_N5  ; 32      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|fifo:packet_store|write_ena~0                                                                                                                                                                                                     ; LC_X18_Y36_N2 ; 27      ; Write enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|header0_ld~0                                                                                                                                                                                                                      ; LC_X18_Y45_N4 ; 13      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|header1_ld~0                                                                                                                                                                                                                      ; LC_X18_Y45_N3 ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|next_state.ready~0                                                                                                                                                                                          ; LC_X1_Y43_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|pres_state~22                                                                                                                                                                                               ; LC_X1_Y43_N4  ; 14      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|lvds_rx:lvds_receiver|rx_buf_ena~30                                                                                                                                                                                               ; LC_X1_Y43_N8  ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|packet_count~0                                                                                                                                                                                                                    ; LC_X9_Y46_N6  ; 12      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|packet_read~241                                                                                                                                                                                                                   ; LC_X19_Y38_N6 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|rd_count_ena~97                                                                                                                                                                                                                   ; LC_X19_Y38_N1 ; 11      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|read_ps~21                                                                                                                                                                                                                        ; LC_X9_Y47_N3  ; 15      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|wr_count_ena~0                                                                                                                                                                                                                    ; LC_X17_Y45_N6 ; 11      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|write_ns.write_short_hdr~0                                                                                                                                                                                                        ; LC_X18_Y45_N5 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|buf_ps~21                                                                                                                                                                                                                         ; LC_X14_Y43_N2 ; 54      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|counter:read_counter|count~11                                                                                                                                                                                                     ; LC_X41_Y46_N6 ; 11      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|counter:write_counter|count~33                                                                                                                                                                                                    ; LC_X19_Y35_N1 ; 11      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|crc_data_ena                                                                                                                                                                                                                      ; LC_X13_Y39_N2 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|crc_ena                                                                                                                                                                                                                           ; LC_X13_Y40_N5 ; 64      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|crc_ps~21                                                                                                                                                                                                                         ; LC_X17_Y39_N5 ; 119     ; Clock enable, Sync. clear  ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|fifo:packet_buffer|item_counter~1                                                                                                                                                                                                 ; LC_X14_Y35_N7 ; 32      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|fifo:packet_buffer|write_ena~1                                                                                                                                                                                                    ; LC_X17_Y35_N3 ; 17      ; Write enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|fifo:packet_store|item_counter~1                                                                                                                                                                                                  ; LC_X34_Y24_N7 ; 32      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|fifo:packet_store|write_ena~0                                                                                                                                                                                                     ; LC_X34_Y28_N0 ; 27      ; Write enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|header0_ld~0                                                                                                                                                                                                                      ; LC_X18_Y34_N2 ; 13      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|header1_ld~0                                                                                                                                                                                                                      ; LC_X18_Y34_N6 ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|next_state.ready~0                                                                                                                                                                                          ; LC_X17_Y46_N1 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|pres_state~22                                                                                                                                                                                               ; LC_X17_Y46_N1 ; 14      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|lvds_rx:lvds_receiver|rx_buf_ena~30                                                                                                                                                                                               ; LC_X17_Y46_N7 ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|packet_count~0                                                                                                                                                                                                                    ; LC_X45_Y47_N6 ; 12      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|packet_read~241                                                                                                                                                                                                                   ; LC_X41_Y44_N4 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|rd_count_ena~97                                                                                                                                                                                                                   ; LC_X42_Y44_N8 ; 11      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|read_ps~21                                                                                                                                                                                                                        ; LC_X45_Y47_N7 ; 15      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|wr_count_ena~0                                                                                                                                                                                                                    ; LC_X19_Y35_N4 ; 11      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|write_ns.write_short_hdr~0                                                                                                                                                                                                        ; LC_X18_Y34_N7 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|buf_ps~21                                                                                                                                                                                                                          ; LC_X61_Y29_N8 ; 54      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|counter:read_counter|count~11                                                                                                                                                                                                      ; LC_X47_Y43_N6 ; 11      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|counter:write_counter|count~33                                                                                                                                                                                                     ; LC_X66_Y27_N3 ; 11      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|crc_data_ena                                                                                                                                                                                                                       ; LC_X66_Y32_N8 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|crc_ena                                                                                                                                                                                                                            ; LC_X66_Y34_N0 ; 64      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|crc_ps~21                                                                                                                                                                                                                          ; LC_X64_Y31_N8 ; 119     ; Clock enable, Sync. clear  ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|fifo:packet_buffer|item_counter~1                                                                                                                                                                                                  ; LC_X61_Y14_N4 ; 32      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|fifo:packet_buffer|write_ena~1                                                                                                                                                                                                     ; LC_X62_Y15_N4 ; 17      ; Write enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|fifo:packet_store|item_counter~1                                                                                                                                                                                                   ; LC_X58_Y48_N3 ; 32      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|fifo:packet_store|write_ena~0                                                                                                                                                                                                      ; LC_X68_Y43_N2 ; 27      ; Write enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|header0_ld~0                                                                                                                                                                                                                       ; LC_X66_Y28_N9 ; 13      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|header1_ld~0                                                                                                                                                                                                                       ; LC_X66_Y28_N0 ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|next_state.ready~0                                                                                                                                                                                           ; LC_X63_Y30_N1 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|pres_state~22                                                                                                                                                                                                ; LC_X63_Y30_N1 ; 14      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|lvds_rx:lvds_receiver|rx_buf_ena~30                                                                                                                                                                                                ; LC_X63_Y30_N4 ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|packet_count~0                                                                                                                                                                                                                     ; LC_X51_Y32_N6 ; 12      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|packet_read~221                                                                                                                                                                                                                    ; LC_X46_Y43_N6 ; 38      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|rd_count_ena~92                                                                                                                                                                                                                    ; LC_X46_Y43_N5 ; 11      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|read_ps~21                                                                                                                                                                                                                         ; LC_X51_Y33_N3 ; 12      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|wr_count_ena~0                                                                                                                                                                                                                     ; LC_X66_Y26_N7 ; 11      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|write_ns.write_short_hdr~0                                                                                                                                                                                                         ; LC_X66_Y28_N8 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|buf_ps~21                                                                                                                                                                                                                         ; LC_X13_Y31_N4 ; 54      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|counter:read_counter|count~11                                                                                                                                                                                                     ; LC_X24_Y30_N4 ; 11      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|counter:write_counter|count~33                                                                                                                                                                                                    ; LC_X14_Y16_N8 ; 11      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|crc_data_ena                                                                                                                                                                                                                      ; LC_X13_Y19_N6 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|crc_ena                                                                                                                                                                                                                           ; LC_X13_Y22_N7 ; 64      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|crc_ps~21                                                                                                                                                                                                                         ; LC_X13_Y19_N7 ; 119     ; Clock enable, Sync. clear  ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|fifo:packet_buffer|item_counter~1                                                                                                                                                                                                 ; LC_X7_Y33_N2  ; 32      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|fifo:packet_buffer|write_ena~1                                                                                                                                                                                                    ; LC_X9_Y28_N5  ; 17      ; Write enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|fifo:packet_store|item_counter~1                                                                                                                                                                                                  ; LC_X9_Y24_N8  ; 32      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|fifo:packet_store|write_ena~0                                                                                                                                                                                                     ; LC_X17_Y24_N2 ; 27      ; Write enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|header0_ld~0                                                                                                                                                                                                                      ; LC_X14_Y15_N6 ; 13      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|header1_ld~0                                                                                                                                                                                                                      ; LC_X14_Y15_N0 ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|next_state.ready~0                                                                                                                                                                                          ; LC_X14_Y3_N7  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|pres_state~22                                                                                                                                                                                               ; LC_X14_Y3_N7  ; 14      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|lvds_rx:lvds_receiver|rx_buf_ena~30                                                                                                                                                                                               ; LC_X14_Y3_N4  ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|packet_count~0                                                                                                                                                                                                                    ; LC_X22_Y29_N2 ; 12      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|packet_read~241                                                                                                                                                                                                                   ; LC_X27_Y30_N6 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|rd_count_ena~97                                                                                                                                                                                                                   ; LC_X24_Y29_N8 ; 11      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|read_ps~21                                                                                                                                                                                                                        ; LC_X23_Y29_N6 ; 15      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|wr_count_ena~0                                                                                                                                                                                                                    ; LC_X14_Y19_N6 ; 11      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|write_ns.write_short_hdr~0                                                                                                                                                                                                        ; LC_X14_Y16_N6 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|buf_ps~21                                                                                                                                                                                                                         ; LC_X29_Y53_N2 ; 54      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|counter:read_counter|count~11                                                                                                                                                                                                     ; LC_X43_Y46_N6 ; 11      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|counter:write_counter|count~33                                                                                                                                                                                                    ; LC_X47_Y51_N9 ; 11      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|crc_data_ena                                                                                                                                                                                                                      ; LC_X27_Y50_N5 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|crc_ena                                                                                                                                                                                                                           ; LC_X27_Y50_N2 ; 64      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|crc_ps~21                                                                                                                                                                                                                         ; LC_X28_Y49_N9 ; 119     ; Clock enable, Sync. clear  ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|fifo:packet_buffer|item_counter~1                                                                                                                                                                                                 ; LC_X28_Y51_N8 ; 32      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|fifo:packet_buffer|write_ena~1                                                                                                                                                                                                    ; LC_X29_Y51_N4 ; 17      ; Write enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|fifo:packet_store|item_counter~1                                                                                                                                                                                                  ; LC_X51_Y30_N2 ; 32      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|fifo:packet_store|write_ena~0                                                                                                                                                                                                     ; LC_X51_Y44_N2 ; 27      ; Write enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|header0_ld~0                                                                                                                                                                                                                      ; LC_X47_Y49_N4 ; 13      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|header1_ld~0                                                                                                                                                                                                                      ; LC_X47_Y49_N5 ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|next_state.ready~0                                                                                                                                                                                          ; LC_X24_Y15_N3 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|pres_state~22                                                                                                                                                                                               ; LC_X24_Y15_N3 ; 14      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|lvds_rx:lvds_receiver|rx_buf_ena~30                                                                                                                                                                                               ; LC_X24_Y15_N4 ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|packet_count~0                                                                                                                                                                                                                    ; LC_X45_Y50_N7 ; 12      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|packet_read~241                                                                                                                                                                                                                   ; LC_X43_Y45_N2 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|rd_count_ena~97                                                                                                                                                                                                                   ; LC_X43_Y45_N9 ; 11      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|read_ps~21                                                                                                                                                                                                                        ; LC_X45_Y45_N8 ; 13      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|wr_count_ena~0                                                                                                                                                                                                                    ; LC_X47_Y50_N4 ; 11      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|write_ns.write_short_hdr~0                                                                                                                                                                                                        ; LC_X47_Y49_N6 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|buf_ps~21                                                                                                                                                                                                                         ; LC_X58_Y9_N4  ; 54      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|counter:read_counter|count~11                                                                                                                                                                                                     ; LC_X36_Y28_N0 ; 11      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|counter:write_counter|count~33                                                                                                                                                                                                    ; LC_X66_Y15_N3 ; 11      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|crc_data_ena                                                                                                                                                                                                                      ; LC_X64_Y8_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|crc_ena                                                                                                                                                                                                                           ; LC_X61_Y9_N4  ; 64      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|crc_ps~21                                                                                                                                                                                                                         ; LC_X60_Y9_N3  ; 119     ; Clock enable, Sync. clear  ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|fifo:packet_buffer|item_counter~1                                                                                                                                                                                                 ; LC_X17_Y28_N2 ; 32      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|fifo:packet_buffer|write_ena~1                                                                                                                                                                                                    ; LC_X27_Y15_N0 ; 17      ; Write enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|fifo:packet_store|item_counter~1                                                                                                                                                                                                  ; LC_X19_Y15_N8 ; 32      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|fifo:packet_store|write_ena~0                                                                                                                                                                                                     ; LC_X41_Y15_N2 ; 27      ; Write enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|header0_ld~0                                                                                                                                                                                                                      ; LC_X67_Y16_N0 ; 13      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|header1_ld~0                                                                                                                                                                                                                      ; LC_X67_Y16_N7 ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|next_state.ready~0                                                                                                                                                                                          ; LC_X60_Y5_N3  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|pres_state~22                                                                                                                                                                                               ; LC_X60_Y5_N3  ; 14      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|lvds_rx:lvds_receiver|rx_buf_ena~30                                                                                                                                                                                               ; LC_X60_Y5_N6  ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|packet_count~0                                                                                                                                                                                                                    ; LC_X63_Y14_N0 ; 12      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|packet_read~241                                                                                                                                                                                                                   ; LC_X37_Y29_N8 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|rd_count_ena~97                                                                                                                                                                                                                   ; LC_X37_Y30_N7 ; 11      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|read_ps~21                                                                                                                                                                                                                        ; LC_X37_Y30_N3 ; 13      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|wr_count_ena~0                                                                                                                                                                                                                    ; LC_X64_Y14_N5 ; 11      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|write_ns.write_short_hdr~0                                                                                                                                                                                                        ; LC_X66_Y16_N2 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|buf_ps~21                                                                                                                                                                                                                         ; LC_X8_Y14_N9  ; 54      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|counter:read_counter|count~11                                                                                                                                                                                                     ; LC_X24_Y32_N6 ; 11      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|counter:write_counter|count~33                                                                                                                                                                                                    ; LC_X17_Y11_N4 ; 11      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|crc_data_ena                                                                                                                                                                                                                      ; LC_X12_Y12_N8 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|crc_ena                                                                                                                                                                                                                           ; LC_X9_Y12_N7  ; 64      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|crc_ps~21                                                                                                                                                                                                                         ; LC_X8_Y12_N7  ; 119     ; Clock enable, Sync. clear  ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|fifo:packet_buffer|item_counter~1                                                                                                                                                                                                 ; LC_X5_Y47_N7  ; 32      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|fifo:packet_buffer|write_ena~1                                                                                                                                                                                                    ; LC_X8_Y33_N3  ; 17      ; Write enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|fifo:packet_store|item_counter~1                                                                                                                                                                                                  ; LC_X9_Y19_N2  ; 32      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|fifo:packet_store|write_ena~0                                                                                                                                                                                                     ; LC_X13_Y20_N7 ; 13      ; Write enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|header0_ld~0                                                                                                                                                                                                                      ; LC_X17_Y11_N1 ; 13      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|header1_ld~0                                                                                                                                                                                                                      ; LC_X17_Y11_N9 ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|next_state.ready~0                                                                                                                                                                                          ; LC_X12_Y10_N5 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|pres_state~22                                                                                                                                                                                               ; LC_X12_Y10_N5 ; 14      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|lvds_rx:lvds_receiver|rx_buf_ena~30                                                                                                                                                                                               ; LC_X12_Y10_N0 ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|packet_count~0                                                                                                                                                                                                                    ; LC_X18_Y22_N2 ; 12      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|packet_read~241                                                                                                                                                                                                                   ; LC_X28_Y31_N2 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|rd_count_ena~97                                                                                                                                                                                                                   ; LC_X28_Y31_N4 ; 11      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|read_ps~21                                                                                                                                                                                                                        ; LC_X28_Y30_N0 ; 13      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|wr_count_ena~0                                                                                                                                                                                                                    ; LC_X18_Y13_N5 ; 11      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|write_ns.write_short_hdr~0                                                                                                                                                                                                        ; LC_X17_Y11_N7 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_retire:rqr|next_retire_state.headerb~29                                                                                                                                                                                                          ; LC_X45_Y41_N2 ; 3       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_retire:rqr|present_retire_state~21                                                                                                                                                                                                               ; LC_X45_Y41_N2 ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_retire:rqr|present_retire_state~22                                                                                                                                                                                                               ; LC_X45_Y27_N2 ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_retire:rqr|present_retire_state~23                                                                                                                                                                                                               ; LC_X45_Y27_N7 ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|accum_ena                                                                                                                                                                                                                       ; LC_X45_Y41_N7 ; 36      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|pres_state~20                                                                                                                                                                                                                   ; LC_X45_Y41_N8 ; 39      ; Async. clear               ; yes    ; Global clock         ; GCLK9            ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|us_timer:timeout_timer|reduce_nor~0                                                                                                                                                                                             ; LC_X48_Y48_N0 ; 33      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|checksum_in_mux_sel                                                                                                                                                                                                                                ; LC_X45_Y34_N1 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|ena_head_count                                                                                                                                                                                                                                     ; LC_X47_Y35_N3 ; 6       ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|fibre_current_state~110                                                                                                                                                                                                                            ; LC_X46_Y37_N7 ; 5       ; Write enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|fibre_current_state~20                                                                                                                                                                                                                             ; LC_X45_Y37_N3 ; 83      ; Sync. clear                ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|fibre_current_state~86                                                                                                                                                                                                                             ; LC_X46_Y36_N8 ; 68      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|fibre_current_state~95                                                                                                                                                                                                                             ; LC_X45_Y33_N0 ; 36      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|packet_type[10]~202                                                                                                                                                                                                                                ; LC_X45_Y27_N6 ; 39      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|packet_word2_3mux_sel[0]                                                                                                                                                                                                                           ; LC_X43_Y26_N4 ; 72      ; Sync. load                 ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|reduce_or~5                                                                                                                                                                                                                                        ; LC_X48_Y33_N2 ; 35      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|register_cmd_code~0                                                                                                                                                                                                                                ; LC_X37_Y24_N5 ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|write_fifo~336                                                                                                                                                                                                                                     ; LC_X47_Y31_N6 ; 13      ; Write enable               ; no     ; --                   ; --               ;
; leds:led0|led_data[0]~2                                                                                                                                                                                                                                                                                         ; LC_X5_Y8_N7   ; 1       ; Clock enable               ; no     ; --                   ; --               ;
; leds:led0|led_data[1]~1                                                                                                                                                                                                                                                                                         ; LC_X5_Y8_N6   ; 1       ; Clock enable               ; no     ; --                   ; --               ;
; leds:led0|led_data[2]~0                                                                                                                                                                                                                                                                                         ; LC_X5_Y9_N4   ; 1       ; Clock enable               ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_param|start_wren~0                                                                                                                                                                                                                                                                          ; LC_X7_Y10_N5  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; ret_dat_wbs:ret_dat_param|stop_wren~0                                                                                                                                                                                                                                                                           ; LC_X7_Y9_N0   ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; rst                                                                                                                                                                                                                                                                                                             ; LC_X1_Y30_N8  ; 6383    ; Async. clear, Async. load  ; yes    ; Global clock         ; GCLK1            ;
; rst_n                                                                                                                                                                                                                                                                                                           ; PIN_AC9       ; 13      ; Async. clear               ; yes    ; Global clock         ; GCLK4            ;
; sld_hub:sld_hub_inst|BROADCAST_ENA~29                                                                                                                                                                                                                                                                           ; LC_X13_Y27_N1 ; 1       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|CLEAR_SIGNAL~0                                                                                                                                                                                                                                                                             ; LC_X8_Y30_N8  ; 25      ; Async. clear               ; yes    ; Global clock         ; GCLK11           ;
; sld_hub:sld_hub_inst|GEN_SHADOW_IRF~0                                                                                                                                                                                                                                                                           ; LC_X13_Y27_N4 ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|IRF_ENABLE[1]~79                                                                                                                                                                                                                                                                           ; LC_X13_Y27_N6 ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|IRF_ENA_ENABLE~27                                                                                                                                                                                                                                                                          ; LC_X13_Y27_N3 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|IRSR_ENA                                                                                                                                                                                                                                                                                   ; LC_X18_Y27_N2 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|NODE_ENA~1                                                                                                                                                                                                                                                                                 ; LC_X13_Y27_N5 ; 1       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|comb~6                                                                                                                                                                                                                                                                                     ; LC_X13_Y27_N7 ; 1       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|comb~75                                                                                                                                                                                                                                                                                    ; LC_X18_Y27_N3 ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|comb~8                                                                                                                                                                                                                                                                                     ; LC_X12_Y28_N7 ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|jtag_debug_mode_usr1                                                                                                                                                                                                                                                                       ; LC_X18_Y30_N6 ; 10      ; Async. clear               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|process12~0                                                                                                                                                                                                                                                                                ; LC_X14_Y26_N7 ; 6       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|process2~0                                                                                                                                                                                                                                                                                 ; LC_X17_Y27_N2 ; 1       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF|Q[1]                                                                                                                                                                                                                                                              ; LC_X13_Y26_N3 ; 10      ; Async. clear               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0]                                                                                                                                                                                                                                         ; LC_X18_Y28_N6 ; 15      ; Async. clear               ; yes    ; Global clock         ; GCLK7            ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[11]                                                                                                                                                                                                                                        ; LC_X18_Y29_N8 ; 12      ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[12]                                                                                                                                                                                                                                        ; LC_X18_Y29_N3 ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[4]                                                                                                                                                                                                                                         ; LC_X13_Y29_N5 ; 58      ; Sync. load                 ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[8]                                                                                                                                                                                                                                         ; LC_X13_Y29_N3 ; 12      ; Async. clear               ; no     ; --                   ; --               ;
; sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG|word_counter[4]~9                                                                                                                                                                                                                                                  ; LC_X12_Y28_N5 ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|comb~31                                                                                                                                                                                                                                                                          ; LC_X13_Y30_N2 ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|reset_all                                                                                                                                                                                                                                                                        ; LC_X1_Y26_N1  ; 1132    ; Async. clear               ; yes    ; Global clock         ; GCLK2            ;
; sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|lpm_counter:\write_address_non_zero_gen:write_pointer_counter|carrybit[13]~155                                                                                                                                                ; LC_X19_Y25_N6 ; 3       ; Clock enable               ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_acquisition_buffer:sld_acquisition_buffer_inst|trigger_write_addr_latch_ena~13                                                                                                                                                                                               ; LC_X18_Y25_N4 ; 13      ; Clock enable               ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|buffer_write_addr_adv_ena_int~52                                                                                                                                                                                                                     ; LC_X19_Y25_N9 ; 13      ; Clock enable               ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|buffer_write_ena_int~40                                                                                                                                                                                                                              ; LC_X19_Y25_N8 ; 3       ; Write enable               ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_level_seq_mgr:ela_level_seq_mgr|process0~1                                                                                                                                                                                                   ; LC_X19_Y24_N6 ; 1       ; Clock enable               ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_level_seq_mgr:ela_level_seq_mgr|process1~0                                                                                                                                                                                                   ; LC_X35_Y23_N4 ; 1       ; Clock enable               ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_level_seq_mgr:ela_level_seq_mgr|process2~0                                                                                                                                                                                                   ; LC_X35_Y23_N1 ; 1       ; Clock enable               ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|lpm_compare:\non_zero_sample_depth_gen:segment_addr_compare|comptree:comparator|cmpchain:cmp_end|comptree:comp|comptree:sub_comptree|comptree:sub_comptree|cmpchain:cmp_end|aeb_out~0 ; LC_X14_Y28_N3 ; 13      ; Sync. clear                ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_segment_mgr:\gen_non_zero_sample_depth_segment:seg_mgr|segment_write_addr_adv_ena                                                                                                                                                            ; LC_X14_Y28_N2 ; 16      ; Sync. load                 ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|sld_ela_state_machine:sm1|post_trigger_count_enable                                                                                                                                                                                                  ; LC_X19_Y23_N9 ; 15      ; Clock enable               ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|trigger_setup_ena                                                                                                                                                                                                                                    ; LC_X14_Y30_N6 ; 893     ; Clock enable               ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~30                                                                                                                                                                           ; LC_X14_Y26_N2 ; 13      ; Async. clear               ; yes    ; Global clock         ; GCLK3            ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|do_advance_read_pointer                                                                                                                                                                         ; LC_X53_Y29_N2 ; 13      ; Clock enable               ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|alt_counter_stratix:wysi_counter|modulus_trigger                                                                                      ; LC_X53_Y30_N8 ; 8       ; Sync. load                 ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                                                                                                                               ; LC_X22_Y29_N0 ; 10      ; Async. clear               ; yes    ; Global clock         ; GCLK10           ;
; sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|clear_signal                                                                                                                                                                                                                                               ; LC_X13_Y26_N4 ; 17      ; Async. clear               ; yes    ; Global clock         ; GCLK8            ;
; sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|word_counter[0]~10                                                                                                                                                                                                                                         ; LC_X12_Y30_N1 ; 1       ; Clock enable               ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|word_counter[1]~154                                                                                                                                                                                                                                        ; LC_X12_Y30_N3 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|word_counter[2]~155                                                                                                                                                                                                                                        ; LC_X12_Y29_N5 ; 1       ; Clock enable               ; no     ; --                   ; --               ;
; sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|word_counter[3]~7                                                                                                                                                                                                                                          ; LC_X12_Y30_N7 ; 1       ; Clock enable               ; no     ; --                   ; --               ;
; sync_gen:sync_gen0|sync_gen_core:sgc|LessThan~129                                                                                                                                                                                                                                                               ; LC_X19_Y2_N6  ; 32      ; Sync. clear                ; no     ; --                   ; --               ;
; sync_gen:sync_gen0|sync_gen_core:sgc|LessThan~163                                                                                                                                                                                                                                                               ; LC_X13_Y5_N5  ; 32      ; Sync. clear                ; no     ; --                   ; --               ;
; sync_gen:sync_gen0|sync_gen_core:sgc|current_state~27                                                                                                                                                                                                                                                           ; LC_X18_Y5_N8  ; 17      ; Clock enable               ; no     ; --                   ; --               ;
; sync_gen:sync_gen0|sync_gen_core:sgc|new_frame_period~448                                                                                                                                                                                                                                                       ; LC_X19_Y5_N0  ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|dv_en_wren~1                                                                                                                                                                                                                                                                ; LC_X6_Y11_N3  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|num_rows_wren~16                                                                                                                                                                                                                                                            ; LC_X6_Y9_N4   ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|row_length_wren~15                                                                                                                                                                                                                                                          ; LC_X6_Y9_N2   ; 32      ; Clock enable               ; no     ; --                   ; --               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+----------------------------+--------+----------------------+------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                               ;
+---------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+----------------------+------------------+
; Name                                                                                                                                  ; Location      ; Fan-Out ; Global Resource Used ; Global Line Name ;
+---------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+----------------------+------------------+
; altera_internal_jtag~TCKUTAP                                                                                                          ; ELA_X0_Y28_N0 ; 1176    ; Global clock         ; GCLK0            ;
; cc_pll:pll0|altpll:altpll_component|_clk0                                                                                             ; PLL_5         ; 6667    ; Global clock         ; GCLK12           ;
; cc_pll:pll0|altpll:altpll_component|_clk1                                                                                             ; PLL_5         ; 4       ; Global clock         ; GCLK14           ;
; cc_pll:pll0|altpll:altpll_component|_clk2                                                                                             ; PLL_5         ; 820     ; Global clock         ; GCLK15           ;
; cc_pll:pll0|altpll:altpll_component|_clk3                                                                                             ; PLL_5         ; 23      ; Global clock         ; GCLK13           ;
; fibre_rx_ckr                                                                                                                          ; PIN_AE10      ; 31      ; Global clock         ; GCLK5            ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|current_state~20                                                    ; LC_X30_Y7_N2  ; 51      ; Global clock         ; GCLK6            ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|pres_state~20                                         ; LC_X45_Y41_N8 ; 39      ; Global clock         ; GCLK9            ;
; rst                                                                                                                                   ; LC_X1_Y30_N8  ; 6383    ; Global clock         ; GCLK1            ;
; rst_n                                                                                                                                 ; PIN_AC9       ; 13      ; Global clock         ; GCLK4            ;
; sld_hub:sld_hub_inst|CLEAR_SIGNAL~0                                                                                                   ; LC_X8_Y30_N8  ; 25      ; Global clock         ; GCLK11           ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0]                                                               ; LC_X18_Y28_N6 ; 15      ; Global clock         ; GCLK7            ;
; sld_signaltap:auto_signaltap_0|reset_all                                                                                              ; LC_X1_Y26_N1  ; 1132    ; Global clock         ; GCLK2            ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~30 ; LC_X14_Y26_N2 ; 13      ; Global clock         ; GCLK3            ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena     ; LC_X22_Y29_N0 ; 10      ; Global clock         ; GCLK10           ;
; sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|clear_signal                                                                     ; LC_X13_Y26_N4 ; 17      ; Global clock         ; GCLK8            ;
+---------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+----------------------+------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                      ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|trigger_setup_ena                                                                                                                              ; 893     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load~18                                                                         ; 144     ;
; sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load                                                                            ; 144     ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|crc_ps~21                                                                                                                   ; 119     ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|crc_ps~21                                                                                                                   ; 119     ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|crc_ps~21                                                                                                                   ; 119     ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|crc_ps~21                                                                                                                    ; 119     ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|crc_ps~21                                                                                                                   ; 119     ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|crc_ps~21                                                                                                                   ; 119     ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|crc_ps~21                                                                                                                   ; 119     ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|crc_ps~21                                                                                                                   ; 119     ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|crc_ps~21                                                                                                                    ; 119     ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|crc_pres_state~21                                                                                                                                             ; 119     ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd|mux_sel[1]~3                                                                                        ; 117     ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|crc_pres_state~21                                                                                                                                       ; 104     ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|data_o[4]~70                                                                                                                                           ; 99      ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|current_state~26                                                                                                ; 97      ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|data_mux_sel[0]~74                                                                                              ; 89      ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|fibre_current_state~20                                                                                                                       ; 83      ;
; issue_reply:issue_reply0|fibre_tx:i_fibre_tx|fibre_tx_fifo:fibre_tx_fifo_inst|sync_fifo_tx:sync_fifo_tx_inst|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1|cs11a[0] ; 80      ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|cmd_tx_dat_mux_sel[2]~34                                                                                                                                   ; 76      ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|fibre_current_state~25                                                                                                                       ; 75      ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|packet_word2_3mux_sel[0]                                                                                                                     ; 72      ;
; sync_gen:sync_gen0|sync_gen_wbs:wbi|rd_cmd~27                                                                                                                                                             ; 69      ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|fibre_current_state~86                                                                                                                       ; 68      ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|present_retire_state~29                                                                                                                                    ; 67      ;
; dispatch:cmd0|pres_state~20                                                                                                                                                                               ; 67      ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|rx_pres_state~30                                                                                                                                              ; 67      ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|present_retire_state~24                                                                                                                                    ; 66      ;
; dispatch:cmd0|dispatch_wishbone:wishbone|pres_state~21                                                                                                                                                    ; 65      ;
; issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd|reduce_nor~12                                                                                       ; 64      ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|crc_ena                                                                                                                                                 ; 64      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|crc_ena                                                                                                                     ; 64      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|crc_ena                                                                                                                     ; 64      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|crc_ena                                                                                                                     ; 64      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|crc_ena                                                                                                                      ; 64      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|crc_ena                                                                                                                     ; 64      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|crc_ena                                                                                                                     ; 64      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|crc_ena                                                                                                                     ; 64      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|crc_ena                                                                                                                     ; 64      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|crc_ena                                                                                                                      ; 64      ;
; dispatch:cmd0|dispatch_cmd_receive:receiver|crc_ena~3                                                                                                                                                     ; 64      ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|crc_ena                                                                                                                                                    ; 64      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|counter:calc_counter|count[0]                                                                                             ; 61      ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|data_sig_mux_sel[2]~56                                                                                                                                     ; 58      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|reduce_nor~26                                                                                                             ; 58      ;
; sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[4]                                                                                                                                   ; 58      ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|data_sig_mux_sel[1]~57                                                                                                                                     ; 57      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|pres_state~21                                                                                                             ; 57      ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|packet_word2_3mux_sel[1]                                                                                                                     ; 56      ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+---------+---------------------+-------+------+--------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                      ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size    ; Implementation Bits ; M512s ; M4Ks ; M-RAMs ; MIF  ; Location                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+---------+---------------------+-------+------+--------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; dispatch:cmd0|dispatch_data_buf:receive_buf|altsyncram:altsyncram_component|altsyncram_4nb1:auto_generated|ALTSYNCRAM                                                                                                                                     ; AUTO ; Simple Dual Port ; 64           ; 32           ; 64           ; 32           ; 2048    ; 2048                ; 4     ; 0    ; 0      ; None ; M512_X4_Y13, M512_X4_Y15, M512_X4_Y16, M512_X4_Y14                                                                                                                                                             ;
; dispatch:cmd0|dispatch_data_buf:transmit_buf|altsyncram:altsyncram_component|altsyncram_4nb1:auto_generated|ALTSYNCRAM                                                                                                                                    ; AUTO ; Simple Dual Port ; 64           ; 32           ; 64           ; 32           ; 2048    ; 2048                ; 4     ; 0    ; 0      ; None ; M512_X4_Y25, M512_X4_Y23, M512_X4_Y22, M512_X4_Y24                                                                                                                                                             ;
; dispatch:cmd0|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_ml21:auto_generated|ALTSYNCRAM                                                                                                     ; AUTO ; Simple Dual Port ; 16           ; 32           ; 16           ; 32           ; 512     ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X4_Y31, M512_X4_Y32                                                                                                                                                                                       ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_akf1:auto_generated|ALTSYNCRAM                                               ; AUTO ; Simple Dual Port ; 256          ; 32           ; 256          ; 32           ; 8192    ; 8192                ; 0     ; 2    ; 0      ; None ; M4K_X39_Y11, M4K_X39_Y12                                                                                                                                                                                       ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_akf1:auto_generated|ALTSYNCRAM                                               ; AUTO ; Simple Dual Port ; 256          ; 32           ; 256          ; 32           ; 8192    ; 8192                ; 0     ; 2    ; 0      ; None ; M4K_X39_Y13, M4K_X39_Y14                                                                                                                                                                                       ;
; issue_reply:issue_reply0|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_ml21:auto_generated|ALTSYNCRAM                                                                                                         ; AUTO ; Simple Dual Port ; 16           ; 32           ; 16           ; 32           ; 512     ; 512                 ; 2     ; 0    ; 0      ; None ; M512_X44_Y8, M512_X44_Y9                                                                                                                                                                                       ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1|dpram_cor:dpram5|altsyncram_hic1:altsyncram14|ALTSYNCRAM                             ; AUTO ; Simple Dual Port ; 256          ; 8            ; 256          ; 8            ; 2048    ; 2048                ; 4     ; 0    ; 0      ; None ; M512_X44_Y4, M512_X44_Y2, M512_X44_Y3, M512_X44_Y5                                                                                                                                                             ;
; issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|altsyncram:mem0|altsyncram_hhe2:auto_generated|ALTSYNCRAM                                                                                                                               ; AUTO ; Simple Dual Port ; 64           ; 32           ; 64           ; 32           ; 2048    ; 2048                ; 4     ; 0    ; 0      ; None ; M512_X26_Y10, M512_X26_Y11, M512_X26_Y9, M512_X26_Y8                                                                                                                                                           ;
; issue_reply:issue_reply0|fibre_tx:i_fibre_tx|fibre_tx_fifo:fibre_tx_fifo_inst|sync_fifo_tx:sync_fifo_tx_inst|dcfifo:dcfifo_component|dcfifo_k541:auto_generated|alt_sync_fifo_jkm:alt_sync_fifo1|dpram_cor:dpram5|altsyncram_hic1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 256          ; 8            ; 256          ; 8            ; 2048    ; 2048                ; 4     ; 0    ; 0      ; None ; M512_X44_Y24, M512_X44_Y23, M512_X44_Y25, M512_X44_Y22                                                                                                                                                         ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_0m21:auto_generated|ALTSYNCRAM                                                                                         ; AUTO ; Simple Dual Port ; 512          ; 32           ; 512          ; 32           ; 16384   ; 16384               ; 5     ; 3    ; 0      ; None ; M4K_X39_Y4, M4K_X39_Y3, M4K_X39_Y6, M512_X26_Y7, M512_X26_Y6, M512_X26_Y5, M512_X26_Y4, M512_X26_Y3                                                                                                            ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_ac|fifo:packet_store|altsyncram:fifo_storage|altsyncram_io21:auto_generated|ALTSYNCRAM                                                                                          ; AUTO ; Simple Dual Port ; 2048         ; 32           ; 2048         ; 32           ; 65536   ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X39_Y8, M4K_X15_Y2, M4K_X15_Y8, M4K_X39_Y7, M4K_X15_Y7, M4K_X15_Y5, M4K_X15_Y3, M4K_X39_Y1, M4K_X15_Y6, M4K_X39_Y9, M4K_X39_Y10, M4K_X15_Y9, M4K_X39_Y5, M4K_X39_Y2, M4K_X15_Y1, M4K_X15_Y4                ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_0m21:auto_generated|ALTSYNCRAM                                                                                        ; AUTO ; Simple Dual Port ; 512          ; 32           ; 512          ; 32           ; 16384   ; 16384               ; 5     ; 3    ; 0      ; None ; M4K_X15_Y52, M4K_X15_Y53, M4K_X15_Y51, M512_X20_Y52, M512_X20_Y53, M512_X20_Y51, M512_X20_Y49, M512_X20_Y50                                                                                                    ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc1|fifo:packet_store|altsyncram:fifo_storage|altsyncram_io21:auto_generated|ALTSYNCRAM                                                                                         ; AUTO ; Simple Dual Port ; 2048         ; 32           ; 2048         ; 32           ; 65536   ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X15_Y57, M4K_X39_Y52, M4K_X39_Y55, M4K_X15_Y55, M4K_X15_Y54, M4K_X15_Y50, M4K_X39_Y56, M4K_X15_Y47, M4K_X39_Y51, M4K_X15_Y46, M4K_X39_Y57, M4K_X15_Y45, M4K_X39_Y53, M4K_X15_Y56, M4K_X15_Y49, M4K_X15_Y48 ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_0m21:auto_generated|ALTSYNCRAM                                                                                        ; AUTO ; Simple Dual Port ; 512          ; 32           ; 512          ; 32           ; 16384   ; 16384               ; 5     ; 3    ; 0      ; None ; M4K_X15_Y41, M512_X4_Y42, M4K_X15_Y42, M512_X4_Y41, M4K_X15_Y44, M512_X4_Y45, M512_X4_Y43, M512_X4_Y44                                                                                                         ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc2|fifo:packet_store|altsyncram:fifo_storage|altsyncram_io21:auto_generated|ALTSYNCRAM                                                                                         ; AUTO ; Simple Dual Port ; 2048         ; 32           ; 2048         ; 32           ; 65536   ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X39_Y40, M4K_X15_Y40, M4K_X39_Y36, M4K_X15_Y38, M4K_X15_Y37, M4K_X39_Y38, M4K_X39_Y37, M4K_X39_Y43, M4K_X15_Y36, M4K_X39_Y41, M4K_X39_Y42, M4K_X15_Y35, M4K_X39_Y35, M4K_X15_Y43, M4K_X15_Y39, M4K_X39_Y39 ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_0m21:auto_generated|ALTSYNCRAM                                                                                        ; AUTO ; Simple Dual Port ; 512          ; 32           ; 512          ; 32           ; 16384   ; 16384               ; 5     ; 3    ; 0      ; None ; M512_X20_Y31, M4K_X15_Y31, M512_X20_Y30, M4K_X15_Y32, M4K_X15_Y33, M512_X20_Y33, M512_X20_Y29, M512_X20_Y32                                                                                                    ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_bc3|fifo:packet_store|altsyncram:fifo_storage|altsyncram_io21:auto_generated|ALTSYNCRAM                                                                                         ; AUTO ; Simple Dual Port ; 2048         ; 32           ; 2048         ; 32           ; 65536   ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X39_Y25, M4K_X39_Y26, M4K_X39_Y28, M4K_X15_Y30, M4K_X39_Y32, M4K_X39_Y31, M4K_X15_Y27, M4K_X39_Y34, M4K_X39_Y29, M4K_X15_Y34, M4K_X15_Y28, M4K_X39_Y27, M4K_X15_Y26, M4K_X39_Y33, M4K_X15_Y29, M4K_X39_Y30 ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_0m21:auto_generated|ALTSYNCRAM                                                                                         ; AUTO ; Simple Dual Port ; 512          ; 32           ; 512          ; 32           ; 16384   ; 16384               ; 5     ; 3    ; 0      ; None ; M4K_X69_Y31, M4K_X69_Y29, M4K_X69_Y33, M512_X65_Y31, M512_X65_Y33, M512_X65_Y29, M512_X65_Y32, M512_X65_Y30                                                                                                    ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|fifo:packet_store|altsyncram:fifo_storage|altsyncram_io21:auto_generated|ALTSYNCRAM                                                                                          ; AUTO ; Simple Dual Port ; 2048         ; 32           ; 2048         ; 32           ; 65536   ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X69_Y40, M4K_X69_Y41, M4K_X69_Y36, M4K_X69_Y34, M4K_X69_Y30, M4K_X69_Y35, M4K_X69_Y38, M4K_X69_Y42, M4K_X69_Y26, M4K_X69_Y43, M4K_X69_Y25, M4K_X69_Y39, M4K_X69_Y32, M4K_X69_Y37, M4K_X69_Y27, M4K_X69_Y28 ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_0m21:auto_generated|ALTSYNCRAM                                                                                        ; AUTO ; Simple Dual Port ; 512          ; 32           ; 512          ; 32           ; 16384   ; 16384               ; 5     ; 3    ; 0      ; None ; M512_X4_Y19, M4K_X15_Y18, M4K_X15_Y20, M4K_X15_Y19, M512_X4_Y18, M512_X4_Y17, M512_X4_Y20, M512_X4_Y21                                                                                                         ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc1|fifo:packet_store|altsyncram:fifo_storage|altsyncram_io21:auto_generated|ALTSYNCRAM                                                                                         ; AUTO ; Simple Dual Port ; 2048         ; 32           ; 2048         ; 32           ; 65536   ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X39_Y19, M4K_X15_Y13, M4K_X39_Y21, M4K_X15_Y17, M4K_X39_Y20, M4K_X15_Y15, M4K_X39_Y18, M4K_X39_Y22, M4K_X39_Y24, M4K_X39_Y23, M4K_X15_Y21, M4K_X15_Y14, M4K_X15_Y16, M4K_X15_Y24, M4K_X15_Y22, M4K_X15_Y23 ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_0m21:auto_generated|ALTSYNCRAM                                                                                        ; AUTO ; Simple Dual Port ; 512          ; 32           ; 512          ; 32           ; 16384   ; 16384               ; 5     ; 3    ; 0      ; None ; M4K_X39_Y50, M512_X44_Y52, M4K_X39_Y48, M512_X44_Y51, M4K_X39_Y49, M512_X44_Y48, M512_X44_Y49, M512_X44_Y50                                                                                                    ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc2|fifo:packet_store|altsyncram:fifo_storage|altsyncram_io21:auto_generated|ALTSYNCRAM                                                                                         ; AUTO ; Simple Dual Port ; 2048         ; 32           ; 2048         ; 32           ; 65536   ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X39_Y54, M4K_X69_Y54, M4K_X39_Y47, M4K_X69_Y45, M4K_X69_Y48, M4K_X69_Y53, M4K_X69_Y52, M4K_X39_Y44, M4K_X39_Y45, M4K_X69_Y46, M4K_X69_Y47, M4K_X69_Y44, M4K_X39_Y46, M4K_X69_Y49, M4K_X69_Y50, M4K_X69_Y51 ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_0m21:auto_generated|ALTSYNCRAM                                                                                        ; AUTO ; Simple Dual Port ; 512          ; 32           ; 512          ; 32           ; 16384   ; 16384               ; 5     ; 3    ; 0      ; None ; M512_X65_Y13, M4K_X69_Y10, M4K_X69_Y9, M4K_X69_Y11, M512_X65_Y12, M512_X65_Y11, M512_X65_Y9, M512_X65_Y10                                                                                                      ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|fifo:packet_store|altsyncram:fifo_storage|altsyncram_io21:auto_generated|ALTSYNCRAM                                                                                         ; AUTO ; Simple Dual Port ; 2048         ; 32           ; 2048         ; 32           ; 65536   ; 65536               ; 0     ; 16   ; 0      ; None ; M4K_X39_Y16, M4K_X69_Y20, M4K_X69_Y13, M4K_X69_Y21, M4K_X69_Y12, M4K_X69_Y19, M4K_X69_Y24, M4K_X69_Y18, M4K_X69_Y23, M4K_X69_Y17, M4K_X69_Y15, M4K_X39_Y17, M4K_X69_Y16, M4K_X39_Y15, M4K_X69_Y22, M4K_X69_Y14 ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|fifo:packet_buffer|altsyncram:fifo_storage|altsyncram_0m21:auto_generated|ALTSYNCRAM                                                                                        ; AUTO ; Simple Dual Port ; 512          ; 32           ; 512          ; 32           ; 16384   ; 16384               ; 5     ; 3    ; 0      ; None ; M4K_X15_Y12, M4K_X15_Y11, M4K_X15_Y10, M512_X20_Y14, M512_X20_Y12, M512_X20_Y10, M512_X20_Y13, M512_X20_Y11                                                                                                    ;
; issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc4|fifo:packet_store|altsyncram:fifo_storage|altsyncram_io21:auto_generated|ALTSYNCRAM                                                                                         ; AUTO ; Simple Dual Port ; 2048         ; 32           ; 2048         ; 32           ; 65536   ; 65536               ; 0     ; 1    ; 1      ; None ; MRAM_X20_Y16, M4K_X15_Y25                                                                                                                                                                                      ;
; issue_reply:issue_reply0|reply_translator:i_reply_translator|reply_translator_frame_head_ram:i_reply_translator_frame_head_ram|altsyncram:altsyncram_component|altsyncram_3lu:auto_generated|ALTSYNCRAM                                                   ; AUTO ; Single Port      ; 64           ; 32           ; --           ; --           ; 2048    ; 2048                ; 4     ; 0    ; 0      ; None ; M512_X44_Y34, M512_X44_Y32, M512_X44_Y35, M512_X44_Y33                                                                                                                                                         ;
; sld_signaltap:auto_signaltap_0|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_vs82:auto_generated|ALTSYNCRAM                                                                                                                                  ; AUTO ; Simple Dual Port ; 8192         ; 145          ; 8192         ; 145          ; 1187840 ; 1187840             ; 0     ; 0    ; 3      ; None ; MRAM_X53_Y16, MRAM_X53_Y34, MRAM_X20_Y34                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+---------+---------------------+-------+------+--------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                           ;
+----------------------------------+-------------+---------------------+-------------------+
; Statistic                        ; Number Used ; Available per Block ; Maximum Available ;
+----------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)       ; 0           ; 8                   ; 96                ;
; Simple Multipliers (18-bit)      ; 0           ; 4                   ; 48                ;
; Simple Multipliers (36-bit)      ; 1           ; 1                   ; 12                ;
; Multiply Accumulators (18-bit)   ; 0           ; 2                   ; 24                ;
; Two-Multipliers Adders (9-bit)   ; 0           ; 4                   ; 48                ;
; Two-Multipliers Adders (18-bit)  ; 0           ; 2                   ; 24                ;
; Four-Multipliers Adders (9-bit)  ; 0           ; 2                   ; 24                ;
; Four-Multipliers Adders (18-bit) ; 0           ; 1                   ; 12                ;
; DSP Blocks                       ; 1           ; --                  ; 12                ;
; DSP Block 9-bit Elements         ; 8           ; 8                   ; 96                ;
+----------------------------------+-------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                ;
+-------------------------------------------------------------------------------------------------+----------------------------+-------------------+
; Name                                                                                            ; Mode                       ; Location          ;
+-------------------------------------------------------------------------------------------------+----------------------------+-------------------+
; sync_gen:sync_gen0|sync_gen_core:sgc|lpm_mult:mult_rtl_76|mult_hh01:auto_generated|mac_out5     ; Simple Multiplier (36-bit) ; DSPOUT_X11_Y1_N0  ;
;    sync_gen:sync_gen0|sync_gen_core:sgc|lpm_mult:mult_rtl_76|mult_hh01:auto_generated|mac_mult1 ;                            ; DSPMULT_X10_Y7_N0 ;
;    sync_gen:sync_gen0|sync_gen_core:sgc|lpm_mult:mult_rtl_76|mult_hh01:auto_generated|mac_mult2 ;                            ; DSPMULT_X10_Y5_N0 ;
;    sync_gen:sync_gen0|sync_gen_core:sgc|lpm_mult:mult_rtl_76|mult_hh01:auto_generated|mac_mult3 ;                            ; DSPMULT_X10_Y3_N0 ;
;    sync_gen:sync_gen0|sync_gen_core:sgc|lpm_mult:mult_rtl_76|mult_hh01:auto_generated|mac_mult4 ;                            ; DSPMULT_X10_Y1_N0 ;
+-------------------------------------------------------------------------------------------------+----------------------------+-------------------+


+--------------------------------------------------------+
; Interconnect Usage Summary                             ;
+-----------------------------+--------------------------+
; Interconnect Resource Type  ; Usage                    ;
+-----------------------------+--------------------------+
; C16 interconnects           ; 788 / 5,872 ( 13 % )     ;
; C4 interconnects            ; 9,289 / 89,120 ( 10 % )  ;
; C8 interconnects            ; 2,966 / 19,904 ( 14 % )  ;
; DIFFIOCLKs                  ; 0 / 32 ( 0 % )           ;
; DQS bus muxes               ; 0 / 102 ( 0 % )          ;
; DQS-16 I/O buses            ; 0 / 8 ( 0 % )            ;
; DQS-32 I/O buses            ; 0 / 4 ( 0 % )            ;
; DQS-8 I/O buses             ; 0 / 20 ( 0 % )           ;
; Direct links                ; 3,922 / 131,860 ( 2 % )  ;
; Fast regional clocks        ; 0 / 32 ( 0 % )           ;
; Global clocks               ; 16 / 16 ( 100 % )        ;
; I/O buses                   ; 29 / 364 ( 7 % )         ;
; LUT chains                  ; 418 / 29,223 ( 1 % )     ;
; Local routing interconnects ; 6,931 / 32,470 ( 21 % )  ;
; R24 interconnects           ; 767 / 6,156 ( 12 % )     ;
; R4 interconnects            ; 10,413 / 181,920 ( 5 % ) ;
; R8 interconnects            ; 3,533 / 29,904 ( 11 % )  ;
; Regional clocks             ; 0 / 16 ( 0 % )           ;
+-----------------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+--------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 7.79) ; Number of LABs  (Total = 1841) ;
+--------------------------------------------+--------------------------------+
; 1                                          ; 91                             ;
; 2                                          ; 79                             ;
; 3                                          ; 58                             ;
; 4                                          ; 71                             ;
; 5                                          ; 62                             ;
; 6                                          ; 126                            ;
; 7                                          ; 133                            ;
; 8                                          ; 164                            ;
; 9                                          ; 251                            ;
; 10                                         ; 806                            ;
+--------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 2.29) ; Number of LABs  (Total = 1841) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 1433                           ;
; 1 Async. load                      ; 12                             ;
; 1 Clock                            ; 1281                           ;
; 1 Clock enable                     ; 733                            ;
; 1 Sync. clear                      ; 135                            ;
; 1 Sync. load                       ; 129                            ;
; 2 Async. clears                    ; 12                             ;
; 2 Clock enables                    ; 261                            ;
; 2 Clocks                           ; 223                            ;
+------------------------------------+--------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+---------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 8.15) ; Number of LABs  (Total = 1841) ;
+---------------------------------------------+--------------------------------+
; 0                                           ; 11                             ;
; 1                                           ; 104                            ;
; 2                                           ; 78                             ;
; 3                                           ; 78                             ;
; 4                                           ; 63                             ;
; 5                                           ; 61                             ;
; 6                                           ; 120                            ;
; 7                                           ; 111                            ;
; 8                                           ; 139                            ;
; 9                                           ; 218                            ;
; 10                                          ; 541                            ;
; 11                                          ; 84                             ;
; 12                                          ; 145                            ;
; 13                                          ; 20                             ;
; 14                                          ; 28                             ;
; 15                                          ; 12                             ;
; 16                                          ; 8                              ;
; 17                                          ; 9                              ;
; 18                                          ; 9                              ;
; 19                                          ; 1                              ;
; 20                                          ; 1                              ;
+---------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 5.73) ; Number of LABs  (Total = 1841) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 11                             ;
; 1                                               ; 169                            ;
; 2                                               ; 161                            ;
; 3                                               ; 154                            ;
; 4                                               ; 143                            ;
; 5                                               ; 271                            ;
; 6                                               ; 215                            ;
; 7                                               ; 170                            ;
; 8                                               ; 153                            ;
; 9                                               ; 115                            ;
; 10                                              ; 236                            ;
; 11                                              ; 16                             ;
; 12                                              ; 4                              ;
; 13                                              ; 7                              ;
; 14                                              ; 8                              ;
; 15                                              ; 1                              ;
; 16                                              ; 2                              ;
; 17                                              ; 3                              ;
; 18                                              ; 0                              ;
; 19                                              ; 1                              ;
; 20                                              ; 1                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 11.84) ; Number of LABs  (Total = 1841) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 0                              ;
; 2                                            ; 21                             ;
; 3                                            ; 45                             ;
; 4                                            ; 86                             ;
; 5                                            ; 68                             ;
; 6                                            ; 91                             ;
; 7                                            ; 185                            ;
; 8                                            ; 121                            ;
; 9                                            ; 87                             ;
; 10                                           ; 118                            ;
; 11                                           ; 178                            ;
; 12                                           ; 89                             ;
; 13                                           ; 85                             ;
; 14                                           ; 91                             ;
; 15                                           ; 102                            ;
; 16                                           ; 96                             ;
; 17                                           ; 59                             ;
; 18                                           ; 49                             ;
; 19                                           ; 32                             ;
; 20                                           ; 46                             ;
; 21                                           ; 60                             ;
; 22                                           ; 49                             ;
; 23                                           ; 24                             ;
; 24                                           ; 57                             ;
; 25                                           ; 0                              ;
; 26                                           ; 1                              ;
+----------------------------------------------+--------------------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 4.1 Build 208 09/10/2004 Service Pack 2 SJ Full Version
    Info: Processing started: Mon Mar 14 12:24:43 2005
Info: Command: quartus_fit --import_settings_files=off --export_settings_files=off clk_card -c clk_card
Info: Selected device EP1S30F780C5 for design clk_card
Info: Implemented Enhanced for PLL cc_pll:pll0|altpll:altpll_component|pll
Info: Implementing parameter values for PLL cc_pll:pll0|altpll:altpll_component|pll
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for cc_pll:pll0|altpll:altpll_component|_clk0 port
    Info: Implementing clock multiplication of 8, clock division of 1, and phase shift of 0 degrees (0 ps) for cc_pll:pll0|altpll:altpll_component|_clk1 port
    Info: Implementing clock multiplication of 8, clock division of 1, and phase shift of 0 degrees (0 ps) for cc_pll:pll0|altpll:altpll_component|_clk2 port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for cc_pll:pll0|altpll:altpll_component|_clk3 port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for cc_pll:pll0|altpll:altpll_component|_extclk0 port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for cc_pll:pll0|altpll:altpll_component|_extclk1 port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for cc_pll:pll0|altpll:altpll_component|_extclk2 port
Info: Fitter is performing an Auto Fit compilation -- Fitter effort may be decreased to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices. 
    Info: Device EP1S10F780C5 is compatible
    Info: Device EP1S10F780C5ES is compatible
    Info: Device EP1S20F780C5 is compatible
    Info: Device EP1S25F780C5 is compatible
    Info: Device EP1S30F780C5_HARDCOPY_FPGA_PROTOTYPE is compatible
    Info: Device EP1S40F780C5 is compatible
    Info: Device EP1S40F780C5_HARDCOPY_FPGA_PROTOTYPE is compatible
Info: No exact pin location assignment(s) for 5 pins of 111 total pins
    Info: Pin altera_reserved_tdo not assigned to an exact location on the device
    Info: Pin altera_reserved_tms not assigned to an exact location on the device
    Info: Pin altera_reserved_tck not assigned to an exact location on the device
    Info: Pin altera_reserved_tdi not assigned to an exact location on the device
    Info: Pin altera_reserved_ntrst not assigned to an exact location on the device
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Performing register packing on registers with non-logic cell location assignments
Info: Completed register packing on registers with non-logic cell location assignments
Info: Completed User Assigned Global Signals Promotion Operation
Info: Promoted PLL clock signals
    Info: Promoted signal cc_pll:pll0|altpll:altpll_component|_clk0 to use global clock
    Info: Promoted signal cc_pll:pll0|altpll:altpll_component|_clk2 to use global clock
    Info: Promoted signal cc_pll:pll0|altpll:altpll_component|_clk1 to use global clock
    Info: Promoted signal cc_pll:pll0|altpll:altpll_component|_clk3 to use global clock
Info: Completed PLL Placement Operation
Info: Automatically promoted signal altera_internal_jtag~TCKUTAP to use Global clock
Info: Automatically promoted signal fibre_rx_ckr to use Global clock
Info: Pin fibre_rx_ckr drives global clock, but is not placed in a dedicated clock pin position
Info: Automatically promoted some destinations of signal rst to use Global clock
    Info: Destination issue_reply:issue_reply0|cmd_queue:i_cmd_queue|previous_send_state~311 may be non-global or may not use global clock
    Info: Destination issue_reply:issue_reply0|cmd_queue:i_cmd_queue|previous_send_state~312 may be non-global or may not use global clock
    Info: Destination issue_reply:issue_reply0|cmd_queue:i_cmd_queue|previous_send_state~316 may be non-global or may not use global clock
    Info: Destination issue_reply:issue_reply0|cmd_queue:i_cmd_queue|previous_send_state~315 may be non-global or may not use global clock
    Info: Destination issue_reply:issue_reply0|cmd_queue:i_cmd_queue|previous_send_state~317 may be non-global or may not use global clock
    Info: Destination issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd|data_reg[0] may be non-global or may not use global clock
    Info: Destination issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_arbiter:i_arbiter|card_addr_o[3]~753 may be non-global or may not use global clock
    Info: Destination issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd|data_reg[31] may be non-global or may not use global clock
    Info: Destination issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd|card_addr_reg[7] may be non-global or may not use global clock
    Info: Destination issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd|data_reg[15] may be non-global or may not use global clock
    Info: Limited to 10 non-global destinations
Info: Automatically promoted signal sld_signaltap:auto_signaltap_0|reset_all to use Global clock
Info: Automatically promoted some destinations of signal issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|pres_state~20 to use Global clock
    Info: Destination issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|counter:calc_counter|count[0] may be non-global or may not use global clock
    Info: Destination issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|counter:calc_counter|count[3] may be non-global or may not use global clock
    Info: Destination issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|counter:calc_counter|count[2] may be non-global or may not use global clock
    Info: Destination issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|counter:calc_counter|count[1] may be non-global or may not use global clock
    Info: Destination issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|accum_ena may be non-global or may not use global clock
    Info: Destination issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|next_state.idle~271 may be non-global or may not use global clock
    Info: Destination issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_sequencer:rq_seq|next_state.wait_for_reply~31 may be non-global or may not use global clock
Info: Automatically promoted signal sld_hub:sld_hub_inst|CLEAR_SIGNAL~0 to use Global clock
Info: Automatically promoted signal sld_signaltap:auto_signaltap_0|sld_rom_sr:crc_rom_sr|clear_signal to use Global clock
Info: Automatically promoted some destinations of signal sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0] to use Global clock
    Info: Destination sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[1] may be non-global or may not use global clock
    Info: Destination sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine|state[0] may be non-global or may not use global clock
Info: Automatically promoted signal sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~30 to use Global clock
Info: Automatically promoted some destinations of signal issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|current_state~20 to use Global clock
    Info: Destination issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|counter:byte_counter|count[2] may be non-global or may not use global clock
    Info: Destination issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|counter:byte_counter|count[0] may be non-global or may not use global clock
    Info: Destination issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|counter:word_counter|count~13 may be non-global or may not use global clock
    Info: Destination issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|byte_count_clr~2 may be non-global or may not use global clock
    Info: Destination issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|byte_count_ena~1 may be non-global or may not use global clock
    Info: Destination issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_calc[14] may be non-global or may not use global clock
    Info: Destination issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_calc[15] may be non-global or may not use global clock
    Info: Destination issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_calc[30] may be non-global or may not use global clock
    Info: Destination issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_calc[10] may be non-global or may not use global clock
    Info: Destination issue_reply:issue_reply0|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_calc[11] may be non-global or may not use global clock
    Info: Limited to 10 non-global destinations
Info: Automatically promoted some destinations of signal rst_n to use Global clock
    Info: Destination rst may be non-global or may not use global clock
Info: Pin rst_n drives global clock, but is not placed in a dedicated clock pin position
Info: Automatically promoted some destinations of signal sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena to use Global clock
    Info: Destination sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[0]~1161 may be non-global or may not use global clock
    Info: Destination sld_signaltap:auto_signaltap_0|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[144]~1159 may be non-global or may not use global clock
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Info: Started Fast Input/Output/OE register processing
Info: Finished Fast Input/Output/OE register processing
Info: Start DSP scan-chain inferencing
Info: Completed DSP scan-chain inferencing
Info: Moving registers into I/Os, LUTs, DSP and RAM blocks to improve timing and density
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Info: Finished moving registers into I/Os, LUTs, DSP and RAM blocks
Info: Finished register packing
Warning: Following nodes are assigned to locations or regions, but do not exist in design
    Warning: Node array_id[0] is assigned to location or region, but does not exist in design
    Warning: Node array_id[1] is assigned to location or region, but does not exist in design
    Warning: Node array_id[2] is assigned to location or region, but does not exist in design
    Warning: Node box_id_ena is assigned to location or region, but does not exist in design
    Warning: Node box_id_in is assigned to location or region, but does not exist in design
    Warning: Node box_id_out is assigned to location or region, but does not exist in design
    Warning: Node card_id is assigned to location or region, but does not exist in design
    Warning: Node dip_sw2 is assigned to location or region, but does not exist in design
    Warning: Node dip_sw7 is assigned to location or region, but does not exist in design
    Warning: Node dip_sw8 is assigned to location or region, but does not exist in design
    Warning: Node fibre_tx_rp is assigned to location or region, but does not exist in design
    Warning: Node n5vok is assigned to location or region, but does not exist in design
    Warning: Node psclki is assigned to location or region, but does not exist in design
    Warning: Node psclko is assigned to location or region, but does not exist in design
    Warning: Node pscsi is assigned to location or region, but does not exist in design
    Warning: Node pscso is assigned to location or region, but does not exist in design
    Warning: Node psdi is assigned to location or region, but does not exist in design
    Warning: Node psdo is assigned to location or region, but does not exist in design
    Warning: Node smb_clk is assigned to location or region, but does not exist in design
    Warning: Node smb_data is assigned to location or region, but does not exist in design
    Warning: Node smb_nalert is assigned to location or region, but does not exist in design
    Warning: Node sram0_addr[0] is assigned to location or region, but does not exist in design
    Warning: Node sram0_addr[10] is assigned to location or region, but does not exist in design
    Warning: Node sram0_addr[11] is assigned to location or region, but does not exist in design
    Warning: Node sram0_addr[12] is assigned to location or region, but does not exist in design
    Warning: Node sram0_addr[13] is assigned to location or region, but does not exist in design
    Warning: Node sram0_addr[14] is assigned to location or region, but does not exist in design
    Warning: Node sram0_addr[15] is assigned to location or region, but does not exist in design
    Warning: Node sram0_addr[16] is assigned to location or region, but does not exist in design
    Warning: Node sram0_addr[17] is assigned to location or region, but does not exist in design
    Warning: Node sram0_addr[18] is assigned to location or region, but does not exist in design
    Warning: Node sram0_addr[19] is assigned to location or region, but does not exist in design
    Warning: Node sram0_addr[1] is assigned to location or region, but does not exist in design
    Warning: Node sram0_addr[2] is assigned to location or region, but does not exist in design
    Warning: Node sram0_addr[3] is assigned to location or region, but does not exist in design
    Warning: Node sram0_addr[4] is assigned to location or region, but does not exist in design
    Warning: Node sram0_addr[5] is assigned to location or region, but does not exist in design
    Warning: Node sram0_addr[6] is assigned to location or region, but does not exist in design
    Warning: Node sram0_addr[7] is assigned to location or region, but does not exist in design
    Warning: Node sram0_addr[8] is assigned to location or region, but does not exist in design
    Warning: Node sram0_addr[9] is assigned to location or region, but does not exist in design
    Warning: Node sram0_data[0] is assigned to location or region, but does not exist in design
    Warning: Node sram0_data[10] is assigned to location or region, but does not exist in design
    Warning: Node sram0_data[11] is assigned to location or region, but does not exist in design
    Warning: Node sram0_data[12] is assigned to location or region, but does not exist in design
    Warning: Node sram0_data[13] is assigned to location or region, but does not exist in design
    Warning: Node sram0_data[14] is assigned to location or region, but does not exist in design
    Warning: Node sram0_data[15] is assigned to location or region, but does not exist in design
    Warning: Node sram0_data[1] is assigned to location or region, but does not exist in design
    Warning: Node sram0_data[2] is assigned to location or region, but does not exist in design
    Warning: Node sram0_data[3] is assigned to location or region, but does not exist in design
    Warning: Node sram0_data[4] is assigned to location or region, but does not exist in design
    Warning: Node sram0_data[5] is assigned to location or region, but does not exist in design
    Warning: Node sram0_data[6] is assigned to location or region, but does not exist in design
    Warning: Node sram0_data[7] is assigned to location or region, but does not exist in design
    Warning: Node sram0_data[8] is assigned to location or region, but does not exist in design
    Warning: Node sram0_data[9] is assigned to location or region, but does not exist in design
    Warning: Node sram0_nbhe is assigned to location or region, but does not exist in design
    Warning: Node sram0_nble is assigned to location or region, but does not exist in design
    Warning: Node sram0_ncs is assigned to location or region, but does not exist in design
    Warning: Node sram0_noe is assigned to location or region, but does not exist in design
    Warning: Node sram0_nwe is assigned to location or region, but does not exist in design
    Warning: Node sram1_addr[0] is assigned to location or region, but does not exist in design
    Warning: Node sram1_addr[10] is assigned to location or region, but does not exist in design
    Warning: Node sram1_addr[11] is assigned to location or region, but does not exist in design
    Warning: Node sram1_addr[12] is assigned to location or region, but does not exist in design
    Warning: Node sram1_addr[13] is assigned to location or region, but does not exist in design
    Warning: Node sram1_addr[14] is assigned to location or region, but does not exist in design
    Warning: Node sram1_addr[15] is assigned to location or region, but does not exist in design
    Warning: Node sram1_addr[16] is assigned to location or region, but does not exist in design
    Warning: Node sram1_addr[17] is assigned to location or region, but does not exist in design
    Warning: Node sram1_addr[18] is assigned to location or region, but does not exist in design
    Warning: Node sram1_addr[19] is assigned to location or region, but does not exist in design
    Warning: Node sram1_addr[1] is assigned to location or region, but does not exist in design
    Warning: Node sram1_addr[2] is assigned to location or region, but does not exist in design
    Warning: Node sram1_addr[3] is assigned to location or region, but does not exist in design
    Warning: Node sram1_addr[4] is assigned to location or region, but does not exist in design
    Warning: Node sram1_addr[5] is assigned to location or region, but does not exist in design
    Warning: Node sram1_addr[6] is assigned to location or region, but does not exist in design
    Warning: Node sram1_addr[7] is assigned to location or region, but does not exist in design
    Warning: Node sram1_addr[8] is assigned to location or region, but does not exist in design
    Warning: Node sram1_addr[9] is assigned to location or region, but does not exist in design
    Warning: Node sram1_data[0] is assigned to location or region, but does not exist in design
    Warning: Node sram1_data[10] is assigned to location or region, but does not exist in design
    Warning: Node sram1_data[11] is assigned to location or region, but does not exist in design
    Warning: Node sram1_data[12] is assigned to location or region, but does not exist in design
    Warning: Node sram1_data[13] is assigned to location or region, but does not exist in design
    Warning: Node sram1_data[14] is assigned to location or region, but does not exist in design
    Warning: Node sram1_data[15] is assigned to location or region, but does not exist in design
    Warning: Node sram1_data[1] is assigned to location or region, but does not exist in design
    Warning: Node sram1_data[2] is assigned to location or region, but does not exist in design
    Warning: Node sram1_data[3] is assigned to location or region, but does not exist in design
    Warning: Node sram1_data[4] is assigned to location or region, but does not exist in design
    Warning: Node sram1_data[5] is assigned to location or region, but does not exist in design
    Warning: Node sram1_data[6] is assigned to location or region, but does not exist in design
    Warning: Node sram1_data[7] is assigned to location or region, but does not exist in design
    Warning: Node sram1_data[8] is assigned to location or region, but does not exist in design
    Warning: Node sram1_data[9] is assigned to location or region, but does not exist in design
    Warning: Node sram1_nbhe is assigned to location or region, but does not exist in design
    Warning: Node sram1_nble is assigned to location or region, but does not exist in design
    Warning: Node sram1_ncs is assigned to location or region, but does not exist in design
    Warning: Node sram1_noe is assigned to location or region, but does not exist in design
    Warning: Node sram1_nwe is assigned to location or region, but does not exist in design
    Warning: Node ttl_nrx[1] is assigned to location or region, but does not exist in design
    Warning: Node ttl_nrx[2] is assigned to location or region, but does not exist in design
    Warning: Node ttl_nrx[3] is assigned to location or region, but does not exist in design
    Warning: Node ttl_tx[1] is assigned to location or region, but does not exist in design
    Warning: Node ttl_tx[2] is assigned to location or region, but does not exist in design
    Warning: Node ttl_tx[3] is assigned to location or region, but does not exist in design
    Warning: Node ttl_txena[1] is assigned to location or region, but does not exist in design
    Warning: Node ttl_txena[2] is assigned to location or region, but does not exist in design
    Warning: Node ttl_txena[3] is assigned to location or region, but does not exist in design
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time = 72 seconds
Info: Fitter placement operations beginning
Info: Starting physical synthesis optimizations
Info: Physical synthesis optimizations complete: elapsed time is 124 seconds
Info: Fitter placement was successful
Info: Estimated most critical path is memory to register delay of 5.069 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = M4K_X39_Y12; Fanout = 1; MEM Node = 'issue_reply:issue_reply0|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_akf1:auto_generated|ram_block1a21~portb_address_reg0'
    Info: 2: + IC(0.000 ns) + CELL(3.075 ns) = 3.075 ns; Loc. = M4K_X39_Y12; Fanout = 12; MEM Node = 'issue_reply:issue_reply0|cmd_queue:i_cmd_queue|cmd_queue_tpram:cmd_queue_ram40_inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_akf1:auto_generated|q_b[21]'
    Info: 3: + IC(0.804 ns) + CELL(0.280 ns) = 4.159 ns; Loc. = LAB_X41_Y16; Fanout = 2; COMB Node = 'issue_reply:issue_reply0|cmd_queue:i_cmd_queue|cmd_tx_dat[21]~9459'
    Info: 4: + IC(0.163 ns) + CELL(0.280 ns) = 4.602 ns; Loc. = LAB_X41_Y16; Fanout = 2; COMB Node = 'issue_reply:issue_reply0|cmd_queue:i_cmd_queue|cmd_tx_dat[21]~9460'
    Info: 5: + IC(0.382 ns) + CELL(0.085 ns) = 5.069 ns; Loc. = LAB_X41_Y16; Fanout = 5; REG Node = 'sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[53]'
    Info: Total cell delay = 3.720 ns ( 73.39 % )
    Info: Total interconnect delay = 1.349 ns ( 26.61 % )
Info: Estimated interconnect usage is 10% of the available device resources
Info: Fitter placement operations ending: elapsed time = 749 seconds
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time = 96 seconds
Info: Fitter performed an Auto Fit compilation.  No optimizations were skipped because the design's timing and/or routability requirements required full optimization
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Info: Node rst uses non-global routing resources to route signals to global destination nodes
    Info: Port clear -- assigned as a global for destination node issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_rc3|fifo:packet_buffer|pres_state~26 -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node issue_reply:issue_reply0|cmd_translator:i_cmd_translator|frame_seq_num_reg[27] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node issue_reply:issue_reply0|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:i_return_data_cmd|current_sync_num_reg[8] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node issue_reply:issue_reply0|reply_translator:i_reply_translator|packet_word2_2[0] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node issue_reply:issue_reply0|reply_translator:i_reply_translator|fibre_current_state~68 -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node issue_reply:issue_reply0|reply_translator:i_reply_translator|fibre_current_state~69 -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node issue_reply:issue_reply0|cmd_queue:i_cmd_queue|shift_reg:sh_reg|reg[1] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node issue_reply:issue_reply0|cmd_queue:i_cmd_queue|shift_reg:sh_reg|reg[2] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|crc:crc_calc|crc_reg[24] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|crc:crc_calc|crc_reg[26] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|crc:crc_calc|crc_reg[27] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|crc:crc_calc|crc_reg[25] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|crc:crc_calc|crc_reg[23] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|crc:crc_calc|crc_reg[28] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|crc:crc_calc|crc_reg[22] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|crc:crc_calc|crc_reg[21] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|crc:crc_calc|crc_reg[4] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|crc:crc_calc|crc_reg[3] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|crc:crc_calc|crc_reg[1] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node issue_reply:issue_reply0|reply_queue:i_reply_queue|reply_queue_receive:rx_cc|crc:crc_calc|crc_reg[2] -- routed using non-global resources
Info: Node sld_hub:sld_hub_inst|sld_dffex:RESET|Q[0] uses non-global routing resources to route signals to global destination nodes
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|sld_dffex:IRSR|Q[7] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|sld_dffex:IRSR|Q[1] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|sld_dffex:IRSR|Q[3] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|sld_dffex:IRSR|Q[2] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|sld_dffex:IRSR|Q[5] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|sld_dffex:IRSR|Q[4] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|sld_dffex:IRSR|Q[0] -- routed using non-global resources
    Info: Port clear -- assigned as a global for destination node sld_hub:sld_hub_inst|sld_dffex:IRSR|Q[6] -- routed using non-global resources
Warning: Following 25 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin lvds_spare has VCC driving its datain port
    Info: Pin ttl_txena1 has VCC driving its datain port
    Info: Pin ttl_tx2 has VCC driving its datain port
    Info: Pin ttl_txena2 has VCC driving its datain port
    Info: Pin ttl_tx3 has VCC driving its datain port
    Info: Pin ttl_txena3 has VCC driving its datain port
    Info: Pin eeprom_so has VCC driving its datain port
    Info: Pin eeprom_sck has VCC driving its datain port
    Info: Pin eeprom_cs has VCC driving its datain port
    Info: Pin mictor_o[15] has VCC driving its datain port
    Info: Pin mictor_o[14] has VCC driving its datain port
    Info: Pin mictor_o[13] has VCC driving its datain port
    Info: Pin mictor_o[12] has VCC driving its datain port
    Info: Pin mictor_o[11] has VCC driving its datain port
    Info: Pin mictor_o[10] has VCC driving its datain port
    Info: Pin mictorclk_o has VCC driving its datain port
    Info: Pin mictor_e[15] has VCC driving its datain port
    Info: Pin mictor_e[14] has VCC driving its datain port
    Info: Pin mictor_e[13] has VCC driving its datain port
    Info: Pin mictor_e[12] has VCC driving its datain port
    Info: Pin mictor_e[11] has VCC driving its datain port
    Info: Pin mictor_e[10] has VCC driving its datain port
    Info: Pin mictorclk_e has VCC driving its datain port
    Info: Pin rs232_tx has VCC driving its datain port
    Info: Pin fibre_tx_sc_nd has VCC driving its datain port
Info: Quartus II Fitter was successful. 0 errors, 114 warnings
    Info: Processing ended: Mon Mar 14 12:43:58 2005
    Info: Elapsed time: 00:19:15


