# 现代数学系统设计

[TOC]

## #1 绪论

##### 1.1 EDA技术概论

-   大规模可编程逻辑器件是EDA技术的主要目标器件，硬件描述语言是EDA技术的主要描述方式，软件开发工具是EDA技术的开发平台
    -   大规模可编程逻辑器件
        -   FPGA现场可编程门阵列（Field Programmable Gate Array）
        -   CPLD复杂可编程逻辑器件（Complex Programmable Logic Device）
    -   硬件描述语言HDL
-   可编程逻辑器件PLD
    -   发展
    -   技术分类


-   可编程只读存储器PROM
    -   只读存储器ROM
        -   包括地址译码器、存储矩阵和输出缓存器3个部分
        -   存储矩阵由多个存储单元构成。每个基本存储单元可以存储一位二进制信息，每个存储单元可以存放若干位二进制信息，这样的若干位二进制信息称为一个字，位数称字长
    -   可编程只读存储器PROM
        -   与ROM大致相同，但提供了写入的机会
        -   将熔丝烧断可以完成写入操作，但是是一次性的
    -   可擦除的可编程只读存储器EPROM
        -   紫外线可擦除、电可擦除
        -   后统称PROM
-   可编程逻辑阵列PLA（Programmable Logic Array）
    -   用于提高芯片资源的利用情况
-   可编程阵列逻辑PAL
-   通用阵列逻辑GAL

1.2.4 CPLD结构与可编程原理

1.2.5 FPGA结构与可编程原理

##### 1.3 EDA设计基础

[TOC]

## #3 组合电路的Verilog设计

##### 3.0 VHDL基本元素

-   标识符

    -   短标识符
    -   扩展标识符

-   数据对象

    -   常量
    -   变量
    -   信号
    -   文件

    ```vhdl
    CONSTANT pi		:real:=3.14;
    VARIABLE a,b	:integer:='0';
    SIGNAL clk		:bit:='0';
    FILE myfile		:filetype IS IN "/export/home/vac"
    ```
    
-   库元件及其调用

##### 3.1 半加器的Verilog描述

-   半加器

    ```
    SO = A⊕B
    CO = A·B
    ```

    | A    | B    | SO   | CO   |
    | ---- | ---- | ---- | ---- |
    | 0    | 0    | 0    | 0    |
    | 0    | 1    | 1    | 0    |
    | 1    | 0    | 1    | 0    |
    | 1    | 1    | 0    | 1    |

    -   `h_adder`是模块名，其后的括号内容是此模块所有端口信号名

    ```verilog
    module h_adder(A,B,SO,CO);
        input A,B;
        output SO,CO;
        assign SO = A^B; // 异或
        assign CO = A&B;
    endmodule
    ```



##### 3.2 多路选择器的Verilog描述

-   4选1多路选择器

    ```verilog
    module MUX41a(a,b,c,d,s1,s0,y);
        input a,b,c,d;
        input s1,s0;
        output y;
        reg y;
        always@(a or b or c or d or s1 or s0)
            begin:MUX41
                case({s1,s0})
                    2'b00:y=a;
                    2'b01:y=b;
                    2'b10:y=c;
                    2'b11:y=d;
                    default:y=a;
                endcase
            end
    endmodule
    ```


-   reg型变量：寄存器类型变量
    -   在过程语句always@引导的顺序语句中，被赋值信号规定必须是reg型变量
    -   输入或双向口信号不能定义为reg型

-   always：引导顺序语句
-   initial：引导顺序语句

-   begin_end
    -   仅限于在always引导过程中
    -   作用相当于一个括号
-   case条件语句
-   assign连续赋值语句
    -   当等号右侧的驱动表达式中任意信号发生变化时，此表达式立刻计算并赋值
    -   当一个模块中有多个assign语句时，这些语句为并行
    -   同一目标变量名下是不允许有多个不同赋值表达式

-   四种逻辑状态：0、1、高阻态z、不确定x（大小写皆不分）
-   数字表达形式：`<位宽>'<进制><数字>`，如2'b10
-   wire定义网线性变量

    -   如果assign语句中需要有端口以外的信号或连接线性质的变量，则必须使用网线型变量定义语句
-   赋值形式
    -   阻塞式赋值：`y=b`， 赋值过程中，其他语句被禁止执行
    -   非阻塞式赋值：`y<=b`


##### 3.3 加法器设计

-   元件例化

    -   将预先设计好的设计模块定义为一个元件

    -   在全加器中，可以看作是两个半加器的连续运算

        ```verilog
        module my_adder(A,B,C,SO,CO);
        	input A,B,C;
        	output SO,CO;
        	assign SO = A^B^C;
        	assign CO = A&B|A&C|B&C;
        endmodule 
        ```
        
        ```verilog
        module f_adder(a,b,c,co,so);
            output co,so;
            input a,b,c;
            wire net1, net2, net3;
            h_adder U1(a,b,net1,net2);
            h_adder U2(.A(net1),.SO(so),.B(c),.CO(net3))
            or U3(co, net2, net3);
        endmodule
        ```
        



##### 5.1 阻塞赋值与非阻塞赋值

-   阻塞赋值不会阻塞非阻塞赋值

-   指定延时`#时间`

    ```verilog
    #6 Y2 =  A&B|C
    Y2 =  #6 A&B|C
    ```



##### 5.2 过程语句归纳









[TOC]

## #a Quartus第一个建项目

-   新建项目
    -   选择硬件
        -   Cyclone IV E
        -   EP4CE6F17C8
    -   选择仿真
        -   ModelSim-Altera
        -   Verilog HDL
    -   新建Verilog HDL文件并编译
-   功能仿真
    -   新建University Program VWF文件
    -   双击空白栏以添加节点
        -   选择Node Folder
        -   点击list罗列
        -   点击`>>`全部添加
    -   配置功能仿真
        -   set end time为100us
        -   将输入分组
        -   选中输入的波形后，通过工具栏切换其形态
        -   或者使用count选项自动遍历
        -   编译
-   引脚锁定与硬件测试
    -   实验室开发板的四个按键：RESET（N13）、KEY1（M15）、KEY2（M16）、KEY3（E16）
        -   按下为0，松开为1
    -   实验室开发板的四个LED：LED0（E10）、LED1（F9）、LED2（C9）、LED3（D9）
    -   在Pin Planner界面的Location填入`PIN_引脚号` 
    -   再次编译
    -   点击Programmer
        -   HardWare Setup选择USB-Blaster
        -   Mode选择JTAG
        -   add file中选择sof文件



















