  -timescale=1ns/1ns +vcs+flush+all  +warn=all -sverilog    -d 0 +incdir+.+../../UVM/1800.2-2017-1.0/src/+../../UVM/svunit_base    +incdir+../../UVM/svaunit +incdir+../../UVM/svaunit/sv   ../../UVM/1800.2-2017-1.0/src/uvm_pkg.sv  ../../UVM/svaunit/sv/svaunit_pkg.sv ../../UVM/svunit_base/svunit_pkg.sv ../../UVM/svaunit/sv/svaunit_vpi_interface.sv   -writepp   -verbose  -mt 0  -parse -fileunit  design.sv testbench.sv
