
!!! tip "注意事项：使用最新的项目代码和文档！"
    项目会持续修复一些错误或增加一些对用户友好的内容，因此项目和文档会持续更新。请多加查看网站文档，留意内容更新。
    
该项目是一个RISC-V处理器测试框架，用于测试你的RISC-V处理器实现是否正确。测试框架可以接入任意实现的RISC-V处理器，将你的处理器按照要求接入到测试框架之后，便可以通过测试框架对你的处理器实现进行一系列的程序测试, 进而得到测试结果。

该测试框架含有两个部分，一个部分是单周期处理器测试框架，用于对单周期处理器进行测试验证；另一个部分是流水线处理器测试框架，用于对流水线处理器进行测试验证。


测试框架的技术思想是每次先让你的处理器执行一条指令，然后再让一个正确实现的RISC-V处理器模拟器执行一条指令，再对比两者的处理器状态（比对每一个寄存器的值）。如果两者的处理器状态不一致，那么就说明你的处理器对于上一条执行的指令实现出错；如果两者的处理器状态没有不一致的情况，此时就可以判断你的处理器实现正确。

- 对于处理器的硬件实现，可以使用`Verilator`将硬件的Verilog HDL代码转换成对应的`C/C++`代码，进而将对于硬件的测试验证转换到软件环境下。
- 对于处理器模拟器，可以使用动态链接库技术将其链接到对应的软件环境下。
- 将处理器和处理器模拟器都转换到软件环境下，我们就可以在软件层面上实现两者的测试对比了。
由于处在软件环境中，我们也可以比较方便的使用处理器执行一些应用程序。
