Fitter Route Stage Report for base
Mon Mar 27 15:52:09 2017
Quartus Prime Version 16.1.2 Build 203 01/18/2017 SJ Pro Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Delay Chain Summary
  3. Routing Usage Summary



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                                      ;
+-------------------------+----------+---------------------+--------------------+----------------+-----------------------------------+-------------------------------------+
; Name                    ; Pin Type ; Input Delay Chain 0 ; Output Delay Chain ; OE Delay Chain ; IO_12_LANE Input Data Delay Chain ; IO_12_LANE Input Strobe Delay Chain ;
+-------------------------+----------+---------------------+--------------------+----------------+-----------------------------------+-------------------------------------+
; mem_reset_n[0]          ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; leds[0]                 ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; leds[8]                 ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; hip_serial_tx_out[0]    ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; hip_serial_tx_out[1]    ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; hip_serial_tx_out[2]    ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; hip_serial_tx_out[3]    ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; hip_serial_tx_out[4]    ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; hip_serial_tx_out[5]    ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; hip_serial_tx_out[6]    ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; hip_serial_tx_out[7]    ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_ba[0]               ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_ba[1]               ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_bg[0]               ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_cke[0]              ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_ck[0]               ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_ck_n[0]             ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_cs_n[0]             ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_odt[0]              ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_act_n[0]            ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[0]                ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[1]                ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[2]                ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[3]                ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[4]                ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[5]                ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[6]                ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[7]                ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[8]                ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[9]                ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[10]               ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[11]               ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[12]               ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[13]               ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[14]               ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[15]               ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_a[16]               ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; leds[1]                 ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; leds[2]                 ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; leds[3]                 ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; leds[4]                 ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; leds[5]                 ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; leds[6]                 ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; leds[7]                 ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; leds[9]                 ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; leds[10]                ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; leds[11]                ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; leds[12]                ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; leds[13]                ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; leds[14]                ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; leds[15]                ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; mem_dq[0]               ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dq[1]               ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dq[2]               ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dq[3]               ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dq[4]               ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dq[5]               ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dq[6]               ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dq[7]               ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dq[8]               ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dq[9]               ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dq[10]              ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dq[11]              ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dq[12]              ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dq[13]              ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dq[14]              ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dq[15]              ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dq[16]              ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dq[17]              ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dq[18]              ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dq[19]              ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dq[20]              ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dq[21]              ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dq[22]              ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dq[23]              ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dq[24]              ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dq[25]              ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dq[26]              ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dq[27]              ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dq[28]              ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dq[29]              ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dq[30]              ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dq[31]              ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dq[32]              ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dq[33]              ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dq[34]              ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dq[35]              ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dq[36]              ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dq[37]              ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dq[38]              ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dq[39]              ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dq[40]              ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dq[41]              ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dq[42]              ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dq[43]              ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dq[44]              ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dq[45]              ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dq[46]              ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dq[47]              ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dq[48]              ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dq[49]              ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dq[50]              ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dq[51]              ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dq[52]              ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dq[53]              ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dq[54]              ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dq[55]              ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dq[56]              ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dq[57]              ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dq[58]              ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dq[59]              ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dq[60]              ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dq[61]              ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dq[62]              ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dq[63]              ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dqs[0]              ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs[1]              ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs[2]              ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs[3]              ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs[4]              ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs[5]              ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs[6]              ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs[7]              ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs_n[0]            ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs_n[1]            ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs_n[2]            ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs_n[3]            ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs_n[4]            ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs_n[5]            ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs_n[6]            ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dqs_n[7]            ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; mem_dbi_n[0]            ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dbi_n[1]            ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dbi_n[2]            ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dbi_n[3]            ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dbi_n[4]            ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dbi_n[5]            ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dbi_n[6]            ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; mem_dbi_n[7]            ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; --                                  ;
; oct_rzqin               ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; push_button             ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; pll_ref_clk             ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; config_clk              ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; kernel_pll_refclk       ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hip_serial_rx_in[0]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hip_serial_rx_in[1]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hip_serial_rx_in[2]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hip_serial_rx_in[3]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hip_serial_rx_in[4]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hip_serial_rx_in[5]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hip_serial_rx_in[6]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hip_serial_rx_in[7]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; perstl0_n               ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; pcie_refclk             ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hip_serial_tx_out[0](n) ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; hip_serial_tx_out[1](n) ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; hip_serial_tx_out[2](n) ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; hip_serial_tx_out[3](n) ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; hip_serial_tx_out[4](n) ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; hip_serial_tx_out[5](n) ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; hip_serial_tx_out[6](n) ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; hip_serial_tx_out[7](n) ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; pll_ref_clk(n)          ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; kernel_pll_refclk(n)    ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hip_serial_rx_in[0](n)  ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hip_serial_rx_in[1](n)  ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hip_serial_rx_in[2](n)  ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hip_serial_rx_in[3](n)  ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hip_serial_rx_in[4](n)  ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hip_serial_rx_in[5](n)  ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hip_serial_rx_in[6](n)  ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hip_serial_rx_in[7](n)  ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; pcie_refclk(n)          ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
+-------------------------+----------+---------------------+--------------------+----------------+-----------------------------------+-------------------------------------+


+------------------------------------------------------------+
; Routing Usage Summary                                      ;
+------------------------------+-----------------------------+
; Routing Resource Type        ; Usage                       ;
+------------------------------+-----------------------------+
; Block interconnects          ; 174,221 / 3,375,986 ( 5 % ) ;
; C27 interconnects            ; 5,300 / 56,741 ( 9 % )      ;
; C4 interconnects             ; 116,496 / 2,570,048 ( 5 % ) ;
; Direct links                 ; 34,037 / 3,375,986 ( 1 % )  ;
; Global clocks                ; 7 / 32 ( 22 % )             ;
; Periphery clocks             ; 0 / 910 ( 0 % )             ;
; R3 interconnects             ; 55,427 / 1,214,760 ( 5 % )  ;
; R32 interconnects            ; 4,180 / 99,472 ( 4 % )      ;
; R32/C27 interconnect drivers ; 7,296 / 385,136 ( 2 % )     ;
; R6 interconnects             ; 95,842 / 2,336,152 ( 4 % )  ;
; Regional clock lefts         ; 0 / 16 ( 0 % )              ;
; Regional clock out bottoms   ; 0 / 16 ( 0 % )              ;
; Regional clock out tops      ; 0 / 16 ( 0 % )              ;
; Regional clock rights        ; 0 / 16 ( 0 % )              ;
; Regional clocks              ; 0 / 16 ( 0 % )              ;
; Spine buffers                ; 58 / 704 ( 8 % )            ;
; Spine clocks                 ; 110 / 1,056 ( 10 % )        ;
; Spine feedthroughs           ; 0 / 1,024 ( 0 % )           ;
+------------------------------+-----------------------------+


