---
layout:     post
title:      "Chisel语言入门存档"
subtitle:   ""
date:       2020-11-23 16:40:00
author:     "xnchen"
header-img: "img/home-bg.jpg"
tags:
    - 硬件
    - DSPVLSI
---

### 环境安装
---
mac osx 10.15.6

1.`brew install sbt ` 安装Chisel3

2. `brew install verilator` 安装verilator 好像是用来将Chisel转换为verilog以及输出仿真波形的工具

3. `brew cask install gtkwave` 安装用于查看仿真波形的gtkwave

4. `sudo cpan install Switch` 不知道为啥总之命令行打开gtkwave它要求我装Switch

5. 现在可以在terminal直接打开gtkwave： `/Applications/gtkwave.app/Contents/Resources/bin/gtkwave`

6. 在`.bash_profile`中加入假名：`alias gtkwave = /Applications/gtkwave.app/Contents/Resources/bin/gtkwave`，命令行输入gtkwave即可打开应用

7. 直接用`gtkwave 文件名`打开生成的.vcd格式文件，可以看到左侧有模块层次，点击module，把左下的port加入，就可以看到波形了

### Tutorial
---

[Chisel tutorial wiki](https://github.com/ucb-bar/chisel-tutorial/wiki/The-Basics)：使用上面的tutorial对chisel有个基础了解

[sbt](https://www.scala-sbt.org/release/docs/zh-cn/Hello.html)：sbt的tutorial

[gtkwave安装](https://zhuanlan.zhihu.com/p/151433928)

[前辈教程](https://blog.csdn.net/qq_34291505/article/details/86744581?utm_medium=distribute.pc_relevant.none-task-blog-BlogCommendFromMachineLearnPai2-1.control&depth_1-utm_source=distribute.pc_relevant.none-task-blog-BlogCommendFromMachineLearnPai2-1.control)

### PJ结构
---
	.
	├── project
	│   └── target
	├── src
	│   ├── main
	│   │   └── scala
	│   └── test
	│       └── scala
	└── target


./build.sbt：

src文件夹中存放原代码

	src/
	  main/
	    resources/
	       <files to include in main jar here>
	    scala/
	       <main Scala sources>
	    scala-2.12/
	       <main Scala 2.12 specific sources>
	    java/
	       <main Java sources>
	  test/
	    resources
	       <files to include in test jar here>
	    scala/
	       <test Scala sources>
	    scala-2.12/
	       <test Scala 2.12 specific sources>
	    java/
	       <test Java sources>

使用`sbt run`来运行项目；或者使用`sbt`进入Scala REPL，然后输入`run`指令。

sbt会自动找到classpath中的项目内容并且运行：

	- 项目根目录下的源文件
	- src/main/scala 或 src/main/java 中的源文件
	- src/test/scala 或 src/test/java 中的测试文件
	- src/main/resources 或 src/test/resources 中的数据文件
	- lib 中的 jar 文件



### 基础知识
---
#### 赋值和重新赋值
---

`=:`:   用在电路正常赋值中
`=`:    用在电路生成的第一次赋值中

> 经验方法是将`:=`操作符用于已经使用`=`操作符赋值过的值。



#### 位索引/切片
---

（类似python切片？）

高位先指定，index是零索引的。

eg：将y的15位到8位赋值给x
> val x = y(15, 8)

只想要value的第x位：
> val x_of_value = value(x)

可以用作赋值或者被赋值。

#### 位连接
---

    import chisel3.util.Cat
or
    
    import chisel3.util._

代码：

```scala 
val A = UInt(32.W)
val B = UInt(32.W)
val bus = Cat(A, B) // concatenate A and B
```

其中，Cat的第一个参数在高位，第二个参数在低位。


#### 类似verilog的if statement
---

在Chisel中使用`when`语句实现：

```scala
when(reset){
    r0 := 0.U
} .elsewhen(enable) {
    r0 := 1.U
} .otherwise {
    r0 := 2.U
}
```

这里的elsewhen和otherwise是不必须的。注意判断case中的reset和enable得是bool类型，如果不是bool类型，使用toBool方法进行类型转换：

```scala
when(reset.toBool){
    ...
}
```

#### 新建wire的方法

```scala
val x = 1 //直接赋值
val x = Wire(type) //type代表了数据类型
```

#### 新建reg的方法
---

对于reg类型，我这个新手是这么理解的：在赋值表达式右侧的reg类型是前一个周期的量，也就是reg的输出；在左侧的reg是下一个周期的输出本周期的输入。

1. Reg

```scala 
val r = Reg(type, next, init)
```
最基本的类型，type指明种类，next指明数据输入端（这个值被延迟一拍输送到r端），init指明初始化值。

如果都没有生命，则默认为null。

1. RegInit

使用resetData指明该reg初始化时的值:

```scala 
val r = RegInit(resetData)
```

2. RegNext

把A的信号延迟一个周期送给B:

```scala 
val B = RegNext(A)
```


#### 类型
---

##### 数据类型

能够表示具体值的**数据类型**：

- UInt -> 构成任意位宽的wire或者reg ： 1.U, "b0101".U
- SInt -> Chisel按照补码解读，使用系统函数$signed： -8.S
- Bool -> 1bit的wire或者reg： true.B

**数据宽度**：

默认数据宽度按字面值取最小，Bool类型固定一位宽。

    1.U(32.W) //值为1，位宽为32的UInt数据对象

##### Bool类型

```scala 
val true_value = true.B
val false_value = false.B
```

强制转换的方法：

```scala 
true_value.asUInt   // 强制转换为UInt
num_value.asBool    // 强制转换为Bool
```

##### Vec类型

```scala 
val myVec = Vec(Seq.fill(<number of elements>){<data type>})
```

 <number of elements\>：向量长度

 <data type\>：数据类型

例如，创建一个UInt类型向量reg：

```scala 
val reg_vec32 = Reg(Vec(Seq.fill(32){UInt()}))
```

如果实例化的数据类型是module，则语法不太一样，使用了关键字new，还有.io方法。eg：

```scala 
val FullAdders =
    Vec(Seq.fill(16){ Module(new FullAdder()).io })
```

#### 定义模块的方法

Chisel使用class来定义模块：

```scala
// A n-bit adder with carry in and carry out
class Adder(n: Int) extends Module {
  val io = IO(new Bundle {
    val A    = Input(UInt(n.W))
    val B    = Input(UInt(n.W))
    val Cin  = Input(UInt(1.W))
    val Sum  = Output(UInt(n.W))
    val Cout = Output(UInt(1.W))
  })
  // create a vector of FullAdders
  val FAs = Vec(Seq.fill(n){ Module(new FullAdder()).io })

  // define carry and sum wires
  val carry = Wire(Vec(n+1, UInt(1.W)))
  val sum   = Wire(Vec(n, Bool()))

  // first carry is the top level carry in
  carry(0) := io.Cin

  // wire up the ports of the full adders
  for(i <- 0 until n) {
    FAs(i).a   := io.A(i)
    FAs(i).b   := io.B(i)
    FAs(i).cin := carry(i)
    carry(i+1) := FAs(i).cout
    sum(i)     := FAs(i).sum.toBool()
  }
  io.Sum  := sum.asUInt
  io.Cout := carry(n)
}
```
class Adder(n: Int)代表了参数化方法



#### 实例化模块的方法
---

直接引用了官方wiki的源代码

``` scala
// A 4-bit adder with carry in and carry out
class Adder4 extends Module {
  val io = IO(new Bundle {
    val A    = Input(UInt(4.W))
    val B    = Input(UInt(4.W))
    val Cin  = Input(UInt(1.W))
    val Sum  = Output(UInt(4.W))
    val Cout = Output(UInt(1.W))
  })
  // Adder for bit 0
  val Adder0 = Module(new FullAdder())
  Adder0.io.a   := io.A(0)
  Adder0.io.b   := io.B(0)
  Adder0.io.cin := io.Cin
  val s0 = Adder0.io.sum
  // Adder for bit 1
  val Adder1 = Module(new FullAdder())
  Adder1.io.a   := io.A(1)
  Adder1.io.b   := io.B(1)
  Adder1.io.cin := Adder0.io.cout
  val s1 = Cat(Adder1.io.sum, s0)
  // Adder for bit 2
  val Adder2 = Module(new FullAdder())
  Adder2.io.a   := io.A(2)
  Adder2.io.b   := io.B(2)
  Adder2.io.cin := Adder1.io.cout
  val s2 = Cat(Adder2.io.sum, s1)
  // Adder for bit 3
  val Adder3 = Module(new FullAdder())
  Adder3.io.a   := io.A(3)
  Adder3.io.b   := io.B(3)
  Adder3.io.cin := Adder2.io.cout
  io.Sum  := Cat(Adder3.io.sum, s2).asUInt
  io.Cout := Adder3.io.cout
}
```

