Simulator report for fpMultiplier_qsim
Mon Feb 09 14:50:17 2026
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 1.0 us       ;
; Simulation Netlist Size     ; 176 nodes    ;
; Simulation Coverage         ;      31.82 % ;
; Total Number of Transitions ; 400          ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; Cyclone III  ;
+-----------------------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                                                                       ;
+--------------------------------------------------------------------------------------------+-------------------------------------------------------------+---------------+
; Option                                                                                     ; Setting                                                     ; Default Value ;
+--------------------------------------------------------------------------------------------+-------------------------------------------------------------+---------------+
; Simulation mode                                                                            ; Functional                                                  ; Timing        ;
; Start time                                                                                 ; 0 ns                                                        ; 0 ns          ;
; Simulation results format                                                                  ; VWF                                                         ;               ;
; Vector input source                                                                        ; H:/Lab1 ceg3156/Multfina/Multfina/output_files/Waveform.vwf ;               ;
; Add pins automatically to simulation output waveforms                                      ; On                                                          ; On            ;
; Check outputs                                                                              ; Off                                                         ; Off           ;
; Report simulation coverage                                                                 ; On                                                          ; On            ;
; Display complete 1/0 value coverage report                                                 ; On                                                          ; On            ;
; Display missing 1-value coverage report                                                    ; On                                                          ; On            ;
; Display missing 0-value coverage report                                                    ; On                                                          ; On            ;
; Detect setup and hold time violations                                                      ; Off                                                         ; Off           ;
; Detect glitches                                                                            ; Off                                                         ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off                                                         ; Off           ;
; Generate Signal Activity File                                                              ; Off                                                         ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off                                                         ; Off           ;
; Group bus channels in simulation results                                                   ; Off                                                         ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On                                                          ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE                                                  ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off                                                         ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; Off                                                         ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto                                                        ; Auto          ;
; Interconnect Delay Model Type                                                              ; Transport                                                   ; Transport     ;
; Cell Delay Model Type                                                                      ; Transport                                                   ; Transport     ;
+--------------------------------------------------------------------------------------------+-------------------------------------------------------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II 32-bit to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;      31.82 % ;
; Total nodes checked                                 ; 176          ;
; Total output ports checked                          ; 176          ;
; Total output ports with complete 1/0-value coverage ; 56           ;
; Total output ports with no 1/0-value coverage       ; 31           ;
; Total output ports with no 1-value coverage         ; 43           ;
; Total output ports with no 0-value coverage         ; 108          ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                                                                                                                                                                      ;
+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+------------------+
; Node Name                                                                                             ; Output Port Name                                                                                      ; Output Port Type ;
+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+------------------+
; |toplevelmMULT|Gclock                                                                                 ; |toplevelmMULT|Gclock                                                                                 ; out              ;
; |toplevelmMULT|s1                                                                                     ; |toplevelmMULT|s1                                                                                     ; pin_out          ;
; |toplevelmMULT|s2                                                                                     ; |toplevelmMULT|s2                                                                                     ; pin_out          ;
; |toplevelmMULT|s6                                                                                     ; |toplevelmMULT|s6                                                                                     ; pin_out          ;
; |toplevelmMULT|ControlPath:inst|d_S5~1                                                                ; |toplevelmMULT|ControlPath:inst|d_S5~1                                                                ; out0             ;
; |toplevelmMULT|ControlPath:inst|enARdFF_2:FF6|int_q                                                   ; |toplevelmMULT|ControlPath:inst|enARdFF_2:FF6|int_q                                                   ; regout           ;
; |toplevelmMULT|ControlPath:inst|enARdFF_2:FF5|int_q                                                   ; |toplevelmMULT|ControlPath:inst|enARdFF_2:FF5|int_q                                                   ; regout           ;
; |toplevelmMULT|ControlPath:inst|enARdFF_2:FF2|int_q                                                   ; |toplevelmMULT|ControlPath:inst|enARdFF_2:FF2|int_q                                                   ; regout           ;
; |toplevelmMULT|ControlPath:inst|enARdFF_2:FF1|int_q                                                   ; |toplevelmMULT|ControlPath:inst|enARdFF_2:FF1|int_q                                                   ; regout           ;
; |toplevelmMULT|fpMultiplier:inst2|eightBitRightShift:inst13|G1~52                                     ; |toplevelmMULT|fpMultiplier:inst2|eightBitRightShift:inst13|G1~52                                     ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|eightBitRightShift:inst13|G1~56                                     ; |toplevelmMULT|fpMultiplier:inst2|eightBitRightShift:inst13|G1~56                                     ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|eightBitRightShift:inst13|G1~60                                     ; |toplevelmMULT|fpMultiplier:inst2|eightBitRightShift:inst13|G1~60                                     ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst67|oneBitAdder:\gen_adder:5:add_inst|int_CarryOut2 ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst67|oneBitAdder:\gen_adder:5:add_inst|int_CarryOut2 ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst67|oneBitAdder:\gen_adder:5:add_inst|int_CarryOut1 ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst67|oneBitAdder:\gen_adder:5:add_inst|int_CarryOut1 ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst67|oneBitAdder:\gen_adder:5:add_inst|o_Sum         ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst67|oneBitAdder:\gen_adder:5:add_inst|o_Sum         ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst67|oneBitAdder:\gen_adder:4:add_inst|int_CarryOut2 ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst67|oneBitAdder:\gen_adder:4:add_inst|int_CarryOut2 ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst67|oneBitAdder:\gen_adder:4:add_inst|int_CarryOut1 ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst67|oneBitAdder:\gen_adder:4:add_inst|int_CarryOut1 ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst67|oneBitAdder:\gen_adder:4:add_inst|o_Sum         ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst67|oneBitAdder:\gen_adder:4:add_inst|o_Sum         ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst67|oneBitAdder:\gen_adder:3:add_inst|int_CarryOut2 ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst67|oneBitAdder:\gen_adder:3:add_inst|int_CarryOut2 ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst67|oneBitAdder:\gen_adder:3:add_inst|int_CarryOut1 ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst67|oneBitAdder:\gen_adder:3:add_inst|int_CarryOut1 ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst67|oneBitAdder:\gen_adder:3:add_inst|o_Sum         ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst67|oneBitAdder:\gen_adder:3:add_inst|o_Sum         ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst67|oneBitAdder:\gen_adder:2:add_inst|int_CarryOut2 ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst67|oneBitAdder:\gen_adder:2:add_inst|int_CarryOut2 ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst67|oneBitAdder:\gen_adder:2:add_inst|int_CarryOut1 ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst67|oneBitAdder:\gen_adder:2:add_inst|int_CarryOut1 ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst67|oneBitAdder:\gen_adder:2:add_inst|o_Sum         ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst67|oneBitAdder:\gen_adder:2:add_inst|o_Sum         ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:\gen_adder:6:add_inst|o_Sum          ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:\gen_adder:6:add_inst|o_Sum          ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:\gen_adder:5:add_inst|int_CarryOut2  ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:\gen_adder:5:add_inst|int_CarryOut2  ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:\gen_adder:5:add_inst|o_CarryOut     ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:\gen_adder:5:add_inst|o_CarryOut     ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:\gen_adder:5:add_inst|int_CarryOut1  ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:\gen_adder:5:add_inst|int_CarryOut1  ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:\gen_adder:5:add_inst|o_Sum          ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:\gen_adder:5:add_inst|o_Sum          ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:\gen_adder:4:add_inst|int_CarryOut2  ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:\gen_adder:4:add_inst|int_CarryOut2  ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:\gen_adder:4:add_inst|o_CarryOut     ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:\gen_adder:4:add_inst|o_CarryOut     ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:\gen_adder:4:add_inst|int_CarryOut1  ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:\gen_adder:4:add_inst|int_CarryOut1  ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:\gen_adder:4:add_inst|o_Sum          ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:\gen_adder:4:add_inst|o_Sum          ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:\gen_adder:3:add_inst|int_CarryOut2  ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:\gen_adder:3:add_inst|int_CarryOut2  ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:\gen_adder:3:add_inst|o_CarryOut     ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:\gen_adder:3:add_inst|o_CarryOut     ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:\gen_adder:3:add_inst|int_CarryOut1  ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:\gen_adder:3:add_inst|int_CarryOut1  ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:\gen_adder:3:add_inst|o_Sum          ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:\gen_adder:3:add_inst|o_Sum          ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:\gen_adder:2:add_inst|int_CarryOut2  ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:\gen_adder:2:add_inst|int_CarryOut2  ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:\gen_adder:2:add_inst|o_CarryOut     ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:\gen_adder:2:add_inst|o_CarryOut     ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:\gen_adder:2:add_inst|int_CarryOut1  ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:\gen_adder:2:add_inst|int_CarryOut1  ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:\gen_adder:2:add_inst|o_Sum          ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:\gen_adder:2:add_inst|o_Sum          ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:\gen_adder:1:add_inst|int_CarryOut2  ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:\gen_adder:1:add_inst|int_CarryOut2  ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:\gen_adder:1:add_inst|o_CarryOut     ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:\gen_adder:1:add_inst|o_CarryOut     ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:\gen_adder:1:add_inst|o_Sum          ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:\gen_adder:1:add_inst|o_Sum          ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|reg_q~7                                          ; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|reg_q~7                                          ; out              ;
; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|reg_q~8                                          ; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|reg_q~8                                          ; out              ;
; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|reg_q~9                                          ; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|reg_q~9                                          ; out              ;
; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|reg_q~10                                         ; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|reg_q~10                                         ; out              ;
; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|reg_q~11                                         ; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|reg_q~11                                         ; out              ;
; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|reg_q~12                                         ; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|reg_q~12                                         ; out              ;
; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|reg_q~14                                         ; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|reg_q~14                                         ; out              ;
; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|reg_q~15                                         ; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|reg_q~15                                         ; out              ;
; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|reg_q~16                                         ; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|reg_q~16                                         ; out              ;
; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|reg_q~17                                         ; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|reg_q~17                                         ; out              ;
; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|reg_q~18                                         ; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|reg_q~18                                         ; out              ;
; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|reg_q~19                                         ; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|reg_q~19                                         ; out              ;
+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                                                                                                                                                                                                             ;
+-------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+------------------+
; Node Name                                                                                                               ; Output Port Name                                                                                                        ; Output Port Type ;
+-------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+------------------+
; |toplevelmMULT|SignOut                                                                                                  ; |toplevelmMULT|SignOut                                                                                                  ; pin_out          ;
; |toplevelmMULT|resetBar                                                                                                 ; |toplevelmMULT|resetBar                                                                                                 ; out              ;
; |toplevelmMULT|so                                                                                                       ; |toplevelmMULT|so                                                                                                       ; pin_out          ;
; |toplevelmMULT|s3                                                                                                       ; |toplevelmMULT|s3                                                                                                       ; pin_out          ;
; |toplevelmMULT|s4                                                                                                       ; |toplevelmMULT|s4                                                                                                       ; pin_out          ;
; |toplevelmMULT|overflow                                                                                                 ; |toplevelmMULT|overflow                                                                                                 ; pin_out          ;
; |toplevelmMULT|ExponentOut[6]                                                                                           ; |toplevelmMULT|ExponentOut[6]                                                                                           ; pin_out          ;
; |toplevelmMULT|MantissaOut[7]                                                                                           ; |toplevelmMULT|MantissaOut[7]                                                                                           ; pin_out          ;
; |toplevelmMULT|MantissaOut[2]                                                                                           ; |toplevelmMULT|MantissaOut[2]                                                                                           ; pin_out          ;
; |toplevelmMULT|MantissaOut[1]                                                                                           ; |toplevelmMULT|MantissaOut[1]                                                                                           ; pin_out          ;
; |toplevelmMULT|MantissaOut[0]                                                                                           ; |toplevelmMULT|MantissaOut[0]                                                                                           ; pin_out          ;
; |toplevelmMULT|ControlPath:inst|d_S4                                                                                    ; |toplevelmMULT|ControlPath:inst|d_S4                                                                                    ; out0             ;
; |toplevelmMULT|ControlPath:inst|enARdFF_2:FF4|int_q                                                                     ; |toplevelmMULT|ControlPath:inst|enARdFF_2:FF4|int_q                                                                     ; regout           ;
; |toplevelmMULT|ControlPath:inst|enASdFF_2:FF0|int_q                                                                     ; |toplevelmMULT|ControlPath:inst|enASdFF_2:FF0|int_q                                                                     ; regout           ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst67|oneBitAdder:\gen_adder:1:add_inst|int_CarryOut2                   ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst67|oneBitAdder:\gen_adder:1:add_inst|int_CarryOut2                   ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst67|oneBitAdder:\gen_adder:1:add_inst|int_CarryOut1                   ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst67|oneBitAdder:\gen_adder:1:add_inst|int_CarryOut1                   ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst67|oneBitAdder:add0|o_Sum                                            ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst67|oneBitAdder:add0|o_Sum                                            ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:0:bit_inst|int_q                             ; |toplevelmMULT|fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:0:bit_inst|int_q                             ; regout           ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:\gen_adder:5:add_inst|int_CarryOut3                    ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:\gen_adder:5:add_inst|int_CarryOut3                    ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:\gen_adder:4:add_inst|int_CarryOut3                    ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:\gen_adder:4:add_inst|int_CarryOut3                    ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:\gen_adder:3:add_inst|int_CarryOut3                    ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:\gen_adder:3:add_inst|int_CarryOut3                    ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:\gen_adder:2:add_inst|int_CarryOut3                    ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:\gen_adder:2:add_inst|int_CarryOut3                    ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:\gen_adder:1:add_inst|int_CarryOut3                    ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:\gen_adder:1:add_inst|int_CarryOut3                    ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:\gen_adder:1:add_inst|int_CarryOut1                    ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:\gen_adder:1:add_inst|int_CarryOut1                    ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:add0|int_CarryOut2                                     ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:add0|int_CarryOut2                                     ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:add0|int_CarryOut3                                     ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:add0|int_CarryOut3                                     ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:add0|o_CarryOut                                        ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:add0|o_CarryOut                                        ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:add0|int_CarryOut1                                     ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:add0|int_CarryOut1                                     ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:add0|o_Sum                                             ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:add0|o_Sum                                             ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|o_done~1                                                           ; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|o_done~1                                                           ; out              ;
; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|o_done~2                                                           ; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|o_done~2                                                           ; out              ;
; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|o_done                                                             ; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|o_done                                                             ; regout           ;
; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                                                           ; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                                                           ; regout           ;
; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|genericAdder:u_inc|oneBitAdder:\gen_adder:6:add_inst|int_CarryOut3 ; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|genericAdder:u_inc|oneBitAdder:\gen_adder:6:add_inst|int_CarryOut3 ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|overflow_underflow_unit:inst14|combined_flag                                          ; |toplevelmMULT|fpMultiplier:inst2|overflow_underflow_unit:inst14|combined_flag                                          ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under                                       ; |toplevelmMULT|fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under                                       ; regout           ;
; |toplevelmMULT|fpMultiplier:inst2|overflow_underflow_unit:inst14|LessThan0~5                                            ; |toplevelmMULT|fpMultiplier:inst2|overflow_underflow_unit:inst14|LessThan0~5                                            ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|overflow_underflow_unit:inst14|LessThan1~0                                            ; |toplevelmMULT|fpMultiplier:inst2|overflow_underflow_unit:inst14|LessThan1~0                                            ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|overflow_underflow_unit:inst14|LessThan1~1                                            ; |toplevelmMULT|fpMultiplier:inst2|overflow_underflow_unit:inst14|LessThan1~1                                            ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|overflow_underflow_unit:inst14|LessThan1~2                                            ; |toplevelmMULT|fpMultiplier:inst2|overflow_underflow_unit:inst14|LessThan1~2                                            ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|overflow_underflow_unit:inst14|LessThan1~3                                            ; |toplevelmMULT|fpMultiplier:inst2|overflow_underflow_unit:inst14|LessThan1~3                                            ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|overflow_underflow_unit:inst14|LessThan1~4                                            ; |toplevelmMULT|fpMultiplier:inst2|overflow_underflow_unit:inst14|LessThan1~4                                            ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|overflow_underflow_unit:inst14|LessThan1~5                                            ; |toplevelmMULT|fpMultiplier:inst2|overflow_underflow_unit:inst14|LessThan1~5                                            ; out0             ;
+-------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                                                                                                                                                                                                             ;
+-------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+------------------+
; Node Name                                                                                                               ; Output Port Name                                                                                                        ; Output Port Type ;
+-------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+------------------+
; |toplevelmMULT|SignOut                                                                                                  ; |toplevelmMULT|SignOut                                                                                                  ; pin_out          ;
; |toplevelmMULT|resetBar                                                                                                 ; |toplevelmMULT|resetBar                                                                                                 ; out              ;
; |toplevelmMULT|s3                                                                                                       ; |toplevelmMULT|s3                                                                                                       ; pin_out          ;
; |toplevelmMULT|s4                                                                                                       ; |toplevelmMULT|s4                                                                                                       ; pin_out          ;
; |toplevelmMULT|overflow                                                                                                 ; |toplevelmMULT|overflow                                                                                                 ; pin_out          ;
; |toplevelmMULT|ExponentOut[6]                                                                                           ; |toplevelmMULT|ExponentOut[6]                                                                                           ; pin_out          ;
; |toplevelmMULT|ExponentOut[5]                                                                                           ; |toplevelmMULT|ExponentOut[5]                                                                                           ; pin_out          ;
; |toplevelmMULT|ExponentOut[4]                                                                                           ; |toplevelmMULT|ExponentOut[4]                                                                                           ; pin_out          ;
; |toplevelmMULT|ExponentOut[3]                                                                                           ; |toplevelmMULT|ExponentOut[3]                                                                                           ; pin_out          ;
; |toplevelmMULT|ExponentOut[2]                                                                                           ; |toplevelmMULT|ExponentOut[2]                                                                                           ; pin_out          ;
; |toplevelmMULT|ExponentOut[1]                                                                                           ; |toplevelmMULT|ExponentOut[1]                                                                                           ; pin_out          ;
; |toplevelmMULT|ExponentOut[0]                                                                                           ; |toplevelmMULT|ExponentOut[0]                                                                                           ; pin_out          ;
; |toplevelmMULT|MantissaOut[7]                                                                                           ; |toplevelmMULT|MantissaOut[7]                                                                                           ; pin_out          ;
; |toplevelmMULT|MantissaOut[6]                                                                                           ; |toplevelmMULT|MantissaOut[6]                                                                                           ; pin_out          ;
; |toplevelmMULT|MantissaOut[5]                                                                                           ; |toplevelmMULT|MantissaOut[5]                                                                                           ; pin_out          ;
; |toplevelmMULT|MantissaOut[4]                                                                                           ; |toplevelmMULT|MantissaOut[4]                                                                                           ; pin_out          ;
; |toplevelmMULT|MantissaOut[3]                                                                                           ; |toplevelmMULT|MantissaOut[3]                                                                                           ; pin_out          ;
; |toplevelmMULT|MantissaOut[2]                                                                                           ; |toplevelmMULT|MantissaOut[2]                                                                                           ; pin_out          ;
; |toplevelmMULT|MantissaOut[1]                                                                                           ; |toplevelmMULT|MantissaOut[1]                                                                                           ; pin_out          ;
; |toplevelmMULT|MantissaOut[0]                                                                                           ; |toplevelmMULT|MantissaOut[0]                                                                                           ; pin_out          ;
; |toplevelmMULT|ControlPath:inst|d_S4                                                                                    ; |toplevelmMULT|ControlPath:inst|d_S4                                                                                    ; out0             ;
; |toplevelmMULT|ControlPath:inst|enARdFF_2:FF4|int_q                                                                     ; |toplevelmMULT|ControlPath:inst|enARdFF_2:FF4|int_q                                                                     ; regout           ;
; |toplevelmMULT|fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q                                ; |toplevelmMULT|fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:16:dFF_i|int_q                                ; regout           ;
; |toplevelmMULT|fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q                                ; |toplevelmMULT|fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:15:dFF_i|int_q                                ; regout           ;
; |toplevelmMULT|fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:14:dFF_i|int_q                                ; |toplevelmMULT|fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:14:dFF_i|int_q                                ; regout           ;
; |toplevelmMULT|fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:13:dFF_i|int_q                                ; |toplevelmMULT|fpMultiplier:inst2|eightBitRightShift:inst13|enARdFF_2:\G1:13:dFF_i|int_q                                ; regout           ;
; |toplevelmMULT|fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q                             ; |toplevelmMULT|fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:0:bit_inst|int_q                             ; regout           ;
; |toplevelmMULT|fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:1:bit_inst|int_q                             ; |toplevelmMULT|fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:1:bit_inst|int_q                             ; regout           ;
; |toplevelmMULT|fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:2:bit_inst|int_q                             ; |toplevelmMULT|fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:2:bit_inst|int_q                             ; regout           ;
; |toplevelmMULT|fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:3:bit_inst|int_q                             ; |toplevelmMULT|fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:3:bit_inst|int_q                             ; regout           ;
; |toplevelmMULT|fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:4:bit_inst|int_q                             ; |toplevelmMULT|fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:4:bit_inst|int_q                             ; regout           ;
; |toplevelmMULT|fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:5:bit_inst|int_q                             ; |toplevelmMULT|fpMultiplier:inst2|genericRegister:inst1|enARdFF_2:\gen_reg:5:bit_inst|int_q                             ; regout           ;
; |toplevelmMULT|fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:0:bit_inst|int_q                              ; |toplevelmMULT|fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:0:bit_inst|int_q                              ; regout           ;
; |toplevelmMULT|fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:1:bit_inst|int_q                              ; |toplevelmMULT|fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:1:bit_inst|int_q                              ; regout           ;
; |toplevelmMULT|fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:2:bit_inst|int_q                              ; |toplevelmMULT|fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:2:bit_inst|int_q                              ; regout           ;
; |toplevelmMULT|fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:3:bit_inst|int_q                              ; |toplevelmMULT|fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:3:bit_inst|int_q                              ; regout           ;
; |toplevelmMULT|fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:4:bit_inst|int_q                              ; |toplevelmMULT|fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:4:bit_inst|int_q                              ; regout           ;
; |toplevelmMULT|fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:5:bit_inst|int_q                              ; |toplevelmMULT|fpMultiplier:inst2|genericRegister:inst|enARdFF_2:\gen_reg:5:bit_inst|int_q                              ; regout           ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst67|oneBitAdder:\gen_adder:5:add_inst|int_CarryOut3                   ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst67|oneBitAdder:\gen_adder:5:add_inst|int_CarryOut3                   ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst67|oneBitAdder:\gen_adder:5:add_inst|o_CarryOut                      ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst67|oneBitAdder:\gen_adder:5:add_inst|o_CarryOut                      ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst67|oneBitAdder:\gen_adder:4:add_inst|int_CarryOut3                   ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst67|oneBitAdder:\gen_adder:4:add_inst|int_CarryOut3                   ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst67|oneBitAdder:\gen_adder:4:add_inst|o_CarryOut                      ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst67|oneBitAdder:\gen_adder:4:add_inst|o_CarryOut                      ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst67|oneBitAdder:\gen_adder:3:add_inst|int_CarryOut3                   ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst67|oneBitAdder:\gen_adder:3:add_inst|int_CarryOut3                   ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst67|oneBitAdder:\gen_adder:3:add_inst|o_CarryOut                      ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst67|oneBitAdder:\gen_adder:3:add_inst|o_CarryOut                      ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst67|oneBitAdder:\gen_adder:2:add_inst|int_CarryOut3                   ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst67|oneBitAdder:\gen_adder:2:add_inst|int_CarryOut3                   ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst67|oneBitAdder:\gen_adder:2:add_inst|o_CarryOut                      ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst67|oneBitAdder:\gen_adder:2:add_inst|o_CarryOut                      ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst67|oneBitAdder:\gen_adder:1:add_inst|int_CarryOut2                   ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst67|oneBitAdder:\gen_adder:1:add_inst|int_CarryOut2                   ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst67|oneBitAdder:\gen_adder:1:add_inst|int_CarryOut3                   ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst67|oneBitAdder:\gen_adder:1:add_inst|int_CarryOut3                   ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst67|oneBitAdder:\gen_adder:1:add_inst|o_CarryOut                      ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst67|oneBitAdder:\gen_adder:1:add_inst|o_CarryOut                      ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst67|oneBitAdder:\gen_adder:1:add_inst|int_CarryOut1                   ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst67|oneBitAdder:\gen_adder:1:add_inst|int_CarryOut1                   ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst67|oneBitAdder:\gen_adder:1:add_inst|o_Sum                           ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst67|oneBitAdder:\gen_adder:1:add_inst|o_Sum                           ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst67|oneBitAdder:add0|int_CarryOut2                                    ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst67|oneBitAdder:add0|int_CarryOut2                                    ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst67|oneBitAdder:add0|o_Sum                                            ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst67|oneBitAdder:add0|o_Sum                                            ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:0:bit_inst|int_q                             ; |toplevelmMULT|fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:0:bit_inst|int_q                             ; regout           ;
; |toplevelmMULT|fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:1:bit_inst|int_q                             ; |toplevelmMULT|fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:1:bit_inst|int_q                             ; regout           ;
; |toplevelmMULT|fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q                             ; |toplevelmMULT|fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:2:bit_inst|int_q                             ; regout           ;
; |toplevelmMULT|fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:3:bit_inst|int_q                             ; |toplevelmMULT|fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:3:bit_inst|int_q                             ; regout           ;
; |toplevelmMULT|fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:4:bit_inst|int_q                             ; |toplevelmMULT|fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:4:bit_inst|int_q                             ; regout           ;
; |toplevelmMULT|fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:5:bit_inst|int_q                             ; |toplevelmMULT|fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:5:bit_inst|int_q                             ; regout           ;
; |toplevelmMULT|fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:6:bit_inst|int_q                             ; |toplevelmMULT|fpMultiplier:inst2|genericRegister:inst4|enARdFF_2:\gen_reg:6:bit_inst|int_q                             ; regout           ;
; |toplevelmMULT|fpMultiplier:inst2|genericRegister:inst5|enARdFF_2:\gen_reg:0:bit_inst|int_q                             ; |toplevelmMULT|fpMultiplier:inst2|genericRegister:inst5|enARdFF_2:\gen_reg:0:bit_inst|int_q                             ; regout           ;
; |toplevelmMULT|fpMultiplier:inst2|genericRegister:inst5|enARdFF_2:\gen_reg:1:bit_inst|int_q                             ; |toplevelmMULT|fpMultiplier:inst2|genericRegister:inst5|enARdFF_2:\gen_reg:1:bit_inst|int_q                             ; regout           ;
; |toplevelmMULT|fpMultiplier:inst2|genericRegister:inst5|enARdFF_2:\gen_reg:2:bit_inst|int_q                             ; |toplevelmMULT|fpMultiplier:inst2|genericRegister:inst5|enARdFF_2:\gen_reg:2:bit_inst|int_q                             ; regout           ;
; |toplevelmMULT|fpMultiplier:inst2|genericRegister:inst5|enARdFF_2:\gen_reg:3:bit_inst|int_q                             ; |toplevelmMULT|fpMultiplier:inst2|genericRegister:inst5|enARdFF_2:\gen_reg:3:bit_inst|int_q                             ; regout           ;
; |toplevelmMULT|fpMultiplier:inst2|genericRegister:inst5|enARdFF_2:\gen_reg:4:bit_inst|int_q                             ; |toplevelmMULT|fpMultiplier:inst2|genericRegister:inst5|enARdFF_2:\gen_reg:4:bit_inst|int_q                             ; regout           ;
; |toplevelmMULT|fpMultiplier:inst2|genericRegister:inst5|enARdFF_2:\gen_reg:5:bit_inst|int_q                             ; |toplevelmMULT|fpMultiplier:inst2|genericRegister:inst5|enARdFF_2:\gen_reg:5:bit_inst|int_q                             ; regout           ;
; |toplevelmMULT|fpMultiplier:inst2|complementReg:inst6|enARdFF_2:\gen_reg:5:ff_i|int_q                                   ; |toplevelmMULT|fpMultiplier:inst2|complementReg:inst6|enARdFF_2:\gen_reg:5:ff_i|int_q                                   ; regout           ;
; |toplevelmMULT|fpMultiplier:inst2|complementReg:inst6|enARdFF_2:\gen_reg:4:ff_i|int_q                                   ; |toplevelmMULT|fpMultiplier:inst2|complementReg:inst6|enARdFF_2:\gen_reg:4:ff_i|int_q                                   ; regout           ;
; |toplevelmMULT|fpMultiplier:inst2|complementReg:inst6|enARdFF_2:\gen_reg:3:ff_i|int_q                                   ; |toplevelmMULT|fpMultiplier:inst2|complementReg:inst6|enARdFF_2:\gen_reg:3:ff_i|int_q                                   ; regout           ;
; |toplevelmMULT|fpMultiplier:inst2|complementReg:inst6|enARdFF_2:\gen_reg:2:ff_i|int_q                                   ; |toplevelmMULT|fpMultiplier:inst2|complementReg:inst6|enARdFF_2:\gen_reg:2:ff_i|int_q                                   ; regout           ;
; |toplevelmMULT|fpMultiplier:inst2|complementReg:inst6|enARdFF_2:\gen_reg:1:ff_i|int_q                                   ; |toplevelmMULT|fpMultiplier:inst2|complementReg:inst6|enARdFF_2:\gen_reg:1:ff_i|int_q                                   ; regout           ;
; |toplevelmMULT|fpMultiplier:inst2|complementReg:inst6|enARdFF_2:\gen_reg:0:ff_i|int_q                                   ; |toplevelmMULT|fpMultiplier:inst2|complementReg:inst6|enARdFF_2:\gen_reg:0:ff_i|int_q                                   ; regout           ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:\gen_adder:5:add_inst|int_CarryOut3                    ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:\gen_adder:5:add_inst|int_CarryOut3                    ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:\gen_adder:4:add_inst|int_CarryOut3                    ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:\gen_adder:4:add_inst|int_CarryOut3                    ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:\gen_adder:3:add_inst|int_CarryOut3                    ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:\gen_adder:3:add_inst|int_CarryOut3                    ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:\gen_adder:2:add_inst|int_CarryOut3                    ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:\gen_adder:2:add_inst|int_CarryOut3                    ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:\gen_adder:1:add_inst|int_CarryOut3                    ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:\gen_adder:1:add_inst|int_CarryOut3                    ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:add0|int_CarryOut2                                     ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:add0|int_CarryOut2                                     ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:add0|int_CarryOut3                                     ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:add0|int_CarryOut3                                     ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:add0|o_CarryOut                                        ; |toplevelmMULT|fpMultiplier:inst2|genericAdder:inst7|oneBitAdder:add0|o_CarryOut                                        ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|reg_q~13                                                           ; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|reg_q~13                                                           ; out              ;
; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|reg_q~20                                                           ; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|reg_q~20                                                           ; out              ;
; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|o_done~1                                                           ; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|o_done~1                                                           ; out              ;
; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|o_done~2                                                           ; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|o_done~2                                                           ; out              ;
; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|o_done                                                             ; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|o_done                                                             ; regout           ;
; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                                                           ; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|reg_q[0]                                                           ; regout           ;
; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                                                           ; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|reg_q[1]                                                           ; regout           ;
; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|reg_q[2]                                                           ; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|reg_q[2]                                                           ; regout           ;
; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|reg_q[3]                                                           ; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|reg_q[3]                                                           ; regout           ;
; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                                                           ; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|reg_q[4]                                                           ; regout           ;
; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                                                           ; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|reg_q[5]                                                           ; regout           ;
; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                                                           ; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|reg_q[6]                                                           ; regout           ;
; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|genericAdder:u_inc|oneBitAdder:\gen_adder:6:add_inst|int_CarryOut3 ; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|genericAdder:u_inc|oneBitAdder:\gen_adder:6:add_inst|int_CarryOut3 ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|genericAdder:u_inc|oneBitAdder:\gen_adder:5:add_inst|int_CarryOut3 ; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|genericAdder:u_inc|oneBitAdder:\gen_adder:5:add_inst|int_CarryOut3 ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|genericAdder:u_inc|oneBitAdder:\gen_adder:4:add_inst|int_CarryOut3 ; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|genericAdder:u_inc|oneBitAdder:\gen_adder:4:add_inst|int_CarryOut3 ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|genericAdder:u_inc|oneBitAdder:\gen_adder:3:add_inst|int_CarryOut3 ; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|genericAdder:u_inc|oneBitAdder:\gen_adder:3:add_inst|int_CarryOut3 ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|genericAdder:u_inc|oneBitAdder:\gen_adder:2:add_inst|int_CarryOut3 ; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|genericAdder:u_inc|oneBitAdder:\gen_adder:2:add_inst|int_CarryOut3 ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|genericAdder:u_inc|oneBitAdder:\gen_adder:1:add_inst|int_CarryOut3 ; |toplevelmMULT|fpMultiplier:inst2|exp_counter7:inst9|genericAdder:u_inc|oneBitAdder:\gen_adder:1:add_inst|int_CarryOut3 ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under                                       ; |toplevelmMULT|fpMultiplier:inst2|overflow_underflow_unit:inst14|o_overflow_under                                       ; regout           ;
; |toplevelmMULT|fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:6:bit_inst|int_q                            ; |toplevelmMULT|fpMultiplier:inst2|genericRegister:inst10|enARdFF_2:\gen_reg:6:bit_inst|int_q                            ; regout           ;
; |toplevelmMULT|fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:7:bit_inst|int_q                            ; |toplevelmMULT|fpMultiplier:inst2|genericRegister:inst11|enARdFF_2:\gen_reg:7:bit_inst|int_q                            ; regout           ;
; |toplevelmMULT|fpMultiplier:inst2|fp_multiplier_array:inst12|pp[6][7]                                                   ; |toplevelmMULT|fpMultiplier:inst2|fp_multiplier_array:inst12|pp[6][7]                                                   ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|overflow_underflow_unit:inst14|LessThan0~0                                            ; |toplevelmMULT|fpMultiplier:inst2|overflow_underflow_unit:inst14|LessThan0~0                                            ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|overflow_underflow_unit:inst14|LessThan0~1                                            ; |toplevelmMULT|fpMultiplier:inst2|overflow_underflow_unit:inst14|LessThan0~1                                            ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|overflow_underflow_unit:inst14|LessThan0~2                                            ; |toplevelmMULT|fpMultiplier:inst2|overflow_underflow_unit:inst14|LessThan0~2                                            ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|overflow_underflow_unit:inst14|LessThan0~3                                            ; |toplevelmMULT|fpMultiplier:inst2|overflow_underflow_unit:inst14|LessThan0~3                                            ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|overflow_underflow_unit:inst14|LessThan0~4                                            ; |toplevelmMULT|fpMultiplier:inst2|overflow_underflow_unit:inst14|LessThan0~4                                            ; out0             ;
; |toplevelmMULT|fpMultiplier:inst2|overflow_underflow_unit:inst14|LessThan0~5                                            ; |toplevelmMULT|fpMultiplier:inst2|overflow_underflow_unit:inst14|LessThan0~5                                            ; out0             ;
+-------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Simulator
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Feb 09 14:50:15 2026
Info: Command: quartus_sim --simulation_results_format=VWF fpMultiplier -c fpMultiplier_qsim
Info (324025): Using vector source file "H:/Lab1 ceg3156/Multfina/Multfina/output_files/Waveform.vwf"
Info (310003): Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info (310004): Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info (310002): Simulation partitioned into 1 sub-simulations
Info (328053): Simulation coverage is      31.82 %
Info (328052): Number of transitions in simulation is 400
Info (324045): Vector file fpMultiplier_qsim.sim.vwf is saved in VWF text format. You can compress it into CVWF format in order to reduce file size. For more details please refer to the Quartus II Help.
Info: Quartus II 32-bit Simulator was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 280 megabytes
    Info: Processing ended: Mon Feb 09 14:50:17 2026
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


