

<div align="center">

üßÆ ULA 6-Bits VHDL



Unidade L√≥gica e Aritm√©tica Estrutural para Kit FPGA Altera DE-2



</div>



&nbsp;   Implementa√ß√£o em VHDL de uma Unidade L√≥gica e Aritm√©tica (ULA) de 6 bits. O projeto adota uma abordagem estrutural rigorosa, instanciando e interligando blocos funcionais modulares para formar o caminho de dados completo da unidade.



‚öôÔ∏è Arquitetura e Componentes



A ULA foi desenhada de forma modular para facilitar a manuten√ß√£o e o entendimento do hardware. O m√≥dulo principal gerencia a comunica√ß√£o entre as entradas (operandos A e B de 6 bits, al√©m de um seletor de opera√ß√£o) e os seguintes subm√≥dulos dedicados:



&nbsp;   ‚ûï Unidade Aritm√©tica: Respons√°vel pelas opera√ß√µes de soma (A+B), subtra√ß√£o (A-B), incremento (A+1) e decremento (A-1).



&nbsp;   üß† Unidade L√≥gica: Executa opera√ß√µes bit a bit, incluindo OR, AND, NOT A e NOT B.



&nbsp;   ‚è© Unidade de Deslocamento: Realiza opera√ß√µes de deslocamento direcional (Shift Left e Shift Right).



&nbsp;   ‚öñÔ∏è Unidade de Comparadores: Gera as flags de status baseadas nos resultados do processamento, indicando condi√ß√µes como Zero, Negativo, Igualdade (A=B) e Menor que (A<B).



&nbsp;   üîÄ Multiplexador Principal: Um MUX 16:1 que recebe os resultados de todas as unidades de processamento e roteia a resposta correta para a sa√≠da, guiado pelo c√≥digo de sele√ß√£o da opera√ß√£o.



&nbsp;   üìü Decodificadores de Display: Conversores dedicados para exibir os resultados bin√°rios nos displays de 7 segmentos da placa DE-2.



üìÇ Estrutura do Reposit√≥rio



A organiza√ß√£o dos arquivos reflete a hierarquia estrutural do hardware:

Plaintext



üì¶ ula-vhdl

&nbsp;‚î£ üìú ula\_top.vhd              # Top-Level: interliga todos os m√≥dulos

&nbsp;‚î£ üìú arithmetic\_unit.vhd      # Bloco de opera√ß√µes aritm√©ticas

&nbsp;‚î£ üìú logic\_unit.vhd           # Bloco de opera√ß√µes l√≥gicas

&nbsp;‚î£ üìú shifter\_unit.vhd         # Bloco de opera√ß√µes de deslocamento

&nbsp;‚î£ üìú comparators\_unit.vhd     # Bloco de gera√ß√£o de flags e compara√ß√µes

&nbsp;‚î£ üìú mux\_16to1.vhd            # MUX 16:1 para sele√ß√£o da opera√ß√£o final

&nbsp;‚î£ üìú seg7\_ab.vhd              # Decodificador 7 segmentos (Entradas)

&nbsp;‚îó üìú seg7\_s.vhd               # Decodificador 7 segmentos (Sa√≠da)



üõ†Ô∏è Ferramentas e Ambiente



&nbsp;   Linguagem: VHDL (IEEE 1164)



&nbsp;   Alvo de S√≠ntese: Kit FPGA Altera DE-2



<div align="center">

Desenvolvido por <b>L√∫cio Vagner</b> ‚Ä¢ Engenharia de Computa√ß√£o (UFPel)

</div>

