## Progetto di reti, anno 2023/2024
# Valutazione: 28/30
# Developers
* [Francesco Marchi](https://github.com/francesco1marchi)
* [Elisabetta Lollino](https://github.com/Elylo15)

# Specifiche del progetto
Il progetto di reti, realizzato in coppia, ha riguardato l'implementazione di un modulo hardware descritto in VHDL.
Questo modulo si interfaccia con una memoria esterna e rispetta le specifiche tecniche fornite.
Il lavoro ha richiesto la progettazione e simulazione di un sistema in grado di gestire correttamente la lettura e la scrittura dei dati, garantendo una comunicazione efficiente e conforme ai requisiti imposti.
Il processo ha incluso tutte le fasi standard di sviluppo hardware: dalla progettazione alla verifica mediante testbench per la validazione finale. 
