---
marp: true
theme: seed-slides
paginate: true
header: "Seed - Chapitre 05"
footer: "Le Processeur (CPU)"
---

# Chapitre 05 : Le Processeur (CPU)

> "Si vous ne pouvez pas le construire, vous ne le comprenez pas." â€” Feynman

---

# ğŸ¯ OÃ¹ en sommes-nous ?

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚  8. Applications                â”‚
â”œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤
â”‚  ...                            â”‚
â”œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤
â”‚  5. CPU              â—€â”€â”€ NOUS   â”‚
â”œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤
â”‚  4. Architecture (ISA) âœ“        â”‚
â”œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤
â”‚  3. MÃ©moire âœ“  â”‚  2. ALU âœ“      â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

Le **point culminant** du matÃ©riel !

---

# Qu'est-ce qu'un CPU ?

Le CPU (Central Processing Unit) :

1. **Lit** les instructions depuis la mÃ©moire
2. **DÃ©code** pour comprendre quoi faire
3. **ExÃ©cute** les opÃ©rations
4. **RÃ©pÃ¨te** Ã  l'infini (jusqu'Ã  HALT)

C'est une **machine Ã  Ã©tats** infatigable.

---

# Ce qu'on a construit

| Chapitre | Composant | RÃ´le |
|:---------|:----------|:-----|
| 1 | Portes | Briques de base |
| 2 | ALU | Calculs |
| 3 | Registres | R0-R15 |
| 3 | PC | Adresse courante |
| 3 | RAM | Programme + donnÃ©es |
| 4 | ISA | Instructions |

---

# Ce qu'il reste Ã  construire

- **DÃ©codeur** : Analyse les bits
- **UnitÃ© de contrÃ´le** : DÃ©cide quoi activer
- **Multiplexeurs** : Routent les donnÃ©es
- **Le CPU** : L'assemblage final !

---

# Le Cycle Fetch-Decode-Execute

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”    â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”    â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚  FETCH  â”‚â”€â”€â”€â–ºâ”‚ DECODE  â”‚â”€â”€â”€â–ºâ”‚ EXECUTE â”‚
â”‚ PCâ†’Mem  â”‚    â”‚ Analyserâ”‚    â”‚  ALU    â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜    â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜    â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
     â–²                              â”‚
     â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
            Cycle infini
```

---

# Architecture du CPU (Datapath)

```
     PC â”€â”€â–º MÃ©m Instr â”€â”€â–º DÃ©codeur
                              â”‚
                   â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¼â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
                   â–¼          â–¼          â–¼
              ContrÃ´le    RegFile     Extend
                   â”‚          â”‚          â”‚
                   â–¼          â–¼          â–¼
                   â””â”€â”€â”€â”€â–º ALU â—„â”€â”€â”€â”€â”€â”€â”€â”€â”˜
                           â”‚
                   â”Œâ”€â”€â”€â”€â”€â”€â”€â”´â”€â”€â”€â”€â”€â”€â”€â”
                   â–¼               â–¼
              MÃ©m Data        Writeback
```

---

# Phase 1 : Fetch

```
PC â”€â”€â–º MÃ©moire Instructions â”€â”€â–º instruction (32 bits)
```

Le PC envoie l'adresse, la mÃ©moire renvoie l'instruction.

---

# Phase 2 : Decode

```
instruction â”€â”€â–º DÃ©codeur â”€â”€â–º cond, class, op, Rn, Rd, Rm, imm
                   â”‚
                   â””â”€â”€â–º ContrÃ´le â”€â”€â–º signaux
```

Le dÃ©codeur **dÃ©coupe** les 32 bits.
L'unitÃ© de contrÃ´le **dÃ©cide** quoi activer.

---

# Le DÃ©codeur

DÃ©coupe les bits de l'instruction :

| Signal | Bits | Description |
|:-------|:-----|:------------|
| cond | 31-28 | Condition (EQ, NE...) |
| class | 27-25 | Type (ALU, MEM, BRANCH) |
| op | 24-21 | OpÃ©ration ALU |
| S | 20 | Mettre Ã  jour flags ? |
| Rn | 19-16 | Source 1 |
| Rd | 15-12 | Destination |

---

# L'UnitÃ© de ContrÃ´le

GÃ©nÃ¨re les **signaux de contrÃ´le** :

| Instruction | reg_write | mem_read | mem_write |
|:------------|:---------:|:--------:|:---------:|
| ADD | 1 | 0 | 0 |
| LDR | 1 | 1 | 0 |
| STR | 0 | 0 | 1 |
| B | 0 | 0 | 0 |
| CMP | 0 | 0 | 0 |

---

# Phase 3 : Register Read

```
Rn, Rm â”€â”€â–º Banc de Registres â”€â”€â–º Data_A, Data_B
```

On lit les valeurs des registres sources.

---

# Phase 4 : Execute

```
Data_A â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
                 â”œâ”€â”€â–º ALU â”€â”€â–º RÃ©sultat, Flags
Data_B ou Imm â”€â”€â”€â”˜
```

L'ALU effectue l'opÃ©ration.
Les flags (N, Z, C, V) sont mis Ã  jour si S=1.

---

# Phase 5 : Memory

```
Si LDR : MEM[adresse] â†’ valeur
Si STR : valeur â†’ MEM[adresse]
Sinon  : (rien)
```

AccÃ¨s mÃ©moire pour LDR/STR uniquement.

---

# Phase 6 : Writeback

```
RÃ©sultat â”€â”€â–º MUX â”€â”€â–º Banc de Registres â”€â”€â–º Rd
```

Si `reg_write = 1` ET `cond_ok = 1`, on Ã©crit dans Rd.

---

# Le CondCheck

VÃ©rifie si la condition est satisfaite :

```
cond = 0000 (EQ) et Z = 1  â†’  ok = 1
cond = 0000 (EQ) et Z = 0  â†’  ok = 0
cond = 1110 (AL)           â†’  ok = 1 (toujours)
```

Si `ok = 0`, l'instruction est **annulÃ©e**.

---

# Les Multiplexeurs

| Mux | Choix | Signification |
|:----|:------|:--------------|
| ALU_src | 0: Rm, 1: Imm | 2Ã¨me opÃ©rande |
| Writeback | 0: ALU, 1: MEM | Source du rÃ©sultat |
| PC_src | 0: PC+4, 1: Branch | Prochaine adresse |

---

# Exemple : ADD R1, R2, R3

```
1110 000 0100 0 0010 0001 00000000 0011
â”‚    â”‚   â”‚    â”‚ â”‚    â”‚              â”‚
â”‚    â”‚   â”‚    â”‚ â”‚    â”‚              â””â”€â”€ Rm = R3
â”‚    â”‚   â”‚    â”‚ â”‚    â””â”€â”€ Rd = R1
â”‚    â”‚   â”‚    â”‚ â””â”€â”€ Rn = R2
â”‚    â”‚   â”‚    â””â”€â”€ S = 0
â”‚    â”‚   â””â”€â”€ op = ADD
â”‚    â””â”€â”€ class = ALU
â””â”€â”€ cond = AL (toujours)
```

---

# Parcours de ADD R1, R2, R3

1. **Fetch** : Lire l'instruction Ã  PC
2. **Decode** : class=ALU, reg_write=1
3. **RegRead** : Lire R2 et R3
4. **Execute** : ALU calcule R2 + R3
5. **Memory** : (rien)
6. **Writeback** : Ã‰crire dans R1

---

# Exemple : LDR R0, [R1, #8]

1. **Decode** : class=MEM, mem_read=1
2. **RegRead** : Lire R1
3. **Execute** : ALU calcule R1 + 8
4. **Memory** : Lire MEM[R1+8]
5. **Writeback** : Ã‰crire dans R0

---

# Exemple : B.EQ label

1. **Decode** : class=BRANCH
2. **CondCheck** : VÃ©rifier Z = 1 ?
3. Si oui : PC â† adresse cible
4. Si non : PC â† PC + 4

---

# CPU Mono-cycle vs Pipeline

| Mono-cycle | Pipeline |
|:-----------|:---------|
| 1 instruction Ã  la fois | 5 en parallÃ¨le |
| Cycle long | Cycles courts |
| Simple | Plus complexe |
| Notre implÃ©mentation | Vrais CPU |

---

# Pipeline 5 Ã‰tages

```
         IF    ID    EX   MEM   WB
Instr 1  [====][====][====][====][====]
Instr 2       [====][====][====][====][====]
Instr 3            [====][====][====][====][====]
```

Jusqu'Ã  5Ã— plus rapide !

---

# Hazards (ProblÃ¨mes Pipeline)

**Data Hazard :**
```asm
ADD R1, R2, R3    ; Ã‰crit R1
SUB R4, R1, R5    ; Lit R1 â†’ ProblÃ¨me !
```

**Solutions :**
- **Forwarding** : Bypass direct
- **Stall** : Attendre si nÃ©cessaire

---

# CPU Visualizer

ğŸ‘‰ [Ouvrir le CPU Visualizer](https://seed.music-music.fr/visualizer.html)

**FonctionnalitÃ©s :**
- Vue pipeline (5 Ã©tapes)
- Registres R0-R15
- Flags NZCV
- Code source avec surlignage
- 7 dÃ©mos interactives

---

# Ce qu'il faut retenir

1. **Fetch â†’ Decode â†’ Execute â†’ Mem â†’ WB**
2. **DÃ©codeur** analyse les bits
3. **ContrÃ´le** dÃ©cide quoi activer
4. **MUX** routent les donnÃ©es
5. **CondCheck** permet la prÃ©dication
6. **Pipeline** = performances

---

# Questions ?

ğŸ“š **RÃ©fÃ©rence :** Livre Seed, Chapitre 05 - CPU

ğŸ‘‰ **Exercices :** TD et TP + CPU Visualizer

**Prochain chapitre :** Assembleur
