
#################################################################
# 时序分析报告 Mon Feb 26 20:20:38 2024
#################################################################
#  分析类型                               : 建立(setup)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#################################################################

********************
* 路径 1
********************
时间余量 : 4971.6 ps
起点     : uart_ch340_rx_MGIOL/RXDATA0  [激发时钟: clkCM3, 上升沿1]
终点     : ahb_uart1/RX_shift_reg[8]/A1 [捕获时钟: clkCM3, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=================================================================================================================================
|              节点              |  单元   |  延迟  | 到达时间 |     类型      |   位置   |             连线             | 扇出 |
=================================================================================================================================
| CLOCK'clkCM3                   |   N/A   |      0 |   Tlat:0 |               |          | N/A                          |      |
| PLL_25to200_1/PLLInst_0/CLKOS  | PLL_25K |      0 |        0 | clock_latency |          | CLK_CM3                      | 106  |
| uart_ch340_rx_MGIOL/CLK        | IOLOGIC | 1096.4 |   1096.4 |      net      | IOL_T89C | CLK_CM3                      |      |
| --                             |   --    |     -- |       -- |      --       | --       | --                           | --   |
| uart_ch340_rx_MGIOL/RXDATA0    | IOLOGIC |    201 |   1297.4 |   C2INP_DEL   |          | ahb_uart1/RX_samp_regs[5]    | 4    |
| ahb_uart1/_i_232_rkd_5/B6      | SLICEL  | 3164.4 |   4461.8 |      net      | R19C29M  | ahb_uart1/RX_samp_regs[5]    |      |
| ahb_uart1/_i_232_rkd_5/B       | SLICEL  |   75.1 |   4536.9 |     Tilo      |          | ahb_uart1/regard_RX_samp_low | 7    |
| ahb_uart1/RX_shiftIN_cnt[2]/C6 | SLICEL  |  516.2 |   5053.1 |      net      | R19C30L  | ahb_uart1/regard_RX_samp_low |      |
| ahb_uart1/RX_shiftIN_cnt[2]/C  | SLICEL  |   75.1 |   5128.2 |     Tilo      |          | ahb_uart1/n_189              | 1    |
| ahb_uart1/RX_shiftIN_cnt[2]/D4 | SLICEL  |  209.9 |   5338.1 |      net      | R19C30L  | ahb_uart1/n_189              |      |
| ahb_uart1/RX_shiftIN_cnt[2]/D  | SLICEL  |   75.1 |   5413.2 |     Tilo      |          | net_extracted_nHQX14         | 5    |
| ahb_uart1/RX_shift_reg[8]/A1   | SLICEL  |  549.8 |     5963 |      net      | R19C29L  | net_extracted_nHQX14         |      |
=================================================================================================================================
时钟路径延迟         = 1096.4     (Tclkp)
数据路径延迟         = 4866.6     (Tdatp)
     clock-to-q 延迟 = 201 
        总的单元延迟 = 225.3 
        总的连线延迟 = 4440.3 
        逻辑级数     = 3 

[数据捕获路径]
==============================================================================================================
|             节点              |  单元   |  延迟  |   到达时间   |     类型      |  位置   |  连线   | 扇出 |
==============================================================================================================
| CLOCK'clkCM3                  |   N/A   |      0 |        10000 |               |         | N/A     |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        10000 | clock_latency |         | CLK_CM3 | 106  |
| ahb_uart1/RX_shift_reg[8]/CLK | SLICEL  | 1057.4 | Tcat:11057.4 |      net      | R19C29L | CLK_CM3 |      |
==============================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 11057.4    + 0          - 0          - 1096.4     - 4866.6     - 122.8      
         = 4971.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 2
********************
时间余量 : 5117.9 ps
起点     : uart_ch340_rx_MGIOL/RXDATA0    [激发时钟: clkCM3, 上升沿1]
终点     : ahb_uart1/RX_shiftIN_cnt[2]/CE [捕获时钟: clkCM3, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=================================================================================================================================
|              节点              |  单元   |  延迟  | 到达时间 |     类型      |   位置   |             连线             | 扇出 |
=================================================================================================================================
| CLOCK'clkCM3                   |   N/A   |      0 |   Tlat:0 |               |          | N/A                          |      |
| PLL_25to200_1/PLLInst_0/CLKOS  | PLL_25K |      0 |        0 | clock_latency |          | CLK_CM3                      | 106  |
| uart_ch340_rx_MGIOL/CLK        | IOLOGIC | 1096.4 |   1096.4 |      net      | IOL_T89C | CLK_CM3                      |      |
| --                             |   --    |     -- |       -- |      --       | --       | --                           | --   |
| uart_ch340_rx_MGIOL/RXDATA0    | IOLOGIC |    201 |   1297.4 |   C2INP_DEL   |          | ahb_uart1/RX_samp_regs[5]    | 4    |
| ahb_uart1/_i_232_rkd_5/B6      | SLICEL  | 3164.4 |   4461.8 |      net      | R19C29M  | ahb_uart1/RX_samp_regs[5]    |      |
| ahb_uart1/_i_232_rkd_5/B       | SLICEL  |   75.1 |   4536.9 |     Tilo      |          | ahb_uart1/regard_RX_samp_low | 7    |
| ahb_uart1/n_251/A3             | SLICEL  |    565 |   5101.9 |      net      | R20C29L  | ahb_uart1/regard_RX_samp_low |      |
| ahb_uart1/n_251/A              | SLICEL  |   75.1 |     5177 |     Tilo      |          | ahb_uart1/n_251              | 2    |
| ahb_uart1/RX_shiftIN_cnt[2]/CE | SLICEL  |    715 |     5892 |      net      | R19C30L  | ahb_uart1/n_251              |      |
=================================================================================================================================
时钟路径延迟         = 1096.4     (Tclkp)
数据路径延迟         = 4795.6     (Tdatp)
     clock-to-q 延迟 = 201 
        总的单元延迟 = 150.2 
        总的连线延迟 = 4444.4 
        逻辑级数     = 2 

[数据捕获路径]
================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |  位置   |  连线   | 扇出 |
================================================================================================================
| CLOCK'clkCM3                    |   N/A   |      0 |        10000 |               |         | N/A     |      |
| PLL_25to200_1/PLLInst_0/CLKOS   | PLL_25K |      0 |        10000 | clock_latency |         | CLK_CM3 | 106  |
| ahb_uart1/RX_shiftIN_cnt[2]/CLK | SLICEL  | 1057.4 | Tcat:11057.4 |      net      | R19C30L | CLK_CM3 |      |
================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tceck)
         = 11057.4    + 0          - 0          - 1096.4     - 4795.6     - 47.5       
         = 5117.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 3
********************
时间余量 : 5192.7 ps
起点     : uart_ch340_rx_MGIOL/RXDATA0    [激发时钟: clkCM3, 上升沿1]
终点     : ahb_uart1/RX_shiftIN_cnt[3]/CE [捕获时钟: clkCM3, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=================================================================================================================================
|              节点              |  单元   |  延迟  | 到达时间 |     类型      |   位置   |             连线             | 扇出 |
=================================================================================================================================
| CLOCK'clkCM3                   |   N/A   |      0 |   Tlat:0 |               |          | N/A                          |      |
| PLL_25to200_1/PLLInst_0/CLKOS  | PLL_25K |      0 |        0 | clock_latency |          | CLK_CM3                      | 106  |
| uart_ch340_rx_MGIOL/CLK        | IOLOGIC | 1096.4 |   1096.4 |      net      | IOL_T89C | CLK_CM3                      |      |
| --                             |   --    |     -- |       -- |      --       | --       | --                           | --   |
| uart_ch340_rx_MGIOL/RXDATA0    | IOLOGIC |    201 |   1297.4 |   C2INP_DEL   |          | ahb_uart1/RX_samp_regs[5]    | 4    |
| ahb_uart1/_i_232_rkd_5/B6      | SLICEL  | 3164.4 |   4461.8 |      net      | R19C29M  | ahb_uart1/RX_samp_regs[5]    |      |
| ahb_uart1/_i_232_rkd_5/B       | SLICEL  |   75.1 |   4536.9 |     Tilo      |          | ahb_uart1/regard_RX_samp_low | 7    |
| ahb_uart1/n_251/A3             | SLICEL  |    565 |   5101.9 |      net      | R20C29L  | ahb_uart1/regard_RX_samp_low |      |
| ahb_uart1/n_251/A              | SLICEL  |   75.1 |     5177 |     Tilo      |          | ahb_uart1/n_251              | 2    |
| ahb_uart1/RX_shiftIN_cnt[3]/CE | SLICEL  |  640.2 |   5817.2 |      net      | R20C30L  | ahb_uart1/n_251              |      |
=================================================================================================================================
时钟路径延迟         = 1096.4     (Tclkp)
数据路径延迟         = 4720.8     (Tdatp)
     clock-to-q 延迟 = 201 
        总的单元延迟 = 150.2 
        总的连线延迟 = 4369.6 
        逻辑级数     = 2 

[数据捕获路径]
================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |  位置   |  连线   | 扇出 |
================================================================================================================
| CLOCK'clkCM3                    |   N/A   |      0 |        10000 |               |         | N/A     |      |
| PLL_25to200_1/PLLInst_0/CLKOS   | PLL_25K |      0 |        10000 | clock_latency |         | CLK_CM3 | 106  |
| ahb_uart1/RX_shiftIN_cnt[3]/CLK | SLICEL  | 1057.4 | Tcat:11057.4 |      net      | R20C30L | CLK_CM3 |      |
================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tceck)
         = 11057.4    + 0          - 0          - 1096.4     - 4720.8     - 47.5       
         = 5192.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 4
********************
时间余量 : 5205.9 ps
起点     : uart_ch340_rx_MGIOL/RXDATA0  [激发时钟: clkCM3, 上升沿1]
终点     : ahb_uart1/RX_shift_reg[7]/C3 [捕获时钟: clkCM3, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=================================================================================================================================
|              节点              |  单元   |  延迟  | 到达时间 |     类型      |   位置   |             连线             | 扇出 |
=================================================================================================================================
| CLOCK'clkCM3                   |   N/A   |      0 |   Tlat:0 |               |          | N/A                          |      |
| PLL_25to200_1/PLLInst_0/CLKOS  | PLL_25K |      0 |        0 | clock_latency |          | CLK_CM3                      | 106  |
| uart_ch340_rx_MGIOL/CLK        | IOLOGIC | 1096.4 |   1096.4 |      net      | IOL_T89C | CLK_CM3                      |      |
| --                             |   --    |     -- |       -- |      --       | --       | --                           | --   |
| uart_ch340_rx_MGIOL/RXDATA0    | IOLOGIC |    201 |   1297.4 |   C2INP_DEL   |          | ahb_uart1/RX_samp_regs[5]    | 4    |
| ahb_uart1/_i_232_rkd_5/B6      | SLICEL  | 3164.4 |   4461.8 |      net      | R19C29M  | ahb_uart1/RX_samp_regs[5]    |      |
| ahb_uart1/_i_232_rkd_5/B       | SLICEL  |   75.1 |   4536.9 |     Tilo      |          | ahb_uart1/regard_RX_samp_low | 7    |
| ahb_uart1/RX_shiftIN_cnt[2]/C6 | SLICEL  |  516.2 |   5053.1 |      net      | R19C30L  | ahb_uart1/regard_RX_samp_low |      |
| ahb_uart1/RX_shiftIN_cnt[2]/C  | SLICEL  |   75.1 |   5128.2 |     Tilo      |          | ahb_uart1/n_189              | 1    |
| ahb_uart1/RX_shiftIN_cnt[2]/D4 | SLICEL  |  209.9 |   5338.1 |      net      | R19C30L  | ahb_uart1/n_189              |      |
| ahb_uart1/RX_shiftIN_cnt[2]/D  | SLICEL  |   75.1 |   5413.2 |     Tilo      |          | net_extracted_nHQX14         | 5    |
| ahb_uart1/RX_shift_reg[7]/C3   | SLICEL  |  294.3 |   5707.5 |      net      | R19C30M  | net_extracted_nHQX14         |      |
=================================================================================================================================
时钟路径延迟         = 1096.4     (Tclkp)
数据路径延迟         = 4611.1     (Tdatp)
     clock-to-q 延迟 = 201 
        总的单元延迟 = 225.3 
        总的连线延迟 = 4184.8 
        逻辑级数     = 3 

[数据捕获路径]
==============================================================================================================
|             节点              |  单元   |  延迟  |   到达时间   |     类型      |  位置   |  连线   | 扇出 |
==============================================================================================================
| CLOCK'clkCM3                  |   N/A   |      0 |        10000 |               |         | N/A     |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        10000 | clock_latency |         | CLK_CM3 | 106  |
| ahb_uart1/RX_shift_reg[7]/CLK | SLICEL  | 1057.4 | Tcat:11057.4 |      net      | R19C30M | CLK_CM3 |      |
==============================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 11057.4    + 0          - 0          - 1096.4     - 4611.1     - 144        
         = 5205.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 5
********************
时间余量 : 5227.1 ps
起点     : uart_ch340_rx_MGIOL/RXDATA0  [激发时钟: clkCM3, 上升沿1]
终点     : ahb_uart1/RX_shift_reg[7]/D3 [捕获时钟: clkCM3, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=================================================================================================================================
|              节点              |  单元   |  延迟  | 到达时间 |     类型      |   位置   |             连线             | 扇出 |
=================================================================================================================================
| CLOCK'clkCM3                   |   N/A   |      0 |   Tlat:0 |               |          | N/A                          |      |
| PLL_25to200_1/PLLInst_0/CLKOS  | PLL_25K |      0 |        0 | clock_latency |          | CLK_CM3                      | 106  |
| uart_ch340_rx_MGIOL/CLK        | IOLOGIC | 1096.4 |   1096.4 |      net      | IOL_T89C | CLK_CM3                      |      |
| --                             |   --    |     -- |       -- |      --       | --       | --                           | --   |
| uart_ch340_rx_MGIOL/RXDATA0    | IOLOGIC |    201 |   1297.4 |   C2INP_DEL   |          | ahb_uart1/RX_samp_regs[5]    | 4    |
| ahb_uart1/_i_232_rkd_5/B6      | SLICEL  | 3164.4 |   4461.8 |      net      | R19C29M  | ahb_uart1/RX_samp_regs[5]    |      |
| ahb_uart1/_i_232_rkd_5/B       | SLICEL  |   75.1 |   4536.9 |     Tilo      |          | ahb_uart1/regard_RX_samp_low | 7    |
| ahb_uart1/RX_shiftIN_cnt[2]/C6 | SLICEL  |  516.2 |   5053.1 |      net      | R19C30L  | ahb_uart1/regard_RX_samp_low |      |
| ahb_uart1/RX_shiftIN_cnt[2]/C  | SLICEL  |   75.1 |   5128.2 |     Tilo      |          | ahb_uart1/n_189              | 1    |
| ahb_uart1/RX_shiftIN_cnt[2]/D4 | SLICEL  |  209.9 |   5338.1 |      net      | R19C30L  | ahb_uart1/n_189              |      |
| ahb_uart1/RX_shiftIN_cnt[2]/D  | SLICEL  |   75.1 |   5413.2 |     Tilo      |          | net_extracted_nHQX14         | 5    |
| ahb_uart1/RX_shift_reg[7]/D3   | SLICEL  |  294.3 |   5707.5 |      net      | R19C30M  | net_extracted_nHQX14         |      |
=================================================================================================================================
时钟路径延迟         = 1096.4     (Tclkp)
数据路径延迟         = 4611.1     (Tdatp)
     clock-to-q 延迟 = 201 
        总的单元延迟 = 225.3 
        总的连线延迟 = 4184.8 
        逻辑级数     = 3 

[数据捕获路径]
==============================================================================================================
|             节点              |  单元   |  延迟  |   到达时间   |     类型      |  位置   |  连线   | 扇出 |
==============================================================================================================
| CLOCK'clkCM3                  |   N/A   |      0 |        10000 |               |         | N/A     |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        10000 | clock_latency |         | CLK_CM3 | 106  |
| ahb_uart1/RX_shift_reg[7]/CLK | SLICEL  | 1057.4 | Tcat:11057.4 |      net      | R19C30M | CLK_CM3 |      |
==============================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 11057.4    + 0          - 0          - 1096.4     - 4611.1     - 122.8      
         = 5227.1 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 6
********************
时间余量 : 5230.2 ps
起点     : uart_ch340_rx_MGIOL/RXDATA0  [激发时钟: clkCM3, 上升沿1]
终点     : ahb_uart1/RX_shift_reg[7]/B2 [捕获时钟: clkCM3, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=================================================================================================================================
|              节点              |  单元   |  延迟  | 到达时间 |     类型      |   位置   |             连线             | 扇出 |
=================================================================================================================================
| CLOCK'clkCM3                   |   N/A   |      0 |   Tlat:0 |               |          | N/A                          |      |
| PLL_25to200_1/PLLInst_0/CLKOS  | PLL_25K |      0 |        0 | clock_latency |          | CLK_CM3                      | 106  |
| uart_ch340_rx_MGIOL/CLK        | IOLOGIC | 1096.4 |   1096.4 |      net      | IOL_T89C | CLK_CM3                      |      |
| --                             |   --    |     -- |       -- |      --       | --       | --                           | --   |
| uart_ch340_rx_MGIOL/RXDATA0    | IOLOGIC |    201 |   1297.4 |   C2INP_DEL   |          | ahb_uart1/RX_samp_regs[5]    | 4    |
| ahb_uart1/_i_232_rkd_5/B6      | SLICEL  | 3164.4 |   4461.8 |      net      | R19C29M  | ahb_uart1/RX_samp_regs[5]    |      |
| ahb_uart1/_i_232_rkd_5/B       | SLICEL  |   75.1 |   4536.9 |     Tilo      |          | ahb_uart1/regard_RX_samp_low | 7    |
| ahb_uart1/RX_shiftIN_cnt[2]/C6 | SLICEL  |  516.2 |   5053.1 |      net      | R19C30L  | ahb_uart1/regard_RX_samp_low |      |
| ahb_uart1/RX_shiftIN_cnt[2]/C  | SLICEL  |   75.1 |   5128.2 |     Tilo      |          | ahb_uart1/n_189              | 1    |
| ahb_uart1/RX_shiftIN_cnt[2]/D4 | SLICEL  |  209.9 |   5338.1 |      net      | R19C30L  | ahb_uart1/n_189              |      |
| ahb_uart1/RX_shiftIN_cnt[2]/D  | SLICEL  |   75.1 |   5413.2 |     Tilo      |          | net_extracted_nHQX14         | 5    |
| ahb_uart1/RX_shift_reg[7]/B2   | SLICEL  |    270 |   5683.2 |      net      | R19C30M  | net_extracted_nHQX14         |      |
=================================================================================================================================
时钟路径延迟         = 1096.4     (Tclkp)
数据路径延迟         = 4586.8     (Tdatp)
     clock-to-q 延迟 = 201 
        总的单元延迟 = 225.3 
        总的连线延迟 = 4160.5 
        逻辑级数     = 3 

[数据捕获路径]
==============================================================================================================
|             节点              |  单元   |  延迟  |   到达时间   |     类型      |  位置   |  连线   | 扇出 |
==============================================================================================================
| CLOCK'clkCM3                  |   N/A   |      0 |        10000 |               |         | N/A     |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        10000 | clock_latency |         | CLK_CM3 | 106  |
| ahb_uart1/RX_shift_reg[7]/CLK | SLICEL  | 1057.4 | Tcat:11057.4 |      net      | R19C30M | CLK_CM3 |      |
==============================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 11057.4    + 0          - 0          - 1096.4     - 4586.8     - 144        
         = 5230.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 7
********************
时间余量 : 5230.2 ps
起点     : uart_ch340_rx_MGIOL/RXDATA0  [激发时钟: clkCM3, 上升沿1]
终点     : ahb_uart1/RX_shift_reg[7]/A2 [捕获时钟: clkCM3, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=================================================================================================================================
|              节点              |  单元   |  延迟  | 到达时间 |     类型      |   位置   |             连线             | 扇出 |
=================================================================================================================================
| CLOCK'clkCM3                   |   N/A   |      0 |   Tlat:0 |               |          | N/A                          |      |
| PLL_25to200_1/PLLInst_0/CLKOS  | PLL_25K |      0 |        0 | clock_latency |          | CLK_CM3                      | 106  |
| uart_ch340_rx_MGIOL/CLK        | IOLOGIC | 1096.4 |   1096.4 |      net      | IOL_T89C | CLK_CM3                      |      |
| --                             |   --    |     -- |       -- |      --       | --       | --                           | --   |
| uart_ch340_rx_MGIOL/RXDATA0    | IOLOGIC |    201 |   1297.4 |   C2INP_DEL   |          | ahb_uart1/RX_samp_regs[5]    | 4    |
| ahb_uart1/_i_232_rkd_5/B6      | SLICEL  | 3164.4 |   4461.8 |      net      | R19C29M  | ahb_uart1/RX_samp_regs[5]    |      |
| ahb_uart1/_i_232_rkd_5/B       | SLICEL  |   75.1 |   4536.9 |     Tilo      |          | ahb_uart1/regard_RX_samp_low | 7    |
| ahb_uart1/RX_shiftIN_cnt[2]/C6 | SLICEL  |  516.2 |   5053.1 |      net      | R19C30L  | ahb_uart1/regard_RX_samp_low |      |
| ahb_uart1/RX_shiftIN_cnt[2]/C  | SLICEL  |   75.1 |   5128.2 |     Tilo      |          | ahb_uart1/n_189              | 1    |
| ahb_uart1/RX_shiftIN_cnt[2]/D4 | SLICEL  |  209.9 |   5338.1 |      net      | R19C30L  | ahb_uart1/n_189              |      |
| ahb_uart1/RX_shiftIN_cnt[2]/D  | SLICEL  |   75.1 |   5413.2 |     Tilo      |          | net_extracted_nHQX14         | 5    |
| ahb_uart1/RX_shift_reg[7]/A2   | SLICEL  |    270 |   5683.2 |      net      | R19C30M  | net_extracted_nHQX14         |      |
=================================================================================================================================
时钟路径延迟         = 1096.4     (Tclkp)
数据路径延迟         = 4586.8     (Tdatp)
     clock-to-q 延迟 = 201 
        总的单元延迟 = 225.3 
        总的连线延迟 = 4160.5 
        逻辑级数     = 3 

[数据捕获路径]
==============================================================================================================
|             节点              |  单元   |  延迟  |   到达时间   |     类型      |  位置   |  连线   | 扇出 |
==============================================================================================================
| CLOCK'clkCM3                  |   N/A   |      0 |        10000 |               |         | N/A     |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        10000 | clock_latency |         | CLK_CM3 | 106  |
| ahb_uart1/RX_shift_reg[7]/CLK | SLICEL  | 1057.4 | Tcat:11057.4 |      net      | R19C30M | CLK_CM3 |      |
==============================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 11057.4    + 0          - 0          - 1096.4     - 4586.8     - 144        
         = 5230.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 8
********************
时间余量 : 5277.3 ps
起点     : uart_ch340_rx_MGIOL/RXDATA0    [激发时钟: clkCM3, 上升沿1]
终点     : ahb_uart1/RX_shiftIN_cnt[2]/A5 [捕获时钟: clkCM3, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=================================================================================================================================
|              节点              |  单元   |  延迟  | 到达时间 |     类型      |   位置   |             连线             | 扇出 |
=================================================================================================================================
| CLOCK'clkCM3                   |   N/A   |      0 |   Tlat:0 |               |          | N/A                          |      |
| PLL_25to200_1/PLLInst_0/CLKOS  | PLL_25K |      0 |        0 | clock_latency |          | CLK_CM3                      | 106  |
| uart_ch340_rx_MGIOL/CLK        | IOLOGIC | 1096.4 |   1096.4 |      net      | IOL_T89C | CLK_CM3                      |      |
| --                             |   --    |     -- |       -- |      --       | --       | --                           | --   |
| uart_ch340_rx_MGIOL/RXDATA0    | IOLOGIC |    201 |   1297.4 |   C2INP_DEL   |          | ahb_uart1/RX_samp_regs[5]    | 4    |
| ahb_uart1/_i_232_rkd_5/B6      | SLICEL  | 3164.4 |   4461.8 |      net      | R19C29M  | ahb_uart1/RX_samp_regs[5]    |      |
| ahb_uart1/_i_232_rkd_5/B       | SLICEL  |   75.1 |   4536.9 |     Tilo      |          | ahb_uart1/regard_RX_samp_low | 7    |
| ahb_uart1/RX_DIV_cnt[13]/B3    | SLICEL  |  533.3 |   5070.2 |      net      | R20C30M  | ahb_uart1/regard_RX_samp_low |      |
| ahb_uart1/RX_DIV_cnt[13]/B     | SLICEL  |   75.1 |   5145.3 |     Tilo      |          | net_extracted_nHQX9          | 5    |
| ahb_uart1/RX_shiftIN_cnt[2]/A5 | SLICEL  |    512 |   5657.3 |      net      | R19C30L  | net_extracted_nHQX9          |      |
=================================================================================================================================
时钟路径延迟         = 1096.4     (Tclkp)
数据路径延迟         = 4560.9     (Tdatp)
     clock-to-q 延迟 = 201 
        总的单元延迟 = 150.2 
        总的连线延迟 = 4209.7 
        逻辑级数     = 2 

[数据捕获路径]
================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |  位置   |  连线   | 扇出 |
================================================================================================================
| CLOCK'clkCM3                    |   N/A   |      0 |        10000 |               |         | N/A     |      |
| PLL_25to200_1/PLLInst_0/CLKOS   | PLL_25K |      0 |        10000 | clock_latency |         | CLK_CM3 | 106  |
| ahb_uart1/RX_shiftIN_cnt[2]/CLK | SLICEL  | 1057.4 | Tcat:11057.4 |      net      | R19C30L | CLK_CM3 |      |
================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 11057.4    + 0          - 0          - 1096.4     - 4560.9     - 122.8      
         = 5277.3 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 9
********************
时间余量 : 5283.2 ps
起点     : uart_ch340_rx_MGIOL/RXDATA0  [激发时钟: clkCM3, 上升沿1]
终点     : ahb_uart1/RX_shift_reg[8]/CE [捕获时钟: clkCM3, 上升沿2]
类型     : 建立(setup) 

数据产生路径
================================================================================================================================
|             节点              |  单元   |  延迟  | 到达时间 |     类型      |   位置   |             连线             | 扇出 |
================================================================================================================================
| CLOCK'clkCM3                  |   N/A   |      0 |   Tlat:0 |               |          | N/A                          |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        0 | clock_latency |          | CLK_CM3                      | 106  |
| uart_ch340_rx_MGIOL/CLK       | IOLOGIC | 1096.4 |   1096.4 |      net      | IOL_T89C | CLK_CM3                      |      |
| --                            |   --    |     -- |       -- |      --       | --       | --                           | --   |
| uart_ch340_rx_MGIOL/RXDATA0   | IOLOGIC |    201 |   1297.4 |   C2INP_DEL   |          | ahb_uart1/RX_samp_regs[5]    | 4    |
| ahb_uart1/_i_232_rkd_5/B6     | SLICEL  | 3164.4 |   4461.8 |      net      | R19C29M  | ahb_uart1/RX_samp_regs[5]    |      |
| ahb_uart1/_i_232_rkd_5/B      | SLICEL  |   75.1 |   4536.9 |     Tilo      |          | ahb_uart1/regard_RX_samp_low | 7    |
| ahb_uart1/n_251/B6            | SLICEL  |    482 |     5019 |      net      | R20C29L  | ahb_uart1/regard_RX_samp_low |      |
| ahb_uart1/n_251/B             | SLICEL  |   75.1 |   5094.1 |     Tilo      |          | ahb_uart1/n_260              | 2    |
| ahb_uart1/RX_shift_reg[8]/CE  | SLICEL  |  632.6 |   5726.7 |      net      | R19C29L  | ahb_uart1/n_260              |      |
================================================================================================================================
时钟路径延迟         = 1096.4     (Tclkp)
数据路径延迟         = 4630.3     (Tdatp)
     clock-to-q 延迟 = 201 
        总的单元延迟 = 150.2 
        总的连线延迟 = 4279.1 
        逻辑级数     = 2 

[数据捕获路径]
==============================================================================================================
|             节点              |  单元   |  延迟  |   到达时间   |     类型      |  位置   |  连线   | 扇出 |
==============================================================================================================
| CLOCK'clkCM3                  |   N/A   |      0 |        10000 |               |         | N/A     |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        10000 | clock_latency |         | CLK_CM3 | 106  |
| ahb_uart1/RX_shift_reg[8]/CLK | SLICEL  | 1057.4 | Tcat:11057.4 |      net      | R19C29L | CLK_CM3 |      |
==============================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tceck)
         = 11057.4    + 0          - 0          - 1096.4     - 4630.3     - 47.5       
         = 5283.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 10
********************
时间余量 : 5310.9 ps
起点     : uart_ch340_rx_MGIOL/RXDATA0  [激发时钟: clkCM3, 上升沿1]
终点     : ahb_uart1/RX_shift_reg[7]/CE [捕获时钟: clkCM3, 上升沿2]
类型     : 建立(setup) 

数据产生路径
================================================================================================================================
|             节点              |  单元   |  延迟  | 到达时间 |     类型      |   位置   |             连线             | 扇出 |
================================================================================================================================
| CLOCK'clkCM3                  |   N/A   |      0 |   Tlat:0 |               |          | N/A                          |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        0 | clock_latency |          | CLK_CM3                      | 106  |
| uart_ch340_rx_MGIOL/CLK       | IOLOGIC | 1096.4 |   1096.4 |      net      | IOL_T89C | CLK_CM3                      |      |
| --                            |   --    |     -- |       -- |      --       | --       | --                           | --   |
| uart_ch340_rx_MGIOL/RXDATA0   | IOLOGIC |    201 |   1297.4 |   C2INP_DEL   |          | ahb_uart1/RX_samp_regs[5]    | 4    |
| ahb_uart1/_i_232_rkd_5/B6     | SLICEL  | 3164.4 |   4461.8 |      net      | R19C29M  | ahb_uart1/RX_samp_regs[5]    |      |
| ahb_uart1/_i_232_rkd_5/B      | SLICEL  |   75.1 |   4536.9 |     Tilo      |          | ahb_uart1/regard_RX_samp_low | 7    |
| ahb_uart1/n_251/B6            | SLICEL  |    482 |     5019 |      net      | R20C29L  | ahb_uart1/regard_RX_samp_low |      |
| ahb_uart1/n_251/B             | SLICEL  |   75.1 |   5094.1 |     Tilo      |          | ahb_uart1/n_260              | 2    |
| ahb_uart1/RX_shift_reg[7]/CE  | SLICEL  |  604.9 |     5699 |      net      | R19C30M  | ahb_uart1/n_260              |      |
================================================================================================================================
时钟路径延迟         = 1096.4     (Tclkp)
数据路径延迟         = 4602.6     (Tdatp)
     clock-to-q 延迟 = 201 
        总的单元延迟 = 150.2 
        总的连线延迟 = 4251.4 
        逻辑级数     = 2 

[数据捕获路径]
==============================================================================================================
|             节点              |  单元   |  延迟  |   到达时间   |     类型      |  位置   |  连线   | 扇出 |
==============================================================================================================
| CLOCK'clkCM3                  |   N/A   |      0 |        10000 |               |         | N/A     |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        10000 | clock_latency |         | CLK_CM3 | 106  |
| ahb_uart1/RX_shift_reg[7]/CLK | SLICEL  | 1057.4 | Tcat:11057.4 |      net      | R19C30M | CLK_CM3 |      |
==============================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tceck)
         = 11057.4    + 0          - 0          - 1096.4     - 4602.6     - 47.5       
         = 5310.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


#################################################################
# 时序分析报告 Mon Feb 26 20:20:38 2024
#################################################################
#  分析类型                               : 保持(hold)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#################################################################

********************
* 路径 1
********************
时间余量 : 320.3 ps
起点     : seg_inst/clk_1M_cnt[0]/CQ [激发时钟: clkCM3, 上升沿1]
终点     : seg_inst/clk_DRV/B6       [捕获时钟: clkCM3, 上升沿1]
类型     : 保持(hold) 

数据产生路径
========================================================================================================================
|             节点              |  单元   |  延迟  | 到达时间 |     类型      |  位置  |          连线          | 扇出 |
========================================================================================================================
| CLOCK'clkCM3                  |   N/A   |      0 |   Tlat:0 |               |        | N/A                    |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        0 | clock_latency |        | CLK_CM3                | 106  |
| seg_inst/clk_1M_cnt[0]/CLK    | SLICEL  | 1057.4 |   1057.4 |      net      | R9C39M | CLK_CM3                |      |
| --                            |   --    |     -- |       -- |      --       | --     | --                     | --   |
| seg_inst/clk_1M_cnt[0]/CQ     | SLICEL  |   30.5 |   1087.9 |     Tcko      |        | seg_inst/clk_1M_cnt[3] | 9    |
| seg_inst/clk_DRV/B6           | SLICEL  |    211 |   1298.9 |      net      | R9C39L | seg_inst/clk_1M_cnt[3] |      |
========================================================================================================================
时钟路径延迟         = 1057.4     (Tclkp)
数据路径延迟         = 241.5      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 211 
        逻辑级数     = 0 

[数据捕获路径]
============================================================================================================
|             节点              |  单元   |  延迟  |  到达时间   |     类型      |  位置  |  连线   | 扇出 |
============================================================================================================
| CLOCK'clkCM3                  |   N/A   |      0 |           0 |               |        | N/A     |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |           0 | clock_latency |        | CLK_CM3 | 106  |
| seg_inst/clk_DRV/CLK          | SLICEL  | 1096.4 | Tcat:1096.4 |      net      | R9C39L | CLK_CM3 |      |
============================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 0          + 1057.4     + 241.5      - 1096.4     - -117.8     
         = 320.3 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 2
********************
时间余量 : 320.3 ps
起点     : seg_inst/clk_1M_cnt[0]/CQ [激发时钟: clkCM3, 上升沿1]
终点     : seg_inst/clk_DRV/A6       [捕获时钟: clkCM3, 上升沿1]
类型     : 保持(hold) 

数据产生路径
========================================================================================================================
|             节点              |  单元   |  延迟  | 到达时间 |     类型      |  位置  |          连线          | 扇出 |
========================================================================================================================
| CLOCK'clkCM3                  |   N/A   |      0 |   Tlat:0 |               |        | N/A                    |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        0 | clock_latency |        | CLK_CM3                | 106  |
| seg_inst/clk_1M_cnt[0]/CLK    | SLICEL  | 1057.4 |   1057.4 |      net      | R9C39M | CLK_CM3                |      |
| --                            |   --    |     -- |       -- |      --       | --     | --                     | --   |
| seg_inst/clk_1M_cnt[0]/CQ     | SLICEL  |   30.5 |   1087.9 |     Tcko      |        | seg_inst/clk_1M_cnt[3] | 9    |
| seg_inst/clk_DRV/A6           | SLICEL  |    211 |   1298.9 |      net      | R9C39L | seg_inst/clk_1M_cnt[3] |      |
========================================================================================================================
时钟路径延迟         = 1057.4     (Tclkp)
数据路径延迟         = 241.5      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 211 
        逻辑级数     = 0 

[数据捕获路径]
============================================================================================================
|             节点              |  单元   |  延迟  |  到达时间   |     类型      |  位置  |  连线   | 扇出 |
============================================================================================================
| CLOCK'clkCM3                  |   N/A   |      0 |           0 |               |        | N/A     |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |           0 | clock_latency |        | CLK_CM3 | 106  |
| seg_inst/clk_DRV/CLK          | SLICEL  | 1096.4 | Tcat:1096.4 |      net      | R9C39L | CLK_CM3 |      |
============================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 0          + 1057.4     + 241.5      - 1096.4     - -117.8     
         = 320.3 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 3
********************
时间余量 : 325.9 ps
起点     : ahb_uart1/TX_shift_reg[8]/AQ [激发时钟: clkCM3, 上升沿1]
终点     : ahb_uart1/TX_shift_reg[8]/B3 [捕获时钟: clkCM3, 上升沿1]
类型     : 保持(hold) 

数据产生路径
============================================================================================================================
|             节点              |  单元   |  延迟  | 到达时间 |     类型      |  位置   |           连线            | 扇出 |
============================================================================================================================
| CLOCK'clkCM3                  |   N/A   |      0 |   Tlat:0 |               |         | N/A                       |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        0 | clock_latency |         | CLK_CM3                   | 106  |
| ahb_uart1/TX_shift_reg[8]/CLK | SLICEL  | 1057.4 |   1057.4 |      net      | R20C23L | CLK_CM3                   |      |
| --                            |   --    |     -- |       -- |      --       | --      | --                        | --   |
| ahb_uart1/TX_shift_reg[8]/AQ  | SLICEL  |   30.5 |   1087.9 |     Tcko      |         | ahb_uart1/TX_shift_reg[8] | 1    |
| ahb_uart1/TX_shift_reg[8]/B3  | SLICEL  |  216.6 |   1304.5 |      net      | R20C23L | ahb_uart1/TX_shift_reg[8] |      |
============================================================================================================================
时钟路径延迟         = 1057.4     (Tclkp)
数据路径延迟         = 247.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 216.6 
        逻辑级数     = 0 

[数据捕获路径]
=============================================================================================================
|             节点              |  单元   |  延迟  |  到达时间   |     类型      |  位置   |  连线   | 扇出 |
=============================================================================================================
| CLOCK'clkCM3                  |   N/A   |      0 |           0 |               |         | N/A     |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |           0 | clock_latency |         | CLK_CM3 | 106  |
| ahb_uart1/TX_shift_reg[8]/CLK | SLICEL  | 1096.4 | Tcat:1096.4 |      net      | R20C23L | CLK_CM3 |      |
=============================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 0          + 1057.4     + 247.1      - 1096.4     - -117.8     
         = 325.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 4
********************
时间余量 : 333.5 ps
起点     : seg_inst/clk_1M_cnt[0]/AQ [激发时钟: clkCM3, 上升沿1]
终点     : seg_inst/clk_DRV/A5       [捕获时钟: clkCM3, 上升沿1]
类型     : 保持(hold) 

数据产生路径
========================================================================================================================
|             节点              |  单元   |  延迟  | 到达时间 |     类型      |  位置  |          连线          | 扇出 |
========================================================================================================================
| CLOCK'clkCM3                  |   N/A   |      0 |   Tlat:0 |               |        | N/A                    |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        0 | clock_latency |        | CLK_CM3                | 106  |
| seg_inst/clk_1M_cnt[0]/CLK    | SLICEL  | 1057.4 |   1057.4 |      net      | R9C39M | CLK_CM3                |      |
| --                            |   --    |     -- |       -- |      --       | --     | --                     | --   |
| seg_inst/clk_1M_cnt[0]/AQ     | SLICEL  |   30.5 |   1087.9 |     Tcko      |        | seg_inst/clk_1M_cnt[0] | 10   |
| seg_inst/clk_DRV/A5           | SLICEL  |  224.2 |   1312.1 |      net      | R9C39L | seg_inst/clk_1M_cnt[0] |      |
========================================================================================================================
时钟路径延迟         = 1057.4     (Tclkp)
数据路径延迟         = 254.7      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 224.2 
        逻辑级数     = 0 

[数据捕获路径]
============================================================================================================
|             节点              |  单元   |  延迟  |  到达时间   |     类型      |  位置  |  连线   | 扇出 |
============================================================================================================
| CLOCK'clkCM3                  |   N/A   |      0 |           0 |               |        | N/A     |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |           0 | clock_latency |        | CLK_CM3 | 106  |
| seg_inst/clk_DRV/CLK          | SLICEL  | 1096.4 | Tcat:1096.4 |      net      | R9C39L | CLK_CM3 |      |
============================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 0          + 1057.4     + 254.7      - 1096.4     - -117.8     
         = 333.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 5
********************
时间余量 : 334.2 ps
起点     : ahb_uart1/TX_shift_reg[4]/CQ [激发时钟: clkCM3, 上升沿1]
终点     : ahb_uart1/TX_shift_reg[4]/D2 [捕获时钟: clkCM3, 上升沿1]
类型     : 保持(hold) 

数据产生路径
============================================================================================================================
|             节点              |  单元   |  延迟  | 到达时间 |     类型      |  位置   |           连线            | 扇出 |
============================================================================================================================
| CLOCK'clkCM3                  |   N/A   |      0 |   Tlat:0 |               |         | N/A                       |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        0 | clock_latency |         | CLK_CM3                   | 106  |
| ahb_uart1/TX_shift_reg[4]/CLK | SLICEL  | 1057.4 |   1057.4 |      net      | R20C24M | CLK_CM3                   |      |
| --                            |   --    |     -- |       -- |      --       | --      | --                        | --   |
| ahb_uart1/TX_shift_reg[4]/CQ  | SLICEL  |   30.5 |   1087.9 |     Tcko      |         | ahb_uart1/TX_shift_reg[2] | 1    |
| ahb_uart1/TX_shift_reg[4]/D2  | SLICEL  |  224.9 |   1312.8 |      net      | R20C24M | ahb_uart1/TX_shift_reg[2] |      |
============================================================================================================================
时钟路径延迟         = 1057.4     (Tclkp)
数据路径延迟         = 255.4      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 224.9 
        逻辑级数     = 0 

[数据捕获路径]
=============================================================================================================
|             节点              |  单元   |  延迟  |  到达时间   |     类型      |  位置   |  连线   | 扇出 |
=============================================================================================================
| CLOCK'clkCM3                  |   N/A   |      0 |           0 |               |         | N/A     |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |           0 | clock_latency |         | CLK_CM3 | 106  |
| ahb_uart1/TX_shift_reg[4]/CLK | SLICEL  | 1096.4 | Tcat:1096.4 |      net      | R20C24M | CLK_CM3 |      |
=============================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 0          + 1057.4     + 255.4      - 1096.4     - -117.8     
         = 334.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 6
********************
时间余量 : 337.7 ps
起点     : ahb_uart1/baud_div[15]/AQ [激发时钟: clkCM3, 上升沿1]
终点     : TARGEXP0HRDATA[31]/AX     [捕获时钟: clkCM3, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=========================================================================================================================
|             节点              |  单元   |  延迟  | 到达时间 |     类型      |  位置   |          连线          | 扇出 |
=========================================================================================================================
| CLOCK'clkCM3                  |   N/A   |      0 |   Tlat:0 |               |         | N/A                    |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        0 | clock_latency |         | CLK_CM3                | 106  |
| ahb_uart1/baud_div[15]/CLK    | SLICEL  | 1057.4 |   1057.4 |      net      | R22C17M | CLK_CM3                |      |
| --                            |   --    |     -- |       -- |      --       | --      | --                     | --   |
| ahb_uart1/baud_div[15]/AQ     | SLICEL  |   30.5 |   1087.9 |     Tcko      |         | ahb_uart1/baud_div[15] | 3    |
| TARGEXP0HRDATA[31]/AX         | SLICEL  |  303.5 |   1391.4 |      net      | R22C18M | ahb_uart1/baud_div[15] |      |
=========================================================================================================================
时钟路径延迟         = 1057.4     (Tclkp)
数据路径延迟         = 334        (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 303.5 
        逻辑级数     = 0 

[数据捕获路径]
=============================================================================================================
|             节点              |  单元   |  延迟  |  到达时间   |     类型      |  位置   |  连线   | 扇出 |
=============================================================================================================
| CLOCK'clkCM3                  |   N/A   |      0 |           0 |               |         | N/A     |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |           0 | clock_latency |         | CLK_CM3 | 106  |
| TARGEXP0HRDATA[31]/CLK        | SLICEL  | 1096.4 | Tcat:1096.4 |      net      | R22C18M | CLK_CM3 |      |
=============================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tckdi)
         = 0          + 0          + 1057.4     + 334        - 1096.4     - -42.7      
         = 337.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 7
********************
时间余量 : 337.7 ps
起点     : ahb_uart1/baud_div[13]/AQ [激发时钟: clkCM3, 上升沿1]
终点     : TARGEXP0HRDATA[29]/AX     [捕获时钟: clkCM3, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=========================================================================================================================
|             节点              |  单元   |  延迟  | 到达时间 |     类型      |  位置   |          连线          | 扇出 |
=========================================================================================================================
| CLOCK'clkCM3                  |   N/A   |      0 |   Tlat:0 |               |         | N/A                    |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        0 | clock_latency |         | CLK_CM3                | 106  |
| ahb_uart1/baud_div[13]/CLK    | SLICEL  | 1057.4 |   1057.4 |      net      | R22C20M | CLK_CM3                |      |
| --                            |   --    |     -- |       -- |      --       | --      | --                     | --   |
| ahb_uart1/baud_div[13]/AQ     | SLICEL  |   30.5 |   1087.9 |     Tcko      |         | ahb_uart1/baud_div[13] | 3    |
| TARGEXP0HRDATA[29]/AX         | SLICEL  |  303.5 |   1391.4 |      net      | R22C19L | ahb_uart1/baud_div[13] |      |
=========================================================================================================================
时钟路径延迟         = 1057.4     (Tclkp)
数据路径延迟         = 334        (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 303.5 
        逻辑级数     = 0 

[数据捕获路径]
=============================================================================================================
|             节点              |  单元   |  延迟  |  到达时间   |     类型      |  位置   |  连线   | 扇出 |
=============================================================================================================
| CLOCK'clkCM3                  |   N/A   |      0 |           0 |               |         | N/A     |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |           0 | clock_latency |         | CLK_CM3 | 106  |
| TARGEXP0HRDATA[29]/CLK        | SLICEL  | 1096.4 | Tcat:1096.4 |      net      | R22C19L | CLK_CM3 |      |
=============================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tckdi)
         = 0          + 0          + 1057.4     + 334        - 1096.4     - -42.7      
         = 337.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 8
********************
时间余量 : 338.9 ps
起点     : seg_inst/trans_req/DQ [激发时钟: clkCM3, 上升沿1]
终点     : seg_inst/trans_req/D3 [捕获时钟: clkCM3, 上升沿1]
类型     : 保持(hold) 

数据产生路径
===================================================================================================================
|             节点              |  单元   |  延迟  | 到达时间 |     类型      |  位置   |       连线       | 扇出 |
===================================================================================================================
| CLOCK'clkCM3                  |   N/A   |      0 |   Tlat:0 |               |         | N/A              |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        0 | clock_latency |         | CLK_CM3          | 106  |
| seg_inst/trans_req/CLK        | SLICEL  | 1057.4 |   1057.4 |      net      | R27C14M | CLK_CM3          |      |
| --                            |   --    |     -- |       -- |      --       | --      | --               | --   |
| seg_inst/trans_req/DQ         | SLICEL  |   30.5 |   1087.9 |     Tcko      |         | seg_inst/read_en | 2    |
| seg_inst/trans_req/D3         | SLICEL  |  229.6 |   1317.5 |      net      | R27C14M | seg_inst/read_en |      |
===================================================================================================================
时钟路径延迟         = 1057.4     (Tclkp)
数据路径延迟         = 260.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 229.6 
        逻辑级数     = 0 

[数据捕获路径]
=============================================================================================================
|             节点              |  单元   |  延迟  |  到达时间   |     类型      |  位置   |  连线   | 扇出 |
=============================================================================================================
| CLOCK'clkCM3                  |   N/A   |      0 |           0 |               |         | N/A     |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |           0 | clock_latency |         | CLK_CM3 | 106  |
| seg_inst/trans_req/CLK        | SLICEL  | 1096.4 | Tcat:1096.4 |      net      | R27C14M | CLK_CM3 |      |
=============================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 0          + 1057.4     + 260.1      - 1096.4     - -117.8     
         = 338.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 9
********************
时间余量 : 338.9 ps
起点     : seg_inst/clk_DRV/AQ [激发时钟: clkCM3, 上升沿1]
终点     : seg_inst/clk_DRV/A3 [捕获时钟: clkCM3, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==================================================================================================================
|             节点              |  单元   |  延迟  | 到达时间 |     类型      |  位置  |       连线       | 扇出 |
==================================================================================================================
| CLOCK'clkCM3                  |   N/A   |      0 |   Tlat:0 |               |        | N/A              |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        0 | clock_latency |        | CLK_CM3          | 106  |
| seg_inst/clk_DRV/CLK          | SLICEL  | 1057.4 |   1057.4 |      net      | R9C39L | CLK_CM3          |      |
| --                            |   --    |     -- |       -- |      --       | --     | --               | --   |
| seg_inst/clk_DRV/AQ           | SLICEL  |   30.5 |   1087.9 |     Tcko      |        | seg_inst/clk_DRV | 12   |
| seg_inst/clk_DRV/A3           | SLICEL  |  229.6 |   1317.5 |      net      | R9C39L | seg_inst/clk_DRV |      |
==================================================================================================================
时钟路径延迟         = 1057.4     (Tclkp)
数据路径延迟         = 260.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 229.6 
        逻辑级数     = 0 

[数据捕获路径]
============================================================================================================
|             节点              |  单元   |  延迟  |  到达时间   |     类型      |  位置  |  连线   | 扇出 |
============================================================================================================
| CLOCK'clkCM3                  |   N/A   |      0 |           0 |               |        | N/A     |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |           0 | clock_latency |        | CLK_CM3 | 106  |
| seg_inst/clk_DRV/CLK          | SLICEL  | 1096.4 | Tcat:1096.4 |      net      | R9C39L | CLK_CM3 |      |
============================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 0          + 1057.4     + 260.1      - 1096.4     - -117.8     
         = 338.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 10
********************
时间余量 : 338.9 ps
起点     : ahb_uart1/RX_shift_reg[7]/AQ [激发时钟: clkCM3, 上升沿1]
终点     : ahb_uart1/RX_shift_reg[7]/B3 [捕获时钟: clkCM3, 上升沿1]
类型     : 保持(hold) 

数据产生路径
============================================================================================================================
|             节点              |  单元   |  延迟  | 到达时间 |     类型      |  位置   |           连线            | 扇出 |
============================================================================================================================
| CLOCK'clkCM3                  |   N/A   |      0 |   Tlat:0 |               |         | N/A                       |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        0 | clock_latency |         | CLK_CM3                   | 106  |
| ahb_uart1/RX_shift_reg[7]/CLK | SLICEL  | 1057.4 |   1057.4 |      net      | R19C30M | CLK_CM3                   |      |
| --                            |   --    |     -- |       -- |      --       | --      | --                        | --   |
| ahb_uart1/RX_shift_reg[7]/AQ  | SLICEL  |   30.5 |   1087.9 |     Tcko      |         | ahb_uart1/RX_shift_reg[7] | 2    |
| ahb_uart1/RX_shift_reg[7]/B3  | SLICEL  |  229.6 |   1317.5 |      net      | R19C30M | ahb_uart1/RX_shift_reg[7] |      |
============================================================================================================================
时钟路径延迟         = 1057.4     (Tclkp)
数据路径延迟         = 260.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 229.6 
        逻辑级数     = 0 

[数据捕获路径]
=============================================================================================================
|             节点              |  单元   |  延迟  |  到达时间   |     类型      |  位置   |  连线   | 扇出 |
=============================================================================================================
| CLOCK'clkCM3                  |   N/A   |      0 |           0 |               |         | N/A     |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |           0 | clock_latency |         | CLK_CM3 | 106  |
| ahb_uart1/RX_shift_reg[7]/CLK | SLICEL  | 1096.4 | Tcat:1096.4 |      net      | R19C30M | CLK_CM3 |      |
=============================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 0          + 1057.4     + 260.1      - 1096.4     - -117.8     
         = 338.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


#################################################################
# 时序分析报告 Mon Feb 26 20:20:38 2024
#################################################################
#  分析类型                               : 建立(setup)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: clkbase
#  终点 : 时钟: clkbase
#  经过 : 
#  排除 :  
#################################################################

********************
* 路径 1
********************
时间余量 : 34060.9 ps
起点     : led_wf1/cnt[18]/BMUX [激发时钟: clkbase, 上升沿1]
终点     : osc_c6_pin_MGIOL/CE  [捕获时钟: clkbase, 上升沿2]
类型     : 建立(setup) 

数据产生路径
==========================================================================================================================
|            节点             |  单元   |  延迟  | 到达时间 |     类型      |   位置   |           连线           | 扇出 |
==========================================================================================================================
| CLOCK'clkbase               |   N/A   |      0 |   Tlat:0 |               |          | N/A                      |      |
| clk_25M                     |   top   |      0 |        0 | clock_latency |          | clk_25M                  | 1    |
| clk_25M/PAD#bidir_in        |   PIO   |      0 |        0 |      net      | PT79A    | clk_25M                  | 1    |
| clk_25M/PADDI               |   PIO   |   1091 |     1091 |   PADI_DEL    |          | clk_25M_c                | 12   |
| led_wf1/cnt[18]/CLK         | SLICEL  | 1735.4 |   2826.4 |      net      | R9C78L   | clk_25M_c                |      |
| --                          |   --    |     -- |       -- |      --       | --       | --                       | --   |
| led_wf1/cnt[18]/BMUX        | SLICEL  |   47.7 |   2874.1 |    Tshcko     |          | led_wf1/cnt[11]          | 2    |
| led_wf1/cnt[8]/C3           | SLICEL  |  772.7 |   3646.8 |      net      | R9C77L   | led_wf1/cnt[11]          |      |
| led_wf1/cnt[8]/C            | SLICEL  |   75.1 |   3721.9 |     Tilo      |          | led_wf1/_i_2/_i_0_rkd_14 | 1    |
| led_wf1/cnt[8]/D4           | SLICEL  |  209.9 |   3931.8 |      net      | R9C77L   | led_wf1/_i_2/_i_0_rkd_14 |      |
| led_wf1/cnt[8]/D            | SLICEL  |   75.1 |   4006.9 |     Tilo      |          | led_wf1/_i_2/_i_0_rkd_19 | 1    |
| led_wf1/_i_2/_i_0_rkd_16/D5 | SLICEL  |  703.4 |   4710.3 |      net      | R9C79L   | led_wf1/_i_2/_i_0_rkd_19 |      |
| led_wf1/_i_2/_i_0_rkd_16/D  | SLICEL  |   75.1 |   4785.4 |     Tilo      |          | _n_1562                  | 1    |
| led_wf1/_i_2/_i_0_rkd_16/B3 | SLICEL  |  971.4 |   5756.8 |      net      | R9C79L   | _n_1562                  |      |
| led_wf1/_i_2/_i_0_rkd_16/B  | SLICEL  |   75.1 |   5831.9 |     Tilo      |          | _n_1561                  | 21   |
| osc_c6_pin_MGIOL/CE         | IOLOGIC | 2849.6 |   8681.5 |      net      | IOL_T43C | _n_1561                  |      |
==========================================================================================================================
时钟路径延迟         = 2826.4     (Tclkp)
数据路径延迟         = 5855.1     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 300.4 
        总的连线延迟 = 5507 
        逻辑级数     = 4 

[数据捕获路径]
========================================================================================================
|         节点         |  单元   |  延迟  |   到达时间   |     类型      |   位置   |   连线    | 扇出 |
========================================================================================================
| CLOCK'clkbase        |   N/A   |      0 |        40000 |               |          | N/A       |      |
| clk_25M              |   top   |      0 |        40000 | clock_latency |          | clk_25M   | 1    |
| clk_25M/PAD#bidir_in |   PIO   |      0 |        40000 |      net      | PT79A    | clk_25M   | 1    |
| clk_25M/PADDI        |   PIO   |   1091 |        41091 |   PADI_DEL    |          | clk_25M_c | 12   |
| osc_c6_pin_MGIOL/CLK | IOLOGIC | 1672.4 | Tcat:42763.4 |      net      | IOL_T43C | clk_25M_c |      |
========================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 42763.4    + 0          - 0          - 2826.4     - 5855.1     - 21         
         = 34060.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 2
********************
时间余量 : 34872.7 ps
起点     : led_wf1/cnt[18]/BMUX [激发时钟: clkbase, 上升沿1]
终点     : led_pin[3]_MGIOL/CE  [捕获时钟: clkbase, 上升沿2]
类型     : 建立(setup) 

数据产生路径
==========================================================================================================================
|            节点             |  单元   |  延迟  | 到达时间 |     类型      |   位置   |           连线           | 扇出 |
==========================================================================================================================
| CLOCK'clkbase               |   N/A   |      0 |   Tlat:0 |               |          | N/A                      |      |
| clk_25M                     |   top   |      0 |        0 | clock_latency |          | clk_25M                  | 1    |
| clk_25M/PAD#bidir_in        |   PIO   |      0 |        0 |      net      | PT79A    | clk_25M                  | 1    |
| clk_25M/PADDI               |   PIO   |   1091 |     1091 |   PADI_DEL    |          | clk_25M_c                | 12   |
| led_wf1/cnt[18]/CLK         | SLICEL  | 1735.4 |   2826.4 |      net      | R9C78L   | clk_25M_c                |      |
| --                          |   --    |     -- |       -- |      --       | --       | --                       | --   |
| led_wf1/cnt[18]/BMUX        | SLICEL  |   47.7 |   2874.1 |    Tshcko     |          | led_wf1/cnt[11]          | 2    |
| led_wf1/cnt[8]/C3           | SLICEL  |  772.7 |   3646.8 |      net      | R9C77L   | led_wf1/cnt[11]          |      |
| led_wf1/cnt[8]/C            | SLICEL  |   75.1 |   3721.9 |     Tilo      |          | led_wf1/_i_2/_i_0_rkd_14 | 1    |
| led_wf1/cnt[8]/D4           | SLICEL  |  209.9 |   3931.8 |      net      | R9C77L   | led_wf1/_i_2/_i_0_rkd_14 |      |
| led_wf1/cnt[8]/D            | SLICEL  |   75.1 |   4006.9 |     Tilo      |          | led_wf1/_i_2/_i_0_rkd_19 | 1    |
| led_wf1/_i_2/_i_0_rkd_16/D5 | SLICEL  |  703.4 |   4710.3 |      net      | R9C79L   | led_wf1/_i_2/_i_0_rkd_19 |      |
| led_wf1/_i_2/_i_0_rkd_16/D  | SLICEL  |   75.1 |   4785.4 |     Tilo      |          | _n_1562                  | 1    |
| led_wf1/_i_2/_i_0_rkd_16/B3 | SLICEL  |  971.4 |   5756.8 |      net      | R9C79L   | _n_1562                  |      |
| led_wf1/_i_2/_i_0_rkd_16/B  | SLICEL  |   75.1 |   5831.9 |     Tilo      |          | _n_1561                  | 21   |
| led_pin[3]_MGIOL/CE         | IOLOGIC | 2037.8 |   7869.7 |      net      | IOL_T92D | _n_1561                  |      |
==========================================================================================================================
时钟路径延迟         = 2826.4     (Tclkp)
数据路径延迟         = 5043.3     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 300.4 
        总的连线延迟 = 4695.2 
        逻辑级数     = 4 

[数据捕获路径]
========================================================================================================
|         节点         |  单元   |  延迟  |   到达时间   |     类型      |   位置   |   连线    | 扇出 |
========================================================================================================
| CLOCK'clkbase        |   N/A   |      0 |        40000 |               |          | N/A       |      |
| clk_25M              |   top   |      0 |        40000 | clock_latency |          | clk_25M   | 1    |
| clk_25M/PAD#bidir_in |   PIO   |      0 |        40000 |      net      | PT79A    | clk_25M   | 1    |
| clk_25M/PADDI        |   PIO   |   1091 |        41091 |   PADI_DEL    |          | clk_25M_c | 12   |
| led_pin[3]_MGIOL/CLK | IOLOGIC | 1672.4 | Tcat:42763.4 |      net      | IOL_T92D | clk_25M_c |      |
========================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 42763.4    + 0          - 0          - 2826.4     - 5043.3     - 21         
         = 34872.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 3
********************
时间余量 : 34885 ps
起点     : led_wf1/cnt[18]/BMUX [激发时钟: clkbase, 上升沿1]
终点     : led_pin[0]_MGIOL/CE  [捕获时钟: clkbase, 上升沿2]
类型     : 建立(setup) 

数据产生路径
==========================================================================================================================
|            节点             |  单元   |  延迟  | 到达时间 |     类型      |   位置   |           连线           | 扇出 |
==========================================================================================================================
| CLOCK'clkbase               |   N/A   |      0 |   Tlat:0 |               |          | N/A                      |      |
| clk_25M                     |   top   |      0 |        0 | clock_latency |          | clk_25M                  | 1    |
| clk_25M/PAD#bidir_in        |   PIO   |      0 |        0 |      net      | PT79A    | clk_25M                  | 1    |
| clk_25M/PADDI               |   PIO   |   1091 |     1091 |   PADI_DEL    |          | clk_25M_c                | 12   |
| led_wf1/cnt[18]/CLK         | SLICEL  | 1735.4 |   2826.4 |      net      | R9C78L   | clk_25M_c                |      |
| --                          |   --    |     -- |       -- |      --       | --       | --                       | --   |
| led_wf1/cnt[18]/BMUX        | SLICEL  |   47.7 |   2874.1 |    Tshcko     |          | led_wf1/cnt[11]          | 2    |
| led_wf1/cnt[8]/C3           | SLICEL  |  772.7 |   3646.8 |      net      | R9C77L   | led_wf1/cnt[11]          |      |
| led_wf1/cnt[8]/C            | SLICEL  |   75.1 |   3721.9 |     Tilo      |          | led_wf1/_i_2/_i_0_rkd_14 | 1    |
| led_wf1/cnt[8]/D4           | SLICEL  |  209.9 |   3931.8 |      net      | R9C77L   | led_wf1/_i_2/_i_0_rkd_14 |      |
| led_wf1/cnt[8]/D            | SLICEL  |   75.1 |   4006.9 |     Tilo      |          | led_wf1/_i_2/_i_0_rkd_19 | 1    |
| led_wf1/_i_2/_i_0_rkd_16/D5 | SLICEL  |  703.4 |   4710.3 |      net      | R9C79L   | led_wf1/_i_2/_i_0_rkd_19 |      |
| led_wf1/_i_2/_i_0_rkd_16/D  | SLICEL  |   75.1 |   4785.4 |     Tilo      |          | _n_1562                  | 1    |
| led_wf1/_i_2/_i_0_rkd_16/B3 | SLICEL  |  971.4 |   5756.8 |      net      | R9C79L   | _n_1562                  |      |
| led_wf1/_i_2/_i_0_rkd_16/B  | SLICEL  |   75.1 |   5831.9 |     Tilo      |          | _n_1561                  | 21   |
| led_pin[0]_MGIOL/CE         | IOLOGIC | 2025.5 |   7857.4 |      net      | IOL_T95D | _n_1561                  |      |
==========================================================================================================================
时钟路径延迟         = 2826.4     (Tclkp)
数据路径延迟         = 5031       (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 300.4 
        总的连线延迟 = 4682.9 
        逻辑级数     = 4 

[数据捕获路径]
========================================================================================================
|         节点         |  单元   |  延迟  |   到达时间   |     类型      |   位置   |   连线    | 扇出 |
========================================================================================================
| CLOCK'clkbase        |   N/A   |      0 |        40000 |               |          | N/A       |      |
| clk_25M              |   top   |      0 |        40000 | clock_latency |          | clk_25M   | 1    |
| clk_25M/PAD#bidir_in |   PIO   |      0 |        40000 |      net      | PT79A    | clk_25M   | 1    |
| clk_25M/PADDI        |   PIO   |   1091 |        41091 |   PADI_DEL    |          | clk_25M_c | 12   |
| led_pin[0]_MGIOL/CLK | IOLOGIC | 1672.4 | Tcat:42763.4 |      net      | IOL_T95D | clk_25M_c |      |
========================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 42763.4    + 0          - 0          - 2826.4     - 5031       - 21         
         = 34885 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 4
********************
时间余量 : 34946.3 ps
起点     : led_wf1/cnt[18]/BMUX [激发时钟: clkbase, 上升沿1]
终点     : led_pin[1]_MGIOL/CE  [捕获时钟: clkbase, 上升沿2]
类型     : 建立(setup) 

数据产生路径
==========================================================================================================================
|            节点             |  单元   |  延迟  | 到达时间 |     类型      |   位置   |           连线           | 扇出 |
==========================================================================================================================
| CLOCK'clkbase               |   N/A   |      0 |   Tlat:0 |               |          | N/A                      |      |
| clk_25M                     |   top   |      0 |        0 | clock_latency |          | clk_25M                  | 1    |
| clk_25M/PAD#bidir_in        |   PIO   |      0 |        0 |      net      | PT79A    | clk_25M                  | 1    |
| clk_25M/PADDI               |   PIO   |   1091 |     1091 |   PADI_DEL    |          | clk_25M_c                | 12   |
| led_wf1/cnt[18]/CLK         | SLICEL  | 1735.4 |   2826.4 |      net      | R9C78L   | clk_25M_c                |      |
| --                          |   --    |     -- |       -- |      --       | --       | --                       | --   |
| led_wf1/cnt[18]/BMUX        | SLICEL  |   47.7 |   2874.1 |    Tshcko     |          | led_wf1/cnt[11]          | 2    |
| led_wf1/cnt[8]/C3           | SLICEL  |  772.7 |   3646.8 |      net      | R9C77L   | led_wf1/cnt[11]          |      |
| led_wf1/cnt[8]/C            | SLICEL  |   75.1 |   3721.9 |     Tilo      |          | led_wf1/_i_2/_i_0_rkd_14 | 1    |
| led_wf1/cnt[8]/D4           | SLICEL  |  209.9 |   3931.8 |      net      | R9C77L   | led_wf1/_i_2/_i_0_rkd_14 |      |
| led_wf1/cnt[8]/D            | SLICEL  |   75.1 |   4006.9 |     Tilo      |          | led_wf1/_i_2/_i_0_rkd_19 | 1    |
| led_wf1/_i_2/_i_0_rkd_16/D5 | SLICEL  |  703.4 |   4710.3 |      net      | R9C79L   | led_wf1/_i_2/_i_0_rkd_19 |      |
| led_wf1/_i_2/_i_0_rkd_16/D  | SLICEL  |   75.1 |   4785.4 |     Tilo      |          | _n_1562                  | 1    |
| led_wf1/_i_2/_i_0_rkd_16/B3 | SLICEL  |  971.4 |   5756.8 |      net      | R9C79L   | _n_1562                  |      |
| led_wf1/_i_2/_i_0_rkd_16/B  | SLICEL  |   75.1 |   5831.9 |     Tilo      |          | _n_1561                  | 21   |
| led_pin[1]_MGIOL/CE         | IOLOGIC | 1964.2 |   7796.1 |      net      | IOL_T92B | _n_1561                  |      |
==========================================================================================================================
时钟路径延迟         = 2826.4     (Tclkp)
数据路径延迟         = 4969.7     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 300.4 
        总的连线延迟 = 4621.6 
        逻辑级数     = 4 

[数据捕获路径]
========================================================================================================
|         节点         |  单元   |  延迟  |   到达时间   |     类型      |   位置   |   连线    | 扇出 |
========================================================================================================
| CLOCK'clkbase        |   N/A   |      0 |        40000 |               |          | N/A       |      |
| clk_25M              |   top   |      0 |        40000 | clock_latency |          | clk_25M   | 1    |
| clk_25M/PAD#bidir_in |   PIO   |      0 |        40000 |      net      | PT79A    | clk_25M   | 1    |
| clk_25M/PADDI        |   PIO   |   1091 |        41091 |   PADI_DEL    |          | clk_25M_c | 12   |
| led_pin[1]_MGIOL/CLK | IOLOGIC | 1672.4 | Tcat:42763.4 |      net      | IOL_T92B | clk_25M_c |      |
========================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 42763.4    + 0          - 0          - 2826.4     - 4969.7     - 21         
         = 34946.3 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 5
********************
时间余量 : 35091.9 ps
起点     : led_wf1/cnt[18]/BMUX [激发时钟: clkbase, 上升沿1]
终点     : led_pin[2]_MGIOL/CE  [捕获时钟: clkbase, 上升沿2]
类型     : 建立(setup) 

数据产生路径
==========================================================================================================================
|            节点             |  单元   |  延迟  | 到达时间 |     类型      |   位置   |           连线           | 扇出 |
==========================================================================================================================
| CLOCK'clkbase               |   N/A   |      0 |   Tlat:0 |               |          | N/A                      |      |
| clk_25M                     |   top   |      0 |        0 | clock_latency |          | clk_25M                  | 1    |
| clk_25M/PAD#bidir_in        |   PIO   |      0 |        0 |      net      | PT79A    | clk_25M                  | 1    |
| clk_25M/PADDI               |   PIO   |   1091 |     1091 |   PADI_DEL    |          | clk_25M_c                | 12   |
| led_wf1/cnt[18]/CLK         | SLICEL  | 1735.4 |   2826.4 |      net      | R9C78L   | clk_25M_c                |      |
| --                          |   --    |     -- |       -- |      --       | --       | --                       | --   |
| led_wf1/cnt[18]/BMUX        | SLICEL  |   47.7 |   2874.1 |    Tshcko     |          | led_wf1/cnt[11]          | 2    |
| led_wf1/cnt[8]/C3           | SLICEL  |  772.7 |   3646.8 |      net      | R9C77L   | led_wf1/cnt[11]          |      |
| led_wf1/cnt[8]/C            | SLICEL  |   75.1 |   3721.9 |     Tilo      |          | led_wf1/_i_2/_i_0_rkd_14 | 1    |
| led_wf1/cnt[8]/D4           | SLICEL  |  209.9 |   3931.8 |      net      | R9C77L   | led_wf1/_i_2/_i_0_rkd_14 |      |
| led_wf1/cnt[8]/D            | SLICEL  |   75.1 |   4006.9 |     Tilo      |          | led_wf1/_i_2/_i_0_rkd_19 | 1    |
| led_wf1/_i_2/_i_0_rkd_16/D5 | SLICEL  |  703.4 |   4710.3 |      net      | R9C79L   | led_wf1/_i_2/_i_0_rkd_19 |      |
| led_wf1/_i_2/_i_0_rkd_16/D  | SLICEL  |   75.1 |   4785.4 |     Tilo      |          | _n_1562                  | 1    |
| led_wf1/_i_2/_i_0_rkd_16/B3 | SLICEL  |  971.4 |   5756.8 |      net      | R9C79L   | _n_1562                  |      |
| led_wf1/_i_2/_i_0_rkd_16/B  | SLICEL  |   75.1 |   5831.9 |     Tilo      |          | _n_1561                  | 21   |
| led_pin[2]_MGIOL/CE         | IOLOGIC | 1818.6 |   7650.5 |      net      | IOL_T92A | _n_1561                  |      |
==========================================================================================================================
时钟路径延迟         = 2826.4     (Tclkp)
数据路径延迟         = 4824.1     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 300.4 
        总的连线延迟 = 4476 
        逻辑级数     = 4 

[数据捕获路径]
========================================================================================================
|         节点         |  单元   |  延迟  |   到达时间   |     类型      |   位置   |   连线    | 扇出 |
========================================================================================================
| CLOCK'clkbase        |   N/A   |      0 |        40000 |               |          | N/A       |      |
| clk_25M              |   top   |      0 |        40000 | clock_latency |          | clk_25M   | 1    |
| clk_25M/PAD#bidir_in |   PIO   |      0 |        40000 |      net      | PT79A    | clk_25M   | 1    |
| clk_25M/PADDI        |   PIO   |   1091 |        41091 |   PADI_DEL    |          | clk_25M_c | 12   |
| led_pin[2]_MGIOL/CLK | IOLOGIC | 1672.4 | Tcat:42763.4 |      net      | IOL_T92A | clk_25M_c |      |
========================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(CE_SET)
         = 42763.4    + 0          - 0          - 2826.4     - 4824.1     - 21         
         = 35091.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 6
********************
时间余量 : 35639.5 ps
起点     : led_wf1/cnt[18]/BMUX [激发时钟: clkbase, 上升沿1]
终点     : led_wf1/cnt[10]/D4   [捕获时钟: clkbase, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=======================================================================================================================
|            节点             |  单元  |  延迟  | 到达时间 |     类型      |  位置  |           连线           | 扇出 |
=======================================================================================================================
| CLOCK'clkbase               |  N/A   |      0 |   Tlat:0 |               |        | N/A                      |      |
| clk_25M                     |  top   |      0 |        0 | clock_latency |        | clk_25M                  | 1    |
| clk_25M/PAD#bidir_in        |  PIO   |      0 |        0 |      net      | PT79A  | clk_25M                  | 1    |
| clk_25M/PADDI               |  PIO   |   1091 |     1091 |   PADI_DEL    |        | clk_25M_c                | 12   |
| led_wf1/cnt[18]/CLK         | SLICEL | 1735.4 |   2826.4 |      net      | R9C78L | clk_25M_c                |      |
| --                          |   --   |     -- |       -- |      --       | --     | --                       | --   |
| led_wf1/cnt[18]/BMUX        | SLICEL |   47.7 |   2874.1 |    Tshcko     |        | led_wf1/cnt[11]          | 2    |
| led_wf1/cnt[8]/C3           | SLICEL |  772.7 |   3646.8 |      net      | R9C77L | led_wf1/cnt[11]          |      |
| led_wf1/cnt[8]/C            | SLICEL |   75.1 |   3721.9 |     Tilo      |        | led_wf1/_i_2/_i_0_rkd_14 | 1    |
| led_wf1/cnt[8]/D4           | SLICEL |  209.9 |   3931.8 |      net      | R9C77L | led_wf1/_i_2/_i_0_rkd_14 |      |
| led_wf1/cnt[8]/D            | SLICEL |   75.1 |   4006.9 |     Tilo      |        | led_wf1/_i_2/_i_0_rkd_19 | 1    |
| led_wf1/_i_2/_i_0_rkd_16/D5 | SLICEL |  703.4 |   4710.3 |      net      | R9C79L | led_wf1/_i_2/_i_0_rkd_19 |      |
| led_wf1/_i_2/_i_0_rkd_16/D  | SLICEL |   75.1 |   4785.4 |     Tilo      |        | _n_1562                  | 1    |
| led_wf1/_i_2/_i_0_rkd_16/B3 | SLICEL |  971.4 |   5756.8 |      net      | R9C79L | _n_1562                  |      |
| led_wf1/_i_2/_i_0_rkd_16/B  | SLICEL |   75.1 |   5831.9 |     Tilo      |        | _n_1561                  | 21   |
| led_wf1/cnt[10]/D4          | SLICEL |   1148 |   6979.9 |      net      | R9C76L | _n_1561                  |      |
=======================================================================================================================
时钟路径延迟         = 2826.4     (Tclkp)
数据路径延迟         = 4153.5     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 300.4 
        总的连线延迟 = 3805.4 
        逻辑级数     = 4 

[数据捕获路径]
=====================================================================================================
|         节点         |  单元  |  延迟  |   到达时间   |     类型      |  位置  |   连线    | 扇出 |
=====================================================================================================
| CLOCK'clkbase        |  N/A   |      0 |        40000 |               |        | N/A       |      |
| clk_25M              |  top   |      0 |        40000 | clock_latency |        | clk_25M   | 1    |
| clk_25M/PAD#bidir_in |  PIO   |      0 |        40000 |      net      | PT79A  | clk_25M   | 1    |
| clk_25M/PADDI        |  PIO   |   1091 |        41091 |   PADI_DEL    |        | clk_25M_c | 12   |
| led_wf1/cnt[10]/CLK  | SLICEL | 1672.4 | Tcat:42763.4 |      net      | R9C76L | clk_25M_c |      |
=====================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 42763.4    + 0          - 0          - 2826.4     - 4153.5     - 144        
         = 35639.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 7
********************
时间余量 : 35644.7 ps
起点     : led_wf1/cnt[18]/BMUX [激发时钟: clkbase, 上升沿1]
终点     : led_wf1/cnt[10]/C5   [捕获时钟: clkbase, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=======================================================================================================================
|            节点             |  单元  |  延迟  | 到达时间 |     类型      |  位置  |           连线           | 扇出 |
=======================================================================================================================
| CLOCK'clkbase               |  N/A   |      0 |   Tlat:0 |               |        | N/A                      |      |
| clk_25M                     |  top   |      0 |        0 | clock_latency |        | clk_25M                  | 1    |
| clk_25M/PAD#bidir_in        |  PIO   |      0 |        0 |      net      | PT79A  | clk_25M                  | 1    |
| clk_25M/PADDI               |  PIO   |   1091 |     1091 |   PADI_DEL    |        | clk_25M_c                | 12   |
| led_wf1/cnt[18]/CLK         | SLICEL | 1735.4 |   2826.4 |      net      | R9C78L | clk_25M_c                |      |
| --                          |   --   |     -- |       -- |      --       | --     | --                       | --   |
| led_wf1/cnt[18]/BMUX        | SLICEL |   47.7 |   2874.1 |    Tshcko     |        | led_wf1/cnt[11]          | 2    |
| led_wf1/cnt[8]/C3           | SLICEL |  772.7 |   3646.8 |      net      | R9C77L | led_wf1/cnt[11]          |      |
| led_wf1/cnt[8]/C            | SLICEL |   75.1 |   3721.9 |     Tilo      |        | led_wf1/_i_2/_i_0_rkd_14 | 1    |
| led_wf1/cnt[8]/D4           | SLICEL |  209.9 |   3931.8 |      net      | R9C77L | led_wf1/_i_2/_i_0_rkd_14 |      |
| led_wf1/cnt[8]/D            | SLICEL |   75.1 |   4006.9 |     Tilo      |        | led_wf1/_i_2/_i_0_rkd_19 | 1    |
| led_wf1/_i_2/_i_0_rkd_16/D5 | SLICEL |  703.4 |   4710.3 |      net      | R9C79L | led_wf1/_i_2/_i_0_rkd_19 |      |
| led_wf1/_i_2/_i_0_rkd_16/D  | SLICEL |   75.1 |   4785.4 |     Tilo      |        | _n_1562                  | 1    |
| led_wf1/_i_2/_i_0_rkd_16/B3 | SLICEL |  971.4 |   5756.8 |      net      | R9C79L | _n_1562                  |      |
| led_wf1/_i_2/_i_0_rkd_16/B  | SLICEL |   75.1 |   5831.9 |     Tilo      |        | _n_1561                  | 21   |
| led_wf1/cnt[10]/C5          | SLICEL | 1142.9 |   6974.7 |      net      | R9C76L | _n_1561                  |      |
=======================================================================================================================
时钟路径延迟         = 2826.4     (Tclkp)
数据路径延迟         = 4148.3     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 300.4 
        总的连线延迟 = 3800.2 
        逻辑级数     = 4 

[数据捕获路径]
=====================================================================================================
|         节点         |  单元  |  延迟  |   到达时间   |     类型      |  位置  |   连线    | 扇出 |
=====================================================================================================
| CLOCK'clkbase        |  N/A   |      0 |        40000 |               |        | N/A       |      |
| clk_25M              |  top   |      0 |        40000 | clock_latency |        | clk_25M   | 1    |
| clk_25M/PAD#bidir_in |  PIO   |      0 |        40000 |      net      | PT79A  | clk_25M   | 1    |
| clk_25M/PADDI        |  PIO   |   1091 |        41091 |   PADI_DEL    |        | clk_25M_c | 12   |
| led_wf1/cnt[10]/CLK  | SLICEL | 1672.4 | Tcat:42763.4 |      net      | R9C76L | clk_25M_c |      |
=====================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 42763.4    + 0          - 0          - 2826.4     - 4148.3     - 144        
         = 35644.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 8
********************
时间余量 : 35789.7 ps
起点     : led_wf1/cnt[18]/BMUX [激发时钟: clkbase, 上升沿1]
终点     : led_wf1/cnt[10]/B2   [捕获时钟: clkbase, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=======================================================================================================================
|            节点             |  单元  |  延迟  | 到达时间 |     类型      |  位置  |           连线           | 扇出 |
=======================================================================================================================
| CLOCK'clkbase               |  N/A   |      0 |   Tlat:0 |               |        | N/A                      |      |
| clk_25M                     |  top   |      0 |        0 | clock_latency |        | clk_25M                  | 1    |
| clk_25M/PAD#bidir_in        |  PIO   |      0 |        0 |      net      | PT79A  | clk_25M                  | 1    |
| clk_25M/PADDI               |  PIO   |   1091 |     1091 |   PADI_DEL    |        | clk_25M_c                | 12   |
| led_wf1/cnt[18]/CLK         | SLICEL | 1735.4 |   2826.4 |      net      | R9C78L | clk_25M_c                |      |
| --                          |   --   |     -- |       -- |      --       | --     | --                       | --   |
| led_wf1/cnt[18]/BMUX        | SLICEL |   47.7 |   2874.1 |    Tshcko     |        | led_wf1/cnt[11]          | 2    |
| led_wf1/cnt[8]/C3           | SLICEL |  772.7 |   3646.8 |      net      | R9C77L | led_wf1/cnt[11]          |      |
| led_wf1/cnt[8]/C            | SLICEL |   75.1 |   3721.9 |     Tilo      |        | led_wf1/_i_2/_i_0_rkd_14 | 1    |
| led_wf1/cnt[8]/D4           | SLICEL |  209.9 |   3931.8 |      net      | R9C77L | led_wf1/_i_2/_i_0_rkd_14 |      |
| led_wf1/cnt[8]/D            | SLICEL |   75.1 |   4006.9 |     Tilo      |        | led_wf1/_i_2/_i_0_rkd_19 | 1    |
| led_wf1/_i_2/_i_0_rkd_16/D5 | SLICEL |  703.4 |   4710.3 |      net      | R9C79L | led_wf1/_i_2/_i_0_rkd_19 |      |
| led_wf1/_i_2/_i_0_rkd_16/D  | SLICEL |   75.1 |   4785.4 |     Tilo      |        | _n_1562                  | 1    |
| led_wf1/_i_2/_i_0_rkd_16/B3 | SLICEL |  971.4 |   5756.8 |      net      | R9C79L | _n_1562                  |      |
| led_wf1/_i_2/_i_0_rkd_16/B  | SLICEL |   75.1 |   5831.9 |     Tilo      |        | _n_1561                  | 21   |
| led_wf1/cnt[10]/B2          | SLICEL |  997.8 |   6829.7 |      net      | R9C76L | _n_1561                  |      |
=======================================================================================================================
时钟路径延迟         = 2826.4     (Tclkp)
数据路径延迟         = 4003.3     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 300.4 
        总的连线延迟 = 3655.2 
        逻辑级数     = 4 

[数据捕获路径]
=====================================================================================================
|         节点         |  单元  |  延迟  |   到达时间   |     类型      |  位置  |   连线    | 扇出 |
=====================================================================================================
| CLOCK'clkbase        |  N/A   |      0 |        40000 |               |        | N/A       |      |
| clk_25M              |  top   |      0 |        40000 | clock_latency |        | clk_25M   | 1    |
| clk_25M/PAD#bidir_in |  PIO   |      0 |        40000 |      net      | PT79A  | clk_25M   | 1    |
| clk_25M/PADDI        |  PIO   |   1091 |        41091 |   PADI_DEL    |        | clk_25M_c | 12   |
| led_wf1/cnt[10]/CLK  | SLICEL | 1672.4 | Tcat:42763.4 |      net      | R9C76L | clk_25M_c |      |
=====================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 42763.4    + 0          - 0          - 2826.4     - 4003.3     - 144        
         = 35789.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 9
********************
时间余量 : 35789.7 ps
起点     : led_wf1/cnt[18]/BMUX [激发时钟: clkbase, 上升沿1]
终点     : led_wf1/cnt[10]/A2   [捕获时钟: clkbase, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=======================================================================================================================
|            节点             |  单元  |  延迟  | 到达时间 |     类型      |  位置  |           连线           | 扇出 |
=======================================================================================================================
| CLOCK'clkbase               |  N/A   |      0 |   Tlat:0 |               |        | N/A                      |      |
| clk_25M                     |  top   |      0 |        0 | clock_latency |        | clk_25M                  | 1    |
| clk_25M/PAD#bidir_in        |  PIO   |      0 |        0 |      net      | PT79A  | clk_25M                  | 1    |
| clk_25M/PADDI               |  PIO   |   1091 |     1091 |   PADI_DEL    |        | clk_25M_c                | 12   |
| led_wf1/cnt[18]/CLK         | SLICEL | 1735.4 |   2826.4 |      net      | R9C78L | clk_25M_c                |      |
| --                          |   --   |     -- |       -- |      --       | --     | --                       | --   |
| led_wf1/cnt[18]/BMUX        | SLICEL |   47.7 |   2874.1 |    Tshcko     |        | led_wf1/cnt[11]          | 2    |
| led_wf1/cnt[8]/C3           | SLICEL |  772.7 |   3646.8 |      net      | R9C77L | led_wf1/cnt[11]          |      |
| led_wf1/cnt[8]/C            | SLICEL |   75.1 |   3721.9 |     Tilo      |        | led_wf1/_i_2/_i_0_rkd_14 | 1    |
| led_wf1/cnt[8]/D4           | SLICEL |  209.9 |   3931.8 |      net      | R9C77L | led_wf1/_i_2/_i_0_rkd_14 |      |
| led_wf1/cnt[8]/D            | SLICEL |   75.1 |   4006.9 |     Tilo      |        | led_wf1/_i_2/_i_0_rkd_19 | 1    |
| led_wf1/_i_2/_i_0_rkd_16/D5 | SLICEL |  703.4 |   4710.3 |      net      | R9C79L | led_wf1/_i_2/_i_0_rkd_19 |      |
| led_wf1/_i_2/_i_0_rkd_16/D  | SLICEL |   75.1 |   4785.4 |     Tilo      |        | _n_1562                  | 1    |
| led_wf1/_i_2/_i_0_rkd_16/B3 | SLICEL |  971.4 |   5756.8 |      net      | R9C79L | _n_1562                  |      |
| led_wf1/_i_2/_i_0_rkd_16/B  | SLICEL |   75.1 |   5831.9 |     Tilo      |        | _n_1561                  | 21   |
| led_wf1/cnt[10]/A2          | SLICEL |  997.8 |   6829.7 |      net      | R9C76L | _n_1561                  |      |
=======================================================================================================================
时钟路径延迟         = 2826.4     (Tclkp)
数据路径延迟         = 4003.3     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 300.4 
        总的连线延迟 = 3655.2 
        逻辑级数     = 4 

[数据捕获路径]
=====================================================================================================
|         节点         |  单元  |  延迟  |   到达时间   |     类型      |  位置  |   连线    | 扇出 |
=====================================================================================================
| CLOCK'clkbase        |  N/A   |      0 |        40000 |               |        | N/A       |      |
| clk_25M              |  top   |      0 |        40000 | clock_latency |        | clk_25M   | 1    |
| clk_25M/PAD#bidir_in |  PIO   |      0 |        40000 |      net      | PT79A  | clk_25M   | 1    |
| clk_25M/PADDI        |  PIO   |   1091 |        41091 |   PADI_DEL    |        | clk_25M_c | 12   |
| led_wf1/cnt[10]/CLK  | SLICEL | 1672.4 | Tcat:42763.4 |      net      | R9C76L | clk_25M_c |      |
=====================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 42763.4    + 0          - 0          - 2826.4     - 4003.3     - 144        
         = 35789.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 10
********************
时间余量 : 35808.4 ps
起点     : led_wf1/cnt[18]/BMUX [激发时钟: clkbase, 上升沿1]
终点     : led_wf1/cnt[8]/B1    [捕获时钟: clkbase, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=======================================================================================================================
|            节点             |  单元  |  延迟  | 到达时间 |     类型      |  位置  |           连线           | 扇出 |
=======================================================================================================================
| CLOCK'clkbase               |  N/A   |      0 |   Tlat:0 |               |        | N/A                      |      |
| clk_25M                     |  top   |      0 |        0 | clock_latency |        | clk_25M                  | 1    |
| clk_25M/PAD#bidir_in        |  PIO   |      0 |        0 |      net      | PT79A  | clk_25M                  | 1    |
| clk_25M/PADDI               |  PIO   |   1091 |     1091 |   PADI_DEL    |        | clk_25M_c                | 12   |
| led_wf1/cnt[18]/CLK         | SLICEL | 1735.4 |   2826.4 |      net      | R9C78L | clk_25M_c                |      |
| --                          |   --   |     -- |       -- |      --       | --     | --                       | --   |
| led_wf1/cnt[18]/BMUX        | SLICEL |   47.7 |   2874.1 |    Tshcko     |        | led_wf1/cnt[11]          | 2    |
| led_wf1/cnt[8]/C3           | SLICEL |  772.7 |   3646.8 |      net      | R9C77L | led_wf1/cnt[11]          |      |
| led_wf1/cnt[8]/C            | SLICEL |   75.1 |   3721.9 |     Tilo      |        | led_wf1/_i_2/_i_0_rkd_14 | 1    |
| led_wf1/cnt[8]/D4           | SLICEL |  209.9 |   3931.8 |      net      | R9C77L | led_wf1/_i_2/_i_0_rkd_14 |      |
| led_wf1/cnt[8]/D            | SLICEL |   75.1 |   4006.9 |     Tilo      |        | led_wf1/_i_2/_i_0_rkd_19 | 1    |
| led_wf1/_i_2/_i_0_rkd_16/D5 | SLICEL |  703.4 |   4710.3 |      net      | R9C79L | led_wf1/_i_2/_i_0_rkd_19 |      |
| led_wf1/_i_2/_i_0_rkd_16/D  | SLICEL |   75.1 |   4785.4 |     Tilo      |        | _n_1562                  | 1    |
| led_wf1/_i_2/_i_0_rkd_16/B3 | SLICEL |  971.4 |   5756.8 |      net      | R9C79L | _n_1562                  |      |
| led_wf1/_i_2/_i_0_rkd_16/B  | SLICEL |   75.1 |   5831.9 |     Tilo      |        | _n_1561                  | 21   |
| led_wf1/cnt[8]/B1           | SLICEL |  979.1 |     6811 |      net      | R9C77L | _n_1561                  |      |
=======================================================================================================================
时钟路径延迟         = 2826.4     (Tclkp)
数据路径延迟         = 3984.6     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 300.4 
        总的连线延迟 = 3636.5 
        逻辑级数     = 4 

[数据捕获路径]
=====================================================================================================
|         节点         |  单元  |  延迟  |   到达时间   |     类型      |  位置  |   连线    | 扇出 |
=====================================================================================================
| CLOCK'clkbase        |  N/A   |      0 |        40000 |               |        | N/A       |      |
| clk_25M              |  top   |      0 |        40000 | clock_latency |        | clk_25M   | 1    |
| clk_25M/PAD#bidir_in |  PIO   |      0 |        40000 |      net      | PT79A  | clk_25M   | 1    |
| clk_25M/PADDI        |  PIO   |   1091 |        41091 |   PADI_DEL    |        | clk_25M_c | 12   |
| led_wf1/cnt[8]/CLK   | SLICEL | 1672.4 | Tcat:42763.4 |      net      | R9C77L | clk_25M_c |      |
=====================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 42763.4    + 0          - 0          - 2826.4     - 3984.6     - 144        
         = 35808.4 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


#################################################################
# 时序分析报告 Mon Feb 26 20:20:38 2024
#################################################################
#  分析类型                               : 保持(hold)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: clkbase
#  终点 : 时钟: clkbase
#  经过 : 
#  排除 :  
#################################################################

********************
* 路径 1
********************
时间余量 : 375.2 ps
起点     : led_wf1/cnt[10]/BMUX [激发时钟: clkbase, 上升沿1]
终点     : led_wf1/cnt[10]/B1   [捕获时钟: clkbase, 上升沿1]
类型     : 保持(hold) 

数据产生路径
======================================================================================================
|         节点         |  单元  |  延迟  | 到达时间 |     类型      |  位置  |      连线      | 扇出 |
======================================================================================================
| CLOCK'clkbase        |  N/A   |      0 |   Tlat:0 |               |        | N/A            |      |
| clk_25M              |  top   |      0 |        0 | clock_latency |        | clk_25M        | 1    |
| clk_25M/PAD#bidir_in |  PIO   |      0 |        0 |      net      | PT79A  | clk_25M        | 1    |
| clk_25M/PADDI        |  PIO   |   1091 |     1091 |   PADI_DEL    |        | clk_25M_c      | 12   |
| led_wf1/cnt[10]/CLK  | SLICEL | 1672.4 |   2763.4 |      net      | R9C76L | clk_25M_c      |      |
| --                   |   --   |     -- |       -- |      --       | --     | --             | --   |
| led_wf1/cnt[10]/BMUX | SLICEL |   47.7 |   2811.1 |    Tshcko     |        | led_wf1/cnt[0] | 3    |
| led_wf1/cnt[10]/B1   | SLICEL |  255.5 |   3066.6 |      net      | R9C76L | led_wf1/cnt[0] |      |
======================================================================================================
时钟路径延迟         = 2763.4     (Tclkp)
数据路径延迟         = 303.2      (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 0 
        总的连线延迟 = 255.5 
        逻辑级数     = 0 

[数据捕获路径]
====================================================================================================
|         节点         |  单元  |  延迟  |  到达时间   |     类型      |  位置  |   连线    | 扇出 |
====================================================================================================
| CLOCK'clkbase        |  N/A   |      0 |           0 |               |        | N/A       |      |
| clk_25M              |  top   |      0 |           0 | clock_latency |        | clk_25M   | 1    |
| clk_25M/PAD#bidir_in |  PIO   |      0 |           0 |      net      | PT79A  | clk_25M   | 1    |
| clk_25M/PADDI        |  PIO   |   1091 |        1091 |   PADI_DEL    |        | clk_25M_c | 12   |
| led_wf1/cnt[10]/CLK  | SLICEL | 1735.4 | Tcat:2826.4 |      net      | R9C76L | clk_25M_c |      |
====================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 0          + 2763.4     + 303.2      - 2826.4     - -135       
         = 375.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 2
********************
时间余量 : 472.4 ps
起点     : led_wf1/_i_2/_i_0_rkd_16/AQ [激发时钟: clkbase, 上升沿1]
终点     : led_pin[3]_c/AX             [捕获时钟: clkbase, 上升沿1]
类型     : 保持(hold) 

数据产生路径
============================================================================================================
|             节点             |  单元  |  延迟  | 到达时间 |     类型      |  位置  |     连线     | 扇出 |
============================================================================================================
| CLOCK'clkbase                |  N/A   |      0 |   Tlat:0 |               |        | N/A          |      |
| clk_25M                      |  top   |      0 |        0 | clock_latency |        | clk_25M      | 1    |
| clk_25M/PAD#bidir_in         |  PIO   |      0 |        0 |      net      | PT79A  | clk_25M      | 1    |
| clk_25M/PADDI                |  PIO   |   1091 |     1091 |   PADI_DEL    |        | clk_25M_c    | 12   |
| led_wf1/_i_2/_i_0_rkd_16/CLK | SLICEL | 1672.4 |   2763.4 |      net      | R9C79L | clk_25M_c    |      |
| --                           |   --   |     -- |       -- |      --       | --     | --           | --   |
| led_wf1/_i_2/_i_0_rkd_16/AQ  | SLICEL |   30.5 |   2793.9 |     Tcko      |        | osc_c6_pin_c | 2    |
| led_pin[3]_c/AX              | SLICEL |  462.2 |   3256.1 |      net      | R7C80M | osc_c6_pin_c |      |
============================================================================================================
时钟路径延迟         = 2763.4     (Tclkp)
数据路径延迟         = 492.7      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 462.2 
        逻辑级数     = 0 

[数据捕获路径]
====================================================================================================
|         节点         |  单元  |  延迟  |  到达时间   |     类型      |  位置  |   连线    | 扇出 |
====================================================================================================
| CLOCK'clkbase        |  N/A   |      0 |           0 |               |        | N/A       |      |
| clk_25M              |  top   |      0 |           0 | clock_latency |        | clk_25M   | 1    |
| clk_25M/PAD#bidir_in |  PIO   |      0 |           0 |      net      | PT79A  | clk_25M   | 1    |
| clk_25M/PADDI        |  PIO   |   1091 |        1091 |   PADI_DEL    |        | clk_25M_c | 12   |
| led_pin[3]_c/CLK     | SLICEL | 1735.4 | Tcat:2826.4 |      net      | R7C80M | clk_25M_c |      |
====================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tckdi)
         = 0          + 0          + 2763.4     + 492.7      - 2826.4     - -42.7      
         = 472.4 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 3
********************
时间余量 : 487 ps
起点     : led_pin[3]_c/AQ [激发时钟: clkbase, 上升沿1]
终点     : led_pin[3]_c/BX [捕获时钟: clkbase, 上升沿1]
类型     : 保持(hold) 

数据产生路径
====================================================================================================
|         节点         |  单元  |  延迟  | 到达时间 |     类型      |  位置  |     连线     | 扇出 |
====================================================================================================
| CLOCK'clkbase        |  N/A   |      0 |   Tlat:0 |               |        | N/A          |      |
| clk_25M              |  top   |      0 |        0 | clock_latency |        | clk_25M      | 1    |
| clk_25M/PAD#bidir_in |  PIO   |      0 |        0 |      net      | PT79A  | clk_25M      | 1    |
| clk_25M/PADDI        |  PIO   |   1091 |     1091 |   PADI_DEL    |        | clk_25M_c    | 12   |
| led_pin[3]_c/CLK     | SLICEL | 1672.4 |   2763.4 |      net      | R7C80M | clk_25M_c    |      |
| --                   |   --   |     -- |       -- |      --       | --     | --           | --   |
| led_pin[3]_c/AQ      | SLICEL |   30.5 |   2793.9 |     Tcko      |        | led_pin[3]_c | 2    |
| led_pin[3]_c/BX      | SLICEL |  476.8 |   3270.7 |      net      | R7C80M | led_pin[3]_c |      |
====================================================================================================
时钟路径延迟         = 2763.4     (Tclkp)
数据路径延迟         = 507.3      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 476.8 
        逻辑级数     = 0 

[数据捕获路径]
====================================================================================================
|         节点         |  单元  |  延迟  |  到达时间   |     类型      |  位置  |   连线    | 扇出 |
====================================================================================================
| CLOCK'clkbase        |  N/A   |      0 |           0 |               |        | N/A       |      |
| clk_25M              |  top   |      0 |           0 | clock_latency |        | clk_25M   | 1    |
| clk_25M/PAD#bidir_in |  PIO   |      0 |           0 |      net      | PT79A  | clk_25M   | 1    |
| clk_25M/PADDI        |  PIO   |   1091 |        1091 |   PADI_DEL    |        | clk_25M_c | 12   |
| led_pin[3]_c/CLK     | SLICEL | 1735.4 | Tcat:2826.4 |      net      | R7C80M | clk_25M_c |      |
====================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tckdi)
         = 0          + 0          + 2763.4     + 507.3      - 2826.4     - -42.7      
         = 487 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 4
********************
时间余量 : 489.6 ps
起点     : led_pin[3]_c/BMUX           [激发时钟: clkbase, 上升沿1]
终点     : led_wf1/_i_2/_i_0_rkd_16/BX [捕获时钟: clkbase, 上升沿1]
类型     : 保持(hold) 

数据产生路径
===========================================================================================================
|            节点             |  单元  |  延迟  | 到达时间 |     类型      |  位置  |     连线     | 扇出 |
===========================================================================================================
| CLOCK'clkbase               |  N/A   |      0 |   Tlat:0 |               |        | N/A          |      |
| clk_25M                     |  top   |      0 |        0 | clock_latency |        | clk_25M      | 1    |
| clk_25M/PAD#bidir_in        |  PIO   |      0 |        0 |      net      | PT79A  | clk_25M      | 1    |
| clk_25M/PADDI               |  PIO   |   1091 |     1091 |   PADI_DEL    |        | clk_25M_c    | 12   |
| led_pin[3]_c/CLK            | SLICEL | 1672.4 |   2763.4 |      net      | R7C80M | clk_25M_c    |      |
| --                          |   --   |     -- |       -- |      --       | --     | --           | --   |
| led_pin[3]_c/BMUX           | SLICEL |   47.7 |   2811.1 |    Tshcko     |        | led_pin[2]_c | 2    |
| led_wf1/_i_2/_i_0_rkd_16/BX | SLICEL |  462.2 |   3273.3 |      net      | R9C79L | led_pin[2]_c |      |
===========================================================================================================
时钟路径延迟         = 2763.4     (Tclkp)
数据路径延迟         = 509.9      (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 0 
        总的连线延迟 = 462.2 
        逻辑级数     = 0 

[数据捕获路径]
============================================================================================================
|             节点             |  单元  |  延迟  |  到达时间   |     类型      |  位置  |   连线    | 扇出 |
============================================================================================================
| CLOCK'clkbase                |  N/A   |      0 |           0 |               |        | N/A       |      |
| clk_25M                      |  top   |      0 |           0 | clock_latency |        | clk_25M   | 1    |
| clk_25M/PAD#bidir_in         |  PIO   |      0 |           0 |      net      | PT79A  | clk_25M   | 1    |
| clk_25M/PADDI                |  PIO   |   1091 |        1091 |   PADI_DEL    |        | clk_25M_c | 12   |
| led_wf1/_i_2/_i_0_rkd_16/CLK | SLICEL | 1735.4 | Tcat:2826.4 |      net      | R9C79L | clk_25M_c |      |
============================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tckdi)
         = 0          + 0          + 2763.4     + 509.9      - 2826.4     - -42.7      
         = 489.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 5
********************
时间余量 : 542.7 ps
起点     : led_wf1/_i_2/_i_0_rkd_16/BMUX [激发时钟: clkbase, 上升沿1]
终点     : led_wf1/_i_2/_i_0_rkd_16/AX   [捕获时钟: clkbase, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=============================================================================================================
|             节点              |  单元  |  延迟  | 到达时间 |     类型      |  位置  |     连线     | 扇出 |
=============================================================================================================
| CLOCK'clkbase                 |  N/A   |      0 |   Tlat:0 |               |        | N/A          |      |
| clk_25M                       |  top   |      0 |        0 | clock_latency |        | clk_25M      | 1    |
| clk_25M/PAD#bidir_in          |  PIO   |      0 |        0 |      net      | PT79A  | clk_25M      | 1    |
| clk_25M/PADDI                 |  PIO   |   1091 |     1091 |   PADI_DEL    |        | clk_25M_c    | 12   |
| led_wf1/_i_2/_i_0_rkd_16/CLK  | SLICEL | 1672.4 |   2763.4 |      net      | R9C79L | clk_25M_c    |      |
| --                            |   --   |     -- |       -- |      --       | --     | --           | --   |
| led_wf1/_i_2/_i_0_rkd_16/BMUX | SLICEL |   47.7 |   2811.1 |    Tshcko     |        | led_pin[1]_c | 3    |
| led_wf1/_i_2/_i_0_rkd_16/AX   | SLICEL |  515.3 |   3326.4 |      net      | R9C79L | led_pin[1]_c |      |
=============================================================================================================
时钟路径延迟         = 2763.4     (Tclkp)
数据路径延迟         = 563        (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 0 
        总的连线延迟 = 515.3 
        逻辑级数     = 0 

[数据捕获路径]
============================================================================================================
|             节点             |  单元  |  延迟  |  到达时间   |     类型      |  位置  |   连线    | 扇出 |
============================================================================================================
| CLOCK'clkbase                |  N/A   |      0 |           0 |               |        | N/A       |      |
| clk_25M                      |  top   |      0 |           0 | clock_latency |        | clk_25M   | 1    |
| clk_25M/PAD#bidir_in         |  PIO   |      0 |           0 |      net      | PT79A  | clk_25M   | 1    |
| clk_25M/PADDI                |  PIO   |   1091 |        1091 |   PADI_DEL    |        | clk_25M_c | 12   |
| led_wf1/_i_2/_i_0_rkd_16/CLK | SLICEL | 1735.4 | Tcat:2826.4 |      net      | R9C79L | clk_25M_c |      |
============================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tckdi)
         = 0          + 0          + 2763.4     + 563        - 2826.4     - -42.7      
         = 542.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 6
********************
时间余量 : 679.3 ps
起点     : led_wf1/cnt[18]/DQ [激发时钟: clkbase, 上升沿1]
终点     : led_wf1/cnt[18]/D2 [捕获时钟: clkbase, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=========================================================================================================
|         节点          |  单元  |  延迟  | 到达时间 |     类型      |  位置  |       连线       | 扇出 |
=========================================================================================================
| CLOCK'clkbase         |  N/A   |      0 |   Tlat:0 |               |        | N/A              |      |
| clk_25M               |  top   |      0 |        0 | clock_latency |        | clk_25M          | 1    |
| clk_25M/PAD#bidir_in  |  PIO   |      0 |        0 |      net      | PT79A  | clk_25M          | 1    |
| clk_25M/PADDI         |  PIO   |   1091 |     1091 |   PADI_DEL    |        | clk_25M_c        | 12   |
| led_wf1/cnt[18]/CLK   | SLICEL | 1672.4 |   2763.4 |      net      | R9C78L | clk_25M_c        |      |
| --                    |   --   |     -- |       -- |      --       | --     | --               | --   |
| led_wf1/cnt[18]/DQ    | SLICEL |   30.5 |   2793.9 |     Tcko      |        | led_wf1/cnt[13]  | 2    |
| led_wf1/n_35[13]/A1   | SLICEL |  247.8 |   3041.7 |      net      | R9C78M | led_wf1/cnt[13]  |      |
| led_wf1/n_35[13]/AMUX | SLICEL |  121.3 |     3163 |     Topaa     |        | led_wf1/n_35[13] | 1    |
| led_wf1/cnt[18]/D2    | SLICEL |  224.9 |   3387.9 |      net      | R9C78L | led_wf1/n_35[13] |      |
=========================================================================================================
时钟路径延迟         = 2763.4     (Tclkp)
数据路径延迟         = 624.5      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 121.3 
        总的连线延迟 = 472.7 
        逻辑级数     = 1 

[数据捕获路径]
====================================================================================================
|         节点         |  单元  |  延迟  |  到达时间   |     类型      |  位置  |   连线    | 扇出 |
====================================================================================================
| CLOCK'clkbase        |  N/A   |      0 |           0 |               |        | N/A       |      |
| clk_25M              |  top   |      0 |           0 | clock_latency |        | clk_25M   | 1    |
| clk_25M/PAD#bidir_in |  PIO   |      0 |           0 |      net      | PT79A  | clk_25M   | 1    |
| clk_25M/PADDI        |  PIO   |   1091 |        1091 |   PADI_DEL    |        | clk_25M_c | 12   |
| led_wf1/cnt[18]/CLK  | SLICEL | 1735.4 | Tcat:2826.4 |      net      | R9C78L | clk_25M_c |      |
====================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 0          + 2763.4     + 624.5      - 2826.4     - -117.8     
         = 679.3 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 7
********************
时间余量 : 691.1 ps
起点     : led_wf1/cnt[18]/DQ [激发时钟: clkbase, 上升沿1]
终点     : led_wf1/cnt[18]/D3 [捕获时钟: clkbase, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=========================================================================================================
|         节点          |  单元  |  延迟  | 到达时间 |     类型      |  位置  |       连线       | 扇出 |
=========================================================================================================
| CLOCK'clkbase         |  N/A   |      0 |   Tlat:0 |               |        | N/A              |      |
| clk_25M               |  top   |      0 |        0 | clock_latency |        | clk_25M          | 1    |
| clk_25M/PAD#bidir_in  |  PIO   |      0 |        0 |      net      | PT79A  | clk_25M          | 1    |
| clk_25M/PADDI         |  PIO   |   1091 |     1091 |   PADI_DEL    |        | clk_25M_c        | 12   |
| led_wf1/cnt[18]/CLK   | SLICEL | 1672.4 |   2763.4 |      net      | R9C78L | clk_25M_c        |      |
| --                    |   --   |     -- |       -- |      --       | --     | --               | --   |
| led_wf1/cnt[18]/DQ    | SLICEL |   30.5 |   2793.9 |     Tcko      |        | led_wf1/cnt[13]  | 2    |
| led_wf1/n_35[13]/A1   | SLICEL |  247.8 |   3041.7 |      net      | R9C78M | led_wf1/cnt[13]  |      |
| led_wf1/n_35[13]/BMUX | SLICEL |  124.2 |   3165.9 |     Topab     |        | led_wf1/n_35[14] | 1    |
| led_wf1/cnt[18]/D3    | SLICEL |  216.6 |   3382.5 |      net      | R9C78L | led_wf1/n_35[14] |      |
=========================================================================================================
时钟路径延迟         = 2763.4     (Tclkp)
数据路径延迟         = 619.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 124.2 
        总的连线延迟 = 464.4 
        逻辑级数     = 1 

[数据捕获路径]
====================================================================================================
|         节点         |  单元  |  延迟  |  到达时间   |     类型      |  位置  |   连线    | 扇出 |
====================================================================================================
| CLOCK'clkbase        |  N/A   |      0 |           0 |               |        | N/A       |      |
| clk_25M              |  top   |      0 |           0 | clock_latency |        | clk_25M   | 1    |
| clk_25M/PAD#bidir_in |  PIO   |      0 |           0 |      net      | PT79A  | clk_25M   | 1    |
| clk_25M/PADDI        |  PIO   |   1091 |        1091 |   PADI_DEL    |        | clk_25M_c | 12   |
| led_wf1/cnt[18]/CLK  | SLICEL | 1735.4 | Tcat:2826.4 |      net      | R9C78L | clk_25M_c |      |
====================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 0          + 2763.4     + 619.1      - 2826.4     - -135       
         = 691.1 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 8
********************
时间余量 : 772.9 ps
起点     : led_wf1/cnt[18]/CQ [激发时钟: clkbase, 上升沿1]
终点     : led_wf1/n_3/C6     [捕获时钟: clkbase, 上升沿1]
类型     : 保持(hold) 

数据产生路径
===========================================================================================================
|         节点          |  单元  |  延迟  | 到达时间 |     类型      |  位置  |        连线        | 扇出 |
===========================================================================================================
| CLOCK'clkbase         |  N/A   |      0 |   Tlat:0 |               |        | N/A                |      |
| clk_25M               |  top   |      0 |        0 | clock_latency |        | clk_25M            | 1    |
| clk_25M/PAD#bidir_in  |  PIO   |      0 |        0 |      net      | PT79A  | clk_25M            | 1    |
| clk_25M/PADDI         |  PIO   |   1091 |     1091 |   PADI_DEL    |        | clk_25M_c          | 12   |
| led_wf1/cnt[18]/CLK   | SLICEL | 1672.4 |   2763.4 |      net      | R9C78L | clk_25M_c          |      |
| --                    |   --   |     -- |       -- |      --       | --     | --                 | --   |
| led_wf1/cnt[18]/CQ    | SLICEL |   30.5 |   2793.9 |     Tcko      |        | led_wf1/cnt[15]    | 2    |
| led_wf1/n_35[13]/C4   | SLICEL |  213.7 |   3007.6 |      net      | R9C78M | led_wf1/cnt[15]    |      |
| led_wf1/n_35[13]/COUT | SLICEL |   95.2 |   3102.8 |    Topcyc     |        | led_wf1/_i_6/_n_31 | 1    |
| led_wf1/n_35[17]/CIN  | SLICEL |      0 |   3102.8 |      net      | R9C79M | led_wf1/_i_6/_n_31 |      |
| led_wf1/n_35[17]/DMUX | SLICEL |   91.2 |     3194 |     Tcind     |        | led_wf1/n_35[20]   | 1    |
| led_wf1/n_3/C6        | SLICEL |  287.5 |   3481.5 |      net      | R9C80L | led_wf1/n_35[20]   |      |
===========================================================================================================
时钟路径延迟         = 2763.4     (Tclkp)
数据路径延迟         = 718.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 186.4 
        总的连线延迟 = 501.2 
        逻辑级数     = 2 

[数据捕获路径]
====================================================================================================
|         节点         |  单元  |  延迟  |  到达时间   |     类型      |  位置  |   连线    | 扇出 |
====================================================================================================
| CLOCK'clkbase        |  N/A   |      0 |           0 |               |        | N/A       |      |
| clk_25M              |  top   |      0 |           0 | clock_latency |        | clk_25M   | 1    |
| clk_25M/PAD#bidir_in |  PIO   |      0 |           0 |      net      | PT79A  | clk_25M   | 1    |
| clk_25M/PADDI        |  PIO   |   1091 |        1091 |   PADI_DEL    |        | clk_25M_c | 12   |
| led_wf1/n_3/CLK      | SLICEL | 1735.4 | Tcat:2826.4 |      net      | R9C80L | clk_25M_c |      |
====================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 0          + 2763.4     + 718.1      - 2826.4     - -117.8     
         = 772.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 9
********************
时间余量 : 794.5 ps
起点     : led_wf1/cnt[8]/BQ  [激发时钟: clkbase, 上升沿1]
终点     : led_wf1/cnt[18]/B3 [捕获时钟: clkbase, 上升沿1]
类型     : 保持(hold) 

数据产生路径
========================================================================================================
|         节点         |  单元  |  延迟  | 到达时间 |     类型      |  位置  |       连线       | 扇出 |
========================================================================================================
| CLOCK'clkbase        |  N/A   |      0 |   Tlat:0 |               |        | N/A              |      |
| clk_25M              |  top   |      0 |        0 | clock_latency |        | clk_25M          | 1    |
| clk_25M/PAD#bidir_in |  PIO   |      0 |        0 |      net      | PT79A  | clk_25M          | 1    |
| clk_25M/PADDI        |  PIO   |   1091 |     1091 |   PADI_DEL    |        | clk_25M_c        | 12   |
| led_wf1/cnt[8]/CLK   | SLICEL | 1672.4 |   2763.4 |      net      | R9C77L | clk_25M_c        |      |
| --                   |   --   |     -- |       -- |      --       | --     | --               | --   |
| led_wf1/cnt[8]/BQ    | SLICEL |   30.5 |   2793.9 |     Tcko      |        | led_wf1/cnt[9]   | 2    |
| led_wf1/n_35[9]/A4   | SLICEL |  213.7 |   3007.6 |      net      | R9C77M | led_wf1/cnt[9]   |      |
| led_wf1/n_35[9]/CMUX | SLICEL |  141.4 |     3149 |     Topac     |        | led_wf1/n_35[11] | 1    |
| led_wf1/cnt[18]/B3   | SLICEL |    337 |   3485.9 |      net      | R9C78L | led_wf1/n_35[11] |      |
========================================================================================================
时钟路径延迟         = 2763.4     (Tclkp)
数据路径延迟         = 722.5      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 141.4 
        总的连线延迟 = 550.6 
        逻辑级数     = 1 

[数据捕获路径]
====================================================================================================
|         节点         |  单元  |  延迟  |  到达时间   |     类型      |  位置  |   连线    | 扇出 |
====================================================================================================
| CLOCK'clkbase        |  N/A   |      0 |           0 |               |        | N/A       |      |
| clk_25M              |  top   |      0 |           0 | clock_latency |        | clk_25M   | 1    |
| clk_25M/PAD#bidir_in |  PIO   |      0 |           0 |      net      | PT79A  | clk_25M   | 1    |
| clk_25M/PADDI        |  PIO   |   1091 |        1091 |   PADI_DEL    |        | clk_25M_c | 12   |
| led_wf1/cnt[18]/CLK  | SLICEL | 1735.4 | Tcat:2826.4 |      net      | R9C78L | clk_25M_c |      |
====================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 0          + 2763.4     + 722.5      - 2826.4     - -135       
         = 794.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 10
********************
时间余量 : 797.4 ps
起点     : led_wf1/cnt[8]/BQ  [激发时钟: clkbase, 上升沿1]
终点     : led_wf1/cnt[18]/A3 [捕获时钟: clkbase, 上升沿1]
类型     : 保持(hold) 

数据产生路径
========================================================================================================
|         节点         |  单元  |  延迟  | 到达时间 |     类型      |  位置  |       连线       | 扇出 |
========================================================================================================
| CLOCK'clkbase        |  N/A   |      0 |   Tlat:0 |               |        | N/A              |      |
| clk_25M              |  top   |      0 |        0 | clock_latency |        | clk_25M          | 1    |
| clk_25M/PAD#bidir_in |  PIO   |      0 |        0 |      net      | PT79A  | clk_25M          | 1    |
| clk_25M/PADDI        |  PIO   |   1091 |     1091 |   PADI_DEL    |        | clk_25M_c        | 12   |
| led_wf1/cnt[8]/CLK   | SLICEL | 1672.4 |   2763.4 |      net      | R9C77L | clk_25M_c        |      |
| --                   |   --   |     -- |       -- |      --       | --     | --               | --   |
| led_wf1/cnt[8]/BQ    | SLICEL |   30.5 |   2793.9 |     Tcko      |        | led_wf1/cnt[9]   | 2    |
| led_wf1/n_35[9]/A4   | SLICEL |  213.7 |   3007.6 |      net      | R9C77M | led_wf1/cnt[9]   |      |
| led_wf1/n_35[9]/DMUX | SLICEL |  144.3 |   3151.9 |     Topad     |        | led_wf1/n_35[12] | 1    |
| led_wf1/cnt[18]/A3   | SLICEL |    337 |   3488.8 |      net      | R9C78L | led_wf1/n_35[12] |      |
========================================================================================================
时钟路径延迟         = 2763.4     (Tclkp)
数据路径延迟         = 725.4      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 144.3 
        总的连线延迟 = 550.6 
        逻辑级数     = 1 

[数据捕获路径]
====================================================================================================
|         节点         |  单元  |  延迟  |  到达时间   |     类型      |  位置  |   连线    | 扇出 |
====================================================================================================
| CLOCK'clkbase        |  N/A   |      0 |           0 |               |        | N/A       |      |
| clk_25M              |  top   |      0 |           0 | clock_latency |        | clk_25M   | 1    |
| clk_25M/PAD#bidir_in |  PIO   |      0 |           0 |      net      | PT79A  | clk_25M   | 1    |
| clk_25M/PADDI        |  PIO   |   1091 |        1091 |   PADI_DEL    |        | clk_25M_c | 12   |
| led_wf1/cnt[18]/CLK  | SLICEL | 1735.4 | Tcat:2826.4 |      net      | R9C78L | clk_25M_c |      |
====================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 0          + 2763.4     + 725.4      - 2826.4     - -135       
         = 797.4 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


#################################################################
# 时序分析报告 Mon Feb 26 20:20:38 2024
#################################################################
#  分析类型                               : 建立(setup)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: clkCM3
#  终点 : 时钟: clkCM3
#  经过 : 
#  排除 :  
#################################################################

********************
* 路径 1
********************
时间余量 : 4971.6 ps
起点     : uart_ch340_rx_MGIOL/RXDATA0  [激发时钟: clkCM3, 上升沿1]
终点     : ahb_uart1/RX_shift_reg[8]/A1 [捕获时钟: clkCM3, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=================================================================================================================================
|              节点              |  单元   |  延迟  | 到达时间 |     类型      |   位置   |             连线             | 扇出 |
=================================================================================================================================
| CLOCK'clkCM3                   |   N/A   |      0 |   Tlat:0 |               |          | N/A                          |      |
| PLL_25to200_1/PLLInst_0/CLKOS  | PLL_25K |      0 |        0 | clock_latency |          | CLK_CM3                      | 106  |
| uart_ch340_rx_MGIOL/CLK        | IOLOGIC | 1096.4 |   1096.4 |      net      | IOL_T89C | CLK_CM3                      |      |
| --                             |   --    |     -- |       -- |      --       | --       | --                           | --   |
| uart_ch340_rx_MGIOL/RXDATA0    | IOLOGIC |    201 |   1297.4 |   C2INP_DEL   |          | ahb_uart1/RX_samp_regs[5]    | 4    |
| ahb_uart1/_i_232_rkd_5/B6      | SLICEL  | 3164.4 |   4461.8 |      net      | R19C29M  | ahb_uart1/RX_samp_regs[5]    |      |
| ahb_uart1/_i_232_rkd_5/B       | SLICEL  |   75.1 |   4536.9 |     Tilo      |          | ahb_uart1/regard_RX_samp_low | 7    |
| ahb_uart1/RX_shiftIN_cnt[2]/C6 | SLICEL  |  516.2 |   5053.1 |      net      | R19C30L  | ahb_uart1/regard_RX_samp_low |      |
| ahb_uart1/RX_shiftIN_cnt[2]/C  | SLICEL  |   75.1 |   5128.2 |     Tilo      |          | ahb_uart1/n_189              | 1    |
| ahb_uart1/RX_shiftIN_cnt[2]/D4 | SLICEL  |  209.9 |   5338.1 |      net      | R19C30L  | ahb_uart1/n_189              |      |
| ahb_uart1/RX_shiftIN_cnt[2]/D  | SLICEL  |   75.1 |   5413.2 |     Tilo      |          | net_extracted_nHQX14         | 5    |
| ahb_uart1/RX_shift_reg[8]/A1   | SLICEL  |  549.8 |     5963 |      net      | R19C29L  | net_extracted_nHQX14         |      |
=================================================================================================================================
时钟路径延迟         = 1096.4     (Tclkp)
数据路径延迟         = 4866.6     (Tdatp)
     clock-to-q 延迟 = 201 
        总的单元延迟 = 225.3 
        总的连线延迟 = 4440.3 
        逻辑级数     = 3 

[数据捕获路径]
==============================================================================================================
|             节点              |  单元   |  延迟  |   到达时间   |     类型      |  位置   |  连线   | 扇出 |
==============================================================================================================
| CLOCK'clkCM3                  |   N/A   |      0 |        10000 |               |         | N/A     |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        10000 | clock_latency |         | CLK_CM3 | 106  |
| ahb_uart1/RX_shift_reg[8]/CLK | SLICEL  | 1057.4 | Tcat:11057.4 |      net      | R19C29L | CLK_CM3 |      |
==============================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 11057.4    + 0          - 0          - 1096.4     - 4866.6     - 122.8      
         = 4971.6 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 2
********************
时间余量 : 5117.9 ps
起点     : uart_ch340_rx_MGIOL/RXDATA0    [激发时钟: clkCM3, 上升沿1]
终点     : ahb_uart1/RX_shiftIN_cnt[2]/CE [捕获时钟: clkCM3, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=================================================================================================================================
|              节点              |  单元   |  延迟  | 到达时间 |     类型      |   位置   |             连线             | 扇出 |
=================================================================================================================================
| CLOCK'clkCM3                   |   N/A   |      0 |   Tlat:0 |               |          | N/A                          |      |
| PLL_25to200_1/PLLInst_0/CLKOS  | PLL_25K |      0 |        0 | clock_latency |          | CLK_CM3                      | 106  |
| uart_ch340_rx_MGIOL/CLK        | IOLOGIC | 1096.4 |   1096.4 |      net      | IOL_T89C | CLK_CM3                      |      |
| --                             |   --    |     -- |       -- |      --       | --       | --                           | --   |
| uart_ch340_rx_MGIOL/RXDATA0    | IOLOGIC |    201 |   1297.4 |   C2INP_DEL   |          | ahb_uart1/RX_samp_regs[5]    | 4    |
| ahb_uart1/_i_232_rkd_5/B6      | SLICEL  | 3164.4 |   4461.8 |      net      | R19C29M  | ahb_uart1/RX_samp_regs[5]    |      |
| ahb_uart1/_i_232_rkd_5/B       | SLICEL  |   75.1 |   4536.9 |     Tilo      |          | ahb_uart1/regard_RX_samp_low | 7    |
| ahb_uart1/n_251/A3             | SLICEL  |    565 |   5101.9 |      net      | R20C29L  | ahb_uart1/regard_RX_samp_low |      |
| ahb_uart1/n_251/A              | SLICEL  |   75.1 |     5177 |     Tilo      |          | ahb_uart1/n_251              | 2    |
| ahb_uart1/RX_shiftIN_cnt[2]/CE | SLICEL  |    715 |     5892 |      net      | R19C30L  | ahb_uart1/n_251              |      |
=================================================================================================================================
时钟路径延迟         = 1096.4     (Tclkp)
数据路径延迟         = 4795.6     (Tdatp)
     clock-to-q 延迟 = 201 
        总的单元延迟 = 150.2 
        总的连线延迟 = 4444.4 
        逻辑级数     = 2 

[数据捕获路径]
================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |  位置   |  连线   | 扇出 |
================================================================================================================
| CLOCK'clkCM3                    |   N/A   |      0 |        10000 |               |         | N/A     |      |
| PLL_25to200_1/PLLInst_0/CLKOS   | PLL_25K |      0 |        10000 | clock_latency |         | CLK_CM3 | 106  |
| ahb_uart1/RX_shiftIN_cnt[2]/CLK | SLICEL  | 1057.4 | Tcat:11057.4 |      net      | R19C30L | CLK_CM3 |      |
================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tceck)
         = 11057.4    + 0          - 0          - 1096.4     - 4795.6     - 47.5       
         = 5117.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 3
********************
时间余量 : 5192.7 ps
起点     : uart_ch340_rx_MGIOL/RXDATA0    [激发时钟: clkCM3, 上升沿1]
终点     : ahb_uart1/RX_shiftIN_cnt[3]/CE [捕获时钟: clkCM3, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=================================================================================================================================
|              节点              |  单元   |  延迟  | 到达时间 |     类型      |   位置   |             连线             | 扇出 |
=================================================================================================================================
| CLOCK'clkCM3                   |   N/A   |      0 |   Tlat:0 |               |          | N/A                          |      |
| PLL_25to200_1/PLLInst_0/CLKOS  | PLL_25K |      0 |        0 | clock_latency |          | CLK_CM3                      | 106  |
| uart_ch340_rx_MGIOL/CLK        | IOLOGIC | 1096.4 |   1096.4 |      net      | IOL_T89C | CLK_CM3                      |      |
| --                             |   --    |     -- |       -- |      --       | --       | --                           | --   |
| uart_ch340_rx_MGIOL/RXDATA0    | IOLOGIC |    201 |   1297.4 |   C2INP_DEL   |          | ahb_uart1/RX_samp_regs[5]    | 4    |
| ahb_uart1/_i_232_rkd_5/B6      | SLICEL  | 3164.4 |   4461.8 |      net      | R19C29M  | ahb_uart1/RX_samp_regs[5]    |      |
| ahb_uart1/_i_232_rkd_5/B       | SLICEL  |   75.1 |   4536.9 |     Tilo      |          | ahb_uart1/regard_RX_samp_low | 7    |
| ahb_uart1/n_251/A3             | SLICEL  |    565 |   5101.9 |      net      | R20C29L  | ahb_uart1/regard_RX_samp_low |      |
| ahb_uart1/n_251/A              | SLICEL  |   75.1 |     5177 |     Tilo      |          | ahb_uart1/n_251              | 2    |
| ahb_uart1/RX_shiftIN_cnt[3]/CE | SLICEL  |  640.2 |   5817.2 |      net      | R20C30L  | ahb_uart1/n_251              |      |
=================================================================================================================================
时钟路径延迟         = 1096.4     (Tclkp)
数据路径延迟         = 4720.8     (Tdatp)
     clock-to-q 延迟 = 201 
        总的单元延迟 = 150.2 
        总的连线延迟 = 4369.6 
        逻辑级数     = 2 

[数据捕获路径]
================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |  位置   |  连线   | 扇出 |
================================================================================================================
| CLOCK'clkCM3                    |   N/A   |      0 |        10000 |               |         | N/A     |      |
| PLL_25to200_1/PLLInst_0/CLKOS   | PLL_25K |      0 |        10000 | clock_latency |         | CLK_CM3 | 106  |
| ahb_uart1/RX_shiftIN_cnt[3]/CLK | SLICEL  | 1057.4 | Tcat:11057.4 |      net      | R20C30L | CLK_CM3 |      |
================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tceck)
         = 11057.4    + 0          - 0          - 1096.4     - 4720.8     - 47.5       
         = 5192.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 4
********************
时间余量 : 5205.9 ps
起点     : uart_ch340_rx_MGIOL/RXDATA0  [激发时钟: clkCM3, 上升沿1]
终点     : ahb_uart1/RX_shift_reg[7]/C3 [捕获时钟: clkCM3, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=================================================================================================================================
|              节点              |  单元   |  延迟  | 到达时间 |     类型      |   位置   |             连线             | 扇出 |
=================================================================================================================================
| CLOCK'clkCM3                   |   N/A   |      0 |   Tlat:0 |               |          | N/A                          |      |
| PLL_25to200_1/PLLInst_0/CLKOS  | PLL_25K |      0 |        0 | clock_latency |          | CLK_CM3                      | 106  |
| uart_ch340_rx_MGIOL/CLK        | IOLOGIC | 1096.4 |   1096.4 |      net      | IOL_T89C | CLK_CM3                      |      |
| --                             |   --    |     -- |       -- |      --       | --       | --                           | --   |
| uart_ch340_rx_MGIOL/RXDATA0    | IOLOGIC |    201 |   1297.4 |   C2INP_DEL   |          | ahb_uart1/RX_samp_regs[5]    | 4    |
| ahb_uart1/_i_232_rkd_5/B6      | SLICEL  | 3164.4 |   4461.8 |      net      | R19C29M  | ahb_uart1/RX_samp_regs[5]    |      |
| ahb_uart1/_i_232_rkd_5/B       | SLICEL  |   75.1 |   4536.9 |     Tilo      |          | ahb_uart1/regard_RX_samp_low | 7    |
| ahb_uart1/RX_shiftIN_cnt[2]/C6 | SLICEL  |  516.2 |   5053.1 |      net      | R19C30L  | ahb_uart1/regard_RX_samp_low |      |
| ahb_uart1/RX_shiftIN_cnt[2]/C  | SLICEL  |   75.1 |   5128.2 |     Tilo      |          | ahb_uart1/n_189              | 1    |
| ahb_uart1/RX_shiftIN_cnt[2]/D4 | SLICEL  |  209.9 |   5338.1 |      net      | R19C30L  | ahb_uart1/n_189              |      |
| ahb_uart1/RX_shiftIN_cnt[2]/D  | SLICEL  |   75.1 |   5413.2 |     Tilo      |          | net_extracted_nHQX14         | 5    |
| ahb_uart1/RX_shift_reg[7]/C3   | SLICEL  |  294.3 |   5707.5 |      net      | R19C30M  | net_extracted_nHQX14         |      |
=================================================================================================================================
时钟路径延迟         = 1096.4     (Tclkp)
数据路径延迟         = 4611.1     (Tdatp)
     clock-to-q 延迟 = 201 
        总的单元延迟 = 225.3 
        总的连线延迟 = 4184.8 
        逻辑级数     = 3 

[数据捕获路径]
==============================================================================================================
|             节点              |  单元   |  延迟  |   到达时间   |     类型      |  位置   |  连线   | 扇出 |
==============================================================================================================
| CLOCK'clkCM3                  |   N/A   |      0 |        10000 |               |         | N/A     |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        10000 | clock_latency |         | CLK_CM3 | 106  |
| ahb_uart1/RX_shift_reg[7]/CLK | SLICEL  | 1057.4 | Tcat:11057.4 |      net      | R19C30M | CLK_CM3 |      |
==============================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 11057.4    + 0          - 0          - 1096.4     - 4611.1     - 144        
         = 5205.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 5
********************
时间余量 : 5227.1 ps
起点     : uart_ch340_rx_MGIOL/RXDATA0  [激发时钟: clkCM3, 上升沿1]
终点     : ahb_uart1/RX_shift_reg[7]/D3 [捕获时钟: clkCM3, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=================================================================================================================================
|              节点              |  单元   |  延迟  | 到达时间 |     类型      |   位置   |             连线             | 扇出 |
=================================================================================================================================
| CLOCK'clkCM3                   |   N/A   |      0 |   Tlat:0 |               |          | N/A                          |      |
| PLL_25to200_1/PLLInst_0/CLKOS  | PLL_25K |      0 |        0 | clock_latency |          | CLK_CM3                      | 106  |
| uart_ch340_rx_MGIOL/CLK        | IOLOGIC | 1096.4 |   1096.4 |      net      | IOL_T89C | CLK_CM3                      |      |
| --                             |   --    |     -- |       -- |      --       | --       | --                           | --   |
| uart_ch340_rx_MGIOL/RXDATA0    | IOLOGIC |    201 |   1297.4 |   C2INP_DEL   |          | ahb_uart1/RX_samp_regs[5]    | 4    |
| ahb_uart1/_i_232_rkd_5/B6      | SLICEL  | 3164.4 |   4461.8 |      net      | R19C29M  | ahb_uart1/RX_samp_regs[5]    |      |
| ahb_uart1/_i_232_rkd_5/B       | SLICEL  |   75.1 |   4536.9 |     Tilo      |          | ahb_uart1/regard_RX_samp_low | 7    |
| ahb_uart1/RX_shiftIN_cnt[2]/C6 | SLICEL  |  516.2 |   5053.1 |      net      | R19C30L  | ahb_uart1/regard_RX_samp_low |      |
| ahb_uart1/RX_shiftIN_cnt[2]/C  | SLICEL  |   75.1 |   5128.2 |     Tilo      |          | ahb_uart1/n_189              | 1    |
| ahb_uart1/RX_shiftIN_cnt[2]/D4 | SLICEL  |  209.9 |   5338.1 |      net      | R19C30L  | ahb_uart1/n_189              |      |
| ahb_uart1/RX_shiftIN_cnt[2]/D  | SLICEL  |   75.1 |   5413.2 |     Tilo      |          | net_extracted_nHQX14         | 5    |
| ahb_uart1/RX_shift_reg[7]/D3   | SLICEL  |  294.3 |   5707.5 |      net      | R19C30M  | net_extracted_nHQX14         |      |
=================================================================================================================================
时钟路径延迟         = 1096.4     (Tclkp)
数据路径延迟         = 4611.1     (Tdatp)
     clock-to-q 延迟 = 201 
        总的单元延迟 = 225.3 
        总的连线延迟 = 4184.8 
        逻辑级数     = 3 

[数据捕获路径]
==============================================================================================================
|             节点              |  单元   |  延迟  |   到达时间   |     类型      |  位置   |  连线   | 扇出 |
==============================================================================================================
| CLOCK'clkCM3                  |   N/A   |      0 |        10000 |               |         | N/A     |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        10000 | clock_latency |         | CLK_CM3 | 106  |
| ahb_uart1/RX_shift_reg[7]/CLK | SLICEL  | 1057.4 | Tcat:11057.4 |      net      | R19C30M | CLK_CM3 |      |
==============================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 11057.4    + 0          - 0          - 1096.4     - 4611.1     - 122.8      
         = 5227.1 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 6
********************
时间余量 : 5230.2 ps
起点     : uart_ch340_rx_MGIOL/RXDATA0  [激发时钟: clkCM3, 上升沿1]
终点     : ahb_uart1/RX_shift_reg[7]/B2 [捕获时钟: clkCM3, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=================================================================================================================================
|              节点              |  单元   |  延迟  | 到达时间 |     类型      |   位置   |             连线             | 扇出 |
=================================================================================================================================
| CLOCK'clkCM3                   |   N/A   |      0 |   Tlat:0 |               |          | N/A                          |      |
| PLL_25to200_1/PLLInst_0/CLKOS  | PLL_25K |      0 |        0 | clock_latency |          | CLK_CM3                      | 106  |
| uart_ch340_rx_MGIOL/CLK        | IOLOGIC | 1096.4 |   1096.4 |      net      | IOL_T89C | CLK_CM3                      |      |
| --                             |   --    |     -- |       -- |      --       | --       | --                           | --   |
| uart_ch340_rx_MGIOL/RXDATA0    | IOLOGIC |    201 |   1297.4 |   C2INP_DEL   |          | ahb_uart1/RX_samp_regs[5]    | 4    |
| ahb_uart1/_i_232_rkd_5/B6      | SLICEL  | 3164.4 |   4461.8 |      net      | R19C29M  | ahb_uart1/RX_samp_regs[5]    |      |
| ahb_uart1/_i_232_rkd_5/B       | SLICEL  |   75.1 |   4536.9 |     Tilo      |          | ahb_uart1/regard_RX_samp_low | 7    |
| ahb_uart1/RX_shiftIN_cnt[2]/C6 | SLICEL  |  516.2 |   5053.1 |      net      | R19C30L  | ahb_uart1/regard_RX_samp_low |      |
| ahb_uart1/RX_shiftIN_cnt[2]/C  | SLICEL  |   75.1 |   5128.2 |     Tilo      |          | ahb_uart1/n_189              | 1    |
| ahb_uart1/RX_shiftIN_cnt[2]/D4 | SLICEL  |  209.9 |   5338.1 |      net      | R19C30L  | ahb_uart1/n_189              |      |
| ahb_uart1/RX_shiftIN_cnt[2]/D  | SLICEL  |   75.1 |   5413.2 |     Tilo      |          | net_extracted_nHQX14         | 5    |
| ahb_uart1/RX_shift_reg[7]/B2   | SLICEL  |    270 |   5683.2 |      net      | R19C30M  | net_extracted_nHQX14         |      |
=================================================================================================================================
时钟路径延迟         = 1096.4     (Tclkp)
数据路径延迟         = 4586.8     (Tdatp)
     clock-to-q 延迟 = 201 
        总的单元延迟 = 225.3 
        总的连线延迟 = 4160.5 
        逻辑级数     = 3 

[数据捕获路径]
==============================================================================================================
|             节点              |  单元   |  延迟  |   到达时间   |     类型      |  位置   |  连线   | 扇出 |
==============================================================================================================
| CLOCK'clkCM3                  |   N/A   |      0 |        10000 |               |         | N/A     |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        10000 | clock_latency |         | CLK_CM3 | 106  |
| ahb_uart1/RX_shift_reg[7]/CLK | SLICEL  | 1057.4 | Tcat:11057.4 |      net      | R19C30M | CLK_CM3 |      |
==============================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 11057.4    + 0          - 0          - 1096.4     - 4586.8     - 144        
         = 5230.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 7
********************
时间余量 : 5230.2 ps
起点     : uart_ch340_rx_MGIOL/RXDATA0  [激发时钟: clkCM3, 上升沿1]
终点     : ahb_uart1/RX_shift_reg[7]/A2 [捕获时钟: clkCM3, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=================================================================================================================================
|              节点              |  单元   |  延迟  | 到达时间 |     类型      |   位置   |             连线             | 扇出 |
=================================================================================================================================
| CLOCK'clkCM3                   |   N/A   |      0 |   Tlat:0 |               |          | N/A                          |      |
| PLL_25to200_1/PLLInst_0/CLKOS  | PLL_25K |      0 |        0 | clock_latency |          | CLK_CM3                      | 106  |
| uart_ch340_rx_MGIOL/CLK        | IOLOGIC | 1096.4 |   1096.4 |      net      | IOL_T89C | CLK_CM3                      |      |
| --                             |   --    |     -- |       -- |      --       | --       | --                           | --   |
| uart_ch340_rx_MGIOL/RXDATA0    | IOLOGIC |    201 |   1297.4 |   C2INP_DEL   |          | ahb_uart1/RX_samp_regs[5]    | 4    |
| ahb_uart1/_i_232_rkd_5/B6      | SLICEL  | 3164.4 |   4461.8 |      net      | R19C29M  | ahb_uart1/RX_samp_regs[5]    |      |
| ahb_uart1/_i_232_rkd_5/B       | SLICEL  |   75.1 |   4536.9 |     Tilo      |          | ahb_uart1/regard_RX_samp_low | 7    |
| ahb_uart1/RX_shiftIN_cnt[2]/C6 | SLICEL  |  516.2 |   5053.1 |      net      | R19C30L  | ahb_uart1/regard_RX_samp_low |      |
| ahb_uart1/RX_shiftIN_cnt[2]/C  | SLICEL  |   75.1 |   5128.2 |     Tilo      |          | ahb_uart1/n_189              | 1    |
| ahb_uart1/RX_shiftIN_cnt[2]/D4 | SLICEL  |  209.9 |   5338.1 |      net      | R19C30L  | ahb_uart1/n_189              |      |
| ahb_uart1/RX_shiftIN_cnt[2]/D  | SLICEL  |   75.1 |   5413.2 |     Tilo      |          | net_extracted_nHQX14         | 5    |
| ahb_uart1/RX_shift_reg[7]/A2   | SLICEL  |    270 |   5683.2 |      net      | R19C30M  | net_extracted_nHQX14         |      |
=================================================================================================================================
时钟路径延迟         = 1096.4     (Tclkp)
数据路径延迟         = 4586.8     (Tdatp)
     clock-to-q 延迟 = 201 
        总的单元延迟 = 225.3 
        总的连线延迟 = 4160.5 
        逻辑级数     = 3 

[数据捕获路径]
==============================================================================================================
|             节点              |  单元   |  延迟  |   到达时间   |     类型      |  位置   |  连线   | 扇出 |
==============================================================================================================
| CLOCK'clkCM3                  |   N/A   |      0 |        10000 |               |         | N/A     |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        10000 | clock_latency |         | CLK_CM3 | 106  |
| ahb_uart1/RX_shift_reg[7]/CLK | SLICEL  | 1057.4 | Tcat:11057.4 |      net      | R19C30M | CLK_CM3 |      |
==============================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 11057.4    + 0          - 0          - 1096.4     - 4586.8     - 144        
         = 5230.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 8
********************
时间余量 : 5277.3 ps
起点     : uart_ch340_rx_MGIOL/RXDATA0    [激发时钟: clkCM3, 上升沿1]
终点     : ahb_uart1/RX_shiftIN_cnt[2]/A5 [捕获时钟: clkCM3, 上升沿2]
类型     : 建立(setup) 

数据产生路径
=================================================================================================================================
|              节点              |  单元   |  延迟  | 到达时间 |     类型      |   位置   |             连线             | 扇出 |
=================================================================================================================================
| CLOCK'clkCM3                   |   N/A   |      0 |   Tlat:0 |               |          | N/A                          |      |
| PLL_25to200_1/PLLInst_0/CLKOS  | PLL_25K |      0 |        0 | clock_latency |          | CLK_CM3                      | 106  |
| uart_ch340_rx_MGIOL/CLK        | IOLOGIC | 1096.4 |   1096.4 |      net      | IOL_T89C | CLK_CM3                      |      |
| --                             |   --    |     -- |       -- |      --       | --       | --                           | --   |
| uart_ch340_rx_MGIOL/RXDATA0    | IOLOGIC |    201 |   1297.4 |   C2INP_DEL   |          | ahb_uart1/RX_samp_regs[5]    | 4    |
| ahb_uart1/_i_232_rkd_5/B6      | SLICEL  | 3164.4 |   4461.8 |      net      | R19C29M  | ahb_uart1/RX_samp_regs[5]    |      |
| ahb_uart1/_i_232_rkd_5/B       | SLICEL  |   75.1 |   4536.9 |     Tilo      |          | ahb_uart1/regard_RX_samp_low | 7    |
| ahb_uart1/RX_DIV_cnt[13]/B3    | SLICEL  |  533.3 |   5070.2 |      net      | R20C30M  | ahb_uart1/regard_RX_samp_low |      |
| ahb_uart1/RX_DIV_cnt[13]/B     | SLICEL  |   75.1 |   5145.3 |     Tilo      |          | net_extracted_nHQX9          | 5    |
| ahb_uart1/RX_shiftIN_cnt[2]/A5 | SLICEL  |    512 |   5657.3 |      net      | R19C30L  | net_extracted_nHQX9          |      |
=================================================================================================================================
时钟路径延迟         = 1096.4     (Tclkp)
数据路径延迟         = 4560.9     (Tdatp)
     clock-to-q 延迟 = 201 
        总的单元延迟 = 150.2 
        总的连线延迟 = 4209.7 
        逻辑级数     = 2 

[数据捕获路径]
================================================================================================================
|              节点               |  单元   |  延迟  |   到达时间   |     类型      |  位置   |  连线   | 扇出 |
================================================================================================================
| CLOCK'clkCM3                    |   N/A   |      0 |        10000 |               |         | N/A     |      |
| PLL_25to200_1/PLLInst_0/CLKOS   | PLL_25K |      0 |        10000 | clock_latency |         | CLK_CM3 | 106  |
| ahb_uart1/RX_shiftIN_cnt[2]/CLK | SLICEL  | 1057.4 | Tcat:11057.4 |      net      | R19C30L | CLK_CM3 |      |
================================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tas)
         = 11057.4    + 0          - 0          - 1096.4     - 4560.9     - 122.8      
         = 5277.3 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 9
********************
时间余量 : 5283.2 ps
起点     : uart_ch340_rx_MGIOL/RXDATA0  [激发时钟: clkCM3, 上升沿1]
终点     : ahb_uart1/RX_shift_reg[8]/CE [捕获时钟: clkCM3, 上升沿2]
类型     : 建立(setup) 

数据产生路径
================================================================================================================================
|             节点              |  单元   |  延迟  | 到达时间 |     类型      |   位置   |             连线             | 扇出 |
================================================================================================================================
| CLOCK'clkCM3                  |   N/A   |      0 |   Tlat:0 |               |          | N/A                          |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        0 | clock_latency |          | CLK_CM3                      | 106  |
| uart_ch340_rx_MGIOL/CLK       | IOLOGIC | 1096.4 |   1096.4 |      net      | IOL_T89C | CLK_CM3                      |      |
| --                            |   --    |     -- |       -- |      --       | --       | --                           | --   |
| uart_ch340_rx_MGIOL/RXDATA0   | IOLOGIC |    201 |   1297.4 |   C2INP_DEL   |          | ahb_uart1/RX_samp_regs[5]    | 4    |
| ahb_uart1/_i_232_rkd_5/B6     | SLICEL  | 3164.4 |   4461.8 |      net      | R19C29M  | ahb_uart1/RX_samp_regs[5]    |      |
| ahb_uart1/_i_232_rkd_5/B      | SLICEL  |   75.1 |   4536.9 |     Tilo      |          | ahb_uart1/regard_RX_samp_low | 7    |
| ahb_uart1/n_251/B6            | SLICEL  |    482 |     5019 |      net      | R20C29L  | ahb_uart1/regard_RX_samp_low |      |
| ahb_uart1/n_251/B             | SLICEL  |   75.1 |   5094.1 |     Tilo      |          | ahb_uart1/n_260              | 2    |
| ahb_uart1/RX_shift_reg[8]/CE  | SLICEL  |  632.6 |   5726.7 |      net      | R19C29L  | ahb_uart1/n_260              |      |
================================================================================================================================
时钟路径延迟         = 1096.4     (Tclkp)
数据路径延迟         = 4630.3     (Tdatp)
     clock-to-q 延迟 = 201 
        总的单元延迟 = 150.2 
        总的连线延迟 = 4279.1 
        逻辑级数     = 2 

[数据捕获路径]
==============================================================================================================
|             节点              |  单元   |  延迟  |   到达时间   |     类型      |  位置   |  连线   | 扇出 |
==============================================================================================================
| CLOCK'clkCM3                  |   N/A   |      0 |        10000 |               |         | N/A     |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        10000 | clock_latency |         | CLK_CM3 | 106  |
| ahb_uart1/RX_shift_reg[8]/CLK | SLICEL  | 1057.4 | Tcat:11057.4 |      net      | R19C29L | CLK_CM3 |      |
==============================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tceck)
         = 11057.4    + 0          - 0          - 1096.4     - 4630.3     - 47.5       
         = 5283.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


********************
* 路径 10
********************
时间余量 : 5310.9 ps
起点     : uart_ch340_rx_MGIOL/RXDATA0  [激发时钟: clkCM3, 上升沿1]
终点     : ahb_uart1/RX_shift_reg[7]/CE [捕获时钟: clkCM3, 上升沿2]
类型     : 建立(setup) 

数据产生路径
================================================================================================================================
|             节点              |  单元   |  延迟  | 到达时间 |     类型      |   位置   |             连线             | 扇出 |
================================================================================================================================
| CLOCK'clkCM3                  |   N/A   |      0 |   Tlat:0 |               |          | N/A                          |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        0 | clock_latency |          | CLK_CM3                      | 106  |
| uart_ch340_rx_MGIOL/CLK       | IOLOGIC | 1096.4 |   1096.4 |      net      | IOL_T89C | CLK_CM3                      |      |
| --                            |   --    |     -- |       -- |      --       | --       | --                           | --   |
| uart_ch340_rx_MGIOL/RXDATA0   | IOLOGIC |    201 |   1297.4 |   C2INP_DEL   |          | ahb_uart1/RX_samp_regs[5]    | 4    |
| ahb_uart1/_i_232_rkd_5/B6     | SLICEL  | 3164.4 |   4461.8 |      net      | R19C29M  | ahb_uart1/RX_samp_regs[5]    |      |
| ahb_uart1/_i_232_rkd_5/B      | SLICEL  |   75.1 |   4536.9 |     Tilo      |          | ahb_uart1/regard_RX_samp_low | 7    |
| ahb_uart1/n_251/B6            | SLICEL  |    482 |     5019 |      net      | R20C29L  | ahb_uart1/regard_RX_samp_low |      |
| ahb_uart1/n_251/B             | SLICEL  |   75.1 |   5094.1 |     Tilo      |          | ahb_uart1/n_260              | 2    |
| ahb_uart1/RX_shift_reg[7]/CE  | SLICEL  |  604.9 |     5699 |      net      | R19C30M  | ahb_uart1/n_260              |      |
================================================================================================================================
时钟路径延迟         = 1096.4     (Tclkp)
数据路径延迟         = 4602.6     (Tdatp)
     clock-to-q 延迟 = 201 
        总的单元延迟 = 150.2 
        总的连线延迟 = 4251.4 
        逻辑级数     = 2 

[数据捕获路径]
==============================================================================================================
|             节点              |  单元   |  延迟  |   到达时间   |     类型      |  位置   |  连线   | 扇出 |
==============================================================================================================
| CLOCK'clkCM3                  |   N/A   |      0 |        10000 |               |         | N/A     |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        10000 | clock_latency |         | CLK_CM3 | 106  |
| ahb_uart1/RX_shift_reg[7]/CLK | SLICEL  | 1057.4 | Tcat:11057.4 |      net      | R19C30M | CLK_CM3 |      |
==============================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tcat       + Tckpm      - Tlat       - Tclkp      - Tdatp      - Tsu(Tceck)
         = 11057.4    + 0          - 0          - 1096.4     - 4602.6     - 47.5       
         = 5310.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 


#################################################################
# 时序分析报告 Mon Feb 26 20:20:38 2024
#################################################################
#  分析类型                               : 保持(hold)
#  分析/报告未加约束IO与寄存器之间路径    : No
#  分析/报告跨时钟域路径                  : No
#  分析/报告最小脉冲宽度检查              : No
#  分析中动态截断组合回路                 : No
#  报告物理层次中的的时序节点             : No
#  报告用户层次模块上的时序节点           : No
#  报告的最大路径数目                     : 10
#  每个检查点上报告的最大路径数目         : 1
#  从每个路径起始点可报告的最大路径数目   : 不限 
#
########################  [用户指定路径]  #######################
#  起点 : 时钟: clkCM3
#  终点 : 时钟: clkCM3
#  经过 : 
#  排除 :  
#################################################################

********************
* 路径 1
********************
时间余量 : 320.3 ps
起点     : seg_inst/clk_1M_cnt[0]/CQ [激发时钟: clkCM3, 上升沿1]
终点     : seg_inst/clk_DRV/B6       [捕获时钟: clkCM3, 上升沿1]
类型     : 保持(hold) 

数据产生路径
========================================================================================================================
|             节点              |  单元   |  延迟  | 到达时间 |     类型      |  位置  |          连线          | 扇出 |
========================================================================================================================
| CLOCK'clkCM3                  |   N/A   |      0 |   Tlat:0 |               |        | N/A                    |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        0 | clock_latency |        | CLK_CM3                | 106  |
| seg_inst/clk_1M_cnt[0]/CLK    | SLICEL  | 1057.4 |   1057.4 |      net      | R9C39M | CLK_CM3                |      |
| --                            |   --    |     -- |       -- |      --       | --     | --                     | --   |
| seg_inst/clk_1M_cnt[0]/CQ     | SLICEL  |   30.5 |   1087.9 |     Tcko      |        | seg_inst/clk_1M_cnt[3] | 9    |
| seg_inst/clk_DRV/B6           | SLICEL  |    211 |   1298.9 |      net      | R9C39L | seg_inst/clk_1M_cnt[3] |      |
========================================================================================================================
时钟路径延迟         = 1057.4     (Tclkp)
数据路径延迟         = 241.5      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 211 
        逻辑级数     = 0 

[数据捕获路径]
============================================================================================================
|             节点              |  单元   |  延迟  |  到达时间   |     类型      |  位置  |  连线   | 扇出 |
============================================================================================================
| CLOCK'clkCM3                  |   N/A   |      0 |           0 |               |        | N/A     |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |           0 | clock_latency |        | CLK_CM3 | 106  |
| seg_inst/clk_DRV/CLK          | SLICEL  | 1096.4 | Tcat:1096.4 |      net      | R9C39L | CLK_CM3 |      |
============================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 0          + 1057.4     + 241.5      - 1096.4     - -117.8     
         = 320.3 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 2
********************
时间余量 : 320.3 ps
起点     : seg_inst/clk_1M_cnt[0]/CQ [激发时钟: clkCM3, 上升沿1]
终点     : seg_inst/clk_DRV/A6       [捕获时钟: clkCM3, 上升沿1]
类型     : 保持(hold) 

数据产生路径
========================================================================================================================
|             节点              |  单元   |  延迟  | 到达时间 |     类型      |  位置  |          连线          | 扇出 |
========================================================================================================================
| CLOCK'clkCM3                  |   N/A   |      0 |   Tlat:0 |               |        | N/A                    |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        0 | clock_latency |        | CLK_CM3                | 106  |
| seg_inst/clk_1M_cnt[0]/CLK    | SLICEL  | 1057.4 |   1057.4 |      net      | R9C39M | CLK_CM3                |      |
| --                            |   --    |     -- |       -- |      --       | --     | --                     | --   |
| seg_inst/clk_1M_cnt[0]/CQ     | SLICEL  |   30.5 |   1087.9 |     Tcko      |        | seg_inst/clk_1M_cnt[3] | 9    |
| seg_inst/clk_DRV/A6           | SLICEL  |    211 |   1298.9 |      net      | R9C39L | seg_inst/clk_1M_cnt[3] |      |
========================================================================================================================
时钟路径延迟         = 1057.4     (Tclkp)
数据路径延迟         = 241.5      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 211 
        逻辑级数     = 0 

[数据捕获路径]
============================================================================================================
|             节点              |  单元   |  延迟  |  到达时间   |     类型      |  位置  |  连线   | 扇出 |
============================================================================================================
| CLOCK'clkCM3                  |   N/A   |      0 |           0 |               |        | N/A     |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |           0 | clock_latency |        | CLK_CM3 | 106  |
| seg_inst/clk_DRV/CLK          | SLICEL  | 1096.4 | Tcat:1096.4 |      net      | R9C39L | CLK_CM3 |      |
============================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 0          + 1057.4     + 241.5      - 1096.4     - -117.8     
         = 320.3 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 3
********************
时间余量 : 325.9 ps
起点     : ahb_uart1/TX_shift_reg[8]/AQ [激发时钟: clkCM3, 上升沿1]
终点     : ahb_uart1/TX_shift_reg[8]/B3 [捕获时钟: clkCM3, 上升沿1]
类型     : 保持(hold) 

数据产生路径
============================================================================================================================
|             节点              |  单元   |  延迟  | 到达时间 |     类型      |  位置   |           连线            | 扇出 |
============================================================================================================================
| CLOCK'clkCM3                  |   N/A   |      0 |   Tlat:0 |               |         | N/A                       |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        0 | clock_latency |         | CLK_CM3                   | 106  |
| ahb_uart1/TX_shift_reg[8]/CLK | SLICEL  | 1057.4 |   1057.4 |      net      | R20C23L | CLK_CM3                   |      |
| --                            |   --    |     -- |       -- |      --       | --      | --                        | --   |
| ahb_uart1/TX_shift_reg[8]/AQ  | SLICEL  |   30.5 |   1087.9 |     Tcko      |         | ahb_uart1/TX_shift_reg[8] | 1    |
| ahb_uart1/TX_shift_reg[8]/B3  | SLICEL  |  216.6 |   1304.5 |      net      | R20C23L | ahb_uart1/TX_shift_reg[8] |      |
============================================================================================================================
时钟路径延迟         = 1057.4     (Tclkp)
数据路径延迟         = 247.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 216.6 
        逻辑级数     = 0 

[数据捕获路径]
=============================================================================================================
|             节点              |  单元   |  延迟  |  到达时间   |     类型      |  位置   |  连线   | 扇出 |
=============================================================================================================
| CLOCK'clkCM3                  |   N/A   |      0 |           0 |               |         | N/A     |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |           0 | clock_latency |         | CLK_CM3 | 106  |
| ahb_uart1/TX_shift_reg[8]/CLK | SLICEL  | 1096.4 | Tcat:1096.4 |      net      | R20C23L | CLK_CM3 |      |
=============================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 0          + 1057.4     + 247.1      - 1096.4     - -117.8     
         = 325.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 4
********************
时间余量 : 333.5 ps
起点     : seg_inst/clk_1M_cnt[0]/AQ [激发时钟: clkCM3, 上升沿1]
终点     : seg_inst/clk_DRV/A5       [捕获时钟: clkCM3, 上升沿1]
类型     : 保持(hold) 

数据产生路径
========================================================================================================================
|             节点              |  单元   |  延迟  | 到达时间 |     类型      |  位置  |          连线          | 扇出 |
========================================================================================================================
| CLOCK'clkCM3                  |   N/A   |      0 |   Tlat:0 |               |        | N/A                    |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        0 | clock_latency |        | CLK_CM3                | 106  |
| seg_inst/clk_1M_cnt[0]/CLK    | SLICEL  | 1057.4 |   1057.4 |      net      | R9C39M | CLK_CM3                |      |
| --                            |   --    |     -- |       -- |      --       | --     | --                     | --   |
| seg_inst/clk_1M_cnt[0]/AQ     | SLICEL  |   30.5 |   1087.9 |     Tcko      |        | seg_inst/clk_1M_cnt[0] | 10   |
| seg_inst/clk_DRV/A5           | SLICEL  |  224.2 |   1312.1 |      net      | R9C39L | seg_inst/clk_1M_cnt[0] |      |
========================================================================================================================
时钟路径延迟         = 1057.4     (Tclkp)
数据路径延迟         = 254.7      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 224.2 
        逻辑级数     = 0 

[数据捕获路径]
============================================================================================================
|             节点              |  单元   |  延迟  |  到达时间   |     类型      |  位置  |  连线   | 扇出 |
============================================================================================================
| CLOCK'clkCM3                  |   N/A   |      0 |           0 |               |        | N/A     |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |           0 | clock_latency |        | CLK_CM3 | 106  |
| seg_inst/clk_DRV/CLK          | SLICEL  | 1096.4 | Tcat:1096.4 |      net      | R9C39L | CLK_CM3 |      |
============================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 0          + 1057.4     + 254.7      - 1096.4     - -117.8     
         = 333.5 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 5
********************
时间余量 : 334.2 ps
起点     : ahb_uart1/TX_shift_reg[4]/CQ [激发时钟: clkCM3, 上升沿1]
终点     : ahb_uart1/TX_shift_reg[4]/D2 [捕获时钟: clkCM3, 上升沿1]
类型     : 保持(hold) 

数据产生路径
============================================================================================================================
|             节点              |  单元   |  延迟  | 到达时间 |     类型      |  位置   |           连线            | 扇出 |
============================================================================================================================
| CLOCK'clkCM3                  |   N/A   |      0 |   Tlat:0 |               |         | N/A                       |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        0 | clock_latency |         | CLK_CM3                   | 106  |
| ahb_uart1/TX_shift_reg[4]/CLK | SLICEL  | 1057.4 |   1057.4 |      net      | R20C24M | CLK_CM3                   |      |
| --                            |   --    |     -- |       -- |      --       | --      | --                        | --   |
| ahb_uart1/TX_shift_reg[4]/CQ  | SLICEL  |   30.5 |   1087.9 |     Tcko      |         | ahb_uart1/TX_shift_reg[2] | 1    |
| ahb_uart1/TX_shift_reg[4]/D2  | SLICEL  |  224.9 |   1312.8 |      net      | R20C24M | ahb_uart1/TX_shift_reg[2] |      |
============================================================================================================================
时钟路径延迟         = 1057.4     (Tclkp)
数据路径延迟         = 255.4      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 224.9 
        逻辑级数     = 0 

[数据捕获路径]
=============================================================================================================
|             节点              |  单元   |  延迟  |  到达时间   |     类型      |  位置   |  连线   | 扇出 |
=============================================================================================================
| CLOCK'clkCM3                  |   N/A   |      0 |           0 |               |         | N/A     |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |           0 | clock_latency |         | CLK_CM3 | 106  |
| ahb_uart1/TX_shift_reg[4]/CLK | SLICEL  | 1096.4 | Tcat:1096.4 |      net      | R20C24M | CLK_CM3 |      |
=============================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 0          + 1057.4     + 255.4      - 1096.4     - -117.8     
         = 334.2 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 6
********************
时间余量 : 337.7 ps
起点     : ahb_uart1/baud_div[15]/AQ [激发时钟: clkCM3, 上升沿1]
终点     : TARGEXP0HRDATA[31]/AX     [捕获时钟: clkCM3, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=========================================================================================================================
|             节点              |  单元   |  延迟  | 到达时间 |     类型      |  位置   |          连线          | 扇出 |
=========================================================================================================================
| CLOCK'clkCM3                  |   N/A   |      0 |   Tlat:0 |               |         | N/A                    |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        0 | clock_latency |         | CLK_CM3                | 106  |
| ahb_uart1/baud_div[15]/CLK    | SLICEL  | 1057.4 |   1057.4 |      net      | R22C17M | CLK_CM3                |      |
| --                            |   --    |     -- |       -- |      --       | --      | --                     | --   |
| ahb_uart1/baud_div[15]/AQ     | SLICEL  |   30.5 |   1087.9 |     Tcko      |         | ahb_uart1/baud_div[15] | 3    |
| TARGEXP0HRDATA[31]/AX         | SLICEL  |  303.5 |   1391.4 |      net      | R22C18M | ahb_uart1/baud_div[15] |      |
=========================================================================================================================
时钟路径延迟         = 1057.4     (Tclkp)
数据路径延迟         = 334        (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 303.5 
        逻辑级数     = 0 

[数据捕获路径]
=============================================================================================================
|             节点              |  单元   |  延迟  |  到达时间   |     类型      |  位置   |  连线   | 扇出 |
=============================================================================================================
| CLOCK'clkCM3                  |   N/A   |      0 |           0 |               |         | N/A     |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |           0 | clock_latency |         | CLK_CM3 | 106  |
| TARGEXP0HRDATA[31]/CLK        | SLICEL  | 1096.4 | Tcat:1096.4 |      net      | R22C18M | CLK_CM3 |      |
=============================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tckdi)
         = 0          + 0          + 1057.4     + 334        - 1096.4     - -42.7      
         = 337.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 7
********************
时间余量 : 337.7 ps
起点     : ahb_uart1/baud_div[13]/AQ [激发时钟: clkCM3, 上升沿1]
终点     : TARGEXP0HRDATA[29]/AX     [捕获时钟: clkCM3, 上升沿1]
类型     : 保持(hold) 

数据产生路径
=========================================================================================================================
|             节点              |  单元   |  延迟  | 到达时间 |     类型      |  位置   |          连线          | 扇出 |
=========================================================================================================================
| CLOCK'clkCM3                  |   N/A   |      0 |   Tlat:0 |               |         | N/A                    |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        0 | clock_latency |         | CLK_CM3                | 106  |
| ahb_uart1/baud_div[13]/CLK    | SLICEL  | 1057.4 |   1057.4 |      net      | R22C20M | CLK_CM3                |      |
| --                            |   --    |     -- |       -- |      --       | --      | --                     | --   |
| ahb_uart1/baud_div[13]/AQ     | SLICEL  |   30.5 |   1087.9 |     Tcko      |         | ahb_uart1/baud_div[13] | 3    |
| TARGEXP0HRDATA[29]/AX         | SLICEL  |  303.5 |   1391.4 |      net      | R22C19L | ahb_uart1/baud_div[13] |      |
=========================================================================================================================
时钟路径延迟         = 1057.4     (Tclkp)
数据路径延迟         = 334        (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 303.5 
        逻辑级数     = 0 

[数据捕获路径]
=============================================================================================================
|             节点              |  单元   |  延迟  |  到达时间   |     类型      |  位置   |  连线   | 扇出 |
=============================================================================================================
| CLOCK'clkCM3                  |   N/A   |      0 |           0 |               |         | N/A     |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |           0 | clock_latency |         | CLK_CM3 | 106  |
| TARGEXP0HRDATA[29]/CLK        | SLICEL  | 1096.4 | Tcat:1096.4 |      net      | R22C19L | CLK_CM3 |      |
=============================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tckdi)
         = 0          + 0          + 1057.4     + 334        - 1096.4     - -42.7      
         = 337.7 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 8
********************
时间余量 : 338.9 ps
起点     : seg_inst/trans_req/DQ [激发时钟: clkCM3, 上升沿1]
终点     : seg_inst/trans_req/D3 [捕获时钟: clkCM3, 上升沿1]
类型     : 保持(hold) 

数据产生路径
===================================================================================================================
|             节点              |  单元   |  延迟  | 到达时间 |     类型      |  位置   |       连线       | 扇出 |
===================================================================================================================
| CLOCK'clkCM3                  |   N/A   |      0 |   Tlat:0 |               |         | N/A              |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        0 | clock_latency |         | CLK_CM3          | 106  |
| seg_inst/trans_req/CLK        | SLICEL  | 1057.4 |   1057.4 |      net      | R27C14M | CLK_CM3          |      |
| --                            |   --    |     -- |       -- |      --       | --      | --               | --   |
| seg_inst/trans_req/DQ         | SLICEL  |   30.5 |   1087.9 |     Tcko      |         | seg_inst/read_en | 2    |
| seg_inst/trans_req/D3         | SLICEL  |  229.6 |   1317.5 |      net      | R27C14M | seg_inst/read_en |      |
===================================================================================================================
时钟路径延迟         = 1057.4     (Tclkp)
数据路径延迟         = 260.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 229.6 
        逻辑级数     = 0 

[数据捕获路径]
=============================================================================================================
|             节点              |  单元   |  延迟  |  到达时间   |     类型      |  位置   |  连线   | 扇出 |
=============================================================================================================
| CLOCK'clkCM3                  |   N/A   |      0 |           0 |               |         | N/A     |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |           0 | clock_latency |         | CLK_CM3 | 106  |
| seg_inst/trans_req/CLK        | SLICEL  | 1096.4 | Tcat:1096.4 |      net      | R27C14M | CLK_CM3 |      |
=============================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 0          + 1057.4     + 260.1      - 1096.4     - -117.8     
         = 338.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 9
********************
时间余量 : 338.9 ps
起点     : seg_inst/clk_DRV/AQ [激发时钟: clkCM3, 上升沿1]
终点     : seg_inst/clk_DRV/A3 [捕获时钟: clkCM3, 上升沿1]
类型     : 保持(hold) 

数据产生路径
==================================================================================================================
|             节点              |  单元   |  延迟  | 到达时间 |     类型      |  位置  |       连线       | 扇出 |
==================================================================================================================
| CLOCK'clkCM3                  |   N/A   |      0 |   Tlat:0 |               |        | N/A              |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        0 | clock_latency |        | CLK_CM3          | 106  |
| seg_inst/clk_DRV/CLK          | SLICEL  | 1057.4 |   1057.4 |      net      | R9C39L | CLK_CM3          |      |
| --                            |   --    |     -- |       -- |      --       | --     | --               | --   |
| seg_inst/clk_DRV/AQ           | SLICEL  |   30.5 |   1087.9 |     Tcko      |        | seg_inst/clk_DRV | 12   |
| seg_inst/clk_DRV/A3           | SLICEL  |  229.6 |   1317.5 |      net      | R9C39L | seg_inst/clk_DRV |      |
==================================================================================================================
时钟路径延迟         = 1057.4     (Tclkp)
数据路径延迟         = 260.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 229.6 
        逻辑级数     = 0 

[数据捕获路径]
============================================================================================================
|             节点              |  单元   |  延迟  |  到达时间   |     类型      |  位置  |  连线   | 扇出 |
============================================================================================================
| CLOCK'clkCM3                  |   N/A   |      0 |           0 |               |        | N/A     |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |           0 | clock_latency |        | CLK_CM3 | 106  |
| seg_inst/clk_DRV/CLK          | SLICEL  | 1096.4 | Tcat:1096.4 |      net      | R9C39L | CLK_CM3 |      |
============================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 0          + 1057.4     + 260.1      - 1096.4     - -117.8     
         = 338.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 


********************
* 路径 10
********************
时间余量 : 338.9 ps
起点     : ahb_uart1/RX_shift_reg[7]/AQ [激发时钟: clkCM3, 上升沿1]
终点     : ahb_uart1/RX_shift_reg[7]/B3 [捕获时钟: clkCM3, 上升沿1]
类型     : 保持(hold) 

数据产生路径
============================================================================================================================
|             节点              |  单元   |  延迟  | 到达时间 |     类型      |  位置   |           连线            | 扇出 |
============================================================================================================================
| CLOCK'clkCM3                  |   N/A   |      0 |   Tlat:0 |               |         | N/A                       |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |        0 | clock_latency |         | CLK_CM3                   | 106  |
| ahb_uart1/RX_shift_reg[7]/CLK | SLICEL  | 1057.4 |   1057.4 |      net      | R19C30M | CLK_CM3                   |      |
| --                            |   --    |     -- |       -- |      --       | --      | --                        | --   |
| ahb_uart1/RX_shift_reg[7]/AQ  | SLICEL  |   30.5 |   1087.9 |     Tcko      |         | ahb_uart1/RX_shift_reg[7] | 2    |
| ahb_uart1/RX_shift_reg[7]/B3  | SLICEL  |  229.6 |   1317.5 |      net      | R19C30M | ahb_uart1/RX_shift_reg[7] |      |
============================================================================================================================
时钟路径延迟         = 1057.4     (Tclkp)
数据路径延迟         = 260.1      (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 0 
        总的连线延迟 = 229.6 
        逻辑级数     = 0 

[数据捕获路径]
=============================================================================================================
|             节点              |  单元   |  延迟  |  到达时间   |     类型      |  位置   |  连线   | 扇出 |
=============================================================================================================
| CLOCK'clkCM3                  |   N/A   |      0 |           0 |               |         | N/A     |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 |           0 | clock_latency |         | CLK_CM3 | 106  |
| ahb_uart1/RX_shift_reg[7]/CLK | SLICEL  | 1096.4 | Tcat:1096.4 |      net      | R19C30M | CLK_CM3 |      |
=============================================================================================================

[时间余量计算]
================================================================================
时间余量 = Tlat       + Tckpm      + Tclkp      + Tdatp      - Tcat       - Thd(Tah)
         = 0          + 0          + 1057.4     + 260.1      - 1096.4     - -117.8     
         = 338.9 
================================================================================
Tcat  -- 数据捕获时钟到达时间 
Tckpm -- 时钟悲观补偿 
Tlat  -- 数据产生时钟初始到达时间 
Tclkp -- 时钟路径延迟 
Tdatp -- 数据路径延迟 

