TimeQuest Timing Analyzer report for I2C_write
Fri Sep 01 11:38:07 2017
Quartus II Version 10.0 Build 218 06/27/2010 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'CLK'
 12. Slow 1200mV 85C Model Hold: 'CLK'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Slow 1200mV 85C Model Metastability Report
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'CLK'
 28. Slow 1200mV 0C Model Hold: 'CLK'
 29. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Propagation Delay
 35. Minimum Propagation Delay
 36. Slow 1200mV 0C Model Metastability Report
 37. Fast 1200mV 0C Model Setup Summary
 38. Fast 1200mV 0C Model Hold Summary
 39. Fast 1200mV 0C Model Recovery Summary
 40. Fast 1200mV 0C Model Removal Summary
 41. Fast 1200mV 0C Model Minimum Pulse Width Summary
 42. Fast 1200mV 0C Model Setup: 'CLK'
 43. Fast 1200mV 0C Model Hold: 'CLK'
 44. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Propagation Delay
 50. Minimum Propagation Delay
 51. Fast 1200mV 0C Model Metastability Report
 52. Multicorner Timing Analysis Summary
 53. Setup Times
 54. Hold Times
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Progagation Delay
 58. Minimum Progagation Delay
 59. Board Trace Model Assignments
 60. Input Transition Times
 61. Signal Integrity Metrics (Slow 1200mv 0c Model)
 62. Signal Integrity Metrics (Slow 1200mv 85c Model)
 63. Signal Integrity Metrics (Fast 1200mv 0c Model)
 64. Setup Transfers
 65. Hold Transfers
 66. Report TCCS
 67. Report RSKM
 68. Unconstrained Paths
 69. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 10.0 Build 218 06/27/2010 SJ Web Edition ;
; Revision Name      ; I2C_write                                        ;
; Device Family      ; Cyclone IV E                                     ;
; Device Name        ; EP4CE115F29C7                                    ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Enabled                                          ;
+--------------------+--------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 409.33 MHz ; 250.0 MHz       ; CLK        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -1.443 ; -45.426            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.381 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -58.255                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                                 ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.443 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; bitcount[4]                              ; CLK          ; CLK         ; 1.000        ; -0.083     ; 2.358      ;
; -1.435 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; bitcount[3]                              ; CLK          ; CLK         ; 1.000        ; -0.083     ; 2.350      ;
; -1.345 ; bitcount[0]                              ; bitcount[4]                              ; CLK          ; CLK         ; 1.000        ; -0.082     ; 2.261      ;
; -1.345 ; bitcount[0]                              ; bitcount[0]                              ; CLK          ; CLK         ; 1.000        ; -0.082     ; 2.261      ;
; -1.345 ; bitcount[0]                              ; bitcount[3]                              ; CLK          ; CLK         ; 1.000        ; -0.082     ; 2.261      ;
; -1.345 ; bitcount[0]                              ; bitcount[2]                              ; CLK          ; CLK         ; 1.000        ; -0.082     ; 2.261      ;
; -1.345 ; bitcount[0]                              ; bitcount[1]                              ; CLK          ; CLK         ; 1.000        ; -0.082     ; 2.261      ;
; -1.345 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[14]                                    ; CLK          ; CLK         ; 1.000        ; -0.080     ; 2.263      ;
; -1.345 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[13]                                    ; CLK          ; CLK         ; 1.000        ; -0.080     ; 2.263      ;
; -1.345 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[12]                                    ; CLK          ; CLK         ; 1.000        ; -0.080     ; 2.263      ;
; -1.345 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[11]                                    ; CLK          ; CLK         ; 1.000        ; -0.080     ; 2.263      ;
; -1.345 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[10]                                    ; CLK          ; CLK         ; 1.000        ; -0.080     ; 2.263      ;
; -1.345 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[9]                                     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 2.263      ;
; -1.345 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[8]                                     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 2.263      ;
; -1.345 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[7]                                     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 2.263      ;
; -1.345 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[6]                                     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 2.263      ;
; -1.345 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[5]                                     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 2.263      ;
; -1.345 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[4]                                     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 2.263      ;
; -1.345 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[3]                                     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 2.263      ;
; -1.345 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[2]                                     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 2.263      ;
; -1.345 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[1]                                     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 2.263      ;
; -1.325 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[14]                                    ; CLK          ; CLK         ; 1.000        ; -0.080     ; 2.243      ;
; -1.325 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[13]                                    ; CLK          ; CLK         ; 1.000        ; -0.080     ; 2.243      ;
; -1.325 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[12]                                    ; CLK          ; CLK         ; 1.000        ; -0.080     ; 2.243      ;
; -1.325 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[11]                                    ; CLK          ; CLK         ; 1.000        ; -0.080     ; 2.243      ;
; -1.325 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[10]                                    ; CLK          ; CLK         ; 1.000        ; -0.080     ; 2.243      ;
; -1.325 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[9]                                     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 2.243      ;
; -1.325 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[8]                                     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 2.243      ;
; -1.325 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[7]                                     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 2.243      ;
; -1.325 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[6]                                     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 2.243      ;
; -1.325 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[5]                                     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 2.243      ;
; -1.325 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[4]                                     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 2.243      ;
; -1.325 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[3]                                     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 2.243      ;
; -1.325 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[2]                                     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 2.243      ;
; -1.325 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[1]                                     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 2.243      ;
; -1.311 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; bitcount[2]                              ; CLK          ; CLK         ; 1.000        ; -0.083     ; 2.226      ;
; -1.303 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; bitcount[1]                              ; CLK          ; CLK         ; 1.000        ; -0.083     ; 2.218      ;
; -1.285 ; bitcount[0]                              ; ACK3~reg0                                ; CLK          ; CLK         ; 1.000        ; -0.082     ; 2.201      ;
; -1.280 ; bitcount[3]                              ; bitcount[4]                              ; CLK          ; CLK         ; 1.000        ; -0.082     ; 2.196      ;
; -1.280 ; bitcount[3]                              ; bitcount[0]                              ; CLK          ; CLK         ; 1.000        ; -0.082     ; 2.196      ;
; -1.280 ; bitcount[3]                              ; bitcount[3]                              ; CLK          ; CLK         ; 1.000        ; -0.082     ; 2.196      ;
; -1.280 ; bitcount[3]                              ; bitcount[2]                              ; CLK          ; CLK         ; 1.000        ; -0.082     ; 2.196      ;
; -1.280 ; bitcount[3]                              ; bitcount[1]                              ; CLK          ; CLK         ; 1.000        ; -0.082     ; 2.196      ;
; -1.263 ; bitcount[3]                              ; ACK3~reg0                                ; CLK          ; CLK         ; 1.000        ; -0.082     ; 2.179      ;
; -1.245 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[0]                                     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 2.163      ;
; -1.159 ; bitcount[2]                              ; bitcount[4]                              ; CLK          ; CLK         ; 1.000        ; -0.082     ; 2.075      ;
; -1.159 ; bitcount[2]                              ; bitcount[0]                              ; CLK          ; CLK         ; 1.000        ; -0.082     ; 2.075      ;
; -1.159 ; bitcount[2]                              ; bitcount[3]                              ; CLK          ; CLK         ; 1.000        ; -0.082     ; 2.075      ;
; -1.159 ; bitcount[2]                              ; bitcount[2]                              ; CLK          ; CLK         ; 1.000        ; -0.082     ; 2.075      ;
; -1.159 ; bitcount[2]                              ; bitcount[1]                              ; CLK          ; CLK         ; 1.000        ; -0.082     ; 2.075      ;
; -1.158 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[16]                                    ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.075      ;
; -1.158 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[15]                                    ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.075      ;
; -1.134 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[16]                                    ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.051      ;
; -1.134 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[15]                                    ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.051      ;
; -1.122 ; I2C_control:I2C_control_0|fstate.X_END   ; ACK2~reg0                                ; CLK          ; CLK         ; 1.000        ; -0.083     ; 2.037      ;
; -1.116 ; I2C_control:I2C_control_0|fstate.X_END   ; ACK1~reg0                                ; CLK          ; CLK         ; 1.000        ; -0.083     ; 2.031      ;
; -1.099 ; bitcount[2]                              ; ACK3~reg0                                ; CLK          ; CLK         ; 1.000        ; -0.082     ; 2.015      ;
; -1.094 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; bitcount[0]                              ; CLK          ; CLK         ; 1.000        ; -0.083     ; 2.009      ;
; -1.077 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; ACK3~reg0                                ; CLK          ; CLK         ; 1.000        ; -0.083     ; 1.992      ;
; -1.043 ; bitcount[1]                              ; ACK1~reg0                                ; CLK          ; CLK         ; 1.000        ; -0.082     ; 1.959      ;
; -1.037 ; bitcount[1]                              ; ACK2~reg0                                ; CLK          ; CLK         ; 1.000        ; -0.082     ; 1.953      ;
; -1.021 ; bitcount[1]                              ; bitcount[4]                              ; CLK          ; CLK         ; 1.000        ; -0.082     ; 1.937      ;
; -1.021 ; bitcount[1]                              ; bitcount[0]                              ; CLK          ; CLK         ; 1.000        ; -0.082     ; 1.937      ;
; -1.021 ; bitcount[1]                              ; bitcount[3]                              ; CLK          ; CLK         ; 1.000        ; -0.082     ; 1.937      ;
; -1.021 ; bitcount[1]                              ; bitcount[2]                              ; CLK          ; CLK         ; 1.000        ; -0.082     ; 1.937      ;
; -1.021 ; bitcount[1]                              ; bitcount[1]                              ; CLK          ; CLK         ; 1.000        ; -0.082     ; 1.937      ;
; -1.007 ; bitcount[0]                              ; I2C_control:I2C_control_0|fstate.X_SHIFT ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.924      ;
; -1.004 ; bitcount[1]                              ; ACK3~reg0                                ; CLK          ; CLK         ; 1.000        ; -0.082     ; 1.920      ;
; -0.995 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; ACK1~reg0                                ; CLK          ; CLK         ; 1.000        ; -0.083     ; 1.910      ;
; -0.990 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; ACK2~reg0                                ; CLK          ; CLK         ; 1.000        ; -0.083     ; 1.905      ;
; -0.961 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[26]                                    ; CLK          ; CLK         ; 1.000        ; -0.082     ; 1.877      ;
; -0.961 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[25]                                    ; CLK          ; CLK         ; 1.000        ; -0.082     ; 1.877      ;
; -0.961 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[24]                                    ; CLK          ; CLK         ; 1.000        ; -0.082     ; 1.877      ;
; -0.961 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[23]                                    ; CLK          ; CLK         ; 1.000        ; -0.082     ; 1.877      ;
; -0.961 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[22]                                    ; CLK          ; CLK         ; 1.000        ; -0.082     ; 1.877      ;
; -0.961 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[21]                                    ; CLK          ; CLK         ; 1.000        ; -0.082     ; 1.877      ;
; -0.961 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[20]                                    ; CLK          ; CLK         ; 1.000        ; -0.082     ; 1.877      ;
; -0.961 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[19]                                    ; CLK          ; CLK         ; 1.000        ; -0.082     ; 1.877      ;
; -0.961 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[18]                                    ; CLK          ; CLK         ; 1.000        ; -0.082     ; 1.877      ;
; -0.961 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[17]                                    ; CLK          ; CLK         ; 1.000        ; -0.082     ; 1.877      ;
; -0.949 ; bitcount[4]                              ; bitcount[4]                              ; CLK          ; CLK         ; 1.000        ; -0.082     ; 1.865      ;
; -0.949 ; bitcount[4]                              ; bitcount[0]                              ; CLK          ; CLK         ; 1.000        ; -0.082     ; 1.865      ;
; -0.949 ; bitcount[4]                              ; bitcount[3]                              ; CLK          ; CLK         ; 1.000        ; -0.082     ; 1.865      ;
; -0.949 ; bitcount[4]                              ; bitcount[2]                              ; CLK          ; CLK         ; 1.000        ; -0.082     ; 1.865      ;
; -0.949 ; bitcount[4]                              ; bitcount[1]                              ; CLK          ; CLK         ; 1.000        ; -0.082     ; 1.865      ;
; -0.945 ; bitcount[3]                              ; I2C_control:I2C_control_0|fstate.X_SHIFT ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.862      ;
; -0.932 ; bitcount[4]                              ; ACK3~reg0                                ; CLK          ; CLK         ; 1.000        ; -0.082     ; 1.848      ;
; -0.925 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[26]                                    ; CLK          ; CLK         ; 1.000        ; -0.082     ; 1.841      ;
; -0.925 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[25]                                    ; CLK          ; CLK         ; 1.000        ; -0.082     ; 1.841      ;
; -0.925 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[24]                                    ; CLK          ; CLK         ; 1.000        ; -0.082     ; 1.841      ;
; -0.925 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[23]                                    ; CLK          ; CLK         ; 1.000        ; -0.082     ; 1.841      ;
; -0.925 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[22]                                    ; CLK          ; CLK         ; 1.000        ; -0.082     ; 1.841      ;
; -0.925 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[21]                                    ; CLK          ; CLK         ; 1.000        ; -0.082     ; 1.841      ;
; -0.925 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[20]                                    ; CLK          ; CLK         ; 1.000        ; -0.082     ; 1.841      ;
; -0.925 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[19]                                    ; CLK          ; CLK         ; 1.000        ; -0.082     ; 1.841      ;
; -0.925 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[18]                                    ; CLK          ; CLK         ; 1.000        ; -0.082     ; 1.841      ;
; -0.925 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[17]                                    ; CLK          ; CLK         ; 1.000        ; -0.082     ; 1.841      ;
; -0.910 ; bitcount[2]                              ; ACK1~reg0                                ; CLK          ; CLK         ; 1.000        ; -0.082     ; 1.826      ;
; -0.904 ; bitcount[2]                              ; ACK2~reg0                                ; CLK          ; CLK         ; 1.000        ; -0.082     ; 1.820      ;
; -0.821 ; bitcount[2]                              ; I2C_control:I2C_control_0|fstate.X_SHIFT ; CLK          ; CLK         ; 1.000        ; -0.081     ; 1.738      ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                 ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.381 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; I2C_control:I2C_control_0|fstate.X_SHIFT ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.669      ;
; 0.381 ; I2C_control:I2C_control_0|fstate.X_IDLE  ; I2C_control:I2C_control_0|fstate.X_IDLE  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.669      ;
; 0.381 ; ACK1~reg0                                ; ACK1~reg0                                ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.669      ;
; 0.381 ; ACK2~reg0                                ; ACK2~reg0                                ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.669      ;
; 0.381 ; ACK3~reg0                                ; ACK3~reg0                                ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.669      ;
; 0.382 ; Q[0]                                     ; Q[0]                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.669      ;
; 0.406 ; Q[24]                                    ; Q[25]                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.694      ;
; 0.407 ; Q[20]                                    ; Q[21]                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.695      ;
; 0.408 ; I2C_control:I2C_control_0|fstate.X_IDLE  ; I2C_control:I2C_control_0|fstate.X_GO    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.696      ;
; 0.408 ; I2C_control:I2C_control_0|fstate.X_FINAL ; I2C_control:I2C_control_0|fstate.X_END   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.695      ;
; 0.408 ; Q[22]                                    ; Q[23]                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.696      ;
; 0.408 ; Q[8]                                     ; Q[9]                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.695      ;
; 0.408 ; Q[3]                                     ; Q[4]                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.695      ;
; 0.409 ; Q[15]                                    ; Q[16]                                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.696      ;
; 0.409 ; Q[6]                                     ; Q[7]                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.696      ;
; 0.409 ; Q[1]                                     ; Q[2]                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.696      ;
; 0.410 ; Q[9]                                     ; Q[10]                                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.697      ;
; 0.411 ; Q[13]                                    ; Q[14]                                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.698      ;
; 0.443 ; bitcount[4]                              ; bitcount[4]                              ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.731      ;
; 0.499 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[20]                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.787      ;
; 0.500 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[17]                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.788      ;
; 0.506 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[18]                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.794      ;
; 0.531 ; Q[12]                                    ; Q[13]                                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.818      ;
; 0.532 ; Q[17]                                    ; Q[18]                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.820      ;
; 0.534 ; Q[25]                                    ; Q[26]                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.822      ;
; 0.534 ; Q[4]                                     ; Q[5]                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.821      ;
; 0.573 ; Q[10]                                    ; Q[11]                                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.860      ;
; 0.590 ; Q[14]                                    ; Q[15]                                    ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.876      ;
; 0.612 ; bitcount[4]                              ; I2C_control:I2C_control_0|fstate.X_SHIFT ; CLK          ; CLK         ; 0.000        ; 0.083      ; 0.901      ;
; 0.615 ; Q[23]                                    ; Q[24]                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.903      ;
; 0.615 ; Q[21]                                    ; Q[22]                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.903      ;
; 0.615 ; Q[18]                                    ; Q[19]                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.903      ;
; 0.621 ; Q[7]                                     ; Q[8]                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.908      ;
; 0.621 ; Q[5]                                     ; Q[6]                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.908      ;
; 0.622 ; Q[2]                                     ; Q[3]                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.909      ;
; 0.622 ; Q[0]                                     ; Q[1]                                     ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.909      ;
; 0.624 ; Q[11]                                    ; Q[12]                                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.911      ;
; 0.628 ; bitcount[1]                              ; bitcount[1]                              ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.916      ;
; 0.635 ; bitcount[2]                              ; bitcount[2]                              ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.923      ;
; 0.640 ; bitcount[3]                              ; bitcount[3]                              ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.928      ;
; 0.661 ; bitcount[4]                              ; I2C_control:I2C_control_0|fstate.X_STOP  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.949      ;
; 0.703 ; Q[19]                                    ; Q[20]                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.991      ;
; 0.748 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[21]                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.036      ;
; 0.757 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[23]                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.045      ;
; 0.760 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[25]                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.048      ;
; 0.774 ; I2C_control:I2C_control_0|fstate.X_END   ; I2C_control:I2C_control_0|fstate.X_IDLE  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.061      ;
; 0.779 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[26]                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.067      ;
; 0.781 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[22]                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.069      ;
; 0.783 ; I2C_control:I2C_control_0|fstate.X_START ; I2C_control:I2C_control_0|fstate.X_WAIT  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.069      ;
; 0.790 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[24]                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.078      ;
; 0.790 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[19]                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.078      ;
; 0.790 ; bitcount[1]                              ; I2C_control:I2C_control_0|fstate.X_STOP  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.078      ;
; 0.805 ; I2C_control:I2C_control_0|fstate.X_STOP  ; I2C_control:I2C_control_0|fstate.X_FINAL ; CLK          ; CLK         ; 0.000        ; 0.083      ; 1.094      ;
; 0.809 ; bitcount[4]                              ; ACK1~reg0                                ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.097      ;
; 0.810 ; bitcount[4]                              ; ACK2~reg0                                ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.098      ;
; 0.817 ; I2C_control:I2C_control_0|fstate.X_WAIT  ; I2C_control:I2C_control_0|fstate.X_SHIFT ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.104      ;
; 0.822 ; bitcount[0]                              ; bitcount[0]                              ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.110      ;
; 0.828 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; I2C_control:I2C_control_0|fstate.X_STOP  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.115      ;
; 0.855 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[15]                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.143      ;
; 0.857 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[16]                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.145      ;
; 0.898 ; bitcount[2]                              ; I2C_control:I2C_control_0|fstate.X_STOP  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.186      ;
; 0.912 ; Q[16]                                    ; Q[17]                                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.199      ;
; 0.946 ; bitcount[1]                              ; bitcount[2]                              ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.234      ;
; 0.957 ; bitcount[3]                              ; bitcount[4]                              ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.245      ;
; 0.962 ; bitcount[2]                              ; bitcount[3]                              ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.250      ;
; 0.967 ; bitcount[2]                              ; bitcount[4]                              ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.255      ;
; 1.013 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[10]                                    ; CLK          ; CLK         ; 0.000        ; 0.083      ; 1.302      ;
; 1.015 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[4]                                     ; CLK          ; CLK         ; 0.000        ; 0.083      ; 1.304      ;
; 1.017 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[2]                                     ; CLK          ; CLK         ; 0.000        ; 0.083      ; 1.306      ;
; 1.022 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[9]                                     ; CLK          ; CLK         ; 0.000        ; 0.083      ; 1.311      ;
; 1.023 ; bitcount[3]                              ; I2C_control:I2C_control_0|fstate.X_STOP  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.311      ;
; 1.024 ; I2C_control:I2C_control_0|fstate.X_GO    ; I2C_control:I2C_control_0|fstate.X_START ; CLK          ; CLK         ; 0.000        ; 0.083      ; 1.313      ;
; 1.027 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[7]                                     ; CLK          ; CLK         ; 0.000        ; 0.083      ; 1.316      ;
; 1.027 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[14]                                    ; CLK          ; CLK         ; 0.000        ; 0.083      ; 1.316      ;
; 1.027 ; bitcount[0]                              ; ACK2~reg0                                ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.315      ;
; 1.049 ; bitcount[3]                              ; ACK2~reg0                                ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.337      ;
; 1.051 ; bitcount[0]                              ; I2C_control:I2C_control_0|fstate.X_STOP  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.339      ;
; 1.060 ; bitcount[3]                              ; ACK1~reg0                                ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.348      ;
; 1.067 ; bitcount[1]                              ; bitcount[3]                              ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.355      ;
; 1.072 ; bitcount[1]                              ; bitcount[4]                              ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.360      ;
; 1.108 ; bitcount[0]                              ; ACK1~reg0                                ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.396      ;
; 1.129 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[12]                                    ; CLK          ; CLK         ; 0.000        ; 0.083      ; 1.418      ;
; 1.132 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[3]                                     ; CLK          ; CLK         ; 0.000        ; 0.083      ; 1.421      ;
; 1.134 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[1]                                     ; CLK          ; CLK         ; 0.000        ; 0.083      ; 1.423      ;
; 1.135 ; bitcount[0]                              ; bitcount[1]                              ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.423      ;
; 1.140 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[6]                                     ; CLK          ; CLK         ; 0.000        ; 0.083      ; 1.429      ;
; 1.140 ; bitcount[0]                              ; bitcount[2]                              ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.428      ;
; 1.142 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[8]                                     ; CLK          ; CLK         ; 0.000        ; 0.083      ; 1.431      ;
; 1.151 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[11]                                    ; CLK          ; CLK         ; 0.000        ; 0.083      ; 1.440      ;
; 1.168 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[13]                                    ; CLK          ; CLK         ; 0.000        ; 0.083      ; 1.457      ;
; 1.181 ; bitcount[1]                              ; I2C_control:I2C_control_0|fstate.X_SHIFT ; CLK          ; CLK         ; 0.000        ; 0.083      ; 1.470      ;
; 1.181 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[5]                                     ; CLK          ; CLK         ; 0.000        ; 0.083      ; 1.470      ;
; 1.218 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; bitcount[0]                              ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.505      ;
; 1.261 ; bitcount[0]                              ; bitcount[3]                              ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.549      ;
; 1.266 ; bitcount[0]                              ; bitcount[4]                              ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.554      ;
; 1.303 ; bitcount[2]                              ; I2C_control:I2C_control_0|fstate.X_SHIFT ; CLK          ; CLK         ; 0.000        ; 0.083      ; 1.592      ;
; 1.305 ; bitcount[4]                              ; ACK3~reg0                                ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.593      ;
; 1.313 ; I2C_control:I2C_control_0|fstate.X_END   ; ACK3~reg0                                ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.599      ;
; 1.362 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[0]                                     ; CLK          ; CLK         ; 0.000        ; 0.083      ; 1.651      ;
; 1.400 ; bitcount[4]                              ; bitcount[0]                              ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.688      ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; ACK1~reg0                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; ACK2~reg0                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; ACK3~reg0                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; I2C_control:I2C_control_0|fstate.X_END   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; I2C_control:I2C_control_0|fstate.X_FINAL ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; I2C_control:I2C_control_0|fstate.X_GO    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; I2C_control:I2C_control_0|fstate.X_IDLE  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; I2C_control:I2C_control_0|fstate.X_SHIFT ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; I2C_control:I2C_control_0|fstate.X_START ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; I2C_control:I2C_control_0|fstate.X_STOP  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; I2C_control:I2C_control_0|fstate.X_WAIT  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; Q[0]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; Q[10]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; Q[11]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; Q[12]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; Q[13]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; Q[14]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; Q[15]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; Q[16]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; Q[17]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; Q[18]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; Q[19]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; Q[1]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; Q[20]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; Q[21]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; Q[22]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; Q[23]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; Q[24]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; Q[25]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; Q[26]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; Q[2]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; Q[3]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; Q[4]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; Q[5]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; Q[6]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; Q[7]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; Q[8]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; Q[9]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; bitcount[0]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; bitcount[1]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; bitcount[2]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; bitcount[3]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; bitcount[4]                              ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; I2C_control:I2C_control_0|fstate.X_END   ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; I2C_control:I2C_control_0|fstate.X_FINAL ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; I2C_control:I2C_control_0|fstate.X_START ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; I2C_control:I2C_control_0|fstate.X_WAIT  ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; Q[0]                                     ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; Q[10]                                    ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; Q[11]                                    ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; Q[12]                                    ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; Q[13]                                    ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; Q[14]                                    ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; Q[15]                                    ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; Q[16]                                    ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; Q[1]                                     ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; Q[2]                                     ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; Q[3]                                     ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; Q[4]                                     ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; Q[5]                                     ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; Q[6]                                     ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; Q[7]                                     ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; Q[8]                                     ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; Q[9]                                     ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; ACK1~reg0                                ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; ACK2~reg0                                ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; ACK3~reg0                                ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; I2C_control:I2C_control_0|fstate.X_GO    ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; I2C_control:I2C_control_0|fstate.X_IDLE  ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; I2C_control:I2C_control_0|fstate.X_SHIFT ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; I2C_control:I2C_control_0|fstate.X_STOP  ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; Q[17]                                    ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; Q[18]                                    ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; Q[19]                                    ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; Q[20]                                    ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; Q[21]                                    ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; Q[22]                                    ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; Q[23]                                    ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; Q[24]                                    ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; Q[25]                                    ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; Q[26]                                    ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; bitcount[0]                              ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; bitcount[1]                              ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; bitcount[2]                              ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; bitcount[3]                              ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; bitcount[4]                              ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; I2C_control:I2C_control_0|fstate.X_START ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; Q[0]                                     ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; Q[10]                                    ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; Q[11]                                    ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; Q[12]                                    ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; Q[13]                                    ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; Q[14]                                    ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; Q[1]                                     ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; Q[2]                                     ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; Q[3]                                     ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; Q[4]                                     ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; Q[5]                                     ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; Q[6]                                     ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; GO           ; CLK        ; 1.867 ; 2.221 ; Rise       ; CLK             ;
; SDIN         ; CLK        ; 1.162 ; 1.555 ; Rise       ; CLK             ;
; regdata[*]   ; CLK        ; 2.214 ; 2.524 ; Rise       ; CLK             ;
;  regdata[0]  ; CLK        ; 1.921 ; 2.307 ; Rise       ; CLK             ;
;  regdata[1]  ; CLK        ; 2.044 ; 2.384 ; Rise       ; CLK             ;
;  regdata[2]  ; CLK        ; 1.976 ; 2.303 ; Rise       ; CLK             ;
;  regdata[3]  ; CLK        ; 1.559 ; 1.875 ; Rise       ; CLK             ;
;  regdata[4]  ; CLK        ; 0.925 ; 1.263 ; Rise       ; CLK             ;
;  regdata[5]  ; CLK        ; 1.667 ; 2.043 ; Rise       ; CLK             ;
;  regdata[6]  ; CLK        ; 0.930 ; 1.274 ; Rise       ; CLK             ;
;  regdata[7]  ; CLK        ; 2.214 ; 2.524 ; Rise       ; CLK             ;
;  regdata[8]  ; CLK        ; 0.987 ; 1.329 ; Rise       ; CLK             ;
;  regdata[9]  ; CLK        ; 1.798 ; 2.123 ; Rise       ; CLK             ;
;  regdata[10] ; CLK        ; 1.459 ; 1.803 ; Rise       ; CLK             ;
;  regdata[11] ; CLK        ; 1.609 ; 2.012 ; Rise       ; CLK             ;
;  regdata[12] ; CLK        ; 0.635 ; 0.980 ; Rise       ; CLK             ;
;  regdata[13] ; CLK        ; 1.311 ; 1.703 ; Rise       ; CLK             ;
;  regdata[14] ; CLK        ; 0.961 ; 1.301 ; Rise       ; CLK             ;
;  regdata[15] ; CLK        ; 1.391 ; 1.726 ; Rise       ; CLK             ;
;  regdata[16] ; CLK        ; 1.925 ; 2.253 ; Rise       ; CLK             ;
;  regdata[17] ; CLK        ; 1.832 ; 2.146 ; Rise       ; CLK             ;
;  regdata[18] ; CLK        ; 1.882 ; 2.206 ; Rise       ; CLK             ;
;  regdata[19] ; CLK        ; 1.331 ; 1.682 ; Rise       ; CLK             ;
;  regdata[20] ; CLK        ; 1.896 ; 2.213 ; Rise       ; CLK             ;
;  regdata[21] ; CLK        ; 1.319 ; 1.650 ; Rise       ; CLK             ;
;  regdata[22] ; CLK        ; 1.993 ; 2.318 ; Rise       ; CLK             ;
;  regdata[23] ; CLK        ; 1.732 ; 2.071 ; Rise       ; CLK             ;
;  regdata[24] ; CLK        ; 1.334 ; 1.666 ; Rise       ; CLK             ;
;  regdata[25] ; CLK        ; 1.725 ; 2.050 ; Rise       ; CLK             ;
;  regdata[26] ; CLK        ; 1.448 ; 1.834 ; Rise       ; CLK             ;
; reset        ; CLK        ; 0.547 ; 0.699 ; Rise       ; CLK             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; GO           ; CLK        ; -1.237 ; -1.566 ; Rise       ; CLK             ;
; SDIN         ; CLK        ; -0.681 ; -0.992 ; Rise       ; CLK             ;
; regdata[*]   ; CLK        ; -0.216 ; -0.539 ; Rise       ; CLK             ;
;  regdata[0]  ; CLK        ; -1.391 ; -1.743 ; Rise       ; CLK             ;
;  regdata[1]  ; CLK        ; -1.571 ; -1.888 ; Rise       ; CLK             ;
;  regdata[2]  ; CLK        ; -1.465 ; -1.767 ; Rise       ; CLK             ;
;  regdata[3]  ; CLK        ; -1.104 ; -1.398 ; Rise       ; CLK             ;
;  regdata[4]  ; CLK        ; -0.454 ; -0.767 ; Rise       ; CLK             ;
;  regdata[5]  ; CLK        ; -1.193 ; -1.527 ; Rise       ; CLK             ;
;  regdata[6]  ; CLK        ; -0.498 ; -0.819 ; Rise       ; CLK             ;
;  regdata[7]  ; CLK        ; -1.693 ; -1.980 ; Rise       ; CLK             ;
;  regdata[8]  ; CLK        ; -0.553 ; -0.872 ; Rise       ; CLK             ;
;  regdata[9]  ; CLK        ; -1.294 ; -1.594 ; Rise       ; CLK             ;
;  regdata[10] ; CLK        ; -0.966 ; -1.284 ; Rise       ; CLK             ;
;  regdata[11] ; CLK        ; -1.093 ; -1.463 ; Rise       ; CLK             ;
;  regdata[12] ; CLK        ; -0.216 ; -0.539 ; Rise       ; CLK             ;
;  regdata[13] ; CLK        ; -0.852 ; -1.202 ; Rise       ; CLK             ;
;  regdata[14] ; CLK        ; -0.490 ; -0.804 ; Rise       ; CLK             ;
;  regdata[15] ; CLK        ; -0.940 ; -1.254 ; Rise       ; CLK             ;
;  regdata[16] ; CLK        ; -1.451 ; -1.758 ; Rise       ; CLK             ;
;  regdata[17] ; CLK        ; -1.363 ; -1.650 ; Rise       ; CLK             ;
;  regdata[18] ; CLK        ; -1.411 ; -1.707 ; Rise       ; CLK             ;
;  regdata[19] ; CLK        ; -0.882 ; -1.210 ; Rise       ; CLK             ;
;  regdata[20] ; CLK        ; -1.425 ; -1.715 ; Rise       ; CLK             ;
;  regdata[21] ; CLK        ; -0.868 ; -1.178 ; Rise       ; CLK             ;
;  regdata[22] ; CLK        ; -1.519 ; -1.821 ; Rise       ; CLK             ;
;  regdata[23] ; CLK        ; -1.267 ; -1.585 ; Rise       ; CLK             ;
;  regdata[24] ; CLK        ; -0.885 ; -1.195 ; Rise       ; CLK             ;
;  regdata[25] ; CLK        ; -1.261 ; -1.565 ; Rise       ; CLK             ;
;  regdata[26] ; CLK        ; -0.982 ; -1.334 ; Rise       ; CLK             ;
; reset        ; CLK        ; 1.597  ; 1.495  ; Rise       ; CLK             ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ACK       ; CLK        ; 8.220 ; 8.237 ; Rise       ; CLK             ;
; ACK1      ; CLK        ; 7.667 ; 7.616 ; Rise       ; CLK             ;
; ACK2      ; CLK        ; 7.794 ; 7.783 ; Rise       ; CLK             ;
; ACK3      ; CLK        ; 7.577 ; 7.540 ; Rise       ; CLK             ;
; SCLK      ; CLK        ; 8.387 ; 8.308 ; Rise       ; CLK             ;
; SDIN      ; CLK        ; 8.175 ; 8.138 ; Rise       ; CLK             ;
; ldnACK1   ; CLK        ; 9.099 ; 8.976 ; Rise       ; CLK             ;
; ldnACK2   ; CLK        ; 8.365 ; 8.253 ; Rise       ; CLK             ;
; ldnACK3   ; CLK        ; 8.326 ; 8.184 ; Rise       ; CLK             ;
; rstACK    ; CLK        ; 8.293 ; 8.226 ; Rise       ; CLK             ;
; SCLK      ; CLK        ; 6.068 ; 5.864 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ACK       ; CLK        ; 7.776 ; 7.789 ; Rise       ; CLK             ;
; ACK1      ; CLK        ; 7.406 ; 7.356 ; Rise       ; CLK             ;
; ACK2      ; CLK        ; 7.528 ; 7.516 ; Rise       ; CLK             ;
; ACK3      ; CLK        ; 7.319 ; 7.283 ; Rise       ; CLK             ;
; SCLK      ; CLK        ; 5.884 ; 5.682 ; Rise       ; CLK             ;
; SDIN      ; CLK        ; 7.123 ; 7.055 ; Rise       ; CLK             ;
; ldnACK1   ; CLK        ; 8.092 ; 7.937 ; Rise       ; CLK             ;
; ldnACK2   ; CLK        ; 7.314 ; 7.309 ; Rise       ; CLK             ;
; ldnACK3   ; CLK        ; 7.542 ; 7.578 ; Rise       ; CLK             ;
; rstACK    ; CLK        ; 8.006 ; 7.941 ; Rise       ; CLK             ;
; SCLK      ; CLK        ; 5.884 ; 5.682 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; reset      ; SCLK        ;    ; 6.209 ; 6.393 ;    ;
; reset      ; SDIN        ;    ; 5.601 ; 5.770 ;    ;
; reset      ; ldnACK1     ;    ; 7.010 ; 7.179 ;    ;
; reset      ; ldnACK2     ;    ; 6.287 ; 6.445 ;    ;
; reset      ; ldnACK3     ;    ; 5.867 ; 6.111 ;    ;
; reset      ; rstACK      ;    ; 6.020 ; 6.235 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; reset      ; SCLK        ;    ; 5.953 ; 6.147 ;    ;
; reset      ; SDIN        ;    ; 5.361 ; 5.527 ;    ;
; reset      ; ldnACK1     ;    ; 6.783 ; 6.950 ;    ;
; reset      ; ldnACK2     ;    ; 6.089 ; 6.246 ;    ;
; reset      ; ldnACK3     ;    ; 5.681 ; 5.921 ;    ;
; reset      ; rstACK      ;    ; 5.763 ; 5.975 ;    ;
+------------+-------------+----+-------+-------+----+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 451.47 MHz ; 250.0 MHz       ; CLK        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -1.215 ; -38.145           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.333 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -58.255                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                  ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.215 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; bitcount[3]                              ; CLK          ; CLK         ; 1.000        ; -0.074     ; 2.140      ;
; -1.191 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; bitcount[4]                              ; CLK          ; CLK         ; 1.000        ; -0.074     ; 2.116      ;
; -1.173 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[14]                                    ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.100      ;
; -1.173 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[13]                                    ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.100      ;
; -1.173 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[12]                                    ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.100      ;
; -1.173 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[11]                                    ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.100      ;
; -1.173 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[10]                                    ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.100      ;
; -1.173 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[9]                                     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.100      ;
; -1.173 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[8]                                     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.100      ;
; -1.173 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[7]                                     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.100      ;
; -1.173 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[6]                                     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.100      ;
; -1.173 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[5]                                     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.100      ;
; -1.173 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[4]                                     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.100      ;
; -1.173 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[3]                                     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.100      ;
; -1.173 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[2]                                     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.100      ;
; -1.173 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[1]                                     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.100      ;
; -1.148 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[14]                                    ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.075      ;
; -1.148 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[13]                                    ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.075      ;
; -1.148 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[12]                                    ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.075      ;
; -1.148 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[11]                                    ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.075      ;
; -1.148 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[10]                                    ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.075      ;
; -1.148 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[9]                                     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.075      ;
; -1.148 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[8]                                     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.075      ;
; -1.148 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[7]                                     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.075      ;
; -1.148 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[6]                                     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.075      ;
; -1.148 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[5]                                     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.075      ;
; -1.148 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[4]                                     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.075      ;
; -1.148 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[3]                                     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.075      ;
; -1.148 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[2]                                     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.075      ;
; -1.148 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[1]                                     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.075      ;
; -1.138 ; bitcount[0]                              ; bitcount[4]                              ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.064      ;
; -1.138 ; bitcount[0]                              ; bitcount[0]                              ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.064      ;
; -1.138 ; bitcount[0]                              ; bitcount[3]                              ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.064      ;
; -1.138 ; bitcount[0]                              ; bitcount[2]                              ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.064      ;
; -1.138 ; bitcount[0]                              ; bitcount[1]                              ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.064      ;
; -1.099 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; bitcount[1]                              ; CLK          ; CLK         ; 1.000        ; -0.074     ; 2.024      ;
; -1.075 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; bitcount[2]                              ; CLK          ; CLK         ; 1.000        ; -0.074     ; 2.000      ;
; -1.075 ; bitcount[0]                              ; ACK3~reg0                                ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.001      ;
; -1.070 ; bitcount[3]                              ; bitcount[4]                              ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.996      ;
; -1.070 ; bitcount[3]                              ; bitcount[0]                              ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.996      ;
; -1.070 ; bitcount[3]                              ; bitcount[3]                              ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.996      ;
; -1.070 ; bitcount[3]                              ; bitcount[2]                              ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.996      ;
; -1.070 ; bitcount[3]                              ; bitcount[1]                              ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.996      ;
; -1.029 ; bitcount[3]                              ; ACK3~reg0                                ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.955      ;
; -1.010 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[0]                                     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 1.937      ;
; -0.984 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[16]                                    ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.910      ;
; -0.984 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[15]                                    ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.910      ;
; -0.978 ; bitcount[2]                              ; bitcount[4]                              ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.904      ;
; -0.978 ; bitcount[2]                              ; bitcount[0]                              ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.904      ;
; -0.978 ; bitcount[2]                              ; bitcount[3]                              ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.904      ;
; -0.978 ; bitcount[2]                              ; bitcount[2]                              ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.904      ;
; -0.978 ; bitcount[2]                              ; bitcount[1]                              ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.904      ;
; -0.959 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[16]                                    ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.885      ;
; -0.959 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[15]                                    ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.885      ;
; -0.930 ; I2C_control:I2C_control_0|fstate.X_END   ; ACK2~reg0                                ; CLK          ; CLK         ; 1.000        ; -0.074     ; 1.855      ;
; -0.925 ; I2C_control:I2C_control_0|fstate.X_END   ; ACK1~reg0                                ; CLK          ; CLK         ; 1.000        ; -0.074     ; 1.850      ;
; -0.915 ; bitcount[2]                              ; ACK3~reg0                                ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.841      ;
; -0.899 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; bitcount[0]                              ; CLK          ; CLK         ; 1.000        ; -0.074     ; 1.824      ;
; -0.859 ; bitcount[1]                              ; ACK1~reg0                                ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.785      ;
; -0.858 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; ACK3~reg0                                ; CLK          ; CLK         ; 1.000        ; -0.074     ; 1.783      ;
; -0.852 ; bitcount[1]                              ; ACK2~reg0                                ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.778      ;
; -0.845 ; bitcount[1]                              ; bitcount[4]                              ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.771      ;
; -0.845 ; bitcount[1]                              ; bitcount[0]                              ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.771      ;
; -0.845 ; bitcount[1]                              ; bitcount[3]                              ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.771      ;
; -0.845 ; bitcount[1]                              ; bitcount[2]                              ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.771      ;
; -0.845 ; bitcount[1]                              ; bitcount[1]                              ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.771      ;
; -0.830 ; bitcount[0]                              ; I2C_control:I2C_control_0|fstate.X_SHIFT ; CLK          ; CLK         ; 1.000        ; -0.072     ; 1.757      ;
; -0.804 ; bitcount[1]                              ; ACK3~reg0                                ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.730      ;
; -0.800 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; ACK1~reg0                                ; CLK          ; CLK         ; 1.000        ; -0.074     ; 1.725      ;
; -0.795 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; ACK2~reg0                                ; CLK          ; CLK         ; 1.000        ; -0.074     ; 1.720      ;
; -0.786 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[26]                                    ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.712      ;
; -0.786 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[25]                                    ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.712      ;
; -0.786 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[24]                                    ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.712      ;
; -0.786 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[23]                                    ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.712      ;
; -0.786 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[22]                                    ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.712      ;
; -0.786 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[21]                                    ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.712      ;
; -0.786 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[20]                                    ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.712      ;
; -0.786 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[19]                                    ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.712      ;
; -0.786 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[18]                                    ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.712      ;
; -0.786 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[17]                                    ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.712      ;
; -0.772 ; bitcount[4]                              ; bitcount[4]                              ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.698      ;
; -0.772 ; bitcount[4]                              ; bitcount[0]                              ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.698      ;
; -0.772 ; bitcount[4]                              ; bitcount[3]                              ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.698      ;
; -0.772 ; bitcount[4]                              ; bitcount[2]                              ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.698      ;
; -0.772 ; bitcount[4]                              ; bitcount[1]                              ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.698      ;
; -0.754 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[26]                                    ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.680      ;
; -0.754 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[25]                                    ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.680      ;
; -0.754 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[24]                                    ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.680      ;
; -0.754 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[23]                                    ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.680      ;
; -0.754 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[22]                                    ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.680      ;
; -0.754 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[21]                                    ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.680      ;
; -0.754 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[20]                                    ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.680      ;
; -0.754 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[19]                                    ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.680      ;
; -0.754 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[18]                                    ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.680      ;
; -0.754 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[17]                                    ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.680      ;
; -0.747 ; bitcount[2]                              ; ACK1~reg0                                ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.673      ;
; -0.740 ; bitcount[2]                              ; ACK2~reg0                                ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.666      ;
; -0.739 ; bitcount[3]                              ; I2C_control:I2C_control_0|fstate.X_SHIFT ; CLK          ; CLK         ; 1.000        ; -0.072     ; 1.666      ;
; -0.731 ; bitcount[4]                              ; ACK3~reg0                                ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.657      ;
; -0.693 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[0]                                     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 1.620      ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                  ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.333 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; I2C_control:I2C_control_0|fstate.X_SHIFT ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.597      ;
; 0.333 ; I2C_control:I2C_control_0|fstate.X_IDLE  ; I2C_control:I2C_control_0|fstate.X_IDLE  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.597      ;
; 0.333 ; Q[0]                                     ; Q[0]                                     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.597      ;
; 0.333 ; ACK1~reg0                                ; ACK1~reg0                                ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.597      ;
; 0.333 ; ACK2~reg0                                ; ACK2~reg0                                ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.597      ;
; 0.333 ; ACK3~reg0                                ; ACK3~reg0                                ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.597      ;
; 0.368 ; I2C_control:I2C_control_0|fstate.X_IDLE  ; I2C_control:I2C_control_0|fstate.X_GO    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.632      ;
; 0.374 ; Q[24]                                    ; Q[25]                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.638      ;
; 0.374 ; Q[20]                                    ; Q[21]                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.638      ;
; 0.375 ; I2C_control:I2C_control_0|fstate.X_FINAL ; I2C_control:I2C_control_0|fstate.X_END   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.639      ;
; 0.375 ; Q[8]                                     ; Q[9]                                     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.639      ;
; 0.375 ; Q[6]                                     ; Q[7]                                     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.639      ;
; 0.375 ; Q[3]                                     ; Q[4]                                     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.639      ;
; 0.375 ; Q[1]                                     ; Q[2]                                     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.639      ;
; 0.376 ; Q[22]                                    ; Q[23]                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.640      ;
; 0.376 ; Q[15]                                    ; Q[16]                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.640      ;
; 0.376 ; Q[9]                                     ; Q[10]                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.640      ;
; 0.378 ; Q[13]                                    ; Q[14]                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.642      ;
; 0.399 ; bitcount[4]                              ; bitcount[4]                              ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.663      ;
; 0.449 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[20]                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.713      ;
; 0.449 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[17]                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.713      ;
; 0.455 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[18]                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.719      ;
; 0.485 ; Q[12]                                    ; Q[13]                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.749      ;
; 0.487 ; Q[17]                                    ; Q[18]                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.751      ;
; 0.488 ; Q[25]                                    ; Q[26]                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.752      ;
; 0.488 ; Q[4]                                     ; Q[5]                                     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.752      ;
; 0.527 ; Q[10]                                    ; Q[11]                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.791      ;
; 0.539 ; Q[14]                                    ; Q[15]                                    ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.802      ;
; 0.560 ; Q[21]                                    ; Q[22]                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.824      ;
; 0.561 ; Q[23]                                    ; Q[24]                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.825      ;
; 0.561 ; Q[18]                                    ; Q[19]                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.825      ;
; 0.565 ; Q[7]                                     ; Q[8]                                     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.829      ;
; 0.566 ; Q[5]                                     ; Q[6]                                     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.830      ;
; 0.566 ; Q[2]                                     ; Q[3]                                     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.830      ;
; 0.566 ; bitcount[4]                              ; I2C_control:I2C_control_0|fstate.X_SHIFT ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.831      ;
; 0.567 ; Q[0]                                     ; Q[1]                                     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.831      ;
; 0.568 ; Q[11]                                    ; Q[12]                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.832      ;
; 0.573 ; bitcount[1]                              ; bitcount[1]                              ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.837      ;
; 0.579 ; bitcount[2]                              ; bitcount[2]                              ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.843      ;
; 0.583 ; bitcount[3]                              ; bitcount[3]                              ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.847      ;
; 0.603 ; bitcount[4]                              ; I2C_control:I2C_control_0|fstate.X_STOP  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.867      ;
; 0.654 ; Q[19]                                    ; Q[20]                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.918      ;
; 0.676 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[21]                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.940      ;
; 0.686 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[23]                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.950      ;
; 0.689 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[25]                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.953      ;
; 0.706 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[26]                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.970      ;
; 0.714 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[22]                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.978      ;
; 0.720 ; I2C_control:I2C_control_0|fstate.X_STOP  ; I2C_control:I2C_control_0|fstate.X_FINAL ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.985      ;
; 0.720 ; I2C_control:I2C_control_0|fstate.X_END   ; I2C_control:I2C_control_0|fstate.X_IDLE  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.984      ;
; 0.722 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[19]                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.986      ;
; 0.723 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[24]                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.987      ;
; 0.726 ; I2C_control:I2C_control_0|fstate.X_START ; I2C_control:I2C_control_0|fstate.X_WAIT  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.989      ;
; 0.729 ; bitcount[4]                              ; ACK1~reg0                                ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.993      ;
; 0.731 ; bitcount[1]                              ; I2C_control:I2C_control_0|fstate.X_STOP  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.995      ;
; 0.739 ; bitcount[4]                              ; ACK2~reg0                                ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.003      ;
; 0.747 ; bitcount[0]                              ; bitcount[0]                              ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.011      ;
; 0.756 ; I2C_control:I2C_control_0|fstate.X_WAIT  ; I2C_control:I2C_control_0|fstate.X_SHIFT ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.020      ;
; 0.762 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; I2C_control:I2C_control_0|fstate.X_STOP  ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.025      ;
; 0.787 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[15]                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.051      ;
; 0.789 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[16]                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.053      ;
; 0.811 ; bitcount[2]                              ; I2C_control:I2C_control_0|fstate.X_STOP  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.075      ;
; 0.835 ; Q[16]                                    ; Q[17]                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.099      ;
; 0.859 ; bitcount[1]                              ; bitcount[2]                              ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.123      ;
; 0.867 ; bitcount[2]                              ; bitcount[3]                              ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.131      ;
; 0.870 ; bitcount[3]                              ; bitcount[4]                              ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.134      ;
; 0.878 ; bitcount[2]                              ; bitcount[4]                              ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.142      ;
; 0.939 ; bitcount[3]                              ; I2C_control:I2C_control_0|fstate.X_STOP  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.203      ;
; 0.939 ; bitcount[0]                              ; ACK2~reg0                                ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.203      ;
; 0.948 ; bitcount[3]                              ; ACK2~reg0                                ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.212      ;
; 0.949 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[10]                                    ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.214      ;
; 0.950 ; bitcount[0]                              ; I2C_control:I2C_control_0|fstate.X_STOP  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.214      ;
; 0.951 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[4]                                     ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.216      ;
; 0.953 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[2]                                     ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.218      ;
; 0.958 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[9]                                     ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.223      ;
; 0.958 ; bitcount[1]                              ; bitcount[3]                              ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.222      ;
; 0.963 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[14]                                    ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.228      ;
; 0.964 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[7]                                     ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.229      ;
; 0.966 ; I2C_control:I2C_control_0|fstate.X_GO    ; I2C_control:I2C_control_0|fstate.X_START ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.231      ;
; 0.967 ; bitcount[3]                              ; ACK1~reg0                                ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.231      ;
; 0.969 ; bitcount[1]                              ; bitcount[4]                              ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.233      ;
; 1.006 ; bitcount[0]                              ; ACK1~reg0                                ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.270      ;
; 1.011 ; bitcount[0]                              ; bitcount[1]                              ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.275      ;
; 1.047 ; bitcount[0]                              ; bitcount[2]                              ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.311      ;
; 1.057 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[12]                                    ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.322      ;
; 1.061 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[3]                                     ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.326      ;
; 1.063 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[1]                                     ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.328      ;
; 1.071 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[6]                                     ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.336      ;
; 1.073 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[8]                                     ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.338      ;
; 1.077 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[11]                                    ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.342      ;
; 1.089 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[13]                                    ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.354      ;
; 1.097 ; bitcount[1]                              ; I2C_control:I2C_control_0|fstate.X_SHIFT ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.362      ;
; 1.104 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[5]                                     ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.369      ;
; 1.114 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; bitcount[0]                              ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.377      ;
; 1.121 ; bitcount[0]                              ; bitcount[3]                              ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.385      ;
; 1.157 ; bitcount[0]                              ; bitcount[4]                              ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.421      ;
; 1.168 ; bitcount[2]                              ; I2C_control:I2C_control_0|fstate.X_SHIFT ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.433      ;
; 1.191 ; bitcount[4]                              ; ACK3~reg0                                ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.455      ;
; 1.213 ; I2C_control:I2C_control_0|fstate.X_END   ; ACK3~reg0                                ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.476      ;
; 1.219 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[0]                                     ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.484      ;
; 1.270 ; bitcount[2]                              ; ACK2~reg0                                ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.534      ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; ACK1~reg0                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; ACK2~reg0                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; ACK3~reg0                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; I2C_control:I2C_control_0|fstate.X_END   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; I2C_control:I2C_control_0|fstate.X_FINAL ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; I2C_control:I2C_control_0|fstate.X_GO    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; I2C_control:I2C_control_0|fstate.X_IDLE  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; I2C_control:I2C_control_0|fstate.X_SHIFT ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; I2C_control:I2C_control_0|fstate.X_START ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; I2C_control:I2C_control_0|fstate.X_STOP  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; I2C_control:I2C_control_0|fstate.X_WAIT  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; Q[0]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; Q[10]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; Q[11]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; Q[12]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; Q[13]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; Q[14]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; Q[15]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; Q[16]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; Q[17]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; Q[18]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; Q[19]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; Q[1]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; Q[20]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; Q[21]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; Q[22]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; Q[23]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; Q[24]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; Q[25]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; Q[26]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; Q[2]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; Q[3]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; Q[4]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; Q[5]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; Q[6]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; Q[7]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; Q[8]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; Q[9]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; bitcount[0]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; bitcount[1]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; bitcount[2]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; bitcount[3]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; CLK   ; Rise       ; bitcount[4]                              ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; I2C_control:I2C_control_0|fstate.X_END   ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; I2C_control:I2C_control_0|fstate.X_FINAL ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; I2C_control:I2C_control_0|fstate.X_WAIT  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; Q[15]                                    ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; Q[16]                                    ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; ACK1~reg0                                ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; ACK2~reg0                                ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; ACK3~reg0                                ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; I2C_control:I2C_control_0|fstate.X_GO    ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; I2C_control:I2C_control_0|fstate.X_IDLE  ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; I2C_control:I2C_control_0|fstate.X_SHIFT ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; I2C_control:I2C_control_0|fstate.X_START ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; I2C_control:I2C_control_0|fstate.X_STOP  ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; Q[0]                                     ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; Q[10]                                    ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; Q[11]                                    ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; Q[12]                                    ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; Q[13]                                    ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; Q[14]                                    ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; Q[17]                                    ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; Q[18]                                    ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; Q[19]                                    ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; Q[1]                                     ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; Q[20]                                    ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; Q[21]                                    ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; Q[22]                                    ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; Q[23]                                    ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; Q[24]                                    ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; Q[25]                                    ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; Q[26]                                    ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; Q[2]                                     ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; Q[3]                                     ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; Q[4]                                     ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; Q[5]                                     ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; Q[6]                                     ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; Q[7]                                     ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; Q[8]                                     ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; Q[9]                                     ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; bitcount[0]                              ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; bitcount[1]                              ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; bitcount[2]                              ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; bitcount[3]                              ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; CLK   ; Rise       ; bitcount[4]                              ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; ACK1~reg0                                ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; ACK2~reg0                                ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; ACK3~reg0                                ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; I2C_control:I2C_control_0|fstate.X_END   ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; I2C_control:I2C_control_0|fstate.X_FINAL ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; I2C_control:I2C_control_0|fstate.X_GO    ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; I2C_control:I2C_control_0|fstate.X_IDLE  ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; I2C_control:I2C_control_0|fstate.X_SHIFT ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; I2C_control:I2C_control_0|fstate.X_START ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; I2C_control:I2C_control_0|fstate.X_STOP  ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; I2C_control:I2C_control_0|fstate.X_WAIT  ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; Q[0]                                     ;
; 0.315  ; 0.533        ; 0.218          ; High Pulse Width ; CLK   ; Rise       ; Q[10]                                    ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; GO           ; CLK        ; 1.624 ; 1.849 ; Rise       ; CLK             ;
; SDIN         ; CLK        ; 0.973 ; 1.245 ; Rise       ; CLK             ;
; regdata[*]   ; CLK        ; 1.964 ; 2.130 ; Rise       ; CLK             ;
;  regdata[0]  ; CLK        ; 1.677 ; 1.928 ; Rise       ; CLK             ;
;  regdata[1]  ; CLK        ; 1.804 ; 2.008 ; Rise       ; CLK             ;
;  regdata[2]  ; CLK        ; 1.736 ; 1.935 ; Rise       ; CLK             ;
;  regdata[3]  ; CLK        ; 1.355 ; 1.541 ; Rise       ; CLK             ;
;  regdata[4]  ; CLK        ; 0.755 ; 0.989 ; Rise       ; CLK             ;
;  regdata[5]  ; CLK        ; 1.446 ; 1.697 ; Rise       ; CLK             ;
;  regdata[6]  ; CLK        ; 0.762 ; 1.001 ; Rise       ; CLK             ;
;  regdata[7]  ; CLK        ; 1.964 ; 2.130 ; Rise       ; CLK             ;
;  regdata[8]  ; CLK        ; 0.812 ; 1.049 ; Rise       ; CLK             ;
;  regdata[9]  ; CLK        ; 1.572 ; 1.767 ; Rise       ; CLK             ;
;  regdata[10] ; CLK        ; 1.249 ; 1.471 ; Rise       ; CLK             ;
;  regdata[11] ; CLK        ; 1.385 ; 1.670 ; Rise       ; CLK             ;
;  regdata[12] ; CLK        ; 0.489 ; 0.739 ; Rise       ; CLK             ;
;  regdata[13] ; CLK        ; 1.109 ; 1.385 ; Rise       ; CLK             ;
;  regdata[14] ; CLK        ; 0.790 ; 1.026 ; Rise       ; CLK             ;
;  regdata[15] ; CLK        ; 1.193 ; 1.409 ; Rise       ; CLK             ;
;  regdata[16] ; CLK        ; 1.691 ; 1.886 ; Rise       ; CLK             ;
;  regdata[17] ; CLK        ; 1.603 ; 1.783 ; Rise       ; CLK             ;
;  regdata[18] ; CLK        ; 1.653 ; 1.838 ; Rise       ; CLK             ;
;  regdata[19] ; CLK        ; 1.131 ; 1.367 ; Rise       ; CLK             ;
;  regdata[20] ; CLK        ; 1.665 ; 1.849 ; Rise       ; CLK             ;
;  regdata[21] ; CLK        ; 1.120 ; 1.337 ; Rise       ; CLK             ;
;  regdata[22] ; CLK        ; 1.754 ; 1.948 ; Rise       ; CLK             ;
;  regdata[23] ; CLK        ; 1.519 ; 1.728 ; Rise       ; CLK             ;
;  regdata[24] ; CLK        ; 1.133 ; 1.348 ; Rise       ; CLK             ;
;  regdata[25] ; CLK        ; 1.506 ; 1.709 ; Rise       ; CLK             ;
;  regdata[26] ; CLK        ; 1.236 ; 1.501 ; Rise       ; CLK             ;
; reset        ; CLK        ; 0.514 ; 0.726 ; Rise       ; CLK             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; GO           ; CLK        ; -1.059 ; -1.272 ; Rise       ; CLK             ;
; SDIN         ; CLK        ; -0.549 ; -0.744 ; Rise       ; CLK             ;
; regdata[*]   ; CLK        ; -0.116 ; -0.347 ; Rise       ; CLK             ;
;  regdata[0]  ; CLK        ; -1.204 ; -1.425 ; Rise       ; CLK             ;
;  regdata[1]  ; CLK        ; -1.380 ; -1.567 ; Rise       ; CLK             ;
;  regdata[2]  ; CLK        ; -1.277 ; -1.457 ; Rise       ; CLK             ;
;  regdata[3]  ; CLK        ; -0.948 ; -1.117 ; Rise       ; CLK             ;
;  regdata[4]  ; CLK        ; -0.333 ; -0.546 ; Rise       ; CLK             ;
;  regdata[5]  ; CLK        ; -1.021 ; -1.240 ; Rise       ; CLK             ;
;  regdata[6]  ; CLK        ; -0.378 ; -0.597 ; Rise       ; CLK             ;
;  regdata[7]  ; CLK        ; -1.497 ; -1.644 ; Rise       ; CLK             ;
;  regdata[8]  ; CLK        ; -0.425 ; -0.643 ; Rise       ; CLK             ;
;  regdata[9]  ; CLK        ; -1.120 ; -1.295 ; Rise       ; CLK             ;
;  regdata[10] ; CLK        ; -0.807 ; -1.008 ; Rise       ; CLK             ;
;  regdata[11] ; CLK        ; -0.925 ; -1.180 ; Rise       ; CLK             ;
;  regdata[12] ; CLK        ; -0.116 ; -0.347 ; Rise       ; CLK             ;
;  regdata[13] ; CLK        ; -0.698 ; -0.941 ; Rise       ; CLK             ;
;  regdata[14] ; CLK        ; -0.369 ; -0.583 ; Rise       ; CLK             ;
;  regdata[15] ; CLK        ; -0.789 ; -0.991 ; Rise       ; CLK             ;
;  regdata[16] ; CLK        ; -1.266 ; -1.446 ; Rise       ; CLK             ;
;  regdata[17] ; CLK        ; -1.185 ; -1.344 ; Rise       ; CLK             ;
;  regdata[18] ; CLK        ; -1.232 ; -1.397 ; Rise       ; CLK             ;
;  regdata[19] ; CLK        ; -0.731 ; -0.949 ; Rise       ; CLK             ;
;  regdata[20] ; CLK        ; -1.244 ; -1.408 ; Rise       ; CLK             ;
;  regdata[21] ; CLK        ; -0.717 ; -0.919 ; Rise       ; CLK             ;
;  regdata[22] ; CLK        ; -1.329 ; -1.508 ; Rise       ; CLK             ;
;  regdata[23] ; CLK        ; -1.102 ; -1.297 ; Rise       ; CLK             ;
;  regdata[24] ; CLK        ; -0.732 ; -0.930 ; Rise       ; CLK             ;
;  regdata[25] ; CLK        ; -1.091 ; -1.279 ; Rise       ; CLK             ;
;  regdata[26] ; CLK        ; -0.822 ; -1.058 ; Rise       ; CLK             ;
; reset        ; CLK        ; 1.426  ; 1.315  ; Rise       ; CLK             ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ACK       ; CLK        ; 7.466 ; 7.401 ; Rise       ; CLK             ;
; ACK1      ; CLK        ; 6.967 ; 6.847 ; Rise       ; CLK             ;
; ACK2      ; CLK        ; 7.094 ; 6.983 ; Rise       ; CLK             ;
; ACK3      ; CLK        ; 6.881 ; 6.776 ; Rise       ; CLK             ;
; SCLK      ; CLK        ; 7.612 ; 7.492 ; Rise       ; CLK             ;
; SDIN      ; CLK        ; 7.435 ; 7.290 ; Rise       ; CLK             ;
; ldnACK1   ; CLK        ; 8.261 ; 8.086 ; Rise       ; CLK             ;
; ldnACK2   ; CLK        ; 7.579 ; 7.425 ; Rise       ; CLK             ;
; ldnACK3   ; CLK        ; 7.524 ; 7.352 ; Rise       ; CLK             ;
; rstACK    ; CLK        ; 7.554 ; 7.387 ; Rise       ; CLK             ;
; SCLK      ; CLK        ; 5.586 ; 5.281 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ACK       ; CLK        ; 7.050 ; 6.990 ; Rise       ; CLK             ;
; ACK1      ; CLK        ; 6.718 ; 6.600 ; Rise       ; CLK             ;
; ACK2      ; CLK        ; 6.839 ; 6.731 ; Rise       ; CLK             ;
; ACK3      ; CLK        ; 6.635 ; 6.532 ; Rise       ; CLK             ;
; SCLK      ; CLK        ; 5.403 ; 5.105 ; Rise       ; CLK             ;
; SDIN      ; CLK        ; 6.438 ; 6.323 ; Rise       ; CLK             ;
; ldnACK1   ; CLK        ; 7.335 ; 7.129 ; Rise       ; CLK             ;
; ldnACK2   ; CLK        ; 6.622 ; 6.549 ; Rise       ; CLK             ;
; ldnACK3   ; CLK        ; 6.806 ; 6.793 ; Rise       ; CLK             ;
; rstACK    ; CLK        ; 7.278 ; 7.117 ; Rise       ; CLK             ;
; SCLK      ; CLK        ; 5.403 ; 5.105 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; reset      ; SCLK        ;    ; 5.586 ; 5.873 ;    ;
; reset      ; SDIN        ;    ; 5.033 ; 5.267 ;    ;
; reset      ; ldnACK1     ;    ; 6.322 ; 6.579 ;    ;
; reset      ; ldnACK2     ;    ; 5.661 ; 5.897 ;    ;
; reset      ; ldnACK3     ;    ; 5.284 ; 5.584 ;    ;
; reset      ; rstACK      ;    ; 5.426 ; 5.710 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; reset      ; SCLK        ;    ; 5.340 ; 5.633 ;    ;
; reset      ; SDIN        ;    ; 4.804 ; 5.031 ;    ;
; reset      ; ldnACK1     ;    ; 6.104 ; 6.355 ;    ;
; reset      ; ldnACK2     ;    ; 5.470 ; 5.700 ;    ;
; reset      ; ldnACK3     ;    ; 5.104 ; 5.395 ;    ;
; reset      ; rstACK      ;    ; 5.182 ; 5.459 ;    ;
+------------+-------------+----+-------+-------+----+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -0.194 ; -3.160            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.160 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -87.271                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                  ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.194 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; bitcount[4]                              ; CLK          ; CLK         ; 1.000        ; -0.043     ; 1.138      ;
; -0.146 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[14]                                    ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.091      ;
; -0.146 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[13]                                    ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.091      ;
; -0.146 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[12]                                    ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.091      ;
; -0.146 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[11]                                    ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.091      ;
; -0.146 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[10]                                    ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.091      ;
; -0.146 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[9]                                     ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.091      ;
; -0.146 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[8]                                     ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.091      ;
; -0.146 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[7]                                     ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.091      ;
; -0.146 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[6]                                     ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.091      ;
; -0.146 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[5]                                     ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.091      ;
; -0.146 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[4]                                     ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.091      ;
; -0.146 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[3]                                     ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.091      ;
; -0.146 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[2]                                     ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.091      ;
; -0.146 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[1]                                     ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.091      ;
; -0.143 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; bitcount[3]                              ; CLK          ; CLK         ; 1.000        ; -0.043     ; 1.087      ;
; -0.126 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; bitcount[2]                              ; CLK          ; CLK         ; 1.000        ; -0.043     ; 1.070      ;
; -0.126 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[14]                                    ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.071      ;
; -0.126 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[13]                                    ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.071      ;
; -0.126 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[12]                                    ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.071      ;
; -0.126 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[11]                                    ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.071      ;
; -0.126 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[10]                                    ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.071      ;
; -0.126 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[9]                                     ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.071      ;
; -0.126 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[8]                                     ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.071      ;
; -0.126 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[7]                                     ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.071      ;
; -0.126 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[6]                                     ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.071      ;
; -0.126 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[5]                                     ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.071      ;
; -0.126 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[4]                                     ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.071      ;
; -0.126 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[3]                                     ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.071      ;
; -0.126 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[2]                                     ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.071      ;
; -0.126 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[1]                                     ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.071      ;
; -0.123 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[0]                                     ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.068      ;
; -0.108 ; bitcount[3]                              ; ACK3~reg0                                ; CLK          ; CLK         ; 1.000        ; -0.043     ; 1.052      ;
; -0.104 ; bitcount[0]                              ; bitcount[4]                              ; CLK          ; CLK         ; 1.000        ; -0.043     ; 1.048      ;
; -0.104 ; bitcount[0]                              ; bitcount[0]                              ; CLK          ; CLK         ; 1.000        ; -0.043     ; 1.048      ;
; -0.104 ; bitcount[0]                              ; bitcount[3]                              ; CLK          ; CLK         ; 1.000        ; -0.043     ; 1.048      ;
; -0.104 ; bitcount[0]                              ; bitcount[2]                              ; CLK          ; CLK         ; 1.000        ; -0.043     ; 1.048      ;
; -0.104 ; bitcount[0]                              ; bitcount[1]                              ; CLK          ; CLK         ; 1.000        ; -0.043     ; 1.048      ;
; -0.087 ; bitcount[0]                              ; ACK3~reg0                                ; CLK          ; CLK         ; 1.000        ; -0.043     ; 1.031      ;
; -0.081 ; bitcount[3]                              ; bitcount[4]                              ; CLK          ; CLK         ; 1.000        ; -0.043     ; 1.025      ;
; -0.081 ; bitcount[3]                              ; bitcount[0]                              ; CLK          ; CLK         ; 1.000        ; -0.043     ; 1.025      ;
; -0.081 ; bitcount[3]                              ; bitcount[3]                              ; CLK          ; CLK         ; 1.000        ; -0.043     ; 1.025      ;
; -0.081 ; bitcount[3]                              ; bitcount[2]                              ; CLK          ; CLK         ; 1.000        ; -0.043     ; 1.025      ;
; -0.081 ; bitcount[3]                              ; bitcount[1]                              ; CLK          ; CLK         ; 1.000        ; -0.043     ; 1.025      ;
; -0.075 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; bitcount[1]                              ; CLK          ; CLK         ; 1.000        ; -0.043     ; 1.019      ;
; -0.056 ; I2C_control:I2C_control_0|fstate.X_END   ; ACK2~reg0                                ; CLK          ; CLK         ; 1.000        ; -0.043     ; 1.000      ;
; -0.054 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[16]                                    ; CLK          ; CLK         ; 1.000        ; -0.042     ; 0.999      ;
; -0.054 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[15]                                    ; CLK          ; CLK         ; 1.000        ; -0.042     ; 0.999      ;
; -0.050 ; I2C_control:I2C_control_0|fstate.X_END   ; ACK1~reg0                                ; CLK          ; CLK         ; 1.000        ; -0.043     ; 0.994      ;
; -0.034 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[16]                                    ; CLK          ; CLK         ; 1.000        ; -0.042     ; 0.979      ;
; -0.034 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[15]                                    ; CLK          ; CLK         ; 1.000        ; -0.042     ; 0.979      ;
; -0.028 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; ACK3~reg0                                ; CLK          ; CLK         ; 1.000        ; -0.043     ; 0.972      ;
; -0.003 ; bitcount[2]                              ; ACK3~reg0                                ; CLK          ; CLK         ; 1.000        ; -0.043     ; 0.947      ;
; -0.001 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; bitcount[0]                              ; CLK          ; CLK         ; 1.000        ; -0.043     ; 0.945      ;
; 0.001  ; bitcount[2]                              ; bitcount[4]                              ; CLK          ; CLK         ; 1.000        ; -0.043     ; 0.943      ;
; 0.001  ; bitcount[2]                              ; bitcount[0]                              ; CLK          ; CLK         ; 1.000        ; -0.043     ; 0.943      ;
; 0.001  ; bitcount[2]                              ; bitcount[3]                              ; CLK          ; CLK         ; 1.000        ; -0.043     ; 0.943      ;
; 0.001  ; bitcount[2]                              ; bitcount[2]                              ; CLK          ; CLK         ; 1.000        ; -0.043     ; 0.943      ;
; 0.001  ; bitcount[2]                              ; bitcount[1]                              ; CLK          ; CLK         ; 1.000        ; -0.043     ; 0.943      ;
; 0.014  ; bitcount[1]                              ; ACK3~reg0                                ; CLK          ; CLK         ; 1.000        ; -0.043     ; 0.930      ;
; 0.018  ; I2C_control:I2C_control_0|fstate.X_SHIFT ; ACK1~reg0                                ; CLK          ; CLK         ; 1.000        ; -0.043     ; 0.926      ;
; 0.022  ; bitcount[1]                              ; ACK1~reg0                                ; CLK          ; CLK         ; 1.000        ; -0.043     ; 0.922      ;
; 0.023  ; I2C_control:I2C_control_0|fstate.X_SHIFT ; ACK2~reg0                                ; CLK          ; CLK         ; 1.000        ; -0.043     ; 0.921      ;
; 0.025  ; bitcount[1]                              ; ACK2~reg0                                ; CLK          ; CLK         ; 1.000        ; -0.043     ; 0.919      ;
; 0.041  ; bitcount[1]                              ; bitcount[4]                              ; CLK          ; CLK         ; 1.000        ; -0.043     ; 0.903      ;
; 0.041  ; bitcount[1]                              ; bitcount[0]                              ; CLK          ; CLK         ; 1.000        ; -0.043     ; 0.903      ;
; 0.041  ; bitcount[1]                              ; bitcount[3]                              ; CLK          ; CLK         ; 1.000        ; -0.043     ; 0.903      ;
; 0.041  ; bitcount[1]                              ; bitcount[2]                              ; CLK          ; CLK         ; 1.000        ; -0.043     ; 0.903      ;
; 0.041  ; bitcount[1]                              ; bitcount[1]                              ; CLK          ; CLK         ; 1.000        ; -0.043     ; 0.903      ;
; 0.042  ; bitcount[0]                              ; I2C_control:I2C_control_0|fstate.X_SHIFT ; CLK          ; CLK         ; 1.000        ; -0.042     ; 0.903      ;
; 0.045  ; bitcount[3]                              ; I2C_control:I2C_control_0|fstate.X_SHIFT ; CLK          ; CLK         ; 1.000        ; -0.042     ; 0.900      ;
; 0.046  ; bitcount[4]                              ; ACK3~reg0                                ; CLK          ; CLK         ; 1.000        ; -0.043     ; 0.898      ;
; 0.051  ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[26]                                    ; CLK          ; CLK         ; 1.000        ; -0.042     ; 0.894      ;
; 0.051  ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[25]                                    ; CLK          ; CLK         ; 1.000        ; -0.042     ; 0.894      ;
; 0.051  ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[24]                                    ; CLK          ; CLK         ; 1.000        ; -0.042     ; 0.894      ;
; 0.051  ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[23]                                    ; CLK          ; CLK         ; 1.000        ; -0.042     ; 0.894      ;
; 0.051  ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[22]                                    ; CLK          ; CLK         ; 1.000        ; -0.042     ; 0.894      ;
; 0.051  ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[21]                                    ; CLK          ; CLK         ; 1.000        ; -0.042     ; 0.894      ;
; 0.051  ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[20]                                    ; CLK          ; CLK         ; 1.000        ; -0.042     ; 0.894      ;
; 0.051  ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[19]                                    ; CLK          ; CLK         ; 1.000        ; -0.042     ; 0.894      ;
; 0.051  ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[18]                                    ; CLK          ; CLK         ; 1.000        ; -0.042     ; 0.894      ;
; 0.051  ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[17]                                    ; CLK          ; CLK         ; 1.000        ; -0.042     ; 0.894      ;
; 0.071  ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[26]                                    ; CLK          ; CLK         ; 1.000        ; -0.042     ; 0.874      ;
; 0.071  ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[25]                                    ; CLK          ; CLK         ; 1.000        ; -0.042     ; 0.874      ;
; 0.071  ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[24]                                    ; CLK          ; CLK         ; 1.000        ; -0.042     ; 0.874      ;
; 0.071  ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[23]                                    ; CLK          ; CLK         ; 1.000        ; -0.042     ; 0.874      ;
; 0.071  ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[22]                                    ; CLK          ; CLK         ; 1.000        ; -0.042     ; 0.874      ;
; 0.071  ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[21]                                    ; CLK          ; CLK         ; 1.000        ; -0.042     ; 0.874      ;
; 0.071  ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[20]                                    ; CLK          ; CLK         ; 1.000        ; -0.042     ; 0.874      ;
; 0.071  ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[19]                                    ; CLK          ; CLK         ; 1.000        ; -0.042     ; 0.874      ;
; 0.071  ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[18]                                    ; CLK          ; CLK         ; 1.000        ; -0.042     ; 0.874      ;
; 0.071  ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[17]                                    ; CLK          ; CLK         ; 1.000        ; -0.042     ; 0.874      ;
; 0.073  ; bitcount[4]                              ; bitcount[4]                              ; CLK          ; CLK         ; 1.000        ; -0.043     ; 0.871      ;
; 0.073  ; bitcount[4]                              ; bitcount[0]                              ; CLK          ; CLK         ; 1.000        ; -0.043     ; 0.871      ;
; 0.073  ; bitcount[4]                              ; bitcount[3]                              ; CLK          ; CLK         ; 1.000        ; -0.043     ; 0.871      ;
; 0.073  ; bitcount[4]                              ; bitcount[2]                              ; CLK          ; CLK         ; 1.000        ; -0.043     ; 0.871      ;
; 0.073  ; bitcount[4]                              ; bitcount[1]                              ; CLK          ; CLK         ; 1.000        ; -0.043     ; 0.871      ;
; 0.092  ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[0]                                     ; CLK          ; CLK         ; 1.000        ; -0.042     ; 0.853      ;
; 0.093  ; bitcount[2]                              ; ACK1~reg0                                ; CLK          ; CLK         ; 1.000        ; -0.043     ; 0.851      ;
; 0.098  ; bitcount[2]                              ; ACK2~reg0                                ; CLK          ; CLK         ; 1.000        ; -0.043     ; 0.846      ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                  ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.160 ; Q[0]                                     ; Q[0]                                     ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.307      ;
; 0.160 ; ACK1~reg0                                ; ACK1~reg0                                ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.307      ;
; 0.160 ; ACK2~reg0                                ; ACK2~reg0                                ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.307      ;
; 0.160 ; ACK3~reg0                                ; ACK3~reg0                                ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.307      ;
; 0.161 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; I2C_control:I2C_control_0|fstate.X_SHIFT ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.161 ; I2C_control:I2C_control_0|fstate.X_IDLE  ; I2C_control:I2C_control_0|fstate.X_IDLE  ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.307      ;
; 0.167 ; Q[24]                                    ; Q[25]                                    ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.313      ;
; 0.167 ; Q[20]                                    ; Q[21]                                    ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.313      ;
; 0.167 ; Q[8]                                     ; Q[9]                                     ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.314      ;
; 0.167 ; Q[6]                                     ; Q[7]                                     ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.314      ;
; 0.167 ; Q[3]                                     ; Q[4]                                     ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.314      ;
; 0.167 ; Q[1]                                     ; Q[2]                                     ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.314      ;
; 0.168 ; I2C_control:I2C_control_0|fstate.X_FINAL ; I2C_control:I2C_control_0|fstate.X_END   ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.314      ;
; 0.168 ; Q[15]                                    ; Q[16]                                    ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.314      ;
; 0.168 ; Q[9]                                     ; Q[10]                                    ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.315      ;
; 0.169 ; Q[22]                                    ; Q[23]                                    ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.315      ;
; 0.170 ; Q[13]                                    ; Q[14]                                    ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.317      ;
; 0.178 ; I2C_control:I2C_control_0|fstate.X_IDLE  ; I2C_control:I2C_control_0|fstate.X_GO    ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.324      ;
; 0.190 ; bitcount[4]                              ; bitcount[4]                              ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.337      ;
; 0.223 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[20]                                    ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.369      ;
; 0.224 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[17]                                    ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.370      ;
; 0.225 ; Q[12]                                    ; Q[13]                                    ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.372      ;
; 0.228 ; Q[17]                                    ; Q[18]                                    ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.374      ;
; 0.228 ; Q[4]                                     ; Q[5]                                     ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.375      ;
; 0.229 ; Q[25]                                    ; Q[26]                                    ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.375      ;
; 0.230 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[18]                                    ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.376      ;
; 0.235 ; Q[10]                                    ; Q[11]                                    ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.382      ;
; 0.241 ; Q[14]                                    ; Q[15]                                    ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.387      ;
; 0.261 ; bitcount[4]                              ; I2C_control:I2C_control_0|fstate.X_SHIFT ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.408      ;
; 0.268 ; Q[23]                                    ; Q[24]                                    ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.414      ;
; 0.268 ; Q[21]                                    ; Q[22]                                    ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.414      ;
; 0.268 ; Q[18]                                    ; Q[19]                                    ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.414      ;
; 0.269 ; Q[7]                                     ; Q[8]                                     ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.416      ;
; 0.269 ; Q[5]                                     ; Q[6]                                     ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.416      ;
; 0.270 ; Q[2]                                     ; Q[3]                                     ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.417      ;
; 0.270 ; Q[0]                                     ; Q[1]                                     ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.417      ;
; 0.272 ; Q[11]                                    ; Q[12]                                    ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.419      ;
; 0.276 ; bitcount[1]                              ; bitcount[1]                              ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.423      ;
; 0.278 ; bitcount[2]                              ; bitcount[2]                              ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.425      ;
; 0.282 ; bitcount[3]                              ; bitcount[3]                              ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.429      ;
; 0.292 ; bitcount[4]                              ; I2C_control:I2C_control_0|fstate.X_STOP  ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.439      ;
; 0.298 ; Q[19]                                    ; Q[20]                                    ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.444      ;
; 0.334 ; I2C_control:I2C_control_0|fstate.X_END   ; I2C_control:I2C_control_0|fstate.X_IDLE  ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.480      ;
; 0.335 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[21]                                    ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.481      ;
; 0.336 ; I2C_control:I2C_control_0|fstate.X_START ; I2C_control:I2C_control_0|fstate.X_WAIT  ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.482      ;
; 0.340 ; bitcount[1]                              ; I2C_control:I2C_control_0|fstate.X_STOP  ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.487      ;
; 0.341 ; I2C_control:I2C_control_0|fstate.X_STOP  ; I2C_control:I2C_control_0|fstate.X_FINAL ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.488      ;
; 0.346 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[23]                                    ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.492      ;
; 0.348 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[25]                                    ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.494      ;
; 0.350 ; I2C_control:I2C_control_0|fstate.X_WAIT  ; I2C_control:I2C_control_0|fstate.X_SHIFT ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.496      ;
; 0.354 ; bitcount[0]                              ; bitcount[0]                              ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.501      ;
; 0.354 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[26]                                    ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.500      ;
; 0.355 ; bitcount[4]                              ; ACK2~reg0                                ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.502      ;
; 0.356 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[22]                                    ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.502      ;
; 0.362 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; I2C_control:I2C_control_0|fstate.X_STOP  ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.508      ;
; 0.364 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[24]                                    ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.510      ;
; 0.364 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[19]                                    ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.510      ;
; 0.374 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[15]                                    ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.520      ;
; 0.376 ; bitcount[4]                              ; ACK1~reg0                                ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.523      ;
; 0.376 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[16]                                    ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.522      ;
; 0.393 ; Q[16]                                    ; Q[17]                                    ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.539      ;
; 0.411 ; bitcount[2]                              ; I2C_control:I2C_control_0|fstate.X_STOP  ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.558      ;
; 0.425 ; bitcount[1]                              ; bitcount[2]                              ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.572      ;
; 0.431 ; bitcount[3]                              ; bitcount[4]                              ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.578      ;
; 0.436 ; bitcount[2]                              ; bitcount[3]                              ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.583      ;
; 0.439 ; bitcount[2]                              ; bitcount[4]                              ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.586      ;
; 0.451 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[10]                                    ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.598      ;
; 0.451 ; bitcount[3]                              ; I2C_control:I2C_control_0|fstate.X_STOP  ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.598      ;
; 0.454 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[4]                                     ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.601      ;
; 0.456 ; I2C_control:I2C_control_0|fstate.X_GO    ; I2C_control:I2C_control_0|fstate.X_START ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.603      ;
; 0.456 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[2]                                     ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.603      ;
; 0.459 ; bitcount[0]                              ; ACK2~reg0                                ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.606      ;
; 0.460 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[9]                                     ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.607      ;
; 0.466 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[14]                                    ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.613      ;
; 0.467 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[7]                                     ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.614      ;
; 0.478 ; bitcount[3]                              ; ACK1~reg0                                ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.625      ;
; 0.484 ; bitcount[3]                              ; ACK2~reg0                                ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.631      ;
; 0.486 ; bitcount[0]                              ; I2C_control:I2C_control_0|fstate.X_STOP  ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.633      ;
; 0.488 ; bitcount[1]                              ; bitcount[3]                              ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.635      ;
; 0.491 ; bitcount[1]                              ; bitcount[4]                              ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.638      ;
; 0.502 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[12]                                    ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.649      ;
; 0.505 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[3]                                     ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.652      ;
; 0.507 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[1]                                     ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.654      ;
; 0.507 ; bitcount[0]                              ; bitcount[1]                              ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.654      ;
; 0.510 ; bitcount[0]                              ; bitcount[2]                              ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.657      ;
; 0.514 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[6]                                     ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.661      ;
; 0.515 ; bitcount[0]                              ; ACK1~reg0                                ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.662      ;
; 0.516 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[8]                                     ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.663      ;
; 0.520 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[11]                                    ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.667      ;
; 0.521 ; bitcount[1]                              ; I2C_control:I2C_control_0|fstate.X_SHIFT ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.668      ;
; 0.525 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[13]                                    ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.672      ;
; 0.537 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; bitcount[0]                              ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.683      ;
; 0.539 ; I2C_control:I2C_control_0|fstate.X_GO    ; Q[5]                                     ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.686      ;
; 0.573 ; bitcount[0]                              ; bitcount[3]                              ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.720      ;
; 0.576 ; bitcount[0]                              ; bitcount[4]                              ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.723      ;
; 0.581 ; I2C_control:I2C_control_0|fstate.X_END   ; ACK3~reg0                                ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.727      ;
; 0.591 ; bitcount[4]                              ; ACK3~reg0                                ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.738      ;
; 0.601 ; I2C_control:I2C_control_0|fstate.X_SHIFT ; Q[0]                                     ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.748      ;
; 0.612 ; bitcount[2]                              ; I2C_control:I2C_control_0|fstate.X_SHIFT ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.759      ;
; 0.622 ; bitcount[4]                              ; bitcount[0]                              ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.769      ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                          ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                                      ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; CLK   ; Rise       ; ACK1~reg0                                ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; CLK   ; Rise       ; ACK2~reg0                                ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; CLK   ; Rise       ; ACK3~reg0                                ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; CLK   ; Rise       ; I2C_control:I2C_control_0|fstate.X_END   ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; CLK   ; Rise       ; I2C_control:I2C_control_0|fstate.X_FINAL ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; CLK   ; Rise       ; I2C_control:I2C_control_0|fstate.X_GO    ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; CLK   ; Rise       ; I2C_control:I2C_control_0|fstate.X_IDLE  ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; CLK   ; Rise       ; I2C_control:I2C_control_0|fstate.X_SHIFT ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; CLK   ; Rise       ; I2C_control:I2C_control_0|fstate.X_START ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; CLK   ; Rise       ; I2C_control:I2C_control_0|fstate.X_STOP  ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; CLK   ; Rise       ; I2C_control:I2C_control_0|fstate.X_WAIT  ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; CLK   ; Rise       ; Q[0]                                     ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; CLK   ; Rise       ; Q[10]                                    ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; CLK   ; Rise       ; Q[11]                                    ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; CLK   ; Rise       ; Q[12]                                    ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; CLK   ; Rise       ; Q[13]                                    ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; CLK   ; Rise       ; Q[14]                                    ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; CLK   ; Rise       ; Q[15]                                    ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; CLK   ; Rise       ; Q[16]                                    ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; CLK   ; Rise       ; Q[17]                                    ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; CLK   ; Rise       ; Q[18]                                    ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; CLK   ; Rise       ; Q[19]                                    ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; CLK   ; Rise       ; Q[1]                                     ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; CLK   ; Rise       ; Q[20]                                    ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; CLK   ; Rise       ; Q[21]                                    ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; CLK   ; Rise       ; Q[22]                                    ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; CLK   ; Rise       ; Q[23]                                    ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; CLK   ; Rise       ; Q[24]                                    ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; CLK   ; Rise       ; Q[25]                                    ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; CLK   ; Rise       ; Q[26]                                    ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; CLK   ; Rise       ; Q[2]                                     ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; CLK   ; Rise       ; Q[3]                                     ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; CLK   ; Rise       ; Q[4]                                     ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; CLK   ; Rise       ; Q[5]                                     ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; CLK   ; Rise       ; Q[6]                                     ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; CLK   ; Rise       ; Q[7]                                     ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; CLK   ; Rise       ; Q[8]                                     ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; CLK   ; Rise       ; Q[9]                                     ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; CLK   ; Rise       ; bitcount[0]                              ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; CLK   ; Rise       ; bitcount[1]                              ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; CLK   ; Rise       ; bitcount[2]                              ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; CLK   ; Rise       ; bitcount[3]                              ;
; -1.899 ; 1.000        ; 2.899          ; Min Period      ; CLK   ; Rise       ; bitcount[4]                              ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; I2C_control:I2C_control_0|fstate.X_END   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; I2C_control:I2C_control_0|fstate.X_FINAL ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; I2C_control:I2C_control_0|fstate.X_GO    ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; I2C_control:I2C_control_0|fstate.X_IDLE  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; I2C_control:I2C_control_0|fstate.X_SHIFT ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; I2C_control:I2C_control_0|fstate.X_START ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; I2C_control:I2C_control_0|fstate.X_WAIT  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Q[0]                                     ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Q[10]                                    ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Q[11]                                    ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Q[12]                                    ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Q[13]                                    ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Q[14]                                    ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Q[15]                                    ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Q[16]                                    ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Q[17]                                    ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Q[18]                                    ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Q[19]                                    ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Q[1]                                     ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Q[20]                                    ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Q[21]                                    ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Q[22]                                    ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Q[23]                                    ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Q[24]                                    ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Q[25]                                    ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Q[26]                                    ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Q[2]                                     ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Q[3]                                     ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Q[4]                                     ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Q[5]                                     ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Q[6]                                     ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Q[7]                                     ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Q[8]                                     ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Q[9]                                     ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; ACK1~reg0                                ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; ACK2~reg0                                ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; ACK3~reg0                                ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; I2C_control:I2C_control_0|fstate.X_STOP  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; bitcount[0]                              ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; bitcount[1]                              ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; bitcount[2]                              ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; bitcount[3]                              ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; bitcount[4]                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; I2C_control_0|fstate.X_START|clk         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; Q[0]|clk                                 ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; Q[10]|clk                                ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; Q[11]|clk                                ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; Q[12]|clk                                ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; Q[13]|clk                                ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; Q[14]|clk                                ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; Q[1]|clk                                 ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; Q[2]|clk                                 ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; Q[3]|clk                                 ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; Q[4]|clk                                 ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; Q[5]|clk                                 ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; Q[6]|clk                                 ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; GO           ; CLK        ; 0.821 ; 1.447 ; Rise       ; CLK             ;
; SDIN         ; CLK        ; 0.469 ; 1.062 ; Rise       ; CLK             ;
; regdata[*]   ; CLK        ; 1.029 ; 1.657 ; Rise       ; CLK             ;
;  regdata[0]  ; CLK        ; 0.856 ; 1.501 ; Rise       ; CLK             ;
;  regdata[1]  ; CLK        ; 0.956 ; 1.602 ; Rise       ; CLK             ;
;  regdata[2]  ; CLK        ; 0.920 ; 1.534 ; Rise       ; CLK             ;
;  regdata[3]  ; CLK        ; 0.696 ; 1.301 ; Rise       ; CLK             ;
;  regdata[4]  ; CLK        ; 0.362 ; 0.913 ; Rise       ; CLK             ;
;  regdata[5]  ; CLK        ; 0.758 ; 1.376 ; Rise       ; CLK             ;
;  regdata[6]  ; CLK        ; 0.378 ; 0.948 ; Rise       ; CLK             ;
;  regdata[7]  ; CLK        ; 1.029 ; 1.657 ; Rise       ; CLK             ;
;  regdata[8]  ; CLK        ; 0.398 ; 0.977 ; Rise       ; CLK             ;
;  regdata[9]  ; CLK        ; 0.817 ; 1.421 ; Rise       ; CLK             ;
;  regdata[10] ; CLK        ; 0.602 ; 1.203 ; Rise       ; CLK             ;
;  regdata[11] ; CLK        ; 0.729 ; 1.359 ; Rise       ; CLK             ;
;  regdata[12] ; CLK        ; 0.245 ; 0.792 ; Rise       ; CLK             ;
;  regdata[13] ; CLK        ; 0.570 ; 1.177 ; Rise       ; CLK             ;
;  regdata[14] ; CLK        ; 0.397 ; 0.949 ; Rise       ; CLK             ;
;  regdata[15] ; CLK        ; 0.598 ; 1.194 ; Rise       ; CLK             ;
;  regdata[16] ; CLK        ; 0.855 ; 1.482 ; Rise       ; CLK             ;
;  regdata[17] ; CLK        ; 0.819 ; 1.430 ; Rise       ; CLK             ;
;  regdata[18] ; CLK        ; 0.854 ; 1.472 ; Rise       ; CLK             ;
;  regdata[19] ; CLK        ; 0.551 ; 1.144 ; Rise       ; CLK             ;
;  regdata[20] ; CLK        ; 0.874 ; 1.484 ; Rise       ; CLK             ;
;  regdata[21] ; CLK        ; 0.538 ; 1.125 ; Rise       ; CLK             ;
;  regdata[22] ; CLK        ; 0.902 ; 1.529 ; Rise       ; CLK             ;
;  regdata[23] ; CLK        ; 0.796 ; 1.407 ; Rise       ; CLK             ;
;  regdata[24] ; CLK        ; 0.539 ; 1.133 ; Rise       ; CLK             ;
;  regdata[25] ; CLK        ; 0.785 ; 1.391 ; Rise       ; CLK             ;
;  regdata[26] ; CLK        ; 0.625 ; 1.233 ; Rise       ; CLK             ;
; reset        ; CLK        ; 0.191 ; 0.482 ; Rise       ; CLK             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; GO           ; CLK        ; -0.509 ; -1.115 ; Rise       ; CLK             ;
; SDIN         ; CLK        ; -0.225 ; -0.781 ; Rise       ; CLK             ;
; regdata[*]   ; CLK        ; -0.033 ; -0.568 ; Rise       ; CLK             ;
;  regdata[0]  ; CLK        ; -0.590 ; -1.217 ; Rise       ; CLK             ;
;  regdata[1]  ; CLK        ; -0.718 ; -1.348 ; Rise       ; CLK             ;
;  regdata[2]  ; CLK        ; -0.663 ; -1.261 ; Rise       ; CLK             ;
;  regdata[3]  ; CLK        ; -0.466 ; -1.058 ; Rise       ; CLK             ;
;  regdata[4]  ; CLK        ; -0.125 ; -0.663 ; Rise       ; CLK             ;
;  regdata[5]  ; CLK        ; -0.518 ; -1.115 ; Rise       ; CLK             ;
;  regdata[6]  ; CLK        ; -0.160 ; -0.717 ; Rise       ; CLK             ;
;  regdata[7]  ; CLK        ; -0.767 ; -1.379 ; Rise       ; CLK             ;
;  regdata[8]  ; CLK        ; -0.179 ; -0.745 ; Rise       ; CLK             ;
;  regdata[9]  ; CLK        ; -0.564 ; -1.152 ; Rise       ; CLK             ;
;  regdata[10] ; CLK        ; -0.356 ; -0.941 ; Rise       ; CLK             ;
;  regdata[11] ; CLK        ; -0.470 ; -1.083 ; Rise       ; CLK             ;
;  regdata[12] ; CLK        ; -0.033 ; -0.568 ; Rise       ; CLK             ;
;  regdata[13] ; CLK        ; -0.338 ; -0.925 ; Rise       ; CLK             ;
;  regdata[14] ; CLK        ; -0.160 ; -0.699 ; Rise       ; CLK             ;
;  regdata[15] ; CLK        ; -0.374 ; -0.956 ; Rise       ; CLK             ;
;  regdata[16] ; CLK        ; -0.619 ; -1.230 ; Rise       ; CLK             ;
;  regdata[17] ; CLK        ; -0.586 ; -1.180 ; Rise       ; CLK             ;
;  regdata[18] ; CLK        ; -0.618 ; -1.220 ; Rise       ; CLK             ;
;  regdata[19] ; CLK        ; -0.328 ; -0.907 ; Rise       ; CLK             ;
;  regdata[20] ; CLK        ; -0.638 ; -1.232 ; Rise       ; CLK             ;
;  regdata[21] ; CLK        ; -0.314 ; -0.887 ; Rise       ; CLK             ;
;  regdata[22] ; CLK        ; -0.665 ; -1.276 ; Rise       ; CLK             ;
;  regdata[23] ; CLK        ; -0.564 ; -1.160 ; Rise       ; CLK             ;
;  regdata[24] ; CLK        ; -0.315 ; -0.895 ; Rise       ; CLK             ;
;  regdata[25] ; CLK        ; -0.555 ; -1.146 ; Rise       ; CLK             ;
;  regdata[26] ; CLK        ; -0.392 ; -0.982 ; Rise       ; CLK             ;
; reset        ; CLK        ; 0.882  ; 0.556  ; Rise       ; CLK             ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ACK       ; CLK        ; 4.334 ; 4.485 ; Rise       ; CLK             ;
; ACK1      ; CLK        ; 4.075 ; 4.188 ; Rise       ; CLK             ;
; ACK2      ; CLK        ; 4.125 ; 4.259 ; Rise       ; CLK             ;
; ACK3      ; CLK        ; 4.038 ; 4.145 ; Rise       ; CLK             ;
; SCLK      ; CLK        ; 4.426 ; 4.490 ; Rise       ; CLK             ;
; SDIN      ; CLK        ; 4.236 ; 4.362 ; Rise       ; CLK             ;
; ldnACK1   ; CLK        ; 4.767 ; 4.878 ; Rise       ; CLK             ;
; ldnACK2   ; CLK        ; 4.385 ; 4.443 ; Rise       ; CLK             ;
; ldnACK3   ; CLK        ; 4.362 ; 4.391 ; Rise       ; CLK             ;
; rstACK    ; CLK        ; 4.342 ; 4.474 ; Rise       ; CLK             ;
; SCLK      ; CLK        ; 3.458 ; 3.214 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ACK       ; CLK        ; 4.114 ; 4.254 ; Rise       ; CLK             ;
; ACK1      ; CLK        ; 3.944 ; 4.053 ; Rise       ; CLK             ;
; ACK2      ; CLK        ; 3.991 ; 4.120 ; Rise       ; CLK             ;
; ACK3      ; CLK        ; 3.907 ; 4.011 ; Rise       ; CLK             ;
; SCLK      ; CLK        ; 3.371 ; 3.123 ; Rise       ; CLK             ;
; SDIN      ; CLK        ; 3.762 ; 3.808 ; Rise       ; CLK             ;
; ldnACK1   ; CLK        ; 4.286 ; 4.357 ; Rise       ; CLK             ;
; ldnACK2   ; CLK        ; 3.872 ; 3.978 ; Rise       ; CLK             ;
; ldnACK3   ; CLK        ; 3.973 ; 4.095 ; Rise       ; CLK             ;
; rstACK    ; CLK        ; 4.200 ; 4.327 ; Rise       ; CLK             ;
; SCLK      ; CLK        ; 3.371 ; 3.123 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; reset      ; SCLK        ;    ; 3.395 ; 3.614 ;    ;
; reset      ; SDIN        ;    ; 3.027 ; 3.294 ;    ;
; reset      ; ldnACK1     ;    ; 3.821 ; 3.996 ;    ;
; reset      ; ldnACK2     ;    ; 3.386 ; 3.614 ;    ;
; reset      ; ldnACK3     ;    ; 3.181 ; 3.438 ;    ;
; reset      ; rstACK      ;    ; 3.298 ; 3.553 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; reset      ; SCLK        ;    ; 3.267 ; 3.497 ;    ;
; reset      ; SDIN        ;    ; 2.907 ; 3.171 ;    ;
; reset      ; ldnACK1     ;    ; 3.708 ; 3.889 ;    ;
; reset      ; ldnACK2     ;    ; 3.289 ; 3.521 ;    ;
; reset      ; ldnACK3     ;    ; 3.087 ; 3.349 ;    ;
; reset      ; rstACK      ;    ; 3.168 ; 3.423 ;    ;
+------------+-------------+----+-------+-------+----+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.443  ; 0.160 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -1.443  ; 0.160 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -45.426 ; 0.0   ; 0.0      ; 0.0     ; -87.271             ;
;  CLK             ; -45.426 ; 0.000 ; N/A      ; N/A     ; -87.271             ;
+------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; GO           ; CLK        ; 1.867 ; 2.221 ; Rise       ; CLK             ;
; SDIN         ; CLK        ; 1.162 ; 1.555 ; Rise       ; CLK             ;
; regdata[*]   ; CLK        ; 2.214 ; 2.524 ; Rise       ; CLK             ;
;  regdata[0]  ; CLK        ; 1.921 ; 2.307 ; Rise       ; CLK             ;
;  regdata[1]  ; CLK        ; 2.044 ; 2.384 ; Rise       ; CLK             ;
;  regdata[2]  ; CLK        ; 1.976 ; 2.303 ; Rise       ; CLK             ;
;  regdata[3]  ; CLK        ; 1.559 ; 1.875 ; Rise       ; CLK             ;
;  regdata[4]  ; CLK        ; 0.925 ; 1.263 ; Rise       ; CLK             ;
;  regdata[5]  ; CLK        ; 1.667 ; 2.043 ; Rise       ; CLK             ;
;  regdata[6]  ; CLK        ; 0.930 ; 1.274 ; Rise       ; CLK             ;
;  regdata[7]  ; CLK        ; 2.214 ; 2.524 ; Rise       ; CLK             ;
;  regdata[8]  ; CLK        ; 0.987 ; 1.329 ; Rise       ; CLK             ;
;  regdata[9]  ; CLK        ; 1.798 ; 2.123 ; Rise       ; CLK             ;
;  regdata[10] ; CLK        ; 1.459 ; 1.803 ; Rise       ; CLK             ;
;  regdata[11] ; CLK        ; 1.609 ; 2.012 ; Rise       ; CLK             ;
;  regdata[12] ; CLK        ; 0.635 ; 0.980 ; Rise       ; CLK             ;
;  regdata[13] ; CLK        ; 1.311 ; 1.703 ; Rise       ; CLK             ;
;  regdata[14] ; CLK        ; 0.961 ; 1.301 ; Rise       ; CLK             ;
;  regdata[15] ; CLK        ; 1.391 ; 1.726 ; Rise       ; CLK             ;
;  regdata[16] ; CLK        ; 1.925 ; 2.253 ; Rise       ; CLK             ;
;  regdata[17] ; CLK        ; 1.832 ; 2.146 ; Rise       ; CLK             ;
;  regdata[18] ; CLK        ; 1.882 ; 2.206 ; Rise       ; CLK             ;
;  regdata[19] ; CLK        ; 1.331 ; 1.682 ; Rise       ; CLK             ;
;  regdata[20] ; CLK        ; 1.896 ; 2.213 ; Rise       ; CLK             ;
;  regdata[21] ; CLK        ; 1.319 ; 1.650 ; Rise       ; CLK             ;
;  regdata[22] ; CLK        ; 1.993 ; 2.318 ; Rise       ; CLK             ;
;  regdata[23] ; CLK        ; 1.732 ; 2.071 ; Rise       ; CLK             ;
;  regdata[24] ; CLK        ; 1.334 ; 1.666 ; Rise       ; CLK             ;
;  regdata[25] ; CLK        ; 1.725 ; 2.050 ; Rise       ; CLK             ;
;  regdata[26] ; CLK        ; 1.448 ; 1.834 ; Rise       ; CLK             ;
; reset        ; CLK        ; 0.547 ; 0.726 ; Rise       ; CLK             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; GO           ; CLK        ; -0.509 ; -1.115 ; Rise       ; CLK             ;
; SDIN         ; CLK        ; -0.225 ; -0.744 ; Rise       ; CLK             ;
; regdata[*]   ; CLK        ; -0.033 ; -0.347 ; Rise       ; CLK             ;
;  regdata[0]  ; CLK        ; -0.590 ; -1.217 ; Rise       ; CLK             ;
;  regdata[1]  ; CLK        ; -0.718 ; -1.348 ; Rise       ; CLK             ;
;  regdata[2]  ; CLK        ; -0.663 ; -1.261 ; Rise       ; CLK             ;
;  regdata[3]  ; CLK        ; -0.466 ; -1.058 ; Rise       ; CLK             ;
;  regdata[4]  ; CLK        ; -0.125 ; -0.546 ; Rise       ; CLK             ;
;  regdata[5]  ; CLK        ; -0.518 ; -1.115 ; Rise       ; CLK             ;
;  regdata[6]  ; CLK        ; -0.160 ; -0.597 ; Rise       ; CLK             ;
;  regdata[7]  ; CLK        ; -0.767 ; -1.379 ; Rise       ; CLK             ;
;  regdata[8]  ; CLK        ; -0.179 ; -0.643 ; Rise       ; CLK             ;
;  regdata[9]  ; CLK        ; -0.564 ; -1.152 ; Rise       ; CLK             ;
;  regdata[10] ; CLK        ; -0.356 ; -0.941 ; Rise       ; CLK             ;
;  regdata[11] ; CLK        ; -0.470 ; -1.083 ; Rise       ; CLK             ;
;  regdata[12] ; CLK        ; -0.033 ; -0.347 ; Rise       ; CLK             ;
;  regdata[13] ; CLK        ; -0.338 ; -0.925 ; Rise       ; CLK             ;
;  regdata[14] ; CLK        ; -0.160 ; -0.583 ; Rise       ; CLK             ;
;  regdata[15] ; CLK        ; -0.374 ; -0.956 ; Rise       ; CLK             ;
;  regdata[16] ; CLK        ; -0.619 ; -1.230 ; Rise       ; CLK             ;
;  regdata[17] ; CLK        ; -0.586 ; -1.180 ; Rise       ; CLK             ;
;  regdata[18] ; CLK        ; -0.618 ; -1.220 ; Rise       ; CLK             ;
;  regdata[19] ; CLK        ; -0.328 ; -0.907 ; Rise       ; CLK             ;
;  regdata[20] ; CLK        ; -0.638 ; -1.232 ; Rise       ; CLK             ;
;  regdata[21] ; CLK        ; -0.314 ; -0.887 ; Rise       ; CLK             ;
;  regdata[22] ; CLK        ; -0.665 ; -1.276 ; Rise       ; CLK             ;
;  regdata[23] ; CLK        ; -0.564 ; -1.160 ; Rise       ; CLK             ;
;  regdata[24] ; CLK        ; -0.315 ; -0.895 ; Rise       ; CLK             ;
;  regdata[25] ; CLK        ; -0.555 ; -1.146 ; Rise       ; CLK             ;
;  regdata[26] ; CLK        ; -0.392 ; -0.982 ; Rise       ; CLK             ;
; reset        ; CLK        ; 1.597  ; 1.495  ; Rise       ; CLK             ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ACK       ; CLK        ; 8.220 ; 8.237 ; Rise       ; CLK             ;
; ACK1      ; CLK        ; 7.667 ; 7.616 ; Rise       ; CLK             ;
; ACK2      ; CLK        ; 7.794 ; 7.783 ; Rise       ; CLK             ;
; ACK3      ; CLK        ; 7.577 ; 7.540 ; Rise       ; CLK             ;
; SCLK      ; CLK        ; 8.387 ; 8.308 ; Rise       ; CLK             ;
; SDIN      ; CLK        ; 8.175 ; 8.138 ; Rise       ; CLK             ;
; ldnACK1   ; CLK        ; 9.099 ; 8.976 ; Rise       ; CLK             ;
; ldnACK2   ; CLK        ; 8.365 ; 8.253 ; Rise       ; CLK             ;
; ldnACK3   ; CLK        ; 8.326 ; 8.184 ; Rise       ; CLK             ;
; rstACK    ; CLK        ; 8.293 ; 8.226 ; Rise       ; CLK             ;
; SCLK      ; CLK        ; 6.068 ; 5.864 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ACK       ; CLK        ; 4.114 ; 4.254 ; Rise       ; CLK             ;
; ACK1      ; CLK        ; 3.944 ; 4.053 ; Rise       ; CLK             ;
; ACK2      ; CLK        ; 3.991 ; 4.120 ; Rise       ; CLK             ;
; ACK3      ; CLK        ; 3.907 ; 4.011 ; Rise       ; CLK             ;
; SCLK      ; CLK        ; 3.371 ; 3.123 ; Rise       ; CLK             ;
; SDIN      ; CLK        ; 3.762 ; 3.808 ; Rise       ; CLK             ;
; ldnACK1   ; CLK        ; 4.286 ; 4.357 ; Rise       ; CLK             ;
; ldnACK2   ; CLK        ; 3.872 ; 3.978 ; Rise       ; CLK             ;
; ldnACK3   ; CLK        ; 3.973 ; 4.095 ; Rise       ; CLK             ;
; rstACK    ; CLK        ; 4.200 ; 4.327 ; Rise       ; CLK             ;
; SCLK      ; CLK        ; 3.371 ; 3.123 ; Fall       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Progagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; reset      ; SCLK        ;    ; 6.209 ; 6.393 ;    ;
; reset      ; SDIN        ;    ; 5.601 ; 5.770 ;    ;
; reset      ; ldnACK1     ;    ; 7.010 ; 7.179 ;    ;
; reset      ; ldnACK2     ;    ; 6.287 ; 6.445 ;    ;
; reset      ; ldnACK3     ;    ; 5.867 ; 6.111 ;    ;
; reset      ; rstACK      ;    ; 6.020 ; 6.235 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; reset      ; SCLK        ;    ; 3.267 ; 3.497 ;    ;
; reset      ; SDIN        ;    ; 2.907 ; 3.171 ;    ;
; reset      ; ldnACK1     ;    ; 3.708 ; 3.889 ;    ;
; reset      ; ldnACK2     ;    ; 3.289 ; 3.521 ;    ;
; reset      ; ldnACK3     ;    ; 3.087 ; 3.349 ;    ;
; reset      ; rstACK      ;    ; 3.168 ; 3.423 ;    ;
+------------+-------------+----+-------+-------+----+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; SCLK          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ACK           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; rstACK        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ACK1          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ACK2          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ACK3          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ldnACK1       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ldnACK2       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ldnACK3       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; SDIN          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SDIN                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; regdata[26]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; GO                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; regdata[25]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; regdata[24]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; regdata[23]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; regdata[22]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; regdata[21]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; regdata[20]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; regdata[19]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; regdata[18]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; regdata[17]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; regdata[16]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; regdata[15]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; regdata[14]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; regdata[13]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; regdata[12]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; regdata[11]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; regdata[10]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; regdata[9]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; regdata[8]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; regdata[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; regdata[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; regdata[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; regdata[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; regdata[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; regdata[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; regdata[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; regdata[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SCLK          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ACK           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; rstACK        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ACK1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ACK2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ACK3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ldnACK1       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ldnACK2       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ldnACK3       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; SDIN          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SCLK          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ACK           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; rstACK        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ACK1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ACK2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ACK3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ldnACK1       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ldnACK2       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ldnACK3       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; SDIN          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SCLK          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ACK           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; rstACK        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ACK1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ACK2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ACK3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ldnACK1       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ldnACK2       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ldnACK3       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; SDIN          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 201      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 201      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Registers Without Clock Pin     ; 0     ; 0    ;
; Unconstrained Input Ports       ; 31    ; 31   ;
; Unconstrained Input Port Paths  ; 82    ; 82   ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 39    ; 39   ;
; Unconstrained Reg-to-Reg Paths  ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 10.0 Build 218 06/27/2010 SJ Web Edition
    Info: Processing started: Fri Sep 01 11:38:02 2017
Info: Command: quartus_sta I2C_write -c I2C_write
Info: qsta_default_script.tcl version: #1
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'I2C_write.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name CLK CLK
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -1.443
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.443       -45.426 CLK 
Info: Worst-case hold slack is 0.381
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.381         0.000 CLK 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -58.255 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -1.215
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.215       -38.145 CLK 
Info: Worst-case hold slack is 0.333
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.333         0.000 CLK 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -58.255 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -0.194
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.194        -3.160 CLK 
Info: Worst-case hold slack is 0.160
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.160         0.000 CLK 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -87.271 CLK 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 337 megabytes
    Info: Processing ended: Fri Sep 01 11:38:07 2017
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:03


