Fitter report for pipe_computer
Tue Dec 11 13:36:49 2018
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Routing Usage Summary
 25. I/O Rules Summary
 26. I/O Rules Details
 27. I/O Rules Matrix
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Estimated Delay Added for Hold Timing Summary
 31. Estimated Delay Added for Hold Timing Details
 32. Fitter Messages
 33. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+---------------------------------+--------------------------------------------+
; Fitter Status                   ; Successful - Tue Dec 11 13:36:49 2018      ;
; Quartus II 64-Bit Version       ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                   ; pipe_computer                              ;
; Top-level Entity Name           ; pipe_computer                              ;
; Family                          ; Cyclone V                                  ;
; Device                          ; 5CSEMA5F31C6                               ;
; Timing Models                   ; Preliminary                                ;
; Logic utilization (in ALMs)     ; 1,429 / 32,070 ( 4 % )                     ;
; Total registers                 ; 1549                                       ;
; Total pins                      ; 67 / 457 ( 15 % )                          ;
; Total virtual pins              ; 0                                          ;
; Total block memory bits         ; 5,120 / 4,065,280 ( < 1 % )                ;
; Total DSP Blocks                ; 0 / 87 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0                                          ;
; Total HSSI PMA RX Deserializers ; 0                                          ;
; Total HSSI TX PCSs              ; 0                                          ;
; Total HSSI TX Channels          ; 0                                          ;
; Total PLLs                      ; 0 / 6 ( 0 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                              ;
+---------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                          ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                                     ; Setting             ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                                     ; 5CSEMA5F31C6        ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                  ;                                       ;
; Device I/O Standard                                                        ; 2.5 V               ;                                       ;
; Reserve all unused pins                                                    ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                                      ; Off                 ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                  ; On                                    ;
; Enable compact report table                                                ; Off                 ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                 ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC         ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                  ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                  ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                 ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                 ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal              ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                   ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                 ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                          ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                 ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                ; Auto                                  ;
; Auto Global Clock                                                          ; On                  ; On                                    ;
; Auto Global Register Control Signals                                       ; On                  ; On                                    ;
; Synchronizer Identification                                                ; Off                 ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                  ; On                                    ;
; Optimize Design for Metastability                                          ; On                  ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz         ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                 ; Off                                   ;
; Clamping Diode                                                             ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                 ; Off                                   ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; HEX0[6]  ; Missing drive strength and slew rate ;
; HEX0[5]  ; Missing drive strength and slew rate ;
; HEX0[4]  ; Missing drive strength and slew rate ;
; HEX0[3]  ; Missing drive strength and slew rate ;
; HEX0[2]  ; Missing drive strength and slew rate ;
; HEX0[1]  ; Missing drive strength and slew rate ;
; HEX0[0]  ; Missing drive strength and slew rate ;
; HEX1[6]  ; Missing drive strength and slew rate ;
; HEX1[5]  ; Missing drive strength and slew rate ;
; HEX1[4]  ; Missing drive strength and slew rate ;
; HEX1[3]  ; Missing drive strength and slew rate ;
; HEX1[2]  ; Missing drive strength and slew rate ;
; HEX1[1]  ; Missing drive strength and slew rate ;
; HEX1[0]  ; Missing drive strength and slew rate ;
; HEX2[6]  ; Missing drive strength and slew rate ;
; HEX2[5]  ; Missing drive strength and slew rate ;
; HEX2[4]  ; Missing drive strength and slew rate ;
; HEX2[3]  ; Missing drive strength and slew rate ;
; HEX2[2]  ; Missing drive strength and slew rate ;
; HEX2[1]  ; Missing drive strength and slew rate ;
; HEX2[0]  ; Missing drive strength and slew rate ;
; HEX3[6]  ; Missing drive strength and slew rate ;
; HEX3[5]  ; Missing drive strength and slew rate ;
; HEX3[4]  ; Missing drive strength and slew rate ;
; HEX3[3]  ; Missing drive strength and slew rate ;
; HEX3[2]  ; Missing drive strength and slew rate ;
; HEX3[1]  ; Missing drive strength and slew rate ;
; HEX3[0]  ; Missing drive strength and slew rate ;
; HEX4[6]  ; Missing drive strength and slew rate ;
; HEX4[5]  ; Missing drive strength and slew rate ;
; HEX4[4]  ; Missing drive strength and slew rate ;
; HEX4[3]  ; Missing drive strength and slew rate ;
; HEX4[2]  ; Missing drive strength and slew rate ;
; HEX4[1]  ; Missing drive strength and slew rate ;
; HEX4[0]  ; Missing drive strength and slew rate ;
; HEX5[6]  ; Missing drive strength and slew rate ;
; HEX5[5]  ; Missing drive strength and slew rate ;
; HEX5[4]  ; Missing drive strength and slew rate ;
; HEX5[3]  ; Missing drive strength and slew rate ;
; HEX5[2]  ; Missing drive strength and slew rate ;
; HEX5[1]  ; Missing drive strength and slew rate ;
; HEX5[0]  ; Missing drive strength and slew rate ;
; LEDR[9]  ; Missing drive strength and slew rate ;
; LEDR[8]  ; Missing drive strength and slew rate ;
; LEDR[7]  ; Missing drive strength and slew rate ;
; LEDR[6]  ; Missing drive strength and slew rate ;
; LEDR[5]  ; Missing drive strength and slew rate ;
; LEDR[4]  ; Missing drive strength and slew rate ;
; LEDR[3]  ; Missing drive strength and slew rate ;
; LEDR[2]  ; Missing drive strength and slew rate ;
; LEDR[1]  ; Missing drive strength and slew rate ;
; LEDR[0]  ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                              ;
+------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                           ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                              ; Destination Port ; Destination Port Name ;
+------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; CLOCK_50~inputCLKENA0                          ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                               ;                  ;                       ;
; KEY[0]~inputCLKENA0                            ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                               ;                  ;                       ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[0]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipe_F_stage:inst2|pipe_instmem:instmem|rom_1port:irom|altsyncram:altsyncram_component|altsyncram_pqg1:auto_generated|q_a[0]  ; PORTADATAOUT     ;                       ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[1]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipe_F_stage:inst2|pipe_instmem:instmem|rom_1port:irom|altsyncram:altsyncram_component|altsyncram_pqg1:auto_generated|q_a[1]  ; PORTADATAOUT     ;                       ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[2]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipe_F_stage:inst2|pipe_instmem:instmem|rom_1port:irom|altsyncram:altsyncram_component|altsyncram_pqg1:auto_generated|q_a[2]  ; PORTADATAOUT     ;                       ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[3]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipe_F_stage:inst2|pipe_instmem:instmem|rom_1port:irom|altsyncram:altsyncram_component|altsyncram_pqg1:auto_generated|q_a[3]  ; PORTADATAOUT     ;                       ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[4]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipe_F_stage:inst2|pipe_instmem:instmem|rom_1port:irom|altsyncram:altsyncram_component|altsyncram_pqg1:auto_generated|q_a[4]  ; PORTADATAOUT     ;                       ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[5]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipe_F_stage:inst2|pipe_instmem:instmem|rom_1port:irom|altsyncram:altsyncram_component|altsyncram_pqg1:auto_generated|q_a[5]  ; PORTADATAOUT     ;                       ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[6]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipe_F_stage:inst2|pipe_instmem:instmem|rom_1port:irom|altsyncram:altsyncram_component|altsyncram_pqg1:auto_generated|q_a[6]  ; PORTADATAOUT     ;                       ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[7]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipe_F_stage:inst2|pipe_instmem:instmem|rom_1port:irom|altsyncram:altsyncram_component|altsyncram_pqg1:auto_generated|q_a[7]  ; PORTADATAOUT     ;                       ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[8]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipe_F_stage:inst2|pipe_instmem:instmem|rom_1port:irom|altsyncram:altsyncram_component|altsyncram_pqg1:auto_generated|q_a[8]  ; PORTADATAOUT     ;                       ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[9]           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipe_F_stage:inst2|pipe_instmem:instmem|rom_1port:irom|altsyncram:altsyncram_component|altsyncram_pqg1:auto_generated|q_a[9]  ; PORTADATAOUT     ;                       ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[10]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipe_F_stage:inst2|pipe_instmem:instmem|rom_1port:irom|altsyncram:altsyncram_component|altsyncram_pqg1:auto_generated|q_a[10] ; PORTADATAOUT     ;                       ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[11]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipe_F_stage:inst2|pipe_instmem:instmem|rom_1port:irom|altsyncram:altsyncram_component|altsyncram_pqg1:auto_generated|q_a[11] ; PORTADATAOUT     ;                       ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[12]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipe_F_stage:inst2|pipe_instmem:instmem|rom_1port:irom|altsyncram:altsyncram_component|altsyncram_pqg1:auto_generated|q_a[12] ; PORTADATAOUT     ;                       ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[13]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipe_F_stage:inst2|pipe_instmem:instmem|rom_1port:irom|altsyncram:altsyncram_component|altsyncram_pqg1:auto_generated|q_a[13] ; PORTADATAOUT     ;                       ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[14]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipe_F_stage:inst2|pipe_instmem:instmem|rom_1port:irom|altsyncram:altsyncram_component|altsyncram_pqg1:auto_generated|q_a[14] ; PORTADATAOUT     ;                       ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[15]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipe_F_stage:inst2|pipe_instmem:instmem|rom_1port:irom|altsyncram:altsyncram_component|altsyncram_pqg1:auto_generated|q_a[15] ; PORTADATAOUT     ;                       ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[16]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipe_F_stage:inst2|pipe_instmem:instmem|rom_1port:irom|altsyncram:altsyncram_component|altsyncram_pqg1:auto_generated|q_a[16] ; PORTADATAOUT     ;                       ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[17]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipe_F_stage:inst2|pipe_instmem:instmem|rom_1port:irom|altsyncram:altsyncram_component|altsyncram_pqg1:auto_generated|q_a[17] ; PORTADATAOUT     ;                       ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[18]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipe_F_stage:inst2|pipe_instmem:instmem|rom_1port:irom|altsyncram:altsyncram_component|altsyncram_pqg1:auto_generated|q_a[18] ; PORTADATAOUT     ;                       ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[19]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipe_F_stage:inst2|pipe_instmem:instmem|rom_1port:irom|altsyncram:altsyncram_component|altsyncram_pqg1:auto_generated|q_a[19] ; PORTADATAOUT     ;                       ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[20]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipe_F_stage:inst2|pipe_instmem:instmem|rom_1port:irom|altsyncram:altsyncram_component|altsyncram_pqg1:auto_generated|q_a[20] ; PORTADATAOUT     ;                       ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[21]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipe_F_stage:inst2|pipe_instmem:instmem|rom_1port:irom|altsyncram:altsyncram_component|altsyncram_pqg1:auto_generated|q_a[21] ; PORTADATAOUT     ;                       ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[22]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipe_F_stage:inst2|pipe_instmem:instmem|rom_1port:irom|altsyncram:altsyncram_component|altsyncram_pqg1:auto_generated|q_a[22] ; PORTADATAOUT     ;                       ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[23]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipe_F_stage:inst2|pipe_instmem:instmem|rom_1port:irom|altsyncram:altsyncram_component|altsyncram_pqg1:auto_generated|q_a[23] ; PORTADATAOUT     ;                       ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[24]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipe_F_stage:inst2|pipe_instmem:instmem|rom_1port:irom|altsyncram:altsyncram_component|altsyncram_pqg1:auto_generated|q_a[24] ; PORTADATAOUT     ;                       ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[25]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipe_F_stage:inst2|pipe_instmem:instmem|rom_1port:irom|altsyncram:altsyncram_component|altsyncram_pqg1:auto_generated|q_a[25] ; PORTADATAOUT     ;                       ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[26]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipe_F_stage:inst2|pipe_instmem:instmem|rom_1port:irom|altsyncram:altsyncram_component|altsyncram_pqg1:auto_generated|q_a[26] ; PORTADATAOUT     ;                       ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[27]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipe_F_stage:inst2|pipe_instmem:instmem|rom_1port:irom|altsyncram:altsyncram_component|altsyncram_pqg1:auto_generated|q_a[27] ; PORTADATAOUT     ;                       ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[28]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipe_F_stage:inst2|pipe_instmem:instmem|rom_1port:irom|altsyncram:altsyncram_component|altsyncram_pqg1:auto_generated|q_a[28] ; PORTADATAOUT     ;                       ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[29]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipe_F_stage:inst2|pipe_instmem:instmem|rom_1port:irom|altsyncram:altsyncram_component|altsyncram_pqg1:auto_generated|q_a[29] ; PORTADATAOUT     ;                       ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[30]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipe_F_stage:inst2|pipe_instmem:instmem|rom_1port:irom|altsyncram:altsyncram_component|altsyncram_pqg1:auto_generated|q_a[30] ; PORTADATAOUT     ;                       ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[31]          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipe_F_stage:inst2|pipe_instmem:instmem|rom_1port:irom|altsyncram:altsyncram_component|altsyncram_pqg1:auto_generated|q_a[31] ; PORTADATAOUT     ;                       ;
; pipe_D_reg:inst3|dffe32:pc4_r_d|q[18]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_reg:inst3|dffe32:pc4_r_d|q[18]~DUPLICATE                                                                               ;                  ;                       ;
; pipe_D_reg:inst3|dffe32:pc4_r_d|q[29]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_reg:inst3|dffe32:pc4_r_d|q[29]~DUPLICATE                                                                               ;                  ;                       ;
; pipe_D_reg:inst3|dffe32:pc4_r_d|q[30]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_reg:inst3|dffe32:pc4_r_d|q[30]~DUPLICATE                                                                               ;                  ;                       ;
; pipe_D_reg:inst3|dffe32:pc4_r_d|q[31]          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_reg:inst3|dffe32:pc4_r_d|q[31]~DUPLICATE                                                                               ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[1][8]   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[1][8]~DUPLICATE                                                                        ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[1][12]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[1][12]~DUPLICATE                                                                       ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[1][17]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[1][17]~DUPLICATE                                                                       ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[1][19]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[1][19]~DUPLICATE                                                                       ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[1][26]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[1][26]~DUPLICATE                                                                       ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[1][27]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[1][27]~DUPLICATE                                                                       ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[1][28]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[1][28]~DUPLICATE                                                                       ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[1][30]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[1][30]~DUPLICATE                                                                       ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[1][31]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[1][31]~DUPLICATE                                                                       ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[2][3]   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[2][3]~DUPLICATE                                                                        ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[2][5]   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[2][5]~DUPLICATE                                                                        ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[2][11]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[2][11]~DUPLICATE                                                                       ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[2][15]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[2][15]~DUPLICATE                                                                       ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[2][17]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[2][17]~DUPLICATE                                                                       ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[2][27]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[2][27]~DUPLICATE                                                                       ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[3][3]   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[3][3]~DUPLICATE                                                                        ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[3][7]   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[3][7]~DUPLICATE                                                                        ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[3][10]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[3][10]~DUPLICATE                                                                       ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[3][13]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[3][13]~DUPLICATE                                                                       ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[3][14]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[3][14]~DUPLICATE                                                                       ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[3][15]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[3][15]~DUPLICATE                                                                       ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[3][17]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[3][17]~DUPLICATE                                                                       ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[3][18]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[3][18]~DUPLICATE                                                                       ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[3][19]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[3][19]~DUPLICATE                                                                       ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[3][20]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[3][20]~DUPLICATE                                                                       ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[3][29]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[3][29]~DUPLICATE                                                                       ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[4][1]   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[4][1]~DUPLICATE                                                                        ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[4][6]   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[4][6]~DUPLICATE                                                                        ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[4][17]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[4][17]~DUPLICATE                                                                       ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[4][27]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[4][27]~DUPLICATE                                                                       ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[5][1]   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[5][1]~DUPLICATE                                                                        ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[5][3]   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[5][3]~DUPLICATE                                                                        ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[5][4]   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[5][4]~DUPLICATE                                                                        ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[5][11]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[5][11]~DUPLICATE                                                                       ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[5][24]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[5][24]~DUPLICATE                                                                       ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[5][29]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[5][29]~DUPLICATE                                                                       ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[6][3]   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[6][3]~DUPLICATE                                                                        ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[6][5]   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[6][5]~DUPLICATE                                                                        ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[6][11]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[6][11]~DUPLICATE                                                                       ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[6][15]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[6][15]~DUPLICATE                                                                       ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[7][7]   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[7][7]~DUPLICATE                                                                        ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[7][11]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[7][11]~DUPLICATE                                                                       ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[7][13]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[7][13]~DUPLICATE                                                                       ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[7][15]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[7][15]~DUPLICATE                                                                       ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[7][24]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[7][24]~DUPLICATE                                                                       ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[8][24]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[8][24]~DUPLICATE                                                                       ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[8][27]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[8][27]~DUPLICATE                                                                       ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[8][29]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[8][29]~DUPLICATE                                                                       ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[8][30]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[8][30]~DUPLICATE                                                                       ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[9][13]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[9][13]~DUPLICATE                                                                       ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[9][24]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[9][24]~DUPLICATE                                                                       ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[10][6]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[10][6]~DUPLICATE                                                                       ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[10][11] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[10][11]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[10][27] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[10][27]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[10][29] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[10][29]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[10][30] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[10][30]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[10][31] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[10][31]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[11][11] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[11][11]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[11][12] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[11][12]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[11][24] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[11][24]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[11][27] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[11][27]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[12][26] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[12][26]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[13][24] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[13][24]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[13][29] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[13][29]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[14][24] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[14][24]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[14][28] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[14][28]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[15][29] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[15][29]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[15][30] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[15][30]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[16][8]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[16][8]~DUPLICATE                                                                       ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[16][12] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[16][12]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[16][16] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[16][16]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[16][25] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[16][25]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[16][26] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[16][26]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[17][12] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[17][12]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[17][19] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[17][19]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[17][26] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[17][26]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[17][27] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[17][27]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[18][0]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[18][0]~DUPLICATE                                                                       ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[18][3]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[18][3]~DUPLICATE                                                                       ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[18][15] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[18][15]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[18][16] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[18][16]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[18][18] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[18][18]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[18][26] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[18][26]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[18][30] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[18][30]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[19][11] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[19][11]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[19][16] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[19][16]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[19][17] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[19][17]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[20][12] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[20][12]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[20][13] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[20][13]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[20][16] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[20][16]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[20][25] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[20][25]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[21][4]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[21][4]~DUPLICATE                                                                       ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[21][12] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[21][12]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[21][15] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[21][15]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[21][19] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[21][19]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[22][15] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[22][15]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[22][19] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[22][19]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[22][26] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[22][26]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[22][30] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[22][30]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[23][1]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[23][1]~DUPLICATE                                                                       ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[23][7]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[23][7]~DUPLICATE                                                                       ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[23][8]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[23][8]~DUPLICATE                                                                       ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[23][11] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[23][11]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[23][12] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[23][12]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[23][16] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[23][16]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[23][17] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[23][17]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[23][30] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[23][30]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[24][6]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[24][6]~DUPLICATE                                                                       ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[24][13] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[24][13]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[24][16] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[24][16]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[25][12] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[25][12]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[25][15] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[25][15]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[25][27] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[25][27]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[26][5]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[26][5]~DUPLICATE                                                                       ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[26][10] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[26][10]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[26][12] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[26][12]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[26][16] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[26][16]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[26][17] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[26][17]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[26][22] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[26][22]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[26][26] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[26][26]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[26][30] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[26][30]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[27][1]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[27][1]~DUPLICATE                                                                       ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[27][13] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[27][13]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[27][17] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[27][17]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[27][18] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[27][18]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[27][21] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[27][21]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[27][25] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[27][25]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[28][13] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[28][13]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[29][10] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[29][10]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[30][10] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[30][10]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[30][14] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[30][14]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[30][15] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[30][15]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[30][17] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[30][17]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[30][18] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[30][18]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[30][19] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[30][19]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[30][29] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[30][29]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[30][31] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[30][31]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[31][0]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[31][0]~DUPLICATE                                                                       ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[31][1]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[31][1]~DUPLICATE                                                                       ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[31][15] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[31][15]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[31][16] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[31][16]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[31][24] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[31][24]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_D_stage:inst4|regfile:rf|register[31][30] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_D_stage:inst4|regfile:rf|register[31][30]~DUPLICATE                                                                      ;                  ;                       ;
; pipe_E_reg:inst5|dff1:shift_r_e|q              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_E_reg:inst5|dff1:shift_r_e|q~DUPLICATE                                                                                   ;                  ;                       ;
; pipe_E_reg:inst5|dff4:aluc_r_e|q[1]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_E_reg:inst5|dff4:aluc_r_e|q[1]~DUPLICATE                                                                                 ;                  ;                       ;
; pipe_E_reg:inst5|dff5:rn_r_e|q[2]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_E_reg:inst5|dff5:rn_r_e|q[2]~DUPLICATE                                                                                   ;                  ;                       ;
; pipe_E_reg:inst5|dff5:rn_r_e|q[3]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_E_reg:inst5|dff5:rn_r_e|q[3]~DUPLICATE                                                                                   ;                  ;                       ;
; pipe_E_reg:inst5|dff32:b_r_e|q[19]             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_E_reg:inst5|dff32:b_r_e|q[19]~DUPLICATE                                                                                  ;                  ;                       ;
; pipe_E_reg:inst5|dff32:b_r_e|q[20]             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_E_reg:inst5|dff32:b_r_e|q[20]~DUPLICATE                                                                                  ;                  ;                       ;
; pipe_E_reg:inst5|dff32:b_r_e|q[21]             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_E_reg:inst5|dff32:b_r_e|q[21]~DUPLICATE                                                                                  ;                  ;                       ;
; pipe_E_reg:inst5|dff32:b_r_e|q[23]             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_E_reg:inst5|dff32:b_r_e|q[23]~DUPLICATE                                                                                  ;                  ;                       ;
; pipe_E_reg:inst5|dff32:b_r_e|q[26]             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_E_reg:inst5|dff32:b_r_e|q[26]~DUPLICATE                                                                                  ;                  ;                       ;
; pipe_E_reg:inst5|dff32:imm_r_e|q[0]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_E_reg:inst5|dff32:imm_r_e|q[0]~DUPLICATE                                                                                 ;                  ;                       ;
; pipe_E_reg:inst5|dff32:imm_r_e|q[3]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_E_reg:inst5|dff32:imm_r_e|q[3]~DUPLICATE                                                                                 ;                  ;                       ;
; pipe_E_reg:inst5|dff32:imm_r_e|q[5]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_E_reg:inst5|dff32:imm_r_e|q[5]~DUPLICATE                                                                                 ;                  ;                       ;
; pipe_M_reg:inst7|dff32:alu_r_m|q[1]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_M_reg:inst7|dff32:alu_r_m|q[1]~DUPLICATE                                                                                 ;                  ;                       ;
; pipe_M_reg:inst7|dff32:alu_r_m|q[2]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_M_reg:inst7|dff32:alu_r_m|q[2]~DUPLICATE                                                                                 ;                  ;                       ;
; pipe_M_reg:inst7|dff32:alu_r_m|q[3]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_M_reg:inst7|dff32:alu_r_m|q[3]~DUPLICATE                                                                                 ;                  ;                       ;
; pipe_M_reg:inst7|dff32:alu_r_m|q[5]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_M_reg:inst7|dff32:alu_r_m|q[5]~DUPLICATE                                                                                 ;                  ;                       ;
; pipe_M_reg:inst7|dff32:alu_r_m|q[7]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_M_reg:inst7|dff32:alu_r_m|q[7]~DUPLICATE                                                                                 ;                  ;                       ;
; pipe_M_reg:inst7|dff32:alu_r_m|q[13]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_M_reg:inst7|dff32:alu_r_m|q[13]~DUPLICATE                                                                                ;                  ;                       ;
; pipe_M_reg:inst7|dff32:alu_r_m|q[17]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_M_reg:inst7|dff32:alu_r_m|q[17]~DUPLICATE                                                                                ;                  ;                       ;
; pipe_M_reg:inst7|dff32:alu_r_m|q[27]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_M_reg:inst7|dff32:alu_r_m|q[27]~DUPLICATE                                                                                ;                  ;                       ;
; pipe_M_reg:inst7|dff32:alu_r_m|q[29]           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_M_reg:inst7|dff32:alu_r_m|q[29]~DUPLICATE                                                                                ;                  ;                       ;
; pipe_W_reg:inst9|dff1:wreg_r_w|q               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_W_reg:inst9|dff1:wreg_r_w|q~DUPLICATE                                                                                    ;                  ;                       ;
; pipe_W_reg:inst9|dff5:rn_r_w|q[4]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipe_W_reg:inst9|dff5:rn_r_w|q[4]~DUPLICATE                                                                                   ;                  ;                       ;
+------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 3468 ) ; 0.00 % ( 0 / 3468 )        ; 0.00 % ( 0 / 3468 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 3468 ) ; 0.00 % ( 0 / 3468 )        ; 0.00 % ( 0 / 3468 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 3468 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/git/PipelineCPU/output_files/pipe_computer.pin.


+------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                            ;
+-------------------------------------------------------------+--------------------+-------+
; Resource                                                    ; Usage              ; %     ;
+-------------------------------------------------------------+--------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1,429 / 32,070     ; 4 %   ;
; ALMs needed [=A-B+C]                                        ; 1,429              ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1,652 / 32,070     ; 5 %   ;
;         [a] ALMs used for LUT logic and registers           ; 195                ;       ;
;         [b] ALMs used for LUT logic                         ; 971                ;       ;
;         [c] ALMs used for registers                         ; 486                ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                  ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 264 / 32,070       ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 41 / 32,070        ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                  ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 7                  ;       ;
;         [c] Due to LAB input limits                         ; 34                 ;       ;
;         [d] Due to virtual I/Os                             ; 0                  ;       ;
;                                                             ;                    ;       ;
; Difficulty packing design                                   ; Low                ;       ;
;                                                             ;                    ;       ;
; Total LABs:  partially or completely used                   ; 199 / 3,207        ; 6 %   ;
;     -- Logic LABs                                           ; 199                ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                  ;       ;
;                                                             ;                    ;       ;
; Combinational ALUT usage for logic                          ; 1,857              ;       ;
;     -- 7 input functions                                    ; 24                 ;       ;
;     -- 6 input functions                                    ; 1,036              ;       ;
;     -- 5 input functions                                    ; 255                ;       ;
;     -- 4 input functions                                    ; 116                ;       ;
;     -- <=3 input functions                                  ; 426                ;       ;
; Combinational ALUT usage for route-throughs                 ; 196                ;       ;
; Dedicated logic registers                                   ; 1,549              ;       ;
;     -- By type:                                             ;                    ;       ;
;         -- Primary logic registers                          ; 1,361 / 64,140     ; 2 %   ;
;         -- Secondary logic registers                        ; 188 / 64,140       ; < 1 % ;
;     -- By function:                                         ;                    ;       ;
;         -- Design implementation registers                  ; 1,379              ;       ;
;         -- Routing optimization registers                   ; 170                ;       ;
;                                                             ;                    ;       ;
; Virtual pins                                                ; 0                  ;       ;
; I/O pins                                                    ; 67 / 457           ; 15 %  ;
;     -- Clock pins                                           ; 4 / 8              ; 50 %  ;
;     -- Dedicated input pins                                 ; 0 / 21             ; 0 %   ;
;                                                             ;                    ;       ;
; Hard processor system peripheral utilization                ;                    ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )      ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )      ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )      ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )      ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )      ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )      ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )      ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )      ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )      ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )      ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )      ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )      ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )      ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )      ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )      ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )      ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )      ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )      ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )      ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )      ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )      ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )      ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )      ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )      ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )      ;       ;
;                                                             ;                    ;       ;
; Global signals                                              ; 2                  ;       ;
; M10K blocks                                                 ; 2 / 397            ; < 1 % ;
; Total MLAB memory bits                                      ; 0                  ;       ;
; Total block memory bits                                     ; 5,120 / 4,065,280  ; < 1 % ;
; Total block memory implementation bits                      ; 20,480 / 4,065,280 ; < 1 % ;
; Total DSP Blocks                                            ; 0 / 87             ; 0 %   ;
; Fractional PLLs                                             ; 0 / 6              ; 0 %   ;
; Global clocks                                               ; 2 / 16             ; 13 %  ;
; Quadrant clocks                                             ; 0 / 66             ; 0 %   ;
; Horizontal periphery clocks and Vertical periphery clocks   ; 0 / 18             ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100            ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100            ; 0 %   ;
; JTAGs                                                       ; 0 / 1              ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1              ; 0 %   ;
; CRC blocks                                                  ; 0 / 1              ; 0 %   ;
; Remote update blocks                                        ; 0 / 1              ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4              ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2              ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 1% / 1% / 1%       ;       ;
; Peak interconnect usage (total/H/V)                         ; 25% / 25% / 23%    ;       ;
; Maximum fan-out                                             ; 1553               ;       ;
; Highest non-global fan-out                                  ; 166                ;       ;
; Total fan-out                                               ; 14865              ;       ;
; Average fan-out                                             ; 3.97               ;       ;
+-------------------------------------------------------------+--------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1429 / 32070 ( 4 % )  ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 1429                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1652 / 32070 ( 5 % )  ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 195                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 971                   ; 0                              ;
;         [c] ALMs used for registers                         ; 486                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 264 / 32070 ( < 1 % ) ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 41 / 32070 ( < 1 % )  ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 7                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 34                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 199 / 3207 ( 6 % )    ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 199                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 1857                  ; 0                              ;
;     -- 7 input functions                                    ; 24                    ; 0                              ;
;     -- 6 input functions                                    ; 1036                  ; 0                              ;
;     -- 5 input functions                                    ; 255                   ; 0                              ;
;     -- 4 input functions                                    ; 116                   ; 0                              ;
;     -- <=3 input functions                                  ; 426                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 196                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 1361 / 64140 ( 2 % )  ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 188 / 64140 ( < 1 % ) ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 1379                  ; 0                              ;
;         -- Routing optimization registers                   ; 170                   ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 67                    ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 5120                  ; 0                              ;
; Total block memory implementation bits                      ; 20480                 ; 0                              ;
; M10K block                                                  ; 2 / 397 ( < 1 % )     ; 0 / 397 ( 0 % )                ;
; Clock enable block                                          ; 2 / 116 ( 1 % )       ; 0 / 116 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 0                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 15493                 ; 0                              ;
;     -- Registered Connections                               ; 5258                  ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 15                    ; 0                              ;
;     -- Output Ports                                         ; 52                    ; 0                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                 ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; CLOCK_50 ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 1553                  ; 0                  ; yes    ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; KEY[0]   ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 1550                  ; 0                  ; yes    ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; KEY[1]   ; AA15  ; 3B       ; 36           ; 0            ; 17           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; KEY[2]   ; W15   ; 3B       ; 40           ; 0            ; 0            ; 4                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; KEY[3]   ; Y16   ; 3B       ; 40           ; 0            ; 17           ; 4                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[0]    ; AB12  ; 3A       ; 12           ; 0            ; 17           ; 4                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[1]    ; AC12  ; 3A       ; 16           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[2]    ; AF9   ; 3A       ; 8            ; 0            ; 34           ; 4                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[3]    ; AF10  ; 3A       ; 4            ; 0            ; 51           ; 4                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[4]    ; AD11  ; 3A       ; 2            ; 0            ; 40           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[5]    ; AD12  ; 3A       ; 16           ; 0            ; 17           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[6]    ; AE11  ; 3A       ; 4            ; 0            ; 34           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[7]    ; AC9   ; 3A       ; 4            ; 0            ; 0            ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[8]    ; AD10  ; 3A       ; 4            ; 0            ; 17           ; 4                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[9]    ; AE12  ; 3A       ; 2            ; 0            ; 57           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; HEX0[0] ; AE26  ; 5A       ; 89           ; 8            ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[1] ; AE27  ; 5A       ; 89           ; 11           ; 77           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[2] ; AE28  ; 5A       ; 89           ; 11           ; 94           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[3] ; AG27  ; 5A       ; 89           ; 4            ; 77           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[4] ; AF28  ; 5A       ; 89           ; 13           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[5] ; AG28  ; 5A       ; 89           ; 13           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[6] ; AH28  ; 5A       ; 89           ; 4            ; 94           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[0] ; AJ29  ; 5A       ; 89           ; 6            ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[1] ; AH29  ; 5A       ; 89           ; 6            ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[2] ; AH30  ; 5A       ; 89           ; 16           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[3] ; AG30  ; 5A       ; 89           ; 16           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[4] ; AF29  ; 5A       ; 89           ; 15           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[5] ; AF30  ; 5A       ; 89           ; 15           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[6] ; AD27  ; 5A       ; 89           ; 8            ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[0] ; AB23  ; 5A       ; 89           ; 9            ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[1] ; AE29  ; 5B       ; 89           ; 23           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[2] ; AD29  ; 5B       ; 89           ; 23           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[3] ; AC28  ; 5B       ; 89           ; 20           ; 77           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[4] ; AD30  ; 5B       ; 89           ; 25           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[5] ; AC29  ; 5B       ; 89           ; 20           ; 94           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[6] ; AC30  ; 5B       ; 89           ; 25           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[0] ; AD26  ; 5A       ; 89           ; 16           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[1] ; AC27  ; 5A       ; 89           ; 16           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[2] ; AD25  ; 5A       ; 89           ; 4            ; 43           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[3] ; AC25  ; 5A       ; 89           ; 4            ; 60           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[4] ; AB28  ; 5B       ; 89           ; 21           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[5] ; AB25  ; 5A       ; 89           ; 11           ; 60           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[6] ; AB22  ; 5A       ; 89           ; 9            ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[0] ; AA24  ; 5A       ; 89           ; 11           ; 43           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[1] ; Y23   ; 5A       ; 89           ; 13           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[2] ; Y24   ; 5A       ; 89           ; 13           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[3] ; W22   ; 5A       ; 89           ; 8            ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[4] ; W24   ; 5A       ; 89           ; 15           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[5] ; V23   ; 5A       ; 89           ; 15           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[6] ; W25   ; 5B       ; 89           ; 20           ; 43           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[0] ; V25   ; 5B       ; 89           ; 20           ; 60           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[1] ; AA28  ; 5B       ; 89           ; 21           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[2] ; Y27   ; 5B       ; 89           ; 25           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[3] ; AB27  ; 5B       ; 89           ; 23           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[4] ; AB26  ; 5A       ; 89           ; 9            ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[5] ; AA26  ; 5B       ; 89           ; 23           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[6] ; AA25  ; 5A       ; 89           ; 9            ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[0] ; V16   ; 4A       ; 52           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[1] ; W16   ; 4A       ; 52           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[2] ; V17   ; 4A       ; 60           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[3] ; V18   ; 4A       ; 80           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[4] ; W17   ; 4A       ; 60           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[5] ; W19   ; 4A       ; 80           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[6] ; Y19   ; 4A       ; 84           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[7] ; W20   ; 5A       ; 89           ; 6            ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[8] ; W21   ; 5A       ; 89           ; 8            ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[9] ; Y21   ; 5A       ; 89           ; 6            ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; 3A       ; 10 / 32 ( 31 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 5 / 48 ( 10 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 7 / 80 ( 9 % )    ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 32 / 32 ( 100 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 13 / 16 ( 81 % )  ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 45 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 57 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 80 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
+----------+-------------------+---------------+--------------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                   ;
+----------+------------+----------+------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage         ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A4       ; 491        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A5       ; 489        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A6       ; 487        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A7       ;            ; 8A       ; VCCIO8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A9       ; 471        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A10      ; 465        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A11      ; 463        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A12      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A14      ; 455        ; 7D       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A15      ; 447        ; 7D       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A16      ; 439        ; 7C       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A17      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A19      ; 423        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A20      ; 415        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A21      ; 411        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A22      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A24      ; 391        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A25      ; 389        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A26      ; 382        ; 7A       ; ^GND                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A       ; ^HPS_TRST              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A       ; ^HPS_TMS               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A       ; VCCPD3A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA13     ; 90         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA14     ; 122        ; 3B       ; KEY[0]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 120        ; 3B       ; KEY[1]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ; 146        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA17     ;            ; 4A       ; VCCIO4A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA19     ; 176        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA20     ; 200        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA21     ; 210        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA22     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --       ; VCCPGM                 ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A       ; HEX4[0]                ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ; 224        ; 5A       ; HEX5[6]                ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA26     ; 252        ; 5B       ; HEX5[5]                ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA27     ;            ; 5B       ; VCCIO5B                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B       ; HEX5[1]                ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA29     ;            ; 5B       ; VREFB5BN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AB1      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A       ; ^nCSO, DATA4           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A       ; #TDO                   ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --       ; VCCPGM                 ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --       ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A       ; SW[0]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 88         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB14     ;            ; 3B       ; VCCIO3B                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB16     ;            ; --       ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB18     ;            ; --       ; VCCPD3B4A              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; --       ; VCCPD3B4A              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB22     ; 225        ; 5A       ; HEX3[6]                ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB23     ; 227        ; 5A       ; HEX2[0]                ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB24     ;            ; 5A       ; VCCIO5A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A       ; HEX3[5]                ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB26     ; 226        ; 5A       ; HEX5[4]                ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB27     ; 254        ; 5B       ; HEX5[3]                ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB28     ; 249        ; 5B       ; HEX3[4]                ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB29     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; AC1      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A       ; #TCK                   ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A       ; ^AS_DATA3, DATA3       ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A       ; SW[7]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC10     ;            ; 3A       ; VCCPD3A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A       ; VCCIO3A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A       ; SW[1]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC13     ;            ; --       ; VCCPD3B4A              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC15     ;            ; --       ; VCCPD3B4A              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; --       ; VCCPD3B4A              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC19     ;            ; --       ; VCCPD3B4A              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC21     ;            ; 4A       ; VCCIO4A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC23     ; 205        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AC24     ;            ; 5A       ; VREFB5AN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A       ; HEX3[3]                ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC26     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A       ; HEX3[1]                ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC28     ; 245        ; 5B       ; HEX2[3]                ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC29     ; 247        ; 5B       ; HEX2[5]                ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC30     ; 259        ; 5B       ; HEX2[6]                ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD1      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A       ; VREFB3AN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD8      ;            ; 3A       ; VCCIO3A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD10     ; 56         ; 3A       ; SW[8]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 54         ; 3A       ; SW[4]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 80         ; 3A       ; SW[5]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ;            ; 3B       ; VCCIO3B                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD15     ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; --       ; VCCPD3B4A              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD18     ;            ; 4A       ; VCCIO4A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD20     ; 199        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD21     ; 197        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD22     ;            ; --       ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AD25     ; 213        ; 5A       ; HEX3[2]                ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD26     ; 240        ; 5A       ; HEX3[0]                ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD27     ; 222        ; 5A       ; HEX1[6]                ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD28     ;            ; 5A       ; VCCIO5A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B       ; HEX2[2]                ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD30     ; 257        ; 5B       ; HEX2[4]                ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE1      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A       ; ^AS_DATA1, DATA1       ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A       ; ^AS_DATA0, ASDO, DATA0 ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE8      ; 47         ; 3A       ; ^AS_DATA2, DATA2       ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE10     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A       ; SW[6]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 52         ; 3A       ; SW[9]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ; 95         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE14     ; 96         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE15     ;            ; 3B       ; VCCIO3B                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE17     ; 135        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE18     ; 167        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE19     ; 165        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE20     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; --       ; VCCPD3B4A              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE23     ; 189        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE24     ; 209        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AE25     ;            ; 4A       ; VCCIO4A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A       ; HEX0[0]                ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE27     ; 229        ; 5A       ; HEX0[1]                ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE28     ; 231        ; 5A       ; HEX0[2]                ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE29     ; 253        ; 5B       ; HEX2[1]                ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE30     ;            ; 5B       ; VCCIO5B                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF5      ; 64         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF6      ; 75         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF7      ;            ; 3A       ; VCCIO3A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF9      ; 67         ; 3A       ; SW[2]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 57         ; 3A       ; SW[3]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 87         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF12     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF14     ; 114        ; 3B       ; CLOCK_50               ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF16     ; 137        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF17     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF19     ; 159        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF20     ; 175        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF21     ; 173        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF22     ;            ; 4A       ; VCCIO4A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF24     ; 181        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF25     ; 206        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF26     ; 204        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AF27     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A       ; HEX0[4]                ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF29     ; 237        ; 5A       ; HEX1[4]                ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF30     ; 239        ; 5A       ; HEX1[5]                ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG1      ; 71         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG2      ; 83         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG3      ; 63         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG4      ;            ; 3A       ; VCCIO3A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG6      ; 73         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG7      ; 68         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG8      ; 65         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG9      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG11     ; 85         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG12     ; 103        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG13     ; 101        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG14     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG16     ; 134        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG17     ; 132        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG18     ; 150        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG19     ;            ; 4A       ; VCCIO4A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG21     ; 143        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG22     ; 166        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG23     ; 163        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG24     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG26     ; 203        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AG27     ; 212        ; 5A       ; HEX0[3]                ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG28     ; 233        ; 5A       ; HEX0[5]                ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG29     ;            ; 5A       ; VCCIO5A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A       ; HEX1[3]                ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH1      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH3      ; 81         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH4      ; 61         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH5      ; 76         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH6      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH8      ; 113        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH9      ; 84         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH10     ; 118        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH11     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH13     ; 111        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH14     ; 109        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH15     ; 125        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH16     ;            ; 4A       ; VCCIO4A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH18     ; 145        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH19     ; 148        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH20     ; 141        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH21     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH23     ; 174        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH24     ; 161        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH25     ; 188        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH26     ;            ; 4A       ; VCCIO4A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AH28     ; 214        ; 5A       ; HEX0[6]                ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH29     ; 218        ; 5A       ; HEX1[1]                ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH30     ; 241        ; 5A       ; HEX1[2]                ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ1      ; 79         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ2      ; 77         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ3      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ5      ; 99         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ6      ; 102        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ7      ; 100        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ8      ;            ; 3B       ; VCCIO3B                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ10     ; 116        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ11     ; 119        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ12     ; 124        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ13     ;            ; 3B       ; VCCIO3B                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ15     ;            ; 3B       ; VREFB3BN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ17     ; 151        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ18     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ20     ; 158        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ21     ; 156        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ22     ; 172        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ23     ;            ; 4A       ; VCCIO4A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ25     ; 180        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ26     ; 187        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ27     ; 195        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AJ28     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A       ; HEX1[0]                ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ30     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK3      ; 89         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK4      ; 92         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK5      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK7      ; 107        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK8      ; 105        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK9      ; 108        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK10     ;            ; 3B       ; VCCIO3B                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK12     ; 123        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK13     ; 121        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK14     ; 129        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK15     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK17     ;            ; 4A       ; VREFB4AN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK19     ; 153        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK20     ;            ; 4A       ; VCCIO4A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK22     ; 169        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK23     ; 179        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK24     ; 177        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK25     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK27     ; 193        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK28     ; 198        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AK29     ; 196        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B1       ; 509        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B2       ; 507        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B3       ; 513        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B4       ;            ; 8A       ; VCCIO8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B6       ; 510        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B7       ; 477        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B8       ; 481        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B9       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A       ; VREFB8AN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B12      ; 464        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B13      ; 459        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B14      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B16      ; 441        ; 7C       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B17      ; 431        ; 7C       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B18      ; 418        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B19      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B21      ; 413        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B22      ; 399        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B23      ; 397        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B24      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B26      ; 386        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B27      ; 381        ; 7A       ; ^HPS_TDI               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A       ; ^HPS_TDO               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; C1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C3       ; 511        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C4       ; 501        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C5       ; 497        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C6       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C8       ; 479        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C9       ; 485        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C10      ; 483        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C11      ;            ; 8A       ; VCCIO8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C13      ; 462        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C14      ; 448        ; 7D       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C15      ; 453        ; 7D       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C16      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C18      ; 435        ; 7C       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C19      ; 427        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C20      ; 421        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C21      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C23      ; 401        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C24      ; 393        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C25      ; 388        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C26      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A       ; ^HPS_nRST              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; C29      ; 367        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; C30      ; 363        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; D1       ; 529        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D2       ; 515        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D5       ; 499        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D6       ; 495        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D7       ; 505        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D8       ;            ; 8A       ; VCCIO8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D10      ; 472        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D11      ; 470        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D12      ; 496        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D13      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D15      ; 449        ; 7D       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D16      ; 445        ; 7D       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D17      ; 440        ; 7C       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D18      ;            ; 7C       ; VCCIO7C_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D20      ; 420        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D21      ; 419        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D22      ; 402        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D23      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D25      ; 384        ; 7A       ; ^HPS_CLK1              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A       ; ^GND                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A       ; HPS_RZQ_0              ;        ;              ;                     ; --           ;                 ; no       ; Off          ;
; D28      ;            ; 6A       ; VCCIO6A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; D30      ; 359        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; E1       ; 527        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E2       ; 525        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E3       ; 523        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E4       ; 519        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E5       ;            ; 8A       ; VCCIO8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E7       ; 531        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E8       ; 503        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E9       ; 478        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E10      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E12      ; 494        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E13      ; 488        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E14      ; 454        ; 7D       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E15      ;            ; 7D       ; VCCIO7D_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E17      ; 438        ; 7C       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E18      ; 437        ; 7C       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E19      ; 424        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E20      ;            ; 7B       ; VCCIO7B_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E22      ;            ; --       ; VREFB7A7B7C7DN0_HPS    ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E24      ; 403        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E25      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; E28      ; 351        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; E29      ; 353        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; E30      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A       ; ^CONF_DONE             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A       ; ^nSTATUS               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F7       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F9       ; 534        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F10      ; 528        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F11      ; 502        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F12      ;            ; 8A       ; VCCIO8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F14      ; 468        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F15      ; 466        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F16      ; 442        ; 7D       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F17      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F19      ; 410        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F20      ; 407        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F21      ; 409        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F22      ;            ; 7A       ; VCCIO7A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A       ; ^HPS_nPOR              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A       ; ^HPS_PORSEL            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A       ; ^HPS_CLK2              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; F27      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; F29      ; 349        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; F30      ; 347        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; G1       ;            ;          ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A       ; ^nCE                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A       ; ^MSEL2                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G8       ; 492        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G9       ;            ; 8A       ; VCCIO8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G11      ; 520        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G12      ; 518        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G13      ; 484        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G14      ;            ; 8A       ; VCCIO8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G16      ; 444        ; 7D       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G17      ; 436        ; 7C       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G18      ; 432        ; 7C       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G19      ;            ; 7B       ; VCCIO7B_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G21      ; 392        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G22      ; 400        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G23      ; 377        ; 7A       ; ^VCCRSTCLK_HPS         ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; G26      ; 362        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; G27      ; 339        ; 6A       ; GND+                   ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; G29      ;            ; 6A       ; VCCIO6A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; H1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A       ; VCCIO8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H8       ; 490        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H9       ;            ; --       ; VCCBAT                 ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --       ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H13      ; 498        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H14      ; 482        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H15      ; 458        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H16      ;            ; 7D       ; VCCIO7D_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H18      ; 422        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H19      ; 406        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H20      ; 398        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H21      ;            ; 7A       ; VCCIO7A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A       ; ^HPS_TCK               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H24      ; 364        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; H25      ; 368        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; H26      ;            ; 6A       ; VCCIO6A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; H28      ; 333        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; H29      ; 331        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; H30      ; 337        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; J1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A       ; ^nCONFIG               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A       ; ^GND                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J8       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J10      ; 530        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J11      ;            ; --       ; VCCPGM                 ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J13      ;            ; 8A       ; VCCIO8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J15      ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C       ; VCCPD7C_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J20      ;            ; --       ; VCCRSTCLK_HPS          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCC_AUX_SHARED         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A       ; ^GND                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; J24      ; 352        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; J25      ; 344        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; J26      ; 323        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; J27      ; 346        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; J28      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; J30      ; 329        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A       ; ^MSEL1                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K8       ; 524        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K9       ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A       ; VCCPD8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K13      ;            ; 8A       ; VCCPD8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K15      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D       ; VCCPD7D_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K18      ;            ; 7B       ; VCCPD7B_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A       ; VCCPD7A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K22      ; 336        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K23      ; 338        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K24      ;            ; 6A       ; VCCIO6A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K27      ; 319        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K28      ; 325        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K29      ; 321        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K30      ;            ; 6A       ; VCCIO6A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A       ; ^MSEL3                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A       ; ^MSEL0                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A       ; ^MSEL4                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A       ; VCCPD8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A       ; VCCPD8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A       ; VCCPD8A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --       ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --       ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --       ; VCCPLL_HPS             ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; L24      ; 328        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; L25      ; 330        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; L26      ; 320        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; L27      ;            ; 6A       ; VCCIO6A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; L29      ; 315        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; L30      ; 317        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; M18      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M20      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; --       ; VCCPD6A6B_HPS          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M23      ; 348        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M24      ;            ; 6A       ; VCCIO6A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M26      ; 314        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M27      ; 312        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M28      ; 309        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M29      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; N17      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --       ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A       ; VCCIO6A_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; --       ; VCCPD6A6B_HPS          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N24      ; 318        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N25      ; 316        ; 6A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N26      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N28      ; 303        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N29      ; 305        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N30      ; 307        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --       ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --       ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --       ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; --       ; VCCPD6A6B_HPS          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P23      ;            ; 6B       ; VCCIO6B_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P25      ; 288        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P26      ; 298        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P27      ; 296        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P28      ;            ; 6B       ; VCCIO6B_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P30      ; 301        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --       ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R19      ; 300        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R20      ;            ; --       ; VCCPD6A6B_HPS          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R22      ; 284        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R23      ;            ; --       ; VCCPD6A6B_HPS          ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R25      ;            ; 6B       ; VCCIO6B_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R27      ; 282        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R28      ; 293        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R29      ; 295        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R30      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --       ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --       ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T22      ;            ; 6B       ; VCCIO6B_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T24      ; 268        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T25      ; 266        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T26      ; 304        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T27      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T29      ; 289        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T30      ; 291        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A       ; ^DCLK                  ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A       ; #TDI                   ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --       ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCC_HPS                ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B       ; VCCIO6B_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U21      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B       ; VCCPD5B                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U26      ; 306        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U27      ; 273        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U28      ; 285        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U29      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B       ; GND+                   ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A       ; #TMS                   ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A       ; LEDR[0]                ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ; 154        ; 4A       ; LEDR[2]                ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V18      ; 194        ; 4A       ; LEDR[3]                ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; V21      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A       ; VCCPD5A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A       ; HEX4[5]                ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V24      ;            ; 5A       ; VCCPD5A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B       ; HEX5[0]                ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V26      ;            ; 6B       ; VCCIO6B_HPS            ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; V28      ; 271        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; V29      ; 275        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; V30      ; 281        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; W1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B       ; KEY[2]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W16      ; 136        ; 4A       ; LEDR[1]                ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ; 152        ; 4A       ; LEDR[4]                ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W18      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A       ; LEDR[5]                ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ; 217        ; 5A       ; LEDR[7]                ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 221        ; 5A       ; LEDR[8]                ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W22      ; 223        ; 5A       ; HEX4[3]                ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W23      ;            ; 5A       ; VCCIO5A                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A       ; HEX4[4]                ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W25      ; 244        ; 5B       ; HEX4[6]                ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W26      ; 274        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; W27      ; 261        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; W28      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; W30      ; 277        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; Y1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B       ; KEY[3]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 170        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; Y18      ; 178        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; Y19      ; 202        ; 4A       ; LEDR[6]                ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A       ; LEDR[9]                ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y22      ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A       ; HEX4[1]                ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y24      ; 234        ; 5A       ; HEX4[2]                ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; Y27      ; 258        ; 5B       ; HEX5[2]                ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y28      ; 269        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; Y29      ; 263        ; 6B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; Y30      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------+------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                      ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                  ; Library Name ;
+-------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |pipe_computer                                  ; 1428.5 (0.5)         ; 1651.0 (0.5)                     ; 263.0 (0.0)                                       ; 40.5 (0.0)                       ; 0.0 (0.0)            ; 1857 (1)            ; 1549 (0)                  ; 0 (0)         ; 5120              ; 2     ; 0          ; 67   ; 0            ; |pipe_computer                                                                                                                       ; work         ;
;    |pipe_D_reg:inst3|                           ; 7.9 (0.0)            ; 10.0 (0.0)                       ; 2.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 36 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipe_computer|pipe_D_reg:inst3                                                                                                      ; work         ;
;       |dffe32:pc4_r_d|                          ; 7.9 (7.9)            ; 10.0 (10.0)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipe_computer|pipe_D_reg:inst3|dffe32:pc4_r_d                                                                                       ; work         ;
;    |pipe_D_stage:inst4|                         ; 896.1 (44.1)         ; 1061.2 (42.8)                    ; 190.7 (0.0)                                       ; 25.6 (1.3)                       ; 0.0 (0.0)            ; 1044 (69)           ; 1135 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipe_computer|pipe_D_stage:inst4                                                                                                    ; work         ;
;       |mux2x5:selectrn|                         ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipe_computer|pipe_D_stage:inst4|mux2x5:selectrn                                                                                    ; work         ;
;       |mux4x32:selecta|                         ; 284.7 (284.7)        ; 295.2 (295.2)                    ; 18.7 (18.7)                                       ; 8.2 (8.2)                        ; 0.0 (0.0)            ; 445 (445)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipe_computer|pipe_D_stage:inst4|mux4x32:selecta                                                                                    ; work         ;
;       |mux4x32:selectb|                         ; 283.0 (283.0)        ; 291.3 (291.3)                    ; 13.0 (13.0)                                       ; 4.7 (4.7)                        ; 0.0 (0.0)            ; 440 (440)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipe_computer|pipe_D_stage:inst4|mux4x32:selectb                                                                                    ; work         ;
;       |pipe_cu:cu|                              ; 30.2 (30.2)          ; 30.1 (30.1)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 52 (52)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipe_computer|pipe_D_stage:inst4|pipe_cu:cu                                                                                         ; work         ;
;       |regfile:rf|                              ; 249.2 (249.2)        ; 401.1 (401.1)                    ; 163.1 (163.1)                                     ; 11.2 (11.2)                      ; 0.0 (0.0)            ; 33 (33)             ; 1135 (1135)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipe_computer|pipe_D_stage:inst4|regfile:rf                                                                                         ; work         ;
;    |pipe_E_reg:inst5|                           ; 30.4 (0.0)           ; 39.3 (0.0)                       ; 12.1 (0.0)                                        ; 3.2 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 140 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipe_computer|pipe_E_reg:inst5                                                                                                      ; work         ;
;       |dff1:aluimm_r_e|                         ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipe_computer|pipe_E_reg:inst5|dff1:aluimm_r_e                                                                                      ; work         ;
;       |dff1:jal_r_e|                            ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipe_computer|pipe_E_reg:inst5|dff1:jal_r_e                                                                                         ; work         ;
;       |dff1:m2reg_r_e|                          ; 0.1 (0.1)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipe_computer|pipe_E_reg:inst5|dff1:m2reg_r_e                                                                                       ; work         ;
;       |dff1:shift_r_e|                          ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipe_computer|pipe_E_reg:inst5|dff1:shift_r_e                                                                                       ; work         ;
;       |dff1:wmem_r_e|                           ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipe_computer|pipe_E_reg:inst5|dff1:wmem_r_e                                                                                        ; work         ;
;       |dff1:wreg_r_e|                           ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipe_computer|pipe_E_reg:inst5|dff1:wreg_r_e                                                                                        ; work         ;
;       |dff32:a_r_e|                             ; 7.7 (7.7)            ; 9.6 (9.6)                        ; 4.0 (4.0)                                         ; 2.1 (2.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipe_computer|pipe_E_reg:inst5|dff32:a_r_e                                                                                          ; work         ;
;       |dff32:b_r_e|                             ; 5.8 (5.8)            ; 10.4 (10.4)                      ; 5.1 (5.1)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipe_computer|pipe_E_reg:inst5|dff32:b_r_e                                                                                          ; work         ;
;       |dff32:imm_r_e|                           ; 4.6 (4.6)            ; 5.8 (5.8)                        ; 1.7 (1.7)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipe_computer|pipe_E_reg:inst5|dff32:imm_r_e                                                                                        ; work         ;
;       |dff32:pc4_r_e|                           ; 8.1 (8.1)            ; 8.2 (8.2)                        ; 0.1 (0.1)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipe_computer|pipe_E_reg:inst5|dff32:pc4_r_e                                                                                        ; work         ;
;       |dff4:aluc_r_e|                           ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipe_computer|pipe_E_reg:inst5|dff4:aluc_r_e                                                                                        ; work         ;
;       |dff5:rn_r_e|                             ; 1.3 (1.3)            ; 1.8 (1.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipe_computer|pipe_E_reg:inst5|dff5:rn_r_e                                                                                          ; work         ;
;    |pipe_E_stage:inst6|                         ; 369.3 (8.8)          ; 385.5 (9.0)                      ; 19.1 (0.3)                                        ; 2.9 (0.0)                        ; 0.0 (0.0)            ; 616 (35)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipe_computer|pipe_E_stage:inst6                                                                                                    ; work         ;
;       |alu:al_unit|                             ; 183.8 (183.8)        ; 196.8 (196.8)                    ; 13.5 (13.5)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 302 (302)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipe_computer|pipe_E_stage:inst6|alu:al_unit                                                                                        ; work         ;
;       |mux2x32:selectalua|                      ; 10.0 (10.0)          ; 9.9 (9.9)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 29 (29)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipe_computer|pipe_E_stage:inst6|mux2x32:selectalua                                                                                 ; work         ;
;       |mux2x32:selectalub|                      ; 12.2 (12.2)          ; 12.1 (12.1)                      ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 29 (29)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipe_computer|pipe_E_stage:inst6|mux2x32:selectalub                                                                                 ; work         ;
;       |mux2x32:selectalur|                      ; 150.3 (150.3)        ; 157.7 (157.7)                    ; 9.5 (9.5)                                         ; 2.1 (2.1)                        ; 0.0 (0.0)            ; 221 (221)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipe_computer|pipe_E_stage:inst6|mux2x32:selectalur                                                                                 ; work         ;
;    |pipe_F_reg:inst1|                           ; 14.7 (0.0)           ; 14.2 (0.0)                       ; 2.7 (0.0)                                         ; 3.3 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipe_computer|pipe_F_reg:inst1                                                                                                      ; work         ;
;       |dffe32pc:ip|                             ; 14.7 (14.7)          ; 14.2 (14.2)                      ; 2.7 (2.7)                                         ; 3.3 (3.3)                        ; 0.0 (0.0)            ; 8 (8)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipe_computer|pipe_F_reg:inst1|dffe32pc:ip                                                                                          ; work         ;
;    |pipe_F_stage:inst2|                         ; 29.5 (7.5)           ; 29.9 (10.2)                      ; 2.2 (2.7)                                         ; 1.8 (0.0)                        ; 0.0 (0.0)            ; 62 (30)             ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |pipe_computer|pipe_F_stage:inst2                                                                                                    ; work         ;
;       |mux4x32:nextpc|                          ; 21.5 (21.5)          ; 19.7 (19.7)                      ; 0.0 (0.0)                                         ; 1.8 (1.8)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipe_computer|pipe_F_stage:inst2|mux4x32:nextpc                                                                                     ; work         ;
;       |pipe_instmem:instmem|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |pipe_computer|pipe_F_stage:inst2|pipe_instmem:instmem                                                                               ; work         ;
;          |rom_1port:irom|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |pipe_computer|pipe_F_stage:inst2|pipe_instmem:instmem|rom_1port:irom                                                                ; work         ;
;             |altsyncram:altsyncram_component|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |pipe_computer|pipe_F_stage:inst2|pipe_instmem:instmem|rom_1port:irom|altsyncram:altsyncram_component                                ; work         ;
;                |altsyncram_pqg1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |pipe_computer|pipe_F_stage:inst2|pipe_instmem:instmem|rom_1port:irom|altsyncram:altsyncram_component|altsyncram_pqg1:auto_generated ; work         ;
;    |pipe_M_reg:inst7|                           ; 12.4 (0.0)           ; 25.8 (0.0)                       ; 14.2 (0.0)                                        ; 0.8 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 81 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipe_computer|pipe_M_reg:inst7                                                                                                      ; work         ;
;       |dff1:m2reg_r_m|                          ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.4 (0.4)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipe_computer|pipe_M_reg:inst7|dff1:m2reg_r_m                                                                                       ; work         ;
;       |dff1:wmem_r_m|                           ; 0.0 (0.0)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipe_computer|pipe_M_reg:inst7|dff1:wmem_r_m                                                                                        ; work         ;
;       |dff1:wreg_r_m|                           ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipe_computer|pipe_M_reg:inst7|dff1:wreg_r_m                                                                                        ; work         ;
;       |dff32:alu_r_m|                           ; 7.5 (7.5)            ; 12.5 (12.5)                      ; 5.3 (5.3)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 0 (0)               ; 41 (41)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipe_computer|pipe_M_reg:inst7|dff32:alu_r_m                                                                                        ; work         ;
;       |dff32:b_r_m|                             ; 3.1 (3.1)            ; 10.7 (10.7)                      ; 8.0 (8.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipe_computer|pipe_M_reg:inst7|dff32:b_r_m                                                                                          ; work         ;
;       |dff5:rn_r_m|                             ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipe_computer|pipe_M_reg:inst7|dff5:rn_r_m                                                                                          ; work         ;
;    |pipe_M_stage:inst8|                         ; 44.3 (0.0)           ; 50.2 (0.0)                       ; 7.0 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 94 (0)              ; 52 (0)                    ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |pipe_computer|pipe_M_stage:inst8                                                                                                    ; work         ;
;       |pipe_datamem:datamem|                    ; 44.3 (44.3)          ; 50.2 (50.2)                      ; 7.0 (7.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 94 (94)             ; 52 (52)                   ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |pipe_computer|pipe_M_stage:inst8|pipe_datamem:datamem                                                                               ; work         ;
;          |ram_1port:dram|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |pipe_computer|pipe_M_stage:inst8|pipe_datamem:datamem|ram_1port:dram                                                                ; work         ;
;             |altsyncram:altsyncram_component|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |pipe_computer|pipe_M_stage:inst8|pipe_datamem:datamem|ram_1port:dram|altsyncram:altsyncram_component                                ; work         ;
;                |altsyncram_d0p1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |pipe_computer|pipe_M_stage:inst8|pipe_datamem:datamem|ram_1port:dram|altsyncram:altsyncram_component|altsyncram_d0p1:auto_generated ; work         ;
;    |pipe_W_reg:inst9|                           ; 15.1 (0.0)           ; 23.5 (0.0)                       ; 10.3 (0.0)                                        ; 1.9 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 73 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipe_computer|pipe_W_reg:inst9                                                                                                      ; work         ;
;       |dff1:m2reg_r_w|                          ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipe_computer|pipe_W_reg:inst9|dff1:m2reg_r_w                                                                                       ; work         ;
;       |dff1:wreg_r_w|                           ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipe_computer|pipe_W_reg:inst9|dff1:wreg_r_w                                                                                        ; work         ;
;       |dff32:alu_r_w|                           ; 5.6 (5.6)            ; 10.9 (10.9)                      ; 6.0 (6.0)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipe_computer|pipe_W_reg:inst9|dff32:alu_r_w                                                                                        ; work         ;
;       |dff32:mo_r_w|                            ; 7.3 (7.3)            ; 9.8 (9.8)                        ; 3.5 (3.5)                                         ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipe_computer|pipe_W_reg:inst9|dff32:mo_r_w                                                                                         ; work         ;
;       |dff5:rn_r_w|                             ; 1.5 (1.5)            ; 1.8 (1.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipe_computer|pipe_W_reg:inst9|dff5:rn_r_w                                                                                          ; work         ;
;    |pipe_W_stage:inst10|                        ; 8.3 (0.0)            ; 10.8 (0.0)                       ; 2.6 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 32 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipe_computer|pipe_W_stage:inst10                                                                                                   ; work         ;
;       |mux2x32:select_write_data|               ; 8.3 (8.3)            ; 10.8 (10.8)                      ; 2.6 (2.6)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pipe_computer|pipe_W_stage:inst10|mux2x32:select_write_data                                                                         ; work         ;
+-------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                     ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name     ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; HEX0[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLOCK_50 ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[6]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[4]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[0]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[1]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[7]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[5]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[8]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[9]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[3]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[2]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                           ;
+------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                        ; Pad To Core Index ; Setting ;
+------------------------------------------------------------+-------------------+---------+
; CLOCK_50                                                   ;                   ;         ;
; KEY[0]                                                     ;                   ;         ;
;      - KEY[0]~inputCLKENA0                                 ; 0                 ; 0       ;
; SW[6]                                                      ;                   ;         ;
;      - pipe_M_stage:inst8|pipe_datamem:datamem|Selector3~0 ; 1                 ; 0       ;
;      - pipe_D_stage:inst4|mux4x32:selectb|Mux25~14         ; 1                 ; 0       ;
;      - pipe_D_stage:inst4|mux4x32:selecta|Mux25~12         ; 1                 ; 0       ;
; SW[4]                                                      ;                   ;         ;
;      - pipe_D_stage:inst4|mux4x32:selectb|Mux27~10         ; 0                 ; 0       ;
;      - pipe_D_stage:inst4|mux4x32:selecta|Mux27~10         ; 0                 ; 0       ;
;      - pipe_M_stage:inst8|pipe_datamem:datamem|Selector5~1 ; 0                 ; 0       ;
; SW[0]                                                      ;                   ;         ;
;      - pipe_D_stage:inst4|mux4x32:selecta|Mux31~12         ; 0                 ; 0       ;
;      - pipe_M_stage:inst8|pipe_datamem:datamem|Selector9~0 ; 0                 ; 0       ;
;      - pipe_D_stage:inst4|mux4x32:selectb|Mux31~13         ; 0                 ; 0       ;
;      - pipe_D_stage:inst4|mux4x32:selecta|Mux31~17         ; 0                 ; 0       ;
; KEY[1]                                                     ;                   ;         ;
;      - pipe_D_stage:inst4|mux4x32:selecta|Mux30~10         ; 1                 ; 0       ;
;      - pipe_D_stage:inst4|mux4x32:selectb|Mux30~10         ; 1                 ; 0       ;
;      - pipe_M_stage:inst8|pipe_datamem:datamem|Selector8~0 ; 1                 ; 0       ;
; SW[1]                                                      ;                   ;         ;
;      - pipe_D_stage:inst4|mux4x32:selecta|Mux30~10         ; 0                 ; 0       ;
;      - pipe_D_stage:inst4|mux4x32:selectb|Mux30~10         ; 0                 ; 0       ;
;      - pipe_M_stage:inst8|pipe_datamem:datamem|Selector8~0 ; 0                 ; 0       ;
; SW[7]                                                      ;                   ;         ;
;      - pipe_M_stage:inst8|pipe_datamem:datamem|Selector2~0 ; 0                 ; 0       ;
;      - pipe_D_stage:inst4|mux4x32:selectb|Mux24~10         ; 0                 ; 0       ;
;      - pipe_D_stage:inst4|mux4x32:selecta|Mux24~10         ; 0                 ; 0       ;
; SW[5]                                                      ;                   ;         ;
;      - pipe_M_stage:inst8|pipe_datamem:datamem|Selector4~0 ; 1                 ; 0       ;
;      - pipe_D_stage:inst4|mux4x32:selectb|Mux26~12         ; 1                 ; 0       ;
;      - pipe_D_stage:inst4|mux4x32:selecta|Mux26~12         ; 1                 ; 0       ;
; SW[8]                                                      ;                   ;         ;
;      - pipe_D_stage:inst4|mux4x32:selectb|Mux23~10         ; 1                 ; 0       ;
;      - pipe_D_stage:inst4|mux4x32:selecta|Mux23~10         ; 1                 ; 0       ;
;      - pipe_M_stage:inst8|pipe_datamem:datamem|Selector1~0 ; 1                 ; 0       ;
;      - pipe_D_stage:inst4|mux4x32:selectb|Mux23~15         ; 1                 ; 0       ;
; SW[9]                                                      ;                   ;         ;
;      - pipe_M_stage:inst8|pipe_datamem:datamem|Selector0~0 ; 1                 ; 0       ;
;      - pipe_D_stage:inst4|mux4x32:selectb|Mux22~11         ; 1                 ; 0       ;
;      - pipe_D_stage:inst4|mux4x32:selecta|Mux22~11         ; 1                 ; 0       ;
; KEY[3]                                                     ;                   ;         ;
;      - pipe_D_stage:inst4|mux4x32:selecta|Mux28~10         ; 0                 ; 0       ;
;      - pipe_D_stage:inst4|mux4x32:selectb|Mux28~10         ; 0                 ; 0       ;
;      - pipe_M_stage:inst8|pipe_datamem:datamem|Selector6~0 ; 0                 ; 0       ;
;      - pipe_D_stage:inst4|mux4x32:selecta|Mux28~14         ; 0                 ; 0       ;
; SW[3]                                                      ;                   ;         ;
;      - pipe_D_stage:inst4|mux4x32:selecta|Mux28~10         ; 0                 ; 0       ;
;      - pipe_D_stage:inst4|mux4x32:selectb|Mux28~10         ; 0                 ; 0       ;
;      - pipe_M_stage:inst8|pipe_datamem:datamem|Selector6~0 ; 0                 ; 0       ;
;      - pipe_D_stage:inst4|mux4x32:selecta|Mux28~14         ; 0                 ; 0       ;
; KEY[2]                                                     ;                   ;         ;
;      - pipe_D_stage:inst4|mux4x32:selecta|Mux29~10         ; 0                 ; 0       ;
;      - pipe_D_stage:inst4|mux4x32:selectb|Mux29~15         ; 0                 ; 0       ;
;      - pipe_M_stage:inst8|pipe_datamem:datamem|Selector7~0 ; 0                 ; 0       ;
;      - pipe_D_stage:inst4|mux4x32:selecta|Mux29~14         ; 0                 ; 0       ;
; SW[2]                                                      ;                   ;         ;
;      - pipe_D_stage:inst4|mux4x32:selecta|Mux29~10         ; 0                 ; 0       ;
;      - pipe_D_stage:inst4|mux4x32:selectb|Mux29~15         ; 0                 ; 0       ;
;      - pipe_M_stage:inst8|pipe_datamem:datamem|Selector7~0 ; 0                 ; 0       ;
;      - pipe_D_stage:inst4|mux4x32:selecta|Mux29~14         ; 0                 ; 0       ;
+------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                     ;
+------------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                 ; Location             ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                             ; PIN_AF14             ; 1552    ; Clock        ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; KEY[0]                                               ; PIN_AA14             ; 1550    ; Async. clear ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; pipe_D_stage:inst4|pipe_cu:cu|Equal0~1               ; LABCELL_X40_Y31_N30  ; 24      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; pipe_D_stage:inst4|pipe_cu:cu|load_use_hazard        ; MLABCELL_X39_Y30_N30 ; 70      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipe_D_stage:inst4|regfile:rf|Decoder0~0             ; LABCELL_X35_Y28_N30  ; 37      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipe_D_stage:inst4|regfile:rf|Decoder0~1             ; LABCELL_X35_Y28_N51  ; 35      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipe_D_stage:inst4|regfile:rf|Decoder0~10            ; LABCELL_X33_Y36_N3   ; 36      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipe_D_stage:inst4|regfile:rf|Decoder0~11            ; LABCELL_X33_Y36_N30  ; 40      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipe_D_stage:inst4|regfile:rf|Decoder0~12            ; LABCELL_X33_Y36_N36  ; 35      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipe_D_stage:inst4|regfile:rf|Decoder0~13            ; LABCELL_X35_Y28_N6   ; 38      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipe_D_stage:inst4|regfile:rf|Decoder0~14            ; LABCELL_X33_Y36_N12  ; 40      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipe_D_stage:inst4|regfile:rf|Decoder0~15            ; LABCELL_X33_Y36_N54  ; 38      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipe_D_stage:inst4|regfile:rf|Decoder0~16            ; LABCELL_X35_Y28_N36  ; 36      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipe_D_stage:inst4|regfile:rf|Decoder0~17            ; LABCELL_X22_Y32_N0   ; 38      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipe_D_stage:inst4|regfile:rf|Decoder0~18            ; LABCELL_X22_Y32_N18  ; 36      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipe_D_stage:inst4|regfile:rf|Decoder0~19            ; LABCELL_X22_Y32_N39  ; 37      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipe_D_stage:inst4|regfile:rf|Decoder0~2             ; LABCELL_X35_Y28_N48  ; 36      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipe_D_stage:inst4|regfile:rf|Decoder0~20            ; LABCELL_X22_Y32_N12  ; 41      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipe_D_stage:inst4|regfile:rf|Decoder0~21            ; LABCELL_X22_Y32_N15  ; 38      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipe_D_stage:inst4|regfile:rf|Decoder0~22            ; LABCELL_X37_Y36_N45  ; 43      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipe_D_stage:inst4|regfile:rf|Decoder0~23            ; LABCELL_X22_Y30_N42  ; 36      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipe_D_stage:inst4|regfile:rf|Decoder0~24            ; LABCELL_X22_Y30_N24  ; 34      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipe_D_stage:inst4|regfile:rf|Decoder0~25            ; LABCELL_X22_Y32_N9   ; 38      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipe_D_stage:inst4|regfile:rf|Decoder0~26            ; LABCELL_X35_Y28_N0   ; 36      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipe_D_stage:inst4|regfile:rf|Decoder0~27            ; LABCELL_X22_Y32_N6   ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipe_D_stage:inst4|regfile:rf|Decoder0~28            ; LABCELL_X37_Y36_N15  ; 34      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipe_D_stage:inst4|regfile:rf|Decoder0~29            ; LABCELL_X22_Y32_N54  ; 34      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipe_D_stage:inst4|regfile:rf|Decoder0~3             ; LABCELL_X33_Y36_N24  ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipe_D_stage:inst4|regfile:rf|Decoder0~30            ; LABCELL_X35_Y28_N9   ; 34      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipe_D_stage:inst4|regfile:rf|Decoder0~4             ; LABCELL_X33_Y36_N18  ; 36      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipe_D_stage:inst4|regfile:rf|Decoder0~5             ; LABCELL_X33_Y36_N39  ; 35      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipe_D_stage:inst4|regfile:rf|Decoder0~6             ; LABCELL_X33_Y36_N27  ; 36      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipe_D_stage:inst4|regfile:rf|Decoder0~7             ; LABCELL_X33_Y36_N33  ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipe_D_stage:inst4|regfile:rf|Decoder0~8             ; LABCELL_X33_Y36_N21  ; 39      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipe_D_stage:inst4|regfile:rf|Decoder0~9             ; LABCELL_X33_Y36_N0   ; 40      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipe_F_reg:inst1|dffe32pc:ip|q[0]~0                  ; LABCELL_X30_Y31_N36  ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipe_M_stage:inst8|pipe_datamem:datamem|hex0[6]~2    ; LABCELL_X60_Y22_N51  ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipe_M_stage:inst8|pipe_datamem:datamem|hex1[6]~0    ; LABCELL_X60_Y22_N36  ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipe_M_stage:inst8|pipe_datamem:datamem|hex2[6]~0    ; LABCELL_X60_Y22_N3   ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipe_M_stage:inst8|pipe_datamem:datamem|hex3[6]~0    ; LABCELL_X61_Y22_N30  ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipe_M_stage:inst8|pipe_datamem:datamem|hex4[6]~0    ; LABCELL_X61_Y22_N57  ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipe_M_stage:inst8|pipe_datamem:datamem|hex5[6]~0    ; LABCELL_X60_Y22_N33  ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipe_M_stage:inst8|pipe_datamem:datamem|led[9]~0     ; LABCELL_X27_Y36_N18  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipe_M_stage:inst8|pipe_datamem:datamem|write_enable ; LABCELL_X27_Y36_N0   ; 2       ; Write enable ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                         ;
+----------+----------+---------+----------------------+------------------+---------------------------+
; Name     ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------+----------+---------+----------------------+------------------+---------------------------+
; CLOCK_50 ; PIN_AF14 ; 1552    ; Global Clock         ; GCLK6            ; --                        ;
; KEY[0]   ; PIN_AA14 ; 1550    ; Global Clock         ; GCLK4            ; --                        ;
+----------+----------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                         ;
+-------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                          ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------+---------+
; pipe_E_reg:inst5|dff1:aluimm_r_e|q                                                                                            ; 166     ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[18]                                                                                         ; 136     ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[17]                                                                                         ; 135     ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[19]                                                                                         ; 135     ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[23]                                                                                         ; 135     ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[16]                                                                                         ; 134     ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[22]                                                                                         ; 134     ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[24]                                                                                         ; 134     ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[21]                                                                                         ; 133     ;
; pipe_E_reg:inst5|dff32:imm_r_e|q[16]                                                                                          ; 117     ;
; pipe_E_reg:inst5|dff1:shift_r_e|q~DUPLICATE                                                                                   ; 107     ;
; pipe_E_stage:inst6|mux2x32:selectalua|y[0]~0                                                                                  ; 89      ;
; pipe_M_stage:inst8|pipe_datamem:datamem|Selector5~0                                                                           ; 80      ;
; pipe_E_reg:inst5|dff4:aluc_r_e|q[0]                                                                                           ; 76      ;
; pipe_E_reg:inst5|dff1:jal_r_e|q                                                                                               ; 73      ;
; pipe_D_stage:inst4|pipe_cu:cu|load_use_hazard                                                                                 ; 70      ;
; pipe_E_stage:inst6|mux2x32:selectalua|y[3]~7                                                                                  ; 64      ;
; pipe_E_stage:inst6|mux2x32:selectalua|y[1]~1                                                                                  ; 63      ;
; pipe_E_stage:inst6|mux2x32:selectalua|y[2]~8                                                                                  ; 62      ;
; pipe_E_reg:inst5|dff4:aluc_r_e|q[2]                                                                                           ; 58      ;
; pipe_D_stage:inst4|pipe_cu:cu|always0~1                                                                                       ; 55      ;
; pipe_D_stage:inst4|pipe_cu:cu|always1~0                                                                                       ; 55      ;
; pipe_D_stage:inst4|regfile:rf|Decoder0~22                                                                                     ; 43      ;
; pipe_D_stage:inst4|mux4x32:selecta|Mux31~11                                                                                   ; 43      ;
; pipe_D_stage:inst4|mux4x32:selecta|Mux21~0                                                                                    ; 43      ;
; pipe_D_stage:inst4|mux4x32:selectb|Mux25~10                                                                                   ; 43      ;
; pipe_D_stage:inst4|mux4x32:selectb|Mux29~4                                                                                    ; 42      ;
; pipe_W_stage:inst10|mux2x32:select_write_data|y[15]~12                                                                        ; 41      ;
; pipe_D_stage:inst4|regfile:rf|Decoder0~20                                                                                     ; 41      ;
; pipe_W_stage:inst10|mux2x32:select_write_data|y[30]~23                                                                        ; 40      ;
; pipe_W_stage:inst10|mux2x32:select_write_data|y[17]~16                                                                        ; 40      ;
; pipe_W_stage:inst10|mux2x32:select_write_data|y[12]~11                                                                        ; 40      ;
; pipe_D_stage:inst4|regfile:rf|Decoder0~14                                                                                     ; 40      ;
; pipe_D_stage:inst4|regfile:rf|Decoder0~11                                                                                     ; 40      ;
; pipe_D_stage:inst4|regfile:rf|Decoder0~9                                                                                      ; 40      ;
; pipe_W_stage:inst10|mux2x32:select_write_data|y[24]~29                                                                        ; 39      ;
; pipe_W_stage:inst10|mux2x32:select_write_data|y[27]~26                                                                        ; 39      ;
; pipe_W_stage:inst10|mux2x32:select_write_data|y[16]~17                                                                        ; 39      ;
; pipe_W_stage:inst10|mux2x32:select_write_data|y[11]~8                                                                         ; 39      ;
; pipe_D_stage:inst4|regfile:rf|Decoder0~8                                                                                      ; 39      ;
; pipe_D_stage:inst4|mux4x32:selectb|Mux25~11                                                                                   ; 39      ;
; pipe_W_stage:inst10|mux2x32:select_write_data|y[26]~27                                                                        ; 38      ;
; pipe_W_stage:inst10|mux2x32:select_write_data|y[29]~24                                                                        ; 38      ;
; pipe_W_stage:inst10|mux2x32:select_write_data|y[13]~10                                                                        ; 38      ;
; pipe_D_stage:inst4|regfile:rf|Decoder0~25                                                                                     ; 38      ;
; pipe_D_stage:inst4|regfile:rf|Decoder0~21                                                                                     ; 38      ;
; pipe_D_stage:inst4|regfile:rf|Decoder0~17                                                                                     ; 38      ;
; pipe_D_stage:inst4|regfile:rf|Decoder0~15                                                                                     ; 38      ;
; pipe_D_stage:inst4|regfile:rf|Decoder0~13                                                                                     ; 38      ;
; pipe_D_stage:inst4|mux4x32:selecta|Mux31~0                                                                                    ; 38      ;
; pipe_W_stage:inst10|mux2x32:select_write_data|y[19]~14                                                                        ; 37      ;
; pipe_D_stage:inst4|regfile:rf|Decoder0~19                                                                                     ; 37      ;
; pipe_D_stage:inst4|regfile:rf|Decoder0~0                                                                                      ; 37      ;
; pipe_W_stage:inst10|mux2x32:select_write_data|y[3]~30                                                                         ; 36      ;
; pipe_W_stage:inst10|mux2x32:select_write_data|y[1]~3                                                                          ; 36      ;
; pipe_D_stage:inst4|regfile:rf|Decoder0~26                                                                                     ; 36      ;
; pipe_D_stage:inst4|regfile:rf|Decoder0~23                                                                                     ; 36      ;
; pipe_D_stage:inst4|regfile:rf|Decoder0~18                                                                                     ; 36      ;
; pipe_D_stage:inst4|regfile:rf|Decoder0~16                                                                                     ; 36      ;
; pipe_D_stage:inst4|regfile:rf|Decoder0~10                                                                                     ; 36      ;
; pipe_D_stage:inst4|regfile:rf|Decoder0~6                                                                                      ; 36      ;
; pipe_D_stage:inst4|regfile:rf|Decoder0~4                                                                                      ; 36      ;
; pipe_D_stage:inst4|regfile:rf|Decoder0~2                                                                                      ; 36      ;
; pipe_W_stage:inst10|mux2x32:select_write_data|y[18]~15                                                                        ; 35      ;
; pipe_W_stage:inst10|mux2x32:select_write_data|y[10]~6                                                                         ; 35      ;
; pipe_D_stage:inst4|regfile:rf|Decoder0~12                                                                                     ; 35      ;
; pipe_D_stage:inst4|regfile:rf|Decoder0~5                                                                                      ; 35      ;
; pipe_D_stage:inst4|regfile:rf|Decoder0~1                                                                                      ; 35      ;
; pipe_E_reg:inst5|dff4:aluc_r_e|q[3]                                                                                           ; 35      ;
; pipe_W_stage:inst10|mux2x32:select_write_data|y[25]~28                                                                        ; 34      ;
; pipe_W_stage:inst10|mux2x32:select_write_data|y[31]~22                                                                        ; 34      ;
; pipe_W_stage:inst10|mux2x32:select_write_data|y[8]~7                                                                          ; 34      ;
; pipe_W_stage:inst10|mux2x32:select_write_data|y[5]~5                                                                          ; 34      ;
; pipe_W_stage:inst10|mux2x32:select_write_data|y[7]~4                                                                          ; 34      ;
; pipe_D_stage:inst4|regfile:rf|Decoder0~30                                                                                     ; 34      ;
; pipe_D_stage:inst4|regfile:rf|Decoder0~29                                                                                     ; 34      ;
; pipe_D_stage:inst4|regfile:rf|Decoder0~28                                                                                     ; 34      ;
; pipe_D_stage:inst4|regfile:rf|Decoder0~24                                                                                     ; 34      ;
; pipe_W_stage:inst10|mux2x32:select_write_data|y[6]~0                                                                          ; 34      ;
; pipe_D_stage:inst4|pipe_cu:cu|pcsource[1]                                                                                     ; 33      ;
; pipe_W_stage:inst10|mux2x32:select_write_data|y[28]~25                                                                        ; 33      ;
; pipe_W_stage:inst10|mux2x32:select_write_data|y[14]~13                                                                        ; 33      ;
; pipe_W_stage:inst10|mux2x32:select_write_data|y[0]~2                                                                          ; 33      ;
; pipe_W_stage:inst10|mux2x32:select_write_data|y[4]~1                                                                          ; 33      ;
; pipe_D_stage:inst4|regfile:rf|Decoder0~27                                                                                     ; 33      ;
; pipe_D_stage:inst4|regfile:rf|Decoder0~7                                                                                      ; 33      ;
; pipe_D_stage:inst4|regfile:rf|Decoder0~3                                                                                      ; 33      ;
; pipe_W_stage:inst10|mux2x32:select_write_data|y[20]~21                                                                        ; 32      ;
; pipe_W_stage:inst10|mux2x32:select_write_data|y[21]~20                                                                        ; 32      ;
; pipe_W_stage:inst10|mux2x32:select_write_data|y[22]~19                                                                        ; 32      ;
; pipe_W_reg:inst9|dff1:m2reg_r_w|q                                                                                             ; 32      ;
; pipe_D_stage:inst4|mux4x32:selecta|Mux21~4                                                                                    ; 32      ;
; pipe_D_stage:inst4|mux4x32:selecta|Mux21~3                                                                                    ; 32      ;
; pipe_D_stage:inst4|mux4x32:selecta|Mux21~2                                                                                    ; 32      ;
; pipe_D_stage:inst4|mux4x32:selecta|Mux21~1                                                                                    ; 32      ;
; pipe_D_stage:inst4|mux4x32:selectb|Mux29~3                                                                                    ; 32      ;
; pipe_D_stage:inst4|mux4x32:selectb|Mux29~2                                                                                    ; 32      ;
; pipe_D_stage:inst4|mux4x32:selectb|Mux29~1                                                                                    ; 32      ;
; pipe_D_stage:inst4|mux4x32:selectb|Mux29~0                                                                                    ; 32      ;
; pipe_E_stage:inst6|mux2x32:selectalua|y[4]~9                                                                                  ; 32      ;
; pipe_W_stage:inst10|mux2x32:select_write_data|y[2]~31                                                                         ; 31      ;
; pipe_W_stage:inst10|mux2x32:select_write_data|y[23]~18                                                                        ; 31      ;
; pipe_W_stage:inst10|mux2x32:select_write_data|y[9]~9                                                                          ; 31      ;
; pipe_W_reg:inst9|dff5:rn_r_w|q[2]                                                                                             ; 31      ;
; pipe_W_reg:inst9|dff5:rn_r_w|q[3]                                                                                             ; 31      ;
; pipe_W_reg:inst9|dff5:rn_r_w|q[0]                                                                                             ; 31      ;
; pipe_W_reg:inst9|dff5:rn_r_w|q[1]                                                                                             ; 31      ;
; pipe_E_reg:inst5|dff4:aluc_r_e|q[1]                                                                                           ; 31      ;
; pipe_D_stage:inst4|pipe_cu:cu|pcsource[0]~3                                                                                   ; 30      ;
; pipe_M_reg:inst7|dff32:alu_r_m|q[4]                                                                                           ; 30      ;
; pipe_W_reg:inst9|dff5:rn_r_w|q[4]~DUPLICATE                                                                                   ; 29      ;
; pipe_E_stage:inst6|alu:al_unit|ShiftLeft0~8                                                                                   ; 28      ;
; pipe_E_stage:inst6|alu:al_unit|ShiftLeft0~6                                                                                   ; 28      ;
; pipe_E_reg:inst5|dff1:shift_r_e|q                                                                                             ; 28      ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[27]~109                                                                               ; 26      ;
; pipe_E_stage:inst6|alu:al_unit|ShiftLeft0~10                                                                                  ; 25      ;
; pipe_E_stage:inst6|mux2x32:selectalub|y[31]~8                                                                                 ; 25      ;
; pipe_D_stage:inst4|pipe_cu:cu|Equal0~1                                                                                        ; 24      ;
; pipe_E_reg:inst5|dff32:imm_r_e|q[1]                                                                                           ; 23      ;
; pipe_M_reg:inst7|dff32:alu_r_m|q[7]~DUPLICATE                                                                                 ; 22      ;
; pipe_E_reg:inst5|dff32:a_r_e|q[1]                                                                                             ; 22      ;
; pipe_M_stage:inst8|pipe_datamem:datamem|Equal8~2                                                                              ; 22      ;
; pipe_M_stage:inst8|pipe_datamem:datamem|Equal8~3                                                                              ; 20      ;
; pipe_W_reg:inst9|dff1:wreg_r_w|q~DUPLICATE                                                                                    ; 19      ;
; pipe_E_reg:inst5|dff4:aluc_r_e|q[1]~DUPLICATE                                                                                 ; 19      ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[15]                                                                                         ; 19      ;
; pipe_E_reg:inst5|dff32:b_r_e|q[31]                                                                                            ; 18      ;
; pipe_E_reg:inst5|dff32:b_r_e|q[30]                                                                                            ; 16      ;
; pipe_D_stage:inst4|pipe_cu:cu|sext~0                                                                                          ; 15      ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[29]                                                                                         ; 15      ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[30]~79                                                                                ; 14      ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[14]~13                                                                                ; 14      ;
; pipe_E_stage:inst6|alu:al_unit|ShiftLeft0~9                                                                                   ; 14      ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[27]~78                                                                                ; 13      ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[30]~77                                                                                ; 13      ;
; pipe_W_reg:inst9|dff1:wreg_r_w|q                                                                                              ; 12      ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[7]~8                                                                                  ; 12      ;
; pipe_M_reg:inst7|dff32:alu_r_m|q[6]                                                                                           ; 12      ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[27]                                                                                         ; 12      ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[28]                                                                                         ; 12      ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[19]~83                                                                                ; 11      ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[19]~82                                                                                ; 11      ;
; pipe_E_stage:inst6|mux2x32:selectalub|y[13]~12                                                                                ; 11      ;
; pipe_E_stage:inst6|mux2x32:selectalub|y[15]~11                                                                                ; 11      ;
; pipe_E_stage:inst6|mux2x32:selectalub|y[12]~10                                                                                ; 11      ;
; pipe_E_reg:inst5|dff32:b_r_e|q[29]                                                                                            ; 11      ;
; pipe_E_reg:inst5|dff32:b_r_e|q[28]                                                                                            ; 11      ;
; pipe_E_stage:inst6|alu:al_unit|ShiftRight1~2                                                                                  ; 11      ;
; pipe_E_stage:inst6|mux2x32:selectalub|y[11]~6                                                                                 ; 11      ;
; pipe_E_stage:inst6|mux2x32:selectalub|y[8]~5                                                                                  ; 11      ;
; pipe_E_stage:inst6|mux2x32:selectalub|y[10]~4                                                                                 ; 11      ;
; pipe_E_stage:inst6|mux2x32:selectalub|y[6]~1                                                                                  ; 11      ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[1]                                                                                          ; 11      ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[2]                                                                                          ; 11      ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[3]                                                                                          ; 11      ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[5]                                                                                          ; 11      ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[26]                                                                                         ; 11      ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[14]~28                                                                                ; 10      ;
; pipe_E_stage:inst6|mux2x32:selectalub|y[3]~13                                                                                 ; 10      ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[1]~7                                                                                  ; 10      ;
; pipe_E_reg:inst5|dff32:b_r_e|q[18]                                                                                            ; 10      ;
; pipe_E_stage:inst6|mux2x32:selectalub|y[14]~9                                                                                 ; 10      ;
; pipe_E_stage:inst6|mux2x32:selectalub|y[9]~7                                                                                  ; 10      ;
; pipe_E_stage:inst6|mux2x32:selectalub|y[5]~3                                                                                  ; 10      ;
; pipe_E_stage:inst6|mux2x32:selectalub|y[7]~2                                                                                  ; 10      ;
; pipe_E_stage:inst6|mux2x32:selectalub|y[4]~0                                                                                  ; 10      ;
; pipe_M_stage:inst8|pipe_datamem:datamem|led[9]~0                                                                              ; 10      ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[4]                                                                                          ; 10      ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[0]                                                                                          ; 10      ;
; pipe_E_stage:inst6|mux2x32:selectalub|y[0]~16                                                                                 ; 9       ;
; pipe_E_stage:inst6|mux2x32:selectalub|y[2]~15                                                                                 ; 9       ;
; pipe_E_stage:inst6|mux2x32:selectalub|y[1]~14                                                                                 ; 9       ;
; pipe_M_reg:inst7|dff32:alu_r_m|q[5]                                                                                           ; 9       ;
; pipe_E_reg:inst5|dff32:b_r_e|q[21]~DUPLICATE                                                                                  ; 8       ;
; pipe_D_stage:inst4|pipe_cu:cu|Equal0~0                                                                                        ; 8       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[12]~32                                                                                ; 8       ;
; pipe_E_reg:inst5|dff32:b_r_e|q[16]                                                                                            ; 8       ;
; pipe_E_reg:inst5|dff32:b_r_e|q[22]                                                                                            ; 8       ;
; pipe_E_reg:inst5|dff32:b_r_e|q[25]                                                                                            ; 8       ;
; pipe_E_reg:inst5|dff32:b_r_e|q[27]                                                                                            ; 8       ;
; pipe_E_reg:inst5|dff32:b_r_e|q[24]                                                                                            ; 8       ;
; pipe_M_reg:inst7|dff32:b_r_m|q[0]                                                                                             ; 8       ;
; pipe_M_reg:inst7|dff32:b_r_m|q[1]                                                                                             ; 8       ;
; pipe_M_reg:inst7|dff32:b_r_m|q[2]                                                                                             ; 8       ;
; pipe_M_reg:inst7|dff32:b_r_m|q[3]                                                                                             ; 8       ;
; pipe_M_reg:inst7|dff32:b_r_m|q[4]                                                                                             ; 8       ;
; pipe_M_reg:inst7|dff32:b_r_m|q[5]                                                                                             ; 8       ;
; pipe_M_reg:inst7|dff32:b_r_m|q[6]                                                                                             ; 8       ;
; pipe_E_reg:inst5|dff32:b_r_e|q[19]~DUPLICATE                                                                                  ; 7       ;
; pipe_E_reg:inst5|dff32:b_r_e|q[23]~DUPLICATE                                                                                  ; 7       ;
; pipe_E_reg:inst5|dff32:b_r_e|q[20]~DUPLICATE                                                                                  ; 7       ;
; pipe_E_reg:inst5|dff32:b_r_e|q[26]~DUPLICATE                                                                                  ; 7       ;
; pipe_D_stage:inst4|pipe_cu:cu|wreg~0                                                                                          ; 7       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[14]~37                                                                                ; 7       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[14]~35                                                                                ; 7       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[12]~31                                                                                ; 7       ;
; pipe_E_stage:inst6|alu:al_unit|ShiftRight1~8                                                                                  ; 7       ;
; pipe_E_stage:inst6|alu:al_unit|ShiftRight1~6                                                                                  ; 7       ;
; pipe_E_stage:inst6|alu:al_unit|ShiftRight1~5                                                                                  ; 7       ;
; pipe_E_reg:inst5|dff32:imm_r_e|q[2]                                                                                           ; 7       ;
; pipe_E_reg:inst5|dff32:a_r_e|q[3]                                                                                             ; 7       ;
; pipe_M_stage:inst8|pipe_datamem:datamem|hex5[6]~0                                                                             ; 7       ;
; pipe_M_stage:inst8|pipe_datamem:datamem|hex4[6]~0                                                                             ; 7       ;
; pipe_M_stage:inst8|pipe_datamem:datamem|hex3[6]~0                                                                             ; 7       ;
; pipe_M_stage:inst8|pipe_datamem:datamem|hex2[6]~0                                                                             ; 7       ;
; pipe_M_stage:inst8|pipe_datamem:datamem|hex1[6]~0                                                                             ; 7       ;
; pipe_M_stage:inst8|pipe_datamem:datamem|hex0[6]~2                                                                             ; 7       ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[20]                                                                                         ; 7       ;
; pipe_E_reg:inst5|dff32:imm_r_e|q[3]~DUPLICATE                                                                                 ; 6       ;
; pipe_M_stage:inst8|pipe_datamem:datamem|Equal9~0                                                                              ; 6       ;
; pipe_D_stage:inst4|pipe_cu:cu|always0~0                                                                                       ; 6       ;
; pipe_E_stage:inst6|alu:al_unit|Mux15~2                                                                                        ; 6       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[12]~41                                                                                ; 6       ;
; pipe_E_stage:inst6|alu:al_unit|ShiftRight1~33                                                                                 ; 6       ;
; pipe_E_stage:inst6|mux2x32:selectalub|y[16]~18                                                                                ; 6       ;
; pipe_E_stage:inst6|alu:al_unit|ShiftRight1~22                                                                                 ; 6       ;
; pipe_E_reg:inst5|dff32:b_r_e|q[17]                                                                                            ; 6       ;
; pipe_E_stage:inst6|alu:al_unit|ShiftRight1~7                                                                                  ; 6       ;
; pipe_E_reg:inst5|dff32:a_r_e|q[2]                                                                                             ; 6       ;
; pipe_E_reg:inst5|dff32:a_r_e|q[28]                                                                                            ; 6       ;
; pipe_E_reg:inst5|dff32:a_r_e|q[29]                                                                                            ; 6       ;
; pipe_E_reg:inst5|dff32:a_r_e|q[30]                                                                                            ; 6       ;
; pipe_M_stage:inst8|pipe_datamem:datamem|hex0[6]~1                                                                             ; 6       ;
; pipe_M_reg:inst7|dff32:alu_r_m|q[2]                                                                                           ; 6       ;
; pipe_M_reg:inst7|dff32:alu_r_m|q[0]                                                                                           ; 6       ;
; pipe_M_reg:inst7|dff32:alu_r_m|q[8]                                                                                           ; 6       ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[25]                                                                                         ; 6       ;
; pipe_E_reg:inst5|dff32:imm_r_e|q[0]~DUPLICATE                                                                                 ; 5       ;
; pipe_D_stage:inst4|pipe_cu:cu|pcsource[0]~0                                                                                   ; 5       ;
; pipe_M_reg:inst7|dff5:rn_r_m|q[4]                                                                                             ; 5       ;
; pipe_M_reg:inst7|dff1:m2reg_r_m|q                                                                                             ; 5       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[25]~147                                                                               ; 5       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[25]~144                                                                               ; 5       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[27]~134                                                                               ; 5       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[29]~125                                                                               ; 5       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[29]~121                                                                               ; 5       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[30]~118                                                                               ; 5       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[30]~108                                                                               ; 5       ;
; pipe_E_stage:inst6|alu:al_unit|Mux0~5                                                                                         ; 5       ;
; pipe_E_stage:inst6|alu:al_unit|Mux0~0                                                                                         ; 5       ;
; pipe_E_stage:inst6|alu:al_unit|ShiftRight1~57                                                                                 ; 5       ;
; pipe_E_stage:inst6|alu:al_unit|ShiftLeft0~26                                                                                  ; 5       ;
; pipe_E_stage:inst6|alu:al_unit|ShiftLeft0~18                                                                                  ; 5       ;
; pipe_E_stage:inst6|alu:al_unit|ShiftRight0~8                                                                                  ; 5       ;
; pipe_E_stage:inst6|alu:al_unit|ShiftLeft0~14                                                                                  ; 5       ;
; pipe_E_stage:inst6|alu:al_unit|ShiftRight1~32                                                                                 ; 5       ;
; pipe_E_stage:inst6|mux2x32:selectalub|y[17]~17                                                                                ; 5       ;
; pipe_E_stage:inst6|alu:al_unit|ShiftRight0~5                                                                                  ; 5       ;
; pipe_E_stage:inst6|alu:al_unit|ShiftRight1~26                                                                                 ; 5       ;
; pipe_E_stage:inst6|alu:al_unit|ShiftRight1~25                                                                                 ; 5       ;
; pipe_E_stage:inst6|alu:al_unit|ShiftRight1~24                                                                                 ; 5       ;
; pipe_E_stage:inst6|alu:al_unit|ShiftRight1~21                                                                                 ; 5       ;
; pipe_E_reg:inst5|dff32:b_r_e|q[0]                                                                                             ; 5       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[6]~6                                                                                  ; 5       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[6]~5                                                                                  ; 5       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[6]~4                                                                                  ; 5       ;
; pipe_E_stage:inst6|alu:al_unit|ShiftRight1~16                                                                                 ; 5       ;
; pipe_E_stage:inst6|alu:al_unit|ShiftRight1~3                                                                                  ; 5       ;
; pipe_E_reg:inst5|dff32:a_r_e|q[0]                                                                                             ; 5       ;
; pipe_E_reg:inst5|dff32:imm_r_e|q[4]                                                                                           ; 5       ;
; pipe_M_reg:inst7|dff32:alu_r_m|q[20]                                                                                          ; 5       ;
; pipe_M_reg:inst7|dff32:alu_r_m|q[14]                                                                                          ; 5       ;
; pipe_M_reg:inst7|dff32:alu_r_m|q[10]                                                                                          ; 5       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[30]~255                                                                               ; 5       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[29]~251                                                                               ; 5       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[27]~243                                                                               ; 5       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[25]~235                                                                               ; 5       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[3]~211                                                                                ; 5       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[2]~207                                                                                ; 5       ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[30]                                                                                         ; 5       ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[31]                                                                                         ; 5       ;
; pipe_M_stage:inst8|pipe_datamem:datamem|ram_1port:dram|altsyncram:altsyncram_component|altsyncram_d0p1:auto_generated|q_a[14] ; 5       ;
; pipe_M_stage:inst8|pipe_datamem:datamem|ram_1port:dram|altsyncram:altsyncram_component|altsyncram_d0p1:auto_generated|q_a[25] ; 5       ;
; pipe_M_stage:inst8|pipe_datamem:datamem|ram_1port:dram|altsyncram:altsyncram_component|altsyncram_d0p1:auto_generated|q_a[8]  ; 5       ;
; pipe_M_stage:inst8|pipe_datamem:datamem|ram_1port:dram|altsyncram:altsyncram_component|altsyncram_d0p1:auto_generated|q_a[0]  ; 5       ;
; pipe_E_stage:inst6|Add0~61                                                                                                    ; 5       ;
; pipe_E_reg:inst5|dff32:imm_r_e|q[14]                                                                                          ; 5       ;
; pipe_E_reg:inst5|dff32:imm_r_e|q[15]                                                                                          ; 5       ;
; pipe_E_reg:inst5|dff32:imm_r_e|q[12]                                                                                          ; 5       ;
; pipe_E_reg:inst5|dff32:imm_r_e|q[13]                                                                                          ; 5       ;
; pipe_E_reg:inst5|dff32:imm_r_e|q[7]                                                                                           ; 5       ;
; pipe_E_reg:inst5|dff32:imm_r_e|q[6]                                                                                           ; 5       ;
; pipe_M_reg:inst7|dff32:alu_r_m|q[3]~DUPLICATE                                                                                 ; 4       ;
; SW[2]~input                                                                                                                   ; 4       ;
; KEY[2]~input                                                                                                                  ; 4       ;
; SW[3]~input                                                                                                                   ; 4       ;
; KEY[3]~input                                                                                                                  ; 4       ;
; SW[8]~input                                                                                                                   ; 4       ;
; SW[0]~input                                                                                                                   ; 4       ;
; pipe_D_stage:inst4|Equal0~8                                                                                                   ; 4       ;
; pipe_D_stage:inst4|Equal0~0                                                                                                   ; 4       ;
; pipe_D_stage:inst4|pipe_cu:cu|Equal16~0                                                                                       ; 4       ;
; pipe_D_stage:inst4|pipe_cu:cu|Equal17~0                                                                                       ; 4       ;
; pipe_D_stage:inst4|mux4x32:selectb|Mux5~10                                                                                    ; 4       ;
; pipe_D_stage:inst4|mux4x32:selecta|Mux22~10                                                                                   ; 4       ;
; pipe_D_stage:inst4|mux4x32:selecta|Mux5~10                                                                                    ; 4       ;
; pipe_D_stage:inst4|mux4x32:selecta|Mux3~12                                                                                    ; 4       ;
; pipe_D_stage:inst4|mux4x32:selecta|Mux15~10                                                                                   ; 4       ;
; pipe_D_stage:inst4|mux4x32:selecta|Mux16~10                                                                                   ; 4       ;
; pipe_D_stage:inst4|mux4x32:selecta|Mux30~12                                                                                   ; 4       ;
; pipe_D_stage:inst4|pipe_cu:cu|Equal14~0                                                                                       ; 4       ;
; pipe_M_reg:inst7|dff5:rn_r_m|q[3]                                                                                             ; 4       ;
; pipe_M_reg:inst7|dff5:rn_r_m|q[2]                                                                                             ; 4       ;
; pipe_M_reg:inst7|dff5:rn_r_m|q[1]                                                                                             ; 4       ;
; pipe_M_reg:inst7|dff5:rn_r_m|q[0]                                                                                             ; 4       ;
; pipe_E_reg:inst5|dff5:rn_r_e|q[1]                                                                                             ; 4       ;
; pipe_E_reg:inst5|dff5:rn_r_e|q[0]                                                                                             ; 4       ;
; pipe_E_reg:inst5|dff1:wreg_r_e|q                                                                                              ; 4       ;
; pipe_E_reg:inst5|dff1:m2reg_r_e|q                                                                                             ; 4       ;
; pipe_E_reg:inst5|dff5:rn_r_e|q[4]                                                                                             ; 4       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[20]~173                                                                               ; 4       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[27]~137                                                                               ; 4       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[30]~116                                                                               ; 4       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[14]~105                                                                               ; 4       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[17]~97                                                                                ; 4       ;
; pipe_E_stage:inst6|alu:al_unit|ShiftLeft0~42                                                                                  ; 4       ;
; pipe_E_stage:inst6|alu:al_unit|ShiftLeft0~39                                                                                  ; 4       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[10]~61                                                                                ; 4       ;
; pipe_E_stage:inst6|alu:al_unit|ShiftLeft0~27                                                                                  ; 4       ;
; pipe_E_stage:inst6|alu:al_unit|ShiftRight1~51                                                                                 ; 4       ;
; pipe_E_stage:inst6|alu:al_unit|ShiftRight1~49                                                                                 ; 4       ;
; pipe_E_stage:inst6|alu:al_unit|ShiftLeft0~17                                                                                  ; 4       ;
; pipe_E_stage:inst6|alu:al_unit|ShiftRight1~38                                                                                 ; 4       ;
; pipe_E_stage:inst6|alu:al_unit|ShiftLeft0~15                                                                                  ; 4       ;
; pipe_E_stage:inst6|alu:al_unit|ShiftLeft0~11                                                                                  ; 4       ;
; pipe_E_reg:inst5|dff32:b_r_e|q[2]                                                                                             ; 4       ;
; pipe_E_reg:inst5|dff32:b_r_e|q[1]                                                                                             ; 4       ;
; pipe_E_reg:inst5|dff32:b_r_e|q[3]                                                                                             ; 4       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[12]~3                                                                                 ; 4       ;
; pipe_E_stage:inst6|alu:al_unit|Mux16~0                                                                                        ; 4       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[6]~1                                                                                  ; 4       ;
; pipe_E_reg:inst5|dff32:a_r_e|q[4]                                                                                             ; 4       ;
; pipe_E_reg:inst5|dff32:b_r_e|q[13]                                                                                            ; 4       ;
; pipe_E_reg:inst5|dff32:b_r_e|q[15]                                                                                            ; 4       ;
; pipe_E_reg:inst5|dff32:b_r_e|q[12]                                                                                            ; 4       ;
; pipe_E_reg:inst5|dff32:b_r_e|q[14]                                                                                            ; 4       ;
; pipe_E_stage:inst6|alu:al_unit|ShiftRight1~9                                                                                  ; 4       ;
; pipe_E_stage:inst6|alu:al_unit|ShiftRight0~0                                                                                  ; 4       ;
; pipe_E_reg:inst5|dff32:a_r_e|q[6]                                                                                             ; 4       ;
; pipe_E_reg:inst5|dff32:a_r_e|q[7]                                                                                             ; 4       ;
; pipe_E_reg:inst5|dff32:a_r_e|q[24]                                                                                            ; 4       ;
; pipe_E_reg:inst5|dff32:a_r_e|q[25]                                                                                            ; 4       ;
; pipe_E_reg:inst5|dff32:a_r_e|q[26]                                                                                            ; 4       ;
; pipe_E_reg:inst5|dff32:a_r_e|q[27]                                                                                            ; 4       ;
; pipe_E_reg:inst5|dff32:a_r_e|q[31]                                                                                            ; 4       ;
; pipe_E_reg:inst5|dff32:a_r_e|q[20]                                                                                            ; 4       ;
; pipe_E_reg:inst5|dff32:a_r_e|q[21]                                                                                            ; 4       ;
; pipe_E_reg:inst5|dff32:a_r_e|q[22]                                                                                            ; 4       ;
; pipe_E_reg:inst5|dff32:a_r_e|q[23]                                                                                            ; 4       ;
; pipe_E_reg:inst5|dff32:a_r_e|q[16]                                                                                            ; 4       ;
; pipe_E_reg:inst5|dff32:a_r_e|q[17]                                                                                            ; 4       ;
; pipe_E_reg:inst5|dff32:a_r_e|q[18]                                                                                            ; 4       ;
; pipe_E_reg:inst5|dff32:a_r_e|q[19]                                                                                            ; 4       ;
; pipe_E_reg:inst5|dff32:a_r_e|q[14]                                                                                            ; 4       ;
; pipe_E_reg:inst5|dff32:a_r_e|q[15]                                                                                            ; 4       ;
; pipe_E_reg:inst5|dff32:a_r_e|q[12]                                                                                            ; 4       ;
; pipe_E_reg:inst5|dff32:a_r_e|q[13]                                                                                            ; 4       ;
; pipe_E_reg:inst5|dff32:b_r_e|q[9]                                                                                             ; 4       ;
; pipe_E_reg:inst5|dff32:b_r_e|q[11]                                                                                            ; 4       ;
; pipe_E_reg:inst5|dff32:b_r_e|q[8]                                                                                             ; 4       ;
; pipe_E_reg:inst5|dff32:b_r_e|q[10]                                                                                            ; 4       ;
; pipe_E_reg:inst5|dff32:b_r_e|q[5]                                                                                             ; 4       ;
; pipe_E_reg:inst5|dff32:b_r_e|q[7]                                                                                             ; 4       ;
; pipe_E_reg:inst5|dff32:b_r_e|q[4]                                                                                             ; 4       ;
; pipe_E_reg:inst5|dff32:b_r_e|q[6]                                                                                             ; 4       ;
; pipe_M_reg:inst7|dff32:alu_r_m|q[3]                                                                                           ; 4       ;
; pipe_M_reg:inst7|dff32:alu_r_m|q[21]                                                                                          ; 4       ;
; pipe_M_reg:inst7|dff32:alu_r_m|q[22]                                                                                          ; 4       ;
; pipe_M_reg:inst7|dff32:alu_r_m|q[23]                                                                                          ; 4       ;
; pipe_M_reg:inst7|dff32:alu_r_m|q[24]                                                                                          ; 4       ;
; pipe_M_reg:inst7|dff32:alu_r_m|q[25]                                                                                          ; 4       ;
; pipe_M_reg:inst7|dff32:alu_r_m|q[26]                                                                                          ; 4       ;
; pipe_M_reg:inst7|dff32:alu_r_m|q[28]                                                                                          ; 4       ;
; pipe_M_reg:inst7|dff32:alu_r_m|q[30]                                                                                          ; 4       ;
; pipe_M_reg:inst7|dff32:alu_r_m|q[31]                                                                                          ; 4       ;
; pipe_M_reg:inst7|dff32:alu_r_m|q[15]                                                                                          ; 4       ;
; pipe_M_reg:inst7|dff32:alu_r_m|q[16]                                                                                          ; 4       ;
; pipe_M_reg:inst7|dff32:alu_r_m|q[18]                                                                                          ; 4       ;
; pipe_M_reg:inst7|dff32:alu_r_m|q[19]                                                                                          ; 4       ;
; pipe_M_reg:inst7|dff32:alu_r_m|q[9]                                                                                           ; 4       ;
; pipe_M_reg:inst7|dff32:alu_r_m|q[11]                                                                                          ; 4       ;
; pipe_M_reg:inst7|dff32:alu_r_m|q[12]                                                                                          ; 4       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[1]~203                                                                                ; 4       ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[6]                                                                                          ; 4       ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[7]                                                                                          ; 4       ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[8]                                                                                          ; 4       ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[9]                                                                                          ; 4       ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[10]                                                                                         ; 4       ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[11]                                                                                         ; 4       ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[12]                                                                                         ; 4       ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[13]                                                                                         ; 4       ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[14]                                                                                         ; 4       ;
; pipe_M_stage:inst8|pipe_datamem:datamem|ram_1port:dram|altsyncram:altsyncram_component|altsyncram_d0p1:auto_generated|q_a[3]  ; 4       ;
; pipe_M_stage:inst8|pipe_datamem:datamem|ram_1port:dram|altsyncram:altsyncram_component|altsyncram_d0p1:auto_generated|q_a[2]  ; 4       ;
; pipe_M_stage:inst8|pipe_datamem:datamem|ram_1port:dram|altsyncram:altsyncram_component|altsyncram_d0p1:auto_generated|q_a[10] ; 4       ;
; pipe_E_reg:inst5|dff32:imm_r_e|q[9]                                                                                           ; 4       ;
; pipe_E_reg:inst5|dff32:imm_r_e|q[11]                                                                                          ; 4       ;
; pipe_E_reg:inst5|dff32:imm_r_e|q[8]                                                                                           ; 4       ;
; pipe_E_reg:inst5|dff32:imm_r_e|q[10]                                                                                          ; 4       ;
; pipe_E_reg:inst5|dff5:rn_r_e|q[2]~DUPLICATE                                                                                   ; 3       ;
; pipe_M_reg:inst7|dff32:alu_r_m|q[17]~DUPLICATE                                                                                ; 3       ;
; pipe_M_reg:inst7|dff32:alu_r_m|q[13]~DUPLICATE                                                                                ; 3       ;
; pipe_M_reg:inst7|dff32:alu_r_m|q[5]~DUPLICATE                                                                                 ; 3       ;
; pipe_E_reg:inst5|dff32:imm_r_e|q[5]~DUPLICATE                                                                                 ; 3       ;
; SW[9]~input                                                                                                                   ; 3       ;
; SW[5]~input                                                                                                                   ; 3       ;
; SW[7]~input                                                                                                                   ; 3       ;
; SW[1]~input                                                                                                                   ; 3       ;
; KEY[1]~input                                                                                                                  ; 3       ;
; SW[4]~input                                                                                                                   ; 3       ;
; SW[6]~input                                                                                                                   ; 3       ;
; pipe_D_stage:inst4|Equal0~24                                                                                                  ; 3       ;
; pipe_D_stage:inst4|Equal0~19                                                                                                  ; 3       ;
; pipe_D_stage:inst4|Equal0~1                                                                                                   ; 3       ;
; pipe_D_reg:inst3|dffe32:pc4_r_d|q[28]                                                                                         ; 3       ;
; pipe_D_stage:inst4|mux4x32:selectb|Mux31~10                                                                                   ; 3       ;
; pipe_D_stage:inst4|mux4x32:selectb|Mux30~12                                                                                   ; 3       ;
; pipe_D_stage:inst4|mux4x32:selectb|Mux15~10                                                                                   ; 3       ;
; pipe_D_stage:inst4|mux4x32:selectb|Mux16~10                                                                                   ; 3       ;
; pipe_D_stage:inst4|mux4x32:selectb|Mux3~12                                                                                    ; 3       ;
; pipe_D_stage:inst4|mux4x32:selecta|Mux25~11                                                                                   ; 3       ;
; pipe_D_stage:inst4|mux4x32:selecta|Mux26~11                                                                                   ; 3       ;
; pipe_D_stage:inst4|mux4x32:selecta|Mux23~11                                                                                   ; 3       ;
; pipe_D_stage:inst4|mux4x32:selecta|Mux20~9                                                                                    ; 3       ;
; pipe_M_stage:inst8|pipe_datamem:datamem|dataout[24]~11                                                                        ; 3       ;
; pipe_D_stage:inst4|mux4x32:selecta|Mux6~12                                                                                    ; 3       ;
; pipe_D_stage:inst4|mux4x32:selecta|Mux4~12                                                                                    ; 3       ;
; pipe_D_stage:inst4|mux4x32:selecta|Mux0~13                                                                                    ; 3       ;
; pipe_D_stage:inst4|mux4x32:selecta|Mux14~10                                                                                   ; 3       ;
; pipe_D_stage:inst4|mux4x32:selecta|Mux13~10                                                                                   ; 3       ;
; pipe_D_stage:inst4|mux4x32:selecta|Mux17~11                                                                                   ; 3       ;
; pipe_D_stage:inst4|mux4x32:selecta|Mux19~9                                                                                    ; 3       ;
; pipe_D_stage:inst4|mux4x32:selecta|Mux18~9                                                                                    ; 3       ;
; pipe_D_stage:inst4|mux4x32:selectb|Mux22~10                                                                                   ; 3       ;
; pipe_D_stage:inst4|mux4x32:selectb|Mux23~11                                                                                   ; 3       ;
; pipe_D_stage:inst4|mux4x32:selecta|Mux31~13                                                                                   ; 3       ;
; pipe_D_stage:inst4|pipe_cu:cu|Equal25~2                                                                                       ; 3       ;
; pipe_D_stage:inst4|pipe_cu:cu|Equal26~2                                                                                       ; 3       ;
; pipe_M_reg:inst7|dff1:wreg_r_m|q                                                                                              ; 3       ;
; pipe_D_stage:inst4|pipe_cu:cu|Equal21~0                                                                                       ; 3       ;
; pipe_E_reg:inst5|dff5:rn_r_e|q[3]                                                                                             ; 3       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[7]~195                                                                                ; 3       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[7]~194                                                                                ; 3       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[7]~192                                                                                ; 3       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[7]~191                                                                                ; 3       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[1]~182                                                                                ; 3       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[1]~179                                                                                ; 3       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[1]~178                                                                                ; 3       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[1]~176                                                                                ; 3       ;
; pipe_E_reg:inst5|dff32:pc4_r_e|q[0]                                                                                           ; 3       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[21]~165                                                                               ; 3       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[22]~160                                                                               ; 3       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[23]~155                                                                               ; 3       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[24]~153                                                                               ; 3       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[24]~149                                                                               ; 3       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[26]~139                                                                               ; 3       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[28]~132                                                                               ; 3       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[28]~128                                                                               ; 3       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[30]~117                                                                               ; 3       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[28]~110                                                                               ; 3       ;
; pipe_E_stage:inst6|mux2x32:selectalua|y[31]~19                                                                                ; 3       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[15]~99                                                                                ; 3       ;
; pipe_E_stage:inst6|alu:al_unit|ShiftLeft0~49                                                                                  ; 3       ;
; pipe_E_stage:inst6|mux2x32:selectalua|y[15]~17                                                                                ; 3       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[16]~98                                                                                ; 3       ;
; pipe_E_stage:inst6|mux2x32:selectalua|y[16]~16                                                                                ; 3       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[18]~92                                                                                ; 3       ;
; pipe_E_stage:inst6|alu:al_unit|ShiftLeft0~41                                                                                  ; 3       ;
; pipe_E_stage:inst6|alu:al_unit|ShiftLeft0~38                                                                                  ; 3       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[19]~86                                                                                ; 3       ;
; pipe_E_stage:inst6|alu:al_unit|ShiftLeft0~37                                                                                  ; 3       ;
; pipe_E_stage:inst6|alu:al_unit|ShiftLeft0~35                                                                                  ; 3       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[8]~72                                                                                 ; 3       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[8]~71                                                                                 ; 3       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[8]~70                                                                                 ; 3       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[8]~69                                                                                 ; 3       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[8]~68                                                                                 ; 3       ;
; pipe_E_stage:inst6|alu:al_unit|ShiftRight0~22                                                                                 ; 3       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[9]~66                                                                                 ; 3       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[9]~65                                                                                 ; 3       ;
; pipe_E_stage:inst6|alu:al_unit|ShiftLeft0~30                                                                                  ; 3       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[11]~54                                                                                ; 3       ;
; pipe_E_stage:inst6|alu:al_unit|ShiftLeft0~28                                                                                  ; 3       ;
; pipe_E_stage:inst6|alu:al_unit|ShiftRight1~48                                                                                 ; 3       ;
; pipe_E_stage:inst6|alu:al_unit|ShiftRight0~12                                                                                 ; 3       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[12]~48                                                                                ; 3       ;
; pipe_E_stage:inst6|alu:al_unit|ShiftLeft0~24                                                                                  ; 3       ;
; pipe_E_stage:inst6|alu:al_unit|ShiftLeft0~23                                                                                  ; 3       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[13]~39                                                                                ; 3       ;
; pipe_E_stage:inst6|alu:al_unit|ShiftLeft0~21                                                                                  ; 3       ;
; pipe_E_stage:inst6|alu:al_unit|ShiftLeft0~20                                                                                  ; 3       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[12]~27                                                                                ; 3       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[5]~24                                                                                 ; 3       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[5]~23                                                                                 ; 3       ;
; pipe_E_stage:inst6|alu:al_unit|ShiftRight1~41                                                                                 ; 3       ;
; pipe_E_stage:inst6|alu:al_unit|ShiftRight1~40                                                                                 ; 3       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[5]~21                                                                                 ; 3       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[5]~20                                                                                 ; 3       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[6]~18                                                                                 ; 3       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[6]~17                                                                                 ; 3       ;
; pipe_E_stage:inst6|alu:al_unit|ShiftRight1~28                                                                                 ; 3       ;
; pipe_E_stage:inst6|alu:al_unit|ShiftRight1~23                                                                                 ; 3       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[6]~15                                                                                 ; 3       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[6]~14                                                                                 ; 3       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[4]~11                                                                                 ; 3       ;
; pipe_E_stage:inst6|alu:al_unit|ShiftLeft0~12                                                                                  ; 3       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[4]~10                                                                                 ; 3       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[4]~2                                                                                  ; 3       ;
; pipe_E_stage:inst6|alu:al_unit|ShiftRight1~14                                                                                 ; 3       ;
; pipe_E_stage:inst6|alu:al_unit|ShiftRight1~12                                                                                 ; 3       ;
; pipe_E_stage:inst6|mux2x32:selectalua|y[5]~6                                                                                  ; 3       ;
; pipe_E_reg:inst5|dff32:a_r_e|q[5]                                                                                             ; 3       ;
; pipe_E_stage:inst6|mux2x32:selectalua|y[8]~5                                                                                  ; 3       ;
; pipe_E_reg:inst5|dff32:a_r_e|q[8]                                                                                             ; 3       ;
; pipe_E_stage:inst6|mux2x32:selectalua|y[9]~4                                                                                  ; 3       ;
; pipe_E_reg:inst5|dff32:a_r_e|q[9]                                                                                             ; 3       ;
; pipe_E_stage:inst6|mux2x32:selectalua|y[10]~3                                                                                 ; 3       ;
; pipe_E_reg:inst5|dff32:a_r_e|q[10]                                                                                            ; 3       ;
; pipe_E_stage:inst6|mux2x32:selectalua|y[11]~2                                                                                 ; 3       ;
; pipe_E_reg:inst5|dff32:a_r_e|q[11]                                                                                            ; 3       ;
; pipe_E_stage:inst6|alu:al_unit|ShiftRight1~1                                                                                  ; 3       ;
; pipe_M_reg:inst7|dff1:wmem_r_m|q                                                                                              ; 3       ;
; pipe_M_stage:inst8|pipe_datamem:datamem|Equal0~3                                                                              ; 3       ;
; pipe_M_stage:inst8|pipe_datamem:datamem|Equal0~2                                                                              ; 3       ;
; pipe_M_reg:inst7|dff32:alu_r_m|q[27]                                                                                          ; 3       ;
; pipe_M_stage:inst8|pipe_datamem:datamem|Equal0~1                                                                              ; 3       ;
; pipe_M_stage:inst8|pipe_datamem:datamem|Equal0~0                                                                              ; 3       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[8]~271                                                                                ; 3       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[19]~267                                                                               ; 3       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[24]~231                                                                               ; 3       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[23]~227                                                                               ; 3       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[22]~223                                                                               ; 3       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[21]~219                                                                               ; 3       ;
; pipe_E_stage:inst6|alu:al_unit|Mux31~6                                                                                        ; 3       ;
; pipe_D_stage:inst4|mux4x32:selecta|Mux24~13                                                                                   ; 3       ;
; pipe_F_stage:inst2|Add0~69                                                                                                    ; 3       ;
; pipe_F_stage:inst2|Add0~65                                                                                                    ; 3       ;
; pipe_F_stage:inst2|Add0~61                                                                                                    ; 3       ;
; pipe_F_stage:inst2|Add0~41                                                                                                    ; 3       ;
; pipe_M_stage:inst8|pipe_datamem:datamem|ram_1port:dram|altsyncram:altsyncram_component|altsyncram_d0p1:auto_generated|q_a[15] ; 3       ;
; pipe_M_stage:inst8|pipe_datamem:datamem|ram_1port:dram|altsyncram:altsyncram_component|altsyncram_d0p1:auto_generated|q_a[16] ; 3       ;
; pipe_M_stage:inst8|pipe_datamem:datamem|ram_1port:dram|altsyncram:altsyncram_component|altsyncram_d0p1:auto_generated|q_a[17] ; 3       ;
; pipe_M_stage:inst8|pipe_datamem:datamem|ram_1port:dram|altsyncram:altsyncram_component|altsyncram_d0p1:auto_generated|q_a[18] ; 3       ;
; pipe_M_stage:inst8|pipe_datamem:datamem|ram_1port:dram|altsyncram:altsyncram_component|altsyncram_d0p1:auto_generated|q_a[19] ; 3       ;
; pipe_M_stage:inst8|pipe_datamem:datamem|ram_1port:dram|altsyncram:altsyncram_component|altsyncram_d0p1:auto_generated|q_a[20] ; 3       ;
; pipe_M_stage:inst8|pipe_datamem:datamem|ram_1port:dram|altsyncram:altsyncram_component|altsyncram_d0p1:auto_generated|q_a[21] ; 3       ;
; pipe_M_stage:inst8|pipe_datamem:datamem|ram_1port:dram|altsyncram:altsyncram_component|altsyncram_d0p1:auto_generated|q_a[22] ; 3       ;
; pipe_M_stage:inst8|pipe_datamem:datamem|ram_1port:dram|altsyncram:altsyncram_component|altsyncram_d0p1:auto_generated|q_a[23] ; 3       ;
; pipe_M_stage:inst8|pipe_datamem:datamem|ram_1port:dram|altsyncram:altsyncram_component|altsyncram_d0p1:auto_generated|q_a[26] ; 3       ;
; pipe_M_stage:inst8|pipe_datamem:datamem|ram_1port:dram|altsyncram:altsyncram_component|altsyncram_d0p1:auto_generated|q_a[27] ; 3       ;
; pipe_M_stage:inst8|pipe_datamem:datamem|ram_1port:dram|altsyncram:altsyncram_component|altsyncram_d0p1:auto_generated|q_a[28] ; 3       ;
; pipe_M_stage:inst8|pipe_datamem:datamem|ram_1port:dram|altsyncram:altsyncram_component|altsyncram_d0p1:auto_generated|q_a[29] ; 3       ;
; pipe_M_stage:inst8|pipe_datamem:datamem|ram_1port:dram|altsyncram:altsyncram_component|altsyncram_d0p1:auto_generated|q_a[30] ; 3       ;
; pipe_M_stage:inst8|pipe_datamem:datamem|ram_1port:dram|altsyncram:altsyncram_component|altsyncram_d0p1:auto_generated|q_a[1]  ; 3       ;
; pipe_M_stage:inst8|pipe_datamem:datamem|ram_1port:dram|altsyncram:altsyncram_component|altsyncram_d0p1:auto_generated|q_a[4]  ; 3       ;
; pipe_M_stage:inst8|pipe_datamem:datamem|ram_1port:dram|altsyncram:altsyncram_component|altsyncram_d0p1:auto_generated|q_a[5]  ; 3       ;
; pipe_M_stage:inst8|pipe_datamem:datamem|ram_1port:dram|altsyncram:altsyncram_component|altsyncram_d0p1:auto_generated|q_a[6]  ; 3       ;
; pipe_M_stage:inst8|pipe_datamem:datamem|ram_1port:dram|altsyncram:altsyncram_component|altsyncram_d0p1:auto_generated|q_a[7]  ; 3       ;
; pipe_M_stage:inst8|pipe_datamem:datamem|ram_1port:dram|altsyncram:altsyncram_component|altsyncram_d0p1:auto_generated|q_a[9]  ; 3       ;
; pipe_M_stage:inst8|pipe_datamem:datamem|ram_1port:dram|altsyncram:altsyncram_component|altsyncram_d0p1:auto_generated|q_a[11] ; 3       ;
; pipe_M_stage:inst8|pipe_datamem:datamem|ram_1port:dram|altsyncram:altsyncram_component|altsyncram_d0p1:auto_generated|q_a[12] ; 3       ;
; pipe_M_stage:inst8|pipe_datamem:datamem|ram_1port:dram|altsyncram:altsyncram_component|altsyncram_d0p1:auto_generated|q_a[13] ; 3       ;
; pipe_E_stage:inst6|Add0~37                                                                                                    ; 3       ;
; pipe_D_reg:inst3|dffe32:pc4_r_d|q[29]~DUPLICATE                                                                               ; 2       ;
; pipe_D_reg:inst3|dffe32:pc4_r_d|q[31]~DUPLICATE                                                                               ; 2       ;
; pipe_M_reg:inst7|dff32:alu_r_m|q[1]~DUPLICATE                                                                                 ; 2       ;
; pipe_M_reg:inst7|dff32:alu_r_m|q[2]~DUPLICATE                                                                                 ; 2       ;
; pipe_M_reg:inst7|dff32:alu_r_m|q[29]~DUPLICATE                                                                                ; 2       ;
; pipe_D_stage:inst4|mux4x32:selectb|Mux5~12                                                                                    ; 2       ;
; pipe_D_stage:inst4|mux4x32:selectb|Mux23~15                                                                                   ; 2       ;
; pipe_D_stage:inst4|mux4x32:selecta|Mux31~17                                                                                   ; 2       ;
; pipe_F_reg:inst1|dffe32pc:ip|q[0]~0                                                                                           ; 2       ;
; pipe_D_stage:inst4|pipe_cu:cu|pcsource[0]~2                                                                                   ; 2       ;
; pipe_D_stage:inst4|pipe_cu:cu|pcsource~1                                                                                      ; 2       ;
; pipe_D_stage:inst4|Equal0~22                                                                                                  ; 2       ;
; pipe_D_stage:inst4|Equal0~16                                                                                                  ; 2       ;
; pipe_D_stage:inst4|mux4x32:selecta|Mux23~13                                                                                   ; 2       ;
; pipe_D_stage:inst4|mux4x32:selectb|Mux23~13                                                                                   ; 2       ;
; pipe_D_stage:inst4|mux4x32:selectb|Mux31~14                                                                                   ; 2       ;
; pipe_D_stage:inst4|mux4x32:selecta|Mux31~15                                                                                   ; 2       ;
; pipe_D_stage:inst4|Equal0~13                                                                                                  ; 2       ;
; pipe_D_stage:inst4|Equal0~12                                                                                                  ; 2       ;
; pipe_D_stage:inst4|Equal0~11                                                                                                  ; 2       ;
; pipe_D_stage:inst4|Equal0~10                                                                                                  ; 2       ;
; pipe_D_stage:inst4|Equal0~9                                                                                                   ; 2       ;
; pipe_F_reg:inst1|dffe32pc:ip|q[8]                                                                                             ; 2       ;
; pipe_F_reg:inst1|dffe32pc:ip|q[7]                                                                                             ; 2       ;
; pipe_F_reg:inst1|dffe32pc:ip|q[6]                                                                                             ; 2       ;
; pipe_F_reg:inst1|dffe32pc:ip|q[5]                                                                                             ; 2       ;
; pipe_F_reg:inst1|dffe32pc:ip|q[4]                                                                                             ; 2       ;
; pipe_F_reg:inst1|dffe32pc:ip|q[3]                                                                                             ; 2       ;
; pipe_F_reg:inst1|dffe32pc:ip|q[2]                                                                                             ; 2       ;
; pipe_D_reg:inst3|dffe32:pc4_r_d|q[7]                                                                                          ; 2       ;
; pipe_D_reg:inst3|dffe32:pc4_r_d|q[2]                                                                                          ; 2       ;
; pipe_D_reg:inst3|dffe32:pc4_r_d|q[3]                                                                                          ; 2       ;
; pipe_D_reg:inst3|dffe32:pc4_r_d|q[20]                                                                                         ; 2       ;
; pipe_D_reg:inst3|dffe32:pc4_r_d|q[21]                                                                                         ; 2       ;
; pipe_D_reg:inst3|dffe32:pc4_r_d|q[22]                                                                                         ; 2       ;
; pipe_D_reg:inst3|dffe32:pc4_r_d|q[23]                                                                                         ; 2       ;
; pipe_D_reg:inst3|dffe32:pc4_r_d|q[24]                                                                                         ; 2       ;
; pipe_D_reg:inst3|dffe32:pc4_r_d|q[25]                                                                                         ; 2       ;
; pipe_D_reg:inst3|dffe32:pc4_r_d|q[26]                                                                                         ; 2       ;
; pipe_D_reg:inst3|dffe32:pc4_r_d|q[27]                                                                                         ; 2       ;
; pipe_D_reg:inst3|dffe32:pc4_r_d|q[30]                                                                                         ; 2       ;
; pipe_D_reg:inst3|dffe32:pc4_r_d|q[14]                                                                                         ; 2       ;
; pipe_D_reg:inst3|dffe32:pc4_r_d|q[15]                                                                                         ; 2       ;
; pipe_D_reg:inst3|dffe32:pc4_r_d|q[16]                                                                                         ; 2       ;
; pipe_D_reg:inst3|dffe32:pc4_r_d|q[17]                                                                                         ; 2       ;
; pipe_D_reg:inst3|dffe32:pc4_r_d|q[19]                                                                                         ; 2       ;
; pipe_D_reg:inst3|dffe32:pc4_r_d|q[8]                                                                                          ; 2       ;
; pipe_D_reg:inst3|dffe32:pc4_r_d|q[9]                                                                                          ; 2       ;
; pipe_D_reg:inst3|dffe32:pc4_r_d|q[10]                                                                                         ; 2       ;
; pipe_D_reg:inst3|dffe32:pc4_r_d|q[11]                                                                                         ; 2       ;
; pipe_D_reg:inst3|dffe32:pc4_r_d|q[12]                                                                                         ; 2       ;
; pipe_D_reg:inst3|dffe32:pc4_r_d|q[13]                                                                                         ; 2       ;
; pipe_D_reg:inst3|dffe32:pc4_r_d|q[5]                                                                                          ; 2       ;
; pipe_D_reg:inst3|dffe32:pc4_r_d|q[6]                                                                                          ; 2       ;
; pipe_D_reg:inst3|dffe32:pc4_r_d|q[4]                                                                                          ; 2       ;
; pipe_M_stage:inst8|pipe_datamem:datamem|write_enable                                                                          ; 2       ;
; pipe_D_stage:inst4|mux2x5:selectrn|y[3]~4                                                                                     ; 2       ;
; pipe_D_stage:inst4|mux2x5:selectrn|y[2]~3                                                                                     ; 2       ;
; pipe_W_reg:inst9|dff5:rn_r_w|q[4]                                                                                             ; 2       ;
; pipe_D_stage:inst4|pipe_cu:cu|comb~4                                                                                          ; 2       ;
; pipe_D_reg:inst3|dffe32:pc4_r_d|q[1]                                                                                          ; 2       ;
; pipe_D_reg:inst3|dffe32:pc4_r_d|q[0]                                                                                          ; 2       ;
; pipe_D_stage:inst4|mux4x32:selectb|Mux31~9                                                                                    ; 2       ;
; pipe_M_stage:inst8|pipe_datamem:datamem|Selector9~0                                                                           ; 2       ;
; pipe_D_stage:inst4|mux4x32:selectb|Mux29~15                                                                                   ; 2       ;
; pipe_D_stage:inst4|mux4x32:selectb|Mux29~14                                                                                   ; 2       ;
; pipe_D_stage:inst4|mux4x32:selectb|Mux28~10                                                                                   ; 2       ;
; pipe_D_stage:inst4|mux4x32:selectb|Mux28~9                                                                                    ; 2       ;
; pipe_D_stage:inst4|pipe_cu:cu|Equal20~0                                                                                       ; 2       ;
; pipe_D_stage:inst4|pipe_cu:cu|aluc[1]~6                                                                                       ; 2       ;
; pipe_D_stage:inst4|mux4x32:selecta|Mux27~12                                                                                   ; 2       ;
; pipe_D_stage:inst4|mux4x32:selecta|Mux27~11                                                                                   ; 2       ;
; pipe_D_stage:inst4|mux4x32:selecta|Mux27~10                                                                                   ; 2       ;
; pipe_D_stage:inst4|mux4x32:selecta|Mux27~9                                                                                    ; 2       ;
; pipe_D_stage:inst4|mux4x32:selectb|Mux14~10                                                                                   ; 2       ;
; pipe_D_stage:inst4|mux4x32:selectb|Mux12~12                                                                                   ; 2       ;
; pipe_D_stage:inst4|mux4x32:selectb|Mux12~11                                                                                   ; 2       ;
; pipe_D_stage:inst4|mux4x32:selectb|Mux12~10                                                                                   ; 2       ;
; pipe_D_stage:inst4|mux4x32:selectb|Mux12~9                                                                                    ; 2       ;
; pipe_D_stage:inst4|mux4x32:selectb|Mux13~10                                                                                   ; 2       ;
; pipe_D_stage:inst4|mux4x32:selectb|Mux18~10                                                                                   ; 2       ;
; pipe_D_stage:inst4|mux4x32:selectb|Mux19~9                                                                                    ; 2       ;
; pipe_D_stage:inst4|mux4x32:selectb|Mux17~11                                                                                   ; 2       ;
; pipe_D_stage:inst4|mux4x32:selectb|Mux17~9                                                                                    ; 2       ;
; pipe_D_stage:inst4|mux4x32:selectb|Mux8~12                                                                                    ; 2       ;
; pipe_D_stage:inst4|mux4x32:selectb|Mux8~11                                                                                    ; 2       ;
; pipe_D_stage:inst4|mux4x32:selectb|Mux10~12                                                                                   ; 2       ;
; pipe_D_stage:inst4|mux4x32:selectb|Mux10~11                                                                                   ; 2       ;
; pipe_D_stage:inst4|mux4x32:selectb|Mux11~12                                                                                   ; 2       ;
; pipe_D_stage:inst4|mux4x32:selectb|Mux11~10                                                                                   ; 2       ;
; pipe_D_stage:inst4|mux4x32:selectb|Mux11~9                                                                                    ; 2       ;
; pipe_D_stage:inst4|mux4x32:selectb|Mux9~11                                                                                    ; 2       ;
; pipe_D_stage:inst4|mux4x32:selectb|Mux6~12                                                                                    ; 2       ;
; pipe_D_stage:inst4|mux4x32:selectb|Mux6~10                                                                                    ; 2       ;
; pipe_D_stage:inst4|mux4x32:selectb|Mux6~9                                                                                     ; 2       ;
; pipe_D_stage:inst4|mux4x32:selectb|Mux4~12                                                                                    ; 2       ;
; pipe_D_stage:inst4|mux4x32:selectb|Mux4~11                                                                                    ; 2       ;
; pipe_D_stage:inst4|mux4x32:selectb|Mux7~10                                                                                    ; 2       ;
; pipe_D_stage:inst4|mux4x32:selectb|Mux2~11                                                                                    ; 2       ;
; pipe_D_stage:inst4|mux4x32:selectb|Mux1~11                                                                                    ; 2       ;
; pipe_D_stage:inst4|mux4x32:selecta|Mux29~12                                                                                   ; 2       ;
; pipe_D_stage:inst4|mux4x32:selecta|Mux29~9                                                                                    ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[15][2]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[14][2]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[13][2]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[12][2]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[11][2]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[10][2]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[9][2]                                                                                  ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[8][2]                                                                                  ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[3][2]                                                                                  ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[2][2]                                                                                  ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[1][2]                                                                                  ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[7][2]                                                                                  ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[6][2]                                                                                  ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[5][2]                                                                                  ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[4][2]                                                                                  ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[31][2]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[23][2]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[27][2]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[19][2]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[30][2]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[22][2]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[26][2]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[18][2]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[29][2]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[21][2]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[25][2]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[17][2]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[28][2]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[20][2]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[24][2]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[16][2]                                                                                 ; 2       ;
; pipe_D_stage:inst4|mux4x32:selecta|Mux28~12                                                                                   ; 2       ;
; pipe_D_stage:inst4|mux4x32:selecta|Mux28~9                                                                                    ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[15][3]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[14][3]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[13][3]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[12][3]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[11][3]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[10][3]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[9][3]                                                                                  ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[8][3]                                                                                  ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[1][3]                                                                                  ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[7][3]                                                                                  ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[4][3]                                                                                  ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[31][3]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[23][3]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[27][3]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[19][3]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[30][3]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[22][3]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[26][3]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[29][3]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[21][3]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[25][3]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[17][3]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[28][3]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[20][3]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[24][3]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[16][3]                                                                                 ; 2       ;
; pipe_D_stage:inst4|dimm[3]~3                                                                                                  ; 2       ;
; pipe_D_stage:inst4|mux4x32:selectb|Mux0~11                                                                                    ; 2       ;
; pipe_D_stage:inst4|mux4x32:selectb|Mux0~10                                                                                    ; 2       ;
; pipe_D_stage:inst4|mux4x32:selecta|Mux23~12                                                                                   ; 2       ;
; pipe_D_stage:inst4|mux4x32:selecta|Mux23~10                                                                                   ; 2       ;
; pipe_D_stage:inst4|mux4x32:selecta|Mux23~9                                                                                    ; 2       ;
; pipe_D_stage:inst4|mux4x32:selecta|Mux21~17                                                                                   ; 2       ;
; pipe_D_stage:inst4|mux4x32:selecta|Mux21~15                                                                                   ; 2       ;
; pipe_D_stage:inst4|mux4x32:selecta|Mux21~14                                                                                   ; 2       ;
; pipe_D_stage:inst4|mux4x32:selecta|Mux7~11                                                                                    ; 2       ;
; pipe_D_stage:inst4|mux4x32:selecta|Mux7~10                                                                                    ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[15][24]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[12][24]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[10][24]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[3][24]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[2][24]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[1][24]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[6][24]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[4][24]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[23][24]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[27][24]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[19][24]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[30][24]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[22][24]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[26][24]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[18][24]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[29][24]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[21][24]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[25][24]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[17][24]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[28][24]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[20][24]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[24][24]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[16][24]                                                                                ; 2       ;
; pipe_D_stage:inst4|mux4x32:selecta|Mux6~10                                                                                    ; 2       ;
; pipe_D_stage:inst4|mux4x32:selecta|Mux6~9                                                                                     ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[15][25]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[14][25]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[13][25]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[12][25]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[11][25]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[10][25]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[9][25]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[8][25]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[3][25]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[2][25]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[1][25]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[7][25]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[6][25]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[5][25]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[4][25]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[31][25]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[23][25]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[19][25]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[30][25]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[22][25]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[26][25]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[18][25]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[29][25]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[21][25]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[25][25]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[17][25]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[28][25]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[24][25]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[15][26]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[14][26]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[13][26]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[11][26]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[10][26]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[9][26]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[8][26]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[3][26]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[2][26]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[7][26]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[6][26]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[5][26]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[4][26]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[31][26]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[23][26]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[27][26]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[19][26]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[30][26]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[29][26]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[21][26]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[25][26]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[28][26]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[20][26]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[24][26]                                                                                ; 2       ;
; pipe_D_stage:inst4|mux4x32:selecta|Mux4~11                                                                                    ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[15][27]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[14][27]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[13][27]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[12][27]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[9][27]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[3][27]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[7][27]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[6][27]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[5][27]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[31][27]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[23][27]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[27][27]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[19][27]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[30][27]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[22][27]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[26][27]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[18][27]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[29][27]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[21][27]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[28][27]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[20][27]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[24][27]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[16][27]                                                                                ; 2       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[27]~202                                                                               ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[15][28]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[13][28]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[12][28]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[11][28]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[10][28]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[9][28]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[8][28]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[3][28]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[2][28]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[7][28]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[6][28]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[5][28]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[4][28]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[31][28]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[23][28]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[27][28]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[19][28]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[30][28]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[22][28]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[26][28]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[18][28]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[29][28]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[21][28]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[25][28]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[17][28]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[28][28]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[20][28]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[24][28]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[16][28]                                                                                ; 2       ;
; pipe_E_stage:inst6|mux2x32:selectalur|y[28]~201                                                                               ; 2       ;
; pipe_D_stage:inst4|mux4x32:selecta|Mux2~12                                                                                    ; 2       ;
; pipe_D_stage:inst4|mux4x32:selecta|Mux2~11                                                                                    ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[14][29]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[12][29]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[11][29]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[9][29]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[2][29]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[1][29]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[7][29]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[6][29]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[4][29]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[31][29]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[23][29]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[27][29]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[19][29]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[22][29]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[26][29]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[18][29]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[29][29]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[21][29]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[25][29]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[17][29]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[28][29]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[20][29]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[24][29]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[16][29]                                                                                ; 2       ;
; pipe_D_stage:inst4|mux4x32:selecta|Mux1~12                                                                                    ; 2       ;
; pipe_D_stage:inst4|mux4x32:selecta|Mux1~11                                                                                    ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[14][30]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[13][30]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[12][30]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[11][30]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[9][30]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[3][30]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[2][30]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[7][30]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[6][30]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[5][30]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[4][30]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[27][30]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[19][30]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[30][30]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[29][30]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[21][30]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[25][30]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[17][30]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[28][30]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[20][30]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[24][30]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[16][30]                                                                                ; 2       ;
; pipe_D_stage:inst4|mux4x32:selecta|Mux0~11                                                                                    ; 2       ;
; pipe_D_stage:inst4|mux4x32:selecta|Mux0~10                                                                                    ; 2       ;
; pipe_M_stage:inst8|pipe_datamem:datamem|dataout[31]~10                                                                        ; 2       ;
; pipe_D_stage:inst4|mux4x32:selecta|Mux0~9                                                                                     ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[15][31]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[14][31]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[13][31]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[12][31]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[11][31]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[9][31]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[8][31]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[3][31]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[2][31]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[7][31]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[6][31]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[5][31]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[4][31]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[31][31]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[23][31]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[27][31]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[19][31]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[22][31]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[26][31]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[18][31]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[29][31]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[21][31]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[25][31]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[17][31]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[28][31]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[20][31]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[24][31]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[16][31]                                                                                ; 2       ;
; pipe_D_stage:inst4|mux4x32:selecta|Mux11~12                                                                                   ; 2       ;
; pipe_D_stage:inst4|mux4x32:selecta|Mux11~11                                                                                   ; 2       ;
; pipe_M_stage:inst8|pipe_datamem:datamem|dataout[20]~9                                                                         ; 2       ;
; pipe_D_stage:inst4|mux4x32:selecta|Mux11~9                                                                                    ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[15][20]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[14][20]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[13][20]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[12][20]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[11][20]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[10][20]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[9][20]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[8][20]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[2][20]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[1][20]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[7][20]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[6][20]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[5][20]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[4][20]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[31][20]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[23][20]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[27][20]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[19][20]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[30][20]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[22][20]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[26][20]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[18][20]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[29][20]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[21][20]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[25][20]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[17][20]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[28][20]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[20][20]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[24][20]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[16][20]                                                                                ; 2       ;
; pipe_D_stage:inst4|mux4x32:selecta|Mux10~12                                                                                   ; 2       ;
; pipe_D_stage:inst4|mux4x32:selecta|Mux10~11                                                                                   ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[15][21]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[14][21]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[13][21]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[12][21]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[11][21]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[10][21]                                                                                ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[9][21]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[8][21]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[3][21]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[2][21]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[1][21]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[7][21]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[6][21]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[5][21]                                                                                 ; 2       ;
; pipe_D_stage:inst4|regfile:rf|register[4][21]                                                                                 ; 2       ;
+-------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------------------+-----------------+----------------------+-----------------+-----------------+-------------------------------------------------------------------+
; Name                                                                                                                             ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF              ; Location        ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs                                                     ;
+----------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------------------+-----------------+----------------------+-----------------+-----------------+-------------------------------------------------------------------+
; pipe_F_stage:inst2|pipe_instmem:instmem|rom_1port:irom|altsyncram:altsyncram_component|altsyncram_pqg1:auto_generated|ALTSYNCRAM ; AUTO ; ROM         ; Dual Clocks  ; 128          ; 32           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 4096 ; 128                         ; 32                          ; --                          ; --                          ; 4096                ; 1           ; 0          ; pipe_instmem.mif ; M10K_X38_Y31_N0 ; Don't care           ; New data        ; New data        ; Yes                                                               ;
; pipe_M_stage:inst8|pipe_datamem:datamem|ram_1port:dram|altsyncram:altsyncram_component|altsyncram_d0p1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 32           ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1024 ; 32                          ; 32                          ; --                          ; --                          ; 1024                ; 1           ; 0          ; pipe_datamem.mif ; M10K_X26_Y32_N0 ; Don't care           ; New data        ; New data        ; No - Single Port Feed Through New Data with Unregistered Data Out ;
+----------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------------------+-----------------+----------------------+-----------------+-----------------+-------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------+
; Routing Usage Summary                                                 ;
+---------------------------------------------+-------------------------+
; Routing Resource Type                       ; Usage                   ;
+---------------------------------------------+-------------------------+
; Block interconnects                         ; 5,584 / 289,320 ( 2 % ) ;
; C12 interconnects                           ; 144 / 13,420 ( 1 % )    ;
; C2 interconnects                            ; 1,896 / 119,108 ( 2 % ) ;
; C4 interconnects                            ; 1,045 / 56,300 ( 2 % )  ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )          ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )          ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )          ;
; Direct links                                ; 346 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 2 / 16 ( 13 % )         ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )           ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )           ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )           ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )           ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )           ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )          ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )          ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )          ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )          ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )          ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )         ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )         ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )          ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )          ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )         ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )          ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )           ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )           ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )          ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )          ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )         ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )         ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )          ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )          ;
; Local interconnects                         ; 1,284 / 84,580 ( 2 % )  ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )          ;
; R14 interconnects                           ; 320 / 12,676 ( 3 % )    ;
; R14/C12 interconnect drivers                ; 433 / 20,720 ( 2 % )    ;
; R3 interconnects                            ; 2,254 / 130,992 ( 2 % ) ;
; R6 interconnects                            ; 4,084 / 266,960 ( 2 % ) ;
; Spine clocks                                ; 6 / 360 ( 2 % )         ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )      ;
+---------------------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 67        ; 0            ; 67        ; 0            ; 0            ; 67        ; 67        ; 0            ; 67        ; 67        ; 0            ; 52           ; 0            ; 0            ; 0            ; 0            ; 52           ; 0            ; 0            ; 0            ; 0            ; 52           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 67           ; 0         ; 67           ; 67           ; 0         ; 0         ; 67           ; 0         ; 0         ; 67           ; 15           ; 67           ; 67           ; 67           ; 67           ; 15           ; 67           ; 67           ; 67           ; 67           ; 15           ; 67           ; 67           ; 67           ; 67           ; 67           ; 67           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; HEX0[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[9]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[8]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[7]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[8]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[9]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; CLOCK_50        ; CLOCK_50             ; 7.6               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                  ;
+---------------------------------------+------------------------------------+-------------------+
; Source Register                       ; Destination Register               ; Delay Added in ns ;
+---------------------------------------+------------------------------------+-------------------+
; pipe_M_reg:inst7|dff32:alu_r_m|q[25]  ; pipe_F_reg:inst1|dffe32pc:ip|q[0]  ; 0.477             ;
; pipe_M_reg:inst7|dff32:alu_r_m|q[6]   ; pipe_F_reg:inst1|dffe32pc:ip|q[0]  ; 0.451             ;
; pipe_M_reg:inst7|dff32:alu_r_m|q[17]  ; pipe_F_reg:inst1|dffe32pc:ip|q[0]  ; 0.419             ;
; pipe_E_reg:inst5|dff32:b_r_e|q[23]    ; pipe_F_reg:inst1|dffe32pc:ip|q[23] ; 0.410             ;
; pipe_M_reg:inst7|dff32:alu_r_m|q[18]  ; pipe_F_reg:inst1|dffe32pc:ip|q[0]  ; 0.401             ;
; pipe_M_reg:inst7|dff32:alu_r_m|q[16]  ; pipe_F_reg:inst1|dffe32pc:ip|q[0]  ; 0.378             ;
; pipe_E_reg:inst5|dff32:imm_r_e|q[16]  ; pipe_F_reg:inst1|dffe32pc:ip|q[23] ; 0.358             ;
; pipe_E_reg:inst5|dff1:aluimm_r_e|q    ; pipe_F_reg:inst1|dffe32pc:ip|q[23] ; 0.358             ;
; pipe_M_reg:inst7|dff32:alu_r_m|q[31]  ; pipe_F_reg:inst1|dffe32pc:ip|q[0]  ; 0.337             ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[21] ; pipe_E_reg:inst5|dff1:wreg_r_e|q   ; 0.313             ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[22] ; pipe_E_reg:inst5|dff1:wreg_r_e|q   ; 0.313             ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[24] ; pipe_E_reg:inst5|dff1:wreg_r_e|q   ; 0.313             ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[20] ; pipe_E_reg:inst5|dff1:wreg_r_e|q   ; 0.313             ;
; pipe_E_reg:inst5|dff1:m2reg_r_e|q     ; pipe_E_reg:inst5|dff1:wreg_r_e|q   ; 0.313             ;
; pipe_E_reg:inst5|dff1:wreg_r_e|q      ; pipe_E_reg:inst5|dff1:wreg_r_e|q   ; 0.313             ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[16] ; pipe_E_reg:inst5|dff1:wreg_r_e|q   ; 0.313             ;
; pipe_E_reg:inst5|dff5:rn_r_e|q[0]     ; pipe_E_reg:inst5|dff1:wreg_r_e|q   ; 0.313             ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[17] ; pipe_E_reg:inst5|dff1:wreg_r_e|q   ; 0.313             ;
; pipe_E_reg:inst5|dff5:rn_r_e|q[1]     ; pipe_E_reg:inst5|dff1:wreg_r_e|q   ; 0.313             ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[18] ; pipe_E_reg:inst5|dff1:wreg_r_e|q   ; 0.313             ;
; pipe_E_reg:inst5|dff5:rn_r_e|q[2]     ; pipe_E_reg:inst5|dff1:wreg_r_e|q   ; 0.313             ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[19] ; pipe_E_reg:inst5|dff1:wreg_r_e|q   ; 0.313             ;
; pipe_E_reg:inst5|dff5:rn_r_e|q[3]     ; pipe_E_reg:inst5|dff1:wreg_r_e|q   ; 0.313             ;
; pipe_E_reg:inst5|dff1:jal_r_e|q       ; pipe_E_reg:inst5|dff1:wreg_r_e|q   ; 0.313             ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[3]  ; pipe_E_reg:inst5|dff1:wreg_r_e|q   ; 0.313             ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[5]  ; pipe_E_reg:inst5|dff1:wreg_r_e|q   ; 0.313             ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[4]  ; pipe_E_reg:inst5|dff1:wreg_r_e|q   ; 0.313             ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[26] ; pipe_E_reg:inst5|dff1:wreg_r_e|q   ; 0.313             ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[29] ; pipe_E_reg:inst5|dff1:wreg_r_e|q   ; 0.313             ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[28] ; pipe_E_reg:inst5|dff1:wreg_r_e|q   ; 0.313             ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[31] ; pipe_E_reg:inst5|dff1:wreg_r_e|q   ; 0.313             ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[0]  ; pipe_E_reg:inst5|dff1:wreg_r_e|q   ; 0.313             ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[1]  ; pipe_E_reg:inst5|dff1:wreg_r_e|q   ; 0.313             ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[23] ; pipe_E_reg:inst5|dff1:wreg_r_e|q   ; 0.313             ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[25] ; pipe_E_reg:inst5|dff1:wreg_r_e|q   ; 0.313             ;
; pipe_E_reg:inst5|dff5:rn_r_e|q[4]     ; pipe_E_reg:inst5|dff1:wreg_r_e|q   ; 0.313             ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[27] ; pipe_E_reg:inst5|dff1:wreg_r_e|q   ; 0.313             ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[2]  ; pipe_E_reg:inst5|dff1:wreg_r_e|q   ; 0.313             ;
; pipe_D_reg:inst3|dffe32:ins_r_d|q[30] ; pipe_E_reg:inst5|dff1:wreg_r_e|q   ; 0.313             ;
; pipe_M_reg:inst7|dff32:alu_r_m|q[24]  ; pipe_F_reg:inst1|dffe32pc:ip|q[0]  ; 0.264             ;
; pipe_D_reg:inst3|dffe32:pc4_r_d|q[29] ; pipe_F_reg:inst1|dffe32pc:ip|q[29] ; 0.258             ;
; pipe_D_reg:inst3|dffe32:pc4_r_d|q[31] ; pipe_F_reg:inst1|dffe32pc:ip|q[31] ; 0.257             ;
; pipe_D_reg:inst3|dffe32:pc4_r_d|q[30] ; pipe_F_reg:inst1|dffe32pc:ip|q[30] ; 0.257             ;
; pipe_D_reg:inst3|dffe32:pc4_r_d|q[28] ; pipe_F_reg:inst1|dffe32pc:ip|q[28] ; 0.256             ;
; pipe_M_reg:inst7|dff32:alu_r_m|q[12]  ; pipe_F_reg:inst1|dffe32pc:ip|q[0]  ; 0.253             ;
; pipe_M_reg:inst7|dff32:alu_r_m|q[7]   ; pipe_F_reg:inst1|dffe32pc:ip|q[0]  ; 0.241             ;
; pipe_M_reg:inst7|dff32:alu_r_m|q[11]  ; pipe_F_reg:inst1|dffe32pc:ip|q[0]  ; 0.225             ;
; pipe_E_reg:inst5|dff32:a_r_e|q[20]    ; pipe_F_reg:inst1|dffe32pc:ip|q[23] ; 0.203             ;
; pipe_E_reg:inst5|dff32:imm_r_e|q[7]   ; pipe_F_reg:inst1|dffe32pc:ip|q[23] ; 0.203             ;
; pipe_E_reg:inst5|dff32:imm_r_e|q[13]  ; pipe_F_reg:inst1|dffe32pc:ip|q[23] ; 0.203             ;
; pipe_E_reg:inst5|dff32:imm_r_e|q[9]   ; pipe_F_reg:inst1|dffe32pc:ip|q[23] ; 0.203             ;
; pipe_E_reg:inst5|dff32:a_r_e|q[9]     ; pipe_F_reg:inst1|dffe32pc:ip|q[23] ; 0.203             ;
; pipe_E_reg:inst5|dff32:a_r_e|q[16]    ; pipe_F_reg:inst1|dffe32pc:ip|q[23] ; 0.203             ;
; pipe_E_reg:inst5|dff32:a_r_e|q[31]    ; pipe_F_reg:inst1|dffe32pc:ip|q[23] ; 0.203             ;
; pipe_E_reg:inst5|dff32:imm_r_e|q[15]  ; pipe_F_reg:inst1|dffe32pc:ip|q[23] ; 0.203             ;
; pipe_E_reg:inst5|dff32:a_r_e|q[15]    ; pipe_F_reg:inst1|dffe32pc:ip|q[23] ; 0.203             ;
; pipe_E_reg:inst5|dff32:imm_r_e|q[12]  ; pipe_F_reg:inst1|dffe32pc:ip|q[23] ; 0.203             ;
; pipe_E_reg:inst5|dff32:a_r_e|q[12]    ; pipe_F_reg:inst1|dffe32pc:ip|q[23] ; 0.203             ;
; pipe_E_reg:inst5|dff32:a_r_e|q[30]    ; pipe_F_reg:inst1|dffe32pc:ip|q[23] ; 0.203             ;
; pipe_E_reg:inst5|dff32:a_r_e|q[25]    ; pipe_F_reg:inst1|dffe32pc:ip|q[23] ; 0.203             ;
; pipe_E_reg:inst5|dff32:b_r_e|q[25]    ; pipe_F_reg:inst1|dffe32pc:ip|q[23] ; 0.203             ;
; pipe_E_reg:inst5|dff32:a_r_e|q[22]    ; pipe_F_reg:inst1|dffe32pc:ip|q[23] ; 0.203             ;
; pipe_E_reg:inst5|dff32:b_r_e|q[22]    ; pipe_F_reg:inst1|dffe32pc:ip|q[23] ; 0.203             ;
; pipe_E_reg:inst5|dff32:a_r_e|q[11]    ; pipe_F_reg:inst1|dffe32pc:ip|q[23] ; 0.203             ;
; pipe_E_reg:inst5|dff32:imm_r_e|q[11]  ; pipe_F_reg:inst1|dffe32pc:ip|q[23] ; 0.203             ;
; pipe_E_reg:inst5|dff32:b_r_e|q[11]    ; pipe_F_reg:inst1|dffe32pc:ip|q[23] ; 0.203             ;
; pipe_E_reg:inst5|dff32:imm_r_e|q[14]  ; pipe_F_reg:inst1|dffe32pc:ip|q[23] ; 0.203             ;
; pipe_E_reg:inst5|dff32:a_r_e|q[14]    ; pipe_F_reg:inst1|dffe32pc:ip|q[23] ; 0.203             ;
; pipe_E_reg:inst5|dff32:b_r_e|q[14]    ; pipe_F_reg:inst1|dffe32pc:ip|q[23] ; 0.203             ;
; pipe_E_reg:inst5|dff32:a_r_e|q[29]    ; pipe_F_reg:inst1|dffe32pc:ip|q[23] ; 0.203             ;
; pipe_E_reg:inst5|dff32:b_r_e|q[30]    ; pipe_F_reg:inst1|dffe32pc:ip|q[23] ; 0.203             ;
; pipe_E_reg:inst5|dff32:a_r_e|q[27]    ; pipe_F_reg:inst1|dffe32pc:ip|q[23] ; 0.203             ;
; pipe_E_reg:inst5|dff32:b_r_e|q[27]    ; pipe_F_reg:inst1|dffe32pc:ip|q[23] ; 0.203             ;
; pipe_E_reg:inst5|dff32:a_r_e|q[19]    ; pipe_F_reg:inst1|dffe32pc:ip|q[23] ; 0.203             ;
; pipe_E_reg:inst5|dff32:b_r_e|q[19]    ; pipe_F_reg:inst1|dffe32pc:ip|q[23] ; 0.203             ;
; pipe_E_reg:inst5|dff32:a_r_e|q[28]    ; pipe_F_reg:inst1|dffe32pc:ip|q[23] ; 0.203             ;
; pipe_E_reg:inst5|dff32:b_r_e|q[28]    ; pipe_F_reg:inst1|dffe32pc:ip|q[23] ; 0.203             ;
; pipe_E_reg:inst5|dff32:a_r_e|q[21]    ; pipe_F_reg:inst1|dffe32pc:ip|q[23] ; 0.203             ;
; pipe_E_reg:inst5|dff32:b_r_e|q[21]    ; pipe_F_reg:inst1|dffe32pc:ip|q[23] ; 0.203             ;
; pipe_E_reg:inst5|dff32:imm_r_e|q[8]   ; pipe_F_reg:inst1|dffe32pc:ip|q[23] ; 0.203             ;
; pipe_E_reg:inst5|dff32:a_r_e|q[8]     ; pipe_F_reg:inst1|dffe32pc:ip|q[23] ; 0.203             ;
; pipe_E_reg:inst5|dff32:b_r_e|q[8]     ; pipe_F_reg:inst1|dffe32pc:ip|q[23] ; 0.203             ;
; pipe_E_reg:inst5|dff32:imm_r_e|q[10]  ; pipe_F_reg:inst1|dffe32pc:ip|q[23] ; 0.203             ;
; pipe_E_reg:inst5|dff32:a_r_e|q[10]    ; pipe_F_reg:inst1|dffe32pc:ip|q[23] ; 0.203             ;
; pipe_E_reg:inst5|dff32:b_r_e|q[10]    ; pipe_F_reg:inst1|dffe32pc:ip|q[23] ; 0.203             ;
; pipe_E_reg:inst5|dff32:b_r_e|q[12]    ; pipe_F_reg:inst1|dffe32pc:ip|q[23] ; 0.203             ;
; pipe_E_reg:inst5|dff32:b_r_e|q[24]    ; pipe_F_reg:inst1|dffe32pc:ip|q[23] ; 0.203             ;
; pipe_E_reg:inst5|dff32:a_r_e|q[23]    ; pipe_F_reg:inst1|dffe32pc:ip|q[23] ; 0.203             ;
; pipe_E_reg:inst5|dff32:b_r_e|q[15]    ; pipe_F_reg:inst1|dffe32pc:ip|q[23] ; 0.203             ;
; pipe_E_reg:inst5|dff32:b_r_e|q[31]    ; pipe_F_reg:inst1|dffe32pc:ip|q[23] ; 0.203             ;
; pipe_E_reg:inst5|dff32:b_r_e|q[16]    ; pipe_F_reg:inst1|dffe32pc:ip|q[23] ; 0.203             ;
; pipe_E_reg:inst5|dff32:b_r_e|q[9]     ; pipe_F_reg:inst1|dffe32pc:ip|q[23] ; 0.203             ;
; pipe_E_reg:inst5|dff4:aluc_r_e|q[3]   ; pipe_F_reg:inst1|dffe32pc:ip|q[23] ; 0.203             ;
; pipe_E_reg:inst5|dff32:a_r_e|q[26]    ; pipe_F_reg:inst1|dffe32pc:ip|q[23] ; 0.203             ;
; pipe_E_reg:inst5|dff32:b_r_e|q[26]    ; pipe_F_reg:inst1|dffe32pc:ip|q[23] ; 0.203             ;
; pipe_E_reg:inst5|dff32:b_r_e|q[29]    ; pipe_F_reg:inst1|dffe32pc:ip|q[23] ; 0.203             ;
; pipe_E_reg:inst5|dff32:a_r_e|q[13]    ; pipe_F_reg:inst1|dffe32pc:ip|q[23] ; 0.203             ;
; pipe_E_reg:inst5|dff32:b_r_e|q[13]    ; pipe_F_reg:inst1|dffe32pc:ip|q[23] ; 0.203             ;
; pipe_E_reg:inst5|dff32:a_r_e|q[18]    ; pipe_F_reg:inst1|dffe32pc:ip|q[23] ; 0.203             ;
; pipe_E_reg:inst5|dff32:b_r_e|q[18]    ; pipe_F_reg:inst1|dffe32pc:ip|q[23] ; 0.203             ;
+---------------------------------------+------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device 5CSEMA5F31C6 for design "pipe_computer"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (205009): Dummy RLC values generated in IBIS model files for device 5CSEMA5 with package FBGA and pin count 896
Info (184020): Starting Fitter periphery placement operations
Warning (205009): Dummy RLC values generated in IBIS model files for device 5CSEMA5 with package FBGA and pin count 896
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): CLOCK_50~inputCLKENA0 with 1475 fanout uses global clock CLKCTRL_G6
    Info (11162): KEY[0]~inputCLKENA0 with 1411 fanout uses global clock CLKCTRL_G7
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Warning (205009): Dummy RLC values generated in IBIS model files for device 5CSEMA5 with package FBGA and pin count 896
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pipe_computer.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 32 registers into blocks of type EC
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:14
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:11
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 21% of the available device resources in the region that extends from location X22_Y23 to location X32_Y34
Info (170194): Fitter routing operations ending: elapsed time is 00:00:30
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 3.80 seconds.
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 5CSEMA5F31C6 are preliminary
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 5CSEMA5F31C6 are preliminary
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:25
Info (144001): Generated suppressed messages file C:/git/PipelineCPU/output_files/pipe_computer.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 9 warnings
    Info: Peak virtual memory: 5678 megabytes
    Info: Processing ended: Tue Dec 11 13:36:52 2018
    Info: Elapsed time: 00:02:12
    Info: Total CPU time (on all processors): 00:02:04


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/git/PipelineCPU/output_files/pipe_computer.fit.smsg.


