<!DOCTYPE html>
<html lang="pt-BR">
<head>
    <meta charset="UTF-8">
    <title>Fundamentos de Sistemas Digitais</title>
    <style>
        body {
            font-family: sans-serif;
            max-width: 900px;
            margin: auto;
            padding: 2em;
        }
        h1, h2 {
            color: #2c3e50;
        }
        pre {
            background-color: #f4f4f4;
            padding: 1em;
            border: 1px solid #ddd;
        }
        ul {
            list-style: none;
            padding-left: 5em;
        }
    </style>
</head>
<body>

<h1>Fundamentos de Sistemas Digitais</h1>

<h3><span style="color: #ff0000; font-size: 20px;"><strong>Unidade 1 - Álgebra Booleana e Otimização Lógica</strong></span></h3>


<p><span style="color: #0000ff; font-size: 18px;"><strong>Portas Lógicas</strong></span></p>

<ul>
  <li> <p> Apresentação da Disciplina e Portas Lógicas  
       <a href="https://fgmoraes.github.io/FSD_alunos/01_portas_logicas.pdf" rel="noopener" target="_blank">
        (PDF) </p> </a> 
        
  </li>

  <li> <p> Exercícios sobre Portas Lógicas 
       <a href="https://fgmoraes.github.io/FSD_alunos/01_exercicios_portas_logicas.pdf" rel="noopener" target="_blank">
       (PDF)</p> </a> 
  </li>

  <li> <p>Solução para os Exercícios sobre Portas Lógicas
       <a href="https://fgmoraes.github.io/FSD_alunos/01_exercicios_portas_logicas_solucoes.pdf" rel="noopener" target="_blank">
       (PDF)</p> </a> 
  </li>
</ul>

<p> &nbsp;</p>

<p><span style="color: #0000ff; font-size: 18px;"><strong>Álgebra Booleana / Mapa de Karnaugh</strong></span></p>


<ul>
  <li><p>Álgebra Booleana e mapas de Karnaugh com soluções da lista de Karnaugh 
      <a href="https://fgmoraes.github.io/FSD_alunos/02_minimizacao_booleana.pdf" rel="noopener" target="_blank">
       (PDF)</p> </a> 
  </li>
  </li>

  <li> <p> Exercícios de Simplificação Lógica 
       <a href="https://fgmoraes.github.io/FSD_alunos/02_Exercicios_Simplificacao_Logica.pdf" rel="noopener" target="_blank">
        (PDF)</p> </a> 

  <li> <p> Solução dos Exercícios de Minimização Booleana 
        <a href="https://fgmoraes.github.io/FSD_alunos/02_Exercicios_Simplificacao_Logica_solucao.pdf" rel="noopener" target="_blank">
        (PDF)</p> </a> 
  </li>

  <li> <p>Exercícios sobre Mapas de Karnaugh 
       <a href="https://fgmoraes.github.io/FSD_alunos/02_Exercicios_Mapa_Karnaugh.pdf" rel="noopener" target="_blank">
       (PDF)</p> </a> 
  </li>
</ul>


<!-- --------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------- -->


<h3><span style="color: #ff0000; font-size: 20px;"><strong>Unidade 2 - Circuitos Digitais Combinacionais</strong></span></h3>

<p><span style="color: #0000ff; font-size: 18px;"><strong>Circuitos Digitais Combinacionais</strong></span></p>

<ul>
  <li>  <p>Circuitos Combinacionais: Definição de circuitos combinacionais básicos: (1) Codificador/decodificador; (2) Comparadores; (3) Geradores de paridade; (4) Multiplexador/demux; (5) PLA; (6) ROM; (7) numeração binária e SOMA/SUB; (8) ULA; (9) Multiplicador
       <a href="https://fgmoraes.github.io/FSD_alunos/03_combinacionais.pdf" rel="noopener" target="_blank">
       (PDF)</p> </a> 
  </li>

  <li> <p> Lista de exercícios de Circuitos Combinacionais
    <a href="https://fgmoraes.github.io/FSD_alunos/03_Exercicios_Circuitos_Combinacionais.pdf" rel="noopener" target="_blank">
       (PDF)</p> </a> 
  </li>

  <li> <p>Solução da lista de exercícios de Circuitos Combinacionais
       <a href="https://fgmoraes.github.io/FSD_alunos/03_Exercicios_Circuitos_Combinacionais_solucao.pdf" rel="noopener" target="_blank">
       (PDF)</p> </a> 
  </li>
</ul>

<p> &nbsp;</p>
<p><span style="color: #0000ff; font-size: 18px;"><strong>Aula prática com o simulador Logisim</strong></span></p>

<ul>
  <li><p>Arquivo com as instruções para a aula prática 
       <a href="https://fgmoraes.github.io/FSD_alunos/03_Laboratorio_Combinacionais_LOGISIM.pdf" rel="noopener" target="_blank">
       (PDF)</p> </a> 
  </li>

  <li> <p> Arquivo JAR para o logisim 
       <a href="https://fgmoraes.github.io/FSD_alunos/logisim-evolution-3.9.0-all.jar" rel="noopener" target="_blank">
       (JAR)</p> </a> 
  </li>

</ul>


<p> &nbsp;</p>
<p><span style="color: #0000ff; font-size: 18px;"><strong>Introdução à SystemVerilog</strong></span></p>

<ul>
  <li><p><a href="https://fgmoraes.github.io/FSD_alunos/04_Introducao_SystemVerilog_Combinacionais.pdf" rel="noopener" target="_blank">
      Introdução à SystemVerilog  </a>: modelagem de Circuitos Combinacionais  </p>
  </li>

  <li> <p><a href="https://fgmoraes.github.io/FSD_alunos/04_comb_sv_alunos.zip" rel="noopener" target="_blank">
       Material de Apoio </a>  para a Simulação de Circuitos Combinacionais </p>
  </li>

</ul>


<!-- --------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------- -->

<h3><span style="color: #ff0000; font-size: 20px;"><strong>Unidade 3: Circuitos Digitais  Sequencias </strong></span></h3>

<p><span style="color: #0000ff; font-size: 18px;"><strong>Circuitos Digitais Sequencias - RTL e FSM</strong></span></p>
<ul>
  <li> <p><a href="https://fgmoraes.github.io/FSD_alunos/03_combinacionais" rel="noopener" target="_blank">
       PDF para Circuitos Sequenciais - Flip-flops e projeto RTL (modelagem SV) </a> </p>
  </li>

   <li> <p><a href="https://fgmoraes.github.io/FSD_alunos/05_seq_sv_alunos.zip" rel="noopener" target="_blank">
         Material de Apoio para Simulação de Flip-Flops e RTL - seq_sv_alunos.zip </a></p>
   </li>

   <li> <p><a href="https://fgmoraes.github.io/FSD_alunos/06_sequenciais_FSM_SV.pdf" rel="noopener" target="_blank">
       PDF para Máquinas de Estados Finita (modelagem SV) </a> </p>
  </li>

   <li> <p><a href="https://fgmoraes.github.io/FSD_alunos/06_FSM_sv_alunos.zip" rel="noopener" target="_blank">
         Material de Apoio </a> para Simulação de FSMs - FSM_sv_alunos.zip </p>
   </li>
</ul>

<p> &nbsp;</p>

<p><span style="color: #0000ff; font-size: 18px;"><strong>Lista de Exercícios Unidades 2 e 3 (SV)</strong></span></p>
<ul>
  <li> <a href="https://fgmoraes.github.io/FSD_alunos/exercicios_FSD_U2_SV.pdf" target="_blank" rel="noopener"> 
         Lista de Exercícios Unidades 2 e 3 (SV) </a>
  </li>
</ul>


<p> &nbsp;</p>

<h3><span style="color: #ff0000; font-size: 20px;"><strong>Unidade 4: Projeto Guiado para Introdução à Arquitetura de Computadores - NanoCPU </strong></span></h3>
<ul>
  <li> <p><a href="https://fgmoraes.github.io/FSD_alunos/07_Nano_CPU.pdf" rel="noopener" target="_blank">
      Acesso às Lâminas Utilizadas em Aula  </li>

   <li> <p><a href="https://fgmoraes.github.io/FSD_alunos/07_nano_cpu.zip" rel="noopener" target="_blank">
        Material de Apoio Simulação SystemVerilog (SV)</a></p>
   </li>
</ul>





<p><em>Fernando Moraes - 27/julho/2025</em></p>

</body>
</html>
