TimeQuest Timing Analyzer report for KPN
Fri May 12 21:44:09 2017
Quartus Prime Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock_divider_module:clk_inst|divcounter[23]'
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Setup: 'adder_module:adder_module_inst_1|output_1[0]'
 15. Slow 1200mV 85C Model Hold: 'adder_module:adder_module_inst_1|output_1[0]'
 16. Slow 1200mV 85C Model Hold: 'clock_divider_module:clk_inst|divcounter[23]'
 17. Slow 1200mV 85C Model Hold: 'clk'
 18. Slow 1200mV 85C Model Metastability Summary
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'clock_divider_module:clk_inst|divcounter[23]'
 26. Slow 1200mV 0C Model Setup: 'clk'
 27. Slow 1200mV 0C Model Setup: 'adder_module:adder_module_inst_1|output_1[0]'
 28. Slow 1200mV 0C Model Hold: 'adder_module:adder_module_inst_1|output_1[0]'
 29. Slow 1200mV 0C Model Hold: 'clock_divider_module:clk_inst|divcounter[23]'
 30. Slow 1200mV 0C Model Hold: 'clk'
 31. Slow 1200mV 0C Model Metastability Summary
 32. Fast 1200mV 0C Model Setup Summary
 33. Fast 1200mV 0C Model Hold Summary
 34. Fast 1200mV 0C Model Recovery Summary
 35. Fast 1200mV 0C Model Removal Summary
 36. Fast 1200mV 0C Model Minimum Pulse Width Summary
 37. Fast 1200mV 0C Model Setup: 'clock_divider_module:clk_inst|divcounter[23]'
 38. Fast 1200mV 0C Model Setup: 'adder_module:adder_module_inst_1|output_1[0]'
 39. Fast 1200mV 0C Model Setup: 'clk'
 40. Fast 1200mV 0C Model Hold: 'adder_module:adder_module_inst_1|output_1[0]'
 41. Fast 1200mV 0C Model Hold: 'clock_divider_module:clk_inst|divcounter[23]'
 42. Fast 1200mV 0C Model Hold: 'clk'
 43. Fast 1200mV 0C Model Metastability Summary
 44. Multicorner Timing Analysis Summary
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Signal Integrity Metrics (Slow 1200mv 0c Model)
 48. Signal Integrity Metrics (Slow 1200mv 85c Model)
 49. Signal Integrity Metrics (Fast 1200mv 0c Model)
 50. Setup Transfers
 51. Hold Transfers
 52. Report TCCS
 53. Report RSKM
 54. Unconstrained Paths Summary
 55. Clock Status Summary
 56. Unconstrained Output Ports
 57. Unconstrained Output Ports
 58. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2016  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; KPN                                                 ;
; Device Family         ; Cyclone IV GX                                       ;
; Device Name           ; EP4CGX150DF31C7                                     ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.10        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  10.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                     ;
+----------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------+
; Clock Name                                   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                          ;
+----------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------+
; adder_module:adder_module_inst_1|output_1[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { adder_module:adder_module_inst_1|output_1[0] } ;
; clk                                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                          ;
; clock_divider_module:clk_inst|divcounter[23] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divider_module:clk_inst|divcounter[23] } ;
+----------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------+


+------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                 ;
+------------+-----------------+----------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                   ; Note ;
+------------+-----------------+----------------------------------------------+------+
; 127.03 MHz ; 127.03 MHz      ; clock_divider_module:clk_inst|divcounter[23] ;      ;
; 157.73 MHz ; 157.73 MHz      ; adder_module:adder_module_inst_1|output_1[0] ;      ;
; 210.35 MHz ; 210.35 MHz      ; clk                                          ;      ;
+------------+-----------------+----------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                   ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; clock_divider_module:clk_inst|divcounter[23] ; -7.362 ; -517.057      ;
; clk                                          ; -3.754 ; -49.322       ;
; adder_module:adder_module_inst_1|output_1[0] ; -2.670 ; -615.479      ;
+----------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                    ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; adder_module:adder_module_inst_1|output_1[0] ; -0.985 ; -72.421       ;
; clock_divider_module:clk_inst|divcounter[23] ; 0.374  ; 0.000         ;
; clk                                          ; 0.637  ; 0.000         ;
+----------------------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-----------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                     ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; clk                                          ; -3.000 ; -39.000       ;
; clock_divider_module:clk_inst|divcounter[23] ; -2.693 ; -253.255      ;
; adder_module:adder_module_inst_1|output_1[0] ; 0.238  ; 0.000         ;
+----------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_divider_module:clk_inst|divcounter[23]'                                                                                                                                                                                                                            ;
+--------+------------------------------------------------------------------------------------------------------+-------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                            ; To Node                                         ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------+-------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; -7.362 ; lcd_fifo:fifo_module_inst3|array_reg~360                                                             ; lcd_fifo:fifo_module_inst3|output_1[8]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -4.207     ; 3.653      ;
; -7.316 ; lcd_fifo:fifo_module_inst3|array_reg~95                                                              ; lcd_fifo:fifo_module_inst3|output_1[15]         ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -4.300     ; 3.514      ;
; -7.165 ; lcd_fifo:fifo_module_inst3|array_reg~474                                                             ; lcd_fifo:fifo_module_inst3|output_1[10]         ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -4.398     ; 3.265      ;
; -7.140 ; lcd_fifo:fifo_module_inst3|array_reg~92                                                              ; lcd_fifo:fifo_module_inst3|output_1[12]         ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -4.128     ; 3.510      ;
; -7.090 ; lcd_fifo:fifo_module_inst3|array_reg~8                                                               ; lcd_fifo:fifo_module_inst3|output_1[8]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -4.124     ; 3.464      ;
; -7.059 ; lcd_fifo:fifo_module_inst3|array_reg~360                                                             ; lcd_fifo:fifo_module_inst3|output_1[8]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.404     ; 3.653      ;
; -7.051 ; lcd_fifo:fifo_module_inst3|array_reg~95                                                              ; lcd_fifo:fifo_module_inst3|output_1[15]         ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.535     ; 3.514      ;
; -7.042 ; lcd_fifo:fifo_module_inst3|array_reg~196                                                             ; lcd_fifo:fifo_module_inst3|output_1[4]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -4.268     ; 3.272      ;
; -7.018 ; lcd_fifo:fifo_module_inst3|array_reg~180                                                             ; lcd_fifo:fifo_module_inst3|output_1[4]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -4.513     ; 3.003      ;
; -6.997 ; lcd_fifo:fifo_module_inst3|array_reg~472                                                             ; lcd_fifo:fifo_module_inst3|output_1[8]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -4.199     ; 3.296      ;
; -6.976 ; lcd_fifo:fifo_module_inst3|array_reg~6                                                               ; lcd_fifo:fifo_module_inst3|output_1[6]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -4.112     ; 3.362      ;
; -6.943 ; lcd_fifo:fifo_module_inst3|array_reg~10                                                              ; lcd_fifo:fifo_module_inst3|output_1[10]         ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -4.122     ; 3.319      ;
; -6.921 ; lcd_fifo:fifo_module_inst3|array_reg~152                                                             ; lcd_fifo:fifo_module_inst3|output_1[8]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -4.074     ; 3.345      ;
; -6.915 ; lcd_fifo:fifo_module_inst3|array_reg~488                                                             ; lcd_fifo:fifo_module_inst3|output_1[8]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -4.336     ; 3.077      ;
; -6.905 ; lcd_fifo:fifo_module_inst3|array_reg~9                                                               ; lcd_fifo:fifo_module_inst3|output_1[9]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -4.162     ; 3.241      ;
; -6.883 ; lcd_fifo:fifo_module_inst3|array_reg~53                                                              ; lcd_fifo:fifo_module_inst3|output_1[5]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -4.431     ; 2.950      ;
; -6.876 ; lcd_fifo:fifo_module_inst3|array_reg~483                                                             ; lcd_fifo:fifo_module_inst3|output_1[3]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -4.168     ; 3.206      ;
; -6.875 ; lcd_fifo:fifo_module_inst3|array_reg~92                                                              ; lcd_fifo:fifo_module_inst3|output_1[12]         ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.363     ; 3.510      ;
; -6.872 ; fifo_module:fifo_module_inst2|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a1 ; adder_module:adder_module_inst_1|output_1[15]   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.038     ; 4.832      ;
; -6.862 ; lcd_fifo:fifo_module_inst3|array_reg~474                                                             ; lcd_fifo:fifo_module_inst3|output_1[10]         ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.595     ; 3.265      ;
; -6.842 ; lcd_fifo:fifo_module_inst3|array_reg~13                                                              ; lcd_fifo:fifo_module_inst3|output_1[13]         ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.937     ; 3.403      ;
; -6.832 ; lcd_fifo:fifo_module_inst3|array_reg~5                                                               ; lcd_fifo:fifo_module_inst3|output_1[5]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -4.152     ; 3.178      ;
; -6.829 ; lcd_fifo:fifo_module_inst3|array_reg~11                                                              ; lcd_fifo:fifo_module_inst3|output_1[11]         ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -4.150     ; 3.177      ;
; -6.827 ; lcd_fifo:fifo_module_inst3|array_reg~423                                                             ; lcd_fifo:fifo_module_inst3|output_1[7]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -4.483     ; 2.842      ;
; -6.825 ; lcd_fifo:fifo_module_inst3|array_reg~8                                                               ; lcd_fifo:fifo_module_inst3|output_1[8]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.359     ; 3.464      ;
; -6.823 ; lcd_fifo:fifo_module_inst3|array_reg~229                                                             ; lcd_fifo:fifo_module_inst3|output_1[5]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -4.024     ; 3.297      ;
; -6.819 ; lcd_fifo:fifo_module_inst3|array_reg~351                                                             ; lcd_fifo:fifo_module_inst3|output_1[15]         ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.682     ; 3.635      ;
; -6.811 ; lcd_fifo:fifo_module_inst3|array_reg~84                                                              ; lcd_fifo:fifo_module_inst3|output_1[4]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -4.108     ; 3.201      ;
; -6.810 ; lcd_fifo:fifo_module_inst3|array_reg~424                                                             ; lcd_fifo:fifo_module_inst3|output_1[8]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -4.092     ; 3.216      ;
; -6.795 ; lcd_fifo:fifo_module_inst3|array_reg~89                                                              ; lcd_fifo:fifo_module_inst3|output_1[9]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -4.129     ; 3.164      ;
; -6.777 ; lcd_fifo:fifo_module_inst3|array_reg~196                                                             ; lcd_fifo:fifo_module_inst3|output_1[4]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.503     ; 3.272      ;
; -6.777 ; lcd_fifo:fifo_module_inst3|array_reg~197                                                             ; lcd_fifo:fifo_module_inst3|output_1[5]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -4.260     ; 3.015      ;
; -6.753 ; lcd_fifo:fifo_module_inst3|array_reg~180                                                             ; lcd_fifo:fifo_module_inst3|output_1[4]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.748     ; 3.003      ;
; -6.750 ; fifo_module:fifo_module_inst2|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a3 ; adder_module:adder_module_inst_1|output_1[15]   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.038     ; 4.710      ;
; -6.740 ; fifo_module:fifo_module_inst2|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a1 ; adder_module:adder_module_inst_1|output_1[13]   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.038     ; 4.700      ;
; -6.732 ; lcd_fifo:fifo_module_inst3|array_reg~85                                                              ; lcd_fifo:fifo_module_inst3|output_1[5]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -4.261     ; 2.969      ;
; -6.721 ; fifo_module:fifo_module_inst2|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a1 ; adder_module:adder_module_inst_1|output_1[14]   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.038     ; 4.681      ;
; -6.712 ; lcd_fifo:fifo_module_inst3|array_reg~147                                                             ; lcd_fifo:fifo_module_inst3|output_1[3]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -4.083     ; 3.127      ;
; -6.711 ; lcd_fifo:fifo_module_inst3|array_reg~6                                                               ; lcd_fifo:fifo_module_inst3|output_1[6]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.347     ; 3.362      ;
; -6.711 ; lcd_fifo:fifo_module_inst3|array_reg~425                                                             ; lcd_fifo:fifo_module_inst3|output_1[9]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -4.313     ; 2.896      ;
; -6.706 ; lcd_fifo:fifo_module_inst3|array_reg~492                                                             ; lcd_fifo:fifo_module_inst3|output_1[12]         ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -4.514     ; 2.690      ;
; -6.694 ; lcd_fifo:fifo_module_inst3|array_reg~472                                                             ; lcd_fifo:fifo_module_inst3|output_1[8]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.396     ; 3.296      ;
; -6.693 ; lcd_fifo:fifo_module_inst3|array_reg~362                                                             ; lcd_fifo:fifo_module_inst3|output_1[10]         ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -4.221     ; 2.970      ;
; -6.686 ; fifo_module:fifo_module_inst2|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a2 ; adder_module:adder_module_inst_1|output_1[15]   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.038     ; 4.646      ;
; -6.684 ; lcd_fifo:fifo_module_inst3|array_reg~191                                                             ; lcd_fifo:fifo_module_inst3|output_1[15]         ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -4.499     ; 2.683      ;
; -6.678 ; lcd_fifo:fifo_module_inst3|array_reg~10                                                              ; lcd_fifo:fifo_module_inst3|output_1[10]         ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.357     ; 3.319      ;
; -6.673 ; lcd_fifo:fifo_module_inst3|array_reg~61                                                              ; lcd_fifo:fifo_module_inst3|output_1[13]         ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -4.262     ; 2.909      ;
; -6.671 ; lcd_fifo:fifo_module_inst3|array_reg~479                                                             ; lcd_fifo:fifo_module_inst3|output_1[15]         ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -4.221     ; 2.948      ;
; -6.666 ; lcd_fifo:fifo_module_inst3|array_reg~177                                                             ; lcd_fifo:fifo_module_inst3|output_1[1]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -4.062     ; 3.102      ;
; -6.660 ; lcd_fifo:fifo_module_inst3|array_reg~184                                                             ; lcd_fifo:fifo_module_inst3|output_1[8]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -4.704     ; 2.454      ;
; -6.656 ; lcd_fifo:fifo_module_inst3|array_reg~152                                                             ; lcd_fifo:fifo_module_inst3|output_1[8]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.309     ; 3.345      ;
; -6.652 ; lcd_fifo:fifo_module_inst3|array_reg~179                                                             ; lcd_fifo:fifo_module_inst3|output_1[3]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -4.472     ; 2.678      ;
; -6.650 ; lcd_fifo:fifo_module_inst3|array_reg~426                                                             ; lcd_fifo:fifo_module_inst3|output_1[10]         ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -4.133     ; 3.015      ;
; -6.640 ; lcd_fifo:fifo_module_inst3|array_reg~9                                                               ; lcd_fifo:fifo_module_inst3|output_1[9]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.397     ; 3.241      ;
; -6.634 ; lcd_fifo:fifo_module_inst3|array_reg~7                                                               ; lcd_fifo:fifo_module_inst3|output_1[7]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -4.165     ; 2.967      ;
; -6.624 ; lcd_fifo:fifo_module_inst3|array_reg~176                                                             ; lcd_fifo:fifo_module_inst3|output_1[0]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -4.513     ; 2.609      ;
; -6.619 ; fifo_module:fifo_module_inst2|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0 ; adder_module:adder_module_inst_1|output_1[15]   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.038     ; 4.579      ;
; -6.618 ; fifo_module:fifo_module_inst2|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a3 ; adder_module:adder_module_inst_1|output_1[13]   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.038     ; 4.578      ;
; -6.618 ; lcd_fifo:fifo_module_inst3|array_reg~53                                                              ; lcd_fifo:fifo_module_inst3|output_1[5]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.666     ; 2.950      ;
; -6.613 ; fifo_module:fifo_module_inst1|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0 ; adder_module:adder_module_inst_1|output_1[15]   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.038     ; 4.573      ;
; -6.612 ; lcd_fifo:fifo_module_inst3|array_reg~488                                                             ; lcd_fifo:fifo_module_inst3|output_1[8]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.533     ; 3.077      ;
; -6.608 ; fifo_module:fifo_module_inst2|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a1 ; adder_module:adder_module_inst_1|output_1[11]   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.038     ; 4.568      ;
; -6.605 ; lcd_fifo:fifo_module_inst3|array_reg~158                                                             ; lcd_fifo:fifo_module_inst3|output_1[14]         ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -4.112     ; 2.991      ;
; -6.605 ; lcd_fifo:fifo_module_inst3|array_reg~166                                                             ; lcd_fifo:fifo_module_inst3|output_1[6]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.845     ; 3.258      ;
; -6.600 ; lcd_fifo:fifo_module_inst3|array_reg~200                                                             ; lcd_fifo:fifo_module_inst3|output_1[8]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -4.109     ; 2.989      ;
; -6.599 ; fifo_module:fifo_module_inst2|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a3 ; adder_module:adder_module_inst_1|output_1[14]   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.038     ; 4.559      ;
; -6.595 ; lcd_fifo:fifo_module_inst3|array_reg~188                                                             ; lcd_fifo:fifo_module_inst3|output_1[12]         ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -4.514     ; 2.579      ;
; -6.591 ; lcd_fifo:fifo_module_inst3|array_reg~186                                                             ; lcd_fifo:fifo_module_inst3|output_1[10]         ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -4.697     ; 2.392      ;
; -6.589 ; fifo_module:fifo_module_inst2|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a1 ; adder_module:adder_module_inst_1|output_1[12]   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.038     ; 4.549      ;
; -6.586 ; lcd_fifo:fifo_module_inst3|array_reg~14                                                              ; lcd_fifo:fifo_module_inst3|output_1[14]         ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.960     ; 3.124      ;
; -6.583 ; lcd_fifo:fifo_module_inst3|array_reg~315                                                             ; lcd_fifo:fifo_module_inst3|output_1[11]         ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -4.189     ; 2.892      ;
; -6.581 ; lcd_fifo:fifo_module_inst3|array_reg~150                                                             ; lcd_fifo:fifo_module_inst3|output_1[6]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -4.106     ; 2.973      ;
; -6.577 ; lcd_fifo:fifo_module_inst3|array_reg~13                                                              ; lcd_fifo:fifo_module_inst3|output_1[13]         ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.172     ; 3.403      ;
; -6.573 ; lcd_fifo:fifo_module_inst3|array_reg~483                                                             ; lcd_fifo:fifo_module_inst3|output_1[3]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.365     ; 3.206      ;
; -6.572 ; lcd_fifo:fifo_module_inst3|array_reg~228                                                             ; lcd_fifo:fifo_module_inst3|output_1[4]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -4.033     ; 3.037      ;
; -6.572 ; lcd_fifo:fifo_module_inst3|array_reg~87                                                              ; lcd_fifo:fifo_module_inst3|output_1[7]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -4.289     ; 2.781      ;
; -6.568 ; lcd_fifo:fifo_module_inst3|array_reg~145                                                             ; lcd_fifo:fifo_module_inst3|output_1[1]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.676     ; 3.390      ;
; -6.567 ; lcd_fifo:fifo_module_inst3|array_reg~5                                                               ; lcd_fifo:fifo_module_inst3|output_1[5]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.387     ; 3.178      ;
; -6.565 ; lcd_fifo:fifo_module_inst3|array_reg~356                                                             ; lcd_fifo:fifo_module_inst3|output_1[4]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -4.209     ; 2.854      ;
; -6.564 ; lcd_fifo:fifo_module_inst3|array_reg~11                                                              ; lcd_fifo:fifo_module_inst3|output_1[11]         ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.385     ; 3.177      ;
; -6.558 ; lcd_fifo:fifo_module_inst3|array_reg~229                                                             ; lcd_fifo:fifo_module_inst3|output_1[5]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.259     ; 3.297      ;
; -6.555 ; fifo_module:fifo_module_inst1|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a1 ; adder_module:adder_module_inst_1|output_1[15]   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.038     ; 4.515      ;
; -6.554 ; fifo_module:fifo_module_inst2|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a2 ; adder_module:adder_module_inst_1|output_1[13]   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.038     ; 4.514      ;
; -6.552 ; fifo_module:fifo_module_inst1|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a5 ; adder_module:adder_module_inst_1|output_1[15]   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.038     ; 4.512      ;
; -6.549 ; lcd_fifo:fifo_module_inst3|array_reg~62                                                              ; lcd_fifo:fifo_module_inst3|output_1[14]         ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -4.428     ; 2.619      ;
; -6.546 ; lcd_fifo:fifo_module_inst3|array_reg~84                                                              ; lcd_fifo:fifo_module_inst3|output_1[4]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.343     ; 3.201      ;
; -6.544 ; lcd_fifo:fifo_module_inst3|array_reg~232                                                             ; lcd_fifo:fifo_module_inst3|output_1[8]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -4.062     ; 2.980      ;
; -6.544 ; lcd_fifo:fifo_module_inst3|array_reg~182                                                             ; lcd_fifo:fifo_module_inst3|output_1[6]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -4.519     ; 2.523      ;
; -6.542 ; lcd_fifo:fifo_module_inst3|array_reg~93                                                              ; lcd_fifo:fifo_module_inst3|output_1[13]         ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -4.118     ; 2.922      ;
; -6.540 ; lcd_fifo:fifo_module_inst3|array_reg~157                                                             ; lcd_fifo:fifo_module_inst3|output_1[13]         ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -4.104     ; 2.934      ;
; -6.535 ; fifo_module:fifo_module_inst2|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a2 ; adder_module:adder_module_inst_1|output_1[14]   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.038     ; 4.495      ;
; -6.530 ; lcd_fifo:fifo_module_inst3|array_reg~89                                                              ; lcd_fifo:fifo_module_inst3|output_1[9]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.364     ; 3.164      ;
; -6.524 ; lcd_fifo:fifo_module_inst3|array_reg~423                                                             ; lcd_fifo:fifo_module_inst3|output_1[7]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.680     ; 2.842      ;
; -6.519 ; lcd_fifo:fifo_module_inst3|array_reg~475                                                             ; lcd_fifo:fifo_module_inst3|output_1[11]         ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -4.216     ; 2.801      ;
; -6.518 ; lcd_fifo:fifo_module_inst3|output_1[15]                                                              ; bcd_converter:bcd_converter_inst|bcd_number[10] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; 0.319      ; 7.835      ;
; -6.516 ; lcd_fifo:fifo_module_inst3|array_reg~351                                                             ; lcd_fifo:fifo_module_inst3|output_1[15]         ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.879     ; 3.635      ;
; -6.512 ; lcd_fifo:fifo_module_inst3|array_reg~197                                                             ; lcd_fifo:fifo_module_inst3|output_1[5]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.495     ; 3.015      ;
; -6.507 ; lcd_fifo:fifo_module_inst3|array_reg~424                                                             ; lcd_fifo:fifo_module_inst3|output_1[8]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.289     ; 3.216      ;
; -6.502 ; lcd_fifo:fifo_module_inst3|array_reg~153                                                             ; lcd_fifo:fifo_module_inst3|output_1[9]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -4.126     ; 2.874      ;
; -6.500 ; lcd_fifo:fifo_module_inst3|output_1[14]                                                              ; bcd_converter:bcd_converter_inst|bcd_number[10] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; 0.307      ; 7.805      ;
+--------+------------------------------------------------------------------------------------------------------+-------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                         ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.754 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.092     ; 4.660      ;
; -3.669 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.092     ; 4.575      ;
; -3.620 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.092     ; 4.526      ;
; -3.541 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.092     ; 4.447      ;
; -3.490 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.092     ; 4.396      ;
; -3.409 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.092     ; 4.315      ;
; -3.360 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.092     ; 4.266      ;
; -3.263 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.092     ; 4.169      ;
; -3.213 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.092     ; 4.119      ;
; -3.130 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.087     ; 4.041      ;
; -3.130 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.092     ; 4.036      ;
; -3.129 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.087     ; 4.040      ;
; -3.128 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.087     ; 4.039      ;
; -3.110 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.018      ;
; -3.097 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.005      ;
; -3.096 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.004      ;
; -3.094 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.002      ;
; -3.094 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[13] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.002      ;
; -3.094 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[15] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.002      ;
; -3.094 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.002      ;
; -3.078 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.984      ;
; -3.008 ; clock_divider_module:clk_inst|divcounter[11] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.914      ;
; -2.994 ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.090     ; 3.902      ;
; -2.959 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.090     ; 3.867      ;
; -2.883 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.090     ; 3.791      ;
; -2.875 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.087     ; 3.786      ;
; -2.874 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.087     ; 3.785      ;
; -2.873 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.087     ; 3.784      ;
; -2.863 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 1.000        ; -0.090     ; 3.771      ;
; -2.844 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 1.000        ; -0.090     ; 3.752      ;
; -2.844 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[13] ; clk          ; clk         ; 1.000        ; -0.090     ; 3.752      ;
; -2.844 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[15] ; clk          ; clk         ; 1.000        ; -0.090     ; 3.752      ;
; -2.844 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.090     ; 3.752      ;
; -2.837 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.090     ; 3.745      ;
; -2.836 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.090     ; 3.744      ;
; -2.747 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.090     ; 3.655      ;
; -2.696 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.090     ; 3.604      ;
; -2.686 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.592      ;
; -2.611 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.090     ; 3.519      ;
; -2.600 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.087     ; 3.511      ;
; -2.600 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.506      ;
; -2.599 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.087     ; 3.510      ;
; -2.598 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.087     ; 3.509      ;
; -2.588 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 1.000        ; -0.090     ; 3.496      ;
; -2.569 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 1.000        ; -0.090     ; 3.477      ;
; -2.569 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[13] ; clk          ; clk         ; 1.000        ; -0.090     ; 3.477      ;
; -2.569 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[15] ; clk          ; clk         ; 1.000        ; -0.090     ; 3.477      ;
; -2.569 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.090     ; 3.477      ;
; -2.565 ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.090     ; 3.473      ;
; -2.562 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.090     ; 3.470      ;
; -2.561 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.090     ; 3.469      ;
; -2.560 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.466      ;
; -2.558 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.464      ;
; -2.484 ; clock_divider_module:clk_inst|divcounter[19] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.090     ; 3.392      ;
; -2.483 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.389      ;
; -2.471 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.377      ;
; -2.426 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.332      ;
; -2.426 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.332      ;
; -2.355 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.261      ;
; -2.336 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.242      ;
; -2.296 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.202      ;
; -2.280 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.186      ;
; -2.279 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.089     ; 3.188      ;
; -2.279 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.089     ; 3.188      ;
; -2.279 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.089     ; 3.188      ;
; -2.269 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.175      ;
; -2.250 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.156      ;
; -2.223 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.129      ;
; -2.219 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.125      ;
; -2.207 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.113      ;
; -2.183 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.089      ;
; -2.166 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.072      ;
; -2.164 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.070      ;
; -2.147 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.053      ;
; -2.141 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.047      ;
; -2.132 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.089     ; 3.041      ;
; -2.131 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.089     ; 3.040      ;
; -2.131 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.089     ; 3.040      ;
; -2.125 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.031      ;
; -2.125 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[13] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.031      ;
; -2.125 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[15] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.031      ;
; -2.124 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.089     ; 3.033      ;
; -2.123 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.089     ; 3.032      ;
; -2.123 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.089     ; 3.032      ;
; -2.122 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 1.000        ; -0.092     ; 3.028      ;
; -2.088 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 1.000        ; -0.092     ; 2.994      ;
; -2.080 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 1.000        ; -0.092     ; 2.986      ;
; -2.077 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.092     ; 2.983      ;
; -2.064 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.092     ; 2.970      ;
; -2.054 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.089     ; 2.963      ;
; -2.054 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.089     ; 2.963      ;
; -2.054 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.089     ; 2.963      ;
; -2.025 ; clock_divider_module:clk_inst|divcounter[11] ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.092     ; 2.931      ;
; -2.024 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[20] ; clk          ; clk         ; 1.000        ; -0.092     ; 2.930      ;
; -2.019 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.092     ; 2.925      ;
; -2.012 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[15] ; clk          ; clk         ; 1.000        ; -0.092     ; 2.918      ;
; -2.009 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 1.000        ; -0.092     ; 2.915      ;
; -2.005 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.089     ; 2.914      ;
; -2.005 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.089     ; 2.914      ;
; -2.005 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.089     ; 2.914      ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'adder_module:adder_module_inst_1|output_1[0]'                                                                                                                                                              ;
+--------+-----------------------------------------------+------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                  ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; -2.670 ; lcd_fifo:fifo_module_inst3|buffer[8]          ; lcd_fifo:fifo_module_inst3|array_reg~328 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.524      ; 6.811      ;
; -2.544 ; lcd_fifo:fifo_module_inst3|buffer[2]          ; lcd_fifo:fifo_module_inst3|array_reg~322 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.763      ; 6.922      ;
; -2.542 ; lcd_fifo:fifo_module_inst3|buffer[10]         ; lcd_fifo:fifo_module_inst3|array_reg~330 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.757      ; 6.916      ;
; -2.494 ; lcd_fifo:fifo_module_inst3|buffer[7]          ; lcd_fifo:fifo_module_inst3|array_reg~327 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 5.016      ; 7.126      ;
; -2.469 ; lcd_fifo:fifo_module_inst3|buffer[10]         ; lcd_fifo:fifo_module_inst3|array_reg~458 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 5.524      ; 7.471      ;
; -2.443 ; lcd_fifo:fifo_module_inst3|buffer[8]          ; lcd_fifo:fifo_module_inst3|array_reg~392 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 5.518      ; 7.571      ;
; -2.439 ; lcd_fifo:fifo_module_inst3|buffer[5]          ; lcd_fifo:fifo_module_inst3|array_reg~325 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.511      ; 6.739      ;
; -2.437 ; lcd_fifo:fifo_module_inst3|buffer[15]         ; lcd_fifo:fifo_module_inst3|array_reg~335 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.820      ; 6.874      ;
; -2.425 ; lcd_fifo:fifo_module_inst3|buffer[4]          ; lcd_fifo:fifo_module_inst3|array_reg~452 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 5.285      ; 7.326      ;
; -2.389 ; lcd_fifo:fifo_module_inst3|buffer[14]         ; lcd_fifo:fifo_module_inst3|array_reg~462 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 5.418      ; 7.462      ;
; -2.381 ; lcd_fifo:fifo_module_inst3|buffer[6]          ; lcd_fifo:fifo_module_inst3|array_reg~390 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 5.432      ; 7.079      ;
; -2.380 ; lcd_fifo:fifo_module_inst3|buffer[11]         ; lcd_fifo:fifo_module_inst3|array_reg~459 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 5.779      ; 7.645      ;
; -2.367 ; lcd_fifo:fifo_module_inst3|buffer[15]         ; lcd_fifo:fifo_module_inst3|array_reg~31  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.319      ; 3.280      ;
; -2.364 ; lcd_fifo:fifo_module_inst3|buffer[4]          ; lcd_fifo:fifo_module_inst3|array_reg~324 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.697      ; 6.858      ;
; -2.327 ; lcd_fifo:fifo_module_inst3|buffer[3]          ; lcd_fifo:fifo_module_inst3|array_reg~323 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 5.330      ; 7.447      ;
; -2.326 ; lcd_fifo:fifo_module_inst3|buffer[12]         ; lcd_fifo:fifo_module_inst3|array_reg~332 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.608      ; 6.545      ;
; -2.325 ; lcd_fifo:fifo_module_inst3|buffer[0]          ; lcd_fifo:fifo_module_inst3|array_reg~320 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 5.352      ; 7.467      ;
; -2.324 ; lcd_fifo:fifo_module_inst3|buffer[2]          ; lcd_fifo:fifo_module_inst3|array_reg~274 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.839      ; 6.786      ;
; -2.318 ; lcd_fifo:fifo_module_inst3|buffer[7]          ; lcd_fifo:fifo_module_inst3|array_reg~455 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 5.601      ; 7.529      ;
; -2.315 ; lcd_fifo:fifo_module_inst3|buffer[8]          ; lcd_fifo:fifo_module_inst3|array_reg~328 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 1.000        ; 4.379      ; 6.811      ;
; -2.310 ; lcd_fifo:fifo_module_inst3|buffer[13]         ; lcd_fifo:fifo_module_inst3|array_reg~333 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.482      ; 6.582      ;
; -2.308 ; lcd_fifo:fifo_module_inst3|buffer[11]         ; lcd_fifo:fifo_module_inst3|array_reg~411 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 5.283      ; 7.202      ;
; -2.304 ; lcd_fifo:fifo_module_inst3|buffer[11]         ; lcd_fifo:fifo_module_inst3|array_reg~331 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 5.191      ; 7.291      ;
; -2.291 ; lcd_fifo:fifo_module_inst3|buffer[3]          ; lcd_fifo:fifo_module_inst3|array_reg~451 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 5.931      ; 7.843      ;
; -2.290 ; lcd_fifo:fifo_module_inst3|buffer[15]         ; lcd_fifo:fifo_module_inst3|array_reg~463 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 5.418      ; 7.324      ;
; -2.280 ; lcd_fifo:fifo_module_inst3|buffer[8]          ; lcd_fifo:fifo_module_inst3|array_reg~456 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 5.259      ; 7.209      ;
; -2.277 ; lcd_fifo:fifo_module_inst3|buffer[4]          ; lcd_fifo:fifo_module_inst3|array_reg~404 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.965      ; 6.899      ;
; -2.263 ; lcd_fifo:fifo_module_inst3|buffer[14]         ; lcd_fifo:fifo_module_inst3|array_reg~334 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.826      ; 6.886      ;
; -2.231 ; lcd_fifo:fifo_module_inst3|buffer[7]          ; lcd_fifo:fifo_module_inst3|array_reg~407 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 5.283      ; 7.161      ;
; -2.229 ; lcd_fifo:fifo_module_inst3|buffer[4]          ; lcd_fifo:fifo_module_inst3|array_reg~260 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 5.268      ; 7.120      ;
; -2.223 ; lcd_fifo:fifo_module_inst3|buffer[6]          ; lcd_fifo:fifo_module_inst3|array_reg~454 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 5.019      ; 7.032      ;
; -2.218 ; lcd_fifo:fifo_module_inst3|buffer[6]          ; lcd_fifo:fifo_module_inst3|array_reg~278 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.632      ; 6.344      ;
; -2.217 ; lcd_fifo:fifo_module_inst3|buffer[4]          ; lcd_fifo:fifo_module_inst3|array_reg~276 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.907      ; 6.616      ;
; -2.194 ; lcd_fifo:fifo_module_inst3|buffer[11]         ; lcd_fifo:fifo_module_inst3|array_reg~283 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 5.223      ; 6.903      ;
; -2.193 ; lcd_fifo:fifo_module_inst3|buffer[10]         ; lcd_fifo:fifo_module_inst3|array_reg~410 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 5.028      ; 6.837      ;
; -2.191 ; lcd_fifo:fifo_module_inst3|buffer[6]          ; lcd_fifo:fifo_module_inst3|array_reg~406 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.693      ; 6.501      ;
; -2.189 ; lcd_fifo:fifo_module_inst3|buffer[2]          ; lcd_fifo:fifo_module_inst3|array_reg~322 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 1.000        ; 4.618      ; 6.922      ;
; -2.187 ; adder_module:adder_module_inst_1|output_1[9]  ; lcd_fifo:fifo_module_inst3|buffer[9]     ; clock_divider_module:clk_inst|divcounter[23] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; -0.329     ; 1.461      ;
; -2.187 ; lcd_fifo:fifo_module_inst3|buffer[10]         ; lcd_fifo:fifo_module_inst3|array_reg~330 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 1.000        ; 4.612      ; 6.916      ;
; -2.180 ; lcd_fifo:fifo_module_inst3|buffer[2]          ; lcd_fifo:fifo_module_inst3|array_reg~450 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 5.495      ; 7.470      ;
; -2.174 ; lcd_fifo:fifo_module_inst3|buffer[3]          ; lcd_fifo:fifo_module_inst3|array_reg~403 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 5.615      ; 7.405      ;
; -2.173 ; lcd_fifo:fifo_module_inst3|buffer[8]          ; lcd_fifo:fifo_module_inst3|array_reg~408 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.802      ; 6.771      ;
; -2.165 ; lcd_fifo:fifo_module_inst3|buffer[6]          ; lcd_fifo:fifo_module_inst3|array_reg~326 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.607      ; 6.567      ;
; -2.148 ; lcd_fifo:fifo_module_inst3|buffer[0]          ; lcd_fifo:fifo_module_inst3|array_reg~448 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 6.077      ; 8.020      ;
; -2.139 ; lcd_fifo:fifo_module_inst3|buffer[7]          ; lcd_fifo:fifo_module_inst3|array_reg~327 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 1.000        ; 4.871      ; 7.126      ;
; -2.137 ; lcd_fifo:fifo_module_inst3|buffer[7]          ; lcd_fifo:fifo_module_inst3|array_reg~391 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 6.032      ; 7.784      ;
; -2.137 ; lcd_fifo:fifo_module_inst3|buffer[15]         ; lcd_fifo:fifo_module_inst3|array_reg~31  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 1.000        ; 2.049      ; 3.280      ;
; -2.120 ; lcd_fifo:fifo_module_inst3|buffer[5]          ; lcd_fifo:fifo_module_inst3|array_reg~389 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 5.535      ; 7.278      ;
; -2.117 ; lcd_fifo:fifo_module_inst3|buffer[9]          ; lcd_fifo:fifo_module_inst3|array_reg~329 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 5.017      ; 6.930      ;
; -2.114 ; lcd_fifo:fifo_module_inst3|buffer[10]         ; lcd_fifo:fifo_module_inst3|array_reg~458 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 1.000        ; 5.379      ; 7.471      ;
; -2.112 ; adder_module:adder_module_inst_1|output_1[3]  ; lcd_fifo:fifo_module_inst3|buffer[3]     ; clock_divider_module:clk_inst|divcounter[23] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; -0.832     ; 0.872      ;
; -2.107 ; adder_module:adder_module_inst_1|output_1[6]  ; lcd_fifo:fifo_module_inst3|buffer[6]     ; clock_divider_module:clk_inst|divcounter[23] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 0.065      ; 1.782      ;
; -2.096 ; lcd_fifo:fifo_module_inst3|buffer[8]          ; lcd_fifo:fifo_module_inst3|array_reg~504 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 5.918      ; 7.631      ;
; -2.092 ; lcd_fifo:fifo_module_inst3|buffer[0]          ; lcd_fifo:fifo_module_inst3|array_reg~400 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 5.638      ; 7.348      ;
; -2.089 ; lcd_fifo:fifo_module_inst3|buffer[2]          ; lcd_fifo:fifo_module_inst3|array_reg~402 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 5.057      ; 6.943      ;
; -2.089 ; adder_module:adder_module_inst_1|output_1[5]  ; lcd_fifo:fifo_module_inst3|buffer[5]     ; clock_divider_module:clk_inst|divcounter[23] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; -0.017     ; 1.688      ;
; -2.088 ; lcd_fifo:fifo_module_inst3|buffer[8]          ; lcd_fifo:fifo_module_inst3|array_reg~392 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 1.000        ; 5.373      ; 7.571      ;
; -2.084 ; lcd_fifo:fifo_module_inst3|buffer[5]          ; lcd_fifo:fifo_module_inst3|array_reg~325 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 1.000        ; 4.366      ; 6.739      ;
; -2.083 ; lcd_fifo:fifo_module_inst3|buffer[10]         ; lcd_fifo:fifo_module_inst3|array_reg~394 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 5.784      ; 7.482      ;
; -2.082 ; lcd_fifo:fifo_module_inst3|buffer[15]         ; lcd_fifo:fifo_module_inst3|array_reg~335 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 1.000        ; 4.675      ; 6.874      ;
; -2.071 ; lcd_fifo:fifo_module_inst3|buffer[13]         ; lcd_fifo:fifo_module_inst3|array_reg~413 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.764      ; 6.452      ;
; -2.070 ; lcd_fifo:fifo_module_inst3|buffer[4]          ; lcd_fifo:fifo_module_inst3|array_reg~452 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 1.000        ; 5.140      ; 7.326      ;
; -2.065 ; lcd_fifo:fifo_module_inst3|buffer[5]          ; lcd_fifo:fifo_module_inst3|array_reg~453 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 5.100      ; 6.954      ;
; -2.065 ; lcd_fifo:fifo_module_inst3|buffer[14]         ; lcd_fifo:fifo_module_inst3|array_reg~286 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.892      ; 6.573      ;
; -2.056 ; lcd_fifo:fifo_module_inst3|buffer[9]          ; lcd_fifo:fifo_module_inst3|array_reg~457 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 5.605      ; 7.147      ;
; -2.049 ; lcd_fifo:fifo_module_inst3|buffer[14]         ; lcd_fifo:fifo_module_inst3|array_reg~398 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 5.855      ; 7.520      ;
; -2.034 ; adder_module:adder_module_inst_1|output_1[14] ; lcd_fifo:fifo_module_inst3|buffer[14]    ; clock_divider_module:clk_inst|divcounter[23] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; -0.319     ; 1.320      ;
; -2.034 ; lcd_fifo:fifo_module_inst3|buffer[14]         ; lcd_fifo:fifo_module_inst3|array_reg~462 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 1.000        ; 5.273      ; 7.462      ;
; -2.026 ; lcd_fifo:fifo_module_inst3|buffer[6]          ; lcd_fifo:fifo_module_inst3|array_reg~390 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 1.000        ; 5.287      ; 7.079      ;
; -2.025 ; lcd_fifo:fifo_module_inst3|buffer[1]          ; lcd_fifo:fifo_module_inst3|array_reg~321 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.960      ; 6.774      ;
; -2.025 ; lcd_fifo:fifo_module_inst3|buffer[11]         ; lcd_fifo:fifo_module_inst3|array_reg~459 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 1.000        ; 5.634      ; 7.645      ;
; -2.024 ; adder_module:adder_module_inst_1|output_1[15] ; lcd_fifo:fifo_module_inst3|buffer[15]    ; clock_divider_module:clk_inst|divcounter[23] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; -0.321     ; 1.301      ;
; -2.009 ; lcd_fifo:fifo_module_inst3|buffer[4]          ; lcd_fifo:fifo_module_inst3|array_reg~324 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 1.000        ; 4.552      ; 6.858      ;
; -2.005 ; lcd_fifo:fifo_module_inst3|buffer[13]         ; lcd_fifo:fifo_module_inst3|array_reg~461 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 5.081      ; 6.882      ;
; -2.003 ; lcd_fifo:fifo_module_inst3|buffer[8]          ; lcd_fifo:fifo_module_inst3|array_reg~280 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.738      ; 6.546      ;
; -2.001 ; lcd_fifo:fifo_module_inst3|buffer[12]         ; lcd_fifo:fifo_module_inst3|array_reg~460 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 5.378      ; 6.871      ;
; -2.001 ; lcd_fifo:fifo_module_inst3|buffer[13]         ; lcd_fifo:fifo_module_inst3|array_reg~285 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.557      ; 6.355      ;
; -2.000 ; lcd_fifo:fifo_module_inst3|buffer[15]         ; lcd_fifo:fifo_module_inst3|array_reg~191 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 6.934      ; 7.673      ;
; -1.999 ; lcd_fifo:fifo_module_inst3|buffer[5]          ; lcd_fifo:fifo_module_inst3|array_reg~405 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.779      ; 6.567      ;
; -1.983 ; lcd_fifo:fifo_module_inst3|buffer[2]          ; lcd_fifo:fifo_module_inst3|array_reg~258 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 5.340      ; 6.939      ;
; -1.978 ; lcd_fifo:fifo_module_inst3|buffer[0]          ; lcd_fifo:fifo_module_inst3|array_reg~384 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 6.336      ; 8.104      ;
; -1.974 ; lcd_fifo:fifo_module_inst3|buffer[1]          ; lcd_fifo:fifo_module_inst3|array_reg~273 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 5.166      ; 6.629      ;
; -1.972 ; lcd_fifo:fifo_module_inst3|buffer[3]          ; lcd_fifo:fifo_module_inst3|array_reg~323 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 1.000        ; 5.185      ; 7.447      ;
; -1.971 ; lcd_fifo:fifo_module_inst3|buffer[12]         ; lcd_fifo:fifo_module_inst3|array_reg~332 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 1.000        ; 4.463      ; 6.545      ;
; -1.970 ; lcd_fifo:fifo_module_inst3|buffer[0]          ; lcd_fifo:fifo_module_inst3|array_reg~320 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 1.000        ; 5.207      ; 7.467      ;
; -1.969 ; lcd_fifo:fifo_module_inst3|buffer[11]         ; lcd_fifo:fifo_module_inst3|array_reg~395 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 6.194      ; 7.969      ;
; -1.969 ; lcd_fifo:fifo_module_inst3|buffer[2]          ; lcd_fifo:fifo_module_inst3|array_reg~274 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 1.000        ; 4.694      ; 6.786      ;
; -1.965 ; lcd_fifo:fifo_module_inst3|buffer[10]         ; lcd_fifo:fifo_module_inst3|array_reg~282 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.823      ; 6.586      ;
; -1.963 ; lcd_fifo:fifo_module_inst3|buffer[7]          ; lcd_fifo:fifo_module_inst3|array_reg~455 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 1.000        ; 5.456      ; 7.529      ;
; -1.960 ; lcd_fifo:fifo_module_inst3|buffer[15]         ; lcd_fifo:fifo_module_inst3|array_reg~415 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 5.112      ; 6.869      ;
; -1.955 ; lcd_fifo:fifo_module_inst3|buffer[13]         ; lcd_fifo:fifo_module_inst3|array_reg~333 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 1.000        ; 4.337      ; 6.582      ;
; -1.953 ; lcd_fifo:fifo_module_inst3|buffer[11]         ; lcd_fifo:fifo_module_inst3|array_reg~411 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 1.000        ; 5.138      ; 7.202      ;
; -1.949 ; lcd_fifo:fifo_module_inst3|buffer[11]         ; lcd_fifo:fifo_module_inst3|array_reg~331 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 1.000        ; 5.046      ; 7.291      ;
; -1.943 ; adder_module:adder_module_inst_1|output_1[8]  ; lcd_fifo:fifo_module_inst3|buffer[8]     ; clock_divider_module:clk_inst|divcounter[23] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; -0.051     ; 1.373      ;
; -1.937 ; lcd_fifo:fifo_module_inst3|buffer[1]          ; lcd_fifo:fifo_module_inst3|array_reg~385 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 5.928      ; 7.479      ;
; -1.936 ; lcd_fifo:fifo_module_inst3|buffer[0]          ; lcd_fifo:fifo_module_inst3|array_reg~272 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 5.422      ; 7.156      ;
; -1.936 ; lcd_fifo:fifo_module_inst3|buffer[3]          ; lcd_fifo:fifo_module_inst3|array_reg~451 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 1.000        ; 5.786      ; 7.843      ;
; -1.935 ; lcd_fifo:fifo_module_inst3|buffer[15]         ; lcd_fifo:fifo_module_inst3|array_reg~463 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 1.000        ; 5.273      ; 7.324      ;
; -1.927 ; lcd_fifo:fifo_module_inst3|buffer[8]          ; lcd_fifo:fifo_module_inst3|array_reg~264 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 5.093      ; 6.819      ;
; -1.925 ; lcd_fifo:fifo_module_inst3|buffer[15]         ; lcd_fifo:fifo_module_inst3|array_reg~47  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 1.891      ; 2.692      ;
+--------+-----------------------------------------------+------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'adder_module:adder_module_inst_1|output_1[0]'                                                                                                                                                       ;
+--------+---------------------------------------+------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                  ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; -0.985 ; lcd_fifo:fifo_module_inst3|buffer[15] ; lcd_fifo:fifo_module_inst3|array_reg~95  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.911      ; 5.926      ;
; -0.955 ; lcd_fifo:fifo_module_inst3|buffer[1]  ; lcd_fifo:fifo_module_inst3|array_reg~81  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.841      ; 5.886      ;
; -0.928 ; lcd_fifo:fifo_module_inst3|buffer[5]  ; lcd_fifo:fifo_module_inst3|array_reg~85  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.578      ; 5.650      ;
; -0.899 ; lcd_fifo:fifo_module_inst3|buffer[14] ; lcd_fifo:fifo_module_inst3|array_reg~94  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.882      ; 5.983      ;
; -0.860 ; lcd_fifo:fifo_module_inst3|buffer[12] ; lcd_fifo:fifo_module_inst3|array_reg~92  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.521      ; 5.661      ;
; -0.860 ; lcd_fifo:fifo_module_inst3|buffer[5]  ; lcd_fifo:fifo_module_inst3|array_reg~5   ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.469      ; 5.609      ;
; -0.852 ; lcd_fifo:fifo_module_inst3|buffer[15] ; lcd_fifo:fifo_module_inst3|array_reg~95  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 7.258      ; 5.926      ;
; -0.831 ; lcd_fifo:fifo_module_inst3|buffer[9]  ; lcd_fifo:fifo_module_inst3|array_reg~89  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.743      ; 5.912      ;
; -0.824 ; lcd_fifo:fifo_module_inst3|buffer[7]  ; lcd_fifo:fifo_module_inst3|array_reg~87  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 7.068      ; 6.244      ;
; -0.822 ; lcd_fifo:fifo_module_inst3|buffer[1]  ; lcd_fifo:fifo_module_inst3|array_reg~81  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 7.188      ; 5.886      ;
; -0.816 ; lcd_fifo:fifo_module_inst3|buffer[1]  ; lcd_fifo:fifo_module_inst3|array_reg~225 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.759      ; 5.943      ;
; -0.815 ; lcd_fifo:fifo_module_inst3|buffer[9]  ; lcd_fifo:fifo_module_inst3|array_reg~9   ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.776      ; 5.961      ;
; -0.800 ; lcd_fifo:fifo_module_inst3|buffer[0]  ; lcd_fifo:fifo_module_inst3|array_reg~80  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 7.235      ; 6.435      ;
; -0.795 ; lcd_fifo:fifo_module_inst3|buffer[5]  ; lcd_fifo:fifo_module_inst3|array_reg~85  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 6.925      ; 5.650      ;
; -0.793 ; lcd_fifo:fifo_module_inst3|buffer[1]  ; lcd_fifo:fifo_module_inst3|array_reg~209 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.639      ; 5.846      ;
; -0.781 ; lcd_fifo:fifo_module_inst3|buffer[1]  ; lcd_fifo:fifo_module_inst3|array_reg~417 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 7.195      ; 6.414      ;
; -0.766 ; lcd_fifo:fifo_module_inst3|buffer[14] ; lcd_fifo:fifo_module_inst3|array_reg~94  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 7.229      ; 5.983      ;
; -0.751 ; lcd_fifo:fifo_module_inst3|buffer[1]  ; lcd_fifo:fifo_module_inst3|array_reg~1   ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.653      ; 5.902      ;
; -0.727 ; lcd_fifo:fifo_module_inst3|buffer[12] ; lcd_fifo:fifo_module_inst3|array_reg~92  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 6.868      ; 5.661      ;
; -0.727 ; lcd_fifo:fifo_module_inst3|buffer[5]  ; lcd_fifo:fifo_module_inst3|array_reg~5   ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 6.816      ; 5.609      ;
; -0.724 ; lcd_fifo:fifo_module_inst3|buffer[6]  ; lcd_fifo:fifo_module_inst3|array_reg~86  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.353      ; 5.629      ;
; -0.716 ; lcd_fifo:fifo_module_inst3|buffer[7]  ; lcd_fifo:fifo_module_inst3|array_reg~7   ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.944      ; 6.228      ;
; -0.709 ; lcd_fifo:fifo_module_inst3|buffer[13] ; lcd_fifo:fifo_module_inst3|array_reg~93  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.412      ; 5.703      ;
; -0.704 ; lcd_fifo:fifo_module_inst3|buffer[1]  ; lcd_fifo:fifo_module_inst3|array_reg~481 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 7.093      ; 6.389      ;
; -0.698 ; lcd_fifo:fifo_module_inst3|buffer[9]  ; lcd_fifo:fifo_module_inst3|array_reg~89  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 7.090      ; 5.912      ;
; -0.695 ; lcd_fifo:fifo_module_inst3|buffer[9]  ; lcd_fifo:fifo_module_inst3|array_reg~361 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 7.093      ; 6.398      ;
; -0.692 ; lcd_fifo:fifo_module_inst3|buffer[5]  ; lcd_fifo:fifo_module_inst3|array_reg~357 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.713      ; 6.021      ;
; -0.691 ; lcd_fifo:fifo_module_inst3|buffer[7]  ; lcd_fifo:fifo_module_inst3|array_reg~87  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 7.415      ; 6.244      ;
; -0.683 ; lcd_fifo:fifo_module_inst3|buffer[1]  ; lcd_fifo:fifo_module_inst3|array_reg~225 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 7.106      ; 5.943      ;
; -0.682 ; lcd_fifo:fifo_module_inst3|buffer[9]  ; lcd_fifo:fifo_module_inst3|array_reg~9   ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 7.123      ; 5.961      ;
; -0.667 ; lcd_fifo:fifo_module_inst3|buffer[0]  ; lcd_fifo:fifo_module_inst3|array_reg~80  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 7.582      ; 6.435      ;
; -0.664 ; lcd_fifo:fifo_module_inst3|buffer[7]  ; lcd_fifo:fifo_module_inst3|array_reg~231 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.821      ; 6.157      ;
; -0.660 ; lcd_fifo:fifo_module_inst3|buffer[1]  ; lcd_fifo:fifo_module_inst3|array_reg~209 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 6.986      ; 5.846      ;
; -0.651 ; lcd_fifo:fifo_module_inst3|buffer[9]  ; lcd_fifo:fifo_module_inst3|array_reg~489 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 7.133      ; 6.482      ;
; -0.646 ; lcd_fifo:fifo_module_inst3|buffer[12] ; lcd_fifo:fifo_module_inst3|array_reg~492 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.907      ; 6.261      ;
; -0.638 ; lcd_fifo:fifo_module_inst3|buffer[5]  ; lcd_fifo:fifo_module_inst3|array_reg~229 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.341      ; 5.703      ;
; -0.638 ; lcd_fifo:fifo_module_inst3|buffer[3]  ; lcd_fifo:fifo_module_inst3|array_reg~83  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 7.213      ; 6.575      ;
; -0.637 ; lcd_fifo:fifo_module_inst3|buffer[1]  ; lcd_fifo:fifo_module_inst3|array_reg~353 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.949      ; 6.312      ;
; -0.633 ; lcd_fifo:fifo_module_inst3|buffer[2]  ; lcd_fifo:fifo_module_inst3|array_reg~82  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.643      ; 6.010      ;
; -0.628 ; lcd_fifo:fifo_module_inst3|buffer[12] ; lcd_fifo:fifo_module_inst3|array_reg~220 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.297      ; 5.669      ;
; -0.620 ; lcd_fifo:fifo_module_inst3|buffer[5]  ; lcd_fifo:fifo_module_inst3|array_reg~469 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.700      ; 6.080      ;
; -0.618 ; lcd_fifo:fifo_module_inst3|buffer[1]  ; lcd_fifo:fifo_module_inst3|array_reg~1   ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 7.000      ; 5.902      ;
; -0.617 ; lcd_fifo:fifo_module_inst3|buffer[10] ; lcd_fifo:fifo_module_inst3|array_reg~90  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.665      ; 6.048      ;
; -0.617 ; lcd_fifo:fifo_module_inst3|buffer[12] ; lcd_fifo:fifo_module_inst3|array_reg~12  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.334      ; 5.717      ;
; -0.615 ; lcd_fifo:fifo_module_inst3|buffer[6]  ; lcd_fifo:fifo_module_inst3|array_reg~422 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.700      ; 6.085      ;
; -0.611 ; lcd_fifo:fifo_module_inst3|buffer[11] ; lcd_fifo:fifo_module_inst3|array_reg~91  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.910      ; 6.299      ;
; -0.610 ; lcd_fifo:fifo_module_inst3|buffer[1]  ; lcd_fifo:fifo_module_inst3|array_reg~417 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 7.504      ; 6.414      ;
; -0.608 ; lcd_fifo:fifo_module_inst3|buffer[9]  ; lcd_fifo:fifo_module_inst3|array_reg~217 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.537      ; 5.929      ;
; -0.607 ; lcd_fifo:fifo_module_inst3|buffer[11] ; lcd_fifo:fifo_module_inst3|array_reg~11  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.944      ; 6.337      ;
; -0.600 ; lcd_fifo:fifo_module_inst3|buffer[11] ; lcd_fifo:fifo_module_inst3|array_reg~491 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 7.147      ; 6.547      ;
; -0.598 ; lcd_fifo:fifo_module_inst3|buffer[1]  ; lcd_fifo:fifo_module_inst3|array_reg~465 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.956      ; 6.358      ;
; -0.598 ; lcd_fifo:fifo_module_inst3|buffer[6]  ; lcd_fifo:fifo_module_inst3|array_reg~6   ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.331      ; 5.733      ;
; -0.596 ; lcd_fifo:fifo_module_inst3|buffer[14] ; lcd_fifo:fifo_module_inst3|array_reg~174 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.460      ; 5.864      ;
; -0.591 ; lcd_fifo:fifo_module_inst3|buffer[6]  ; lcd_fifo:fifo_module_inst3|array_reg~86  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 6.700      ; 5.629      ;
; -0.591 ; lcd_fifo:fifo_module_inst3|buffer[15] ; lcd_fifo:fifo_module_inst3|array_reg~223 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.547      ; 5.956      ;
; -0.589 ; lcd_fifo:fifo_module_inst3|buffer[10] ; lcd_fifo:fifo_module_inst3|array_reg~234 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.526      ; 5.937      ;
; -0.589 ; lcd_fifo:fifo_module_inst3|buffer[6]  ; lcd_fifo:fifo_module_inst3|array_reg~230 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.210      ; 5.621      ;
; -0.583 ; lcd_fifo:fifo_module_inst3|buffer[7]  ; lcd_fifo:fifo_module_inst3|array_reg~7   ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 7.291      ; 6.228      ;
; -0.576 ; lcd_fifo:fifo_module_inst3|buffer[13] ; lcd_fifo:fifo_module_inst3|array_reg~93  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 6.759      ; 5.703      ;
; -0.572 ; lcd_fifo:fifo_module_inst3|buffer[12] ; lcd_fifo:fifo_module_inst3|array_reg~236 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.244      ; 5.672      ;
; -0.565 ; lcd_fifo:fifo_module_inst3|buffer[4]  ; lcd_fifo:fifo_module_inst3|array_reg~84  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.598      ; 6.033      ;
; -0.564 ; lcd_fifo:fifo_module_inst3|buffer[5]  ; lcd_fifo:fifo_module_inst3|array_reg~213 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.224      ; 5.660      ;
; -0.563 ; lcd_fifo:fifo_module_inst3|buffer[0]  ; lcd_fifo:fifo_module_inst3|array_reg~464 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 7.476      ; 6.913      ;
; -0.549 ; lcd_fifo:fifo_module_inst3|buffer[0]  ; lcd_fifo:fifo_module_inst3|array_reg~352 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 7.493      ; 6.944      ;
; -0.549 ; lcd_fifo:fifo_module_inst3|buffer[9]  ; lcd_fifo:fifo_module_inst3|array_reg~233 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.480      ; 5.931      ;
; -0.535 ; lcd_fifo:fifo_module_inst3|buffer[15] ; lcd_fifo:fifo_module_inst3|array_reg~239 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.475      ; 5.940      ;
; -0.533 ; lcd_fifo:fifo_module_inst3|buffer[1]  ; lcd_fifo:fifo_module_inst3|array_reg~481 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 7.402      ; 6.389      ;
; -0.531 ; lcd_fifo:fifo_module_inst3|buffer[7]  ; lcd_fifo:fifo_module_inst3|array_reg~231 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 7.168      ; 6.157      ;
; -0.529 ; lcd_fifo:fifo_module_inst3|buffer[4]  ; lcd_fifo:fifo_module_inst3|array_reg~484 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 7.006      ; 6.477      ;
; -0.527 ; lcd_fifo:fifo_module_inst3|buffer[9]  ; lcd_fifo:fifo_module_inst3|array_reg~425 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.927      ; 6.400      ;
; -0.527 ; lcd_fifo:fifo_module_inst3|buffer[4]  ; lcd_fifo:fifo_module_inst3|array_reg~228 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.523      ; 5.996      ;
; -0.524 ; lcd_fifo:fifo_module_inst3|buffer[9]  ; lcd_fifo:fifo_module_inst3|array_reg~361 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 7.402      ; 6.398      ;
; -0.524 ; lcd_fifo:fifo_module_inst3|buffer[7]  ; lcd_fifo:fifo_module_inst3|array_reg~423 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 7.262      ; 6.738      ;
; -0.521 ; lcd_fifo:fifo_module_inst3|buffer[5]  ; lcd_fifo:fifo_module_inst3|array_reg~357 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 7.022      ; 6.021      ;
; -0.515 ; lcd_fifo:fifo_module_inst3|buffer[1]  ; lcd_fifo:fifo_module_inst3|array_reg~161 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.526      ; 6.011      ;
; -0.513 ; lcd_fifo:fifo_module_inst3|buffer[6]  ; lcd_fifo:fifo_module_inst3|array_reg~486 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.613      ; 6.100      ;
; -0.507 ; lcd_fifo:fifo_module_inst3|buffer[13] ; lcd_fifo:fifo_module_inst3|array_reg~365 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.670      ; 6.163      ;
; -0.505 ; lcd_fifo:fifo_module_inst3|buffer[5]  ; lcd_fifo:fifo_module_inst3|array_reg~229 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 6.688      ; 5.703      ;
; -0.505 ; lcd_fifo:fifo_module_inst3|buffer[3]  ; lcd_fifo:fifo_module_inst3|array_reg~83  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 7.560      ; 6.575      ;
; -0.500 ; lcd_fifo:fifo_module_inst3|buffer[2]  ; lcd_fifo:fifo_module_inst3|array_reg~82  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 6.990      ; 6.010      ;
; -0.500 ; lcd_fifo:fifo_module_inst3|buffer[12] ; lcd_fifo:fifo_module_inst3|array_reg~172 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.247      ; 5.747      ;
; -0.500 ; lcd_fifo:fifo_module_inst3|buffer[13] ; lcd_fifo:fifo_module_inst3|array_reg~13  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.231      ; 5.731      ;
; -0.495 ; lcd_fifo:fifo_module_inst3|buffer[12] ; lcd_fifo:fifo_module_inst3|array_reg~220 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 6.644      ; 5.669      ;
; -0.494 ; lcd_fifo:fifo_module_inst3|buffer[15] ; lcd_fifo:fifo_module_inst3|array_reg~159 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.884      ; 6.390      ;
; -0.494 ; lcd_fifo:fifo_module_inst3|buffer[14] ; lcd_fifo:fifo_module_inst3|array_reg~14  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.580      ; 6.086      ;
; -0.489 ; lcd_fifo:fifo_module_inst3|buffer[14] ; lcd_fifo:fifo_module_inst3|array_reg~366 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.996      ; 6.507      ;
; -0.488 ; lcd_fifo:fifo_module_inst3|buffer[12] ; lcd_fifo:fifo_module_inst3|array_reg~364 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.636      ; 6.148      ;
; -0.488 ; lcd_fifo:fifo_module_inst3|buffer[8]  ; lcd_fifo:fifo_module_inst3|array_reg~88  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.446      ; 5.958      ;
; -0.488 ; lcd_fifo:fifo_module_inst3|buffer[10] ; lcd_fifo:fifo_module_inst3|array_reg~10  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.657      ; 6.169      ;
; -0.484 ; lcd_fifo:fifo_module_inst3|buffer[10] ; lcd_fifo:fifo_module_inst3|array_reg~90  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 7.012      ; 6.048      ;
; -0.484 ; lcd_fifo:fifo_module_inst3|buffer[12] ; lcd_fifo:fifo_module_inst3|array_reg~12  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 6.681      ; 5.717      ;
; -0.480 ; lcd_fifo:fifo_module_inst3|buffer[9]  ; lcd_fifo:fifo_module_inst3|array_reg~489 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 7.442      ; 6.482      ;
; -0.478 ; lcd_fifo:fifo_module_inst3|buffer[11] ; lcd_fifo:fifo_module_inst3|array_reg~91  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 7.257      ; 6.299      ;
; -0.475 ; lcd_fifo:fifo_module_inst3|buffer[12] ; lcd_fifo:fifo_module_inst3|array_reg~492 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 7.216      ; 6.261      ;
; -0.475 ; lcd_fifo:fifo_module_inst3|buffer[9]  ; lcd_fifo:fifo_module_inst3|array_reg~217 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 6.884      ; 5.929      ;
; -0.475 ; lcd_fifo:fifo_module_inst3|buffer[14] ; lcd_fifo:fifo_module_inst3|array_reg~238 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.460      ; 5.985      ;
; -0.474 ; lcd_fifo:fifo_module_inst3|buffer[11] ; lcd_fifo:fifo_module_inst3|array_reg~11  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 7.291      ; 6.337      ;
; -0.474 ; lcd_fifo:fifo_module_inst3|buffer[8]  ; lcd_fifo:fifo_module_inst3|array_reg~8   ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.455      ; 5.981      ;
; -0.473 ; lcd_fifo:fifo_module_inst3|buffer[7]  ; lcd_fifo:fifo_module_inst3|array_reg~487 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 7.383      ; 6.910      ;
; -0.473 ; lcd_fifo:fifo_module_inst3|buffer[3]  ; lcd_fifo:fifo_module_inst3|array_reg~3   ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 7.035      ; 6.562      ;
+--------+---------------------------------------+------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_divider_module:clk_inst|divcounter[23]'                                                                                                                                                                                                                                                  ;
+-------+----------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                                                                                                 ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; 0.374 ; fifo_module:fifo_module_inst1|r_ptr_reg[4]         ; fifo_module:fifo_module_inst1|r_ptr_reg[4]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.109      ; 0.669      ;
; 0.374 ; fifo_module:fifo_module_inst1|r_ptr_reg[3]         ; fifo_module:fifo_module_inst1|r_ptr_reg[3]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.109      ; 0.669      ;
; 0.374 ; fifo_module:fifo_module_inst1|r_ptr_reg[2]         ; fifo_module:fifo_module_inst1|r_ptr_reg[2]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.109      ; 0.669      ;
; 0.374 ; fifo_module:fifo_module_inst1|r_ptr_reg[1]         ; fifo_module:fifo_module_inst1|r_ptr_reg[1]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.109      ; 0.669      ;
; 0.379 ; fifo_module:fifo_module_inst1|r_ptr_reg[0]         ; fifo_module:fifo_module_inst1|r_ptr_reg[0]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.109      ; 0.674      ;
; 0.380 ; queue_module1:queue_module_inst1|r_ptr_reg[0]      ; queue_module1:queue_module_inst1|r_ptr_reg[0]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.108      ; 0.674      ;
; 0.393 ; lcd_module:write_to_lcd_inst|enable                ; lcd_module:write_to_lcd_inst|enable                                                                                     ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; lcd_module:write_to_lcd_inst|rs                    ; lcd_module:write_to_lcd_inst|rs                                                                                         ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; queue_module1:queue_module_inst1|r_ptr_reg[3]      ; queue_module1:queue_module_inst1|r_ptr_reg[3]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; queue_module1:queue_module_inst1|r_ptr_reg[4]      ; queue_module1:queue_module_inst1|r_ptr_reg[4]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; queue_module1:queue_module_inst1|r_ptr_reg[2]      ; queue_module1:queue_module_inst1|r_ptr_reg[2]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; queue_module1:queue_module_inst1|r_ptr_reg[1]      ; queue_module1:queue_module_inst1|r_ptr_reg[1]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; lcd_module:write_to_lcd_inst|up_counter[3]         ; lcd_module:write_to_lcd_inst|up_counter[3]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; lcd_module:write_to_lcd_inst|point_counter[1]      ; lcd_module:write_to_lcd_inst|point_counter[1]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; lcd_module:write_to_lcd_inst|result_title_finished ; lcd_module:write_to_lcd_inst|result_title_finished                                                                      ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; lcd_module:write_to_lcd_inst|cursor_address[5]     ; lcd_module:write_to_lcd_inst|cursor_address[5]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; lcd_module:write_to_lcd_inst|cursor_address[2]     ; lcd_module:write_to_lcd_inst|cursor_address[2]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; lcd_module:write_to_lcd_inst|cursor_address[4]     ; lcd_module:write_to_lcd_inst|cursor_address[4]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; lcd_module:write_to_lcd_inst|entry_1_finished      ; lcd_module:write_to_lcd_inst|entry_1_finished                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; lcd_module:write_to_lcd_inst|write_address         ; lcd_module:write_to_lcd_inst|write_address                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; lcd_module:write_to_lcd_inst|start_writing_result  ; lcd_module:write_to_lcd_inst|start_writing_result                                                                       ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.669      ;
; 0.398 ; lcd_module:write_to_lcd_inst|up_counter[2]         ; lcd_module:write_to_lcd_inst|up_counter[2]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.674      ;
; 0.440 ; lcd_module:write_to_lcd_inst|already_read          ; lcd_module:write_to_lcd_inst|already_read                                                                               ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; lcd_fifo:fifo_module_inst3|w_ptr_reg[4]            ; lcd_fifo:fifo_module_inst3|w_ptr_reg[4]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; lcd_fifo:fifo_module_inst3|full_reg                ; lcd_fifo:fifo_module_inst3|full_reg                                                                                     ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.043      ; 0.669      ;
; 0.555 ; fifo_module:fifo_module_inst1|r_ptr_reg[0]         ; fifo_module:fifo_module_inst1|r_ptr_reg[3]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.109      ; 0.850      ;
; 0.574 ; lcd_fifo:fifo_module_inst3|r_ptr_reg[4]            ; lcd_fifo:fifo_module_inst3|r_ptr_reg[4]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.850      ;
; 0.579 ; lcd_module:write_to_lcd_inst|entry_1_finished      ; lcd_module:write_to_lcd_inst|cursor_address[6]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.855      ;
; 0.585 ; lcd_fifo:fifo_module_inst3|output_1[3]             ; bcd_converter:bcd_converter_inst|bcd_number[3]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.089      ; 0.860      ;
; 0.588 ; adder_module:adder_module_inst_1|output_1[0]       ; lcd_fifo:fifo_module_inst3|w_ptr_reg[3]                                                                                 ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 2.616      ; 3.642      ;
; 0.588 ; adder_module:adder_module_inst_1|output_1[0]       ; lcd_fifo:fifo_module_inst3|w_ptr_reg[1]                                                                                 ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 2.616      ; 3.642      ;
; 0.588 ; adder_module:adder_module_inst_1|output_1[0]       ; lcd_fifo:fifo_module_inst3|w_ptr_reg[0]                                                                                 ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 2.616      ; 3.642      ;
; 0.588 ; adder_module:adder_module_inst_1|output_1[0]       ; lcd_fifo:fifo_module_inst3|w_ptr_reg[2]                                                                                 ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 2.616      ; 3.642      ;
; 0.602 ; lcd_module:write_to_lcd_inst|result_title_finished ; lcd_module:write_to_lcd_inst|start_writing_result                                                                       ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.878      ;
; 0.613 ; lcd_module:write_to_lcd_inst|lcd_data[7]           ; lcd_module:write_to_lcd_inst|lcd_data[7]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.889      ;
; 0.619 ; lcd_module:write_to_lcd_inst|lcd_data[2]           ; lcd_module:write_to_lcd_inst|lcd_data[2]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.895      ;
; 0.620 ; lcd_module:write_to_lcd_inst|lcd_data[1]           ; lcd_module:write_to_lcd_inst|lcd_data[1]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.896      ;
; 0.621 ; lcd_module:write_to_lcd_inst|lcd_data[5]           ; lcd_module:write_to_lcd_inst|lcd_data[5]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.897      ;
; 0.622 ; lcd_module:write_to_lcd_inst|lcd_data[6]           ; lcd_module:write_to_lcd_inst|lcd_data[6]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.898      ;
; 0.625 ; adder_module:adder_module_inst_1|output_1[0]       ; lcd_fifo:fifo_module_inst3|w_ptr_reg[4]                                                                                 ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 2.623      ; 3.686      ;
; 0.634 ; queue_module2:queue_module_inst2|output_1[4]       ; fifo_module:fifo_module_inst1|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.453      ; 1.309      ;
; 0.637 ; fifo_module:fifo_module_inst1|r_ptr_reg[1]         ; fifo_module:fifo_module_inst1|r_ptr_reg[2]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.109      ; 0.932      ;
; 0.638 ; queue_module2:queue_module_inst2|output_1[5]       ; fifo_module:fifo_module_inst1|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.453      ; 1.313      ;
; 0.652 ; queue_module2:queue_module_inst2|output_1[6]       ; fifo_module:fifo_module_inst1|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.453      ; 1.327      ;
; 0.653 ; lcd_fifo:fifo_module_inst3|r_ptr_reg[1]            ; lcd_fifo:fifo_module_inst3|r_ptr_reg[1]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.107      ; 0.946      ;
; 0.656 ; queue_module1:queue_module_inst1|r_ptr_reg[1]      ; queue_module1:queue_module_inst1|r_ptr_reg[3]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.932      ;
; 0.657 ; lcd_module:write_to_lcd_inst|up_counter[0]         ; lcd_module:write_to_lcd_inst|up_counter[3]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.933      ;
; 0.662 ; lcd_module:write_to_lcd_inst|up_counter[0]         ; lcd_module:write_to_lcd_inst|up_counter[2]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.938      ;
; 0.670 ; queue_module1:queue_module_inst1|r_ptr_reg[2]      ; queue_module1:queue_module_inst1|r_ptr_reg[3]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.946      ;
; 0.670 ; queue_module1:queue_module_inst1|r_ptr_reg[2]      ; queue_module1:queue_module_inst1|r_ptr_reg[4]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.946      ;
; 0.674 ; lcd_fifo:fifo_module_inst3|r_ptr_reg[3]            ; lcd_fifo:fifo_module_inst3|r_ptr_reg[3]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.950      ;
; 0.677 ; lcd_fifo:fifo_module_inst3|r_ptr_reg[2]            ; lcd_fifo:fifo_module_inst3|r_ptr_reg[2]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.953      ;
; 0.680 ; queue_module1:queue_module_inst1|r_ptr_reg[3]      ; queue_module1:queue_module_inst1|r_ptr_reg[4]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.956      ;
; 0.690 ; lcd_fifo:fifo_module_inst3|r_ptr_reg[0]            ; lcd_fifo:fifo_module_inst3|r_ptr_reg[0]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.107      ; 0.983      ;
; 0.700 ; queue_module1:queue_module_inst1|r_ptr_reg[3]      ; queue_module1:queue_module_inst1|r_ptr_reg[2]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.976      ;
; 0.721 ; lcd_module:write_to_lcd_inst|up_counter[3]         ; lcd_module:write_to_lcd_inst|up_counter[2]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 0.997      ;
; 0.728 ; queue_module1:queue_module_inst1|r_ptr_reg[2]      ; queue_module2:queue_module_inst2|output_1[4]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 1.004      ;
; 0.731 ; queue_module1:queue_module_inst1|r_ptr_reg[2]      ; queue_module2:queue_module_inst2|output_1[6]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 1.007      ;
; 0.733 ; queue_module1:queue_module_inst1|r_ptr_reg[4]      ; queue_module2:queue_module_inst2|output_1[5]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 1.009      ;
; 0.741 ; lcd_module:write_to_lcd_inst|up_counter[2]         ; lcd_module:write_to_lcd_inst|up_counter[3]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 1.017      ;
; 0.757 ; queue_module1:queue_module_inst1|r_ptr_reg[4]      ; queue_module2:queue_module_inst2|output_1[4]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 1.033      ;
; 0.758 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|lcd_data[0]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.452      ; 1.396      ;
; 0.762 ; lcd_module:write_to_lcd_inst|point_counter[0]      ; lcd_module:write_to_lcd_inst|point_counter[1]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 1.038      ;
; 0.764 ; queue_module1:queue_module_inst1|r_ptr_reg[1]      ; queue_module2:queue_module_inst2|output_1[5]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 1.040      ;
; 0.772 ; lcd_module:write_to_lcd_inst|lcd_data[3]           ; lcd_module:write_to_lcd_inst|lcd_data[3]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 1.048      ;
; 0.779 ; queue_module1:queue_module_inst1|r_ptr_reg[3]      ; queue_module2:queue_module_inst2|output_1[4]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 1.055      ;
; 0.782 ; lcd_module:write_to_lcd_inst|lcd_data[4]           ; lcd_module:write_to_lcd_inst|lcd_data[4]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 1.058      ;
; 0.787 ; lcd_module:write_to_lcd_inst|cursor_address[1]     ; lcd_module:write_to_lcd_inst|cursor_address[1]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 1.063      ;
; 0.787 ; queue_module1:queue_module_inst1|r_ptr_reg[1]      ; queue_module1:queue_module_inst1|r_ptr_reg[2]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 1.063      ;
; 0.789 ; queue_module1:queue_module_inst1|r_ptr_reg[1]      ; queue_module1:queue_module_inst1|r_ptr_reg[4]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 1.065      ;
; 0.795 ; queue_module1:queue_module_inst1|r_ptr_reg[1]      ; queue_module2:queue_module_inst2|output_1[6]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 1.071      ;
; 0.800 ; lcd_module:write_to_lcd_inst|cursor_address[3]     ; lcd_module:write_to_lcd_inst|cursor_address[3]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 1.076      ;
; 0.815 ; lcd_module:write_to_lcd_inst|cursor_address[6]     ; lcd_module:write_to_lcd_inst|cursor_address[6]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 1.091      ;
; 0.835 ; queue_module1:queue_module_inst1|r_ptr_reg[3]      ; queue_module2:queue_module_inst2|output_1[6]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 1.111      ;
; 0.856 ; queue_module1:queue_module_inst1|r_ptr_reg[4]      ; queue_module2:queue_module_inst2|output_1[6]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 1.132      ;
; 0.880 ; fifo_module:fifo_module_inst1|r_ptr_reg[3]         ; fifo_module:fifo_module_inst1|r_ptr_reg[4]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.109      ; 1.175      ;
; 0.895 ; lcd_module:write_to_lcd_inst|command_delay         ; lcd_module:write_to_lcd_inst|enable                                                                                     ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.089      ; 1.170      ;
; 0.897 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|already_read                                                                               ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.047      ; 1.130      ;
; 0.899 ; fifo_module:fifo_module_inst1|r_ptr_reg[0]         ; fifo_module:fifo_module_inst1|r_ptr_reg[4]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.109      ; 1.194      ;
; 0.909 ; lcd_module:write_to_lcd_inst|write_address         ; lcd_module:write_to_lcd_inst|point_counter[1]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.088      ; 1.183      ;
; 0.965 ; lcd_module:write_to_lcd_inst|start_writing_result  ; lcd_module:write_to_lcd_inst|result_title_finished                                                                      ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 1.241      ;
; 0.974 ; lcd_module:write_to_lcd_inst|cursor_address[5]     ; lcd_module:write_to_lcd_inst|lcd_data[5]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.089      ; 1.249      ;
; 0.992 ; fifo_module:fifo_module_inst1|r_ptr_reg[3]         ; fifo_module:fifo_module_inst1|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0~porta_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.011      ; 1.225      ;
; 0.992 ; lcd_fifo:fifo_module_inst3|r_ptr_reg[3]            ; lcd_fifo:fifo_module_inst3|r_ptr_reg[4]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 1.268      ;
; 0.994 ; lcd_fifo:fifo_module_inst3|r_ptr_reg[0]            ; lcd_fifo:fifo_module_inst3|r_ptr_reg[1]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.107      ; 1.287      ;
; 1.004 ; lcd_fifo:fifo_module_inst3|r_ptr_reg[2]            ; lcd_fifo:fifo_module_inst3|r_ptr_reg[3]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 1.280      ;
; 1.005 ; lcd_module:write_to_lcd_inst|point_counter[2]      ; lcd_module:write_to_lcd_inst|entry_from_fifo[0]                                                                         ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.091      ; 1.282      ;
; 1.009 ; lcd_fifo:fifo_module_inst3|r_ptr_reg[2]            ; lcd_fifo:fifo_module_inst3|r_ptr_reg[4]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 1.285      ;
; 1.018 ; fifo_module:fifo_module_inst1|r_ptr_reg[2]         ; fifo_module:fifo_module_inst1|r_ptr_reg[3]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.107      ; 1.311      ;
; 1.024 ; lcd_module:write_to_lcd_inst|entry_1_finished      ; lcd_module:write_to_lcd_inst|start_writing_entry_1                                                                      ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; -0.031     ; 1.179      ;
; 1.030 ; lcd_module:write_to_lcd_inst|command_delay         ; lcd_module:write_to_lcd_inst|result_title_finished                                                                      ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 1.306      ;
; 1.032 ; queue_module1:queue_module_inst1|r_ptr_reg[2]      ; queue_module2:queue_module_inst2|output_1[5]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 1.308      ;
; 1.040 ; queue_module1:queue_module_inst1|r_ptr_reg[0]      ; queue_module1:queue_module_inst1|r_ptr_reg[3]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; -0.350     ; 0.876      ;
; 1.044 ; queue_module1:queue_module_inst1|r_ptr_reg[0]      ; queue_module1:queue_module_inst1|r_ptr_reg[1]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; -0.350     ; 0.880      ;
; 1.044 ; queue_module1:queue_module_inst1|r_ptr_reg[0]      ; queue_module2:queue_module_inst2|output_1[4]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; -0.350     ; 0.880      ;
; 1.044 ; queue_module1:queue_module_inst1|r_ptr_reg[3]      ; queue_module2:queue_module_inst2|output_1[5]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 1.320      ;
; 1.049 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|write_address                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.452      ; 1.687      ;
; 1.051 ; fifo_module:fifo_module_inst1|r_ptr_reg[1]         ; fifo_module:fifo_module_inst1|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0~portb_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.010      ; 1.283      ;
; 1.052 ; lcd_module:write_to_lcd_inst|command_delay         ; lcd_module:write_to_lcd_inst|lcd_data[7]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 1.328      ;
; 1.052 ; lcd_module:write_to_lcd_inst|command_delay         ; lcd_module:write_to_lcd_inst|lcd_data[3]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.090      ; 1.328      ;
+-------+----------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                         ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.637 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk          ; clk         ; 0.000        ; 0.089      ; 0.912      ;
; 0.638 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[10] ; clk          ; clk         ; 0.000        ; 0.089      ; 0.913      ;
; 0.650 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[17] ; clk          ; clk         ; 0.000        ; 0.090      ; 0.926      ;
; 0.650 ; clock_divider_module:clk_inst|divcounter[11] ; clock_divider_module:clk_inst|divcounter[11] ; clk          ; clk         ; 0.000        ; 0.089      ; 0.925      ;
; 0.651 ; clock_divider_module:clk_inst|divcounter[19] ; clock_divider_module:clk_inst|divcounter[19] ; clk          ; clk         ; 0.000        ; 0.090      ; 0.927      ;
; 0.651 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk          ; clk         ; 0.000        ; 0.089      ; 0.926      ;
; 0.651 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[3]  ; clk          ; clk         ; 0.000        ; 0.089      ; 0.926      ;
; 0.651 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[1]  ; clk          ; clk         ; 0.000        ; 0.089      ; 0.926      ;
; 0.652 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[12] ; clk          ; clk         ; 0.000        ; 0.090      ; 0.928      ;
; 0.653 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[16] ; clk          ; clk         ; 0.000        ; 0.090      ; 0.929      ;
; 0.653 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[2]  ; clk          ; clk         ; 0.000        ; 0.089      ; 0.928      ;
; 0.654 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[20] ; clk          ; clk         ; 0.000        ; 0.090      ; 0.930      ;
; 0.654 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[4]  ; clk          ; clk         ; 0.000        ; 0.089      ; 0.929      ;
; 0.677 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[0]  ; clk          ; clk         ; 0.000        ; 0.089      ; 0.952      ;
; 0.955 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[10] ; clk          ; clk         ; 0.000        ; 0.089      ; 1.230      ;
; 0.965 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[11] ; clk          ; clk         ; 0.000        ; 0.089      ; 1.240      ;
; 0.968 ; clock_divider_module:clk_inst|divcounter[19] ; clock_divider_module:clk_inst|divcounter[20] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.244      ;
; 0.968 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[4]  ; clk          ; clk         ; 0.000        ; 0.089      ; 1.243      ;
; 0.968 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk          ; clk         ; 0.000        ; 0.089      ; 1.243      ;
; 0.969 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[2]  ; clk          ; clk         ; 0.000        ; 0.089      ; 1.244      ;
; 0.970 ; clock_divider_module:clk_inst|divcounter[11] ; clock_divider_module:clk_inst|divcounter[12] ; clk          ; clk         ; 0.000        ; 0.087      ; 1.243      ;
; 0.970 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[16] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.246      ;
; 0.972 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[12] ; clk          ; clk         ; 0.000        ; 0.087      ; 1.245      ;
; 0.973 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[10] ; clk          ; clk         ; 0.000        ; 0.089      ; 1.248      ;
; 0.980 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[17] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.256      ;
; 0.980 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[3]  ; clk          ; clk         ; 0.000        ; 0.089      ; 1.255      ;
; 0.981 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[1]  ; clk          ; clk         ; 0.000        ; 0.089      ; 1.256      ;
; 0.981 ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[19] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.257      ;
; 0.981 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk          ; clk         ; 0.000        ; 0.089      ; 1.256      ;
; 0.985 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[4]  ; clk          ; clk         ; 0.000        ; 0.089      ; 1.260      ;
; 0.986 ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[20] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.262      ;
; 0.986 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[2]  ; clk          ; clk         ; 0.000        ; 0.089      ; 1.261      ;
; 0.996 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[13] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.272      ;
; 0.996 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[15] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.272      ;
; 0.997 ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.273      ;
; 1.076 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[11] ; clk          ; clk         ; 0.000        ; 0.089      ; 1.351      ;
; 1.076 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk          ; clk         ; 0.000        ; 0.089      ; 1.351      ;
; 1.081 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[10] ; clk          ; clk         ; 0.000        ; 0.089      ; 1.356      ;
; 1.083 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[12] ; clk          ; clk         ; 0.000        ; 0.087      ; 1.356      ;
; 1.089 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[19] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.365      ;
; 1.089 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk          ; clk         ; 0.000        ; 0.089      ; 1.364      ;
; 1.090 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[3]  ; clk          ; clk         ; 0.000        ; 0.089      ; 1.365      ;
; 1.091 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[17] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.367      ;
; 1.094 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[20] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.370      ;
; 1.094 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[11] ; clk          ; clk         ; 0.000        ; 0.089      ; 1.369      ;
; 1.095 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[16] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.371      ;
; 1.095 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[4]  ; clk          ; clk         ; 0.000        ; 0.089      ; 1.370      ;
; 1.101 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[12] ; clk          ; clk         ; 0.000        ; 0.087      ; 1.374      ;
; 1.106 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[19] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.382      ;
; 1.106 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk          ; clk         ; 0.000        ; 0.089      ; 1.381      ;
; 1.107 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[3]  ; clk          ; clk         ; 0.000        ; 0.089      ; 1.382      ;
; 1.108 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk          ; clk         ; 0.000        ; 0.089      ; 1.383      ;
; 1.109 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 0.000        ; 0.089      ; 1.384      ;
; 1.110 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[16] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.386      ;
; 1.111 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[20] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.387      ;
; 1.112 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[4]  ; clk          ; clk         ; 0.000        ; 0.089      ; 1.387      ;
; 1.113 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[10] ; clk          ; clk         ; 0.000        ; 0.089      ; 1.388      ;
; 1.145 ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[16] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.421      ;
; 1.200 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 0.000        ; 0.089      ; 1.475      ;
; 1.202 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[11] ; clk          ; clk         ; 0.000        ; 0.089      ; 1.477      ;
; 1.209 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[12] ; clk          ; clk         ; 0.000        ; 0.087      ; 1.482      ;
; 1.214 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 0.000        ; 0.089      ; 1.489      ;
; 1.215 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk          ; clk         ; 0.000        ; 0.089      ; 1.490      ;
; 1.216 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[17] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.492      ;
; 1.216 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk          ; clk         ; 0.000        ; 0.089      ; 1.491      ;
; 1.217 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[19] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.493      ;
; 1.220 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[10] ; clk          ; clk         ; 0.000        ; 0.089      ; 1.495      ;
; 1.222 ; clock_divider_module:clk_inst|divcounter[11] ; clock_divider_module:clk_inst|divcounter[16] ; clk          ; clk         ; 0.000        ; 0.087      ; 1.495      ;
; 1.222 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[20] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.498      ;
; 1.224 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[16] ; clk          ; clk         ; 0.000        ; 0.087      ; 1.497      ;
; 1.231 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[17] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.507      ;
; 1.233 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk          ; clk         ; 0.000        ; 0.089      ; 1.508      ;
; 1.233 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk          ; clk         ; 0.000        ; 0.089      ; 1.508      ;
; 1.234 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[11] ; clk          ; clk         ; 0.000        ; 0.089      ; 1.509      ;
; 1.238 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[10] ; clk          ; clk         ; 0.000        ; 0.089      ; 1.513      ;
; 1.241 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[12] ; clk          ; clk         ; 0.000        ; 0.087      ; 1.514      ;
; 1.265 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.541      ;
; 1.266 ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[17] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.542      ;
; 1.293 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.569      ;
; 1.311 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.587      ;
; 1.314 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.590      ;
; 1.315 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[13] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.591      ;
; 1.328 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.604      ;
; 1.335 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[16] ; clk          ; clk         ; 0.000        ; 0.087      ; 1.608      ;
; 1.341 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk          ; clk         ; 0.000        ; 0.089      ; 1.616      ;
; 1.341 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[11] ; clk          ; clk         ; 0.000        ; 0.089      ; 1.616      ;
; 1.342 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[19] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.618      ;
; 1.343 ; clock_divider_module:clk_inst|divcounter[11] ; clock_divider_module:clk_inst|divcounter[17] ; clk          ; clk         ; 0.000        ; 0.087      ; 1.616      ;
; 1.345 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[17] ; clk          ; clk         ; 0.000        ; 0.087      ; 1.618      ;
; 1.346 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[10] ; clk          ; clk         ; 0.000        ; 0.089      ; 1.621      ;
; 1.347 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[20] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.623      ;
; 1.348 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[12] ; clk          ; clk         ; 0.000        ; 0.087      ; 1.621      ;
; 1.353 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.629      ;
; 1.353 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[16] ; clk          ; clk         ; 0.000        ; 0.087      ; 1.626      ;
; 1.357 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[19] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.633      ;
; 1.358 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk          ; clk         ; 0.000        ; 0.089      ; 1.633      ;
; 1.359 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[11] ; clk          ; clk         ; 0.000        ; 0.089      ; 1.634      ;
; 1.362 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[20] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.638      ;
; 1.363 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[10] ; clk          ; clk         ; 0.000        ; 0.089      ; 1.638      ;
; 1.366 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[12] ; clk          ; clk         ; 0.000        ; 0.087      ; 1.639      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                  ;
+------------+-----------------+----------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                   ; Note ;
+------------+-----------------+----------------------------------------------+------+
; 141.36 MHz ; 141.36 MHz      ; clock_divider_module:clk_inst|divcounter[23] ;      ;
; 163.67 MHz ; 163.67 MHz      ; adder_module:adder_module_inst_1|output_1[0] ;      ;
; 231.91 MHz ; 231.91 MHz      ; clk                                          ;      ;
+------------+-----------------+----------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                    ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; clock_divider_module:clk_inst|divcounter[23] ; -6.602 ; -459.307      ;
; clk                                          ; -3.312 ; -42.536       ;
; adder_module:adder_module_inst_1|output_1[0] ; -2.555 ; -620.358      ;
+----------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                     ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; adder_module:adder_module_inst_1|output_1[0] ; -0.854 ; -59.488       ;
; clock_divider_module:clk_inst|divcounter[23] ; 0.327  ; 0.000         ;
; clk                                          ; 0.580  ; 0.000         ;
+----------------------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                      ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; clk                                          ; -3.000 ; -39.000       ;
; clock_divider_module:clk_inst|divcounter[23] ; -2.649 ; -251.715      ;
; adder_module:adder_module_inst_1|output_1[0] ; 0.146  ; 0.000         ;
+----------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_divider_module:clk_inst|divcounter[23]'                                                                                                                                                                                                                             ;
+--------+------------------------------------------------------------------------------------------------------+-------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                            ; To Node                                         ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------+-------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; -6.602 ; lcd_fifo:fifo_module_inst3|array_reg~360                                                             ; lcd_fifo:fifo_module_inst3|output_1[8]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.711     ; 3.390      ;
; -6.542 ; lcd_fifo:fifo_module_inst3|array_reg~95                                                              ; lcd_fifo:fifo_module_inst3|output_1[15]         ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.769     ; 3.272      ;
; -6.415 ; lcd_fifo:fifo_module_inst3|array_reg~474                                                             ; lcd_fifo:fifo_module_inst3|output_1[10]         ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.874     ; 3.040      ;
; -6.398 ; lcd_fifo:fifo_module_inst3|array_reg~92                                                              ; lcd_fifo:fifo_module_inst3|output_1[12]         ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.615     ; 3.282      ;
; -6.357 ; lcd_fifo:fifo_module_inst3|array_reg~360                                                             ; lcd_fifo:fifo_module_inst3|output_1[8]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.966     ; 3.390      ;
; -6.332 ; lcd_fifo:fifo_module_inst3|array_reg~95                                                              ; lcd_fifo:fifo_module_inst3|output_1[15]         ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.059     ; 3.272      ;
; -6.328 ; lcd_fifo:fifo_module_inst3|array_reg~8                                                               ; lcd_fifo:fifo_module_inst3|output_1[8]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.631     ; 3.196      ;
; -6.303 ; lcd_fifo:fifo_module_inst3|array_reg~196                                                             ; lcd_fifo:fifo_module_inst3|output_1[4]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.752     ; 3.050      ;
; -6.279 ; lcd_fifo:fifo_module_inst3|array_reg~472                                                             ; lcd_fifo:fifo_module_inst3|output_1[8]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.695     ; 3.083      ;
; -6.255 ; lcd_fifo:fifo_module_inst3|array_reg~180                                                             ; lcd_fifo:fifo_module_inst3|output_1[4]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.960     ; 2.794      ;
; -6.188 ; lcd_fifo:fifo_module_inst3|array_reg~92                                                              ; lcd_fifo:fifo_module_inst3|output_1[12]         ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.905     ; 3.282      ;
; -6.188 ; lcd_fifo:fifo_module_inst3|array_reg~6                                                               ; lcd_fifo:fifo_module_inst3|output_1[6]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.618     ; 3.069      ;
; -6.178 ; lcd_fifo:fifo_module_inst3|array_reg~488                                                             ; lcd_fifo:fifo_module_inst3|output_1[8]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.816     ; 2.861      ;
; -6.170 ; lcd_fifo:fifo_module_inst3|array_reg~474                                                             ; lcd_fifo:fifo_module_inst3|output_1[10]         ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.129     ; 3.040      ;
; -6.162 ; lcd_fifo:fifo_module_inst3|array_reg~10                                                              ; lcd_fifo:fifo_module_inst3|output_1[10]         ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.629     ; 3.032      ;
; -6.153 ; lcd_fifo:fifo_module_inst3|array_reg~483                                                             ; lcd_fifo:fifo_module_inst3|output_1[3]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.661     ; 2.991      ;
; -6.139 ; lcd_fifo:fifo_module_inst3|array_reg~152                                                             ; lcd_fifo:fifo_module_inst3|output_1[8]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.565     ; 3.073      ;
; -6.129 ; lcd_fifo:fifo_module_inst3|array_reg~9                                                               ; lcd_fifo:fifo_module_inst3|output_1[9]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.660     ; 2.968      ;
; -6.118 ; lcd_fifo:fifo_module_inst3|array_reg~8                                                               ; lcd_fifo:fifo_module_inst3|output_1[8]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.921     ; 3.196      ;
; -6.109 ; lcd_fifo:fifo_module_inst3|array_reg~53                                                              ; lcd_fifo:fifo_module_inst3|output_1[5]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.890     ; 2.718      ;
; -6.093 ; lcd_fifo:fifo_module_inst3|array_reg~196                                                             ; lcd_fifo:fifo_module_inst3|output_1[4]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.042     ; 3.050      ;
; -6.084 ; lcd_fifo:fifo_module_inst3|array_reg~423                                                             ; lcd_fifo:fifo_module_inst3|output_1[7]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.954     ; 2.629      ;
; -6.082 ; lcd_fifo:fifo_module_inst3|array_reg~351                                                             ; lcd_fifo:fifo_module_inst3|output_1[15]         ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.216     ; 3.365      ;
; -6.077 ; lcd_fifo:fifo_module_inst3|array_reg~13                                                              ; lcd_fifo:fifo_module_inst3|output_1[13]         ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.460     ; 3.116      ;
; -6.074 ; fifo_module:fifo_module_inst2|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a1 ; adder_module:adder_module_inst_1|output_1[15]   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.726     ; 4.347      ;
; -6.074 ; lcd_fifo:fifo_module_inst3|array_reg~424                                                             ; lcd_fifo:fifo_module_inst3|output_1[8]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.607     ; 2.966      ;
; -6.070 ; lcd_fifo:fifo_module_inst3|array_reg~229                                                             ; lcd_fifo:fifo_module_inst3|output_1[5]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.523     ; 3.046      ;
; -6.068 ; lcd_fifo:fifo_module_inst3|array_reg~5                                                               ; lcd_fifo:fifo_module_inst3|output_1[5]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.647     ; 2.920      ;
; -6.066 ; lcd_fifo:fifo_module_inst3|array_reg~84                                                              ; lcd_fifo:fifo_module_inst3|output_1[4]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.600     ; 2.965      ;
; -6.053 ; lcd_fifo:fifo_module_inst3|array_reg~89                                                              ; lcd_fifo:fifo_module_inst3|output_1[9]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.615     ; 2.937      ;
; -6.045 ; lcd_fifo:fifo_module_inst3|array_reg~180                                                             ; lcd_fifo:fifo_module_inst3|output_1[4]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.250     ; 2.794      ;
; -6.038 ; lcd_fifo:fifo_module_inst3|array_reg~11                                                              ; lcd_fifo:fifo_module_inst3|output_1[11]         ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.650     ; 2.887      ;
; -6.037 ; fifo_module:fifo_module_inst2|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a3 ; adder_module:adder_module_inst_1|output_1[15]   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.726     ; 4.310      ;
; -6.034 ; lcd_fifo:fifo_module_inst3|array_reg~472                                                             ; lcd_fifo:fifo_module_inst3|output_1[8]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.950     ; 3.083      ;
; -6.032 ; lcd_fifo:fifo_module_inst3|array_reg~197                                                             ; lcd_fifo:fifo_module_inst3|output_1[5]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.739     ; 2.792      ;
; -5.978 ; lcd_fifo:fifo_module_inst3|array_reg~6                                                               ; lcd_fifo:fifo_module_inst3|output_1[6]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.908     ; 3.069      ;
; -5.970 ; lcd_fifo:fifo_module_inst3|array_reg~85                                                              ; lcd_fifo:fifo_module_inst3|output_1[5]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.732     ; 2.737      ;
; -5.969 ; lcd_fifo:fifo_module_inst3|array_reg~492                                                             ; lcd_fifo:fifo_module_inst3|output_1[12]         ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.972     ; 2.496      ;
; -5.968 ; lcd_fifo:fifo_module_inst3|array_reg~425                                                             ; lcd_fifo:fifo_module_inst3|output_1[9]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.806     ; 2.661      ;
; -5.958 ; fifo_module:fifo_module_inst2|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a1 ; adder_module:adder_module_inst_1|output_1[13]   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.726     ; 4.231      ;
; -5.958 ; lcd_fifo:fifo_module_inst3|array_reg~362                                                             ; lcd_fifo:fifo_module_inst3|output_1[10]         ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.727     ; 2.730      ;
; -5.957 ; lcd_fifo:fifo_module_inst3|array_reg~479                                                             ; lcd_fifo:fifo_module_inst3|output_1[15]         ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.711     ; 2.745      ;
; -5.952 ; lcd_fifo:fifo_module_inst3|array_reg~10                                                              ; lcd_fifo:fifo_module_inst3|output_1[10]         ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.919     ; 3.032      ;
; -5.950 ; fifo_module:fifo_module_inst2|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a2 ; adder_module:adder_module_inst_1|output_1[15]   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.726     ; 4.223      ;
; -5.933 ; lcd_fifo:fifo_module_inst3|array_reg~488                                                             ; lcd_fifo:fifo_module_inst3|output_1[8]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.071     ; 2.861      ;
; -5.931 ; lcd_fifo:fifo_module_inst3|array_reg~177                                                             ; lcd_fifo:fifo_module_inst3|output_1[1]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.543     ; 2.887      ;
; -5.929 ; fifo_module:fifo_module_inst2|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a1 ; adder_module:adder_module_inst_1|output_1[14]   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.726     ; 4.202      ;
; -5.929 ; lcd_fifo:fifo_module_inst3|array_reg~152                                                             ; lcd_fifo:fifo_module_inst3|output_1[8]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.855     ; 3.073      ;
; -5.925 ; lcd_fifo:fifo_module_inst3|array_reg~147                                                             ; lcd_fifo:fifo_module_inst3|output_1[3]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.573     ; 2.851      ;
; -5.921 ; fifo_module:fifo_module_inst2|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a3 ; adder_module:adder_module_inst_1|output_1[13]   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.726     ; 4.194      ;
; -5.920 ; lcd_fifo:fifo_module_inst3|array_reg~61                                                              ; lcd_fifo:fifo_module_inst3|output_1[13]         ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.740     ; 2.679      ;
; -5.919 ; lcd_fifo:fifo_module_inst3|array_reg~9                                                               ; lcd_fifo:fifo_module_inst3|output_1[9]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.950     ; 2.968      ;
; -5.919 ; lcd_fifo:fifo_module_inst3|array_reg~191                                                             ; lcd_fifo:fifo_module_inst3|output_1[15]         ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.943     ; 2.475      ;
; -5.917 ; lcd_fifo:fifo_module_inst3|array_reg~179                                                             ; lcd_fifo:fifo_module_inst3|output_1[3]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.918     ; 2.498      ;
; -5.911 ; lcd_fifo:fifo_module_inst3|array_reg~426                                                             ; lcd_fifo:fifo_module_inst3|output_1[10]         ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.647     ; 2.763      ;
; -5.908 ; lcd_fifo:fifo_module_inst3|array_reg~483                                                             ; lcd_fifo:fifo_module_inst3|output_1[3]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.916     ; 2.991      ;
; -5.901 ; lcd_fifo:fifo_module_inst3|array_reg~184                                                             ; lcd_fifo:fifo_module_inst3|output_1[8]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -4.133     ; 2.267      ;
; -5.899 ; lcd_fifo:fifo_module_inst3|array_reg~53                                                              ; lcd_fifo:fifo_module_inst3|output_1[5]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.180     ; 2.718      ;
; -5.895 ; lcd_fifo:fifo_module_inst3|array_reg~158                                                             ; lcd_fifo:fifo_module_inst3|output_1[14]         ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.599     ; 2.795      ;
; -5.892 ; fifo_module:fifo_module_inst2|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a3 ; adder_module:adder_module_inst_1|output_1[14]   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.726     ; 4.165      ;
; -5.884 ; fifo_module:fifo_module_inst2|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0 ; adder_module:adder_module_inst_1|output_1[15]   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.726     ; 4.157      ;
; -5.882 ; fifo_module:fifo_module_inst1|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0 ; adder_module:adder_module_inst_1|output_1[15]   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.726     ; 4.155      ;
; -5.875 ; lcd_fifo:fifo_module_inst3|array_reg~176                                                             ; lcd_fifo:fifo_module_inst3|output_1[0]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.957     ; 2.417      ;
; -5.873 ; lcd_fifo:fifo_module_inst3|array_reg~7                                                               ; lcd_fifo:fifo_module_inst3|output_1[7]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.663     ; 2.709      ;
; -5.872 ; lcd_fifo:fifo_module_inst3|array_reg~228                                                             ; lcd_fifo:fifo_module_inst3|output_1[4]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.537     ; 2.834      ;
; -5.867 ; lcd_fifo:fifo_module_inst3|array_reg~13                                                              ; lcd_fifo:fifo_module_inst3|output_1[13]         ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.750     ; 3.116      ;
; -5.865 ; lcd_fifo:fifo_module_inst3|array_reg~315                                                             ; lcd_fifo:fifo_module_inst3|output_1[11]         ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.675     ; 2.689      ;
; -5.860 ; lcd_fifo:fifo_module_inst3|array_reg~229                                                             ; lcd_fifo:fifo_module_inst3|output_1[5]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.813     ; 3.046      ;
; -5.858 ; lcd_fifo:fifo_module_inst3|array_reg~5                                                               ; lcd_fifo:fifo_module_inst3|output_1[5]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.937     ; 2.920      ;
; -5.856 ; lcd_fifo:fifo_module_inst3|array_reg~84                                                              ; lcd_fifo:fifo_module_inst3|output_1[4]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.890     ; 2.965      ;
; -5.852 ; lcd_fifo:fifo_module_inst3|array_reg~166                                                             ; lcd_fifo:fifo_module_inst3|output_1[6]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.371     ; 2.980      ;
; -5.848 ; lcd_fifo:fifo_module_inst3|array_reg~200                                                             ; lcd_fifo:fifo_module_inst3|output_1[8]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.604     ; 2.743      ;
; -5.845 ; lcd_fifo:fifo_module_inst3|array_reg~14                                                              ; lcd_fifo:fifo_module_inst3|output_1[14]         ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.474     ; 2.870      ;
; -5.843 ; lcd_fifo:fifo_module_inst3|array_reg~89                                                              ; lcd_fifo:fifo_module_inst3|output_1[9]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.905     ; 2.937      ;
; -5.842 ; fifo_module:fifo_module_inst2|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a1 ; adder_module:adder_module_inst_1|output_1[11]   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.726     ; 4.115      ;
; -5.839 ; lcd_fifo:fifo_module_inst3|array_reg~423                                                             ; lcd_fifo:fifo_module_inst3|output_1[7]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.209     ; 2.629      ;
; -5.839 ; lcd_fifo:fifo_module_inst3|array_reg~157                                                             ; lcd_fifo:fifo_module_inst3|output_1[13]         ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.596     ; 2.742      ;
; -5.837 ; lcd_fifo:fifo_module_inst3|array_reg~351                                                             ; lcd_fifo:fifo_module_inst3|output_1[15]         ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.471     ; 3.365      ;
; -5.834 ; fifo_module:fifo_module_inst2|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a2 ; adder_module:adder_module_inst_1|output_1[13]   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.726     ; 4.107      ;
; -5.829 ; lcd_fifo:fifo_module_inst3|array_reg~424                                                             ; lcd_fifo:fifo_module_inst3|output_1[8]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.862     ; 2.966      ;
; -5.829 ; lcd_fifo:fifo_module_inst3|array_reg~93                                                              ; lcd_fifo:fifo_module_inst3|output_1[13]         ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.607     ; 2.721      ;
; -5.828 ; lcd_fifo:fifo_module_inst3|array_reg~11                                                              ; lcd_fifo:fifo_module_inst3|output_1[11]         ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -3.940     ; 2.887      ;
; -5.824 ; lcd_fifo:fifo_module_inst3|output_1[14]                                                              ; bcd_converter:bcd_converter_inst|bcd_number[10] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; 0.280      ; 7.103      ;
; -5.822 ; lcd_fifo:fifo_module_inst3|output_1[15]                                                              ; bcd_converter:bcd_converter_inst|bcd_number[10] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; 0.292      ; 7.113      ;
; -5.822 ; lcd_fifo:fifo_module_inst3|array_reg~197                                                             ; lcd_fifo:fifo_module_inst3|output_1[5]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -4.029     ; 2.792      ;
; -5.819 ; lcd_fifo:fifo_module_inst3|array_reg~475                                                             ; lcd_fifo:fifo_module_inst3|output_1[11]         ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.711     ; 2.607      ;
; -5.817 ; lcd_fifo:fifo_module_inst3|array_reg~186                                                             ; lcd_fifo:fifo_module_inst3|output_1[10]         ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -4.127     ; 2.189      ;
; -5.815 ; lcd_fifo:fifo_module_inst3|array_reg~145                                                             ; lcd_fifo:fifo_module_inst3|output_1[1]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.200     ; 3.114      ;
; -5.813 ; fifo_module:fifo_module_inst2|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a1 ; adder_module:adder_module_inst_1|output_1[12]   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.726     ; 4.086      ;
; -5.806 ; lcd_fifo:fifo_module_inst3|array_reg~62                                                              ; lcd_fifo:fifo_module_inst3|output_1[14]         ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.887     ; 2.418      ;
; -5.805 ; fifo_module:fifo_module_inst2|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a2 ; adder_module:adder_module_inst_1|output_1[14]   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.726     ; 4.078      ;
; -5.805 ; fifo_module:fifo_module_inst2|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a3 ; adder_module:adder_module_inst_1|output_1[11]   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.726     ; 4.078      ;
; -5.802 ; lcd_fifo:fifo_module_inst3|array_reg~182                                                             ; lcd_fifo:fifo_module_inst3|output_1[6]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.963     ; 2.338      ;
; -5.796 ; lcd_fifo:fifo_module_inst3|array_reg~153                                                             ; lcd_fifo:fifo_module_inst3|output_1[9]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.613     ; 2.682      ;
; -5.795 ; lcd_fifo:fifo_module_inst3|array_reg~87                                                              ; lcd_fifo:fifo_module_inst3|output_1[7]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.759     ; 2.535      ;
; -5.792 ; fifo_module:fifo_module_inst1|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a1 ; adder_module:adder_module_inst_1|output_1[15]   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.726     ; 4.065      ;
; -5.791 ; fifo_module:fifo_module_inst1|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a5 ; adder_module:adder_module_inst_1|output_1[15]   ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.726     ; 4.064      ;
; -5.790 ; lcd_fifo:fifo_module_inst3|array_reg~188                                                             ; lcd_fifo:fifo_module_inst3|output_1[12]         ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.955     ; 2.334      ;
; -5.788 ; lcd_fifo:fifo_module_inst3|output_1[12]                                                              ; bcd_converter:bcd_converter_inst|bcd_number[10] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; 0.292      ; 7.079      ;
; -5.783 ; lcd_fifo:fifo_module_inst3|array_reg~356                                                             ; lcd_fifo:fifo_module_inst3|output_1[4]          ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -3.715     ; 2.567      ;
+--------+------------------------------------------------------------------------------------------------------+-------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                          ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.312 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.086     ; 4.225      ;
; -3.216 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.086     ; 4.129      ;
; -3.193 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.086     ; 4.106      ;
; -3.106 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.086     ; 4.019      ;
; -3.080 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.086     ; 3.993      ;
; -2.990 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.086     ; 3.903      ;
; -2.965 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.086     ; 3.878      ;
; -2.857 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.086     ; 3.770      ;
; -2.837 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.086     ; 3.750      ;
; -2.788 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.076     ; 3.711      ;
; -2.787 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.076     ; 3.710      ;
; -2.786 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.076     ; 3.709      ;
; -2.772 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.690      ;
; -2.760 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.678      ;
; -2.759 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.677      ;
; -2.758 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.676      ;
; -2.758 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[13] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.676      ;
; -2.758 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[15] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.676      ;
; -2.758 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.676      ;
; -2.740 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.086     ; 3.653      ;
; -2.717 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.086     ; 3.630      ;
; -2.657 ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.575      ;
; -2.634 ; clock_divider_module:clk_inst|divcounter[11] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.086     ; 3.547      ;
; -2.609 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.527      ;
; -2.524 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.442      ;
; -2.512 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.076     ; 3.435      ;
; -2.511 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.076     ; 3.434      ;
; -2.510 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.076     ; 3.433      ;
; -2.496 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.414      ;
; -2.484 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.402      ;
; -2.483 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.401      ;
; -2.482 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.400      ;
; -2.482 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[13] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.400      ;
; -2.482 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[15] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.400      ;
; -2.482 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.400      ;
; -2.401 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.319      ;
; -2.379 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.297      ;
; -2.309 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.086     ; 3.222      ;
; -2.306 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.076     ; 3.229      ;
; -2.305 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.076     ; 3.228      ;
; -2.304 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.076     ; 3.227      ;
; -2.290 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.208      ;
; -2.283 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.201      ;
; -2.278 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.196      ;
; -2.277 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.195      ;
; -2.276 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.194      ;
; -2.276 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[13] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.194      ;
; -2.276 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[15] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.194      ;
; -2.276 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.194      ;
; -2.264 ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.182      ;
; -2.235 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.086     ; 3.148      ;
; -2.208 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.086     ; 3.121      ;
; -2.199 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.086     ; 3.112      ;
; -2.173 ; clock_divider_module:clk_inst|divcounter[19] ; clock_divider_module:clk_inst|divcounter[23] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.091      ;
; -2.123 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.086     ; 3.036      ;
; -2.112 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.086     ; 3.025      ;
; -2.089 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.086     ; 3.002      ;
; -2.083 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.086     ; 2.996      ;
; -2.009 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.927      ;
; -2.009 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.927      ;
; -2.008 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.926      ;
; -2.004 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.086     ; 2.917      ;
; -2.002 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.086     ; 2.915      ;
; -1.976 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.086     ; 2.889      ;
; -1.962 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 1.000        ; -0.086     ; 2.875      ;
; -1.950 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.086     ; 2.863      ;
; -1.945 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 1.000        ; -0.086     ; 2.858      ;
; -1.904 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 1.000        ; -0.086     ; 2.817      ;
; -1.889 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.086     ; 2.802      ;
; -1.886 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.086     ; 2.799      ;
; -1.879 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.797      ;
; -1.879 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.797      ;
; -1.878 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.796      ;
; -1.874 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.792      ;
; -1.874 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.792      ;
; -1.873 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.791      ;
; -1.871 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 1.000        ; -0.086     ; 2.784      ;
; -1.865 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 1.000        ; -0.086     ; 2.778      ;
; -1.865 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[13] ; clk          ; clk         ; 1.000        ; -0.086     ; 2.778      ;
; -1.865 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[15] ; clk          ; clk         ; 1.000        ; -0.086     ; 2.778      ;
; -1.861 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.086     ; 2.774      ;
; -1.835 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 1.000        ; -0.086     ; 2.748      ;
; -1.833 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.086     ; 2.746      ;
; -1.832 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 1.000        ; -0.086     ; 2.745      ;
; -1.830 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 1.000        ; -0.086     ; 2.743      ;
; -1.827 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 1.000        ; -0.086     ; 2.740      ;
; -1.816 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.734      ;
; -1.816 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.734      ;
; -1.815 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.733      ;
; -1.794 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 1.000        ; -0.086     ; 2.707      ;
; -1.762 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 1.000        ; -0.086     ; 2.675      ;
; -1.753 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 1.000        ; -0.086     ; 2.666      ;
; -1.746 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.664      ;
; -1.746 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.664      ;
; -1.745 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.663      ;
; -1.740 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.658      ;
; -1.740 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.658      ;
; -1.739 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.657      ;
; -1.735 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 1.000        ; -0.086     ; 2.648      ;
; -1.735 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[13] ; clk          ; clk         ; 1.000        ; -0.086     ; 2.648      ;
+--------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'adder_module:adder_module_inst_1|output_1[0]'                                                                                                                                                              ;
+--------+----------------------------------------------+------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                  ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; -2.555 ; lcd_fifo:fifo_module_inst3|buffer[8]         ; lcd_fifo:fifo_module_inst3|array_reg~328 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.103      ; 6.358      ;
; -2.452 ; lcd_fifo:fifo_module_inst3|buffer[2]         ; lcd_fifo:fifo_module_inst3|array_reg~322 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.325      ; 6.477      ;
; -2.421 ; lcd_fifo:fifo_module_inst3|buffer[10]        ; lcd_fifo:fifo_module_inst3|array_reg~330 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.316      ; 6.440      ;
; -2.404 ; lcd_fifo:fifo_module_inst3|buffer[7]         ; lcd_fifo:fifo_module_inst3|array_reg~327 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.549      ; 6.652      ;
; -2.340 ; lcd_fifo:fifo_module_inst3|buffer[15]        ; lcd_fifo:fifo_module_inst3|array_reg~335 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.375      ; 6.419      ;
; -2.339 ; lcd_fifo:fifo_module_inst3|buffer[5]         ; lcd_fifo:fifo_module_inst3|array_reg~325 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.093      ; 6.277      ;
; -2.339 ; lcd_fifo:fifo_module_inst3|buffer[10]        ; lcd_fifo:fifo_module_inst3|array_reg~458 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 5.012      ; 6.925      ;
; -2.330 ; lcd_fifo:fifo_module_inst3|buffer[14]        ; lcd_fifo:fifo_module_inst3|array_reg~462 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.914      ; 6.953      ;
; -2.329 ; lcd_fifo:fifo_module_inst3|buffer[8]         ; lcd_fifo:fifo_module_inst3|array_reg~392 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 5.002      ; 7.027      ;
; -2.302 ; lcd_fifo:fifo_module_inst3|buffer[11]        ; lcd_fifo:fifo_module_inst3|array_reg~459 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 5.238      ; 7.120      ;
; -2.297 ; lcd_fifo:fifo_module_inst3|buffer[6]         ; lcd_fifo:fifo_module_inst3|array_reg~390 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.935      ; 6.585      ;
; -2.286 ; lcd_fifo:fifo_module_inst3|buffer[0]         ; lcd_fifo:fifo_module_inst3|array_reg~320 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.849      ; 6.982      ;
; -2.274 ; lcd_fifo:fifo_module_inst3|buffer[3]         ; lcd_fifo:fifo_module_inst3|array_reg~323 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.825      ; 6.945      ;
; -2.260 ; lcd_fifo:fifo_module_inst3|buffer[8]         ; lcd_fifo:fifo_module_inst3|array_reg~328 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 1.000        ; 3.898      ; 6.358      ;
; -2.257 ; lcd_fifo:fifo_module_inst3|buffer[7]         ; lcd_fifo:fifo_module_inst3|array_reg~455 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 5.073      ; 7.025      ;
; -2.248 ; lcd_fifo:fifo_module_inst3|buffer[8]         ; lcd_fifo:fifo_module_inst3|array_reg~456 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.769      ; 6.741      ;
; -2.245 ; lcd_fifo:fifo_module_inst3|buffer[3]         ; lcd_fifo:fifo_module_inst3|array_reg~451 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 5.368      ; 7.317      ;
; -2.241 ; lcd_fifo:fifo_module_inst3|buffer[4]         ; lcd_fifo:fifo_module_inst3|array_reg~452 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.788      ; 6.729      ;
; -2.240 ; lcd_fifo:fifo_module_inst3|buffer[2]         ; lcd_fifo:fifo_module_inst3|array_reg~274 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.399      ; 6.344      ;
; -2.236 ; lcd_fifo:fifo_module_inst3|buffer[11]        ; lcd_fifo:fifo_module_inst3|array_reg~331 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.706      ; 6.793      ;
; -2.226 ; lcd_fifo:fifo_module_inst3|buffer[12]        ; lcd_fifo:fifo_module_inst3|array_reg~332 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.184      ; 6.105      ;
; -2.220 ; lcd_fifo:fifo_module_inst3|buffer[13]        ; lcd_fifo:fifo_module_inst3|array_reg~333 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.068      ; 6.134      ;
; -2.213 ; lcd_fifo:fifo_module_inst3|buffer[15]        ; lcd_fifo:fifo_module_inst3|array_reg~463 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.915      ; 6.827      ;
; -2.213 ; lcd_fifo:fifo_module_inst3|buffer[11]        ; lcd_fifo:fifo_module_inst3|array_reg~411 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.794      ; 6.704      ;
; -2.195 ; lcd_fifo:fifo_module_inst3|buffer[14]        ; lcd_fifo:fifo_module_inst3|array_reg~334 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.378      ; 6.425      ;
; -2.192 ; lcd_fifo:fifo_module_inst3|buffer[15]        ; lcd_fifo:fifo_module_inst3|array_reg~31  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.144      ; 3.063      ;
; -2.183 ; lcd_fifo:fifo_module_inst3|buffer[7]         ; lcd_fifo:fifo_module_inst3|array_reg~407 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.796      ; 6.680      ;
; -2.162 ; lcd_fifo:fifo_module_inst3|buffer[4]         ; lcd_fifo:fifo_module_inst3|array_reg~324 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.256      ; 6.272      ;
; -2.157 ; lcd_fifo:fifo_module_inst3|buffer[2]         ; lcd_fifo:fifo_module_inst3|array_reg~322 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 1.000        ; 4.120      ; 6.477      ;
; -2.154 ; lcd_fifo:fifo_module_inst3|buffer[2]         ; lcd_fifo:fifo_module_inst3|array_reg~450 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.984      ; 6.989      ;
; -2.143 ; lcd_fifo:fifo_module_inst3|buffer[6]         ; lcd_fifo:fifo_module_inst3|array_reg~454 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.560      ; 6.549      ;
; -2.126 ; lcd_fifo:fifo_module_inst3|buffer[10]        ; lcd_fifo:fifo_module_inst3|array_reg~330 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 1.000        ; 4.111      ; 6.440      ;
; -2.122 ; lcd_fifo:fifo_module_inst3|buffer[11]        ; lcd_fifo:fifo_module_inst3|array_reg~283 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.740      ; 6.443      ;
; -2.121 ; lcd_fifo:fifo_module_inst3|buffer[0]         ; lcd_fifo:fifo_module_inst3|array_reg~448 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 5.503      ; 7.475      ;
; -2.120 ; lcd_fifo:fifo_module_inst3|buffer[3]         ; lcd_fifo:fifo_module_inst3|array_reg~403 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 5.091      ; 6.910      ;
; -2.116 ; lcd_fifo:fifo_module_inst3|buffer[6]         ; lcd_fifo:fifo_module_inst3|array_reg~278 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.217      ; 5.921      ;
; -2.109 ; lcd_fifo:fifo_module_inst3|buffer[7]         ; lcd_fifo:fifo_module_inst3|array_reg~327 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 1.000        ; 4.344      ; 6.652      ;
; -2.101 ; lcd_fifo:fifo_module_inst3|buffer[8]         ; lcd_fifo:fifo_module_inst3|array_reg~408 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.362      ; 6.316      ;
; -2.094 ; lcd_fifo:fifo_module_inst3|buffer[6]         ; lcd_fifo:fifo_module_inst3|array_reg~406 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.271      ; 6.069      ;
; -2.093 ; lcd_fifo:fifo_module_inst3|buffer[7]         ; lcd_fifo:fifo_module_inst3|array_reg~391 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 5.469      ; 7.260      ;
; -2.087 ; lcd_fifo:fifo_module_inst3|buffer[4]         ; lcd_fifo:fifo_module_inst3|array_reg~404 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.507      ; 6.302      ;
; -2.082 ; lcd_fifo:fifo_module_inst3|buffer[6]         ; lcd_fifo:fifo_module_inst3|array_reg~326 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.188      ; 6.122      ;
; -2.060 ; lcd_fifo:fifo_module_inst3|buffer[9]         ; lcd_fifo:fifo_module_inst3|array_reg~329 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.550      ; 6.463      ;
; -2.060 ; lcd_fifo:fifo_module_inst3|buffer[10]        ; lcd_fifo:fifo_module_inst3|array_reg~410 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.569      ; 6.328      ;
; -2.050 ; lcd_fifo:fifo_module_inst3|buffer[4]         ; lcd_fifo:fifo_module_inst3|array_reg~260 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.765      ; 6.521      ;
; -2.050 ; lcd_fifo:fifo_module_inst3|buffer[2]         ; lcd_fifo:fifo_module_inst3|array_reg~402 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.598      ; 6.502      ;
; -2.048 ; lcd_fifo:fifo_module_inst3|buffer[8]         ; lcd_fifo:fifo_module_inst3|array_reg~504 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 5.358      ; 7.106      ;
; -2.047 ; lcd_fifo:fifo_module_inst3|buffer[15]        ; lcd_fifo:fifo_module_inst3|array_reg~191 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 6.262      ; 7.158      ;
; -2.045 ; lcd_fifo:fifo_module_inst3|buffer[5]         ; lcd_fifo:fifo_module_inst3|array_reg~389 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 5.024      ; 6.774      ;
; -2.045 ; lcd_fifo:fifo_module_inst3|buffer[15]        ; lcd_fifo:fifo_module_inst3|array_reg~335 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 1.000        ; 4.170      ; 6.419      ;
; -2.044 ; lcd_fifo:fifo_module_inst3|buffer[5]         ; lcd_fifo:fifo_module_inst3|array_reg~325 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 1.000        ; 3.888      ; 6.277      ;
; -2.044 ; lcd_fifo:fifo_module_inst3|buffer[10]        ; lcd_fifo:fifo_module_inst3|array_reg~458 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 1.000        ; 4.807      ; 6.925      ;
; -2.035 ; lcd_fifo:fifo_module_inst3|buffer[14]        ; lcd_fifo:fifo_module_inst3|array_reg~462 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 1.000        ; 4.709      ; 6.953      ;
; -2.034 ; lcd_fifo:fifo_module_inst3|buffer[0]         ; lcd_fifo:fifo_module_inst3|array_reg~400 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 5.115      ; 6.851      ;
; -2.034 ; lcd_fifo:fifo_module_inst3|buffer[8]         ; lcd_fifo:fifo_module_inst3|array_reg~392 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 1.000        ; 4.797      ; 7.027      ;
; -2.024 ; lcd_fifo:fifo_module_inst3|buffer[4]         ; lcd_fifo:fifo_module_inst3|array_reg~276 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.455      ; 6.066      ;
; -2.019 ; lcd_fifo:fifo_module_inst3|buffer[10]        ; lcd_fifo:fifo_module_inst3|array_reg~394 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 5.251      ; 6.968      ;
; -2.009 ; lcd_fifo:fifo_module_inst3|buffer[14]        ; lcd_fifo:fifo_module_inst3|array_reg~398 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 5.315      ; 7.022      ;
; -2.009 ; lcd_fifo:fifo_module_inst3|buffer[5]         ; lcd_fifo:fifo_module_inst3|array_reg~453 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.624      ; 6.479      ;
; -2.009 ; lcd_fifo:fifo_module_inst3|buffer[15]        ; lcd_fifo:fifo_module_inst3|array_reg~31  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 1.000        ; 1.827      ; 3.063      ;
; -2.007 ; lcd_fifo:fifo_module_inst3|buffer[11]        ; lcd_fifo:fifo_module_inst3|array_reg~459 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 1.000        ; 5.033      ; 7.120      ;
; -2.004 ; lcd_fifo:fifo_module_inst3|buffer[14]        ; lcd_fifo:fifo_module_inst3|array_reg~286 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.443      ; 6.146      ;
; -2.002 ; lcd_fifo:fifo_module_inst3|buffer[6]         ; lcd_fifo:fifo_module_inst3|array_reg~390 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 1.000        ; 4.730      ; 6.585      ;
; -1.998 ; lcd_fifo:fifo_module_inst3|buffer[9]         ; lcd_fifo:fifo_module_inst3|array_reg~457 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 5.082      ; 6.661      ;
; -1.995 ; lcd_fifo:fifo_module_inst3|buffer[13]        ; lcd_fifo:fifo_module_inst3|array_reg~413 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.329      ; 6.024      ;
; -1.991 ; lcd_fifo:fifo_module_inst3|buffer[0]         ; lcd_fifo:fifo_module_inst3|array_reg~320 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 1.000        ; 4.644      ; 6.982      ;
; -1.988 ; lcd_fifo:fifo_module_inst3|buffer[1]         ; lcd_fifo:fifo_module_inst3|array_reg~321 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.497      ; 6.331      ;
; -1.979 ; lcd_fifo:fifo_module_inst3|buffer[0]         ; lcd_fifo:fifo_module_inst3|array_reg~384 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 5.738      ; 7.564      ;
; -1.979 ; adder_module:adder_module_inst_1|output_1[9] ; lcd_fifo:fifo_module_inst3|buffer[9]     ; clock_divider_module:clk_inst|divcounter[23] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; -0.355     ; 1.311      ;
; -1.979 ; lcd_fifo:fifo_module_inst3|buffer[3]         ; lcd_fifo:fifo_module_inst3|array_reg~323 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 1.000        ; 4.620      ; 6.945      ;
; -1.968 ; adder_module:adder_module_inst_1|output_1[6] ; lcd_fifo:fifo_module_inst3|buffer[6]     ; clock_divider_module:clk_inst|divcounter[23] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; -0.009     ; 1.655      ;
; -1.962 ; lcd_fifo:fifo_module_inst3|buffer[2]         ; lcd_fifo:fifo_module_inst3|array_reg~258 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.836      ; 6.496      ;
; -1.962 ; lcd_fifo:fifo_module_inst3|buffer[7]         ; lcd_fifo:fifo_module_inst3|array_reg~455 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 1.000        ; 4.868      ; 7.025      ;
; -1.953 ; lcd_fifo:fifo_module_inst3|buffer[8]         ; lcd_fifo:fifo_module_inst3|array_reg~456 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 1.000        ; 4.564      ; 6.741      ;
; -1.950 ; lcd_fifo:fifo_module_inst3|buffer[12]        ; lcd_fifo:fifo_module_inst3|array_reg~460 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.878      ; 6.414      ;
; -1.950 ; lcd_fifo:fifo_module_inst3|buffer[3]         ; lcd_fifo:fifo_module_inst3|array_reg~451 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 1.000        ; 5.163      ; 7.317      ;
; -1.946 ; lcd_fifo:fifo_module_inst3|buffer[4]         ; lcd_fifo:fifo_module_inst3|array_reg~452 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 1.000        ; 4.583      ; 6.729      ;
; -1.945 ; lcd_fifo:fifo_module_inst3|buffer[13]        ; lcd_fifo:fifo_module_inst3|array_reg~461 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.609      ; 6.407      ;
; -1.945 ; lcd_fifo:fifo_module_inst3|buffer[2]         ; lcd_fifo:fifo_module_inst3|array_reg~274 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 1.000        ; 4.194      ; 6.344      ;
; -1.942 ; lcd_fifo:fifo_module_inst3|buffer[11]        ; lcd_fifo:fifo_module_inst3|array_reg~395 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 5.615      ; 7.418      ;
; -1.941 ; lcd_fifo:fifo_module_inst3|buffer[11]        ; lcd_fifo:fifo_module_inst3|array_reg~331 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 1.000        ; 4.501      ; 6.793      ;
; -1.940 ; lcd_fifo:fifo_module_inst3|buffer[8]         ; lcd_fifo:fifo_module_inst3|array_reg~280 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.305      ; 6.105      ;
; -1.931 ; lcd_fifo:fifo_module_inst3|buffer[12]        ; lcd_fifo:fifo_module_inst3|array_reg~332 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 1.000        ; 3.979      ; 6.105      ;
; -1.929 ; lcd_fifo:fifo_module_inst3|buffer[1]         ; lcd_fifo:fifo_module_inst3|array_reg~385 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 5.373      ; 6.985      ;
; -1.925 ; lcd_fifo:fifo_module_inst3|buffer[13]        ; lcd_fifo:fifo_module_inst3|array_reg~333 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 1.000        ; 3.863      ; 6.134      ;
; -1.922 ; lcd_fifo:fifo_module_inst3|buffer[5]         ; lcd_fifo:fifo_module_inst3|array_reg~405 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.346      ; 6.114      ;
; -1.922 ; adder_module:adder_module_inst_1|output_1[3] ; lcd_fifo:fifo_module_inst3|buffer[3]     ; clock_divider_module:clk_inst|divcounter[23] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; -0.811     ; 0.789      ;
; -1.919 ; adder_module:adder_module_inst_1|output_1[5] ; lcd_fifo:fifo_module_inst3|buffer[5]     ; clock_divider_module:clk_inst|divcounter[23] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; -0.078     ; 1.539      ;
; -1.918 ; lcd_fifo:fifo_module_inst3|buffer[15]        ; lcd_fifo:fifo_module_inst3|array_reg~463 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 1.000        ; 4.710      ; 6.827      ;
; -1.918 ; lcd_fifo:fifo_module_inst3|buffer[11]        ; lcd_fifo:fifo_module_inst3|array_reg~411 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 1.000        ; 4.589      ; 6.704      ;
; -1.912 ; lcd_fifo:fifo_module_inst3|buffer[13]        ; lcd_fifo:fifo_module_inst3|array_reg~285 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.144      ; 5.909      ;
; -1.911 ; lcd_fifo:fifo_module_inst3|buffer[1]         ; lcd_fifo:fifo_module_inst3|array_reg~273 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.693      ; 6.187      ;
; -1.902 ; lcd_fifo:fifo_module_inst3|buffer[0]         ; lcd_fifo:fifo_module_inst3|array_reg~272 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.918      ; 6.675      ;
; -1.900 ; lcd_fifo:fifo_module_inst3|buffer[14]        ; lcd_fifo:fifo_module_inst3|array_reg~334 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 1.000        ; 4.173      ; 6.425      ;
; -1.899 ; lcd_fifo:fifo_module_inst3|buffer[8]         ; lcd_fifo:fifo_module_inst3|array_reg~264 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.611      ; 6.365      ;
; -1.899 ; lcd_fifo:fifo_module_inst3|buffer[15]        ; lcd_fifo:fifo_module_inst3|array_reg~415 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.648      ; 6.401      ;
; -1.891 ; lcd_fifo:fifo_module_inst3|buffer[1]         ; lcd_fifo:fifo_module_inst3|array_reg~449 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 5.263      ; 6.767      ;
; -1.891 ; lcd_fifo:fifo_module_inst3|buffer[10]        ; lcd_fifo:fifo_module_inst3|array_reg~282 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 4.385      ; 6.130      ;
; -1.890 ; lcd_fifo:fifo_module_inst3|buffer[7]         ; lcd_fifo:fifo_module_inst3|array_reg~135 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 5.330      ; 6.926      ;
; -1.888 ; lcd_fifo:fifo_module_inst3|buffer[7]         ; lcd_fifo:fifo_module_inst3|array_reg~407 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 1.000        ; 4.591      ; 6.680      ;
+--------+----------------------------------------------+------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'adder_module:adder_module_inst_1|output_1[0]'                                                                                                                                                        ;
+--------+---------------------------------------+------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                  ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; -0.854 ; lcd_fifo:fifo_module_inst3|buffer[15] ; lcd_fifo:fifo_module_inst3|array_reg~95  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.171      ; 5.317      ;
; -0.841 ; lcd_fifo:fifo_module_inst3|buffer[1]  ; lcd_fifo:fifo_module_inst3|array_reg~81  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.104      ; 5.263      ;
; -0.796 ; lcd_fifo:fifo_module_inst3|buffer[5]  ; lcd_fifo:fifo_module_inst3|array_reg~85  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 5.870      ; 5.074      ;
; -0.779 ; lcd_fifo:fifo_module_inst3|buffer[14] ; lcd_fifo:fifo_module_inst3|array_reg~94  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.145      ; 5.366      ;
; -0.767 ; lcd_fifo:fifo_module_inst3|buffer[15] ; lcd_fifo:fifo_module_inst3|array_reg~95  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 6.564      ; 5.317      ;
; -0.754 ; lcd_fifo:fifo_module_inst3|buffer[1]  ; lcd_fifo:fifo_module_inst3|array_reg~81  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 6.497      ; 5.263      ;
; -0.751 ; lcd_fifo:fifo_module_inst3|buffer[5]  ; lcd_fifo:fifo_module_inst3|array_reg~5   ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 5.785      ; 5.034      ;
; -0.739 ; lcd_fifo:fifo_module_inst3|buffer[12] ; lcd_fifo:fifo_module_inst3|array_reg~92  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 5.820      ; 5.081      ;
; -0.721 ; lcd_fifo:fifo_module_inst3|buffer[1]  ; lcd_fifo:fifo_module_inst3|array_reg~225 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.036      ; 5.315      ;
; -0.709 ; lcd_fifo:fifo_module_inst3|buffer[5]  ; lcd_fifo:fifo_module_inst3|array_reg~85  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 6.263      ; 5.074      ;
; -0.707 ; lcd_fifo:fifo_module_inst3|buffer[1]  ; lcd_fifo:fifo_module_inst3|array_reg~417 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.444      ; 5.737      ;
; -0.702 ; lcd_fifo:fifo_module_inst3|buffer[1]  ; lcd_fifo:fifo_module_inst3|array_reg~209 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 5.932      ; 5.230      ;
; -0.699 ; lcd_fifo:fifo_module_inst3|buffer[7]  ; lcd_fifo:fifo_module_inst3|array_reg~87  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.307      ; 5.608      ;
; -0.697 ; lcd_fifo:fifo_module_inst3|buffer[9]  ; lcd_fifo:fifo_module_inst3|array_reg~9   ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.059      ; 5.362      ;
; -0.692 ; lcd_fifo:fifo_module_inst3|buffer[14] ; lcd_fifo:fifo_module_inst3|array_reg~94  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 6.538      ; 5.366      ;
; -0.692 ; lcd_fifo:fifo_module_inst3|buffer[9]  ; lcd_fifo:fifo_module_inst3|array_reg~89  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.014      ; 5.322      ;
; -0.691 ; lcd_fifo:fifo_module_inst3|buffer[0]  ; lcd_fifo:fifo_module_inst3|array_reg~80  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.458      ; 5.767      ;
; -0.670 ; lcd_fifo:fifo_module_inst3|buffer[1]  ; lcd_fifo:fifo_module_inst3|array_reg~1   ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 5.949      ; 5.279      ;
; -0.664 ; lcd_fifo:fifo_module_inst3|buffer[5]  ; lcd_fifo:fifo_module_inst3|array_reg~5   ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 6.178      ; 5.034      ;
; -0.652 ; lcd_fifo:fifo_module_inst3|buffer[12] ; lcd_fifo:fifo_module_inst3|array_reg~92  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 6.213      ; 5.081      ;
; -0.634 ; lcd_fifo:fifo_module_inst3|buffer[1]  ; lcd_fifo:fifo_module_inst3|array_reg~225 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 6.429      ; 5.315      ;
; -0.631 ; lcd_fifo:fifo_module_inst3|buffer[1]  ; lcd_fifo:fifo_module_inst3|array_reg~481 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.348      ; 5.717      ;
; -0.625 ; lcd_fifo:fifo_module_inst3|buffer[7]  ; lcd_fifo:fifo_module_inst3|array_reg~7   ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.211      ; 5.586      ;
; -0.615 ; lcd_fifo:fifo_module_inst3|buffer[1]  ; lcd_fifo:fifo_module_inst3|array_reg~209 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 6.325      ; 5.230      ;
; -0.615 ; lcd_fifo:fifo_module_inst3|buffer[6]  ; lcd_fifo:fifo_module_inst3|array_reg~86  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 5.674      ; 5.059      ;
; -0.614 ; lcd_fifo:fifo_module_inst3|buffer[5]  ; lcd_fifo:fifo_module_inst3|array_reg~357 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.019      ; 5.405      ;
; -0.612 ; lcd_fifo:fifo_module_inst3|buffer[7]  ; lcd_fifo:fifo_module_inst3|array_reg~87  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 6.700      ; 5.608      ;
; -0.610 ; lcd_fifo:fifo_module_inst3|buffer[9]  ; lcd_fifo:fifo_module_inst3|array_reg~9   ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 6.452      ; 5.362      ;
; -0.606 ; lcd_fifo:fifo_module_inst3|buffer[9]  ; lcd_fifo:fifo_module_inst3|array_reg~361 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.354      ; 5.748      ;
; -0.605 ; lcd_fifo:fifo_module_inst3|buffer[9]  ; lcd_fifo:fifo_module_inst3|array_reg~89  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 6.407      ; 5.322      ;
; -0.604 ; lcd_fifo:fifo_module_inst3|buffer[0]  ; lcd_fifo:fifo_module_inst3|array_reg~80  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 6.851      ; 5.767      ;
; -0.595 ; lcd_fifo:fifo_module_inst3|buffer[13] ; lcd_fifo:fifo_module_inst3|array_reg~93  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 5.718      ; 5.123      ;
; -0.585 ; lcd_fifo:fifo_module_inst3|buffer[1]  ; lcd_fifo:fifo_module_inst3|array_reg~417 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 6.802      ; 5.737      ;
; -0.583 ; lcd_fifo:fifo_module_inst3|buffer[1]  ; lcd_fifo:fifo_module_inst3|array_reg~1   ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 6.342      ; 5.279      ;
; -0.580 ; lcd_fifo:fifo_module_inst3|buffer[1]  ; lcd_fifo:fifo_module_inst3|array_reg~353 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.231      ; 5.651      ;
; -0.559 ; lcd_fifo:fifo_module_inst3|buffer[12] ; lcd_fifo:fifo_module_inst3|array_reg~492 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.177      ; 5.618      ;
; -0.549 ; lcd_fifo:fifo_module_inst3|buffer[7]  ; lcd_fifo:fifo_module_inst3|array_reg~231 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.090      ; 5.541      ;
; -0.546 ; lcd_fifo:fifo_module_inst3|buffer[5]  ; lcd_fifo:fifo_module_inst3|array_reg~229 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 5.661      ; 5.115      ;
; -0.546 ; lcd_fifo:fifo_module_inst3|buffer[2]  ; lcd_fifo:fifo_module_inst3|array_reg~82  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 5.929      ; 5.383      ;
; -0.545 ; lcd_fifo:fifo_module_inst3|buffer[9]  ; lcd_fifo:fifo_module_inst3|array_reg~489 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.377      ; 5.832      ;
; -0.544 ; lcd_fifo:fifo_module_inst3|buffer[12] ; lcd_fifo:fifo_module_inst3|array_reg~220 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 5.624      ; 5.080      ;
; -0.538 ; lcd_fifo:fifo_module_inst3|buffer[7]  ; lcd_fifo:fifo_module_inst3|array_reg~7   ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 6.604      ; 5.586      ;
; -0.537 ; lcd_fifo:fifo_module_inst3|buffer[1]  ; lcd_fifo:fifo_module_inst3|array_reg~465 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.226      ; 5.689      ;
; -0.536 ; lcd_fifo:fifo_module_inst3|buffer[6]  ; lcd_fifo:fifo_module_inst3|array_reg~422 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.004      ; 5.468      ;
; -0.533 ; lcd_fifo:fifo_module_inst3|buffer[12] ; lcd_fifo:fifo_module_inst3|array_reg~12  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 5.663      ; 5.130      ;
; -0.532 ; lcd_fifo:fifo_module_inst3|buffer[5]  ; lcd_fifo:fifo_module_inst3|array_reg~469 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 5.995      ; 5.463      ;
; -0.530 ; lcd_fifo:fifo_module_inst3|buffer[11] ; lcd_fifo:fifo_module_inst3|array_reg~11  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.211      ; 5.681      ;
; -0.528 ; lcd_fifo:fifo_module_inst3|buffer[6]  ; lcd_fifo:fifo_module_inst3|array_reg~86  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 6.067      ; 5.059      ;
; -0.525 ; lcd_fifo:fifo_module_inst3|buffer[11] ; lcd_fifo:fifo_module_inst3|array_reg~491 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.394      ; 5.869      ;
; -0.522 ; lcd_fifo:fifo_module_inst3|buffer[3]  ; lcd_fifo:fifo_module_inst3|array_reg~83  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.435      ; 5.913      ;
; -0.515 ; lcd_fifo:fifo_module_inst3|buffer[14] ; lcd_fifo:fifo_module_inst3|array_reg~174 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 5.772      ; 5.257      ;
; -0.513 ; lcd_fifo:fifo_module_inst3|buffer[6]  ; lcd_fifo:fifo_module_inst3|array_reg~6   ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 5.670      ; 5.157      ;
; -0.511 ; lcd_fifo:fifo_module_inst3|buffer[11] ; lcd_fifo:fifo_module_inst3|array_reg~91  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.165      ; 5.654      ;
; -0.509 ; lcd_fifo:fifo_module_inst3|buffer[1]  ; lcd_fifo:fifo_module_inst3|array_reg~481 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 6.706      ; 5.717      ;
; -0.508 ; lcd_fifo:fifo_module_inst3|buffer[13] ; lcd_fifo:fifo_module_inst3|array_reg~93  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 6.111      ; 5.123      ;
; -0.508 ; lcd_fifo:fifo_module_inst3|buffer[9]  ; lcd_fifo:fifo_module_inst3|array_reg~217 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 5.838      ; 5.330      ;
; -0.507 ; lcd_fifo:fifo_module_inst3|buffer[15] ; lcd_fifo:fifo_module_inst3|array_reg~223 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 5.850      ; 5.343      ;
; -0.498 ; lcd_fifo:fifo_module_inst3|buffer[10] ; lcd_fifo:fifo_module_inst3|array_reg~90  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 5.947      ; 5.449      ;
; -0.495 ; lcd_fifo:fifo_module_inst3|buffer[10] ; lcd_fifo:fifo_module_inst3|array_reg~234 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 5.829      ; 5.334      ;
; -0.495 ; lcd_fifo:fifo_module_inst3|buffer[6]  ; lcd_fifo:fifo_module_inst3|array_reg~230 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 5.550      ; 5.055      ;
; -0.494 ; lcd_fifo:fifo_module_inst3|buffer[0]  ; lcd_fifo:fifo_module_inst3|array_reg~464 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.690      ; 6.196      ;
; -0.492 ; lcd_fifo:fifo_module_inst3|buffer[5]  ; lcd_fifo:fifo_module_inst3|array_reg~357 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 6.377      ; 5.405      ;
; -0.488 ; lcd_fifo:fifo_module_inst3|buffer[12] ; lcd_fifo:fifo_module_inst3|array_reg~236 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 5.571      ; 5.083      ;
; -0.484 ; lcd_fifo:fifo_module_inst3|buffer[9]  ; lcd_fifo:fifo_module_inst3|array_reg~361 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 6.712      ; 5.748      ;
; -0.481 ; lcd_fifo:fifo_module_inst3|buffer[0]  ; lcd_fifo:fifo_module_inst3|array_reg~352 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.722      ; 6.241      ;
; -0.475 ; lcd_fifo:fifo_module_inst3|buffer[5]  ; lcd_fifo:fifo_module_inst3|array_reg~213 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 5.560      ; 5.085      ;
; -0.462 ; lcd_fifo:fifo_module_inst3|buffer[7]  ; lcd_fifo:fifo_module_inst3|array_reg~231 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 6.483      ; 5.541      ;
; -0.459 ; lcd_fifo:fifo_module_inst3|buffer[5]  ; lcd_fifo:fifo_module_inst3|array_reg~229 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 6.054      ; 5.115      ;
; -0.459 ; lcd_fifo:fifo_module_inst3|buffer[2]  ; lcd_fifo:fifo_module_inst3|array_reg~82  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 6.322      ; 5.383      ;
; -0.458 ; lcd_fifo:fifo_module_inst3|buffer[1]  ; lcd_fifo:fifo_module_inst3|array_reg~353 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 6.589      ; 5.651      ;
; -0.457 ; lcd_fifo:fifo_module_inst3|buffer[12] ; lcd_fifo:fifo_module_inst3|array_reg~220 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 6.017      ; 5.080      ;
; -0.456 ; lcd_fifo:fifo_module_inst3|buffer[9]  ; lcd_fifo:fifo_module_inst3|array_reg~425 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.205      ; 5.749      ;
; -0.451 ; lcd_fifo:fifo_module_inst3|buffer[1]  ; lcd_fifo:fifo_module_inst3|array_reg~161 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 5.830      ; 5.379      ;
; -0.451 ; lcd_fifo:fifo_module_inst3|buffer[9]  ; lcd_fifo:fifo_module_inst3|array_reg~233 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 5.781      ; 5.330      ;
; -0.449 ; lcd_fifo:fifo_module_inst3|buffer[14] ; lcd_fifo:fifo_module_inst3|array_reg~366 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.276      ; 5.827      ;
; -0.446 ; lcd_fifo:fifo_module_inst3|buffer[12] ; lcd_fifo:fifo_module_inst3|array_reg~12  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 6.056      ; 5.130      ;
; -0.446 ; lcd_fifo:fifo_module_inst3|buffer[13] ; lcd_fifo:fifo_module_inst3|array_reg~365 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 5.980      ; 5.534      ;
; -0.445 ; lcd_fifo:fifo_module_inst3|buffer[4]  ; lcd_fifo:fifo_module_inst3|array_reg~84  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 5.884      ; 5.439      ;
; -0.444 ; lcd_fifo:fifo_module_inst3|buffer[7]  ; lcd_fifo:fifo_module_inst3|array_reg~423 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.502      ; 6.058      ;
; -0.443 ; lcd_fifo:fifo_module_inst3|buffer[11] ; lcd_fifo:fifo_module_inst3|array_reg~11  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 6.604      ; 5.681      ;
; -0.441 ; lcd_fifo:fifo_module_inst3|buffer[15] ; lcd_fifo:fifo_module_inst3|array_reg~239 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 5.781      ; 5.340      ;
; -0.437 ; lcd_fifo:fifo_module_inst3|buffer[12] ; lcd_fifo:fifo_module_inst3|array_reg~492 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 6.535      ; 5.618      ;
; -0.437 ; lcd_fifo:fifo_module_inst3|buffer[6]  ; lcd_fifo:fifo_module_inst3|array_reg~486 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 5.921      ; 5.484      ;
; -0.436 ; lcd_fifo:fifo_module_inst3|buffer[12] ; lcd_fifo:fifo_module_inst3|array_reg~364 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 5.952      ; 5.516      ;
; -0.435 ; lcd_fifo:fifo_module_inst3|buffer[3]  ; lcd_fifo:fifo_module_inst3|array_reg~83  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 6.828      ; 5.913      ;
; -0.428 ; lcd_fifo:fifo_module_inst3|buffer[14] ; lcd_fifo:fifo_module_inst3|array_reg~174 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 6.165      ; 5.257      ;
; -0.426 ; lcd_fifo:fifo_module_inst3|buffer[6]  ; lcd_fifo:fifo_module_inst3|array_reg~6   ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 6.063      ; 5.157      ;
; -0.425 ; lcd_fifo:fifo_module_inst3|buffer[12] ; lcd_fifo:fifo_module_inst3|array_reg~172 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 5.577      ; 5.152      ;
; -0.425 ; lcd_fifo:fifo_module_inst3|buffer[14] ; lcd_fifo:fifo_module_inst3|array_reg~14  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 5.886      ; 5.461      ;
; -0.424 ; lcd_fifo:fifo_module_inst3|buffer[11] ; lcd_fifo:fifo_module_inst3|array_reg~91  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 6.558      ; 5.654      ;
; -0.423 ; lcd_fifo:fifo_module_inst3|buffer[9]  ; lcd_fifo:fifo_module_inst3|array_reg~489 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 6.735      ; 5.832      ;
; -0.421 ; lcd_fifo:fifo_module_inst3|buffer[9]  ; lcd_fifo:fifo_module_inst3|array_reg~217 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 6.231      ; 5.330      ;
; -0.420 ; lcd_fifo:fifo_module_inst3|buffer[15] ; lcd_fifo:fifo_module_inst3|array_reg~223 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 6.243      ; 5.343      ;
; -0.415 ; lcd_fifo:fifo_module_inst3|buffer[1]  ; lcd_fifo:fifo_module_inst3|array_reg~465 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 6.584      ; 5.689      ;
; -0.414 ; lcd_fifo:fifo_module_inst3|buffer[6]  ; lcd_fifo:fifo_module_inst3|array_reg~422 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 6.362      ; 5.468      ;
; -0.411 ; lcd_fifo:fifo_module_inst3|buffer[10] ; lcd_fifo:fifo_module_inst3|array_reg~90  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 6.340      ; 5.449      ;
; -0.410 ; lcd_fifo:fifo_module_inst3|buffer[5]  ; lcd_fifo:fifo_module_inst3|array_reg~469 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 6.353      ; 5.463      ;
; -0.410 ; lcd_fifo:fifo_module_inst3|buffer[15] ; lcd_fifo:fifo_module_inst3|array_reg~159 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 6.148      ; 5.738      ;
; -0.409 ; lcd_fifo:fifo_module_inst3|buffer[10] ; lcd_fifo:fifo_module_inst3|array_reg~10  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 5.959      ; 5.550      ;
; -0.408 ; lcd_fifo:fifo_module_inst3|buffer[10] ; lcd_fifo:fifo_module_inst3|array_reg~234 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; -0.500       ; 6.222      ; 5.334      ;
+--------+---------------------------------------+------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_divider_module:clk_inst|divcounter[23]'                                                                                                                                                                                                                                                   ;
+-------+----------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                                                                                                 ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; 0.327 ; fifo_module:fifo_module_inst1|r_ptr_reg[4]         ; fifo_module:fifo_module_inst1|r_ptr_reg[4]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.099      ; 0.597      ;
; 0.327 ; fifo_module:fifo_module_inst1|r_ptr_reg[3]         ; fifo_module:fifo_module_inst1|r_ptr_reg[3]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.099      ; 0.597      ;
; 0.328 ; fifo_module:fifo_module_inst1|r_ptr_reg[2]         ; fifo_module:fifo_module_inst1|r_ptr_reg[2]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.098      ; 0.597      ;
; 0.328 ; fifo_module:fifo_module_inst1|r_ptr_reg[1]         ; fifo_module:fifo_module_inst1|r_ptr_reg[1]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.098      ; 0.597      ;
; 0.338 ; fifo_module:fifo_module_inst1|r_ptr_reg[0]         ; fifo_module:fifo_module_inst1|r_ptr_reg[0]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.099      ; 0.608      ;
; 0.339 ; queue_module1:queue_module_inst1|r_ptr_reg[0]      ; queue_module1:queue_module_inst1|r_ptr_reg[0]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.098      ; 0.608      ;
; 0.344 ; lcd_module:write_to_lcd_inst|cursor_address[5]     ; lcd_module:write_to_lcd_inst|cursor_address[5]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.082      ; 0.597      ;
; 0.344 ; lcd_module:write_to_lcd_inst|cursor_address[2]     ; lcd_module:write_to_lcd_inst|cursor_address[2]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.082      ; 0.597      ;
; 0.344 ; lcd_module:write_to_lcd_inst|cursor_address[4]     ; lcd_module:write_to_lcd_inst|cursor_address[4]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.082      ; 0.597      ;
; 0.344 ; lcd_module:write_to_lcd_inst|write_address         ; lcd_module:write_to_lcd_inst|write_address                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.082      ; 0.597      ;
; 0.345 ; lcd_module:write_to_lcd_inst|enable                ; lcd_module:write_to_lcd_inst|enable                                                                                     ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; lcd_module:write_to_lcd_inst|rs                    ; lcd_module:write_to_lcd_inst|rs                                                                                         ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; queue_module1:queue_module_inst1|r_ptr_reg[3]      ; queue_module1:queue_module_inst1|r_ptr_reg[3]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; queue_module1:queue_module_inst1|r_ptr_reg[4]      ; queue_module1:queue_module_inst1|r_ptr_reg[4]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; queue_module1:queue_module_inst1|r_ptr_reg[2]      ; queue_module1:queue_module_inst1|r_ptr_reg[2]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; queue_module1:queue_module_inst1|r_ptr_reg[1]      ; queue_module1:queue_module_inst1|r_ptr_reg[1]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; lcd_module:write_to_lcd_inst|up_counter[3]         ; lcd_module:write_to_lcd_inst|up_counter[3]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; lcd_module:write_to_lcd_inst|point_counter[1]      ; lcd_module:write_to_lcd_inst|point_counter[1]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; lcd_module:write_to_lcd_inst|result_title_finished ; lcd_module:write_to_lcd_inst|result_title_finished                                                                      ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; lcd_module:write_to_lcd_inst|entry_1_finished      ; lcd_module:write_to_lcd_inst|entry_1_finished                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; lcd_module:write_to_lcd_inst|start_writing_result  ; lcd_module:write_to_lcd_inst|start_writing_result                                                                       ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.597      ;
; 0.356 ; lcd_module:write_to_lcd_inst|up_counter[2]         ; lcd_module:write_to_lcd_inst|up_counter[2]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.608      ;
; 0.387 ; lcd_module:write_to_lcd_inst|already_read          ; lcd_module:write_to_lcd_inst|already_read                                                                               ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; lcd_fifo:fifo_module_inst3|w_ptr_reg[4]            ; lcd_fifo:fifo_module_inst3|w_ptr_reg[4]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; lcd_fifo:fifo_module_inst3|full_reg                ; lcd_fifo:fifo_module_inst3|full_reg                                                                                     ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.039      ; 0.597      ;
; 0.501 ; adder_module:adder_module_inst_1|output_1[0]       ; lcd_fifo:fifo_module_inst3|w_ptr_reg[3]                                                                                 ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 2.436      ; 3.341      ;
; 0.501 ; adder_module:adder_module_inst_1|output_1[0]       ; lcd_fifo:fifo_module_inst3|w_ptr_reg[1]                                                                                 ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 2.436      ; 3.341      ;
; 0.501 ; adder_module:adder_module_inst_1|output_1[0]       ; lcd_fifo:fifo_module_inst3|w_ptr_reg[0]                                                                                 ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 2.436      ; 3.341      ;
; 0.501 ; adder_module:adder_module_inst_1|output_1[0]       ; lcd_fifo:fifo_module_inst3|w_ptr_reg[2]                                                                                 ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 2.436      ; 3.341      ;
; 0.512 ; fifo_module:fifo_module_inst1|r_ptr_reg[0]         ; fifo_module:fifo_module_inst1|r_ptr_reg[3]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.099      ; 0.782      ;
; 0.527 ; lcd_module:write_to_lcd_inst|entry_1_finished      ; lcd_module:write_to_lcd_inst|cursor_address[6]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.779      ;
; 0.528 ; adder_module:adder_module_inst_1|output_1[0]       ; lcd_fifo:fifo_module_inst3|w_ptr_reg[4]                                                                                 ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 2.442      ; 3.374      ;
; 0.529 ; lcd_fifo:fifo_module_inst3|r_ptr_reg[4]            ; lcd_fifo:fifo_module_inst3|r_ptr_reg[4]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.781      ;
; 0.540 ; lcd_fifo:fifo_module_inst3|output_1[3]             ; bcd_converter:bcd_converter_inst|bcd_number[3]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.080      ; 0.791      ;
; 0.558 ; lcd_module:write_to_lcd_inst|result_title_finished ; lcd_module:write_to_lcd_inst|start_writing_result                                                                       ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.810      ;
; 0.559 ; lcd_module:write_to_lcd_inst|lcd_data[7]           ; lcd_module:write_to_lcd_inst|lcd_data[7]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.811      ;
; 0.566 ; lcd_module:write_to_lcd_inst|lcd_data[2]           ; lcd_module:write_to_lcd_inst|lcd_data[2]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.818      ;
; 0.566 ; lcd_module:write_to_lcd_inst|lcd_data[1]           ; lcd_module:write_to_lcd_inst|lcd_data[1]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.818      ;
; 0.567 ; lcd_module:write_to_lcd_inst|lcd_data[5]           ; lcd_module:write_to_lcd_inst|lcd_data[5]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.819      ;
; 0.568 ; lcd_module:write_to_lcd_inst|lcd_data[6]           ; lcd_module:write_to_lcd_inst|lcd_data[6]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.820      ;
; 0.584 ; fifo_module:fifo_module_inst1|r_ptr_reg[1]         ; fifo_module:fifo_module_inst1|r_ptr_reg[2]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.098      ; 0.853      ;
; 0.594 ; lcd_fifo:fifo_module_inst3|r_ptr_reg[1]            ; lcd_fifo:fifo_module_inst3|r_ptr_reg[1]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.098      ; 0.863      ;
; 0.599 ; queue_module1:queue_module_inst1|r_ptr_reg[1]      ; queue_module1:queue_module_inst1|r_ptr_reg[3]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.851      ;
; 0.605 ; queue_module2:queue_module_inst2|output_1[5]       ; fifo_module:fifo_module_inst1|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.405      ; 1.211      ;
; 0.613 ; lcd_fifo:fifo_module_inst3|r_ptr_reg[3]            ; lcd_fifo:fifo_module_inst3|r_ptr_reg[3]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.865      ;
; 0.614 ; lcd_module:write_to_lcd_inst|up_counter[0]         ; lcd_module:write_to_lcd_inst|up_counter[3]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.866      ;
; 0.615 ; queue_module2:queue_module_inst2|output_1[4]       ; fifo_module:fifo_module_inst1|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.405      ; 1.221      ;
; 0.615 ; queue_module1:queue_module_inst1|r_ptr_reg[2]      ; queue_module1:queue_module_inst1|r_ptr_reg[3]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.867      ;
; 0.615 ; queue_module1:queue_module_inst1|r_ptr_reg[2]      ; queue_module1:queue_module_inst1|r_ptr_reg[4]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.867      ;
; 0.618 ; lcd_fifo:fifo_module_inst3|r_ptr_reg[2]            ; lcd_fifo:fifo_module_inst3|r_ptr_reg[2]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.870      ;
; 0.618 ; lcd_module:write_to_lcd_inst|up_counter[0]         ; lcd_module:write_to_lcd_inst|up_counter[2]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.870      ;
; 0.620 ; queue_module2:queue_module_inst2|output_1[6]       ; fifo_module:fifo_module_inst1|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.405      ; 1.226      ;
; 0.620 ; queue_module1:queue_module_inst1|r_ptr_reg[3]      ; queue_module1:queue_module_inst1|r_ptr_reg[4]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.872      ;
; 0.630 ; lcd_fifo:fifo_module_inst3|r_ptr_reg[0]            ; lcd_fifo:fifo_module_inst3|r_ptr_reg[0]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.098      ; 0.899      ;
; 0.643 ; queue_module1:queue_module_inst1|r_ptr_reg[3]      ; queue_module1:queue_module_inst1|r_ptr_reg[2]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.895      ;
; 0.665 ; lcd_module:write_to_lcd_inst|up_counter[3]         ; lcd_module:write_to_lcd_inst|up_counter[2]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.917      ;
; 0.673 ; queue_module1:queue_module_inst1|r_ptr_reg[2]      ; queue_module2:queue_module_inst2|output_1[4]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.925      ;
; 0.675 ; queue_module1:queue_module_inst1|r_ptr_reg[2]      ; queue_module2:queue_module_inst2|output_1[6]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.927      ;
; 0.676 ; queue_module1:queue_module_inst1|r_ptr_reg[4]      ; queue_module2:queue_module_inst2|output_1[5]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.928      ;
; 0.680 ; lcd_module:write_to_lcd_inst|up_counter[2]         ; lcd_module:write_to_lcd_inst|up_counter[3]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.932      ;
; 0.686 ; queue_module1:queue_module_inst1|r_ptr_reg[1]      ; queue_module2:queue_module_inst2|output_1[5]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.938      ;
; 0.692 ; queue_module1:queue_module_inst1|r_ptr_reg[4]      ; queue_module2:queue_module_inst2|output_1[4]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.944      ;
; 0.698 ; lcd_module:write_to_lcd_inst|point_counter[0]      ; lcd_module:write_to_lcd_inst|point_counter[1]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.950      ;
; 0.711 ; queue_module1:queue_module_inst1|r_ptr_reg[3]      ; queue_module2:queue_module_inst2|output_1[4]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.963      ;
; 0.717 ; lcd_module:write_to_lcd_inst|lcd_data[3]           ; lcd_module:write_to_lcd_inst|lcd_data[3]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.969      ;
; 0.717 ; queue_module1:queue_module_inst1|r_ptr_reg[1]      ; queue_module1:queue_module_inst1|r_ptr_reg[2]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.969      ;
; 0.718 ; queue_module1:queue_module_inst1|r_ptr_reg[1]      ; queue_module1:queue_module_inst1|r_ptr_reg[4]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.970      ;
; 0.725 ; lcd_module:write_to_lcd_inst|lcd_data[4]           ; lcd_module:write_to_lcd_inst|lcd_data[4]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.977      ;
; 0.730 ; lcd_module:write_to_lcd_inst|cursor_address[1]     ; lcd_module:write_to_lcd_inst|cursor_address[1]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.082      ; 0.983      ;
; 0.731 ; queue_module1:queue_module_inst1|r_ptr_reg[1]      ; queue_module2:queue_module_inst2|output_1[6]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 0.983      ;
; 0.740 ; lcd_module:write_to_lcd_inst|cursor_address[3]     ; lcd_module:write_to_lcd_inst|cursor_address[3]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.082      ; 0.993      ;
; 0.749 ; lcd_module:write_to_lcd_inst|cursor_address[6]     ; lcd_module:write_to_lcd_inst|cursor_address[6]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 1.001      ;
; 0.765 ; queue_module1:queue_module_inst1|r_ptr_reg[3]      ; queue_module2:queue_module_inst2|output_1[6]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 1.017      ;
; 0.779 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|lcd_data[0]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.321      ; 1.271      ;
; 0.784 ; queue_module1:queue_module_inst1|r_ptr_reg[4]      ; queue_module2:queue_module_inst2|output_1[6]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 1.036      ;
; 0.799 ; fifo_module:fifo_module_inst1|r_ptr_reg[3]         ; fifo_module:fifo_module_inst1|r_ptr_reg[4]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.099      ; 1.069      ;
; 0.818 ; fifo_module:fifo_module_inst1|r_ptr_reg[0]         ; fifo_module:fifo_module_inst1|r_ptr_reg[4]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.099      ; 1.088      ;
; 0.827 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|already_read                                                                               ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.044      ; 1.042      ;
; 0.832 ; lcd_module:write_to_lcd_inst|command_delay         ; lcd_module:write_to_lcd_inst|enable                                                                                     ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.080      ; 1.083      ;
; 0.842 ; lcd_module:write_to_lcd_inst|write_address         ; lcd_module:write_to_lcd_inst|point_counter[1]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.080      ; 1.093      ;
; 0.858 ; lcd_module:write_to_lcd_inst|entry_1_finished      ; lcd_module:write_to_lcd_inst|start_writing_entry_1                                                                      ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.066      ; 1.095      ;
; 0.879 ; lcd_module:write_to_lcd_inst|cursor_address[5]     ; lcd_module:write_to_lcd_inst|lcd_data[5]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 1.131      ;
; 0.882 ; lcd_module:write_to_lcd_inst|start_writing_result  ; lcd_module:write_to_lcd_inst|result_title_finished                                                                      ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 1.134      ;
; 0.897 ; lcd_fifo:fifo_module_inst3|r_ptr_reg[0]            ; lcd_fifo:fifo_module_inst3|r_ptr_reg[1]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.098      ; 1.166      ;
; 0.899 ; lcd_fifo:fifo_module_inst3|r_ptr_reg[3]            ; lcd_fifo:fifo_module_inst3|r_ptr_reg[4]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 1.151      ;
; 0.906 ; lcd_fifo:fifo_module_inst3|r_ptr_reg[2]            ; lcd_fifo:fifo_module_inst3|r_ptr_reg[3]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 1.158      ;
; 0.916 ; lcd_module:write_to_lcd_inst|point_counter[2]      ; lcd_module:write_to_lcd_inst|entry_from_fifo[0]                                                                         ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.082      ; 1.169      ;
; 0.917 ; lcd_fifo:fifo_module_inst3|r_ptr_reg[2]            ; lcd_fifo:fifo_module_inst3|r_ptr_reg[4]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 1.169      ;
; 0.926 ; fifo_module:fifo_module_inst1|r_ptr_reg[3]         ; fifo_module:fifo_module_inst1|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0~porta_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.000      ; 1.127      ;
; 0.935 ; queue_module1:queue_module_inst1|r_ptr_reg[2]      ; queue_module2:queue_module_inst2|output_1[5]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 1.187      ;
; 0.939 ; lcd_module:write_to_lcd_inst|command_delay         ; lcd_module:write_to_lcd_inst|result_title_finished                                                                      ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 1.191      ;
; 0.942 ; fifo_module:fifo_module_inst1|r_ptr_reg[2]         ; fifo_module:fifo_module_inst1|r_ptr_reg[3]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.098      ; 1.211      ;
; 0.945 ; queue_module1:queue_module_inst1|r_ptr_reg[3]      ; queue_module2:queue_module_inst2|output_1[5]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 1.197      ;
; 0.959 ; queue_module1:queue_module_inst1|r_ptr_reg[0]      ; queue_module1:queue_module_inst1|r_ptr_reg[3]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; -0.324     ; 0.806      ;
; 0.960 ; fifo_module:fifo_module_inst1|r_ptr_reg[1]         ; fifo_module:fifo_module_inst1|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0~portb_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; -0.001     ; 1.160      ;
; 0.963 ; queue_module1:queue_module_inst1|r_ptr_reg[0]      ; queue_module1:queue_module_inst1|r_ptr_reg[1]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; -0.324     ; 0.810      ;
; 0.963 ; queue_module1:queue_module_inst1|r_ptr_reg[0]      ; queue_module2:queue_module_inst2|output_1[4]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; -0.324     ; 0.810      ;
; 0.965 ; lcd_module:write_to_lcd_inst|command_delay         ; lcd_module:write_to_lcd_inst|lcd_data[7]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 1.217      ;
; 0.965 ; lcd_module:write_to_lcd_inst|command_delay         ; lcd_module:write_to_lcd_inst|lcd_data[3]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 1.217      ;
; 0.965 ; lcd_module:write_to_lcd_inst|command_delay         ; lcd_module:write_to_lcd_inst|start_writing_result                                                                       ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.081      ; 1.217      ;
+-------+----------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                          ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.580 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.832      ;
; 0.583 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.835      ;
; 0.592 ; clock_divider_module:clk_inst|divcounter[11] ; clock_divider_module:clk_inst|divcounter[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.844      ;
; 0.593 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[17] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.845      ;
; 0.593 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.845      ;
; 0.594 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.846      ;
; 0.595 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.847      ;
; 0.596 ; clock_divider_module:clk_inst|divcounter[19] ; clock_divider_module:clk_inst|divcounter[19] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.848      ;
; 0.596 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[12] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.848      ;
; 0.596 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.848      ;
; 0.598 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[16] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.850      ;
; 0.598 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[20] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.850      ;
; 0.598 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.850      ;
; 0.618 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[0]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.870      ;
; 0.866 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.118      ;
; 0.871 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.123      ;
; 0.875 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.127      ;
; 0.879 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.131      ;
; 0.881 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[16] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.133      ;
; 0.882 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.134      ;
; 0.883 ; clock_divider_module:clk_inst|divcounter[11] ; clock_divider_module:clk_inst|divcounter[12] ; clk          ; clk         ; 0.000        ; 0.076      ; 1.130      ;
; 0.883 ; clock_divider_module:clk_inst|divcounter[19] ; clock_divider_module:clk_inst|divcounter[20] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.135      ;
; 0.883 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.135      ;
; 0.885 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.137      ;
; 0.886 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[17] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.138      ;
; 0.886 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.138      ;
; 0.886 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.138      ;
; 0.887 ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[19] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.139      ;
; 0.887 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[12] ; clk          ; clk         ; 0.000        ; 0.076      ; 1.134      ;
; 0.893 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.145      ;
; 0.896 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.148      ;
; 0.898 ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[20] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.150      ;
; 0.912 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[15] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.164      ;
; 0.915 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[13] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.167      ;
; 0.916 ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.168      ;
; 0.964 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.216      ;
; 0.965 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.217      ;
; 0.976 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[19] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.228      ;
; 0.976 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.228      ;
; 0.977 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.229      ;
; 0.978 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[17] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.230      ;
; 0.981 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[12] ; clk          ; clk         ; 0.000        ; 0.076      ; 1.228      ;
; 0.982 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.234      ;
; 0.985 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.237      ;
; 0.989 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.241      ;
; 0.989 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[20] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.241      ;
; 0.992 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.244      ;
; 0.995 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[16] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.247      ;
; 0.995 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.247      ;
; 0.996 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[19] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.248      ;
; 0.997 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.249      ;
; 1.001 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[12] ; clk          ; clk         ; 0.000        ; 0.076      ; 1.248      ;
; 1.005 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[16] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.257      ;
; 1.006 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.258      ;
; 1.007 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[20] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.259      ;
; 1.008 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.260      ;
; 1.015 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.267      ;
; 1.052 ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[16] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.304      ;
; 1.075 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.327      ;
; 1.086 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.338      ;
; 1.088 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[19] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.340      ;
; 1.091 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.343      ;
; 1.092 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[12] ; clk          ; clk         ; 0.000        ; 0.076      ; 1.339      ;
; 1.094 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[17] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.346      ;
; 1.100 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.352      ;
; 1.101 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[20] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.353      ;
; 1.102 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.354      ;
; 1.103 ; clock_divider_module:clk_inst|divcounter[11] ; clock_divider_module:clk_inst|divcounter[16] ; clk          ; clk         ; 0.000        ; 0.076      ; 1.350      ;
; 1.104 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[17] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.356      ;
; 1.105 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.357      ;
; 1.106 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.358      ;
; 1.107 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.359      ;
; 1.107 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[16] ; clk          ; clk         ; 0.000        ; 0.076      ; 1.354      ;
; 1.112 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.364      ;
; 1.117 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.369      ;
; 1.123 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[12] ; clk          ; clk         ; 0.000        ; 0.076      ; 1.370      ;
; 1.135 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.387      ;
; 1.138 ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[17] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.390      ;
; 1.172 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[21] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.424      ;
; 1.181 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[14] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.433      ;
; 1.183 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[13] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.435      ;
; 1.195 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.447      ;
; 1.199 ; clock_divider_module:clk_inst|divcounter[11] ; clock_divider_module:clk_inst|divcounter[17] ; clk          ; clk         ; 0.000        ; 0.076      ; 1.446      ;
; 1.201 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.453      ;
; 1.201 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[16] ; clk          ; clk         ; 0.000        ; 0.076      ; 1.448      ;
; 1.202 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.454      ;
; 1.204 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[19] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.456      ;
; 1.205 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[22] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.457      ;
; 1.206 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[17] ; clk          ; clk         ; 0.000        ; 0.076      ; 1.453      ;
; 1.212 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.464      ;
; 1.213 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.465      ;
; 1.213 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[18] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.465      ;
; 1.214 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[19] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.466      ;
; 1.215 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[20] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.467      ;
; 1.216 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.468      ;
; 1.217 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[12] ; clk          ; clk         ; 0.000        ; 0.076      ; 1.464      ;
; 1.221 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[16] ; clk          ; clk         ; 0.000        ; 0.076      ; 1.468      ;
; 1.223 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.475      ;
; 1.225 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[20] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.477      ;
; 1.232 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[12] ; clk          ; clk         ; 0.000        ; 0.076      ; 1.479      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                    ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; clock_divider_module:clk_inst|divcounter[23] ; -3.767 ; -190.919      ;
; adder_module:adder_module_inst_1|output_1[0] ; -1.503 ; -287.350      ;
; clk                                          ; -1.396 ; -14.437       ;
+----------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                     ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; adder_module:adder_module_inst_1|output_1[0] ; -0.817 ; -119.311      ;
; clock_divider_module:clk_inst|divcounter[23] ; 0.166  ; 0.000         ;
; clk                                          ; 0.290  ; 0.000         ;
+----------------------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                      ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; clk                                          ; -3.000 ; -27.264       ;
; clock_divider_module:clk_inst|divcounter[23] ; -1.000 ; -141.000      ;
; adder_module:adder_module_inst_1|output_1[0] ; 0.121  ; 0.000         ;
+----------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_divider_module:clk_inst|divcounter[23]'                                                                                                                                                         ;
+--------+------------------------------------------+-----------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                 ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+-----------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; -3.767 ; lcd_fifo:fifo_module_inst3|array_reg~360 ; lcd_fifo:fifo_module_inst3|output_1[8]  ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.386     ; 1.868      ;
; -3.732 ; lcd_fifo:fifo_module_inst3|array_reg~474 ; lcd_fifo:fifo_module_inst3|output_1[10] ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.464     ; 1.755      ;
; -3.648 ; lcd_fifo:fifo_module_inst3|array_reg~95  ; lcd_fifo:fifo_module_inst3|output_1[15] ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.360     ; 1.775      ;
; -3.625 ; lcd_fifo:fifo_module_inst3|array_reg~92  ; lcd_fifo:fifo_module_inst3|output_1[12] ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.283     ; 1.829      ;
; -3.565 ; lcd_fifo:fifo_module_inst3|array_reg~180 ; lcd_fifo:fifo_module_inst3|output_1[4]  ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.510     ; 1.542      ;
; -3.562 ; lcd_fifo:fifo_module_inst3|array_reg~196 ; lcd_fifo:fifo_module_inst3|output_1[4]  ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.353     ; 1.696      ;
; -3.549 ; lcd_fifo:fifo_module_inst3|array_reg~483 ; lcd_fifo:fifo_module_inst3|output_1[3]  ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.340     ; 1.696      ;
; -3.549 ; lcd_fifo:fifo_module_inst3|array_reg~8   ; lcd_fifo:fifo_module_inst3|output_1[8]  ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.282     ; 1.754      ;
; -3.523 ; lcd_fifo:fifo_module_inst3|array_reg~472 ; lcd_fifo:fifo_module_inst3|output_1[8]  ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.357     ; 1.653      ;
; -3.514 ; lcd_fifo:fifo_module_inst3|array_reg~488 ; lcd_fifo:fifo_module_inst3|output_1[8]  ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.420     ; 1.581      ;
; -3.508 ; lcd_fifo:fifo_module_inst3|array_reg~424 ; lcd_fifo:fifo_module_inst3|output_1[8]  ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.315     ; 1.680      ;
; -3.496 ; lcd_fifo:fifo_module_inst3|array_reg~351 ; lcd_fifo:fifo_module_inst3|output_1[15] ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.053     ; 1.930      ;
; -3.488 ; lcd_fifo:fifo_module_inst3|array_reg~152 ; lcd_fifo:fifo_module_inst3|output_1[8]  ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.238     ; 1.737      ;
; -3.477 ; lcd_fifo:fifo_module_inst3|array_reg~10  ; lcd_fifo:fifo_module_inst3|output_1[10] ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.280     ; 1.684      ;
; -3.461 ; lcd_fifo:fifo_module_inst3|array_reg~6   ; lcd_fifo:fifo_module_inst3|output_1[6]  ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.271     ; 1.677      ;
; -3.453 ; lcd_fifo:fifo_module_inst3|array_reg~423 ; lcd_fifo:fifo_module_inst3|output_1[7]  ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.520     ; 1.420      ;
; -3.453 ; lcd_fifo:fifo_module_inst3|array_reg~84  ; lcd_fifo:fifo_module_inst3|output_1[4]  ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.268     ; 1.672      ;
; -3.452 ; lcd_fifo:fifo_module_inst3|array_reg~177 ; lcd_fifo:fifo_module_inst3|output_1[1]  ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.278     ; 1.661      ;
; -3.434 ; lcd_fifo:fifo_module_inst3|array_reg~53  ; lcd_fifo:fifo_module_inst3|output_1[5]  ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.427     ; 1.494      ;
; -3.428 ; lcd_fifo:fifo_module_inst3|array_reg~479 ; lcd_fifo:fifo_module_inst3|output_1[15] ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.382     ; 1.533      ;
; -3.427 ; lcd_fifo:fifo_module_inst3|array_reg~229 ; lcd_fifo:fifo_module_inst3|output_1[5]  ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.192     ; 1.722      ;
; -3.422 ; lcd_fifo:fifo_module_inst3|array_reg~11  ; lcd_fifo:fifo_module_inst3|output_1[11] ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.288     ; 1.621      ;
; -3.414 ; lcd_fifo:fifo_module_inst3|array_reg~197 ; lcd_fifo:fifo_module_inst3|output_1[5]  ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.345     ; 1.556      ;
; -3.413 ; lcd_fifo:fifo_module_inst3|array_reg~13  ; lcd_fifo:fifo_module_inst3|output_1[13] ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.187     ; 1.713      ;
; -3.412 ; lcd_fifo:fifo_module_inst3|array_reg~426 ; lcd_fifo:fifo_module_inst3|output_1[10] ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.353     ; 1.546      ;
; -3.409 ; lcd_fifo:fifo_module_inst3|array_reg~492 ; lcd_fifo:fifo_module_inst3|output_1[12] ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.528     ; 1.368      ;
; -3.408 ; lcd_fifo:fifo_module_inst3|array_reg~362 ; lcd_fifo:fifo_module_inst3|output_1[10] ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.403     ; 1.492      ;
; -3.406 ; lcd_fifo:fifo_module_inst3|array_reg~9   ; lcd_fifo:fifo_module_inst3|output_1[9]  ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.299     ; 1.594      ;
; -3.406 ; lcd_fifo:fifo_module_inst3|array_reg~425 ; lcd_fifo:fifo_module_inst3|output_1[9]  ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.433     ; 1.460      ;
; -3.397 ; lcd_fifo:fifo_module_inst3|array_reg~315 ; lcd_fifo:fifo_module_inst3|output_1[11] ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.320     ; 1.564      ;
; -3.391 ; lcd_fifo:fifo_module_inst3|array_reg~5   ; lcd_fifo:fifo_module_inst3|output_1[5]  ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.289     ; 1.589      ;
; -3.388 ; lcd_fifo:fifo_module_inst3|array_reg~179 ; lcd_fifo:fifo_module_inst3|output_1[3]  ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.471     ; 1.404      ;
; -3.359 ; lcd_fifo:fifo_module_inst3|array_reg~147 ; lcd_fifo:fifo_module_inst3|output_1[3]  ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.244     ; 1.602      ;
; -3.350 ; lcd_fifo:fifo_module_inst3|array_reg~184 ; lcd_fifo:fifo_module_inst3|output_1[8]  ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.603     ; 1.234      ;
; -3.350 ; lcd_fifo:fifo_module_inst3|array_reg~145 ; lcd_fifo:fifo_module_inst3|output_1[1]  ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.053     ; 1.784      ;
; -3.349 ; lcd_fifo:fifo_module_inst3|array_reg~191 ; lcd_fifo:fifo_module_inst3|output_1[15] ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.503     ; 1.333      ;
; -3.342 ; lcd_fifo:fifo_module_inst3|array_reg~89  ; lcd_fifo:fifo_module_inst3|output_1[9]  ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.274     ; 1.555      ;
; -3.339 ; lcd_fifo:fifo_module_inst3|array_reg~61  ; lcd_fifo:fifo_module_inst3|output_1[13] ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.349     ; 1.477      ;
; -3.322 ; lcd_fifo:fifo_module_inst3|array_reg~176 ; lcd_fifo:fifo_module_inst3|output_1[0]  ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.508     ; 1.301      ;
; -3.319 ; lcd_fifo:fifo_module_inst3|array_reg~200 ; lcd_fifo:fifo_module_inst3|output_1[8]  ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.287     ; 1.519      ;
; -3.311 ; lcd_fifo:fifo_module_inst3|array_reg~158 ; lcd_fifo:fifo_module_inst3|output_1[14] ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.268     ; 1.530      ;
; -3.309 ; lcd_fifo:fifo_module_inst3|array_reg~188 ; lcd_fifo:fifo_module_inst3|output_1[12] ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.508     ; 1.288      ;
; -3.308 ; lcd_fifo:fifo_module_inst3|array_reg~475 ; lcd_fifo:fifo_module_inst3|output_1[11] ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.375     ; 1.420      ;
; -3.304 ; lcd_fifo:fifo_module_inst3|array_reg~85  ; lcd_fifo:fifo_module_inst3|output_1[5]  ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.327     ; 1.464      ;
; -3.303 ; lcd_fifo:fifo_module_inst3|array_reg~464 ; lcd_fifo:fifo_module_inst3|output_1[0]  ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.453     ; 1.337      ;
; -3.300 ; lcd_fifo:fifo_module_inst3|array_reg~356 ; lcd_fifo:fifo_module_inst3|output_1[4]  ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.390     ; 1.397      ;
; -3.300 ; lcd_fifo:fifo_module_inst3|array_reg~228 ; lcd_fifo:fifo_module_inst3|output_1[4]  ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.198     ; 1.589      ;
; -3.299 ; lcd_fifo:fifo_module_inst3|array_reg~485 ; lcd_fifo:fifo_module_inst3|output_1[5]  ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.364     ; 1.422      ;
; -3.298 ; lcd_fifo:fifo_module_inst3|array_reg~14  ; lcd_fifo:fifo_module_inst3|output_1[14] ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.198     ; 1.587      ;
; -3.297 ; lcd_fifo:fifo_module_inst3|array_reg~490 ; lcd_fifo:fifo_module_inst3|output_1[10] ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.376     ; 1.408      ;
; -3.292 ; lcd_fifo:fifo_module_inst3|array_reg~7   ; lcd_fifo:fifo_module_inst3|output_1[7]  ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.301     ; 1.478      ;
; -3.290 ; lcd_fifo:fifo_module_inst3|array_reg~150 ; lcd_fifo:fifo_module_inst3|output_1[6]  ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.260     ; 1.517      ;
; -3.290 ; lcd_fifo:fifo_module_inst3|array_reg~500 ; lcd_fifo:fifo_module_inst3|output_1[4]  ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.219     ; 1.558      ;
; -3.287 ; lcd_fifo:fifo_module_inst3|array_reg~473 ; lcd_fifo:fifo_module_inst3|output_1[9]  ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.388     ; 1.386      ;
; -3.286 ; lcd_fifo:fifo_module_inst3|array_reg~419 ; lcd_fifo:fifo_module_inst3|output_1[3]  ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.343     ; 1.430      ;
; -3.283 ; lcd_fifo:fifo_module_inst3|array_reg~186 ; lcd_fifo:fifo_module_inst3|output_1[10] ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.596     ; 1.174      ;
; -3.280 ; lcd_fifo:fifo_module_inst3|array_reg~422 ; lcd_fifo:fifo_module_inst3|output_1[6]  ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.519     ; 1.248      ;
; -3.279 ; lcd_fifo:fifo_module_inst3|array_reg~166 ; lcd_fifo:fifo_module_inst3|output_1[6]  ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.119     ; 1.647      ;
; -3.278 ; lcd_fifo:fifo_module_inst3|array_reg~62  ; lcd_fifo:fifo_module_inst3|output_1[14] ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.425     ; 1.340      ;
; -3.275 ; lcd_fifo:fifo_module_inst3|array_reg~232 ; lcd_fifo:fifo_module_inst3|output_1[8]  ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.218     ; 1.544      ;
; -3.270 ; lcd_fifo:fifo_module_inst3|array_reg~418 ; lcd_fifo:fifo_module_inst3|output_1[2]  ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.345     ; 1.412      ;
; -3.270 ; lcd_fifo:fifo_module_inst3|array_reg~417 ; lcd_fifo:fifo_module_inst3|output_1[1]  ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.319     ; 1.438      ;
; -3.269 ; lcd_fifo:fifo_module_inst3|array_reg~157 ; lcd_fifo:fifo_module_inst3|output_1[13] ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.265     ; 1.491      ;
; -3.269 ; lcd_fifo:fifo_module_inst3|array_reg~182 ; lcd_fifo:fifo_module_inst3|output_1[6]  ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.512     ; 1.244      ;
; -3.266 ; lcd_fifo:fifo_module_inst3|array_reg~364 ; lcd_fifo:fifo_module_inst3|output_1[12] ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.422     ; 1.331      ;
; -3.260 ; lcd_fifo:fifo_module_inst3|array_reg~355 ; lcd_fifo:fifo_module_inst3|output_1[3]  ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.490     ; 1.257      ;
; -3.260 ; lcd_fifo:fifo_module_inst3|array_reg~93  ; lcd_fifo:fifo_module_inst3|output_1[13] ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.264     ; 1.483      ;
; -3.258 ; lcd_fifo:fifo_module_inst3|array_reg~360 ; lcd_fifo:fifo_module_inst3|output_1[8]  ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.377     ; 1.868      ;
; -3.257 ; lcd_fifo:fifo_module_inst3|array_reg~213 ; lcd_fifo:fifo_module_inst3|output_1[5]  ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.139     ; 1.605      ;
; -3.256 ; lcd_fifo:fifo_module_inst3|array_reg~358 ; lcd_fifo:fifo_module_inst3|output_1[6]  ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.404     ; 1.339      ;
; -3.255 ; lcd_fifo:fifo_module_inst3|array_reg~59  ; lcd_fifo:fifo_module_inst3|output_1[11] ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.360     ; 1.382      ;
; -3.247 ; lcd_fifo:fifo_module_inst3|array_reg~361 ; lcd_fifo:fifo_module_inst3|output_1[9]  ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.526     ; 1.208      ;
; -3.243 ; lcd_fifo:fifo_module_inst3|array_reg~489 ; lcd_fifo:fifo_module_inst3|output_1[9]  ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.530     ; 1.200      ;
; -3.243 ; lcd_fifo:fifo_module_inst3|array_reg~336 ; lcd_fifo:fifo_module_inst3|output_1[0]  ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.131     ; 1.599      ;
; -3.241 ; lcd_fifo:fifo_module_inst3|array_reg~153 ; lcd_fifo:fifo_module_inst3|output_1[9]  ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.281     ; 1.447      ;
; -3.235 ; lcd_fifo:fifo_module_inst3|array_reg~87  ; lcd_fifo:fifo_module_inst3|output_1[7]  ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.345     ; 1.377      ;
; -3.232 ; lcd_fifo:fifo_module_inst3|array_reg~428 ; lcd_fifo:fifo_module_inst3|output_1[12] ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.339     ; 1.380      ;
; -3.230 ; lcd_fifo:fifo_module_inst3|array_reg~239 ; lcd_fifo:fifo_module_inst3|output_1[15] ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.131     ; 1.586      ;
; -3.228 ; lcd_fifo:fifo_module_inst3|array_reg~1   ; lcd_fifo:fifo_module_inst3|output_1[1]  ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -1.991     ; 1.724      ;
; -3.227 ; lcd_fifo:fifo_module_inst3|array_reg~467 ; lcd_fifo:fifo_module_inst3|output_1[3]  ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.387     ; 1.327      ;
; -3.226 ; lcd_fifo:fifo_module_inst3|array_reg~54  ; lcd_fifo:fifo_module_inst3|output_1[6]  ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.361     ; 1.352      ;
; -3.224 ; lcd_fifo:fifo_module_inst3|array_reg~203 ; lcd_fifo:fifo_module_inst3|output_1[11] ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.270     ; 1.441      ;
; -3.223 ; lcd_fifo:fifo_module_inst3|array_reg~474 ; lcd_fifo:fifo_module_inst3|output_1[10] ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.455     ; 1.755      ;
; -3.220 ; lcd_fifo:fifo_module_inst3|array_reg~190 ; lcd_fifo:fifo_module_inst3|output_1[14] ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.508     ; 1.199      ;
; -3.219 ; lcd_fifo:fifo_module_inst3|array_reg~111 ; lcd_fifo:fifo_module_inst3|output_1[15] ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.193     ; 1.513      ;
; -3.217 ; lcd_fifo:fifo_module_inst3|array_reg~344 ; lcd_fifo:fifo_module_inst3|output_1[8]  ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.026     ; 1.678      ;
; -3.216 ; lcd_fifo:fifo_module_inst3|array_reg~185 ; lcd_fifo:fifo_module_inst3|output_1[9]  ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.599     ; 1.104      ;
; -3.215 ; lcd_fifo:fifo_module_inst3|array_reg~178 ; lcd_fifo:fifo_module_inst3|output_1[2]  ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.516     ; 1.186      ;
; -3.210 ; lcd_fifo:fifo_module_inst3|array_reg~233 ; lcd_fifo:fifo_module_inst3|output_1[9]  ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.125     ; 1.572      ;
; -3.204 ; lcd_fifo:fifo_module_inst3|array_reg~86  ; lcd_fifo:fifo_module_inst3|output_1[6]  ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.285     ; 1.406      ;
; -3.204 ; lcd_fifo:fifo_module_inst3|array_reg~189 ; lcd_fifo:fifo_module_inst3|output_1[13] ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.511     ; 1.180      ;
; -3.202 ; lcd_fifo:fifo_module_inst3|array_reg~314 ; lcd_fifo:fifo_module_inst3|output_1[10] ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.247     ; 1.442      ;
; -3.202 ; lcd_fifo:fifo_module_inst3|array_reg~486 ; lcd_fifo:fifo_module_inst3|output_1[6]  ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.464     ; 1.225      ;
; -3.197 ; lcd_fifo:fifo_module_inst3|array_reg~94  ; lcd_fifo:fifo_module_inst3|output_1[14] ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.326     ; 1.358      ;
; -3.195 ; lcd_fifo:fifo_module_inst3|array_reg~4   ; lcd_fifo:fifo_module_inst3|output_1[4]  ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.189     ; 1.493      ;
; -3.195 ; lcd_fifo:fifo_module_inst3|array_reg~373 ; lcd_fifo:fifo_module_inst3|output_1[5]  ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.193     ; 1.489      ;
; -3.185 ; lcd_fifo:fifo_module_inst3|array_reg~367 ; lcd_fifo:fifo_module_inst3|output_1[15] ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.420     ; 1.252      ;
; -3.178 ; lcd_fifo:fifo_module_inst3|array_reg~95  ; lcd_fifo:fifo_module_inst3|output_1[15] ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 1.000        ; -2.390     ; 1.775      ;
; -3.176 ; lcd_fifo:fifo_module_inst3|array_reg~223 ; lcd_fifo:fifo_module_inst3|output_1[15] ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -2.164     ; 1.499      ;
; -3.175 ; lcd_fifo:fifo_module_inst3|array_reg~296 ; lcd_fifo:fifo_module_inst3|output_1[8]  ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.500        ; -1.868     ; 1.794      ;
+--------+------------------------------------------+-----------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'adder_module:adder_module_inst_1|output_1[0]'                                                                                                                                                       ;
+--------+---------------------------------------+------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                  ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; -1.503 ; lcd_fifo:fifo_module_inst3|buffer[8]  ; lcd_fifo:fifo_module_inst3|array_reg~328 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.405      ; 3.969      ;
; -1.365 ; lcd_fifo:fifo_module_inst3|buffer[8]  ; lcd_fifo:fifo_module_inst3|array_reg~392 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.962      ; 4.387      ;
; -1.344 ; lcd_fifo:fifo_module_inst3|buffer[10] ; lcd_fifo:fifo_module_inst3|array_reg~330 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.547      ; 3.954      ;
; -1.321 ; lcd_fifo:fifo_module_inst3|buffer[4]  ; lcd_fifo:fifo_module_inst3|array_reg~452 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.819      ; 4.201      ;
; -1.292 ; lcd_fifo:fifo_module_inst3|buffer[7]  ; lcd_fifo:fifo_module_inst3|array_reg~327 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.697      ; 4.049      ;
; -1.279 ; lcd_fifo:fifo_module_inst3|buffer[8]  ; lcd_fifo:fifo_module_inst3|array_reg~456 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.780      ; 4.154      ;
; -1.275 ; lcd_fifo:fifo_module_inst3|buffer[4]  ; lcd_fifo:fifo_module_inst3|array_reg~324 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.508      ; 3.940      ;
; -1.274 ; lcd_fifo:fifo_module_inst3|buffer[10] ; lcd_fifo:fifo_module_inst3|array_reg~458 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.947      ; 4.219      ;
; -1.258 ; lcd_fifo:fifo_module_inst3|buffer[5]  ; lcd_fifo:fifo_module_inst3|array_reg~325 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.376      ; 3.787      ;
; -1.248 ; lcd_fifo:fifo_module_inst3|buffer[6]  ; lcd_fifo:fifo_module_inst3|array_reg~390 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.910      ; 4.044      ;
; -1.234 ; lcd_fifo:fifo_module_inst3|buffer[15] ; lcd_fifo:fifo_module_inst3|array_reg~463 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.888      ; 4.182      ;
; -1.227 ; lcd_fifo:fifo_module_inst3|buffer[4]  ; lcd_fifo:fifo_module_inst3|array_reg~276 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.588      ; 3.818      ;
; -1.227 ; lcd_fifo:fifo_module_inst3|buffer[4]  ; lcd_fifo:fifo_module_inst3|array_reg~404 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.649      ; 3.959      ;
; -1.217 ; lcd_fifo:fifo_module_inst3|buffer[4]  ; lcd_fifo:fifo_module_inst3|array_reg~260 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.817      ; 4.098      ;
; -1.217 ; lcd_fifo:fifo_module_inst3|buffer[15] ; lcd_fifo:fifo_module_inst3|array_reg~335 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.568      ; 3.849      ;
; -1.217 ; lcd_fifo:fifo_module_inst3|buffer[3]  ; lcd_fifo:fifo_module_inst3|array_reg~451 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 3.168      ; 4.448      ;
; -1.217 ; lcd_fifo:fifo_module_inst3|buffer[8]  ; lcd_fifo:fifo_module_inst3|array_reg~408 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.557      ; 3.931      ;
; -1.204 ; lcd_fifo:fifo_module_inst3|buffer[2]  ; lcd_fifo:fifo_module_inst3|array_reg~322 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.558      ; 3.824      ;
; -1.200 ; lcd_fifo:fifo_module_inst3|buffer[13] ; lcd_fifo:fifo_module_inst3|array_reg~333 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.382      ; 3.736      ;
; -1.195 ; lcd_fifo:fifo_module_inst3|buffer[12] ; lcd_fifo:fifo_module_inst3|array_reg~332 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.444      ; 3.699      ;
; -1.194 ; lcd_fifo:fifo_module_inst3|buffer[11] ; lcd_fifo:fifo_module_inst3|array_reg~331 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.772      ; 4.127      ;
; -1.189 ; lcd_fifo:fifo_module_inst3|buffer[3]  ; lcd_fifo:fifo_module_inst3|array_reg~323 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.846      ; 4.189      ;
; -1.188 ; lcd_fifo:fifo_module_inst3|buffer[14] ; lcd_fifo:fifo_module_inst3|array_reg~462 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.888      ; 4.159      ;
; -1.183 ; lcd_fifo:fifo_module_inst3|buffer[7]  ; lcd_fifo:fifo_module_inst3|array_reg~455 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 3.005      ; 4.247      ;
; -1.172 ; lcd_fifo:fifo_module_inst3|buffer[0]  ; lcd_fifo:fifo_module_inst3|array_reg~320 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.866      ; 4.193      ;
; -1.165 ; lcd_fifo:fifo_module_inst3|buffer[11] ; lcd_fifo:fifo_module_inst3|array_reg~459 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 3.088      ; 4.252      ;
; -1.165 ; lcd_fifo:fifo_module_inst3|buffer[9]  ; lcd_fifo:fifo_module_inst3|array_reg~457 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.963      ; 4.128      ;
; -1.161 ; lcd_fifo:fifo_module_inst3|buffer[6]  ; lcd_fifo:fifo_module_inst3|array_reg~454 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.659      ; 3.974      ;
; -1.159 ; lcd_fifo:fifo_module_inst3|buffer[8]  ; lcd_fifo:fifo_module_inst3|array_reg~504 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 3.201      ; 4.422      ;
; -1.158 ; lcd_fifo:fifo_module_inst3|buffer[5]  ; lcd_fifo:fifo_module_inst3|array_reg~389 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.965      ; 4.187      ;
; -1.158 ; lcd_fifo:fifo_module_inst3|buffer[14] ; lcd_fifo:fifo_module_inst3|array_reg~334 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.569      ; 3.885      ;
; -1.157 ; lcd_fifo:fifo_module_inst3|buffer[6]  ; lcd_fifo:fifo_module_inst3|array_reg~278 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.419      ; 3.580      ;
; -1.157 ; lcd_fifo:fifo_module_inst3|buffer[15] ; lcd_fifo:fifo_module_inst3|array_reg~31  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 1.144      ; 1.799      ;
; -1.146 ; lcd_fifo:fifo_module_inst3|buffer[8]  ; lcd_fifo:fifo_module_inst3|array_reg~280 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.491      ; 3.803      ;
; -1.142 ; lcd_fifo:fifo_module_inst3|buffer[7]  ; lcd_fifo:fifo_module_inst3|array_reg~407 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.837      ; 4.061      ;
; -1.138 ; lcd_fifo:fifo_module_inst3|buffer[9]  ; lcd_fifo:fifo_module_inst3|array_reg~329 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.647      ; 3.946      ;
; -1.135 ; lcd_fifo:fifo_module_inst3|buffer[3]  ; lcd_fifo:fifo_module_inst3|array_reg~403 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 3.003      ; 4.199      ;
; -1.132 ; lcd_fifo:fifo_module_inst3|buffer[11] ; lcd_fifo:fifo_module_inst3|array_reg~283 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.774      ; 3.906      ;
; -1.130 ; lcd_fifo:fifo_module_inst3|buffer[6]  ; lcd_fifo:fifo_module_inst3|array_reg~406 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.483      ; 3.677      ;
; -1.127 ; lcd_fifo:fifo_module_inst3|buffer[2]  ; lcd_fifo:fifo_module_inst3|array_reg~274 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.584      ; 3.776      ;
; -1.119 ; lcd_fifo:fifo_module_inst3|buffer[10] ; lcd_fifo:fifo_module_inst3|array_reg~410 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.696      ; 3.875      ;
; -1.112 ; lcd_fifo:fifo_module_inst3|buffer[11] ; lcd_fifo:fifo_module_inst3|array_reg~411 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.838      ; 4.011      ;
; -1.105 ; lcd_fifo:fifo_module_inst3|buffer[8]  ; lcd_fifo:fifo_module_inst3|array_reg~264 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.713      ; 3.977      ;
; -1.099 ; lcd_fifo:fifo_module_inst3|buffer[0]  ; lcd_fifo:fifo_module_inst3|array_reg~448 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 3.231      ; 4.491      ;
; -1.090 ; lcd_fifo:fifo_module_inst3|buffer[6]  ; lcd_fifo:fifo_module_inst3|array_reg~326 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.424      ; 3.675      ;
; -1.085 ; lcd_fifo:fifo_module_inst3|buffer[5]  ; lcd_fifo:fifo_module_inst3|array_reg~453 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.693      ; 3.931      ;
; -1.064 ; lcd_fifo:fifo_module_inst3|buffer[7]  ; lcd_fifo:fifo_module_inst3|array_reg~391 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 3.273      ; 4.397      ;
; -1.060 ; lcd_fifo:fifo_module_inst3|buffer[14] ; lcd_fifo:fifo_module_inst3|array_reg~286 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.588      ; 3.708      ;
; -1.051 ; lcd_fifo:fifo_module_inst3|buffer[5]  ; lcd_fifo:fifo_module_inst3|array_reg~405 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.523      ; 3.727      ;
; -1.050 ; lcd_fifo:fifo_module_inst3|buffer[13] ; lcd_fifo:fifo_module_inst3|array_reg~413 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.537      ; 3.649      ;
; -1.047 ; lcd_fifo:fifo_module_inst3|buffer[10] ; lcd_fifo:fifo_module_inst3|array_reg~394 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 3.134      ; 4.241      ;
; -1.040 ; lcd_fifo:fifo_module_inst3|buffer[13] ; lcd_fifo:fifo_module_inst3|array_reg~285 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.407      ; 3.604      ;
; -1.040 ; lcd_fifo:fifo_module_inst3|buffer[9]  ; lcd_fifo:fifo_module_inst3|array_reg~409 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.717      ; 3.914      ;
; -1.040 ; lcd_fifo:fifo_module_inst3|buffer[15] ; lcd_fifo:fifo_module_inst3|array_reg~191 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 3.746      ; 4.375      ;
; -1.037 ; lcd_fifo:fifo_module_inst3|buffer[12] ; lcd_fifo:fifo_module_inst3|array_reg~460 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.837      ; 3.876      ;
; -1.032 ; lcd_fifo:fifo_module_inst3|buffer[15] ; lcd_fifo:fifo_module_inst3|array_reg~415 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.732      ; 3.921      ;
; -1.026 ; lcd_fifo:fifo_module_inst3|buffer[13] ; lcd_fifo:fifo_module_inst3|array_reg~461 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.703      ; 3.887      ;
; -1.018 ; lcd_fifo:fifo_module_inst3|buffer[2]  ; lcd_fifo:fifo_module_inst3|array_reg~450 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.928      ; 4.107      ;
; -1.010 ; lcd_fifo:fifo_module_inst3|buffer[14] ; lcd_fifo:fifo_module_inst3|array_reg~398 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 3.158      ; 4.228      ;
; -1.010 ; lcd_fifo:fifo_module_inst3|buffer[10] ; lcd_fifo:fifo_module_inst3|array_reg~282 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.567      ; 3.734      ;
; -1.007 ; lcd_fifo:fifo_module_inst3|buffer[4]  ; lcd_fifo:fifo_module_inst3|array_reg~388 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 3.089      ; 4.251      ;
; -1.005 ; lcd_fifo:fifo_module_inst3|buffer[6]  ; lcd_fifo:fifo_module_inst3|array_reg~134 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.814      ; 3.883      ;
; -1.000 ; lcd_fifo:fifo_module_inst3|buffer[4]  ; lcd_fifo:fifo_module_inst3|array_reg~292 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.974      ; 4.038      ;
; -0.993 ; lcd_fifo:fifo_module_inst3|buffer[0]  ; lcd_fifo:fifo_module_inst3|array_reg~400 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 3.020      ; 4.077      ;
; -0.986 ; lcd_fifo:fifo_module_inst3|buffer[7]  ; lcd_fifo:fifo_module_inst3|array_reg~135 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 3.160      ; 4.210      ;
; -0.978 ; lcd_fifo:fifo_module_inst3|buffer[3]  ; lcd_fifo:fifo_module_inst3|array_reg~275 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.880      ; 4.012      ;
; -0.972 ; lcd_fifo:fifo_module_inst3|buffer[0]  ; lcd_fifo:fifo_module_inst3|array_reg~272 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.887      ; 4.017      ;
; -0.971 ; lcd_fifo:fifo_module_inst3|buffer[8]  ; lcd_fifo:fifo_module_inst3|array_reg~328 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 1.000        ; 2.437      ; 3.969      ;
; -0.968 ; lcd_fifo:fifo_module_inst3|buffer[6]  ; lcd_fifo:fifo_module_inst3|array_reg~262 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.660      ; 3.781      ;
; -0.968 ; lcd_fifo:fifo_module_inst3|buffer[5]  ; lcd_fifo:fifo_module_inst3|array_reg~277 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.396      ; 3.523      ;
; -0.965 ; lcd_fifo:fifo_module_inst3|buffer[1]  ; lcd_fifo:fifo_module_inst3|array_reg~273 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.724      ; 3.691      ;
; -0.962 ; lcd_fifo:fifo_module_inst3|buffer[15] ; lcd_fifo:fifo_module_inst3|array_reg~399 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 3.159      ; 4.279      ;
; -0.960 ; lcd_fifo:fifo_module_inst3|buffer[2]  ; lcd_fifo:fifo_module_inst3|array_reg~402 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.719      ; 3.836      ;
; -0.957 ; lcd_fifo:fifo_module_inst3|buffer[13] ; lcd_fifo:fifo_module_inst3|array_reg~397 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 3.041      ; 4.164      ;
; -0.953 ; lcd_fifo:fifo_module_inst3|buffer[1]  ; lcd_fifo:fifo_module_inst3|array_reg~449 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 3.087      ; 4.061      ;
; -0.952 ; lcd_fifo:fifo_module_inst3|buffer[1]  ; lcd_fifo:fifo_module_inst3|array_reg~385 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 3.175      ; 4.184      ;
; -0.952 ; lcd_fifo:fifo_module_inst3|buffer[1]  ; lcd_fifo:fifo_module_inst3|array_reg~321 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.646      ; 3.751      ;
; -0.951 ; lcd_fifo:fifo_module_inst3|buffer[3]  ; lcd_fifo:fifo_module_inst3|array_reg~259 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 3.170      ; 4.278      ;
; -0.949 ; lcd_fifo:fifo_module_inst3|buffer[10] ; lcd_fifo:fifo_module_inst3|array_reg~266 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.873      ; 3.976      ;
; -0.949 ; lcd_fifo:fifo_module_inst3|buffer[15] ; lcd_fifo:fifo_module_inst3|array_reg~47  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 0.902      ; 1.508      ;
; -0.948 ; lcd_fifo:fifo_module_inst3|buffer[12] ; lcd_fifo:fifo_module_inst3|array_reg~412 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.598      ; 3.608      ;
; -0.945 ; lcd_fifo:fifo_module_inst3|buffer[0]  ; lcd_fifo:fifo_module_inst3|array_reg~384 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 3.412      ; 4.512      ;
; -0.945 ; lcd_fifo:fifo_module_inst3|buffer[7]  ; lcd_fifo:fifo_module_inst3|array_reg~279 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.772      ; 3.883      ;
; -0.942 ; lcd_fifo:fifo_module_inst3|buffer[15] ; lcd_fifo:fifo_module_inst3|array_reg~287 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.665      ; 3.773      ;
; -0.930 ; lcd_fifo:fifo_module_inst3|buffer[9]  ; lcd_fifo:fifo_module_inst3|array_reg~265 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.894      ; 3.888      ;
; -0.927 ; lcd_fifo:fifo_module_inst3|buffer[5]  ; lcd_fifo:fifo_module_inst3|array_reg~261 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.785      ; 3.715      ;
; -0.927 ; lcd_fifo:fifo_module_inst3|buffer[8]  ; lcd_fifo:fifo_module_inst3|array_reg~136 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.936      ; 4.020      ;
; -0.925 ; lcd_fifo:fifo_module_inst3|buffer[11] ; lcd_fifo:fifo_module_inst3|array_reg~267 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 3.021      ; 4.104      ;
; -0.924 ; lcd_fifo:fifo_module_inst3|buffer[3]  ; lcd_fifo:fifo_module_inst3|array_reg~387 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 3.507      ; 4.598      ;
; -0.923 ; lcd_fifo:fifo_module_inst3|buffer[4]  ; lcd_fifo:fifo_module_inst3|array_reg~132 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.970      ; 4.047      ;
; -0.922 ; lcd_fifo:fifo_module_inst3|buffer[8]  ; lcd_fifo:fifo_module_inst3|array_reg~24  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 1.032      ; 2.014      ;
; -0.914 ; lcd_fifo:fifo_module_inst3|buffer[14] ; lcd_fifo:fifo_module_inst3|array_reg~270 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.889      ; 3.864      ;
; -0.907 ; lcd_fifo:fifo_module_inst3|buffer[11] ; lcd_fifo:fifo_module_inst3|array_reg~395 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 3.343      ; 4.416      ;
; -0.907 ; lcd_fifo:fifo_module_inst3|buffer[8]  ; lcd_fifo:fifo_module_inst3|array_reg~440 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 3.224      ; 4.133      ;
; -0.903 ; lcd_fifo:fifo_module_inst3|buffer[3]  ; lcd_fifo:fifo_module_inst3|array_reg~499 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 3.629      ; 4.591      ;
; -0.902 ; lcd_fifo:fifo_module_inst3|buffer[7]  ; lcd_fifo:fifo_module_inst3|array_reg~263 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 3.010      ; 3.976      ;
; -0.900 ; lcd_fifo:fifo_module_inst3|buffer[4]  ; lcd_fifo:fifo_module_inst3|array_reg~68  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 0.987      ; 1.630      ;
; -0.899 ; lcd_fifo:fifo_module_inst3|buffer[3]  ; lcd_fifo:fifo_module_inst3|array_reg~435 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 3.652      ; 4.550      ;
; -0.897 ; lcd_fifo:fifo_module_inst3|buffer[2]  ; lcd_fifo:fifo_module_inst3|array_reg~258 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.869      ; 3.827      ;
; -0.897 ; lcd_fifo:fifo_module_inst3|buffer[12] ; lcd_fifo:fifo_module_inst3|array_reg~284 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.500        ; 2.541      ; 3.599      ;
+--------+---------------------------------------+------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                          ;
+--------+----------------------------------------------+----------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock                                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+
; -1.396 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.052     ; 2.331      ;
; -1.390 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.052     ; 2.325      ;
; -1.330 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.052     ; 2.265      ;
; -1.323 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.052     ; 2.258      ;
; -1.263 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.052     ; 2.198      ;
; -1.254 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.052     ; 2.189      ;
; -1.201 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[6]  ; clk                                          ; clk         ; 1.000        ; -0.042     ; 2.146      ;
; -1.200 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[8]  ; clk                                          ; clk         ; 1.000        ; -0.042     ; 2.145      ;
; -1.199 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[7]  ; clk                                          ; clk         ; 1.000        ; -0.042     ; 2.144      ;
; -1.189 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[14] ; clk                                          ; clk         ; 1.000        ; -0.047     ; 2.129      ;
; -1.188 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.052     ; 2.123      ;
; -1.188 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.052     ; 2.123      ;
; -1.182 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[18] ; clk                                          ; clk         ; 1.000        ; -0.047     ; 2.122      ;
; -1.182 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[13] ; clk                                          ; clk         ; 1.000        ; -0.047     ; 2.122      ;
; -1.182 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[15] ; clk                                          ; clk         ; 1.000        ; -0.047     ; 2.122      ;
; -1.182 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.047     ; 2.122      ;
; -1.175 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[21] ; clk                                          ; clk         ; 1.000        ; -0.047     ; 2.115      ;
; -1.174 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[22] ; clk                                          ; clk         ; 1.000        ; -0.047     ; 2.114      ;
; -1.130 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[6]  ; clk                                          ; clk         ; 1.000        ; -0.042     ; 2.075      ;
; -1.129 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[8]  ; clk                                          ; clk         ; 1.000        ; -0.042     ; 2.074      ;
; -1.128 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[7]  ; clk                                          ; clk         ; 1.000        ; -0.042     ; 2.073      ;
; -1.118 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.052     ; 2.053      ;
; -1.118 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[14] ; clk                                          ; clk         ; 1.000        ; -0.047     ; 2.058      ;
; -1.113 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.052     ; 2.048      ;
; -1.111 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[18] ; clk                                          ; clk         ; 1.000        ; -0.047     ; 2.051      ;
; -1.111 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[13] ; clk                                          ; clk         ; 1.000        ; -0.047     ; 2.051      ;
; -1.111 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[15] ; clk                                          ; clk         ; 1.000        ; -0.047     ; 2.051      ;
; -1.111 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.047     ; 2.051      ;
; -1.104 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[21] ; clk                                          ; clk         ; 1.000        ; -0.047     ; 2.044      ;
; -1.103 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[22] ; clk                                          ; clk         ; 1.000        ; -0.047     ; 2.043      ;
; -1.055 ; clock_divider_module:clk_inst|divcounter[11] ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.052     ; 1.990      ;
; -1.041 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.052     ; 1.976      ;
; -0.992 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[6]  ; clk                                          ; clk         ; 1.000        ; -0.042     ; 1.937      ;
; -0.991 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[8]  ; clk                                          ; clk         ; 1.000        ; -0.042     ; 1.936      ;
; -0.990 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[7]  ; clk                                          ; clk         ; 1.000        ; -0.042     ; 1.935      ;
; -0.989 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.047     ; 1.929      ;
; -0.981 ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.047     ; 1.921      ;
; -0.980 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[14] ; clk                                          ; clk         ; 1.000        ; -0.047     ; 1.920      ;
; -0.976 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.047     ; 1.916      ;
; -0.973 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[18] ; clk                                          ; clk         ; 1.000        ; -0.047     ; 1.913      ;
; -0.973 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[13] ; clk                                          ; clk         ; 1.000        ; -0.047     ; 1.913      ;
; -0.973 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[15] ; clk                                          ; clk         ; 1.000        ; -0.047     ; 1.913      ;
; -0.973 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.047     ; 1.913      ;
; -0.966 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[21] ; clk                                          ; clk         ; 1.000        ; -0.047     ; 1.906      ;
; -0.965 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[22] ; clk                                          ; clk         ; 1.000        ; -0.047     ; 1.905      ;
; -0.918 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.047     ; 1.858      ;
; -0.847 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.047     ; 1.787      ;
; -0.841 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.047     ; 1.781      ;
; -0.824 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[22] ; clk                                          ; clk         ; 1.000        ; -0.052     ; 1.759      ;
; -0.794 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.500        ; 1.706      ; 3.082      ;
; -0.793 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.500        ; 1.706      ; 3.081      ;
; -0.792 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.500        ; 1.706      ; 3.080      ;
; -0.782 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.500        ; 1.701      ; 3.065      ;
; -0.782 ; clock_divider_module:clk_inst|divcounter[19] ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.047     ; 1.722      ;
; -0.779 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[22] ; clk                                          ; clk         ; 1.000        ; -0.052     ; 1.714      ;
; -0.775 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.500        ; 1.701      ; 3.058      ;
; -0.775 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.500        ; 1.701      ; 3.058      ;
; -0.775 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.500        ; 1.701      ; 3.058      ;
; -0.775 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.500        ; 1.701      ; 3.058      ;
; -0.775 ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; clk         ; 1.000        ; -0.047     ; 1.715      ;
; -0.768 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.500        ; 1.701      ; 3.051      ;
; -0.767 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.500        ; 1.701      ; 3.050      ;
; -0.758 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[22] ; clk                                          ; clk         ; 1.000        ; -0.052     ; 1.693      ;
; -0.751 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[21] ; clk                                          ; clk         ; 1.000        ; -0.052     ; 1.686      ;
; -0.745 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[21] ; clk                                          ; clk         ; 1.000        ; -0.052     ; 1.680      ;
; -0.710 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[22] ; clk                                          ; clk         ; 1.000        ; -0.052     ; 1.645      ;
; -0.691 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[22] ; clk                                          ; clk         ; 1.000        ; -0.052     ; 1.626      ;
; -0.685 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[21] ; clk                                          ; clk         ; 1.000        ; -0.052     ; 1.620      ;
; -0.678 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[21] ; clk                                          ; clk         ; 1.000        ; -0.052     ; 1.613      ;
; -0.676 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk                                          ; clk         ; 1.000        ; -0.047     ; 1.616      ;
; -0.676 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk                                          ; clk         ; 1.000        ; -0.047     ; 1.616      ;
; -0.676 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk                                          ; clk         ; 1.000        ; -0.047     ; 1.616      ;
; -0.642 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[22] ; clk                                          ; clk         ; 1.000        ; -0.052     ; 1.577      ;
; -0.632 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[14] ; clk                                          ; clk         ; 1.000        ; -0.052     ; 1.567      ;
; -0.618 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[21] ; clk                                          ; clk         ; 1.000        ; -0.052     ; 1.553      ;
; -0.616 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[22] ; clk                                          ; clk         ; 1.000        ; -0.052     ; 1.551      ;
; -0.612 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[14] ; clk                                          ; clk         ; 1.000        ; -0.052     ; 1.547      ;
; -0.611 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[18] ; clk                                          ; clk         ; 1.000        ; -0.052     ; 1.546      ;
; -0.609 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[21] ; clk                                          ; clk         ; 1.000        ; -0.052     ; 1.544      ;
; -0.584 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk                                          ; clk         ; 1.000        ; -0.047     ; 1.524      ;
; -0.584 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk                                          ; clk         ; 1.000        ; -0.047     ; 1.524      ;
; -0.584 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk                                          ; clk         ; 1.000        ; -0.047     ; 1.524      ;
; -0.578 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[18] ; clk                                          ; clk         ; 1.000        ; -0.052     ; 1.513      ;
; -0.578 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[15] ; clk                                          ; clk         ; 1.000        ; -0.052     ; 1.513      ;
; -0.578 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[22] ; clk                                          ; clk         ; 1.000        ; -0.052     ; 1.513      ;
; -0.577 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[13] ; clk                                          ; clk         ; 1.000        ; -0.052     ; 1.512      ;
; -0.567 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[14] ; clk                                          ; clk         ; 1.000        ; -0.052     ; 1.502      ;
; -0.566 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[18] ; clk                                          ; clk         ; 1.000        ; -0.052     ; 1.501      ;
; -0.546 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[22] ; clk                                          ; clk         ; 1.000        ; -0.052     ; 1.481      ;
; -0.546 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[14] ; clk                                          ; clk         ; 1.000        ; -0.052     ; 1.481      ;
; -0.545 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[18] ; clk                                          ; clk         ; 1.000        ; -0.052     ; 1.480      ;
; -0.544 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk                                          ; clk         ; 1.000        ; -0.047     ; 1.484      ;
; -0.544 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk                                          ; clk         ; 1.000        ; -0.047     ; 1.484      ;
; -0.544 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk                                          ; clk         ; 1.000        ; -0.047     ; 1.484      ;
; -0.544 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[6]  ; clk                                          ; clk         ; 1.000        ; -0.047     ; 1.484      ;
; -0.544 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[8]  ; clk                                          ; clk         ; 1.000        ; -0.047     ; 1.484      ;
; -0.544 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[7]  ; clk                                          ; clk         ; 1.000        ; -0.047     ; 1.484      ;
; -0.543 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[21] ; clk                                          ; clk         ; 1.000        ; -0.052     ; 1.478      ;
; -0.543 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[21] ; clk                                          ; clk         ; 1.000        ; -0.052     ; 1.478      ;
; -0.532 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk                                          ; clk         ; 1.000        ; -0.047     ; 1.472      ;
+--------+----------------------------------------------+----------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'adder_module:adder_module_inst_1|output_1[0]'                                                                                                                                                        ;
+--------+---------------------------------------+------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                  ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; -0.817 ; lcd_fifo:fifo_module_inst3|buffer[1]  ; lcd_fifo:fifo_module_inst3|array_reg~81  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.767      ; 2.950      ;
; -0.811 ; lcd_fifo:fifo_module_inst3|buffer[15] ; lcd_fifo:fifo_module_inst3|array_reg~95  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.791      ; 2.980      ;
; -0.800 ; lcd_fifo:fifo_module_inst3|buffer[1]  ; lcd_fifo:fifo_module_inst3|array_reg~417 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 4.003      ; 3.203      ;
; -0.751 ; lcd_fifo:fifo_module_inst3|buffer[0]  ; lcd_fifo:fifo_module_inst3|array_reg~80  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.987      ; 3.236      ;
; -0.750 ; lcd_fifo:fifo_module_inst3|buffer[14] ; lcd_fifo:fifo_module_inst3|array_reg~94  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.769      ; 3.019      ;
; -0.742 ; lcd_fifo:fifo_module_inst3|buffer[1]  ; lcd_fifo:fifo_module_inst3|array_reg~353 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.896      ; 3.154      ;
; -0.739 ; lcd_fifo:fifo_module_inst3|buffer[1]  ; lcd_fifo:fifo_module_inst3|array_reg~481 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.943      ; 3.204      ;
; -0.735 ; lcd_fifo:fifo_module_inst3|buffer[12] ; lcd_fifo:fifo_module_inst3|array_reg~92  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.582      ; 2.847      ;
; -0.726 ; lcd_fifo:fifo_module_inst3|buffer[5]  ; lcd_fifo:fifo_module_inst3|array_reg~85  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.584      ; 2.858      ;
; -0.723 ; lcd_fifo:fifo_module_inst3|buffer[7]  ; lcd_fifo:fifo_module_inst3|array_reg~87  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.886      ; 3.163      ;
; -0.723 ; lcd_fifo:fifo_module_inst3|buffer[1]  ; lcd_fifo:fifo_module_inst3|array_reg~1   ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.675      ; 2.952      ;
; -0.714 ; lcd_fifo:fifo_module_inst3|buffer[11] ; lcd_fifo:fifo_module_inst3|array_reg~491 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.992      ; 3.278      ;
; -0.714 ; lcd_fifo:fifo_module_inst3|buffer[1]  ; lcd_fifo:fifo_module_inst3|array_reg~209 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.639      ; 2.925      ;
; -0.713 ; lcd_fifo:fifo_module_inst3|buffer[1]  ; lcd_fifo:fifo_module_inst3|array_reg~225 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.694      ; 2.981      ;
; -0.707 ; lcd_fifo:fifo_module_inst3|buffer[12] ; lcd_fifo:fifo_module_inst3|array_reg~492 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.827      ; 3.120      ;
; -0.704 ; lcd_fifo:fifo_module_inst3|buffer[0]  ; lcd_fifo:fifo_module_inst3|array_reg~464 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 4.146      ; 3.442      ;
; -0.704 ; lcd_fifo:fifo_module_inst3|buffer[5]  ; lcd_fifo:fifo_module_inst3|array_reg~5   ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.546      ; 2.842      ;
; -0.701 ; lcd_fifo:fifo_module_inst3|buffer[7]  ; lcd_fifo:fifo_module_inst3|array_reg~7   ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.842      ; 3.141      ;
; -0.696 ; lcd_fifo:fifo_module_inst3|buffer[9]  ; lcd_fifo:fifo_module_inst3|array_reg~361 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.946      ; 3.250      ;
; -0.691 ; lcd_fifo:fifo_module_inst3|buffer[1]  ; lcd_fifo:fifo_module_inst3|array_reg~465 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.880      ; 3.189      ;
; -0.691 ; lcd_fifo:fifo_module_inst3|buffer[9]  ; lcd_fifo:fifo_module_inst3|array_reg~89  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.694      ; 3.003      ;
; -0.684 ; lcd_fifo:fifo_module_inst3|buffer[9]  ; lcd_fifo:fifo_module_inst3|array_reg~9   ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.719      ; 3.035      ;
; -0.683 ; lcd_fifo:fifo_module_inst3|buffer[5]  ; lcd_fifo:fifo_module_inst3|array_reg~357 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.733      ; 3.050      ;
; -0.679 ; lcd_fifo:fifo_module_inst3|buffer[2]  ; lcd_fifo:fifo_module_inst3|array_reg~82  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.674      ; 2.995      ;
; -0.678 ; lcd_fifo:fifo_module_inst3|buffer[11] ; lcd_fifo:fifo_module_inst3|array_reg~11  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.842      ; 3.164      ;
; -0.675 ; lcd_fifo:fifo_module_inst3|buffer[11] ; lcd_fifo:fifo_module_inst3|array_reg~91  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.816      ; 3.141      ;
; -0.673 ; lcd_fifo:fifo_module_inst3|buffer[14] ; lcd_fifo:fifo_module_inst3|array_reg~366 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.910      ; 3.237      ;
; -0.661 ; lcd_fifo:fifo_module_inst3|buffer[7]  ; lcd_fifo:fifo_module_inst3|array_reg~487 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 4.115      ; 3.454      ;
; -0.660 ; lcd_fifo:fifo_module_inst3|buffer[13] ; lcd_fifo:fifo_module_inst3|array_reg~365 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.730      ; 3.070      ;
; -0.657 ; lcd_fifo:fifo_module_inst3|buffer[10] ; lcd_fifo:fifo_module_inst3|array_reg~90  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.687      ; 3.030      ;
; -0.652 ; lcd_fifo:fifo_module_inst3|buffer[0]  ; lcd_fifo:fifo_module_inst3|array_reg~352 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 4.188      ; 3.536      ;
; -0.651 ; lcd_fifo:fifo_module_inst3|buffer[3]  ; lcd_fifo:fifo_module_inst3|array_reg~83  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.973      ; 3.322      ;
; -0.650 ; lcd_fifo:fifo_module_inst3|buffer[6]  ; lcd_fifo:fifo_module_inst3|array_reg~422 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.725      ; 3.075      ;
; -0.647 ; lcd_fifo:fifo_module_inst3|buffer[9]  ; lcd_fifo:fifo_module_inst3|array_reg~489 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.950      ; 3.303      ;
; -0.634 ; lcd_fifo:fifo_module_inst3|buffer[13] ; lcd_fifo:fifo_module_inst3|array_reg~93  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.527      ; 2.893      ;
; -0.631 ; lcd_fifo:fifo_module_inst3|buffer[0]  ; lcd_fifo:fifo_module_inst3|array_reg~480 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 4.073      ; 3.442      ;
; -0.630 ; lcd_fifo:fifo_module_inst3|buffer[12] ; lcd_fifo:fifo_module_inst3|array_reg~12  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.492      ; 2.862      ;
; -0.626 ; lcd_fifo:fifo_module_inst3|buffer[6]  ; lcd_fifo:fifo_module_inst3|array_reg~86  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.491      ; 2.865      ;
; -0.623 ; lcd_fifo:fifo_module_inst3|buffer[5]  ; lcd_fifo:fifo_module_inst3|array_reg~469 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.707      ; 3.084      ;
; -0.618 ; lcd_fifo:fifo_module_inst3|buffer[7]  ; lcd_fifo:fifo_module_inst3|array_reg~423 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 4.061      ; 3.443      ;
; -0.617 ; lcd_fifo:fifo_module_inst3|buffer[0]  ; lcd_fifo:fifo_module_inst3|array_reg~0   ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.886      ; 3.269      ;
; -0.616 ; lcd_fifo:fifo_module_inst3|buffer[12] ; lcd_fifo:fifo_module_inst3|array_reg~364 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.721      ; 3.105      ;
; -0.609 ; lcd_fifo:fifo_module_inst3|buffer[14] ; lcd_fifo:fifo_module_inst3|array_reg~494 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.808      ; 3.199      ;
; -0.608 ; lcd_fifo:fifo_module_inst3|buffer[3]  ; lcd_fifo:fifo_module_inst3|array_reg~355 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 4.186      ; 3.578      ;
; -0.603 ; lcd_fifo:fifo_module_inst3|buffer[14] ; lcd_fifo:fifo_module_inst3|array_reg~174 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.547      ; 2.944      ;
; -0.602 ; lcd_fifo:fifo_module_inst3|buffer[15] ; lcd_fifo:fifo_module_inst3|array_reg~431 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.780      ; 3.178      ;
; -0.602 ; lcd_fifo:fifo_module_inst3|buffer[9]  ; lcd_fifo:fifo_module_inst3|array_reg~425 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.853      ; 3.251      ;
; -0.602 ; lcd_fifo:fifo_module_inst3|buffer[12] ; lcd_fifo:fifo_module_inst3|array_reg~220 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.440      ; 2.838      ;
; -0.602 ; lcd_fifo:fifo_module_inst3|buffer[4]  ; lcd_fifo:fifo_module_inst3|array_reg~84  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.643      ; 3.041      ;
; -0.600 ; lcd_fifo:fifo_module_inst3|buffer[12] ; lcd_fifo:fifo_module_inst3|array_reg~476 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.690      ; 3.090      ;
; -0.600 ; lcd_fifo:fifo_module_inst3|buffer[10] ; lcd_fifo:fifo_module_inst3|array_reg~10  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.684      ; 3.084      ;
; -0.599 ; lcd_fifo:fifo_module_inst3|buffer[10] ; lcd_fifo:fifo_module_inst3|array_reg~474 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.868      ; 3.269      ;
; -0.596 ; lcd_fifo:fifo_module_inst3|buffer[14] ; lcd_fifo:fifo_module_inst3|array_reg~14  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.641      ; 3.045      ;
; -0.596 ; lcd_fifo:fifo_module_inst3|buffer[13] ; lcd_fifo:fifo_module_inst3|array_reg~13  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.450      ; 2.854      ;
; -0.593 ; lcd_fifo:fifo_module_inst3|buffer[13] ; lcd_fifo:fifo_module_inst3|array_reg~477 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.639      ; 3.046      ;
; -0.593 ; lcd_fifo:fifo_module_inst3|buffer[2]  ; lcd_fifo:fifo_module_inst3|array_reg~354 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.824      ; 3.231      ;
; -0.591 ; lcd_fifo:fifo_module_inst3|buffer[15] ; lcd_fifo:fifo_module_inst3|array_reg~223 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.595      ; 3.004      ;
; -0.584 ; lcd_fifo:fifo_module_inst3|buffer[12] ; lcd_fifo:fifo_module_inst3|array_reg~428 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.638      ; 3.054      ;
; -0.582 ; lcd_fifo:fifo_module_inst3|buffer[11] ; lcd_fifo:fifo_module_inst3|array_reg~363 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 4.017      ; 3.435      ;
; -0.580 ; lcd_fifo:fifo_module_inst3|buffer[0]  ; lcd_fifo:fifo_module_inst3|array_reg~416 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 4.043      ; 3.463      ;
; -0.578 ; lcd_fifo:fifo_module_inst3|buffer[12] ; lcd_fifo:fifo_module_inst3|array_reg~236 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.415      ; 2.837      ;
; -0.575 ; lcd_fifo:fifo_module_inst3|buffer[6]  ; lcd_fifo:fifo_module_inst3|array_reg~486 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.670      ; 3.095      ;
; -0.572 ; lcd_fifo:fifo_module_inst3|buffer[7]  ; lcd_fifo:fifo_module_inst3|array_reg~231 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.746      ; 3.174      ;
; -0.572 ; lcd_fifo:fifo_module_inst3|buffer[5]  ; lcd_fifo:fifo_module_inst3|array_reg~229 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.449      ; 2.877      ;
; -0.571 ; lcd_fifo:fifo_module_inst3|buffer[15] ; lcd_fifo:fifo_module_inst3|array_reg~15  ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.625      ; 3.054      ;
; -0.566 ; lcd_fifo:fifo_module_inst3|buffer[10] ; lcd_fifo:fifo_module_inst3|array_reg~234 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.583      ; 3.017      ;
; -0.565 ; lcd_fifo:fifo_module_inst3|buffer[1]  ; lcd_fifo:fifo_module_inst3|array_reg~161 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.567      ; 3.002      ;
; -0.565 ; lcd_fifo:fifo_module_inst3|buffer[3]  ; lcd_fifo:fifo_module_inst3|array_reg~3   ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.891      ; 3.326      ;
; -0.561 ; lcd_fifo:fifo_module_inst3|buffer[11] ; lcd_fifo:fifo_module_inst3|array_reg~475 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.929      ; 3.368      ;
; -0.559 ; lcd_fifo:fifo_module_inst3|buffer[15] ; lcd_fifo:fifo_module_inst3|array_reg~495 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.813      ; 3.254      ;
; -0.559 ; lcd_fifo:fifo_module_inst3|buffer[5]  ; lcd_fifo:fifo_module_inst3|array_reg~485 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.621      ; 3.062      ;
; -0.557 ; lcd_fifo:fifo_module_inst3|buffer[11] ; lcd_fifo:fifo_module_inst3|array_reg~427 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.974      ; 3.417      ;
; -0.555 ; lcd_fifo:fifo_module_inst3|buffer[4]  ; lcd_fifo:fifo_module_inst3|array_reg~484 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.895      ; 3.340      ;
; -0.554 ; lcd_fifo:fifo_module_inst3|buffer[9]  ; lcd_fifo:fifo_module_inst3|array_reg~217 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.572      ; 3.018      ;
; -0.551 ; lcd_fifo:fifo_module_inst3|buffer[7]  ; lcd_fifo:fifo_module_inst3|array_reg~359 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.952      ; 3.401      ;
; -0.550 ; lcd_fifo:fifo_module_inst3|buffer[6]  ; lcd_fifo:fifo_module_inst3|array_reg~6   ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.477      ; 2.927      ;
; -0.548 ; lcd_fifo:fifo_module_inst3|buffer[11] ; lcd_fifo:fifo_module_inst3|array_reg~235 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.662      ; 3.114      ;
; -0.547 ; lcd_fifo:fifo_module_inst3|buffer[0]  ; lcd_fifo:fifo_module_inst3|array_reg~160 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.799      ; 3.252      ;
; -0.546 ; lcd_fifo:fifo_module_inst3|buffer[12] ; lcd_fifo:fifo_module_inst3|array_reg~172 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.416      ; 2.870      ;
; -0.545 ; lcd_fifo:fifo_module_inst3|buffer[10] ; lcd_fifo:fifo_module_inst3|array_reg~362 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.807      ; 3.262      ;
; -0.543 ; lcd_fifo:fifo_module_inst3|buffer[15] ; lcd_fifo:fifo_module_inst3|array_reg~159 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.778      ; 3.235      ;
; -0.543 ; lcd_fifo:fifo_module_inst3|buffer[0]  ; lcd_fifo:fifo_module_inst3|array_reg~224 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.805      ; 3.262      ;
; -0.540 ; lcd_fifo:fifo_module_inst3|buffer[14] ; lcd_fifo:fifo_module_inst3|array_reg~430 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.776      ; 3.236      ;
; -0.540 ; lcd_fifo:fifo_module_inst3|buffer[13] ; lcd_fifo:fifo_module_inst3|array_reg~221 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.418      ; 2.878      ;
; -0.537 ; lcd_fifo:fifo_module_inst3|buffer[2]  ; lcd_fifo:fifo_module_inst3|array_reg~482 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.783      ; 3.246      ;
; -0.536 ; lcd_fifo:fifo_module_inst3|buffer[2]  ; lcd_fifo:fifo_module_inst3|array_reg~466 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.801      ; 3.265      ;
; -0.534 ; lcd_fifo:fifo_module_inst3|buffer[14] ; lcd_fifo:fifo_module_inst3|array_reg~238 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.553      ; 3.019      ;
; -0.534 ; lcd_fifo:fifo_module_inst3|buffer[15] ; lcd_fifo:fifo_module_inst3|array_reg~239 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.562      ; 3.028      ;
; -0.533 ; lcd_fifo:fifo_module_inst3|buffer[14] ; lcd_fifo:fifo_module_inst3|array_reg~478 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.821      ; 3.288      ;
; -0.532 ; lcd_fifo:fifo_module_inst3|buffer[14] ; lcd_fifo:fifo_module_inst3|array_reg~222 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.511      ; 2.979      ;
; -0.530 ; lcd_fifo:fifo_module_inst3|buffer[3]  ; lcd_fifo:fifo_module_inst3|array_reg~467 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 4.083      ; 3.553      ;
; -0.530 ; lcd_fifo:fifo_module_inst3|buffer[13] ; lcd_fifo:fifo_module_inst3|array_reg~429 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.598      ; 3.068      ;
; -0.528 ; lcd_fifo:fifo_module_inst3|buffer[6]  ; lcd_fifo:fifo_module_inst3|array_reg~470 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.593      ; 3.065      ;
; -0.528 ; lcd_fifo:fifo_module_inst3|buffer[2]  ; lcd_fifo:fifo_module_inst3|array_reg~418 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.747      ; 3.219      ;
; -0.528 ; lcd_fifo:fifo_module_inst3|buffer[12] ; lcd_fifo:fifo_module_inst3|array_reg~156 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.646      ; 3.118      ;
; -0.528 ; lcd_fifo:fifo_module_inst3|buffer[11] ; lcd_fifo:fifo_module_inst3|array_reg~219 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.684      ; 3.156      ;
; -0.525 ; lcd_fifo:fifo_module_inst3|buffer[6]  ; lcd_fifo:fifo_module_inst3|array_reg~358 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.610      ; 3.085      ;
; -0.525 ; lcd_fifo:fifo_module_inst3|buffer[4]  ; lcd_fifo:fifo_module_inst3|array_reg~228 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.573      ; 3.048      ;
; -0.523 ; lcd_fifo:fifo_module_inst3|buffer[9]  ; lcd_fifo:fifo_module_inst3|array_reg~233 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.545      ; 3.022      ;
; -0.520 ; lcd_fifo:fifo_module_inst3|buffer[15] ; lcd_fifo:fifo_module_inst3|array_reg~367 ; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0.000        ; 3.851      ; 3.331      ;
+--------+---------------------------------------+------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_divider_module:clk_inst|divcounter[23]'                                                                                                                                                                                                                                                   ;
+-------+----------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                                                                                                 ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; 0.166 ; fifo_module:fifo_module_inst1|r_ptr_reg[2]         ; fifo_module:fifo_module_inst1|r_ptr_reg[2]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.057      ; 0.307      ;
; 0.166 ; fifo_module:fifo_module_inst1|r_ptr_reg[1]         ; fifo_module:fifo_module_inst1|r_ptr_reg[1]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.057      ; 0.307      ;
; 0.167 ; fifo_module:fifo_module_inst1|r_ptr_reg[4]         ; fifo_module:fifo_module_inst1|r_ptr_reg[4]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.056      ; 0.307      ;
; 0.167 ; fifo_module:fifo_module_inst1|r_ptr_reg[3]         ; fifo_module:fifo_module_inst1|r_ptr_reg[3]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.056      ; 0.307      ;
; 0.173 ; queue_module1:queue_module_inst1|r_ptr_reg[0]      ; queue_module1:queue_module_inst1|r_ptr_reg[0]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.057      ; 0.314      ;
; 0.174 ; fifo_module:fifo_module_inst1|r_ptr_reg[0]         ; fifo_module:fifo_module_inst1|r_ptr_reg[0]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.056      ; 0.314      ;
; 0.174 ; queue_module1:queue_module_inst1|r_ptr_reg[3]      ; queue_module1:queue_module_inst1|r_ptr_reg[3]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; queue_module1:queue_module_inst1|r_ptr_reg[4]      ; queue_module1:queue_module_inst1|r_ptr_reg[4]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; queue_module1:queue_module_inst1|r_ptr_reg[2]      ; queue_module1:queue_module_inst1|r_ptr_reg[2]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; queue_module1:queue_module_inst1|r_ptr_reg[1]      ; queue_module1:queue_module_inst1|r_ptr_reg[1]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; lcd_module:write_to_lcd_inst|cursor_address[5]     ; lcd_module:write_to_lcd_inst|cursor_address[5]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; lcd_module:write_to_lcd_inst|cursor_address[2]     ; lcd_module:write_to_lcd_inst|cursor_address[2]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; lcd_module:write_to_lcd_inst|cursor_address[4]     ; lcd_module:write_to_lcd_inst|cursor_address[4]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.307      ;
; 0.175 ; lcd_module:write_to_lcd_inst|enable                ; lcd_module:write_to_lcd_inst|enable                                                                                     ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; lcd_module:write_to_lcd_inst|rs                    ; lcd_module:write_to_lcd_inst|rs                                                                                         ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; lcd_module:write_to_lcd_inst|up_counter[3]         ; lcd_module:write_to_lcd_inst|up_counter[3]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; lcd_module:write_to_lcd_inst|point_counter[1]      ; lcd_module:write_to_lcd_inst|point_counter[1]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; lcd_module:write_to_lcd_inst|result_title_finished ; lcd_module:write_to_lcd_inst|result_title_finished                                                                      ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; lcd_module:write_to_lcd_inst|entry_1_finished      ; lcd_module:write_to_lcd_inst|entry_1_finished                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; lcd_module:write_to_lcd_inst|write_address         ; lcd_module:write_to_lcd_inst|write_address                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; lcd_module:write_to_lcd_inst|start_writing_result  ; lcd_module:write_to_lcd_inst|start_writing_result                                                                       ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.307      ;
; 0.182 ; lcd_module:write_to_lcd_inst|up_counter[2]         ; lcd_module:write_to_lcd_inst|up_counter[2]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.314      ;
; 0.201 ; lcd_module:write_to_lcd_inst|already_read          ; lcd_module:write_to_lcd_inst|already_read                                                                               ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; lcd_fifo:fifo_module_inst3|w_ptr_reg[4]            ; lcd_fifo:fifo_module_inst3|w_ptr_reg[4]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; lcd_fifo:fifo_module_inst3|full_reg                ; lcd_fifo:fifo_module_inst3|full_reg                                                                                     ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.022      ; 0.307      ;
; 0.223 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|lcd_data[0]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.353      ; 0.660      ;
; 0.246 ; fifo_module:fifo_module_inst1|r_ptr_reg[0]         ; fifo_module:fifo_module_inst1|r_ptr_reg[3]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.056      ; 0.386      ;
; 0.253 ; lcd_fifo:fifo_module_inst3|r_ptr_reg[4]            ; lcd_fifo:fifo_module_inst3|r_ptr_reg[4]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.386      ;
; 0.255 ; lcd_fifo:fifo_module_inst3|output_1[3]             ; bcd_converter:bcd_converter_inst|bcd_number[3]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.387      ;
; 0.267 ; lcd_module:write_to_lcd_inst|lcd_data[7]           ; lcd_module:write_to_lcd_inst|lcd_data[7]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.399      ;
; 0.267 ; lcd_module:write_to_lcd_inst|entry_1_finished      ; lcd_module:write_to_lcd_inst|cursor_address[6]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.399      ;
; 0.271 ; adder_module:adder_module_inst_1|output_1[0]       ; lcd_fifo:fifo_module_inst3|w_ptr_reg[3]                                                                                 ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.276      ; 1.756      ;
; 0.271 ; adder_module:adder_module_inst_1|output_1[0]       ; lcd_fifo:fifo_module_inst3|w_ptr_reg[1]                                                                                 ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.276      ; 1.756      ;
; 0.271 ; adder_module:adder_module_inst_1|output_1[0]       ; lcd_fifo:fifo_module_inst3|w_ptr_reg[0]                                                                                 ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.276      ; 1.756      ;
; 0.271 ; adder_module:adder_module_inst_1|output_1[0]       ; lcd_fifo:fifo_module_inst3|w_ptr_reg[2]                                                                                 ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.276      ; 1.756      ;
; 0.272 ; lcd_module:write_to_lcd_inst|lcd_data[2]           ; lcd_module:write_to_lcd_inst|lcd_data[2]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.404      ;
; 0.272 ; lcd_module:write_to_lcd_inst|lcd_data[1]           ; lcd_module:write_to_lcd_inst|lcd_data[1]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.404      ;
; 0.273 ; lcd_module:write_to_lcd_inst|lcd_data[5]           ; lcd_module:write_to_lcd_inst|lcd_data[5]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.405      ;
; 0.273 ; lcd_module:write_to_lcd_inst|result_title_finished ; lcd_module:write_to_lcd_inst|start_writing_result                                                                       ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.405      ;
; 0.274 ; lcd_module:write_to_lcd_inst|lcd_data[6]           ; lcd_module:write_to_lcd_inst|lcd_data[6]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.406      ;
; 0.278 ; queue_module2:queue_module_inst2|output_1[5]       ; fifo_module:fifo_module_inst1|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.234      ; 0.616      ;
; 0.281 ; queue_module2:queue_module_inst2|output_1[4]       ; fifo_module:fifo_module_inst1|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.234      ; 0.619      ;
; 0.287 ; queue_module2:queue_module_inst2|output_1[6]       ; fifo_module:fifo_module_inst1|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.234      ; 0.625      ;
; 0.291 ; adder_module:adder_module_inst_1|output_1[0]       ; lcd_fifo:fifo_module_inst3|w_ptr_reg[4]                                                                                 ; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 1.290      ; 1.790      ;
; 0.292 ; fifo_module:fifo_module_inst1|r_ptr_reg[1]         ; fifo_module:fifo_module_inst1|r_ptr_reg[2]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.057      ; 0.433      ;
; 0.292 ; lcd_module:write_to_lcd_inst|up_counter[0]         ; lcd_module:write_to_lcd_inst|up_counter[3]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.424      ;
; 0.297 ; lcd_module:write_to_lcd_inst|up_counter[0]         ; lcd_module:write_to_lcd_inst|up_counter[2]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.429      ;
; 0.300 ; queue_module1:queue_module_inst1|r_ptr_reg[1]      ; queue_module1:queue_module_inst1|r_ptr_reg[3]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.433      ;
; 0.301 ; lcd_fifo:fifo_module_inst3|r_ptr_reg[1]            ; lcd_fifo:fifo_module_inst3|r_ptr_reg[1]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.056      ; 0.441      ;
; 0.305 ; queue_module1:queue_module_inst1|r_ptr_reg[2]      ; queue_module1:queue_module_inst1|r_ptr_reg[3]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.438      ;
; 0.305 ; queue_module1:queue_module_inst1|r_ptr_reg[2]      ; queue_module1:queue_module_inst1|r_ptr_reg[4]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.438      ;
; 0.307 ; lcd_fifo:fifo_module_inst3|r_ptr_reg[3]            ; lcd_fifo:fifo_module_inst3|r_ptr_reg[3]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.440      ;
; 0.309 ; lcd_fifo:fifo_module_inst3|r_ptr_reg[2]            ; lcd_fifo:fifo_module_inst3|r_ptr_reg[2]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.442      ;
; 0.312 ; queue_module1:queue_module_inst1|r_ptr_reg[3]      ; queue_module1:queue_module_inst1|r_ptr_reg[4]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.445      ;
; 0.317 ; lcd_fifo:fifo_module_inst3|r_ptr_reg[0]            ; lcd_fifo:fifo_module_inst3|r_ptr_reg[0]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.056      ; 0.457      ;
; 0.321 ; queue_module1:queue_module_inst1|r_ptr_reg[3]      ; queue_module1:queue_module_inst1|r_ptr_reg[2]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.454      ;
; 0.325 ; queue_module1:queue_module_inst1|r_ptr_reg[2]      ; queue_module2:queue_module_inst2|output_1[4]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.458      ;
; 0.326 ; queue_module1:queue_module_inst1|r_ptr_reg[2]      ; queue_module2:queue_module_inst2|output_1[6]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.459      ;
; 0.327 ; queue_module1:queue_module_inst1|r_ptr_reg[4]      ; queue_module2:queue_module_inst2|output_1[5]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.460      ;
; 0.330 ; lcd_module:write_to_lcd_inst|up_counter[3]         ; lcd_module:write_to_lcd_inst|up_counter[2]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.462      ;
; 0.334 ; lcd_module:write_to_lcd_inst|lcd_data[3]           ; lcd_module:write_to_lcd_inst|lcd_data[3]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.466      ;
; 0.340 ; lcd_module:write_to_lcd_inst|lcd_data[4]           ; lcd_module:write_to_lcd_inst|lcd_data[4]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.472      ;
; 0.342 ; lcd_module:write_to_lcd_inst|cursor_address[1]     ; lcd_module:write_to_lcd_inst|cursor_address[1]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.475      ;
; 0.344 ; lcd_module:write_to_lcd_inst|up_counter[2]         ; lcd_module:write_to_lcd_inst|up_counter[3]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.476      ;
; 0.344 ; queue_module1:queue_module_inst1|r_ptr_reg[4]      ; queue_module2:queue_module_inst2|output_1[4]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.477      ;
; 0.346 ; queue_module1:queue_module_inst1|r_ptr_reg[1]      ; queue_module2:queue_module_inst2|output_1[5]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.479      ;
; 0.348 ; lcd_module:write_to_lcd_inst|cursor_address[3]     ; lcd_module:write_to_lcd_inst|cursor_address[3]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.481      ;
; 0.352 ; queue_module1:queue_module_inst1|r_ptr_reg[1]      ; queue_module2:queue_module_inst2|output_1[6]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.485      ;
; 0.354 ; queue_module1:queue_module_inst1|r_ptr_reg[1]      ; queue_module1:queue_module_inst1|r_ptr_reg[2]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.487      ;
; 0.355 ; queue_module1:queue_module_inst1|r_ptr_reg[1]      ; queue_module1:queue_module_inst1|r_ptr_reg[4]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.488      ;
; 0.355 ; lcd_module:write_to_lcd_inst|point_counter[0]      ; lcd_module:write_to_lcd_inst|point_counter[1]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.487      ;
; 0.358 ; queue_module1:queue_module_inst1|r_ptr_reg[3]      ; queue_module2:queue_module_inst2|output_1[4]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.491      ;
; 0.361 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|write_address                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.353      ; 0.798      ;
; 0.365 ; lcd_module:write_to_lcd_inst|cursor_address[6]     ; lcd_module:write_to_lcd_inst|cursor_address[6]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.497      ;
; 0.365 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|lcd_data[5]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.350      ; 0.799      ;
; 0.366 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|lcd_data[4]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.350      ; 0.800      ;
; 0.371 ; queue_module1:queue_module_inst1|r_ptr_reg[3]      ; queue_module2:queue_module_inst2|output_1[6]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.504      ;
; 0.382 ; queue_module1:queue_module_inst1|r_ptr_reg[4]      ; queue_module2:queue_module_inst2|output_1[6]                                                                            ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.515      ;
; 0.399 ; fifo_module:fifo_module_inst1|r_ptr_reg[3]         ; fifo_module:fifo_module_inst1|r_ptr_reg[4]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.056      ; 0.539      ;
; 0.399 ; fifo_module:fifo_module_inst1|r_ptr_reg[0]         ; fifo_module:fifo_module_inst1|r_ptr_reg[4]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.056      ; 0.539      ;
; 0.412 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|already_read                                                                               ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.022      ; 0.518      ;
; 0.413 ; lcd_module:write_to_lcd_inst|command_delay         ; lcd_module:write_to_lcd_inst|enable                                                                                     ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.046      ; 0.543      ;
; 0.415 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|entry_1_finished                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.350      ; 0.849      ;
; 0.421 ; lcd_module:write_to_lcd_inst|write_address         ; lcd_module:write_to_lcd_inst|point_counter[1]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.046      ; 0.551      ;
; 0.425 ; lcd_module:write_to_lcd_inst|cursor_address[5]     ; lcd_module:write_to_lcd_inst|lcd_data[5]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.557      ;
; 0.428 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|cursor_address[5]                                                                          ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.351      ; 0.863      ;
; 0.443 ; fifo_module:fifo_module_inst1|r_ptr_reg[3]         ; fifo_module:fifo_module_inst1|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0~porta_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.032      ; 0.579      ;
; 0.446 ; lcd_module:write_to_lcd_inst|start_writing_result  ; lcd_module:write_to_lcd_inst|result_title_finished                                                                      ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.048      ; 0.578      ;
; 0.456 ; lcd_fifo:fifo_module_inst3|r_ptr_reg[3]            ; lcd_fifo:fifo_module_inst3|r_ptr_reg[4]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.589      ;
; 0.457 ; fifo_module:fifo_module_inst1|r_ptr_reg[2]         ; fifo_module:fifo_module_inst1|r_ptr_reg[3]                                                                              ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.054      ; 0.595      ;
; 0.464 ; lcd_fifo:fifo_module_inst3|r_ptr_reg[0]            ; lcd_fifo:fifo_module_inst3|r_ptr_reg[1]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.056      ; 0.604      ;
; 0.465 ; lcd_module:write_to_lcd_inst|point_counter[2]      ; lcd_module:write_to_lcd_inst|entry_from_fifo[0]                                                                         ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.598      ;
; 0.466 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|lcd_data[7]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.350      ; 0.900      ;
; 0.467 ; lcd_fifo:fifo_module_inst3|r_ptr_reg[2]            ; lcd_fifo:fifo_module_inst3|r_ptr_reg[3]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.600      ;
; 0.468 ; queue_module1:queue_module_inst1|r_ptr_reg[0]      ; queue_module1:queue_module_inst1|r_ptr_reg[3]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; -0.155     ; 0.397      ;
; 0.468 ; lcd_module:write_to_lcd_inst|start_writing_entry_1 ; lcd_module:write_to_lcd_inst|lcd_data[3]                                                                                ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.350      ; 0.902      ;
; 0.470 ; lcd_fifo:fifo_module_inst3|r_ptr_reg[2]            ; lcd_fifo:fifo_module_inst3|r_ptr_reg[4]                                                                                 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.049      ; 0.603      ;
; 0.472 ; fifo_module:fifo_module_inst1|r_ptr_reg[4]         ; fifo_module:fifo_module_inst1|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0~porta_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.032      ; 0.608      ;
; 0.472 ; queue_module1:queue_module_inst1|r_ptr_reg[0]      ; queue_module1:queue_module_inst1|r_ptr_reg[1]                                                                           ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; -0.155     ; 0.401      ;
; 0.473 ; fifo_module:fifo_module_inst1|r_ptr_reg[1]         ; fifo_module:fifo_module_inst1|altsyncram:array_reg_rtl_0|altsyncram_6fg1:auto_generated|ram_block1a0~portb_address_reg0 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 0.000        ; 0.032      ; 0.609      ;
+-------+----------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                          ;
+-------+----------------------------------------------+----------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock                                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+
; 0.290 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[10] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.421      ;
; 0.290 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.421      ;
; 0.296 ; clock_divider_module:clk_inst|divcounter[11] ; clock_divider_module:clk_inst|divcounter[11] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.427      ;
; 0.297 ; clock_divider_module:clk_inst|divcounter[19] ; clock_divider_module:clk_inst|divcounter[19] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.428      ;
; 0.297 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[17] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.428      ;
; 0.297 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[12] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.428      ;
; 0.297 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.428      ;
; 0.297 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[3]  ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.428      ;
; 0.297 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[1]  ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.428      ;
; 0.298 ; clock_divider_module:clk_inst|divcounter[20] ; clock_divider_module:clk_inst|divcounter[20] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.429      ;
; 0.298 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[4]  ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.429      ;
; 0.298 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[2]  ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.429      ;
; 0.299 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[16] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.430      ;
; 0.309 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[0]  ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.440      ;
; 0.439 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[10] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.570      ;
; 0.446 ; clock_divider_module:clk_inst|divcounter[19] ; clock_divider_module:clk_inst|divcounter[20] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.577      ;
; 0.446 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[4]  ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.577      ;
; 0.446 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[2]  ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.577      ;
; 0.448 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[11] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.579      ;
; 0.448 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[16] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.579      ;
; 0.450 ; clock_divider_module:clk_inst|divcounter[11] ; clock_divider_module:clk_inst|divcounter[12] ; clk                                          ; clk         ; 0.000        ; 0.042      ; 0.576      ;
; 0.452 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[15] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.583      ;
; 0.452 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.583      ;
; 0.453 ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[18] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.584      ;
; 0.454 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[13] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.585      ;
; 0.455 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[10] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.586      ;
; 0.456 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.587      ;
; 0.456 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[3]  ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.587      ;
; 0.456 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[1]  ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.587      ;
; 0.456 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[12] ; clk                                          ; clk         ; 0.000        ; 0.042      ; 0.582      ;
; 0.457 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[17] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.588      ;
; 0.458 ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[19] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.589      ;
; 0.459 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[4]  ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.590      ;
; 0.459 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[2]  ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.590      ;
; 0.461 ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[20] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.592      ;
; 0.502 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[11] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.633      ;
; 0.503 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.634      ;
; 0.506 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[7]  ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.637      ;
; 0.506 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[10] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.637      ;
; 0.509 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.640      ;
; 0.509 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[3]  ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.640      ;
; 0.509 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[19] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.640      ;
; 0.510 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[12] ; clk                                          ; clk         ; 0.000        ; 0.042      ; 0.636      ;
; 0.511 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[17] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.642      ;
; 0.512 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[4]  ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.643      ;
; 0.512 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[20] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.643      ;
; 0.515 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[16] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.646      ;
; 0.518 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[11] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.649      ;
; 0.522 ; clock_divider_module:clk_inst|divcounter[2]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.653      ;
; 0.522 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[3]  ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.653      ;
; 0.523 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[19] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.654      ;
; 0.524 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.655      ;
; 0.524 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[16] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.655      ;
; 0.525 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[4]  ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.656      ;
; 0.526 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[12] ; clk                                          ; clk         ; 0.000        ; 0.042      ; 0.652      ;
; 0.526 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[20] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.657      ;
; 0.527 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[10] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.658      ;
; 0.528 ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[16] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.659      ;
; 0.542 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.000        ; 1.769      ; 2.530      ;
; 0.552 ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[8]  ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.683      ;
; 0.558 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[6]  ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.689      ;
; 0.569 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[11] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.700      ;
; 0.575 ; clock_divider_module:clk_inst|divcounter[1]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.706      ;
; 0.575 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.706      ;
; 0.577 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[19] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.708      ;
; 0.577 ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[12] ; clk                                          ; clk         ; 0.000        ; 0.042      ; 0.703      ;
; 0.578 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[17] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.709      ;
; 0.578 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[10] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.709      ;
; 0.580 ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[21] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.711      ;
; 0.580 ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[20] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.711      ;
; 0.582 ; clock_divider_module:clk_inst|divcounter[11] ; clock_divider_module:clk_inst|divcounter[16] ; clk                                          ; clk         ; 0.000        ; 0.042      ; 0.708      ;
; 0.587 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[17] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.718      ;
; 0.588 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[14] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.719      ;
; 0.588 ; clock_divider_module:clk_inst|divcounter[0]  ; clock_divider_module:clk_inst|divcounter[5]  ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.719      ;
; 0.588 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.719      ;
; 0.588 ; clock_divider_module:clk_inst|divcounter[10] ; clock_divider_module:clk_inst|divcounter[16] ; clk                                          ; clk         ; 0.000        ; 0.042      ; 0.714      ;
; 0.590 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[11] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.721      ;
; 0.591 ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[17] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.722      ;
; 0.591 ; clock_divider_module:clk_inst|divcounter[4]  ; clock_divider_module:clk_inst|divcounter[10] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.722      ;
; 0.597 ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[22] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.728      ;
; 0.598 ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[12] ; clk                                          ; clk         ; 0.000        ; 0.042      ; 0.724      ;
; 0.599 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[18] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.730      ;
; 0.606 ; clock_divider_module:clk_inst|divcounter[17] ; clock_divider_module:clk_inst|divcounter[14] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.737      ;
; 0.609 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[22] ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.000        ; 1.769      ; 2.597      ;
; 0.609 ; clock_divider_module:clk_inst|divcounter[12] ; clock_divider_module:clk_inst|divcounter[13] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.740      ;
; 0.610 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[21] ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.000        ; 1.769      ; 2.598      ;
; 0.613 ; clock_divider_module:clk_inst|divcounter[16] ; clock_divider_module:clk_inst|divcounter[18] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.744      ;
; 0.614 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.000        ; 1.769      ; 2.602      ;
; 0.616 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.000        ; 1.769      ; 2.604      ;
; 0.616 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.000        ; 1.769      ; 2.604      ;
; 0.616 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[15] ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.000        ; 1.769      ; 2.604      ;
; 0.631 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[7]  ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.000        ; 1.774      ; 2.624      ;
; 0.631 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[8]  ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.000        ; 1.774      ; 2.624      ;
; 0.632 ; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[6]  ; clock_divider_module:clk_inst|divcounter[23] ; clk         ; 0.000        ; 1.774      ; 2.625      ;
; 0.634 ; clock_divider_module:clk_inst|divcounter[18] ; clock_divider_module:clk_inst|divcounter[14] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.765      ;
; 0.641 ; clock_divider_module:clk_inst|divcounter[14] ; clock_divider_module:clk_inst|divcounter[14] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.772      ;
; 0.641 ; clock_divider_module:clk_inst|divcounter[3]  ; clock_divider_module:clk_inst|divcounter[9]  ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.772      ;
; 0.641 ; clock_divider_module:clk_inst|divcounter[5]  ; clock_divider_module:clk_inst|divcounter[11] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.772      ;
; 0.642 ; clock_divider_module:clk_inst|divcounter[9]  ; clock_divider_module:clk_inst|divcounter[16] ; clk                                          ; clk         ; 0.000        ; 0.042      ; 0.768      ;
; 0.644 ; clock_divider_module:clk_inst|divcounter[13] ; clock_divider_module:clk_inst|divcounter[19] ; clk                                          ; clk         ; 0.000        ; 0.047      ; 0.775      ;
+-------+----------------------------------------------+----------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                             ;
+-----------------------------------------------+-----------+----------+----------+---------+---------------------+
; Clock                                         ; Setup     ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------+-----------+----------+----------+---------+---------------------+
; Worst-case Slack                              ; -7.362    ; -0.985   ; N/A      ; N/A     ; -3.000              ;
;  adder_module:adder_module_inst_1|output_1[0] ; -2.670    ; -0.985   ; N/A      ; N/A     ; 0.121               ;
;  clk                                          ; -3.754    ; 0.290    ; N/A      ; N/A     ; -3.000              ;
;  clock_divider_module:clk_inst|divcounter[23] ; -7.362    ; 0.166    ; N/A      ; N/A     ; -2.693              ;
; Design-wide TNS                               ; -1181.858 ; -119.311 ; 0.0      ; 0.0     ; -292.255            ;
;  adder_module:adder_module_inst_1|output_1[0] ; -620.358  ; -119.311 ; N/A      ; N/A     ; 0.000               ;
;  clk                                          ; -49.322   ; 0.000    ; N/A      ; N/A     ; -39.000             ;
;  clock_divider_module:clk_inst|divcounter[23] ; -517.057  ; 0.000    ; N/A      ; N/A     ; -253.255            ;
+-----------------------------------------------+-----------+----------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; rs            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rw            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; on            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; en            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_data[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_data[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_data[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_data[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_data[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_data[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_data[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lcd_data[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_4[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_4[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_4[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_4[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_4[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_4[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_4[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_3[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_3[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_3[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_3[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_3[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_3[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_3[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_2[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_2[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_2[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_2[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_2[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_2[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_2[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_1[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_1[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_1[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_1[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_1[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_1[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_1[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_0[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_0[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_0[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_0[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_0[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_0[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hex_0[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+------------------------------------------------------------------------+
; Input Transition Times                                                 ;
+---------------------+--------------+-----------------+-----------------+
; Pin                 ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+---------------------+--------------+-----------------+-----------------+
; clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+---------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rs            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; rw            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; on            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; en            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; lcd_data[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; lcd_data[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; lcd_data[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; lcd_data[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; lcd_data[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; lcd_data[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; lcd_data[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; lcd_data[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_4[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_4[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_4[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_4[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_4[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_4[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_4[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_3[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_3[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_3[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_3[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_3[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_3[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_3[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_2[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_2[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_2[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_2[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; hex_2[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_2[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_2[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_1[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_1[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; hex_1[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_1[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_1[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_1[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_1[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_0[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_0[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_0[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; hex_0[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_0[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_0[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; hex_0[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-09 V                   ; 2.47 V              ; -0.0283 V           ; 0.229 V                              ; 0.031 V                              ; 1.27e-10 s                  ; 2.34e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-09 V                  ; 2.47 V             ; -0.0283 V          ; 0.229 V                             ; 0.031 V                             ; 1.27e-10 s                 ; 2.34e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.59e-09 V                   ; 2.37 V              ; -0.038 V            ; 0.188 V                              ; 0.093 V                              ; 3.06e-10 s                  ; 2.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.59e-09 V                  ; 2.37 V             ; -0.038 V           ; 0.188 V                             ; 0.093 V                             ; 3.06e-10 s                 ; 2.83e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rs            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; rw            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; on            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; en            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_4[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_4[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_4[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_4[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_4[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_4[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_4[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_3[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_3[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_3[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_3[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_3[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_3[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_3[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_2[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_2[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_2[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_2[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; hex_2[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_2[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_2[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_1[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_1[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; hex_1[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_1[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_1[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_1[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_1[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_0[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_0[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_0[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; hex_0[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_0[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_0[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; hex_0[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.56e-07 V                   ; 2.36 V              ; -0.0218 V           ; 0.05 V                               ; 0.038 V                              ; 2.27e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.56e-07 V                  ; 2.36 V             ; -0.0218 V          ; 0.05 V                              ; 0.038 V                             ; 2.27e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.55e-07 V                   ; 2.35 V              ; -0.00881 V          ; 0.093 V                              ; 0.011 V                              ; 4.44e-10 s                  ; 3.77e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.55e-07 V                  ; 2.35 V             ; -0.00881 V         ; 0.093 V                             ; 0.011 V                             ; 4.44e-10 s                 ; 3.77e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rs            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rw            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; on            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; en            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; lcd_data[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_4[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_4[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_4[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_4[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_4[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_4[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_4[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_3[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_3[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_3[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_3[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_3[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_3[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_3[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_2[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_2[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_2[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_2[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; hex_2[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_2[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_2[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_1[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_1[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; hex_1[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_1[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_1[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_1[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_1[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_0[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_0[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_0[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; hex_0[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_0[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_0[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hex_0[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.26e-08 V                   ; 2.73 V              ; -0.0622 V           ; 0.148 V                              ; 0.088 V                              ; 2.68e-10 s                  ; 2.25e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.26e-08 V                  ; 2.73 V             ; -0.0622 V          ; 0.148 V                             ; 0.088 V                             ; 2.68e-10 s                 ; 2.25e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                         ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
; From Clock                                   ; To Clock                                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0        ; 1024     ; 1        ; 1025     ;
; clock_divider_module:clk_inst|divcounter[23] ; adder_module:adder_module_inst_1|output_1[0] ; 0        ; 0        ; 15       ; 0        ;
; clk                                          ; clk                                          ; 529      ; 0        ; 0        ; 0        ;
; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; 11       ; 11       ; 0        ; 0        ;
; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 518      ; 518      ; 0        ; 0        ;
; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 167796   ; 0        ; 0        ; 0        ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                          ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
; From Clock                                   ; To Clock                                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; 0        ; 1024     ; 1        ; 1025     ;
; clock_divider_module:clk_inst|divcounter[23] ; adder_module:adder_module_inst_1|output_1[0] ; 0        ; 0        ; 15       ; 0        ;
; clk                                          ; clk                                          ; 529      ; 0        ; 0        ; 0        ;
; clock_divider_module:clk_inst|divcounter[23] ; clk                                          ; 11       ; 11       ; 0        ; 0        ;
; adder_module:adder_module_inst_1|output_1[0] ; clock_divider_module:clk_inst|divcounter[23] ; 518      ; 518      ; 0        ; 0        ;
; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; 167796   ; 0        ; 0        ; 0        ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 38    ; 38   ;
; Unconstrained Output Port Paths ; 122   ; 122  ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                             ;
+----------------------------------------------+----------------------------------------------+------+-------------+
; Target                                       ; Clock                                        ; Type ; Status      ;
+----------------------------------------------+----------------------------------------------+------+-------------+
; adder_module:adder_module_inst_1|output_1[0] ; adder_module:adder_module_inst_1|output_1[0] ; Base ; Constrained ;
; clk                                          ; clk                                          ; Base ; Constrained ;
; clock_divider_module:clk_inst|divcounter[23] ; clock_divider_module:clk_inst|divcounter[23] ; Base ; Constrained ;
+----------------------------------------------+----------------------------------------------+------+-------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; en          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_0[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_0[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_0[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_0[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_0[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_0[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_0[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_1[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_1[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_1[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_1[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_1[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_1[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_1[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_2[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_2[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_2[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_2[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_2[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_2[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_2[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_3[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_3[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_3[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_3[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_3[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_3[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_3[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rs          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; en          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_0[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_0[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_0[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_0[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_0[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_0[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_0[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_1[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_1[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_1[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_1[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_1[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_1[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_1[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_2[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_2[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_2[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_2[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_2[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_2[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_2[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_3[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_3[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_3[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_3[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_3[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_3[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hex_3[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lcd_data[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rs          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition
    Info: Processing started: Fri May 12 21:44:02 2017
Info: Command: quartus_sta KPN -c KPN
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 528 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'KPN.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_divider_module:clk_inst|divcounter[23] clock_divider_module:clk_inst|divcounter[23]
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name adder_module:adder_module_inst_1|output_1[0] adder_module:adder_module_inst_1|output_1[0]
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: fifo_module_inst3|Equal1~0  from: datad  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -7.362
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.362            -517.057 clock_divider_module:clk_inst|divcounter[23] 
    Info (332119):    -3.754             -49.322 clk 
    Info (332119):    -2.670            -615.479 adder_module:adder_module_inst_1|output_1[0] 
Info (332146): Worst-case hold slack is -0.985
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.985             -72.421 adder_module:adder_module_inst_1|output_1[0] 
    Info (332119):     0.374               0.000 clock_divider_module:clk_inst|divcounter[23] 
    Info (332119):     0.637               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -39.000 clk 
    Info (332119):    -2.693            -253.255 clock_divider_module:clk_inst|divcounter[23] 
    Info (332119):     0.238               0.000 adder_module:adder_module_inst_1|output_1[0] 
Info (332114): Report Metastability: Found 5 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: fifo_module_inst3|Equal1~0  from: datad  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.602
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.602            -459.307 clock_divider_module:clk_inst|divcounter[23] 
    Info (332119):    -3.312             -42.536 clk 
    Info (332119):    -2.555            -620.358 adder_module:adder_module_inst_1|output_1[0] 
Info (332146): Worst-case hold slack is -0.854
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.854             -59.488 adder_module:adder_module_inst_1|output_1[0] 
    Info (332119):     0.327               0.000 clock_divider_module:clk_inst|divcounter[23] 
    Info (332119):     0.580               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -39.000 clk 
    Info (332119):    -2.649            -251.715 clock_divider_module:clk_inst|divcounter[23] 
    Info (332119):     0.146               0.000 adder_module:adder_module_inst_1|output_1[0] 
Info (332114): Report Metastability: Found 5 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: fifo_module_inst3|Equal1~0  from: datad  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.767
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.767            -190.919 clock_divider_module:clk_inst|divcounter[23] 
    Info (332119):    -1.503            -287.350 adder_module:adder_module_inst_1|output_1[0] 
    Info (332119):    -1.396             -14.437 clk 
Info (332146): Worst-case hold slack is -0.817
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.817            -119.311 adder_module:adder_module_inst_1|output_1[0] 
    Info (332119):     0.166               0.000 clock_divider_module:clk_inst|divcounter[23] 
    Info (332119):     0.290               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -27.264 clk 
    Info (332119):    -1.000            -141.000 clock_divider_module:clk_inst|divcounter[23] 
    Info (332119):     0.121               0.000 adder_module:adder_module_inst_1|output_1[0] 
Info (332114): Report Metastability: Found 5 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 741 megabytes
    Info: Processing ended: Fri May 12 21:44:09 2017
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:06


