\babel@toc {english}{}\relax 
\contentsline {chapter}{Danh mục Ký hiệu và Chữ viết tắt}{ix}{chapter*.1}%
\contentsline {chapter}{\numberline {1}Giới thiệu đề tài}{1}{chapter.1}%
\contentsline {section}{\numberline {1.1}Tổng quan về đề tài}{1}{section.1.1}%
\contentsline {section}{\numberline {1.2}Mục tiêu và Nhiệm vụ nghiên cứu}{2}{section.1.2}%
\contentsline {section}{\numberline {1.3}Phạm vi đề tài}{3}{section.1.3}%
\contentsline {subsection}{\numberline {1.3.1}Phạm vi và Giới hạn đề tài}{3}{subsection.1.3.1}%
\contentsline {subsection}{\numberline {1.3.2}Đối tượng và Công cụ nghiên cứu}{3}{subsection.1.3.2}%
\contentsline {section}{\numberline {1.4}Phân chia công việc}{4}{section.1.4}%
\contentsline {section}{\numberline {1.5}Cấu trúc báo cáo}{6}{section.1.5}%
\contentsline {chapter}{\numberline {2}Cơ sở lý thuyết}{7}{chapter.2}%
\contentsline {section}{\numberline {2.1}Kiến trúc tập lệnh RISC-V}{7}{section.2.1}%
\contentsline {subsection}{\numberline {2.1.1}Tổng quan về kiến trúc RISC-V}{7}{subsection.2.1.1}%
\contentsline {subsection}{\numberline {2.1.2}Mô hình lập trình và Tập thanh ghi}{8}{subsection.2.1.2}%
\contentsline {subsubsection}{\numberline {2.1.2.1}Bộ đếm chương trình (Program Counter - PC)}{8}{subsubsection.2.1.2.1}%
\contentsline {subsubsection}{\numberline {2.1.2.2}Tập thanh ghi mục đích chung (General Purpose Registers)}{9}{subsubsection.2.1.2.2}%
\contentsline {subsection}{\numberline {2.1.3}Đặc tả tập lệnh cơ sở RV32I}{10}{subsection.2.1.3}%
\contentsline {subsubsection}{\numberline {2.1.3.1}Định dạng lệnh (Instruction Formats)}{10}{subsubsection.2.1.3.1}%
\contentsline {subsubsection}{\numberline {2.1.3.2}Phân nhóm chức năng chi tiết}{11}{subsubsection.2.1.3.2}%
\contentsline {subsection}{\numberline {2.1.4}Vi xử lý PicoRV32}{13}{subsection.2.1.4}%
\contentsline {section}{\numberline {2.2}Tổng quan về Mạng nơ-ron tích chập (CNN)}{13}{section.2.2}%
\contentsline {section}{\numberline {2.3}Các chuẩn giao tiếp hệ thống}{13}{section.2.3}%
\contentsline {subsection}{\numberline {2.3.1}Chuẩn giao tiếp AMBA AXI4}{13}{subsection.2.3.1}%
\contentsline {subsubsection}{\numberline {2.3.1.1}Kiến trúc 5 kênh độc lập (Channel Architecture)}{15}{subsubsection.2.3.1.1}%
\contentsline {subsubsection}{\numberline {2.3.1.2}Cơ chế bắt tay (Handshake Mechanism)}{16}{subsubsection.2.3.1.2}%
\contentsline {subsubsection}{\numberline {2.3.1.3}Quy trình thực hiện giao dịch chi tiết (Transaction Steps)}{18}{subsubsection.2.3.1.3}%
\contentsline {subsubsection}{\numberline {2.3.1.4}Cấu trúc giao dịch Burst (Burst Transaction)}{21}{subsubsection.2.3.1.4}%
\contentsline {subsubsection}{\numberline {2.3.1.5}Các biến thể giao thức trong thiết kế}{21}{subsubsection.2.3.1.5}%
\contentsline {subsubsection}{\numberline {2.3.1.6}Áp dụng trong hệ thống đề tài}{22}{subsubsection.2.3.1.6}%
\contentsline {section}{\numberline {2.4}Công nghệ FPGA và Quy trình thiết kế}{23}{section.2.4}%
\contentsline {chapter}{\numberline {3}Phân tích và \\ Kiến trúc hệ thống}{24}{chapter.3}%
\contentsline {section}{\numberline {3.1}Phân tích yêu cầu thiết kế}{24}{section.3.1}%
\contentsline {section}{\numberline {3.2}Kiến trúc tổng thể SoC}{24}{section.3.2}%
\contentsline {section}{\numberline {3.3}Đặc tả các khối chức năng chính}{24}{section.3.3}%
\contentsline {section}{\numberline {3.4}Tổ chức bộ nhớ và Bản đồ địa chỉ (Memory Map)}{24}{section.3.4}%
\contentsline {chapter}{\numberline {4} Thiết kế Bộ tăng tốc AI (AI Accelerator):}{25}{chapter.4}%
\contentsline {section}{\numberline {4.1}Phân tích toán học của phép tính tích chập}{25}{section.4.1}%
\contentsline {subsection}{\numberline {4.1.1}Standard Convolution (Tích chập tiêu chuẩn)}{26}{subsection.4.1.1}%
\contentsline {subsubsection}{\numberline {4.1.1.1}Công thức toán học tổng quát}{26}{subsubsection.4.1.1.1}%
\contentsline {subsubsection}{\numberline {4.1.1.2}Cấu trúc vòng lặp (Loop Nest)}{26}{subsubsection.4.1.1.2}%
\contentsline {subsection}{\numberline {4.1.2}Depthwise Separable Convolution}{27}{subsection.4.1.2}%
\contentsline {subsubsection}{\numberline {4.1.2.1}Depthwise Convolution (DW)}{28}{subsubsection.4.1.2.1}%
\contentsline {subsubsection}{\numberline {4.1.2.2}Pointwise Convolution (PW)}{29}{subsubsection.4.1.2.2}%
\contentsline {subsection}{\numberline {4.1.3}Yêu cầu đối với Kiến trúc thống nhất (Unified Architecture)}{29}{subsection.4.1.3}%
\contentsline {subsection}{\numberline {4.1.4}Kỹ thuật Gập Batch Normalization (BN Folding)}{29}{subsection.4.1.4}%
\contentsline {subsubsection}{\numberline {4.1.4.1}Công thức biến đổi trọng số}{30}{subsubsection.4.1.4.1}%
\contentsline {section}{\numberline {4.2}Chiến lược phân mảnh và Dòng dữ liệu đề xuất}{31}{section.4.2}%
\contentsline {subsection}{\numberline {4.2.1}Định nghĩa khái niệm "Tile" (Mảnh dữ liệu)}{31}{subsection.4.2.1}%
\contentsline {subsection}{\numberline {4.2.2}Phương pháp Phân mảnh không gian dữ liệu (Space Partitioning)}{32}{subsection.4.2.2}%
\contentsline {subsubsection}{\numberline {4.2.2.1}Công thức chia khối (Block Calculation)}{32}{subsubsection.4.2.2.1}%
\contentsline {subsection}{\numberline {4.2.3}Mô hình hóa toán học và Tham số thiết kế}{33}{subsection.4.2.3}%
\contentsline {subsubsection}{\numberline {4.2.3.1}Công thức tính kích thước không gian toàn cục}{33}{subsubsection.4.2.3.1}%
\contentsline {subsubsection}{\numberline {4.2.3.2}Tính toán kích thước Output Tile theo cơ chế Ping-Pong}{34}{subsubsection.4.2.3.2}%
\contentsline {subsubsection}{\numberline {4.2.3.3}Phân tích số lượng Pass và Dữ liệu biên}{34}{subsubsection.4.2.3.3}%
\contentsline {subsubsection}{\numberline {4.2.3.4}Trường hợp Depthwise Convolution}{35}{subsubsection.4.2.3.4}%
\contentsline {subsection}{\numberline {4.2.4}Thuật toán Điều phối Pass (Pass Scheduling)}{35}{subsection.4.2.4}%
\contentsline {subsubsection}{\numberline {4.2.4.1}Thuật toán cho Standard Convolution}{36}{subsubsection.4.2.4.1}%
\contentsline {subsubsection}{\numberline {4.2.4.2}Thuật toán cho Depthwise Convolution}{36}{subsubsection.4.2.4.2}%
\contentsline {subsection}{\numberline {4.2.5}Phân tích vấn đề tại biên và Dữ liệu dôi ra}{37}{subsection.4.2.5}%
\contentsline {subsubsection}{\numberline {4.2.5.1}Cơ sở hình thành Dữ liệu dôi ra}{38}{subsubsection.4.2.5.1}%
\contentsline {subsection}{\numberline {4.2.6}Cơ chế Ping-Pong Buffer và Logic xử lý hàng hợp lệ}{39}{subsection.4.2.6}%
\contentsline {subsection}{\numberline {4.2.7}Thuật toán Điều phối và Xoay vòng bộ nhớ}{40}{subsection.4.2.7}%
\contentsline {section}{\numberline {4.3}Thiết kế kiến trúc vi mô (Micro-architecture)}{44}{section.4.3}%
\contentsline {subsection}{\numberline {4.3.1}Sơ đồ khối tổng quát hệ thống}{44}{subsection.4.3.1}%
\contentsline {subsection}{\numberline {4.3.2}Tổ chức Mảng tính toán (Processing Hierarchy)}{46}{subsection.4.3.2}%
\contentsline {subsubsection}{\numberline {4.3.2.1}Mảng xử lý (Process Array - PA)}{46}{subsubsection.4.3.2.1}%
\contentsline {subsubsection}{\numberline {4.3.2.2}Đơn vị xử lý (Process Unit - PU)}{47}{subsubsection.4.3.2.2}%
\contentsline {subsubsection}{\numberline {4.3.2.3}Phần tử xử lý (Process Element - PE)}{48}{subsubsection.4.3.2.3}%
\contentsline {subsection}{\numberline {4.3.3}Đánh giá thời gian thực thi (Performance Estimation)}{48}{subsection.4.3.3}%
\contentsline {subsubsection}{\numberline {4.3.3.1}Thời gian xử lý một Pass cơ sở ($T_{pass}$)}{48}{subsubsection.4.3.3.1}%
\contentsline {subsubsection}{\numberline {4.3.3.2}Tổng thời gian thực thi ($T_{total}$)}{49}{subsubsection.4.3.3.2}%
\contentsline {subsection}{\numberline {4.3.4}Chiến lược Che giấu độ trễ và Mô hình hiệu năng toàn hệ thống}{50}{subsection.4.3.4}%
\contentsline {subsubsection}{\numberline {4.3.4.1}Cơ chế hoạt động với Bộ nhớ tách biệt}{50}{subsubsection.4.3.4.1}%
\contentsline {subsubsection}{\numberline {4.3.4.2}Các kịch bản hiệu năng (Performance Scenarios)}{51}{subsubsection.4.3.4.2}%
\contentsline {subsubsection}{\numberline {4.3.4.3}Tổng thời gian toàn mạng (Model Latency)}{52}{subsubsection.4.3.4.3}%
\contentsline {section}{\numberline {4.4}Tối ưu hóa Tham số và Cơ chế Sinh mã cấu hình}{52}{section.4.4}%
\contentsline {subsection}{\numberline {4.4.1}Bài toán Tối ưu hóa Không gian thiết kế}{53}{subsection.4.4.1}%
\contentsline {subsubsection}{\numberline {4.4.1.1}Các ràng buộc phần cứng (Hardware Constraints)}{53}{subsubsection.4.4.1.1}%
\contentsline {subsection}{\numberline {4.4.2}Chiến lược Tìm kiếm và Sinh mã (Search \& Generate)}{53}{subsection.4.4.2}%
\contentsline {subsection}{\numberline {4.4.3}Cấu trúc Lệnh cấu hình (Layer Descriptor)}{54}{subsection.4.4.3}%
\contentsline {chapter}{\numberline {5}Hiện thực SoC và Tích hợp hệ thống}{56}{chapter.5}%
\contentsline {section}{\numberline {5.1}Môi trường và Công cụ hiện thực}{57}{section.5.1}%
\contentsline {section}{\numberline {5.2}Tích hợp Lõi RISC-V và Hệ thống Bus}{57}{section.5.2}%
\contentsline {section}{\numberline {5.3}Thiết kế và Tích hợp các khối Ngoại vi}{57}{section.5.3}%
\contentsline {section}{\numberline {5.4}Phát triển Firmware và Trình điều khiển (Driver)}{57}{section.5.4}%
\contentsline {section}{\numberline {5.5}Quy trình Tổng hợp và Triển khai trên FPGA}{57}{section.5.5}%
\contentsline {chapter}{\numberline {6}Đánh giá và Thảo luận kết quả}{58}{chapter.6}%
\contentsline {section}{\numberline {6.1}Môi trường và Phương pháp thực nghiệm}{58}{section.6.1}%
\contentsline {section}{\numberline {6.2}Hiệu quả của Thuật toán Tối ưu trên AlexNet}{59}{section.6.2}%
\contentsline {section}{\numberline {6.3}Đánh giá chi tiết trên MobileNetV1}{60}{section.6.3}%
\contentsline {section}{\numberline {6.4}Đánh giá khả năng xử lý trên VGG-16}{60}{section.6.4}%
\contentsline {section}{\numberline {6.5}So sánh với các Nghiên cứu liên quan}{61}{section.6.5}%
\contentsline {chapter}{\numberline {7}Kết luận và Hướng phát triển}{63}{chapter.7}%
\contentsline {section}{\numberline {7.1}Đánh giá mức độ hoàn thành Giai đoạn 1}{63}{section.7.1}%
\contentsline {section}{\numberline {7.2}Kế hoạch thực hiện Giai đoạn 2}{63}{section.7.2}%
\contentsline {section}{\numberline {7.3}Tiến độ dự kiến}{63}{section.7.3}%
