TimeQuest Timing Analyzer report for ProcesadorMulticicle
Fri Mar 16 14:57:34 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'bus_ir[12]'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'bus_ir[12]'
 15. Slow Model Recovery: 'bus_ir[12]'
 16. Slow Model Removal: 'bus_ir[12]'
 17. Slow Model Minimum Pulse Width: 'clk'
 18. Slow Model Minimum Pulse Width: 'bus_ir[12]'
 19. Setup Times
 20. Hold Times
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'clk'
 29. Fast Model Setup: 'bus_ir[12]'
 30. Fast Model Hold: 'clk'
 31. Fast Model Hold: 'bus_ir[12]'
 32. Fast Model Recovery: 'bus_ir[12]'
 33. Fast Model Removal: 'bus_ir[12]'
 34. Fast Model Minimum Pulse Width: 'clk'
 35. Fast Model Minimum Pulse Width: 'bus_ir[12]'
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Setup Transfers
 46. Hold Transfers
 47. Recovery Transfers
 48. Removal Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; ProcesadorMulticicle                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-8         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                 ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets        ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; bus_ir[12] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { bus_ir[12] } ;
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }        ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 347.1 MHz ; 347.1 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow Model Setup Summary            ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; clk        ; -1.881 ; -46.219       ;
; bus_ir[12] ; -1.134 ; -7.040        ;
+------------+--------+---------------+


+-------------------------------------+
; Slow Model Hold Summary             ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; clk        ; -0.314 ; -4.710        ;
; bus_ir[12] ; 0.506  ; 0.000         ;
+------------+--------+---------------+


+-------------------------------------+
; Slow Model Recovery Summary         ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; bus_ir[12] ; -1.540 ; -3.047        ;
+------------+--------+---------------+


+-------------------------------------+
; Slow Model Removal Summary          ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; bus_ir[12] ; -2.044 ; -4.074        ;
+------------+--------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+------------+--------+------------------+
; Clock      ; Slack  ; End Point TNS    ;
+------------+--------+------------------+
; clk        ; -1.631 ; -43.179          ;
; bus_ir[12] ; 0.500  ; 0.000            ;
+------------+--------+------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                              ;
+--------+--------------------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+------------+--------------+-------------+--------------+------------+------------+
; -1.881 ; multi:multi0|state.FETCH ; bus_ir[15] ; clk          ; clk         ; 1.000        ; -0.823     ; 2.096      ;
; -1.881 ; multi:multi0|state.FETCH ; bus_ir[13] ; clk          ; clk         ; 1.000        ; -0.823     ; 2.096      ;
; -1.881 ; multi:multi0|state.FETCH ; bus_ir[14] ; clk          ; clk         ; 1.000        ; -0.823     ; 2.096      ;
; -1.789 ; new_pc[1]                ; new_pc[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.827      ;
; -1.710 ; new_pc[2]                ; new_pc[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.748      ;
; -1.709 ; new_pc[1]                ; new_pc[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.747      ;
; -1.671 ; new_pc[3]                ; new_pc[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.709      ;
; -1.630 ; new_pc[2]                ; new_pc[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.668      ;
; -1.629 ; new_pc[1]                ; new_pc[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.667      ;
; -1.608 ; bus_ir[14]               ; new_pc[1]  ; clk          ; clk         ; 1.000        ; 0.815      ; 3.461      ;
; -1.608 ; bus_ir[14]               ; new_pc[2]  ; clk          ; clk         ; 1.000        ; 0.815      ; 3.461      ;
; -1.608 ; bus_ir[14]               ; new_pc[3]  ; clk          ; clk         ; 1.000        ; 0.815      ; 3.461      ;
; -1.608 ; bus_ir[14]               ; new_pc[4]  ; clk          ; clk         ; 1.000        ; 0.815      ; 3.461      ;
; -1.608 ; bus_ir[14]               ; new_pc[5]  ; clk          ; clk         ; 1.000        ; 0.815      ; 3.461      ;
; -1.608 ; bus_ir[14]               ; new_pc[6]  ; clk          ; clk         ; 1.000        ; 0.815      ; 3.461      ;
; -1.608 ; bus_ir[14]               ; new_pc[7]  ; clk          ; clk         ; 1.000        ; 0.815      ; 3.461      ;
; -1.608 ; bus_ir[14]               ; new_pc[8]  ; clk          ; clk         ; 1.000        ; 0.815      ; 3.461      ;
; -1.608 ; bus_ir[14]               ; new_pc[9]  ; clk          ; clk         ; 1.000        ; 0.815      ; 3.461      ;
; -1.608 ; bus_ir[14]               ; new_pc[10] ; clk          ; clk         ; 1.000        ; 0.815      ; 3.461      ;
; -1.608 ; bus_ir[14]               ; new_pc[11] ; clk          ; clk         ; 1.000        ; 0.815      ; 3.461      ;
; -1.608 ; bus_ir[14]               ; new_pc[12] ; clk          ; clk         ; 1.000        ; 0.815      ; 3.461      ;
; -1.608 ; bus_ir[14]               ; new_pc[13] ; clk          ; clk         ; 1.000        ; 0.815      ; 3.461      ;
; -1.608 ; bus_ir[14]               ; new_pc[14] ; clk          ; clk         ; 1.000        ; 0.815      ; 3.461      ;
; -1.608 ; bus_ir[14]               ; new_pc[15] ; clk          ; clk         ; 1.000        ; 0.815      ; 3.461      ;
; -1.591 ; new_pc[3]                ; new_pc[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.629      ;
; -1.551 ; new_pc[4]                ; new_pc[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.589      ;
; -1.550 ; new_pc[2]                ; new_pc[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.588      ;
; -1.549 ; new_pc[1]                ; new_pc[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.587      ;
; -1.511 ; new_pc[5]                ; new_pc[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.549      ;
; -1.511 ; new_pc[3]                ; new_pc[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.549      ;
; -1.471 ; new_pc[4]                ; new_pc[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.509      ;
; -1.470 ; new_pc[2]                ; new_pc[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.508      ;
; -1.469 ; new_pc[1]                ; new_pc[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.507      ;
; -1.431 ; new_pc[6]                ; new_pc[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.469      ;
; -1.431 ; new_pc[5]                ; new_pc[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.469      ;
; -1.431 ; new_pc[3]                ; new_pc[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.469      ;
; -1.423 ; multi:multi0|state.FETCH ; bus_ir[0]  ; clk          ; clk         ; 1.000        ; -0.012     ; 2.449      ;
; -1.423 ; multi:multi0|state.FETCH ; bus_ir[1]  ; clk          ; clk         ; 1.000        ; -0.012     ; 2.449      ;
; -1.423 ; multi:multi0|state.FETCH ; bus_ir[2]  ; clk          ; clk         ; 1.000        ; -0.012     ; 2.449      ;
; -1.423 ; multi:multi0|state.FETCH ; bus_ir[3]  ; clk          ; clk         ; 1.000        ; -0.012     ; 2.449      ;
; -1.423 ; multi:multi0|state.FETCH ; bus_ir[4]  ; clk          ; clk         ; 1.000        ; -0.012     ; 2.449      ;
; -1.423 ; multi:multi0|state.FETCH ; bus_ir[5]  ; clk          ; clk         ; 1.000        ; -0.012     ; 2.449      ;
; -1.413 ; bus_ir[13]               ; new_pc[1]  ; clk          ; clk         ; 1.000        ; 0.815      ; 3.266      ;
; -1.413 ; bus_ir[13]               ; new_pc[2]  ; clk          ; clk         ; 1.000        ; 0.815      ; 3.266      ;
; -1.413 ; bus_ir[13]               ; new_pc[3]  ; clk          ; clk         ; 1.000        ; 0.815      ; 3.266      ;
; -1.413 ; bus_ir[13]               ; new_pc[4]  ; clk          ; clk         ; 1.000        ; 0.815      ; 3.266      ;
; -1.413 ; bus_ir[13]               ; new_pc[5]  ; clk          ; clk         ; 1.000        ; 0.815      ; 3.266      ;
; -1.413 ; bus_ir[13]               ; new_pc[6]  ; clk          ; clk         ; 1.000        ; 0.815      ; 3.266      ;
; -1.413 ; bus_ir[13]               ; new_pc[7]  ; clk          ; clk         ; 1.000        ; 0.815      ; 3.266      ;
; -1.413 ; bus_ir[13]               ; new_pc[8]  ; clk          ; clk         ; 1.000        ; 0.815      ; 3.266      ;
; -1.413 ; bus_ir[13]               ; new_pc[9]  ; clk          ; clk         ; 1.000        ; 0.815      ; 3.266      ;
; -1.413 ; bus_ir[13]               ; new_pc[10] ; clk          ; clk         ; 1.000        ; 0.815      ; 3.266      ;
; -1.413 ; bus_ir[13]               ; new_pc[11] ; clk          ; clk         ; 1.000        ; 0.815      ; 3.266      ;
; -1.413 ; bus_ir[13]               ; new_pc[12] ; clk          ; clk         ; 1.000        ; 0.815      ; 3.266      ;
; -1.413 ; bus_ir[13]               ; new_pc[13] ; clk          ; clk         ; 1.000        ; 0.815      ; 3.266      ;
; -1.413 ; bus_ir[13]               ; new_pc[14] ; clk          ; clk         ; 1.000        ; 0.815      ; 3.266      ;
; -1.413 ; bus_ir[13]               ; new_pc[15] ; clk          ; clk         ; 1.000        ; 0.815      ; 3.266      ;
; -1.391 ; new_pc[4]                ; new_pc[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.429      ;
; -1.390 ; new_pc[2]                ; new_pc[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.428      ;
; -1.389 ; new_pc[1]                ; new_pc[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.427      ;
; -1.351 ; new_pc[6]                ; new_pc[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.389      ;
; -1.351 ; new_pc[5]                ; new_pc[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.389      ;
; -1.351 ; new_pc[3]                ; new_pc[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.389      ;
; -1.318 ; new_pc[7]                ; new_pc[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.356      ;
; -1.311 ; new_pc[4]                ; new_pc[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.349      ;
; -1.310 ; new_pc[2]                ; new_pc[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.348      ;
; -1.309 ; new_pc[1]                ; new_pc[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.347      ;
; -1.271 ; new_pc[6]                ; new_pc[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.309      ;
; -1.271 ; new_pc[5]                ; new_pc[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.309      ;
; -1.271 ; new_pc[3]                ; new_pc[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.309      ;
; -1.238 ; new_pc[7]                ; new_pc[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.276      ;
; -1.231 ; new_pc[4]                ; new_pc[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.269      ;
; -1.230 ; new_pc[2]                ; new_pc[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.268      ;
; -1.229 ; new_pc[1]                ; new_pc[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.267      ;
; -1.191 ; new_pc[6]                ; new_pc[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.229      ;
; -1.191 ; new_pc[5]                ; new_pc[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.229      ;
; -1.191 ; new_pc[3]                ; new_pc[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.229      ;
; -1.176 ; new_pc[8]                ; new_pc[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.214      ;
; -1.158 ; new_pc[7]                ; new_pc[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.196      ;
; -1.151 ; new_pc[4]                ; new_pc[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.189      ;
; -1.150 ; new_pc[2]                ; new_pc[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.188      ;
; -1.111 ; new_pc[6]                ; new_pc[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.149      ;
; -1.111 ; new_pc[5]                ; new_pc[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.149      ;
; -1.111 ; new_pc[3]                ; new_pc[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.149      ;
; -1.096 ; new_pc[8]                ; new_pc[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.134      ;
; -1.084 ; bus_ir[15]               ; new_pc[1]  ; clk          ; clk         ; 1.000        ; 0.815      ; 2.937      ;
; -1.084 ; bus_ir[15]               ; new_pc[2]  ; clk          ; clk         ; 1.000        ; 0.815      ; 2.937      ;
; -1.084 ; bus_ir[15]               ; new_pc[3]  ; clk          ; clk         ; 1.000        ; 0.815      ; 2.937      ;
; -1.084 ; bus_ir[15]               ; new_pc[4]  ; clk          ; clk         ; 1.000        ; 0.815      ; 2.937      ;
; -1.084 ; bus_ir[15]               ; new_pc[5]  ; clk          ; clk         ; 1.000        ; 0.815      ; 2.937      ;
; -1.084 ; bus_ir[15]               ; new_pc[6]  ; clk          ; clk         ; 1.000        ; 0.815      ; 2.937      ;
; -1.084 ; bus_ir[15]               ; new_pc[7]  ; clk          ; clk         ; 1.000        ; 0.815      ; 2.937      ;
; -1.084 ; bus_ir[15]               ; new_pc[8]  ; clk          ; clk         ; 1.000        ; 0.815      ; 2.937      ;
; -1.084 ; bus_ir[15]               ; new_pc[9]  ; clk          ; clk         ; 1.000        ; 0.815      ; 2.937      ;
; -1.084 ; bus_ir[15]               ; new_pc[10] ; clk          ; clk         ; 1.000        ; 0.815      ; 2.937      ;
; -1.084 ; bus_ir[15]               ; new_pc[11] ; clk          ; clk         ; 1.000        ; 0.815      ; 2.937      ;
; -1.084 ; bus_ir[15]               ; new_pc[12] ; clk          ; clk         ; 1.000        ; 0.815      ; 2.937      ;
; -1.084 ; bus_ir[15]               ; new_pc[13] ; clk          ; clk         ; 1.000        ; 0.815      ; 2.937      ;
; -1.084 ; bus_ir[15]               ; new_pc[14] ; clk          ; clk         ; 1.000        ; 0.815      ; 2.937      ;
; -1.084 ; bus_ir[15]               ; new_pc[15] ; clk          ; clk         ; 1.000        ; 0.815      ; 2.937      ;
+--------+--------------------------+------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'bus_ir[12]'                                                                                           ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -1.134 ; bus_ir[6] ; control_l:control_l0|immed[6] ; clk          ; bus_ir[12]  ; 0.500        ; 0.550      ; 0.836      ;
; -0.873 ; bus_ir[7] ; control_l:control_l0|immed[7] ; clk          ; bus_ir[12]  ; 0.500        ; 0.629      ; 0.635      ;
; -0.869 ; bus_ir[5] ; control_l:control_l0|immed[5] ; clk          ; bus_ir[12]  ; 0.500        ; 0.309      ; 0.635      ;
; -0.868 ; bus_ir[4] ; control_l:control_l0|immed[4] ; clk          ; bus_ir[12]  ; 0.500        ; 0.310      ; 0.635      ;
; -0.826 ; bus_ir[2] ; control_l:control_l0|immed[2] ; clk          ; bus_ir[12]  ; 0.500        ; 0.309      ; 0.635      ;
; -0.826 ; bus_ir[3] ; control_l:control_l0|immed[3] ; clk          ; bus_ir[12]  ; 0.500        ; 0.309      ; 0.635      ;
; -0.823 ; bus_ir[1] ; control_l:control_l0|immed[1] ; clk          ; bus_ir[12]  ; 0.500        ; 0.311      ; 0.635      ;
; -0.821 ; bus_ir[0] ; control_l:control_l0|immed[0] ; clk          ; bus_ir[12]  ; 0.500        ; 0.310      ; 0.635      ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                             ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -0.314 ; bus_ir[12]               ; new_pc[1]                ; bus_ir[12]   ; clk         ; 0.000        ; 2.854      ; 3.103      ;
; -0.314 ; bus_ir[12]               ; new_pc[2]                ; bus_ir[12]   ; clk         ; 0.000        ; 2.854      ; 3.103      ;
; -0.314 ; bus_ir[12]               ; new_pc[3]                ; bus_ir[12]   ; clk         ; 0.000        ; 2.854      ; 3.103      ;
; -0.314 ; bus_ir[12]               ; new_pc[4]                ; bus_ir[12]   ; clk         ; 0.000        ; 2.854      ; 3.103      ;
; -0.314 ; bus_ir[12]               ; new_pc[5]                ; bus_ir[12]   ; clk         ; 0.000        ; 2.854      ; 3.103      ;
; -0.314 ; bus_ir[12]               ; new_pc[6]                ; bus_ir[12]   ; clk         ; 0.000        ; 2.854      ; 3.103      ;
; -0.314 ; bus_ir[12]               ; new_pc[7]                ; bus_ir[12]   ; clk         ; 0.000        ; 2.854      ; 3.103      ;
; -0.314 ; bus_ir[12]               ; new_pc[8]                ; bus_ir[12]   ; clk         ; 0.000        ; 2.854      ; 3.103      ;
; -0.314 ; bus_ir[12]               ; new_pc[9]                ; bus_ir[12]   ; clk         ; 0.000        ; 2.854      ; 3.103      ;
; -0.314 ; bus_ir[12]               ; new_pc[10]               ; bus_ir[12]   ; clk         ; 0.000        ; 2.854      ; 3.103      ;
; -0.314 ; bus_ir[12]               ; new_pc[11]               ; bus_ir[12]   ; clk         ; 0.000        ; 2.854      ; 3.103      ;
; -0.314 ; bus_ir[12]               ; new_pc[12]               ; bus_ir[12]   ; clk         ; 0.000        ; 2.854      ; 3.103      ;
; -0.314 ; bus_ir[12]               ; new_pc[13]               ; bus_ir[12]   ; clk         ; 0.000        ; 2.854      ; 3.103      ;
; -0.314 ; bus_ir[12]               ; new_pc[14]               ; bus_ir[12]   ; clk         ; 0.000        ; 2.854      ; 3.103      ;
; -0.314 ; bus_ir[12]               ; new_pc[15]               ; bus_ir[12]   ; clk         ; 0.000        ; 2.854      ; 3.103      ;
; 0.186  ; bus_ir[12]               ; new_pc[1]                ; bus_ir[12]   ; clk         ; -0.500       ; 2.854      ; 3.103      ;
; 0.186  ; bus_ir[12]               ; new_pc[2]                ; bus_ir[12]   ; clk         ; -0.500       ; 2.854      ; 3.103      ;
; 0.186  ; bus_ir[12]               ; new_pc[3]                ; bus_ir[12]   ; clk         ; -0.500       ; 2.854      ; 3.103      ;
; 0.186  ; bus_ir[12]               ; new_pc[4]                ; bus_ir[12]   ; clk         ; -0.500       ; 2.854      ; 3.103      ;
; 0.186  ; bus_ir[12]               ; new_pc[5]                ; bus_ir[12]   ; clk         ; -0.500       ; 2.854      ; 3.103      ;
; 0.186  ; bus_ir[12]               ; new_pc[6]                ; bus_ir[12]   ; clk         ; -0.500       ; 2.854      ; 3.103      ;
; 0.186  ; bus_ir[12]               ; new_pc[7]                ; bus_ir[12]   ; clk         ; -0.500       ; 2.854      ; 3.103      ;
; 0.186  ; bus_ir[12]               ; new_pc[8]                ; bus_ir[12]   ; clk         ; -0.500       ; 2.854      ; 3.103      ;
; 0.186  ; bus_ir[12]               ; new_pc[9]                ; bus_ir[12]   ; clk         ; -0.500       ; 2.854      ; 3.103      ;
; 0.186  ; bus_ir[12]               ; new_pc[10]               ; bus_ir[12]   ; clk         ; -0.500       ; 2.854      ; 3.103      ;
; 0.186  ; bus_ir[12]               ; new_pc[11]               ; bus_ir[12]   ; clk         ; -0.500       ; 2.854      ; 3.103      ;
; 0.186  ; bus_ir[12]               ; new_pc[12]               ; bus_ir[12]   ; clk         ; -0.500       ; 2.854      ; 3.103      ;
; 0.186  ; bus_ir[12]               ; new_pc[13]               ; bus_ir[12]   ; clk         ; -0.500       ; 2.854      ; 3.103      ;
; 0.186  ; bus_ir[12]               ; new_pc[14]               ; bus_ir[12]   ; clk         ; -0.500       ; 2.854      ; 3.103      ;
; 0.186  ; bus_ir[12]               ; new_pc[15]               ; bus_ir[12]   ; clk         ; -0.500       ; 2.854      ; 3.103      ;
; 0.629  ; new_pc[15]               ; new_pc[15]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.915      ;
; 0.638  ; multi:multi0|state.DEMW  ; multi:multi0|state.FETCH ; clk          ; clk         ; 0.000        ; 0.000      ; 0.924      ;
; 0.762  ; multi:multi0|state.IDLE  ; multi:multi0|state.FETCH ; clk          ; clk         ; 0.000        ; 0.000      ; 1.048      ;
; 0.944  ; multi:multi0|state.FETCH ; multi:multi0|state.DEMW  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.230      ;
; 0.975  ; new_pc[1]                ; new_pc[1]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.261      ;
; 0.976  ; new_pc[2]                ; new_pc[2]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.262      ;
; 0.976  ; new_pc[9]                ; new_pc[9]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.262      ;
; 0.977  ; new_pc[4]                ; new_pc[4]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; new_pc[7]                ; new_pc[7]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; new_pc[11]               ; new_pc[11]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; new_pc[13]               ; new_pc[13]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; new_pc[14]               ; new_pc[14]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 1.015  ; new_pc[8]                ; new_pc[8]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.301      ;
; 1.016  ; new_pc[3]                ; new_pc[3]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.302      ;
; 1.016  ; new_pc[5]                ; new_pc[5]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.302      ;
; 1.016  ; new_pc[6]                ; new_pc[6]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.302      ;
; 1.016  ; new_pc[10]               ; new_pc[10]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.302      ;
; 1.016  ; new_pc[12]               ; new_pc[12]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.302      ;
; 1.407  ; new_pc[1]                ; new_pc[2]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.693      ;
; 1.408  ; new_pc[2]                ; new_pc[3]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.694      ;
; 1.408  ; new_pc[9]                ; new_pc[10]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.694      ;
; 1.409  ; new_pc[14]               ; new_pc[15]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.695      ;
; 1.409  ; new_pc[13]               ; new_pc[14]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.695      ;
; 1.409  ; new_pc[4]                ; new_pc[5]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.695      ;
; 1.409  ; new_pc[11]               ; new_pc[12]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.695      ;
; 1.448  ; new_pc[8]                ; new_pc[9]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.734      ;
; 1.449  ; new_pc[3]                ; new_pc[4]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.735      ;
; 1.449  ; new_pc[6]                ; new_pc[7]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.735      ;
; 1.449  ; new_pc[10]               ; new_pc[11]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.735      ;
; 1.449  ; new_pc[12]               ; new_pc[13]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.735      ;
; 1.449  ; new_pc[5]                ; new_pc[6]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.735      ;
; 1.487  ; new_pc[1]                ; new_pc[3]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.773      ;
; 1.488  ; new_pc[2]                ; new_pc[4]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.774      ;
; 1.488  ; new_pc[9]                ; new_pc[11]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.774      ;
; 1.489  ; new_pc[13]               ; new_pc[15]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.775      ;
; 1.489  ; new_pc[11]               ; new_pc[13]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.775      ;
; 1.489  ; new_pc[4]                ; new_pc[6]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.775      ;
; 1.510  ; new_pc[7]                ; new_pc[8]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.796      ;
; 1.528  ; new_pc[8]                ; new_pc[10]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.814      ;
; 1.529  ; new_pc[12]               ; new_pc[14]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.815      ;
; 1.529  ; new_pc[3]                ; new_pc[5]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.815      ;
; 1.529  ; new_pc[10]               ; new_pc[12]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.815      ;
; 1.529  ; new_pc[5]                ; new_pc[7]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.815      ;
; 1.567  ; new_pc[1]                ; new_pc[4]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.853      ;
; 1.568  ; new_pc[2]                ; new_pc[5]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.854      ;
; 1.568  ; new_pc[9]                ; new_pc[12]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.854      ;
; 1.569  ; new_pc[11]               ; new_pc[14]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.855      ;
; 1.569  ; new_pc[4]                ; new_pc[7]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.855      ;
; 1.590  ; new_pc[7]                ; new_pc[9]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.876      ;
; 1.608  ; new_pc[8]                ; new_pc[11]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.894      ;
; 1.609  ; new_pc[12]               ; new_pc[15]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.895      ;
; 1.609  ; new_pc[10]               ; new_pc[13]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.895      ;
; 1.609  ; new_pc[3]                ; new_pc[6]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.895      ;
; 1.623  ; new_pc[6]                ; new_pc[8]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.909      ;
; 1.647  ; new_pc[1]                ; new_pc[5]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.933      ;
; 1.648  ; new_pc[9]                ; new_pc[13]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.934      ;
; 1.648  ; new_pc[2]                ; new_pc[6]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.934      ;
; 1.649  ; new_pc[11]               ; new_pc[15]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.935      ;
; 1.670  ; new_pc[7]                ; new_pc[10]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.956      ;
; 1.688  ; new_pc[8]                ; new_pc[12]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.974      ;
; 1.689  ; new_pc[10]               ; new_pc[14]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.975      ;
; 1.689  ; new_pc[3]                ; new_pc[7]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.975      ;
; 1.703  ; new_pc[6]                ; new_pc[9]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.989      ;
; 1.703  ; new_pc[5]                ; new_pc[8]                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.989      ;
; 1.727  ; new_pc[1]                ; new_pc[6]                ; clk          ; clk         ; 0.000        ; 0.000      ; 2.013      ;
; 1.728  ; new_pc[9]                ; new_pc[14]               ; clk          ; clk         ; 0.000        ; 0.000      ; 2.014      ;
; 1.728  ; new_pc[2]                ; new_pc[7]                ; clk          ; clk         ; 0.000        ; 0.000      ; 2.014      ;
; 1.743  ; new_pc[4]                ; new_pc[8]                ; clk          ; clk         ; 0.000        ; 0.000      ; 2.029      ;
; 1.750  ; new_pc[7]                ; new_pc[11]               ; clk          ; clk         ; 0.000        ; 0.000      ; 2.036      ;
; 1.768  ; new_pc[8]                ; new_pc[13]               ; clk          ; clk         ; 0.000        ; 0.000      ; 2.054      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'bus_ir[12]'                                                                                           ;
+-------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.506 ; bus_ir[7] ; control_l:control_l0|immed[7] ; clk          ; bus_ir[12]  ; -0.500       ; 0.629      ; 0.635      ;
; 0.786 ; bus_ir[6] ; control_l:control_l0|immed[6] ; clk          ; bus_ir[12]  ; -0.500       ; 0.550      ; 0.836      ;
; 0.824 ; bus_ir[1] ; control_l:control_l0|immed[1] ; clk          ; bus_ir[12]  ; -0.500       ; 0.311      ; 0.635      ;
; 0.825 ; bus_ir[0] ; control_l:control_l0|immed[0] ; clk          ; bus_ir[12]  ; -0.500       ; 0.310      ; 0.635      ;
; 0.825 ; bus_ir[4] ; control_l:control_l0|immed[4] ; clk          ; bus_ir[12]  ; -0.500       ; 0.310      ; 0.635      ;
; 0.826 ; bus_ir[2] ; control_l:control_l0|immed[2] ; clk          ; bus_ir[12]  ; -0.500       ; 0.309      ; 0.635      ;
; 0.826 ; bus_ir[3] ; control_l:control_l0|immed[3] ; clk          ; bus_ir[12]  ; -0.500       ; 0.309      ; 0.635      ;
; 0.826 ; bus_ir[5] ; control_l:control_l0|immed[5] ; clk          ; bus_ir[12]  ; -0.500       ; 0.309      ; 0.635      ;
+-------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'bus_ir[12]'                                                                                         ;
+--------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -1.540 ; bus_ir[14] ; control_l:control_l0|immed[7] ; clk          ; bus_ir[12]  ; 0.500        ; 1.452      ; 2.125      ;
; -1.507 ; bus_ir[14] ; control_l:control_l0|immed[6] ; clk          ; bus_ir[12]  ; 0.500        ; 1.373      ; 2.032      ;
; -1.341 ; bus_ir[13] ; control_l:control_l0|immed[7] ; clk          ; bus_ir[12]  ; 0.500        ; 1.452      ; 1.926      ;
; -1.308 ; bus_ir[13] ; control_l:control_l0|immed[6] ; clk          ; bus_ir[12]  ; 0.500        ; 1.373      ; 1.833      ;
; -0.988 ; bus_ir[15] ; control_l:control_l0|immed[7] ; clk          ; bus_ir[12]  ; 0.500        ; 1.452      ; 1.573      ;
; -0.955 ; bus_ir[15] ; control_l:control_l0|immed[6] ; clk          ; bus_ir[12]  ; 0.500        ; 1.373      ; 1.480      ;
; 1.163  ; bus_ir[12] ; control_l:control_l0|immed[7] ; bus_ir[12]   ; bus_ir[12]  ; 0.500        ; 3.491      ; 1.738      ;
; 1.196  ; bus_ir[12] ; control_l:control_l0|immed[6] ; bus_ir[12]   ; bus_ir[12]  ; 0.500        ; 3.412      ; 1.645      ;
; 1.663  ; bus_ir[12] ; control_l:control_l0|immed[7] ; bus_ir[12]   ; bus_ir[12]  ; 1.000        ; 3.491      ; 1.738      ;
; 1.696  ; bus_ir[12] ; control_l:control_l0|immed[6] ; bus_ir[12]   ; bus_ir[12]  ; 1.000        ; 3.412      ; 1.645      ;
+--------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'bus_ir[12]'                                                                                          ;
+--------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -2.044 ; bus_ir[12] ; control_l:control_l0|immed[6] ; bus_ir[12]   ; bus_ir[12]  ; 0.000        ; 3.412      ; 1.645      ;
; -2.030 ; bus_ir[12] ; control_l:control_l0|immed[7] ; bus_ir[12]   ; bus_ir[12]  ; 0.000        ; 3.491      ; 1.738      ;
; -1.544 ; bus_ir[12] ; control_l:control_l0|immed[6] ; bus_ir[12]   ; bus_ir[12]  ; -0.500       ; 3.412      ; 1.645      ;
; -1.530 ; bus_ir[12] ; control_l:control_l0|immed[7] ; bus_ir[12]   ; bus_ir[12]  ; -0.500       ; 3.491      ; 1.738      ;
; 0.607  ; bus_ir[15] ; control_l:control_l0|immed[6] ; clk          ; bus_ir[12]  ; -0.500       ; 1.373      ; 1.480      ;
; 0.621  ; bus_ir[15] ; control_l:control_l0|immed[7] ; clk          ; bus_ir[12]  ; -0.500       ; 1.452      ; 1.573      ;
; 0.960  ; bus_ir[13] ; control_l:control_l0|immed[6] ; clk          ; bus_ir[12]  ; -0.500       ; 1.373      ; 1.833      ;
; 0.974  ; bus_ir[13] ; control_l:control_l0|immed[7] ; clk          ; bus_ir[12]  ; -0.500       ; 1.452      ; 1.926      ;
; 1.159  ; bus_ir[14] ; control_l:control_l0|immed[6] ; clk          ; bus_ir[12]  ; -0.500       ; 1.373      ; 2.032      ;
; 1.173  ; bus_ir[14] ; control_l:control_l0|immed[7] ; clk          ; bus_ir[12]  ; -0.500       ; 1.452      ; 2.125      ;
+--------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; clk   ; Rise       ; clk                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; bus_ir[0]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; bus_ir[0]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; bus_ir[10]               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; bus_ir[10]               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; bus_ir[11]               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; bus_ir[11]               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; bus_ir[12]               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; bus_ir[12]               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; bus_ir[13]               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; bus_ir[13]               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; bus_ir[14]               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; bus_ir[14]               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; bus_ir[15]               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; bus_ir[15]               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; bus_ir[1]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; bus_ir[1]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; bus_ir[2]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; bus_ir[2]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; bus_ir[3]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; bus_ir[3]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; bus_ir[4]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; bus_ir[4]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; bus_ir[5]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; bus_ir[5]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; bus_ir[6]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; bus_ir[6]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; bus_ir[7]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; bus_ir[7]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; bus_ir[8]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; bus_ir[8]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; bus_ir[9]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; bus_ir[9]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; multi:multi0|state.DEMW  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; multi:multi0|state.DEMW  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; multi:multi0|state.FETCH ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; multi:multi0|state.FETCH ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; multi:multi0|state.IDLE  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; multi:multi0|state.IDLE  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; new_pc[10]               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; new_pc[10]               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; new_pc[11]               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; new_pc[11]               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; new_pc[12]               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; new_pc[12]               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; new_pc[13]               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; new_pc[13]               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; new_pc[14]               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; new_pc[14]               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; new_pc[15]               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; new_pc[15]               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; new_pc[1]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; new_pc[1]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; new_pc[2]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; new_pc[2]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; new_pc[3]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; new_pc[3]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; new_pc[4]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; new_pc[4]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; new_pc[5]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; new_pc[5]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; new_pc[6]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; new_pc[6]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; new_pc[7]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; new_pc[7]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; new_pc[8]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; new_pc[8]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; new_pc[9]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; new_pc[9]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bus_ir[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bus_ir[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bus_ir[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bus_ir[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bus_ir[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bus_ir[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bus_ir[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bus_ir[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bus_ir[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bus_ir[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bus_ir[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bus_ir[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bus_ir[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bus_ir[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bus_ir[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bus_ir[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bus_ir[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bus_ir[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bus_ir[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bus_ir[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bus_ir[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bus_ir[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bus_ir[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bus_ir[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bus_ir[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bus_ir[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bus_ir[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bus_ir[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bus_ir[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bus_ir[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bus_ir[9]|clk            ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'bus_ir[12]'                                                                                ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bus_ir[12] ; Rise       ; bus_ir[12]|regout                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bus_ir[12] ; Rise       ; bus_ir[12]|regout                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bus_ir[12] ; Rise       ; control_l0|Equal0~0clkctrl|inclk[0]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bus_ir[12] ; Rise       ; control_l0|Equal0~0clkctrl|inclk[0]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bus_ir[12] ; Rise       ; control_l0|Equal0~0clkctrl|outclk      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bus_ir[12] ; Rise       ; control_l0|Equal0~0clkctrl|outclk      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bus_ir[12] ; Rise       ; control_l0|Equal0~0|combout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bus_ir[12] ; Rise       ; control_l0|Equal0~0|combout            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bus_ir[12] ; Rise       ; control_l0|Equal0~0|datab              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bus_ir[12] ; Rise       ; control_l0|Equal0~0|datab              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bus_ir[12] ; Rise       ; control_l0|immed[0]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bus_ir[12] ; Rise       ; control_l0|immed[0]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bus_ir[12] ; Rise       ; control_l0|immed[15]~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bus_ir[12] ; Rise       ; control_l0|immed[15]~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bus_ir[12] ; Rise       ; control_l0|immed[15]~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bus_ir[12] ; Rise       ; control_l0|immed[15]~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bus_ir[12] ; Rise       ; control_l0|immed[15]~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bus_ir[12] ; Rise       ; control_l0|immed[15]~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bus_ir[12] ; Rise       ; control_l0|immed[15]~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bus_ir[12] ; Rise       ; control_l0|immed[15]~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bus_ir[12] ; Rise       ; control_l0|immed[1]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bus_ir[12] ; Rise       ; control_l0|immed[1]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bus_ir[12] ; Rise       ; control_l0|immed[2]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bus_ir[12] ; Rise       ; control_l0|immed[2]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bus_ir[12] ; Rise       ; control_l0|immed[3]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bus_ir[12] ; Rise       ; control_l0|immed[3]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bus_ir[12] ; Rise       ; control_l0|immed[4]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bus_ir[12] ; Rise       ; control_l0|immed[4]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bus_ir[12] ; Rise       ; control_l0|immed[5]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bus_ir[12] ; Rise       ; control_l0|immed[5]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bus_ir[12] ; Rise       ; control_l0|immed[6]|datab              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bus_ir[12] ; Rise       ; control_l0|immed[6]|datab              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bus_ir[12] ; Rise       ; control_l0|immed[7]|dataa              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bus_ir[12] ; Rise       ; control_l0|immed[7]|dataa              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bus_ir[12] ; Fall       ; control_l:control_l0|immed[0]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bus_ir[12] ; Fall       ; control_l:control_l0|immed[0]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bus_ir[12] ; Fall       ; control_l:control_l0|immed[1]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bus_ir[12] ; Fall       ; control_l:control_l0|immed[1]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bus_ir[12] ; Fall       ; control_l:control_l0|immed[2]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bus_ir[12] ; Fall       ; control_l:control_l0|immed[2]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bus_ir[12] ; Fall       ; control_l:control_l0|immed[3]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bus_ir[12] ; Fall       ; control_l:control_l0|immed[3]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bus_ir[12] ; Fall       ; control_l:control_l0|immed[4]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bus_ir[12] ; Fall       ; control_l:control_l0|immed[4]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bus_ir[12] ; Fall       ; control_l:control_l0|immed[5]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bus_ir[12] ; Fall       ; control_l:control_l0|immed[5]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bus_ir[12] ; Fall       ; control_l:control_l0|immed[6]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bus_ir[12] ; Fall       ; control_l:control_l0|immed[6]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bus_ir[12] ; Fall       ; control_l:control_l0|immed[7]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bus_ir[12] ; Fall       ; control_l:control_l0|immed[7]          ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; boot          ; clk        ; 2.203 ; 2.203 ; Rise       ; clk             ;
; datard_m[*]   ; clk        ; 6.087 ; 6.087 ; Rise       ; clk             ;
;  datard_m[0]  ; clk        ; 4.060 ; 4.060 ; Rise       ; clk             ;
;  datard_m[1]  ; clk        ; 4.001 ; 4.001 ; Rise       ; clk             ;
;  datard_m[2]  ; clk        ; 4.224 ; 4.224 ; Rise       ; clk             ;
;  datard_m[3]  ; clk        ; 4.072 ; 4.072 ; Rise       ; clk             ;
;  datard_m[4]  ; clk        ; 4.885 ; 4.885 ; Rise       ; clk             ;
;  datard_m[5]  ; clk        ; 4.402 ; 4.402 ; Rise       ; clk             ;
;  datard_m[6]  ; clk        ; 4.345 ; 4.345 ; Rise       ; clk             ;
;  datard_m[7]  ; clk        ; 4.914 ; 4.914 ; Rise       ; clk             ;
;  datard_m[8]  ; clk        ; 5.499 ; 5.499 ; Rise       ; clk             ;
;  datard_m[9]  ; clk        ; 4.218 ; 4.218 ; Rise       ; clk             ;
;  datard_m[10] ; clk        ; 3.730 ; 3.730 ; Rise       ; clk             ;
;  datard_m[11] ; clk        ; 3.826 ; 3.826 ; Rise       ; clk             ;
;  datard_m[12] ; clk        ; 5.013 ; 5.013 ; Rise       ; clk             ;
;  datard_m[13] ; clk        ; 5.204 ; 5.204 ; Rise       ; clk             ;
;  datard_m[14] ; clk        ; 6.087 ; 6.087 ; Rise       ; clk             ;
;  datard_m[15] ; clk        ; 5.484 ; 5.484 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; boot          ; clk        ; 0.942  ; 0.942  ; Rise       ; clk             ;
; datard_m[*]   ; clk        ; -3.482 ; -3.482 ; Rise       ; clk             ;
;  datard_m[0]  ; clk        ; -3.812 ; -3.812 ; Rise       ; clk             ;
;  datard_m[1]  ; clk        ; -3.753 ; -3.753 ; Rise       ; clk             ;
;  datard_m[2]  ; clk        ; -3.976 ; -3.976 ; Rise       ; clk             ;
;  datard_m[3]  ; clk        ; -3.824 ; -3.824 ; Rise       ; clk             ;
;  datard_m[4]  ; clk        ; -4.637 ; -4.637 ; Rise       ; clk             ;
;  datard_m[5]  ; clk        ; -4.154 ; -4.154 ; Rise       ; clk             ;
;  datard_m[6]  ; clk        ; -4.097 ; -4.097 ; Rise       ; clk             ;
;  datard_m[7]  ; clk        ; -4.666 ; -4.666 ; Rise       ; clk             ;
;  datard_m[8]  ; clk        ; -5.251 ; -5.251 ; Rise       ; clk             ;
;  datard_m[9]  ; clk        ; -3.970 ; -3.970 ; Rise       ; clk             ;
;  datard_m[10] ; clk        ; -3.482 ; -3.482 ; Rise       ; clk             ;
;  datard_m[11] ; clk        ; -3.578 ; -3.578 ; Rise       ; clk             ;
;  datard_m[12] ; clk        ; -4.765 ; -4.765 ; Rise       ; clk             ;
;  datard_m[13] ; clk        ; -4.956 ; -4.956 ; Rise       ; clk             ;
;  datard_m[14] ; clk        ; -5.839 ; -5.839 ; Rise       ; clk             ;
;  datard_m[15] ; clk        ; -5.236 ; -5.236 ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; immed_x2   ; bus_ir[12] ; 5.365  ; 5.365  ; Rise       ; bus_ir[12]      ;
; in_d       ; bus_ir[12] ; 5.755  ;        ; Rise       ; bus_ir[12]      ;
; word_byte  ; bus_ir[12] ; 6.455  ; 6.455  ; Rise       ; bus_ir[12]      ;
; wr_m       ; bus_ir[12] ;        ; 6.416  ; Rise       ; bus_ir[12]      ;
; wrd        ; bus_ir[12] ; 7.430  ; 5.764  ; Rise       ; bus_ir[12]      ;
; immed[*]   ; bus_ir[12] ; 7.545  ; 7.545  ; Fall       ; bus_ir[12]      ;
;  immed[0]  ; bus_ir[12] ; 6.528  ; 6.528  ; Fall       ; bus_ir[12]      ;
;  immed[1]  ; bus_ir[12] ; 6.876  ; 6.876  ; Fall       ; bus_ir[12]      ;
;  immed[2]  ; bus_ir[12] ; 6.527  ; 6.527  ; Fall       ; bus_ir[12]      ;
;  immed[3]  ; bus_ir[12] ; 6.507  ; 6.507  ; Fall       ; bus_ir[12]      ;
;  immed[4]  ; bus_ir[12] ; 6.508  ; 6.508  ; Fall       ; bus_ir[12]      ;
;  immed[5]  ; bus_ir[12] ; 6.874  ; 6.874  ; Fall       ; bus_ir[12]      ;
;  immed[6]  ; bus_ir[12] ; 7.394  ; 7.394  ; Fall       ; bus_ir[12]      ;
;  immed[7]  ; bus_ir[12] ; 7.545  ; 7.545  ; Fall       ; bus_ir[12]      ;
; immed_x2   ; bus_ir[12] ; 5.365  ; 5.365  ; Fall       ; bus_ir[12]      ;
; in_d       ; bus_ir[12] ;        ; 5.755  ; Fall       ; bus_ir[12]      ;
; word_byte  ; bus_ir[12] ; 6.455  ; 6.455  ; Fall       ; bus_ir[12]      ;
; wr_m       ; bus_ir[12] ; 6.416  ;        ; Fall       ; bus_ir[12]      ;
; wrd        ; bus_ir[12] ; 5.764  ; 7.430  ; Fall       ; bus_ir[12]      ;
; addr_a[*]  ; clk        ; 7.460  ; 7.460  ; Rise       ; clk             ;
;  addr_a[0] ; clk        ; 7.453  ; 7.453  ; Rise       ; clk             ;
;  addr_a[1] ; clk        ; 7.443  ; 7.443  ; Rise       ; clk             ;
;  addr_a[2] ; clk        ; 7.460  ; 7.460  ; Rise       ; clk             ;
; addr_b[*]  ; clk        ; 7.836  ; 7.836  ; Rise       ; clk             ;
;  addr_b[0] ; clk        ; 7.836  ; 7.836  ; Rise       ; clk             ;
;  addr_b[1] ; clk        ; 7.551  ; 7.551  ; Rise       ; clk             ;
;  addr_b[2] ; clk        ; 7.821  ; 7.821  ; Rise       ; clk             ;
; addr_d[*]  ; clk        ; 7.801  ; 7.801  ; Rise       ; clk             ;
;  addr_d[0] ; clk        ; 7.796  ; 7.796  ; Rise       ; clk             ;
;  addr_d[1] ; clk        ; 7.591  ; 7.591  ; Rise       ; clk             ;
;  addr_d[2] ; clk        ; 7.801  ; 7.801  ; Rise       ; clk             ;
; immed_x2   ; clk        ; 8.220  ; 8.220  ; Rise       ; clk             ;
; in_d       ; clk        ; 8.585  ; 8.585  ; Rise       ; clk             ;
; ins_dad    ; clk        ; 7.154  ; 7.154  ; Rise       ; clk             ;
; pc[*]      ; clk        ; 7.550  ; 7.550  ; Rise       ; clk             ;
;  pc[1]     ; clk        ; 7.529  ; 7.529  ; Rise       ; clk             ;
;  pc[2]     ; clk        ; 6.903  ; 6.903  ; Rise       ; clk             ;
;  pc[3]     ; clk        ; 7.284  ; 7.284  ; Rise       ; clk             ;
;  pc[4]     ; clk        ; 7.290  ; 7.290  ; Rise       ; clk             ;
;  pc[5]     ; clk        ; 6.549  ; 6.549  ; Rise       ; clk             ;
;  pc[6]     ; clk        ; 7.285  ; 7.285  ; Rise       ; clk             ;
;  pc[7]     ; clk        ; 6.550  ; 6.550  ; Rise       ; clk             ;
;  pc[8]     ; clk        ; 6.939  ; 6.939  ; Rise       ; clk             ;
;  pc[9]     ; clk        ; 6.936  ; 6.936  ; Rise       ; clk             ;
;  pc[10]    ; clk        ; 6.930  ; 6.930  ; Rise       ; clk             ;
;  pc[11]    ; clk        ; 6.555  ; 6.555  ; Rise       ; clk             ;
;  pc[12]    ; clk        ; 6.932  ; 6.932  ; Rise       ; clk             ;
;  pc[13]    ; clk        ; 6.912  ; 6.912  ; Rise       ; clk             ;
;  pc[14]    ; clk        ; 6.938  ; 6.938  ; Rise       ; clk             ;
;  pc[15]    ; clk        ; 7.550  ; 7.550  ; Rise       ; clk             ;
; word_byte  ; clk        ; 9.278  ; 9.278  ; Rise       ; clk             ;
; wr_m       ; clk        ; 9.238  ; 9.238  ; Rise       ; clk             ;
; wrd        ; clk        ; 10.252 ; 10.252 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; immed_x2   ; bus_ir[12] ; 5.365 ; 5.365 ; Rise       ; bus_ir[12]      ;
; in_d       ; bus_ir[12] ; 5.755 ;       ; Rise       ; bus_ir[12]      ;
; word_byte  ; bus_ir[12] ; 6.455 ; 6.455 ; Rise       ; bus_ir[12]      ;
; wr_m       ; bus_ir[12] ;       ; 6.416 ; Rise       ; bus_ir[12]      ;
; wrd        ; bus_ir[12] ; 7.430 ; 5.764 ; Rise       ; bus_ir[12]      ;
; immed[*]   ; bus_ir[12] ; 6.507 ; 6.507 ; Fall       ; bus_ir[12]      ;
;  immed[0]  ; bus_ir[12] ; 6.528 ; 6.528 ; Fall       ; bus_ir[12]      ;
;  immed[1]  ; bus_ir[12] ; 6.876 ; 6.876 ; Fall       ; bus_ir[12]      ;
;  immed[2]  ; bus_ir[12] ; 6.527 ; 6.527 ; Fall       ; bus_ir[12]      ;
;  immed[3]  ; bus_ir[12] ; 6.507 ; 6.507 ; Fall       ; bus_ir[12]      ;
;  immed[4]  ; bus_ir[12] ; 6.508 ; 6.508 ; Fall       ; bus_ir[12]      ;
;  immed[5]  ; bus_ir[12] ; 6.874 ; 6.874 ; Fall       ; bus_ir[12]      ;
;  immed[6]  ; bus_ir[12] ; 7.394 ; 7.394 ; Fall       ; bus_ir[12]      ;
;  immed[7]  ; bus_ir[12] ; 7.545 ; 7.545 ; Fall       ; bus_ir[12]      ;
; immed_x2   ; bus_ir[12] ; 5.365 ; 5.365 ; Fall       ; bus_ir[12]      ;
; in_d       ; bus_ir[12] ;       ; 5.755 ; Fall       ; bus_ir[12]      ;
; word_byte  ; bus_ir[12] ; 6.455 ; 6.455 ; Fall       ; bus_ir[12]      ;
; wr_m       ; bus_ir[12] ; 6.416 ;       ; Fall       ; bus_ir[12]      ;
; wrd        ; bus_ir[12] ; 5.764 ; 7.430 ; Fall       ; bus_ir[12]      ;
; addr_a[*]  ; clk        ; 7.443 ; 7.443 ; Rise       ; clk             ;
;  addr_a[0] ; clk        ; 7.453 ; 7.453 ; Rise       ; clk             ;
;  addr_a[1] ; clk        ; 7.443 ; 7.443 ; Rise       ; clk             ;
;  addr_a[2] ; clk        ; 7.460 ; 7.460 ; Rise       ; clk             ;
; addr_b[*]  ; clk        ; 7.551 ; 7.551 ; Rise       ; clk             ;
;  addr_b[0] ; clk        ; 7.836 ; 7.836 ; Rise       ; clk             ;
;  addr_b[1] ; clk        ; 7.551 ; 7.551 ; Rise       ; clk             ;
;  addr_b[2] ; clk        ; 7.821 ; 7.821 ; Rise       ; clk             ;
; addr_d[*]  ; clk        ; 7.591 ; 7.591 ; Rise       ; clk             ;
;  addr_d[0] ; clk        ; 7.796 ; 7.796 ; Rise       ; clk             ;
;  addr_d[1] ; clk        ; 7.591 ; 7.591 ; Rise       ; clk             ;
;  addr_d[2] ; clk        ; 7.801 ; 7.801 ; Rise       ; clk             ;
; immed_x2   ; clk        ; 7.063 ; 7.063 ; Rise       ; clk             ;
; in_d       ; clk        ; 7.415 ; 7.415 ; Rise       ; clk             ;
; ins_dad    ; clk        ; 7.154 ; 7.154 ; Rise       ; clk             ;
; pc[*]      ; clk        ; 6.549 ; 6.549 ; Rise       ; clk             ;
;  pc[1]     ; clk        ; 7.529 ; 7.529 ; Rise       ; clk             ;
;  pc[2]     ; clk        ; 6.903 ; 6.903 ; Rise       ; clk             ;
;  pc[3]     ; clk        ; 7.284 ; 7.284 ; Rise       ; clk             ;
;  pc[4]     ; clk        ; 7.290 ; 7.290 ; Rise       ; clk             ;
;  pc[5]     ; clk        ; 6.549 ; 6.549 ; Rise       ; clk             ;
;  pc[6]     ; clk        ; 7.285 ; 7.285 ; Rise       ; clk             ;
;  pc[7]     ; clk        ; 6.550 ; 6.550 ; Rise       ; clk             ;
;  pc[8]     ; clk        ; 6.939 ; 6.939 ; Rise       ; clk             ;
;  pc[9]     ; clk        ; 6.936 ; 6.936 ; Rise       ; clk             ;
;  pc[10]    ; clk        ; 6.930 ; 6.930 ; Rise       ; clk             ;
;  pc[11]    ; clk        ; 6.555 ; 6.555 ; Rise       ; clk             ;
;  pc[12]    ; clk        ; 6.932 ; 6.932 ; Rise       ; clk             ;
;  pc[13]    ; clk        ; 6.912 ; 6.912 ; Rise       ; clk             ;
;  pc[14]    ; clk        ; 6.938 ; 6.938 ; Rise       ; clk             ;
;  pc[15]    ; clk        ; 7.550 ; 7.550 ; Rise       ; clk             ;
; word_byte  ; clk        ; 7.936 ; 7.936 ; Rise       ; clk             ;
; wr_m       ; clk        ; 7.889 ; 7.889 ; Rise       ; clk             ;
; wrd        ; clk        ; 7.914 ; 7.914 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+-------------------------------------+
; Fast Model Setup Summary            ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; clk        ; -0.646 ; -2.540        ;
; bus_ir[12] ; -0.306 ; -2.048        ;
+------------+--------+---------------+


+-------------------------------------+
; Fast Model Hold Summary             ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; clk        ; -0.741 ; -11.115       ;
; bus_ir[12] ; 0.780  ; 0.000         ;
+------------+--------+---------------+


+-------------------------------------+
; Fast Model Recovery Summary         ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; bus_ir[12] ; -0.007 ; -0.007        ;
+------------+--------+---------------+


+-------------------------------------+
; Fast Model Removal Summary          ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; bus_ir[12] ; -1.322 ; -2.620        ;
+------------+--------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+------------+--------+------------------+
; Clock      ; Slack  ; End Point TNS    ;
+------------+--------+------------------+
; clk        ; -1.380 ; -35.380          ;
; bus_ir[12] ; 0.500  ; 0.000            ;
+------------+--------+------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                              ;
+--------+--------------------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+------------+--------------+-------------+--------------+------------+------------+
; -0.646 ; multi:multi0|state.FETCH ; bus_ir[15] ; clk          ; clk         ; 1.000        ; -0.755     ; 0.923      ;
; -0.646 ; multi:multi0|state.FETCH ; bus_ir[13] ; clk          ; clk         ; 1.000        ; -0.755     ; 0.923      ;
; -0.646 ; multi:multi0|state.FETCH ; bus_ir[14] ; clk          ; clk         ; 1.000        ; -0.755     ; 0.923      ;
; -0.131 ; new_pc[1]                ; new_pc[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.163      ;
; -0.097 ; new_pc[2]                ; new_pc[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.129      ;
; -0.096 ; new_pc[1]                ; new_pc[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.128      ;
; -0.075 ; new_pc[3]                ; new_pc[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.107      ;
; -0.062 ; new_pc[2]                ; new_pc[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.094      ;
; -0.061 ; new_pc[1]                ; new_pc[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.093      ;
; -0.048 ; multi:multi0|state.FETCH ; bus_ir[0]  ; clk          ; clk         ; 1.000        ; -0.011     ; 1.069      ;
; -0.048 ; multi:multi0|state.FETCH ; bus_ir[1]  ; clk          ; clk         ; 1.000        ; -0.011     ; 1.069      ;
; -0.048 ; multi:multi0|state.FETCH ; bus_ir[2]  ; clk          ; clk         ; 1.000        ; -0.011     ; 1.069      ;
; -0.048 ; multi:multi0|state.FETCH ; bus_ir[3]  ; clk          ; clk         ; 1.000        ; -0.011     ; 1.069      ;
; -0.048 ; multi:multi0|state.FETCH ; bus_ir[4]  ; clk          ; clk         ; 1.000        ; -0.011     ; 1.069      ;
; -0.048 ; multi:multi0|state.FETCH ; bus_ir[5]  ; clk          ; clk         ; 1.000        ; -0.011     ; 1.069      ;
; -0.040 ; new_pc[3]                ; new_pc[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.072      ;
; -0.028 ; new_pc[4]                ; new_pc[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.060      ;
; -0.027 ; new_pc[2]                ; new_pc[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.059      ;
; -0.026 ; new_pc[1]                ; new_pc[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.058      ;
; -0.006 ; new_pc[5]                ; new_pc[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.038      ;
; -0.005 ; new_pc[3]                ; new_pc[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.037      ;
; 0.007  ; new_pc[4]                ; new_pc[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.025      ;
; 0.008  ; new_pc[2]                ; new_pc[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.024      ;
; 0.009  ; new_pc[1]                ; new_pc[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.023      ;
; 0.029  ; new_pc[6]                ; new_pc[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.003      ;
; 0.029  ; new_pc[5]                ; new_pc[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.003      ;
; 0.030  ; new_pc[3]                ; new_pc[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.002      ;
; 0.042  ; new_pc[4]                ; new_pc[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.990      ;
; 0.043  ; new_pc[2]                ; new_pc[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.989      ;
; 0.044  ; new_pc[1]                ; new_pc[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.988      ;
; 0.064  ; new_pc[6]                ; new_pc[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.968      ;
; 0.064  ; new_pc[5]                ; new_pc[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.968      ;
; 0.065  ; new_pc[3]                ; new_pc[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.967      ;
; 0.077  ; new_pc[4]                ; new_pc[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.955      ;
; 0.078  ; new_pc[2]                ; new_pc[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.954      ;
; 0.079  ; new_pc[1]                ; new_pc[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.953      ;
; 0.081  ; new_pc[7]                ; new_pc[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.951      ;
; 0.099  ; new_pc[6]                ; new_pc[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.933      ;
; 0.099  ; new_pc[5]                ; new_pc[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.933      ;
; 0.100  ; new_pc[3]                ; new_pc[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.932      ;
; 0.108  ; multi:multi0|state.FETCH ; bus_ir[12] ; clk          ; clk         ; 1.000        ; -0.001     ; 0.923      ;
; 0.108  ; multi:multi0|state.FETCH ; bus_ir[6]  ; clk          ; clk         ; 1.000        ; -0.001     ; 0.923      ;
; 0.108  ; multi:multi0|state.FETCH ; bus_ir[7]  ; clk          ; clk         ; 1.000        ; -0.001     ; 0.923      ;
; 0.108  ; multi:multi0|state.FETCH ; bus_ir[8]  ; clk          ; clk         ; 1.000        ; -0.001     ; 0.923      ;
; 0.108  ; multi:multi0|state.FETCH ; bus_ir[9]  ; clk          ; clk         ; 1.000        ; -0.001     ; 0.923      ;
; 0.108  ; multi:multi0|state.FETCH ; bus_ir[10] ; clk          ; clk         ; 1.000        ; -0.001     ; 0.923      ;
; 0.108  ; multi:multi0|state.FETCH ; bus_ir[11] ; clk          ; clk         ; 1.000        ; -0.001     ; 0.923      ;
; 0.112  ; new_pc[4]                ; new_pc[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.920      ;
; 0.113  ; new_pc[2]                ; new_pc[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.919      ;
; 0.114  ; new_pc[1]                ; new_pc[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.918      ;
; 0.116  ; new_pc[7]                ; new_pc[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.916      ;
; 0.134  ; new_pc[6]                ; new_pc[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.898      ;
; 0.134  ; new_pc[5]                ; new_pc[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.898      ;
; 0.135  ; new_pc[3]                ; new_pc[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.897      ;
; 0.147  ; new_pc[4]                ; new_pc[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.885      ;
; 0.148  ; new_pc[2]                ; new_pc[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.884      ;
; 0.151  ; new_pc[7]                ; new_pc[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.881      ;
; 0.159  ; new_pc[8]                ; new_pc[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.873      ;
; 0.169  ; new_pc[6]                ; new_pc[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.863      ;
; 0.169  ; new_pc[5]                ; new_pc[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.863      ;
; 0.170  ; new_pc[3]                ; new_pc[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.862      ;
; 0.182  ; new_pc[4]                ; new_pc[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.850      ;
; 0.186  ; new_pc[7]                ; new_pc[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.846      ;
; 0.194  ; new_pc[8]                ; new_pc[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.838      ;
; 0.204  ; new_pc[6]                ; new_pc[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.828      ;
; 0.204  ; new_pc[5]                ; new_pc[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.828      ;
; 0.207  ; new_pc[9]                ; new_pc[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.825      ;
; 0.208  ; new_pc[1]                ; new_pc[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.824      ;
; 0.217  ; new_pc[4]                ; new_pc[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.815      ;
; 0.221  ; new_pc[7]                ; new_pc[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.811      ;
; 0.229  ; new_pc[10]               ; new_pc[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.803      ;
; 0.229  ; new_pc[8]                ; new_pc[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.803      ;
; 0.239  ; new_pc[6]                ; new_pc[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.793      ;
; 0.239  ; new_pc[5]                ; new_pc[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.793      ;
; 0.242  ; new_pc[9]                ; new_pc[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.790      ;
; 0.242  ; new_pc[2]                ; new_pc[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.790      ;
; 0.243  ; new_pc[1]                ; new_pc[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.789      ;
; 0.256  ; new_pc[7]                ; new_pc[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.776      ;
; 0.264  ; new_pc[10]               ; new_pc[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.768      ;
; 0.264  ; new_pc[8]                ; new_pc[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.768      ;
; 0.264  ; new_pc[3]                ; new_pc[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.768      ;
; 0.274  ; new_pc[6]                ; new_pc[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.758      ;
; 0.277  ; new_pc[11]               ; new_pc[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.755      ;
; 0.277  ; new_pc[9]                ; new_pc[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.755      ;
; 0.277  ; new_pc[2]                ; new_pc[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.755      ;
; 0.278  ; new_pc[1]                ; new_pc[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.754      ;
; 0.291  ; new_pc[7]                ; new_pc[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.741      ;
; 0.298  ; new_pc[12]               ; new_pc[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.734      ;
; 0.299  ; new_pc[10]               ; new_pc[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.733      ;
; 0.299  ; new_pc[8]                ; new_pc[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.733      ;
; 0.299  ; new_pc[3]                ; new_pc[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.733      ;
; 0.311  ; new_pc[4]                ; new_pc[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.721      ;
; 0.312  ; new_pc[11]               ; new_pc[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.720      ;
; 0.312  ; new_pc[9]                ; new_pc[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.720      ;
; 0.312  ; new_pc[2]                ; new_pc[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.720      ;
; 0.313  ; new_pc[1]                ; new_pc[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.719      ;
; 0.314  ; bus_ir[14]               ; new_pc[1]  ; clk          ; clk         ; 1.000        ; 0.747      ; 1.465      ;
; 0.314  ; bus_ir[14]               ; new_pc[2]  ; clk          ; clk         ; 1.000        ; 0.747      ; 1.465      ;
; 0.314  ; bus_ir[14]               ; new_pc[3]  ; clk          ; clk         ; 1.000        ; 0.747      ; 1.465      ;
; 0.314  ; bus_ir[14]               ; new_pc[4]  ; clk          ; clk         ; 1.000        ; 0.747      ; 1.465      ;
+--------+--------------------------+------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'bus_ir[12]'                                                                                           ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -0.306 ; bus_ir[6] ; control_l:control_l0|immed[6] ; clk          ; bus_ir[12]  ; 0.500        ; 0.031      ; 0.364      ;
; -0.256 ; bus_ir[4] ; control_l:control_l0|immed[4] ; clk          ; bus_ir[12]  ; 0.500        ; -0.079     ; 0.325      ;
; -0.256 ; bus_ir[5] ; control_l:control_l0|immed[5] ; clk          ; bus_ir[12]  ; 0.500        ; -0.079     ; 0.325      ;
; -0.254 ; bus_ir[7] ; control_l:control_l0|immed[7] ; clk          ; bus_ir[12]  ; 0.500        ; 0.045      ; 0.325      ;
; -0.245 ; bus_ir[2] ; control_l:control_l0|immed[2] ; clk          ; bus_ir[12]  ; 0.500        ; -0.079     ; 0.325      ;
; -0.245 ; bus_ir[3] ; control_l:control_l0|immed[3] ; clk          ; bus_ir[12]  ; 0.500        ; -0.079     ; 0.325      ;
; -0.243 ; bus_ir[0] ; control_l:control_l0|immed[0] ; clk          ; bus_ir[12]  ; 0.500        ; -0.079     ; 0.325      ;
; -0.243 ; bus_ir[1] ; control_l:control_l0|immed[1] ; clk          ; bus_ir[12]  ; 0.500        ; -0.078     ; 0.325      ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                             ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -0.741 ; bus_ir[12]               ; new_pc[1]                ; bus_ir[12]   ; clk         ; 0.000        ; 1.789      ; 1.341      ;
; -0.741 ; bus_ir[12]               ; new_pc[2]                ; bus_ir[12]   ; clk         ; 0.000        ; 1.789      ; 1.341      ;
; -0.741 ; bus_ir[12]               ; new_pc[3]                ; bus_ir[12]   ; clk         ; 0.000        ; 1.789      ; 1.341      ;
; -0.741 ; bus_ir[12]               ; new_pc[4]                ; bus_ir[12]   ; clk         ; 0.000        ; 1.789      ; 1.341      ;
; -0.741 ; bus_ir[12]               ; new_pc[5]                ; bus_ir[12]   ; clk         ; 0.000        ; 1.789      ; 1.341      ;
; -0.741 ; bus_ir[12]               ; new_pc[6]                ; bus_ir[12]   ; clk         ; 0.000        ; 1.789      ; 1.341      ;
; -0.741 ; bus_ir[12]               ; new_pc[7]                ; bus_ir[12]   ; clk         ; 0.000        ; 1.789      ; 1.341      ;
; -0.741 ; bus_ir[12]               ; new_pc[8]                ; bus_ir[12]   ; clk         ; 0.000        ; 1.789      ; 1.341      ;
; -0.741 ; bus_ir[12]               ; new_pc[9]                ; bus_ir[12]   ; clk         ; 0.000        ; 1.789      ; 1.341      ;
; -0.741 ; bus_ir[12]               ; new_pc[10]               ; bus_ir[12]   ; clk         ; 0.000        ; 1.789      ; 1.341      ;
; -0.741 ; bus_ir[12]               ; new_pc[11]               ; bus_ir[12]   ; clk         ; 0.000        ; 1.789      ; 1.341      ;
; -0.741 ; bus_ir[12]               ; new_pc[12]               ; bus_ir[12]   ; clk         ; 0.000        ; 1.789      ; 1.341      ;
; -0.741 ; bus_ir[12]               ; new_pc[13]               ; bus_ir[12]   ; clk         ; 0.000        ; 1.789      ; 1.341      ;
; -0.741 ; bus_ir[12]               ; new_pc[14]               ; bus_ir[12]   ; clk         ; 0.000        ; 1.789      ; 1.341      ;
; -0.741 ; bus_ir[12]               ; new_pc[15]               ; bus_ir[12]   ; clk         ; 0.000        ; 1.789      ; 1.341      ;
; -0.241 ; bus_ir[12]               ; new_pc[1]                ; bus_ir[12]   ; clk         ; -0.500       ; 1.789      ; 1.341      ;
; -0.241 ; bus_ir[12]               ; new_pc[2]                ; bus_ir[12]   ; clk         ; -0.500       ; 1.789      ; 1.341      ;
; -0.241 ; bus_ir[12]               ; new_pc[3]                ; bus_ir[12]   ; clk         ; -0.500       ; 1.789      ; 1.341      ;
; -0.241 ; bus_ir[12]               ; new_pc[4]                ; bus_ir[12]   ; clk         ; -0.500       ; 1.789      ; 1.341      ;
; -0.241 ; bus_ir[12]               ; new_pc[5]                ; bus_ir[12]   ; clk         ; -0.500       ; 1.789      ; 1.341      ;
; -0.241 ; bus_ir[12]               ; new_pc[6]                ; bus_ir[12]   ; clk         ; -0.500       ; 1.789      ; 1.341      ;
; -0.241 ; bus_ir[12]               ; new_pc[7]                ; bus_ir[12]   ; clk         ; -0.500       ; 1.789      ; 1.341      ;
; -0.241 ; bus_ir[12]               ; new_pc[8]                ; bus_ir[12]   ; clk         ; -0.500       ; 1.789      ; 1.341      ;
; -0.241 ; bus_ir[12]               ; new_pc[9]                ; bus_ir[12]   ; clk         ; -0.500       ; 1.789      ; 1.341      ;
; -0.241 ; bus_ir[12]               ; new_pc[10]               ; bus_ir[12]   ; clk         ; -0.500       ; 1.789      ; 1.341      ;
; -0.241 ; bus_ir[12]               ; new_pc[11]               ; bus_ir[12]   ; clk         ; -0.500       ; 1.789      ; 1.341      ;
; -0.241 ; bus_ir[12]               ; new_pc[12]               ; bus_ir[12]   ; clk         ; -0.500       ; 1.789      ; 1.341      ;
; -0.241 ; bus_ir[12]               ; new_pc[13]               ; bus_ir[12]   ; clk         ; -0.500       ; 1.789      ; 1.341      ;
; -0.241 ; bus_ir[12]               ; new_pc[14]               ; bus_ir[12]   ; clk         ; -0.500       ; 1.789      ; 1.341      ;
; -0.241 ; bus_ir[12]               ; new_pc[15]               ; bus_ir[12]   ; clk         ; -0.500       ; 1.789      ; 1.341      ;
; 0.243  ; new_pc[15]               ; new_pc[15]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.249  ; multi:multi0|state.DEMW  ; multi:multi0|state.FETCH ; clk          ; clk         ; 0.000        ; 0.000      ; 0.401      ;
; 0.287  ; multi:multi0|state.IDLE  ; multi:multi0|state.FETCH ; clk          ; clk         ; 0.000        ; 0.000      ; 0.439      ;
; 0.359  ; new_pc[1]                ; new_pc[1]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; bus_ir[15]               ; new_pc[1]                ; clk          ; clk         ; 0.000        ; 0.747      ; 1.258      ;
; 0.359  ; bus_ir[15]               ; new_pc[2]                ; clk          ; clk         ; 0.000        ; 0.747      ; 1.258      ;
; 0.359  ; bus_ir[15]               ; new_pc[3]                ; clk          ; clk         ; 0.000        ; 0.747      ; 1.258      ;
; 0.359  ; bus_ir[15]               ; new_pc[4]                ; clk          ; clk         ; 0.000        ; 0.747      ; 1.258      ;
; 0.359  ; bus_ir[15]               ; new_pc[5]                ; clk          ; clk         ; 0.000        ; 0.747      ; 1.258      ;
; 0.359  ; bus_ir[15]               ; new_pc[6]                ; clk          ; clk         ; 0.000        ; 0.747      ; 1.258      ;
; 0.359  ; bus_ir[15]               ; new_pc[7]                ; clk          ; clk         ; 0.000        ; 0.747      ; 1.258      ;
; 0.359  ; bus_ir[15]               ; new_pc[8]                ; clk          ; clk         ; 0.000        ; 0.747      ; 1.258      ;
; 0.359  ; bus_ir[15]               ; new_pc[9]                ; clk          ; clk         ; 0.000        ; 0.747      ; 1.258      ;
; 0.359  ; bus_ir[15]               ; new_pc[10]               ; clk          ; clk         ; 0.000        ; 0.747      ; 1.258      ;
; 0.359  ; bus_ir[15]               ; new_pc[11]               ; clk          ; clk         ; 0.000        ; 0.747      ; 1.258      ;
; 0.359  ; bus_ir[15]               ; new_pc[12]               ; clk          ; clk         ; 0.000        ; 0.747      ; 1.258      ;
; 0.359  ; bus_ir[15]               ; new_pc[13]               ; clk          ; clk         ; 0.000        ; 0.747      ; 1.258      ;
; 0.359  ; bus_ir[15]               ; new_pc[14]               ; clk          ; clk         ; 0.000        ; 0.747      ; 1.258      ;
; 0.359  ; bus_ir[15]               ; new_pc[15]               ; clk          ; clk         ; 0.000        ; 0.747      ; 1.258      ;
; 0.360  ; new_pc[2]                ; new_pc[2]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; new_pc[9]                ; new_pc[9]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; new_pc[11]               ; new_pc[11]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; new_pc[4]                ; new_pc[4]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; new_pc[7]                ; new_pc[7]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; new_pc[13]               ; new_pc[13]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; new_pc[14]               ; new_pc[14]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.371  ; new_pc[3]                ; new_pc[3]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; new_pc[8]                ; new_pc[8]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; new_pc[10]               ; new_pc[10]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; new_pc[5]                ; new_pc[5]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; new_pc[6]                ; new_pc[6]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; new_pc[12]               ; new_pc[12]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.398  ; multi:multi0|state.FETCH ; multi:multi0|state.DEMW  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.550      ;
; 0.489  ; bus_ir[13]               ; new_pc[1]                ; clk          ; clk         ; 0.000        ; 0.747      ; 1.388      ;
; 0.489  ; bus_ir[13]               ; new_pc[2]                ; clk          ; clk         ; 0.000        ; 0.747      ; 1.388      ;
; 0.489  ; bus_ir[13]               ; new_pc[3]                ; clk          ; clk         ; 0.000        ; 0.747      ; 1.388      ;
; 0.489  ; bus_ir[13]               ; new_pc[4]                ; clk          ; clk         ; 0.000        ; 0.747      ; 1.388      ;
; 0.489  ; bus_ir[13]               ; new_pc[5]                ; clk          ; clk         ; 0.000        ; 0.747      ; 1.388      ;
; 0.489  ; bus_ir[13]               ; new_pc[6]                ; clk          ; clk         ; 0.000        ; 0.747      ; 1.388      ;
; 0.489  ; bus_ir[13]               ; new_pc[7]                ; clk          ; clk         ; 0.000        ; 0.747      ; 1.388      ;
; 0.489  ; bus_ir[13]               ; new_pc[8]                ; clk          ; clk         ; 0.000        ; 0.747      ; 1.388      ;
; 0.489  ; bus_ir[13]               ; new_pc[9]                ; clk          ; clk         ; 0.000        ; 0.747      ; 1.388      ;
; 0.489  ; bus_ir[13]               ; new_pc[10]               ; clk          ; clk         ; 0.000        ; 0.747      ; 1.388      ;
; 0.489  ; bus_ir[13]               ; new_pc[11]               ; clk          ; clk         ; 0.000        ; 0.747      ; 1.388      ;
; 0.489  ; bus_ir[13]               ; new_pc[12]               ; clk          ; clk         ; 0.000        ; 0.747      ; 1.388      ;
; 0.489  ; bus_ir[13]               ; new_pc[13]               ; clk          ; clk         ; 0.000        ; 0.747      ; 1.388      ;
; 0.489  ; bus_ir[13]               ; new_pc[14]               ; clk          ; clk         ; 0.000        ; 0.747      ; 1.388      ;
; 0.489  ; bus_ir[13]               ; new_pc[15]               ; clk          ; clk         ; 0.000        ; 0.747      ; 1.388      ;
; 0.497  ; new_pc[1]                ; new_pc[2]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.649      ;
; 0.498  ; new_pc[2]                ; new_pc[3]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; new_pc[9]                ; new_pc[10]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; new_pc[11]               ; new_pc[12]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.499  ; new_pc[14]               ; new_pc[15]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; new_pc[13]               ; new_pc[14]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; new_pc[4]                ; new_pc[5]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.511  ; new_pc[8]                ; new_pc[9]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; new_pc[10]               ; new_pc[11]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; new_pc[3]                ; new_pc[4]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.512  ; new_pc[6]                ; new_pc[7]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; new_pc[12]               ; new_pc[13]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; new_pc[5]                ; new_pc[6]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.532  ; new_pc[1]                ; new_pc[3]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.684      ;
; 0.533  ; new_pc[9]                ; new_pc[11]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; new_pc[2]                ; new_pc[4]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; new_pc[11]               ; new_pc[13]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.534  ; new_pc[13]               ; new_pc[15]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.686      ;
; 0.534  ; new_pc[4]                ; new_pc[6]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.686      ;
; 0.546  ; new_pc[8]                ; new_pc[10]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; new_pc[10]               ; new_pc[12]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; new_pc[3]                ; new_pc[5]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.698      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'bus_ir[12]'                                                                                           ;
+-------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.780 ; bus_ir[7] ; control_l:control_l0|immed[7] ; clk          ; bus_ir[12]  ; -0.500       ; 0.045      ; 0.325      ;
; 0.833 ; bus_ir[6] ; control_l:control_l0|immed[6] ; clk          ; bus_ir[12]  ; -0.500       ; 0.031      ; 0.364      ;
; 0.903 ; bus_ir[1] ; control_l:control_l0|immed[1] ; clk          ; bus_ir[12]  ; -0.500       ; -0.078     ; 0.325      ;
; 0.904 ; bus_ir[0] ; control_l:control_l0|immed[0] ; clk          ; bus_ir[12]  ; -0.500       ; -0.079     ; 0.325      ;
; 0.904 ; bus_ir[2] ; control_l:control_l0|immed[2] ; clk          ; bus_ir[12]  ; -0.500       ; -0.079     ; 0.325      ;
; 0.904 ; bus_ir[3] ; control_l:control_l0|immed[3] ; clk          ; bus_ir[12]  ; -0.500       ; -0.079     ; 0.325      ;
; 0.904 ; bus_ir[4] ; control_l:control_l0|immed[4] ; clk          ; bus_ir[12]  ; -0.500       ; -0.079     ; 0.325      ;
; 0.904 ; bus_ir[5] ; control_l:control_l0|immed[5] ; clk          ; bus_ir[12]  ; -0.500       ; -0.079     ; 0.325      ;
+-------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'bus_ir[12]'                                                                                         ;
+--------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -0.007 ; bus_ir[14] ; control_l:control_l0|immed[7] ; clk          ; bus_ir[12]  ; 0.500        ; 0.799      ; 0.832      ;
; 0.018  ; bus_ir[14] ; control_l:control_l0|immed[6] ; clk          ; bus_ir[12]  ; 0.500        ; 0.785      ; 0.794      ;
; 0.071  ; bus_ir[13] ; control_l:control_l0|immed[7] ; clk          ; bus_ir[12]  ; 0.500        ; 0.799      ; 0.754      ;
; 0.096  ; bus_ir[13] ; control_l:control_l0|immed[6] ; clk          ; bus_ir[12]  ; 0.500        ; 0.785      ; 0.716      ;
; 0.199  ; bus_ir[15] ; control_l:control_l0|immed[7] ; clk          ; bus_ir[12]  ; 0.500        ; 0.799      ; 0.626      ;
; 0.224  ; bus_ir[15] ; control_l:control_l0|immed[6] ; clk          ; bus_ir[12]  ; 0.500        ; 0.785      ; 0.588      ;
; 1.324  ; bus_ir[12] ; control_l:control_l0|immed[7] ; bus_ir[12]   ; bus_ir[12]  ; 0.500        ; 1.841      ; 0.684      ;
; 1.349  ; bus_ir[12] ; control_l:control_l0|immed[6] ; bus_ir[12]   ; bus_ir[12]  ; 0.500        ; 1.827      ; 0.646      ;
; 1.824  ; bus_ir[12] ; control_l:control_l0|immed[7] ; bus_ir[12]   ; bus_ir[12]  ; 1.000        ; 1.841      ; 0.684      ;
; 1.849  ; bus_ir[12] ; control_l:control_l0|immed[6] ; bus_ir[12]   ; bus_ir[12]  ; 1.000        ; 1.827      ; 0.646      ;
+--------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'bus_ir[12]'                                                                                          ;
+--------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -1.322 ; bus_ir[12] ; control_l:control_l0|immed[6] ; bus_ir[12]   ; bus_ir[12]  ; 0.000        ; 1.827      ; 0.646      ;
; -1.298 ; bus_ir[12] ; control_l:control_l0|immed[7] ; bus_ir[12]   ; bus_ir[12]  ; 0.000        ; 1.841      ; 0.684      ;
; -0.822 ; bus_ir[12] ; control_l:control_l0|immed[6] ; bus_ir[12]   ; bus_ir[12]  ; -0.500       ; 1.827      ; 0.646      ;
; -0.798 ; bus_ir[12] ; control_l:control_l0|immed[7] ; bus_ir[12]   ; bus_ir[12]  ; -0.500       ; 1.841      ; 0.684      ;
; 0.303  ; bus_ir[15] ; control_l:control_l0|immed[6] ; clk          ; bus_ir[12]  ; -0.500       ; 0.785      ; 0.588      ;
; 0.327  ; bus_ir[15] ; control_l:control_l0|immed[7] ; clk          ; bus_ir[12]  ; -0.500       ; 0.799      ; 0.626      ;
; 0.431  ; bus_ir[13] ; control_l:control_l0|immed[6] ; clk          ; bus_ir[12]  ; -0.500       ; 0.785      ; 0.716      ;
; 0.455  ; bus_ir[13] ; control_l:control_l0|immed[7] ; clk          ; bus_ir[12]  ; -0.500       ; 0.799      ; 0.754      ;
; 0.509  ; bus_ir[14] ; control_l:control_l0|immed[6] ; clk          ; bus_ir[12]  ; -0.500       ; 0.785      ; 0.794      ;
; 0.533  ; bus_ir[14] ; control_l:control_l0|immed[7] ; clk          ; bus_ir[12]  ; -0.500       ; 0.799      ; 0.832      ;
+--------+------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bus_ir[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bus_ir[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bus_ir[10]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bus_ir[10]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bus_ir[11]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bus_ir[11]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bus_ir[12]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bus_ir[12]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bus_ir[13]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bus_ir[13]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bus_ir[14]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bus_ir[14]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bus_ir[15]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bus_ir[15]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bus_ir[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bus_ir[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bus_ir[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bus_ir[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bus_ir[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bus_ir[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bus_ir[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bus_ir[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bus_ir[5]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bus_ir[5]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bus_ir[6]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bus_ir[6]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bus_ir[7]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bus_ir[7]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bus_ir[8]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bus_ir[8]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bus_ir[9]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bus_ir[9]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; multi:multi0|state.DEMW  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; multi:multi0|state.DEMW  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; multi:multi0|state.FETCH ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; multi:multi0|state.FETCH ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; multi:multi0|state.IDLE  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; multi:multi0|state.IDLE  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; new_pc[10]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; new_pc[10]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; new_pc[11]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; new_pc[11]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; new_pc[12]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; new_pc[12]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; new_pc[13]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; new_pc[13]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; new_pc[14]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; new_pc[14]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; new_pc[15]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; new_pc[15]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; new_pc[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; new_pc[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; new_pc[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; new_pc[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; new_pc[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; new_pc[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; new_pc[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; new_pc[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; new_pc[5]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; new_pc[5]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; new_pc[6]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; new_pc[6]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; new_pc[7]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; new_pc[7]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; new_pc[8]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; new_pc[8]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; new_pc[9]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; new_pc[9]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bus_ir[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bus_ir[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bus_ir[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bus_ir[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bus_ir[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bus_ir[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bus_ir[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bus_ir[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bus_ir[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bus_ir[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bus_ir[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bus_ir[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bus_ir[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bus_ir[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bus_ir[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bus_ir[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bus_ir[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bus_ir[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bus_ir[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bus_ir[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bus_ir[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bus_ir[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bus_ir[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bus_ir[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bus_ir[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bus_ir[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bus_ir[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bus_ir[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bus_ir[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bus_ir[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bus_ir[9]|clk            ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'bus_ir[12]'                                                                                ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bus_ir[12] ; Rise       ; bus_ir[12]|regout                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bus_ir[12] ; Rise       ; bus_ir[12]|regout                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bus_ir[12] ; Rise       ; control_l0|Equal0~0clkctrl|inclk[0]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bus_ir[12] ; Rise       ; control_l0|Equal0~0clkctrl|inclk[0]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bus_ir[12] ; Rise       ; control_l0|Equal0~0clkctrl|outclk      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bus_ir[12] ; Rise       ; control_l0|Equal0~0clkctrl|outclk      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bus_ir[12] ; Rise       ; control_l0|Equal0~0|combout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bus_ir[12] ; Rise       ; control_l0|Equal0~0|combout            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bus_ir[12] ; Rise       ; control_l0|Equal0~0|datab              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bus_ir[12] ; Rise       ; control_l0|Equal0~0|datab              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bus_ir[12] ; Rise       ; control_l0|immed[0]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bus_ir[12] ; Rise       ; control_l0|immed[0]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bus_ir[12] ; Rise       ; control_l0|immed[15]~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bus_ir[12] ; Rise       ; control_l0|immed[15]~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bus_ir[12] ; Rise       ; control_l0|immed[15]~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bus_ir[12] ; Rise       ; control_l0|immed[15]~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bus_ir[12] ; Rise       ; control_l0|immed[15]~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bus_ir[12] ; Rise       ; control_l0|immed[15]~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bus_ir[12] ; Rise       ; control_l0|immed[15]~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bus_ir[12] ; Rise       ; control_l0|immed[15]~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bus_ir[12] ; Rise       ; control_l0|immed[1]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bus_ir[12] ; Rise       ; control_l0|immed[1]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bus_ir[12] ; Rise       ; control_l0|immed[2]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bus_ir[12] ; Rise       ; control_l0|immed[2]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bus_ir[12] ; Rise       ; control_l0|immed[3]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bus_ir[12] ; Rise       ; control_l0|immed[3]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bus_ir[12] ; Rise       ; control_l0|immed[4]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bus_ir[12] ; Rise       ; control_l0|immed[4]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bus_ir[12] ; Rise       ; control_l0|immed[5]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bus_ir[12] ; Rise       ; control_l0|immed[5]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bus_ir[12] ; Rise       ; control_l0|immed[6]|datab              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bus_ir[12] ; Rise       ; control_l0|immed[6]|datab              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bus_ir[12] ; Rise       ; control_l0|immed[7]|dataa              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bus_ir[12] ; Rise       ; control_l0|immed[7]|dataa              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bus_ir[12] ; Fall       ; control_l:control_l0|immed[0]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bus_ir[12] ; Fall       ; control_l:control_l0|immed[0]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bus_ir[12] ; Fall       ; control_l:control_l0|immed[1]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bus_ir[12] ; Fall       ; control_l:control_l0|immed[1]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bus_ir[12] ; Fall       ; control_l:control_l0|immed[2]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bus_ir[12] ; Fall       ; control_l:control_l0|immed[2]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bus_ir[12] ; Fall       ; control_l:control_l0|immed[3]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bus_ir[12] ; Fall       ; control_l:control_l0|immed[3]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bus_ir[12] ; Fall       ; control_l:control_l0|immed[4]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bus_ir[12] ; Fall       ; control_l:control_l0|immed[4]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bus_ir[12] ; Fall       ; control_l:control_l0|immed[5]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bus_ir[12] ; Fall       ; control_l:control_l0|immed[5]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bus_ir[12] ; Fall       ; control_l:control_l0|immed[6]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bus_ir[12] ; Fall       ; control_l:control_l0|immed[6]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bus_ir[12] ; Fall       ; control_l:control_l0|immed[7]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bus_ir[12] ; Fall       ; control_l:control_l0|immed[7]          ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; boot          ; clk        ; 0.778 ; 0.778 ; Rise       ; clk             ;
; datard_m[*]   ; clk        ; 3.071 ; 3.071 ; Rise       ; clk             ;
;  datard_m[0]  ; clk        ; 1.840 ; 1.840 ; Rise       ; clk             ;
;  datard_m[1]  ; clk        ; 1.815 ; 1.815 ; Rise       ; clk             ;
;  datard_m[2]  ; clk        ; 1.907 ; 1.907 ; Rise       ; clk             ;
;  datard_m[3]  ; clk        ; 1.857 ; 1.857 ; Rise       ; clk             ;
;  datard_m[4]  ; clk        ; 2.212 ; 2.212 ; Rise       ; clk             ;
;  datard_m[5]  ; clk        ; 1.976 ; 1.976 ; Rise       ; clk             ;
;  datard_m[6]  ; clk        ; 1.931 ; 1.931 ; Rise       ; clk             ;
;  datard_m[7]  ; clk        ; 2.167 ; 2.167 ; Rise       ; clk             ;
;  datard_m[8]  ; clk        ; 2.439 ; 2.439 ; Rise       ; clk             ;
;  datard_m[9]  ; clk        ; 1.904 ; 1.904 ; Rise       ; clk             ;
;  datard_m[10] ; clk        ; 1.772 ; 1.772 ; Rise       ; clk             ;
;  datard_m[11] ; clk        ; 1.807 ; 1.807 ; Rise       ; clk             ;
;  datard_m[12] ; clk        ; 2.231 ; 2.231 ; Rise       ; clk             ;
;  datard_m[13] ; clk        ; 2.721 ; 2.721 ; Rise       ; clk             ;
;  datard_m[14] ; clk        ; 3.071 ; 3.071 ; Rise       ; clk             ;
;  datard_m[15] ; clk        ; 2.804 ; 2.804 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; boot          ; clk        ; 0.950  ; 0.950  ; Rise       ; clk             ;
; datard_m[*]   ; clk        ; -1.652 ; -1.652 ; Rise       ; clk             ;
;  datard_m[0]  ; clk        ; -1.720 ; -1.720 ; Rise       ; clk             ;
;  datard_m[1]  ; clk        ; -1.695 ; -1.695 ; Rise       ; clk             ;
;  datard_m[2]  ; clk        ; -1.787 ; -1.787 ; Rise       ; clk             ;
;  datard_m[3]  ; clk        ; -1.737 ; -1.737 ; Rise       ; clk             ;
;  datard_m[4]  ; clk        ; -2.092 ; -2.092 ; Rise       ; clk             ;
;  datard_m[5]  ; clk        ; -1.856 ; -1.856 ; Rise       ; clk             ;
;  datard_m[6]  ; clk        ; -1.811 ; -1.811 ; Rise       ; clk             ;
;  datard_m[7]  ; clk        ; -2.047 ; -2.047 ; Rise       ; clk             ;
;  datard_m[8]  ; clk        ; -2.319 ; -2.319 ; Rise       ; clk             ;
;  datard_m[9]  ; clk        ; -1.784 ; -1.784 ; Rise       ; clk             ;
;  datard_m[10] ; clk        ; -1.652 ; -1.652 ; Rise       ; clk             ;
;  datard_m[11] ; clk        ; -1.687 ; -1.687 ; Rise       ; clk             ;
;  datard_m[12] ; clk        ; -2.111 ; -2.111 ; Rise       ; clk             ;
;  datard_m[13] ; clk        ; -2.601 ; -2.601 ; Rise       ; clk             ;
;  datard_m[14] ; clk        ; -2.951 ; -2.951 ; Rise       ; clk             ;
;  datard_m[15] ; clk        ; -2.684 ; -2.684 ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; immed_x2   ; bus_ir[12] ; 2.371 ; 2.371 ; Rise       ; bus_ir[12]      ;
; in_d       ; bus_ir[12] ; 2.588 ;       ; Rise       ; bus_ir[12]      ;
; word_byte  ; bus_ir[12] ; 2.853 ; 2.853 ; Rise       ; bus_ir[12]      ;
; wr_m       ; bus_ir[12] ;       ; 2.833 ; Rise       ; bus_ir[12]      ;
; wrd        ; bus_ir[12] ; 3.177 ; 2.609 ; Rise       ; bus_ir[12]      ;
; immed[*]   ; bus_ir[12] ; 3.809 ; 3.809 ; Fall       ; bus_ir[12]      ;
;  immed[0]  ; bus_ir[12] ; 3.333 ; 3.333 ; Fall       ; bus_ir[12]      ;
;  immed[1]  ; bus_ir[12] ; 3.465 ; 3.465 ; Fall       ; bus_ir[12]      ;
;  immed[2]  ; bus_ir[12] ; 3.333 ; 3.333 ; Fall       ; bus_ir[12]      ;
;  immed[3]  ; bus_ir[12] ; 3.313 ; 3.313 ; Fall       ; bus_ir[12]      ;
;  immed[4]  ; bus_ir[12] ; 3.313 ; 3.313 ; Fall       ; bus_ir[12]      ;
;  immed[5]  ; bus_ir[12] ; 3.465 ; 3.465 ; Fall       ; bus_ir[12]      ;
;  immed[6]  ; bus_ir[12] ; 3.729 ; 3.729 ; Fall       ; bus_ir[12]      ;
;  immed[7]  ; bus_ir[12] ; 3.809 ; 3.809 ; Fall       ; bus_ir[12]      ;
; immed_x2   ; bus_ir[12] ; 2.371 ; 2.371 ; Fall       ; bus_ir[12]      ;
; in_d       ; bus_ir[12] ;       ; 2.588 ; Fall       ; bus_ir[12]      ;
; word_byte  ; bus_ir[12] ; 2.853 ; 2.853 ; Fall       ; bus_ir[12]      ;
; wr_m       ; bus_ir[12] ; 2.833 ;       ; Fall       ; bus_ir[12]      ;
; wrd        ; bus_ir[12] ; 2.609 ; 3.177 ; Fall       ; bus_ir[12]      ;
; addr_a[*]  ; clk        ; 4.007 ; 4.007 ; Rise       ; clk             ;
;  addr_a[0] ; clk        ; 4.002 ; 4.002 ; Rise       ; clk             ;
;  addr_a[1] ; clk        ; 3.994 ; 3.994 ; Rise       ; clk             ;
;  addr_a[2] ; clk        ; 4.007 ; 4.007 ; Rise       ; clk             ;
; addr_b[*]  ; clk        ; 4.172 ; 4.172 ; Rise       ; clk             ;
;  addr_b[0] ; clk        ; 4.172 ; 4.172 ; Rise       ; clk             ;
;  addr_b[1] ; clk        ; 4.049 ; 4.049 ; Rise       ; clk             ;
;  addr_b[2] ; clk        ; 4.161 ; 4.161 ; Rise       ; clk             ;
; addr_d[*]  ; clk        ; 4.141 ; 4.141 ; Rise       ; clk             ;
;  addr_d[0] ; clk        ; 4.132 ; 4.132 ; Rise       ; clk             ;
;  addr_d[1] ; clk        ; 4.089 ; 4.089 ; Rise       ; clk             ;
;  addr_d[2] ; clk        ; 4.141 ; 4.141 ; Rise       ; clk             ;
; immed_x2   ; clk        ; 3.740 ; 3.740 ; Rise       ; clk             ;
; in_d       ; clk        ; 3.965 ; 3.965 ; Rise       ; clk             ;
; ins_dad    ; clk        ; 3.820 ; 3.820 ; Rise       ; clk             ;
; pc[*]      ; clk        ; 4.001 ; 4.001 ; Rise       ; clk             ;
;  pc[1]     ; clk        ; 3.988 ; 3.988 ; Rise       ; clk             ;
;  pc[2]     ; clk        ; 3.727 ; 3.727 ; Rise       ; clk             ;
;  pc[3]     ; clk        ; 3.901 ; 3.901 ; Rise       ; clk             ;
;  pc[4]     ; clk        ; 3.905 ; 3.905 ; Rise       ; clk             ;
;  pc[5]     ; clk        ; 3.583 ; 3.583 ; Rise       ; clk             ;
;  pc[6]     ; clk        ; 3.899 ; 3.899 ; Rise       ; clk             ;
;  pc[7]     ; clk        ; 3.584 ; 3.584 ; Rise       ; clk             ;
;  pc[8]     ; clk        ; 3.762 ; 3.762 ; Rise       ; clk             ;
;  pc[9]     ; clk        ; 3.760 ; 3.760 ; Rise       ; clk             ;
;  pc[10]    ; clk        ; 3.750 ; 3.750 ; Rise       ; clk             ;
;  pc[11]    ; clk        ; 3.592 ; 3.592 ; Rise       ; clk             ;
;  pc[12]    ; clk        ; 3.757 ; 3.757 ; Rise       ; clk             ;
;  pc[13]    ; clk        ; 3.734 ; 3.734 ; Rise       ; clk             ;
;  pc[14]    ; clk        ; 3.761 ; 3.761 ; Rise       ; clk             ;
;  pc[15]    ; clk        ; 4.001 ; 4.001 ; Rise       ; clk             ;
; word_byte  ; clk        ; 4.227 ; 4.227 ; Rise       ; clk             ;
; wr_m       ; clk        ; 4.207 ; 4.207 ; Rise       ; clk             ;
; wrd        ; clk        ; 4.580 ; 4.580 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; immed_x2   ; bus_ir[12] ; 2.371 ; 2.371 ; Rise       ; bus_ir[12]      ;
; in_d       ; bus_ir[12] ; 2.588 ;       ; Rise       ; bus_ir[12]      ;
; word_byte  ; bus_ir[12] ; 2.853 ; 2.853 ; Rise       ; bus_ir[12]      ;
; wr_m       ; bus_ir[12] ;       ; 2.833 ; Rise       ; bus_ir[12]      ;
; wrd        ; bus_ir[12] ; 3.177 ; 2.609 ; Rise       ; bus_ir[12]      ;
; immed[*]   ; bus_ir[12] ; 3.313 ; 3.313 ; Fall       ; bus_ir[12]      ;
;  immed[0]  ; bus_ir[12] ; 3.333 ; 3.333 ; Fall       ; bus_ir[12]      ;
;  immed[1]  ; bus_ir[12] ; 3.465 ; 3.465 ; Fall       ; bus_ir[12]      ;
;  immed[2]  ; bus_ir[12] ; 3.333 ; 3.333 ; Fall       ; bus_ir[12]      ;
;  immed[3]  ; bus_ir[12] ; 3.313 ; 3.313 ; Fall       ; bus_ir[12]      ;
;  immed[4]  ; bus_ir[12] ; 3.313 ; 3.313 ; Fall       ; bus_ir[12]      ;
;  immed[5]  ; bus_ir[12] ; 3.465 ; 3.465 ; Fall       ; bus_ir[12]      ;
;  immed[6]  ; bus_ir[12] ; 3.729 ; 3.729 ; Fall       ; bus_ir[12]      ;
;  immed[7]  ; bus_ir[12] ; 3.809 ; 3.809 ; Fall       ; bus_ir[12]      ;
; immed_x2   ; bus_ir[12] ; 2.371 ; 2.371 ; Fall       ; bus_ir[12]      ;
; in_d       ; bus_ir[12] ;       ; 2.588 ; Fall       ; bus_ir[12]      ;
; word_byte  ; bus_ir[12] ; 2.853 ; 2.853 ; Fall       ; bus_ir[12]      ;
; wr_m       ; bus_ir[12] ; 2.833 ;       ; Fall       ; bus_ir[12]      ;
; wrd        ; bus_ir[12] ; 2.609 ; 3.177 ; Fall       ; bus_ir[12]      ;
; addr_a[*]  ; clk        ; 3.994 ; 3.994 ; Rise       ; clk             ;
;  addr_a[0] ; clk        ; 4.002 ; 4.002 ; Rise       ; clk             ;
;  addr_a[1] ; clk        ; 3.994 ; 3.994 ; Rise       ; clk             ;
;  addr_a[2] ; clk        ; 4.007 ; 4.007 ; Rise       ; clk             ;
; addr_b[*]  ; clk        ; 4.049 ; 4.049 ; Rise       ; clk             ;
;  addr_b[0] ; clk        ; 4.172 ; 4.172 ; Rise       ; clk             ;
;  addr_b[1] ; clk        ; 4.049 ; 4.049 ; Rise       ; clk             ;
;  addr_b[2] ; clk        ; 4.161 ; 4.161 ; Rise       ; clk             ;
; addr_d[*]  ; clk        ; 4.089 ; 4.089 ; Rise       ; clk             ;
;  addr_d[0] ; clk        ; 4.132 ; 4.132 ; Rise       ; clk             ;
;  addr_d[1] ; clk        ; 4.089 ; 4.089 ; Rise       ; clk             ;
;  addr_d[2] ; clk        ; 4.141 ; 4.141 ; Rise       ; clk             ;
; immed_x2   ; clk        ; 3.324 ; 3.324 ; Rise       ; clk             ;
; in_d       ; clk        ; 3.539 ; 3.539 ; Rise       ; clk             ;
; ins_dad    ; clk        ; 3.820 ; 3.820 ; Rise       ; clk             ;
; pc[*]      ; clk        ; 3.583 ; 3.583 ; Rise       ; clk             ;
;  pc[1]     ; clk        ; 3.988 ; 3.988 ; Rise       ; clk             ;
;  pc[2]     ; clk        ; 3.727 ; 3.727 ; Rise       ; clk             ;
;  pc[3]     ; clk        ; 3.901 ; 3.901 ; Rise       ; clk             ;
;  pc[4]     ; clk        ; 3.905 ; 3.905 ; Rise       ; clk             ;
;  pc[5]     ; clk        ; 3.583 ; 3.583 ; Rise       ; clk             ;
;  pc[6]     ; clk        ; 3.899 ; 3.899 ; Rise       ; clk             ;
;  pc[7]     ; clk        ; 3.584 ; 3.584 ; Rise       ; clk             ;
;  pc[8]     ; clk        ; 3.762 ; 3.762 ; Rise       ; clk             ;
;  pc[9]     ; clk        ; 3.760 ; 3.760 ; Rise       ; clk             ;
;  pc[10]    ; clk        ; 3.750 ; 3.750 ; Rise       ; clk             ;
;  pc[11]    ; clk        ; 3.592 ; 3.592 ; Rise       ; clk             ;
;  pc[12]    ; clk        ; 3.757 ; 3.757 ; Rise       ; clk             ;
;  pc[13]    ; clk        ; 3.734 ; 3.734 ; Rise       ; clk             ;
;  pc[14]    ; clk        ; 3.761 ; 3.761 ; Rise       ; clk             ;
;  pc[15]    ; clk        ; 4.001 ; 4.001 ; Rise       ; clk             ;
; word_byte  ; clk        ; 3.813 ; 3.813 ; Rise       ; clk             ;
; wr_m       ; clk        ; 3.793 ; 3.793 ; Rise       ; clk             ;
; wrd        ; clk        ; 3.709 ; 3.709 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+---------+---------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+---------+----------+---------+---------------------+
; Worst-case Slack ; -1.881  ; -0.741  ; -1.540   ; -2.044  ; -1.631              ;
;  bus_ir[12]      ; -1.134  ; 0.506   ; -1.540   ; -2.044  ; 0.500               ;
;  clk             ; -1.881  ; -0.741  ; N/A      ; N/A     ; -1.631              ;
; Design-wide TNS  ; -53.259 ; -11.115 ; -3.047   ; -4.074  ; -43.179             ;
;  bus_ir[12]      ; -7.040  ; 0.000   ; -3.047   ; -4.074  ; 0.000               ;
;  clk             ; -46.219 ; -11.115 ; N/A      ; N/A     ; -43.179             ;
+------------------+---------+---------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; boot          ; clk        ; 2.203 ; 2.203 ; Rise       ; clk             ;
; datard_m[*]   ; clk        ; 6.087 ; 6.087 ; Rise       ; clk             ;
;  datard_m[0]  ; clk        ; 4.060 ; 4.060 ; Rise       ; clk             ;
;  datard_m[1]  ; clk        ; 4.001 ; 4.001 ; Rise       ; clk             ;
;  datard_m[2]  ; clk        ; 4.224 ; 4.224 ; Rise       ; clk             ;
;  datard_m[3]  ; clk        ; 4.072 ; 4.072 ; Rise       ; clk             ;
;  datard_m[4]  ; clk        ; 4.885 ; 4.885 ; Rise       ; clk             ;
;  datard_m[5]  ; clk        ; 4.402 ; 4.402 ; Rise       ; clk             ;
;  datard_m[6]  ; clk        ; 4.345 ; 4.345 ; Rise       ; clk             ;
;  datard_m[7]  ; clk        ; 4.914 ; 4.914 ; Rise       ; clk             ;
;  datard_m[8]  ; clk        ; 5.499 ; 5.499 ; Rise       ; clk             ;
;  datard_m[9]  ; clk        ; 4.218 ; 4.218 ; Rise       ; clk             ;
;  datard_m[10] ; clk        ; 3.730 ; 3.730 ; Rise       ; clk             ;
;  datard_m[11] ; clk        ; 3.826 ; 3.826 ; Rise       ; clk             ;
;  datard_m[12] ; clk        ; 5.013 ; 5.013 ; Rise       ; clk             ;
;  datard_m[13] ; clk        ; 5.204 ; 5.204 ; Rise       ; clk             ;
;  datard_m[14] ; clk        ; 6.087 ; 6.087 ; Rise       ; clk             ;
;  datard_m[15] ; clk        ; 5.484 ; 5.484 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; boot          ; clk        ; 0.950  ; 0.950  ; Rise       ; clk             ;
; datard_m[*]   ; clk        ; -1.652 ; -1.652 ; Rise       ; clk             ;
;  datard_m[0]  ; clk        ; -1.720 ; -1.720 ; Rise       ; clk             ;
;  datard_m[1]  ; clk        ; -1.695 ; -1.695 ; Rise       ; clk             ;
;  datard_m[2]  ; clk        ; -1.787 ; -1.787 ; Rise       ; clk             ;
;  datard_m[3]  ; clk        ; -1.737 ; -1.737 ; Rise       ; clk             ;
;  datard_m[4]  ; clk        ; -2.092 ; -2.092 ; Rise       ; clk             ;
;  datard_m[5]  ; clk        ; -1.856 ; -1.856 ; Rise       ; clk             ;
;  datard_m[6]  ; clk        ; -1.811 ; -1.811 ; Rise       ; clk             ;
;  datard_m[7]  ; clk        ; -2.047 ; -2.047 ; Rise       ; clk             ;
;  datard_m[8]  ; clk        ; -2.319 ; -2.319 ; Rise       ; clk             ;
;  datard_m[9]  ; clk        ; -1.784 ; -1.784 ; Rise       ; clk             ;
;  datard_m[10] ; clk        ; -1.652 ; -1.652 ; Rise       ; clk             ;
;  datard_m[11] ; clk        ; -1.687 ; -1.687 ; Rise       ; clk             ;
;  datard_m[12] ; clk        ; -2.111 ; -2.111 ; Rise       ; clk             ;
;  datard_m[13] ; clk        ; -2.601 ; -2.601 ; Rise       ; clk             ;
;  datard_m[14] ; clk        ; -2.951 ; -2.951 ; Rise       ; clk             ;
;  datard_m[15] ; clk        ; -2.684 ; -2.684 ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; immed_x2   ; bus_ir[12] ; 5.365  ; 5.365  ; Rise       ; bus_ir[12]      ;
; in_d       ; bus_ir[12] ; 5.755  ;        ; Rise       ; bus_ir[12]      ;
; word_byte  ; bus_ir[12] ; 6.455  ; 6.455  ; Rise       ; bus_ir[12]      ;
; wr_m       ; bus_ir[12] ;        ; 6.416  ; Rise       ; bus_ir[12]      ;
; wrd        ; bus_ir[12] ; 7.430  ; 5.764  ; Rise       ; bus_ir[12]      ;
; immed[*]   ; bus_ir[12] ; 7.545  ; 7.545  ; Fall       ; bus_ir[12]      ;
;  immed[0]  ; bus_ir[12] ; 6.528  ; 6.528  ; Fall       ; bus_ir[12]      ;
;  immed[1]  ; bus_ir[12] ; 6.876  ; 6.876  ; Fall       ; bus_ir[12]      ;
;  immed[2]  ; bus_ir[12] ; 6.527  ; 6.527  ; Fall       ; bus_ir[12]      ;
;  immed[3]  ; bus_ir[12] ; 6.507  ; 6.507  ; Fall       ; bus_ir[12]      ;
;  immed[4]  ; bus_ir[12] ; 6.508  ; 6.508  ; Fall       ; bus_ir[12]      ;
;  immed[5]  ; bus_ir[12] ; 6.874  ; 6.874  ; Fall       ; bus_ir[12]      ;
;  immed[6]  ; bus_ir[12] ; 7.394  ; 7.394  ; Fall       ; bus_ir[12]      ;
;  immed[7]  ; bus_ir[12] ; 7.545  ; 7.545  ; Fall       ; bus_ir[12]      ;
; immed_x2   ; bus_ir[12] ; 5.365  ; 5.365  ; Fall       ; bus_ir[12]      ;
; in_d       ; bus_ir[12] ;        ; 5.755  ; Fall       ; bus_ir[12]      ;
; word_byte  ; bus_ir[12] ; 6.455  ; 6.455  ; Fall       ; bus_ir[12]      ;
; wr_m       ; bus_ir[12] ; 6.416  ;        ; Fall       ; bus_ir[12]      ;
; wrd        ; bus_ir[12] ; 5.764  ; 7.430  ; Fall       ; bus_ir[12]      ;
; addr_a[*]  ; clk        ; 7.460  ; 7.460  ; Rise       ; clk             ;
;  addr_a[0] ; clk        ; 7.453  ; 7.453  ; Rise       ; clk             ;
;  addr_a[1] ; clk        ; 7.443  ; 7.443  ; Rise       ; clk             ;
;  addr_a[2] ; clk        ; 7.460  ; 7.460  ; Rise       ; clk             ;
; addr_b[*]  ; clk        ; 7.836  ; 7.836  ; Rise       ; clk             ;
;  addr_b[0] ; clk        ; 7.836  ; 7.836  ; Rise       ; clk             ;
;  addr_b[1] ; clk        ; 7.551  ; 7.551  ; Rise       ; clk             ;
;  addr_b[2] ; clk        ; 7.821  ; 7.821  ; Rise       ; clk             ;
; addr_d[*]  ; clk        ; 7.801  ; 7.801  ; Rise       ; clk             ;
;  addr_d[0] ; clk        ; 7.796  ; 7.796  ; Rise       ; clk             ;
;  addr_d[1] ; clk        ; 7.591  ; 7.591  ; Rise       ; clk             ;
;  addr_d[2] ; clk        ; 7.801  ; 7.801  ; Rise       ; clk             ;
; immed_x2   ; clk        ; 8.220  ; 8.220  ; Rise       ; clk             ;
; in_d       ; clk        ; 8.585  ; 8.585  ; Rise       ; clk             ;
; ins_dad    ; clk        ; 7.154  ; 7.154  ; Rise       ; clk             ;
; pc[*]      ; clk        ; 7.550  ; 7.550  ; Rise       ; clk             ;
;  pc[1]     ; clk        ; 7.529  ; 7.529  ; Rise       ; clk             ;
;  pc[2]     ; clk        ; 6.903  ; 6.903  ; Rise       ; clk             ;
;  pc[3]     ; clk        ; 7.284  ; 7.284  ; Rise       ; clk             ;
;  pc[4]     ; clk        ; 7.290  ; 7.290  ; Rise       ; clk             ;
;  pc[5]     ; clk        ; 6.549  ; 6.549  ; Rise       ; clk             ;
;  pc[6]     ; clk        ; 7.285  ; 7.285  ; Rise       ; clk             ;
;  pc[7]     ; clk        ; 6.550  ; 6.550  ; Rise       ; clk             ;
;  pc[8]     ; clk        ; 6.939  ; 6.939  ; Rise       ; clk             ;
;  pc[9]     ; clk        ; 6.936  ; 6.936  ; Rise       ; clk             ;
;  pc[10]    ; clk        ; 6.930  ; 6.930  ; Rise       ; clk             ;
;  pc[11]    ; clk        ; 6.555  ; 6.555  ; Rise       ; clk             ;
;  pc[12]    ; clk        ; 6.932  ; 6.932  ; Rise       ; clk             ;
;  pc[13]    ; clk        ; 6.912  ; 6.912  ; Rise       ; clk             ;
;  pc[14]    ; clk        ; 6.938  ; 6.938  ; Rise       ; clk             ;
;  pc[15]    ; clk        ; 7.550  ; 7.550  ; Rise       ; clk             ;
; word_byte  ; clk        ; 9.278  ; 9.278  ; Rise       ; clk             ;
; wr_m       ; clk        ; 9.238  ; 9.238  ; Rise       ; clk             ;
; wrd        ; clk        ; 10.252 ; 10.252 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; immed_x2   ; bus_ir[12] ; 2.371 ; 2.371 ; Rise       ; bus_ir[12]      ;
; in_d       ; bus_ir[12] ; 2.588 ;       ; Rise       ; bus_ir[12]      ;
; word_byte  ; bus_ir[12] ; 2.853 ; 2.853 ; Rise       ; bus_ir[12]      ;
; wr_m       ; bus_ir[12] ;       ; 2.833 ; Rise       ; bus_ir[12]      ;
; wrd        ; bus_ir[12] ; 3.177 ; 2.609 ; Rise       ; bus_ir[12]      ;
; immed[*]   ; bus_ir[12] ; 3.313 ; 3.313 ; Fall       ; bus_ir[12]      ;
;  immed[0]  ; bus_ir[12] ; 3.333 ; 3.333 ; Fall       ; bus_ir[12]      ;
;  immed[1]  ; bus_ir[12] ; 3.465 ; 3.465 ; Fall       ; bus_ir[12]      ;
;  immed[2]  ; bus_ir[12] ; 3.333 ; 3.333 ; Fall       ; bus_ir[12]      ;
;  immed[3]  ; bus_ir[12] ; 3.313 ; 3.313 ; Fall       ; bus_ir[12]      ;
;  immed[4]  ; bus_ir[12] ; 3.313 ; 3.313 ; Fall       ; bus_ir[12]      ;
;  immed[5]  ; bus_ir[12] ; 3.465 ; 3.465 ; Fall       ; bus_ir[12]      ;
;  immed[6]  ; bus_ir[12] ; 3.729 ; 3.729 ; Fall       ; bus_ir[12]      ;
;  immed[7]  ; bus_ir[12] ; 3.809 ; 3.809 ; Fall       ; bus_ir[12]      ;
; immed_x2   ; bus_ir[12] ; 2.371 ; 2.371 ; Fall       ; bus_ir[12]      ;
; in_d       ; bus_ir[12] ;       ; 2.588 ; Fall       ; bus_ir[12]      ;
; word_byte  ; bus_ir[12] ; 2.853 ; 2.853 ; Fall       ; bus_ir[12]      ;
; wr_m       ; bus_ir[12] ; 2.833 ;       ; Fall       ; bus_ir[12]      ;
; wrd        ; bus_ir[12] ; 2.609 ; 3.177 ; Fall       ; bus_ir[12]      ;
; addr_a[*]  ; clk        ; 3.994 ; 3.994 ; Rise       ; clk             ;
;  addr_a[0] ; clk        ; 4.002 ; 4.002 ; Rise       ; clk             ;
;  addr_a[1] ; clk        ; 3.994 ; 3.994 ; Rise       ; clk             ;
;  addr_a[2] ; clk        ; 4.007 ; 4.007 ; Rise       ; clk             ;
; addr_b[*]  ; clk        ; 4.049 ; 4.049 ; Rise       ; clk             ;
;  addr_b[0] ; clk        ; 4.172 ; 4.172 ; Rise       ; clk             ;
;  addr_b[1] ; clk        ; 4.049 ; 4.049 ; Rise       ; clk             ;
;  addr_b[2] ; clk        ; 4.161 ; 4.161 ; Rise       ; clk             ;
; addr_d[*]  ; clk        ; 4.089 ; 4.089 ; Rise       ; clk             ;
;  addr_d[0] ; clk        ; 4.132 ; 4.132 ; Rise       ; clk             ;
;  addr_d[1] ; clk        ; 4.089 ; 4.089 ; Rise       ; clk             ;
;  addr_d[2] ; clk        ; 4.141 ; 4.141 ; Rise       ; clk             ;
; immed_x2   ; clk        ; 3.324 ; 3.324 ; Rise       ; clk             ;
; in_d       ; clk        ; 3.539 ; 3.539 ; Rise       ; clk             ;
; ins_dad    ; clk        ; 3.820 ; 3.820 ; Rise       ; clk             ;
; pc[*]      ; clk        ; 3.583 ; 3.583 ; Rise       ; clk             ;
;  pc[1]     ; clk        ; 3.988 ; 3.988 ; Rise       ; clk             ;
;  pc[2]     ; clk        ; 3.727 ; 3.727 ; Rise       ; clk             ;
;  pc[3]     ; clk        ; 3.901 ; 3.901 ; Rise       ; clk             ;
;  pc[4]     ; clk        ; 3.905 ; 3.905 ; Rise       ; clk             ;
;  pc[5]     ; clk        ; 3.583 ; 3.583 ; Rise       ; clk             ;
;  pc[6]     ; clk        ; 3.899 ; 3.899 ; Rise       ; clk             ;
;  pc[7]     ; clk        ; 3.584 ; 3.584 ; Rise       ; clk             ;
;  pc[8]     ; clk        ; 3.762 ; 3.762 ; Rise       ; clk             ;
;  pc[9]     ; clk        ; 3.760 ; 3.760 ; Rise       ; clk             ;
;  pc[10]    ; clk        ; 3.750 ; 3.750 ; Rise       ; clk             ;
;  pc[11]    ; clk        ; 3.592 ; 3.592 ; Rise       ; clk             ;
;  pc[12]    ; clk        ; 3.757 ; 3.757 ; Rise       ; clk             ;
;  pc[13]    ; clk        ; 3.734 ; 3.734 ; Rise       ; clk             ;
;  pc[14]    ; clk        ; 3.761 ; 3.761 ; Rise       ; clk             ;
;  pc[15]    ; clk        ; 4.001 ; 4.001 ; Rise       ; clk             ;
; word_byte  ; clk        ; 3.813 ; 3.813 ; Rise       ; clk             ;
; wr_m       ; clk        ; 3.793 ; 3.793 ; Rise       ; clk             ;
; wrd        ; clk        ; 3.709 ; 3.709 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------+
; Setup Transfers                                                     ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk        ; bus_ir[12] ; 0        ; 0        ; 8        ; 0        ;
; bus_ir[12] ; clk        ; 15       ; 15       ; 0        ; 0        ;
; clk        ; clk        ; 184      ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Hold Transfers                                                      ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk        ; bus_ir[12] ; 0        ; 0        ; 8        ; 0        ;
; bus_ir[12] ; clk        ; 15       ; 15       ; 0        ; 0        ;
; clk        ; clk        ; 184      ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Recovery Transfers                                                  ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; bus_ir[12] ; bus_ir[12] ; 0        ; 0        ; 2        ; 2        ;
; clk        ; bus_ir[12] ; 0        ; 0        ; 6        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Removal Transfers                                                   ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; bus_ir[12] ; bus_ir[12] ; 0        ; 0        ; 2        ; 2        ;
; clk        ; bus_ir[12] ; 0        ; 0        ; 6        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 50    ; 50   ;
; Unconstrained Output Ports      ; 40    ; 40   ;
; Unconstrained Output Port Paths ; 58    ; 58   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Mar 16 14:57:33 2018
Info: Command: quartus_sta ProcesadorMulticicle -c ProcesadorMulticicle
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 10 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ProcesadorMulticicle.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name bus_ir[12] bus_ir[12]
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: control_l0|immed[15]~0  from: datab  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.881
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.881       -46.219 clk 
    Info (332119):    -1.134        -7.040 bus_ir[12] 
Info (332146): Worst-case hold slack is -0.314
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.314        -4.710 clk 
    Info (332119):     0.506         0.000 bus_ir[12] 
Info (332146): Worst-case recovery slack is -1.540
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.540        -3.047 bus_ir[12] 
Info (332146): Worst-case removal slack is -2.044
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.044        -4.074 bus_ir[12] 
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631       -43.179 clk 
    Info (332119):     0.500         0.000 bus_ir[12] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: control_l0|immed[15]~0  from: datab  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.646
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.646        -2.540 clk 
    Info (332119):    -0.306        -2.048 bus_ir[12] 
Info (332146): Worst-case hold slack is -0.741
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.741       -11.115 clk 
    Info (332119):     0.780         0.000 bus_ir[12] 
Info (332146): Worst-case recovery slack is -0.007
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.007        -0.007 bus_ir[12] 
Info (332146): Worst-case removal slack is -1.322
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.322        -2.620 bus_ir[12] 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -35.380 clk 
    Info (332119):     0.500         0.000 bus_ir[12] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 451 megabytes
    Info: Processing ended: Fri Mar 16 14:57:34 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


