可應用於高解析多媒體數位傳輸介面接收器之全數位式多相位鎖相迴路與延遲迴路矽智產的設計(II)
“The Design of All-Digital Multiphase Phase Locked Loop and Delay Locked Loop for
Transceiver in High-Definition Multimedia Interface (HDMI)”
計畫編號：NSC97-2221-E-327-033
執行期間：97 年 8 月 1 日 至 98 年 7 月 31 日
主持人：國立高雄第一科技大學電通系助理教授
一、中文摘要
本研究計畫可應用於高解析多媒體數位傳
輸介面接收器之全數位式多相位鎖相迴路與
延遲迴路矽智產的設計(II)，是可應用於高解
析多媒體數位傳輸介面接收器之全數位式多
相位鎖相迴路與延遲迴路矽智產的設計(I)的
第二年期計畫。將著重於探討最小轉換差動訊
號(TMDS)傳送方式為基礎的介面之追蹤式資
料回復系統(Data Recovery System)設計，包
含最小轉換差動訊號傳送機(Transmitter)及
接收機(Receiver)中其他所需的電路，如傳送
機所需要的 10 到 1 多工器及輸出驅動器，在
接收機部份利用三倍超頻取樣的技巧，這個追
蹤式的資料回復系統可以在模擬結果中正確
地回復 3.4 Gbbs 的傳輸資料 (10.2 Gbps for
3 channels)。讓最小轉換差動訊號(TMDS)接
收器亦擁有簡單資料選取邏輯電路與數位相
移機制的兩個優點，因此可減低硬體設計複雜
度與增加對雜訊的抵抗能力。
本研究計畫(II)也將持續於整合第一年期
中的計畫成果，研究及設計高解析度多媒體數
位傳輸介面 HDMI(High Definition Multimedia
Interface)中所需要的全數位式多相位鎖相迴
路(ALL-Digital Multiphase Phase Locked Loop)
及全數位式多相位延遲迴路 (ALL-Digital
Multiphase Delay Locked Loop)的延續計畫，其
工作輸入頻率為 25MHz ~ 340 MHz。提供輸出
頻率 25MHz ~ 340 MHz 10 個平均相位 jitter
(Pk-Pk) < 30 ps @ 25 MHz， and < 15 ps @
340 MHz， Chip area < 0.25 mm2，power < 10
mw @ 340 MHz， Delay resolution : 2 ps，
Locking time < 30 cycles，利用數位自我較
正相位(Digital Self-Correcting phase)演
算法來達成相位平均，在數位式控制振盪器部
份(Digitally Controlled Oscillator) 或是數位式
控制延遲線(digitally controlled delay line)，為
了達成較寬的工作頻率範圍，採取兩階段式
(粗調及微調)。除此之外，再利用 Sigma-Delta
Dithering 的方式，更增加其解析度。在控制單
元部份，狀態機(state-machine)的設計將探
討最佳化對輸出抖動量的影響。另外在相位方
面，將利用簡單的時間轉換電路，再利用
sigma-delta 來量化及平均，使得輸出頻率及
相位的準確度大為提高。
像。IEEE1394: 在數碼攝影機上取得了成功，
但是也由於傳輸帶寬的限制而僅能傳輸是標
準清晰度的壓縮數碼圖像，同時又具有太複雜
的電路結構，雖然還具有雙向傳輸的優點也無
法在高清晰即時視頻領域攻城略地。為了滿
足使用者影音感受、把電腦和家庭應
用結合，發展新的影音介面已成為必
要；目前除用於筆記型電腦與液晶面
板連接的 LVDS 介面外，共有包括 HDMI
[1-2]、 UDI 和 DisplayPort 等三種持
續開發中的新技術，而在這眾多技術
中，HDMI 於 2006 年六月底推出 1.3
版後，成為最有潛力的標準之一。
由前段的背景介紹可以看出高畫質數位多
媒體HDMI數位接口的重要性，不論是在技術層
次，尤其在市場面，而且高速多媒體數位傳輸
也愈加的重要。近年來全數位式鎖相迴路
(ADPLL)及全數位式延遲迴路(ADPLL)的研究
也愈來愈受歡迎，如何利用全數位式鎖相迴路
(ADPLL)及全數位式延遲迴路(ADPLL)取代的
傳統的類比鎖相迴路，來達成其輸入的頻率為
25MHz ~ 340MHz，提供輸出頻率25MHz ~ 340 MHz
10個平均相位。每個相位輸出則高達250MHz ~
3.4GHz，若只使用單一相位振盪器輸出，則其
功率消耗較大。除此之外，數位式多相位輸出
可 以 利 用 數 位 自 我 較 正 相 位 (Digital
Self-Correcting Phase)演算法來達成相位平
均。另外在相位方面，將利用簡單的時間轉換
電路，再利用Sigma-Delta來量化及平均，使
得輸出頻率及相位的準確度大為提高，符合
HDMI 1.3版的規格。以研究及產業的觀點來
看，實在有必要加以研究及發展。
而本計畫主要利用全數位式多相位鎖相
迴 路 (All-Digital Phase Locked Loop:
ADPLL)，以及全數位式多相位延遲迴路
(All-Digital Delay Locked Loop: ADDLL)來
應用於 HDMI 1.3 發送器及 HDMI 1.3 接收器。
三、研究方法及成果
本計畫研究的主軸，在於探討全數位多相
位鎖相迴路及全數位式多相位延遲迴路的電
路設計和應用，並考量在單晶片系統設計上，
以利於系統整合模擬和加速設計實現的時
程。並且提出數位自我較正相位(Digital
Self-Correcting Phase Algorithm)演算法來
修正相位彼此間的誤差。
第一年的重點及第二年的重點:
第一年: Multiphase Mixed mode DCO 及
Multiphase Mixed mode Delay line 的設計。
第二年: Multiphase ADPLL with two-stage
SAR control 及 Multiphase ADDLL with Two
stage SAR and calibration design.
Multiphase Mixed mode DCO 及
Multiphase Mixed mode Delay line 的設計:
全數位式鎖相迴路的設計以發表在
JSSC[3-4]為主要依據，全數位式鎖相迴路的
輸入頻率為25ns ~ 340 MHz (40ns ~ 2.94ns)，
工作範圍相當寬廣，其輸出頻率為25MHz ~ 340
MHz (40ns ~ 2.94ns) 10個相位，因此一個相
位的頻率為250MHz ~ 3.4GHz (4.0ns ~ 0.294
ns)。
Fig.7. Bias Generator 電路架構.
Fig.8. Buffer 電路架構.
Fig.9. Converter 電路架構.
除頻器(Divider)：
除頻器(Divider)架構如 Fig.10.，其中包含
了高速除頻器(High speed divider)、D-FF、
8x1 多工器(8x1 MUX)，高速除頻器電路架構
如 Fig.11.，D-FF 電路架構如 Fig.12.、8x1
多工器是由 7 個 2x1 多工器所組成如
Fig.13.。
Fig.10. 除頻器(Divider)架構.
Fig.11. 高速除頻器電路架構.
Fig.12. 高速 D-FF 電路架構.
Fig.13. 8x1 多工器電路架構.
模擬結果
相位頻率檢測器(PFD)：
Fig.14.為 PFD 模擬結果，信號由上而下依序
為參考頻率、迴授頻率、up 訊號、dn 訊號。
Fig.14. PFD 模擬結果
到達數目但 Coarse_en 訊號已經由 1 變為為 0
時 sub 就會為 0，用此方式來判斷 Ref_clk 與
DCO 輸出的頻率比較，當粗條結束時，SAR
電路中會有個 C_lock 訊號，Lock 時會選擇多
工器把 Coarse_en 訊號改變成 Fine_en 訊號，
進入 Fine 的判斷，控制單元電路圖如 Fig. 17。
Fig. 17. 控制單元選擇.
粗調連續逼近電路(Coarse SAR)
粗調連續逼近電路為粗調動作時，會依照
輸入的訊號來改變DCW(數位控制訊號)，進而
改變DCO振盪的頻率，當粗調判斷結束，會輸
出一個c_lock的訊號給多工器，讓計數器進入
細調的動作，開始進行細調的判斷。
粗調SAR電路圖如Fig.18，輸入訊號sub來
改變DWC中Coarse的部分，當粗調Lock時，
Lock訊號就會為1，使用SAR電路架構主要是
因為電路架構簡單且可以對DWC做加減的動
作。
Fig.18 粗調SAR電路圖.
細調連續逼近電路(Fine SAR)
細調連續逼近電路為粗調動作時，會依照
輸入的訊號來改變DCW(數位控制訊號)，進而
改變DCO振盪的頻率，當細調判斷結束，會輸
出一個f_lock的訊號代表整個鎖相迴路達成鎖
定的狀態。
細調SAR電路圖如Fig.19，輸入訊號sub
來改變DWC中Fine的部分，當細調Lock時，
Lock訊號就會為1，此時整個鎖相迴路為鎖定
狀態，使用SAR電路架構主要是因為電路架構
簡單且可以對DWC做加減的動作。
Fig.19 細調SAR電路圖.
Fig. 20 為粗調 SAR 後模擬結果，模擬圖
由上而下的訊號依序為 clk(為 Ref_Clk 訊號)、
sar_en(為 sar_coarse_en 訊號)、small(為 sub 訊
號) 、lock(為 c_lock 訊號) 、b5~ b0(為 c5~c0
訊號)，當 sub 為 0 時 SAR 會作 sub & Shift 的
動作，當 sub 為 1 時 SAR 會作 add & Shift 的
動作，利用此種輸出結果來改變 DCW(數位控
制訊號)的值，每一次粗調為 High 時會改變一
次數位控制訊號，當經過六次判斷後，代表了
粗調的收尋已經完成了，此時 c_lock 訊號會為
High，讓多工器選擇細調的 Counter 控制訊號
進入細調的數位控制訊號判斷。
改良型多相位校準技術
多相位輸出電路會因許多不可避免的人為
和環境因素，如:電壓、積體電路製程、環境
溫度等的不同，而造成了相位間輸出結果會有
些許偏移的現象，Fig. 25 為一個十相位的輸
出波型。為了使得多相位延遲鎖相迴路(Multi
phase delay lock loop)能夠有均勻的相位輸
出及更寬的工作頻率，於是具有校準技術的多
相位延遲鎖定迴路或是鎖相迴路(Phase
Locked Loop)因此被提出[5]。
Fig. 25. 一個十相位的輸出波型.
Fig. 26. 十個相位的壓控震盪器相位差.
在 Fig.25.中其為壓控震盪器在製程在
0.35um、電壓為 3.3V、溫度為 25℃、頻率為
318.47MHz 下的十個相位電壓之輸出圖形，而
Fig. 26 為 Fig. 25 中十個輸出相位的相位角
度差距圖，而在理想狀況的相位差距而言，十
個相位輸出的差距應皆為36°，但我們可在 Fig.
26 中看到其相位差距並不一定為 36°，而校準
技術便使用在修正這些偏差[5]，在[5]中在四
相位輸出的鎖相迴路中使用了一個循序
(Sequential search)且兩兩相校準執行的方
式去執行校準技術演算法。而此演算法經過模
擬和測試，並不適用於更多相位和中低頻率的
工作。在此，我們提出一個改良式的校準技術
演算法來修正其缺點。在改良式校準技術演算
法中會以分化而治(Divide and Conquer)的觀
念遞迴地將相位做到校準。而在此處所提到之
分化而治的用意是將相位做分組且校準，並以
此達到快速且精確的校準相位。
傳統校準技術的工作方式
[5]所提出之校準技術的工作方式採用一
次平均兩個相位差距的方式來工作，以此方式
工作到一定次數後便能達到將每個相位校準
的目標。
Fig. 27.傳統校準技術演算法[5].
在 Fig. 28 中右上角的輸入相位取樣值
(degree sample)為電腦亂數取出的四個相
位，X軸的時間(times)為執行第幾次的校準電
路，Y軸的平均相位誤差(average phase error)
為經過X軸次數後的校準技術後的四個相位與
理想相位的差距。
表三: 誤容許度為 1 度時相位比較器執行次數之比較.
4 8 16 32
改良 4 12 32 80
[5] 8~16 40~72 112~384 384~5184
表三為由50組實驗數據中所得出當容許校
準後相位與理想相位誤差小於 1o 度時兩演算
法在執行不同相位時相位比較器執行次數的
比較，我們可以看到此處所提出之相位比較器
執行次數一樣為固定並且能正確達到無錯誤
率的相位差距，且其執行次數不會因執行相位
不同而有所變化，而確保其能較快速的校準多
相位。
改良型校準技術實際實現
Fig. 31. 改良型的校準技術架構圖.
圖 31 為改良型校準技術的架構圖，當中包
含由多工器所組成之相位選擇器，使用三個八
對一多工器經由每一個觸發轉換輸出選擇的
三個相位，在經由相位內插器內插出兩個相位
供給相位偵測器偵測兩相位的相位差，並以此
up、down 輸出訊號來控制計數器並進而控制
輸出緩衝器。圖 32 為 delay line v.s. 電壓的曲
線.
Fig. 32.Delay v.s. 電壓圖.
Fig. 33.ADDLL 佈局圖(0.18um).
四、結論與討論
本研究計畫擬藉由對探討全數位多相位
鎖相迴路及全數位式多相位延遲迴路的電路
設計和應用，提高單一晶片的整合程度來應用
於 HDMI 1.3 發送器及 HDMI 1.3 接收器。設計
的晶片正在 CIC 申請下線，本研究群的相關研
究結果，97 年發表於 ISCAS2008 會議論文 1
篇[6]及國內研討會會議論文 1 篇[7]， 98 年
發表於 SASIMI-2009 會議論文 1 篇[8]，國內
研討會會議論文 2 篇[9-10]並有一篇期刊論文
已經在撰稿中接近要投稿中。所提出的所提出
的改良型的校準技術也準備申請國內專利中。
相位數
出席國際學術會議心得報告
計畫編號 NSC 97－2221－E－327－033－
計畫名稱
可應用於高解析多媒體數位傳輸介面接收器之全數位式多相位鎖相迴路與
延遲迴路矽智產的設計(II)
出國人員姓名
服務機關及職稱
陳寶龍
國立高雄第一科技大學電腦與通訊工程系助理教授
會議時間地點 98 年 3 月 9 日至 3 月 10 日, 日本琉球 Japan Okinawa
會議名稱
(中文) 第 15 屆合成及系統整合混合資訊技術研討會
(英文) SASIMI 2009 - THE 15TH WORKSHOP ON SYNTHESIS AND SYSTEM INTEGRATION OF
MIXED INFORMATION TECHNOLOGIES
發表論文題目
(中文) 具有數位轉電壓的多相位數位控制振盪器
(英文) A Multiphase Digital Controlled Oscillator with DVC Technique
報告內容：
一、參加會議經過：
本屆合成及系統整合混合資訊技術研討會(SASIMI 2009)於2009.03.09 ~ 2009.03.10
舉辦，舉辦地點在日本琉球(Okinawa, Japan)。本次會議由日本Semiconductor Technology
Academic Research Center (STARC)主辦。會議議程所發表的論文涵蓋電子輔助設計(EDA)
的論文、FPGA系統設計領域及混合設計方面的論文，本會議提供了很好的機會讓世界
各國的學者發表論文並彼此討論。在本次會議中本人完成了以下任務：
(1)於Mixed signal Design (R5-14)中報告論文 “A Multiphase Digital Controlled
Oscillator with DVC Technique” (2)聽取其它相關的論文報告及Keynote speech。
二、與會心得：本屆的會議共75論文發表，大多數論文為日本(約50多篇) 及台灣(15篇)，
每一論文需要上台報告2分鐘，以及1個小時的Poster section，時間相當長，日本學者的
英文能力提高很多。另外日本大學也大量收中國的學生，此次會議有多篇是大陸學生在日
本大學的研究成果、像是日本東京大學及京都大學等。
其他國家的論文較少，泰國有一篇，台灣方面的論文大多為交大及清大的老師及學生
所發表。本校共2篇: 電子系陳銘志老師及電通系各一篇。
由於此次會議日本學者較多，在poster section 討論時大都以日語交談為主，日本學
者也似乎較長時間的待在會場，也較為用功。
Keynote speech 方面倒是相當不錯，其一由Toshiba 的Yoshio Masubuchi 介紹Toshiba
IBM 及Sony 所共同設計的Cell CPU 。 Cell CPU 是Playstation 3的中央處理器，從2001
開始發展，2005 年完成，如何從90nm 到達45 nm 製程，我也請教Yoshio Masubuchi許多
問題，收獲良多。另一Keynote speech 為比利時魯文大學的Georges Gielen 所主講的”
混合設計在Nanometer CMOS”，大致上的觀念為Analog circuits 要用更多的digital
circuits 來輔助，而高速的Digital circuits 其實是類比電路。
