TimeQuest Timing Analyzer report for control
Wed Mar 27 14:56:42 2019
Quartus II 64-Bit Version 14.0.2 Build 209 09/17/2014 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'INST[24]'
 13. Slow 1200mV 85C Model Setup: 'mclk'
 14. Slow 1200mV 85C Model Setup: 'clk'
 15. Slow 1200mV 85C Model Hold: 'INST[24]'
 16. Slow 1200mV 85C Model Hold: 'mclk'
 17. Slow 1200mV 85C Model Hold: 'clk'
 18. Slow 1200mV 85C Model Recovery: 'INST[24]'
 19. Slow 1200mV 85C Model Removal: 'INST[24]'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'mclk'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'INST[24]'
 23. Setup Times
 24. Hold Times
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Propagation Delay
 28. Minimum Propagation Delay
 29. Slow 1200mV 85C Model Metastability Report
 30. Slow 1200mV 0C Model Fmax Summary
 31. Slow 1200mV 0C Model Setup Summary
 32. Slow 1200mV 0C Model Hold Summary
 33. Slow 1200mV 0C Model Recovery Summary
 34. Slow 1200mV 0C Model Removal Summary
 35. Slow 1200mV 0C Model Minimum Pulse Width Summary
 36. Slow 1200mV 0C Model Setup: 'INST[24]'
 37. Slow 1200mV 0C Model Setup: 'mclk'
 38. Slow 1200mV 0C Model Setup: 'clk'
 39. Slow 1200mV 0C Model Hold: 'INST[24]'
 40. Slow 1200mV 0C Model Hold: 'mclk'
 41. Slow 1200mV 0C Model Hold: 'clk'
 42. Slow 1200mV 0C Model Recovery: 'INST[24]'
 43. Slow 1200mV 0C Model Removal: 'INST[24]'
 44. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 45. Slow 1200mV 0C Model Minimum Pulse Width: 'mclk'
 46. Slow 1200mV 0C Model Minimum Pulse Width: 'INST[24]'
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Propagation Delay
 52. Minimum Propagation Delay
 53. Slow 1200mV 0C Model Metastability Report
 54. Fast 1200mV 0C Model Setup Summary
 55. Fast 1200mV 0C Model Hold Summary
 56. Fast 1200mV 0C Model Recovery Summary
 57. Fast 1200mV 0C Model Removal Summary
 58. Fast 1200mV 0C Model Minimum Pulse Width Summary
 59. Fast 1200mV 0C Model Setup: 'INST[24]'
 60. Fast 1200mV 0C Model Setup: 'mclk'
 61. Fast 1200mV 0C Model Setup: 'clk'
 62. Fast 1200mV 0C Model Hold: 'INST[24]'
 63. Fast 1200mV 0C Model Hold: 'mclk'
 64. Fast 1200mV 0C Model Hold: 'clk'
 65. Fast 1200mV 0C Model Recovery: 'INST[24]'
 66. Fast 1200mV 0C Model Removal: 'INST[24]'
 67. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 68. Fast 1200mV 0C Model Minimum Pulse Width: 'mclk'
 69. Fast 1200mV 0C Model Minimum Pulse Width: 'INST[24]'
 70. Setup Times
 71. Hold Times
 72. Clock to Output Times
 73. Minimum Clock to Output Times
 74. Propagation Delay
 75. Minimum Propagation Delay
 76. Fast 1200mV 0C Model Metastability Report
 77. Multicorner Timing Analysis Summary
 78. Setup Times
 79. Hold Times
 80. Clock to Output Times
 81. Minimum Clock to Output Times
 82. Propagation Delay
 83. Minimum Propagation Delay
 84. Board Trace Model Assignments
 85. Input Transition Times
 86. Signal Integrity Metrics (Slow 1200mv 0c Model)
 87. Signal Integrity Metrics (Slow 1200mv 85c Model)
 88. Signal Integrity Metrics (Fast 1200mv 0c Model)
 89. Setup Transfers
 90. Hold Transfers
 91. Recovery Transfers
 92. Removal Transfers
 93. Report TCCS
 94. Report RSKM
 95. Unconstrained Paths
 96. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 14.0.2 Build 209 09/17/2014 SJ Full Version ;
; Revision Name      ; control                                             ;
; Device Family      ; Cyclone IV GX                                       ;
; Device Name        ; EP4CGX22CF19C6                                      ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }      ;
; INST[24]   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { INST[24] } ;
; mclk       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { mclk }     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 197.63 MHz ; 197.63 MHz      ; INST[24]   ;                                                               ;
; 609.38 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
; 820.34 MHz ; 250.0 MHz       ; mclk       ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+--------+-----------------+
; Clock    ; Slack  ; End Point TNS   ;
+----------+--------+-----------------+
; INST[24] ; -2.118 ; -8.187          ;
; mclk     ; -1.166 ; -2.142          ;
; clk      ; -0.641 ; -1.437          ;
+----------+--------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; INST[24] ; -0.201 ; -0.463         ;
; mclk     ; 0.356  ; 0.000          ;
; clk      ; 0.391  ; 0.000          ;
+----------+--------+----------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; INST[24] ; -0.915 ; -6.164             ;
+----------+--------+--------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+----------+-------+--------------------+
; Clock    ; Slack ; End Point TNS      ;
+----------+-------+--------------------+
; INST[24] ; 0.370 ; 0.000              ;
+----------+-------+--------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+--------+-------------------------------+
; Clock    ; Slack  ; End Point TNS                 ;
+----------+--------+-------------------------------+
; clk      ; -3.000 ; -9.000                        ;
; mclk     ; -3.000 ; -5.000                        ;
; INST[24] ; -3.000 ; -3.000                        ;
+----------+--------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'INST[24]'                                                                                  ;
+--------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -2.118 ; present_state.state_2 ; ld_A$latch        ; clk          ; INST[24]    ; 0.500        ; 3.567      ; 4.553      ;
; -2.030 ; INST[24]              ; ld_A$latch        ; INST[24]     ; INST[24]    ; 0.500        ; 5.386      ; 6.304      ;
; -1.854 ; present_state.state_1 ; ld_A$latch        ; clk          ; INST[24]    ; 0.500        ; 2.861      ; 3.583      ;
; -1.723 ; INST[24]              ; ld_A$latch        ; INST[24]     ; INST[24]    ; 1.000        ; 5.386      ; 6.497      ;
; -0.959 ; INST[24]              ; clr_A$latch       ; INST[24]     ; INST[24]    ; 0.500        ; 5.024      ; 5.868      ;
; -0.877 ; INST[24]              ; PC_Mux$latch      ; INST[24]     ; INST[24]    ; 0.500        ; 5.007      ; 5.770      ;
; -0.843 ; present_state.state_2 ; ld_IR$latch       ; clk          ; INST[24]    ; 0.500        ; 3.568      ; 4.277      ;
; -0.730 ; present_state.state_1 ; REG_Mux$latch     ; clk          ; INST[24]    ; 0.500        ; 2.859      ; 3.296      ;
; -0.699 ; INST[24]              ; ld_IR$latch       ; INST[24]     ; INST[24]    ; 0.500        ; 5.387      ; 5.972      ;
; -0.629 ; INST[24]              ; clr_A$latch       ; INST[24]     ; INST[24]    ; 1.000        ; 5.024      ; 6.038      ;
; -0.583 ; present_state.state_1 ; DATA_Mux[0]$latch ; clk          ; INST[24]    ; 0.500        ; 2.852      ; 3.301      ;
; -0.523 ; INST[24]              ; PC_Mux$latch      ; INST[24]     ; INST[24]    ; 1.000        ; 5.007      ; 5.916      ;
; -0.468 ; present_state.state_1 ; ld_B$latch        ; clk          ; INST[24]    ; 0.500        ; 2.860      ; 3.195      ;
; -0.398 ; INST[24]              ; ld_IR$latch       ; INST[24]     ; INST[24]    ; 1.000        ; 5.387      ; 6.171      ;
; -0.375 ; INST[24]              ; IM_MUX2[0]$latch  ; INST[24]     ; INST[24]    ; 0.500        ; 5.030      ; 5.132      ;
; -0.320 ; INST[24]              ; clr_Z$latch       ; INST[24]     ; INST[24]    ; 0.500        ; 5.033      ; 5.080      ;
; -0.293 ; INST[24]              ; ALU_op[2]$latch   ; INST[24]     ; INST[24]    ; 0.500        ; 5.025      ; 5.204      ;
; -0.292 ; INST[24]              ; ALU_op[0]$latch   ; INST[24]     ; INST[24]    ; 0.500        ; 5.031      ; 5.210      ;
; -0.277 ; INST[24]              ; IM_MUX2[1]$latch  ; INST[24]     ; INST[24]    ; 0.500        ; 5.034      ; 5.197      ;
; -0.216 ; INST[24]              ; IM_MUX2[0]$latch  ; INST[24]     ; INST[24]    ; 1.000        ; 5.030      ; 5.473      ;
; -0.113 ; INST[24]              ; ALU_op[0]$latch   ; INST[24]     ; INST[24]    ; 1.000        ; 5.031      ; 5.531      ;
; -0.112 ; INST[24]              ; clr_Z$latch       ; INST[24]     ; INST[24]    ; 1.000        ; 5.033      ; 5.372      ;
; -0.077 ; INST[24]              ; ALU_op[2]$latch   ; INST[24]     ; INST[24]    ; 1.000        ; 5.025      ; 5.488      ;
; -0.073 ; INST[24]              ; IM_MUX2[1]$latch  ; INST[24]     ; INST[24]    ; 1.000        ; 5.034      ; 5.493      ;
; -0.052 ; INST[24]              ; clr_C$latch       ; INST[24]     ; INST[24]    ; 0.500        ; 5.026      ; 4.819      ;
; -0.036 ; present_state.state_1 ; ld_IR$latch       ; clk          ; INST[24]    ; 0.500        ; 2.862      ; 2.764      ;
; 0.067  ; INST[24]              ; clr_C$latch       ; INST[24]     ; INST[24]    ; 1.000        ; 5.026      ; 5.200      ;
+--------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'mclk'                                                                             ;
+--------+-----------------------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------+--------------+-------------+--------------+------------+------------+
; -1.166 ; present_state.state_1 ; en~reg0  ; clk          ; mclk        ; 0.500        ; 0.031      ; 1.672      ;
; -0.976 ; present_state.state_2 ; wen~reg0 ; clk          ; mclk        ; 0.500        ; 0.737      ; 2.188      ;
; -0.874 ; present_state.state_1 ; wen~reg0 ; clk          ; mclk        ; 0.500        ; 0.031      ; 1.380      ;
; -0.820 ; present_state.state_2 ; en~reg0  ; clk          ; mclk        ; 0.500        ; 0.737      ; 2.032      ;
; -0.595 ; clk                   ; en~reg0  ; clk          ; mclk        ; 0.500        ; 2.556      ; 3.626      ;
; -0.462 ; clk                   ; wen~reg0 ; clk          ; mclk        ; 0.500        ; 2.556      ; 3.493      ;
; -0.219 ; en~reg0               ; en~reg0  ; mclk         ; mclk        ; 1.000        ; -0.064     ; 1.150      ;
; -0.060 ; clk                   ; wen~reg0 ; clk          ; mclk        ; 1.000        ; 2.556      ; 3.591      ;
; -0.054 ; clk                   ; en~reg0  ; clk          ; mclk        ; 1.000        ; 2.556      ; 3.585      ;
; 0.294  ; wen~reg0              ; wen~reg0 ; mclk         ; mclk        ; 1.000        ; -0.064     ; 0.637      ;
+--------+-----------------------+----------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                           ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -0.641 ; present_state.state_1 ; present_state.state_2 ; clk          ; clk         ; 1.000        ; -0.776     ; 0.860      ;
; -0.461 ; present_state.state_0 ; present_state.state_1 ; clk          ; clk         ; 1.000        ; -0.063     ; 1.393      ;
; -0.177 ; present_state.state_2 ; T[0]~reg0             ; clk          ; clk         ; 1.000        ; 0.606      ; 1.778      ;
; -0.158 ; present_state.state_2 ; present_state.state_0 ; clk          ; clk         ; 1.000        ; 0.607      ; 1.760      ;
; 0.135  ; present_state.state_0 ; T[1]~reg0             ; clk          ; clk         ; 1.000        ; -0.064     ; 0.796      ;
; 0.201  ; present_state.state_1 ; T[2]~reg0             ; clk          ; clk         ; 1.000        ; 0.309      ; 1.103      ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'INST[24]'                                                                                   ;
+--------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -0.201 ; INST[24]              ; clr_C$latch       ; INST[24]     ; INST[24]    ; 0.000        ; 5.214      ; 5.013      ;
; -0.119 ; INST[24]              ; clr_Z$latch       ; INST[24]     ; INST[24]    ; 0.000        ; 5.221      ; 5.102      ;
; -0.093 ; INST[24]              ; clr_C$latch       ; INST[24]     ; INST[24]    ; -0.500       ; 5.214      ; 4.641      ;
; -0.091 ; present_state.state_1 ; ld_IR$latch       ; clk          ; INST[24]    ; -0.500       ; 3.164      ; 2.613      ;
; -0.041 ; INST[24]              ; IM_MUX2[0]$latch  ; INST[24]     ; INST[24]    ; 0.000        ; 5.218      ; 5.177      ;
; -0.011 ; INST[24]              ; IM_MUX2[1]$latch  ; INST[24]     ; INST[24]    ; 0.000        ; 5.222      ; 5.211      ;
; 0.025  ; INST[24]              ; ALU_op[2]$latch   ; INST[24]     ; INST[24]    ; 0.000        ; 5.213      ; 5.238      ;
; 0.029  ; INST[24]              ; ALU_op[0]$latch   ; INST[24]     ; INST[24]    ; 0.000        ; 5.219      ; 5.248      ;
; 0.051  ; INST[24]              ; clr_Z$latch       ; INST[24]     ; INST[24]    ; -0.500       ; 5.221      ; 4.792      ;
; 0.126  ; INST[24]              ; IM_MUX2[0]$latch  ; INST[24]     ; INST[24]    ; -0.500       ; 5.218      ; 4.864      ;
; 0.174  ; INST[24]              ; IM_MUX2[1]$latch  ; INST[24]     ; INST[24]    ; -0.500       ; 5.222      ; 4.916      ;
; 0.211  ; INST[24]              ; ALU_op[0]$latch   ; INST[24]     ; INST[24]    ; -0.500       ; 5.219      ; 4.950      ;
; 0.228  ; INST[24]              ; ALU_op[2]$latch   ; INST[24]     ; INST[24]    ; -0.500       ; 5.213      ; 4.961      ;
; 0.291  ; present_state.state_1 ; ld_B$latch        ; clk          ; INST[24]    ; -0.500       ; 3.162      ; 2.993      ;
; 0.353  ; INST[24]              ; ld_IR$latch       ; INST[24]     ; INST[24]    ; 0.000        ; 5.591      ; 5.944      ;
; 0.391  ; present_state.state_1 ; REG_Mux$latch     ; clk          ; INST[24]    ; -0.500       ; 3.161      ; 3.092      ;
; 0.404  ; present_state.state_1 ; DATA_Mux[0]$latch ; clk          ; INST[24]    ; -0.500       ; 3.154      ; 3.098      ;
; 0.505  ; INST[24]              ; PC_Mux$latch      ; INST[24]     ; INST[24]    ; 0.000        ; 5.194      ; 5.699      ;
; 0.543  ; INST[24]              ; ld_A$latch        ; INST[24]     ; INST[24]    ; 0.000        ; 5.590      ; 6.133      ;
; 0.560  ; present_state.state_2 ; ld_IR$latch       ; clk          ; INST[24]    ; -0.500       ; 3.842      ; 3.942      ;
; 0.601  ; INST[24]              ; clr_A$latch       ; INST[24]     ; INST[24]    ; 0.000        ; 5.212      ; 5.813      ;
; 0.634  ; INST[24]              ; ld_IR$latch       ; INST[24]     ; INST[24]    ; -0.500       ; 5.591      ; 5.745      ;
; 0.635  ; present_state.state_1 ; ld_A$latch        ; clk          ; INST[24]    ; -0.500       ; 3.163      ; 3.338      ;
; 0.801  ; present_state.state_2 ; ld_A$latch        ; clk          ; INST[24]    ; -0.500       ; 3.841      ; 4.182      ;
; 0.834  ; INST[24]              ; PC_Mux$latch      ; INST[24]     ; INST[24]    ; -0.500       ; 5.194      ; 5.548      ;
; 0.841  ; INST[24]              ; ld_A$latch        ; INST[24]     ; INST[24]    ; -0.500       ; 5.590      ; 5.951      ;
; 0.912  ; INST[24]              ; clr_A$latch       ; INST[24]     ; INST[24]    ; -0.500       ; 5.212      ; 5.644      ;
+--------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'mclk'                                                                             ;
+-------+-----------------------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------+--------------+-------------+--------------+------------+------------+
; 0.356 ; wen~reg0              ; wen~reg0 ; mclk         ; mclk        ; 0.000        ; 0.064      ; 0.577      ;
; 0.530 ; clk                   ; wen~reg0 ; clk          ; mclk        ; 0.000        ; 2.654      ; 3.381      ;
; 0.575 ; clk                   ; en~reg0  ; clk          ; mclk        ; 0.000        ; 2.654      ; 3.426      ;
; 0.794 ; en~reg0               ; en~reg0  ; mclk         ; mclk        ; 0.000        ; 0.064      ; 1.015      ;
; 0.940 ; clk                   ; wen~reg0 ; clk          ; mclk        ; -0.500       ; 2.654      ; 3.291      ;
; 1.082 ; clk                   ; en~reg0  ; clk          ; mclk        ; -0.500       ; 2.654      ; 3.433      ;
; 1.224 ; present_state.state_2 ; en~reg0  ; clk          ; mclk        ; -0.500       ; 0.905      ; 1.826      ;
; 1.225 ; present_state.state_1 ; wen~reg0 ; clk          ; mclk        ; -0.500       ; 0.227      ; 1.149      ;
; 1.382 ; present_state.state_2 ; wen~reg0 ; clk          ; mclk        ; -0.500       ; 0.905      ; 1.984      ;
; 1.566 ; present_state.state_1 ; en~reg0  ; clk          ; mclk        ; -0.500       ; 0.227      ; 1.490      ;
+-------+-----------------------+----------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                           ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; present_state.state_1 ; T[2]~reg0             ; clk          ; clk         ; 0.000        ; 0.453      ; 1.001      ;
; 0.481 ; present_state.state_0 ; T[1]~reg0             ; clk          ; clk         ; 0.000        ; 0.064      ; 0.702      ;
; 0.636 ; present_state.state_2 ; present_state.state_0 ; clk          ; clk         ; 0.000        ; 0.775      ; 1.568      ;
; 0.717 ; present_state.state_2 ; T[0]~reg0             ; clk          ; clk         ; 0.000        ; 0.774      ; 1.648      ;
; 1.072 ; present_state.state_0 ; present_state.state_1 ; clk          ; clk         ; 0.000        ; 0.065      ; 1.294      ;
; 1.216 ; present_state.state_1 ; present_state.state_2 ; clk          ; clk         ; 0.000        ; -0.608     ; 0.765      ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'INST[24]'                                                                              ;
+--------+-----------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------+--------------+-------------+--------------+------------+------------+
; -0.915 ; present_state.state_2 ; IM_MUX1$latch    ; clk          ; INST[24]    ; 0.500        ; 3.208      ; 3.990      ;
; -0.790 ; present_state.state_2 ; clr_C$latch      ; clk          ; INST[24]    ; 0.500        ; 3.207      ; 3.718      ;
; -0.664 ; present_state.state_2 ; IM_MUX2[0]$latch ; clk          ; INST[24]    ; 0.500        ; 3.211      ; 3.582      ;
; -0.662 ; present_state.state_2 ; clr_Z$latch      ; clk          ; INST[24]    ; 0.500        ; 3.214      ; 3.583      ;
; -0.637 ; present_state.state_2 ; clr_A$latch      ; clk          ; INST[24]    ; 0.500        ; 3.205      ; 3.707      ;
; -0.636 ; present_state.state_2 ; ALU_op[2]$latch  ; clk          ; INST[24]    ; 0.500        ; 3.206      ; 3.708      ;
; -0.635 ; present_state.state_2 ; PC_Mux$latch     ; clk          ; INST[24]    ; 0.500        ; 3.188      ; 3.689      ;
; -0.614 ; present_state.state_2 ; IM_MUX2[1]$latch ; clk          ; INST[24]    ; 0.500        ; 3.215      ; 3.695      ;
; -0.611 ; present_state.state_2 ; ALU_op[0]$latch  ; clk          ; INST[24]    ; 0.500        ; 3.212      ; 3.690      ;
+--------+-----------------------+------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'INST[24]'                                                                              ;
+-------+-----------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.370 ; present_state.state_2 ; clr_Z$latch      ; clk          ; INST[24]    ; -0.500       ; 3.472      ; 3.382      ;
; 0.371 ; present_state.state_2 ; IM_MUX2[0]$latch ; clk          ; INST[24]    ; -0.500       ; 3.469      ; 3.380      ;
; 0.410 ; present_state.state_2 ; ALU_op[0]$latch  ; clk          ; INST[24]    ; -0.500       ; 3.470      ; 3.420      ;
; 0.412 ; present_state.state_2 ; IM_MUX2[1]$latch ; clk          ; INST[24]    ; -0.500       ; 3.473      ; 3.425      ;
; 0.417 ; present_state.state_2 ; clr_C$latch      ; clk          ; INST[24]    ; -0.500       ; 3.465      ; 3.422      ;
; 0.431 ; present_state.state_2 ; PC_Mux$latch     ; clk          ; INST[24]    ; -0.500       ; 3.445      ; 3.416      ;
; 0.437 ; present_state.state_2 ; ALU_op[2]$latch  ; clk          ; INST[24]    ; -0.500       ; 3.464      ; 3.441      ;
; 0.437 ; present_state.state_2 ; clr_A$latch      ; clk          ; INST[24]    ; -0.500       ; 3.463      ; 3.440      ;
; 0.641 ; present_state.state_2 ; IM_MUX1$latch    ; clk          ; INST[24]    ; -0.500       ; 3.466      ; 3.647      ;
+-------+-----------------------+------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; T[0]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; T[1]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; T[2]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; present_state.state_0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; present_state.state_1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; present_state.state_2     ;
; 0.160  ; 0.344        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; present_state.state_2     ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; T[2]~reg0                 ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; T[0]~reg0                 ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; T[1]~reg0                 ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; present_state.state_0     ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; present_state.state_1     ;
; 0.322  ; 0.322        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; present_state.state_2|clk ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; T[2]~reg0|clk             ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; T[0]~reg0|clk             ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; T[1]~reg0|clk             ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; present_state.state_0|clk ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; present_state.state_1|clk ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; present_state.state_1     ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; T[0]~reg0                 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; T[1]~reg0                 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; present_state.state_0     ;
; 0.399  ; 0.615        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; T[2]~reg0                 ;
; 0.438  ; 0.654        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; present_state.state_2     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i               ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; T[0]~reg0|clk             ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; T[1]~reg0|clk             ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; present_state.state_0|clk ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; present_state.state_1|clk ;
; 0.638  ; 0.638        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; T[2]~reg0|clk             ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.674  ; 0.674        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o               ;
; 0.678  ; 0.678        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; present_state.state_2|clk ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'mclk'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; mclk  ; Rise       ; mclk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; mclk  ; Fall       ; en~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; mclk  ; Fall       ; wen~reg0                   ;
; 0.168  ; 0.384        ; 0.216          ; High Pulse Width ; mclk  ; Fall       ; en~reg0                    ;
; 0.168  ; 0.384        ; 0.216          ; High Pulse Width ; mclk  ; Fall       ; wen~reg0                   ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; mclk~input|o               ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; mclk~inputclkctrl|inclk[0] ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; mclk~inputclkctrl|outclk   ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; en~reg0|clk                ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; wen~reg0|clk               ;
; 0.427  ; 0.611        ; 0.184          ; Low Pulse Width  ; mclk  ; Fall       ; en~reg0                    ;
; 0.427  ; 0.611        ; 0.184          ; Low Pulse Width  ; mclk  ; Fall       ; wen~reg0                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; mclk  ; Rise       ; mclk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; mclk~input|i               ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; mclk  ; Rise       ; en~reg0|clk                ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; mclk  ; Rise       ; wen~reg0|clk               ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; mclk  ; Rise       ; mclk~inputclkctrl|inclk[0] ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; mclk  ; Rise       ; mclk~inputclkctrl|outclk   ;
; 0.674  ; 0.674        ; 0.000          ; High Pulse Width ; mclk  ; Rise       ; mclk~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'INST[24]'                                                           ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; INST[24] ; Rise       ; INST[24]                    ;
; 0.319  ; 0.319        ; 0.000          ; High Pulse Width ; INST[24] ; Fall       ; Mux0~0|combout              ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; INST[24]~input|o            ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; Mux0~0|datad                ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; Selector7~0|combout         ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; Selector7~0|datac           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; PC_Mux~5|datad              ;
; 0.345  ; 0.345        ; 0.000          ; High Pulse Width ; INST[24] ; Fall       ; PC_Mux~4|datad              ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; PC_Mux~4|combout            ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; Selector7~0clkctrl|inclk[0] ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; Selector7~0clkctrl|outclk   ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; PC_Mux~5|combout            ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; PC_Mux~5clkctrl|inclk[0]    ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; PC_Mux~5clkctrl|outclk      ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; REG_Mux$latch|datad         ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; ld_A$latch|datad            ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; ld_IR$latch|datad           ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; ld_B$latch|datad            ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; DATA_Mux[0]$latch|datad     ;
; 0.404  ; 0.404        ; 0.000          ; High Pulse Width ; INST[24] ; Fall       ; REG_Mux$latch               ;
; 0.404  ; 0.404        ; 0.000          ; High Pulse Width ; INST[24] ; Fall       ; ld_A$latch                  ;
; 0.404  ; 0.404        ; 0.000          ; High Pulse Width ; INST[24] ; Fall       ; ld_IR$latch                 ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; INST[24] ; Fall       ; ld_B$latch                  ;
; 0.406  ; 0.406        ; 0.000          ; High Pulse Width ; INST[24] ; Fall       ; IM_MUX1$latch               ;
; 0.407  ; 0.407        ; 0.000          ; High Pulse Width ; INST[24] ; Fall       ; DATA_Mux[0]$latch           ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; IM_MUX2[1]$latch|datad      ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; clr_Z$latch|datad           ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; ALU_op[0]$latch|datad       ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; IM_MUX2[0]$latch|datad      ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; clr_C$latch|datad           ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; ALU_op[2]$latch|datad       ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; clr_A$latch|datad           ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; PC_Mux$latch|datad          ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; IM_MUX1$latch|datad         ;
; 0.428  ; 0.428        ; 0.000          ; High Pulse Width ; INST[24] ; Fall       ; IM_MUX2[1]$latch            ;
; 0.428  ; 0.428        ; 0.000          ; High Pulse Width ; INST[24] ; Fall       ; clr_Z$latch                 ;
; 0.429  ; 0.429        ; 0.000          ; High Pulse Width ; INST[24] ; Fall       ; ALU_op[0]$latch             ;
; 0.429  ; 0.429        ; 0.000          ; High Pulse Width ; INST[24] ; Fall       ; IM_MUX2[0]$latch            ;
; 0.430  ; 0.430        ; 0.000          ; High Pulse Width ; INST[24] ; Fall       ; clr_C$latch                 ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; INST[24] ; Fall       ; ALU_op[2]$latch             ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; INST[24] ; Fall       ; clr_A$latch                 ;
; 0.434  ; 0.434        ; 0.000          ; High Pulse Width ; INST[24] ; Fall       ; PC_Mux$latch                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; INST[24]~input|i            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; INST[24]~input|i            ;
; 0.563  ; 0.563        ; 0.000          ; Low Pulse Width  ; INST[24] ; Fall       ; PC_Mux$latch                ;
; 0.567  ; 0.567        ; 0.000          ; Low Pulse Width  ; INST[24] ; Fall       ; ALU_op[2]$latch             ;
; 0.567  ; 0.567        ; 0.000          ; Low Pulse Width  ; INST[24] ; Fall       ; clr_A$latch                 ;
; 0.568  ; 0.568        ; 0.000          ; Low Pulse Width  ; INST[24] ; Fall       ; clr_C$latch                 ;
; 0.569  ; 0.569        ; 0.000          ; Low Pulse Width  ; INST[24] ; Fall       ; ALU_op[0]$latch             ;
; 0.569  ; 0.569        ; 0.000          ; Low Pulse Width  ; INST[24] ; Fall       ; IM_MUX2[0]$latch            ;
; 0.569  ; 0.569        ; 0.000          ; Low Pulse Width  ; INST[24] ; Fall       ; clr_Z$latch                 ;
; 0.570  ; 0.570        ; 0.000          ; Low Pulse Width  ; INST[24] ; Fall       ; IM_MUX2[1]$latch            ;
; 0.583  ; 0.583        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; IM_MUX1$latch|datad         ;
; 0.583  ; 0.583        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; PC_Mux$latch|datad          ;
; 0.587  ; 0.587        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; ALU_op[2]$latch|datad       ;
; 0.587  ; 0.587        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; clr_A$latch|datad           ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; clr_C$latch|datad           ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; ALU_op[0]$latch|datad       ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; IM_MUX2[0]$latch|datad      ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; clr_Z$latch|datad           ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; IM_MUX2[1]$latch|datad      ;
; 0.592  ; 0.592        ; 0.000          ; Low Pulse Width  ; INST[24] ; Fall       ; IM_MUX1$latch               ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; INST[24] ; Fall       ; DATA_Mux[0]$latch           ;
; 0.595  ; 0.595        ; 0.000          ; Low Pulse Width  ; INST[24] ; Fall       ; REG_Mux$latch               ;
; 0.595  ; 0.595        ; 0.000          ; Low Pulse Width  ; INST[24] ; Fall       ; ld_B$latch                  ;
; 0.596  ; 0.596        ; 0.000          ; Low Pulse Width  ; INST[24] ; Fall       ; ld_A$latch                  ;
; 0.596  ; 0.596        ; 0.000          ; Low Pulse Width  ; INST[24] ; Fall       ; ld_IR$latch                 ;
; 0.613  ; 0.613        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; DATA_Mux[0]$latch|datad     ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; REG_Mux$latch|datad         ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; ld_B$latch|datad            ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; PC_Mux~5clkctrl|inclk[0]    ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; PC_Mux~5clkctrl|outclk      ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; ld_A$latch|datad            ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; ld_IR$latch|datad           ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; PC_Mux~5|combout            ;
; 0.644  ; 0.644        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; PC_Mux~4|combout            ;
; 0.645  ; 0.645        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; Selector7~0clkctrl|inclk[0] ;
; 0.645  ; 0.645        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; Selector7~0clkctrl|outclk   ;
; 0.653  ; 0.653        ; 0.000          ; Low Pulse Width  ; INST[24] ; Fall       ; PC_Mux~4|datad              ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; PC_Mux~5|datad              ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; Selector7~0|datac           ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; Selector7~0|combout         ;
; 0.671  ; 0.671        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; Mux0~0|datad                ;
; 0.674  ; 0.674        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; INST[24]~input|o            ;
; 0.680  ; 0.680        ; 0.000          ; Low Pulse Width  ; INST[24] ; Fall       ; Mux0~0|combout              ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; INST[*]   ; INST[24]   ; 4.760  ; 5.236 ; Fall       ; INST[24]        ;
;  INST[24] ; INST[24]   ; 2.510  ; 2.703 ; Fall       ; INST[24]        ;
;  INST[25] ; INST[24]   ; 4.170  ; 4.606 ; Fall       ; INST[24]        ;
;  INST[26] ; INST[24]   ; 4.673  ; 5.132 ; Fall       ; INST[24]        ;
;  INST[27] ; INST[24]   ; 3.749  ; 4.196 ; Fall       ; INST[24]        ;
;  INST[28] ; INST[24]   ; 4.466  ; 4.988 ; Fall       ; INST[24]        ;
;  INST[29] ; INST[24]   ; 4.698  ; 5.181 ; Fall       ; INST[24]        ;
;  INST[30] ; INST[24]   ; 4.245  ; 4.694 ; Fall       ; INST[24]        ;
;  INST[31] ; INST[24]   ; 4.760  ; 5.236 ; Fall       ; INST[24]        ;
; enable    ; clk        ; -0.081 ; 0.085 ; Rise       ; clk             ;
; INST[*]   ; mclk       ; 3.485  ; 4.000 ; Fall       ; mclk            ;
;  INST[28] ; mclk       ; 2.994  ; 3.487 ; Fall       ; mclk            ;
;  INST[29] ; mclk       ; 3.485  ; 4.000 ; Fall       ; mclk            ;
;  INST[30] ; mclk       ; 2.918  ; 3.329 ; Fall       ; mclk            ;
;  INST[31] ; mclk       ; 3.455  ; 3.890 ; Fall       ; mclk            ;
; clk       ; mclk       ; 1.055  ; 1.020 ; Fall       ; mclk            ;
+-----------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; INST[*]   ; INST[24]   ; 0.573  ; 0.201  ; Fall       ; INST[24]        ;
;  INST[24] ; INST[24]   ; 0.573  ; 0.201  ; Fall       ; INST[24]        ;
;  INST[25] ; INST[24]   ; -1.266 ; -1.701 ; Fall       ; INST[24]        ;
;  INST[26] ; INST[24]   ; -0.272 ; -0.649 ; Fall       ; INST[24]        ;
;  INST[27] ; INST[24]   ; -0.338 ; -0.773 ; Fall       ; INST[24]        ;
;  INST[28] ; INST[24]   ; 0.459  ; -0.018 ; Fall       ; INST[24]        ;
;  INST[29] ; INST[24]   ; -0.103 ; -0.629 ; Fall       ; INST[24]        ;
;  INST[30] ; INST[24]   ; 0.425  ; 0.023  ; Fall       ; INST[24]        ;
;  INST[31] ; INST[24]   ; 0.395  ; -0.078 ; Fall       ; INST[24]        ;
; enable    ; clk        ; 1.083  ; 0.919  ; Rise       ; clk             ;
; INST[*]   ; mclk       ; -1.722 ; -2.173 ; Fall       ; mclk            ;
;  INST[28] ; mclk       ; -2.166 ; -2.644 ; Fall       ; mclk            ;
;  INST[29] ; mclk       ; -2.036 ; -2.466 ; Fall       ; mclk            ;
;  INST[30] ; mclk       ; -1.722 ; -2.173 ; Fall       ; mclk            ;
;  INST[31] ; mclk       ; -2.234 ; -2.708 ; Fall       ; mclk            ;
; clk       ; mclk       ; -0.480 ; -0.570 ; Fall       ; mclk            ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; ALU_op[*]    ; INST[24]   ; 9.337  ; 9.254  ; Rise       ; INST[24]        ;
;  ALU_op[1]   ; INST[24]   ; 9.337  ; 9.254  ; Rise       ; INST[24]        ;
; DATA_Mux[*]  ; INST[24]   ; 9.960  ; 9.955  ; Rise       ; INST[24]        ;
;  DATA_Mux[1] ; INST[24]   ; 9.960  ; 9.955  ; Rise       ; INST[24]        ;
; clr_B        ; INST[24]   ; 9.438  ; 9.377  ; Rise       ; INST[24]        ;
; inc_PC       ; INST[24]   ; 6.453  ; 6.203  ; Rise       ; INST[24]        ;
; ld_C         ; INST[24]   ; 11.748 ; 11.673 ; Rise       ; INST[24]        ;
; ld_PC        ; INST[24]   ; 6.282  ; 6.021  ; Rise       ; INST[24]        ;
; ld_Z         ; INST[24]   ; 11.721 ; 11.639 ; Rise       ; INST[24]        ;
; ALU_op[*]    ; INST[24]   ; 11.128 ; 11.066 ; Fall       ; INST[24]        ;
;  ALU_op[0]   ; INST[24]   ; 9.435  ; 9.419  ; Fall       ; INST[24]        ;
;  ALU_op[1]   ; INST[24]   ; 9.337  ; 9.254  ; Fall       ; INST[24]        ;
;  ALU_op[2]   ; INST[24]   ; 11.128 ; 11.066 ; Fall       ; INST[24]        ;
; DATA_Mux[*]  ; INST[24]   ; 9.960  ; 9.955  ; Fall       ; INST[24]        ;
;  DATA_Mux[0] ; INST[24]   ; 9.236  ; 9.126  ; Fall       ; INST[24]        ;
;  DATA_Mux[1] ; INST[24]   ; 9.960  ; 9.955  ; Fall       ; INST[24]        ;
; IM_MUX1      ; INST[24]   ; 9.019  ; 8.877  ; Fall       ; INST[24]        ;
; IM_MUX2[*]   ; INST[24]   ; 8.637  ; 8.509  ; Fall       ; INST[24]        ;
;  IM_MUX2[0]  ; INST[24]   ; 8.557  ; 8.434  ; Fall       ; INST[24]        ;
;  IM_MUX2[1]  ; INST[24]   ; 8.637  ; 8.509  ; Fall       ; INST[24]        ;
; PC_Mux       ; INST[24]   ; 9.331  ; 9.303  ; Fall       ; INST[24]        ;
; REG_Mux      ; INST[24]   ; 9.715  ; 9.582  ; Fall       ; INST[24]        ;
; clr_A        ; INST[24]   ; 8.556  ; 8.429  ; Fall       ; INST[24]        ;
; clr_B        ; INST[24]   ; 9.438  ; 9.377  ; Fall       ; INST[24]        ;
; clr_C        ; INST[24]   ; 8.736  ; 8.600  ; Fall       ; INST[24]        ;
; clr_Z        ; INST[24]   ; 8.755  ; 8.622  ; Fall       ; INST[24]        ;
; inc_PC       ; INST[24]   ; 6.453  ; 6.203  ; Fall       ; INST[24]        ;
; ld_A         ; INST[24]   ; 9.605  ; 9.526  ; Fall       ; INST[24]        ;
; ld_B         ; INST[24]   ; 9.685  ; 9.555  ; Fall       ; INST[24]        ;
; ld_C         ; INST[24]   ; 11.748 ; 11.673 ; Fall       ; INST[24]        ;
; ld_IR        ; INST[24]   ; 9.165  ; 9.033  ; Fall       ; INST[24]        ;
; ld_PC        ; INST[24]   ; 6.282  ; 6.021  ; Fall       ; INST[24]        ;
; ld_Z         ; INST[24]   ; 11.721 ; 11.639 ; Fall       ; INST[24]        ;
; ALU_op[*]    ; clk        ; 9.471  ; 9.429  ; Rise       ; clk             ;
;  ALU_op[1]   ; clk        ; 9.471  ; 9.429  ; Rise       ; clk             ;
; DATA_Mux[*]  ; clk        ; 9.954  ; 9.970  ; Rise       ; clk             ;
;  DATA_Mux[1] ; clk        ; 9.954  ; 9.970  ; Rise       ; clk             ;
; T[*]         ; clk        ; 7.609  ; 7.635  ; Rise       ; clk             ;
;  T[0]        ; clk        ; 5.871  ; 5.790  ; Rise       ; clk             ;
;  T[1]        ; clk        ; 6.363  ; 6.270  ; Rise       ; clk             ;
;  T[2]        ; clk        ; 7.609  ; 7.635  ; Rise       ; clk             ;
; clr_B        ; clk        ; 9.426  ; 9.384  ; Rise       ; clk             ;
; inc_PC       ; clk        ; 7.841  ; 7.829  ; Rise       ; clk             ;
; ld_C         ; clk        ; 9.428  ; 9.392  ; Rise       ; clk             ;
; ld_PC        ; clk        ; 7.824  ; 7.763  ; Rise       ; clk             ;
; ld_Z         ; clk        ; 9.398  ; 9.356  ; Rise       ; clk             ;
; en           ; mclk       ; 6.654  ; 6.573  ; Fall       ; mclk            ;
; wen          ; mclk       ; 6.298  ; 6.225  ; Fall       ; mclk            ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; ALU_op[*]    ; INST[24]   ; 7.791  ; 7.683  ; Rise       ; INST[24]        ;
;  ALU_op[1]   ; INST[24]   ; 7.791  ; 7.683  ; Rise       ; INST[24]        ;
; DATA_Mux[*]  ; INST[24]   ; 8.399  ; 8.384  ; Rise       ; INST[24]        ;
;  DATA_Mux[1] ; INST[24]   ; 8.399  ; 8.384  ; Rise       ; INST[24]        ;
; clr_B        ; INST[24]   ; 7.494  ; 7.115  ; Rise       ; INST[24]        ;
; inc_PC       ; INST[24]   ; 6.206  ; 5.917  ; Rise       ; INST[24]        ;
; ld_C         ; INST[24]   ; 7.608  ; 7.505  ; Rise       ; INST[24]        ;
; ld_PC        ; INST[24]   ; 6.092  ; 5.826  ; Rise       ; INST[24]        ;
; ld_Z         ; INST[24]   ; 7.698  ; 7.589  ; Rise       ; INST[24]        ;
; ALU_op[*]    ; INST[24]   ; 7.791  ; 7.683  ; Fall       ; INST[24]        ;
;  ALU_op[0]   ; INST[24]   ; 9.116  ; 9.097  ; Fall       ; INST[24]        ;
;  ALU_op[1]   ; INST[24]   ; 7.791  ; 7.683  ; Fall       ; INST[24]        ;
;  ALU_op[2]   ; INST[24]   ; 10.741 ; 10.678 ; Fall       ; INST[24]        ;
; DATA_Mux[*]  ; INST[24]   ; 8.399  ; 8.384  ; Fall       ; INST[24]        ;
;  DATA_Mux[0] ; INST[24]   ; 8.924  ; 8.814  ; Fall       ; INST[24]        ;
;  DATA_Mux[1] ; INST[24]   ; 8.399  ; 8.384  ; Fall       ; INST[24]        ;
; IM_MUX1      ; INST[24]   ; 8.716  ; 8.576  ; Fall       ; INST[24]        ;
; IM_MUX2[*]   ; INST[24]   ; 8.273  ; 8.152  ; Fall       ; INST[24]        ;
;  IM_MUX2[0]  ; INST[24]   ; 8.273  ; 8.152  ; Fall       ; INST[24]        ;
;  IM_MUX2[1]  ; INST[24]   ; 8.346  ; 8.219  ; Fall       ; INST[24]        ;
; PC_Mux       ; INST[24]   ; 9.017  ; 8.986  ; Fall       ; INST[24]        ;
; REG_Mux      ; INST[24]   ; 9.384  ; 9.251  ; Fall       ; INST[24]        ;
; clr_A        ; INST[24]   ; 8.271  ; 8.145  ; Fall       ; INST[24]        ;
; clr_B        ; INST[24]   ; 7.494  ; 7.115  ; Fall       ; INST[24]        ;
; clr_C        ; INST[24]   ; 8.444  ; 8.309  ; Fall       ; INST[24]        ;
; clr_Z        ; INST[24]   ; 8.463  ; 8.331  ; Fall       ; INST[24]        ;
; inc_PC       ; INST[24]   ; 6.206  ; 5.917  ; Fall       ; INST[24]        ;
; ld_A         ; INST[24]   ; 9.279  ; 9.199  ; Fall       ; INST[24]        ;
; ld_B         ; INST[24]   ; 9.355  ; 9.226  ; Fall       ; INST[24]        ;
; ld_C         ; INST[24]   ; 7.608  ; 7.505  ; Fall       ; INST[24]        ;
; ld_IR        ; INST[24]   ; 8.854  ; 8.724  ; Fall       ; INST[24]        ;
; ld_PC        ; INST[24]   ; 6.092  ; 5.826  ; Fall       ; INST[24]        ;
; ld_Z         ; INST[24]   ; 7.698  ; 7.589  ; Fall       ; INST[24]        ;
; ALU_op[*]    ; clk        ; 8.254  ; 8.199  ; Rise       ; clk             ;
;  ALU_op[1]   ; clk        ; 8.254  ; 8.199  ; Rise       ; clk             ;
; DATA_Mux[*]  ; clk        ; 8.632  ; 8.646  ; Rise       ; clk             ;
;  DATA_Mux[1] ; clk        ; 8.632  ; 8.646  ; Rise       ; clk             ;
; T[*]         ; clk        ; 5.685  ; 5.603  ; Rise       ; clk             ;
;  T[0]        ; clk        ; 5.685  ; 5.603  ; Rise       ; clk             ;
;  T[1]        ; clk        ; 6.158  ; 6.065  ; Rise       ; clk             ;
;  T[2]        ; clk        ; 7.382  ; 7.405  ; Rise       ; clk             ;
; clr_B        ; clk        ; 8.098  ; 8.054  ; Rise       ; clk             ;
; inc_PC       ; clk        ; 6.317  ; 6.231  ; Rise       ; clk             ;
; ld_C         ; clk        ; 8.219  ; 8.168  ; Rise       ; clk             ;
; ld_PC        ; clk        ; 7.182  ; 7.138  ; Rise       ; clk             ;
; ld_Z         ; clk        ; 8.194  ; 8.137  ; Rise       ; clk             ;
; en           ; mclk       ; 6.437  ; 6.356  ; Fall       ; mclk            ;
; wen          ; mclk       ; 6.100  ; 6.026  ; Fall       ; mclk            ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; INST[25]   ; ALU_op[1]   ; 11.479 ; 11.396 ; 12.001 ; 11.886 ;
; INST[25]   ; DATA_Mux[1] ; 12.102 ; 12.097 ; 12.623 ; 12.586 ;
; INST[25]   ; clr_B       ; 11.580 ; 11.519 ; 12.101 ; 12.008 ;
; INST[25]   ; inc_PC      ; 8.595  ;        ;        ; 8.936  ;
; INST[25]   ; ld_C        ; 12.466 ; 12.391 ; 12.923 ; 12.816 ;
; INST[25]   ; ld_PC       ; 8.424  ;        ;        ; 8.754  ;
; INST[25]   ; ld_Z        ; 12.439 ; 12.357 ; 12.897 ; 12.783 ;
; INST[26]   ; ALU_op[1]   ; 12.009 ; 11.894 ; 12.303 ; 12.220 ;
; INST[26]   ; DATA_Mux[1] ; 12.631 ; 12.594 ; 12.926 ; 12.921 ;
; INST[26]   ; clr_B       ; 12.109 ; 12.016 ; 12.404 ; 12.343 ;
; INST[26]   ; inc_PC      ;        ; 8.944  ; 9.419  ;        ;
; INST[26]   ; ld_C        ; 13.526 ; 13.451 ; 13.972 ; 13.897 ;
; INST[26]   ; ld_PC       ;        ; 8.762  ; 9.248  ;        ;
; INST[26]   ; ld_Z        ; 13.499 ; 13.417 ; 13.945 ; 13.863 ;
; INST[27]   ; ALU_op[1]   ; 11.583 ; 11.500 ; 12.107 ; 11.992 ;
; INST[27]   ; DATA_Mux[1] ; 12.206 ; 12.201 ; 12.729 ; 12.692 ;
; INST[27]   ; clr_B       ; 11.684 ; 11.623 ; 12.207 ; 12.114 ;
; INST[27]   ; inc_PC      ; 8.699  ;        ;        ; 9.042  ;
; INST[27]   ; ld_C        ; 13.270 ; 13.195 ; 13.681 ; 13.606 ;
; INST[27]   ; ld_PC       ; 8.528  ;        ;        ; 8.860  ;
; INST[27]   ; ld_Z        ; 13.243 ; 13.161 ; 13.654 ; 13.572 ;
; INST[28]   ; ALU_op[1]   ; 12.764 ; 12.681 ; 13.351 ; 13.236 ;
; INST[28]   ; DATA_Mux[1] ; 13.387 ; 13.382 ; 13.973 ; 13.936 ;
; INST[28]   ; clr_B       ; 12.865 ; 12.804 ; 13.451 ; 13.358 ;
; INST[28]   ; inc_PC      ; 9.215  ;        ;        ; 9.638  ;
; INST[28]   ; ld_C        ; 14.409 ; 14.302 ; 14.918 ; 14.843 ;
; INST[28]   ; ld_PC       ; 9.392  ; 9.301  ; 9.868  ; 9.797  ;
; INST[28]   ; ld_Z        ; 14.383 ; 14.269 ; 14.891 ; 14.809 ;
; INST[29]   ; ALU_op[1]   ; 12.997 ; 12.914 ; 13.544 ; 13.429 ;
; INST[29]   ; DATA_Mux[1] ; 13.620 ; 13.615 ; 14.166 ; 14.129 ;
; INST[29]   ; clr_B       ; 13.098 ; 13.037 ; 13.644 ; 13.551 ;
; INST[29]   ; inc_PC      ; 9.366  ;        ;        ; 9.759  ;
; INST[29]   ; ld_C        ; 14.622 ; 14.515 ; 15.100 ; 15.025 ;
; INST[29]   ; ld_PC       ; 9.625  ; 9.401  ; 9.952  ; 9.990  ;
; INST[29]   ; ld_Z        ; 14.596 ; 14.482 ; 15.073 ; 14.991 ;
; INST[30]   ; ALU_op[1]   ; 12.536 ; 12.453 ; 13.033 ; 12.918 ;
; INST[30]   ; DATA_Mux[1] ; 13.159 ; 13.154 ; 13.655 ; 13.618 ;
; INST[30]   ; clr_B       ; 12.637 ; 12.576 ; 13.133 ; 13.040 ;
; INST[30]   ; inc_PC      ; 8.989  ;        ;        ; 9.359  ;
; INST[30]   ; ld_C        ; 14.174 ; 14.099 ; 14.636 ; 14.529 ;
; INST[30]   ; ld_PC       ; 9.164  ; 8.959  ; 9.522  ; 9.528  ;
; INST[30]   ; ld_Z        ; 14.147 ; 14.065 ; 14.610 ; 14.496 ;
; INST[31]   ; ALU_op[1]   ; 13.100 ; 12.985 ; 13.526 ; 13.443 ;
; INST[31]   ; DATA_Mux[1] ; 13.722 ; 13.685 ; 14.149 ; 14.144 ;
; INST[31]   ; clr_B       ; 13.200 ; 13.107 ; 13.627 ; 13.566 ;
; INST[31]   ; inc_PC      ;        ; 9.382  ; 9.950  ;        ;
; INST[31]   ; ld_C        ; 14.701 ; 14.594 ; 15.164 ; 15.089 ;
; INST[31]   ; ld_PC       ; 9.535  ; 9.593  ; 10.154 ; 9.930  ;
; INST[31]   ; ld_Z        ; 14.675 ; 14.561 ; 15.137 ; 15.055 ;
; enable     ; ALU_op[1]   ; 7.379  ;        ;        ; 7.432  ;
; enable     ; DATA_Mux[1] ; 7.862  ;        ;        ; 7.973  ;
; enable     ; clr_B       ; 7.334  ;        ;        ; 7.387  ;
; enable     ; inc_PC      ; 6.301  ;        ;        ; 6.378  ;
; enable     ; ld_C        ; 7.336  ;        ;        ; 7.395  ;
; enable     ; ld_PC       ; 6.226  ;        ;        ; 6.312  ;
; enable     ; ld_Z        ; 7.306  ;        ;        ; 7.359  ;
; statusC    ; ALU_op[1]   ; 11.615 ; 11.500 ; 11.972 ; 11.889 ;
; statusC    ; DATA_Mux[1] ; 12.237 ; 12.200 ; 12.595 ; 12.590 ;
; statusC    ; clr_B       ; 11.715 ; 11.622 ; 12.073 ; 12.012 ;
; statusC    ; ld_C        ; 13.151 ; 13.044 ; 13.536 ; 13.461 ;
; statusC    ; ld_PC       ; 8.026  ;        ;        ; 8.365  ;
; statusC    ; ld_Z        ; 13.125 ; 13.011 ; 13.509 ; 13.427 ;
; statusZ    ; ALU_op[1]   ; 11.705 ; 11.590 ; 12.134 ; 12.051 ;
; statusZ    ; DATA_Mux[1] ; 12.327 ; 12.290 ; 12.757 ; 12.752 ;
; statusZ    ; clr_B       ; 11.805 ; 11.712 ; 12.235 ; 12.174 ;
; statusZ    ; inc_PC      ; 8.252  ;        ;        ; 8.612  ;
; statusZ    ; ld_C        ; 13.300 ; 13.193 ; 13.800 ; 13.725 ;
; statusZ    ; ld_PC       ; 8.318  ;        ;        ; 8.709  ;
; statusZ    ; ld_Z        ; 13.274 ; 13.160 ; 13.773 ; 13.691 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; INST[25]   ; ALU_op[1]   ; 11.068 ; 8.965  ; 9.490  ; 11.466 ;
; INST[25]   ; DATA_Mux[1] ; 9.993  ; 9.978  ; 10.415 ; 10.388 ;
; INST[25]   ; clr_B       ; 9.512  ; 11.087 ; 11.662 ; 9.822  ;
; INST[25]   ; inc_PC      ; 8.253  ;        ;        ; 8.547  ;
; INST[25]   ; ld_C        ; 12.018 ; 8.580  ; 9.095  ; 12.358 ;
; INST[25]   ; ld_PC       ; 8.139  ;        ;        ; 8.456  ;
; INST[25]   ; ld_Z        ; 8.773  ; 8.663  ; 9.180  ; 9.079  ;
; INST[26]   ; ALU_op[1]   ; 9.342  ; 9.206  ; 9.722  ; 9.645  ;
; INST[26]   ; DATA_Mux[1] ; 10.425 ; 9.408  ; 9.849  ; 10.836 ;
; INST[26]   ; clr_B       ; 9.390  ; 11.569 ; 11.951 ; 9.691  ;
; INST[26]   ; inc_PC      ;        ; 8.549  ; 9.052  ;        ;
; INST[26]   ; ld_C        ; 8.903  ; 8.770  ; 9.280  ; 9.206  ;
; INST[26]   ; ld_PC       ;        ; 8.458  ; 8.938  ;        ;
; INST[26]   ; ld_Z        ; 8.992  ; 8.856  ; 9.369  ; 9.292  ;
; INST[27]   ; ALU_op[1]   ; 9.246  ; 9.105  ; 9.629  ; 9.563  ;
; INST[27]   ; DATA_Mux[1] ; 9.361  ; 9.345  ; 9.797  ; 9.773  ;
; INST[27]   ; clr_B       ; 11.251 ; 9.111  ; 9.633  ; 11.668 ;
; INST[27]   ; inc_PC      ; 8.352  ;        ;        ; 8.648  ;
; INST[27]   ; ld_C        ; 9.089  ; 8.951  ; 9.478  ; 9.407  ;
; INST[27]   ; ld_PC       ; 8.238  ;        ;        ; 8.557  ;
; INST[27]   ; ld_Z        ; 9.175  ; 9.034  ; 9.563  ; 9.489  ;
; INST[28]   ; ALU_op[1]   ; 9.579  ; 9.029  ; 9.666  ; 9.953  ;
; INST[28]   ; DATA_Mux[1] ; 10.325 ; 9.476  ; 10.044 ; 10.810 ;
; INST[28]   ; clr_B       ; 10.574 ; 8.884  ; 9.510  ; 10.974 ;
; INST[28]   ; inc_PC      ; 8.849  ;        ;        ; 9.221  ;
; INST[28]   ; ld_C        ; 9.508  ; 8.998  ; 9.631  ; 9.926  ;
; INST[28]   ; ld_PC       ; 8.727  ; 8.847  ; 9.425  ; 9.116  ;
; INST[28]   ; ld_Z        ; 9.485  ; 8.967  ; 9.606  ; 9.896  ;
; INST[29]   ; ALU_op[1]   ; 9.739  ; 9.215  ; 9.817  ; 10.060 ;
; INST[29]   ; DATA_Mux[1] ; 10.133 ; 9.662  ; 10.195 ; 10.507 ;
; INST[29]   ; clr_B       ; 9.599  ; 9.070  ; 9.661  ; 9.915  ;
; INST[29]   ; inc_PC      ; 8.993  ;        ;        ; 9.338  ;
; INST[29]   ; ld_C        ; 9.720  ; 9.184  ; 9.782  ; 10.029 ;
; INST[29]   ; ld_PC       ; 8.879  ; 8.970  ; 9.572  ; 9.247  ;
; INST[29]   ; ld_Z        ; 9.695  ; 9.153  ; 9.757  ; 9.998  ;
; INST[30]   ; ALU_op[1]   ; 8.944  ; 9.218  ; 9.758  ; 9.253  ;
; INST[30]   ; DATA_Mux[1] ; 9.322  ; 9.665  ; 10.209 ; 9.700  ;
; INST[30]   ; clr_B       ; 8.788  ; 9.073  ; 9.675  ; 9.108  ;
; INST[30]   ; inc_PC      ; 8.632  ;        ;        ; 8.953  ;
; INST[30]   ; ld_C        ; 8.909  ; 9.187  ; 9.735  ; 9.222  ;
; INST[30]   ; ld_PC       ; 8.518  ; 8.394  ; 8.951  ; 8.862  ;
; INST[30]   ; ld_Z        ; 8.884  ; 9.156  ; 9.712  ; 9.191  ;
; INST[31]   ; ALU_op[1]   ; 9.813  ; 9.282  ; 9.871  ; 10.115 ;
; INST[31]   ; DATA_Mux[1] ; 10.199 ; 9.729  ; 10.249 ; 10.562 ;
; INST[31]   ; clr_B       ; 9.665  ; 9.137  ; 9.715  ; 9.970  ;
; INST[31]   ; inc_PC      ;        ; 8.968  ; 9.560  ;        ;
; INST[31]   ; ld_C        ; 9.786  ; 9.251  ; 9.836  ; 10.084 ;
; INST[31]   ; ld_PC       ; 8.980  ; 8.877  ; 9.446  ; 9.321  ;
; INST[31]   ; ld_Z        ; 9.761  ; 9.220  ; 9.811  ; 10.053 ;
; enable     ; ALU_op[1]   ; 6.428  ;        ;        ; 6.461  ;
; enable     ; DATA_Mux[1] ; 6.806  ;        ;        ; 6.908  ;
; enable     ; clr_B       ; 6.272  ;        ;        ; 6.316  ;
; enable     ; inc_PC      ; 4.775  ;        ;        ; 4.815  ;
; enable     ; ld_C        ; 6.393  ;        ;        ; 6.430  ;
; enable     ; ld_PC       ; 5.913  ;        ;        ; 5.993  ;
; enable     ; ld_Z        ; 6.368  ;        ;        ; 6.399  ;
; statusC    ; ALU_op[1]   ; 11.069 ; 10.956 ; 11.438 ; 11.355 ;
; statusC    ; DATA_Mux[1] ; 11.685 ; 11.640 ; 12.055 ; 12.040 ;
; statusC    ; clr_B       ; 11.152 ; 11.057 ; 11.522 ; 11.457 ;
; statusC    ; ld_C        ; 12.620 ; 12.514 ; 13.006 ; 12.930 ;
; statusC    ; ld_PC       ; 7.753  ;        ;        ; 8.081  ;
; statusC    ; ld_Z        ; 12.594 ; 12.481 ; 12.981 ; 12.898 ;
; statusZ    ; ALU_op[1]   ; 11.203 ; 11.090 ; 11.602 ; 11.519 ;
; statusZ    ; DATA_Mux[1] ; 11.819 ; 11.774 ; 12.219 ; 12.204 ;
; statusZ    ; clr_B       ; 11.286 ; 11.191 ; 11.686 ; 11.621 ;
; statusZ    ; inc_PC      ; 7.924  ;        ;        ; 8.236  ;
; statusZ    ; ld_C        ; 12.761 ; 12.655 ; 13.205 ; 13.129 ;
; statusZ    ; ld_PC       ; 7.810  ;        ;        ; 8.145  ;
; statusZ    ; ld_Z        ; 12.735 ; 12.622 ; 13.180 ; 13.097 ;
+------------+-------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 205.0 MHz  ; 205.0 MHz       ; INST[24]   ;                                                               ;
; 689.66 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
; 922.51 MHz ; 250.0 MHz       ; mclk       ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; INST[24] ; -1.939 ; -7.558         ;
; mclk     ; -0.982 ; -1.848         ;
; clk      ; -0.450 ; -0.902         ;
+----------+--------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; INST[24] ; -0.193 ; -0.331        ;
; mclk     ; 0.311  ; 0.000         ;
; clk      ; 0.365  ; 0.000         ;
+----------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; INST[24] ; -0.806 ; -5.627            ;
+----------+--------+-------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+----------+-------+-------------------+
; Clock    ; Slack ; End Point TNS     ;
+----------+-------+-------------------+
; INST[24] ; 0.455 ; 0.000             ;
+----------+-------+-------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; clk      ; -3.000 ; -9.000                       ;
; mclk     ; -3.000 ; -5.000                       ;
; INST[24] ; -3.000 ; -3.000                       ;
+----------+--------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'INST[24]'                                                                                   ;
+--------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -1.939 ; INST[24]              ; ld_A$latch        ; INST[24]     ; INST[24]    ; 0.500        ; 4.826      ; 5.806      ;
; -1.883 ; present_state.state_2 ; ld_A$latch        ; clk          ; INST[24]    ; 0.500        ; 3.163      ; 4.067      ;
; -1.675 ; present_state.state_1 ; ld_A$latch        ; clk          ; INST[24]    ; 0.500        ; 2.551      ; 3.247      ;
; -1.501 ; INST[24]              ; ld_A$latch        ; INST[24]     ; INST[24]    ; 1.000        ; 4.826      ; 5.868      ;
; -0.957 ; INST[24]              ; clr_A$latch       ; INST[24]     ; INST[24]    ; 0.500        ; 4.500      ; 5.398      ;
; -0.782 ; INST[24]              ; PC_Mux$latch      ; INST[24]     ; INST[24]    ; 0.500        ; 4.484      ; 5.207      ;
; -0.775 ; present_state.state_2 ; ld_IR$latch       ; clk          ; INST[24]    ; 0.500        ; 3.163      ; 3.859      ;
; -0.656 ; INST[24]              ; ld_IR$latch       ; INST[24]     ; INST[24]    ; 0.500        ; 4.826      ; 5.423      ;
; -0.612 ; present_state.state_1 ; REG_Mux$latch     ; clk          ; INST[24]    ; 0.500        ; 2.549      ; 2.950      ;
; -0.502 ; INST[24]              ; PC_Mux$latch      ; INST[24]     ; INST[24]    ; 1.000        ; 4.484      ; 5.427      ;
; -0.487 ; present_state.state_1 ; DATA_Mux[0]$latch ; clk          ; INST[24]    ; 0.500        ; 2.543      ; 2.951      ;
; -0.477 ; INST[24]              ; clr_A$latch       ; INST[24]     ; INST[24]    ; 1.000        ; 4.500      ; 5.418      ;
; -0.387 ; present_state.state_1 ; ld_B$latch        ; clk          ; INST[24]    ; 0.500        ; 2.550      ; 2.859      ;
; -0.386 ; INST[24]              ; IM_MUX2[0]$latch  ; INST[24]     ; INST[24]    ; 0.500        ; 4.505      ; 4.700      ;
; -0.342 ; INST[24]              ; ld_IR$latch       ; INST[24]     ; INST[24]    ; 1.000        ; 4.826      ; 5.609      ;
; -0.317 ; INST[24]              ; ALU_op[0]$latch   ; INST[24]     ; INST[24]    ; 0.500        ; 4.507      ; 4.766      ;
; -0.305 ; INST[24]              ; ALU_op[2]$latch   ; INST[24]     ; INST[24]    ; 0.500        ; 4.501      ; 4.747      ;
; -0.286 ; INST[24]              ; IM_MUX2[1]$latch  ; INST[24]     ; INST[24]    ; 0.500        ; 4.509      ; 4.736      ;
; -0.240 ; INST[24]              ; clr_Z$latch       ; INST[24]     ; INST[24]    ; 0.500        ; 4.508      ; 4.557      ;
; -0.085 ; INST[24]              ; clr_C$latch       ; INST[24]     ; INST[24]    ; 0.500        ; 4.502      ; 4.401      ;
; -0.075 ; INST[24]              ; IM_MUX2[0]$latch  ; INST[24]     ; INST[24]    ; 1.000        ; 4.505      ; 4.889      ;
; -0.057 ; present_state.state_1 ; ld_IR$latch       ; clk          ; INST[24]    ; 0.500        ; 2.551      ; 2.529      ;
; -0.057 ; INST[24]              ; clr_Z$latch       ; INST[24]     ; INST[24]    ; 1.000        ; 4.508      ; 4.874      ;
; -0.042 ; INST[24]              ; ALU_op[2]$latch   ; INST[24]     ; INST[24]    ; 1.000        ; 4.501      ; 4.984      ;
; -0.030 ; INST[24]              ; IM_MUX2[1]$latch  ; INST[24]     ; INST[24]    ; 1.000        ; 4.509      ; 4.980      ;
; 0.010  ; INST[24]              ; ALU_op[0]$latch   ; INST[24]     ; INST[24]    ; 1.000        ; 4.507      ; 4.939      ;
; 0.175  ; INST[24]              ; clr_C$latch       ; INST[24]     ; INST[24]    ; 1.000        ; 4.502      ; 4.641      ;
+--------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'mclk'                                                                              ;
+--------+-----------------------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------+--------------+-------------+--------------+------------+------------+
; -0.982 ; present_state.state_1 ; en~reg0  ; clk          ; mclk        ; 0.500        ; 0.033      ; 1.490      ;
; -0.866 ; present_state.state_2 ; wen~reg0 ; clk          ; mclk        ; 0.500        ; 0.645      ; 1.986      ;
; -0.725 ; present_state.state_1 ; wen~reg0 ; clk          ; mclk        ; 0.500        ; 0.033      ; 1.233      ;
; -0.693 ; present_state.state_2 ; en~reg0  ; clk          ; mclk        ; 0.500        ; 0.645      ; 1.813      ;
; -0.489 ; clk                   ; en~reg0  ; clk          ; mclk        ; 0.500        ; 2.308      ; 3.272      ;
; -0.366 ; clk                   ; wen~reg0 ; clk          ; mclk        ; 0.500        ; 2.308      ; 3.149      ;
; -0.084 ; en~reg0               ; en~reg0  ; mclk         ; mclk        ; 1.000        ; -0.056     ; 1.023      ;
; -0.024 ; clk                   ; en~reg0  ; clk          ; mclk        ; 1.000        ; 2.308      ; 3.307      ;
; -0.019 ; clk                   ; wen~reg0 ; clk          ; mclk        ; 1.000        ; 2.308      ; 3.302      ;
; 0.377  ; wen~reg0              ; wen~reg0 ; mclk         ; mclk        ; 1.000        ; -0.056     ; 0.562      ;
+--------+-----------------------+----------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                            ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -0.450 ; present_state.state_1 ; present_state.state_2 ; clk          ; clk         ; 1.000        ; -0.674     ; 0.771      ;
; -0.327 ; present_state.state_0 ; present_state.state_1 ; clk          ; clk         ; 1.000        ; -0.056     ; 1.266      ;
; -0.064 ; present_state.state_2 ; T[0]~reg0             ; clk          ; clk         ; 1.000        ; 0.524      ; 1.583      ;
; -0.061 ; present_state.state_2 ; present_state.state_0 ; clk          ; clk         ; 1.000        ; 0.525      ; 1.581      ;
; 0.221  ; present_state.state_0 ; T[1]~reg0             ; clk          ; clk         ; 1.000        ; -0.057     ; 0.717      ;
; 0.297  ; present_state.state_1 ; T[2]~reg0             ; clk          ; clk         ; 1.000        ; 0.280      ; 0.978      ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'INST[24]'                                                                                    ;
+--------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -0.193 ; INST[24]              ; clr_C$latch       ; INST[24]     ; INST[24]    ; 0.000        ; 4.668      ; 4.475      ;
; -0.047 ; INST[24]              ; clr_Z$latch       ; INST[24]     ; INST[24]    ; 0.000        ; 4.675      ; 4.628      ;
; -0.045 ; INST[24]              ; IM_MUX2[0]$latch  ; INST[24]     ; INST[24]    ; 0.000        ; 4.671      ; 4.626      ;
; -0.026 ; present_state.state_1 ; ld_IR$latch       ; clk          ; INST[24]    ; -0.500       ; 2.818      ; 2.332      ;
; -0.020 ; INST[24]              ; IM_MUX2[1]$latch  ; INST[24]     ; INST[24]    ; 0.000        ; 4.675      ; 4.655      ;
; 0.015  ; INST[24]              ; ALU_op[0]$latch   ; INST[24]     ; INST[24]    ; 0.000        ; 4.673      ; 4.688      ;
; 0.015  ; INST[24]              ; ALU_op[2]$latch   ; INST[24]     ; INST[24]    ; 0.000        ; 4.667      ; 4.682      ;
; 0.051  ; INST[24]              ; clr_C$latch       ; INST[24]     ; INST[24]    ; -0.500       ; 4.668      ; 4.239      ;
; 0.103  ; INST[24]              ; clr_Z$latch       ; INST[24]     ; INST[24]    ; -0.500       ; 4.675      ; 4.298      ;
; 0.225  ; INST[24]              ; IM_MUX2[1]$latch  ; INST[24]     ; INST[24]    ; -0.500       ; 4.675      ; 4.420      ;
; 0.262  ; INST[24]              ; IM_MUX2[0]$latch  ; INST[24]     ; INST[24]    ; -0.500       ; 4.671      ; 4.453      ;
; 0.267  ; INST[24]              ; ALU_op[2]$latch   ; INST[24]     ; INST[24]    ; -0.500       ; 4.667      ; 4.454      ;
; 0.336  ; INST[24]              ; ALU_op[0]$latch   ; INST[24]     ; INST[24]    ; -0.500       ; 4.673      ; 4.529      ;
; 0.379  ; present_state.state_1 ; ld_B$latch        ; clk          ; INST[24]    ; -0.500       ; 2.816      ; 2.735      ;
; 0.397  ; INST[24]              ; ld_IR$latch       ; INST[24]     ; INST[24]    ; 0.000        ; 5.007      ; 5.404      ;
; 0.482  ; present_state.state_1 ; DATA_Mux[0]$latch ; clk          ; INST[24]    ; -0.500       ; 2.809      ; 2.831      ;
; 0.483  ; present_state.state_1 ; REG_Mux$latch     ; clk          ; INST[24]    ; -0.500       ; 2.815      ; 2.838      ;
; 0.485  ; INST[24]              ; ld_A$latch        ; INST[24]     ; INST[24]    ; 0.000        ; 5.006      ; 5.491      ;
; 0.551  ; INST[24]              ; clr_A$latch       ; INST[24]     ; INST[24]    ; 0.000        ; 4.666      ; 5.217      ;
; 0.577  ; INST[24]              ; PC_Mux$latch      ; INST[24]     ; INST[24]    ; 0.000        ; 4.650      ; 5.227      ;
; 0.621  ; present_state.state_1 ; ld_A$latch        ; clk          ; INST[24]    ; -0.500       ; 2.817      ; 2.978      ;
; 0.650  ; present_state.state_2 ; ld_IR$latch       ; clk          ; INST[24]    ; -0.500       ; 3.406      ; 3.596      ;
; 0.693  ; INST[24]              ; ld_IR$latch       ; INST[24]     ; INST[24]    ; -0.500       ; 5.007      ; 5.220      ;
; 0.841  ; INST[24]              ; PC_Mux$latch      ; INST[24]     ; INST[24]    ; -0.500       ; 4.650      ; 5.011      ;
; 0.867  ; INST[24]              ; ld_A$latch        ; INST[24]     ; INST[24]    ; -0.500       ; 5.006      ; 5.393      ;
; 0.900  ; present_state.state_2 ; ld_A$latch        ; clk          ; INST[24]    ; -0.500       ; 3.405      ; 3.845      ;
; 1.008  ; INST[24]              ; clr_A$latch       ; INST[24]     ; INST[24]    ; -0.500       ; 4.666      ; 5.194      ;
+--------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'mclk'                                                                              ;
+-------+-----------------------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------+--------------+-------------+--------------+------------+------------+
; 0.311 ; wen~reg0              ; wen~reg0 ; mclk         ; mclk        ; 0.000        ; 0.056      ; 0.511      ;
; 0.533 ; clk                   ; wen~reg0 ; clk          ; mclk        ; 0.000        ; 2.393      ; 3.110      ;
; 0.582 ; clk                   ; en~reg0  ; clk          ; mclk        ; 0.000        ; 2.393      ; 3.159      ;
; 0.720 ; en~reg0               ; en~reg0  ; mclk         ; mclk        ; 0.000        ; 0.056      ; 0.920      ;
; 0.895 ; clk                   ; wen~reg0 ; clk          ; mclk        ; -0.500       ; 2.393      ; 2.972      ;
; 1.020 ; clk                   ; en~reg0  ; clk          ; mclk        ; -0.500       ; 2.393      ; 3.097      ;
; 1.159 ; present_state.state_1 ; wen~reg0 ; clk          ; mclk        ; -0.500       ; 0.204      ; 1.047      ;
; 1.181 ; present_state.state_2 ; en~reg0  ; clk          ; mclk        ; -0.500       ; 0.792      ; 1.657      ;
; 1.300 ; present_state.state_2 ; wen~reg0 ; clk          ; mclk        ; -0.500       ; 0.792      ; 1.776      ;
; 1.467 ; present_state.state_1 ; en~reg0  ; clk          ; mclk        ; -0.500       ; 0.204      ; 1.355      ;
+-------+-----------------------+----------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                            ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; 0.365 ; present_state.state_1 ; T[2]~reg0             ; clk          ; clk         ; 0.000        ; 0.407      ; 0.916      ;
; 0.429 ; present_state.state_0 ; T[1]~reg0             ; clk          ; clk         ; 0.000        ; 0.057      ; 0.630      ;
; 0.604 ; present_state.state_2 ; present_state.state_0 ; clk          ; clk         ; 0.000        ; 0.674      ; 1.422      ;
; 0.696 ; present_state.state_2 ; T[0]~reg0             ; clk          ; clk         ; 0.000        ; 0.673      ; 1.513      ;
; 0.962 ; present_state.state_0 ; present_state.state_1 ; clk          ; clk         ; 0.000        ; 0.057      ; 1.163      ;
; 1.075 ; present_state.state_1 ; present_state.state_2 ; clk          ; clk         ; 0.000        ; -0.526     ; 0.693      ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'INST[24]'                                                                               ;
+--------+-----------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------+--------------+-------------+--------------+------------+------------+
; -0.806 ; present_state.state_2 ; IM_MUX1$latch    ; clk          ; INST[24]    ; 0.500        ; 2.842      ; 3.572      ;
; -0.719 ; present_state.state_2 ; clr_C$latch      ; clk          ; INST[24]    ; 0.500        ; 2.839      ; 3.352      ;
; -0.608 ; present_state.state_2 ; IM_MUX2[0]$latch ; clk          ; INST[24]    ; 0.500        ; 2.842      ; 3.239      ;
; -0.607 ; present_state.state_2 ; clr_Z$latch      ; clk          ; INST[24]    ; 0.500        ; 2.845      ; 3.241      ;
; -0.587 ; present_state.state_2 ; ALU_op[2]$latch  ; clk          ; INST[24]    ; 0.500        ; 2.838      ; 3.346      ;
; -0.587 ; present_state.state_2 ; clr_A$latch      ; clk          ; INST[24]    ; 0.500        ; 2.837      ; 3.345      ;
; -0.585 ; present_state.state_2 ; PC_Mux$latch     ; clk          ; INST[24]    ; 0.500        ; 2.821      ; 3.327      ;
; -0.566 ; present_state.state_2 ; IM_MUX2[1]$latch ; clk          ; INST[24]    ; 0.500        ; 2.846      ; 3.333      ;
; -0.562 ; present_state.state_2 ; ALU_op[0]$latch  ; clk          ; INST[24]    ; 0.500        ; 2.844      ; 3.328      ;
+--------+-----------------------+------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'INST[24]'                                                                               ;
+-------+-----------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.455 ; present_state.state_2 ; clr_Z$latch      ; clk          ; INST[24]    ; -0.500       ; 3.074      ; 3.069      ;
; 0.457 ; present_state.state_2 ; IM_MUX2[0]$latch ; clk          ; INST[24]    ; -0.500       ; 3.070      ; 3.067      ;
; 0.481 ; present_state.state_2 ; ALU_op[0]$latch  ; clk          ; INST[24]    ; -0.500       ; 3.072      ; 3.093      ;
; 0.484 ; present_state.state_2 ; IM_MUX2[1]$latch ; clk          ; INST[24]    ; -0.500       ; 3.074      ; 3.098      ;
; 0.488 ; present_state.state_2 ; clr_C$latch      ; clk          ; INST[24]    ; -0.500       ; 3.067      ; 3.095      ;
; 0.502 ; present_state.state_2 ; PC_Mux$latch     ; clk          ; INST[24]    ; -0.500       ; 3.049      ; 3.091      ;
; 0.506 ; present_state.state_2 ; clr_A$latch      ; clk          ; INST[24]    ; -0.500       ; 3.065      ; 3.111      ;
; 0.507 ; present_state.state_2 ; ALU_op[2]$latch  ; clk          ; INST[24]    ; -0.500       ; 3.066      ; 3.113      ;
; 0.689 ; present_state.state_2 ; IM_MUX1$latch    ; clk          ; INST[24]    ; -0.500       ; 3.071      ; 3.300      ;
+-------+-----------------------+------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; T[0]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; T[1]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; T[2]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; present_state.state_0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; present_state.state_1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; present_state.state_2     ;
; 0.163  ; 0.347        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; present_state.state_2     ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; T[2]~reg0                 ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; T[0]~reg0                 ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; T[1]~reg0                 ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; present_state.state_0     ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; present_state.state_1     ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; present_state.state_2|clk ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; T[2]~reg0|clk             ;
; 0.376  ; 0.592        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; T[0]~reg0                 ;
; 0.376  ; 0.592        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; T[1]~reg0                 ;
; 0.376  ; 0.592        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; present_state.state_0     ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; present_state.state_1     ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; T[0]~reg0|clk             ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; T[1]~reg0|clk             ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; present_state.state_0|clk ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; present_state.state_1|clk ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; T[2]~reg0                 ;
; 0.436  ; 0.652        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; present_state.state_2     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i               ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; T[0]~reg0|clk             ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; T[1]~reg0|clk             ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; present_state.state_0|clk ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; present_state.state_1|clk ;
; 0.625  ; 0.625        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; T[2]~reg0|clk             ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o               ;
; 0.676  ; 0.676        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; present_state.state_2|clk ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'mclk'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; mclk  ; Rise       ; mclk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; mclk  ; Fall       ; en~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; mclk  ; Fall       ; wen~reg0                   ;
; 0.180  ; 0.396        ; 0.216          ; High Pulse Width ; mclk  ; Fall       ; en~reg0                    ;
; 0.180  ; 0.396        ; 0.216          ; High Pulse Width ; mclk  ; Fall       ; wen~reg0                   ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; mclk~input|o               ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; mclk~inputclkctrl|inclk[0] ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; mclk~inputclkctrl|outclk   ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; en~reg0|clk                ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; wen~reg0|clk               ;
; 0.417  ; 0.601        ; 0.184          ; Low Pulse Width  ; mclk  ; Fall       ; en~reg0                    ;
; 0.417  ; 0.601        ; 0.184          ; Low Pulse Width  ; mclk  ; Fall       ; wen~reg0                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; mclk  ; Rise       ; mclk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; mclk~input|i               ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; mclk  ; Rise       ; en~reg0|clk                ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; mclk  ; Rise       ; wen~reg0|clk               ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; mclk  ; Rise       ; mclk~inputclkctrl|inclk[0] ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; mclk  ; Rise       ; mclk~inputclkctrl|outclk   ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; mclk  ; Rise       ; mclk~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'INST[24]'                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; INST[24] ; Rise       ; INST[24]                    ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; INST[24]~input|o            ;
; 0.354  ; 0.354        ; 0.000          ; High Pulse Width ; INST[24] ; Fall       ; Mux0~0|combout              ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; Mux0~0|datad                ;
; 0.377  ; 0.377        ; 0.000          ; High Pulse Width ; INST[24] ; Fall       ; PC_Mux~4|datad              ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; PC_Mux~4|combout            ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; Selector7~0|datac           ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; PC_Mux~5|datad              ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; Selector7~0|combout         ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; PC_Mux~5|combout            ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; Selector7~0clkctrl|inclk[0] ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; Selector7~0clkctrl|outclk   ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; PC_Mux~5clkctrl|inclk[0]    ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; PC_Mux~5clkctrl|outclk      ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; REG_Mux$latch|datad         ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; ld_A$latch|datad            ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; ld_B$latch|datad            ;
; 0.460  ; 0.460        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; ld_IR$latch|datad           ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; DATA_Mux[0]$latch|datad     ;
; 0.475  ; 0.475        ; 0.000          ; High Pulse Width ; INST[24] ; Fall       ; IM_MUX1$latch               ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; ALU_op[0]$latch|datad       ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; IM_MUX2[1]$latch|datad      ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; IM_MUX2[0]$latch|datad      ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; clr_Z$latch|datad           ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; ALU_op[2]$latch|datad       ;
; 0.482  ; 0.482        ; 0.000          ; High Pulse Width ; INST[24] ; Fall       ; REG_Mux$latch               ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; clr_A$latch|datad           ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; clr_C$latch|datad           ;
; 0.482  ; 0.482        ; 0.000          ; High Pulse Width ; INST[24] ; Fall       ; ld_A$latch                  ;
; 0.482  ; 0.482        ; 0.000          ; High Pulse Width ; INST[24] ; Fall       ; ld_B$latch                  ;
; 0.482  ; 0.482        ; 0.000          ; High Pulse Width ; INST[24] ; Fall       ; ld_IR$latch                 ;
; 0.483  ; 0.483        ; 0.000          ; High Pulse Width ; INST[24] ; Fall       ; DATA_Mux[0]$latch           ;
; 0.485  ; 0.485        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; IM_MUX1$latch|datad         ;
; 0.485  ; 0.485        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; PC_Mux$latch|datad          ;
; 0.486  ; 0.486        ; 0.000          ; Low Pulse Width  ; INST[24] ; Fall       ; PC_Mux$latch                ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; INST[24] ; Fall       ; ALU_op[2]$latch             ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; INST[24] ; Fall       ; clr_A$latch                 ;
; 0.489  ; 0.489        ; 0.000          ; Low Pulse Width  ; INST[24] ; Fall       ; clr_C$latch                 ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; INST[24] ; Fall       ; ALU_op[0]$latch             ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; INST[24] ; Fall       ; IM_MUX2[0]$latch            ;
; 0.490  ; 0.490        ; 0.000          ; Low Pulse Width  ; INST[24] ; Fall       ; IM_MUX2[1]$latch            ;
; 0.491  ; 0.491        ; 0.000          ; Low Pulse Width  ; INST[24] ; Fall       ; clr_Z$latch                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; INST[24]~input|i            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; INST[24]~input|i            ;
; 0.502  ; 0.502        ; 0.000          ; High Pulse Width ; INST[24] ; Fall       ; ALU_op[0]$latch             ;
; 0.502  ; 0.502        ; 0.000          ; High Pulse Width ; INST[24] ; Fall       ; IM_MUX2[1]$latch            ;
; 0.503  ; 0.503        ; 0.000          ; High Pulse Width ; INST[24] ; Fall       ; IM_MUX2[0]$latch            ;
; 0.503  ; 0.503        ; 0.000          ; High Pulse Width ; INST[24] ; Fall       ; clr_Z$latch                 ;
; 0.504  ; 0.504        ; 0.000          ; High Pulse Width ; INST[24] ; Fall       ; ALU_op[2]$latch             ;
; 0.504  ; 0.504        ; 0.000          ; High Pulse Width ; INST[24] ; Fall       ; clr_A$latch                 ;
; 0.504  ; 0.504        ; 0.000          ; High Pulse Width ; INST[24] ; Fall       ; clr_C$latch                 ;
; 0.507  ; 0.507        ; 0.000          ; High Pulse Width ; INST[24] ; Fall       ; PC_Mux$latch                ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; IM_MUX1$latch|datad         ;
; 0.510  ; 0.510        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; PC_Mux$latch|datad          ;
; 0.511  ; 0.511        ; 0.000          ; Low Pulse Width  ; INST[24] ; Fall       ; DATA_Mux[0]$latch           ;
; 0.512  ; 0.512        ; 0.000          ; Low Pulse Width  ; INST[24] ; Fall       ; ld_B$latch                  ;
; 0.513  ; 0.513        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; ALU_op[2]$latch|datad       ;
; 0.513  ; 0.513        ; 0.000          ; Low Pulse Width  ; INST[24] ; Fall       ; REG_Mux$latch               ;
; 0.513  ; 0.513        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; clr_A$latch|datad           ;
; 0.513  ; 0.513        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; clr_C$latch|datad           ;
; 0.513  ; 0.513        ; 0.000          ; Low Pulse Width  ; INST[24] ; Fall       ; ld_A$latch                  ;
; 0.513  ; 0.513        ; 0.000          ; Low Pulse Width  ; INST[24] ; Fall       ; ld_IR$latch                 ;
; 0.514  ; 0.514        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; ALU_op[0]$latch|datad       ;
; 0.514  ; 0.514        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; IM_MUX2[0]$latch|datad      ;
; 0.514  ; 0.514        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; IM_MUX2[1]$latch|datad      ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; clr_Z$latch|datad           ;
; 0.520  ; 0.520        ; 0.000          ; Low Pulse Width  ; INST[24] ; Fall       ; IM_MUX1$latch               ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; DATA_Mux[0]$latch|datad     ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; ld_B$latch|datad            ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; REG_Mux$latch|datad         ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; ld_A$latch|datad            ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; ld_IR$latch|datad           ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; PC_Mux~5clkctrl|inclk[0]    ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; PC_Mux~5clkctrl|outclk      ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; Selector7~0clkctrl|inclk[0] ;
; 0.569  ; 0.569        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; Selector7~0clkctrl|outclk   ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; PC_Mux~5|combout            ;
; 0.597  ; 0.597        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; Selector7~0|combout         ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; PC_Mux~5|datad              ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; Selector7~0|datac           ;
; 0.613  ; 0.613        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; PC_Mux~4|combout            ;
; 0.623  ; 0.623        ; 0.000          ; Low Pulse Width  ; INST[24] ; Fall       ; PC_Mux~4|datad              ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; Mux0~0|datad                ;
; 0.645  ; 0.645        ; 0.000          ; Low Pulse Width  ; INST[24] ; Fall       ; Mux0~0|combout              ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; INST[24]~input|o            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; INST[*]   ; INST[24]   ; 4.306  ; 4.663 ; Fall       ; INST[24]        ;
;  INST[24] ; INST[24]   ; 2.419  ; 2.481 ; Fall       ; INST[24]        ;
;  INST[25] ; INST[24]   ; 3.782  ; 4.058 ; Fall       ; INST[24]        ;
;  INST[26] ; INST[24]   ; 4.240  ; 4.523 ; Fall       ; INST[24]        ;
;  INST[27] ; INST[24]   ; 3.411  ; 3.652 ; Fall       ; INST[24]        ;
;  INST[28] ; INST[24]   ; 4.046  ; 4.377 ; Fall       ; INST[24]        ;
;  INST[29] ; INST[24]   ; 4.254  ; 4.583 ; Fall       ; INST[24]        ;
;  INST[30] ; INST[24]   ; 3.826  ; 4.198 ; Fall       ; INST[24]        ;
;  INST[31] ; INST[24]   ; 4.306  ; 4.663 ; Fall       ; INST[24]        ;
; enable    ; clk        ; -0.056 ; 0.130 ; Rise       ; clk             ;
; INST[*]   ; mclk       ; 3.091  ; 3.457 ; Fall       ; mclk            ;
;  INST[28] ; mclk       ; 2.618  ; 3.007 ; Fall       ; mclk            ;
;  INST[29] ; mclk       ; 3.091  ; 3.457 ; Fall       ; mclk            ;
;  INST[30] ; mclk       ; 2.529  ; 2.879 ; Fall       ; mclk            ;
;  INST[31] ; mclk       ; 3.024  ; 3.376 ; Fall       ; mclk            ;
; clk       ; mclk       ; 0.949  ; 0.984 ; Fall       ; mclk            ;
+-----------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; INST[*]   ; INST[24]   ; 0.461  ; 0.193  ; Fall       ; INST[24]        ;
;  INST[24] ; INST[24]   ; 0.429  ; 0.193  ; Fall       ; INST[24]        ;
;  INST[25] ; INST[24]   ; -1.074 ; -1.458 ; Fall       ; INST[24]        ;
;  INST[26] ; INST[24]   ; -0.222 ; -0.479 ; Fall       ; INST[24]        ;
;  INST[27] ; INST[24]   ; -0.237 ; -0.635 ; Fall       ; INST[24]        ;
;  INST[28] ; INST[24]   ; 0.461  ; 0.085  ; Fall       ; INST[24]        ;
;  INST[29] ; INST[24]   ; -0.083 ; -0.463 ; Fall       ; INST[24]        ;
;  INST[30] ; INST[24]   ; 0.437  ; 0.081  ; Fall       ; INST[24]        ;
;  INST[31] ; INST[24]   ; 0.408  ; 0.029  ; Fall       ; INST[24]        ;
; enable    ; clk        ; 0.952  ; 0.787  ; Rise       ; clk             ;
; INST[*]   ; mclk       ; -1.466 ; -1.823 ; Fall       ; mclk            ;
;  INST[28] ; mclk       ; -1.873 ; -2.250 ; Fall       ; mclk            ;
;  INST[29] ; mclk       ; -1.779 ; -2.084 ; Fall       ; mclk            ;
;  INST[30] ; mclk       ; -1.466 ; -1.823 ; Fall       ; mclk            ;
;  INST[31] ; mclk       ; -1.938 ; -2.298 ; Fall       ; mclk            ;
; clk       ; mclk       ; -0.435 ; -0.573 ; Fall       ; mclk            ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; ALU_op[*]    ; INST[24]   ; 8.383  ; 8.239  ; Rise       ; INST[24]        ;
;  ALU_op[1]   ; INST[24]   ; 8.383  ; 8.239  ; Rise       ; INST[24]        ;
; DATA_Mux[*]  ; INST[24]   ; 8.877  ; 8.830  ; Rise       ; INST[24]        ;
;  DATA_Mux[1] ; INST[24]   ; 8.877  ; 8.830  ; Rise       ; INST[24]        ;
; clr_B        ; INST[24]   ; 8.475  ; 8.346  ; Rise       ; INST[24]        ;
; inc_PC       ; INST[24]   ; 5.815  ; 5.541  ; Rise       ; INST[24]        ;
; ld_C         ; INST[24]   ; 10.594 ; 10.436 ; Rise       ; INST[24]        ;
; ld_PC        ; INST[24]   ; 5.664  ; 5.383  ; Rise       ; INST[24]        ;
; ld_Z         ; INST[24]   ; 10.572 ; 10.404 ; Rise       ; INST[24]        ;
; ALU_op[*]    ; INST[24]   ; 10.000 ; 9.889  ; Fall       ; INST[24]        ;
;  ALU_op[0]   ; INST[24]   ; 8.465  ; 8.393  ; Fall       ; INST[24]        ;
;  ALU_op[1]   ; INST[24]   ; 8.383  ; 8.239  ; Fall       ; INST[24]        ;
;  ALU_op[2]   ; INST[24]   ; 10.000 ; 9.889  ; Fall       ; INST[24]        ;
; DATA_Mux[*]  ; INST[24]   ; 8.877  ; 8.830  ; Fall       ; INST[24]        ;
;  DATA_Mux[0] ; INST[24]   ; 8.270  ; 8.134  ; Fall       ; INST[24]        ;
;  DATA_Mux[1] ; INST[24]   ; 8.877  ; 8.830  ; Fall       ; INST[24]        ;
; IM_MUX1      ; INST[24]   ; 8.083  ; 7.906  ; Fall       ; INST[24]        ;
; IM_MUX2[*]   ; INST[24]   ; 7.715  ; 7.572  ; Fall       ; INST[24]        ;
;  IM_MUX2[0]  ; INST[24]   ; 7.656  ; 7.504  ; Fall       ; INST[24]        ;
;  IM_MUX2[1]  ; INST[24]   ; 7.715  ; 7.572  ; Fall       ; INST[24]        ;
; PC_Mux       ; INST[24]   ; 8.373  ; 8.284  ; Fall       ; INST[24]        ;
; REG_Mux      ; INST[24]   ; 8.712  ; 8.543  ; Fall       ; INST[24]        ;
; clr_A        ; INST[24]   ; 7.658  ; 7.496  ; Fall       ; INST[24]        ;
; clr_B        ; INST[24]   ; 8.475  ; 8.346  ; Fall       ; INST[24]        ;
; clr_C        ; INST[24]   ; 7.821  ; 7.653  ; Fall       ; INST[24]        ;
; clr_Z        ; INST[24]   ; 7.850  ; 7.670  ; Fall       ; INST[24]        ;
; inc_PC       ; INST[24]   ; 5.815  ; 5.541  ; Fall       ; INST[24]        ;
; ld_A         ; INST[24]   ; 8.610  ; 8.487  ; Fall       ; INST[24]        ;
; ld_B         ; INST[24]   ; 8.688  ; 8.521  ; Fall       ; INST[24]        ;
; ld_C         ; INST[24]   ; 10.594 ; 10.436 ; Fall       ; INST[24]        ;
; ld_IR        ; INST[24]   ; 8.201  ; 8.040  ; Fall       ; INST[24]        ;
; ld_PC        ; INST[24]   ; 5.664  ; 5.383  ; Fall       ; INST[24]        ;
; ld_Z         ; INST[24]   ; 10.572 ; 10.404 ; Fall       ; INST[24]        ;
; ALU_op[*]    ; clk        ; 8.639  ; 8.402  ; Rise       ; clk             ;
;  ALU_op[1]   ; clk        ; 8.639  ; 8.402  ; Rise       ; clk             ;
; DATA_Mux[*]  ; clk        ; 9.009  ; 8.858  ; Rise       ; clk             ;
;  DATA_Mux[1] ; clk        ; 9.009  ; 8.858  ; Rise       ; clk             ;
; T[*]         ; clk        ; 6.777  ; 6.776  ; Rise       ; clk             ;
;  T[0]        ; clk        ; 5.260  ; 5.152  ; Rise       ; clk             ;
;  T[1]        ; clk        ; 5.714  ; 5.585  ; Rise       ; clk             ;
;  T[2]        ; clk        ; 6.777  ; 6.776  ; Rise       ; clk             ;
; clr_B        ; clk        ; 8.600  ; 8.366  ; Rise       ; clk             ;
; inc_PC       ; clk        ; 7.101  ; 6.980  ; Rise       ; clk             ;
; ld_C         ; clk        ; 8.599  ; 8.372  ; Rise       ; clk             ;
; ld_PC        ; clk        ; 7.065  ; 6.929  ; Rise       ; clk             ;
; ld_Z         ; clk        ; 8.575  ; 8.338  ; Rise       ; clk             ;
; en           ; mclk       ; 5.951  ; 5.861  ; Fall       ; mclk            ;
; wen          ; mclk       ; 5.651  ; 5.545  ; Fall       ; mclk            ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ALU_op[*]    ; INST[24]   ; 7.031 ; 6.855 ; Rise       ; INST[24]        ;
;  ALU_op[1]   ; INST[24]   ; 7.031 ; 6.855 ; Rise       ; INST[24]        ;
; DATA_Mux[*]  ; INST[24]   ; 7.568 ; 7.491 ; Rise       ; INST[24]        ;
;  DATA_Mux[1] ; INST[24]   ; 7.568 ; 7.491 ; Rise       ; INST[24]        ;
; clr_B        ; INST[24]   ; 6.740 ; 6.339 ; Rise       ; INST[24]        ;
; inc_PC       ; INST[24]   ; 5.587 ; 5.284 ; Rise       ; INST[24]        ;
; ld_C         ; INST[24]   ; 6.841 ; 6.726 ; Rise       ; INST[24]        ;
; ld_PC        ; INST[24]   ; 5.488 ; 5.210 ; Rise       ; INST[24]        ;
; ld_Z         ; INST[24]   ; 6.918 ; 6.800 ; Rise       ; INST[24]        ;
; ALU_op[*]    ; INST[24]   ; 7.031 ; 6.855 ; Fall       ; INST[24]        ;
;  ALU_op[0]   ; INST[24]   ; 8.177 ; 8.104 ; Fall       ; INST[24]        ;
;  ALU_op[1]   ; INST[24]   ; 7.031 ; 6.855 ; Fall       ; INST[24]        ;
;  ALU_op[2]   ; INST[24]   ; 9.652 ; 9.541 ; Fall       ; INST[24]        ;
; DATA_Mux[*]  ; INST[24]   ; 7.568 ; 7.491 ; Fall       ; INST[24]        ;
;  DATA_Mux[0] ; INST[24]   ; 7.991 ; 7.856 ; Fall       ; INST[24]        ;
;  DATA_Mux[1] ; INST[24]   ; 7.568 ; 7.491 ; Fall       ; INST[24]        ;
; IM_MUX1      ; INST[24]   ; 7.809 ; 7.636 ; Fall       ; INST[24]        ;
; IM_MUX2[*]   ; INST[24]   ; 7.402 ; 7.251 ; Fall       ; INST[24]        ;
;  IM_MUX2[0]  ; INST[24]   ; 7.402 ; 7.251 ; Fall       ; INST[24]        ;
;  IM_MUX2[1]  ; INST[24]   ; 7.453 ; 7.313 ; Fall       ; INST[24]        ;
; PC_Mux       ; INST[24]   ; 8.089 ; 8.000 ; Fall       ; INST[24]        ;
; REG_Mux      ; INST[24]   ; 8.414 ; 8.247 ; Fall       ; INST[24]        ;
; clr_A        ; INST[24]   ; 7.402 ; 7.242 ; Fall       ; INST[24]        ;
; clr_B        ; INST[24]   ; 6.740 ; 6.339 ; Fall       ; INST[24]        ;
; clr_C        ; INST[24]   ; 7.559 ; 7.393 ; Fall       ; INST[24]        ;
; clr_Z        ; INST[24]   ; 7.587 ; 7.409 ; Fall       ; INST[24]        ;
; inc_PC       ; INST[24]   ; 5.587 ; 5.284 ; Fall       ; INST[24]        ;
; ld_A         ; INST[24]   ; 8.317 ; 8.195 ; Fall       ; INST[24]        ;
; ld_B         ; INST[24]   ; 8.391 ; 8.226 ; Fall       ; INST[24]        ;
; ld_C         ; INST[24]   ; 6.841 ; 6.726 ; Fall       ; INST[24]        ;
; ld_IR        ; INST[24]   ; 7.922 ; 7.763 ; Fall       ; INST[24]        ;
; ld_PC        ; INST[24]   ; 5.488 ; 5.210 ; Fall       ; INST[24]        ;
; ld_Z         ; INST[24]   ; 6.918 ; 6.800 ; Fall       ; INST[24]        ;
; ALU_op[*]    ; clk        ; 7.461 ; 7.350 ; Rise       ; clk             ;
;  ALU_op[1]   ; clk        ; 7.461 ; 7.350 ; Rise       ; clk             ;
; DATA_Mux[*]  ; clk        ; 7.744 ; 7.720 ; Rise       ; clk             ;
;  DATA_Mux[1] ; clk        ; 7.744 ; 7.720 ; Rise       ; clk             ;
; T[*]         ; clk        ; 5.091 ; 4.983 ; Rise       ; clk             ;
;  T[0]        ; clk        ; 5.091 ; 4.983 ; Rise       ; clk             ;
;  T[1]        ; clk        ; 5.528 ; 5.400 ; Rise       ; clk             ;
;  T[2]        ; clk        ; 6.572 ; 6.569 ; Rise       ; clk             ;
; clr_B        ; clk        ; 7.328 ; 7.221 ; Rise       ; clk             ;
; inc_PC       ; clk        ; 5.677 ; 5.542 ; Rise       ; clk             ;
; ld_C         ; clk        ; 7.427 ; 7.325 ; Rise       ; clk             ;
; ld_PC        ; clk        ; 6.504 ; 6.363 ; Rise       ; clk             ;
; ld_Z         ; clk        ; 7.407 ; 7.298 ; Rise       ; clk             ;
; en           ; mclk       ; 5.756 ; 5.667 ; Fall       ; mclk            ;
; wen          ; mclk       ; 5.473 ; 5.367 ; Fall       ; mclk            ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; INST[25]   ; ALU_op[1]   ; 10.203 ; 10.063 ; 10.687 ; 10.517 ;
; INST[25]   ; DATA_Mux[1] ; 10.697 ; 10.654 ; 11.181 ; 11.108 ;
; INST[25]   ; clr_B       ; 10.294 ; 10.170 ; 10.779 ; 10.625 ;
; INST[25]   ; inc_PC      ; 7.639  ;        ;        ; 7.845  ;
; INST[25]   ; ld_C        ; 11.076 ; 10.948 ; 11.574 ; 11.416 ;
; INST[25]   ; ld_PC       ; 7.488  ;        ;        ; 7.687  ;
; INST[25]   ; ld_Z        ; 11.055 ; 10.917 ; 11.552 ; 11.384 ;
; INST[26]   ; ALU_op[1]   ; 10.734 ; 10.564 ; 10.902 ; 10.762 ;
; INST[26]   ; DATA_Mux[1] ; 11.228 ; 11.155 ; 11.396 ; 11.353 ;
; INST[26]   ; clr_B       ; 10.826 ; 10.672 ; 10.993 ; 10.869 ;
; INST[26]   ; inc_PC      ;        ; 7.892  ; 8.338  ;        ;
; INST[26]   ; ld_C        ; 12.135 ; 11.977 ; 12.462 ; 12.304 ;
; INST[26]   ; ld_PC       ;        ; 7.734  ; 8.187  ;        ;
; INST[26]   ; ld_Z        ; 12.113 ; 11.945 ; 12.440 ; 12.272 ;
; INST[27]   ; ALU_op[1]   ; 10.308 ; 10.168 ; 10.773 ; 10.603 ;
; INST[27]   ; DATA_Mux[1] ; 10.802 ; 10.759 ; 11.267 ; 11.194 ;
; INST[27]   ; clr_B       ; 10.399 ; 10.275 ; 10.865 ; 10.711 ;
; INST[27]   ; inc_PC      ; 7.744  ;        ;        ; 7.931  ;
; INST[27]   ; ld_C        ; 11.876 ; 11.718 ; 12.232 ; 12.074 ;
; INST[27]   ; ld_PC       ; 7.593  ;        ;        ; 7.773  ;
; INST[27]   ; ld_Z        ; 11.854 ; 11.686 ; 12.210 ; 12.042 ;
; INST[28]   ; ALU_op[1]   ; 11.386 ; 11.246 ; 11.880 ; 11.710 ;
; INST[28]   ; DATA_Mux[1] ; 11.880 ; 11.837 ; 12.374 ; 12.301 ;
; INST[28]   ; clr_B       ; 11.477 ; 11.353 ; 11.972 ; 11.818 ;
; INST[28]   ; inc_PC      ; 8.235  ;        ;        ; 8.466  ;
; INST[28]   ; ld_C        ; 12.954 ; 12.796 ; 13.355 ; 13.197 ;
; INST[28]   ; ld_PC       ; 8.361  ; 8.217  ; 8.767  ; 8.646  ;
; INST[28]   ; ld_Z        ; 12.932 ; 12.764 ; 13.333 ; 13.165 ;
; INST[29]   ; ALU_op[1]   ; 11.595 ; 11.455 ; 12.044 ; 11.874 ;
; INST[29]   ; DATA_Mux[1] ; 12.089 ; 12.046 ; 12.538 ; 12.465 ;
; INST[29]   ; clr_B       ; 11.686 ; 11.562 ; 12.136 ; 11.982 ;
; INST[29]   ; inc_PC      ; 8.371  ;        ;        ; 8.567  ;
; INST[29]   ; ld_C        ; 13.147 ; 12.989 ; 13.519 ; 13.361 ;
; INST[29]   ; ld_PC       ; 8.570  ; 8.319  ; 8.829  ; 8.810  ;
; INST[29]   ; ld_Z        ; 13.125 ; 12.957 ; 13.497 ; 13.329 ;
; INST[30]   ; ALU_op[1]   ; 11.167 ; 11.027 ; 11.598 ; 11.428 ;
; INST[30]   ; DATA_Mux[1] ; 11.661 ; 11.618 ; 12.092 ; 12.019 ;
; INST[30]   ; clr_B       ; 11.258 ; 11.134 ; 11.690 ; 11.536 ;
; INST[30]   ; inc_PC      ; 8.018  ;        ;        ; 8.218  ;
; INST[30]   ; ld_C        ; 12.719 ; 12.561 ; 13.104 ; 12.946 ;
; INST[30]   ; ld_PC       ; 8.142  ; 7.936  ; 8.423  ; 8.367  ;
; INST[30]   ; ld_Z        ; 12.697 ; 12.529 ; 13.082 ; 12.914 ;
; INST[31]   ; ALU_op[1]   ; 11.706 ; 11.536 ; 12.004 ; 11.864 ;
; INST[31]   ; DATA_Mux[1] ; 12.200 ; 12.127 ; 12.498 ; 12.455 ;
; INST[31]   ; clr_B       ; 11.798 ; 11.644 ; 12.095 ; 11.971 ;
; INST[31]   ; inc_PC      ;        ; 8.287  ; 8.827  ;        ;
; INST[31]   ; ld_C        ; 13.212 ; 13.054 ; 13.556 ; 13.398 ;
; INST[31]   ; ld_PC       ; 8.491  ; 8.475  ; 8.979  ; 8.728  ;
; INST[31]   ; ld_Z        ; 13.190 ; 13.022 ; 13.534 ; 13.366 ;
; enable     ; ALU_op[1]   ; 6.719  ;        ;        ; 6.649  ;
; enable     ; DATA_Mux[1] ; 7.089  ;        ;        ; 7.105  ;
; enable     ; clr_B       ; 6.680  ;        ;        ; 6.613  ;
; enable     ; inc_PC      ; 5.677  ;        ;        ; 5.717  ;
; enable     ; ld_C        ; 6.679  ;        ;        ; 6.619  ;
; enable     ; ld_PC       ; 5.614  ;        ;        ; 5.666  ;
; enable     ; ld_Z        ; 6.655  ;        ;        ; 6.585  ;
; statusC    ; ALU_op[1]   ; 10.346 ; 10.176 ; 10.615 ; 10.475 ;
; statusC    ; DATA_Mux[1] ; 10.840 ; 10.767 ; 11.109 ; 11.066 ;
; statusC    ; clr_B       ; 10.438 ; 10.284 ; 10.706 ; 10.582 ;
; statusC    ; ld_C        ; 11.821 ; 11.663 ; 11.989 ; 11.861 ;
; statusC    ; ld_PC       ; 7.134  ;        ;        ; 7.330  ;
; statusC    ; ld_Z        ; 11.799 ; 11.631 ; 11.968 ; 11.830 ;
; statusZ    ; ALU_op[1]   ; 10.444 ; 10.274 ; 10.771 ; 10.631 ;
; statusZ    ; DATA_Mux[1] ; 10.938 ; 10.865 ; 11.265 ; 11.222 ;
; statusZ    ; clr_B       ; 10.536 ; 10.382 ; 10.862 ; 10.738 ;
; statusZ    ; inc_PC      ; 7.351  ;        ;        ; 7.552  ;
; statusZ    ; ld_C        ; 11.974 ; 11.816 ; 12.224 ; 12.096 ;
; statusZ    ; ld_PC       ; 7.414  ;        ;        ; 7.641  ;
; statusZ    ; ld_Z        ; 11.952 ; 11.784 ; 12.203 ; 12.065 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; INST[25]   ; ALU_op[1]   ; 9.841  ; 7.921  ; 8.431  ; 10.141 ;
; INST[25]   ; DATA_Mux[1] ; 8.879  ; 8.802  ; 9.195  ; 9.105  ;
; INST[25]   ; clr_B       ; 8.517  ; 9.788  ; 10.380 ; 8.627  ;
; INST[25]   ; inc_PC      ; 7.334  ;        ;        ; 7.501  ;
; INST[25]   ; ld_C        ; 10.678 ; 7.601  ; 8.054  ; 11.004 ;
; INST[25]   ; ld_PC       ; 7.235  ;        ;        ; 7.427  ;
; INST[25]   ; ld_Z        ; 7.794  ; 7.674  ; 8.128  ; 8.014  ;
; INST[26]   ; ALU_op[1]   ; 8.329  ; 8.130  ; 8.633  ; 8.483  ;
; INST[26]   ; DATA_Mux[1] ; 9.270  ; 8.275  ; 8.692  ; 9.497  ;
; INST[26]   ; clr_B       ; 8.398  ; 10.267 ; 10.589 ; 8.514  ;
; INST[26]   ; inc_PC      ;        ; 7.541  ; 8.010  ;        ;
; INST[26]   ; ld_C        ; 7.907  ; 7.767  ; 8.215  ; 8.124  ;
; INST[26]   ; ld_PC       ;        ; 7.467  ; 7.911  ;        ;
; INST[26]   ; ld_Z        ; 7.984  ; 7.843  ; 8.292  ; 8.200  ;
; INST[27]   ; ALU_op[1]   ; 8.250  ; 8.047  ; 8.551  ; 8.408  ;
; INST[27]   ; DATA_Mux[1] ; 8.301  ; 8.222  ; 8.640  ; 8.552  ;
; INST[27]   ; clr_B       ; 10.011 ; 8.030  ; 8.583  ; 10.309 ;
; INST[27]   ; inc_PC      ; 7.432  ;        ;        ; 7.583  ;
; INST[27]   ; ld_C        ; 8.087  ; 7.943  ; 8.387  ; 8.299  ;
; INST[27]   ; ld_PC       ; 7.333  ;        ;        ; 7.509  ;
; INST[27]   ; ld_Z        ; 8.161  ; 8.016  ; 8.460  ; 8.371  ;
; INST[28]   ; ALU_op[1]   ; 8.560  ; 8.028  ; 8.559  ; 8.781  ;
; INST[28]   ; DATA_Mux[1] ; 9.174  ; 8.398  ; 8.842  ; 9.510  ;
; INST[28]   ; clr_B       ; 9.472  ; 7.899  ; 8.426  ; 9.686  ;
; INST[28]   ; inc_PC      ; 7.905  ;        ;        ; 8.098  ;
; INST[28]   ; ld_C        ; 8.470  ; 8.003  ; 8.525  ; 8.795  ;
; INST[28]   ; ld_PC       ; 7.773  ; 7.824  ; 8.367  ; 8.024  ;
; INST[28]   ; ld_Z        ; 8.451  ; 7.976  ; 8.505  ; 8.767  ;
; INST[29]   ; ALU_op[1]   ; 8.683  ; 8.199  ; 8.689  ; 8.882  ;
; INST[29]   ; DATA_Mux[1] ; 8.966  ; 8.569  ; 8.972  ; 9.276  ;
; INST[29]   ; clr_B       ; 8.550  ; 8.070  ; 8.556  ; 8.777  ;
; INST[29]   ; inc_PC      ; 8.036  ;        ;        ; 8.194  ;
; INST[29]   ; ld_C        ; 8.649  ; 8.174  ; 8.655  ; 8.881  ;
; INST[29]   ; ld_PC       ; 7.937  ; 7.963  ; 8.470  ; 8.120  ;
; INST[29]   ; ld_Z        ; 8.629  ; 8.147  ; 8.635  ; 8.854  ;
; INST[30]   ; ALU_op[1]   ; 7.953  ; 8.149  ; 8.695  ; 8.176  ;
; INST[30]   ; DATA_Mux[1] ; 8.236  ; 8.570  ; 8.978  ; 8.546  ;
; INST[30]   ; clr_B       ; 7.820  ; 8.071  ; 8.562  ; 8.047  ;
; INST[30]   ; inc_PC      ; 7.696  ;        ;        ; 7.859  ;
; INST[30]   ; ld_C        ; 7.919  ; 8.175  ; 8.621  ; 8.151  ;
; INST[30]   ; ld_PC       ; 7.597  ; 7.427  ; 7.921  ; 7.785  ;
; INST[30]   ; ld_Z        ; 7.899  ; 8.148  ; 8.602  ; 8.124  ;
; INST[31]   ; ALU_op[1]   ; 8.736  ; 8.252  ; 8.736  ; 8.954  ;
; INST[31]   ; DATA_Mux[1] ; 9.019  ; 8.622  ; 9.019  ; 9.324  ;
; INST[31]   ; clr_B       ; 8.603  ; 8.123  ; 8.603  ; 8.825  ;
; INST[31]   ; inc_PC      ;        ; 7.919  ; 8.479  ;        ;
; INST[31]   ; ld_C        ; 8.702  ; 8.227  ; 8.702  ; 8.929  ;
; INST[31]   ; ld_PC       ; 7.997  ; 7.845  ; 8.380  ; 8.210  ;
; INST[31]   ; ld_Z        ; 8.682  ; 8.200  ; 8.682  ; 8.902  ;
; enable     ; ALU_op[1]   ; 5.780  ;        ;        ; 5.819  ;
; enable     ; DATA_Mux[1] ; 6.063  ;        ;        ; 6.189  ;
; enable     ; clr_B       ; 5.647  ;        ;        ; 5.690  ;
; enable     ; inc_PC      ; 4.287  ;        ;        ; 4.313  ;
; enable     ; ld_C        ; 5.746  ;        ;        ; 5.794  ;
; enable     ; ld_PC       ; 5.320  ;        ;        ; 5.372  ;
; enable     ; ld_Z        ; 5.726  ;        ;        ; 5.767  ;
; statusC    ; ALU_op[1]   ; 9.857  ; 9.690  ; 10.142 ; 10.003 ;
; statusC    ; DATA_Mux[1] ; 10.344 ; 10.268 ; 10.629 ; 10.581 ;
; statusC    ; clr_B       ; 9.929  ; 9.776  ; 10.214 ; 10.089 ;
; statusC    ; ld_C        ; 11.340 ; 11.183 ; 11.518 ; 11.389 ;
; statusC    ; ld_PC       ; 6.891  ;        ;        ; 7.082  ;
; statusC    ; ld_Z        ; 11.319 ; 11.153 ; 11.497 ; 11.359 ;
; statusZ    ; ALU_op[1]   ; 10.000 ; 9.833  ; 10.275 ; 10.136 ;
; statusZ    ; DATA_Mux[1] ; 10.487 ; 10.411 ; 10.762 ; 10.714 ;
; statusZ    ; clr_B       ; 10.072 ; 9.919  ; 10.347 ; 10.222 ;
; statusZ    ; inc_PC      ; 7.056  ;        ;        ; 7.221  ;
; statusZ    ; ld_C        ; 11.483 ; 11.326 ; 11.708 ; 11.579 ;
; statusZ    ; ld_PC       ; 6.957  ;        ;        ; 7.147  ;
; statusZ    ; ld_Z        ; 11.462 ; 11.296 ; 11.687 ; 11.549 ;
+------------+-------------+--------+--------+--------+--------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; INST[24] ; -0.773 ; -0.886         ;
; mclk     ; -0.168 ; -0.181         ;
; clk      ; 0.040  ; 0.000          ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; INST[24] ; -0.286 ; -1.255        ;
; mclk     ; 0.184  ; 0.000         ;
; clk      ; 0.203  ; 0.000         ;
+----------+--------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; INST[24] ; -0.060 ; -0.060            ;
+----------+--------+-------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+----------+-------+-------------------+
; Clock    ; Slack ; End Point TNS     ;
+----------+-------+-------------------+
; INST[24] ; 0.065 ; 0.000             ;
+----------+-------+-------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; clk      ; -3.000 ; -9.179                       ;
; mclk     ; -3.000 ; -5.132                       ;
; INST[24] ; -3.000 ; -3.000                       ;
+----------+--------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'INST[24]'                                                                                   ;
+--------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -0.773 ; present_state.state_2 ; ld_A$latch        ; clk          ; INST[24]    ; 0.500        ; 2.372      ; 2.679      ;
; -0.582 ; present_state.state_1 ; ld_A$latch        ; clk          ; INST[24]    ; 0.500        ; 1.924      ; 2.040      ;
; -0.565 ; INST[24]              ; ld_A$latch        ; INST[24]     ; INST[24]    ; 1.000        ; 3.394      ; 4.013      ;
; -0.549 ; INST[24]              ; ld_A$latch        ; INST[24]     ; INST[24]    ; 0.500        ; 3.394      ; 3.497      ;
; -0.072 ; INST[24]              ; PC_Mux$latch      ; INST[24]     ; INST[24]    ; 0.500        ; 3.183      ; 3.408      ;
; -0.041 ; present_state.state_2 ; ld_IR$latch       ; clk          ; INST[24]    ; 0.500        ; 2.373      ; 2.547      ;
; 0.008  ; present_state.state_1 ; REG_Mux$latch     ; clk          ; INST[24]    ; 0.500        ; 1.923      ; 1.955      ;
; 0.025  ; INST[24]              ; clr_A$latch       ; INST[24]     ; INST[24]    ; 1.000        ; 3.194      ; 3.823      ;
; 0.106  ; present_state.state_1 ; DATA_Mux[0]$latch ; clk          ; INST[24]    ; 0.500        ; 1.919      ; 1.946      ;
; 0.159  ; INST[24]              ; clr_A$latch       ; INST[24]     ; INST[24]    ; 0.500        ; 3.194      ; 3.189      ;
; 0.175  ; present_state.state_1 ; ld_B$latch        ; clk          ; INST[24]    ; 0.500        ; 1.924      ; 1.883      ;
; 0.219  ; INST[24]              ; ld_IR$latch       ; INST[24]     ; INST[24]    ; 0.500        ; 3.395      ; 3.329      ;
; 0.259  ; INST[24]              ; PC_Mux$latch      ; INST[24]     ; INST[24]    ; 1.000        ; 3.183      ; 3.577      ;
; 0.294  ; INST[24]              ; IM_MUX2[0]$latch  ; INST[24]     ; INST[24]    ; 1.000        ; 3.197      ; 3.463      ;
; 0.310  ; INST[24]              ; ld_IR$latch       ; INST[24]     ; INST[24]    ; 1.000        ; 3.395      ; 3.738      ;
; 0.345  ; INST[24]              ; clr_Z$latch       ; INST[24]     ; INST[24]    ; 0.500        ; 3.200      ; 2.915      ;
; 0.350  ; INST[24]              ; ALU_op[2]$latch   ; INST[24]     ; INST[24]    ; 0.500        ; 3.195      ; 2.998      ;
; 0.354  ; INST[24]              ; ALU_op[0]$latch   ; INST[24]     ; INST[24]    ; 1.000        ; 3.198      ; 3.498      ;
; 0.362  ; INST[24]              ; IM_MUX2[1]$latch  ; INST[24]     ; INST[24]    ; 0.500        ; 3.200      ; 2.991      ;
; 0.379  ; INST[24]              ; ALU_op[2]$latch   ; INST[24]     ; INST[24]    ; 1.000        ; 3.195      ; 3.469      ;
; 0.387  ; INST[24]              ; IM_MUX2[1]$latch  ; INST[24]     ; INST[24]    ; 1.000        ; 3.200      ; 3.466      ;
; 0.436  ; INST[24]              ; IM_MUX2[0]$latch  ; INST[24]     ; INST[24]    ; 0.500        ; 3.197      ; 2.821      ;
; 0.466  ; INST[24]              ; clr_C$latch       ; INST[24]     ; INST[24]    ; 1.000        ; 3.196      ; 3.301      ;
; 0.494  ; INST[24]              ; ALU_op[0]$latch   ; INST[24]     ; INST[24]    ; 0.500        ; 3.198      ; 2.858      ;
; 0.507  ; present_state.state_1 ; ld_IR$latch       ; clk          ; INST[24]    ; 0.500        ; 1.925      ; 1.551      ;
; 0.518  ; INST[24]              ; clr_Z$latch       ; INST[24]     ; INST[24]    ; 1.000        ; 3.200      ; 3.242      ;
; 0.631  ; INST[24]              ; clr_C$latch       ; INST[24]     ; INST[24]    ; 0.500        ; 3.196      ; 2.636      ;
+--------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'mclk'                                                                              ;
+--------+-----------------------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------+--------------+-------------+--------------+------------+------------+
; -0.168 ; present_state.state_1 ; en~reg0  ; clk          ; mclk        ; 0.500        ; 0.299      ; 0.934      ;
; -0.013 ; present_state.state_1 ; wen~reg0 ; clk          ; mclk        ; 0.500        ; 0.299      ; 0.779      ;
; 0.023  ; present_state.state_2 ; en~reg0  ; clk          ; mclk        ; 0.500        ; 0.747      ; 1.191      ;
; 0.026  ; present_state.state_2 ; wen~reg0 ; clk          ; mclk        ; 0.500        ; 0.747      ; 1.188      ;
; 0.096  ; clk                   ; en~reg0  ; clk          ; mclk        ; 0.500        ; 1.769      ; 2.140      ;
; 0.189  ; clk                   ; wen~reg0 ; clk          ; mclk        ; 0.500        ; 1.769      ; 2.047      ;
; 0.320  ; en~reg0               ; en~reg0  ; mclk         ; mclk        ; 1.000        ; -0.038     ; 0.629      ;
; 0.440  ; clk                   ; en~reg0  ; clk          ; mclk        ; 1.000        ; 1.769      ; 2.296      ;
; 0.479  ; clk                   ; wen~reg0 ; clk          ; mclk        ; 1.000        ; 1.769      ; 2.257      ;
; 0.599  ; wen~reg0              ; wen~reg0 ; mclk         ; mclk        ; 1.000        ; -0.038     ; 0.350      ;
+--------+-----------------------+----------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                           ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; 0.040 ; present_state.state_1 ; present_state.state_2 ; clk          ; clk         ; 1.000        ; -0.490     ; 0.457      ;
; 0.218 ; present_state.state_0 ; present_state.state_1 ; clk          ; clk         ; 1.000        ; -0.037     ; 0.732      ;
; 0.358 ; present_state.state_2 ; T[0]~reg0             ; clk          ; clk         ; 1.000        ; 0.388      ; 1.017      ;
; 0.417 ; present_state.state_2 ; present_state.state_0 ; clk          ; clk         ; 1.000        ; 0.388      ; 0.958      ;
; 0.522 ; present_state.state_0 ; T[1]~reg0             ; clk          ; clk         ; 1.000        ; -0.038     ; 0.427      ;
; 0.529 ; present_state.state_1 ; T[2]~reg0             ; clk          ; clk         ; 1.000        ; 0.162      ; 0.620      ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'INST[24]'                                                                                    ;
+--------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -0.286 ; INST[24]              ; clr_C$latch       ; INST[24]     ; INST[24]    ; -0.500       ; 3.305      ; 2.539      ;
; -0.216 ; INST[24]              ; clr_Z$latch       ; INST[24]     ; INST[24]    ; 0.000        ; 3.309      ; 3.093      ;
; -0.212 ; present_state.state_1 ; ld_IR$latch       ; clk          ; INST[24]    ; -0.500       ; 2.100      ; 1.428      ;
; -0.153 ; INST[24]              ; IM_MUX2[0]$latch  ; INST[24]     ; INST[24]    ; -0.500       ; 3.306      ; 2.673      ;
; -0.147 ; INST[24]              ; IM_MUX2[1]$latch  ; INST[24]     ; INST[24]    ; 0.000        ; 3.310      ; 3.163      ;
; -0.144 ; INST[24]              ; IM_MUX2[1]$latch  ; INST[24]     ; INST[24]    ; -0.500       ; 3.310      ; 2.686      ;
; -0.114 ; INST[24]              ; clr_C$latch       ; INST[24]     ; INST[24]    ; 0.000        ; 3.305      ; 3.191      ;
; -0.113 ; INST[24]              ; ALU_op[2]$latch   ; INST[24]     ; INST[24]    ; 0.000        ; 3.304      ; 3.191      ;
; -0.112 ; INST[24]              ; ALU_op[0]$latch   ; INST[24]     ; INST[24]    ; -0.500       ; 3.307      ; 2.715      ;
; -0.106 ; INST[24]              ; ALU_op[2]$latch   ; INST[24]     ; INST[24]    ; -0.500       ; 3.304      ; 2.718      ;
; -0.083 ; INST[24]              ; clr_Z$latch       ; INST[24]     ; INST[24]    ; -0.500       ; 3.309      ; 2.746      ;
; -0.016 ; present_state.state_1 ; ld_B$latch        ; clk          ; INST[24]    ; -0.500       ; 2.099      ; 1.623      ;
; -0.015 ; INST[24]              ; IM_MUX2[0]$latch  ; INST[24]     ; INST[24]    ; 0.000        ; 3.306      ; 3.291      ;
; 0.028  ; INST[24]              ; ALU_op[0]$latch   ; INST[24]     ; INST[24]    ; 0.000        ; 3.307      ; 3.335      ;
; 0.046  ; present_state.state_1 ; REG_Mux$latch     ; clk          ; INST[24]    ; -0.500       ; 2.098      ; 1.684      ;
; 0.047  ; present_state.state_1 ; DATA_Mux[0]$latch ; clk          ; INST[24]    ; -0.500       ; 2.094      ; 1.681      ;
; 0.100  ; INST[24]              ; ld_IR$latch       ; INST[24]     ; INST[24]    ; 0.000        ; 3.511      ; 3.611      ;
; 0.119  ; present_state.state_1 ; ld_A$latch        ; clk          ; INST[24]    ; -0.500       ; 2.100      ; 1.759      ;
; 0.141  ; INST[24]              ; ld_A$latch        ; INST[24]     ; INST[24]    ; -0.500       ; 3.511      ; 3.172      ;
; 0.145  ; INST[24]              ; ld_A$latch        ; INST[24]     ; INST[24]    ; 0.000        ; 3.511      ; 3.656      ;
; 0.163  ; INST[24]              ; PC_Mux$latch      ; INST[24]     ; INST[24]    ; 0.000        ; 3.292      ; 3.455      ;
; 0.172  ; INST[24]              ; ld_IR$latch       ; INST[24]     ; INST[24]    ; -0.500       ; 3.511      ; 3.203      ;
; 0.180  ; present_state.state_2 ; ld_IR$latch       ; clk          ; INST[24]    ; -0.500       ; 2.531      ; 2.251      ;
; 0.196  ; present_state.state_2 ; ld_A$latch        ; clk          ; INST[24]    ; -0.500       ; 2.531      ; 2.267      ;
; 0.246  ; INST[24]              ; clr_A$latch       ; INST[24]     ; INST[24]    ; -0.500       ; 3.303      ; 3.069      ;
; 0.388  ; INST[24]              ; clr_A$latch       ; INST[24]     ; INST[24]    ; 0.000        ; 3.303      ; 3.691      ;
; 0.466  ; INST[24]              ; PC_Mux$latch      ; INST[24]     ; INST[24]    ; -0.500       ; 3.292      ; 3.278      ;
+--------+-----------------------+-------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'mclk'                                                                              ;
+-------+-----------------------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------+--------------+-------------+--------------+------------+------------+
; 0.184 ; clk                   ; wen~reg0 ; clk          ; mclk        ; 0.000        ; 1.829      ; 2.137      ;
; 0.185 ; wen~reg0              ; wen~reg0 ; mclk         ; mclk        ; 0.000        ; 0.038      ; 0.307      ;
; 0.254 ; clk                   ; en~reg0  ; clk          ; mclk        ; 0.000        ; 1.829      ; 2.207      ;
; 0.417 ; en~reg0               ; en~reg0  ; mclk         ; mclk        ; 0.000        ; 0.038      ; 0.539      ;
; 0.478 ; clk                   ; wen~reg0 ; clk          ; mclk        ; -0.500       ; 1.829      ; 1.931      ;
; 0.521 ; present_state.state_2 ; en~reg0  ; clk          ; mclk        ; -0.500       ; 0.849      ; 0.994      ;
; 0.565 ; present_state.state_1 ; wen~reg0 ; clk          ; mclk        ; -0.500       ; 0.418      ; 0.607      ;
; 0.573 ; clk                   ; en~reg0  ; clk          ; mclk        ; -0.500       ; 1.829      ; 2.026      ;
; 0.623 ; present_state.state_2 ; wen~reg0 ; clk          ; mclk        ; -0.500       ; 0.849      ; 1.096      ;
; 0.752 ; present_state.state_1 ; en~reg0  ; clk          ; mclk        ; -0.500       ; 0.418      ; 0.794      ;
+-------+-----------------------+----------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                            ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; 0.203 ; present_state.state_1 ; T[2]~reg0             ; clk          ; clk         ; 0.000        ; 0.244      ; 0.531      ;
; 0.257 ; present_state.state_0 ; T[1]~reg0             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.379      ;
; 0.265 ; present_state.state_2 ; present_state.state_0 ; clk          ; clk         ; 0.000        ; 0.490      ; 0.839      ;
; 0.301 ; present_state.state_2 ; T[0]~reg0             ; clk          ; clk         ; 0.000        ; 0.489      ; 0.874      ;
; 0.575 ; present_state.state_0 ; present_state.state_1 ; clk          ; clk         ; 0.000        ; 0.038      ; 0.697      ;
; 0.711 ; present_state.state_1 ; present_state.state_2 ; clk          ; clk         ; 0.000        ; -0.389     ; 0.406      ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'INST[24]'                                                                               ;
+--------+-----------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------+--------------+-------------+--------------+------------+------------+
; -0.060 ; present_state.state_2 ; IM_MUX1$latch    ; clk          ; INST[24]    ; 0.500        ; 2.171      ; 2.364      ;
; 0.116  ; present_state.state_2 ; clr_C$latch      ; clk          ; INST[24]    ; 0.500        ; 2.174      ; 2.109      ;
; 0.164  ; present_state.state_2 ; IM_MUX2[0]$latch ; clk          ; INST[24]    ; 0.500        ; 2.175      ; 2.051      ;
; 0.165  ; present_state.state_2 ; clr_Z$latch      ; clk          ; INST[24]    ; 0.500        ; 2.178      ; 2.053      ;
; 0.202  ; present_state.state_2 ; ALU_op[2]$latch  ; clk          ; INST[24]    ; 0.500        ; 2.173      ; 2.104      ;
; 0.203  ; present_state.state_2 ; PC_Mux$latch     ; clk          ; INST[24]    ; 0.500        ; 2.161      ; 2.091      ;
; 0.204  ; present_state.state_2 ; clr_A$latch      ; clk          ; INST[24]    ; 0.500        ; 2.172      ; 2.102      ;
; 0.217  ; present_state.state_2 ; IM_MUX2[1]$latch ; clk          ; INST[24]    ; 0.500        ; 2.178      ; 2.094      ;
; 0.221  ; present_state.state_2 ; ALU_op[0]$latch  ; clk          ; INST[24]    ; 0.500        ; 2.176      ; 2.089      ;
+--------+-----------------------+------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'INST[24]'                                                                               ;
+-------+-----------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.065 ; present_state.state_2 ; clr_Z$latch      ; clk          ; INST[24]    ; -0.500       ; 2.329      ; 1.934      ;
; 0.066 ; present_state.state_2 ; IM_MUX2[0]$latch ; clk          ; INST[24]    ; -0.500       ; 2.326      ; 1.932      ;
; 0.076 ; present_state.state_2 ; ALU_op[0]$latch  ; clk          ; INST[24]    ; -0.500       ; 2.327      ; 1.943      ;
; 0.078 ; present_state.state_2 ; IM_MUX2[1]$latch ; clk          ; INST[24]    ; -0.500       ; 2.330      ; 1.948      ;
; 0.084 ; present_state.state_2 ; clr_C$latch      ; clk          ; INST[24]    ; -0.500       ; 2.325      ; 1.949      ;
; 0.093 ; present_state.state_2 ; PC_Mux$latch     ; clk          ; INST[24]    ; -0.500       ; 2.312      ; 1.945      ;
; 0.097 ; present_state.state_2 ; ALU_op[2]$latch  ; clk          ; INST[24]    ; -0.500       ; 2.324      ; 1.961      ;
; 0.097 ; present_state.state_2 ; clr_A$latch      ; clk          ; INST[24]    ; -0.500       ; 2.323      ; 1.960      ;
; 0.137 ; present_state.state_2 ; IM_MUX1$latch    ; clk          ; INST[24]    ; -0.500       ; 2.322      ; 1.999      ;
+-------+-----------------------+------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; T[0]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; T[1]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; T[2]~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; present_state.state_0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; present_state.state_1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; present_state.state_2     ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; T[2]~reg0                 ;
; -0.033 ; 0.151        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; present_state.state_2     ;
; -0.023 ; 0.161        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; T[0]~reg0                 ;
; -0.023 ; 0.161        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; T[1]~reg0                 ;
; -0.023 ; 0.161        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; present_state.state_0     ;
; -0.023 ; 0.161        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; present_state.state_1     ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.126  ; 0.126        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; T[2]~reg0|clk             ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.146  ; 0.146        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; present_state.state_2|clk ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; T[1]~reg0|clk             ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; present_state.state_0|clk ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; present_state.state_1|clk ;
; 0.157  ; 0.157        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; T[0]~reg0|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i               ;
; 0.621  ; 0.837        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; T[0]~reg0                 ;
; 0.622  ; 0.838        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; T[1]~reg0                 ;
; 0.622  ; 0.838        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; present_state.state_0     ;
; 0.622  ; 0.838        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; present_state.state_1     ;
; 0.632  ; 0.848        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; present_state.state_2     ;
; 0.651  ; 0.867        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; T[2]~reg0                 ;
; 0.843  ; 0.843        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; T[0]~reg0|clk             ;
; 0.843  ; 0.843        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; T[1]~reg0|clk             ;
; 0.843  ; 0.843        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; present_state.state_0|clk ;
; 0.843  ; 0.843        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; present_state.state_1|clk ;
; 0.853  ; 0.853        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; present_state.state_2|clk ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.873  ; 0.873        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; T[2]~reg0|clk             ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'mclk'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; mclk  ; Rise       ; mclk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; mclk  ; Fall       ; en~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; mclk  ; Fall       ; wen~reg0                   ;
; -0.066 ; 0.150        ; 0.216          ; High Pulse Width ; mclk  ; Fall       ; en~reg0                    ;
; -0.066 ; 0.150        ; 0.216          ; High Pulse Width ; mclk  ; Fall       ; wen~reg0                   ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; mclk~input|o               ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; mclk~inputclkctrl|inclk[0] ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; mclk~inputclkctrl|outclk   ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; en~reg0|clk                ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; wen~reg0|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; mclk  ; Rise       ; mclk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; mclk  ; Rise       ; mclk~input|i               ;
; 0.664  ; 0.848        ; 0.184          ; Low Pulse Width  ; mclk  ; Fall       ; en~reg0                    ;
; 0.664  ; 0.848        ; 0.184          ; Low Pulse Width  ; mclk  ; Fall       ; wen~reg0                   ;
; 0.843  ; 0.843        ; 0.000          ; High Pulse Width ; mclk  ; Rise       ; en~reg0|clk                ;
; 0.843  ; 0.843        ; 0.000          ; High Pulse Width ; mclk  ; Rise       ; wen~reg0|clk               ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; mclk  ; Rise       ; mclk~inputclkctrl|inclk[0] ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; mclk  ; Rise       ; mclk~inputclkctrl|outclk   ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; mclk  ; Rise       ; mclk~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'INST[24]'                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; INST[24] ; Rise       ; INST[24]                    ;
; 0.045  ; 0.045        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; REG_Mux$latch|datad         ;
; 0.045  ; 0.045        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; ld_A$latch|datad            ;
; 0.045  ; 0.045        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; ld_B$latch|datad            ;
; 0.045  ; 0.045        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; ld_IR$latch|datad           ;
; 0.047  ; 0.047        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; DATA_Mux[0]$latch|datad     ;
; 0.049  ; 0.049        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; Selector7~0clkctrl|inclk[0] ;
; 0.049  ; 0.049        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; Selector7~0clkctrl|outclk   ;
; 0.050  ; 0.050        ; 0.000          ; High Pulse Width ; INST[24] ; Fall       ; REG_Mux$latch               ;
; 0.050  ; 0.050        ; 0.000          ; High Pulse Width ; INST[24] ; Fall       ; ld_A$latch                  ;
; 0.050  ; 0.050        ; 0.000          ; High Pulse Width ; INST[24] ; Fall       ; ld_B$latch                  ;
; 0.050  ; 0.050        ; 0.000          ; High Pulse Width ; INST[24] ; Fall       ; ld_IR$latch                 ;
; 0.052  ; 0.052        ; 0.000          ; High Pulse Width ; INST[24] ; Fall       ; DATA_Mux[0]$latch           ;
; 0.057  ; 0.057        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; Selector7~0|combout         ;
; 0.060  ; 0.060        ; 0.000          ; High Pulse Width ; INST[24] ; Fall       ; IM_MUX1$latch               ;
; 0.060  ; 0.060        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; Selector7~0|datac           ;
; 0.061  ; 0.061        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; IM_MUX2[1]$latch|datad      ;
; 0.062  ; 0.062        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; ALU_op[0]$latch|datad       ;
; 0.062  ; 0.062        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; IM_MUX2[0]$latch|datad      ;
; 0.062  ; 0.062        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; clr_Z$latch|datad           ;
; 0.063  ; 0.063        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; ALU_op[2]$latch|datad       ;
; 0.063  ; 0.063        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; clr_A$latch|datad           ;
; 0.063  ; 0.063        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; clr_C$latch|datad           ;
; 0.066  ; 0.066        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; IM_MUX1$latch|datad         ;
; 0.066  ; 0.066        ; 0.000          ; High Pulse Width ; INST[24] ; Fall       ; IM_MUX2[1]$latch            ;
; 0.066  ; 0.066        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; PC_Mux$latch|datad          ;
; 0.067  ; 0.067        ; 0.000          ; High Pulse Width ; INST[24] ; Fall       ; ALU_op[0]$latch             ;
; 0.067  ; 0.067        ; 0.000          ; High Pulse Width ; INST[24] ; Fall       ; IM_MUX2[0]$latch            ;
; 0.067  ; 0.067        ; 0.000          ; High Pulse Width ; INST[24] ; Fall       ; clr_Z$latch                 ;
; 0.068  ; 0.068        ; 0.000          ; High Pulse Width ; INST[24] ; Fall       ; ALU_op[2]$latch             ;
; 0.068  ; 0.068        ; 0.000          ; High Pulse Width ; INST[24] ; Fall       ; clr_A$latch                 ;
; 0.068  ; 0.068        ; 0.000          ; High Pulse Width ; INST[24] ; Fall       ; clr_C$latch                 ;
; 0.069  ; 0.069        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; PC_Mux~5clkctrl|inclk[0]    ;
; 0.069  ; 0.069        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; PC_Mux~5clkctrl|outclk      ;
; 0.071  ; 0.071        ; 0.000          ; High Pulse Width ; INST[24] ; Fall       ; PC_Mux$latch                ;
; 0.075  ; 0.075        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; PC_Mux~5|datad              ;
; 0.080  ; 0.080        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; PC_Mux~5|combout            ;
; 0.085  ; 0.085        ; 0.000          ; High Pulse Width ; INST[24] ; Fall       ; Mux0~0|combout              ;
; 0.091  ; 0.091        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; Mux0~0|datad                ;
; 0.105  ; 0.105        ; 0.000          ; High Pulse Width ; INST[24] ; Fall       ; PC_Mux~4|datad              ;
; 0.111  ; 0.111        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; PC_Mux~4|combout            ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; INST[24]~input|o            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; INST[24]~input|i            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; INST[24] ; Rise       ; INST[24]~input|i            ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; INST[24]~input|o            ;
; 0.889  ; 0.889        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; PC_Mux~4|combout            ;
; 0.894  ; 0.894        ; 0.000          ; Low Pulse Width  ; INST[24] ; Fall       ; PC_Mux~4|datad              ;
; 0.908  ; 0.908        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; Mux0~0|datad                ;
; 0.913  ; 0.913        ; 0.000          ; Low Pulse Width  ; INST[24] ; Fall       ; Mux0~0|combout              ;
; 0.920  ; 0.920        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; PC_Mux~5|combout            ;
; 0.924  ; 0.924        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; PC_Mux~5|datad              ;
; 0.928  ; 0.928        ; 0.000          ; Low Pulse Width  ; INST[24] ; Fall       ; PC_Mux$latch                ;
; 0.930  ; 0.930        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; PC_Mux~5clkctrl|inclk[0]    ;
; 0.930  ; 0.930        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; PC_Mux~5clkctrl|outclk      ;
; 0.931  ; 0.931        ; 0.000          ; Low Pulse Width  ; INST[24] ; Fall       ; ALU_op[2]$latch             ;
; 0.931  ; 0.931        ; 0.000          ; Low Pulse Width  ; INST[24] ; Fall       ; clr_A$latch                 ;
; 0.932  ; 0.932        ; 0.000          ; Low Pulse Width  ; INST[24] ; Fall       ; ALU_op[0]$latch             ;
; 0.932  ; 0.932        ; 0.000          ; Low Pulse Width  ; INST[24] ; Fall       ; IM_MUX2[1]$latch            ;
; 0.932  ; 0.932        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; PC_Mux$latch|datad          ;
; 0.932  ; 0.932        ; 0.000          ; Low Pulse Width  ; INST[24] ; Fall       ; clr_C$latch                 ;
; 0.933  ; 0.933        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; IM_MUX1$latch|datad         ;
; 0.933  ; 0.933        ; 0.000          ; Low Pulse Width  ; INST[24] ; Fall       ; IM_MUX2[0]$latch            ;
; 0.933  ; 0.933        ; 0.000          ; Low Pulse Width  ; INST[24] ; Fall       ; clr_Z$latch                 ;
; 0.935  ; 0.935        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; ALU_op[2]$latch|datad       ;
; 0.935  ; 0.935        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; clr_A$latch|datad           ;
; 0.936  ; 0.936        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; ALU_op[0]$latch|datad       ;
; 0.936  ; 0.936        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; IM_MUX2[1]$latch|datad      ;
; 0.936  ; 0.936        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; clr_C$latch|datad           ;
; 0.937  ; 0.937        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; IM_MUX2[0]$latch|datad      ;
; 0.937  ; 0.937        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; clr_Z$latch|datad           ;
; 0.938  ; 0.938        ; 0.000          ; Low Pulse Width  ; INST[24] ; Fall       ; IM_MUX1$latch               ;
; 0.939  ; 0.939        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; Selector7~0|datac           ;
; 0.942  ; 0.942        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; Selector7~0|combout         ;
; 0.948  ; 0.948        ; 0.000          ; Low Pulse Width  ; INST[24] ; Fall       ; DATA_Mux[0]$latch           ;
; 0.949  ; 0.949        ; 0.000          ; Low Pulse Width  ; INST[24] ; Fall       ; ld_A$latch                  ;
; 0.950  ; 0.950        ; 0.000          ; Low Pulse Width  ; INST[24] ; Fall       ; REG_Mux$latch               ;
; 0.950  ; 0.950        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; Selector7~0clkctrl|inclk[0] ;
; 0.950  ; 0.950        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; Selector7~0clkctrl|outclk   ;
; 0.950  ; 0.950        ; 0.000          ; Low Pulse Width  ; INST[24] ; Fall       ; ld_B$latch                  ;
; 0.950  ; 0.950        ; 0.000          ; Low Pulse Width  ; INST[24] ; Fall       ; ld_IR$latch                 ;
; 0.952  ; 0.952        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; DATA_Mux[0]$latch|datad     ;
; 0.953  ; 0.953        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; ld_A$latch|datad            ;
; 0.954  ; 0.954        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; REG_Mux$latch|datad         ;
; 0.954  ; 0.954        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; ld_B$latch|datad            ;
; 0.954  ; 0.954        ; 0.000          ; High Pulse Width ; INST[24] ; Rise       ; ld_IR$latch|datad           ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; INST[*]   ; INST[24]   ; 2.381  ; 3.025 ; Fall       ; INST[24]        ;
;  INST[24] ; INST[24]   ; 1.029  ; 1.545 ; Fall       ; INST[24]        ;
;  INST[25] ; INST[24]   ; 2.042  ; 2.682 ; Fall       ; INST[24]        ;
;  INST[26] ; INST[24]   ; 2.305  ; 2.978 ; Fall       ; INST[24]        ;
;  INST[27] ; INST[24]   ; 1.723  ; 2.532 ; Fall       ; INST[24]        ;
;  INST[28] ; INST[24]   ; 2.130  ; 2.900 ; Fall       ; INST[24]        ;
;  INST[29] ; INST[24]   ; 2.356  ; 3.009 ; Fall       ; INST[24]        ;
;  INST[30] ; INST[24]   ; 2.121  ; 2.685 ; Fall       ; INST[24]        ;
;  INST[31] ; INST[24]   ; 2.381  ; 3.025 ; Fall       ; INST[24]        ;
; enable    ; clk        ; -0.078 ; 0.243 ; Rise       ; clk             ;
; INST[*]   ; mclk       ; 1.627  ; 2.334 ; Fall       ; mclk            ;
;  INST[28] ; mclk       ; 1.397  ; 2.030 ; Fall       ; mclk            ;
;  INST[29] ; mclk       ; 1.618  ; 2.334 ; Fall       ; mclk            ;
;  INST[30] ; mclk       ; 1.346  ; 1.873 ; Fall       ; mclk            ;
;  INST[31] ; mclk       ; 1.627  ; 2.204 ; Fall       ; mclk            ;
; clk       ; mclk       ; 0.364  ; 0.520 ; Fall       ; mclk            ;
+-----------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; INST[*]   ; INST[24]   ; 0.766  ; 0.216  ; Fall       ; INST[24]        ;
;  INST[24] ; INST[24]   ; 0.766  ; 0.216  ; Fall       ; INST[24]        ;
;  INST[25] ; INST[24]   ; -0.322 ; -0.874 ; Fall       ; INST[24]        ;
;  INST[26] ; INST[24]   ; 0.236  ; -0.394 ; Fall       ; INST[24]        ;
;  INST[27] ; INST[24]   ; 0.119  ; -0.382 ; Fall       ; INST[24]        ;
;  INST[28] ; INST[24]   ; 0.609  ; -0.017 ; Fall       ; INST[24]        ;
;  INST[29] ; INST[24]   ; 0.288  ; -0.329 ; Fall       ; INST[24]        ;
;  INST[30] ; INST[24]   ; 0.514  ; 0.042  ; Fall       ; INST[24]        ;
;  INST[31] ; INST[24]   ; 0.591  ; -0.004 ; Fall       ; INST[24]        ;
; enable    ; clk        ; 0.646  ; 0.300  ; Rise       ; clk             ;
; INST[*]   ; mclk       ; -0.675 ; -1.238 ; Fall       ; mclk            ;
;  INST[28] ; mclk       ; -0.901 ; -1.527 ; Fall       ; mclk            ;
;  INST[29] ; mclk       ; -0.812 ; -1.454 ; Fall       ; mclk            ;
;  INST[30] ; mclk       ; -0.675 ; -1.238 ; Fall       ; mclk            ;
;  INST[31] ; mclk       ; -0.941 ; -1.551 ; Fall       ; mclk            ;
; clk       ; mclk       ; -0.018 ; -0.224 ; Fall       ; mclk            ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ALU_op[*]    ; INST[24]   ; 5.694 ; 5.767 ; Rise       ; INST[24]        ;
;  ALU_op[1]   ; INST[24]   ; 5.694 ; 5.767 ; Rise       ; INST[24]        ;
; DATA_Mux[*]  ; INST[24]   ; 6.194 ; 6.261 ; Rise       ; INST[24]        ;
;  DATA_Mux[1] ; INST[24]   ; 6.194 ; 6.261 ; Rise       ; INST[24]        ;
; clr_B        ; INST[24]   ; 5.756 ; 5.837 ; Rise       ; INST[24]        ;
; inc_PC       ; INST[24]   ; 3.959 ; 3.629 ; Rise       ; INST[24]        ;
; ld_C         ; INST[24]   ; 7.182 ; 7.253 ; Rise       ; INST[24]        ;
; ld_PC        ; INST[24]   ; 3.892 ; 3.552 ; Rise       ; INST[24]        ;
; ld_Z         ; INST[24]   ; 7.171 ; 7.236 ; Rise       ; INST[24]        ;
; ALU_op[*]    ; INST[24]   ; 6.790 ; 7.008 ; Fall       ; INST[24]        ;
;  ALU_op[0]   ; INST[24]   ; 5.824 ; 5.939 ; Fall       ; INST[24]        ;
;  ALU_op[1]   ; INST[24]   ; 5.694 ; 5.767 ; Fall       ; INST[24]        ;
;  ALU_op[2]   ; INST[24]   ; 6.790 ; 7.008 ; Fall       ; INST[24]        ;
; DATA_Mux[*]  ; INST[24]   ; 6.194 ; 6.261 ; Fall       ; INST[24]        ;
;  DATA_Mux[0] ; INST[24]   ; 5.682 ; 5.724 ; Fall       ; INST[24]        ;
;  DATA_Mux[1] ; INST[24]   ; 6.194 ; 6.261 ; Fall       ; INST[24]        ;
; IM_MUX1      ; INST[24]   ; 5.537 ; 5.577 ; Fall       ; INST[24]        ;
; IM_MUX2[*]   ; INST[24]   ; 5.319 ; 5.331 ; Fall       ; INST[24]        ;
;  IM_MUX2[0]  ; INST[24]   ; 5.288 ; 5.304 ; Fall       ; INST[24]        ;
;  IM_MUX2[1]  ; INST[24]   ; 5.319 ; 5.331 ; Fall       ; INST[24]        ;
; PC_Mux       ; INST[24]   ; 5.754 ; 5.856 ; Fall       ; INST[24]        ;
; REG_Mux      ; INST[24]   ; 5.938 ; 6.001 ; Fall       ; INST[24]        ;
; clr_A        ; INST[24]   ; 5.271 ; 5.293 ; Fall       ; INST[24]        ;
; clr_B        ; INST[24]   ; 5.756 ; 5.837 ; Fall       ; INST[24]        ;
; clr_C        ; INST[24]   ; 5.376 ; 5.401 ; Fall       ; INST[24]        ;
; clr_Z        ; INST[24]   ; 5.388 ; 5.416 ; Fall       ; INST[24]        ;
; inc_PC       ; INST[24]   ; 3.959 ; 3.629 ; Fall       ; INST[24]        ;
; ld_A         ; INST[24]   ; 5.884 ; 5.967 ; Fall       ; INST[24]        ;
; ld_B         ; INST[24]   ; 5.925 ; 5.987 ; Fall       ; INST[24]        ;
; ld_C         ; INST[24]   ; 7.182 ; 7.253 ; Fall       ; INST[24]        ;
; ld_IR        ; INST[24]   ; 5.600 ; 5.627 ; Fall       ; INST[24]        ;
; ld_PC        ; INST[24]   ; 3.892 ; 3.552 ; Fall       ; INST[24]        ;
; ld_Z         ; INST[24]   ; 7.171 ; 7.236 ; Fall       ; INST[24]        ;
; ALU_op[*]    ; clk        ; 5.342 ; 5.646 ; Rise       ; clk             ;
;  ALU_op[1]   ; clk        ; 5.342 ; 5.646 ; Rise       ; clk             ;
; DATA_Mux[*]  ; clk        ; 5.763 ; 6.049 ; Rise       ; clk             ;
;  DATA_Mux[1] ; clk        ; 5.763 ; 6.049 ; Rise       ; clk             ;
; T[*]         ; clk        ; 4.570 ; 4.658 ; Rise       ; clk             ;
;  T[0]        ; clk        ; 3.442 ; 3.470 ; Rise       ; clk             ;
;  T[1]        ; clk        ; 3.723 ; 3.775 ; Rise       ; clk             ;
;  T[2]        ; clk        ; 4.570 ; 4.658 ; Rise       ; clk             ;
; clr_B        ; clk        ; 5.320 ; 5.619 ; Rise       ; clk             ;
; inc_PC       ; clk        ; 4.411 ; 4.598 ; Rise       ; clk             ;
; ld_C         ; clk        ; 5.323 ; 5.624 ; Rise       ; clk             ;
; ld_PC        ; clk        ; 4.486 ; 4.608 ; Rise       ; clk             ;
; ld_Z         ; clk        ; 5.310 ; 5.605 ; Rise       ; clk             ;
; en           ; mclk       ; 4.170 ; 4.225 ; Fall       ; mclk            ;
; wen          ; mclk       ; 3.977 ; 4.026 ; Fall       ; mclk            ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ALU_op[*]    ; INST[24]   ; 4.395 ; 4.469 ; Rise       ; INST[24]        ;
;  ALU_op[1]   ; INST[24]   ; 4.395 ; 4.469 ; Rise       ; INST[24]        ;
; DATA_Mux[*]  ; INST[24]   ; 4.846 ; 4.940 ; Rise       ; INST[24]        ;
;  DATA_Mux[1] ; INST[24]   ; 4.846 ; 4.940 ; Rise       ; INST[24]        ;
; clr_B        ; INST[24]   ; 4.565 ; 4.183 ; Rise       ; INST[24]        ;
; inc_PC       ; INST[24]   ; 3.814 ; 3.465 ; Rise       ; INST[24]        ;
; ld_C         ; INST[24]   ; 4.338 ; 4.341 ; Rise       ; INST[24]        ;
; ld_PC        ; INST[24]   ; 3.779 ; 3.437 ; Rise       ; INST[24]        ;
; ld_Z         ; INST[24]   ; 4.395 ; 4.392 ; Rise       ; INST[24]        ;
; ALU_op[*]    ; INST[24]   ; 4.395 ; 4.469 ; Fall       ; INST[24]        ;
;  ALU_op[0]   ; INST[24]   ; 5.635 ; 5.745 ; Fall       ; INST[24]        ;
;  ALU_op[1]   ; INST[24]   ; 4.395 ; 4.469 ; Fall       ; INST[24]        ;
;  ALU_op[2]   ; INST[24]   ; 6.562 ; 6.772 ; Fall       ; INST[24]        ;
; DATA_Mux[*]  ; INST[24]   ; 4.846 ; 4.940 ; Fall       ; INST[24]        ;
;  DATA_Mux[0] ; INST[24]   ; 5.501 ; 5.540 ; Fall       ; INST[24]        ;
;  DATA_Mux[1] ; INST[24]   ; 4.846 ; 4.940 ; Fall       ; INST[24]        ;
; IM_MUX1      ; INST[24]   ; 5.358 ; 5.396 ; Fall       ; INST[24]        ;
; IM_MUX2[*]   ; INST[24]   ; 5.121 ; 5.136 ; Fall       ; INST[24]        ;
;  IM_MUX2[0]  ; INST[24]   ; 5.121 ; 5.136 ; Fall       ; INST[24]        ;
;  IM_MUX2[1]  ; INST[24]   ; 5.146 ; 5.157 ; Fall       ; INST[24]        ;
; PC_Mux       ; INST[24]   ; 5.568 ; 5.665 ; Fall       ; INST[24]        ;
; REG_Mux      ; INST[24]   ; 5.745 ; 5.805 ; Fall       ; INST[24]        ;
; clr_A        ; INST[24]   ; 5.102 ; 5.123 ; Fall       ; INST[24]        ;
; clr_B        ; INST[24]   ; 4.565 ; 4.183 ; Fall       ; INST[24]        ;
; clr_C        ; INST[24]   ; 5.204 ; 5.227 ; Fall       ; INST[24]        ;
; clr_Z        ; INST[24]   ; 5.216 ; 5.243 ; Fall       ; INST[24]        ;
; inc_PC       ; INST[24]   ; 3.814 ; 3.465 ; Fall       ; INST[24]        ;
; ld_A         ; INST[24]   ; 5.693 ; 5.772 ; Fall       ; INST[24]        ;
; ld_B         ; INST[24]   ; 5.733 ; 5.792 ; Fall       ; INST[24]        ;
; ld_C         ; INST[24]   ; 4.338 ; 4.341 ; Fall       ; INST[24]        ;
; ld_IR        ; INST[24]   ; 5.420 ; 5.446 ; Fall       ; INST[24]        ;
; ld_PC        ; INST[24]   ; 3.779 ; 3.437 ; Fall       ; INST[24]        ;
; ld_Z         ; INST[24]   ; 4.395 ; 4.392 ; Fall       ; INST[24]        ;
; ALU_op[*]    ; clk        ; 4.718 ; 4.831 ; Rise       ; clk             ;
;  ALU_op[1]   ; clk        ; 4.718 ; 4.831 ; Rise       ; clk             ;
; DATA_Mux[*]  ; clk        ; 5.070 ; 5.185 ; Rise       ; clk             ;
;  DATA_Mux[1] ; clk        ; 5.070 ; 5.185 ; Rise       ; clk             ;
; T[*]         ; clk        ; 3.328 ; 3.354 ; Rise       ; clk             ;
;  T[0]        ; clk        ; 3.328 ; 3.354 ; Rise       ; clk             ;
;  T[1]        ; clk        ; 3.599 ; 3.648 ; Rise       ; clk             ;
;  T[2]        ; clk        ; 4.435 ; 4.518 ; Rise       ; clk             ;
; clr_B        ; clk        ; 4.625 ; 4.751 ; Rise       ; clk             ;
; inc_PC       ; clk        ; 3.655 ; 3.714 ; Rise       ; clk             ;
; ld_C         ; clk        ; 4.703 ; 4.814 ; Rise       ; clk             ;
; ld_PC        ; clk        ; 4.075 ; 4.227 ; Rise       ; clk             ;
; ld_Z         ; clk        ; 4.696 ; 4.800 ; Rise       ; clk             ;
; en           ; mclk       ; 4.039 ; 4.090 ; Fall       ; mclk            ;
; wen          ; mclk       ; 3.856 ; 3.903 ; Fall       ; mclk            ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; INST[25]   ; ALU_op[1]   ; 6.645 ; 6.718 ; 7.198 ; 7.252 ;
; INST[25]   ; DATA_Mux[1] ; 7.145 ; 7.212 ; 7.698 ; 7.746 ;
; INST[25]   ; clr_B       ; 6.707 ; 6.788 ; 7.261 ; 7.323 ;
; INST[25]   ; inc_PC      ; 4.910 ;       ;       ; 5.561 ;
; INST[25]   ; ld_C        ; 7.335 ; 7.406 ; 7.748 ; 7.800 ;
; INST[25]   ; ld_PC       ; 4.843 ;       ;       ; 5.484 ;
; INST[25]   ; ld_Z        ; 7.324 ; 7.389 ; 7.738 ; 7.784 ;
; INST[26]   ; ALU_op[1]   ; 6.852 ; 6.906 ; 7.456 ; 7.529 ;
; INST[26]   ; DATA_Mux[1] ; 7.352 ; 7.400 ; 7.956 ; 8.023 ;
; INST[26]   ; clr_B       ; 6.915 ; 6.977 ; 7.518 ; 7.599 ;
; INST[26]   ; inc_PC      ;       ; 5.215 ; 5.721 ;       ;
; INST[26]   ; ld_C        ; 7.904 ; 7.975 ; 8.512 ; 8.583 ;
; INST[26]   ; ld_PC       ;       ; 5.138 ; 5.654 ;       ;
; INST[26]   ; ld_Z        ; 7.893 ; 7.958 ; 8.501 ; 8.566 ;
; INST[27]   ; ALU_op[1]   ; 6.696 ; 6.769 ; 7.246 ; 7.300 ;
; INST[27]   ; DATA_Mux[1] ; 7.196 ; 7.263 ; 7.746 ; 7.794 ;
; INST[27]   ; clr_B       ; 6.758 ; 6.839 ; 7.309 ; 7.371 ;
; INST[27]   ; inc_PC      ; 4.961 ;       ;       ; 5.609 ;
; INST[27]   ; ld_C        ; 7.765 ; 7.836 ; 8.335 ; 8.406 ;
; INST[27]   ; ld_PC       ; 4.894 ;       ;       ; 5.532 ;
; INST[27]   ; ld_Z        ; 7.754 ; 7.819 ; 8.324 ; 8.389 ;
; INST[28]   ; ALU_op[1]   ; 7.387 ; 7.460 ; 8.010 ; 8.064 ;
; INST[28]   ; DATA_Mux[1] ; 7.887 ; 7.954 ; 8.510 ; 8.558 ;
; INST[28]   ; clr_B       ; 7.449 ; 7.530 ; 8.073 ; 8.135 ;
; INST[28]   ; inc_PC      ; 5.263 ;       ;       ; 6.010 ;
; INST[28]   ; ld_C        ; 8.411 ; 8.482 ; 9.044 ; 9.115 ;
; INST[28]   ; ld_PC       ; 5.442 ; 5.495 ; 6.017 ; 6.072 ;
; INST[28]   ; ld_Z        ; 8.400 ; 8.465 ; 9.033 ; 9.098 ;
; INST[29]   ; ALU_op[1]   ; 7.510 ; 7.583 ; 8.119 ; 8.173 ;
; INST[29]   ; DATA_Mux[1] ; 8.010 ; 8.077 ; 8.619 ; 8.667 ;
; INST[29]   ; clr_B       ; 7.572 ; 7.653 ; 8.182 ; 8.244 ;
; INST[29]   ; inc_PC      ; 5.343 ;       ;       ; 6.072 ;
; INST[29]   ; ld_C        ; 8.534 ; 8.605 ; 9.144 ; 9.215 ;
; INST[29]   ; ld_PC       ; 5.565 ; 5.539 ; 6.071 ; 6.216 ;
; INST[29]   ; ld_Z        ; 8.523 ; 8.588 ; 9.133 ; 9.198 ;
; INST[30]   ; ALU_op[1]   ; 7.251 ; 7.324 ; 7.796 ; 7.850 ;
; INST[30]   ; DATA_Mux[1] ; 7.751 ; 7.818 ; 8.296 ; 8.344 ;
; INST[30]   ; clr_B       ; 7.313 ; 7.394 ; 7.859 ; 7.921 ;
; INST[30]   ; inc_PC      ; 5.130 ;       ;       ; 5.817 ;
; INST[30]   ; ld_C        ; 8.275 ; 8.346 ; 8.821 ; 8.892 ;
; INST[30]   ; ld_PC       ; 5.306 ; 5.280 ; 5.823 ; 5.939 ;
; INST[30]   ; ld_Z        ; 8.264 ; 8.329 ; 8.810 ; 8.875 ;
; INST[31]   ; ALU_op[1]   ; 7.492 ; 7.546 ; 8.143 ; 8.216 ;
; INST[31]   ; DATA_Mux[1] ; 7.992 ; 8.040 ; 8.643 ; 8.710 ;
; INST[31]   ; clr_B       ; 7.555 ; 7.617 ; 8.205 ; 8.286 ;
; INST[31]   ; inc_PC      ;       ; 5.485 ; 6.015 ;       ;
; INST[31]   ; ld_C        ; 8.517 ; 8.588 ; 9.167 ; 9.238 ;
; INST[31]   ; ld_PC       ; 5.486 ; 5.631 ; 6.198 ; 6.172 ;
; INST[31]   ; ld_Z        ; 8.506 ; 8.571 ; 9.156 ; 9.221 ;
; enable     ; ALU_op[1]   ; 4.225 ;       ;       ; 4.738 ;
; enable     ; DATA_Mux[1] ; 4.646 ;       ;       ; 5.141 ;
; enable     ; clr_B       ; 4.203 ;       ;       ; 4.711 ;
; enable     ; inc_PC      ; 3.608 ;       ;       ; 4.000 ;
; enable     ; ld_C        ; 4.206 ;       ;       ; 4.716 ;
; enable     ; ld_PC       ; 3.593 ;       ;       ; 3.985 ;
; enable     ; ld_Z        ; 4.193 ;       ;       ; 4.697 ;
; statusC    ; ALU_op[1]   ; 6.670 ; 6.724 ; 7.210 ; 7.283 ;
; statusC    ; DATA_Mux[1] ; 7.170 ; 7.218 ; 7.710 ; 7.777 ;
; statusC    ; clr_B       ; 6.733 ; 6.795 ; 7.272 ; 7.353 ;
; statusC    ; ld_C        ; 7.513 ; 7.565 ; 8.234 ; 8.305 ;
; statusC    ; ld_PC       ; 4.612 ;       ;       ; 5.236 ;
; statusC    ; ld_Z        ; 7.503 ; 7.549 ; 8.223 ; 8.288 ;
; statusZ    ; ALU_op[1]   ; 6.751 ; 6.805 ; 7.361 ; 7.434 ;
; statusZ    ; DATA_Mux[1] ; 7.251 ; 7.299 ; 7.861 ; 7.928 ;
; statusZ    ; clr_B       ; 6.814 ; 6.876 ; 7.423 ; 7.504 ;
; statusZ    ; inc_PC      ; 4.737 ;       ;       ; 5.407 ;
; statusZ    ; ld_C        ; 7.619 ; 7.671 ; 8.441 ; 8.512 ;
; statusZ    ; ld_PC       ; 4.803 ;       ;       ; 5.484 ;
; statusZ    ; ld_Z        ; 7.609 ; 7.655 ; 8.430 ; 8.495 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; INST[25]   ; ALU_op[1]   ; 6.408 ; 5.258 ; 5.753 ; 7.005 ;
; INST[25]   ; DATA_Mux[1] ; 5.817 ; 5.911 ; 6.422 ; 6.512 ;
; INST[25]   ; clr_B       ; 5.407 ; 6.534 ; 7.006 ; 6.095 ;
; INST[25]   ; inc_PC      ; 4.712 ;       ;       ; 5.335 ;
; INST[25]   ; ld_C        ; 7.068 ; 5.009 ; 5.555 ; 7.531 ;
; INST[25]   ; ld_PC       ; 4.677 ;       ;       ; 5.307 ;
; INST[25]   ; ld_Z        ; 5.065 ; 5.058 ; 5.609 ; 5.609 ;
; INST[26]   ; ALU_op[1]   ; 5.320 ; 5.379 ; 5.880 ; 5.976 ;
; INST[26]   ; DATA_Mux[1] ; 6.041 ; 5.606 ; 6.095 ; 6.763 ;
; INST[26]   ; clr_B       ; 5.329 ; 6.712 ; 7.252 ; 6.014 ;
; INST[26]   ; inc_PC      ;       ; 4.986 ; 5.504 ;       ;
; INST[26]   ; ld_C        ; 5.125 ; 5.113 ; 5.653 ; 5.678 ;
; INST[26]   ; ld_PC       ;       ; 4.958 ; 5.469 ;       ;
; INST[26]   ; ld_Z        ; 5.183 ; 5.166 ; 5.711 ; 5.731 ;
; INST[27]   ; ALU_op[1]   ; 5.272 ; 5.330 ; 5.816 ; 5.919 ;
; INST[27]   ; DATA_Mux[1] ; 5.478 ; 5.572 ; 6.052 ; 6.147 ;
; INST[27]   ; clr_B       ; 6.508 ; 5.357 ; 5.799 ; 7.106 ;
; INST[27]   ; inc_PC      ; 4.760 ;       ;       ; 5.380 ;
; INST[27]   ; ld_C        ; 5.214 ; 5.201 ; 5.765 ; 5.794 ;
; INST[27]   ; ld_PC       ; 4.725 ;       ;       ; 5.352 ;
; INST[27]   ; ld_Z        ; 5.269 ; 5.251 ; 5.819 ; 5.843 ;
; INST[28]   ; ALU_op[1]   ; 5.506 ; 5.285 ; 5.938 ; 6.180 ;
; INST[28]   ; DATA_Mux[1] ; 6.058 ; 5.639 ; 6.290 ; 6.749 ;
; INST[28]   ; clr_B       ; 6.049 ; 5.205 ; 5.845 ; 6.749 ;
; INST[28]   ; inc_PC      ; 5.050 ;       ;       ; 5.766 ;
; INST[28]   ; ld_C        ; 5.508 ; 5.268 ; 5.923 ; 6.122 ;
; INST[28]   ; ld_PC       ; 5.015 ; 5.192 ; 5.754 ; 5.692 ;
; INST[28]   ; ld_Z        ; 5.501 ; 5.254 ; 5.916 ; 6.108 ;
; INST[29]   ; ALU_op[1]   ; 5.551 ; 5.379 ; 6.022 ; 6.194 ;
; INST[29]   ; DATA_Mux[1] ; 6.004 ; 5.733 ; 6.374 ; 6.548 ;
; INST[29]   ; clr_B       ; 5.559 ; 5.299 ; 5.929 ; 6.114 ;
; INST[29]   ; inc_PC      ; 5.128 ;       ;       ; 5.825 ;
; INST[29]   ; ld_C        ; 5.624 ; 5.362 ; 6.007 ; 6.177 ;
; INST[29]   ; ld_PC       ; 5.093 ; 5.247 ; 5.858 ; 5.776 ;
; INST[29]   ; ld_Z        ; 5.617 ; 5.348 ; 6.000 ; 6.163 ;
; INST[30]   ; ALU_op[1]   ; 5.173 ; 5.366 ; 5.882 ; 5.725 ;
; INST[30]   ; DATA_Mux[1] ; 5.525 ; 5.720 ; 6.371 ; 6.079 ;
; INST[30]   ; clr_B       ; 5.080 ; 5.286 ; 5.926 ; 5.645 ;
; INST[30]   ; inc_PC      ; 4.923 ;       ;       ; 5.581 ;
; INST[30]   ; ld_C        ; 5.158 ; 5.349 ; 5.951 ; 5.708 ;
; INST[30]   ; ld_PC       ; 4.888 ; 4.927 ; 5.494 ; 5.553 ;
; INST[30]   ; ld_Z        ; 5.151 ; 5.335 ; 5.944 ; 5.694 ;
; INST[31]   ; ALU_op[1]   ; 5.573 ; 5.395 ; 6.034 ; 6.207 ;
; INST[31]   ; DATA_Mux[1] ; 6.022 ; 5.749 ; 6.386 ; 6.561 ;
; INST[31]   ; clr_B       ; 5.577 ; 5.315 ; 5.941 ; 6.127 ;
; INST[31]   ; inc_PC      ;       ; 5.245 ; 5.787 ;       ;
; INST[31]   ; ld_C        ; 5.636 ; 5.378 ; 6.019 ; 6.190 ;
; INST[31]   ; ld_PC       ; 5.164 ; 5.217 ; 5.752 ; 5.788 ;
; INST[31]   ; ld_Z        ; 5.629 ; 5.364 ; 6.012 ; 6.176 ;
; enable     ; ALU_op[1]   ; 3.743 ;       ;       ; 4.045 ;
; enable     ; DATA_Mux[1] ; 4.095 ;       ;       ; 4.399 ;
; enable     ; clr_B       ; 3.650 ;       ;       ; 3.965 ;
; enable     ; inc_PC      ; 2.789 ;       ;       ; 3.125 ;
; enable     ; ld_C        ; 3.728 ;       ;       ; 4.028 ;
; enable     ; ld_PC       ; 3.408 ;       ;       ; 3.800 ;
; enable     ; ld_Z        ; 3.721 ;       ;       ; 4.014 ;
; statusC    ; ALU_op[1]   ; 6.350 ; 6.401 ; 6.898 ; 6.968 ;
; statusC    ; DATA_Mux[1] ; 6.845 ; 6.884 ; 7.393 ; 7.451 ;
; statusC    ; clr_B       ; 6.402 ; 6.457 ; 6.950 ; 7.024 ;
; statusC    ; ld_C        ; 7.206 ; 7.256 ; 7.918 ; 7.987 ;
; statusC    ; ld_PC       ; 4.453 ;       ;       ; 5.068 ;
; statusC    ; ld_Z        ; 7.198 ; 7.241 ; 7.909 ; 7.971 ;
; statusZ    ; ALU_op[1]   ; 6.416 ; 6.467 ; 7.058 ; 7.128 ;
; statusZ    ; DATA_Mux[1] ; 6.911 ; 6.950 ; 7.553 ; 7.611 ;
; statusZ    ; clr_B       ; 6.468 ; 6.523 ; 7.110 ; 7.184 ;
; statusZ    ; inc_PC      ; 4.545 ;       ;       ; 5.188 ;
; statusZ    ; ld_C        ; 7.317 ; 7.367 ; 8.078 ; 8.147 ;
; statusZ    ; ld_PC       ; 4.510 ;       ;       ; 5.160 ;
; statusZ    ; ld_Z        ; 7.309 ; 7.352 ; 8.069 ; 8.131 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+---------+--------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack ; -2.118  ; -0.286 ; -0.915   ; 0.065   ; -3.000              ;
;  INST[24]        ; -2.118  ; -0.286 ; -0.915   ; 0.065   ; -3.000              ;
;  clk             ; -0.641  ; 0.203  ; N/A      ; N/A     ; -3.000              ;
;  mclk            ; -1.166  ; 0.184  ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -11.766 ; -1.255 ; -6.164   ; 0.0     ; -17.311             ;
;  INST[24]        ; -8.187  ; -1.255 ; -6.164   ; 0.000   ; -3.000              ;
;  clk             ; -1.437  ; 0.000  ; N/A      ; N/A     ; -9.179              ;
;  mclk            ; -2.142  ; 0.000  ; N/A      ; N/A     ; -5.132              ;
+------------------+---------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; INST[*]   ; INST[24]   ; 4.760  ; 5.236 ; Fall       ; INST[24]        ;
;  INST[24] ; INST[24]   ; 2.510  ; 2.703 ; Fall       ; INST[24]        ;
;  INST[25] ; INST[24]   ; 4.170  ; 4.606 ; Fall       ; INST[24]        ;
;  INST[26] ; INST[24]   ; 4.673  ; 5.132 ; Fall       ; INST[24]        ;
;  INST[27] ; INST[24]   ; 3.749  ; 4.196 ; Fall       ; INST[24]        ;
;  INST[28] ; INST[24]   ; 4.466  ; 4.988 ; Fall       ; INST[24]        ;
;  INST[29] ; INST[24]   ; 4.698  ; 5.181 ; Fall       ; INST[24]        ;
;  INST[30] ; INST[24]   ; 4.245  ; 4.694 ; Fall       ; INST[24]        ;
;  INST[31] ; INST[24]   ; 4.760  ; 5.236 ; Fall       ; INST[24]        ;
; enable    ; clk        ; -0.056 ; 0.243 ; Rise       ; clk             ;
; INST[*]   ; mclk       ; 3.485  ; 4.000 ; Fall       ; mclk            ;
;  INST[28] ; mclk       ; 2.994  ; 3.487 ; Fall       ; mclk            ;
;  INST[29] ; mclk       ; 3.485  ; 4.000 ; Fall       ; mclk            ;
;  INST[30] ; mclk       ; 2.918  ; 3.329 ; Fall       ; mclk            ;
;  INST[31] ; mclk       ; 3.455  ; 3.890 ; Fall       ; mclk            ;
; clk       ; mclk       ; 1.055  ; 1.020 ; Fall       ; mclk            ;
+-----------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; INST[*]   ; INST[24]   ; 0.766  ; 0.216  ; Fall       ; INST[24]        ;
;  INST[24] ; INST[24]   ; 0.766  ; 0.216  ; Fall       ; INST[24]        ;
;  INST[25] ; INST[24]   ; -0.322 ; -0.874 ; Fall       ; INST[24]        ;
;  INST[26] ; INST[24]   ; 0.236  ; -0.394 ; Fall       ; INST[24]        ;
;  INST[27] ; INST[24]   ; 0.119  ; -0.382 ; Fall       ; INST[24]        ;
;  INST[28] ; INST[24]   ; 0.609  ; 0.085  ; Fall       ; INST[24]        ;
;  INST[29] ; INST[24]   ; 0.288  ; -0.329 ; Fall       ; INST[24]        ;
;  INST[30] ; INST[24]   ; 0.514  ; 0.081  ; Fall       ; INST[24]        ;
;  INST[31] ; INST[24]   ; 0.591  ; 0.029  ; Fall       ; INST[24]        ;
; enable    ; clk        ; 1.083  ; 0.919  ; Rise       ; clk             ;
; INST[*]   ; mclk       ; -0.675 ; -1.238 ; Fall       ; mclk            ;
;  INST[28] ; mclk       ; -0.901 ; -1.527 ; Fall       ; mclk            ;
;  INST[29] ; mclk       ; -0.812 ; -1.454 ; Fall       ; mclk            ;
;  INST[30] ; mclk       ; -0.675 ; -1.238 ; Fall       ; mclk            ;
;  INST[31] ; mclk       ; -0.941 ; -1.551 ; Fall       ; mclk            ;
; clk       ; mclk       ; -0.018 ; -0.224 ; Fall       ; mclk            ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; ALU_op[*]    ; INST[24]   ; 9.337  ; 9.254  ; Rise       ; INST[24]        ;
;  ALU_op[1]   ; INST[24]   ; 9.337  ; 9.254  ; Rise       ; INST[24]        ;
; DATA_Mux[*]  ; INST[24]   ; 9.960  ; 9.955  ; Rise       ; INST[24]        ;
;  DATA_Mux[1] ; INST[24]   ; 9.960  ; 9.955  ; Rise       ; INST[24]        ;
; clr_B        ; INST[24]   ; 9.438  ; 9.377  ; Rise       ; INST[24]        ;
; inc_PC       ; INST[24]   ; 6.453  ; 6.203  ; Rise       ; INST[24]        ;
; ld_C         ; INST[24]   ; 11.748 ; 11.673 ; Rise       ; INST[24]        ;
; ld_PC        ; INST[24]   ; 6.282  ; 6.021  ; Rise       ; INST[24]        ;
; ld_Z         ; INST[24]   ; 11.721 ; 11.639 ; Rise       ; INST[24]        ;
; ALU_op[*]    ; INST[24]   ; 11.128 ; 11.066 ; Fall       ; INST[24]        ;
;  ALU_op[0]   ; INST[24]   ; 9.435  ; 9.419  ; Fall       ; INST[24]        ;
;  ALU_op[1]   ; INST[24]   ; 9.337  ; 9.254  ; Fall       ; INST[24]        ;
;  ALU_op[2]   ; INST[24]   ; 11.128 ; 11.066 ; Fall       ; INST[24]        ;
; DATA_Mux[*]  ; INST[24]   ; 9.960  ; 9.955  ; Fall       ; INST[24]        ;
;  DATA_Mux[0] ; INST[24]   ; 9.236  ; 9.126  ; Fall       ; INST[24]        ;
;  DATA_Mux[1] ; INST[24]   ; 9.960  ; 9.955  ; Fall       ; INST[24]        ;
; IM_MUX1      ; INST[24]   ; 9.019  ; 8.877  ; Fall       ; INST[24]        ;
; IM_MUX2[*]   ; INST[24]   ; 8.637  ; 8.509  ; Fall       ; INST[24]        ;
;  IM_MUX2[0]  ; INST[24]   ; 8.557  ; 8.434  ; Fall       ; INST[24]        ;
;  IM_MUX2[1]  ; INST[24]   ; 8.637  ; 8.509  ; Fall       ; INST[24]        ;
; PC_Mux       ; INST[24]   ; 9.331  ; 9.303  ; Fall       ; INST[24]        ;
; REG_Mux      ; INST[24]   ; 9.715  ; 9.582  ; Fall       ; INST[24]        ;
; clr_A        ; INST[24]   ; 8.556  ; 8.429  ; Fall       ; INST[24]        ;
; clr_B        ; INST[24]   ; 9.438  ; 9.377  ; Fall       ; INST[24]        ;
; clr_C        ; INST[24]   ; 8.736  ; 8.600  ; Fall       ; INST[24]        ;
; clr_Z        ; INST[24]   ; 8.755  ; 8.622  ; Fall       ; INST[24]        ;
; inc_PC       ; INST[24]   ; 6.453  ; 6.203  ; Fall       ; INST[24]        ;
; ld_A         ; INST[24]   ; 9.605  ; 9.526  ; Fall       ; INST[24]        ;
; ld_B         ; INST[24]   ; 9.685  ; 9.555  ; Fall       ; INST[24]        ;
; ld_C         ; INST[24]   ; 11.748 ; 11.673 ; Fall       ; INST[24]        ;
; ld_IR        ; INST[24]   ; 9.165  ; 9.033  ; Fall       ; INST[24]        ;
; ld_PC        ; INST[24]   ; 6.282  ; 6.021  ; Fall       ; INST[24]        ;
; ld_Z         ; INST[24]   ; 11.721 ; 11.639 ; Fall       ; INST[24]        ;
; ALU_op[*]    ; clk        ; 9.471  ; 9.429  ; Rise       ; clk             ;
;  ALU_op[1]   ; clk        ; 9.471  ; 9.429  ; Rise       ; clk             ;
; DATA_Mux[*]  ; clk        ; 9.954  ; 9.970  ; Rise       ; clk             ;
;  DATA_Mux[1] ; clk        ; 9.954  ; 9.970  ; Rise       ; clk             ;
; T[*]         ; clk        ; 7.609  ; 7.635  ; Rise       ; clk             ;
;  T[0]        ; clk        ; 5.871  ; 5.790  ; Rise       ; clk             ;
;  T[1]        ; clk        ; 6.363  ; 6.270  ; Rise       ; clk             ;
;  T[2]        ; clk        ; 7.609  ; 7.635  ; Rise       ; clk             ;
; clr_B        ; clk        ; 9.426  ; 9.384  ; Rise       ; clk             ;
; inc_PC       ; clk        ; 7.841  ; 7.829  ; Rise       ; clk             ;
; ld_C         ; clk        ; 9.428  ; 9.392  ; Rise       ; clk             ;
; ld_PC        ; clk        ; 7.824  ; 7.763  ; Rise       ; clk             ;
; ld_Z         ; clk        ; 9.398  ; 9.356  ; Rise       ; clk             ;
; en           ; mclk       ; 6.654  ; 6.573  ; Fall       ; mclk            ;
; wen          ; mclk       ; 6.298  ; 6.225  ; Fall       ; mclk            ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ALU_op[*]    ; INST[24]   ; 4.395 ; 4.469 ; Rise       ; INST[24]        ;
;  ALU_op[1]   ; INST[24]   ; 4.395 ; 4.469 ; Rise       ; INST[24]        ;
; DATA_Mux[*]  ; INST[24]   ; 4.846 ; 4.940 ; Rise       ; INST[24]        ;
;  DATA_Mux[1] ; INST[24]   ; 4.846 ; 4.940 ; Rise       ; INST[24]        ;
; clr_B        ; INST[24]   ; 4.565 ; 4.183 ; Rise       ; INST[24]        ;
; inc_PC       ; INST[24]   ; 3.814 ; 3.465 ; Rise       ; INST[24]        ;
; ld_C         ; INST[24]   ; 4.338 ; 4.341 ; Rise       ; INST[24]        ;
; ld_PC        ; INST[24]   ; 3.779 ; 3.437 ; Rise       ; INST[24]        ;
; ld_Z         ; INST[24]   ; 4.395 ; 4.392 ; Rise       ; INST[24]        ;
; ALU_op[*]    ; INST[24]   ; 4.395 ; 4.469 ; Fall       ; INST[24]        ;
;  ALU_op[0]   ; INST[24]   ; 5.635 ; 5.745 ; Fall       ; INST[24]        ;
;  ALU_op[1]   ; INST[24]   ; 4.395 ; 4.469 ; Fall       ; INST[24]        ;
;  ALU_op[2]   ; INST[24]   ; 6.562 ; 6.772 ; Fall       ; INST[24]        ;
; DATA_Mux[*]  ; INST[24]   ; 4.846 ; 4.940 ; Fall       ; INST[24]        ;
;  DATA_Mux[0] ; INST[24]   ; 5.501 ; 5.540 ; Fall       ; INST[24]        ;
;  DATA_Mux[1] ; INST[24]   ; 4.846 ; 4.940 ; Fall       ; INST[24]        ;
; IM_MUX1      ; INST[24]   ; 5.358 ; 5.396 ; Fall       ; INST[24]        ;
; IM_MUX2[*]   ; INST[24]   ; 5.121 ; 5.136 ; Fall       ; INST[24]        ;
;  IM_MUX2[0]  ; INST[24]   ; 5.121 ; 5.136 ; Fall       ; INST[24]        ;
;  IM_MUX2[1]  ; INST[24]   ; 5.146 ; 5.157 ; Fall       ; INST[24]        ;
; PC_Mux       ; INST[24]   ; 5.568 ; 5.665 ; Fall       ; INST[24]        ;
; REG_Mux      ; INST[24]   ; 5.745 ; 5.805 ; Fall       ; INST[24]        ;
; clr_A        ; INST[24]   ; 5.102 ; 5.123 ; Fall       ; INST[24]        ;
; clr_B        ; INST[24]   ; 4.565 ; 4.183 ; Fall       ; INST[24]        ;
; clr_C        ; INST[24]   ; 5.204 ; 5.227 ; Fall       ; INST[24]        ;
; clr_Z        ; INST[24]   ; 5.216 ; 5.243 ; Fall       ; INST[24]        ;
; inc_PC       ; INST[24]   ; 3.814 ; 3.465 ; Fall       ; INST[24]        ;
; ld_A         ; INST[24]   ; 5.693 ; 5.772 ; Fall       ; INST[24]        ;
; ld_B         ; INST[24]   ; 5.733 ; 5.792 ; Fall       ; INST[24]        ;
; ld_C         ; INST[24]   ; 4.338 ; 4.341 ; Fall       ; INST[24]        ;
; ld_IR        ; INST[24]   ; 5.420 ; 5.446 ; Fall       ; INST[24]        ;
; ld_PC        ; INST[24]   ; 3.779 ; 3.437 ; Fall       ; INST[24]        ;
; ld_Z         ; INST[24]   ; 4.395 ; 4.392 ; Fall       ; INST[24]        ;
; ALU_op[*]    ; clk        ; 4.718 ; 4.831 ; Rise       ; clk             ;
;  ALU_op[1]   ; clk        ; 4.718 ; 4.831 ; Rise       ; clk             ;
; DATA_Mux[*]  ; clk        ; 5.070 ; 5.185 ; Rise       ; clk             ;
;  DATA_Mux[1] ; clk        ; 5.070 ; 5.185 ; Rise       ; clk             ;
; T[*]         ; clk        ; 3.328 ; 3.354 ; Rise       ; clk             ;
;  T[0]        ; clk        ; 3.328 ; 3.354 ; Rise       ; clk             ;
;  T[1]        ; clk        ; 3.599 ; 3.648 ; Rise       ; clk             ;
;  T[2]        ; clk        ; 4.435 ; 4.518 ; Rise       ; clk             ;
; clr_B        ; clk        ; 4.625 ; 4.751 ; Rise       ; clk             ;
; inc_PC       ; clk        ; 3.655 ; 3.714 ; Rise       ; clk             ;
; ld_C         ; clk        ; 4.703 ; 4.814 ; Rise       ; clk             ;
; ld_PC        ; clk        ; 4.075 ; 4.227 ; Rise       ; clk             ;
; ld_Z         ; clk        ; 4.696 ; 4.800 ; Rise       ; clk             ;
; en           ; mclk       ; 4.039 ; 4.090 ; Fall       ; mclk            ;
; wen          ; mclk       ; 3.856 ; 3.903 ; Fall       ; mclk            ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; INST[25]   ; ALU_op[1]   ; 11.479 ; 11.396 ; 12.001 ; 11.886 ;
; INST[25]   ; DATA_Mux[1] ; 12.102 ; 12.097 ; 12.623 ; 12.586 ;
; INST[25]   ; clr_B       ; 11.580 ; 11.519 ; 12.101 ; 12.008 ;
; INST[25]   ; inc_PC      ; 8.595  ;        ;        ; 8.936  ;
; INST[25]   ; ld_C        ; 12.466 ; 12.391 ; 12.923 ; 12.816 ;
; INST[25]   ; ld_PC       ; 8.424  ;        ;        ; 8.754  ;
; INST[25]   ; ld_Z        ; 12.439 ; 12.357 ; 12.897 ; 12.783 ;
; INST[26]   ; ALU_op[1]   ; 12.009 ; 11.894 ; 12.303 ; 12.220 ;
; INST[26]   ; DATA_Mux[1] ; 12.631 ; 12.594 ; 12.926 ; 12.921 ;
; INST[26]   ; clr_B       ; 12.109 ; 12.016 ; 12.404 ; 12.343 ;
; INST[26]   ; inc_PC      ;        ; 8.944  ; 9.419  ;        ;
; INST[26]   ; ld_C        ; 13.526 ; 13.451 ; 13.972 ; 13.897 ;
; INST[26]   ; ld_PC       ;        ; 8.762  ; 9.248  ;        ;
; INST[26]   ; ld_Z        ; 13.499 ; 13.417 ; 13.945 ; 13.863 ;
; INST[27]   ; ALU_op[1]   ; 11.583 ; 11.500 ; 12.107 ; 11.992 ;
; INST[27]   ; DATA_Mux[1] ; 12.206 ; 12.201 ; 12.729 ; 12.692 ;
; INST[27]   ; clr_B       ; 11.684 ; 11.623 ; 12.207 ; 12.114 ;
; INST[27]   ; inc_PC      ; 8.699  ;        ;        ; 9.042  ;
; INST[27]   ; ld_C        ; 13.270 ; 13.195 ; 13.681 ; 13.606 ;
; INST[27]   ; ld_PC       ; 8.528  ;        ;        ; 8.860  ;
; INST[27]   ; ld_Z        ; 13.243 ; 13.161 ; 13.654 ; 13.572 ;
; INST[28]   ; ALU_op[1]   ; 12.764 ; 12.681 ; 13.351 ; 13.236 ;
; INST[28]   ; DATA_Mux[1] ; 13.387 ; 13.382 ; 13.973 ; 13.936 ;
; INST[28]   ; clr_B       ; 12.865 ; 12.804 ; 13.451 ; 13.358 ;
; INST[28]   ; inc_PC      ; 9.215  ;        ;        ; 9.638  ;
; INST[28]   ; ld_C        ; 14.409 ; 14.302 ; 14.918 ; 14.843 ;
; INST[28]   ; ld_PC       ; 9.392  ; 9.301  ; 9.868  ; 9.797  ;
; INST[28]   ; ld_Z        ; 14.383 ; 14.269 ; 14.891 ; 14.809 ;
; INST[29]   ; ALU_op[1]   ; 12.997 ; 12.914 ; 13.544 ; 13.429 ;
; INST[29]   ; DATA_Mux[1] ; 13.620 ; 13.615 ; 14.166 ; 14.129 ;
; INST[29]   ; clr_B       ; 13.098 ; 13.037 ; 13.644 ; 13.551 ;
; INST[29]   ; inc_PC      ; 9.366  ;        ;        ; 9.759  ;
; INST[29]   ; ld_C        ; 14.622 ; 14.515 ; 15.100 ; 15.025 ;
; INST[29]   ; ld_PC       ; 9.625  ; 9.401  ; 9.952  ; 9.990  ;
; INST[29]   ; ld_Z        ; 14.596 ; 14.482 ; 15.073 ; 14.991 ;
; INST[30]   ; ALU_op[1]   ; 12.536 ; 12.453 ; 13.033 ; 12.918 ;
; INST[30]   ; DATA_Mux[1] ; 13.159 ; 13.154 ; 13.655 ; 13.618 ;
; INST[30]   ; clr_B       ; 12.637 ; 12.576 ; 13.133 ; 13.040 ;
; INST[30]   ; inc_PC      ; 8.989  ;        ;        ; 9.359  ;
; INST[30]   ; ld_C        ; 14.174 ; 14.099 ; 14.636 ; 14.529 ;
; INST[30]   ; ld_PC       ; 9.164  ; 8.959  ; 9.522  ; 9.528  ;
; INST[30]   ; ld_Z        ; 14.147 ; 14.065 ; 14.610 ; 14.496 ;
; INST[31]   ; ALU_op[1]   ; 13.100 ; 12.985 ; 13.526 ; 13.443 ;
; INST[31]   ; DATA_Mux[1] ; 13.722 ; 13.685 ; 14.149 ; 14.144 ;
; INST[31]   ; clr_B       ; 13.200 ; 13.107 ; 13.627 ; 13.566 ;
; INST[31]   ; inc_PC      ;        ; 9.382  ; 9.950  ;        ;
; INST[31]   ; ld_C        ; 14.701 ; 14.594 ; 15.164 ; 15.089 ;
; INST[31]   ; ld_PC       ; 9.535  ; 9.593  ; 10.154 ; 9.930  ;
; INST[31]   ; ld_Z        ; 14.675 ; 14.561 ; 15.137 ; 15.055 ;
; enable     ; ALU_op[1]   ; 7.379  ;        ;        ; 7.432  ;
; enable     ; DATA_Mux[1] ; 7.862  ;        ;        ; 7.973  ;
; enable     ; clr_B       ; 7.334  ;        ;        ; 7.387  ;
; enable     ; inc_PC      ; 6.301  ;        ;        ; 6.378  ;
; enable     ; ld_C        ; 7.336  ;        ;        ; 7.395  ;
; enable     ; ld_PC       ; 6.226  ;        ;        ; 6.312  ;
; enable     ; ld_Z        ; 7.306  ;        ;        ; 7.359  ;
; statusC    ; ALU_op[1]   ; 11.615 ; 11.500 ; 11.972 ; 11.889 ;
; statusC    ; DATA_Mux[1] ; 12.237 ; 12.200 ; 12.595 ; 12.590 ;
; statusC    ; clr_B       ; 11.715 ; 11.622 ; 12.073 ; 12.012 ;
; statusC    ; ld_C        ; 13.151 ; 13.044 ; 13.536 ; 13.461 ;
; statusC    ; ld_PC       ; 8.026  ;        ;        ; 8.365  ;
; statusC    ; ld_Z        ; 13.125 ; 13.011 ; 13.509 ; 13.427 ;
; statusZ    ; ALU_op[1]   ; 11.705 ; 11.590 ; 12.134 ; 12.051 ;
; statusZ    ; DATA_Mux[1] ; 12.327 ; 12.290 ; 12.757 ; 12.752 ;
; statusZ    ; clr_B       ; 11.805 ; 11.712 ; 12.235 ; 12.174 ;
; statusZ    ; inc_PC      ; 8.252  ;        ;        ; 8.612  ;
; statusZ    ; ld_C        ; 13.300 ; 13.193 ; 13.800 ; 13.725 ;
; statusZ    ; ld_PC       ; 8.318  ;        ;        ; 8.709  ;
; statusZ    ; ld_Z        ; 13.274 ; 13.160 ; 13.773 ; 13.691 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; INST[25]   ; ALU_op[1]   ; 6.408 ; 5.258 ; 5.753 ; 7.005 ;
; INST[25]   ; DATA_Mux[1] ; 5.817 ; 5.911 ; 6.422 ; 6.512 ;
; INST[25]   ; clr_B       ; 5.407 ; 6.534 ; 7.006 ; 6.095 ;
; INST[25]   ; inc_PC      ; 4.712 ;       ;       ; 5.335 ;
; INST[25]   ; ld_C        ; 7.068 ; 5.009 ; 5.555 ; 7.531 ;
; INST[25]   ; ld_PC       ; 4.677 ;       ;       ; 5.307 ;
; INST[25]   ; ld_Z        ; 5.065 ; 5.058 ; 5.609 ; 5.609 ;
; INST[26]   ; ALU_op[1]   ; 5.320 ; 5.379 ; 5.880 ; 5.976 ;
; INST[26]   ; DATA_Mux[1] ; 6.041 ; 5.606 ; 6.095 ; 6.763 ;
; INST[26]   ; clr_B       ; 5.329 ; 6.712 ; 7.252 ; 6.014 ;
; INST[26]   ; inc_PC      ;       ; 4.986 ; 5.504 ;       ;
; INST[26]   ; ld_C        ; 5.125 ; 5.113 ; 5.653 ; 5.678 ;
; INST[26]   ; ld_PC       ;       ; 4.958 ; 5.469 ;       ;
; INST[26]   ; ld_Z        ; 5.183 ; 5.166 ; 5.711 ; 5.731 ;
; INST[27]   ; ALU_op[1]   ; 5.272 ; 5.330 ; 5.816 ; 5.919 ;
; INST[27]   ; DATA_Mux[1] ; 5.478 ; 5.572 ; 6.052 ; 6.147 ;
; INST[27]   ; clr_B       ; 6.508 ; 5.357 ; 5.799 ; 7.106 ;
; INST[27]   ; inc_PC      ; 4.760 ;       ;       ; 5.380 ;
; INST[27]   ; ld_C        ; 5.214 ; 5.201 ; 5.765 ; 5.794 ;
; INST[27]   ; ld_PC       ; 4.725 ;       ;       ; 5.352 ;
; INST[27]   ; ld_Z        ; 5.269 ; 5.251 ; 5.819 ; 5.843 ;
; INST[28]   ; ALU_op[1]   ; 5.506 ; 5.285 ; 5.938 ; 6.180 ;
; INST[28]   ; DATA_Mux[1] ; 6.058 ; 5.639 ; 6.290 ; 6.749 ;
; INST[28]   ; clr_B       ; 6.049 ; 5.205 ; 5.845 ; 6.749 ;
; INST[28]   ; inc_PC      ; 5.050 ;       ;       ; 5.766 ;
; INST[28]   ; ld_C        ; 5.508 ; 5.268 ; 5.923 ; 6.122 ;
; INST[28]   ; ld_PC       ; 5.015 ; 5.192 ; 5.754 ; 5.692 ;
; INST[28]   ; ld_Z        ; 5.501 ; 5.254 ; 5.916 ; 6.108 ;
; INST[29]   ; ALU_op[1]   ; 5.551 ; 5.379 ; 6.022 ; 6.194 ;
; INST[29]   ; DATA_Mux[1] ; 6.004 ; 5.733 ; 6.374 ; 6.548 ;
; INST[29]   ; clr_B       ; 5.559 ; 5.299 ; 5.929 ; 6.114 ;
; INST[29]   ; inc_PC      ; 5.128 ;       ;       ; 5.825 ;
; INST[29]   ; ld_C        ; 5.624 ; 5.362 ; 6.007 ; 6.177 ;
; INST[29]   ; ld_PC       ; 5.093 ; 5.247 ; 5.858 ; 5.776 ;
; INST[29]   ; ld_Z        ; 5.617 ; 5.348 ; 6.000 ; 6.163 ;
; INST[30]   ; ALU_op[1]   ; 5.173 ; 5.366 ; 5.882 ; 5.725 ;
; INST[30]   ; DATA_Mux[1] ; 5.525 ; 5.720 ; 6.371 ; 6.079 ;
; INST[30]   ; clr_B       ; 5.080 ; 5.286 ; 5.926 ; 5.645 ;
; INST[30]   ; inc_PC      ; 4.923 ;       ;       ; 5.581 ;
; INST[30]   ; ld_C        ; 5.158 ; 5.349 ; 5.951 ; 5.708 ;
; INST[30]   ; ld_PC       ; 4.888 ; 4.927 ; 5.494 ; 5.553 ;
; INST[30]   ; ld_Z        ; 5.151 ; 5.335 ; 5.944 ; 5.694 ;
; INST[31]   ; ALU_op[1]   ; 5.573 ; 5.395 ; 6.034 ; 6.207 ;
; INST[31]   ; DATA_Mux[1] ; 6.022 ; 5.749 ; 6.386 ; 6.561 ;
; INST[31]   ; clr_B       ; 5.577 ; 5.315 ; 5.941 ; 6.127 ;
; INST[31]   ; inc_PC      ;       ; 5.245 ; 5.787 ;       ;
; INST[31]   ; ld_C        ; 5.636 ; 5.378 ; 6.019 ; 6.190 ;
; INST[31]   ; ld_PC       ; 5.164 ; 5.217 ; 5.752 ; 5.788 ;
; INST[31]   ; ld_Z        ; 5.629 ; 5.364 ; 6.012 ; 6.176 ;
; enable     ; ALU_op[1]   ; 3.743 ;       ;       ; 4.045 ;
; enable     ; DATA_Mux[1] ; 4.095 ;       ;       ; 4.399 ;
; enable     ; clr_B       ; 3.650 ;       ;       ; 3.965 ;
; enable     ; inc_PC      ; 2.789 ;       ;       ; 3.125 ;
; enable     ; ld_C        ; 3.728 ;       ;       ; 4.028 ;
; enable     ; ld_PC       ; 3.408 ;       ;       ; 3.800 ;
; enable     ; ld_Z        ; 3.721 ;       ;       ; 4.014 ;
; statusC    ; ALU_op[1]   ; 6.350 ; 6.401 ; 6.898 ; 6.968 ;
; statusC    ; DATA_Mux[1] ; 6.845 ; 6.884 ; 7.393 ; 7.451 ;
; statusC    ; clr_B       ; 6.402 ; 6.457 ; 6.950 ; 7.024 ;
; statusC    ; ld_C        ; 7.206 ; 7.256 ; 7.918 ; 7.987 ;
; statusC    ; ld_PC       ; 4.453 ;       ;       ; 5.068 ;
; statusC    ; ld_Z        ; 7.198 ; 7.241 ; 7.909 ; 7.971 ;
; statusZ    ; ALU_op[1]   ; 6.416 ; 6.467 ; 7.058 ; 7.128 ;
; statusZ    ; DATA_Mux[1] ; 6.911 ; 6.950 ; 7.553 ; 7.611 ;
; statusZ    ; clr_B       ; 6.468 ; 6.523 ; 7.110 ; 7.184 ;
; statusZ    ; inc_PC      ; 4.545 ;       ;       ; 5.188 ;
; statusZ    ; ld_C        ; 7.317 ; 7.367 ; 8.078 ; 8.147 ;
; statusZ    ; ld_PC       ; 4.510 ;       ;       ; 5.160 ;
; statusZ    ; ld_Z        ; 7.309 ; 7.352 ; 8.069 ; 8.131 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; PC_Mux        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IM_MUX1       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; REG_Mux       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IM_MUX2[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IM_MUX2[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_Mux[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_Mux[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ALU_op[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ALU_op[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ALU_op[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; inc_PC        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ld_PC         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; clr_IR        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ld_IR         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; clr_A         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; clr_B         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; clr_C         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; clr_Z         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ld_A          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ld_B          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ld_C          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ld_Z          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; T[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; T[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; T[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; wen           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; en            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; INST[0]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INST[1]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INST[2]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INST[3]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INST[4]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INST[5]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INST[6]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INST[7]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INST[8]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INST[9]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INST[10]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INST[11]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INST[12]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INST[13]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INST[14]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INST[15]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INST[16]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INST[17]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INST[18]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INST[19]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INST[20]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INST[21]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INST[22]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INST[23]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; enable         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INST[25]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INST[27]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INST[26]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INST[24]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INST[31]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INST[30]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INST[29]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INST[28]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; statusZ        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; statusC        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mclk           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; PC_Mux        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; IM_MUX1       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; REG_Mux       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; IM_MUX2[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; IM_MUX2[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; DATA_Mux[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; DATA_Mux[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; ALU_op[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; ALU_op[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; ALU_op[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; inc_PC        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; ld_PC         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; clr_IR        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; ld_IR         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; clr_A         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; clr_B         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; clr_C         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; clr_Z         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; ld_A          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; ld_B          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; ld_C          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; ld_Z          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; T[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; T[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; T[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; wen           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; en            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.0343 V           ; 0.156 V                              ; 0.09 V                               ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.0343 V          ; 0.156 V                             ; 0.09 V                              ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; PC_Mux        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; IM_MUX1       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; REG_Mux       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; IM_MUX2[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; IM_MUX2[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; DATA_Mux[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; DATA_Mux[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; ALU_op[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; ALU_op[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; ALU_op[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; inc_PC        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; ld_PC         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; clr_IR        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; ld_IR         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; clr_A         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; clr_B         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; clr_C         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; clr_Z         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; ld_A          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; ld_B          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; ld_C          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; ld_Z          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; T[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; T[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; T[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; wen           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; en            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00433 V          ; 0.088 V                              ; 0.007 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00433 V         ; 0.088 V                             ; 0.007 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; PC_Mux        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; IM_MUX1       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; REG_Mux       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; IM_MUX2[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; IM_MUX2[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; DATA_Mux[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; DATA_Mux[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; ALU_op[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; ALU_op[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; ALU_op[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; inc_PC        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; ld_PC         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; clr_IR        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; ld_IR         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; clr_A         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; clr_B         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; clr_C         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; clr_Z         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; ld_A          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; ld_B          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; ld_C          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; ld_Z          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; T[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; T[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; T[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; wen           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; en            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0546 V           ; 0.144 V                              ; 0.087 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0546 V          ; 0.144 V                             ; 0.087 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 6        ; 0        ; 0        ; 0        ;
; clk        ; INST[24] ; 0        ; 0        ; 7        ; 0        ;
; INST[24]   ; INST[24] ; 0        ; 0        ; 10       ; 10       ;
; clk        ; mclk     ; 0        ; 0        ; 8        ; 2        ;
; mclk       ; mclk     ; 0        ; 0        ; 0        ; 2        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 6        ; 0        ; 0        ; 0        ;
; clk        ; INST[24] ; 0        ; 0        ; 7        ; 0        ;
; INST[24]   ; INST[24] ; 0        ; 0        ; 10       ; 10       ;
; clk        ; mclk     ; 0        ; 0        ; 8        ; 2        ;
; mclk       ; mclk     ; 0        ; 0        ; 0        ; 2        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; INST[24] ; 0        ; 0        ; 10       ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; INST[24] ; 0        ; 0        ; 10       ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 189   ; 189  ;
; Unconstrained Output Ports      ; 26    ; 26   ;
; Unconstrained Output Port Paths ; 104   ; 104  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.0.2 Build 209 09/17/2014 SJ Full Version
    Info: Processing started: Wed Mar 27 14:56:37 2019
Info: Command: quartus_sta control -c control
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Warning (335093): TimeQuest Timing Analyzer is analyzing 14 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'control.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name mclk mclk
    Info (332105): create_clock -period 1.000 -name INST[24] INST[24]
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "ld_Z$latch|datac"
    Warning (332126): Node "ld_Z$latch|combout"
    Warning (332126): Node "ld_Z$latch~0|datad"
    Warning (332126): Node "ld_Z$latch~0|combout"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "ld_C$latch|datac"
    Warning (332126): Node "ld_C$latch|combout"
    Warning (332126): Node "ld_C$latch~0|datad"
    Warning (332126): Node "ld_C$latch~0|combout"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "clr_B$latch|dataa"
    Warning (332126): Node "clr_B$latch|combout"
    Warning (332126): Node "clr_B$latch~0|datad"
    Warning (332126): Node "clr_B$latch~0|combout"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "ALU_op[1]$latch|datac"
    Warning (332126): Node "ALU_op[1]$latch|combout"
    Warning (332126): Node "ALU_op[1]$latch~0|datad"
    Warning (332126): Node "ALU_op[1]$latch~0|combout"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "DATA_Mux[1]$latch|datab"
    Warning (332126): Node "DATA_Mux[1]$latch|combout"
    Warning (332126): Node "DATA_Mux[1]$latch~0|datad"
    Warning (332126): Node "DATA_Mux[1]$latch~0|combout"
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.118
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.118              -8.187 INST[24] 
    Info (332119):    -1.166              -2.142 mclk 
    Info (332119):    -0.641              -1.437 clk 
Info (332146): Worst-case hold slack is -0.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.201              -0.463 INST[24] 
    Info (332119):     0.356               0.000 mclk 
    Info (332119):     0.391               0.000 clk 
Info (332146): Worst-case recovery slack is -0.915
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.915              -6.164 INST[24] 
Info (332146): Worst-case removal slack is 0.370
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.370               0.000 INST[24] 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -9.000 clk 
    Info (332119):    -3.000              -5.000 mclk 
    Info (332119):    -3.000              -3.000 INST[24] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.939
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.939              -7.558 INST[24] 
    Info (332119):    -0.982              -1.848 mclk 
    Info (332119):    -0.450              -0.902 clk 
Info (332146): Worst-case hold slack is -0.193
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.193              -0.331 INST[24] 
    Info (332119):     0.311               0.000 mclk 
    Info (332119):     0.365               0.000 clk 
Info (332146): Worst-case recovery slack is -0.806
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.806              -5.627 INST[24] 
Info (332146): Worst-case removal slack is 0.455
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.455               0.000 INST[24] 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -9.000 clk 
    Info (332119):    -3.000              -5.000 mclk 
    Info (332119):    -3.000              -3.000 INST[24] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.773
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.773              -0.886 INST[24] 
    Info (332119):    -0.168              -0.181 mclk 
    Info (332119):     0.040               0.000 clk 
Info (332146): Worst-case hold slack is -0.286
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.286              -1.255 INST[24] 
    Info (332119):     0.184               0.000 mclk 
    Info (332119):     0.203               0.000 clk 
Info (332146): Worst-case recovery slack is -0.060
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.060              -0.060 INST[24] 
Info (332146): Worst-case removal slack is 0.065
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.065               0.000 INST[24] 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -9.179 clk 
    Info (332119):    -3.000              -5.132 mclk 
    Info (332119):    -3.000              -3.000 INST[24] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 30 warnings
    Info: Peak virtual memory: 825 megabytes
    Info: Processing ended: Wed Mar 27 14:56:42 2019
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:02


