[toc]

## 总线定义及分类

总线是一组公用导线，是计算机系统的重要组成部分。
它是计算机系统中模块（或子系统）之间传输数据、地址和控制信息的公共通道。
通过总线，可以实现各部件之间的数据和命令的传输。

- 简化软、硬件的设计。
- 简化系统结构。
- 易于系统扩展。
- 便于系统更新。
- 便于调试和维修。

### 总线的分类

- 按连接对象
	- 内总线
	- 外总线
- 按传输信息
	- 数据总线
	- 地址总线
	- 控制总线
- 按握手技术和联络方式
	- 同步传输总线
	- 异步传输总线
- 按传输格式
	- 并行总线
	- 串行总线
- 按功能分类
	- **片内总线**
	- **元件级总线**
	- **系统总线**
	- **通信总线**

在微型计算机系统中，系统总线主要有 STD、PC/XT、ISA/EISA、MCA、PCI 等。

## 几种常用芯片

### 三态门

![74LS244 的内部电路](http://oxnec2zdn.bkt.clouddn.com/microcomputer/74LS244Internal.png)

![74LS244 的引脚图](http://oxnec2zdn.bkt.clouddn.com/microcomputer/74LS244Yinjiao.png)

|<span style="text-decoration:overline;">G</span>|A|Y|
|-|-|-|
|0|0|0|
|0|1|1|
|1|X|高阻|

### 双向三态门

![74LS245 的内部电路](http://oxnec2zdn.bkt.clouddn.com/microcomputer/74LS245Internal.png)

![74LS245 的引脚图](http://oxnec2zdn.bkt.clouddn.com/microcomputer/74LS245Yinjiao.png)

|<span style="text-decoration:overline;">E</span>|DIR|说明|
|-|-|-|
|0|0|A &larr; B|
|0|1|A &rarr; B|
|1|X|高阻|

### 锁存器

![74LS373 的时序关系](http://oxnec2zdn.bkt.clouddn.com/microcomputer/74LS373Time.png)

![74LS373 的引脚图](http://oxnec2zdn.bkt.clouddn.com/microcomputer/74LS373Yinjiao.png)

|<span style="text-decoration:overline;">OE</span>|G|D<sub>i</sub>|Q<sub>i</sub>|
|-|-|-|-|
|0|1|0|0|
|0|1|1|1|
|0|0|X|保持|
|1|X|X|高阻|

## 8086 的引脚功能和时序

8086 微处理器采用 40 条引脚的双列直插式封装。
为了减少引脚，采用 **分时复用** 的地址/数据总线。

![8086 微处理器引脚图](http://oxnec2zdn.bkt.clouddn.com/microcomputer/8086Yinjiao.png)

- 引脚 1 和引脚 20（GND）为接地端。
- 引脚 40（V<sub>cc</sub>）为电源输入端。

- 8086 微处理器有两种工作方式：
	- **最小方式**
		- 系统只有一个微处理器，即 8086。
		- 系统所需要的控制信号全部由 8086 直接产生。
	- **最大方式**
		- 系统有两个或两个以上的微处理器。
		- 除了主处理器 8086 以外，还可能有协处理器。

> 所有带有上划线的引脚表示 **低电平有效**。

### 最小方式下引脚功能及时序

#### MN/<span style="text-decoration:overline;">MX</span>（输入）

工作方式控制线。
接 +5V 时，CPU 处于最小工作方式。
接地时，CPU 处于最大工作方式。

#### CLK（输入）

时钟信号输入端。
时钟信号占空比为 33% 时是最佳状态。

- 微处理器是在统一的时钟信号 CLK 控制下，按节拍进行工作的。
- 一个 **CLK 周期** 称为一个 **时钟周期**，它是 CPU 的 **最小工作节拍**。
- 一个总线周期至少包括 **4** 个时钟周期 T<sub>1</sub>、T<sub>2</sub>、T<sub>3</sub>、T<sub>4</sub>。
- CPU 执行一条指令的时间称为 **指令周期**。
- 在 CPU 执行访问存储器或 I/O 接口时，如果存储器或 I/O 的存取速度不够快，就需要在总线周期内插入 **等待状态 T<sub>w</sub>** 形成较长的总线周期。
- 在 CPU 不访问外部总线时，总线进入 **空闲状态 T<sub>1<sub>**。

#### RESET（输入）

系统复位信号。
至少保持 **4 个时钟周期的高电平** 才有效。

- 当 RESET 信号有效时，CPU 清除 IP/DS/ES/SS/PSW 和指令队列为 0，并置 CS 为 **0FFFFH**。

> 复位后物理地址为 0FFFF0H。

#### AD<sub>15</sub> - AD<sub>0</sub>（输入/输出、三态）

地址/数据引脚。
分时复用。

- 在 T<sub>1</sub> 状态下输出地址信号。
- 在 T<sub>2</sub> - T<sub>4</sub> 状态下输入/输出数据。

#### A<sub>19</sub>/S<sub>6</sub> - A<sub>16</sub>/S<sub>3</sub>（输出、三态）

地址/状态信号线。
分时复用。

- 在 T<sub>1</sub> 状态下输出地址信号。
- 在 T<sub>2</sub> - T<sub>4</sub> 状态下输出状态信息。
	- 其中，S<sub>6</sub> 始终为低电平，S<sub>5</sub> 是 PSW 的中断允许标志位 IP 的当前状态。

|S<sub>4</sub>|S<sub>3</sub>|段寄存器|
|-|-|-|
|0|0|ES|
|0|1|SS|
|1|0|CS（或I/O，中断响应）|
|1|1|DS|

> 20 条引脚在总线周期 T<sub>1</sub> 状态输出地址，
> 为了使地址信息在总线走起的其他 T 状态仍保持有效，总线控制逻辑必须有地址锁存器。

#### <span style="text-decoration:overline;">BHE</span>/S<sub>7</sub>（输出，三态）

<span style="text-decoration:overline;">BHE</span> 有效表示使用高 8 位数据线 AD<sub>15</sub> - AD<sub>8</sub>
S<sub>7</sub> 目前还没有定义。

|操作|<span style="text-decoration:overline;">BHE</span>|A<sub>0</sub>|使用的数据引脚|
|-|-|-|-|
|读或写偶地址的一个字|0|0|AD<sub>15</sub>~AD<sub>7<sub>|
|读或写偶地址的一个字节|1|0|AD<sub>7</sub>~AD<sub>0</sub>|
|读或写奇地址的一个字节|0|1|AD<sub>15</sub>~AD<sub>7<sub>|
|读或写奇地址的一个字|0|1|AD<sub>15</sub>~AD<sub>7</sub>（第一个总线周期存取低位数据字节）|
|读或写奇地址的一个字|1|0|AD<sub>7</sub>~AD<sub>0</sub>（第二个总线周期存取低位数据字节）|

#### ALE（输出）

地址锁存允许信号。

ALE 有效时，表示地址线上的信息有效。
利用下降沿将地址和 <span style="text-decoration:overline;">BHE</span> 信号锁存在锁存器中。

![地址总线工作原理](http://oxnec2zdn.bkt.clouddn.com/microcomputer/AddressBus.png)

#### DT/<span style="text-decoration:overline;">R</span>（输出，三态）

数据收/发信号。

- 低电平：表示 CPU 接收数据（读操作）。
- 高电平：表示 CPU 发送数据（写操作）。

> 用于控制双向三态门的方向 DIR。

#### <span style="text-decoration:overline;">DEN</span>（输出，三态）

数据允许信号。

- 低电平：表示接收或发送的数据有效。
- 高电平：表示数据无效。

![CPU 读取数据时序图](http://oxnec2zdn.bkt.clouddn.com/microcomputer/CPUReadTimeTable.png)

![CPU 写入数据时序图](http://oxnec2zdn.bkt.clouddn.com/microcomputer/CPUWriteTimeTable.png)

> CPU 先输出地址，再输入数据，需要一个时钟周期由输出状态转为输入状态。

![数据总线工作原理](http://oxnec2zdn.bkt.clouddn.com/microcomputer/DataBus.png)

#### <span style="text-decoration:overline;">WR</span>（输出，三态）

写信号。
有效时，表示 CPU 正在执行写入操作。（T<sub>2</sub> - T<sub>4</sub> 有效）

#### <span style="text-decoration:overline;">RD</span>（输出，三态）

读信号。
有效时，表示 CPU 正在执行读取操作。（T<sub>2</sub> - T<sub>4</sub> 有效）

#### M/<span style="text-decoration:overline;">IO</span>（输出，三态）

存储器与I/O端口区分信号

- 高电平时，表示 CPU 访问存储器。
- 低电平时，表示 CPU 访问 I/O 端口。

#### READY（输入）

准备信号。

CPU 在 T<sub>3</sub> 状态检测 READY 信号:

- 如果 READY 为低电平，则插入等待状态 T<sub>w</sub>，同时再次检测 READY 信号。
- 直到 READY 为高电平，则进入 T<sub>4</sub> 状态，完成本次总线周期。

#### <span style="text-decoration:overline;">TEST</span>（输入）

测试信号。

当 CPU 执行 WAIT 指令的操作时，每隔 5 个时钟周期对 <span style="text-decoration:overline;">TEST</span> 输入端进行一次测试。

- 当 <span style="text-decoration:overline;">TEST</span> 为高电平时，CPU 继续处于等待状态。
- 当 <span style="text-decoration:overline;">TEST</span> 为低电平时，CPU 继续执行下一条指令。

#### NMI（输入）

外部非可屏蔽中断请求信号。

- 条件：NMI 出现上升沿。
- 动作：CPU 在执行完现行指令后，立即进入中断服务子程序。。

#### INTR（输入）

外部可屏蔽中断请求信号。

- 条件：INTR 高电平且 IF = 1。
- 动作：CPU 发出中断响应信号，从外设读取中断类型号，进入中断服务子程序。

#### <span style="text-decoration:overline;">INTA</span>（输出）

中断响应信号。

在相邻的两个总线周期中输出两个负脉冲。

#### HOLD（输入）

总线使用请求信号。

响应过程：

- 外部设备向CPU发出总线使用请求（HOLD 高电平）。
- CPU 让出总线控制权，给出 HLDA 信号。
- 外部设备撤消 HOLD 信号，CPU 恢复对总线的控制权。

#### HLDA（输出）

总线使用请求的应答信号。

CPU 让出总线控制权，使 CPU 所有具有三态的引脚处于高阻状态。

![HOLD 和 HLDA 时序图](http://oxnec2zdn.bkt.clouddn.com/microcomputer/HOLDandHLDA.png)

### 最大方式下引脚定义及时序

略

## 系统总线的形成

略

## 8086 与 8088 的差异

Intel 8086/8088 CPU 属第三代微处理器，均有 20 条地址线，直接寻址能力达 1MB。
但 8088 与 8086 之间也有一些不同之处，具体表现为：

- 在 CPU 内部，8086 CPU 的指令队列寄存器由 6 字节组成，而 8088 CPU 的指令队列寄存器由 4 字节组成。
- 在 CPU 外部，8088 与 8086 的差异表现为：
	- 8086 CPU 中的 AD<sub>15</sub> - AD<sub>8</sub> 在 8088 中为单一的地址总线 A<sub>15</sub> - A<sub>8</sub>（输出，三态），只用于
输出地址。
	- 在最小方式下，8088 中的引脚 IO/<span style="text-decoration:overline;">M</span> 与 8086 的 M/<span style="text-decoration:overline;">IO</span> 相对应，但信号极性与 8086 相反。
	- 8086 中的引脚 <span style="text-decoration:overline;">BHE</span>/S<sub>7</sub> 在 8088 中为 <span style="text-decoration:overline;">SS<sub>0</sub></span>（输出）。
