# baidukunlun
axi_register_slice 文件夹下是 RTL代码和tb
tb_demo 文件夹下是 makefile

如果文件位置或文件名发生改变，直接去verilog.f文件中做相应修改即可
tb 文件中的例化模块名 改为 tb_top