[Inputs]
clk
reset
=seg[31:0]=
[Outputs]
a
b
c
d
e
f
g
=anodes[7:0]=
[BiDir]
[ATTRIBUTES]
VeriModel display_controller

