# Projeto de Organização e Arquitetura de Computadores

Este repositório contém a implementação, em SystemVerilog, de processadores RISC-V nos estilos monociclo e com pipeline.

## Descrição

- **monociclo**: Implementação de um processador RISC-V monociclo.
- **pipelined**: Implementação de um processador RISC-V com pipeline.
- **input**: Arquivos de teste para simulação dos processadores.

Cada implementação possui seus próprios módulos SystemVerilog e testbenches para validação.
