Fitter report for proj0
Tue Nov 23 17:39:03 2021
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. I/O Assignment Warnings
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter DSP Block Usage Summary
 29. DSP Block Details
 30. Routing Usage Summary
 31. LAB Logic Elements
 32. LAB-wide Signals
 33. LAB Signals Sourced
 34. LAB Signals Sourced Out
 35. LAB Distinct Inputs
 36. I/O Rules Summary
 37. I/O Rules Details
 38. I/O Rules Matrix
 39. Fitter Device Options
 40. Operating Settings and Conditions
 41. Estimated Delay Added for Hold Timing Summary
 42. Estimated Delay Added for Hold Timing Details
 43. Fitter Messages
 44. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Tue Nov 23 17:39:03 2021       ;
; Quartus Prime Version              ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name                      ; proj0                                       ;
; Top-level Entity Name              ; proj0                                       ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M50DAF484C6GES                            ;
; Timing Models                      ; Preliminary                                 ;
; Total logic elements               ; 41,835 / 49,760 ( 84 % )                    ;
;     Total combinational functions  ; 41,710 / 49,760 ( 84 % )                    ;
;     Dedicated logic registers      ; 1,072 / 49,760 ( 2 % )                      ;
; Total registers                    ; 1072                                        ;
; Total pins                         ; 21 / 360 ( 6 % )                            ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 1,677,312 ( 0 % )                       ;
; Embedded Multiplier 9-bit elements ; 16 / 288 ( 6 % )                            ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M50DAF484C6GES                      ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.32        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   4.8%      ;
;     Processor 3            ;   4.7%      ;
;     Processor 4            ;   4.6%      ;
;     Processor 5            ;   4.5%      ;
;     Processor 6            ;   4.5%      ;
;     Processor 7            ;   4.4%      ;
;     Processor 8            ;   4.4%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                 ;
+-----------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------------------+------------------+-----------------------+
; Node            ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                        ; Destination Port ; Destination Port Name ;
+-----------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------------------+------------------+-----------------------+
; e[2].height[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; hw_image_generator:U3|lpm_mult:Mult19|mult_dfs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; e[2].height[2]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; e[2].height[2]~_Duplicate_1                                             ; Q                ;                       ;
; e[2].height[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; hw_image_generator:U3|lpm_mult:Mult19|mult_dfs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; e[2].height[4]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; e[2].height[4]~_Duplicate_1                                             ; Q                ;                       ;
; e[2].height[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; hw_image_generator:U3|lpm_mult:Mult19|mult_dfs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; e[2].height[5]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; e[2].height[5]~_Duplicate_1                                             ; Q                ;                       ;
; e[2].imageID[7] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; hw_image_generator:U3|lpm_mult:Mult19|mult_dfs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; e[2].imageID[7] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; e[2].imageID[7]~_Duplicate_1                                            ; Q                ;                       ;
; e[2].len[1]     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; hw_image_generator:U3|lpm_mult:Mult19|mult_dfs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; e[2].len[1]     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; e[2].len[1]~_Duplicate_1                                                ; Q                ;                       ;
; e[2].len[2]     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; hw_image_generator:U3|lpm_mult:Mult19|mult_dfs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; e[2].len[2]     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; e[2].len[2]~_Duplicate_1                                                ; Q                ;                       ;
; e[3].height[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; hw_image_generator:U3|lpm_mult:Mult18|mult_dfs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; e[3].height[2]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; e[3].height[2]~_Duplicate_1                                             ; Q                ;                       ;
; e[3].height[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; hw_image_generator:U3|lpm_mult:Mult18|mult_dfs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; e[3].height[4]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; e[3].height[4]~_Duplicate_1                                             ; Q                ;                       ;
; e[3].height[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; hw_image_generator:U3|lpm_mult:Mult18|mult_dfs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; e[3].height[5]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; e[3].height[5]~_Duplicate_1                                             ; Q                ;                       ;
; e[3].imageID[7] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; hw_image_generator:U3|lpm_mult:Mult18|mult_dfs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; e[3].imageID[7] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; e[3].imageID[7]~_Duplicate_1                                            ; Q                ;                       ;
; e[3].len[1]     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; hw_image_generator:U3|lpm_mult:Mult18|mult_dfs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; e[3].len[1]     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; e[3].len[1]~_Duplicate_1                                                ; Q                ;                       ;
; e[3].len[2]     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; hw_image_generator:U3|lpm_mult:Mult18|mult_dfs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; e[3].len[2]     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; e[3].len[2]~_Duplicate_1                                                ; Q                ;                       ;
; e[4].height[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; hw_image_generator:U3|lpm_mult:Mult17|mult_dfs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; e[4].height[2]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; e[4].height[2]~_Duplicate_1                                             ; Q                ;                       ;
; e[4].height[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; hw_image_generator:U3|lpm_mult:Mult17|mult_dfs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; e[4].height[4]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; e[4].height[4]~_Duplicate_1                                             ; Q                ;                       ;
; e[4].height[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; hw_image_generator:U3|lpm_mult:Mult17|mult_dfs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; e[4].height[5]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; e[4].height[5]~_Duplicate_1                                             ; Q                ;                       ;
; e[4].imageID[7] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; hw_image_generator:U3|lpm_mult:Mult17|mult_dfs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; e[4].imageID[7] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; e[4].imageID[7]~_Duplicate_1                                            ; Q                ;                       ;
; e[4].len[1]     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; hw_image_generator:U3|lpm_mult:Mult17|mult_dfs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; e[4].len[1]     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; e[4].len[1]~_Duplicate_1                                                ; Q                ;                       ;
; e[4].len[2]     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; hw_image_generator:U3|lpm_mult:Mult17|mult_dfs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; e[4].len[2]     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; e[4].len[2]~_Duplicate_1                                                ; Q                ;                       ;
; e[5].height[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; hw_image_generator:U3|lpm_mult:Mult16|mult_dfs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; e[5].height[2]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; e[5].height[2]~_Duplicate_1                                             ; Q                ;                       ;
; e[5].height[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; hw_image_generator:U3|lpm_mult:Mult16|mult_dfs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; e[5].height[4]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; e[5].height[4]~_Duplicate_1                                             ; Q                ;                       ;
; e[5].height[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; hw_image_generator:U3|lpm_mult:Mult16|mult_dfs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; e[5].height[5]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; e[5].height[5]~_Duplicate_1                                             ; Q                ;                       ;
; e[5].imageID[7] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; hw_image_generator:U3|lpm_mult:Mult16|mult_dfs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; e[5].imageID[7] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; e[5].imageID[7]~_Duplicate_1                                            ; Q                ;                       ;
; e[5].len[1]     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; hw_image_generator:U3|lpm_mult:Mult16|mult_dfs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; e[5].len[1]     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; e[5].len[1]~_Duplicate_1                                                ; Q                ;                       ;
; e[5].len[2]     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; hw_image_generator:U3|lpm_mult:Mult16|mult_dfs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; e[5].len[2]     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; e[5].len[2]~_Duplicate_1                                                ; Q                ;                       ;
; e[6].height[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; hw_image_generator:U3|lpm_mult:Mult15|mult_dfs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; e[6].height[2]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; e[6].height[2]~_Duplicate_1                                             ; Q                ;                       ;
; e[6].height[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; hw_image_generator:U3|lpm_mult:Mult15|mult_dfs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; e[6].height[4]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; e[6].height[4]~_Duplicate_1                                             ; Q                ;                       ;
; e[6].height[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; hw_image_generator:U3|lpm_mult:Mult15|mult_dfs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; e[6].height[5]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; e[6].height[5]~_Duplicate_1                                             ; Q                ;                       ;
; e[6].imageID[7] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; hw_image_generator:U3|lpm_mult:Mult15|mult_dfs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; e[6].imageID[7] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; e[6].imageID[7]~_Duplicate_1                                            ; Q                ;                       ;
; e[6].len[1]     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; hw_image_generator:U3|lpm_mult:Mult15|mult_dfs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; e[6].len[1]     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; e[6].len[1]~_Duplicate_1                                                ; Q                ;                       ;
; e[6].len[2]     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; hw_image_generator:U3|lpm_mult:Mult15|mult_dfs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; e[6].len[2]     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; e[6].len[2]~_Duplicate_1                                                ; Q                ;                       ;
; e[7].height[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; hw_image_generator:U3|lpm_mult:Mult14|mult_dfs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; e[7].height[2]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; e[7].height[2]~_Duplicate_1                                             ; Q                ;                       ;
; e[7].height[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; hw_image_generator:U3|lpm_mult:Mult14|mult_dfs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; e[7].height[4]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; e[7].height[4]~_Duplicate_1                                             ; Q                ;                       ;
; e[7].height[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; hw_image_generator:U3|lpm_mult:Mult14|mult_dfs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; e[7].height[5]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; e[7].height[5]~_Duplicate_1                                             ; Q                ;                       ;
; e[7].imageID[7] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; hw_image_generator:U3|lpm_mult:Mult14|mult_dfs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; e[7].imageID[7] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; e[7].imageID[7]~_Duplicate_1                                            ; Q                ;                       ;
; e[7].len[1]     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; hw_image_generator:U3|lpm_mult:Mult14|mult_dfs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; e[7].len[1]     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; e[7].len[1]~_Duplicate_1                                                ; Q                ;                       ;
; e[7].len[2]     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; hw_image_generator:U3|lpm_mult:Mult14|mult_dfs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; e[7].len[2]     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; e[7].len[2]~_Duplicate_1                                                ; Q                ;                       ;
; e[8].height[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; hw_image_generator:U3|lpm_mult:Mult13|mult_dfs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; e[8].height[2]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; e[8].height[2]~_Duplicate_1                                             ; Q                ;                       ;
; e[8].height[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; hw_image_generator:U3|lpm_mult:Mult13|mult_dfs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; e[8].height[4]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; e[8].height[4]~_Duplicate_1                                             ; Q                ;                       ;
; e[8].height[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; hw_image_generator:U3|lpm_mult:Mult13|mult_dfs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; e[8].height[5]  ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; e[8].height[5]~_Duplicate_1                                             ; Q                ;                       ;
; e[8].imageID[7] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; hw_image_generator:U3|lpm_mult:Mult13|mult_dfs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; e[8].imageID[7] ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; e[8].imageID[7]~_Duplicate_1                                            ; Q                ;                       ;
; e[8].len[1]     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; hw_image_generator:U3|lpm_mult:Mult13|mult_dfs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; e[8].len[1]     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; e[8].len[1]~_Duplicate_1                                                ; Q                ;                       ;
; e[8].len[2]     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; hw_image_generator:U3|lpm_mult:Mult13|mult_dfs:auto_generated|mac_mult1 ; DATAB            ;                       ;
; e[8].len[2]     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; e[8].len[2]~_Duplicate_1                                                ; Q                ;                       ;
+-----------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; hex0[0]    ; PIN_C14       ; QSF Assignment ;
; Location ;                ;              ; hex0[1]    ; PIN_E15       ; QSF Assignment ;
; Location ;                ;              ; hex0[2]    ; PIN_C15       ; QSF Assignment ;
; Location ;                ;              ; hex0[3]    ; PIN_C16       ; QSF Assignment ;
; Location ;                ;              ; hex0[4]    ; PIN_E16       ; QSF Assignment ;
; Location ;                ;              ; hex0[5]    ; PIN_D17       ; QSF Assignment ;
; Location ;                ;              ; hex0[6]    ; PIN_C17       ; QSF Assignment ;
; Location ;                ;              ; hex1[0]    ; PIN_C18       ; QSF Assignment ;
; Location ;                ;              ; hex1[1]    ; PIN_D18       ; QSF Assignment ;
; Location ;                ;              ; hex1[2]    ; PIN_E18       ; QSF Assignment ;
; Location ;                ;              ; hex1[3]    ; PIN_B16       ; QSF Assignment ;
; Location ;                ;              ; hex1[4]    ; PIN_A17       ; QSF Assignment ;
; Location ;                ;              ; hex1[5]    ; PIN_A18       ; QSF Assignment ;
; Location ;                ;              ; hex1[6]    ; PIN_B17       ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 42863 ) ; 0.00 % ( 0 / 42863 )       ; 0.00 % ( 0 / 42863 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 42863 ) ; 0.00 % ( 0 / 42863 )       ; 0.00 % ( 0 / 42863 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 42845 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 18 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in X:/test8/test6/output_files/proj0.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 41,835 / 49,760 ( 84 % ) ;
;     -- Combinational with no register       ; 40763                    ;
;     -- Register only                        ; 125                      ;
;     -- Combinational with a register        ; 947                      ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 32197                    ;
;     -- 3 input functions                    ; 5824                     ;
;     -- <=2 input functions                  ; 3689                     ;
;     -- Register only                        ; 125                      ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 37199                    ;
;     -- arithmetic mode                      ; 4511                     ;
;                                             ;                          ;
; Total registers*                            ; 1,072 / 51,509 ( 2 % )   ;
;     -- Dedicated logic registers            ; 1,072 / 49,760 ( 2 % )   ;
;     -- I/O registers                        ; 0 / 1,749 ( 0 % )        ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 2,748 / 3,110 ( 88 % )   ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 21 / 360 ( 6 % )         ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )           ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )          ;
;                                             ;                          ;
; M9Ks                                        ; 0 / 182 ( 0 % )          ;
; UFM blocks                                  ; 0 / 1 ( 0 % )            ;
; ADC blocks                                  ; 0 / 2 ( 0 % )            ;
; Total block memory bits                     ; 0 / 1,677,312 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 1,677,312 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 16 / 288 ( 6 % )         ;
; PLLs                                        ; 1 / 4 ( 25 % )           ;
; Global signals                              ; 5                        ;
;     -- Global clocks                        ; 5 / 20 ( 25 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; Remote update blocks                        ; 0 / 1 ( 0 % )            ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )            ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 32.2% / 31.5% / 33.1%    ;
; Peak interconnect usage (total/H/V)         ; 67.2% / 68.0% / 67.5%    ;
; Maximum fan-out                             ; 9412                     ;
; Highest non-global fan-out                  ; 9412                     ;
; Total fan-out                               ; 156726                   ;
; Average fan-out                             ; 3.65                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                           ;
+---------------------------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                    ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                            ;
;                                             ;                        ;                                ;
; Total logic elements                        ; 41835 / 49760 ( 84 % ) ; 0 / 49760 ( 0 % )              ;
;     -- Combinational with no register       ; 40763                  ; 0                              ;
;     -- Register only                        ; 125                    ; 0                              ;
;     -- Combinational with a register        ; 947                    ; 0                              ;
;                                             ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                                ;
;     -- 4 input functions                    ; 32197                  ; 0                              ;
;     -- 3 input functions                    ; 5824                   ; 0                              ;
;     -- <=2 input functions                  ; 3689                   ; 0                              ;
;     -- Register only                        ; 125                    ; 0                              ;
;                                             ;                        ;                                ;
; Logic elements by mode                      ;                        ;                                ;
;     -- normal mode                          ; 37199                  ; 0                              ;
;     -- arithmetic mode                      ; 4511                   ; 0                              ;
;                                             ;                        ;                                ;
; Total registers                             ; 1072                   ; 0                              ;
;     -- Dedicated logic registers            ; 1072 / 49760 ( 2 % )   ; 0 / 49760 ( 0 % )              ;
;     -- I/O registers                        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Total LABs:  partially or completely used   ; 2748 / 3110 ( 88 % )   ; 0 / 3110 ( 0 % )               ;
;                                             ;                        ;                                ;
; Virtual pins                                ; 0                      ; 0                              ;
; I/O pins                                    ; 21                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 16 / 288 ( 6 % )       ; 0 / 288 ( 0 % )                ;
; Total memory bits                           ; 0                      ; 0                              ;
; Total RAM block bits                        ; 0                      ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )          ; 1 / 4 ( 25 % )                 ;
; Clock control block                         ; 4 / 24 ( 16 % )        ; 1 / 24 ( 4 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 2 / 2 ( 100 % )        ; 0 / 2 ( 0 % )                  ;
;                                             ;                        ;                                ;
; Connections                                 ;                        ;                                ;
;     -- Input Connections                    ; 71                     ; 1                              ;
;     -- Registered Input Connections         ; 69                     ; 0                              ;
;     -- Output Connections                   ; 3                      ; 69                             ;
;     -- Registered Output Connections        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Internal Connections                        ;                        ;                                ;
;     -- Total Connections                    ; 157012                 ; 80                             ;
;     -- Registered Connections               ; 80759                  ; 0                              ;
;                                             ;                        ;                                ;
; External Connections                        ;                        ;                                ;
;     -- Top                                  ; 4                      ; 70                             ;
;     -- hard_block:auto_generated_inst       ; 70                     ; 0                              ;
;                                             ;                        ;                                ;
; Partition Interface                         ;                        ;                                ;
;     -- Input Ports                          ; 3                      ; 1                              ;
;     -- Output Ports                         ; 16                     ; 1                              ;
;     -- Bidir Ports                          ; 2                      ; 0                              ;
;                                             ;                        ;                                ;
; Registered Ports                            ;                        ;                                ;
;     -- Registered Input Ports               ; 0                      ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Port Connectivity                           ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                              ;
+---------------------------------------------+------------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                             ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; clkin ; P11   ; 3        ; 34           ; 0            ; 28           ; 209                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; fire  ; B8    ; 7        ; 46           ; 54           ; 28           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; pause ; A7    ; 7        ; 49           ; 54           ; 28           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; GSENSOR_CS_N ; AB16  ; 4        ; 54           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; GSENSOR_SCLK ; AB15  ; 4        ; 51           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; blue_m[0]    ; P1    ; 2        ; 0            ; 13           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; blue_m[1]    ; T1    ; 2        ; 0            ; 15           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; blue_m[2]    ; P4    ; 2        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; blue_m[3]    ; N2    ; 2        ; 0            ; 18           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; green_m[0]   ; W1    ; 2        ; 0            ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; green_m[1]   ; T2    ; 2        ; 0            ; 15           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; green_m[2]   ; R2    ; 2        ; 0            ; 3            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; green_m[3]   ; R1    ; 2        ; 0            ; 3            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; h_sync_m     ; N3    ; 2        ; 0            ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; red_m[0]     ; AA1   ; 3        ; 18           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; red_m[1]     ; V1    ; 2        ; 0            ; 12           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; red_m[2]     ; Y2    ; 3        ; 16           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; red_m[3]     ; Y1    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; v_sync_m     ; N1    ; 2        ; 0            ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------+
; GSENSOR_SDI ; V11   ; 4        ; 38           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
; GSENSOR_SDO ; V12   ; 4        ; 38           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; H2       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TMS~        ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TCK~        ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDI~        ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDO~        ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T50p, DIFFOUT_T50p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T50n, DIFFOUT_T50n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ;
; 1B       ; 4 / 24 ( 17 % )  ; 2.5V          ; --           ;
; 2        ; 11 / 36 ( 31 % ) ; 2.5V          ; --           ;
; 3        ; 4 / 48 ( 8 % )   ; 2.5V          ; --           ;
; 4        ; 4 / 48 ( 8 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 40 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 0 / 60 ( 0 % )   ; 2.5V          ; --           ;
; 7        ; 2 / 52 ( 4 % )   ; 2.5V          ; --           ;
; 8        ; 4 / 36 ( 11 % )  ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                      ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 473        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 471        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 445        ; 7        ; pause                                          ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; A22      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 133        ; 3        ; red_m[0]                                       ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA2      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA3      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 180        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA12     ; 182        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 201        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 245        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 247        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB3      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 177        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 181        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 203        ; 4        ; GSENSOR_SCLK                                   ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 209        ; 4        ; GSENSOR_CS_N                                   ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B2       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B3       ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 469        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 451        ; 7        ; fire                                           ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ; 399        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B21      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 467        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 465        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 391        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 397        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 343        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 35         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 31         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 29         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; D8       ; 472        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 389        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D19      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 341        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 41         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 1          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 466        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 464        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 390        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 388        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E18      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E19      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E20      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E21      ; 335        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 333        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 47         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 43         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 494        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT            ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F15      ; 398        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 396        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F19      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 342        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 340        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 331        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 45         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 34         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ;            ;          ; ANAIN1                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCD_PLL3                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 492        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 330        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G20      ; 328        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 329        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 44         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 32         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ;            ;          ; REFGND                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                                       ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                                       ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 482        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 480        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT           ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 470        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ; --       ; VCCA2                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H17      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 323        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 321        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 46         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; ANAIN2                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                         ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J10      ; 468        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J12      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; J18      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J21      ; 327        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 325        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 49         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 37         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K15      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K18      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K21      ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 51         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 39         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ;            ;          ; DNU                                            ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; L5       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 40         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ; 42         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L19      ; 349        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L20      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ; 50         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 48         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 38         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 334        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ; 332        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M18      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 337        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 87         ; 2        ; v_sync_m                                       ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 75         ; 2        ; blue_m[3]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 73         ; 2        ; h_sync_m                                       ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N8       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 320        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N18      ; 336        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 338        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 339        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 85         ; 2        ; blue_m[0]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; blue_m[2]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ; 166        ; 3        ; clkin                                          ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P13      ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P19      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P20      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 121        ; 2        ; green_m[3]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 123        ; 2        ; green_m[2]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ; --       ; VCCA1                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R15      ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R18      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 81         ; 2        ; blue_m[1]                                      ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T2       ; 83         ; 2        ; green_m[1]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ;            ;          ; VCCD_PLL1                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T18      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T20      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T21      ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U15      ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCD_PLL4                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 246        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U18      ; 244        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U19      ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 91         ; 2        ; red_m[1]                                       ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 172        ; 4        ; GSENSOR_SDI                                    ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; V12      ; 174        ; 4        ; GSENSOR_SDO                                    ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V21      ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 97         ; 2        ; green_m[0]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W4       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W6       ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W10      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W12      ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W19      ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 129        ; 3        ; red_m[3]                                       ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y2       ; 131        ; 3        ; red_m[2]                                       ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y3       ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y6       ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y21      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                         ;
+-------------------------------+-------------------------------------------------------------------------------------+
; Name                          ; vga_pll_25_175:U1|altpll:altpll_component|vga_pll_25_175_altpll:auto_generated|pll1 ;
+-------------------------------+-------------------------------------------------------------------------------------+
; SDC pin name                  ; U1|altpll_component|auto_generated|pll1                                             ;
; PLL mode                      ; Normal                                                                              ;
; Compensate clock              ; clock0                                                                              ;
; Compensated input/output pins ; --                                                                                  ;
; Switchover type               ; --                                                                                  ;
; Input frequency 0             ; 50.0 MHz                                                                            ;
; Input frequency 1             ; --                                                                                  ;
; Nominal PFD frequency         ; 7.1 MHz                                                                             ;
; Nominal VCO frequency         ; 528.6 MHz                                                                           ;
; VCO post scale K counter      ; 2                                                                                   ;
; VCO frequency control         ; Auto                                                                                ;
; VCO phase shift step          ; 236 ps                                                                              ;
; VCO multiply                  ; --                                                                                  ;
; VCO divide                    ; --                                                                                  ;
; Freq min lock                 ; 37.8 MHz                                                                            ;
; Freq max lock                 ; 61.51 MHz                                                                           ;
; M VCO Tap                     ; 0                                                                                   ;
; M Initial                     ; 1                                                                                   ;
; M value                       ; 74                                                                                  ;
; N value                       ; 7                                                                                   ;
; Charge pump current           ; setting 1                                                                           ;
; Loop filter resistance        ; setting 16                                                                          ;
; Loop filter capacitance       ; setting 0                                                                           ;
; Bandwidth                     ; 340 kHz to 540 kHz                                                                  ;
; Bandwidth type                ; Medium                                                                              ;
; Real time reconfigurable      ; Off                                                                                 ;
; Scan chain MIF file           ; --                                                                                  ;
; Preserve PLL counter order    ; Off                                                                                 ;
; PLL location                  ; PLL_1                                                                               ;
; Inclk0 signal                 ; clkin                                                                               ;
; Inclk1 signal                 ; --                                                                                  ;
; Inclk0 signal type            ; Dedicated Pin                                                                       ;
; Inclk1 signal type            ; --                                                                                  ;
+-------------------------------+-------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------+
; Name                                                                                            ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                   ;
+-------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------+
; vga_pll_25_175:U1|altpll:altpll_component|vga_pll_25_175_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 74   ; 147 ; 25.17 MHz        ; 0 (0 ps)    ; 2.14 (236 ps)    ; 50/50      ; C0      ; 21            ; 11/10 Odd  ; --            ; 1       ; 0       ; U1|altpll_component|auto_generated|pll1|clk[0] ;
+-------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------+


+----------------------------------------------+
; I/O Assignment Warnings                      ;
+--------------+-------------------------------+
; Pin Name     ; Reason                        ;
+--------------+-------------------------------+
; h_sync_m     ; Incomplete set of assignments ;
; v_sync_m     ; Incomplete set of assignments ;
; GSENSOR_CS_N ; Incomplete set of assignments ;
; GSENSOR_SCLK ; Incomplete set of assignments ;
; red_m[0]     ; Incomplete set of assignments ;
; red_m[1]     ; Incomplete set of assignments ;
; red_m[2]     ; Incomplete set of assignments ;
; red_m[3]     ; Incomplete set of assignments ;
; green_m[0]   ; Incomplete set of assignments ;
; green_m[1]   ; Incomplete set of assignments ;
; green_m[2]   ; Incomplete set of assignments ;
; green_m[3]   ; Incomplete set of assignments ;
; blue_m[0]    ; Incomplete set of assignments ;
; blue_m[1]    ; Incomplete set of assignments ;
; blue_m[2]    ; Incomplete set of assignments ;
; blue_m[3]    ; Incomplete set of assignments ;
; GSENSOR_SDI  ; Incomplete set of assignments ;
; GSENSOR_SDO  ; Incomplete set of assignments ;
; clkin        ; Incomplete set of assignments ;
; fire         ; Incomplete set of assignments ;
; pause        ; Incomplete set of assignments ;
+--------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+---------------------------------------------------+---------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+---------------+-------------------+------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+--------------+
; Compilation Hierarchy Node                        ; Logic Cells   ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs  ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                                  ; Entity Name           ; Library Name ;
+---------------------------------------------------+---------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+---------------+-------------------+------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+--------------+
; |proj0                                            ; 41835 (3951)  ; 1072 (698)                ; 0 (0)         ; 0           ; 0    ; 1          ; 16           ; 0       ; 8         ; 21   ; 0            ; 40763 (3321)  ; 125 (15)          ; 947 (621)        ; 0          ; |proj0                                                                                                                                               ; proj0                 ; work         ;
;    |Clock_Divider:U6|                             ; 53 (53)       ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)       ; 1 (1)             ; 27 (27)          ; 0          ; |proj0|Clock_Divider:U6                                                                                                                              ; Clock_Divider         ; work         ;
;    |Clock_Divider:U7|                             ; 59 (59)       ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)       ; 1 (1)             ; 32 (32)          ; 0          ; |proj0|Clock_Divider:U7                                                                                                                              ; Clock_Divider         ; work         ;
;    |Clock_Divider:U8|                             ; 56 (56)       ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)       ; 1 (1)             ; 28 (28)          ; 0          ; |proj0|Clock_Divider:U8                                                                                                                              ; Clock_Divider         ; work         ;
;    |debouncer:U11|                                ; 43 (43)       ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)       ; 4 (4)             ; 13 (13)          ; 0          ; |proj0|debouncer:U11                                                                                                                                 ; debouncer             ; work         ;
;    |hw_image_generator:U3|                        ; 37304 (8012)  ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 16           ; 0       ; 8         ; 0    ; 0            ; 37188 (7913)  ; 0 (0)             ; 116 (115)        ; 0          ; |proj0|hw_image_generator:U3                                                                                                                         ; hw_image_generator    ; work         ;
;       |lpm_mult:Mult0|                            ; 39 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|lpm_mult:Mult0                                                                                                          ; lpm_mult              ; work         ;
;          |multcore:mult_core|                     ; 39 (21)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (21)       ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|lpm_mult:Mult0|multcore:mult_core                                                                                       ; multcore              ; work         ;
;             |mpar_add:padder|                     ; 18 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                       ; mpar_add              ; work         ;
;                |lpm_add_sub:adder[0]|             ; 11 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                  ; lpm_add_sub           ; work         ;
;                   |add_sub_9kg:auto_generated|    ; 11 (11)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)       ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_9kg:auto_generated                       ; add_sub_9kg           ; work         ;
;                |mpar_add:sub_par_add|             ; 7 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                  ; mpar_add              ; work         ;
;                   |lpm_add_sub:adder[0]|          ; 7 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                             ; lpm_add_sub           ; work         ;
;                      |add_sub_7vg:auto_generated| ; 7 (7)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)         ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_7vg:auto_generated  ; add_sub_7vg           ; work         ;
;       |lpm_mult:Mult13|                           ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|lpm_mult:Mult13                                                                                                         ; lpm_mult              ; work         ;
;          |mult_dfs:auto_generated|                ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|lpm_mult:Mult13|mult_dfs:auto_generated                                                                                 ; mult_dfs              ; work         ;
;       |lpm_mult:Mult14|                           ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|lpm_mult:Mult14                                                                                                         ; lpm_mult              ; work         ;
;          |mult_dfs:auto_generated|                ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|lpm_mult:Mult14|mult_dfs:auto_generated                                                                                 ; mult_dfs              ; work         ;
;       |lpm_mult:Mult15|                           ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|lpm_mult:Mult15                                                                                                         ; lpm_mult              ; work         ;
;          |mult_dfs:auto_generated|                ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|lpm_mult:Mult15|mult_dfs:auto_generated                                                                                 ; mult_dfs              ; work         ;
;       |lpm_mult:Mult16|                           ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|lpm_mult:Mult16                                                                                                         ; lpm_mult              ; work         ;
;          |mult_dfs:auto_generated|                ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|lpm_mult:Mult16|mult_dfs:auto_generated                                                                                 ; mult_dfs              ; work         ;
;       |lpm_mult:Mult17|                           ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|lpm_mult:Mult17                                                                                                         ; lpm_mult              ; work         ;
;          |mult_dfs:auto_generated|                ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|lpm_mult:Mult17|mult_dfs:auto_generated                                                                                 ; mult_dfs              ; work         ;
;       |lpm_mult:Mult18|                           ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|lpm_mult:Mult18                                                                                                         ; lpm_mult              ; work         ;
;          |mult_dfs:auto_generated|                ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|lpm_mult:Mult18|mult_dfs:auto_generated                                                                                 ; mult_dfs              ; work         ;
;       |lpm_mult:Mult19|                           ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|lpm_mult:Mult19                                                                                                         ; lpm_mult              ; work         ;
;          |mult_dfs:auto_generated|                ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|lpm_mult:Mult19|mult_dfs:auto_generated                                                                                 ; mult_dfs              ; work         ;
;       |lpm_mult:Mult20|                           ; 27 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|lpm_mult:Mult20                                                                                                         ; lpm_mult              ; work         ;
;          |multcore:mult_core|                     ; 27 (13)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (13)       ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|lpm_mult:Mult20|multcore:mult_core                                                                                      ; multcore              ; work         ;
;             |mpar_add:padder|                     ; 14 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|lpm_mult:Mult20|multcore:mult_core|mpar_add:padder                                                                      ; mpar_add              ; work         ;
;                |lpm_add_sub:adder[0]|             ; 8 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; lpm_add_sub           ; work         ;
;                   |add_sub_7kg:auto_generated|    ; 8 (8)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)         ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_7kg:auto_generated                      ; add_sub_7kg           ; work         ;
;                |lpm_add_sub:adder[1]|             ; 1 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                 ; lpm_add_sub           ; work         ;
;                   |add_sub_1vg:auto_generated|    ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_1vg:auto_generated                      ; add_sub_1vg           ; work         ;
;                |mpar_add:sub_par_add|             ; 5 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; mpar_add              ; work         ;
;                   |lpm_add_sub:adder[0]|          ; 5 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; lpm_add_sub           ; work         ;
;                      |add_sub_5vg:auto_generated| ; 5 (5)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)         ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_5vg:auto_generated ; add_sub_5vg           ; work         ;
;       |lpm_mult:Mult21|                           ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|lpm_mult:Mult21                                                                                                         ; lpm_mult              ; work         ;
;          |mult_9fs:auto_generated|                ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|lpm_mult:Mult21|mult_9fs:auto_generated                                                                                 ; mult_9fs              ; work         ;
;       |scoreDisp:U0|                              ; 1125 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1125 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|scoreDisp:U0                                                                                                            ; scoreDisp             ; work         ;
;          |lpm_divide:Div0|                        ; 123 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 123 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|scoreDisp:U0|lpm_divide:Div0                                                                                            ; lpm_divide            ; work         ;
;             |lpm_divide_3vl:auto_generated|       ; 123 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 123 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|scoreDisp:U0|lpm_divide:Div0|lpm_divide_3vl:auto_generated                                                              ; lpm_divide_3vl        ; work         ;
;                |sign_div_unsign_5nh:divider|      ; 123 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 123 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|scoreDisp:U0|lpm_divide:Div0|lpm_divide_3vl:auto_generated|sign_div_unsign_5nh:divider                                  ; sign_div_unsign_5nh   ; work         ;
;                   |alt_u_div_kke:divider|         ; 123 (123)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 123 (123)     ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|scoreDisp:U0|lpm_divide:Div0|lpm_divide_3vl:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_kke:divider            ; alt_u_div_kke         ; work         ;
;          |lpm_divide:Div1|                        ; 157 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 157 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|scoreDisp:U0|lpm_divide:Div1                                                                                            ; lpm_divide            ; work         ;
;             |lpm_divide_ptl:auto_generated|       ; 157 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 157 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|scoreDisp:U0|lpm_divide:Div1|lpm_divide_ptl:auto_generated                                                              ; lpm_divide_ptl        ; work         ;
;                |sign_div_unsign_rlh:divider|      ; 157 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 157 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|scoreDisp:U0|lpm_divide:Div1|lpm_divide_ptl:auto_generated|sign_div_unsign_rlh:divider                                  ; sign_div_unsign_rlh   ; work         ;
;                   |alt_u_div_0ie:divider|         ; 157 (157)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 157 (157)     ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|scoreDisp:U0|lpm_divide:Div1|lpm_divide_ptl:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_0ie:divider            ; alt_u_div_0ie         ; work         ;
;          |lpm_divide:Div2|                        ; 134 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 134 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|scoreDisp:U0|lpm_divide:Div2                                                                                            ; lpm_divide            ; work         ;
;             |lpm_divide_mtl:auto_generated|       ; 134 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 134 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|scoreDisp:U0|lpm_divide:Div2|lpm_divide_mtl:auto_generated                                                              ; lpm_divide_mtl        ; work         ;
;                |sign_div_unsign_olh:divider|      ; 134 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 134 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|scoreDisp:U0|lpm_divide:Div2|lpm_divide_mtl:auto_generated|sign_div_unsign_olh:divider                                  ; sign_div_unsign_olh   ; work         ;
;                   |alt_u_div_qhe:divider|         ; 134 (134)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 134 (134)     ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|scoreDisp:U0|lpm_divide:Div2|lpm_divide_mtl:auto_generated|sign_div_unsign_olh:divider|alt_u_div_qhe:divider            ; alt_u_div_qhe         ; work         ;
;          |lpm_divide:Mod0|                        ; 37 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|scoreDisp:U0|lpm_divide:Mod0                                                                                            ; lpm_divide            ; work         ;
;             |lpm_divide_anl:auto_generated|       ; 37 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|scoreDisp:U0|lpm_divide:Mod0|lpm_divide_anl:auto_generated                                                              ; lpm_divide_anl        ; work         ;
;                |sign_div_unsign_9nh:divider|      ; 37 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|scoreDisp:U0|lpm_divide:Mod0|lpm_divide_anl:auto_generated|sign_div_unsign_9nh:divider                                  ; sign_div_unsign_9nh   ; work         ;
;                   |alt_u_div_ske:divider|         ; 37 (37)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)       ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|scoreDisp:U0|lpm_divide:Mod0|lpm_divide_anl:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_ske:divider            ; alt_u_div_ske         ; work         ;
;          |lpm_divide:Mod1|                        ; 150 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 150 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|scoreDisp:U0|lpm_divide:Mod1                                                                                            ; lpm_divide            ; work         ;
;             |lpm_divide_anl:auto_generated|       ; 150 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 150 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|scoreDisp:U0|lpm_divide:Mod1|lpm_divide_anl:auto_generated                                                              ; lpm_divide_anl        ; work         ;
;                |sign_div_unsign_9nh:divider|      ; 150 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 150 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|scoreDisp:U0|lpm_divide:Mod1|lpm_divide_anl:auto_generated|sign_div_unsign_9nh:divider                                  ; sign_div_unsign_9nh   ; work         ;
;                   |alt_u_div_ske:divider|         ; 150 (150)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 150 (150)     ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|scoreDisp:U0|lpm_divide:Mod1|lpm_divide_anl:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_ske:divider            ; alt_u_div_ske         ; work         ;
;          |lpm_divide:Mod2|                        ; 224 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 224 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|scoreDisp:U0|lpm_divide:Mod2                                                                                            ; lpm_divide            ; work         ;
;             |lpm_divide_anl:auto_generated|       ; 224 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 224 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|scoreDisp:U0|lpm_divide:Mod2|lpm_divide_anl:auto_generated                                                              ; lpm_divide_anl        ; work         ;
;                |sign_div_unsign_9nh:divider|      ; 224 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 224 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|scoreDisp:U0|lpm_divide:Mod2|lpm_divide_anl:auto_generated|sign_div_unsign_9nh:divider                                  ; sign_div_unsign_9nh   ; work         ;
;                   |alt_u_div_ske:divider|         ; 224 (224)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 224 (224)     ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|scoreDisp:U0|lpm_divide:Mod2|lpm_divide_anl:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_ske:divider            ; alt_u_div_ske         ; work         ;
;          |lpm_divide:Mod3|                        ; 272 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 272 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|scoreDisp:U0|lpm_divide:Mod3                                                                                            ; lpm_divide            ; work         ;
;             |lpm_divide_anl:auto_generated|       ; 272 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 272 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|scoreDisp:U0|lpm_divide:Mod3|lpm_divide_anl:auto_generated                                                              ; lpm_divide_anl        ; work         ;
;                |sign_div_unsign_9nh:divider|      ; 272 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 272 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|scoreDisp:U0|lpm_divide:Mod3|lpm_divide_anl:auto_generated|sign_div_unsign_9nh:divider                                  ; sign_div_unsign_9nh   ; work         ;
;                   |alt_u_div_ske:divider|         ; 272 (272)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 272 (272)     ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|scoreDisp:U0|lpm_divide:Mod3|lpm_divide_anl:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_ske:divider            ; alt_u_div_ske         ; work         ;
;          |lpm_mult:Mult0|                         ; 6 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|scoreDisp:U0|lpm_mult:Mult0                                                                                             ; lpm_mult              ; work         ;
;             |multcore:mult_core|                  ; 6 (6)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)         ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|scoreDisp:U0|lpm_mult:Mult0|multcore:mult_core                                                                          ; multcore              ; work         ;
;          |lpm_mult:Mult1|                         ; 6 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|scoreDisp:U0|lpm_mult:Mult1                                                                                             ; lpm_mult              ; work         ;
;             |multcore:mult_core|                  ; 6 (6)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)         ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|scoreDisp:U0|lpm_mult:Mult1|multcore:mult_core                                                                          ; multcore              ; work         ;
;          |lpm_mult:Mult2|                         ; 9 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|scoreDisp:U0|lpm_mult:Mult2                                                                                             ; lpm_mult              ; work         ;
;             |multcore:mult_core|                  ; 9 (9)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)         ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|scoreDisp:U0|lpm_mult:Mult2|multcore:mult_core                                                                          ; multcore              ; work         ;
;          |lpm_mult:Mult3|                         ; 7 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|scoreDisp:U0|lpm_mult:Mult3                                                                                             ; lpm_mult              ; work         ;
;             |multcore:mult_core|                  ; 7 (7)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)         ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|scoreDisp:U0|lpm_mult:Mult3|multcore:mult_core                                                                          ; multcore              ; work         ;
;       |scoreDisp:U1|                              ; 3 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|scoreDisp:U1                                                                                                            ; scoreDisp             ; work         ;
;          |lpm_mult:Mult3|                         ; 3 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|scoreDisp:U1|lpm_mult:Mult3                                                                                             ; lpm_mult              ; work         ;
;             |multcore:mult_core|                  ; 3 (3)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)         ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|hw_image_generator:U3|scoreDisp:U1|lpm_mult:Mult3|multcore:mult_core                                                                          ; multcore              ; work         ;
;       |single_port_ram:U2|                        ; 28098 (28098) ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 28081 (28081) ; 0 (0)             ; 17 (17)          ; 0          ; |proj0|hw_image_generator:U3|single_port_ram:U2                                                                                                      ; single_port_ram       ; work         ;
;    |lfsrP:U5|                                     ; 99 (0)        ; 97 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)         ; 70 (0)            ; 27 (0)           ; 0          ; |proj0|lfsrP:U5                                                                                                                                      ; lfsrP                 ; work         ;
;       |lfsr:P1|                                   ; 3 (3)         ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 0 (0)             ; 2 (2)            ; 0          ; |proj0|lfsrP:U5|lfsr:P1                                                                                                                              ; lfsr                  ; work         ;
;       |lfsr:P2|                                   ; 3 (3)         ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 1 (1)             ; 2 (2)            ; 0          ; |proj0|lfsrP:U5|lfsr:P2                                                                                                                              ; lfsr                  ; work         ;
;       |lfsr:P3|                                   ; 5 (5)         ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 3 (3)             ; 2 (2)            ; 0          ; |proj0|lfsrP:U5|lfsr:P3                                                                                                                              ; lfsr                  ; work         ;
;       |lfsr:P4|                                   ; 8 (8)         ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)         ; 4 (4)             ; 3 (3)            ; 0          ; |proj0|lfsrP:U5|lfsr:P4                                                                                                                              ; lfsr                  ; work         ;
;       |lfsr:P5|                                   ; 13 (13)       ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 9 (9)             ; 4 (4)            ; 0          ; |proj0|lfsrP:U5|lfsr:P5                                                                                                                              ; lfsr                  ; work         ;
;       |lfsr:P6|                                   ; 17 (17)       ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 15 (15)           ; 2 (2)            ; 0          ; |proj0|lfsrP:U5|lfsr:P6                                                                                                                              ; lfsr                  ; work         ;
;       |lfsr:P7|                                   ; 19 (19)       ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 13 (13)           ; 6 (6)            ; 0          ; |proj0|lfsrP:U5|lfsr:P7                                                                                                                              ; lfsr                  ; work         ;
;       |lfsr:P8|                                   ; 31 (31)       ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 25 (25)           ; 6 (6)            ; 0          ; |proj0|lfsrP:U5|lfsr:P8                                                                                                                              ; lfsr                  ; work         ;
;    |speed:U4|                                     ; 221 (45)      ; 111 (10)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 110 (35)      ; 31 (2)            ; 80 (13)          ; 0          ; |proj0|speed:U4                                                                                                                                      ; speed                 ; work         ;
;       |ADXL345_controller:U0|                     ; 176 (0)       ; 101 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (0)        ; 29 (0)            ; 72 (0)           ; 0          ; |proj0|speed:U4|ADXL345_controller:U0                                                                                                                ; ADXL345_controller    ; work         ;
;          |gsensor:U0|                             ; 176 (119)     ; 101 (63)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (56)       ; 29 (17)           ; 72 (48)          ; 0          ; |proj0|speed:U4|ADXL345_controller:U0|gsensor:U0                                                                                                     ; gsensor               ; work         ;
;             |spi:u0|                              ; 57 (57)       ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)       ; 12 (12)           ; 26 (26)          ; 0          ; |proj0|speed:U4|ADXL345_controller:U0|gsensor:U0|spi:u0                                                                                              ; spi                   ; work         ;
;    |vga_controller:U2|                            ; 81 (81)       ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (38)       ; 2 (2)             ; 41 (41)          ; 0          ; |proj0|vga_controller:U2                                                                                                                             ; vga_controller        ; work         ;
;    |vga_pll_25_175:U1|                            ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|vga_pll_25_175:U1                                                                                                                             ; vga_pll_25_175        ; work         ;
;       |altpll:altpll_component|                   ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|vga_pll_25_175:U1|altpll:altpll_component                                                                                                     ; altpll                ; work         ;
;          |vga_pll_25_175_altpll:auto_generated|   ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)         ; 0 (0)             ; 0 (0)            ; 0          ; |proj0|vga_pll_25_175:U1|altpll:altpll_component|vga_pll_25_175_altpll:auto_generated                                                                ; vga_pll_25_175_altpll ; work         ;
+---------------------------------------------------+---------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+---------------+-------------------+------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; h_sync_m     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; v_sync_m     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GSENSOR_CS_N ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GSENSOR_SCLK ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; red_m[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; red_m[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; red_m[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; red_m[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; green_m[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; green_m[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; green_m[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; green_m[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; blue_m[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; blue_m[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; blue_m[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; blue_m[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GSENSOR_SDI  ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GSENSOR_SDO  ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; clkin        ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; fire         ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; pause        ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                          ;
+---------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                       ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------+-------------------+---------+
; GSENSOR_SDI                                                               ;                   ;         ;
; GSENSOR_SDO                                                               ;                   ;         ;
;      - speed:U4|ADXL345_controller:U0|gsensor:U0|spi:u0|rx_data[0]~feeder ; 0                 ; 6       ;
; clkin                                                                     ;                   ;         ;
; fire                                                                      ;                   ;         ;
;      - e[1].posx[5]~2                                                     ; 1                 ; 6       ;
;      - e[1].posx[0]~3                                                     ; 1                 ; 6       ;
;      - e~1649                                                             ; 1                 ; 6       ;
; pause                                                                     ;                   ;         ;
;      - debouncer:U11|debounced~0                                          ; 0                 ; 6       ;
;      - debouncer:U11|counter[15]~0                                        ; 0                 ; 6       ;
;      - debouncer:U11|Add0~38                                              ; 0                 ; 6       ;
;      - debouncer:U11|Add0~41                                              ; 0                 ; 6       ;
+---------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                              ;
+-------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                            ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; alienclock                                                                                      ; FF_X8_Y14_N9       ; 97      ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; clkin                                                                                           ; PIN_P11            ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; clkin                                                                                           ; PIN_P11            ; 208     ; Clock        ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; debouncer:U11|counter[15]~0                                                                     ; LCCOMB_X26_Y22_N28 ; 14      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; debouncer:U11|debounced                                                                         ; FF_X26_Y22_N15     ; 5       ; Clock        ; no     ; --                   ; --               ; --                        ;
; e[0].imageID[10]~3                                                                              ; LCCOMB_X19_Y8_N22  ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; e[0].posx[0]~104                                                                                ; LCCOMB_X19_Y5_N14  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; e[0].posx[14]~105                                                                               ; LCCOMB_X20_Y6_N10  ; 65      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; e[0].posy[0]~2                                                                                  ; LCCOMB_X19_Y5_N26  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; e[1].posx[0]~3                                                                                  ; LCCOMB_X19_Y8_N0   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; e[1].posy[0]~2                                                                                  ; LCCOMB_X24_Y11_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; e[2].enable                                                                                     ; FF_X8_Y13_N31      ; 39      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; e[2].height[1]~2                                                                                ; LCCOMB_X27_Y7_N28  ; 31      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; e[2].posx[31]~6                                                                                 ; LCCOMB_X6_Y7_N24   ; 26      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; e[2].posy[0]~0                                                                                  ; LCCOMB_X22_Y14_N16 ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; e[3].enable                                                                                     ; FF_X21_Y15_N19     ; 37      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; e[3].height[1]~5                                                                                ; LCCOMB_X19_Y15_N20 ; 31      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; e[3].posx[31]~5                                                                                 ; LCCOMB_X18_Y15_N14 ; 26      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; e[3].posy[0]~2                                                                                  ; LCCOMB_X22_Y15_N26 ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; e[4].enable                                                                                     ; FF_X11_Y10_N31     ; 36      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; e[4].imageID[2]~1                                                                               ; LCCOMB_X19_Y12_N20 ; 31      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; e[4].posx[31]~5                                                                                 ; LCCOMB_X10_Y10_N10 ; 26      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; e[4].posy[0]~0                                                                                  ; LCCOMB_X24_Y13_N26 ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; e[5].enable                                                                                     ; FF_X15_Y17_N17     ; 39      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; e[5].imageID[2]~2                                                                               ; LCCOMB_X20_Y10_N18 ; 31      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; e[5].posx[31]~5                                                                                 ; LCCOMB_X16_Y16_N2  ; 26      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; e[5].posy[0]~2                                                                                  ; LCCOMB_X24_Y9_N8   ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; e[6].enable                                                                                     ; FF_X23_Y7_N15      ; 37      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; e[6].height[1]~3                                                                                ; LCCOMB_X22_Y9_N24  ; 31      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; e[6].posx[31]~7                                                                                 ; LCCOMB_X19_Y6_N6   ; 26      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; e[6].posy[0]~2                                                                                  ; LCCOMB_X24_Y10_N18 ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; e[7].enable                                                                                     ; FF_X13_Y5_N29      ; 39      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; e[7].len[1]~2                                                                                   ; LCCOMB_X20_Y7_N6   ; 31      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; e[7].posx[3]~6                                                                                  ; LCCOMB_X11_Y5_N14  ; 26      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; e[7].posy[0]~2                                                                                  ; LCCOMB_X25_Y8_N0   ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; e[8].enable                                                                                     ; FF_X18_Y6_N19      ; 36      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; e[8].len[1]~2                                                                                   ; LCCOMB_X19_Y8_N26  ; 31      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; e[8].posx[3]~6                                                                                  ; LCCOMB_X19_Y8_N24  ; 26      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; e[8].posy[0]~2                                                                                  ; LCCOMB_X19_Y8_N16  ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; e~1006                                                                                          ; LCCOMB_X24_Y12_N6  ; 6       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; e~1097                                                                                          ; LCCOMB_X15_Y17_N6  ; 5       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; e~642                                                                                           ; LCCOMB_X22_Y14_N18 ; 8       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; e~743                                                                                           ; LCCOMB_X23_Y15_N8  ; 5       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; e~845                                                                                           ; LCCOMB_X11_Y10_N22 ; 7       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; e~941                                                                                           ; LCCOMB_X21_Y4_N2   ; 6       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; e~973                                                                                           ; LCCOMB_X13_Y5_N30  ; 5       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; game_main~1                                                                                     ; LCCOMB_X19_Y8_N8   ; 100     ; Clock enable ; no     ; --                   ; --               ; --                        ;
; game_main~85                                                                                    ; LCCOMB_X20_Y5_N16  ; 14      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; hw_image_generator:U3|address[15]~288                                                           ; LCCOMB_X46_Y2_N16  ; 16      ; Latch enable ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; hw_image_generator:U3|game_clk                                                                  ; LCCOMB_X44_Y2_N6   ; 704     ; Clock        ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; rowValue[0]~11                                                                                  ; LCCOMB_X20_Y5_N18  ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rowValue[0]~4                                                                                   ; LCCOMB_X18_Y6_N22  ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rowValue[1]~14                                                                                  ; LCCOMB_X21_Y5_N2   ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; score[13]~25                                                                                    ; LCCOMB_X19_Y14_N12 ; 13      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; speed:U4|ADXL345_controller:U0|gsensor:U0|Decoder0~2                                            ; LCCOMB_X3_Y22_N10  ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; speed:U4|ADXL345_controller:U0|gsensor:U0|Decoder0~3                                            ; LCCOMB_X3_Y22_N24  ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; speed:U4|ADXL345_controller:U0|gsensor:U0|Decoder0~4                                            ; LCCOMB_X3_Y22_N14  ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; speed:U4|ADXL345_controller:U0|gsensor:U0|Decoder0~5                                            ; LCCOMB_X3_Y22_N0   ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; speed:U4|ADXL345_controller:U0|gsensor:U0|Selector4~2                                           ; LCCOMB_X2_Y20_N24  ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; speed:U4|ADXL345_controller:U0|gsensor:U0|spi:u0|Selector2~0                                    ; LCCOMB_X2_Y21_N30  ; 11      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; speed:U4|ADXL345_controller:U0|gsensor:U0|spi:u0|rx_data[3]~1                                   ; LCCOMB_X2_Y21_N20  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; speed:U4|speedX[31]~1                                                                           ; LCCOMB_X18_Y22_N4  ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; speed:U4|speedY[31]~2                                                                           ; LCCOMB_X23_Y6_N0   ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; vga_controller:U2|LessThan6~0                                                                   ; LCCOMB_X55_Y8_N12  ; 11      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; vga_controller:U2|LessThan7~0                                                                   ; LCCOMB_X39_Y14_N30 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; vga_pll_25_175:U1|altpll:altpll_component|vga_pll_25_175_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 69      ; Clock        ; yes    ; Global Clock         ; GCLK18           ; --                        ;
+-------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                            ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; alienclock                                                                                      ; FF_X8_Y14_N9      ; 97      ; 1                                    ; Global Clock         ; GCLK3            ; --                        ;
; clkin                                                                                           ; PIN_P11           ; 208     ; 8                                    ; Global Clock         ; GCLK19           ; --                        ;
; hw_image_generator:U3|address[15]~288                                                           ; LCCOMB_X46_Y2_N16 ; 16      ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; hw_image_generator:U3|game_clk                                                                  ; LCCOMB_X44_Y2_N6  ; 704     ; 135                                  ; Global Clock         ; GCLK17           ; --                        ;
; vga_pll_25_175:U1|altpll:altpll_component|vga_pll_25_175_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1             ; 69      ; 22                                   ; Global Clock         ; GCLK18           ; --                        ;
+-------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                 ;
+-------------------------------------------------------+---------+
; Name                                                  ; Fan-Out ;
+-------------------------------------------------------+---------+
; hw_image_generator:U3|single_port_ram:U2|addr_reg[1]  ; 9412    ;
; hw_image_generator:U3|single_port_ram:U2|addr_reg[2]  ; 9036    ;
; hw_image_generator:U3|single_port_ram:U2|addr_reg[0]  ; 8721    ;
; hw_image_generator:U3|single_port_ram:U2|addr_reg[3]  ; 8293    ;
; hw_image_generator:U3|single_port_ram:U2|addr_reg[4]  ; 7434    ;
; hw_image_generator:U3|single_port_ram:U2|addr_reg[5]  ; 7075    ;
; hw_image_generator:U3|single_port_ram:U2|addr_reg[7]  ; 6063    ;
; hw_image_generator:U3|single_port_ram:U2|addr_reg[6]  ; 6037    ;
; hw_image_generator:U3|single_port_ram:U2|addr_reg[8]  ; 5050    ;
; hw_image_generator:U3|single_port_ram:U2|addr_reg[9]  ; 3602    ;
; hw_image_generator:U3|single_port_ram:U2|addr_reg[10] ; 1198    ;
; hw_image_generator:U3|single_port_ram:U2|addr_reg[11] ; 865     ;
+-------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 288               ;
; Simple Multipliers (18-bit)           ; 8           ; 1                   ; 144               ;
; Embedded Multiplier Blocks            ; 8           ; --                  ; 144               ;
; Embedded Multiplier 9-bit elements    ; 16          ; 2                   ; 288               ;
; Signed Embedded Multipliers           ; 8           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 0           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                         ;
+----------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                       ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; hw_image_generator:U3|lpm_mult:Mult21|mult_9fs:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y3_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    hw_image_generator:U3|lpm_mult:Mult21|mult_9fs:auto_generated|mac_mult1 ;                            ; DSPMULT_X28_Y3_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; hw_image_generator:U3|lpm_mult:Mult19|mult_dfs:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y8_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    hw_image_generator:U3|lpm_mult:Mult19|mult_dfs:auto_generated|mac_mult1 ;                            ; DSPMULT_X28_Y8_N0  ; Signed              ;                                ; no                    ; yes                   ; no                ;                 ;
; hw_image_generator:U3|lpm_mult:Mult18|mult_dfs:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    hw_image_generator:U3|lpm_mult:Mult18|mult_dfs:auto_generated|mac_mult1 ;                            ; DSPMULT_X48_Y15_N0 ; Signed              ;                                ; no                    ; yes                   ; no                ;                 ;
; hw_image_generator:U3|lpm_mult:Mult17|mult_dfs:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    hw_image_generator:U3|lpm_mult:Mult17|mult_dfs:auto_generated|mac_mult1 ;                            ; DSPMULT_X48_Y18_N0 ; Signed              ;                                ; no                    ; yes                   ; no                ;                 ;
; hw_image_generator:U3|lpm_mult:Mult13|mult_dfs:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y7_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    hw_image_generator:U3|lpm_mult:Mult13|mult_dfs:auto_generated|mac_mult1 ;                            ; DSPMULT_X48_Y7_N0  ; Signed              ;                                ; no                    ; yes                   ; no                ;                 ;
; hw_image_generator:U3|lpm_mult:Mult14|mult_dfs:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y9_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    hw_image_generator:U3|lpm_mult:Mult14|mult_dfs:auto_generated|mac_mult1 ;                            ; DSPMULT_X48_Y9_N0  ; Signed              ;                                ; no                    ; yes                   ; no                ;                 ;
; hw_image_generator:U3|lpm_mult:Mult15|mult_dfs:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    hw_image_generator:U3|lpm_mult:Mult15|mult_dfs:auto_generated|mac_mult1 ;                            ; DSPMULT_X48_Y13_N0 ; Signed              ;                                ; no                    ; yes                   ; no                ;                 ;
; hw_image_generator:U3|lpm_mult:Mult16|mult_dfs:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    hw_image_generator:U3|lpm_mult:Mult16|mult_dfs:auto_generated|mac_mult1 ;                            ; DSPMULT_X48_Y11_N0 ; Signed              ;                                ; no                    ; yes                   ; no                ;                 ;
+----------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 54,801 / 148,641 ( 37 % ) ;
; C16 interconnects     ; 1,348 / 5,382 ( 25 % )    ;
; C4 interconnects      ; 33,949 / 106,704 ( 32 % ) ;
; Direct links          ; 4,845 / 148,641 ( 3 % )   ;
; Global clocks         ; 5 / 20 ( 25 % )           ;
; Local interconnects   ; 26,292 / 49,760 ( 53 % )  ;
; NSLEEPs               ; 0 / 500 ( 0 % )           ;
; R24 interconnects     ; 1,717 / 5,406 ( 32 % )    ;
; R4 interconnects      ; 42,809 / 147,764 ( 29 % ) ;
+-----------------------+---------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 15.22) ; Number of LABs  (Total = 2748) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 26                             ;
; 2                                           ; 9                              ;
; 3                                           ; 11                             ;
; 4                                           ; 9                              ;
; 5                                           ; 4                              ;
; 6                                           ; 6                              ;
; 7                                           ; 12                             ;
; 8                                           ; 9                              ;
; 9                                           ; 21                             ;
; 10                                          ; 31                             ;
; 11                                          ; 21                             ;
; 12                                          ; 25                             ;
; 13                                          ; 36                             ;
; 14                                          ; 72                             ;
; 15                                          ; 292                            ;
; 16                                          ; 2164                           ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 0.11) ; Number of LABs  (Total = 2748) ;
+------------------------------------+--------------------------------+
; 1 Clock                            ; 174                            ;
; 1 Clock enable                     ; 90                             ;
; 1 Sync. clear                      ; 1                              ;
; 1 Sync. load                       ; 5                              ;
; 2 Clock enables                    ; 17                             ;
; 2 Clocks                           ; 9                              ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 14.96) ; Number of LABs  (Total = 2748) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 36                             ;
; 1                                            ; 90                             ;
; 2                                            ; 18                             ;
; 3                                            ; 15                             ;
; 4                                            ; 15                             ;
; 5                                            ; 9                              ;
; 6                                            ; 9                              ;
; 7                                            ; 9                              ;
; 8                                            ; 11                             ;
; 9                                            ; 10                             ;
; 10                                           ; 14                             ;
; 11                                           ; 12                             ;
; 12                                           ; 17                             ;
; 13                                           ; 27                             ;
; 14                                           ; 66                             ;
; 15                                           ; 302                            ;
; 16                                           ; 1952                           ;
; 17                                           ; 18                             ;
; 18                                           ; 13                             ;
; 19                                           ; 11                             ;
; 20                                           ; 13                             ;
; 21                                           ; 10                             ;
; 22                                           ; 11                             ;
; 23                                           ; 13                             ;
; 24                                           ; 8                              ;
; 25                                           ; 12                             ;
; 26                                           ; 8                              ;
; 27                                           ; 2                              ;
; 28                                           ; 1                              ;
; 29                                           ; 3                              ;
; 30                                           ; 3                              ;
; 31                                           ; 6                              ;
; 32                                           ; 4                              ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 4.95) ; Number of LABs  (Total = 2748) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 36                             ;
; 1                                               ; 329                            ;
; 2                                               ; 382                            ;
; 3                                               ; 430                            ;
; 4                                               ; 425                            ;
; 5                                               ; 363                            ;
; 6                                               ; 211                            ;
; 7                                               ; 125                            ;
; 8                                               ; 87                             ;
; 9                                               ; 63                             ;
; 10                                              ; 35                             ;
; 11                                              ; 19                             ;
; 12                                              ; 23                             ;
; 13                                              ; 21                             ;
; 14                                              ; 22                             ;
; 15                                              ; 30                             ;
; 16                                              ; 118                            ;
; 17                                              ; 9                              ;
; 18                                              ; 8                              ;
; 19                                              ; 2                              ;
; 20                                              ; 6                              ;
; 21                                              ; 0                              ;
; 22                                              ; 0                              ;
; 23                                              ; 1                              ;
; 24                                              ; 2                              ;
; 25                                              ; 1                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 15.82) ; Number of LABs  (Total = 2748) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 0                              ;
; 2                                            ; 7                              ;
; 3                                            ; 11                             ;
; 4                                            ; 20                             ;
; 5                                            ; 4                              ;
; 6                                            ; 11                             ;
; 7                                            ; 39                             ;
; 8                                            ; 112                            ;
; 9                                            ; 154                            ;
; 10                                           ; 211                            ;
; 11                                           ; 219                            ;
; 12                                           ; 179                            ;
; 13                                           ; 198                            ;
; 14                                           ; 192                            ;
; 15                                           ; 221                            ;
; 16                                           ; 156                            ;
; 17                                           ; 187                            ;
; 18                                           ; 137                            ;
; 19                                           ; 100                            ;
; 20                                           ; 83                             ;
; 21                                           ; 60                             ;
; 22                                           ; 43                             ;
; 23                                           ; 42                             ;
; 24                                           ; 37                             ;
; 25                                           ; 30                             ;
; 26                                           ; 41                             ;
; 27                                           ; 34                             ;
; 28                                           ; 25                             ;
; 29                                           ; 23                             ;
; 30                                           ; 24                             ;
; 31                                           ; 27                             ;
; 32                                           ; 39                             ;
; 33                                           ; 43                             ;
; 34                                           ; 12                             ;
; 35                                           ; 11                             ;
; 36                                           ; 10                             ;
; 37                                           ; 6                              ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 21        ; 0            ; 21        ; 0            ; 0            ; 21        ; 21        ; 0            ; 21        ; 21        ; 0            ; 18           ; 0            ; 0            ; 5            ; 0            ; 18           ; 5            ; 0            ; 0            ; 1            ; 18           ; 0            ; 0            ; 0            ; 0            ; 0            ; 21        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 21           ; 0         ; 21           ; 21           ; 0         ; 0         ; 21           ; 0         ; 0         ; 21           ; 3            ; 21           ; 21           ; 16           ; 21           ; 3            ; 16           ; 21           ; 21           ; 20           ; 3            ; 21           ; 21           ; 21           ; 21           ; 21           ; 0         ; 21           ; 21           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; h_sync_m           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; v_sync_m           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GSENSOR_CS_N       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GSENSOR_SCLK       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; red_m[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; red_m[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; red_m[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; red_m[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; green_m[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; green_m[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; green_m[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; green_m[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; blue_m[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; blue_m[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; blue_m[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; blue_m[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GSENSOR_SDI        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GSENSOR_SDO        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clkin              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fire               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pause              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                   ;
+-------------------------------------------------------------------------------+-----------------------------+-------------------+
; Source Clock(s)                                                               ; Destination Clock(s)        ; Delay Added in ns ;
+-------------------------------------------------------------------------------+-----------------------------+-------------------+
; U1|altpll_component|auto_generated|pll1|clk[0],hw_image_generator:U3|game_clk ; vga_controller:U2|column[0] ; 6562.2            ;
; U1|altpll_component|auto_generated|pll1|clk[0]                                ; vga_controller:U2|column[0] ; 1418.1            ;
+-------------------------------------------------------------------------------+-----------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+--------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                        ;
+------------------------------+-----------------------------------+-------------------+
; Source Register              ; Destination Register              ; Delay Added in ns ;
+------------------------------+-----------------------------------+-------------------+
; vga_controller:U2|row[31]    ; hw_image_generator:U3|address[14] ; 9.942             ;
; vga_controller:U2|column[1]  ; hw_image_generator:U3|address[5]  ; 9.907             ;
; vga_controller:U2|column[31] ; hw_image_generator:U3|address[5]  ; 9.836             ;
; vga_controller:U2|column[8]  ; hw_image_generator:U3|address[5]  ; 9.737             ;
; vga_controller:U2|column[7]  ; hw_image_generator:U3|address[5]  ; 9.737             ;
; vga_controller:U2|column[6]  ; hw_image_generator:U3|address[5]  ; 9.737             ;
; vga_controller:U2|column[0]  ; hw_image_generator:U3|address[5]  ; 9.639             ;
; vga_controller:U2|column[9]  ; hw_image_generator:U3|address[5]  ; 9.639             ;
; vga_controller:U2|column[4]  ; hw_image_generator:U3|address[5]  ; 9.639             ;
; vga_controller:U2|column[3]  ; hw_image_generator:U3|address[5]  ; 9.639             ;
; vga_controller:U2|column[5]  ; hw_image_generator:U3|address[5]  ; 9.639             ;
; vga_controller:U2|column[2]  ; hw_image_generator:U3|address[5]  ; 9.639             ;
; vga_controller:U2|row[8]     ; hw_image_generator:U3|address[14] ; 9.204             ;
; vga_controller:U2|row[0]     ; hw_image_generator:U3|address[15] ; 9.083             ;
; vga_controller:U2|row[1]     ; hw_image_generator:U3|address[15] ; 9.083             ;
; vga_controller:U2|row[7]     ; hw_image_generator:U3|address[15] ; 9.083             ;
; vga_controller:U2|row[6]     ; hw_image_generator:U3|address[15] ; 9.083             ;
; vga_controller:U2|row[5]     ; hw_image_generator:U3|address[15] ; 9.083             ;
; vga_controller:U2|row[4]     ; hw_image_generator:U3|address[15] ; 9.083             ;
; vga_controller:U2|row[3]     ; hw_image_generator:U3|address[15] ; 9.083             ;
; vga_controller:U2|row[2]     ; hw_image_generator:U3|address[15] ; 9.083             ;
; e[6].posx[0]                 ; hw_image_generator:U3|address[5]  ; 6.911             ;
; e[4].posx[0]                 ; hw_image_generator:U3|address[1]  ; 6.775             ;
; e[6].posy[1]                 ; hw_image_generator:U3|address[5]  ; 6.702             ;
; e[6].posy[0]                 ; hw_image_generator:U3|address[5]  ; 6.702             ;
; e[4].posy[0]                 ; hw_image_generator:U3|address[12] ; 6.678             ;
; e[4].posy[1]                 ; hw_image_generator:U3|address[12] ; 6.643             ;
; e[6].posy[3]                 ; hw_image_generator:U3|address[5]  ; 6.479             ;
; e[6].posy[2]                 ; hw_image_generator:U3|address[5]  ; 6.479             ;
; e[4].posy[3]                 ; hw_image_generator:U3|address[12] ; 6.477             ;
; e[4].posy[2]                 ; hw_image_generator:U3|address[12] ; 6.477             ;
; e[4].posy[4]                 ; hw_image_generator:U3|address[12] ; 6.329             ;
; e[6].posy[4]                 ; hw_image_generator:U3|address[5]  ; 6.321             ;
; e[4].posy[5]                 ; hw_image_generator:U3|address[12] ; 6.277             ;
; e[5].posy[0]                 ; hw_image_generator:U3|address[15] ; 6.257             ;
; e[6].posy[5]                 ; hw_image_generator:U3|address[5]  ; 6.256             ;
; e[4].posy[7]                 ; hw_image_generator:U3|address[12] ; 6.206             ;
; e[4].posy[6]                 ; hw_image_generator:U3|address[12] ; 6.206             ;
; e[4].posy[8]                 ; hw_image_generator:U3|address[12] ; 6.184             ;
; e[6].posy[7]                 ; hw_image_generator:U3|address[5]  ; 6.180             ;
; e[6].posy[6]                 ; hw_image_generator:U3|address[5]  ; 6.180             ;
; e[5].posy[1]                 ; hw_image_generator:U3|address[15] ; 6.158             ;
; e[3].posx[0]                 ; hw_image_generator:U3|address[2]  ; 6.144             ;
; e[6].posy[8]                 ; hw_image_generator:U3|address[5]  ; 6.117             ;
; e[3].posy[0]                 ; hw_image_generator:U3|address[10] ; 6.034             ;
; e[3].posy[1]                 ; hw_image_generator:U3|address[10] ; 6.010             ;
; e[1].posy[0]                 ; hw_image_generator:U3|address[8]  ; 5.992             ;
; e[5].posy[3]                 ; hw_image_generator:U3|address[15] ; 5.985             ;
; e[5].posy[2]                 ; hw_image_generator:U3|address[15] ; 5.985             ;
; e[5].posx[0]                 ; hw_image_generator:U3|address[5]  ; 5.956             ;
; e[6].imageID[7]              ; hw_image_generator:U3|address[5]  ; 5.926             ;
; e[6].height[4]               ; hw_image_generator:U3|address[5]  ; 5.926             ;
; e[6].height[5]               ; hw_image_generator:U3|address[5]  ; 5.926             ;
; e[6].height[2]               ; hw_image_generator:U3|address[5]  ; 5.926             ;
; e[6].len[2]                  ; hw_image_generator:U3|address[5]  ; 5.926             ;
; e[6].len[1]                  ; hw_image_generator:U3|address[5]  ; 5.926             ;
; e[6].posx[1]                 ; hw_image_generator:U3|address[5]  ; 5.926             ;
; e[8].posy[0]                 ; hw_image_generator:U3|address[10] ; 5.913             ;
; e[1].posy[1]                 ; hw_image_generator:U3|address[8]  ; 5.891             ;
; e[4].imageID[7]              ; hw_image_generator:U3|address[12] ; 5.844             ;
; e[4].height[4]               ; hw_image_generator:U3|address[12] ; 5.844             ;
; e[4].height[5]               ; hw_image_generator:U3|address[12] ; 5.844             ;
; e[4].height[2]               ; hw_image_generator:U3|address[12] ; 5.844             ;
; e[4].len[2]                  ; hw_image_generator:U3|address[12] ; 5.844             ;
; e[4].len[1]                  ; hw_image_generator:U3|address[12] ; 5.844             ;
; e[8].posy[1]                 ; hw_image_generator:U3|address[10] ; 5.838             ;
; e[3].posy[3]                 ; hw_image_generator:U3|address[10] ; 5.838             ;
; e[3].posy[2]                 ; hw_image_generator:U3|address[10] ; 5.838             ;
; e[5].posy[4]                 ; hw_image_generator:U3|address[15] ; 5.826             ;
; e[7].posy[0]                 ; hw_image_generator:U3|address[10] ; 5.802             ;
; e[2].posy[0]                 ; hw_image_generator:U3|address[10] ; 5.784             ;
; e[8].posx[0]                 ; hw_image_generator:U3|address[1]  ; 5.777             ;
; e[7].posy[1]                 ; hw_image_generator:U3|address[10] ; 5.768             ;
; e[5].posy[5]                 ; hw_image_generator:U3|address[15] ; 5.758             ;
; e[1].posy[2]                 ; hw_image_generator:U3|address[8]  ; 5.744             ;
; e[8].posy[3]                 ; hw_image_generator:U3|address[10] ; 5.738             ;
; e[8].posy[2]                 ; hw_image_generator:U3|address[10] ; 5.738             ;
; e[1].posy[3]                 ; hw_image_generator:U3|address[8]  ; 5.728             ;
; e[3].posy[4]                 ; hw_image_generator:U3|address[10] ; 5.699             ;
; e[7].posx[0]                 ; hw_image_generator:U3|address[5]  ; 5.696             ;
; e[5].posy[8]                 ; hw_image_generator:U3|address[15] ; 5.680             ;
; e[5].posy[7]                 ; hw_image_generator:U3|address[15] ; 5.680             ;
; e[5].posy[6]                 ; hw_image_generator:U3|address[15] ; 5.680             ;
; e[3].posy[5]                 ; hw_image_generator:U3|address[10] ; 5.640             ;
; e[7].posy[3]                 ; hw_image_generator:U3|address[10] ; 5.617             ;
; e[7].posy[2]                 ; hw_image_generator:U3|address[10] ; 5.617             ;
; e[8].posy[4]                 ; hw_image_generator:U3|address[10] ; 5.585             ;
; e[3].posy[7]                 ; hw_image_generator:U3|address[10] ; 5.572             ;
; e[3].posy[6]                 ; hw_image_generator:U3|address[10] ; 5.572             ;
; e[3].posy[8]                 ; hw_image_generator:U3|address[10] ; 5.555             ;
; playerLives[0]               ; hw_image_generator:U3|address[5]  ; 5.548             ;
; e[0].posy[1]                 ; hw_image_generator:U3|address[4]  ; 5.527             ;
; e[0].posy[2]                 ; hw_image_generator:U3|address[4]  ; 5.527             ;
; e[0].posy[3]                 ; hw_image_generator:U3|address[4]  ; 5.527             ;
; e[0].posy[0]                 ; hw_image_generator:U3|address[4]  ; 5.527             ;
; e[8].posy[5]                 ; hw_image_generator:U3|address[10] ; 5.516             ;
; e[2].posy[1]                 ; hw_image_generator:U3|address[10] ; 5.508             ;
; e[4].posx[1]                 ; hw_image_generator:U3|address[1]  ; 5.474             ;
; e[6].posx[2]                 ; hw_image_generator:U3|address[5]  ; 5.468             ;
; score[13]                    ; hw_image_generator:U3|address[5]  ; 5.467             ;
+------------------------------+-----------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (119006): Selected device 10M50DAF484C6GES for design "proj0"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "vga_pll_25_175:U1|altpll:altpll_component|vga_pll_25_175_altpll:auto_generated|pll1" as MAX 10 PLL type File: X:/test8/test6/db/vga_pll_25_175_altpll.v Line: 44
    Info (15099): Implementing clock multiplication of 74, clock division of 147, and phase shift of 0 degrees (0 ps) for vga_pll_25_175:U1|altpll:altpll_component|vga_pll_25_175_altpll:auto_generated|wire_pll1_clk[0] port File: X:/test8/test6/db/vga_pll_25_175_altpll.v Line: 44
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
Info (169124): Fitter converted 8 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location H2
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location G2
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location L4
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location M5
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Warning (335093): The Timing Analyzer is analyzing 17 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'proj0.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: U3|main~13  from: datad  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clkin~input (placed in PIN P11 (CLK7p, DIFFIO_TX_RX_B20p, DIFFOUT_B20p, High_Speed)) File: X:/test8/test6/proj0.vhd Line: 8
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node vga_pll_25_175:U1|altpll:altpll_component|vga_pll_25_175_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1) File: X:/test8/test6/db/vga_pll_25_175_altpll.v Line: 78
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node hw_image_generator:U3|game_clk  File: X:/test8/test6/hw_image_generator.vhd Line: 21
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node hw_image_generator:U3|game_clk File: X:/test8/test6/hw_image_generator.vhd Line: 21
Info (176353): Automatically promoted node alienclock  File: X:/test8/test6/proj0.vhd Line: 46
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node alienclock~0 File: X:/test8/test6/proj0.vhd Line: 46
Info (176353): Automatically promoted node hw_image_generator:U3|address[15]~288  File: X:/test8/test6/hw_image_generator.vhd Line: 64
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 42 registers into blocks of type Embedded multiplier block
    Extra Info (176220): Created 42 register duplicates
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "hex0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hex0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hex0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hex0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hex0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hex0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hex0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hex1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hex1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hex1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hex1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hex1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hex1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hex1[6]" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:15
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:06
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:59
Info (170193): Fitter routing operations beginning
Info (170089): 8e+03 ns of routing delay (approximately 7.7% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 27% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 60% of the available device resources in the region that extends from location X33_Y11 to location X44_Y21
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:04:14
Info (11888): Total time spent on timing analysis during the Fitter is 26.64 seconds.
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 10M50DAF484C6GES are preliminary
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 10M50DAF484C6GES are preliminary
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:20
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 2 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin GSENSOR_SDI has a permanently enabled output enable File: X:/test8/test6/proj0.vhd Line: 14
    Info (169065): Pin GSENSOR_SDO has a permanently disabled output enable File: X:/test8/test6/proj0.vhd Line: 15
Info (144001): Generated suppressed messages file X:/test8/test6/output_files/proj0.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 24 warnings
    Info: Peak virtual memory: 6583 megabytes
    Info: Processing ended: Tue Nov 23 17:39:09 2021
    Info: Elapsed time: 00:06:18
    Info: Total CPU time (on all processors): 00:11:58


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in X:/test8/test6/output_files/proj0.fit.smsg.


