`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company:        MossbauerLab, EasySoft
// Engineer:       EvilLord666 (Ushakov MV)
// 
// Create Date:    23:57:05 08/28/2017 
// Design Name: 
// Module Name:    dig_machine_ip3601
// Project Name:   sm2201_interface_board
// Target Devices: 
// Tool versions:  Quartus 12.1 sp1
// Description:    Memory state (dump) of programmed IP3601 (КР556РТ4)
//
// Dependencies: 
//
// Revision: 
// Revision 1.0
// Additional Comments: 
//
//////////////////////////////////////////////////////////////////////////////////
module dig_machine_ip3601(
    input wire [7:0] address,
	 input wire [1:0] cs,
	 output wire [3:0] data
);

localparam reg[3:0] mem_dump[255:0] = {
4'b1001,
4'b0000,
4'b1101,
4'b0000,
4'b0000,
4'b0000,
4'b1101,
4'b0000,
4'b0000,
4'b0000,
4'b1101,
4'b0000,
4'b0000,
4'b0000,
4'b1101,
4'b0000,
4'b1001,
4'b0000,
4'b1101,
4'b0000,
4'b0000,
4'b0000,
4'b1101,
4'b0000,
4'b0000,
4'b0000,
4'b1101,
4'b0000,
4'b0000,
4'b0000,
4'b1101,
4'b0000,
4'b1001,
4'b0000,
4'b1101,
4'b0000,
4'b0000,
4'b0000,
4'b1101,
4'b0000,
4'b0000,
4'b0000,
4'b1101,
4'b0000,
4'b0000,
4'b0000,
4'b1101,
4'b0000,
4'b1011,
4'b0000,
4'b1101,
4'b0000,
4'b0000,
4'b0000,
4'b1101,
4'b0000,
4'b0000,
4'b0000,
4'b1101,
4'b0000,
4'b0000,
4'b0000,
4'b1101,
4'b0000,
4'b1010,
4'b0000,
4'b1010,
4'b0000,
4'b0000,
4'b0000,
4'b1010,
4'b0000,
4'b0000,
4'b0000,
4'b1010,
4'b0000,
4'b0000,
4'b0000,
4'b1010,
4'b0000,
4'b1010,
4'b0000,
4'b1010,
4'b0000,
4'b0000,
4'b0000,
4'b1010,
4'b0000,
4'b0000,
4'b0000,
4'b1010,
4'b0000,
4'b0000,
4'b0000,
4'b1010,
4'b0000,
4'b1010,
4'b0000,
4'b1010,
4'b0000,
4'b0000,
4'b0000,
4'b1010,
4'b0000,
4'b0000,
4'b0000,
4'b1010,
4'b0000,
4'b0000,
4'b0000,
4'b1010,
4'b0000,
4'b1010,
4'b0000,
4'b1010,
4'b0000,
4'b0000,
4'b0000,
4'b1010,
4'b0000,
4'b0000,
4'b0000,
4'b1010,
4'b0000,
4'b0000,
4'b0000,
4'b1010,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000,
4'b0000
};

wire[3:0] selected_data;

assign selected_data = mem_dump[address];
assign data = cs == 2'b11 ? data : 4'b0000;

endmodule
