

================================================================
== Vitis HLS Report for 'fir'
================================================================
* Date:           Tue Oct 14 22:32:38 2025

* Version:        2024.2 (Build 5238294 on Nov  8 2024)
* Project:        fir.comp
* Solution:       hls (Vivado IP Flow Target)
* Product family: zynq
* Target device:  xc7z020-clg400-1


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+----------+------------+
    |  Clock |  Target  | Estimated| Uncertainty|
    +--------+----------+----------+------------+
    |ap_clk  |  10.00 ns|  7.097 ns|     2.70 ns|
    +--------+----------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+-----+-----+---------+
    |  Latency (cycles) |  Latency (absolute) |  Interval | Pipeline|
    |   min   |   max   |    min   |    max   | min | max |   Type  |
    +---------+---------+----------+----------+-----+-----+---------+
    |      109|      109|  1.090 us|  1.090 us|  110|  110|       no|
    +---------+---------+----------+----------+-----+-----+---------+

    + Detail: 
        * Instance: 
        +-----------------------------+------------------+---------+---------+----------+----------+-----+-----+------------------------------------------------+
        |                             |                  |  Latency (cycles) |  Latency (absolute) |  Interval |                    Pipeline                    |
        |           Instance          |      Module      |   min   |   max   |    min   |    max   | min | max |                      Type                      |
        +-----------------------------+------------------+---------+---------+----------+----------+-----+-----+------------------------------------------------+
        |grp_fir_Pipeline_TDL_fu_154  |fir_Pipeline_TDL  |       80|       80|  0.800 us|  0.800 us|   10|   10|  loop auto-rewind stp (delay=0 clock cycles(s))|
        |grp_fir_Pipeline_MAC_fu_224  |fir_Pipeline_MAC  |       24|       24|  0.240 us|  0.240 us|    5|    5|  loop auto-rewind stp (delay=0 clock cycles(s))|
        +-----------------------------+------------------+---------+---------+----------+----------+-----+-----+------------------------------------------------+

        * Loop: 
        N/A



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-----+--------+-------+-----+
|       Name      | BRAM_18K| DSP |   FF   |  LUT  | URAM|
+-----------------+---------+-----+--------+-------+-----+
|DSP              |        -|    -|       -|      -|    -|
|Expression       |        -|    -|       0|      2|    -|
|FIFO             |        -|    -|       -|      -|    -|
|Instance         |        0|  336|   37228|  48635|    -|
|Memory           |        0|    -|    2112|     66|    0|
|Multiplexer      |        -|    -|       0|   1564|    -|
|Register         |        -|    -|       8|      -|    -|
+-----------------+---------+-----+--------+-------+-----+
|Total            |        0|  336|   39348|  50267|    0|
+-----------------+---------+-----+--------+-------+-----+
|Available        |      280|  220|  106400|  53200|    0|
+-----------------+---------+-----+--------+-------+-----+
|Utilization (%)  |        0|  152|      36|     94|    0|
+-----------------+---------+-----+--------+-------+-----+

+ Detail: 
    * Instance: 
    +-----------------------------+------------------+---------+-----+-------+-------+-----+
    |           Instance          |      Module      | BRAM_18K| DSP |   FF  |  LUT  | URAM|
    +-----------------------------+------------------+---------+-----+-------+-------+-----+
    |grp_fir_Pipeline_MAC_fu_224  |fir_Pipeline_MAC  |        0|   64|  10535|  14631|    0|
    |grp_fir_Pipeline_TDL_fu_154  |fir_Pipeline_TDL  |        0|  272|  26693|  34004|    0|
    +-----------------------------+------------------+---------+-----+-------+-------+-----+
    |Total                        |                  |        0|  336|  37228|  48635|    0|
    +-----------------------------+------------------+---------+-----+-------+-------+-----+

    * DSP: 
    N/A

    * Memory: 
    +-----------------------------+-------------------------------------+---------+----+----+-----+------+-----+------+-------------+
    |            Memory           |                Module               | BRAM_18K| FF | LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +-----------------------------+-------------------------------------+---------+----+----+-----+------+-----+------+-------------+
    |fir_int_int_shift_reg_U      |fir_int_int_shift_reg_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    |fir_int_int_shift_reg_10_U   |fir_int_int_shift_reg_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    |fir_int_int_shift_reg_11_U   |fir_int_int_shift_reg_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    |fir_int_int_shift_reg_12_U   |fir_int_int_shift_reg_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    |fir_int_int_shift_reg_13_U   |fir_int_int_shift_reg_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    |fir_int_int_shift_reg_14_U   |fir_int_int_shift_reg_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    |fir_int_int_shift_reg_15_U   |fir_int_int_shift_reg_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    |fir_int_int_shift_reg_16_U   |fir_int_int_shift_reg_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    |fir_int_int_shift_reg_17_U   |fir_int_int_shift_reg_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    |fir_int_int_shift_reg_18_U   |fir_int_int_shift_reg_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    |p_ZZ3firPiiE9shift_reg_10_U  |fir_int_int_shift_reg_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    |p_ZZ3firPiiE9shift_reg_11_U  |fir_int_int_shift_reg_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    |p_ZZ3firPiiE9shift_reg_12_U  |fir_int_int_shift_reg_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    |p_ZZ3firPiiE9shift_reg_13_U  |fir_int_int_shift_reg_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    |p_ZZ3firPiiE9shift_reg_14_U  |fir_int_int_shift_reg_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    |p_ZZ3firPiiE9shift_reg_15_U  |fir_int_int_shift_reg_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    |p_ZZ3firPiiE9shift_reg_16_U  |fir_int_int_shift_reg_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    |p_ZZ3firPiiE9shift_reg_17_U  |fir_int_int_shift_reg_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    |p_ZZ3firPiiE9shift_reg_18_U  |fir_int_int_shift_reg_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    |p_ZZ3firPiiE9shift_reg_19_U  |fir_int_int_shift_reg_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    |p_ZZ3firPiiE9shift_reg_20_U  |fir_int_int_shift_reg_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    |p_ZZ3firPiiE9shift_reg_21_U  |fir_int_int_shift_reg_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    |p_ZZ3firPiiE9shift_reg_22_U  |fir_int_int_shift_reg_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    |p_ZZ3firPiiE9shift_reg_23_U  |fir_int_int_shift_reg_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    |p_ZZ3firPiiE9shift_reg_24_U  |fir_int_int_shift_reg_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    |p_ZZ3firPiiE9shift_reg_25_U  |fir_int_int_shift_reg_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    |p_ZZ3firPiiE9shift_reg_26_U  |fir_int_int_shift_reg_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    |p_ZZ3firPiiE9shift_reg_27_U  |fir_int_int_shift_reg_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    |p_ZZ3firPiiE9shift_reg_28_U  |fir_int_int_shift_reg_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    |p_ZZ3firPiiE9shift_reg_29_U  |fir_int_int_shift_reg_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    |p_ZZ3firPiiE9shift_reg_30_U  |fir_int_int_shift_reg_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    |p_ZZ3firPiiE9shift_reg_31_U  |fir_int_int_shift_reg_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    |p_ZZ3firPiiE9shift_reg_32_U  |fir_int_int_shift_reg_RAM_AUTO_1R1W  |        0|  64|   2|    0|     4|   32|     1|          128|
    +-----------------------------+-------------------------------------+---------+----+----+-----+------+-----+------+-------------+
    |Total                        |                                     |        0|2112|  66|    0|   132| 1056|    33|         4224|
    +-----------------------------+-------------------------------------+---------+----+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +---------------------------+----------+----+---+----+------------+------------+
    |       Variable Name       | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
    +---------------------------+----------+----+---+----+------------+------------+
    |fir_int_int_shift_reg_we0  |        or|   0|  0|   2|           1|           1|
    +---------------------------+----------+----+---+----+------------+------------+
    |Total                      |          |   0|  0|   2|           1|           1|
    +---------------------------+----------+----+---+----+------------+------------+

    * Multiplexer: 
    +------------------------------------+----+-----------+-----+-----------+
    |                Name                | LUT| Input Size| Bits| Total Bits|
    +------------------------------------+----+-----------+-----+-----------+
    |ap_NS_fsm                           |  37|          7|    1|          7|
    |fir_int_int_shift_reg_10_address0   |  14|          3|    2|          6|
    |fir_int_int_shift_reg_10_ce0        |  14|          3|    1|          3|
    |fir_int_int_shift_reg_10_ce1        |   9|          2|    1|          2|
    |fir_int_int_shift_reg_10_we0        |   9|          2|    1|          2|
    |fir_int_int_shift_reg_11_address0   |  14|          3|    2|          6|
    |fir_int_int_shift_reg_11_ce0        |  14|          3|    1|          3|
    |fir_int_int_shift_reg_11_ce1        |   9|          2|    1|          2|
    |fir_int_int_shift_reg_11_we0        |   9|          2|    1|          2|
    |fir_int_int_shift_reg_12_address0   |  14|          3|    2|          6|
    |fir_int_int_shift_reg_12_ce0        |  14|          3|    1|          3|
    |fir_int_int_shift_reg_12_ce1        |   9|          2|    1|          2|
    |fir_int_int_shift_reg_12_we0        |   9|          2|    1|          2|
    |fir_int_int_shift_reg_13_address0   |  14|          3|    2|          6|
    |fir_int_int_shift_reg_13_ce0        |  14|          3|    1|          3|
    |fir_int_int_shift_reg_13_ce1        |   9|          2|    1|          2|
    |fir_int_int_shift_reg_13_we0        |   9|          2|    1|          2|
    |fir_int_int_shift_reg_14_address0   |  14|          3|    2|          6|
    |fir_int_int_shift_reg_14_ce0        |  14|          3|    1|          3|
    |fir_int_int_shift_reg_14_ce1        |   9|          2|    1|          2|
    |fir_int_int_shift_reg_14_we0        |   9|          2|    1|          2|
    |fir_int_int_shift_reg_15_address0   |  14|          3|    2|          6|
    |fir_int_int_shift_reg_15_ce0        |  14|          3|    1|          3|
    |fir_int_int_shift_reg_15_ce1        |   9|          2|    1|          2|
    |fir_int_int_shift_reg_15_we0        |   9|          2|    1|          2|
    |fir_int_int_shift_reg_16_address0   |  14|          3|    2|          6|
    |fir_int_int_shift_reg_16_ce0        |  14|          3|    1|          3|
    |fir_int_int_shift_reg_16_ce1        |   9|          2|    1|          2|
    |fir_int_int_shift_reg_16_we0        |   9|          2|    1|          2|
    |fir_int_int_shift_reg_17_address0   |  14|          3|    2|          6|
    |fir_int_int_shift_reg_17_ce0        |  14|          3|    1|          3|
    |fir_int_int_shift_reg_17_ce1        |   9|          2|    1|          2|
    |fir_int_int_shift_reg_17_we0        |   9|          2|    1|          2|
    |fir_int_int_shift_reg_18_address0   |  14|          3|    2|          6|
    |fir_int_int_shift_reg_18_ce0        |  14|          3|    1|          3|
    |fir_int_int_shift_reg_18_ce1        |   9|          2|    1|          2|
    |fir_int_int_shift_reg_18_we0        |   9|          2|    1|          2|
    |fir_int_int_shift_reg_address0      |  14|          3|    2|          6|
    |fir_int_int_shift_reg_ce0           |  14|          3|    1|          3|
    |fir_int_int_shift_reg_ce1           |   9|          2|    1|          2|
    |fir_int_int_shift_reg_d0            |   9|          2|   32|         64|
    |fir_int_int_shift_reg_we0           |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_10_address0  |  14|          3|    2|          6|
    |p_ZZ3firPiiE9shift_reg_10_ce0       |  14|          3|    1|          3|
    |p_ZZ3firPiiE9shift_reg_10_ce1       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_10_we0       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_11_address0  |  14|          3|    2|          6|
    |p_ZZ3firPiiE9shift_reg_11_ce0       |  14|          3|    1|          3|
    |p_ZZ3firPiiE9shift_reg_11_ce1       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_11_we0       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_12_address0  |  14|          3|    2|          6|
    |p_ZZ3firPiiE9shift_reg_12_ce0       |  14|          3|    1|          3|
    |p_ZZ3firPiiE9shift_reg_12_ce1       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_12_we0       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_13_address0  |  14|          3|    2|          6|
    |p_ZZ3firPiiE9shift_reg_13_ce0       |  14|          3|    1|          3|
    |p_ZZ3firPiiE9shift_reg_13_ce1       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_13_we0       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_14_address0  |  14|          3|    2|          6|
    |p_ZZ3firPiiE9shift_reg_14_ce0       |  14|          3|    1|          3|
    |p_ZZ3firPiiE9shift_reg_14_ce1       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_14_we0       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_15_address0  |  14|          3|    2|          6|
    |p_ZZ3firPiiE9shift_reg_15_ce0       |  14|          3|    1|          3|
    |p_ZZ3firPiiE9shift_reg_15_ce1       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_15_we0       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_16_address0  |  14|          3|    2|          6|
    |p_ZZ3firPiiE9shift_reg_16_ce0       |  14|          3|    1|          3|
    |p_ZZ3firPiiE9shift_reg_16_ce1       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_16_we0       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_17_address0  |  14|          3|    2|          6|
    |p_ZZ3firPiiE9shift_reg_17_ce0       |  14|          3|    1|          3|
    |p_ZZ3firPiiE9shift_reg_17_ce1       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_17_we0       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_18_address0  |  14|          3|    2|          6|
    |p_ZZ3firPiiE9shift_reg_18_ce0       |  14|          3|    1|          3|
    |p_ZZ3firPiiE9shift_reg_18_ce1       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_18_we0       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_19_address0  |  14|          3|    2|          6|
    |p_ZZ3firPiiE9shift_reg_19_ce0       |  14|          3|    1|          3|
    |p_ZZ3firPiiE9shift_reg_19_ce1       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_19_we0       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_20_address0  |  14|          3|    2|          6|
    |p_ZZ3firPiiE9shift_reg_20_ce0       |  14|          3|    1|          3|
    |p_ZZ3firPiiE9shift_reg_20_ce1       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_20_we0       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_21_address0  |  14|          3|    2|          6|
    |p_ZZ3firPiiE9shift_reg_21_ce0       |  14|          3|    1|          3|
    |p_ZZ3firPiiE9shift_reg_21_ce1       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_21_we0       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_22_address0  |  14|          3|    2|          6|
    |p_ZZ3firPiiE9shift_reg_22_ce0       |  14|          3|    1|          3|
    |p_ZZ3firPiiE9shift_reg_22_ce1       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_22_we0       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_23_address0  |  14|          3|    2|          6|
    |p_ZZ3firPiiE9shift_reg_23_ce0       |  14|          3|    1|          3|
    |p_ZZ3firPiiE9shift_reg_23_ce1       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_23_we0       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_24_address0  |  14|          3|    2|          6|
    |p_ZZ3firPiiE9shift_reg_24_ce0       |  14|          3|    1|          3|
    |p_ZZ3firPiiE9shift_reg_24_ce1       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_24_we0       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_25_address0  |  14|          3|    2|          6|
    |p_ZZ3firPiiE9shift_reg_25_ce0       |  14|          3|    1|          3|
    |p_ZZ3firPiiE9shift_reg_25_ce1       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_25_we0       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_26_address0  |  14|          3|    2|          6|
    |p_ZZ3firPiiE9shift_reg_26_ce0       |  14|          3|    1|          3|
    |p_ZZ3firPiiE9shift_reg_26_ce1       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_26_we0       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_27_address0  |  14|          3|    2|          6|
    |p_ZZ3firPiiE9shift_reg_27_ce0       |  14|          3|    1|          3|
    |p_ZZ3firPiiE9shift_reg_27_ce1       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_27_we0       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_28_address0  |  14|          3|    2|          6|
    |p_ZZ3firPiiE9shift_reg_28_ce0       |  14|          3|    1|          3|
    |p_ZZ3firPiiE9shift_reg_28_ce1       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_28_we0       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_29_address0  |  14|          3|    2|          6|
    |p_ZZ3firPiiE9shift_reg_29_ce0       |  14|          3|    1|          3|
    |p_ZZ3firPiiE9shift_reg_29_ce1       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_29_we0       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_30_address0  |  14|          3|    2|          6|
    |p_ZZ3firPiiE9shift_reg_30_ce0       |  14|          3|    1|          3|
    |p_ZZ3firPiiE9shift_reg_30_ce1       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_30_we0       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_31_address0  |  14|          3|    2|          6|
    |p_ZZ3firPiiE9shift_reg_31_ce0       |  14|          3|    1|          3|
    |p_ZZ3firPiiE9shift_reg_31_ce1       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_31_we0       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_32_address0  |  14|          3|    2|          6|
    |p_ZZ3firPiiE9shift_reg_32_ce0       |  14|          3|    1|          3|
    |p_ZZ3firPiiE9shift_reg_32_ce1       |   9|          2|    1|          2|
    |p_ZZ3firPiiE9shift_reg_32_we0       |   9|          2|    1|          2|
    +------------------------------------+----+-----------+-----+-----------+
    |Total                               |1564|        339|  198|        500|
    +------------------------------------+----+-----------+-----+-----------+

    * Register: 
    +------------------------------------------+---+----+-----+-----------+
    |                   Name                   | FF| LUT| Bits| Const Bits|
    +------------------------------------------+---+----+-----+-----------+
    |ap_CS_fsm                                 |  6|   0|    6|          0|
    |grp_fir_Pipeline_MAC_fu_224_ap_start_reg  |  1|   0|    1|          0|
    |grp_fir_Pipeline_TDL_fu_154_ap_start_reg  |  1|   0|    1|          0|
    +------------------------------------------+---+----+-----+-----------+
    |Total                                     |  8|   0|    8|          0|
    +------------------------------------------+---+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+----------+-----+-----+------------+--------------+--------------+
| RTL Ports| Dir | Bits|  Protocol  | Source Object|    C Type    |
+----------+-----+-----+------------+--------------+--------------+
|ap_clk    |   in|    1|  ap_ctrl_hs|           fir|  return value|
|ap_rst    |   in|    1|  ap_ctrl_hs|           fir|  return value|
|ap_start  |   in|    1|  ap_ctrl_hs|           fir|  return value|
|ap_done   |  out|    1|  ap_ctrl_hs|           fir|  return value|
|ap_idle   |  out|    1|  ap_ctrl_hs|           fir|  return value|
|ap_ready  |  out|    1|  ap_ctrl_hs|           fir|  return value|
|y         |  out|   32|      ap_vld|             y|       pointer|
|y_ap_vld  |  out|    1|      ap_vld|             y|       pointer|
|x         |   in|   32|     ap_none|             x|        scalar|
+----------+-----+-----+------------+--------------+--------------+

