# An√°lisis de Resultados Experimentales
## Jerarqu√≠a de Memoria: Intel Ice Lake (FinisTerrae III)

**Asignatura**: Arquitectura de Computadores  
**Pr√°ctica**: Estudio del efecto de la localidad de los accesos a memoria  
**Plataforma**: FinisTerrae III (CESGA) ‚Äî Intel Xeon Platinum 8352Y  
**Jobs ejecutados**: 5366644, 5367628, 5367629, 5367630

---

## 1. Arquitectura del sistema

```mermaid
graph TD
    CPU["CPU Core Intel Xeon Platinum 8352Y 2.20 GHz base / 3.40 GHz turbo"]
    L1["Cach√© L1d 48 KB ¬∑ 12-way ¬∑ privada S1 = 768 l√≠neas ¬∑ ~5 ciclos"]
    L2["Cach√© L2 1.25 MB ¬∑ 20-way ¬∑ privada S2 = 20480 l√≠neas ¬∑ ~14 ciclos"]
    L3["Cach√© L3 48 MB ¬∑ 12-way ¬∑ compartida S3 = 786432 l√≠neas ¬∑ ~40-50 ciclos"]
    RAM["RAM DDR4 256 GB ~150-200 ciclos"]

    CPU -->|"fallo L1"| L1
    L1 -->|"fallo L2"| L2
    L2 -->|"fallo L3"| L3
    L3 -->|"fallo RAM"| RAM

    style L1 fill:#d4edda,stroke:#28a745
    style L2 fill:#fff3cd,stroke:#ffc107
    style L3 fill:#fde8d8,stroke:#fd7e14
    style RAM fill:#f8d7da,stroke:#dc3545
```

L√≠nea de cach√© (CLS) = 64 bytes. Experimentos ejecutados en **1 solo core** para garantizar que L1 y L2 son privadas y no hay contenci√≥n con otros procesos.

---

## 2. El prefetcher hardware del Intel Ice Lake (Sunny Cove)

El procesador implementa la microarquitectura **Sunny Cove** (Ice Lake-SP) con **cuatro prefetchers hardware** independientes:

### Prefetchers de L1 (cargan datos L2 ‚Üí L1)

**DCU Streamer (Next-Line Prefetcher):** Detecta accesos ascendentes recientes e interpreta el patr√≥n como streaming. Precarga autom√°ticamente la siguiente l√≠nea de cach√©. Se activa con cualquier acceso secuencial.

**DCU IP-based Stride Prefetcher:** Rastrea instrucciones de carga individuales. Cuando una instrucci√≥n muestra un stride regular, emite una precarga a `direcci√≥n_actual + stride`. Detecta strides de hasta 2 KB en ambas direcciones.

### Prefetchers de L2 (cargan datos L3 ‚Üí L2)

**L2 Streamer:** Monitoriza secuencias de peticiones desde L1. Cuando detecta un stream, precarga l√≠neas anticipadas corriendo hasta **20 l√≠neas por delante**. Gestiona hasta **32 streams simult√°neos** y no cruza l√≠mites de p√°gina de 4 KB.

**L2 Spatial (Adjacent Cache Line) Prefetcher:** Completa cada l√≠nea cargada en L2 con su l√≠nea adyacente, garantizando bloques de 128 bytes alineados. Act√∫a independientemente del patr√≥n de acceso.

### Implicaciones para los experimentos

Con D=1 los cuatro prefetchers act√∫an coordinadamente ocultando completamente la latencia incluso de RAM. Con D=16, el IP Stride y el Spatial act√∫an juntos generando *prefetch pollution* (doble tr√°fico in√∫til), explicando el peor caso observado. Con D=64 y D=128, el stride supera el umbral eficiente del L2 Streamer y el prefetcher reduce actividad, lo que parad√≥jicamente mejora el rendimiento respecto a D=16.

---

## 3. Dise√±o experimental

```mermaid
flowchart LR
    subgraph Variantes["3 variantes de programa"]
        A["acp1.c double ¬∑ indirecto A[ind[i]]"]
        B["acp1_int.c int ¬∑ indirecto A[ind[i]]"]
        C["acp1_directo.c double ¬∑ directo A[i√óD]"]
    end

    subgraph Params["Matriz de par√°metros"]
        D["Strides D 1 ¬∑ 8 ¬∑ 16 ¬∑ 64 ¬∑ 128"]
        L["Tama√±os L 11 valores: L1, L2, L3 y RAM"]
    end

    subgraph Stats["Tratamiento estad√≠stico"]
        R["10 repeticiones globales"]
        T["Top 3 menores valores"]
        G["Media geom√©trica de los 3 mejores"]
    end

    Variantes --> Params --> Stats
```

Cada variante ejecuta **55 combinaciones** (5 strides √ó 11 tama√±os), con 10 repeticiones externas ‚Üí **1650 mediciones totales**.

---

## 4. Footprint real en cach√© por valor de L

El par√°metro L define el n√∫mero de l√≠neas distintas referenciadas. El footprint en bytes es `L √ó 64` y determina el nivel de jerarqu√≠a donde residen los datos, independientemente del stride D y del tipo de dato.

| L (l√≠neas) | Fracci√≥n | Footprint | Nivel real |
|:---:|:---:|:---:|:---:|
| 384 | 0.5 √ó S1 | **24 KB** | L1 (48 KB) ‚úì holgado |
| 1152 | 1.5 √ó S1 | **72 KB** | L2 ¬∑ desborda L1 |
| 10240 | 0.5 √ó S2 | **640 KB** | L2 ¬∑ holgado (51%) |
| 15360 | 0.75 √ó S2 | **960 KB** | L2 ¬∑ ajustado (77%) |
| 40960 | 2 √ó S2 | **2.5 MB** | L3 ¬∑ desborda L2 |
| 81920 | 4 √ó S2 | **5 MB** | L3 |
| 163840 | 8 √ó S2 | **10 MB** | L3 |
| 524288 | 0.67 √ó S3 | **32 MB** | L3 ¬∑ llenando |
| 786432 | 1 √ó S3 | **48 MB** | l√≠mite exacto L3 |
| 1572864 | 2 √ó S3 | **96 MB** | **RAM** ¬∑ desborda L3 |
| 3145728 | 4 √ó S3 | **192 MB** | **RAM profunda** |

> **Nota sobre Slurm:** El sistema reporta memoria RSS del SO (p√°ginas f√≠sicas tocadas), no footprint en cach√©. Con D=128 y L=3145728 solo se tocan R=196.608 posiciones de `A[]` (~1.5 MB de RSS), aunque el footprint en cach√© sea de 192 MB. Ambas m√©tricas miden cosas distintas.

---

## 5. Tablas de resultados

> Valores en **ciclos de CPU por acceso** (media geom√©trica de los 3 mejores de 10 repeticiones).  
> üü¢ < 8 ciclos ¬∑ üü° 8‚Äì12 ciclos ¬∑ üî¥ > 12 ciclos

### 5.1 Double + acceso indirecto (experimento base)

| L (l√≠neas) | Nivel | D=1 | D=8 | D=16 | D=64 | D=128 |
|:---:|:---:|:---:|:---:|:---:|:---:|:---:|
| 384 | L1 | üü¢ 7.08 | üü¢ 7.14 | üü¢ 7.06 | üü¢ 7.15 | üü¢ 7.12 |
| 1152 | L2 | üü¢ 7.09 | üü¢ 7.17 | üü¢ 7.18 | üü¢ 7.20 | üü¢ 7.28 |
| 10240 | L2 | üü¢ 7.12 | üü¢ 7.19 | üü¢ 7.21 | üü¢ 7.29 | üü¢ 7.27 |
| 15360 | L2 | üü¢ 7.13 | üü¢ 7.20 | üü¢ 7.23 | üü¢ 7.41 | üü¢ 7.33 |
| 40960 | L3 | üü¢ 7.15 | üü¢ 7.45 | üü° 8.96 | üü° 8.18 | üü° 8.28 |
| 81920 | L3 | üü¢ 7.18 | üü¢ 7.52 | üü° 9.48 | üü° 8.23 | üü° 8.21 |
| 163840 | L3 | üü¢ 7.22 | üü° 8.20 | üü° 10.32 | üü° 8.33 | üü° 8.64 |
| 524288 | L3 | üü¢ 7.22 | üü° 11.01 | üî¥ 17.59 | üî¥ 17.14 | üî¥ 17.09 |
| 786432 | L3 l√≠mite | üü¢ 7.23 | üü° 11.15 | üî¥ 18.30 | üî¥ 18.43 | üî¥ 18.59 |
| 1572864 | **RAM** | üü¢ 7.23 | üü° 11.09 | üî¥ 18.99 | üî¥ 20.55 | üî¥ 19.42 |
| 3145728 | **RAM** | üü¢ 7.22 | üü° 11.10 | üî¥ 18.51 | üî¥ 20.86 | üî¥ 19.68 |

### 5.2 Int + acceso indirecto (experimento adicional 1)

| L (l√≠neas) | Nivel | D=1 | D=8 | D=16 | D=64 | D=128 |
|:---:|:---:|:---:|:---:|:---:|:---:|:---:|
| 384 | L1 | üü¢ 6.77 | üü¢ 6.79 | üü¢ 6.84 | üü¢ 6.80 | üü¢ 6.82 |
| 1152 | L2 | üü¢ 6.78 | üü¢ 6.82 | üü¢ 7.17 | üü¢ 7.23 | üü¢ 7.21 |
| 10240 | L2 | üü¢ 6.79 | üü¢ 6.83 | üü¢ 7.18 | üü¢ 7.23 | üü¢ 7.28 |
| 15360 | L2 | üü¢ 6.80 | üü¢ 6.87 | üü¢ 7.24 | üü¢ 7.24 | üü¢ 7.22 |
| 40960 | L3 | üü¢ 6.80 | üü¢ 6.88 | üü¢ 7.26 | üü° 8.00 | üü¢ 7.94 |
| 81920 | L3 | üü¢ 6.80 | üü¢ 6.91 | üü¢ 7.28 | üü¢ 7.73 | üü¢ 7.76 |
| 163840 | L3 | üü¢ 6.80 | üü¢ 6.93 | üü¢ 7.32 | üü¢ 7.78 | üü¢ 7.76 |
| 524288 | L3 | üü¢ 6.81 | üü¢ 7.69 | üü° 8.58 | üî¥ 15.88 | üî¥ 14.92 |
| 786432 | L3 l√≠mite | üü¢ 6.81 | üü¢ 7.79 | üü° 8.80 | üî¥ 16.87 | üî¥ 16.01 |
| 1572864 | **RAM** | üü¢ 6.81 | üü¢ 7.87 | üü° 9.27 | üî¥ 17.04 | üî¥ 18.35 |
| 3145728 | **RAM** | üü¢ 6.81 | üü¢ 7.89 | üü° 9.40 | üî¥ 17.53 | üî¥ 19.71 |

### 5.3 Double + acceso directo (experimento adicional 2)

| L (l√≠neas) | Nivel | D=1 | D=8 | D=16 | D=64 | D=128 |
|:---:|:---:|:---:|:---:|:---:|:---:|:---:|
| 384 | L1 | üü¢ 7.06 | üü¢ 6.98 | üü¢ 6.82 | üü¢ 6.42 | üü¢ 6.36 |
| 1152 | L2 | üü¢ 7.08 | üü¢ 7.09 | üü¢ 7.07 | üü¢ 6.88 | üü¢ 6.81 |
| 10240 | L2 | üü¢ 7.10 | üü¢ 7.15 | üü¢ 7.15 | üü¢ 7.10 | üü¢ 7.08 |
| 15360 | L2 | üü¢ 7.11 | üü¢ 7.18 | üü¢ 7.14 | üü¢ 7.12 | üü¢ 7.09 |
| 40960 | L3 | üü¢ 7.13 | üü¢ 7.35 | üü¢ 7.57 | üü¢ 7.50 | üü¢ 7.48 |
| 81920 | L3 | üü¢ 7.12 | üü¢ 7.30 | üü¢ 7.53 | üü¢ 7.55 | üü¢ 7.32 |
| 163840 | L3 | üü¢ 7.12 | üü¢ 7.32 | üü¢ 7.45 | üü¢ 7.56 | üü¢ 7.41 |
| 524288 | L3 | üü¢ 7.14 | üü° 8.36 | üî¥ 12.63 | üî¥ 13.69 | üî¥ 12.99 |
| 786432 | L3 l√≠mite | üü¢ 7.15 | üü° 8.54 | üî¥ 14.62 | üî¥ 15.13 | üî¥ 13.91 |
| 1572864 | **RAM** | üü¢ 7.16 | üü° 8.58 | üî¥ 16.25 | üî¥ 17.22 | üî¥ 15.44 |
| 3145728 | **RAM** | üü¢ 7.16 | üü° 8.56 | üî¥ 16.64 | üî¥ 18.72 | üî¥ 16.59 |

---

## 6. Gr√°ficas de resultados

### 6.1 Comparativa global de los tres experimentos

![Comparativa de los tres experimentos](comparativa_experimentos.png)

Cada panel muestra las 5 curvas de stride para una variante. Las l√≠neas verticales rojas y verdes marcan los l√≠mites de L1 (S1=768) y L2 (S2=20480). A partir de L=1572864 los datos residen en RAM. Con la escala logar√≠tmica del eje X se aprecian claramente las tres zonas: L1/L2 planas, L3 con degradaci√≥n progresiva, y RAM con salto abrupto en todos los strides excepto D=1.

### 6.2 Comparaci√≥n de variantes para D=1 (mejor caso de prefetching)

![Comparativa D=1](comparativa_D1.png)

Las tres variantes permanecen completamente planas en todo el rango, incluyendo RAM (L=3145728, footprint 192 MB). El DCU Streamer y el L2 Streamer act√∫an coordinadamente ocultando por completo las latencias de L3 y RAM. La versi√≥n int mantiene ~6.81 ciclos incluso en RAM profunda.

### 6.3 Comparaci√≥n de variantes para D=16 (peor caso observado)

![Comparativa D=16](comparativa_D16.png)

A partir de L=524288 (zona L3 profunda) las tres variantes escalan abruptamente. La double indirecta alcanza **18.99 ciclos** en RAM (L=1572864), la double directa **16.25** y la int indirecta **9.27**. La transici√≥n L3‚ÜíRAM es visible como un cambio de pendiente entre L=786432 y L=1572864.

---

## 7. An√°lisis por zonas de la jerarqu√≠a

### 7.1 Zona L1 ‚Äî L ‚â§ 768 l√≠neas (footprint ‚â§ 24 KB)

```mermaid
graph LR
    A["Todos los strides convergen ~6.4‚Äì7.2 ciclos"]
    B["24 KB de datos caben en L1 (48 KB)"]
    C["Stride irrelevante: cada acceso resuelto sin fallo de cach√©"]
    D["Valida experimentalmente S1 = 768 l√≠neas"]

    A --> B --> C --> D

    style A fill:#d4edda,stroke:#28a745
    style D fill:#d4edda,stroke:#28a745
```

Las cinco curvas de cualquier variante son indistinguibles. La ligera ventaja de `int` (~0.3 ciclos) y del acceso directo con strides grandes (D=64: 6.42 ciclos) se deben respectivamente a la diferencia ALU entre `ADD` y `FADD`, y a la eliminaci√≥n del overhead del vector de √≠ndices.

### 7.2 Zona L2 ‚Äî 768 < L ‚â§ 20480 l√≠neas (footprint 72 KB ‚Äì 960 KB)

La penalizaci√≥n al superar L1 es m√≠nima en todas las variantes. El **DCU IP Stride Prefetcher** detecta el stride constante y emite precargas a L1 desde L2 antes de que sean necesarias, ocultando la latencia te√≥rica de L2 (~14 ciclos). Los valores se mantienen por debajo de 7.5 ciclos en todos los casos.

### 7.3 Zona L3 ‚Äî 20480 < L ‚â§ 786432 l√≠neas (footprint 1.25 MB ‚Äì 48 MB)

```mermaid
graph TD
    subgraph L3zona["Zona L3 ‚Äî comportamiento por stride"]
        D1_L3["D=1 Plano ~7.1‚Äì7.2 ciclos L2 Streamer oculta latencia L3"]
        D8_L3["D=8 Sube progresivamente hasta 11 ciclos en L=786432 Prefetcher eficaz pero limitado"]
        D16_L3["D=16 Escala fuerte hasta 18 ciclos en L=786432 Prefetch pollution activa"]
        D64_L3["D=64 Sube hasta 18 ciclos Stride supera umbral L2 Streamer"]
        D128_L3["D=128 Comportamiento similar a D=64 hasta 18 ciclos"]
    end

    style D1_L3 fill:#d4edda,stroke:#28a745
    style D8_L3 fill:#fff3cd,stroke:#ffc107
    style D16_L3 fill:#f8d7da,stroke:#dc3545
    style D64_L3 fill:#fde8d8,stroke:#fd7e14
    style D128_L3 fill:#fde8d8,stroke:#fd7e14
```

El comportamiento diverge claramente a partir de L=40960. Con D=1 el L2 Streamer (que corre 20 l√≠neas por delante) sigue siendo eficaz incluso con 48 MB de datos. Con D=16 el prefetch pollution se intensifica a medida que crece L porque hay m√°s l√≠neas in√∫tiles tra√≠das a L2.

### 7.4 Zona RAM ‚Äî L > 786432 l√≠neas (footprint > 48 MB)

La transici√≥n L3 ‚Üí RAM es el hallazgo m√°s importante de los experimentos ampliados. Entre L=786432 (48 MB, l√≠mite L3) y L=1572864 (96 MB, RAM) se observa un **cambio de comportamiento claro** en D=8, D=16, D=64 y D=128, mientras que **D=1 permanece completamente plano**.

Comportamiento en RAM profunda (L=3145728, footprint 192 MB):

| Stride | Double indirecto | Int indirecto | Double directo | vs. zona L3 |
|:---:|:---:|:---:|:---:|:---:|
| D=1 | 7.22 | 6.81 | 7.16 | sin cambio |
| D=8 | 11.10 | 7.89 | 8.56 | estabilizado |
| D=16 | 18.51 | 9.40 | 16.64 | estabilizado |
| D=64 | 20.86 | 17.53 | 18.72 | m√°ximo absoluto |
| D=128 | 19.68 | 19.71 | 16.59 | m√°ximo absoluto |

Los valores se estabilizan entre L=1572864 y L=3145728, lo que confirma que a partir de cierto tama√±o el sistema ha alcanzado la latencia de RAM pura y no hay m√°s degradaci√≥n.

---

## 8. La "escalera" completa observada experimentalmente

Con los nuevos datos ya se puede trazar la escalera completa de la jerarqu√≠a para cada stride. Para D=64 (double indirecto) los valores son:

```mermaid
graph LR
    A["L1 ~7.1 ciclos (24 KB)"]
    B["L2 ~7.4 ciclos (960 KB)"]
    C["L3 entrada ~8.2 ciclos (2.5 MB)"]
    D["L3 profunda ~18.4 ciclos (48 MB)"]
    E["RAM ~20.9 ciclos (192 MB)"]

    A -->|"+0.3"| B -->|"+0.8"| C -->|"+10.2"| D -->|"+2.5"| E

    style A fill:#d4edda,stroke:#28a745
    style B fill:#fff3cd,stroke:#ffc107
    style C fill:#ffe8cc,stroke:#ff9900
    style D fill:#fde8d8,stroke:#fd7e14
    style E fill:#f8d7da,stroke:#dc3545
```

La escalera cl√°sica aparece, pero atenuada respecto a las latencias te√≥ricas porque el prefetcher sigue actuando parcialmente incluso con strides grandes. La diferencia L1‚ÜíRAM real para D=64 es de **~13.7 ciclos** (7.1 ‚Üí 20.9), frente a los ~145 ciclos te√≥ricos sin prefetcher. El prefetcher aten√∫a la penalizaci√≥n en un factor de aproximadamente **10√ó**.

---

## 9. An√°lisis comparativo de las tres variantes en RAM

### 9.1 Double indirecto vs. Int indirecto

En RAM el tipo de dato marca diferencias importantes, especialmente para strides medios. Para D=16 en RAM (L=3145728): double indirecto 18.51 ciclos vs int indirecto 9.40 ciclos ‚Äî una diferencia del **49%**. La raz√≥n es que con `int` R es el doble, pero `ind[]` pesa la mitad en bytes por elemento de `A[]` accedido, reduciendo la contenci√≥n en cach√©. Adem√°s, con `int` el IP Stride tiene m√°s elementos √∫tiles por l√≠nea tra√≠da.

Para D=64 y D=128 en RAM la situaci√≥n se invierte: int indirecto (17‚Äì20 ciclos) iguala o supera al double indirecto porque R_int = 2√óR_double hace que `ind[]` sea enorme (~750 MB para L=3145728, D=64), generando un volumen masivo de accesos a RAM solo para leer los √≠ndices.

### 9.2 Double directo vs. Double indirecto en RAM

| Configuraci√≥n | Directo | Indirecto | Mejora |
|:---:|:---:|:---:|:---:|
| D=1, L=3145728 | 7.16 | 7.22 | ‚àí1% |
| D=8, L=3145728 | 8.56 | 11.10 | **‚àí23%** |
| D=16, L=3145728 | 16.64 | 18.51 | **‚àí10%** |
| D=64, L=3145728 | 18.72 | 20.86 | **‚àí10%** |
| D=128, L=3145728 | 16.59 | 19.68 | **‚àí16%** |

En RAM la ventaja del acceso directo se reduce respecto a la zona L3 porque ahora el cuello de botella dominante es la latencia de RAM en s√≠ misma, no la contenci√≥n entre streams en cach√©. Con D=1 la diferencia es casi nula (1%) porque ambos patrones son perfectamente secuenciales y el prefetcher los gestiona igual de bien.

---

## 10. Resumen cuantitativo ‚Äî evoluci√≥n por zonas (D=16, double indirecto)

| Zona | L representativo | Footprint | Ciclos | Latencia observada |
|:---:|:---:|:---:|:---:|:---:|
| L1 | 384 | 24 KB | 7.06 | ~7 ciclos |
| L2 | 15360 | 960 KB | 7.23 | ~7 ciclos (prefetcher oculta L2) |
| L3 entrada | 40960 | 2.5 MB | 8.96 | ~9 ciclos |
| L3 media | 163840 | 10 MB | 10.32 | ~10 ciclos |
| L3 profunda | 786432 | 48 MB | 18.30 | ~18 ciclos |
| RAM | 1572864 | 96 MB | 18.99 | ~19 ciclos |
| RAM profunda | 3145728 | 192 MB | 18.51 | ~19 ciclos (estabilizado) |

La estabilizaci√≥n entre L=1572864 y L=3145728 confirma que se ha alcanzado la latencia de RAM pura. El prefetcher aten√∫a la penalizaci√≥n te√≥rica (~150 ciclos) hasta ~19 ciclos, un factor de **8√ó** de mejora respecto a latencia pura.

---

## 11. Conclusiones

**1. La experimentaci√≥n cubre toda la jerarqu√≠a completa.** Con los nuevos valores de L se desborda L3 (48 MB) y se accede a RAM real (96 MB y 192 MB de footprint), confirmando experimentalmente los cuatro niveles de la jerarqu√≠a.

**2. D=1 es inmune a la jerarqu√≠a de memoria.** Los cuatro prefetchers act√∫an coordinadamente ocultando completamente las latencias de L2, L3 y RAM. Con 192 MB de datos en RAM el programa obtiene ~7.2 ciclos, indistinguibles de L1.

**3. La "escalera" cl√°sica aparece pero muy atenuada.** Para D=64 la diferencia L1‚ÜíRAM es de ~13.7 ciclos (7.1 ‚Üí 20.9) en lugar de los ~145 ciclos te√≥ricos. El prefetcher aten√∫a la penalizaci√≥n aproximadamente **10√ó**.

**4. La transici√≥n L3‚ÜíRAM es claramente observable** entre L=786432 y L=1572864 para todos los strides excepto D=1. Confirma experimentalmente que S3 = 786432 l√≠neas es el l√≠mite correcto de L3.

**5. D=16 sigue siendo el peor stride**, alcanzando ~19 ciclos en RAM con double indirecto, frente a ~7 ciclos de D=1 con los mismos datos ‚Äî un factor **2.6√ó**.

**6. El acceso indirecto penaliza m√°s en zona L3 que en RAM.** La ventaja del acceso directo es m√°xima en la zona L3 media (hasta 43% mejor) porque ah√≠ los dos streams de memoria compiten por los recursos del prefetcher. En RAM la penalizaci√≥n se reduce porque el cuello de botella pasa a ser la latencia de RAM pura.

**7. `int` supera a `double` para strides peque√±os incluso en RAM.** La versi√≥n int con D=16 obtiene 9.40 ciclos en RAM frente a 18.51 de double indirecto ‚Äî un 49% mejor ‚Äî porque el menor peso de `ind[]` reduce la presi√≥n sobre el subsistema de memoria.

---

*FinisTerrae III (CESGA) ¬∑ Intel Xeon Platinum 8352Y (Ice Lake / Sunny Cove) ¬∑ gcc -O0 ¬∑ 10 repeticiones √ó 55 combinaciones √ó 3 variantes = 1650 mediciones totales ¬∑ M√©trica: media geom√©trica de los 3 mejores valores de ciclos/acceso.*