# PCID - Etapas

## RemoteController (CONTINUAR, TIRAR DÚVIDAS)
* Módulo Remote Controller e testbench feitos, necessário Debug
* Conexão com pinos físicos do FPGA efetuada
* Timing Analyzer ajustado para o módulo RemoteController, **TIRAR DÚVIDA COM O PROFESSOR SOBRE TIMING ANALYZER PARA DIAGRAMA DE BLOCOS**

## Somador (PRONTO, TIRAR DÚVIDAS)
* Módulo Acumulador pronto, testbench e testes efetuados
* Módulo FSM pronto, testbench e testes efetuados
* Módulo TOP pronto, testbench e testes efetuados
* Conexão com pinos físicos do FPGA efetuada
* Criado arquivo `.mif` de dados para a memória RAM e arquivo `data.txt` correspondente para testbench
* Timing Analyzer ajustado para o módulo TOP, **TIRAR DÚVIDA COM O PROFESSOR SOBRE TIMING ANALYZER PARA DIAGRAMA DE BLOCOS**

## MPEG (PRONTO, TIRAR DÚVIDAS)
* Módulo FSM_Control pronto, testbench e testes efetuados
* Conexão com pinos físicos do FPGA efetuada
* Timing Analyzer ajustado para o módulo FSM_Control, **TIRAR DÚVIDA COM O PROFESSOR SOBRE TIMING ANALYZER PARA DIAGRAMA DE BLOCOS**

## Semaforo (PRONTO)
* Módulo Semaforo pronto, testbench e testes efetuados
* Conexão com pinos físicos do FPGA efetuada
* Timing Analyzer não necessário, já que o circuito é assíncrono
