Fitter report for Lab1Demo
Sun May 05 22:29:57 2019
Quartus Prime Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Fitter DSP Block Usage Summary
 26. DSP Block Details
 27. Routing Usage Summary
 28. I/O Rules Summary
 29. I/O Rules Details
 30. I/O Rules Matrix
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Estimated Delay Added for Hold Timing Summary
 34. Estimated Delay Added for Hold Timing Details
 35. Fitter Messages
 36. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Sun May 05 22:29:57 2019       ;
; Quartus Prime Version           ; 17.0.0 Build 595 04/25/2017 SJ Lite Edition ;
; Revision Name                   ; Lab1Demo                                    ;
; Top-level Entity Name           ; TOP_VGA_DEMO_WITH_MSS_ALL                   ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSXFC6D6F31C6                              ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 22,878 / 41,910 ( 55 % )                    ;
; Total registers                 ; 8043                                        ;
; Total pins                      ; 64 / 499 ( 13 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 704 / 5,662,720 ( < 1 % )                   ;
; Total RAM Blocks                ; 1 / 553 ( < 1 % )                           ;
; Total DSP Blocks                ; 3 / 112 ( 3 % )                             ;
; Total HSSI RX PCSs              ; 0 / 9 ( 0 % )                               ;
; Total HSSI PMA RX Deserializers ; 0 / 9 ( 0 % )                               ;
; Total HSSI TX PCSs              ; 0 / 9 ( 0 % )                               ;
; Total HSSI PMA TX Serializers   ; 0 / 9 ( 0 % )                               ;
; Total PLLs                      ; 0 / 15 ( 0 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CSXFC6D6F31C6                        ;                                       ;
; Use smart compilation                                                      ; On                                    ; Off                                   ;
; Maximum processors allowed for parallel compilation                        ; All                                   ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; On                                    ; On                                    ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.43        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  16.6%      ;
;     Processor 3            ;  13.3%      ;
;     Processor 4            ;  13.1%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                     ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                   ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; CLOCK_50~inputCLKENA0                                                                                                                                                                                                                                                                                                                                    ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; resetN~inputCLKENA0                                                                                                                                                                                                                                                                                                                                      ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; Presents_TOP:inst16|present_top:inst3|presentBitMap:inst|RGBout[0]                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Presents_TOP:inst16|present_top:inst3|presentBitMap:inst|RGBout[0]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Presents_TOP:inst16|present_top:inst3|presentBitMap:inst|RGBout[1]                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Presents_TOP:inst16|present_top:inst3|presentBitMap:inst|RGBout[1]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Presents_TOP:inst16|present_top:inst3|presentBitMap:inst|RGBout[3]                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Presents_TOP:inst16|present_top:inst3|presentBitMap:inst|RGBout[3]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Presents_TOP:inst16|present_top:inst3|presentBitMap:inst|RGBout[4]                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Presents_TOP:inst16|present_top:inst3|presentBitMap:inst|RGBout[4]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Presents_TOP:inst16|present_top:inst3|presentBitMap:inst|RGBout[5]                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Presents_TOP:inst16|present_top:inst3|presentBitMap:inst|RGBout[5]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Presents_TOP:inst16|present_top:inst3|presentBitMap:inst|RGBout[6]                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Presents_TOP:inst16|present_top:inst3|presentBitMap:inst|RGBout[6]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Presents_TOP:inst16|present_top:inst3|presentBitMap:inst|RGBout[7]                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Presents_TOP:inst16|present_top:inst3|presentBitMap:inst|RGBout[7]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; Presents_TOP:inst16|present_top:inst3|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[8]                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Presents_TOP:inst16|present_top:inst3|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[8]~DUPLICATE                                                                                                                                                                                         ;                  ;                       ;
; Presents_TOP:inst16|present_top:inst3|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Presents_TOP:inst16|present_top:inst3|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]~DUPLICATE                                                                                                                                            ;                  ;                       ;
; Presents_TOP:inst16|present_top:inst3|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[2]                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Presents_TOP:inst16|present_top:inst3|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[2]~DUPLICATE                                                                                                                                            ;                  ;                       ;
; Presents_TOP:inst16|present_top:inst4|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Presents_TOP:inst16|present_top:inst4|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]~DUPLICATE                                                                                                                                            ;                  ;                       ;
; Presents_TOP:inst16|present_top:inst4|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[2]                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Presents_TOP:inst16|present_top:inst4|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[2]~DUPLICATE                                                                                                                                            ;                  ;                       ;
; Presents_TOP:inst16|present_top:inst5|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Presents_TOP:inst16|present_top:inst5|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]~DUPLICATE                                                                                                                                            ;                  ;                       ;
; Presents_TOP:inst16|present_top:inst5|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[2]                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Presents_TOP:inst16|present_top:inst5|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[2]~DUPLICATE                                                                                                                                            ;                  ;                       ;
; Presents_TOP:inst16|presentsController:inst18|cur_st3.active                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Presents_TOP:inst16|presentsController:inst18|cur_st3.active~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Presents_TOP:inst16|presentsController:inst18|pType1[0]                                                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Presents_TOP:inst16|presentsController:inst18|pType1[0]~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Presents_TOP:inst16|presentsController:inst18|timer2[0]                                                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Presents_TOP:inst16|presentsController:inst18|timer2[0]~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Presents_TOP:inst16|randomLocation:inst1|counter[4]                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Presents_TOP:inst16|randomLocation:inst1|counter[4]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Presents_TOP:inst16|randomLocation:inst1|counter[7]                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Presents_TOP:inst16|randomLocation:inst1|counter[7]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Presents_TOP:inst16|randomLocation:inst1|counter[8]                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Presents_TOP:inst16|randomLocation:inst1|counter[8]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Presents_TOP:inst16|randomLocation:inst1|counter[9]                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Presents_TOP:inst16|randomLocation:inst1|counter[9]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; Presents_TOP:inst16|randomLocation:inst25|counter[1]                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Presents_TOP:inst16|randomLocation:inst25|counter[1]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; Presents_TOP:inst16|randomLocation:inst25|counter[4]                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Presents_TOP:inst16|randomLocation:inst25|counter[4]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; Presents_TOP:inst16|randomLocation:inst25|counter[7]                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Presents_TOP:inst16|randomLocation:inst25|counter[7]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; Presents_TOP:inst16|randomLocation:inst25|counter[8]                                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Presents_TOP:inst16|randomLocation:inst25|counter[8]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; Presents_TOP:inst16|randomLocation:inst25|counter[10]                                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Presents_TOP:inst16|randomLocation:inst25|counter[10]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; Presents_TOP:inst16|randomPresent:inst7|counter[0]                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Presents_TOP:inst16|randomPresent:inst7|counter[0]~DUPLICATE                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; TOP_KBD_DEMOALL:TOP_KBD|TOP_KBDINTF:inst|bitrec:inst4|cntr[1]                                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TOP_KBD_DEMOALL:TOP_KBD|TOP_KBDINTF:inst|bitrec:inst4|cntr[1]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; TOP_KBD_DEMOALL:TOP_KBD|TOP_KBDINTF:inst|bitrec:inst4|cur_st.CHK_DATA_ST                                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TOP_KBD_DEMOALL:TOP_KBD|TOP_KBDINTF:inst|bitrec:inst4|cur_st.CHK_DATA_ST~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; TOP_KBD_DEMOALL:TOP_KBD|TOP_KBDINTF:inst|bitrec:inst4|cur_st.NEW_DATA_ST                                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TOP_KBD_DEMOALL:TOP_KBD|TOP_KBDINTF:inst|bitrec:inst4|cur_st.NEW_DATA_ST~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; TOP_KBD_DEMOALL:TOP_KBD|TOP_KBDINTF:inst|bitrec:inst4|dout[2]                                                                                                                                                                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TOP_KBD_DEMOALL:TOP_KBD|TOP_KBDINTF:inst|bitrec:inst4|dout[2]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; TOP_KBD_DEMOALL:TOP_KBD|TOP_KBDINTF:inst|byterec:inst3|keyCode[3]                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TOP_KBD_DEMOALL:TOP_KBD|TOP_KBDINTF:inst|byterec:inst3|keyCode[3]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; TOP_KBD_DEMOALL:TOP_KBD|TOP_KBDINTF:inst|byterec:inst3|present_state.wait_ext_ST                                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TOP_KBD_DEMOALL:TOP_KBD|TOP_KBDINTF:inst|byterec:inst3|present_state.wait_ext_ST~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; TOP_KBD_DEMOALL:TOP_KBD|leftArrowConst:inst2|lpm_constant:LPM_CONSTANT_component|lpm_constant_rc8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TOP_KBD_DEMOALL:TOP_KBD|leftArrowConst:inst2|lpm_constant:LPM_CONSTANT_component|lpm_constant_rc8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; TOP_KBD_DEMOALL:TOP_KBD|rightArrowConst:inst1|lpm_constant:LPM_CONSTANT_component|lpm_constant_hi8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:no_name_gen:info_rom_sr|word_counter[2]                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TOP_KBD_DEMOALL:TOP_KBD|rightArrowConst:inst1|lpm_constant:LPM_CONSTANT_component|lpm_constant_hi8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:no_name_gen:info_rom_sr|word_counter[2]~DUPLICATE                                                                                                                                                   ;                  ;                       ;
; TOP_KBD_DEMOALL:TOP_KBD|spaceBarConst:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_mb8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[1]                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TOP_KBD_DEMOALL:TOP_KBD|spaceBarConst:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_mb8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[1]~DUPLICATE                                                                                                                                                        ;                  ;                       ;
; TOP_KBD_DEMOALL:TOP_KBD|spaceBarConst:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_mb8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[3]                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; TOP_KBD_DEMOALL:TOP_KBD|spaceBarConst:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_mb8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[3]~DUPLICATE                                                                                                                                                        ;                  ;                       ;
; VGA_Controller:VGA_Controller|H_Cont[0]                                                                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:VGA_Controller|H_Cont[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; VGA_Controller:VGA_Controller|H_Cont[1]                                                                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:VGA_Controller|H_Cont[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; VGA_Controller:VGA_Controller|H_Cont[2]                                                                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:VGA_Controller|H_Cont[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; VGA_Controller:VGA_Controller|H_Cont[3]                                                                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:VGA_Controller|H_Cont[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; VGA_Controller:VGA_Controller|H_Cont[4]                                                                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:VGA_Controller|H_Cont[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; VGA_Controller:VGA_Controller|H_Cont[6]                                                                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:VGA_Controller|H_Cont[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; VGA_Controller:VGA_Controller|H_Cont[9]                                                                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:VGA_Controller|H_Cont[9]~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; VGA_Controller:VGA_Controller|H_Cont[10]                                                                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:VGA_Controller|H_Cont[10]~DUPLICATE                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; VGA_Controller:VGA_Controller|V_Cont[1]                                                                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:VGA_Controller|V_Cont[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; VGA_Controller:VGA_Controller|V_Cont[5]                                                                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; VGA_Controller:VGA_Controller|V_Cont[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; balls_TOP:inst9|Big_Ball_TOP:bigBall1|bigBallBitMap:inst|RGBout[1]                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|Big_Ball_TOP:bigBall1|bigBallBitMap:inst|RGBout[1]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; balls_TOP:inst9|Big_Ball_TOP:bigBall1|bigBallBitMap:inst|RGBout[5]                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|Big_Ball_TOP:bigBall1|bigBallBitMap:inst|RGBout[5]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; balls_TOP:inst9|Big_Ball_TOP:bigBall2|bigBallBitMap:inst|RGBout[0]                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|Big_Ball_TOP:bigBall2|bigBallBitMap:inst|RGBout[0]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; balls_TOP:inst9|Big_Ball_TOP:bigBall2|bigBallBitMap:inst|RGBout[3]                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|Big_Ball_TOP:bigBall2|bigBallBitMap:inst|RGBout[3]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; balls_TOP:inst9|Big_Ball_TOP:bigBall2|bigBallBitMap:inst|RGBout[4]                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|Big_Ball_TOP:bigBall2|bigBallBitMap:inst|RGBout[4]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; balls_TOP:inst9|Big_Ball_TOP:bigBall2|bigBallBitMap:inst|RGBout[7]                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|Big_Ball_TOP:bigBall2|bigBallBitMap:inst|RGBout[7]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; balls_TOP:inst9|Huge_Ball_TOP:inst2|ballMove:inst9|topLeftY_tmp[1]                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|Huge_Ball_TOP:inst2|ballMove:inst9|topLeftY_tmp[1]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; balls_TOP:inst9|Huge_Ball_TOP:inst2|ballMove:inst9|topLeftY_tmp[2]                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|Huge_Ball_TOP:inst2|ballMove:inst9|topLeftY_tmp[2]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; balls_TOP:inst9|Huge_Ball_TOP:inst2|ballMove:inst9|topLeftY_tmp[3]                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|Huge_Ball_TOP:inst2|ballMove:inst9|topLeftY_tmp[3]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; balls_TOP:inst9|Huge_Ball_TOP:inst2|hugeBallBitMap:inst|RGBout[3]                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|Huge_Ball_TOP:inst2|hugeBallBitMap:inst|RGBout[3]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; balls_TOP:inst9|Huge_Ball_TOP:inst2|hugeBallBitMap:inst|RGBout[4]                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|Huge_Ball_TOP:inst2|hugeBallBitMap:inst|RGBout[4]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; balls_TOP:inst9|Medium_Ball_TOP:inst7|mediumBallBitMap:inst|RGBout[0]                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|Medium_Ball_TOP:inst7|mediumBallBitMap:inst|RGBout[0]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; balls_TOP:inst9|Medium_Ball_TOP:inst8|mediumBallBitMap:inst|RGBout[0]                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|Medium_Ball_TOP:inst8|mediumBallBitMap:inst|RGBout[0]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; balls_TOP:inst9|Medium_Ball_TOP:inst8|mediumBallBitMap:inst|RGBout[1]                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|Medium_Ball_TOP:inst8|mediumBallBitMap:inst|RGBout[1]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; balls_TOP:inst9|Medium_Ball_TOP:inst8|mediumBallBitMap:inst|RGBout[2]                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|Medium_Ball_TOP:inst8|mediumBallBitMap:inst|RGBout[2]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; balls_TOP:inst9|Medium_Ball_TOP:inst8|mediumBallBitMap:inst|RGBout[3]                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|Medium_Ball_TOP:inst8|mediumBallBitMap:inst|RGBout[3]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; balls_TOP:inst9|Medium_Ball_TOP:inst8|mediumBallBitMap:inst|RGBout[4]                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|Medium_Ball_TOP:inst8|mediumBallBitMap:inst|RGBout[4]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; balls_TOP:inst9|Medium_Ball_TOP:inst8|mediumBallBitMap:inst|RGBout[5]                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|Medium_Ball_TOP:inst8|mediumBallBitMap:inst|RGBout[5]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; balls_TOP:inst9|Medium_Ball_TOP:inst8|mediumBallBitMap:inst|RGBout[6]                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|Medium_Ball_TOP:inst8|mediumBallBitMap:inst|RGBout[6]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; balls_TOP:inst9|Medium_Ball_TOP:inst8|mediumBallBitMap:inst|RGBout[7]                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|Medium_Ball_TOP:inst8|mediumBallBitMap:inst|RGBout[7]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; balls_TOP:inst9|Medium_Ball_TOP:inst9|mediumBallBitMap:inst|RGBout[2]                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|Medium_Ball_TOP:inst9|mediumBallBitMap:inst|RGBout[2]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; balls_TOP:inst9|Medium_Ball_TOP:inst9|mediumBallBitMap:inst|RGBout[3]                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|Medium_Ball_TOP:inst9|mediumBallBitMap:inst|RGBout[3]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; balls_TOP:inst9|Medium_Ball_TOP:inst9|mediumBallBitMap:inst|RGBout[4]                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|Medium_Ball_TOP:inst9|mediumBallBitMap:inst|RGBout[4]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; balls_TOP:inst9|Medium_Ball_TOP:inst9|mediumBallBitMap:inst|RGBout[5]                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|Medium_Ball_TOP:inst9|mediumBallBitMap:inst|RGBout[5]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; balls_TOP:inst9|Medium_Ball_TOP:inst9|mediumBallBitMap:inst|RGBout[7]                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|Medium_Ball_TOP:inst9|mediumBallBitMap:inst|RGBout[7]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; balls_TOP:inst9|Medium_Ball_TOP:inst11|mediumBallBitMap:inst|RGBout[0]                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|Medium_Ball_TOP:inst11|mediumBallBitMap:inst|RGBout[0]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; balls_TOP:inst9|Medium_Ball_TOP:inst11|mediumBallBitMap:inst|RGBout[1]                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|Medium_Ball_TOP:inst11|mediumBallBitMap:inst|RGBout[1]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; balls_TOP:inst9|Medium_Ball_TOP:inst11|mediumBallBitMap:inst|RGBout[3]                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|Medium_Ball_TOP:inst11|mediumBallBitMap:inst|RGBout[3]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; balls_TOP:inst9|Medium_Ball_TOP:inst11|mediumBallBitMap:inst|RGBout[4]                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|Medium_Ball_TOP:inst11|mediumBallBitMap:inst|RGBout[4]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; balls_TOP:inst9|Medium_Ball_TOP:inst11|mediumBallBitMap:inst|RGBout[5]                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|Medium_Ball_TOP:inst11|mediumBallBitMap:inst|RGBout[5]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; balls_TOP:inst9|Medium_Ball_TOP:inst11|mediumBallBitMap:inst|RGBout[7]                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|Medium_Ball_TOP:inst11|mediumBallBitMap:inst|RGBout[7]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; balls_TOP:inst9|Small_Ball_TOP:inst10|smallBallBitMap:inst|RGBout[1]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|Small_Ball_TOP:inst10|smallBallBitMap:inst|RGBout[1]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; balls_TOP:inst9|Small_Ball_TOP:inst10|smallBallBitMap:inst|RGBout[2]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|Small_Ball_TOP:inst10|smallBallBitMap:inst|RGBout[2]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; balls_TOP:inst9|Small_Ball_TOP:inst10|smallBallBitMap:inst|RGBout[3]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|Small_Ball_TOP:inst10|smallBallBitMap:inst|RGBout[3]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; balls_TOP:inst9|Small_Ball_TOP:inst10|smallBallBitMap:inst|RGBout[4]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|Small_Ball_TOP:inst10|smallBallBitMap:inst|RGBout[4]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; balls_TOP:inst9|Small_Ball_TOP:inst10|smallBallBitMap:inst|RGBout[6]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|Small_Ball_TOP:inst10|smallBallBitMap:inst|RGBout[6]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; balls_TOP:inst9|Small_Ball_TOP:inst10|smallBallBitMap:inst|RGBout[7]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|Small_Ball_TOP:inst10|smallBallBitMap:inst|RGBout[7]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; balls_TOP:inst9|Small_Ball_TOP:inst12|smallBallBitMap:inst|RGBout[4]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|Small_Ball_TOP:inst12|smallBallBitMap:inst|RGBout[4]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; balls_TOP:inst9|Small_Ball_TOP:inst12|smallBallBitMap:inst|RGBout[5]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|Small_Ball_TOP:inst12|smallBallBitMap:inst|RGBout[5]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; balls_TOP:inst9|Small_Ball_TOP:inst12|smallBallBitMap:inst|RGBout[7]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|Small_Ball_TOP:inst12|smallBallBitMap:inst|RGBout[7]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; balls_TOP:inst9|Small_Ball_TOP:inst13|smallBallBitMap:inst|RGBout[3]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|Small_Ball_TOP:inst13|smallBallBitMap:inst|RGBout[3]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; balls_TOP:inst9|Small_Ball_TOP:inst13|smallBallBitMap:inst|RGBout[5]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|Small_Ball_TOP:inst13|smallBallBitMap:inst|RGBout[5]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; balls_TOP:inst9|Small_Ball_TOP:inst13|smallBallBitMap:inst|RGBout[7]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|Small_Ball_TOP:inst13|smallBallBitMap:inst|RGBout[7]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; balls_TOP:inst9|Small_Ball_TOP:inst14|smallBallBitMap:inst|RGBout[2]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|Small_Ball_TOP:inst14|smallBallBitMap:inst|RGBout[2]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; balls_TOP:inst9|Small_Ball_TOP:inst14|smallBallBitMap:inst|RGBout[4]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|Small_Ball_TOP:inst14|smallBallBitMap:inst|RGBout[4]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; balls_TOP:inst9|Small_Ball_TOP:inst14|smallBallBitMap:inst|RGBout[5]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|Small_Ball_TOP:inst14|smallBallBitMap:inst|RGBout[5]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; balls_TOP:inst9|Small_Ball_TOP:inst14|smallBallBitMap:inst|RGBout[7]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|Small_Ball_TOP:inst14|smallBallBitMap:inst|RGBout[7]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; balls_TOP:inst9|Small_Ball_TOP:inst15|smallBallBitMap:inst|RGBout[0]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|Small_Ball_TOP:inst15|smallBallBitMap:inst|RGBout[0]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; balls_TOP:inst9|Small_Ball_TOP:inst15|smallBallBitMap:inst|RGBout[4]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|Small_Ball_TOP:inst15|smallBallBitMap:inst|RGBout[4]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; balls_TOP:inst9|Small_Ball_TOP:inst15|smallBallBitMap:inst|RGBout[5]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|Small_Ball_TOP:inst15|smallBallBitMap:inst|RGBout[5]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; balls_TOP:inst9|Small_Ball_TOP:inst15|smallBallBitMap:inst|RGBout[6]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|Small_Ball_TOP:inst15|smallBallBitMap:inst|RGBout[6]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; balls_TOP:inst9|Small_Ball_TOP:inst15|smallBallBitMap:inst|RGBout[7]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|Small_Ball_TOP:inst15|smallBallBitMap:inst|RGBout[7]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; balls_TOP:inst9|Small_Ball_TOP:inst16|smallBallBitMap:inst|RGBout[2]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|Small_Ball_TOP:inst16|smallBallBitMap:inst|RGBout[2]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; balls_TOP:inst9|Small_Ball_TOP:inst16|smallBallBitMap:inst|RGBout[3]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|Small_Ball_TOP:inst16|smallBallBitMap:inst|RGBout[3]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; balls_TOP:inst9|Small_Ball_TOP:inst16|smallBallBitMap:inst|RGBout[4]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|Small_Ball_TOP:inst16|smallBallBitMap:inst|RGBout[4]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; balls_TOP:inst9|Small_Ball_TOP:inst16|smallBallBitMap:inst|RGBout[5]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|Small_Ball_TOP:inst16|smallBallBitMap:inst|RGBout[5]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; balls_TOP:inst9|Small_Ball_TOP:inst16|smallBallBitMap:inst|RGBout[6]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|Small_Ball_TOP:inst16|smallBallBitMap:inst|RGBout[6]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; balls_TOP:inst9|Small_Ball_TOP:inst17|smallBallBitMap:inst|RGBout[2]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|Small_Ball_TOP:inst17|smallBallBitMap:inst|RGBout[2]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; balls_TOP:inst9|Small_Ball_TOP:inst17|smallBallBitMap:inst|RGBout[4]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|Small_Ball_TOP:inst17|smallBallBitMap:inst|RGBout[4]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; balls_TOP:inst9|Small_Ball_TOP:inst17|smallBallBitMap:inst|RGBout[5]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|Small_Ball_TOP:inst17|smallBallBitMap:inst|RGBout[5]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; balls_TOP:inst9|Small_Ball_TOP:inst17|smallBallBitMap:inst|RGBout[7]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|Small_Ball_TOP:inst17|smallBallBitMap:inst|RGBout[7]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; balls_TOP:inst9|Small_Ball_TOP:inst18|smallBallBitMap:inst|RGBout[4]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|Small_Ball_TOP:inst18|smallBallBitMap:inst|RGBout[4]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; balls_TOP:inst9|Small_Ball_TOP:inst18|smallBallBitMap:inst|RGBout[6]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|Small_Ball_TOP:inst18|smallBallBitMap:inst|RGBout[6]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; balls_TOP:inst9|ballController:inst6|cur_st.active                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|ballController:inst6|cur_st.active~DUPLICATE                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; balls_TOP:inst9|ballController:inst6|cur_st.deploy                                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|ballController:inst6|cur_st.deploy~DUPLICATE                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; balls_TOP:inst9|ballController:inst6|mediumBall2Visible                                                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|ballController:inst6|mediumBall2Visible~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; balls_TOP:inst9|ballController:inst6|smallBall1Visible                                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|ballController:inst6|smallBall1Visible~DUPLICATE                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; balls_TOP:inst9|ballController:inst6|smallBall8Visible                                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst9|ballController:inst6|smallBall8Visible~DUPLICATE                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; balls_TOP:inst10|Big_Ball_TOP:bigBall1|bigBallBitMap:inst|RGBout[3]                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|Big_Ball_TOP:bigBall1|bigBallBitMap:inst|RGBout[3]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; balls_TOP:inst10|Big_Ball_TOP:bigBall1|bigBallBitMap:inst|RGBout[4]                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|Big_Ball_TOP:bigBall1|bigBallBitMap:inst|RGBout[4]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; balls_TOP:inst10|Big_Ball_TOP:bigBall1|bigBallBitMap:inst|RGBout[5]                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|Big_Ball_TOP:bigBall1|bigBallBitMap:inst|RGBout[5]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; balls_TOP:inst10|Huge_Ball_TOP:inst2|ballMove:inst9|topLeftY_tmp[0]                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|Huge_Ball_TOP:inst2|ballMove:inst9|topLeftY_tmp[0]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; balls_TOP:inst10|Huge_Ball_TOP:inst2|ballMove:inst9|topLeftY_tmp[3]                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|Huge_Ball_TOP:inst2|ballMove:inst9|topLeftY_tmp[3]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; balls_TOP:inst10|Huge_Ball_TOP:inst2|ballMove:inst9|topLeftY_tmp[4]                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|Huge_Ball_TOP:inst2|ballMove:inst9|topLeftY_tmp[4]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; balls_TOP:inst10|Huge_Ball_TOP:inst2|hugeBallBitMap:inst|RGBout[2]                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|Huge_Ball_TOP:inst2|hugeBallBitMap:inst|RGBout[2]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; balls_TOP:inst10|Huge_Ball_TOP:inst2|hugeBallBitMap:inst|RGBout[5]                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|Huge_Ball_TOP:inst2|hugeBallBitMap:inst|RGBout[5]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; balls_TOP:inst10|Medium_Ball_TOP:inst7|mediumBallBitMap:inst|RGBout[0]                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|Medium_Ball_TOP:inst7|mediumBallBitMap:inst|RGBout[0]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; balls_TOP:inst10|Medium_Ball_TOP:inst7|mediumBallBitMap:inst|RGBout[1]                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|Medium_Ball_TOP:inst7|mediumBallBitMap:inst|RGBout[1]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; balls_TOP:inst10|Medium_Ball_TOP:inst7|mediumBallBitMap:inst|RGBout[3]                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|Medium_Ball_TOP:inst7|mediumBallBitMap:inst|RGBout[3]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; balls_TOP:inst10|Medium_Ball_TOP:inst7|mediumBallBitMap:inst|RGBout[4]                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|Medium_Ball_TOP:inst7|mediumBallBitMap:inst|RGBout[4]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; balls_TOP:inst10|Medium_Ball_TOP:inst7|mediumBallBitMap:inst|RGBout[5]                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|Medium_Ball_TOP:inst7|mediumBallBitMap:inst|RGBout[5]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; balls_TOP:inst10|Medium_Ball_TOP:inst7|mediumBallBitMap:inst|RGBout[6]                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|Medium_Ball_TOP:inst7|mediumBallBitMap:inst|RGBout[6]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; balls_TOP:inst10|Medium_Ball_TOP:inst7|mediumBallBitMap:inst|RGBout[7]                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|Medium_Ball_TOP:inst7|mediumBallBitMap:inst|RGBout[7]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; balls_TOP:inst10|Medium_Ball_TOP:inst8|mediumBallBitMap:inst|RGBout[1]                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|Medium_Ball_TOP:inst8|mediumBallBitMap:inst|RGBout[1]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; balls_TOP:inst10|Medium_Ball_TOP:inst8|mediumBallBitMap:inst|RGBout[2]                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|Medium_Ball_TOP:inst8|mediumBallBitMap:inst|RGBout[2]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; balls_TOP:inst10|Medium_Ball_TOP:inst8|mediumBallBitMap:inst|RGBout[3]                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|Medium_Ball_TOP:inst8|mediumBallBitMap:inst|RGBout[3]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; balls_TOP:inst10|Medium_Ball_TOP:inst8|mediumBallBitMap:inst|RGBout[5]                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|Medium_Ball_TOP:inst8|mediumBallBitMap:inst|RGBout[5]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; balls_TOP:inst10|Medium_Ball_TOP:inst8|mediumBallBitMap:inst|RGBout[6]                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|Medium_Ball_TOP:inst8|mediumBallBitMap:inst|RGBout[6]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; balls_TOP:inst10|Medium_Ball_TOP:inst8|mediumBallBitMap:inst|RGBout[7]                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|Medium_Ball_TOP:inst8|mediumBallBitMap:inst|RGBout[7]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; balls_TOP:inst10|Medium_Ball_TOP:inst9|mediumBallBitMap:inst|RGBout[0]                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|Medium_Ball_TOP:inst9|mediumBallBitMap:inst|RGBout[0]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; balls_TOP:inst10|Medium_Ball_TOP:inst9|mediumBallBitMap:inst|RGBout[1]                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|Medium_Ball_TOP:inst9|mediumBallBitMap:inst|RGBout[1]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; balls_TOP:inst10|Medium_Ball_TOP:inst9|mediumBallBitMap:inst|RGBout[3]                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|Medium_Ball_TOP:inst9|mediumBallBitMap:inst|RGBout[3]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; balls_TOP:inst10|Medium_Ball_TOP:inst9|mediumBallBitMap:inst|RGBout[7]                                                                                                                                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|Medium_Ball_TOP:inst9|mediumBallBitMap:inst|RGBout[7]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; balls_TOP:inst10|Medium_Ball_TOP:inst11|mediumBallBitMap:inst|RGBout[1]                                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|Medium_Ball_TOP:inst11|mediumBallBitMap:inst|RGBout[1]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; balls_TOP:inst10|Medium_Ball_TOP:inst11|mediumBallBitMap:inst|RGBout[2]                                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|Medium_Ball_TOP:inst11|mediumBallBitMap:inst|RGBout[2]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; balls_TOP:inst10|Medium_Ball_TOP:inst11|mediumBallBitMap:inst|RGBout[3]                                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|Medium_Ball_TOP:inst11|mediumBallBitMap:inst|RGBout[3]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; balls_TOP:inst10|Medium_Ball_TOP:inst11|mediumBallBitMap:inst|RGBout[4]                                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|Medium_Ball_TOP:inst11|mediumBallBitMap:inst|RGBout[4]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; balls_TOP:inst10|Medium_Ball_TOP:inst11|mediumBallBitMap:inst|RGBout[7]                                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|Medium_Ball_TOP:inst11|mediumBallBitMap:inst|RGBout[7]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; balls_TOP:inst10|Small_Ball_TOP:inst10|smallBallBitMap:inst|RGBout[2]                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|Small_Ball_TOP:inst10|smallBallBitMap:inst|RGBout[2]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; balls_TOP:inst10|Small_Ball_TOP:inst10|smallBallBitMap:inst|RGBout[3]                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|Small_Ball_TOP:inst10|smallBallBitMap:inst|RGBout[3]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; balls_TOP:inst10|Small_Ball_TOP:inst10|smallBallBitMap:inst|RGBout[4]                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|Small_Ball_TOP:inst10|smallBallBitMap:inst|RGBout[4]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; balls_TOP:inst10|Small_Ball_TOP:inst10|smallBallBitMap:inst|RGBout[5]                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|Small_Ball_TOP:inst10|smallBallBitMap:inst|RGBout[5]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; balls_TOP:inst10|Small_Ball_TOP:inst10|smallBallBitMap:inst|RGBout[6]                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|Small_Ball_TOP:inst10|smallBallBitMap:inst|RGBout[6]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; balls_TOP:inst10|Small_Ball_TOP:inst10|smallBallBitMap:inst|RGBout[7]                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|Small_Ball_TOP:inst10|smallBallBitMap:inst|RGBout[7]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; balls_TOP:inst10|Small_Ball_TOP:inst12|smallBallBitMap:inst|RGBout[1]                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|Small_Ball_TOP:inst12|smallBallBitMap:inst|RGBout[1]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; balls_TOP:inst10|Small_Ball_TOP:inst12|smallBallBitMap:inst|RGBout[4]                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|Small_Ball_TOP:inst12|smallBallBitMap:inst|RGBout[4]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; balls_TOP:inst10|Small_Ball_TOP:inst12|smallBallBitMap:inst|RGBout[6]                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|Small_Ball_TOP:inst12|smallBallBitMap:inst|RGBout[6]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; balls_TOP:inst10|Small_Ball_TOP:inst12|smallBallBitMap:inst|RGBout[7]                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|Small_Ball_TOP:inst12|smallBallBitMap:inst|RGBout[7]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; balls_TOP:inst10|Small_Ball_TOP:inst13|smallBallBitMap:inst|RGBout[2]                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|Small_Ball_TOP:inst13|smallBallBitMap:inst|RGBout[2]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; balls_TOP:inst10|Small_Ball_TOP:inst13|smallBallBitMap:inst|RGBout[4]                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|Small_Ball_TOP:inst13|smallBallBitMap:inst|RGBout[4]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; balls_TOP:inst10|Small_Ball_TOP:inst13|smallBallBitMap:inst|RGBout[5]                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|Small_Ball_TOP:inst13|smallBallBitMap:inst|RGBout[5]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; balls_TOP:inst10|Small_Ball_TOP:inst13|smallBallBitMap:inst|RGBout[6]                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|Small_Ball_TOP:inst13|smallBallBitMap:inst|RGBout[6]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; balls_TOP:inst10|Small_Ball_TOP:inst13|smallBallBitMap:inst|RGBout[7]                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|Small_Ball_TOP:inst13|smallBallBitMap:inst|RGBout[7]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; balls_TOP:inst10|Small_Ball_TOP:inst14|smallBallBitMap:inst|RGBout[0]                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|Small_Ball_TOP:inst14|smallBallBitMap:inst|RGBout[0]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; balls_TOP:inst10|Small_Ball_TOP:inst14|smallBallBitMap:inst|RGBout[2]                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|Small_Ball_TOP:inst14|smallBallBitMap:inst|RGBout[2]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; balls_TOP:inst10|Small_Ball_TOP:inst14|smallBallBitMap:inst|RGBout[3]                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|Small_Ball_TOP:inst14|smallBallBitMap:inst|RGBout[3]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; balls_TOP:inst10|Small_Ball_TOP:inst14|smallBallBitMap:inst|RGBout[7]                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|Small_Ball_TOP:inst14|smallBallBitMap:inst|RGBout[7]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; balls_TOP:inst10|Small_Ball_TOP:inst15|smallBallBitMap:inst|RGBout[5]                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|Small_Ball_TOP:inst15|smallBallBitMap:inst|RGBout[5]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; balls_TOP:inst10|Small_Ball_TOP:inst17|smallBallBitMap:inst|RGBout[5]                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|Small_Ball_TOP:inst17|smallBallBitMap:inst|RGBout[5]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; balls_TOP:inst10|Small_Ball_TOP:inst17|smallBallBitMap:inst|RGBout[6]                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|Small_Ball_TOP:inst17|smallBallBitMap:inst|RGBout[6]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; balls_TOP:inst10|Small_Ball_TOP:inst17|smallBallBitMap:inst|RGBout[7]                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|Small_Ball_TOP:inst17|smallBallBitMap:inst|RGBout[7]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; balls_TOP:inst10|Small_Ball_TOP:inst18|smallBallBitMap:inst|RGBout[0]                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|Small_Ball_TOP:inst18|smallBallBitMap:inst|RGBout[0]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; balls_TOP:inst10|Small_Ball_TOP:inst18|smallBallBitMap:inst|RGBout[5]                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|Small_Ball_TOP:inst18|smallBallBitMap:inst|RGBout[5]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; balls_TOP:inst10|Small_Ball_TOP:inst18|smallBallBitMap:inst|RGBout[6]                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|Small_Ball_TOP:inst18|smallBallBitMap:inst|RGBout[6]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; balls_TOP:inst10|ballController:inst6|cur_st.deploy                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|ballController:inst6|cur_st.deploy~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; balls_TOP:inst10|ballController:inst6|hugeBallVisible                                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|ballController:inst6|hugeBallVisible~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; balls_TOP:inst10|ballController:inst6|mediumBall1Visible                                                                                                                                                                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|ballController:inst6|mediumBall1Visible~DUPLICATE                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; balls_TOP:inst10|ballController:inst6|smallBall1Visible                                                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|ballController:inst6|smallBall1Visible~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; balls_TOP:inst10|ballController:inst6|smallBall5Visible                                                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|ballController:inst6|smallBall5Visible~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; balls_TOP:inst10|ballController:inst6|smallBall6Visible                                                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|ballController:inst6|smallBall6Visible~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; balls_TOP:inst10|ballController:inst6|smallBall7Visible                                                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|ballController:inst6|smallBall7Visible~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; balls_TOP:inst10|ballController:inst6|smallBall8Visible                                                                                                                                                                                                                                                                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst10|ballController:inst6|smallBall8Visible~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; balls_TOP:inst|Big_Ball_TOP:bigBall1|bigBallBitMap:inst|RGBout[0]                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst|Big_Ball_TOP:bigBall1|bigBallBitMap:inst|RGBout[0]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; balls_TOP:inst|Big_Ball_TOP:bigBall1|bigBallBitMap:inst|RGBout[1]                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst|Big_Ball_TOP:bigBall1|bigBallBitMap:inst|RGBout[1]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; balls_TOP:inst|Big_Ball_TOP:bigBall1|bigBallBitMap:inst|RGBout[2]                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst|Big_Ball_TOP:bigBall1|bigBallBitMap:inst|RGBout[2]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; balls_TOP:inst|Big_Ball_TOP:bigBall1|bigBallBitMap:inst|RGBout[3]                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst|Big_Ball_TOP:bigBall1|bigBallBitMap:inst|RGBout[3]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; balls_TOP:inst|Big_Ball_TOP:bigBall1|bigBallBitMap:inst|RGBout[4]                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst|Big_Ball_TOP:bigBall1|bigBallBitMap:inst|RGBout[4]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; balls_TOP:inst|Big_Ball_TOP:bigBall1|bigBallBitMap:inst|RGBout[5]                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst|Big_Ball_TOP:bigBall1|bigBallBitMap:inst|RGBout[5]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; balls_TOP:inst|Big_Ball_TOP:bigBall1|bigBallBitMap:inst|RGBout[6]                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst|Big_Ball_TOP:bigBall1|bigBallBitMap:inst|RGBout[6]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; balls_TOP:inst|Huge_Ball_TOP:inst2|ballMove:inst9|topLeftY_tmp[1]                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst|Huge_Ball_TOP:inst2|ballMove:inst9|topLeftY_tmp[1]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; balls_TOP:inst|Huge_Ball_TOP:inst2|ballMove:inst9|topLeftY_tmp[3]                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst|Huge_Ball_TOP:inst2|ballMove:inst9|topLeftY_tmp[3]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; balls_TOP:inst|Medium_Ball_TOP:inst7|mediumBallBitMap:inst|RGBout[4]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst|Medium_Ball_TOP:inst7|mediumBallBitMap:inst|RGBout[4]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; balls_TOP:inst|Medium_Ball_TOP:inst7|mediumBallBitMap:inst|RGBout[5]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst|Medium_Ball_TOP:inst7|mediumBallBitMap:inst|RGBout[5]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; balls_TOP:inst|Medium_Ball_TOP:inst7|mediumBallBitMap:inst|RGBout[6]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst|Medium_Ball_TOP:inst7|mediumBallBitMap:inst|RGBout[6]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; balls_TOP:inst|Medium_Ball_TOP:inst7|mediumBallBitMap:inst|RGBout[7]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst|Medium_Ball_TOP:inst7|mediumBallBitMap:inst|RGBout[7]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; balls_TOP:inst|Medium_Ball_TOP:inst9|mediumBallBitMap:inst|RGBout[4]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst|Medium_Ball_TOP:inst9|mediumBallBitMap:inst|RGBout[4]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; balls_TOP:inst|Medium_Ball_TOP:inst9|mediumBallBitMap:inst|RGBout[6]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst|Medium_Ball_TOP:inst9|mediumBallBitMap:inst|RGBout[6]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; balls_TOP:inst|Medium_Ball_TOP:inst9|mediumBallBitMap:inst|RGBout[7]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst|Medium_Ball_TOP:inst9|mediumBallBitMap:inst|RGBout[7]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; balls_TOP:inst|Medium_Ball_TOP:inst11|mediumBallBitMap:inst|RGBout[1]                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst|Medium_Ball_TOP:inst11|mediumBallBitMap:inst|RGBout[1]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; balls_TOP:inst|Medium_Ball_TOP:inst11|mediumBallBitMap:inst|RGBout[5]                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst|Medium_Ball_TOP:inst11|mediumBallBitMap:inst|RGBout[5]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; balls_TOP:inst|Medium_Ball_TOP:inst11|mediumBallBitMap:inst|RGBout[6]                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst|Medium_Ball_TOP:inst11|mediumBallBitMap:inst|RGBout[6]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; balls_TOP:inst|Small_Ball_TOP:inst13|smallBallBitMap:inst|RGBout[3]                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst|Small_Ball_TOP:inst13|smallBallBitMap:inst|RGBout[3]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; balls_TOP:inst|Small_Ball_TOP:inst14|smallBallBitMap:inst|RGBout[0]                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst|Small_Ball_TOP:inst14|smallBallBitMap:inst|RGBout[0]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; balls_TOP:inst|Small_Ball_TOP:inst14|smallBallBitMap:inst|RGBout[1]                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst|Small_Ball_TOP:inst14|smallBallBitMap:inst|RGBout[1]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; balls_TOP:inst|Small_Ball_TOP:inst14|smallBallBitMap:inst|RGBout[2]                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst|Small_Ball_TOP:inst14|smallBallBitMap:inst|RGBout[2]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; balls_TOP:inst|Small_Ball_TOP:inst14|smallBallBitMap:inst|RGBout[6]                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst|Small_Ball_TOP:inst14|smallBallBitMap:inst|RGBout[6]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; balls_TOP:inst|Small_Ball_TOP:inst15|smallBallBitMap:inst|RGBout[4]                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst|Small_Ball_TOP:inst15|smallBallBitMap:inst|RGBout[4]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; balls_TOP:inst|Small_Ball_TOP:inst15|smallBallBitMap:inst|RGBout[5]                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst|Small_Ball_TOP:inst15|smallBallBitMap:inst|RGBout[5]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; balls_TOP:inst|Small_Ball_TOP:inst15|smallBallBitMap:inst|RGBout[6]                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst|Small_Ball_TOP:inst15|smallBallBitMap:inst|RGBout[6]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; balls_TOP:inst|Small_Ball_TOP:inst15|smallBallBitMap:inst|RGBout[7]                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst|Small_Ball_TOP:inst15|smallBallBitMap:inst|RGBout[7]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; balls_TOP:inst|Small_Ball_TOP:inst16|smallBallBitMap:inst|RGBout[0]                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst|Small_Ball_TOP:inst16|smallBallBitMap:inst|RGBout[0]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; balls_TOP:inst|Small_Ball_TOP:inst16|smallBallBitMap:inst|RGBout[1]                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst|Small_Ball_TOP:inst16|smallBallBitMap:inst|RGBout[1]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; balls_TOP:inst|Small_Ball_TOP:inst16|smallBallBitMap:inst|RGBout[5]                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst|Small_Ball_TOP:inst16|smallBallBitMap:inst|RGBout[5]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; balls_TOP:inst|Small_Ball_TOP:inst16|smallBallBitMap:inst|RGBout[7]                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst|Small_Ball_TOP:inst16|smallBallBitMap:inst|RGBout[7]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; balls_TOP:inst|Small_Ball_TOP:inst17|smallBallBitMap:inst|RGBout[0]                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst|Small_Ball_TOP:inst17|smallBallBitMap:inst|RGBout[0]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; balls_TOP:inst|Small_Ball_TOP:inst17|smallBallBitMap:inst|RGBout[2]                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst|Small_Ball_TOP:inst17|smallBallBitMap:inst|RGBout[2]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; balls_TOP:inst|Small_Ball_TOP:inst17|smallBallBitMap:inst|RGBout[3]                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst|Small_Ball_TOP:inst17|smallBallBitMap:inst|RGBout[3]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; balls_TOP:inst|Small_Ball_TOP:inst17|smallBallBitMap:inst|RGBout[7]                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst|Small_Ball_TOP:inst17|smallBallBitMap:inst|RGBout[7]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; balls_TOP:inst|Small_Ball_TOP:inst18|smallBallBitMap:inst|RGBout[0]                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst|Small_Ball_TOP:inst18|smallBallBitMap:inst|RGBout[0]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; balls_TOP:inst|Small_Ball_TOP:inst18|smallBallBitMap:inst|RGBout[1]                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst|Small_Ball_TOP:inst18|smallBallBitMap:inst|RGBout[1]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; balls_TOP:inst|Small_Ball_TOP:inst18|smallBallBitMap:inst|RGBout[3]                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst|Small_Ball_TOP:inst18|smallBallBitMap:inst|RGBout[3]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; balls_TOP:inst|Small_Ball_TOP:inst18|smallBallBitMap:inst|RGBout[6]                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst|Small_Ball_TOP:inst18|smallBallBitMap:inst|RGBout[6]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; balls_TOP:inst|Small_Ball_TOP:inst18|smallBallBitMap:inst|RGBout[7]                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst|Small_Ball_TOP:inst18|smallBallBitMap:inst|RGBout[7]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; balls_TOP:inst|ballController:inst6|cur_st.active                                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; balls_TOP:inst|ballController:inst6|cur_st.active~DUPLICATE                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; gameControllerTop:gameControllerTop|Xspeed_const:inst11|lpm_constant:LPM_CONSTANT_component|lpm_constant_3f8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[1]                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gameControllerTop:gameControllerTop|Xspeed_const:inst11|lpm_constant:LPM_CONSTANT_component|lpm_constant_3f8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[1]~DUPLICATE                                                                                                                                                                                          ;                  ;                       ;
; gameControllerTop:gameControllerTop|Xspeed_const:inst11|lpm_constant:LPM_CONSTANT_component|lpm_constant_3f8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[4]                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gameControllerTop:gameControllerTop|Xspeed_const:inst11|lpm_constant:LPM_CONSTANT_component|lpm_constant_3f8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[4]~DUPLICATE                                                                                                                                                                                          ;                  ;                       ;
; gameControllerTop:gameControllerTop|Xspeed_const:inst11|lpm_constant:LPM_CONSTANT_component|lpm_constant_3f8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[4]                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gameControllerTop:gameControllerTop|Xspeed_const:inst11|lpm_constant:LPM_CONSTANT_component|lpm_constant_3f8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[4]~DUPLICATE                                                                                                                                                                                         ;                  ;                       ;
; gameControllerTop:gameControllerTop|Xspeed_const:inst11|lpm_constant:LPM_CONSTANT_component|lpm_constant_3f8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gameControllerTop:gameControllerTop|Xspeed_const:inst11|lpm_constant:LPM_CONSTANT_component|lpm_constant_3f8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]~DUPLICATE                                                                                                                                            ;                  ;                       ;
; gameControllerTop:gameControllerTop|Yspeed_const:inst12|lpm_constant:LPM_CONSTANT_component|lpm_constant_4f8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gameControllerTop:gameControllerTop|Yspeed_const:inst12|lpm_constant:LPM_CONSTANT_component|lpm_constant_4f8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]~DUPLICATE                                                                                                                                            ;                  ;                       ;
; gameControllerTop:gameControllerTop|Yspeed_const:inst12|lpm_constant:LPM_CONSTANT_component|lpm_constant_4f8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[3]                                                                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gameControllerTop:gameControllerTop|Yspeed_const:inst12|lpm_constant:LPM_CONSTANT_component|lpm_constant_4f8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[3]~DUPLICATE                                                                                                                                            ;                  ;                       ;
; gameControllerTop:gameControllerTop|gameStateMachine:inst|immortal                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gameControllerTop:gameControllerTop|gameStateMachine:inst|immortal~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; gameControllerTop:gameControllerTop|gameStateMachine:inst|lives[0]                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gameControllerTop:gameControllerTop|gameStateMachine:inst|lives[0]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; gameControllerTop:gameControllerTop|gameStateMachine:inst|lives[2]                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gameControllerTop:gameControllerTop|gameStateMachine:inst|lives[2]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; gameControllerTop:gameControllerTop|gameStateMachine:inst|lives[3]                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gameControllerTop:gameControllerTop|gameStateMachine:inst|lives[3]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; gameControllerTop:gameControllerTop|gameStateMachine:inst|lives[9]                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gameControllerTop:gameControllerTop|gameStateMachine:inst|lives[9]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; gameControllerTop:gameControllerTop|gameStateMachine:inst|lives[12]                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gameControllerTop:gameControllerTop|gameStateMachine:inst|lives[12]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; gameControllerTop:gameControllerTop|gameStateMachine:inst|score[6]                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gameControllerTop:gameControllerTop|gameStateMachine:inst|score[6]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; gameControllerTop:gameControllerTop|gameStateMachine:inst|score[14]                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gameControllerTop:gameControllerTop|gameStateMachine:inst|score[14]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; gameControllerTop:gameControllerTop|gameStateMachine:inst|superRope                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gameControllerTop:gameControllerTop|gameStateMachine:inst|superRope~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; gameControllerTop:gameControllerTop|gameStateMachine:inst|superSpeedTimer[0]                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gameControllerTop:gameControllerTop|gameStateMachine:inst|superSpeedTimer[0]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; gameControllerTop:gameControllerTop|levelStateMachine:inst9|ball1InitialState[0]                                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gameControllerTop:gameControllerTop|levelStateMachine:inst9|ball1InitialState[0]~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; gameControllerTop:gameControllerTop|levelStateMachine:inst9|ball1InitialState[1]                                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gameControllerTop:gameControllerTop|levelStateMachine:inst9|ball1InitialState[1]~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; gameControllerTop:gameControllerTop|levelStateMachine:inst9|ball2InitialState[0]                                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gameControllerTop:gameControllerTop|levelStateMachine:inst9|ball2InitialState[0]~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; gameControllerTop:gameControllerTop|levelStateMachine:inst9|ball2InitialState[1]                                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gameControllerTop:gameControllerTop|levelStateMachine:inst9|ball2InitialState[1]~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; gameControllerTop:gameControllerTop|levelStateMachine:inst9|ball3InitialState[0]                                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gameControllerTop:gameControllerTop|levelStateMachine:inst9|ball3InitialState[0]~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; gameControllerTop:gameControllerTop|randomLocation:inst2|counter[0]                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gameControllerTop:gameControllerTop|randomLocation:inst2|counter[0]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; gameControllerTop:gameControllerTop|randomLocation:inst2|counter[8]                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gameControllerTop:gameControllerTop|randomLocation:inst2|counter[8]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; gameControllerTop:gameControllerTop|randomLocation:inst2|counter[9]                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gameControllerTop:gameControllerTop|randomLocation:inst2|counter[9]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; gameControllerTop:gameControllerTop|randomLocation:inst2|counter[10]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gameControllerTop:gameControllerTop|randomLocation:inst2|counter[10]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; gameControllerTop:gameControllerTop|randomLocation:inst2|dout[1]                                                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gameControllerTop:gameControllerTop|randomLocation:inst2|dout[1]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; gameControllerTop:gameControllerTop|randomLocation:inst2|dout[4]                                                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gameControllerTop:gameControllerTop|randomLocation:inst2|dout[4]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; gameControllerTop:gameControllerTop|randomLocation:inst4|dout[7]                                                                                                                                                                                                                                                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gameControllerTop:gameControllerTop|randomLocation:inst4|dout[7]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; gameControllerTop:gameControllerTop|randomLocation:inst27|counter[5]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gameControllerTop:gameControllerTop|randomLocation:inst27|counter[5]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; gameControllerTop:gameControllerTop|randomLocation:inst27|counter[8]                                                                                                                                                                                                                                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gameControllerTop:gameControllerTop|randomLocation:inst27|counter[8]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; gameControllerTop:gameControllerTop|randomLocation:inst27|counter[10]                                                                                                                                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gameControllerTop:gameControllerTop|randomLocation:inst27|counter[10]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; gameControllerTop:gameControllerTop|randomLocation:inst27|dout[2]                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gameControllerTop:gameControllerTop|randomLocation:inst27|dout[2]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; gameControllerTop:gameControllerTop|randomLocation:inst27|dout[10]                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gameControllerTop:gameControllerTop|randomLocation:inst27|dout[10]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; gameControllerTop:gameControllerTop|randomLocation:inst28|dout[9]                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gameControllerTop:gameControllerTop|randomLocation:inst28|dout[9]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; gameControllerTop:gameControllerTop|randomLocation:inst29|dout[3]                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gameControllerTop:gameControllerTop|randomLocation:inst29|dout[3]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; gameControllerTop:gameControllerTop|randomLocation:inst29|dout[5]                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gameControllerTop:gameControllerTop|randomLocation:inst29|dout[5]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; gameControllerTop:gameControllerTop|randomLocation:inst29|dout[7]                                                                                                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gameControllerTop:gameControllerTop|randomLocation:inst29|dout[7]~DUPLICATE                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; gameControllerTop:gameControllerTop|randomPresent:inst6|counter[0]                                                                                                                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gameControllerTop:gameControllerTop|randomPresent:inst6|counter[0]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; playerBitMap:playerBitMap|RGBout[2]                                                                                                                                                                                                                                                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; playerBitMap:playerBitMap|RGBout[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; ropeBitMap:ropeBitMap|RGBout[7]                                                                                                                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ropeBitMap:ropeBitMap|RGBout[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; ropeMove:ropeMove|topY_tmp[11]                                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ropeMove:ropeMove|topY_tmp[11]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; ropeMove:ropeMove|topY_tmp[12]                                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ropeMove:ropeMove|topY_tmp[12]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; ropeMove:ropeMove|topY_tmp[16]                                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ropeMove:ropeMove|topY_tmp[16]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; ropeMove:ropeMove|topY_tmp[31]                                                                                                                                                                                                                                                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ropeMove:ropeMove|topY_tmp[31]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; secClk:inst1|oneSecCount[15]                                                                                                                                                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; secClk:inst1|oneSecCount[15]~DUPLICATE                                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]~DUPLICATE                             ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~DUPLICATE                             ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[12]                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[12]~DUPLICATE                            ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~DUPLICATE              ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~DUPLICATE ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]~DUPLICATE ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]~DUPLICATE ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4]~DUPLICATE ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5]~DUPLICATE ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[5]                                                                                                                                                                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[5]~DUPLICATE                                                                                                                                                                                                              ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[0]                                                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[0]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_s8i:auto_generated|counter_reg_bit[1]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_s8i:auto_generated|counter_reg_bit[1]~DUPLICATE                                                        ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_iti:auto_generated|counter_reg_bit[0]                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_iti:auto_generated|counter_reg_bit[0]~DUPLICATE                                                                                 ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_iti:auto_generated|counter_reg_bit[1]                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_iti:auto_generated|counter_reg_bit[1]~DUPLICATE                                                                                 ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_u8i:auto_generated|counter_reg_bit[0]                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_u8i:auto_generated|counter_reg_bit[0]~DUPLICATE                                                                       ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_u8i:auto_generated|counter_reg_bit[3]                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_u8i:auto_generated|counter_reg_bit[3]~DUPLICATE                                                                       ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~DUPLICATE                                                                                                                                                                                                        ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]                                                                                                                                                                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]~DUPLICATE                                                                                                                                                                                                        ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[25]                                                                                                                                                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[25]~DUPLICATE                                                                                                                                                                                                                          ;                  ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                      ;
+--------------+---------------------------+--------------+---------------+---------------+----------------+
; Name         ; Ignored Entity            ; Ignored From ; Ignored To    ; Ignored Value ; Ignored Source ;
+--------------+---------------------------+--------------+---------------+---------------+----------------+
; Location     ;                           ;              ; ADC_CONVST    ; PIN_Y21       ; QSF Assignment ;
; Location     ;                           ;              ; ADC_DIN       ; PIN_W22       ; QSF Assignment ;
; Location     ;                           ;              ; ADC_DOUT      ; PIN_V23       ; QSF Assignment ;
; Location     ;                           ;              ; ADC_SCLK      ; PIN_W24       ; QSF Assignment ;
; Location     ;                           ;              ; AUD_ADCDAT    ; PIN_AJ29      ; QSF Assignment ;
; Location     ;                           ;              ; AUD_ADCLRCK   ; PIN_AH29      ; QSF Assignment ;
; Location     ;                           ;              ; AUD_BCLK      ; PIN_AF30      ; QSF Assignment ;
; Location     ;                           ;              ; AUD_DACDAT    ; PIN_AF29      ; QSF Assignment ;
; Location     ;                           ;              ; AUD_DACLRCK   ; PIN_AG30      ; QSF Assignment ;
; Location     ;                           ;              ; AUD_I2C_SCLK  ; PIN_Y24       ; QSF Assignment ;
; Location     ;                           ;              ; AUD_I2C_SDAT  ; PIN_Y23       ; QSF Assignment ;
; Location     ;                           ;              ; AUD_XCK       ; PIN_AH30      ; QSF Assignment ;
; Location     ;                           ;              ; HEX4[0]       ; PIN_AD21      ; QSF Assignment ;
; Location     ;                           ;              ; HEX4[1]       ; PIN_AG22      ; QSF Assignment ;
; Location     ;                           ;              ; HEX4[2]       ; PIN_AE22      ; QSF Assignment ;
; Location     ;                           ;              ; HEX4[3]       ; PIN_AE23      ; QSF Assignment ;
; Location     ;                           ;              ; HEX4[4]       ; PIN_AG23      ; QSF Assignment ;
; Location     ;                           ;              ; HEX4[5]       ; PIN_AF23      ; QSF Assignment ;
; Location     ;                           ;              ; HEX4[6]       ; PIN_AH22      ; QSF Assignment ;
; Location     ;                           ;              ; HEX5[0]       ; PIN_AF21      ; QSF Assignment ;
; Location     ;                           ;              ; HEX5[1]       ; PIN_AG21      ; QSF Assignment ;
; Location     ;                           ;              ; HEX5[2]       ; PIN_AF20      ; QSF Assignment ;
; Location     ;                           ;              ; HEX5[3]       ; PIN_AG20      ; QSF Assignment ;
; Location     ;                           ;              ; HEX5[4]       ; PIN_AE19      ; QSF Assignment ;
; Location     ;                           ;              ; HEX5[5]       ; PIN_AF19      ; QSF Assignment ;
; Location     ;                           ;              ; HEX5[6]       ; PIN_AB21      ; QSF Assignment ;
; Location     ;                           ;              ; LEDR[3]       ; PIN_AD24      ; QSF Assignment ;
; Location     ;                           ;              ; LEDR[4]       ; PIN_AG25      ; QSF Assignment ;
; Location     ;                           ;              ; MICROPHON_LED ; PIN_AC22      ; QSF Assignment ;
; Location     ;                           ;              ; SW[0]         ; PIN_AB30      ; QSF Assignment ;
; Location     ;                           ;              ; SW[1]         ; PIN_Y27       ; QSF Assignment ;
; Location     ;                           ;              ; SW[2]         ; PIN_AB28      ; QSF Assignment ;
; Location     ;                           ;              ; SW[3]         ; PIN_AC30      ; QSF Assignment ;
; Location     ;                           ;              ; SW[4]         ; PIN_W25       ; QSF Assignment ;
; Location     ;                           ;              ; SW[5]         ; PIN_V25       ; QSF Assignment ;
; Location     ;                           ;              ; SW[6]         ; PIN_AC28      ; QSF Assignment ;
; Location     ;                           ;              ; SW[7]         ; PIN_AD30      ; QSF Assignment ;
; Location     ;                           ;              ; SW[8]         ; PIN_AC29      ; QSF Assignment ;
; Location     ;                           ;              ; SW[9]         ; PIN_AA30      ; QSF Assignment ;
; Location     ;                           ;              ; ball_toggle   ; PIN_AA24      ; QSF Assignment ;
; Location     ;                           ;              ; ir_write      ; PIN_AB23      ; QSF Assignment ;
; Location     ;                           ;              ; numKey[0]     ; PIN_AF25      ; QSF Assignment ;
; Location     ;                           ;              ; numKey[1]     ; PIN_AE24      ; QSF Assignment ;
; Location     ;                           ;              ; numKey[2]     ; PIN_AF24      ; QSF Assignment ;
; Location     ;                           ;              ; numKey[3]     ; PIN_AB22      ; QSF Assignment ;
; Location     ;                           ;              ; sound_on      ; PIN_AC23      ; QSF Assignment ;
; I/O Standard ; TOP_VGA_DEMO_WITH_MSS_ALL ;              ; AUD_ADCDAT    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; TOP_VGA_DEMO_WITH_MSS_ALL ;              ; AUD_ADCLRCK   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; TOP_VGA_DEMO_WITH_MSS_ALL ;              ; AUD_BCLK      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; TOP_VGA_DEMO_WITH_MSS_ALL ;              ; AUD_DACDAT    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; TOP_VGA_DEMO_WITH_MSS_ALL ;              ; AUD_DACLRCK   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; TOP_VGA_DEMO_WITH_MSS_ALL ;              ; AUD_I2C_SCLK  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; TOP_VGA_DEMO_WITH_MSS_ALL ;              ; AUD_I2C_SDAT  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; TOP_VGA_DEMO_WITH_MSS_ALL ;              ; AUD_XCK       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; TOP_VGA_DEMO_WITH_MSS_ALL ;              ; MICROPHON_LED ; 3.3-V LVTTL   ; QSF Assignment ;
+--------------+---------------------------+--------------+---------------+---------------+----------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 44021 ) ; 0.00 % ( 0 / 44021 )       ; 0.00 % ( 0 / 44021 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 44021 ) ; 0.00 % ( 0 / 44021 )       ; 0.00 % ( 0 / 44021 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 42962 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 449 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:auto_signaltap_0 ; 0.00 % ( 0 / 601 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 9 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/ohadv/Desktop/BubbleTrouble/BubbleTrouble/OurProject/output_files/Lab1Demo.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 22,878 / 41,910       ; 55 %  ;
; ALMs needed [=A-B+C]                                        ; 22,878                ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 23,278 / 41,910       ; 56 %  ;
;         [a] ALMs used for LUT logic and registers           ; 3,449                 ;       ;
;         [b] ALMs used for LUT logic                         ; 19,409                ;       ;
;         [c] ALMs used for registers                         ; 420                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 492 / 41,910          ; 1 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 92 / 41,910           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 13                    ;       ;
;         [c] Due to LAB input limits                         ; 79                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 2,783 / 4,191         ; 66 %  ;
;     -- Logic LABs                                           ; 2,783                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 36,112                ;       ;
;     -- 7 input functions                                    ; 459                   ;       ;
;     -- 6 input functions                                    ; 8,885                 ;       ;
;     -- 5 input functions                                    ; 3,673                 ;       ;
;     -- 4 input functions                                    ; 6,952                 ;       ;
;     -- <=3 input functions                                  ; 16,143                ;       ;
; Combinational ALUT usage for route-throughs                 ; 482                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 8,043                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 7,736 / 83,820        ; 9 %   ;
;         -- Secondary logic registers                        ; 307 / 83,820          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 7,758                 ;       ;
;         -- Routing optimization registers                   ; 285                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 64 / 499              ; 13 %  ;
;     -- Clock pins                                           ; 3 / 11                ; 27 %  ;
;     -- Dedicated input pins                                 ; 3 / 39                ; 8 %   ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 1 / 553               ; < 1 % ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 704 / 5,662,720       ; < 1 % ;
; Total block memory implementation bits                      ; 10,240 / 5,662,720    ; < 1 % ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 3 / 112               ; 3 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 6                 ; 0 %   ;
; Global signals                                              ; 2                     ;       ;
;     -- Global clocks                                        ; 2 / 16                ; 13 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Hard IPs                                                    ; 0 / 2                 ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 9                 ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 9                 ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 9                 ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 9                 ; 0 %   ;
; Channel PLLs                                                ; 0 / 9                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 13.8% / 13.6% / 14.5% ;       ;
; Peak interconnect usage (total/H/V)                         ; 31.9% / 32.4% / 34.0% ;       ;
; Maximum fan-out                                             ; 7242                  ;       ;
; Highest non-global fan-out                                  ; 2633                  ;       ;
; Total fan-out                                               ; 174618                ;       ;
; Average fan-out                                             ; 3.90                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                                    ;
+-------------------------------------------------------------+------------------------+-----------------------+--------------------------------+--------------------------------+
; Statistic                                                   ; Top                    ; sld_hub:auto_hub      ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+------------------------+-----------------------+--------------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 22495 / 41910 ( 54 % ) ; 224 / 41910 ( < 1 % ) ; 160 / 41910 ( < 1 % )          ; 0 / 41910 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 22495                  ; 224                   ; 160                            ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 22802 / 41910 ( 54 % ) ; 224 / 41910 ( < 1 % ) ; 253 / 41910 ( < 1 % )          ; 0 / 41910 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 3369                   ; 30                    ; 50                             ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 19238                  ; 101                   ; 70                             ; 0                              ;
;         [c] ALMs used for registers                         ; 195                    ; 93                    ; 133                            ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                      ; 0                     ; 0                              ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 386 / 41910 ( < 1 % )  ; 12 / 41910 ( < 1 % )  ; 94 / 41910 ( < 1 % )           ; 0 / 41910 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 79 / 41910 ( < 1 % )   ; 12 / 41910 ( < 1 % )  ; 1 / 41910 ( < 1 % )            ; 0 / 41910 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                      ; 0                     ; 0                              ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                      ; 12                    ; 1                              ; 0                              ;
;         [c] Due to LAB input limits                         ; 79                     ; 0                     ; 0                              ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                      ; 0                     ; 0                              ; 0                              ;
;                                                             ;                        ;                       ;                                ;                                ;
; Difficulty packing design                                   ; Low                    ; Low                   ; Low                            ; Low                            ;
;                                                             ;                        ;                       ;                                ;                                ;
; Total LABs:  partially or completely used                   ; 2727 / 4191 ( 65 % )   ; 37 / 4191 ( < 1 % )   ; 36 / 4191 ( < 1 % )            ; 0 / 4191 ( 0 % )               ;
;     -- Logic LABs                                           ; 2727                   ; 37                    ; 36                             ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                      ; 0                     ; 0                              ; 0                              ;
;                                                             ;                        ;                       ;                                ;                                ;
; Combinational ALUT usage for logic                          ; 35700                  ; 204                   ; 208                            ; 0                              ;
;     -- 7 input functions                                    ; 452                    ; 7                     ; 0                              ; 0                              ;
;     -- 6 input functions                                    ; 8749                   ; 76                    ; 60                             ; 0                              ;
;     -- 5 input functions                                    ; 3606                   ; 30                    ; 37                             ; 0                              ;
;     -- 4 input functions                                    ; 6902                   ; 25                    ; 25                             ; 0                              ;
;     -- <=3 input functions                                  ; 15991                  ; 66                    ; 86                             ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 164                    ; 157                   ; 161                            ; 0                              ;
; Memory ALUT usage                                           ; 0                      ; 0                     ; 0                              ; 0                              ;
;     -- 64-address deep                                      ; 0                      ; 0                     ; 0                              ; 0                              ;
;     -- 32-address deep                                      ; 0                      ; 0                     ; 0                              ; 0                              ;
;                                                             ;                        ;                       ;                                ;                                ;
; Dedicated logic registers                                   ; 0                      ; 0                     ; 0                              ; 0                              ;
;     -- By type:                                             ;                        ;                       ;                                ;                                ;
;         -- Primary logic registers                          ; 7126 / 83820 ( 9 % )   ; 245 / 83820 ( < 1 % ) ; 365 / 83820 ( < 1 % )          ; 0 / 83820 ( 0 % )              ;
;         -- Secondary logic registers                        ; 269 / 83820 ( < 1 % )  ; 9 / 83820 ( < 1 % )   ; 29 / 83820 ( < 1 % )           ; 0 / 83820 ( 0 % )              ;
;     -- By function:                                         ;                        ;                       ;                                ;                                ;
;         -- Design implementation registers                  ; 7129                   ; 245                   ; 384                            ; 0                              ;
;         -- Routing optimization registers                   ; 266                    ; 9                     ; 10                             ; 0                              ;
;                                                             ;                        ;                       ;                                ;                                ;
;                                                             ;                        ;                       ;                                ;                                ;
; Virtual pins                                                ; 0                      ; 0                     ; 0                              ; 0                              ;
; I/O pins                                                    ; 64                     ; 0                     ; 0                              ; 0                              ;
; I/O registers                                               ; 0                      ; 0                     ; 0                              ; 0                              ;
; Total block memory bits                                     ; 0                      ; 0                     ; 704                            ; 0                              ;
; Total block memory implementation bits                      ; 0                      ; 0                     ; 10240                          ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 0 / 553 ( 0 % )        ; 0 / 553 ( 0 % )       ; 1 / 553 ( < 1 % )              ; 0 / 553 ( 0 % )                ;
; DSP block                                                   ; 3 / 112 ( 2 % )        ; 0 / 112 ( 0 % )       ; 0 / 112 ( 0 % )                ; 0 / 112 ( 0 % )                ;
; Clock enable block                                          ; 2 / 116 ( 1 % )        ; 0 / 116 ( 0 % )       ; 0 / 116 ( 0 % )                ; 0 / 116 ( 0 % )                ;
;                                                             ;                        ;                       ;                                ;                                ;
; Connections                                                 ;                        ;                       ;                                ;                                ;
;     -- Input Connections                                    ; 792                    ; 412                   ; 665                            ; 1                              ;
;     -- Registered Input Connections                         ; 339                    ; 263                   ; 419                            ; 0                              ;
;     -- Output Connections                                   ; 289                    ; 670                   ; 35                             ; 876                            ;
;     -- Registered Output Connections                        ; 28                     ; 670                   ; 0                              ; 0                              ;
;                                                             ;                        ;                       ;                                ;                                ;
; Internal Connections                                        ;                        ;                       ;                                ;                                ;
;     -- Total Connections                                    ; 170616                 ; 2961                  ; 2432                           ; 885                            ;
;     -- Registered Connections                               ; 62972                  ; 2111                  ; 1307                           ; 0                              ;
;                                                             ;                        ;                       ;                                ;                                ;
; External Connections                                        ;                        ;                       ;                                ;                                ;
;     -- Top                                                  ; 0                      ; 538                   ; 201                            ; 342                            ;
;     -- sld_hub:auto_hub                                     ; 538                    ; 20                    ; 212                            ; 312                            ;
;     -- sld_signaltap:auto_signaltap_0                       ; 201                    ; 212                   ; 64                             ; 223                            ;
;     -- hard_block:auto_generated_inst                       ; 342                    ; 312                   ; 223                            ; 0                              ;
;                                                             ;                        ;                       ;                                ;                                ;
; Partition Interface                                         ;                        ;                       ;                                ;                                ;
;     -- Input Ports                                          ; 154                    ; 309                   ; 102                            ; 4                              ;
;     -- Output Ports                                         ; 141                    ; 326                   ; 37                             ; 9                              ;
;     -- Bidir Ports                                          ; 0                      ; 0                     ; 0                              ; 0                              ;
;                                                             ;                        ;                       ;                                ;                                ;
; Registered Ports                                            ;                        ;                       ;                                ;                                ;
;     -- Registered Input Ports                               ; 0                      ; 3                     ; 14                             ; 0                              ;
;     -- Registered Output Ports                              ; 0                      ; 237                   ; 23                             ; 0                              ;
;                                                             ;                        ;                       ;                                ;                                ;
; Port Connectivity                                           ;                        ;                       ;                                ;                                ;
;     -- Input Ports driven by GND                            ; 0                      ; 56                    ; 14                             ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                      ; 44                    ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                      ; 0                     ; 18                             ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                      ; 0                     ; 1                              ; 0                              ;
;     -- Input Ports with no Source                           ; 0                      ; 209                   ; 15                             ; 0                              ;
;     -- Output Ports with no Source                          ; 0                      ; 0                     ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                      ; 214                   ; 29                             ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                      ; 189                   ; 25                             ; 0                              ;
+-------------------------------------------------------------+------------------------+-----------------------+--------------------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                              ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; CLOCK_50 ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 7243                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[1]   ; AK4   ; 3B       ; 22           ; 0            ; 51           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[2]   ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[3]   ; AA15  ; 3B       ; 36           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; PS2_CLK  ; AB25  ; 5A       ; 89           ; 11           ; 60           ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; PS2_DAT  ; AA25  ; 5A       ; 89           ; 9            ; 37           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; resetN   ; AJ4   ; 3B       ; 22           ; 0            ; 34           ; 1858                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; HEX0[0]     ; W17   ; 4A       ; 60           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[1]     ; V18   ; 4A       ; 80           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[2]     ; AG17  ; 4A       ; 50           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[3]     ; AG16  ; 4A       ; 50           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[4]     ; AH17  ; 4A       ; 56           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[5]     ; AG18  ; 4A       ; 58           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[6]     ; AH18  ; 4A       ; 56           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[0]     ; AF16  ; 4A       ; 52           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[1]     ; V16   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[2]     ; AE16  ; 4A       ; 52           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[3]     ; AD17  ; 4A       ; 64           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[4]     ; AE18  ; 4A       ; 66           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[5]     ; AE17  ; 4A       ; 50           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[6]     ; V17   ; 4A       ; 60           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[0]     ; AA21  ; 4A       ; 88           ; 0            ; 1            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[1]     ; AB17  ; 4A       ; 56           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[2]     ; AA18  ; 4A       ; 68           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[3]     ; Y17   ; 4A       ; 68           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[4]     ; Y18   ; 4A       ; 72           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[5]     ; AF18  ; 4A       ; 50           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[6]     ; W16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[0]     ; Y19   ; 4A       ; 84           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[1]     ; W19   ; 4A       ; 80           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[2]     ; AD19  ; 4A       ; 76           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[3]     ; AA20  ; 4A       ; 84           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[4]     ; AC20  ; 4A       ; 76           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[5]     ; AA19  ; 4A       ; 72           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[6]     ; AD20  ; 4A       ; 82           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_BLANK_N ; AK22  ; 4A       ; 68           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[0]    ; AJ21  ; 4A       ; 62           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[1]    ; AJ20  ; 4A       ; 62           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[2]    ; AH20  ; 4A       ; 54           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[3]    ; AJ19  ; 4A       ; 60           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[4]    ; AH19  ; 4A       ; 58           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[5]    ; AJ17  ; 4A       ; 58           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[6]    ; AJ16  ; 4A       ; 54           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[7]    ; AK16  ; 4A       ; 54           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_CLK     ; AK21  ; 4A       ; 68           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[0]    ; AK26  ; 4A       ; 76           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[1]    ; AJ25  ; 4A       ; 74           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[2]    ; AH25  ; 4A       ; 78           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[3]    ; AK24  ; 4A       ; 72           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[4]    ; AJ24  ; 4A       ; 74           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[5]    ; AH24  ; 4A       ; 64           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[6]    ; AK23  ; 4A       ; 72           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[7]    ; AH23  ; 4A       ; 70           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_HS      ; AK19  ; 4A       ; 60           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[0]    ; AK29  ; 4A       ; 82           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[1]    ; AK28  ; 4A       ; 82           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[2]    ; AK27  ; 4A       ; 80           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[3]    ; AJ27  ; 4A       ; 80           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[4]    ; AH27  ; 4A       ; 84           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[5]    ; AF26  ; 4A       ; 86           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[6]    ; AG26  ; 4A       ; 84           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[7]    ; AJ26  ; 4A       ; 76           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_SYNC_N  ; AJ22  ; 4A       ; 70           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_VS      ; AK18  ; 4A       ; 58           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; 3A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 5 / 48 ( 10 % )  ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 57 / 80 ( 71 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 2 / 32 ( 6 % )   ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 80 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                        ;
+----------+------------+----------------+---------------------------------+--------+--------------+-----------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage   ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+-----------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AA1      ; 31         ; B0L            ; GND                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AA2      ; 30         ; B0L            ; GND                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 122        ; 3B             ; KEY[2]                          ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 120        ; 3B             ; KEY[3]                          ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ; 146        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; HEX2[2]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ; 176        ; 4A             ; HEX3[5]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA20     ; 200        ; 4A             ; HEX3[3]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA21     ; 210        ; 4A             ; HEX2[0]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AA25     ; 224        ; 5A             ; PS2_DAT                         ; input  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AA26     ; 252        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB3      ; 32         ; B0L            ; GXB_NC                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AB4      ; 33         ; B0L            ; GXB_NC                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; altera_reserved_tdo             ; output ; 2.5 V        ;           ; --           ; N               ; no       ; Off          ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 88         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; HEX2[1]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AB23     ; 227        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; PS2_CLK                         ; input  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AB26     ; 226        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AB27     ; 254        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AB28     ; 249        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AC1      ; 35         ; B0L            ; GND                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AC2      ; 34         ; B0L            ; GND                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; altera_reserved_tck             ; input  ; 2.5 V        ;           ; --           ; N               ; no       ; Off          ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; HEX3[4]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 245        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AC29     ; 247        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AC30     ; 259        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AD3      ; 36         ; B0L            ; GXB_NC                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AD4      ; 37         ; B0L            ; GXB_NC                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 54         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 80         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AD15     ;            ;                ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; HEX1[3]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; HEX3[2]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AD20     ; 199        ; 4A             ; HEX3[6]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AD21     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AD26     ; 240        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AD27     ; 222        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AD30     ; 257        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AE1      ; 39         ; B0L            ; GND                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AE2      ; 38         ; B0L            ; GND                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE12     ; 52         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE13     ; 95         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 96         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; HEX1[2]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AE17     ; 135        ; 4A             ; HEX1[5]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AE18     ; 167        ; 4A             ; HEX1[4]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AE19     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AE27     ; 229        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 231        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AE29     ; 253        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF10     ; 57         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 87         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 114        ; 3B             ; CLOCK_50                        ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF16     ; 137        ; 4A             ; HEX1[0]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; HEX2[5]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AF19     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 204        ; 4A             ; VGA_R[5]                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AF29     ; 237        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AF30     ; 239        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 85         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 103        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 101        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 134        ; 4A             ; HEX0[3]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AG17     ; 132        ; 4A             ; HEX0[2]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AG18     ; 150        ; 4A             ; HEX0[5]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG22     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 203        ; 4A             ; VGA_R[6]                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AG27     ; 212        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AG28     ; 233        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 113        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 84         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 118        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 111        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 109        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AH15     ; 125        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; HEX0[4]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AH18     ; 145        ; 4A             ; HEX0[6]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AH19     ; 148        ; 4A             ; VGA_B[4]                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AH20     ; 141        ; 4A             ; VGA_B[2]                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A             ; VGA_G[7]                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AH24     ; 161        ; 4A             ; VGA_G[5]                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AH25     ; 188        ; 4A             ; VGA_G[2]                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; VGA_R[4]                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AH28     ; 214        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AH29     ; 218        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AH30     ; 241        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; resetN                          ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AJ5      ; 99         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AJ6      ; 102        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 100        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 116        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AJ11     ; 119        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AJ12     ; 124        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; VGA_B[6]                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AJ17     ; 151        ; 4A             ; VGA_B[5]                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; VGA_B[3]                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AJ20     ; 158        ; 4A             ; VGA_B[1]                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AJ21     ; 156        ; 4A             ; VGA_B[0]                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AJ22     ; 172        ; 4A             ; VGA_SYNC_N                      ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; VGA_G[4]                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AJ25     ; 180        ; 4A             ; VGA_G[1]                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AJ26     ; 187        ; 4A             ; VGA_R[7]                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AJ27     ; 195        ; 4A             ; VGA_R[3]                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B             ; KEY[1]                          ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AK7      ; 107        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AK8      ; 105        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AK9      ; 108        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AK12     ; 123        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AK13     ; 121        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AK14     ; 129        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; VGA_B[7]                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; VGA_VS                          ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AK19     ; 153        ; 4A             ; VGA_HS                          ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; VGA_CLK                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AK22     ; 169        ; 4A             ; VGA_BLANK_N                     ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AK23     ; 179        ; 4A             ; VGA_G[6]                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AK24     ; 177        ; 4A             ; VGA_G[3]                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; VGA_G[0]                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AK27     ; 193        ; 4A             ; VGA_R[2]                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AK28     ; 198        ; 4A             ; VGA_R[1]                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AK29     ; 196        ; 4A             ; VGA_R[0]                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 464        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 459        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 462        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 496        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;           ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;           ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 494        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 488        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 502        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 468        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 466        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; RREF                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 520        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 518        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 484        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H3       ; 0          ; B2L            ; GXB_NC                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; H4       ; 1          ; B2L            ; GXB_NC                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V      ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 498        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 482        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;           ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; J1       ; 3          ; B2L            ; GND                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; J2       ; 2          ; B2L            ; GND                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;           ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 530        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J15      ;            ;                ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K3       ; 4          ; B2L            ; GXB_NC                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; K4       ; 5          ; B2L            ; GXB_NC                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; L1       ; 7          ; B2L            ; GND                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; L2       ; 6          ; B2L            ; GND                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M3       ; 8          ; B2L            ; GXB_NC                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; M4       ; 9          ; B2L            ; GXB_NC                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 11         ; B2L            ; GND                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; N2       ; 10         ; B2L            ; GND                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P3       ; 16         ; B1L            ; GXB_NC                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; P4       ; 17         ; B1L            ; GXB_NC                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P8       ; 13         ; B2L            ; GND                             ;        ;              ;           ; Row I/O      ;                 ; --       ; --           ;
; P9       ; 12         ; B2L            ; GND                             ;        ;              ;           ; Row I/O      ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R1       ; 19         ; B1L            ; GND                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; R2       ; 18         ; B1L            ; GND                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T3       ; 20         ; B1L            ; GXB_NC                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; T4       ; 21         ; B1L            ; GXB_NC                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T8       ; 14         ; B1L            ; GND                             ;        ;              ;           ; Row I/O      ;                 ; --       ; --           ;
; T9       ; 15         ; B1L            ; GND                             ;        ;              ;           ; Row I/O      ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 23         ; B1L            ; GND                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; U2       ; 22         ; B1L            ; GND                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; altera_reserved_tdi             ; input  ; 2.5 V        ;           ; --           ; N               ; no       ; Off          ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V3       ; 24         ; B1L            ; GXB_NC                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; V4       ; 25         ; B1L            ; GXB_NC                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; altera_reserved_tms             ; input  ; 2.5 V        ;           ; --           ; N               ; no       ; Off          ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; HEX1[1]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ; 154        ; 4A             ; HEX1[6]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V18      ; 194        ; 4A             ; HEX0[1]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; W1       ; 27         ; B1L            ; GND                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; W2       ; 26         ; B1L            ; GND                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W7       ; 41         ; B0L            ; GND                             ;        ;              ;           ; Row I/O      ;                 ; --       ; --           ;
; W8       ; 40         ; B0L            ; GND                             ;        ;              ;           ; Row I/O      ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 136        ; 4A             ; HEX2[6]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ; 152        ; 4A             ; HEX0[0]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; HEX3[1]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ; 217        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; W21      ; 221        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; W22      ; 223        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; W25      ; 244        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y3       ; 28         ; B0L            ; GXB_NC                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; Y4       ; 29         ; B0L            ; GXB_NC                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 170        ; 4A             ; HEX2[3]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y18      ; 178        ; 4A             ; HEX2[4]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y19      ; 202        ; 4A             ; HEX3[0]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; Y24      ; 234        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+-----------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------+
; I/O Assignment Warnings                            ;
+-------------+--------------------------------------+
; Pin Name    ; Reason                               ;
+-------------+--------------------------------------+
; VGA_G[7]    ; Missing drive strength and slew rate ;
; VGA_G[6]    ; Missing drive strength and slew rate ;
; VGA_R[7]    ; Missing drive strength and slew rate ;
; VGA_HS      ; Missing drive strength and slew rate ;
; VGA_BLANK_N ; Missing drive strength and slew rate ;
; HEX0[6]     ; Missing drive strength and slew rate ;
; HEX0[5]     ; Missing drive strength and slew rate ;
; HEX0[4]     ; Missing drive strength and slew rate ;
; HEX0[3]     ; Missing drive strength and slew rate ;
; HEX0[2]     ; Missing drive strength and slew rate ;
; HEX0[1]     ; Missing drive strength and slew rate ;
; HEX0[0]     ; Missing drive strength and slew rate ;
; HEX1[6]     ; Missing drive strength and slew rate ;
; HEX1[5]     ; Missing drive strength and slew rate ;
; HEX1[4]     ; Missing drive strength and slew rate ;
; HEX1[3]     ; Missing drive strength and slew rate ;
; HEX1[2]     ; Missing drive strength and slew rate ;
; HEX1[1]     ; Missing drive strength and slew rate ;
; HEX1[0]     ; Missing drive strength and slew rate ;
; HEX2[6]     ; Missing drive strength and slew rate ;
; HEX2[5]     ; Missing drive strength and slew rate ;
; HEX2[4]     ; Missing drive strength and slew rate ;
; HEX2[3]     ; Missing drive strength and slew rate ;
; HEX2[2]     ; Missing drive strength and slew rate ;
; HEX2[1]     ; Missing drive strength and slew rate ;
; HEX2[0]     ; Missing drive strength and slew rate ;
; HEX3[6]     ; Missing drive strength and slew rate ;
; HEX3[5]     ; Missing drive strength and slew rate ;
; HEX3[4]     ; Missing drive strength and slew rate ;
; HEX3[3]     ; Missing drive strength and slew rate ;
; HEX3[2]     ; Missing drive strength and slew rate ;
; HEX3[1]     ; Missing drive strength and slew rate ;
; HEX3[0]     ; Missing drive strength and slew rate ;
; VGA_B[7]    ; Missing drive strength and slew rate ;
; VGA_VS      ; Missing drive strength and slew rate ;
; VGA_CLK     ; Missing drive strength and slew rate ;
; VGA_B[6]    ; Missing drive strength and slew rate ;
; VGA_B[5]    ; Missing drive strength and slew rate ;
; VGA_B[4]    ; Missing drive strength and slew rate ;
; VGA_B[3]    ; Missing drive strength and slew rate ;
; VGA_B[2]    ; Missing drive strength and slew rate ;
; VGA_B[1]    ; Missing drive strength and slew rate ;
; VGA_B[0]    ; Missing drive strength and slew rate ;
; VGA_G[5]    ; Missing drive strength and slew rate ;
; VGA_G[4]    ; Missing drive strength and slew rate ;
; VGA_G[3]    ; Missing drive strength and slew rate ;
; VGA_G[2]    ; Missing drive strength and slew rate ;
; VGA_G[1]    ; Missing drive strength and slew rate ;
; VGA_G[0]    ; Missing drive strength and slew rate ;
; VGA_R[6]    ; Missing drive strength and slew rate ;
; VGA_R[5]    ; Missing drive strength and slew rate ;
; VGA_R[4]    ; Missing drive strength and slew rate ;
; VGA_R[3]    ; Missing drive strength and slew rate ;
; VGA_R[2]    ; Missing drive strength and slew rate ;
; VGA_R[1]    ; Missing drive strength and slew rate ;
; VGA_R[0]    ; Missing drive strength and slew rate ;
; VGA_SYNC_N  ; Missing drive strength and slew rate ;
+-------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                   ; Entity Name                       ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; |TOP_VGA_DEMO_WITH_MSS_ALL                                                                                                              ; 22878.0 (2.8)        ; 23276.5 (3.2)                    ; 489.5 (0.3)                                       ; 91.0 (0.0)                       ; 0.0 (0.0)            ; 36112 (8)           ; 8043 (0)                  ; 0 (0)         ; 704               ; 1     ; 3          ; 64   ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL                                                                                                                                                                                                                                                                                                                                            ; TOP_VGA_DEMO_WITH_MSS_ALL         ; work         ;
;    |7SEGTOP:inst5|                                                                                                                      ; 469.3 (0.0)          ; 473.0 (0.0)                      ; 3.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 926 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|7SEGTOP:inst5                                                                                                                                                                                                                                                                                                                              ; 7SEGTOP                           ; work         ;
;       |hexSS:4thDigit|                                                                                                                  ; 3.5 (3.5)            ; 7.0 (7.0)                        ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|7SEGTOP:inst5|hexSS:4thDigit                                                                                                                                                                                                                                                                                                               ; hexSS                             ; work         ;
;       |hexSS:4thDigit1|                                                                                                                 ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|7SEGTOP:inst5|hexSS:4thDigit1                                                                                                                                                                                                                                                                                                              ; hexSS                             ; work         ;
;       |hexSS:4thDigit4|                                                                                                                 ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|7SEGTOP:inst5|hexSS:4thDigit4                                                                                                                                                                                                                                                                                                              ; hexSS                             ; work         ;
;       |hexSS:4thDigit5|                                                                                                                 ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|7SEGTOP:inst5|hexSS:4thDigit5                                                                                                                                                                                                                                                                                                              ; hexSS                             ; work         ;
;       |sSegController:inst|                                                                                                             ; 453.8 (15.3)         ; 454.0 (15.5)                     ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 898 (19)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|7SEGTOP:inst5|sSegController:inst                                                                                                                                                                                                                                                                                                          ; sSegController                    ; work         ;
;          |lpm_divide:Div0|                                                                                                              ; 68.5 (0.0)           ; 68.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 137 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|7SEGTOP:inst5|sSegController:inst|lpm_divide:Div0                                                                                                                                                                                                                                                                                          ; lpm_divide                        ; work         ;
;             |lpm_divide_kbm:auto_generated|                                                                                             ; 68.5 (0.0)           ; 68.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 137 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|7SEGTOP:inst5|sSegController:inst|lpm_divide:Div0|lpm_divide_kbm:auto_generated                                                                                                                                                                                                                                                            ; lpm_divide_kbm                    ; work         ;
;                |sign_div_unsign_qlh:divider|                                                                                            ; 68.5 (0.0)           ; 68.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 137 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|7SEGTOP:inst5|sSegController:inst|lpm_divide:Div0|lpm_divide_kbm:auto_generated|sign_div_unsign_qlh:divider                                                                                                                                                                                                                                ; sign_div_unsign_qlh               ; work         ;
;                   |alt_u_div_qve:divider|                                                                                               ; 68.5 (68.5)          ; 68.5 (68.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 137 (137)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|7SEGTOP:inst5|sSegController:inst|lpm_divide:Div0|lpm_divide_kbm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider                                                                                                                                                                                                          ; alt_u_div_qve                     ; work         ;
;          |lpm_divide:Div1|                                                                                                              ; 87.0 (0.0)           ; 87.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 174 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|7SEGTOP:inst5|sSegController:inst|lpm_divide:Div1                                                                                                                                                                                                                                                                                          ; lpm_divide                        ; work         ;
;             |lpm_divide_nbm:auto_generated|                                                                                             ; 87.0 (0.0)           ; 87.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 174 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|7SEGTOP:inst5|sSegController:inst|lpm_divide:Div1|lpm_divide_nbm:auto_generated                                                                                                                                                                                                                                                            ; lpm_divide_nbm                    ; work         ;
;                |sign_div_unsign_tlh:divider|                                                                                            ; 87.0 (0.0)           ; 87.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 174 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|7SEGTOP:inst5|sSegController:inst|lpm_divide:Div1|lpm_divide_nbm:auto_generated|sign_div_unsign_tlh:divider                                                                                                                                                                                                                                ; sign_div_unsign_tlh               ; work         ;
;                   |alt_u_div_00f:divider|                                                                                               ; 87.0 (87.0)          ; 87.0 (87.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 174 (174)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|7SEGTOP:inst5|sSegController:inst|lpm_divide:Div1|lpm_divide_nbm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_00f:divider                                                                                                                                                                                                          ; alt_u_div_00f                     ; work         ;
;          |lpm_divide:Div2|                                                                                                              ; 82.0 (0.0)           ; 82.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 164 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|7SEGTOP:inst5|sSegController:inst|lpm_divide:Div2                                                                                                                                                                                                                                                                                          ; lpm_divide                        ; work         ;
;             |lpm_divide_1dm:auto_generated|                                                                                             ; 82.0 (0.0)           ; 82.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 164 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|7SEGTOP:inst5|sSegController:inst|lpm_divide:Div2|lpm_divide_1dm:auto_generated                                                                                                                                                                                                                                                            ; lpm_divide_1dm                    ; work         ;
;                |sign_div_unsign_7nh:divider|                                                                                            ; 82.0 (0.0)           ; 82.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 164 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|7SEGTOP:inst5|sSegController:inst|lpm_divide:Div2|lpm_divide_1dm:auto_generated|sign_div_unsign_7nh:divider                                                                                                                                                                                                                                ; sign_div_unsign_7nh               ; work         ;
;                   |alt_u_div_k2f:divider|                                                                                               ; 82.0 (82.0)          ; 82.0 (82.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 164 (164)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|7SEGTOP:inst5|sSegController:inst|lpm_divide:Div2|lpm_divide_1dm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_k2f:divider                                                                                                                                                                                                          ; alt_u_div_k2f                     ; work         ;
;          |lpm_divide:Mod0|                                                                                                              ; 68.0 (0.0)           ; 68.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 137 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|7SEGTOP:inst5|sSegController:inst|lpm_divide:Mod0                                                                                                                                                                                                                                                                                          ; lpm_divide                        ; work         ;
;             |lpm_divide_n3m:auto_generated|                                                                                             ; 68.0 (0.0)           ; 68.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 137 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|7SEGTOP:inst5|sSegController:inst|lpm_divide:Mod0|lpm_divide_n3m:auto_generated                                                                                                                                                                                                                                                            ; lpm_divide_n3m                    ; work         ;
;                |sign_div_unsign_qlh:divider|                                                                                            ; 68.0 (0.0)           ; 68.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 137 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|7SEGTOP:inst5|sSegController:inst|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider                                                                                                                                                                                                                                ; sign_div_unsign_qlh               ; work         ;
;                   |alt_u_div_qve:divider|                                                                                               ; 68.0 (68.0)          ; 68.0 (68.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 137 (137)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|7SEGTOP:inst5|sSegController:inst|lpm_divide:Mod0|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider                                                                                                                                                                                                          ; alt_u_div_qve                     ; work         ;
;          |lpm_divide:Mod1|                                                                                                              ; 60.5 (0.0)           ; 60.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 122 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|7SEGTOP:inst5|sSegController:inst|lpm_divide:Mod1                                                                                                                                                                                                                                                                                          ; lpm_divide                        ; work         ;
;             |lpm_divide_n3m:auto_generated|                                                                                             ; 60.5 (0.0)           ; 60.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 122 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|7SEGTOP:inst5|sSegController:inst|lpm_divide:Mod1|lpm_divide_n3m:auto_generated                                                                                                                                                                                                                                                            ; lpm_divide_n3m                    ; work         ;
;                |sign_div_unsign_qlh:divider|                                                                                            ; 60.5 (0.0)           ; 60.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 122 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|7SEGTOP:inst5|sSegController:inst|lpm_divide:Mod1|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider                                                                                                                                                                                                                                ; sign_div_unsign_qlh               ; work         ;
;                   |alt_u_div_qve:divider|                                                                                               ; 60.5 (60.5)          ; 60.5 (60.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 122 (122)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|7SEGTOP:inst5|sSegController:inst|lpm_divide:Mod1|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider                                                                                                                                                                                                          ; alt_u_div_qve                     ; work         ;
;          |lpm_divide:Mod2|                                                                                                              ; 44.0 (0.0)           ; 44.5 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 89 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|7SEGTOP:inst5|sSegController:inst|lpm_divide:Mod2                                                                                                                                                                                                                                                                                          ; lpm_divide                        ; work         ;
;             |lpm_divide_n3m:auto_generated|                                                                                             ; 44.0 (0.0)           ; 44.5 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 89 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|7SEGTOP:inst5|sSegController:inst|lpm_divide:Mod2|lpm_divide_n3m:auto_generated                                                                                                                                                                                                                                                            ; lpm_divide_n3m                    ; work         ;
;                |sign_div_unsign_qlh:divider|                                                                                            ; 44.0 (0.0)           ; 44.5 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 89 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|7SEGTOP:inst5|sSegController:inst|lpm_divide:Mod2|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider                                                                                                                                                                                                                                ; sign_div_unsign_qlh               ; work         ;
;                   |alt_u_div_qve:divider|                                                                                               ; 44.0 (44.0)          ; 44.5 (44.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 89 (89)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|7SEGTOP:inst5|sSegController:inst|lpm_divide:Mod2|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider                                                                                                                                                                                                          ; alt_u_div_qve                     ; work         ;
;          |lpm_divide:Mod3|                                                                                                              ; 28.0 (0.0)           ; 28.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|7SEGTOP:inst5|sSegController:inst|lpm_divide:Mod3                                                                                                                                                                                                                                                                                          ; lpm_divide                        ; work         ;
;             |lpm_divide_n3m:auto_generated|                                                                                             ; 28.0 (0.0)           ; 28.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|7SEGTOP:inst5|sSegController:inst|lpm_divide:Mod3|lpm_divide_n3m:auto_generated                                                                                                                                                                                                                                                            ; lpm_divide_n3m                    ; work         ;
;                |sign_div_unsign_qlh:divider|                                                                                            ; 28.0 (0.0)           ; 28.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|7SEGTOP:inst5|sSegController:inst|lpm_divide:Mod3|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider                                                                                                                                                                                                                                ; sign_div_unsign_qlh               ; work         ;
;                   |alt_u_div_qve:divider|                                                                                               ; 28.0 (28.0)          ; 28.0 (28.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (56)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|7SEGTOP:inst5|sSegController:inst|lpm_divide:Mod3|lpm_divide_n3m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_qve:divider                                                                                                                                                                                                          ; alt_u_div_qve                     ; work         ;
;    |Presents_TOP:inst16|                                                                                                                ; 1606.5 (0.0)         ; 1649.9 (0.0)                     ; 43.4 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2524 (0)            ; 533 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|Presents_TOP:inst16                                                                                                                                                                                                                                                                                                                        ; Presents_TOP                      ; work         ;
;       |presentMux:inst8|                                                                                                                ; 4.7 (4.7)            ; 4.7 (4.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|Presents_TOP:inst16|presentMux:inst8                                                                                                                                                                                                                                                                                                       ; presentMux                        ; work         ;
;       |present_top:inst3|                                                                                                               ; 510.9 (0.3)          ; 526.8 (0.3)                      ; 15.8 (0.1)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 807 (1)             ; 136 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|Presents_TOP:inst16|present_top:inst3                                                                                                                                                                                                                                                                                                      ; present_top                       ; work         ;
;          |presentBitMap:inst|                                                                                                           ; 322.8 (322.8)        ; 330.7 (330.7)                    ; 7.8 (7.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 463 (463)           ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|Presents_TOP:inst16|present_top:inst3|presentBitMap:inst                                                                                                                                                                                                                                                                                   ; presentBitMap                     ; work         ;
;          |presentMove:inst2|                                                                                                            ; 111.8 (111.8)        ; 115.3 (115.3)                    ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 243 (243)           ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|Presents_TOP:inst16|present_top:inst3|presentMove:inst2                                                                                                                                                                                                                                                                                    ; presentMove                       ; work         ;
;          |square_object:presentSquareObject|                                                                                            ; 50.2 (50.2)          ; 50.7 (50.7)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 78 (78)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|Presents_TOP:inst16|present_top:inst3|square_object:presentSquareObject                                                                                                                                                                                                                                                                    ; square_object                     ; work         ;
;          |zeroConst16:inst3|                                                                                                            ; 25.8 (0.0)           ; 29.8 (0.0)                       ; 3.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (0)              ; 46 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|Presents_TOP:inst16|present_top:inst3|zeroConst16:inst3                                                                                                                                                                                                                                                                                    ; zeroConst16                       ; work         ;
;             |lpm_constant:LPM_CONSTANT_component|                                                                                       ; 25.8 (0.0)           ; 29.8 (0.0)                       ; 3.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (0)              ; 46 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|Presents_TOP:inst16|present_top:inst3|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component                                                                                                                                                                                                                                                ; lpm_constant                      ; work         ;
;                |lpm_constant_jl8:ag|                                                                                                    ; 25.8 (0.0)           ; 29.8 (0.0)                       ; 3.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (0)              ; 46 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|Presents_TOP:inst16|present_top:inst3|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag                                                                                                                                                                                                                            ; lpm_constant_jl8                  ; work         ;
;                   |sld_mod_ram_rom:mgl_prim1|                                                                                           ; 25.8 (17.3)          ; 29.8 (20.7)                      ; 3.9 (3.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (8)              ; 46 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|Presents_TOP:inst16|present_top:inst3|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1                                                                                                                                                                                                  ; sld_mod_ram_rom                   ; work         ;
;                      |sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|                                                              ; 8.5 (8.5)            ; 9.0 (9.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|Presents_TOP:inst16|present_top:inst3|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr                                                                                                                                              ; sld_rom_sr                        ; work         ;
;       |present_top:inst4|                                                                                                               ; 508.2 (0.3)          ; 518.3 (0.3)                      ; 10.1 (0.1)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 799 (1)             ; 128 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|Presents_TOP:inst16|present_top:inst4                                                                                                                                                                                                                                                                                                      ; present_top                       ; work         ;
;          |presentBitMap:inst|                                                                                                           ; 317.8 (317.8)        ; 317.8 (317.8)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 455 (455)           ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|Presents_TOP:inst16|present_top:inst4|presentBitMap:inst                                                                                                                                                                                                                                                                                   ; presentBitMap                     ; work         ;
;          |presentMove:inst2|                                                                                                            ; 111.8 (111.8)        ; 116.8 (116.8)                    ; 5.0 (5.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 243 (243)           ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|Presents_TOP:inst16|present_top:inst4|presentMove:inst2                                                                                                                                                                                                                                                                                    ; presentMove                       ; work         ;
;          |square_object:presentSquareObject|                                                                                            ; 51.0 (51.0)          ; 51.5 (51.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 78 (78)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|Presents_TOP:inst16|present_top:inst4|square_object:presentSquareObject                                                                                                                                                                                                                                                                    ; square_object                     ; work         ;
;          |zeroConst16:inst3|                                                                                                            ; 26.8 (0.0)           ; 31.8 (0.0)                       ; 5.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (0)              ; 45 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|Presents_TOP:inst16|present_top:inst4|zeroConst16:inst3                                                                                                                                                                                                                                                                                    ; zeroConst16                       ; work         ;
;             |lpm_constant:LPM_CONSTANT_component|                                                                                       ; 26.8 (0.0)           ; 31.8 (0.0)                       ; 5.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (0)              ; 45 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|Presents_TOP:inst16|present_top:inst4|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component                                                                                                                                                                                                                                                ; lpm_constant                      ; work         ;
;                |lpm_constant_jl8:ag|                                                                                                    ; 26.8 (0.0)           ; 31.8 (0.0)                       ; 5.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (0)              ; 45 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|Presents_TOP:inst16|present_top:inst4|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag                                                                                                                                                                                                                            ; lpm_constant_jl8                  ; work         ;
;                   |sld_mod_ram_rom:mgl_prim1|                                                                                           ; 26.8 (17.3)          ; 31.8 (22.3)                      ; 5.0 (5.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (8)              ; 45 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|Presents_TOP:inst16|present_top:inst4|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1                                                                                                                                                                                                  ; sld_mod_ram_rom                   ; work         ;
;                      |sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|                                                              ; 9.5 (9.5)            ; 9.5 (9.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|Presents_TOP:inst16|present_top:inst4|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr                                                                                                                                              ; sld_rom_sr                        ; work         ;
;       |present_top:inst5|                                                                                                               ; 511.4 (0.3)          ; 527.4 (0.3)                      ; 16.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 807 (1)             ; 128 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|Presents_TOP:inst16|present_top:inst5                                                                                                                                                                                                                                                                                                      ; present_top                       ; work         ;
;          |presentBitMap:inst|                                                                                                           ; 323.3 (323.3)        ; 325.8 (325.8)                    ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 463 (463)           ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|Presents_TOP:inst16|present_top:inst5|presentBitMap:inst                                                                                                                                                                                                                                                                                   ; presentBitMap                     ; work         ;
;          |presentMove:inst2|                                                                                                            ; 111.4 (111.4)        ; 118.8 (118.8)                    ; 7.3 (7.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 243 (243)           ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|Presents_TOP:inst16|present_top:inst5|presentMove:inst2                                                                                                                                                                                                                                                                                    ; presentMove                       ; work         ;
;          |square_object:presentSquareObject|                                                                                            ; 49.8 (49.8)          ; 50.5 (50.5)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 78 (78)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|Presents_TOP:inst16|present_top:inst5|square_object:presentSquareObject                                                                                                                                                                                                                                                                    ; square_object                     ; work         ;
;          |zeroConst16:inst3|                                                                                                            ; 26.5 (0.0)           ; 32.0 (0.0)                       ; 5.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (0)              ; 45 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|Presents_TOP:inst16|present_top:inst5|zeroConst16:inst3                                                                                                                                                                                                                                                                                    ; zeroConst16                       ; work         ;
;             |lpm_constant:LPM_CONSTANT_component|                                                                                       ; 26.5 (0.0)           ; 32.0 (0.0)                       ; 5.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (0)              ; 45 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|Presents_TOP:inst16|present_top:inst5|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component                                                                                                                                                                                                                                                ; lpm_constant                      ; work         ;
;                |lpm_constant_jl8:ag|                                                                                                    ; 26.5 (0.0)           ; 32.0 (0.0)                       ; 5.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (0)              ; 45 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|Presents_TOP:inst16|present_top:inst5|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag                                                                                                                                                                                                                            ; lpm_constant_jl8                  ; work         ;
;                   |sld_mod_ram_rom:mgl_prim1|                                                                                           ; 26.5 (18.0)          ; 32.0 (22.0)                      ; 5.5 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (8)              ; 45 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|Presents_TOP:inst16|present_top:inst5|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1                                                                                                                                                                                                  ; sld_mod_ram_rom                   ; work         ;
;                      |sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|                                                              ; 8.5 (8.5)            ; 10.0 (10.0)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|Presents_TOP:inst16|present_top:inst5|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr                                                                                                                                              ; sld_rom_sr                        ; work         ;
;       |presentsController:inst18|                                                                                                       ; 21.7 (21.7)          ; 22.0 (22.0)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|Presents_TOP:inst16|presentsController:inst18                                                                                                                                                                                                                                                                                              ; presentsController                ; work         ;
;       |randomLocation:inst|                                                                                                             ; 4.2 (4.2)            ; 4.4 (4.4)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|Presents_TOP:inst16|randomLocation:inst                                                                                                                                                                                                                                                                                                    ; randomLocation                    ; work         ;
;       |randomLocation:inst1|                                                                                                            ; 16.3 (16.3)          ; 16.8 (16.8)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (29)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|Presents_TOP:inst16|randomLocation:inst1                                                                                                                                                                                                                                                                                                   ; randomLocation                    ; work         ;
;       |randomLocation:inst2|                                                                                                            ; 4.8 (4.8)            ; 4.9 (4.9)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|Presents_TOP:inst16|randomLocation:inst2                                                                                                                                                                                                                                                                                                   ; randomLocation                    ; work         ;
;       |randomLocation:inst25|                                                                                                           ; 12.7 (12.7)          ; 13.1 (13.1)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 28 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|Presents_TOP:inst16|randomLocation:inst25                                                                                                                                                                                                                                                                                                  ; randomLocation                    ; work         ;
;       |randomLocation:inst26|                                                                                                           ; 4.4 (4.4)            ; 4.6 (4.6)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|Presents_TOP:inst16|randomLocation:inst26                                                                                                                                                                                                                                                                                                  ; randomLocation                    ; work         ;
;       |randomLocation:inst27|                                                                                                           ; 4.2 (4.2)            ; 4.2 (4.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|Presents_TOP:inst16|randomLocation:inst27                                                                                                                                                                                                                                                                                                  ; randomLocation                    ; work         ;
;       |randomPresent:inst7|                                                                                                             ; 2.7 (2.7)            ; 2.9 (2.9)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|Presents_TOP:inst16|randomPresent:inst7                                                                                                                                                                                                                                                                                                    ; randomPresent                     ; work         ;
;    |TOP_KBD_DEMOALL:TOP_KBD|                                                                                                            ; 98.0 (0.0)           ; 117.3 (0.0)                      ; 19.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 145 (0)             ; 151 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|TOP_KBD_DEMOALL:TOP_KBD                                                                                                                                                                                                                                                                                                                    ; TOP_KBD_DEMOALL                   ; work         ;
;       |TOP_KBDINTF:inst|                                                                                                                ; 26.5 (0.0)           ; 34.8 (0.0)                       ; 8.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 57 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|TOP_KBD_DEMOALL:TOP_KBD|TOP_KBDINTF:inst                                                                                                                                                                                                                                                                                                   ; TOP_KBDINTF                       ; work         ;
;          |bitrec:inst4|                                                                                                                 ; 10.0 (10.0)          ; 15.3 (15.3)                      ; 5.3 (5.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|TOP_KBD_DEMOALL:TOP_KBD|TOP_KBDINTF:inst|bitrec:inst4                                                                                                                                                                                                                                                                                      ; bitrec                            ; work         ;
;          |byterec:inst3|                                                                                                                ; 13.5 (13.5)          ; 14.5 (14.5)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|TOP_KBD_DEMOALL:TOP_KBD|TOP_KBDINTF:inst|byterec:inst3                                                                                                                                                                                                                                                                                     ; byterec                           ; work         ;
;          |lpf:cleaner|                                                                                                                  ; 3.0 (3.0)            ; 5.0 (5.0)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|TOP_KBD_DEMOALL:TOP_KBD|TOP_KBDINTF:inst|lpf:cleaner                                                                                                                                                                                                                                                                                       ; lpf                               ; work         ;
;       |keyToggle_decoderIn:LeftArrow|                                                                                                   ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|TOP_KBD_DEMOALL:TOP_KBD|keyToggle_decoderIn:LeftArrow                                                                                                                                                                                                                                                                                      ; keyToggle_decoderIn               ; work         ;
;       |keyToggle_decoderIn:RightArrow|                                                                                                  ; 3.2 (3.2)            ; 3.2 (3.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|TOP_KBD_DEMOALL:TOP_KBD|keyToggle_decoderIn:RightArrow                                                                                                                                                                                                                                                                                     ; keyToggle_decoderIn               ; work         ;
;       |keyToggle_decoderIn:SpaceBar|                                                                                                    ; 3.8 (3.8)            ; 3.8 (3.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|TOP_KBD_DEMOALL:TOP_KBD|keyToggle_decoderIn:SpaceBar                                                                                                                                                                                                                                                                                       ; keyToggle_decoderIn               ; work         ;
;       |leftArrowConst:inst2|                                                                                                            ; 22.7 (0.0)           ; 24.7 (0.0)                       ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (0)              ; 30 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|TOP_KBD_DEMOALL:TOP_KBD|leftArrowConst:inst2                                                                                                                                                                                                                                                                                               ; leftArrowConst                    ; work         ;
;          |lpm_constant:LPM_CONSTANT_component|                                                                                          ; 22.7 (0.0)           ; 24.7 (0.0)                       ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (0)              ; 30 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|TOP_KBD_DEMOALL:TOP_KBD|leftArrowConst:inst2|lpm_constant:LPM_CONSTANT_component                                                                                                                                                                                                                                                           ; lpm_constant                      ; work         ;
;             |lpm_constant_rc8:ag|                                                                                                       ; 22.7 (0.0)           ; 24.7 (0.0)                       ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (0)              ; 30 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|TOP_KBD_DEMOALL:TOP_KBD|leftArrowConst:inst2|lpm_constant:LPM_CONSTANT_component|lpm_constant_rc8:ag                                                                                                                                                                                                                                       ; lpm_constant_rc8                  ; work         ;
;                |sld_mod_ram_rom:mgl_prim1|                                                                                              ; 22.7 (12.7)          ; 24.7 (15.2)                      ; 2.0 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (20)             ; 30 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|TOP_KBD_DEMOALL:TOP_KBD|leftArrowConst:inst2|lpm_constant:LPM_CONSTANT_component|lpm_constant_rc8:ag|sld_mod_ram_rom:mgl_prim1                                                                                                                                                                                                             ; sld_mod_ram_rom                   ; work         ;
;                   |sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|                                                                 ; 9.5 (9.5)            ; 9.5 (9.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|TOP_KBD_DEMOALL:TOP_KBD|leftArrowConst:inst2|lpm_constant:LPM_CONSTANT_component|lpm_constant_rc8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr                                                                                                                                                         ; sld_rom_sr                        ; work         ;
;       |rightArrowConst:inst1|                                                                                                           ; 18.8 (0.0)           ; 23.3 (0.0)                       ; 4.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (0)              ; 29 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|TOP_KBD_DEMOALL:TOP_KBD|rightArrowConst:inst1                                                                                                                                                                                                                                                                                              ; rightArrowConst                   ; work         ;
;          |lpm_constant:LPM_CONSTANT_component|                                                                                          ; 18.8 (0.0)           ; 23.3 (0.0)                       ; 4.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (0)              ; 29 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|TOP_KBD_DEMOALL:TOP_KBD|rightArrowConst:inst1|lpm_constant:LPM_CONSTANT_component                                                                                                                                                                                                                                                          ; lpm_constant                      ; work         ;
;             |lpm_constant_hi8:ag|                                                                                                       ; 18.8 (0.0)           ; 23.3 (0.0)                       ; 4.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (0)              ; 29 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|TOP_KBD_DEMOALL:TOP_KBD|rightArrowConst:inst1|lpm_constant:LPM_CONSTANT_component|lpm_constant_hi8:ag                                                                                                                                                                                                                                      ; lpm_constant_hi8                  ; work         ;
;                |sld_mod_ram_rom:mgl_prim1|                                                                                              ; 18.8 (12.3)          ; 23.3 (15.3)                      ; 4.5 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (18)             ; 29 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|TOP_KBD_DEMOALL:TOP_KBD|rightArrowConst:inst1|lpm_constant:LPM_CONSTANT_component|lpm_constant_hi8:ag|sld_mod_ram_rom:mgl_prim1                                                                                                                                                                                                            ; sld_mod_ram_rom                   ; work         ;
;                   |sld_rom_sr:\constant_logic_gen:no_name_gen:info_rom_sr|                                                              ; 6.5 (6.5)            ; 8.0 (8.0)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|TOP_KBD_DEMOALL:TOP_KBD|rightArrowConst:inst1|lpm_constant:LPM_CONSTANT_component|lpm_constant_hi8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:no_name_gen:info_rom_sr                                                                                                                                                     ; sld_rom_sr                        ; work         ;
;       |spaceBarConst:inst3|                                                                                                             ; 19.0 (0.0)           ; 24.2 (0.0)                       ; 5.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (0)              ; 31 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|TOP_KBD_DEMOALL:TOP_KBD|spaceBarConst:inst3                                                                                                                                                                                                                                                                                                ; spaceBarConst                     ; work         ;
;          |lpm_constant:LPM_CONSTANT_component|                                                                                          ; 19.0 (0.0)           ; 24.2 (0.0)                       ; 5.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (0)              ; 31 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|TOP_KBD_DEMOALL:TOP_KBD|spaceBarConst:inst3|lpm_constant:LPM_CONSTANT_component                                                                                                                                                                                                                                                            ; lpm_constant                      ; work         ;
;             |lpm_constant_mb8:ag|                                                                                                       ; 19.0 (0.0)           ; 24.2 (0.0)                       ; 5.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (0)              ; 31 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|TOP_KBD_DEMOALL:TOP_KBD|spaceBarConst:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_mb8:ag                                                                                                                                                                                                                                        ; lpm_constant_mb8                  ; work         ;
;                |sld_mod_ram_rom:mgl_prim1|                                                                                              ; 19.0 (11.3)          ; 24.2 (14.0)                      ; 5.2 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (14)             ; 31 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|TOP_KBD_DEMOALL:TOP_KBD|spaceBarConst:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_mb8:ag|sld_mod_ram_rom:mgl_prim1                                                                                                                                                                                                              ; sld_mod_ram_rom                   ; work         ;
;                   |sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|                                                                 ; 7.7 (7.7)            ; 10.2 (10.2)                      ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|TOP_KBD_DEMOALL:TOP_KBD|spaceBarConst:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_mb8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr                                                                                                                                                          ; sld_rom_sr                        ; work         ;
;    |VGA_Controller:VGA_Controller|                                                                                                      ; 39.1 (39.1)          ; 41.0 (41.0)                      ; 2.3 (2.3)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 72 (72)             ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|VGA_Controller:VGA_Controller                                                                                                                                                                                                                                                                                                              ; VGA_Controller                    ; work         ;
;    |backgrounds_TOP:inst8|                                                                                                              ; 1.0 (0.0)            ; 1.1 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|backgrounds_TOP:inst8                                                                                                                                                                                                                                                                                                                      ; backgrounds_TOP                   ; work         ;
;       |backgroundDraw:inst|                                                                                                             ; 1.0 (1.0)            ; 1.1 (1.1)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|backgrounds_TOP:inst8|backgroundDraw:inst                                                                                                                                                                                                                                                                                                  ; backgroundDraw                    ; work         ;
;    |balls_TOP:inst|                                                                                                                     ; 6519.4 (0.0)         ; 6587.7 (0.0)                     ; 89.7 (0.0)                                        ; 21.4 (0.0)                       ; 0.0 (0.0)            ; 10333 (0)           ; 2043 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst                                                                                                                                                                                                                                                                                                                             ; balls_TOP                         ; work         ;
;       |Big_Ball_TOP:bigBall1|                                                                                                           ; 531.3 (0.5)          ; 531.5 (0.5)                      ; 2.0 (0.0)                                         ; 1.8 (0.0)                        ; 0.0 (0.0)            ; 829 (1)             ; 156 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|Big_Ball_TOP:bigBall1                                                                                                                                                                                                                                                                                                       ; Big_Ball_TOP                      ; work         ;
;          |ballMove:inst9|                                                                                                               ; 212.3 (212.3)        ; 213.7 (213.7)                    ; 1.7 (1.7)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 420 (420)           ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|Big_Ball_TOP:bigBall1|ballMove:inst9                                                                                                                                                                                                                                                                                        ; ballMove                          ; work         ;
;          |bigBallBitMap:inst|                                                                                                           ; 272.5 (272.5)        ; 273.5 (273.5)                    ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 332 (332)           ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|Big_Ball_TOP:bigBall1|bigBallBitMap:inst                                                                                                                                                                                                                                                                                    ; bigBallBitMap                     ; work         ;
;          |square_object:ballSquareObject|                                                                                               ; 45.3 (45.3)          ; 43.8 (43.8)                      ; 0.0 (0.0)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 76 (76)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|Big_Ball_TOP:bigBall1|square_object:ballSquareObject                                                                                                                                                                                                                                                                        ; square_object                     ; work         ;
;       |Big_Ball_TOP:bigBall2|                                                                                                           ; 534.7 (0.5)          ; 540.1 (0.5)                      ; 5.6 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 821 (1)             ; 149 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|Big_Ball_TOP:bigBall2                                                                                                                                                                                                                                                                                                       ; Big_Ball_TOP                      ; work         ;
;          |ballMove:inst9|                                                                                                               ; 215.5 (215.5)        ; 217.1 (217.1)                    ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 420 (420)           ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|Big_Ball_TOP:bigBall2|ballMove:inst9                                                                                                                                                                                                                                                                                        ; ballMove                          ; work         ;
;          |bigBallBitMap:inst|                                                                                                           ; 268.5 (268.5)        ; 272.0 (272.0)                    ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 322 (322)           ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|Big_Ball_TOP:bigBall2|bigBallBitMap:inst                                                                                                                                                                                                                                                                                    ; bigBallBitMap                     ; work         ;
;          |square_object:ballSquareObject|                                                                                               ; 50.2 (50.2)          ; 50.5 (50.5)                      ; 0.5 (0.5)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 78 (78)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|Big_Ball_TOP:bigBall2|square_object:ballSquareObject                                                                                                                                                                                                                                                                        ; square_object                     ; work         ;
;       |Huge_Ball_TOP:inst2|                                                                                                             ; 793.3 (0.3)          ; 801.9 (0.3)                      ; 11.9 (0.0)                                        ; 3.3 (0.0)                        ; 0.0 (0.0)            ; 1069 (1)            ; 151 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|Huge_Ball_TOP:inst2                                                                                                                                                                                                                                                                                                         ; Huge_Ball_TOP                     ; work         ;
;          |ballMove:inst9|                                                                                                               ; 170.1 (170.1)        ; 179.2 (179.2)                    ; 9.5 (9.5)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 340 (340)           ; 130 (130)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|Huge_Ball_TOP:inst2|ballMove:inst9                                                                                                                                                                                                                                                                                          ; ballMove                          ; work         ;
;          |hugeBallBitMap:inst|                                                                                                          ; 588.0 (588.0)        ; 588.0 (588.0)                    ; 0.5 (0.5)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 675 (675)           ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|Huge_Ball_TOP:inst2|hugeBallBitMap:inst                                                                                                                                                                                                                                                                                     ; hugeBallBitMap                    ; work         ;
;          |square_object:ballSquareObject|                                                                                               ; 34.9 (34.9)          ; 34.5 (34.5)                      ; 2.0 (2.0)                                         ; 2.4 (2.4)                        ; 0.0 (0.0)            ; 53 (53)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|Huge_Ball_TOP:inst2|square_object:ballSquareObject                                                                                                                                                                                                                                                                          ; square_object                     ; work         ;
;       |Medium_Ball_TOP:inst11|                                                                                                          ; 490.5 (0.0)          ; 494.9 (0.0)                      ; 6.6 (0.0)                                         ; 2.2 (0.0)                        ; 0.0 (0.0)            ; 786 (1)             ; 152 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|Medium_Ball_TOP:inst11                                                                                                                                                                                                                                                                                                      ; Medium_Ball_TOP                   ; work         ;
;          |ballMove:inst9|                                                                                                               ; 208.8 (208.8)        ; 212.4 (212.4)                    ; 3.6 (3.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 406 (406)           ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|Medium_Ball_TOP:inst11|ballMove:inst9                                                                                                                                                                                                                                                                                       ; ballMove                          ; work         ;
;          |mediumBallBitMap:inst|                                                                                                        ; 234.2 (234.2)        ; 233.7 (233.7)                    ; 0.5 (0.5)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 302 (302)           ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|Medium_Ball_TOP:inst11|mediumBallBitMap:inst                                                                                                                                                                                                                                                                                ; mediumBallBitMap                  ; work         ;
;          |square_object:ballSquareObject|                                                                                               ; 47.5 (47.5)          ; 48.8 (48.8)                      ; 2.5 (2.5)                                         ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 77 (77)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|Medium_Ball_TOP:inst11|square_object:ballSquareObject                                                                                                                                                                                                                                                                       ; square_object                     ; work         ;
;       |Medium_Ball_TOP:inst7|                                                                                                           ; 508.5 (0.3)          ; 515.7 (0.5)                      ; 8.9 (0.2)                                         ; 1.7 (0.0)                        ; 0.0 (0.0)            ; 794 (1)             ; 153 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|Medium_Ball_TOP:inst7                                                                                                                                                                                                                                                                                                       ; Medium_Ball_TOP                   ; work         ;
;          |ballMove:inst9|                                                                                                               ; 220.0 (220.0)        ; 222.2 (222.2)                    ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 417 (417)           ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|Medium_Ball_TOP:inst7|ballMove:inst9                                                                                                                                                                                                                                                                                        ; ballMove                          ; work         ;
;          |mediumBallBitMap:inst|                                                                                                        ; 235.5 (235.5)        ; 238.0 (238.0)                    ; 3.5 (3.5)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 299 (299)           ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|Medium_Ball_TOP:inst7|mediumBallBitMap:inst                                                                                                                                                                                                                                                                                 ; mediumBallBitMap                  ; work         ;
;          |square_object:ballSquareObject|                                                                                               ; 52.7 (52.7)          ; 55.0 (55.0)                      ; 3.0 (3.0)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 77 (77)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|Medium_Ball_TOP:inst7|square_object:ballSquareObject                                                                                                                                                                                                                                                                        ; square_object                     ; work         ;
;       |Medium_Ball_TOP:inst8|                                                                                                           ; 502.2 (0.3)          ; 505.7 (0.5)                      ; 3.6 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 801 (1)             ; 149 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|Medium_Ball_TOP:inst8                                                                                                                                                                                                                                                                                                       ; Medium_Ball_TOP                   ; work         ;
;          |ballMove:inst9|                                                                                                               ; 218.8 (218.8)        ; 219.9 (219.9)                    ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 421 (421)           ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|Medium_Ball_TOP:inst8|ballMove:inst9                                                                                                                                                                                                                                                                                        ; ballMove                          ; work         ;
;          |mediumBallBitMap:inst|                                                                                                        ; 236.5 (236.5)        ; 238.2 (238.2)                    ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 302 (302)           ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|Medium_Ball_TOP:inst8|mediumBallBitMap:inst                                                                                                                                                                                                                                                                                 ; mediumBallBitMap                  ; work         ;
;          |square_object:ballSquareObject|                                                                                               ; 46.5 (46.5)          ; 47.2 (47.2)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 77 (77)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|Medium_Ball_TOP:inst8|square_object:ballSquareObject                                                                                                                                                                                                                                                                        ; square_object                     ; work         ;
;       |Medium_Ball_TOP:inst9|                                                                                                           ; 374.0 (0.0)          ; 376.5 (0.0)                      ; 3.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 561 (0)             ; 88 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|Medium_Ball_TOP:inst9                                                                                                                                                                                                                                                                                                       ; Medium_Ball_TOP                   ; work         ;
;          |ballMove:inst9|                                                                                                               ; 112.9 (112.9)        ; 113.3 (113.3)                    ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 221 (221)           ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|Medium_Ball_TOP:inst9|ballMove:inst9                                                                                                                                                                                                                                                                                        ; ballMove                          ; work         ;
;          |mediumBallBitMap:inst|                                                                                                        ; 236.0 (236.0)        ; 238.5 (238.5)                    ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 302 (302)           ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|Medium_Ball_TOP:inst9|mediumBallBitMap:inst                                                                                                                                                                                                                                                                                 ; mediumBallBitMap                  ; work         ;
;          |square_object:ballSquareObject|                                                                                               ; 25.1 (25.1)          ; 24.7 (24.7)                      ; 0.0 (0.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 38 (38)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|Medium_Ball_TOP:inst9|square_object:ballSquareObject                                                                                                                                                                                                                                                                        ; square_object                     ; work         ;
;       |Small_Ball_TOP:inst10|                                                                                                           ; 362.2 (0.6)          ; 363.0 (0.5)                      ; 3.8 (0.0)                                         ; 3.0 (0.1)                        ; 0.0 (0.0)            ; 603 (1)             ; 147 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|Small_Ball_TOP:inst10                                                                                                                                                                                                                                                                                                       ; Small_Ball_TOP                    ; work         ;
;          |ballMove:inst9|                                                                                                               ; 221.0 (221.0)        ; 221.2 (221.2)                    ; 1.0 (1.0)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 415 (415)           ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|Small_Ball_TOP:inst10|ballMove:inst9                                                                                                                                                                                                                                                                                        ; ballMove                          ; work         ;
;          |smallBallBitMap:inst|                                                                                                         ; 92.6 (92.6)          ; 95.0 (95.0)                      ; 2.5 (2.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 120 (120)           ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|Small_Ball_TOP:inst10|smallBallBitMap:inst                                                                                                                                                                                                                                                                                  ; smallBallBitMap                   ; work         ;
;          |square_object:ballSquareObject|                                                                                               ; 47.9 (47.9)          ; 46.3 (46.3)                      ; 0.3 (0.3)                                         ; 1.9 (1.9)                        ; 0.0 (0.0)            ; 67 (67)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|Small_Ball_TOP:inst10|square_object:ballSquareObject                                                                                                                                                                                                                                                                        ; square_object                     ; work         ;
;       |Small_Ball_TOP:inst12|                                                                                                           ; 366.7 (0.3)          ; 367.7 (0.3)                      ; 2.2 (0.0)                                         ; 1.2 (0.0)                        ; 0.0 (0.0)            ; 607 (1)             ; 147 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|Small_Ball_TOP:inst12                                                                                                                                                                                                                                                                                                       ; Small_Ball_TOP                    ; work         ;
;          |ballMove:inst9|                                                                                                               ; 225.3 (225.3)        ; 225.2 (225.2)                    ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 422 (422)           ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|Small_Ball_TOP:inst12|ballMove:inst9                                                                                                                                                                                                                                                                                        ; ballMove                          ; work         ;
;          |smallBallBitMap:inst|                                                                                                         ; 92.0 (92.0)          ; 94.0 (94.0)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 117 (117)           ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|Small_Ball_TOP:inst12|smallBallBitMap:inst                                                                                                                                                                                                                                                                                  ; smallBallBitMap                   ; work         ;
;          |square_object:ballSquareObject|                                                                                               ; 49.0 (49.0)          ; 48.2 (48.2)                      ; 0.2 (0.2)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 67 (67)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|Small_Ball_TOP:inst12|square_object:ballSquareObject                                                                                                                                                                                                                                                                        ; square_object                     ; work         ;
;       |Small_Ball_TOP:inst13|                                                                                                           ; 331.7 (0.0)          ; 336.9 (0.0)                      ; 5.7 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 558 (0)             ; 148 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|Small_Ball_TOP:inst13                                                                                                                                                                                                                                                                                                       ; Small_Ball_TOP                    ; work         ;
;          |ballMove:inst9|                                                                                                               ; 213.3 (213.3)        ; 217.7 (217.7)                    ; 4.3 (4.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 406 (406)           ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|Small_Ball_TOP:inst13|ballMove:inst9                                                                                                                                                                                                                                                                                        ; ballMove                          ; work         ;
;          |smallBallBitMap:inst|                                                                                                         ; 92.9 (92.9)          ; 93.5 (93.5)                      ; 1.0 (1.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 118 (118)           ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|Small_Ball_TOP:inst13|smallBallBitMap:inst                                                                                                                                                                                                                                                                                  ; smallBallBitMap                   ; work         ;
;          |square_object:ballSquareObject|                                                                                               ; 25.4 (25.4)          ; 25.8 (25.8)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|Small_Ball_TOP:inst13|square_object:ballSquareObject                                                                                                                                                                                                                                                                        ; square_object                     ; work         ;
;       |Small_Ball_TOP:inst14|                                                                                                           ; 255.7 (0.3)          ; 258.9 (0.3)                      ; 3.7 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 407 (1)             ; 87 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|Small_Ball_TOP:inst14                                                                                                                                                                                                                                                                                                       ; Small_Ball_TOP                    ; work         ;
;          |ballMove:inst9|                                                                                                               ; 114.5 (114.5)        ; 115.0 (115.0)                    ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 219 (219)           ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|Small_Ball_TOP:inst14|ballMove:inst9                                                                                                                                                                                                                                                                                        ; ballMove                          ; work         ;
;          |smallBallBitMap:inst|                                                                                                         ; 90.8 (90.8)          ; 92.3 (92.3)                      ; 2.0 (2.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 117 (117)           ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|Small_Ball_TOP:inst14|smallBallBitMap:inst                                                                                                                                                                                                                                                                                  ; smallBallBitMap                   ; work         ;
;          |square_object:ballSquareObject|                                                                                               ; 49.9 (49.9)          ; 51.2 (51.2)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 70 (70)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|Small_Ball_TOP:inst14|square_object:ballSquareObject                                                                                                                                                                                                                                                                        ; square_object                     ; work         ;
;       |Small_Ball_TOP:inst15|                                                                                                           ; 324.7 (0.0)          ; 330.7 (0.0)                      ; 5.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 551 (0)             ; 151 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|Small_Ball_TOP:inst15                                                                                                                                                                                                                                                                                                       ; Small_Ball_TOP                    ; work         ;
;          |ballMove:inst9|                                                                                                               ; 211.8 (211.8)        ; 212.4 (212.4)                    ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 404 (404)           ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|Small_Ball_TOP:inst15|ballMove:inst9                                                                                                                                                                                                                                                                                        ; ballMove                          ; work         ;
;          |smallBallBitMap:inst|                                                                                                         ; 92.0 (92.0)          ; 94.5 (94.5)                      ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 117 (117)           ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|Small_Ball_TOP:inst15|smallBallBitMap:inst                                                                                                                                                                                                                                                                                  ; smallBallBitMap                   ; work         ;
;          |square_object:ballSquareObject|                                                                                               ; 20.9 (20.9)          ; 23.8 (23.8)                      ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|Small_Ball_TOP:inst15|square_object:ballSquareObject                                                                                                                                                                                                                                                                        ; square_object                     ; work         ;
;       |Small_Ball_TOP:inst16|                                                                                                           ; 249.3 (0.5)          ; 254.8 (0.5)                      ; 5.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 403 (1)             ; 87 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|Small_Ball_TOP:inst16                                                                                                                                                                                                                                                                                                       ; Small_Ball_TOP                    ; work         ;
;          |ballMove:inst9|                                                                                                               ; 115.0 (115.0)        ; 116.0 (116.0)                    ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 219 (219)           ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|Small_Ball_TOP:inst16|ballMove:inst9                                                                                                                                                                                                                                                                                        ; ballMove                          ; work         ;
;          |smallBallBitMap:inst|                                                                                                         ; 89.8 (89.8)          ; 91.3 (91.3)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 117 (117)           ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|Small_Ball_TOP:inst16|smallBallBitMap:inst                                                                                                                                                                                                                                                                                  ; smallBallBitMap                   ; work         ;
;          |square_object:ballSquareObject|                                                                                               ; 43.9 (43.9)          ; 46.9 (46.9)                      ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 66 (66)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|Small_Ball_TOP:inst16|square_object:ballSquareObject                                                                                                                                                                                                                                                                        ; square_object                     ; work         ;
;       |Small_Ball_TOP:inst17|                                                                                                           ; 327.1 (0.0)          ; 328.5 (0.0)                      ; 1.5 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 559 (0)             ; 151 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|Small_Ball_TOP:inst17                                                                                                                                                                                                                                                                                                       ; Small_Ball_TOP                    ; work         ;
;          |ballMove:inst9|                                                                                                               ; 210.5 (210.5)        ; 210.5 (210.5)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 404 (404)           ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|Small_Ball_TOP:inst17|ballMove:inst9                                                                                                                                                                                                                                                                                        ; ballMove                          ; work         ;
;          |smallBallBitMap:inst|                                                                                                         ; 93.0 (93.0)          ; 93.5 (93.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 120 (120)           ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|Small_Ball_TOP:inst17|smallBallBitMap:inst                                                                                                                                                                                                                                                                                  ; smallBallBitMap                   ; work         ;
;          |square_object:ballSquareObject|                                                                                               ; 22.1 (22.1)          ; 24.5 (24.5)                      ; 2.5 (2.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 35 (35)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|Small_Ball_TOP:inst17|square_object:ballSquareObject                                                                                                                                                                                                                                                                        ; square_object                     ; work         ;
;       |Small_Ball_TOP:inst18|                                                                                                           ; 254.1 (0.5)          ; 257.3 (0.5)                      ; 5.5 (0.0)                                         ; 2.2 (0.0)                        ; 0.0 (0.0)            ; 400 (1)             ; 88 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|Small_Ball_TOP:inst18                                                                                                                                                                                                                                                                                                       ; Small_Ball_TOP                    ; work         ;
;          |ballMove:inst9|                                                                                                               ; 118.7 (118.7)        ; 117.8 (117.8)                    ; 1.3 (1.3)                                         ; 2.2 (2.2)                        ; 0.0 (0.0)            ; 221 (221)           ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|Small_Ball_TOP:inst18|ballMove:inst9                                                                                                                                                                                                                                                                                        ; ballMove                          ; work         ;
;          |smallBallBitMap:inst|                                                                                                         ; 90.2 (90.2)          ; 91.7 (91.7)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 117 (117)           ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|Small_Ball_TOP:inst18|smallBallBitMap:inst                                                                                                                                                                                                                                                                                  ; smallBallBitMap                   ; work         ;
;          |square_object:ballSquareObject|                                                                                               ; 44.7 (44.7)          ; 47.3 (47.3)                      ; 2.7 (2.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 61 (61)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|Small_Ball_TOP:inst18|square_object:ballSquareObject                                                                                                                                                                                                                                                                        ; square_object                     ; work         ;
;       |ballController:inst6|                                                                                                            ; 41.2 (41.2)          ; 43.7 (43.7)                      ; 2.9 (2.9)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 68 (68)             ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|ballController:inst6                                                                                                                                                                                                                                                                                                        ; ballController                    ; work         ;
;       |ballMux:inst|                                                                                                                    ; 46.0 (46.0)          ; 46.0 (46.0)                      ; 4.0 (4.0)                                         ; 4.0 (4.0)                        ; 0.0 (0.0)            ; 51 (51)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|ballMux:inst                                                                                                                                                                                                                                                                                                                ; ballMux                           ; work         ;
;       |hugeBallCollisionDetector:inst4|                                                                                                 ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|hugeBallCollisionDetector:inst4                                                                                                                                                                                                                                                                                             ; hugeBallCollisionDetector         ; work         ;
;       |initialStatesMux:inst23|                                                                                                         ; 28.8 (28.8)          ; 31.2 (31.2)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|initialStatesMux:inst23                                                                                                                                                                                                                                                                                                     ; initialStatesMux                  ; work         ;
;       |initialStatesMux:inst24|                                                                                                         ; 29.0 (29.0)          ; 30.3 (30.3)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|initialStatesMux:inst24                                                                                                                                                                                                                                                                                                     ; initialStatesMux                  ; work         ;
;       |initialStatesMux:inst25|                                                                                                         ; 27.6 (27.6)          ; 29.5 (29.5)                      ; 2.0 (2.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 54 (54)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|initialStatesMux:inst25                                                                                                                                                                                                                                                                                                     ; initialStatesMux                  ; work         ;
;       |speedCalc:inst1|                                                                                                                 ; 21.3 (21.3)          ; 22.7 (22.7)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|speedCalc:inst1                                                                                                                                                                                                                                                                                                             ; speedCalc                         ; work         ;
;       |speedCalc:inst19|                                                                                                                ; 20.2 (20.2)          ; 20.2 (20.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|speedCalc:inst19                                                                                                                                                                                                                                                                                                            ; speedCalc                         ; work         ;
;       |speedCalc:inst20|                                                                                                                ; 22.7 (22.7)          ; 22.7 (22.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|speedCalc:inst20                                                                                                                                                                                                                                                                                                            ; speedCalc                         ; work         ;
;       |speedCalc:inst21|                                                                                                                ; 7.5 (7.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|speedCalc:inst21                                                                                                                                                                                                                                                                                                            ; speedCalc                         ; work         ;
;       |speedCalc:inst22|                                                                                                                ; 22.8 (22.8)          ; 22.8 (22.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|speedCalc:inst22                                                                                                                                                                                                                                                                                                            ; speedCalc                         ; work         ;
;       |speedCalc:inst3|                                                                                                                 ; 19.0 (19.0)          ; 22.5 (22.5)                      ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|speedCalc:inst3                                                                                                                                                                                                                                                                                                             ; speedCalc                         ; work         ;
;       |speedCalc:inst5|                                                                                                                 ; 22.0 (22.0)          ; 22.1 (22.1)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst|speedCalc:inst5                                                                                                                                                                                                                                                                                                             ; speedCalc                         ; work         ;
;    |balls_TOP:inst10|                                                                                                                   ; 6517.9 (0.0)         ; 6569.7 (0.0)                     ; 79.9 (0.0)                                        ; 28.1 (0.0)                       ; 0.0 (0.0)            ; 10312 (0)           ; 2065 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10                                                                                                                                                                                                                                                                                                                           ; balls_TOP                         ; work         ;
;       |Big_Ball_TOP:bigBall1|                                                                                                           ; 537.5 (0.3)          ; 535.7 (0.3)                      ; 3.7 (0.0)                                         ; 5.5 (0.0)                        ; 0.0 (0.0)            ; 829 (1)             ; 152 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|Big_Ball_TOP:bigBall1                                                                                                                                                                                                                                                                                                     ; Big_Ball_TOP                      ; work         ;
;          |ballMove:inst9|                                                                                                               ; 216.3 (216.3)        ; 214.8 (214.8)                    ; 0.0 (0.0)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 420 (420)           ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|Big_Ball_TOP:bigBall1|ballMove:inst9                                                                                                                                                                                                                                                                                      ; ballMove                          ; work         ;
;          |bigBallBitMap:inst|                                                                                                           ; 272.0 (272.0)        ; 274.0 (274.0)                    ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 332 (332)           ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|Big_Ball_TOP:bigBall1|bigBallBitMap:inst                                                                                                                                                                                                                                                                                  ; bigBallBitMap                     ; work         ;
;          |square_object:ballSquareObject|                                                                                               ; 48.5 (48.5)          ; 46.5 (46.5)                      ; 2.0 (2.0)                                         ; 4.0 (4.0)                        ; 0.0 (0.0)            ; 76 (76)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|Big_Ball_TOP:bigBall1|square_object:ballSquareObject                                                                                                                                                                                                                                                                      ; square_object                     ; work         ;
;       |Big_Ball_TOP:bigBall2|                                                                                                           ; 534.0 (0.0)          ; 536.2 (0.0)                      ; 3.3 (0.0)                                         ; 1.2 (0.0)                        ; 0.0 (0.0)            ; 821 (1)             ; 149 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|Big_Ball_TOP:bigBall2                                                                                                                                                                                                                                                                                                     ; Big_Ball_TOP                      ; work         ;
;          |ballMove:inst9|                                                                                                               ; 213.2 (213.2)        ; 215.2 (215.2)                    ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 420 (420)           ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|Big_Ball_TOP:bigBall2|ballMove:inst9                                                                                                                                                                                                                                                                                      ; ballMove                          ; work         ;
;          |bigBallBitMap:inst|                                                                                                           ; 270.0 (270.0)        ; 270.5 (270.5)                    ; 1.3 (1.3)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 322 (322)           ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|Big_Ball_TOP:bigBall2|bigBallBitMap:inst                                                                                                                                                                                                                                                                                  ; bigBallBitMap                     ; work         ;
;          |square_object:ballSquareObject|                                                                                               ; 50.6 (50.6)          ; 50.5 (50.5)                      ; 0.3 (0.3)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 78 (78)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|Big_Ball_TOP:bigBall2|square_object:ballSquareObject                                                                                                                                                                                                                                                                      ; square_object                     ; work         ;
;       |Huge_Ball_TOP:inst2|                                                                                                             ; 792.9 (0.3)          ; 797.8 (0.3)                      ; 7.0 (0.0)                                         ; 2.1 (0.0)                        ; 0.0 (0.0)            ; 1069 (1)            ; 154 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|Huge_Ball_TOP:inst2                                                                                                                                                                                                                                                                                                       ; Huge_Ball_TOP                     ; work         ;
;          |ballMove:inst9|                                                                                                               ; 170.5 (170.5)        ; 173.0 (173.0)                    ; 2.6 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 340 (340)           ; 131 (131)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|Huge_Ball_TOP:inst2|ballMove:inst9                                                                                                                                                                                                                                                                                        ; ballMove                          ; work         ;
;          |hugeBallBitMap:inst|                                                                                                          ; 587.5 (587.5)        ; 590.0 (590.0)                    ; 3.0 (3.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 675 (675)           ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|Huge_Ball_TOP:inst2|hugeBallBitMap:inst                                                                                                                                                                                                                                                                                   ; hugeBallBitMap                    ; work         ;
;          |square_object:ballSquareObject|                                                                                               ; 34.6 (34.6)          ; 34.5 (34.5)                      ; 1.5 (1.5)                                         ; 1.6 (1.6)                        ; 0.0 (0.0)            ; 53 (53)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|Huge_Ball_TOP:inst2|square_object:ballSquareObject                                                                                                                                                                                                                                                                        ; square_object                     ; work         ;
;       |Medium_Ball_TOP:inst11|                                                                                                          ; 498.2 (0.0)          ; 501.8 (0.5)                      ; 5.2 (0.5)                                         ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 799 (1)             ; 154 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|Medium_Ball_TOP:inst11                                                                                                                                                                                                                                                                                                    ; Medium_Ball_TOP                   ; work         ;
;          |ballMove:inst9|                                                                                                               ; 216.2 (216.2)        ; 217.3 (217.3)                    ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 419 (419)           ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|Medium_Ball_TOP:inst11|ballMove:inst9                                                                                                                                                                                                                                                                                     ; ballMove                          ; work         ;
;          |mediumBallBitMap:inst|                                                                                                        ; 234.8 (234.8)        ; 234.7 (234.7)                    ; 0.3 (0.3)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 302 (302)           ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|Medium_Ball_TOP:inst11|mediumBallBitMap:inst                                                                                                                                                                                                                                                                              ; mediumBallBitMap                  ; work         ;
;          |square_object:ballSquareObject|                                                                                               ; 47.2 (47.2)          ; 49.3 (49.3)                      ; 3.2 (3.2)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 77 (77)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|Medium_Ball_TOP:inst11|square_object:ballSquareObject                                                                                                                                                                                                                                                                     ; square_object                     ; work         ;
;       |Medium_Ball_TOP:inst7|                                                                                                           ; 510.9 (0.3)          ; 513.5 (0.3)                      ; 4.5 (0.0)                                         ; 1.9 (0.0)                        ; 0.0 (0.0)            ; 797 (1)             ; 156 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|Medium_Ball_TOP:inst7                                                                                                                                                                                                                                                                                                     ; Medium_Ball_TOP                   ; work         ;
;          |ballMove:inst9|                                                                                                               ; 218.4 (218.4)        ; 219.7 (219.7)                    ; 2.2 (2.2)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 417 (417)           ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|Medium_Ball_TOP:inst7|ballMove:inst9                                                                                                                                                                                                                                                                                      ; ballMove                          ; work         ;
;          |mediumBallBitMap:inst|                                                                                                        ; 239.5 (239.5)        ; 239.5 (239.5)                    ; 1.0 (1.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 302 (302)           ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|Medium_Ball_TOP:inst7|mediumBallBitMap:inst                                                                                                                                                                                                                                                                               ; mediumBallBitMap                  ; work         ;
;          |square_object:ballSquareObject|                                                                                               ; 52.5 (52.5)          ; 54.0 (54.0)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 77 (77)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|Medium_Ball_TOP:inst7|square_object:ballSquareObject                                                                                                                                                                                                                                                                      ; square_object                     ; work         ;
;       |Medium_Ball_TOP:inst8|                                                                                                           ; 504.2 (0.5)          ; 508.7 (0.5)                      ; 4.9 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 801 (1)             ; 155 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|Medium_Ball_TOP:inst8                                                                                                                                                                                                                                                                                                     ; Medium_Ball_TOP                   ; work         ;
;          |ballMove:inst9|                                                                                                               ; 219.8 (219.8)        ; 221.7 (221.7)                    ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 421 (421)           ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|Medium_Ball_TOP:inst8|ballMove:inst9                                                                                                                                                                                                                                                                                      ; ballMove                          ; work         ;
;          |mediumBallBitMap:inst|                                                                                                        ; 237.5 (237.5)        ; 239.5 (239.5)                    ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 302 (302)           ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|Medium_Ball_TOP:inst8|mediumBallBitMap:inst                                                                                                                                                                                                                                                                               ; mediumBallBitMap                  ; work         ;
;          |square_object:ballSquareObject|                                                                                               ; 46.4 (46.4)          ; 47.0 (47.0)                      ; 1.0 (1.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 77 (77)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|Medium_Ball_TOP:inst8|square_object:ballSquareObject                                                                                                                                                                                                                                                                      ; square_object                     ; work         ;
;       |Medium_Ball_TOP:inst9|                                                                                                           ; 365.0 (0.0)          ; 368.0 (0.0)                      ; 5.0 (0.0)                                         ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 537 (0)             ; 89 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|Medium_Ball_TOP:inst9                                                                                                                                                                                                                                                                                                     ; Medium_Ball_TOP                   ; work         ;
;          |ballMove:inst9|                                                                                                               ; 101.4 (101.4)        ; 102.0 (102.0)                    ; 1.8 (1.8)                                         ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 197 (197)           ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|Medium_Ball_TOP:inst9|ballMove:inst9                                                                                                                                                                                                                                                                                      ; ballMove                          ; work         ;
;          |mediumBallBitMap:inst|                                                                                                        ; 238.0 (238.0)        ; 240.3 (240.3)                    ; 2.5 (2.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 302 (302)           ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|Medium_Ball_TOP:inst9|mediumBallBitMap:inst                                                                                                                                                                                                                                                                               ; mediumBallBitMap                  ; work         ;
;          |square_object:ballSquareObject|                                                                                               ; 25.6 (25.6)          ; 25.7 (25.7)                      ; 0.7 (0.7)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 38 (38)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|Medium_Ball_TOP:inst9|square_object:ballSquareObject                                                                                                                                                                                                                                                                      ; square_object                     ; work         ;
;       |Small_Ball_TOP:inst10|                                                                                                           ; 359.7 (0.6)          ; 358.8 (0.5)                      ; 0.7 (0.0)                                         ; 1.5 (0.1)                        ; 0.0 (0.0)            ; 603 (1)             ; 153 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|Small_Ball_TOP:inst10                                                                                                                                                                                                                                                                                                     ; Small_Ball_TOP                    ; work         ;
;          |ballMove:inst9|                                                                                                               ; 217.2 (217.2)        ; 217.2 (217.2)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 415 (415)           ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|Small_Ball_TOP:inst10|ballMove:inst9                                                                                                                                                                                                                                                                                      ; ballMove                          ; work         ;
;          |smallBallBitMap:inst|                                                                                                         ; 92.5 (92.5)          ; 92.7 (92.7)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 120 (120)           ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|Small_Ball_TOP:inst10|smallBallBitMap:inst                                                                                                                                                                                                                                                                                ; smallBallBitMap                   ; work         ;
;          |square_object:ballSquareObject|                                                                                               ; 47.9 (47.9)          ; 48.5 (48.5)                      ; 2.0 (2.0)                                         ; 1.4 (1.4)                        ; 0.0 (0.0)            ; 67 (67)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|Small_Ball_TOP:inst10|square_object:ballSquareObject                                                                                                                                                                                                                                                                      ; square_object                     ; work         ;
;       |Small_Ball_TOP:inst12|                                                                                                           ; 368.0 (0.5)          ; 371.8 (0.5)                      ; 5.3 (0.0)                                         ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 612 (1)             ; 151 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|Small_Ball_TOP:inst12                                                                                                                                                                                                                                                                                                     ; Small_Ball_TOP                    ; work         ;
;          |ballMove:inst9|                                                                                                               ; 225.5 (225.5)        ; 226.3 (226.3)                    ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 422 (422)           ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|Small_Ball_TOP:inst12|ballMove:inst9                                                                                                                                                                                                                                                                                      ; ballMove                          ; work         ;
;          |smallBallBitMap:inst|                                                                                                         ; 94.1 (94.1)          ; 94.0 (94.0)                      ; 1.0 (1.0)                                         ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 120 (120)           ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|Small_Ball_TOP:inst12|smallBallBitMap:inst                                                                                                                                                                                                                                                                                ; smallBallBitMap                   ; work         ;
;          |square_object:ballSquareObject|                                                                                               ; 47.9 (47.9)          ; 51.0 (51.0)                      ; 3.5 (3.5)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 69 (69)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|Small_Ball_TOP:inst12|square_object:ballSquareObject                                                                                                                                                                                                                                                                      ; square_object                     ; work         ;
;       |Small_Ball_TOP:inst13|                                                                                                           ; 326.6 (0.3)          ; 330.7 (0.3)                      ; 4.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 546 (1)             ; 152 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|Small_Ball_TOP:inst13                                                                                                                                                                                                                                                                                                     ; Small_Ball_TOP                    ; work         ;
;          |ballMove:inst9|                                                                                                               ; 208.3 (208.3)        ; 211.2 (211.2)                    ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 393 (393)           ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|Small_Ball_TOP:inst13|ballMove:inst9                                                                                                                                                                                                                                                                                      ; ballMove                          ; work         ;
;          |smallBallBitMap:inst|                                                                                                         ; 93.0 (93.0)          ; 94.0 (94.0)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 118 (118)           ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|Small_Ball_TOP:inst13|smallBallBitMap:inst                                                                                                                                                                                                                                                                                ; smallBallBitMap                   ; work         ;
;          |square_object:ballSquareObject|                                                                                               ; 24.8 (24.8)          ; 25.3 (25.3)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|Small_Ball_TOP:inst13|square_object:ballSquareObject                                                                                                                                                                                                                                                                      ; square_object                     ; work         ;
;       |Small_Ball_TOP:inst14|                                                                                                           ; 255.4 (0.0)          ; 257.6 (0.0)                      ; 3.8 (0.0)                                         ; 1.6 (0.0)                        ; 0.0 (0.0)            ; 405 (0)             ; 87 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|Small_Ball_TOP:inst14                                                                                                                                                                                                                                                                                                     ; Small_Ball_TOP                    ; work         ;
;          |ballMove:inst9|                                                                                                               ; 114.5 (114.5)        ; 114.3 (114.3)                    ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 218 (218)           ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|Small_Ball_TOP:inst14|ballMove:inst9                                                                                                                                                                                                                                                                                      ; ballMove                          ; work         ;
;          |smallBallBitMap:inst|                                                                                                         ; 90.3 (90.3)          ; 92.3 (92.3)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 117 (117)           ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|Small_Ball_TOP:inst14|smallBallBitMap:inst                                                                                                                                                                                                                                                                                ; smallBallBitMap                   ; work         ;
;          |square_object:ballSquareObject|                                                                                               ; 49.8 (49.8)          ; 50.9 (50.9)                      ; 2.5 (2.5)                                         ; 1.4 (1.4)                        ; 0.0 (0.0)            ; 70 (70)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|Small_Ball_TOP:inst14|square_object:ballSquareObject                                                                                                                                                                                                                                                                      ; square_object                     ; work         ;
;       |Small_Ball_TOP:inst15|                                                                                                           ; 357.8 (0.3)          ; 362.5 (0.5)                      ; 5.2 (0.2)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 604 (1)             ; 148 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|Small_Ball_TOP:inst15                                                                                                                                                                                                                                                                                                     ; Small_Ball_TOP                    ; work         ;
;          |ballMove:inst9|                                                                                                               ; 220.3 (220.3)        ; 220.3 (220.3)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 417 (417)           ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|Small_Ball_TOP:inst15|ballMove:inst9                                                                                                                                                                                                                                                                                      ; ballMove                          ; work         ;
;          |smallBallBitMap:inst|                                                                                                         ; 93.5 (93.5)          ; 94.0 (94.0)                      ; 1.0 (1.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 120 (120)           ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|Small_Ball_TOP:inst15|smallBallBitMap:inst                                                                                                                                                                                                                                                                                ; smallBallBitMap                   ; work         ;
;          |square_object:ballSquareObject|                                                                                               ; 43.5 (43.5)          ; 47.7 (47.7)                      ; 4.2 (4.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 66 (66)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|Small_Ball_TOP:inst15|square_object:ballSquareObject                                                                                                                                                                                                                                                                      ; square_object                     ; work         ;
;       |Small_Ball_TOP:inst16|                                                                                                           ; 215.5 (0.0)          ; 217.7 (0.0)                      ; 4.0 (0.0)                                         ; 1.8 (0.0)                        ; 0.0 (0.0)            ; 341 (0)             ; 83 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|Small_Ball_TOP:inst16                                                                                                                                                                                                                                                                                                     ; Small_Ball_TOP                    ; work         ;
;          |ballMove:inst9|                                                                                                               ; 103.4 (103.4)        ; 103.2 (103.2)                    ; 0.8 (0.8)                                         ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 194 (194)           ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|Small_Ball_TOP:inst16|ballMove:inst9                                                                                                                                                                                                                                                                                      ; ballMove                          ; work         ;
;          |smallBallBitMap:inst|                                                                                                         ; 90.9 (90.9)          ; 92.7 (92.7)                      ; 2.5 (2.5)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 117 (117)           ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|Small_Ball_TOP:inst16|smallBallBitMap:inst                                                                                                                                                                                                                                                                                ; smallBallBitMap                   ; work         ;
;          |square_object:ballSquareObject|                                                                                               ; 21.2 (21.2)          ; 21.8 (21.8)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|Small_Ball_TOP:inst16|square_object:ballSquareObject                                                                                                                                                                                                                                                                      ; square_object                     ; work         ;
;       |Small_Ball_TOP:inst17|                                                                                                           ; 328.7 (0.0)          ; 331.2 (0.0)                      ; 4.2 (0.0)                                         ; 1.7 (0.0)                        ; 0.0 (0.0)            ; 555 (0)             ; 150 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|Small_Ball_TOP:inst17                                                                                                                                                                                                                                                                                                     ; Small_Ball_TOP                    ; work         ;
;          |ballMove:inst9|                                                                                                               ; 212.7 (212.7)        ; 214.3 (214.3)                    ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 404 (404)           ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|Small_Ball_TOP:inst17|ballMove:inst9                                                                                                                                                                                                                                                                                      ; ballMove                          ; work         ;
;          |smallBallBitMap:inst|                                                                                                         ; 92.6 (92.6)          ; 92.5 (92.5)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 120 (120)           ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|Small_Ball_TOP:inst17|smallBallBitMap:inst                                                                                                                                                                                                                                                                                ; smallBallBitMap                   ; work         ;
;          |square_object:ballSquareObject|                                                                                               ; 23.4 (23.4)          ; 24.3 (24.3)                      ; 2.5 (2.5)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 31 (31)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|Small_Ball_TOP:inst17|square_object:ballSquareObject                                                                                                                                                                                                                                                                      ; square_object                     ; work         ;
;       |Small_Ball_TOP:inst18|                                                                                                           ; 254.0 (0.3)          ; 254.8 (0.5)                      ; 1.7 (0.2)                                         ; 0.8 (0.0)                        ; 0.0 (0.0)            ; 410 (1)             ; 86 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|Small_Ball_TOP:inst18                                                                                                                                                                                                                                                                                                     ; Small_Ball_TOP                    ; work         ;
;          |ballMove:inst9|                                                                                                               ; 116.7 (116.7)        ; 116.7 (116.7)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 221 (221)           ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|Small_Ball_TOP:inst18|ballMove:inst9                                                                                                                                                                                                                                                                                      ; ballMove                          ; work         ;
;          |smallBallBitMap:inst|                                                                                                         ; 90.8 (90.8)          ; 92.8 (92.8)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 120 (120)           ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|Small_Ball_TOP:inst18|smallBallBitMap:inst                                                                                                                                                                                                                                                                                ; smallBallBitMap                   ; work         ;
;          |square_object:ballSquareObject|                                                                                               ; 45.7 (45.7)          ; 44.8 (44.8)                      ; 0.0 (0.0)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 68 (68)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|Small_Ball_TOP:inst18|square_object:ballSquareObject                                                                                                                                                                                                                                                                      ; square_object                     ; work         ;
;       |ballController:inst6|                                                                                                            ; 39.5 (39.5)          ; 41.1 (41.1)                      ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 67 (67)             ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|ballController:inst6                                                                                                                                                                                                                                                                                                      ; ballController                    ; work         ;
;       |ballMux:inst|                                                                                                                    ; 45.2 (45.2)          ; 46.5 (46.5)                      ; 5.2 (5.2)                                         ; 3.9 (3.9)                        ; 0.0 (0.0)            ; 52 (52)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|ballMux:inst                                                                                                                                                                                                                                                                                                              ; ballMux                           ; work         ;
;       |hugeBallCollisionDetector:inst4|                                                                                                 ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|hugeBallCollisionDetector:inst4                                                                                                                                                                                                                                                                                           ; hugeBallCollisionDetector         ; work         ;
;       |initialStatesMux:inst23|                                                                                                         ; 26.8 (26.8)          ; 31.5 (31.5)                      ; 4.7 (4.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|initialStatesMux:inst23                                                                                                                                                                                                                                                                                                   ; initialStatesMux                  ; work         ;
;       |initialStatesMux:inst24|                                                                                                         ; 26.5 (26.5)          ; 30.5 (30.5)                      ; 4.0 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|initialStatesMux:inst24                                                                                                                                                                                                                                                                                                   ; initialStatesMux                  ; work         ;
;       |initialStatesMux:inst25|                                                                                                         ; 29.3 (29.3)          ; 29.8 (29.8)                      ; 0.7 (0.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 54 (54)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|initialStatesMux:inst25                                                                                                                                                                                                                                                                                                   ; initialStatesMux                  ; work         ;
;       |speedCalc:inst1|                                                                                                                 ; 20.3 (20.3)          ; 20.3 (20.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|speedCalc:inst1                                                                                                                                                                                                                                                                                                           ; speedCalc                         ; work         ;
;       |speedCalc:inst19|                                                                                                                ; 22.2 (22.2)          ; 22.7 (22.7)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|speedCalc:inst19                                                                                                                                                                                                                                                                                                          ; speedCalc                         ; work         ;
;       |speedCalc:inst20|                                                                                                                ; 23.0 (23.0)          ; 23.0 (23.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|speedCalc:inst20                                                                                                                                                                                                                                                                                                          ; speedCalc                         ; work         ;
;       |speedCalc:inst21|                                                                                                                ; 7.5 (7.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|speedCalc:inst21                                                                                                                                                                                                                                                                                                          ; speedCalc                         ; work         ;
;       |speedCalc:inst22|                                                                                                                ; 22.0 (22.0)          ; 23.0 (23.0)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|speedCalc:inst22                                                                                                                                                                                                                                                                                                          ; speedCalc                         ; work         ;
;       |speedCalc:inst3|                                                                                                                 ; 20.8 (20.8)          ; 22.2 (22.2)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|speedCalc:inst3                                                                                                                                                                                                                                                                                                           ; speedCalc                         ; work         ;
;       |speedCalc:inst5|                                                                                                                 ; 22.5 (22.5)          ; 22.5 (22.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst10|speedCalc:inst5                                                                                                                                                                                                                                                                                                           ; speedCalc                         ; work         ;
;    |balls_TOP:inst9|                                                                                                                    ; 6506.2 (0.0)         ; 6586.5 (0.0)                     ; 105.9 (0.0)                                       ; 25.7 (0.0)                       ; 0.0 (0.0)            ; 10297 (0)           ; 2069 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9                                                                                                                                                                                                                                                                                                                            ; balls_TOP                         ; work         ;
;       |Big_Ball_TOP:bigBall1|                                                                                                           ; 527.4 (0.5)          ; 537.0 (0.5)                      ; 13.8 (0.0)                                        ; 4.2 (0.0)                        ; 0.0 (0.0)            ; 829 (1)             ; 151 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|Big_Ball_TOP:bigBall1                                                                                                                                                                                                                                                                                                      ; Big_Ball_TOP                      ; work         ;
;          |ballMove:inst9|                                                                                                               ; 208.0 (208.0)        ; 217.0 (217.0)                    ; 9.3 (9.3)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 420 (420)           ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|Big_Ball_TOP:bigBall1|ballMove:inst9                                                                                                                                                                                                                                                                                       ; ballMove                          ; work         ;
;          |bigBallBitMap:inst|                                                                                                           ; 271.5 (271.5)        ; 274.5 (274.5)                    ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 332 (332)           ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|Big_Ball_TOP:bigBall1|bigBallBitMap:inst                                                                                                                                                                                                                                                                                   ; bigBallBitMap                     ; work         ;
;          |square_object:ballSquareObject|                                                                                               ; 47.4 (47.4)          ; 45.0 (45.0)                      ; 1.5 (1.5)                                         ; 3.9 (3.9)                        ; 0.0 (0.0)            ; 76 (76)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|Big_Ball_TOP:bigBall1|square_object:ballSquareObject                                                                                                                                                                                                                                                                       ; square_object                     ; work         ;
;       |Big_Ball_TOP:bigBall2|                                                                                                           ; 533.8 (0.3)          ; 539.7 (0.3)                      ; 7.3 (0.0)                                         ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 822 (1)             ; 153 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|Big_Ball_TOP:bigBall2                                                                                                                                                                                                                                                                                                      ; Big_Ball_TOP                      ; work         ;
;          |ballMove:inst9|                                                                                                               ; 214.2 (214.2)        ; 216.8 (216.8)                    ; 3.3 (3.3)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 420 (420)           ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|Big_Ball_TOP:bigBall2|ballMove:inst9                                                                                                                                                                                                                                                                                       ; ballMove                          ; work         ;
;          |bigBallBitMap:inst|                                                                                                           ; 268.5 (268.5)        ; 271.0 (271.0)                    ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 323 (323)           ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|Big_Ball_TOP:bigBall2|bigBallBitMap:inst                                                                                                                                                                                                                                                                                   ; bigBallBitMap                     ; work         ;
;          |square_object:ballSquareObject|                                                                                               ; 50.8 (50.8)          ; 51.5 (51.5)                      ; 1.5 (1.5)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 78 (78)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|Big_Ball_TOP:bigBall2|square_object:ballSquareObject                                                                                                                                                                                                                                                                       ; square_object                     ; work         ;
;       |Huge_Ball_TOP:inst2|                                                                                                             ; 791.1 (0.3)          ; 798.5 (0.3)                      ; 10.1 (0.0)                                        ; 2.7 (0.0)                        ; 0.0 (0.0)            ; 1069 (1)            ; 154 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|Huge_Ball_TOP:inst2                                                                                                                                                                                                                                                                                                        ; Huge_Ball_TOP                     ; work         ;
;          |ballMove:inst9|                                                                                                               ; 169.1 (169.1)        ; 173.7 (173.7)                    ; 5.3 (5.3)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 340 (340)           ; 131 (131)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|Huge_Ball_TOP:inst2|ballMove:inst9                                                                                                                                                                                                                                                                                         ; ballMove                          ; work         ;
;          |hugeBallBitMap:inst|                                                                                                          ; 588.0 (588.0)        ; 590.2 (590.2)                    ; 2.7 (2.7)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 675 (675)           ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|Huge_Ball_TOP:inst2|hugeBallBitMap:inst                                                                                                                                                                                                                                                                                    ; hugeBallBitMap                    ; work         ;
;          |square_object:ballSquareObject|                                                                                               ; 33.7 (33.7)          ; 34.3 (34.3)                      ; 2.2 (2.2)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 53 (53)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|Huge_Ball_TOP:inst2|square_object:ballSquareObject                                                                                                                                                                                                                                                                         ; square_object                     ; work         ;
;       |Medium_Ball_TOP:inst11|                                                                                                          ; 487.6 (0.3)          ; 496.7 (0.3)                      ; 9.5 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 775 (1)             ; 155 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|Medium_Ball_TOP:inst11                                                                                                                                                                                                                                                                                                     ; Medium_Ball_TOP                   ; work         ;
;          |ballMove:inst9|                                                                                                               ; 204.5 (204.5)        ; 206.5 (206.5)                    ; 2.5 (2.5)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 395 (395)           ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|Medium_Ball_TOP:inst11|ballMove:inst9                                                                                                                                                                                                                                                                                      ; ballMove                          ; work         ;
;          |mediumBallBitMap:inst|                                                                                                        ; 236.2 (236.2)        ; 241.7 (241.7)                    ; 5.5 (5.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 302 (302)           ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|Medium_Ball_TOP:inst11|mediumBallBitMap:inst                                                                                                                                                                                                                                                                               ; mediumBallBitMap                  ; work         ;
;          |square_object:ballSquareObject|                                                                                               ; 46.5 (46.5)          ; 48.2 (48.2)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 77 (77)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|Medium_Ball_TOP:inst11|square_object:ballSquareObject                                                                                                                                                                                                                                                                      ; square_object                     ; work         ;
;       |Medium_Ball_TOP:inst7|                                                                                                           ; 510.6 (0.5)          ; 512.5 (0.5)                      ; 3.7 (0.0)                                         ; 1.8 (0.0)                        ; 0.0 (0.0)            ; 797 (1)             ; 150 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|Medium_Ball_TOP:inst7                                                                                                                                                                                                                                                                                                      ; Medium_Ball_TOP                   ; work         ;
;          |ballMove:inst9|                                                                                                               ; 218.8 (218.8)        ; 219.5 (219.5)                    ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 417 (417)           ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|Medium_Ball_TOP:inst7|ballMove:inst9                                                                                                                                                                                                                                                                                       ; ballMove                          ; work         ;
;          |mediumBallBitMap:inst|                                                                                                        ; 236.5 (236.5)        ; 239.2 (239.2)                    ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 302 (302)           ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|Medium_Ball_TOP:inst7|mediumBallBitMap:inst                                                                                                                                                                                                                                                                                ; mediumBallBitMap                  ; work         ;
;          |square_object:ballSquareObject|                                                                                               ; 54.8 (54.8)          ; 53.3 (53.3)                      ; 0.3 (0.3)                                         ; 1.8 (1.8)                        ; 0.0 (0.0)            ; 77 (77)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|Medium_Ball_TOP:inst7|square_object:ballSquareObject                                                                                                                                                                                                                                                                       ; square_object                     ; work         ;
;       |Medium_Ball_TOP:inst8|                                                                                                           ; 507.3 (0.3)          ; 506.9 (0.3)                      ; 3.8 (0.0)                                         ; 4.1 (0.0)                        ; 0.0 (0.0)            ; 801 (1)             ; 157 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|Medium_Ball_TOP:inst8                                                                                                                                                                                                                                                                                                      ; Medium_Ball_TOP                   ; work         ;
;          |ballMove:inst9|                                                                                                               ; 219.8 (219.8)        ; 219.9 (219.9)                    ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 421 (421)           ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|Medium_Ball_TOP:inst8|ballMove:inst9                                                                                                                                                                                                                                                                                       ; ballMove                          ; work         ;
;          |mediumBallBitMap:inst|                                                                                                        ; 237.0 (237.0)        ; 238.2 (238.2)                    ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 302 (302)           ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|Medium_Ball_TOP:inst8|mediumBallBitMap:inst                                                                                                                                                                                                                                                                                ; mediumBallBitMap                  ; work         ;
;          |square_object:ballSquareObject|                                                                                               ; 50.1 (50.1)          ; 48.5 (48.5)                      ; 2.5 (2.5)                                         ; 4.1 (4.1)                        ; 0.0 (0.0)            ; 77 (77)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|Medium_Ball_TOP:inst8|square_object:ballSquareObject                                                                                                                                                                                                                                                                       ; square_object                     ; work         ;
;       |Medium_Ball_TOP:inst9|                                                                                                           ; 378.2 (0.0)          ; 381.3 (0.0)                      ; 3.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 561 (0)             ; 90 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|Medium_Ball_TOP:inst9                                                                                                                                                                                                                                                                                                      ; Medium_Ball_TOP                   ; work         ;
;          |ballMove:inst9|                                                                                                               ; 114.2 (114.2)        ; 114.2 (114.2)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 221 (221)           ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|Medium_Ball_TOP:inst9|ballMove:inst9                                                                                                                                                                                                                                                                                       ; ballMove                          ; work         ;
;          |mediumBallBitMap:inst|                                                                                                        ; 238.3 (238.3)        ; 242.0 (242.0)                    ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 302 (302)           ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|Medium_Ball_TOP:inst9|mediumBallBitMap:inst                                                                                                                                                                                                                                                                                ; mediumBallBitMap                  ; work         ;
;          |square_object:ballSquareObject|                                                                                               ; 24.9 (24.9)          ; 25.2 (25.2)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|Medium_Ball_TOP:inst9|square_object:ballSquareObject                                                                                                                                                                                                                                                                       ; square_object                     ; work         ;
;       |Small_Ball_TOP:inst10|                                                                                                           ; 360.7 (0.3)          ; 362.5 (0.5)                      ; 3.3 (0.2)                                         ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 603 (1)             ; 153 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|Small_Ball_TOP:inst10                                                                                                                                                                                                                                                                                                      ; Small_Ball_TOP                    ; work         ;
;          |ballMove:inst9|                                                                                                               ; 219.8 (219.8)        ; 221.0 (221.0)                    ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 415 (415)           ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|Small_Ball_TOP:inst10|ballMove:inst9                                                                                                                                                                                                                                                                                       ; ballMove                          ; work         ;
;          |smallBallBitMap:inst|                                                                                                         ; 92.5 (92.5)          ; 92.5 (92.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 120 (120)           ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|Small_Ball_TOP:inst10|smallBallBitMap:inst                                                                                                                                                                                                                                                                                 ; smallBallBitMap                   ; work         ;
;          |square_object:ballSquareObject|                                                                                               ; 48.0 (48.0)          ; 48.5 (48.5)                      ; 2.0 (2.0)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 67 (67)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|Small_Ball_TOP:inst10|square_object:ballSquareObject                                                                                                                                                                                                                                                                       ; square_object                     ; work         ;
;       |Small_Ball_TOP:inst12|                                                                                                           ; 365.9 (0.3)          ; 366.8 (0.3)                      ; 2.3 (0.0)                                         ; 1.4 (0.0)                        ; 0.0 (0.0)            ; 608 (1)             ; 150 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|Small_Ball_TOP:inst12                                                                                                                                                                                                                                                                                                      ; Small_Ball_TOP                    ; work         ;
;          |ballMove:inst9|                                                                                                               ; 224.4 (224.4)        ; 224.5 (224.5)                    ; 0.3 (0.3)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 422 (422)           ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|Small_Ball_TOP:inst12|ballMove:inst9                                                                                                                                                                                                                                                                                       ; ballMove                          ; work         ;
;          |smallBallBitMap:inst|                                                                                                         ; 92.8 (92.8)          ; 92.8 (92.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 118 (118)           ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|Small_Ball_TOP:inst12|smallBallBitMap:inst                                                                                                                                                                                                                                                                                 ; smallBallBitMap                   ; work         ;
;          |square_object:ballSquareObject|                                                                                               ; 48.1 (48.1)          ; 49.2 (49.2)                      ; 2.2 (2.2)                                         ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 67 (67)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|Small_Ball_TOP:inst12|square_object:ballSquareObject                                                                                                                                                                                                                                                                       ; square_object                     ; work         ;
;       |Small_Ball_TOP:inst13|                                                                                                           ; 327.6 (0.3)          ; 330.7 (0.5)                      ; 4.0 (0.2)                                         ; 0.9 (0.0)                        ; 0.0 (0.0)            ; 547 (1)             ; 150 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|Small_Ball_TOP:inst13                                                                                                                                                                                                                                                                                                      ; Small_Ball_TOP                    ; work         ;
;          |ballMove:inst9|                                                                                                               ; 208.8 (208.8)        ; 211.5 (211.5)                    ; 3.5 (3.5)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 394 (394)           ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|Small_Ball_TOP:inst13|ballMove:inst9                                                                                                                                                                                                                                                                                       ; ballMove                          ; work         ;
;          |smallBallBitMap:inst|                                                                                                         ; 93.0 (93.0)          ; 93.5 (93.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 118 (118)           ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|Small_Ball_TOP:inst13|smallBallBitMap:inst                                                                                                                                                                                                                                                                                 ; smallBallBitMap                   ; work         ;
;          |square_object:ballSquareObject|                                                                                               ; 25.4 (25.4)          ; 25.3 (25.3)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 34 (34)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|Small_Ball_TOP:inst13|square_object:ballSquareObject                                                                                                                                                                                                                                                                       ; square_object                     ; work         ;
;       |Small_Ball_TOP:inst14|                                                                                                           ; 253.9 (0.0)          ; 257.8 (0.0)                      ; 3.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 406 (0)             ; 87 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|Small_Ball_TOP:inst14                                                                                                                                                                                                                                                                                                      ; Small_Ball_TOP                    ; work         ;
;          |ballMove:inst9|                                                                                                               ; 113.7 (113.7)        ; 115.0 (115.0)                    ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 219 (219)           ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|Small_Ball_TOP:inst14|ballMove:inst9                                                                                                                                                                                                                                                                                       ; ballMove                          ; work         ;
;          |smallBallBitMap:inst|                                                                                                         ; 90.3 (90.3)          ; 91.5 (91.5)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 117 (117)           ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|Small_Ball_TOP:inst14|smallBallBitMap:inst                                                                                                                                                                                                                                                                                 ; smallBallBitMap                   ; work         ;
;          |square_object:ballSquareObject|                                                                                               ; 49.9 (49.9)          ; 51.2 (51.2)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 70 (70)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|Small_Ball_TOP:inst14|square_object:ballSquareObject                                                                                                                                                                                                                                                                       ; square_object                     ; work         ;
;       |Small_Ball_TOP:inst15|                                                                                                           ; 323.2 (0.3)          ; 329.1 (0.5)                      ; 6.2 (0.2)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 542 (1)             ; 152 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|Small_Ball_TOP:inst15                                                                                                                                                                                                                                                                                                      ; Small_Ball_TOP                    ; work         ;
;          |ballMove:inst9|                                                                                                               ; 208.0 (208.0)        ; 209.8 (209.8)                    ; 2.0 (2.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 393 (393)           ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|Small_Ball_TOP:inst15|ballMove:inst9                                                                                                                                                                                                                                                                                       ; ballMove                          ; work         ;
;          |smallBallBitMap:inst|                                                                                                         ; 93.0 (93.0)          ; 95.0 (95.0)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 118 (118)           ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|Small_Ball_TOP:inst15|smallBallBitMap:inst                                                                                                                                                                                                                                                                                 ; smallBallBitMap                   ; work         ;
;          |square_object:ballSquareObject|                                                                                               ; 21.9 (21.9)          ; 23.8 (23.8)                      ; 2.0 (2.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 30 (30)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|Small_Ball_TOP:inst15|square_object:ballSquareObject                                                                                                                                                                                                                                                                       ; square_object                     ; work         ;
;       |Small_Ball_TOP:inst16|                                                                                                           ; 250.0 (0.0)          ; 256.3 (0.0)                      ; 8.0 (0.0)                                         ; 1.7 (0.0)                        ; 0.0 (0.0)            ; 402 (0)             ; 88 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|Small_Ball_TOP:inst16                                                                                                                                                                                                                                                                                                      ; Small_Ball_TOP                    ; work         ;
;          |ballMove:inst9|                                                                                                               ; 115.0 (115.0)        ; 115.0 (115.0)                    ; 1.0 (1.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 219 (219)           ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|Small_Ball_TOP:inst16|ballMove:inst9                                                                                                                                                                                                                                                                                       ; ballMove                          ; work         ;
;          |smallBallBitMap:inst|                                                                                                         ; 89.3 (89.3)          ; 92.5 (92.5)                      ; 3.7 (3.7)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 117 (117)           ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|Small_Ball_TOP:inst16|smallBallBitMap:inst                                                                                                                                                                                                                                                                                 ; smallBallBitMap                   ; work         ;
;          |square_object:ballSquareObject|                                                                                               ; 45.8 (45.8)          ; 48.7 (48.7)                      ; 3.3 (3.3)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 66 (66)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|Small_Ball_TOP:inst16|square_object:ballSquareObject                                                                                                                                                                                                                                                                       ; square_object                     ; work         ;
;       |Small_Ball_TOP:inst17|                                                                                                           ; 359.2 (0.5)          ; 364.2 (0.5)                      ; 6.8 (0.0)                                         ; 1.9 (0.0)                        ; 0.0 (0.0)            ; 604 (1)             ; 151 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|Small_Ball_TOP:inst17                                                                                                                                                                                                                                                                                                      ; Small_Ball_TOP                    ; work         ;
;          |ballMove:inst9|                                                                                                               ; 219.2 (219.2)        ; 221.7 (221.7)                    ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 417 (417)           ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|Small_Ball_TOP:inst17|ballMove:inst9                                                                                                                                                                                                                                                                                       ; ballMove                          ; work         ;
;          |smallBallBitMap:inst|                                                                                                         ; 94.3 (94.3)          ; 93.5 (93.5)                      ; 0.0 (0.0)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 120 (120)           ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|Small_Ball_TOP:inst17|smallBallBitMap:inst                                                                                                                                                                                                                                                                                 ; smallBallBitMap                   ; work         ;
;          |square_object:ballSquareObject|                                                                                               ; 45.3 (45.3)          ; 48.5 (48.5)                      ; 4.3 (4.3)                                         ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 66 (66)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|Small_Ball_TOP:inst17|square_object:ballSquareObject                                                                                                                                                                                                                                                                       ; square_object                     ; work         ;
;       |Small_Ball_TOP:inst18|                                                                                                           ; 216.4 (0.0)          ; 223.5 (0.0)                      ; 7.7 (0.0)                                         ; 0.6 (0.0)                        ; 0.0 (0.0)            ; 344 (0)             ; 85 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|Small_Ball_TOP:inst18                                                                                                                                                                                                                                                                                                      ; Small_Ball_TOP                    ; work         ;
;          |ballMove:inst9|                                                                                                               ; 103.4 (103.4)        ; 104.5 (104.5)                    ; 1.3 (1.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 196 (196)           ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|Small_Ball_TOP:inst18|ballMove:inst9                                                                                                                                                                                                                                                                                       ; ballMove                          ; work         ;
;          |smallBallBitMap:inst|                                                                                                         ; 91.3 (91.3)          ; 94.0 (94.0)                      ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 118 (118)           ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|Small_Ball_TOP:inst18|smallBallBitMap:inst                                                                                                                                                                                                                                                                                 ; smallBallBitMap                   ; work         ;
;          |square_object:ballSquareObject|                                                                                               ; 21.7 (21.7)          ; 25.0 (25.0)                      ; 3.7 (3.7)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 30 (30)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|Small_Ball_TOP:inst18|square_object:ballSquareObject                                                                                                                                                                                                                                                                       ; square_object                     ; work         ;
;       |ballController:inst6|                                                                                                            ; 37.7 (37.7)          ; 40.7 (40.7)                      ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 66 (66)             ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|ballController:inst6                                                                                                                                                                                                                                                                                                       ; ballController                    ; work         ;
;       |ballMux:inst|                                                                                                                    ; 46.6 (46.6)          ; 47.5 (47.5)                      ; 3.5 (3.5)                                         ; 2.6 (2.6)                        ; 0.0 (0.0)            ; 55 (55)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|ballMux:inst                                                                                                                                                                                                                                                                                                               ; ballMux                           ; work         ;
;       |hugeBallCollisionDetector:inst4|                                                                                                 ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|hugeBallCollisionDetector:inst4                                                                                                                                                                                                                                                                                            ; hugeBallCollisionDetector         ; work         ;
;       |initialStatesMux:inst23|                                                                                                         ; 24.7 (24.7)          ; 29.3 (29.3)                      ; 4.7 (4.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|initialStatesMux:inst23                                                                                                                                                                                                                                                                                                    ; initialStatesMux                  ; work         ;
;       |initialStatesMux:inst24|                                                                                                         ; 29.5 (29.5)          ; 29.7 (29.7)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|initialStatesMux:inst24                                                                                                                                                                                                                                                                                                    ; initialStatesMux                  ; work         ;
;       |initialStatesMux:inst25|                                                                                                         ; 28.0 (28.0)          ; 29.2 (29.2)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|initialStatesMux:inst25                                                                                                                                                                                                                                                                                                    ; initialStatesMux                  ; work         ;
;       |speedCalc:inst1|                                                                                                                 ; 22.7 (22.7)          ; 22.7 (22.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|speedCalc:inst1                                                                                                                                                                                                                                                                                                            ; speedCalc                         ; work         ;
;       |speedCalc:inst19|                                                                                                                ; 21.5 (21.5)          ; 21.8 (21.8)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|speedCalc:inst19                                                                                                                                                                                                                                                                                                           ; speedCalc                         ; work         ;
;       |speedCalc:inst20|                                                                                                                ; 22.7 (22.7)          ; 23.5 (23.5)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|speedCalc:inst20                                                                                                                                                                                                                                                                                                           ; speedCalc                         ; work         ;
;       |speedCalc:inst21|                                                                                                                ; 7.5 (7.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|speedCalc:inst21                                                                                                                                                                                                                                                                                                           ; speedCalc                         ; work         ;
;       |speedCalc:inst22|                                                                                                                ; 22.7 (22.7)          ; 22.7 (22.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|speedCalc:inst22                                                                                                                                                                                                                                                                                                           ; speedCalc                         ; work         ;
;       |speedCalc:inst3|                                                                                                                 ; 22.3 (22.3)          ; 22.3 (22.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|speedCalc:inst3                                                                                                                                                                                                                                                                                                            ; speedCalc                         ; work         ;
;       |speedCalc:inst5|                                                                                                                 ; 22.5 (22.5)          ; 23.0 (23.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|balls_TOP:inst9|speedCalc:inst5                                                                                                                                                                                                                                                                                                            ; speedCalc                         ; work         ;
;    |blinkClk:inst3|                                                                                                                     ; 17.7 (17.7)          ; 17.7 (17.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|blinkClk:inst3                                                                                                                                                                                                                                                                                                                             ; blinkClk                          ; work         ;
;    |gameControllerTop:gameControllerTop|                                                                                                ; 227.0 (0.0)          ; 246.7 (0.0)                      ; 21.8 (0.0)                                        ; 2.1 (0.0)                        ; 0.0 (0.0)            ; 329 (0)             ; 302 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|gameControllerTop:gameControllerTop                                                                                                                                                                                                                                                                                                        ; gameControllerTop                 ; work         ;
;       |Xspeed_const:inst11|                                                                                                             ; 27.6 (0.0)           ; 31.7 (0.0)                       ; 4.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (0)              ; 47 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|gameControllerTop:gameControllerTop|Xspeed_const:inst11                                                                                                                                                                                                                                                                                    ; Xspeed_const                      ; work         ;
;          |lpm_constant:LPM_CONSTANT_component|                                                                                          ; 27.6 (0.0)           ; 31.7 (0.0)                       ; 4.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (0)              ; 47 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|gameControllerTop:gameControllerTop|Xspeed_const:inst11|lpm_constant:LPM_CONSTANT_component                                                                                                                                                                                                                                                ; lpm_constant                      ; work         ;
;             |lpm_constant_3f8:ag|                                                                                                       ; 27.6 (0.0)           ; 31.7 (0.0)                       ; 4.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (0)              ; 47 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|gameControllerTop:gameControllerTop|Xspeed_const:inst11|lpm_constant:LPM_CONSTANT_component|lpm_constant_3f8:ag                                                                                                                                                                                                                            ; lpm_constant_3f8                  ; work         ;
;                |sld_mod_ram_rom:mgl_prim1|                                                                                              ; 27.6 (18.6)          ; 31.7 (21.7)                      ; 4.1 (3.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (14)             ; 47 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|gameControllerTop:gameControllerTop|Xspeed_const:inst11|lpm_constant:LPM_CONSTANT_component|lpm_constant_3f8:ag|sld_mod_ram_rom:mgl_prim1                                                                                                                                                                                                  ; sld_mod_ram_rom                   ; work         ;
;                   |sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|                                                                 ; 9.0 (9.0)            ; 10.0 (10.0)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|gameControllerTop:gameControllerTop|Xspeed_const:inst11|lpm_constant:LPM_CONSTANT_component|lpm_constant_3f8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr                                                                                                                                              ; sld_rom_sr                        ; work         ;
;       |Yspeed_const:inst12|                                                                                                             ; 23.6 (0.0)           ; 33.7 (0.0)                       ; 10.2 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 27 (0)              ; 45 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|gameControllerTop:gameControllerTop|Yspeed_const:inst12                                                                                                                                                                                                                                                                                    ; Yspeed_const                      ; work         ;
;          |lpm_constant:LPM_CONSTANT_component|                                                                                          ; 23.6 (0.0)           ; 33.7 (0.0)                       ; 10.2 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 27 (0)              ; 45 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|gameControllerTop:gameControllerTop|Yspeed_const:inst12|lpm_constant:LPM_CONSTANT_component                                                                                                                                                                                                                                                ; lpm_constant                      ; work         ;
;             |lpm_constant_4f8:ag|                                                                                                       ; 23.6 (0.0)           ; 33.7 (0.0)                       ; 10.2 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 27 (0)              ; 45 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|gameControllerTop:gameControllerTop|Yspeed_const:inst12|lpm_constant:LPM_CONSTANT_component|lpm_constant_4f8:ag                                                                                                                                                                                                                            ; lpm_constant_4f8                  ; work         ;
;                |sld_mod_ram_rom:mgl_prim1|                                                                                              ; 23.6 (14.6)          ; 33.7 (22.2)                      ; 10.2 (7.7)                                        ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 27 (14)             ; 45 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|gameControllerTop:gameControllerTop|Yspeed_const:inst12|lpm_constant:LPM_CONSTANT_component|lpm_constant_4f8:ag|sld_mod_ram_rom:mgl_prim1                                                                                                                                                                                                  ; sld_mod_ram_rom                   ; work         ;
;                   |sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|                                                                 ; 9.0 (9.0)            ; 11.5 (11.5)                      ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|gameControllerTop:gameControllerTop|Yspeed_const:inst12|lpm_constant:LPM_CONSTANT_component|lpm_constant_4f8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr                                                                                                                                              ; sld_rom_sr                        ; work         ;
;       |collisionDetector:collisionDetector|                                                                                             ; 7.1 (7.1)            ; 7.0 (7.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|gameControllerTop:gameControllerTop|collisionDetector:collisionDetector                                                                                                                                                                                                                                                                    ; collisionDetector                 ; work         ;
;       |gameStateMachine:inst|                                                                                                           ; 76.4 (76.4)          ; 77.8 (77.8)                      ; 1.8 (1.8)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 125 (125)           ; 70 (70)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|gameControllerTop:gameControllerTop|gameStateMachine:inst                                                                                                                                                                                                                                                                                  ; gameStateMachine                  ; work         ;
;       |levelStateMachine:inst9|                                                                                                         ; 40.5 (40.5)          ; 42.3 (42.3)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (73)             ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|gameControllerTop:gameControllerTop|levelStateMachine:inst9                                                                                                                                                                                                                                                                                ; levelStateMachine                 ; work         ;
;       |randomLocation:inst2|                                                                                                            ; 17.9 (17.9)          ; 17.5 (17.5)                      ; 0.5 (0.5)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 29 (29)             ; 28 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|gameControllerTop:gameControllerTop|randomLocation:inst2                                                                                                                                                                                                                                                                                   ; randomLocation                    ; work         ;
;       |randomLocation:inst27|                                                                                                           ; 12.4 (12.4)          ; 13.5 (13.5)                      ; 1.2 (1.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 19 (19)             ; 28 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|gameControllerTop:gameControllerTop|randomLocation:inst27                                                                                                                                                                                                                                                                                  ; randomLocation                    ; work         ;
;       |randomLocation:inst28|                                                                                                           ; 4.2 (4.2)            ; 4.5 (4.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|gameControllerTop:gameControllerTop|randomLocation:inst28                                                                                                                                                                                                                                                                                  ; randomLocation                    ; work         ;
;       |randomLocation:inst29|                                                                                                           ; 4.2 (4.2)            ; 5.1 (5.1)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|gameControllerTop:gameControllerTop|randomLocation:inst29                                                                                                                                                                                                                                                                                  ; randomLocation                    ; work         ;
;       |randomLocation:inst3|                                                                                                            ; 5.3 (5.3)            ; 5.8 (5.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|gameControllerTop:gameControllerTop|randomLocation:inst3                                                                                                                                                                                                                                                                                   ; randomLocation                    ; work         ;
;       |randomLocation:inst4|                                                                                                            ; 4.8 (4.8)            ; 5.5 (5.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|gameControllerTop:gameControllerTop|randomLocation:inst4                                                                                                                                                                                                                                                                                   ; randomLocation                    ; work         ;
;       |randomPresent:inst6|                                                                                                             ; 2.7 (2.7)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 3 (3)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|gameControllerTop:gameControllerTop|randomPresent:inst6                                                                                                                                                                                                                                                                                    ; randomPresent                     ; work         ;
;    |objects_mux:VGAmux|                                                                                                                 ; 15.7 (15.7)          ; 17.3 (17.3)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|objects_mux:VGAmux                                                                                                                                                                                                                                                                                                                         ; objects_mux                       ; work         ;
;    |playerBitMap:playerBitMap|                                                                                                          ; 326.5 (326.5)        ; 327.6 (327.6)                    ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 433 (433)           ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|playerBitMap:playerBitMap                                                                                                                                                                                                                                                                                                                  ; playerBitMap                      ; work         ;
;    |playerMove:playerMove|                                                                                                              ; 37.3 (37.3)          ; 50.0 (50.0)                      ; 12.7 (12.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 78 (78)             ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 3          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|playerMove:playerMove                                                                                                                                                                                                                                                                                                                      ; playerMove                        ; work         ;
;    |ropeBitMap:ropeBitMap|                                                                                                              ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|ropeBitMap:ropeBitMap                                                                                                                                                                                                                                                                                                                      ; ropeBitMap                        ; work         ;
;    |ropeMove:ropeMove|                                                                                                                  ; 27.3 (27.3)          ; 28.0 (28.0)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|ropeMove:ropeMove                                                                                                                                                                                                                                                                                                                          ; ropeMove                          ; work         ;
;    |secClk:inst1|                                                                                                                       ; 17.0 (17.0)          ; 17.3 (17.3)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 28 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|secClk:inst1                                                                                                                                                                                                                                                                                                                               ; secClk                            ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 223.5 (0.5)          ; 223.5 (0.5)                      ; 12.0 (0.0)                                        ; 12.0 (0.0)                       ; 0.0 (0.0)            ; 204 (1)             ; 254 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                           ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 223.0 (0.0)          ; 223.0 (0.0)                      ; 12.0 (0.0)                                        ; 12.0 (0.0)                       ; 0.0 (0.0)            ; 203 (0)             ; 254 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input       ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 223.0 (0.0)          ; 223.0 (0.0)                      ; 12.0 (0.0)                                        ; 12.0 (0.0)                       ; 0.0 (0.0)            ; 203 (0)             ; 254 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                       ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 223.0 (4.3)          ; 223.0 (6.1)                      ; 12.0 (1.8)                                        ; 12.0 (0.0)                       ; 0.0 (0.0)            ; 203 (4)             ; 254 (13)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab           ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 218.7 (0.0)          ; 216.9 (0.0)                      ; 10.2 (0.0)                                        ; 12.0 (0.0)                       ; 0.0 (0.0)            ; 199 (0)             ; 241 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 218.7 (189.9)        ; 216.9 (185.3)                    ; 10.2 (7.3)                                        ; 12.0 (12.0)                      ; 0.0 (0.0)            ; 199 (153)           ; 241 (206)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                      ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 17.7 (17.7)          ; 17.7 (17.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                        ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 10.8 (10.8)          ; 14.0 (14.0)                      ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                    ; altera_sld   ;
;    |sld_signaltap:auto_signaltap_0|                                                                                                     ; 159.4 (0.0)          ; 252.0 (9.3)                      ; 93.0 (9.3)                                        ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 208 (2)             ; 394 (22)                  ; 0 (0)         ; 704               ; 1     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                             ; sld_signaltap                     ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                                           ; 159.4 (0.0)          ; 242.7 (0.0)                      ; 83.7 (0.0)                                        ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 206 (0)             ; 372 (0)                   ; 0 (0)         ; 704               ; 1     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                       ; sld_signaltap_impl                ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                                                       ; 159.4 (47.2)         ; 242.7 (75.0)                     ; 83.7 (27.8)                                       ; 0.4 (0.1)                        ; 0.0 (0.0)            ; 206 (68)            ; 372 (118)                 ; 0 (0)         ; 704               ; 1     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                                ; sld_signaltap_implb               ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                                            ; 7.2 (6.5)            ; 21.0 (20.0)                      ; 13.8 (13.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                 ; altdpram                          ; work         ;
;                |lpm_decode:wdecoder|                                                                                                    ; 0.7 (0.0)            ; 1.0 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                             ; lpm_decode                        ; work         ;
;                   |decode_vnf:auto_generated|                                                                                           ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated                                                                                                                   ; decode_vnf                        ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 704               ; 1     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                ; altsyncram                        ; work         ;
;                |altsyncram_6884:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 704               ; 1     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6884:auto_generated                                                                                                                                                 ; altsyncram_6884                   ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                                                            ; 0.0 (0.0)            ; 2.7 (2.7)                        ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                 ; lpm_shiftreg                      ; work         ;
;             |lpm_shiftreg:status_register|                                                                                              ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                   ; lpm_shiftreg                      ; work         ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                                                   ; 2.3 (2.3)            ; 6.8 (6.8)                        ; 4.5 (4.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                        ; serial_crc_16                     ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                                                ; 28.2 (28.2)          ; 36.8 (36.8)                      ; 8.7 (8.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (46)             ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                     ; sld_buffer_manager                ; work         ;
;             |sld_ela_control:ela_control|                                                                                               ; 10.2 (0.3)           ; 32.7 (0.5)                       ; 22.5 (0.2)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (1)              ; 71 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                    ; sld_ela_control                   ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                                                ; -0.5 (-0.5)          ; 1.2 (1.2)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                            ; lpm_shiftreg                      ; work         ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|                                 ; 10.0 (0.0)           ; 25.2 (0.0)                       ; 15.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 55 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                             ; sld_ela_basic_multi_level_trigger ; work         ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                                                          ; 2.8 (2.8)            ; 13.0 (13.0)                      ; 10.3 (10.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                                  ; lpm_shiftreg                      ; work         ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                                                      ; 7.3 (0.0)            ; 12.2 (0.0)                       ; 4.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                              ; sld_mbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                            ; 0.5 (0.5)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                                                            ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                                                            ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                                                            ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                                                            ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                                                            ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                                                            ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                                                            ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                                                            ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                                                            ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1        ; sld_sbpmg                         ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                                          ; 0.3 (2.3)            ; 5.8 (2.7)                        ; 5.5 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 11 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                      ; sld_ela_trigger_flow_mgr          ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                                                             ; -2.0 (-2.0)          ; 3.2 (3.2)                        ; 5.2 (5.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                              ; lpm_shiftreg                      ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                                          ; 40.5 (6.0)           ; 43.5 (6.0)                       ; 3.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (11)             ; 57 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                               ; sld_offload_buffer_mgr            ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                                              ; 5.0 (0.0)            ; 5.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                     ; lpm_counter                       ; work         ;
;                   |cntr_s8i:auto_generated|                                                                                             ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_s8i:auto_generated                                                             ; cntr_s8i                          ; work         ;
;                |lpm_counter:read_pointer_counter|                                                                                       ; 3.0 (0.0)            ; 6.0 (0.0)                        ; 3.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                              ; lpm_counter                       ; work         ;
;                   |cntr_iti:auto_generated|                                                                                             ; 3.0 (3.0)            ; 6.0 (6.0)                        ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_iti:auto_generated                                                                                      ; cntr_iti                          ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                                                             ; 5.0 (0.0)            ; 5.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                    ; lpm_counter                       ; work         ;
;                   |cntr_u8i:auto_generated|                                                                                             ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_u8i:auto_generated                                                                            ; cntr_u8i                          ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                                                ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                       ; lpm_counter                       ; work         ;
;                   |cntr_kri:auto_generated|                                                                                             ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_kri:auto_generated                                                                               ; cntr_kri                          ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                                                       ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                              ; lpm_shiftreg                      ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                                                        ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                               ; lpm_shiftreg                      ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                                                     ; 7.0 (7.0)            ; 7.0 (7.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                            ; lpm_shiftreg                      ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                                                     ; 14.8 (14.8)          ; 15.2 (15.2)                      ; 0.7 (0.7)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 20 (20)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                          ; sld_rom_sr                        ; work         ;
;    |squareRope:ropeSquareObject|                                                                                                        ; 30.8 (30.8)          ; 30.7 (30.7)                      ; 0.8 (0.8)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 46 (46)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|squareRope:ropeSquareObject                                                                                                                                                                                                                                                                                                                ; squareRope                        ; work         ;
;    |square_object:playerSquareObject|                                                                                                   ; 32.0 (32.0)          ; 32.8 (32.8)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (48)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |TOP_VGA_DEMO_WITH_MSS_ALL|square_object:playerSquareObject                                                                                                                                                                                                                                                                                                           ; square_object                     ; work         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                        ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name        ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; VGA_G[7]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[7]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_HS      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_BLANK_N ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[7]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_VS      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_CLK     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_SYNC_N  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLOCK_50    ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[3]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; resetN      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[1]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[2]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; PS2_CLK     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; PS2_DAT     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                          ;
+-------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                       ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------+-------------------+---------+
; CLOCK_50                                                                                  ;                   ;         ;
;      - VGA_Controller:VGA_Controller|oVGA_HS                                              ; 1                 ; 0       ;
; KEY[3]                                                                                    ;                   ;         ;
;      - spaceBarXor                                                                        ; 0                 ; 0       ;
;      - gameControllerTop:gameControllerTop|gameStateMachine:inst|ropeX[10]~0              ; 0                 ; 0       ;
; resetN                                                                                    ;                   ;         ;
;      - balls_TOP:inst|Small_Ball_TOP:inst10|square_object:ballSquareObject|offsetY[1]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst10|square_object:ballSquareObject|offsetY[0]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst10|square_object:ballSquareObject|offsetX[4]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst10|square_object:ballSquareObject|offsetX[3]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst10|square_object:ballSquareObject|offsetX[2]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst10|square_object:ballSquareObject|offsetX[1]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst10|square_object:ballSquareObject|offsetX[0]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst10|square_object:ballSquareObject|offsetY[4]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst10|square_object:ballSquareObject|offsetY[3]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst10|square_object:ballSquareObject|offsetY[2]     ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst10|square_object:ballSquareObject|offsetY[0]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst10|square_object:ballSquareObject|offsetY[1]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst10|square_object:ballSquareObject|offsetX[4]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst10|square_object:ballSquareObject|offsetX[3]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst10|square_object:ballSquareObject|offsetX[2]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst10|square_object:ballSquareObject|offsetX[1]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst10|square_object:ballSquareObject|offsetX[0]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst10|square_object:ballSquareObject|offsetY[4]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst10|square_object:ballSquareObject|offsetY[3]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst10|square_object:ballSquareObject|offsetY[2]   ; 0                 ; 0       ;
;      - balls_TOP:inst|Big_Ball_TOP:bigBall2|square_object:ballSquareObject|offsetY[5]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Big_Ball_TOP:bigBall2|square_object:ballSquareObject|offsetY[4]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Big_Ball_TOP:bigBall2|square_object:ballSquareObject|offsetX[5]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Big_Ball_TOP:bigBall2|square_object:ballSquareObject|offsetX[4]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Big_Ball_TOP:bigBall2|square_object:ballSquareObject|offsetX[3]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Big_Ball_TOP:bigBall2|square_object:ballSquareObject|offsetY[3]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Big_Ball_TOP:bigBall2|square_object:ballSquareObject|offsetX[2]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Big_Ball_TOP:bigBall2|square_object:ballSquareObject|offsetX[1]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Big_Ball_TOP:bigBall2|square_object:ballSquareObject|offsetY[2]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Big_Ball_TOP:bigBall2|square_object:ballSquareObject|offsetY[1]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Big_Ball_TOP:bigBall2|square_object:ballSquareObject|offsetY[0]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Big_Ball_TOP:bigBall2|square_object:ballSquareObject|offsetX[0]     ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst10|square_object:ballSquareObject|offsetY[2]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst10|square_object:ballSquareObject|offsetY[3]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst10|square_object:ballSquareObject|offsetX[2]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst10|square_object:ballSquareObject|offsetY[4]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst10|square_object:ballSquareObject|offsetX[0]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst10|square_object:ballSquareObject|offsetX[1]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst10|square_object:ballSquareObject|offsetX[3]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst10|square_object:ballSquareObject|offsetX[4]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst10|square_object:ballSquareObject|offsetY[0]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst10|square_object:ballSquareObject|offsetY[1]    ; 0                 ; 0       ;
;      - balls_TOP:inst10|Big_Ball_TOP:bigBall2|square_object:ballSquareObject|offsetY[5]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Big_Ball_TOP:bigBall2|square_object:ballSquareObject|offsetY[4]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Big_Ball_TOP:bigBall2|square_object:ballSquareObject|offsetY[3]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Big_Ball_TOP:bigBall2|square_object:ballSquareObject|offsetY[2]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Big_Ball_TOP:bigBall2|square_object:ballSquareObject|offsetX[1]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Big_Ball_TOP:bigBall2|square_object:ballSquareObject|offsetY[1]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Big_Ball_TOP:bigBall2|square_object:ballSquareObject|offsetY[0]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Big_Ball_TOP:bigBall2|square_object:ballSquareObject|offsetX[0]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Big_Ball_TOP:bigBall2|square_object:ballSquareObject|offsetX[5]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Big_Ball_TOP:bigBall2|square_object:ballSquareObject|offsetX[4]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Big_Ball_TOP:bigBall2|square_object:ballSquareObject|offsetX[3]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Big_Ball_TOP:bigBall2|square_object:ballSquareObject|offsetX[2]   ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst12|square_object:ballSquareObject|offsetX[3]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst12|square_object:ballSquareObject|offsetX[2]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst12|square_object:ballSquareObject|offsetY[4]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst12|square_object:ballSquareObject|offsetY[2]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst12|square_object:ballSquareObject|offsetX[4]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst12|square_object:ballSquareObject|offsetY[1]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst12|square_object:ballSquareObject|offsetY[3]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst12|square_object:ballSquareObject|offsetX[1]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst12|square_object:ballSquareObject|offsetX[0]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst12|square_object:ballSquareObject|offsetY[0]     ; 0                 ; 0       ;
;      - balls_TOP:inst9|Big_Ball_TOP:bigBall2|square_object:ballSquareObject|offsetY[3]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Big_Ball_TOP:bigBall2|square_object:ballSquareObject|offsetX[5]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Big_Ball_TOP:bigBall2|square_object:ballSquareObject|offsetY[2]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Big_Ball_TOP:bigBall2|square_object:ballSquareObject|offsetY[1]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Big_Ball_TOP:bigBall2|square_object:ballSquareObject|offsetY[0]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Big_Ball_TOP:bigBall2|square_object:ballSquareObject|offsetX[0]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Big_Ball_TOP:bigBall2|square_object:ballSquareObject|offsetX[4]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Big_Ball_TOP:bigBall2|square_object:ballSquareObject|offsetX[3]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Big_Ball_TOP:bigBall2|square_object:ballSquareObject|offsetX[2]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Big_Ball_TOP:bigBall2|square_object:ballSquareObject|offsetX[1]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Big_Ball_TOP:bigBall2|square_object:ballSquareObject|offsetY[5]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Big_Ball_TOP:bigBall2|square_object:ballSquareObject|offsetY[4]    ; 0                 ; 0       ;
;      - Presents_TOP:inst16|present_top:inst5|square_object:presentSquareObject|offsetX[3] ; 0                 ; 0       ;
;      - Presents_TOP:inst16|present_top:inst5|square_object:presentSquareObject|offsetY[1] ; 0                 ; 0       ;
;      - Presents_TOP:inst16|present_top:inst5|square_object:presentSquareObject|offsetY[2] ; 0                 ; 0       ;
;      - Presents_TOP:inst16|present_top:inst5|square_object:presentSquareObject|offsetY[3] ; 0                 ; 0       ;
;      - Presents_TOP:inst16|present_top:inst5|square_object:presentSquareObject|offsetY[4] ; 0                 ; 0       ;
;      - Presents_TOP:inst16|present_top:inst5|square_object:presentSquareObject|offsetX[0] ; 0                 ; 0       ;
;      - Presents_TOP:inst16|present_top:inst5|square_object:presentSquareObject|offsetX[1] ; 0                 ; 0       ;
;      - Presents_TOP:inst16|present_top:inst5|square_object:presentSquareObject|offsetX[2] ; 0                 ; 0       ;
;      - Presents_TOP:inst16|present_top:inst5|square_object:presentSquareObject|offsetY[0] ; 0                 ; 0       ;
;      - Presents_TOP:inst16|present_top:inst5|square_object:presentSquareObject|offsetX[4] ; 0                 ; 0       ;
;      - Presents_TOP:inst16|present_top:inst4|square_object:presentSquareObject|offsetX[2] ; 0                 ; 0       ;
;      - Presents_TOP:inst16|present_top:inst4|square_object:presentSquareObject|offsetY[0] ; 0                 ; 0       ;
;      - Presents_TOP:inst16|present_top:inst4|square_object:presentSquareObject|offsetX[3] ; 0                 ; 0       ;
;      - Presents_TOP:inst16|present_top:inst4|square_object:presentSquareObject|offsetY[1] ; 0                 ; 0       ;
;      - Presents_TOP:inst16|present_top:inst4|square_object:presentSquareObject|offsetY[2] ; 0                 ; 0       ;
;      - Presents_TOP:inst16|present_top:inst4|square_object:presentSquareObject|offsetY[3] ; 0                 ; 0       ;
;      - Presents_TOP:inst16|present_top:inst4|square_object:presentSquareObject|offsetY[4] ; 0                 ; 0       ;
;      - Presents_TOP:inst16|present_top:inst4|square_object:presentSquareObject|offsetX[0] ; 0                 ; 0       ;
;      - Presents_TOP:inst16|present_top:inst4|square_object:presentSquareObject|offsetX[1] ; 0                 ; 0       ;
;      - Presents_TOP:inst16|present_top:inst4|square_object:presentSquareObject|offsetX[4] ; 0                 ; 0       ;
;      - Presents_TOP:inst16|present_top:inst3|square_object:presentSquareObject|offsetY[1] ; 0                 ; 0       ;
;      - Presents_TOP:inst16|present_top:inst3|square_object:presentSquareObject|offsetY[2] ; 0                 ; 0       ;
;      - Presents_TOP:inst16|present_top:inst3|square_object:presentSquareObject|offsetY[3] ; 0                 ; 0       ;
;      - Presents_TOP:inst16|present_top:inst3|square_object:presentSquareObject|offsetY[4] ; 0                 ; 0       ;
;      - Presents_TOP:inst16|present_top:inst3|square_object:presentSquareObject|offsetX[0] ; 0                 ; 0       ;
;      - Presents_TOP:inst16|present_top:inst3|square_object:presentSquareObject|offsetX[1] ; 0                 ; 0       ;
;      - Presents_TOP:inst16|present_top:inst3|square_object:presentSquareObject|offsetX[2] ; 0                 ; 0       ;
;      - Presents_TOP:inst16|present_top:inst3|square_object:presentSquareObject|offsetX[3] ; 0                 ; 0       ;
;      - Presents_TOP:inst16|present_top:inst3|square_object:presentSquareObject|offsetX[4] ; 0                 ; 0       ;
;      - Presents_TOP:inst16|present_top:inst3|square_object:presentSquareObject|offsetY[0] ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst18|square_object:ballSquareObject|offsetY[1]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst18|square_object:ballSquareObject|offsetX[3]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst18|square_object:ballSquareObject|offsetY[0]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst18|square_object:ballSquareObject|offsetX[4]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst18|square_object:ballSquareObject|offsetX[2]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst18|square_object:ballSquareObject|offsetX[1]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst18|square_object:ballSquareObject|offsetX[0]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst18|square_object:ballSquareObject|offsetY[4]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst18|square_object:ballSquareObject|offsetY[3]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst18|square_object:ballSquareObject|offsetY[2]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst17|square_object:ballSquareObject|offsetX[2]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst17|square_object:ballSquareObject|offsetX[1]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst17|square_object:ballSquareObject|offsetX[0]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst17|square_object:ballSquareObject|offsetY[4]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst17|square_object:ballSquareObject|offsetY[3]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst17|square_object:ballSquareObject|offsetY[2]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst17|square_object:ballSquareObject|offsetY[1]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst17|square_object:ballSquareObject|offsetY[0]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst17|square_object:ballSquareObject|offsetX[3]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst17|square_object:ballSquareObject|offsetX[4]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst12|square_object:ballSquareObject|offsetY[0]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst12|square_object:ballSquareObject|offsetX[4]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst12|square_object:ballSquareObject|offsetX[2]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst12|square_object:ballSquareObject|offsetX[1]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst12|square_object:ballSquareObject|offsetX[0]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst12|square_object:ballSquareObject|offsetX[3]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst12|square_object:ballSquareObject|offsetY[1]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst12|square_object:ballSquareObject|offsetY[2]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst12|square_object:ballSquareObject|offsetY[4]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst12|square_object:ballSquareObject|offsetY[3]   ; 0                 ; 0       ;
;      - VGA_Controller:VGA_Controller|oVGA_HS                                              ; 0                 ; 0       ;
;      - square_object:playerSquareObject|offsetY[0]                                        ; 0                 ; 0       ;
;      - square_object:playerSquareObject|offsetY[6]                                        ; 0                 ; 0       ;
;      - square_object:playerSquareObject|offsetY[5]                                        ; 0                 ; 0       ;
;      - square_object:playerSquareObject|offsetY[4]                                        ; 0                 ; 0       ;
;      - square_object:playerSquareObject|offsetY[3]                                        ; 0                 ; 0       ;
;      - square_object:playerSquareObject|offsetY[2]                                        ; 0                 ; 0       ;
;      - square_object:playerSquareObject|offsetY[1]                                        ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst16|square_object:ballSquareObject|offsetX[3]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst16|square_object:ballSquareObject|offsetX[2]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst16|square_object:ballSquareObject|offsetY[4]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst16|square_object:ballSquareObject|offsetY[3]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst16|square_object:ballSquareObject|offsetY[2]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst16|square_object:ballSquareObject|offsetY[1]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst16|square_object:ballSquareObject|offsetY[0]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst16|square_object:ballSquareObject|offsetX[0]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst16|square_object:ballSquareObject|offsetX[1]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst16|square_object:ballSquareObject|offsetX[4]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst15|square_object:ballSquareObject|offsetY[1]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst15|square_object:ballSquareObject|offsetY[0]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst15|square_object:ballSquareObject|offsetX[1]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst15|square_object:ballSquareObject|offsetX[0]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst15|square_object:ballSquareObject|offsetX[4]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst15|square_object:ballSquareObject|offsetX[3]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst15|square_object:ballSquareObject|offsetX[2]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst15|square_object:ballSquareObject|offsetY[4]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst15|square_object:ballSquareObject|offsetY[3]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst15|square_object:ballSquareObject|offsetY[2]     ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst12|square_object:ballSquareObject|offsetY[2]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst12|square_object:ballSquareObject|offsetY[3]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst12|square_object:ballSquareObject|offsetY[4]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst12|square_object:ballSquareObject|offsetX[2]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst12|square_object:ballSquareObject|offsetX[3]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst12|square_object:ballSquareObject|offsetX[4]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst12|square_object:ballSquareObject|offsetX[1]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst12|square_object:ballSquareObject|offsetX[0]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst12|square_object:ballSquareObject|offsetY[0]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst12|square_object:ballSquareObject|offsetY[1]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst17|square_object:ballSquareObject|offsetY[0]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst17|square_object:ballSquareObject|offsetY[1]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst17|square_object:ballSquareObject|offsetY[3]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst17|square_object:ballSquareObject|offsetX[3]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst17|square_object:ballSquareObject|offsetY[4]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst17|square_object:ballSquareObject|offsetX[0]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst17|square_object:ballSquareObject|offsetY[2]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst17|square_object:ballSquareObject|offsetX[1]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst17|square_object:ballSquareObject|offsetX[2]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst17|square_object:ballSquareObject|offsetX[4]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Medium_Ball_TOP:inst11|square_object:ballSquareObject|offsetX[4]   ; 0                 ; 0       ;
;      - balls_TOP:inst9|Medium_Ball_TOP:inst11|square_object:ballSquareObject|offsetX[3]   ; 0                 ; 0       ;
;      - balls_TOP:inst9|Medium_Ball_TOP:inst11|square_object:ballSquareObject|offsetX[2]   ; 0                 ; 0       ;
;      - balls_TOP:inst9|Medium_Ball_TOP:inst11|square_object:ballSquareObject|offsetX[1]   ; 0                 ; 0       ;
;      - balls_TOP:inst9|Medium_Ball_TOP:inst11|square_object:ballSquareObject|offsetX[0]   ; 0                 ; 0       ;
;      - balls_TOP:inst9|Medium_Ball_TOP:inst11|square_object:ballSquareObject|offsetY[4]   ; 0                 ; 0       ;
;      - balls_TOP:inst9|Medium_Ball_TOP:inst11|square_object:ballSquareObject|offsetY[3]   ; 0                 ; 0       ;
;      - balls_TOP:inst9|Medium_Ball_TOP:inst11|square_object:ballSquareObject|offsetY[2]   ; 0                 ; 0       ;
;      - balls_TOP:inst9|Medium_Ball_TOP:inst11|square_object:ballSquareObject|offsetY[1]   ; 0                 ; 0       ;
;      - balls_TOP:inst9|Medium_Ball_TOP:inst11|square_object:ballSquareObject|offsetY[0]   ; 0                 ; 0       ;
;      - balls_TOP:inst9|Medium_Ball_TOP:inst11|square_object:ballSquareObject|offsetY[5]   ; 0                 ; 0       ;
;      - balls_TOP:inst9|Medium_Ball_TOP:inst11|square_object:ballSquareObject|offsetX[5]   ; 0                 ; 0       ;
;      - balls_TOP:inst9|Medium_Ball_TOP:inst9|square_object:ballSquareObject|offsetY[0]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Medium_Ball_TOP:inst9|square_object:ballSquareObject|offsetX[5]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Medium_Ball_TOP:inst9|square_object:ballSquareObject|offsetX[4]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Medium_Ball_TOP:inst9|square_object:ballSquareObject|offsetX[3]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Medium_Ball_TOP:inst9|square_object:ballSquareObject|offsetX[2]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Medium_Ball_TOP:inst9|square_object:ballSquareObject|offsetX[0]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Medium_Ball_TOP:inst9|square_object:ballSquareObject|offsetY[5]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Medium_Ball_TOP:inst9|square_object:ballSquareObject|offsetY[4]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Medium_Ball_TOP:inst9|square_object:ballSquareObject|offsetY[3]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Medium_Ball_TOP:inst9|square_object:ballSquareObject|offsetY[2]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Medium_Ball_TOP:inst9|square_object:ballSquareObject|offsetX[1]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Medium_Ball_TOP:inst9|square_object:ballSquareObject|offsetY[1]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst18|square_object:ballSquareObject|offsetY[2]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst18|square_object:ballSquareObject|offsetY[3]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst18|square_object:ballSquareObject|offsetY[4]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst18|square_object:ballSquareObject|offsetX[2]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst18|square_object:ballSquareObject|offsetX[3]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst18|square_object:ballSquareObject|offsetX[1]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst18|square_object:ballSquareObject|offsetX[0]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst18|square_object:ballSquareObject|offsetY[0]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst18|square_object:ballSquareObject|offsetY[1]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst18|square_object:ballSquareObject|offsetX[4]    ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst15|square_object:ballSquareObject|offsetY[2]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst15|square_object:ballSquareObject|offsetY[4]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst15|square_object:ballSquareObject|offsetX[1]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst15|square_object:ballSquareObject|offsetX[2]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst15|square_object:ballSquareObject|offsetX[3]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst15|square_object:ballSquareObject|offsetX[4]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst15|square_object:ballSquareObject|offsetY[0]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst15|square_object:ballSquareObject|offsetX[0]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst15|square_object:ballSquareObject|offsetY[1]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst15|square_object:ballSquareObject|offsetY[3]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Medium_Ball_TOP:inst11|square_object:ballSquareObject|offsetX[4]  ; 0                 ; 0       ;
;      - balls_TOP:inst10|Medium_Ball_TOP:inst11|square_object:ballSquareObject|offsetX[3]  ; 0                 ; 0       ;
;      - balls_TOP:inst10|Medium_Ball_TOP:inst11|square_object:ballSquareObject|offsetX[2]  ; 0                 ; 0       ;
;      - balls_TOP:inst10|Medium_Ball_TOP:inst11|square_object:ballSquareObject|offsetX[1]  ; 0                 ; 0       ;
;      - balls_TOP:inst10|Medium_Ball_TOP:inst11|square_object:ballSquareObject|offsetX[0]  ; 0                 ; 0       ;
;      - balls_TOP:inst10|Medium_Ball_TOP:inst11|square_object:ballSquareObject|offsetY[5]  ; 0                 ; 0       ;
;      - balls_TOP:inst10|Medium_Ball_TOP:inst11|square_object:ballSquareObject|offsetY[4]  ; 0                 ; 0       ;
;      - balls_TOP:inst10|Medium_Ball_TOP:inst11|square_object:ballSquareObject|offsetY[3]  ; 0                 ; 0       ;
;      - balls_TOP:inst10|Medium_Ball_TOP:inst11|square_object:ballSquareObject|offsetY[2]  ; 0                 ; 0       ;
;      - balls_TOP:inst10|Medium_Ball_TOP:inst11|square_object:ballSquareObject|offsetY[1]  ; 0                 ; 0       ;
;      - balls_TOP:inst10|Medium_Ball_TOP:inst11|square_object:ballSquareObject|offsetX[5]  ; 0                 ; 0       ;
;      - balls_TOP:inst10|Medium_Ball_TOP:inst11|square_object:ballSquareObject|offsetY[0]  ; 0                 ; 0       ;
;      - balls_TOP:inst10|Medium_Ball_TOP:inst9|square_object:ballSquareObject|offsetY[0]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Medium_Ball_TOP:inst9|square_object:ballSquareObject|offsetX[5]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Medium_Ball_TOP:inst9|square_object:ballSquareObject|offsetX[4]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Medium_Ball_TOP:inst9|square_object:ballSquareObject|offsetX[3]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Medium_Ball_TOP:inst9|square_object:ballSquareObject|offsetX[2]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Medium_Ball_TOP:inst9|square_object:ballSquareObject|offsetX[1]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Medium_Ball_TOP:inst9|square_object:ballSquareObject|offsetY[1]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Medium_Ball_TOP:inst9|square_object:ballSquareObject|offsetY[2]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Medium_Ball_TOP:inst9|square_object:ballSquareObject|offsetY[3]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Medium_Ball_TOP:inst9|square_object:ballSquareObject|offsetY[4]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Medium_Ball_TOP:inst9|square_object:ballSquareObject|offsetY[5]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Medium_Ball_TOP:inst9|square_object:ballSquareObject|offsetX[0]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst16|square_object:ballSquareObject|offsetX[0]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst16|square_object:ballSquareObject|offsetY[0]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst16|square_object:ballSquareObject|offsetY[2]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst16|square_object:ballSquareObject|offsetY[3]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst16|square_object:ballSquareObject|offsetX[3]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst16|square_object:ballSquareObject|offsetY[1]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst16|square_object:ballSquareObject|offsetX[2]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst16|square_object:ballSquareObject|offsetX[4]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst16|square_object:ballSquareObject|offsetY[4]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst16|square_object:ballSquareObject|offsetX[1]   ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst18|square_object:ballSquareObject|offsetX[4]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst18|square_object:ballSquareObject|offsetX[1]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst18|square_object:ballSquareObject|offsetX[3]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst18|square_object:ballSquareObject|offsetX[2]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst18|square_object:ballSquareObject|offsetY[4]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst18|square_object:ballSquareObject|offsetY[3]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst18|square_object:ballSquareObject|offsetY[2]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst18|square_object:ballSquareObject|offsetX[0]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst18|square_object:ballSquareObject|offsetY[0]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst18|square_object:ballSquareObject|offsetY[1]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst17|square_object:ballSquareObject|offsetY[0]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst17|square_object:ballSquareObject|offsetY[1]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst17|square_object:ballSquareObject|offsetY[3]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst17|square_object:ballSquareObject|offsetX[3]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst17|square_object:ballSquareObject|offsetY[4]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst17|square_object:ballSquareObject|offsetY[2]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst17|square_object:ballSquareObject|offsetX[0]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst17|square_object:ballSquareObject|offsetX[1]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst17|square_object:ballSquareObject|offsetX[2]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst17|square_object:ballSquareObject|offsetX[4]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Medium_Ball_TOP:inst11|square_object:ballSquareObject|offsetX[1]    ; 0                 ; 0       ;
;      - balls_TOP:inst|Medium_Ball_TOP:inst11|square_object:ballSquareObject|offsetX[0]    ; 0                 ; 0       ;
;      - balls_TOP:inst|Medium_Ball_TOP:inst11|square_object:ballSquareObject|offsetY[4]    ; 0                 ; 0       ;
;      - balls_TOP:inst|Medium_Ball_TOP:inst11|square_object:ballSquareObject|offsetY[3]    ; 0                 ; 0       ;
;      - balls_TOP:inst|Medium_Ball_TOP:inst11|square_object:ballSquareObject|offsetY[2]    ; 0                 ; 0       ;
;      - balls_TOP:inst|Medium_Ball_TOP:inst11|square_object:ballSquareObject|offsetY[1]    ; 0                 ; 0       ;
;      - balls_TOP:inst|Medium_Ball_TOP:inst11|square_object:ballSquareObject|offsetY[5]    ; 0                 ; 0       ;
;      - balls_TOP:inst|Medium_Ball_TOP:inst11|square_object:ballSquareObject|offsetX[5]    ; 0                 ; 0       ;
;      - balls_TOP:inst|Medium_Ball_TOP:inst11|square_object:ballSquareObject|offsetX[4]    ; 0                 ; 0       ;
;      - balls_TOP:inst|Medium_Ball_TOP:inst11|square_object:ballSquareObject|offsetX[3]    ; 0                 ; 0       ;
;      - balls_TOP:inst|Medium_Ball_TOP:inst11|square_object:ballSquareObject|offsetX[2]    ; 0                 ; 0       ;
;      - balls_TOP:inst|Medium_Ball_TOP:inst11|square_object:ballSquareObject|offsetY[0]    ; 0                 ; 0       ;
;      - balls_TOP:inst|Medium_Ball_TOP:inst9|square_object:ballSquareObject|offsetX[0]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Medium_Ball_TOP:inst9|square_object:ballSquareObject|offsetY[5]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Medium_Ball_TOP:inst9|square_object:ballSquareObject|offsetY[4]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Medium_Ball_TOP:inst9|square_object:ballSquareObject|offsetY[3]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Medium_Ball_TOP:inst9|square_object:ballSquareObject|offsetY[2]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Medium_Ball_TOP:inst9|square_object:ballSquareObject|offsetX[2]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Medium_Ball_TOP:inst9|square_object:ballSquareObject|offsetX[3]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Medium_Ball_TOP:inst9|square_object:ballSquareObject|offsetX[4]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Medium_Ball_TOP:inst9|square_object:ballSquareObject|offsetX[5]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Medium_Ball_TOP:inst9|square_object:ballSquareObject|offsetX[1]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Medium_Ball_TOP:inst9|square_object:ballSquareObject|offsetY[0]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Medium_Ball_TOP:inst9|square_object:ballSquareObject|offsetY[1]     ; 0                 ; 0       ;
;      - balls_TOP:inst9|Medium_Ball_TOP:inst8|square_object:ballSquareObject|offsetY[4]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Medium_Ball_TOP:inst8|square_object:ballSquareObject|offsetX[5]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Medium_Ball_TOP:inst8|square_object:ballSquareObject|offsetY[0]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Medium_Ball_TOP:inst8|square_object:ballSquareObject|offsetY[1]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Medium_Ball_TOP:inst8|square_object:ballSquareObject|offsetY[2]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Medium_Ball_TOP:inst8|square_object:ballSquareObject|offsetY[5]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Medium_Ball_TOP:inst8|square_object:ballSquareObject|offsetY[3]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Medium_Ball_TOP:inst8|square_object:ballSquareObject|offsetX[0]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Medium_Ball_TOP:inst8|square_object:ballSquareObject|offsetX[1]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Medium_Ball_TOP:inst8|square_object:ballSquareObject|offsetX[2]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Medium_Ball_TOP:inst8|square_object:ballSquareObject|offsetX[3]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Medium_Ball_TOP:inst8|square_object:ballSquareObject|offsetX[4]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst14|square_object:ballSquareObject|offsetX[3]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst14|square_object:ballSquareObject|offsetX[4]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst14|square_object:ballSquareObject|offsetX[1]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst14|square_object:ballSquareObject|offsetX[0]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst14|square_object:ballSquareObject|offsetY[0]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst14|square_object:ballSquareObject|offsetY[4]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst14|square_object:ballSquareObject|offsetX[2]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst14|square_object:ballSquareObject|offsetY[1]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst14|square_object:ballSquareObject|offsetY[2]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst14|square_object:ballSquareObject|offsetY[3]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst13|square_object:ballSquareObject|offsetY[2]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst13|square_object:ballSquareObject|offsetY[3]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst13|square_object:ballSquareObject|offsetY[4]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst13|square_object:ballSquareObject|offsetX[2]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst13|square_object:ballSquareObject|offsetX[3]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst13|square_object:ballSquareObject|offsetX[4]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst13|square_object:ballSquareObject|offsetX[1]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst13|square_object:ballSquareObject|offsetY[1]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst13|square_object:ballSquareObject|offsetY[0]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst13|square_object:ballSquareObject|offsetX[0]    ; 0                 ; 0       ;
;      - balls_TOP:inst10|Medium_Ball_TOP:inst8|square_object:ballSquareObject|offsetY[4]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Medium_Ball_TOP:inst8|square_object:ballSquareObject|offsetX[5]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Medium_Ball_TOP:inst8|square_object:ballSquareObject|offsetY[0]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Medium_Ball_TOP:inst8|square_object:ballSquareObject|offsetY[1]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Medium_Ball_TOP:inst8|square_object:ballSquareObject|offsetY[2]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Medium_Ball_TOP:inst8|square_object:ballSquareObject|offsetY[5]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Medium_Ball_TOP:inst8|square_object:ballSquareObject|offsetY[3]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Medium_Ball_TOP:inst8|square_object:ballSquareObject|offsetX[0]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Medium_Ball_TOP:inst8|square_object:ballSquareObject|offsetX[1]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Medium_Ball_TOP:inst8|square_object:ballSquareObject|offsetX[2]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Medium_Ball_TOP:inst8|square_object:ballSquareObject|offsetX[3]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Medium_Ball_TOP:inst8|square_object:ballSquareObject|offsetX[4]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst14|square_object:ballSquareObject|offsetX[3]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst14|square_object:ballSquareObject|offsetX[4]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst14|square_object:ballSquareObject|offsetX[1]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst14|square_object:ballSquareObject|offsetX[0]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst14|square_object:ballSquareObject|offsetY[0]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst14|square_object:ballSquareObject|offsetY[4]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst14|square_object:ballSquareObject|offsetX[2]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst14|square_object:ballSquareObject|offsetY[1]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst14|square_object:ballSquareObject|offsetY[2]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst14|square_object:ballSquareObject|offsetY[3]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst13|square_object:ballSquareObject|offsetY[2]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst13|square_object:ballSquareObject|offsetY[3]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst13|square_object:ballSquareObject|offsetY[4]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst13|square_object:ballSquareObject|offsetX[2]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst13|square_object:ballSquareObject|offsetX[3]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst13|square_object:ballSquareObject|offsetX[4]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst13|square_object:ballSquareObject|offsetX[1]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst13|square_object:ballSquareObject|offsetY[1]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst13|square_object:ballSquareObject|offsetY[0]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst13|square_object:ballSquareObject|offsetX[0]   ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst14|square_object:ballSquareObject|offsetY[1]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst14|square_object:ballSquareObject|offsetX[3]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst14|square_object:ballSquareObject|offsetX[4]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst14|square_object:ballSquareObject|offsetX[1]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst14|square_object:ballSquareObject|offsetX[0]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst14|square_object:ballSquareObject|offsetY[0]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst14|square_object:ballSquareObject|offsetY[3]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst14|square_object:ballSquareObject|offsetY[2]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst14|square_object:ballSquareObject|offsetX[2]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst14|square_object:ballSquareObject|offsetY[4]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst13|square_object:ballSquareObject|offsetX[4]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst13|square_object:ballSquareObject|offsetY[2]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst13|square_object:ballSquareObject|offsetY[3]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst13|square_object:ballSquareObject|offsetY[4]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst13|square_object:ballSquareObject|offsetX[2]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst13|square_object:ballSquareObject|offsetX[3]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst13|square_object:ballSquareObject|offsetX[1]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst13|square_object:ballSquareObject|offsetX[0]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst13|square_object:ballSquareObject|offsetY[0]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst13|square_object:ballSquareObject|offsetY[1]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Medium_Ball_TOP:inst8|square_object:ballSquareObject|offsetY[4]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Medium_Ball_TOP:inst8|square_object:ballSquareObject|offsetY[2]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Medium_Ball_TOP:inst8|square_object:ballSquareObject|offsetY[1]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Medium_Ball_TOP:inst8|square_object:ballSquareObject|offsetY[3]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Medium_Ball_TOP:inst8|square_object:ballSquareObject|offsetX[3]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Medium_Ball_TOP:inst8|square_object:ballSquareObject|offsetY[0]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Medium_Ball_TOP:inst8|square_object:ballSquareObject|offsetX[5]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Medium_Ball_TOP:inst8|square_object:ballSquareObject|offsetX[4]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Medium_Ball_TOP:inst8|square_object:ballSquareObject|offsetX[2]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Medium_Ball_TOP:inst8|square_object:ballSquareObject|offsetX[1]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Medium_Ball_TOP:inst8|square_object:ballSquareObject|offsetX[0]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Medium_Ball_TOP:inst8|square_object:ballSquareObject|offsetY[5]     ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst16|square_object:ballSquareObject|offsetY[3]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst16|square_object:ballSquareObject|offsetY[1]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst16|square_object:ballSquareObject|offsetY[0]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst16|square_object:ballSquareObject|offsetX[0]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst16|square_object:ballSquareObject|offsetX[1]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst16|square_object:ballSquareObject|offsetX[4]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst16|square_object:ballSquareObject|offsetY[2]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst16|square_object:ballSquareObject|offsetX[3]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst16|square_object:ballSquareObject|offsetX[2]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst16|square_object:ballSquareObject|offsetY[4]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst15|square_object:ballSquareObject|offsetY[1]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst15|square_object:ballSquareObject|offsetY[0]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst15|square_object:ballSquareObject|offsetX[0]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst15|square_object:ballSquareObject|offsetX[1]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst15|square_object:ballSquareObject|offsetX[2]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst15|square_object:ballSquareObject|offsetX[4]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst15|square_object:ballSquareObject|offsetX[3]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst15|square_object:ballSquareObject|offsetY[4]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst15|square_object:ballSquareObject|offsetY[3]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst15|square_object:ballSquareObject|offsetY[2]    ; 0                 ; 0       ;
;      - balls_TOP:inst10|Medium_Ball_TOP:inst7|square_object:ballSquareObject|offsetX[3]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Medium_Ball_TOP:inst7|square_object:ballSquareObject|offsetX[5]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Medium_Ball_TOP:inst7|square_object:ballSquareObject|offsetY[0]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Medium_Ball_TOP:inst7|square_object:ballSquareObject|offsetX[4]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Medium_Ball_TOP:inst7|square_object:ballSquareObject|offsetY[1]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Medium_Ball_TOP:inst7|square_object:ballSquareObject|offsetY[2]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Medium_Ball_TOP:inst7|square_object:ballSquareObject|offsetY[3]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Medium_Ball_TOP:inst7|square_object:ballSquareObject|offsetY[4]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Medium_Ball_TOP:inst7|square_object:ballSquareObject|offsetY[5]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Medium_Ball_TOP:inst7|square_object:ballSquareObject|offsetX[0]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Medium_Ball_TOP:inst7|square_object:ballSquareObject|offsetX[1]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Medium_Ball_TOP:inst7|square_object:ballSquareObject|offsetX[2]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Big_Ball_TOP:bigBall1|square_object:ballSquareObject|offsetX[5]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Big_Ball_TOP:bigBall1|square_object:ballSquareObject|offsetX[4]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Big_Ball_TOP:bigBall1|square_object:ballSquareObject|offsetX[3]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Big_Ball_TOP:bigBall1|square_object:ballSquareObject|offsetX[2]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Big_Ball_TOP:bigBall1|square_object:ballSquareObject|offsetX[1]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Big_Ball_TOP:bigBall1|square_object:ballSquareObject|offsetX[0]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Big_Ball_TOP:bigBall1|square_object:ballSquareObject|offsetY[5]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Big_Ball_TOP:bigBall1|square_object:ballSquareObject|offsetY[4]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Big_Ball_TOP:bigBall1|square_object:ballSquareObject|offsetY[3]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Big_Ball_TOP:bigBall1|square_object:ballSquareObject|offsetY[2]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Big_Ball_TOP:bigBall1|square_object:ballSquareObject|offsetY[1]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Big_Ball_TOP:bigBall1|square_object:ballSquareObject|offsetY[0]   ; 0                 ; 0       ;
;      - balls_TOP:inst10|Huge_Ball_TOP:inst2|square_object:ballSquareObject|offsetX[0]     ; 0                 ; 0       ;
;      - balls_TOP:inst10|Huge_Ball_TOP:inst2|square_object:ballSquareObject|offsetX[4]     ; 0                 ; 0       ;
;      - balls_TOP:inst10|Huge_Ball_TOP:inst2|square_object:ballSquareObject|offsetX[3]     ; 0                 ; 0       ;
;      - balls_TOP:inst10|Huge_Ball_TOP:inst2|square_object:ballSquareObject|offsetY[2]     ; 0                 ; 0       ;
;      - balls_TOP:inst10|Huge_Ball_TOP:inst2|square_object:ballSquareObject|offsetY[4]     ; 0                 ; 0       ;
;      - balls_TOP:inst10|Huge_Ball_TOP:inst2|square_object:ballSquareObject|offsetY[5]     ; 0                 ; 0       ;
;      - balls_TOP:inst10|Huge_Ball_TOP:inst2|square_object:ballSquareObject|offsetY[0]     ; 0                 ; 0       ;
;      - balls_TOP:inst10|Huge_Ball_TOP:inst2|square_object:ballSquareObject|offsetY[1]     ; 0                 ; 0       ;
;      - balls_TOP:inst10|Huge_Ball_TOP:inst2|square_object:ballSquareObject|offsetX[1]     ; 0                 ; 0       ;
;      - balls_TOP:inst10|Huge_Ball_TOP:inst2|square_object:ballSquareObject|offsetX[5]     ; 0                 ; 0       ;
;      - balls_TOP:inst10|Huge_Ball_TOP:inst2|square_object:ballSquareObject|offsetY[3]     ; 0                 ; 0       ;
;      - balls_TOP:inst10|Huge_Ball_TOP:inst2|square_object:ballSquareObject|offsetX[2]     ; 0                 ; 0       ;
;      - balls_TOP:inst9|Medium_Ball_TOP:inst7|square_object:ballSquareObject|offsetX[3]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Medium_Ball_TOP:inst7|square_object:ballSquareObject|offsetX[5]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Medium_Ball_TOP:inst7|square_object:ballSquareObject|offsetY[0]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Medium_Ball_TOP:inst7|square_object:ballSquareObject|offsetX[4]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Medium_Ball_TOP:inst7|square_object:ballSquareObject|offsetY[1]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Medium_Ball_TOP:inst7|square_object:ballSquareObject|offsetY[2]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Medium_Ball_TOP:inst7|square_object:ballSquareObject|offsetY[3]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Medium_Ball_TOP:inst7|square_object:ballSquareObject|offsetY[4]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Medium_Ball_TOP:inst7|square_object:ballSquareObject|offsetY[5]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Medium_Ball_TOP:inst7|square_object:ballSquareObject|offsetX[0]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Medium_Ball_TOP:inst7|square_object:ballSquareObject|offsetX[1]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Medium_Ball_TOP:inst7|square_object:ballSquareObject|offsetX[2]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Big_Ball_TOP:bigBall1|square_object:ballSquareObject|offsetX[5]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Big_Ball_TOP:bigBall1|square_object:ballSquareObject|offsetX[4]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Big_Ball_TOP:bigBall1|square_object:ballSquareObject|offsetX[3]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Big_Ball_TOP:bigBall1|square_object:ballSquareObject|offsetX[2]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Big_Ball_TOP:bigBall1|square_object:ballSquareObject|offsetX[1]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Big_Ball_TOP:bigBall1|square_object:ballSquareObject|offsetX[0]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Big_Ball_TOP:bigBall1|square_object:ballSquareObject|offsetY[5]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Big_Ball_TOP:bigBall1|square_object:ballSquareObject|offsetY[4]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Big_Ball_TOP:bigBall1|square_object:ballSquareObject|offsetY[3]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Big_Ball_TOP:bigBall1|square_object:ballSquareObject|offsetY[2]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Big_Ball_TOP:bigBall1|square_object:ballSquareObject|offsetY[1]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Big_Ball_TOP:bigBall1|square_object:ballSquareObject|offsetY[0]    ; 0                 ; 0       ;
;      - balls_TOP:inst9|Huge_Ball_TOP:inst2|square_object:ballSquareObject|offsetX[0]      ; 0                 ; 0       ;
;      - balls_TOP:inst9|Huge_Ball_TOP:inst2|square_object:ballSquareObject|offsetX[4]      ; 0                 ; 0       ;
;      - balls_TOP:inst9|Huge_Ball_TOP:inst2|square_object:ballSquareObject|offsetX[3]      ; 0                 ; 0       ;
;      - balls_TOP:inst9|Huge_Ball_TOP:inst2|square_object:ballSquareObject|offsetY[2]      ; 0                 ; 0       ;
;      - balls_TOP:inst9|Huge_Ball_TOP:inst2|square_object:ballSquareObject|offsetY[4]      ; 0                 ; 0       ;
;      - balls_TOP:inst9|Huge_Ball_TOP:inst2|square_object:ballSquareObject|offsetY[5]      ; 0                 ; 0       ;
;      - balls_TOP:inst9|Huge_Ball_TOP:inst2|square_object:ballSquareObject|offsetY[0]      ; 0                 ; 0       ;
;      - balls_TOP:inst9|Huge_Ball_TOP:inst2|square_object:ballSquareObject|offsetY[1]      ; 0                 ; 0       ;
;      - balls_TOP:inst9|Huge_Ball_TOP:inst2|square_object:ballSquareObject|offsetX[1]      ; 0                 ; 0       ;
;      - balls_TOP:inst9|Huge_Ball_TOP:inst2|square_object:ballSquareObject|offsetX[5]      ; 0                 ; 0       ;
;      - balls_TOP:inst9|Huge_Ball_TOP:inst2|square_object:ballSquareObject|offsetY[3]      ; 0                 ; 0       ;
;      - balls_TOP:inst9|Huge_Ball_TOP:inst2|square_object:ballSquareObject|offsetX[2]      ; 0                 ; 0       ;
;      - balls_TOP:inst|Medium_Ball_TOP:inst7|square_object:ballSquareObject|offsetX[3]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Medium_Ball_TOP:inst7|square_object:ballSquareObject|offsetX[5]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Medium_Ball_TOP:inst7|square_object:ballSquareObject|offsetY[0]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Medium_Ball_TOP:inst7|square_object:ballSquareObject|offsetX[4]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Medium_Ball_TOP:inst7|square_object:ballSquareObject|offsetY[1]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Medium_Ball_TOP:inst7|square_object:ballSquareObject|offsetY[2]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Medium_Ball_TOP:inst7|square_object:ballSquareObject|offsetY[3]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Medium_Ball_TOP:inst7|square_object:ballSquareObject|offsetY[4]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Medium_Ball_TOP:inst7|square_object:ballSquareObject|offsetY[5]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Medium_Ball_TOP:inst7|square_object:ballSquareObject|offsetX[0]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Medium_Ball_TOP:inst7|square_object:ballSquareObject|offsetX[1]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Medium_Ball_TOP:inst7|square_object:ballSquareObject|offsetX[2]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Big_Ball_TOP:bigBall1|square_object:ballSquareObject|offsetX[5]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Big_Ball_TOP:bigBall1|square_object:ballSquareObject|offsetX[4]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Big_Ball_TOP:bigBall1|square_object:ballSquareObject|offsetX[3]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Big_Ball_TOP:bigBall1|square_object:ballSquareObject|offsetX[2]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Big_Ball_TOP:bigBall1|square_object:ballSquareObject|offsetX[1]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Big_Ball_TOP:bigBall1|square_object:ballSquareObject|offsetX[0]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Big_Ball_TOP:bigBall1|square_object:ballSquareObject|offsetY[5]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Big_Ball_TOP:bigBall1|square_object:ballSquareObject|offsetY[4]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Big_Ball_TOP:bigBall1|square_object:ballSquareObject|offsetY[3]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Big_Ball_TOP:bigBall1|square_object:ballSquareObject|offsetY[2]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Big_Ball_TOP:bigBall1|square_object:ballSquareObject|offsetY[1]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Big_Ball_TOP:bigBall1|square_object:ballSquareObject|offsetY[0]     ; 0                 ; 0       ;
;      - balls_TOP:inst|Huge_Ball_TOP:inst2|square_object:ballSquareObject|offsetX[0]       ; 0                 ; 0       ;
;      - balls_TOP:inst|Huge_Ball_TOP:inst2|square_object:ballSquareObject|offsetX[4]       ; 0                 ; 0       ;
;      - balls_TOP:inst|Huge_Ball_TOP:inst2|square_object:ballSquareObject|offsetX[3]       ; 0                 ; 0       ;
;      - balls_TOP:inst|Huge_Ball_TOP:inst2|square_object:ballSquareObject|offsetY[2]       ; 0                 ; 0       ;
;      - balls_TOP:inst|Huge_Ball_TOP:inst2|square_object:ballSquareObject|offsetY[4]       ; 0                 ; 0       ;
;      - balls_TOP:inst|Huge_Ball_TOP:inst2|square_object:ballSquareObject|offsetY[5]       ; 0                 ; 0       ;
;      - balls_TOP:inst|Huge_Ball_TOP:inst2|square_object:ballSquareObject|offsetY[0]       ; 0                 ; 0       ;
;      - balls_TOP:inst|Huge_Ball_TOP:inst2|square_object:ballSquareObject|offsetY[1]       ; 0                 ; 0       ;
;      - balls_TOP:inst|Huge_Ball_TOP:inst2|square_object:ballSquareObject|offsetX[1]       ; 0                 ; 0       ;
;      - balls_TOP:inst|Huge_Ball_TOP:inst2|square_object:ballSquareObject|offsetX[5]       ; 0                 ; 0       ;
;      - balls_TOP:inst|Huge_Ball_TOP:inst2|square_object:ballSquareObject|offsetY[3]       ; 0                 ; 0       ;
;      - balls_TOP:inst|Huge_Ball_TOP:inst2|square_object:ballSquareObject|offsetX[2]       ; 0                 ; 0       ;
;      - square_object:playerSquareObject|offsetX[5]                                        ; 0                 ; 0       ;
;      - square_object:playerSquareObject|offsetX[4]                                        ; 0                 ; 0       ;
;      - square_object:playerSquareObject|offsetX[3]                                        ; 0                 ; 0       ;
;      - square_object:playerSquareObject|offsetX[2]                                        ; 0                 ; 0       ;
;      - square_object:playerSquareObject|offsetX[1]                                        ; 0                 ; 0       ;
;      - square_object:playerSquareObject|offsetX[0]                                        ; 0                 ; 0       ;
;      - squareRope:ropeSquareObject|offsetX[2]                                             ; 0                 ; 0       ;
;      - squareRope:ropeSquareObject|offsetX[1]                                             ; 0                 ; 0       ;
;      - squareRope:ropeSquareObject|offsetX[0]                                             ; 0                 ; 0       ;
;      - squareRope:ropeSquareObject|offsetY[0]                                             ; 0                 ; 0       ;
;      - squareRope:ropeSquareObject|offsetY[2]                                             ; 0                 ; 0       ;
;      - squareRope:ropeSquareObject|offsetY[1]                                             ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst12|inst1                                       ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst18|inst1                                       ; 0                 ; 0       ;
;      - balls_TOP:inst10|Big_Ball_TOP:bigBall2|inst1                                       ; 0                 ; 0       ;
;      - balls_TOP:inst|Huge_Ball_TOP:inst2|inst1                                           ; 0                 ; 0       ;
;      - balls_TOP:inst|Big_Ball_TOP:bigBall1|inst1                                         ; 0                 ; 0       ;
;      - balls_TOP:inst|Big_Ball_TOP:bigBall2|inst1                                         ; 0                 ; 0       ;
;      - balls_TOP:inst|Medium_Ball_TOP:inst7|inst1                                         ; 0                 ; 0       ;
;      - balls_TOP:inst|Medium_Ball_TOP:inst8|inst1                                         ; 0                 ; 0       ;
;      - balls_TOP:inst|Medium_Ball_TOP:inst11|inst1                                        ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst12|inst1                                         ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst14|inst1                                         ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst16|inst1                                         ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst10|inst1                                         ; 0                 ; 0       ;
;      - balls_TOP:inst|Small_Ball_TOP:inst18|inst1                                         ; 0                 ; 0       ;
;      - balls_TOP:inst9|Big_Ball_TOP:bigBall2|inst1                                        ; 0                 ; 0       ;
;      - balls_TOP:inst9|Huge_Ball_TOP:inst2|inst1                                          ; 0                 ; 0       ;
;      - Presents_TOP:inst16|present_top:inst3|inst1                                        ; 0                 ; 0       ;
;      - Presents_TOP:inst16|present_top:inst4|inst1                                        ; 0                 ; 0       ;
;      - Presents_TOP:inst16|present_top:inst5|inst1                                        ; 0                 ; 0       ;
;      - pResetAND                                                                          ; 0                 ; 0       ;
;      - balls_TOP:inst10|Huge_Ball_TOP:inst2|inst1                                         ; 0                 ; 0       ;
;      - balls_TOP:inst10|Big_Ball_TOP:bigBall1|inst1                                       ; 0                 ; 0       ;
;      - balls_TOP:inst10|Medium_Ball_TOP:inst7|inst1                                       ; 0                 ; 0       ;
;      - balls_TOP:inst10|Medium_Ball_TOP:inst8|inst1                                       ; 0                 ; 0       ;
;      - balls_TOP:inst10|Medium_Ball_TOP:inst11|inst1                                      ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst13|inst1                                       ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst15|inst1                                       ; 0                 ; 0       ;
;      - balls_TOP:inst10|Small_Ball_TOP:inst10|inst1                                       ; 0                 ; 0       ;
;      - balls_TOP:inst9|Medium_Ball_TOP:inst7|inst1                                        ; 0                 ; 0       ;
;      - balls_TOP:inst9|Medium_Ball_TOP:inst8|inst1                                        ; 0                 ; 0       ;
;      - balls_TOP:inst9|Medium_Ball_TOP:inst11|inst1                                       ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst12|inst1                                        ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst13|inst1                                        ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst15|inst1                                        ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst10|inst1                                        ; 0                 ; 0       ;
;      - balls_TOP:inst9|Small_Ball_TOP:inst17|inst1                                        ; 0                 ; 0       ;
;      - balls_TOP:inst9|Big_Ball_TOP:bigBall1|inst1                                        ; 0                 ; 0       ;
;      - resetN~inputCLKENA0                                                                ; 0                 ; 0       ;
; KEY[1]                                                                                    ;                   ;         ;
;      - playerMove:playerMove|topLeftX_tmp[5]~1                                            ; 0                 ; 0       ;
;      - playerMove:playerMove|always0~0                                                    ; 0                 ; 0       ;
;      - playerMove:playerMove|always0~1                                                    ; 0                 ; 0       ;
;      - playerMove:playerMove|Xspeed[1]~1                                                  ; 0                 ; 0       ;
; KEY[2]                                                                                    ;                   ;         ;
;      - leftArrowXor                                                                       ; 0                 ; 0       ;
; PS2_CLK                                                                                   ;                   ;         ;
;      - TOP_KBD_DEMOALL:TOP_KBD|TOP_KBDINTF:inst|lpf:cleaner|nxt_st.ONE~0                  ; 0                 ; 0       ;
;      - TOP_KBD_DEMOALL:TOP_KBD|TOP_KBDINTF:inst|lpf:cleaner|cntr[3]~0                     ; 0                 ; 0       ;
;      - TOP_KBD_DEMOALL:TOP_KBD|TOP_KBDINTF:inst|lpf:cleaner|cntr[0]~1                     ; 0                 ; 0       ;
;      - TOP_KBD_DEMOALL:TOP_KBD|TOP_KBDINTF:inst|lpf:cleaner|cntr[2]~2                     ; 0                 ; 0       ;
;      - TOP_KBD_DEMOALL:TOP_KBD|TOP_KBDINTF:inst|lpf:cleaner|cntr[1]~3                     ; 0                 ; 0       ;
; PS2_DAT                                                                                   ;                   ;         ;
;      - TOP_KBD_DEMOALL:TOP_KBD|TOP_KBDINTF:inst|bitrec:inst4|shift_reg[9]                 ; 1                 ; 0       ;
;      - TOP_KBD_DEMOALL:TOP_KBD|TOP_KBDINTF:inst|bitrec:inst4|Selector5~0                  ; 1                 ; 0       ;
;      - TOP_KBD_DEMOALL:TOP_KBD|TOP_KBDINTF:inst|bitrec:inst4|Selector4~0                  ; 1                 ; 0       ;
+-------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                       ; Location             ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                   ; PIN_AF14             ; 7242    ; Clock                      ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                   ; PIN_AF14             ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; Presents_TOP:inst16|present_top:inst3|inst1                                                                                                                                                                                                                                                                                                                ; LABCELL_X22_Y6_N45   ; 145     ; Async. clear, Latch enable ; no     ; --                   ; --               ; --                        ;
; Presents_TOP:inst16|present_top:inst3|presentMove:inst2|Yspeed_tmp[1]~68                                                                                                                                                                                                                                                                                   ; LABCELL_X18_Y5_N18   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Presents_TOP:inst16|present_top:inst3|square_object:presentSquareObject|insideBracket~3                                                                                                                                                                                                                                                                    ; LABCELL_X30_Y6_N36   ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Presents_TOP:inst16|present_top:inst3|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[0]~0                                                                                                                                                                                          ; LABCELL_X11_Y2_N39   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Presents_TOP:inst16|present_top:inst3|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1|process_0~0                                                                                                                                                                                                      ; LABCELL_X10_Y4_N36   ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Presents_TOP:inst16|present_top:inst3|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1|process_1~0                                                                                                                                                                                                      ; MLABCELL_X6_Y2_N57   ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Presents_TOP:inst16|present_top:inst3|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1|sdr~0                                                                                                                                                                                                            ; LABCELL_X10_Y2_N54   ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Presents_TOP:inst16|present_top:inst3|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[2]~2                                                                                                                                                 ; LABCELL_X1_Y2_N54    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Presents_TOP:inst16|present_top:inst3|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]~1                                                                                                                                            ; LABCELL_X1_Y2_N57    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Presents_TOP:inst16|present_top:inst4|inst1                                                                                                                                                                                                                                                                                                                ; LABCELL_X22_Y7_N15   ; 145     ; Async. clear, Latch enable ; no     ; --                   ; --               ; --                        ;
; Presents_TOP:inst16|present_top:inst4|presentMove:inst2|Yspeed_tmp[31]~68                                                                                                                                                                                                                                                                                  ; LABCELL_X27_Y8_N36   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Presents_TOP:inst16|present_top:inst4|square_object:presentSquareObject|insideBracket~3                                                                                                                                                                                                                                                                    ; MLABCELL_X34_Y11_N39 ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Presents_TOP:inst16|present_top:inst4|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[1]~0                                                                                                                                                                                          ; LABCELL_X9_Y4_N12    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Presents_TOP:inst16|present_top:inst4|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1|process_0~0                                                                                                                                                                                                      ; LABCELL_X1_Y3_N12    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Presents_TOP:inst16|present_top:inst4|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1|process_1~0                                                                                                                                                                                                      ; LABCELL_X7_Y4_N54    ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Presents_TOP:inst16|present_top:inst4|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1|sdr~0                                                                                                                                                                                                            ; LABCELL_X9_Y4_N6     ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Presents_TOP:inst16|present_top:inst4|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[3]~2                                                                                                                                                 ; LABCELL_X9_Y4_N51    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Presents_TOP:inst16|present_top:inst4|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[2]~1                                                                                                                                            ; LABCELL_X1_Y3_N45    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Presents_TOP:inst16|present_top:inst5|inst1                                                                                                                                                                                                                                                                                                                ; LABCELL_X22_Y6_N57   ; 145     ; Async. clear, Latch enable ; no     ; --                   ; --               ; --                        ;
; Presents_TOP:inst16|present_top:inst5|presentMove:inst2|Yspeed_tmp[31]~68                                                                                                                                                                                                                                                                                  ; LABCELL_X29_Y4_N57   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Presents_TOP:inst16|present_top:inst5|square_object:presentSquareObject|insideBracket~3                                                                                                                                                                                                                                                                    ; LABCELL_X33_Y7_N57   ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Presents_TOP:inst16|present_top:inst5|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[4]~0                                                                                                                                                                                          ; LABCELL_X10_Y2_N6    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Presents_TOP:inst16|present_top:inst5|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1|process_0~0                                                                                                                                                                                                      ; LABCELL_X10_Y2_N36   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Presents_TOP:inst16|present_top:inst5|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1|process_1~0                                                                                                                                                                                                      ; MLABCELL_X6_Y2_N0    ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Presents_TOP:inst16|present_top:inst5|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1|sdr~0                                                                                                                                                                                                            ; MLABCELL_X15_Y2_N51  ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Presents_TOP:inst16|present_top:inst5|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[0]~2                                                                                                                                                 ; LABCELL_X17_Y2_N54   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Presents_TOP:inst16|present_top:inst5|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[2]~1                                                                                                                                            ; LABCELL_X17_Y2_N51   ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Presents_TOP:inst16|presentsController:inst18|pType1[1]~0                                                                                                                                                                                                                                                                                                  ; MLABCELL_X34_Y8_N48  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Presents_TOP:inst16|presentsController:inst18|pType2[1]~0                                                                                                                                                                                                                                                                                                  ; MLABCELL_X39_Y9_N15  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Presents_TOP:inst16|presentsController:inst18|pType3[1]~0                                                                                                                                                                                                                                                                                                  ; MLABCELL_X39_Y9_N21  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Presents_TOP:inst16|randomLocation:inst25|LessThan0~2                                                                                                                                                                                                                                                                                                      ; LABCELL_X23_Y9_N54   ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Presents_TOP:inst16|randomLocation:inst25|always0~0                                                                                                                                                                                                                                                                                                        ; MLABCELL_X21_Y7_N18  ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Presents_TOP:inst16|randomLocation:inst26|always0~0                                                                                                                                                                                                                                                                                                        ; LABCELL_X22_Y7_N12   ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Presents_TOP:inst16|randomLocation:inst27|always0~0                                                                                                                                                                                                                                                                                                        ; LABCELL_X23_Y6_N54   ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Presents_TOP:inst16|randomPresent:inst7|always0~0                                                                                                                                                                                                                                                                                                          ; LABCELL_X45_Y11_N6   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TOP_KBD_DEMOALL:TOP_KBD|TOP_KBDINTF:inst|bitrec:inst4|Selector6~0                                                                                                                                                                                                                                                                                          ; LABCELL_X17_Y7_N42   ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TOP_KBD_DEMOALL:TOP_KBD|TOP_KBDINTF:inst|bitrec:inst4|Selector8~0                                                                                                                                                                                                                                                                                          ; LABCELL_X11_Y5_N12   ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TOP_KBD_DEMOALL:TOP_KBD|TOP_KBDINTF:inst|byterec:inst3|WideOr3                                                                                                                                                                                                                                                                                             ; LABCELL_X13_Y3_N15   ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TOP_KBD_DEMOALL:TOP_KBD|leftArrowConst:inst2|lpm_constant:LPM_CONSTANT_component|lpm_constant_rc8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[3]~0                                                                                                                                                                                                     ; LABCELL_X4_Y4_N57    ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TOP_KBD_DEMOALL:TOP_KBD|leftArrowConst:inst2|lpm_constant:LPM_CONSTANT_component|lpm_constant_rc8:ag|sld_mod_ram_rom:mgl_prim1|process_0~0                                                                                                                                                                                                                 ; LABCELL_X4_Y4_N39    ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TOP_KBD_DEMOALL:TOP_KBD|leftArrowConst:inst2|lpm_constant:LPM_CONSTANT_component|lpm_constant_rc8:ag|sld_mod_ram_rom:mgl_prim1|process_1~0                                                                                                                                                                                                                 ; LABCELL_X4_Y4_N9     ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; TOP_KBD_DEMOALL:TOP_KBD|leftArrowConst:inst2|lpm_constant:LPM_CONSTANT_component|lpm_constant_rc8:ag|sld_mod_ram_rom:mgl_prim1|sdr~0                                                                                                                                                                                                                       ; LABCELL_X4_Y4_N6     ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; TOP_KBD_DEMOALL:TOP_KBD|leftArrowConst:inst2|lpm_constant:LPM_CONSTANT_component|lpm_constant_rc8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[2]~2                                                                                                                                                            ; LABCELL_X4_Y4_N0     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TOP_KBD_DEMOALL:TOP_KBD|leftArrowConst:inst2|lpm_constant:LPM_CONSTANT_component|lpm_constant_rc8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[1]~1                                                                                                                                                       ; MLABCELL_X3_Y3_N18   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TOP_KBD_DEMOALL:TOP_KBD|rightArrowConst:inst1|lpm_constant:LPM_CONSTANT_component|lpm_constant_hi8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[3]~0                                                                                                                                                                                                    ; LABCELL_X11_Y3_N51   ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TOP_KBD_DEMOALL:TOP_KBD|rightArrowConst:inst1|lpm_constant:LPM_CONSTANT_component|lpm_constant_hi8:ag|sld_mod_ram_rom:mgl_prim1|process_0~0                                                                                                                                                                                                                ; LABCELL_X11_Y3_N45   ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TOP_KBD_DEMOALL:TOP_KBD|rightArrowConst:inst1|lpm_constant:LPM_CONSTANT_component|lpm_constant_hi8:ag|sld_mod_ram_rom:mgl_prim1|process_1~0                                                                                                                                                                                                                ; LABCELL_X10_Y2_N51   ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; TOP_KBD_DEMOALL:TOP_KBD|rightArrowConst:inst1|lpm_constant:LPM_CONSTANT_component|lpm_constant_hi8:ag|sld_mod_ram_rom:mgl_prim1|sdr~0                                                                                                                                                                                                                      ; LABCELL_X11_Y3_N9    ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; TOP_KBD_DEMOALL:TOP_KBD|rightArrowConst:inst1|lpm_constant:LPM_CONSTANT_component|lpm_constant_hi8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:no_name_gen:info_rom_sr|WORD_SR[0]~1                                                                                                                                                        ; MLABCELL_X15_Y2_N39  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TOP_KBD_DEMOALL:TOP_KBD|rightArrowConst:inst1|lpm_constant:LPM_CONSTANT_component|lpm_constant_hi8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:no_name_gen:info_rom_sr|word_counter[0]~1                                                                                                                                                   ; MLABCELL_X15_Y2_N3   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TOP_KBD_DEMOALL:TOP_KBD|spaceBarConst:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_mb8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[0]~0                                                                                                                                                                                                      ; LABCELL_X16_Y2_N48   ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TOP_KBD_DEMOALL:TOP_KBD|spaceBarConst:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_mb8:ag|sld_mod_ram_rom:mgl_prim1|process_0~0                                                                                                                                                                                                                  ; LABCELL_X16_Y2_N15   ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TOP_KBD_DEMOALL:TOP_KBD|spaceBarConst:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_mb8:ag|sld_mod_ram_rom:mgl_prim1|process_1~0                                                                                                                                                                                                                  ; LABCELL_X16_Y2_N33   ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; TOP_KBD_DEMOALL:TOP_KBD|spaceBarConst:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_mb8:ag|sld_mod_ram_rom:mgl_prim1|sdr~0                                                                                                                                                                                                                        ; LABCELL_X16_Y2_N9    ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; TOP_KBD_DEMOALL:TOP_KBD|spaceBarConst:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_mb8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[2]~2                                                                                                                                                             ; LABCELL_X9_Y2_N48    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; TOP_KBD_DEMOALL:TOP_KBD|spaceBarConst:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_mb8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[2]~1                                                                                                                                                        ; LABCELL_X9_Y2_N51    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:VGA_Controller|LessThan4~0                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X34_Y19_N42 ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:VGA_Controller|LessThan5~0                                                                                                                                                                                                                                                                                                                  ; LABCELL_X30_Y4_N45   ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:VGA_Controller|StartOfFrame                                                                                                                                                                                                                                                                                                                 ; LABCELL_X77_Y11_N30  ; 2633    ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:VGA_Controller|oVGA_HS                                                                                                                                                                                                                                                                                                                      ; FF_X30_Y4_N50        ; 16      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y2_N3        ; 789     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y2_N3        ; 41      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst10|Big_Ball_TOP:bigBall1|ballMove:inst9|Xspeed_tmp~120                                                                                                                                                                                                                                                                                       ; LABCELL_X67_Y17_N36  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst10|Big_Ball_TOP:bigBall1|ballMove:inst9|Yspeed_tmp[13]~92                                                                                                                                                                                                                                                                                    ; LABCELL_X71_Y17_N36  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst10|Big_Ball_TOP:bigBall1|inst1                                                                                                                                                                                                                                                                                                               ; LABCELL_X63_Y20_N6   ; 268     ; Async. clear, Latch enable ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst10|Big_Ball_TOP:bigBall1|square_object:ballSquareObject|insideBracket~2                                                                                                                                                                                                                                                                      ; LABCELL_X61_Y11_N48  ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst10|Big_Ball_TOP:bigBall2|ballMove:inst9|Xspeed_tmp~103                                                                                                                                                                                                                                                                                       ; LABCELL_X64_Y24_N48  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst10|Big_Ball_TOP:bigBall2|ballMove:inst9|Yspeed_tmp[31]~92                                                                                                                                                                                                                                                                                    ; LABCELL_X61_Y23_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst10|Big_Ball_TOP:bigBall2|inst1                                                                                                                                                                                                                                                                                                               ; LABCELL_X63_Y24_N0   ; 268     ; Async. clear, Latch enable ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst10|Big_Ball_TOP:bigBall2|square_object:ballSquareObject|insideBracket~3                                                                                                                                                                                                                                                                      ; LABCELL_X57_Y23_N48  ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst10|Huge_Ball_TOP:inst2|ballMove:inst9|Xspeed_tmp~104                                                                                                                                                                                                                                                                                         ; LABCELL_X66_Y21_N0   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst10|Huge_Ball_TOP:inst2|ballMove:inst9|Yspeed_tmp[31]~0                                                                                                                                                                                                                                                                                       ; MLABCELL_X65_Y20_N42 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst10|Huge_Ball_TOP:inst2|inst1                                                                                                                                                                                                                                                                                                                 ; LABCELL_X62_Y20_N54  ; 223     ; Async. clear, Latch enable ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst10|Huge_Ball_TOP:inst2|square_object:ballSquareObject|insideBracket~1                                                                                                                                                                                                                                                                        ; LABCELL_X74_Y21_N57  ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst10|Medium_Ball_TOP:inst11|ballMove:inst9|Xspeed_tmp~105                                                                                                                                                                                                                                                                                      ; LABCELL_X75_Y26_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst10|Medium_Ball_TOP:inst11|ballMove:inst9|Yspeed_tmp[29]~92                                                                                                                                                                                                                                                                                   ; LABCELL_X62_Y25_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst10|Medium_Ball_TOP:inst11|inst1                                                                                                                                                                                                                                                                                                              ; LABCELL_X64_Y24_N42  ; 391     ; Async. clear, Latch enable ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst10|Medium_Ball_TOP:inst11|square_object:ballSquareObject|insideBracket~2                                                                                                                                                                                                                                                                     ; MLABCELL_X78_Y24_N24 ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst10|Medium_Ball_TOP:inst7|ballMove:inst9|Xspeed_tmp~119                                                                                                                                                                                                                                                                                       ; LABCELL_X56_Y20_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst10|Medium_Ball_TOP:inst7|ballMove:inst9|Yspeed_tmp[12]~92                                                                                                                                                                                                                                                                                    ; LABCELL_X60_Y18_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst10|Medium_Ball_TOP:inst7|inst1                                                                                                                                                                                                                                                                                                               ; LABCELL_X63_Y18_N12  ; 268     ; Async. clear, Latch enable ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst10|Medium_Ball_TOP:inst7|square_object:ballSquareObject|insideBracket~3                                                                                                                                                                                                                                                                      ; MLABCELL_X52_Y13_N24 ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst10|Medium_Ball_TOP:inst8|ballMove:inst9|Xspeed_tmp~103                                                                                                                                                                                                                                                                                       ; LABCELL_X71_Y14_N0   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst10|Medium_Ball_TOP:inst8|ballMove:inst9|Yspeed_tmp[31]~92                                                                                                                                                                                                                                                                                    ; LABCELL_X70_Y16_N0   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst10|Medium_Ball_TOP:inst8|inst1                                                                                                                                                                                                                                                                                                               ; LABCELL_X64_Y18_N24  ; 268     ; Async. clear, Latch enable ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst10|Medium_Ball_TOP:inst8|square_object:ballSquareObject|insideBracket~1                                                                                                                                                                                                                                                                      ; MLABCELL_X65_Y9_N48  ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst10|Medium_Ball_TOP:inst9|ballMove:inst9|Xspeed_tmp~103                                                                                                                                                                                                                                                                                       ; LABCELL_X64_Y29_N0   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst10|Medium_Ball_TOP:inst9|square_object:ballSquareObject|insideBracket~1                                                                                                                                                                                                                                                                      ; LABCELL_X77_Y27_N36  ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst10|Small_Ball_TOP:inst10|ballMove:inst9|Xspeed_tmp~102                                                                                                                                                                                                                                                                                       ; MLABCELL_X47_Y17_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst10|Small_Ball_TOP:inst10|ballMove:inst9|Yspeed_tmp[31]~92                                                                                                                                                                                                                                                                                    ; LABCELL_X56_Y16_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst10|Small_Ball_TOP:inst10|inst1                                                                                                                                                                                                                                                                                                               ; LABCELL_X51_Y16_N33  ; 268     ; Async. clear, Latch enable ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst10|Small_Ball_TOP:inst10|square_object:ballSquareObject|insideBracket~3                                                                                                                                                                                                                                                                      ; MLABCELL_X52_Y16_N18 ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst10|Small_Ball_TOP:inst12|ballMove:inst9|Xspeed_tmp~102                                                                                                                                                                                                                                                                                       ; LABCELL_X48_Y17_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst10|Small_Ball_TOP:inst12|ballMove:inst9|Yspeed_tmp[14]~92                                                                                                                                                                                                                                                                                    ; LABCELL_X56_Y15_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst10|Small_Ball_TOP:inst12|inst1                                                                                                                                                                                                                                                                                                               ; LABCELL_X53_Y15_N21  ; 268     ; Async. clear, Latch enable ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst10|Small_Ball_TOP:inst12|square_object:ballSquareObject|insideBracket~3                                                                                                                                                                                                                                                                      ; MLABCELL_X47_Y18_N12 ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst10|Small_Ball_TOP:inst13|ballMove:inst9|Xspeed_tmp~101                                                                                                                                                                                                                                                                                       ; MLABCELL_X72_Y12_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst10|Small_Ball_TOP:inst13|ballMove:inst9|Yspeed_tmp[23]~92                                                                                                                                                                                                                                                                                    ; LABCELL_X67_Y15_N48  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst10|Small_Ball_TOP:inst13|inst1                                                                                                                                                                                                                                                                                                               ; LABCELL_X66_Y12_N36  ; 390     ; Async. clear, Latch enable ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst10|Small_Ball_TOP:inst13|square_object:ballSquareObject|insideBracket~2                                                                                                                                                                                                                                                                      ; LABCELL_X68_Y11_N18  ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst10|Small_Ball_TOP:inst14|ballMove:inst9|Xspeed_tmp~102                                                                                                                                                                                                                                                                                       ; LABCELL_X64_Y9_N36   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst10|Small_Ball_TOP:inst14|square_object:ballSquareObject|insideBracket~4                                                                                                                                                                                                                                                                      ; LABCELL_X71_Y10_N18  ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst10|Small_Ball_TOP:inst15|ballMove:inst9|Xspeed_tmp~102                                                                                                                                                                                                                                                                                       ; LABCELL_X60_Y32_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst10|Small_Ball_TOP:inst15|ballMove:inst9|Yspeed_tmp[24]~92                                                                                                                                                                                                                                                                                    ; LABCELL_X67_Y30_N36  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst10|Small_Ball_TOP:inst15|inst1                                                                                                                                                                                                                                                                                                               ; MLABCELL_X65_Y30_N6  ; 390     ; Async. clear, Latch enable ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst10|Small_Ball_TOP:inst15|square_object:ballSquareObject|insideBracket~4                                                                                                                                                                                                                                                                      ; LABCELL_X67_Y34_N18  ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst10|Small_Ball_TOP:inst16|ballMove:inst9|Xspeed_tmp~101                                                                                                                                                                                                                                                                                       ; LABCELL_X62_Y33_N48  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst10|Small_Ball_TOP:inst16|square_object:ballSquareObject|insideBracket~2                                                                                                                                                                                                                                                                      ; LABCELL_X70_Y33_N48  ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst10|Small_Ball_TOP:inst17|ballMove:inst9|Xspeed_tmp~102                                                                                                                                                                                                                                                                                       ; MLABCELL_X72_Y23_N48 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst10|Small_Ball_TOP:inst17|ballMove:inst9|Yspeed_tmp[15]~92                                                                                                                                                                                                                                                                                    ; MLABCELL_X65_Y28_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst10|Small_Ball_TOP:inst17|square_object:ballSquareObject|insideBracket~2                                                                                                                                                                                                                                                                      ; LABCELL_X74_Y25_N30  ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst10|Small_Ball_TOP:inst18|ballMove:inst9|Xspeed_tmp~104                                                                                                                                                                                                                                                                                       ; LABCELL_X74_Y31_N6   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst10|Small_Ball_TOP:inst18|inst1                                                                                                                                                                                                                                                                                                               ; LABCELL_X71_Y28_N36  ; 402     ; Async. clear, Latch enable ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst10|Small_Ball_TOP:inst18|square_object:ballSquareObject|insideBracket~4                                                                                                                                                                                                                                                                      ; LABCELL_X74_Y24_N12  ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst9|Big_Ball_TOP:bigBall1|ballMove:inst9|Xspeed_tmp~120                                                                                                                                                                                                                                                                                        ; LABCELL_X13_Y16_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst9|Big_Ball_TOP:bigBall1|ballMove:inst9|Yspeed_tmp[14]~92                                                                                                                                                                                                                                                                                     ; LABCELL_X10_Y19_N36  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst9|Big_Ball_TOP:bigBall1|inst1                                                                                                                                                                                                                                                                                                                ; LABCELL_X16_Y20_N54  ; 268     ; Async. clear, Latch enable ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst9|Big_Ball_TOP:bigBall1|square_object:ballSquareObject|insideBracket~2                                                                                                                                                                                                                                                                       ; LABCELL_X22_Y17_N21  ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst9|Big_Ball_TOP:bigBall2|ballMove:inst9|Xspeed_tmp~103                                                                                                                                                                                                                                                                                        ; LABCELL_X17_Y34_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst9|Big_Ball_TOP:bigBall2|ballMove:inst9|Yspeed_tmp[21]~92                                                                                                                                                                                                                                                                                     ; LABCELL_X11_Y28_N48  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst9|Big_Ball_TOP:bigBall2|inst1                                                                                                                                                                                                                                                                                                                ; LABCELL_X13_Y32_N6   ; 268     ; Async. clear, Latch enable ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst9|Big_Ball_TOP:bigBall2|square_object:ballSquareObject|insideBracket~3                                                                                                                                                                                                                                                                       ; MLABCELL_X21_Y34_N12 ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst9|Huge_Ball_TOP:inst2|ballMove:inst9|Xspeed_tmp~103                                                                                                                                                                                                                                                                                          ; MLABCELL_X21_Y18_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst9|Huge_Ball_TOP:inst2|ballMove:inst9|Yspeed_tmp[23]~0                                                                                                                                                                                                                                                                                        ; LABCELL_X10_Y21_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst9|Huge_Ball_TOP:inst2|inst1                                                                                                                                                                                                                                                                                                                  ; LABCELL_X18_Y20_N39  ; 223     ; Async. clear, Latch enable ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst9|Huge_Ball_TOP:inst2|square_object:ballSquareObject|insideBracket~1                                                                                                                                                                                                                                                                         ; MLABCELL_X25_Y15_N21 ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst9|Medium_Ball_TOP:inst11|ballMove:inst9|Xspeed_tmp~104                                                                                                                                                                                                                                                                                       ; MLABCELL_X15_Y42_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst9|Medium_Ball_TOP:inst11|ballMove:inst9|Yspeed_tmp[15]~92                                                                                                                                                                                                                                                                                    ; LABCELL_X16_Y33_N36  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst9|Medium_Ball_TOP:inst11|inst1                                                                                                                                                                                                                                                                                                               ; LABCELL_X12_Y32_N6   ; 391     ; Async. clear, Latch enable ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst9|Medium_Ball_TOP:inst11|square_object:ballSquareObject|insideBracket~2                                                                                                                                                                                                                                                                      ; LABCELL_X12_Y39_N36  ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst9|Medium_Ball_TOP:inst7|ballMove:inst9|Xspeed_tmp~119                                                                                                                                                                                                                                                                                        ; MLABCELL_X28_Y20_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst9|Medium_Ball_TOP:inst7|ballMove:inst9|Yspeed_tmp[8]~92                                                                                                                                                                                                                                                                                      ; MLABCELL_X15_Y24_N36 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst9|Medium_Ball_TOP:inst7|inst1                                                                                                                                                                                                                                                                                                                ; LABCELL_X22_Y21_N36  ; 268     ; Async. clear, Latch enable ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst9|Medium_Ball_TOP:inst7|square_object:ballSquareObject|insideBracket~3                                                                                                                                                                                                                                                                       ; LABCELL_X23_Y19_N48  ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst9|Medium_Ball_TOP:inst8|ballMove:inst9|Xspeed_tmp~103                                                                                                                                                                                                                                                                                        ; LABCELL_X18_Y15_N30  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst9|Medium_Ball_TOP:inst8|ballMove:inst9|Yspeed_tmp[17]~92                                                                                                                                                                                                                                                                                     ; LABCELL_X12_Y17_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst9|Medium_Ball_TOP:inst8|inst1                                                                                                                                                                                                                                                                                                                ; LABCELL_X16_Y19_N54  ; 268     ; Async. clear, Latch enable ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst9|Medium_Ball_TOP:inst8|square_object:ballSquareObject|insideBracket~1                                                                                                                                                                                                                                                                       ; LABCELL_X18_Y10_N36  ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst9|Medium_Ball_TOP:inst9|ballMove:inst9|Xspeed_tmp~104                                                                                                                                                                                                                                                                                        ; LABCELL_X12_Y36_N36  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst9|Medium_Ball_TOP:inst9|square_object:ballSquareObject|insideBracket~1                                                                                                                                                                                                                                                                       ; LABCELL_X12_Y39_N42  ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst9|Small_Ball_TOP:inst10|ballMove:inst9|Xspeed_tmp~102                                                                                                                                                                                                                                                                                        ; LABCELL_X27_Y22_N6   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst9|Small_Ball_TOP:inst10|ballMove:inst9|Yspeed_tmp[31]~92                                                                                                                                                                                                                                                                                     ; LABCELL_X16_Y23_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst9|Small_Ball_TOP:inst10|inst1                                                                                                                                                                                                                                                                                                                ; LABCELL_X19_Y23_N9   ; 268     ; Async. clear, Latch enable ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst9|Small_Ball_TOP:inst10|square_object:ballSquareObject|insideBracket~3                                                                                                                                                                                                                                                                       ; LABCELL_X22_Y26_N24  ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst9|Small_Ball_TOP:inst12|ballMove:inst9|Xspeed_tmp~102                                                                                                                                                                                                                                                                                        ; LABCELL_X24_Y25_N0   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst9|Small_Ball_TOP:inst12|ballMove:inst9|Yspeed_tmp[15]~92                                                                                                                                                                                                                                                                                     ; LABCELL_X12_Y25_N6   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst9|Small_Ball_TOP:inst12|inst1                                                                                                                                                                                                                                                                                                                ; LABCELL_X16_Y26_N15  ; 268     ; Async. clear, Latch enable ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst9|Small_Ball_TOP:inst12|square_object:ballSquareObject|insideBracket~3                                                                                                                                                                                                                                                                       ; LABCELL_X22_Y27_N12  ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst9|Small_Ball_TOP:inst13|ballMove:inst9|Xspeed_tmp~101                                                                                                                                                                                                                                                                                        ; LABCELL_X22_Y13_N30  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst9|Small_Ball_TOP:inst13|ballMove:inst9|Yspeed_tmp[16]~92                                                                                                                                                                                                                                                                                     ; LABCELL_X9_Y12_N18   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst9|Small_Ball_TOP:inst13|inst1                                                                                                                                                                                                                                                                                                                ; LABCELL_X13_Y13_N0   ; 390     ; Async. clear, Latch enable ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst9|Small_Ball_TOP:inst13|square_object:ballSquareObject|insideBracket~2                                                                                                                                                                                                                                                                       ; LABCELL_X24_Y16_N12  ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst9|Small_Ball_TOP:inst14|ballMove:inst9|Xspeed_tmp~102                                                                                                                                                                                                                                                                                        ; LABCELL_X23_Y12_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst9|Small_Ball_TOP:inst14|square_object:ballSquareObject|insideBracket~4                                                                                                                                                                                                                                                                       ; LABCELL_X30_Y14_N18  ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst9|Small_Ball_TOP:inst15|ballMove:inst9|Xspeed_tmp~102                                                                                                                                                                                                                                                                                        ; MLABCELL_X3_Y36_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst9|Small_Ball_TOP:inst15|ballMove:inst9|Yspeed_tmp[7]~92                                                                                                                                                                                                                                                                                      ; LABCELL_X7_Y33_N6    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst9|Small_Ball_TOP:inst15|inst1                                                                                                                                                                                                                                                                                                                ; MLABCELL_X8_Y34_N6   ; 391     ; Async. clear, Latch enable ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst9|Small_Ball_TOP:inst15|square_object:ballSquareObject|insideBracket~2                                                                                                                                                                                                                                                                       ; LABCELL_X17_Y35_N48  ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst9|Small_Ball_TOP:inst16|ballMove:inst9|Xspeed_tmp~102                                                                                                                                                                                                                                                                                        ; MLABCELL_X6_Y39_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst9|Small_Ball_TOP:inst16|square_object:ballSquareObject|insideBracket~4                                                                                                                                                                                                                                                                       ; LABCELL_X18_Y35_N54  ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst9|Small_Ball_TOP:inst17|ballMove:inst9|Xspeed_tmp~102                                                                                                                                                                                                                                                                                        ; LABCELL_X10_Y44_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst9|Small_Ball_TOP:inst17|ballMove:inst9|Yspeed_tmp[16]~92                                                                                                                                                                                                                                                                                     ; LABCELL_X11_Y36_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst9|Small_Ball_TOP:inst17|inst1                                                                                                                                                                                                                                                                                                                ; LABCELL_X10_Y39_N27  ; 390     ; Async. clear, Latch enable ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst9|Small_Ball_TOP:inst17|square_object:ballSquareObject|insideBracket~4                                                                                                                                                                                                                                                                       ; MLABCELL_X15_Y44_N18 ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst9|Small_Ball_TOP:inst18|ballMove:inst9|Xspeed_tmp~103                                                                                                                                                                                                                                                                                        ; LABCELL_X11_Y42_N0   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst9|Small_Ball_TOP:inst18|square_object:ballSquareObject|insideBracket~2                                                                                                                                                                                                                                                                       ; LABCELL_X16_Y46_N9   ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst|Big_Ball_TOP:bigBall1|ballMove:inst9|Xspeed_tmp~119                                                                                                                                                                                                                                                                                         ; MLABCELL_X25_Y32_N36 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst|Big_Ball_TOP:bigBall1|ballMove:inst9|Yspeed_tmp[15]~92                                                                                                                                                                                                                                                                                      ; LABCELL_X48_Y33_N48  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst|Big_Ball_TOP:bigBall1|inst1                                                                                                                                                                                                                                                                                                                 ; LABCELL_X40_Y30_N54  ; 268     ; Async. clear, Latch enable ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst|Big_Ball_TOP:bigBall1|square_object:ballSquareObject|insideBracket~2                                                                                                                                                                                                                                                                        ; LABCELL_X36_Y33_N36  ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst|Big_Ball_TOP:bigBall2|ballMove:inst9|Xspeed_tmp~103                                                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y35_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst|Big_Ball_TOP:bigBall2|ballMove:inst9|Yspeed_tmp[17]~92                                                                                                                                                                                                                                                                                      ; MLABCELL_X25_Y39_N54 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst|Big_Ball_TOP:bigBall2|inst1                                                                                                                                                                                                                                                                                                                 ; LABCELL_X30_Y39_N6   ; 268     ; Async. clear, Latch enable ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst|Big_Ball_TOP:bigBall2|square_object:ballSquareObject|insideBracket~3                                                                                                                                                                                                                                                                        ; MLABCELL_X34_Y36_N24 ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst|Huge_Ball_TOP:inst2|ballMove:inst9|Xspeed_tmp~103                                                                                                                                                                                                                                                                                           ; LABCELL_X30_Y31_N33  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst|Huge_Ball_TOP:inst2|ballMove:inst9|Yspeed_tmp[9]~0                                                                                                                                                                                                                                                                                          ; LABCELL_X45_Y27_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst|Huge_Ball_TOP:inst2|inst1                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X34_Y29_N51 ; 222     ; Async. clear, Latch enable ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst|Huge_Ball_TOP:inst2|square_object:ballSquareObject|insideBracket~1                                                                                                                                                                                                                                                                          ; MLABCELL_X25_Y30_N57 ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst|Medium_Ball_TOP:inst11|ballMove:inst9|Xspeed_tmp~104                                                                                                                                                                                                                                                                                        ; MLABCELL_X28_Y48_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst|Medium_Ball_TOP:inst11|ballMove:inst9|Yspeed_tmp[2]~92                                                                                                                                                                                                                                                                                      ; LABCELL_X23_Y39_N21  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst|Medium_Ball_TOP:inst11|inst1                                                                                                                                                                                                                                                                                                                ; MLABCELL_X28_Y40_N42 ; 402     ; Async. clear, Latch enable ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst|Medium_Ball_TOP:inst11|square_object:ballSquareObject|insideBracket~2                                                                                                                                                                                                                                                                       ; MLABCELL_X28_Y45_N36 ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst|Medium_Ball_TOP:inst7|ballMove:inst9|Xspeed_tmp~118                                                                                                                                                                                                                                                                                         ; LABCELL_X33_Y27_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst|Medium_Ball_TOP:inst7|ballMove:inst9|Yspeed_tmp[27]~92                                                                                                                                                                                                                                                                                      ; MLABCELL_X47_Y33_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst|Medium_Ball_TOP:inst7|inst1                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X39_Y30_N3  ; 268     ; Async. clear, Latch enable ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst|Medium_Ball_TOP:inst7|square_object:ballSquareObject|insideBracket~3                                                                                                                                                                                                                                                                        ; LABCELL_X36_Y31_N36  ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst|Medium_Ball_TOP:inst8|ballMove:inst9|Xspeed_tmp~103                                                                                                                                                                                                                                                                                         ; MLABCELL_X39_Y20_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst|Medium_Ball_TOP:inst8|ballMove:inst9|Yspeed_tmp[15]~92                                                                                                                                                                                                                                                                                      ; LABCELL_X51_Y31_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst|Medium_Ball_TOP:inst8|inst1                                                                                                                                                                                                                                                                                                                 ; LABCELL_X40_Y30_N36  ; 268     ; Async. clear, Latch enable ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst|Medium_Ball_TOP:inst8|square_object:ballSquareObject|insideBracket~1                                                                                                                                                                                                                                                                        ; MLABCELL_X52_Y26_N48 ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst|Medium_Ball_TOP:inst9|ballMove:inst9|Xspeed_tmp~103                                                                                                                                                                                                                                                                                         ; LABCELL_X37_Y38_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst|Medium_Ball_TOP:inst9|square_object:ballSquareObject|insideBracket~1                                                                                                                                                                                                                                                                        ; LABCELL_X37_Y41_N42  ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst|Small_Ball_TOP:inst10|ballMove:inst9|Xspeed_tmp~102                                                                                                                                                                                                                                                                                         ; LABCELL_X35_Y21_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst|Small_Ball_TOP:inst10|ballMove:inst9|Yspeed_tmp[22]~92                                                                                                                                                                                                                                                                                      ; LABCELL_X42_Y26_N48  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst|Small_Ball_TOP:inst10|inst1                                                                                                                                                                                                                                                                                                                 ; LABCELL_X42_Y25_N36  ; 268     ; Async. clear, Latch enable ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst|Small_Ball_TOP:inst10|square_object:ballSquareObject|insideBracket~3                                                                                                                                                                                                                                                                        ; LABCELL_X36_Y27_N18  ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst|Small_Ball_TOP:inst12|ballMove:inst9|Xspeed_tmp~102                                                                                                                                                                                                                                                                                         ; LABCELL_X35_Y26_N57  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst|Small_Ball_TOP:inst12|ballMove:inst9|Yspeed_tmp[12]~92                                                                                                                                                                                                                                                                                      ; LABCELL_X42_Y33_N6   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst|Small_Ball_TOP:inst12|inst1                                                                                                                                                                                                                                                                                                                 ; LABCELL_X37_Y28_N27  ; 268     ; Async. clear, Latch enable ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst|Small_Ball_TOP:inst12|square_object:ballSquareObject|insideBracket~3                                                                                                                                                                                                                                                                        ; LABCELL_X37_Y36_N18  ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst|Small_Ball_TOP:inst13|ballMove:inst9|Xspeed_tmp~102                                                                                                                                                                                                                                                                                         ; LABCELL_X45_Y24_N6   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst|Small_Ball_TOP:inst13|ballMove:inst9|Yspeed_tmp[10]~92                                                                                                                                                                                                                                                                                      ; LABCELL_X51_Y28_N48  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst|Small_Ball_TOP:inst13|square_object:ballSquareObject|insideBracket~2                                                                                                                                                                                                                                                                        ; LABCELL_X51_Y24_N18  ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst|Small_Ball_TOP:inst14|ballMove:inst9|Xspeed_tmp~102                                                                                                                                                                                                                                                                                         ; LABCELL_X46_Y21_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst|Small_Ball_TOP:inst14|inst1                                                                                                                                                                                                                                                                                                                 ; LABCELL_X46_Y26_N24  ; 402     ; Async. clear, Latch enable ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst|Small_Ball_TOP:inst14|square_object:ballSquareObject|insideBracket~4                                                                                                                                                                                                                                                                        ; LABCELL_X50_Y26_N18  ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst|Small_Ball_TOP:inst15|ballMove:inst9|Xspeed_tmp~102                                                                                                                                                                                                                                                                                         ; LABCELL_X43_Y39_N36  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst|Small_Ball_TOP:inst15|ballMove:inst9|Yspeed_tmp[25]~92                                                                                                                                                                                                                                                                                      ; LABCELL_X27_Y43_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst|Small_Ball_TOP:inst15|square_object:ballSquareObject|insideBracket~2                                                                                                                                                                                                                                                                        ; LABCELL_X37_Y39_N9   ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst|Small_Ball_TOP:inst16|ballMove:inst9|Xspeed_tmp~102                                                                                                                                                                                                                                                                                         ; LABCELL_X36_Y40_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst|Small_Ball_TOP:inst16|inst1                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X34_Y42_N48 ; 402     ; Async. clear, Latch enable ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst|Small_Ball_TOP:inst16|square_object:ballSquareObject|insideBracket~4                                                                                                                                                                                                                                                                        ; LABCELL_X37_Y39_N0   ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst|Small_Ball_TOP:inst17|ballMove:inst9|Xspeed_tmp~102                                                                                                                                                                                                                                                                                         ; LABCELL_X30_Y45_N0   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst|Small_Ball_TOP:inst17|ballMove:inst9|Yspeed_tmp[8]~92                                                                                                                                                                                                                                                                                       ; LABCELL_X23_Y40_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst|Small_Ball_TOP:inst17|square_object:ballSquareObject|insideBracket~2                                                                                                                                                                                                                                                                        ; MLABCELL_X34_Y47_N21 ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst|Small_Ball_TOP:inst18|ballMove:inst9|Xspeed_tmp~104                                                                                                                                                                                                                                                                                         ; LABCELL_X24_Y45_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst|Small_Ball_TOP:inst18|inst1                                                                                                                                                                                                                                                                                                                 ; LABCELL_X27_Y45_N48  ; 402     ; Async. clear, Latch enable ; no     ; --                   ; --               ; --                        ;
; balls_TOP:inst|Small_Ball_TOP:inst18|square_object:ballSquareObject|insideBracket~4                                                                                                                                                                                                                                                                        ; MLABCELL_X34_Y47_N18 ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; blinkClk:inst3|LessThan0~4                                                                                                                                                                                                                                                                                                                                 ; MLABCELL_X52_Y1_N15  ; 27      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; gameControllerTop:gameControllerTop|Xspeed_const:inst11|lpm_constant:LPM_CONSTANT_component|lpm_constant_3f8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[10]~0                                                                                                                                                                                         ; LABCELL_X2_Y2_N15    ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gameControllerTop:gameControllerTop|Xspeed_const:inst11|lpm_constant:LPM_CONSTANT_component|lpm_constant_3f8:ag|sld_mod_ram_rom:mgl_prim1|process_0~0                                                                                                                                                                                                      ; LABCELL_X2_Y2_N12    ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gameControllerTop:gameControllerTop|Xspeed_const:inst11|lpm_constant:LPM_CONSTANT_component|lpm_constant_3f8:ag|sld_mod_ram_rom:mgl_prim1|process_1~0                                                                                                                                                                                                      ; LABCELL_X2_Y2_N0     ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; gameControllerTop:gameControllerTop|Xspeed_const:inst11|lpm_constant:LPM_CONSTANT_component|lpm_constant_3f8:ag|sld_mod_ram_rom:mgl_prim1|sdr~0                                                                                                                                                                                                            ; LABCELL_X2_Y2_N45    ; 18      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; gameControllerTop:gameControllerTop|Xspeed_const:inst11|lpm_constant:LPM_CONSTANT_component|lpm_constant_3f8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[2]~2                                                                                                                                                 ; LABCELL_X1_Y9_N42    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gameControllerTop:gameControllerTop|Xspeed_const:inst11|lpm_constant:LPM_CONSTANT_component|lpm_constant_3f8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[2]~1                                                                                                                                            ; LABCELL_X1_Y9_N45    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gameControllerTop:gameControllerTop|Yspeed_const:inst12|lpm_constant:LPM_CONSTANT_component|lpm_constant_4f8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[0]~0                                                                                                                                                                                          ; LABCELL_X7_Y2_N15    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gameControllerTop:gameControllerTop|Yspeed_const:inst12|lpm_constant:LPM_CONSTANT_component|lpm_constant_4f8:ag|sld_mod_ram_rom:mgl_prim1|process_0~0                                                                                                                                                                                                      ; LABCELL_X7_Y2_N33    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gameControllerTop:gameControllerTop|Yspeed_const:inst12|lpm_constant:LPM_CONSTANT_component|lpm_constant_4f8:ag|sld_mod_ram_rom:mgl_prim1|process_1~0                                                                                                                                                                                                      ; LABCELL_X2_Y2_N9     ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; gameControllerTop:gameControllerTop|Yspeed_const:inst12|lpm_constant:LPM_CONSTANT_component|lpm_constant_4f8:ag|sld_mod_ram_rom:mgl_prim1|sdr~0                                                                                                                                                                                                            ; LABCELL_X7_Y2_N9     ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; gameControllerTop:gameControllerTop|Yspeed_const:inst12|lpm_constant:LPM_CONSTANT_component|lpm_constant_4f8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[1]~1                                                                                                                                                 ; MLABCELL_X15_Y1_N42  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gameControllerTop:gameControllerTop|Yspeed_const:inst12|lpm_constant:LPM_CONSTANT_component|lpm_constant_4f8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]~1                                                                                                                                            ; MLABCELL_X15_Y1_N45  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gameControllerTop:gameControllerTop|gameStateMachine:inst|cur_st.playMode                                                                                                                                                                                                                                                                                  ; FF_X31_Y11_N41       ; 47      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; gameControllerTop:gameControllerTop|gameStateMachine:inst|immortalTimer[2]~0                                                                                                                                                                                                                                                                               ; LABCELL_X42_Y11_N15  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gameControllerTop:gameControllerTop|gameStateMachine:inst|ropeX[10]~0                                                                                                                                                                                                                                                                                      ; LABCELL_X31_Y11_N54  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gameControllerTop:gameControllerTop|randomLocation:inst27|LessThan0~2                                                                                                                                                                                                                                                                                      ; LABCELL_X24_Y20_N39  ; 14      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; gameControllerTop:gameControllerTop|randomLocation:inst27|always0~0                                                                                                                                                                                                                                                                                        ; LABCELL_X33_Y30_N6   ; 26      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gameControllerTop:gameControllerTop|randomLocation:inst3|always0~0                                                                                                                                                                                                                                                                                         ; LABCELL_X17_Y19_N51  ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gameControllerTop:gameControllerTop|randomLocation:inst4|always0~0                                                                                                                                                                                                                                                                                         ; LABCELL_X61_Y21_N6   ; 26      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gameControllerTop:gameControllerTop|randomPresent:inst6|always0~0                                                                                                                                                                                                                                                                                          ; LABCELL_X45_Y11_N30  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pResetAND                                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X31_Y8_N30   ; 64      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; playerMove:playerMove|Xspeed[1]~1                                                                                                                                                                                                                                                                                                                          ; LABCELL_X31_Y9_N39   ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; playerMove:playerMove|always0~0                                                                                                                                                                                                                                                                                                                            ; LABCELL_X31_Y9_N45   ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; playerMove:playerMove|topLeftX_tmp[5]~5                                                                                                                                                                                                                                                                                                                    ; LABCELL_X31_Y9_N48   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; resetN                                                                                                                                                                                                                                                                                                                                                     ; PIN_AJ4              ; 1279    ; Async. clear               ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; resetN                                                                                                                                                                                                                                                                                                                                                     ; PIN_AJ4              ; 580     ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; ropeMove:ropeMove|always0~0                                                                                                                                                                                                                                                                                                                                ; LABCELL_X43_Y14_N27  ; 24      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; secClk:inst1|LessThan0~4                                                                                                                                                                                                                                                                                                                                   ; MLABCELL_X39_Y50_N57 ; 28      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                   ; FF_X3_Y1_N41         ; 198     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]~3                      ; LABCELL_X2_Y5_N33    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                           ; FF_X3_Y2_N17         ; 96      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_tdo_mux~0                             ; LABCELL_X1_Y7_N51    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~0           ; LABCELL_X2_Y5_N9     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~3                           ; LABCELL_X4_Y6_N3     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~5                           ; LABCELL_X4_Y6_N6     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]~8                           ; LABCELL_X4_Y6_N9     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[4][0]~10                          ; LABCELL_X4_Y6_N48    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[5][0]~12                          ; LABCELL_X4_Y6_N51    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[6][0]~14                          ; LABCELL_X4_Y6_N12    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[7][0]~16                          ; LABCELL_X4_Y6_N15    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[8][0]~18                          ; LABCELL_X4_Y6_N54    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[9][0]~20                          ; LABCELL_X4_Y6_N0     ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[9][4]                             ; FF_X8_Y4_N17         ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[9][7]                             ; FF_X8_Y4_N44         ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[12]~2                            ; LABCELL_X2_Y4_N27    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~20                            ; MLABCELL_X3_Y5_N51   ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~1              ; LABCELL_X4_Y1_N36    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~2                                ; LABCELL_X4_Y1_N24    ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                      ; LABCELL_X12_Y5_N18   ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]~2                    ; LABCELL_X12_Y2_N18   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~3                    ; LABCELL_X12_Y2_N0    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]~4                    ; LABCELL_X12_Y2_N30   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[4][0]~5                    ; LABCELL_X12_Y2_N12   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[5][0]~6                    ; LABCELL_X12_Y2_N15   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[6][0]~7                    ; LABCELL_X12_Y2_N33   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[7][0]~8                    ; LABCELL_X12_Y2_N54   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[8][0]~9                    ; MLABCELL_X8_Y5_N12   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[9][0]~10                   ; LABCELL_X12_Y5_N6    ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~6      ; LABCELL_X1_Y1_N30    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~0 ; LABCELL_X1_Y1_N27    ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~1 ; LABCELL_X1_Y1_N57    ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]        ; FF_X2_Y1_N35         ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]       ; FF_X4_Y1_N8          ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]        ; FF_X1_Y1_N56         ; 159     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]        ; FF_X3_Y5_N50         ; 104     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                 ; LABCELL_X4_Y1_N57    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                       ; FF_X4_Y1_N47         ; 175     ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                     ; LABCELL_X2_Y5_N6     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated|eq_node[0]~1                                                                                                                      ; LABCELL_X11_Y6_N33   ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated|eq_node[1]~0                                                                                                                      ; LABCELL_X11_Y6_N12   ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                                                                                       ; FF_X8_Y6_N59         ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                                                                    ; FF_X10_Y5_N52        ; 5       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|cdr~0                                                                                                                                                                                                                                          ; MLABCELL_X3_Y5_N39   ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                                                   ; LABCELL_X7_Y6_N39    ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                                                                                    ; MLABCELL_X3_Y5_N18   ; 33      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                                                                                    ; MLABCELL_X3_Y5_N21   ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                                      ; FF_X12_Y6_N59        ; 131     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr                                                                                                                                                                                                                                            ; LABCELL_X4_Y7_N48    ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]~1                                                                                                                                                                                              ; MLABCELL_X3_Y5_N30   ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[2]~0                                                                                                                                                                                        ; MLABCELL_X8_Y7_N30   ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~0                                                                                                                                                                                 ; LABCELL_X7_Y6_N0     ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                                  ; LABCELL_X7_Y6_N3     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~0                                                                                                                                                      ; LABCELL_X12_Y6_N27   ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                            ; MLABCELL_X8_Y3_N18   ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_s8i:auto_generated|cout_actual                                                                 ; LABCELL_X4_Y7_N36    ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_u8i:auto_generated|cout_actual                                                                                ; LABCELL_X12_Y6_N48   ; 6       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_kri:auto_generated|cout_actual                                                                                   ; LABCELL_X13_Y6_N54   ; 1       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                                                                                             ; LABCELL_X4_Y7_N27    ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load                                                                                                                                                ; LABCELL_X4_Y7_N54    ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                                  ; MLABCELL_X8_Y3_N21   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_buf_read_reset                                                                                                                                         ; MLABCELL_X8_Y3_N12   ; 1       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_offload_shift_ena                                                                                                                                      ; LABCELL_X12_Y6_N51   ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load                                                                                                                                         ; LABCELL_X12_Y6_N30   ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[3]~5                                                                                                                                                                                                             ; MLABCELL_X3_Y5_N27   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~1                                                                                                                                                                                                        ; MLABCELL_X3_Y5_N24   ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                                                                          ; MLABCELL_X3_Y5_N6    ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[7]~0                                                                                                                                                                                                                           ; MLABCELL_X3_Y5_N12   ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_calc_reset                                                                                                                                                                                                                         ; MLABCELL_X3_Y5_N57   ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~0                                                                                                                                                                                                                     ; MLABCELL_X6_Y5_N0    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                              ; MLABCELL_X8_Y3_N9    ; 54      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; square_object:playerSquareObject|insideBracket~4                                                                                                                                                                                                                                                                                                           ; LABCELL_X36_Y15_N21  ; 14      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                         ;
+----------+----------+---------+----------------------+------------------+---------------------------+
; Name     ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------+----------+---------+----------------------+------------------+---------------------------+
; CLOCK_50 ; PIN_AF14 ; 7242    ; Global Clock         ; GCLK6            ; --                        ;
; resetN   ; PIN_AJ4  ; 1279    ; Global Clock         ; GCLK7            ; --                        ;
+----------+----------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------+
; Non-Global High Fan-Out Signals                      ;
+--------------------------------------------+---------+
; Name                                       ; Fan-Out ;
+--------------------------------------------+---------+
; VGA_Controller:VGA_Controller|StartOfFrame ; 2633    ;
; altera_internal_jtag~TCKUTAP               ; 789     ;
; resetN~input                               ; 579     ;
+--------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+---------------+----------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF  ; Location      ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+---------------+----------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_6884:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 64           ; 11           ; 64           ; 11           ; yes                    ; no                      ; yes                    ; no                      ; 704  ; 64                          ; 11                          ; 64                          ; 11                          ; 704                 ; 1           ; 0          ; None ; M10K_X5_Y3_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+---------------+----------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+---------------------------------------------------------+
; Fitter DSP Block Usage Summary                          ;
+-------------------------------------------+-------------+
; Statistic                                 ; Number Used ;
+-------------------------------------------+-------------+
; Independent 9x9                           ; 1           ;
; Two Independent 18x18                     ; 1           ;
; Independent 18x18 plus 36                 ; 1           ;
; Total number of DSP blocks                ; 3           ;
;                                           ;             ;
; Fixed Point Unsigned Multiplier           ; 3           ;
; Fixed Point Dedicated Pre-Adder           ; 1           ;
; Fixed Point Dedicated Coefficient Storage ; 1           ;
+-------------------------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+----------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                   ; Mode                      ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+----------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; playerMove:playerMove|Mult1~8          ; Two Independent 18x18     ; DSP_X32_Y10_N0 ; Unsigned            ; --                     ; no                     ; no                     ; --                     ; --                     ; --                     ; no              ; no                             ; yes                 ; yes                           ; no                           ; no                           ;
; playerMove:playerMove|Mult0~8          ; Independent 9x9           ; DSP_X32_Y6_N0  ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; playerMove:playerMove|Mult1~mult_hlmac ; Independent 18x18 plus 36 ; DSP_X32_Y8_N0  ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+----------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 53,770 / 289,320 ( 19 % ) ;
; C12 interconnects                           ; 925 / 13,420 ( 7 % )      ;
; C2 interconnects                            ; 17,063 / 119,108 ( 14 % ) ;
; C4 interconnects                            ; 9,744 / 56,300 ( 17 % )   ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 4,729 / 289,320 ( 2 % )   ;
; Global clocks                               ; 2 / 16 ( 13 % )           ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 20,047 / 84,580 ( 24 % )  ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 958 / 12,676 ( 8 % )      ;
; R14/C12 interconnect drivers                ; 1,552 / 20,720 ( 7 % )    ;
; R3 interconnects                            ; 20,408 / 130,992 ( 16 % ) ;
; R6 interconnects                            ; 30,224 / 266,960 ( 11 % ) ;
; Spine clocks                                ; 22 / 360 ( 6 % )          ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 64           ; 0            ; 64           ; 0            ; 0            ; 68        ; 64           ; 0            ; 68        ; 68        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 68           ; 4            ; 68           ; 68           ; 0         ; 4            ; 68           ; 0         ; 0         ; 68           ; 68           ; 68           ; 68           ; 68           ; 68           ; 68           ; 68           ; 68           ; 68           ; 68           ; 68           ; 68           ; 68           ; 68           ; 68           ; 68           ; 68           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; VGA_G[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_HS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_BLANK_N         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_VS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_CLK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_SYNC_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; resetN              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PS2_CLK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PS2_DAT             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Active Serial x1            ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                      ;
+-------------------------+----------------------+-------------------+
; Source Clock(s)         ; Destination Clock(s) ; Delay Added in ns ;
+-------------------------+----------------------+-------------------+
; altera_reserved_tck     ; altera_reserved_tck  ; 820.3             ;
; CLOCK_50                ; CLOCK_50             ; 481.2             ;
; altera_reserved_tck,I/O ; altera_reserved_tck  ; 32.4              ;
+-------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                          ; Destination Register                                                                                                                                                                                                                                                                                                                                ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]                                                                                                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[0]                                                                                                                                                                                         ; 1.652             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]         ; 1.378             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[9][9]                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[0]                                                                                                                                                                                         ; 1.350             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                 ; 1.330             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]         ; 1.300             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                 ; 1.156             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                 ; 1.156             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                 ; 1.156             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                 ; 1.156             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                 ; 1.156             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                 ; 1.156             ;
; gameControllerTop:gameControllerTop|Xspeed_const:inst11|lpm_constant:LPM_CONSTANT_component|lpm_constant_3f8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[4]                                                                                                                                                                                         ; gameControllerTop:gameControllerTop|Xspeed_const:inst11|lpm_constant:LPM_CONSTANT_component|lpm_constant_3f8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[4]                                                                                                                                                                                     ; 1.107             ;
; TOP_KBD_DEMOALL:TOP_KBD|spaceBarConst:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_mb8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[0]                                                                                                                                                                                                      ; TOP_KBD_DEMOALL:TOP_KBD|spaceBarConst:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_mb8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[0]                                                                                                                                                                                                ; 1.097             ;
; TOP_KBD_DEMOALL:TOP_KBD|spaceBarConst:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_mb8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[0]                                                                                                                                                                                                     ; TOP_KBD_DEMOALL:TOP_KBD|spaceBarConst:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_mb8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[0]                                                                                                                                                                                                 ; 1.097             ;
; TOP_KBD_DEMOALL:TOP_KBD|spaceBarConst:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_mb8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[5]                                                                                                                                                                                                      ; TOP_KBD_DEMOALL:TOP_KBD|spaceBarConst:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_mb8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[5]                                                                                                                                                                                                ; 1.097             ;
; gameControllerTop:gameControllerTop|Xspeed_const:inst11|lpm_constant:LPM_CONSTANT_component|lpm_constant_3f8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[1]                                                                                                                                                                                          ; gameControllerTop:gameControllerTop|Xspeed_const:inst11|lpm_constant:LPM_CONSTANT_component|lpm_constant_3f8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[1]                                                                                                                                                                                    ; 1.096             ;
; gameControllerTop:gameControllerTop|Xspeed_const:inst11|lpm_constant:LPM_CONSTANT_component|lpm_constant_3f8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[1]                                                                                                                                                                                         ; gameControllerTop:gameControllerTop|Xspeed_const:inst11|lpm_constant:LPM_CONSTANT_component|lpm_constant_3f8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[1]                                                                                                                                                                                     ; 1.096             ;
; gameControllerTop:gameControllerTop|Xspeed_const:inst11|lpm_constant:LPM_CONSTANT_component|lpm_constant_3f8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[5]                                                                                                                                                                                         ; gameControllerTop:gameControllerTop|Xspeed_const:inst11|lpm_constant:LPM_CONSTANT_component|lpm_constant_3f8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[5]                                                                                                                                                                                     ; 1.094             ;
; gameControllerTop:gameControllerTop|Xspeed_const:inst11|lpm_constant:LPM_CONSTANT_component|lpm_constant_3f8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[5]                                                                                                                                                                                          ; gameControllerTop:gameControllerTop|Xspeed_const:inst11|lpm_constant:LPM_CONSTANT_component|lpm_constant_3f8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[5]                                                                                                                                                                                    ; 1.094             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_8[3]                                                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[0]                                                                                                                                                                                         ; 1.091             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[9][6]                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[0]                                                                                                                                                                                         ; 1.091             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[9][1]                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[0]                                                                                                                                                                                         ; 1.091             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[0]                                                                                                                                                                                         ; 1.091             ;
; TOP_KBD_DEMOALL:TOP_KBD|spaceBarConst:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_mb8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[3]                                                                                                                                                                                                      ; TOP_KBD_DEMOALL:TOP_KBD|spaceBarConst:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_mb8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[3]                                                                                                                                                                                                ; 1.082             ;
; gameControllerTop:gameControllerTop|Xspeed_const:inst11|lpm_constant:LPM_CONSTANT_component|lpm_constant_3f8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[4]                                                                                                                                                                                          ; gameControllerTop:gameControllerTop|Xspeed_const:inst11|lpm_constant:LPM_CONSTANT_component|lpm_constant_3f8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[4]                                                                                                                                                                                    ; 1.080             ;
; TOP_KBD_DEMOALL:TOP_KBD|spaceBarConst:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_mb8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[2]                                                                                                                                                        ; TOP_KBD_DEMOALL:TOP_KBD|spaceBarConst:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_mb8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[1]                                                                                                                                                        ; 1.079             ;
; gameControllerTop:gameControllerTop|Xspeed_const:inst11|lpm_constant:LPM_CONSTANT_component|lpm_constant_3f8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[2]                                                                                                                                            ; gameControllerTop:gameControllerTop|Xspeed_const:inst11|lpm_constant:LPM_CONSTANT_component|lpm_constant_3f8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[1]                                                                                                                                            ; 1.079             ;
; gameControllerTop:gameControllerTop|Yspeed_const:inst12|lpm_constant:LPM_CONSTANT_component|lpm_constant_4f8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[5]                                                                                                                                                                                         ; gameControllerTop:gameControllerTop|Yspeed_const:inst12|lpm_constant:LPM_CONSTANT_component|lpm_constant_4f8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[5]                                                                                                                                                                                     ; 1.074             ;
; gameControllerTop:gameControllerTop|Yspeed_const:inst12|lpm_constant:LPM_CONSTANT_component|lpm_constant_4f8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[1]                                                                                                                                                                                         ; gameControllerTop:gameControllerTop|Yspeed_const:inst12|lpm_constant:LPM_CONSTANT_component|lpm_constant_4f8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[1]                                                                                                                                                                                     ; 1.070             ;
; gameControllerTop:gameControllerTop|Yspeed_const:inst12|lpm_constant:LPM_CONSTANT_component|lpm_constant_4f8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[1]                                                                                                                                                                                          ; gameControllerTop:gameControllerTop|Yspeed_const:inst12|lpm_constant:LPM_CONSTANT_component|lpm_constant_4f8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[1]                                                                                                                                                                                    ; 1.070             ;
; TOP_KBD_DEMOALL:TOP_KBD|spaceBarConst:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_mb8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[3]                                                                                                                                                                                                     ; TOP_KBD_DEMOALL:TOP_KBD|spaceBarConst:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_mb8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[3]                                                                                                                                                                                                 ; 1.070             ;
; gameControllerTop:gameControllerTop|Yspeed_const:inst12|lpm_constant:LPM_CONSTANT_component|lpm_constant_4f8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[4]                                                                                                                                                                                          ; gameControllerTop:gameControllerTop|Yspeed_const:inst12|lpm_constant:LPM_CONSTANT_component|lpm_constant_4f8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[4]                                                                                                                                                                                    ; 1.066             ;
; TOP_KBD_DEMOALL:TOP_KBD|rightArrowConst:inst1|lpm_constant:LPM_CONSTANT_component|lpm_constant_hi8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:no_name_gen:info_rom_sr|word_counter[2]                                                                                                                                                   ; TOP_KBD_DEMOALL:TOP_KBD|rightArrowConst:inst1|lpm_constant:LPM_CONSTANT_component|lpm_constant_hi8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:no_name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                                   ; 1.064             ;
; TOP_KBD_DEMOALL:TOP_KBD|spaceBarConst:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_mb8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[5]                                                                                                                                                                                                     ; TOP_KBD_DEMOALL:TOP_KBD|spaceBarConst:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_mb8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[5]                                                                                                                                                                                                 ; 1.063             ;
; TOP_KBD_DEMOALL:TOP_KBD|rightArrowConst:inst1|lpm_constant:LPM_CONSTANT_component|lpm_constant_hi8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:no_name_gen:info_rom_sr|word_counter[1]                                                                                                                                                   ; TOP_KBD_DEMOALL:TOP_KBD|rightArrowConst:inst1|lpm_constant:LPM_CONSTANT_component|lpm_constant_hi8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:no_name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                                   ; 1.063             ;
; gameControllerTop:gameControllerTop|Yspeed_const:inst12|lpm_constant:LPM_CONSTANT_component|lpm_constant_4f8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                            ; gameControllerTop:gameControllerTop|Yspeed_const:inst12|lpm_constant:LPM_CONSTANT_component|lpm_constant_4f8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[1]                                                                                                                                            ; 1.061             ;
; gameControllerTop:gameControllerTop|Yspeed_const:inst12|lpm_constant:LPM_CONSTANT_component|lpm_constant_4f8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[5]                                                                                                                                                                                          ; gameControllerTop:gameControllerTop|Yspeed_const:inst12|lpm_constant:LPM_CONSTANT_component|lpm_constant_4f8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[5]                                                                                                                                                                                    ; 1.059             ;
; TOP_KBD_DEMOALL:TOP_KBD|leftArrowConst:inst2|lpm_constant:LPM_CONSTANT_component|lpm_constant_rc8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[2]                                                                                                                                                       ; TOP_KBD_DEMOALL:TOP_KBD|leftArrowConst:inst2|lpm_constant:LPM_CONSTANT_component|lpm_constant_rc8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                                       ; 1.058             ;
; gameControllerTop:gameControllerTop|Yspeed_const:inst12|lpm_constant:LPM_CONSTANT_component|lpm_constant_4f8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[4]                                                                                                                                                                                         ; gameControllerTop:gameControllerTop|Yspeed_const:inst12|lpm_constant:LPM_CONSTANT_component|lpm_constant_4f8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[4]                                                                                                                                                                                     ; 1.055             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[1]                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                 ; 1.015             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_u8i:auto_generated|counter_reg_bit[0]                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[12]                                                                                                            ; 1.009             ;
; TOP_KBD_DEMOALL:TOP_KBD|rightArrowConst:inst1|lpm_constant:LPM_CONSTANT_component|lpm_constant_hi8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:no_name_gen:info_rom_sr|word_counter[0]                                                                                                                                                   ; TOP_KBD_DEMOALL:TOP_KBD|rightArrowConst:inst1|lpm_constant:LPM_CONSTANT_component|lpm_constant_hi8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:no_name_gen:info_rom_sr|WORD_SR[1]                                                                                                                                                   ; 1.001             ;
; TOP_KBD_DEMOALL:TOP_KBD|rightArrowConst:inst1|lpm_constant:LPM_CONSTANT_component|lpm_constant_hi8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[2]                                                                                                                                                                                                    ; TOP_KBD_DEMOALL:TOP_KBD|rightArrowConst:inst1|lpm_constant:LPM_CONSTANT_component|lpm_constant_hi8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[2]                                                                                                                                                                                              ; 0.999             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_s8i:auto_generated|counter_reg_bit[0]                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[10]                                                                                                               ; 0.996             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[7]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[6]                        ; 0.994             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                        ; 0.994             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                        ; 0.994             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                        ; 0.994             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                        ; 0.994             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[5]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]                        ; 0.994             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[6]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[5]                        ; 0.994             ;
; TOP_KBD_DEMOALL:TOP_KBD|rightArrowConst:inst1|lpm_constant:LPM_CONSTANT_component|lpm_constant_hi8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[5]                                                                                                                                                                                                    ; TOP_KBD_DEMOALL:TOP_KBD|rightArrowConst:inst1|lpm_constant:LPM_CONSTANT_component|lpm_constant_hi8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[5]                                                                                                                                                                                              ; 0.988             ;
; TOP_KBD_DEMOALL:TOP_KBD|rightArrowConst:inst1|lpm_constant:LPM_CONSTANT_component|lpm_constant_hi8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[4]                                                                                                                                                                                                    ; TOP_KBD_DEMOALL:TOP_KBD|rightArrowConst:inst1|lpm_constant:LPM_CONSTANT_component|lpm_constant_hi8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[4]                                                                                                                                                                                              ; 0.988             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[3]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2]                     ; 0.986             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_u8i:auto_generated|counter_reg_bit[3]                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[12]                                                                                                            ; 0.985             ;
; TOP_KBD_DEMOALL:TOP_KBD|rightArrowConst:inst1|lpm_constant:LPM_CONSTANT_component|lpm_constant_hi8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[8]                                                                                                                                                                                                   ; TOP_KBD_DEMOALL:TOP_KBD|rightArrowConst:inst1|lpm_constant:LPM_CONSTANT_component|lpm_constant_hi8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[8]                                                                                                                                                                                               ; 0.983             ;
; TOP_KBD_DEMOALL:TOP_KBD|rightArrowConst:inst1|lpm_constant:LPM_CONSTANT_component|lpm_constant_hi8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[2]                                                                                                                                                                                                   ; TOP_KBD_DEMOALL:TOP_KBD|rightArrowConst:inst1|lpm_constant:LPM_CONSTANT_component|lpm_constant_hi8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[2]                                                                                                                                                                                               ; 0.974             ;
; TOP_KBD_DEMOALL:TOP_KBD|rightArrowConst:inst1|lpm_constant:LPM_CONSTANT_component|lpm_constant_hi8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[5]                                                                                                                                                                                                   ; TOP_KBD_DEMOALL:TOP_KBD|rightArrowConst:inst1|lpm_constant:LPM_CONSTANT_component|lpm_constant_hi8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[5]                                                                                                                                                                                               ; 0.974             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[1]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[0]                     ; 0.974             ;
; TOP_KBD_DEMOALL:TOP_KBD|rightArrowConst:inst1|lpm_constant:LPM_CONSTANT_component|lpm_constant_hi8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[6]                                                                                                                                                                                                    ; TOP_KBD_DEMOALL:TOP_KBD|rightArrowConst:inst1|lpm_constant:LPM_CONSTANT_component|lpm_constant_hi8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[6]                                                                                                                                                                                              ; 0.972             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_s8i:auto_generated|counter_reg_bit[3]                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[10]                                                                                                               ; 0.972             ;
; TOP_KBD_DEMOALL:TOP_KBD|rightArrowConst:inst1|lpm_constant:LPM_CONSTANT_component|lpm_constant_hi8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[6]                                                                                                                                                                                                   ; TOP_KBD_DEMOALL:TOP_KBD|rightArrowConst:inst1|lpm_constant:LPM_CONSTANT_component|lpm_constant_hi8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[6]                                                                                                                                                                                               ; 0.967             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_u8i:auto_generated|counter_reg_bit[2]                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[12]                                                                                                            ; 0.963             ;
; TOP_KBD_DEMOALL:TOP_KBD|spaceBarConst:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_mb8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                                        ; TOP_KBD_DEMOALL:TOP_KBD|spaceBarConst:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_mb8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[0]                                                                                                                                                        ; 0.959             ;
; TOP_KBD_DEMOALL:TOP_KBD|rightArrowConst:inst1|lpm_constant:LPM_CONSTANT_component|lpm_constant_hi8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[4]                                                                                                                                                                                                   ; TOP_KBD_DEMOALL:TOP_KBD|rightArrowConst:inst1|lpm_constant:LPM_CONSTANT_component|lpm_constant_hi8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[4]                                                                                                                                                                                               ; 0.959             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[11]                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                    ; 0.956             ;
; Presents_TOP:inst16|present_top:inst5|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[1]                                                                                                                                            ; Presents_TOP:inst16|present_top:inst5|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[0]                                                                                                                                            ; 0.952             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[12]                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                    ; 0.952             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[3]                                                                                                                                                                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[2]                                                                                                                                                                                                    ; 0.951             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[6] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2] ; 0.951             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2] ; 0.951             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2] ; 0.951             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2] ; 0.951             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_s8i:auto_generated|counter_reg_bit[1]                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[10]                                                                                                               ; 0.951             ;
; Presents_TOP:inst16|present_top:inst5|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                            ; Presents_TOP:inst16|present_top:inst5|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[0]                                                                                                                                            ; 0.950             ;
; gameControllerTop:gameControllerTop|Xspeed_const:inst11|lpm_constant:LPM_CONSTANT_component|lpm_constant_3f8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[0]                                                                                                                                            ; gameControllerTop:gameControllerTop|Xspeed_const:inst11|lpm_constant:LPM_CONSTANT_component|lpm_constant_3f8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[0]                                                                                                                                            ; 0.947             ;
; Presents_TOP:inst16|present_top:inst3|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[8]                                                                                                                                                                                          ; Presents_TOP:inst16|present_top:inst3|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[8]                                                                                                                                                                                    ; 0.946             ;
; Presents_TOP:inst16|present_top:inst3|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[6]                                                                                                                                                                                          ; Presents_TOP:inst16|present_top:inst3|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[6]                                                                                                                                                                                    ; 0.946             ;
; gameControllerTop:gameControllerTop|Xspeed_const:inst11|lpm_constant:LPM_CONSTANT_component|lpm_constant_3f8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[1]                                                                                                                                                 ; gameControllerTop:gameControllerTop|Xspeed_const:inst11|lpm_constant:LPM_CONSTANT_component|lpm_constant_3f8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[0]                                                                                                                                            ; 0.940             ;
; gameControllerTop:gameControllerTop|Xspeed_const:inst11|lpm_constant:LPM_CONSTANT_component|lpm_constant_3f8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[3]                                                                                                                                                                                         ; gameControllerTop:gameControllerTop|Xspeed_const:inst11|lpm_constant:LPM_CONSTANT_component|lpm_constant_3f8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[3]                                                                                                                                                                                     ; 0.940             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[10]                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                    ; 0.940             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]               ; 0.938             ;
; Presents_TOP:inst16|present_top:inst5|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[1]                                                                                                                                                 ; Presents_TOP:inst16|present_top:inst5|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[0]                                                                                                                                            ; 0.938             ;
; TOP_KBD_DEMOALL:TOP_KBD|rightArrowConst:inst1|lpm_constant:LPM_CONSTANT_component|lpm_constant_hi8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:no_name_gen:info_rom_sr|WORD_SR[1]                                                                                                                                                        ; TOP_KBD_DEMOALL:TOP_KBD|rightArrowConst:inst1|lpm_constant:LPM_CONSTANT_component|lpm_constant_hi8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:no_name_gen:info_rom_sr|WORD_SR[0]                                                                                                                                                   ; 0.937             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[5]                                                                                                                                                                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[4]                                                                                                                                                                                                    ; 0.936             ;
; Presents_TOP:inst16|present_top:inst4|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[11]                                                                                                                                                                                         ; Presents_TOP:inst16|present_top:inst4|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[11]                                                                                                                                                                                   ; 0.936             ;
; gameControllerTop:gameControllerTop|Xspeed_const:inst11|lpm_constant:LPM_CONSTANT_component|lpm_constant_3f8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[3]                                                                                                                                                                                          ; gameControllerTop:gameControllerTop|Xspeed_const:inst11|lpm_constant:LPM_CONSTANT_component|lpm_constant_3f8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[3]                                                                                                                                                                                    ; 0.935             ;
; Presents_TOP:inst16|present_top:inst3|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[7]                                                                                                                                                                                          ; Presents_TOP:inst16|present_top:inst3|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[7]                                                                                                                                                                                    ; 0.934             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[1]                                                                                                                                                                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[0]                                                                                                                                                                                                    ; 0.933             ;
; gameControllerTop:gameControllerTop|Xspeed_const:inst11|lpm_constant:LPM_CONSTANT_component|lpm_constant_3f8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[1]                                                                                                                                            ; gameControllerTop:gameControllerTop|Xspeed_const:inst11|lpm_constant:LPM_CONSTANT_component|lpm_constant_3f8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[0]                                                                                                                                            ; 0.932             ;
; Presents_TOP:inst16|present_top:inst3|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[3]                                                                                                                                                 ; Presents_TOP:inst16|present_top:inst3|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[2]                                                                                                                                            ; 0.931             ;
; Presents_TOP:inst16|present_top:inst3|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[2]                                                                                                                                                 ; Presents_TOP:inst16|present_top:inst3|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[1]                                                                                                                                            ; 0.931             ;
; Presents_TOP:inst16|present_top:inst3|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[1]                                                                                                                                                 ; Presents_TOP:inst16|present_top:inst3|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[0]                                                                                                                                            ; 0.930             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[9]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[8]                        ; 0.930             ;
; Presents_TOP:inst16|present_top:inst5|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[2]                                                                                                                                            ; Presents_TOP:inst16|present_top:inst5|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[1]                                                                                                                                            ; 0.928             ;
; TOP_KBD_DEMOALL:TOP_KBD|spaceBarConst:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_mb8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|word_counter[1]                                                                                                                                                        ; TOP_KBD_DEMOALL:TOP_KBD|spaceBarConst:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_mb8:ag|sld_mod_ram_rom:mgl_prim1|sld_rom_sr:\constant_logic_gen:name_gen:info_rom_sr|WORD_SR[0]                                                                                                                                                        ; 0.927             ;
; Presents_TOP:inst16|present_top:inst3|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[4]                                                                                                                                                                                          ; Presents_TOP:inst16|present_top:inst3|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[4]                                                                                                                                                                                    ; 0.927             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                 ; 0.926             ;
; Presents_TOP:inst16|present_top:inst4|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1|constant_shift_reg[10]                                                                                                                                                                                         ; Presents_TOP:inst16|present_top:inst4|zeroConst16:inst3|lpm_constant:LPM_CONSTANT_component|lpm_constant_jl8:ag|sld_mod_ram_rom:mgl_prim1|constant_update_reg[10]                                                                                                                                                                                   ; 0.924             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[3]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]               ; 0.923             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CSXFC6D6F31C6 for design "Lab1Demo"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Critical Warning (11114): Active serial configuration mode is selected with the INIT_DONE pin disabled. Depending on the configuration setup and board design, the INIT_DONE pin may need to be enabled in the design. For more information, refer to the Intel FPGA Knowledge Database solution number rd05092012_239
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): CLOCK_50~inputCLKENA0 with 7004 fanout uses global clock CLKCTRL_G6
    Info (11162): resetN~inputCLKENA0 with 1038 fanout uses global clock CLKCTRL_G7
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Warning (16406): 1 global input pin(s) will use non-dedicated clock routing
    Warning (16407): Source REFCLK I/O is not placed onto a dedicated REFCLK input pin for global clock driver resetN~inputCLKENA0, placed at CLKCTRL_G7
        Info (179012): Refclk input I/O pad resetN is placed onto PIN_AJ4
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Warning (335093): TimeQuest Timing Analyzer is analyzing 2091 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'DE10_Standard_Audio.sdc'
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(9): CLOCK2_50 could not be matched with a port File: C:/Users/ohadv/Desktop/BubbleTrouble/BubbleTrouble/OurProject/DE10_Standard_Audio.sdc Line: 9
Warning (332049): Ignored create_clock at DE10_Standard_Audio.sdc(9): Argument <targets> is an empty collection File: C:/Users/ohadv/Desktop/BubbleTrouble/BubbleTrouble/OurProject/DE10_Standard_Audio.sdc Line: 9
    Info (332050): create_clock -period "50.000000 MHz" [get_ports CLOCK2_50] File: C:/Users/ohadv/Desktop/BubbleTrouble/BubbleTrouble/OurProject/DE10_Standard_Audio.sdc Line: 9
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(10): CLOCK3_50 could not be matched with a port File: C:/Users/ohadv/Desktop/BubbleTrouble/BubbleTrouble/OurProject/DE10_Standard_Audio.sdc Line: 10
Warning (332049): Ignored create_clock at DE10_Standard_Audio.sdc(10): Argument <targets> is an empty collection File: C:/Users/ohadv/Desktop/BubbleTrouble/BubbleTrouble/OurProject/DE10_Standard_Audio.sdc Line: 10
    Info (332050): create_clock -period "50.000000 MHz" [get_ports CLOCK3_50] File: C:/Users/ohadv/Desktop/BubbleTrouble/BubbleTrouble/OurProject/DE10_Standard_Audio.sdc Line: 10
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(11): CLOCK4_50 could not be matched with a port File: C:/Users/ohadv/Desktop/BubbleTrouble/BubbleTrouble/OurProject/DE10_Standard_Audio.sdc Line: 11
Warning (332049): Ignored create_clock at DE10_Standard_Audio.sdc(11): Argument <targets> is an empty collection File: C:/Users/ohadv/Desktop/BubbleTrouble/BubbleTrouble/OurProject/DE10_Standard_Audio.sdc Line: 11
    Info (332050): create_clock -period "50.000000 MHz" [get_ports CLOCK4_50] File: C:/Users/ohadv/Desktop/BubbleTrouble/BubbleTrouble/OurProject/DE10_Standard_Audio.sdc Line: 11
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(14): CLOCK_27 could not be matched with a port File: C:/Users/ohadv/Desktop/BubbleTrouble/BubbleTrouble/OurProject/DE10_Standard_Audio.sdc Line: 14
Warning (332049): Ignored create_clock at DE10_Standard_Audio.sdc(14): Argument <targets> is an empty collection File: C:/Users/ohadv/Desktop/BubbleTrouble/BubbleTrouble/OurProject/DE10_Standard_Audio.sdc Line: 14
    Info (332050): create_clock -period "27.000000 MHz" [get_ports CLOCK_27] File: C:/Users/ohadv/Desktop/BubbleTrouble/BubbleTrouble/OurProject/DE10_Standard_Audio.sdc Line: 14
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(17): AUD_XCK could not be matched with a port File: C:/Users/ohadv/Desktop/BubbleTrouble/BubbleTrouble/OurProject/DE10_Standard_Audio.sdc Line: 17
Warning (332049): Ignored create_clock at DE10_Standard_Audio.sdc(17): Argument <targets> is an empty collection File: C:/Users/ohadv/Desktop/BubbleTrouble/BubbleTrouble/OurProject/DE10_Standard_Audio.sdc Line: 17
    Info (332050): create_clock -period "18.432 MHz" -name clk_audxck [get_ports AUD_XCK] File: C:/Users/ohadv/Desktop/BubbleTrouble/BubbleTrouble/OurProject/DE10_Standard_Audio.sdc Line: 17
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(18): AUD_BCLK could not be matched with a port File: C:/Users/ohadv/Desktop/BubbleTrouble/BubbleTrouble/OurProject/DE10_Standard_Audio.sdc Line: 18
Warning (332049): Ignored create_clock at DE10_Standard_Audio.sdc(18): Argument <targets> is an empty collection File: C:/Users/ohadv/Desktop/BubbleTrouble/BubbleTrouble/OurProject/DE10_Standard_Audio.sdc Line: 18
    Info (332050): create_clock -period "3.536 MHz" -name clk_audbck [get_ports AUD_BCLK] File: C:/Users/ohadv/Desktop/BubbleTrouble/BubbleTrouble/OurProject/DE10_Standard_Audio.sdc Line: 18
Warning (332043): Overwriting existing clock: altera_reserved_tck
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(38): u0|pll|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk could not be matched with a pin File: C:/Users/ohadv/Desktop/BubbleTrouble/BubbleTrouble/OurProject/DE10_Standard_Audio.sdc Line: 38
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(39): DRAM_CLK could not be matched with a port File: C:/Users/ohadv/Desktop/BubbleTrouble/BubbleTrouble/OurProject/DE10_Standard_Audio.sdc Line: 39
Critical Warning (332049): Ignored create_generated_clock at DE10_Standard_Audio.sdc(38): Argument <targets> is an empty collection File: C:/Users/ohadv/Desktop/BubbleTrouble/BubbleTrouble/OurProject/DE10_Standard_Audio.sdc Line: 38
    Info (332050): create_generated_clock -source [get_pins {u0|pll|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk}] \
                      -name clk_dram_ext [get_ports {DRAM_CLK}] File: C:/Users/ohadv/Desktop/BubbleTrouble/BubbleTrouble/OurProject/DE10_Standard_Audio.sdc Line: 38
Warning (332049): Ignored create_generated_clock at DE10_Standard_Audio.sdc(38): Argument -source is an empty collection File: C:/Users/ohadv/Desktop/BubbleTrouble/BubbleTrouble/OurProject/DE10_Standard_Audio.sdc Line: 38
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(62): DRAM_DQ* could not be matched with a port File: C:/Users/ohadv/Desktop/BubbleTrouble/BubbleTrouble/OurProject/DE10_Standard_Audio.sdc Line: 62
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(62): clk_dram_ext could not be matched with a clock File: C:/Users/ohadv/Desktop/BubbleTrouble/BubbleTrouble/OurProject/DE10_Standard_Audio.sdc Line: 62
Warning (332049): Ignored set_input_delay at DE10_Standard_Audio.sdc(62): Argument <targets> is an empty collection File: C:/Users/ohadv/Desktop/BubbleTrouble/BubbleTrouble/OurProject/DE10_Standard_Audio.sdc Line: 62
    Info (332050): set_input_delay -max -clock clk_dram_ext 5.9 [get_ports DRAM_DQ*] File: C:/Users/ohadv/Desktop/BubbleTrouble/BubbleTrouble/OurProject/DE10_Standard_Audio.sdc Line: 62
Warning (332049): Ignored set_input_delay at DE10_Standard_Audio.sdc(62): Argument -clock is not an object ID File: C:/Users/ohadv/Desktop/BubbleTrouble/BubbleTrouble/OurProject/DE10_Standard_Audio.sdc Line: 62
Warning (332049): Ignored set_input_delay at DE10_Standard_Audio.sdc(63): Argument <targets> is an empty collection File: C:/Users/ohadv/Desktop/BubbleTrouble/BubbleTrouble/OurProject/DE10_Standard_Audio.sdc Line: 63
    Info (332050): set_input_delay -min -clock clk_dram_ext 3.0 [get_ports DRAM_DQ*] File: C:/Users/ohadv/Desktop/BubbleTrouble/BubbleTrouble/OurProject/DE10_Standard_Audio.sdc Line: 63
Warning (332049): Ignored set_input_delay at DE10_Standard_Audio.sdc(63): Argument -clock is not an object ID File: C:/Users/ohadv/Desktop/BubbleTrouble/BubbleTrouble/OurProject/DE10_Standard_Audio.sdc Line: 63
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(67): u0|pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk could not be matched with a clock File: C:/Users/ohadv/Desktop/BubbleTrouble/BubbleTrouble/OurProject/DE10_Standard_Audio.sdc Line: 67
Warning (332049): Ignored set_multicycle_path at DE10_Standard_Audio.sdc(66): Argument <from> is an empty collection File: C:/Users/ohadv/Desktop/BubbleTrouble/BubbleTrouble/OurProject/DE10_Standard_Audio.sdc Line: 66
    Info (332050): set_multicycle_path -from [get_clocks {clk_dram_ext}] \
                    -to [get_clocks {u0|pll|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk}] \
                                                  -setup 2 File: C:/Users/ohadv/Desktop/BubbleTrouble/BubbleTrouble/OurProject/DE10_Standard_Audio.sdc Line: 66
Warning (332049): Ignored set_multicycle_path at DE10_Standard_Audio.sdc(66): Argument <to> is an empty collection File: C:/Users/ohadv/Desktop/BubbleTrouble/BubbleTrouble/OurProject/DE10_Standard_Audio.sdc Line: 66
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(80): DRAM_*DQM could not be matched with a port File: C:/Users/ohadv/Desktop/BubbleTrouble/BubbleTrouble/OurProject/DE10_Standard_Audio.sdc Line: 80
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(80): DRAM_DQ* could not be matched with a port File: C:/Users/ohadv/Desktop/BubbleTrouble/BubbleTrouble/OurProject/DE10_Standard_Audio.sdc Line: 80
Warning (332049): Ignored set_output_delay at DE10_Standard_Audio.sdc(80): Argument <targets> is an empty collection File: C:/Users/ohadv/Desktop/BubbleTrouble/BubbleTrouble/OurProject/DE10_Standard_Audio.sdc Line: 80
    Info (332050): set_output_delay -max -clock clk_dram_ext 1.6  [get_ports {DRAM_DQ* DRAM_*DQM}] File: C:/Users/ohadv/Desktop/BubbleTrouble/BubbleTrouble/OurProject/DE10_Standard_Audio.sdc Line: 80
Warning (332049): Ignored set_output_delay at DE10_Standard_Audio.sdc(80): Argument -clock is not an object ID File: C:/Users/ohadv/Desktop/BubbleTrouble/BubbleTrouble/OurProject/DE10_Standard_Audio.sdc Line: 80
Warning (332049): Ignored set_output_delay at DE10_Standard_Audio.sdc(81): Argument <targets> is an empty collection File: C:/Users/ohadv/Desktop/BubbleTrouble/BubbleTrouble/OurProject/DE10_Standard_Audio.sdc Line: 81
    Info (332050): set_output_delay -min -clock clk_dram_ext -0.9 [get_ports {DRAM_DQ* DRAM_*DQM}] File: C:/Users/ohadv/Desktop/BubbleTrouble/BubbleTrouble/OurProject/DE10_Standard_Audio.sdc Line: 81
Warning (332049): Ignored set_output_delay at DE10_Standard_Audio.sdc(81): Argument -clock is not an object ID File: C:/Users/ohadv/Desktop/BubbleTrouble/BubbleTrouble/OurProject/DE10_Standard_Audio.sdc Line: 81
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(82): DRAM_ADDR* could not be matched with a port File: C:/Users/ohadv/Desktop/BubbleTrouble/BubbleTrouble/OurProject/DE10_Standard_Audio.sdc Line: 82
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(82): DRAM_BA* could not be matched with a port File: C:/Users/ohadv/Desktop/BubbleTrouble/BubbleTrouble/OurProject/DE10_Standard_Audio.sdc Line: 82
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(82): DRAM_CAS_N could not be matched with a port File: C:/Users/ohadv/Desktop/BubbleTrouble/BubbleTrouble/OurProject/DE10_Standard_Audio.sdc Line: 82
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(82): DRAM_CKE could not be matched with a port File: C:/Users/ohadv/Desktop/BubbleTrouble/BubbleTrouble/OurProject/DE10_Standard_Audio.sdc Line: 82
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(82): DRAM_CS_N could not be matched with a port File: C:/Users/ohadv/Desktop/BubbleTrouble/BubbleTrouble/OurProject/DE10_Standard_Audio.sdc Line: 82
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(82): DRAM_RAS_N could not be matched with a port File: C:/Users/ohadv/Desktop/BubbleTrouble/BubbleTrouble/OurProject/DE10_Standard_Audio.sdc Line: 82
Warning (332174): Ignored filter at DE10_Standard_Audio.sdc(82): DRAM_WE_N could not be matched with a port File: C:/Users/ohadv/Desktop/BubbleTrouble/BubbleTrouble/OurProject/DE10_Standard_Audio.sdc Line: 82
Warning (332049): Ignored set_output_delay at DE10_Standard_Audio.sdc(82): Argument <targets> is an empty collection File: C:/Users/ohadv/Desktop/BubbleTrouble/BubbleTrouble/OurProject/DE10_Standard_Audio.sdc Line: 82
    Info (332050): set_output_delay -max -clock clk_dram_ext 1.6  [get_ports {DRAM_ADDR* DRAM_BA* DRAM_RAS_N DRAM_CAS_N DRAM_WE_N DRAM_CKE DRAM_CS_N}] File: C:/Users/ohadv/Desktop/BubbleTrouble/BubbleTrouble/OurProject/DE10_Standard_Audio.sdc Line: 82
Warning (332049): Ignored set_output_delay at DE10_Standard_Audio.sdc(82): Argument -clock is not an object ID File: C:/Users/ohadv/Desktop/BubbleTrouble/BubbleTrouble/OurProject/DE10_Standard_Audio.sdc Line: 82
Warning (332049): Ignored set_output_delay at DE10_Standard_Audio.sdc(83): Argument <targets> is an empty collection File: C:/Users/ohadv/Desktop/BubbleTrouble/BubbleTrouble/OurProject/DE10_Standard_Audio.sdc Line: 83
    Info (332050): set_output_delay -min -clock clk_dram_ext -0.9 [get_ports {DRAM_ADDR* DRAM_BA* DRAM_RAS_N DRAM_CAS_N DRAM_WE_N DRAM_CKE DRAM_CS_N}] File: C:/Users/ohadv/Desktop/BubbleTrouble/BubbleTrouble/OurProject/DE10_Standard_Audio.sdc Line: 83
Warning (332049): Ignored set_output_delay at DE10_Standard_Audio.sdc(83): Argument -clock is not an object ID File: C:/Users/ohadv/Desktop/BubbleTrouble/BubbleTrouble/OurProject/DE10_Standard_Audio.sdc Line: 83
Warning (332060): Node: VGA_Controller:VGA_Controller|oVGA_HS was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register VGA_Controller:VGA_Controller|V_Cont[5] is being clocked by VGA_Controller:VGA_Controller|oVGA_HS
Warning (332060): Node: resetN was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch balls_TOP:inst|Huge_Ball_TOP:inst2|ballMove:inst9|Xspeed_tmp[2]~29 is being clocked by resetN
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 3 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   40.000 altera_reserved_tck
    Info (332111):   39.714      clk_vga
    Info (332111):   20.000     CLOCK_50
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "ADC_CONVST" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DIN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_DOUT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_ADCDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_ADCLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_BCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_XCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MICROPHON_LED" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ball_toggle" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ir_write" is assigned to location or region, but does not exist in design
    Warning (15706): Node "numKey[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "numKey[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "numKey[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "numKey[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sound_on" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:19
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:01:35
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:46
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 12% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 28% of the available device resources in the region that extends from location X56_Y11 to location X66_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:56
Info (11888): Total time spent on timing analysis during the Fitter is 57.23 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:01:24
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file C:/Users/ohadv/Desktop/BubbleTrouble/BubbleTrouble/OurProject/output_files/Lab1Demo.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 99 warnings
    Info: Peak virtual memory: 7068 megabytes
    Info: Processing ended: Sun May 05 22:30:05 2019
    Info: Elapsed time: 00:07:18
    Info: Total CPU time (on all processors): 00:19:42


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/ohadv/Desktop/BubbleTrouble/BubbleTrouble/OurProject/output_files/Lab1Demo.fit.smsg.


