transcript on
if {[file exists rtl_work]} {
	vdel -lib rtl_work -all
}
vlib rtl_work
vmap work rtl_work

vlog -sv -work work +incdir+D:/TEC/Semestre\ l\ 2021/TallerDiseno/Proyecto/CodesAndTests/Procesador {D:/TEC/Semestre l 2021/TallerDiseno/Proyecto/CodesAndTests/Procesador/decoder.sv}
vlog -sv -work work +incdir+D:/TEC/Semestre\ l\ 2021/TallerDiseno/Proyecto/CodesAndTests/Procesador {D:/TEC/Semestre l 2021/TallerDiseno/Proyecto/CodesAndTests/Procesador/conditionalLogic.sv}
vlog -sv -work work +incdir+D:/TEC/Semestre\ l\ 2021/TallerDiseno/Proyecto/CodesAndTests/Procesador {D:/TEC/Semestre l 2021/TallerDiseno/Proyecto/CodesAndTests/Procesador/conditionCheck.sv}
vlog -sv -work work +incdir+D:/TEC/Semestre\ l\ 2021/TallerDiseno/Proyecto/CodesAndTests/Procesador {D:/TEC/Semestre l 2021/TallerDiseno/Proyecto/CodesAndTests/Procesador/controller.sv}
vlog -sv -work work +incdir+D:/TEC/Semestre\ l\ 2021/TallerDiseno/Proyecto/CodesAndTests/Procesador {D:/TEC/Semestre l 2021/TallerDiseno/Proyecto/CodesAndTests/Procesador/flopenr.sv}
vlog -sv -work work +incdir+D:/TEC/Semestre\ l\ 2021/TallerDiseno/Proyecto/CodesAndTests/Procesador {D:/TEC/Semestre l 2021/TallerDiseno/Proyecto/CodesAndTests/Procesador/datapath.sv}
vlog -sv -work work +incdir+D:/TEC/Semestre\ l\ 2021/TallerDiseno/Proyecto/CodesAndTests/Procesador {D:/TEC/Semestre l 2021/TallerDiseno/Proyecto/CodesAndTests/Procesador/flopr.sv}
vlog -sv -work work +incdir+D:/TEC/Semestre\ l\ 2021/TallerDiseno/Proyecto/CodesAndTests/Procesador {D:/TEC/Semestre l 2021/TallerDiseno/Proyecto/CodesAndTests/Procesador/instructionMemory.sv}
vlog -sv -work work +incdir+D:/TEC/Semestre\ l\ 2021/TallerDiseno/Proyecto/CodesAndTests/Procesador {D:/TEC/Semestre l 2021/TallerDiseno/Proyecto/CodesAndTests/Procesador/adder.sv}
vlog -sv -work work +incdir+D:/TEC/Semestre\ l\ 2021/TallerDiseno/Proyecto/CodesAndTests/Procesador {D:/TEC/Semestre l 2021/TallerDiseno/Proyecto/CodesAndTests/Procesador/mux2.sv}
vlog -sv -work work +incdir+D:/TEC/Semestre\ l\ 2021/TallerDiseno/Proyecto/CodesAndTests/Procesador {D:/TEC/Semestre l 2021/TallerDiseno/Proyecto/CodesAndTests/Procesador/regfile.sv}
vlog -sv -work work +incdir+D:/TEC/Semestre\ l\ 2021/TallerDiseno/Proyecto/CodesAndTests/Procesador {D:/TEC/Semestre l 2021/TallerDiseno/Proyecto/CodesAndTests/Procesador/extend.sv}
vlog -sv -work work +incdir+D:/TEC/Semestre\ l\ 2021/TallerDiseno/Proyecto/CodesAndTests/Procesador {D:/TEC/Semestre l 2021/TallerDiseno/Proyecto/CodesAndTests/Procesador/ALUConFlags.sv}
vlog -sv -work work +incdir+D:/TEC/Semestre\ l\ 2021/TallerDiseno/Proyecto/CodesAndTests/Procesador {D:/TEC/Semestre l 2021/TallerDiseno/Proyecto/CodesAndTests/Procesador/ALUSinFlags.sv}
vlog -sv -work work +incdir+D:/TEC/Semestre\ l\ 2021/TallerDiseno/Proyecto/CodesAndTests/Procesador {D:/TEC/Semestre l 2021/TallerDiseno/Proyecto/CodesAndTests/Procesador/adderWithCarry.sv}
vlog -sv -work work +incdir+D:/TEC/Semestre\ l\ 2021/TallerDiseno/Proyecto/CodesAndTests/Procesador {D:/TEC/Semestre l 2021/TallerDiseno/Proyecto/CodesAndTests/Procesador/xorGate.sv}
vlog -sv -work work +incdir+D:/TEC/Semestre\ l\ 2021/TallerDiseno/Proyecto/CodesAndTests/Procesador {D:/TEC/Semestre l 2021/TallerDiseno/Proyecto/CodesAndTests/Procesador/inv.sv}
vlog -sv -work work +incdir+D:/TEC/Semestre\ l\ 2021/TallerDiseno/Proyecto/CodesAndTests/Procesador {D:/TEC/Semestre l 2021/TallerDiseno/Proyecto/CodesAndTests/Procesador/mux4a1.sv}
vlog -sv -work work +incdir+D:/TEC/Semestre\ l\ 2021/TallerDiseno/Proyecto/CodesAndTests/Procesador {D:/TEC/Semestre l 2021/TallerDiseno/Proyecto/CodesAndTests/Procesador/dataMemory.sv}
vlog -sv -work work +incdir+D:/TEC/Semestre\ l\ 2021/TallerDiseno/Proyecto/CodesAndTests/Procesador {D:/TEC/Semestre l 2021/TallerDiseno/Proyecto/CodesAndTests/Procesador/ROM32.sv}
vlog -sv -work work +incdir+D:/TEC/Semestre\ l\ 2021/TallerDiseno/Proyecto/CodesAndTests/Procesador {D:/TEC/Semestre l 2021/TallerDiseno/Proyecto/CodesAndTests/Procesador/arm.sv}

vlog -sv -work work +incdir+D:/TEC/Semestre\ l\ 2021/TallerDiseno/Proyecto/CodesAndTests/Procesador {D:/TEC/Semestre l 2021/TallerDiseno/Proyecto/CodesAndTests/Procesador/procesadorTest.sv}

vsim -t 1ps -L altera_ver -L lpm_ver -L sgate_ver -L altera_mf_ver -L altera_lnsim_ver -L cyclonev_ver -L cyclonev_hssi_ver -L cyclonev_pcie_hip_ver -L rtl_work -L work -voptargs="+acc"  armTest

add wave *
view structure
view signals
run -all
