Fitter report for TA12_Digitizer
Tue Dec 12 15:14:58 2017
Quartus II 64-Bit Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Incremental Compilation Routing Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. Output Pin Default Load For Reported TCO
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. |TA12_Digitizer|PROCESSOR:CPU|RAMprog:ProgRAM|altsyncram:altsyncram_component|altsyncram_tof2:auto_generated|ALTSYNCRAM
 30. |TA12_Digitizer|RAMcommd_TA6:CommandRAM|altsyncram:altsyncram_component|altsyncram_vmj1:auto_generated|ALTSYNCRAM
 31. Interconnect Usage Summary
 32. LAB Logic Elements
 33. LAB-wide Signals
 34. LAB Signals Sourced
 35. LAB Signals Sourced Out
 36. LAB Distinct Inputs
 37. I/O Rules Summary
 38. I/O Rules Details
 39. I/O Rules Matrix
 40. Fitter Device Options
 41. Operating Settings and Conditions
 42. Estimated Delay Added for Hold Timing
 43. Fitter Messages
 44. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+------------------------------------+-----------------------------------------------+
; Fitter Status                      ; Successful - Tue Dec 12 15:14:58 2017         ;
; Quartus II 64-Bit Version          ; 9.1 Build 350 03/24/2010 SP 2 SJ Full Version ;
; Revision Name                      ; TA12_Digitizer                                ;
; Top-level Entity Name              ; TA12_Digitizer                                ;
; Family                             ; Cyclone IV E                                  ;
; Device                             ; EP4CE40F23C7                                  ;
; Timing Models                      ; Preliminary                                   ;
; Total logic elements               ; 5,608 / 39,600 ( 14 % )                       ;
;     Total combinational functions  ; 4,411 / 39,600 ( 11 % )                       ;
;     Dedicated logic registers      ; 3,757 / 39,600 ( 9 % )                        ;
; Total registers                    ; 3757                                          ;
; Total pins                         ; 99 / 329 ( 30 % )                             ;
; Total virtual pins                 ; 0                                             ;
; Total memory bits                  ; 157,696 / 1,161,216 ( 14 % )                  ;
; Embedded Multiplier 9-bit elements ; 0 / 232 ( 0 % )                               ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                ;
+------------------------------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE40F23C7                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Use TimeQuest Timing Analyzer                                              ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; Off                                   ; Off                                   ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; On                                    ; On                                    ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Stop After Congestion Map Generation                                       ; Off                                   ; Off                                   ;
; Save Intermediate Fitting Results                                          ; Off                                   ; Off                                   ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Use Best Effort Settings for Compilation                                   ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;  11.1%      ;
+----------------------------+-------------+


+--------------------------------------------------------+
; I/O Assignment Warnings                                ;
+-----------------+--------------------------------------+
; Pin Name        ; Reason                               ;
+-----------------+--------------------------------------+
; Sw_Quartz       ; Missing drive strength and slew rate ;
; Sw_LinkClk      ; Missing drive strength and slew rate ;
; PLL_ExtOut      ; Missing drive strength and slew rate ;
; PLLinst_S0      ; Missing drive strength and slew rate ;
; PLLinst_S1      ; Missing drive strength and slew rate ;
; PLLinst_EN      ; Missing drive strength and slew rate ;
; LedR            ; Missing drive strength and slew rate ;
; LedG            ; Missing drive strength and slew rate ;
; LedB            ; Missing drive strength and slew rate ;
; LinkTxRx        ; Missing drive strength and slew rate ;
; SerDataOut[0]   ; Missing drive strength and slew rate ;
; SerDataOut[1]   ; Missing drive strength and slew rate ;
; SerDataOut[2]   ; Missing drive strength and slew rate ;
; SerDataOut[3]   ; Missing drive strength and slew rate ;
; SerDataOut[4]   ; Missing drive strength and slew rate ;
; SerDataOut[5]   ; Missing drive strength and slew rate ;
; SerDataOut[6]   ; Missing drive strength and slew rate ;
; SerDataOut[7]   ; Missing drive strength and slew rate ;
; SerDataOut[8]   ; Missing drive strength and slew rate ;
; SerDataOut[9]   ; Missing drive strength and slew rate ;
; NWordFLink[0]   ; Missing drive strength and slew rate ;
; NWordFLink[1]   ; Missing drive strength and slew rate ;
; RPWDN           ; Missing drive strength and slew rate ;
; TPWDN           ; Missing drive strength and slew rate ;
; REN             ; Missing drive strength and slew rate ;
; DEN             ; Missing drive strength and slew rate ;
; SerClk          ; Missing drive strength and slew rate ;
; TAWF_DataStrobe ; Missing drive strength and slew rate ;
; Test[1]         ; Missing drive strength and slew rate ;
; Test[2]         ; Missing drive strength and slew rate ;
; Test[3]         ; Missing drive strength and slew rate ;
; Test[4]         ; Missing drive strength and slew rate ;
; Test[5]         ; Missing drive strength and slew rate ;
; Test[6]         ; Missing drive strength and slew rate ;
; Test[7]         ; Missing drive strength and slew rate ;
; Test[8]         ; Missing drive strength and slew rate ;
; Test[9]         ; Missing drive strength and slew rate ;
; Test[10]        ; Missing drive strength and slew rate ;
+-----------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                             ;
+---------------------+----------------+--------------+--------------+---------------+----------------------------+
; Name                ; Ignored Entity ; Ignored From ; Ignored To   ; Ignored Value ; Ignored Source             ;
+---------------------+----------------+--------------+--------------+---------------+----------------------------+
; DDIO_INPUT_REGISTER ; altddio_in     ;              ; input_cell_H ; HIGH          ; Compiler or HDL Assignment ;
; DDIO_INPUT_REGISTER ; altddio_in     ;              ; input_cell_L ; LOW           ; Compiler or HDL Assignment ;
+---------------------+----------------+--------------+--------------+---------------+----------------------------+


+------------------------------------------------+
; Incremental Compilation Preservation Summary   ;
+-------------------------+----------------------+
; Type                    ; Value                ;
+-------------------------+----------------------+
; Netlist                 ;                      ;
;     -- Requested        ; 0 / 0 ( 0.00 % )     ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )     ;
;                         ;                      ;
; Placement               ;                      ;
;     -- Requested        ; 0 / 8832 ( 0.00 % )  ;
;     -- Achieved         ; 0 / 8832 ( 0.00 % )  ;
;                         ;                      ;
; Routing (by Connection) ;                      ;
;     -- Requested        ; 54 / 5987 ( 0.90 % ) ;
;     -- Achieved         ; 54 / 5987 ( 0.90 % ) ;
+-------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                       ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Partition Name ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Top            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;          ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+


+--------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                             ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Partition Name ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Top            ; 8832    ; 0                 ; N/A                     ; Source File       ;
+----------------+---------+-------------------+-------------------------+-------------------+


+---------------------------------------------------------+
; Incremental Compilation Routing Preservation            ;
+-------------+-------------+---------------+-------------+
; Partition 1 ; Partition 2 ; # Connections ; # Requested ;
+-------------+-------------+---------------+-------------+
; Top         ; Top         ; 30764         ; 0           ;
+-------------+-------------+---------------+-------------+
Note: The table contains rows with duplicate information to facilitate sorting by Partition.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Users/Leon/Work/CMD-3/el_lxe/Electronics/trunk/Altera/TA12_digitizer/TA12_Digitizer.pin.


+-----------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                               ;
+---------------------------------------------+-------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                         ;
+---------------------------------------------+-------------------------------------------------------------------------------+
; Total logic elements                        ; 5,608 / 39,600 ( 14 % )                                                       ;
;     -- Combinational with no register       ; 1851                                                                          ;
;     -- Register only                        ; 1197                                                                          ;
;     -- Combinational with a register        ; 2560                                                                          ;
;                                             ;                                                                               ;
; Logic element usage by number of LUT inputs ;                                                                               ;
;     -- 4 input functions                    ; 1098                                                                          ;
;     -- 3 input functions                    ; 1847                                                                          ;
;     -- <=2 input functions                  ; 1466                                                                          ;
;     -- Register only                        ; 1197                                                                          ;
;                                             ;                                                                               ;
; Logic elements by mode                      ;                                                                               ;
;     -- normal mode                          ; 2336                                                                          ;
;     -- arithmetic mode                      ; 2075                                                                          ;
;                                             ;                                                                               ;
; Total registers*                            ; 3,757 / 41,173 ( 9 % )                                                        ;
;     -- Dedicated logic registers            ; 3,757 / 39,600 ( 9 % )                                                        ;
;     -- I/O registers                        ; 0 / 1,573 ( 0 % )                                                             ;
;                                             ;                                                                               ;
; Total LABs:  partially or completely used   ; 490 / 2,475 ( 20 % )                                                          ;
; User inserted logic elements                ; 0                                                                             ;
; Virtual pins                                ; 0                                                                             ;
; I/O pins                                    ; 99 / 329 ( 30 % )                                                             ;
;     -- Clock pins                           ; 3 / 7 ( 43 % )                                                                ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )                                                                 ;
; Global signals                              ; 8                                                                             ;
; M9Ks                                        ; 35 / 126 ( 28 % )                                                             ;
; Total block memory bits                     ; 157,696 / 1,161,216 ( 14 % )                                                  ;
; Total block memory implementation bits      ; 322,560 / 1,161,216 ( 28 % )                                                  ;
; Embedded Multiplier 9-bit elements          ; 0 / 232 ( 0 % )                                                               ;
; PLLs                                        ; 1 / 4 ( 25 % )                                                                ;
; Global clocks                               ; 8 / 20 ( 40 % )                                                               ;
; JTAGs                                       ; 0 / 1 ( 0 % )                                                                 ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                                 ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                                                 ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                                                                 ;
; Average interconnect usage (total/H/V)      ; 7% / 7% / 7%                                                                  ;
; Peak interconnect usage (total/H/V)         ; 64% / 61% / 69%                                                               ;
; Maximum fan-out node                        ; PLL_TA6:PLL|altpll:altpll_component|altpll_5b43:auto_generated|clk[1]~clkctrl ;
; Maximum fan-out                             ; 3525                                                                          ;
; Highest non-global fan-out signal           ; ~GND                                                                          ;
; Highest non-global fan-out                  ; 863                                                                           ;
; Total fan-out                               ; 26892                                                                         ;
; Average fan-out                             ; 2.86                                                                          ;
+---------------------------------------------+-------------------------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                 ;
+-----------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name                  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-----------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; ADC_FrameClk[0]       ; AA17  ; 4        ; 54           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; ADC_FrameClk[0](n)    ; AB17  ; 4        ; 54           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; ADC_FrameClk[1]       ; M21   ; 5        ; 67           ; 18           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; ADC_FrameClk[1](n)    ; M22   ; 5        ; 67           ; 18           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; ADC_FrameClk[2]       ; B17   ; 7        ; 50           ; 43           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; ADC_FrameClk[2](n)    ; A17   ; 7        ; 52           ; 43           ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; ADC_In_Data[0][0]     ; AA13  ; 4        ; 38           ; 0            ; 28           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; ADC_In_Data[0][0](n)  ; AB13  ; 4        ; 38           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; ADC_In_Data[0][1]     ; AA14  ; 4        ; 38           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; ADC_In_Data[0][1](n)  ; AB14  ; 4        ; 38           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; ADC_In_Data[10][0]    ; B16   ; 7        ; 50           ; 43           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; ADC_In_Data[10][0](n) ; A16   ; 7        ; 50           ; 43           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; ADC_In_Data[10][1]    ; B15   ; 7        ; 45           ; 43           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; ADC_In_Data[10][1](n) ; A15   ; 7        ; 45           ; 43           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; ADC_In_Data[11][0]    ; B14   ; 7        ; 38           ; 43           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; ADC_In_Data[11][0](n) ; A14   ; 7        ; 41           ; 43           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; ADC_In_Data[11][1]    ; B13   ; 7        ; 38           ; 43           ; 28           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; ADC_In_Data[11][1](n) ; A13   ; 7        ; 38           ; 43           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; ADC_In_Data[1][0]     ; AA15  ; 4        ; 43           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; ADC_In_Data[1][0](n)  ; AB15  ; 4        ; 43           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; ADC_In_Data[1][1]     ; AA16  ; 4        ; 45           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; ADC_In_Data[1][1](n)  ; AB16  ; 4        ; 45           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; ADC_In_Data[2][0]     ; AA20  ; 4        ; 61           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; ADC_In_Data[2][0](n)  ; AB20  ; 4        ; 61           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; ADC_In_Data[2][1]     ; Y21   ; 5        ; 67           ; 7            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; ADC_In_Data[2][1](n)  ; Y22   ; 5        ; 67           ; 6            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; ADC_In_Data[3][0]     ; W21   ; 5        ; 67           ; 8            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; ADC_In_Data[3][0](n)  ; W22   ; 5        ; 67           ; 7            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; ADC_In_Data[3][1]     ; V21   ; 5        ; 67           ; 10           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; ADC_In_Data[3][1](n)  ; V22   ; 5        ; 67           ; 10           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; ADC_In_Data[4][0]     ; U21   ; 5        ; 67           ; 11           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; ADC_In_Data[4][0](n)  ; U22   ; 5        ; 67           ; 11           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; ADC_In_Data[4][1]     ; R21   ; 5        ; 67           ; 13           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; ADC_In_Data[4][1](n)  ; R22   ; 5        ; 67           ; 13           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; ADC_In_Data[5][0]     ; P21   ; 5        ; 67           ; 14           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; ADC_In_Data[5][0](n)  ; P22   ; 5        ; 67           ; 14           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; ADC_In_Data[5][1]     ; N21   ; 5        ; 67           ; 18           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; ADC_In_Data[5][1](n)  ; N22   ; 5        ; 67           ; 18           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; ADC_In_Data[6][0]     ; J21   ; 6        ; 67           ; 28           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; ADC_In_Data[6][0](n)  ; J22   ; 6        ; 67           ; 28           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; ADC_In_Data[6][1]     ; H21   ; 6        ; 67           ; 28           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; ADC_In_Data[6][1](n)  ; H22   ; 6        ; 67           ; 28           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; ADC_In_Data[7][0]     ; F21   ; 6        ; 67           ; 31           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; ADC_In_Data[7][0](n)  ; F22   ; 6        ; 67           ; 31           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; ADC_In_Data[7][1]     ; E21   ; 6        ; 67           ; 34           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; ADC_In_Data[7][1](n)  ; E22   ; 6        ; 67           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; ADC_In_Data[8][0]     ; D21   ; 6        ; 67           ; 36           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; ADC_In_Data[8][0](n)  ; D22   ; 6        ; 67           ; 36           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; ADC_In_Data[8][1]     ; C21   ; 6        ; 67           ; 38           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; ADC_In_Data[8][1](n)  ; C22   ; 6        ; 67           ; 38           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; ADC_In_Data[9][0]     ; B21   ; 6        ; 67           ; 39           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; ADC_In_Data[9][0](n)  ; B22   ; 6        ; 67           ; 39           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; ADC_In_Data[9][1]     ; B18   ; 7        ; 54           ; 43           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; ADC_In_Data[9][1](n)  ; A18   ; 7        ; 54           ; 43           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; --                        ; User                 ;
; ExtReset              ; N1    ; 2        ; 0            ; 19           ; 21           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; FLink_Sync            ; G22   ; 6        ; 67           ; 22           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; FQuartz               ; AB11  ; 3        ; 36           ; 0            ; 14           ; 47                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; LinkClk               ; AA11  ; 3        ; 36           ; 0            ; 21           ; 20                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; PLL_in                ; G1    ; 1        ; 0            ; 21           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; Test_in               ; G21   ; 6        ; 67           ; 22           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
+-----------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; DEN             ; R14   ; 4        ; 65           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; LedB            ; B9    ; 8        ; 29           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; LedG            ; AB9   ; 3        ; 27           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; LedR            ; M6    ; 2        ; 0            ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; LinkTxRx        ; K7    ; 1        ; 0            ; 30           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; NWordFLink[0]   ; U10   ; 3        ; 22           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; NWordFLink[1]   ; M4    ; 2        ; 0            ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; PLL_ExtOut      ; R15   ; 4        ; 65           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; PLLinst_EN      ; T7    ; 2        ; 0            ; 2            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; PLLinst_S0      ; W6    ; 3        ; 7            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; PLLinst_S1      ; R16   ; 4        ; 63           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; REN             ; F2    ; 1        ; 0            ; 35           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; RPWDN           ; B1    ; 1        ; 0            ; 40           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; SerClk          ; AA3   ; 3        ; 7            ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; SerDataOut[0]   ; B6    ; 8        ; 22           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; SerDataOut[1]   ; A6    ; 8        ; 25           ; 43           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; SerDataOut[2]   ; M2    ; 2        ; 0            ; 20           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; SerDataOut[3]   ; AB8   ; 3        ; 22           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; SerDataOut[4]   ; L6    ; 2        ; 0            ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; SerDataOut[5]   ; E9    ; 8        ; 22           ; 43           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; SerDataOut[6]   ; B8    ; 8        ; 25           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; SerDataOut[7]   ; H11   ; 8        ; 20           ; 43           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; SerDataOut[8]   ; A7    ; 8        ; 25           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; SerDataOut[9]   ; A8    ; 8        ; 25           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; Sw_LinkClk      ; AA9   ; 3        ; 27           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; Sw_Quartz       ; U11   ; 3        ; 29           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; TAWF_DataStrobe ; J4    ; 1        ; 0            ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; TPWDN           ; AA19  ; 4        ; 56           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; Test[10]        ; B10   ; 8        ; 32           ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; Test[1]         ; C8    ; 8        ; 20           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; Test[2]         ; M3    ; 2        ; 0            ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; Test[3]         ; H2    ; 1        ; 0            ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; Test[4]         ; AA8   ; 3        ; 22           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; Test[5]         ; G11   ; 8        ; 27           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; Test[6]         ; H10   ; 8        ; 18           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; Test[7]         ; B7    ; 8        ; 25           ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; Test[8]         ; V9    ; 3        ; 20           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
; Test[9]         ; E10   ; 8        ; 32           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ; -                    ; -                   ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+-----------------------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source              ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+-----------------------------------+---------------------+
; LinkData ; J2    ; 1        ; 0            ; 28           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; 8mA              ; Off                ; --                        ; Fitter               ; 0 pF ; UpLink:Link_IFace|TxRx (inverted) ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+-----------------------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                       ;
+----------+------------------------------------------+---------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As               ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+---------------------------+-------------------------+---------------------------+
; D1       ; DIFFIO_L8n, DATA1, ASDO                  ; As input tri-stated       ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L10p, FLASH_nCE, nCSO             ; As input tri-stated       ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                  ; -                         ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                                     ; As output driving ground  ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                                    ; As input tri-stated       ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                  ; -                         ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                                      ; -                         ; -                       ; Dedicated Programming Pin ;
; N22      ; DIFFIO_R32n, DEV_OE                      ; Use as general purpose IO ; ADC_In_Data[5][1](n)    ; Dual Purpose Pin          ;
; N21      ; DIFFIO_R32p, DEV_CLRn                    ; Use as general purpose IO ; ADC_In_Data[5][1]       ; Dual Purpose Pin          ;
; M18      ; CONF_DONE                                ; -                         ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                    ; -                         ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                    ; -                         ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                    ; -                         ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                    ; -                         ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R24n, nCEO                        ; Use as programming pin    ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; E22      ; DIFFIO_R12n, nWE                         ; Use as regular IO         ; ADC_In_Data[7][1](n)    ; Dual Purpose Pin          ;
; E21      ; DIFFIO_R12p, nOE                         ; Use as regular IO         ; ADC_In_Data[7][1]       ; Dual Purpose Pin          ;
; B22      ; DIFFIO_R5n, PADD22                       ; Use as regular IO         ; ADC_In_Data[9][0](n)    ; Dual Purpose Pin          ;
; B21      ; DIFFIO_R5p, PADD21                       ; Use as regular IO         ; ADC_In_Data[9][0]       ; Dual Purpose Pin          ;
; B18      ; DIFFIO_T45p, PADD0                       ; Use as regular IO         ; ADC_In_Data[9][1]       ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T41n, PADD1                       ; Use as regular IO         ; ADC_FrameClk[2](n)      ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T41p, PADD2                       ; Use as regular IO         ; ADC_FrameClk[2]         ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T36n, PADD5                       ; Use as regular IO         ; ADC_In_Data[10][1](n)   ; Dual Purpose Pin          ;
; B15      ; DIFFIO_T36p, PADD6                       ; Use as regular IO         ; ADC_In_Data[10][1]      ; Dual Purpose Pin          ;
; A14      ; DIFFIO_T31n, PADD9                       ; Use as regular IO         ; ADC_In_Data[11][0](n)   ; Dual Purpose Pin          ;
; B14      ; DIFFIO_T31p, PADD10                      ; Use as regular IO         ; ADC_In_Data[11][0]      ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T29n, PADD11                      ; Use as regular IO         ; ADC_In_Data[11][1](n)   ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T29p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO         ; ADC_In_Data[11][1]      ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T25p, PADD15                      ; Use as regular IO         ; Test[10]                ; Dual Purpose Pin          ;
; B9       ; DIFFIO_T24p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO         ; LedB                    ; Dual Purpose Pin          ;
; A8       ; DIFFIO_T20n, DATA2                       ; Use as regular IO         ; SerDataOut[9]           ; Dual Purpose Pin          ;
; B8       ; DIFFIO_T20p, DATA3                       ; Use as regular IO         ; SerDataOut[6]           ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T19n, PADD18                      ; Use as regular IO         ; SerDataOut[8]           ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T19p, DATA4                       ; Use as regular IO         ; Test[7]                 ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T18n, PADD19                      ; Use as regular IO         ; SerDataOut[1]           ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T18p, DATA15                      ; Use as regular IO         ; SerDataOut[0]           ; Dual Purpose Pin          ;
; C8       ; DIFFIO_T16n, DATA14, DQS3T/CQ3T#,DPCLK11 ; Use as regular IO         ; Test[1]                 ; Dual Purpose Pin          ;
+----------+------------------------------------------+---------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 11 / 35 ( 31 % ) ; 2.5V          ; --           ;
; 2        ; 7 / 45 ( 16 % )  ; 2.5V          ; --           ;
; 3        ; 11 / 42 ( 26 % ) ; 2.5V          ; --           ;
; 4        ; 16 / 43 ( 37 % ) ; 2.5V          ; --           ;
; 5        ; 16 / 41 ( 39 % ) ; 2.5V          ; --           ;
; 6        ; 17 / 37 ( 46 % ) ; 2.5V          ; --           ;
; 7        ; 12 / 43 ( 28 % ) ; 2.5V          ; --           ;
; 8        ; 14 / 43 ( 33 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 529        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 518        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 501        ; 8        ; SerDataOut[1]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 499        ; 8        ; SerDataOut[8]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 497        ; 8        ; SerDataOut[9]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 481        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 479        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 473        ; 7        ; ADC_In_Data[11][1](n)                                     ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 469        ; 7        ; ADC_In_Data[11][0](n)                                     ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 458        ; 7        ; ADC_In_Data[10][1](n)                                     ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 448        ; 7        ; ADC_In_Data[10][0](n)                                     ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 446        ; 7        ; ADC_FrameClk[2](n)                                        ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 437        ; 7        ; ADC_In_Data[9][1](n)                                      ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 125        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 154        ; 3        ; SerClk                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA4      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 183        ; 3        ; Test[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA9      ; 189        ; 3        ; Sw_LinkClk                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA10     ; 202        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 204        ; 3        ; LinkClk                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA12     ; 206        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 208        ; 4        ; ADC_In_Data[0][0]                                         ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 210        ; 4        ; ADC_In_Data[0][1]                                         ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 220        ; 4        ; ADC_In_Data[1][0]                                         ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 224        ; 4        ; ADC_In_Data[1][1]                                         ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 243        ; 4        ; ADC_FrameClk[0]                                           ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 252        ; 4        ; TPWDN                                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA20     ; 259        ; 4        ; ADC_In_Data[2][0]                                         ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ; 274        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 184        ; 3        ; SerDataOut[3]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB9      ; 190        ; 3        ; LedG                                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB10     ; 203        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 205        ; 3        ; FQuartz                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB12     ; 207        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 209        ; 4        ; ADC_In_Data[0][0](n)                                      ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB14     ; 211        ; 4        ; ADC_In_Data[0][1](n)                                      ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB15     ; 221        ; 4        ; ADC_In_Data[1][0](n)                                      ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 225        ; 4        ; ADC_In_Data[1][1](n)                                      ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 244        ; 4        ; ADC_FrameClk[0](n)                                        ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 253        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 260        ; 4        ; ADC_In_Data[2][0](n)                                      ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 4          ; 1        ; RPWDN                                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; B2       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 502        ; 8        ; SerDataOut[0]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 500        ; 8        ; Test[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 498        ; 8        ; SerDataOut[6]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 488        ; 8        ; LedB                                                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 486        ; 8        ; Test[10]                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 482        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 480        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 474        ; 7        ; ADC_In_Data[11][1]                                        ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 470        ; 7        ; ADC_In_Data[11][0]                                        ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 459        ; 7        ; ADC_In_Data[10][1]                                        ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 449        ; 7        ; ADC_In_Data[10][0]                                        ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 447        ; 7        ; ADC_FrameClk[2]                                           ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 438        ; 7        ; ADC_In_Data[9][1]                                         ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 404        ; 6        ; ADC_In_Data[9][0]                                         ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B22      ; 403        ; 6        ; ADC_In_Data[9][0](n)                                      ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 508        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 507        ; 8        ; Test[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 405        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 401        ; 6        ; ADC_In_Data[8][1]                                         ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C22      ; 400        ; 6        ; ADC_In_Data[8][1](n)                                      ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 17         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 527        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 407        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 395        ; 6        ; ADC_In_Data[8][0]                                         ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D22      ; 394        ; 6        ; ADC_In_Data[8][0](n)                                      ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 21         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 546        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 545        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 506        ; 8        ; SerDataOut[5]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ; 484        ; 8        ; Test[9]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ; 477        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 476        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 453        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 388        ; 6        ; ADC_In_Data[7][1]                                         ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E22      ; 387        ; 6        ; ADC_In_Data[7][1](n)                                      ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 25         ; 1        ; REN                                                       ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 544        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 478        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F13      ; 457        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F14      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 410        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 376        ; 6        ; ADC_In_Data[7][0]                                         ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F22      ; 375        ; 6        ; ADC_In_Data[7][0](n)                                      ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 67         ; 1        ; PLL_in                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 547        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 492        ; 8        ; Test[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G13      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 411        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 345        ; 6        ; Test_in                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G22      ; 344        ; 6        ; FLink_Sync                                                ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 52         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 51         ; 1        ; Test[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 42         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H8       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ; 512        ; 8        ; Test[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 511        ; 8        ; SerDataOut[7]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 399        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 365        ; 6        ; ADC_In_Data[6][1]                                         ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H22      ; 364        ; 6        ; ADC_In_Data[6][1](n)                                      ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 55         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 54         ; 1        ; LinkData                                                  ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J3       ; 53         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 50         ; 1        ; TAWF_DataStrobe                                           ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J5       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 45         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J17      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 363        ; 6        ; ADC_In_Data[6][0]                                         ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 362        ; 6        ; ADC_In_Data[6][0](n)                                      ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 59         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 58         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 60         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 41         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 46         ; 1        ; LinkTxRx                                                  ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K8       ; 44         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 350        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 360        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 63         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 62         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 65         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 64         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 61         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 70         ; 2        ; SerDataOut[4]                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L7       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ; 349        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 348        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 72         ; 2        ; SerDataOut[2]                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ; 75         ; 2        ; Test[2]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M4       ; 74         ; 2        ; NWordFLink[1]                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M6       ; 71         ; 2        ; LedR                                                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M7       ; 105        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 106        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ; 337        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 347        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 346        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 336        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 335        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 334        ; 5        ; ADC_FrameClk[1]                                           ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 333        ; 5        ; ADC_FrameClk[1](n)                                        ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 77         ; 2        ; ExtReset                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N2       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 104        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 107        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 330        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 332        ; 5        ; ADC_In_Data[5][1]                                         ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 331        ; 5        ; ADC_In_Data[5][1](n)                                      ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 103        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 131        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P15      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 320        ; 5        ; ADC_In_Data[5][0]                                         ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P22      ; 319        ; 5        ; ADC_In_Data[5][0](n)                                      ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 135        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 136        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 137        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ; 268        ; 4        ; DEN                                                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R15      ; 269        ; 4        ; PLL_ExtOut                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R16      ; 267        ; 4        ; PLLinst_S1                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R17      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R18      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 316        ; 5        ; ADC_In_Data[4][1]                                         ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R22      ; 315        ; 5        ; ADC_In_Data[4][1](n)                                      ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 69         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 68         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 134        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 133        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 138        ; 2        ; PLLinst_EN                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T8       ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 343        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 342        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 182        ; 3        ; NWordFLink[0]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U11      ; 191        ; 3        ; Sw_Quartz                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U12      ; 222        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ; 262        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U17      ; 263        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 308        ; 5        ; ADC_In_Data[4][0]                                         ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 307        ; 5        ; ADC_In_Data[4][0](n)                                      ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 130        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 129        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 178        ; 3        ; Test[8]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V10      ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 199        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 234        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 237        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 304        ; 5        ; ADC_In_Data[3][1]                                         ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 303        ; 5        ; ADC_In_Data[3][1](n)                                      ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 111        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 110        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 156        ; 3        ; PLLinst_S0                                                ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W7       ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 200        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 257        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 293        ; 5        ; ADC_In_Data[3][0]                                         ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 292        ; 5        ; ADC_In_Data[3][0](n)                                      ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 113        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 112        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 201        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 289        ; 5        ; ADC_In_Data[2][1]                                         ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 288        ; 5        ; ADC_In_Data[2][1](n)                                      ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                         ;
+-------------------------------+---------------------------------------------------------------------+
; Name                          ; PLL_TA6:PLL|altpll:altpll_component|altpll_5b43:auto_generated|pll1 ;
+-------------------------------+---------------------------------------------------------------------+
; SDC pin name                  ; PLL|altpll_component|auto_generated|pll1                            ;
; PLL mode                      ; Normal                                                              ;
; Compensate clock              ; clock0                                                              ;
; Compensated input/output pins ; --                                                                  ;
; Switchover type               ; --                                                                  ;
; Input frequency 0             ; 25.0 MHz                                                            ;
; Input frequency 1             ; --                                                                  ;
; Nominal PFD frequency         ; 25.0 MHz                                                            ;
; Nominal VCO frequency         ; 599.9 MHz                                                           ;
; VCO post scale                ; 2                                                                   ;
; VCO frequency control         ; Auto                                                                ;
; VCO phase shift step          ; 208 ps                                                              ;
; VCO multiply                  ; --                                                                  ;
; VCO divide                    ; --                                                                  ;
; Freq min lock                 ; 12.5 MHz                                                            ;
; Freq max lock                 ; 27.09 MHz                                                           ;
; M VCO Tap                     ; 0                                                                   ;
; M Initial                     ; 1                                                                   ;
; M value                       ; 24                                                                  ;
; N value                       ; 1                                                                   ;
; Charge pump current           ; setting 1                                                           ;
; Loop filter resistance        ; setting 24                                                          ;
; Loop filter capacitance       ; setting 0                                                           ;
; Bandwidth                     ; 450 kHz to 980 kHz                                                  ;
; Real time reconfigurable      ; Off                                                                 ;
; Scan chain MIF file           ; --                                                                  ;
; Preserve PLL counter order    ; Off                                                                 ;
; PLL location                  ; PLL_1                                                               ;
; Inclk0 signal                 ; PLL_in                                                              ;
; Inclk1 signal                 ; --                                                                  ;
; Inclk0 signal type            ; Dedicated Pin                                                       ;
; Inclk1 signal type            ; --                                                                  ;
+-------------------------------+---------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                          ;
+-----------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------+
; Name                                                                  ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                    ;
+-----------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------+
; PLL_TA6:PLL|altpll:altpll_component|altpll_5b43:auto_generated|clk[0] ; clock0       ; 1    ; 1   ; 25.0 MHz         ; 0 (0 ps)       ; 1.88 (208 ps)    ; 50/50      ; C0      ; 24            ; 12/12 Even ; --            ; 1       ; 0       ; PLL|altpll_component|auto_generated|pll1|clk[0] ;
; PLL_TA6:PLL|altpll:altpll_component|altpll_5b43:auto_generated|clk[1] ; clock1       ; 4    ; 1   ; 100.0 MHz        ; 0 (0 ps)       ; 7.50 (208 ps)    ; 50/50      ; C1      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ; PLL|altpll_component|auto_generated|pll1|clk[1] ;
; PLL_TA6:PLL|altpll:altpll_component|altpll_5b43:auto_generated|clk[3] ; clock3       ; 1    ; 1   ; 25.0 MHz         ; 180 (20000 ps) ; 1.88 (208 ps)    ; 50/50      ; C3      ; 24            ; 12/12 Even ; --            ; 13      ; 0       ; PLL|altpll_component|auto_generated|pll1|clk[3] ;
; PLL_TA6:PLL|altpll:altpll_component|altpll_5b43:auto_generated|clk[4] ; clock4       ; 12   ; 1   ; 300.0 MHz        ; 0 (0 ps)       ; 22.50 (208 ps)   ; 50/50      ; C2      ; 2             ; 1/1 Even   ; --            ; 1       ; 0       ; PLL|altpll_component|auto_generated|pll1|clk[4] ;
+-----------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.0-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.0-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.0-V PCI                        ; 10 pF ; Not Available                      ;
; 3.0-V PCI-X                      ; 10 pF ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 1.2 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class I  ; 0 pF  ; (See SSTL-2)                       ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; 1.2-V HSTL Class I               ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class I  ; 0 pF  ; Not Available                      ;
; 1.2-V HSTL Class II              ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class II ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS_E_3R                        ; 0 pF  ; Not Available                      ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS_E_1R                        ; 0 pF  ; Not Available                      ;
; RSDS_E_3R                        ; 0 pF  ; Not Available                      ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS_E_3R                   ; 0 pF  ; Not Available                      ;
; PPDS                             ; 0 pF  ; Not Available                      ;
; PPDS_E_3R                        ; 0 pF  ; Not Available                      ;
; Bus LVDS                         ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                           ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                     ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                             ; Library Name ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+
; |TA12_Digitizer                                ; 5608 (697)  ; 3757 (35)                 ; 0 (0)         ; 157696      ; 35   ; 0            ; 0       ; 0         ; 99   ; 0            ; 1851 (649)   ; 1197 (7)          ; 2560 (167)       ; |TA12_Digitizer                                                                                                                 ; work         ;
;    |DDR_in:DDR_InLVDS[0][0]|                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[0][0]                                                                                         ; work         ;
;       |altddio_in:altddio_in_component|        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[0][0]|altddio_in:altddio_in_component                                                         ; work         ;
;          |ddio_in_u4e:auto_generated|          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[0][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated                              ; work         ;
;    |DDR_in:DDR_InLVDS[0][1]|                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[0][1]                                                                                         ; work         ;
;       |altddio_in:altddio_in_component|        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[0][1]|altddio_in:altddio_in_component                                                         ; work         ;
;          |ddio_in_u4e:auto_generated|          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[0][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated                              ; work         ;
;    |DDR_in:DDR_InLVDS[10][0]|                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[10][0]                                                                                        ; work         ;
;       |altddio_in:altddio_in_component|        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[10][0]|altddio_in:altddio_in_component                                                        ; work         ;
;          |ddio_in_u4e:auto_generated|          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[10][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated                             ; work         ;
;    |DDR_in:DDR_InLVDS[10][1]|                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[10][1]                                                                                        ; work         ;
;       |altddio_in:altddio_in_component|        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[10][1]|altddio_in:altddio_in_component                                                        ; work         ;
;          |ddio_in_u4e:auto_generated|          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[10][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated                             ; work         ;
;    |DDR_in:DDR_InLVDS[11][0]|                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[11][0]                                                                                        ; work         ;
;       |altddio_in:altddio_in_component|        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[11][0]|altddio_in:altddio_in_component                                                        ; work         ;
;          |ddio_in_u4e:auto_generated|          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[11][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated                             ; work         ;
;    |DDR_in:DDR_InLVDS[11][1]|                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[11][1]                                                                                        ; work         ;
;       |altddio_in:altddio_in_component|        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[11][1]|altddio_in:altddio_in_component                                                        ; work         ;
;          |ddio_in_u4e:auto_generated|          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[11][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated                             ; work         ;
;    |DDR_in:DDR_InLVDS[1][0]|                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[1][0]                                                                                         ; work         ;
;       |altddio_in:altddio_in_component|        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[1][0]|altddio_in:altddio_in_component                                                         ; work         ;
;          |ddio_in_u4e:auto_generated|          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[1][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated                              ; work         ;
;    |DDR_in:DDR_InLVDS[1][1]|                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[1][1]                                                                                         ; work         ;
;       |altddio_in:altddio_in_component|        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[1][1]|altddio_in:altddio_in_component                                                         ; work         ;
;          |ddio_in_u4e:auto_generated|          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[1][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated                              ;              ;
;    |DDR_in:DDR_InLVDS[2][0]|                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[2][0]                                                                                         ; work         ;
;       |altddio_in:altddio_in_component|        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[2][0]|altddio_in:altddio_in_component                                                         ; work         ;
;          |ddio_in_u4e:auto_generated|          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[2][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated                              ; work         ;
;    |DDR_in:DDR_InLVDS[2][1]|                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[2][1]                                                                                         ; work         ;
;       |altddio_in:altddio_in_component|        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[2][1]|altddio_in:altddio_in_component                                                         ; work         ;
;          |ddio_in_u4e:auto_generated|          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[2][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated                              ; work         ;
;    |DDR_in:DDR_InLVDS[3][0]|                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[3][0]                                                                                         ; work         ;
;       |altddio_in:altddio_in_component|        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[3][0]|altddio_in:altddio_in_component                                                         ;              ;
;          |ddio_in_u4e:auto_generated|          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[3][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated                              ; work         ;
;    |DDR_in:DDR_InLVDS[3][1]|                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[3][1]                                                                                         ; work         ;
;       |altddio_in:altddio_in_component|        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[3][1]|altddio_in:altddio_in_component                                                         ; work         ;
;          |ddio_in_u4e:auto_generated|          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[3][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated                              ; work         ;
;    |DDR_in:DDR_InLVDS[4][0]|                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[4][0]                                                                                         ; work         ;
;       |altddio_in:altddio_in_component|        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[4][0]|altddio_in:altddio_in_component                                                         ; work         ;
;          |ddio_in_u4e:auto_generated|          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[4][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated                              ; work         ;
;    |DDR_in:DDR_InLVDS[4][1]|                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[4][1]                                                                                         ; work         ;
;       |altddio_in:altddio_in_component|        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[4][1]|altddio_in:altddio_in_component                                                         ; work         ;
;          |ddio_in_u4e:auto_generated|          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[4][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated                              ; work         ;
;    |DDR_in:DDR_InLVDS[5][0]|                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[5][0]                                                                                         ; work         ;
;       |altddio_in:altddio_in_component|        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[5][0]|altddio_in:altddio_in_component                                                         ; work         ;
;          |ddio_in_u4e:auto_generated|          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[5][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated                              ; work         ;
;    |DDR_in:DDR_InLVDS[5][1]|                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[5][1]                                                                                         ; work         ;
;       |altddio_in:altddio_in_component|        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[5][1]|altddio_in:altddio_in_component                                                         ; work         ;
;          |ddio_in_u4e:auto_generated|          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[5][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated                              ; work         ;
;    |DDR_in:DDR_InLVDS[6][0]|                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[6][0]                                                                                         ; work         ;
;       |altddio_in:altddio_in_component|        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[6][0]|altddio_in:altddio_in_component                                                         ; work         ;
;          |ddio_in_u4e:auto_generated|          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[6][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated                              ; work         ;
;    |DDR_in:DDR_InLVDS[6][1]|                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[6][1]                                                                                         ; work         ;
;       |altddio_in:altddio_in_component|        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[6][1]|altddio_in:altddio_in_component                                                         ; work         ;
;          |ddio_in_u4e:auto_generated|          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[6][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated                              ; work         ;
;    |DDR_in:DDR_InLVDS[7][0]|                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[7][0]                                                                                         ; work         ;
;       |altddio_in:altddio_in_component|        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[7][0]|altddio_in:altddio_in_component                                                         ; work         ;
;          |ddio_in_u4e:auto_generated|          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[7][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated                              ; work         ;
;    |DDR_in:DDR_InLVDS[7][1]|                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[7][1]                                                                                         ; work         ;
;       |altddio_in:altddio_in_component|        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[7][1]|altddio_in:altddio_in_component                                                         ; work         ;
;          |ddio_in_u4e:auto_generated|          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[7][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated                              ; work         ;
;    |DDR_in:DDR_InLVDS[8][0]|                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[8][0]                                                                                         ; work         ;
;       |altddio_in:altddio_in_component|        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[8][0]|altddio_in:altddio_in_component                                                         ; work         ;
;          |ddio_in_u4e:auto_generated|          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[8][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated                              ; work         ;
;    |DDR_in:DDR_InLVDS[8][1]|                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[8][1]                                                                                         ; work         ;
;       |altddio_in:altddio_in_component|        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[8][1]|altddio_in:altddio_in_component                                                         ; work         ;
;          |ddio_in_u4e:auto_generated|          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[8][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated                              ; work         ;
;    |DDR_in:DDR_InLVDS[9][0]|                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[9][0]                                                                                         ; work         ;
;       |altddio_in:altddio_in_component|        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[9][0]|altddio_in:altddio_in_component                                                         ; work         ;
;          |ddio_in_u4e:auto_generated|          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[9][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated                              ; work         ;
;    |DDR_in:DDR_InLVDS[9][1]|                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[9][1]                                                                                         ; work         ;
;       |altddio_in:altddio_in_component|        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[9][1]|altddio_in:altddio_in_component                                                         ; work         ;
;          |ddio_in_u4e:auto_generated|          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |TA12_Digitizer|DDR_in:DDR_InLVDS[9][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated                              ; work         ;
;    |DelayLine:DelayWriteWFhist|                ; 19 (6)      ; 14 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 0 (0)             ; 14 (2)           ; |TA12_Digitizer|DelayLine:DelayWriteWFhist                                                                                      ;              ;
;       |EdgeSensing:StartCycle|                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TA12_Digitizer|DelayLine:DelayWriteWFhist|EdgeSensing:StartCycle                                                               ;              ;
;       |lpm_counter:Counter|                    ; 11 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 10 (0)           ; |TA12_Digitizer|DelayLine:DelayWriteWFhist|lpm_counter:Counter                                                                  ;              ;
;          |cntr_2ui:auto_generated|             ; 11 (11)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 10 (10)          ; |TA12_Digitizer|DelayLine:DelayWriteWFhist|lpm_counter:Counter|cntr_2ui:auto_generated                                          ;              ;
;    |Digitizer_TA6:TA6Channel[0]|               ; 348 (92)    ; 269 (10)                  ; 0 (0)         ; 14848       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (57)      ; 69 (0)            ; 203 (37)         ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[0]                                                                                     ; work         ;
;       |DelayLine:StopWrite|                    ; 20 (7)      ; 14 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 1 (0)             ; 13 (2)           ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[0]|DelayLine:StopWrite                                                                 ; work         ;
;          |EdgeSensing:StartCycle|              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[0]|DelayLine:StopWrite|EdgeSensing:StartCycle                                          ; work         ;
;          |lpm_counter:Counter|                 ; 11 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 10 (0)           ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[0]|DelayLine:StopWrite|lpm_counter:Counter                                             ; work         ;
;             |cntr_2ui:auto_generated|          ; 11 (11)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 10 (10)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[0]|DelayLine:StopWrite|lpm_counter:Counter|cntr_2ui:auto_generated                     ; work         ;
;       |EdgeSensing:$00030|                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[0]|EdgeSensing:$00030                                                                  ; work         ;
;       |EdgeSensing:$00034|                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[0]|EdgeSensing:$00034                                                                  ; work         ;
;       |EdgeSensing:$00036|                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[0]|EdgeSensing:$00036                                                                  ; work         ;
;       |WFhist_ram:WFhist|                      ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[0]|WFhist_ram:WFhist                                                                   ; work         ;
;          |altsyncram:altsyncram_component|     ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[0]|WFhist_ram:WFhist|altsyncram:altsyncram_component                                   ; work         ;
;             |altsyncram_1fm1:auto_generated|   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[0]|WFhist_ram:WFhist|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated    ; work         ;
;       |hist_ram:Hist_ADC|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[0]|hist_ram:Hist_ADC                                                                   ; work         ;
;          |altsyncram:altsyncram_component|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[0]|hist_ram:Hist_ADC|altsyncram:altsyncram_component                                   ; work         ;
;             |altsyncram_8of2:auto_generated|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[0]|hist_ram:Hist_ADC|altsyncram:altsyncram_component|altsyncram_8of2:auto_generated    ; work         ;
;       |lpm_add_sub:SUB|                        ; 14 (0)      ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 4 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[0]|lpm_add_sub:SUB                                                                     ; work         ;
;          |add_sub_06i:auto_generated|          ; 14 (14)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 4 (4)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[0]|lpm_add_sub:SUB|add_sub_06i:auto_generated                                          ; work         ;
;       |lpm_add_sub:Sub_Ped|                    ; 12 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (0)           ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[0]|lpm_add_sub:Sub_Ped                                                                 ; work         ;
;          |add_sub_bii:auto_generated|          ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[0]|lpm_add_sub:Sub_Ped|add_sub_bii:auto_generated                                      ; work         ;
;       |lpm_counter:Hist_ADCCt|                 ; 10 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 9 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[0]|lpm_counter:Hist_ADCCt                                                              ; work         ;
;          |cntr_qsi:auto_generated|             ; 10 (10)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[0]|lpm_counter:Hist_ADCCt|cntr_qsi:auto_generated                                      ; work         ;
;       |lpm_counter:NSampleCt|                  ; 12 (0)      ; 11 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 11 (0)           ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[0]|lpm_counter:NSampleCt                                                               ; work         ;
;          |cntr_3ui:auto_generated|             ; 12 (12)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 11 (11)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[0]|lpm_counter:NSampleCt|cntr_3ui:auto_generated                                       ; work         ;
;       |lpm_counter:SampleRAM_AddrCnt1|         ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[0]|lpm_counter:SampleRAM_AddrCnt1                                                      ; work         ;
;          |cntr_roi:auto_generated|             ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[0]|lpm_counter:SampleRAM_AddrCnt1|cntr_roi:auto_generated                              ; work         ;
;       |lpm_counter:SampleRAM_AddrCnt2|         ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[0]|lpm_counter:SampleRAM_AddrCnt2                                                      ; work         ;
;          |cntr_28i:auto_generated|             ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[0]|lpm_counter:SampleRAM_AddrCnt2|cntr_28i:auto_generated                              ; work         ;
;       |lpm_counter:WFhist_ADCCt|               ; 9 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 8 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[0]|lpm_counter:WFhist_ADCCt                                                            ; work         ;
;          |cntr_psi:auto_generated|             ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[0]|lpm_counter:WFhist_ADCCt|cntr_psi:auto_generated                                    ; work         ;
;       |lpm_shiftreg:DelayAver_Reg|             ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[0]|lpm_shiftreg:DelayAver_Reg                                                          ; work         ;
;       |lpm_shiftreg:Hist_RAMAddrBus|           ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[0]|lpm_shiftreg:Hist_RAMAddrBus                                                        ; work         ;
;       |lpm_shiftreg:Max_Reg|                   ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[0]|lpm_shiftreg:Max_Reg                                                                ; work         ;
;       |lpm_shiftreg:Piedistal_Reg|             ; 15 (15)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 4 (4)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[0]|lpm_shiftreg:Piedistal_Reg                                                          ; work         ;
;       |lpm_shiftreg:RegSum[0]|                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[0]|lpm_shiftreg:RegSum[0]                                                              ; work         ;
;       |lpm_shiftreg:RegSum[1]|                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[0]|lpm_shiftreg:RegSum[1]                                                              ; work         ;
;       |lpm_shiftreg:RegSum[2]|                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[0]|lpm_shiftreg:RegSum[2]                                                              ; work         ;
;       |lpm_shiftreg:RegSum[3]|                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[0]|lpm_shiftreg:RegSum[3]                                                              ; work         ;
;       |lpm_shiftreg:RegZero[0]|                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[0]|lpm_shiftreg:RegZero[0]                                                             ; work         ;
;       |lpm_shiftreg:RegZero[1]|                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[0]|lpm_shiftreg:RegZero[1]                                                             ; work         ;
;       |lpm_shiftreg:Reg_Zero_Cnt|              ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[0]|lpm_shiftreg:Reg_Zero_Cnt                                                           ; work         ;
;       |lpm_shiftreg:Threshold_Reg|             ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 11 (11)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[0]|lpm_shiftreg:Threshold_Reg                                                          ; work         ;
;       |lpm_shiftreg:WFhist_RAMAddrBus|         ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[0]|lpm_shiftreg:WFhist_RAMAddrBus                                                      ; work         ;
;       |ram_digit:SampleRAM|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3584        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[0]|ram_digit:SampleRAM                                                                 ; work         ;
;          |altsyncram:altsyncram_component|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3584        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[0]|ram_digit:SampleRAM|altsyncram:altsyncram_component                                 ; work         ;
;             |altsyncram_nth2:auto_generated|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3584        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[0]|ram_digit:SampleRAM|altsyncram:altsyncram_component|altsyncram_nth2:auto_generated  ; work         ;
;       |sum_4:SUMMATOR|                         ; 40 (0)      ; 40 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 40 (0)           ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[0]|sum_4:SUMMATOR                                                                      ; work         ;
;          |parallel_add:parallel_add_component| ; 40 (0)      ; 40 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 40 (0)           ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[0]|sum_4:SUMMATOR|parallel_add:parallel_add_component                                  ; work         ;
;             |par_add_8gg:auto_generated|       ; 40 (40)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 40 (40)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[0]|sum_4:SUMMATOR|parallel_add:parallel_add_component|par_add_8gg:auto_generated       ; work         ;
;    |Digitizer_TA6:TA6Channel[10]|              ; 261 (71)    ; 207 (9)                   ; 0 (0)         ; 6656        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (42)      ; 62 (0)            ; 145 (31)         ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[10]                                                                                    ; work         ;
;       |EdgeSensing:$00036|                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[10]|EdgeSensing:$00036                                                                 ; work         ;
;       |WFhist_ram:WFhist|                      ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[10]|WFhist_ram:WFhist                                                                  ;              ;
;          |altsyncram:altsyncram_component|     ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[10]|WFhist_ram:WFhist|altsyncram:altsyncram_component                                  ;              ;
;             |altsyncram_1fm1:auto_generated|   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[10]|WFhist_ram:WFhist|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated   ;              ;
;       |lpm_add_sub:SUB|                        ; 14 (0)      ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 4 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[10]|lpm_add_sub:SUB                                                                    ;              ;
;          |add_sub_06i:auto_generated|          ; 14 (14)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 4 (4)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[10]|lpm_add_sub:SUB|add_sub_06i:auto_generated                                         ; work         ;
;       |lpm_add_sub:Sub_Ped|                    ; 12 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (0)           ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[10]|lpm_add_sub:Sub_Ped                                                                ; work         ;
;          |add_sub_bii:auto_generated|          ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[10]|lpm_add_sub:Sub_Ped|add_sub_bii:auto_generated                                     ;              ;
;       |lpm_counter:NSampleCt|                  ; 12 (0)      ; 11 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 11 (0)           ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[10]|lpm_counter:NSampleCt                                                              ;              ;
;          |cntr_3ui:auto_generated|             ; 12 (12)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 11 (11)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[10]|lpm_counter:NSampleCt|cntr_3ui:auto_generated                                      ;              ;
;       |lpm_counter:SampleRAM_AddrCnt1|         ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[10]|lpm_counter:SampleRAM_AddrCnt1                                                     ;              ;
;          |cntr_roi:auto_generated|             ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[10]|lpm_counter:SampleRAM_AddrCnt1|cntr_roi:auto_generated                             ;              ;
;       |lpm_counter:SampleRAM_AddrCnt2|         ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[10]|lpm_counter:SampleRAM_AddrCnt2                                                     ;              ;
;          |cntr_28i:auto_generated|             ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[10]|lpm_counter:SampleRAM_AddrCnt2|cntr_28i:auto_generated                             ;              ;
;       |lpm_counter:WFhist_ADCCt|               ; 9 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 8 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[10]|lpm_counter:WFhist_ADCCt                                                           ;              ;
;          |cntr_psi:auto_generated|             ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[10]|lpm_counter:WFhist_ADCCt|cntr_psi:auto_generated                                   ;              ;
;       |lpm_shiftreg:DelayAver_Reg|             ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[10]|lpm_shiftreg:DelayAver_Reg                                                         ;              ;
;       |lpm_shiftreg:Piedistal_Reg|             ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 4 (4)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[10]|lpm_shiftreg:Piedistal_Reg                                                         ; work         ;
;       |lpm_shiftreg:RegSum[0]|                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[10]|lpm_shiftreg:RegSum[0]                                                             ;              ;
;       |lpm_shiftreg:RegSum[1]|                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[10]|lpm_shiftreg:RegSum[1]                                                             ;              ;
;       |lpm_shiftreg:RegSum[2]|                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[10]|lpm_shiftreg:RegSum[2]                                                             ;              ;
;       |lpm_shiftreg:RegSum[3]|                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[10]|lpm_shiftreg:RegSum[3]                                                             ;              ;
;       |lpm_shiftreg:RegZero[0]|                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[10]|lpm_shiftreg:RegZero[0]                                                            ; work         ;
;       |lpm_shiftreg:RegZero[1]|                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[10]|lpm_shiftreg:RegZero[1]                                                            ; work         ;
;       |lpm_shiftreg:Threshold_Reg|             ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[10]|lpm_shiftreg:Threshold_Reg                                                         ;              ;
;       |lpm_shiftreg:WFhist_RAMAddrBus|         ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[10]|lpm_shiftreg:WFhist_RAMAddrBus                                                     ;              ;
;       |ram_digit:SampleRAM|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3584        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[10]|ram_digit:SampleRAM                                                                ;              ;
;          |altsyncram:altsyncram_component|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3584        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[10]|ram_digit:SampleRAM|altsyncram:altsyncram_component                                ;              ;
;             |altsyncram_nth2:auto_generated|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3584        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[10]|ram_digit:SampleRAM|altsyncram:altsyncram_component|altsyncram_nth2:auto_generated ;              ;
;       |sum_4:SUMMATOR|                         ; 40 (0)      ; 40 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 40 (0)           ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[10]|sum_4:SUMMATOR                                                                     ;              ;
;          |parallel_add:parallel_add_component| ; 40 (0)      ; 40 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 40 (0)           ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[10]|sum_4:SUMMATOR|parallel_add:parallel_add_component                                 ;              ;
;             |par_add_8gg:auto_generated|       ; 40 (40)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 40 (40)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[10]|sum_4:SUMMATOR|parallel_add:parallel_add_component|par_add_8gg:auto_generated      ;              ;
;    |Digitizer_TA6:TA6Channel[11]|              ; 274 (72)    ; 207 (9)                   ; 0 (0)         ; 6656        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (55)      ; 80 (0)            ; 127 (19)         ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[11]                                                                                    ; work         ;
;       |EdgeSensing:$00036|                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[11]|EdgeSensing:$00036                                                                 ; work         ;
;       |WFhist_ram:WFhist|                      ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[11]|WFhist_ram:WFhist                                                                  ; work         ;
;          |altsyncram:altsyncram_component|     ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[11]|WFhist_ram:WFhist|altsyncram:altsyncram_component                                  ; work         ;
;             |altsyncram_1fm1:auto_generated|   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[11]|WFhist_ram:WFhist|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated   ; work         ;
;       |lpm_add_sub:SUB|                        ; 14 (0)      ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 4 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[11]|lpm_add_sub:SUB                                                                    ;              ;
;          |add_sub_06i:auto_generated|          ; 14 (14)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 4 (4)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[11]|lpm_add_sub:SUB|add_sub_06i:auto_generated                                         ;              ;
;       |lpm_add_sub:Sub_Ped|                    ; 12 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (0)           ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[11]|lpm_add_sub:Sub_Ped                                                                ; work         ;
;          |add_sub_bii:auto_generated|          ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[11]|lpm_add_sub:Sub_Ped|add_sub_bii:auto_generated                                     ; work         ;
;       |lpm_counter:NSampleCt|                  ; 12 (0)      ; 11 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 11 (0)           ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[11]|lpm_counter:NSampleCt                                                              ;              ;
;          |cntr_3ui:auto_generated|             ; 12 (12)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 11 (11)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[11]|lpm_counter:NSampleCt|cntr_3ui:auto_generated                                      ;              ;
;       |lpm_counter:SampleRAM_AddrCnt1|         ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[11]|lpm_counter:SampleRAM_AddrCnt1                                                     ; work         ;
;          |cntr_roi:auto_generated|             ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[11]|lpm_counter:SampleRAM_AddrCnt1|cntr_roi:auto_generated                             ; work         ;
;       |lpm_counter:SampleRAM_AddrCnt2|         ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[11]|lpm_counter:SampleRAM_AddrCnt2                                                     ; work         ;
;          |cntr_28i:auto_generated|             ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[11]|lpm_counter:SampleRAM_AddrCnt2|cntr_28i:auto_generated                             ; work         ;
;       |lpm_counter:WFhist_ADCCt|               ; 9 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 8 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[11]|lpm_counter:WFhist_ADCCt                                                           ; work         ;
;          |cntr_psi:auto_generated|             ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[11]|lpm_counter:WFhist_ADCCt|cntr_psi:auto_generated                                   ; work         ;
;       |lpm_shiftreg:DelayAver_Reg|             ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[11]|lpm_shiftreg:DelayAver_Reg                                                         ;              ;
;       |lpm_shiftreg:Piedistal_Reg|             ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[11]|lpm_shiftreg:Piedistal_Reg                                                         ; work         ;
;       |lpm_shiftreg:RegSum[0]|                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[11]|lpm_shiftreg:RegSum[0]                                                             ; work         ;
;       |lpm_shiftreg:RegSum[1]|                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[11]|lpm_shiftreg:RegSum[1]                                                             ; work         ;
;       |lpm_shiftreg:RegSum[2]|                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[11]|lpm_shiftreg:RegSum[2]                                                             ; work         ;
;       |lpm_shiftreg:RegSum[3]|                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[11]|lpm_shiftreg:RegSum[3]                                                             ; work         ;
;       |lpm_shiftreg:RegZero[0]|                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[11]|lpm_shiftreg:RegZero[0]                                                            ;              ;
;       |lpm_shiftreg:RegZero[1]|                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[11]|lpm_shiftreg:RegZero[1]                                                            ;              ;
;       |lpm_shiftreg:Threshold_Reg|             ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[11]|lpm_shiftreg:Threshold_Reg                                                         ; work         ;
;       |lpm_shiftreg:WFhist_RAMAddrBus|         ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[11]|lpm_shiftreg:WFhist_RAMAddrBus                                                     ; work         ;
;       |ram_digit:SampleRAM|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3584        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[11]|ram_digit:SampleRAM                                                                ; work         ;
;          |altsyncram:altsyncram_component|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3584        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[11]|ram_digit:SampleRAM|altsyncram:altsyncram_component                                ; work         ;
;             |altsyncram_nth2:auto_generated|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3584        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[11]|ram_digit:SampleRAM|altsyncram:altsyncram_component|altsyncram_nth2:auto_generated ; work         ;
;       |sum_4:SUMMATOR|                         ; 40 (0)      ; 40 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 40 (0)           ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[11]|sum_4:SUMMATOR                                                                     ; work         ;
;          |parallel_add:parallel_add_component| ; 40 (0)      ; 40 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 40 (0)           ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[11]|sum_4:SUMMATOR|parallel_add:parallel_add_component                                 ; work         ;
;             |par_add_8gg:auto_generated|       ; 40 (40)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 40 (40)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[11]|sum_4:SUMMATOR|parallel_add:parallel_add_component|par_add_8gg:auto_generated      ; work         ;
;    |Digitizer_TA6:TA6Channel[1]|               ; 343 (85)    ; 265 (10)                  ; 0 (0)         ; 14848       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (58)      ; 56 (0)            ; 209 (29)         ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[1]                                                                                     ; work         ;
;       |DelayLine:StopWrite|                    ; 20 (7)      ; 14 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 1 (0)             ; 13 (2)           ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[1]|DelayLine:StopWrite                                                                 ; work         ;
;          |EdgeSensing:StartCycle|              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[1]|DelayLine:StopWrite|EdgeSensing:StartCycle                                          ; work         ;
;          |lpm_counter:Counter|                 ; 11 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 10 (0)           ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[1]|DelayLine:StopWrite|lpm_counter:Counter                                             ; work         ;
;             |cntr_2ui:auto_generated|          ; 11 (11)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 10 (10)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[1]|DelayLine:StopWrite|lpm_counter:Counter|cntr_2ui:auto_generated                     ; work         ;
;       |EdgeSensing:$00036|                     ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[1]|EdgeSensing:$00036                                                                  ; work         ;
;       |WFhist_ram:WFhist|                      ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[1]|WFhist_ram:WFhist                                                                   ; work         ;
;          |altsyncram:altsyncram_component|     ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[1]|WFhist_ram:WFhist|altsyncram:altsyncram_component                                   ; work         ;
;             |altsyncram_1fm1:auto_generated|   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[1]|WFhist_ram:WFhist|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated    ; work         ;
;       |hist_ram:Hist_ADC|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[1]|hist_ram:Hist_ADC                                                                   ; work         ;
;          |altsyncram:altsyncram_component|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[1]|hist_ram:Hist_ADC|altsyncram:altsyncram_component                                   ; work         ;
;             |altsyncram_8of2:auto_generated|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[1]|hist_ram:Hist_ADC|altsyncram:altsyncram_component|altsyncram_8of2:auto_generated    ; work         ;
;       |lpm_add_sub:SUB|                        ; 14 (0)      ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 4 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[1]|lpm_add_sub:SUB                                                                     ; work         ;
;          |add_sub_06i:auto_generated|          ; 14 (14)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 4 (4)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[1]|lpm_add_sub:SUB|add_sub_06i:auto_generated                                          ; work         ;
;       |lpm_add_sub:Sub_Ped|                    ; 12 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (0)           ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[1]|lpm_add_sub:Sub_Ped                                                                 ; work         ;
;          |add_sub_bii:auto_generated|          ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[1]|lpm_add_sub:Sub_Ped|add_sub_bii:auto_generated                                      ; work         ;
;       |lpm_counter:Hist_ADCCt|                 ; 10 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 9 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[1]|lpm_counter:Hist_ADCCt                                                              ; work         ;
;          |cntr_qsi:auto_generated|             ; 10 (10)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[1]|lpm_counter:Hist_ADCCt|cntr_qsi:auto_generated                                      ; work         ;
;       |lpm_counter:NSampleCt|                  ; 12 (0)      ; 11 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 11 (0)           ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[1]|lpm_counter:NSampleCt                                                               ; work         ;
;          |cntr_3ui:auto_generated|             ; 12 (12)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 11 (11)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[1]|lpm_counter:NSampleCt|cntr_3ui:auto_generated                                       ; work         ;
;       |lpm_counter:SampleRAM_AddrCnt1|         ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[1]|lpm_counter:SampleRAM_AddrCnt1                                                      ; work         ;
;          |cntr_roi:auto_generated|             ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[1]|lpm_counter:SampleRAM_AddrCnt1|cntr_roi:auto_generated                              ; work         ;
;       |lpm_counter:SampleRAM_AddrCnt2|         ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[1]|lpm_counter:SampleRAM_AddrCnt2                                                      ; work         ;
;          |cntr_28i:auto_generated|             ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[1]|lpm_counter:SampleRAM_AddrCnt2|cntr_28i:auto_generated                              ; work         ;
;       |lpm_counter:WFhist_ADCCt|               ; 9 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 8 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[1]|lpm_counter:WFhist_ADCCt                                                            ; work         ;
;          |cntr_psi:auto_generated|             ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[1]|lpm_counter:WFhist_ADCCt|cntr_psi:auto_generated                                    ; work         ;
;       |lpm_shiftreg:DelayAver_Reg|             ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[1]|lpm_shiftreg:DelayAver_Reg                                                          ; work         ;
;       |lpm_shiftreg:Hist_RAMAddrBus|           ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[1]|lpm_shiftreg:Hist_RAMAddrBus                                                        ; work         ;
;       |lpm_shiftreg:Max_Reg|                   ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[1]|lpm_shiftreg:Max_Reg                                                                ; work         ;
;       |lpm_shiftreg:Piedistal_Reg|             ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[1]|lpm_shiftreg:Piedistal_Reg                                                          ; work         ;
;       |lpm_shiftreg:RegSum[0]|                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[1]|lpm_shiftreg:RegSum[0]                                                              ; work         ;
;       |lpm_shiftreg:RegSum[1]|                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[1]|lpm_shiftreg:RegSum[1]                                                              ; work         ;
;       |lpm_shiftreg:RegSum[2]|                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[1]|lpm_shiftreg:RegSum[2]                                                              ; work         ;
;       |lpm_shiftreg:RegSum[3]|                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[1]|lpm_shiftreg:RegSum[3]                                                              ; work         ;
;       |lpm_shiftreg:RegZero[0]|                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[1]|lpm_shiftreg:RegZero[0]                                                             ; work         ;
;       |lpm_shiftreg:RegZero[1]|                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[1]|lpm_shiftreg:RegZero[1]                                                             ; work         ;
;       |lpm_shiftreg:Reg_Zero_Cnt|              ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[1]|lpm_shiftreg:Reg_Zero_Cnt                                                           ; work         ;
;       |lpm_shiftreg:Threshold_Reg|             ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 13 (13)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[1]|lpm_shiftreg:Threshold_Reg                                                          ; work         ;
;       |lpm_shiftreg:WFhist_RAMAddrBus|         ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[1]|lpm_shiftreg:WFhist_RAMAddrBus                                                      ; work         ;
;       |ram_digit:SampleRAM|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3584        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[1]|ram_digit:SampleRAM                                                                 ; work         ;
;          |altsyncram:altsyncram_component|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3584        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[1]|ram_digit:SampleRAM|altsyncram:altsyncram_component                                 ; work         ;
;             |altsyncram_nth2:auto_generated|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3584        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[1]|ram_digit:SampleRAM|altsyncram:altsyncram_component|altsyncram_nth2:auto_generated  ; work         ;
;       |sum_4:SUMMATOR|                         ; 40 (0)      ; 40 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 40 (0)           ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[1]|sum_4:SUMMATOR                                                                      ; work         ;
;          |parallel_add:parallel_add_component| ; 40 (0)      ; 40 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 40 (0)           ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[1]|sum_4:SUMMATOR|parallel_add:parallel_add_component                                  ; work         ;
;             |par_add_8gg:auto_generated|       ; 40 (40)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 40 (40)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[1]|sum_4:SUMMATOR|parallel_add:parallel_add_component|par_add_8gg:auto_generated       ; work         ;
;    |Digitizer_TA6:TA6Channel[2]|               ; 341 (86)    ; 265 (10)                  ; 0 (0)         ; 14848       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (57)      ; 62 (0)            ; 203 (31)         ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[2]                                                                                     ; work         ;
;       |DelayLine:StopWrite|                    ; 20 (7)      ; 14 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 1 (0)             ; 13 (2)           ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[2]|DelayLine:StopWrite                                                                 ; work         ;
;          |EdgeSensing:StartCycle|              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[2]|DelayLine:StopWrite|EdgeSensing:StartCycle                                          ; work         ;
;          |lpm_counter:Counter|                 ; 11 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 10 (0)           ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[2]|DelayLine:StopWrite|lpm_counter:Counter                                             ; work         ;
;             |cntr_2ui:auto_generated|          ; 11 (11)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 10 (10)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[2]|DelayLine:StopWrite|lpm_counter:Counter|cntr_2ui:auto_generated                     ; work         ;
;       |EdgeSensing:$00036|                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[2]|EdgeSensing:$00036                                                                  ; work         ;
;       |WFhist_ram:WFhist|                      ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[2]|WFhist_ram:WFhist                                                                   ; work         ;
;          |altsyncram:altsyncram_component|     ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[2]|WFhist_ram:WFhist|altsyncram:altsyncram_component                                   ; work         ;
;             |altsyncram_1fm1:auto_generated|   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[2]|WFhist_ram:WFhist|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated    ; work         ;
;       |hist_ram:Hist_ADC|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[2]|hist_ram:Hist_ADC                                                                   ; work         ;
;          |altsyncram:altsyncram_component|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[2]|hist_ram:Hist_ADC|altsyncram:altsyncram_component                                   ; work         ;
;             |altsyncram_8of2:auto_generated|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[2]|hist_ram:Hist_ADC|altsyncram:altsyncram_component|altsyncram_8of2:auto_generated    ; work         ;
;       |lpm_add_sub:SUB|                        ; 14 (0)      ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 4 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[2]|lpm_add_sub:SUB                                                                     ; work         ;
;          |add_sub_06i:auto_generated|          ; 14 (14)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 4 (4)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[2]|lpm_add_sub:SUB|add_sub_06i:auto_generated                                          ; work         ;
;       |lpm_add_sub:Sub_Ped|                    ; 12 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (0)           ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[2]|lpm_add_sub:Sub_Ped                                                                 ; work         ;
;          |add_sub_bii:auto_generated|          ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[2]|lpm_add_sub:Sub_Ped|add_sub_bii:auto_generated                                      ; work         ;
;       |lpm_counter:Hist_ADCCt|                 ; 10 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 9 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[2]|lpm_counter:Hist_ADCCt                                                              ; work         ;
;          |cntr_qsi:auto_generated|             ; 10 (10)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[2]|lpm_counter:Hist_ADCCt|cntr_qsi:auto_generated                                      ; work         ;
;       |lpm_counter:NSampleCt|                  ; 12 (0)      ; 11 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 11 (0)           ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[2]|lpm_counter:NSampleCt                                                               ; work         ;
;          |cntr_3ui:auto_generated|             ; 12 (12)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 11 (11)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[2]|lpm_counter:NSampleCt|cntr_3ui:auto_generated                                       ; work         ;
;       |lpm_counter:SampleRAM_AddrCnt1|         ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[2]|lpm_counter:SampleRAM_AddrCnt1                                                      ; work         ;
;          |cntr_roi:auto_generated|             ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[2]|lpm_counter:SampleRAM_AddrCnt1|cntr_roi:auto_generated                              ; work         ;
;       |lpm_counter:SampleRAM_AddrCnt2|         ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[2]|lpm_counter:SampleRAM_AddrCnt2                                                      ; work         ;
;          |cntr_28i:auto_generated|             ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[2]|lpm_counter:SampleRAM_AddrCnt2|cntr_28i:auto_generated                              ; work         ;
;       |lpm_counter:WFhist_ADCCt|               ; 9 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 8 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[2]|lpm_counter:WFhist_ADCCt                                                            ; work         ;
;          |cntr_psi:auto_generated|             ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[2]|lpm_counter:WFhist_ADCCt|cntr_psi:auto_generated                                    ; work         ;
;       |lpm_shiftreg:DelayAver_Reg|             ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[2]|lpm_shiftreg:DelayAver_Reg                                                          ; work         ;
;       |lpm_shiftreg:Hist_RAMAddrBus|           ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[2]|lpm_shiftreg:Hist_RAMAddrBus                                                        ; work         ;
;       |lpm_shiftreg:Max_Reg|                   ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[2]|lpm_shiftreg:Max_Reg                                                                ; work         ;
;       |lpm_shiftreg:Piedistal_Reg|             ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[2]|lpm_shiftreg:Piedistal_Reg                                                          ; work         ;
;       |lpm_shiftreg:RegSum[0]|                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[2]|lpm_shiftreg:RegSum[0]                                                              ; work         ;
;       |lpm_shiftreg:RegSum[1]|                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[2]|lpm_shiftreg:RegSum[1]                                                              ; work         ;
;       |lpm_shiftreg:RegSum[2]|                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[2]|lpm_shiftreg:RegSum[2]                                                              ; work         ;
;       |lpm_shiftreg:RegSum[3]|                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[2]|lpm_shiftreg:RegSum[3]                                                              ; work         ;
;       |lpm_shiftreg:RegZero[0]|                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[2]|lpm_shiftreg:RegZero[0]                                                             ; work         ;
;       |lpm_shiftreg:RegZero[1]|                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[2]|lpm_shiftreg:RegZero[1]                                                             ; work         ;
;       |lpm_shiftreg:Reg_Zero_Cnt|              ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[2]|lpm_shiftreg:Reg_Zero_Cnt                                                           ; work         ;
;       |lpm_shiftreg:Threshold_Reg|             ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 8 (8)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[2]|lpm_shiftreg:Threshold_Reg                                                          ; work         ;
;       |lpm_shiftreg:WFhist_RAMAddrBus|         ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[2]|lpm_shiftreg:WFhist_RAMAddrBus                                                      ; work         ;
;       |ram_digit:SampleRAM|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3584        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[2]|ram_digit:SampleRAM                                                                 ; work         ;
;          |altsyncram:altsyncram_component|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3584        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[2]|ram_digit:SampleRAM|altsyncram:altsyncram_component                                 ; work         ;
;             |altsyncram_nth2:auto_generated|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3584        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[2]|ram_digit:SampleRAM|altsyncram:altsyncram_component|altsyncram_nth2:auto_generated  ; work         ;
;       |sum_4:SUMMATOR|                         ; 40 (0)      ; 40 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 40 (0)           ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[2]|sum_4:SUMMATOR                                                                      ; work         ;
;          |parallel_add:parallel_add_component| ; 40 (0)      ; 40 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 40 (0)           ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[2]|sum_4:SUMMATOR|parallel_add:parallel_add_component                                  ; work         ;
;             |par_add_8gg:auto_generated|       ; 40 (40)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 40 (40)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[2]|sum_4:SUMMATOR|parallel_add:parallel_add_component|par_add_8gg:auto_generated       ; work         ;
;    |Digitizer_TA6:TA6Channel[3]|               ; 349 (90)    ; 265 (10)                  ; 0 (0)         ; 14848       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (50)      ; 67 (0)            ; 210 (42)         ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[3]                                                                                     ; work         ;
;       |DelayLine:StopWrite|                    ; 20 (7)      ; 14 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 1 (0)             ; 13 (2)           ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[3]|DelayLine:StopWrite                                                                 ; work         ;
;          |EdgeSensing:StartCycle|              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[3]|DelayLine:StopWrite|EdgeSensing:StartCycle                                          ; work         ;
;          |lpm_counter:Counter|                 ; 11 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 10 (0)           ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[3]|DelayLine:StopWrite|lpm_counter:Counter                                             ; work         ;
;             |cntr_2ui:auto_generated|          ; 11 (11)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 10 (10)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[3]|DelayLine:StopWrite|lpm_counter:Counter|cntr_2ui:auto_generated                     ; work         ;
;       |EdgeSensing:$00036|                     ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[3]|EdgeSensing:$00036                                                                  ; work         ;
;       |WFhist_ram:WFhist|                      ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[3]|WFhist_ram:WFhist                                                                   ; work         ;
;          |altsyncram:altsyncram_component|     ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[3]|WFhist_ram:WFhist|altsyncram:altsyncram_component                                   ; work         ;
;             |altsyncram_1fm1:auto_generated|   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[3]|WFhist_ram:WFhist|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated    ; work         ;
;       |hist_ram:Hist_ADC|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[3]|hist_ram:Hist_ADC                                                                   ; work         ;
;          |altsyncram:altsyncram_component|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[3]|hist_ram:Hist_ADC|altsyncram:altsyncram_component                                   ; work         ;
;             |altsyncram_8of2:auto_generated|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[3]|hist_ram:Hist_ADC|altsyncram:altsyncram_component|altsyncram_8of2:auto_generated    ; work         ;
;       |lpm_add_sub:SUB|                        ; 14 (0)      ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 4 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[3]|lpm_add_sub:SUB                                                                     ; work         ;
;          |add_sub_06i:auto_generated|          ; 14 (14)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 4 (4)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[3]|lpm_add_sub:SUB|add_sub_06i:auto_generated                                          ; work         ;
;       |lpm_add_sub:Sub_Ped|                    ; 12 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (0)           ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[3]|lpm_add_sub:Sub_Ped                                                                 ; work         ;
;          |add_sub_bii:auto_generated|          ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[3]|lpm_add_sub:Sub_Ped|add_sub_bii:auto_generated                                      ; work         ;
;       |lpm_counter:Hist_ADCCt|                 ; 10 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 9 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[3]|lpm_counter:Hist_ADCCt                                                              ; work         ;
;          |cntr_qsi:auto_generated|             ; 10 (10)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[3]|lpm_counter:Hist_ADCCt|cntr_qsi:auto_generated                                      ; work         ;
;       |lpm_counter:NSampleCt|                  ; 12 (0)      ; 11 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 11 (0)           ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[3]|lpm_counter:NSampleCt                                                               ; work         ;
;          |cntr_3ui:auto_generated|             ; 12 (12)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 11 (11)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[3]|lpm_counter:NSampleCt|cntr_3ui:auto_generated                                       ; work         ;
;       |lpm_counter:SampleRAM_AddrCnt1|         ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[3]|lpm_counter:SampleRAM_AddrCnt1                                                      ; work         ;
;          |cntr_roi:auto_generated|             ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[3]|lpm_counter:SampleRAM_AddrCnt1|cntr_roi:auto_generated                              ; work         ;
;       |lpm_counter:SampleRAM_AddrCnt2|         ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[3]|lpm_counter:SampleRAM_AddrCnt2                                                      ; work         ;
;          |cntr_28i:auto_generated|             ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[3]|lpm_counter:SampleRAM_AddrCnt2|cntr_28i:auto_generated                              ; work         ;
;       |lpm_counter:WFhist_ADCCt|               ; 9 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 8 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[3]|lpm_counter:WFhist_ADCCt                                                            ; work         ;
;          |cntr_psi:auto_generated|             ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[3]|lpm_counter:WFhist_ADCCt|cntr_psi:auto_generated                                    ; work         ;
;       |lpm_shiftreg:DelayAver_Reg|             ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[3]|lpm_shiftreg:DelayAver_Reg                                                          ; work         ;
;       |lpm_shiftreg:Hist_RAMAddrBus|           ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[3]|lpm_shiftreg:Hist_RAMAddrBus                                                        ; work         ;
;       |lpm_shiftreg:Max_Reg|                   ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[3]|lpm_shiftreg:Max_Reg                                                                ; work         ;
;       |lpm_shiftreg:Piedistal_Reg|             ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 1 (1)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[3]|lpm_shiftreg:Piedistal_Reg                                                          ; work         ;
;       |lpm_shiftreg:RegSum[0]|                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[3]|lpm_shiftreg:RegSum[0]                                                              ; work         ;
;       |lpm_shiftreg:RegSum[1]|                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[3]|lpm_shiftreg:RegSum[1]                                                              ; work         ;
;       |lpm_shiftreg:RegSum[2]|                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[3]|lpm_shiftreg:RegSum[2]                                                              ; work         ;
;       |lpm_shiftreg:RegSum[3]|                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[3]|lpm_shiftreg:RegSum[3]                                                              ; work         ;
;       |lpm_shiftreg:RegZero[0]|                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[3]|lpm_shiftreg:RegZero[0]                                                             ; work         ;
;       |lpm_shiftreg:RegZero[1]|                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[3]|lpm_shiftreg:RegZero[1]                                                             ; work         ;
;       |lpm_shiftreg:Reg_Zero_Cnt|              ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[3]|lpm_shiftreg:Reg_Zero_Cnt                                                           ; work         ;
;       |lpm_shiftreg:Threshold_Reg|             ; 28 (28)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 25 (25)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[3]|lpm_shiftreg:Threshold_Reg                                                          ; work         ;
;       |lpm_shiftreg:WFhist_RAMAddrBus|         ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[3]|lpm_shiftreg:WFhist_RAMAddrBus                                                      ; work         ;
;       |ram_digit:SampleRAM|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3584        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[3]|ram_digit:SampleRAM                                                                 ; work         ;
;          |altsyncram:altsyncram_component|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3584        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[3]|ram_digit:SampleRAM|altsyncram:altsyncram_component                                 ; work         ;
;             |altsyncram_nth2:auto_generated|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3584        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[3]|ram_digit:SampleRAM|altsyncram:altsyncram_component|altsyncram_nth2:auto_generated  ; work         ;
;       |sum_4:SUMMATOR|                         ; 40 (0)      ; 40 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 40 (0)           ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[3]|sum_4:SUMMATOR                                                                      ; work         ;
;          |parallel_add:parallel_add_component| ; 40 (0)      ; 40 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 40 (0)           ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[3]|sum_4:SUMMATOR|parallel_add:parallel_add_component                                  ; work         ;
;             |par_add_8gg:auto_generated|       ; 40 (40)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 40 (40)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[3]|sum_4:SUMMATOR|parallel_add:parallel_add_component|par_add_8gg:auto_generated       ; work         ;
;    |Digitizer_TA6:TA6Channel[4]|               ; 343 (86)    ; 265 (10)                  ; 0 (0)         ; 14848       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (59)      ; 63 (0)            ; 202 (29)         ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[4]                                                                                     ; work         ;
;       |DelayLine:StopWrite|                    ; 20 (7)      ; 14 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 1 (0)             ; 13 (2)           ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[4]|DelayLine:StopWrite                                                                 ; work         ;
;          |EdgeSensing:StartCycle|              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[4]|DelayLine:StopWrite|EdgeSensing:StartCycle                                          ; work         ;
;          |lpm_counter:Counter|                 ; 11 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 10 (0)           ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[4]|DelayLine:StopWrite|lpm_counter:Counter                                             ; work         ;
;             |cntr_2ui:auto_generated|          ; 11 (11)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 10 (10)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[4]|DelayLine:StopWrite|lpm_counter:Counter|cntr_2ui:auto_generated                     ; work         ;
;       |EdgeSensing:$00036|                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[4]|EdgeSensing:$00036                                                                  ; work         ;
;       |WFhist_ram:WFhist|                      ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[4]|WFhist_ram:WFhist                                                                   ; work         ;
;          |altsyncram:altsyncram_component|     ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[4]|WFhist_ram:WFhist|altsyncram:altsyncram_component                                   ; work         ;
;             |altsyncram_1fm1:auto_generated|   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[4]|WFhist_ram:WFhist|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated    ; work         ;
;       |hist_ram:Hist_ADC|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[4]|hist_ram:Hist_ADC                                                                   ; work         ;
;          |altsyncram:altsyncram_component|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[4]|hist_ram:Hist_ADC|altsyncram:altsyncram_component                                   ; work         ;
;             |altsyncram_8of2:auto_generated|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[4]|hist_ram:Hist_ADC|altsyncram:altsyncram_component|altsyncram_8of2:auto_generated    ; work         ;
;       |lpm_add_sub:SUB|                        ; 14 (0)      ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 4 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[4]|lpm_add_sub:SUB                                                                     ; work         ;
;          |add_sub_06i:auto_generated|          ; 14 (14)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 4 (4)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[4]|lpm_add_sub:SUB|add_sub_06i:auto_generated                                          ; work         ;
;       |lpm_add_sub:Sub_Ped|                    ; 12 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (0)           ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[4]|lpm_add_sub:Sub_Ped                                                                 ; work         ;
;          |add_sub_bii:auto_generated|          ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[4]|lpm_add_sub:Sub_Ped|add_sub_bii:auto_generated                                      ; work         ;
;       |lpm_counter:Hist_ADCCt|                 ; 10 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 9 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[4]|lpm_counter:Hist_ADCCt                                                              ; work         ;
;          |cntr_qsi:auto_generated|             ; 10 (10)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[4]|lpm_counter:Hist_ADCCt|cntr_qsi:auto_generated                                      ; work         ;
;       |lpm_counter:NSampleCt|                  ; 12 (0)      ; 11 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 11 (0)           ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[4]|lpm_counter:NSampleCt                                                               ; work         ;
;          |cntr_3ui:auto_generated|             ; 12 (12)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 11 (11)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[4]|lpm_counter:NSampleCt|cntr_3ui:auto_generated                                       ; work         ;
;       |lpm_counter:SampleRAM_AddrCnt1|         ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[4]|lpm_counter:SampleRAM_AddrCnt1                                                      ; work         ;
;          |cntr_roi:auto_generated|             ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[4]|lpm_counter:SampleRAM_AddrCnt1|cntr_roi:auto_generated                              ; work         ;
;       |lpm_counter:SampleRAM_AddrCnt2|         ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[4]|lpm_counter:SampleRAM_AddrCnt2                                                      ; work         ;
;          |cntr_28i:auto_generated|             ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[4]|lpm_counter:SampleRAM_AddrCnt2|cntr_28i:auto_generated                              ; work         ;
;       |lpm_counter:WFhist_ADCCt|               ; 9 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 8 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[4]|lpm_counter:WFhist_ADCCt                                                            ; work         ;
;          |cntr_psi:auto_generated|             ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[4]|lpm_counter:WFhist_ADCCt|cntr_psi:auto_generated                                    ; work         ;
;       |lpm_shiftreg:DelayAver_Reg|             ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[4]|lpm_shiftreg:DelayAver_Reg                                                          ; work         ;
;       |lpm_shiftreg:Hist_RAMAddrBus|           ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[4]|lpm_shiftreg:Hist_RAMAddrBus                                                        ; work         ;
;       |lpm_shiftreg:Max_Reg|                   ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[4]|lpm_shiftreg:Max_Reg                                                                ; work         ;
;       |lpm_shiftreg:Piedistal_Reg|             ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[4]|lpm_shiftreg:Piedistal_Reg                                                          ; work         ;
;       |lpm_shiftreg:RegSum[0]|                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[4]|lpm_shiftreg:RegSum[0]                                                              ; work         ;
;       |lpm_shiftreg:RegSum[1]|                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[4]|lpm_shiftreg:RegSum[1]                                                              ; work         ;
;       |lpm_shiftreg:RegSum[2]|                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[4]|lpm_shiftreg:RegSum[2]                                                              ; work         ;
;       |lpm_shiftreg:RegSum[3]|                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[4]|lpm_shiftreg:RegSum[3]                                                              ; work         ;
;       |lpm_shiftreg:RegZero[0]|                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[4]|lpm_shiftreg:RegZero[0]                                                             ; work         ;
;       |lpm_shiftreg:RegZero[1]|                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[4]|lpm_shiftreg:RegZero[1]                                                             ; work         ;
;       |lpm_shiftreg:Reg_Zero_Cnt|              ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[4]|lpm_shiftreg:Reg_Zero_Cnt                                                           ; work         ;
;       |lpm_shiftreg:Threshold_Reg|             ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 7 (7)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[4]|lpm_shiftreg:Threshold_Reg                                                          ; work         ;
;       |lpm_shiftreg:WFhist_RAMAddrBus|         ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[4]|lpm_shiftreg:WFhist_RAMAddrBus                                                      ; work         ;
;       |ram_digit:SampleRAM|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3584        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[4]|ram_digit:SampleRAM                                                                 ; work         ;
;          |altsyncram:altsyncram_component|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3584        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[4]|ram_digit:SampleRAM|altsyncram:altsyncram_component                                 ; work         ;
;             |altsyncram_nth2:auto_generated|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3584        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[4]|ram_digit:SampleRAM|altsyncram:altsyncram_component|altsyncram_nth2:auto_generated  ; work         ;
;       |sum_4:SUMMATOR|                         ; 40 (0)      ; 40 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 40 (0)           ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[4]|sum_4:SUMMATOR                                                                      ; work         ;
;          |parallel_add:parallel_add_component| ; 40 (0)      ; 40 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 40 (0)           ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[4]|sum_4:SUMMATOR|parallel_add:parallel_add_component                                  ; work         ;
;             |par_add_8gg:auto_generated|       ; 40 (40)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 40 (40)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[4]|sum_4:SUMMATOR|parallel_add:parallel_add_component|par_add_8gg:auto_generated       ; work         ;
;    |Digitizer_TA6:TA6Channel[5]|               ; 343 (86)    ; 265 (10)                  ; 0 (0)         ; 14848       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (59)      ; 56 (0)            ; 209 (29)         ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[5]                                                                                     ; work         ;
;       |DelayLine:StopWrite|                    ; 20 (7)      ; 14 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 1 (0)             ; 13 (2)           ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[5]|DelayLine:StopWrite                                                                 ; work         ;
;          |EdgeSensing:StartCycle|              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[5]|DelayLine:StopWrite|EdgeSensing:StartCycle                                          ; work         ;
;          |lpm_counter:Counter|                 ; 11 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 10 (0)           ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[5]|DelayLine:StopWrite|lpm_counter:Counter                                             ; work         ;
;             |cntr_2ui:auto_generated|          ; 11 (11)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 10 (10)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[5]|DelayLine:StopWrite|lpm_counter:Counter|cntr_2ui:auto_generated                     ; work         ;
;       |EdgeSensing:$00036|                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[5]|EdgeSensing:$00036                                                                  ; work         ;
;       |WFhist_ram:WFhist|                      ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[5]|WFhist_ram:WFhist                                                                   ; work         ;
;          |altsyncram:altsyncram_component|     ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[5]|WFhist_ram:WFhist|altsyncram:altsyncram_component                                   ; work         ;
;             |altsyncram_1fm1:auto_generated|   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[5]|WFhist_ram:WFhist|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated    ; work         ;
;       |hist_ram:Hist_ADC|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[5]|hist_ram:Hist_ADC                                                                   ; work         ;
;          |altsyncram:altsyncram_component|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[5]|hist_ram:Hist_ADC|altsyncram:altsyncram_component                                   ; work         ;
;             |altsyncram_8of2:auto_generated|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[5]|hist_ram:Hist_ADC|altsyncram:altsyncram_component|altsyncram_8of2:auto_generated    ; work         ;
;       |lpm_add_sub:SUB|                        ; 14 (0)      ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 4 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[5]|lpm_add_sub:SUB                                                                     ; work         ;
;          |add_sub_06i:auto_generated|          ; 14 (14)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 4 (4)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[5]|lpm_add_sub:SUB|add_sub_06i:auto_generated                                          ; work         ;
;       |lpm_add_sub:Sub_Ped|                    ; 12 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (0)           ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[5]|lpm_add_sub:Sub_Ped                                                                 ; work         ;
;          |add_sub_bii:auto_generated|          ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[5]|lpm_add_sub:Sub_Ped|add_sub_bii:auto_generated                                      ; work         ;
;       |lpm_counter:Hist_ADCCt|                 ; 10 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 9 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[5]|lpm_counter:Hist_ADCCt                                                              ; work         ;
;          |cntr_qsi:auto_generated|             ; 10 (10)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[5]|lpm_counter:Hist_ADCCt|cntr_qsi:auto_generated                                      ; work         ;
;       |lpm_counter:NSampleCt|                  ; 12 (0)      ; 11 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 11 (0)           ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[5]|lpm_counter:NSampleCt                                                               ; work         ;
;          |cntr_3ui:auto_generated|             ; 12 (12)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 11 (11)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[5]|lpm_counter:NSampleCt|cntr_3ui:auto_generated                                       ; work         ;
;       |lpm_counter:SampleRAM_AddrCnt1|         ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[5]|lpm_counter:SampleRAM_AddrCnt1                                                      ; work         ;
;          |cntr_roi:auto_generated|             ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[5]|lpm_counter:SampleRAM_AddrCnt1|cntr_roi:auto_generated                              ; work         ;
;       |lpm_counter:SampleRAM_AddrCnt2|         ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[5]|lpm_counter:SampleRAM_AddrCnt2                                                      ; work         ;
;          |cntr_28i:auto_generated|             ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[5]|lpm_counter:SampleRAM_AddrCnt2|cntr_28i:auto_generated                              ; work         ;
;       |lpm_counter:WFhist_ADCCt|               ; 9 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 8 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[5]|lpm_counter:WFhist_ADCCt                                                            ; work         ;
;          |cntr_psi:auto_generated|             ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[5]|lpm_counter:WFhist_ADCCt|cntr_psi:auto_generated                                    ; work         ;
;       |lpm_shiftreg:DelayAver_Reg|             ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[5]|lpm_shiftreg:DelayAver_Reg                                                          ; work         ;
;       |lpm_shiftreg:Hist_RAMAddrBus|           ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[5]|lpm_shiftreg:Hist_RAMAddrBus                                                        ; work         ;
;       |lpm_shiftreg:Max_Reg|                   ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[5]|lpm_shiftreg:Max_Reg                                                                ; work         ;
;       |lpm_shiftreg:Piedistal_Reg|             ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[5]|lpm_shiftreg:Piedistal_Reg                                                          ; work         ;
;       |lpm_shiftreg:RegSum[0]|                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[5]|lpm_shiftreg:RegSum[0]                                                              ; work         ;
;       |lpm_shiftreg:RegSum[1]|                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[5]|lpm_shiftreg:RegSum[1]                                                              ; work         ;
;       |lpm_shiftreg:RegSum[2]|                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[5]|lpm_shiftreg:RegSum[2]                                                              ; work         ;
;       |lpm_shiftreg:RegSum[3]|                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[5]|lpm_shiftreg:RegSum[3]                                                              ; work         ;
;       |lpm_shiftreg:RegZero[0]|                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[5]|lpm_shiftreg:RegZero[0]                                                             ; work         ;
;       |lpm_shiftreg:RegZero[1]|                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[5]|lpm_shiftreg:RegZero[1]                                                             ; work         ;
;       |lpm_shiftreg:Reg_Zero_Cnt|              ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[5]|lpm_shiftreg:Reg_Zero_Cnt                                                           ; work         ;
;       |lpm_shiftreg:Threshold_Reg|             ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 13 (13)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[5]|lpm_shiftreg:Threshold_Reg                                                          ; work         ;
;       |lpm_shiftreg:WFhist_RAMAddrBus|         ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[5]|lpm_shiftreg:WFhist_RAMAddrBus                                                      ; work         ;
;       |ram_digit:SampleRAM|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3584        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[5]|ram_digit:SampleRAM                                                                 ; work         ;
;          |altsyncram:altsyncram_component|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3584        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[5]|ram_digit:SampleRAM|altsyncram:altsyncram_component                                 ; work         ;
;             |altsyncram_nth2:auto_generated|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3584        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[5]|ram_digit:SampleRAM|altsyncram:altsyncram_component|altsyncram_nth2:auto_generated  ; work         ;
;       |sum_4:SUMMATOR|                         ; 40 (0)      ; 40 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 40 (0)           ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[5]|sum_4:SUMMATOR                                                                      ; work         ;
;          |parallel_add:parallel_add_component| ; 40 (0)      ; 40 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 40 (0)           ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[5]|sum_4:SUMMATOR|parallel_add:parallel_add_component                                  ; work         ;
;             |par_add_8gg:auto_generated|       ; 40 (40)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 40 (40)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[5]|sum_4:SUMMATOR|parallel_add:parallel_add_component|par_add_8gg:auto_generated       ; work         ;
;    |Digitizer_TA6:TA6Channel[6]|               ; 260 (70)    ; 207 (9)                   ; 0 (0)         ; 6656        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (40)      ; 66 (0)            ; 141 (32)         ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[6]                                                                                     ; work         ;
;       |EdgeSensing:$00036|                     ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[6]|EdgeSensing:$00036                                                                  ; work         ;
;       |WFhist_ram:WFhist|                      ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[6]|WFhist_ram:WFhist                                                                   ; work         ;
;          |altsyncram:altsyncram_component|     ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[6]|WFhist_ram:WFhist|altsyncram:altsyncram_component                                   ; work         ;
;             |altsyncram_1fm1:auto_generated|   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[6]|WFhist_ram:WFhist|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated    ; work         ;
;       |lpm_add_sub:SUB|                        ; 14 (0)      ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 4 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[6]|lpm_add_sub:SUB                                                                     ; work         ;
;          |add_sub_06i:auto_generated|          ; 14 (14)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 4 (4)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[6]|lpm_add_sub:SUB|add_sub_06i:auto_generated                                          ; work         ;
;       |lpm_add_sub:Sub_Ped|                    ; 12 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (0)           ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[6]|lpm_add_sub:Sub_Ped                                                                 ; work         ;
;          |add_sub_bii:auto_generated|          ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[6]|lpm_add_sub:Sub_Ped|add_sub_bii:auto_generated                                      ; work         ;
;       |lpm_counter:NSampleCt|                  ; 12 (0)      ; 11 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 11 (0)           ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[6]|lpm_counter:NSampleCt                                                               ; work         ;
;          |cntr_3ui:auto_generated|             ; 12 (12)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 11 (11)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[6]|lpm_counter:NSampleCt|cntr_3ui:auto_generated                                       ; work         ;
;       |lpm_counter:SampleRAM_AddrCnt1|         ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[6]|lpm_counter:SampleRAM_AddrCnt1                                                      ; work         ;
;          |cntr_roi:auto_generated|             ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[6]|lpm_counter:SampleRAM_AddrCnt1|cntr_roi:auto_generated                              ; work         ;
;       |lpm_counter:SampleRAM_AddrCnt2|         ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[6]|lpm_counter:SampleRAM_AddrCnt2                                                      ; work         ;
;          |cntr_28i:auto_generated|             ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[6]|lpm_counter:SampleRAM_AddrCnt2|cntr_28i:auto_generated                              ; work         ;
;       |lpm_counter:WFhist_ADCCt|               ; 9 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 8 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[6]|lpm_counter:WFhist_ADCCt                                                            ; work         ;
;          |cntr_psi:auto_generated|             ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[6]|lpm_counter:WFhist_ADCCt|cntr_psi:auto_generated                                    ; work         ;
;       |lpm_shiftreg:DelayAver_Reg|             ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[6]|lpm_shiftreg:DelayAver_Reg                                                          ; work         ;
;       |lpm_shiftreg:Piedistal_Reg|             ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[6]|lpm_shiftreg:Piedistal_Reg                                                          ; work         ;
;       |lpm_shiftreg:RegSum[0]|                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[6]|lpm_shiftreg:RegSum[0]                                                              ; work         ;
;       |lpm_shiftreg:RegSum[1]|                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[6]|lpm_shiftreg:RegSum[1]                                                              ; work         ;
;       |lpm_shiftreg:RegSum[2]|                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[6]|lpm_shiftreg:RegSum[2]                                                              ; work         ;
;       |lpm_shiftreg:RegSum[3]|                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[6]|lpm_shiftreg:RegSum[3]                                                              ; work         ;
;       |lpm_shiftreg:RegZero[0]|                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[6]|lpm_shiftreg:RegZero[0]                                                             ; work         ;
;       |lpm_shiftreg:RegZero[1]|                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[6]|lpm_shiftreg:RegZero[1]                                                             ; work         ;
;       |lpm_shiftreg:Threshold_Reg|             ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[6]|lpm_shiftreg:Threshold_Reg                                                          ; work         ;
;       |lpm_shiftreg:WFhist_RAMAddrBus|         ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[6]|lpm_shiftreg:WFhist_RAMAddrBus                                                      ; work         ;
;       |ram_digit:SampleRAM|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3584        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[6]|ram_digit:SampleRAM                                                                 ; work         ;
;          |altsyncram:altsyncram_component|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3584        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[6]|ram_digit:SampleRAM|altsyncram:altsyncram_component                                 ; work         ;
;             |altsyncram_nth2:auto_generated|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3584        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[6]|ram_digit:SampleRAM|altsyncram:altsyncram_component|altsyncram_nth2:auto_generated  ; work         ;
;       |sum_4:SUMMATOR|                         ; 40 (0)      ; 40 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 40 (0)           ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[6]|sum_4:SUMMATOR                                                                      ; work         ;
;          |parallel_add:parallel_add_component| ; 40 (0)      ; 40 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 40 (0)           ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[6]|sum_4:SUMMATOR|parallel_add:parallel_add_component                                  ; work         ;
;             |par_add_8gg:auto_generated|       ; 40 (40)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 40 (40)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[6]|sum_4:SUMMATOR|parallel_add:parallel_add_component|par_add_8gg:auto_generated       ; work         ;
;    |Digitizer_TA6:TA6Channel[7]|               ; 273 (71)    ; 207 (9)                   ; 0 (0)         ; 6656        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (54)      ; 79 (0)            ; 128 (19)         ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[7]                                                                                     ; work         ;
;       |EdgeSensing:$00036|                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[7]|EdgeSensing:$00036                                                                  ; work         ;
;       |WFhist_ram:WFhist|                      ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[7]|WFhist_ram:WFhist                                                                   ; work         ;
;          |altsyncram:altsyncram_component|     ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[7]|WFhist_ram:WFhist|altsyncram:altsyncram_component                                   ; work         ;
;             |altsyncram_1fm1:auto_generated|   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[7]|WFhist_ram:WFhist|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated    ; work         ;
;       |lpm_add_sub:SUB|                        ; 14 (0)      ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 4 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[7]|lpm_add_sub:SUB                                                                     ; work         ;
;          |add_sub_06i:auto_generated|          ; 14 (14)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 4 (4)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[7]|lpm_add_sub:SUB|add_sub_06i:auto_generated                                          ; work         ;
;       |lpm_add_sub:Sub_Ped|                    ; 12 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (0)           ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[7]|lpm_add_sub:Sub_Ped                                                                 ; work         ;
;          |add_sub_bii:auto_generated|          ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[7]|lpm_add_sub:Sub_Ped|add_sub_bii:auto_generated                                      ; work         ;
;       |lpm_counter:NSampleCt|                  ; 12 (0)      ; 11 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 11 (0)           ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[7]|lpm_counter:NSampleCt                                                               ; work         ;
;          |cntr_3ui:auto_generated|             ; 12 (12)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 11 (11)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[7]|lpm_counter:NSampleCt|cntr_3ui:auto_generated                                       ; work         ;
;       |lpm_counter:SampleRAM_AddrCnt1|         ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[7]|lpm_counter:SampleRAM_AddrCnt1                                                      ; work         ;
;          |cntr_roi:auto_generated|             ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[7]|lpm_counter:SampleRAM_AddrCnt1|cntr_roi:auto_generated                              ; work         ;
;       |lpm_counter:SampleRAM_AddrCnt2|         ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[7]|lpm_counter:SampleRAM_AddrCnt2                                                      ; work         ;
;          |cntr_28i:auto_generated|             ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[7]|lpm_counter:SampleRAM_AddrCnt2|cntr_28i:auto_generated                              ; work         ;
;       |lpm_counter:WFhist_ADCCt|               ; 9 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 8 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[7]|lpm_counter:WFhist_ADCCt                                                            ; work         ;
;          |cntr_psi:auto_generated|             ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[7]|lpm_counter:WFhist_ADCCt|cntr_psi:auto_generated                                    ; work         ;
;       |lpm_shiftreg:DelayAver_Reg|             ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[7]|lpm_shiftreg:DelayAver_Reg                                                          ; work         ;
;       |lpm_shiftreg:Piedistal_Reg|             ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 1 (1)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[7]|lpm_shiftreg:Piedistal_Reg                                                          ; work         ;
;       |lpm_shiftreg:RegSum[0]|                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[7]|lpm_shiftreg:RegSum[0]                                                              ; work         ;
;       |lpm_shiftreg:RegSum[1]|                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[7]|lpm_shiftreg:RegSum[1]                                                              ; work         ;
;       |lpm_shiftreg:RegSum[2]|                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[7]|lpm_shiftreg:RegSum[2]                                                              ; work         ;
;       |lpm_shiftreg:RegSum[3]|                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[7]|lpm_shiftreg:RegSum[3]                                                              ; work         ;
;       |lpm_shiftreg:RegZero[0]|                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[7]|lpm_shiftreg:RegZero[0]                                                             ; work         ;
;       |lpm_shiftreg:RegZero[1]|                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[7]|lpm_shiftreg:RegZero[1]                                                             ; work         ;
;       |lpm_shiftreg:Threshold_Reg|             ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[7]|lpm_shiftreg:Threshold_Reg                                                          ; work         ;
;       |lpm_shiftreg:WFhist_RAMAddrBus|         ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[7]|lpm_shiftreg:WFhist_RAMAddrBus                                                      ; work         ;
;       |ram_digit:SampleRAM|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3584        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[7]|ram_digit:SampleRAM                                                                 ; work         ;
;          |altsyncram:altsyncram_component|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3584        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[7]|ram_digit:SampleRAM|altsyncram:altsyncram_component                                 ; work         ;
;             |altsyncram_nth2:auto_generated|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3584        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[7]|ram_digit:SampleRAM|altsyncram:altsyncram_component|altsyncram_nth2:auto_generated  ; work         ;
;       |sum_4:SUMMATOR|                         ; 40 (0)      ; 40 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 40 (0)           ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[7]|sum_4:SUMMATOR                                                                      ; work         ;
;          |parallel_add:parallel_add_component| ; 40 (0)      ; 40 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 40 (0)           ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[7]|sum_4:SUMMATOR|parallel_add:parallel_add_component                                  ; work         ;
;             |par_add_8gg:auto_generated|       ; 40 (40)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 40 (40)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[7]|sum_4:SUMMATOR|parallel_add:parallel_add_component|par_add_8gg:auto_generated       ; work         ;
;    |Digitizer_TA6:TA6Channel[8]|               ; 273 (71)    ; 207 (9)                   ; 0 (0)         ; 6656        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (54)      ; 80 (0)            ; 127 (19)         ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[8]                                                                                     ; work         ;
;       |EdgeSensing:$00036|                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[8]|EdgeSensing:$00036                                                                  ; work         ;
;       |WFhist_ram:WFhist|                      ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[8]|WFhist_ram:WFhist                                                                   ; work         ;
;          |altsyncram:altsyncram_component|     ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[8]|WFhist_ram:WFhist|altsyncram:altsyncram_component                                   ; work         ;
;             |altsyncram_1fm1:auto_generated|   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[8]|WFhist_ram:WFhist|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated    ; work         ;
;       |lpm_add_sub:SUB|                        ; 14 (0)      ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 4 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[8]|lpm_add_sub:SUB                                                                     ; work         ;
;          |add_sub_06i:auto_generated|          ; 14 (14)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 4 (4)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[8]|lpm_add_sub:SUB|add_sub_06i:auto_generated                                          ; work         ;
;       |lpm_add_sub:Sub_Ped|                    ; 12 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (0)           ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[8]|lpm_add_sub:Sub_Ped                                                                 ; work         ;
;          |add_sub_bii:auto_generated|          ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[8]|lpm_add_sub:Sub_Ped|add_sub_bii:auto_generated                                      ; work         ;
;       |lpm_counter:NSampleCt|                  ; 12 (0)      ; 11 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 11 (0)           ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[8]|lpm_counter:NSampleCt                                                               ; work         ;
;          |cntr_3ui:auto_generated|             ; 12 (12)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 11 (11)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[8]|lpm_counter:NSampleCt|cntr_3ui:auto_generated                                       ; work         ;
;       |lpm_counter:SampleRAM_AddrCnt1|         ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[8]|lpm_counter:SampleRAM_AddrCnt1                                                      ; work         ;
;          |cntr_roi:auto_generated|             ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[8]|lpm_counter:SampleRAM_AddrCnt1|cntr_roi:auto_generated                              ; work         ;
;       |lpm_counter:SampleRAM_AddrCnt2|         ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[8]|lpm_counter:SampleRAM_AddrCnt2                                                      ; work         ;
;          |cntr_28i:auto_generated|             ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[8]|lpm_counter:SampleRAM_AddrCnt2|cntr_28i:auto_generated                              ; work         ;
;       |lpm_counter:WFhist_ADCCt|               ; 9 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 8 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[8]|lpm_counter:WFhist_ADCCt                                                            ; work         ;
;          |cntr_psi:auto_generated|             ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[8]|lpm_counter:WFhist_ADCCt|cntr_psi:auto_generated                                    ; work         ;
;       |lpm_shiftreg:DelayAver_Reg|             ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[8]|lpm_shiftreg:DelayAver_Reg                                                          ; work         ;
;       |lpm_shiftreg:Piedistal_Reg|             ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[8]|lpm_shiftreg:Piedistal_Reg                                                          ; work         ;
;       |lpm_shiftreg:RegSum[0]|                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[8]|lpm_shiftreg:RegSum[0]                                                              ; work         ;
;       |lpm_shiftreg:RegSum[1]|                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[8]|lpm_shiftreg:RegSum[1]                                                              ; work         ;
;       |lpm_shiftreg:RegSum[2]|                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[8]|lpm_shiftreg:RegSum[2]                                                              ; work         ;
;       |lpm_shiftreg:RegSum[3]|                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[8]|lpm_shiftreg:RegSum[3]                                                              ; work         ;
;       |lpm_shiftreg:RegZero[0]|                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[8]|lpm_shiftreg:RegZero[0]                                                             ; work         ;
;       |lpm_shiftreg:RegZero[1]|                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[8]|lpm_shiftreg:RegZero[1]                                                             ; work         ;
;       |lpm_shiftreg:Threshold_Reg|             ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[8]|lpm_shiftreg:Threshold_Reg                                                          ; work         ;
;       |lpm_shiftreg:WFhist_RAMAddrBus|         ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[8]|lpm_shiftreg:WFhist_RAMAddrBus                                                      ; work         ;
;       |ram_digit:SampleRAM|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3584        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[8]|ram_digit:SampleRAM                                                                 ; work         ;
;          |altsyncram:altsyncram_component|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3584        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[8]|ram_digit:SampleRAM|altsyncram:altsyncram_component                                 ; work         ;
;             |altsyncram_nth2:auto_generated|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3584        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[8]|ram_digit:SampleRAM|altsyncram:altsyncram_component|altsyncram_nth2:auto_generated  ; work         ;
;       |sum_4:SUMMATOR|                         ; 40 (0)      ; 40 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 40 (0)           ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[8]|sum_4:SUMMATOR                                                                      ; work         ;
;          |parallel_add:parallel_add_component| ; 40 (0)      ; 40 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 40 (0)           ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[8]|sum_4:SUMMATOR|parallel_add:parallel_add_component                                  ; work         ;
;             |par_add_8gg:auto_generated|       ; 40 (40)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 40 (40)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[8]|sum_4:SUMMATOR|parallel_add:parallel_add_component|par_add_8gg:auto_generated       ; work         ;
;    |Digitizer_TA6:TA6Channel[9]|               ; 261 (70)    ; 207 (9)                   ; 0 (0)         ; 6656        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (41)      ; 65 (0)            ; 142 (31)         ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[9]                                                                                     ; work         ;
;       |EdgeSensing:$00036|                     ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[9]|EdgeSensing:$00036                                                                  ; work         ;
;       |WFhist_ram:WFhist|                      ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[9]|WFhist_ram:WFhist                                                                   ;              ;
;          |altsyncram:altsyncram_component|     ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[9]|WFhist_ram:WFhist|altsyncram:altsyncram_component                                   ;              ;
;             |altsyncram_1fm1:auto_generated|   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[9]|WFhist_ram:WFhist|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated    ;              ;
;       |lpm_add_sub:SUB|                        ; 14 (0)      ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 4 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[9]|lpm_add_sub:SUB                                                                     ;              ;
;          |add_sub_06i:auto_generated|          ; 14 (14)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 4 (4)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[9]|lpm_add_sub:SUB|add_sub_06i:auto_generated                                          ;              ;
;       |lpm_add_sub:Sub_Ped|                    ; 12 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (0)           ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[9]|lpm_add_sub:Sub_Ped                                                                 ; work         ;
;          |add_sub_bii:auto_generated|          ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[9]|lpm_add_sub:Sub_Ped|add_sub_bii:auto_generated                                      ; work         ;
;       |lpm_counter:NSampleCt|                  ; 12 (0)      ; 11 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 11 (0)           ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[9]|lpm_counter:NSampleCt                                                               ; work         ;
;          |cntr_3ui:auto_generated|             ; 12 (12)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 11 (11)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[9]|lpm_counter:NSampleCt|cntr_3ui:auto_generated                                       ; work         ;
;       |lpm_counter:SampleRAM_AddrCnt1|         ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[9]|lpm_counter:SampleRAM_AddrCnt1                                                      ;              ;
;          |cntr_roi:auto_generated|             ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[9]|lpm_counter:SampleRAM_AddrCnt1|cntr_roi:auto_generated                              ;              ;
;       |lpm_counter:SampleRAM_AddrCnt2|         ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[9]|lpm_counter:SampleRAM_AddrCnt2                                                      ;              ;
;          |cntr_28i:auto_generated|             ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[9]|lpm_counter:SampleRAM_AddrCnt2|cntr_28i:auto_generated                              ;              ;
;       |lpm_counter:WFhist_ADCCt|               ; 9 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 8 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[9]|lpm_counter:WFhist_ADCCt                                                            ; work         ;
;          |cntr_psi:auto_generated|             ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[9]|lpm_counter:WFhist_ADCCt|cntr_psi:auto_generated                                    ; work         ;
;       |lpm_shiftreg:DelayAver_Reg|             ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[9]|lpm_shiftreg:DelayAver_Reg                                                          ;              ;
;       |lpm_shiftreg:Piedistal_Reg|             ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 1 (1)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[9]|lpm_shiftreg:Piedistal_Reg                                                          ; work         ;
;       |lpm_shiftreg:RegSum[0]|                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[9]|lpm_shiftreg:RegSum[0]                                                              ; work         ;
;       |lpm_shiftreg:RegSum[1]|                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[9]|lpm_shiftreg:RegSum[1]                                                              ; work         ;
;       |lpm_shiftreg:RegSum[2]|                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[9]|lpm_shiftreg:RegSum[2]                                                              ; work         ;
;       |lpm_shiftreg:RegSum[3]|                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[9]|lpm_shiftreg:RegSum[3]                                                              ; work         ;
;       |lpm_shiftreg:RegZero[0]|                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[9]|lpm_shiftreg:RegZero[0]                                                             ;              ;
;       |lpm_shiftreg:RegZero[1]|                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[9]|lpm_shiftreg:RegZero[1]                                                             ;              ;
;       |lpm_shiftreg:Threshold_Reg|             ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[9]|lpm_shiftreg:Threshold_Reg                                                          ; work         ;
;       |lpm_shiftreg:WFhist_RAMAddrBus|         ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[9]|lpm_shiftreg:WFhist_RAMAddrBus                                                      ; work         ;
;       |ram_digit:SampleRAM|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3584        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[9]|ram_digit:SampleRAM                                                                 ; work         ;
;          |altsyncram:altsyncram_component|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3584        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[9]|ram_digit:SampleRAM|altsyncram:altsyncram_component                                 ; work         ;
;             |altsyncram_nth2:auto_generated|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3584        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[9]|ram_digit:SampleRAM|altsyncram:altsyncram_component|altsyncram_nth2:auto_generated  ; work         ;
;       |sum_4:SUMMATOR|                         ; 40 (0)      ; 40 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 40 (0)           ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[9]|sum_4:SUMMATOR                                                                      ; work         ;
;          |parallel_add:parallel_add_component| ; 40 (0)      ; 40 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 40 (0)           ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[9]|sum_4:SUMMATOR|parallel_add:parallel_add_component                                  ; work         ;
;             |par_add_8gg:auto_generated|       ; 40 (40)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 40 (40)          ; |TA12_Digitizer|Digitizer_TA6:TA6Channel[9]|sum_4:SUMMATOR|parallel_add:parallel_add_component|par_add_8gg:auto_generated       ; work         ;
;    |EdgeSensing:$00062|                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TA12_Digitizer|EdgeSensing:$00062                                                                                              ;              ;
;    |EdgeSensing:$00066|                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TA12_Digitizer|EdgeSensing:$00066                                                                                              ; work         ;
;    |EdgeSensing:$00068|                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |TA12_Digitizer|EdgeSensing:$00068                                                                                              ; work         ;
;    |ErrorCounters:ErrorCounters_IFace|         ; 76 (13)     ; 65 (5)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (8)       ; 0 (0)             ; 65 (5)           ; |TA12_Digitizer|ErrorCounters:ErrorCounters_IFace                                                                               ; work         ;
;       |Edge_Sensing:Edge_of_Error_Input[1]|    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TA12_Digitizer|ErrorCounters:ErrorCounters_IFace|Edge_Sensing:Edge_of_Error_Input[1]                                           ; work         ;
;       |Edge_Sensing:Edge_of_Error_Input[2]|    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TA12_Digitizer|ErrorCounters:ErrorCounters_IFace|Edge_Sensing:Edge_of_Error_Input[2]                                           ; work         ;
;       |Edge_Sensing:Edge_of_Error_Input[4]|    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TA12_Digitizer|ErrorCounters:ErrorCounters_IFace|Edge_Sensing:Edge_of_Error_Input[4]                                           ; work         ;
;       |lpm_counter:Counter_of_Error[1]|        ; 10 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 9 (0)            ; |TA12_Digitizer|ErrorCounters:ErrorCounters_IFace|lpm_counter:Counter_of_Error[1]                                               ; work         ;
;          |cntr_p6h:auto_generated|             ; 10 (10)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; |TA12_Digitizer|ErrorCounters:ErrorCounters_IFace|lpm_counter:Counter_of_Error[1]|cntr_p6h:auto_generated                       ; work         ;
;       |lpm_counter:Counter_of_Error[2]|        ; 10 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 9 (0)            ; |TA12_Digitizer|ErrorCounters:ErrorCounters_IFace|lpm_counter:Counter_of_Error[2]                                               ; work         ;
;          |cntr_p6h:auto_generated|             ; 10 (10)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; |TA12_Digitizer|ErrorCounters:ErrorCounters_IFace|lpm_counter:Counter_of_Error[2]|cntr_p6h:auto_generated                       ; work         ;
;       |lpm_counter:Counter_of_Error[3]|        ; 9 (0)       ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; |TA12_Digitizer|ErrorCounters:ErrorCounters_IFace|lpm_counter:Counter_of_Error[3]                                               ; work         ;
;          |cntr_p6h:auto_generated|             ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |TA12_Digitizer|ErrorCounters:ErrorCounters_IFace|lpm_counter:Counter_of_Error[3]|cntr_p6h:auto_generated                       ;              ;
;       |lpm_counter:Counter_of_Error[4]|        ; 10 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 9 (0)            ; |TA12_Digitizer|ErrorCounters:ErrorCounters_IFace|lpm_counter:Counter_of_Error[4]                                               ; work         ;
;          |cntr_p6h:auto_generated|             ; 10 (10)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; |TA12_Digitizer|ErrorCounters:ErrorCounters_IFace|lpm_counter:Counter_of_Error[4]|cntr_p6h:auto_generated                       ; work         ;
;       |lpm_counter:Counter_of_Error[5]|        ; 9 (0)       ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; |TA12_Digitizer|ErrorCounters:ErrorCounters_IFace|lpm_counter:Counter_of_Error[5]                                               ; work         ;
;          |cntr_p6h:auto_generated|             ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |TA12_Digitizer|ErrorCounters:ErrorCounters_IFace|lpm_counter:Counter_of_Error[5]|cntr_p6h:auto_generated                       ; work         ;
;       |lpm_counter:Counter_of_Error[6]|        ; 9 (0)       ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; |TA12_Digitizer|ErrorCounters:ErrorCounters_IFace|lpm_counter:Counter_of_Error[6]                                               ;              ;
;          |cntr_p6h:auto_generated|             ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |TA12_Digitizer|ErrorCounters:ErrorCounters_IFace|lpm_counter:Counter_of_Error[6]|cntr_p6h:auto_generated                       ; work         ;
;    |LevelSensing:$00060|                       ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 1 (1)            ; |TA12_Digitizer|LevelSensing:$00060                                                                                             ; work         ;
;    |LightPulser:B_Flash|                       ; 43 (12)     ; 33 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (9)       ; 0 (0)             ; 33 (3)           ; |TA12_Digitizer|LightPulser:B_Flash                                                                                             ;              ;
;       |lpm_counter:Prescaler|                  ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (0)           ; |TA12_Digitizer|LightPulser:B_Flash|lpm_counter:Prescaler                                                                       ;              ;
;          |cntr_uvg:auto_generated|             ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |TA12_Digitizer|LightPulser:B_Flash|lpm_counter:Prescaler|cntr_uvg:auto_generated                                               ;              ;
;       |lpm_counter:Timer|                      ; 21 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 20 (0)           ; |TA12_Digitizer|LightPulser:B_Flash|lpm_counter:Timer                                                                           ;              ;
;          |cntr_k6h:auto_generated|             ; 21 (21)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 20 (20)          ; |TA12_Digitizer|LightPulser:B_Flash|lpm_counter:Timer|cntr_k6h:auto_generated                                                   ;              ;
;    |LightPulser:R_Flash|                       ; 42 (11)     ; 31 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (10)      ; 0 (0)             ; 31 (1)           ; |TA12_Digitizer|LightPulser:R_Flash                                                                                             ;              ;
;       |lpm_counter:Prescaler|                  ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (0)           ; |TA12_Digitizer|LightPulser:R_Flash|lpm_counter:Prescaler                                                                       ;              ;
;          |cntr_uvg:auto_generated|             ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |TA12_Digitizer|LightPulser:R_Flash|lpm_counter:Prescaler|cntr_uvg:auto_generated                                               ;              ;
;       |lpm_counter:Timer|                      ; 21 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 20 (0)           ; |TA12_Digitizer|LightPulser:R_Flash|lpm_counter:Timer                                                                           ;              ;
;          |cntr_k6h:auto_generated|             ; 21 (21)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 20 (20)          ; |TA12_Digitizer|LightPulser:R_Flash|lpm_counter:Timer|cntr_k6h:auto_generated                                                   ;              ;
;    |PLL_TA6:PLL|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|PLL_TA6:PLL                                                                                                     ;              ;
;       |altpll:altpll_component|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|PLL_TA6:PLL|altpll:altpll_component                                                                             ;              ;
;          |altpll_5b43:auto_generated|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|PLL_TA6:PLL|altpll:altpll_component|altpll_5b43:auto_generated                                                  ;              ;
;    |PROCESSOR:CPU|                             ; 382 (92)    ; 121 (43)                  ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 260 (48)     ; 6 (6)             ; 116 (37)         ; |TA12_Digitizer|PROCESSOR:CPU                                                                                                   ;              ;
;       |RAMprog:ProgRAM|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|PROCESSOR:CPU|RAMprog:ProgRAM                                                                                   ;              ;
;          |altsyncram:altsyncram_component|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|PROCESSOR:CPU|RAMprog:ProgRAM|altsyncram:altsyncram_component                                                   ;              ;
;             |altsyncram_tof2:auto_generated|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|PROCESSOR:CPU|RAMprog:ProgRAM|altsyncram:altsyncram_component|altsyncram_tof2:auto_generated                    ;              ;
;       |lpm_counter:PassCt|                     ; 8 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 6 (0)            ; |TA12_Digitizer|PROCESSOR:CPU|lpm_counter:PassCt                                                                                ; work         ;
;          |cntr_rcl:auto_generated|             ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |TA12_Digitizer|PROCESSOR:CPU|lpm_counter:PassCt|cntr_rcl:auto_generated                                                        ; work         ;
;       |lpm_counter:ProgCt|                     ; 57 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (0)       ; 0 (0)             ; 9 (0)            ; |TA12_Digitizer|PROCESSOR:CPU|lpm_counter:ProgCt                                                                                ;              ;
;          |cntr_cgl:auto_generated|             ; 57 (57)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (48)      ; 0 (0)             ; 9 (9)            ; |TA12_Digitizer|PROCESSOR:CPU|lpm_counter:ProgCt|cntr_cgl:auto_generated                                                        ;              ;
;       |lpm_counter:Reg1|                       ; 18 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 16 (0)           ; |TA12_Digitizer|PROCESSOR:CPU|lpm_counter:Reg1                                                                                  ; work         ;
;          |cntr_30l:auto_generated|             ; 18 (18)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 16 (16)          ; |TA12_Digitizer|PROCESSOR:CPU|lpm_counter:Reg1|cntr_30l:auto_generated                                                          ; work         ;
;       |lpm_counter:Reg2|                       ; 44 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 16 (0)           ; |TA12_Digitizer|PROCESSOR:CPU|lpm_counter:Reg2                                                                                  ; work         ;
;          |cntr_30l:auto_generated|             ; 44 (44)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 16 (16)          ; |TA12_Digitizer|PROCESSOR:CPU|lpm_counter:Reg2|cntr_30l:auto_generated                                                          ; work         ;
;       |lpm_counter:Reg3|                       ; 18 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 16 (0)           ; |TA12_Digitizer|PROCESSOR:CPU|lpm_counter:Reg3                                                                                  ; work         ;
;          |cntr_30l:auto_generated|             ; 18 (18)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 16 (16)          ; |TA12_Digitizer|PROCESSOR:CPU|lpm_counter:Reg3|cntr_30l:auto_generated                                                          ; work         ;
;       |lpm_counter:Reg4|                       ; 18 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 16 (0)           ; |TA12_Digitizer|PROCESSOR:CPU|lpm_counter:Reg4                                                                                  ; work         ;
;          |cntr_30l:auto_generated|             ; 18 (18)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 16 (16)          ; |TA12_Digitizer|PROCESSOR:CPU|lpm_counter:Reg4|cntr_30l:auto_generated                                                          ; work         ;
;       |lpm_mux:AddrMUX|                        ; 58 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (0)       ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|PROCESSOR:CPU|lpm_mux:AddrMUX                                                                                   ; work         ;
;          |mux_5tc:auto_generated|              ; 58 (58)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (58)      ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|PROCESSOR:CPU|lpm_mux:AddrMUX|mux_5tc:auto_generated                                                            ; work         ;
;       |lpm_mux:DataMUX|                        ; 70 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (0)       ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|PROCESSOR:CPU|lpm_mux:DataMUX                                                                                   ; work         ;
;          |mux_5tc:auto_generated|              ; 70 (70)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (70)      ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|PROCESSOR:CPU|lpm_mux:DataMUX|mux_5tc:auto_generated                                                            ; work         ;
;    |PhaseSwitch:PhaseSw|                       ; 59 (27)     ; 42 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 4 (4)             ; 38 (6)           ; |TA12_Digitizer|PhaseSwitch:PhaseSw                                                                                             ;              ;
;       |lpm_counter:LinkClkCt|                  ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |TA12_Digitizer|PhaseSwitch:PhaseSw|lpm_counter:LinkClkCt                                                                       ;              ;
;          |cntr_h9i:auto_generated|             ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |TA12_Digitizer|PhaseSwitch:PhaseSw|lpm_counter:LinkClkCt|cntr_h9i:auto_generated                                               ;              ;
;       |lpm_counter:RefTimeCt|                  ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |TA12_Digitizer|PhaseSwitch:PhaseSw|lpm_counter:RefTimeCt                                                                       ;              ;
;          |cntr_h9i:auto_generated|             ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |TA12_Digitizer|PhaseSwitch:PhaseSw|lpm_counter:RefTimeCt|cntr_h9i:auto_generated                                               ;              ;
;    |PulseShaper:Start_Link|                    ; 6 (2)       ; 4 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 4 (1)            ; |TA12_Digitizer|PulseShaper:Start_Link                                                                                          ;              ;
;       |lpm_counter:Counter|                    ; 4 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 3 (0)            ; |TA12_Digitizer|PulseShaper:Start_Link|lpm_counter:Counter                                                                      ;              ;
;          |cntr_5nj:auto_generated|             ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |TA12_Digitizer|PulseShaper:Start_Link|lpm_counter:Counter|cntr_5nj:auto_generated                                              ;              ;
;    |RAMcommd_TA6:CommandRAM|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|RAMcommd_TA6:CommandRAM                                                                                         ; work         ;
;       |altsyncram:altsyncram_component|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|RAMcommd_TA6:CommandRAM|altsyncram:altsyncram_component                                                         ; work         ;
;          |altsyncram_vmj1:auto_generated|      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|RAMcommd_TA6:CommandRAM|altsyncram:altsyncram_component|altsyncram_vmj1:auto_generated                          ; work         ;
;    |RAMmain_TA6:MainRAM|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|RAMmain_TA6:MainRAM                                                                                             ; work         ;
;       |altsyncram:altsyncram_component|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|RAMmain_TA6:MainRAM|altsyncram:altsyncram_component                                                             ; work         ;
;          |altsyncram_ubh1:auto_generated|      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|RAMmain_TA6:MainRAM|altsyncram:altsyncram_component|altsyncram_ubh1:auto_generated                              ; work         ;
;    |TestRam_main:TestRAM|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|TestRam_main:TestRAM                                                                                            ; work         ;
;       |altsyncram:altsyncram_component|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|TestRam_main:TestRAM|altsyncram:altsyncram_component                                                            ; work         ;
;          |altsyncram_ubh1:auto_generated|      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|TestRam_main:TestRAM|altsyncram:altsyncram_component|altsyncram_ubh1:auto_generated                             ; work         ;
;    |UpLink:Link_IFace|                         ; 206 (40)    ; 141 (12)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (25)      ; 1 (0)             ; 141 (15)         ; |TA12_Digitizer|UpLink:Link_IFace                                                                                               ;              ;
;       |CRC_Gen:CRC_Checker|                    ; 21 (19)     ; 20 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 20 (18)          ; |TA12_Digitizer|UpLink:Link_IFace|CRC_Gen:CRC_Checker                                                                           ;              ;
;          |EdgeSensing:Seed_Load|               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TA12_Digitizer|UpLink:Link_IFace|CRC_Gen:CRC_Checker|EdgeSensing:Seed_Load                                                     ;              ;
;       |PulseShaper:DeadTimePulse|              ; 8 (4)       ; 6 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 1 (1)             ; 5 (2)            ; |TA12_Digitizer|UpLink:Link_IFace|PulseShaper:DeadTimePulse                                                                     ;              ;
;          |lpm_counter:Counter|                 ; 4 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 3 (0)            ; |TA12_Digitizer|UpLink:Link_IFace|PulseShaper:DeadTimePulse|lpm_counter:Counter                                                 ;              ;
;             |cntr_5nj:auto_generated|          ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |TA12_Digitizer|UpLink:Link_IFace|PulseShaper:DeadTimePulse|lpm_counter:Counter|cntr_5nj:auto_generated                         ;              ;
;       |lpm_counter:LinkBitCounter|             ; 12 (0)      ; 11 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (0)           ; |TA12_Digitizer|UpLink:Link_IFace|lpm_counter:LinkBitCounter                                                                    ;              ;
;          |cntr_8ui:auto_generated|             ; 12 (12)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |TA12_Digitizer|UpLink:Link_IFace|lpm_counter:LinkBitCounter|cntr_8ui:auto_generated                                            ;              ;
;       |lpm_counter:Prescaler|                  ; 5 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 4 (0)            ; |TA12_Digitizer|UpLink:Link_IFace|lpm_counter:Prescaler                                                                         ;              ;
;          |cntr_3bi:auto_generated|             ; 5 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 4 (4)            ; |TA12_Digitizer|UpLink:Link_IFace|lpm_counter:Prescaler|cntr_3bi:auto_generated                                                 ;              ;
;             |decode_4aa:lpm_decode|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TA12_Digitizer|UpLink:Link_IFace|lpm_counter:Prescaler|cntr_3bi:auto_generated|decode_4aa:lpm_decode                           ;              ;
;       |lpm_shiftreg:Reg_InData|                ; 18 (18)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (18)          ; |TA12_Digitizer|UpLink:Link_IFace|lpm_shiftreg:Reg_InData                                                                       ;              ;
;       |lpm_shiftreg:Reg_OpCode|                ; 16 (16)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |TA12_Digitizer|UpLink:Link_IFace|lpm_shiftreg:Reg_OpCode                                                                       ;              ;
;       |lpm_shiftreg:Reg_RxData|                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |TA12_Digitizer|UpLink:Link_IFace|lpm_shiftreg:Reg_RxData                                                                       ;              ;
;       |lpm_shiftreg:Reg_TxData|                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |TA12_Digitizer|UpLink:Link_IFace|lpm_shiftreg:Reg_TxData                                                                       ;              ;
;       |lpm_shiftreg:RxShifter|                 ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |TA12_Digitizer|UpLink:Link_IFace|lpm_shiftreg:RxShifter                                                                        ;              ;
;       |lpm_shiftreg:TxShifter|                 ; 52 (52)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 0 (0)             ; 17 (17)          ; |TA12_Digitizer|UpLink:Link_IFace|lpm_shiftreg:TxShifter                                                                        ;              ;
;    |lpm_counter:ChannelCount|                  ; 5 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 4 (0)            ; |TA12_Digitizer|lpm_counter:ChannelCount                                                                                        ;              ;
;       |cntr_lsi:auto_generated|                ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |TA12_Digitizer|lpm_counter:ChannelCount|cntr_lsi:auto_generated                                                                ;              ;
;    |lpm_counter:DataCount|                     ; 10 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 8 (0)            ; |TA12_Digitizer|lpm_counter:DataCount                                                                                           ;              ;
;       |cntr_kbj:auto_generated|                ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; |TA12_Digitizer|lpm_counter:DataCount|cntr_kbj:auto_generated                                                                   ;              ;
;    |lpm_counter:NWordCount|                    ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |TA12_Digitizer|lpm_counter:NWordCount                                                                                          ;              ;
;       |cntr_8ph:auto_generated|                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |TA12_Digitizer|lpm_counter:NWordCount|cntr_8ph:auto_generated                                                                  ;              ;
;    |lpm_counter:TestCt|                        ; 26 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 26 (0)           ; |TA12_Digitizer|lpm_counter:TestCt                                                                                              ;              ;
;       |cntr_nti:auto_generated|                ; 26 (26)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 26 (26)          ; |TA12_Digitizer|lpm_counter:TestCt|cntr_nti:auto_generated                                                                      ; work         ;
;    |lpm_shiftreg:DDR_Reg_neg[0][0]|            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:DDR_Reg_neg[0][0]                                                                                  ; work         ;
;    |lpm_shiftreg:DDR_Reg_neg[0][1]|            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:DDR_Reg_neg[0][1]                                                                                  ; work         ;
;    |lpm_shiftreg:DDR_Reg_neg[10][0]|           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:DDR_Reg_neg[10][0]                                                                                 ; work         ;
;    |lpm_shiftreg:DDR_Reg_neg[10][1]|           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:DDR_Reg_neg[10][1]                                                                                 ; work         ;
;    |lpm_shiftreg:DDR_Reg_neg[11][0]|           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:DDR_Reg_neg[11][0]                                                                                 ; work         ;
;    |lpm_shiftreg:DDR_Reg_neg[11][1]|           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:DDR_Reg_neg[11][1]                                                                                 ; work         ;
;    |lpm_shiftreg:DDR_Reg_neg[1][0]|            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:DDR_Reg_neg[1][0]                                                                                  ; work         ;
;    |lpm_shiftreg:DDR_Reg_neg[1][1]|            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:DDR_Reg_neg[1][1]                                                                                  ; work         ;
;    |lpm_shiftreg:DDR_Reg_neg[2][0]|            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:DDR_Reg_neg[2][0]                                                                                  ; work         ;
;    |lpm_shiftreg:DDR_Reg_neg[2][1]|            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:DDR_Reg_neg[2][1]                                                                                  ; work         ;
;    |lpm_shiftreg:DDR_Reg_neg[3][0]|            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:DDR_Reg_neg[3][0]                                                                                  ; work         ;
;    |lpm_shiftreg:DDR_Reg_neg[3][1]|            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:DDR_Reg_neg[3][1]                                                                                  ; work         ;
;    |lpm_shiftreg:DDR_Reg_neg[4][0]|            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:DDR_Reg_neg[4][0]                                                                                  ; work         ;
;    |lpm_shiftreg:DDR_Reg_neg[4][1]|            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:DDR_Reg_neg[4][1]                                                                                  ; work         ;
;    |lpm_shiftreg:DDR_Reg_neg[5][0]|            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:DDR_Reg_neg[5][0]                                                                                  ; work         ;
;    |lpm_shiftreg:DDR_Reg_neg[5][1]|            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:DDR_Reg_neg[5][1]                                                                                  ; work         ;
;    |lpm_shiftreg:DDR_Reg_neg[6][0]|            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:DDR_Reg_neg[6][0]                                                                                  ; work         ;
;    |lpm_shiftreg:DDR_Reg_neg[6][1]|            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:DDR_Reg_neg[6][1]                                                                                  ; work         ;
;    |lpm_shiftreg:DDR_Reg_neg[7][0]|            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:DDR_Reg_neg[7][0]                                                                                  ; work         ;
;    |lpm_shiftreg:DDR_Reg_neg[7][1]|            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:DDR_Reg_neg[7][1]                                                                                  ; work         ;
;    |lpm_shiftreg:DDR_Reg_neg[8][0]|            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:DDR_Reg_neg[8][0]                                                                                  ; work         ;
;    |lpm_shiftreg:DDR_Reg_neg[8][1]|            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:DDR_Reg_neg[8][1]                                                                                  ; work         ;
;    |lpm_shiftreg:DDR_Reg_neg[9][0]|            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:DDR_Reg_neg[9][0]                                                                                  ; work         ;
;    |lpm_shiftreg:DDR_Reg_neg[9][1]|            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:DDR_Reg_neg[9][1]                                                                                  ; work         ;
;    |lpm_shiftreg:DDR_Reg_pos[0][0]|            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:DDR_Reg_pos[0][0]                                                                                  ; work         ;
;    |lpm_shiftreg:DDR_Reg_pos[0][1]|            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:DDR_Reg_pos[0][1]                                                                                  ; work         ;
;    |lpm_shiftreg:DDR_Reg_pos[10][0]|           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:DDR_Reg_pos[10][0]                                                                                 ; work         ;
;    |lpm_shiftreg:DDR_Reg_pos[10][1]|           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:DDR_Reg_pos[10][1]                                                                                 ; work         ;
;    |lpm_shiftreg:DDR_Reg_pos[11][0]|           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:DDR_Reg_pos[11][0]                                                                                 ; work         ;
;    |lpm_shiftreg:DDR_Reg_pos[11][1]|           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:DDR_Reg_pos[11][1]                                                                                 ; work         ;
;    |lpm_shiftreg:DDR_Reg_pos[1][0]|            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:DDR_Reg_pos[1][0]                                                                                  ; work         ;
;    |lpm_shiftreg:DDR_Reg_pos[1][1]|            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:DDR_Reg_pos[1][1]                                                                                  ; work         ;
;    |lpm_shiftreg:DDR_Reg_pos[2][0]|            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:DDR_Reg_pos[2][0]                                                                                  ; work         ;
;    |lpm_shiftreg:DDR_Reg_pos[2][1]|            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:DDR_Reg_pos[2][1]                                                                                  ; work         ;
;    |lpm_shiftreg:DDR_Reg_pos[3][0]|            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:DDR_Reg_pos[3][0]                                                                                  ; work         ;
;    |lpm_shiftreg:DDR_Reg_pos[3][1]|            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:DDR_Reg_pos[3][1]                                                                                  ; work         ;
;    |lpm_shiftreg:DDR_Reg_pos[4][0]|            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:DDR_Reg_pos[4][0]                                                                                  ; work         ;
;    |lpm_shiftreg:DDR_Reg_pos[4][1]|            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:DDR_Reg_pos[4][1]                                                                                  ; work         ;
;    |lpm_shiftreg:DDR_Reg_pos[5][0]|            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:DDR_Reg_pos[5][0]                                                                                  ; work         ;
;    |lpm_shiftreg:DDR_Reg_pos[5][1]|            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:DDR_Reg_pos[5][1]                                                                                  ; work         ;
;    |lpm_shiftreg:DDR_Reg_pos[6][0]|            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:DDR_Reg_pos[6][0]                                                                                  ; work         ;
;    |lpm_shiftreg:DDR_Reg_pos[6][1]|            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:DDR_Reg_pos[6][1]                                                                                  ; work         ;
;    |lpm_shiftreg:DDR_Reg_pos[7][0]|            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:DDR_Reg_pos[7][0]                                                                                  ; work         ;
;    |lpm_shiftreg:DDR_Reg_pos[7][1]|            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:DDR_Reg_pos[7][1]                                                                                  ; work         ;
;    |lpm_shiftreg:DDR_Reg_pos[8][0]|            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:DDR_Reg_pos[8][0]                                                                                  ; work         ;
;    |lpm_shiftreg:DDR_Reg_pos[8][1]|            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:DDR_Reg_pos[8][1]                                                                                  ; work         ;
;    |lpm_shiftreg:DDR_Reg_pos[9][0]|            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:DDR_Reg_pos[9][0]                                                                                  ; work         ;
;    |lpm_shiftreg:DDR_Reg_pos[9][1]|            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:DDR_Reg_pos[9][1]                                                                                  ; work         ;
;    |lpm_shiftreg:FLink_Reg_LinkOpCode|         ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 2 (2)            ; |TA12_Digitizer|lpm_shiftreg:FLink_Reg_LinkOpCode                                                                               ;              ;
;    |lpm_shiftreg:InData_RegMix[0]|             ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:InData_RegMix[0]                                                                                   ; work         ;
;    |lpm_shiftreg:InData_RegMix[10]|            ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:InData_RegMix[10]                                                                                  ; work         ;
;    |lpm_shiftreg:InData_RegMix[11]|            ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:InData_RegMix[11]                                                                                  ; work         ;
;    |lpm_shiftreg:InData_RegMix[1]|             ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:InData_RegMix[1]                                                                                   ;              ;
;    |lpm_shiftreg:InData_RegMix[2]|             ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:InData_RegMix[2]                                                                                   ; work         ;
;    |lpm_shiftreg:InData_RegMix[3]|             ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:InData_RegMix[3]                                                                                   ; work         ;
;    |lpm_shiftreg:InData_RegMix[4]|             ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:InData_RegMix[4]                                                                                   ; work         ;
;    |lpm_shiftreg:InData_RegMix[5]|             ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:InData_RegMix[5]                                                                                   ; work         ;
;    |lpm_shiftreg:InData_RegMix[6]|             ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:InData_RegMix[6]                                                                                   ; work         ;
;    |lpm_shiftreg:InData_RegMix[7]|             ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:InData_RegMix[7]                                                                                   ; work         ;
;    |lpm_shiftreg:InData_RegMix[8]|             ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:InData_RegMix[8]                                                                                   ;              ;
;    |lpm_shiftreg:InData_RegMix[9]|             ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:InData_RegMix[9]                                                                                   ;              ;
;    |lpm_shiftreg:InData_Reg[0]|                ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:InData_Reg[0]                                                                                      ;              ;
;    |lpm_shiftreg:InData_Reg[10]|               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:InData_Reg[10]                                                                                     ; work         ;
;    |lpm_shiftreg:InData_Reg[11]|               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:InData_Reg[11]                                                                                     ; work         ;
;    |lpm_shiftreg:InData_Reg[1]|                ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:InData_Reg[1]                                                                                      ; work         ;
;    |lpm_shiftreg:InData_Reg[2]|                ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:InData_Reg[2]                                                                                      ; work         ;
;    |lpm_shiftreg:InData_Reg[3]|                ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:InData_Reg[3]                                                                                      ; work         ;
;    |lpm_shiftreg:InData_Reg[4]|                ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:InData_Reg[4]                                                                                      ; work         ;
;    |lpm_shiftreg:InData_Reg[5]|                ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:InData_Reg[5]                                                                                      ; work         ;
;    |lpm_shiftreg:InData_Reg[6]|                ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:InData_Reg[6]                                                                                      ; work         ;
;    |lpm_shiftreg:InData_Reg[7]|                ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:InData_Reg[7]                                                                                      ;              ;
;    |lpm_shiftreg:InData_Reg[8]|                ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:InData_Reg[8]                                                                                      ; work         ;
;    |lpm_shiftreg:InData_Reg[9]|                ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |TA12_Digitizer|lpm_shiftreg:InData_Reg[9]                                                                                      ; work         ;
;    |lpm_shiftreg:Reg_BaseAddr|                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 4 (4)            ; |TA12_Digitizer|lpm_shiftreg:Reg_BaseAddr                                                                                       ; work         ;
;    |lpm_shiftreg:Reg_OpCode|                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TA12_Digitizer|lpm_shiftreg:Reg_OpCode                                                                                         ; work         ;
;    |lpm_shiftreg:SelCommdList_Reg|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |TA12_Digitizer|lpm_shiftreg:SelCommdList_Reg                                                                                   ;              ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                   ;
+-----------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name                  ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------------------+----------+---------------+---------------+-----------------------+-----+------+
; Sw_Quartz             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Sw_LinkClk            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PLL_ExtOut            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PLLinst_S0            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PLLinst_S1            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PLLinst_EN            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LedR                  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LedG                  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LedB                  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LinkTxRx              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SerDataOut[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SerDataOut[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SerDataOut[2]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SerDataOut[3]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SerDataOut[4]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SerDataOut[5]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SerDataOut[6]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SerDataOut[7]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SerDataOut[8]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SerDataOut[9]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; NWordFLink[0]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; NWordFLink[1]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RPWDN                 ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TPWDN                 ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; REN                   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DEN                   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SerClk                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FLink_Sync            ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; TAWF_DataStrobe       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_FrameClk[0]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ADC_FrameClk[1]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ADC_FrameClk[2]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; Test_in               ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; Test[1]               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Test[2]               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Test[3]               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Test[4]               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Test[5]               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Test[6]               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Test[7]               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Test[8]               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Test[9]               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Test[10]              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LinkData              ; Bidir    ; (6) 2427 ps   ; --            ; --                    ; --  ; --   ;
; PLL_in                ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; LinkClk               ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; FQuartz               ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ExtReset              ; Input    ; --            ; (6) 2427 ps   ; --                    ; --  ; --   ;
; ADC_In_Data[3][0]     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ADC_In_Data[2][0]     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ADC_In_Data[5][0]     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ADC_In_Data[4][0]     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ADC_In_Data[7][0]     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ADC_In_Data[6][0]     ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; ADC_In_Data[9][0]     ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; ADC_In_Data[8][0]     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ADC_In_Data[11][0]    ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; ADC_In_Data[10][0]    ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; ADC_In_Data[1][0]     ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; ADC_In_Data[0][0]     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ADC_In_Data[3][1]     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ADC_In_Data[2][1]     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ADC_In_Data[5][1]     ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; ADC_In_Data[4][1]     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ADC_In_Data[7][1]     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ADC_In_Data[6][1]     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ADC_In_Data[9][1]     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ADC_In_Data[8][1]     ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; ADC_In_Data[11][1]    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ADC_In_Data[10][1]    ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; ADC_In_Data[1][1]     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ADC_In_Data[0][1]     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ADC_FrameClk[0](n)    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ADC_FrameClk[1](n)    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ADC_FrameClk[2](n)    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ADC_In_Data[3][0](n)  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ADC_In_Data[2][0](n)  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ADC_In_Data[5][0](n)  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ADC_In_Data[4][0](n)  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ADC_In_Data[7][0](n)  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ADC_In_Data[6][0](n)  ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; ADC_In_Data[9][0](n)  ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; ADC_In_Data[8][0](n)  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ADC_In_Data[11][0](n) ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; ADC_In_Data[10][0](n) ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; ADC_In_Data[1][0](n)  ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; ADC_In_Data[0][0](n)  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ADC_In_Data[3][1](n)  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ADC_In_Data[2][1](n)  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ADC_In_Data[5][1](n)  ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; ADC_In_Data[4][1](n)  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ADC_In_Data[7][1](n)  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ADC_In_Data[6][1](n)  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ADC_In_Data[9][1](n)  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ADC_In_Data[8][1](n)  ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; ADC_In_Data[11][1](n) ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ADC_In_Data[10][1](n) ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; ADC_In_Data[1][1](n)  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ADC_In_Data[0][1](n)  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+-----------------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                  ;
+-------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                               ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; FLink_Sync                                                                                                        ;                   ;         ;
; ADC_FrameClk[0]                                                                                                   ;                   ;         ;
; ADC_FrameClk[1]                                                                                                   ;                   ;         ;
; ADC_FrameClk[2]                                                                                                   ;                   ;         ;
; Test_in                                                                                                           ;                   ;         ;
; LinkData                                                                                                          ;                   ;         ;
;      - UpLink:Link_IFace|Presampler~0                                                                             ; 0                 ; 6       ;
; PLL_in                                                                                                            ;                   ;         ;
; LinkClk                                                                                                           ;                   ;         ;
; FQuartz                                                                                                           ;                   ;         ;
; ExtReset                                                                                                          ;                   ;         ;
;      - Reset                                                                                                      ; 1                 ; 6       ;
;      - $00041~2                                                                                                   ; 1                 ; 6       ;
;      - $00042~1                                                                                                   ; 1                 ; 6       ;
;      - $00044~1                                                                                                   ; 1                 ; 6       ;
;      - $00043~2                                                                                                   ; 1                 ; 6       ;
; ADC_In_Data[3][0]                                                                                                 ;                   ;         ;
;      - DDR_in:DDR_InLVDS[3][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]~feeder  ; 0                 ; 0       ;
;      - DDR_in:DDR_InLVDS[3][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]~feeder  ; 0                 ; 0       ;
; ADC_In_Data[2][0]                                                                                                 ;                   ;         ;
;      - DDR_in:DDR_InLVDS[2][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]~feeder  ; 0                 ; 0       ;
;      - DDR_in:DDR_InLVDS[2][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]~feeder  ; 0                 ; 0       ;
; ADC_In_Data[5][0]                                                                                                 ;                   ;         ;
;      - DDR_in:DDR_InLVDS[5][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]~feeder  ; 0                 ; 0       ;
;      - DDR_in:DDR_InLVDS[5][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]~feeder  ; 0                 ; 0       ;
; ADC_In_Data[4][0]                                                                                                 ;                   ;         ;
;      - DDR_in:DDR_InLVDS[4][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]~feeder  ; 0                 ; 0       ;
;      - DDR_in:DDR_InLVDS[4][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]~feeder  ; 0                 ; 0       ;
; ADC_In_Data[7][0]                                                                                                 ;                   ;         ;
;      - DDR_in:DDR_InLVDS[7][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]~feeder  ; 0                 ; 0       ;
;      - DDR_in:DDR_InLVDS[7][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]~feeder  ; 0                 ; 0       ;
; ADC_In_Data[6][0]                                                                                                 ;                   ;         ;
;      - DDR_in:DDR_InLVDS[6][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]~feeder  ; 1                 ; 0       ;
;      - DDR_in:DDR_InLVDS[6][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]~feeder  ; 1                 ; 0       ;
; ADC_In_Data[9][0]                                                                                                 ;                   ;         ;
;      - DDR_in:DDR_InLVDS[9][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]~feeder  ; 1                 ; 0       ;
;      - DDR_in:DDR_InLVDS[9][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]~feeder  ; 1                 ; 0       ;
; ADC_In_Data[8][0]                                                                                                 ;                   ;         ;
;      - DDR_in:DDR_InLVDS[8][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]~feeder  ; 0                 ; 0       ;
;      - DDR_in:DDR_InLVDS[8][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]~feeder  ; 0                 ; 0       ;
; ADC_In_Data[11][0]                                                                                                ;                   ;         ;
;      - DDR_in:DDR_InLVDS[11][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]~feeder ; 1                 ; 0       ;
;      - DDR_in:DDR_InLVDS[11][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]~feeder ; 1                 ; 0       ;
; ADC_In_Data[10][0]                                                                                                ;                   ;         ;
;      - DDR_in:DDR_InLVDS[10][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]~feeder ; 1                 ; 0       ;
;      - DDR_in:DDR_InLVDS[10][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]~feeder ; 1                 ; 0       ;
; ADC_In_Data[1][0]                                                                                                 ;                   ;         ;
;      - DDR_in:DDR_InLVDS[1][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]~feeder  ; 1                 ; 0       ;
;      - DDR_in:DDR_InLVDS[1][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]~feeder  ; 1                 ; 0       ;
; ADC_In_Data[0][0]                                                                                                 ;                   ;         ;
;      - DDR_in:DDR_InLVDS[0][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]~feeder  ; 0                 ; 0       ;
;      - DDR_in:DDR_InLVDS[0][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]~feeder  ; 0                 ; 0       ;
; ADC_In_Data[3][1]                                                                                                 ;                   ;         ;
;      - DDR_in:DDR_InLVDS[3][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]~feeder  ; 0                 ; 0       ;
;      - DDR_in:DDR_InLVDS[3][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]~feeder  ; 0                 ; 0       ;
; ADC_In_Data[2][1]                                                                                                 ;                   ;         ;
;      - DDR_in:DDR_InLVDS[2][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]~feeder  ; 0                 ; 0       ;
;      - DDR_in:DDR_InLVDS[2][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]~feeder  ; 0                 ; 0       ;
; ADC_In_Data[5][1]                                                                                                 ;                   ;         ;
;      - DDR_in:DDR_InLVDS[5][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]~feeder  ; 1                 ; 0       ;
;      - DDR_in:DDR_InLVDS[5][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]~feeder  ; 1                 ; 0       ;
; ADC_In_Data[4][1]                                                                                                 ;                   ;         ;
;      - DDR_in:DDR_InLVDS[4][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]~feeder  ; 0                 ; 0       ;
;      - DDR_in:DDR_InLVDS[4][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]~feeder  ; 0                 ; 0       ;
; ADC_In_Data[7][1]                                                                                                 ;                   ;         ;
;      - DDR_in:DDR_InLVDS[7][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]~feeder  ; 0                 ; 0       ;
;      - DDR_in:DDR_InLVDS[7][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]~feeder  ; 0                 ; 0       ;
; ADC_In_Data[6][1]                                                                                                 ;                   ;         ;
;      - DDR_in:DDR_InLVDS[6][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]~feeder  ; 0                 ; 0       ;
;      - DDR_in:DDR_InLVDS[6][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]~feeder  ; 0                 ; 0       ;
; ADC_In_Data[9][1]                                                                                                 ;                   ;         ;
;      - DDR_in:DDR_InLVDS[9][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]~feeder  ; 0                 ; 0       ;
;      - DDR_in:DDR_InLVDS[9][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]~feeder  ; 0                 ; 0       ;
; ADC_In_Data[8][1]                                                                                                 ;                   ;         ;
;      - DDR_in:DDR_InLVDS[8][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]~feeder  ; 1                 ; 0       ;
;      - DDR_in:DDR_InLVDS[8][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]~feeder  ; 1                 ; 0       ;
; ADC_In_Data[11][1]                                                                                                ;                   ;         ;
;      - DDR_in:DDR_InLVDS[11][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]~feeder ; 0                 ; 0       ;
;      - DDR_in:DDR_InLVDS[11][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]~feeder ; 0                 ; 0       ;
; ADC_In_Data[10][1]                                                                                                ;                   ;         ;
;      - DDR_in:DDR_InLVDS[10][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]~feeder ; 1                 ; 0       ;
;      - DDR_in:DDR_InLVDS[10][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]~feeder ; 1                 ; 0       ;
; ADC_In_Data[1][1]                                                                                                 ;                   ;         ;
;      - DDR_in:DDR_InLVDS[1][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]~feeder  ; 0                 ; 0       ;
;      - DDR_in:DDR_InLVDS[1][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]~feeder  ; 0                 ; 0       ;
; ADC_In_Data[0][1]                                                                                                 ;                   ;         ;
;      - DDR_in:DDR_InLVDS[0][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]~feeder  ; 0                 ; 0       ;
;      - DDR_in:DDR_InLVDS[0][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]~feeder  ; 0                 ; 0       ;
; ADC_FrameClk[0](n)                                                                                                ;                   ;         ;
; ADC_FrameClk[1](n)                                                                                                ;                   ;         ;
; ADC_FrameClk[2](n)                                                                                                ;                   ;         ;
; ADC_In_Data[3][0](n)                                                                                              ;                   ;         ;
;      - DDR_in:DDR_InLVDS[3][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]~feeder  ; 0                 ; 0       ;
;      - DDR_in:DDR_InLVDS[3][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]~feeder  ; 0                 ; 0       ;
; ADC_In_Data[2][0](n)                                                                                              ;                   ;         ;
;      - DDR_in:DDR_InLVDS[2][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]~feeder  ; 0                 ; 0       ;
;      - DDR_in:DDR_InLVDS[2][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]~feeder  ; 0                 ; 0       ;
; ADC_In_Data[5][0](n)                                                                                              ;                   ;         ;
;      - DDR_in:DDR_InLVDS[5][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]~feeder  ; 0                 ; 0       ;
;      - DDR_in:DDR_InLVDS[5][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]~feeder  ; 0                 ; 0       ;
; ADC_In_Data[4][0](n)                                                                                              ;                   ;         ;
;      - DDR_in:DDR_InLVDS[4][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]~feeder  ; 0                 ; 0       ;
;      - DDR_in:DDR_InLVDS[4][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]~feeder  ; 0                 ; 0       ;
; ADC_In_Data[7][0](n)                                                                                              ;                   ;         ;
;      - DDR_in:DDR_InLVDS[7][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]~feeder  ; 0                 ; 0       ;
;      - DDR_in:DDR_InLVDS[7][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]~feeder  ; 0                 ; 0       ;
; ADC_In_Data[6][0](n)                                                                                              ;                   ;         ;
;      - DDR_in:DDR_InLVDS[6][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]~feeder  ; 1                 ; 0       ;
;      - DDR_in:DDR_InLVDS[6][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]~feeder  ; 1                 ; 0       ;
; ADC_In_Data[9][0](n)                                                                                              ;                   ;         ;
;      - DDR_in:DDR_InLVDS[9][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]~feeder  ; 1                 ; 0       ;
;      - DDR_in:DDR_InLVDS[9][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]~feeder  ; 1                 ; 0       ;
; ADC_In_Data[8][0](n)                                                                                              ;                   ;         ;
;      - DDR_in:DDR_InLVDS[8][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]~feeder  ; 0                 ; 0       ;
;      - DDR_in:DDR_InLVDS[8][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]~feeder  ; 0                 ; 0       ;
; ADC_In_Data[11][0](n)                                                                                             ;                   ;         ;
;      - DDR_in:DDR_InLVDS[11][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]~feeder ; 1                 ; 0       ;
;      - DDR_in:DDR_InLVDS[11][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]~feeder ; 1                 ; 0       ;
; ADC_In_Data[10][0](n)                                                                                             ;                   ;         ;
;      - DDR_in:DDR_InLVDS[10][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]~feeder ; 1                 ; 0       ;
;      - DDR_in:DDR_InLVDS[10][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]~feeder ; 1                 ; 0       ;
; ADC_In_Data[1][0](n)                                                                                              ;                   ;         ;
;      - DDR_in:DDR_InLVDS[1][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]~feeder  ; 1                 ; 0       ;
;      - DDR_in:DDR_InLVDS[1][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]~feeder  ; 1                 ; 0       ;
; ADC_In_Data[0][0](n)                                                                                              ;                   ;         ;
;      - DDR_in:DDR_InLVDS[0][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]~feeder  ; 0                 ; 0       ;
;      - DDR_in:DDR_InLVDS[0][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]~feeder  ; 0                 ; 0       ;
; ADC_In_Data[3][1](n)                                                                                              ;                   ;         ;
;      - DDR_in:DDR_InLVDS[3][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]~feeder  ; 0                 ; 0       ;
;      - DDR_in:DDR_InLVDS[3][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]~feeder  ; 0                 ; 0       ;
; ADC_In_Data[2][1](n)                                                                                              ;                   ;         ;
;      - DDR_in:DDR_InLVDS[2][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]~feeder  ; 0                 ; 0       ;
;      - DDR_in:DDR_InLVDS[2][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]~feeder  ; 0                 ; 0       ;
; ADC_In_Data[5][1](n)                                                                                              ;                   ;         ;
;      - DDR_in:DDR_InLVDS[5][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]~feeder  ; 1                 ; 0       ;
;      - DDR_in:DDR_InLVDS[5][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]~feeder  ; 1                 ; 0       ;
; ADC_In_Data[4][1](n)                                                                                              ;                   ;         ;
;      - DDR_in:DDR_InLVDS[4][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]~feeder  ; 0                 ; 0       ;
;      - DDR_in:DDR_InLVDS[4][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]~feeder  ; 0                 ; 0       ;
; ADC_In_Data[7][1](n)                                                                                              ;                   ;         ;
;      - DDR_in:DDR_InLVDS[7][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]~feeder  ; 0                 ; 0       ;
;      - DDR_in:DDR_InLVDS[7][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]~feeder  ; 0                 ; 0       ;
; ADC_In_Data[6][1](n)                                                                                              ;                   ;         ;
;      - DDR_in:DDR_InLVDS[6][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]~feeder  ; 0                 ; 0       ;
;      - DDR_in:DDR_InLVDS[6][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]~feeder  ; 0                 ; 0       ;
; ADC_In_Data[9][1](n)                                                                                              ;                   ;         ;
;      - DDR_in:DDR_InLVDS[9][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]~feeder  ; 0                 ; 0       ;
;      - DDR_in:DDR_InLVDS[9][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]~feeder  ; 0                 ; 0       ;
; ADC_In_Data[8][1](n)                                                                                              ;                   ;         ;
;      - DDR_in:DDR_InLVDS[8][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]~feeder  ; 1                 ; 0       ;
;      - DDR_in:DDR_InLVDS[8][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]~feeder  ; 1                 ; 0       ;
; ADC_In_Data[11][1](n)                                                                                             ;                   ;         ;
;      - DDR_in:DDR_InLVDS[11][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]~feeder ; 0                 ; 0       ;
;      - DDR_in:DDR_InLVDS[11][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]~feeder ; 0                 ; 0       ;
; ADC_In_Data[10][1](n)                                                                                             ;                   ;         ;
;      - DDR_in:DDR_InLVDS[10][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]~feeder ; 1                 ; 0       ;
;      - DDR_in:DDR_InLVDS[10][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]~feeder ; 1                 ; 0       ;
; ADC_In_Data[1][1](n)                                                                                              ;                   ;         ;
;      - DDR_in:DDR_InLVDS[1][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]~feeder  ; 0                 ; 0       ;
;      - DDR_in:DDR_InLVDS[1][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]~feeder  ; 0                 ; 0       ;
; ADC_In_Data[0][1](n)                                                                                              ;                   ;         ;
;      - DDR_in:DDR_InLVDS[0][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]~feeder  ; 0                 ; 0       ;
;      - DDR_in:DDR_InLVDS[0][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]~feeder  ; 0                 ; 0       ;
+-------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                         ;
+------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                         ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; AddrSettled                                                                                                                  ; FF_X45_Y25_N1      ; 19      ; Async. clear, Sync. load   ; no     ; --                   ; --               ; --                        ;
; DelayLine:DelayWriteWFhist|$00004~2                                                                                          ; LCCOMB_X29_Y22_N28 ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; DelayLine:DelayWriteWFhist|Cycle                                                                                             ; FF_X28_Y22_N1      ; 4       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; DelayLine:DelayWriteWFhist|lpm_counter:Counter|cntr_2ui:auto_generated|_~0                                                   ; LCCOMB_X29_Y22_N30 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[0]|AllReset                                                                                         ; FF_X35_Y27_N29     ; 73      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[0]|DelayLine:StopWrite|$00004~2                                                                     ; LCCOMB_X29_Y34_N28 ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[0]|DelayLine:StopWrite|Cycle                                                                        ; FF_X30_Y34_N1      ; 4       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[0]|DelayLine:StopWrite|lpm_counter:Counter|cntr_2ui:auto_generated|_~0                              ; LCCOMB_X29_Y34_N30 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[0]|DigitInit1~clear_lut                                                                             ; LCCOMB_X32_Y31_N6  ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[0]|EdgeSensing:$00034|q                                                                             ; LCCOMB_X43_Y26_N28 ; 54      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[0]|EdgeSensing:$00036|q                                                                             ; LCCOMB_X25_Y27_N24 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[0]|InitSet                                                                                          ; LCCOMB_X32_Y31_N0  ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[0]|Thr_Trig                                                                                         ; FF_X46_Y23_N1      ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[0]|WFhist_ram:WFhist|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ram_block1a0~0  ; LCCOMB_X28_Y19_N24 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[0]|ZeroFound~0                                                                                      ; LCCOMB_X32_Y31_N2  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[0]|_~0                                                                                              ; LCCOMB_X26_Y24_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[0]|_~11                                                                                             ; LCCOMB_X42_Y33_N6  ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[0]|_~12                                                                                             ; LCCOMB_X32_Y26_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[0]|_~13                                                                                             ; LCCOMB_X32_Y31_N8  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[0]|_~5                                                                                              ; LCCOMB_X42_Y25_N20 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[0]|_~6                                                                                              ; LCCOMB_X32_Y31_N30 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[0]|_~7                                                                                              ; LCCOMB_X42_Y25_N6  ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[0]|_~8                                                                                              ; LCCOMB_X32_Y26_N22 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[0]|_~9                                                                                              ; LCCOMB_X36_Y23_N30 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[0]|lpm_counter:Hist_ADCCt|cntr_qsi:auto_generated|_~0                                               ; LCCOMB_X42_Y33_N14 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[0]|lpm_counter:NSampleCt|cntr_3ui:auto_generated|_~0                                                ; LCCOMB_X32_Y26_N24 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[0]|lpm_counter:WFhist_ADCCt|cntr_psi:auto_generated|_~0                                             ; LCCOMB_X25_Y27_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[10]|AllReset                                                                                        ; FF_X37_Y35_N17     ; 62      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[10]|DigitInit1~clear_lut                                                                            ; LCCOMB_X36_Y35_N10 ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[10]|EdgeSensing:$00036|q                                                                            ; LCCOMB_X23_Y16_N8  ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[10]|InitSet                                                                                         ; LCCOMB_X36_Y35_N24 ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[10]|Thr_Trig                                                                                        ; FF_X37_Y35_N29     ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[10]|WFhist_ram:WFhist|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ram_block1a0~0 ; LCCOMB_X25_Y16_N8  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[10]|_~0                                                                                             ; LCCOMB_X25_Y16_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[10]|_~1                                                                                             ; LCCOMB_X37_Y24_N4  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[10]|_~3                                                                                             ; LCCOMB_X37_Y24_N14 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[10]|_~4                                                                                             ; LCCOMB_X37_Y35_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[10]|_~6                                                                                             ; LCCOMB_X36_Y35_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[10]|lpm_counter:NSampleCt|cntr_3ui:auto_generated|_~0                                               ; LCCOMB_X36_Y35_N6  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[10]|lpm_counter:WFhist_ADCCt|cntr_psi:auto_generated|_~0                                            ; LCCOMB_X25_Y16_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[11]|AllReset                                                                                        ; FF_X44_Y34_N9      ; 62      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[11]|DigitInit1~clear_lut                                                                            ; LCCOMB_X45_Y34_N10 ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[11]|EdgeSensing:$00036|q                                                                            ; LCCOMB_X22_Y30_N8  ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[11]|InitSet                                                                                         ; LCCOMB_X45_Y34_N0  ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[11]|Thr_Trig                                                                                        ; FF_X45_Y29_N1      ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[11]|WFhist_ram:WFhist|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ram_block1a0~0 ; LCCOMB_X25_Y30_N24 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[11]|_~0                                                                                             ; LCCOMB_X25_Y30_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[11]|_~1                                                                                             ; LCCOMB_X45_Y26_N0  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[11]|_~3                                                                                             ; LCCOMB_X45_Y26_N14 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[11]|_~4                                                                                             ; LCCOMB_X44_Y34_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[11]|_~6                                                                                             ; LCCOMB_X45_Y34_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[11]|lpm_counter:NSampleCt|cntr_3ui:auto_generated|_~0                                               ; LCCOMB_X45_Y34_N6  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[11]|lpm_counter:WFhist_ADCCt|cntr_psi:auto_generated|_~0                                            ; LCCOMB_X25_Y30_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[1]|AllReset                                                                                         ; FF_X48_Y19_N1      ; 73      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[1]|DelayLine:StopWrite|$00004~2                                                                     ; LCCOMB_X50_Y30_N8  ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[1]|DelayLine:StopWrite|Cycle                                                                        ; FF_X49_Y30_N9      ; 4       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[1]|DelayLine:StopWrite|lpm_counter:Counter|cntr_2ui:auto_generated|_~0                              ; LCCOMB_X50_Y30_N30 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[1]|DigitInit1~clear_lut                                                                             ; LCCOMB_X49_Y21_N16 ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[1]|EdgeSensing:$00036|q                                                                             ; LCCOMB_X25_Y23_N26 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[1]|InitSet                                                                                          ; LCCOMB_X49_Y21_N4  ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[1]|Thr_Trig                                                                                         ; FF_X44_Y19_N1      ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[1]|WFhist_ram:WFhist|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ram_block1a0~0  ; LCCOMB_X23_Y23_N24 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[1]|ZeroFound~0                                                                                      ; LCCOMB_X49_Y21_N26 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[1]|_~0                                                                                              ; LCCOMB_X25_Y23_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[1]|_~1                                                                                              ; LCCOMB_X42_Y25_N26 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[1]|_~2                                                                                              ; LCCOMB_X49_Y21_N12 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[1]|_~3                                                                                              ; LCCOMB_X42_Y25_N4  ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[1]|_~4                                                                                              ; LCCOMB_X50_Y23_N22 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[1]|_~5                                                                                              ; LCCOMB_X36_Y23_N6  ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[1]|_~7                                                                                              ; LCCOMB_X50_Y23_N10 ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[1]|_~8                                                                                              ; LCCOMB_X50_Y23_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[1]|_~9                                                                                              ; LCCOMB_X49_Y21_N6  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[1]|lpm_counter:Hist_ADCCt|cntr_qsi:auto_generated|_~0                                               ; LCCOMB_X50_Y23_N12 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[1]|lpm_counter:NSampleCt|cntr_3ui:auto_generated|_~0                                                ; LCCOMB_X50_Y23_N24 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[1]|lpm_counter:WFhist_ADCCt|cntr_psi:auto_generated|_~0                                             ; LCCOMB_X25_Y23_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[2]|AllReset                                                                                         ; FF_X43_Y29_N1      ; 73      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[2]|DelayLine:StopWrite|$00004~2                                                                     ; LCCOMB_X49_Y16_N28 ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[2]|DelayLine:StopWrite|Cycle                                                                        ; FF_X49_Y17_N9      ; 4       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[2]|DelayLine:StopWrite|lpm_counter:Counter|cntr_2ui:auto_generated|_~0                              ; LCCOMB_X49_Y16_N30 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[2]|DigitInit1~clear_lut                                                                             ; LCCOMB_X49_Y22_N4  ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[2]|EdgeSensing:$00036|q                                                                             ; LCCOMB_X25_Y25_N26 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[2]|InitSet                                                                                          ; LCCOMB_X49_Y22_N2  ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[2]|Thr_Trig                                                                                         ; FF_X35_Y25_N1      ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[2]|WFhist_ram:WFhist|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ram_block1a0~0  ; LCCOMB_X25_Y22_N0  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[2]|ZeroFound~0                                                                                      ; LCCOMB_X49_Y22_N16 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[2]|_~0                                                                                              ; LCCOMB_X26_Y24_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[2]|_~1                                                                                              ; LCCOMB_X42_Y25_N8  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[2]|_~2                                                                                              ; LCCOMB_X49_Y22_N30 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[2]|_~3                                                                                              ; LCCOMB_X42_Y25_N0  ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[2]|_~4                                                                                              ; LCCOMB_X42_Y34_N24 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[2]|_~5                                                                                              ; LCCOMB_X36_Y23_N28 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[2]|_~7                                                                                              ; LCCOMB_X42_Y33_N8  ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[2]|_~8                                                                                              ; LCCOMB_X50_Y25_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[2]|_~9                                                                                              ; LCCOMB_X49_Y22_N20 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[2]|lpm_counter:Hist_ADCCt|cntr_qsi:auto_generated|_~0                                               ; LCCOMB_X42_Y33_N4  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[2]|lpm_counter:NSampleCt|cntr_3ui:auto_generated|_~0                                                ; LCCOMB_X49_Y22_N18 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[2]|lpm_counter:WFhist_ADCCt|cntr_psi:auto_generated|_~0                                             ; LCCOMB_X25_Y25_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[3]|AllReset                                                                                         ; FF_X38_Y34_N1      ; 74      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[3]|DelayLine:StopWrite|$00004~2                                                                     ; LCCOMB_X48_Y35_N4  ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[3]|DelayLine:StopWrite|Cycle                                                                        ; FF_X48_Y34_N1      ; 4       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[3]|DelayLine:StopWrite|lpm_counter:Counter|cntr_2ui:auto_generated|_~0                              ; LCCOMB_X48_Y35_N30 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[3]|DigitInit1~clear_lut                                                                             ; LCCOMB_X38_Y33_N28 ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[3]|EdgeSensing:$00036|q                                                                             ; LCCOMB_X26_Y24_N18 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[3]|InitSet                                                                                          ; LCCOMB_X38_Y33_N16 ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[3]|Thr_Trig                                                                                         ; FF_X33_Y27_N29     ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[3]|WFhist_ram:WFhist|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ram_block1a0~0  ; LCCOMB_X27_Y27_N8  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[3]|ZeroFound~0                                                                                      ; LCCOMB_X38_Y33_N8  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[3]|_~1                                                                                              ; LCCOMB_X25_Y25_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[3]|_~10                                                                                             ; LCCOMB_X38_Y33_N14 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[3]|_~11                                                                                             ; LCCOMB_X41_Y35_N8  ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[3]|_~12                                                                                             ; LCCOMB_X36_Y23_N12 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[3]|_~14                                                                                             ; LCCOMB_X41_Y35_N28 ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[3]|_~2                                                                                              ; LCCOMB_X41_Y35_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[3]|_~4                                                                                              ; LCCOMB_X42_Y25_N10 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[3]|_~7                                                                                              ; LCCOMB_X42_Y25_N30 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[3]|_~8                                                                                              ; LCCOMB_X38_Y33_N2  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[3]|lpm_counter:Hist_ADCCt|cntr_qsi:auto_generated|_~0                                               ; LCCOMB_X41_Y35_N24 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[3]|lpm_counter:NSampleCt|cntr_3ui:auto_generated|_~0                                                ; LCCOMB_X41_Y35_N20 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[3]|lpm_counter:WFhist_ADCCt|cntr_psi:auto_generated|_~0                                             ; LCCOMB_X26_Y24_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[4]|AllReset                                                                                         ; FF_X37_Y17_N1      ; 73      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[4]|DelayLine:StopWrite|$00004~2                                                                     ; LCCOMB_X29_Y23_N0  ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[4]|DelayLine:StopWrite|Cycle                                                                        ; FF_X29_Y24_N1      ; 4       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[4]|DelayLine:StopWrite|lpm_counter:Counter|cntr_2ui:auto_generated|_~0                              ; LCCOMB_X29_Y23_N2  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[4]|DigitInit1~clear_lut                                                                             ; LCCOMB_X29_Y17_N8  ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[4]|EdgeSensing:$00036|q                                                                             ; LCCOMB_X23_Y27_N24 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[4]|InitSet                                                                                          ; LCCOMB_X29_Y17_N4  ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[4]|Thr_Trig                                                                                         ; FF_X22_Y27_N29     ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[4]|WFhist_ram:WFhist|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ram_block1a0~0  ; LCCOMB_X25_Y28_N16 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[4]|ZeroFound~0                                                                                      ; LCCOMB_X29_Y17_N14 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[4]|_~0                                                                                              ; LCCOMB_X23_Y27_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[4]|_~1                                                                                              ; LCCOMB_X42_Y25_N28 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[4]|_~2                                                                                              ; LCCOMB_X29_Y17_N26 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[4]|_~3                                                                                              ; LCCOMB_X42_Y25_N2  ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[4]|_~4                                                                                              ; LCCOMB_X42_Y34_N4  ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[4]|_~5                                                                                              ; LCCOMB_X36_Y23_N26 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[4]|_~7                                                                                              ; LCCOMB_X42_Y34_N30 ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[4]|_~8                                                                                              ; LCCOMB_X28_Y17_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[4]|_~9                                                                                              ; LCCOMB_X29_Y17_N20 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[4]|lpm_counter:Hist_ADCCt|cntr_qsi:auto_generated|_~0                                               ; LCCOMB_X42_Y33_N24 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[4]|lpm_counter:NSampleCt|cntr_3ui:auto_generated|_~0                                                ; LCCOMB_X29_Y17_N6  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[4]|lpm_counter:WFhist_ADCCt|cntr_psi:auto_generated|_~0                                             ; LCCOMB_X23_Y27_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[5]|AllReset                                                                                         ; FF_X41_Y19_N29     ; 73      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[5]|DelayLine:StopWrite|$00004~2                                                                     ; LCCOMB_X21_Y33_N28 ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[5]|DelayLine:StopWrite|Cycle                                                                        ; FF_X20_Y33_N9      ; 4       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[5]|DelayLine:StopWrite|lpm_counter:Counter|cntr_2ui:auto_generated|_~0                              ; LCCOMB_X21_Y33_N30 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[5]|DigitInit1~clear_lut                                                                             ; LCCOMB_X41_Y18_N8  ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[5]|EdgeSensing:$00036|q                                                                             ; LCCOMB_X25_Y26_N10 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[5]|InitSet                                                                                          ; LCCOMB_X41_Y18_N14 ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[5]|Thr_Trig                                                                                         ; FF_X38_Y18_N29     ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[5]|WFhist_ram:WFhist|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ram_block1a0~0  ; LCCOMB_X23_Y26_N8  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[5]|ZeroFound~0                                                                                      ; LCCOMB_X41_Y18_N26 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[5]|_~0                                                                                              ; LCCOMB_X27_Y23_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[5]|_~1                                                                                              ; LCCOMB_X42_Y25_N18 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[5]|_~2                                                                                              ; LCCOMB_X41_Y18_N16 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[5]|_~3                                                                                              ; LCCOMB_X42_Y25_N14 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[5]|_~4                                                                                              ; LCCOMB_X42_Y35_N30 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[5]|_~5                                                                                              ; LCCOMB_X36_Y23_N16 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[5]|_~7                                                                                              ; LCCOMB_X42_Y33_N26 ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[5]|_~8                                                                                              ; LCCOMB_X41_Y15_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[5]|_~9                                                                                              ; LCCOMB_X41_Y18_N2  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[5]|lpm_counter:Hist_ADCCt|cntr_qsi:auto_generated|_~0                                               ; LCCOMB_X42_Y33_N30 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[5]|lpm_counter:NSampleCt|cntr_3ui:auto_generated|_~0                                                ; LCCOMB_X41_Y18_N6  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[5]|lpm_counter:WFhist_ADCCt|cntr_psi:auto_generated|_~0                                             ; LCCOMB_X25_Y26_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[6]|AllReset                                                                                         ; FF_X55_Y28_N25     ; 62      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[6]|DigitInit1~clear_lut                                                                             ; LCCOMB_X54_Y28_N26 ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[6]|EdgeSensing:$00036|q                                                                             ; LCCOMB_X22_Y25_N10 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[6]|InitSet                                                                                          ; LCCOMB_X54_Y28_N24 ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[6]|Thr_Trig                                                                                         ; FF_X55_Y28_N13     ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[6]|WFhist_ram:WFhist|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ram_block1a0~0  ; LCCOMB_X22_Y25_N0  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[6]|_~0                                                                                              ; LCCOMB_X22_Y25_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[6]|_~1                                                                                              ; LCCOMB_X44_Y22_N18 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[6]|_~3                                                                                              ; LCCOMB_X44_Y22_N4  ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[6]|_~4                                                                                              ; LCCOMB_X55_Y28_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[6]|_~6                                                                                              ; LCCOMB_X54_Y28_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[6]|lpm_counter:NSampleCt|cntr_3ui:auto_generated|_~0                                                ; LCCOMB_X54_Y28_N6  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[6]|lpm_counter:WFhist_ADCCt|cntr_psi:auto_generated|_~0                                             ; LCCOMB_X22_Y25_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[7]|AllReset                                                                                         ; FF_X38_Y36_N9      ; 62      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[7]|DigitInit1~clear_lut                                                                             ; LCCOMB_X42_Y36_N2  ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[7]|EdgeSensing:$00036|q                                                                             ; LCCOMB_X25_Y21_N10 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[7]|InitSet                                                                                          ; LCCOMB_X42_Y36_N0  ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[7]|Thr_Trig                                                                                         ; FF_X27_Y24_N1      ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[7]|WFhist_ram:WFhist|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ram_block1a0~0  ; LCCOMB_X25_Y21_N8  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[7]|_~0                                                                                              ; LCCOMB_X25_Y19_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[7]|_~1                                                                                              ; LCCOMB_X34_Y22_N0  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[7]|_~3                                                                                              ; LCCOMB_X34_Y22_N22 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[7]|_~4                                                                                              ; LCCOMB_X38_Y36_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[7]|_~6                                                                                              ; LCCOMB_X42_Y36_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[7]|lpm_counter:NSampleCt|cntr_3ui:auto_generated|_~0                                                ; LCCOMB_X42_Y36_N30 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[7]|lpm_counter:WFhist_ADCCt|cntr_psi:auto_generated|_~0                                             ; LCCOMB_X25_Y21_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[8]|AllReset                                                                                         ; FF_X22_Y26_N9      ; 62      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[8]|DigitInit1~clear_lut                                                                             ; LCCOMB_X21_Y26_N26 ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[8]|EdgeSensing:$00036|q                                                                             ; LCCOMB_X21_Y24_N2  ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[8]|InitSet                                                                                          ; LCCOMB_X21_Y26_N0  ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[8]|Thr_Trig                                                                                         ; FF_X35_Y18_N1      ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[8]|WFhist_ram:WFhist|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ram_block1a0~0  ; LCCOMB_X21_Y24_N0  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[8]|_~0                                                                                              ; LCCOMB_X23_Y24_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[8]|_~1                                                                                              ; LCCOMB_X36_Y19_N24 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[8]|_~3                                                                                              ; LCCOMB_X36_Y19_N30 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[8]|_~4                                                                                              ; LCCOMB_X22_Y26_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[8]|_~6                                                                                              ; LCCOMB_X21_Y26_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[8]|lpm_counter:NSampleCt|cntr_3ui:auto_generated|_~0                                                ; LCCOMB_X21_Y26_N6  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[8]|lpm_counter:WFhist_ADCCt|cntr_psi:auto_generated|_~0                                             ; LCCOMB_X21_Y24_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[9]|AllReset                                                                                         ; FF_X53_Y32_N17     ; 62      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[9]|DigitInit1~clear_lut                                                                             ; LCCOMB_X54_Y32_N26 ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[9]|EdgeSensing:$00036|q                                                                             ; LCCOMB_X29_Y29_N18 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[9]|InitSet                                                                                          ; LCCOMB_X54_Y32_N16 ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[9]|Thr_Trig                                                                                         ; FF_X53_Y32_N13     ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[9]|WFhist_ram:WFhist|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ram_block1a0~0  ; LCCOMB_X29_Y29_N24 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[9]|_~0                                                                                              ; LCCOMB_X29_Y29_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[9]|_~1                                                                                              ; LCCOMB_X42_Y22_N28 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[9]|_~3                                                                                              ; LCCOMB_X42_Y22_N30 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[9]|_~4                                                                                              ; LCCOMB_X53_Y32_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[9]|_~6                                                                                              ; LCCOMB_X54_Y32_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[9]|lpm_counter:NSampleCt|cntr_3ui:auto_generated|_~0                                                ; LCCOMB_X54_Y32_N22 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Digitizer_TA6:TA6Channel[9]|lpm_counter:WFhist_ADCCt|cntr_psi:auto_generated|_~0                                             ; LCCOMB_X29_Y29_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ErrorCounters:ErrorCounters_IFace|Clear_Counters                                                                             ; FF_X43_Y26_N1      ; 57      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; ErrorCounters:ErrorCounters_IFace|lpm_counter:Counter_of_Error[1]|cntr_p6h:auto_generated|_~0                                ; LCCOMB_X44_Y27_N24 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ErrorCounters:ErrorCounters_IFace|lpm_counter:Counter_of_Error[2]|cntr_p6h:auto_generated|_~0                                ; LCCOMB_X38_Y27_N10 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ErrorCounters:ErrorCounters_IFace|lpm_counter:Counter_of_Error[4]|cntr_p6h:auto_generated|_~0                                ; LCCOMB_X44_Y27_N20 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FQuartz                                                                                                                      ; PIN_AB11           ; 47      ; Clock                      ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; LevelSensing:$00060|q                                                                                                        ; LCCOMB_X42_Y33_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LightPulser:B_Flash|Carry_pulse~2                                                                                            ; LCCOMB_X35_Y34_N4  ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; LightPulser:B_Flash|SR                                                                                                       ; FF_X34_Y33_N17     ; 34      ; Async. clear, Sync. load   ; no     ; --                   ; --               ; --                        ;
; LightPulser:B_Flash|lpm_counter:Timer|cntr_k6h:auto_generated|_~0                                                            ; LCCOMB_X35_Y34_N6  ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LightPulser:R_Flash|Carry_pulse~2                                                                                            ; LCCOMB_X49_Y20_N0  ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; LightPulser:R_Flash|SR                                                                                                       ; FF_X49_Y19_N21     ; 34      ; Async. clear, Sync. load   ; no     ; --                   ; --               ; --                        ;
; LightPulser:R_Flash|lpm_counter:Timer|cntr_k6h:auto_generated|_~0                                                            ; LCCOMB_X49_Y20_N2  ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LinkClk                                                                                                                      ; PIN_AA11           ; 20      ; Clock                      ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; PLL_TA6:PLL|altpll:altpll_component|altpll_5b43:auto_generated|clk[0]                                                        ; PLL_1              ; 44      ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; PLL_TA6:PLL|altpll:altpll_component|altpll_5b43:auto_generated|clk[1]                                                        ; PLL_1              ; 3525    ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; PLL_TA6:PLL|altpll:altpll_component|altpll_5b43:auto_generated|clk[4]                                                        ; PLL_1              ; 168     ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; PLL_in                                                                                                                       ; PIN_G1             ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; PROCESSOR:CPU|ClkTrig2                                                                                                       ; FF_X32_Y32_N21     ; 8       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; PROCESSOR:CPU|MUXaddr_Cen                                                                                                    ; FF_X32_Y30_N21     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PROCESSOR:CPU|OpCode_en                                                                                                      ; FF_X32_Y30_N1      ; 10      ; Latch enable               ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; PROCESSOR:CPU|ProgCt_Cen                                                                                                     ; FF_X32_Y30_N3      ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PROCESSOR:CPU|_~1                                                                                                            ; LCCOMB_X32_Y30_N20 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PROCESSOR:CPU|lpm_counter:PassCt|cntr_rcl:auto_generated|counter_reg_bit[5]~0                                                ; LCCOMB_X34_Y29_N30 ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; PROCESSOR:CPU|lpm_counter:PassCt|cntr_rcl:auto_generated|counter_reg_bit[5]~1                                                ; LCCOMB_X34_Y29_N8  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PROCESSOR:CPU|lpm_counter:ProgCt|cntr_cgl:auto_generated|aclr_actual                                                         ; LCCOMB_X35_Y30_N30 ; 8       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; PROCESSOR:CPU|lpm_counter:ProgCt|cntr_cgl:auto_generated|counter_reg_bit[8]~3                                                ; LCCOMB_X36_Y30_N22 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; PROCESSOR:CPU|lpm_counter:ProgCt|cntr_cgl:auto_generated|counter_reg_bit[8]~9                                                ; LCCOMB_X35_Y30_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PROCESSOR:CPU|lpm_counter:Reg1|cntr_30l:auto_generated|counter_reg_bit[15]~0                                                 ; LCCOMB_X32_Y28_N24 ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; PROCESSOR:CPU|lpm_counter:Reg1|cntr_30l:auto_generated|counter_reg_bit[15]~1                                                 ; LCCOMB_X32_Y28_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PROCESSOR:CPU|lpm_counter:Reg2|cntr_30l:auto_generated|counter_reg_bit[15]~1                                                 ; LCCOMB_X32_Y28_N0  ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; PROCESSOR:CPU|lpm_counter:Reg2|cntr_30l:auto_generated|counter_reg_bit[15]~2                                                 ; LCCOMB_X32_Y28_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PROCESSOR:CPU|lpm_counter:Reg3|cntr_30l:auto_generated|counter_reg_bit[15]~0                                                 ; LCCOMB_X32_Y28_N20 ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; PROCESSOR:CPU|lpm_counter:Reg3|cntr_30l:auto_generated|counter_reg_bit[15]~1                                                 ; LCCOMB_X32_Y28_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PROCESSOR:CPU|lpm_counter:Reg4|cntr_30l:auto_generated|counter_reg_bit[15]~0                                                 ; LCCOMB_X32_Y28_N12 ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; PROCESSOR:CPU|lpm_counter:Reg4|cntr_30l:auto_generated|counter_reg_bit[15]~1                                                 ; LCCOMB_X32_Y28_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PhaseSwitch:PhaseSw|$00008                                                                                                   ; FF_X32_Y20_N23     ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; PhaseSwitch:PhaseSw|$00010                                                                                                   ; FF_X32_Y20_N9      ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; PhaseSwitch:PhaseSw|EndTrig[3]                                                                                               ; FF_X32_Y20_N31     ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; PhaseSwitch:PhaseSw|EndTrig[4]                                                                                               ; FF_X32_Y20_N7      ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; PowerUp0                                                                                                                     ; FF_X30_Y18_N27     ; 27      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; PulseShaper:Start_Link|$00004~2                                                                                              ; LCCOMB_X32_Y31_N14 ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; PulseShaper:Start_Link|lpm_counter:Counter|cntr_5nj:auto_generated|_~0                                                       ; LCCOMB_X34_Y33_N18 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Reset                                                                                                                        ; LCCOMB_X30_Y19_N4  ; 325     ; Async. clear               ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; SelCommdList_Trig                                                                                                            ; FF_X42_Y35_N1      ; 162     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; StopCount~2                                                                                                                  ; LCCOMB_X25_Y29_N18 ; 22      ; Async. clear, Sync. load   ; no     ; --                   ; --               ; --                        ;
; TxWFhist                                                                                                                     ; FF_X26_Y29_N25     ; 171     ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; UpLink:Link_IFace|CRC_Gen:CRC_Checker|RegDFF[15]~0                                                                           ; LCCOMB_X43_Y31_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; UpLink:Link_IFace|HeaderError~0                                                                                              ; LCCOMB_X37_Y28_N18 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; UpLink:Link_IFace|LinkActive                                                                                                 ; FF_X37_Y27_N17     ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; UpLink:Link_IFace|Prescaler_En                                                                                               ; FF_X29_Y28_N7      ; 20      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; UpLink:Link_IFace|Prescaler_En~1                                                                                             ; LCCOMB_X29_Y28_N20 ; 32      ; Async. clear, Sync. load   ; no     ; --                   ; --               ; --                        ;
; UpLink:Link_IFace|PulseShaper:DeadTimePulse|$00004~2                                                                         ; LCCOMB_X29_Y28_N14 ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; UpLink:Link_IFace|PulseShaper:DeadTimePulse|lpm_counter:Counter|cntr_5nj:auto_generated|_~0                                  ; LCCOMB_X29_Y28_N30 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; UpLink:Link_IFace|SampleEnable                                                                                               ; LCCOMB_X43_Y31_N26 ; 40      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; UpLink:Link_IFace|TxRx                                                                                                       ; FF_X29_Y28_N1      ; 20      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; UpLink:Link_IFace|_~10                                                                                                       ; LCCOMB_X36_Y23_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; UpLink:Link_IFace|_~3                                                                                                        ; LCCOMB_X43_Y31_N12 ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; UpLink:Link_IFace|_~8                                                                                                        ; LCCOMB_X39_Y30_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; UpLink:Link_IFace|_~9                                                                                                        ; LCCOMB_X39_Y30_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; UpLink:Link_IFace|lpm_counter:LinkBitCounter|cntr_8ui:auto_generated|_~0                                                     ; LCCOMB_X37_Y27_N16 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; _~11                                                                                                                         ; LCCOMB_X26_Y24_N2  ; 16      ; Read enable                ; no     ; --                   ; --               ; --                        ;
; _~13                                                                                                                         ; LCCOMB_X26_Y24_N12 ; 16      ; Read enable                ; no     ; --                   ; --               ; --                        ;
; _~15                                                                                                                         ; LCCOMB_X23_Y27_N28 ; 16      ; Read enable                ; no     ; --                   ; --               ; --                        ;
; _~158                                                                                                                        ; LCCOMB_X36_Y23_N22 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; _~17                                                                                                                         ; LCCOMB_X27_Y23_N8  ; 16      ; Read enable                ; no     ; --                   ; --               ; --                        ;
; _~170                                                                                                                        ; LCCOMB_X36_Y23_N0  ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; _~171                                                                                                                        ; LCCOMB_X36_Y23_N10 ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; _~172                                                                                                                        ; LCCOMB_X37_Y24_N10 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; _~173                                                                                                                        ; LCCOMB_X49_Y21_N14 ; 3       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; _~174                                                                                                                        ; LCCOMB_X37_Y24_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; _~19                                                                                                                         ; LCCOMB_X23_Y25_N24 ; 16      ; Read enable                ; no     ; --                   ; --               ; --                        ;
; _~21                                                                                                                         ; LCCOMB_X25_Y19_N0  ; 16      ; Read enable                ; no     ; --                   ; --               ; --                        ;
; _~23                                                                                                                         ; LCCOMB_X23_Y24_N0  ; 16      ; Read enable                ; no     ; --                   ; --               ; --                        ;
; _~25                                                                                                                         ; LCCOMB_X28_Y29_N24 ; 16      ; Read enable                ; no     ; --                   ; --               ; --                        ;
; _~27                                                                                                                         ; LCCOMB_X25_Y25_N8  ; 16      ; Read enable                ; no     ; --                   ; --               ; --                        ;
; _~29                                                                                                                         ; LCCOMB_X25_Y29_N8  ; 16      ; Read enable                ; no     ; --                   ; --               ; --                        ;
; _~7                                                                                                                          ; LCCOMB_X26_Y24_N16 ; 9       ; Read enable                ; no     ; --                   ; --               ; --                        ;
; _~9                                                                                                                          ; LCCOMB_X25_Y23_N8  ; 9       ; Read enable                ; no     ; --                   ; --               ; --                        ;
; lpm_counter:ChannelCount|cntr_lsi:auto_generated|_~0                                                                         ; LCCOMB_X25_Y29_N28 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lpm_counter:DataCount|cntr_kbj:auto_generated|_~0                                                                            ; LCCOMB_X26_Y29_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                      ;
+-----------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                  ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; FQuartz                                                               ; PIN_AB11          ; 47      ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; LinkClk                                                               ; PIN_AA11          ; 20      ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; PLL_TA6:PLL|altpll:altpll_component|altpll_5b43:auto_generated|clk[0] ; PLL_1             ; 44      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; PLL_TA6:PLL|altpll:altpll_component|altpll_5b43:auto_generated|clk[1] ; PLL_1             ; 3525    ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; PLL_TA6:PLL|altpll:altpll_component|altpll_5b43:auto_generated|clk[3] ; PLL_1             ; 1       ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; PLL_TA6:PLL|altpll:altpll_component|altpll_5b43:auto_generated|clk[4] ; PLL_1             ; 168     ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; PROCESSOR:CPU|OpCode_en                                               ; FF_X32_Y30_N1     ; 10      ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; Reset                                                                 ; LCCOMB_X30_Y19_N4 ; 325     ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
+-----------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                  ;
+------------------------------------------------------------------------+---------+
; Name                                                                   ; Fan-Out ;
+------------------------------------------------------------------------+---------+
; ~GND                                                                   ; 863     ;
; Reset                                                                  ; 279     ;
; TxWFhist                                                               ; 183     ;
; SelCommdList_Trig                                                      ; 162     ;
; Digitizer_TA6:TA6Channel[3]|AllReset                                   ; 74      ;
; Digitizer_TA6:TA6Channel[4]|AllReset                                   ; 73      ;
; Digitizer_TA6:TA6Channel[5]|AllReset                                   ; 73      ;
; Digitizer_TA6:TA6Channel[2]|AllReset                                   ; 73      ;
; Digitizer_TA6:TA6Channel[0]|AllReset                                   ; 73      ;
; Digitizer_TA6:TA6Channel[1]|AllReset                                   ; 73      ;
; _~142                                                                  ; 67      ;
; _~140                                                                  ; 67      ;
; _~137                                                                  ; 67      ;
; _~134                                                                  ; 67      ;
; _~175                                                                  ; 63      ;
; Digitizer_TA6:TA6Channel[10]|AllReset                                  ; 62      ;
; Digitizer_TA6:TA6Channel[11]|AllReset                                  ; 62      ;
; Digitizer_TA6:TA6Channel[8]|AllReset                                   ; 62      ;
; Digitizer_TA6:TA6Channel[9]|AllReset                                   ; 62      ;
; Digitizer_TA6:TA6Channel[6]|AllReset                                   ; 62      ;
; Digitizer_TA6:TA6Channel[7]|AllReset                                   ; 62      ;
; _~147                                                                  ; 60      ;
; ErrorCounters:ErrorCounters_IFace|Clear_Counters                       ; 57      ;
; PROCESSOR:CPU|DataMUX_addr[2]                                          ; 55      ;
; Digitizer_TA6:TA6Channel[0]|EdgeSensing:$00034|q                       ; 54      ;
; PowerUp3                                                               ; 44      ;
; PROCESSOR:CPU|DataMUX_addr[1]                                          ; 43      ;
; PowerUp4                                                               ; 42      ;
; UpLink:Link_IFace|SampleEnable                                         ; 40      ;
; PROCESSOR:CPU|DataMUX_addr[3]                                          ; 38      ;
; PROCESSOR:CPU|RdWr                                                     ; 35      ;
; PROCESSOR:CPU|AddrMUX_addr[3]                                          ; 34      ;
; LightPulser:B_Flash|SR                                                 ; 34      ;
; LightPulser:R_Flash|SR                                                 ; 34      ;
; UpLink:Link_IFace|Prescaler_En~1                                       ; 32      ;
; PROCESSOR:CPU|ProgCt_count~0                                           ; 32      ;
; PROCESSOR:CPU|AddrMUX_addr[1]                                          ; 31      ;
; UpLink:Link_IFace|LinkMessage                                          ; 31      ;
; Digitizer_TA6:TA6Channel[0]|op_10~0                                    ; 30      ;
; PROCESSOR:CPU|lpm_mux:AddrMUX|mux_5tc:auto_generated|result_node[1]~11 ; 30      ;
; PROCESSOR:CPU|lpm_mux:AddrMUX|mux_5tc:auto_generated|result_node[3]~20 ; 28      ;
; PROCESSOR:CPU|lpm_mux:AddrMUX|mux_5tc:auto_generated|result_node[2]~17 ; 28      ;
; PROCESSOR:CPU|lpm_mux:AddrMUX|mux_5tc:auto_generated|result_node[0]~14 ; 27      ;
; PowerUp0                                                               ; 27      ;
; UpLink:Link_IFace|TxWord_ld~0                                          ; 25      ;
; UpLink:Link_IFace|TxInData_ld~1                                        ; 25      ;
; Digitizer_TA6:TA6Channel[3]|lpm_shiftreg:Threshold_Reg|_~13            ; 24      ;
; Digitizer_TA6:TA6Channel[3]|lpm_shiftreg:Threshold_Reg|_~12            ; 24      ;
; Digitizer_TA6:TA6Channel[3]|lpm_shiftreg:Threshold_Reg|_~11            ; 24      ;
; Digitizer_TA6:TA6Channel[3]|lpm_shiftreg:Threshold_Reg|_~10            ; 24      ;
+------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+----------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------+--------------------------------+
; Name                                                                                                                       ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF          ; Location                       ;
+----------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------+--------------------------------+
; Digitizer_TA6:TA6Channel[0]|WFhist_ram:WFhist|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ALTSYNCRAM    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 12           ; 256          ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 3072  ; 256                         ; 12                          ; 256                         ; 12                          ; 3072                ; 1    ; None         ; M9K_X40_Y19_N0                 ;
; Digitizer_TA6:TA6Channel[0]|hist_ram:Hist_ADC|altsyncram:altsyncram_component|altsyncram_8of2:auto_generated|ALTSYNCRAM    ; M9K  ; True Dual Port   ; Single Clock ; 512          ; 16           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 1    ; None         ; M9K_X40_Y22_N0                 ;
; Digitizer_TA6:TA6Channel[0]|ram_digit:SampleRAM|altsyncram:altsyncram_component|altsyncram_nth2:auto_generated|ALTSYNCRAM  ; M9K  ; True Dual Port   ; Single Clock ; 256          ; 16           ; 256          ; 16           ; yes                    ; yes                     ; yes                    ; yes                     ; 4096  ; 256                         ; 14                          ; 256                         ; 14                          ; 3584                ; 1    ; None         ; M9K_X40_Y32_N0                 ;
; Digitizer_TA6:TA6Channel[10]|WFhist_ram:WFhist|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ALTSYNCRAM   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 12           ; 256          ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 3072  ; 256                         ; 12                          ; 256                         ; 12                          ; 3072                ; 1    ; None         ; M9K_X24_Y16_N0                 ;
; Digitizer_TA6:TA6Channel[10]|ram_digit:SampleRAM|altsyncram:altsyncram_component|altsyncram_nth2:auto_generated|ALTSYNCRAM ; M9K  ; True Dual Port   ; Single Clock ; 256          ; 16           ; 256          ; 16           ; yes                    ; yes                     ; yes                    ; yes                     ; 4096  ; 256                         ; 14                          ; 256                         ; 14                          ; 3584                ; 1    ; None         ; M9K_X40_Y35_N0                 ;
; Digitizer_TA6:TA6Channel[11]|WFhist_ram:WFhist|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ALTSYNCRAM   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 12           ; 256          ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 3072  ; 256                         ; 12                          ; 256                         ; 12                          ; 3072                ; 1    ; None         ; M9K_X24_Y30_N0                 ;
; Digitizer_TA6:TA6Channel[11]|ram_digit:SampleRAM|altsyncram:altsyncram_component|altsyncram_nth2:auto_generated|ALTSYNCRAM ; M9K  ; True Dual Port   ; Single Clock ; 256          ; 16           ; 256          ; 16           ; yes                    ; yes                     ; yes                    ; yes                     ; 4096  ; 256                         ; 14                          ; 256                         ; 14                          ; 3584                ; 1    ; None         ; M9K_X40_Y34_N0                 ;
; Digitizer_TA6:TA6Channel[1]|WFhist_ram:WFhist|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ALTSYNCRAM    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 12           ; 256          ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 3072  ; 256                         ; 12                          ; 256                         ; 12                          ; 3072                ; 1    ; None         ; M9K_X24_Y23_N0                 ;
; Digitizer_TA6:TA6Channel[1]|hist_ram:Hist_ADC|altsyncram:altsyncram_component|altsyncram_8of2:auto_generated|ALTSYNCRAM    ; M9K  ; True Dual Port   ; Single Clock ; 512          ; 16           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 1    ; None         ; M9K_X40_Y23_N0                 ;
; Digitizer_TA6:TA6Channel[1]|ram_digit:SampleRAM|altsyncram:altsyncram_component|altsyncram_nth2:auto_generated|ALTSYNCRAM  ; M9K  ; True Dual Port   ; Single Clock ; 256          ; 16           ; 256          ; 16           ; yes                    ; yes                     ; yes                    ; yes                     ; 4096  ; 256                         ; 14                          ; 256                         ; 14                          ; 3584                ; 1    ; None         ; M9K_X58_Y21_N0                 ;
; Digitizer_TA6:TA6Channel[2]|WFhist_ram:WFhist|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ALTSYNCRAM    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 12           ; 256          ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 3072  ; 256                         ; 12                          ; 256                         ; 12                          ; 3072                ; 1    ; None         ; M9K_X24_Y22_N0                 ;
; Digitizer_TA6:TA6Channel[2]|hist_ram:Hist_ADC|altsyncram:altsyncram_component|altsyncram_8of2:auto_generated|ALTSYNCRAM    ; M9K  ; True Dual Port   ; Single Clock ; 512          ; 16           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 1    ; None         ; M9K_X40_Y24_N0                 ;
; Digitizer_TA6:TA6Channel[2]|ram_digit:SampleRAM|altsyncram:altsyncram_component|altsyncram_nth2:auto_generated|ALTSYNCRAM  ; M9K  ; True Dual Port   ; Single Clock ; 256          ; 16           ; 256          ; 16           ; yes                    ; yes                     ; yes                    ; yes                     ; 4096  ; 256                         ; 14                          ; 256                         ; 14                          ; 3584                ; 1    ; None         ; M9K_X40_Y33_N0                 ;
; Digitizer_TA6:TA6Channel[3]|WFhist_ram:WFhist|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ALTSYNCRAM    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 12           ; 256          ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 3072  ; 256                         ; 12                          ; 256                         ; 12                          ; 3072                ; 1    ; None         ; M9K_X24_Y27_N0                 ;
; Digitizer_TA6:TA6Channel[3]|hist_ram:Hist_ADC|altsyncram:altsyncram_component|altsyncram_8of2:auto_generated|ALTSYNCRAM    ; M9K  ; True Dual Port   ; Single Clock ; 512          ; 16           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 1    ; None         ; M9K_X40_Y27_N0                 ;
; Digitizer_TA6:TA6Channel[3]|ram_digit:SampleRAM|altsyncram:altsyncram_component|altsyncram_nth2:auto_generated|ALTSYNCRAM  ; M9K  ; True Dual Port   ; Single Clock ; 256          ; 16           ; 256          ; 16           ; yes                    ; yes                     ; yes                    ; yes                     ; 4096  ; 256                         ; 14                          ; 256                         ; 14                          ; 3584                ; 1    ; None         ; M9K_X40_Y36_N0                 ;
; Digitizer_TA6:TA6Channel[4]|WFhist_ram:WFhist|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ALTSYNCRAM    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 12           ; 256          ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 3072  ; 256                         ; 12                          ; 256                         ; 12                          ; 3072                ; 1    ; None         ; M9K_X24_Y28_N0                 ;
; Digitizer_TA6:TA6Channel[4]|hist_ram:Hist_ADC|altsyncram:altsyncram_component|altsyncram_8of2:auto_generated|ALTSYNCRAM    ; M9K  ; True Dual Port   ; Single Clock ; 512          ; 16           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 1    ; None         ; M9K_X40_Y26_N0                 ;
; Digitizer_TA6:TA6Channel[4]|ram_digit:SampleRAM|altsyncram:altsyncram_component|altsyncram_nth2:auto_generated|ALTSYNCRAM  ; M9K  ; True Dual Port   ; Single Clock ; 256          ; 16           ; 256          ; 16           ; yes                    ; yes                     ; yes                    ; yes                     ; 4096  ; 256                         ; 14                          ; 256                         ; 14                          ; 3584                ; 1    ; None         ; M9K_X24_Y17_N0                 ;
; Digitizer_TA6:TA6Channel[5]|WFhist_ram:WFhist|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ALTSYNCRAM    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 12           ; 256          ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 3072  ; 256                         ; 12                          ; 256                         ; 12                          ; 3072                ; 1    ; None         ; M9K_X24_Y26_N0                 ;
; Digitizer_TA6:TA6Channel[5]|hist_ram:Hist_ADC|altsyncram:altsyncram_component|altsyncram_8of2:auto_generated|ALTSYNCRAM    ; M9K  ; True Dual Port   ; Single Clock ; 512          ; 16           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 1    ; None         ; M9K_X40_Y25_N0                 ;
; Digitizer_TA6:TA6Channel[5]|ram_digit:SampleRAM|altsyncram:altsyncram_component|altsyncram_nth2:auto_generated|ALTSYNCRAM  ; M9K  ; True Dual Port   ; Single Clock ; 256          ; 16           ; 256          ; 16           ; yes                    ; yes                     ; yes                    ; yes                     ; 4096  ; 256                         ; 14                          ; 256                         ; 14                          ; 3584                ; 1    ; None         ; M9K_X40_Y14_N0                 ;
; Digitizer_TA6:TA6Channel[6]|WFhist_ram:WFhist|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ALTSYNCRAM    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 12           ; 256          ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 3072  ; 256                         ; 12                          ; 256                         ; 12                          ; 3072                ; 1    ; None         ; M9K_X24_Y25_N0                 ;
; Digitizer_TA6:TA6Channel[6]|ram_digit:SampleRAM|altsyncram:altsyncram_component|altsyncram_nth2:auto_generated|ALTSYNCRAM  ; M9K  ; True Dual Port   ; Single Clock ; 256          ; 16           ; 256          ; 16           ; yes                    ; yes                     ; yes                    ; yes                     ; 4096  ; 256                         ; 14                          ; 256                         ; 14                          ; 3584                ; 1    ; None         ; M9K_X58_Y31_N0                 ;
; Digitizer_TA6:TA6Channel[7]|WFhist_ram:WFhist|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ALTSYNCRAM    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 12           ; 256          ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 3072  ; 256                         ; 12                          ; 256                         ; 12                          ; 3072                ; 1    ; None         ; M9K_X24_Y19_N0                 ;
; Digitizer_TA6:TA6Channel[7]|ram_digit:SampleRAM|altsyncram:altsyncram_component|altsyncram_nth2:auto_generated|ALTSYNCRAM  ; M9K  ; True Dual Port   ; Single Clock ; 256          ; 16           ; 256          ; 16           ; yes                    ; yes                     ; yes                    ; yes                     ; 4096  ; 256                         ; 14                          ; 256                         ; 14                          ; 3584                ; 1    ; None         ; M9K_X24_Y33_N0                 ;
; Digitizer_TA6:TA6Channel[8]|WFhist_ram:WFhist|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ALTSYNCRAM    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 12           ; 256          ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 3072  ; 256                         ; 12                          ; 256                         ; 12                          ; 3072                ; 1    ; None         ; M9K_X24_Y24_N0                 ;
; Digitizer_TA6:TA6Channel[8]|ram_digit:SampleRAM|altsyncram:altsyncram_component|altsyncram_nth2:auto_generated|ALTSYNCRAM  ; M9K  ; True Dual Port   ; Single Clock ; 256          ; 16           ; 256          ; 16           ; yes                    ; yes                     ; yes                    ; yes                     ; 4096  ; 256                         ; 14                          ; 256                         ; 14                          ; 3584                ; 1    ; None         ; M9K_X24_Y15_N0                 ;
; Digitizer_TA6:TA6Channel[9]|WFhist_ram:WFhist|altsyncram:altsyncram_component|altsyncram_1fm1:auto_generated|ALTSYNCRAM    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 12           ; 256          ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 3072  ; 256                         ; 12                          ; 256                         ; 12                          ; 3072                ; 1    ; None         ; M9K_X40_Y29_N0                 ;
; Digitizer_TA6:TA6Channel[9]|ram_digit:SampleRAM|altsyncram:altsyncram_component|altsyncram_nth2:auto_generated|ALTSYNCRAM  ; M9K  ; True Dual Port   ; Single Clock ; 256          ; 16           ; 256          ; 16           ; yes                    ; yes                     ; yes                    ; yes                     ; 4096  ; 256                         ; 14                          ; 256                         ; 14                          ; 3584                ; 1    ; None         ; M9K_X58_Y32_N0                 ;
; PROCESSOR:CPU|RAMprog:ProgRAM|altsyncram:altsyncram_component|altsyncram_tof2:auto_generated|ALTSYNCRAM                    ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 16           ; 256          ; 16           ; yes                    ; yes                     ; yes                    ; yes                     ; 4096  ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 1    ; RAMprog.mif  ; M9K_X40_Y30_N0                 ;
; RAMcommd_TA6:CommandRAM|altsyncram:altsyncram_component|altsyncram_vmj1:auto_generated|ALTSYNCRAM                          ; M9K  ; Single Port      ; Single Clock ; 1024         ; 16           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 16384 ; 1024                        ; 16                          ; --                          ; --                          ; 16384               ; 2    ; CommdRAM.mif ; M9K_X40_Y20_N0, M9K_X40_Y21_N0 ;
; RAMmain_TA6:MainRAM|altsyncram:altsyncram_component|altsyncram_ubh1:auto_generated|ALTSYNCRAM                              ; M9K  ; Single Port      ; Single Clock ; 256          ; 16           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 4096  ; 256                         ; 16                          ; --                          ; --                          ; 4096                ; 1    ; None         ; M9K_X40_Y31_N0                 ;
; TestRam_main:TestRAM|altsyncram:altsyncram_component|altsyncram_ubh1:auto_generated|ALTSYNCRAM                             ; M9K  ; Single Port      ; Single Clock ; 256          ; 16           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 4096  ; 256                         ; 16                          ; --                          ; --                          ; 4096                ; 1    ; None         ; M9K_X40_Y28_N0                 ;
+----------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------+--------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |TA12_Digitizer|PROCESSOR:CPU|RAMprog:ProgRAM|altsyncram:altsyncram_component|altsyncram_tof2:auto_generated|ALTSYNCRAM                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(1111000000000000) (170000) (61440) (F000)    ;(1111000000000000) (170000) (61440) (F000)   ;(0001000000000000) (10000) (4096) (1000)   ;(0001000000000000) (10000) (4096) (1000)   ;(1001001000000000) (111000) (37376) (9200)   ;(0000100000100000) (4040) (2080) (820)   ;(0111000100000000) (70400) (28928) (7100)   ;(1100010001000000) (142100) (50240) (C440)   ;
;8;(1001100000000000) (114000) (38912) (9800)    ;(0000001100000000) (1400) (768) (300)   ;(1101010100000000) (152400) (54528) (D500)   ;(0010001000000000) (21000) (8704) (2200)   ;(0001000000000000) (10000) (4096) (1000)   ;(1000111000001000) (107010) (36360) (8E08)   ;(0001000000000000) (10000) (4096) (1000)   ;(0111000100000000) (70400) (28928) (7100)   ;
;16;(1100011001000000) (143100) (50752) (C640)    ;(0110000000001110) (60016) (24590) (600E)   ;(1000111000111110) (107076) (36414) (8E3E)   ;(0100000010110010) (40262) (16562) (40B2)   ;(0001000000000000) (10000) (4096) (1000)   ;(1111000000000000) (170000) (61440) (F000)   ;(1111000000000000) (170000) (61440) (F000)   ;(1111000000000000) (170000) (61440) (F000)   ;
;24;(0001000000000000) (10000) (4096) (1000)    ;(1001010000000000) (112000) (37888) (9400)   ;(0000110000000000) (6000) (3072) (C00)   ;(0100000000100111) (40047) (16423) (4027)   ;(0001000000000000) (10000) (4096) (1000)   ;(1001010000000000) (112000) (37888) (9400)   ;(0000110010000000) (6200) (3200) (C80)   ;(0100000000100111) (40047) (16423) (4027)   ;
;32;(0001000000000000) (10000) (4096) (1000)    ;(1001010000000000) (112000) (37888) (9400)   ;(0000110100000000) (6400) (3328) (D00)   ;(0100000000100111) (40047) (16423) (4027)   ;(0001000000000000) (10000) (4096) (1000)   ;(1001010000000000) (112000) (37888) (9400)   ;(0000110110000000) (6600) (3456) (D80)   ;(0001000000000000) (10000) (4096) (1000)   ;
;40;(1001001000000000) (111000) (37376) (9200)    ;(0000100000100000) (4040) (2080) (820)   ;(0111000100000000) (70400) (28928) (7100)   ;(1100011001000000) (143100) (50752) (C640)   ;(1001100000000000) (114000) (38912) (9800)   ;(0000001100000000) (1400) (768) (300)   ;(1101011100000000) (153400) (55040) (D700)   ;(0010001000000000) (21000) (8704) (2200)   ;
;48;(0010100000000000) (24000) (10240) (2800)    ;(1000111000001000) (107010) (36360) (8E08)   ;(0001000000000000) (10000) (4096) (1000)   ;(0111000100000000) (70400) (28928) (7100)   ;(1100011001000000) (143100) (50752) (C640)   ;(0110000000110010) (60062) (24626) (6032)   ;(0001000000000000) (10000) (4096) (1000)   ;(1000111000111110) (107076) (36414) (8E3E)   ;
;56;(0001000000000000) (10000) (4096) (1000)    ;(1100011010000000) (143200) (50816) (C680)   ;(1100011011000000) (143300) (50880) (C6C0)   ;(0001000000000000) (10000) (4096) (1000)   ;(0111000100000000) (70400) (28928) (7100)   ;(1101011001000000) (153100) (54848) (D640)   ;(1101011100000000) (153400) (55040) (D700)   ;(0010010000000000) (22000) (9216) (2400)   ;
;64;(0010100000000000) (24000) (10240) (2800)    ;(0110000000111000) (60070) (24632) (6038)   ;(0001000000000000) (10000) (4096) (1000)   ;(1111000000000000) (170000) (61440) (F000)   ;(1111000000000000) (170000) (61440) (F000)   ;(0001000000000000) (10000) (4096) (1000)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;72;(0001000000000000) (10000) (4096) (1000)    ;(1001001000000000) (111000) (37376) (9200)   ;(0000101110111000) (5670) (3000) (BB8)   ;(1100010001000000) (142100) (50240) (C440)   ;(0100000000100111) (40047) (16423) (4027)   ;(0001000000000000) (10000) (4096) (1000)   ;(0001000000000000) (10000) (4096) (1000)   ;(0001000000000000) (10000) (4096) (1000)   ;
;80;(0001000000000000) (10000) (4096) (1000)    ;(1001001000000000) (111000) (37376) (9200)   ;(0000100000100000) (4040) (2080) (820)   ;(0111000100000000) (70400) (28928) (7100)   ;(1100010001000000) (142100) (50240) (C440)   ;(1001100000000000) (114000) (38912) (9800)   ;(0000001100000000) (1400) (768) (300)   ;(1101010100000000) (152400) (54528) (D500)   ;
;88;(0010001000000000) (21000) (8704) (2200)    ;(0010100000000000) (24000) (10240) (2800)   ;(0001000000000000) (10000) (4096) (1000)   ;(1000111000001000) (107010) (36360) (8E08)   ;(0001000000000000) (10000) (4096) (1000)   ;(0111000100000000) (70400) (28928) (7100)   ;(1100011001000000) (143100) (50752) (C640)   ;(1101011100000000) (153400) (55040) (D700)   ;
;96;(0010100000000000) (24000) (10240) (2800)    ;(0110000001011100) (60134) (24668) (605C)   ;(1000111000001000) (107010) (36360) (8E08)   ;(0100000011011010) (40332) (16602) (40DA)   ;(0001000000000000) (10000) (4096) (1000)   ;(1001001000000000) (111000) (37376) (9200)   ;(0000111001000000) (7100) (3648) (E40)   ;(1001010000000000) (112000) (37888) (9400)   ;
;104;(0000110001000000) (6100) (3136) (C40)    ;(0100000001111100) (40174) (16508) (407C)   ;(0001000000000000) (10000) (4096) (1000)   ;(1001001000000000) (111000) (37376) (9200)   ;(0000111011000000) (7300) (3776) (EC0)   ;(1001010000000000) (112000) (37888) (9400)   ;(0000110011000000) (6300) (3264) (CC0)   ;(0100000001111100) (40174) (16508) (407C)   ;
;112;(0001000000000000) (10000) (4096) (1000)    ;(1001001000000000) (111000) (37376) (9200)   ;(0000111101000000) (7500) (3904) (F40)   ;(1001010000000000) (112000) (37888) (9400)   ;(0000110101000000) (6500) (3392) (D40)   ;(0100000001111100) (40174) (16508) (407C)   ;(0001000000000000) (10000) (4096) (1000)   ;(1001001000000000) (111000) (37376) (9200)   ;
;120;(0000111111000000) (7700) (4032) (FC0)    ;(1001010000000000) (112000) (37888) (9400)   ;(0000110111000000) (6700) (3520) (DC0)   ;(0001000000000000) (10000) (4096) (1000)   ;(0001000000000000) (10000) (4096) (1000)   ;(1001100000000000) (114000) (38912) (9800)   ;(0000100000100000) (4040) (2080) (820)   ;(0111000100000000) (70400) (28928) (7100)   ;
;128;(1100011001000000) (143100) (50752) (C640)    ;(1001100000000000) (114000) (38912) (9800)   ;(0000001100000000) (1400) (768) (300)   ;(1101011100000000) (153400) (55040) (D700)   ;(1001100000000000) (114000) (38912) (9800)   ;(0000100000100001) (4041) (2081) (821)   ;(0001000000000000) (10000) (4096) (1000)   ;(1000111000001000) (107010) (36360) (8E08)   ;
;136;(0001000000000000) (10000) (4096) (1000)    ;(0111000100000000) (70400) (28928) (7100)   ;(1100011100000000) (143400) (50944) (C700)   ;(0110000010001000) (60210) (24712) (6088)   ;(0001000000000000) (10000) (4096) (1000)   ;(1000111001000000) (107100) (36416) (8E40)   ;(0001000000000000) (10000) (4096) (1000)   ;(1100011001000000) (143100) (50752) (C640)   ;
;144;(1100100010000000) (144200) (51328) (C880)    ;(1101011100000000) (153400) (55040) (D700)   ;(0010001000000000) (21000) (8704) (2200)   ;(0010010000000000) (22000) (9216) (2400)   ;(0110000010001110) (60216) (24718) (608E)   ;(0001000000000000) (10000) (4096) (1000)   ;(1111000000000000) (170000) (61440) (F000)   ;(1111000000000000) (170000) (61440) (F000)   ;
;152;(0001000000000000) (10000) (4096) (1000)    ;(1001001000000000) (111000) (37376) (9200)   ;(0000100000100000) (4040) (2080) (820)   ;(0111000100000000) (70400) (28928) (7100)   ;(1100010001000000) (142100) (50240) (C440)   ;(1100001001000000) (141100) (49728) (C240)   ;(0100000001111100) (40174) (16508) (407C)   ;(0001000000000000) (10000) (4096) (1000)   ;
;160;(0001000000000000) (10000) (4096) (1000)    ;(1001001000000000) (111000) (37376) (9200)   ;(0000100000100000) (4040) (2080) (820)   ;(0111000100000000) (70400) (28928) (7100)   ;(1100010001000000) (142100) (50240) (C440)   ;(1001100000000000) (114000) (38912) (9800)   ;(0000001100000000) (1400) (768) (300)   ;(1101010100000000) (152400) (54528) (D500)   ;
;168;(0010001000000000) (21000) (8704) (2200)    ;(1000111000001000) (107010) (36360) (8E08)   ;(0001000000000000) (10000) (4096) (1000)   ;(0111000100000000) (70400) (28928) (7100)   ;(1100011001000000) (143100) (50752) (C640)   ;(1101011010000000) (153200) (54912) (D680)   ;(0010010000000000) (22000) (9216) (2400)   ;(0110000010101010) (60252) (24746) (60AA)   ;
;176;(0001000000000000) (10000) (4096) (1000)    ;(1000111000001000) (107010) (36360) (8E08)   ;(1100010100000000) (142400) (50432) (C500)   ;(0010100000000000) (24000) (10240) (2800)   ;(0001000000000000) (10000) (4096) (1000)   ;(1100011010000000) (143200) (50816) (C680)   ;(0111000100000000) (70400) (28928) (7100)   ;(1101011001000000) (153100) (54848) (D640)   ;
;184;(1101011100000000) (153400) (55040) (D700)    ;(0010010000000000) (22000) (9216) (2400)   ;(0010100000000000) (24000) (10240) (2800)   ;(0110000010110100) (60264) (24756) (60B4)   ;(0001000000000000) (10000) (4096) (1000)   ;(1111000000000000) (170000) (61440) (F000)   ;(1111000000000000) (170000) (61440) (F000)   ;(0001000000000000) (10000) (4096) (1000)   ;
;192;(0001000000000000) (10000) (4096) (1000)    ;(1001001000000000) (111000) (37376) (9200)   ;(0000100000100000) (4040) (2080) (820)   ;(0111000100000000) (70400) (28928) (7100)   ;(1100010001000000) (142100) (50240) (C440)   ;(1001100000000000) (114000) (38912) (9800)   ;(0000001100000000) (1400) (768) (300)   ;(1101010100000000) (152400) (54528) (D500)   ;
;200;(0010001000000000) (21000) (8704) (2200)    ;(0010100000000000) (24000) (10240) (2800)   ;(0001000000000000) (10000) (4096) (1000)   ;(1000111000000100) (107004) (36356) (8E04)   ;(0001000000000000) (10000) (4096) (1000)   ;(0111000100000000) (70400) (28928) (7100)   ;(1100011001000000) (143100) (50752) (C640)   ;(1101011100000000) (153400) (55040) (D700)   ;
;208;(0010100000000000) (24000) (10240) (2800)    ;(0111000100000000) (70400) (28928) (7100)   ;(1100010001000000) (142100) (50240) (C440)   ;(1101010011000000) (152300) (54464) (D4C0)   ;(1101010100000000) (152400) (54528) (D500)   ;(0010100000000000) (24000) (10240) (2800)   ;(0001000000000000) (10000) (4096) (1000)   ;(0110000011001100) (60314) (24780) (60CC)   ;
;216;(0001000000000000) (10000) (4096) (1000)    ;(1000111000000100) (107004) (36356) (8E04)   ;(1001100000000000) (114000) (38912) (9800)   ;(0000001100000001) (1401) (769) (301)   ;(0001000000000000) (10000) (4096) (1000)   ;(1100011100000000) (143400) (50944) (C700)   ;(1100011011000000) (143300) (50880) (C6C0)   ;(0111000100000000) (70400) (28928) (7100)   ;
;224;(1101011001000000) (153100) (54848) (D640)    ;(0001000000000000) (10000) (4096) (1000)   ;(0010100000000000) (24000) (10240) (2800)   ;(0110000011011100) (60334) (24796) (60DC)   ;(0001000000000000) (10000) (4096) (1000)   ;(1111000000000000) (170000) (61440) (F000)   ;(1111000000000000) (170000) (61440) (F000)   ;(0001000000000000) (10000) (4096) (1000)   ;
;232;(1001010000000000) (112000) (37888) (9400)    ;(0000001111111111) (1777) (1023) (3FF)   ;(1100001010000000) (141200) (49792) (C280)   ;(0010001000000000) (21000) (8704) (2200)   ;(0010001000000000) (21000) (8704) (2200)   ;(1101001010000000) (151200) (53888) (D280)   ;(1111000000000000) (170000) (61440) (F000)   ;(1111000000000000) (170000) (61440) (F000)   ;
;240;(0001000000000000) (10000) (4096) (1000)    ;(1001010000000000) (112000) (37888) (9400)   ;(0000001111111111) (1777) (1023) (3FF)   ;(1100001010000000) (141200) (49792) (C280)   ;(0001000000000000) (10000) (4096) (1000)   ;(1000111000010000) (107020) (36368) (8E10)   ;(0001000000000000) (10000) (4096) (1000)   ;(0010001000000000) (21000) (8704) (2200)   ;
;248;(0010001000000000) (21000) (8704) (2200)    ;(0111100000000000) (74000) (30720) (7800)   ;(1101001010000000) (151200) (53888) (D280)   ;(0110000011001100) (60314) (24780) (60CC)   ;(0001000000000000) (10000) (4096) (1000)   ;(1111000000000000) (170000) (61440) (F000)   ;(1111000000000000) (170000) (61440) (F000)   ;(0000000000000000) (0) (0) (00)   ;




RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |TA12_Digitizer|RAMcommd_TA6:CommandRAM|altsyncram:altsyncram_component|altsyncram_vmj1:auto_generated|ALTSYNCRAM                                                                                                                                                ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(0001000100000000) (10400) (4352) (1100)    ;(0001000100000001) (10401) (4353) (1101)   ;(0001000100000010) (10402) (4354) (1102)   ;(0001000100000011) (10403) (4355) (1103)   ;(0001000100000100) (10404) (4356) (1104)   ;(0001000100000101) (10405) (4357) (1105)   ;(0001000100000110) (10406) (4358) (1106)   ;(0001000100000111) (10407) (4359) (1107)   ;
;8;(0001000100001000) (10410) (4360) (1108)    ;(0001000100001001) (10411) (4361) (1109)   ;(0001000100001010) (10412) (4362) (110A)   ;(0001000100001011) (10413) (4363) (110B)   ;(0001000100001100) (10414) (4364) (110C)   ;(0001000100001101) (10415) (4365) (110D)   ;(0001000100001110) (10416) (4366) (110E)   ;(0001000100001111) (10417) (4367) (110F)   ;
;16;(0001000100010000) (10420) (4368) (1110)    ;(0001000100010001) (10421) (4369) (1111)   ;(0001000100010010) (10422) (4370) (1112)   ;(0001000100010011) (10423) (4371) (1113)   ;(0001000100010100) (10424) (4372) (1114)   ;(0001000100010101) (10425) (4373) (1115)   ;(0001000100010110) (10426) (4374) (1116)   ;(0001000100010111) (10427) (4375) (1117)   ;
;24;(0001000100011000) (10430) (4376) (1118)    ;(0001000100011001) (10431) (4377) (1119)   ;(0001000100011010) (10432) (4378) (111A)   ;(0001000100011011) (10433) (4379) (111B)   ;(0001000100011100) (10434) (4380) (111C)   ;(0001000100011101) (10435) (4381) (111D)   ;(0001000100011110) (10436) (4382) (111E)   ;(0001000100011111) (10437) (4383) (111F)   ;
;32;(0001000100100000) (10440) (4384) (1120)    ;(0001000100100001) (10441) (4385) (1121)   ;(0001000100100010) (10442) (4386) (1122)   ;(0001000100100011) (10443) (4387) (1123)   ;(0001000100100100) (10444) (4388) (1124)   ;(0001000100100101) (10445) (4389) (1125)   ;(0001000100100110) (10446) (4390) (1126)   ;(0001000100100111) (10447) (4391) (1127)   ;
;40;(0001000100101000) (10450) (4392) (1128)    ;(0001000100101001) (10451) (4393) (1129)   ;(0001000100101010) (10452) (4394) (112A)   ;(0001000100101011) (10453) (4395) (112B)   ;(0001000100101100) (10454) (4396) (112C)   ;(0001000100101101) (10455) (4397) (112D)   ;(0001000100101110) (10456) (4398) (112E)   ;(0001000100101111) (10457) (4399) (112F)   ;
;48;(0001000100110000) (10460) (4400) (1130)    ;(0001000100110001) (10461) (4401) (1131)   ;(0001000100110010) (10462) (4402) (1132)   ;(0001000100110011) (10463) (4403) (1133)   ;(0001000100110100) (10464) (4404) (1134)   ;(0001000100110101) (10465) (4405) (1135)   ;(0001000100110110) (10466) (4406) (1136)   ;(0001000100110111) (10467) (4407) (1137)   ;
;56;(0001000100111000) (10470) (4408) (1138)    ;(0001000100111001) (10471) (4409) (1139)   ;(0001000100111010) (10472) (4410) (113A)   ;(0001000100111011) (10473) (4411) (113B)   ;(0001000100111100) (10474) (4412) (113C)   ;(0001000100111101) (10475) (4413) (113D)   ;(0001000100111110) (10476) (4414) (113E)   ;(0000000000000000) (0) (0) (00)   ;
;64;(0001001100000010) (11402) (4866) (1302)    ;(0001001100000011) (11403) (4867) (1303)   ;(0000001000000010) (1002) (514) (202)   ;(0000001000000011) (1003) (515) (203)   ;(0000001000000100) (1004) (516) (204)   ;(0000001000000101) (1005) (517) (205)   ;(0000001000000110) (1006) (518) (206)   ;(0000001000000111) (1007) (519) (207)   ;
;72;(0000001000001000) (1010) (520) (208)    ;(0000001000001001) (1011) (521) (209)   ;(0000001000001010) (1012) (522) (20A)   ;(0000001000001011) (1013) (523) (20B)   ;(0000001000001100) (1014) (524) (20C)   ;(0000001000001101) (1015) (525) (20D)   ;(0000001000001110) (1016) (526) (20E)   ;(0000001000001111) (1017) (527) (20F)   ;
;80;(0000001000010000) (1020) (528) (210)    ;(0000001000010001) (1021) (529) (211)   ;(0000001000010010) (1022) (530) (212)   ;(0000001000010011) (1023) (531) (213)   ;(0000001000010100) (1024) (532) (214)   ;(0000001000010101) (1025) (533) (215)   ;(0000001000010110) (1026) (534) (216)   ;(0000001000010111) (1027) (535) (217)   ;
;88;(0000001000011000) (1030) (536) (218)    ;(0000001000011001) (1031) (537) (219)   ;(0000001000011010) (1032) (538) (21A)   ;(0000001000011011) (1033) (539) (21B)   ;(0000001000011100) (1034) (540) (21C)   ;(0000001000011101) (1035) (541) (21D)   ;(0000001000011110) (1036) (542) (21E)   ;(0000001000011111) (1037) (543) (21F)   ;
;96;(0000001000100000) (1040) (544) (220)    ;(0000001000100001) (1041) (545) (221)   ;(0000001000100010) (1042) (546) (222)   ;(0000001000100011) (1043) (547) (223)   ;(0000100000000000) (4000) (2048) (800)   ;(0000100000000001) (4001) (2049) (801)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;104;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;112;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;120;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;128;(0001000110101000) (10650) (4520) (11A8)    ;(0001000110101100) (10654) (4524) (11AC)   ;(0001000110110000) (10660) (4528) (11B0)   ;(0001000110110100) (10664) (4532) (11B4)   ;(0001000110111000) (10670) (4536) (11B8)   ;(0001000110111100) (10674) (4540) (11BC)   ;(0001000111000000) (10700) (4544) (11C0)   ;(0001000111000100) (10704) (4548) (11C4)   ;
;136;(0001000111001000) (10710) (4552) (11C8)    ;(0001000111001100) (10714) (4556) (11CC)   ;(0001000111010000) (10720) (4560) (11D0)   ;(0001000111010100) (10724) (4564) (11D4)   ;(0001001100100001) (11441) (4897) (1321)   ;(0001001100000110) (11406) (4870) (1306)   ;(0001001100001000) (11410) (4872) (1308)   ;(0001001100000111) (11407) (4871) (1307)   ;
;144;(0001000111011100) (10734) (4572) (11DC)    ;(0001000111100000) (10740) (4576) (11E0)   ;(0001000111100100) (10744) (4580) (11E4)   ;(0001000111101000) (10750) (4584) (11E8)   ;(0001000111101100) (10754) (4588) (11EC)   ;(0001000111110000) (10760) (4592) (11F0)   ;(0001000111110100) (10764) (4596) (11F4)   ;(0001000111111000) (10770) (4600) (11F8)   ;
;152;(0001000111111100) (10774) (4604) (11FC)    ;(0001001000000000) (11000) (4608) (1200)   ;(0001001000000100) (11004) (4612) (1204)   ;(0001001000001000) (11010) (4616) (1208)   ;(0001001000001100) (11014) (4620) (120C)   ;(0001001000010000) (11020) (4624) (1210)   ;(0001001000010100) (11024) (4628) (1214)   ;(0001001000011000) (11030) (4632) (1218)   ;
;160;(0001001010000100) (11204) (4740) (1284)    ;(0001001010001000) (11210) (4744) (1288)   ;(0001001010001100) (11214) (4748) (128C)   ;(0001001010010000) (11220) (4752) (1290)   ;(0001001010010100) (11224) (4756) (1294)   ;(0001001010011000) (11230) (4760) (1298)   ;(0001001010011100) (11234) (4764) (129C)   ;(0001001010100000) (11240) (4768) (12A0)   ;
;168;(0001001010100100) (11244) (4772) (12A4)    ;(0001001010101000) (11250) (4776) (12A8)   ;(0001001010101100) (11254) (4780) (12AC)   ;(0001001010110000) (11260) (4784) (12B0)   ;(0001001010110100) (11264) (4788) (12B4)   ;(0001001010111000) (11270) (4792) (12B8)   ;(0001001010111100) (11274) (4796) (12BC)   ;(0001001011000000) (11300) (4800) (12C0)   ;
;176;(0001001011000100) (11304) (4804) (12C4)    ;(0001001011001000) (11310) (4808) (12C8)   ;(0001001011001100) (11314) (4812) (12CC)   ;(0001001011010000) (11320) (4816) (12D0)   ;(0001001011010100) (11324) (4820) (12D4)   ;(0001001011011000) (11330) (4824) (12D8)   ;(0001001011011100) (11334) (4828) (12DC)   ;(0001001011100000) (11340) (4832) (12E0)   ;
;184;(0001001011100100) (11344) (4836) (12E4)    ;(0001001011101000) (11350) (4840) (12E8)   ;(0001001011101100) (11354) (4844) (12EC)   ;(0001001011110000) (11360) (4848) (12F0)   ;(0001001011110100) (11364) (4852) (12F4)   ;(0001001011111000) (11370) (4856) (12F8)   ;(0001001011111100) (11374) (4860) (12FC)   ;(0001001100000000) (11400) (4864) (1300)   ;
;192;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;200;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;208;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;216;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;224;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;232;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;240;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;248;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;256;(0001001010010011) (11223) (4755) (1293)    ;(0001001010010101) (11225) (4757) (1295)   ;(0001001010010111) (11227) (4759) (1297)   ;(0001001010011001) (11231) (4761) (1299)   ;(0001001010011011) (11233) (4763) (129B)   ;(0001001010011101) (11235) (4765) (129D)   ;(0001001010011111) (11237) (4767) (129F)   ;(0001001010100001) (11241) (4769) (12A1)   ;
;264;(0001001010100011) (11243) (4771) (12A3)    ;(0001001011100011) (11343) (4835) (12E3)   ;(0001001011100101) (11345) (4837) (12E5)   ;(0001001011100111) (11347) (4839) (12E7)   ;(0001001011101001) (11351) (4841) (12E9)   ;(0001001011101011) (11353) (4843) (12EB)   ;(0001001011101101) (11355) (4845) (12ED)   ;(0001001011101111) (11357) (4847) (12EF)   ;
;272;(0001001010001111) (11217) (4751) (128F)    ;(0001001010010000) (11220) (4752) (1290)   ;(0001001010010001) (11221) (4753) (1291)   ;(0001001010010010) (11222) (4754) (1292)   ;(0001001010010011) (11223) (4755) (1293)   ;(0001001010010100) (11224) (4756) (1294)   ;(0001001010010101) (11225) (4757) (1295)   ;(0001001010010110) (11226) (4758) (1296)   ;
;280;(0001001010010111) (11227) (4759) (1297)    ;(0001001010011000) (11230) (4760) (1298)   ;(0001001010011001) (11231) (4761) (1299)   ;(0001001010011010) (11232) (4762) (129A)   ;(0001001010011011) (11233) (4763) (129B)   ;(0001001010011100) (11234) (4764) (129C)   ;(0001001010011101) (11235) (4765) (129D)   ;(0001001010011110) (11236) (4766) (129E)   ;
;288;(0001001010011111) (11237) (4767) (129F)    ;(0001001010100000) (11240) (4768) (12A0)   ;(0001001010100001) (11241) (4769) (12A1)   ;(0001001010100010) (11242) (4770) (12A2)   ;(0001001010100011) (11243) (4771) (12A3)   ;(0001001010100100) (11244) (4772) (12A4)   ;(0001001010100101) (11245) (4773) (12A5)   ;(0001001010100110) (11246) (4774) (12A6)   ;
;296;(0001001010100111) (11247) (4775) (12A7)    ;(0001001010101000) (11250) (4776) (12A8)   ;(0001001010101001) (11251) (4777) (12A9)   ;(0001001010101010) (11252) (4778) (12AA)   ;(0001001010101011) (11253) (4779) (12AB)   ;(0001001010101100) (11254) (4780) (12AC)   ;(0001001010101101) (11255) (4781) (12AD)   ;(0001001010101110) (11256) (4782) (12AE)   ;
;304;(0001001010101111) (11257) (4783) (12AF)    ;(0001001010110000) (11260) (4784) (12B0)   ;(0001001010110001) (11261) (4785) (12B1)   ;(0001001010110010) (11262) (4786) (12B2)   ;(0001001010110011) (11263) (4787) (12B3)   ;(0001001010110100) (11264) (4788) (12B4)   ;(0001001010110101) (11265) (4789) (12B5)   ;(0001001010110110) (11266) (4790) (12B6)   ;
;312;(0001001010110111) (11267) (4791) (12B7)    ;(0001001010111000) (11270) (4792) (12B8)   ;(0001001010111001) (11271) (4793) (12B9)   ;(0001001010111010) (11272) (4794) (12BA)   ;(0001001010111011) (11273) (4795) (12BB)   ;(0001001010111100) (11274) (4796) (12BC)   ;(0001001010111101) (11275) (4797) (12BD)   ;(0001001010111110) (11276) (4798) (12BE)   ;
;320;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;328;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;336;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;344;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;352;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;360;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;368;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;376;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;384;(0001001001000000) (11100) (4672) (1240)    ;(0001001001000001) (11101) (4673) (1241)   ;(0001001001000010) (11102) (4674) (1242)   ;(0001001001000011) (11103) (4675) (1243)   ;(0001001001000100) (11104) (4676) (1244)   ;(0001001001000101) (11105) (4677) (1245)   ;(0001001001000110) (11106) (4678) (1246)   ;(0001001001000111) (11107) (4679) (1247)   ;
;392;(0001001001001000) (11110) (4680) (1248)    ;(0001001001001001) (11111) (4681) (1249)   ;(0001001001001010) (11112) (4682) (124A)   ;(0001001001001011) (11113) (4683) (124B)   ;(0001001001001100) (11114) (4684) (124C)   ;(0001001001001101) (11115) (4685) (124D)   ;(0001001001001110) (11116) (4686) (124E)   ;(0001001001001111) (11117) (4687) (124F)   ;
;400;(0001001001010000) (11120) (4688) (1250)    ;(0001001001010001) (11121) (4689) (1251)   ;(0001001001010010) (11122) (4690) (1252)   ;(0001001001010011) (11123) (4691) (1253)   ;(0001001001010100) (11124) (4692) (1254)   ;(0001001001010101) (11125) (4693) (1255)   ;(0001001001010110) (11126) (4694) (1256)   ;(0001001001010111) (11127) (4695) (1257)   ;
;408;(0001001001011000) (11130) (4696) (1258)    ;(0001001001011001) (11131) (4697) (1259)   ;(0001001001011010) (11132) (4698) (125A)   ;(0001001001011011) (11133) (4699) (125B)   ;(0001001001011100) (11134) (4700) (125C)   ;(0001001001011101) (11135) (4701) (125D)   ;(0001001001011110) (11136) (4702) (125E)   ;(0001001001011111) (11137) (4703) (125F)   ;
;416;(0001001001100000) (11140) (4704) (1260)    ;(0001001001100001) (11141) (4705) (1261)   ;(0001001001100010) (11142) (4706) (1262)   ;(0001001001100011) (11143) (4707) (1263)   ;(0001001001100100) (11144) (4708) (1264)   ;(0001001001100101) (11145) (4709) (1265)   ;(0001001001100110) (11146) (4710) (1266)   ;(0001001001100111) (11147) (4711) (1267)   ;
;424;(0001001001101000) (11150) (4712) (1268)    ;(0001001001101001) (11151) (4713) (1269)   ;(0001001001101010) (11152) (4714) (126A)   ;(0001001001101011) (11153) (4715) (126B)   ;(0001001001101100) (11154) (4716) (126C)   ;(0001001001101101) (11155) (4717) (126D)   ;(0001001001101110) (11156) (4718) (126E)   ;(0001001001101111) (11157) (4719) (126F)   ;
;432;(0001001001110000) (11160) (4720) (1270)    ;(0001001001110001) (11161) (4721) (1271)   ;(0001001001110010) (11162) (4722) (1272)   ;(0001001001110011) (11163) (4723) (1273)   ;(0001001001110100) (11164) (4724) (1274)   ;(0001001001110101) (11165) (4725) (1275)   ;(0001001001110110) (11166) (4726) (1276)   ;(0001001001110111) (11167) (4727) (1277)   ;
;440;(0001001001111000) (11170) (4728) (1278)    ;(0001001001111001) (11171) (4729) (1279)   ;(0001001001111010) (11172) (4730) (127A)   ;(0001001001111011) (11173) (4731) (127B)   ;(0001001001111100) (11174) (4732) (127C)   ;(0001001001111101) (11175) (4733) (127D)   ;(0001001001111110) (11176) (4734) (127E)   ;(0001001001111111) (11177) (4735) (127F)   ;
;448;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;456;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;464;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;472;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;480;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;488;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;496;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;504;(1111111111111111) (177777) (65535) (FFFF)    ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;(1111111111111111) (177777) (65535) (FFFF)   ;
;512;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;520;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;528;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;536;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;544;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;552;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;560;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;568;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;576;(0000000111110100) (764) (500) (1F4)    ;(0000001101010010) (1522) (850) (352)   ;(0000000000101000) (50) (40) (28)   ;(0000000000101000) (50) (40) (28)   ;(0000000000101000) (50) (40) (28)   ;(0000000000101000) (50) (40) (28)   ;(0000000000101000) (50) (40) (28)   ;(0000000000101000) (50) (40) (28)   ;
;584;(0000000000101000) (50) (40) (28)    ;(0000000000101000) (50) (40) (28)   ;(0000000000101000) (50) (40) (28)   ;(0000000000101000) (50) (40) (28)   ;(0000000000101000) (50) (40) (28)   ;(0000000000101000) (50) (40) (28)   ;(0000000000101000) (50) (40) (28)   ;(0000000000101000) (50) (40) (28)   ;
;592;(0000000000101000) (50) (40) (28)    ;(0000000000101000) (50) (40) (28)   ;(0000000000101000) (50) (40) (28)   ;(0000000000101000) (50) (40) (28)   ;(0000000000101000) (50) (40) (28)   ;(0000000000101000) (50) (40) (28)   ;(0000000000101000) (50) (40) (28)   ;(0000000000101000) (50) (40) (28)   ;
;600;(0000000000101000) (50) (40) (28)    ;(0000000000101000) (50) (40) (28)   ;(0000000000101000) (50) (40) (28)   ;(0000000000101000) (50) (40) (28)   ;(0000000000101000) (50) (40) (28)   ;(0000000000101000) (50) (40) (28)   ;(0000000000101000) (50) (40) (28)   ;(0000000000101000) (50) (40) (28)   ;
;608;(0000000011111111) (377) (255) (FF)    ;(0000000011111111) (377) (255) (FF)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000001001011010) (1132) (602) (25A)   ;(0000000000000010) (2) (2) (02)   ;(0000000011001010) (312) (202) (CA)   ;(0000000000000000) (0) (0) (00)   ;
;616;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;624;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;632;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;640;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;648;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;656;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;664;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;672;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;680;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;688;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;696;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;704;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;712;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;720;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;728;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;736;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;744;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;752;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;760;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;768;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;776;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;784;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;792;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;800;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;808;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;816;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;824;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;832;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;840;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;848;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;856;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;864;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;872;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;880;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;888;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;896;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;904;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;912;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;920;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;928;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;936;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;944;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;952;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;960;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;968;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;976;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;984;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;992;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;1000;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;1008;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;1016;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;




+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; Block interconnects        ; 8,378 / 116,715 ( 7 % ) ;
; C16 interconnects          ; 160 / 3,886 ( 4 % )     ;
; C4 interconnects           ; 5,767 / 73,752 ( 8 % )  ;
; Direct links               ; 965 / 116,715 ( < 1 % ) ;
; Global clocks              ; 8 / 20 ( 40 % )         ;
; Local interconnects        ; 2,786 / 39,600 ( 7 % )  ;
; R24 interconnects          ; 217 / 3,777 ( 6 % )     ;
; R4 interconnects           ; 7,714 / 99,858 ( 8 % )  ;
+----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 11.44) ; Number of LABs  (Total = 490) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 19                            ;
; 2                                           ; 14                            ;
; 3                                           ; 31                            ;
; 4                                           ; 16                            ;
; 5                                           ; 4                             ;
; 6                                           ; 62                            ;
; 7                                           ; 1                             ;
; 8                                           ; 18                            ;
; 9                                           ; 15                            ;
; 10                                          ; 10                            ;
; 11                                          ; 14                            ;
; 12                                          ; 10                            ;
; 13                                          ; 6                             ;
; 14                                          ; 18                            ;
; 15                                          ; 10                            ;
; 16                                          ; 242                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.83) ; Number of LABs  (Total = 490) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 172                           ;
; 1 Clock                            ; 394                           ;
; 1 Clock enable                     ; 135                           ;
; 1 Sync. load                       ; 63                            ;
; 2 Async. clears                    ; 6                             ;
; 2 Clock enables                    ; 60                            ;
; 2 Clocks                           ; 65                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.51) ; Number of LABs  (Total = 490) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 12                            ;
; 2                                            ; 10                            ;
; 3                                            ; 1                             ;
; 4                                            ; 16                            ;
; 5                                            ; 28                            ;
; 6                                            ; 31                            ;
; 7                                            ; 8                             ;
; 8                                            ; 7                             ;
; 9                                            ; 1                             ;
; 10                                           ; 5                             ;
; 11                                           ; 3                             ;
; 12                                           ; 71                            ;
; 13                                           ; 6                             ;
; 14                                           ; 4                             ;
; 15                                           ; 7                             ;
; 16                                           ; 31                            ;
; 17                                           ; 12                            ;
; 18                                           ; 29                            ;
; 19                                           ; 10                            ;
; 20                                           ; 22                            ;
; 21                                           ; 8                             ;
; 22                                           ; 15                            ;
; 23                                           ; 2                             ;
; 24                                           ; 4                             ;
; 25                                           ; 13                            ;
; 26                                           ; 13                            ;
; 27                                           ; 18                            ;
; 28                                           ; 7                             ;
; 29                                           ; 3                             ;
; 30                                           ; 12                            ;
; 31                                           ; 16                            ;
; 32                                           ; 65                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.06) ; Number of LABs  (Total = 490) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 38                            ;
; 2                                               ; 84                            ;
; 3                                               ; 30                            ;
; 4                                               ; 24                            ;
; 5                                               ; 15                            ;
; 6                                               ; 45                            ;
; 7                                               ; 10                            ;
; 8                                               ; 35                            ;
; 9                                               ; 29                            ;
; 10                                              ; 25                            ;
; 11                                              ; 7                             ;
; 12                                              ; 13                            ;
; 13                                              ; 18                            ;
; 14                                              ; 9                             ;
; 15                                              ; 11                            ;
; 16                                              ; 86                            ;
; 17                                              ; 4                             ;
; 18                                              ; 2                             ;
; 19                                              ; 0                             ;
; 20                                              ; 2                             ;
; 21                                              ; 0                             ;
; 22                                              ; 0                             ;
; 23                                              ; 0                             ;
; 24                                              ; 2                             ;
; 25                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 14.93) ; Number of LABs  (Total = 490) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 16                            ;
; 3                                            ; 98                            ;
; 4                                            ; 45                            ;
; 5                                            ; 12                            ;
; 6                                            ; 26                            ;
; 7                                            ; 16                            ;
; 8                                            ; 12                            ;
; 9                                            ; 12                            ;
; 10                                           ; 6                             ;
; 11                                           ; 9                             ;
; 12                                           ; 8                             ;
; 13                                           ; 2                             ;
; 14                                           ; 8                             ;
; 15                                           ; 9                             ;
; 16                                           ; 1                             ;
; 17                                           ; 4                             ;
; 18                                           ; 1                             ;
; 19                                           ; 2                             ;
; 20                                           ; 14                            ;
; 21                                           ; 4                             ;
; 22                                           ; 14                            ;
; 23                                           ; 21                            ;
; 24                                           ; 14                            ;
; 25                                           ; 8                             ;
; 26                                           ; 12                            ;
; 27                                           ; 5                             ;
; 28                                           ; 4                             ;
; 29                                           ; 8                             ;
; 30                                           ; 21                            ;
; 31                                           ; 19                            ;
; 32                                           ; 18                            ;
; 33                                           ; 27                            ;
; 34                                           ; 13                            ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 17    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 13    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                      ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                   ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                    ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                    ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                    ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                    ;                   ;
; ----         ; ----      ; Disclaimer                        ; LVDS rules are checked but not reported.                                                             ; None     ; ----                                                                     ; Differential Signaling ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination    ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-----------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules             ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+-----------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass            ; 54           ; 0            ; 54           ; 0            ; 0            ; 99        ; 54           ; 0            ; 99        ; 99        ; 1            ; 38           ; 0            ; 0            ; 7            ; 1            ; 38           ; 7            ; 0            ; 0            ; 3            ; 38           ; 39           ; 0            ; 0            ; 0            ; 0            ; 99        ; 93           ; 0            ;
; Total Unchecked       ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable    ; 45           ; 99           ; 45           ; 99           ; 99           ; 0         ; 45           ; 99           ; 0         ; 0         ; 98           ; 61           ; 99           ; 99           ; 92           ; 98           ; 61           ; 92           ; 99           ; 99           ; 96           ; 61           ; 60           ; 99           ; 99           ; 99           ; 99           ; 0         ; 6            ; 99           ;
; Total Fail            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Sw_Quartz             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; Sw_LinkClk            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; PLL_ExtOut            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; PLLinst_S0            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; PLLinst_S1            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; PLLinst_EN            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LedR                  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LedG                  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LedB                  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LinkTxRx              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SerDataOut[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SerDataOut[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SerDataOut[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SerDataOut[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SerDataOut[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SerDataOut[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SerDataOut[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SerDataOut[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SerDataOut[8]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SerDataOut[9]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; NWordFLink[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; NWordFLink[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; RPWDN                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; TPWDN                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; REN                   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DEN                   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; SerClk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FLink_Sync            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TAWF_DataStrobe       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_FrameClk[0]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_FrameClk[1]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_FrameClk[2]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; Test_in               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Test[1]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; Test[2]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; Test[3]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; Test[4]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; Test[5]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; Test[6]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; Test[7]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; Test[8]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; Test[9]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; Test[10]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; LinkData              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; PLL_in                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LinkClk               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FQuartz               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ExtReset              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_In_Data[3][0]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_In_Data[2][0]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_In_Data[5][0]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_In_Data[4][0]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_In_Data[7][0]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_In_Data[6][0]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_In_Data[9][0]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_In_Data[8][0]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_In_Data[11][0]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_In_Data[10][0]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_In_Data[1][0]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_In_Data[0][0]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_In_Data[3][1]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_In_Data[2][1]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_In_Data[5][1]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_In_Data[4][1]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_In_Data[7][1]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_In_Data[6][1]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_In_Data[9][1]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_In_Data[8][1]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_In_Data[11][1]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_In_Data[10][1]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_In_Data[1][1]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_In_Data[0][1]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_FrameClk[0](n)    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_FrameClk[1](n)    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_FrameClk[2](n)    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_In_Data[3][0](n)  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_In_Data[2][0](n)  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_In_Data[5][0](n)  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_In_Data[4][0](n)  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_In_Data[7][0](n)  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_In_Data[6][0](n)  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_In_Data[9][0](n)  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_In_Data[8][0](n)  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_In_Data[11][0](n) ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_In_Data[10][0](n) ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_In_Data[1][0](n)  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_In_Data[0][0](n)  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_In_Data[3][1](n)  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_In_Data[2][1](n)  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_In_Data[5][1](n)  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_In_Data[4][1](n)  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_In_Data[7][1](n)  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_In_Data[6][1](n)  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_In_Data[9][1](n)  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_In_Data[8][1](n)  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_In_Data[11][1](n) ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_In_Data[10][1](n) ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_In_Data[1][1](n)  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_In_Data[0][1](n)  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
+-----------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; Enable Open Drain on CRC Error pin           ; Off                      ;
; Configuration Voltage Level                  ; Auto                     ;
; Force Configuration Voltage Level            ; Off                      ;
; nCEO                                         ; As output driving ground ;
; Data[0]                                      ; As input tri-stated      ;
; Data[1]/ASDO                                 ; As input tri-stated      ;
; Data[7..2]                                   ; Unreserved               ;
; FLASH_nCE/nCSO                               ; As input tri-stated      ;
; Other Active Parallel pins                   ; Unreserved               ;
; DCLK                                         ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                                                                                 ;
+-------------------------------------------------+-------------------------------------------------+-------------------+
; Source Clock(s)                                 ; Destination Clock(s)                            ; Delay Added in ns ;
+-------------------------------------------------+-------------------------------------------------+-------------------+
; PLL|altpll_component|auto_generated|pll1|clk[1] ; PLL|altpll_component|auto_generated|pll1|clk[1] ; 39.542            ;
; PLL|altpll_component|auto_generated|pll1|clk[1] ; PROCESSOR:CPU|OpCode_en                         ; 6.2125            ;
+-------------------------------------------------+-------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Fitter
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Full Version
    Info: Processing started: Tue Dec 12 15:14:26 2017
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off TA12_Digitizer -c TA12_Digitizer
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: Selected device EP4CE40F23C7 for design "TA12_Digitizer"
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Implemented PLL "PLL_TA6:PLL|altpll:altpll_component|altpll_5b43:auto_generated|pll1" as Cyclone IV E PLL type
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for PLL_TA6:PLL|altpll:altpll_component|altpll_5b43:auto_generated|clk[0] port
    Info: Implementing clock multiplication of 4, clock division of 1, and phase shift of 0 degrees (0 ps) for PLL_TA6:PLL|altpll:altpll_component|altpll_5b43:auto_generated|clk[1] port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 180 degrees (20000 ps) for PLL_TA6:PLL|altpll:altpll_component|altpll_5b43:auto_generated|clk[3] port
    Info: Implementing clock multiplication of 12, clock division of 1, and phase shift of 0 degrees (0 ps) for PLL_TA6:PLL|altpll:altpll_component|altpll_5b43:auto_generated|clk[4] port
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP4CE15F23A7 is compatible
    Info: Device EP4CE15F23C7 is compatible
    Info: Device EP4CE15F23I7 is compatible
    Info: Device EP4CE40F23A7 is compatible
    Info: Device EP4CE40F23I7 is compatible
    Info: Device EP4CE30F23A7 is compatible
    Info: Device EP4CE30F23C7 is compatible
    Info: Device EP4CE30F23I7 is compatible
    Info: Device EP4CE55F23C7 is compatible
    Info: Device EP4CE55F23I7 is compatible
    Info: Device EP4CE75F23C7 is compatible
    Info: Device EP4CE75F23I7 is compatible
    Info: Device EP4CE115F23C7 is compatible
    Info: Device EP4CE115F23I7 is compatible
Info: Fitter converted 5 user pins into dedicated programming pins
    Info: Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info: Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info: Pin ~ALTERA_DCLK~ is reserved at location K2
    Info: Pin ~ALTERA_DATA0~ is reserved at location K1
    Info: Pin ~ALTERA_nCEO~ is reserved at location K22
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Following 27 pins are differential I/O pins but do not have their complement pins. Hence, the Fitter automatically created the complement pins.
    Warning: Pin "ADC_FrameClk[0]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "ADC_FrameClk[0](n)"
    Warning: Pin "ADC_FrameClk[1]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "ADC_FrameClk[1](n)"
    Warning: Pin "ADC_FrameClk[2]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "ADC_FrameClk[2](n)"
    Warning: Pin "ADC_In_Data[3][0]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "ADC_In_Data[3][0](n)"
    Warning: Pin "ADC_In_Data[2][0]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "ADC_In_Data[2][0](n)"
    Warning: Pin "ADC_In_Data[5][0]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "ADC_In_Data[5][0](n)"
    Warning: Pin "ADC_In_Data[4][0]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "ADC_In_Data[4][0](n)"
    Warning: Pin "ADC_In_Data[7][0]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "ADC_In_Data[7][0](n)"
    Warning: Pin "ADC_In_Data[6][0]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "ADC_In_Data[6][0](n)"
    Warning: Pin "ADC_In_Data[9][0]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "ADC_In_Data[9][0](n)"
    Warning: Pin "ADC_In_Data[8][0]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "ADC_In_Data[8][0](n)"
    Warning: Pin "ADC_In_Data[11][0]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "ADC_In_Data[11][0](n)"
    Warning: Pin "ADC_In_Data[10][0]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "ADC_In_Data[10][0](n)"
    Warning: Pin "ADC_In_Data[1][0]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "ADC_In_Data[1][0](n)"
    Warning: Pin "ADC_In_Data[0][0]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "ADC_In_Data[0][0](n)"
    Warning: Pin "ADC_In_Data[3][1]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "ADC_In_Data[3][1](n)"
    Warning: Pin "ADC_In_Data[2][1]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "ADC_In_Data[2][1](n)"
    Warning: Pin "ADC_In_Data[5][1]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "ADC_In_Data[5][1](n)"
    Warning: Pin "ADC_In_Data[4][1]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "ADC_In_Data[4][1](n)"
    Warning: Pin "ADC_In_Data[7][1]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "ADC_In_Data[7][1](n)"
    Warning: Pin "ADC_In_Data[6][1]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "ADC_In_Data[6][1](n)"
    Warning: Pin "ADC_In_Data[9][1]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "ADC_In_Data[9][1](n)"
    Warning: Pin "ADC_In_Data[8][1]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "ADC_In_Data[8][1](n)"
    Warning: Pin "ADC_In_Data[11][1]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "ADC_In_Data[11][1](n)"
    Warning: Pin "ADC_In_Data[10][1]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "ADC_In_Data[10][1](n)"
    Warning: Pin "ADC_In_Data[1][1]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "ADC_In_Data[1][1](n)"
    Warning: Pin "ADC_In_Data[0][1]" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "ADC_In_Data[0][1](n)"
Critical Warning: No exact pin location assignment(s) for 45 pins of 72 total pins
    Info: Pin Sw_Quartz not assigned to an exact location on the device
    Info: Pin Sw_LinkClk not assigned to an exact location on the device
    Info: Pin PLL_ExtOut not assigned to an exact location on the device
    Info: Pin PLLinst_S0 not assigned to an exact location on the device
    Info: Pin PLLinst_S1 not assigned to an exact location on the device
    Info: Pin PLLinst_EN not assigned to an exact location on the device
    Info: Pin LedR not assigned to an exact location on the device
    Info: Pin LedG not assigned to an exact location on the device
    Info: Pin LedB not assigned to an exact location on the device
    Info: Pin LinkTxRx not assigned to an exact location on the device
    Info: Pin SerDataOut[0] not assigned to an exact location on the device
    Info: Pin SerDataOut[1] not assigned to an exact location on the device
    Info: Pin SerDataOut[2] not assigned to an exact location on the device
    Info: Pin SerDataOut[3] not assigned to an exact location on the device
    Info: Pin SerDataOut[4] not assigned to an exact location on the device
    Info: Pin SerDataOut[5] not assigned to an exact location on the device
    Info: Pin SerDataOut[6] not assigned to an exact location on the device
    Info: Pin SerDataOut[7] not assigned to an exact location on the device
    Info: Pin SerDataOut[8] not assigned to an exact location on the device
    Info: Pin SerDataOut[9] not assigned to an exact location on the device
    Info: Pin NWordFLink[0] not assigned to an exact location on the device
    Info: Pin NWordFLink[1] not assigned to an exact location on the device
    Info: Pin RPWDN not assigned to an exact location on the device
    Info: Pin TPWDN not assigned to an exact location on the device
    Info: Pin REN not assigned to an exact location on the device
    Info: Pin DEN not assigned to an exact location on the device
    Info: Pin SerClk not assigned to an exact location on the device
    Info: Pin FLink_Sync not assigned to an exact location on the device
    Info: Pin TAWF_DataStrobe not assigned to an exact location on the device
    Info: Pin Test_in not assigned to an exact location on the device
    Info: Pin Test[1] not assigned to an exact location on the device
    Info: Pin Test[2] not assigned to an exact location on the device
    Info: Pin Test[3] not assigned to an exact location on the device
    Info: Pin Test[4] not assigned to an exact location on the device
    Info: Pin Test[5] not assigned to an exact location on the device
    Info: Pin Test[6] not assigned to an exact location on the device
    Info: Pin Test[7] not assigned to an exact location on the device
    Info: Pin Test[8] not assigned to an exact location on the device
    Info: Pin Test[9] not assigned to an exact location on the device
    Info: Pin Test[10] not assigned to an exact location on the device
    Info: Pin LinkData not assigned to an exact location on the device
    Info: Pin PLL_in not assigned to an exact location on the device
    Info: Pin LinkClk not assigned to an exact location on the device
    Info: Pin FQuartz not assigned to an exact location on the device
    Info: Pin ExtReset not assigned to an exact location on the device
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "TA6Channel[1]|DigitInit1~latch|combout" is a latch
    Warning: Node "CPU|OpCode[16]|combout" is a latch
    Warning: Node "CPU|OpCode[15]|combout" is a latch
    Warning: Node "CPU|OpCode[14]|combout" is a latch
    Warning: Node "CPU|OpCode[13]|combout" is a latch
    Warning: Node "CPU|OpCode[8]|combout" is a latch
    Warning: Node "CPU|OpCode[9]|combout" is a latch
    Warning: Node "CPU|OpCode[7]|combout" is a latch
    Warning: Node "CPU|ProgCt|auto_generated|mux212_dataout~1|combout" is a latch
    Warning: Node "CPU|ProgCt|auto_generated|mux214_dataout~1|combout" is a latch
    Warning: Node "CPU|ProgCt|auto_generated|mux216_dataout~1|combout" is a latch
    Warning: Node "CPU|ProgCt|auto_generated|mux218_dataout~1|combout" is a latch
    Warning: Node "CPU|ProgCt|auto_generated|mux2110_dataout~1|combout" is a latch
    Warning: Node "CPU|ProgCt|auto_generated|mux2112_dataout~1|combout" is a latch
    Warning: Node "CPU|ProgCt|auto_generated|mux2114_dataout~1|combout" is a latch
    Warning: Node "CPU|ProgCt|auto_generated|mux2116_dataout~1|combout" is a latch
    Warning: Node "CPU|OpCode[12]|combout" is a latch
    Warning: Node "CPU|OpCode[10]|combout" is a latch
    Warning: Node "CPU|OpCode[11]|combout" is a latch
    Warning: Node "TA6Channel[5]|DigitInit1~latch|combout" is a latch
    Warning: Node "TA6Channel[2]|DigitInit1~latch|combout" is a latch
    Warning: Node "TA6Channel[0]|DigitInit1~latch|combout" is a latch
    Warning: Node "TA6Channel[3]|DigitInit1~latch|combout" is a latch
    Warning: Node "TA6Channel[4]|DigitInit1~latch|combout" is a latch
    Warning: Node "TA6Channel[7]|DigitInit1~latch|combout" is a latch
    Warning: Node "TA6Channel[6]|DigitInit1~latch|combout" is a latch
    Warning: Node "TA6Channel[9]|DigitInit1~latch|combout" is a latch
    Warning: Node "TA6Channel[8]|DigitInit1~latch|combout" is a latch
    Warning: Node "TA6Channel[11]|DigitInit1~latch|combout" is a latch
    Warning: Node "TA6Channel[10]|DigitInit1~latch|combout" is a latch
Critical Warning: Synopsys Design Constraints File file not found: 'TA12_Digitizer.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained generated clocks found in the design
Info: No user constrained base clocks found in the design
Warning: Found combinational loop of 12 nodes
    Warning: Node "CPU|DataMUX|auto_generated|result_node[14]~39|combout"
    Warning: Node "DataBus[14]~457|datad"
    Warning: Node "DataBus[14]~457|combout"
    Warning: Node "DataBus[14]~458|datab"
    Warning: Node "DataBus[14]~458|combout"
    Warning: Node "DataBus[14]~464|datab"
    Warning: Node "DataBus[14]~464|combout"
    Warning: Node "CPU|DataMUX|auto_generated|_~30|datad"
    Warning: Node "CPU|DataMUX|auto_generated|_~30|combout"
    Warning: Node "CPU|DataMUX|auto_generated|_~31|datac"
    Warning: Node "CPU|DataMUX|auto_generated|_~31|combout"
    Warning: Node "CPU|DataMUX|auto_generated|result_node[14]~39|dataa"
Warning: Found combinational loop of 12 nodes
    Warning: Node "CPU|DataMUX|auto_generated|result_node[15]~37|combout"
    Warning: Node "DataBus[15]~447|datad"
    Warning: Node "DataBus[15]~447|combout"
    Warning: Node "DataBus[15]~448|datab"
    Warning: Node "DataBus[15]~448|combout"
    Warning: Node "DataBus[15]~454|datab"
    Warning: Node "DataBus[15]~454|combout"
    Warning: Node "CPU|DataMUX|auto_generated|_~28|datad"
    Warning: Node "CPU|DataMUX|auto_generated|_~28|combout"
    Warning: Node "CPU|DataMUX|auto_generated|_~29|datac"
    Warning: Node "CPU|DataMUX|auto_generated|_~29|combout"
    Warning: Node "CPU|DataMUX|auto_generated|result_node[15]~37|dataa"
Warning: Found combinational loop of 12 nodes
    Warning: Node "CPU|DataMUX|auto_generated|result_node[4]~20|combout"
    Warning: Node "DataBus[4]~299|datad"
    Warning: Node "DataBus[4]~299|combout"
    Warning: Node "DataBus[4]~304|dataa"
    Warning: Node "DataBus[4]~304|combout"
    Warning: Node "DataBus[4]~305|datad"
    Warning: Node "DataBus[4]~305|combout"
    Warning: Node "CPU|DataMUX|auto_generated|_~12|datad"
    Warning: Node "CPU|DataMUX|auto_generated|_~12|combout"
    Warning: Node "CPU|DataMUX|auto_generated|_~13|datac"
    Warning: Node "CPU|DataMUX|auto_generated|_~13|combout"
    Warning: Node "CPU|DataMUX|auto_generated|result_node[4]~20|dataa"
Warning: Found combinational loop of 14 nodes
    Warning: Node "CPU|DataMUX|auto_generated|_~11|combout"
    Warning: Node "CPU|DataMUX|auto_generated|result_node[7]~17|datab"
    Warning: Node "CPU|DataMUX|auto_generated|result_node[7]~17|combout"
    Warning: Node "DataBus[7]~196|datac"
    Warning: Node "DataBus[7]~196|combout"
    Warning: Node "DataBus[7]~197|datab"
    Warning: Node "DataBus[7]~197|combout"
    Warning: Node "DataBus[7]~199|datac"
    Warning: Node "DataBus[7]~199|combout"
    Warning: Node "DataBus[7]~200|datad"
    Warning: Node "DataBus[7]~200|combout"
    Warning: Node "CPU|DataMUX|auto_generated|_~10|datad"
    Warning: Node "CPU|DataMUX|auto_generated|_~10|combout"
    Warning: Node "CPU|DataMUX|auto_generated|_~11|datac"
Warning: Found combinational loop of 12 nodes
    Warning: Node "CPU|DataMUX|auto_generated|result_node[1]~6|combout"
    Warning: Node "DataBus[1]~404|datad"
    Warning: Node "DataBus[1]~404|combout"
    Warning: Node "DataBus[1]~409|dataa"
    Warning: Node "DataBus[1]~409|combout"
    Warning: Node "DataBus[1]~410|datad"
    Warning: Node "DataBus[1]~410|combout"
    Warning: Node "CPU|DataMUX|auto_generated|_~2|datad"
    Warning: Node "CPU|DataMUX|auto_generated|_~2|combout"
    Warning: Node "CPU|DataMUX|auto_generated|_~3|datac"
    Warning: Node "CPU|DataMUX|auto_generated|_~3|combout"
    Warning: Node "CPU|DataMUX|auto_generated|result_node[1]~6|dataa"
Warning: Found combinational loop of 18 nodes
    Warning: Node "CPU|DataMUX|auto_generated|_~7|combout"
    Warning: Node "CPU|DataMUX|auto_generated|result_node[2]~12|dataa"
    Warning: Node "CPU|DataMUX|auto_generated|result_node[2]~12|combout"
    Warning: Node "DataBus[2]~363|datad"
    Warning: Node "DataBus[2]~363|combout"
    Warning: Node "DataBus[2]~364|dataa"
    Warning: Node "DataBus[2]~364|combout"
    Warning: Node "DataBus[2]~367|datab"
    Warning: Node "DataBus[2]~367|combout"
    Warning: Node "DataBus[2]~372|dataa"
    Warning: Node "DataBus[2]~372|combout"
    Warning: Node "DataBus[2]~374|datac"
    Warning: Node "DataBus[2]~374|combout"
    Warning: Node "DataBus[2]~375|datac"
    Warning: Node "DataBus[2]~375|combout"
    Warning: Node "CPU|DataMUX|auto_generated|_~6|datad"
    Warning: Node "CPU|DataMUX|auto_generated|_~6|combout"
    Warning: Node "CPU|DataMUX|auto_generated|_~7|datac"
Warning: Found combinational loop of 14 nodes
    Warning: Node "CPU|DataMUX|auto_generated|_~15|combout"
    Warning: Node "CPU|DataMUX|auto_generated|result_node[6]~22|datab"
    Warning: Node "CPU|DataMUX|auto_generated|result_node[6]~22|combout"
    Warning: Node "DataBus[6]~232|datac"
    Warning: Node "DataBus[6]~232|combout"
    Warning: Node "DataBus[6]~233|datab"
    Warning: Node "DataBus[6]~233|combout"
    Warning: Node "DataBus[6]~234|datab"
    Warning: Node "DataBus[6]~234|combout"
    Warning: Node "DataBus[6]~235|datad"
    Warning: Node "DataBus[6]~235|combout"
    Warning: Node "CPU|DataMUX|auto_generated|_~14|datad"
    Warning: Node "CPU|DataMUX|auto_generated|_~14|combout"
    Warning: Node "CPU|DataMUX|auto_generated|_~15|datac"
Warning: Found combinational loop of 12 nodes
    Warning: Node "CPU|DataMUX|auto_generated|_~9|combout"
    Warning: Node "CPU|DataMUX|auto_generated|result_node[3]~15|dataa"
    Warning: Node "CPU|DataMUX|auto_generated|result_node[3]~15|combout"
    Warning: Node "DataBus[3]~334|datad"
    Warning: Node "DataBus[3]~334|combout"
    Warning: Node "DataBus[3]~339|dataa"
    Warning: Node "DataBus[3]~339|combout"
    Warning: Node "DataBus[3]~340|datad"
    Warning: Node "DataBus[3]~340|combout"
    Warning: Node "CPU|DataMUX|auto_generated|_~8|datad"
    Warning: Node "CPU|DataMUX|auto_generated|_~8|combout"
    Warning: Node "CPU|DataMUX|auto_generated|_~9|datac"
Warning: Found combinational loop of 14 nodes
    Warning: Node "CPU|DataMUX|auto_generated|_~19|combout"
    Warning: Node "CPU|DataMUX|auto_generated|result_node[9]~26|dataa"
    Warning: Node "CPU|DataMUX|auto_generated|result_node[9]~26|combout"
    Warning: Node "DataBus[9]~124|datad"
    Warning: Node "DataBus[9]~124|combout"
    Warning: Node "DataBus[9]~126|datac"
    Warning: Node "DataBus[9]~126|combout"
    Warning: Node "DataBus[9]~131|datab"
    Warning: Node "DataBus[9]~131|combout"
    Warning: Node "DataBus[9]~132|datac"
    Warning: Node "DataBus[9]~132|combout"
    Warning: Node "CPU|DataMUX|auto_generated|_~18|datad"
    Warning: Node "CPU|DataMUX|auto_generated|_~18|combout"
    Warning: Node "CPU|DataMUX|auto_generated|_~19|datac"
Warning: Found combinational loop of 14 nodes
    Warning: Node "CPU|DataMUX|auto_generated|_~17|combout"
    Warning: Node "CPU|DataMUX|auto_generated|result_node[8]~24|dataa"
    Warning: Node "CPU|DataMUX|auto_generated|result_node[8]~24|combout"
    Warning: Node "DataBus[8]~152|datad"
    Warning: Node "DataBus[8]~152|combout"
    Warning: Node "DataBus[8]~154|datac"
    Warning: Node "DataBus[8]~154|combout"
    Warning: Node "DataBus[8]~164|datab"
    Warning: Node "DataBus[8]~164|combout"
    Warning: Node "DataBus[8]~165|datac"
    Warning: Node "DataBus[8]~165|combout"
    Warning: Node "CPU|DataMUX|auto_generated|_~16|datad"
    Warning: Node "CPU|DataMUX|auto_generated|_~16|combout"
    Warning: Node "CPU|DataMUX|auto_generated|_~17|datac"
Warning: Found combinational loop of 12 nodes
    Warning: Node "DataBus[10]~104|combout"
    Warning: Node "CPU|DataMUX|auto_generated|_~26|datad"
    Warning: Node "CPU|DataMUX|auto_generated|_~26|combout"
    Warning: Node "CPU|DataMUX|auto_generated|_~27|datac"
    Warning: Node "CPU|DataMUX|auto_generated|_~27|combout"
    Warning: Node "CPU|DataMUX|auto_generated|result_node[10]~35|dataa"
    Warning: Node "CPU|DataMUX|auto_generated|result_node[10]~35|combout"
    Warning: Node "DataBus[10]~101|datad"
    Warning: Node "DataBus[10]~101|combout"
    Warning: Node "DataBus[10]~103|datac"
    Warning: Node "DataBus[10]~103|combout"
    Warning: Node "DataBus[10]~104|datac"
Warning: Found combinational loop of 18 nodes
    Warning: Node "CPU|DataMUX|auto_generated|_~21|combout"
    Warning: Node "CPU|DataMUX|auto_generated|result_node[5]~29|dataa"
    Warning: Node "CPU|DataMUX|auto_generated|result_node[5]~29|combout"
    Warning: Node "DataBus[5]~258|datad"
    Warning: Node "DataBus[5]~258|combout"
    Warning: Node "DataBus[5]~259|dataa"
    Warning: Node "DataBus[5]~259|combout"
    Warning: Node "DataBus[5]~262|datab"
    Warning: Node "DataBus[5]~262|combout"
    Warning: Node "DataBus[5]~267|dataa"
    Warning: Node "DataBus[5]~267|combout"
    Warning: Node "DataBus[5]~269|datac"
    Warning: Node "DataBus[5]~269|combout"
    Warning: Node "DataBus[5]~270|datac"
    Warning: Node "DataBus[5]~270|combout"
    Warning: Node "CPU|DataMUX|auto_generated|_~20|datad"
    Warning: Node "CPU|DataMUX|auto_generated|_~20|combout"
    Warning: Node "CPU|DataMUX|auto_generated|_~21|datac"
Warning: Found combinational loop of 12 nodes
    Warning: Node "DataBus[11]~75|combout"
    Warning: Node "CPU|DataMUX|auto_generated|_~24|datad"
    Warning: Node "CPU|DataMUX|auto_generated|_~24|combout"
    Warning: Node "CPU|DataMUX|auto_generated|_~25|datac"
    Warning: Node "CPU|DataMUX|auto_generated|_~25|combout"
    Warning: Node "CPU|DataMUX|auto_generated|result_node[11]~33|dataa"
    Warning: Node "CPU|DataMUX|auto_generated|result_node[11]~33|combout"
    Warning: Node "DataBus[11]~68|datad"
    Warning: Node "DataBus[11]~68|combout"
    Warning: Node "DataBus[11]~70|datac"
    Warning: Node "DataBus[11]~70|combout"
    Warning: Node "DataBus[11]~75|datab"
Warning: Found combinational loop of 12 nodes
    Warning: Node "DataBus[12]~51|combout"
    Warning: Node "CPU|DataMUX|auto_generated|_~22|datad"
    Warning: Node "CPU|DataMUX|auto_generated|_~22|combout"
    Warning: Node "CPU|DataMUX|auto_generated|_~23|datac"
    Warning: Node "CPU|DataMUX|auto_generated|_~23|combout"
    Warning: Node "CPU|DataMUX|auto_generated|result_node[12]~31|dataa"
    Warning: Node "CPU|DataMUX|auto_generated|result_node[12]~31|combout"
    Warning: Node "DataBus[12]~49|datad"
    Warning: Node "DataBus[12]~49|combout"
    Warning: Node "DataBus[12]~50|datab"
    Warning: Node "DataBus[12]~50|combout"
    Warning: Node "DataBus[12]~51|datad"
Warning: Found combinational loop of 12 nodes
    Warning: Node "DataBus[13]~32|combout"
    Warning: Node "CPU|DataMUX|auto_generated|_~0|datad"
    Warning: Node "CPU|DataMUX|auto_generated|_~0|combout"
    Warning: Node "CPU|DataMUX|auto_generated|_~1|datac"
    Warning: Node "CPU|DataMUX|auto_generated|_~1|combout"
    Warning: Node "CPU|DataMUX|auto_generated|result_node[13]~3|dataa"
    Warning: Node "CPU|DataMUX|auto_generated|result_node[13]~3|combout"
    Warning: Node "DataBus[13]~30|datad"
    Warning: Node "DataBus[13]~30|combout"
    Warning: Node "DataBus[13]~31|datab"
    Warning: Node "DataBus[13]~31|combout"
    Warning: Node "DataBus[13]~32|datad"
Warning: Found combinational loop of 16 nodes
    Warning: Node "DataBus[0]~444|combout"
    Warning: Node "CPU|DataMUX|auto_generated|_~4|datad"
    Warning: Node "CPU|DataMUX|auto_generated|_~4|combout"
    Warning: Node "CPU|DataMUX|auto_generated|_~5|datac"
    Warning: Node "CPU|DataMUX|auto_generated|_~5|combout"
    Warning: Node "CPU|DataMUX|auto_generated|result_node[0]~9|dataa"
    Warning: Node "CPU|DataMUX|auto_generated|result_node[0]~9|combout"
    Warning: Node "DataBus[0]~434|datad"
    Warning: Node "DataBus[0]~434|combout"
    Warning: Node "DataBus[0]~435|dataa"
    Warning: Node "DataBus[0]~435|combout"
    Warning: Node "DataBus[0]~438|datab"
    Warning: Node "DataBus[0]~438|combout"
    Warning: Node "DataBus[0]~443|datab"
    Warning: Node "DataBus[0]~443|combout"
    Warning: Node "DataBus[0]~444|datac"
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {PROCESSOR:CPU|ProgInit2}] -rise_to [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PROCESSOR:CPU|ProgInit2}] -fall_to [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PROCESSOR:CPU|ProgInit2}] -rise_to [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PROCESSOR:CPU|ProgInit2}] -fall_to [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PROCESSOR:CPU|ProgInit2}] -rise_to [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PROCESSOR:CPU|ProgInit2}] -fall_to [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PROCESSOR:CPU|ProgInit2}] -rise_to [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PROCESSOR:CPU|ProgInit2}] -fall_to [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PROCESSOR:CPU|OpCode_en}] -rise_to [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PROCESSOR:CPU|OpCode_en}] -fall_to [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PROCESSOR:CPU|OpCode_en}] -rise_to [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PROCESSOR:CPU|OpCode_en}] -fall_to [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PROCESSOR:CPU|OpCode_en}] -rise_to [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PROCESSOR:CPU|OpCode_en}] -fall_to [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PROCESSOR:CPU|OpCode_en}] -rise_to [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PROCESSOR:CPU|OpCode_en}] -fall_to [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {PROCESSOR:CPU|ProgInit2}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {PROCESSOR:CPU|ProgInit2}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {PROCESSOR:CPU|ProgInit2}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {PROCESSOR:CPU|ProgInit2}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {PROCESSOR:CPU|ProgInit2}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {PROCESSOR:CPU|ProgInit2}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {PROCESSOR:CPU|ProgInit2}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {PROCESSOR:CPU|ProgInit2}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {PROCESSOR:CPU|OpCode_en}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {PROCESSOR:CPU|OpCode_en}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {PROCESSOR:CPU|OpCode_en}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {PROCESSOR:CPU|OpCode_en}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {PROCESSOR:CPU|OpCode_en}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {PROCESSOR:CPU|OpCode_en}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[1]}] -rise_to [get_clocks {PROCESSOR:CPU|OpCode_en}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[1]}] -fall_to [get_clocks {PROCESSOR:CPU|OpCode_en}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {PROCESSOR:CPU|ProgInit2}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {PROCESSOR:CPU|ProgInit2}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {PROCESSOR:CPU|ProgInit2}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {PROCESSOR:CPU|ProgInit2}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {PROCESSOR:CPU|ProgInit2}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {PROCESSOR:CPU|ProgInit2}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {PROCESSOR:CPU|ProgInit2}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {PROCESSOR:CPU|ProgInit2}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {PROCESSOR:CPU|OpCode_en}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {PROCESSOR:CPU|OpCode_en}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {PROCESSOR:CPU|OpCode_en}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {PROCESSOR:CPU|OpCode_en}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {PROCESSOR:CPU|OpCode_en}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {PROCESSOR:CPU|OpCode_en}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {PROCESSOR:CPU|OpCode_en}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {PROCESSOR:CPU|OpCode_en}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {FQuartz}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {FQuartz}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {FQuartz}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {FQuartz}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {FQuartz}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {FQuartz}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {FQuartz}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {FQuartz}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {PhaseSwitch:PhaseSw|EndTrig[3]}] -rise_to [get_clocks {FQuartz}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PhaseSwitch:PhaseSw|EndTrig[3]}] -fall_to [get_clocks {FQuartz}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PhaseSwitch:PhaseSw|EndTrig[3]}] -rise_to [get_clocks {FQuartz}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PhaseSwitch:PhaseSw|EndTrig[3]}] -fall_to [get_clocks {FQuartz}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PhaseSwitch:PhaseSw|EndTrig[3]}] -rise_to [get_clocks {FQuartz}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {PhaseSwitch:PhaseSw|EndTrig[3]}] -fall_to [get_clocks {FQuartz}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PhaseSwitch:PhaseSw|EndTrig[3]}] -rise_to [get_clocks {FQuartz}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {PhaseSwitch:PhaseSw|EndTrig[3]}] -fall_to [get_clocks {FQuartz}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LinkClk}] -rise_to [get_clocks {PhaseSwitch:PhaseSw|EndTrig[3]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LinkClk}] -fall_to [get_clocks {PhaseSwitch:PhaseSw|EndTrig[3]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LinkClk}] -rise_to [get_clocks {PhaseSwitch:PhaseSw|EndTrig[3]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LinkClk}] -fall_to [get_clocks {PhaseSwitch:PhaseSw|EndTrig[3]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LinkClk}] -rise_to [get_clocks {PhaseSwitch:PhaseSw|EndTrig[3]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LinkClk}] -fall_to [get_clocks {PhaseSwitch:PhaseSw|EndTrig[3]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LinkClk}] -rise_to [get_clocks {PhaseSwitch:PhaseSw|EndTrig[3]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LinkClk}] -fall_to [get_clocks {PhaseSwitch:PhaseSw|EndTrig[3]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LinkClk}] -rise_to [get_clocks {FQuartz}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {LinkClk}] -fall_to [get_clocks {FQuartz}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {LinkClk}] -rise_to [get_clocks {FQuartz}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {LinkClk}] -fall_to [get_clocks {FQuartz}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {LinkClk}] -rise_to [get_clocks {FQuartz}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {LinkClk}] -fall_to [get_clocks {FQuartz}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {LinkClk}] -rise_to [get_clocks {FQuartz}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {LinkClk}] -fall_to [get_clocks {FQuartz}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FQuartz}] -rise_to [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FQuartz}] -fall_to [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FQuartz}] -rise_to [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FQuartz}] -fall_to [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[1]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FQuartz}] -rise_to [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FQuartz}] -fall_to [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FQuartz}] -rise_to [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FQuartz}] -fall_to [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[1]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FQuartz}] -rise_to [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FQuartz}] -fall_to [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FQuartz}] -rise_to [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FQuartz}] -fall_to [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FQuartz}] -rise_to [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FQuartz}] -fall_to [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FQuartz}] -rise_to [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FQuartz}] -fall_to [get_clocks {PLL|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FQuartz}] -rise_to [get_clocks {PhaseSwitch:PhaseSw|EndTrig[3]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FQuartz}] -fall_to [get_clocks {PhaseSwitch:PhaseSw|EndTrig[3]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FQuartz}] -rise_to [get_clocks {PhaseSwitch:PhaseSw|EndTrig[3]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FQuartz}] -fall_to [get_clocks {PhaseSwitch:PhaseSw|EndTrig[3]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FQuartz}] -rise_to [get_clocks {PhaseSwitch:PhaseSw|EndTrig[3]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FQuartz}] -fall_to [get_clocks {PhaseSwitch:PhaseSw|EndTrig[3]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FQuartz}] -rise_to [get_clocks {PhaseSwitch:PhaseSw|EndTrig[3]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FQuartz}] -fall_to [get_clocks {PhaseSwitch:PhaseSw|EndTrig[3]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FQuartz}] -rise_to [get_clocks {LinkClk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FQuartz}] -fall_to [get_clocks {LinkClk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FQuartz}] -rise_to [get_clocks {LinkClk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FQuartz}] -fall_to [get_clocks {LinkClk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FQuartz}] -rise_to [get_clocks {LinkClk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FQuartz}] -fall_to [get_clocks {LinkClk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FQuartz}] -rise_to [get_clocks {LinkClk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FQuartz}] -fall_to [get_clocks {LinkClk}] -hold 0.030
Info: Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info: Automatically promoted node PLL_TA6:PLL|altpll:altpll_component|altpll_5b43:auto_generated|clk[0] (placed in counter C0 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
    Info: Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_PLL1E0
Info: Promoted node PLL_TA6:PLL|altpll:altpll_component|altpll_5b43:auto_generated|clk[1] (placed in counter C1 of PLL_1)
    Info: Promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info: Automatically promoted node PLL_TA6:PLL|altpll:altpll_component|altpll_5b43:auto_generated|clk[3] (placed in counter C3 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info: Promoted node PLL_TA6:PLL|altpll:altpll_component|altpll_5b43:auto_generated|clk[4] (placed in counter C2 of PLL_1)
    Info: Promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info: Automatically promoted node FQuartz~input (placed in PIN AB11 (CLK14, DIFFCLK_6n))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info: Automatically promoted node LinkClk~input (placed in PIN AA11 (CLK15, DIFFCLK_6p))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info: Automatically promoted node PROCESSOR:CPU|OpCode_en 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node PROCESSOR:CPU|$00034~2
Info: Automatically promoted node Reset 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node Digitizer_TA6:TA6Channel[3]|Zero_Trig~0
        Info: Destination node Digitizer_TA6:TA6Channel[3]|AllReset~3
        Info: Destination node UpLink:Link_IFace|PulseShaper:DeadTimePulse|$00004~2
        Info: Destination node UpLink:Link_IFace|Prescaler_En~1
        Info: Destination node UpLink:Link_IFace|lpm_counter:LinkBitCounter|cntr_8ui:auto_generated|_~0
        Info: Destination node DelayLine:DelayWriteWFhist|$00004~1
        Info: Destination node Digitizer_TA6:TA6Channel[3]|Thr_Trig~0
        Info: Destination node Digitizer_TA6:TA6Channel[3]|Max_Trig~0
        Info: Destination node UpLink:Link_IFace|Prescaler_En~2
        Info: Destination node DelayLine:DelayWriteWFhist|$00004~2
        Info: Non-global destination nodes limited to 10 nodes
Info: Following DDIO Input nodes are constrained by the Fitter to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[3][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]" is constrained to location LAB_X66_Y8_N0 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[3][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]" is constrained to location LAB_X66_Y8_N0 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[3][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_latch_l[0]" is constrained to location LAB_X66_Y8_N0 to improve DDIO timing
    Info: Node "ADC_In_Data[3][0]~input" is constrained to location IOIBUF_X67_Y8_N22 to improve DDIO timing
    Info: Node "ADC_In_Data[3][0]" is constrained to location PIN W21 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[2][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]" is constrained to location LAB_X61_Y1_N0 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[2][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]" is constrained to location LAB_X61_Y1_N0 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[2][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_latch_l[0]" is constrained to location LAB_X61_Y1_N0 to improve DDIO timing
    Info: Node "ADC_In_Data[2][0]~input" is constrained to location IOIBUF_X61_Y0_N22 to improve DDIO timing
    Info: Node "ADC_In_Data[2][0]" is constrained to location PIN AA20 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[5][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]" is constrained to location LAB_X66_Y14_N0 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[5][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]" is constrained to location LAB_X66_Y14_N0 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[5][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_latch_l[0]" is constrained to location LAB_X66_Y14_N0 to improve DDIO timing
    Info: Node "ADC_In_Data[5][0]~input" is constrained to location IOIBUF_X67_Y14_N1 to improve DDIO timing
    Info: Node "ADC_In_Data[5][0]" is constrained to location PIN P21 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[4][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]" is constrained to location LAB_X66_Y11_N0 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[4][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]" is constrained to location LAB_X66_Y11_N0 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[4][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_latch_l[0]" is constrained to location LAB_X66_Y11_N0 to improve DDIO timing
    Info: Node "ADC_In_Data[4][0]~input" is constrained to location IOIBUF_X67_Y11_N1 to improve DDIO timing
    Info: Node "ADC_In_Data[4][0]" is constrained to location PIN U21 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[7][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]" is constrained to location LAB_X66_Y31_N0 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[7][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]" is constrained to location LAB_X66_Y31_N0 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[7][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_latch_l[0]" is constrained to location LAB_X66_Y31_N0 to improve DDIO timing
    Info: Node "ADC_In_Data[7][0]~input" is constrained to location IOIBUF_X67_Y31_N1 to improve DDIO timing
    Info: Node "ADC_In_Data[7][0]" is constrained to location PIN F21 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[6][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]" is constrained to location LAB_X66_Y28_N0 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[6][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]" is constrained to location LAB_X66_Y28_N0 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[6][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_latch_l[0]" is constrained to location LAB_X66_Y28_N0 to improve DDIO timing
    Info: Node "ADC_In_Data[6][0]~input" is constrained to location IOIBUF_X67_Y28_N15 to improve DDIO timing
    Info: Node "ADC_In_Data[6][0]" is constrained to location PIN J21 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[9][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]" is constrained to location LAB_X66_Y39_N0 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[9][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]" is constrained to location LAB_X66_Y39_N0 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[9][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_latch_l[0]" is constrained to location LAB_X66_Y39_N0 to improve DDIO timing
    Info: Node "ADC_In_Data[9][0]~input" is constrained to location IOIBUF_X67_Y39_N15 to improve DDIO timing
    Info: Node "ADC_In_Data[9][0]" is constrained to location PIN B21 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[8][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]" is constrained to location LAB_X66_Y36_N0 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[8][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]" is constrained to location LAB_X66_Y36_N0 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[8][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_latch_l[0]" is constrained to location LAB_X66_Y36_N0 to improve DDIO timing
    Info: Node "ADC_In_Data[8][0]~input" is constrained to location IOIBUF_X67_Y36_N1 to improve DDIO timing
    Info: Node "ADC_In_Data[8][0]" is constrained to location PIN D21 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[11][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]" is constrained to location LAB_X38_Y42_N0 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[11][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]" is constrained to location LAB_X38_Y42_N0 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[11][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_latch_l[0]" is constrained to location LAB_X38_Y42_N0 to improve DDIO timing
    Info: Node "ADC_In_Data[11][0]~input" is constrained to location IOIBUF_X38_Y43_N1 to improve DDIO timing
    Info: Node "ADC_In_Data[11][0]" is constrained to location PIN B14 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[10][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]" is constrained to location LAB_X50_Y42_N0 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[10][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]" is constrained to location LAB_X50_Y42_N0 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[10][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_latch_l[0]" is constrained to location LAB_X50_Y42_N0 to improve DDIO timing
    Info: Node "ADC_In_Data[10][0]~input" is constrained to location IOIBUF_X50_Y43_N15 to improve DDIO timing
    Info: Node "ADC_In_Data[10][0]" is constrained to location PIN B16 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[1][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]" is constrained to location LAB_X43_Y1_N0 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[1][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]" is constrained to location LAB_X43_Y1_N0 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[1][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_latch_l[0]" is constrained to location LAB_X43_Y1_N0 to improve DDIO timing
    Info: Node "ADC_In_Data[1][0]~input" is constrained to location IOIBUF_X43_Y0_N15 to improve DDIO timing
    Info: Node "ADC_In_Data[1][0]" is constrained to location PIN AA15 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[0][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]" is constrained to location LAB_X38_Y1_N0 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[0][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]" is constrained to location LAB_X38_Y1_N0 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[0][0]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_latch_l[0]" is constrained to location LAB_X38_Y1_N0 to improve DDIO timing
    Info: Node "ADC_In_Data[0][0]~input" is constrained to location IOIBUF_X38_Y0_N29 to improve DDIO timing
    Info: Node "ADC_In_Data[0][0]" is constrained to location PIN AA13 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[3][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]" is constrained to location LAB_X66_Y10_N0 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[3][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]" is constrained to location LAB_X66_Y10_N0 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[3][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_latch_l[0]" is constrained to location LAB_X66_Y10_N0 to improve DDIO timing
    Info: Node "ADC_In_Data[3][1]~input" is constrained to location IOIBUF_X67_Y10_N1 to improve DDIO timing
    Info: Node "ADC_In_Data[3][1]" is constrained to location PIN V21 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[2][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]" is constrained to location LAB_X66_Y7_N0 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[2][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]" is constrained to location LAB_X66_Y7_N0 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[2][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_latch_l[0]" is constrained to location LAB_X66_Y7_N0 to improve DDIO timing
    Info: Node "ADC_In_Data[2][1]~input" is constrained to location IOIBUF_X67_Y7_N22 to improve DDIO timing
    Info: Node "ADC_In_Data[2][1]" is constrained to location PIN Y21 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[5][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]" is constrained to location LAB_X66_Y18_N0 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[5][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]" is constrained to location LAB_X66_Y18_N0 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[5][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_latch_l[0]" is constrained to location LAB_X66_Y18_N0 to improve DDIO timing
    Info: Node "ADC_In_Data[5][1]~input" is constrained to location IOIBUF_X67_Y18_N15 to improve DDIO timing
    Info: Node "ADC_In_Data[5][1]" is constrained to location PIN N21 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[4][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]" is constrained to location LAB_X66_Y13_N0 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[4][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]" is constrained to location LAB_X66_Y13_N0 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[4][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_latch_l[0]" is constrained to location LAB_X66_Y13_N0 to improve DDIO timing
    Info: Node "ADC_In_Data[4][1]~input" is constrained to location IOIBUF_X67_Y13_N1 to improve DDIO timing
    Info: Node "ADC_In_Data[4][1]" is constrained to location PIN R21 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[7][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]" is constrained to location LAB_X66_Y34_N0 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[7][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]" is constrained to location LAB_X66_Y34_N0 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[7][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_latch_l[0]" is constrained to location LAB_X66_Y34_N0 to improve DDIO timing
    Info: Node "ADC_In_Data[7][1]~input" is constrained to location IOIBUF_X67_Y34_N1 to improve DDIO timing
    Info: Node "ADC_In_Data[7][1]" is constrained to location PIN E21 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[6][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]" is constrained to location LAB_X66_Y28_N0 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[6][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]" is constrained to location LAB_X66_Y28_N0 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[6][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_latch_l[0]" is constrained to location LAB_X66_Y28_N0 to improve DDIO timing
    Info: Node "ADC_In_Data[6][1]~input" is constrained to location IOIBUF_X67_Y28_N1 to improve DDIO timing
    Info: Node "ADC_In_Data[6][1]" is constrained to location PIN H21 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[9][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]" is constrained to location LAB_X54_Y42_N0 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[9][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]" is constrained to location LAB_X54_Y42_N0 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[9][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_latch_l[0]" is constrained to location LAB_X54_Y42_N0 to improve DDIO timing
    Info: Node "ADC_In_Data[9][1]~input" is constrained to location IOIBUF_X54_Y43_N8 to improve DDIO timing
    Info: Node "ADC_In_Data[9][1]" is constrained to location PIN B18 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[8][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]" is constrained to location LAB_X66_Y38_N0 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[8][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]" is constrained to location LAB_X66_Y38_N0 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[8][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_latch_l[0]" is constrained to location LAB_X66_Y38_N0 to improve DDIO timing
    Info: Node "ADC_In_Data[8][1]~input" is constrained to location IOIBUF_X67_Y38_N8 to improve DDIO timing
    Info: Node "ADC_In_Data[8][1]" is constrained to location PIN C21 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[11][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]" is constrained to location LAB_X38_Y42_N0 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[11][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]" is constrained to location LAB_X38_Y42_N0 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[11][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_latch_l[0]" is constrained to location LAB_X38_Y42_N0 to improve DDIO timing
    Info: Node "ADC_In_Data[11][1]~input" is constrained to location IOIBUF_X38_Y43_N29 to improve DDIO timing
    Info: Node "ADC_In_Data[11][1]" is constrained to location PIN B13 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[10][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]" is constrained to location LAB_X45_Y42_N0 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[10][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]" is constrained to location LAB_X45_Y42_N0 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[10][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_latch_l[0]" is constrained to location LAB_X45_Y42_N0 to improve DDIO timing
    Info: Node "ADC_In_Data[10][1]~input" is constrained to location IOIBUF_X45_Y43_N15 to improve DDIO timing
    Info: Node "ADC_In_Data[10][1]" is constrained to location PIN B15 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[1][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]" is constrained to location LAB_X45_Y1_N0 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[1][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]" is constrained to location LAB_X45_Y1_N0 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[1][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_latch_l[0]" is constrained to location LAB_X45_Y1_N0 to improve DDIO timing
    Info: Node "ADC_In_Data[1][1]~input" is constrained to location IOIBUF_X45_Y0_N22 to improve DDIO timing
    Info: Node "ADC_In_Data[1][1]" is constrained to location PIN AA16 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[0][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_h[0]" is constrained to location LAB_X38_Y1_N0 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[0][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_cell_l[0]" is constrained to location LAB_X38_Y1_N0 to improve DDIO timing
    Info: Node "DDR_in:DDR_InLVDS[0][1]|altddio_in:altddio_in_component|ddio_in_u4e:auto_generated|input_latch_l[0]" is constrained to location LAB_X38_Y1_N0 to improve DDIO timing
    Info: Node "ADC_In_Data[0][1]~input" is constrained to location IOIBUF_X38_Y0_N15 to improve DDIO timing
    Info: Node "ADC_In_Data[0][1]" is constrained to location PIN AA14 to improve DDIO timing
Info: Starting register packing
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 41 (unused VREF, 2.5V VCCIO, 3 input, 37 output, 1 bidirectional)
        Info: I/O standards used: 2.5 V.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 5 total pin(s) used --  30 pins available
        Info: I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  45 pins available
        Info: I/O bank number 3 does not use VREF pins and has 2.5V VCCIO pins. 3 total pin(s) used --  39 pins available
        Info: I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 12 total pin(s) used --  31 pins available
        Info: I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 16 total pin(s) used --  25 pins available
        Info: I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 15 total pin(s) used --  22 pins available
        Info: I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 12 total pin(s) used --  31 pins available
        Info: I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
Warning: PLL "PLL_TA6:PLL|altpll:altpll_component|altpll_5b43:auto_generated|pll1" output port clk[3] feeds output pin "PLL_ExtOut~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info: Fitter preparation operations ending: elapsed time is 00:00:07
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:04
Info: Fitter routing operations beginning
Info: Router will attempt to preserve 0.90 percent of routes from an earlier compile, a user specified Routing Constraints File, or internal routing requirements
Info: Average interconnect usage is 6% of the available device resources
    Info: Peak interconnect usage is 54% of the available device resources in the region that extends from location X34_Y22 to location X44_Y32
Info: Fitter routing operations ending: elapsed time is 00:00:09
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Warning: Timing characteristics of device EP4CE40F23C7 are preliminary
Info: Delay annotation completed successfully
Warning: Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info: Generated suppressed messages file D:/Users/Leon/Work/CMD-3/el_lxe/Electronics/trunk/Altera/TA12_digitizer/TA12_Digitizer.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 297 warnings
    Info: Peak virtual memory: 535 megabytes
    Info: Processing ended: Tue Dec 12 15:15:00 2017
    Info: Elapsed time: 00:00:34
    Info: Total CPU time (on all processors): 00:00:35


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Users/Leon/Work/CMD-3/el_lxe/Electronics/trunk/Altera/TA12_digitizer/TA12_Digitizer.fit.smsg.


