k material is necessary to replace the poly-Si and 
become the candidate in the next generation. Owing to 
the limitation of  low thermal budget of high-k 
material, It is more tough to make High-k/Metal gate 
MOSFET using Gate-first process,  From now on, 
several famous fabrication foundries have moved from 
Gate-first process＇ to ＇Gate Last process＇ for 
sub-28nm CMOSFET design.  
Because ＇Gate Last technique＇ is a new and 
complicated process for gate structure. We will focus 
on the impact of this new structure and make sure it 
is good for CMOS device development. This project was 
proposed to develop a process flow of high/k-metal 
gate-last MOSFET, and design a methodology of 
testing； then develop some related reliability check 
and further physic understanding. 
In this year, we have compared Gate-first with Gate–
last in device＇s performance and process impact on 
defects. We has focus on ＇Gate Last technique＇. 
Charge pumping measurement was used to investigate 
the influence of ＇Gate Last process＇. Interface 
defects along with channel length or with channel 
width were compared and understood which one is 
important to the gate last device. Finally, we found 
that Gate–last process is best choice for sub-45nm 
high/k-metal gate-last CMOSFET design. 
 
英文關鍵詞： Gate last process, high-k/metal gate, reliability 
analysis. 
 
國際矽氧化層元件與線路技術會議
(2011 International Conference on Silicon On Insulator)
葉文冠
高雄大學電機系
計畫編號：NSC100-2221-E-390-037
執行期限：100年 10月 03日至 100年 10月 6日
（一）參加會議經過
國際矽氧化層元件與線路技術會議 (2011
International Conference on Silicon On
Insulator)是由亞歷桑那大學 (Arizona
University)及電機電子工程師協會(IEEE)
所合辦之一年一度有關微電子元件最近發
展之國際大型學術研討會，此次會議地點
選在美國亞歷桑那州城市坦畢 (Tempe,
Arizona, USA)舉行，會議期間為 100 年
10月 03日至 100年 10月 6日。
由於此會議主要在探討SOI之相關應
用及技術，因此針對這個主題，特別舉行
了六個相關專題的演講及教學場次，分別
為元件特性(Device characterization)，線
路技術與應用 (Circuit techniques and
applications)，SOI 材料技術與特性(SOI
materials technology and
characterization)，多閘極元件 (Multiple
gate devices)，以及製程技術 (Devices
process)等，皆為針對此次的主題作廣泛
的深入探討。此外本會議為了使相關議題
能充份討論，共規劃了 10 個議題場次，
100 多篇論文發表，會議可說相當盛大且
成功。
筆者參與於此次會議中元件中矽氧化
層技術(SOI technology) 專題中之一個場
次。我所發論文之主題為應變矽技術對 28
奈米 CMOS 元件之特性與可靠度的影響
(The Improvement of High-k/Metal Gate
pMOSFET Performance and Reliability
Using Optimized Si Cap/SiGe Channel
Structure)，主要探討應變矽技術對部份空
乏 SOI 金氧半可變電容器元件的影響。這
些效應對於未來SOI元件之設計相當的重
要，並可應用於半導體工業的製造，詳見
附件。
另外我也聽取其它相關學者給我很多
相當寶貴的意見。
（二） 與會心得
此次會議場次可概略分為六大方向，
分別為六個相關專題的演講及教學場次，
分別為元件特性，線路技術與應用，SOI
材料技術與特性，多閘極元件，以及製程
技術等，均是針對此次的主題與本人實驗
相關的議題作廣泛的深入探討，分述如下。
1.元件特性(Device characterization)：
此部份探討目前元件技術之一些新議
題，包括了新理論、新應用、新設計理念
和新製程技術等，均是目前相當熱門之主
題。部份筆者較感興趣的內容介紹如下:
(1)Status of Device Mobility
Enhancement through Strained Silicon
Engineering：本論文分析目前矽應變材料
技術對元件通道移動率的影響與現況，利
(四) 攜回資料名稱及內容
1.會議論文集壹冊與 CD一片。
2.其他相關會議 call for paper資料。
100年度專題研究計畫研究成果彙整表 
計畫主持人：葉文冠 計畫編號：100-2221-E-390-004- 
計畫名稱：先進低溫製程之高性能高介電質/金屬閘極元件之技術開發與可靠性分析(I) 
量化 
成果項目 
實際已達
成數（被
接受或已
發表）
預期總達
成數(含實
際已達成
數) 
本計畫
實際貢
獻百分
比 
單位
備註（質化說明：如數個計
畫共同成果、成果列為該期
刊之封面故事...等） 
期刊論文 0 0 100%  
研究報告/技術報
告 0 0 100%  
研討會論文 1 1 100% 
篇
(6) T-H Lee, S-M Chen, C-W 
Hsu, Y-K Fang, F-R-Juang, W-K 
Yeh, ＇Capping Layer Induced 
Degradation in Nano MOSFET 
with Scaled IL＇, IEEE 
International Nano 
Electronics Conference 
(INEC), Taoyuan, Taiwan, 
June 21-24, 2011. 論文著作 
專書 2 0 100%  
1. 葉文冠, ＇新世代積體電路
製程技術〞, 東華書局出版，
ISBN9789574836710, 2011. 
葉文冠, ＇積體電路製程技術
與品質管理＇, 東華書局出
版，ISBN9789574836703 , 2011.
2. 葉文冠, ＇新世代積體電路
製程技術〞, 東華書局出版，
ISBN9789574836710, 2011. 
 
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 2 0 100%  
博士生 1 0 100%  
博士後研究員 0 0 100%  
國
內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次
 
國
外 論文著作 期刊論文 4 4 100% 篇 1. Yi-Lin Yang, Wenqi Zhang, 
Chi-Yun Cheng and Wen-kuan 
Yeh, ＇ The Improvement of 
Reliability of High-k/Metal 
Gate pMOSFET Device with 
Various PMA 
Conditions,＇＇＇＇＇＇＇＇
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 2 2 100%  
博士生 0 0 100%  
博士後研究員 1 1 100%  
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次
 
其他成果 
(無法以量化表達
之成果如辦理學術
活動、獲得獎項、
重要國際合作、研
究成果國際影響力
及其他協助產業技
術發展之具體效益
事項等，請以文字
敘述填列。) 
1. 協辦 Mini Colloquium- IEEE Mini-Colloquia 2011 
Topic: The New Concept for Advanced Electronic Device 
Date/Place: Oct. 14, 2011, I-Shou University, Kaohsiung, Taiwan. 
Attendants: 200 peoples. 
2. 與 University of Center Florida prof. Jiann-Shiun Yuan 合作發表 journal
Jiann-Shiun Yuan, , Hsuan-Der Yen, Shuyu Chen, , IEEE, Ruey-Lue Wang, 
Guo-Wei Huang, Ying-Zong Juang, Chih-Ho Tu, Wen-Kuan Yeh, and Jun Ma, IEEE 
Transaction on Device and Materials Reliability, vol.58 , No.3 (2011), 
pp.369-375.(SCI) 
3. 成立 IEEE Electron Device Chapter 台南分會,並擔任主席一職 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
