Fitter report for cpu
Tue Sep 03 18:41:55 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Other Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Fitter Messages
 36. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; Fitter Summary                                                                        ;
+------------------------------------+--------------------------------------------------+
; Fitter Status                      ; Successful - Tue Sep 03 18:41:55 2024            ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name                      ; cpu                                              ;
; Top-level Entity Name              ; top                                              ;
; Family                             ; Cyclone IV GX                                    ;
; Device                             ; EP4CGX22CF19C6                                   ;
; Timing Models                      ; Final                                            ;
; Total logic elements               ; 236 / 21,280 ( 1 % )                             ;
;     Total combinational functions  ; 228 / 21,280 ( 1 % )                             ;
;     Dedicated logic registers      ; 97 / 21,280 ( < 1 % )                            ;
; Total registers                    ; 97                                               ;
; Total pins                         ; 54 / 167 ( 32 % )                                ;
; Total virtual pins                 ; 0                                                ;
; Total memory bits                  ; 6,144 / 774,144 ( < 1 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 80 ( 0 % )                                   ;
; Total GXB Receiver Channel PCS     ; 0 / 4 ( 0 % )                                    ;
; Total GXB Receiver Channel PMA     ; 0 / 4 ( 0 % )                                    ;
; Total GXB Transmitter Channel PCS  ; 0 / 4 ( 0 % )                                    ;
; Total GXB Transmitter Channel PMA  ; 0 / 4 ( 0 % )                                    ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                    ;
+------------------------------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; auto                                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Generate GXB Reconfig MIF                                                  ; Off                                   ; Off                                   ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_40MHz                            ; FREQ_40MHz                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 4.00        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  33.3%      ;
;     Processors 5-16        ;  16.7%      ;
+----------------------------+-------------+


+---------------------------------------------------------+
; I/O Assignment Warnings                                 ;
+-------------------------+-------------------------------+
; Pin Name                ; Reason                        ;
+-------------------------+-------------------------------+
; PROGREM_SRAM_out_CS_D   ; Incomplete set of assignments ;
; DATA_RAM_SRAM_out_CS_D  ; Incomplete set of assignments ;
; out_to_wave[0]          ; Incomplete set of assignments ;
; out_to_wave[1]          ; Incomplete set of assignments ;
; out_to_wave[2]          ; Incomplete set of assignments ;
; out_to_wave[3]          ; Incomplete set of assignments ;
; out_to_wave[4]          ; Incomplete set of assignments ;
; out_to_wave[5]          ; Incomplete set of assignments ;
; out_to_wave[6]          ; Incomplete set of assignments ;
; out_to_wave[7]          ; Incomplete set of assignments ;
; DATA_RAM_OUT_DIN[0]     ; Incomplete set of assignments ;
; DATA_RAM_OUT_DIN[1]     ; Incomplete set of assignments ;
; DATA_RAM_OUT_DIN[2]     ; Incomplete set of assignments ;
; DATA_RAM_OUT_DIN[3]     ; Incomplete set of assignments ;
; DATA_RAM_OUT_DIN[4]     ; Incomplete set of assignments ;
; DATA_RAM_OUT_DIN[5]     ; Incomplete set of assignments ;
; DATA_RAM_OUT_DIN[6]     ; Incomplete set of assignments ;
; DATA_RAM_OUT_DIN[7]     ; Incomplete set of assignments ;
; DATA_RAM_out_WD         ; Incomplete set of assignments ;
; clk                     ; Incomplete set of assignments ;
; DATA_RAM_OUT_ADDR[0]    ; Incomplete set of assignments ;
; DATA_RAM_OUT_ADDR[1]    ; Incomplete set of assignments ;
; DATA_RAM_OUT_ADDR[2]    ; Incomplete set of assignments ;
; DATA_RAM_OUT_ADDR[3]    ; Incomplete set of assignments ;
; DATA_RAM_OUT_ADDR[4]    ; Incomplete set of assignments ;
; DATA_RAM_OUT_ADDR[5]    ; Incomplete set of assignments ;
; DATA_RAM_OUT_ADDR[6]    ; Incomplete set of assignments ;
; DATA_RAM_OUT_ADDR[7]    ; Incomplete set of assignments ;
; rst_n                   ; Incomplete set of assignments ;
; PROGREM_WD              ; Incomplete set of assignments ;
; PROGREM_DIN[10]         ; Incomplete set of assignments ;
; PROGREM_RAM_OUT_ADDR[0] ; Incomplete set of assignments ;
; PROGREM_RAM_OUT_ADDR[1] ; Incomplete set of assignments ;
; PROGREM_RAM_OUT_ADDR[2] ; Incomplete set of assignments ;
; PROGREM_RAM_OUT_ADDR[3] ; Incomplete set of assignments ;
; PROGREM_RAM_OUT_ADDR[4] ; Incomplete set of assignments ;
; PROGREM_RAM_OUT_ADDR[5] ; Incomplete set of assignments ;
; PROGREM_RAM_OUT_ADDR[6] ; Incomplete set of assignments ;
; PROGREM_RAM_OUT_ADDR[7] ; Incomplete set of assignments ;
; PROGREM_DIN[11]         ; Incomplete set of assignments ;
; PROGREM_DIN[14]         ; Incomplete set of assignments ;
; PROGREM_DIN[15]         ; Incomplete set of assignments ;
; PROGREM_DIN[12]         ; Incomplete set of assignments ;
; PROGREM_DIN[13]         ; Incomplete set of assignments ;
; PROGREM_DIN[0]          ; Incomplete set of assignments ;
; PROGREM_DIN[1]          ; Incomplete set of assignments ;
; PROGREM_DIN[2]          ; Incomplete set of assignments ;
; PROGREM_DIN[3]          ; Incomplete set of assignments ;
; PROGREM_DIN[4]          ; Incomplete set of assignments ;
; PROGREM_DIN[5]          ; Incomplete set of assignments ;
; PROGREM_DIN[6]          ; Incomplete set of assignments ;
; PROGREM_DIN[7]          ; Incomplete set of assignments ;
; PROGREM_DIN[9]          ; Incomplete set of assignments ;
; PROGREM_DIN[8]          ; Incomplete set of assignments ;
+-------------------------+-------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 470 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 470 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 460     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/the_all_project/fpga_project/cpu/prj/output_files/cpu.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 236 / 21,280 ( 1 % )      ;
;     -- Combinational with no register       ; 139                       ;
;     -- Register only                        ; 8                         ;
;     -- Combinational with a register        ; 89                        ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 118                       ;
;     -- 3 input functions                    ; 57                        ;
;     -- <=2 input functions                  ; 53                        ;
;     -- Register only                        ; 8                         ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 200                       ;
;     -- arithmetic mode                      ; 28                        ;
;                                             ;                           ;
; Total registers*                            ; 97 / 22,031 ( < 1 % )     ;
;     -- Dedicated logic registers            ; 97 / 21,280 ( < 1 % )     ;
;     -- I/O registers                        ; 0 / 751 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 18 / 1,330 ( 1 % )        ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 54 / 167 ( 32 % )         ;
;     -- Clock pins                           ; 2 / 6 ( 33 % )            ;
;     -- Dedicated input pins                 ; 0 / 16 ( 0 % )            ;
;                                             ;                           ;
; Global signals                              ; 2                         ;
; M9Ks                                        ; 2 / 84 ( 2 % )            ;
; Total block memory bits                     ; 6,144 / 774,144 ( < 1 % ) ;
; Total block memory implementation bits      ; 18,432 / 774,144 ( 2 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 80 ( 0 % )            ;
; PLLs                                        ; 0 / 4 ( 0 % )             ;
; Global clocks                               ; 2 / 20 ( 10 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; GXB Receiver channel PCSs                   ; 0 / 4 ( 0 % )             ;
; GXB Receiver channel PMAs                   ; 0 / 4 ( 0 % )             ;
; GXB Transmitter channel PCSs                ; 0 / 4 ( 0 % )             ;
; GXB Transmitter channel PMAs                ; 0 / 4 ( 0 % )             ;
; Impedance control blocks                    ; 0 / 3 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%              ;
; Peak interconnect usage (total/H/V)         ; 3% / 3% / 3%              ;
; Maximum fan-out                             ; 99                        ;
; Highest non-global fan-out                  ; 54                        ;
; Total fan-out                               ; 1193                      ;
; Average fan-out                             ; 2.62                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 236 / 21280 ( 1 % )  ; 0 / 21280 ( 0 % )              ;
;     -- Combinational with no register       ; 139                  ; 0                              ;
;     -- Register only                        ; 8                    ; 0                              ;
;     -- Combinational with a register        ; 89                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 118                  ; 0                              ;
;     -- 3 input functions                    ; 57                   ; 0                              ;
;     -- <=2 input functions                  ; 53                   ; 0                              ;
;     -- Register only                        ; 8                    ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 200                  ; 0                              ;
;     -- arithmetic mode                      ; 28                   ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 97                   ; 0                              ;
;     -- Dedicated logic registers            ; 97 / 21280 ( < 1 % ) ; 0 / 21280 ( 0 % )              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 18 / 1330 ( 1 % )    ; 0 / 1330 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 54                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 80 ( 0 % )       ; 0 / 80 ( 0 % )                 ;
; Total memory bits                           ; 6144                 ; 0                              ;
; Total RAM block bits                        ; 18432                ; 0                              ;
; M9K                                         ; 2 / 84 ( 2 % )       ; 0 / 84 ( 0 % )                 ;
; Clock control block                         ; 2 / 24 ( 8 % )       ; 0 / 24 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 1229                 ; 5                              ;
;     -- Registered Connections               ; 461                  ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 46                   ; 0                              ;
;     -- Output Ports                         ; 8                    ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                                 ;
+-------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name                    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+-------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; DATA_RAM_OUT_ADDR[0]    ; H16   ; 6        ; 52           ; 28           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; DATA_RAM_OUT_ADDR[1]    ; D11   ; 7        ; 31           ; 41           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; DATA_RAM_OUT_ADDR[2]    ; E15   ; 6        ; 52           ; 32           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; DATA_RAM_OUT_ADDR[3]    ; A13   ; 7        ; 31           ; 41           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; DATA_RAM_OUT_ADDR[4]    ; B13   ; 7        ; 31           ; 41           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; DATA_RAM_OUT_ADDR[5]    ; D10   ; 7        ; 29           ; 41           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; DATA_RAM_OUT_ADDR[6]    ; B16   ; 7        ; 38           ; 41           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; DATA_RAM_OUT_ADDR[7]    ; D16   ; 7        ; 46           ; 41           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; DATA_RAM_OUT_DIN[0]     ; J17   ; 6        ; 52           ; 23           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; DATA_RAM_OUT_DIN[1]     ; B18   ; 7        ; 50           ; 41           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; DATA_RAM_OUT_DIN[2]     ; E16   ; 6        ; 52           ; 32           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; DATA_RAM_OUT_DIN[3]     ; C18   ; 7        ; 50           ; 41           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; DATA_RAM_OUT_DIN[4]     ; D15   ; 7        ; 46           ; 41           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; DATA_RAM_OUT_DIN[5]     ; K15   ; 5        ; 52           ; 18           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; DATA_RAM_OUT_DIN[6]     ; F15   ; 6        ; 52           ; 32           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; DATA_RAM_OUT_DIN[7]     ; J16   ; 6        ; 52           ; 23           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; DATA_RAM_SRAM_out_CS_D  ; V12   ; 4        ; 27           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; DATA_RAM_out_WD         ; F16   ; 6        ; 52           ; 32           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PROGREM_DIN[0]          ; A14   ; 7        ; 34           ; 41           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PROGREM_DIN[10]         ; L18   ; 5        ; 52           ; 19           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PROGREM_DIN[11]         ; K16   ; 5        ; 52           ; 18           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PROGREM_DIN[12]         ; E10   ; 7        ; 29           ; 41           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PROGREM_DIN[13]         ; D17   ; 6        ; 52           ; 31           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PROGREM_DIN[14]         ; D18   ; 6        ; 52           ; 31           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PROGREM_DIN[15]         ; F18   ; 6        ; 52           ; 30           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PROGREM_DIN[1]          ; M16   ; 5        ; 52           ; 15           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PROGREM_DIN[2]          ; G17   ; 6        ; 52           ; 27           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PROGREM_DIN[3]          ; C12   ; 7        ; 36           ; 41           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PROGREM_DIN[4]          ; C13   ; 7        ; 36           ; 41           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PROGREM_DIN[5]          ; G15   ; 6        ; 52           ; 28           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PROGREM_DIN[6]          ; N18   ; 5        ; 52           ; 16           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PROGREM_DIN[7]          ; M17   ; 5        ; 52           ; 15           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PROGREM_DIN[8]          ; M18   ; 5        ; 52           ; 19           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PROGREM_DIN[9]          ; A15   ; 7        ; 34           ; 41           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PROGREM_RAM_OUT_ADDR[0] ; F17   ; 6        ; 52           ; 25           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PROGREM_RAM_OUT_ADDR[1] ; A16   ; 7        ; 38           ; 41           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PROGREM_RAM_OUT_ADDR[2] ; C17   ; 7        ; 48           ; 41           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PROGREM_RAM_OUT_ADDR[3] ; G18   ; 6        ; 52           ; 25           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PROGREM_RAM_OUT_ADDR[4] ; D12   ; 7        ; 31           ; 41           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PROGREM_RAM_OUT_ADDR[5] ; E18   ; 6        ; 52           ; 30           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PROGREM_RAM_OUT_ADDR[6] ; C16   ; 7        ; 48           ; 41           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PROGREM_RAM_OUT_ADDR[7] ; N17   ; 5        ; 52           ; 16           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PROGREM_SRAM_out_CS_D   ; V11   ; 4        ; 27           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PROGREM_WD              ; G16   ; 6        ; 52           ; 27           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; clk                     ; M10   ; 3A       ; 27           ; 0            ; 14           ; 99                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; rst_n                   ; M9    ; 3A       ; 27           ; 0            ; 21           ; 97                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
+-------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; out_to_wave[0] ; D14   ; 7        ; 43           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; out_to_wave[1] ; A18   ; 7        ; 46           ; 41           ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; out_to_wave[2] ; A17   ; 7        ; 46           ; 41           ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; out_to_wave[3] ; C14   ; 7        ; 43           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; out_to_wave[4] ; E12   ; 7        ; 41           ; 41           ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; out_to_wave[5] ; C15   ; 7        ; 41           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; out_to_wave[6] ; D13   ; 7        ; 41           ; 41           ; 14           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; out_to_wave[7] ; B15   ; 7        ; 41           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                  ;
+----------+----------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name             ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+----------------------+--------------------------+-------------------------+---------------------------+
; P4       ; MSEL2                ; -                        ; -                       ; Dedicated Programming Pin ;
; R5       ; MSEL1                ; -                        ; -                       ; Dedicated Programming Pin ;
; T5       ; MSEL0                ; -                        ; -                       ; Dedicated Programming Pin ;
; U4       ; CONF_DONE            ; -                        ; -                       ; Dedicated Programming Pin ;
; V4       ; nSTATUS              ; -                        ; -                       ; Dedicated Programming Pin ;
; R6       ; DIFFIO_B1n, NCEO     ; Use as programming pin   ; ~ALTERA_NCEO~           ; Dual Purpose Pin          ;
; G18      ; DIFFIO_R6n, DEV_OE   ; Use as regular IO        ; PROGREM_RAM_OUT_ADDR[3] ; Dual Purpose Pin          ;
; E18      ; DIFFIO_R4n, DEV_CLRn ; Use as regular IO        ; PROGREM_RAM_OUT_ADDR[5] ; Dual Purpose Pin          ;
; A4       ; DATA0                ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; B4       ; ASDO                 ; As input tri-stated      ; ~ALTERA_ASDO~           ; Dual Purpose Pin          ;
; C5       ; NCSO                 ; As input tri-stated      ; ~ALTERA_NCSO~           ; Dual Purpose Pin          ;
; D5       ; DCLK                 ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; C4       ; nCONFIG              ; -                        ; -                       ; Dedicated Programming Pin ;
; D3       ; nCE                  ; -                        ; -                       ; Dedicated Programming Pin ;
+----------+----------------------+--------------------------+-------------------------+---------------------------+


+-------------------------------------------------------------------------------+
; I/O Bank Usage                                                                ;
+----------+------------------+---------------+--------------+------------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCCLKIN Voltage ;
+----------+------------------+---------------+--------------+------------------+
; QL0      ; 0 / 16 ( 0 % )   ; --            ; --           ; --               ;
; 3        ; 1 / 26 ( 4 % )   ; 2.5V          ; --           ; --               ;
; 3A       ; 2 / 2 ( 100 % )  ; --            ; --           ; 2.5V             ;
; 4        ; 2 / 28 ( 7 % )   ; 2.5V          ; --           ; --               ;
; 5        ; 8 / 20 ( 40 % )  ; 2.5V          ; --           ; --               ;
; 6        ; 16 / 18 ( 89 % ) ; 2.5V          ; --           ; --               ;
; 7        ; 26 / 28 ( 93 % ) ; 2.5V          ; --           ; --               ;
; 8A       ; 0 / 2 ( 0 % )    ; --            ; --           ; 2.5V             ;
; 8        ; 0 / 23 ( 0 % )   ; 2.5V          ; --           ; --               ;
; 9        ; 4 / 4 ( 100 % )  ; 2.5V          ; --           ; --               ;
+----------+------------------+---------------+--------------+------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                               ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                   ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A4       ; 168        ; 9        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; A5       ; 165        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 161        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 157        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 153        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 154        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 147        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 148        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 141        ; 7        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 137        ; 7        ; DATA_RAM_OUT_ADDR[3]                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 133        ; 7        ; PROGREM_DIN[0]                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ; 134        ; 7        ; PROGREM_DIN[9]                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ; 129        ; 7        ; PROGREM_RAM_OUT_ADDR[1]                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A17      ; 121        ; 7        ; out_to_wave[2]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A18      ; 122        ; 7        ; out_to_wave[1]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B1       ; 1          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 0          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B4       ; 169        ; 9        ; ~ALTERA_ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; B5       ; 166        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 162        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 158        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B9       ; 149        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 150        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B12      ; 142        ; 7        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 138        ; 7        ; DATA_RAM_OUT_ADDR[4]                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B15      ; 125        ; 7        ; out_to_wave[7]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 130        ; 7        ; DATA_RAM_OUT_ADDR[6]                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B18      ; 116        ; 7        ; DATA_RAM_OUT_DIN[1]                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C4       ; 172        ; 9        ; ^nCONFIG                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C5       ; 170        ; 9        ; ~ALTERA_NCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; C6       ; 163        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 159        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 156        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 151        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 145        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 146        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 131        ; 7        ; PROGREM_DIN[3]                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C13      ; 132        ; 7        ; PROGREM_DIN[4]                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ; 123        ; 7        ; out_to_wave[3]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C15      ; 126        ; 7        ; out_to_wave[5]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C16      ; 117        ; 7        ; PROGREM_RAM_OUT_ADDR[6]                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C17      ; 118        ; 7        ; PROGREM_RAM_OUT_ADDR[2]                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C18      ; 115        ; 7        ; DATA_RAM_OUT_DIN[3]                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D1       ; 3          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D2       ; 2          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D3       ; 173        ; 9        ; ^nCE                                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 174        ; 9        ; #TDI                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 171        ; 9        ; ~ALTERA_DCLK~                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; D6       ; 164        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 160        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 155        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D9       ; 152        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 139        ; 7        ; DATA_RAM_OUT_ADDR[5]                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ; 135        ; 7        ; DATA_RAM_OUT_ADDR[1]                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ; 136        ; 7        ; PROGREM_RAM_OUT_ADDR[4]                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ; 127        ; 7        ; out_to_wave[6]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D14      ; 124        ; 7        ; out_to_wave[0]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 119        ; 7        ; DATA_RAM_OUT_DIN[4]                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ; 120        ; 7        ; DATA_RAM_OUT_ADDR[7]                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D17      ; 110        ; 6        ; PROGREM_DIN[13]                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D18      ; 109        ; 6        ; PROGREM_DIN[14]                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ; 176        ; 9        ; #TMS                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; E4       ; 177        ; 9        ; #TDO                                             ; output ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 175        ; 9        ; #TCK                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 167        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E9       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ; 140        ; 7        ; PROGREM_DIN[12]                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 128        ; 7        ; out_to_wave[4]                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E15      ; 113        ; 6        ; DATA_RAM_OUT_ADDR[2]                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E16      ; 111        ; 6        ; DATA_RAM_OUT_DIN[2]                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 107        ; 6        ; PROGREM_RAM_OUT_ADDR[5]                          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F1       ; 5          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ; 4          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F4       ;            ; 9        ; VCCIO9                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F9       ;            ; 8A       ; VCC_CLKIN8A                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F11      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F15      ; 114        ; 6        ; DATA_RAM_OUT_DIN[6]                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F16      ; 112        ; 6        ; DATA_RAM_out_WD                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F17      ; 102        ; 6        ; PROGREM_RAM_OUT_ADDR[0]                          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F18      ; 108        ; 6        ; PROGREM_DIN[15]                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ;            ; --       ; VCCH_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G5       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 143        ; 8A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G10      ; 144        ; 8A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 105        ; 6        ; PROGREM_DIN[5]                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G16      ; 104        ; 6        ; PROGREM_WD                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G17      ; 103        ; 6        ; PROGREM_DIN[2]                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G18      ; 101        ; 6        ; PROGREM_RAM_OUT_ADDR[3]                          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 7          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H2       ; 6          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ; 106        ; 6        ; DATA_RAM_OUT_ADDR[0]                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H18      ; 97         ; 6        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J16      ; 100        ; 6        ; DATA_RAM_OUT_DIN[7]                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J17      ; 99         ; 6        ; DATA_RAM_OUT_DIN[0]                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J18      ; 98         ; 6        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 9          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 8          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 92         ; 5        ; DATA_RAM_OUT_DIN[5]                              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K16      ; 91         ; 5        ; PROGREM_DIN[11]                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K17      ; 96         ; 5        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K18      ; 95         ; 5        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ;            ; --       ; VCCH_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ; 86         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 85         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 93         ; 5        ; PROGREM_DIN[10]                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 11         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 10         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 31         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ; 47         ; 3A       ; rst_n                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M10      ; 48         ; 3A       ; clk                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ; 5        ; VCCIO5                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M16      ; 88         ; 5        ; PROGREM_DIN[1]                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M17      ; 87         ; 5        ; PROGREM_DIN[7]                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M18      ; 94         ; 5        ; PROGREM_DIN[8]                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 21         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 22         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ; 32         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N8       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N9       ;            ; 3A       ; VCC_CLKIN3A                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N12      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N13      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N14      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N15      ; 77         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 78         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 90         ; 5        ; PROGREM_RAM_OUT_ADDR[7]                          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N18      ; 89         ; 5        ; PROGREM_DIN[6]                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ; 13         ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P2       ; 12         ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P4       ; 16         ; 3        ; ^MSEL2                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 23         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P7       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P10      ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ; 61         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P13      ; 62         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P16      ; 79         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P18      ; 83         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R5       ; 17         ; 3        ; ^MSEL1                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R6       ; 24         ; 3        ; ~ALTERA_NCEO~ / RESERVED_OUTPUT_OPEN_DRAIN       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R7       ; 29         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 36         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R9       ; 39         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 53         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 59         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 60         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 73         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 76         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 80         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R17      ; 82         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R18      ; 84         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 15         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ; 14         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T4       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T5       ; 18         ; 3        ; ^MSEL0                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 25         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 30         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 35         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 40         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 43         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 54         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 55         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 63         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 64         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 71         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 72         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T18      ; 81         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U3       ;            ;          ; NC                                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ; 19         ; 3        ; ^CONF_DONE                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ; 26         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 33         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 37         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 44         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ; 56         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 51         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U15      ; 65         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ; 66         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ; 69         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V1       ;            ;          ; RREF                                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V3       ;            ;          ; NC                                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 20         ; 3        ; ^nSTATUS                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V5       ; 27         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 28         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 34         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 38         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 41         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 42         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 49         ; 4        ; PROGREM_SRAM_out_CS_D                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V12      ; 50         ; 4        ; DATA_RAM_SRAM_out_CS_D                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V13      ; 52         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 57         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 58         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 67         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 68         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 70         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                             ;
+--------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                 ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                       ; Library Name ;
+--------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------+--------------+
; |top                                       ; 236 (39)    ; 97 (20)                   ; 0 (0)         ; 6144        ; 2    ; 0            ; 0       ; 0         ; 0         ; 54   ; 0            ; 139 (19)     ; 8 (0)             ; 89 (20)          ; |top                                                                                                      ; work         ;
;    |ALU:u_ALU|                             ; 53 (53)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 10 (10)          ; |top|ALU:u_ALU                                                                                            ; work         ;
;    |DATARAM_RAM_8_256:u_DATARAM_RAM_8_256| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|DATARAM_RAM_8_256:u_DATARAM_RAM_8_256                                                                ; work         ;
;       |altsyncram:altsyncram_component|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component                                ; work         ;
;          |altsyncram_l6g1:auto_generated|  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component|altsyncram_l6g1:auto_generated ; work         ;
;    |PC_counter:u_PC_counter|               ; 11 (11)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 9 (9)            ; |top|PC_counter:u_PC_counter                                                                              ; work         ;
;    |PROGRAM_RAM:u_PROGRAM_RAM|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|PROGRAM_RAM:u_PROGRAM_RAM                                                                            ; work         ;
;       |altsyncram:altsyncram_component|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component                                            ; work         ;
;          |altsyncram_7lf1:auto_generated|  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated             ; work         ;
;    |addr_reg:u_addr_reg|                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |top|addr_reg:u_addr_reg                                                                                  ; work         ;
;    |micro_Rom_wire:u_micro|                ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 13 (13)          ; |top|micro_Rom_wire:u_micro                                                                               ; work         ;
;    |p_test:u_p_test|                       ; 41 (41)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 22 (22)      ; 2 (2)             ; 17 (17)          ; |top|p_test:u_p_test                                                                                      ; work         ;
;    |register_stack:u_register_stack|       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 26 (26)          ; |top|register_stack:u_register_stack                                                                      ; work         ;
;    |the_mux_switch_1:u_the_mux_switch_1|   ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 15 (15)          ; |top|the_mux_switch_1:u_the_mux_switch_1                                                                  ; work         ;
;    |the_mux_switch_2:u_the_mux_switch_2|   ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 6 (6)            ; |top|the_mux_switch_2:u_the_mux_switch_2                                                                  ; work         ;
;    |tristimulus_8:u_ADDR_tristimulus_8|    ; 34 (34)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 7 (7)            ; |top|tristimulus_8:u_ADDR_tristimulus_8                                                                   ; work         ;
+--------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                     ;
+-------------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name                    ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------------------+----------+---------------+---------------+-----------------------+-----+------+
; PROGREM_SRAM_out_CS_D   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; DATA_RAM_SRAM_out_CS_D  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; out_to_wave[0]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_to_wave[1]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_to_wave[2]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_to_wave[3]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_to_wave[4]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_to_wave[5]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_to_wave[6]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_to_wave[7]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_RAM_OUT_DIN[0]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DATA_RAM_OUT_DIN[1]     ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; DATA_RAM_OUT_DIN[2]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DATA_RAM_OUT_DIN[3]     ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; DATA_RAM_OUT_DIN[4]     ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; DATA_RAM_OUT_DIN[5]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DATA_RAM_OUT_DIN[6]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DATA_RAM_OUT_DIN[7]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DATA_RAM_out_WD         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clk                     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; DATA_RAM_OUT_ADDR[0]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DATA_RAM_OUT_ADDR[1]    ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; DATA_RAM_OUT_ADDR[2]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DATA_RAM_OUT_ADDR[3]    ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; DATA_RAM_OUT_ADDR[4]    ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; DATA_RAM_OUT_ADDR[5]    ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; DATA_RAM_OUT_ADDR[6]    ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; DATA_RAM_OUT_ADDR[7]    ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; rst_n                   ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; PROGREM_WD              ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; PROGREM_DIN[10]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; PROGREM_RAM_OUT_ADDR[0] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; PROGREM_RAM_OUT_ADDR[1] ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; PROGREM_RAM_OUT_ADDR[2] ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; PROGREM_RAM_OUT_ADDR[3] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; PROGREM_RAM_OUT_ADDR[4] ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; PROGREM_RAM_OUT_ADDR[5] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; PROGREM_RAM_OUT_ADDR[6] ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; PROGREM_RAM_OUT_ADDR[7] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; PROGREM_DIN[11]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; PROGREM_DIN[14]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; PROGREM_DIN[15]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; PROGREM_DIN[12]         ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; PROGREM_DIN[13]         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; PROGREM_DIN[0]          ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; PROGREM_DIN[1]          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; PROGREM_DIN[2]          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; PROGREM_DIN[3]          ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; PROGREM_DIN[4]          ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; PROGREM_DIN[5]          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; PROGREM_DIN[6]          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; PROGREM_DIN[7]          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; PROGREM_DIN[9]          ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; PROGREM_DIN[8]          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+-------------------------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                             ;
+--------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                          ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------------+-------------------+---------+
; PROGREM_SRAM_out_CS_D                                                                                        ;                   ;         ;
; DATA_RAM_SRAM_out_CS_D                                                                                       ;                   ;         ;
; DATA_RAM_OUT_DIN[0]                                                                                          ;                   ;         ;
;      - tristimulus_8:u_ADDR_tristimulus_8|out[0]~25                                                          ; 1                 ; 6       ;
; DATA_RAM_OUT_DIN[1]                                                                                          ;                   ;         ;
;      - tristimulus_8:u_ADDR_tristimulus_8|out[1]~30                                                          ; 0                 ; 6       ;
; DATA_RAM_OUT_DIN[2]                                                                                          ;                   ;         ;
;      - tristimulus_8:u_ADDR_tristimulus_8|out[2]~33                                                          ; 1                 ; 6       ;
; DATA_RAM_OUT_DIN[3]                                                                                          ;                   ;         ;
;      - tristimulus_8:u_ADDR_tristimulus_8|out[3]~36                                                          ; 0                 ; 6       ;
; DATA_RAM_OUT_DIN[4]                                                                                          ;                   ;         ;
;      - tristimulus_8:u_ADDR_tristimulus_8|out[4]~39                                                          ; 0                 ; 6       ;
; DATA_RAM_OUT_DIN[5]                                                                                          ;                   ;         ;
;      - tristimulus_8:u_ADDR_tristimulus_8|out[5]~42                                                          ; 0                 ; 6       ;
; DATA_RAM_OUT_DIN[6]                                                                                          ;                   ;         ;
;      - tristimulus_8:u_ADDR_tristimulus_8|out[6]~45                                                          ; 0                 ; 6       ;
; DATA_RAM_OUT_DIN[7]                                                                                          ;                   ;         ;
;      - tristimulus_8:u_ADDR_tristimulus_8|out[7]~48                                                          ; 0                 ; 6       ;
; DATA_RAM_out_WD                                                                                              ;                   ;         ;
;      - DATA_WD~0                                                                                             ; 0                 ; 6       ;
; clk                                                                                                          ;                   ;         ;
; DATA_RAM_OUT_ADDR[0]                                                                                         ;                   ;         ;
;      - ABUSD[0]~0                                                                                            ; 0                 ; 6       ;
; DATA_RAM_OUT_ADDR[1]                                                                                         ;                   ;         ;
;      - ABUSD[1]~1                                                                                            ; 0                 ; 6       ;
; DATA_RAM_OUT_ADDR[2]                                                                                         ;                   ;         ;
;      - ABUSD[2]~2                                                                                            ; 1                 ; 6       ;
; DATA_RAM_OUT_ADDR[3]                                                                                         ;                   ;         ;
;      - ABUSD[3]~3                                                                                            ; 1                 ; 6       ;
; DATA_RAM_OUT_ADDR[4]                                                                                         ;                   ;         ;
;      - ABUSD[4]~4                                                                                            ; 0                 ; 6       ;
; DATA_RAM_OUT_ADDR[5]                                                                                         ;                   ;         ;
;      - ABUSD[5]~5                                                                                            ; 0                 ; 6       ;
; DATA_RAM_OUT_ADDR[6]                                                                                         ;                   ;         ;
;      - ABUSD[6]~6                                                                                            ; 1                 ; 6       ;
; DATA_RAM_OUT_ADDR[7]                                                                                         ;                   ;         ;
;      - ABUSD[7]~7                                                                                            ; 0                 ; 6       ;
; rst_n                                                                                                        ;                   ;         ;
; PROGREM_WD                                                                                                   ;                   ;         ;
;      - PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
; PROGREM_DIN[10]                                                                                              ;                   ;         ;
;      - PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
; PROGREM_RAM_OUT_ADDR[0]                                                                                      ;                   ;         ;
;      - ABUSI[0]~0                                                                                            ; 0                 ; 6       ;
; PROGREM_RAM_OUT_ADDR[1]                                                                                      ;                   ;         ;
;      - ABUSI[1]~1                                                                                            ; 0                 ; 6       ;
; PROGREM_RAM_OUT_ADDR[2]                                                                                      ;                   ;         ;
;      - ABUSI[2]~2                                                                                            ; 1                 ; 6       ;
; PROGREM_RAM_OUT_ADDR[3]                                                                                      ;                   ;         ;
;      - ABUSI[3]~3                                                                                            ; 1                 ; 6       ;
; PROGREM_RAM_OUT_ADDR[4]                                                                                      ;                   ;         ;
;      - ABUSI[4]~4                                                                                            ; 0                 ; 6       ;
; PROGREM_RAM_OUT_ADDR[5]                                                                                      ;                   ;         ;
;      - ABUSI[5]~5                                                                                            ; 0                 ; 6       ;
; PROGREM_RAM_OUT_ADDR[6]                                                                                      ;                   ;         ;
;      - ABUSI[6]~6                                                                                            ; 0                 ; 6       ;
; PROGREM_RAM_OUT_ADDR[7]                                                                                      ;                   ;         ;
;      - ABUSI[7]~7                                                                                            ; 0                 ; 6       ;
; PROGREM_DIN[11]                                                                                              ;                   ;         ;
;      - PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
; PROGREM_DIN[14]                                                                                              ;                   ;         ;
;      - always0~2                                                                                             ; 0                 ; 6       ;
;      - PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
; PROGREM_DIN[15]                                                                                              ;                   ;         ;
;      - always0~2                                                                                             ; 0                 ; 6       ;
;      - PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
; PROGREM_DIN[12]                                                                                              ;                   ;         ;
;      - always0~2                                                                                             ; 0                 ; 6       ;
;      - PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
; PROGREM_DIN[13]                                                                                              ;                   ;         ;
;      - always0~2                                                                                             ; 1                 ; 6       ;
;      - PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
; PROGREM_DIN[0]                                                                                               ;                   ;         ;
;      - PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
; PROGREM_DIN[1]                                                                                               ;                   ;         ;
;      - PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
; PROGREM_DIN[2]                                                                                               ;                   ;         ;
;      - PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
; PROGREM_DIN[3]                                                                                               ;                   ;         ;
;      - PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
; PROGREM_DIN[4]                                                                                               ;                   ;         ;
;      - PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
; PROGREM_DIN[5]                                                                                               ;                   ;         ;
;      - PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
; PROGREM_DIN[6]                                                                                               ;                   ;         ;
;      - PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
; PROGREM_DIN[7]                                                                                               ;                   ;         ;
;      - PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
; PROGREM_DIN[9]                                                                                               ;                   ;         ;
;      - PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
; PROGREM_DIN[8]                                                                                               ;                   ;         ;
;      - PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
+--------------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                            ;
+----------------------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; Name                                         ; Location           ; Fan-Out ; Usage         ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; DATA_RD                                      ; FF_X39_Y30_N13     ; 1       ; Read enable   ; no     ; --                   ; --               ; --                        ;
; DATA_WD~0                                    ; LCCOMB_X39_Y32_N14 ; 1       ; Write enable  ; no     ; --                   ; --               ; --                        ;
; LDAR                                         ; FF_X37_Y31_N11     ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; PC_counter:u_PC_counter|ABUSI~10             ; LCCOMB_X41_Y33_N22 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; PC_counter:u_PC_counter|always0~0            ; LCCOMB_X41_Y33_N16 ; 8       ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; PROGREM_RD                                   ; FF_X39_Y31_N15     ; 1       ; Read enable   ; no     ; --                   ; --               ; --                        ;
; PROGREM_WD                                   ; PIN_G16            ; 1       ; Write enable  ; no     ; --                   ; --               ; --                        ;
; clk                                          ; PIN_M10            ; 99      ; Clock         ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; micro_addr[2]                                ; FF_X39_Y30_N1      ; 23      ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; micro_addr[4]                                ; FF_X37_Y31_N31     ; 16      ; Sync. clear   ; no     ; --                   ; --               ; --                        ;
; register_stack:u_register_stack|Decoder0~0   ; LCCOMB_X42_Y31_N4  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; register_stack:u_register_stack|Decoder0~1   ; LCCOMB_X42_Y31_N10 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; register_stack:u_register_stack|Decoder0~2   ; LCCOMB_X42_Y31_N22 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; register_stack:u_register_stack|Decoder0~3   ; LCCOMB_X42_Y31_N14 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; rst_n                                        ; PIN_M9             ; 97      ; Async. clear  ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; tristimulus_8:u_ADDR_tristimulus_8|out[0]~28 ; LCCOMB_X43_Y33_N24 ; 8       ; Output enable ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                             ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk   ; PIN_M10  ; 99      ; 27                                   ; Global Clock         ; GCLK17           ; --                        ;
; rst_n ; PIN_M9   ; 97      ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                       ;
+-------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                        ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------+---------+
; state_big.START                                                                                             ; 54      ;
; micro_addr[3]                                                                                               ; 26      ;
; micro_addr[1]                                                                                               ; 23      ;
; micro_addr[2]                                                                                               ; 23      ;
; micro_addr[0]                                                                                               ; 16      ;
; micro_addr[4]                                                                                               ; 16      ;
; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[8]             ; 16      ;
; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[9]             ; 16      ;
; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[10]            ; 13      ;
; ALU:u_ALU|alu_b[4]~0                                                                                        ; 12      ;
; ALU:u_ALU|ZF~2                                                                                              ; 12      ;
; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[11]            ; 11      ;
; tristimulus_8:u_ADDR_tristimulus_8|out[0]~27                                                                ; 9       ;
; ADDR_B                                                                                                      ; 9       ;
; RG_B                                                                                                        ; 9       ;
; DATA_RAM_B                                                                                                  ; 9       ;
; ALU_B                                                                                                       ; 9       ;
; PC_counter:u_PC_counter|ABUSI~10                                                                            ; 8       ;
; PC_counter:u_PC_counter|always0~0                                                                           ; 8       ;
; LDAR                                                                                                        ; 8       ;
; register_stack:u_register_stack|Decoder0~3                                                                  ; 8       ;
; register_stack:u_register_stack|Decoder0~2                                                                  ; 8       ;
; register_stack:u_register_stack|Decoder0~1                                                                  ; 8       ;
; register_stack:u_register_stack|Decoder0~0                                                                  ; 8       ;
; tristimulus_8:u_ADDR_tristimulus_8|out[0]~28                                                                ; 8       ;
; tristimulus_8:u_ADDR_tristimulus_8|out[7]~57                                                                ; 7       ;
; tristimulus_8:u_ADDR_tristimulus_8|out[6]~56                                                                ; 7       ;
; tristimulus_8:u_ADDR_tristimulus_8|out[5]~55                                                                ; 7       ;
; tristimulus_8:u_ADDR_tristimulus_8|out[4]~54                                                                ; 7       ;
; tristimulus_8:u_ADDR_tristimulus_8|out[3]~53                                                                ; 7       ;
; tristimulus_8:u_ADDR_tristimulus_8|out[2]~52                                                                ; 7       ;
; tristimulus_8:u_ADDR_tristimulus_8|out[1]~51                                                                ; 7       ;
; tristimulus_8:u_ADDR_tristimulus_8|out[0]~50                                                                ; 7       ;
; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[12]            ; 7       ;
; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[13]            ; 7       ;
; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[14]            ; 7       ;
; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[15]            ; 7       ;
; sub                                                                                                         ; 6       ;
; micro_Rom_wire:u_micro|Equal2~0                                                                             ; 5       ;
; micro_Rom_wire:u_micro|Equal0~0                                                                             ; 5       ;
; inc                                                                                                         ; 5       ;
; ALU:u_ALU|alu_b[7]                                                                                          ; 5       ;
; ALU:u_ALU|ZF                                                                                                ; 4       ;
; LDPI                                                                                                        ; 4       ;
; the_mux_switch_1:u_the_mux_switch_1|Mux0~1                                                                  ; 4       ;
; the_mux_switch_1:u_the_mux_switch_1|Mux1~1                                                                  ; 4       ;
; the_mux_switch_1:u_the_mux_switch_1|Mux2~1                                                                  ; 4       ;
; the_mux_switch_1:u_the_mux_switch_1|Mux3~1                                                                  ; 4       ;
; the_mux_switch_1:u_the_mux_switch_1|Mux4~1                                                                  ; 4       ;
; the_mux_switch_1:u_the_mux_switch_1|Mux5~1                                                                  ; 4       ;
; the_mux_switch_1:u_the_mux_switch_1|Mux6~1                                                                  ; 4       ;
; the_mux_switch_1:u_the_mux_switch_1|Mux7~1                                                                  ; 4       ;
; micro_Rom_wire:u_micro|micro_op[6]~23                                                                       ; 3       ;
; micro_Rom_wire:u_micro|Equal1~0                                                                             ; 3       ;
; micro_Rom_wire:u_micro|micro_op[9]~8                                                                        ; 3       ;
; LDPC                                                                                                        ; 3       ;
; LOAD                                                                                                        ; 3       ;
; dec                                                                                                         ; 3       ;
; PROGREM_DIN[13]~input                                                                                       ; 2       ;
; PROGREM_DIN[12]~input                                                                                       ; 2       ;
; PROGREM_DIN[15]~input                                                                                       ; 2       ;
; PROGREM_DIN[14]~input                                                                                       ; 2       ;
; micro_Rom_wire:u_micro|Equal0~1                                                                             ; 2       ;
; micro_Rom_wire:u_micro|micro_op[11]~24                                                                      ; 2       ;
; p_test:u_p_test|output_micro_op[2]~4                                                                        ; 2       ;
; p_test:u_p_test|output_micro_op[2]~2                                                                        ; 2       ;
; p_test:u_p_test|output_micro_op[2]~0                                                                        ; 2       ;
; p_test:u_p_test|Mux10~0                                                                                     ; 2       ;
; micro_Rom_wire:u_micro|Equal5~0                                                                             ; 2       ;
; micro_Rom_wire:u_micro|micro_op[25]~15                                                                      ; 2       ;
; micro_Rom_wire:u_micro|micro_op[15]~9                                                                       ; 2       ;
; PC_counter:u_PC_counter|count                                                                               ; 2       ;
; tristimulus_8:u_ADDR_tristimulus_8|out[7]~49                                                                ; 2       ;
; register_stack:u_register_stack|out_R3[7]                                                                   ; 2       ;
; register_stack:u_register_stack|out_R0[7]                                                                   ; 2       ;
; register_stack:u_register_stack|out_R2[7]                                                                   ; 2       ;
; register_stack:u_register_stack|out_R1[7]                                                                   ; 2       ;
; tristimulus_8:u_ADDR_tristimulus_8|out[6]~46                                                                ; 2       ;
; register_stack:u_register_stack|out_R3[6]                                                                   ; 2       ;
; register_stack:u_register_stack|out_R0[6]                                                                   ; 2       ;
; register_stack:u_register_stack|out_R1[6]                                                                   ; 2       ;
; register_stack:u_register_stack|out_R2[6]                                                                   ; 2       ;
; ALU:u_ALU|alu_b[6]                                                                                          ; 2       ;
; tristimulus_8:u_ADDR_tristimulus_8|out[5]~43                                                                ; 2       ;
; register_stack:u_register_stack|out_R3[5]                                                                   ; 2       ;
; register_stack:u_register_stack|out_R0[5]                                                                   ; 2       ;
; register_stack:u_register_stack|out_R2[5]                                                                   ; 2       ;
; register_stack:u_register_stack|out_R1[5]                                                                   ; 2       ;
; ALU:u_ALU|alu_b[5]                                                                                          ; 2       ;
; tristimulus_8:u_ADDR_tristimulus_8|out[4]~40                                                                ; 2       ;
; register_stack:u_register_stack|out_R3[4]                                                                   ; 2       ;
; register_stack:u_register_stack|out_R0[4]                                                                   ; 2       ;
; register_stack:u_register_stack|out_R1[4]                                                                   ; 2       ;
; register_stack:u_register_stack|out_R2[4]                                                                   ; 2       ;
; ALU:u_ALU|alu_b[4]                                                                                          ; 2       ;
; tristimulus_8:u_ADDR_tristimulus_8|out[3]~37                                                                ; 2       ;
; register_stack:u_register_stack|out_R3[3]                                                                   ; 2       ;
; register_stack:u_register_stack|out_R0[3]                                                                   ; 2       ;
; register_stack:u_register_stack|out_R2[3]                                                                   ; 2       ;
; register_stack:u_register_stack|out_R1[3]                                                                   ; 2       ;
; ALU:u_ALU|alu_b[3]                                                                                          ; 2       ;
; tristimulus_8:u_ADDR_tristimulus_8|out[2]~34                                                                ; 2       ;
; register_stack:u_register_stack|out_R3[2]                                                                   ; 2       ;
; register_stack:u_register_stack|out_R0[2]                                                                   ; 2       ;
; register_stack:u_register_stack|out_R1[2]                                                                   ; 2       ;
; register_stack:u_register_stack|out_R2[2]                                                                   ; 2       ;
; ALU:u_ALU|alu_b[2]                                                                                          ; 2       ;
; tristimulus_8:u_ADDR_tristimulus_8|out[1]~31                                                                ; 2       ;
; register_stack:u_register_stack|out_R3[1]                                                                   ; 2       ;
; register_stack:u_register_stack|out_R0[1]                                                                   ; 2       ;
; register_stack:u_register_stack|out_R2[1]                                                                   ; 2       ;
; register_stack:u_register_stack|out_R1[1]                                                                   ; 2       ;
; ALU:u_ALU|alu_b[1]                                                                                          ; 2       ;
; tristimulus_8:u_ADDR_tristimulus_8|out[0]~26                                                                ; 2       ;
; register_stack:u_register_stack|out_R0[0]                                                                   ; 2       ;
; register_stack:u_register_stack|out_R2[0]                                                                   ; 2       ;
; register_stack:u_register_stack|out_R1[0]                                                                   ; 2       ;
; register_stack:u_register_stack|out_R3[0]                                                                   ; 2       ;
; ALU:u_ALU|alu_b[0]                                                                                          ; 2       ;
; ALU:u_ALU|Add1~14                                                                                           ; 2       ;
; ALU:u_ALU|Add3~14                                                                                           ; 2       ;
; ALU:u_ALU|Add4~14                                                                                           ; 2       ;
; ALU:u_ALU|Add1~12                                                                                           ; 2       ;
; ALU:u_ALU|Add4~12                                                                                           ; 2       ;
; ALU:u_ALU|Add3~12                                                                                           ; 2       ;
; ALU:u_ALU|Add1~10                                                                                           ; 2       ;
; ALU:u_ALU|Add3~10                                                                                           ; 2       ;
; ALU:u_ALU|Add4~10                                                                                           ; 2       ;
; ALU:u_ALU|Add1~8                                                                                            ; 2       ;
; ALU:u_ALU|Add4~8                                                                                            ; 2       ;
; ALU:u_ALU|Add3~8                                                                                            ; 2       ;
; ALU:u_ALU|Add1~6                                                                                            ; 2       ;
; ALU:u_ALU|Add3~6                                                                                            ; 2       ;
; ALU:u_ALU|Add4~6                                                                                            ; 2       ;
; ALU:u_ALU|Add1~4                                                                                            ; 2       ;
; ALU:u_ALU|Add4~4                                                                                            ; 2       ;
; ALU:u_ALU|Add3~4                                                                                            ; 2       ;
; ALU:u_ALU|Add1~2                                                                                            ; 2       ;
; ALU:u_ALU|Add3~2                                                                                            ; 2       ;
; ALU:u_ALU|Add4~2                                                                                            ; 2       ;
; PC_counter:u_PC_counter|ABUSI[7]                                                                            ; 2       ;
; PC_counter:u_PC_counter|ABUSI[6]                                                                            ; 2       ;
; PC_counter:u_PC_counter|ABUSI[5]                                                                            ; 2       ;
; PC_counter:u_PC_counter|ABUSI[4]                                                                            ; 2       ;
; PC_counter:u_PC_counter|ABUSI[3]                                                                            ; 2       ;
; PC_counter:u_PC_counter|ABUSI[2]                                                                            ; 2       ;
; PC_counter:u_PC_counter|ABUSI[1]                                                                            ; 2       ;
; PC_counter:u_PC_counter|ABUSI[0]                                                                            ; 2       ;
; ALU:u_ALU|Add1~0                                                                                            ; 2       ;
; ALU:u_ALU|Add4~0                                                                                            ; 2       ;
; ALU:u_ALU|Add3~0                                                                                            ; 2       ;
; PROGREM_DIN[8]~input                                                                                        ; 1       ;
; PROGREM_DIN[9]~input                                                                                        ; 1       ;
; PROGREM_DIN[7]~input                                                                                        ; 1       ;
; PROGREM_DIN[6]~input                                                                                        ; 1       ;
; PROGREM_DIN[5]~input                                                                                        ; 1       ;
; PROGREM_DIN[4]~input                                                                                        ; 1       ;
; PROGREM_DIN[3]~input                                                                                        ; 1       ;
; PROGREM_DIN[2]~input                                                                                        ; 1       ;
; PROGREM_DIN[1]~input                                                                                        ; 1       ;
; PROGREM_DIN[0]~input                                                                                        ; 1       ;
; PROGREM_DIN[11]~input                                                                                       ; 1       ;
; PROGREM_RAM_OUT_ADDR[7]~input                                                                               ; 1       ;
; PROGREM_RAM_OUT_ADDR[6]~input                                                                               ; 1       ;
; PROGREM_RAM_OUT_ADDR[5]~input                                                                               ; 1       ;
; PROGREM_RAM_OUT_ADDR[4]~input                                                                               ; 1       ;
; PROGREM_RAM_OUT_ADDR[3]~input                                                                               ; 1       ;
; PROGREM_RAM_OUT_ADDR[2]~input                                                                               ; 1       ;
; PROGREM_RAM_OUT_ADDR[1]~input                                                                               ; 1       ;
; PROGREM_RAM_OUT_ADDR[0]~input                                                                               ; 1       ;
; PROGREM_DIN[10]~input                                                                                       ; 1       ;
; PROGREM_WD~input                                                                                            ; 1       ;
; DATA_RAM_OUT_ADDR[7]~input                                                                                  ; 1       ;
; DATA_RAM_OUT_ADDR[6]~input                                                                                  ; 1       ;
; DATA_RAM_OUT_ADDR[5]~input                                                                                  ; 1       ;
; DATA_RAM_OUT_ADDR[4]~input                                                                                  ; 1       ;
; DATA_RAM_OUT_ADDR[3]~input                                                                                  ; 1       ;
; DATA_RAM_OUT_ADDR[2]~input                                                                                  ; 1       ;
; DATA_RAM_OUT_ADDR[1]~input                                                                                  ; 1       ;
; DATA_RAM_OUT_ADDR[0]~input                                                                                  ; 1       ;
; DATA_RAM_out_WD~input                                                                                       ; 1       ;
; DATA_RAM_OUT_DIN[7]~input                                                                                   ; 1       ;
; DATA_RAM_OUT_DIN[6]~input                                                                                   ; 1       ;
; DATA_RAM_OUT_DIN[5]~input                                                                                   ; 1       ;
; DATA_RAM_OUT_DIN[4]~input                                                                                   ; 1       ;
; DATA_RAM_OUT_DIN[3]~input                                                                                   ; 1       ;
; DATA_RAM_OUT_DIN[2]~input                                                                                   ; 1       ;
; DATA_RAM_OUT_DIN[1]~input                                                                                   ; 1       ;
; DATA_RAM_OUT_DIN[0]~input                                                                                   ; 1       ;
; p_test:u_p_test|Mux9~9                                                                                      ; 1       ;
; p_test:u_p_test|Mux9~3                                                                                      ; 1       ;
; micro_Rom_wire:u_micro|Equal1~1                                                                             ; 1       ;
; p_test:u_p_test|output_micro_op[2]~5                                                                        ; 1       ;
; micro_Rom_wire:u_micro|micro_op~26                                                                          ; 1       ;
; ALU:u_ALU|ZF~13                                                                                             ; 1       ;
; micro_Rom_wire:u_micro|micro_op[13]~25                                                                      ; 1       ;
; ALU:u_ALU|ZF~12                                                                                             ; 1       ;
; ALU:u_ALU|ZF~11                                                                                             ; 1       ;
; ALU:u_ALU|ZF~10                                                                                             ; 1       ;
; ALU:u_ALU|ZF~9                                                                                              ; 1       ;
; ALU:u_ALU|ZF~8                                                                                              ; 1       ;
; ALU:u_ALU|ZF~7                                                                                              ; 1       ;
; ALU:u_ALU|ZF~6                                                                                              ; 1       ;
; ALU:u_ALU|ZF~5                                                                                              ; 1       ;
; ALU:u_ALU|ZF~4                                                                                              ; 1       ;
; ALU:u_ALU|ZF~3                                                                                              ; 1       ;
; micro_Rom_wire:u_micro|Equal2~1                                                                             ; 1       ;
; p_test:u_p_test|Mux9~8                                                                                      ; 1       ;
; p_test:u_p_test|Mux9~7                                                                                      ; 1       ;
; p_test:u_p_test|Mux9~6                                                                                      ; 1       ;
; p_test:u_p_test|Mux8~3                                                                                      ; 1       ;
; p_test:u_p_test|output_micro_op[2]~3                                                                        ; 1       ;
; p_test:u_p_test|Mux8~2                                                                                      ; 1       ;
; p_test:u_p_test|Mux8~1                                                                                      ; 1       ;
; p_test:u_p_test|Mux8~0                                                                                      ; 1       ;
; p_test:u_p_test|output_micro_op[2]~1                                                                        ; 1       ;
; p_test:u_p_test|Mux7~2                                                                                      ; 1       ;
; p_test:u_p_test|Mux10~4                                                                                     ; 1       ;
; p_test:u_p_test|Mux10~3                                                                                     ; 1       ;
; p_test:u_p_test|Mux10~2                                                                                     ; 1       ;
; p_test:u_p_test|Mux4~0                                                                                      ; 1       ;
; p_test:u_p_test|Mux10~1                                                                                     ; 1       ;
; p_test:u_p_test|Mux6~0                                                                                      ; 1       ;
; p_test:u_p_test|Mux0~0                                                                                      ; 1       ;
; p_test:u_p_test|Mux7~1                                                                                      ; 1       ;
; p_test:u_p_test|Mux7~0                                                                                      ; 1       ;
; p_test:u_p_test|Mux1~0                                                                                      ; 1       ;
; micro_Rom_wire:u_micro|micro_op[18]~22                                                                      ; 1       ;
; LDPC~0                                                                                                      ; 1       ;
; p_test:u_p_test|output_micro_op[21]                                                                         ; 1       ;
; LOAD~0                                                                                                      ; 1       ;
; p_test:u_p_test|output_micro_op[22]                                                                         ; 1       ;
; PC_counter:u_PC_counter|count~0                                                                             ; 1       ;
; micro_Rom_wire:u_micro|micro_op[20]~21                                                                      ; 1       ;
; micro_Rom_wire:u_micro|micro_op[17]~20                                                                      ; 1       ;
; micro_Rom_wire:u_micro|micro_op[17]~19                                                                      ; 1       ;
; micro_addr~4                                                                                                ; 1       ;
; p_test:u_p_test|output_micro_op[1]                                                                          ; 1       ;
; micro_addr~3                                                                                                ; 1       ;
; p_test:u_p_test|output_micro_op[2]                                                                          ; 1       ;
; micro_addr~2                                                                                                ; 1       ;
; p_test:u_p_test|output_micro_op[0]                                                                          ; 1       ;
; micro_addr~1                                                                                                ; 1       ;
; p_test:u_p_test|output_micro_op[4]                                                                          ; 1       ;
; micro_addr~0                                                                                                ; 1       ;
; p_test:u_p_test|output_micro_op[3]                                                                          ; 1       ;
; micro_Rom_wire:u_micro|micro_op[14]~18                                                                      ; 1       ;
; micro_Rom_wire:u_micro|micro_op[15]~17                                                                      ; 1       ;
; LDAR~0                                                                                                      ; 1       ;
; micro_Rom_wire:u_micro|micro_op[25]~16                                                                      ; 1       ;
; micro_Rom_wire:u_micro|micro_op[11]~14                                                                      ; 1       ;
; micro_Rom_wire:u_micro|micro_op~13                                                                          ; 1       ;
; micro_Rom_wire:u_micro|micro_op[20]~12                                                                      ; 1       ;
; micro_Rom_wire:u_micro|micro_op[9]~11                                                                       ; 1       ;
; micro_Rom_wire:u_micro|micro_op[9]~10                                                                       ; 1       ;
; PROGREM_RD~0                                                                                                ; 1       ;
; p_test:u_p_test|output_micro_op[20]                                                                         ; 1       ;
; LDPI~0                                                                                                      ; 1       ;
; p_test:u_p_test|output_micro_op[17]                                                                         ; 1       ;
; micro_Rom_wire:u_micro|micro_op[10]~7                                                                       ; 1       ;
; micro_Rom_wire:u_micro|micro_op[12]~6                                                                       ; 1       ;
; dec~0                                                                                                       ; 1       ;
; p_test:u_p_test|output_micro_op[13]                                                                         ; 1       ;
; inc~0                                                                                                       ; 1       ;
; p_test:u_p_test|output_micro_op[14]                                                                         ; 1       ;
; sub~0                                                                                                       ; 1       ;
; p_test:u_p_test|output_micro_op[15]                                                                         ; 1       ;
; DATA_RD~0                                                                                                   ; 1       ;
; p_test:u_p_test|output_micro_op[24]                                                                         ; 1       ;
; DATA_RAM_IN_WD~0                                                                                            ; 1       ;
; p_test:u_p_test|output_micro_op[25]                                                                         ; 1       ;
; ALU:u_ALU|SF~1                                                                                              ; 1       ;
; the_mux_switch_2:u_the_mux_switch_2|Mux0~1                                                                  ; 1       ;
; the_mux_switch_2:u_the_mux_switch_2|Mux0~0                                                                  ; 1       ;
; ALU:u_ALU|SF~0                                                                                              ; 1       ;
; ALU:u_ALU|alu_b~14                                                                                          ; 1       ;
; the_mux_switch_2:u_the_mux_switch_2|Mux1~1                                                                  ; 1       ;
; the_mux_switch_2:u_the_mux_switch_2|Mux1~0                                                                  ; 1       ;
; ALU:u_ALU|alu_b~13                                                                                          ; 1       ;
; ALU:u_ALU|alu_b~12                                                                                          ; 1       ;
; the_mux_switch_2:u_the_mux_switch_2|Mux2~1                                                                  ; 1       ;
; the_mux_switch_2:u_the_mux_switch_2|Mux2~0                                                                  ; 1       ;
; ALU:u_ALU|alu_b~11                                                                                          ; 1       ;
; ALU:u_ALU|alu_b~10                                                                                          ; 1       ;
; the_mux_switch_2:u_the_mux_switch_2|Mux3~1                                                                  ; 1       ;
; the_mux_switch_2:u_the_mux_switch_2|Mux3~0                                                                  ; 1       ;
; ALU:u_ALU|alu_b~9                                                                                           ; 1       ;
; ALU:u_ALU|alu_b~8                                                                                           ; 1       ;
; the_mux_switch_2:u_the_mux_switch_2|Mux4~1                                                                  ; 1       ;
; the_mux_switch_2:u_the_mux_switch_2|Mux4~0                                                                  ; 1       ;
; ALU:u_ALU|alu_b~7                                                                                           ; 1       ;
; ALU:u_ALU|alu_b~6                                                                                           ; 1       ;
; the_mux_switch_2:u_the_mux_switch_2|Mux5~1                                                                  ; 1       ;
; the_mux_switch_2:u_the_mux_switch_2|Mux5~0                                                                  ; 1       ;
; ALU:u_ALU|alu_b~5                                                                                           ; 1       ;
; ALU:u_ALU|alu_b~4                                                                                           ; 1       ;
; the_mux_switch_2:u_the_mux_switch_2|Mux6~1                                                                  ; 1       ;
; the_mux_switch_2:u_the_mux_switch_2|Mux6~0                                                                  ; 1       ;
; ALU:u_ALU|alu_b~3                                                                                           ; 1       ;
; ADDR_B~0                                                                                                    ; 1       ;
; p_test:u_p_test|output_micro_op[11]                                                                         ; 1       ;
; RG_B~0                                                                                                      ; 1       ;
; p_test:u_p_test|output_micro_op[9]                                                                          ; 1       ;
; state_big~8                                                                                                 ; 1       ;
; always0~2                                                                                                   ; 1       ;
; state_big~7                                                                                                 ; 1       ;
; ABUSI[7]~7                                                                                                  ; 1       ;
; ABUSI[6]~6                                                                                                  ; 1       ;
; ABUSI[5]~5                                                                                                  ; 1       ;
; ABUSI[4]~4                                                                                                  ; 1       ;
; ABUSI[3]~3                                                                                                  ; 1       ;
; ABUSI[2]~2                                                                                                  ; 1       ;
; ABUSI[1]~1                                                                                                  ; 1       ;
; ABUSI[0]~0                                                                                                  ; 1       ;
; PROGREM_RD                                                                                                  ; 1       ;
; DATA_RAM_B~0                                                                                                ; 1       ;
; ALU_B~0                                                                                                     ; 1       ;
; p_test:u_p_test|output_micro_op[12]                                                                         ; 1       ;
; ALU:u_ALU|alu_b~2                                                                                           ; 1       ;
; the_mux_switch_2:u_the_mux_switch_2|Mux7~1                                                                  ; 1       ;
; the_mux_switch_2:u_the_mux_switch_2|Mux7~0                                                                  ; 1       ;
; ALU:u_ALU|alu_b~1                                                                                           ; 1       ;
; ABUSD[7]~7                                                                                                  ; 1       ;
; addr_reg:u_addr_reg|ABUSD[7]                                                                                ; 1       ;
; ABUSD[6]~6                                                                                                  ; 1       ;
; addr_reg:u_addr_reg|ABUSD[6]                                                                                ; 1       ;
; ABUSD[5]~5                                                                                                  ; 1       ;
; addr_reg:u_addr_reg|ABUSD[5]                                                                                ; 1       ;
; ABUSD[4]~4                                                                                                  ; 1       ;
; addr_reg:u_addr_reg|ABUSD[4]                                                                                ; 1       ;
; ABUSD[3]~3                                                                                                  ; 1       ;
; addr_reg:u_addr_reg|ABUSD[3]                                                                                ; 1       ;
; ABUSD[2]~2                                                                                                  ; 1       ;
; addr_reg:u_addr_reg|ABUSD[2]                                                                                ; 1       ;
; ABUSD[1]~1                                                                                                  ; 1       ;
; addr_reg:u_addr_reg|ABUSD[1]                                                                                ; 1       ;
; ABUSD[0]~0                                                                                                  ; 1       ;
; addr_reg:u_addr_reg|ABUSD[0]                                                                                ; 1       ;
; DATA_RD                                                                                                     ; 1       ;
; DATA_WD~0                                                                                                   ; 1       ;
; DATA_RAM_IN_WD                                                                                              ; 1       ;
; tristimulus_8:u_ADDR_tristimulus_8|out[7]~48                                                                ; 1       ;
; the_mux_switch_1:u_the_mux_switch_1|Mux0~0                                                                  ; 1       ;
; tristimulus_8:u_ADDR_tristimulus_8|out[7]~47                                                                ; 1       ;
; tristimulus_8:u_ADDR_tristimulus_8|out[6]~45                                                                ; 1       ;
; the_mux_switch_1:u_the_mux_switch_1|Mux1~0                                                                  ; 1       ;
; tristimulus_8:u_ADDR_tristimulus_8|out[6]~44                                                                ; 1       ;
; tristimulus_8:u_ADDR_tristimulus_8|out[5]~42                                                                ; 1       ;
; the_mux_switch_1:u_the_mux_switch_1|Mux2~0                                                                  ; 1       ;
; tristimulus_8:u_ADDR_tristimulus_8|out[5]~41                                                                ; 1       ;
; tristimulus_8:u_ADDR_tristimulus_8|out[4]~39                                                                ; 1       ;
; the_mux_switch_1:u_the_mux_switch_1|Mux3~0                                                                  ; 1       ;
; tristimulus_8:u_ADDR_tristimulus_8|out[4]~38                                                                ; 1       ;
; tristimulus_8:u_ADDR_tristimulus_8|out[3]~36                                                                ; 1       ;
; the_mux_switch_1:u_the_mux_switch_1|Mux4~0                                                                  ; 1       ;
; tristimulus_8:u_ADDR_tristimulus_8|out[3]~35                                                                ; 1       ;
; tristimulus_8:u_ADDR_tristimulus_8|out[2]~33                                                                ; 1       ;
; the_mux_switch_1:u_the_mux_switch_1|Mux5~0                                                                  ; 1       ;
; tristimulus_8:u_ADDR_tristimulus_8|out[2]~32                                                                ; 1       ;
; tristimulus_8:u_ADDR_tristimulus_8|out[1]~30                                                                ; 1       ;
; the_mux_switch_1:u_the_mux_switch_1|Mux6~0                                                                  ; 1       ;
; tristimulus_8:u_ADDR_tristimulus_8|out[1]~29                                                                ; 1       ;
; tristimulus_8:u_ADDR_tristimulus_8|out[0]~25                                                                ; 1       ;
; the_mux_switch_1:u_the_mux_switch_1|Mux7~0                                                                  ; 1       ;
; tristimulus_8:u_ADDR_tristimulus_8|out[0]~24                                                                ; 1       ;
; p_test:u_p_test|output_micro_op[18]                                                                         ; 1       ;
; PC_counter:u_PC_counter|ABUSI[7]~23                                                                         ; 1       ;
; PC_counter:u_PC_counter|ABUSI[6]~22                                                                         ; 1       ;
; PC_counter:u_PC_counter|ABUSI[6]~21                                                                         ; 1       ;
; PC_counter:u_PC_counter|ABUSI[5]~20                                                                         ; 1       ;
; PC_counter:u_PC_counter|ABUSI[5]~19                                                                         ; 1       ;
; PC_counter:u_PC_counter|ABUSI[4]~18                                                                         ; 1       ;
; PC_counter:u_PC_counter|ABUSI[4]~17                                                                         ; 1       ;
; PC_counter:u_PC_counter|ABUSI[3]~16                                                                         ; 1       ;
; PC_counter:u_PC_counter|ABUSI[3]~15                                                                         ; 1       ;
; PC_counter:u_PC_counter|ABUSI[2]~14                                                                         ; 1       ;
; PC_counter:u_PC_counter|ABUSI[2]~13                                                                         ; 1       ;
; PC_counter:u_PC_counter|ABUSI[1]~12                                                                         ; 1       ;
; PC_counter:u_PC_counter|ABUSI[1]~11                                                                         ; 1       ;
; PC_counter:u_PC_counter|ABUSI[0]~9                                                                          ; 1       ;
; PC_counter:u_PC_counter|ABUSI[0]~8                                                                          ; 1       ;
; ALU:u_ALU|Add1~13                                                                                           ; 1       ;
; ALU:u_ALU|Add4~13                                                                                           ; 1       ;
; ALU:u_ALU|Add3~13                                                                                           ; 1       ;
; ALU:u_ALU|Add1~11                                                                                           ; 1       ;
; ALU:u_ALU|Add3~11                                                                                           ; 1       ;
; ALU:u_ALU|Add4~11                                                                                           ; 1       ;
; ALU:u_ALU|Add1~9                                                                                            ; 1       ;
; ALU:u_ALU|Add4~9                                                                                            ; 1       ;
; ALU:u_ALU|Add3~9                                                                                            ; 1       ;
; ALU:u_ALU|Add1~7                                                                                            ; 1       ;
; ALU:u_ALU|Add3~7                                                                                            ; 1       ;
; ALU:u_ALU|Add4~7                                                                                            ; 1       ;
; ALU:u_ALU|Add1~5                                                                                            ; 1       ;
; ALU:u_ALU|Add4~5                                                                                            ; 1       ;
; ALU:u_ALU|Add3~5                                                                                            ; 1       ;
; ALU:u_ALU|Add1~3                                                                                            ; 1       ;
; ALU:u_ALU|Add3~3                                                                                            ; 1       ;
; ALU:u_ALU|Add4~3                                                                                            ; 1       ;
; p_test:u_p_test|output_micro_op[10]                                                                         ; 1       ;
; ALU:u_ALU|Add1~1                                                                                            ; 1       ;
; ALU:u_ALU|Add4~1                                                                                            ; 1       ;
; ALU:u_ALU|Add3~1                                                                                            ; 1       ;
; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[1]             ; 1       ;
; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[2]             ; 1       ;
; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[3]             ; 1       ;
; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[4]             ; 1       ;
; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[5]             ; 1       ;
; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[6]             ; 1       ;
; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[7]             ; 1       ;
; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|q_a[0]             ; 1       ;
; DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component|altsyncram_l6g1:auto_generated|q_a[1] ; 1       ;
; DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component|altsyncram_l6g1:auto_generated|q_a[2] ; 1       ;
; DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component|altsyncram_l6g1:auto_generated|q_a[3] ; 1       ;
; DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component|altsyncram_l6g1:auto_generated|q_a[4] ; 1       ;
; DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component|altsyncram_l6g1:auto_generated|q_a[5] ; 1       ;
; DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component|altsyncram_l6g1:auto_generated|q_a[6] ; 1       ;
; DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component|altsyncram_l6g1:auto_generated|q_a[7] ; 1       ;
; DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component|altsyncram_l6g1:auto_generated|q_a[0] ; 1       ;
+-------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+-----------------+-----------------+
; Name                                                                                                            ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+-----------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+-----------------+-----------------+
; DATARAM_RAM_8_256:u_DATARAM_RAM_8_256|altsyncram:altsyncram_component|altsyncram_l6g1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 2048 ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1    ; None ; M9K_X40_Y32_N0 ; Don't care           ; Old data        ; Old data        ;
; PROGRAM_RAM:u_PROGRAM_RAM|altsyncram:altsyncram_component|altsyncram_7lf1:auto_generated|ALTSYNCRAM             ; AUTO ; Single Port ; Single Clock ; 256          ; 16           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 4096 ; 256                         ; 16                          ; --                          ; --                          ; 4096                ; 1    ; None ; M9K_X40_Y31_N0 ; Don't care           ; Old data        ; Old data        ;
+-----------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------------+
; Other Routing Usage Summary                                ;
+-----------------------------------+------------------------+
; Other Routing Resource Type       ; Usage                  ;
+-----------------------------------+------------------------+
; Block interconnects               ; 392 / 88,936 ( < 1 % ) ;
; C16 interconnects                 ; 32 / 2,912 ( 1 % )     ;
; C4 interconnects                  ; 168 / 54,912 ( < 1 % ) ;
; Direct links                      ; 77 / 88,936 ( < 1 % )  ;
; GXB block output buffers          ; 0 / 1,600 ( 0 % )      ;
; Global clocks                     ; 2 / 20 ( 10 % )        ;
; Interquad Reference Clock Outputs ; 0 / 1 ( 0 % )          ;
; Interquad TXRX Clocks             ; 0 / 8 ( 0 % )          ;
; Interquad TXRX PCSRX outputs      ; 0 / 4 ( 0 % )          ;
; Interquad TXRX PCSTX outputs      ; 0 / 4 ( 0 % )          ;
; Local interconnects               ; 150 / 29,440 ( < 1 % ) ;
; R24 interconnects                 ; 28 / 3,040 ( < 1 % )   ;
; R4 interconnects                  ; 226 / 76,160 ( < 1 % ) ;
+-----------------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.11) ; Number of LABs  (Total = 18) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 1                            ;
; 9                                           ; 1                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 0                            ;
; 13                                          ; 1                            ;
; 14                                          ; 0                            ;
; 15                                          ; 4                            ;
; 16                                          ; 9                            ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.39) ; Number of LABs  (Total = 18) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 16                           ;
; 1 Clock                            ; 16                           ;
; 1 Clock enable                     ; 5                            ;
; 1 Sync. clear                      ; 1                            ;
; 1 Sync. load                       ; 1                            ;
; 2 Clock enables                    ; 4                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 18.50) ; Number of LABs  (Total = 18) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 2                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 1                            ;
; 20                                           ; 4                            ;
; 21                                           ; 2                            ;
; 22                                           ; 1                            ;
; 23                                           ; 1                            ;
; 24                                           ; 1                            ;
; 25                                           ; 0                            ;
; 26                                           ; 3                            ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 10.06) ; Number of LABs  (Total = 18) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 0                            ;
; 1                                                ; 2                            ;
; 2                                                ; 0                            ;
; 3                                                ; 0                            ;
; 4                                                ; 0                            ;
; 5                                                ; 0                            ;
; 6                                                ; 0                            ;
; 7                                                ; 3                            ;
; 8                                                ; 3                            ;
; 9                                                ; 1                            ;
; 10                                               ; 0                            ;
; 11                                               ; 3                            ;
; 12                                               ; 0                            ;
; 13                                               ; 1                            ;
; 14                                               ; 1                            ;
; 15                                               ; 0                            ;
; 16                                               ; 3                            ;
; 17                                               ; 1                            ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 18.83) ; Number of LABs  (Total = 18) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 1                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 2                            ;
; 13                                           ; 1                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 1                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 3                            ;
; 23                                           ; 1                            ;
; 24                                           ; 0                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
; 27                                           ; 1                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
; 30                                           ; 1                            ;
; 31                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules               ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015 ; IO_000018    ; IO_000019    ; IO_000020 ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+-------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass              ; 0            ; 0            ; 0            ; 0            ; 0            ; 54        ; 0            ; 0            ; 54        ; 54        ; 0            ; 8            ; 0            ; 0            ; 54        ; 0            ; 8            ; 54        ; 0            ; 0            ; 0            ; 8            ; 0            ; 0            ; 0            ; 0            ; 0            ; 54        ; 0            ; 0            ;
; Total Unchecked         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable      ; 54           ; 54           ; 54           ; 54           ; 54           ; 0         ; 54           ; 54           ; 0         ; 0         ; 54           ; 46           ; 54           ; 54           ; 0         ; 54           ; 46           ; 0         ; 54           ; 54           ; 54           ; 46           ; 54           ; 54           ; 54           ; 54           ; 54           ; 0         ; 54           ; 54           ;
; Total Fail              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; PROGREM_SRAM_out_CS_D   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_RAM_SRAM_out_CS_D  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; out_to_wave[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; out_to_wave[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; out_to_wave[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; out_to_wave[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; out_to_wave[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; out_to_wave[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; out_to_wave[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; out_to_wave[7]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_RAM_OUT_DIN[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_RAM_OUT_DIN[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_RAM_OUT_DIN[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_RAM_OUT_DIN[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_RAM_OUT_DIN[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_RAM_OUT_DIN[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_RAM_OUT_DIN[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_RAM_OUT_DIN[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_RAM_out_WD         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_RAM_OUT_ADDR[0]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_RAM_OUT_ADDR[1]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_RAM_OUT_ADDR[2]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_RAM_OUT_ADDR[3]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_RAM_OUT_ADDR[4]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_RAM_OUT_ADDR[5]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_RAM_OUT_ADDR[6]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_RAM_OUT_ADDR[7]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst_n                   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PROGREM_WD              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PROGREM_DIN[10]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PROGREM_RAM_OUT_ADDR[0] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PROGREM_RAM_OUT_ADDR[1] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PROGREM_RAM_OUT_ADDR[2] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PROGREM_RAM_OUT_ADDR[3] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PROGREM_RAM_OUT_ADDR[4] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PROGREM_RAM_OUT_ADDR[5] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PROGREM_RAM_OUT_ADDR[6] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PROGREM_RAM_OUT_ADDR[7] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PROGREM_DIN[11]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PROGREM_DIN[14]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PROGREM_DIN[15]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PROGREM_DIN[12]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PROGREM_DIN[13]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PROGREM_DIN[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PROGREM_DIN[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PROGREM_DIN[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PROGREM_DIN[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PROGREM_DIN[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PROGREM_DIN[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PROGREM_DIN[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PROGREM_DIN[7]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PROGREM_DIN[9]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PROGREM_DIN[8]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+-------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                         ;
+------------------------------------------------------------------+----------------------------+
; Option                                                           ; Setting                    ;
+------------------------------------------------------------------+----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                        ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                        ;
; Enable device-wide output enable (DEV_OE)                        ; Off                        ;
; Enable INIT_DONE output                                          ; Off                        ;
; Configuration scheme                                             ; Active Serial              ;
; Error detection CRC                                              ; Off                        ;
; Enable input tri-state on active configuration pins in user mode ; Off                        ;
; Active Serial clock source                                       ; 40 MHz Internal Oscillator ;
; Configuration Voltage Level                                      ; Auto                       ;
; Force Configuration Voltage Level                                ; Off                        ;
; nCEO                                                             ; As output driving ground   ;
; Data[0]                                                          ; As input tri-stated        ;
; Data[1]/ASDO                                                     ; As input tri-stated        ;
; Data[7..2]                                                       ; Unreserved                 ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated        ;
; DCLK                                                             ; As output driving ground   ;
; Base pin-out file on sameframe device                            ; Off                        ;
+------------------------------------------------------------------+----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (119004): Automatically selected device EP4CGX22CF19C6 for design cpu
Info (119005): Fitting design with smaller device may be possible, but smaller device must be specified
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CGX30CF19C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_NCEO~ is reserved at location R6
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location A4
    Info (169125): Pin ~ALTERA_ASDO~ is reserved at location B4
    Info (169125): Pin ~ALTERA_NCSO~ is reserved at location C5
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location D5
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 54 pins of 54 total pins
    Info (169086): Pin PROGREM_SRAM_out_CS_D not assigned to an exact location on the device
    Info (169086): Pin DATA_RAM_SRAM_out_CS_D not assigned to an exact location on the device
    Info (169086): Pin out_to_wave[0] not assigned to an exact location on the device
    Info (169086): Pin out_to_wave[1] not assigned to an exact location on the device
    Info (169086): Pin out_to_wave[2] not assigned to an exact location on the device
    Info (169086): Pin out_to_wave[3] not assigned to an exact location on the device
    Info (169086): Pin out_to_wave[4] not assigned to an exact location on the device
    Info (169086): Pin out_to_wave[5] not assigned to an exact location on the device
    Info (169086): Pin out_to_wave[6] not assigned to an exact location on the device
    Info (169086): Pin out_to_wave[7] not assigned to an exact location on the device
    Info (169086): Pin DATA_RAM_OUT_DIN[0] not assigned to an exact location on the device
    Info (169086): Pin DATA_RAM_OUT_DIN[1] not assigned to an exact location on the device
    Info (169086): Pin DATA_RAM_OUT_DIN[2] not assigned to an exact location on the device
    Info (169086): Pin DATA_RAM_OUT_DIN[3] not assigned to an exact location on the device
    Info (169086): Pin DATA_RAM_OUT_DIN[4] not assigned to an exact location on the device
    Info (169086): Pin DATA_RAM_OUT_DIN[5] not assigned to an exact location on the device
    Info (169086): Pin DATA_RAM_OUT_DIN[6] not assigned to an exact location on the device
    Info (169086): Pin DATA_RAM_OUT_DIN[7] not assigned to an exact location on the device
    Info (169086): Pin DATA_RAM_out_WD not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
    Info (169086): Pin DATA_RAM_OUT_ADDR[0] not assigned to an exact location on the device
    Info (169086): Pin DATA_RAM_OUT_ADDR[1] not assigned to an exact location on the device
    Info (169086): Pin DATA_RAM_OUT_ADDR[2] not assigned to an exact location on the device
    Info (169086): Pin DATA_RAM_OUT_ADDR[3] not assigned to an exact location on the device
    Info (169086): Pin DATA_RAM_OUT_ADDR[4] not assigned to an exact location on the device
    Info (169086): Pin DATA_RAM_OUT_ADDR[5] not assigned to an exact location on the device
    Info (169086): Pin DATA_RAM_OUT_ADDR[6] not assigned to an exact location on the device
    Info (169086): Pin DATA_RAM_OUT_ADDR[7] not assigned to an exact location on the device
    Info (169086): Pin rst_n not assigned to an exact location on the device
    Info (169086): Pin PROGREM_WD not assigned to an exact location on the device
    Info (169086): Pin PROGREM_DIN[10] not assigned to an exact location on the device
    Info (169086): Pin PROGREM_RAM_OUT_ADDR[0] not assigned to an exact location on the device
    Info (169086): Pin PROGREM_RAM_OUT_ADDR[1] not assigned to an exact location on the device
    Info (169086): Pin PROGREM_RAM_OUT_ADDR[2] not assigned to an exact location on the device
    Info (169086): Pin PROGREM_RAM_OUT_ADDR[3] not assigned to an exact location on the device
    Info (169086): Pin PROGREM_RAM_OUT_ADDR[4] not assigned to an exact location on the device
    Info (169086): Pin PROGREM_RAM_OUT_ADDR[5] not assigned to an exact location on the device
    Info (169086): Pin PROGREM_RAM_OUT_ADDR[6] not assigned to an exact location on the device
    Info (169086): Pin PROGREM_RAM_OUT_ADDR[7] not assigned to an exact location on the device
    Info (169086): Pin PROGREM_DIN[11] not assigned to an exact location on the device
    Info (169086): Pin PROGREM_DIN[14] not assigned to an exact location on the device
    Info (169086): Pin PROGREM_DIN[15] not assigned to an exact location on the device
    Info (169086): Pin PROGREM_DIN[12] not assigned to an exact location on the device
    Info (169086): Pin PROGREM_DIN[13] not assigned to an exact location on the device
    Info (169086): Pin PROGREM_DIN[0] not assigned to an exact location on the device
    Info (169086): Pin PROGREM_DIN[1] not assigned to an exact location on the device
    Info (169086): Pin PROGREM_DIN[2] not assigned to an exact location on the device
    Info (169086): Pin PROGREM_DIN[3] not assigned to an exact location on the device
    Info (169086): Pin PROGREM_DIN[4] not assigned to an exact location on the device
    Info (169086): Pin PROGREM_DIN[5] not assigned to an exact location on the device
    Info (169086): Pin PROGREM_DIN[6] not assigned to an exact location on the device
    Info (169086): Pin PROGREM_DIN[7] not assigned to an exact location on the device
    Info (169086): Pin PROGREM_DIN[9] not assigned to an exact location on the device
    Info (169086): Pin PROGREM_DIN[8] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'cpu.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN M10 (CLK13, DIFFCLK_7n, REFCLK0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
Info (176353): Automatically promoted node rst_n~input (placed in PIN M9 (CLK12, DIFFCLK_7p, REFCLK0p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 52 (unused VREF, 2.5V VCCIO, 44 input, 8 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number QL0 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  25 pins available
        Info (176213): I/O bank number 3A does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  28 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  18 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  28 pins available
        Info (176213): I/O bank number 8A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  23 pins available
        Info (176213): I/O bank number 9 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  0 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 3% of the available device resources in the region that extends from location X39_Y31 to location X52_Y41
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.00 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169177): 2 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV GX Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin clk uses I/O standard 2.5 V at M10
    Info (169178): Pin rst_n uses I/O standard 2.5 V at M9
Info (144001): Generated suppressed messages file E:/the_all_project/fpga_project/cpu/prj/output_files/cpu.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 6135 megabytes
    Info: Processing ended: Tue Sep 03 18:41:55 2024
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:04


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/the_all_project/fpga_project/cpu/prj/output_files/cpu.fit.smsg.


