---
title: 调试小记
copyright: true
date: 2021-08-04 19:05:19
updated:
categories:
  - 学习
tags:
  - 记录
  - Verilog
  - FPGA
---

又是什么都没做的一天，这次是真正意义上的什么都没做，虽然手头上也有几件重要的事情要做，但内心深处认为不应该在这些事情上花费太多时间，因为这不是我想做的方向，但是没有办法，我必须得继续做下去，实在是痛苦万分。先前用来排解的理由也都不好使了，因为时间真的不多了，而人的精力又是十分有限的，我必须做出选择。倘若我是去做另一个方向那倒好了，但我是什么都没做，纯粹地在玩耍，这是可耻的逃避，我必须面对了。

为了挽救一点点，且把昨天的调试记录写下，先说下调试的结论，我没有找到任何问题，这意味着我又不知道该怎么进行下去了。

<!--more-->

现在的情况是这样的，我再对`ldpc_cpu.v`模块进行单独的测试，输入是固定的数据，最后比较输出的结果是否符合预期，出人意料的是，测试结果完全符合预期，这就意味着至少在当前的设计规模下，`ldpc_cpu.v`模块是正确的。这无疑是好消息，不过从另一个角度来说也是坏消息，我不知道该如何进行下去了，最终的模块还是存在问题，下一步调试该如何进行下去呢？也许可以从下面几个角度出发进行尝试：

+ 测试`ldpc_vpu.v`模块
+ 测试`ldpc_cpu.v`和`intrinsic_ram.v`协同工作时的情况
+ 测试`ldpc_vpu.v`和`intrinsic_ram.v`协同工作时的情况
+ 测试整体译码器的工作情况

大概就是这么个思路吧，具体代码写起来应该也不是太大问题，终究是个业余的设计，暂时也不去苛求细节的美观了，又是一次得过且过的尝试，应该不会有太好的结果，但我还是祈祷也许会有奇迹出现。

最有可能出现问题的是哪个地方呢？`ldpc_cpu.v`模块的最后输出前的大规模比较造成了奇怪的时序问题，这绝对是个值得怀疑的地方，可以拓宽一点思路，**所有出现了大规模组合逻辑的地方都有可能出现问题**，一点点排查吧，只是要记住，要坚持一点点磨下去，时间到了，东西自然也就完成了，只希望自己可以调整好心态，不要在中途放弃了。
