Timing Analyzer report for com_32bit
Mon Dec 11 10:27:08 2023
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'clk_div:u0|q_oi'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Hold: 'clk_div:u0|q_oi'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clk'
 24. Slow 1200mV 0C Model Setup: 'clk_div:u0|q_oi'
 25. Slow 1200mV 0C Model Hold: 'clk'
 26. Slow 1200mV 0C Model Hold: 'clk_div:u0|q_oi'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clk'
 34. Fast 1200mV 0C Model Setup: 'clk_div:u0|q_oi'
 35. Fast 1200mV 0C Model Hold: 'clk'
 36. Fast 1200mV 0C Model Hold: 'clk_div:u0|q_oi'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; com_32bit                                           ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.8%      ;
;     Processors 3-4         ;   0.8%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                           ;
+-----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------+
; Clock Name      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets             ;
+-----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------+
; clk             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }             ;
; clk_div:u0|q_oi ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:u0|q_oi } ;
+-----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------+


+-------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                    ;
+------------+-----------------+-----------------+------+
; Fmax       ; Restricted Fmax ; Clock Name      ; Note ;
+------------+-----------------+-----------------+------+
; 210.08 MHz ; 210.08 MHz      ; clk             ;      ;
; 284.25 MHz ; 284.25 MHz      ; clk_div:u0|q_oi ;      ;
+------------+-----------------+-----------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------+
; Slow 1200mV 85C Model Setup Summary      ;
+-----------------+--------+---------------+
; Clock           ; Slack  ; End Point TNS ;
+-----------------+--------+---------------+
; clk             ; -3.760 ; -86.567       ;
; clk_div:u0|q_oi ; -2.518 ; -201.454      ;
+-----------------+--------+---------------+


+-----------------------------------------+
; Slow 1200mV 85C Model Hold Summary      ;
+-----------------+-------+---------------+
; Clock           ; Slack ; End Point TNS ;
+-----------------+-------+---------------+
; clk             ; 0.434 ; 0.000         ;
; clk_div:u0|q_oi ; 0.435 ; 0.000         ;
+-----------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-----------------+--------+------------------------+
; Clock           ; Slack  ; End Point TNS          ;
+-----------------+--------+------------------------+
; clk             ; -3.000 ; -47.610                ;
; clk_div:u0|q_oi ; -1.487 ; -168.031               ;
+-----------------+--------+------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                          ;
+--------+------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -3.760 ; clk_div:u0|q[0]              ; clk_div:u0|q_oi               ; clk          ; clk         ; 1.000        ; -0.081     ; 4.680      ;
; -3.643 ; out_disp32:u3|reset_count[5] ; out_disp32:u3|reset_count[2]  ; clk          ; clk         ; 1.000        ; -0.575     ; 4.069      ;
; -3.643 ; out_disp32:u3|reset_count[5] ; out_disp32:u3|reset_count[3]  ; clk          ; clk         ; 1.000        ; -0.575     ; 4.069      ;
; -3.643 ; out_disp32:u3|reset_count[5] ; out_disp32:u3|reset_count[4]  ; clk          ; clk         ; 1.000        ; -0.575     ; 4.069      ;
; -3.643 ; out_disp32:u3|reset_count[5] ; out_disp32:u3|reset_count[7]  ; clk          ; clk         ; 1.000        ; -0.575     ; 4.069      ;
; -3.643 ; out_disp32:u3|reset_count[5] ; out_disp32:u3|reset_count[6]  ; clk          ; clk         ; 1.000        ; -0.575     ; 4.069      ;
; -3.643 ; out_disp32:u3|reset_count[5] ; out_disp32:u3|reset_count[8]  ; clk          ; clk         ; 1.000        ; -0.575     ; 4.069      ;
; -3.608 ; out_disp32:u3|reset_count[8] ; out_disp32:u3|reset_count[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.528      ;
; -3.608 ; out_disp32:u3|reset_count[8] ; out_disp32:u3|reset_count[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.528      ;
; -3.608 ; out_disp32:u3|reset_count[8] ; out_disp32:u3|reset_count[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.528      ;
; -3.608 ; out_disp32:u3|reset_count[8] ; out_disp32:u3|reset_count[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.528      ;
; -3.608 ; out_disp32:u3|reset_count[8] ; out_disp32:u3|reset_count[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.528      ;
; -3.608 ; out_disp32:u3|reset_count[8] ; out_disp32:u3|reset_count[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.528      ;
; -3.555 ; clk_div:u0|q[3]              ; clk_div:u0|q_oi               ; clk          ; clk         ; 1.000        ; -0.081     ; 4.475      ;
; -3.505 ; out_disp32:u3|reset_count[4] ; out_disp32:u3|reset_count[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.425      ;
; -3.505 ; out_disp32:u3|reset_count[4] ; out_disp32:u3|reset_count[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.425      ;
; -3.505 ; out_disp32:u3|reset_count[4] ; out_disp32:u3|reset_count[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.425      ;
; -3.505 ; out_disp32:u3|reset_count[4] ; out_disp32:u3|reset_count[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.425      ;
; -3.505 ; out_disp32:u3|reset_count[4] ; out_disp32:u3|reset_count[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.425      ;
; -3.505 ; out_disp32:u3|reset_count[4] ; out_disp32:u3|reset_count[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.425      ;
; -3.501 ; out_disp32:u3|reset_count[6] ; out_disp32:u3|reset_count[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.421      ;
; -3.501 ; out_disp32:u3|reset_count[6] ; out_disp32:u3|reset_count[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.421      ;
; -3.501 ; out_disp32:u3|reset_count[6] ; out_disp32:u3|reset_count[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.421      ;
; -3.501 ; out_disp32:u3|reset_count[6] ; out_disp32:u3|reset_count[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.421      ;
; -3.501 ; out_disp32:u3|reset_count[6] ; out_disp32:u3|reset_count[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.421      ;
; -3.501 ; out_disp32:u3|reset_count[6] ; out_disp32:u3|reset_count[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.421      ;
; -3.454 ; out_disp32:u3|reset_count[2] ; out_disp32:u3|reset_count[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.374      ;
; -3.454 ; out_disp32:u3|reset_count[2] ; out_disp32:u3|reset_count[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.374      ;
; -3.454 ; out_disp32:u3|reset_count[2] ; out_disp32:u3|reset_count[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.374      ;
; -3.454 ; out_disp32:u3|reset_count[2] ; out_disp32:u3|reset_count[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.374      ;
; -3.454 ; out_disp32:u3|reset_count[2] ; out_disp32:u3|reset_count[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.374      ;
; -3.454 ; out_disp32:u3|reset_count[2] ; out_disp32:u3|reset_count[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.374      ;
; -3.452 ; out_disp32:u3|reset_count[3] ; out_disp32:u3|reset_count[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.372      ;
; -3.452 ; out_disp32:u3|reset_count[3] ; out_disp32:u3|reset_count[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.372      ;
; -3.452 ; out_disp32:u3|reset_count[3] ; out_disp32:u3|reset_count[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.372      ;
; -3.452 ; out_disp32:u3|reset_count[3] ; out_disp32:u3|reset_count[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.372      ;
; -3.452 ; out_disp32:u3|reset_count[3] ; out_disp32:u3|reset_count[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.372      ;
; -3.452 ; out_disp32:u3|reset_count[3] ; out_disp32:u3|reset_count[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.372      ;
; -3.336 ; out_disp32:u3|reset_count[7] ; out_disp32:u3|reset_count[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.256      ;
; -3.336 ; out_disp32:u3|reset_count[7] ; out_disp32:u3|reset_count[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.256      ;
; -3.336 ; out_disp32:u3|reset_count[7] ; out_disp32:u3|reset_count[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.256      ;
; -3.336 ; out_disp32:u3|reset_count[7] ; out_disp32:u3|reset_count[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.256      ;
; -3.336 ; out_disp32:u3|reset_count[7] ; out_disp32:u3|reset_count[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.256      ;
; -3.336 ; out_disp32:u3|reset_count[7] ; out_disp32:u3|reset_count[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.256      ;
; -3.318 ; clk_div:u0|q[1]              ; clk_div:u0|q_oi               ; clk          ; clk         ; 1.000        ; -0.081     ; 4.238      ;
; -3.185 ; clk_div:u0|q[2]              ; clk_div:u0|q_oi               ; clk          ; clk         ; 1.000        ; -0.081     ; 4.105      ;
; -3.168 ; out_disp32:u3|reset_count[5] ; out_disp32:u3|reset_count[5]  ; clk          ; clk         ; 1.000        ; -0.100     ; 4.069      ;
; -3.168 ; out_disp32:u3|reset_count[5] ; out_disp32:u3|reset_count[0]  ; clk          ; clk         ; 1.000        ; -0.100     ; 4.069      ;
; -3.168 ; out_disp32:u3|reset_count[5] ; out_disp32:u3|reset_count[1]  ; clk          ; clk         ; 1.000        ; -0.100     ; 4.069      ;
; -3.153 ; out_disp32:u3|reset_count[5] ; out_disp32:u3|reset_count[10] ; clk          ; clk         ; 1.000        ; -0.577     ; 3.577      ;
; -3.153 ; out_disp32:u3|reset_count[5] ; out_disp32:u3|reset_count[11] ; clk          ; clk         ; 1.000        ; -0.577     ; 3.577      ;
; -3.153 ; out_disp32:u3|reset_count[5] ; out_disp32:u3|reset_count[13] ; clk          ; clk         ; 1.000        ; -0.577     ; 3.577      ;
; -3.153 ; out_disp32:u3|reset_count[5] ; out_disp32:u3|reset_count[12] ; clk          ; clk         ; 1.000        ; -0.577     ; 3.577      ;
; -3.153 ; out_disp32:u3|reset_count[5] ; out_disp32:u3|reset_count[14] ; clk          ; clk         ; 1.000        ; -0.577     ; 3.577      ;
; -3.133 ; out_disp32:u3|reset_count[8] ; out_disp32:u3|reset_count[5]  ; clk          ; clk         ; 1.000        ; 0.394      ; 4.528      ;
; -3.133 ; out_disp32:u3|reset_count[8] ; out_disp32:u3|reset_count[0]  ; clk          ; clk         ; 1.000        ; 0.394      ; 4.528      ;
; -3.133 ; out_disp32:u3|reset_count[8] ; out_disp32:u3|reset_count[1]  ; clk          ; clk         ; 1.000        ; 0.394      ; 4.528      ;
; -3.120 ; clk_div:u0|q[4]              ; clk_div:u0|q_oi               ; clk          ; clk         ; 1.000        ; -0.081     ; 4.040      ;
; -3.060 ; clk_div:u0|q[5]              ; clk_div:u0|q_oi               ; clk          ; clk         ; 1.000        ; -0.081     ; 3.980      ;
; -3.047 ; out_disp32:u3|reset_count[8] ; out_disp32:u3|reset_count[10] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.965      ;
; -3.047 ; out_disp32:u3|reset_count[8] ; out_disp32:u3|reset_count[11] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.965      ;
; -3.047 ; out_disp32:u3|reset_count[8] ; out_disp32:u3|reset_count[13] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.965      ;
; -3.047 ; out_disp32:u3|reset_count[8] ; out_disp32:u3|reset_count[12] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.965      ;
; -3.047 ; out_disp32:u3|reset_count[8] ; out_disp32:u3|reset_count[14] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.965      ;
; -3.030 ; out_disp32:u3|reset_count[4] ; out_disp32:u3|reset_count[5]  ; clk          ; clk         ; 1.000        ; 0.394      ; 4.425      ;
; -3.030 ; out_disp32:u3|reset_count[4] ; out_disp32:u3|reset_count[0]  ; clk          ; clk         ; 1.000        ; 0.394      ; 4.425      ;
; -3.030 ; out_disp32:u3|reset_count[4] ; out_disp32:u3|reset_count[1]  ; clk          ; clk         ; 1.000        ; 0.394      ; 4.425      ;
; -3.026 ; out_disp32:u3|reset_count[6] ; out_disp32:u3|reset_count[5]  ; clk          ; clk         ; 1.000        ; 0.394      ; 4.421      ;
; -3.026 ; out_disp32:u3|reset_count[6] ; out_disp32:u3|reset_count[0]  ; clk          ; clk         ; 1.000        ; 0.394      ; 4.421      ;
; -3.026 ; out_disp32:u3|reset_count[6] ; out_disp32:u3|reset_count[1]  ; clk          ; clk         ; 1.000        ; 0.394      ; 4.421      ;
; -3.015 ; out_disp32:u3|reset_count[4] ; out_disp32:u3|reset_count[10] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.933      ;
; -3.015 ; out_disp32:u3|reset_count[4] ; out_disp32:u3|reset_count[11] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.933      ;
; -3.015 ; out_disp32:u3|reset_count[4] ; out_disp32:u3|reset_count[13] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.933      ;
; -3.015 ; out_disp32:u3|reset_count[4] ; out_disp32:u3|reset_count[12] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.933      ;
; -3.015 ; out_disp32:u3|reset_count[4] ; out_disp32:u3|reset_count[14] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.933      ;
; -3.002 ; out_disp32:u3|reset_count[9] ; out_disp32:u3|reset_count[2]  ; clk          ; clk         ; 1.000        ; -0.573     ; 3.430      ;
; -3.002 ; out_disp32:u3|reset_count[9] ; out_disp32:u3|reset_count[3]  ; clk          ; clk         ; 1.000        ; -0.573     ; 3.430      ;
; -3.002 ; out_disp32:u3|reset_count[9] ; out_disp32:u3|reset_count[4]  ; clk          ; clk         ; 1.000        ; -0.573     ; 3.430      ;
; -3.002 ; out_disp32:u3|reset_count[9] ; out_disp32:u3|reset_count[7]  ; clk          ; clk         ; 1.000        ; -0.573     ; 3.430      ;
; -3.002 ; out_disp32:u3|reset_count[9] ; out_disp32:u3|reset_count[6]  ; clk          ; clk         ; 1.000        ; -0.573     ; 3.430      ;
; -3.002 ; out_disp32:u3|reset_count[9] ; out_disp32:u3|reset_count[8]  ; clk          ; clk         ; 1.000        ; -0.573     ; 3.430      ;
; -2.979 ; out_disp32:u3|reset_count[2] ; out_disp32:u3|reset_count[5]  ; clk          ; clk         ; 1.000        ; 0.394      ; 4.374      ;
; -2.979 ; out_disp32:u3|reset_count[2] ; out_disp32:u3|reset_count[0]  ; clk          ; clk         ; 1.000        ; 0.394      ; 4.374      ;
; -2.979 ; out_disp32:u3|reset_count[2] ; out_disp32:u3|reset_count[1]  ; clk          ; clk         ; 1.000        ; 0.394      ; 4.374      ;
; -2.977 ; out_disp32:u3|reset_count[3] ; out_disp32:u3|reset_count[5]  ; clk          ; clk         ; 1.000        ; 0.394      ; 4.372      ;
; -2.977 ; out_disp32:u3|reset_count[3] ; out_disp32:u3|reset_count[0]  ; clk          ; clk         ; 1.000        ; 0.394      ; 4.372      ;
; -2.977 ; out_disp32:u3|reset_count[3] ; out_disp32:u3|reset_count[1]  ; clk          ; clk         ; 1.000        ; 0.394      ; 4.372      ;
; -2.964 ; out_disp32:u3|reset_count[2] ; out_disp32:u3|reset_count[10] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.882      ;
; -2.964 ; out_disp32:u3|reset_count[2] ; out_disp32:u3|reset_count[11] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.882      ;
; -2.964 ; out_disp32:u3|reset_count[2] ; out_disp32:u3|reset_count[13] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.882      ;
; -2.964 ; out_disp32:u3|reset_count[2] ; out_disp32:u3|reset_count[12] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.882      ;
; -2.964 ; out_disp32:u3|reset_count[2] ; out_disp32:u3|reset_count[14] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.882      ;
; -2.947 ; out_disp32:u3|reset_count[3] ; out_disp32:u3|reset_count[10] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.865      ;
; -2.947 ; out_disp32:u3|reset_count[3] ; out_disp32:u3|reset_count[11] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.865      ;
; -2.947 ; out_disp32:u3|reset_count[3] ; out_disp32:u3|reset_count[13] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.865      ;
; -2.947 ; out_disp32:u3|reset_count[3] ; out_disp32:u3|reset_count[12] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.865      ;
; -2.947 ; out_disp32:u3|reset_count[3] ; out_disp32:u3|reset_count[14] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.865      ;
; -2.936 ; out_disp32:u3|reset_count[6] ; out_disp32:u3|reset_count[10] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.854      ;
; -2.936 ; out_disp32:u3|reset_count[6] ; out_disp32:u3|reset_count[11] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.854      ;
; -2.936 ; out_disp32:u3|reset_count[6] ; out_disp32:u3|reset_count[13] ; clk          ; clk         ; 1.000        ; -0.083     ; 3.854      ;
+--------+------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_div:u0|q_oi'                                                                                                   ;
+--------+-------------------------------+----------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                    ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+----------------------------+-----------------+-----------------+--------------+------------+------------+
; -2.518 ; rx_32bit:u1|baud_count[3]     ; rx_32bit:u1|bit32_count[0] ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.081     ; 3.438      ;
; -2.518 ; rx_32bit:u1|baud_count[3]     ; rx_32bit:u1|bit32_count[2] ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.081     ; 3.438      ;
; -2.518 ; rx_32bit:u1|baud_count[3]     ; rx_32bit:u1|bit32_count[1] ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.081     ; 3.438      ;
; -2.473 ; rx_32bit:u1|baud_count[0]     ; rx_32bit:u1|bit32_count[0] ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.081     ; 3.393      ;
; -2.473 ; rx_32bit:u1|baud_count[0]     ; rx_32bit:u1|bit32_count[2] ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.081     ; 3.393      ;
; -2.473 ; rx_32bit:u1|baud_count[0]     ; rx_32bit:u1|bit32_count[1] ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.081     ; 3.393      ;
; -2.438 ; rx_32bit:u1|bit32_count[1]    ; rx_32bit:u1|rxbuff32[31]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.080     ; 3.359      ;
; -2.421 ; rx_32bit:u1|bit32_count[1]    ; rx_32bit:u1|rxbuff32[24]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.086     ; 3.336      ;
; -2.421 ; rx_32bit:u1|bit32_count[1]    ; rx_32bit:u1|rxbuff32[25]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.086     ; 3.336      ;
; -2.421 ; rx_32bit:u1|bit32_count[1]    ; rx_32bit:u1|rxbuff32[26]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.086     ; 3.336      ;
; -2.421 ; rx_32bit:u1|bit32_count[1]    ; rx_32bit:u1|rxbuff32[27]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.086     ; 3.336      ;
; -2.421 ; rx_32bit:u1|bit32_count[1]    ; rx_32bit:u1|rxbuff32[28]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.086     ; 3.336      ;
; -2.421 ; rx_32bit:u1|bit32_count[1]    ; rx_32bit:u1|rxbuff32[29]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.086     ; 3.336      ;
; -2.419 ; rx_32bit:u1|baud_count[4]     ; rx_32bit:u1|bit32_count[0] ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.081     ; 3.339      ;
; -2.419 ; rx_32bit:u1|baud_count[4]     ; rx_32bit:u1|bit32_count[2] ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.081     ; 3.339      ;
; -2.419 ; rx_32bit:u1|baud_count[4]     ; rx_32bit:u1|bit32_count[1] ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.081     ; 3.339      ;
; -2.366 ; rx_32bit:u1|baud_count[3]     ; rx_32bit:u1|baud_count[8]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.080     ; 3.287      ;
; -2.366 ; rx_32bit:u1|baud_count[3]     ; rx_32bit:u1|baud_count[7]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.080     ; 3.287      ;
; -2.366 ; rx_32bit:u1|baud_count[3]     ; rx_32bit:u1|baud_count[6]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.080     ; 3.287      ;
; -2.366 ; rx_32bit:u1|baud_count[3]     ; rx_32bit:u1|baud_count[5]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.080     ; 3.287      ;
; -2.366 ; rx_32bit:u1|baud_count[3]     ; rx_32bit:u1|baud_count[0]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.080     ; 3.287      ;
; -2.366 ; rx_32bit:u1|baud_count[3]     ; rx_32bit:u1|baud_count[1]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.080     ; 3.287      ;
; -2.366 ; rx_32bit:u1|baud_count[3]     ; rx_32bit:u1|baud_count[2]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.080     ; 3.287      ;
; -2.366 ; rx_32bit:u1|baud_count[3]     ; rx_32bit:u1|baud_count[3]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.080     ; 3.287      ;
; -2.366 ; rx_32bit:u1|baud_count[3]     ; rx_32bit:u1|baud_count[4]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.080     ; 3.287      ;
; -2.349 ; rx_32bit:u1|bit32_count[2]    ; rx_32bit:u1|rxbuff32[31]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.080     ; 3.270      ;
; -2.345 ; rx_32bit:u1|baud_count[2]     ; rx_32bit:u1|bit32_count[0] ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.081     ; 3.265      ;
; -2.345 ; rx_32bit:u1|baud_count[2]     ; rx_32bit:u1|bit32_count[2] ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.081     ; 3.265      ;
; -2.345 ; rx_32bit:u1|baud_count[2]     ; rx_32bit:u1|bit32_count[1] ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.081     ; 3.265      ;
; -2.332 ; rx_32bit:u1|bit32_count[2]    ; rx_32bit:u1|rxbuff32[24]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.086     ; 3.247      ;
; -2.332 ; rx_32bit:u1|bit32_count[2]    ; rx_32bit:u1|rxbuff32[25]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.086     ; 3.247      ;
; -2.332 ; rx_32bit:u1|bit32_count[2]    ; rx_32bit:u1|rxbuff32[26]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.086     ; 3.247      ;
; -2.332 ; rx_32bit:u1|bit32_count[2]    ; rx_32bit:u1|rxbuff32[27]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.086     ; 3.247      ;
; -2.332 ; rx_32bit:u1|bit32_count[2]    ; rx_32bit:u1|rxbuff32[28]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.086     ; 3.247      ;
; -2.332 ; rx_32bit:u1|bit32_count[2]    ; rx_32bit:u1|rxbuff32[29]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.086     ; 3.247      ;
; -2.330 ; rx_32bit:u1|baud_count[3]     ; rx_32bit:u1|state.almacen  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.081     ; 3.250      ;
; -2.321 ; rx_32bit:u1|baud_count[0]     ; rx_32bit:u1|baud_count[8]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.080     ; 3.242      ;
; -2.321 ; rx_32bit:u1|baud_count[0]     ; rx_32bit:u1|baud_count[7]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.080     ; 3.242      ;
; -2.321 ; rx_32bit:u1|baud_count[0]     ; rx_32bit:u1|baud_count[6]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.080     ; 3.242      ;
; -2.321 ; rx_32bit:u1|baud_count[0]     ; rx_32bit:u1|baud_count[5]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.080     ; 3.242      ;
; -2.321 ; rx_32bit:u1|baud_count[0]     ; rx_32bit:u1|baud_count[0]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.080     ; 3.242      ;
; -2.321 ; rx_32bit:u1|baud_count[0]     ; rx_32bit:u1|baud_count[1]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.080     ; 3.242      ;
; -2.321 ; rx_32bit:u1|baud_count[0]     ; rx_32bit:u1|baud_count[2]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.080     ; 3.242      ;
; -2.321 ; rx_32bit:u1|baud_count[0]     ; rx_32bit:u1|baud_count[3]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.080     ; 3.242      ;
; -2.321 ; rx_32bit:u1|baud_count[0]     ; rx_32bit:u1|baud_count[4]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.080     ; 3.242      ;
; -2.313 ; rx_32bit:u1|bit32_count[1]    ; rx_32bit:u1|rxbuff32[16]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.080     ; 3.234      ;
; -2.313 ; rx_32bit:u1|bit32_count[1]    ; rx_32bit:u1|rxbuff32[17]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.080     ; 3.234      ;
; -2.313 ; rx_32bit:u1|bit32_count[1]    ; rx_32bit:u1|rxbuff32[18]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.080     ; 3.234      ;
; -2.313 ; rx_32bit:u1|bit32_count[1]    ; rx_32bit:u1|rxbuff32[19]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.080     ; 3.234      ;
; -2.313 ; rx_32bit:u1|bit32_count[1]    ; rx_32bit:u1|rxbuff32[20]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.080     ; 3.234      ;
; -2.313 ; rx_32bit:u1|bit32_count[1]    ; rx_32bit:u1|rxbuff32[21]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.080     ; 3.234      ;
; -2.313 ; rx_32bit:u1|bit32_count[1]    ; rx_32bit:u1|rxbuff32[22]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.080     ; 3.234      ;
; -2.313 ; rx_32bit:u1|bit32_count[1]    ; rx_32bit:u1|rxbuff32[23]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.080     ; 3.234      ;
; -2.271 ; rx_32bit:u1|baud_count[0]     ; rx_32bit:u1|state.almacen  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.081     ; 3.191      ;
; -2.232 ; rx_32bit:u1|baud_count[4]     ; rx_32bit:u1|baud_count[8]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.080     ; 3.153      ;
; -2.232 ; rx_32bit:u1|baud_count[4]     ; rx_32bit:u1|baud_count[7]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.080     ; 3.153      ;
; -2.232 ; rx_32bit:u1|baud_count[4]     ; rx_32bit:u1|baud_count[6]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.080     ; 3.153      ;
; -2.232 ; rx_32bit:u1|baud_count[4]     ; rx_32bit:u1|baud_count[5]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.080     ; 3.153      ;
; -2.232 ; rx_32bit:u1|baud_count[4]     ; rx_32bit:u1|baud_count[0]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.080     ; 3.153      ;
; -2.232 ; rx_32bit:u1|baud_count[4]     ; rx_32bit:u1|baud_count[1]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.080     ; 3.153      ;
; -2.232 ; rx_32bit:u1|baud_count[4]     ; rx_32bit:u1|baud_count[2]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.080     ; 3.153      ;
; -2.232 ; rx_32bit:u1|baud_count[4]     ; rx_32bit:u1|baud_count[3]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.080     ; 3.153      ;
; -2.232 ; rx_32bit:u1|baud_count[4]     ; rx_32bit:u1|baud_count[4]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.080     ; 3.153      ;
; -2.195 ; rx_32bit:u1|state.rx_databits ; rx_32bit:u1|rxbuff32[31]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.080     ; 3.116      ;
; -2.193 ; rx_32bit:u1|baud_count[2]     ; rx_32bit:u1|baud_count[8]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.080     ; 3.114      ;
; -2.193 ; rx_32bit:u1|baud_count[2]     ; rx_32bit:u1|baud_count[7]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.080     ; 3.114      ;
; -2.193 ; rx_32bit:u1|baud_count[2]     ; rx_32bit:u1|baud_count[6]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.080     ; 3.114      ;
; -2.193 ; rx_32bit:u1|baud_count[2]     ; rx_32bit:u1|baud_count[5]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.080     ; 3.114      ;
; -2.193 ; rx_32bit:u1|baud_count[2]     ; rx_32bit:u1|baud_count[0]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.080     ; 3.114      ;
; -2.193 ; rx_32bit:u1|baud_count[2]     ; rx_32bit:u1|baud_count[1]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.080     ; 3.114      ;
; -2.193 ; rx_32bit:u1|baud_count[2]     ; rx_32bit:u1|baud_count[2]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.080     ; 3.114      ;
; -2.193 ; rx_32bit:u1|baud_count[2]     ; rx_32bit:u1|baud_count[3]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.080     ; 3.114      ;
; -2.193 ; rx_32bit:u1|baud_count[2]     ; rx_32bit:u1|baud_count[4]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.080     ; 3.114      ;
; -2.185 ; rx_32bit:u1|baud_count[6]     ; rx_32bit:u1|bit32_count[0] ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.081     ; 3.105      ;
; -2.185 ; rx_32bit:u1|baud_count[6]     ; rx_32bit:u1|bit32_count[2] ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.081     ; 3.105      ;
; -2.185 ; rx_32bit:u1|baud_count[6]     ; rx_32bit:u1|bit32_count[1] ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.081     ; 3.105      ;
; -2.178 ; rx_32bit:u1|state.rx_databits ; rx_32bit:u1|rxbuff32[24]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.086     ; 3.093      ;
; -2.178 ; rx_32bit:u1|state.rx_databits ; rx_32bit:u1|rxbuff32[25]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.086     ; 3.093      ;
; -2.178 ; rx_32bit:u1|state.rx_databits ; rx_32bit:u1|rxbuff32[26]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.086     ; 3.093      ;
; -2.178 ; rx_32bit:u1|state.rx_databits ; rx_32bit:u1|rxbuff32[27]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.086     ; 3.093      ;
; -2.178 ; rx_32bit:u1|state.rx_databits ; rx_32bit:u1|rxbuff32[28]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.086     ; 3.093      ;
; -2.178 ; rx_32bit:u1|state.rx_databits ; rx_32bit:u1|rxbuff32[29]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.086     ; 3.093      ;
; -2.178 ; rx_32bit:u1|state.rx_databits ; rx_32bit:u1|rxbuff32[16]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.080     ; 3.099      ;
; -2.178 ; rx_32bit:u1|state.rx_databits ; rx_32bit:u1|rxbuff32[17]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.080     ; 3.099      ;
; -2.178 ; rx_32bit:u1|state.rx_databits ; rx_32bit:u1|rxbuff32[18]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.080     ; 3.099      ;
; -2.178 ; rx_32bit:u1|state.rx_databits ; rx_32bit:u1|rxbuff32[19]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.080     ; 3.099      ;
; -2.178 ; rx_32bit:u1|state.rx_databits ; rx_32bit:u1|rxbuff32[20]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.080     ; 3.099      ;
; -2.178 ; rx_32bit:u1|state.rx_databits ; rx_32bit:u1|rxbuff32[21]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.080     ; 3.099      ;
; -2.178 ; rx_32bit:u1|state.rx_databits ; rx_32bit:u1|rxbuff32[22]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.080     ; 3.099      ;
; -2.178 ; rx_32bit:u1|state.rx_databits ; rx_32bit:u1|rxbuff32[23]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.080     ; 3.099      ;
; -2.175 ; rx_32bit:u1|baud_count[1]     ; rx_32bit:u1|bit32_count[0] ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.081     ; 3.095      ;
; -2.175 ; rx_32bit:u1|baud_count[1]     ; rx_32bit:u1|bit32_count[2] ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.081     ; 3.095      ;
; -2.175 ; rx_32bit:u1|baud_count[1]     ; rx_32bit:u1|bit32_count[1] ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.081     ; 3.095      ;
; -2.096 ; rx_32bit:u1|baud_count[4]     ; rx_32bit:u1|state.almacen  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.081     ; 3.016      ;
; -2.094 ; rx_32bit:u1|bit32_count[0]    ; rx_32bit:u1|rxbuff32[31]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.080     ; 3.015      ;
; -2.085 ; rx_32bit:u1|bit32_count[2]    ; rx_32bit:u1|rxbuff32[16]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.080     ; 3.006      ;
; -2.085 ; rx_32bit:u1|bit32_count[2]    ; rx_32bit:u1|rxbuff32[17]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.080     ; 3.006      ;
; -2.085 ; rx_32bit:u1|bit32_count[2]    ; rx_32bit:u1|rxbuff32[18]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.080     ; 3.006      ;
; -2.085 ; rx_32bit:u1|bit32_count[2]    ; rx_32bit:u1|rxbuff32[19]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.080     ; 3.006      ;
; -2.085 ; rx_32bit:u1|bit32_count[2]    ; rx_32bit:u1|rxbuff32[20]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.080     ; 3.006      ;
+--------+-------------------------------+----------------------------+-----------------+-----------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                ;
+-------+--------------------------------+--------------------------------+-----------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-----------------+-------------+--------------+------------+------------+
; 0.434 ; out_disp32:u3|refresh_state[0] ; out_disp32:u3|refresh_state[0] ; clk             ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.453 ; out_disp32:u3|refresh_state[1] ; out_disp32:u3|refresh_state[1] ; clk             ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.473 ; out_disp32:u3|reset_count[17]  ; out_disp32:u3|reset_count[17]  ; clk             ; clk         ; 0.000        ; 0.100      ; 0.785      ;
; 0.613 ; out_disp32:u3|reset_count[4]   ; out_disp32:u3|reset_count[5]   ; clk             ; clk         ; 0.000        ; 0.575      ; 1.400      ;
; 0.613 ; out_disp32:u3|reset_count[8]   ; out_disp32:u3|reset_count[9]   ; clk             ; clk         ; 0.000        ; 0.573      ; 1.398      ;
; 0.614 ; out_disp32:u3|reset_count[14]  ; out_disp32:u3|reset_count[15]  ; clk             ; clk         ; 0.000        ; 0.575      ; 1.401      ;
; 0.623 ; out_disp32:u3|reset_count[14]  ; out_disp32:u3|reset_count[16]  ; clk             ; clk         ; 0.000        ; 0.575      ; 1.410      ;
; 0.719 ; out_disp32:u3|reset_count[1]   ; out_disp32:u3|reset_count[1]   ; clk             ; clk         ; 0.000        ; 0.100      ; 1.031      ;
; 0.725 ; out_disp32:u3|reset_count[9]   ; out_disp32:u3|reset_count[9]   ; clk             ; clk         ; 0.000        ; 0.100      ; 1.037      ;
; 0.726 ; out_disp32:u3|reset_count[15]  ; out_disp32:u3|reset_count[15]  ; clk             ; clk         ; 0.000        ; 0.100      ; 1.038      ;
; 0.730 ; out_disp32:u3|reset_count[16]  ; out_disp32:u3|reset_count[16]  ; clk             ; clk         ; 0.000        ; 0.100      ; 1.042      ;
; 0.737 ; out_disp32:u3|reset_count[7]   ; out_disp32:u3|reset_count[9]   ; clk             ; clk         ; 0.000        ; 0.573      ; 1.522      ;
; 0.737 ; out_disp32:u3|reset_count[13]  ; out_disp32:u3|reset_count[15]  ; clk             ; clk         ; 0.000        ; 0.575      ; 1.524      ;
; 0.744 ; out_disp32:u3|reset_count[0]   ; out_disp32:u3|reset_count[0]   ; clk             ; clk         ; 0.000        ; 0.100      ; 1.056      ;
; 0.744 ; out_disp32:u3|reset_count[7]   ; out_disp32:u3|reset_count[7]   ; clk             ; clk         ; 0.000        ; 0.081      ; 1.037      ;
; 0.744 ; out_disp32:u3|reset_count[8]   ; out_disp32:u3|reset_count[8]   ; clk             ; clk         ; 0.000        ; 0.081      ; 1.037      ;
; 0.745 ; clk_div:u0|q[1]                ; clk_div:u0|q[1]                ; clk             ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; clk_div:u0|q[3]                ; clk_div:u0|q[3]                ; clk             ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.746 ; out_disp32:u3|reset_count[10]  ; out_disp32:u3|reset_count[10]  ; clk             ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; out_disp32:u3|reset_count[4]   ; out_disp32:u3|reset_count[4]   ; clk             ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; out_disp32:u3|reset_count[13]  ; out_disp32:u3|reset_count[13]  ; clk             ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; out_disp32:u3|reset_count[12]  ; out_disp32:u3|reset_count[12]  ; clk             ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; clk_div:u0|q[2]                ; clk_div:u0|q[2]                ; clk             ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; out_disp32:u3|reset_count[13]  ; out_disp32:u3|reset_count[16]  ; clk             ; clk         ; 0.000        ; 0.575      ; 1.533      ;
; 0.747 ; out_disp32:u3|reset_count[14]  ; out_disp32:u3|reset_count[14]  ; clk             ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; clk_div:u0|q[4]                ; clk_div:u0|q[4]                ; clk             ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; clk_div:u0|q[7]                ; clk_div:u0|q[7]                ; clk             ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.748 ; out_disp32:u3|reset_count[2]   ; out_disp32:u3|reset_count[2]   ; clk             ; clk         ; 0.000        ; 0.081      ; 1.041      ;
; 0.753 ; out_disp32:u3|reset_count[12]  ; out_disp32:u3|reset_count[15]  ; clk             ; clk         ; 0.000        ; 0.575      ; 1.540      ;
; 0.754 ; out_disp32:u3|reset_count[14]  ; out_disp32:u3|reset_count[17]  ; clk             ; clk         ; 0.000        ; 0.575      ; 1.541      ;
; 0.754 ; out_disp32:u3|reset_count[3]   ; out_disp32:u3|reset_count[5]   ; clk             ; clk         ; 0.000        ; 0.575      ; 1.541      ;
; 0.755 ; out_disp32:u3|reset_count[2]   ; out_disp32:u3|reset_count[5]   ; clk             ; clk         ; 0.000        ; 0.575      ; 1.542      ;
; 0.762 ; out_disp32:u3|reset_count[12]  ; out_disp32:u3|reset_count[16]  ; clk             ; clk         ; 0.000        ; 0.575      ; 1.549      ;
; 0.763 ; out_disp32:u3|reset_count[3]   ; out_disp32:u3|reset_count[3]   ; clk             ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; out_disp32:u3|reset_count[11]  ; out_disp32:u3|reset_count[11]  ; clk             ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.766 ; clk_div:u0|q[6]                ; clk_div:u0|q[6]                ; clk             ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.787 ; clk_div:u0|q[0]                ; clk_div:u0|q[0]                ; clk             ; clk         ; 0.000        ; 0.081      ; 1.080      ;
; 0.877 ; out_disp32:u3|reset_count[13]  ; out_disp32:u3|reset_count[17]  ; clk             ; clk         ; 0.000        ; 0.575      ; 1.664      ;
; 0.893 ; out_disp32:u3|reset_count[10]  ; out_disp32:u3|reset_count[15]  ; clk             ; clk         ; 0.000        ; 0.575      ; 1.680      ;
; 0.893 ; out_disp32:u3|reset_count[12]  ; out_disp32:u3|reset_count[17]  ; clk             ; clk         ; 0.000        ; 0.575      ; 1.680      ;
; 0.894 ; out_disp32:u3|reset_count[11]  ; out_disp32:u3|reset_count[15]  ; clk             ; clk         ; 0.000        ; 0.575      ; 1.681      ;
; 0.895 ; out_disp32:u3|reset_count[4]   ; out_disp32:u3|reset_count[9]   ; clk             ; clk         ; 0.000        ; 0.573      ; 1.680      ;
; 0.902 ; out_disp32:u3|reset_count[10]  ; out_disp32:u3|reset_count[16]  ; clk             ; clk         ; 0.000        ; 0.575      ; 1.689      ;
; 0.903 ; out_disp32:u3|reset_count[11]  ; out_disp32:u3|reset_count[16]  ; clk             ; clk         ; 0.000        ; 0.575      ; 1.690      ;
; 0.942 ; clk_div:u0|q[5]                ; clk_div:u0|q[5]                ; clk             ; clk         ; 0.000        ; 0.081      ; 1.235      ;
; 0.943 ; out_disp32:u3|reset_count[6]   ; out_disp32:u3|reset_count[9]   ; clk             ; clk         ; 0.000        ; 0.573      ; 1.728      ;
; 0.945 ; out_disp32:u3|reset_count[5]   ; out_disp32:u3|reset_count[5]   ; clk             ; clk         ; 0.000        ; 0.100      ; 1.257      ;
; 0.949 ; clk_div:u0|q[8]                ; clk_div:u0|q[8]                ; clk             ; clk         ; 0.000        ; 0.081      ; 1.242      ;
; 0.964 ; out_disp32:u3|reset_count[13]  ; out_disp32:u3|refresh_state[0] ; clk             ; clk         ; 0.000        ; 0.575      ; 1.751      ;
; 0.965 ; out_disp32:u3|reset_count[6]   ; out_disp32:u3|reset_count[6]   ; clk             ; clk         ; 0.000        ; 0.081      ; 1.258      ;
; 1.033 ; out_disp32:u3|reset_count[8]   ; out_disp32:u3|reset_count[15]  ; clk             ; clk         ; 0.000        ; 0.573      ; 1.818      ;
; 1.033 ; out_disp32:u3|reset_count[10]  ; out_disp32:u3|reset_count[17]  ; clk             ; clk         ; 0.000        ; 0.575      ; 1.820      ;
; 1.034 ; out_disp32:u3|reset_count[11]  ; out_disp32:u3|reset_count[17]  ; clk             ; clk         ; 0.000        ; 0.575      ; 1.821      ;
; 1.036 ; out_disp32:u3|reset_count[3]   ; out_disp32:u3|reset_count[9]   ; clk             ; clk         ; 0.000        ; 0.573      ; 1.821      ;
; 1.037 ; out_disp32:u3|reset_count[2]   ; out_disp32:u3|reset_count[9]   ; clk             ; clk         ; 0.000        ; 0.573      ; 1.822      ;
; 1.042 ; out_disp32:u3|reset_count[8]   ; out_disp32:u3|reset_count[16]  ; clk             ; clk         ; 0.000        ; 0.573      ; 1.827      ;
; 1.053 ; out_disp32:u3|reset_count[16]  ; out_disp32:u3|refresh_state[0] ; clk             ; clk         ; 0.000        ; 0.100      ; 1.365      ;
; 1.073 ; clk_div:u0|q_oi                ; clk_div:u0|q_oi                ; clk_div:u0|q_oi ; clk         ; 0.000        ; 2.603      ; 4.179      ;
; 1.081 ; out_disp32:u3|reset_count[15]  ; out_disp32:u3|reset_count[16]  ; clk             ; clk         ; 0.000        ; 0.100      ; 1.393      ;
; 1.082 ; out_disp32:u3|reset_count[0]   ; out_disp32:u3|reset_count[1]   ; clk             ; clk         ; 0.000        ; 0.100      ; 1.394      ;
; 1.091 ; out_disp32:u3|reset_count[16]  ; out_disp32:u3|reset_count[17]  ; clk             ; clk         ; 0.000        ; 0.100      ; 1.403      ;
; 1.098 ; out_disp32:u3|reset_count[7]   ; out_disp32:u3|reset_count[8]   ; clk             ; clk         ; 0.000        ; 0.081      ; 1.391      ;
; 1.099 ; clk_div:u0|q[1]                ; clk_div:u0|q[2]                ; clk             ; clk         ; 0.000        ; 0.081      ; 1.392      ;
; 1.099 ; clk_div:u0|q[3]                ; clk_div:u0|q[4]                ; clk             ; clk         ; 0.000        ; 0.081      ; 1.392      ;
; 1.099 ; out_disp32:u3|reset_count[12]  ; out_disp32:u3|refresh_state[0] ; clk             ; clk         ; 0.000        ; 0.575      ; 1.886      ;
; 1.100 ; out_disp32:u3|reset_count[13]  ; out_disp32:u3|reset_count[14]  ; clk             ; clk         ; 0.000        ; 0.081      ; 1.393      ;
; 1.101 ; clk_div:u0|q[7]                ; clk_div:u0|q[8]                ; clk             ; clk         ; 0.000        ; 0.081      ; 1.394      ;
; 1.107 ; clk_div:u0|q[2]                ; clk_div:u0|q[3]                ; clk             ; clk         ; 0.000        ; 0.081      ; 1.400      ;
; 1.107 ; out_disp32:u3|reset_count[12]  ; out_disp32:u3|reset_count[13]  ; clk             ; clk         ; 0.000        ; 0.081      ; 1.400      ;
; 1.107 ; out_disp32:u3|reset_count[10]  ; out_disp32:u3|reset_count[11]  ; clk             ; clk         ; 0.000        ; 0.081      ; 1.400      ;
; 1.107 ; out_disp32:u3|reset_count[10]  ; out_disp32:u3|refresh_state[0] ; clk             ; clk         ; 0.000        ; 0.575      ; 1.894      ;
; 1.108 ; clk_div:u0|q[4]                ; clk_div:u0|q[5]                ; clk             ; clk         ; 0.000        ; 0.081      ; 1.401      ;
; 1.109 ; out_disp32:u3|reset_count[2]   ; out_disp32:u3|reset_count[3]   ; clk             ; clk         ; 0.000        ; 0.081      ; 1.402      ;
; 1.116 ; out_disp32:u3|reset_count[8]   ; out_disp32:u3|reset_count[10]  ; clk             ; clk         ; 0.000        ; 0.079      ; 1.407      ;
; 1.116 ; out_disp32:u3|reset_count[10]  ; out_disp32:u3|reset_count[12]  ; clk             ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; out_disp32:u3|reset_count[4]   ; out_disp32:u3|reset_count[6]   ; clk             ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; clk_div:u0|q[2]                ; clk_div:u0|q[4]                ; clk             ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; out_disp32:u3|reset_count[12]  ; out_disp32:u3|reset_count[14]  ; clk             ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.117 ; out_disp32:u3|reset_count[3]   ; out_disp32:u3|reset_count[4]   ; clk             ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; clk_div:u0|q[4]                ; clk_div:u0|q[6]                ; clk             ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; out_disp32:u3|reset_count[11]  ; out_disp32:u3|reset_count[12]  ; clk             ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.118 ; out_disp32:u3|reset_count[2]   ; out_disp32:u3|reset_count[4]   ; clk             ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.120 ; out_disp32:u3|reset_count[14]  ; out_disp32:u3|refresh_state[0] ; clk             ; clk         ; 0.000        ; 0.575      ; 1.907      ;
; 1.125 ; clk_div:u0|q[0]                ; clk_div:u0|q[1]                ; clk             ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.127 ; clk_div:u0|q[6]                ; clk_div:u0|q[7]                ; clk             ; clk         ; 0.000        ; 0.081      ; 1.420      ;
; 1.134 ; clk_div:u0|q[0]                ; clk_div:u0|q[2]                ; clk             ; clk         ; 0.000        ; 0.081      ; 1.427      ;
; 1.136 ; clk_div:u0|q[6]                ; clk_div:u0|q[8]                ; clk             ; clk         ; 0.000        ; 0.081      ; 1.429      ;
; 1.157 ; out_disp32:u3|reset_count[7]   ; out_disp32:u3|reset_count[15]  ; clk             ; clk         ; 0.000        ; 0.573      ; 1.942      ;
; 1.166 ; out_disp32:u3|reset_count[7]   ; out_disp32:u3|reset_count[16]  ; clk             ; clk         ; 0.000        ; 0.573      ; 1.951      ;
; 1.173 ; out_disp32:u3|reset_count[8]   ; out_disp32:u3|reset_count[17]  ; clk             ; clk         ; 0.000        ; 0.573      ; 1.958      ;
; 1.175 ; out_disp32:u3|reset_count[17]  ; out_disp32:u3|refresh_state[0] ; clk             ; clk         ; 0.000        ; 0.100      ; 1.487      ;
; 1.212 ; out_disp32:u3|reset_count[15]  ; out_disp32:u3|reset_count[17]  ; clk             ; clk         ; 0.000        ; 0.100      ; 1.524      ;
; 1.230 ; clk_div:u0|q[1]                ; clk_div:u0|q[3]                ; clk             ; clk         ; 0.000        ; 0.081      ; 1.523      ;
; 1.230 ; clk_div:u0|q[3]                ; clk_div:u0|q[5]                ; clk             ; clk         ; 0.000        ; 0.081      ; 1.523      ;
; 1.239 ; clk_div:u0|q[1]                ; clk_div:u0|q[4]                ; clk             ; clk         ; 0.000        ; 0.081      ; 1.532      ;
; 1.239 ; clk_div:u0|q[3]                ; clk_div:u0|q[6]                ; clk             ; clk         ; 0.000        ; 0.081      ; 1.532      ;
; 1.240 ; out_disp32:u3|reset_count[7]   ; out_disp32:u3|reset_count[10]  ; clk             ; clk         ; 0.000        ; 0.079      ; 1.531      ;
; 1.241 ; out_disp32:u3|refresh_state[0] ; out_disp32:u3|refresh_state[1] ; clk             ; clk         ; 0.000        ; -0.394     ; 1.059      ;
; 1.247 ; out_disp32:u3|reset_count[4]   ; out_disp32:u3|reset_count[7]   ; clk             ; clk         ; 0.000        ; 0.081      ; 1.540      ;
; 1.247 ; out_disp32:u3|reset_count[10]  ; out_disp32:u3|reset_count[13]  ; clk             ; clk         ; 0.000        ; 0.081      ; 1.540      ;
+-------+--------------------------------+--------------------------------+-----------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_div:u0|q_oi'                                                                                                        ;
+-------+--------------------------------+--------------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-----------------+-----------------+--------------+------------+------------+
; 0.435 ; rx_32bit:u1|bit_count[2]       ; rx_32bit:u1|bit_count[2]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; rx_32bit:u1|bit_count[1]       ; rx_32bit:u1|bit_count[1]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.099      ; 0.746      ;
; 0.453 ; rx_32bit:u1|state.rx_databits  ; rx_32bit:u1|state.rx_databits  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; rx_32bit:u1|bit_count[3]       ; rx_32bit:u1|bit_count[3]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; rx_32bit:u1|bit_count[0]       ; rx_32bit:u1|bit_count[0]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; rx_32bit:u1|state.start        ; rx_32bit:u1|state.start        ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; tx_32bit:u2|state.tx_databits  ; tx_32bit:u2|state.tx_databits  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; tx_32bit:u2|data_index[2]      ; tx_32bit:u2|data_index[2]      ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; tx_32bit:u2|data_index[3]      ; tx_32bit:u2|data_index[3]      ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; tx_32bit:u2|tx_active          ; tx_32bit:u2|tx_active          ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; tx_32bit:u2|data_index[0]      ; tx_32bit:u2|data_index[0]      ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; tx_32bit:u2|data_index[1]      ; tx_32bit:u2|data_index[1]      ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; tx_32bit:u2|state.tx_stop_bits ; tx_32bit:u2|state.tx_stop_bits ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; tx_32bit:u2|state.tx_start     ; tx_32bit:u2|state.tx_start     ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; tx_32bit:u2|state.tx_idle      ; tx_32bit:u2|state.tx_idle      ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.080      ; 0.746      ;
; 0.509 ; tx_32bit:u2|clk_count[8]       ; tx_32bit:u2|clk_count[8]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.080      ; 0.801      ;
; 0.526 ; rx_32bit:u1|rxbuff32[4]        ; rx_32bit:u1|rxbuff32[3]        ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.081      ; 0.819      ;
; 0.527 ; rx_32bit:u1|rxbuff32[3]        ; rx_32bit:u1|rxbuff32[2]        ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.081      ; 0.820      ;
; 0.528 ; rx_32bit:u1|rxbuff32[6]        ; rx_32bit:u1|rxbuff32[5]        ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.081      ; 0.821      ;
; 0.528 ; tx_32bit:u2|state.tx_stop_bits ; tx_32bit:u2|tx_active          ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.080      ; 0.820      ;
; 0.529 ; rx_32bit:u1|rxbuff32[5]        ; rx_32bit:u1|rxbuff32[4]        ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.081      ; 0.822      ;
; 0.553 ; rx_32bit:u1|bit_count[0]       ; rx_32bit:u1|bit_count[1]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.541      ; 1.306      ;
; 0.642 ; save[2][7]                     ; data_tx[7]                     ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.081      ; 0.935      ;
; 0.645 ; save[2][3]                     ; data_tx[3]                     ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.081      ; 0.938      ;
; 0.666 ; rx_32bit:u1|rxbuff32[17]       ; rx_32bit:u1|rxbuff32[16]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.081      ; 0.959      ;
; 0.667 ; rx_32bit:u1|rxbuff32[2]        ; rx_32bit:u1|rxbuff32[1]        ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.081      ; 0.960      ;
; 0.668 ; rx_32bit:u1|rxbuff32[19]       ; rx_32bit:u1|rxbuff32[18]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.081      ; 0.961      ;
; 0.670 ; rx_32bit:u1|rxbuff32[1]        ; rx_32bit:u1|rxbuff32[0]        ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.081      ; 0.963      ;
; 0.673 ; rx_32bit:u1|rxbuff32[27]       ; rx_32bit:u1|rxbuff32[26]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.080      ; 0.965      ;
; 0.705 ; rx_32bit:u1|state.stop         ; rx_32bit:u1|bit32_count[2]     ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.081      ; 0.998      ;
; 0.709 ; rx_32bit:u1|rxbuff32[7]        ; rx_32bit:u1|rxbuff32[6]        ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.081      ; 1.002      ;
; 0.709 ; rx_32bit:u1|state.stop         ; rx_32bit:u1|bit32_count[1]     ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.081      ; 1.002      ;
; 0.710 ; save[2][5]                     ; data_tx[5]                     ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.081      ; 1.003      ;
; 0.724 ; save[3][2]                     ; data_tx[2]                     ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.080      ; 1.016      ;
; 0.732 ; rx_32bit:u1|rxbuff32[5]        ; save[3][5]                     ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.077      ; 1.021      ;
; 0.740 ; save[3][3]                     ; data_tx[3]                     ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.081      ; 1.033      ;
; 0.744 ; rx_32bit:u1|bit32_count[0]     ; rx_32bit:u1|rxbuff32[15]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.582      ; 1.538      ;
; 0.745 ; rx_32bit:u1|bit32_count[0]     ; rx_32bit:u1|rxbuff32[10]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.582      ; 1.539      ;
; 0.745 ; rx_32bit:u1|bit32_count[0]     ; rx_32bit:u1|rxbuff32[13]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.582      ; 1.539      ;
; 0.745 ; tx_32bit:u2|clk_count[7]       ; tx_32bit:u2|clk_count[7]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.080      ; 1.037      ;
; 0.746 ; tx_32bit:u2|clk_count[1]       ; tx_32bit:u2|clk_count[1]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.080      ; 1.038      ;
; 0.748 ; rx_32bit:u1|rxbuff32[13]       ; rx_32bit:u1|rxbuff32[12]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.101      ; 1.061      ;
; 0.748 ; rx_32bit:u1|rxbuff32[15]       ; rx_32bit:u1|rxbuff32[14]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.101      ; 1.061      ;
; 0.748 ; tx_32bit:u2|clk_count[5]       ; tx_32bit:u2|clk_count[5]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.080      ; 1.040      ;
; 0.748 ; tx_32bit:u2|clk_count[2]       ; tx_32bit:u2|clk_count[2]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.080      ; 1.040      ;
; 0.748 ; tx_32bit:u2|clk_count[3]       ; tx_32bit:u2|clk_count[3]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.080      ; 1.040      ;
; 0.748 ; tx_32bit:u2|state.clean        ; tx_32bit:u2|state.tx_idle      ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.080      ; 1.040      ;
; 0.748 ; rx_32bit:u1|bit32_count[0]     ; rx_32bit:u1|rxbuff32[14]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.582      ; 1.542      ;
; 0.749 ; tx_32bit:u2|clk_count[6]       ; tx_32bit:u2|clk_count[6]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.080      ; 1.041      ;
; 0.749 ; rx_32bit:u1|rxbuff32[14]       ; rx_32bit:u1|rxbuff32[13]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.101      ; 1.062      ;
; 0.749 ; rx_32bit:u1|bit32_count[0]     ; rx_32bit:u1|rxbuff32[12]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.582      ; 1.543      ;
; 0.750 ; tx_32bit:u2|clk_count[4]       ; tx_32bit:u2|clk_count[4]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.080      ; 1.042      ;
; 0.754 ; rx_32bit:u1|baud_count[7]      ; rx_32bit:u1|baud_count[7]      ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.080      ; 1.046      ;
; 0.754 ; rx_32bit:u1|baud_count[1]      ; rx_32bit:u1|baud_count[1]      ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.080      ; 1.046      ;
; 0.756 ; rx_32bit:u1|baud_count[8]      ; rx_32bit:u1|baud_count[8]      ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.080      ; 1.048      ;
; 0.758 ; rx_32bit:u1|baud_count[2]      ; rx_32bit:u1|baud_count[2]      ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.080      ; 1.050      ;
; 0.764 ; tx_32bit:u2|clk_count[0]       ; tx_32bit:u2|clk_count[0]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.080      ; 1.056      ;
; 0.765 ; rx_32bit:u1|rxbuff32[18]       ; rx_32bit:u1|rxbuff32[17]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; rx_32bit:u1|rxbuff32[23]       ; rx_32bit:u1|rxbuff32[22]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.081      ; 1.059      ;
; 0.767 ; tx_32bit:u2|clk_count[8]       ; tx_32bit:u2|state.clean        ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.080      ; 1.059      ;
; 0.768 ; rx_32bit:u1|rxbuff32[25]       ; rx_32bit:u1|rxbuff32[24]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.080      ; 1.060      ;
; 0.768 ; rx_32bit:u1|rxbuff32[20]       ; rx_32bit:u1|rxbuff32[19]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.081      ; 1.061      ;
; 0.769 ; rx_32bit:u1|rxbuff32[28]       ; rx_32bit:u1|rxbuff32[27]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.080      ; 1.061      ;
; 0.773 ; rx_32bit:u1|baud_count[0]      ; rx_32bit:u1|baud_count[0]      ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.080      ; 1.065      ;
; 0.776 ; rx_32bit:u1|rxbuff32[29]       ; rx_32bit:u1|rxbuff32[28]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.080      ; 1.068      ;
; 0.777 ; rx_32bit:u1|rxbuff32[26]       ; rx_32bit:u1|rxbuff32[25]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.080      ; 1.069      ;
; 0.800 ; tx_32bit:u2|data_index[2]      ; tx_32bit:u2|tx_line            ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.081      ; 1.093      ;
; 0.804 ; rx_32bit:u1|rxbuff32[9]        ; rx_32bit:u1|rxbuff32[8]        ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.100      ; 1.116      ;
; 0.824 ; tx_32bit:u2|state.tx_idle      ; tx_32bit:u2|state.tx_start     ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.080      ; 1.116      ;
; 0.833 ; save[0][3]                     ; data_tx[3]                     ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.081      ; 1.126      ;
; 0.843 ; rx_32bit:u1|rxbuff32[31]       ; rx_32bit:u1|rxbuff32[30]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.570      ; 1.625      ;
; 0.855 ; rx_32bit:u1|rxbuff32[21]       ; rx_32bit:u1|rxbuff32[20]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.081      ; 1.148      ;
; 0.878 ; rx_32bit:u1|state.almacen      ; rx_32bit:u1|state.rx_idle      ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.081      ; 1.171      ;
; 0.916 ; rx_32bit:u1|rxbuff32[27]       ; save[0][3]                     ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.081      ; 1.209      ;
; 0.927 ; tx_32bit:u2|clk_count[5]       ; tx_32bit:u2|state.clean        ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.080      ; 1.219      ;
; 0.930 ; rx_32bit:u1|bit_count[0]       ; rx_32bit:u1|bit_count[2]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.541      ; 1.683      ;
; 0.933 ; save[3][5]                     ; data_tx[5]                     ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.081      ; 1.226      ;
; 0.947 ; rx_32bit:u1|state.rx_databits  ; rx_32bit:u1|rxbuff32[30]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.571      ; 1.730      ;
; 0.960 ; rx_32bit:u1|baud_count[6]      ; rx_32bit:u1|baud_count[6]      ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.080      ; 1.252      ;
; 0.963 ; rx_32bit:u1|rxbuff32[29]       ; save[0][5]                     ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.081      ; 1.256      ;
; 0.965 ; rx_32bit:u1|baud_count[3]      ; rx_32bit:u1|baud_count[3]      ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.080      ; 1.257      ;
; 0.966 ; rx_32bit:u1|baud_count[5]      ; rx_32bit:u1|baud_count[5]      ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.080      ; 1.258      ;
; 0.967 ; rx_32bit:u1|baud_count[4]      ; rx_32bit:u1|baud_count[4]      ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.080      ; 1.259      ;
; 0.969 ; rx_32bit:u1|rxbuff32[25]       ; save[0][1]                     ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.082      ; 1.263      ;
; 0.973 ; rx_32bit:u1|state.almacen      ; rx_32bit:u1|bit_count[2]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.541      ; 1.726      ;
; 0.976 ; rx_32bit:u1|state.almacen      ; rx_32bit:u1|bit_count[1]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.541      ; 1.729      ;
; 0.986 ; save[3][1]                     ; data_tx[1]                     ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.080      ; 1.278      ;
; 0.988 ; save[3][4]                     ; data_tx[4]                     ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.081      ; 1.281      ;
; 0.988 ; rx_32bit:u1|bit32_count[2]     ; rx_32bit:u1|rxbuff32[14]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.582      ; 1.782      ;
; 0.988 ; rx_32bit:u1|bit32_count[2]     ; rx_32bit:u1|rxbuff32[12]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.582      ; 1.782      ;
; 0.989 ; save[2][0]                     ; data_tx[0]                     ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.081      ; 1.282      ;
; 0.993 ; rx_32bit:u1|bit32_count[2]     ; rx_32bit:u1|rxbuff32[10]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.582      ; 1.787      ;
; 0.994 ; rx_32bit:u1|bit32_count[2]     ; rx_32bit:u1|rxbuff32[13]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.582      ; 1.788      ;
; 0.995 ; rx_32bit:u1|bit32_count[2]     ; rx_32bit:u1|rxbuff32[15]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.582      ; 1.789      ;
; 1.005 ; rx_32bit:u1|state.rx_idle      ; rx_32bit:u1|state.start        ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.081      ; 1.298      ;
; 1.005 ; save[3][7]                     ; data_tx[7]                     ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.080      ; 1.297      ;
; 1.007 ; tx_32bit:u2|state.tx_databits  ; tx_32bit:u2|tx_line            ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.081      ; 1.300      ;
; 1.007 ; tx_32bit:u2|state.tx_databits  ; tx_32bit:u2|data_index[2]      ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.081      ; 1.300      ;
; 1.007 ; tx_32bit:u2|state.tx_databits  ; tx_32bit:u2|data_index[3]      ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.081      ; 1.300      ;
; 1.007 ; tx_32bit:u2|state.tx_start     ; tx_32bit:u2|tx_active          ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.080      ; 1.299      ;
+-------+--------------------------------+--------------------------------+-----------------+-----------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                     ;
+------------+-----------------+-----------------+------+
; Fmax       ; Restricted Fmax ; Clock Name      ; Note ;
+------------+-----------------+-----------------+------+
; 221.58 MHz ; 221.58 MHz      ; clk             ;      ;
; 303.21 MHz ; 303.21 MHz      ; clk_div:u0|q_oi ;      ;
+------------+-----------------+-----------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------+
; Slow 1200mV 0C Model Setup Summary       ;
+-----------------+--------+---------------+
; Clock           ; Slack  ; End Point TNS ;
+-----------------+--------+---------------+
; clk             ; -3.513 ; -78.950       ;
; clk_div:u0|q_oi ; -2.298 ; -180.646      ;
+-----------------+--------+---------------+


+-----------------------------------------+
; Slow 1200mV 0C Model Hold Summary       ;
+-----------------+-------+---------------+
; Clock           ; Slack ; End Point TNS ;
+-----------------+-------+---------------+
; clk             ; 0.383 ; 0.000         ;
; clk_div:u0|q_oi ; 0.384 ; 0.000         ;
+-----------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------------+--------+-----------------------+
; Clock           ; Slack  ; End Point TNS         ;
+-----------------+--------+-----------------------+
; clk             ; -3.000 ; -47.610               ;
; clk_div:u0|q_oi ; -1.487 ; -168.031              ;
+-----------------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                            ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -3.513 ; clk_div:u0|q[0]               ; clk_div:u0|q_oi               ; clk          ; clk         ; 1.000        ; -0.072     ; 4.443      ;
; -3.358 ; out_disp32:u3|reset_count[8]  ; out_disp32:u3|reset_count[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.287      ;
; -3.358 ; out_disp32:u3|reset_count[8]  ; out_disp32:u3|reset_count[3]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.287      ;
; -3.358 ; out_disp32:u3|reset_count[8]  ; out_disp32:u3|reset_count[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.287      ;
; -3.358 ; out_disp32:u3|reset_count[8]  ; out_disp32:u3|reset_count[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.287      ;
; -3.358 ; out_disp32:u3|reset_count[8]  ; out_disp32:u3|reset_count[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.287      ;
; -3.358 ; out_disp32:u3|reset_count[8]  ; out_disp32:u3|reset_count[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.287      ;
; -3.309 ; out_disp32:u3|reset_count[5]  ; out_disp32:u3|reset_count[2]  ; clk          ; clk         ; 1.000        ; -0.540     ; 3.771      ;
; -3.309 ; out_disp32:u3|reset_count[5]  ; out_disp32:u3|reset_count[3]  ; clk          ; clk         ; 1.000        ; -0.540     ; 3.771      ;
; -3.309 ; out_disp32:u3|reset_count[5]  ; out_disp32:u3|reset_count[4]  ; clk          ; clk         ; 1.000        ; -0.540     ; 3.771      ;
; -3.309 ; out_disp32:u3|reset_count[5]  ; out_disp32:u3|reset_count[7]  ; clk          ; clk         ; 1.000        ; -0.540     ; 3.771      ;
; -3.309 ; out_disp32:u3|reset_count[5]  ; out_disp32:u3|reset_count[6]  ; clk          ; clk         ; 1.000        ; -0.540     ; 3.771      ;
; -3.309 ; out_disp32:u3|reset_count[5]  ; out_disp32:u3|reset_count[8]  ; clk          ; clk         ; 1.000        ; -0.540     ; 3.771      ;
; -3.286 ; clk_div:u0|q[3]               ; clk_div:u0|q_oi               ; clk          ; clk         ; 1.000        ; -0.072     ; 4.216      ;
; -3.249 ; out_disp32:u3|reset_count[6]  ; out_disp32:u3|reset_count[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.178      ;
; -3.249 ; out_disp32:u3|reset_count[6]  ; out_disp32:u3|reset_count[3]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.178      ;
; -3.249 ; out_disp32:u3|reset_count[6]  ; out_disp32:u3|reset_count[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.178      ;
; -3.249 ; out_disp32:u3|reset_count[6]  ; out_disp32:u3|reset_count[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.178      ;
; -3.249 ; out_disp32:u3|reset_count[6]  ; out_disp32:u3|reset_count[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.178      ;
; -3.249 ; out_disp32:u3|reset_count[6]  ; out_disp32:u3|reset_count[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.178      ;
; -3.157 ; out_disp32:u3|reset_count[4]  ; out_disp32:u3|reset_count[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.086      ;
; -3.157 ; out_disp32:u3|reset_count[4]  ; out_disp32:u3|reset_count[3]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.086      ;
; -3.157 ; out_disp32:u3|reset_count[4]  ; out_disp32:u3|reset_count[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.086      ;
; -3.157 ; out_disp32:u3|reset_count[4]  ; out_disp32:u3|reset_count[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.086      ;
; -3.157 ; out_disp32:u3|reset_count[4]  ; out_disp32:u3|reset_count[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.086      ;
; -3.157 ; out_disp32:u3|reset_count[4]  ; out_disp32:u3|reset_count[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.086      ;
; -3.141 ; out_disp32:u3|reset_count[3]  ; out_disp32:u3|reset_count[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.070      ;
; -3.141 ; out_disp32:u3|reset_count[3]  ; out_disp32:u3|reset_count[3]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.070      ;
; -3.141 ; out_disp32:u3|reset_count[3]  ; out_disp32:u3|reset_count[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.070      ;
; -3.141 ; out_disp32:u3|reset_count[3]  ; out_disp32:u3|reset_count[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.070      ;
; -3.141 ; out_disp32:u3|reset_count[3]  ; out_disp32:u3|reset_count[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.070      ;
; -3.141 ; out_disp32:u3|reset_count[3]  ; out_disp32:u3|reset_count[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.070      ;
; -3.113 ; out_disp32:u3|reset_count[2]  ; out_disp32:u3|reset_count[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.042      ;
; -3.113 ; out_disp32:u3|reset_count[2]  ; out_disp32:u3|reset_count[3]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.042      ;
; -3.113 ; out_disp32:u3|reset_count[2]  ; out_disp32:u3|reset_count[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.042      ;
; -3.113 ; out_disp32:u3|reset_count[2]  ; out_disp32:u3|reset_count[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.042      ;
; -3.113 ; out_disp32:u3|reset_count[2]  ; out_disp32:u3|reset_count[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.042      ;
; -3.113 ; out_disp32:u3|reset_count[2]  ; out_disp32:u3|reset_count[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.042      ;
; -3.103 ; out_disp32:u3|reset_count[7]  ; out_disp32:u3|reset_count[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.032      ;
; -3.103 ; out_disp32:u3|reset_count[7]  ; out_disp32:u3|reset_count[3]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.032      ;
; -3.103 ; out_disp32:u3|reset_count[7]  ; out_disp32:u3|reset_count[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.032      ;
; -3.103 ; out_disp32:u3|reset_count[7]  ; out_disp32:u3|reset_count[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.032      ;
; -3.103 ; out_disp32:u3|reset_count[7]  ; out_disp32:u3|reset_count[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.032      ;
; -3.103 ; out_disp32:u3|reset_count[7]  ; out_disp32:u3|reset_count[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.032      ;
; -3.084 ; clk_div:u0|q[1]               ; clk_div:u0|q_oi               ; clk          ; clk         ; 1.000        ; -0.072     ; 4.014      ;
; -2.961 ; clk_div:u0|q[2]               ; clk_div:u0|q_oi               ; clk          ; clk         ; 1.000        ; -0.072     ; 3.891      ;
; -2.909 ; out_disp32:u3|reset_count[8]  ; out_disp32:u3|reset_count[5]  ; clk          ; clk         ; 1.000        ; 0.376      ; 4.287      ;
; -2.909 ; out_disp32:u3|reset_count[8]  ; out_disp32:u3|reset_count[0]  ; clk          ; clk         ; 1.000        ; 0.376      ; 4.287      ;
; -2.909 ; out_disp32:u3|reset_count[8]  ; out_disp32:u3|reset_count[1]  ; clk          ; clk         ; 1.000        ; 0.376      ; 4.287      ;
; -2.878 ; clk_div:u0|q[4]               ; clk_div:u0|q_oi               ; clk          ; clk         ; 1.000        ; -0.072     ; 3.808      ;
; -2.877 ; out_disp32:u3|reset_count[5]  ; out_disp32:u3|reset_count[10] ; clk          ; clk         ; 1.000        ; -0.543     ; 3.336      ;
; -2.877 ; out_disp32:u3|reset_count[5]  ; out_disp32:u3|reset_count[11] ; clk          ; clk         ; 1.000        ; -0.543     ; 3.336      ;
; -2.877 ; out_disp32:u3|reset_count[5]  ; out_disp32:u3|reset_count[13] ; clk          ; clk         ; 1.000        ; -0.543     ; 3.336      ;
; -2.877 ; out_disp32:u3|reset_count[5]  ; out_disp32:u3|reset_count[12] ; clk          ; clk         ; 1.000        ; -0.543     ; 3.336      ;
; -2.877 ; out_disp32:u3|reset_count[5]  ; out_disp32:u3|reset_count[14] ; clk          ; clk         ; 1.000        ; -0.543     ; 3.336      ;
; -2.861 ; clk_div:u0|q[5]               ; clk_div:u0|q_oi               ; clk          ; clk         ; 1.000        ; -0.072     ; 3.791      ;
; -2.860 ; out_disp32:u3|reset_count[5]  ; out_disp32:u3|reset_count[5]  ; clk          ; clk         ; 1.000        ; -0.091     ; 3.771      ;
; -2.860 ; out_disp32:u3|reset_count[5]  ; out_disp32:u3|reset_count[0]  ; clk          ; clk         ; 1.000        ; -0.091     ; 3.771      ;
; -2.860 ; out_disp32:u3|reset_count[5]  ; out_disp32:u3|reset_count[1]  ; clk          ; clk         ; 1.000        ; -0.091     ; 3.771      ;
; -2.806 ; out_disp32:u3|reset_count[8]  ; out_disp32:u3|reset_count[10] ; clk          ; clk         ; 1.000        ; -0.076     ; 3.732      ;
; -2.806 ; out_disp32:u3|reset_count[8]  ; out_disp32:u3|reset_count[11] ; clk          ; clk         ; 1.000        ; -0.076     ; 3.732      ;
; -2.806 ; out_disp32:u3|reset_count[8]  ; out_disp32:u3|reset_count[13] ; clk          ; clk         ; 1.000        ; -0.076     ; 3.732      ;
; -2.806 ; out_disp32:u3|reset_count[8]  ; out_disp32:u3|reset_count[12] ; clk          ; clk         ; 1.000        ; -0.076     ; 3.732      ;
; -2.806 ; out_disp32:u3|reset_count[8]  ; out_disp32:u3|reset_count[14] ; clk          ; clk         ; 1.000        ; -0.076     ; 3.732      ;
; -2.800 ; out_disp32:u3|reset_count[6]  ; out_disp32:u3|reset_count[5]  ; clk          ; clk         ; 1.000        ; 0.376      ; 4.178      ;
; -2.800 ; out_disp32:u3|reset_count[6]  ; out_disp32:u3|reset_count[0]  ; clk          ; clk         ; 1.000        ; 0.376      ; 4.178      ;
; -2.800 ; out_disp32:u3|reset_count[6]  ; out_disp32:u3|reset_count[1]  ; clk          ; clk         ; 1.000        ; 0.376      ; 4.178      ;
; -2.727 ; out_disp32:u3|reset_count[9]  ; out_disp32:u3|reset_count[2]  ; clk          ; clk         ; 1.000        ; -0.537     ; 3.192      ;
; -2.727 ; out_disp32:u3|reset_count[9]  ; out_disp32:u3|reset_count[3]  ; clk          ; clk         ; 1.000        ; -0.537     ; 3.192      ;
; -2.727 ; out_disp32:u3|reset_count[9]  ; out_disp32:u3|reset_count[4]  ; clk          ; clk         ; 1.000        ; -0.537     ; 3.192      ;
; -2.727 ; out_disp32:u3|reset_count[9]  ; out_disp32:u3|reset_count[7]  ; clk          ; clk         ; 1.000        ; -0.537     ; 3.192      ;
; -2.727 ; out_disp32:u3|reset_count[9]  ; out_disp32:u3|reset_count[6]  ; clk          ; clk         ; 1.000        ; -0.537     ; 3.192      ;
; -2.727 ; out_disp32:u3|reset_count[9]  ; out_disp32:u3|reset_count[8]  ; clk          ; clk         ; 1.000        ; -0.537     ; 3.192      ;
; -2.725 ; out_disp32:u3|reset_count[4]  ; out_disp32:u3|reset_count[10] ; clk          ; clk         ; 1.000        ; -0.076     ; 3.651      ;
; -2.725 ; out_disp32:u3|reset_count[4]  ; out_disp32:u3|reset_count[11] ; clk          ; clk         ; 1.000        ; -0.076     ; 3.651      ;
; -2.725 ; out_disp32:u3|reset_count[4]  ; out_disp32:u3|reset_count[13] ; clk          ; clk         ; 1.000        ; -0.076     ; 3.651      ;
; -2.725 ; out_disp32:u3|reset_count[4]  ; out_disp32:u3|reset_count[12] ; clk          ; clk         ; 1.000        ; -0.076     ; 3.651      ;
; -2.725 ; out_disp32:u3|reset_count[4]  ; out_disp32:u3|reset_count[14] ; clk          ; clk         ; 1.000        ; -0.076     ; 3.651      ;
; -2.708 ; out_disp32:u3|reset_count[4]  ; out_disp32:u3|reset_count[5]  ; clk          ; clk         ; 1.000        ; 0.376      ; 4.086      ;
; -2.708 ; out_disp32:u3|reset_count[4]  ; out_disp32:u3|reset_count[0]  ; clk          ; clk         ; 1.000        ; 0.376      ; 4.086      ;
; -2.708 ; out_disp32:u3|reset_count[4]  ; out_disp32:u3|reset_count[1]  ; clk          ; clk         ; 1.000        ; 0.376      ; 4.086      ;
; -2.697 ; out_disp32:u3|reset_count[6]  ; out_disp32:u3|reset_count[10] ; clk          ; clk         ; 1.000        ; -0.076     ; 3.623      ;
; -2.697 ; out_disp32:u3|reset_count[6]  ; out_disp32:u3|reset_count[11] ; clk          ; clk         ; 1.000        ; -0.076     ; 3.623      ;
; -2.697 ; out_disp32:u3|reset_count[6]  ; out_disp32:u3|reset_count[13] ; clk          ; clk         ; 1.000        ; -0.076     ; 3.623      ;
; -2.697 ; out_disp32:u3|reset_count[6]  ; out_disp32:u3|reset_count[12] ; clk          ; clk         ; 1.000        ; -0.076     ; 3.623      ;
; -2.697 ; out_disp32:u3|reset_count[6]  ; out_disp32:u3|reset_count[14] ; clk          ; clk         ; 1.000        ; -0.076     ; 3.623      ;
; -2.692 ; out_disp32:u3|reset_count[3]  ; out_disp32:u3|reset_count[5]  ; clk          ; clk         ; 1.000        ; 0.376      ; 4.070      ;
; -2.692 ; out_disp32:u3|reset_count[3]  ; out_disp32:u3|reset_count[0]  ; clk          ; clk         ; 1.000        ; 0.376      ; 4.070      ;
; -2.692 ; out_disp32:u3|reset_count[3]  ; out_disp32:u3|reset_count[1]  ; clk          ; clk         ; 1.000        ; 0.376      ; 4.070      ;
; -2.681 ; out_disp32:u3|reset_count[2]  ; out_disp32:u3|reset_count[10] ; clk          ; clk         ; 1.000        ; -0.076     ; 3.607      ;
; -2.681 ; out_disp32:u3|reset_count[2]  ; out_disp32:u3|reset_count[11] ; clk          ; clk         ; 1.000        ; -0.076     ; 3.607      ;
; -2.681 ; out_disp32:u3|reset_count[2]  ; out_disp32:u3|reset_count[13] ; clk          ; clk         ; 1.000        ; -0.076     ; 3.607      ;
; -2.681 ; out_disp32:u3|reset_count[2]  ; out_disp32:u3|reset_count[12] ; clk          ; clk         ; 1.000        ; -0.076     ; 3.607      ;
; -2.681 ; out_disp32:u3|reset_count[2]  ; out_disp32:u3|reset_count[14] ; clk          ; clk         ; 1.000        ; -0.076     ; 3.607      ;
; -2.670 ; out_disp32:u3|reset_count[3]  ; out_disp32:u3|reset_count[10] ; clk          ; clk         ; 1.000        ; -0.076     ; 3.596      ;
; -2.670 ; out_disp32:u3|reset_count[3]  ; out_disp32:u3|reset_count[11] ; clk          ; clk         ; 1.000        ; -0.076     ; 3.596      ;
; -2.670 ; out_disp32:u3|reset_count[3]  ; out_disp32:u3|reset_count[13] ; clk          ; clk         ; 1.000        ; -0.076     ; 3.596      ;
; -2.670 ; out_disp32:u3|reset_count[3]  ; out_disp32:u3|reset_count[12] ; clk          ; clk         ; 1.000        ; -0.076     ; 3.596      ;
; -2.670 ; out_disp32:u3|reset_count[3]  ; out_disp32:u3|reset_count[14] ; clk          ; clk         ; 1.000        ; -0.076     ; 3.596      ;
; -2.667 ; out_disp32:u3|reset_count[15] ; out_disp32:u3|reset_count[2]  ; clk          ; clk         ; 1.000        ; -0.537     ; 3.132      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_div:u0|q_oi'                                                                                                    ;
+--------+-------------------------------+----------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                    ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+----------------------------+-----------------+-----------------+--------------+------------+------------+
; -2.298 ; rx_32bit:u1|baud_count[3]     ; rx_32bit:u1|bit32_count[0] ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 3.227      ;
; -2.298 ; rx_32bit:u1|baud_count[3]     ; rx_32bit:u1|bit32_count[2] ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 3.227      ;
; -2.298 ; rx_32bit:u1|baud_count[3]     ; rx_32bit:u1|bit32_count[1] ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 3.227      ;
; -2.215 ; rx_32bit:u1|bit32_count[1]    ; rx_32bit:u1|rxbuff32[31]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 3.144      ;
; -2.214 ; rx_32bit:u1|baud_count[0]     ; rx_32bit:u1|bit32_count[0] ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 3.143      ;
; -2.214 ; rx_32bit:u1|baud_count[0]     ; rx_32bit:u1|bit32_count[2] ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 3.143      ;
; -2.214 ; rx_32bit:u1|baud_count[0]     ; rx_32bit:u1|bit32_count[1] ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 3.143      ;
; -2.191 ; rx_32bit:u1|baud_count[4]     ; rx_32bit:u1|bit32_count[0] ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 3.120      ;
; -2.191 ; rx_32bit:u1|baud_count[4]     ; rx_32bit:u1|bit32_count[2] ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 3.120      ;
; -2.191 ; rx_32bit:u1|baud_count[4]     ; rx_32bit:u1|bit32_count[1] ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 3.120      ;
; -2.190 ; rx_32bit:u1|bit32_count[1]    ; rx_32bit:u1|rxbuff32[24]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.075     ; 3.117      ;
; -2.190 ; rx_32bit:u1|bit32_count[1]    ; rx_32bit:u1|rxbuff32[25]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.075     ; 3.117      ;
; -2.190 ; rx_32bit:u1|bit32_count[1]    ; rx_32bit:u1|rxbuff32[26]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.075     ; 3.117      ;
; -2.190 ; rx_32bit:u1|bit32_count[1]    ; rx_32bit:u1|rxbuff32[27]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.075     ; 3.117      ;
; -2.190 ; rx_32bit:u1|bit32_count[1]    ; rx_32bit:u1|rxbuff32[28]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.075     ; 3.117      ;
; -2.190 ; rx_32bit:u1|bit32_count[1]    ; rx_32bit:u1|rxbuff32[29]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.075     ; 3.117      ;
; -2.164 ; rx_32bit:u1|bit32_count[2]    ; rx_32bit:u1|rxbuff32[31]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 3.093      ;
; -2.139 ; rx_32bit:u1|bit32_count[2]    ; rx_32bit:u1|rxbuff32[24]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.075     ; 3.066      ;
; -2.139 ; rx_32bit:u1|bit32_count[2]    ; rx_32bit:u1|rxbuff32[25]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.075     ; 3.066      ;
; -2.139 ; rx_32bit:u1|bit32_count[2]    ; rx_32bit:u1|rxbuff32[26]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.075     ; 3.066      ;
; -2.139 ; rx_32bit:u1|bit32_count[2]    ; rx_32bit:u1|rxbuff32[27]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.075     ; 3.066      ;
; -2.139 ; rx_32bit:u1|bit32_count[2]    ; rx_32bit:u1|rxbuff32[28]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.075     ; 3.066      ;
; -2.139 ; rx_32bit:u1|bit32_count[2]    ; rx_32bit:u1|rxbuff32[29]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.075     ; 3.066      ;
; -2.124 ; rx_32bit:u1|bit32_count[1]    ; rx_32bit:u1|rxbuff32[16]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 3.053      ;
; -2.124 ; rx_32bit:u1|bit32_count[1]    ; rx_32bit:u1|rxbuff32[17]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 3.053      ;
; -2.124 ; rx_32bit:u1|bit32_count[1]    ; rx_32bit:u1|rxbuff32[18]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 3.053      ;
; -2.124 ; rx_32bit:u1|bit32_count[1]    ; rx_32bit:u1|rxbuff32[19]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 3.053      ;
; -2.124 ; rx_32bit:u1|bit32_count[1]    ; rx_32bit:u1|rxbuff32[20]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 3.053      ;
; -2.124 ; rx_32bit:u1|bit32_count[1]    ; rx_32bit:u1|rxbuff32[21]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 3.053      ;
; -2.124 ; rx_32bit:u1|bit32_count[1]    ; rx_32bit:u1|rxbuff32[22]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 3.053      ;
; -2.124 ; rx_32bit:u1|bit32_count[1]    ; rx_32bit:u1|rxbuff32[23]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 3.053      ;
; -2.123 ; rx_32bit:u1|baud_count[2]     ; rx_32bit:u1|bit32_count[0] ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 3.052      ;
; -2.123 ; rx_32bit:u1|baud_count[2]     ; rx_32bit:u1|bit32_count[2] ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 3.052      ;
; -2.123 ; rx_32bit:u1|baud_count[2]     ; rx_32bit:u1|bit32_count[1] ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 3.052      ;
; -2.097 ; rx_32bit:u1|baud_count[3]     ; rx_32bit:u1|state.almacen  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 3.026      ;
; -2.071 ; rx_32bit:u1|baud_count[3]     ; rx_32bit:u1|baud_count[8]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 3.000      ;
; -2.071 ; rx_32bit:u1|baud_count[3]     ; rx_32bit:u1|baud_count[7]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 3.000      ;
; -2.071 ; rx_32bit:u1|baud_count[3]     ; rx_32bit:u1|baud_count[6]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 3.000      ;
; -2.071 ; rx_32bit:u1|baud_count[3]     ; rx_32bit:u1|baud_count[5]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 3.000      ;
; -2.071 ; rx_32bit:u1|baud_count[3]     ; rx_32bit:u1|baud_count[0]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 3.000      ;
; -2.071 ; rx_32bit:u1|baud_count[3]     ; rx_32bit:u1|baud_count[1]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 3.000      ;
; -2.071 ; rx_32bit:u1|baud_count[3]     ; rx_32bit:u1|baud_count[2]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 3.000      ;
; -2.071 ; rx_32bit:u1|baud_count[3]     ; rx_32bit:u1|baud_count[3]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 3.000      ;
; -2.071 ; rx_32bit:u1|baud_count[3]     ; rx_32bit:u1|baud_count[4]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 3.000      ;
; -2.049 ; rx_32bit:u1|baud_count[0]     ; rx_32bit:u1|state.almacen  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 2.978      ;
; -2.030 ; rx_32bit:u1|baud_count[0]     ; rx_32bit:u1|baud_count[8]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 2.959      ;
; -2.030 ; rx_32bit:u1|baud_count[0]     ; rx_32bit:u1|baud_count[7]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 2.959      ;
; -2.030 ; rx_32bit:u1|baud_count[0]     ; rx_32bit:u1|baud_count[6]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 2.959      ;
; -2.030 ; rx_32bit:u1|baud_count[0]     ; rx_32bit:u1|baud_count[5]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 2.959      ;
; -2.030 ; rx_32bit:u1|baud_count[0]     ; rx_32bit:u1|baud_count[0]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 2.959      ;
; -2.030 ; rx_32bit:u1|baud_count[0]     ; rx_32bit:u1|baud_count[1]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 2.959      ;
; -2.030 ; rx_32bit:u1|baud_count[0]     ; rx_32bit:u1|baud_count[2]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 2.959      ;
; -2.030 ; rx_32bit:u1|baud_count[0]     ; rx_32bit:u1|baud_count[3]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 2.959      ;
; -2.030 ; rx_32bit:u1|baud_count[0]     ; rx_32bit:u1|baud_count[4]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 2.959      ;
; -2.024 ; rx_32bit:u1|state.rx_databits ; rx_32bit:u1|rxbuff32[31]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 2.953      ;
; -1.999 ; rx_32bit:u1|state.rx_databits ; rx_32bit:u1|rxbuff32[24]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.075     ; 2.926      ;
; -1.999 ; rx_32bit:u1|state.rx_databits ; rx_32bit:u1|rxbuff32[25]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.075     ; 2.926      ;
; -1.999 ; rx_32bit:u1|state.rx_databits ; rx_32bit:u1|rxbuff32[26]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.075     ; 2.926      ;
; -1.999 ; rx_32bit:u1|state.rx_databits ; rx_32bit:u1|rxbuff32[27]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.075     ; 2.926      ;
; -1.999 ; rx_32bit:u1|state.rx_databits ; rx_32bit:u1|rxbuff32[28]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.075     ; 2.926      ;
; -1.999 ; rx_32bit:u1|state.rx_databits ; rx_32bit:u1|rxbuff32[29]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.075     ; 2.926      ;
; -1.998 ; rx_32bit:u1|state.rx_databits ; rx_32bit:u1|rxbuff32[16]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 2.927      ;
; -1.998 ; rx_32bit:u1|state.rx_databits ; rx_32bit:u1|rxbuff32[17]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 2.927      ;
; -1.998 ; rx_32bit:u1|state.rx_databits ; rx_32bit:u1|rxbuff32[18]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 2.927      ;
; -1.998 ; rx_32bit:u1|state.rx_databits ; rx_32bit:u1|rxbuff32[19]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 2.927      ;
; -1.998 ; rx_32bit:u1|state.rx_databits ; rx_32bit:u1|rxbuff32[20]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 2.927      ;
; -1.998 ; rx_32bit:u1|state.rx_databits ; rx_32bit:u1|rxbuff32[21]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 2.927      ;
; -1.998 ; rx_32bit:u1|state.rx_databits ; rx_32bit:u1|rxbuff32[22]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 2.927      ;
; -1.998 ; rx_32bit:u1|state.rx_databits ; rx_32bit:u1|rxbuff32[23]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 2.927      ;
; -1.986 ; rx_32bit:u1|baud_count[1]     ; rx_32bit:u1|bit32_count[0] ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 2.915      ;
; -1.986 ; rx_32bit:u1|baud_count[1]     ; rx_32bit:u1|bit32_count[2] ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 2.915      ;
; -1.986 ; rx_32bit:u1|baud_count[1]     ; rx_32bit:u1|bit32_count[1] ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 2.915      ;
; -1.973 ; rx_32bit:u1|baud_count[6]     ; rx_32bit:u1|bit32_count[0] ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 2.902      ;
; -1.973 ; rx_32bit:u1|baud_count[6]     ; rx_32bit:u1|bit32_count[2] ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 2.902      ;
; -1.973 ; rx_32bit:u1|baud_count[6]     ; rx_32bit:u1|bit32_count[1] ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 2.902      ;
; -1.959 ; rx_32bit:u1|baud_count[4]     ; rx_32bit:u1|baud_count[8]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 2.888      ;
; -1.959 ; rx_32bit:u1|baud_count[4]     ; rx_32bit:u1|baud_count[7]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 2.888      ;
; -1.959 ; rx_32bit:u1|baud_count[4]     ; rx_32bit:u1|baud_count[6]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 2.888      ;
; -1.959 ; rx_32bit:u1|baud_count[4]     ; rx_32bit:u1|baud_count[5]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 2.888      ;
; -1.959 ; rx_32bit:u1|baud_count[4]     ; rx_32bit:u1|baud_count[0]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 2.888      ;
; -1.959 ; rx_32bit:u1|baud_count[4]     ; rx_32bit:u1|baud_count[1]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 2.888      ;
; -1.959 ; rx_32bit:u1|baud_count[4]     ; rx_32bit:u1|baud_count[2]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 2.888      ;
; -1.959 ; rx_32bit:u1|baud_count[4]     ; rx_32bit:u1|baud_count[3]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 2.888      ;
; -1.959 ; rx_32bit:u1|baud_count[4]     ; rx_32bit:u1|baud_count[4]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 2.888      ;
; -1.919 ; rx_32bit:u1|baud_count[2]     ; rx_32bit:u1|baud_count[8]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 2.848      ;
; -1.919 ; rx_32bit:u1|baud_count[2]     ; rx_32bit:u1|baud_count[7]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 2.848      ;
; -1.919 ; rx_32bit:u1|baud_count[2]     ; rx_32bit:u1|baud_count[6]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 2.848      ;
; -1.919 ; rx_32bit:u1|baud_count[2]     ; rx_32bit:u1|baud_count[5]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 2.848      ;
; -1.919 ; rx_32bit:u1|baud_count[2]     ; rx_32bit:u1|baud_count[0]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 2.848      ;
; -1.919 ; rx_32bit:u1|baud_count[2]     ; rx_32bit:u1|baud_count[1]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 2.848      ;
; -1.919 ; rx_32bit:u1|baud_count[2]     ; rx_32bit:u1|baud_count[2]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 2.848      ;
; -1.919 ; rx_32bit:u1|baud_count[2]     ; rx_32bit:u1|baud_count[3]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 2.848      ;
; -1.919 ; rx_32bit:u1|baud_count[2]     ; rx_32bit:u1|baud_count[4]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 2.848      ;
; -1.904 ; rx_32bit:u1|bit32_count[0]    ; rx_32bit:u1|rxbuff32[31]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 2.833      ;
; -1.889 ; rx_32bit:u1|bit32_count[2]    ; rx_32bit:u1|rxbuff32[16]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 2.818      ;
; -1.889 ; rx_32bit:u1|bit32_count[2]    ; rx_32bit:u1|rxbuff32[17]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 2.818      ;
; -1.889 ; rx_32bit:u1|bit32_count[2]    ; rx_32bit:u1|rxbuff32[18]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 2.818      ;
; -1.889 ; rx_32bit:u1|bit32_count[2]    ; rx_32bit:u1|rxbuff32[19]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 2.818      ;
; -1.889 ; rx_32bit:u1|bit32_count[2]    ; rx_32bit:u1|rxbuff32[20]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 2.818      ;
; -1.889 ; rx_32bit:u1|bit32_count[2]    ; rx_32bit:u1|rxbuff32[21]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.073     ; 2.818      ;
+--------+-------------------------------+----------------------------+-----------------+-----------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                 ;
+-------+--------------------------------+--------------------------------+-----------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-----------------+-------------+--------------+------------+------------+
; 0.383 ; out_disp32:u3|refresh_state[0] ; out_disp32:u3|refresh_state[0] ; clk             ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.401 ; out_disp32:u3|refresh_state[1] ; out_disp32:u3|refresh_state[1] ; clk             ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.438 ; out_disp32:u3|reset_count[17]  ; out_disp32:u3|reset_count[17]  ; clk             ; clk         ; 0.000        ; 0.091      ; 0.724      ;
; 0.545 ; out_disp32:u3|reset_count[14]  ; out_disp32:u3|reset_count[15]  ; clk             ; clk         ; 0.000        ; 0.540      ; 1.280      ;
; 0.546 ; out_disp32:u3|reset_count[4]   ; out_disp32:u3|reset_count[5]   ; clk             ; clk         ; 0.000        ; 0.540      ; 1.281      ;
; 0.547 ; out_disp32:u3|reset_count[8]   ; out_disp32:u3|reset_count[9]   ; clk             ; clk         ; 0.000        ; 0.537      ; 1.279      ;
; 0.560 ; out_disp32:u3|reset_count[14]  ; out_disp32:u3|reset_count[16]  ; clk             ; clk         ; 0.000        ; 0.540      ; 1.295      ;
; 0.648 ; out_disp32:u3|reset_count[13]  ; out_disp32:u3|reset_count[15]  ; clk             ; clk         ; 0.000        ; 0.540      ; 1.383      ;
; 0.648 ; out_disp32:u3|reset_count[7]   ; out_disp32:u3|reset_count[9]   ; clk             ; clk         ; 0.000        ; 0.537      ; 1.380      ;
; 0.660 ; out_disp32:u3|reset_count[3]   ; out_disp32:u3|reset_count[5]   ; clk             ; clk         ; 0.000        ; 0.540      ; 1.395      ;
; 0.667 ; out_disp32:u3|reset_count[14]  ; out_disp32:u3|reset_count[17]  ; clk             ; clk         ; 0.000        ; 0.540      ; 1.402      ;
; 0.668 ; out_disp32:u3|reset_count[12]  ; out_disp32:u3|reset_count[15]  ; clk             ; clk         ; 0.000        ; 0.540      ; 1.403      ;
; 0.669 ; out_disp32:u3|reset_count[1]   ; out_disp32:u3|reset_count[1]   ; clk             ; clk         ; 0.000        ; 0.091      ; 0.955      ;
; 0.672 ; out_disp32:u3|reset_count[2]   ; out_disp32:u3|reset_count[5]   ; clk             ; clk         ; 0.000        ; 0.540      ; 1.407      ;
; 0.673 ; out_disp32:u3|reset_count[13]  ; out_disp32:u3|reset_count[16]  ; clk             ; clk         ; 0.000        ; 0.540      ; 1.408      ;
; 0.675 ; out_disp32:u3|reset_count[9]   ; out_disp32:u3|reset_count[9]   ; clk             ; clk         ; 0.000        ; 0.091      ; 0.961      ;
; 0.676 ; out_disp32:u3|reset_count[15]  ; out_disp32:u3|reset_count[15]  ; clk             ; clk         ; 0.000        ; 0.091      ; 0.962      ;
; 0.681 ; out_disp32:u3|reset_count[16]  ; out_disp32:u3|reset_count[16]  ; clk             ; clk         ; 0.000        ; 0.091      ; 0.967      ;
; 0.683 ; out_disp32:u3|reset_count[12]  ; out_disp32:u3|reset_count[16]  ; clk             ; clk         ; 0.000        ; 0.540      ; 1.418      ;
; 0.691 ; out_disp32:u3|reset_count[7]   ; out_disp32:u3|reset_count[7]   ; clk             ; clk         ; 0.000        ; 0.073      ; 0.959      ;
; 0.692 ; out_disp32:u3|reset_count[8]   ; out_disp32:u3|reset_count[8]   ; clk             ; clk         ; 0.000        ; 0.073      ; 0.960      ;
; 0.693 ; out_disp32:u3|reset_count[14]  ; out_disp32:u3|reset_count[14]  ; clk             ; clk         ; 0.000        ; 0.073      ; 0.961      ;
; 0.693 ; clk_div:u0|q[2]                ; clk_div:u0|q[2]                ; clk             ; clk         ; 0.000        ; 0.072      ; 0.960      ;
; 0.694 ; out_disp32:u3|reset_count[4]   ; out_disp32:u3|reset_count[4]   ; clk             ; clk         ; 0.000        ; 0.073      ; 0.962      ;
; 0.694 ; out_disp32:u3|reset_count[13]  ; out_disp32:u3|reset_count[13]  ; clk             ; clk         ; 0.000        ; 0.073      ; 0.962      ;
; 0.694 ; out_disp32:u3|reset_count[12]  ; out_disp32:u3|reset_count[12]  ; clk             ; clk         ; 0.000        ; 0.073      ; 0.962      ;
; 0.694 ; clk_div:u0|q[1]                ; clk_div:u0|q[1]                ; clk             ; clk         ; 0.000        ; 0.072      ; 0.961      ;
; 0.695 ; clk_div:u0|q[3]                ; clk_div:u0|q[3]                ; clk             ; clk         ; 0.000        ; 0.072      ; 0.962      ;
; 0.696 ; out_disp32:u3|reset_count[10]  ; out_disp32:u3|reset_count[10]  ; clk             ; clk         ; 0.000        ; 0.073      ; 0.964      ;
; 0.696 ; out_disp32:u3|reset_count[0]   ; out_disp32:u3|reset_count[0]   ; clk             ; clk         ; 0.000        ; 0.091      ; 0.982      ;
; 0.696 ; clk_div:u0|q[4]                ; clk_div:u0|q[4]                ; clk             ; clk         ; 0.000        ; 0.072      ; 0.963      ;
; 0.697 ; clk_div:u0|q[7]                ; clk_div:u0|q[7]                ; clk             ; clk         ; 0.000        ; 0.072      ; 0.964      ;
; 0.698 ; out_disp32:u3|reset_count[2]   ; out_disp32:u3|reset_count[2]   ; clk             ; clk         ; 0.000        ; 0.073      ; 0.966      ;
; 0.708 ; out_disp32:u3|reset_count[3]   ; out_disp32:u3|reset_count[3]   ; clk             ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; out_disp32:u3|reset_count[11]  ; out_disp32:u3|reset_count[11]  ; clk             ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.713 ; clk_div:u0|q[6]                ; clk_div:u0|q[6]                ; clk             ; clk         ; 0.000        ; 0.072      ; 0.980      ;
; 0.735 ; clk_div:u0|q[0]                ; clk_div:u0|q[0]                ; clk             ; clk         ; 0.000        ; 0.072      ; 1.002      ;
; 0.770 ; out_disp32:u3|reset_count[13]  ; out_disp32:u3|reset_count[17]  ; clk             ; clk         ; 0.000        ; 0.540      ; 1.505      ;
; 0.781 ; out_disp32:u3|reset_count[11]  ; out_disp32:u3|reset_count[15]  ; clk             ; clk         ; 0.000        ; 0.540      ; 1.516      ;
; 0.790 ; out_disp32:u3|reset_count[12]  ; out_disp32:u3|reset_count[17]  ; clk             ; clk         ; 0.000        ; 0.540      ; 1.525      ;
; 0.792 ; out_disp32:u3|reset_count[10]  ; out_disp32:u3|reset_count[15]  ; clk             ; clk         ; 0.000        ; 0.540      ; 1.527      ;
; 0.793 ; out_disp32:u3|reset_count[4]   ; out_disp32:u3|reset_count[9]   ; clk             ; clk         ; 0.000        ; 0.537      ; 1.525      ;
; 0.807 ; out_disp32:u3|reset_count[10]  ; out_disp32:u3|reset_count[16]  ; clk             ; clk         ; 0.000        ; 0.540      ; 1.542      ;
; 0.809 ; out_disp32:u3|reset_count[11]  ; out_disp32:u3|reset_count[16]  ; clk             ; clk         ; 0.000        ; 0.540      ; 1.544      ;
; 0.819 ; out_disp32:u3|reset_count[6]   ; out_disp32:u3|reset_count[9]   ; clk             ; clk         ; 0.000        ; 0.537      ; 1.551      ;
; 0.857 ; out_disp32:u3|reset_count[5]   ; out_disp32:u3|reset_count[5]   ; clk             ; clk         ; 0.000        ; 0.091      ; 1.143      ;
; 0.859 ; clk_div:u0|q[5]                ; clk_div:u0|q[5]                ; clk             ; clk         ; 0.000        ; 0.072      ; 1.126      ;
; 0.860 ; clk_div:u0|q[8]                ; clk_div:u0|q[8]                ; clk             ; clk         ; 0.000        ; 0.072      ; 1.127      ;
; 0.865 ; out_disp32:u3|reset_count[6]   ; out_disp32:u3|reset_count[6]   ; clk             ; clk         ; 0.000        ; 0.073      ; 1.133      ;
; 0.878 ; out_disp32:u3|reset_count[13]  ; out_disp32:u3|refresh_state[0] ; clk             ; clk         ; 0.000        ; 0.540      ; 1.613      ;
; 0.903 ; out_disp32:u3|reset_count[11]  ; out_disp32:u3|reset_count[17]  ; clk             ; clk         ; 0.000        ; 0.540      ; 1.638      ;
; 0.907 ; out_disp32:u3|reset_count[3]   ; out_disp32:u3|reset_count[9]   ; clk             ; clk         ; 0.000        ; 0.537      ; 1.639      ;
; 0.913 ; out_disp32:u3|reset_count[8]   ; out_disp32:u3|reset_count[15]  ; clk             ; clk         ; 0.000        ; 0.537      ; 1.645      ;
; 0.914 ; out_disp32:u3|reset_count[10]  ; out_disp32:u3|reset_count[17]  ; clk             ; clk         ; 0.000        ; 0.540      ; 1.649      ;
; 0.919 ; out_disp32:u3|reset_count[2]   ; out_disp32:u3|reset_count[9]   ; clk             ; clk         ; 0.000        ; 0.537      ; 1.651      ;
; 0.928 ; out_disp32:u3|reset_count[8]   ; out_disp32:u3|reset_count[16]  ; clk             ; clk         ; 0.000        ; 0.537      ; 1.660      ;
; 0.980 ; out_disp32:u3|reset_count[16]  ; out_disp32:u3|refresh_state[0] ; clk             ; clk         ; 0.000        ; 0.091      ; 1.266      ;
; 0.989 ; out_disp32:u3|reset_count[0]   ; out_disp32:u3|reset_count[1]   ; clk             ; clk         ; 0.000        ; 0.091      ; 1.275      ;
; 0.998 ; out_disp32:u3|reset_count[15]  ; out_disp32:u3|reset_count[16]  ; clk             ; clk         ; 0.000        ; 0.091      ; 1.284      ;
; 1.000 ; out_disp32:u3|reset_count[16]  ; out_disp32:u3|reset_count[17]  ; clk             ; clk         ; 0.000        ; 0.091      ; 1.286      ;
; 1.010 ; out_disp32:u3|reset_count[14]  ; out_disp32:u3|refresh_state[0] ; clk             ; clk         ; 0.000        ; 0.540      ; 1.745      ;
; 1.011 ; out_disp32:u3|reset_count[12]  ; out_disp32:u3|refresh_state[0] ; clk             ; clk         ; 0.000        ; 0.540      ; 1.746      ;
; 1.012 ; clk_div:u0|q[2]                ; clk_div:u0|q[3]                ; clk             ; clk         ; 0.000        ; 0.072      ; 1.279      ;
; 1.013 ; out_disp32:u3|reset_count[12]  ; out_disp32:u3|reset_count[13]  ; clk             ; clk         ; 0.000        ; 0.073      ; 1.281      ;
; 1.014 ; out_disp32:u3|reset_count[7]   ; out_disp32:u3|reset_count[15]  ; clk             ; clk         ; 0.000        ; 0.537      ; 1.746      ;
; 1.015 ; out_disp32:u3|reset_count[7]   ; out_disp32:u3|reset_count[8]   ; clk             ; clk         ; 0.000        ; 0.073      ; 1.283      ;
; 1.015 ; out_disp32:u3|reset_count[10]  ; out_disp32:u3|reset_count[11]  ; clk             ; clk         ; 0.000        ; 0.073      ; 1.283      ;
; 1.015 ; clk_div:u0|q[4]                ; clk_div:u0|q[5]                ; clk             ; clk         ; 0.000        ; 0.072      ; 1.282      ;
; 1.017 ; out_disp32:u3|reset_count[2]   ; out_disp32:u3|reset_count[3]   ; clk             ; clk         ; 0.000        ; 0.073      ; 1.285      ;
; 1.018 ; out_disp32:u3|reset_count[13]  ; out_disp32:u3|reset_count[14]  ; clk             ; clk         ; 0.000        ; 0.073      ; 1.286      ;
; 1.018 ; clk_div:u0|q[1]                ; clk_div:u0|q[2]                ; clk             ; clk         ; 0.000        ; 0.072      ; 1.285      ;
; 1.018 ; out_disp32:u3|reset_count[10]  ; out_disp32:u3|refresh_state[0] ; clk             ; clk         ; 0.000        ; 0.540      ; 1.753      ;
; 1.019 ; clk_div:u0|q[3]                ; clk_div:u0|q[4]                ; clk             ; clk         ; 0.000        ; 0.072      ; 1.286      ;
; 1.021 ; clk_div:u0|q[7]                ; clk_div:u0|q[8]                ; clk             ; clk         ; 0.000        ; 0.072      ; 1.288      ;
; 1.026 ; clk_div:u0|q_oi                ; clk_div:u0|q_oi                ; clk_div:u0|q_oi ; clk         ; 0.000        ; 2.391      ; 3.882      ;
; 1.027 ; clk_div:u0|q[2]                ; clk_div:u0|q[4]                ; clk             ; clk         ; 0.000        ; 0.072      ; 1.294      ;
; 1.028 ; out_disp32:u3|reset_count[4]   ; out_disp32:u3|reset_count[6]   ; clk             ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; out_disp32:u3|reset_count[12]  ; out_disp32:u3|reset_count[14]  ; clk             ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.029 ; clk_div:u0|q[0]                ; clk_div:u0|q[1]                ; clk             ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; out_disp32:u3|reset_count[8]   ; out_disp32:u3|reset_count[10]  ; clk             ; clk         ; 0.000        ; 0.070      ; 1.294      ;
; 1.030 ; out_disp32:u3|reset_count[10]  ; out_disp32:u3|reset_count[12]  ; clk             ; clk         ; 0.000        ; 0.073      ; 1.298      ;
; 1.030 ; clk_div:u0|q[4]                ; clk_div:u0|q[6]                ; clk             ; clk         ; 0.000        ; 0.072      ; 1.297      ;
; 1.031 ; clk_div:u0|q[6]                ; clk_div:u0|q[7]                ; clk             ; clk         ; 0.000        ; 0.072      ; 1.298      ;
; 1.032 ; out_disp32:u3|reset_count[3]   ; out_disp32:u3|reset_count[4]   ; clk             ; clk         ; 0.000        ; 0.073      ; 1.300      ;
; 1.032 ; out_disp32:u3|reset_count[11]  ; out_disp32:u3|reset_count[12]  ; clk             ; clk         ; 0.000        ; 0.073      ; 1.300      ;
; 1.032 ; out_disp32:u3|reset_count[2]   ; out_disp32:u3|reset_count[4]   ; clk             ; clk         ; 0.000        ; 0.073      ; 1.300      ;
; 1.035 ; out_disp32:u3|reset_count[8]   ; out_disp32:u3|reset_count[17]  ; clk             ; clk         ; 0.000        ; 0.537      ; 1.767      ;
; 1.039 ; out_disp32:u3|reset_count[7]   ; out_disp32:u3|reset_count[16]  ; clk             ; clk         ; 0.000        ; 0.537      ; 1.771      ;
; 1.045 ; clk_div:u0|q[0]                ; clk_div:u0|q[2]                ; clk             ; clk         ; 0.000        ; 0.072      ; 1.312      ;
; 1.047 ; clk_div:u0|q[6]                ; clk_div:u0|q[8]                ; clk             ; clk         ; 0.000        ; 0.072      ; 1.314      ;
; 1.087 ; out_disp32:u3|reset_count[17]  ; out_disp32:u3|refresh_state[0] ; clk             ; clk         ; 0.000        ; 0.091      ; 1.373      ;
; 1.094 ; out_disp32:u3|reset_count[15]  ; out_disp32:u3|reset_count[17]  ; clk             ; clk         ; 0.000        ; 0.091      ; 1.380      ;
; 1.115 ; clk_div:u0|q[1]                ; clk_div:u0|q[3]                ; clk             ; clk         ; 0.000        ; 0.072      ; 1.382      ;
; 1.116 ; clk_div:u0|q[3]                ; clk_div:u0|q[5]                ; clk             ; clk         ; 0.000        ; 0.072      ; 1.383      ;
; 1.126 ; out_disp32:u3|reset_count[11]  ; out_disp32:u3|reset_count[13]  ; clk             ; clk         ; 0.000        ; 0.073      ; 1.394      ;
; 1.134 ; clk_div:u0|q[2]                ; clk_div:u0|q[5]                ; clk             ; clk         ; 0.000        ; 0.072      ; 1.401      ;
; 1.135 ; out_disp32:u3|reset_count[4]   ; out_disp32:u3|reset_count[7]   ; clk             ; clk         ; 0.000        ; 0.073      ; 1.403      ;
; 1.136 ; out_disp32:u3|reset_count[8]   ; out_disp32:u3|reset_count[11]  ; clk             ; clk         ; 0.000        ; 0.070      ; 1.401      ;
; 1.136 ; out_disp32:u3|reset_count[7]   ; out_disp32:u3|reset_count[17]  ; clk             ; clk         ; 0.000        ; 0.537      ; 1.868      ;
; 1.137 ; out_disp32:u3|reset_count[10]  ; out_disp32:u3|reset_count[13]  ; clk             ; clk         ; 0.000        ; 0.073      ; 1.405      ;
+-------+--------------------------------+--------------------------------+-----------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_div:u0|q_oi'                                                                                                         ;
+-------+--------------------------------+--------------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-----------------+-----------------+--------------+------------+------------+
; 0.384 ; rx_32bit:u1|bit_count[2]       ; rx_32bit:u1|bit_count[2]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; rx_32bit:u1|bit_count[1]       ; rx_32bit:u1|bit_count[1]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.090      ; 0.669      ;
; 0.401 ; rx_32bit:u1|state.rx_databits  ; rx_32bit:u1|state.rx_databits  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; rx_32bit:u1|state.start        ; rx_32bit:u1|state.start        ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; tx_32bit:u2|tx_active          ; tx_32bit:u2|tx_active          ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; tx_32bit:u2|state.tx_databits  ; tx_32bit:u2|state.tx_databits  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; tx_32bit:u2|data_index[2]      ; tx_32bit:u2|data_index[2]      ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; tx_32bit:u2|data_index[0]      ; tx_32bit:u2|data_index[0]      ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; tx_32bit:u2|data_index[1]      ; tx_32bit:u2|data_index[1]      ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; tx_32bit:u2|data_index[3]      ; tx_32bit:u2|data_index[3]      ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; tx_32bit:u2|state.tx_stop_bits ; tx_32bit:u2|state.tx_stop_bits ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; tx_32bit:u2|state.tx_start     ; tx_32bit:u2|state.tx_start     ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; tx_32bit:u2|state.tx_idle      ; tx_32bit:u2|state.tx_idle      ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; rx_32bit:u1|bit_count[3]       ; rx_32bit:u1|bit_count[3]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; rx_32bit:u1|bit_count[0]       ; rx_32bit:u1|bit_count[0]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.072      ; 0.669      ;
; 0.472 ; tx_32bit:u2|clk_count[8]       ; tx_32bit:u2|clk_count[8]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.072      ; 0.739      ;
; 0.492 ; rx_32bit:u1|rxbuff32[3]        ; rx_32bit:u1|rxbuff32[2]        ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.072      ; 0.759      ;
; 0.492 ; rx_32bit:u1|rxbuff32[4]        ; rx_32bit:u1|rxbuff32[3]        ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.072      ; 0.759      ;
; 0.492 ; tx_32bit:u2|state.tx_stop_bits ; tx_32bit:u2|tx_active          ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.073      ; 0.760      ;
; 0.494 ; rx_32bit:u1|rxbuff32[5]        ; rx_32bit:u1|rxbuff32[4]        ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.072      ; 0.761      ;
; 0.494 ; rx_32bit:u1|rxbuff32[6]        ; rx_32bit:u1|rxbuff32[5]        ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.072      ; 0.761      ;
; 0.496 ; rx_32bit:u1|bit_count[0]       ; rx_32bit:u1|bit_count[1]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.503      ; 1.194      ;
; 0.599 ; save[2][7]                     ; data_tx[7]                     ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.073      ; 0.867      ;
; 0.601 ; save[2][3]                     ; data_tx[3]                     ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.073      ; 0.869      ;
; 0.619 ; rx_32bit:u1|rxbuff32[17]       ; rx_32bit:u1|rxbuff32[16]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.073      ; 0.887      ;
; 0.620 ; rx_32bit:u1|rxbuff32[2]        ; rx_32bit:u1|rxbuff32[1]        ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.072      ; 0.887      ;
; 0.620 ; rx_32bit:u1|rxbuff32[19]       ; rx_32bit:u1|rxbuff32[18]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.073      ; 0.888      ;
; 0.623 ; rx_32bit:u1|rxbuff32[1]        ; rx_32bit:u1|rxbuff32[0]        ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.072      ; 0.890      ;
; 0.626 ; rx_32bit:u1|rxbuff32[27]       ; rx_32bit:u1|rxbuff32[26]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.072      ; 0.893      ;
; 0.627 ; save[2][5]                     ; data_tx[5]                     ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.073      ; 0.895      ;
; 0.632 ; rx_32bit:u1|rxbuff32[7]        ; rx_32bit:u1|rxbuff32[6]        ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.072      ; 0.899      ;
; 0.639 ; rx_32bit:u1|bit32_count[0]     ; rx_32bit:u1|rxbuff32[13]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.545      ; 1.379      ;
; 0.639 ; rx_32bit:u1|bit32_count[0]     ; rx_32bit:u1|rxbuff32[15]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.545      ; 1.379      ;
; 0.640 ; rx_32bit:u1|bit32_count[0]     ; rx_32bit:u1|rxbuff32[10]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.545      ; 1.380      ;
; 0.643 ; save[3][2]                     ; data_tx[2]                     ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.073      ; 0.911      ;
; 0.643 ; rx_32bit:u1|bit32_count[0]     ; rx_32bit:u1|rxbuff32[12]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.545      ; 1.383      ;
; 0.643 ; rx_32bit:u1|bit32_count[0]     ; rx_32bit:u1|rxbuff32[14]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.545      ; 1.383      ;
; 0.649 ; rx_32bit:u1|rxbuff32[5]        ; save[3][5]                     ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.071      ; 0.915      ;
; 0.655 ; rx_32bit:u1|state.stop         ; rx_32bit:u1|bit32_count[2]     ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.073      ; 0.923      ;
; 0.659 ; rx_32bit:u1|state.stop         ; rx_32bit:u1|bit32_count[1]     ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.073      ; 0.927      ;
; 0.687 ; save[3][3]                     ; data_tx[3]                     ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.073      ; 0.955      ;
; 0.693 ; tx_32bit:u2|clk_count[7]       ; tx_32bit:u2|clk_count[7]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.072      ; 0.960      ;
; 0.693 ; tx_32bit:u2|clk_count[1]       ; tx_32bit:u2|clk_count[1]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.072      ; 0.960      ;
; 0.693 ; rx_32bit:u1|rxbuff32[13]       ; rx_32bit:u1|rxbuff32[12]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.091      ; 0.979      ;
; 0.693 ; rx_32bit:u1|rxbuff32[15]       ; rx_32bit:u1|rxbuff32[14]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.091      ; 0.979      ;
; 0.695 ; tx_32bit:u2|clk_count[5]       ; tx_32bit:u2|clk_count[5]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.072      ; 0.962      ;
; 0.695 ; tx_32bit:u2|state.clean        ; tx_32bit:u2|state.tx_idle      ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.072      ; 0.962      ;
; 0.695 ; rx_32bit:u1|rxbuff32[14]       ; rx_32bit:u1|rxbuff32[13]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.091      ; 0.981      ;
; 0.696 ; tx_32bit:u2|clk_count[2]       ; tx_32bit:u2|clk_count[2]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.072      ; 0.963      ;
; 0.696 ; tx_32bit:u2|clk_count[3]       ; tx_32bit:u2|clk_count[3]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.072      ; 0.963      ;
; 0.698 ; rx_32bit:u1|baud_count[1]      ; rx_32bit:u1|baud_count[1]      ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.073      ; 0.966      ;
; 0.699 ; tx_32bit:u2|clk_count[6]       ; tx_32bit:u2|clk_count[6]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.072      ; 0.966      ;
; 0.700 ; tx_32bit:u2|clk_count[4]       ; tx_32bit:u2|clk_count[4]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.072      ; 0.967      ;
; 0.702 ; rx_32bit:u1|baud_count[7]      ; rx_32bit:u1|baud_count[7]      ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.073      ; 0.970      ;
; 0.703 ; rx_32bit:u1|baud_count[8]      ; rx_32bit:u1|baud_count[8]      ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.073      ; 0.971      ;
; 0.706 ; rx_32bit:u1|baud_count[2]      ; rx_32bit:u1|baud_count[2]      ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.073      ; 0.974      ;
; 0.708 ; rx_32bit:u1|rxbuff32[18]       ; rx_32bit:u1|rxbuff32[17]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.073      ; 0.976      ;
; 0.711 ; rx_32bit:u1|rxbuff32[25]       ; rx_32bit:u1|rxbuff32[24]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; rx_32bit:u1|rxbuff32[23]       ; rx_32bit:u1|rxbuff32[22]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.073      ; 0.979      ;
; 0.713 ; rx_32bit:u1|rxbuff32[20]       ; rx_32bit:u1|rxbuff32[19]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.073      ; 0.981      ;
; 0.713 ; rx_32bit:u1|rxbuff32[28]       ; rx_32bit:u1|rxbuff32[27]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.072      ; 0.980      ;
; 0.713 ; tx_32bit:u2|clk_count[8]       ; tx_32bit:u2|state.clean        ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.072      ; 0.980      ;
; 0.715 ; tx_32bit:u2|clk_count[0]       ; tx_32bit:u2|clk_count[0]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.072      ; 0.982      ;
; 0.718 ; rx_32bit:u1|rxbuff32[31]       ; rx_32bit:u1|rxbuff32[30]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.541      ; 1.454      ;
; 0.719 ; rx_32bit:u1|rxbuff32[29]       ; rx_32bit:u1|rxbuff32[28]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.072      ; 0.986      ;
; 0.722 ; rx_32bit:u1|rxbuff32[26]       ; rx_32bit:u1|rxbuff32[25]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.072      ; 0.989      ;
; 0.725 ; rx_32bit:u1|baud_count[0]      ; rx_32bit:u1|baud_count[0]      ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.073      ; 0.993      ;
; 0.743 ; save[0][3]                     ; data_tx[3]                     ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.073      ; 1.011      ;
; 0.744 ; rx_32bit:u1|rxbuff32[9]        ; rx_32bit:u1|rxbuff32[8]        ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.091      ; 1.030      ;
; 0.746 ; tx_32bit:u2|data_index[2]      ; tx_32bit:u2|tx_line            ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.073      ; 1.014      ;
; 0.769 ; tx_32bit:u2|state.tx_idle      ; tx_32bit:u2|state.tx_start     ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.073      ; 1.037      ;
; 0.796 ; rx_32bit:u1|rxbuff32[21]       ; rx_32bit:u1|rxbuff32[20]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.073      ; 1.064      ;
; 0.813 ; rx_32bit:u1|state.almacen      ; rx_32bit:u1|state.rx_idle      ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.073      ; 1.081      ;
; 0.813 ; rx_32bit:u1|state.rx_databits  ; rx_32bit:u1|rxbuff32[30]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.541      ; 1.549      ;
; 0.845 ; rx_32bit:u1|bit_count[0]       ; rx_32bit:u1|bit_count[2]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.503      ; 1.543      ;
; 0.850 ; rx_32bit:u1|state.almacen      ; rx_32bit:u1|bit_count[2]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.503      ; 1.548      ;
; 0.853 ; rx_32bit:u1|rxbuff32[27]       ; save[0][3]                     ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.073      ; 1.121      ;
; 0.853 ; tx_32bit:u2|clk_count[5]       ; tx_32bit:u2|state.clean        ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.072      ; 1.120      ;
; 0.854 ; rx_32bit:u1|state.almacen      ; rx_32bit:u1|bit_count[1]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.503      ; 1.552      ;
; 0.864 ; rx_32bit:u1|baud_count[6]      ; rx_32bit:u1|baud_count[6]      ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.073      ; 1.132      ;
; 0.867 ; rx_32bit:u1|bit32_count[2]     ; rx_32bit:u1|rxbuff32[12]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.545      ; 1.607      ;
; 0.867 ; rx_32bit:u1|bit32_count[2]     ; rx_32bit:u1|rxbuff32[14]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.545      ; 1.607      ;
; 0.872 ; rx_32bit:u1|bit32_count[2]     ; rx_32bit:u1|rxbuff32[10]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.545      ; 1.612      ;
; 0.873 ; save[2][0]                     ; data_tx[0]                     ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.073      ; 1.141      ;
; 0.873 ; rx_32bit:u1|baud_count[4]      ; rx_32bit:u1|baud_count[4]      ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.073      ; 1.141      ;
; 0.873 ; rx_32bit:u1|bit32_count[2]     ; rx_32bit:u1|rxbuff32[13]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.545      ; 1.613      ;
; 0.874 ; save[3][5]                     ; data_tx[5]                     ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.073      ; 1.142      ;
; 0.875 ; rx_32bit:u1|baud_count[3]      ; rx_32bit:u1|baud_count[3]      ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.073      ; 1.143      ;
; 0.875 ; rx_32bit:u1|bit32_count[2]     ; rx_32bit:u1|rxbuff32[15]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.545      ; 1.615      ;
; 0.876 ; rx_32bit:u1|baud_count[5]      ; rx_32bit:u1|baud_count[5]      ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.073      ; 1.144      ;
; 0.877 ; save[3][1]                     ; data_tx[1]                     ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.073      ; 1.145      ;
; 0.877 ; rx_32bit:u1|rxbuff32[29]       ; save[0][5]                     ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.073      ; 1.145      ;
; 0.892 ; rx_32bit:u1|rxbuff32[25]       ; save[0][1]                     ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.073      ; 1.160      ;
; 0.892 ; save[3][7]                     ; data_tx[7]                     ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.072      ; 1.159      ;
; 0.894 ; save[0][1]                     ; data_tx[1]                     ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.073      ; 1.162      ;
; 0.896 ; rx_32bit:u1|state.rx_idle      ; rx_32bit:u1|state.start        ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.073      ; 1.164      ;
; 0.897 ; tx_32bit:u2|state.tx_start     ; tx_32bit:u2|tx_active          ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.073      ; 1.165      ;
; 0.898 ; save[3][4]                     ; data_tx[4]                     ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.073      ; 1.166      ;
; 0.898 ; save[2][4]                     ; data_tx[4]                     ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.073      ; 1.166      ;
; 0.902 ; rx_32bit:u1|state.almacen      ; rx_32bit:u1|state.stop         ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.073      ; 1.170      ;
+-------+--------------------------------+--------------------------------+-----------------+-----------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------+
; Fast 1200mV 0C Model Setup Summary       ;
+-----------------+--------+---------------+
; Clock           ; Slack  ; End Point TNS ;
+-----------------+--------+---------------+
; clk             ; -1.041 ; -19.263       ;
; clk_div:u0|q_oi ; -0.540 ; -24.243       ;
+-----------------+--------+---------------+


+-----------------------------------------+
; Fast 1200mV 0C Model Hold Summary       ;
+-----------------+-------+---------------+
; Clock           ; Slack ; End Point TNS ;
+-----------------+-------+---------------+
; clk             ; 0.179 ; 0.000         ;
; clk_div:u0|q_oi ; 0.179 ; 0.000         ;
+-----------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------------+--------+-----------------------+
; Clock           ; Slack  ; End Point TNS         ;
+-----------------+--------+-----------------------+
; clk             ; -3.000 ; -35.128               ;
; clk_div:u0|q_oi ; -1.000 ; -113.000              ;
+-----------------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                            ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -1.041 ; clk_div:u0|q[0]               ; clk_div:u0|q_oi               ; clk          ; clk         ; 1.000        ; -0.037     ; 1.991      ;
; -0.983 ; out_disp32:u3|reset_count[8]  ; out_disp32:u3|reset_count[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.934      ;
; -0.983 ; out_disp32:u3|reset_count[8]  ; out_disp32:u3|reset_count[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.934      ;
; -0.983 ; out_disp32:u3|reset_count[8]  ; out_disp32:u3|reset_count[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.934      ;
; -0.983 ; out_disp32:u3|reset_count[8]  ; out_disp32:u3|reset_count[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.934      ;
; -0.983 ; out_disp32:u3|reset_count[8]  ; out_disp32:u3|reset_count[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.934      ;
; -0.983 ; out_disp32:u3|reset_count[8]  ; out_disp32:u3|reset_count[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.934      ;
; -0.946 ; clk_div:u0|q[3]               ; clk_div:u0|q_oi               ; clk          ; clk         ; 1.000        ; -0.037     ; 1.896      ;
; -0.934 ; out_disp32:u3|reset_count[5]  ; out_disp32:u3|reset_count[2]  ; clk          ; clk         ; 1.000        ; -0.236     ; 1.685      ;
; -0.934 ; out_disp32:u3|reset_count[5]  ; out_disp32:u3|reset_count[3]  ; clk          ; clk         ; 1.000        ; -0.236     ; 1.685      ;
; -0.934 ; out_disp32:u3|reset_count[5]  ; out_disp32:u3|reset_count[4]  ; clk          ; clk         ; 1.000        ; -0.236     ; 1.685      ;
; -0.934 ; out_disp32:u3|reset_count[5]  ; out_disp32:u3|reset_count[7]  ; clk          ; clk         ; 1.000        ; -0.236     ; 1.685      ;
; -0.934 ; out_disp32:u3|reset_count[5]  ; out_disp32:u3|reset_count[6]  ; clk          ; clk         ; 1.000        ; -0.236     ; 1.685      ;
; -0.934 ; out_disp32:u3|reset_count[5]  ; out_disp32:u3|reset_count[8]  ; clk          ; clk         ; 1.000        ; -0.236     ; 1.685      ;
; -0.922 ; out_disp32:u3|reset_count[6]  ; out_disp32:u3|reset_count[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.873      ;
; -0.922 ; out_disp32:u3|reset_count[6]  ; out_disp32:u3|reset_count[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.873      ;
; -0.922 ; out_disp32:u3|reset_count[6]  ; out_disp32:u3|reset_count[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.873      ;
; -0.922 ; out_disp32:u3|reset_count[6]  ; out_disp32:u3|reset_count[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.873      ;
; -0.922 ; out_disp32:u3|reset_count[6]  ; out_disp32:u3|reset_count[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.873      ;
; -0.922 ; out_disp32:u3|reset_count[6]  ; out_disp32:u3|reset_count[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.873      ;
; -0.897 ; out_disp32:u3|reset_count[4]  ; out_disp32:u3|reset_count[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.848      ;
; -0.897 ; out_disp32:u3|reset_count[4]  ; out_disp32:u3|reset_count[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.848      ;
; -0.897 ; out_disp32:u3|reset_count[4]  ; out_disp32:u3|reset_count[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.848      ;
; -0.897 ; out_disp32:u3|reset_count[4]  ; out_disp32:u3|reset_count[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.848      ;
; -0.897 ; out_disp32:u3|reset_count[4]  ; out_disp32:u3|reset_count[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.848      ;
; -0.897 ; out_disp32:u3|reset_count[4]  ; out_disp32:u3|reset_count[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.848      ;
; -0.870 ; out_disp32:u3|reset_count[2]  ; out_disp32:u3|reset_count[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.821      ;
; -0.870 ; out_disp32:u3|reset_count[2]  ; out_disp32:u3|reset_count[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.821      ;
; -0.870 ; out_disp32:u3|reset_count[2]  ; out_disp32:u3|reset_count[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.821      ;
; -0.870 ; out_disp32:u3|reset_count[2]  ; out_disp32:u3|reset_count[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.821      ;
; -0.870 ; out_disp32:u3|reset_count[2]  ; out_disp32:u3|reset_count[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.821      ;
; -0.870 ; out_disp32:u3|reset_count[2]  ; out_disp32:u3|reset_count[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.821      ;
; -0.858 ; out_disp32:u3|reset_count[3]  ; out_disp32:u3|reset_count[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.809      ;
; -0.858 ; out_disp32:u3|reset_count[3]  ; out_disp32:u3|reset_count[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.809      ;
; -0.858 ; out_disp32:u3|reset_count[3]  ; out_disp32:u3|reset_count[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.809      ;
; -0.858 ; out_disp32:u3|reset_count[3]  ; out_disp32:u3|reset_count[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.809      ;
; -0.858 ; out_disp32:u3|reset_count[3]  ; out_disp32:u3|reset_count[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.809      ;
; -0.858 ; out_disp32:u3|reset_count[3]  ; out_disp32:u3|reset_count[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.809      ;
; -0.844 ; out_disp32:u3|reset_count[7]  ; out_disp32:u3|reset_count[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.795      ;
; -0.844 ; out_disp32:u3|reset_count[7]  ; out_disp32:u3|reset_count[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.795      ;
; -0.844 ; out_disp32:u3|reset_count[7]  ; out_disp32:u3|reset_count[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.795      ;
; -0.844 ; out_disp32:u3|reset_count[7]  ; out_disp32:u3|reset_count[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.795      ;
; -0.844 ; out_disp32:u3|reset_count[7]  ; out_disp32:u3|reset_count[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.795      ;
; -0.844 ; out_disp32:u3|reset_count[7]  ; out_disp32:u3|reset_count[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.795      ;
; -0.826 ; clk_div:u0|q[1]               ; clk_div:u0|q_oi               ; clk          ; clk         ; 1.000        ; -0.037     ; 1.776      ;
; -0.792 ; out_disp32:u3|reset_count[8]  ; out_disp32:u3|reset_count[5]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.934      ;
; -0.792 ; out_disp32:u3|reset_count[8]  ; out_disp32:u3|reset_count[0]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.934      ;
; -0.792 ; out_disp32:u3|reset_count[8]  ; out_disp32:u3|reset_count[1]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.934      ;
; -0.779 ; clk_div:u0|q[4]               ; clk_div:u0|q_oi               ; clk          ; clk         ; 1.000        ; -0.037     ; 1.729      ;
; -0.776 ; clk_div:u0|q[2]               ; clk_div:u0|q_oi               ; clk          ; clk         ; 1.000        ; -0.037     ; 1.726      ;
; -0.745 ; clk_div:u0|q[5]               ; clk_div:u0|q_oi               ; clk          ; clk         ; 1.000        ; -0.037     ; 1.695      ;
; -0.743 ; out_disp32:u3|reset_count[5]  ; out_disp32:u3|reset_count[5]  ; clk          ; clk         ; 1.000        ; -0.045     ; 1.685      ;
; -0.743 ; out_disp32:u3|reset_count[5]  ; out_disp32:u3|reset_count[0]  ; clk          ; clk         ; 1.000        ; -0.045     ; 1.685      ;
; -0.743 ; out_disp32:u3|reset_count[5]  ; out_disp32:u3|reset_count[1]  ; clk          ; clk         ; 1.000        ; -0.045     ; 1.685      ;
; -0.742 ; out_disp32:u3|reset_count[8]  ; out_disp32:u3|reset_count[10] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.689      ;
; -0.742 ; out_disp32:u3|reset_count[8]  ; out_disp32:u3|reset_count[11] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.689      ;
; -0.742 ; out_disp32:u3|reset_count[8]  ; out_disp32:u3|reset_count[13] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.689      ;
; -0.742 ; out_disp32:u3|reset_count[8]  ; out_disp32:u3|reset_count[12] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.689      ;
; -0.742 ; out_disp32:u3|reset_count[8]  ; out_disp32:u3|reset_count[14] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.689      ;
; -0.731 ; out_disp32:u3|reset_count[6]  ; out_disp32:u3|reset_count[5]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.873      ;
; -0.731 ; out_disp32:u3|reset_count[6]  ; out_disp32:u3|reset_count[0]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.873      ;
; -0.731 ; out_disp32:u3|reset_count[6]  ; out_disp32:u3|reset_count[1]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.873      ;
; -0.706 ; out_disp32:u3|reset_count[9]  ; out_disp32:u3|reset_count[2]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.461      ;
; -0.706 ; out_disp32:u3|reset_count[9]  ; out_disp32:u3|reset_count[3]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.461      ;
; -0.706 ; out_disp32:u3|reset_count[9]  ; out_disp32:u3|reset_count[4]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.461      ;
; -0.706 ; out_disp32:u3|reset_count[9]  ; out_disp32:u3|reset_count[7]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.461      ;
; -0.706 ; out_disp32:u3|reset_count[9]  ; out_disp32:u3|reset_count[6]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.461      ;
; -0.706 ; out_disp32:u3|reset_count[9]  ; out_disp32:u3|reset_count[8]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.461      ;
; -0.706 ; out_disp32:u3|reset_count[4]  ; out_disp32:u3|reset_count[5]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.848      ;
; -0.706 ; out_disp32:u3|reset_count[4]  ; out_disp32:u3|reset_count[0]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.848      ;
; -0.706 ; out_disp32:u3|reset_count[4]  ; out_disp32:u3|reset_count[1]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.848      ;
; -0.703 ; out_disp32:u3|reset_count[5]  ; out_disp32:u3|reset_count[10] ; clk          ; clk         ; 1.000        ; -0.240     ; 1.450      ;
; -0.703 ; out_disp32:u3|reset_count[5]  ; out_disp32:u3|reset_count[11] ; clk          ; clk         ; 1.000        ; -0.240     ; 1.450      ;
; -0.703 ; out_disp32:u3|reset_count[5]  ; out_disp32:u3|reset_count[13] ; clk          ; clk         ; 1.000        ; -0.240     ; 1.450      ;
; -0.703 ; out_disp32:u3|reset_count[5]  ; out_disp32:u3|reset_count[12] ; clk          ; clk         ; 1.000        ; -0.240     ; 1.450      ;
; -0.703 ; out_disp32:u3|reset_count[5]  ; out_disp32:u3|reset_count[14] ; clk          ; clk         ; 1.000        ; -0.240     ; 1.450      ;
; -0.681 ; out_disp32:u3|reset_count[6]  ; out_disp32:u3|reset_count[10] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.628      ;
; -0.681 ; out_disp32:u3|reset_count[6]  ; out_disp32:u3|reset_count[11] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.628      ;
; -0.681 ; out_disp32:u3|reset_count[6]  ; out_disp32:u3|reset_count[13] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.628      ;
; -0.681 ; out_disp32:u3|reset_count[6]  ; out_disp32:u3|reset_count[12] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.628      ;
; -0.681 ; out_disp32:u3|reset_count[6]  ; out_disp32:u3|reset_count[14] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.628      ;
; -0.679 ; out_disp32:u3|reset_count[2]  ; out_disp32:u3|reset_count[5]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.821      ;
; -0.679 ; out_disp32:u3|reset_count[2]  ; out_disp32:u3|reset_count[0]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.821      ;
; -0.679 ; out_disp32:u3|reset_count[2]  ; out_disp32:u3|reset_count[1]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.821      ;
; -0.667 ; out_disp32:u3|reset_count[3]  ; out_disp32:u3|reset_count[5]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.809      ;
; -0.667 ; out_disp32:u3|reset_count[3]  ; out_disp32:u3|reset_count[0]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.809      ;
; -0.667 ; out_disp32:u3|reset_count[3]  ; out_disp32:u3|reset_count[1]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.809      ;
; -0.663 ; out_disp32:u3|reset_count[15] ; out_disp32:u3|reset_count[2]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.418      ;
; -0.663 ; out_disp32:u3|reset_count[15] ; out_disp32:u3|reset_count[3]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.418      ;
; -0.663 ; out_disp32:u3|reset_count[15] ; out_disp32:u3|reset_count[4]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.418      ;
; -0.663 ; out_disp32:u3|reset_count[15] ; out_disp32:u3|reset_count[7]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.418      ;
; -0.663 ; out_disp32:u3|reset_count[15] ; out_disp32:u3|reset_count[6]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.418      ;
; -0.663 ; out_disp32:u3|reset_count[15] ; out_disp32:u3|reset_count[8]  ; clk          ; clk         ; 1.000        ; -0.232     ; 1.418      ;
; -0.656 ; out_disp32:u3|reset_count[4]  ; out_disp32:u3|reset_count[10] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.603      ;
; -0.656 ; out_disp32:u3|reset_count[4]  ; out_disp32:u3|reset_count[11] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.603      ;
; -0.656 ; out_disp32:u3|reset_count[4]  ; out_disp32:u3|reset_count[13] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.603      ;
; -0.656 ; out_disp32:u3|reset_count[4]  ; out_disp32:u3|reset_count[12] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.603      ;
; -0.656 ; out_disp32:u3|reset_count[4]  ; out_disp32:u3|reset_count[14] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.603      ;
; -0.653 ; out_disp32:u3|reset_count[7]  ; out_disp32:u3|reset_count[5]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.795      ;
; -0.653 ; out_disp32:u3|reset_count[7]  ; out_disp32:u3|reset_count[0]  ; clk          ; clk         ; 1.000        ; 0.155      ; 1.795      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_div:u0|q_oi'                                                                                                    ;
+--------+-------------------------------+----------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                    ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+----------------------------+-----------------+-----------------+--------------+------------+------------+
; -0.540 ; rx_32bit:u1|baud_count[3]     ; rx_32bit:u1|bit32_count[0] ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.490      ;
; -0.540 ; rx_32bit:u1|baud_count[3]     ; rx_32bit:u1|bit32_count[2] ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.490      ;
; -0.540 ; rx_32bit:u1|baud_count[3]     ; rx_32bit:u1|bit32_count[1] ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.490      ;
; -0.518 ; rx_32bit:u1|baud_count[0]     ; rx_32bit:u1|bit32_count[0] ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.468      ;
; -0.518 ; rx_32bit:u1|baud_count[0]     ; rx_32bit:u1|bit32_count[2] ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.468      ;
; -0.518 ; rx_32bit:u1|baud_count[0]     ; rx_32bit:u1|bit32_count[1] ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.468      ;
; -0.476 ; rx_32bit:u1|baud_count[4]     ; rx_32bit:u1|bit32_count[0] ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.426      ;
; -0.476 ; rx_32bit:u1|baud_count[4]     ; rx_32bit:u1|bit32_count[2] ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.426      ;
; -0.476 ; rx_32bit:u1|baud_count[4]     ; rx_32bit:u1|bit32_count[1] ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.426      ;
; -0.469 ; rx_32bit:u1|bit32_count[1]    ; rx_32bit:u1|rxbuff32[16]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.036     ; 1.420      ;
; -0.469 ; rx_32bit:u1|bit32_count[1]    ; rx_32bit:u1|rxbuff32[17]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.036     ; 1.420      ;
; -0.469 ; rx_32bit:u1|bit32_count[1]    ; rx_32bit:u1|rxbuff32[18]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.036     ; 1.420      ;
; -0.469 ; rx_32bit:u1|bit32_count[1]    ; rx_32bit:u1|rxbuff32[19]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.036     ; 1.420      ;
; -0.469 ; rx_32bit:u1|bit32_count[1]    ; rx_32bit:u1|rxbuff32[20]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.036     ; 1.420      ;
; -0.469 ; rx_32bit:u1|bit32_count[1]    ; rx_32bit:u1|rxbuff32[21]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.036     ; 1.420      ;
; -0.469 ; rx_32bit:u1|bit32_count[1]    ; rx_32bit:u1|rxbuff32[22]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.036     ; 1.420      ;
; -0.469 ; rx_32bit:u1|bit32_count[1]    ; rx_32bit:u1|rxbuff32[23]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.036     ; 1.420      ;
; -0.468 ; rx_32bit:u1|bit32_count[2]    ; rx_32bit:u1|rxbuff32[24]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.418      ;
; -0.468 ; rx_32bit:u1|bit32_count[2]    ; rx_32bit:u1|rxbuff32[25]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.418      ;
; -0.468 ; rx_32bit:u1|bit32_count[2]    ; rx_32bit:u1|rxbuff32[26]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.418      ;
; -0.468 ; rx_32bit:u1|bit32_count[2]    ; rx_32bit:u1|rxbuff32[27]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.418      ;
; -0.468 ; rx_32bit:u1|bit32_count[2]    ; rx_32bit:u1|rxbuff32[28]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.418      ;
; -0.468 ; rx_32bit:u1|bit32_count[2]    ; rx_32bit:u1|rxbuff32[29]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.418      ;
; -0.468 ; rx_32bit:u1|bit32_count[2]    ; rx_32bit:u1|rxbuff32[31]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.036     ; 1.419      ;
; -0.452 ; rx_32bit:u1|baud_count[2]     ; rx_32bit:u1|bit32_count[0] ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.402      ;
; -0.452 ; rx_32bit:u1|baud_count[2]     ; rx_32bit:u1|bit32_count[2] ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.402      ;
; -0.452 ; rx_32bit:u1|baud_count[2]     ; rx_32bit:u1|bit32_count[1] ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.402      ;
; -0.434 ; rx_32bit:u1|bit32_count[1]    ; rx_32bit:u1|rxbuff32[24]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.384      ;
; -0.434 ; rx_32bit:u1|bit32_count[1]    ; rx_32bit:u1|rxbuff32[25]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.384      ;
; -0.434 ; rx_32bit:u1|bit32_count[1]    ; rx_32bit:u1|rxbuff32[26]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.384      ;
; -0.434 ; rx_32bit:u1|bit32_count[1]    ; rx_32bit:u1|rxbuff32[27]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.384      ;
; -0.434 ; rx_32bit:u1|bit32_count[1]    ; rx_32bit:u1|rxbuff32[28]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.384      ;
; -0.434 ; rx_32bit:u1|bit32_count[1]    ; rx_32bit:u1|rxbuff32[29]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.384      ;
; -0.434 ; rx_32bit:u1|bit32_count[1]    ; rx_32bit:u1|rxbuff32[31]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.036     ; 1.385      ;
; -0.426 ; rx_32bit:u1|baud_count[3]     ; rx_32bit:u1|baud_count[8]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.376      ;
; -0.426 ; rx_32bit:u1|baud_count[3]     ; rx_32bit:u1|baud_count[7]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.376      ;
; -0.426 ; rx_32bit:u1|baud_count[3]     ; rx_32bit:u1|baud_count[6]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.376      ;
; -0.426 ; rx_32bit:u1|baud_count[3]     ; rx_32bit:u1|baud_count[5]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.376      ;
; -0.426 ; rx_32bit:u1|baud_count[3]     ; rx_32bit:u1|baud_count[0]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.376      ;
; -0.426 ; rx_32bit:u1|baud_count[3]     ; rx_32bit:u1|baud_count[1]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.376      ;
; -0.426 ; rx_32bit:u1|baud_count[3]     ; rx_32bit:u1|baud_count[2]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.376      ;
; -0.426 ; rx_32bit:u1|baud_count[3]     ; rx_32bit:u1|baud_count[3]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.376      ;
; -0.426 ; rx_32bit:u1|baud_count[3]     ; rx_32bit:u1|baud_count[4]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.376      ;
; -0.418 ; rx_32bit:u1|state.rx_databits ; rx_32bit:u1|rxbuff32[24]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.368      ;
; -0.418 ; rx_32bit:u1|state.rx_databits ; rx_32bit:u1|rxbuff32[25]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.368      ;
; -0.418 ; rx_32bit:u1|state.rx_databits ; rx_32bit:u1|rxbuff32[26]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.368      ;
; -0.418 ; rx_32bit:u1|state.rx_databits ; rx_32bit:u1|rxbuff32[27]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.368      ;
; -0.418 ; rx_32bit:u1|state.rx_databits ; rx_32bit:u1|rxbuff32[28]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.368      ;
; -0.418 ; rx_32bit:u1|state.rx_databits ; rx_32bit:u1|rxbuff32[29]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.368      ;
; -0.418 ; rx_32bit:u1|state.rx_databits ; rx_32bit:u1|rxbuff32[31]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.036     ; 1.369      ;
; -0.411 ; rx_32bit:u1|state.rx_databits ; rx_32bit:u1|rxbuff32[16]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.036     ; 1.362      ;
; -0.411 ; rx_32bit:u1|state.rx_databits ; rx_32bit:u1|rxbuff32[17]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.036     ; 1.362      ;
; -0.411 ; rx_32bit:u1|state.rx_databits ; rx_32bit:u1|rxbuff32[18]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.036     ; 1.362      ;
; -0.411 ; rx_32bit:u1|state.rx_databits ; rx_32bit:u1|rxbuff32[19]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.036     ; 1.362      ;
; -0.411 ; rx_32bit:u1|state.rx_databits ; rx_32bit:u1|rxbuff32[20]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.036     ; 1.362      ;
; -0.411 ; rx_32bit:u1|state.rx_databits ; rx_32bit:u1|rxbuff32[21]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.036     ; 1.362      ;
; -0.411 ; rx_32bit:u1|state.rx_databits ; rx_32bit:u1|rxbuff32[22]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.036     ; 1.362      ;
; -0.411 ; rx_32bit:u1|state.rx_databits ; rx_32bit:u1|rxbuff32[23]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.036     ; 1.362      ;
; -0.404 ; rx_32bit:u1|baud_count[0]     ; rx_32bit:u1|baud_count[8]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.354      ;
; -0.404 ; rx_32bit:u1|baud_count[0]     ; rx_32bit:u1|baud_count[7]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.354      ;
; -0.404 ; rx_32bit:u1|baud_count[0]     ; rx_32bit:u1|baud_count[6]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.354      ;
; -0.404 ; rx_32bit:u1|baud_count[0]     ; rx_32bit:u1|baud_count[5]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.354      ;
; -0.404 ; rx_32bit:u1|baud_count[0]     ; rx_32bit:u1|baud_count[0]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.354      ;
; -0.404 ; rx_32bit:u1|baud_count[0]     ; rx_32bit:u1|baud_count[1]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.354      ;
; -0.404 ; rx_32bit:u1|baud_count[0]     ; rx_32bit:u1|baud_count[2]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.354      ;
; -0.404 ; rx_32bit:u1|baud_count[0]     ; rx_32bit:u1|baud_count[3]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.354      ;
; -0.404 ; rx_32bit:u1|baud_count[0]     ; rx_32bit:u1|baud_count[4]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.354      ;
; -0.394 ; rx_32bit:u1|baud_count[3]     ; rx_32bit:u1|state.almacen  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.344      ;
; -0.379 ; rx_32bit:u1|baud_count[1]     ; rx_32bit:u1|bit32_count[0] ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.329      ;
; -0.379 ; rx_32bit:u1|baud_count[1]     ; rx_32bit:u1|bit32_count[2] ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.329      ;
; -0.379 ; rx_32bit:u1|baud_count[1]     ; rx_32bit:u1|bit32_count[1] ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.329      ;
; -0.372 ; rx_32bit:u1|baud_count[0]     ; rx_32bit:u1|state.almacen  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.322      ;
; -0.362 ; rx_32bit:u1|baud_count[4]     ; rx_32bit:u1|baud_count[8]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.312      ;
; -0.362 ; rx_32bit:u1|baud_count[4]     ; rx_32bit:u1|baud_count[7]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.312      ;
; -0.362 ; rx_32bit:u1|baud_count[4]     ; rx_32bit:u1|baud_count[6]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.312      ;
; -0.362 ; rx_32bit:u1|baud_count[4]     ; rx_32bit:u1|baud_count[5]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.312      ;
; -0.362 ; rx_32bit:u1|baud_count[4]     ; rx_32bit:u1|baud_count[0]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.312      ;
; -0.362 ; rx_32bit:u1|baud_count[4]     ; rx_32bit:u1|baud_count[1]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.312      ;
; -0.362 ; rx_32bit:u1|baud_count[4]     ; rx_32bit:u1|baud_count[2]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.312      ;
; -0.362 ; rx_32bit:u1|baud_count[4]     ; rx_32bit:u1|baud_count[3]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.312      ;
; -0.362 ; rx_32bit:u1|baud_count[4]     ; rx_32bit:u1|baud_count[4]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.312      ;
; -0.357 ; rx_32bit:u1|baud_count[6]     ; rx_32bit:u1|bit32_count[0] ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.307      ;
; -0.357 ; rx_32bit:u1|baud_count[6]     ; rx_32bit:u1|bit32_count[2] ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.307      ;
; -0.357 ; rx_32bit:u1|baud_count[6]     ; rx_32bit:u1|bit32_count[1] ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.307      ;
; -0.338 ; rx_32bit:u1|baud_count[2]     ; rx_32bit:u1|baud_count[8]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.288      ;
; -0.338 ; rx_32bit:u1|baud_count[2]     ; rx_32bit:u1|baud_count[7]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.288      ;
; -0.338 ; rx_32bit:u1|baud_count[2]     ; rx_32bit:u1|baud_count[6]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.288      ;
; -0.338 ; rx_32bit:u1|baud_count[2]     ; rx_32bit:u1|baud_count[5]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.288      ;
; -0.338 ; rx_32bit:u1|baud_count[2]     ; rx_32bit:u1|baud_count[0]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.288      ;
; -0.338 ; rx_32bit:u1|baud_count[2]     ; rx_32bit:u1|baud_count[1]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.288      ;
; -0.338 ; rx_32bit:u1|baud_count[2]     ; rx_32bit:u1|baud_count[2]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.288      ;
; -0.338 ; rx_32bit:u1|baud_count[2]     ; rx_32bit:u1|baud_count[3]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.288      ;
; -0.338 ; rx_32bit:u1|baud_count[2]     ; rx_32bit:u1|baud_count[4]  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.288      ;
; -0.330 ; rx_32bit:u1|baud_count[4]     ; rx_32bit:u1|state.almacen  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.037     ; 1.280      ;
; -0.323 ; rx_32bit:u1|bit32_count[0]    ; rx_32bit:u1|rxbuff32[16]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.036     ; 1.274      ;
; -0.323 ; rx_32bit:u1|bit32_count[0]    ; rx_32bit:u1|rxbuff32[17]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.036     ; 1.274      ;
; -0.323 ; rx_32bit:u1|bit32_count[0]    ; rx_32bit:u1|rxbuff32[18]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.036     ; 1.274      ;
; -0.323 ; rx_32bit:u1|bit32_count[0]    ; rx_32bit:u1|rxbuff32[19]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.036     ; 1.274      ;
; -0.323 ; rx_32bit:u1|bit32_count[0]    ; rx_32bit:u1|rxbuff32[20]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.036     ; 1.274      ;
; -0.323 ; rx_32bit:u1|bit32_count[0]    ; rx_32bit:u1|rxbuff32[21]   ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1.000        ; -0.036     ; 1.274      ;
+--------+-------------------------------+----------------------------+-----------------+-----------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                 ;
+-------+--------------------------------+--------------------------------+-----------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-----------------+-------------+--------------+------------+------------+
; 0.179 ; out_disp32:u3|refresh_state[0] ; out_disp32:u3|refresh_state[0] ; clk             ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.187 ; out_disp32:u3|refresh_state[1] ; out_disp32:u3|refresh_state[1] ; clk             ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.190 ; out_disp32:u3|reset_count[17]  ; out_disp32:u3|reset_count[17]  ; clk             ; clk         ; 0.000        ; 0.044      ; 0.318      ;
; 0.257 ; out_disp32:u3|reset_count[4]   ; out_disp32:u3|reset_count[5]   ; clk             ; clk         ; 0.000        ; 0.236      ; 0.577      ;
; 0.257 ; out_disp32:u3|reset_count[14]  ; out_disp32:u3|reset_count[15]  ; clk             ; clk         ; 0.000        ; 0.236      ; 0.577      ;
; 0.260 ; out_disp32:u3|reset_count[8]   ; out_disp32:u3|reset_count[9]   ; clk             ; clk         ; 0.000        ; 0.232      ; 0.576      ;
; 0.260 ; out_disp32:u3|reset_count[14]  ; out_disp32:u3|reset_count[16]  ; clk             ; clk         ; 0.000        ; 0.236      ; 0.580      ;
; 0.285 ; out_disp32:u3|reset_count[1]   ; out_disp32:u3|reset_count[1]   ; clk             ; clk         ; 0.000        ; 0.045      ; 0.414      ;
; 0.290 ; out_disp32:u3|reset_count[9]   ; out_disp32:u3|reset_count[9]   ; clk             ; clk         ; 0.000        ; 0.044      ; 0.418      ;
; 0.291 ; out_disp32:u3|reset_count[15]  ; out_disp32:u3|reset_count[15]  ; clk             ; clk         ; 0.000        ; 0.044      ; 0.419      ;
; 0.293 ; out_disp32:u3|reset_count[16]  ; out_disp32:u3|reset_count[16]  ; clk             ; clk         ; 0.000        ; 0.044      ; 0.421      ;
; 0.297 ; out_disp32:u3|reset_count[0]   ; out_disp32:u3|reset_count[0]   ; clk             ; clk         ; 0.000        ; 0.045      ; 0.426      ;
; 0.297 ; out_disp32:u3|reset_count[7]   ; out_disp32:u3|reset_count[7]   ; clk             ; clk         ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; clk_div:u0|q[2]                ; clk_div:u0|q[2]                ; clk             ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.298 ; out_disp32:u3|reset_count[8]   ; out_disp32:u3|reset_count[8]   ; clk             ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; clk_div:u0|q[1]                ; clk_div:u0|q[1]                ; clk             ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; clk_div:u0|q[7]                ; clk_div:u0|q[7]                ; clk             ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; out_disp32:u3|reset_count[10]  ; out_disp32:u3|reset_count[10]  ; clk             ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; out_disp32:u3|reset_count[4]   ; out_disp32:u3|reset_count[4]   ; clk             ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; out_disp32:u3|reset_count[12]  ; out_disp32:u3|reset_count[12]  ; clk             ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; out_disp32:u3|reset_count[14]  ; out_disp32:u3|reset_count[14]  ; clk             ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; clk_div:u0|q[3]                ; clk_div:u0|q[3]                ; clk             ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; clk_div:u0|q[4]                ; clk_div:u0|q[4]                ; clk             ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.300 ; out_disp32:u3|reset_count[2]   ; out_disp32:u3|reset_count[2]   ; clk             ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; out_disp32:u3|reset_count[13]  ; out_disp32:u3|reset_count[13]  ; clk             ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.306 ; out_disp32:u3|reset_count[3]   ; out_disp32:u3|reset_count[3]   ; clk             ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; out_disp32:u3|reset_count[11]  ; out_disp32:u3|reset_count[11]  ; clk             ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; clk_div:u0|q[6]                ; clk_div:u0|q[6]                ; clk             ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.312 ; out_disp32:u3|reset_count[13]  ; out_disp32:u3|reset_count[15]  ; clk             ; clk         ; 0.000        ; 0.236      ; 0.632      ;
; 0.313 ; out_disp32:u3|reset_count[7]   ; out_disp32:u3|reset_count[9]   ; clk             ; clk         ; 0.000        ; 0.232      ; 0.629      ;
; 0.315 ; out_disp32:u3|reset_count[13]  ; out_disp32:u3|reset_count[16]  ; clk             ; clk         ; 0.000        ; 0.236      ; 0.635      ;
; 0.316 ; clk_div:u0|q[0]                ; clk_div:u0|q[0]                ; clk             ; clk         ; 0.000        ; 0.037      ; 0.437      ;
; 0.318 ; out_disp32:u3|reset_count[3]   ; out_disp32:u3|reset_count[5]   ; clk             ; clk         ; 0.000        ; 0.236      ; 0.638      ;
; 0.323 ; out_disp32:u3|reset_count[14]  ; out_disp32:u3|reset_count[17]  ; clk             ; clk         ; 0.000        ; 0.236      ; 0.643      ;
; 0.323 ; out_disp32:u3|reset_count[12]  ; out_disp32:u3|reset_count[15]  ; clk             ; clk         ; 0.000        ; 0.236      ; 0.643      ;
; 0.324 ; out_disp32:u3|reset_count[2]   ; out_disp32:u3|reset_count[5]   ; clk             ; clk         ; 0.000        ; 0.236      ; 0.644      ;
; 0.326 ; out_disp32:u3|reset_count[12]  ; out_disp32:u3|reset_count[16]  ; clk             ; clk         ; 0.000        ; 0.236      ; 0.646      ;
; 0.356 ; clk_div:u0|q_oi                ; clk_div:u0|q_oi                ; clk_div:u0|q_oi ; clk         ; 0.000        ; 1.181      ; 1.756      ;
; 0.364 ; clk_div:u0|q[8]                ; clk_div:u0|q[8]                ; clk             ; clk         ; 0.000        ; 0.037      ; 0.485      ;
; 0.364 ; clk_div:u0|q[5]                ; clk_div:u0|q[5]                ; clk             ; clk         ; 0.000        ; 0.037      ; 0.485      ;
; 0.364 ; out_disp32:u3|reset_count[5]   ; out_disp32:u3|reset_count[5]   ; clk             ; clk         ; 0.000        ; 0.045      ; 0.493      ;
; 0.373 ; out_disp32:u3|reset_count[6]   ; out_disp32:u3|reset_count[6]   ; clk             ; clk         ; 0.000        ; 0.036      ; 0.493      ;
; 0.378 ; out_disp32:u3|reset_count[13]  ; out_disp32:u3|reset_count[17]  ; clk             ; clk         ; 0.000        ; 0.236      ; 0.698      ;
; 0.384 ; out_disp32:u3|reset_count[11]  ; out_disp32:u3|reset_count[15]  ; clk             ; clk         ; 0.000        ; 0.236      ; 0.704      ;
; 0.387 ; out_disp32:u3|reset_count[11]  ; out_disp32:u3|reset_count[16]  ; clk             ; clk         ; 0.000        ; 0.236      ; 0.707      ;
; 0.389 ; out_disp32:u3|reset_count[12]  ; out_disp32:u3|reset_count[17]  ; clk             ; clk         ; 0.000        ; 0.236      ; 0.709      ;
; 0.389 ; out_disp32:u3|reset_count[10]  ; out_disp32:u3|reset_count[15]  ; clk             ; clk         ; 0.000        ; 0.236      ; 0.709      ;
; 0.392 ; out_disp32:u3|reset_count[10]  ; out_disp32:u3|reset_count[16]  ; clk             ; clk         ; 0.000        ; 0.236      ; 0.712      ;
; 0.393 ; out_disp32:u3|reset_count[4]   ; out_disp32:u3|reset_count[9]   ; clk             ; clk         ; 0.000        ; 0.232      ; 0.709      ;
; 0.398 ; out_disp32:u3|reset_count[13]  ; out_disp32:u3|refresh_state[0] ; clk             ; clk         ; 0.000        ; 0.236      ; 0.718      ;
; 0.401 ; out_disp32:u3|reset_count[6]   ; out_disp32:u3|reset_count[9]   ; clk             ; clk         ; 0.000        ; 0.232      ; 0.717      ;
; 0.422 ; out_disp32:u3|reset_count[16]  ; out_disp32:u3|refresh_state[0] ; clk             ; clk         ; 0.000        ; 0.044      ; 0.550      ;
; 0.440 ; out_disp32:u3|reset_count[15]  ; out_disp32:u3|reset_count[16]  ; clk             ; clk         ; 0.000        ; 0.044      ; 0.568      ;
; 0.444 ; out_disp32:u3|reset_count[0]   ; out_disp32:u3|reset_count[1]   ; clk             ; clk         ; 0.000        ; 0.045      ; 0.573      ;
; 0.446 ; out_disp32:u3|reset_count[7]   ; out_disp32:u3|reset_count[8]   ; clk             ; clk         ; 0.000        ; 0.036      ; 0.566      ;
; 0.447 ; clk_div:u0|q[1]                ; clk_div:u0|q[2]                ; clk             ; clk         ; 0.000        ; 0.037      ; 0.568      ;
; 0.447 ; clk_div:u0|q[7]                ; clk_div:u0|q[8]                ; clk             ; clk         ; 0.000        ; 0.037      ; 0.568      ;
; 0.448 ; clk_div:u0|q[3]                ; clk_div:u0|q[4]                ; clk             ; clk         ; 0.000        ; 0.037      ; 0.569      ;
; 0.449 ; out_disp32:u3|reset_count[13]  ; out_disp32:u3|reset_count[14]  ; clk             ; clk         ; 0.000        ; 0.036      ; 0.569      ;
; 0.450 ; out_disp32:u3|reset_count[11]  ; out_disp32:u3|reset_count[17]  ; clk             ; clk         ; 0.000        ; 0.236      ; 0.770      ;
; 0.451 ; out_disp32:u3|reset_count[16]  ; out_disp32:u3|reset_count[17]  ; clk             ; clk         ; 0.000        ; 0.044      ; 0.579      ;
; 0.451 ; out_disp32:u3|reset_count[12]  ; out_disp32:u3|refresh_state[0] ; clk             ; clk         ; 0.000        ; 0.236      ; 0.771      ;
; 0.454 ; out_disp32:u3|reset_count[3]   ; out_disp32:u3|reset_count[9]   ; clk             ; clk         ; 0.000        ; 0.232      ; 0.770      ;
; 0.455 ; out_disp32:u3|reset_count[3]   ; out_disp32:u3|reset_count[4]   ; clk             ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; out_disp32:u3|reset_count[11]  ; out_disp32:u3|reset_count[12]  ; clk             ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; clk_div:u0|q[2]                ; clk_div:u0|q[3]                ; clk             ; clk         ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; out_disp32:u3|reset_count[10]  ; out_disp32:u3|refresh_state[0] ; clk             ; clk         ; 0.000        ; 0.236      ; 0.775      ;
; 0.455 ; out_disp32:u3|reset_count[10]  ; out_disp32:u3|reset_count[17]  ; clk             ; clk         ; 0.000        ; 0.236      ; 0.775      ;
; 0.457 ; out_disp32:u3|reset_count[12]  ; out_disp32:u3|reset_count[13]  ; clk             ; clk         ; 0.000        ; 0.036      ; 0.577      ;
; 0.457 ; out_disp32:u3|reset_count[10]  ; out_disp32:u3|reset_count[11]  ; clk             ; clk         ; 0.000        ; 0.036      ; 0.577      ;
; 0.457 ; clk_div:u0|q[4]                ; clk_div:u0|q[5]                ; clk             ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.458 ; out_disp32:u3|reset_count[2]   ; out_disp32:u3|reset_count[3]   ; clk             ; clk         ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; out_disp32:u3|reset_count[8]   ; out_disp32:u3|reset_count[15]  ; clk             ; clk         ; 0.000        ; 0.232      ; 0.774      ;
; 0.458 ; clk_div:u0|q[2]                ; clk_div:u0|q[4]                ; clk             ; clk         ; 0.000        ; 0.037      ; 0.579      ;
; 0.460 ; clk_div:u0|q[4]                ; clk_div:u0|q[6]                ; clk             ; clk         ; 0.000        ; 0.037      ; 0.581      ;
; 0.460 ; out_disp32:u3|reset_count[4]   ; out_disp32:u3|reset_count[6]   ; clk             ; clk         ; 0.000        ; 0.036      ; 0.580      ;
; 0.460 ; out_disp32:u3|reset_count[12]  ; out_disp32:u3|reset_count[14]  ; clk             ; clk         ; 0.000        ; 0.036      ; 0.580      ;
; 0.460 ; out_disp32:u3|reset_count[2]   ; out_disp32:u3|reset_count[9]   ; clk             ; clk         ; 0.000        ; 0.232      ; 0.776      ;
; 0.460 ; out_disp32:u3|reset_count[10]  ; out_disp32:u3|reset_count[12]  ; clk             ; clk         ; 0.000        ; 0.036      ; 0.580      ;
; 0.461 ; out_disp32:u3|reset_count[8]   ; out_disp32:u3|reset_count[16]  ; clk             ; clk         ; 0.000        ; 0.232      ; 0.777      ;
; 0.461 ; out_disp32:u3|reset_count[2]   ; out_disp32:u3|reset_count[4]   ; clk             ; clk         ; 0.000        ; 0.036      ; 0.581      ;
; 0.463 ; clk_div:u0|q[0]                ; clk_div:u0|q[1]                ; clk             ; clk         ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; out_disp32:u3|reset_count[8]   ; out_disp32:u3|reset_count[10]  ; clk             ; clk         ; 0.000        ; 0.032      ; 0.579      ;
; 0.464 ; clk_div:u0|q[6]                ; clk_div:u0|q[7]                ; clk             ; clk         ; 0.000        ; 0.037      ; 0.585      ;
; 0.466 ; clk_div:u0|q[0]                ; clk_div:u0|q[2]                ; clk             ; clk         ; 0.000        ; 0.037      ; 0.587      ;
; 0.467 ; clk_div:u0|q[6]                ; clk_div:u0|q[8]                ; clk             ; clk         ; 0.000        ; 0.037      ; 0.588      ;
; 0.470 ; out_disp32:u3|reset_count[17]  ; out_disp32:u3|refresh_state[0] ; clk             ; clk         ; 0.000        ; 0.044      ; 0.598      ;
; 0.481 ; out_disp32:u3|reset_count[14]  ; out_disp32:u3|refresh_state[0] ; clk             ; clk         ; 0.000        ; 0.236      ; 0.801      ;
; 0.498 ; out_disp32:u3|refresh_state[0] ; out_disp32:u3|refresh_state[1] ; clk             ; clk         ; 0.000        ; -0.156     ; 0.426      ;
; 0.503 ; out_disp32:u3|reset_count[15]  ; out_disp32:u3|reset_count[17]  ; clk             ; clk         ; 0.000        ; 0.044      ; 0.631      ;
; 0.510 ; clk_div:u0|q[1]                ; clk_div:u0|q[3]                ; clk             ; clk         ; 0.000        ; 0.037      ; 0.631      ;
; 0.511 ; clk_div:u0|q[3]                ; clk_div:u0|q[5]                ; clk             ; clk         ; 0.000        ; 0.037      ; 0.632      ;
; 0.511 ; out_disp32:u3|reset_count[7]   ; out_disp32:u3|reset_count[15]  ; clk             ; clk         ; 0.000        ; 0.232      ; 0.827      ;
; 0.513 ; clk_div:u0|q[1]                ; clk_div:u0|q[4]                ; clk             ; clk         ; 0.000        ; 0.037      ; 0.634      ;
; 0.513 ; clk_div:u0|q[5]                ; clk_div:u0|q[6]                ; clk             ; clk         ; 0.000        ; 0.037      ; 0.634      ;
; 0.514 ; clk_div:u0|q[3]                ; clk_div:u0|q[6]                ; clk             ; clk         ; 0.000        ; 0.037      ; 0.635      ;
; 0.514 ; out_disp32:u3|reset_count[7]   ; out_disp32:u3|reset_count[16]  ; clk             ; clk         ; 0.000        ; 0.232      ; 0.830      ;
; 0.516 ; out_disp32:u3|reset_count[7]   ; out_disp32:u3|reset_count[10]  ; clk             ; clk         ; 0.000        ; 0.032      ; 0.632      ;
; 0.518 ; out_disp32:u3|reset_count[11]  ; out_disp32:u3|reset_count[13]  ; clk             ; clk         ; 0.000        ; 0.036      ; 0.638      ;
; 0.521 ; out_disp32:u3|reset_count[3]   ; out_disp32:u3|reset_count[6]   ; clk             ; clk         ; 0.000        ; 0.036      ; 0.641      ;
+-------+--------------------------------+--------------------------------+-----------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_div:u0|q_oi'                                                                                                         ;
+-------+--------------------------------+--------------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-----------------+-----------------+--------------+------------+------------+
; 0.179 ; rx_32bit:u1|bit_count[2]       ; rx_32bit:u1|bit_count[2]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; rx_32bit:u1|bit_count[1]       ; rx_32bit:u1|bit_count[1]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; tx_32bit:u2|tx_active          ; tx_32bit:u2|tx_active          ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; tx_32bit:u2|data_index[0]      ; tx_32bit:u2|data_index[0]      ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; tx_32bit:u2|data_index[1]      ; tx_32bit:u2|data_index[1]      ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; tx_32bit:u2|state.tx_stop_bits ; tx_32bit:u2|state.tx_stop_bits ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; tx_32bit:u2|state.tx_start     ; tx_32bit:u2|state.tx_start     ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; tx_32bit:u2|state.tx_idle      ; tx_32bit:u2|state.tx_idle      ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; rx_32bit:u1|state.rx_databits  ; rx_32bit:u1|state.rx_databits  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; rx_32bit:u1|bit_count[3]       ; rx_32bit:u1|bit_count[3]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; rx_32bit:u1|bit_count[0]       ; rx_32bit:u1|bit_count[0]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; rx_32bit:u1|state.start        ; rx_32bit:u1|state.start        ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; tx_32bit:u2|state.tx_databits  ; tx_32bit:u2|state.tx_databits  ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; tx_32bit:u2|data_index[2]      ; tx_32bit:u2|data_index[2]      ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; tx_32bit:u2|data_index[3]      ; tx_32bit:u2|data_index[3]      ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.036      ; 0.307      ;
; 0.201 ; rx_32bit:u1|bit_count[0]       ; rx_32bit:u1|bit_count[1]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.225      ; 0.510      ;
; 0.205 ; rx_32bit:u1|rxbuff32[3]        ; rx_32bit:u1|rxbuff32[2]        ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; rx_32bit:u1|rxbuff32[4]        ; rx_32bit:u1|rxbuff32[3]        ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.036      ; 0.325      ;
; 0.206 ; tx_32bit:u2|clk_count[8]       ; tx_32bit:u2|clk_count[8]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.037      ; 0.327      ;
; 0.206 ; tx_32bit:u2|state.tx_stop_bits ; tx_32bit:u2|tx_active          ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.037      ; 0.327      ;
; 0.207 ; rx_32bit:u1|rxbuff32[6]        ; rx_32bit:u1|rxbuff32[5]        ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.036      ; 0.327      ;
; 0.208 ; rx_32bit:u1|rxbuff32[5]        ; rx_32bit:u1|rxbuff32[4]        ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.036      ; 0.328      ;
; 0.253 ; save[2][7]                     ; data_tx[7]                     ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.036      ; 0.373      ;
; 0.254 ; save[2][3]                     ; data_tx[3]                     ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.036      ; 0.374      ;
; 0.263 ; rx_32bit:u1|rxbuff32[17]       ; rx_32bit:u1|rxbuff32[16]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.037      ; 0.384      ;
; 0.264 ; rx_32bit:u1|rxbuff32[2]        ; rx_32bit:u1|rxbuff32[1]        ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.036      ; 0.384      ;
; 0.264 ; rx_32bit:u1|rxbuff32[19]       ; rx_32bit:u1|rxbuff32[18]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.037      ; 0.385      ;
; 0.267 ; save[2][5]                     ; data_tx[5]                     ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.037      ; 0.388      ;
; 0.267 ; rx_32bit:u1|rxbuff32[1]        ; rx_32bit:u1|rxbuff32[0]        ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.036      ; 0.387      ;
; 0.268 ; rx_32bit:u1|rxbuff32[27]       ; rx_32bit:u1|rxbuff32[26]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.036      ; 0.388      ;
; 0.269 ; rx_32bit:u1|rxbuff32[7]        ; rx_32bit:u1|rxbuff32[6]        ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.036      ; 0.389      ;
; 0.272 ; save[3][2]                     ; data_tx[2]                     ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.036      ; 0.392      ;
; 0.279 ; rx_32bit:u1|rxbuff32[5]        ; save[3][5]                     ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.036      ; 0.399      ;
; 0.288 ; tx_32bit:u2|state.clean        ; tx_32bit:u2|state.tx_idle      ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.037      ; 0.409      ;
; 0.292 ; rx_32bit:u1|state.stop         ; rx_32bit:u1|bit32_count[2]     ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.036      ; 0.412      ;
; 0.294 ; rx_32bit:u1|bit32_count[0]     ; rx_32bit:u1|rxbuff32[15]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.240      ; 0.618      ;
; 0.294 ; save[3][3]                     ; data_tx[3]                     ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.036      ; 0.414      ;
; 0.295 ; rx_32bit:u1|bit32_count[0]     ; rx_32bit:u1|rxbuff32[10]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.240      ; 0.619      ;
; 0.295 ; rx_32bit:u1|bit32_count[0]     ; rx_32bit:u1|rxbuff32[13]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.240      ; 0.619      ;
; 0.296 ; rx_32bit:u1|state.stop         ; rx_32bit:u1|bit32_count[1]     ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.036      ; 0.416      ;
; 0.297 ; tx_32bit:u2|clk_count[7]       ; tx_32bit:u2|clk_count[7]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; tx_32bit:u2|clk_count[1]       ; tx_32bit:u2|clk_count[1]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.037      ; 0.418      ;
; 0.298 ; rx_32bit:u1|bit32_count[0]     ; rx_32bit:u1|rxbuff32[14]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.240      ; 0.622      ;
; 0.298 ; tx_32bit:u2|clk_count[5]       ; tx_32bit:u2|clk_count[5]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; tx_32bit:u2|clk_count[3]       ; tx_32bit:u2|clk_count[3]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; rx_32bit:u1|bit32_count[0]     ; rx_32bit:u1|rxbuff32[12]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.240      ; 0.623      ;
; 0.299 ; tx_32bit:u2|clk_count[2]       ; tx_32bit:u2|clk_count[2]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.037      ; 0.420      ;
; 0.300 ; rx_32bit:u1|rxbuff32[13]       ; rx_32bit:u1|rxbuff32[12]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.044      ; 0.428      ;
; 0.300 ; rx_32bit:u1|rxbuff32[15]       ; rx_32bit:u1|rxbuff32[14]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.044      ; 0.428      ;
; 0.300 ; tx_32bit:u2|clk_count[6]       ; tx_32bit:u2|clk_count[6]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.037      ; 0.421      ;
; 0.300 ; tx_32bit:u2|clk_count[4]       ; tx_32bit:u2|clk_count[4]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.037      ; 0.421      ;
; 0.301 ; rx_32bit:u1|rxbuff32[14]       ; rx_32bit:u1|rxbuff32[13]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.044      ; 0.429      ;
; 0.301 ; rx_32bit:u1|baud_count[1]      ; rx_32bit:u1|baud_count[1]      ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.037      ; 0.422      ;
; 0.302 ; rx_32bit:u1|baud_count[8]      ; rx_32bit:u1|baud_count[8]      ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.037      ; 0.423      ;
; 0.303 ; rx_32bit:u1|baud_count[7]      ; rx_32bit:u1|baud_count[7]      ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; rx_32bit:u1|baud_count[2]      ; rx_32bit:u1|baud_count[2]      ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; rx_32bit:u1|rxbuff32[18]       ; rx_32bit:u1|rxbuff32[17]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; rx_32bit:u1|rxbuff32[23]       ; rx_32bit:u1|rxbuff32[22]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; tx_32bit:u2|clk_count[0]       ; tx_32bit:u2|clk_count[0]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.037      ; 0.427      ;
; 0.308 ; rx_32bit:u1|rxbuff32[25]       ; rx_32bit:u1|rxbuff32[24]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; rx_32bit:u1|rxbuff32[20]       ; rx_32bit:u1|rxbuff32[19]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.037      ; 0.429      ;
; 0.308 ; rx_32bit:u1|rxbuff32[28]       ; rx_32bit:u1|rxbuff32[27]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; tx_32bit:u2|clk_count[8]       ; tx_32bit:u2|state.clean        ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.037      ; 0.429      ;
; 0.311 ; rx_32bit:u1|rxbuff32[29]       ; rx_32bit:u1|rxbuff32[28]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.036      ; 0.431      ;
; 0.313 ; rx_32bit:u1|baud_count[0]      ; rx_32bit:u1|baud_count[0]      ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.037      ; 0.434      ;
; 0.314 ; rx_32bit:u1|rxbuff32[26]       ; rx_32bit:u1|rxbuff32[25]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.036      ; 0.434      ;
; 0.323 ; tx_32bit:u2|data_index[2]      ; tx_32bit:u2|tx_line            ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.036      ; 0.443      ;
; 0.326 ; rx_32bit:u1|rxbuff32[9]        ; rx_32bit:u1|rxbuff32[8]        ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.045      ; 0.455      ;
; 0.326 ; rx_32bit:u1|rxbuff32[21]       ; rx_32bit:u1|rxbuff32[20]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.037      ; 0.447      ;
; 0.335 ; tx_32bit:u2|state.tx_idle      ; tx_32bit:u2|state.tx_start     ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.037      ; 0.456      ;
; 0.340 ; rx_32bit:u1|rxbuff32[31]       ; rx_32bit:u1|rxbuff32[30]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.236      ; 0.660      ;
; 0.340 ; save[0][3]                     ; data_tx[3]                     ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.036      ; 0.460      ;
; 0.345 ; rx_32bit:u1|rxbuff32[27]       ; save[0][3]                     ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.036      ; 0.465      ;
; 0.348 ; rx_32bit:u1|state.almacen      ; rx_32bit:u1|state.rx_idle      ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.036      ; 0.468      ;
; 0.348 ; rx_32bit:u1|bit_count[0]       ; rx_32bit:u1|bit_count[2]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.225      ; 0.657      ;
; 0.357 ; rx_32bit:u1|rxbuff32[29]       ; save[0][5]                     ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.036      ; 0.477      ;
; 0.361 ; save[3][5]                     ; data_tx[5]                     ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.037      ; 0.482      ;
; 0.362 ; rx_32bit:u1|rxbuff32[25]       ; save[0][1]                     ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.037      ; 0.483      ;
; 0.372 ; rx_32bit:u1|baud_count[5]      ; rx_32bit:u1|baud_count[5]      ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.037      ; 0.493      ;
; 0.372 ; rx_32bit:u1|baud_count[3]      ; rx_32bit:u1|baud_count[3]      ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.037      ; 0.493      ;
; 0.372 ; rx_32bit:u1|baud_count[4]      ; rx_32bit:u1|baud_count[4]      ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.037      ; 0.493      ;
; 0.374 ; rx_32bit:u1|baud_count[6]      ; rx_32bit:u1|baud_count[6]      ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.037      ; 0.495      ;
; 0.375 ; save[3][4]                     ; data_tx[4]                     ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.037      ; 0.496      ;
; 0.375 ; rx_32bit:u1|state.almacen      ; rx_32bit:u1|bit_count[2]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.225      ; 0.684      ;
; 0.378 ; rx_32bit:u1|state.almacen      ; rx_32bit:u1|bit_count[1]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.225      ; 0.687      ;
; 0.379 ; save[3][1]                     ; data_tx[1]                     ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.036      ; 0.499      ;
; 0.383 ; tx_32bit:u2|state.tx_start     ; tx_32bit:u2|tx_active          ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.037      ; 0.504      ;
; 0.387 ; tx_32bit:u2|clk_count[5]       ; tx_32bit:u2|state.clean        ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.037      ; 0.508      ;
; 0.389 ; rx_32bit:u1|state.rx_idle      ; rx_32bit:u1|state.start        ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.036      ; 0.509      ;
; 0.389 ; tx_32bit:u2|state.tx_stop_bits ; tx_32bit:u2|state.clean        ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.037      ; 0.510      ;
; 0.391 ; rx_32bit:u1|state.rx_databits  ; rx_32bit:u1|rxbuff32[30]       ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.236      ; 0.711      ;
; 0.397 ; save[2][1]                     ; data_tx[1]                     ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.037      ; 0.518      ;
; 0.402 ; tx_32bit:u2|state.tx_databits  ; tx_32bit:u2|state.tx_stop_bits ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.037      ; 0.523      ;
; 0.402 ; save[3][7]                     ; data_tx[7]                     ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.036      ; 0.522      ;
; 0.403 ; rx_32bit:u1|state.almacen      ; rx_32bit:u1|state.stop         ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.036      ; 0.523      ;
; 0.405 ; save[2][0]                     ; data_tx[0]                     ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.037      ; 0.526      ;
; 0.405 ; rx_32bit:u1|rxbuff32[24]       ; save[0][0]                     ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.037      ; 0.526      ;
; 0.405 ; rx_32bit:u1|rxbuff32[10]       ; rx_32bit:u1|rxbuff32[9]        ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.041      ; 0.530      ;
; 0.405 ; data_tx[2]                     ; tx_32bit:u2|tx_line            ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.036      ; 0.525      ;
; 0.408 ; rx_32bit:u1|rxbuff32[7]        ; save[3][7]                     ; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 0.000        ; 0.036      ; 0.528      ;
+-------+--------------------------------+--------------------------------+-----------------+-----------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.760   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -3.760   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  clk_div:u0|q_oi ; -2.518   ; 0.179 ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS  ; -288.021 ; 0.0   ; 0.0      ; 0.0     ; -215.641            ;
;  clk             ; -86.567  ; 0.000 ; N/A      ; N/A     ; -47.610             ;
;  clk_div:u0|q_oi ; -201.454 ; 0.000 ; N/A      ; N/A     ; -168.031            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; tx_line       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx2           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tx2           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tx3           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segmentos[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segmentos[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segmentos[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segmentos[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segmentos[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segmentos[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; segmentos[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rx_line                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; selector                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; cambio[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; cambio[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; boton                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; lee                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx_line       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; rx2           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; tx2           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; tx3           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; segmentos[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; segmentos[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; segmentos[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; segmentos[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; segmentos[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; segmentos[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; segmentos[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; display[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; display[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; display[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; display[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx_line       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; rx2           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; tx2           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; tx3           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; segmentos[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; segmentos[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; segmentos[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; segmentos[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; segmentos[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; segmentos[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; segmentos[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; display[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; display[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; display[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; display[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx_line       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx2           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; tx2           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; tx3           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; segmentos[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segmentos[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segmentos[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segmentos[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segmentos[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segmentos[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; segmentos[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; display[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------+
; Setup Transfers                                                               ;
+-----------------+-----------------+----------+----------+----------+----------+
; From Clock      ; To Clock        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------+-----------------+----------+----------+----------+----------+
; clk             ; clk             ; 629      ; 0        ; 0        ; 0        ;
; clk_div:u0|q_oi ; clk             ; 1        ; 1        ; 0        ; 0        ;
; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1064     ; 0        ; 0        ; 0        ;
+-----------------+-----------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------+
; Hold Transfers                                                                ;
+-----------------+-----------------+----------+----------+----------+----------+
; From Clock      ; To Clock        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------+-----------------+----------+----------+----------+----------+
; clk             ; clk             ; 629      ; 0        ; 0        ; 0        ;
; clk_div:u0|q_oi ; clk             ; 1        ; 1        ; 0        ; 0        ;
; clk_div:u0|q_oi ; clk_div:u0|q_oi ; 1064     ; 0        ; 0        ; 0        ;
+-----------------+-----------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 7     ; 7    ;
; Unconstrained Input Port Paths  ; 165   ; 165  ;
; Unconstrained Output Ports      ; 15    ; 15   ;
; Unconstrained Output Port Paths ; 257   ; 257  ;
+---------------------------------+-------+------+


+--------------------------------------------------------+
; Clock Status Summary                                   ;
+-----------------+-----------------+------+-------------+
; Target          ; Clock           ; Type ; Status      ;
+-----------------+-----------------+------+-------------+
; clk             ; clk             ; Base ; Constrained ;
; clk_div:u0|q_oi ; clk_div:u0|q_oi ; Base ; Constrained ;
+-----------------+-----------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; boton      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; cambio[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; cambio[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lee        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_line    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; selector   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; display[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx2          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segmentos[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segmentos[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segmentos[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segmentos[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segmentos[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segmentos[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segmentos[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx2          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx3          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_line      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; boton      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; cambio[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; cambio[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; lee        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_line    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; selector   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; display[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx2          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segmentos[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segmentos[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segmentos[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segmentos[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segmentos[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segmentos[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; segmentos[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx2          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx3          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_line      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition
    Info: Processing started: Mon Dec 11 10:27:05 2023
Info: Command: quartus_sta com_32bit -c com_32bit
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'com_32bit.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_div:u0|q_oi clk_div:u0|q_oi
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.760
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.760             -86.567 clk 
    Info (332119):    -2.518            -201.454 clk_div:u0|q_oi 
Info (332146): Worst-case hold slack is 0.434
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.434               0.000 clk 
    Info (332119):     0.435               0.000 clk_div:u0|q_oi 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -47.610 clk 
    Info (332119):    -1.487            -168.031 clk_div:u0|q_oi 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.513
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.513             -78.950 clk 
    Info (332119):    -2.298            -180.646 clk_div:u0|q_oi 
Info (332146): Worst-case hold slack is 0.383
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.383               0.000 clk 
    Info (332119):     0.384               0.000 clk_div:u0|q_oi 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -47.610 clk 
    Info (332119):    -1.487            -168.031 clk_div:u0|q_oi 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.041
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.041             -19.263 clk 
    Info (332119):    -0.540             -24.243 clk_div:u0|q_oi 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 clk 
    Info (332119):     0.179               0.000 clk_div:u0|q_oi 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -35.128 clk 
    Info (332119):    -1.000            -113.000 clk_div:u0|q_oi 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4759 megabytes
    Info: Processing ended: Mon Dec 11 10:27:08 2023
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:04


