[{"name":"張明桑","email":"mschang@mail.cpu.edu.tw","latestUpdate":"2008-09-21 15:38:17","objective":"最佳化組合邏輯之演算法，可規劃邏輯元件，組合邏輯之VLSI設計，使用MSI與標準電路元件設計多層邏輯，使用閘陣列設計，循序邏輯之元件，循序邏輯之分析與合成，VLSI之設計與測試技巧，各種CALD軟體工具介紹。","schedule":"課程內容綱要: \n第 1 週 : 課程及相關規定說明\n第 2 週 : 數位系統設計概念 \n第 3 週 : 數位系統邏輯電路簡介 \n第 4 週 : 數位系統實作技術 \n第 5 週 : 邏輯函數之最佳化實作(一) \n第 6 週 : 邏輯函數之最佳化實作(二) \n第 7 週 : 數學電路組合電路建構區塊 \n第 8 週 : 正反器、暫存器 \n第 9 週 : 期中考 \n第 10 週 : 計數器和簡單處理器 \n第 11 週 : 同步順序電路 1 \n第 12 週 : 同步順序電路 2 \n第 13 週 : 非同步順序電路 1 \n第 14 週 : 非同步順序電路 2 \n第 15 週 : 數位系統設計 1 \n第 16 週 : 數位系統設計 2 \n第 17 週 : 數位系統設計 3 \n第 18 週 : 期末考","scorePolicy":"期中考30%\n平時成績30%\n期末考40%","materials":"Fundamentals of Digital Logic with VHDL Design, 2/e, \nStephen Brown, Mc Graw Hill\n","foreignLanguageTextbooks":false}]
