<html><head>
<meta http-equiv="Content-Type" content="text/html; charset=windows-1250">
<meta name="Generator" content="Microsoft Word 12 (filtered)">
<title>IP Core Generator (wersja 2)</title>
<style>
<!--
 /* Font Definitions */
 @font-face
	{font-family:Wingdings;
	panose-1:5 0 0 0 0 0 0 0 0 0;}
@font-face
	{font-family:"MS Mincho";
	panose-1:2 2 6 9 4 2 5 8 3 4;}
@font-face
	{font-family:"Cambria Math";
	panose-1:2 4 5 3 5 4 6 3 2 4;}
@font-face
	{font-family:"Arial Unicode MS";
	panose-1:2 11 6 4 2 2 2 2 2 4;}
@font-face
	{font-family:"\@Arial Unicode MS";
	panose-1:2 11 6 4 2 2 2 2 2 4;}
@font-face
	{font-family:"\@MS Mincho";
	panose-1:2 2 6 9 4 2 5 8 3 4;}
 /* Style Definitions */
 p.MsoNormal, li.MsoNormal, div.MsoNormal
	{margin:0cm;
	margin-bottom:.0001pt;
	font-size:12.0pt;
	font-family:"Times New Roman","serif";}
h1
	{margin-right:0cm;
	margin-left:0cm;
	font-size:24.0pt;
	font-family:"Arial Unicode MS","sans-serif";
	font-weight:bold;}
p.MsoBodyText, li.MsoBodyText, div.MsoBodyText
	{margin:0cm;
	margin-bottom:.0001pt;
	font-size:10.0pt;
	font-family:"Courier New";}
p.MsoBodyText2, li.MsoBodyText2, div.MsoBodyText2
	{margin:0cm;
	margin-bottom:.0001pt;
	font-size:12.0pt;
	font-family:"Arial","sans-serif";
	font-weight:bold;}
a:link, span.MsoHyperlink
	{color:blue;
	text-decoration:underline;}
a:visited, span.MsoHyperlinkFollowed
	{color:purple;
	text-decoration:underline;}
p.MsoPlainText, li.MsoPlainText, div.MsoPlainText
	{margin:0cm;
	margin-bottom:.0001pt;
	font-size:10.0pt;
	font-family:"Courier New";}
p
	{margin-right:0cm;
	margin-left:0cm;
	font-size:12.0pt;
	font-family:"Arial Unicode MS","sans-serif";}
@page WordSection1
	{size:612.0pt 792.0pt;
	margin:72.0pt 90.0pt 72.0pt 90.0pt;}
div.WordSection1
	{page:WordSection1;}
 /* List Definitions */
 ol
	{margin-bottom:0cm;}
ul
	{margin-bottom:0cm;}
-->
</style>

</head>

<body lang="PL" link="blue" vlink="purple">

<div class="WordSection1">

<h1><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">IP Core Generator (wersja 2)</span></h1>

<h1><span style="font-size:14.0pt;font-family:&quot;Arial&quot;,&quot;sans-serif&quot;;font-weight:
normal"><br>
<br>
Treœæ zadania</span></h1>

<p class="MsoNormal"><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">Nale¿y
wykonaæ generator figur Lissajous o nastêpuj¹cych w³aœciwoœciach:<br>
<br>
</span></p>

<ol style="margin-top:0cm" start="1" type="1">
 <li class="MsoNormal"><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">Figury
     rysujemy w kwadratowym obszarze o wymiarach 384 x 384 pixeli.</span></li>
 <li class="MsoNormal"><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">Obraz
     generujemy na analogowym monitorze VGA (mo¿emy wykorzystaæ tryb 640x480).</span></li>
 <li class="MsoNormal"><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">Generator
     obrazu ustawiæ tak, aby obraz by³ wycentrowany i kwadratowy.</span></li>
 <li class="MsoNormal"><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">Generujemy
     obraz czarno-bia³y (wszystkie bity sygna³ów RGB sterujemy równoczeœnie z
     tego samego Ÿród³a). Figura ma byæ bia³a, t³o czarne.</span></li>
 <li class="MsoNormal"><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">Czêstotliwoœæ
     obu kana³ów (X i Y) i fazê jednego (Y) ustawiamy za pomoc¹ prze³¹czników
     SW0-SW7 (zakres 0-255) i przycisków BTNL (wpis czêstotliwoœci X ustawionej
     na prze³¹cznikach), BTNC (wpis czêstotliwoœci Y ustawionej na
     prze³¹cznikach), BTNR (wpis offsetu fazy Y ustawionej na prze³¹cznikach).</span></li>
 <li class="MsoNormal"><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">Przycisk
     BTND powinien s³u¿yæ do wyczyszczenia ekranu i zresetowania generatora DDS
     (aby rozpocz¹³ rysowanie figur od ustawionej fazy dla kana³u Y i fazy 0
     dla kana³u X).</span></li>
 <li class="MsoNormal"><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">Kana³ X to
     Channel 1 (patrz opis komponentu DDS poni¿ej). Wspó³rzêdne ujemne s¹ po
     lewej stronie ekranu dodatnie po prawej. Amplituda kana³u powinna byæ tak
     dobrana aby krzywa w pe³ni wykorzysta³a dostêpny ekran.</span></li>
 <li class="MsoNormal"><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">Kana³ Y to
     Channel 2 (patrz opis komponentu DDS poni¿ej). Wspó³rzêdne ujemne s¹ na
     dole ekranu dodatnie na górze. Amplituda kana³u powinna byæ tak dobrana
     aby krzywa w pe³ni wykorzysta³a dostêpny ekran.</span></li>
 <li class="MsoNormal"><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">Wspó³rzêdne
     (0,0) s¹ w œrodku ekranu.</span></li>
 <li class="MsoNormal"><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">&nbsp;W tym
     æwiczeniu nie korzystamy z sygna³u „reset”. Proszê zamiast tego stosowaæ
     wartoœci pocz¹tkowe sygna³ów i zmiennych.</span></li>
</ol>

<p class="MsoNormal"><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">&nbsp;</span></p>

<p class="MsoNormal"><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">Informacje o figurach
Lissajous:<br>
<br>
<b><a href="http://en.wikipedia.org/wiki/Lissajous_curve">http://en.wikipedia.org/wiki/Lissajous_curve</a></b></span></p>

<p class="MsoNormal"><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;"><br>
Wejœcia i wyjœcia uk³adu:<br>
<br>
<b>clk_i – zegar 100MHz,</b></span></p>

<p class="MsoNormal"><b><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">red_o –
wyjœcie sygna³u koloru czerwonego do monitora,</span></b></p>

<p class="MsoNormal"><b><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">green_o –
wyjœcie sygna³u koloru zielonego do monitora,</span></b></p>

<p class="MsoNormal"><b><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">blue_o –
wyjœcie sygna³u koloru niebieskiego do monitora,</span></b></p>

<p style="margin:0cm;margin-bottom:.0001pt"><b><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">hsync_o
– wyjœcie sygna³u synchronizacji poziomej do monitora,</span></b></p>

<p class="MsoNormal"><b><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">vsync_o –
wyjœcie sygna³u synchronizacji pionowej do monitora,</span></b></p>

<p class="MsoNormal"><b><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">sw_i –
prze³¹czniki do ustawiania czêstotliwoœci i fazy kana³ów,</span></b></p>

<p class="MsoBodyText2">btn_i – przyciski do wprowadzania czêstotliwoœci i fazy
kana³ów ustawionych na prze³¹cznikach.<br>
<br>
</p>

<p class="MsoNormal"><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">Uwaga:<br>
btn_i(3) – przycisk BTNL</span></p>

<p class="MsoNormal"><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">btn_i(2) –
przycisk BTNC</span></p>

<p class="MsoNormal"><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">btn_i(1) –
przycisk BTNR</span></p>

<p class="MsoNormal"><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">btn_i(0) –
przycisk BTND</span></p>

<p class="MsoNormal"><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">&nbsp;</span></p>

<p class="MsoNormal"><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">Plik z
ograniczeniami projektowymi: <a href="http://www.ue.eti.pg.gda.pl/isplab/isp5bs.xdc">isp5bs.xdc</a></span></p>

<p class="MsoNormal"><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">&nbsp;</span></p>

<p class="MsoNormal"><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">Informacje o
analogowym sygnale VGA (czêstotliwoœæ pikseli mo¿na ustaliæ na równe 25 MHz):</span></p>

<p class="MsoBodyText2"><br>
<a href="http://www.ue.eti.pg.gda.pl/fpgalab/zadania.spartan3/zad_vga_generowanie_sygnalu_vga.html">Generowanie
sygna³u VGA</a></p>

<p class="MsoNormal"><b><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;"><a href="http://tinyvga.com/vga-timing/640x480@60Hz">Parametry sygna³u VGA</a><br>
<br>
</span></b></p>

<p class="MsoNormal"><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">Przy
generacji sygna³u wideo nale¿y pamiêtaæ o zerowaniu sygna³ów RGB poza obszarem
wyœwietlania obrazu (na podstawie poziomu sygna³u analogowego poza obszarem
wyœwietlania monitor ustala poziom czerni dla ka¿dego z kolorów).</span></p>

<p class="MsoNormal"><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">&nbsp;</span></p>

<p class="MsoNormal"><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">Do realizacji
projektu potrzebne bêd¹ dwa modu³y funkcjonalne wygenerowane przez syntezer IP
Core. <b>Dwuportowa pamiêæ RAM</b> pos³u¿y jako pamiêæ obrazu, zaœ <b>Generator
DDS (Direct Digital Synthesizer)</b> wykorzystany zostanie do wytwarzania
cyfrowych sygna³ów sinusoidalnych dla kana³u X (poziom) i Y (pion).</span></p>

<p style="margin-top:0cm;margin-right:0cm;margin-bottom:12.0pt;margin-left:
0cm"><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;"><br>
<br>
</span><span style="font-size:14.0pt;font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">Generacja
modu³u dwuportowej pamiêci RAM za pomoc¹ syntezera IP core w Vivado</span></p>

<p style="margin-top:0cm;margin-right:0cm;margin-bottom:12.0pt;margin-left:
36.0pt;text-indent:-18.0pt"><span style="font-family:Symbol">·<span style="font:7.0pt &quot;Times New Roman&quot;">&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;
</span></span><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">W okienku <b>Flow
navigator</b> rozwijamy <b>PROJECT MANAGER</b> i klikamy w <b>IP Catalog</b>.</span></p>

<p style="margin-top:0cm;margin-right:0cm;margin-bottom:12.0pt;margin-left:
36.0pt;text-indent:-18.0pt"><span style="font-family:Symbol">·<span style="font:7.0pt &quot;Times New Roman&quot;">&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;
</span></span><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">Nastêpnie
rozwijamy <b>Memories &amp; Storage Elements</b> i dalej rozwijamy <b>RAMs
&amp; ROMs &amp; BRAM</b>.</span></p>

<p style="margin-top:0cm;margin-right:0cm;margin-bottom:12.0pt;margin-left:
36.0pt;text-indent:-18.0pt"><span style="font-family:Symbol">·<span style="font:7.0pt &quot;Times New Roman&quot;">&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;
</span></span><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">Klikamy podwójnie
w <b>Block Memory Generator</b>.</span></p>

<p style="margin-top:0cm;margin-right:0cm;margin-bottom:12.0pt;margin-left:
36.0pt;text-indent:-18.0pt"><span style="font-family:Symbol">·<span style="font:7.0pt &quot;Times New Roman&quot;">&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;
</span></span><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">W polu <b>Component
Name</b> wpisujemy nazwê, któr¹ otrzyma generowany przez nas modu³, np.: <b>video_mem</b></span></p>

<p style="margin-top:0cm;margin-right:0cm;margin-bottom:12.0pt;margin-left:
36.0pt;text-indent:-18.0pt"><span style="font-family:Symbol">·<span style="font:7.0pt &quot;Times New Roman&quot;">&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;
</span></span><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">W zak³adce <b>Basic</b>
zmieniamy <b>Memory Type</b> na <b>Simple Dual Port RAM</b>. Pamiêæ dwuportowa
bêdzie nam potrzebna, aby mo¿na by³o równoczeœnie pisaæ i czytaæ z dwóch
ró¿nych adresów (zapisujemy piksele wg kszta³tu krzywej, odczytujemy piksele
sekwencyjnie do monitora). Zaznaczamy tak¿e opcjê <b>Common Clock</b> (porty
zapisu i odczytu u¿ywaj¹ tego samego zegara).</span></p>

<p style="margin-top:0cm;margin-right:0cm;margin-bottom:12.0pt;margin-left:
36.0pt;text-indent:-18.0pt"><span style="font-family:Symbol">·<span style="font:7.0pt &quot;Times New Roman&quot;">&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;
</span></span><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">W zak³adce <b>Port
A Options</b> zmieniamy <b>Port A Width</b> na <b>1 </b>(bêdziemy zapisywaæ
zawsze jeden piksel – bit na okreœlonej pozycji – adresie), nastêpnie zmieniamy
<b>Port A Depth</b> na <b>147456 </b>(jest 384*384 = 147456 pikseli), nastêpnie
w polu <b>Enable Port Type</b> wybieramy <b>Always Enabled</b>.</span></p>

<p style="margin-top:0cm;margin-right:0cm;margin-bottom:12.0pt;margin-left:
36.0pt;text-indent:-18.0pt"><span style="font-family:Symbol">·<span style="font:7.0pt &quot;Times New Roman&quot;">&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;
</span></span><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">W zak³adce <b>Port
B Options</b> zmieniamy <b>Port B Width</b> na <b>1 </b>(bêdziemy odczytywaæ
zawsze jeden piksel – bit na okreœlonej pozycji – adresie) – mo¿liwe jest
ustawienie innej szerokoœci bitowej magistrali wyjœciowej i wejœciowej. Liczba
adresów jest tym razem wyliczona automatycznie. Nastêpnie w polu <b>Enable Port
Type</b> wybieramy <b>Always Enabled</b> oraz wy³¹czamy opcjê <b>Primitives
Output Register</b>.</span></p>

<p style="margin-top:0cm;margin-right:0cm;margin-bottom:12.0pt;margin-left:
36.0pt;text-indent:-18.0pt"><span style="font-family:Symbol">·<span style="font:7.0pt &quot;Times New Roman&quot;">&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;
</span></span><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">Znajduj¹cy siê w
lewym górnym rogu przycisk <b>Documentation</b> otworzy szczegó³ow¹
dokumentacjê generowanego komponentu.</span></p>

<p style="margin-top:0cm;margin-right:0cm;margin-bottom:12.0pt;margin-left:
36.0pt;text-indent:-18.0pt"><span style="font-family:Symbol">·<span style="font:7.0pt &quot;Times New Roman&quot;">&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;
</span></span><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">W zak³adce <b>Summary</b>
mo¿emy znaleŸæ podsumowanie istotnych parametrów tworzonego komponentu.
Szczególnie istotna jest informacja: <b>Total Port B Read Latency (From Rising
Edge of Read Clock): 1 Clock Cycle(s) </b><br>
Oznacza ona, ¿e odczyt z pamiêci odbywa siê z opóŸnieniem 1 cyklu zegara w
stosunku do zbocza zegarowego zatrzaskuj¹cego odczytywany adres (w
przeciwieñstwie do zapisu, w którym zapisywana dana zatrzaskiwana jest
równoczeœnie z adresem). W przypadku w¹tpliwoœci proszê zajrzeæ do dokumentacji
komponentu.</span></p>

<p style="margin-top:0cm;margin-right:0cm;margin-bottom:12.0pt;margin-left:
36.0pt;text-indent:-18.0pt"><span style="font-family:Symbol">·<span style="font:7.0pt &quot;Times New Roman&quot;">&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;
</span></span><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">Na zakoñczenie
potwierdzamy ustawienia przyciskiem <b>OK</b> w prawym dolnym rogu i po chwili
zatwierdzamy w okienku <b>Generate Output Products</b> przyciskiem <b>Generate </b>rozpoczêcie
syntezy nowego komponentu.</span></p>

<p style="margin-top:0cm;margin-right:0cm;margin-bottom:12.0pt;margin-left:
36.0pt;text-indent:-18.0pt"><span style="font-family:Symbol">·<span style="font:7.0pt &quot;Times New Roman&quot;">&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;
</span></span><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">Jeszcze raz
potwierdzamy w okienku <b>Generate Output Products</b> przyciskiem <b>OK</b>.</span></p>

<p style="margin-top:0cm;margin-right:0cm;margin-bottom:12.0pt;margin-left:
36.0pt;text-indent:-18.0pt"><span style="font-family:Symbol">·<span style="font:7.0pt &quot;Times New Roman&quot;">&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;
</span></span><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">Po zakoñczeniu
generacji komponent zostanie do³¹czony do listy plików Ÿród³owych projektu.</span></p>

<p style="margin-top:0cm;margin-right:0cm;margin-bottom:12.0pt;margin-left:
0cm"><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">Wygenerowana pamiêæ posiada
dwa wejœcia zegarowe (po jednym dla ka¿dego portu) jednak, poniewa¿ wybraliœmy
wczeœniej opcjê <b>Common Clock</b> to musimy oba wejœcia zegarowe pod³¹czyæ do
wspólnego zegara.</span></p>

<p style="margin-top:0cm;margin-right:0cm;margin-bottom:12.0pt;margin-left:
0cm"><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">Nale¿y zwróciæ uwagê na
definicjê niektórych sygna³ów (np. wea, dina, doutb) które s¹ wektorami jednobitowymi
– trzeba o tym pamiêtaæ, poniewa¿ jednobitowy wektor to nie to samo co
pojedynczy sygna³.</span></p>

<p style="margin-top:0cm;margin-right:0cm;margin-bottom:12.0pt;margin-left:
0cm"><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">W celu u³atwienia
do³¹czenia komponentu do hierarchii aktualnego projektu w okienku <b>Sources</b>
mo¿na wybraæ zak³adkê <b>IP sources</b>. Wtedy wyœwietl¹ siê wygenerowane
modu³y IP. Po rozwiniêciu wybranego modu³u oraz rozwiniêciu <b>Instantiation
Template</b> mo¿na zobaczyæ plik <b>*.vho</b> zawieraj¹cy szkielet deklaracji
komponentu oraz przyk³ad jego u¿ycia (tworzenia instancji). Mo¿emy te elementy
³atwo przekopiowaæ do naszego pliku projektowego, w którym planujemy pod³¹czyæ
wygenerowany komponent, a zaprojektowany komponent zajmie w³aœciwe miejsce w
hierarchii projektu.<br>
<br>
</span><span lang="EN-US" style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">Istotny
fragment przyk³adowego pliku VHO:</span></p>

<p class="MsoPlainText"><span lang="EN-US" style="font-size:8.0pt">-- The following
code must appear in the VHDL architecture header.</span></p>

<p class="MsoPlainText"><span lang="EN-US" style="font-size:8.0pt">-------------
Begin Cut here for COMPONENT Declaration ------ COMP_TAG</span></p>

<p class="MsoPlainText"><span lang="EN-US" style="font-size:8.0pt;color:red">COMPONENT
video_mem</span></p>

<p class="MsoPlainText"><span lang="EN-US" style="font-size:8.0pt;color:red">&nbsp; PORT
(</span></p>

<p class="MsoPlainText"><span lang="EN-US" style="font-size:8.0pt;color:red">&nbsp;&nbsp;&nbsp;
clka : IN STD_LOGIC;</span></p>

<p class="MsoPlainText"><span lang="EN-US" style="font-size:8.0pt;color:red">&nbsp;&nbsp;&nbsp;
wea : IN STD_LOGIC_VECTOR(0 DOWNTO 0);</span></p>

<p class="MsoPlainText"><span lang="EN-US" style="font-size:8.0pt;color:red">&nbsp;&nbsp;&nbsp;
addra : IN STD_LOGIC_VECTOR(17 DOWNTO 0);</span></p>

<p class="MsoPlainText"><span lang="EN-US" style="font-size:8.0pt;color:red">&nbsp;&nbsp;&nbsp;
dina : IN STD_LOGIC_VECTOR(0 DOWNTO 0);</span></p>

<p class="MsoPlainText"><span lang="EN-US" style="font-size:8.0pt;color:red">&nbsp;&nbsp;&nbsp;
clkb : IN STD_LOGIC;</span></p>

<p class="MsoPlainText"><span lang="EN-US" style="font-size:8.0pt;color:red">&nbsp;&nbsp;&nbsp;
addrb : IN STD_LOGIC_VECTOR(17 DOWNTO 0);</span></p>

<p class="MsoPlainText"><span lang="EN-US" style="font-size:8.0pt;color:red">&nbsp;&nbsp;&nbsp;
doutb : OUT STD_LOGIC_VECTOR(0 DOWNTO 0)</span></p>

<p class="MsoPlainText"><span lang="EN-US" style="font-size:8.0pt;color:red">&nbsp; );</span></p>

<p class="MsoPlainText"><span lang="EN-US" style="font-size:8.0pt;color:red">END
COMPONENT;</span></p>

<p class="MsoPlainText"><span lang="EN-US" style="font-size:8.0pt">-- COMP_TAG_END
------ End COMPONENT Declaration ------------</span></p>

<p class="MsoPlainText"><span lang="EN-US" style="font-size:8.0pt">&nbsp;</span></p>

<p class="MsoPlainText"><span lang="EN-US" style="font-size:8.0pt">-- The following
code must appear in the VHDL architecture</span></p>

<p class="MsoPlainText"><span lang="EN-US" style="font-size:8.0pt">-- body.
Substitute your own instance name and net names.</span></p>

<p class="MsoPlainText"><span lang="EN-US" style="font-size:8.0pt">&nbsp;</span></p>

<p class="MsoPlainText"><span lang="EN-US" style="font-size:8.0pt">-------------
Begin Cut here for INSTANTIATION Template ----- INST_TAG</span></p>

<p class="MsoPlainText"><span lang="EN-US" style="font-size:8.0pt;color:blue">your_instance_name
: video_mem</span></p>

<p class="MsoPlainText"><span lang="EN-US" style="font-size:8.0pt;color:blue">&nbsp;
PORT MAP (</span></p>

<p class="MsoPlainText"><span lang="EN-US" style="font-size:8.0pt;color:blue">&nbsp;&nbsp;&nbsp;
clka =&gt; clka,</span></p>

<p class="MsoPlainText"><span lang="EN-US" style="font-size:8.0pt;color:blue">&nbsp;&nbsp;&nbsp;
wea =&gt; wea,</span></p>

<p class="MsoPlainText"><span lang="EN-US" style="font-size:8.0pt;color:blue">&nbsp;&nbsp;&nbsp;
addra =&gt; addra,</span></p>

<p class="MsoPlainText"><span lang="EN-US" style="font-size:8.0pt;color:blue">&nbsp;&nbsp;&nbsp;
dina =&gt; dina,</span></p>

<p class="MsoPlainText"><span lang="EN-US" style="font-size:8.0pt;color:blue">&nbsp;&nbsp;&nbsp;
clkb =&gt; clkb,</span></p>

<p class="MsoPlainText"><span lang="EN-US" style="font-size:8.0pt;color:blue">&nbsp;&nbsp;&nbsp;
addrb =&gt; addrb,</span></p>

<p class="MsoPlainText"><span lang="EN-US" style="font-size:8.0pt;color:blue">&nbsp;&nbsp;&nbsp;
doutb =&gt; doutb</span></p>

<p class="MsoPlainText"><span lang="EN-US" style="font-size:8.0pt;color:blue">&nbsp; );</span></p>

<p class="MsoPlainText"><span lang="EN-US" style="font-size:8.0pt">-- INST_TAG_END
------ End INSTANTIATION Template ---------</span></p>

<p class="MsoPlainText"><span lang="EN-US" style="font-size:8.0pt">&nbsp;</span></p>

<p class="MsoPlainText"><span lang="EN-US" style="font-size:8.0pt">-- You must
compile the wrapper file video_mem.vhd when simulating</span></p>

<p class="MsoPlainText"><span lang="EN-US" style="font-size:8.0pt">-- the core,
video_mem. When compiling the wrapper file, be sure to</span></p>

<p class="MsoPlainText"><span lang="EN-US" style="font-size:8.0pt">-- reference the
VHDL simulation library.</span></p>

<p class="MsoPlainText"><span lang="EN-US" style="font-size:8.0pt">&nbsp;</span></p>

<p class="MsoPlainText"><span lang="EN-US" style="font-size:8.0pt">&nbsp;</span></p>

<p style="margin-top:0cm;margin-right:0cm;margin-bottom:12.0pt;margin-left:
0cm"><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">Tekst zaznaczony na <span style="color:red">czerwono</span> nale¿y skopiowaæ do obszaru definicji
sygna³ów lokalnych. Tekst zaznaczony na <span style="color:blue">niebiesko</span>
(po ustaleniu nazwy instancji komponentu oraz sygna³ów pod³¹czonych) nale¿y
skopiowaæ do obszaru opisu uk³adu. Po dokonaniu powy¿szych modyfikacji ikona
komponentu powinna zaj¹æ w³aœciwe miejsce w hierarchii plików projektu.</span></p>

<p style="margin-top:0cm;margin-right:0cm;margin-bottom:12.0pt;margin-left:
0cm"><span style="font-size:14.0pt;font-family:&quot;Arial&quot;,&quot;sans-serif&quot;"><br>
Generacja modu³u generatora DDS</span></p>

<p style="margin-top:0cm;margin-right:0cm;margin-bottom:12.0pt;margin-left:
36.0pt;text-indent:-18.0pt"><span style="font-family:Symbol">·<span style="font:7.0pt &quot;Times New Roman&quot;">&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;
</span></span><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">W okienku <b>Flow
navigator</b> rozwijamy <b>PROJECT MANAGER</b> i klikamy w <b>IP Catalog</b>.</span></p>

<p style="margin-top:0cm;margin-right:0cm;margin-bottom:12.0pt;margin-left:
36.0pt;text-indent:-18.0pt"><span style="font-family:Symbol">·<span style="font:7.0pt &quot;Times New Roman&quot;">&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;
</span></span><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">Nastêpnie
rozwijamy <b>Digital Signal Processing</b> i dalej rozwijamy <b>Waveform
Synthesis</b>.</span></p>

<p style="margin-top:0cm;margin-right:0cm;margin-bottom:12.0pt;margin-left:
36.0pt;text-indent:-18.0pt"><span style="font-family:Symbol">·<span style="font:7.0pt &quot;Times New Roman&quot;">&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;
</span></span><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">Klikamy podwójnie
w <b>DDS Compiler</b>.</span></p>

<p style="margin-top:0cm;margin-right:0cm;margin-bottom:12.0pt;margin-left:
36.0pt;text-indent:-18.0pt"><span style="font-family:Symbol">·<span style="font:7.0pt &quot;Times New Roman&quot;">&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;
</span></span><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">W polu <b>Component
Name</b> wpisujemy nazwê, któr¹ otrzyma generowany przez nas modu³, np.: <b>singen</b></span></p>

<p style="margin-top:0cm;margin-right:0cm;margin-bottom:12.0pt;margin-left:
36.0pt;text-indent:-18.0pt"><span style="font-family:Symbol">·<span style="font:7.0pt &quot;Times New Roman&quot;">&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;
</span></span><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">W zak³adce <b>Configuration</b>
ustawiamy <b>Configuration Options</b> na <b>Phase Generator and SIN COS LUT</b>
oraz zmieniamy <b>Number of Channels</b> na <b>2</b> (bêdziemy potrzebowaæ
dwóch niezale¿nych generatorów funkcji sinus do kreœlenia figur Lissajous).
Konieczne jest tak¿e okreœlenie jakoœci wytwarzanego sygna³u (ró¿nica pomiêdzy
amplitud¹ pr¹¿ka po¿¹danego, a amplitud¹ najwiêkszego spoœród pr¹¿ków
niepo¿¹danych w widmie sygna³u, podawana w dB) – od tego zale¿y liczba bitów
u¿yta do opisu funkcji sinus, a wiêc tak¿e z³o¿onoœæ bloku generatora.
Wybieramy – <b>Spurious Free Dynamic Range (dB): 65</b><br>
Sprawdzamy czy w polu <b>System Clock (MHz) </b>jest wpisana w³aœciwa wartoœæ: <b>100</b>.
Oznacza to, ¿e czêstotliwoœæ próbkowania przypadaj¹ca na kana³ (<b>Frequency
per Channel (Fs)</b>) wynosi 50 MHz. <br>
Pozostaje okreœlenie rozdzielczoœci z któr¹ bêdziemy ustawiaæ czêstotliwoœæ sygna³u
– <b>Frequency Resolution (Hz): 1000</b><br>
Nale¿y tak¿e ustawiæ opcjê <b>Noise Shaping </b>na <b>None</b> (opcja ta s³u¿y
do modyfikacji w³aœciwoœci generatora w kwestii jakoœci generowanego sygna³u).</span></p>

<p style="margin-top:0cm;margin-right:0cm;margin-bottom:12.0pt;margin-left:
36.0pt;text-indent:-18.0pt"><span style="font-family:Symbol">·<span style="font:7.0pt &quot;Times New Roman&quot;">&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;
</span></span><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">W zak³adce <b>Implementation</b>
zmieniamy <b>Phase Increment Programmability </b>na <b>Programmable</b>.
Pozwoli to na zmianê czêstotliwoœci podczas pracy generatora. Czêstotliwoœæ
bêdziemy podawaæ za pomoc¹ prze³¹czników, których stan powinniœmy wprowadzaæ
bezpoœrednio do <b>najm³odszych</b> bitów wejœcia programuj¹cego.<br>
Nastêpnie zmieniamy <b>Phase Offset Programmability </b>na <b>Programmable</b>.
Pozwoli to na zmianê fazy podczas pracy generatora. Fazê bêdziemy podawaæ za
pomoc¹ prze³¹czników, których stan powinniœmy wprowadzaæ bezpoœrednio do <b>najstarszych</b>
bitów wejœcia programuj¹cego.<br>
Nastêpnie zmieniamy <b>Output Selection </b>na <b>Sine</b>. Potrzebujemy tylko
jednej funkcji na ka¿dy kana³ – mo¿e to byæ sinus.<br>
Wy³¹czamy opcjê <b>Has Phase Out</b> (nie potrzebujemy dodatkowego wyjœcia
informuj¹cego o fazie).</span></p>

<p style="margin-top:0cm;margin-right:0cm;margin-bottom:12.0pt;margin-left:
36.0pt;text-indent:-18.0pt"><span style="font-family:Symbol">·<span style="font:7.0pt &quot;Times New Roman&quot;">&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;
</span></span><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">W zak³adce <b>Detailed
Implementation</b> zaznaczamy (w polu <b>Control Signals</b>) opcje: <b>ACLKEN </b>oraz
<b>ARESETn</b>. Wejœcie aclken pozwoli na zatrzymywanie generatora je¿eli nie
bêdziemy gotowi do odbioru danych (normalnie pracuje on ca³y czas z
czêstotliwoœci¹ próbkowania Fs). Wejœcie aresetn pozwala na uruchomienie obu
generatorów równoczeœnie z nowymi nastawami czêstotliwoœci i fazy, po ich
ustawieniu za pomoc¹ przycisków i wyczyszczeniu ekranu przyciskiem BTN3 – jest
to reset synchroniczny aktywny poziomem <b>niskim</b>.</span></p>

<p style="margin-top:0cm;margin-right:0cm;margin-bottom:12.0pt;margin-left:
36.0pt;text-indent:-18.0pt"><span style="font-family:Symbol">·<span style="font:7.0pt &quot;Times New Roman&quot;">&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;
</span></span><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">W zak³adce <b>Output
Frequencies </b>ustawiamy czêstotliwoœci pocz¹tkowe w pierwszym i drugim kanale
na: <b>0.1953125 </b>(MHz)</span></p>

<p style="margin-top:0cm;margin-right:0cm;margin-bottom:12.0pt;margin-left:
36.0pt;text-indent:-18.0pt"><span style="font-family:Symbol">·<span style="font:7.0pt &quot;Times New Roman&quot;">&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;
</span></span><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">W zak³adce <b>Phase
Offset Angles</b> ustawiamy pocz¹tkowe fazy kana³ów generatora (fazy podajemy w
radianach*2&#960; – tj. np. wielkoœæ 1.0 oznacza 2&#960; radianów). Proszê
ustawiæ fazê kana³u 1 na: <b>0 </b>a kana³u 2 na: <b>0.25 </b>(czyli &#960;/2
radiana).</span></p>

<p style="margin-top:0cm;margin-right:0cm;margin-bottom:12.0pt;margin-left:
36.0pt;text-indent:-18.0pt"><span style="font-family:Symbol">·<span style="font:7.0pt &quot;Times New Roman&quot;">&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;
</span></span><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">Znajduj¹cy siê w
lewym górnym rogu przycisk <b>Documentation</b> otworzy szczegó³ow¹
dokumentacjê generowanego komponentu.</span></p>

<p style="margin-top:0cm;margin-right:0cm;margin-bottom:12.0pt;margin-left:
36.0pt;text-indent:-18.0pt"><span style="font-family:Symbol">·<span style="font:7.0pt &quot;Times New Roman&quot;">&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;
</span></span><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">W zak³adkach <b>Summary</b>
i <b>Additional Summary</b> mo¿emy znaleŸæ podsumowanie istotnych parametrów
tworzonego komponentu.</span></p>

<p style="margin-top:0cm;margin-right:0cm;margin-bottom:12.0pt;margin-left:
36.0pt;text-indent:-18.0pt"><span style="font-family:Symbol">·<span style="font:7.0pt &quot;Times New Roman&quot;">&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;
</span></span><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">Na zakoñczenie
potwierdzamy ustawienia przyciskiem <b>OK</b> w prawym dolnym rogu i po chwili
zatwierdzamy w okienku <b>Generate Output Products</b> przyciskiem <b>Generate </b>rozpoczêcie
syntezy nowego komponentu.</span></p>

<p style="margin-top:0cm;margin-right:0cm;margin-bottom:12.0pt;margin-left:
36.0pt;text-indent:-18.0pt"><span style="font-family:Symbol">·<span style="font:7.0pt &quot;Times New Roman&quot;">&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;
</span></span><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">Jeszcze raz
potwierdzamy w okienku <b>Generate Output Products</b> przyciskiem <b>OK</b>.</span></p>

<p style="margin-top:0cm;margin-right:0cm;margin-bottom:12.0pt;margin-left:
36.0pt;text-indent:-18.0pt"><span style="font-family:Symbol">·<span style="font:7.0pt &quot;Times New Roman&quot;">&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;
</span></span><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">Po zakoñczeniu
generacji komponent zostanie do³¹czony do listy plików Ÿród³owych projektu.</span></p>

<p style="margin-top:0cm;margin-right:0cm;margin-bottom:12.0pt;margin-left:
0cm"><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">Warto zapamiêtaæ pomocnicze
informacje zawieraj¹ce podsumowanie w³aœciwoœci projektowanego komponentu (pola
<b>Summary</b> i <b>Additional Summary</b>) oraz blokowy schemat po³¹czeñ.</span></p>

<p style="margin-top:0cm;margin-right:0cm;margin-bottom:12.0pt;margin-left:
0cm"><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">Podobnie jak w poprzednim
przypadku nale¿y teraz pod³¹czyæ wygenerowany komponent do projektu (mo¿na
wykorzystaæ wygenerowany plik *.vho).</span></p>

<p style="margin-top:0cm;margin-right:0cm;margin-bottom:12.0pt;margin-left:
0cm"><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;"><br>
</span><span style="font-size:14.0pt;font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">Weryfikacja
uk³adu</span></p>

<p style="margin-top:0cm;margin-right:0cm;margin-bottom:12.0pt;margin-left:
0cm"><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">Nale¿y zweryfikowaæ uk³ad
praktycznie poprzez zaprogramowanie p³ytki testowej z uk³adem FPGA. <span style="color:black">W razie potrzeby nale¿y wykonaæ symulacjê funkcjonaln¹ (nie
jest obowi¹zkowa). </span>Weryfikacja praktyczna <b>na zaliczenie</b> polega na
sprawdzeniu dzia³ania uk³adu na p³ytce poprzez wyœwietlenie kilku figur
Lissajous dla ró¿nych czêstotliwoœci i faz oraz zaprezentowanie rezultatów
prowadz¹cemu laboratorium:</span></p>

<p style="margin-top:0cm;margin-right:0cm;margin-bottom:12.0pt;margin-left:
36.0pt;text-indent:-18.0pt"><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">1.<span style="font:7.0pt &quot;Times New Roman&quot;">&nbsp;&nbsp;&nbsp; </span></span><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">Zaraz po zaprogramowaniu p³ytki
powinien siê wyœwietliæ okr¹g – jako figura zdefiniowana przez ustawienia
pocz¹tkowe czêstotliwoœci i faz. Figura powinna siê sk³adaæ z wielu osobnych
kropek (du¿a czêstotliwoœæ pocz¹tkowa).</span></p>

<p style="margin-top:0cm;margin-right:0cm;margin-bottom:12.0pt;margin-left:
36.0pt;text-indent:-18.0pt"><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">2.<span style="font:7.0pt &quot;Times New Roman&quot;">&nbsp;&nbsp;&nbsp; </span></span><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">Nale¿y wyœwietliæ figury dla
czêstotliwoœci w kanale X ustawionej na <b>1</b>, a&nbsp; w kanale Y na <b>2</b>.
Ustawiæ kolejno fazy kana³u Y na: <b>0</b>,&nbsp; <b>&#960;/2</b> oraz <b>(3/2)&#960;</b>.</span></p>

<p style="margin-top:0cm;margin-right:0cm;margin-bottom:12.0pt;margin-left:
36.0pt;text-indent:-18.0pt"><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">3.<span style="font:7.0pt &quot;Times New Roman&quot;">&nbsp;&nbsp;&nbsp; </span></span><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">Nale¿y wyœwietliæ figury dla
czêstotliwoœci w kanale X ustawionej na <b>2</b>, a&nbsp; w kanale Y na <b>1</b>.
Ustawiæ kolejno fazy kana³u Y na: <b>0</b>,&nbsp; <b>&#960;/4</b> oraz <b>(3/4)&#960;</b>.</span></p>

<p style="margin-top:0cm;margin-right:0cm;margin-bottom:12.0pt;margin-left:
36.0pt;text-indent:-18.0pt"><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">4.<span style="font:7.0pt &quot;Times New Roman&quot;">&nbsp;&nbsp;&nbsp; </span></span><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">Nale¿y wyœwietliæ figury dla
czêstotliwoœci w kana³ach X i Y oraz faz w kanale Y ustawionych wed³ug ¿¹dania
prowadz¹cego laboratorium.<br>
<br>
</span></p>

<p style="margin-top:0cm;margin-right:0cm;margin-bottom:12.0pt;margin-left:
0cm"><span style="font-size:14.0pt;font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">Uwagi</span></p>

<p style="margin-top:0cm;margin-right:0cm;margin-bottom:12.0pt;margin-left:
0cm"><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">Modu³ DDS u¿ywa interfejsów
AXI-Stream. W skrócie interfejs dzia³a nastêpuj¹co: sygna³ zawieraj¹cy próbki
funkcji sinus (m_axis_data_tdata) mo¿na odczytywaæ kiedy m_axis_data_tvalid ma
wartoœæ ‘1’. Trzeba pamiêtaæ ¿e mamy 2 kana³y – bêd¹ one wystawiane
naprzemiennie. Po wype³nieniu potoku wewnêtrznego sygna³ m_axis_data_tvalid
pozostanie ju¿ na sta³e w³¹czony i generator osi¹gnie za³o¿on¹ czêstotliwoœæ
próbkowania (50 MHz). Je¿eli nie jesteœmy w stanie tak szybko pobieraæ danych,
mo¿emy podaæ ‘0’ na wejœcie aclken, aby zatrzymaæ generator. W sygnale
m_axis_data_tdata znacz¹ce s¹ bity: 10-0.</span></p>

<p style="margin-top:0cm;margin-right:0cm;margin-bottom:12.0pt;margin-left:
0cm"><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">Konfiguracjê czêstotliwoœci
i fazy przeprowadzamy tak¿e korzystaj¹c z interfejsu AXI-Stream.&nbsp; W pierwszej
transakcji (w³¹czyæ s_axis_config_tvalid) nale¿y przes³aæ dane dotycz¹ce
czêstotliwoœci i fazy pierwszego kana³u (faza na bitach 31-16, czêstotliwoœæ na
bitach 15-0). W drugiej i ostatniej transakcji (dodatkowo w³¹czyæ
s_axis_config_tlast) nale¿y przes³aæ dane dotycz¹ce czêstotliwoœci i fazy
drugiego kana³u (faza na bitach 31-16, czêstotliwoœæ na bitach 15-0). Po
transakcji wy³¹czyæ s_axis_config_tvalid. Pamiêtaæ aby w trakcie transakcji by³
w³¹czony zegar generatora (sygna³ aclken). Faza pierwszego kana³u powinna byæ
zawsze ustawiana na 0. </span></p>

<p style="margin-top:0cm;margin-right:0cm;margin-bottom:12.0pt;margin-left:
0cm"><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">W razie w¹tpliwoœci co do
dzia³ania generatora DDS proszê zajrzeæ do dokumentacji:</span></p>

<p style="margin-top:0cm;margin-right:0cm;margin-bottom:12.0pt;margin-left:
0cm"><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;"><a href="https://www.xilinx.com/support/documentation/ip_documentation/dds_compiler/v6_0/pg141-dds-compiler.pdf">Dokumentacja
kompilatora DDS na stronie Xilinx</a></span></p>

<p style="margin-top:0cm;margin-right:0cm;margin-bottom:12.0pt;margin-left:
0cm"><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">Poni¿ej przedstawiono
zak³adkê <b>Information</b> zawieraj¹c¹ istotne informacje dotycz¹ce ustawieñ
komunikacji AXI-Stream (uwaga – kana³y s¹ numerowane od 0):</span></p>

<p style="margin-top:0cm;margin-right:0cm;margin-bottom:12.0pt;margin-left:
0cm"><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;"><img border="0" width="422" height="476" src="IP%20Core%20Generator%20(wersja%202)_files/image001.jpg"></span></p>

<p style="margin-top:0cm;margin-right:0cm;margin-bottom:12.0pt;margin-left:
0cm"><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;"><br>
Sygna³y event_s_config_tlast_missing i event_s_config_tlast_unexpected mo¿na
pozostawiæ jako niepod³¹czone (open).</span></p>

<p style="margin-top:0cm;margin-right:0cm;margin-bottom:12.0pt;margin-left:
0cm"><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">Sygna³y red_o, green_o i
blue_o s¹ czterobitowe – wszystkie ich bity sterujemy równoczeœnie (same
jedynki oznaczaj¹ kolor bia³y – figurê, a same zera oznaczaj¹ czarne t³o).</span></p>

<p style="margin-top:0cm;margin-right:0cm;margin-bottom:12.0pt;margin-left:
0cm"><span style="font-family:&quot;Arial&quot;,&quot;sans-serif&quot;">Monitor po wykryciu sygna³u
w³¹cza siê z uœpienia, pe³n¹ jasnoœæ ekranu osi¹gnie po oko³o 1 minucie.</span></p>

<p style="margin-top:0cm;margin-right:0cm;margin-bottom:12.0pt;margin-left:
0cm"><b><span style="font-size:11.0pt;font-family:&quot;Arial&quot;,&quot;sans-serif&quot;"><br>
Informacje dodatkowe o zasadach dzia³ania generatorów DDS:<br>
</span></b><span style="font-size:11.0pt;font-family:&quot;Arial&quot;,&quot;sans-serif&quot;"><a href="http://en.wikipedia.org/wiki/Direct_digital_synthesizer">http://en.wikipedia.org/wiki/Direct_digital_synthesizer</a><br>
<a href="http://www.ieee.li/pdf/essay/dds.pdf">http://www.ieee.li/pdf/essay/dds.pdf</a></span></p>

<p class="MsoPlainText">&nbsp;</p>

</div>




</body></html>