     SPECIFIKACIE TECHNICKYCH MODULOV:


Register:
NAME width time
NAME - specifikuje meno registra (maximalne 10 znakov)
width - pocet bitov registra (bity sa cisluju z lava do prava od 0
        do width-1)
time - doba pristupu k registru a zapisu do registra.


Preklapaci obvod:
NAME time
NAME - specifikuje meno preklapacieho obvodu
time - doba nastavenie/nulovania preklapacieho obvodu.


Kanal:
NAME width time DIRECTION
NAME - specifikuje meno kanala
width - pocet bitov kanala
time - doba zapisu/citania udajov do/z kanala
DIRECTION - typ kanala:  INP - vstupny kanal
                          OUT - vystupny kanal
                          BOTH - obojsmerny kanal.


Pamat:
NAME ADDRESS-REGISTER BUFFER-REGISTER width lenght time
NAME - specifikacia mena pamati
ADDRESS-REGISTER a BUFFER-REGISTER su  specifikacie mien vyssie u-
vedenych registrov MAR (adresovy  register pamati) a MBR (vyrovna-
vaci register)
width  -  pocet  bitov   slova,  ktore  sa  nacita/zapise  jednym
          pristupom k pamati (sirka ulozenych slov)
lenght - pocet slov v pamati. Slova sa adresuju od 0 po lenght-1
time - doba pristupu k pamati.


Zasobnik:
NAME TOP-POINTER BUFFER-REGISTER width lenght time
vyznam  jednotlivych parametrov  je  rovnaky  ako pri  pamati okrem
TOP-POINTER, ktory ukazuje na prvu volnu polozku v zasobniku.


     MNOZINA MIKROINSTRUKCII:



TRANSFER FROM-NAME P1  P2  TO-NAME P1  P2 constant CURRENCY

READ STORE-NAME CURRENCY

WRITE STORE-NAME CURRENCY

PUSH STACK-NAME CURRENCY

POP STACK-NAME CURRENCY

CLEAR NAME CURRENCY

ENDS

ADD REGISTER-A REGISTER-B REGISTER-C OVERFLOW time CURRENCY

SUBTRACT

MULTIPLY

DEVIDE

INCREMENT NAME constant time OVERFLOW CURRENCY

OVERWRITE REGISTER-A P1 P2 REGISTER-B P1 P2 CURRENCY

DECODE REGISTER P1 P2 CURRENCY

TEST NAME P1 P2 compare constant omit time CURRENCY

LOGICAL REGISTER-A REGISTER-B REGISTER-C operation time CURRENCY

SHIFT NAME TYPE DIRECTION number time CURRENCY

BRANCH number



   STRUKTURA SUBORU .DEF


- POCET BITOV V SLOVE HOSTITELSKEHO POCITACA (PRE PC/AT JE 16)

- ZVOLENA REPREZENTACIA CISEL (ONES ALEBO TWOS ALEBO SANDM)

- POCET  REGISTROV,  PREKLAPACICH  OBVODOV,  KANALOV,  ZASOBNIKOV,

  PAMATI, MIKROINSTRUKCII, POCET  STROJOVYCH INSTRUKCII (JEDNOTLI-

  VE CISLA ODDELENE MEDZEROU)

- SPECIFIKACIA REGISTROV (VSETKY SPECIFIKACIE  ZACINAJU  NA  NOVOM

  RIADKU)

- SPECIFIKACIA PREKLAPACICH OBVODOV

- SPECIFIKACIA KANALOV

- SPECIFIKACIA ZASOBNIKOV

- SPECIFIKACIA PAMATI

- SPECIFIKACIA MIKROINSTRUKCII

- SPECIFIKACIA VYBEROVEJ A DEKODOVACEJ POSTUPNOSTI

- SPECIFIKACIA VYKONAVACICH POSTUPNOSTI

- MENO PREKLAPACIEHO OBVODU ZASTAVUJUCEHO CINNOST POCITACA (HALT),

  MENO PROGRAMOVEHO  POCITADLA, MENO PAMATI  PROGRAMU SIMULOVANEHO

  POCITACA (MENA ODDELENE MEDZERAMI)

- POCET  POLI  FORMATU  STROJOVEJ  INSTRUKCIE,  POCET  BITOV SLOVA

  SIMULOVANEHO  POCITACA,  POCTY   BITOV  V  JEDNOTLIVYCH  POLIACH

  FORMATU  (POLIA  Z  LAVA  DO  PRAVA,  JEDNOTLIVE  CISLA ODDELENE

  MEDZERAMI)



    STRUKTURA SUBORU .PRG


- POCET SIMULOVANYCH PROGRAMOV

PRE KAZDY PROGRAM

 - POCET  INICIALIZOVANYCH SLOV PAMATI PROGRAMU  (PROGRAM A DATA),

   STARTOVACIA ADRESA PROGRAMU

 - HODNOTA DAT PRE KAZDE POLE FORMATU  STROJOVEJ INSTRUKCIE (KAZDA

   INSTRUKCIA NA NOVOM RIADKU)

 - POCET INICIALIZOVANYCH REGISTROV A PREKLAPACICH OBVODOV

  PRE KAZDU INICIALIZACIU

  - MENO HODNOTA

 - POCET PRIKAZOV TLACE PROTOKOLU O SIMULACII VYKONAVANIA PROGRAMU

  PRE KAZDY PRIKAZ

  - PRIKAZ TLACE (VID CAST 5, KAZDY PRIKAZ NA NOVY RIADOK)

 - VSTUPNE DATA PRE PROGRAM (CITANE KANALOM)



POZNAMKY:

A) MAXIMALNA DLZKA MENA PREMENNYCH JE 10 ZNAKOV

B) AKO ODDELOVAC SA POUZIJE ASPON JEDNA MEDZERA

C)  AK MENO  VO VSTUPNOM  RIADKU JE  VOLITELNE A  NIE JE  POUZITE,

   NAHRADI SA SYMBOLOM " - "

D) AK  BY SA V  MIKROINSTRUKCIACH VYZADOVALA IBA  CAST REGISTRA, V

   SPECIFIKACII TENTO REGISTER MUSI BYT URCENY CELY.

E)  JEDEN  PREKLAPACI  OBVOD  SA  POUZIVA  NA  ZASTAVENIE CINNOSTI

   SIMULOVANEHO POCITACA. TENTO PREKLAPACI OBVOD SA ZVYCAJNE  VOLA

   HALT. PRI INICIALIZACII JE NASTAVENY NA 0 A INSTRUKCIOU HLT SA

   NASTAVI  NA   1,  CIM  SA   ZASTAVI  VYKONAVANIE  PROGRAMU   NA

   SIMULOVANOM POCITACI.



   NECH JE  DANA TAKATO ULOHA. NAVRHNITE  JEDNODUCHY POCITAC DEMO,

KTORY JE CHARAKTERIZOVANY TAKTO:

- 14 BITOVY POCITAC, HLAVNA PAMAT 2048 SLOV S DOBOU PRISTUPU  400
  NS

- PROCESOR MA TIETO STROJOVE INSTRUKCIE:

  HLT      - ZASTAV CINNOST PROCESORA

  LDA ADR  - NAPLN AKUMULATOR ACC OBSAHOM PAMATI Z ADRESY ADR

  STA ADR  - ODLOZ OBSAH AKUMULATORA ACC DO PAMATI NA ADRESU ADR

  ADD ADR  - K OBSAHU ACC PRIPOCITAJ OBSAH PAMATI  NA ADRESE ADR A

             SUCET PONECHAJ V ACC

  JMP ADR  - NEPODMIENENY SKOK NA ADRESU ADR

  JMPZ ADR - PODMIENENY SKOK: AK  OBSAH ACC JE NULA, POTOM SKOC NA

             ADRESU ADR

  RAR      - NAD OBSAHOM ACC VYKONAJ PRAVY ARITMETICKY POSUV

  NOT      - NAD OBSAHOM ACC VYKONAJ LOGICKU OPERACIU NOT


  KODY INSTRUKCII NECH SU 0 AZ 7 PODLA VYSSIE UVEDENEHO PORADIA


- PRE POUZITE TECHNICKE MODULY PREDPOKLADAJTE TAKETO ONESKORENIA:

  - DOBA PRISTUPU A ZAPISU DO REGISTROV JE 100 NS, DOBA NASTAVENIA

    PREKLAPACIEHO OBVODU JE 40 NS

  -   TRVANIE  OPERACII   SUCTU   A   INKREMENTACIE  JE   180  NS,

    ARITMETICKEHO  POSUVU  JE  100  NS,  LOGICKEJ  NEGACIE 100 NS,

    TESTOVANIA ACC NA NULU JE 50 NS.



 DEMO.DEF moze mat takyto tvar:

16
TWOS
5 1 0 0 1 15 8
MAR 11 100
MBR 14 100
PC 11 100
IR 14 100
ACC 14 100
HALT 40
MEMORY MAR MBR 14 2048 400
TRANSFER ACC -1 -1 MBR -1 -1 0 EXCLUSIVE
TRANSFER MBR -1 -1 ACC -1 -1 0 EXCLUSIVE
TRANSFER PC -1 -1 MAR -1 -1 0 EXCLUSIVE
TRANSFER IR 3 13 PC 0 10 0 EXCLUSIVE
TRANSFER IR 3 13 MAR 0 10 0 EXCLUSIVE
TRANSFER MBR -1 -1 IR -1 -1 0 EXCLUSIVE
TRANSFER - -1 -1 HALT -1 -1 1 EXCLUSIVE
READ MEMORY EXCLUSIVE
WRITE MEMORY EXCLUSIVE
ADD ACC MBR ACC - 180 EXCLUSIVE
INCREMENT PC 1 180 - CONCURRENT
DECODE IR 0 2 CONCURRENT
TEST ACC -1 -1 LT 0 1 50 EXCLUSIVE
LOGICAL ACC - - NOT 100 EXCLUSIVE
SHIFT ACC ARITH RIGHT 1 100 EXCLUSIVE
5 3 8 6 11 12
HLT 1 7
LDA 3 5 8 2
STA 3 5 1 9
ADD 3 5 8 10
JMP 1 4
JMPZ 2 13 4
RAR 1 15
NOT 1 14
HALT PC MEMORY
2 14 3 11
