Fitter report for LCD
Sun Jan 03 17:43:48 2016
Quartus II 64-Bit Version 14.1.0 Build 186 12/03/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. Dual Purpose and Dedicated Pins
 18. I/O Bank Usage
 19. All Package Pins
 20. PLL Summary
 21. PLL Usage
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. Fitter DSP Block Usage Summary
 30. DSP Block Details
 31. Routing Usage Summary
 32. LAB Logic Elements
 33. LAB-wide Signals
 34. LAB Signals Sourced
 35. LAB Signals Sourced Out
 36. LAB Distinct Inputs
 37. I/O Rules Summary
 38. I/O Rules Details
 39. I/O Rules Matrix
 40. Fitter Device Options
 41. Operating Settings and Conditions
 42. Fitter Messages
 43. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Sun Jan 03 17:43:47 2016      ;
; Quartus II 64-Bit Version          ; 14.1.0 Build 186 12/03/2014 SJ Web Edition ;
; Revision Name                      ; LCD                                        ;
; Top-level Entity Name              ; DE0_Nano_top_level                         ;
; Family                             ; Cyclone IV E                               ;
; Device                             ; EP4CE22F17C6                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 9,655 / 22,320 ( 43 % )                    ;
;     Total combinational functions  ; 5,663 / 22,320 ( 25 % )                    ;
;     Dedicated logic registers      ; 7,709 / 22,320 ( 35 % )                    ;
; Total registers                    ; 7778                                       ;
; Total pins                         ; 112 / 154 ( 73 % )                         ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 376,576 / 608,256 ( 62 % )                 ;
; Embedded Multiplier 9-bit elements ; 4 / 132 ( 3 % )                            ;
; Total PLLs                         ; 1 / 4 ( 25 % )                             ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE22F17C6                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.20        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   6.7%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------+
; I/O Assignment Warnings                ;
+---------------+------------------------+
; Pin Name      ; Reason                 ;
+---------------+------------------------+
; DRAM_ADDR[0]  ; Missing drive strength ;
; DRAM_ADDR[1]  ; Missing drive strength ;
; DRAM_ADDR[2]  ; Missing drive strength ;
; DRAM_ADDR[3]  ; Missing drive strength ;
; DRAM_ADDR[4]  ; Missing drive strength ;
; DRAM_ADDR[5]  ; Missing drive strength ;
; DRAM_ADDR[6]  ; Missing drive strength ;
; DRAM_ADDR[7]  ; Missing drive strength ;
; DRAM_ADDR[8]  ; Missing drive strength ;
; DRAM_ADDR[9]  ; Missing drive strength ;
; DRAM_ADDR[10] ; Missing drive strength ;
; DRAM_ADDR[11] ; Missing drive strength ;
; DRAM_ADDR[12] ; Missing drive strength ;
; DRAM_BA[0]    ; Missing drive strength ;
; DRAM_BA[1]    ; Missing drive strength ;
; DRAM_CAS_N    ; Missing drive strength ;
; DRAM_CKE      ; Missing drive strength ;
; DRAM_CLK      ; Missing drive strength ;
; DRAM_CS_N     ; Missing drive strength ;
; DRAM_DQM[0]   ; Missing drive strength ;
; DRAM_DQM[1]   ; Missing drive strength ;
; DRAM_RAS_N    ; Missing drive strength ;
; DRAM_WE_N     ; Missing drive strength ;
; GPIO_0[0]     ; Missing drive strength ;
; GPIO_0[1]     ; Missing drive strength ;
; GPIO_0[2]     ; Missing drive strength ;
; GPIO_0[7]     ; Missing drive strength ;
; GPIO_0[24]    ; Missing drive strength ;
; GPIO_0[25]    ; Missing drive strength ;
; GPIO_0[26]    ; Missing drive strength ;
; GPIO_0[27]    ; Missing drive strength ;
; GPIO_0[28]    ; Missing drive strength ;
; GPIO_0[29]    ; Missing drive strength ;
; GPIO_0[30]    ; Missing drive strength ;
; GPIO_0[32]    ; Missing drive strength ;
; GPIO_1[0]     ; Missing drive strength ;
; GPIO_1[1]     ; Missing drive strength ;
; GPIO_1[2]     ; Missing drive strength ;
; GPIO_1[3]     ; Missing drive strength ;
; GPIO_1[4]     ; Missing drive strength ;
; GPIO_1[5]     ; Missing drive strength ;
; GPIO_1[6]     ; Missing drive strength ;
; GPIO_1[7]     ; Missing drive strength ;
; GPIO_1[8]     ; Missing drive strength ;
; GPIO_1[9]     ; Missing drive strength ;
; GPIO_1[10]    ; Missing drive strength ;
; GPIO_1[11]    ; Missing drive strength ;
; GPIO_1[12]    ; Missing drive strength ;
; GPIO_1[13]    ; Missing drive strength ;
; GPIO_1[14]    ; Missing drive strength ;
; GPIO_1[15]    ; Missing drive strength ;
; GPIO_1[16]    ; Missing drive strength ;
; GPIO_1[17]    ; Missing drive strength ;
; GPIO_1[18]    ; Missing drive strength ;
; GPIO_1[19]    ; Missing drive strength ;
; GPIO_1[20]    ; Missing drive strength ;
; GPIO_1[21]    ; Missing drive strength ;
; GPIO_1[22]    ; Missing drive strength ;
; GPIO_1[23]    ; Missing drive strength ;
; GPIO_1[24]    ; Missing drive strength ;
; GPIO_1[25]    ; Missing drive strength ;
; GPIO_1[26]    ; Missing drive strength ;
; GPIO_1[27]    ; Missing drive strength ;
; GPIO_1[28]    ; Missing drive strength ;
; GPIO_1[29]    ; Missing drive strength ;
; GPIO_1[30]    ; Missing drive strength ;
; GPIO_1[31]    ; Missing drive strength ;
; GPIO_1[32]    ; Missing drive strength ;
; GPIO_1[33]    ; Missing drive strength ;
; DRAM_DQ[0]    ; Missing drive strength ;
; DRAM_DQ[1]    ; Missing drive strength ;
; DRAM_DQ[2]    ; Missing drive strength ;
; DRAM_DQ[3]    ; Missing drive strength ;
; DRAM_DQ[4]    ; Missing drive strength ;
; DRAM_DQ[5]    ; Missing drive strength ;
; DRAM_DQ[6]    ; Missing drive strength ;
; DRAM_DQ[7]    ; Missing drive strength ;
; DRAM_DQ[8]    ; Missing drive strength ;
; DRAM_DQ[9]    ; Missing drive strength ;
; DRAM_DQ[10]   ; Missing drive strength ;
; DRAM_DQ[11]   ; Missing drive strength ;
; DRAM_DQ[12]   ; Missing drive strength ;
; DRAM_DQ[13]   ; Missing drive strength ;
; DRAM_DQ[14]   ; Missing drive strength ;
; DRAM_DQ[15]   ; Missing drive strength ;
; GPIO_0[3]     ; Missing drive strength ;
; GPIO_0[4]     ; Missing drive strength ;
; GPIO_0[5]     ; Missing drive strength ;
; GPIO_0[6]     ; Missing drive strength ;
; GPIO_0[8]     ; Missing drive strength ;
; GPIO_0[9]     ; Missing drive strength ;
; GPIO_0[10]    ; Missing drive strength ;
; GPIO_0[11]    ; Missing drive strength ;
; GPIO_0[12]    ; Missing drive strength ;
; GPIO_0[13]    ; Missing drive strength ;
; GPIO_0[14]    ; Missing drive strength ;
; GPIO_0[15]    ; Missing drive strength ;
; GPIO_0[16]    ; Missing drive strength ;
; GPIO_0[17]    ; Missing drive strength ;
; GPIO_0[18]    ; Missing drive strength ;
; GPIO_0[19]    ; Missing drive strength ;
; GPIO_0[20]    ; Missing drive strength ;
; GPIO_0[21]    ; Missing drive strength ;
; GPIO_0[22]    ; Missing drive strength ;
; GPIO_0[23]    ; Missing drive strength ;
; GPIO_0[31]    ; Missing drive strength ;
; GPIO_0[33]    ; Missing drive strength ;
+---------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                   ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:full_sys_jtag_uart_0_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|full_sys_jtag_uart_0_scfifo_w:the_full_sys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[0]                                                                                                                    ; PORTBDATAOUT     ;                       ;
; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:full_sys_jtag_uart_0_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|full_sys_jtag_uart_0_scfifo_w:the_full_sys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[1]                                                                                                                    ; PORTBDATAOUT     ;                       ;
; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:full_sys_jtag_uart_0_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|full_sys_jtag_uart_0_scfifo_w:the_full_sys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[2]                                                                                                                    ; PORTBDATAOUT     ;                       ;
; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:full_sys_jtag_uart_0_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|full_sys_jtag_uart_0_scfifo_w:the_full_sys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[3]                                                                                                                    ; PORTBDATAOUT     ;                       ;
; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:full_sys_jtag_uart_0_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|full_sys_jtag_uart_0_scfifo_w:the_full_sys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[4]                                                                                                                    ; PORTBDATAOUT     ;                       ;
; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:full_sys_jtag_uart_0_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|full_sys_jtag_uart_0_scfifo_w:the_full_sys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[5]                                                                                                                    ; PORTBDATAOUT     ;                       ;
; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:full_sys_jtag_uart_0_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|full_sys_jtag_uart_0_scfifo_w:the_full_sys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[6]                                                                                                                    ; PORTBDATAOUT     ;                       ;
; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:full_sys_jtag_uart_0_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|full_sys_jtag_uart_0_scfifo_w:the_full_sys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[7]                                                                                                                    ; PORTBDATAOUT     ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[0]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[0]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[1]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[1]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[2]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[2]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[3]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[3]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[4]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[4]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[5]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[5]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[6]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[6]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[7]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[7]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[8]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[8]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[9]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[9]                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[10]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[10]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[11]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[11]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[12]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[12]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[13]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[13]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[14]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[14]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[15]                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[15]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[16] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[17] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[18] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[19] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[20] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[21] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[22] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[23] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[24] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[25] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[26] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[27] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[28] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[29] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[30] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[31] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_addr[0]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[0]~output                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_addr[1]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[1]~output                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_addr[2]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[2]~output                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_addr[3]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[3]~output                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_addr[4]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[4]~output                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_addr[5]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_addr[5]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_addr[5]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[5]~output                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_addr[6]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[6]~output                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_addr[7]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[7]~output                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_addr[8]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[8]~output                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_addr[9]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[9]~output                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_addr[10]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[10]~output                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_addr[11]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[11]~output                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_addr[12]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[12]~output                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_bank[0]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[0]~output                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_bank[1]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[1]~output                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_cmd[0]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_cmd[0]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_cmd[0]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_WE_N~output                                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_cmd[0]                                                                                                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_cmd[1]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_cmd[1]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_cmd[1]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CAS_N~output                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_cmd[1]                                                                                                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_cmd[2]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_cmd[2]~_Duplicate_1                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_cmd[2]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_RAS_N~output                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_cmd[2]                                                                                                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_cmd[3]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CS_N~output                                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_cmd[3]                                                                                                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_data[0]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_data[0]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_data[0]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_data[1]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_data[1]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_data[1]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_data[2]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_data[2]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_data[2]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_data[3]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_data[3]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_data[3]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_data[4]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_data[4]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_data[4]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_data[5]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_data[5]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_data[5]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_data[6]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_data[6]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_data[6]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_data[7]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_data[7]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_data[7]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_data[8]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_data[8]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_data[8]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_data[9]                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_data[9]~_Duplicate_1                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_data[9]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_data[10]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_data[10]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_data[10]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_data[11]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_data[11]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_data[11]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_data[12]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_data[12]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_data[12]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_data[13]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_data[13]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_data[13]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_data[14]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_data[14]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_data[14]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_data[15]                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_data[15]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_data[15]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_dqm[0]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[0]~output                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_dqm[1]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQM[1]~output                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_1                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe                                                                                                                                                                                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_1                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_2                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_1                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_1                                                                                                                                                                                                                                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_2                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_3                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_2                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_2                                                                                                                                                                                                                                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_3                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_4                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_3                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_3                                                                                                                                                                                                                                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_4                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_5                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_4                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_4                                                                                                                                                                                                                                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_5                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_6                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_5                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_5                                                                                                                                                                                                                                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_6                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_7                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_6                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_6                                                                                                                                                                                                                                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_7                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_8                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_7                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_7                                                                                                                                                                                                                                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_8                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_9                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_8                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_8                                                                                                                                                                                                                                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_9                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_10                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_9                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_9                                                                                                                                                                                                                                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_10                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_11                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_10                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_10                                                                                                                                                                                                                                                                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_11                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_12                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_11                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_11                                                                                                                                                                                                                                                                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_12                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_13                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_12                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_12                                                                                                                                                                                                                                                                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_13                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_14                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_13                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_13                                                                                                                                                                                                                                                                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_14                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_15                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_14                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_14                                                                                                                                                                                                                                                                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_15                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_15                                                                                                                                                                                                                                                                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|za_data[0]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[0]~input                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|za_data[1]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[1]~input                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|za_data[2]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[2]~input                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|za_data[3]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[3]~input                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|za_data[4]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[4]~input                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|za_data[5]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[5]~input                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|za_data[6]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[6]~input                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|za_data[7]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[7]~input                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|za_data[8]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[8]~input                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|za_data[9]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[9]~input                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|za_data[10]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[10]~input                                                                                                                                                                                                                                                                                                                                  ; O                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|za_data[11]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[11]~input                                                                                                                                                                                                                                                                                                                                  ; O                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|za_data[12]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[12]~input                                                                                                                                                                                                                                                                                                                                  ; O                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|za_data[13]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[13]~input                                                                                                                                                                                                                                                                                                                                  ; O                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|za_data[14]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[14]~input                                                                                                                                                                                                                                                                                                                                  ; O                ;                       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|za_data[15]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[15]~input                                                                                                                                                                                                                                                                                                                                  ; O                ;                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                      ;
+-----------------------------+-----------------------------+--------------+------------------+---------------+----------------------------+
; Name                        ; Ignored Entity              ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+-----------------------------+-----------------------------+--------------+------------------+---------------+----------------------------+
; Location                    ;                             ;              ; ADC_CS_N         ; PIN_A10       ; QSF Assignment             ;
; Location                    ;                             ;              ; ADC_SADDR        ; PIN_B10       ; QSF Assignment             ;
; Location                    ;                             ;              ; ADC_SCLK         ; PIN_B14       ; QSF Assignment             ;
; Location                    ;                             ;              ; ADC_SDAT         ; PIN_A9        ; QSF Assignment             ;
; Location                    ;                             ;              ; DRAM_ADDR_0      ; PIN_P2        ; QSF Assignment             ;
; Location                    ;                             ;              ; DRAM_ADDR_1      ; PIN_N5        ; QSF Assignment             ;
; Location                    ;                             ;              ; DRAM_ADDR_10     ; PIN_N2        ; QSF Assignment             ;
; Location                    ;                             ;              ; DRAM_ADDR_11     ; PIN_N1        ; QSF Assignment             ;
; Location                    ;                             ;              ; DRAM_ADDR_12     ; PIN_L4        ; QSF Assignment             ;
; Location                    ;                             ;              ; DRAM_ADDR_2      ; PIN_N6        ; QSF Assignment             ;
; Location                    ;                             ;              ; DRAM_ADDR_3      ; PIN_M8        ; QSF Assignment             ;
; Location                    ;                             ;              ; DRAM_ADDR_4      ; PIN_P8        ; QSF Assignment             ;
; Location                    ;                             ;              ; DRAM_ADDR_5      ; PIN_T7        ; QSF Assignment             ;
; Location                    ;                             ;              ; DRAM_ADDR_6      ; PIN_N8        ; QSF Assignment             ;
; Location                    ;                             ;              ; DRAM_ADDR_7      ; PIN_T6        ; QSF Assignment             ;
; Location                    ;                             ;              ; DRAM_ADDR_8      ; PIN_R1        ; QSF Assignment             ;
; Location                    ;                             ;              ; DRAM_ADDR_9      ; PIN_P1        ; QSF Assignment             ;
; Location                    ;                             ;              ; DRAM_BA_0        ; PIN_M7        ; QSF Assignment             ;
; Location                    ;                             ;              ; DRAM_BA_1        ; PIN_M6        ; QSF Assignment             ;
; Location                    ;                             ;              ; DRAM_DQM_0       ; PIN_R6        ; QSF Assignment             ;
; Location                    ;                             ;              ; DRAM_DQM_1       ; PIN_T5        ; QSF Assignment             ;
; Location                    ;                             ;              ; DRAM_DQ_0        ; PIN_G2        ; QSF Assignment             ;
; Location                    ;                             ;              ; DRAM_DQ_1        ; PIN_G1        ; QSF Assignment             ;
; Location                    ;                             ;              ; DRAM_DQ_10       ; PIN_T3        ; QSF Assignment             ;
; Location                    ;                             ;              ; DRAM_DQ_11       ; PIN_R3        ; QSF Assignment             ;
; Location                    ;                             ;              ; DRAM_DQ_12       ; PIN_R5        ; QSF Assignment             ;
; Location                    ;                             ;              ; DRAM_DQ_13       ; PIN_P3        ; QSF Assignment             ;
; Location                    ;                             ;              ; DRAM_DQ_14       ; PIN_N3        ; QSF Assignment             ;
; Location                    ;                             ;              ; DRAM_DQ_15       ; PIN_K1        ; QSF Assignment             ;
; Location                    ;                             ;              ; DRAM_DQ_2        ; PIN_L8        ; QSF Assignment             ;
; Location                    ;                             ;              ; DRAM_DQ_3        ; PIN_K5        ; QSF Assignment             ;
; Location                    ;                             ;              ; DRAM_DQ_4        ; PIN_K2        ; QSF Assignment             ;
; Location                    ;                             ;              ; DRAM_DQ_5        ; PIN_J2        ; QSF Assignment             ;
; Location                    ;                             ;              ; DRAM_DQ_6        ; PIN_J1        ; QSF Assignment             ;
; Location                    ;                             ;              ; DRAM_DQ_7        ; PIN_R7        ; QSF Assignment             ;
; Location                    ;                             ;              ; DRAM_DQ_8        ; PIN_T4        ; QSF Assignment             ;
; Location                    ;                             ;              ; DRAM_DQ_9        ; PIN_T2        ; QSF Assignment             ;
; Location                    ;                             ;              ; EPCS_ASDO        ; PIN_C1        ; QSF Assignment             ;
; Location                    ;                             ;              ; EPCS_DATA0       ; PIN_H2        ; QSF Assignment             ;
; Location                    ;                             ;              ; EPCS_DCLK        ; PIN_H1        ; QSF Assignment             ;
; Location                    ;                             ;              ; EPCS_NCSO        ; PIN_D2        ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_0_0         ; PIN_D3        ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_0_1         ; PIN_C3        ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_0_10        ; PIN_B6        ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_0_11        ; PIN_A6        ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_0_12        ; PIN_B7        ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_0_13        ; PIN_D6        ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_0_14        ; PIN_A7        ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_0_15        ; PIN_C6        ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_0_16        ; PIN_C8        ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_0_17        ; PIN_E6        ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_0_18        ; PIN_E7        ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_0_19        ; PIN_D8        ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_0_2         ; PIN_A2        ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_0_20        ; PIN_E8        ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_0_21        ; PIN_F8        ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_0_22        ; PIN_F9        ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_0_23        ; PIN_E9        ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_0_24        ; PIN_C9        ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_0_25        ; PIN_D9        ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_0_26        ; PIN_E11       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_0_27        ; PIN_E10       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_0_28        ; PIN_C11       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_0_29        ; PIN_B11       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_0_3         ; PIN_A3        ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_0_30        ; PIN_A12       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_0_31        ; PIN_D11       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_0_32        ; PIN_D12       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_0_33        ; PIN_B12       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_0_4         ; PIN_B3        ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_0_5         ; PIN_B4        ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_0_6         ; PIN_A4        ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_0_7         ; PIN_B5        ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_0_8         ; PIN_A5        ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_0_9         ; PIN_D5        ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_0_IN_0      ; PIN_A8        ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_0_IN_1      ; PIN_B8        ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_1_0         ; PIN_F13       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_1_1         ; PIN_T15       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_1_10        ; PIN_P11       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_1_11        ; PIN_R10       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_1_12        ; PIN_N12       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_1_13        ; PIN_P9        ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_1_14        ; PIN_N9        ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_1_15        ; PIN_N11       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_1_16        ; PIN_L16       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_1_17        ; PIN_K16       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_1_18        ; PIN_R16       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_1_19        ; PIN_L15       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_1_2         ; PIN_T14       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_1_20        ; PIN_P15       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_1_21        ; PIN_P16       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_1_22        ; PIN_R14       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_1_23        ; PIN_N16       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_1_24        ; PIN_N15       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_1_25        ; PIN_P14       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_1_26        ; PIN_L14       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_1_27        ; PIN_N14       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_1_28        ; PIN_M10       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_1_29        ; PIN_L13       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_1_3         ; PIN_T13       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_1_30        ; PIN_J16       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_1_31        ; PIN_K15       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_1_32        ; PIN_J13       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_1_33        ; PIN_J14       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_1_4         ; PIN_R13       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_1_5         ; PIN_T12       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_1_6         ; PIN_R12       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_1_7         ; PIN_T11       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_1_8         ; PIN_T10       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_1_9         ; PIN_R11       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_1_IN[0]     ; PIN_T9        ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_1_IN[1]     ; PIN_R9        ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_1_IN_0      ; PIN_T9        ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_1_IN_1      ; PIN_R9        ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_2[0]        ; PIN_A14       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_2[10]       ; PIN_F14       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_2[11]       ; PIN_G16       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_2[12]       ; PIN_G15       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_2[1]        ; PIN_B16       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_2[2]        ; PIN_C14       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_2[3]        ; PIN_C16       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_2[4]        ; PIN_C15       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_2[5]        ; PIN_D16       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_2[6]        ; PIN_D15       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_2[7]        ; PIN_D14       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_2[8]        ; PIN_F15       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_2[9]        ; PIN_F16       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_2_0         ; PIN_A14       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_2_1         ; PIN_B16       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_2_10        ; PIN_F14       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_2_11        ; PIN_G16       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_2_12        ; PIN_G15       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_2_2         ; PIN_C14       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_2_3         ; PIN_C16       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_2_4         ; PIN_C15       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_2_5         ; PIN_D16       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_2_6         ; PIN_D15       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_2_7         ; PIN_D14       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_2_8         ; PIN_F15       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_2_9         ; PIN_F16       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_2_IN[0]     ; PIN_E15       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_2_IN[1]     ; PIN_E16       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_2_IN[2]     ; PIN_M16       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_2_IN_0      ; PIN_E15       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_2_IN_1      ; PIN_E16       ; QSF Assignment             ;
; Location                    ;                             ;              ; GPIO_2_IN_2      ; PIN_M16       ; QSF Assignment             ;
; Location                    ;                             ;              ; G_SENSOR_CS_N    ; PIN_G5        ; QSF Assignment             ;
; Location                    ;                             ;              ; G_SENSOR_INT     ; PIN_M2        ; QSF Assignment             ;
; Location                    ;                             ;              ; I2C_SCLK         ; PIN_F2        ; QSF Assignment             ;
; Location                    ;                             ;              ; I2C_SDAT         ; PIN_F1        ; QSF Assignment             ;
; Location                    ;                             ;              ; KEY_N_0          ; PIN_J15       ; QSF Assignment             ;
; Location                    ;                             ;              ; KEY_N_1          ; PIN_E1        ; QSF Assignment             ;
; Location                    ;                             ;              ; LED[0]           ; PIN_A15       ; QSF Assignment             ;
; Location                    ;                             ;              ; LED[1]           ; PIN_A13       ; QSF Assignment             ;
; Location                    ;                             ;              ; LED[2]           ; PIN_B13       ; QSF Assignment             ;
; Location                    ;                             ;              ; LED[3]           ; PIN_A11       ; QSF Assignment             ;
; Location                    ;                             ;              ; LED[4]           ; PIN_D1        ; QSF Assignment             ;
; Location                    ;                             ;              ; LED[5]           ; PIN_F3        ; QSF Assignment             ;
; Location                    ;                             ;              ; LED[6]           ; PIN_B1        ; QSF Assignment             ;
; Location                    ;                             ;              ; LED[7]           ; PIN_L3        ; QSF Assignment             ;
; Location                    ;                             ;              ; LED_0            ; PIN_A15       ; QSF Assignment             ;
; Location                    ;                             ;              ; LED_1            ; PIN_A13       ; QSF Assignment             ;
; Location                    ;                             ;              ; LED_2            ; PIN_B13       ; QSF Assignment             ;
; Location                    ;                             ;              ; LED_3            ; PIN_A11       ; QSF Assignment             ;
; Location                    ;                             ;              ; LED_4            ; PIN_D1        ; QSF Assignment             ;
; Location                    ;                             ;              ; LED_5            ; PIN_F3        ; QSF Assignment             ;
; Location                    ;                             ;              ; LED_6            ; PIN_B1        ; QSF Assignment             ;
; Location                    ;                             ;              ; LED_7            ; PIN_L3        ; QSF Assignment             ;
; Location                    ;                             ;              ; SW[0]            ; PIN_M1        ; QSF Assignment             ;
; Location                    ;                             ;              ; SW[1]            ; PIN_T8        ; QSF Assignment             ;
; Location                    ;                             ;              ; SW[2]            ; PIN_B9        ; QSF Assignment             ;
; Location                    ;                             ;              ; SW[3]            ; PIN_M15       ; QSF Assignment             ;
; Location                    ;                             ;              ; SW_0             ; PIN_M1        ; QSF Assignment             ;
; Location                    ;                             ;              ; SW_1             ; PIN_T8        ; QSF Assignment             ;
; Location                    ;                             ;              ; SW_2             ; PIN_B9        ; QSF Assignment             ;
; Location                    ;                             ;              ; SW_3             ; PIN_M15       ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; ADC_CS_N         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; ADC_SADDR        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; ADC_SCLK         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; ADC_SDAT         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; DRAM_ADDR_0      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; DRAM_ADDR_1      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; DRAM_ADDR_10     ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; DRAM_ADDR_11     ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; DRAM_ADDR_12     ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; DRAM_ADDR_2      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; DRAM_ADDR_3      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; DRAM_ADDR_4      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; DRAM_ADDR_5      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; DRAM_ADDR_6      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; DRAM_ADDR_7      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; DRAM_ADDR_8      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; DRAM_ADDR_9      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; DRAM_BA_0        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; DRAM_BA_1        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; DRAM_DQM_0       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; DRAM_DQM_1       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; DRAM_DQ_0        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; DRAM_DQ_1        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; DRAM_DQ_10       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; DRAM_DQ_11       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; DRAM_DQ_12       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; DRAM_DQ_13       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; DRAM_DQ_14       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; DRAM_DQ_15       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; DRAM_DQ_2        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; DRAM_DQ_3        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; DRAM_DQ_4        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; DRAM_DQ_5        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; DRAM_DQ_6        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; DRAM_DQ_7        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; DRAM_DQ_8        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; DRAM_DQ_9        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; EPCS_ASDO        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; EPCS_DATA0       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; EPCS_DCLK        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; EPCS_NCSO        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_0_0         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_0_1         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_0_10        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_0_11        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_0_12        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_0_13        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_0_14        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_0_15        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_0_16        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_0_17        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_0_18        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_0_19        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_0_2         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_0_20        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_0_21        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_0_22        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_0_23        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_0_24        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_0_25        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_0_26        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_0_27        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_0_28        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_0_29        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_0_3         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_0_30        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_0_31        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_0_32        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_0_33        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_0_4         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_0_5         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_0_6         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_0_7         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_0_8         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_0_9         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_0_IN_0      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_0_IN_1      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_1_0         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_1_1         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_1_10        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_1_11        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_1_12        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_1_13        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_1_14        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_1_15        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_1_16        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_1_17        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_1_18        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_1_19        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_1_2         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_1_20        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_1_21        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_1_22        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_1_23        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_1_24        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_1_25        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_1_26        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_1_27        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_1_28        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_1_29        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_1_3         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_1_30        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_1_31        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_1_32        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_1_33        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_1_4         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_1_5         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_1_6         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_1_7         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_1_8         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_1_9         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_1_IN[0]     ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_1_IN[1]     ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_1_IN_0      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_1_IN_1      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_2[0]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_2[10]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_2[11]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_2[12]       ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_2[1]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_2[2]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_2[3]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_2[4]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_2[5]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_2[6]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_2[7]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_2[8]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_2[9]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_2_0         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_2_1         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_2_10        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_2_11        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_2_12        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_2_2         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_2_3         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_2_4         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_2_5         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_2_6         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_2_7         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_2_8         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_2_9         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_2_IN[0]     ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_2_IN[1]     ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_2_IN[2]     ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_2_IN_0      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_2_IN_1      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; GPIO_2_IN_2      ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; G_SENSOR_CS_N    ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; G_SENSOR_INT     ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; I2C_SCLK         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; I2C_SDAT         ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; KEY_N_0          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; KEY_N_1          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; LED[0]           ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; LED[1]           ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; LED[2]           ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; LED[3]           ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; LED[4]           ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; LED[5]           ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; LED[6]           ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; LED[7]           ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; LED_0            ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; LED_1            ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; LED_2            ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; LED_3            ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; LED_4            ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; LED_5            ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; LED_6            ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; LED_7            ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; SW[0]            ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; SW[1]            ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; SW[2]            ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; SW[3]            ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; SW_0             ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; SW_1             ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; SW_2             ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; DE0_Nano_top_level          ;              ; SW_3             ; 3.3-V LVTTL   ; QSF Assignment             ;
; Fast Input Register         ; full_sys_sdram_controller_0 ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; full_sys_sdram_controller_0 ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; full_sys_sdram_controller_0 ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; full_sys_sdram_controller_0 ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; full_sys_sdram_controller_0 ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; full_sys_sdram_controller_0 ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; full_sys_sdram_controller_0 ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; full_sys_sdram_controller_0 ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; full_sys_sdram_controller_0 ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; full_sys_sdram_controller_0 ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; full_sys_sdram_controller_0 ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; full_sys_sdram_controller_0 ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; full_sys_sdram_controller_0 ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; full_sys_sdram_controller_0 ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; full_sys_sdram_controller_0 ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; full_sys_sdram_controller_0 ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; full_sys_sdram_controller_0 ;              ; m_data[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; full_sys_sdram_controller_0 ;              ; m_data[10]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; full_sys_sdram_controller_0 ;              ; m_data[11]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; full_sys_sdram_controller_0 ;              ; m_data[12]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; full_sys_sdram_controller_0 ;              ; m_data[13]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; full_sys_sdram_controller_0 ;              ; m_data[14]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; full_sys_sdram_controller_0 ;              ; m_data[15]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; full_sys_sdram_controller_0 ;              ; m_data[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; full_sys_sdram_controller_0 ;              ; m_data[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; full_sys_sdram_controller_0 ;              ; m_data[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; full_sys_sdram_controller_0 ;              ; m_data[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; full_sys_sdram_controller_0 ;              ; m_data[5]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; full_sys_sdram_controller_0 ;              ; m_data[6]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; full_sys_sdram_controller_0 ;              ; m_data[7]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; full_sys_sdram_controller_0 ;              ; m_data[8]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; full_sys_sdram_controller_0 ;              ; m_data[9]        ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+-----------------------------+--------------+------------------+---------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 14359 ) ; 0.00 % ( 0 / 14359 )       ; 0.00 % ( 0 / 14359 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 14359 ) ; 0.00 % ( 0 / 14359 )       ; 0.00 % ( 0 / 14359 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 7070 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 295 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:auto_signaltap_0 ; 0.00 % ( 0 / 6981 )   ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 13 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in Z:/ES/LCD/quartus/output_files/LCD.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 9,655 / 22,320 ( 43 % )    ;
;     -- Combinational with no register       ; 1946                       ;
;     -- Register only                        ; 3992                       ;
;     -- Combinational with a register        ; 3717                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 3008                       ;
;     -- 3 input functions                    ; 1822                       ;
;     -- <=2 input functions                  ; 833                        ;
;     -- Register only                        ; 3992                       ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 5115                       ;
;     -- arithmetic mode                      ; 548                        ;
;                                             ;                            ;
; Total registers*                            ; 7,778 / 23,018 ( 34 % )    ;
;     -- Dedicated logic registers            ; 7,709 / 22,320 ( 35 % )    ;
;     -- I/O registers                        ; 69 / 698 ( 10 % )          ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 773 / 1,395 ( 55 % )       ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 112 / 154 ( 73 % )         ;
;     -- Clock pins                           ; 3 / 7 ( 43 % )             ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )             ;
;                                             ;                            ;
; Global signals                              ; 7                          ;
; M9Ks                                        ; 48 / 66 ( 73 % )           ;
; Total block memory bits                     ; 376,576 / 608,256 ( 62 % ) ;
; Total block memory implementation bits      ; 442,368 / 608,256 ( 73 % ) ;
; Embedded Multiplier 9-bit elements          ; 4 / 132 ( 3 % )            ;
; PLLs                                        ; 1 / 4 ( 25 % )             ;
; Global clocks                               ; 7 / 20 ( 35 % )            ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 12.8% / 13.1% / 12.2%      ;
; Peak interconnect usage (total/H/V)         ; 28.7% / 30.2% / 26.8%      ;
; Maximum fan-out                             ; 5911                       ;
; Highest non-global fan-out                  ; 1187                       ;
; Total fan-out                               ; 47401                      ;
; Average fan-out                             ; 2.85                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                    ;
+----------------------------------------------+-----------------------+-----------------------+--------------------------------+--------------------------------+
; Statistic                                    ; Top                   ; sld_hub:auto_hub      ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+----------------------------------------------+-----------------------+-----------------------+--------------------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                   ; Low                   ; Low                            ; Low                            ;
;                                              ;                       ;                       ;                                ;                                ;
; Total logic elements                         ; 4253 / 22320 ( 19 % ) ; 197 / 22320 ( < 1 % ) ; 5205 / 22320 ( 23 % )          ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register        ; 1625                  ; 87                    ; 234                            ; 0                              ;
;     -- Register only                         ; 398                   ; 12                    ; 3582                           ; 0                              ;
;     -- Combinational with a register         ; 2230                  ; 98                    ; 1389                           ; 0                              ;
;                                              ;                       ;                       ;                                ;                                ;
; Logic element usage by number of LUT inputs  ;                       ;                       ;                                ;                                ;
;     -- 4 input functions                     ; 1915                  ; 86                    ; 1007                           ; 0                              ;
;     -- 3 input functions                     ; 1287                  ; 56                    ; 479                            ; 0                              ;
;     -- <=2 input functions                   ; 653                   ; 43                    ; 137                            ; 0                              ;
;     -- Register only                         ; 398                   ; 12                    ; 3582                           ; 0                              ;
;                                              ;                       ;                       ;                                ;                                ;
; Logic elements by mode                       ;                       ;                       ;                                ;                                ;
;     -- normal mode                           ; 3395                  ; 176                   ; 1544                           ; 0                              ;
;     -- arithmetic mode                       ; 460                   ; 9                     ; 79                             ; 0                              ;
;                                              ;                       ;                       ;                                ;                                ;
; Total registers                              ; 2697                  ; 110                   ; 4971                           ; 0                              ;
;     -- Dedicated logic registers             ; 2628 / 22320 ( 12 % ) ; 110 / 22320 ( < 1 % ) ; 4971 / 22320 ( 22 % )          ; 0 / 22320 ( 0 % )              ;
;     -- I/O registers                         ; 138                   ; 0                     ; 0                              ; 0                              ;
;                                              ;                       ;                       ;                                ;                                ;
; Total LABs:  partially or completely used    ; 344 / 1395 ( 25 % )   ; 18 / 1395 ( 1 % )     ; 427 / 1395 ( 31 % )            ; 0 / 1395 ( 0 % )               ;
;                                              ;                       ;                       ;                                ;                                ;
; Virtual pins                                 ; 0                     ; 0                     ; 0                              ; 0                              ;
; I/O pins                                     ; 112                   ; 0                     ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 4 / 132 ( 3 % )       ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )                ; 0 / 132 ( 0 % )                ;
; Total memory bits                            ; 177920                ; 0                     ; 198656                         ; 0                              ;
; Total RAM block bits                         ; 239616                ; 0                     ; 202752                         ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )                  ; 1 / 4 ( 25 % )                 ;
; M9K                                          ; 26 / 66 ( 39 % )      ; 0 / 66 ( 0 % )        ; 22 / 66 ( 33 % )               ; 0 / 66 ( 0 % )                 ;
; Clock control block                          ; 4 / 24 ( 16 % )       ; 0 / 24 ( 0 % )        ; 1 / 24 ( 4 % )                 ; 2 / 24 ( 8 % )                 ;
; Double Data Rate I/O output circuitry        ; 37 / 220 ( 16 % )     ; 0 / 220 ( 0 % )       ; 0 / 220 ( 0 % )                ; 0 / 220 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 16 / 220 ( 7 % )      ; 0 / 220 ( 0 % )       ; 0 / 220 ( 0 % )                ; 0 / 220 ( 0 % )                ;
;                                              ;                       ;                       ;                                ;                                ;
; Connections                                  ;                       ;                       ;                                ;                                ;
;     -- Input Connections                     ; 3023                  ; 164                   ; 5987                           ; 1                              ;
;     -- Registered Input Connections          ; 2747                  ; 119                   ; 5271                           ; 0                              ;
;     -- Output Connections                    ; 2882                  ; 347                   ; 34                             ; 5912                           ;
;     -- Registered Output Connections         ; 292                   ; 346                   ; 0                              ; 0                              ;
;                                              ;                       ;                       ;                                ;                                ;
; Internal Connections                         ;                       ;                       ;                                ;                                ;
;     -- Total Connections                     ; 26955                 ; 1324                  ; 22314                          ; 5921                           ;
;     -- Registered Connections                ; 12106                 ; 977                   ; 13277                          ; 0                              ;
;                                              ;                       ;                       ;                                ;                                ;
; External Connections                         ;                       ;                       ;                                ;                                ;
;     -- Top                                   ; 362                   ; 329                   ; 2549                           ; 2665                           ;
;     -- sld_hub:auto_hub                      ; 329                   ; 22                    ; 160                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0        ; 2549                  ; 160                   ; 64                             ; 3248                           ;
;     -- hard_block:auto_generated_inst        ; 2665                  ; 0                     ; 3248                           ; 0                              ;
;                                              ;                       ;                       ;                                ;                                ;
; Partition Interface                          ;                       ;                       ;                                ;                                ;
;     -- Input Ports                           ; 56                    ; 110                   ; 1232                           ; 1                              ;
;     -- Output Ports                          ; 256                   ; 128                   ; 791                            ; 2                              ;
;     -- Bidir Ports                           ; 84                    ; 0                     ; 0                              ; 0                              ;
;                                              ;                       ;                       ;                                ;                                ;
; Registered Ports                             ;                       ;                       ;                                ;                                ;
;     -- Registered Input Ports                ; 0                     ; 3                     ; 278                            ; 0                              ;
;     -- Registered Output Ports               ; 0                     ; 67                    ; 777                            ; 0                              ;
;                                              ;                       ;                       ;                                ;                                ;
; Port Connectivity                            ;                       ;                       ;                                ;                                ;
;     -- Input Ports driven by GND             ; 0                     ; 2                     ; 360                            ; 0                              ;
;     -- Output Ports driven by GND            ; 0                     ; 45                    ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                     ; 0                     ; 16                             ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                     ; 0                     ; 1                              ; 0                              ;
;     -- Input Ports with no Source            ; 0                     ; 83                    ; 391                            ; 0                              ;
;     -- Output Ports with no Source           ; 0                     ; 0                     ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                     ; 88                    ; 405                            ; 0                              ;
;     -- Output Ports with no Fanout           ; 0                     ; 76                    ; 779                            ; 0                              ;
+----------------------------------------------+-----------------------+-----------------------+--------------------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                        ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLOCK_50     ; R8    ; 3        ; 27           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; GPIO_0_IN[0] ; A8    ; 8        ; 25           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; GPIO_0_IN[1] ; B8    ; 8        ; 25           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; KEY_N[0]     ; J15   ; 5        ; 53           ; 14           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; KEY_N[1]     ; E1    ; 1        ; 0            ; 16           ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; DRAM_ADDR[0]  ; P2    ; 2        ; 0            ; 4            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10] ; N2    ; 2        ; 0            ; 8            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11] ; N1    ; 2        ; 0            ; 7            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12] ; L4    ; 2        ; 0            ; 6            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]  ; N5    ; 3        ; 5            ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]  ; N6    ; 3        ; 5            ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]  ; M8    ; 3        ; 20           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]  ; P8    ; 3        ; 25           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]  ; T7    ; 3        ; 18           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]  ; N8    ; 3        ; 20           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]  ; T6    ; 3        ; 14           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]  ; R1    ; 2        ; 0            ; 5            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]  ; P1    ; 2        ; 0            ; 4            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[0]    ; M7    ; 3        ; 11           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[1]    ; M6    ; 3        ; 7            ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CAS_N    ; L1    ; 2        ; 0            ; 11           ; 7            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CKE      ; L7    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CLK      ; R4    ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CS_N     ; P6    ; 3        ; 11           ; 0            ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[0]   ; R6    ; 3        ; 14           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[1]   ; T5    ; 3        ; 14           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_RAS_N    ; L2    ; 2        ; 0            ; 11           ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_WE_N     ; C2    ; 1        ; 0            ; 27           ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+----------------------+-----------------------------------------------------------------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Location assigned by ; Output Enable Source ; Output Enable Group                                                         ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+----------------------+-----------------------------------------------------------------------------+
; DRAM_DQ[0]  ; G2    ; 1        ; 0            ; 23           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe               ;
; DRAM_DQ[10] ; T3    ; 3        ; 1            ; 0            ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_10 ;
; DRAM_DQ[11] ; R3    ; 3        ; 1            ; 0            ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_11 ;
; DRAM_DQ[12] ; R5    ; 3        ; 14           ; 0            ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_12 ;
; DRAM_DQ[13] ; P3    ; 3        ; 1            ; 0            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_13 ;
; DRAM_DQ[14] ; N3    ; 3        ; 1            ; 0            ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_14 ;
; DRAM_DQ[15] ; K1    ; 2        ; 0            ; 12           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_15 ;
; DRAM_DQ[1]  ; G1    ; 1        ; 0            ; 23           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_1  ;
; DRAM_DQ[2]  ; L8    ; 3        ; 18           ; 0            ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_2  ;
; DRAM_DQ[3]  ; K5    ; 2        ; 0            ; 7            ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_3  ;
; DRAM_DQ[4]  ; K2    ; 2        ; 0            ; 12           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_4  ;
; DRAM_DQ[5]  ; J2    ; 2        ; 0            ; 15           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_5  ;
; DRAM_DQ[6]  ; J1    ; 2        ; 0            ; 15           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_6  ;
; DRAM_DQ[7]  ; R7    ; 3        ; 16           ; 0            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_7  ;
; DRAM_DQ[8]  ; T4    ; 3        ; 5            ; 0            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_8  ;
; DRAM_DQ[9]  ; T2    ; 3        ; 3            ; 0            ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_9  ;
; GPIO_0[0]   ; D3    ; 8        ; 1            ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_0[10]  ; B6    ; 8        ; 16           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_0[11]  ; A6    ; 8        ; 16           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_0[12]  ; B7    ; 8        ; 18           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_0[13]  ; D6    ; 8        ; 9            ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_0[14]  ; A7    ; 8        ; 20           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_0[15]  ; C6    ; 8        ; 18           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_0[16]  ; C8    ; 8        ; 23           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_0[17]  ; E6    ; 8        ; 14           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_0[18]  ; E7    ; 8        ; 16           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_0[19]  ; D8    ; 8        ; 23           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_0[1]   ; C3    ; 8        ; 1            ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_0[20]  ; E8    ; 8        ; 20           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_0[21]  ; F8    ; 8        ; 20           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_0[22]  ; F9    ; 7        ; 34           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_0[23]  ; E9    ; 7        ; 29           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_0[24]  ; C9    ; 7        ; 31           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_0[25]  ; D9    ; 7        ; 31           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_0[26]  ; E11   ; 7        ; 45           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_0[27]  ; E10   ; 7        ; 45           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_0[28]  ; C11   ; 7        ; 38           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_0[29]  ; B11   ; 7        ; 40           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_0[2]   ; A2    ; 8        ; 7            ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_0[30]  ; A12   ; 7        ; 43           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_0[31]  ; D11   ; 7        ; 51           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_0[32]  ; D12   ; 7        ; 51           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_0[33]  ; B12   ; 7        ; 43           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_0[3]   ; A3    ; 8        ; 7            ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_0[4]   ; B3    ; 8        ; 3            ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_0[5]   ; B4    ; 8        ; 7            ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_0[6]   ; A4    ; 8        ; 9            ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_0[7]   ; B5    ; 8        ; 11           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_0[8]   ; A5    ; 8        ; 14           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_0[9]   ; D5    ; 8        ; 5            ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_1[0]   ; F13   ; 6        ; 53           ; 21           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_1[10]  ; P11   ; 4        ; 38           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_1[11]  ; R10   ; 4        ; 34           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_1[12]  ; N12   ; 4        ; 47           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_1[13]  ; P9    ; 4        ; 38           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_1[14]  ; N9    ; 4        ; 29           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_1[15]  ; N11   ; 4        ; 43           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_1[16]  ; L16   ; 5        ; 53           ; 11           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_1[17]  ; K16   ; 5        ; 53           ; 12           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_1[18]  ; R16   ; 5        ; 53           ; 8            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_1[19]  ; L15   ; 5        ; 53           ; 11           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_1[1]   ; T15   ; 4        ; 45           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_1[20]  ; P15   ; 5        ; 53           ; 6            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_1[21]  ; P16   ; 5        ; 53           ; 7            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_1[22]  ; R14   ; 4        ; 49           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_1[23]  ; N16   ; 5        ; 53           ; 9            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_1[24]  ; N15   ; 5        ; 53           ; 9            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_1[25]  ; P14   ; 4        ; 49           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_1[26]  ; L14   ; 5        ; 53           ; 9            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_1[27]  ; N14   ; 5        ; 53           ; 6            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_1[28]  ; M10   ; 4        ; 43           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_1[29]  ; L13   ; 5        ; 53           ; 10           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_1[2]   ; T14   ; 4        ; 45           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_1[30]  ; J16   ; 5        ; 53           ; 14           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_1[31]  ; K15   ; 5        ; 53           ; 13           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_1[32]  ; J13   ; 5        ; 53           ; 16           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_1[33]  ; J14   ; 5        ; 53           ; 15           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_1[3]   ; T13   ; 4        ; 40           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_1[4]   ; R13   ; 4        ; 40           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_1[5]   ; T12   ; 4        ; 36           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_1[6]   ; R12   ; 4        ; 36           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_1[7]   ; T11   ; 4        ; 36           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_1[8]   ; T10   ; 4        ; 34           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
; GPIO_1[9]   ; R11   ; 4        ; 34           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF                 ; -                                                                           ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+----------------------+-----------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; H4       ; TDI                                      ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; H3       ; TCK                                      ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; J5       ; TMS                                      ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; J4       ; TDO                                      ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; J3       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; J16      ; DIFFIO_R9n, DEV_OE                       ; Use as regular IO        ; GPIO_1[30]              ; Dual Purpose Pin          ;
; J15      ; DIFFIO_R9p, DEV_CLRn                     ; Use as regular IO        ; KEY_N[0]                ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R4n, nCEO                         ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; B11      ; DIFFIO_T20p, PADD0                       ; Use as regular IO        ; GPIO_0[29]              ; Dual Purpose Pin          ;
; F9       ; DIFFIO_T17p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO        ; GPIO_0[22]              ; Dual Purpose Pin          ;
; C9       ; DIFFIO_T15n, PADD7                       ; Use as regular IO        ; GPIO_0[24]              ; Dual Purpose Pin          ;
; D9       ; DIFFIO_T15p, PADD8                       ; Use as regular IO        ; GPIO_0[25]              ; Dual Purpose Pin          ;
; E9       ; DIFFIO_T13p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO        ; GPIO_0[23]              ; Dual Purpose Pin          ;
; C8       ; DIFFIO_T11p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; GPIO_0[16]              ; Dual Purpose Pin          ;
; E8       ; DIFFIO_T10n, DATA2                       ; Use as regular IO        ; GPIO_0[20]              ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T10p, DATA3                       ; Use as regular IO        ; GPIO_0[21]              ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T9n, PADD18                       ; Use as regular IO        ; GPIO_0[14]              ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T9p, DATA4                        ; Use as regular IO        ; GPIO_0[12]              ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T7n, DATA14, DQS3T/CQ3T#,DPCLK11  ; Use as regular IO        ; GPIO_0[11]              ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T7p, DATA13                       ; Use as regular IO        ; GPIO_0[10]              ; Dual Purpose Pin          ;
; E7       ; DATA5                                    ; Use as regular IO        ; GPIO_0[18]              ; Dual Purpose Pin          ;
; E6       ; DIFFIO_T6p, DATA6                        ; Use as regular IO        ; GPIO_0[17]              ; Dual Purpose Pin          ;
; A5       ; DIFFIO_T5n, DATA7                        ; Use as regular IO        ; GPIO_0[8]               ; Dual Purpose Pin          ;
; B5       ; DIFFIO_T5p, DATA8                        ; Use as regular IO        ; GPIO_0[7]               ; Dual Purpose Pin          ;
; D6       ; DIFFIO_T4n, DATA9                        ; Use as regular IO        ; GPIO_0[13]              ; Dual Purpose Pin          ;
; A4       ; DIFFIO_T3n, DATA10                       ; Use as regular IO        ; GPIO_0[6]               ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T3p, DATA11                       ; Use as regular IO        ; GPIO_0[5]               ; Dual Purpose Pin          ;
; B3       ; DATA12, DQS1T/CQ1T#,CDPCLK7              ; Use as regular IO        ; GPIO_0[4]               ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 8 / 14 ( 57 % )   ; 3.3V          ; --           ;
; 2        ; 13 / 16 ( 81 % )  ; 3.3V          ; --           ;
; 3        ; 24 / 25 ( 96 % )  ; 3.3V          ; --           ;
; 4        ; 18 / 20 ( 90 % )  ; 3.3V          ; --           ;
; 5        ; 16 / 18 ( 89 % )  ; 3.3V          ; --           ;
; 6        ; 2 / 13 ( 15 % )   ; 3.3V          ; --           ;
; 7        ; 12 / 24 ( 50 % )  ; 3.3V          ; --           ;
; 8        ; 24 / 24 ( 100 % ) ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; GPIO_0[2]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A3       ; 239        ; 8        ; GPIO_0[3]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 236        ; 8        ; GPIO_0[6]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 232        ; 8        ; GPIO_0[8]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 225        ; 8        ; GPIO_0[11]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 220        ; 8        ; GPIO_0[14]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 211        ; 8        ; GPIO_0_IN[0]                                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 209        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 198        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 188        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 186        ; 7        ; GPIO_0[30]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 179        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 181        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 191        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; GPIO_0[4]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 237        ; 8        ; GPIO_0[5]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 233        ; 8        ; GPIO_0[7]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 226        ; 8        ; GPIO_0[10]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 221        ; 8        ; GPIO_0[12]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 212        ; 8        ; GPIO_0_IN[1]                                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 210        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 199        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 189        ; 7        ; GPIO_0[29]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 187        ; 7        ; GPIO_0[33]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 180        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 182        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 6          ; 1        ; DRAM_WE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 245        ; 8        ; GPIO_0[1]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; GPIO_0[15]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; GPIO_0[16]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 200        ; 7        ; GPIO_0[24]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; GPIO_0[28]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 246        ; 8        ; GPIO_0[0]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D4       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; GPIO_0[9]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 234        ; 8        ; GPIO_0[13]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; GPIO_0[19]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 201        ; 7        ; GPIO_0[25]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; GPIO_0[31]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 178        ; 7        ; GPIO_0[32]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 26         ; 1        ; KEY_N[1]                                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; GPIO_0[17]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E7       ; 227        ; 8        ; GPIO_0[18]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ; 218        ; 8        ; GPIO_0[20]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ; 205        ; 7        ; GPIO_0[23]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E10      ; 184        ; 7        ; GPIO_0[27]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 183        ; 7        ; GPIO_0[26]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 150        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; GPIO_0[21]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ; 197        ; 7        ; GPIO_0[22]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; GPIO_1[0]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F14      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 162        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 16         ; 1        ; DRAM_DQ[1]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 15         ; 1        ; DRAM_DQ[0]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 21         ; 1        ; altera_reserved_tck                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; H4       ; 20         ; 1        ; altera_reserved_tdi                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; H5       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; DRAM_DQ[6]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 29         ; 2        ; DRAM_DQ[5]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; altera_reserved_tdo                                       ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; J5       ; 22         ; 1        ; altera_reserved_tms                                       ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; J6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; GPIO_1[32]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J14      ; 144        ; 5        ; GPIO_1[33]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J15      ; 143        ; 5        ; KEY_N[0]                                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 142        ; 5        ; GPIO_1[30]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 37         ; 2        ; DRAM_DQ[15]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 36         ; 2        ; DRAM_DQ[4]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; DRAM_DQ[3]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; GPIO_1[31]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K16      ; 140        ; 5        ; GPIO_1[17]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 39         ; 2        ; DRAM_CAS_N                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 38         ; 2        ; DRAM_RAS_N                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 46         ; 2        ; DRAM_ADDR[12]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; DRAM_CKE                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L8       ; 79         ; 3        ; DRAM_DQ[2]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; GPIO_1[29]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L14      ; 134        ; 5        ; GPIO_1[26]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L15      ; 138        ; 5        ; GPIO_1[19]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L16      ; 137        ; 5        ; GPIO_1[16]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 28         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 27         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; DRAM_BA[1]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M7       ; 68         ; 3        ; DRAM_BA[0]                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M8       ; 81         ; 3        ; DRAM_ADDR[3]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; GPIO_1[28]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 44         ; 2        ; DRAM_ADDR[11]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 43         ; 2        ; DRAM_ADDR[10]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 52         ; 3        ; DRAM_DQ[14]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; DRAM_ADDR[1]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N6       ; 63         ; 3        ; DRAM_ADDR[2]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; DRAM_ADDR[6]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N9       ; 93         ; 4        ; GPIO_1[14]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; GPIO_1[15]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N12      ; 117        ; 4        ; GPIO_1[12]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N13      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; GPIO_1[27]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N15      ; 133        ; 5        ; GPIO_1[24]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ; 132        ; 5        ; GPIO_1[23]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 51         ; 2        ; DRAM_ADDR[9]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 50         ; 2        ; DRAM_ADDR[0]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 53         ; 3        ; DRAM_DQ[13]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; DRAM_CS_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; DRAM_ADDR[4]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P9       ; 105        ; 4        ; GPIO_1[13]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; GPIO_1[10]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; GPIO_1[25]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P15      ; 127        ; 5        ; GPIO_1[20]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ; 128        ; 5        ; GPIO_1[21]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 49         ; 2        ; DRAM_ADDR[8]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; DRAM_DQ[11]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R4       ; 60         ; 3        ; DRAM_CLK                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R5       ; 71         ; 3        ; DRAM_DQ[12]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R6       ; 73         ; 3        ; DRAM_DQM[0]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R7       ; 76         ; 3        ; DRAM_DQ[7]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R8       ; 86         ; 3        ; CLOCK_50                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 88         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 96         ; 4        ; GPIO_1[11]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 98         ; 4        ; GPIO_1[9]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 100        ; 4        ; GPIO_1[6]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R13      ; 107        ; 4        ; GPIO_1[4]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R14      ; 120        ; 4        ; GPIO_1[22]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; GPIO_1[18]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; DRAM_DQ[9]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T3       ; 55         ; 3        ; DRAM_DQ[10]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T4       ; 61         ; 3        ; DRAM_DQ[8]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T5       ; 72         ; 3        ; DRAM_DQM[1]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T6       ; 74         ; 3        ; DRAM_ADDR[7]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T7       ; 77         ; 3        ; DRAM_ADDR[5]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T8       ; 87         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T9       ; 89         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 97         ; 4        ; GPIO_1[8]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T11      ; 99         ; 4        ; GPIO_1[7]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 101        ; 4        ; GPIO_1[5]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ; 108        ; 4        ; GPIO_1[3]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T14      ; 115        ; 4        ; GPIO_1[2]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T15      ; 116        ; 4        ; GPIO_1[1]                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                   ;
+-------------------------------+-------------------------------------------------------------------------------+
; Name                          ; full_sys:u0|full_sys_altpll_0:altpll_0|full_sys_altpll_0_altpll_ubh2:sd1|pll7 ;
+-------------------------------+-------------------------------------------------------------------------------+
; SDC pin name                  ; u0|altpll_0|sd1|pll7                                                          ;
; PLL mode                      ; Normal                                                                        ;
; Compensate clock              ; clock0                                                                        ;
; Compensated input/output pins ; --                                                                            ;
; Switchover type               ; --                                                                            ;
; Input frequency 0             ; 50.0 MHz                                                                      ;
; Input frequency 1             ; --                                                                            ;
; Nominal PFD frequency         ; 50.0 MHz                                                                      ;
; Nominal VCO frequency         ; 500.0 MHz                                                                     ;
; VCO post scale K counter      ; 2                                                                             ;
; VCO frequency control         ; Auto                                                                          ;
; VCO phase shift step          ; 250 ps                                                                        ;
; VCO multiply                  ; --                                                                            ;
; VCO divide                    ; --                                                                            ;
; Freq min lock                 ; 30.0 MHz                                                                      ;
; Freq max lock                 ; 65.02 MHz                                                                     ;
; M VCO Tap                     ; 4                                                                             ;
; M Initial                     ; 2                                                                             ;
; M value                       ; 10                                                                            ;
; N value                       ; 1                                                                             ;
; Charge pump current           ; setting 1                                                                     ;
; Loop filter resistance        ; setting 27                                                                    ;
; Loop filter capacitance       ; setting 0                                                                     ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                                          ;
; Bandwidth type                ; Medium                                                                        ;
; Real time reconfigurable      ; Off                                                                           ;
; Scan chain MIF file           ; --                                                                            ;
; Preserve PLL counter order    ; Off                                                                           ;
; PLL location                  ; PLL_4                                                                         ;
; Inclk0 signal                 ; CLOCK_50                                                                      ;
; Inclk1 signal                 ; --                                                                            ;
; Inclk0 signal type            ; Dedicated Pin                                                                 ;
; Inclk1 signal type            ; --                                                                            ;
+-------------------------------+-------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------+
; Name                                                                                      ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                ;
+-------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------+
; full_sys:u0|full_sys_altpll_0:altpll_0|full_sys_altpll_0_altpll_ubh2:sd1|wire_pll7_clk[0] ; clock0       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)       ; 4.50 (250 ps)    ; 50/50      ; C0      ; 10            ; 5/5 Even   ; --            ; 2       ; 4       ; u0|altpll_0|sd1|pll7|clk[0] ;
; full_sys:u0|full_sys_altpll_0:altpll_0|full_sys_altpll_0_altpll_ubh2:sd1|wire_pll7_clk[1] ; clock1       ; 1    ; 1   ; 50.0 MHz         ; -54 (-3000 ps) ; 4.50 (250 ps)    ; 50/50      ; C1      ; 10            ; 5/5 Even   ; --            ; 1       ; 0       ; u0|altpll_0|sd1|pll7|clk[1] ;
+-------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                           ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                               ; Library Name ;
+----------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |DE0_Nano_top_level                                                                                                  ; 9655 (3)    ; 7709 (0)                  ; 69 (69)       ; 376576      ; 48   ; 4            ; 0       ; 2         ; 112  ; 0            ; 1946 (3)     ; 3992 (0)          ; 3717 (0)         ; |DE0_Nano_top_level                                                                                                                                                                                                                                                                                                                                                                               ; work         ;
;    |full_sys:u0|                                                                                                     ; 4250 (0)    ; 2628 (0)                  ; 0 (0)         ; 177920      ; 26   ; 4            ; 0       ; 2         ; 0    ; 0            ; 1622 (0)     ; 398 (0)           ; 2230 (0)         ; |DE0_Nano_top_level|full_sys:u0                                                                                                                                                                                                                                                                                                                                                                   ; full_sys     ;
;       |LCD:lcd_sys_0|                                                                                                ; 403 (0)     ; 217 (0)                   ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 186 (0)      ; 32 (0)            ; 185 (0)          ; |DE0_Nano_top_level|full_sys:u0|LCD:lcd_sys_0                                                                                                                                                                                                                                                                                                                                                     ; full_sys     ;
;          |controller:b2v_inst5|                                                                                      ; 32 (32)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 7 (7)            ; |DE0_Nano_top_level|full_sys:u0|LCD:lcd_sys_0|controller:b2v_inst5                                                                                                                                                                                                                                                                                                                                ; full_sys     ;
;          |fifo:b2v_inst34|                                                                                           ; 61 (0)      ; 43 (0)                    ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 43 (0)           ; |DE0_Nano_top_level|full_sys:u0|LCD:lcd_sys_0|fifo:b2v_inst34                                                                                                                                                                                                                                                                                                                                     ; full_sys     ;
;             |scfifo:scfifo_component|                                                                                ; 61 (0)      ; 43 (0)                    ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 43 (0)           ; |DE0_Nano_top_level|full_sys:u0|LCD:lcd_sys_0|fifo:b2v_inst34|scfifo:scfifo_component                                                                                                                                                                                                                                                                                                             ; work         ;
;                |scfifo_l991:auto_generated|                                                                          ; 61 (13)     ; 43 (2)                    ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (11)      ; 0 (0)             ; 43 (2)           ; |DE0_Nano_top_level|full_sys:u0|LCD:lcd_sys_0|fifo:b2v_inst34|scfifo:scfifo_component|scfifo_l991:auto_generated                                                                                                                                                                                                                                                                                  ; work         ;
;                   |a_dpfifo_6e31:dpfifo|                                                                             ; 48 (1)      ; 41 (0)                    ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (1)        ; 0 (0)             ; 41 (0)           ; |DE0_Nano_top_level|full_sys:u0|LCD:lcd_sys_0|fifo:b2v_inst34|scfifo:scfifo_component|scfifo_l991:auto_generated|a_dpfifo_6e31:dpfifo                                                                                                                                                                                                                                                             ; work         ;
;                      |a_fefifo_3bf:fifo_state|                                                                       ; 21 (8)      ; 15 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (2)           ; |DE0_Nano_top_level|full_sys:u0|LCD:lcd_sys_0|fifo:b2v_inst34|scfifo:scfifo_component|scfifo_l991:auto_generated|a_dpfifo_6e31:dpfifo|a_fefifo_3bf:fifo_state                                                                                                                                                                                                                                     ; work         ;
;                         |cntr_rp7:count_usedw|                                                                       ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DE0_Nano_top_level|full_sys:u0|LCD:lcd_sys_0|fifo:b2v_inst34|scfifo:scfifo_component|scfifo_l991:auto_generated|a_dpfifo_6e31:dpfifo|a_fefifo_3bf:fifo_state|cntr_rp7:count_usedw                                                                                                                                                                                                                ; work         ;
;                      |cntr_fpb:rd_ptr_count|                                                                         ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DE0_Nano_top_level|full_sys:u0|LCD:lcd_sys_0|fifo:b2v_inst34|scfifo:scfifo_component|scfifo_l991:auto_generated|a_dpfifo_6e31:dpfifo|cntr_fpb:rd_ptr_count                                                                                                                                                                                                                                       ; work         ;
;                      |cntr_fpb:wr_ptr|                                                                               ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DE0_Nano_top_level|full_sys:u0|LCD:lcd_sys_0|fifo:b2v_inst34|scfifo:scfifo_component|scfifo_l991:auto_generated|a_dpfifo_6e31:dpfifo|cntr_fpb:wr_ptr                                                                                                                                                                                                                                             ; work         ;
;                      |dpram_v911:FIFOram|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano_top_level|full_sys:u0|LCD:lcd_sys_0|fifo:b2v_inst34|scfifo:scfifo_component|scfifo_l991:auto_generated|a_dpfifo_6e31:dpfifo|dpram_v911:FIFOram                                                                                                                                                                                                                                          ; work         ;
;                         |altsyncram_i6k1:altsyncram1|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano_top_level|full_sys:u0|LCD:lcd_sys_0|fifo:b2v_inst34|scfifo:scfifo_component|scfifo_l991:auto_generated|a_dpfifo_6e31:dpfifo|dpram_v911:FIFOram|altsyncram_i6k1:altsyncram1                                                                                                                                                                                                              ; work         ;
;          |master:b2v_inst|                                                                                           ; 216 (216)   ; 47 (47)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 121 (121)    ; 0 (0)             ; 95 (95)          ; |DE0_Nano_top_level|full_sys:u0|LCD:lcd_sys_0|master:b2v_inst                                                                                                                                                                                                                                                                                                                                     ; full_sys     ;
;          |slave:b2v_inst12|                                                                                          ; 142 (142)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 32 (32)           ; 88 (88)          ; |DE0_Nano_top_level|full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12                                                                                                                                                                                                                                                                                                                                    ; full_sys     ;
;       |altera_reset_controller:rst_controller_001|                                                                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |DE0_Nano_top_level|full_sys:u0|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                                        ; full_sys     ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE0_Nano_top_level|full_sys:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                             ; full_sys     ;
;       |altera_reset_controller:rst_controller_002|                                                                   ; 17 (11)     ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (5)             ; 8 (6)            ; |DE0_Nano_top_level|full_sys:u0|altera_reset_controller:rst_controller_002                                                                                                                                                                                                                                                                                                                        ; full_sys     ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE0_Nano_top_level|full_sys:u0|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                         ; full_sys     ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DE0_Nano_top_level|full_sys:u0|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                             ; full_sys     ;
;       |full_sys_altpll_0:altpll_0|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_altpll_0:altpll_0                                                                                                                                                                                                                                                                                                                                        ; full_sys     ;
;          |full_sys_altpll_0_altpll_ubh2:sd1|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_altpll_0:altpll_0|full_sys_altpll_0_altpll_ubh2:sd1                                                                                                                                                                                                                                                                                                      ; full_sys     ;
;       |full_sys_jtag_uart_0:jtag_uart_0|                                                                             ; 163 (39)    ; 105 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (16)      ; 17 (2)            ; 98 (20)          ; |DE0_Nano_top_level|full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0                                                                                                                                                                                                                                                                                                                                  ; full_sys     ;
;          |alt_jtag_atlantic:full_sys_jtag_uart_0_alt_jtag_atlantic|                                                  ; 74 (74)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 15 (15)           ; 38 (38)          ; |DE0_Nano_top_level|full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:full_sys_jtag_uart_0_alt_jtag_atlantic                                                                                                                                                                                                                                                                         ; work         ;
;          |full_sys_jtag_uart_0_scfifo_r:the_full_sys_jtag_uart_0_scfifo_r|                                           ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |DE0_Nano_top_level|full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|full_sys_jtag_uart_0_scfifo_r:the_full_sys_jtag_uart_0_scfifo_r                                                                                                                                                                                                                                                                  ; full_sys     ;
;             |scfifo:rfifo|                                                                                           ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |DE0_Nano_top_level|full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|full_sys_jtag_uart_0_scfifo_r:the_full_sys_jtag_uart_0_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                     ; work         ;
;                |scfifo_jr21:auto_generated|                                                                          ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |DE0_Nano_top_level|full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|full_sys_jtag_uart_0_scfifo_r:the_full_sys_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                                          ; work         ;
;                   |a_dpfifo_q131:dpfifo|                                                                             ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |DE0_Nano_top_level|full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|full_sys_jtag_uart_0_scfifo_r:the_full_sys_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                                                                                                     ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                       ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|full_sys_jtag_uart_0_scfifo_r:the_full_sys_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                             ; work         ;
;                         |cntr_do7:count_usedw|                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|full_sys_jtag_uart_0_scfifo_r:the_full_sys_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                                        ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                                         ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|full_sys_jtag_uart_0_scfifo_r:the_full_sys_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                                               ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                               ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|full_sys_jtag_uart_0_scfifo_r:the_full_sys_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                                     ; work         ;
;                      |dpram_nl21:FIFOram|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|full_sys_jtag_uart_0_scfifo_r:the_full_sys_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                                                                                                  ; work         ;
;                         |altsyncram_r1m1:altsyncram1|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|full_sys_jtag_uart_0_scfifo_r:the_full_sys_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                                                                                                      ; work         ;
;          |full_sys_jtag_uart_0_scfifo_w:the_full_sys_jtag_uart_0_scfifo_w|                                           ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE0_Nano_top_level|full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|full_sys_jtag_uart_0_scfifo_w:the_full_sys_jtag_uart_0_scfifo_w                                                                                                                                                                                                                                                                  ; full_sys     ;
;             |scfifo:wfifo|                                                                                           ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE0_Nano_top_level|full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|full_sys_jtag_uart_0_scfifo_w:the_full_sys_jtag_uart_0_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                     ; work         ;
;                |scfifo_jr21:auto_generated|                                                                          ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE0_Nano_top_level|full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|full_sys_jtag_uart_0_scfifo_w:the_full_sys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                                          ; work         ;
;                   |a_dpfifo_q131:dpfifo|                                                                             ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DE0_Nano_top_level|full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|full_sys_jtag_uart_0_scfifo_w:the_full_sys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                                                                                                     ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                       ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|full_sys_jtag_uart_0_scfifo_w:the_full_sys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                             ; work         ;
;                         |cntr_do7:count_usedw|                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|full_sys_jtag_uart_0_scfifo_w:the_full_sys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                                        ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                                         ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|full_sys_jtag_uart_0_scfifo_w:the_full_sys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                                               ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                               ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|full_sys_jtag_uart_0_scfifo_w:the_full_sys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                                     ; work         ;
;                      |dpram_nl21:FIFOram|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|full_sys_jtag_uart_0_scfifo_w:the_full_sys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                                                                                                  ; work         ;
;                         |altsyncram_r1m1:altsyncram1|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|full_sys_jtag_uart_0_scfifo_w:the_full_sys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                                                                                                      ; work         ;
;       |full_sys_mm_interconnect_0:mm_interconnect_0|                                                                 ; 1223 (0)    ; 730 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 376 (0)      ; 94 (0)            ; 753 (0)          ; |DE0_Nano_top_level|full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                      ; full_sys     ;
;          |altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo|                                        ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                                                   ; full_sys     ;
;          |altera_avalon_sc_fifo:lcd_sys_0_avalon_slave_0_agent_rdata_fifo|                                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:lcd_sys_0_avalon_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                      ; full_sys     ;
;          |altera_avalon_sc_fifo:lcd_sys_0_avalon_slave_0_agent_rsp_fifo|                                             ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:lcd_sys_0_avalon_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                        ; full_sys     ;
;          |altera_avalon_sc_fifo:nios2_qsys_0_jtag_debug_module_agent_rsp_fifo|                                       ; 16 (16)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 11 (11)          ; |DE0_Nano_top_level|full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_qsys_0_jtag_debug_module_agent_rsp_fifo                                                                                                                                                                                                                                                  ; full_sys     ;
;          |altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rdata_fifo|                                              ; 186 (186)   ; 170 (170)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 64 (64)           ; 107 (107)        ; |DE0_Nano_top_level|full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rdata_fifo                                                                                                                                                                                                                                                         ; full_sys     ;
;          |altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rsp_fifo|                                                ; 204 (204)   ; 192 (192)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 23 (23)           ; 169 (169)        ; |DE0_Nano_top_level|full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                           ; full_sys     ;
;          |altera_merlin_burst_adapter:sdram_controller_0_s1_burst_adapter|                                           ; 309 (0)     ; 108 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 154 (0)      ; 3 (0)             ; 152 (0)          ; |DE0_Nano_top_level|full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_controller_0_s1_burst_adapter                                                                                                                                                                                                                                                      ; full_sys     ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|                        ; 309 (309)   ; 108 (108)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 154 (154)    ; 3 (3)             ; 152 (152)        ; |DE0_Nano_top_level|full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                      ; full_sys     ;
;          |altera_merlin_master_agent:lcd_sys_0_avalon_master_agent|                                                  ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:lcd_sys_0_avalon_master_agent                                                                                                                                                                                                                                                             ; full_sys     ;
;          |altera_merlin_master_agent:nios2_qsys_0_data_master_agent|                                                 ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_qsys_0_data_master_agent                                                                                                                                                                                                                                                            ; full_sys     ;
;          |altera_merlin_master_agent:nios2_qsys_0_instruction_master_agent|                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_qsys_0_instruction_master_agent                                                                                                                                                                                                                                                     ; full_sys     ;
;          |altera_merlin_master_translator:lcd_sys_0_avalon_master_translator|                                        ; 72 (72)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 29 (29)          ; |DE0_Nano_top_level|full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:lcd_sys_0_avalon_master_translator                                                                                                                                                                                                                                                   ; full_sys     ;
;          |altera_merlin_master_translator:nios2_qsys_0_data_master_translator|                                       ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator                                                                                                                                                                                                                                                  ; full_sys     ;
;          |altera_merlin_slave_agent:lcd_sys_0_avalon_slave_0_agent|                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:lcd_sys_0_avalon_slave_0_agent                                                                                                                                                                                                                                                             ; full_sys     ;
;          |altera_merlin_slave_agent:nios2_qsys_0_jtag_debug_module_agent|                                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_qsys_0_jtag_debug_module_agent                                                                                                                                                                                                                                                       ; full_sys     ;
;          |altera_merlin_slave_agent:sdram_controller_0_s1_agent|                                                     ; 42 (4)      ; 13 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (3)       ; 0 (0)             ; 14 (1)           ; |DE0_Nano_top_level|full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_controller_0_s1_agent                                                                                                                                                                                                                                                                ; full_sys     ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                          ; 38 (38)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 13 (13)          ; |DE0_Nano_top_level|full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_controller_0_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                  ; full_sys     ;
;          |altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|                                   ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |DE0_Nano_top_level|full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator                                                                                                                                                                                                                                              ; full_sys     ;
;          |altera_merlin_slave_translator:lcd_sys_0_avalon_slave_0_translator|                                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:lcd_sys_0_avalon_slave_0_translator                                                                                                                                                                                                                                                   ; full_sys     ;
;          |altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|                                  ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 30 (30)          ; |DE0_Nano_top_level|full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator                                                                                                                                                                                                                                             ; full_sys     ;
;          |altera_merlin_traffic_limiter:nios2_qsys_0_instruction_master_limiter|                                     ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 9 (9)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_qsys_0_instruction_master_limiter                                                                                                                                                                                                                                                ; full_sys     ;
;          |altera_merlin_width_adapter:nios2_qsys_0_data_master_to_sdram_controller_0_s1_cmd_width_adapter|           ; 69 (69)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 69 (69)          ; |DE0_Nano_top_level|full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:nios2_qsys_0_data_master_to_sdram_controller_0_s1_cmd_width_adapter                                                                                                                                                                                                                      ; full_sys     ;
;          |altera_merlin_width_adapter:nios2_qsys_0_instruction_master_to_sdram_controller_0_s1_cmd_width_adapter|    ; 36 (36)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 35 (35)          ; |DE0_Nano_top_level|full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:nios2_qsys_0_instruction_master_to_sdram_controller_0_s1_cmd_width_adapter                                                                                                                                                                                                               ; full_sys     ;
;          |altera_merlin_width_adapter:sdram_controller_0_s1_to_nios2_qsys_0_data_master_rsp_width_adapter|           ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |DE0_Nano_top_level|full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_0_s1_to_nios2_qsys_0_data_master_rsp_width_adapter                                                                                                                                                                                                                      ; full_sys     ;
;          |altera_merlin_width_adapter:sdram_controller_0_s1_to_nios2_qsys_0_instruction_master_rsp_width_adapter|    ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |DE0_Nano_top_level|full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_0_s1_to_nios2_qsys_0_instruction_master_rsp_width_adapter                                                                                                                                                                                                               ; full_sys     ;
;          |full_sys_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                    ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|full_sys_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                                                               ; full_sys     ;
;          |full_sys_mm_interconnect_0_cmd_demux_002:cmd_demux_002|                                                    ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|full_sys_mm_interconnect_0_cmd_demux_002:cmd_demux_002                                                                                                                                                                                                                                                               ; full_sys     ;
;          |full_sys_mm_interconnect_0_cmd_mux:cmd_mux|                                                                ; 52 (43)     ; 7 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (30)      ; 0 (0)             ; 16 (12)          ; |DE0_Nano_top_level|full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|full_sys_mm_interconnect_0_cmd_mux:cmd_mux                                                                                                                                                                                                                                                                           ; full_sys     ;
;             |altera_merlin_arbitrator:arb|                                                                           ; 10 (7)      ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (3)        ; 0 (0)             ; 4 (4)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|full_sys_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                              ; full_sys     ;
;                |altera_merlin_arb_adder:adder|                                                                       ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|full_sys_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                                                                ; full_sys     ;
;          |full_sys_mm_interconnect_0_cmd_mux_001:cmd_mux_001|                                                        ; 56 (53)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 0 (0)             ; 51 (48)          ; |DE0_Nano_top_level|full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|full_sys_mm_interconnect_0_cmd_mux_001:cmd_mux_001                                                                                                                                                                                                                                                                   ; full_sys     ;
;             |altera_merlin_arbitrator:arb|                                                                           ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|full_sys_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                      ; full_sys     ;
;          |full_sys_mm_interconnect_0_router_001:router_001|                                                          ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|full_sys_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                                                     ; full_sys     ;
;          |full_sys_mm_interconnect_0_router_002:router_002|                                                          ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|full_sys_mm_interconnect_0_router_002:router_002                                                                                                                                                                                                                                                                     ; full_sys     ;
;          |full_sys_mm_interconnect_0_router_003:router_003|                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|full_sys_mm_interconnect_0_router_003:router_003                                                                                                                                                                                                                                                                     ; full_sys     ;
;          |full_sys_mm_interconnect_0_rsp_demux:rsp_demux|                                                            ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|full_sys_mm_interconnect_0_rsp_demux:rsp_demux                                                                                                                                                                                                                                                                       ; full_sys     ;
;          |full_sys_mm_interconnect_0_rsp_demux_001:rsp_demux_001|                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|full_sys_mm_interconnect_0_rsp_demux_001:rsp_demux_001                                                                                                                                                                                                                                                               ; full_sys     ;
;          |full_sys_mm_interconnect_0_rsp_mux_001:rsp_mux_001|                                                        ; 93 (93)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 65 (65)          ; |DE0_Nano_top_level|full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|full_sys_mm_interconnect_0_rsp_mux_001:rsp_mux_001                                                                                                                                                                                                                                                                   ; full_sys     ;
;          |full_sys_mm_interconnect_0_rsp_mux_002:rsp_mux_002|                                                        ; 49 (49)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 48 (48)          ; |DE0_Nano_top_level|full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|full_sys_mm_interconnect_0_rsp_mux_002:rsp_mux_002                                                                                                                                                                                                                                                                   ; full_sys     ;
;       |full_sys_nios2_qsys_0:nios2_qsys_0|                                                                           ; 2221 (1515) ; 1347 (873)                ; 0 (0)         ; 45824       ; 8    ; 4            ; 0       ; 2         ; 0    ; 0            ; 873 (642)    ; 160 (93)          ; 1188 (780)       ; |DE0_Nano_top_level|full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0                                                                                                                                                                                                                                                                                                                                ; full_sys     ;
;          |full_sys_nios2_qsys_0_ic_data_module:full_sys_nios2_qsys_0_ic_data|                                        ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_ic_data_module:full_sys_nios2_qsys_0_ic_data                                                                                                                                                                                                                                                             ; full_sys     ;
;             |altsyncram:the_altsyncram|                                                                              ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_ic_data_module:full_sys_nios2_qsys_0_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                                                   ; work         ;
;                |altsyncram_cjd1:auto_generated|                                                                      ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_ic_data_module:full_sys_nios2_qsys_0_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated                                                                                                                                                                                                    ; work         ;
;          |full_sys_nios2_qsys_0_ic_tag_module:full_sys_nios2_qsys_0_ic_tag|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2816        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_ic_tag_module:full_sys_nios2_qsys_0_ic_tag                                                                                                                                                                                                                                                               ; full_sys     ;
;             |altsyncram:the_altsyncram|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2816        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_ic_tag_module:full_sys_nios2_qsys_0_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                     ; work         ;
;                |altsyncram_3vh1:auto_generated|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2816        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_ic_tag_module:full_sys_nios2_qsys_0_ic_tag|altsyncram:the_altsyncram|altsyncram_3vh1:auto_generated                                                                                                                                                                                                      ; work         ;
;          |full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell                                                                                                                                                                                                                                                            ; full_sys     ;
;             |altera_mult_add:the_altmult_add_part_1|                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1                                                                                                                                                                                                                     ; work         ;
;                |altera_mult_add_q1u2:auto_generated|                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated                                                                                                                                                                                 ; work         ;
;                   |altera_mult_add_rtl:altera_mult_add_rtl1|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                        ; work         ;
;                      |ama_multiplier_function:multiplier_block|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                               ; work         ;
;                         |lpm_mult:Mult0|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                                ; work         ;
;                            |mult_jp01:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated                                                       ; work         ;
;             |altera_mult_add:the_altmult_add_part_2|                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2                                                                                                                                                                                                                     ; work         ;
;                |altera_mult_add_s1u2:auto_generated|                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated                                                                                                                                                                                 ; work         ;
;                   |altera_mult_add_rtl:altera_mult_add_rtl1|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                        ; work         ;
;                      |ama_multiplier_function:multiplier_block|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                               ; work         ;
;                         |lpm_mult:Mult0|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                                ; work         ;
;                            |mult_j011:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated                                                       ; work         ;
;          |full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|                                       ; 705 (84)    ; 473 (80)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 230 (3)      ; 67 (4)            ; 408 (77)         ; |DE0_Nano_top_level|full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci                                                                                                                                                                                                                                                            ; full_sys     ;
;             |full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|    ; 141 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (0)       ; 37 (0)            ; 59 (0)           ; |DE0_Nano_top_level|full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper                                                                                                                                                        ; full_sys     ;
;                |full_sys_nios2_qsys_0_jtag_debug_module_sysclk:the_full_sys_nios2_qsys_0_jtag_debug_module_sysclk|   ; 51 (47)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 33 (31)           ; 16 (14)          ; |DE0_Nano_top_level|full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|full_sys_nios2_qsys_0_jtag_debug_module_sysclk:the_full_sys_nios2_qsys_0_jtag_debug_module_sysclk                                                      ; full_sys     ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|full_sys_nios2_qsys_0_jtag_debug_module_sysclk:the_full_sys_nios2_qsys_0_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer4|                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|full_sys_nios2_qsys_0_jtag_debug_module_sysclk:the_full_sys_nios2_qsys_0_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; work         ;
;                |full_sys_nios2_qsys_0_jtag_debug_module_tck:the_full_sys_nios2_qsys_0_jtag_debug_module_tck|         ; 88 (84)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 4 (1)             ; 43 (43)          ; |DE0_Nano_top_level|full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|full_sys_nios2_qsys_0_jtag_debug_module_tck:the_full_sys_nios2_qsys_0_jtag_debug_module_tck                                                            ; full_sys     ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|full_sys_nios2_qsys_0_jtag_debug_module_tck:the_full_sys_nios2_qsys_0_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|full_sys_nios2_qsys_0_jtag_debug_module_tck:the_full_sys_nios2_qsys_0_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; work         ;
;                |sld_virtual_jtag_basic:full_sys_nios2_qsys_0_jtag_debug_module_phy|                                  ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:full_sys_nios2_qsys_0_jtag_debug_module_phy                                                                                     ; work         ;
;             |full_sys_nios2_qsys_0_nios2_avalon_reg:the_full_sys_nios2_qsys_0_nios2_avalon_reg|                      ; 10 (10)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 3 (3)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_nios2_avalon_reg:the_full_sys_nios2_qsys_0_nios2_avalon_reg                                                                                                                                                                          ; full_sys     ;
;             |full_sys_nios2_qsys_0_nios2_oci_break:the_full_sys_nios2_qsys_0_nios2_oci_break|                        ; 246 (246)   ; 229 (229)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 23 (23)           ; 212 (212)        ; |DE0_Nano_top_level|full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_nios2_oci_break:the_full_sys_nios2_qsys_0_nios2_oci_break                                                                                                                                                                            ; full_sys     ;
;             |full_sys_nios2_qsys_0_nios2_oci_dbrk:the_full_sys_nios2_qsys_0_nios2_oci_dbrk|                          ; 205 (46)    ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (11)      ; 0 (0)             ; 125 (35)         ; |DE0_Nano_top_level|full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_nios2_oci_dbrk:the_full_sys_nios2_qsys_0_nios2_oci_dbrk                                                                                                                                                                              ; full_sys     ;
;                |full_sys_nios2_qsys_0_nios2_oci_match_paired:full_sys_nios2_qsys_0_nios2_oci_dbrk_hit0_match_paired| ; 72 (72)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 0 (0)             ; 25 (25)          ; |DE0_Nano_top_level|full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_nios2_oci_dbrk:the_full_sys_nios2_qsys_0_nios2_oci_dbrk|full_sys_nios2_qsys_0_nios2_oci_match_paired:full_sys_nios2_qsys_0_nios2_oci_dbrk_hit0_match_paired                                                                          ; full_sys     ;
;                |full_sys_nios2_qsys_0_nios2_oci_match_single:full_sys_nios2_qsys_0_nios2_oci_dbrk_hit0_match_single| ; 44 (44)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 33 (33)          ; |DE0_Nano_top_level|full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_nios2_oci_dbrk:the_full_sys_nios2_qsys_0_nios2_oci_dbrk|full_sys_nios2_qsys_0_nios2_oci_match_single:full_sys_nios2_qsys_0_nios2_oci_dbrk_hit0_match_single                                                                          ; full_sys     ;
;                |full_sys_nios2_qsys_0_nios2_oci_match_single:full_sys_nios2_qsys_0_nios2_oci_dbrk_hit1_match_single| ; 43 (43)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 32 (32)          ; |DE0_Nano_top_level|full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_nios2_oci_dbrk:the_full_sys_nios2_qsys_0_nios2_oci_dbrk|full_sys_nios2_qsys_0_nios2_oci_match_single:full_sys_nios2_qsys_0_nios2_oci_dbrk_hit1_match_single                                                                          ; full_sys     ;
;             |full_sys_nios2_qsys_0_nios2_oci_debug:the_full_sys_nios2_qsys_0_nios2_oci_debug|                        ; 11 (9)      ; 9 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 9 (9)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_nios2_oci_debug:the_full_sys_nios2_qsys_0_nios2_oci_debug                                                                                                                                                                            ; full_sys     ;
;                |altera_std_synchronizer:the_altera_std_synchronizer|                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_nios2_oci_debug:the_full_sys_nios2_qsys_0_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                        ; work         ;
;             |full_sys_nios2_qsys_0_nios2_oci_xbrk:the_full_sys_nios2_qsys_0_nios2_oci_xbrk|                          ; 39 (39)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 20 (20)          ; |DE0_Nano_top_level|full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_nios2_oci_xbrk:the_full_sys_nios2_qsys_0_nios2_oci_xbrk                                                                                                                                                                              ; full_sys     ;
;             |full_sys_nios2_qsys_0_nios2_ocimem:the_full_sys_nios2_qsys_0_nios2_ocimem|                              ; 115 (115)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 1 (1)             ; 49 (49)          ; |DE0_Nano_top_level|full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_nios2_ocimem:the_full_sys_nios2_qsys_0_nios2_ocimem                                                                                                                                                                                  ; full_sys     ;
;                |full_sys_nios2_qsys_0_ociram_sp_ram_module:full_sys_nios2_qsys_0_ociram_sp_ram|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_nios2_ocimem:the_full_sys_nios2_qsys_0_nios2_ocimem|full_sys_nios2_qsys_0_ociram_sp_ram_module:full_sys_nios2_qsys_0_ociram_sp_ram                                                                                                   ; full_sys     ;
;                   |altsyncram:the_altsyncram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_nios2_ocimem:the_full_sys_nios2_qsys_0_nios2_ocimem|full_sys_nios2_qsys_0_ociram_sp_ram_module:full_sys_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram                                                                         ; work         ;
;                      |altsyncram_6b91:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_nios2_ocimem:the_full_sys_nios2_qsys_0_nios2_ocimem|full_sys_nios2_qsys_0_ociram_sp_ram_module:full_sys_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_6b91:auto_generated                                          ; work         ;
;          |full_sys_nios2_qsys_0_register_bank_a_module:full_sys_nios2_qsys_0_register_bank_a|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_register_bank_a_module:full_sys_nios2_qsys_0_register_bank_a                                                                                                                                                                                                                                             ; full_sys     ;
;             |altsyncram:the_altsyncram|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_register_bank_a_module:full_sys_nios2_qsys_0_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                                   ; work         ;
;                |altsyncram_6lh1:auto_generated|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_register_bank_a_module:full_sys_nios2_qsys_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_6lh1:auto_generated                                                                                                                                                                                    ; work         ;
;          |full_sys_nios2_qsys_0_register_bank_b_module:full_sys_nios2_qsys_0_register_bank_b|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_register_bank_b_module:full_sys_nios2_qsys_0_register_bank_b                                                                                                                                                                                                                                             ; full_sys     ;
;             |altsyncram:the_altsyncram|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_register_bank_b_module:full_sys_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                                   ; work         ;
;                |altsyncram_7lh1:auto_generated|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano_top_level|full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_register_bank_b_module:full_sys_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_7lh1:auto_generated                                                                                                                                                                                    ; work         ;
;       |full_sys_sdram_controller_0:sdram_controller_0|                                                               ; 349 (238)   ; 210 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 139 (135)    ; 84 (1)            ; 126 (78)         ; |DE0_Nano_top_level|full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0                                                                                                                                                                                                                                                                                                                    ; full_sys     ;
;          |full_sys_sdram_controller_0_input_efifo_module:the_full_sys_sdram_controller_0_input_efifo_module|         ; 137 (137)   ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 83 (83)           ; 50 (50)          ; |DE0_Nano_top_level|full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|full_sys_sdram_controller_0_input_efifo_module:the_full_sys_sdram_controller_0_input_efifo_module                                                                                                                                                                                                                  ; full_sys     ;
;    |sld_hub:auto_hub|                                                                                                ; 197 (1)     ; 110 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 87 (1)       ; 12 (0)            ; 98 (0)           ; |DE0_Nano_top_level|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                              ; work         ;
;       |alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|                  ; 196 (8)     ; 110 (7)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 86 (1)       ; 12 (2)            ; 98 (0)           ; |DE0_Nano_top_level|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric                                                                                                                                                                                                                                                                  ; alt_sld_fab  ;
;          |alt_sld_fab_sldfabric:sldfabric|                                                                           ; 193 (0)     ; 103 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 85 (0)       ; 10 (0)            ; 98 (0)           ; |DE0_Nano_top_level|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric                                                                                                                                                                                                                                  ; alt_sld_fab  ;
;             |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                           ; 193 (148)   ; 103 (74)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 85 (69)      ; 10 (10)           ; 98 (71)          ; |DE0_Nano_top_level|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                                                                                                                     ; work         ;
;                |sld_rom_sr:hub_info_reg|                                                                             ; 25 (25)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 10 (10)          ; |DE0_Nano_top_level|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                                                                                                             ; work         ;
;                |sld_shadow_jsm:shadow_jsm|                                                                           ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |DE0_Nano_top_level|sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                                                                                                           ; work         ;
;    |sld_signaltap:auto_signaltap_0|                                                                                  ; 5205 (778)  ; 4971 (776)                ; 0 (0)         ; 198656      ; 22   ; 0            ; 0       ; 0         ; 0    ; 0            ; 234 (2)      ; 3582 (776)        ; 1389 (0)         ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                                                                ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                        ; 4427 (0)    ; 4195 (0)                  ; 0 (0)         ; 198656      ; 22   ; 0            ; 0       ; 0         ; 0    ; 0            ; 232 (0)      ; 2806 (0)          ; 1389 (0)         ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                                                          ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                                    ; 4427 (1664) ; 4195 (1630)               ; 0 (0)         ; 198656      ; 22   ; 0            ; 0       ; 0         ; 0    ; 0            ; 232 (34)     ; 2806 (1573)       ; 1389 (55)        ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                                                                   ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                         ; 60 (58)     ; 58 (58)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 39 (39)           ; 20 (0)           ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                                                    ; work         ;
;                |lpm_decode:wdecoder|                                                                                 ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                                                                ; work         ;
;                   |decode_dvf:auto_generated|                                                                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated                                                                                                                                                      ; work         ;
;                |lpm_mux:mux|                                                                                         ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 19 (0)           ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                                                                        ; work         ;
;                   |mux_0tc:auto_generated|                                                                           ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 19 (19)          ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_0tc:auto_generated                                                                                                                                                                 ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 198656      ; 22   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                                                   ; work         ;
;                |altsyncram_a224:auto_generated|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 198656      ; 22   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_a224:auto_generated                                                                                                                                                                                    ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                                         ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 1 (1)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                                                    ; work         ;
;             |lpm_shiftreg:status_register|                                                                           ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                                                      ; work         ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                                ; 14 (14)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                                                           ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                             ; 83 (83)     ; 54 (54)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 9 (9)             ; 48 (48)          ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                                                        ; work         ;
;             |sld_ela_control:ela_control|                                                                            ; 2087 (1)    ; 1956 (1)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 131 (0)      ; 1177 (0)          ; 779 (1)          ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                                                       ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                             ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                                                               ; work         ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|              ; 1940 (0)    ; 1940 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1164 (0)          ; 776 (0)          ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                                                                ; work         ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                                       ; 1164 (1164) ; 1164 (1164)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 776 (776)         ; 388 (388)        ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                                                                     ; work         ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                                   ; 1164 (0)    ; 776 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 388 (0)           ; 776 (0)          ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                                                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                         ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                           ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:100:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:100:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:101:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:101:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:102:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:102:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:103:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:103:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:104:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:104:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:105:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:105:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:106:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:106:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:107:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:107:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:108:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:108:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:109:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:109:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:110:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:110:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:111:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:111:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:112:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:112:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:113:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:113:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:114:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:114:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:115:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:115:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:116:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:116:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:117:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:117:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:118:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:118:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:119:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:119:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:120:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:120:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:121:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:121:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:122:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:122:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:123:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:123:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:124:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:124:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:125:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:125:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:126:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:126:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:127:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:127:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:128:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:128:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:129:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:129:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:130:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:130:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:131:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:131:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:132:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:132:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:133:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:133:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:134:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:134:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:135:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:135:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:136:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:136:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:137:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:137:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:138:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:138:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:139:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:139:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:140:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:140:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:141:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:141:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:142:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:142:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:143:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:143:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:144:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:144:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:145:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:145:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:146:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:146:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:147:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:147:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:148:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:148:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:149:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:149:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:150:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:150:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:151:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:151:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:152:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:152:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:153:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:153:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:154:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:154:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:155:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:155:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:156:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:156:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:157:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:157:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:158:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:158:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:159:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:159:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:160:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:160:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:161:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:161:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:162:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:162:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:163:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:163:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:164:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:164:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:165:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:165:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:166:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:166:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:167:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:167:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:168:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:168:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:169:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:169:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:170:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:170:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:171:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:171:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:172:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:172:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:173:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:173:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:174:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:174:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:175:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:175:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:176:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:176:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:177:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:177:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:178:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:178:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:179:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:179:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:180:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:180:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:181:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:181:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:182:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:182:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:183:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:183:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:184:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:184:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:185:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:185:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:186:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:186:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:187:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:187:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:188:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:188:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:189:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:189:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:190:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:190:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:191:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:191:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:192:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:192:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:193:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:193:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:194:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:194:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:195:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:195:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:196:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:196:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:197:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:197:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:198:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:198:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:199:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:199:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                                         ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1                                           ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:200:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:200:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:201:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:201:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:202:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:202:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:203:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:203:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:204:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:204:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:205:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:205:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:206:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:206:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:207:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:207:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:208:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:208:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:209:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:209:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:210:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:210:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:211:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:211:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:212:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:212:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:213:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:213:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:214:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:214:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:215:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:215:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:216:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:216:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:217:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:217:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:218:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:218:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:219:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:219:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:220:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:220:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:221:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:221:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:222:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:222:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:223:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:223:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:224:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:224:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:225:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:225:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:226:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:226:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:227:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:227:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:228:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:228:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:229:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:229:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:230:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:230:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:231:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:231:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:232:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:232:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:233:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:233:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:234:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:234:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:235:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:235:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:236:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:236:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:237:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:237:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:238:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:238:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:239:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:239:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:240:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:240:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:241:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:241:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:242:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:242:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:243:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:243:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:244:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:244:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:245:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:245:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:246:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:246:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:247:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:247:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:248:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:248:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:249:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:249:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:250:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:250:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:251:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:251:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:252:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:252:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:253:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:253:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:254:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:254:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:255:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:255:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:256:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:256:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:257:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:257:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:258:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:258:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:259:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:259:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:260:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:260:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:261:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:261:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:262:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:262:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:263:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:263:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:264:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:264:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:265:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:265:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:266:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:266:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:267:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:267:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:268:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:268:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:269:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:269:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:270:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:270:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:271:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:271:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:272:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:272:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:273:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:273:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:274:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:274:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:275:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:275:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:276:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:276:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:277:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:277:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:278:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:278:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:279:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:279:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:280:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:280:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:281:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:281:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:282:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:282:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:283:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:283:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:284:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:284:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:285:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:285:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:286:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:286:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:287:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:287:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:288:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:288:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:289:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:289:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:290:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:290:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:291:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:291:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:292:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:292:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:293:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:293:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:294:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:294:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:295:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:295:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:296:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:296:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:297:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:297:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:298:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:298:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:299:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:299:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                                         ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1                                           ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:300:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:300:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:301:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:301:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:302:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:302:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:303:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:303:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:304:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:304:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:305:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:305:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:306:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:306:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:307:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:307:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:308:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:308:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:309:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:309:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:310:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:310:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:311:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:311:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:312:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:312:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:313:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:313:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:314:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:314:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:315:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:315:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:316:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:316:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:317:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:317:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:318:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:318:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:319:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:319:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:320:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:320:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:321:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:321:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:322:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:322:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:323:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:323:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:324:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:324:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:325:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:325:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:326:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:326:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:327:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:327:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:328:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:328:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:329:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:329:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:330:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:330:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:331:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:331:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:332:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:332:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:333:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:333:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:334:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:334:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:335:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:335:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:336:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:336:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:337:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:337:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:338:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:338:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:339:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:339:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:340:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:340:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:341:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:341:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:342:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:342:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:343:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:343:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:344:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:344:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:345:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:345:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:346:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:346:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:347:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:347:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:348:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:348:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:349:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:349:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:350:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:350:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:351:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:351:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:352:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:352:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:353:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:353:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:354:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:354:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:355:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:355:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:356:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:356:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:357:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:357:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:358:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:358:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:359:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:359:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:360:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:360:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:361:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:361:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:362:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:362:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:363:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:363:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:364:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:364:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:365:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:365:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:366:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:366:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:367:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:367:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:368:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:368:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:369:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:369:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:370:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:370:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:371:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:371:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:372:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:372:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:373:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:373:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:374:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:374:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:375:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:375:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:376:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:376:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:377:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:377:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:378:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:378:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:379:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:379:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:380:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:380:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:381:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:381:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:382:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:382:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:383:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:383:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:384:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:384:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:385:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:385:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:386:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:386:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:387:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:387:sm1                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                                         ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1                                           ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                                         ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1                                           ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                                         ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1                                           ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                                         ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1                                           ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:77:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:77:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:78:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:78:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:79:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:79:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                                         ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1                                           ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:80:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:80:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:81:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:81:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:82:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:82:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:83:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:83:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:84:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:84:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:85:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:85:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:86:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:86:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:87:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:87:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:88:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:88:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:89:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:89:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                                         ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1                                           ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:90:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:90:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:91:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:91:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:92:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:92:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:93:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:93:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:94:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:94:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:95:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:95:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:96:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:96:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:97:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:97:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:98:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:98:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:99:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:99:sm1                                          ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                                         ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1                                           ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                       ; 142 (132)   ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 131 (131)    ; 9 (0)             ; 2 (1)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                                                         ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                                          ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 1 (1)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                                                                 ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                       ; 467 (11)    ; 450 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (11)      ; 0 (0)             ; 450 (0)          ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                                                                  ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                           ; 11 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 9 (0)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                                                        ; work         ;
;                   |cntr_gii:auto_generated|                                                                          ; 11 (11)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 9 (9)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_gii:auto_generated                                                                                                ; work         ;
;                |lpm_counter:read_pointer_counter|                                                                    ; 9 (0)       ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                                                                 ; work         ;
;                   |cntr_h6j:auto_generated|                                                                          ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_h6j:auto_generated                                                                                                                         ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                                          ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                                                       ; work         ;
;                   |cntr_jgi:auto_generated|                                                                          ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_jgi:auto_generated                                                                                                               ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                             ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                                                          ; work         ;
;                   |cntr_23j:auto_generated|                                                                          ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated                                                                                                                  ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                                    ; 19 (19)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 19 (19)          ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                                                                 ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                                     ; 388 (388)   ; 388 (388)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 388 (388)        ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                                                                  ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                                  ; 19 (19)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 19 (19)          ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                                                               ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                                  ; 30 (30)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 8 (8)            ; |DE0_Nano_top_level|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                                                             ; work         ;
+----------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                    ;
+---------------+----------+---------------+---------------+-----------------------+----------+----------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE     ;
+---------------+----------+---------------+---------------+-----------------------+----------+----------+
; DRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_BA[0]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_BA[1]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_CKE      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_CLK      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_CS_N     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[0]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_DQM[1]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_WE_N     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; GPIO_0_IN[0]  ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0_IN[1]  ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[0]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[1]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[2]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[7]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[24]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[25]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[26]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[27]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[28]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[29]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[30]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[32]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[0]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[1]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[2]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[3]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[4]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[5]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[6]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[7]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[8]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[9]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[10]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[11]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[12]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[13]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[14]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[15]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[16]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[17]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[18]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[19]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[20]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[21]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[22]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[23]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[24]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[25]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[26]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[27]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[28]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[29]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[30]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[31]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[32]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_1[33]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_DQ[0]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[1]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[2]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[3]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[4]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[5]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[6]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[7]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[8]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[9]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[10]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[11]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[12]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[13]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[14]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[15]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; GPIO_0[3]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[4]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[5]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[6]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[8]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[9]     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[10]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[11]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[12]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[13]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[14]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[15]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[16]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[17]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[18]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[19]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[20]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[21]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[22]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[23]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[31]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GPIO_0[33]    ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; CLOCK_50      ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; KEY_N[1]      ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; KEY_N[0]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
+---------------+----------+---------------+---------------+-----------------------+----------+----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                              ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; GPIO_0_IN[0]                                                                                                                                     ;                   ;         ;
; GPIO_0_IN[1]                                                                                                                                     ;                   ;         ;
; GPIO_0[0]                                                                                                                                        ;                   ;         ;
; GPIO_0[1]                                                                                                                                        ;                   ;         ;
; GPIO_0[2]                                                                                                                                        ;                   ;         ;
; GPIO_0[7]                                                                                                                                        ;                   ;         ;
; GPIO_0[24]                                                                                                                                       ;                   ;         ;
; GPIO_0[25]                                                                                                                                       ;                   ;         ;
; GPIO_0[26]                                                                                                                                       ;                   ;         ;
; GPIO_0[27]                                                                                                                                       ;                   ;         ;
; GPIO_0[28]                                                                                                                                       ;                   ;         ;
; GPIO_0[29]                                                                                                                                       ;                   ;         ;
; GPIO_0[30]                                                                                                                                       ;                   ;         ;
; GPIO_0[32]                                                                                                                                       ;                   ;         ;
; GPIO_1[0]                                                                                                                                        ;                   ;         ;
; GPIO_1[1]                                                                                                                                        ;                   ;         ;
; GPIO_1[2]                                                                                                                                        ;                   ;         ;
; GPIO_1[3]                                                                                                                                        ;                   ;         ;
; GPIO_1[4]                                                                                                                                        ;                   ;         ;
; GPIO_1[5]                                                                                                                                        ;                   ;         ;
; GPIO_1[6]                                                                                                                                        ;                   ;         ;
; GPIO_1[7]                                                                                                                                        ;                   ;         ;
; GPIO_1[8]                                                                                                                                        ;                   ;         ;
; GPIO_1[9]                                                                                                                                        ;                   ;         ;
; GPIO_1[10]                                                                                                                                       ;                   ;         ;
; GPIO_1[11]                                                                                                                                       ;                   ;         ;
; GPIO_1[12]                                                                                                                                       ;                   ;         ;
; GPIO_1[13]                                                                                                                                       ;                   ;         ;
; GPIO_1[14]                                                                                                                                       ;                   ;         ;
; GPIO_1[15]                                                                                                                                       ;                   ;         ;
; GPIO_1[16]                                                                                                                                       ;                   ;         ;
; GPIO_1[17]                                                                                                                                       ;                   ;         ;
; GPIO_1[18]                                                                                                                                       ;                   ;         ;
; GPIO_1[19]                                                                                                                                       ;                   ;         ;
; GPIO_1[20]                                                                                                                                       ;                   ;         ;
; GPIO_1[21]                                                                                                                                       ;                   ;         ;
; GPIO_1[22]                                                                                                                                       ;                   ;         ;
; GPIO_1[23]                                                                                                                                       ;                   ;         ;
; GPIO_1[24]                                                                                                                                       ;                   ;         ;
; GPIO_1[25]                                                                                                                                       ;                   ;         ;
; GPIO_1[26]                                                                                                                                       ;                   ;         ;
; GPIO_1[27]                                                                                                                                       ;                   ;         ;
; GPIO_1[28]                                                                                                                                       ;                   ;         ;
; GPIO_1[29]                                                                                                                                       ;                   ;         ;
; GPIO_1[30]                                                                                                                                       ;                   ;         ;
; GPIO_1[31]                                                                                                                                       ;                   ;         ;
; GPIO_1[32]                                                                                                                                       ;                   ;         ;
; GPIO_1[33]                                                                                                                                       ;                   ;         ;
; DRAM_DQ[0]                                                                                                                                       ;                   ;         ;
; DRAM_DQ[1]                                                                                                                                       ;                   ;         ;
; DRAM_DQ[2]                                                                                                                                       ;                   ;         ;
; DRAM_DQ[3]                                                                                                                                       ;                   ;         ;
; DRAM_DQ[4]                                                                                                                                       ;                   ;         ;
; DRAM_DQ[5]                                                                                                                                       ;                   ;         ;
; DRAM_DQ[6]                                                                                                                                       ;                   ;         ;
; DRAM_DQ[7]                                                                                                                                       ;                   ;         ;
; DRAM_DQ[8]                                                                                                                                       ;                   ;         ;
; DRAM_DQ[9]                                                                                                                                       ;                   ;         ;
; DRAM_DQ[10]                                                                                                                                      ;                   ;         ;
; DRAM_DQ[11]                                                                                                                                      ;                   ;         ;
; DRAM_DQ[12]                                                                                                                                      ;                   ;         ;
; DRAM_DQ[13]                                                                                                                                      ;                   ;         ;
; DRAM_DQ[14]                                                                                                                                      ;                   ;         ;
; DRAM_DQ[15]                                                                                                                                      ;                   ;         ;
; GPIO_0[3]                                                                                                                                        ;                   ;         ;
; GPIO_0[4]                                                                                                                                        ;                   ;         ;
; GPIO_0[5]                                                                                                                                        ;                   ;         ;
; GPIO_0[6]                                                                                                                                        ;                   ;         ;
; GPIO_0[8]                                                                                                                                        ;                   ;         ;
; GPIO_0[9]                                                                                                                                        ;                   ;         ;
; GPIO_0[10]                                                                                                                                       ;                   ;         ;
; GPIO_0[11]                                                                                                                                       ;                   ;         ;
; GPIO_0[12]                                                                                                                                       ;                   ;         ;
; GPIO_0[13]                                                                                                                                       ;                   ;         ;
; GPIO_0[14]                                                                                                                                       ;                   ;         ;
; GPIO_0[15]                                                                                                                                       ;                   ;         ;
; GPIO_0[16]                                                                                                                                       ;                   ;         ;
; GPIO_0[17]                                                                                                                                       ;                   ;         ;
; GPIO_0[18]                                                                                                                                       ;                   ;         ;
; GPIO_0[19]                                                                                                                                       ;                   ;         ;
; GPIO_0[20]                                                                                                                                       ;                   ;         ;
; GPIO_0[21]                                                                                                                                       ;                   ;         ;
; GPIO_0[22]                                                                                                                                       ;                   ;         ;
; GPIO_0[23]                                                                                                                                       ;                   ;         ;
; GPIO_0[31]                                                                                                                                       ;                   ;         ;
; GPIO_0[33]                                                                                                                                       ;                   ;         ;
; CLOCK_50                                                                                                                                         ;                   ;         ;
; KEY_N[1]                                                                                                                                         ;                   ;         ;
; KEY_N[0]                                                                                                                                         ;                   ;         ;
;      - full_sys:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; 0                 ; 6       ;
;      - full_sys:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]  ; 0                 ; 6       ;
;      - full_sys:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]  ; 0                 ; 6       ;
;      - full_sys:u0|altera_reset_controller:rst_controller_002|merged_reset~0                                                                     ; 0                 ; 6       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                            ; Location              ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                                                                                                                                        ; PIN_R8                ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; KEY_N[0]                                                                                                                                                                                                                                                                                                                                        ; PIN_J15               ; 4       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                    ; JTAG_X1_Y17_N0        ; 1963    ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                    ; JTAG_X1_Y17_N0        ; 25      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|LCD:lcd_sys_0|fifo:b2v_inst34|scfifo:scfifo_component|scfifo_l991:auto_generated|a_dpfifo_6e31:dpfifo|a_fefifo_3bf:fifo_state|_~2                                                                                                                                                                                                   ; LCCOMB_X27_Y26_N8     ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|LCD:lcd_sys_0|fifo:b2v_inst34|scfifo:scfifo_component|scfifo_l991:auto_generated|a_dpfifo_6e31:dpfifo|a_fefifo_3bf:fifo_state|valid_rreq                                                                                                                                                                                            ; LCCOMB_X27_Y26_N26    ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|LCD:lcd_sys_0|fifo:b2v_inst34|scfifo:scfifo_component|scfifo_l991:auto_generated|a_dpfifo_6e31:dpfifo|valid_wreq                                                                                                                                                                                                                    ; LCCOMB_X21_Y12_N0     ; 42      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|LCD:lcd_sys_0|master:b2v_inst|Selector5~4                                                                                                                                                                                                                                                                                           ; LCCOMB_X15_Y9_N8      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|LCD:lcd_sys_0|master:b2v_inst|Selector8~5                                                                                                                                                                                                                                                                                           ; LCCOMB_X15_Y9_N6      ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|LCD:lcd_sys_0|master:b2v_inst|current_buffer[0]                                                                                                                                                                                                                                                                                     ; FF_X19_Y15_N9         ; 63      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|LCD:lcd_sys_0|master:b2v_inst|state.OFFSET_STATE                                                                                                                                                                                                                                                                                    ; FF_X15_Y9_N19         ; 24      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|add_buf_0[0]~0                                                                                                                                                                                                                                                                                       ; LCCOMB_X27_Y19_N0     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|add_buf_1[0]~0                                                                                                                                                                                                                                                                                       ; LCCOMB_X27_Y19_N2     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|add_buf_2[0]~0                                                                                                                                                                                                                                                                                       ; LCCOMB_X27_Y19_N4     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|data_reg[30]~0                                                                                                                                                                                                                                                                                       ; LCCOMB_X27_Y19_N28    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|state.WAIT_STATE                                                                                                                                                                                                                                                                                     ; FF_X27_Y19_N31        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                       ; FF_X43_Y7_N1          ; 94      ; Async. clear               ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; full_sys:u0|altera_reset_controller:rst_controller_002|merged_reset~0                                                                                                                                                                                                                                                                           ; LCCOMB_X43_Y7_N28     ; 3       ; Async. clear               ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; full_sys:u0|altera_reset_controller:rst_controller_002|r_early_rst                                                                                                                                                                                                                                                                              ; FF_X38_Y22_N1         ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|altera_reset_controller:rst_controller_002|r_sync_rst                                                                                                                                                                                                                                                                               ; FF_X38_Y22_N17        ; 47      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|altera_reset_controller:rst_controller_002|r_sync_rst                                                                                                                                                                                                                                                                               ; FF_X38_Y22_N17        ; 1770    ; Async. clear, Async. load  ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; full_sys:u0|full_sys_altpll_0:altpll_0|full_sys_altpll_0_altpll_ubh2:sd1|wire_pll7_clk[0]                                                                                                                                                                                                                                                       ; PLL_4                 ; 5889    ; Clock                      ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:full_sys_jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                   ; LCCOMB_X18_Y16_N20    ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:full_sys_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                             ; LCCOMB_X17_Y18_N4     ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:full_sys_jtag_uart_0_alt_jtag_atlantic|wdata[2]~1                                                                                                                                                                                                                                ; LCCOMB_X17_Y17_N14    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:full_sys_jtag_uart_0_alt_jtag_atlantic|write_stalled~2                                                                                                                                                                                                                           ; LCCOMB_X17_Y17_N4     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|fifo_wr                                                                                                                                                                                                                                                                                            ; FF_X19_Y13_N11        ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|full_sys_jtag_uart_0_scfifo_r:the_full_sys_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                                           ; LCCOMB_X21_Y16_N2     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|full_sys_jtag_uart_0_scfifo_w:the_full_sys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                           ; LCCOMB_X18_Y16_N16    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|ien_AE~0                                                                                                                                                                                                                                                                                           ; LCCOMB_X19_Y14_N20    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|rd_wfifo                                                                                                                                                                                                                                                                                           ; LCCOMB_X18_Y16_N24    ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|read_0                                                                                                                                                                                                                                                                                             ; FF_X19_Y14_N19        ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|rvalid~0                                                                                                                                                                                                                                                                                           ; LCCOMB_X21_Y16_N22    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|wr_rfifo                                                                                                                                                                                                                                                                                           ; LCCOMB_X21_Y16_N28    ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_qsys_0_jtag_debug_module_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                      ; LCCOMB_X21_Y10_N10    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rdata_fifo|internal_out_ready~0                                                                                                                                                                                                      ; LCCOMB_X14_Y12_N26    ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rdata_fifo|mem~208                                                                                                                                                                                                                   ; LCCOMB_X10_Y12_N22    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rdata_fifo|mem~209                                                                                                                                                                                                                   ; LCCOMB_X10_Y12_N0     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rdata_fifo|mem~210                                                                                                                                                                                                                   ; LCCOMB_X10_Y12_N2     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rdata_fifo|mem~211                                                                                                                                                                                                                   ; LCCOMB_X10_Y12_N20    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rdata_fifo|mem~212                                                                                                                                                                                                                   ; LCCOMB_X10_Y12_N14    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rdata_fifo|mem~213                                                                                                                                                                                                                   ; LCCOMB_X10_Y12_N24    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rdata_fifo|mem~214                                                                                                                                                                                                                   ; LCCOMB_X10_Y12_N26    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rdata_fifo|mem~215                                                                                                                                                                                                                   ; LCCOMB_X10_Y12_N4     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rdata_fifo|write                                                                                                                                                                                                                     ; LCCOMB_X10_Y12_N28    ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rsp_fifo|always0~2                                                                                                                                                                                                                   ; LCCOMB_X14_Y18_N22    ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rsp_fifo|always1~0                                                                                                                                                                                                                   ; LCCOMB_X14_Y20_N8     ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rsp_fifo|always2~0                                                                                                                                                                                                                   ; LCCOMB_X14_Y23_N10    ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rsp_fifo|always3~0                                                                                                                                                                                                                   ; LCCOMB_X14_Y23_N22    ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rsp_fifo|always4~0                                                                                                                                                                                                                   ; LCCOMB_X14_Y20_N24    ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rsp_fifo|always5~0                                                                                                                                                                                                                   ; LCCOMB_X14_Y20_N26    ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rsp_fifo|always6~0                                                                                                                                                                                                                   ; LCCOMB_X14_Y20_N20    ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                 ; FF_X14_Y20_N17        ; 26      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rsp_fifo|mem_used[6]~3                                                                                                                                                                                                               ; LCCOMB_X14_Y20_N14    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rsp_fifo|read~0                                                                                                                                                                                                                      ; LCCOMB_X14_Y18_N16    ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                     ; LCCOMB_X14_Y10_N28    ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                      ; LCCOMB_X10_Y9_N0      ; 76      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:lcd_sys_0_avalon_master_translator|address_register[17]~74                                                                                                                                                                                             ; LCCOMB_X14_Y9_N14     ; 24      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:lcd_sys_0_avalon_master_translator|always2~0                                                                                                                                                                                                           ; LCCOMB_X14_Y9_N26     ; 67      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_controller_0_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[9]~13                                                                                                                                                ; LCCOMB_X15_Y21_N6     ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_controller_0_s1_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~5                                                                                                                                                                 ; LCCOMB_X15_Y21_N2     ; 20      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_qsys_0_instruction_master_limiter|pending_response_count[3]~8                                                                                                                                                                                      ; LCCOMB_X20_Y10_N26    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_qsys_0_instruction_master_limiter|save_dest_id~0                                                                                                                                                                                                   ; LCCOMB_X20_Y6_N12     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:nios2_qsys_0_data_master_to_sdram_controller_0_s1_cmd_width_adapter|address_reg[1]~0                                                                                                                                                                       ; LCCOMB_X12_Y10_N16    ; 49      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:nios2_qsys_0_data_master_to_sdram_controller_0_s1_cmd_width_adapter|use_reg                                                                                                                                                                                ; FF_X15_Y10_N9         ; 73      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:nios2_qsys_0_instruction_master_to_sdram_controller_0_s1_cmd_width_adapter|byte_cnt_reg[1]~14                                                                                                                                                              ; LCCOMB_X14_Y10_N2     ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:nios2_qsys_0_instruction_master_to_sdram_controller_0_s1_cmd_width_adapter|use_reg                                                                                                                                                                         ; FF_X14_Y10_N27        ; 39      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|full_sys_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                          ; LCCOMB_X12_Y10_N28    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|full_sys_mm_interconnect_0_cmd_mux:cmd_mux|saved_grant[1]                                                                                                                                                                                                                              ; FF_X12_Y10_N17        ; 57      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|full_sys_mm_interconnect_0_cmd_mux:cmd_mux|update_grant~0                                                                                                                                                                                                                              ; LCCOMB_X15_Y10_N14    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|full_sys_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                  ; LCCOMB_X24_Y10_N26    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|full_sys_mm_interconnect_0_cmd_mux_001:cmd_mux_001|update_grant~1                                                                                                                                                                                                                      ; LCCOMB_X25_Y10_N22    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|full_sys_mm_interconnect_0_rsp_demux:rsp_demux|src1_valid~0                                                                                                                                                                                                                            ; LCCOMB_X15_Y16_N6     ; 35      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|full_sys_mm_interconnect_0_rsp_demux:rsp_demux|src2_valid~2                                                                                                                                                                                                                            ; LCCOMB_X14_Y12_N0     ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|Add12~5                                                                                                                                                                                                                                                                                          ; LCCOMB_X28_Y15_N20    ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|D_ic_fill_starting~1                                                                                                                                                                                                                                                                             ; LCCOMB_X24_Y7_N16     ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|D_src1_hazard_M                                                                                                                                                                                                                                                                                  ; LCCOMB_X30_Y7_N10     ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|D_src2_hazard_M                                                                                                                                                                                                                                                                                  ; LCCOMB_X31_Y7_N24     ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|E_iw[4]                                                                                                                                                                                                                                                                                          ; FF_X31_Y9_N11         ; 47      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|Equal182~0                                                                                                                                                                                                                                                                                       ; LCCOMB_X30_Y12_N14    ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|Equal2~0                                                                                                                                                                                                                                                                                         ; LCCOMB_X24_Y9_N2      ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_ld_align_sh8                                                                                                                                                                                                                                                                                   ; LCCOMB_X24_Y9_N12     ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_stall                                                                                                                                                                                                                                                                                      ; FF_X34_Y9_N5          ; 71      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_stall_d3                                                                                                                                                                                                                                                                                   ; FF_X34_Y9_N9          ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_rot_pass0                                                                                                                                                                                                                                                                                      ; FF_X28_Y15_N3         ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_rot_pass1                                                                                                                                                                                                                                                                                      ; FF_X28_Y15_N15        ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_rot_pass2                                                                                                                                                                                                                                                                                      ; FF_X28_Y15_N27        ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_rot_pass3                                                                                                                                                                                                                                                                                      ; FF_X28_Y15_N31        ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_status_reg_pie~0                                                                                                                                                                                                                                                                               ; LCCOMB_X23_Y10_N2     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_wr_dst_reg                                                                                                                                                                                                                                                                                     ; FF_X29_Y7_N7          ; 5       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|W_stall                                                                                                                                                                                                                                                                                          ; LCCOMB_X23_Y10_N14    ; 555     ; Clock enable, Read enable  ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_ic_data_module:full_sys_nios2_qsys_0_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a0~0                                                                                                                                                       ; LCCOMB_X23_Y10_N24    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|address[8]                                                                                                                                                                                                                   ; FF_X30_Y4_N1          ; 36      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|full_sys_nios2_qsys_0_jtag_debug_module_sysclk:the_full_sys_nios2_qsys_0_jtag_debug_module_sysclk|jxuir                  ; FF_X44_Y10_N19        ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|full_sys_nios2_qsys_0_jtag_debug_module_sysclk:the_full_sys_nios2_qsys_0_jtag_debug_module_sysclk|take_action_break_a~0  ; LCCOMB_X43_Y8_N26     ; 46      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|full_sys_nios2_qsys_0_jtag_debug_module_sysclk:the_full_sys_nios2_qsys_0_jtag_debug_module_sysclk|take_action_ocimem_a   ; LCCOMB_X43_Y7_N4      ; 15      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|full_sys_nios2_qsys_0_jtag_debug_module_sysclk:the_full_sys_nios2_qsys_0_jtag_debug_module_sysclk|take_action_ocimem_a~0 ; LCCOMB_X43_Y8_N16     ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|full_sys_nios2_qsys_0_jtag_debug_module_sysclk:the_full_sys_nios2_qsys_0_jtag_debug_module_sysclk|take_action_ocimem_b   ; LCCOMB_X43_Y8_N20     ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|full_sys_nios2_qsys_0_jtag_debug_module_sysclk:the_full_sys_nios2_qsys_0_jtag_debug_module_sysclk|update_jdo_strobe      ; FF_X44_Y10_N25        ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|full_sys_nios2_qsys_0_jtag_debug_module_tck:the_full_sys_nios2_qsys_0_jtag_debug_module_tck|sr[30]~21                    ; LCCOMB_X45_Y9_N18     ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|full_sys_nios2_qsys_0_jtag_debug_module_tck:the_full_sys_nios2_qsys_0_jtag_debug_module_tck|sr[4]~15                     ; LCCOMB_X39_Y23_N28    ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:full_sys_nios2_qsys_0_jtag_debug_module_phy|virtual_state_sdr~0                                   ; LCCOMB_X39_Y23_N26    ; 40      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:full_sys_nios2_qsys_0_jtag_debug_module_phy|virtual_state_uir~0                                   ; LCCOMB_X44_Y10_N28    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_nios2_avalon_reg:the_full_sys_nios2_qsys_0_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                            ; LCCOMB_X38_Y7_N14     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_nios2_oci_break:the_full_sys_nios2_qsys_0_nios2_oci_break|always5~2                                                                                                                                    ; LCCOMB_X39_Y9_N30     ; 26      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_nios2_oci_break:the_full_sys_nios2_qsys_0_nios2_oci_break|always6~0                                                                                                                                    ; LCCOMB_X39_Y9_N0      ; 26      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_nios2_oci_break:the_full_sys_nios2_qsys_0_nios2_oci_break|dbrk0[25]~0                                                                                                                                  ; LCCOMB_X43_Y9_N22     ; 26      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_nios2_oci_break:the_full_sys_nios2_qsys_0_nios2_oci_break|dbrk0[63]~2                                                                                                                                  ; LCCOMB_X43_Y9_N24     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_nios2_oci_break:the_full_sys_nios2_qsys_0_nios2_oci_break|dbrk0[69]~1                                                                                                                                  ; LCCOMB_X43_Y9_N30     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_nios2_oci_break:the_full_sys_nios2_qsys_0_nios2_oci_break|dbrk1[25]~0                                                                                                                                  ; LCCOMB_X43_Y9_N2      ; 26      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_nios2_oci_break:the_full_sys_nios2_qsys_0_nios2_oci_break|dbrk1[32]~1                                                                                                                                  ; LCCOMB_X43_Y9_N28     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_nios2_oci_break:the_full_sys_nios2_qsys_0_nios2_oci_break|dbrk1[69]~2                                                                                                                                  ; LCCOMB_X43_Y9_N0      ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_nios2_oci_break:the_full_sys_nios2_qsys_0_nios2_oci_break|xbrk_ctrl0[0]~1                                                                                                                              ; LCCOMB_X39_Y11_N22    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_nios2_oci_break:the_full_sys_nios2_qsys_0_nios2_oci_break|xbrk_ctrl1[0]~1                                                                                                                              ; LCCOMB_X43_Y9_N26     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_nios2_ocimem:the_full_sys_nios2_qsys_0_nios2_ocimem|MonDReg[0]~14                                                                                                                                      ; LCCOMB_X43_Y8_N30     ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_nios2_ocimem:the_full_sys_nios2_qsys_0_nios2_ocimem|MonDReg[8]~21                                                                                                                                      ; LCCOMB_X43_Y8_N28     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_nios2_ocimem:the_full_sys_nios2_qsys_0_nios2_ocimem|ociram_wr_en~1                                                                                                                                     ; LCCOMB_X43_Y7_N8      ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|i_readdatavalid_d1                                                                                                                                                                                                                                                                               ; FF_X17_Y13_N11        ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|ic_fill_ap_cnt[0]~2                                                                                                                                                                                                                                                                              ; LCCOMB_X24_Y7_N10     ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                                                           ; LCCOMB_X24_Y6_N30     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                            ; LCCOMB_X23_Y6_N26     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                                                                                                                      ; LCCOMB_X23_Y6_N2      ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|ic_tag_wraddress[5]~5                                                                                                                                                                                                                                                                            ; LCCOMB_X25_Y6_N14     ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|ic_tag_wren                                                                                                                                                                                                                                                                                      ; LCCOMB_X23_Y6_N24     ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|Selector27~5                                                                                                                                                                                                                                                                         ; LCCOMB_X5_Y11_N10     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|Selector34~2                                                                                                                                                                                                                                                                         ; LCCOMB_X4_Y10_N24     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|Selector92~0                                                                                                                                                                                                                                                                         ; LCCOMB_X4_Y10_N18     ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|WideOr16~0                                                                                                                                                                                                                                                                           ; LCCOMB_X3_Y6_N30      ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|active_rnw~2                                                                                                                                                                                                                                                                         ; LCCOMB_X4_Y10_N14     ; 43      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|full_sys_sdram_controller_0_input_efifo_module:the_full_sys_sdram_controller_0_input_efifo_module|entry_0[42]~0                                                                                                                                                                      ; LCCOMB_X6_Y10_N20     ; 43      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|full_sys_sdram_controller_0_input_efifo_module:the_full_sys_sdram_controller_0_input_efifo_module|entry_1[42]~0                                                                                                                                                                      ; LCCOMB_X6_Y10_N10     ; 43      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_state.000000010                                                                                                                                                                                                                                                                    ; FF_X4_Y10_N21         ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_state.000010000                                                                                                                                                                                                                                                                    ; FF_X5_Y11_N27         ; 44      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_state.001000000                                                                                                                                                                                                                                                                    ; FF_X4_Y10_N31         ; 19      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X0_Y23_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_1                                                                                                                                                                                                                                                                      ; DDIOOECELL_X0_Y23_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_10                                                                                                                                                                                                                                                                     ; DDIOOECELL_X1_Y0_N5   ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_11                                                                                                                                                                                                                                                                     ; DDIOOECELL_X1_Y0_N12  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_12                                                                                                                                                                                                                                                                     ; DDIOOECELL_X14_Y0_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_13                                                                                                                                                                                                                                                                     ; DDIOOECELL_X1_Y0_N19  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_14                                                                                                                                                                                                                                                                     ; DDIOOECELL_X1_Y0_N26  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_15                                                                                                                                                                                                                                                                     ; DDIOOECELL_X0_Y12_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_2                                                                                                                                                                                                                                                                      ; DDIOOECELL_X18_Y0_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_3                                                                                                                                                                                                                                                                      ; DDIOOECELL_X0_Y7_N12  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_4                                                                                                                                                                                                                                                                      ; DDIOOECELL_X0_Y12_N5  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_5                                                                                                                                                                                                                                                                      ; DDIOOECELL_X0_Y15_N5  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_6                                                                                                                                                                                                                                                                      ; DDIOOECELL_X0_Y15_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_7                                                                                                                                                                                                                                                                      ; DDIOOECELL_X16_Y0_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_8                                                                                                                                                                                                                                                                      ; DDIOOECELL_X5_Y0_N19  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|oe~_Duplicate_9                                                                                                                                                                                                                                                                      ; DDIOOECELL_X3_Y0_N5   ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                                                                                                               ; FF_X37_Y25_N31        ; 84      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                                                                                                                                    ; LCCOMB_X40_Y24_N16    ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                                                                                                                                      ; LCCOMB_X40_Y24_N8     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                                                                                                                                    ; LCCOMB_X37_Y26_N6     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~2                                                                                                                       ; LCCOMB_X39_Y23_N4     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~7                                                                                                                                       ; LCCOMB_X37_Y27_N2     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]~10                                                                                                                                      ; LCCOMB_X37_Y27_N20    ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][4]                                                                                                                                         ; FF_X37_Y28_N29        ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][7]                                                                                                                                         ; FF_X39_Y28_N15        ; 26      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]~8                                                                                                                                         ; LCCOMB_X38_Y25_N24    ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]~10                                                                                                                         ; LCCOMB_X41_Y24_N30    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]~19                                                                                                                         ; LCCOMB_X41_Y24_N26    ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~10                                                                                                                                           ; LCCOMB_X37_Y25_N18    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~5                                                                                                                                ; LCCOMB_X39_Y23_N14    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]~9                                                                                                                                ; LCCOMB_X39_Y28_N0     ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~19                                                                                                                 ; LCCOMB_X20_Y31_N8     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5]~20                                                                                                            ; LCCOMB_X19_Y31_N0     ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5]~23                                                                                                            ; LCCOMB_X20_Y31_N18    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                    ; FF_X37_Y25_N1         ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                   ; FF_X37_Y25_N27        ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                    ; FF_X38_Y25_N31        ; 53      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                    ; FF_X38_Y25_N9         ; 57      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                    ; FF_X38_Y25_N29        ; 18      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                                                                                                                             ; LCCOMB_X37_Y25_N4     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                                                                                   ; FF_X37_Y24_N9         ; 49      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|sldfabric_ident_writedata[0]~0                                                                                                                                                                                                     ; LCCOMB_X39_Y23_N2     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[0]~1                                                                                                           ; LCCOMB_X45_Y28_N22    ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[1]~0                                                                                                           ; LCCOMB_X45_Y28_N8     ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                                                         ; FF_X43_Y28_N23        ; 25      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                                        ; LCCOMB_X44_Y28_N26    ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                                                                         ; LCCOMB_X40_Y28_N28    ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                                                                         ; LCCOMB_X40_Y28_N22    ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                           ; FF_X36_Y28_N17        ; 1670    ; Async. clear               ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[11]~1                                                                                                                                                                                  ; LCCOMB_X39_Y27_N18    ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                                                                      ; LCCOMB_X44_Y28_N24    ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                       ; LCCOMB_X44_Y28_N22    ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~1                                                                                                                                           ; LCCOMB_X43_Y26_N4     ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                 ; LCCOMB_X32_Y27_N8     ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_gii:auto_generated|counter_reg_bit[8]~0                                             ; LCCOMB_X35_Y27_N28    ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_jgi:auto_generated|counter_reg_bit[4]~0                                                            ; LCCOMB_X43_Y26_N28    ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated|counter_reg_bit[0]~0                                                               ; LCCOMB_X43_Y29_N2     ; 1       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                       ; LCCOMB_X35_Y27_N30    ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]~8                                                                                                                                                                                                  ; LCCOMB_X39_Y25_N12    ; 4       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]~9                                                                                                                                                                                                  ; LCCOMB_X39_Y25_N18    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~5                                                                                                                                                                                             ; LCCOMB_X39_Y25_N20    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~1                                                                                                                                                                                                               ; LCCOMB_X41_Y28_N26    ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[0]~35                                                                                                                                                                                                               ; LCCOMB_X39_Y27_N26    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~1                                                                                                                                                                                                          ; LCCOMB_X40_Y28_N12    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                   ; LCCOMB_X40_Y28_N2     ; 1187    ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                      ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                              ; JTAG_X1_Y17_N0    ; 1963    ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; full_sys:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; FF_X43_Y7_N1      ; 94      ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; full_sys:u0|altera_reset_controller:rst_controller_002|merged_reset~0                                                                     ; LCCOMB_X43_Y7_N28 ; 3       ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; full_sys:u0|altera_reset_controller:rst_controller_002|r_sync_rst                                                                         ; FF_X38_Y22_N17    ; 1770    ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; full_sys:u0|full_sys_altpll_0:altpll_0|full_sys_altpll_0_altpll_ubh2:sd1|wire_pll7_clk[0]                                                 ; PLL_4             ; 5889    ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; full_sys:u0|full_sys_altpll_0:altpll_0|full_sys_altpll_0_altpll_ubh2:sd1|wire_pll7_clk[1]                                                 ; PLL_4             ; 1       ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                     ; FF_X36_Y28_N17    ; 1670    ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                                                             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                                                              ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                     ; 1187    ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|W_stall                                                                                                                                                                                                                                                                                            ; 555     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load~1                                                                                                                                     ; 389     ;
; QIC_SIGNALTAP_GND                                                                                                                                                                                                                                                                                                                                 ; 326     ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|E_ctrl_src2_choose_imm                                                                                                                                                                                                                                                                             ; 96      ;
; full_sys:u0|LCD:lcd_sys_0|master:b2v_inst|current_buffer[1]                                                                                                                                                                                                                                                                                       ; 86      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                                                                                                                 ; 84      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg                                                                                                                            ; 78      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                        ; 76      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:nios2_qsys_0_data_master_to_sdram_controller_0_s1_cmd_width_adapter|use_reg                                                                                                                                                                                  ; 73      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_stall                                                                                                                                                                                                                                                                                        ; 71      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_controller_0_s1_agent|altera_merlin_burst_uncompressor:uncompressor|source_addr[1]~0                                                                                                                                                                     ; 69      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:lcd_sys_0_avalon_master_translator|always2~0                                                                                                                                                                                                             ; 67      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|E_src2_hazard_M                                                                                                                                                                                                                                                                                    ; 66      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_nios2_oci_dbrk:the_full_sys_nios2_qsys_0_nios2_oci_dbrk|cpu_d_write                                                                                                                                      ; 65      ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|state.LCD_CONTROL                                                                                                                                                                                                                                                                                      ; 63      ;
; full_sys:u0|LCD:lcd_sys_0|master:b2v_inst|current_buffer[0]                                                                                                                                                                                                                                                                                       ; 63      ;
; full_sys:u0|LCD:lcd_sys_0|master:b2v_inst|state.BUS_REQ                                                                                                                                                                                                                                                                                           ; 60      ;
; full_sys:u0|LCD:lcd_sys_0|fifo:b2v_inst34|scfifo:scfifo_component|scfifo_l991:auto_generated|a_dpfifo_6e31:dpfifo|valid_wreq                                                                                                                                                                                                                      ; 58      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                      ; 57      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|full_sys_mm_interconnect_0_cmd_mux:cmd_mux|saved_grant[1]                                                                                                                                                                                                                                ; 57      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|full_sys_mm_interconnect_0_cmd_mux_001:cmd_mux_001|saved_grant[0]                                                                                                                                                                                                                        ; 54      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                      ; 53      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_0_s1_to_nios2_qsys_0_data_master_rsp_width_adapter|always10~1                                                                                                                                                                               ; 52      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                                                                                     ; 49      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:nios2_qsys_0_data_master_to_sdram_controller_0_s1_cmd_width_adapter|address_reg[1]~0                                                                                                                                                                         ; 49      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rdata_fifo|mem_rd_ptr[1]~1                                                                                                                                                                                                             ; 49      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rdata_fifo|mem_rd_ptr[0]~0                                                                                                                                                                                                             ; 49      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|source0_data[64]~0                                                                                                                       ; 49      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|E_src1_hazard_M                                                                                                                                                                                                                                                                                    ; 48      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_wr_data_unfiltered[25]~1                                                                                                                                                                                                                                                                         ; 48      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_wr_data_unfiltered[25]~0                                                                                                                                                                                                                                                                         ; 48      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                                                           ; 47      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_nios2_ocimem:the_full_sys_nios2_qsys_0_nios2_ocimem|jtag_ram_access                                                                                                                                      ; 47      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|E_iw[4]                                                                                                                                                                                                                                                                                            ; 47      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|full_sys_nios2_qsys_0_jtag_debug_module_sysclk:the_full_sys_nios2_qsys_0_jtag_debug_module_sysclk|take_action_break_a~0    ; 46      ;
; full_sys:u0|altera_reset_controller:rst_controller_002|r_sync_rst                                                                                                                                                                                                                                                                                 ; 46      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][1]                                                                                                                                           ; 44      ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|full_sys_sdram_controller_0_input_efifo_module:the_full_sys_sdram_controller_0_input_efifo_module|rd_address                                                                                                                                                                           ; 44      ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_state.000010000                                                                                                                                                                                                                                                                      ; 44      ;
; sld_signaltap:auto_signaltap_0|~GND                                                                                                                                                                                                                                                                                                               ; 43      ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|full_sys_sdram_controller_0_input_efifo_module:the_full_sys_sdram_controller_0_input_efifo_module|entry_0[42]~0                                                                                                                                                                        ; 43      ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|full_sys_sdram_controller_0_input_efifo_module:the_full_sys_sdram_controller_0_input_efifo_module|entry_1[42]~0                                                                                                                                                                        ; 43      ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|active_rnw~2                                                                                                                                                                                                                                                                           ; 43      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|full_sys_mm_interconnect_0_cmd_mux:cmd_mux|saved_grant[0]                                                                                                                                                                                                                                ; 42      ;
; full_sys:u0|LCD:lcd_sys_0|master:b2v_inst|state.RCV_DATA                                                                                                                                                                                                                                                                                          ; 42      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|D_iw[21]                                                                                                                                                                                                                                                                                           ; 40      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:full_sys_nios2_qsys_0_jtag_debug_module_phy|virtual_state_sdr~0                                     ; 40      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|full_sys_nios2_qsys_0_jtag_debug_module_sysclk:the_full_sys_nios2_qsys_0_jtag_debug_module_sysclk|update_jdo_strobe        ; 39      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|F_kill~2                                                                                                                                                                                                                                                                                           ; 39      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_burstwrap_reg[2]                                                                                                                      ; 39      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:nios2_qsys_0_instruction_master_to_sdram_controller_0_s1_cmd_width_adapter|use_reg                                                                                                                                                                           ; 39      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_pipe_flush_waddr[1]~1                                                                                                                                                                                                                                                                            ; 36      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_pipe_flush_waddr[1]~0                                                                                                                                                                                                                                                                            ; 36      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|F_ic_data_rd_addr_nxt[1]~0                                                                                                                                                                                                                                                                         ; 36      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|address[8]                                                                                                                                                                                                                     ; 36      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|D_iw[2]                                                                                                                                                                                                                                                                                            ; 36      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|full_sys_mm_interconnect_0_rsp_demux:rsp_demux|src1_valid~0                                                                                                                                                                                                                              ; 35      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|full_sys_nios2_qsys_0_jtag_debug_module_sysclk:the_full_sys_nios2_qsys_0_jtag_debug_module_sysclk|take_action_ocimem_b     ; 34      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|full_sys_mm_interconnect_0_rsp_demux_001:rsp_demux_001|src1_valid~0                                                                                                                                                                                                                      ; 34      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|full_sys_mm_interconnect_0_cmd_mux:cmd_mux|saved_grant[2]                                                                                                                                                                                                                                ; 34      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_0_s1_to_nios2_qsys_0_data_master_rsp_width_adapter|always10~0                                                                                                                                                                               ; 34      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|full_sys_mm_interconnect_0_rsp_demux_001:rsp_demux_001|src0_valid~0                                                                                                                                                                                                                      ; 34      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|E_ctrl_logic                                                                                                                                                                                                                                                                                       ; 34      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|E_ctrl_alu_subtract                                                                                                                                                                                                                                                                                ; 34      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|E_compare_op[0]                                                                                                                                                                                                                                                                                    ; 33      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|E_compare_op[1]                                                                                                                                                                                                                                                                                    ; 33      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[0]~35                                                                                                                                                                                                                 ; 32      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                                                                           ; 32      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                                                                           ; 32      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_nios2_avalon_reg:the_full_sys_nios2_qsys_0_nios2_avalon_reg|Equal1~0                                                                                                                                     ; 32      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_nios2_oci_break:the_full_sys_nios2_qsys_0_nios2_oci_break|dbrk1[32]~1                                                                                                                                    ; 32      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_nios2_oci_break:the_full_sys_nios2_qsys_0_nios2_oci_break|dbrk0[63]~2                                                                                                                                    ; 32      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_nios2_ocimem:the_full_sys_nios2_qsys_0_nios2_ocimem|jtag_ram_rd_d1                                                                                                                                       ; 32      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|full_sys_nios2_qsys_0_jtag_debug_module_sysclk:the_full_sys_nios2_qsys_0_jtag_debug_module_sysclk|jdo[32]                  ; 32      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|D_iw[16]~0                                                                                                                                                                                                                                                                                         ; 32      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:lcd_sys_0_avalon_master_translator|internal_begintransfer                                                                                                                                                                                                ; 32      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|D_src1_hazard_M                                                                                                                                                                                                                                                                                    ; 32      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|D_src1_hazard_W                                                                                                                                                                                                                                                                                    ; 32      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_stall_d3                                                                                                                                                                                                                                                                                     ; 32      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_rot_rn[4]                                                                                                                                                                                                                                                                                        ; 32      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_rot_rn[3]                                                                                                                                                                                                                                                                                        ; 32      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_rot_fill_bit                                                                                                                                                                                                                                                                                     ; 32      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|D_src2_hazard_M                                                                                                                                                                                                                                                                                    ; 32      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|D_src2_hazard_W                                                                                                                                                                                                                                                                                    ; 32      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|E_alu_result~0                                                                                                                                                                                                                                                                                     ; 32      ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|add_buf_0[0]~0                                                                                                                                                                                                                                                                                         ; 32      ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|data_reg[30]~0                                                                                                                                                                                                                                                                                         ; 32      ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_state.000000010                                                                                                                                                                                                                                                                      ; 32      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|Add12~5                                                                                                                                                                                                                                                                                            ; 32      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|Add12~3                                                                                                                                                                                                                                                                                            ; 32      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|Add12~1                                                                                                                                                                                                                                                                                            ; 32      ;
; ~GND                                                                                                                                                                                                                                                                                                                                              ; 31      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_nios2_avalon_reg:the_full_sys_nios2_qsys_0_nios2_avalon_reg|oci_ienable[20]                                                                                                                              ; 31      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:nios2_qsys_0_instruction_master_to_sdram_controller_0_s1_cmd_width_adapter|byte_cnt_reg[1]~14                                                                                                                                                                ; 31      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                       ; 31      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|D_iw[5]                                                                                                                                                                                                                                                                                            ; 31      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rsp_fifo|mem_used[7]                                                                                                                                                                                                                   ; 31      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_nios2_ocimem:the_full_sys_nios2_qsys_0_nios2_ocimem|MonDReg[0]~14                                                                                                                                        ; 30      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|D_iw[12]                                                                                                                                                                                                                                                                                           ; 30      ;
; full_sys:u0|LCD:lcd_sys_0|controller:b2v_inst5|state.PIPE                                                                                                                                                                                                                                                                                         ; 30      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|D_ic_fill_starting~1                                                                                                                                                                                                                                                                               ; 29      ;
; full_sys:u0|LCD:lcd_sys_0|fifo:b2v_inst34|scfifo:scfifo_component|scfifo_l991:auto_generated|a_dpfifo_6e31:dpfifo|a_fefifo_3bf:fifo_state|valid_rreq                                                                                                                                                                                              ; 29      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][4]                                                                                                                                           ; 28      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|E_ctrl_break                                                                                                                                                                                                                                                                                       ; 28      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|cdr~0                                                                                                                                                                                                                                 ; 27      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                                                                                                                                         ; 27      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]                                                                                                                                           ; 27      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                                                                                      ; 27      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|E_ctrl_crst                                                                                                                                                                                                                                                                                        ; 27      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|full_sys_nios2_qsys_0_jtag_debug_module_sysclk:the_full_sys_nios2_qsys_0_jtag_debug_module_sysclk|take_no_action_break_a~0 ; 27      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:lcd_sys_0_avalon_slave_0_translator|read_latency_shift_reg[0]                                                                                                                                                                                             ; 27      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                        ; 27      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][7]                                                                                                                                           ; 26      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_nios2_oci_break:the_full_sys_nios2_qsys_0_nios2_oci_break|dbrk1[25]~0                                                                                                                                    ; 26      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_nios2_oci_break:the_full_sys_nios2_qsys_0_nios2_oci_break|dbrk0[25]~0                                                                                                                                    ; 26      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_nios2_oci_break:the_full_sys_nios2_qsys_0_nios2_oci_break|always5~2                                                                                                                                      ; 26      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_nios2_oci_break:the_full_sys_nios2_qsys_0_nios2_oci_break|always6~0                                                                                                                                      ; 26      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rsp_fifo|mem_used[4]                                                                                                                                                                                                                   ; 26      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|E_ctrl_exception                                                                                                                                                                                                                                                                                   ; 26      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rsp_fifo|mem_used[3]                                                                                                                                                                                                                   ; 26      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rsp_fifo|mem_used[5]                                                                                                                                                                                                                   ; 26      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rsp_fifo|mem_used[2]                                                                                                                                                                                                                   ; 26      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rsp_fifo|mem_used[6]                                                                                                                                                                                                                   ; 26      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|D_iw[11]                                                                                                                                                                                                                                                                                           ; 26      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                   ; 26      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                      ; 25      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_nios2_oci_break:the_full_sys_nios2_qsys_0_nios2_oci_break|break_readreg~7                                                                                                                                ; 25      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|E_ctrl_br_cond_nxt~1                                                                                                                                                                                                                                                                               ; 25      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rsp_fifo|read~0                                                                                                                                                                                                                        ; 25      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|E_ctrl_retaddr                                                                                                                                                                                                                                                                                     ; 25      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[8]                                                                                                                                                                                                       ; 24      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[7]                                                                                                                                                                                                       ; 24      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[6]                                                                                                                                                                                                       ; 24      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[5]                                                                                                                                                                                                       ; 24      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[4]                                                                                                                                                                                                       ; 24      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[3]                                                                                                                                                                                                       ; 24      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[2]                                                                                                                                                                                                       ; 24      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[1]                                                                                                                                                                                                       ; 24      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[0]                                                                                                                                                                                                       ; 24      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                                          ; 24      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:lcd_sys_0_avalon_master_translator|address_register[17]~74                                                                                                                                                                                               ; 24      ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|add_buf_2[0]~0                                                                                                                                                                                                                                                                                         ; 24      ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|add_buf_1[0]~0                                                                                                                                                                                                                                                                                         ; 24      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|D_iw[14]                                                                                                                                                                                                                                                                                           ; 24      ;
; full_sys:u0|LCD:lcd_sys_0|master:b2v_inst|state.OFFSET_STATE                                                                                                                                                                                                                                                                                      ; 24      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_ready_hold                                                                                                                            ; 24      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_h6j:auto_generated|counter_reg_bit[8]                                                                          ; 23      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_h6j:auto_generated|counter_reg_bit[7]                                                                          ; 23      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_h6j:auto_generated|counter_reg_bit[6]                                                                          ; 23      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_h6j:auto_generated|counter_reg_bit[5]                                                                          ; 23      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_h6j:auto_generated|counter_reg_bit[4]                                                                          ; 23      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_h6j:auto_generated|counter_reg_bit[3]                                                                          ; 23      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_h6j:auto_generated|counter_reg_bit[2]                                                                          ; 23      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_h6j:auto_generated|counter_reg_bit[1]                                                                          ; 23      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_h6j:auto_generated|counter_reg_bit[0]                                                                          ; 23      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rsp_fifo|always0~2                                                                                                                                                                                                                     ; 23      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rsp_fifo|always6~0                                                                                                                                                                                                                     ; 23      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rsp_fifo|always5~0                                                                                                                                                                                                                     ; 23      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rsp_fifo|always4~0                                                                                                                                                                                                                     ; 23      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rsp_fifo|always3~0                                                                                                                                                                                                                     ; 23      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rsp_fifo|always2~0                                                                                                                                                                                                                     ; 23      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rsp_fifo|always1~0                                                                                                                                                                                                                     ; 23      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|D_iw[16]                                                                                                                                                                                                                                                                                           ; 23      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|E_iw[3]                                                                                                                                                                                                                                                                                            ; 23      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr                                                                                                                                                                                                                                   ; 22      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][1]                                                                                                                                           ; 22      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|D_iw[0]                                                                                                                                                                                                                                                                                            ; 22      ;
; full_sys:u0|LCD:lcd_sys_0|master:b2v_inst|state.READ_INIT                                                                                                                                                                                                                                                                                         ; 22      ;
; full_sys:u0|LCD:lcd_sys_0|master:b2v_inst|fifo_wrreq~1                                                                                                                                                                                                                                                                                            ; 22      ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|refresh_request                                                                                                                                                                                                                                                                        ; 22      ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_state.000000001                                                                                                                                                                                                                                                                      ; 22      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[10]                                                                                                                                            ; 21      ;
; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:full_sys_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                               ; 21      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_iw[4]                                                                                                                                                                                                                                                                                            ; 21      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                                                                        ; 20      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load~0                                                                                                                              ; 20      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|E_ctrl_shift_rot_right                                                                                                                                                                                                                                                                             ; 20      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|D_iw[1]                                                                                                                                                                                                                                                                                            ; 20      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_controller_0_s1_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~5                                                                                                                                                                   ; 20      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rdata_fifo|internal_out_ready~0                                                                                                                                                                                                        ; 20      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[0]~1                                                                                                             ; 19      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[1]~0                                                                                                             ; 19      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                                                                              ; 19      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[11]                                                                                                                                            ; 19      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|full_sys_mm_interconnect_0_rsp_demux:rsp_demux|src2_valid~2                                                                                                                                                                                                                              ; 19      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|full_sys_nios2_qsys_0_jtag_debug_module_sysclk:the_full_sys_nios2_qsys_0_jtag_debug_module_sysclk|jdo[35]                  ; 19      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|full_sys_mm_interconnect_0_cmd_mux_001:cmd_mux_001|saved_grant[1]                                                                                                                                                                                                                        ; 19      ;
; full_sys:u0|LCD:lcd_sys_0|master:b2v_inst|WideOr2~0                                                                                                                                                                                                                                                                                               ; 19      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS                                                                                                                    ; 19      ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_state.001000000                                                                                                                                                                                                                                                                      ; 19      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                      ; 18      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|full_sys_nios2_qsys_0_jtag_debug_module_tck:the_full_sys_nios2_qsys_0_jtag_debug_module_tck|sr[30]~21                      ; 18      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|full_sys_nios2_qsys_0_jtag_debug_module_tck:the_full_sys_nios2_qsys_0_jtag_debug_module_tck|sr~19                          ; 18      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|D_iw[15]                                                                                                                                                                                                                                                                                           ; 18      ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|always5~0                                                                                                                                                                                                                                                                              ; 18      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|d_write                                                                                                                                                                                                                                                                                            ; 18      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~1                                                                                                                                                                                                                 ; 17      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]                                                                                                                                                                                                 ; 17      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][6]                                                                                                                                           ; 17      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                                                                                                                                           ; 17      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_0_s1_to_nios2_qsys_0_instruction_master_rsp_width_adapter|out_valid~0                                                                                                                                                                       ; 17      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|full_sys_nios2_qsys_0_jtag_debug_module_sysclk:the_full_sys_nios2_qsys_0_jtag_debug_module_sysclk|jdo[36]                  ; 17      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rdata_fifo|mem_rd_ptr[2]~2                                                                                                                                                                                                             ; 17      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|full_sys_nios2_qsys_0_jtag_debug_module_sysclk:the_full_sys_nios2_qsys_0_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; 17      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|av_sign_bit~2                                                                                                                                                                                                                                                                                      ; 17      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_ctrl_ld_signed                                                                                                                                                                                                                                                                                   ; 17      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|D_ctrl_hi_imm16~0                                                                                                                                                                                                                                                                                  ; 17      ;
; full_sys:u0|LCD:lcd_sys_0|fifo:b2v_inst34|scfifo:scfifo_component|scfifo_l991:auto_generated|a_dpfifo_6e31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[12]                                                                                                                                                                                       ; 17      ;
; full_sys:u0|LCD:lcd_sys_0|fifo:b2v_inst34|scfifo:scfifo_component|scfifo_l991:auto_generated|a_dpfifo_6e31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[11]                                                                                                                                                                                       ; 17      ;
; full_sys:u0|LCD:lcd_sys_0|fifo:b2v_inst34|scfifo:scfifo_component|scfifo_l991:auto_generated|a_dpfifo_6e31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[10]                                                                                                                                                                                       ; 17      ;
; full_sys:u0|LCD:lcd_sys_0|fifo:b2v_inst34|scfifo:scfifo_component|scfifo_l991:auto_generated|a_dpfifo_6e31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[9]                                                                                                                                                                                        ; 17      ;
; full_sys:u0|LCD:lcd_sys_0|fifo:b2v_inst34|scfifo:scfifo_component|scfifo_l991:auto_generated|a_dpfifo_6e31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[8]                                                                                                                                                                                        ; 17      ;
; full_sys:u0|LCD:lcd_sys_0|fifo:b2v_inst34|scfifo:scfifo_component|scfifo_l991:auto_generated|a_dpfifo_6e31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[7]                                                                                                                                                                                        ; 17      ;
; full_sys:u0|LCD:lcd_sys_0|fifo:b2v_inst34|scfifo:scfifo_component|scfifo_l991:auto_generated|a_dpfifo_6e31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[6]                                                                                                                                                                                        ; 17      ;
; full_sys:u0|LCD:lcd_sys_0|fifo:b2v_inst34|scfifo:scfifo_component|scfifo_l991:auto_generated|a_dpfifo_6e31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[5]                                                                                                                                                                                        ; 17      ;
; full_sys:u0|LCD:lcd_sys_0|fifo:b2v_inst34|scfifo:scfifo_component|scfifo_l991:auto_generated|a_dpfifo_6e31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[4]                                                                                                                                                                                        ; 17      ;
; full_sys:u0|LCD:lcd_sys_0|fifo:b2v_inst34|scfifo:scfifo_component|scfifo_l991:auto_generated|a_dpfifo_6e31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[3]                                                                                                                                                                                        ; 17      ;
; full_sys:u0|LCD:lcd_sys_0|fifo:b2v_inst34|scfifo:scfifo_component|scfifo_l991:auto_generated|a_dpfifo_6e31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[2]                                                                                                                                                                                        ; 17      ;
; full_sys:u0|LCD:lcd_sys_0|fifo:b2v_inst34|scfifo:scfifo_component|scfifo_l991:auto_generated|a_dpfifo_6e31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[1]                                                                                                                                                                                        ; 17      ;
; full_sys:u0|LCD:lcd_sys_0|fifo:b2v_inst34|scfifo:scfifo_component|scfifo_l991:auto_generated|a_dpfifo_6e31:dpfifo|cntr_fpb:rd_ptr_count|counter_reg_bit[0]                                                                                                                                                                                        ; 17      ;
; full_sys:u0|LCD:lcd_sys_0|fifo:b2v_inst34|scfifo:scfifo_component|scfifo_l991:auto_generated|a_dpfifo_6e31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[12]                                                                                                                                                                                             ; 17      ;
; full_sys:u0|LCD:lcd_sys_0|fifo:b2v_inst34|scfifo:scfifo_component|scfifo_l991:auto_generated|a_dpfifo_6e31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[11]                                                                                                                                                                                             ; 17      ;
; full_sys:u0|LCD:lcd_sys_0|fifo:b2v_inst34|scfifo:scfifo_component|scfifo_l991:auto_generated|a_dpfifo_6e31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[10]                                                                                                                                                                                             ; 17      ;
; full_sys:u0|LCD:lcd_sys_0|fifo:b2v_inst34|scfifo:scfifo_component|scfifo_l991:auto_generated|a_dpfifo_6e31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[9]                                                                                                                                                                                              ; 17      ;
; full_sys:u0|LCD:lcd_sys_0|fifo:b2v_inst34|scfifo:scfifo_component|scfifo_l991:auto_generated|a_dpfifo_6e31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[8]                                                                                                                                                                                              ; 17      ;
; full_sys:u0|LCD:lcd_sys_0|fifo:b2v_inst34|scfifo:scfifo_component|scfifo_l991:auto_generated|a_dpfifo_6e31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[7]                                                                                                                                                                                              ; 17      ;
; full_sys:u0|LCD:lcd_sys_0|fifo:b2v_inst34|scfifo:scfifo_component|scfifo_l991:auto_generated|a_dpfifo_6e31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[6]                                                                                                                                                                                              ; 17      ;
; full_sys:u0|LCD:lcd_sys_0|fifo:b2v_inst34|scfifo:scfifo_component|scfifo_l991:auto_generated|a_dpfifo_6e31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[5]                                                                                                                                                                                              ; 17      ;
; full_sys:u0|LCD:lcd_sys_0|fifo:b2v_inst34|scfifo:scfifo_component|scfifo_l991:auto_generated|a_dpfifo_6e31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[4]                                                                                                                                                                                              ; 17      ;
; full_sys:u0|LCD:lcd_sys_0|fifo:b2v_inst34|scfifo:scfifo_component|scfifo_l991:auto_generated|a_dpfifo_6e31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[3]                                                                                                                                                                                              ; 17      ;
; full_sys:u0|LCD:lcd_sys_0|fifo:b2v_inst34|scfifo:scfifo_component|scfifo_l991:auto_generated|a_dpfifo_6e31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[2]                                                                                                                                                                                              ; 17      ;
; full_sys:u0|LCD:lcd_sys_0|fifo:b2v_inst34|scfifo:scfifo_component|scfifo_l991:auto_generated|a_dpfifo_6e31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[1]                                                                                                                                                                                              ; 17      ;
; full_sys:u0|LCD:lcd_sys_0|fifo:b2v_inst34|scfifo:scfifo_component|scfifo_l991:auto_generated|a_dpfifo_6e31:dpfifo|cntr_fpb:wr_ptr|counter_reg_bit[0]                                                                                                                                                                                              ; 17      ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|init_done                                                                                                                                                                                                                                                                              ; 17      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~1                                                                                                                                                                                                            ; 16      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                                                                                 ; 16      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                                                                                                                                             ; 16      ;
; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|fifo_wr                                                                                                                                                                                                                                                                                              ; 16      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|full_sys_mm_interconnect_0_rsp_mux_002:rsp_mux_002|src_payload~0                                                                                                                                                                                                                         ; 16      ;
; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|read_0                                                                                                                                                                                                                                                                                               ; 16      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rdata_fifo|mem~215                                                                                                                                                                                                                     ; 16      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rdata_fifo|mem~214                                                                                                                                                                                                                     ; 16      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rdata_fifo|mem~213                                                                                                                                                                                                                     ; 16      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rdata_fifo|mem~212                                                                                                                                                                                                                     ; 16      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rdata_fifo|mem~211                                                                                                                                                                                                                     ; 16      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rdata_fifo|mem~210                                                                                                                                                                                                                     ; 16      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rdata_fifo|mem~209                                                                                                                                                                                                                     ; 16      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rdata_fifo|mem~208                                                                                                                                                                                                                     ; 16      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|full_sys_mm_interconnect_0_cmd_mux:cmd_mux|src_payload~8                                                                                                                                                                                                                                 ; 16      ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_data[2]~0                                                                                                                                                                                                                                                                            ; 16      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|D_ctrl_unsigned_lo_imm16~1                                                                                                                                                                                                                                                                         ; 16      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|D_src2_imm[15]~5                                                                                                                                                                                                                                                                                   ; 16      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_ld_align_sh16                                                                                                                                                                                                                                                                                    ; 16      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|D_iw[4]                                                                                                                                                                                                                                                                                            ; 16      ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|WideOr9~0                                                                                                                                                                                                                                                                              ; 16      ;
; full_sys:u0|LCD:lcd_sys_0|controller:b2v_inst5|WideOr10                                                                                                                                                                                                                                                                                           ; 16      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                      ; 15      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                                                                                                                                             ; 15      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|full_sys_mm_interconnect_0_rsp_mux_001:rsp_mux_001|src_payload~0                                                                                                                                                                                                                         ; 15      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|full_sys_nios2_qsys_0_jtag_debug_module_sysclk:the_full_sys_nios2_qsys_0_jtag_debug_module_sysclk|take_action_ocimem_a     ; 15      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|D_ctrl_hi_imm16~1                                                                                                                                                                                                                                                                                  ; 15      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|D_iw[3]                                                                                                                                                                                                                                                                                            ; 15      ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_addr[1]~0                                                                                                                                                                                                                                                                            ; 15      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_alu_result[2]                                                                                                                                                                                                                                                                                    ; 15      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rsp_fifo|mem[0][95]~0                                                                                                                                                                                                                  ; 15      ;
; sld_signaltap:auto_signaltap_0|~VCC                                                                                                                                                                                                                                                                                                               ; 14      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_gen~0                                                                                                                                                                                                                         ; 14      ;
; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|wr_rfifo                                                                                                                                                                                                                                                                                             ; 14      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|full_sys_nios2_qsys_0_jtag_debug_module_sysclk:the_full_sys_nios2_qsys_0_jtag_debug_module_sysclk|jdo[37]                  ; 14      ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|Equal0~4                                                                                                                                                                                                                                                                               ; 14      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_qsys_0_jtag_debug_module_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                          ; 14      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[11]~1                                                                                                                                                                                    ; 13      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|splitter_nodes_receive_2[3]                                                                                                                                                                                                          ; 13      ;
; full_sys:u0|LCD:lcd_sys_0|fifo:b2v_inst34|scfifo:scfifo_component|scfifo_l991:auto_generated|a_dpfifo_6e31:dpfifo|a_fefifo_3bf:fifo_state|_~2                                                                                                                                                                                                     ; 13      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|D_ic_fill_starting_d1                                                                                                                                                                                                                                                                              ; 13      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rdata_fifo|wr_ptr[0]                                                                                                                                                                                                                   ; 13      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|full_sys_nios2_qsys_0_jtag_debug_module_tck:the_full_sys_nios2_qsys_0_jtag_debug_module_tck|sr[4]~15                       ; 13      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|full_sys_nios2_qsys_0_jtag_debug_module_sysclk:the_full_sys_nios2_qsys_0_jtag_debug_module_sysclk|jdo[20]                  ; 13      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|full_sys_nios2_qsys_0_jtag_debug_module_sysclk:the_full_sys_nios2_qsys_0_jtag_debug_module_sysclk|jdo[21]                  ; 13      ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|Selector92~0                                                                                                                                                                                                                                                                           ; 13      ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_state.100000000                                                                                                                                                                                                                                                                      ; 13      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_alu_result[4]                                                                                                                                                                                                                                                                                    ; 13      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_alu_result[3]                                                                                                                                                                                                                                                                                    ; 13      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src2[4]~4                                                                                                                                                                                                                                                                                    ; 13      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src2[3]~3                                                                                                                                                                                                                                                                                    ; 13      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src2[0]~0                                                                                                                                                                                                                                                                                    ; 13      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src2[1]~1                                                                                                                                                                                                                                                                                    ; 13      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src2[2]~2                                                                                                                                                                                                                                                                                    ; 13      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                                                                                                                                             ; 12      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                     ; 12      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rdata_fifo|write                                                                                                                                                                                                                       ; 12      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rdata_fifo|wr_ptr[1]                                                                                                                                                                                                                   ; 12      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|full_sys_nios2_qsys_0_jtag_debug_module_sysclk:the_full_sys_nios2_qsys_0_jtag_debug_module_sysclk|jdo[34]                  ; 12      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_wr_data_unfiltered[9]~51                                                                                                                                                                                                                                                                         ; 12      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_wr_data_unfiltered[8]~47                                                                                                                                                                                                                                                                         ; 12      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_wr_data_unfiltered[15]~29                                                                                                                                                                                                                                                                        ; 12      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_wr_data_unfiltered[7]~27                                                                                                                                                                                                                                                                         ; 12      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_wr_data_unfiltered[14]~25                                                                                                                                                                                                                                                                        ; 12      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_wr_data_unfiltered[6]~23                                                                                                                                                                                                                                                                         ; 12      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_wr_data_unfiltered[13]~21                                                                                                                                                                                                                                                                        ; 12      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_wr_data_unfiltered[5]~19                                                                                                                                                                                                                                                                         ; 12      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_wr_data_unfiltered[12]~17                                                                                                                                                                                                                                                                        ; 12      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_wr_data_unfiltered[11]~15                                                                                                                                                                                                                                                                        ; 12      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_wr_data_unfiltered[10]~13                                                                                                                                                                                                                                                                        ; 12      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_wr_data_unfiltered[4]~11                                                                                                                                                                                                                                                                         ; 12      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_wr_data_unfiltered[3]~9                                                                                                                                                                                                                                                                          ; 12      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:lcd_sys_0_avalon_master_agent|hold_waitrequest                                                                                                                                                                                                                ; 12      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_wr_data_unfiltered[0]~7                                                                                                                                                                                                                                                                          ; 12      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_wr_data_unfiltered[1]~5                                                                                                                                                                                                                                                                          ; 12      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_wr_data_unfiltered[2]~3                                                                                                                                                                                                                                                                          ; 12      ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_state.000000100                                                                                                                                                                                                                                                                      ; 12      ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|i_addr[12]                                                                                                                                                                                                                                                                             ; 12      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_alu_result[5]                                                                                                                                                                                                                                                                                    ; 12      ;
; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|rd_wfifo                                                                                                                                                                                                                                                                                             ; 11      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|full_sys_nios2_qsys_0_jtag_debug_module_sysclk:the_full_sys_nios2_qsys_0_jtag_debug_module_sysclk|jdo[25]                  ; 11      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|full_sys_nios2_qsys_0_jtag_debug_module_sysclk:the_full_sys_nios2_qsys_0_jtag_debug_module_sysclk|jdo[24]                  ; 11      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|full_sys_nios2_qsys_0_jtag_debug_module_sysclk:the_full_sys_nios2_qsys_0_jtag_debug_module_sysclk|jdo[23]                  ; 11      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|i_readdatavalid_d1                                                                                                                                                                                                                                                                                 ; 11      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|full_sys_nios2_qsys_0_jtag_debug_module_sysclk:the_full_sys_nios2_qsys_0_jtag_debug_module_sysclk|jdo[18]                  ; 11      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|full_sys_nios2_qsys_0_jtag_debug_module_sysclk:the_full_sys_nios2_qsys_0_jtag_debug_module_sysclk|jdo[19]                  ; 11      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|full_sys_nios2_qsys_0_jtag_debug_module_sysclk:the_full_sys_nios2_qsys_0_jtag_debug_module_sysclk|jdo[17]                  ; 11      ;
; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:full_sys_jtag_uart_0_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                    ; 11      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[1]                                                                                                                      ; 11      ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|i_state.011                                                                                                                                                                                                                                                                            ; 11      ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|i_state.000                                                                                                                                                                                                                                                                            ; 11      ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|i_state.101                                                                                                                                                                                                                                                                            ; 11      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|hbreak_enabled                                                                                                                                                                                                                                                                                     ; 11      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_pipe_flush                                                                                                                                                                                                                                                                                       ; 11      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_wr_data_unfiltered[20]~39                                                                                                                                                                                                                                                                        ; 11      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_wr_data_unfiltered[19]~37                                                                                                                                                                                                                                                                        ; 11      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_wr_data_unfiltered[18]~35                                                                                                                                                                                                                                                                        ; 11      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_wr_data_unfiltered[17]~33                                                                                                                                                                                                                                                                        ; 11      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_wr_data_unfiltered[16]~31                                                                                                                                                                                                                                                                        ; 11      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_byteen_reg[0]                                                                                                                         ; 11      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_byteen_reg[1]                                                                                                                         ; 11      ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|pending                                                                                                                                                                                                                                                                                ; 11      ;
; full_sys:u0|LCD:lcd_sys_0|controller:b2v_inst5|state.WAIT_STATE                                                                                                                                                                                                                                                                                   ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                   ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~0                                                                                                                                                                        ; 10      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]~9                                                                                                                                  ; 10      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]~8                                                                                                                                           ; 10      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]~10                                                                                                                                        ; 10      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]                                                                                                                              ; 10      ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]                                                                                                                              ; 10      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|full_sys_mm_interconnect_0_cmd_demux_001:cmd_demux_001|src0_valid~3                                                                                                                                                                                                                      ; 10      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|full_sys_nios2_qsys_0_jtag_debug_module_sysclk:the_full_sys_nios2_qsys_0_jtag_debug_module_sysclk|jdo[22]                  ; 10      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|ic_fill_dp_offset_nxt[0]~3                                                                                                                                                                                                                                                                         ; 10      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|ic_fill_dp_offset_nxt[2]~2                                                                                                                                                                                                                                                                         ; 10      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|ic_fill_dp_offset_nxt[1]~0                                                                                                                                                                                                                                                                         ; 10      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rdata_fifo|wr_ptr[2]                                                                                                                                                                                                                   ; 10      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|nxt_uncomp_subburst_byte_cnt~0                                                                                                           ; 10      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[2]                                                                                                               ; 10      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[3]                                                                                                               ; 10      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[4]                                                                                                               ; 10      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[5]                                                                                                               ; 10      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[6]                                                                                                               ; 10      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[7]                                                                                                               ; 10      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[8]                                                                                                               ; 10      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|D_iw[13]                                                                                                                                                                                                                                                                                           ; 10      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[1]                                                                                                                  ; 10      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_wr_data_unfiltered[31]~65                                                                                                                                                                                                                                                                        ; 10      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_wr_data_unfiltered[30]~63                                                                                                                                                                                                                                                                        ; 10      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_wr_data_unfiltered[29]~61                                                                                                                                                                                                                                                                        ; 10      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_wr_data_unfiltered[28]~59                                                                                                                                                                                                                                                                        ; 10      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_wr_data_unfiltered[27]~57                                                                                                                                                                                                                                                                        ; 10      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_wr_data_unfiltered[26]~55                                                                                                                                                                                                                                                                        ; 10      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_wr_data_unfiltered[25]~53                                                                                                                                                                                                                                                                        ; 10      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_wr_data_unfiltered[24]~49                                                                                                                                                                                                                                                                        ; 10      ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_controller_0_s1_agent|cp_ready~0                                                                                                                                                                                                                         ; 10      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_nios2_ocimem:the_full_sys_nios2_qsys_0_nios2_ocimem|waitrequest                                                                                                                                          ; 10      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                                                                                                                                                                                             ; 10      ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_state.010000000                                                                                                                                                                                                                                                                      ; 10      ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_state.000001000                                                                                                                                                                                                                                                                      ; 10      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_alu_result[6]                                                                                                                                                                                                                                                                                    ; 10      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_alu_result[7]                                                                                                                                                                                                                                                                                    ; 10      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_alu_result[8]                                                                                                                                                                                                                                                                                    ; 10      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_alu_result[9]                                                                                                                                                                                                                                                                                    ; 10      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_alu_result[10]                                                                                                                                                                                                                                                                                   ; 10      ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_alu_result[11]                                                                                                                                                                                                                                                                                   ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                         ; 9       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_gii:auto_generated|counter_reg_bit[8]~0                                               ; 9       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                         ; 9       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[0]~0                                                                                                                                                                               ; 9       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]                                                                                                                              ; 9       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]                                                                                                                              ; 9       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|ic_tag_clr_valid_bits_nxt                                                                                                                                                                                                                                                                          ; 9       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|full_sys_nios2_qsys_0_jtag_debug_module_sysclk:the_full_sys_nios2_qsys_0_jtag_debug_module_sysclk|jdo[27]                  ; 9       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|ic_fill_line[4]                                                                                                                                                                                                                                                                                    ; 9       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|ic_fill_line[3]                                                                                                                                                                                                                                                                                    ; 9       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|ic_fill_line[2]                                                                                                                                                                                                                                                                                    ; 9       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|ic_fill_line[1]                                                                                                                                                                                                                                                                                    ; 9       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|ic_fill_line[0]                                                                                                                                                                                                                                                                                    ; 9       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|ic_fill_line[5]                                                                                                                                                                                                                                                                                    ; 9       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_controller_0_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[9]~13                                                                                                                                                  ; 9       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|i_read                                                                                                                                                                                                                                                                                             ; 9       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|ic_fill_line[6]                                                                                                                                                                                                                                                                                    ; 9       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|D_ctrl_b_not_src~1                                                                                                                                                                                                                                                                                 ; 9       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|D_op_rdctl~0                                                                                                                                                                                                                                                                                       ; 9       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:lcd_sys_0_avalon_master_agent|av_waitrequest                                                                                                                                                                                                                  ; 9       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|i_state.010                                                                                                                                                                                                                                                                            ; 9       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[50]                                                                                                                          ; 9       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[53]                                                                                                                          ; 9       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:lcd_sys_0_avalon_slave_0_agent_rsp_fifo|write~0                                                                                                                                                                                                                    ; 9       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_wr_data_unfiltered[23]~45                                                                                                                                                                                                                                                                        ; 9       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_wr_data_unfiltered[22]~43                                                                                                                                                                                                                                                                        ; 9       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_wr_data_unfiltered[21]~41                                                                                                                                                                                                                                                                        ; 9       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|nxt_in_ready~2                                                                                                                           ; 9       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|nxt_in_ready~1                                                                                                                           ; 9       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                   ; 9       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|full_sys_sdram_controller_0_input_efifo_module:the_full_sys_sdram_controller_0_input_efifo_module|entries[0]                                                                                                                                                                           ; 9       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_alu_result[12]                                                                                                                                                                                                                                                                                   ; 9       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_st_data[1]                                                                                                                                                                                                                                                                                       ; 9       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_st_data[0]                                                                                                                                                                                                                                                                                       ; 9       ;
; full_sys:u0|LCD:lcd_sys_0|fifo:b2v_inst34|scfifo:scfifo_component|scfifo_l991:auto_generated|dffe_nae                                                                                                                                                                                                                                             ; 9       ;
; KEY_N[1]~input                                                                                                                                                                                                                                                                                                                                    ; 8       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|crc_rom_sr_ena~0                                                                                                                                                                                                                      ; 8       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~11                                                                                                                                          ; 8       ;
; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:full_sys_jtag_uart_0_alt_jtag_atlantic|wdata[2]~1                                                                                                                                                                                                                                  ; 8       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                              ; 8       ;
; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|rvalid~0                                                                                                                                                                                                                                                                                             ; 8       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_nios2_oci_break:the_full_sys_nios2_qsys_0_nios2_oci_break|dbrk0[69]~1                                                                                                                                    ; 8       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|full_sys_nios2_qsys_0_jtag_debug_module_sysclk:the_full_sys_nios2_qsys_0_jtag_debug_module_sysclk|jdo[16]                  ; 8       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|full_sys_nios2_qsys_0_jtag_debug_module_sysclk:the_full_sys_nios2_qsys_0_jtag_debug_module_sysclk|jdo[15]                  ; 8       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|full_sys_nios2_qsys_0_jtag_debug_module_sysclk:the_full_sys_nios2_qsys_0_jtag_debug_module_sysclk|jdo[14]                  ; 8       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|full_sys_nios2_qsys_0_jtag_debug_module_sysclk:the_full_sys_nios2_qsys_0_jtag_debug_module_sysclk|jdo[13]                  ; 8       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|full_sys_nios2_qsys_0_jtag_debug_module_sysclk:the_full_sys_nios2_qsys_0_jtag_debug_module_sysclk|jdo[12]                  ; 8       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|full_sys_nios2_qsys_0_jtag_debug_module_sysclk:the_full_sys_nios2_qsys_0_jtag_debug_module_sysclk|jdo[11]                  ; 8       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|full_sys_nios2_qsys_0_jtag_debug_module_sysclk:the_full_sys_nios2_qsys_0_jtag_debug_module_sysclk|jdo[10]                  ; 8       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|full_sys_nios2_qsys_0_jtag_debug_module_sysclk:the_full_sys_nios2_qsys_0_jtag_debug_module_sysclk|jdo[9]                   ; 8       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|full_sys_nios2_qsys_0_jtag_debug_module_sysclk:the_full_sys_nios2_qsys_0_jtag_debug_module_sysclk|jdo[8]                   ; 8       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|full_sys_nios2_qsys_0_jtag_debug_module_sysclk:the_full_sys_nios2_qsys_0_jtag_debug_module_sysclk|jdo[7]                   ; 8       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|full_sys_nios2_qsys_0_jtag_debug_module_sysclk:the_full_sys_nios2_qsys_0_jtag_debug_module_sysclk|jdo[6]                   ; 8       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|full_sys_nios2_qsys_0_jtag_debug_module_sysclk:the_full_sys_nios2_qsys_0_jtag_debug_module_sysclk|jdo[4]                   ; 8       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|full_sys_nios2_qsys_0_jtag_debug_module_sysclk:the_full_sys_nios2_qsys_0_jtag_debug_module_sysclk|jdo[5]                   ; 8       ;
; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|full_sys_jtag_uart_0_scfifo_r:the_full_sys_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                                                                                     ; 8       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                                                                                                                        ; 8       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|za_data[9]                                                                                                                                                                                                                                                                             ; 8       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|za_data[8]                                                                                                                                                                                                                                                                             ; 8       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|za_data[7]                                                                                                                                                                                                                                                                             ; 8       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|za_data[6]                                                                                                                                                                                                                                                                             ; 8       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|za_data[5]                                                                                                                                                                                                                                                                             ; 8       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|za_data[4]                                                                                                                                                                                                                                                                             ; 8       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|za_data[3]                                                                                                                                                                                                                                                                             ; 8       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|za_data[2]                                                                                                                                                                                                                                                                             ; 8       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|za_data[1]                                                                                                                                                                                                                                                                             ; 8       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|za_data[15]                                                                                                                                                                                                                                                                            ; 8       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|za_data[14]                                                                                                                                                                                                                                                                            ; 8       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|za_data[13]                                                                                                                                                                                                                                                                            ; 8       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|za_data[12]                                                                                                                                                                                                                                                                            ; 8       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|za_data[11]                                                                                                                                                                                                                                                                            ; 8       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|za_data[10]                                                                                                                                                                                                                                                                            ; 8       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|za_data[0]                                                                                                                                                                                                                                                                             ; 8       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|ic_fill_req_accepted~0                                                                                                                                                                                                                                                                             ; 8       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|nxt_out_burstwrap[2]~0                                                                                                                   ; 8       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|full_sys_nios2_qsys_0_jtag_debug_module_sysclk:the_full_sys_nios2_qsys_0_jtag_debug_module_sysclk|jdo[3]                   ; 8       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_nios2_ocimem:the_full_sys_nios2_qsys_0_nios2_ocimem|MonAReg[3]                                                                                                                                           ; 8       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_nios2_ocimem:the_full_sys_nios2_qsys_0_nios2_ocimem|MonAReg[4]                                                                                                                                           ; 8       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_burstwrap_reg[0]                                                                                                                     ; 8       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[0]                                                                                                                  ; 8       ;
; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:full_sys_jtag_uart_0_alt_jtag_atlantic|state                                                                                                                                                                                                                                       ; 8       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_rot_pass3                                                                                                                                                                                                                                                                                        ; 8       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_rot_sel_fill3                                                                                                                                                                                                                                                                                    ; 8       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_rot_pass2                                                                                                                                                                                                                                                                                        ; 8       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_rot_sel_fill2                                                                                                                                                                                                                                                                                    ; 8       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|Equal2~0                                                                                                                                                                                                                                                                                           ; 8       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|av_fill_bit                                                                                                                                                                                                                                                                                        ; 8       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_rot_pass1                                                                                                                                                                                                                                                                                        ; 8       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_rot_sel_fill1                                                                                                                                                                                                                                                                                    ; 8       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|full_sys_mm_interconnect_0_cmd_mux:cmd_mux|src_payload~4                                                                                                                                                                                                                                 ; 8       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|full_sys_mm_interconnect_0_cmd_mux:cmd_mux|src_payload~2                                                                                                                                                                                                                                 ; 8       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_ld_align_sh8                                                                                                                                                                                                                                                                                     ; 8       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_rot_pass0                                                                                                                                                                                                                                                                                        ; 8       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_rot_sel_fill0                                                                                                                                                                                                                                                                                    ; 8       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|D_ctrl_shift_right_arith~0                                                                                                                                                                                                                                                                         ; 8       ;
; full_sys:u0|LCD:lcd_sys_0|master:b2v_inst|state.WAIT_STATE                                                                                                                                                                                                                                                                                        ; 8       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|comb~0                                                                                                                                                                                                                                                                                 ; 8       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[51]                                                                                                                          ; 8       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:full_sys_nios2_qsys_0_jtag_debug_module_phy|virtual_state_cdr                                       ; 8       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|Equal182~0                                                                                                                                                                                                                                                                                         ; 8       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_COMP_TRANS                                                                                                                      ; 8       ;
; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|av_waitrequest                                                                                                                                                                                                                                                                                       ; 8       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_valid_from_E                                                                                                                                                                                                                                                                                     ; 8       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rdata_fifo|out_valid                                                                                                                                                                                                                   ; 8       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|full_sys_sdram_controller_0_input_efifo_module:the_full_sys_sdram_controller_0_input_efifo_module|entries[1]                                                                                                                                                                           ; 8       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:lcd_sys_0_avalon_slave_0_agent|m0_write~0                                                                                                                                                                                                                      ; 8       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_alu_result[13]                                                                                                                                                                                                                                                                                   ; 8       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_alu_result[14]                                                                                                                                                                                                                                                                                   ; 8       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_alu_result[15]                                                                                                                                                                                                                                                                                   ; 8       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_alu_result[16]                                                                                                                                                                                                                                                                                   ; 8       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_alu_result[17]                                                                                                                                                                                                                                                                                   ; 8       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_alu_result[18]                                                                                                                                                                                                                                                                                   ; 8       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_alu_result[19]                                                                                                                                                                                                                                                                                   ; 8       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_alu_result[20]                                                                                                                                                                                                                                                                                   ; 8       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_alu_result[21]                                                                                                                                                                                                                                                                                   ; 8       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_alu_result[22]                                                                                                                                                                                                                                                                                   ; 8       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_alu_result[23]                                                                                                                                                                                                                                                                                   ; 8       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_alu_result[24]                                                                                                                                                                                                                                                                                   ; 8       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_st_data[7]                                                                                                                                                                                                                                                                                       ; 8       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_st_data[6]                                                                                                                                                                                                                                                                                       ; 8       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_st_data[5]                                                                                                                                                                                                                                                                                       ; 8       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_st_data[4]                                                                                                                                                                                                                                                                                       ; 8       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_st_data[3]                                                                                                                                                                                                                                                                                       ; 8       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_st_data[2]                                                                                                                                                                                                                                                                                       ; 8       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|state.WAIT_STATE                                                                                                                                                                                                                                                                                       ; 8       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_st_data[10]                                                                                                                                                                                                                                                                                      ; 8       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|run                                                                                                                                                                                                                                   ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]                                                                                                                                                                                                 ; 7       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]                                                                                                                                             ; 7       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                                                                                                                                             ; 7       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                                                                                                                                     ; 7       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][9]                                                                                                                                           ; 7       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][8]                                                                                                                                           ; 7       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                 ; 7       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                 ; 7       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                 ; 7       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|ic_fill_ap_cnt[0]~2                                                                                                                                                                                                                                                                                ; 7       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|ic_tag_wraddress[5]~5                                                                                                                                                                                                                                                                              ; 7       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_nios2_ocimem:the_full_sys_nios2_qsys_0_nios2_ocimem|Equal0~0                                                                                                                                             ; 7       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_nios2_oci_break:the_full_sys_nios2_qsys_0_nios2_oci_break|dbrk1[69]~2                                                                                                                                    ; 7       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|full_sys_nios2_qsys_0_jtag_debug_module_sysclk:the_full_sys_nios2_qsys_0_jtag_debug_module_sysclk|jdo[1]                   ; 7       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|full_sys_nios2_qsys_0_jtag_debug_module_sysclk:the_full_sys_nios2_qsys_0_jtag_debug_module_sysclk|jdo[2]                   ; 7       ;
; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|full_sys_jtag_uart_0_scfifo_r:the_full_sys_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                                                          ; 7       ;
; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|full_sys_jtag_uart_0_scfifo_w:the_full_sys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                                                          ; 7       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|full_sys_nios2_qsys_0_jtag_debug_module_sysclk:the_full_sys_nios2_qsys_0_jtag_debug_module_sysclk|jdo[26]                  ; 7       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|ic_fill_dp_offset[0]                                                                                                                                                                                                                                                                               ; 7       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|full_sys_nios2_qsys_0_jtag_debug_module_sysclk:the_full_sys_nios2_qsys_0_jtag_debug_module_sysclk|jdo[0]                   ; 7       ;
; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:full_sys_jtag_uart_0_alt_jtag_atlantic|td_shift~6                                                                                                                                                                                                                                  ; 7       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|full_sys_nios2_qsys_0_jtag_debug_module_sysclk:the_full_sys_nios2_qsys_0_jtag_debug_module_sysclk|jdo[33]                  ; 7       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|F_pc[1]                                                                                                                                                                                                                                                                                            ; 7       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_nios2_ocimem:the_full_sys_nios2_qsys_0_nios2_ocimem|MonAReg[2]                                                                                                                                           ; 7       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|F_pc[0]                                                                                                                                                                                                                                                                                            ; 7       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|i_count[1]                                                                                                                                                                                                                                                                             ; 7       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_nios2_oci_break:the_full_sys_nios2_qsys_0_nios2_oci_break|trigger_state                                                                                                                                  ; 7       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_valid                                                                                                                                 ; 7       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|full_sys_mm_interconnect_0_cmd_demux_002:cmd_demux_002|src0_valid~0                                                                                                                                                                                                                      ; 7       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|write                                                                                                                                                                                                                          ; 7       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[92]                                                                                                                          ; 7       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[91]                                                                                                                          ; 7       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[68]                                                                                                                          ; 7       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|source0_data[57]~1                                                                                                                       ; 7       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[77]                                                                                                                          ; 7       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[78]                                                                                                                          ; 7       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rsp_fifo|mem~1                                                                                                                                                                                                                         ; 7       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_count[1]                                                                                                                                                                                                                                                                             ; 7       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_valid_reg                                                                                                                            ; 7       ;
; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|always2~0                                                                                                                                                                                                                                                                                            ; 7       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_alu_result[0]                                                                                                                                                                                                                                                                                    ; 7       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_alu_result[1]                                                                                                                                                                                                                                                                                    ; 7       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rdata_fifo|out_payload[9]                                                                                                                                                                                                              ; 7       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rdata_fifo|out_payload[8]                                                                                                                                                                                                              ; 7       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rdata_fifo|out_payload[7]                                                                                                                                                                                                              ; 7       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rdata_fifo|out_payload[6]                                                                                                                                                                                                              ; 7       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rdata_fifo|out_payload[5]                                                                                                                                                                                                              ; 7       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rdata_fifo|out_payload[4]                                                                                                                                                                                                              ; 7       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rdata_fifo|out_payload[3]                                                                                                                                                                                                              ; 7       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rdata_fifo|out_payload[2]                                                                                                                                                                                                              ; 7       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rdata_fifo|out_payload[1]                                                                                                                                                                                                              ; 7       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rdata_fifo|out_payload[15]                                                                                                                                                                                                             ; 7       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rdata_fifo|out_payload[14]                                                                                                                                                                                                             ; 7       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rdata_fifo|out_payload[13]                                                                                                                                                                                                             ; 7       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rdata_fifo|out_payload[12]                                                                                                                                                                                                             ; 7       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rdata_fifo|out_payload[11]                                                                                                                                                                                                             ; 7       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rdata_fifo|out_payload[10]                                                                                                                                                                                                             ; 7       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rdata_fifo|out_payload[0]                                                                                                                                                                                                              ; 7       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rsp_fifo|mem[0][94]                                                                                                                                                                                                                    ; 7       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_st_data[31]                                                                                                                                                                                                                                                                                      ; 7       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_st_data[30]                                                                                                                                                                                                                                                                                      ; 7       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_st_data[29]                                                                                                                                                                                                                                                                                      ; 7       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_st_data[28]                                                                                                                                                                                                                                                                                      ; 7       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_st_data[27]                                                                                                                                                                                                                                                                                      ; 7       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_st_data[26]                                                                                                                                                                                                                                                                                      ; 7       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_st_data[25]                                                                                                                                                                                                                                                                                      ; 7       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_st_data[24]                                                                                                                                                                                                                                                                                      ; 7       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|add_reg[0]                                                                                                                                                                                                                                                                                             ; 7       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|data_reg[16]                                                                                                                                                                                                                                                                                           ; 7       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[31]~15                                                                                                                                                                                                                                                                                  ; 7       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[16]~0                                                                                                                                                                                                                                                                                   ; 7       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[17]~1                                                                                                                                                                                                                                                                                   ; 7       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[18]~2                                                                                                                                                                                                                                                                                   ; 7       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[19]~3                                                                                                                                                                                                                                                                                   ; 7       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[20]~4                                                                                                                                                                                                                                                                                   ; 7       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[21]~5                                                                                                                                                                                                                                                                                   ; 7       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[22]~6                                                                                                                                                                                                                                                                                   ; 7       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[23]~7                                                                                                                                                                                                                                                                                   ; 7       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[24]~8                                                                                                                                                                                                                                                                                   ; 7       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[25]~9                                                                                                                                                                                                                                                                                   ; 7       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_st_data[9]                                                                                                                                                                                                                                                                                       ; 7       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_st_data[8]                                                                                                                                                                                                                                                                                       ; 7       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_st_data[23]                                                                                                                                                                                                                                                                                      ; 7       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_st_data[22]                                                                                                                                                                                                                                                                                      ; 7       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_st_data[21]                                                                                                                                                                                                                                                                                      ; 7       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_st_data[20]                                                                                                                                                                                                                                                                                      ; 7       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_st_data[19]                                                                                                                                                                                                                                                                                      ; 7       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_st_data[18]                                                                                                                                                                                                                                                                                      ; 7       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_st_data[17]                                                                                                                                                                                                                                                                                      ; 7       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_st_data[16]                                                                                                                                                                                                                                                                                      ; 7       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_st_data[15]                                                                                                                                                                                                                                                                                      ; 7       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_st_data[14]                                                                                                                                                                                                                                                                                      ; 7       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_st_data[13]                                                                                                                                                                                                                                                                                      ; 7       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_st_data[12]                                                                                                                                                                                                                                                                                      ; 7       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_st_data[11]                                                                                                                                                                                                                                                                                      ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set                                                                                                                                                                          ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:done                                                                                                                                                                       ; 6       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5]~23                                                                                                              ; 6       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5]~20                                                                                                              ; 6       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                                                                                                                                         ; 6       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state~8                                                                                                                       ; 6       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]                                                                                                                              ; 6       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                 ; 6       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                 ; 6       ;
; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|full_sys_jtag_uart_0_scfifo_r:the_full_sys_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                                             ; 6       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|f_select                                                                                                                                                                                                                                                                               ; 6       ;
; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|full_sys_jtag_uart_0_scfifo_w:the_full_sys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                             ; 6       ;
; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:full_sys_jtag_uart_0_alt_jtag_atlantic|t_ena                                                                                                                                                                                                                                       ; 6       ;
; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|full_sys_jtag_uart_0_scfifo_r:the_full_sys_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[0]                                                                                                         ; 6       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|F_ic_tag_rd_addr_nxt[6]~13                                                                                                                                                                                                                                                                         ; 6       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|F_ic_tag_rd_addr_nxt[5]~11                                                                                                                                                                                                                                                                         ; 6       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|F_ic_tag_rd_addr_nxt[4]~9                                                                                                                                                                                                                                                                          ; 6       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|F_ic_tag_rd_addr_nxt[3]~7                                                                                                                                                                                                                                                                          ; 6       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|F_ic_tag_rd_addr_nxt[2]~5                                                                                                                                                                                                                                                                          ; 6       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|F_ic_tag_rd_addr_nxt[1]~3                                                                                                                                                                                                                                                                          ; 6       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|F_ic_tag_rd_addr_nxt[0]~1                                                                                                                                                                                                                                                                          ; 6       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|ic_fill_dp_offset[1]                                                                                                                                                                                                                                                                               ; 6       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|F_pc[10]                                                                                                                                                                                                                                                                                           ; 6       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|F_pc[11]                                                                                                                                                                                                                                                                                           ; 6       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|F_pc[12]                                                                                                                                                                                                                                                                                           ; 6       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|F_pc[13]                                                                                                                                                                                                                                                                                           ; 6       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|F_pc[14]                                                                                                                                                                                                                                                                                           ; 6       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|F_pc[15]                                                                                                                                                                                                                                                                                           ; 6       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|F_pc[16]                                                                                                                                                                                                                                                                                           ; 6       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|F_pc[17]                                                                                                                                                                                                                                                                                           ; 6       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|F_pc[18]                                                                                                                                                                                                                                                                                           ; 6       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|F_pc[19]                                                                                                                                                                                                                                                                                           ; 6       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|F_pc[20]                                                                                                                                                                                                                                                                                           ; 6       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|F_pc[21]                                                                                                                                                                                                                                                                                           ; 6       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|F_pc[22]                                                                                                                                                                                                                                                                                           ; 6       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|F_pc[23]                                                                                                                                                                                                                                                                                           ; 6       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_qsys_0_instruction_master_limiter|response_sink_accepted~2                                                                                                                                                                                           ; 6       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|E_ctrl_shift_rot_left                                                                                                                                                                                                                                                                              ; 6       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rsp_fifo|mem_used[6]~3                                                                                                                                                                                                                 ; 6       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rdata_fifo|rd_ptr[0]                                                                                                                                                                                                                   ; 6       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|ic_fill_ap_offset[0]                                                                                                                                                                                                                                                                               ; 6       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_burstwrap_reg[1]                                                                                                                      ; 6       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|full_sys_mm_interconnect_0_cmd_mux:cmd_mux|src_payload~6                                                                                                                                                                                                                                 ; 6       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_qsys_0_jtag_debug_module_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                        ; 6       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|full_sys_mm_interconnect_0_router_002:router_002|Equal0~4                                                                                                                                                                                                                                ; 6       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_status_reg_pie~0                                                                                                                                                                                                                                                                                 ; 6       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|read_accepted                                                                                                                                                                                                        ; 6       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|latched_oci_tb_hbreak_req                                                                                                                                                                                                                                                                          ; 6       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|E_iw[13]                                                                                                                                                                                                                                                                                           ; 6       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|E_iw[15]                                                                                                                                                                                                                                                                                           ; 6       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|E_iw[16]                                                                                                                                                                                                                                                                                           ; 6       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|E_src1[5]~15                                                                                                                                                                                                                                                                                       ; 6       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|E_src1[6]~14                                                                                                                                                                                                                                                                                       ; 6       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|E_src1[7]~13                                                                                                                                                                                                                                                                                       ; 6       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|E_src1[8]~12                                                                                                                                                                                                                                                                                       ; 6       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|E_src1[9]~11                                                                                                                                                                                                                                                                                       ; 6       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|E_src1[10]~10                                                                                                                                                                                                                                                                                      ; 6       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|E_src1[11]~9                                                                                                                                                                                                                                                                                       ; 6       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|E_src1[12]~8                                                                                                                                                                                                                                                                                       ; 6       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|E_src1[13]~7                                                                                                                                                                                                                                                                                       ; 6       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|E_src1[14]~6                                                                                                                                                                                                                                                                                       ; 6       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|E_src1[15]~5                                                                                                                                                                                                                                                                                       ; 6       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|E_src1[4]~4                                                                                                                                                                                                                                                                                        ; 6       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|E_src1[3]~3                                                                                                                                                                                                                                                                                        ; 6       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_WR_SUBBURST                                                                                                              ; 6       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_controller_0_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy                                                                                                                                                                ; 6       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_shift_rot_stall                                                                                                                                                                                                                                                                                  ; 6       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|E_src1[2]~0                                                                                                                                                                                                                                                                                        ; 6       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|init_ok_reg                                                                                                                                                                                                                                                                                            ; 6       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|pending~10                                                                                                                                                                                                                                                                             ; 6       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|full_sys_sdram_controller_0_input_efifo_module:the_full_sys_sdram_controller_0_input_efifo_module|Equal1~0                                                                                                                                                                             ; 6       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|f_pop                                                                                                                                                                                                                                                                                  ; 6       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_alu_result[25]                                                                                                                                                                                                                                                                                   ; 6       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|add_reg[2]                                                                                                                                                                                                                                                                                             ; 6       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|add_reg[1]                                                                                                                                                                                                                                                                                             ; 6       ;
; full_sys:u0|LCD:lcd_sys_0|controller:b2v_inst5|state.INIT                                                                                                                                                                                                                                                                                         ; 6       ;
; full_sys:u0|LCD:lcd_sys_0|controller:b2v_inst5|state.DEPILE_4                                                                                                                                                                                                                                                                                     ; 6       ;
; full_sys:u0|LCD:lcd_sys_0|controller:b2v_inst5|state.DEPILE_3                                                                                                                                                                                                                                                                                     ; 6       ;
; full_sys:u0|LCD:lcd_sys_0|controller:b2v_inst5|state.DEPILE_2                                                                                                                                                                                                                                                                                     ; 6       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|data_reg[9]                                                                                                                                                                                                                                                                                            ; 6       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|data_reg[8]                                                                                                                                                                                                                                                                                            ; 6       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|data_reg[7]                                                                                                                                                                                                                                                                                            ; 6       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|data_reg[6]                                                                                                                                                                                                                                                                                            ; 6       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|data_reg[5]                                                                                                                                                                                                                                                                                            ; 6       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|data_reg[4]                                                                                                                                                                                                                                                                                            ; 6       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|data_reg[3]                                                                                                                                                                                                                                                                                            ; 6       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|data_reg[2]                                                                                                                                                                                                                                                                                            ; 6       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|data_reg[1]                                                                                                                                                                                                                                                                                            ; 6       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|data_reg[15]                                                                                                                                                                                                                                                                                           ; 6       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|data_reg[14]                                                                                                                                                                                                                                                                                           ; 6       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|data_reg[13]                                                                                                                                                                                                                                                                                           ; 6       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|data_reg[12]                                                                                                                                                                                                                                                                                           ; 6       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|data_reg[11]                                                                                                                                                                                                                                                                                           ; 6       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|data_reg[10]                                                                                                                                                                                                                                                                                           ; 6       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|data_reg[0]                                                                                                                                                                                                                                                                                            ; 6       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:lcd_sys_0_avalon_master_translator|burstcount_register_lint[4]                                                                                                                                                                                           ; 6       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[26]~10                                                                                                                                                                                                                                                                                  ; 6       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[27]~11                                                                                                                                                                                                                                                                                  ; 6       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[28]~12                                                                                                                                                                                                                                                                                  ; 6       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[29]~13                                                                                                                                                                                                                                                                                  ; 6       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src1[30]~14                                                                                                                                                                                                                                                                                  ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal0~2                                                                                                                                                                                   ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|process_0~0                                                                                                                                                                                ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|condition_delay_reg[3]                                                                                                                                                                                                                ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_jgi:auto_generated|counter_reg_bit[4]~0                                                              ; 5       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]~19                                                                                                                           ; 5       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]~10                                                                                                                           ; 5       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                    ; 5       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                                                                                                                                      ; 5       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][3]                                                                                                                                           ; 5       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|splitter_nodes_receive_1[3]                                                                                                                                                                                                          ; 5       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                      ; 5       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|splitter_nodes_receive_0[3]                                                                                                                                                                                                          ; 5       ;
; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|fifo_rd~0                                                                                                                                                                                                                                                                                            ; 5       ;
; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:full_sys_jtag_uart_0_alt_jtag_atlantic|write_stalled~2                                                                                                                                                                                                                             ; 5       ;
; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|full_sys_jtag_uart_0_scfifo_r:the_full_sys_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[5]                                                                                                         ; 5       ;
; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|full_sys_jtag_uart_0_scfifo_w:the_full_sys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[5]                                                                                                         ; 5       ;
; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|full_sys_jtag_uart_0_scfifo_r:the_full_sys_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[4]                                                                                                         ; 5       ;
; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|full_sys_jtag_uart_0_scfifo_w:the_full_sys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[4]                                                                                                         ; 5       ;
; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|full_sys_jtag_uart_0_scfifo_r:the_full_sys_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[3]                                                                                                         ; 5       ;
; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|full_sys_jtag_uart_0_scfifo_w:the_full_sys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[3]                                                                                                         ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|full_sys_nios2_qsys_0_jtag_debug_module_sysclk:the_full_sys_nios2_qsys_0_jtag_debug_module_sysclk|jdo[28]                  ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|full_sys_nios2_qsys_0_jtag_debug_module_sysclk:the_full_sys_nios2_qsys_0_jtag_debug_module_sysclk|jdo[29]                  ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|full_sys_nios2_qsys_0_jtag_debug_module_sysclk:the_full_sys_nios2_qsys_0_jtag_debug_module_sysclk|jdo[30]                  ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|full_sys_nios2_qsys_0_jtag_debug_module_sysclk:the_full_sys_nios2_qsys_0_jtag_debug_module_sysclk|jdo[31]                  ; 5       ;
; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|full_sys_jtag_uart_0_scfifo_r:the_full_sys_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[1]                                                                                                         ; 5       ;
; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|full_sys_jtag_uart_0_scfifo_r:the_full_sys_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[2]                                                                                                         ; 5       ;
; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|full_sys_jtag_uart_0_scfifo_w:the_full_sys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[0]                                                                                                         ; 5       ;
; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|full_sys_jtag_uart_0_scfifo_w:the_full_sys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[1]                                                                                                         ; 5       ;
; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|full_sys_jtag_uart_0_scfifo_w:the_full_sys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[2]                                                                                                         ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|E_iw[8]                                                                                                                                                                                                                                                                                            ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|E_iw[7]                                                                                                                                                                                                                                                                                            ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|E_iw[6]                                                                                                                                                                                                                                                                                            ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|F_ic_data_rd_addr_nxt[2]~6                                                                                                                                                                                                                                                                         ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|F_ic_data_rd_addr_nxt[1]~4                                                                                                                                                                                                                                                                         ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|ic_fill_dp_offset[2]                                                                                                                                                                                                                                                                               ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|F_ic_data_rd_addr_nxt[0]~2                                                                                                                                                                                                                                                                         ; 5       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:lcd_sys_0_avalon_master_translator|Add0~4                                                                                                                                                                                                                ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|address[0]                                                                                                                                                                                                                     ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_nios2_oci_break:the_full_sys_nios2_qsys_0_nios2_oci_break|xbrk_ctrl1[0]~1                                                                                                                                ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_nios2_oci_break:the_full_sys_nios2_qsys_0_nios2_oci_break|xbrk_ctrl0[0]~1                                                                                                                                ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|F_pc[3]                                                                                                                                                                                                                                                                                            ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|F_pc[4]                                                                                                                                                                                                                                                                                            ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|F_pc[5]                                                                                                                                                                                                                                                                                            ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|F_pc[6]                                                                                                                                                                                                                                                                                            ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|F_pc[7]                                                                                                                                                                                                                                                                                            ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|F_pc[8]                                                                                                                                                                                                                                                                                            ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|F_pc[9]                                                                                                                                                                                                                                                                                            ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|F_pc[2]                                                                                                                                                                                                                                                                                            ; 5       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_qsys_0_instruction_master_limiter|suppress_change_dest_id~0                                                                                                                                                                                          ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|D_dst_regnum[2]~3                                                                                                                                                                                                                                                                                  ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_status_reg_pie                                                                                                                                                                                                                                                                                   ; 5       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rdata_fifo|rd_ptr[1]                                                                                                                                                                                                                   ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|ic_fill_ap_offset[1]                                                                                                                                                                                                                                                                               ; 5       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|i_count[2]                                                                                                                                                                                                                                                                             ; 5       ;
; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:full_sys_jtag_uart_0_alt_jtag_atlantic|user_saw_rvalid                                                                                                                                                                                                                             ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|D_iw[18]                                                                                                                                                                                                                                                                                           ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|D_iw[19]                                                                                                                                                                                                                                                                                           ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|D_iw[20]                                                                                                                                                                                                                                                                                           ; 5       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:lcd_sys_0_avalon_master_translator|end_begintransfer                                                                                                                                                                                                     ; 5       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|full_sys_mm_interconnect_0_cmd_mux:cmd_mux|update_grant~0                                                                                                                                                                                                                                ; 5       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_qsys_0_instruction_master_limiter|has_pending_responses                                                                                                                                                                                              ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|ic_fill_tag[0]                                                                                                                                                                                                                                                                                     ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|ic_fill_tag[1]                                                                                                                                                                                                                                                                                     ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|ic_fill_tag[2]                                                                                                                                                                                                                                                                                     ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|ic_fill_tag[3]                                                                                                                                                                                                                                                                                     ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|ic_fill_tag[4]                                                                                                                                                                                                                                                                                     ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|ic_fill_tag[5]                                                                                                                                                                                                                                                                                     ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|ic_fill_tag[6]                                                                                                                                                                                                                                                                                     ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|ic_fill_tag[7]                                                                                                                                                                                                                                                                                     ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|ic_fill_tag[8]                                                                                                                                                                                                                                                                                     ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|ic_fill_tag[9]                                                                                                                                                                                                                                                                                     ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|ic_fill_tag[10]                                                                                                                                                                                                                                                                                    ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|ic_fill_tag[11]                                                                                                                                                                                                                                                                                    ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|ic_fill_tag[12]                                                                                                                                                                                                                                                                                    ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|E_br_result~0                                                                                                                                                                                                                                                                                      ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|D_iw[7]                                                                                                                                                                                                                                                                                            ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|Equal4~2                                                                                                                                                                                                                                                                                           ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_dst_regnum[2]                                                                                                                                                                                                                                                                                    ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_dst_regnum[3]                                                                                                                                                                                                                                                                                    ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_dst_regnum[0]                                                                                                                                                                                                                                                                                    ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_dst_regnum[1]                                                                                                                                                                                                                                                                                    ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_wr_dst_reg                                                                                                                                                                                                                                                                                       ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_dst_regnum[4]                                                                                                                                                                                                                                                                                    ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|D_iw[25]                                                                                                                                                                                                                                                                                           ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|D_iw[24]                                                                                                                                                                                                                                                                                           ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|D_iw[23]                                                                                                                                                                                                                                                                                           ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|D_iw[22]                                                                                                                                                                                                                                                                                           ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|D_iw[26]                                                                                                                                                                                                                                                                                           ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|Equal4~0                                                                                                                                                                                                                                                                                           ; 5       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rdata_fifo|internal_out_valid                                                                                                                                                                                                          ; 5       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|comb~1                                                                                                                                                                                                                                                                                 ; 5       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_controller_0_s1_agent|m0_write                                                                                                                                                                                                                           ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|E_valid~1                                                                                                                                                                                                                                                                                          ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|E_iw[14]                                                                                                                                                                                                                                                                                           ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|E_iw[12]                                                                                                                                                                                                                                                                                           ; 5       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_qsys_0_data_master_agent|av_readdatavalid~2                                                                                                                                                                                                             ; 5       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|read_latency_shift_reg[0]                                                                                                                                                                                       ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|E_ctrl_cmp                                                                                                                                                                                                                                                                                         ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|E_src1[0]~2                                                                                                                                                                                                                                                                                        ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|E_src1[1]~1                                                                                                                                                                                                                                                                                        ; 5       ;
; full_sys:u0|LCD:lcd_sys_0|fifo:b2v_inst34|scfifo:scfifo_component|scfifo_l991:auto_generated|a_dpfifo_6e31:dpfifo|a_fefifo_3bf:fifo_state|b_non_empty                                                                                                                                                                                             ; 5       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|state.WRITE_STATE                                                                                                                                                                                                                                                                                      ; 5       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|active_cs_n                                                                                                                                                                                                                                                                            ; 5       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|data_reg[24]                                                                                                                                                                                                                                                                                           ; 5       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|data_reg[23]                                                                                                                                                                                                                                                                                           ; 5       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|data_reg[22]                                                                                                                                                                                                                                                                                           ; 5       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|data_reg[21]                                                                                                                                                                                                                                                                                           ; 5       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|data_reg[20]                                                                                                                                                                                                                                                                                           ; 5       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|data_reg[19]                                                                                                                                                                                                                                                                                           ; 5       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|data_reg[18]                                                                                                                                                                                                                                                                                           ; 5       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|data_reg[17]                                                                                                                                                                                                                                                                                           ; 5       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|full_sys_mm_interconnect_0_router_001:router_001|Equal2~2                                                                                                                                                                                                                                ; 5       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|Selector35~0                                                                                                                                                                                                                                                                                           ; 5       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|add_buf_0[9]                                                                                                                                                                                                                                                                                           ; 5       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|add_buf_0[8]                                                                                                                                                                                                                                                                                           ; 5       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|add_buf_0[7]                                                                                                                                                                                                                                                                                           ; 5       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|add_buf_0[6]                                                                                                                                                                                                                                                                                           ; 5       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|add_buf_0[5]                                                                                                                                                                                                                                                                                           ; 5       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|add_buf_0[4]                                                                                                                                                                                                                                                                                           ; 5       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|add_buf_0[3]                                                                                                                                                                                                                                                                                           ; 5       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|add_buf_0[2]                                                                                                                                                                                                                                                                                           ; 5       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|add_buf_0[24]                                                                                                                                                                                                                                                                                          ; 5       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|add_buf_0[23]                                                                                                                                                                                                                                                                                          ; 5       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|add_buf_0[22]                                                                                                                                                                                                                                                                                          ; 5       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|add_buf_0[21]                                                                                                                                                                                                                                                                                          ; 5       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|add_buf_0[20]                                                                                                                                                                                                                                                                                          ; 5       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|add_buf_0[1]                                                                                                                                                                                                                                                                                           ; 5       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|add_buf_0[19]                                                                                                                                                                                                                                                                                          ; 5       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|add_buf_0[18]                                                                                                                                                                                                                                                                                          ; 5       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|add_buf_0[17]                                                                                                                                                                                                                                                                                          ; 5       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|add_buf_0[16]                                                                                                                                                                                                                                                                                          ; 5       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|add_buf_0[15]                                                                                                                                                                                                                                                                                          ; 5       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|add_buf_0[14]                                                                                                                                                                                                                                                                                          ; 5       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|add_buf_0[13]                                                                                                                                                                                                                                                                                          ; 5       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|add_buf_0[12]                                                                                                                                                                                                                                                                                          ; 5       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|add_buf_0[11]                                                                                                                                                                                                                                                                                          ; 5       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|add_buf_0[10]                                                                                                                                                                                                                                                                                          ; 5       ;
; full_sys:u0|LCD:lcd_sys_0|controller:b2v_inst5|state.DEPILE_5                                                                                                                                                                                                                                                                                     ; 5       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|as_data[9]~15                                                                                                                                                                                                                                                                                          ; 5       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|as_data[8]~14                                                                                                                                                                                                                                                                                          ; 5       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|as_data[7]~13                                                                                                                                                                                                                                                                                          ; 5       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|as_data[6]~12                                                                                                                                                                                                                                                                                          ; 5       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|as_data[5]~11                                                                                                                                                                                                                                                                                          ; 5       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|as_data[4]~10                                                                                                                                                                                                                                                                                          ; 5       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|as_data[3]~9                                                                                                                                                                                                                                                                                           ; 5       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|as_data[2]~8                                                                                                                                                                                                                                                                                           ; 5       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|as_data[1]~7                                                                                                                                                                                                                                                                                           ; 5       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|as_data[15]~6                                                                                                                                                                                                                                                                                          ; 5       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|as_data[14]~5                                                                                                                                                                                                                                                                                          ; 5       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|as_data[13]~4                                                                                                                                                                                                                                                                                          ; 5       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|as_data[12]~3                                                                                                                                                                                                                                                                                          ; 5       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|as_data[11]~2                                                                                                                                                                                                                                                                                          ; 5       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|as_data[10]~1                                                                                                                                                                                                                                                                                          ; 5       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|as_data[0]~0                                                                                                                                                                                                                                                                                           ; 5       ;
; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:full_sys_jtag_uart_0_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                                                 ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|Add7~7                                                                                                                                                                                                                                                                                             ; 5       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|Add7~5                                                                                                                                                                                                                                                                                             ; 5       ;
; KEY_N[0]~input                                                                                                                                                                                                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~5                                                                                                                                                                                               ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~6                                                                                                                                                                                   ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~5                                                                                                                                                                                   ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~0                                                                                                                                                                                   ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped                                                                                                                                                          ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[0]                                                                                                                                                                                       ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]~9                                                                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]~8                                                                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_internal~7                                                                                                                                                                                                                        ; 4       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~19                                                                                                                   ; 4       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~2                                                                                                                         ; 4       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|sldfabric_ident_writedata[0]~0                                                                                                                                                                                                       ; 4       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                                                                                                                                      ; 4       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                                                                                                                                        ; 4       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena_proc~1                                                                                                                                         ; 4       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|Equal11~0                                                                                                                                               ; 4       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][5]                                                                                                                                           ; 4       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][2]                                                                                                                                           ; 4       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                     ; 4       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5]                                                                                                                 ; 4       ;
; sld_hub:auto_hub|alt_sld_fab:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:instrumentation_fabric|alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                      ; 4       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|full_sys_mm_interconnect_0_cmd_mux_001:cmd_mux_001|src_valid~2                                                                                                                                                                                                                           ; 4       ;
; full_sys:u0|LCD:lcd_sys_0|master:b2v_inst|Selector8~5                                                                                                                                                                                                                                                                                             ; 4       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|Selector26~3                                                                                                                                                                                                                                                                           ; 4       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_nios2_avalon_reg:the_full_sys_nios2_qsys_0_nios2_avalon_reg|Equal0~2                                                                                                                                     ; 4       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                                                             ; 4       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|ic_fill_ap_cnt[0]                                                                                                                                                                                                                                                                                  ; 4       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|E_ctrl_wrctl_inst                                                                                                                                                                                                                                                                                  ; 4       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_ic_data_module:full_sys_nios2_qsys_0_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a0~0                                                                                                                                                         ; 4       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|D_pc[2]                                                                                                                                                                                                                                                                                            ; 4       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|D_pc[1]                                                                                                                                                                                                                                                                                            ; 4       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|D_pc[0]                                                                                                                                                                                                                                                                                            ; 4       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|i_count[0]                                                                                                                                                                                                                                                                             ; 4       ;
; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:full_sys_jtag_uart_0_alt_jtag_atlantic|td_shift[10]                                                                                                                                                                                                                                ; 4       ;
; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:full_sys_jtag_uart_0_alt_jtag_atlantic|write_stalled                                                                                                                                                                                                                               ; 4       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_nios2_avalon_reg:the_full_sys_nios2_qsys_0_nios2_avalon_reg|Equal0~1                                                                                                                                     ; 4       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_nios2_avalon_reg:the_full_sys_nios2_qsys_0_nios2_avalon_reg|Equal0~0                                                                                                                                     ; 4       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_nios2_oci_break:the_full_sys_nios2_qsys_0_nios2_oci_break|xbrk_ctrl1[0]~0                                                                                                                                ; 4       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_nios2_oci_break:the_full_sys_nios2_qsys_0_nios2_oci_break|xbrk_ctrl0[0]~0                                                                                                                                ; 4       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|full_sys_mm_interconnect_0_cmd_demux_002:cmd_demux_002|WideOr0~1                                                                                                                                                                                                                         ; 4       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|ic_fill_active                                                                                                                                                                                                                                                                                     ; 4       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|E_ctrl_rot                                                                                                                                                                                                                                                                                         ; 4       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rdata_fifo|read~0                                                                                                                                                                                                                      ; 4       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|ic_fill_ap_offset[2]                                                                                                                                                                                                                                                                               ; 4       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|i_count[0]~0                                                                                                                                                                                                                                                                           ; 4       ;
; full_sys:u0|altera_reset_controller:rst_controller_002|altera_reset_synchronizer_int_chain[2]                                                                                                                                                                                                                                                     ; 4       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_jtag_debug_module_wrapper:the_full_sys_nios2_qsys_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:full_sys_nios2_qsys_0_jtag_debug_module_phy|virtual_state_uir~0                                     ; 4       ;
; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:full_sys_jtag_uart_0_alt_jtag_atlantic|count[1]                                                                                                                                                                                                                                    ; 4       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|W_valid~0                                                                                                                                                                                                                                                                                          ; 4       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|D_issue                                                                                                                                                                                                                                                                                            ; 4       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|D_iw[17]                                                                                                                                                                                                                                                                                           ; 4       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_rot_mask[7]                                                                                                                                                                                                                                                                                      ; 4       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_rot_mask[6]                                                                                                                                                                                                                                                                                      ; 4       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_rot_mask[5]                                                                                                                                                                                                                                                                                      ; 4       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_rot_mask[4]                                                                                                                                                                                                                                                                                      ; 4       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_rot_mask[3]                                                                                                                                                                                                                                                                                      ; 4       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_IDLE                                                                                                                            ; 4       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:nios2_qsys_0_instruction_master_to_sdram_controller_0_s1_cmd_width_adapter|count[0]                                                                                                                                                                          ; 4       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|full_sys_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                                                                                              ; 4       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|full_sys_mm_interconnect_0_cmd_mux_001:cmd_mux_001|update_grant~1                                                                                                                                                                                                                        ; 4       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_controller_0_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_uncomp_byte_cnt_reg[1]                                                                                                               ; 4       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_qsys_0_jtag_debug_module_agent|rf_source_valid~0                                                                                                                                                                                                         ; 4       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|full_sys_mm_interconnect_0_cmd_demux_002:cmd_demux_002|src1_valid~0                                                                                                                                                                                                                      ; 4       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                           ; 4       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_cnt[0]                                                                                                                                                                                                                                                                                       ; 4       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|D_iw[6]                                                                                                                                                                                                                                                                                            ; 4       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|E_wrctl_data_ienable_reg_irq0~2                                                                                                                                                                                                                                                                    ; 4       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_rot_mask[0]                                                                                                                                                                                                                                                                                      ; 4       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_rot_mask[1]                                                                                                                                                                                                                                                                                      ; 4       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|D_ctrl_a_not_src~0                                                                                                                                                                                                                                                                                 ; 4       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|D_iw[29]                                                                                                                                                                                                                                                                                           ; 4       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|D_iw[27]                                                                                                                                                                                                                                                                                           ; 4       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|D_iw[28]                                                                                                                                                                                                                                                                                           ; 4       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|E_hbreak_req                                                                                                                                                                                                                                                                                       ; 4       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|D_iw[8]                                                                                                                                                                                                                                                                                            ; 4       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_iw[3]                                                                                                                                                                                                                                                                                            ; 4       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_rot_mask[2]                                                                                                                                                                                                                                                                                      ; 4       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|D_ctrl_implicit_dst_retaddr~1                                                                                                                                                                                                                                                                      ; 4       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|D_ctrl_implicit_dst_retaddr~0                                                                                                                                                                                                                                                                      ; 4       ;
; full_sys:u0|LCD:lcd_sys_0|master:b2v_inst|state.INIT                                                                                                                                                                                                                                                                                              ; 4       ;
; full_sys:u0|LCD:lcd_sys_0|master:b2v_inst|Selector8~2                                                                                                                                                                                                                                                                                             ; 4       ;
; full_sys:u0|LCD:lcd_sys_0|master:b2v_inst|Equal1~5                                                                                                                                                                                                                                                                                                ; 4       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|WideOr6~0                                                                                                                                                                                                                                                                              ; 4       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|i_state.111                                                                                                                                                                                                                                                                            ; 4       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_next~17                                                                                                                                                                                                                                                                              ; 4       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:lcd_sys_0_avalon_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                ; 4       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|E_op_eret~0                                                                                                                                                                                                                                                                                        ; 4       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|E_iw[11]                                                                                                                                                                                                                                                                                           ; 4       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|E_valid~0                                                                                                                                                                                                                                                                                          ; 4       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_st_stall~0                                                                                                                                                                                                                                                                                       ; 4       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:nios2_qsys_0_data_master_to_sdram_controller_0_s1_cmd_width_adapter|count[0]                                                                                                                                                                                 ; 4       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                           ; 4       ;
; full_sys:u0|LCD:lcd_sys_0|controller:b2v_inst5|Selector12~0                                                                                                                                                                                                                                                                                       ; 4       ;
; full_sys:u0|LCD:lcd_sys_0|fifo:b2v_inst34|scfifo:scfifo_component|scfifo_l991:auto_generated|a_dpfifo_6e31:dpfifo|a_fefifo_3bf:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[2]                                                                                                                                                                 ; 4       ;
; full_sys:u0|LCD:lcd_sys_0|fifo:b2v_inst34|scfifo:scfifo_component|scfifo_l991:auto_generated|a_dpfifo_6e31:dpfifo|a_fefifo_3bf:fifo_state|cntr_rp7:count_usedw|counter_reg_bit[0]                                                                                                                                                                 ; 4       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_0_s1_agent_rsp_fifo|mem[0][50]                                                                                                                                                                                                                    ; 4       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|WideOr8~0                                                                                                                                                                                                                                                                              ; 4       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|WideOr16~0                                                                                                                                                                                                                                                                             ; 4       ;
; full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|full_sys_sdram_controller_0_input_efifo_module:the_full_sys_sdram_controller_0_input_efifo_module|rd_data[42]~1                                                                                                                                                                        ; 4       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:lcd_sys_0_avalon_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                ; 4       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|add_buf_0[31]                                                                                                                                                                                                                                                                                          ; 4       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|add_buf_0[30]                                                                                                                                                                                                                                                                                          ; 4       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|add_buf_0[29]                                                                                                                                                                                                                                                                                          ; 4       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|add_buf_0[28]                                                                                                                                                                                                                                                                                          ; 4       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|add_buf_0[27]                                                                                                                                                                                                                                                                                          ; 4       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|add_buf_0[26]                                                                                                                                                                                                                                                                                          ; 4       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|add_buf_0[25]                                                                                                                                                                                                                                                                                          ; 4       ;
; full_sys:u0|LCD:lcd_sys_0|slave:b2v_inst12|add_buf_0[0]                                                                                                                                                                                                                                                                                           ; 4       ;
; full_sys:u0|LCD:lcd_sys_0|controller:b2v_inst5|if_rdFifo~0                                                                                                                                                                                                                                                                                        ; 4       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_nios2_ocimem:the_full_sys_nios2_qsys_0_nios2_ocimem|MonARegAddrInc[8]~16                                                                                                                                 ; 4       ;
; full_sys:u0|full_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:lcd_sys_0_avalon_master_translator|burstcount_register_lint[6]                                                                                                                                                                                           ; 4       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src2[8]~8                                                                                                                                                                                                                                                                                    ; 4       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src2[9]~9                                                                                                                                                                                                                                                                                    ; 4       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src2[10]~10                                                                                                                                                                                                                                                                                  ; 4       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src2[11]~11                                                                                                                                                                                                                                                                                  ; 4       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src2[12]~12                                                                                                                                                                                                                                                                                  ; 4       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src2[13]~13                                                                                                                                                                                                                                                                                  ; 4       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src2[14]~14                                                                                                                                                                                                                                                                                  ; 4       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_mul_src2[15]~15                                                                                                                                                                                                                                                                                  ; 4       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_st_data[23]~13                                                                                                                                                                                                                                                                                   ; 4       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_st_data[22]~12                                                                                                                                                                                                                                                                                   ; 4       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_st_data[21]~11                                                                                                                                                                                                                                                                                   ; 4       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_st_data[15]~5                                                                                                                                                                                                                                                                                    ; 4       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_st_data[14]~4                                                                                                                                                                                                                                                                                    ; 4       ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|M_st_data[13]~3                                                                                                                                                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~8                                                                                                                                                                             ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~7                                                                                                                                                                             ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~6                                                                                                                                                                             ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~5                                                                                                                                                                             ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~4                                                                                                                                                                             ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~3                                                                                                                                                                             ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~2                                                                                                                                                                             ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~1                                                                                                                                                                             ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[17]                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[20]                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[23]                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[26]                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[29]                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[32]                                                                ; 3       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                                            ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                               ; Location                                                                                                                                                                                                                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; full_sys:u0|LCD:lcd_sys_0|fifo:b2v_inst34|scfifo:scfifo_component|scfifo_l991:auto_generated|a_dpfifo_6e31:dpfifo|dpram_v911:FIFOram|altsyncram_i6k1:altsyncram1|ALTSYNCRAM                                                                                                                                                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8192         ; 16           ; 8192         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 8192                        ; 16                          ; 8192                        ; 16                          ; 131072              ; 16   ; None                                              ; M9K_X33_Y13_N0, M9K_X33_Y16_N0, M9K_X33_Y7_N0, M9K_X33_Y6_N0, M9K_X33_Y15_N0, M9K_X22_Y12_N0, M9K_X33_Y5_N0, M9K_X22_Y11_N0, M9K_X33_Y9_N0, M9K_X22_Y14_N0, M9K_X22_Y13_N0, M9K_X33_Y8_N0, M9K_X22_Y15_N0, M9K_X22_Y5_N0, M9K_X33_Y14_N0, M9K_X33_Y12_N0                                                                                                       ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|full_sys_jtag_uart_0_scfifo_r:the_full_sys_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                                                             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                              ; M9K_X22_Y16_N0                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; full_sys:u0|full_sys_jtag_uart_0:jtag_uart_0|full_sys_jtag_uart_0_scfifo_w:the_full_sys_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                                                             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                              ; M9K_X22_Y21_N0                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_ic_data_module:full_sys_nios2_qsys_0_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ALTSYNCRAM                                                                                                                                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768  ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None                                              ; M9K_X22_Y9_N0, M9K_X22_Y8_N0, M9K_X22_Y10_N0, M9K_X22_Y7_N0                                                                                                                                                                                                                                                                                                    ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_ic_tag_module:full_sys_nios2_qsys_0_ic_tag|altsyncram:the_altsyncram|altsyncram_3vh1:auto_generated|ALTSYNCRAM                                                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 22           ; 128          ; 22           ; yes                    ; no                      ; yes                    ; no                      ; 2816   ; 128                         ; 22                          ; 128                         ; 22                          ; 2816                ; 1    ; full_sys_nios2_qsys_0_ic_tag_ram.mif              ; M9K_X22_Y6_N0                                                                                                                                                                                                                                                                                                                                                  ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_nios2_oci:the_full_sys_nios2_qsys_0_nios2_oci|full_sys_nios2_qsys_0_nios2_ocimem:the_full_sys_nios2_qsys_0_nios2_ocimem|full_sys_nios2_qsys_0_ociram_sp_ram_module:full_sys_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_6b91:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192   ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; full_sys_nios2_qsys_0_ociram_default_contents.mif ; M9K_X33_Y3_N0                                                                                                                                                                                                                                                                                                                                                  ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_register_bank_a_module:full_sys_nios2_qsys_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_6lh1:auto_generated|ALTSYNCRAM                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; full_sys_nios2_qsys_0_rf_ram_a.mif                ; M9K_X33_Y10_N0                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_register_bank_b_module:full_sys_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_7lh1:auto_generated|ALTSYNCRAM                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; full_sys_nios2_qsys_0_rf_ram_b.mif                ; M9K_X33_Y11_N0                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_a224:auto_generated|ALTSYNCRAM                                                                                                                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 388          ; 512          ; 388          ; yes                    ; no                      ; yes                    ; no                      ; 198656 ; 512                         ; 388                         ; 512                         ; 388                         ; 198656              ; 22   ; None                                              ; M9K_X22_Y29_N0, M9K_X22_Y26_N0, M9K_X22_Y28_N0, M9K_X33_Y28_N0, M9K_X33_Y26_N0, M9K_X33_Y23_N0, M9K_X22_Y20_N0, M9K_X22_Y17_N0, M9K_X22_Y25_N0, M9K_X22_Y22_N0, M9K_X33_Y22_N0, M9K_X33_Y25_N0, M9K_X22_Y24_N0, M9K_X22_Y23_N0, M9K_X33_Y17_N0, M9K_X22_Y18_N0, M9K_X22_Y19_N0, M9K_X22_Y27_N0, M9K_X33_Y21_N0, M9K_X33_Y19_N0, M9K_X33_Y18_N0, M9K_X33_Y20_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 132               ;
; Simple Multipliers (18-bit)           ; 2           ; 1                   ; 66                ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 66                ;
; Embedded Multiplier 9-bit elements    ; 4           ; 2                   ; 132               ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                                                                                                                                               ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_q1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1               ;                            ; DSPMULT_X42_Y13_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y14_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    full_sys:u0|full_sys_nios2_qsys_0:nios2_qsys_0|full_sys_nios2_qsys_0_mult_cell:the_full_sys_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_s1u2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1               ;                            ; DSPMULT_X42_Y14_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+--------------------------------------------------+
; Routing Usage Summary                            ;
+-----------------------+--------------------------+
; Routing Resource Type ; Usage                    ;
+-----------------------+--------------------------+
; Block interconnects   ; 11,010 / 71,559 ( 15 % ) ;
; C16 interconnects     ; 120 / 2,597 ( 5 % )      ;
; C4 interconnects      ; 5,779 / 46,848 ( 12 % )  ;
; Direct links          ; 1,886 / 71,559 ( 3 % )   ;
; Global clocks         ; 7 / 20 ( 35 % )          ;
; Local interconnects   ; 6,188 / 24,624 ( 25 % )  ;
; R24 interconnects     ; 227 / 2,496 ( 9 % )      ;
; R4 interconnects      ; 7,861 / 62,424 ( 13 % )  ;
+-----------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.49) ; Number of LABs  (Total = 773) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 53                            ;
; 2                                           ; 11                            ;
; 3                                           ; 25                            ;
; 4                                           ; 10                            ;
; 5                                           ; 9                             ;
; 6                                           ; 14                            ;
; 7                                           ; 13                            ;
; 8                                           ; 7                             ;
; 9                                           ; 3                             ;
; 10                                          ; 52                            ;
; 11                                          ; 49                            ;
; 12                                          ; 16                            ;
; 13                                          ; 27                            ;
; 14                                          ; 30                            ;
; 15                                          ; 124                           ;
; 16                                          ; 330                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.17) ; Number of LABs  (Total = 773) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 429                           ;
; 1 Clock                            ; 585                           ;
; 1 Clock enable                     ; 335                           ;
; 1 Sync. clear                      ; 6                             ;
; 1 Sync. load                       ; 70                            ;
; 2 Async. clears                    ; 7                             ;
; 2 Clock enables                    ; 87                            ;
; 2 Clocks                           ; 160                           ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.78) ; Number of LABs  (Total = 773) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 2                             ;
; 1                                            ; 17                            ;
; 2                                            ; 35                            ;
; 3                                            ; 10                            ;
; 4                                            ; 20                            ;
; 5                                            ; 9                             ;
; 6                                            ; 7                             ;
; 7                                            ; 3                             ;
; 8                                            ; 2                             ;
; 9                                            ; 3                             ;
; 10                                           ; 10                            ;
; 11                                           ; 6                             ;
; 12                                           ; 10                            ;
; 13                                           ; 11                            ;
; 14                                           ; 8                             ;
; 15                                           ; 14                            ;
; 16                                           ; 23                            ;
; 17                                           ; 29                            ;
; 18                                           ; 26                            ;
; 19                                           ; 25                            ;
; 20                                           ; 26                            ;
; 21                                           ; 30                            ;
; 22                                           ; 40                            ;
; 23                                           ; 29                            ;
; 24                                           ; 45                            ;
; 25                                           ; 47                            ;
; 26                                           ; 47                            ;
; 27                                           ; 56                            ;
; 28                                           ; 47                            ;
; 29                                           ; 34                            ;
; 30                                           ; 37                            ;
; 31                                           ; 15                            ;
; 32                                           ; 50                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 5.52) ; Number of LABs  (Total = 773) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 2                             ;
; 1                                               ; 92                            ;
; 2                                               ; 114                           ;
; 3                                               ; 131                           ;
; 4                                               ; 131                           ;
; 5                                               ; 30                            ;
; 6                                               ; 32                            ;
; 7                                               ; 28                            ;
; 8                                               ; 43                            ;
; 9                                               ; 29                            ;
; 10                                              ; 22                            ;
; 11                                              ; 23                            ;
; 12                                              ; 21                            ;
; 13                                              ; 14                            ;
; 14                                              ; 13                            ;
; 15                                              ; 15                            ;
; 16                                              ; 24                            ;
; 17                                              ; 3                             ;
; 18                                              ; 2                             ;
; 19                                              ; 0                             ;
; 20                                              ; 0                             ;
; 21                                              ; 0                             ;
; 22                                              ; 0                             ;
; 23                                              ; 2                             ;
; 24                                              ; 0                             ;
; 25                                              ; 1                             ;
; 26                                              ; 0                             ;
; 27                                              ; 0                             ;
; 28                                              ; 0                             ;
; 29                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 11.46) ; Number of LABs  (Total = 773) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 3                             ;
; 2                                            ; 128                           ;
; 3                                            ; 74                            ;
; 4                                            ; 20                            ;
; 5                                            ; 18                            ;
; 6                                            ; 13                            ;
; 7                                            ; 23                            ;
; 8                                            ; 79                            ;
; 9                                            ; 34                            ;
; 10                                           ; 35                            ;
; 11                                           ; 48                            ;
; 12                                           ; 19                            ;
; 13                                           ; 17                            ;
; 14                                           ; 11                            ;
; 15                                           ; 20                            ;
; 16                                           ; 16                            ;
; 17                                           ; 11                            ;
; 18                                           ; 12                            ;
; 19                                           ; 14                            ;
; 20                                           ; 37                            ;
; 21                                           ; 16                            ;
; 22                                           ; 19                            ;
; 23                                           ; 12                            ;
; 24                                           ; 10                            ;
; 25                                           ; 11                            ;
; 26                                           ; 11                            ;
; 27                                           ; 11                            ;
; 28                                           ; 11                            ;
; 29                                           ; 12                            ;
; 30                                           ; 8                             ;
; 31                                           ; 4                             ;
; 32                                           ; 4                             ;
; 33                                           ; 3                             ;
; 34                                           ; 3                             ;
; 35                                           ; 3                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 11    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 112          ; 37           ; 112          ; 0            ; 0            ; 116       ; 112          ; 0            ; 116       ; 116       ; 0            ; 0            ; 0            ; 0            ; 89           ; 0            ; 0            ; 89           ; 0            ; 0            ; 47           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 116       ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 79           ; 4            ; 116          ; 116          ; 0         ; 4            ; 116          ; 0         ; 0         ; 116          ; 116          ; 116          ; 116          ; 27           ; 116          ; 116          ; 27           ; 116          ; 116          ; 69           ; 116          ; 116          ; 116          ; 116          ; 116          ; 116          ; 0         ; 116          ; 116          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; DRAM_ADDR[0]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[12]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CKE            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CS_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[0]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[1]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_WE_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_IN[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0_IN[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[24]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[25]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[26]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[27]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[28]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[29]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[30]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[32]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[8]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[9]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[10]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[11]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[12]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[13]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[14]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[15]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[16]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[17]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[18]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[19]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[20]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[21]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[22]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[23]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[24]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[25]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[26]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[27]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[28]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[29]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[30]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[31]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[32]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_1[33]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[8]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[9]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[10]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[11]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[12]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[13]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[14]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[15]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[16]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[17]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[18]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[19]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[20]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[21]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[22]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[23]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[31]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO_0[33]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY_N[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY_N[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device EP4CE22F17C6 for design "LCD"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "full_sys:u0|full_sys_altpll_0:altpll_0|full_sys_altpll_0_altpll_ubh2:sd1|pll7" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for full_sys:u0|full_sys_altpll_0:altpll_0|full_sys_altpll_0_altpll_ubh2:sd1|wire_pll7_clk[0] port
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of -54 degrees (-3000 ps) for full_sys:u0|full_sys_altpll_0:altpll_0|full_sys_altpll_0_altpll_ubh2:sd1|wire_pll7_clk[1] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C6 is compatible
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'z:/es/lcd/quartus/db/ip/full_sys/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'z:/es/lcd/quartus/db/ip/full_sys/submodules/full_sys_nios2_qsys_0.sdc'
Warning (332060): Node: CLOCK_50 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register full_sys:u0|full_sys_sdram_controller_0:sdram_controller_0|m_addr[0] is being clocked by CLOCK_50
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: u0|altpll_0|sd1|pll7|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: u0|altpll_0|sd1|pll7|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Fall) to altera_reserved_tck (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node full_sys:u0|full_sys_altpll_0:altpll_0|full_sys_altpll_0_altpll_ubh2:sd1|wire_pll7_clk[0] (placed in counter C0 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node full_sys:u0|full_sys_altpll_0:altpll_0|full_sys_altpll_0_altpll_ubh2:sd1|wire_pll7_clk[1] (placed in counter C1 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node full_sys:u0|altera_reset_controller:rst_controller_002|r_sync_rst 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node full_sys:u0|LCD:lcd_sys_0|master:b2v_inst|offset[10]
        Info (176357): Destination node full_sys:u0|LCD:lcd_sys_0|master:b2v_inst|offset[24]
        Info (176357): Destination node full_sys:u0|LCD:lcd_sys_0|master:b2v_inst|offset[11]
        Info (176357): Destination node full_sys:u0|LCD:lcd_sys_0|master:b2v_inst|offset[12]
        Info (176357): Destination node full_sys:u0|LCD:lcd_sys_0|master:b2v_inst|offset[13]
        Info (176357): Destination node full_sys:u0|LCD:lcd_sys_0|master:b2v_inst|offset[14]
        Info (176357): Destination node full_sys:u0|LCD:lcd_sys_0|master:b2v_inst|offset[15]
        Info (176357): Destination node full_sys:u0|LCD:lcd_sys_0|master:b2v_inst|offset[16]
        Info (176357): Destination node full_sys:u0|LCD:lcd_sys_0|master:b2v_inst|offset[17]
        Info (176357): Destination node full_sys:u0|LCD:lcd_sys_0|master:b2v_inst|offset[18]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~0
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset
Info (176353): Automatically promoted node full_sys:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node full_sys:u0|altera_reset_controller:rst_controller_002|merged_reset~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_addr[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 8 registers into blocks of type EC
    Extra Info (176218): Packed 16 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 48 registers into blocks of type Embedded multiplier output
    Extra Info (176218): Packed 16 registers into blocks of type I/O Input Buffer
    Extra Info (176218): Packed 53 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 51 register duplicates
Warning (15064): PLL "full_sys:u0|full_sys_altpll_0:altpll_0|full_sys_altpll_0_altpll_ubh2:sd1|pll7" output port clk[1] feeds output pin "DRAM_CLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "ADC_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_SADDR" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR_0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR_1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR_10" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR_11" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR_12" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR_2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR_3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR_4" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR_5" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR_6" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR_7" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR_8" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR_9" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA_0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA_1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQM_0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQM_1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ_0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ_1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ_10" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ_11" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ_12" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ_13" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ_14" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ_15" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ_2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ_3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ_4" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ_5" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ_6" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ_7" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ_8" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ_9" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EPCS_ASDO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EPCS_DATA0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EPCS_DCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EPCS_NCSO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_10" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_11" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_12" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_13" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_14" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_15" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_16" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_17" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_18" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_19" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_20" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_21" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_22" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_23" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_24" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_25" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_26" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_27" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_28" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_29" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_30" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_31" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_32" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_33" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_4" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_5" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_6" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_7" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_8" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_9" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_IN_0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0_IN_1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_10" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_11" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_12" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_13" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_14" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_15" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_16" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_17" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_18" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_19" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_20" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_21" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_22" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_23" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_24" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_25" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_26" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_27" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_28" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_29" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_30" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_31" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_32" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_33" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_4" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_5" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_6" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_7" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_8" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_9" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_IN[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_IN[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_IN_0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1_IN_1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2_0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2_1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2_10" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2_11" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2_12" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2_2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2_3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2_4" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2_5" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2_6" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2_7" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2_8" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2_9" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2_IN[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2_IN[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2_IN[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2_IN_0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2_IN_1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_2_IN_2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "G_SENSOR_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "G_SENSOR_INT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY_N_0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY_N_1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_4" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_5" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_6" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LED_7" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW_0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW_1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW_2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW_3" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:09
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 11% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 25% of the available device resources in the region that extends from location X21_Y11 to location X31_Y22
Info (170194): Fitter routing operations ending: elapsed time is 00:00:04
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 2.52 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:05
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 89 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin GPIO_0_IN[0] uses I/O standard 3.3-V LVTTL at A8
    Info (169178): Pin GPIO_0_IN[1] uses I/O standard 3.3-V LVTTL at B8
    Info (169178): Pin GPIO_0[0] uses I/O standard 3.3-V LVTTL at D3
    Info (169178): Pin GPIO_0[1] uses I/O standard 3.3-V LVTTL at C3
    Info (169178): Pin GPIO_0[2] uses I/O standard 3.3-V LVTTL at A2
    Info (169178): Pin GPIO_0[7] uses I/O standard 3.3-V LVTTL at B5
    Info (169178): Pin GPIO_0[24] uses I/O standard 3.3-V LVTTL at C9
    Info (169178): Pin GPIO_0[25] uses I/O standard 3.3-V LVTTL at D9
    Info (169178): Pin GPIO_0[26] uses I/O standard 3.3-V LVTTL at E11
    Info (169178): Pin GPIO_0[27] uses I/O standard 3.3-V LVTTL at E10
    Info (169178): Pin GPIO_0[28] uses I/O standard 3.3-V LVTTL at C11
    Info (169178): Pin GPIO_0[29] uses I/O standard 3.3-V LVTTL at B11
    Info (169178): Pin GPIO_0[30] uses I/O standard 3.3-V LVTTL at A12
    Info (169178): Pin GPIO_0[32] uses I/O standard 3.3-V LVTTL at D12
    Info (169178): Pin GPIO_1[0] uses I/O standard 3.3-V LVTTL at F13
    Info (169178): Pin GPIO_1[1] uses I/O standard 3.3-V LVTTL at T15
    Info (169178): Pin GPIO_1[2] uses I/O standard 3.3-V LVTTL at T14
    Info (169178): Pin GPIO_1[3] uses I/O standard 3.3-V LVTTL at T13
    Info (169178): Pin GPIO_1[4] uses I/O standard 3.3-V LVTTL at R13
    Info (169178): Pin GPIO_1[5] uses I/O standard 3.3-V LVTTL at T12
    Info (169178): Pin GPIO_1[6] uses I/O standard 3.3-V LVTTL at R12
    Info (169178): Pin GPIO_1[7] uses I/O standard 3.3-V LVTTL at T11
    Info (169178): Pin GPIO_1[8] uses I/O standard 3.3-V LVTTL at T10
    Info (169178): Pin GPIO_1[9] uses I/O standard 3.3-V LVTTL at R11
    Info (169178): Pin GPIO_1[10] uses I/O standard 3.3-V LVTTL at P11
    Info (169178): Pin GPIO_1[11] uses I/O standard 3.3-V LVTTL at R10
    Info (169178): Pin GPIO_1[12] uses I/O standard 3.3-V LVTTL at N12
    Info (169178): Pin GPIO_1[13] uses I/O standard 3.3-V LVTTL at P9
    Info (169178): Pin GPIO_1[14] uses I/O standard 3.3-V LVTTL at N9
    Info (169178): Pin GPIO_1[15] uses I/O standard 3.3-V LVTTL at N11
    Info (169178): Pin GPIO_1[16] uses I/O standard 3.3-V LVTTL at L16
    Info (169178): Pin GPIO_1[17] uses I/O standard 3.3-V LVTTL at K16
    Info (169178): Pin GPIO_1[18] uses I/O standard 3.3-V LVTTL at R16
    Info (169178): Pin GPIO_1[19] uses I/O standard 3.3-V LVTTL at L15
    Info (169178): Pin GPIO_1[20] uses I/O standard 3.3-V LVTTL at P15
    Info (169178): Pin GPIO_1[21] uses I/O standard 3.3-V LVTTL at P16
    Info (169178): Pin GPIO_1[22] uses I/O standard 3.3-V LVTTL at R14
    Info (169178): Pin GPIO_1[23] uses I/O standard 3.3-V LVTTL at N16
    Info (169178): Pin GPIO_1[24] uses I/O standard 3.3-V LVTTL at N15
    Info (169178): Pin GPIO_1[25] uses I/O standard 3.3-V LVTTL at P14
    Info (169178): Pin GPIO_1[26] uses I/O standard 3.3-V LVTTL at L14
    Info (169178): Pin GPIO_1[27] uses I/O standard 3.3-V LVTTL at N14
    Info (169178): Pin GPIO_1[28] uses I/O standard 3.3-V LVTTL at M10
    Info (169178): Pin GPIO_1[29] uses I/O standard 3.3-V LVTTL at L13
    Info (169178): Pin GPIO_1[30] uses I/O standard 3.3-V LVTTL at J16
    Info (169178): Pin GPIO_1[31] uses I/O standard 3.3-V LVTTL at K15
    Info (169178): Pin GPIO_1[32] uses I/O standard 3.3-V LVTTL at J13
    Info (169178): Pin GPIO_1[33] uses I/O standard 3.3-V LVTTL at J14
    Info (169178): Pin DRAM_DQ[0] uses I/O standard 3.3-V LVTTL at G2
    Info (169178): Pin DRAM_DQ[1] uses I/O standard 3.3-V LVTTL at G1
    Info (169178): Pin DRAM_DQ[2] uses I/O standard 3.3-V LVTTL at L8
    Info (169178): Pin DRAM_DQ[3] uses I/O standard 3.3-V LVTTL at K5
    Info (169178): Pin DRAM_DQ[4] uses I/O standard 3.3-V LVTTL at K2
    Info (169178): Pin DRAM_DQ[5] uses I/O standard 3.3-V LVTTL at J2
    Info (169178): Pin DRAM_DQ[6] uses I/O standard 3.3-V LVTTL at J1
    Info (169178): Pin DRAM_DQ[7] uses I/O standard 3.3-V LVTTL at R7
    Info (169178): Pin DRAM_DQ[8] uses I/O standard 3.3-V LVTTL at T4
    Info (169178): Pin DRAM_DQ[9] uses I/O standard 3.3-V LVTTL at T2
    Info (169178): Pin DRAM_DQ[10] uses I/O standard 3.3-V LVTTL at T3
    Info (169178): Pin DRAM_DQ[11] uses I/O standard 3.3-V LVTTL at R3
    Info (169178): Pin DRAM_DQ[12] uses I/O standard 3.3-V LVTTL at R5
    Info (169178): Pin DRAM_DQ[13] uses I/O standard 3.3-V LVTTL at P3
    Info (169178): Pin DRAM_DQ[14] uses I/O standard 3.3-V LVTTL at N3
    Info (169178): Pin DRAM_DQ[15] uses I/O standard 3.3-V LVTTL at K1
    Info (169178): Pin GPIO_0[3] uses I/O standard 3.3-V LVTTL at A3
    Info (169178): Pin GPIO_0[4] uses I/O standard 3.3-V LVTTL at B3
    Info (169178): Pin GPIO_0[5] uses I/O standard 3.3-V LVTTL at B4
    Info (169178): Pin GPIO_0[6] uses I/O standard 3.3-V LVTTL at A4
    Info (169178): Pin GPIO_0[8] uses I/O standard 3.3-V LVTTL at A5
    Info (169178): Pin GPIO_0[9] uses I/O standard 3.3-V LVTTL at D5
    Info (169178): Pin GPIO_0[10] uses I/O standard 3.3-V LVTTL at B6
    Info (169178): Pin GPIO_0[11] uses I/O standard 3.3-V LVTTL at A6
    Info (169178): Pin GPIO_0[12] uses I/O standard 3.3-V LVTTL at B7
    Info (169178): Pin GPIO_0[13] uses I/O standard 3.3-V LVTTL at D6
    Info (169178): Pin GPIO_0[14] uses I/O standard 3.3-V LVTTL at A7
    Info (169178): Pin GPIO_0[15] uses I/O standard 3.3-V LVTTL at C6
    Info (169178): Pin GPIO_0[16] uses I/O standard 3.3-V LVTTL at C8
    Info (169178): Pin GPIO_0[17] uses I/O standard 3.3-V LVTTL at E6
    Info (169178): Pin GPIO_0[18] uses I/O standard 3.3-V LVTTL at E7
    Info (169178): Pin GPIO_0[19] uses I/O standard 3.3-V LVTTL at D8
    Info (169178): Pin GPIO_0[20] uses I/O standard 3.3-V LVTTL at E8
    Info (169178): Pin GPIO_0[21] uses I/O standard 3.3-V LVTTL at F8
    Info (169178): Pin GPIO_0[22] uses I/O standard 3.3-V LVTTL at F9
    Info (169178): Pin GPIO_0[23] uses I/O standard 3.3-V LVTTL at E9
    Info (169178): Pin GPIO_0[31] uses I/O standard 3.3-V LVTTL at D11
    Info (169178): Pin GPIO_0[33] uses I/O standard 3.3-V LVTTL at B12
    Info (169178): Pin CLOCK_50 uses I/O standard 3.3-V LVTTL at R8
    Info (169178): Pin KEY_N[1] uses I/O standard 3.3-V LVTTL at E1
    Info (169178): Pin KEY_N[0] uses I/O standard 3.3-V LVTTL at J15
Warning (169064): Following 68 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin GPIO_0[0] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[1] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[2] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[7] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[24] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[25] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[26] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[27] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[28] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[29] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[30] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[32] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[0] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[1] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[2] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[3] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[4] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[5] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[6] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[7] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[8] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[9] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[10] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[11] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[12] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[13] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[14] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[15] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[16] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[17] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[18] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[19] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[20] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[21] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[22] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[23] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[24] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[25] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[26] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[27] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[28] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[29] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[30] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[31] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[32] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[33] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[3] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[4] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[5] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[6] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[8] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[9] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[10] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[11] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[12] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[13] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[14] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[15] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[16] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[17] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[18] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[19] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[20] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[21] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[22] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[23] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[31] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[33] has a permanently enabled output enable
Info (144001): Generated suppressed messages file Z:/ES/LCD/quartus/output_files/LCD.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 193 warnings
    Info: Peak virtual memory: 1541 megabytes
    Info: Processing ended: Sun Jan 03 17:43:53 2016
    Info: Elapsed time: 00:00:39
    Info: Total CPU time (on all processors): 00:00:43


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in Z:/ES/LCD/quartus/output_files/LCD.fit.smsg.


