n work poly_ntt_Z78 verilog;
av .compile_point_summary_status "Remapped";
av .compile_point_summary_reason "Design changed";
av .compile_point_update_model 1;
av .compile_point_fast_synthesis "No";
av .compile_point_cputime_used 69.7188;
av .compile_point_starttime_stamp "Thu Mar 23 14:42:59 2023";
av .compile_point_endtime_stamp "Thu Mar 23 14:44:09 2023";
av .compile_point_realtime_used 70.142;
