module counters_controller ( clk0, clk1, clk2, clk3, rst0, rst1, rst2, rst3, ena0, ena1, ena2, ena3, Qdata0, Qdata1, Qdata2, Qdata3);

input clk0, clk1, clk2, clk3;
input rst0, rst1, rst2, rst3;
input ena0, ena1, ena2, ena3;
output [9:0] Qdata0, Qdata1, Qdata2, Qdata3;

counter	u0(clk0, rst0, ena0, Qdata0);
counter	u1(clk1, rst1, ena1, Qdata1);
counter	u2(clk2, rst2, ena2, Qdata2);
counter 	u3(clk3, rst3, ena3, Qdata3);

endmodule


