<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.14.6" version="1.0">
  This file is intended to be loaded by Logisim-evolution (https://github.com/reds-heig/logisim-evolution).

  <lib desc="#Wiring" name="0">
    <tool name="Splitter">
      <a name="fanout" val="4"/>
      <a name="incoming" val="4"/>
      <a name="appear" val="center"/>
    </tool>
    <tool name="Pin">
      <a name="facing" val="north"/>
    </tool>
    <tool name="Probe">
      <a name="radix" val="16"/>
    </tool>
    <tool name="Tunnel">
      <a name="width" val="2"/>
    </tool>
    <tool name="Pull Resistor">
      <a name="facing" val="north"/>
    </tool>
    <tool name="Clock">
      <a name="facing" val="north"/>
    </tool>
    <tool name="Constant">
      <a name="width" val="8"/>
      <a name="value" val="0xff"/>
    </tool>
  </lib>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2">
    <tool name="Multiplexer">
      <a name="enable" val="false"/>
    </tool>
    <tool name="Demultiplexer">
      <a name="enable" val="false"/>
    </tool>
  </lib>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#HDL-IP" name="6">
    <tool name="VHDL Entity">
      <a name="content">--------------------------------------------------------------------------------
-- HEIG-VD, institute REDS, 1400 Yverdon-les-Bains
-- Project :
-- File    :
-- Autor   :
-- Date    :
--
--------------------------------------------------------------------------------
-- Description :
--
--------------------------------------------------------------------------------

library ieee;
  use ieee.std_logic_1164.all;
  --use ieee.numeric_std.all;

entity VHDL_Component is
  port(
  ------------------------------------------------------------------------------
  --Insert input ports below
    horloge_i  : in  std_logic;                    -- input bit example
    val_i      : in  std_logic_vector(3 downto 0); -- input vector example
  ------------------------------------------------------------------------------
  --Insert output ports below
    max_o      : out std_logic;                    -- output bit example
    cpt_o      : out std_logic_Vector(3 downto 0)  -- output vector example
    );
end VHDL_Component;

--------------------------------------------------------------------------------
--Complete your VHDL description below
architecture type_architecture of VHDL_Component is


begin


end type_architecture;
</a>
    </tool>
  </lib>
  <lib desc="#TCL" name="7">
    <tool name="TclGeneric">
      <a name="content">library ieee;
use ieee.std_logic_1164.all;

entity TCL_Generic is
  port(
    --Insert input ports below
    horloge_i  : in  std_logic;                    -- input bit example
    val_i      : in  std_logic_vector(3 downto 0); -- input vector example

	  --Insert output ports below
    max_o      : out std_logic;                    -- output bit example
    cpt_o      : out std_logic_Vector(3 downto 0)  -- output vector example
  );
end TCL_Generic;
</a>
    </tool>
  </lib>
  <lib desc="#Base" name="8">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <lib desc="#BFH-Praktika" name="9"/>
  <main name="NAND1"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
    <a name="tickmain" val="half_period"/>
  </options>
  <mappings>
    <tool lib="8" map="Button2" name="Menu Tool"/>
    <tool lib="8" map="Button3" name="Menu Tool"/>
    <tool lib="8" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="8" name="Poke Tool"/>
    <tool lib="8" name="Edit Tool"/>
    <tool lib="8" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin"/>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="NAND1">
    <a name="circuit" val="NAND1"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif bold 16"/>
    <a name="circuitnamedbox" val="true"/>
    <a name="circuitvhdlpath" val=""/>
    <wire from="(240,220)" to="(320,220)"/>
    <wire from="(290,180)" to="(320,180)"/>
    <wire from="(370,200)" to="(390,200)"/>
    <wire from="(240,170)" to="(290,170)"/>
    <wire from="(290,170)" to="(290,180)"/>
    <wire from="(420,200)" to="(460,200)"/>
    <comp lib="0" loc="(240,170)" name="Pin">
      <a name="label" val="A"/>
    </comp>
    <comp lib="0" loc="(240,220)" name="Pin">
      <a name="label" val="B"/>
    </comp>
    <comp lib="0" loc="(460,200)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="RESULT"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="8" loc="(350,128)" name="Text">
      <a name="text" val="PUT CIRCUITRY HERE"/>
    </comp>
    <comp lib="1" loc="(420,200)" name="NOT Gate"/>
    <comp lib="1" loc="(370,200)" name="AND Gate"/>
  </circuit>
  <circuit name="NOR1">
    <a name="circuit" val="NOR1"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif bold 16"/>
    <a name="circuitnamedbox" val="true"/>
    <a name="circuitvhdlpath" val=""/>
    <wire from="(390,220)" to="(420,220)"/>
    <wire from="(290,200)" to="(340,200)"/>
    <wire from="(290,240)" to="(340,240)"/>
    <wire from="(450,220)" to="(490,220)"/>
    <comp lib="0" loc="(290,200)" name="Pin">
      <a name="label" val="A"/>
    </comp>
    <comp lib="0" loc="(290,240)" name="Pin">
      <a name="label" val="B"/>
    </comp>
    <comp lib="0" loc="(490,220)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="RESULT"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="8" loc="(394,148)" name="Text">
      <a name="text" val="PUT CIRCUITRY HERE"/>
    </comp>
    <comp lib="1" loc="(390,220)" name="OR Gate"/>
    <comp lib="1" loc="(450,220)" name="NOT Gate"/>
  </circuit>
  <circuit name="XOR1">
    <a name="circuit" val="XOR1"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif bold 16"/>
    <a name="circuitnamedbox" val="true"/>
    <a name="circuitvhdlpath" val=""/>
    <wire from="(320,190)" to="(320,260)"/>
    <wire from="(290,180)" to="(290,250)"/>
    <wire from="(450,200)" to="(480,200)"/>
    <wire from="(260,180)" to="(290,180)"/>
    <wire from="(280,290)" to="(310,290)"/>
    <wire from="(260,260)" to="(280,260)"/>
    <wire from="(290,150)" to="(310,150)"/>
    <wire from="(410,270)" to="(460,270)"/>
    <wire from="(340,150)" to="(360,150)"/>
    <wire from="(340,290)" to="(360,290)"/>
    <wire from="(460,240)" to="(480,240)"/>
    <wire from="(530,220)" to="(630,220)"/>
    <wire from="(450,170)" to="(450,200)"/>
    <wire from="(460,240)" to="(460,270)"/>
    <wire from="(290,150)" to="(290,180)"/>
    <wire from="(280,260)" to="(280,290)"/>
    <wire from="(280,260)" to="(320,260)"/>
    <wire from="(320,190)" to="(360,190)"/>
    <wire from="(410,170)" to="(450,170)"/>
    <wire from="(290,250)" to="(360,250)"/>
    <comp lib="0" loc="(260,180)" name="Pin">
      <a name="label" val="A"/>
    </comp>
    <comp lib="0" loc="(260,260)" name="Pin">
      <a name="label" val="B"/>
    </comp>
    <comp lib="0" loc="(630,220)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="RESULT"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="8" loc="(404,110)" name="Text">
      <a name="text" val="PUT CIRCUITRY HERE"/>
    </comp>
    <comp lib="1" loc="(410,170)" name="AND Gate"/>
    <comp lib="1" loc="(340,150)" name="NOT Gate"/>
    <comp lib="1" loc="(530,220)" name="OR Gate"/>
    <comp lib="1" loc="(410,270)" name="AND Gate"/>
    <comp lib="1" loc="(340,290)" name="NOT Gate"/>
  </circuit>
  <circuit name="MUX2">
    <a name="circuit" val="MUX2"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif bold 16"/>
    <a name="circuitnamedbox" val="true"/>
    <a name="circuitvhdlpath" val=""/>
    <wire from="(300,220)" to="(350,220)"/>
    <wire from="(430,430)" to="(430,440)"/>
    <wire from="(440,520)" to="(440,530)"/>
    <wire from="(340,180)" to="(340,190)"/>
    <wire from="(270,300)" to="(380,300)"/>
    <wire from="(300,260)" to="(400,260)"/>
    <wire from="(330,330)" to="(330,360)"/>
    <wire from="(320,410)" to="(360,410)"/>
    <wire from="(430,440)" to="(470,440)"/>
    <wire from="(320,410)" to="(320,500)"/>
    <wire from="(270,540)" to="(360,540)"/>
    <wire from="(350,220)" to="(350,450)"/>
    <wire from="(620,190)" to="(640,190)"/>
    <wire from="(620,310)" to="(640,310)"/>
    <wire from="(270,190)" to="(300,190)"/>
    <wire from="(410,340)" to="(430,340)"/>
    <wire from="(510,280)" to="(530,280)"/>
    <wire from="(300,220)" to="(300,260)"/>
    <wire from="(340,280)" to="(340,320)"/>
    <wire from="(320,240)" to="(320,410)"/>
    <wire from="(400,260)" to="(400,300)"/>
    <wire from="(250,260)" to="(270,260)"/>
    <wire from="(250,300)" to="(270,300)"/>
    <wire from="(330,400)" to="(470,400)"/>
    <wire from="(270,330)" to="(280,330)"/>
    <wire from="(330,190)" to="(340,190)"/>
    <wire from="(350,450)" to="(360,450)"/>
    <wire from="(270,190)" to="(270,240)"/>
    <wire from="(450,190)" to="(450,250)"/>
    <wire from="(640,260)" to="(640,310)"/>
    <wire from="(550,330)" to="(550,510)"/>
    <wire from="(380,250)" to="(450,250)"/>
    <wire from="(420,300)" to="(420,370)"/>
    <wire from="(730,240)" to="(780,240)"/>
    <wire from="(520,290)" to="(570,290)"/>
    <wire from="(410,260)" to="(460,260)"/>
    <wire from="(520,170)" to="(570,170)"/>
    <wire from="(270,240)" to="(320,240)"/>
    <wire from="(520,290)" to="(520,420)"/>
    <wire from="(530,210)" to="(530,280)"/>
    <wire from="(270,260)" to="(270,280)"/>
    <wire from="(530,210)" to="(570,210)"/>
    <wire from="(640,220)" to="(680,220)"/>
    <wire from="(640,260)" to="(680,260)"/>
    <wire from="(410,240)" to="(410,260)"/>
    <wire from="(270,330)" to="(270,540)"/>
    <wire from="(640,190)" to="(640,220)"/>
    <wire from="(270,300)" to="(270,330)"/>
    <wire from="(320,500)" to="(360,500)"/>
    <wire from="(320,240)" to="(410,240)"/>
    <wire from="(410,200)" to="(440,200)"/>
    <wire from="(440,150)" to="(470,150)"/>
    <wire from="(430,300)" to="(460,300)"/>
    <wire from="(550,330)" to="(570,330)"/>
    <wire from="(410,520)" to="(440,520)"/>
    <wire from="(440,530)" to="(470,530)"/>
    <wire from="(420,370)" to="(450,370)"/>
    <wire from="(270,260)" to="(300,260)"/>
    <wire from="(310,280)" to="(340,280)"/>
    <wire from="(330,360)" to="(360,360)"/>
    <wire from="(310,330)" to="(330,330)"/>
    <wire from="(340,180)" to="(360,180)"/>
    <wire from="(340,320)" to="(360,320)"/>
    <wire from="(450,190)" to="(470,190)"/>
    <wire from="(410,430)" to="(430,430)"/>
    <wire from="(520,510)" to="(550,510)"/>
    <wire from="(400,300)" to="(420,300)"/>
    <wire from="(450,490)" to="(470,490)"/>
    <wire from="(330,360)" to="(330,400)"/>
    <wire from="(430,300)" to="(430,340)"/>
    <wire from="(250,190)" to="(270,190)"/>
    <wire from="(270,280)" to="(280,280)"/>
    <wire from="(350,220)" to="(360,220)"/>
    <wire from="(440,150)" to="(440,200)"/>
    <wire from="(380,250)" to="(380,300)"/>
    <wire from="(450,370)" to="(450,490)"/>
    <comp lib="0" loc="(250,190)" name="Pin">
      <a name="label" val="A"/>
    </comp>
    <comp lib="0" loc="(780,240)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="RESULT"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="8" loc="(507,102)" name="Text">
      <a name="text" val="PUT CIRCUITRY HERE"/>
    </comp>
    <comp lib="0" loc="(250,260)" name="Pin">
      <a name="label" val="B"/>
    </comp>
    <comp lib="0" loc="(250,300)" name="Pin">
      <a name="label" val="Sel"/>
    </comp>
    <comp lib="1" loc="(410,200)" name="AND Gate"/>
    <comp lib="1" loc="(410,430)" name="AND Gate"/>
    <comp lib="1" loc="(520,170)" name="AND Gate"/>
    <comp lib="1" loc="(730,240)" name="OR Gate"/>
    <comp lib="1" loc="(520,510)" name="AND Gate"/>
    <comp lib="1" loc="(310,330)" name="NOT Gate"/>
    <comp lib="1" loc="(510,280)" name="AND Gate"/>
    <comp lib="1" loc="(310,280)" name="NOT Gate"/>
    <comp lib="1" loc="(620,190)" name="OR Gate"/>
    <comp lib="1" loc="(330,190)" name="NOT Gate"/>
    <comp lib="1" loc="(620,310)" name="OR Gate"/>
    <comp lib="1" loc="(520,420)" name="AND Gate"/>
    <comp lib="1" loc="(410,340)" name="AND Gate"/>
    <comp lib="1" loc="(410,520)" name="AND Gate"/>
  </circuit>
  <circuit name="MUX4">
    <a name="circuit" val="MUX4"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif bold 16"/>
    <a name="circuitnamedbox" val="true"/>
    <a name="circuitvhdlpath" val=""/>
    <wire from="(250,290)" to="(310,290)"/>
    <wire from="(330,240)" to="(330,370)"/>
    <wire from="(250,440)" to="(430,440)"/>
    <wire from="(250,390)" to="(250,400)"/>
    <wire from="(300,220)" to="(350,220)"/>
    <wire from="(300,350)" to="(350,350)"/>
    <wire from="(480,320)" to="(480,330)"/>
    <wire from="(250,240)" to="(300,240)"/>
    <wire from="(250,340)" to="(300,340)"/>
    <wire from="(320,190)" to="(320,200)"/>
    <wire from="(300,340)" to="(300,350)"/>
    <wire from="(300,220)" to="(300,240)"/>
    <wire from="(330,370)" to="(330,390)"/>
    <wire from="(430,420)" to="(430,440)"/>
    <wire from="(500,340)" to="(500,420)"/>
    <wire from="(310,330)" to="(350,330)"/>
    <wire from="(490,200)" to="(490,300)"/>
    <wire from="(480,320)" to="(510,320)"/>
    <wire from="(320,200)" to="(350,200)"/>
    <wire from="(330,240)" to="(350,240)"/>
    <wire from="(330,370)" to="(350,370)"/>
    <wire from="(470,200)" to="(490,200)"/>
    <wire from="(490,300)" to="(510,300)"/>
    <wire from="(310,290)" to="(310,330)"/>
    <wire from="(470,330)" to="(480,330)"/>
    <wire from="(500,340)" to="(510,340)"/>
    <wire from="(630,300)" to="(700,300)"/>
    <wire from="(250,390)" to="(330,390)"/>
    <wire from="(240,390)" to="(250,390)"/>
    <wire from="(250,190)" to="(320,190)"/>
    <wire from="(430,420)" to="(500,420)"/>
    <comp lib="0" loc="(250,190)" name="Pin">
      <a name="label" val="A"/>
    </comp>
    <comp lib="0" loc="(250,240)" name="Pin">
      <a name="label" val="B"/>
    </comp>
    <comp lib="0" loc="(250,290)" name="Pin">
      <a name="label" val="C"/>
    </comp>
    <comp lib="0" loc="(250,340)" name="Pin">
      <a name="label" val="D"/>
    </comp>
    <comp lib="0" loc="(250,440)" name="Pin">
      <a name="label" val="Sel1"/>
    </comp>
    <comp lib="0" loc="(700,300)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="RESULT"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="8" loc="(470,108)" name="Text">
      <a name="text" val="PUT CIRCUITRY HERE"/>
    </comp>
    <comp loc="(470,200)" name="MUX2"/>
    <comp loc="(630,300)" name="MUX2"/>
    <comp loc="(470,330)" name="MUX2"/>
    <comp lib="0" loc="(250,390)" name="Pin">
      <a name="label" val="Sel2"/>
    </comp>
  </circuit>
</project>
