# 0 "/home/bjh/zephyrproject/zephyr/misc/empty_file.c"
# 0 "<built-in>"
# 0 "<command-line>"
# 1 "/home/bjh/zephyrproject/zephyr/boards/adi/apard32690/apard32690_max32690_m4.dts" 1






/dts-v1/;

# 1 "/home/bjh/zephyrproject/zephyr/dts/arm/adi/max32/max32690.dtsi" 1 3 4






# 1 "/home/bjh/zephyrproject/zephyr/dts/arm/armv7-m.dtsi" 1 3 4


# 1 "/home/bjh/zephyrproject/zephyr/dts/common/skeleton.dtsi" 1 3 4
# 9 "/home/bjh/zephyrproject/zephyr/dts/common/skeleton.dtsi" 3 4
/ {
 #address-cells = <1>;
 #size-cells = <1>;
 chosen { };
 aliases { };
};
# 4 "/home/bjh/zephyrproject/zephyr/dts/arm/armv7-m.dtsi" 2 3 4

/ {
 soc {
  #address-cells = <1>;
  #size-cells = <1>;
  compatible = "simple-bus";
  interrupt-parent = <&nvic>;
  ranges;

  nvic: interrupt-controller@e000e100 {
   #address-cells = <1>;
   compatible = "arm,v7m-nvic";
   reg = <0xe000e100 0xc00>;
   interrupt-controller;
   #interrupt-cells = <2>;
  };

  systick: timer@e000e010 {
   compatible = "arm,armv7m-systick";
   reg = <0xe000e010 0x10>;
  };
 };
};
# 8 "/home/bjh/zephyrproject/zephyr/dts/arm/adi/max32/max32690.dtsi" 2 3 4
# 1 "/home/bjh/zephyrproject/zephyr/dts/arm/adi/max32/max32xxx.dtsi" 1 3 4






# 1 "/home/bjh/zephyrproject/zephyr/dts/common/mem.h" 1 3 4
# 8 "/home/bjh/zephyrproject/zephyr/dts/arm/adi/max32/max32xxx.dtsi" 2 3 4
# 1 "/home/bjh/zephyrproject/zephyr/include/zephyr/dt-bindings/gpio/gpio.h" 1 3 4
# 9 "/home/bjh/zephyrproject/zephyr/dts/arm/adi/max32/max32xxx.dtsi" 2 3 4
# 1 "/home/bjh/zephyrproject/zephyr/include/zephyr/dt-bindings/clock/adi_max32_clock.h" 1 3 4
# 10 "/home/bjh/zephyrproject/zephyr/dts/arm/adi/max32/max32xxx.dtsi" 2 3 4
# 1 "/home/bjh/zephyrproject/zephyr/include/zephyr/dt-bindings/i2c/i2c.h" 1 3 4
# 11 "/home/bjh/zephyrproject/zephyr/dts/arm/adi/max32/max32xxx.dtsi" 2 3 4
# 1 "/home/bjh/zephyrproject/zephyr/include/zephyr/dt-bindings/adc/adc.h" 1 3 4
# 9 "/home/bjh/zephyrproject/zephyr/include/zephyr/dt-bindings/adc/adc.h" 3 4
# 1 "/home/bjh/zephyrproject/zephyr/include/zephyr/dt-bindings/dt-util.h" 1 3 4
# 19 "/home/bjh/zephyrproject/zephyr/include/zephyr/dt-bindings/dt-util.h" 3 4
# 1 "/home/bjh/zephyrproject/zephyr/include/zephyr/sys/util_macro.h" 1 3 4
# 34 "/home/bjh/zephyrproject/zephyr/include/zephyr/sys/util_macro.h" 3 4
# 1 "/home/bjh/zephyrproject/zephyr/include/zephyr/sys/util_internal.h" 1 3 4
# 18 "/home/bjh/zephyrproject/zephyr/include/zephyr/sys/util_internal.h" 3 4
# 1 "/home/bjh/zephyrproject/zephyr/include/zephyr/sys/util_loops.h" 1 3 4
# 1083 "/home/bjh/zephyrproject/zephyr/include/zephyr/sys/util_loops.h" 3 4
# 1 "/home/bjh/zephyrproject/zephyr/include/zephyr/sys/util_listify.h" 1 3 4
# 1084 "/home/bjh/zephyrproject/zephyr/include/zephyr/sys/util_loops.h" 2 3 4
# 19 "/home/bjh/zephyrproject/zephyr/include/zephyr/sys/util_internal.h" 2 3 4
# 162 "/home/bjh/zephyrproject/zephyr/include/zephyr/sys/util_internal.h" 3 4
# 1 "/home/bjh/zephyrproject/zephyr/include/zephyr/sys/util_internal_is_eq.h" 1 3 4
# 163 "/home/bjh/zephyrproject/zephyr/include/zephyr/sys/util_internal.h" 2 3 4
# 193 "/home/bjh/zephyrproject/zephyr/include/zephyr/sys/util_internal.h" 3 4
# 1 "/home/bjh/zephyrproject/zephyr/include/zephyr/sys/util_internal_util_inc.h" 1 3 4
# 194 "/home/bjh/zephyrproject/zephyr/include/zephyr/sys/util_internal.h" 2 3 4


# 1 "/home/bjh/zephyrproject/zephyr/include/zephyr/sys/util_internal_util_dec.h" 1 3 4
# 197 "/home/bjh/zephyrproject/zephyr/include/zephyr/sys/util_internal.h" 2 3 4


# 1 "/home/bjh/zephyrproject/zephyr/include/zephyr/sys/util_internal_util_x2.h" 1 3 4
# 200 "/home/bjh/zephyrproject/zephyr/include/zephyr/sys/util_internal.h" 2 3 4
# 35 "/home/bjh/zephyrproject/zephyr/include/zephyr/sys/util_macro.h" 2 3 4
# 20 "/home/bjh/zephyrproject/zephyr/include/zephyr/dt-bindings/dt-util.h" 2 3 4
# 10 "/home/bjh/zephyrproject/zephyr/include/zephyr/dt-bindings/adc/adc.h" 2 3 4
# 12 "/home/bjh/zephyrproject/zephyr/dts/arm/adi/max32/max32xxx.dtsi" 2 3 4

# 1 "/home/bjh/zephyrproject/zephyr/dts/common/freq.h" 1 3 4
# 14 "/home/bjh/zephyrproject/zephyr/dts/arm/adi/max32/max32xxx.dtsi" 2 3 4

/ {
 chosen {
  zephyr,entropy = &trng;
  zephyr,flash-controller = &flc0;
 };

 cpus {
  #address-cells = <1>;
  #size-cells = <0>;

  cpu0: cpu@0 {
   device_type = "cpu";
   compatible = "arm,cortex-m4f";
   reg = <0>;
  };
 };

 clocks {
  clk_ipo: clk_ipo {
   compatible = "fixed-clock";
   #clock-cells = <0>;
   clock-frequency = <(((100) * 1000) * 1000)>;
   status = "disabled";
  };

  clk_iso: clk_iso {
   compatible = "fixed-clock";
   #clock-cells = <0>;
   clock-frequency = <(((60) * 1000) * 1000)>;
   status = "disabled";
  };

  clk_inro: clk_inro {
   compatible = "fixed-clock";
   #clock-cells = <0>;
   clock-frequency = <((8) * 1000)>;
   status = "disabled";
  };

  clk_ibro: clk_ibro {
   compatible = "fixed-clock";
   #clock-cells = <0>;
   clock-frequency = <7372800>;
   status = "disabled";
  };

  clk_ertco: clk_ertco {
   compatible = "fixed-clock";
   #clock-cells = <0>;
   clock-frequency = <32768>;
   status = "disabled";
  };

  clk_erfo: clk_erfo {
   compatible = "fixed-clock";
   #clock-cells = <0>;
   clock-frequency = <(((32) * 1000) * 1000)>;
   status = "disabled";
  };
 };

 soc {
  sram0: memory@20000000 {
   compatible = "mmio-sram";
   reg = <0x20000000 ((32) * 1024)>;
  };

  flc0: flash_controller@40029000 {
   compatible = "adi,max32-flash-controller";
   reg = <0x40029000 0x400>;

   #address-cells = <1>;
   #size-cells = <1>;
   status = "okay";

   flash0: flash@10000000 {
    compatible = "soc-nv-flash";
    reg = <0x10000000 ((512) * 1024)>;
    write-block-size = <16>;
    erase-block-size = <8192>;
   };
  };

  gcr: clock-controller@40000000 {
   reg = <0x40000000 0x400>;
   compatible = "adi,max32-gcr";
   #clock-cells = <2>;
   clocks = <&clk_ipo>;
   sysclk-prescaler = <1>;
   status = "okay";
  };

  i2c0: i2c0@4001d000 {
   compatible = "adi,max32-i2c";
   reg = <0x4001d000 0x1000>;
   #address-cells = <1>;
   #size-cells = <0>;
   clock-frequency = <100000>;
   clocks = <&gcr 0 13>;
   interrupts = <13 0>;
   status = "disabled";
  };

  i2c1: i2c1@4001e000 {
   compatible = "adi,max32-i2c";
   reg = <0x4001e000 0x1000>;
   #address-cells = <1>;
   #size-cells = <0>;
   clock-frequency = <100000>;
   clocks = <&gcr 0 28>;
   interrupts = <36 0>;
   status = "disabled";
  };

  i2c2: i2c2@4001f000 {
   compatible = "adi,max32-i2c";
   reg = <0x4001f000 0x1000>;
   #address-cells = <1>;
   #size-cells = <0>;
   clock-frequency = <100000>;
   clocks = <&gcr 1 24>;
   interrupts = <62 0>;
   status = "disabled";
  };

  pinctrl: pin-controller@40008000 {
   compatible = "adi,max32-pinctrl";
   #address-cells = <1>;
   #size-cells = <1>;
   reg = <0x40008000 0x2000>;

   gpio0: gpio@40008000 {
    reg = <0x40008000 0x1000>;
    compatible = "adi,max32-gpio";
    gpio-controller;
    #gpio-cells = <2>;
    clocks = <&gcr 0 0>;
    interrupts = <24 0>;
    status = "disabled";
   };

   gpio1: gpio@40009000 {
    reg = <0x40009000 0x1000>;
    compatible = "adi,max32-gpio";
    gpio-controller;
    #gpio-cells = <2>;
    interrupts = <25 0>;
    clocks = <&gcr 0 1>;
    status = "disabled";
   };
  };

  uart0: serial@40042000 {
   compatible = "adi,max32-uart";
   reg = <0x40042000 0x1000>;
   clocks = <&gcr 0 9>;
   clock-source = <0>;
   interrupts = <14 0>;
   status = "disabled";
  };

  uart1: serial@40043000 {
   compatible = "adi,max32-uart";
   reg = <0x40043000 0x1000>;
   clocks = <&gcr 0 10>;
   clock-source = <0>;
   interrupts = <15 0>;
   status = "disabled";
  };

  uart2: serial@40044000 {
   compatible = "adi,max32-uart";
   reg = <0x40044000 0x1000>;
   clocks = <&gcr 1 1>;
   clock-source = <0>;
   interrupts = <34 0>;
   status = "disabled";
  };

  trng: trng@4004d000 {
   compatible = "adi,max32-trng";
   reg = <0x4004d000 0x1000>;
   clocks = <&gcr 1 2>;
   status = "disabled";
  };

  wdt0: watchdog@40003000 {
   compatible = "adi,max32-watchdog";
   reg = <0x40003000 0x400>;
   interrupts = <1 0>;
   clocks = <&gcr 1 27>;
   clock-source = <0>;
   status = "disabled";
  };

  adc: adc@40034000 {
   compatible = "adi,max32-adc-10b", "adi,max32-adc";
   reg = <0x40034000 0x1000>;
   clocks = <&gcr 0 23>;
   channel-count = <17>;
   #io-channel-cells = <1>;
   interrupts = <20 0>;
   resolution = <10>;
   vref-mv = <1220>;
   status = "disabled";
  };

  timer0: timer@40010000 {
   compatible = "adi,max32-timer";
   reg = <0x40010000 0x1000>;
   interrupts = <5 0>;
   status = "disabled";
   clocks = <&gcr 0 15>;
   clock-source = <0>;
   prescaler = <1>;
   counter {
    compatible = "adi,max32-counter";
    status = "disabled";
   };
   pwm {
    compatible = "adi,max32-pwm";
    status = "disabled";
    #pwm-cells = <3>;
   };
  };

  timer1: timer@40011000 {
   compatible = "adi,max32-timer";
   reg = <0x40011000 0x1000>;
   interrupts = <6 0>;
   status = "disabled";
   clocks = <&gcr 0 16>;
   clock-source = <0>;
   prescaler = <1>;
   counter {
    compatible = "adi,max32-counter";
    status = "disabled";
   };
   pwm {
    compatible = "adi,max32-pwm";
    status = "disabled";
    #pwm-cells = <3>;
   };
  };

  timer2: timer@40012000 {
   compatible = "adi,max32-timer";
   reg = <0x40012000 0x1000>;
   interrupts = <7 0>;
   status = "disabled";
   clocks = <&gcr 0 17>;
   clock-source = <0>;
   prescaler = <1>;
   counter {
    compatible = "adi,max32-counter";
    status = "disabled";
   };
   pwm {
    compatible = "adi,max32-pwm";
    status = "disabled";
    #pwm-cells = <3>;
   };
  };

  timer3: timer@40013000 {
   compatible = "adi,max32-timer";
   reg = <0x40013000 0x1000>;
   interrupts = <8 0>;
   status = "disabled";
   clocks = <&gcr 0 18>;
   clock-source = <0>;
   prescaler = <1>;
   counter {
    compatible = "adi,max32-counter";
    status = "disabled";
   };
   pwm {
    compatible = "adi,max32-pwm";
    status = "disabled";
    #pwm-cells = <3>;
   };
  };

  rtc_counter: rtc_counter@40006000 {
   compatible = "adi,max32-rtc-counter";
   reg = <0x40006000 0x400>;
   interrupts = <3 0>;
   status = "disabled";
  };
 };
};

&nvic {
 arm,num-irq-priority-bits = <3>;
};
# 9 "/home/bjh/zephyrproject/zephyr/dts/arm/adi/max32/max32690.dtsi" 2 3 4
# 1 "/home/bjh/zephyrproject/zephyr/include/zephyr/dt-bindings/dma/max32690_dma.h" 1 3 4
# 10 "/home/bjh/zephyrproject/zephyr/dts/arm/adi/max32/max32690.dtsi" 2 3 4

&clk_ipo {
 clock-frequency = <(((120) * 1000) * 1000)>;
};

&sram0 {
 reg = <0x20000000 ((128) * 1024)>;
};

&flash0 {
 reg = <0x10000000 (((3) * 1024) * 1024)>;
 erase-block-size = <16384>;
};

&pinctrl {
 reg = <0x40008000 0x3220>;

 gpio2: gpio@4000a000 {
  reg = <0x4000a000 0x1000>;
  compatible = "adi,max32-gpio";
  gpio-controller;
  #gpio-cells = <2>;
  interrupts = <26 0>;
  clocks = <&gcr 0 2>;
  status = "disabled";
 };

 gpio3: gpio@40080400 {
  reg = <0x40080400 0x200>;
  compatible = "adi,max32-gpio";
  gpio-controller;
  #gpio-cells = <2>;
  interrupts = <58 0>;
  clocks = <&gcr 2 0>;
  status = "disabled";
 };

 gpio4: gpio@4000c000 {
  reg = <0x4000c000 0x20>;
  compatible = "adi,max32-gpio";
  gpio-controller;
  #gpio-cells = <2>;
  interrupts = <54 0>;
  status = "disabled";
 };
};

&adc {
 compatible = "adi,max32-adc-sar", "adi,max32-adc";
 clock-source = <0>;
 clock-divider = <16>;
 channel-count = <21>;
 track-count = <4>;
 idle-count = <5>;
 vref-mv = <1250>;
 resolution = <12>;
};


/ {
 soc {
  sram1: memory@20020000 {
   compatible = "mmio-sram";
   reg = <0x20020000 ((128) * 1024)>;
  };

  sram2: memory@20040000 {
   compatible = "mmio-sram";
   reg = <0x20040000 ((128) * 1024)>;
  };

  sram3: memory@20060000 {
   compatible = "mmio-sram";
   reg = <0x20060000 ((128) * 1024)>;
  };

  sram4: memory@20080000 {
   compatible = "mmio-sram";
   reg = <0x20080000 ((128) * 1024)>;
  };

  sram5: memory@200a0000 {
   compatible = "mmio-sram";
   reg = <0x200a0000 ((128) * 1024)>;
  };

  sram6: memory@200c0000 {
   compatible = "mmio-sram";
   reg = <0x200c0000 ((64) * 1024)>;
  };

  sram7: memory@200d0000 {
   compatible = "mmio-sram";
   reg = <0x200d0000 ((64) * 1024)>;
  };

  flc1: flash_controller@40029400 {
   compatible = "adi,max32-flash-controller";
   reg = <0x40029400 0x400>;

   #address-cells = <1>;
   #size-cells = <1>;
   status = "okay";

   flash1: flash@10080000 {
    compatible = "soc-nv-flash";
    reg = <0x10080000 ((256) * 1024)>;
    write-block-size = <16>;
    erase-block-size = <16384>;
   };
  };

  spi0: spi@40046000 {
   compatible = "adi,max32-spi";
   reg = <0x40046000 0x1000>;
   #address-cells = <1>;
   #size-cells = <0>;
   clocks = <&gcr 0 6>;
   interrupts = <16 0>;
   status = "disabled";
  };

  spi1: spi@40047000 {
   compatible = "adi,max32-spi";
   reg = <0x40047000 0x1000>;
   #address-cells = <1>;
   #size-cells = <0>;
   clocks = <&gcr 0 7>;
   interrupts = <17 0>;
   status = "disabled";
  };

  spi2: spi@40048000 {
   compatible = "adi,max32-spi";
   reg = <0x40048000 0x1000>;
   #address-cells = <1>;
   #size-cells = <0>;
   clocks = <&gcr 0 8>;
   interrupts = <18 0>;
   status = "disabled";
  };

  spi3: spi@400be000 {
   compatible = "adi,max32-spi";
   reg = <0x400be000 0x400>;
   #address-cells = <1>;
   #size-cells = <0>;
   clocks = <&gcr 1 16>;
   interrupts = <56 0>;
   status = "disabled";
  };

  spi4: spi@400be400 {
   compatible = "adi,max32-spi";
   reg = <0x400be400 0x400>;
   #address-cells = <1>;
   #size-cells = <0>;
   clocks = <&gcr 1 17>;
   interrupts = <105 0>;
   status = "disabled";
  };

  uart3: serial@40081400 {
   compatible = "adi,max32-uart";
   reg = <0x40081400 0x400>;
   clocks = <&gcr 2 4>;
   clock-source = <2>;
   interrupts = <88 0>;
   status = "disabled";
  };

  dma0: dma@40028000 {
   compatible = "adi,max32-dma";
   reg = <0x40028000 0x1000>;
   clocks = <&gcr 0 5>;
   interrupts = <28 0>, <29 0>, <30 0>, <31 0>;
   dma-channels = <16>;
   status = "disabled";
   #dma-cells = <2>;
  };

  wdt1: watchdog@40080800 {
   compatible = "adi,max32-watchdog";
   reg = <0x40080800 0x400>;
   interrupts = <57 0>;
   clocks = <&gcr 2 1>;
   clock-source = <2>;
   status = "disabled";
  };

  lptimer0: timer@40080c00 {
   compatible = "adi,max32-timer";
   reg = <0x40080c00 0x400>;
   interrupts = <9 0>;
   status = "disabled";
   clocks = <&gcr 2 2>;
   clock-source = <2>;
   prescaler = <1>;
   counter {
    compatible = "adi,max32-counter";
    status = "disabled";
   };
  };

  lptimer1: timer@40081000 {
   compatible = "adi,max32-timer";
   reg = <0x40081000 0x400>;
   interrupts = <10 0>;
   status = "disabled";
   clocks = <&gcr 2 3>;
   clock-source = <2>;
   prescaler = <1>;
   counter {
    compatible = "adi,max32-counter";
    status = "disabled";
   };
  };

  w1: w1@4003d000 {
   compatible = "adi,max32-w1";
   reg = <0x4003d000 0x1000>;
   clocks = <&gcr 1 13>;
   interrupts = <67 0>;
   status = "disabled";
  };
 };
};
# 10 "/home/bjh/zephyrproject/zephyr/boards/adi/apard32690/apard32690_max32690_m4.dts" 2
# 1 "/home/bjh/zephyrproject/zephyr/dts/arm/adi/max32/max32690-pinctrl.dtsi" 1 3 4






# 1 "/home/bjh/zephyrproject/zephyr/include/zephyr/dt-bindings/pinctrl/max32-pinctrl.h" 1 3 4
# 8 "/home/bjh/zephyrproject/zephyr/dts/arm/adi/max32/max32690-pinctrl.dtsi" 2 3 4

/ {
 soc {
  pinctrl: pin-controller@40008000 {

   /omit-if-no-ref/ spixr_sdio0_p0_1: spixr_sdio0_p0_1 {
    pinmux = <((((0)&0x0FU) << 4U) | (((1)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ spixf_sdio0_p0_1: spixf_sdio0_p0_1 {
    pinmux = <((((0)&0x0FU) << 4U) | (((1)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ uart2c_tx_p0_1: uart2c_tx_p0_1 {
    pinmux = <((((0)&0x0FU) << 4U) | (((1)&0xFFU) << 8U) | (((0x03) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ spixr_sdio2_p0_2: spixr_sdio2_p0_2 {
    pinmux = <((((0)&0x0FU) << 4U) | (((2)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ spixf_sdio2_p0_2: spixf_sdio2_p0_2 {
    pinmux = <((((0)&0x0FU) << 4U) | (((2)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ uart2c_cts_p0_2: uart2c_cts_p0_2 {
    pinmux = <((((0)&0x0FU) << 4U) | (((2)&0xFFU) << 8U) | (((0x03) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ spixr_sck_p0_3: spixr_sck_p0_3 {
    pinmux = <((((0)&0x0FU) << 4U) | (((3)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ spixf_sck_p0_3: spixf_sck_p0_3 {
    pinmux = <((((0)&0x0FU) << 4U) | (((3)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ uart2c_rts_p0_3: uart2c_rts_p0_3 {
    pinmux = <((((0)&0x0FU) << 4U) | (((3)&0xFFU) << 8U) | (((0x03) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ spixr_sdio3_p0_4: spixr_sdio3_p0_4 {
    pinmux = <((((0)&0x0FU) << 4U) | (((4)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ spixf_sdio3_p0_4: spixf_sdio3_p0_4 {
    pinmux = <((((0)&0x0FU) << 4U) | (((4)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ tmr0c_ioa_p0_4: tmr0c_ioa_p0_4 {
    pinmux = <((((0)&0x0FU) << 4U) | (((4)&0xFFU) << 8U) | (((0x03) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ spixr_sdio1_p0_5: spixr_sdio1_p0_5 {
    pinmux = <((((0)&0x0FU) << 4U) | (((5)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ spixf_sdio1_p0_5: spixf_sdio1_p0_5 {
    pinmux = <((((0)&0x0FU) << 4U) | (((5)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ tmr2c_iob_p0_5: tmr2c_iob_p0_5 {
    pinmux = <((((0)&0x0FU) << 4U) | (((5)&0xFFU) << 8U) | (((0x03) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ spixr_ss0_p0_6: spixr_ss0_p0_6 {
    pinmux = <((((0)&0x0FU) << 4U) | (((6)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ spixf_ss0_p0_6: spixf_ss0_p0_6 {
    pinmux = <((((0)&0x0FU) << 4U) | (((6)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ uart2c_rx_p0_6: uart2c_rx_p0_6 {
    pinmux = <((((0)&0x0FU) << 4U) | (((6)&0xFFU) << 8U) | (((0x03) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ owm_pe_p0_7: owm_pe_p0_7 {
    pinmux = <((((0)&0x0FU) << 4U) | (((7)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ tmr1b_ioa_p0_7: tmr1b_ioa_p0_7 {
    pinmux = <((((0)&0x0FU) << 4U) | (((7)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ owm_io_p0_8: owm_io_p0_8 {
    pinmux = <((((0)&0x0FU) << 4U) | (((8)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ tmr1b_iob_p0_8: tmr1b_iob_p0_8 {
    pinmux = <((((0)&0x0FU) << 4U) | (((8)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ adc_clk_ext_p0_9: adc_clk_ext_p0_9 {
    pinmux = <((((0)&0x0FU) << 4U) | (((9)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ tmr0c_ioan_p0_9: tmr0c_ioan_p0_9 {
    pinmux = <((((0)&0x0FU) << 4U) | (((9)&0xFFU) << 8U) | (((0x03) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ adc_trig_a_p0_10: adc_trig_a_p0_10 {
    pinmux = <((((0)&0x0FU) << 4U) | (((10)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ tmr0c_iobn_p0_10: tmr0c_iobn_p0_10 {
    pinmux = <((((0)&0x0FU) << 4U) | (((10)&0xFFU) << 8U) | (((0x03) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ i2c1a_sda_p0_11: i2c1a_sda_p0_11 {
    pinmux = <((((0)&0x0FU) << 4U) | (((11)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ tmr1c_ioan_p0_11: tmr1c_ioan_p0_11 {
    pinmux = <((((0)&0x0FU) << 4U) | (((11)&0xFFU) << 8U) | (((0x03) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ i2c1a_scl_p0_12: i2c1a_scl_p0_12 {
    pinmux = <((((0)&0x0FU) << 4U) | (((12)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ tmr1c_iobn_p0_12: tmr1c_iobn_p0_12 {
    pinmux = <((((0)&0x0FU) << 4U) | (((12)&0xFFU) << 8U) | (((0x03) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ spi3a_ss1_p0_13: spi3a_ss1_p0_13 {
    pinmux = <((((0)&0x0FU) << 4U) | (((13)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ tmr0b_ioa_p0_13: tmr0b_ioa_p0_13 {
    pinmux = <((((0)&0x0FU) << 4U) | (((13)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ i2c2c_sda_p0_13: i2c2c_sda_p0_13 {
    pinmux = <((((0)&0x0FU) << 4U) | (((13)&0xFFU) << 8U) | (((0x03) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ spi3a_ss2_p0_14: spi3a_ss2_p0_14 {
    pinmux = <((((0)&0x0FU) << 4U) | (((14)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ tmr0b_iob_p0_14: tmr0b_iob_p0_14 {
    pinmux = <((((0)&0x0FU) << 4U) | (((14)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ i2c2c_scl_p0_14: i2c2c_scl_p0_14 {
    pinmux = <((((0)&0x0FU) << 4U) | (((14)&0xFFU) << 8U) | (((0x03) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ spi3a_sdio3_p0_15: spi3a_sdio3_p0_15 {
    pinmux = <((((0)&0x0FU) << 4U) | (((15)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ tmr1c_ioa_p0_15: tmr1c_ioa_p0_15 {
    pinmux = <((((0)&0x0FU) << 4U) | (((15)&0xFFU) << 8U) | (((0x03) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ spi3a_sck_p0_16: spi3a_sck_p0_16 {
    pinmux = <((((0)&0x0FU) << 4U) | (((16)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ spi3a_sdio2_p0_17: spi3a_sdio2_p0_17 {
    pinmux = <((((0)&0x0FU) << 4U) | (((17)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ tmr1c_iob_p0_17: tmr1c_iob_p0_17 {
    pinmux = <((((0)&0x0FU) << 4U) | (((17)&0xFFU) << 8U) | (((0x03) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ spi3a_ss0_p0_19: spi3a_ss0_p0_19 {
    pinmux = <((((0)&0x0FU) << 4U) | (((19)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ rv_tck_p0_19: rv_tck_p0_19 {
    pinmux = <((((0)&0x0FU) << 4U) | (((19)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ spi3a_miso_p0_20: spi3a_miso_p0_20 {
    pinmux = <((((0)&0x0FU) << 4U) | (((20)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ rv_tms_p0_20: rv_tms_p0_20 {
    pinmux = <((((0)&0x0FU) << 4U) | (((20)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ spi3a_mosi_p0_21: spi3a_mosi_p0_21 {
    pinmux = <((((0)&0x0FU) << 4U) | (((21)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ rv_tdi_p0_21: rv_tdi_p0_21 {
    pinmux = <((((0)&0x0FU) << 4U) | (((21)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ spi0a_ss0_p0_22: spi0a_ss0_p0_22 {
    pinmux = <((((0)&0x0FU) << 4U) | (((22)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ rv_tdo_p0_22: rv_tdo_p0_22 {
    pinmux = <((((0)&0x0FU) << 4U) | (((22)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ pt15_p0_23: pt15_p0_23 {
    pinmux = <((((0)&0x0FU) << 4U) | (((23)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ i2s0b_clkext_p0_23: i2s0b_clkext_p0_23 {
    pinmux = <((((0)&0x0FU) << 4U) | (((23)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ rxev0_p0_24: rxev0_p0_24 {
    pinmux = <((((0)&0x0FU) << 4U) | (((24)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ i2s0b_sck_p0_24: i2s0b_sck_p0_24 {
    pinmux = <((((0)&0x0FU) << 4U) | (((24)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ txevo_p0_25: txevo_p0_25 {
    pinmux = <((((0)&0x0FU) << 4U) | (((25)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ i2s0b_sdi_p0_25: i2s0b_sdi_p0_25 {
    pinmux = <((((0)&0x0FU) << 4U) | (((25)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ i2s0b_sdo_p0_26: i2s0b_sdo_p0_26 {
    pinmux = <((((0)&0x0FU) << 4U) | (((26)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ erfo_clk_out_p0_27: erfo_clk_out_p0_27 {
    pinmux = <((((0)&0x0FU) << 4U) | (((27)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ i2s0b_ws_p0_27: i2s0b_ws_p0_27 {
    pinmux = <((((0)&0x0FU) << 4U) | (((27)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ i2c0a_sda_p0_30: i2c0a_sda_p0_30 {
    pinmux = <((((0)&0x0FU) << 4U) | (((30)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ i2c0a_scl_p0_31: i2c0a_scl_p0_31 {
    pinmux = <((((0)&0x0FU) << 4U) | (((31)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ spi4a_ss0_p1_0: spi4a_ss0_p1_0 {
    pinmux = <((((1)&0x0FU) << 4U) | (((0)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ adc_trig_b_p1_0: adc_trig_b_p1_0 {
    pinmux = <((((1)&0x0FU) << 4U) | (((0)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ spi4a_mosi_p1_1: spi4a_mosi_p1_1 {
    pinmux = <((((1)&0x0FU) << 4U) | (((1)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ spi4a_miso_p1_2: spi4a_miso_p1_2 {
    pinmux = <((((1)&0x0FU) << 4U) | (((2)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ spi4a_sck_p1_3: spi4a_sck_p1_3 {
    pinmux = <((((1)&0x0FU) << 4U) | (((3)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ spi4a_sdio2_p1_4: spi4a_sdio2_p1_4 {
    pinmux = <((((1)&0x0FU) << 4U) | (((4)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ tmr2b_ioa_p1_4: tmr2b_ioa_p1_4 {
    pinmux = <((((1)&0x0FU) << 4U) | (((4)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ spi4a_sdio3_p1_5: spi4a_sdio3_p1_5 {
    pinmux = <((((1)&0x0FU) << 4U) | (((5)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ tmr2b_iob_p1_5: tmr2b_iob_p1_5 {
    pinmux = <((((1)&0x0FU) << 4U) | (((5)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ spi4a_ss1_p1_6: spi4a_ss1_p1_6 {
    pinmux = <((((1)&0x0FU) << 4U) | (((6)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ pt0_p1_6: pt0_p1_6 {
    pinmux = <((((1)&0x0FU) << 4U) | (((6)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ uart2a_cts_p1_7: uart2a_cts_p1_7 {
    pinmux = <((((1)&0x0FU) << 4U) | (((7)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ pt1_p1_7: pt1_p1_7 {
    pinmux = <((((1)&0x0FU) << 4U) | (((7)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ i2c2c_sda_p1_7: i2c2c_sda_p1_7 {
    pinmux = <((((1)&0x0FU) << 4U) | (((7)&0xFFU) << 8U) | (((0x03) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ uart2a_rts_p1_8: uart2a_rts_p1_8 {
    pinmux = <((((1)&0x0FU) << 4U) | (((8)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ pt2_p1_8: pt2_p1_8 {
    pinmux = <((((1)&0x0FU) << 4U) | (((8)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ i2c2c_scl_p1_8: i2c2c_scl_p1_8 {
    pinmux = <((((1)&0x0FU) << 4U) | (((8)&0xFFU) << 8U) | (((0x03) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ uart2a_rx_p1_9: uart2a_rx_p1_9 {
    pinmux = <((((1)&0x0FU) << 4U) | (((9)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ pt3_p1_9: pt3_p1_9 {
    pinmux = <((((1)&0x0FU) << 4U) | (((9)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ uart2a_tx_p1_10: uart2a_tx_p1_10 {
    pinmux = <((((1)&0x0FU) << 4U) | (((10)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ pt4_p1_10: pt4_p1_10 {
    pinmux = <((((1)&0x0FU) << 4U) | (((10)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ spi4a_ss2_p1_11: spi4a_ss2_p1_11 {
    pinmux = <((((1)&0x0FU) << 4U) | (((11)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ hyp_cs0n_p1_11: hyp_cs0n_p1_11 {
    pinmux = <((((1)&0x0FU) << 4U) | (((11)&0xFFU) << 8U) | (((0x03) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ pt5_p1_12: pt5_p1_12 {
    pinmux = <((((1)&0x0FU) << 4U) | (((12)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ hyp_d0_p1_12: hyp_d0_p1_12 {
    pinmux = <((((1)&0x0FU) << 4U) | (((12)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ tmr3a_ioa_p1_13: tmr3a_ioa_p1_13 {
    pinmux = <((((1)&0x0FU) << 4U) | (((13)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ hyp_d4_p1_13: hyp_d4_p1_13 {
    pinmux = <((((1)&0x0FU) << 4U) | (((13)&0xFFU) << 8U) | (((0x03) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ tmr3a_iob_p1_14: tmr3a_iob_p1_14 {
    pinmux = <((((1)&0x0FU) << 4U) | (((14)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ hyp_rwds_p1_14: hyp_rwds_p1_14 {
    pinmux = <((((1)&0x0FU) << 4U) | (((14)&0xFFU) << 8U) | (((0x03) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ hyp_d1_p1_15: hyp_d1_p1_15 {
    pinmux = <((((1)&0x0FU) << 4U) | (((15)&0xFFU) << 8U) | (((0x03) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ hyp_d5_p1_16: hyp_d5_p1_16 {
    pinmux = <((((1)&0x0FU) << 4U) | (((16)&0xFFU) << 8U) | (((0x03) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ pt9_p1_17: pt9_p1_17 {
    pinmux = <((((1)&0x0FU) << 4U) | (((17)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ hyp_cs1n_p1_17: hyp_cs1n_p1_17 {
    pinmux = <((((1)&0x0FU) << 4U) | (((17)&0xFFU) << 8U) | (((0x03) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ pt6_p1_18: pt6_p1_18 {
    pinmux = <((((1)&0x0FU) << 4U) | (((18)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ hyp_d6_p1_18: hyp_d6_p1_18 {
    pinmux = <((((1)&0x0FU) << 4U) | (((18)&0xFFU) << 8U) | (((0x03) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ pt7_p1_19: pt7_p1_19 {
    pinmux = <((((1)&0x0FU) << 4U) | (((19)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ hyp_d2_p1_19: hyp_d2_p1_19 {
    pinmux = <((((1)&0x0FU) << 4U) | (((19)&0xFFU) << 8U) | (((0x03) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ hyp_d3_p1_20: hyp_d3_p1_20 {
    pinmux = <((((1)&0x0FU) << 4U) | (((20)&0xFFU) << 8U) | (((0x03) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ pt8_p1_21: pt8_p1_21 {
    pinmux = <((((1)&0x0FU) << 4U) | (((21)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ hyp_d7_p1_21: hyp_d7_p1_21 {
    pinmux = <((((1)&0x0FU) << 4U) | (((21)&0xFFU) << 8U) | (((0x03) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ spi1a_ss0_p1_23: spi1a_ss0_p1_23 {
    pinmux = <((((1)&0x0FU) << 4U) | (((23)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ spi1a_ss2_p1_24: spi1a_ss2_p1_24 {
    pinmux = <((((1)&0x0FU) << 4U) | (((24)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ can0b_rx_p1_24: can0b_rx_p1_24 {
    pinmux = <((((1)&0x0FU) << 4U) | (((24)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ spi1a_ss1_p1_25: spi1a_ss1_p1_25 {
    pinmux = <((((1)&0x0FU) << 4U) | (((25)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ can0b_tx_p1_25: can0b_tx_p1_25 {
    pinmux = <((((1)&0x0FU) << 4U) | (((25)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ spi1a_sck_p1_26: spi1a_sck_p1_26 {
    pinmux = <((((1)&0x0FU) << 4U) | (((26)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ spi2a_ss2_p1_27: spi2a_ss2_p1_27 {
    pinmux = <((((1)&0x0FU) << 4U) | (((27)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ spi1a_miso_p1_28: spi1a_miso_p1_28 {
    pinmux = <((((1)&0x0FU) << 4U) | (((28)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ can1b_rx_p1_28: can1b_rx_p1_28 {
    pinmux = <((((1)&0x0FU) << 4U) | (((28)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ spi1a_mosi_p1_29: spi1a_mosi_p1_29 {
    pinmux = <((((1)&0x0FU) << 4U) | (((29)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ can1b_tx_p1_29: can1b_tx_p1_29 {
    pinmux = <((((1)&0x0FU) << 4U) | (((29)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ owm_pe_p1_30: owm_pe_p1_30 {
    pinmux = <((((1)&0x0FU) << 4U) | (((30)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ spi1b_sdio2_p1_30: spi1b_sdio2_p1_30 {
    pinmux = <((((1)&0x0FU) << 4U) | (((30)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ owm_io_p1_31: owm_io_p1_31 {
    pinmux = <((((1)&0x0FU) << 4U) | (((31)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ spi1b_sdio3_p1_31: spi1b_sdio3_p1_31 {
    pinmux = <((((1)&0x0FU) << 4U) | (((31)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ spi2a_ss1_p2_1: spi2a_ss1_p2_1 {
    pinmux = <((((2)&0x0FU) << 4U) | (((1)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ pt10_p2_1: pt10_p2_1 {
    pinmux = <((((2)&0x0FU) << 4U) | (((1)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ spi2a_sck_p2_2: spi2a_sck_p2_2 {
    pinmux = <((((2)&0x0FU) << 4U) | (((2)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ spi2a_miso_p2_3: spi2a_miso_p2_3 {
    pinmux = <((((2)&0x0FU) << 4U) | (((3)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ spi2a_mosi_p2_4: spi2a_mosi_p2_4 {
    pinmux = <((((2)&0x0FU) << 4U) | (((4)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ spi2a_ss0_p2_5: spi2a_ss0_p2_5 {
    pinmux = <((((2)&0x0FU) << 4U) | (((5)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ pt11_p2_5: pt11_p2_5 {
    pinmux = <((((2)&0x0FU) << 4U) | (((5)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ spi2b_sdio2_p2_6: spi2b_sdio2_p2_6 {
    pinmux = <((((2)&0x0FU) << 4U) | (((6)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ i2c0a_sda_p2_7: i2c0a_sda_p2_7 {
    pinmux = <((((2)&0x0FU) << 4U) | (((7)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ spi2b_sdio3_p2_7: spi2b_sdio3_p2_7 {
    pinmux = <((((2)&0x0FU) << 4U) | (((7)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ i2c0a_scl_p2_8: i2c0a_scl_p2_8 {
    pinmux = <((((2)&0x0FU) << 4U) | (((8)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ uart0a_cts_p2_9: uart0a_cts_p2_9 {
    pinmux = <((((2)&0x0FU) << 4U) | (((9)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ pt12_p2_9: pt12_p2_9 {
    pinmux = <((((2)&0x0FU) << 4U) | (((9)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ uart0a_rts_p2_10: uart0a_rts_p2_10 {
    pinmux = <((((2)&0x0FU) << 4U) | (((10)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ pt14_p2_10: pt14_p2_10 {
    pinmux = <((((2)&0x0FU) << 4U) | (((10)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ uart0a_rx_p2_11: uart0a_rx_p2_11 {
    pinmux = <((((2)&0x0FU) << 4U) | (((11)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ pt13_p2_11: pt13_p2_11 {
    pinmux = <((((2)&0x0FU) << 4U) | (((11)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ uart0a_tx_p2_12: uart0a_tx_p2_12 {
    pinmux = <((((2)&0x0FU) << 4U) | (((12)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ pt15_p2_12: pt15_p2_12 {
    pinmux = <((((2)&0x0FU) << 4U) | (((12)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ uart1a_cts_p2_13: uart1a_cts_p2_13 {
    pinmux = <((((2)&0x0FU) << 4U) | (((13)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ uart1a_rx_p2_14: uart1a_rx_p2_14 {
    pinmux = <((((2)&0x0FU) << 4U) | (((14)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ uart1a_rts_p2_15: uart1a_rts_p2_15 {
    pinmux = <((((2)&0x0FU) << 4U) | (((15)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ adc_hw_trig_c_p2_15: adc_hw_trig_c_p2_15 {
    pinmux = <((((2)&0x0FU) << 4U) | (((15)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ uart1a_tx_p2_16: uart1a_tx_p2_16 {
    pinmux = <((((2)&0x0FU) << 4U) | (((16)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ i2c1a_sda_p2_17: i2c1a_sda_p2_17 {
    pinmux = <((((2)&0x0FU) << 4U) | (((17)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ ble_ant_ctrl1_p2_17: ble_ant_ctrl1_p2_17 {
    pinmux = <((((2)&0x0FU) << 4U) | (((17)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ i2c1a_scl_p2_18: i2c1a_scl_p2_18 {
    pinmux = <((((2)&0x0FU) << 4U) | (((18)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ ble_ant_ctrl0_p2_18: ble_ant_ctrl0_p2_18 {
    pinmux = <((((2)&0x0FU) << 4U) | (((18)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ pt5_p2_20: pt5_p2_20 {
    pinmux = <((((2)&0x0FU) << 4U) | (((20)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ ble_ant_ctrl2_p2_20: ble_ant_ctrl2_p2_20 {
    pinmux = <((((2)&0x0FU) << 4U) | (((20)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ tmr2c_ioa_p2_20: tmr2c_ioa_p2_20 {
    pinmux = <((((2)&0x0FU) << 4U) | (((20)&0xFFU) << 8U) | (((0x03) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ pt7_p2_21: pt7_p2_21 {
    pinmux = <((((2)&0x0FU) << 4U) | (((21)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ ble_ant_ctrl3_p2_21: ble_ant_ctrl3_p2_21 {
    pinmux = <((((2)&0x0FU) << 4U) | (((21)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ tmr2c_iob_p2_21: tmr2c_iob_p2_21 {
    pinmux = <((((2)&0x0FU) << 4U) | (((21)&0xFFU) << 8U) | (((0x03) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ pt8_p2_22: pt8_p2_22 {
    pinmux = <((((2)&0x0FU) << 4U) | (((22)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ can0b_rx_p2_22: can0b_rx_p2_22 {
    pinmux = <((((2)&0x0FU) << 4U) | (((22)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ pt6_p2_23: pt6_p2_23 {
    pinmux = <((((2)&0x0FU) << 4U) | (((23)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ can0b_tx_p2_23: can0b_tx_p2_23 {
    pinmux = <((((2)&0x0FU) << 4U) | (((23)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ pt10_p2_24: pt10_p2_24 {
    pinmux = <((((2)&0x0FU) << 4U) | (((24)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ can1b_rx_p2_24: can1b_rx_p2_24 {
    pinmux = <((((2)&0x0FU) << 4U) | (((24)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ pt11_p2_25: pt11_p2_25 {
    pinmux = <((((2)&0x0FU) << 4U) | (((25)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ can1b_tx_p2_25: can1b_tx_p2_25 {
    pinmux = <((((2)&0x0FU) << 4U) | (((25)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ pt12_p2_26: pt12_p2_26 {
    pinmux = <((((2)&0x0FU) << 4U) | (((26)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ spi0b_ss1_p2_26: spi0b_ss1_p2_26 {
    pinmux = <((((2)&0x0FU) << 4U) | (((26)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ i2s0c_ws_p2_26: i2s0c_ws_p2_26 {
    pinmux = <((((2)&0x0FU) << 4U) | (((26)&0xFFU) << 8U) | (((0x03) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ pt13_p2_27: pt13_p2_27 {
    pinmux = <((((2)&0x0FU) << 4U) | (((27)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ spi0b_miso_p2_27: spi0b_miso_p2_27 {
    pinmux = <((((2)&0x0FU) << 4U) | (((27)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ i2s0c_sdi_p2_27: i2s0c_sdi_p2_27 {
    pinmux = <((((2)&0x0FU) << 4U) | (((27)&0xFFU) << 8U) | (((0x03) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ pt14_p2_28: pt14_p2_28 {
    pinmux = <((((2)&0x0FU) << 4U) | (((28)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ spi0b_mosi_p2_28: spi0b_mosi_p2_28 {
    pinmux = <((((2)&0x0FU) << 4U) | (((28)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ i2s0c_sdo_p2_28: i2s0c_sdo_p2_28 {
    pinmux = <((((2)&0x0FU) << 4U) | (((28)&0xFFU) << 8U) | (((0x03) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ pt0_p2_29: pt0_p2_29 {
    pinmux = <((((2)&0x0FU) << 4U) | (((29)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ spi0b_sck_p2_29: spi0b_sck_p2_29 {
    pinmux = <((((2)&0x0FU) << 4U) | (((29)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ i2s0c_sck_p2_29: i2s0c_sck_p2_29 {
    pinmux = <((((2)&0x0FU) << 4U) | (((29)&0xFFU) << 8U) | (((0x03) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ pt1_p2_30: pt1_p2_30 {
    pinmux = <((((2)&0x0FU) << 4U) | (((30)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ spi0b_sdio2_p2_30: spi0b_sdio2_p2_30 {
    pinmux = <((((2)&0x0FU) << 4U) | (((30)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ tmr3c_ioa_p2_30: tmr3c_ioa_p2_30 {
    pinmux = <((((2)&0x0FU) << 4U) | (((30)&0xFFU) << 8U) | (((0x03) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ pt2_p2_31: pt2_p2_31 {
    pinmux = <((((2)&0x0FU) << 4U) | (((31)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ spi0b_sdio3_p2_31: spi0b_sdio3_p2_31 {
    pinmux = <((((2)&0x0FU) << 4U) | (((31)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ tmr3c_iob_p2_31: tmr3c_iob_p2_31 {
    pinmux = <((((2)&0x0FU) << 4U) | (((31)&0xFFU) << 8U) | (((0x03) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ ain0_p3_0: ain0_p3_0 {
    pinmux = <((((3)&0x0FU) << 4U) | (((0)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ lpuart0b_rx_p3_0: lpuart0b_rx_p3_0 {
    pinmux = <((((3)&0x0FU) << 4U) | (((0)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ ain1_p3_1: ain1_p3_1 {
    pinmux = <((((3)&0x0FU) << 4U) | (((1)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ lpuart0b_tx_p3_1: lpuart0b_tx_p3_1 {
    pinmux = <((((3)&0x0FU) << 4U) | (((1)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ ain2_p3_2: ain2_p3_2 {
    pinmux = <((((3)&0x0FU) << 4U) | (((2)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ lpuart0b_cts_p3_2: lpuart0b_cts_p3_2 {
    pinmux = <((((3)&0x0FU) << 4U) | (((2)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ ain3_p3_3: ain3_p3_3 {
    pinmux = <((((3)&0x0FU) << 4U) | (((3)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ lpuart0b_rts_p3_3: lpuart0b_rts_p3_3 {
    pinmux = <((((3)&0x0FU) << 4U) | (((3)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ ain4_p3_4: ain4_p3_4 {
    pinmux = <((((3)&0x0FU) << 4U) | (((4)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ lptmr0b_ioa_p3_4: lptmr0b_ioa_p3_4 {
    pinmux = <((((3)&0x0FU) << 4U) | (((4)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ ain5_p3_5: ain5_p3_5 {
    pinmux = <((((3)&0x0FU) << 4U) | (((5)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ ain6_p3_6: ain6_p3_6 {
    pinmux = <((((3)&0x0FU) << 4U) | (((6)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ ain7_p3_7: ain7_p3_7 {
    pinmux = <((((3)&0x0FU) << 4U) | (((7)&0xFFU) << 8U) | (((0x01) & 0x0FU) << 0U))>;
   };

   /omit-if-no-ref/ lptmr1b_ioa_p3_7: lptmr1b_ioa_p3_7 {
    pinmux = <((((3)&0x0FU) << 4U) | (((7)&0xFFU) << 8U) | (((0x02) & 0x0FU) << 0U))>;
   };

  };
 };
};
# 11 "/home/bjh/zephyrproject/zephyr/boards/adi/apard32690/apard32690_max32690_m4.dts" 2
# 1 "/home/bjh/zephyrproject/zephyr/include/zephyr/dt-bindings/gpio/adi-max32-gpio.h" 1 3 4
# 12 "/home/bjh/zephyrproject/zephyr/boards/adi/apard32690/apard32690_max32690_m4.dts" 2
# 1 "/home/bjh/zephyrproject/zephyr/include/zephyr/dt-bindings/input/input-event-codes.h" 1 3 4
# 13 "/home/bjh/zephyrproject/zephyr/boards/adi/apard32690/apard32690_max32690_m4.dts" 2

/ {
 model = "Analog Devices AD-APARD32690-SL";
 compatible = "adi,apard32690";

 chosen {
  zephyr,console = &uart0;
  zephyr,shell-uart = &uart0;
  zephyr,sram = &sram0;
  zephyr,flash = &flash0;
 };

 leds {
  compatible = "gpio-leds";
  blue_led: blue_led {
   gpios = <&gpio2 1 (0 << 0)>;
   label = "LED1";
  };
  red_led: red_led {
   gpios = <&gpio0 12 (0 << 0)>;
   label = "LED2";
  };
  green_led: green_led {
   gpios = <&gpio0 11 (0 << 0)>;
   label = "LED3";
  };
 };

 buttons {
  compatible = "gpio-keys";
  usr_btn: usr_btn {
   gpios = <&gpio1 27 ((1 << 5) | (0 << 0))>;
   label = "S2";
   zephyr,code = <11>;
  };
 };

 aliases {
  led0 = &blue_led;
  led1 = &red_led;
  led2 = &green_led;
  sw0 = &usr_btn;
 };

 arduino_header: connector {
  compatible = "arduino-header-r3";
  #gpio-cells = <2>;
  gpio-map-mask = <0xffffffff 0xffffffc0>;
  gpio-map-pass-thru = <0 0x3f>;
  gpio-map = <0 0 &gpio3 0 0>,
      <1 0 &gpio3 1 0>,
      <2 0 &gpio3 2 0>,
      <3 0 &gpio3 3 0>,
      <4 0 &gpio3 4 0>,
      <5 0 &gpio3 5 0>,
      <6 0 &gpio2 14 0>,
      <7 0 &gpio2 16 0>,
      <8 0 &gpio2 13 0>,
      <9 0 &gpio2 15 0>,
      <10 0 &gpio0 8 0>,
      <11 0 &gpio0 7 0>,
      <12 0 &gpio1 24 0>,
      <13 0 &gpio1 25 0>,
      <14 0 &gpio1 31 0>,
      <15 0 &gpio1 30 0>,
      <16 0 &gpio1 23 0>,
      <17 0 &gpio1 29 0>,
      <18 0 &gpio1 28 0>,
      <19 0 &gpio1 26 0>,
      <20 0 &gpio2 17 0>,
      <21 0 &gpio2 18 0>;
 };
};

&clk_ipo {
 status = "okay";
};

&clk_ibro {
 status = "okay";
};

&gpio0 {
 status = "okay";
};

&gpio1 {
 status = "okay";
};

&gpio2 {
 status = "okay";
};

&gpio3 {
 status = "okay";
};

&gpio4 {
 status = "okay";
};

&uart0 {
 clock-source = <2>;
 pinctrl-0 = <&uart0a_tx_p2_12 &uart0a_rx_p2_11>;
 pinctrl-names = "default";
 current-speed = <115200>;
 data-bits = <8>;
 parity = "none";
 status = "okay";
};

&trng {
 status = "okay";
};

arduino_serial: &uart1 {
 clock-source = <2>;
 pinctrl-0 = <&uart1a_tx_p2_16 &uart1a_rx_p2_14>;
 pinctrl-names = "default";
 current-speed = <115200>;
};

&spi1a_miso_p1_28 {
 power-source = <1>;
};

&spi1a_mosi_p1_29 {
 power-source = <1>;
};

&spi1a_sck_p1_26 {
 power-source = <1>;
};

&spi1a_ss0_p1_23 {
 power-source = <1>;
};

arduino_spi: &spi1 {
 pinctrl-0 = <&spi1a_miso_p1_28 &spi1a_mosi_p1_29 &spi1a_sck_p1_26
       &spi1a_ss0_p1_23>;
 pinctrl-names = "default";
};

&spi4a_miso_p1_2 {
 power-source = <1>;
};

&spi4a_mosi_p1_1 {
 power-source = <1>;
};

&spi4a_sck_p1_3 {
 power-source = <1>;
};

&spi4a_ss0_p1_0 {
 power-source = <1>;
};

pmod_spi: &spi4 {
 pinctrl-0 = <&spi4a_miso_p1_2 &spi4a_mosi_p1_1 &spi4a_sck_p1_3
       &spi4a_ss0_p1_0>;
 pinctrl-names = "default";
};

&spi3a_miso_p0_20 {
 power-source = <1>;
};

&spi3a_mosi_p0_21 {
 power-source = <1>;
};

&spi3a_sck_p0_16 {
 power-source = <1>;
};

&spi3a_ss0_p0_19 {
 power-source = <1>;
};

&spi3 {
 pinctrl-0 = <&spi3a_miso_p0_20 &spi3a_mosi_p0_21 &spi3a_sck_p0_16
       &spi3a_ss0_p0_19>;
 pinctrl-names = "default";
 status = "okay";

 adin1110: adin1110@0 {
  compatible = "adi,adin1110";
  reg = <0x0>;
  spi-max-frequency = <(((25) * 1000) * 1000)>;
  int-gpios = <&gpio0 17 ((1 << 0) | (1U << (8U)))>;
  reset-gpios = <&gpio0 15 ((1 << 0) | (1U << (8U)))>;
  status = "okay";

  port1 {
   local-mac-address = [ 00 E0 22 FE DA C9 ];
  };
  mdio {
   compatible = "adi,adin2111-mdio";
   #address-cells = <1>;
   #size-cells = <0>;

   ethernet-phy@1 {
    reg = <0x1>;
    compatible = "adi,adin2111-phy";
   };
  };
 };
};

&w1 {
 pinctrl-0 = <&owm_io_p0_8 &owm_pe_p0_7>;
 pinctrl-names = "default";
};
# 0 "<command-line>" 2
# 1 "/home/bjh/zephyrproject/zephyr/misc/empty_file.c"
