\chapter{Aufgabenstellung und Motivation}
{\em 
Diese Kapitel gibt einen kurzen Überblick über die Aufgabenstellung und die Motivation der Masterarbeit.
Zusätzlich wird wird eine Übersicht über die verschiedenen Themen die in den einzelnen Kaptitel beschrieben werden, gegeben.
}

Die in VHDL beschriebenen Schaltungen müssen vor der Logiksynthese am Computer simuliert werden, um sie auf mögliche Fehler zu überprüfen. Die dazu benötigten Software-Werkzeuge sind bis auf eine Ausnahme nur von kommerziellen Anbietern erhältlich und für Studenten gar nicht oder nur für in der Größe beschränkte Schaltungen erhältlich.

Diese Einschränkungen waren die Motivation dieser Arbeit und das Ziel dieser ist es, einen Compiler für einen ausreichend großen Teilbereich des VHDL 2002 Standards zu implementieren, um damit reale Chip-Designs erfolgreich simulieren zu können.

Folgende Probleme sind dabei zu lösen:
\begin{itemize}
\item Es muss ein Parser erstellt werden und es soll darin durch semantische Aktionen ein Abstrakter Syntaxbaum erzeugt werden, der in weiteren Verarbeitungsschritten manipuliert werden kann.
\item Im nächsten Schritt muss der erzeugte AST traversiert werden um die Symboltabelle zu verwalten damit die nötigen Typüberprüfungen durchgeführt werden können. Es soll auch darauf geachtet werden, dass für den Benutzer des Compilers gute und hilfreiche Fehlermeldungen erzeugt werden.
\item Anschließend muss der erzeugte Zwischencode in JVM-Bytecode übersetzt werden. Dabei ist zu beachten, dass die Semantik der Sprache nicht verloren geht und wie eventuelle Beschränkungen der JVM zu umgehen sind (z.B out Parameter).
\end{itemize}

\section{Aufbau}
Diese Masterabeit ist wie folgt aufgebaut:
\begin{itemize}
	\item In Kapitel 2 wird eine Einführung in VHDL gegeben.
	\item Kapitel 3 erörtert die Architektur des Compilers
  \item Kapitel 4 wird der gewählte Ansatz mit anderen Compilern verglichen
  \item Kapitel 5 fasst die Arbeit zusammen und gibt einen Ausblick auf weitere mögliche Verbesserungen
\end{itemize}
