---
layout : single
title: "[DRAM] A 6F2 Buried Wordline DRAM Cell for 40nm and Beyond"
categories: 
  - Device Paper Review
toc: true
toc_sticky: true
use_math: true
---

40 nm 및 그 이후를 위한 6F² 매립형 워드라인 DRAM 셀   

[논문 링크](https://ieeexplore.ieee.org/document/4796820)     

- February 27 2009 
- Qimonda A.G., Munich, Germany   
- [T. Schloesser](https://ieeexplore.ieee.org/author/37427502500), [F. Jakubowski](https://ieeexplore.ieee.org/author/37088615804), [J. v. Kluge](https://ieeexplore.ieee.org/author/37088615769), [A. Graham](https://ieeexplore.ieee.org/author/37275394800), [S. Slesazeck](https://ieeexplore.ieee.org/author/37427502300), [M. Popp](https://ieeexplore.ieee.org/author/37729249400), [P. Baars](https://ieeexplore.ieee.org/author/38189095600), [K. Muemmler](https://ieeexplore.ieee.org/author/37088615736), [P. Moll](https://ieeexplore.ieee.org/author/37998291600), [K. Wilson](https://ieeexplore.ieee.org/author/37325399300), [A. Buerke](https://ieeexplore.ieee.org/author/38189104200), [D. Koehler](https://ieeexplore.ieee.org/author/37428994100), [Joerg Radecker](https://ieeexplore.ieee.org/author/37694969500), [Eike Erben](https://ieeexplore.ieee.org/author/38185982900), [U. Zimmermann](https://ieeexplore.ieee.org/author/37718939400), [T. Vorrath](https://ieeexplore.ieee.org/author/37088615922), [B. Fischer](https://ieeexplore.ieee.org/author/37421043100), [G. Aichmayr](https://ieeexplore.ieee.org/author/37311646900), [Rimoon Agaiby](https://ieeexplore.ieee.org/author/37628399800), [W. Pamler](https://ieeexplore.ieee.org/author/37284621200), [T. Schuster](https://ieeexplore.ieee.org/author/38184834000), [Wolfgang Bergner](https://ieeexplore.ieee.org/author/37330868400), [W. Mueller](https://ieeexplore.ieee.org/author/37288231000)    


## 0. Abstract    

&nbsp;

- **bWL DRAM 기술**    
  - 46nm 6$$F^2$$ Buried Word Line DRAM 기술로, 당시 발표된 DRAM 소자 중에서 가장 작은 0.013$$μm^2$$의 Cell size를 구현    
  - **TiN/W Buried Word Line을 Silicon 표면 아래에 형성함으로써 Array Transistor의 Low resistive Interconnect/Metal Gate를 형성함**       
  - High On-current, Small Parameter variability, High Reliability 그리고 Small Parasitic Capacitance를 달성함으로써 우수한 Array 성능을 보여줌   
    - 성능을 타협하지 않더라도 Array Device는 30nm까지 Scale Down이 가능함    

&nbsp;

## 1. Introduction    

&nbsp;

- **DRAM의 저전압 표준**    
  - DRAM의 전력 소비를 줄이기 위해 외부 전압을 1.5V(DDR3)에서 1.2V(DDR4)로 낮추는 등 **저전압 표준**이 등장하고 있음     
    - 이에 발맞추어 40nm대의 DRAM에서는 약 1.0V의 Array Voltage를 만족해야 함    
  - 본 논문에서 제시한 Buried Word Line Cell Architecture는 기존 6$$F^2$$ Stack Capacitor Cell 대비 Small BL/WL Capacitance를 달성함   
    - 이를 통해 Array에서의 낮은 소비 전력 소모는 물론, Array에서의 저전압 구동에서도 넓은 Signal Margin을 확보하면서 **더 짧은 Array Acess Time을 가능케 함**     

&nbsp;

> **Short Access Time**   
>   - Array Access Time은 DRAM에서 data를 Read/Write하는 과정에서 걸리는 Delay를 의미   
>   - 당연히 Access Time이 짧을수록 Total Latency가 감소하므로, Memory의 응답 속도가 빨라짐    
>   - 또한 빠르게 Access가 완료되면 불필요한 동작 시간을 줄일 수 있어, 소비 전력 또한 감소함    


&nbsp;

## 2. Key Technolgoies   

&nbsp;

<div align="center">
  <img src="/assets/images/AND/12.png" width="40%" height="40%" alt=""/>
  <p><em>46nm bWL Technology Features</em></p>
</div>

&nbsp;

- **bWL Cell의 주요 기술적 특징**    
  - Lithography 기술에 친화적인 Cell Layout 덕분에 ArF(193nm) Immersion Lithography는 다섯 번의 가장 중요한 level에서만 사용    
  - Gate Oxide THK는 4nm    
  - TiN/W Gate를 사용하는 3D EUD(Extended U-shape Device) Array Device Structure를 적용    

&nbsp;

<div style="text-align: center;">
  <div style="display: flex; justify-content: center; gap: 20px;">
    <div>
      <img src="/assets/images/AND/14.png" alt="" style="width: 100%; max-width: 400px;" />
      <p><strong>Layout of the 6F2 buried wordline (bWL) cell</strong></p>
    </div>
    <div>
      <img src="/assets/images/AND/13.png" alt="" style="width: 100%; max-width: 400px;" />
      <p><strong>3D simulation of the 6F2 buried wordline (bWL) cell</strong></p>
    </div>
  </div>
</div>


&nbsp;

- **bWL DRAM Cell 구조**   
  - 두 개의 Cell이 하나의 BLC(Bit Line Contact)을 공유    
  - 인접한 두 개의 Capacitor Node Junction은 bWL에 의해 분리됨    


