# Verilog的Vs code环境使用（modelsim）
## 加入modelsim的逻辑库  

在控制台终端输入 `vlib work`  
**ctr** + **s** 将文件保存即可发现代码中的语法错误

## Vs code直接调用modelsim仿真

1.在控制台终端输入 `vlog *.v` 即可对该文件夹下的所.v文件进行编译  
2.进行仿真，输入 `vsim bcdtest -voptargs=+acc` 这里的`bcdtest`为测试激励的模块名，后面的`-voptargs=+acc`最好加上，否则新版本的modelsim很容易被object给优化掉
## 删除work库输入`rm -r work`
