## 第九週筆記
## RISC-V處理器
* 基於精簡指令集原則的開源指令集架構
## RISC-V處理器的架構
* 掛上浮點運算單元，則會再多出 32 個浮點暫存器 
![pic](https://github.com/www-abcdefg/sa110a/blob/master/pic/week9/pic.png)
## CSR暫存器
* CSR 暫存器預留上限為 4096 個，還有很多沒被分配，目前只用了一部分
![pic1](https://github.com/www-abcdefg/sa110a/blob/master/pic/week9/pic1.png)
## RISC-V常見指令集
* RV32I：基礎整樹指令集
* RV32M：乘法和除法
* RV32F：單精度浮點操作
* RV32D:雙精度浮點操作
* RV32A：原子操作
* RV32C：可選的壓縮擴展
* RV32B：基本擴展
* RV32V：向量擴展指令
* RV64G：RISC-V 的 64 位地址版本
## RISC-V的指令格式
![pic2](https://github.com/www-abcdefg/sa110a/blob/master/pic/week9/pic2.png)
## RV32M的乘除法指令
* 有號數的乘法 
    * MUL 
    * MULH 
* 無號數的乘除法指令，最後會以 U 結尾

![pic3](https://github.com/www-abcdefg/sa110a/blob/master/pic/week9/pic3.png)

## 浮點指令集
* 浮點指令分為單精度 float (32 位元浮點數) 與雙精度 double (64 位元浮點數) 指令
## 64位元指令集
* 只有暫存器是64位元，其他皆為32位元的指令
##  RISC-V凍結的簡表
![pic4](https://github.com/www-abcdefg/sa110a/blob/master/pic/week9/pic4.png)
## 單指令流多資料流
* 一種採用一個控制器來控制多個處理器，同時對一組資料中的每一個分別執行相同的操作從而實現空間上的並列性的技術
![pic5](https://github.com/www-abcdefg/sa110a/blob/master/pic/week9/pic5.png)
## 參考資料
* [RISC-V 處理器](https://github.com/riscv2os/riscv2os/wiki/riscvOverview)
* [單指令流多資料流](https://zh.wikipedia.org/wiki/%E5%8D%95%E6%8C%87%E4%BB%A4%E6%B5%81%E5%A4%9A%E6%95%B0%E6%8D%AE%E6%B5%81)