################################################################################
#                    DO NOT MANUALLY EDIT THIS FILE!                           #
################################################################################
# This file contains the automatically generated build configuration (2023/10/12 08:52:27)
# requested at line 3 in /home/student/jswiebocki/VDIC/.dvt/default.build


################ Verilog Auto-config Directives ################
+dvt_init

# Available `ifdef / `ifndef controls:
# +define+DEBUG

lab01example/tb/tinyalu_tb.sv
common/tinyalu/single_cycle.sv
common/tinyalu/three_cycle.sv
common/tinyalu/tinyalu.sv

