Partition Merge report for E5
Fri May 20 13:03:13 2022
Quartus Prime Version 17.1.1 Internal Build 593 12/11/2017 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Connections to In-System Debugging Instance "auto_signaltap_0"
  5. Partition Merge Partition Statistics
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------------------------+
; Partition Merge Summary                                                                       ;
+------------------------------------+----------------------------------------------------------+
; Partition Merge Status             ; Successful - Fri May 20 13:03:13 2022                    ;
; Quartus Prime Version              ; 17.1.1 Internal Build 593 12/11/2017 SJ Standard Edition ;
; Revision Name                      ; E5                                                       ;
; Top-level Entity Name              ; top_DE2115                                               ;
; Family                             ; Cyclone IV E                                             ;
; Total logic elements               ; 1,740                                                    ;
;     Total combinational functions  ; 917                                                      ;
;     Dedicated logic registers      ; 1,387                                                    ;
; Total registers                    ; 1387                                                     ;
; Total pins                         ; 33                                                       ;
; Total virtual pins                 ; 0                                                        ;
; Total memory bits                  ; 753,664                                                  ;
; Embedded Multiplier 9-bit elements ; 0                                                        ;
; Total PLLs                         ; 1                                                        ;
+------------------------------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Post-Fit               ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                                                                                                                       ;
+----------------------------------------------------------+---------------+-----------+--------------------------------+-------------------+------------------------------------------------------------------------------------------------+---------+
; Name                                                     ; Type          ; Status    ; Partition Name                 ; Netlist Type Used ; Actual Connection                                                                              ; Details ;
+----------------------------------------------------------+---------------+-----------+--------------------------------+-------------------+------------------------------------------------------------------------------------------------+---------+
; CONF_CONTROL:INST1|CONTROL:C3|MAIN_CONTROL:C1|sleds[0]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|CONTROL:C3|MAIN_CONTROL:C1|sleds~0_wirecell                                 ; N/A     ;
; CONF_CONTROL:INST1|CONTROL:C3|MAIN_CONTROL:C1|sleds[0]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|CONTROL:C3|MAIN_CONTROL:C1|sleds~0_wirecell                                 ; N/A     ;
; CONF_CONTROL:INST1|CONTROL:C3|MAIN_CONTROL:C1|sleds[1]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|CONTROL:C3|MAIN_CONTROL:C1|sleds~1_wirecell                                 ; N/A     ;
; CONF_CONTROL:INST1|CONTROL:C3|MAIN_CONTROL:C1|sleds[1]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|CONTROL:C3|MAIN_CONTROL:C1|sleds~1_wirecell                                 ; N/A     ;
; CONF_CONTROL:INST1|CONTROL:C3|MAIN_CONTROL:C1|sleds[2]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                            ; N/A     ;
; CONF_CONTROL:INST1|CONTROL:C3|MAIN_CONTROL:C1|sleds[2]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                            ; N/A     ;
; CONF_CONTROL:INST1|CONTROL:C3|RD_CONTROL:C3|done_rd      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|CONTROL:C3|RD_CONTROL:C3|state.fin_desplaza                                 ; N/A     ;
; CONF_CONTROL:INST1|CONTROL:C3|RD_CONTROL:C3|done_rd      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|CONTROL:C3|RD_CONTROL:C3|state.fin_desplaza                                 ; N/A     ;
; CONF_CONTROL:INST1|CONTROL:C3|RD_CONTROL:C3|rd_leds[0]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|CONTROL:C3|RD_CONTROL:C3|WideOr4~0_wirecell                                 ; N/A     ;
; CONF_CONTROL:INST1|CONTROL:C3|RD_CONTROL:C3|rd_leds[0]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|CONTROL:C3|RD_CONTROL:C3|WideOr4~0_wirecell                                 ; N/A     ;
; CONF_CONTROL:INST1|CONTROL:C3|RD_CONTROL:C3|rd_leds[1]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|CONTROL:C3|RD_CONTROL:C3|rd_leds[1]                                         ; N/A     ;
; CONF_CONTROL:INST1|CONTROL:C3|RD_CONTROL:C3|rd_leds[1]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|CONTROL:C3|RD_CONTROL:C3|rd_leds[1]                                         ; N/A     ;
; CONF_CONTROL:INST1|CONTROL:C3|RD_CONTROL:C3|rd_leds[2]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|CONTROL:C3|RD_CONTROL:C3|rd_leds[2]                                         ; N/A     ;
; CONF_CONTROL:INST1|CONTROL:C3|RD_CONTROL:C3|rd_leds[2]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|CONTROL:C3|RD_CONTROL:C3|rd_leds[2]                                         ; N/A     ;
; CONF_CONTROL:INST1|CONTROL:C3|WR_CONTROL:C2|done_wr      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|CONTROL:C3|WR_CONTROL:C2|state.fin_registros                                ; N/A     ;
; CONF_CONTROL:INST1|CONTROL:C3|WR_CONTROL:C2|done_wr      ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|CONTROL:C3|WR_CONTROL:C2|state.fin_registros                                ; N/A     ;
; CONF_CONTROL:INST1|CONTROL:C3|WR_CONTROL:C2|wr_leds[0]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|CONTROL:C3|WR_CONTROL:C2|wr_leds~0_wirecell                                 ; N/A     ;
; CONF_CONTROL:INST1|CONTROL:C3|WR_CONTROL:C2|wr_leds[0]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|CONTROL:C3|WR_CONTROL:C2|wr_leds~0_wirecell                                 ; N/A     ;
; CONF_CONTROL:INST1|CONTROL:C3|WR_CONTROL:C2|wr_leds[1]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|CONTROL:C3|WR_CONTROL:C2|wr_leds~1_wirecell                                 ; N/A     ;
; CONF_CONTROL:INST1|CONTROL:C3|WR_CONTROL:C2|wr_leds[1]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|CONTROL:C3|WR_CONTROL:C2|wr_leds~1_wirecell                                 ; N/A     ;
; CONF_CONTROL:INST1|CONTROL:C3|WR_CONTROL:C2|wr_leds[2]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                            ; N/A     ;
; CONF_CONTROL:INST1|CONTROL:C3|WR_CONTROL:C2|wr_leds[2]   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; GND                                                                                            ; N/A     ;
; CONF_CONTROL:INST1|RS232COM:C1|rxdw[0]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|RS232COM:C1|comm_rs232:U1|b0_rxdw_r[0]                                      ; N/A     ;
; CONF_CONTROL:INST1|RS232COM:C1|rxdw[0]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|RS232COM:C1|comm_rs232:U1|b0_rxdw_r[0]                                      ; N/A     ;
; CONF_CONTROL:INST1|RS232COM:C1|rxdw[1]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|RS232COM:C1|comm_rs232:U1|b0_rxdw_r[1]                                      ; N/A     ;
; CONF_CONTROL:INST1|RS232COM:C1|rxdw[1]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|RS232COM:C1|comm_rs232:U1|b0_rxdw_r[1]                                      ; N/A     ;
; CONF_CONTROL:INST1|RS232COM:C1|rxdw[2]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|RS232COM:C1|comm_rs232:U1|b0_rxdw_r[2]                                      ; N/A     ;
; CONF_CONTROL:INST1|RS232COM:C1|rxdw[2]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|RS232COM:C1|comm_rs232:U1|b0_rxdw_r[2]                                      ; N/A     ;
; CONF_CONTROL:INST1|RS232COM:C1|rxdw[3]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|RS232COM:C1|comm_rs232:U1|b0_rxdw_r[3]                                      ; N/A     ;
; CONF_CONTROL:INST1|RS232COM:C1|rxdw[3]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|RS232COM:C1|comm_rs232:U1|b0_rxdw_r[3]                                      ; N/A     ;
; CONF_CONTROL:INST1|RS232COM:C1|rxdw[4]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|RS232COM:C1|comm_rs232:U1|b0_rxdw_r[4]                                      ; N/A     ;
; CONF_CONTROL:INST1|RS232COM:C1|rxdw[4]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|RS232COM:C1|comm_rs232:U1|b0_rxdw_r[4]                                      ; N/A     ;
; CONF_CONTROL:INST1|RS232COM:C1|rxdw[5]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|RS232COM:C1|comm_rs232:U1|b0_rxdw_r[5]                                      ; N/A     ;
; CONF_CONTROL:INST1|RS232COM:C1|rxdw[5]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|RS232COM:C1|comm_rs232:U1|b0_rxdw_r[5]                                      ; N/A     ;
; CONF_CONTROL:INST1|RS232COM:C1|rxdw[6]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|RS232COM:C1|comm_rs232:U1|b0_rxdw_r[6]                                      ; N/A     ;
; CONF_CONTROL:INST1|RS232COM:C1|rxdw[6]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|RS232COM:C1|comm_rs232:U1|b0_rxdw_r[6]                                      ; N/A     ;
; CONF_CONTROL:INST1|RS232COM:C1|rxdw[7]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|RS232COM:C1|comm_rs232:U1|b0_rxdw_r[7]                                      ; N/A     ;
; CONF_CONTROL:INST1|RS232COM:C1|rxdw[7]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|RS232COM:C1|comm_rs232:U1|b0_rxdw_r[7]                                      ; N/A     ;
; CONF_CONTROL:INST1|RS232COM:C1|rxrdy                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|RS232COM:C1|comm_rs232:U1|b0_rxrdy_r                                        ; N/A     ;
; CONF_CONTROL:INST1|RS232COM:C1|rxrdy                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|RS232COM:C1|comm_rs232:U1|b0_rxrdy_r                                        ; N/A     ;
; CONF_CONTROL:INST1|RS232COM:C1|txbusy                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|RS232COM:C1|comm_rs232:U1|b1_txcrun_r                                       ; N/A     ;
; CONF_CONTROL:INST1|RS232COM:C1|txbusy                    ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|RS232COM:C1|comm_rs232:U1|b1_txcrun_r                                       ; N/A     ;
; CONF_CONTROL:INST1|RS232COM:C1|txdw[0]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array_txregs[0][0]                                         ; N/A     ;
; CONF_CONTROL:INST1|RS232COM:C1|txdw[0]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array_txregs[0][0]                                         ; N/A     ;
; CONF_CONTROL:INST1|RS232COM:C1|txdw[1]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array_txregs[0][1]                                         ; N/A     ;
; CONF_CONTROL:INST1|RS232COM:C1|txdw[1]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array_txregs[0][1]                                         ; N/A     ;
; CONF_CONTROL:INST1|RS232COM:C1|txdw[2]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array_txregs[0][2]                                         ; N/A     ;
; CONF_CONTROL:INST1|RS232COM:C1|txdw[2]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array_txregs[0][2]                                         ; N/A     ;
; CONF_CONTROL:INST1|RS232COM:C1|txdw[3]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array_txregs[0][3]                                         ; N/A     ;
; CONF_CONTROL:INST1|RS232COM:C1|txdw[3]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array_txregs[0][3]                                         ; N/A     ;
; CONF_CONTROL:INST1|RS232COM:C1|txdw[4]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array_txregs[0][4]                                         ; N/A     ;
; CONF_CONTROL:INST1|RS232COM:C1|txdw[4]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array_txregs[0][4]                                         ; N/A     ;
; CONF_CONTROL:INST1|RS232COM:C1|txdw[5]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array_txregs[0][5]                                         ; N/A     ;
; CONF_CONTROL:INST1|RS232COM:C1|txdw[5]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array_txregs[0][5]                                         ; N/A     ;
; CONF_CONTROL:INST1|RS232COM:C1|txdw[6]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array_txregs[0][6]                                         ; N/A     ;
; CONF_CONTROL:INST1|RS232COM:C1|txdw[6]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array_txregs[0][6]                                         ; N/A     ;
; CONF_CONTROL:INST1|RS232COM:C1|txdw[7]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array_txregs[0][7]                                         ; N/A     ;
; CONF_CONTROL:INST1|RS232COM:C1|txdw[7]                   ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array_txregs[0][7]                                         ; N/A     ;
; CONF_CONTROL:INST1|RS232COM:C1|txena                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|CONTROL:C3|RD_CONTROL:C3|state.transmision                                  ; N/A     ;
; CONF_CONTROL:INST1|RS232COM:C1|txena                     ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|CONTROL:C3|RD_CONTROL:C3|state.transmision                                  ; N/A     ;
; PLL_test:PLL_test_inst|c0                                ; pre-synthesis ; connected ; Top                            ; post-synthesis    ; PLL_test:PLL_test_inst|altpll:altpll_component|PLL_test_altpll:auto_generated|wire_pll1_clk[0] ; N/A     ;
; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array[0][0]          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array[0][0]                                                ; N/A     ;
; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array[0][0]          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array[0][0]                                                ; N/A     ;
; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array[0][1]          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array[0][1]                                                ; N/A     ;
; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array[0][1]          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array[0][1]                                                ; N/A     ;
; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array[0][2]          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array[0][2]                                                ; N/A     ;
; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array[0][2]          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array[0][2]                                                ; N/A     ;
; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array[0][3]          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array[0][3]                                                ; N/A     ;
; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array[0][3]          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array[0][3]                                                ; N/A     ;
; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array[0][4]          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array[0][4]                                                ; N/A     ;
; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array[0][4]          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array[0][4]                                                ; N/A     ;
; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array[0][5]          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array[0][5]                                                ; N/A     ;
; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array[0][5]          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array[0][5]                                                ; N/A     ;
; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array[0][6]          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array[0][6]                                                ; N/A     ;
; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array[0][6]          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array[0][6]                                                ; N/A     ;
; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array[0][7]          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array[0][7]                                                ; N/A     ;
; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array[0][7]          ; post-fitting  ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array[0][7]                                                ; N/A     ;
; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array_confregs[0][0] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array_confregs[0][0]                                       ; N/A     ;
; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array_confregs[0][0] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array_confregs[0][0]                                       ; N/A     ;
; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array_confregs[0][1] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array_confregs[0][1]                                       ; N/A     ;
; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array_confregs[0][1] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array_confregs[0][1]                                       ; N/A     ;
; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array_confregs[0][2] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array_confregs[0][2]                                       ; N/A     ;
; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array_confregs[0][2] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array_confregs[0][2]                                       ; N/A     ;
; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array_confregs[0][3] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array_confregs[0][3]                                       ; N/A     ;
; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array_confregs[0][3] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array_confregs[0][3]                                       ; N/A     ;
; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array_confregs[0][4] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array_confregs[0][4]                                       ; N/A     ;
; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array_confregs[0][4] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array_confregs[0][4]                                       ; N/A     ;
; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array_confregs[0][5] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array_confregs[0][5]                                       ; N/A     ;
; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array_confregs[0][5] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array_confregs[0][5]                                       ; N/A     ;
; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array_confregs[0][6] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array_confregs[0][6]                                       ; N/A     ;
; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array_confregs[0][6] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array_confregs[0][6]                                       ; N/A     ;
; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array_confregs[0][7] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array_confregs[0][7]                                       ; N/A     ;
; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array_confregs[0][7] ; post-fitting  ; connected ; Top                            ; post-synthesis    ; CONF_CONTROL:INST1|REGS_CONF:C2|reg_array_confregs[0][7]                                       ; N/A     ;
; auto_signaltap_0|gnd                                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                            ; N/A     ;
; auto_signaltap_0|gnd                                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                            ; N/A     ;
; auto_signaltap_0|gnd                                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                            ; N/A     ;
; auto_signaltap_0|gnd                                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                            ; N/A     ;
; auto_signaltap_0|gnd                                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                            ; N/A     ;
; auto_signaltap_0|gnd                                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                            ; N/A     ;
; auto_signaltap_0|gnd                                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                            ; N/A     ;
; auto_signaltap_0|gnd                                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                            ; N/A     ;
; auto_signaltap_0|gnd                                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                            ; N/A     ;
; auto_signaltap_0|gnd                                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                            ; N/A     ;
; auto_signaltap_0|gnd                                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                            ; N/A     ;
; auto_signaltap_0|gnd                                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                            ; N/A     ;
; auto_signaltap_0|gnd                                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                            ; N/A     ;
; auto_signaltap_0|gnd                                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                            ; N/A     ;
; auto_signaltap_0|gnd                                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                            ; N/A     ;
; auto_signaltap_0|gnd                                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                            ; N/A     ;
; auto_signaltap_0|gnd                                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                            ; N/A     ;
; auto_signaltap_0|gnd                                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                            ; N/A     ;
; auto_signaltap_0|gnd                                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND                                                            ; N/A     ;
; auto_signaltap_0|vcc                                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                            ; N/A     ;
; auto_signaltap_0|vcc                                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                            ; N/A     ;
; auto_signaltap_0|vcc                                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                            ; N/A     ;
; auto_signaltap_0|vcc                                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                            ; N/A     ;
; auto_signaltap_0|vcc                                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                            ; N/A     ;
; auto_signaltap_0|vcc                                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                            ; N/A     ;
; auto_signaltap_0|vcc                                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                            ; N/A     ;
; auto_signaltap_0|vcc                                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                            ; N/A     ;
; auto_signaltap_0|vcc                                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                            ; N/A     ;
; auto_signaltap_0|vcc                                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                            ; N/A     ;
; auto_signaltap_0|vcc                                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                            ; N/A     ;
; auto_signaltap_0|vcc                                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                            ; N/A     ;
; auto_signaltap_0|vcc                                     ; post-fitting  ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC                                                            ; N/A     ;
+----------------------------------------------------------+---------------+-----------+--------------------------------+-------------------+------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                    ;
+---------------------------------------------+------+------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top  ; sld_hub:auto_hub ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+------+------------------+--------------------------------+--------------------------------+
; Estimated Total logic elements              ; 441  ; 151              ; 1156                           ; 0                              ;
;                                             ;      ;                  ;                                ;                                ;
; Total combinational functions               ; 250  ; 124              ; 543                            ; 0                              ;
; Logic element usage by number of LUT inputs ;      ;                  ;                                ;                                ;
;     -- 4 input functions                    ; 103  ; 54               ; 243                            ; 0                              ;
;     -- 3 input functions                    ; 103  ; 35               ; 171                            ; 0                              ;
;     -- <=2 input functions                  ; 44   ; 35               ; 129                            ; 0                              ;
;                                             ;      ;                  ;                                ;                                ;
; Logic elements by mode                      ;      ;                  ;                                ;                                ;
;     -- normal mode                          ; 244  ; 116              ; 447                            ; 0                              ;
;     -- arithmetic mode                      ; 6    ; 8                ; 96                             ; 0                              ;
;                                             ;      ;                  ;                                ;                                ;
; Total registers                             ; 336  ; 91               ; 960                            ; 0                              ;
;     -- Dedicated logic registers            ; 336  ; 91               ; 960                            ; 0                              ;
;     -- I/O registers                        ; 0    ; 0                ; 0                              ; 0                              ;
;                                             ;      ;                  ;                                ;                                ;
; Virtual pins                                ; 0    ; 0                ; 0                              ; 0                              ;
; I/O pins                                    ; 33   ; 0                ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0    ; 0                ; 0                              ; 0                              ;
; Total memory bits                           ; 0    ; 0                ; 753664                         ; 0                              ;
; Total RAM block bits                        ; 0    ; 0                ; 0                              ; 0                              ;
; JTAG                                        ; 1    ; 0                ; 0                              ; 0                              ;
; PLL                                         ; 0    ; 0                ; 0                              ; 1                              ;
;                                             ;      ;                  ;                                ;                                ;
; Connections                                 ;      ;                  ;                                ;                                ;
;     -- Input Connections                    ; 337  ; 134              ; 1513                           ; 1                              ;
;     -- Registered Input Connections         ; 336  ; 102              ; 1091                           ; 0                              ;
;     -- Output Connections                   ; 728  ; 250              ; 34                             ; 973                            ;
;     -- Registered Output Connections        ; 74   ; 250              ; 0                              ; 0                              ;
;                                             ;      ;                  ;                                ;                                ;
; Internal Connections                        ;      ;                  ;                                ;                                ;
;     -- Total Connections                    ; 2579 ; 934              ; 7612                           ; 975                            ;
;     -- Registered Connections               ; 1336 ; 706              ; 5476                           ; 0                              ;
;                                             ;      ;                  ;                                ;                                ;
; External Connections                        ;      ;                  ;                                ;                                ;
;     -- Top                                  ; 0    ; 123              ; 605                            ; 337                            ;
;     -- sld_hub:auto_hub                     ; 123  ; 20               ; 241                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 605  ; 241              ; 64                             ; 637                            ;
;     -- hard_block:auto_generated_inst       ; 337  ; 0                ; 637                            ; 0                              ;
;                                             ;      ;                  ;                                ;                                ;
; Partition Interface                         ;      ;                  ;                                ;                                ;
;     -- Input Ports                          ; 10   ; 45               ; 207                            ; 1                              ;
;     -- Output Ports                         ; 58   ; 62               ; 107                            ; 1                              ;
;     -- Bidir Ports                          ; 0    ; 0                ; 0                              ; 0                              ;
;                                             ;      ;                  ;                                ;                                ;
; Registered Ports                            ;      ;                  ;                                ;                                ;
;     -- Registered Input Ports               ; 0    ; 4                ; 99                             ; 0                              ;
;     -- Registered Output Ports              ; 0    ; 29               ; 93                             ; 0                              ;
;                                             ;      ;                  ;                                ;                                ;
; Port Connectivity                           ;      ;                  ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0    ; 0                ; 23                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0    ; 28               ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0    ; 0                ; 13                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0    ; 0                ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0    ; 25               ; 50                             ; 0                              ;
;     -- Output Ports with no Source          ; 0    ; 0                ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0    ; 30               ; 64                             ; 0                              ;
;     -- Output Ports with no Fanout          ; 0    ; 29               ; 95                             ; 0                              ;
+---------------------------------------------+------+------------------+--------------------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+----------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                               ;
+-----------------------------------+-----------+---------------+----------+-------------+
; Name                              ; Partition ; Type          ; Location ; Status      ;
+-----------------------------------+-----------+---------------+----------+-------------+
; CLOCK_50                          ; Top       ; Input Port    ; n/a      ;             ;
;     -- CLOCK_50                   ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- CLOCK_50~input             ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; KEY[0]                            ; Top       ; Input Port    ; n/a      ;             ;
;     -- KEY[0]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- KEY[0]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDG[0]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDG[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDG[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDG[1]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDG[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDG[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDG[2]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDG[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDG[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDG[3]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDG[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDG[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDG[4]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDG[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDG[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDG[5]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDG[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDG[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDG[6]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDG[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDG[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDG[7]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDG[7]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDG[7]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDG[8]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDG[8]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDG[8]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[0]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[10]                          ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[10]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[10]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[11]                          ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[11]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[11]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[12]                          ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[12]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[12]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[13]                          ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[13]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[13]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[14]                          ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[14]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[14]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[15]                          ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[15]                   ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[15]~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[1]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[2]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[3]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[4]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[5]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[6]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[7]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[7]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[7]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[8]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[8]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[8]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[9]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[9]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[9]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; SW[0]                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[0]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[0]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; SW[1]                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[1]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[1]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; SW[2]                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[2]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[2]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; SW[3]                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[3]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[3]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; UART_RXD                          ; Top       ; Input Port    ; n/a      ;             ;
;     -- UART_RXD                   ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- UART_RXD~input             ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; UART_TXD                          ; Top       ; Output Port   ; n/a      ;             ;
;     -- UART_TXD                   ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- UART_TXD~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; altera_reserved_tck               ; Top       ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tck        ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tck~input  ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; altera_reserved_tdi               ; Top       ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tdi        ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tdi~input  ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; altera_reserved_tdo               ; Top       ; Output Port   ; n/a      ;             ;
;     -- altera_reserved_tdo        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- altera_reserved_tdo~output ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; altera_reserved_tms               ; Top       ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tms        ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tms~input  ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.INST1_C1_rxdw_0_       ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.INST1_C1_rxdw_1_       ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.INST1_C1_rxdw_2_       ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.INST1_C1_rxdw_3_       ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.INST1_C1_rxdw_4_       ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.INST1_C1_rxdw_5_       ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.INST1_C1_rxdw_6_       ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.INST1_C1_rxdw_7_       ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.INST1_C1_rxrdy         ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.INST1_C1_txbusy        ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.INST1_C1_txdw_0_       ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.INST1_C1_txdw_1_       ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.INST1_C1_txdw_2_       ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.INST1_C1_txdw_3_       ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.INST1_C1_txdw_4_       ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.INST1_C1_txdw_5_       ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.INST1_C1_txdw_6_       ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.INST1_C1_txdw_7_       ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.INST1_C1_txena         ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.INST1_C3_C1_sleds_0_   ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.INST1_C3_C1_sleds_1_   ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.INST1_C3_C1_sleds_2_   ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.INST1_C3_C2_done_wr    ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.INST1_C3_C2_wr_leds_0_ ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.INST1_C3_C2_wr_leds_1_ ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.INST1_C3_C2_wr_leds_2_ ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.INST1_C3_C3_done_rd    ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.INST1_C3_C3_rd_leds_0_ ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.INST1_C3_C3_rd_leds_1_ ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.INST1_C3_C3_rd_leds_2_ ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.PLL_test_inst_c0       ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
+-----------------------------------+-----------+---------------+----------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Resource Usage Summary                                                                                                       ;
+---------------------------------------------+------------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                          ;
+---------------------------------------------+------------------------------------------------------------------------------------------------+
; Estimated Total logic elements              ; 1,740                                                                                          ;
;                                             ;                                                                                                ;
; Total combinational functions               ; 917                                                                                            ;
; Logic element usage by number of LUT inputs ;                                                                                                ;
;     -- 4 input functions                    ; 400                                                                                            ;
;     -- 3 input functions                    ; 309                                                                                            ;
;     -- <=2 input functions                  ; 208                                                                                            ;
;                                             ;                                                                                                ;
; Logic elements by mode                      ;                                                                                                ;
;     -- normal mode                          ; 807                                                                                            ;
;     -- arithmetic mode                      ; 110                                                                                            ;
;                                             ;                                                                                                ;
; Total registers                             ; 1387                                                                                           ;
;     -- Dedicated logic registers            ; 1387                                                                                           ;
;     -- I/O registers                        ; 0                                                                                              ;
;                                             ;                                                                                                ;
; I/O pins                                    ; 33                                                                                             ;
; Total memory bits                           ; 753664                                                                                         ;
;                                             ;                                                                                                ;
; Embedded Multiplier 9-bit elements          ; 0                                                                                              ;
;                                             ;                                                                                                ;
; Total PLLs                                  ; 1                                                                                              ;
;     -- PLLs                                 ; 1                                                                                              ;
;                                             ;                                                                                                ;
; Maximum fan-out node                        ; PLL_test:PLL_test_inst|altpll:altpll_component|PLL_test_altpll:auto_generated|wire_pll1_clk[0] ;
; Maximum fan-out                             ; 974                                                                                            ;
; Total fan-out                               ; 10042                                                                                          ;
; Average fan-out                             ; 4.06                                                                                           ;
+---------------------------------------------+------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size   ; MIF  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_te24:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 16384        ; 46           ; 16384        ; 46           ; 753664 ; None ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+------+


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 17.1.1 Internal Build 593 12/11/2017 SJ Standard Edition
    Info: Processing started: Fri May 20 13:03:12 2022
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off E5 -c E5 --merge=on
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Warning (35010): Previously generated Fitter netlist for partition "Top" is older than current Synthesis netlist -- using the current Synthesis netlist instead to ensure that the latest source changes are included
    Info (35011): Set the option to Ignore source file changes to force the Quartus Prime software to always use a previously generated Fitter netlist
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35007): Using synthesis netlist for partition "sld_signaltap:auto_signaltap_0"
Info (35024): Successfully connected in-system debug instance "auto_signaltap_0" to all 125 required data inputs, trigger inputs, acquisition clocks, and dynamic pins
Info (35002): Resolved and merged 3 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 1 node(s), including 0 DDIO, 1 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 1905 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 10 input pins
    Info (21059): Implemented 27 output pins
    Info (21061): Implemented 1774 logic cells
    Info (21064): Implemented 92 RAM segments
    Info (21065): Implemented 1 PLLs
Info: Quartus Prime Partition Merge was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 4707 megabytes
    Info: Processing ended: Fri May 20 13:03:14 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


