{"patent_id": "10-2021-7017662", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2021-0090234", "출원번호": "10-2021-7017662", "발명의 명칭": "혼성 양자 머신들, 양자 정보 기술의 양태들 및/또는 다른 특징들을 수반하는 시스템들 및 방", "출원인": "큐엠웨어 에이지", "발명자": "게섹, 고르그"}}
{"patent_id": "10-2021-7017662", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "시스템으로서,큐비트들을 사용하여 양자 정보를 저장하는 양자 레지스터 - 상기 양자 레지스터는 얽힘 구성요소를 포함하고;상기 큐비트들은 양자 게이트들의 격자 내에 배열되는 입자들 또는 객체들을 사용하여 상기 양자 정보를 저장하도록 구성되고;상기 큐비트들은 하나 이상의 상이한 시스템 및/또는 상기 시스템 외부의 엔티티들과 얽히도록 구성됨 - ;클록 사이클을 상기 양자 레지스터에 제공하는 클록; 및상기 양자 레지스터에 결합되는 큐비트 타이 컴퓨팅 구성요소 - 상기 큐비트 타이 컴퓨팅 구성요소는 중첩 구성요소를 포함하고:상기 큐비트 타이 컴퓨팅 구성요소는 상기 큐비트들 사이에 상기 양자 정보를 시프트시키도록 구성되고;상기 큐비트들은 상기 입자들 또는 객체들의 특성들(예를 들어, 스핀, 방향 등)에 의해 정의되는 중첩된 상태들로 전이되도록 구성됨 -를 포함하고,상기 시스템은 물리적 품질들을 사용하여 상이한 상태들에 상기 큐비트들을 저장하고, 상기 물리적 품질들은 동시에 얽히고 중첩되도록 구성되는 큐비트들을 정의하는, 시스템."}
{"patent_id": "10-2021-7017662", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항 또는 본원에서의 임의의 청구항의 발명에 있어서, 상기 큐비트들은 상기 클록의 하나 이상의 사이클에 의해 정의되는 동일한 시간 기간에 걸쳐 상기 양자 정보를 저장하도록 구성되는, 시스템."}
{"patent_id": "10-2021-7017662", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항 또는 본원에서의 임의의 청구항의 발명에 있어서, 상기 큐비트들은 상기 클록 사이클에 의해 정의되는 바와 같이 시간 단위당 상이한 상태들로 전이되도록 구성되는, 시스템."}
{"patent_id": "10-2021-7017662", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1항 또는 본원에서의 임의의 청구항의 발명에 있어서, 상기 큐비트 타이 컴퓨팅 구성요소는 상기 얽힘 구성요소 및 상기 중첩 구성요소를 통해 상기 양자 레지스터에 결합되는, 시스템."}
{"patent_id": "10-2021-7017662", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제1항 또는 본원에서의 임의의 청구항의 발명에 있어서,상기 큐비트들이 교란들로부터 면역되도록 상기 큐비트들을 구성하는 큐비트들에 대한 조작들을 수행하는 게이트 제어 유닛을 추가로 포함하는, 시스템."}
{"patent_id": "10-2021-7017662", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제5항 또는 본원에서의 임의의 청구항의 발명에 있어서, 상기 큐비트들 중 하나 이상의 큐비트 상에서 에러들을정정하는 게이트 제어 유닛 내의 에러 정정 구성요소를 추가로 포함하는, 시스템."}
{"patent_id": "10-2021-7017662", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제1항 또는 본원에서의 임의의 청구항의 발명에 있어서, 상기 큐비트 타이는 판독/기입 테이프와 상기 양자 레지스터 사이에 위치되는 부가 양자 시스템인, 시스템.공개특허 10-2021-0090234-3-청구항 8 제1항 또는 본원에서의 임의의 청구항의 발명에 있어서, 양자 처리 유닛(QPU)의 구현을 용이하게 하기 위해 디코히어런스 양태, 충실도 양태, 및/또는 복잡성/매니폴드 양태 중 적어도 하나를 구현하는 하나 이상의 부가 구성요소를 추가로 포함하는, 시스템."}
{"patent_id": "10-2021-7017662", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제1항 또는 본원에서의 임의의 청구항의 발명에 있어서, 상기 큐비트들은 하나 이상의 기본 입자로서 구현되는,시스템."}
{"patent_id": "10-2021-7017662", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제9항 또는 본원에서의 임의의 청구항의 발명에 있어서, 상기 기본 입자들은 하나 이상의 상태 및/또는 특성을저장하도록 구성되고 상기 하나 이상의 상태 및/또는 특성을 변경하는 외부 요소들과의 상호작용을 방지하도록한정되는, 시스템."}
{"patent_id": "10-2021-7017662", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제9항 또는 본원에서의 임의의 청구항의 발명에 있어서, 상기 기본 입자들은 초전도 전자들, 진공 격리 양성자들, H-, He+, 및/또는 다른 경이온들 각각 음이온들인 것으로 정의되는 하나 이상의 단순한 기본 입자를 포함하는, 시스템."}
{"patent_id": "10-2021-7017662", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제9항 또는 본원에서의 임의의 청구항의 발명에 있어서, 상기 입자들은 인공 힘 필드들 내에 포획되는 것, 및/또는 임의의 유입 입자 또는 준입자로부터 차폐되는 것 중 하나 또는 둘 다인, 시스템."}
{"patent_id": "10-2021-7017662", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제12항 또는 본원에서의 임의의 청구항의 발명에 있어서, 상기 인공 힘 필드는 하나 이상의 미시적 힘 필드를포함하고;임의로, 상기 미시적 힘 필드가 고온 초전도체 내부의 전도 밴드 내의 전자들에 제공되는 결정의 원자체들을 포함 및/또는 수반하는, 시스템."}
{"patent_id": "10-2021-7017662", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "혼성 양자 컴퓨터 시스템으로서,적어도 하나의 양자 프로세서 및 양자 정보 컨트롤러를 포함하는 혼성 양자 프로세서;상기 혼성 양자 프로세서에 결합되는 주변 장치 상호연결(PCI) 익스프레스 버스;비휘발성 랜덤 액세스 메모리를 포함하고 상기 PCI 익스프레스 버스에 결합되는 메모리 저장 시스템; 및상이한 유형들의 처리 유닛들로 구성되고 상기 PCI 익스프레스 버스에 결합되는 전처리 및 후처리 유닛들을 포함하고;상기 시스템은 메모리 중심 컴퓨팅 아키텍처에 기초하고 상이한 유형들의 처리 유닛들을 상기 적어도 하나의 양자 프로세서와 함께 상기 PCI 익스프레스 버스를 통해 연결하도록 구성되고, 상기 적어도 하나의 양자 프로세서각각은 완전히 어드레스가능한, 혼성 양자 컴퓨터 시스템."}
{"patent_id": "10-2021-7017662", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제14항 또는 본원에서의 임의의 청구항의 발명에 있어서, 상기 시스템은 상기 메모리 중심 컴퓨팅 아키텍처를통해 이종 처리 유닛들(예를 들어, XPU, QPU 등) 사이에 캐시 코히어런트 데이터플로우를 제공하도록 구성되는,혼성 양자 컴퓨터 시스템."}
{"patent_id": "10-2021-7017662", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "공개특허 10-2021-0090234-4-제14항 또는 본원에서의 임의의 청구항의 발명에 있어서, 상기 시스템은 상기 데이터가 물리적으로 기입되었을때에만 기입들을 확인응답하고 다른 디바이스의 물리적 판독 동작들에 이용가능한 내장 캐시 코히어런스를 추가로 포함하는, 혼성 양자 컴퓨터 시스템."}
{"patent_id": "10-2021-7017662", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "혼성 양자 프로세서 시스템으로서,제1 양자 정보를 저장하는 복수의 양자 게이트를 포함하는 산술 논리 유닛(ALU); 및상기 ALU에 결합되고 상기 ALU 외부의 입자들 또는 객체들 상에 저장되는 제2 양자 정보와의 얽힘 및/또는 중첩중 하나 또는 둘 다를 위해 구성되는 하나 이상의 게이트 생성 유닛 및/또는 게이트 제어 유닛;상기 하나 이상의 게이트 생성 유닛 및/또는 게이트 제어 유닛을 상기 ALU 외부의 입자들 또는 객체들에 결합하는 주변 장치 상호연결(PCI) 익스프레스 버스를 포함하고, 상기 제2 양자 정보에 결합되는 제1 양자 정보의 함수로서, 상기 ALU는 상기 복수의 양자 게이트를 유비쿼터스 유형들의 게이트들로서 제공하고, 그것에 의해 범용양자 머신 코드들을 산출하도록 구성되는, 혼성 양자 프로세서 시스템."}
{"patent_id": "10-2021-7017662", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제17항 또는 본원에서의 임의의 청구항의 발명에 있어서, 양자 처리 유닛(QPU)의 구현을 용이하게 하기 위해 디코히어런스 양태, 충실도 양태, 및/또는 복잡성/매니폴드 양태 중 적어도 하나를 구현하는 하나 이상의 부가 구성요소를 추가로 포함하는, 혼성 양자 프로세서 시스템."}
{"patent_id": "10-2021-7017662", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제17항 또는 본원에서의 임의의 청구항의 발명에 있어서, 상기 큐비트들은 하나 이상의 상이한 시스템 및/또는상기 시스템 외부의 엔티티들과 얽히도록 구성되는, 혼성 양자 프로세서 시스템."}
{"patent_id": "10-2021-7017662", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제17항 또는 본원에서의 임의의 청구항의 발명에 있어서, 상기 큐비트들은 상기 입자들 또는 객체들의 특성들(예를 들어, 스핀, 방향 등)에 의해 정의되는 중첩된 상태들로 전이되도록 구성되는, 혼성 양자 프로세서 시스템."}
{"patent_id": "10-2021-7017662", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_21", "content": "제17항 또는 본원에서의 임의의 청구항의 발명에 있어서, 상기 시스템은 물리적 품질들을 사용하여 상이한 상태들에 상기 큐비트들을 저장하고, 상기 물리적 품질들은 동시에 얽히고 중첩되도록 구성되는 큐비트들을 정의하는, 혼성 양자 프로세서 시스템."}
{"patent_id": "10-2021-7017662", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_22", "content": "시스템으로서,큐비트들을 사용하여 양자 정보를 저장하는 양자 레지스터 - 상기 큐비트들은 양자 게이트들의 격자 내에 배열되는 입자들 또는 객체들을 사용하여 상기 양자 정보를 저장하도록 구성됨 - ;클록 사이클을 상기 양자 레지스터에 제공하는 클록; 및상기 양자 레지스터에 결합되는 큐비트 타이 컴퓨팅 구성요소를 포함하고, 상기 큐비트 타이 컴퓨팅 구성요소는상기 큐비트들 사이에 상기 양자 정보를 시프트시키도록 구성되고;상기 시스템은 물리적 품질들을 사용하여 상이한 상태들에 상기 큐비트들을 저장하는, 시스템."}
{"patent_id": "10-2021-7017662", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_23", "content": "제22항 또는 본원에서의 임의의 청구항의 발명에 있어서, 상기 양자 레지스터는 얽힘 구성요소를 포함하고, 상기 큐비트들은 하나 이상의 상이한 시스템 및/또는 상기 시스템 외부의 엔티티들과 얽히도록 구성되는, 시스템."}
{"patent_id": "10-2021-7017662", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_24", "content": "공개특허 10-2021-0090234-5-제22항 또는 본원에서의 임의의 청구항의 발명에 있어서, 상기 큐비트 타이 컴퓨팅 구성요소는 중첩 구성요소를포함하고, 상기 큐비트들은 상기 입자들 또는 객체들의 특성들(예를 들어, 스핀, 방향 등)에 의해 정의되는 중첩된 상태들로 전이되도록 구성되는, 시스템."}
{"patent_id": "10-2021-7017662", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_25", "content": "제22항 또는 본원에서의 임의의 청구항의 발명에 있어서, 상기 물리적 품질들은 동시에 얽히고 중첩되도록 구성되는 큐비트들을 정의하는, 시스템."}
{"patent_id": "10-2021-7017662", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_26", "content": "양자 정보 처리를 수반하는 방법으로서,본원에 제시되는 특징들 및/또는 기능성의 하나 이상의 양태를 수행하는 단계를 포함하는, 방법."}
{"patent_id": "10-2021-7017662", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_27", "content": "본원에서의 처리 중 어느 것을 수행하기 위한 컴퓨터 실행가능 명령어들을 포함하는 하나 이상의 컴퓨터 판독가능 매체로서, 상기 컴퓨터 실행가능 명령어들은 명령어들을 처리하고/하거나 본원에 제시되는 특징들 및/또는기능성의 하나 이상의 양태를 수행하는 하나 이상의 처리 구성요소를 통해 실행가능한, 하나 이상의 컴퓨터 판독가능 매체."}
{"patent_id": "10-2021-7017662", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "양자 머신들, 혼성 양자 머신들, 양자 정보 기술의 양태들 및/또는 다른 특징들을 수반하는 시스템들 및 방법들 이 개시된다. 일 예시적 구현에서, 큐비트들을 사용하여 양자 정보를 저장하는 양자 레지스터 - 큐비트들은 양 자 게이트들의 격자 내에 배열되는 입자들 또는 객체들을 사용하여 양자 정보를 저장하도록 구성됨 - , 클록 사 이클을 양자 레지스터에 제공하는 클록, 및 양자 레지스터에 결합되는 큐비트 타이 컴퓨팅 구성요소를 포함하는 시스템이 제공되고, 큐비트 타이 컴퓨팅 구성요소는 큐비트들 사이에 양자 정보를 시프트시키도록 구성되고, 시 스템은 물리적 품질들을 사용하여 상이한 상태들에 큐비트들을 저장하고, 물리적 품질들은 동시에 얽히고 중첩되 도록 구성되는 큐비트들을 정의할 수 있다. 게다가, 양자 레지스터는 얽힘 구성요소를 포함할 수 있고/있거나, 큐비트 타이 컴퓨팅 구성요소는 중첩 구성요소를 포함할 수 있다."}
{"patent_id": "10-2021-7017662", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "관련 출원 정보에 대한 상호 참조 본 출원은 2018년 11월 19일에 출원된 미국 임시 특허 출원 제62/769,455호의 혜택 및 이에 대한 우선권을 주장 하며, 이 특허 출원은 본원에 전체적으로 참조로 포함된다. 배경 개시된 기술은 컴퓨터 과학, 양자 정보 이론, 양자 물리학, 컴퓨터 아키텍처, 양자 처리 및/또는 물리적 구조를 갖는 저장 구성요소들의 분야(들)에 관한 것이다."}
{"patent_id": "10-2021-7017662", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "우리의 종래의 컴퓨터들은 주로 알란 튜링(Alan Turing)에 의한 계산의 이론 및 존 폰 노이만(John von Neumann)에 의한 것과 같은 상이한 아키텍처 개념들에 기초한다. 따라서, 오늘날 산업 및 상업 제품들에서의 많은 응용들에 사용되는 컴퓨터들은 데이터로 칭해지는 한 세트의 입력 상태들을 문제의 '결과' 또는 '해결법' 으로도 명명되는, 역시 데이터인 한 세트의 출력 상태들로 기본적으로 변환하는 소위 튜링 머신들이다. 이러한 데이터 변환을 발생시키는, 그들 사이의 계산은, 튜링 머신이 중앙 처리 유닛의 산술 논리 유닛(Arithmetic and Logic Unit)(ALU) 내에 하드와이어링되는 수학적 기능들만을 순차적으로 실행할 수 있으므로, 알고리즘으로 칭 해진다. 프로그램 자체는 그것을 위해 한 세트의 소위 머신 코드들로 구성되며, 이 코드들은 ALU의 기능들을 교대로 단순히 선택한다. 튜링 머신을 위해 그러한 프로그램에서 수학 문제를 인코딩할 수 있고 튜링 머신이 유한 수의 단계들 후에 실행을 정지시키면, 문제는 다른 세트의 데이터인 유한 결과에 의해 해결된다. 모든 튜링 머신들(예컨대 도 1에 도시된 예시적인 것)은 그들이 고전 역학에 의해 물리적으로 구축될 수 있다는 공통점을 가지고 있다. 그러한 방식으로, 튜링 머신들은 고도로 예측가능하고, 이론적으로 결정적이며, 이는 프로그램이 얼마나 자주 실행되고 있는지에 관계없이, 특정 세트의 입력 데이터가 동일한 세트의 출력 데이터를 매번 야기한다는 사실에 의해 표현된다. 튜링 머신은 또한 하나의 프로그램 단계를 다른 것 후에, 순차적으로 실행하기 위해서만 그것의 능력에 제한된다. 더 많은 수의 튜링 머신들을 나란히 실행할 수 있지만, 그것이 데 이터 교환을 통해 그들 사이의 상호작용에 도달하자마자, 하나의 튜링 머신은 다른 것의 결과를 대기해야 한다. 모든 그러한 암시들은 문제들(\"P\")의 클래스를 초래하며, 문제들은 튜링 머신 상에 프로그램으로 인코딩될 있는 모든 문제들을 표현하고, 프로그램은 잠시 후에 중단될 것이고, 이는 입력 데이터의 크기에 관한 다항 함수에비례한다. 일반적으로, P의 클래스에 있는 문제들은 충분한 시간 내에 현대 튜링 머신에 의해 해결될 수 있다. 그러나, 입력 크기의 지수 함수로서만의 다항 시간에 문제들을 해결할 수 있는 것에 대해, 우리가 프로그램을 알 수 없는, 많은 공지된 문제들이 있다. 따라서, 그러한 문제들의 해결법들은 입력 데이터 크기를 증가시킴으 로써 임의의 튜링 머신의 용량을 곧 초과하고 있다. 이러한 쟁점에 대한 기본 해결법은 뉴럴 네트워크들 또는 양자 컴퓨터들과 같은, 새로운 유형들의 계산 머신들 이다. 뉴럴 네트워크들은 방대하게 상호연결되는 엄청난 양의 논리 게이트들을 갖는 대량 병렬 컴퓨팅 구조들 로서 이해될 수 있다. 따라서, 그들은 명시적 알고리즘들로 프로그램될 수 없지만 그들은 예들에 의해 교시되 고 그 결과, 전체 뉴럴 네트워크는 거대한 알고리즘 자체가 되며, 이는 그것의 복잡성 때문에 더 이상 철저히 공식화될 수 없어, 문제를 전역적인 스케일로 해결한다. 뉴럴 네트워크들의 자연적 구현은 인간 뇌와 같은 뉴 런 네트워크들이다. 양자 컴퓨터들은 튜링 머신들의 기본 계산 제한들을 극복하는 완전히 상이한 접근법이며, 이는 고전 결정적 역 학에 더 이상 기초하지 않지만, 양자 역학에 직접 기초한다. 그러한 머신의 일부 이론적 개념들이 약 20년 동 안 제안 및/또는 공지되었지만, 양자 컴퓨터의 상업적 성공 구현을 실현하기 위한 수개의 주요 달성들은 여전히 누락되었고, 이는 아래에 추가로 설명된다. 여기서, 다른 중요한 점은 양자 및 클래식 알고리즘들의 기본적 차이로 인해, 튜링 머신에 대해 기입되는 소프 트웨어가 양자 머신 상에 실행될 수 없고 역도 또한 같다는 것이다. 그러나, 튜링 머신들, 즉 우리의 현재 컴 퓨터들에 대한 소프트웨어의 설치된 베이스의 직접적인 상업적 가치는 1조 USD를 초과하고 간접적으로 산업 선 진국들에서의 대부분의 모든 사업들은 튜링 머신들에 대한 이러한 소프트웨어에 의존하고 있다. 순수 양자 머 신을 성공적으로 마켓팅하는 것을 예상할 수 없으며, 여기서 모든 소프트웨어는 사용 전에 재생되어야 하는 한 편, 심지어 잠재적으로 더 느린 튜링 머신들은 널리 공지된 결정적 알고리즘들로 여전히 잘 실행되고 있다. 따 라서, 양자 및 순차 결정적 알고리즘들(예를 들어, 아래에, 혁신들에 제시된 바와 같음) 둘 다가 가능한 혼성 양자 컴퓨터는 다양한 사례들에서 필수품까진 아니라도, 매우 바람직하다."}
{"patent_id": "10-2021-7017662", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "위에 시사된 바와 같이, 그러한 머신의 일부 이론적 개념들이 이미 제안되었고/되었거나 양자 컴퓨터들에 관하 여 공지되어 있지만, 양자 컴퓨터의 상업적 성공 구현을 실현하기 위한 일부 주요 달성들은 누락되었다. 첫번 째, 예를 들어, 튜링 머신들의 계산 클래스와 유사한 양자의 기존 기술적 문제들에 대한 기술적 해결법들 및 계 산 복잡성의 클래스들에 대한 그들의 연결을 정의하는 범용 양자 머신에 대한 모델은 누락되었다. 두번째, 상 이한 종류들의 처리 유닛들 사이에서 데이터 교환의 높은 대역폭을 유지하면서 그들 사이에 캐시 코히어런시의 기존 기술적 문제들에 대한 기술적 해결법들을 또한 갖는 혼성 양자 컴퓨터의 물리적 구현은 양자 정보 처리를 실제로 달성하기 위해 요구되는 바와 같이, 또한 누락되었다. 이러한 혁신들의 둘 다에 관한 기술적 해결법들 은 각각, 섹션 1, 및 섹션 2 내지 섹션 3에서 추가로 후술된다. 1. 범용 양자 머신에 관한 기술 개요 다항 시간에 튜링 머신에 의해 해결될 수 있는 문제들의 클래스가 P로 명명되지만, 다항 시간 내에 범용 양자 머신에 의해 해결될 수 있는 문제들의 클래스는 QP로 칭해질 수 있다. 또한 추계적 소스를 튜링 머신에 추가함 으로써 P의 클래스로의 이론적 확장이 있어, 그것은 또한 순수 난수의 발생이 가능하며, 이는 NP로 명명되는,다항 시간에 그러한 비결정적 튜링 머신에 의해 해결될 수 있는 문제들의 클래스를 초래한다. P < 또는 = NP 및 NP < 또는 = QP인지를 결정하는 것을 관리하지 않는다는 사실로 인해 복잡성 클래스들의 어떠한 최종 이론도 아직 없다는 점이 기억되어야 한다. 게다가, 제한들을 갖는 양자 머신으로부터, 최소 가능한 양의 계산 시간에 모든 가능한 양자 알고리즘들을 계산할 수 있는 정의에 의해, 범용 양자 머신을 아직 구별할 수 없다. 그럼에 도 불구하고, 양자 정보 이론은 이러한 퍼즐에 관련되는 정보를 포함하고, 본원에 제시된 것과 같은 양자 컴퓨 터는 이러한 미묘한 차이들을 정교하게 하는 것을 도울 것이다. 현재 개시된 기술은 도 2에 도시된 바와 같이, 임의의 범용 양자 머신에 유효한 일반 모델에 대한 이하의 예시 적 양태들 또는 스킴을 이용 및/또는 수반할 수 있다. 게다가, 본원에서의 양태들은 우주에서, 양자 효과들, 따라서 양자 알고리즘들 외에 어떤 다른 진정한 추계적 소스들이 없다는 원리/통찰력에 기초한다. 이것을 고려 하면, 추계적 소스에 의한 결정적 튜링 머신의 이론적 확대는 제한들을 갖는 양자 머신을 궁극적으로 초래한다. 다른 한편, 결정적 프로세스는 정의에 의해, 진정한 추계적 소스를 결코 생성할 수 없다. 이것은 순수 난수를 생성하는 작업이 결정적 튜링 머신을 결코 중단시키지 않으므로, P가 < NP이어야 한다는 결론을 초래하지만, 부 정형 튜링 머신에 의해 용이하게 달성될 수 있다. 그러한 의미에서의 NP가 QP의 서브세트이므로, QP > NP > P 를 따르는 것으로 생각된다. 도 1 및 도 2와 관련하여 설명되는 바와 같이, 튜링 머신 및 개시된 범용 양자 머신의 아키텍처들의 비교는 이 하와 같이 설명된다. 도 1을 참조하면, 그러한 튜링 머신은 종래의 비트들의 레지스터를 포함할 수 있으 며, 이는 심볼들의 외부 소스(심볼들의 입력 세트)로부터 직접 공급될 수 있고, 그 다음 머신에 의해 프로그램 명령어들 또는 데이터로서 해석된다. 언어는 상당히 쉽고, 이러한 밴드 상에서 심볼들을 기입 또는 판독하기 위한 커맨드들뿐만 아니라, 레지스터에 연결되는 메모리 밴드(판독/기입 - 테이프)를 이동시키기 위한 커 맨드들이 있다. 테이프 상의 개별 위치들은 컴퓨터 용어들에, 잘 정의되며, 즉, 그러한 위치들은 \"어드레스가 능\"하다. 컴퓨터 프로그램의 각각의 프로세스 단계는 클록(사이클)에 의해 다른 것으로부터 일시적으로 분리된다. 임의적 위치들 상에서 테이프를 이동, 판독 및 기입하기 위한 프로그램 커맨드들과 별도로, 튜링 머신의 산술 & 논리 유닛(ALU)은 모든 종류들의 연산들을 수행하기 위해, 모든 필요한 수학적 기능들을 구현할 수 있다. 더 복잡한 기능들은 한 세트의 더 쉬운 기능들로 분할될 수 있다. 이것은 소위 결정적 튜링 머신이 비결정적 튜링 머신과 다른 경우이다. 결정적 튜링 머신이 특정 입력으로부터 하나의 특정 출력만을 생성할 수 있는 이 용가능한 기능들만을 갖지만, 비결정적 튜링 머신은 또한 관계의 능력을 가지며, 이는 그 결과 하나의 세트의 입력만으로부터 수개의 버전들의 출력들을 생성할 수 있다. 선택되는 가능한 결과들의 버전은 순전히 변칙적이 며, 비예측가능 추계적 소스에 의해 결정된다. 따라서, 소위 비결정적 튜링 머신(non-deterministic Turing machine)(NDTM)은 결정적 (DTM) 변형의 반대가 아니라, 그것에 대한 관계 확장으로서 이해되어야 한다. 개시된 기술을 다시 참조하면, 본원에서의 혁신들은 도 2에 제시되는 시스템(들)/구현(들)을 포함 및/또는 수반 할 수 이으며, 이는 범용 양자 머신의 전형을 달성하고, 비결정적 알고리즘들뿐만 아니라 양자 및 순차 결정적 연산 둘 다가 가능하다. 블랙 박스로서 보여지는 외부로부터, 도 2에 예시된 예시적 범용 양자 머신(universal quantum machine)(UQM)은 비결정적 튜링 머신(NDTM)과 유사하게 작동하며, 이는 또한 모호한 관계들을 허용한다. 따라서, 하나의 그리고 동일한 입력 세트로부터, 상이한 출력 세트들은 범용 양자 머신의 결과가 부분적으로 예측불가능하게 하는지를 유도할 수 있다. 입력 및 출력의 세트들 사이에 양자 관계들을 포함하는 알고리즘이 있다. 범용 양자 머신과 튜링 머신 사이의 차이들에 관하여, 양자 레지스터(도면에서의 상부 구역) 내에 저장되 는 양자 정보는 클래식 정보와 달리, 양자 역학에 의해 부과되는 비-클로닝-요건으로 인해 카피될 수 없다. 이 것은 양자 머신과의 상호작용이 입력을 하기 위해 요구되기 때문에 그와 같으며, 이는 레지스터 내부의 양자 정 보가 무효화, 삭제 또는 파괴되게 할 것이다. 그러나, 양자 레지스터는 그러한 노력에 의해 파괴될 양자 상태 들을 저장할 뿐이다. 따라서, 현재 개시된 양자 머신은 계산 결과의 출력을 위한 클래식 판독 기입 테이프를 사용할 뿐만 아니 라, 입력 데이터의 포함에 더하여 레지스터 내에 저장되는 값들의 반환을 위해 사용한다. 양자 알고리즘들을 모두 수행하기 위해, '초기화', 즉, 도입의 적절한 물리적 프로세스는 우선 이러한 클래식, 및 따라서 결정적 데이터 세트들을 양자 상태들로 이동하기 위해 이용되며, 이는 본원에서 큐비트들로 지칭된다. 이러한 큐 비트들은 큐비트 테이프 상에 저장되며, 이는 도 2에서 \"QBIT-TIE\"로 지칭된다. 그러한 방식으로, 클래식 비트들은 중첩된 큐비트들이 되며, 이는 양자 레지스터에 의해 직접 판독, 기입, 및 처리될 수 있다. 여기서의동작은 튜링 머신과 유사하지만, 클래식 알고리즘들 대신에, 양자 알고리즘들은 실행되고 클래식 비트들 상에 저장되는 데이터 대신에, 정보는 큐비트들 상에 상주한다. 양자 레지스터는 큐비트들의 얽힘이 가능하고 큐비트 타이는 큐비트들의 중첩을 제공한다. 도 2의 예시적 구현에 도시된 바와 같이, 그러한 얽힘은 양자 레 지스터 내의 얽힘 구성요소를 통해 제공될 수 있고, 그러한 중첩은 큐비트 타이 컴퓨팅 구성요소 내의 중첩 구성요소를 통해 제공될 수 있다. 여기서, 표현 \"테이프\"가 본원에서 레거시 이유들로, 예를 들어 기술의 용어로서 사용되지만, 그러한 저장 매체 가 종래의 테이프(예를 들어, 자기) 스토리지를 너머 임의의 메모리 기술 중 하나 이상을 포함할 수 있다는 점 이 추가로 주목된다. 본 양자 머신에 의한 계산 결과를 방출하기 위해, 판독 기입 테이프의 출력을 판독하는 것만으로는 충분하지 않 지만, 초기화에 대한 역 프로세스, 즉 큐비트들의 측정은 도 2에서의 도구 심볼들에 의해 표현된 바와 같 이, 사전에 수행되어야 한다. 이러한 측정은 내재적 확률들에 따라, 큐비트에서 발생하는 중첩된 상태들의 것 이라는 추계적 효과를 포함하며, 이는 차례로 레지스터 내의 이전에 설정된 양자 게이트들에서 기인하고, 출력 비트들로 지칭되는 부분 결정적이고 변칙적 클래식 출력 양들을 야기한다. 이러한 출력 비트들은 동일하게(예 를 들어, 그러한 이전에 설정된 양자 게이트들을 통해), 예컨대 클래식 메모리 테이프 상의 튜링 머신에 의해 기입되고, 결과로서, 또는 범용 양자 머신의 알고리즘에 대한 클래식 캐시로서 이용가능하다. 따라서, 현 재 개시된 범용 양자 머신은 클래식뿐만 아니라 양자 알고리즘들을 수행할 수 있으며, 따라서 그것이 전체 튜링 머신을 에뮬레이션할 수 있게 하는 것은 분명하다. 실제로, 쇼어(Shore)에 의한 것과 같은, 공지된 양자 알고 리즘들의 대부분은 클래식 및 양자 기능들 둘 다를 사용하며, 이는 교대로 구성된다. 알 수 있는 바와 같이, 증거는 예를 들어 모든 기존 양자 관계들이 발견되지 않았다는 임의의 제안을 통해, 현 재 개시된 양자 머신이 범용인 것을 설정한다: 첫번째로, 우주에서 자연 양자 시스템들을 설명하는 모든 우리의 물리적 모델들은 중첩 및 얽힘으로 구성될 뿐이다. 두번째로, 발명자들은 양자 정보 기술(Quantum Information Technology)(QIT)로 작업하며, [예를 들어, Theory of Quantum Information as the Theory of Everything, Georg Gesek, 2009 - 2012를 참조하며, 이는 본원에 참조로 포함됨], 우주에 저장되는 정보의 모든 가능한 배열 들이 중첩 및 얽힘에 의해 완전히 설명되는 것을 그것의 기본 그래프 이론으로 나타낸다. 따라서, 도 2에 도시 된 아키텍처의 범용 특징, 즉, 범용 양자 머신은 이러한 맥락 내에 정의되고 설정될 수 있다. 2. 혼성 양자 컴퓨터의 물리적 구현(들) 범용 양자 컴퓨터의 실현을 완전하고 합리적으로 간결한 방식으로 달성하고 설명하기 위해, 개시된 기술은 도 3 에 도시된 바와 같이, 또한 서버들로 칭해지는 기존 튜링 머신들, 및 더욱이, 양자 부분의 빌딩 블록들에 기초 하여 설명되며, 양자 부분은 양자 프로세서에서 구현된다. 도 3은 본 개시의 특정 실시예들의 예시적 양태들과 일치하는 예시적 혼성 양자 컴퓨터의 블록도이다. 도 3을 참조하면, 전처리 & 후처리 유닛들을 포함하는 시스템 요소들, 예를 들어, 노바리온(Novarion)의 QuantonTM 서버들과 같은 튜링 프로세서는 범용 양자 머신의 클래식 부분, 즉 판독 기입 테이프를 제공하기 위해 이용될 수 있으며, 이는 도 3에 도시된 바와 같이, 소위 주변 장치 상호연결(Peripheral Component Interconnect)(PCI) 익스프레스 버스, 또는 PCIe로서 실현되고, 도 3은 혼성 양자 컴퓨터의 하이 레벨, 예 시적 블록도를 다시 예시한다. 산업 수단에 의한 양자 컴퓨팅 부분들을 추가하기 위해, 본원에서의 구현들은 그러한 양자 컴퓨팅 부분들을 양 자 처리 유닛 또는 QPU로 통합할 수 있다. 동작 요구들에 따라 혼성 양자 컴퓨터의 클래식 및 양자 부분 들을 조합하도록, 즉 그들이 원활하게 상호연결되고 고성능으로 협력할 수 있도록, 클래식 및 양자 프로세서들 은 도 3의 예시적 시스템에 도시된 바와 같이, 메모리 저장 시스템을 포함하는, 메모리 중심 컴퓨팅 아키 텍처 내에 배열된다. 일부 구현들에서, 그러한 메모리 저장 시스템은 노바리온의 PlatinStorTM 저장 시스템들을 통해 구현될 수 있다. 일반적으로, 그러한 메모리 저장 시스템은 동시에, 전처리 & 후처리 유닛들 및 혼성 양자 프로세서 플랫폼 둘 다로부터, PCIe 버스에 의해 직접 어드레스되도록 구성되는 비휘발성 메 모리 뱅크들을 포함할 수 있다. 전송되는 동안 데이터를 절충하지 않기 위해, 그러한 메모리 저장 시스템(32 0)의 중요한 특징은 데이터가 물리적으로 기입되었을 때에만 기입들을 확인응답하고 다른 디바이스의 물리적 판 독 동작들에 이용가능한 내장 캐시 코히어런스이다. 이러한 방식으로, 이러한 메모리 저장 시스템은 요구 되는 메모리 중심 컴퓨팅 플랫폼을 지원하도록 특별히 디자인되었으며, 여기서, 이는 본원에 도입되는 혼성 양 자 컴퓨터의 전체 기능성에 중대하다.혼성 양자 컴퓨터에 대한 도 3의 예시적 아키텍처의 실시예들은 기존 산업 기술, 예컨대 상이한 종류들의 전처 리 & 후처리 유닛들 또는 튜링 프로세서들(예를 들어, 노바리온의 QuantonTM 프로세서와 같음), 메모리 저 장 시스템(예를 들어, 상기 비휘발성 메모리 뱅크들, 예컨대 PlatinStorTM), 및 빌딩 블록들을 연결하는 PCIe 버스를 이용할 수 있다. 도 3에 도시된 바와 같이, 전처리 & 후처리 유닛들 또는 튜링 프로세 서들은 도 1에 도시된 일반 구성요소들을 포함할 수 있다. 게다가, 일부 실시예들에서, 전처리 & 후처리 유닛 들 또는 튜링 프로세서들은 QuantonTM과 같이, 모든 상이한 종류들의 클래식 처리 유닛들, 특히 적어도 배 타적이지 않지만, 중앙 처리 유닛들(central processing units)(CPU), 행렬 처리 유닛들(matrix processing units)(MPU), 그래픽 처리 유닛들(graphics processing units)(GPU) 또는 심지어 뉴럴 네트워크들을 이용하도 록 구성될 수 있다. 모든 종류의 XPU는 PCIe 버스를 통해 메모리 저장 시스템에 의해 제공되는 중앙집중 메모리 아키텍처에 대한 XPU 구성요소들의 액세스를 승인하는 전처리 & 후처리 유닛들 내에 내장 메모리 컨트롤러를 사용하기 위해 요구된다. 게다가, 메모리 중심 컴퓨팅 플랫폼의 특정 기존 부구성요소들이 산업계에 의해 개발되었지만, 본 시스템들 및 방법들의 양태들은 예컨대 메모리 중심 아키텍처에 의한 이종 처리 유닛들(XPU, QPU) 사이의 캐시 코히어런트 데이터플로우의 구현을 통해, PCIe 버스 주위에 소프트웨어 및 하드웨어의 기능으로서 스테밍(stemming)되는 혁 신들을 수반할 수 있다는 점이 주목된다. 게다가, 전처리 & 후처리 유닛들(예컨대, QuantonTM 서버 시스템) 및 메모리 저장 시스템(예컨대, PlatinStorTM) 둘 다는 상호관련된 응용을 위해 노바리온에 의해 이미 개발되었다는 점이 주목된다. 또한 이오닉스 컴퓨팅 플랫폼으로 지칭되는, 본 혁신들과 일치하는 혼성 양자 프로세서는 현재 설명된 발 명들의 하나의 초점이고, 도 3에 도시된 바와 같은 PCIe 버스를 통해 메모리 중심 컴퓨팅 아키텍처에 연결 될 수 있다. 혼성 양자 프로세서는 복수의 양자 프로세서를 통합하며, 이 양자 프로세서는 새로운 광 양 자 정보 인터페이스(Photonic Quantum information Interface)(PQI)에 의해 연결된다. 혼성 양자 프로세 서의 하나의 혁신적 구성요소는 도 2에 도시된 바와 같이 기능하는 양자 프로세서 코어이고 도 4에 제시된 바와 같이 구성될 수 있다. 도 4는 본 개시의 특정 실시예들의 예시적 양태들과 일치하는 예시적 혼성 양자 프로세서의 블록도이다. 도 4를 참조하면, 현재 개시된 아키텍처는 양자 머신 - 큐비트들 상에 구축되는 산술 & 논리 유닛(ALU)인 양자 게이트들 - 로부터 클래식 컴퓨팅 부분을 분리하지만 산업 표준들(PCIe)에 기초하는 비교적 높은 수행 및 스케일가능 버스 시스템에 의해 둘 다를 연결한다. 현재 개시된 혼성 양자 프로세서는 인쇄 회로 보드 (printed circuit board)(PCB) - 마더보드 - 상에 실장 및 연결될 수 있고 집적 회로(IC)(integrated circuit - FPGA)로서 실현되는 버스 제어 유닛(Bus Control Unit)(BCU), BCU로부터의 전자 신호들을 ALU가 큐비트들을 중첩하고 얽히기 위한 파라미터로 변환하는 게이트 생성 유닛(Gate Creation Unit)(GCRU)으로 구성된다. 도 4의 것과 같은, 본원에 개시되는 혼성 양자 프로세서는 게이트 생성 유닛 및 게이트 제어 유닛이 양자 레지스터로부터 버스 제어 유닛을 분리하고 따라서 양자 게이트들을 포함하는, 클래식 버스 제어 유 닛과 양자 레지스터 사이의 큐비트 타이를 표현하므로, 지금까지 임의의 다른 큐비트 구현에 대한 중 요한 아키텍처 차이를 둔다. 부가적으로, 게이트 제어 유닛(Gate Control Unit)(GCU)은 큐비트들에 대한 조작들을 수행하며, 이는 양자 게이트들 내의 양자 정보 트랜잭션들의 수행 동안 에러들을 달리 야기하는 교란들에 그들이 면역되게 한다. 이러한 큐비트 제어 기능들은 에러 정정 연산자들이며, 이는 최신 알고리즘들 로서 구현되고 버스 제어 유닛에 의해 펌웨어 업그레이드로서, 예를 들어, 데이터 센터에서 동작하는 혼성 양자 컴퓨터의 기존 설치로 프로그램될 수 있다. 큐비트 초기화는 양자 ALU가 소유하고 양자 정보 입력을 양자 게이트들에 전달하는 만큼까지, 한 세트의 큐비트들을 생성한다. 양자 정보 처리의 결과는 양자 ALU(Q-ALU)의 우측 상의 큐비트 측정 유닛들 에 의해 검색될 것이다. 측정 결과들은 PCIe 버스를 통해 클래식 메모리 중심 컴퓨팅 아키텍처 및 그들의 부착된 클래식 프로세서들에 추가로 전송되도록 클래식 메모리 캐시를 발견하는 버스 제어 유닛(BCU)으로 운반된다. 양자 프로세서는 클록(사이클)에 의해 동기화되며, 이는 시간 단위당 높은 수의 중첩되고 얽힌 큐비트들의 생성, 처리 및 측정을 허용한다. 따라서, 혼성 양자 프로세서의 계산력은 얽히고 중첩된 큐비트들 의 수뿐만 아니라 초당 양자 계산들의 수 둘 다로 고도로 스케일가능하다.본원에 개시되는 큐비트 산술 & 논리 유닛(Q-ALU))은 큐비트들의 모든 가능한 얽히고 중첩된 상태들이 가 능하다. 큐비트들은 양자 정보를 내재하고 동시에 양자 게이트들의 격자를 정의한다. 이러한 전제조건들 내에 서, 본원에서의 구현들은 Q-ALU 내에 모든 가능한 양자 상태들 및 기능들의 표현을 통합한다. 따라서, 본 혼성 양자 프로세서는 섹션 1에서의 진술들에 의해 정의된 바와 같이, 실제로 범용 양자 머신이다. 제어 유닛 자체는 튜링 머신이고 따라서 게이트 제어 유닛을 통해, 클래식 정보를 Q-ALU에 피드백할 수 있다. 이러한 특징은 즉각적 에러 정정에 사용될 수 있고, 게다가, 본 양자 프로세서는 전체 세트들의 양자 알고리즘 들을 독자적으로 수행하고 결과들을 서버 내의 클래식 프로세서로 반환할 수 있다. 본원에서의 시스템들 및 방 법들은 PCIe 대역폭의 효율적 사용을 허용하고 PCIe 버스를 통해 레이턴시를 회피한다. 본원에서의 PCIe 시스템은 버스 시스템이므로, 본원에서의 구현들은 이러한 유형의 하나보다 많은 양자 프로세 서들을 서버들 내의 수개의 그리고 상이한 종래의 프로세서들에 연결할 수 있다. 게다가, 단일 마이크로칩 상 의 모두 설명된 부분들의 통합이 구현될 수 있어, 양자 및 클래식 컴퓨팅 부분들 사이에 고속 연결이 있다. 그 러한 통합에서, 해결법은 본원에서 예로서 설명되는 바와 같이, 데이터 센터들 내의 서버들에 유용할 뿐만 아니 라, 자동차들, 비행기들 등 내의 개인용 컴퓨터들, 스마트폰들 및 내장 시스템들에 유용하다. 3. 혼성 양자 프로세서의 구현을 위한 기술적 특징들/양태들 양자 정보 이론에서의 발명자의 기존 발견들은 양자 정보 시스템(Quantum Information System)(QIS)이 양자 컴 퓨터로서 어떻게 사용될 수 있는지를 설명한다. 이하에서, 그것이 처음에 설명되며, 그 조건들 하에 양자 정보 시스템(QIS)은 고성능 양자 컴퓨터로서 구현 및 이용되고, 그 원리들은 이러한 발명의 일부이다. 대문자들의 개념들은 공지된 관념들이다: 첫번째 디코히어런스 & 격리의 원리: 본원에 이용되는 QIS는 우주의 다른 엔티티들이 큐비트 초기화 유닛, 게이트 생성 유닛, 게이트 제어 유닛 및 큐비트 측정 시스템과 별도로, 양자 프로세서의 Q-ALU에 영향을 미치지 않거나 Q-ALU와 상호작용할 수 없는 방 식으로 독립적이다. 두번째 충실도 & 제한의 원리: 본원에서의 물리적 구현에 따르면, 계산에 사용되는 양자 정보 - Q-ALU 내의 큐비트들 - 를 운반하는, QIS의 요 소들(입자들)은 물리적 품질들을 제공하며, 이는 동시에 중첩되고 얽힐 수 있다. 입자들 자체가 양자 정보로 구성되므로, 양자 정보의 이론에 따르면, 입자들은 그들 자체로 중첩되고 얽힐 수 있다. 따라서, 큐비트들의 물리적 구현은 그러한 방식으로 이루어지며, 전체 QIS의 자유도들은 선택된 물리적 파라미터들에 대해 큐비트 동작들에 가능한 한 많이 제한된다. 이것은 양자 계산 동안 가능한 에러들을 제한하며, 이는 그러한 구현의 성 공에 필수적이다. 세번째 복잡성 & 매니폴드의 원리: 이론가들은 그들의 널리 공지된, 매우 기능적 이론들로 설명되는 QIS를 대신에 갖는 것을 선호하지만, 본 양자 산술 논리 유닛의 대단히 중요한 작동은 중첩 및 얽힘의 상이한 경로들 상의 매니폴드에 의해 촉발된다. 이것 은 현재 고급 양자 계산 능력들이 명시적 이론 형식주의에 의해 취급될 수 없지만 뉴럴 네트워크의 기능성의 설 명과 같이, 구조 레벨에서 내재적으로 취급될 수 있는 것을 의미한다. 따라서, 본원에 개시되는 혼성 양자 컴 퓨터의 프로그래밍은 소프트웨어 엔지니어에 의한 알고리즘들의 정의에 의한 것이 아니라, 양자 산술 논리 유닛 에 대한 구조들을 구축하기 위해, 오히려 수학자, 즉 \"양자 게이트 개발자\"가 있어야 하며, 이는 그 다음, 전에 개시된 본원에서의 양자 프로세서에 의해, 계산의 임의의 다음 단계에 독자적으로 그리고 새롭게 도입될 수 있 다. 양자 게이트들에서 이러한 매니폴드의 원리를 사용하면, 본 양자 머신은 하드웨어 가상화 엔티티이며, 하 드웨어 및 소프트웨어는 임의의 응용에 따라 변경을 함께 겪는다. 양자 정보의 발명자의 이론에 따르면, 얽힘 및 중첩의 현상들의 새로운 이해가 도입되었다: 얽힘 그것에 의해, 발명자는 우주에서 상이한 엔티티들(=QIS) 사이에 특정 양자 정보의 공유로서 설명한다. 따 라서, 큐비트들을 얽히기 위해 임의의 물리적 프로세스를 사용할 수 있으며, 이는 그들의 상태를 변경하긴 하지 만, 이러한 변경은 범용 양자 컴퓨터 내의 큐비트들과 같은, 모든 각각의 파티들(parties) 상에 독립적으로 수 행된다. 중첩 그것에 의해, 발명자는 우주에서 하나의 엔티티(=QIS) 상에 상이한 양자 정보의 오버랩으로서 설명한다. 따라서, 상이한 양자 게이트들은 동시에 범용 양자 컴퓨터에서 동일한 큐비트들을 사용하여 구성될 수 있다. 4. 큐비트들에 대한 물리적 빌딩 블록들 본 Q-ALU에서 사용되는 물리 시스템들에 대한 섹션 3에서의 주어진 원리들, 즉 격리, 제한 & 매니폴드에 따르면, 큐비트들에 대한 빌딩 블록들로서 가능한 물리 엔티티들의 다양한 명시적 예들은 이하와 같다: 광자들 & 전자들 지금까지 성취했던 가장 정확한 이론들 중 하나는 양자 전자 동역학(Quantum Electro Dynamics)(QED)의 이론이 며, 이는 광자들과 전자들 사이의 상호작용들을 설명한다. 이것은 양 입자들이 상술한 QIT에 따르면, 우주의 가장 단순한 구성요소들을 표현하기 때문이며, 이는 제2 원리: 제한으로 우리의 수중에 들어간다. 이러한 입자 들은 제공하기 용이하고 측정하기 용이하다. 흥미롭게도, 큐비트들로 양자 처리 유닛을 실현하는 제1 시도들은 큐비트들의 캐리어들로서 전자들을 취급하기 용이한 것들을 선택하는 것이 아니라, 웨이퍼 상의 훨씬 더 복잡한 초전도 양자 회로들을 선택하며, 이는 함께 작업할 수 있는, 큐비트들의 디코히어런스 시간을 더 많게 또는 더 적게 유지하기 위해, 절대 영도에 가깝게 냉각되어야 한다. 부가적으로 제2 원리는 또한 집적 회로들의 거의 거시적 요소들이 너무 많은 자유도들을 단순히 가지므로, IBM, 구글 및 D-웨이브에 의한 Q-ALU 원형들로 달성하 기 매우 어렵다. 따라서, 실행가능 양자 처리 유닛을 구축하는 이러한 회사들의 상당한 노력들은 아직 성공하 지 못했다. 본원에서의 구현들에 따르면, 자기 또는 전기 특징의, 힘 필드에서 유지되는, 전자들과 같은 입자들, Li+, Be+, H-, He+와 같은 단순한 이온들 또는 양성자들만을 갖고, 환경에 대한 어떠한 다른 연결도 갖지 않지만, 광자들, 전자들 및 단순히 입자들 및 준입자들로 지정가능한, 3개의 주어진 원리에 따른 그러한 양자 산술 & 논리 유닛 의 물리적 구현이 개시된다. 상술한 QIT에 따른 양성자들은 우주에서 세번째로 가장 단순한 입자이므로, 이는 제2 원리의 충실도 요건을 이 행한다. 이러한 방식으로, 본원에서의 구현들은 큐비트의 양자 정보를 저장하는 성질로서 양성자의 스핀을 사 용할 수 있다. 이것은 또한 단순한 전자들에 적용된다. 이러한 매우 단순한 입자들에 복잡성의 제3 원리를 이 행하기 위해, 복잡한 자계들을 갖는 다중 참조 기반 스핀 시스템들의 설정이 개시된다(스핀들은 이때 위 및 아 래에 있을 뿐만 아니라, 많은 중첩된 방향들을 가질 수 있음). 자계들은 집적 회로 내에서 제어되기 용이하고, 심지어 실온에서 제어되기 용이하고, 그들의 미시적 거리들에서 충분히 강하다. 이러한 자계들에서, 개시된 기 술의 양태들이 이러한 단순하고 순수한 큐비트들 상에 많은 중첩되고 얽힌 상태들을 설정하는 것은 상술한 QIT 에 제시되어 있다. 이러한 방식으로, 큐비트들은 3개의 원리와 훨씬 더 좋게 정렬된다. 더욱이, 효과들이 고온 초전도 재료들 내의 전자들로 달성되는 것이 제시되어, 기존 해결법들에서 요구되는 강 력한 마이크 켈빈 기계류 대신에, 액체 질소로 용이하게 냉각되는 것을 가능하게 한다. 더욱이, 섹션 3에서의 얽힘 & 중첩의 정의들에 따르면, 본 Q-ALU에서의 게이트 생성 및 게이트 제어는 Q- ALU 외부로부터 오는, 광자들 및 준입자들과 같은, 다른 양자 객체들로 행해진다. 이것은 본 게이트 제어 유닛 이 양자 계산 동안 양자 상태들을 제로 측정하고 에러 정정하는 것을 허용한다. 5. 혼성 양자 프로세서 플랫폼 도 2의 범용 양자 머신으로 칭해지는 현재 설명된 이론적 구성 및 도 4의 혼성 양자 프로세서의 블록도는 임의 의 양자 컴퓨터에 대한 실질적이고 실제적인 구현을 갖는 제1 범용 아키텍처를 표현한다. 양자 게이트들의 구 조가 Q-ALU 내의 산술 & 논리 기능들로서 구현되고, 게이트 생성 유닛 내에 저장되고, 버스 제어 유 닛에 의해 선택되고 게이트 제어 유닛에 의한 실행으로 적절히 배치될 수 있으므로, 양자 게이트 구 조들의 유비쿼터스 세트는 개시된 범용 양자 컴퓨팅 시스템으로 달성될 것이며, 이는 본원에서 혼성 양자 프로 세서 및 연관된 시스템들 및 플랫폼들로 지칭된다. 본원에 개시된 바와 같이, 본 발명들의 구현들 및 특징들은 컴퓨터-하드웨어, 소프트웨어 및/또는 펌웨어를 통 해 구현될 수 있다. 예를 들어, 본원에 개시되는 시스템들 및 방법들은 예를 들어, 하나 이상의 데이터 프로세 서, 예컨대 컴퓨터(들), 서버(들) 등을 포함하는 다양한 형태들로 구체화될 수 있고, 또한 적어도 하나의 데이 터베이스, 디지털 전자 회로, 펌웨어, 소프트웨어, 또는 그들의 조합들을 포함하거나 액세스할 수 있다. 게다 가, 개시된 구현들의 일부가 특정(예를 들어, 하드웨어 등) 구성요소들을 설명하지만, 본원에서의 혁신들과 일 치하는 시스템들 및 방법들은 하드웨어, 소프트웨어 및/또는 펌웨어의 임의의 조합으로 구현될 수 있다. 더욱 이, 본원에서의 혁신들의 상기 언급된 특징들 및 다른 양태들 및 원리들은 다양한 환경들에서 구현될 수 있다.그러한 환경들 및 관련된 응용들은 본 발명들에 따른 다양한 프로세스들 및 동작들을 수행하기 위해 특별히 구 성될 수 있거나 그들은 필요한 기능성을 제공하도록 코드에 의해 선택적으로 활성화되거나 재구성되는 일반 목 적 컴퓨터 또는 컴퓨팅 플랫폼을 포함할 수 있다. 본원에 개시되는 프로세스들은 임의의 특정 컴퓨터, 네트워 크, 아키텍처, 환경, 또는 다른 장치에 내재적으로 관련되지 않고, 하드웨어, 소프트웨어, 및/또는 펌웨어의 적 절한 조합에 의해 구현될 수 있다. 예를 들어, 다양한 일반 목적 머신들은 본 발명들의 교시들에 따라 기입되 는 프로그램들에 사용될 수 있거나, 요구된 방법들 및 기술들을 수행하도록 특수 장치 또는 시스템을 구성하는 것이 더 편리할 수 있다. 본 설명에서, 용어들 구성요소, 모듈, 디바이스 등은 다양한 방식들로 구현될 수 있는 임의의 유형의 논리 또는 기능 디바이스, 프로세스 또는 블록들을 지칭할 수 있다. 예를 들어, 다양한 블록들의 기능들은 서로 조합되고 /되거나 임의의 다른 수의 모듈들로 분산될 수 있다. 각각의 모듈은 예를 들어, 본원에서의 혁신들의 기능들을 구현하기 위해 처리 유닛에 의해 판독되도록, 상기 개시된 컴퓨팅 요소들 등 내에 있거나 이와 연관되는 유형의 메모리(예를 들어, 랜덤 액세스 메모리, 판독 전용 메모리, CD-ROM 메모리, 하드 디스크 드라이브) 상에 저장되 는 소프트웨어 프로그램으로서 구현될 수 있다. 또한, 모듈들은 본원에서의 혁신들에 의해 포함되는 기능들을 구현하는 하드웨어 논리 회로로서 구현될 수 있다. 최종적으로, 모듈들은 원하는 레벨 성능 및 비용을 제공하 는 특수 목적 명령어들(SIMD 명령어들), 필드 프로그램가능 논리 어레이들 또는 그것의 임의의 혼합을 사용하여 구현될 수 있다. 본원에 설명되는 시스템들 및 방법들의 양태들은 프로그램가능 논리 디바이스들(programmable logic devices)(PLDs), 예컨대 필드 프로그램가능 게이트 어레이들(field programmable gate arrays)(FPGAs), 프로그 램가능 어레이 논리(programmable array logic)(PAL) 디바이스들, 전기적 프로그램가능 논리 및 메모리 디바이 스들 및 표준 셀 기반 디바이스들뿐만 아니라, 주문형 집적 회로들을 포함하는, 다양한 회로 중 어느 것으로 프 로그램되는 기능성으로서 구현될 수 있다. 양태들을 구현하기 위한 일부 다른 가능성들은 메모리 디바이스들, 메모리(예컨대 EEPROM)를 갖는 마이크로컨트롤러들, 내장 마이크로프로세서들, 펌웨어, 소프트웨어 등을 포함한 다. 더욱이, 양태들은 소프트웨어 기반 회로 에뮬레이션을 갖는 마이크로프로세서들, 이산 로직(순차 및 조 합), 맞춤 디바이스들, 퍼지 로직, 뉴럴 네트워크들, 다른 인공 지능(Artificial Intelligence)(AI) 또는 머신 러닝 시스템들, 양자 디바이스들, 및 상기 디바이스 유형들 중 어느 것의 혼합들에서 구체화될 수 있다. 또한 본원에 개시되는 다양한 로직 및/또는 특징들은 하드웨어, 펌웨어의 임의의 수의 조합들을 사용하여, 및/ 또는 다양한 머신 판독가능 또는 컴퓨터 판독가능 매체 내에 구체화되는 데이터 및/또는 명령어들로서, 그들의 행동, 레지스터 전송, 논리 구성요소, 및/또는 다른 특성들의 면에서 가능하게 될 수 있다는 점이 주목되어야 한다. 그러한 포맷된 데이터 및/또는 명령어들이 구체화될 수 있는 컴퓨터 판독가능 매체는 일시적 매체를 포 함하지 않을지라도, 유형의 다양한 형태들(예를 들어, 광학, 자기 또는 반도체 저장 매체)로 비휘발성 저장 매 체를 포함하지만, 이에 제한되지 않는다. 맥락이 달리 분명히 필요로 하지 않는 한, 설명 도처에서, 단어들 \"포함한다\", \"포함하는\" 등은 배타적이거나 소모적 의미와 대조적으로 포괄적 의미로; 다시 말해, \"포함하지만, 제한되지 않는\" 의미로 로 해석되어야 한다. 단수 또는 복수를 사용하는 단어들은 또한 각각 복수 또는 단수를 포함한다. 부가적으로, 단어들 \"여기 에\", \"아래에\", \"위\", \"아래\", 및 유사한 의미의 단어들은 이러한 출원을 전체로서 언급하고 이러한 출원의 임 의의 특정 부분들을 언급하지 않는다. 단어 \"또는\"은 2개 이상의 항목의 리스트에 관하여 사용될 때, 그러한 단어는 단어의 이하의 해석들의 전부를 망라한다: 리스트 내의 항목들 중 어느 것, 리스트 내의 항목들의 전부 및 리스트 내의 항목들의 임의의 조합."}
{"patent_id": "10-2021-7017662", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "본 발명들의 다른 구현들은 본원에 개시되는 명세서의 고려 및 혁신들의 실시로부터 본 기술분야의 통상의 기술 자들에게 분명할 것이다. 명세서 및 예들은 예시적인 것만으로 간주되며, 본 발명들의 진정한 범위 및 사상은 본 개시 및 청구항들, 및 특정 사례들에서, 관련 특허 정책의 다양한 연관된 원리들에 의해 표시되도록 의도된 다.도면 도면1 도면2 도면3 도면4"}
{"patent_id": "10-2021-7017662", "section": "도면", "subsection": "도면설명", "item": 1, "content": "본 개시의 다양한 실시예들은 유사한 구조들이 수개의 뷰들 도처에서 유사한 번호들로 지칭되는 첨부 도면들을 참조하여 추가로 설명될 수 있다. 도시되는 도면들은 반드시 축척을 따르는 것은 아니며, 대신에 본 개시의 원 리들을 예시하는 것이 일반적으로 강조된다. 따라서, 본원에 개시되는 특정 구조 및 기능 상세들은 제한적인"}
{"patent_id": "10-2021-7017662", "section": "도면", "subsection": "도면설명", "item": 2, "content": "것으로서 해석되는 것이 아니라, 하나 이상의 예시적 실시예를 다양하게 이용하기 위해 본 기술분야의 통상의 기술자를 교시하기 위한 대표적 기초로서 해석될 뿐이다. 도 1은 공지된 튜링 머신의 블록도이다. 도 2는 본 개시의 특정 실시예들의 예시적 양태들과 일치하는 예시적 범용 양자 머신의 블록도이다. 도 3은 본 개시의 특정 실시예들의 예시적 양태들과 일치하는 예시적 혼성 양자 컴퓨터의 블록도이다. 도 4는 본 개시의 특정 실시예들의 예시적 양태들과 일치하는 예시적 혼성 양자 프로세서의 블록도이다."}
