TimeQuest Timing Analyzer report for small8lab
Mon Dec 08 00:05:39 2014
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clk'
 27. Slow 1200mV 0C Model Hold: 'clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clk'
 40. Fast 1200mV 0C Model Hold: 'clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Slow Corner Signal Integrity Metrics
 55. Fast Corner Signal Integrity Metrics
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; small8lab                                          ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 113.69 MHz ; 113.69 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -7.796 ; -923.666           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.344 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -181.522                         ;
+-------+--------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                                                                                ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                       ; To Node                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.796 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.067     ; 8.724      ;
; -7.793 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.067     ; 8.721      ;
; -7.759 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[5] ; clk          ; clk         ; 1.000        ; -0.060     ; 8.694      ;
; -7.753 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.065     ; 8.683      ;
; -7.750 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.065     ; 8.680      ;
; -7.750 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[4]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[5] ; clk          ; clk         ; 1.000        ; -0.060     ; 8.685      ;
; -7.744 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[4]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.065     ; 8.674      ;
; -7.741 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[4]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.065     ; 8.671      ;
; -7.679 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[0]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[5] ; clk          ; clk         ; 1.000        ; -0.063     ; 8.611      ;
; -7.679 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[3]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[5] ; clk          ; clk         ; 1.000        ; -0.063     ; 8.611      ;
; -7.673 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[0]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.068     ; 8.600      ;
; -7.673 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[3]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.068     ; 8.600      ;
; -7.670 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[0]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.068     ; 8.597      ;
; -7.670 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[3]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.068     ; 8.597      ;
; -7.659 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[5]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.060     ; 8.594      ;
; -7.657 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[1]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.060     ; 8.592      ;
; -7.656 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[5]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.060     ; 8.591      ;
; -7.654 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[1]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.060     ; 8.589      ;
; -7.619 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[0]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.060     ; 8.554      ;
; -7.616 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[0]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.060     ; 8.551      ;
; -7.583 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[2]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[5] ; clk          ; clk         ; 1.000        ; -0.063     ; 8.515      ;
; -7.577 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[2]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.068     ; 8.504      ;
; -7.574 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[2]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.068     ; 8.501      ;
; -7.538 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.062     ; 8.471      ;
; -7.529 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.086     ; 8.438      ;
; -7.528 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[5]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[5] ; clk          ; clk         ; 1.000        ; -0.060     ; 8.463      ;
; -7.527 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[6]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[5] ; clk          ; clk         ; 1.000        ; -0.060     ; 8.462      ;
; -7.525 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[4]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.067     ; 8.453      ;
; -7.524 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[4]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[5] ; clk          ; clk         ; 1.000        ; -0.060     ; 8.459      ;
; -7.522 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[5]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.065     ; 8.452      ;
; -7.522 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[4]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.067     ; 8.450      ;
; -7.521 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[6]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.065     ; 8.451      ;
; -7.519 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[5]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.065     ; 8.449      ;
; -7.518 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[6]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.065     ; 8.448      ;
; -7.518 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[4]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.065     ; 8.448      ;
; -7.515 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[4]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.065     ; 8.445      ;
; -7.511 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[7]  ; clk          ; clk         ; 1.000        ; -0.064     ; 8.442      ;
; -7.503 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[5]   ; clk          ; clk         ; 1.000        ; -0.066     ; 8.432      ;
; -7.502 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[5] ; clk          ; clk         ; 1.000        ; -0.065     ; 8.432      ;
; -7.498 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.064     ; 8.429      ;
; -7.495 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.060     ; 8.430      ;
; -7.494 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[5]   ; clk          ; clk         ; 1.000        ; -0.062     ; 8.427      ;
; -7.494 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[4]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[5]   ; clk          ; clk         ; 1.000        ; -0.066     ; 8.423      ;
; -7.493 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[4]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[5] ; clk          ; clk         ; 1.000        ; -0.065     ; 8.423      ;
; -7.486 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.084     ; 8.397      ;
; -7.486 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[4]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.060     ; 8.421      ;
; -7.485 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[4]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[5]   ; clk          ; clk         ; 1.000        ; -0.062     ; 8.418      ;
; -7.477 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[4]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.084     ; 8.388      ;
; -7.476 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[4]   ; clk          ; clk         ; 1.000        ; -0.062     ; 8.409      ;
; -7.475 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[4] ; clk          ; clk         ; 1.000        ; -0.062     ; 8.408      ;
; -7.468 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[7]  ; clk          ; clk         ; 1.000        ; -0.062     ; 8.401      ;
; -7.460 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[0]                                                                ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.068     ; 8.387      ;
; -7.459 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[4]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[7]  ; clk          ; clk         ; 1.000        ; -0.062     ; 8.392      ;
; -7.458 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[6]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[5] ; clk          ; clk         ; 1.000        ; -0.060     ; 8.393      ;
; -7.457 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[0]                                                                ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.068     ; 8.384      ;
; -7.456 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[6]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.060     ; 8.391      ;
; -7.455 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[3]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.060     ; 8.390      ;
; -7.455 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.062     ; 8.388      ;
; -7.453 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[6]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.060     ; 8.388      ;
; -7.452 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[6]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.065     ; 8.382      ;
; -7.452 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[3]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.060     ; 8.387      ;
; -7.449 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[6]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.065     ; 8.379      ;
; -7.446 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[4]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.062     ; 8.379      ;
; -7.446 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[1]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[5] ; clk          ; clk         ; 1.000        ; -0.063     ; 8.378      ;
; -7.440 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[1]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.068     ; 8.367      ;
; -7.437 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[1]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.068     ; 8.364      ;
; -7.423 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[0]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[5]   ; clk          ; clk         ; 1.000        ; -0.069     ; 8.349      ;
; -7.423 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[3]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[5]   ; clk          ; clk         ; 1.000        ; -0.069     ; 8.349      ;
; -7.422 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[2] ; clk          ; clk         ; 1.000        ; -0.065     ; 8.352      ;
; -7.422 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[0]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[5] ; clk          ; clk         ; 1.000        ; -0.068     ; 8.349      ;
; -7.422 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[3]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[5] ; clk          ; clk         ; 1.000        ; -0.068     ; 8.349      ;
; -7.419 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.066     ; 8.348      ;
; -7.415 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[0]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.063     ; 8.347      ;
; -7.415 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[3]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.063     ; 8.347      ;
; -7.414 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[0]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[5]   ; clk          ; clk         ; 1.000        ; -0.065     ; 8.344      ;
; -7.414 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[3]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[5]   ; clk          ; clk         ; 1.000        ; -0.065     ; 8.344      ;
; -7.413 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[4]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[2] ; clk          ; clk         ; 1.000        ; -0.065     ; 8.343      ;
; -7.410 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[4]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.066     ; 8.339      ;
; -7.407 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[4]   ; clk          ; clk         ; 1.000        ; -0.060     ; 8.342      ;
; -7.406 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[4] ; clk          ; clk         ; 1.000        ; -0.060     ; 8.341      ;
; -7.406 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[2]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[5] ; clk          ; clk         ; 1.000        ; -0.067     ; 8.334      ;
; -7.401 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[5]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.055     ; 8.341      ;
; -7.400 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[2]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.072     ; 8.323      ;
; -7.399 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[1]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.055     ; 8.339      ;
; -7.398 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[4]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[4]   ; clk          ; clk         ; 1.000        ; -0.060     ; 8.333      ;
; -7.397 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.060     ; 8.332      ;
; -7.397 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[4]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[4] ; clk          ; clk         ; 1.000        ; -0.060     ; 8.332      ;
; -7.397 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[2]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.072     ; 8.320      ;
; -7.394 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.060     ; 8.329      ;
; -7.392 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[5]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.079     ; 8.308      ;
; -7.390 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[1]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.079     ; 8.306      ;
; -7.388 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[0]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[7]  ; clk          ; clk         ; 1.000        ; -0.065     ; 8.318      ;
; -7.388 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[3]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[7]  ; clk          ; clk         ; 1.000        ; -0.065     ; 8.318      ;
; -7.376 ; small:U_small|external_architecture:U_EXTERN|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_5a04:auto_generated|ram_block1a0~porta_we_reg ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[2] ; clk          ; clk         ; 1.000        ; -0.380     ; 7.991      ;
; -7.376 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[0]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.057     ; 8.314      ;
; -7.376 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[3]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.057     ; 8.314      ;
; -7.375 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[0]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.065     ; 8.305      ;
; -7.375 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[3]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.065     ; 8.305      ;
; -7.374 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[5]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[7]  ; clk          ; clk         ; 1.000        ; -0.057     ; 8.312      ;
; -7.373 ; small:U_small|external_architecture:U_EXTERN|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_5a04:auto_generated|ram_block1a0~porta_we_reg ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.381     ; 7.987      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                              ;
+-------+-----------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                 ; To Node                                                                                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.344 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[2]                                                 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[2]                                                                                            ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[0]                                       ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[0]                                                                                  ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[2]                                       ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[2]                                                                                  ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[1]                                       ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[1]                                                                                  ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.345 ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[0]                                                 ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[0]                                                                                            ; clk          ; clk         ; 0.000        ; 0.075      ; 0.577      ;
; 0.358 ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                              ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                                                                         ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[2]                                          ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[3]                                          ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.LOAD_Xl                                         ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.LOAD_Xl                                                                                    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[2]                                                 ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[2]                                                                                            ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[6]                                                 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[6]                                                                                            ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.STALL                                           ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.STALL                                                                                      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[7]                                                 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[7]                                                                                            ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; small:U_small|cpu:U_CPU|controller:U_controller|load                                                      ; small:U_small|cpu:U_CPU|controller:U_controller|load                                                                                                 ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; small:U_small|cpu:U_CPU|controller:U_controller|ram_wren                                                  ; small:U_small|cpu:U_CPU|controller:U_controller|ram_wren                                                                                             ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|status_reg:U_STATUS_REG|reg:U_Oflow|data_out[0] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|status_reg:U_STATUS_REG|reg:U_Oflow|data_out[0]                                            ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.360 ; small:U_small|cpu:U_CPU|controller:U_controller|alu_en                                                    ; small:U_small|cpu:U_CPU|controller:U_controller|alu_en                                                                                               ; clk          ; clk         ; 0.000        ; 0.060      ; 0.577      ;
; 0.396 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xh                                             ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xh2                                                                                       ; clk          ; clk         ; 0.000        ; 0.061      ; 0.614      ;
; 0.404 ; small:U_small|cpu:U_CPU|controller:U_controller|state.stall_882                                           ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ACCU                                                                                      ; clk          ; clk         ; 0.000        ; 0.060      ; 0.621      ;
; 0.522 ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_882                                             ; small:U_small|cpu:U_CPU|controller:U_controller|state.xh_88                                                                                          ; clk          ; clk         ; 0.000        ; 0.076      ; 0.755      ;
; 0.522 ; small:U_small|cpu:U_CPU|controller:U_controller|state.xl_88                                               ; small:U_small|cpu:U_CPU|controller:U_controller|state.stall_88                                                                                       ; clk          ; clk         ; 0.000        ; 0.076      ; 0.755      ;
; 0.523 ; small:U_small|cpu:U_CPU|controller:U_controller|state.stall_88                                            ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_882                                                                                        ; clk          ; clk         ; 0.000        ; 0.076      ; 0.756      ;
; 0.535 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|status_reg:U_STATUS_REG|reg:U_Carry|data_out[0]                                            ; clk          ; clk         ; 0.000        ; 0.061      ; 0.753      ;
; 0.540 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_INTERN                                         ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_IR                                                                                        ; clk          ; clk         ; 0.000        ; 0.060      ; 0.757      ;
; 0.553 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ACCU                                           ; small:U_small|cpu:U_CPU|controller:U_controller|state.STALL_ACCU                                                                                     ; clk          ; clk         ; 0.000        ; 0.060      ; 0.770      ;
; 0.586 ; small:U_small|cpu:U_CPU|controller:U_controller|state.STALL_ACCU                                          ; small:U_small|cpu:U_CPU|controller:U_controller|alu_en                                                                                               ; clk          ; clk         ; 0.000        ; 0.060      ; 0.803      ;
; 0.641 ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_ARl                                             ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[2]                                                                                            ; clk          ; clk         ; 0.000        ; 0.046      ; 0.844      ;
; 0.672 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT|data_out[7]                     ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_OUTPUT|data_out[7]                                                               ; clk          ; clk         ; 0.000        ; 0.061      ; 0.890      ;
; 0.672 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT|data_out[6]                     ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_OUTPUT|data_out[6]                                                               ; clk          ; clk         ; 0.000        ; 0.061      ; 0.890      ;
; 0.699 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xh2                                            ; small:U_small|cpu:U_CPU|controller:U_controller|ram_wren                                                                                             ; clk          ; clk         ; 0.000        ; 0.061      ; 0.917      ;
; 0.743 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ADDR                                           ; small:U_small|cpu:U_CPU|controller:U_controller|state.FETCH                                                                                          ; clk          ; clk         ; 0.000        ; -0.291     ; 0.609      ;
; 0.849 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[8]                                                 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[8]                                                                                            ; clk          ; clk         ; 0.000        ; 0.075      ; 1.081      ;
; 0.866 ; small:U_small|cpu:U_CPU|controller:U_controller|state.load_output                                         ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[1]                                                                                            ; clk          ; clk         ; 0.000        ; 0.459      ; 1.482      ;
; 0.893 ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[0]                                          ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.076      ; 1.126      ;
; 0.898 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[4]                                                 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[4]                                                                                            ; clk          ; clk         ; 0.000        ; 0.061      ; 1.116      ;
; 0.918 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_INTERN                                         ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[9]                                                                                            ; clk          ; clk         ; 0.000        ; 0.064      ; 1.139      ;
; 0.933 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xl                                             ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_ARl2                                                                                       ; clk          ; clk         ; 0.000        ; 0.101      ; 1.191      ;
; 0.953 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT|data_out[7]                     ; small:U_small|external_architecture:U_EXTERN|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_5a04:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.381      ; 1.521      ;
; 0.969 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT|data_out[6]                     ; small:U_small|external_architecture:U_EXTERN|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_5a04:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.381      ; 1.537      ;
; 0.970 ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                              ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[2]                                                                                            ; clk          ; clk         ; 0.000        ; 0.062      ; 1.189      ;
; 0.975 ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                              ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[2]                                                                                  ; clk          ; clk         ; 0.000        ; 0.432      ; 1.564      ;
; 0.976 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[6]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_PCl|data_out[6]                                                                      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.195      ;
; 0.982 ; small:U_small|cpu:U_CPU|controller:U_controller|state.stall_882                                           ; small:U_small|cpu:U_CPU|controller:U_controller|load                                                                                                 ; clk          ; clk         ; 0.000        ; 0.064      ; 1.203      ;
; 0.998 ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                              ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[2]                                                                                            ; clk          ; clk         ; 0.000        ; 0.402      ; 1.557      ;
; 0.999 ; small:U_small|cpu:U_CPU|controller:U_controller|state.PCINC                                               ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ADDR                                                                                      ; clk          ; clk         ; 0.000        ; 0.459      ; 1.615      ;
; 1.005 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ACCU                                           ; small:U_small|cpu:U_CPU|controller:U_controller|load                                                                                                 ; clk          ; clk         ; 0.000        ; 0.064      ; 1.226      ;
; 1.015 ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[2]                                          ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|status_reg:U_STATUS_REG|reg:U_Oflow|data_out[0]                                            ; clk          ; clk         ; 0.000        ; 0.069      ; 1.241      ;
; 1.031 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[9]                                                 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[9]                                                                                            ; clk          ; clk         ; 0.000        ; 0.061      ; 1.249      ;
; 1.038 ; small:U_small|cpu:U_CPU|controller:U_controller|addrsel                                                   ; small:U_small|cpu:U_CPU|controller:U_controller|addrsel                                                                                              ; clk          ; clk         ; 0.000        ; 0.060      ; 1.255      ;
; 1.041 ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_ARl2                                            ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xl                                                                                        ; clk          ; clk         ; 0.000        ; 0.052      ; 1.250      ;
; 1.046 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ARl                                            ; small:U_small|cpu:U_CPU|controller:U_controller|state.AND_D                                                                                          ; clk          ; clk         ; 0.000        ; 0.082      ; 1.285      ;
; 1.046 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ARl                                            ; small:U_small|cpu:U_CPU|controller:U_controller|state.OR_R                                                                                           ; clk          ; clk         ; 0.000        ; 0.082      ; 1.285      ;
; 1.048 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ARl                                            ; small:U_small|cpu:U_CPU|controller:U_controller|state.SUB_B                                                                                          ; clk          ; clk         ; 0.000        ; 0.082      ; 1.287      ;
; 1.051 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ARl                                            ; small:U_small|cpu:U_CPU|controller:U_controller|state.ADD_C                                                                                          ; clk          ; clk         ; 0.000        ; 0.082      ; 1.290      ;
; 1.056 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[6]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_PCl|data_out[6]                                                                      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.275      ;
; 1.062 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[5]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_PCl|data_out[5]                                                                      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.281      ;
; 1.065 ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                              ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.LOAD_Xh                                                                                    ; clk          ; clk         ; 0.000        ; 0.053      ; 1.275      ;
; 1.070 ; small:U_small|cpu:U_CPU|controller:U_controller|state.FETCH                                               ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_INTERN                                                                                    ; clk          ; clk         ; 0.000        ; 0.060      ; 1.287      ;
; 1.076 ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                              ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.LOAD_Xl                                                                                    ; clk          ; clk         ; 0.000        ; 0.057      ; 1.290      ;
; 1.079 ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                              ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[1]                                                                                            ; clk          ; clk         ; 0.000        ; 0.429      ; 1.665      ;
; 1.087 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ARl                                            ; small:U_small|cpu:U_CPU|controller:U_controller|state.SRL_L                                                                                          ; clk          ; clk         ; 0.000        ; 0.082      ; 1.326      ;
; 1.089 ; small:U_small|cpu:U_CPU|controller:U_controller|state.OUTPUT                                              ; small:U_small|cpu:U_CPU|controller:U_controller|state.load_output                                                                                    ; clk          ; clk         ; 0.000        ; 0.060      ; 1.306      ;
; 1.094 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ARl                                            ; small:U_small|cpu:U_CPU|controller:U_controller|state.RR_C                                                                                           ; clk          ; clk         ; 0.000        ; 0.082      ; 1.333      ;
; 1.112 ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                              ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[3]                                                                                  ; clk          ; clk         ; 0.000        ; 0.428      ; 1.697      ;
; 1.116 ; small:U_small|cpu:U_CPU|controller:U_controller|state.PCINC                                               ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[2]                                                                                  ; clk          ; clk         ; 0.000        ; 0.462      ; 1.735      ;
; 1.124 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xh2                                            ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[1]                                                                                  ; clk          ; clk         ; 0.000        ; 0.425      ; 1.706      ;
; 1.136 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT2|data_out[3]                    ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_OUTPUT|data_out[3]                                                               ; clk          ; clk         ; 0.000        ; -0.301     ; 0.992      ;
; 1.155 ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_88                                              ; small:U_small|cpu:U_CPU|controller:U_controller|state.xl_88                                                                                          ; clk          ; clk         ; 0.000        ; 0.101      ; 1.413      ;
; 1.168 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[10]                                                ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[10]                                                                                           ; clk          ; clk         ; 0.000        ; 0.075      ; 1.400      ;
; 1.177 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ARl                                            ; small:U_small|cpu:U_CPU|controller:U_controller|state.SET_C                                                                                          ; clk          ; clk         ; 0.000        ; 0.082      ; 1.416      ;
; 1.182 ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_X                                               ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[2]                                                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.419      ;
; 1.186 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[5]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_PCl|data_out[5]                                                                      ; clk          ; clk         ; 0.000        ; 0.084      ; 1.427      ;
; 1.187 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_IR                                             ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[2]                                                                                  ; clk          ; clk         ; 0.000        ; 0.462      ; 1.806      ;
; 1.188 ; small:U_small|cpu:U_CPU|controller:U_controller|state.BRANCH                                              ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.LOAD_Xh                                                                                    ; clk          ; clk         ; 0.000        ; -0.299     ; 1.046      ;
; 1.191 ; small:U_small|cpu:U_CPU|controller:U_controller|state.BRANCH                                              ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.BRANCH2                                                                                    ; clk          ; clk         ; 0.000        ; -0.299     ; 1.049      ;
; 1.202 ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                              ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[0]                                                                                  ; clk          ; clk         ; 0.000        ; 0.420      ; 1.779      ;
; 1.210 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT|data_out[1]                     ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_OUTPUT|data_out[1]                                                               ; clk          ; clk         ; 0.000        ; 0.060      ; 1.427      ;
; 1.223 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_IR                                             ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                                                                         ; clk          ; clk         ; 0.000        ; 0.092      ; 1.472      ;
; 1.228 ; small:U_small|cpu:U_CPU|controller:U_controller|state.FETCH                                               ; small:U_small|cpu:U_CPU|controller:U_controller|ram_wren                                                                                             ; clk          ; clk         ; 0.000        ; 0.064      ; 1.449      ;
; 1.239 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT2|data_out[1]                    ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_OUTPUT|data_out[1]                                                               ; clk          ; clk         ; 0.000        ; -0.301     ; 1.095      ;
; 1.250 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT2|data_out[2]                    ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_OUTPUT|data_out[2]                                                               ; clk          ; clk         ; 0.000        ; -0.301     ; 1.106      ;
; 1.256 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ARl                                            ; small:U_small|cpu:U_CPU|controller:U_controller|state.XOR_R                                                                                          ; clk          ; clk         ; 0.000        ; 0.082      ; 1.495      ;
; 1.258 ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                              ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.424      ; 1.839      ;
; 1.262 ; small:U_small|cpu:U_CPU|controller:U_controller|state.DEC_X                                               ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[2]                                                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.499      ;
; 1.264 ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                              ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[10]                                                                                           ; clk          ; clk         ; 0.000        ; 0.420      ; 1.841      ;
; 1.268 ; small:U_small|cpu:U_CPU|controller:U_controller|state.xh_88                                               ; small:U_small|cpu:U_CPU|controller:U_controller|state.stall_882                                                                                      ; clk          ; clk         ; 0.000        ; -0.296     ; 1.129      ;
; 1.269 ; small:U_small|cpu:U_CPU|controller:U_controller|alu_en                                                    ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|status_reg:U_STATUS_REG|reg:U_Carry|data_out[0]                                            ; clk          ; clk         ; 0.000        ; 0.083      ; 1.509      ;
; 1.270 ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[1]                                                 ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[1]                                                                                            ; clk          ; clk         ; 0.000        ; 0.076      ; 1.503      ;
; 1.271 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ARl                                            ; small:U_small|cpu:U_CPU|controller:U_controller|state.SLL_L                                                                                          ; clk          ; clk         ; 0.000        ; 0.082      ; 1.510      ;
; 1.271 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ARl                                            ; small:U_small|cpu:U_CPU|controller:U_controller|state.CLEAR_C                                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.510      ;
; 1.271 ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[3]                                       ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[3]                                                                                  ; clk          ; clk         ; 0.000        ; 0.076      ; 1.504      ;
; 1.276 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT|data_out[5]                     ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_OUTPUT|data_out[5]                                                               ; clk          ; clk         ; 0.000        ; 0.060      ; 1.493      ;
; 1.280 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ACCU                                           ; small:U_small|cpu:U_CPU|controller:U_controller|addrsel                                                                                              ; clk          ; clk         ; 0.000        ; 0.060      ; 1.497      ;
; 1.291 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ARl                                            ; small:U_small|cpu:U_CPU|controller:U_controller|state.DEC_ACCU                                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.530      ;
; 1.292 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ARl                                            ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_ACCU                                                                                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.531      ;
; 1.293 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT|data_out[0]                     ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_OUTPUT|data_out[0]                                                               ; clk          ; clk         ; 0.000        ; 0.060      ; 1.510      ;
; 1.300 ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                              ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.059      ; 1.516      ;
; 1.310 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT|data_out[3]                     ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_OUTPUT|data_out[3]                                                               ; clk          ; clk         ; 0.000        ; 0.060      ; 1.527      ;
; 1.316 ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[3]                                          ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|status_reg:U_STATUS_REG|reg:U_Carry|data_out[0]                                            ; clk          ; clk         ; 0.000        ; 0.055      ; 1.528      ;
; 1.323 ; small:U_small|cpu:U_CPU|controller:U_controller|ram_wren                                                  ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT2|data_out[6]                                                               ; clk          ; clk         ; 0.000        ; 0.461      ; 1.941      ;
+-------+-----------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                                                                                 ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                                                ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; small:U_small|external_architecture:U_EXTERN|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_5a04:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; small:U_small|external_architecture:U_EXTERN|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_5a04:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; small:U_small|external_architecture:U_EXTERN|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_5a04:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|addrsel                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|al_sel[0]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|alu_en                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[0]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[1]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[2]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[3]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|load                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.BRANCH2                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.LOAD_Xh                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.LOAD_Xl                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.STALL                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[0]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[1]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[2]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|ram_wren                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[10]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[2]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[4]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[6]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[7]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[8]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[9]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.ADD_C                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.AND_D                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.BRANCH                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.BRANCH2                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.CLEAR_C                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.COMPARE                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.DEC_ACCU                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.DEC_X                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.FETCH                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_88                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_882                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_ACCU                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_ARl                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_ARl2                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_ARl3                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_X                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ACCU                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ADDR                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_AFROMX                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ARl                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_DATA                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_INTERN                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_IR                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_PC                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xh                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xh2                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xl                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.OR_R                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.OUTPUT                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.PCINC                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.RL_C                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.RR_C                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.SET_C                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.SLL_L                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.SRL_L                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.STALL                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.STALL_ACCU                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.SUB_B                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.XOR_R                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.load_ai                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.load_output                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.stall_88                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.stall_882                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.xh_88                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.xl_88                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[0]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[2]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[3]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[0]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[1]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[2]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[3]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[4]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[5]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[6]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[0]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[1]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[2]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[3]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[4]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[5]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[6]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[7]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[0]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[1]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[2]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[3]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[4]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[5]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[6]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7]                                                                      ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; dip[*]    ; clk        ; 2.435 ; 2.992 ; Rise       ; clk             ;
;  dip[0]   ; clk        ; 1.847 ; 2.311 ; Rise       ; clk             ;
;  dip[1]   ; clk        ; 1.821 ; 2.272 ; Rise       ; clk             ;
;  dip[2]   ; clk        ; 2.227 ; 2.710 ; Rise       ; clk             ;
;  dip[3]   ; clk        ; 2.022 ; 2.487 ; Rise       ; clk             ;
;  dip[4]   ; clk        ; 2.210 ; 2.714 ; Rise       ; clk             ;
;  dip[5]   ; clk        ; 2.378 ; 2.907 ; Rise       ; clk             ;
;  dip[6]   ; clk        ; 2.428 ; 2.992 ; Rise       ; clk             ;
;  dip[7]   ; clk        ; 2.435 ; 2.967 ; Rise       ; clk             ;
; dip2[*]   ; clk        ; 2.421 ; 2.934 ; Rise       ; clk             ;
;  dip2[0]  ; clk        ; 1.835 ; 2.287 ; Rise       ; clk             ;
;  dip2[1]  ; clk        ; 2.050 ; 2.532 ; Rise       ; clk             ;
;  dip2[2]  ; clk        ; 2.150 ; 2.614 ; Rise       ; clk             ;
;  dip2[3]  ; clk        ; 2.174 ; 2.656 ; Rise       ; clk             ;
;  dip2[4]  ; clk        ; 2.106 ; 2.579 ; Rise       ; clk             ;
;  dip2[5]  ; clk        ; 2.040 ; 2.494 ; Rise       ; clk             ;
;  dip2[6]  ; clk        ; 2.373 ; 2.822 ; Rise       ; clk             ;
;  dip2[7]  ; clk        ; 2.421 ; 2.934 ; Rise       ; clk             ;
; rst       ; clk        ; 3.306 ; 3.810 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; dip[*]    ; clk        ; -1.438 ; -1.868 ; Rise       ; clk             ;
;  dip[0]   ; clk        ; -1.463 ; -1.906 ; Rise       ; clk             ;
;  dip[1]   ; clk        ; -1.438 ; -1.868 ; Rise       ; clk             ;
;  dip[2]   ; clk        ; -1.838 ; -2.310 ; Rise       ; clk             ;
;  dip[3]   ; clk        ; -1.631 ; -2.075 ; Rise       ; clk             ;
;  dip[4]   ; clk        ; -1.823 ; -2.314 ; Rise       ; clk             ;
;  dip[5]   ; clk        ; -1.984 ; -2.500 ; Rise       ; clk             ;
;  dip[6]   ; clk        ; -2.032 ; -2.581 ; Rise       ; clk             ;
;  dip[7]   ; clk        ; -2.040 ; -2.557 ; Rise       ; clk             ;
; dip2[*]   ; clk        ; -1.466 ; -1.905 ; Rise       ; clk             ;
;  dip2[0]  ; clk        ; -1.466 ; -1.905 ; Rise       ; clk             ;
;  dip2[1]  ; clk        ; -1.643 ; -2.110 ; Rise       ; clk             ;
;  dip2[2]  ; clk        ; -1.738 ; -2.189 ; Rise       ; clk             ;
;  dip2[3]  ; clk        ; -1.762 ; -2.230 ; Rise       ; clk             ;
;  dip2[4]  ; clk        ; -1.727 ; -2.185 ; Rise       ; clk             ;
;  dip2[5]  ; clk        ; -1.633 ; -2.074 ; Rise       ; clk             ;
;  dip2[6]  ; clk        ; -1.953 ; -2.389 ; Rise       ; clk             ;
;  dip2[7]  ; clk        ; -2.000 ; -2.497 ; Rise       ; clk             ;
; rst       ; clk        ; -1.806 ; -2.249 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; led_hi[*]   ; clk        ; 6.464 ; 6.391 ; Rise       ; clk             ;
;  led_hi[0]  ; clk        ; 6.459 ; 6.375 ; Rise       ; clk             ;
;  led_hi[1]  ; clk        ; 6.464 ; 6.358 ; Rise       ; clk             ;
;  led_hi[2]  ; clk        ; 6.337 ; 6.260 ; Rise       ; clk             ;
;  led_hi[3]  ; clk        ; 6.461 ; 6.384 ; Rise       ; clk             ;
;  led_hi[4]  ; clk        ; 6.423 ; 6.391 ; Rise       ; clk             ;
;  led_hi[5]  ; clk        ; 6.149 ; 6.101 ; Rise       ; clk             ;
;  led_hi[6]  ; clk        ; 6.138 ; 6.158 ; Rise       ; clk             ;
; led_hi2[*]  ; clk        ; 7.152 ; 7.212 ; Rise       ; clk             ;
;  led_hi2[0] ; clk        ; 6.999 ; 6.900 ; Rise       ; clk             ;
;  led_hi2[1] ; clk        ; 7.118 ; 7.077 ; Rise       ; clk             ;
;  led_hi2[2] ; clk        ; 7.060 ; 7.069 ; Rise       ; clk             ;
;  led_hi2[3] ; clk        ; 6.939 ; 6.794 ; Rise       ; clk             ;
;  led_hi2[4] ; clk        ; 6.912 ; 6.787 ; Rise       ; clk             ;
;  led_hi2[5] ; clk        ; 7.093 ; 7.024 ; Rise       ; clk             ;
;  led_hi2[6] ; clk        ; 7.152 ; 7.212 ; Rise       ; clk             ;
; led_lo[*]   ; clk        ; 6.465 ; 6.428 ; Rise       ; clk             ;
;  led_lo[0]  ; clk        ; 6.465 ; 6.428 ; Rise       ; clk             ;
;  led_lo[1]  ; clk        ; 6.395 ; 6.395 ; Rise       ; clk             ;
;  led_lo[2]  ; clk        ; 6.179 ; 6.113 ; Rise       ; clk             ;
;  led_lo[3]  ; clk        ; 6.367 ; 6.326 ; Rise       ; clk             ;
;  led_lo[4]  ; clk        ; 6.158 ; 6.100 ; Rise       ; clk             ;
;  led_lo[5]  ; clk        ; 6.370 ; 6.283 ; Rise       ; clk             ;
;  led_lo[6]  ; clk        ; 6.122 ; 6.141 ; Rise       ; clk             ;
; led_lo2[*]  ; clk        ; 7.592 ; 7.670 ; Rise       ; clk             ;
;  led_lo2[0] ; clk        ; 7.306 ; 7.249 ; Rise       ; clk             ;
;  led_lo2[1] ; clk        ; 7.309 ; 7.342 ; Rise       ; clk             ;
;  led_lo2[2] ; clk        ; 7.290 ; 7.301 ; Rise       ; clk             ;
;  led_lo2[3] ; clk        ; 7.343 ; 7.281 ; Rise       ; clk             ;
;  led_lo2[4] ; clk        ; 7.423 ; 7.335 ; Rise       ; clk             ;
;  led_lo2[5] ; clk        ; 7.390 ; 7.350 ; Rise       ; clk             ;
;  led_lo2[6] ; clk        ; 7.592 ; 7.670 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; led_hi[*]   ; clk        ; 5.584 ; 5.541 ; Rise       ; clk             ;
;  led_hi[0]  ; clk        ; 5.924 ; 5.863 ; Rise       ; clk             ;
;  led_hi[1]  ; clk        ; 5.944 ; 5.866 ; Rise       ; clk             ;
;  led_hi[2]  ; clk        ; 5.810 ; 5.742 ; Rise       ; clk             ;
;  led_hi[3]  ; clk        ; 5.925 ; 5.862 ; Rise       ; clk             ;
;  led_hi[4]  ; clk        ; 6.004 ; 5.867 ; Rise       ; clk             ;
;  led_hi[5]  ; clk        ; 5.619 ; 5.541 ; Rise       ; clk             ;
;  led_hi[6]  ; clk        ; 5.584 ; 5.635 ; Rise       ; clk             ;
; led_hi2[*]  ; clk        ; 6.395 ; 6.311 ; Rise       ; clk             ;
;  led_hi2[0] ; clk        ; 6.452 ; 6.369 ; Rise       ; clk             ;
;  led_hi2[1] ; clk        ; 6.576 ; 6.514 ; Rise       ; clk             ;
;  led_hi2[2] ; clk        ; 6.582 ; 6.574 ; Rise       ; clk             ;
;  led_hi2[3] ; clk        ; 6.395 ; 6.316 ; Rise       ; clk             ;
;  led_hi2[4] ; clk        ; 6.441 ; 6.311 ; Rise       ; clk             ;
;  led_hi2[5] ; clk        ; 6.573 ; 6.485 ; Rise       ; clk             ;
;  led_hi2[6] ; clk        ; 6.609 ; 6.658 ; Rise       ; clk             ;
; led_lo[*]   ; clk        ; 5.579 ; 5.582 ; Rise       ; clk             ;
;  led_lo[0]  ; clk        ; 5.977 ; 5.919 ; Rise       ; clk             ;
;  led_lo[1]  ; clk        ; 5.944 ; 5.956 ; Rise       ; clk             ;
;  led_lo[2]  ; clk        ; 5.674 ; 5.619 ; Rise       ; clk             ;
;  led_lo[3]  ; clk        ; 5.820 ; 5.761 ; Rise       ; clk             ;
;  led_lo[4]  ; clk        ; 5.618 ; 5.582 ; Rise       ; clk             ;
;  led_lo[5]  ; clk        ; 5.804 ; 5.737 ; Rise       ; clk             ;
;  led_lo[6]  ; clk        ; 5.579 ; 5.628 ; Rise       ; clk             ;
; led_lo2[*]  ; clk        ; 6.579 ; 6.500 ; Rise       ; clk             ;
;  led_lo2[0] ; clk        ; 6.579 ; 6.500 ; Rise       ; clk             ;
;  led_lo2[1] ; clk        ; 6.656 ; 6.570 ; Rise       ; clk             ;
;  led_lo2[2] ; clk        ; 6.600 ; 6.607 ; Rise       ; clk             ;
;  led_lo2[3] ; clk        ; 6.587 ; 6.531 ; Rise       ; clk             ;
;  led_lo2[4] ; clk        ; 6.749 ; 6.586 ; Rise       ; clk             ;
;  led_lo2[5] ; clk        ; 6.661 ; 6.606 ; Rise       ; clk             ;
;  led_lo2[6] ; clk        ; 6.830 ; 6.886 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 126.1 MHz ; 126.1 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -6.930 ; -813.315          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.299 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -181.522                        ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                                                 ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                       ; To Node                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.930 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.059     ; 7.866      ;
; -6.927 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.059     ; 7.863      ;
; -6.916 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.058     ; 7.853      ;
; -6.913 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.058     ; 7.850      ;
; -6.908 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[4]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.058     ; 7.845      ;
; -6.905 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[4]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.058     ; 7.842      ;
; -6.858 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[0]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.060     ; 7.793      ;
; -6.858 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[3]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.060     ; 7.793      ;
; -6.855 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[0]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.060     ; 7.790      ;
; -6.855 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[3]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.060     ; 7.790      ;
; -6.840 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[5] ; clk          ; clk         ; 1.000        ; -0.053     ; 7.782      ;
; -6.832 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[4]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[5] ; clk          ; clk         ; 1.000        ; -0.053     ; 7.774      ;
; -6.793 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[1]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.055     ; 7.733      ;
; -6.792 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[5]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.055     ; 7.732      ;
; -6.790 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[1]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.055     ; 7.730      ;
; -6.789 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[5]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.055     ; 7.729      ;
; -6.782 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[0]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[5] ; clk          ; clk         ; 1.000        ; -0.055     ; 7.722      ;
; -6.782 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[3]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[5] ; clk          ; clk         ; 1.000        ; -0.055     ; 7.722      ;
; -6.779 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[2]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.060     ; 7.714      ;
; -6.776 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[2]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.060     ; 7.711      ;
; -6.739 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[0]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.055     ; 7.679      ;
; -6.736 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[0]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.055     ; 7.676      ;
; -6.712 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[5]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.058     ; 7.649      ;
; -6.709 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[6]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.058     ; 7.646      ;
; -6.709 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[5]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.058     ; 7.646      ;
; -6.706 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[6]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.058     ; 7.643      ;
; -6.706 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[4]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.058     ; 7.643      ;
; -6.703 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[4]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.058     ; 7.640      ;
; -6.703 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[2]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[5] ; clk          ; clk         ; 1.000        ; -0.055     ; 7.643      ;
; -6.690 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.076     ; 7.609      ;
; -6.683 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.054     ; 7.624      ;
; -6.676 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.075     ; 7.596      ;
; -6.669 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[4]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.059     ; 7.605      ;
; -6.669 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.053     ; 7.611      ;
; -6.668 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[4]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.075     ; 7.588      ;
; -6.666 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[7]  ; clk          ; clk         ; 1.000        ; -0.056     ; 7.605      ;
; -6.666 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[4]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.059     ; 7.602      ;
; -6.661 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[4]   ; clk          ; clk         ; 1.000        ; -0.054     ; 7.602      ;
; -6.661 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[4]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.053     ; 7.603      ;
; -6.660 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[4] ; clk          ; clk         ; 1.000        ; -0.054     ; 7.601      ;
; -6.654 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.056     ; 7.593      ;
; -6.652 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 7.592      ;
; -6.651 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[1]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.060     ; 7.586      ;
; -6.648 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[1]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.060     ; 7.583      ;
; -6.647 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[6]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.058     ; 7.584      ;
; -6.644 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[6]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.058     ; 7.581      ;
; -6.644 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[4]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 7.584      ;
; -6.640 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.055     ; 7.580      ;
; -6.640 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[0]                                                                ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.060     ; 7.575      ;
; -6.637 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[0]                                                                ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.060     ; 7.572      ;
; -6.636 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[5]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[5] ; clk          ; clk         ; 1.000        ; -0.053     ; 7.578      ;
; -6.633 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[6]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[5] ; clk          ; clk         ; 1.000        ; -0.053     ; 7.575      ;
; -6.632 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[4]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.055     ; 7.572      ;
; -6.630 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[4]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[5] ; clk          ; clk         ; 1.000        ; -0.053     ; 7.572      ;
; -6.621 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[6]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.055     ; 7.561      ;
; -6.618 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[6]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.055     ; 7.558      ;
; -6.613 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[5] ; clk          ; clk         ; 1.000        ; -0.058     ; 7.550      ;
; -6.611 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[0]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.055     ; 7.551      ;
; -6.611 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[2]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.063     ; 7.543      ;
; -6.611 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[3]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.055     ; 7.551      ;
; -6.610 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[5]   ; clk          ; clk         ; 1.000        ; -0.058     ; 7.547      ;
; -6.608 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[2]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.063     ; 7.540      ;
; -6.607 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[5]   ; clk          ; clk         ; 1.000        ; -0.055     ; 7.547      ;
; -6.605 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[4]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[5] ; clk          ; clk         ; 1.000        ; -0.058     ; 7.542      ;
; -6.603 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[3]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.055     ; 7.543      ;
; -6.602 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[4]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[5]   ; clk          ; clk         ; 1.000        ; -0.058     ; 7.539      ;
; -6.600 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[3]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.055     ; 7.540      ;
; -6.599 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[4]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[5]   ; clk          ; clk         ; 1.000        ; -0.055     ; 7.539      ;
; -6.594 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[0]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[7]  ; clk          ; clk         ; 1.000        ; -0.057     ; 7.532      ;
; -6.594 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[3]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[7]  ; clk          ; clk         ; 1.000        ; -0.057     ; 7.532      ;
; -6.592 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[0]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.051     ; 7.536      ;
; -6.592 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[3]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.051     ; 7.536      ;
; -6.586 ; small:U_small|external_architecture:U_EXTERN|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_5a04:auto_generated|ram_block1a0~porta_we_reg ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.340     ; 7.241      ;
; -6.583 ; small:U_small|external_architecture:U_EXTERN|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_5a04:auto_generated|ram_block1a0~porta_we_reg ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.340     ; 7.238      ;
; -6.582 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[0]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.057     ; 7.520      ;
; -6.582 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[3]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.057     ; 7.520      ;
; -6.581 ; small:U_small|external_architecture:U_EXTERN|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_5a04:auto_generated|ram_block1a0~porta_we_reg ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[2] ; clk          ; clk         ; 1.000        ; -0.340     ; 7.236      ;
; -6.580 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[6]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[5] ; clk          ; clk         ; 1.000        ; -0.053     ; 7.522      ;
; -6.578 ; small:U_small|external_architecture:U_EXTERN|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_5a04:auto_generated|ram_block1a0~porta_we_reg ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.340     ; 7.233      ;
; -6.575 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[1]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[5] ; clk          ; clk         ; 1.000        ; -0.055     ; 7.515      ;
; -6.573 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[4]   ; clk          ; clk         ; 1.000        ; -0.053     ; 7.515      ;
; -6.572 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[4] ; clk          ; clk         ; 1.000        ; -0.053     ; 7.514      ;
; -6.565 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[4]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[4]   ; clk          ; clk         ; 1.000        ; -0.053     ; 7.507      ;
; -6.564 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[4]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[4] ; clk          ; clk         ; 1.000        ; -0.053     ; 7.506      ;
; -6.560 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[2] ; clk          ; clk         ; 1.000        ; -0.058     ; 7.497      ;
; -6.557 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.058     ; 7.494      ;
; -6.555 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[0]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[5] ; clk          ; clk         ; 1.000        ; -0.060     ; 7.490      ;
; -6.555 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[3]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[5] ; clk          ; clk         ; 1.000        ; -0.060     ; 7.490      ;
; -6.553 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.055     ; 7.493      ;
; -6.553 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[1]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.072     ; 7.476      ;
; -6.552 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[5]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.072     ; 7.475      ;
; -6.552 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[4]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[2] ; clk          ; clk         ; 1.000        ; -0.058     ; 7.489      ;
; -6.552 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[0]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[5]   ; clk          ; clk         ; 1.000        ; -0.060     ; 7.487      ;
; -6.552 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[3]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[5]   ; clk          ; clk         ; 1.000        ; -0.060     ; 7.487      ;
; -6.550 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.055     ; 7.490      ;
; -6.549 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[4]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.058     ; 7.486      ;
; -6.549 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[0]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[5]   ; clk          ; clk         ; 1.000        ; -0.057     ; 7.487      ;
; -6.549 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[3]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[5]   ; clk          ; clk         ; 1.000        ; -0.057     ; 7.487      ;
; -6.546 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[1]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.050     ; 7.491      ;
; -6.545 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[5]                                                                  ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.050     ; 7.490      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                               ;
+-------+-----------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                 ; To Node                                                                                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.299 ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[2]                                       ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[2]                                                                                  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.300 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[2]                                                 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[2]                                                                                            ; clk          ; clk         ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[0]                                       ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[0]                                                                                  ; clk          ; clk         ; 0.000        ; 0.067      ; 0.511      ;
; 0.300 ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[1]                                       ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[1]                                                                                  ; clk          ; clk         ; 0.000        ; 0.067      ; 0.511      ;
; 0.301 ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[0]                                                 ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[0]                                                                                            ; clk          ; clk         ; 0.000        ; 0.066      ; 0.511      ;
; 0.312 ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                              ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                                                                         ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[2]                                          ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[3]                                          ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[2]                                                 ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[2]                                                                                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.STALL                                           ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.STALL                                                                                      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|status_reg:U_STATUS_REG|reg:U_Oflow|data_out[0] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|status_reg:U_STATUS_REG|reg:U_Oflow|data_out[0]                                            ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.LOAD_Xl                                         ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.LOAD_Xl                                                                                    ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[6]                                                 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[6]                                                                                            ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; small:U_small|cpu:U_CPU|controller:U_controller|alu_en                                                    ; small:U_small|cpu:U_CPU|controller:U_controller|alu_en                                                                                               ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[7]                                                 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[7]                                                                                            ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; small:U_small|cpu:U_CPU|controller:U_controller|load                                                      ; small:U_small|cpu:U_CPU|controller:U_controller|load                                                                                                 ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; small:U_small|cpu:U_CPU|controller:U_controller|ram_wren                                                  ; small:U_small|cpu:U_CPU|controller:U_controller|ram_wren                                                                                             ; clk          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.359 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xh                                             ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xh2                                                                                       ; clk          ; clk         ; 0.000        ; 0.054      ; 0.557      ;
; 0.366 ; small:U_small|cpu:U_CPU|controller:U_controller|state.stall_882                                           ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ACCU                                                                                      ; clk          ; clk         ; 0.000        ; 0.054      ; 0.564      ;
; 0.470 ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_882                                             ; small:U_small|cpu:U_CPU|controller:U_controller|state.xh_88                                                                                          ; clk          ; clk         ; 0.000        ; 0.068      ; 0.682      ;
; 0.470 ; small:U_small|cpu:U_CPU|controller:U_controller|state.xl_88                                               ; small:U_small|cpu:U_CPU|controller:U_controller|state.stall_88                                                                                       ; clk          ; clk         ; 0.000        ; 0.068      ; 0.682      ;
; 0.472 ; small:U_small|cpu:U_CPU|controller:U_controller|state.stall_88                                            ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_882                                                                                        ; clk          ; clk         ; 0.000        ; 0.068      ; 0.684      ;
; 0.485 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|status_reg:U_STATUS_REG|reg:U_Carry|data_out[0]                                            ; clk          ; clk         ; 0.000        ; 0.054      ; 0.683      ;
; 0.486 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_INTERN                                         ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_IR                                                                                        ; clk          ; clk         ; 0.000        ; 0.054      ; 0.684      ;
; 0.497 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ACCU                                           ; small:U_small|cpu:U_CPU|controller:U_controller|state.STALL_ACCU                                                                                     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.695      ;
; 0.523 ; small:U_small|cpu:U_CPU|controller:U_controller|state.STALL_ACCU                                          ; small:U_small|cpu:U_CPU|controller:U_controller|alu_en                                                                                               ; clk          ; clk         ; 0.000        ; 0.054      ; 0.721      ;
; 0.577 ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_ARl                                             ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[2]                                                                                            ; clk          ; clk         ; 0.000        ; 0.039      ; 0.760      ;
; 0.597 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT|data_out[7]                     ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_OUTPUT|data_out[7]                                                               ; clk          ; clk         ; 0.000        ; 0.054      ; 0.795      ;
; 0.598 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT|data_out[6]                     ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_OUTPUT|data_out[6]                                                               ; clk          ; clk         ; 0.000        ; 0.054      ; 0.796      ;
; 0.642 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xh2                                            ; small:U_small|cpu:U_CPU|controller:U_controller|ram_wren                                                                                             ; clk          ; clk         ; 0.000        ; 0.054      ; 0.840      ;
; 0.662 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ADDR                                           ; small:U_small|cpu:U_CPU|controller:U_controller|state.FETCH                                                                                          ; clk          ; clk         ; 0.000        ; -0.260     ; 0.546      ;
; 0.768 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[8]                                                 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[8]                                                                                            ; clk          ; clk         ; 0.000        ; 0.066      ; 0.978      ;
; 0.799 ; small:U_small|cpu:U_CPU|controller:U_controller|state.load_output                                         ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[1]                                                                                            ; clk          ; clk         ; 0.000        ; 0.409      ; 1.352      ;
; 0.807 ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[0]                                          ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.068      ; 1.019      ;
; 0.811 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[4]                                                 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[4]                                                                                            ; clk          ; clk         ; 0.000        ; 0.054      ; 1.009      ;
; 0.848 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_INTERN                                         ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[9]                                                                                            ; clk          ; clk         ; 0.000        ; 0.057      ; 1.049      ;
; 0.858 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xl                                             ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_ARl2                                                                                       ; clk          ; clk         ; 0.000        ; 0.090      ; 1.092      ;
; 0.874 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT|data_out[6]                     ; small:U_small|external_architecture:U_EXTERN|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_5a04:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.341      ; 1.384      ;
; 0.875 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT|data_out[7]                     ; small:U_small|external_architecture:U_EXTERN|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_5a04:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.341      ; 1.385      ;
; 0.891 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[6]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_PCl|data_out[6]                                                                      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.090      ;
; 0.894 ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                              ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[2]                                                                                            ; clk          ; clk         ; 0.000        ; 0.056      ; 1.094      ;
; 0.903 ; small:U_small|cpu:U_CPU|controller:U_controller|state.stall_882                                           ; small:U_small|cpu:U_CPU|controller:U_controller|load                                                                                                 ; clk          ; clk         ; 0.000        ; 0.057      ; 1.104      ;
; 0.904 ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                              ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[2]                                                                                  ; clk          ; clk         ; 0.000        ; 0.385      ; 1.433      ;
; 0.914 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ACCU                                           ; small:U_small|cpu:U_CPU|controller:U_controller|load                                                                                                 ; clk          ; clk         ; 0.000        ; 0.057      ; 1.115      ;
; 0.924 ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                              ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[2]                                                                                            ; clk          ; clk         ; 0.000        ; 0.356      ; 1.424      ;
; 0.925 ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[2]                                          ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|status_reg:U_STATUS_REG|reg:U_Oflow|data_out[0]                                            ; clk          ; clk         ; 0.000        ; 0.061      ; 1.130      ;
; 0.929 ; small:U_small|cpu:U_CPU|controller:U_controller|state.PCINC                                               ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ADDR                                                                                      ; clk          ; clk         ; 0.000        ; 0.409      ; 1.482      ;
; 0.936 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ARl                                            ; small:U_small|cpu:U_CPU|controller:U_controller|state.OR_R                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.153      ;
; 0.937 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ARl                                            ; small:U_small|cpu:U_CPU|controller:U_controller|state.AND_D                                                                                          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.154      ;
; 0.939 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ARl                                            ; small:U_small|cpu:U_CPU|controller:U_controller|state.SUB_B                                                                                          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.156      ;
; 0.941 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ARl                                            ; small:U_small|cpu:U_CPU|controller:U_controller|state.ADD_C                                                                                          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.158      ;
; 0.942 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[9]                                                 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[9]                                                                                            ; clk          ; clk         ; 0.000        ; 0.054      ; 1.140      ;
; 0.943 ; small:U_small|cpu:U_CPU|controller:U_controller|addrsel                                                   ; small:U_small|cpu:U_CPU|controller:U_controller|addrsel                                                                                              ; clk          ; clk         ; 0.000        ; 0.054      ; 1.141      ;
; 0.950 ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_ARl2                                            ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xl                                                                                        ; clk          ; clk         ; 0.000        ; 0.044      ; 1.138      ;
; 0.960 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[6]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_PCl|data_out[6]                                                                      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.159      ;
; 0.963 ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                              ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.LOAD_Xh                                                                                    ; clk          ; clk         ; 0.000        ; 0.048      ; 1.155      ;
; 0.974 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[5]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_PCl|data_out[5]                                                                      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.173      ;
; 0.976 ; small:U_small|cpu:U_CPU|controller:U_controller|state.FETCH                                               ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_INTERN                                                                                    ; clk          ; clk         ; 0.000        ; 0.053      ; 1.173      ;
; 0.977 ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                              ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.LOAD_Xl                                                                                    ; clk          ; clk         ; 0.000        ; 0.051      ; 1.172      ;
; 0.980 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ARl                                            ; small:U_small|cpu:U_CPU|controller:U_controller|state.SRL_L                                                                                          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.197      ;
; 0.987 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ARl                                            ; small:U_small|cpu:U_CPU|controller:U_controller|state.RR_C                                                                                           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.204      ;
; 1.000 ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                              ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[1]                                                                                            ; clk          ; clk         ; 0.000        ; 0.383      ; 1.527      ;
; 1.006 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT2|data_out[3]                    ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_OUTPUT|data_out[3]                                                               ; clk          ; clk         ; 0.000        ; -0.268     ; 0.882      ;
; 1.006 ; small:U_small|cpu:U_CPU|controller:U_controller|state.OUTPUT                                              ; small:U_small|cpu:U_CPU|controller:U_controller|state.load_output                                                                                    ; clk          ; clk         ; 0.000        ; 0.054      ; 1.204      ;
; 1.029 ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                              ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[3]                                                                                  ; clk          ; clk         ; 0.000        ; 0.388      ; 1.561      ;
; 1.029 ; small:U_small|cpu:U_CPU|controller:U_controller|state.PCINC                                               ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[2]                                                                                  ; clk          ; clk         ; 0.000        ; 0.411      ; 1.584      ;
; 1.032 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xh2                                            ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[1]                                                                                  ; clk          ; clk         ; 0.000        ; 0.385      ; 1.561      ;
; 1.055 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[10]                                                ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[10]                                                                                           ; clk          ; clk         ; 0.000        ; 0.068      ; 1.267      ;
; 1.059 ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_88                                              ; small:U_small|cpu:U_CPU|controller:U_controller|state.xl_88                                                                                          ; clk          ; clk         ; 0.000        ; 0.091      ; 1.294      ;
; 1.061 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_IR                                             ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[2]                                                                                  ; clk          ; clk         ; 0.000        ; 0.411      ; 1.616      ;
; 1.073 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ARl                                            ; small:U_small|cpu:U_CPU|controller:U_controller|state.SET_C                                                                                          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.290      ;
; 1.075 ; small:U_small|cpu:U_CPU|controller:U_controller|state.BRANCH                                              ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.LOAD_Xh                                                                                    ; clk          ; clk         ; 0.000        ; -0.267     ; 0.952      ;
; 1.079 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[5]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_PCl|data_out[5]                                                                      ; clk          ; clk         ; 0.000        ; 0.075      ; 1.298      ;
; 1.085 ; small:U_small|cpu:U_CPU|controller:U_controller|state.BRANCH                                              ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.BRANCH2                                                                                    ; clk          ; clk         ; 0.000        ; -0.267     ; 0.962      ;
; 1.087 ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_X                                               ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[2]                                                                                  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.301      ;
; 1.108 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT2|data_out[1]                    ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_OUTPUT|data_out[1]                                                               ; clk          ; clk         ; 0.000        ; -0.268     ; 0.984      ;
; 1.108 ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                              ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[0]                                                                                  ; clk          ; clk         ; 0.000        ; 0.375      ; 1.627      ;
; 1.112 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT|data_out[1]                     ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_OUTPUT|data_out[1]                                                               ; clk          ; clk         ; 0.000        ; 0.054      ; 1.310      ;
; 1.115 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_IR                                             ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                                                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.340      ;
; 1.116 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT2|data_out[2]                    ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_OUTPUT|data_out[2]                                                               ; clk          ; clk         ; 0.000        ; -0.268     ; 0.992      ;
; 1.131 ; small:U_small|cpu:U_CPU|controller:U_controller|state.FETCH                                               ; small:U_small|cpu:U_CPU|controller:U_controller|ram_wren                                                                                             ; clk          ; clk         ; 0.000        ; 0.056      ; 1.331      ;
; 1.135 ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[3]                                       ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[3]                                                                                  ; clk          ; clk         ; 0.000        ; 0.067      ; 1.346      ;
; 1.135 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ACCU                                           ; small:U_small|cpu:U_CPU|controller:U_controller|addrsel                                                                                              ; clk          ; clk         ; 0.000        ; 0.054      ; 1.333      ;
; 1.144 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ARl                                            ; small:U_small|cpu:U_CPU|controller:U_controller|state.XOR_R                                                                                          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.361      ;
; 1.146 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ARl                                            ; small:U_small|cpu:U_CPU|controller:U_controller|state.SLL_L                                                                                          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.363      ;
; 1.146 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ARl                                            ; small:U_small|cpu:U_CPU|controller:U_controller|state.CLEAR_C                                                                                        ; clk          ; clk         ; 0.000        ; 0.073      ; 1.363      ;
; 1.150 ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[1]                                                 ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[1]                                                                                            ; clk          ; clk         ; 0.000        ; 0.067      ; 1.361      ;
; 1.154 ; small:U_small|cpu:U_CPU|controller:U_controller|state.DEC_X                                               ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[2]                                                                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.369      ;
; 1.158 ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                              ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.378      ; 1.680      ;
; 1.162 ; small:U_small|cpu:U_CPU|controller:U_controller|state.xh_88                                               ; small:U_small|cpu:U_CPU|controller:U_controller|state.stall_882                                                                                      ; clk          ; clk         ; 0.000        ; -0.263     ; 1.043      ;
; 1.163 ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                              ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[10]                                                                                           ; clk          ; clk         ; 0.000        ; 0.375      ; 1.682      ;
; 1.164 ; small:U_small|cpu:U_CPU|controller:U_controller|alu_en                                                    ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|status_reg:U_STATUS_REG|reg:U_Carry|data_out[0]                                            ; clk          ; clk         ; 0.000        ; 0.074      ; 1.382      ;
; 1.166 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ARl                                            ; small:U_small|cpu:U_CPU|controller:U_controller|state.DEC_ACCU                                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.383      ;
; 1.167 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ARl                                            ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_ACCU                                                                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.384      ;
; 1.180 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT|data_out[5]                     ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_OUTPUT|data_out[5]                                                               ; clk          ; clk         ; 0.000        ; 0.054      ; 1.378      ;
; 1.181 ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                              ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.053      ; 1.378      ;
; 1.183 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT|data_out[0]                     ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_OUTPUT|data_out[0]                                                               ; clk          ; clk         ; 0.000        ; 0.054      ; 1.381      ;
; 1.204 ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[3]                                          ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|status_reg:U_STATUS_REG|reg:U_Carry|data_out[0]                                            ; clk          ; clk         ; 0.000        ; 0.050      ; 1.398      ;
; 1.206 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT|data_out[3]                     ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_OUTPUT|data_out[3]                                                               ; clk          ; clk         ; 0.000        ; 0.054      ; 1.404      ;
; 1.206 ; small:U_small|cpu:U_CPU|controller:U_controller|ram_wren                                                  ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT2|data_out[6]                                                               ; clk          ; clk         ; 0.000        ; 0.410      ; 1.760      ;
+-------+-----------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                                                                  ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                                                ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; small:U_small|external_architecture:U_EXTERN|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_5a04:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; small:U_small|external_architecture:U_EXTERN|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_5a04:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; clk   ; Rise       ; small:U_small|external_architecture:U_EXTERN|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_5a04:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|addrsel                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|al_sel[0]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|alu_en                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[0]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[1]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[2]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[3]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|load                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.BRANCH2                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.LOAD_Xh                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.LOAD_Xl                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.STALL                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[0]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[1]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[2]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|ram_wren                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[10]                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[2]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[4]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[6]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[7]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[8]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[9]                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.ADD_C                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.AND_D                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.BRANCH                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.BRANCH2                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.CLEAR_C                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.COMPARE                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.DEC_ACCU                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.DEC_X                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.FETCH                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_88                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_882                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_ACCU                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_ARl                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_ARl2                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_ARl3                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_X                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ACCU                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ADDR                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_AFROMX                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ARl                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_DATA                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_INTERN                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_IR                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_PC                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xh                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xh2                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xl                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.OR_R                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.OUTPUT                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.PCINC                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.RL_C                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.RR_C                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.SET_C                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.SLL_L                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.SRL_L                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.STALL                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.STALL_ACCU                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.SUB_B                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.XOR_R                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.load_ai                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.load_output                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.stall_88                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.stall_882                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.xh_88                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.xl_88                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[0]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[2]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[3]                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[0]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[1]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[2]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[3]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[4]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[5]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[6]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[0]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[1]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[2]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[3]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[4]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[5]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[6]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[7]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[0]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[1]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[2]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[3]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[4]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[5]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[6]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7]                                                                      ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; dip[*]    ; clk        ; 2.129 ; 2.577 ; Rise       ; clk             ;
;  dip[0]   ; clk        ; 1.581 ; 1.954 ; Rise       ; clk             ;
;  dip[1]   ; clk        ; 1.566 ; 1.917 ; Rise       ; clk             ;
;  dip[2]   ; clk        ; 1.935 ; 2.321 ; Rise       ; clk             ;
;  dip[3]   ; clk        ; 1.751 ; 2.101 ; Rise       ; clk             ;
;  dip[4]   ; clk        ; 1.923 ; 2.323 ; Rise       ; clk             ;
;  dip[5]   ; clk        ; 2.070 ; 2.492 ; Rise       ; clk             ;
;  dip[6]   ; clk        ; 2.128 ; 2.577 ; Rise       ; clk             ;
;  dip[7]   ; clk        ; 2.129 ; 2.566 ; Rise       ; clk             ;
; dip2[*]   ; clk        ; 2.127 ; 2.537 ; Rise       ; clk             ;
;  dip2[0]  ; clk        ; 1.566 ; 1.939 ; Rise       ; clk             ;
;  dip2[1]  ; clk        ; 1.773 ; 2.161 ; Rise       ; clk             ;
;  dip2[2]  ; clk        ; 1.868 ; 2.270 ; Rise       ; clk             ;
;  dip2[3]  ; clk        ; 1.894 ; 2.284 ; Rise       ; clk             ;
;  dip2[4]  ; clk        ; 1.824 ; 2.185 ; Rise       ; clk             ;
;  dip2[5]  ; clk        ; 1.777 ; 2.137 ; Rise       ; clk             ;
;  dip2[6]  ; clk        ; 2.078 ; 2.433 ; Rise       ; clk             ;
;  dip2[7]  ; clk        ; 2.127 ; 2.537 ; Rise       ; clk             ;
; rst       ; clk        ; 2.917 ; 3.316 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; dip[*]    ; clk        ; -1.226 ; -1.564 ; Rise       ; clk             ;
;  dip[0]   ; clk        ; -1.241 ; -1.599 ; Rise       ; clk             ;
;  dip[1]   ; clk        ; -1.226 ; -1.564 ; Rise       ; clk             ;
;  dip[2]   ; clk        ; -1.591 ; -1.968 ; Rise       ; clk             ;
;  dip[3]   ; clk        ; -1.405 ; -1.741 ; Rise       ; clk             ;
;  dip[4]   ; clk        ; -1.580 ; -1.970 ; Rise       ; clk             ;
;  dip[5]   ; clk        ; -1.721 ; -2.132 ; Rise       ; clk             ;
;  dip[6]   ; clk        ; -1.778 ; -2.215 ; Rise       ; clk             ;
;  dip[7]   ; clk        ; -1.780 ; -2.205 ; Rise       ; clk             ;
; dip2[*]   ; clk        ; -1.241 ; -1.603 ; Rise       ; clk             ;
;  dip2[0]  ; clk        ; -1.241 ; -1.603 ; Rise       ; clk             ;
;  dip2[1]  ; clk        ; -1.412 ; -1.789 ; Rise       ; clk             ;
;  dip2[2]  ; clk        ; -1.504 ; -1.894 ; Rise       ; clk             ;
;  dip2[3]  ; clk        ; -1.529 ; -1.908 ; Rise       ; clk             ;
;  dip2[4]  ; clk        ; -1.488 ; -1.839 ; Rise       ; clk             ;
;  dip2[5]  ; clk        ; -1.417 ; -1.766 ; Rise       ; clk             ;
;  dip2[6]  ; clk        ; -1.706 ; -2.050 ; Rise       ; clk             ;
;  dip2[7]  ; clk        ; -1.753 ; -2.150 ; Rise       ; clk             ;
; rst       ; clk        ; -1.559 ; -1.919 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; led_hi[*]   ; clk        ; 6.106 ; 5.991 ; Rise       ; clk             ;
;  led_hi[0]  ; clk        ; 6.098 ; 5.975 ; Rise       ; clk             ;
;  led_hi[1]  ; clk        ; 6.106 ; 5.985 ; Rise       ; clk             ;
;  led_hi[2]  ; clk        ; 5.974 ; 5.908 ; Rise       ; clk             ;
;  led_hi[3]  ; clk        ; 6.103 ; 5.987 ; Rise       ; clk             ;
;  led_hi[4]  ; clk        ; 6.069 ; 5.991 ; Rise       ; clk             ;
;  led_hi[5]  ; clk        ; 5.811 ; 5.733 ; Rise       ; clk             ;
;  led_hi[6]  ; clk        ; 5.762 ; 5.818 ; Rise       ; clk             ;
; led_hi2[*]  ; clk        ; 6.674 ; 6.763 ; Rise       ; clk             ;
;  led_hi2[0] ; clk        ; 6.559 ; 6.478 ; Rise       ; clk             ;
;  led_hi2[1] ; clk        ; 6.670 ; 6.607 ; Rise       ; clk             ;
;  led_hi2[2] ; clk        ; 6.616 ; 6.575 ; Rise       ; clk             ;
;  led_hi2[3] ; clk        ; 6.507 ; 6.343 ; Rise       ; clk             ;
;  led_hi2[4] ; clk        ; 6.479 ; 6.328 ; Rise       ; clk             ;
;  led_hi2[5] ; clk        ; 6.646 ; 6.539 ; Rise       ; clk             ;
;  led_hi2[6] ; clk        ; 6.674 ; 6.763 ; Rise       ; clk             ;
; led_lo[*]   ; clk        ; 6.105 ; 6.019 ; Rise       ; clk             ;
;  led_lo[0]  ; clk        ; 6.105 ; 6.019 ; Rise       ; clk             ;
;  led_lo[1]  ; clk        ; 6.040 ; 5.988 ; Rise       ; clk             ;
;  led_lo[2]  ; clk        ; 5.828 ; 5.740 ; Rise       ; clk             ;
;  led_lo[3]  ; clk        ; 6.015 ; 5.925 ; Rise       ; clk             ;
;  led_lo[4]  ; clk        ; 5.813 ; 5.723 ; Rise       ; clk             ;
;  led_lo[5]  ; clk        ; 6.006 ; 5.885 ; Rise       ; clk             ;
;  led_lo[6]  ; clk        ; 5.747 ; 5.801 ; Rise       ; clk             ;
; led_lo2[*]  ; clk        ; 7.052 ; 7.159 ; Rise       ; clk             ;
;  led_lo2[0] ; clk        ; 6.828 ; 6.740 ; Rise       ; clk             ;
;  led_lo2[1] ; clk        ; 6.873 ; 6.867 ; Rise       ; clk             ;
;  led_lo2[2] ; clk        ; 6.822 ; 6.809 ; Rise       ; clk             ;
;  led_lo2[3] ; clk        ; 6.861 ; 6.779 ; Rise       ; clk             ;
;  led_lo2[4] ; clk        ; 6.936 ; 6.857 ; Rise       ; clk             ;
;  led_lo2[5] ; clk        ; 6.911 ; 6.858 ; Rise       ; clk             ;
;  led_lo2[6] ; clk        ; 7.052 ; 7.159 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; led_hi[*]   ; clk        ; 5.265 ; 5.229 ; Rise       ; clk             ;
;  led_hi[0]  ; clk        ; 5.625 ; 5.528 ; Rise       ; clk             ;
;  led_hi[1]  ; clk        ; 5.644 ; 5.550 ; Rise       ; clk             ;
;  led_hi[2]  ; clk        ; 5.515 ; 5.448 ; Rise       ; clk             ;
;  led_hi[3]  ; clk        ; 5.630 ; 5.526 ; Rise       ; clk             ;
;  led_hi[4]  ; clk        ; 5.692 ; 5.534 ; Rise       ; clk             ;
;  led_hi[5]  ; clk        ; 5.336 ; 5.229 ; Rise       ; clk             ;
;  led_hi[6]  ; clk        ; 5.265 ; 5.351 ; Rise       ; clk             ;
; led_hi2[*]  ; clk        ; 6.064 ; 5.931 ; Rise       ; clk             ;
;  led_hi2[0] ; clk        ; 6.116 ; 6.045 ; Rise       ; clk             ;
;  led_hi2[1] ; clk        ; 6.230 ; 6.150 ; Rise       ; clk             ;
;  led_hi2[2] ; clk        ; 6.232 ; 6.152 ; Rise       ; clk             ;
;  led_hi2[3] ; clk        ; 6.064 ; 5.948 ; Rise       ; clk             ;
;  led_hi2[4] ; clk        ; 6.077 ; 5.931 ; Rise       ; clk             ;
;  led_hi2[5] ; clk        ; 6.228 ; 6.103 ; Rise       ; clk             ;
;  led_hi2[6] ; clk        ; 6.231 ; 6.310 ; Rise       ; clk             ;
; led_lo[*]   ; clk        ; 5.259 ; 5.264 ; Rise       ; clk             ;
;  led_lo[0]  ; clk        ; 5.674 ; 5.570 ; Rise       ; clk             ;
;  led_lo[1]  ; clk        ; 5.641 ; 5.597 ; Rise       ; clk             ;
;  led_lo[2]  ; clk        ; 5.390 ; 5.304 ; Rise       ; clk             ;
;  led_lo[3]  ; clk        ; 5.523 ; 5.419 ; Rise       ; clk             ;
;  led_lo[4]  ; clk        ; 5.332 ; 5.264 ; Rise       ; clk             ;
;  led_lo[5]  ; clk        ; 5.505 ; 5.396 ; Rise       ; clk             ;
;  led_lo[6]  ; clk        ; 5.259 ; 5.343 ; Rise       ; clk             ;
; led_lo2[*]  ; clk        ; 6.237 ; 6.130 ; Rise       ; clk             ;
;  led_lo2[0] ; clk        ; 6.237 ; 6.130 ; Rise       ; clk             ;
;  led_lo2[1] ; clk        ; 6.309 ; 6.235 ; Rise       ; clk             ;
;  led_lo2[2] ; clk        ; 6.260 ; 6.218 ; Rise       ; clk             ;
;  led_lo2[3] ; clk        ; 6.245 ; 6.169 ; Rise       ; clk             ;
;  led_lo2[4] ; clk        ; 6.361 ; 6.244 ; Rise       ; clk             ;
;  led_lo2[5] ; clk        ; 6.318 ; 6.252 ; Rise       ; clk             ;
;  led_lo2[6] ; clk        ; 6.430 ; 6.520 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -4.112 ; -459.726          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.180 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -189.423                        ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                ;
+--------+--------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                      ; To Node                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.112 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[5] ; clk          ; clk         ; 1.000        ; -0.033     ; 5.066      ;
; -4.106 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[4] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[5] ; clk          ; clk         ; 1.000        ; -0.033     ; 5.060      ;
; -4.076 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.038     ; 5.025      ;
; -4.073 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.038     ; 5.022      ;
; -4.070 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[4] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.038     ; 5.019      ;
; -4.067 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[4] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.038     ; 5.016      ;
; -4.064 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[3] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[5] ; clk          ; clk         ; 1.000        ; -0.035     ; 5.016      ;
; -4.062 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[0] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[5] ; clk          ; clk         ; 1.000        ; -0.035     ; 5.014      ;
; -4.028 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[3] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.040     ; 4.975      ;
; -4.026 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[0] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.040     ; 4.973      ;
; -4.025 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[3] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.040     ; 4.972      ;
; -4.023 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[0] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.040     ; 4.970      ;
; -4.001 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[2] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[5] ; clk          ; clk         ; 1.000        ; -0.035     ; 4.953      ;
; -3.986 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.040     ; 4.933      ;
; -3.985 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[5] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.035     ; 4.937      ;
; -3.983 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.040     ; 4.930      ;
; -3.982 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[5] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.035     ; 4.934      ;
; -3.980 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[5] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[5] ; clk          ; clk         ; 1.000        ; -0.033     ; 4.934      ;
; -3.976 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[6] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[5] ; clk          ; clk         ; 1.000        ; -0.033     ; 4.930      ;
; -3.971 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[4] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[5] ; clk          ; clk         ; 1.000        ; -0.033     ; 4.925      ;
; -3.965 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[2] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.040     ; 4.912      ;
; -3.962 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[2] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.040     ; 4.909      ;
; -3.953 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[5]   ; clk          ; clk         ; 1.000        ; -0.038     ; 4.902      ;
; -3.953 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[5]   ; clk          ; clk         ; 1.000        ; -0.035     ; 4.905      ;
; -3.948 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[5] ; clk          ; clk         ; 1.000        ; -0.038     ; 4.897      ;
; -3.947 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[4] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[5]   ; clk          ; clk         ; 1.000        ; -0.038     ; 4.896      ;
; -3.947 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[4] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[5]   ; clk          ; clk         ; 1.000        ; -0.035     ; 4.899      ;
; -3.945 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[6] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[5] ; clk          ; clk         ; 1.000        ; -0.033     ; 4.899      ;
; -3.944 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[5] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.038     ; 4.893      ;
; -3.942 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[4] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[5] ; clk          ; clk         ; 1.000        ; -0.038     ; 4.891      ;
; -3.941 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[5] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.038     ; 4.890      ;
; -3.940 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[6] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.038     ; 4.889      ;
; -3.937 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[6] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.038     ; 4.886      ;
; -3.935 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[4] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.038     ; 4.884      ;
; -3.932 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[4] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.038     ; 4.881      ;
; -3.928 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[1] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[5] ; clk          ; clk         ; 1.000        ; -0.035     ; 4.880      ;
; -3.919 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.033     ; 4.873      ;
; -3.913 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[4] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.033     ; 4.867      ;
; -3.909 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.050     ; 4.846      ;
; -3.909 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[6] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.038     ; 4.858      ;
; -3.906 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[6] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.038     ; 4.855      ;
; -3.905 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[3] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[5]   ; clk          ; clk         ; 1.000        ; -0.040     ; 4.852      ;
; -3.905 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[3] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[5]   ; clk          ; clk         ; 1.000        ; -0.037     ; 4.855      ;
; -3.903 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[4] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.050     ; 4.840      ;
; -3.903 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[0] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[5]   ; clk          ; clk         ; 1.000        ; -0.040     ; 4.850      ;
; -3.903 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[0] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[5]   ; clk          ; clk         ; 1.000        ; -0.037     ; 4.853      ;
; -3.900 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[3] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[5] ; clk          ; clk         ; 1.000        ; -0.040     ; 4.847      ;
; -3.898 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[0] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[5] ; clk          ; clk         ; 1.000        ; -0.040     ; 4.845      ;
; -3.893 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[0] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.035     ; 4.845      ;
; -3.893 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[2] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[5] ; clk          ; clk         ; 1.000        ; -0.038     ; 4.842      ;
; -3.892 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[1] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.040     ; 4.839      ;
; -3.890 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[2] ; clk          ; clk         ; 1.000        ; -0.038     ; 4.839      ;
; -3.890 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.038     ; 4.839      ;
; -3.890 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[0] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.035     ; 4.842      ;
; -3.889 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[1] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.040     ; 4.836      ;
; -3.884 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[4] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[2] ; clk          ; clk         ; 1.000        ; -0.038     ; 4.833      ;
; -3.884 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[4] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.038     ; 4.833      ;
; -3.878 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 4.830      ;
; -3.873 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.035     ; 4.825      ;
; -3.872 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[4] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 4.824      ;
; -3.871 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[3] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.035     ; 4.823      ;
; -3.870 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[1] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.035     ; 4.822      ;
; -3.869 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[0] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.035     ; 4.821      ;
; -3.868 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[4] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.040     ; 4.815      ;
; -3.867 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[1] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.035     ; 4.819      ;
; -3.867 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[4] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.035     ; 4.819      ;
; -3.865 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[4] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.040     ; 4.812      ;
; -3.863 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[3] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.035     ; 4.815      ;
; -3.860 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[3] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.035     ; 4.812      ;
; -3.857 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[4]   ; clk          ; clk         ; 1.000        ; -0.033     ; 4.811      ;
; -3.857 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[4] ; clk          ; clk         ; 1.000        ; -0.033     ; 4.811      ;
; -3.857 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[2] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.043     ; 4.801      ;
; -3.854 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[2] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.043     ; 4.798      ;
; -3.851 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[4] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[4]   ; clk          ; clk         ; 1.000        ; -0.033     ; 4.805      ;
; -3.851 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[4] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[4] ; clk          ; clk         ; 1.000        ; -0.033     ; 4.805      ;
; -3.842 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[3] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[2] ; clk          ; clk         ; 1.000        ; -0.040     ; 4.789      ;
; -3.842 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[3] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.040     ; 4.789      ;
; -3.842 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[2] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[5]   ; clk          ; clk         ; 1.000        ; -0.040     ; 4.789      ;
; -3.842 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[2] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[5]   ; clk          ; clk         ; 1.000        ; -0.037     ; 4.792      ;
; -3.841 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[3] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.032     ; 4.796      ;
; -3.840 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[0] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[2] ; clk          ; clk         ; 1.000        ; -0.040     ; 4.787      ;
; -3.840 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[0] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]   ; clk          ; clk         ; 1.000        ; -0.040     ; 4.787      ;
; -3.839 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[0] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.032     ; 4.794      ;
; -3.837 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[2] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[5] ; clk          ; clk         ; 1.000        ; -0.040     ; 4.784      ;
; -3.830 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[3] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 4.780      ;
; -3.829 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[6] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ; clk          ; clk         ; 1.000        ; -0.035     ; 4.781      ;
; -3.829 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.035     ; 4.781      ;
; -3.828 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[5] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.030     ; 4.785      ;
; -3.828 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[0] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 4.778      ;
; -3.826 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[6] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ; clk          ; clk         ; 1.000        ; -0.035     ; 4.778      ;
; -3.825 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[4]   ; clk          ; clk         ; 1.000        ; -0.035     ; 4.777      ;
; -3.825 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[4] ; clk          ; clk         ; 1.000        ; -0.035     ; 4.777      ;
; -3.825 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[3] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.037     ; 4.775      ;
; -3.823 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[0] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.037     ; 4.773      ;
; -3.821 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[5] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[5]   ; clk          ; clk         ; 1.000        ; -0.038     ; 4.770      ;
; -3.821 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[5] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[5]   ; clk          ; clk         ; 1.000        ; -0.035     ; 4.773      ;
; -3.819 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[7] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.052     ; 4.754      ;
; -3.818 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[5] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[7]   ; clk          ; clk         ; 1.000        ; -0.047     ; 4.758      ;
; -3.817 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[6] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[5]   ; clk          ; clk         ; 1.000        ; -0.038     ; 4.766      ;
; -3.817 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[6] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[5]   ; clk          ; clk         ; 1.000        ; -0.035     ; 4.769      ;
+--------+--------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                               ;
+-------+-----------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                 ; To Node                                                                                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.180 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[2]                                                 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[2]                                                                                            ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[0]                                       ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[0]                                                                                  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[2]                                       ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[2]                                                                                  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[0]                                                 ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[0]                                                                                            ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[1]                                       ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[1]                                                                                  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.187 ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                              ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                                                                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[2]                                          ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[3]                                          ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[3]                                                                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.LOAD_Xl                                         ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.LOAD_Xl                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[2]                                                 ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[2]                                                                                            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[6]                                                 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[6]                                                                                            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.STALL                                           ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.STALL                                                                                      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; small:U_small|cpu:U_CPU|controller:U_controller|alu_en                                                    ; small:U_small|cpu:U_CPU|controller:U_controller|alu_en                                                                                               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[7]                                                 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[7]                                                                                            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; small:U_small|cpu:U_CPU|controller:U_controller|load                                                      ; small:U_small|cpu:U_CPU|controller:U_controller|load                                                                                                 ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; small:U_small|cpu:U_CPU|controller:U_controller|ram_wren                                                  ; small:U_small|cpu:U_CPU|controller:U_controller|ram_wren                                                                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|status_reg:U_STATUS_REG|reg:U_Oflow|data_out[0] ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|status_reg:U_STATUS_REG|reg:U_Oflow|data_out[0]                                            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.208 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xh                                             ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xh2                                                                                       ; clk          ; clk         ; 0.000        ; 0.035      ; 0.327      ;
; 0.213 ; small:U_small|cpu:U_CPU|controller:U_controller|state.stall_882                                           ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ACCU                                                                                      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.332      ;
; 0.271 ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_882                                             ; small:U_small|cpu:U_CPU|controller:U_controller|state.xh_88                                                                                          ; clk          ; clk         ; 0.000        ; 0.043      ; 0.398      ;
; 0.272 ; small:U_small|cpu:U_CPU|controller:U_controller|state.xl_88                                               ; small:U_small|cpu:U_CPU|controller:U_controller|state.stall_88                                                                                       ; clk          ; clk         ; 0.000        ; 0.043      ; 0.399      ;
; 0.273 ; small:U_small|cpu:U_CPU|controller:U_controller|state.stall_88                                            ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_882                                                                                        ; clk          ; clk         ; 0.000        ; 0.043      ; 0.400      ;
; 0.281 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_INTERN                                         ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_IR                                                                                        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.400      ;
; 0.283 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|status_reg:U_STATUS_REG|reg:U_Carry|data_out[0]                                            ; clk          ; clk         ; 0.000        ; 0.034      ; 0.401      ;
; 0.288 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ACCU                                           ; small:U_small|cpu:U_CPU|controller:U_controller|state.STALL_ACCU                                                                                     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.407      ;
; 0.315 ; small:U_small|cpu:U_CPU|controller:U_controller|state.STALL_ACCU                                          ; small:U_small|cpu:U_CPU|controller:U_controller|alu_en                                                                                               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.434      ;
; 0.350 ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_ARl                                             ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[2]                                                                                            ; clk          ; clk         ; 0.000        ; 0.027      ; 0.461      ;
; 0.352 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT|data_out[7]                     ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_OUTPUT|data_out[7]                                                               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.471      ;
; 0.353 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT|data_out[6]                     ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_OUTPUT|data_out[6]                                                               ; clk          ; clk         ; 0.000        ; 0.035      ; 0.472      ;
; 0.369 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xh2                                            ; small:U_small|cpu:U_CPU|controller:U_controller|ram_wren                                                                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.488      ;
; 0.399 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ADDR                                           ; small:U_small|cpu:U_CPU|controller:U_controller|state.FETCH                                                                                          ; clk          ; clk         ; 0.000        ; -0.154     ; 0.329      ;
; 0.449 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[8]                                                 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[8]                                                                                            ; clk          ; clk         ; 0.000        ; 0.043      ; 0.576      ;
; 0.471 ; small:U_small|cpu:U_CPU|controller:U_controller|state.load_output                                         ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[1]                                                                                            ; clk          ; clk         ; 0.000        ; 0.256      ; 0.811      ;
; 0.478 ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[0]                                          ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.606      ;
; 0.482 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[4]                                                 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[4]                                                                                            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.601      ;
; 0.489 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_INTERN                                         ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[9]                                                                                            ; clk          ; clk         ; 0.000        ; 0.038      ; 0.611      ;
; 0.492 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT|data_out[7]                     ; small:U_small|external_architecture:U_EXTERN|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_5a04:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.220      ; 0.816      ;
; 0.502 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT|data_out[6]                     ; small:U_small|external_architecture:U_EXTERN|RAM:U_RAM|altsyncram:altsyncram_component|altsyncram_5a04:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.220      ; 0.826      ;
; 0.509 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xl                                             ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_ARl2                                                                                       ; clk          ; clk         ; 0.000        ; 0.055      ; 0.648      ;
; 0.511 ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                              ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[2]                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.631      ;
; 0.514 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[6]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_PCl|data_out[6]                                                                      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.633      ;
; 0.525 ; small:U_small|cpu:U_CPU|controller:U_controller|state.stall_882                                           ; small:U_small|cpu:U_CPU|controller:U_controller|load                                                                                                 ; clk          ; clk         ; 0.000        ; 0.038      ; 0.647      ;
; 0.535 ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                              ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[2]                                                                                  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.851      ;
; 0.535 ; small:U_small|cpu:U_CPU|controller:U_controller|state.PCINC                                               ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ADDR                                                                                      ; clk          ; clk         ; 0.000        ; 0.255      ; 0.874      ;
; 0.537 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ACCU                                           ; small:U_small|cpu:U_CPU|controller:U_controller|load                                                                                                 ; clk          ; clk         ; 0.000        ; 0.038      ; 0.659      ;
; 0.543 ; small:U_small|cpu:U_CPU|controller:U_controller|addrsel                                                   ; small:U_small|cpu:U_CPU|controller:U_controller|addrsel                                                                                              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.662      ;
; 0.545 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[9]                                                 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[9]                                                                                            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.664      ;
; 0.548 ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                              ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[2]                                                                                            ; clk          ; clk         ; 0.000        ; 0.216      ; 0.848      ;
; 0.559 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xh|data_out[5]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_PCl|data_out[5]                                                                      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.678      ;
; 0.559 ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_ARl2                                            ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xl                                                                                        ; clk          ; clk         ; 0.000        ; 0.031      ; 0.674      ;
; 0.560 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[6]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_PCl|data_out[6]                                                                      ; clk          ; clk         ; 0.000        ; 0.035      ; 0.679      ;
; 0.562 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ARl                                            ; small:U_small|cpu:U_CPU|controller:U_controller|state.OR_R                                                                                           ; clk          ; clk         ; 0.000        ; 0.049      ; 0.695      ;
; 0.563 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ARl                                            ; small:U_small|cpu:U_CPU|controller:U_controller|state.AND_D                                                                                          ; clk          ; clk         ; 0.000        ; 0.049      ; 0.696      ;
; 0.563 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ARl                                            ; small:U_small|cpu:U_CPU|controller:U_controller|state.SUB_B                                                                                          ; clk          ; clk         ; 0.000        ; 0.049      ; 0.696      ;
; 0.567 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ARl                                            ; small:U_small|cpu:U_CPU|controller:U_controller|state.ADD_C                                                                                          ; clk          ; clk         ; 0.000        ; 0.049      ; 0.700      ;
; 0.568 ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[2]                                          ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|status_reg:U_STATUS_REG|reg:U_Oflow|data_out[0]                                            ; clk          ; clk         ; 0.000        ; 0.041      ; 0.693      ;
; 0.568 ; small:U_small|cpu:U_CPU|controller:U_controller|state.OUTPUT                                              ; small:U_small|cpu:U_CPU|controller:U_controller|state.load_output                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.687      ;
; 0.582 ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                              ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.LOAD_Xh                                                                                    ; clk          ; clk         ; 0.000        ; 0.027      ; 0.693      ;
; 0.588 ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                              ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.LOAD_Xl                                                                                    ; clk          ; clk         ; 0.000        ; 0.031      ; 0.703      ;
; 0.591 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ARl                                            ; small:U_small|cpu:U_CPU|controller:U_controller|state.SRL_L                                                                                          ; clk          ; clk         ; 0.000        ; 0.049      ; 0.724      ;
; 0.594 ; small:U_small|cpu:U_CPU|controller:U_controller|state.FETCH                                               ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_INTERN                                                                                    ; clk          ; clk         ; 0.000        ; 0.032      ; 0.710      ;
; 0.597 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ARl                                            ; small:U_small|cpu:U_CPU|controller:U_controller|state.RR_C                                                                                           ; clk          ; clk         ; 0.000        ; 0.049      ; 0.730      ;
; 0.598 ; small:U_small|cpu:U_CPU|controller:U_controller|state.PCINC                                               ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[2]                                                                                  ; clk          ; clk         ; 0.000        ; 0.254      ; 0.936      ;
; 0.600 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT2|data_out[3]                    ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_OUTPUT|data_out[3]                                                               ; clk          ; clk         ; 0.000        ; -0.160     ; 0.524      ;
; 0.603 ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_88                                              ; small:U_small|cpu:U_CPU|controller:U_controller|state.xl_88                                                                                          ; clk          ; clk         ; 0.000        ; 0.056      ; 0.743      ;
; 0.603 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xh2                                            ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[1]                                                                                  ; clk          ; clk         ; 0.000        ; 0.231      ; 0.918      ;
; 0.606 ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                              ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[1]                                                                                            ; clk          ; clk         ; 0.000        ; 0.234      ; 0.924      ;
; 0.621 ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[10]                                                ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[10]                                                                                           ; clk          ; clk         ; 0.000        ; 0.043      ; 0.748      ;
; 0.624 ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                              ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[3]                                                                                  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.940      ;
; 0.631 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_Xl|data_out[5]                            ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_PCl|data_out[5]                                                                      ; clk          ; clk         ; 0.000        ; 0.050      ; 0.765      ;
; 0.640 ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_X                                               ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[2]                                                                                  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.766      ;
; 0.643 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ARl                                            ; small:U_small|cpu:U_CPU|controller:U_controller|state.SET_C                                                                                          ; clk          ; clk         ; 0.000        ; 0.049      ; 0.776      ;
; 0.647 ; small:U_small|cpu:U_CPU|controller:U_controller|state.BRANCH                                              ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.BRANCH2                                                                                    ; clk          ; clk         ; 0.000        ; -0.163     ; 0.568      ;
; 0.651 ; small:U_small|cpu:U_CPU|controller:U_controller|state.BRANCH                                              ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.LOAD_Xh                                                                                    ; clk          ; clk         ; 0.000        ; -0.163     ; 0.572      ;
; 0.655 ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                              ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[0]                                                                                  ; clk          ; clk         ; 0.000        ; 0.224      ; 0.963      ;
; 0.656 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT2|data_out[1]                    ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_OUTPUT|data_out[1]                                                               ; clk          ; clk         ; 0.000        ; -0.160     ; 0.580      ;
; 0.661 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT2|data_out[2]                    ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_OUTPUT|data_out[2]                                                               ; clk          ; clk         ; 0.000        ; -0.160     ; 0.585      ;
; 0.661 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_IR                                             ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                                                                         ; clk          ; clk         ; 0.000        ; 0.058      ; 0.803      ;
; 0.662 ; small:U_small|cpu:U_CPU|controller:U_controller|alu_en                                                    ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|status_reg:U_STATUS_REG|reg:U_Carry|data_out[0]                                            ; clk          ; clk         ; 0.000        ; 0.049      ; 0.795      ;
; 0.664 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_IR                                             ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[2]                                                                                  ; clk          ; clk         ; 0.000        ; 0.254      ; 1.002      ;
; 0.667 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT|data_out[1]                     ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_OUTPUT|data_out[1]                                                               ; clk          ; clk         ; 0.000        ; 0.033      ; 0.784      ;
; 0.668 ; small:U_small|cpu:U_CPU|controller:U_controller|state.xh_88                                               ; small:U_small|cpu:U_CPU|controller:U_controller|state.stall_882                                                                                      ; clk          ; clk         ; 0.000        ; -0.156     ; 0.596      ;
; 0.674 ; small:U_small|cpu:U_CPU|controller:U_controller|state.FETCH                                               ; small:U_small|cpu:U_CPU|controller:U_controller|ram_wren                                                                                             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.793      ;
; 0.674 ; small:U_small|cpu:U_CPU|controller:U_controller|state.DEC_X                                               ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[2]                                                                                  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.801      ;
; 0.675 ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[1]                                                 ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[1]                                                                                            ; clk          ; clk         ; 0.000        ; 0.044      ; 0.803      ;
; 0.688 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ARl                                            ; small:U_small|cpu:U_CPU|controller:U_controller|state.XOR_R                                                                                          ; clk          ; clk         ; 0.000        ; 0.049      ; 0.821      ;
; 0.689 ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                              ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[10]                                                                                           ; clk          ; clk         ; 0.000        ; 0.224      ; 0.997      ;
; 0.691 ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[3]                                       ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[3]                                                                                  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.818      ;
; 0.694 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ARl                                            ; small:U_small|cpu:U_CPU|controller:U_controller|state.CLEAR_C                                                                                        ; clk          ; clk         ; 0.000        ; 0.049      ; 0.827      ;
; 0.694 ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                              ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[2]                                                                                     ; clk          ; clk         ; 0.000        ; 0.033      ; 0.811      ;
; 0.695 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT|data_out[0]                     ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_OUTPUT|data_out[0]                                                               ; clk          ; clk         ; 0.000        ; 0.033      ; 0.812      ;
; 0.697 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ARl                                            ; small:U_small|cpu:U_CPU|controller:U_controller|state.SLL_L                                                                                          ; clk          ; clk         ; 0.000        ; 0.049      ; 0.830      ;
; 0.699 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT|data_out[5]                     ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_OUTPUT|data_out[5]                                                               ; clk          ; clk         ; 0.000        ; 0.033      ; 0.816      ;
; 0.699 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_PC                                             ; small:U_small|cpu:U_CPU|controller:U_controller|state.PCINC                                                                                          ; clk          ; clk         ; 0.000        ; -0.148     ; 0.635      ;
; 0.706 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ACCU                                           ; small:U_small|cpu:U_CPU|controller:U_controller|addrsel                                                                                              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.825      ;
; 0.709 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ARl                                            ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_ACCU                                                                                       ; clk          ; clk         ; 0.000        ; 0.049      ; 0.842      ;
; 0.709 ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ARl                                            ; small:U_small|cpu:U_CPU|controller:U_controller|state.DEC_ACCU                                                                                       ; clk          ; clk         ; 0.000        ; 0.049      ; 0.842      ;
; 0.714 ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                                              ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[0]                                                                                     ; clk          ; clk         ; 0.000        ; 0.228      ; 1.026      ;
; 0.715 ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|status_reg:U_STATUS_REG|reg:U_Carry|data_out[0] ; small:U_small|cpu:U_CPU|controller:U_controller|state.BRANCH                                                                                         ; clk          ; clk         ; 0.000        ; 0.241      ; 1.040      ;
; 0.716 ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_INPUT|data_out[3]                     ; small:U_small|external_architecture:U_EXTERN|IO_port:U_IOPORT|reg:U_OUTPUT|data_out[3]                                                               ; clk          ; clk         ; 0.000        ; 0.033      ; 0.833      ;
+-------+-----------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                             ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                           ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|addrsel                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|al_sel[0]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|alu_en                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|internal_bus_sel[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|load                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.BRANCH2                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.LOAD_Xh                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.LOAD_Xl                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|nextstate.STALL                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[0]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|pc_sel[2]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|ram_wren                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[10]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[2]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[4]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[6]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[7]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[8]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|reg_en[9]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.ADD_C                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.AND_D                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.BRANCH                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.BRANCH2                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.CLEAR_C                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.COMPARE                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.DECODE                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.DEC_ACCU                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.DEC_X                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.FETCH                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_88                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_882                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_ACCU                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_ARl                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_ARl2                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_ARl3                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.INC_X                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ACCU                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ADDR                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_AFROMX                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_ARl                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_DATA                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_INTERN                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_IR                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_PC                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xh                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xh2                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.LOAD_Xl                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.OR_R                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.OUTPUT                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.PCINC                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.RL_C                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.RR_C                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.SET_C                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.SLL_L                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.SRL_L                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.STALL                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.STALL_ACCU                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.SUB_B                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.XOR_R                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.load_ai                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.load_output                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.stall_88                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.stall_882                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.xh_88                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|state.xl_88                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|controller:U_controller|status_reg_en[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ACCU|data_out[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_ARl|data_out[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_DATA|data_out[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; small:U_small|cpu:U_CPU|internal_architecture:U_data_path|reg:U_IR|data_out[2]   ;
+--------+--------------+----------------+------------+-------+------------+----------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; dip[*]    ; clk        ; 1.393 ; 2.084 ; Rise       ; clk             ;
;  dip[0]   ; clk        ; 1.021 ; 1.662 ; Rise       ; clk             ;
;  dip[1]   ; clk        ; 1.011 ; 1.638 ; Rise       ; clk             ;
;  dip[2]   ; clk        ; 1.229 ; 1.876 ; Rise       ; clk             ;
;  dip[3]   ; clk        ; 1.125 ; 1.769 ; Rise       ; clk             ;
;  dip[4]   ; clk        ; 1.237 ; 1.890 ; Rise       ; clk             ;
;  dip[5]   ; clk        ; 1.341 ; 2.008 ; Rise       ; clk             ;
;  dip[6]   ; clk        ; 1.393 ; 2.084 ; Rise       ; clk             ;
;  dip[7]   ; clk        ; 1.392 ; 2.070 ; Rise       ; clk             ;
; dip2[*]   ; clk        ; 1.400 ; 2.090 ; Rise       ; clk             ;
;  dip2[0]  ; clk        ; 1.018 ; 1.613 ; Rise       ; clk             ;
;  dip2[1]  ; clk        ; 1.151 ; 1.800 ; Rise       ; clk             ;
;  dip2[2]  ; clk        ; 1.216 ; 1.893 ; Rise       ; clk             ;
;  dip2[3]  ; clk        ; 1.232 ; 1.903 ; Rise       ; clk             ;
;  dip2[4]  ; clk        ; 1.189 ; 1.796 ; Rise       ; clk             ;
;  dip2[5]  ; clk        ; 1.138 ; 1.786 ; Rise       ; clk             ;
;  dip2[6]  ; clk        ; 1.329 ; 2.007 ; Rise       ; clk             ;
;  dip2[7]  ; clk        ; 1.400 ; 2.090 ; Rise       ; clk             ;
; rst       ; clk        ; 1.863 ; 2.540 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; dip[*]    ; clk        ; -0.797 ; -1.407 ; Rise       ; clk             ;
;  dip[0]   ; clk        ; -0.807 ; -1.430 ; Rise       ; clk             ;
;  dip[1]   ; clk        ; -0.797 ; -1.407 ; Rise       ; clk             ;
;  dip[2]   ; clk        ; -1.011 ; -1.646 ; Rise       ; clk             ;
;  dip[3]   ; clk        ; -0.907 ; -1.533 ; Rise       ; clk             ;
;  dip[4]   ; clk        ; -1.019 ; -1.661 ; Rise       ; clk             ;
;  dip[5]   ; clk        ; -1.119 ; -1.774 ; Rise       ; clk             ;
;  dip[6]   ; clk        ; -1.170 ; -1.848 ; Rise       ; clk             ;
;  dip[7]   ; clk        ; -1.169 ; -1.835 ; Rise       ; clk             ;
; dip2[*]   ; clk        ; -0.807 ; -1.395 ; Rise       ; clk             ;
;  dip2[0]  ; clk        ; -0.807 ; -1.395 ; Rise       ; clk             ;
;  dip2[1]  ; clk        ; -0.918 ; -1.558 ; Rise       ; clk             ;
;  dip2[2]  ; clk        ; -0.980 ; -1.646 ; Rise       ; clk             ;
;  dip2[3]  ; clk        ; -0.996 ; -1.657 ; Rise       ; clk             ;
;  dip2[4]  ; clk        ; -0.972 ; -1.571 ; Rise       ; clk             ;
;  dip2[5]  ; clk        ; -0.906 ; -1.544 ; Rise       ; clk             ;
;  dip2[6]  ; clk        ; -1.088 ; -1.756 ; Rise       ; clk             ;
;  dip2[7]  ; clk        ; -1.157 ; -1.836 ; Rise       ; clk             ;
; rst       ; clk        ; -1.018 ; -1.642 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; led_hi[*]   ; clk        ; 3.819 ; 3.850 ; Rise       ; clk             ;
;  led_hi[0]  ; clk        ; 3.817 ; 3.839 ; Rise       ; clk             ;
;  led_hi[1]  ; clk        ; 3.819 ; 3.850 ; Rise       ; clk             ;
;  led_hi[2]  ; clk        ; 3.745 ; 3.771 ; Rise       ; clk             ;
;  led_hi[3]  ; clk        ; 3.815 ; 3.842 ; Rise       ; clk             ;
;  led_hi[4]  ; clk        ; 3.792 ; 3.847 ; Rise       ; clk             ;
;  led_hi[5]  ; clk        ; 3.616 ; 3.643 ; Rise       ; clk             ;
;  led_hi[6]  ; clk        ; 3.682 ; 3.644 ; Rise       ; clk             ;
; led_hi2[*]  ; clk        ; 4.303 ; 4.262 ; Rise       ; clk             ;
;  led_hi2[0] ; clk        ; 4.140 ; 4.184 ; Rise       ; clk             ;
;  led_hi2[1] ; clk        ; 4.195 ; 4.258 ; Rise       ; clk             ;
;  led_hi2[2] ; clk        ; 4.164 ; 4.256 ; Rise       ; clk             ;
;  led_hi2[3] ; clk        ; 4.082 ; 4.084 ; Rise       ; clk             ;
;  led_hi2[4] ; clk        ; 4.068 ; 4.066 ; Rise       ; clk             ;
;  led_hi2[5] ; clk        ; 4.156 ; 4.216 ; Rise       ; clk             ;
;  led_hi2[6] ; clk        ; 4.303 ; 4.262 ; Rise       ; clk             ;
; led_lo[*]   ; clk        ; 3.812 ; 3.867 ; Rise       ; clk             ;
;  led_lo[0]  ; clk        ; 3.812 ; 3.867 ; Rise       ; clk             ;
;  led_lo[1]  ; clk        ; 3.769 ; 3.843 ; Rise       ; clk             ;
;  led_lo[2]  ; clk        ; 3.649 ; 3.665 ; Rise       ; clk             ;
;  led_lo[3]  ; clk        ; 3.746 ; 3.785 ; Rise       ; clk             ;
;  led_lo[4]  ; clk        ; 3.635 ; 3.654 ; Rise       ; clk             ;
;  led_lo[5]  ; clk        ; 3.747 ; 3.759 ; Rise       ; clk             ;
;  led_lo[6]  ; clk        ; 3.662 ; 3.623 ; Rise       ; clk             ;
; led_lo2[*]  ; clk        ; 4.574 ; 4.528 ; Rise       ; clk             ;
;  led_lo2[0] ; clk        ; 4.296 ; 4.340 ; Rise       ; clk             ;
;  led_lo2[1] ; clk        ; 4.289 ; 4.447 ; Rise       ; clk             ;
;  led_lo2[2] ; clk        ; 4.310 ; 4.409 ; Rise       ; clk             ;
;  led_lo2[3] ; clk        ; 4.346 ; 4.384 ; Rise       ; clk             ;
;  led_lo2[4] ; clk        ; 4.387 ; 4.442 ; Rise       ; clk             ;
;  led_lo2[5] ; clk        ; 4.388 ; 4.451 ; Rise       ; clk             ;
;  led_lo2[6] ; clk        ; 4.574 ; 4.528 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; led_hi[*]   ; clk        ; 3.302 ; 3.324 ; Rise       ; clk             ;
;  led_hi[0]  ; clk        ; 3.496 ; 3.542 ; Rise       ; clk             ;
;  led_hi[1]  ; clk        ; 3.508 ; 3.562 ; Rise       ; clk             ;
;  led_hi[2]  ; clk        ; 3.433 ; 3.473 ; Rise       ; clk             ;
;  led_hi[3]  ; clk        ; 3.499 ; 3.543 ; Rise       ; clk             ;
;  led_hi[4]  ; clk        ; 3.547 ; 3.547 ; Rise       ; clk             ;
;  led_hi[5]  ; clk        ; 3.302 ; 3.324 ; Rise       ; clk             ;
;  led_hi[6]  ; clk        ; 3.371 ; 3.338 ; Rise       ; clk             ;
; led_hi2[*]  ; clk        ; 3.733 ; 3.760 ; Rise       ; clk             ;
;  led_hi2[0] ; clk        ; 3.791 ; 3.851 ; Rise       ; clk             ;
;  led_hi2[1] ; clk        ; 3.849 ; 3.909 ; Rise       ; clk             ;
;  led_hi2[2] ; clk        ; 3.850 ; 3.952 ; Rise       ; clk             ;
;  led_hi2[3] ; clk        ; 3.733 ; 3.777 ; Rise       ; clk             ;
;  led_hi2[4] ; clk        ; 3.772 ; 3.760 ; Rise       ; clk             ;
;  led_hi2[5] ; clk        ; 3.825 ; 3.881 ; Rise       ; clk             ;
;  led_hi2[6] ; clk        ; 3.962 ; 3.904 ; Rise       ; clk             ;
; led_lo[*]   ; clk        ; 3.328 ; 3.325 ; Rise       ; clk             ;
;  led_lo[0]  ; clk        ; 3.525 ; 3.576 ; Rise       ; clk             ;
;  led_lo[1]  ; clk        ; 3.506 ; 3.596 ; Rise       ; clk             ;
;  led_lo[2]  ; clk        ; 3.357 ; 3.386 ; Rise       ; clk             ;
;  led_lo[3]  ; clk        ; 3.428 ; 3.469 ; Rise       ; clk             ;
;  led_lo[4]  ; clk        ; 3.328 ; 3.360 ; Rise       ; clk             ;
;  led_lo[5]  ; clk        ; 3.414 ; 3.451 ; Rise       ; clk             ;
;  led_lo[6]  ; clk        ; 3.360 ; 3.325 ; Rise       ; clk             ;
; led_lo2[*]  ; clk        ; 3.844 ; 3.883 ; Rise       ; clk             ;
;  led_lo2[0] ; clk        ; 3.844 ; 3.883 ; Rise       ; clk             ;
;  led_lo2[1] ; clk        ; 3.915 ; 3.973 ; Rise       ; clk             ;
;  led_lo2[2] ; clk        ; 3.880 ; 4.026 ; Rise       ; clk             ;
;  led_lo2[3] ; clk        ; 3.873 ; 3.926 ; Rise       ; clk             ;
;  led_lo2[4] ; clk        ; 4.013 ; 3.985 ; Rise       ; clk             ;
;  led_lo2[5] ; clk        ; 3.935 ; 3.992 ; Rise       ; clk             ;
;  led_lo2[6] ; clk        ; 4.109 ; 4.041 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -7.796   ; 0.180 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -7.796   ; 0.180 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -923.666 ; 0.0   ; 0.0      ; 0.0     ; -189.423            ;
;  clk             ; -923.666 ; 0.000 ; N/A      ; N/A     ; -189.423            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; dip[*]    ; clk        ; 2.435 ; 2.992 ; Rise       ; clk             ;
;  dip[0]   ; clk        ; 1.847 ; 2.311 ; Rise       ; clk             ;
;  dip[1]   ; clk        ; 1.821 ; 2.272 ; Rise       ; clk             ;
;  dip[2]   ; clk        ; 2.227 ; 2.710 ; Rise       ; clk             ;
;  dip[3]   ; clk        ; 2.022 ; 2.487 ; Rise       ; clk             ;
;  dip[4]   ; clk        ; 2.210 ; 2.714 ; Rise       ; clk             ;
;  dip[5]   ; clk        ; 2.378 ; 2.907 ; Rise       ; clk             ;
;  dip[6]   ; clk        ; 2.428 ; 2.992 ; Rise       ; clk             ;
;  dip[7]   ; clk        ; 2.435 ; 2.967 ; Rise       ; clk             ;
; dip2[*]   ; clk        ; 2.421 ; 2.934 ; Rise       ; clk             ;
;  dip2[0]  ; clk        ; 1.835 ; 2.287 ; Rise       ; clk             ;
;  dip2[1]  ; clk        ; 2.050 ; 2.532 ; Rise       ; clk             ;
;  dip2[2]  ; clk        ; 2.150 ; 2.614 ; Rise       ; clk             ;
;  dip2[3]  ; clk        ; 2.174 ; 2.656 ; Rise       ; clk             ;
;  dip2[4]  ; clk        ; 2.106 ; 2.579 ; Rise       ; clk             ;
;  dip2[5]  ; clk        ; 2.040 ; 2.494 ; Rise       ; clk             ;
;  dip2[6]  ; clk        ; 2.373 ; 2.822 ; Rise       ; clk             ;
;  dip2[7]  ; clk        ; 2.421 ; 2.934 ; Rise       ; clk             ;
; rst       ; clk        ; 3.306 ; 3.810 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; dip[*]    ; clk        ; -0.797 ; -1.407 ; Rise       ; clk             ;
;  dip[0]   ; clk        ; -0.807 ; -1.430 ; Rise       ; clk             ;
;  dip[1]   ; clk        ; -0.797 ; -1.407 ; Rise       ; clk             ;
;  dip[2]   ; clk        ; -1.011 ; -1.646 ; Rise       ; clk             ;
;  dip[3]   ; clk        ; -0.907 ; -1.533 ; Rise       ; clk             ;
;  dip[4]   ; clk        ; -1.019 ; -1.661 ; Rise       ; clk             ;
;  dip[5]   ; clk        ; -1.119 ; -1.774 ; Rise       ; clk             ;
;  dip[6]   ; clk        ; -1.170 ; -1.848 ; Rise       ; clk             ;
;  dip[7]   ; clk        ; -1.169 ; -1.835 ; Rise       ; clk             ;
; dip2[*]   ; clk        ; -0.807 ; -1.395 ; Rise       ; clk             ;
;  dip2[0]  ; clk        ; -0.807 ; -1.395 ; Rise       ; clk             ;
;  dip2[1]  ; clk        ; -0.918 ; -1.558 ; Rise       ; clk             ;
;  dip2[2]  ; clk        ; -0.980 ; -1.646 ; Rise       ; clk             ;
;  dip2[3]  ; clk        ; -0.996 ; -1.657 ; Rise       ; clk             ;
;  dip2[4]  ; clk        ; -0.972 ; -1.571 ; Rise       ; clk             ;
;  dip2[5]  ; clk        ; -0.906 ; -1.544 ; Rise       ; clk             ;
;  dip2[6]  ; clk        ; -1.088 ; -1.756 ; Rise       ; clk             ;
;  dip2[7]  ; clk        ; -1.157 ; -1.836 ; Rise       ; clk             ;
; rst       ; clk        ; -1.018 ; -1.642 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; led_hi[*]   ; clk        ; 6.464 ; 6.391 ; Rise       ; clk             ;
;  led_hi[0]  ; clk        ; 6.459 ; 6.375 ; Rise       ; clk             ;
;  led_hi[1]  ; clk        ; 6.464 ; 6.358 ; Rise       ; clk             ;
;  led_hi[2]  ; clk        ; 6.337 ; 6.260 ; Rise       ; clk             ;
;  led_hi[3]  ; clk        ; 6.461 ; 6.384 ; Rise       ; clk             ;
;  led_hi[4]  ; clk        ; 6.423 ; 6.391 ; Rise       ; clk             ;
;  led_hi[5]  ; clk        ; 6.149 ; 6.101 ; Rise       ; clk             ;
;  led_hi[6]  ; clk        ; 6.138 ; 6.158 ; Rise       ; clk             ;
; led_hi2[*]  ; clk        ; 7.152 ; 7.212 ; Rise       ; clk             ;
;  led_hi2[0] ; clk        ; 6.999 ; 6.900 ; Rise       ; clk             ;
;  led_hi2[1] ; clk        ; 7.118 ; 7.077 ; Rise       ; clk             ;
;  led_hi2[2] ; clk        ; 7.060 ; 7.069 ; Rise       ; clk             ;
;  led_hi2[3] ; clk        ; 6.939 ; 6.794 ; Rise       ; clk             ;
;  led_hi2[4] ; clk        ; 6.912 ; 6.787 ; Rise       ; clk             ;
;  led_hi2[5] ; clk        ; 7.093 ; 7.024 ; Rise       ; clk             ;
;  led_hi2[6] ; clk        ; 7.152 ; 7.212 ; Rise       ; clk             ;
; led_lo[*]   ; clk        ; 6.465 ; 6.428 ; Rise       ; clk             ;
;  led_lo[0]  ; clk        ; 6.465 ; 6.428 ; Rise       ; clk             ;
;  led_lo[1]  ; clk        ; 6.395 ; 6.395 ; Rise       ; clk             ;
;  led_lo[2]  ; clk        ; 6.179 ; 6.113 ; Rise       ; clk             ;
;  led_lo[3]  ; clk        ; 6.367 ; 6.326 ; Rise       ; clk             ;
;  led_lo[4]  ; clk        ; 6.158 ; 6.100 ; Rise       ; clk             ;
;  led_lo[5]  ; clk        ; 6.370 ; 6.283 ; Rise       ; clk             ;
;  led_lo[6]  ; clk        ; 6.122 ; 6.141 ; Rise       ; clk             ;
; led_lo2[*]  ; clk        ; 7.592 ; 7.670 ; Rise       ; clk             ;
;  led_lo2[0] ; clk        ; 7.306 ; 7.249 ; Rise       ; clk             ;
;  led_lo2[1] ; clk        ; 7.309 ; 7.342 ; Rise       ; clk             ;
;  led_lo2[2] ; clk        ; 7.290 ; 7.301 ; Rise       ; clk             ;
;  led_lo2[3] ; clk        ; 7.343 ; 7.281 ; Rise       ; clk             ;
;  led_lo2[4] ; clk        ; 7.423 ; 7.335 ; Rise       ; clk             ;
;  led_lo2[5] ; clk        ; 7.390 ; 7.350 ; Rise       ; clk             ;
;  led_lo2[6] ; clk        ; 7.592 ; 7.670 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; led_hi[*]   ; clk        ; 3.302 ; 3.324 ; Rise       ; clk             ;
;  led_hi[0]  ; clk        ; 3.496 ; 3.542 ; Rise       ; clk             ;
;  led_hi[1]  ; clk        ; 3.508 ; 3.562 ; Rise       ; clk             ;
;  led_hi[2]  ; clk        ; 3.433 ; 3.473 ; Rise       ; clk             ;
;  led_hi[3]  ; clk        ; 3.499 ; 3.543 ; Rise       ; clk             ;
;  led_hi[4]  ; clk        ; 3.547 ; 3.547 ; Rise       ; clk             ;
;  led_hi[5]  ; clk        ; 3.302 ; 3.324 ; Rise       ; clk             ;
;  led_hi[6]  ; clk        ; 3.371 ; 3.338 ; Rise       ; clk             ;
; led_hi2[*]  ; clk        ; 3.733 ; 3.760 ; Rise       ; clk             ;
;  led_hi2[0] ; clk        ; 3.791 ; 3.851 ; Rise       ; clk             ;
;  led_hi2[1] ; clk        ; 3.849 ; 3.909 ; Rise       ; clk             ;
;  led_hi2[2] ; clk        ; 3.850 ; 3.952 ; Rise       ; clk             ;
;  led_hi2[3] ; clk        ; 3.733 ; 3.777 ; Rise       ; clk             ;
;  led_hi2[4] ; clk        ; 3.772 ; 3.760 ; Rise       ; clk             ;
;  led_hi2[5] ; clk        ; 3.825 ; 3.881 ; Rise       ; clk             ;
;  led_hi2[6] ; clk        ; 3.962 ; 3.904 ; Rise       ; clk             ;
; led_lo[*]   ; clk        ; 3.328 ; 3.325 ; Rise       ; clk             ;
;  led_lo[0]  ; clk        ; 3.525 ; 3.576 ; Rise       ; clk             ;
;  led_lo[1]  ; clk        ; 3.506 ; 3.596 ; Rise       ; clk             ;
;  led_lo[2]  ; clk        ; 3.357 ; 3.386 ; Rise       ; clk             ;
;  led_lo[3]  ; clk        ; 3.428 ; 3.469 ; Rise       ; clk             ;
;  led_lo[4]  ; clk        ; 3.328 ; 3.360 ; Rise       ; clk             ;
;  led_lo[5]  ; clk        ; 3.414 ; 3.451 ; Rise       ; clk             ;
;  led_lo[6]  ; clk        ; 3.360 ; 3.325 ; Rise       ; clk             ;
; led_lo2[*]  ; clk        ; 3.844 ; 3.883 ; Rise       ; clk             ;
;  led_lo2[0] ; clk        ; 3.844 ; 3.883 ; Rise       ; clk             ;
;  led_lo2[1] ; clk        ; 3.915 ; 3.973 ; Rise       ; clk             ;
;  led_lo2[2] ; clk        ; 3.880 ; 4.026 ; Rise       ; clk             ;
;  led_lo2[3] ; clk        ; 3.873 ; 3.926 ; Rise       ; clk             ;
;  led_lo2[4] ; clk        ; 4.013 ; 3.985 ; Rise       ; clk             ;
;  led_lo2[5] ; clk        ; 3.935 ; 3.992 ; Rise       ; clk             ;
;  led_lo2[6] ; clk        ; 4.109 ; 4.041 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; led_hi[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi2[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi2[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi2[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi2[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi2[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi2[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi2[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo2[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo2[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo2[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo2[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo2[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo2[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo2[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dip[4]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dip2[4]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dip[5]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dip2[5]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dip[6]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dip2[6]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dip[7]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dip2[7]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dip[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dip2[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dip[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dip2[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dip[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dip2[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dip[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dip2[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_hi[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi2[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi2[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi2[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi2[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi2[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi2[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi2[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo2[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo2[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo2[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo2[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo2[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo2[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo2[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_hi[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi2[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi2[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi2[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi2[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi2[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi2[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi2[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo2[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo2[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo2[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo2[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo2[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo2[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo2[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 219956   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 219956   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 188   ; 188  ;
; Unconstrained Output Ports      ; 28    ; 28   ;
; Unconstrained Output Port Paths ; 112   ; 112  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Mon Dec 08 00:05:28 2014
Info: Command: quartus_sta small8lab -c small8lab
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'small8lab.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -7.796
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.796            -923.666 clk 
Info (332146): Worst-case hold slack is 0.344
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.344               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -181.522 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.930
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.930            -813.315 clk 
Info (332146): Worst-case hold slack is 0.299
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.299               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -181.522 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.112
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.112            -459.726 clk 
Info (332146): Worst-case hold slack is 0.180
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.180               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -189.423 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 484 megabytes
    Info: Processing ended: Mon Dec 08 00:05:38 2014
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:06


