<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1">
    <tool name="NAND Gate">
      <a name="inputs" val="8"/>
    </tool>
  </lib>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(410,250)" to="(450,250)"/>
    <wire from="(350,300)" to="(440,300)"/>
    <wire from="(290,350)" to="(350,350)"/>
    <wire from="(290,430)" to="(370,430)"/>
    <wire from="(440,260)" to="(440,300)"/>
    <wire from="(430,210)" to="(450,210)"/>
    <wire from="(370,230)" to="(370,240)"/>
    <wire from="(350,160)" to="(440,160)"/>
    <wire from="(440,160)" to="(440,180)"/>
    <wire from="(350,280)" to="(410,280)"/>
    <wire from="(410,250)" to="(410,280)"/>
    <wire from="(430,210)" to="(430,220)"/>
    <wire from="(290,500)" to="(370,500)"/>
    <wire from="(290,470)" to="(360,470)"/>
    <wire from="(450,210)" to="(450,220)"/>
    <wire from="(440,180)" to="(450,180)"/>
    <wire from="(350,220)" to="(430,220)"/>
    <wire from="(430,180)" to="(430,190)"/>
    <wire from="(510,220)" to="(560,220)"/>
    <wire from="(340,370)" to="(340,390)"/>
    <wire from="(340,390)" to="(370,390)"/>
    <wire from="(370,460)" to="(370,500)"/>
    <wire from="(350,440)" to="(370,440)"/>
    <wire from="(350,380)" to="(370,380)"/>
    <wire from="(440,260)" to="(450,260)"/>
    <wire from="(350,440)" to="(350,450)"/>
    <wire from="(360,450)" to="(360,470)"/>
    <wire from="(370,230)" to="(450,230)"/>
    <wire from="(350,240)" to="(370,240)"/>
    <wire from="(390,240)" to="(390,260)"/>
    <wire from="(350,260)" to="(390,260)"/>
    <wire from="(290,390)" to="(330,390)"/>
    <wire from="(290,370)" to="(340,370)"/>
    <wire from="(390,240)" to="(450,240)"/>
    <wire from="(290,410)" to="(370,410)"/>
    <wire from="(360,450)" to="(370,450)"/>
    <wire from="(420,420)" to="(500,420)"/>
    <wire from="(290,450)" to="(350,450)"/>
    <wire from="(350,200)" to="(450,200)"/>
    <wire from="(330,390)" to="(330,400)"/>
    <wire from="(330,400)" to="(370,400)"/>
    <wire from="(350,180)" to="(430,180)"/>
    <wire from="(350,350)" to="(350,380)"/>
    <wire from="(430,190)" to="(450,190)"/>
    <comp lib="0" loc="(290,500)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(350,220)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(290,350)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(290,470)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(350,260)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(350,280)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(500,420)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(510,220)" name="NAND Gate">
      <a name="inputs" val="8"/>
    </comp>
    <comp lib="0" loc="(350,200)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(290,370)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(420,420)" name="OR Gate">
      <a name="inputs" val="8"/>
    </comp>
    <comp lib="0" loc="(290,450)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(290,410)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(350,160)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(350,300)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(290,430)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(290,390)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(350,240)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(350,180)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(560,220)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
  </circuit>
</project>
